TimeQuest Timing Analyzer report for piano
Mon Nov 27 13:50:49 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'AUD_BCLK~reg0'
 12. Slow Model Setup: 'CLOCK_27'
 13. Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'AUD_XCK~reg0'
 15. Slow Model Setup: 'KEY[3]'
 16. Slow Model Hold: 'AUD_XCK~reg0'
 17. Slow Model Hold: 'CLOCK_27'
 18. Slow Model Hold: 'AUD_BCLK~reg0'
 19. Slow Model Hold: 'KEY[3]'
 20. Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 21. Slow Model Recovery: 'KEY[3]'
 22. Slow Model Recovery: 'AUD_XCK~reg0'
 23. Slow Model Recovery: 'CLOCK_27'
 24. Slow Model Recovery: 'AUD_BCLK~reg0'
 25. Slow Model Removal: 'AUD_BCLK~reg0'
 26. Slow Model Removal: 'AUD_XCK~reg0'
 27. Slow Model Removal: 'CLOCK_27'
 28. Slow Model Removal: 'KEY[3]'
 29. Slow Model Minimum Pulse Width: 'CLOCK_27'
 30. Slow Model Minimum Pulse Width: 'KEY[3]'
 31. Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 32. Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 33. Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast Model Setup Summary
 39. Fast Model Hold Summary
 40. Fast Model Recovery Summary
 41. Fast Model Removal Summary
 42. Fast Model Minimum Pulse Width Summary
 43. Fast Model Setup: 'AUD_BCLK~reg0'
 44. Fast Model Setup: 'CLOCK_27'
 45. Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 46. Fast Model Setup: 'AUD_XCK~reg0'
 47. Fast Model Setup: 'KEY[3]'
 48. Fast Model Hold: 'AUD_XCK~reg0'
 49. Fast Model Hold: 'CLOCK_27'
 50. Fast Model Hold: 'AUD_BCLK~reg0'
 51. Fast Model Hold: 'KEY[3]'
 52. Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 53. Fast Model Recovery: 'KEY[3]'
 54. Fast Model Recovery: 'AUD_BCLK~reg0'
 55. Fast Model Recovery: 'AUD_XCK~reg0'
 56. Fast Model Recovery: 'CLOCK_27'
 57. Fast Model Removal: 'AUD_BCLK~reg0'
 58. Fast Model Removal: 'AUD_XCK~reg0'
 59. Fast Model Removal: 'CLOCK_27'
 60. Fast Model Removal: 'KEY[3]'
 61. Fast Model Minimum Pulse Width: 'CLOCK_27'
 62. Fast Model Minimum Pulse Width: 'KEY[3]'
 63. Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'
 64. Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'
 65. Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Multicorner Timing Analysis Summary
 71. Setup Times
 72. Hold Times
 73. Clock to Output Times
 74. Minimum Clock to Output Times
 75. Setup Transfers
 76. Hold Transfers
 77. Recovery Transfers
 78. Removal Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; piano                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; AUD_BCLK~reg0                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_BCLK~reg0 }                      ;
; AUD_XCK~reg0                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AUD_XCK~reg0 }                       ;
; CLOCK_27                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 }                           ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_codec_control:u1|mI2C_CTRL_CLK } ;
; KEY[3]                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[3] }                             ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                            ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 23.66 MHz   ; 23.66 MHz       ; AUD_BCLK~reg0                      ;                                                               ;
; 200.24 MHz  ; 200.24 MHz      ; i2c_codec_control:u1|mI2C_CTRL_CLK ;                                                               ;
; 276.17 MHz  ; 276.17 MHz      ; CLOCK_27                           ;                                                               ;
; 393.86 MHz  ; 393.86 MHz      ; AUD_XCK~reg0                       ;                                                               ;
; 1280.41 MHz ; 450.05 MHz      ; KEY[3]                             ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+------------------------------------+---------+---------------+
; Clock                              ; Slack   ; End Point TNS ;
+------------------------------------+---------+---------------+
; AUD_BCLK~reg0                      ; -21.834 ; -269.176      ;
; CLOCK_27                           ; -2.621  ; -80.775       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.997  ; -23.927       ;
; AUD_XCK~reg0                       ; -1.539  ; -15.065       ;
; KEY[3]                             ; 0.219   ; 0.000         ;
+------------------------------------+---------+---------------+


+-------------------------------------------------------------+
; Slow Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -2.742 ; -2.742        ;
; CLOCK_27                           ; -2.521 ; -5.035        ;
; AUD_BCLK~reg0                      ; 0.391  ; 0.000         ;
; KEY[3]                             ; 0.391  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Slow Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -1.470 ; -2.940        ;
; AUD_XCK~reg0  ; -0.781 ; -8.004        ;
; CLOCK_27      ; -0.696 ; -0.696        ;
; AUD_BCLK~reg0 ; -0.463 ; -4.743        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_BCLK~reg0 ; 0.792 ; 0.000         ;
; AUD_XCK~reg0  ; 1.258 ; 0.000         ;
; CLOCK_27      ; 1.466 ; 0.000         ;
; KEY[3]        ; 2.240 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_BCLK~reg0'                                                                            ;
+---------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack   ; From Node   ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; -21.834 ; count12[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 22.873     ;
; -21.682 ; count12[11] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 22.721     ;
; -21.632 ; count12[4]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.639     ;
; -21.628 ; count12[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.635     ;
; -21.628 ; count12[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.635     ;
; -21.628 ; count12[4]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.635     ;
; -21.626 ; count12[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.694     ;
; -21.607 ; count12[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.614     ;
; -21.606 ; count12[4]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.613     ;
; -21.606 ; count12[4]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.613     ;
; -21.522 ; count12[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.590     ;
; -21.480 ; count12[11] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.487     ;
; -21.478 ; count12[10] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.514     ;
; -21.476 ; count12[11] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.483     ;
; -21.476 ; count12[11] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.483     ;
; -21.476 ; count12[11] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.483     ;
; -21.455 ; count12[11] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.462     ;
; -21.454 ; count12[11] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.461     ;
; -21.454 ; count12[11] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.461     ;
; -21.432 ; count12[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.468     ;
; -21.430 ; count12[4]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.466     ;
; -21.428 ; count12[4]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.464     ;
; -21.425 ; count12[4]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.461     ;
; -21.424 ; count12[2]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.460     ;
; -21.420 ; count12[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.456     ;
; -21.420 ; count12[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.456     ;
; -21.420 ; count12[2]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.456     ;
; -21.399 ; count12[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.435     ;
; -21.398 ; count12[2]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.434     ;
; -21.398 ; count12[2]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.434     ;
; -21.387 ; count12[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 22.426     ;
; -21.345 ; count12[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 22.384     ;
; -21.323 ; count12[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.391     ;
; -21.320 ; count12[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.356     ;
; -21.316 ; count12[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.352     ;
; -21.316 ; count12[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.352     ;
; -21.316 ; count12[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.352     ;
; -21.313 ; count12[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.381     ;
; -21.295 ; count12[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.331     ;
; -21.294 ; count12[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.330     ;
; -21.294 ; count12[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.330     ;
; -21.292 ; count12[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.360     ;
; -21.280 ; count12[11] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.316     ;
; -21.278 ; count12[11] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.314     ;
; -21.276 ; count12[10] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.280     ;
; -21.276 ; count12[11] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.312     ;
; -21.273 ; count12[11] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.309     ;
; -21.272 ; count12[10] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.276     ;
; -21.272 ; count12[10] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.276     ;
; -21.272 ; count12[10] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.276     ;
; -21.251 ; count12[10] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.255     ;
; -21.250 ; count12[10] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.254     ;
; -21.250 ; count12[10] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.032     ; 22.254     ;
; -21.224 ; count12[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.289     ;
; -21.222 ; count12[2]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.287     ;
; -21.220 ; count12[2]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.285     ;
; -21.217 ; count12[2]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.282     ;
; -21.185 ; count12[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.192     ;
; -21.181 ; count12[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.188     ;
; -21.181 ; count12[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.188     ;
; -21.181 ; count12[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.188     ;
; -21.161 ; count12[9]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.032      ; 22.229     ;
; -21.160 ; count12[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.167     ;
; -21.159 ; count12[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.166     ;
; -21.159 ; count12[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.166     ;
; -21.143 ; count12[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.150     ;
; -21.139 ; count12[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.146     ;
; -21.139 ; count12[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.146     ;
; -21.139 ; count12[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.146     ;
; -21.121 ; count12[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.157     ;
; -21.120 ; count12[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.185     ;
; -21.118 ; count12[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.125     ;
; -21.118 ; count12[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.183     ;
; -21.117 ; count12[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.124     ;
; -21.117 ; count12[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.029     ; 22.124     ;
; -21.117 ; count12[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.153     ;
; -21.117 ; count12[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.153     ;
; -21.117 ; count12[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.153     ;
; -21.116 ; count12[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.181     ;
; -21.113 ; count12[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.029      ; 22.178     ;
; -21.111 ; count12[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.147     ;
; -21.107 ; count12[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.143     ;
; -21.107 ; count12[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.143     ;
; -21.107 ; count12[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.143     ;
; -21.096 ; count12[1]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.132     ;
; -21.095 ; count12[1]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.131     ;
; -21.095 ; count12[1]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.131     ;
; -21.090 ; count12[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.126     ;
; -21.086 ; count12[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.122     ;
; -21.086 ; count12[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.122     ;
; -21.086 ; count12[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.122     ;
; -21.086 ; count12[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.122     ;
; -21.085 ; count12[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.121     ;
; -21.085 ; count12[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.121     ;
; -21.076 ; count12[10] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 22.109     ;
; -21.074 ; count12[10] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 22.107     ;
; -21.072 ; count12[10] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 22.105     ;
; -21.069 ; count12[10] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 22.102     ;
; -21.065 ; count12[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.101     ;
; -21.064 ; count12[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 22.100     ;
+---------+-------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -2.621 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.621 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.657      ;
; -2.590 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.590 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.624      ;
; -2.590 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.626      ;
; -2.581 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.581 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.615      ;
; -2.577 ; count20[8]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.577 ; count20[8]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.611      ;
; -2.474 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.474 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.510      ;
; -2.472 ; count20[0]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.508      ;
; -2.442 ; count20[1]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.478      ;
; -2.388 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.422      ;
; -2.373 ; count20[10] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.373 ; count20[10] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.407      ;
; -2.356 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.356 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.390      ;
; -2.341 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.341 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.377      ;
; -2.321 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.321 ; count20[18] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.357      ;
; -2.320 ; count20[2]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.356      ;
; -2.301 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.301 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 3.335      ;
; -2.288 ; count20[19] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 3.324      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.997 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.534      ;
; -1.858 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.395      ;
; -1.816 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.353      ;
; -1.726 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.262      ;
; -1.670 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.206      ;
; -1.652 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.188      ;
; -1.635 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.172      ;
; -1.631 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.167      ;
; -1.613 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.150      ;
; -1.555 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.091      ;
; -1.516 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 2.052      ;
; -1.484 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 2.021      ;
; -1.443 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.979      ;
; -1.428 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.965      ;
; -1.398 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.934      ;
; -1.313 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.850      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.305 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.341      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.239 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.275      ;
; -1.208 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.744      ;
; -1.201 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.738      ;
; -1.155 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.691      ;
; -1.149 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.685      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.146 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.182      ;
; -1.142 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.678      ;
; -1.137 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.673      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.098 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.135      ;
; -1.081 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.617      ;
; -1.043 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.079      ;
; -1.040 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.076      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.034 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.070      ;
; -1.029 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.564      ;
; -1.029 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.564      ;
; -1.022 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.558      ;
; -1.018 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.054      ;
; -1.015 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.051      ;
; -0.936 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.471      ;
; -0.936 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.471      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.935 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.971      ;
; -0.916 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.952      ;
; -0.916 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.952      ;
; -0.916 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.952      ;
; -0.916 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.952      ;
; -0.911 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.448      ;
; -0.904 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.440      ;
; -0.891 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.927      ;
; -0.891 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.927      ;
; -0.890 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.926      ;
; -0.887 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.923      ;
; -0.872 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.408      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.870 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.906      ;
; -0.817 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.853      ;
; -0.817 ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.853      ;
; -0.805 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.340      ;
; -0.805 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.340      ;
; -0.798 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.002     ; 1.332      ;
; -0.797 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.002     ; 1.331      ;
; -0.792 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.828      ;
; -0.792 ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.828      ;
; -0.770 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.307      ;
; -0.767 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.001      ; 1.304      ;
; -0.766 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.802      ;
; -0.765 ; i2c_codec_control:u1|mI2C_SCLK    ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.801      ;
; -0.763 ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.799      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.539 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.575      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.507 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.543      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.361 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.397      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.230 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.266      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -1.113 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.149      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.979 ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 2.015      ;
; -0.866 ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.902      ;
; -0.834 ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.870      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.762      ;
; -0.688 ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.724      ;
; -0.557 ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.593      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.556 ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.592      ;
; -0.440 ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.476      ;
; -0.440 ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.476      ;
; -0.306 ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.342      ;
; -0.244 ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.280      ;
; -0.089 ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.125      ;
; -0.053 ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.089      ;
; -0.048 ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.084      ;
; -0.048 ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.084      ;
; -0.035 ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.071      ;
; -0.021 ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.057      ;
; 0.223  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.813      ;
; 0.227  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.809      ;
; 0.238  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.219 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.817      ;
; 0.379 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.657      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -2.742 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 2.883      ; 0.657      ;
; -2.242 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 2.883      ; 0.657      ;
; 0.391  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.798      ;
; 0.543  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.809      ;
; 0.547  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.813      ;
; 0.791  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.057      ;
; 0.802  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.071      ;
; 0.813  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.079      ;
; 0.817  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.818  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.084      ;
; 0.823  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.089      ;
; 0.848  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.114      ;
; 0.850  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.116      ;
; 0.854  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.120      ;
; 0.859  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.125      ;
; 0.978  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.245      ;
; 0.982  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.248      ;
; 1.014  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.280      ;
; 1.076  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.342      ;
; 1.185  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.451      ;
; 1.196  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.462      ;
; 1.200  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.466      ;
; 1.210  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.476      ;
; 1.210  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.476      ;
; 1.234  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.500      ;
; 1.236  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.502      ;
; 1.256  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.522      ;
; 1.267  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.533      ;
; 1.305  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.571      ;
; 1.307  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.573      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.326  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.593      ;
; 1.327  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.593      ;
; 1.338  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.604      ;
; 1.362  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.628      ;
; 1.365  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.631      ;
; 1.376  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.642      ;
; 1.436  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.702      ;
; 1.447  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.713      ;
; 1.454  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.720      ;
; 1.458  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.724      ;
; 1.486  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.752      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.762      ;
; 1.521  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.787      ;
; 1.525  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.791      ;
; 1.557  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.823      ;
; 1.592  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.858      ;
; 1.595  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.861      ;
; 1.596  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.862      ;
; 1.604  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.870      ;
; 1.628  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.894      ;
; 1.636  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.902      ;
; 1.663  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.929      ;
; 1.666  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.932      ;
; 1.667  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.933      ;
; 1.699  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.965      ;
; 1.734  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.000      ;
; 1.737  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.003      ;
; 1.738  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.004      ;
; 1.749  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.015      ;
; 1.749  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.015      ;
; 1.749  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.015      ;
; 1.749  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.015      ;
; 1.770  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.036      ;
; 1.805  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.071      ;
; 1.808  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.074      ;
; 1.879  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.145      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 1.883  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.149      ;
; 2.000  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 2.266      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -2.521 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 2.662      ; 0.657      ;
; -2.514 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 2.655      ; 0.657      ;
; -2.021 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 2.662      ; 0.657      ;
; -2.014 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 2.655      ; 0.657      ;
; 0.391  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.788      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.096      ;
; 0.834  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.101      ;
; 0.838  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.112      ;
; 0.978  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.244      ;
; 0.980  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.246      ;
; 0.983  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.249      ;
; 1.011  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.277      ;
; 1.171  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.451      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.458      ;
; 1.194  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.460      ;
; 1.196  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.463      ;
; 1.216  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.482      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.487      ;
; 1.224  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.490      ;
; 1.230  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.498      ;
; 1.242  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.508      ;
; 1.251  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 1.516      ;
; 1.252  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.529      ;
; 1.265  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.531      ;
; 1.267  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.533      ;
; 1.281  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.281  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.558      ;
; 1.301  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.569      ;
; 1.311  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.577      ;
; 1.313  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.579      ;
; 1.323  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.589      ;
; 1.326  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.592      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.597      ;
; 1.336  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.602      ;
; 1.338  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.604      ;
; 1.349  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 1.614      ;
; 1.352  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.352  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.618      ;
; 1.361  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.627      ;
; 1.362  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.001      ; 1.629      ;
; 1.363  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.629      ;
; 1.366  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.632      ;
; 1.368  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; -0.001     ; 1.633      ;
; 1.372  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.640      ;
; 1.382  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.648      ;
; 1.383  ; count20[16]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.649      ;
; 1.384  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.650      ;
; 1.394  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.660      ;
; 1.397  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 1.663      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.391 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.812      ;
; 0.675 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.941      ;
; 0.822 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.088      ;
; 1.038 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 1.304      ;
; 3.305 ; count12[1]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.081      ;
; 3.305 ; count12[1]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.081      ;
; 3.305 ; count12[1]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.081      ;
; 3.332 ; Octave[7]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.091      ;
; 3.333 ; Octave[7]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.092      ;
; 3.333 ; Octave[7]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.092      ;
; 3.337 ; Octave[7]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.096      ;
; 3.361 ; Octave[7]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.120      ;
; 3.361 ; Octave[7]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.120      ;
; 3.362 ; Octave[7]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.121      ;
; 3.381 ; Octave[7]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.169      ;
; 3.621 ; Octave[2]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.380      ;
; 3.622 ; Octave[2]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.381      ;
; 3.622 ; Octave[2]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.381      ;
; 3.626 ; Octave[2]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.385      ;
; 3.632 ; Octave[7]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.420      ;
; 3.632 ; Octave[7]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.420      ;
; 3.650 ; Octave[2]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.409      ;
; 3.650 ; Octave[2]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.409      ;
; 3.651 ; Octave[2]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.410      ;
; 3.657 ; count12[8]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.433      ;
; 3.657 ; count12[8]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.433      ;
; 3.657 ; count12[8]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.433      ;
; 3.658 ; Octave[7]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.446      ;
; 3.670 ; Octave[2]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.458      ;
; 3.738 ; count12[10]  ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.022     ; 3.482      ;
; 3.738 ; count12[10]  ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.022     ; 3.482      ;
; 3.738 ; count12[10]  ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.022     ; 3.482      ;
; 3.740 ; Octave[0]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.499      ;
; 3.741 ; Octave[0]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.500      ;
; 3.741 ; Octave[0]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.500      ;
; 3.745 ; Octave[0]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.504      ;
; 3.769 ; Octave[0]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.528      ;
; 3.769 ; Octave[0]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.528      ;
; 3.770 ; Octave[0]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.529      ;
; 3.774 ; count12[9]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.550      ;
; 3.774 ; count12[9]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.550      ;
; 3.774 ; count12[9]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.550      ;
; 3.789 ; Octave[0]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.577      ;
; 3.886 ; count12[2]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.662      ;
; 3.886 ; count12[2]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.662      ;
; 3.886 ; count12[2]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.662      ;
; 3.890 ; count12[5]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.666      ;
; 3.890 ; count12[5]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.666      ;
; 3.890 ; count12[5]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.666      ;
; 3.894 ; Octave[1]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.653      ;
; 3.895 ; Octave[1]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.654      ;
; 3.895 ; Octave[1]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.654      ;
; 3.899 ; Octave[1]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.658      ;
; 3.906 ; count12[7]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.682      ;
; 3.906 ; count12[7]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.682      ;
; 3.906 ; count12[7]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.682      ;
; 3.921 ; Octave[2]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.709      ;
; 3.921 ; Octave[2]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.709      ;
; 3.923 ; Octave[1]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.682      ;
; 3.923 ; Octave[1]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.682      ;
; 3.924 ; Octave[1]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.683      ;
; 3.925 ; count12[3]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.672      ;
; 3.925 ; count12[3]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.672      ;
; 3.925 ; count12[3]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.672      ;
; 3.942 ; count12[11]  ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.689      ;
; 3.942 ; count12[11]  ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.689      ;
; 3.942 ; count12[11]  ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.689      ;
; 3.943 ; Octave[1]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.731      ;
; 3.947 ; Octave[2]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.735      ;
; 3.959 ; count12[6]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.706      ;
; 3.959 ; count12[6]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.706      ;
; 3.959 ; count12[6]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.706      ;
; 3.963 ; count12[0]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.739      ;
; 3.963 ; count12[0]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.739      ;
; 3.963 ; count12[0]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.010      ; 3.739      ;
; 4.016 ; Octave[5]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.775      ;
; 4.017 ; Octave[5]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.776      ;
; 4.017 ; Octave[5]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.776      ;
; 4.021 ; Octave[5]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.780      ;
; 4.040 ; Octave[0]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.828      ;
; 4.040 ; Octave[0]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.828      ;
; 4.045 ; Octave[5]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.804      ;
; 4.045 ; Octave[5]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.804      ;
; 4.046 ; Octave[5]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.805      ;
; 4.065 ; Octave[5]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.853      ;
; 4.066 ; Octave[0]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.854      ;
; 4.094 ; count12[4]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.841      ;
; 4.094 ; count12[4]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.841      ;
; 4.094 ; count12[4]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.019     ; 3.841      ;
; 4.101 ; Octave[6]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.022      ; 3.889      ;
; 4.150 ; Octave[6]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.909      ;
; 4.151 ; Octave[6]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.007     ; 3.910      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.391 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.657      ;
; 0.551 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.817      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.391 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.585 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.851      ;
; 0.772 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.038      ;
; 0.778 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.044      ;
; 0.783 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.049      ;
; 0.818 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.084      ;
; 0.824 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.091      ;
; 0.834 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.110      ;
; 0.862 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.128      ;
; 0.868 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.134      ;
; 0.871 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.137      ;
; 0.871 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.137      ;
; 0.933 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.199      ;
; 0.936 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.202      ;
; 1.196 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.462      ;
; 1.199 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.465      ;
; 1.208 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.225 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.491      ;
; 1.227 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.493      ;
; 1.279 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.545      ;
; 1.279 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.545      ;
; 1.282 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.548      ;
; 1.283 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.296 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.562      ;
; 1.298 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.564      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.336 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.603      ;
; 1.350 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.616      ;
; 1.353 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.619      ;
; 1.367 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.633      ;
; 1.382 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
; 1.382 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
; 1.382 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
; 1.382 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.648      ;
; 1.391 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.657      ;
; 1.394 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.660      ;
; 1.421 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.687      ;
; 1.424 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.690      ;
; 1.434 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.700      ;
; 1.434 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.700      ;
; 1.438 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.704      ;
; 1.452 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.002     ; 1.216      ;
; 1.452 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.002     ; 1.216      ;
; 1.492 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.758      ;
; 1.507 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.273      ;
; 1.509 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.275      ;
; 1.509 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.275      ;
; 1.533 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.799      ;
; 1.533 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.799      ;
; 1.537 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 1.304      ;
; 1.540 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 1.307      ;
; 1.567 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.002     ; 1.331      ;
; 1.568 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.002     ; 1.332      ;
; 1.575 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.340      ;
; 1.575 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.340      ;
; 1.587 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.853      ;
; 1.587 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.853      ;
; 1.661 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.927      ;
; 1.661 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.927      ;
; 1.674 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.440      ;
; 1.681 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.001      ; 1.448      ;
; 1.686 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.686 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.686 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.686 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.952      ;
; 1.705 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.971      ;
; 1.705 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.971      ;
; 1.705 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.971      ;
; 1.705 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.971      ;
; 1.705 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.971      ;
; 1.706 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.471      ;
; 1.706 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.471      ;
; 1.792 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 1.558      ;
; 1.799 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.564      ;
; 1.799 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 1.564      ;
; 1.804 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.070      ;
; 1.804 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 2.070      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -1.470 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.059      ; 2.065      ;
; -1.470 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.059      ; 2.065      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_XCK~reg0'                                                                        ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; -0.781 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 2.065      ;
; -0.781 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 2.065      ;
; -0.781 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 2.065      ;
; -0.781 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 2.065      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
; -0.488 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.248      ; 1.772      ;
+--------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'CLOCK_27'                                                                         ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.696 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.027      ; 1.759      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.463 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.463 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.759      ; 1.758      ;
; -0.253 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.781      ; 2.070      ;
; -0.151 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.778      ; 1.965      ;
; -0.151 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.778      ; 1.965      ;
; -0.151 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.778      ; 1.965      ;
; -0.151 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.778      ; 1.965      ;
; -0.067 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.067 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.749      ; 1.852      ;
; -0.022 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
; -0.022 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.756      ; 1.314      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.792 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.792 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.756      ; 1.314      ;
; 0.837 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.837 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.749      ; 1.852      ;
; 0.921 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.778      ; 1.965      ;
; 0.921 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.778      ; 1.965      ;
; 0.921 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.778      ; 1.965      ;
; 0.921 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.778      ; 1.965      ;
; 1.023 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.781      ; 2.070      ;
; 1.233 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
; 1.233 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.759      ; 1.758      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 1.258 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.258 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 1.772      ;
; 1.551 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 2.065      ;
; 1.551 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 2.065      ;
; 1.551 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 2.065      ;
; 1.551 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.248      ; 2.065      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 1.466 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.027      ; 1.759      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 2.240 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.059      ; 2.065      ;
; 2.240 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.059      ; 2.065      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 5.908 ; 5.908 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.680 ; 0.680 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.426 ; 0.426 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.455 ; 0.455 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.539 ; 0.539 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.194 ; 0.194 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.438 ; 0.438 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.097 ; 0.097 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.260 ; 0.260 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 5.908 ; 5.908 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.295 ; 6.295 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.133  ; 0.133  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; -0.450 ; -0.450 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; -0.196 ; -0.196 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; -0.225 ; -0.225 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; -0.309 ; -0.309 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.036  ; 0.036  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; -0.208 ; -0.208 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.133  ; 0.133  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; -0.030 ; -0.030 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -4.568 ; -4.568 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -5.546 ; -5.546 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.519  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.519  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 13.384 ; 13.384 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 11.353 ; 11.353 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.605 ; 10.605 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 11.117 ; 11.117 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 9.014  ; 9.014  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 11.353 ; 11.353 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.286  ; 9.286  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 9.957  ; 9.957  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.519  ; 9.519  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.993  ; 9.993  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 5.222  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 5.222  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 13.292 ; 13.292 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.907  ; 9.907  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.360  ; 8.360  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.522 ; 11.522 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.293 ; 13.293 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.400  ; 7.400  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.396  ; 7.396  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.920  ; 6.920  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.400  ; 7.400  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.293  ; 7.293  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.519  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.519  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 10.379 ; 10.379 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 9.014  ; 9.014  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.605 ; 10.605 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 11.117 ; 11.117 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 9.014  ; 9.014  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 11.353 ; 11.353 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.286  ; 9.286  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 9.957  ; 9.957  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.519  ; 9.519  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.993  ; 9.993  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 5.222  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 5.222  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 11.409 ; 11.409 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 8.360  ; 8.360  ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.599  ; 9.599  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.360  ; 8.360  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 10.380 ; 10.380 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 10.380 ; 10.380 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.522 ; 8.771  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8.771  ; 11.891 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.920  ; 6.920  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.396  ; 7.396  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.920  ; 6.920  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.400  ; 7.400  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.293  ; 7.293  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+-------------------------------------------------------------+
; Fast Model Setup Summary                                    ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_BCLK~reg0                      ; -9.092 ; -111.994      ;
; CLOCK_27                           ; -0.723 ; -17.959       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.609 ; -3.997        ;
; AUD_XCK~reg0                       ; -0.185 ; -1.665        ;
; KEY[3]                             ; 0.626  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast Model Hold Summary                                     ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; AUD_XCK~reg0                       ; -1.666 ; -1.666        ;
; CLOCK_27                           ; -1.565 ; -3.126        ;
; AUD_BCLK~reg0                      ; 0.215  ; 0.000         ;
; KEY[3]                             ; 0.215  ; 0.000         ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
+------------------------------------+--------+---------------+


+----------------------------------------+
; Fast Model Recovery Summary            ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; KEY[3]        ; -0.525 ; -1.050        ;
; AUD_BCLK~reg0 ; -0.066 ; -0.462        ;
; AUD_XCK~reg0  ; 0.063  ; 0.000         ;
; CLOCK_27      ; 0.109  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Removal Summary            ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AUD_BCLK~reg0 ; 0.506 ; 0.000         ;
; AUD_XCK~reg0  ; 0.683 ; 0.000         ;
; CLOCK_27      ; 0.771 ; 0.000         ;
; KEY[3]        ; 1.405 ; 0.000         ;
+---------------+-------+---------------+


+-------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                      ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; CLOCK_27                           ; -1.380 ; -40.380       ;
; KEY[3]                             ; -1.222 ; -3.222        ;
; AUD_BCLK~reg0                      ; -0.500 ; -27.000       ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500 ; -19.000       ;
; AUD_XCK~reg0                       ; -0.500 ; -14.000       ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_BCLK~reg0'                                                                           ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+
; -9.092 ; count12[4]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 10.127     ;
; -9.027 ; count12[4]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.035     ;
; -9.024 ; count12[4]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.032     ;
; -9.024 ; count12[4]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.032     ;
; -9.023 ; count12[4]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.031     ;
; -9.011 ; count12[4]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.019     ;
; -9.010 ; count12[4]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.018     ;
; -9.009 ; count12[4]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 10.017     ;
; -8.982 ; count12[11] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 10.017     ;
; -8.961 ; count12[2]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 10.020     ;
; -8.922 ; count12[4]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.954      ;
; -8.922 ; count12[4]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.954      ;
; -8.922 ; count12[4]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.954      ;
; -8.919 ; count12[4]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.951      ;
; -8.917 ; count12[11] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.925      ;
; -8.914 ; count12[11] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.922      ;
; -8.914 ; count12[11] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.922      ;
; -8.913 ; count12[0]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 9.972      ;
; -8.913 ; count12[11] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.921      ;
; -8.901 ; count12[11] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.909      ;
; -8.900 ; count12[11] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.908      ;
; -8.899 ; count12[11] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.907      ;
; -8.896 ; count12[2]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.928      ;
; -8.893 ; count12[2]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.925      ;
; -8.893 ; count12[2]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.925      ;
; -8.892 ; count12[2]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.924      ;
; -8.880 ; count12[2]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.912      ;
; -8.879 ; count12[2]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.911      ;
; -8.878 ; count12[2]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.910      ;
; -8.875 ; count12[10] ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.907      ;
; -8.848 ; count12[0]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.880      ;
; -8.845 ; count12[0]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.877      ;
; -8.845 ; count12[0]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.877      ;
; -8.844 ; count12[0]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.876      ;
; -8.832 ; count12[0]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.864      ;
; -8.831 ; count12[0]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.863      ;
; -8.830 ; count12[0]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.862      ;
; -8.824 ; count12[6]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 9.859      ;
; -8.824 ; count12[3]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.003      ; 9.859      ;
; -8.812 ; count12[11] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.844      ;
; -8.812 ; count12[11] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.844      ;
; -8.812 ; count12[11] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.844      ;
; -8.810 ; count12[10] ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.815      ;
; -8.809 ; count12[11] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.841      ;
; -8.807 ; count12[10] ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.812      ;
; -8.807 ; count12[10] ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.812      ;
; -8.806 ; count12[10] ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.811      ;
; -8.803 ; count12[7]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 9.862      ;
; -8.794 ; count12[10] ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.799      ;
; -8.793 ; count12[10] ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.798      ;
; -8.792 ; count12[10] ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.027     ; 9.797      ;
; -8.791 ; count12[2]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.847      ;
; -8.791 ; count12[2]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.847      ;
; -8.791 ; count12[2]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.847      ;
; -8.791 ; count12[5]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 9.850      ;
; -8.788 ; count12[2]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.844      ;
; -8.782 ; count12[1]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 9.841      ;
; -8.770 ; Octave[0]   ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; 0.021      ; 9.323      ;
; -8.759 ; count12[6]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.767      ;
; -8.759 ; count12[3]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.767      ;
; -8.756 ; count12[6]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.764      ;
; -8.756 ; count12[6]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.764      ;
; -8.756 ; count12[3]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.764      ;
; -8.756 ; count12[3]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.764      ;
; -8.755 ; count12[6]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.763      ;
; -8.755 ; count12[3]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.763      ;
; -8.753 ; count12[9]  ; count12[10] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.027      ; 9.812      ;
; -8.743 ; count12[6]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.751      ;
; -8.743 ; count12[0]  ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.799      ;
; -8.743 ; count12[0]  ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.799      ;
; -8.743 ; count12[0]  ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.799      ;
; -8.743 ; count12[3]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.751      ;
; -8.742 ; count12[6]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.750      ;
; -8.742 ; count12[3]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.750      ;
; -8.741 ; count12[6]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.749      ;
; -8.741 ; count12[3]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.024     ; 9.749      ;
; -8.740 ; count12[0]  ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.024      ; 9.796      ;
; -8.738 ; count12[7]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.770      ;
; -8.735 ; count12[7]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.767      ;
; -8.735 ; count12[7]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.767      ;
; -8.734 ; count12[7]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.766      ;
; -8.726 ; count12[5]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.758      ;
; -8.723 ; count12[5]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.755      ;
; -8.723 ; count12[5]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.755      ;
; -8.722 ; count12[7]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.754      ;
; -8.722 ; count12[5]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.754      ;
; -8.721 ; count12[7]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.753      ;
; -8.720 ; count12[7]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.752      ;
; -8.717 ; count12[1]  ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.749      ;
; -8.714 ; count12[1]  ; count12[9]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.746      ;
; -8.714 ; count12[1]  ; count12[0]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.746      ;
; -8.713 ; count12[1]  ; count12[2]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.745      ;
; -8.710 ; count12[5]  ; count12[5]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.742      ;
; -8.709 ; count12[5]  ; count12[7]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.741      ;
; -8.708 ; count12[5]  ; count12[1]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; 0.000      ; 9.740      ;
; -8.705 ; count12[10] ; count12[6]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 9.734      ;
; -8.705 ; count12[10] ; count12[3]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 9.734      ;
; -8.705 ; count12[10] ; count12[11] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 9.734      ;
; -8.705 ; Octave[0]   ; count12[8]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.500        ; -0.006     ; 9.231      ;
; -8.702 ; count12[10] ; count12[4]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 1.000        ; -0.003     ; 9.731      ;
+--------+-------------+-------------+---------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                             ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.723 ; count20[1]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.723 ; count20[1]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.753      ;
; -0.721 ; count20[0]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.721 ; count20[0]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.751      ;
; -0.719 ; count20[13] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.719 ; count20[13] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.751      ;
; -0.709 ; count20[8]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.709 ; count20[8]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.739      ;
; -0.706 ; count20[12] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.706 ; count20[12] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.738      ;
; -0.658 ; count20[14] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.658 ; count20[14] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.690      ;
; -0.632 ; count20[4]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.632 ; count20[4]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.662      ;
; -0.619 ; count20[10] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.619 ; count20[10] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.649      ;
; -0.618 ; count20[5]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.618 ; count20[5]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.648      ;
; -0.603 ; count20[2]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.603 ; count20[2]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.633      ;
; -0.598 ; count20[0]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.630      ;
; -0.589 ; count20[1]  ; count20[11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.621      ;
; -0.582 ; count20[15] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.582 ; count20[15] ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.614      ;
; -0.571 ; count20[6]  ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[19] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[12] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.571 ; count20[6]  ; count20[15] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 1.601      ;
; -0.564 ; count20[18] ; count20[16] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; count20[18] ; count20[17] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 1.596      ;
+--------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                             ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.609 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.141      ;
; -0.579 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.111      ;
; -0.536 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 1.068      ;
; -0.503 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.034      ;
; -0.496 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.027      ;
; -0.478 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 1.009      ;
; -0.459 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.990      ;
; -0.456 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.988      ;
; -0.453 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.985      ;
; -0.450 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.981      ;
; -0.433 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.964      ;
; -0.410 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.942      ;
; -0.385 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.917      ;
; -0.380 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.911      ;
; -0.365 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.896      ;
; -0.340 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.872      ;
; -0.282 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.813      ;
; -0.277 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.808      ;
; -0.272 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.804      ;
; -0.263 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.794      ;
; -0.248 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.779      ;
; -0.240 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.771      ;
; -0.239 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.770      ;
; -0.221 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.753      ;
; -0.221 ; i2c_codec_control:u1|ACK[1]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.753      ;
; -0.191 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.722      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; i2c_codec_control:u1|SD_COUNT[2]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.153 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.685      ;
; -0.153 ; i2c_codec_control:u1|ACK[2]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.685      ;
; -0.151 ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.683      ;
; -0.148 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.679      ;
; -0.139 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.670      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; i2c_codec_control:u1|SD_COUNT[1]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.168      ;
; -0.102 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.634      ;
; -0.102 ; i2c_codec_control:u1|ACK[0]       ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.634      ;
; -0.097 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.628      ;
; -0.096 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.627      ;
; -0.085 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.617      ;
; -0.084 ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; 0.000      ; 0.616      ;
; -0.073 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.604      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.067 ; i2c_codec_control:u1|SD_COUNT[3]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.099      ;
; -0.057 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.588      ;
; -0.055 ; i2c_codec_control:u1|mI2C_END     ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.500        ; -0.001     ; 0.586      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.026 ; i2c_codec_control:u1|mI2C_GO      ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.059      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; -0.023 ; i2c_codec_control:u1|SD_COUNT[4]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.055      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.038  ; i2c_codec_control:u1|SD_COUNT[5]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.994      ;
; 0.048  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.984      ;
; 0.048  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.984      ;
; 0.048  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.984      ;
; 0.048  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.984      ;
; 0.053  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.053  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.979      ;
; 0.069  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.069  ; i2c_codec_control:u1|SD_COUNT[0]  ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.963      ;
; 0.072  ; i2c_codec_control:u1|LUT_INDEX[3] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.960      ;
; 0.074  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.958      ;
; 0.077  ; i2c_codec_control:u1|LUT_INDEX[0] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.955      ;
; 0.116  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.916      ;
; 0.116  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.916      ;
; 0.116  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.916      ;
; 0.116  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.916      ;
; 0.137  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.895      ;
; 0.140  ; i2c_codec_control:u1|LUT_INDEX[2] ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 0.892      ;
+--------+-----------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUD_XCK~reg0'                                                                                ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.185 ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.217      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.175 ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.207      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.106 ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.138      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.108      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.029 ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.061      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; -0.015 ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 1.047      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.050  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.982      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.146  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.886      ;
; 0.174  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.858      ;
; 0.184  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.848      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.209  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.823      ;
; 0.253  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.779      ;
; 0.283  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.749      ;
; 0.330  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.702      ;
; 0.344  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.688      ;
; 0.409  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.623      ;
; 0.417  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.615      ;
; 0.491  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.541      ;
; 0.504  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.528      ;
; 0.505  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.527      ;
; 0.505  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.527      ;
; 0.508  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.524      ;
; 0.517  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.515      ;
; 0.627  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.405      ;
; 0.628  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.404      ;
; 0.633  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.399      ;
; 0.634  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.398      ;
; 0.665  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0 ; AUD_XCK~reg0 ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------+----------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[3]'                                                                          ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.626 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_XCK~reg0'                                                                                  ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+
; -1.666 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; 0.000        ; 1.740      ; 0.367      ;
; -1.166 ; AUD_BCLK~reg0  ; AUD_BCLK~reg0  ; AUD_BCLK~reg0 ; AUD_XCK~reg0 ; -0.500       ; 1.740      ; 0.367      ;
; 0.215  ; BCK_DIV[1]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[0]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BCK_DIV[2]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LRCK_1X        ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; BCK_DIV[2]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; BCK_DIV[2]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.399      ;
; 0.252  ; BCK_DIV[0]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; BCK_DIV[1]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.405      ;
; 0.361  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; BCK_DIV[2]     ; BCK_DIV[0]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.515      ;
; 0.366  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.520      ;
; 0.372  ; BCK_DIV[0]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; BCK_DIV[0]     ; BCK_DIV[1]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; LRCK_1X_DIV[7] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; BCK_DIV[1]     ; BCK_DIV[2]     ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.528      ;
; 0.380  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.532      ;
; 0.383  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.535      ;
; 0.389  ; LRCK_1X_DIV[8] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.541      ;
; 0.438  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.590      ;
; 0.440  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.592      ;
; 0.441  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.593      ;
; 0.463  ; BCK_DIV[1]     ; AUD_BCLK~reg0  ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.615      ;
; 0.471  ; LRCK_1X_DIV[4] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.623      ;
; 0.499  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.651      ;
; 0.504  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.656      ;
; 0.506  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.658      ;
; 0.520  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.672      ;
; 0.520  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.672      ;
; 0.534  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; LRCK_1X_DIV[5] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.688      ;
; 0.539  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.691      ;
; 0.550  ; LRCK_1X_DIV[6] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.702      ;
; 0.555  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.707      ;
; 0.555  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.707      ;
; 0.569  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.721      ;
; 0.574  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.726      ;
; 0.576  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.728      ;
; 0.579  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.731      ;
; 0.590  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.742      ;
; 0.597  ; LRCK_1X_DIV[1] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.749      ;
; 0.614  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.766      ;
; 0.625  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.777      ;
; 0.627  ; LRCK_1X_DIV[0] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.779      ;
; 0.634  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.786      ;
; 0.663  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.815      ;
; 0.669  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.821      ;
; 0.670  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.822      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.671  ; LRCK_1X_DIV[8] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.823      ;
; 0.696  ; LRCK_1X_DIV[3] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.848      ;
; 0.698  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.850      ;
; 0.704  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.856      ;
; 0.705  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.857      ;
; 0.706  ; LRCK_1X_DIV[2] ; LRCK_1X        ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.858      ;
; 0.708  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.860      ;
; 0.733  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.885      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; LRCK_1X_DIV[7] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.886      ;
; 0.739  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.891      ;
; 0.740  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.892      ;
; 0.743  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.895      ;
; 0.768  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.920      ;
; 0.774  ; LRCK_1X_DIV[3] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.926      ;
; 0.775  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.927      ;
; 0.778  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[6] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.930      ;
; 0.803  ; LRCK_1X_DIV[0] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.955      ;
; 0.810  ; LRCK_1X_DIV[2] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.962      ;
; 0.813  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[7] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.965      ;
; 0.830  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.982      ;
; 0.830  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.982      ;
; 0.830  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.982      ;
; 0.830  ; LRCK_1X_DIV[4] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 0.982      ;
; 0.848  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[8] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.000      ;
; 0.895  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.895  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.895  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.895  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.895  ; LRCK_1X_DIV[5] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.047      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[1] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[2] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[3] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[4] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.909  ; LRCK_1X_DIV[6] ; LRCK_1X_DIV[5] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.061      ;
; 0.956  ; LRCK_1X_DIV[1] ; LRCK_1X_DIV[0] ; AUD_XCK~reg0  ; AUD_XCK~reg0 ; 0.000        ; 0.000      ; 1.108      ;
+--------+----------------+----------------+---------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -1.565 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; 0.000        ; 1.639      ; 0.367      ;
; -1.561 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; 0.000        ; 1.635      ; 0.367      ;
; -1.065 ; AUD_XCK~reg0                          ; AUD_XCK~reg0                          ; AUD_XCK~reg0                       ; CLOCK_27    ; -0.500       ; 1.639      ; 0.367      ;
; -1.061 ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27    ; -0.500       ; 1.635      ; 0.367      ;
; 0.215  ; count20[0]                            ; count20[0]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; count20[19]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.392      ;
; 0.243  ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; count20[17]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; count20[1]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; count20[7]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; count20[8]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; count20[9]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; count20[3]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; count20[5]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.518      ;
; 0.368  ; count20[18]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; count20[0]                            ; count20[1]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.521      ;
; 0.373  ; count20[16]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.525      ;
; 0.377  ; count20[2]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; count20[4]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; count20[6]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.530      ;
; 0.436  ; count20[12]                           ; count20[12]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.588      ;
; 0.440  ; count20[13]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; count20[15]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; count20[14]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.600      ;
; 0.491  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.651      ;
; 0.503  ; count20[7]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; count20[8]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; count20[3]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; count20[5]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.656      ;
; 0.508  ; count20[18]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.660      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.661      ;
; 0.513  ; count20[16]                           ; count20[17]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.665      ;
; 0.517  ; count20[2]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; count20[4]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; count20[6]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.670      ;
; 0.526  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.686      ;
; 0.538  ; count20[7]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; count20[3]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; count20[5]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.691      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.696      ;
; 0.552  ; count20[2]                            ; count20[4]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; count20[4]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; count20[6]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.705      ;
; 0.554  ; count20[1]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.706      ;
; 0.555  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CTRL_CLK    ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; count20[17]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.708      ;
; 0.561  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; count20[0]                            ; count20[2]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.715      ;
; 0.565  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.718      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.720      ;
; 0.574  ; count20[12]                           ; count20[13]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; count20[3]                            ; count20[6]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; count20[5]                            ; count20[8]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.726      ;
; 0.577  ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.729      ;
; 0.578  ; count20[15]                           ; count20[16]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.578  ; count20[13]                           ; count20[14]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.730      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.731      ;
; 0.587  ; count20[2]                            ; count20[5]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; count20[4]                            ; count20[7]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; count20[14]                           ; count20[15]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588  ; count20[6]                            ; count20[9]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.740      ;
; 0.589  ; count20[1]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.741      ;
; 0.591  ; count20[17]                           ; count20[19]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.743      ;
; 0.596  ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; count20[0]                            ; count20[3]                            ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.750      ;
; 0.600  ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.752      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.755      ;
; 0.607  ; count20[16]                           ; count20[18]                           ; CLOCK_27                           ; CLOCK_27    ; 0.000        ; 0.000      ; 0.759      ;
+--------+---------------------------------------+---------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUD_BCLK~reg0'                                                                             ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+
; 0.215 ; SOUND1[11]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[0] ; SEL_Count[0] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[1] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[2] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SEL_Count[3] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; SEL_Count[0] ; SEL_Count[1] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; SEL_Count[1] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; SEL_Count[1] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.406      ;
; 0.336 ; SOUND1[11]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.488      ;
; 0.372 ; SEL_Count[0] ; SEL_Count[2] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; SEL_Count[0] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.524      ;
; 0.463 ; SEL_Count[2] ; SEL_Count[3] ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; 0.000        ; 0.000      ; 0.615      ;
; 1.808 ; Octave[7]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.454      ;
; 1.808 ; Octave[7]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.454      ;
; 1.810 ; Octave[7]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.456      ;
; 1.810 ; Octave[7]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.456      ;
; 1.817 ; Octave[7]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.463      ;
; 1.818 ; Octave[7]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.464      ;
; 1.818 ; Octave[7]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.464      ;
; 1.827 ; Octave[7]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.497      ;
; 1.845 ; count12[1]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.506      ;
; 1.845 ; count12[1]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.506      ;
; 1.845 ; count12[1]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.506      ;
; 1.941 ; Octave[7]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.611      ;
; 1.949 ; Octave[7]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.619      ;
; 1.949 ; Octave[7]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.619      ;
; 1.967 ; Octave[2]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.613      ;
; 1.967 ; Octave[2]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.613      ;
; 1.969 ; Octave[2]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.615      ;
; 1.969 ; Octave[2]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.615      ;
; 1.976 ; Octave[2]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.622      ;
; 1.977 ; Octave[2]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.623      ;
; 1.977 ; Octave[2]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.623      ;
; 1.986 ; Octave[2]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.656      ;
; 1.996 ; Octave[0]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.642      ;
; 1.996 ; Octave[0]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.642      ;
; 1.998 ; Octave[0]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.644      ;
; 1.998 ; Octave[0]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.644      ;
; 2.005 ; Octave[0]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.651      ;
; 2.006 ; Octave[0]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.652      ;
; 2.006 ; Octave[0]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.652      ;
; 2.012 ; count12[8]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.673      ;
; 2.012 ; count12[8]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.673      ;
; 2.012 ; count12[8]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.673      ;
; 2.015 ; Octave[0]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.685      ;
; 2.026 ; count12[10]  ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.018     ; 1.660      ;
; 2.026 ; count12[10]  ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.018     ; 1.660      ;
; 2.026 ; count12[10]  ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.018     ; 1.660      ;
; 2.051 ; count12[9]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.712      ;
; 2.051 ; count12[9]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.712      ;
; 2.051 ; count12[9]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.712      ;
; 2.064 ; Octave[1]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.710      ;
; 2.064 ; Octave[1]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.710      ;
; 2.066 ; Octave[1]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.712      ;
; 2.066 ; Octave[1]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.712      ;
; 2.073 ; Octave[1]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.719      ;
; 2.074 ; Octave[1]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.720      ;
; 2.074 ; Octave[1]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.720      ;
; 2.083 ; Octave[1]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.753      ;
; 2.100 ; Octave[2]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.770      ;
; 2.102 ; Octave[6]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.772      ;
; 2.108 ; Octave[2]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.778      ;
; 2.108 ; Octave[2]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.778      ;
; 2.112 ; count12[2]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.773      ;
; 2.112 ; count12[2]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.773      ;
; 2.112 ; count12[2]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.773      ;
; 2.126 ; count12[7]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.787      ;
; 2.126 ; count12[7]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.787      ;
; 2.126 ; count12[7]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.787      ;
; 2.129 ; Octave[0]    ; count12[4]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.799      ;
; 2.133 ; count12[11]  ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.770      ;
; 2.133 ; count12[11]  ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.770      ;
; 2.133 ; count12[11]  ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.770      ;
; 2.134 ; Octave[5]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.780      ;
; 2.134 ; Octave[5]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.780      ;
; 2.136 ; Octave[5]    ; count12[8]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.782      ;
; 2.136 ; Octave[5]    ; count12[0]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.782      ;
; 2.137 ; Octave[0]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.807      ;
; 2.137 ; Octave[0]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.807      ;
; 2.143 ; Octave[5]    ; count12[9]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.789      ;
; 2.143 ; Octave[4]    ; count12[11]  ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.813      ;
; 2.144 ; Octave[5]    ; count12[7]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.790      ;
; 2.144 ; Octave[5]    ; count12[1]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.790      ;
; 2.146 ; count12[6]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.783      ;
; 2.146 ; count12[6]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.783      ;
; 2.146 ; count12[6]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.783      ;
; 2.151 ; count12[5]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.812      ;
; 2.151 ; count12[5]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.812      ;
; 2.151 ; count12[5]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.812      ;
; 2.153 ; Octave[5]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.823      ;
; 2.155 ; Octave[6]    ; count12[6]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.825      ;
; 2.156 ; Octave[6]    ; count12[3]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.018      ; 1.826      ;
; 2.163 ; count12[0]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.824      ;
; 2.163 ; count12[0]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.824      ;
; 2.163 ; count12[0]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; 0.009      ; 1.824      ;
; 2.168 ; count12[3]   ; SOUND1[11]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.805      ;
; 2.168 ; count12[3]   ; SOUND1[15]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.805      ;
; 2.168 ; count12[3]   ; SOUND1[3]    ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.015     ; 1.805      ;
; 2.188 ; Octave[6]    ; count12[5]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.834      ;
; 2.188 ; Octave[6]    ; count12[2]   ; AUD_BCLK~reg0 ; AUD_BCLK~reg0 ; -0.500       ; -0.006     ; 1.834      ;
+-------+--------------+--------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[3]'                                                                           ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count2[0] ; count2[0] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count2[1] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; count2[0] ; count2[1] ; KEY[3]       ; KEY[3]      ; 0.000        ; 0.000      ; 0.406      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.215 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.397      ;
; 0.273 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.425      ;
; 0.359 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.511      ;
; 0.369 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.380 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.392 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.394 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.402 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.402 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.411 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.563      ;
; 0.414 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.566      ;
; 0.507 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.659      ;
; 0.518 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.521 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.542 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.545 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.548 ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.556 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.573 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.725      ;
; 0.577 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.729      ;
; 0.588 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.612 ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.764      ;
; 0.612 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.764      ;
; 0.623 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.778      ;
; 0.629 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.781      ;
; 0.630 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.782      ;
; 0.630 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.782      ;
; 0.647 ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.799      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.657 ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.810      ;
; 0.698 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.850      ;
; 0.698 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.850      ;
; 0.707 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.859      ;
; 0.707 ; i2c_codec_control:u1|LUT_INDEX[1]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.859      ;
; 0.764 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.916      ;
; 0.764 ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.916      ;
; 0.811 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|LUT_INDEX[2]  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.963      ;
; 0.827 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.827 ; i2c_codec_control:u1|LUT_INDEX[0]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.979      ;
; 0.832 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; i2c_codec_control:u1|LUT_INDEX[3]  ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.984      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.842 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.994      ;
; 0.903 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.055      ;
; 0.903 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.055      ;
; 0.935 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.001 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.586      ;
; 0.937 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_GO       ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.588      ;
; 0.947 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.947 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.947 ; i2c_codec_control:u1|SD_COUNT[3]   ; i2c_codec_control:u1|SD_COUNT[2]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.953 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.604      ;
; 0.957 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[2]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.608      ;
; 0.957 ; i2c_codec_control:u1|SD_COUNT[4]   ; i2c_codec_control:u1|ACK[1]        ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.608      ;
; 0.964 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.616      ;
; 0.965 ; i2c_codec_control:u1|SD_COUNT[5]   ; i2c_codec_control:u1|mI2C_SCLK     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.617      ;
; 0.976 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.627      ;
; 0.977 ; i2c_codec_control:u1|mI2C_END      ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; -0.001     ; 0.628      ;
; 0.982 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.000 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.634      ;
; 0.982 ; i2c_codec_control:u1|ACK[0]        ; i2c_codec_control:u1|mSetup_ST.010 ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -0.500       ; 0.000      ; 0.634      ;
; 1.016 ; i2c_codec_control:u1|SD_COUNT[1]   ; i2c_codec_control:u1|SD_COUNT[0]   ; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.168      ;
+-------+------------------------------------+------------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'KEY[3]'                                                                        ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -0.525 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.035      ; 1.092      ;
; -0.525 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; 0.500        ; 0.035      ; 1.092      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_BCLK~reg0'                                                                      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; -0.066 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; -0.066 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.347      ; 0.945      ;
; 0.134  ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.134  ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.500        ; 0.344      ; 0.742      ;
; 0.306  ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.365      ; 1.091      ;
; 0.331  ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.362      ; 1.063      ;
; 0.331  ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.362      ; 1.063      ;
; 0.331  ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.362      ; 1.063      ;
; 0.331  ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.362      ; 1.063      ;
; 0.374  ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
; 0.374  ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 1.000        ; 0.338      ; 0.996      ;
+--------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUD_XCK~reg0'                                                                       ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.063 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.123      ; 1.092      ;
; 0.063 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.123      ; 1.092      ;
; 0.063 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.123      ; 1.092      ;
; 0.063 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.123      ; 1.092      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
; 0.197 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 1.000        ; 0.122      ; 0.957      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'CLOCK_27'                                                                        ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.109 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.022      ; 0.945      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_BCLK~reg0'                                                                      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+
; 0.506 ; Reset     ; count12[5]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[7]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[8]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[9]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[2]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[1]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.506 ; Reset     ; count12[0]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.338      ; 0.996      ;
; 0.549 ; Reset     ; count12[4]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.362      ; 1.063      ;
; 0.549 ; Reset     ; count12[6]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.362      ; 1.063      ;
; 0.549 ; Reset     ; count12[3]   ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.362      ; 1.063      ;
; 0.549 ; Reset     ; count12[11]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.362      ; 1.063      ;
; 0.574 ; Reset     ; count12[10]  ; CLOCK_27     ; AUD_BCLK~reg0 ; 0.000        ; 0.365      ; 1.091      ;
; 0.746 ; Reset     ; Octave[0]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[1]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[7]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[5]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[6]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[4]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.746 ; Reset     ; Octave[2]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.344      ; 0.742      ;
; 0.946 ; Reset     ; SOUND1[11]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SOUND1[15]   ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SEL_Count[0] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SEL_Count[1] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SEL_Count[2] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SEL_Count[3] ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
; 0.946 ; Reset     ; SOUND1[3]    ; CLOCK_27     ; AUD_BCLK~reg0 ; -0.500       ; 0.347      ; 0.945      ;
+-------+-----------+--------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUD_XCK~reg0'                                                                        ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node ; To Node        ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+
; 0.683 ; Reset     ; LRCK_1X_DIV[0] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[1] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[2] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[3] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[4] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[5] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[6] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[7] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X_DIV[8] ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.683 ; Reset     ; LRCK_1X        ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.122      ; 0.957      ;
; 0.817 ; Reset     ; BCK_DIV[1]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.123      ; 1.092      ;
; 0.817 ; Reset     ; BCK_DIV[0]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.123      ; 1.092      ;
; 0.817 ; Reset     ; BCK_DIV[2]     ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.123      ; 1.092      ;
; 0.817 ; Reset     ; AUD_BCLK~reg0  ; CLOCK_27     ; AUD_XCK~reg0 ; 0.000        ; 0.123      ; 1.092      ;
+-------+-----------+----------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'CLOCK_27'                                                                         ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.771 ; Reset     ; AUD_XCK~reg0 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.022      ; 0.945      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'KEY[3]'                                                                        ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 1.405 ; Reset     ; count2[0] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.035      ; 1.092      ;
; 1.405 ; Reset     ; count2[1] ; CLOCK_27     ; KEY[3]      ; -0.500       ; 0.035      ; 1.092      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[14]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[15]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[16]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[17]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[18]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[19]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[2]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[3]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[4]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[5]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[6]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[7]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[8]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[9]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; AUD_XCK~reg0|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; Reset|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[0]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[10]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[11]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[12]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; count20[13]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; count20[14]|clk                       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[3]'                                                                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[3] ; Rise       ; KEY[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[3] ; Fall       ; count2[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[3] ; Fall       ; count2[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clk_delay_ctrl|clkout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; KEY[3]~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY[3] ; Rise       ; count2[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY[3] ; Rise       ; count2[1]|clk                ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_BCLK~reg0'                                                                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; Octave[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SEL_Count[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[11]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[15]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Fall       ; SOUND1[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[8]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; AUD_BCLK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[6]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; Octave[7]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SEL_Count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; SOUND1[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_BCLK~reg0 ; Rise       ; count12[2]|clk                ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i2c_codec_control:u1|mI2C_CTRL_CLK'                                                                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|ACK[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|LUT_INDEX[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|SD_COUNT[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mI2C_GO       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; i2c_codec_control:u1|mI2C_SCLK     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Fall       ; i2c_codec_control:u1|mSetup_ST.010 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|ACK[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|LUT_INDEX[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|SD_COUNT[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_CTRL_CLK~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_END|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_GO|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mI2C_SCLK|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.000|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.001|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; Rise       ; u1|mSetup_ST.010|clk               ;
+--------+--------------+----------------+------------------+------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUD_XCK~reg0'                                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_BCLK~reg0|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; AUD_XCK~reg0|regout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; BCK_DIV[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X_DIV[8]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUD_XCK~reg0 ; Rise       ; LRCK_1X|clk                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                        ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 3.127  ; 3.127  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.045  ; 0.045  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; -0.116 ; -0.116 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; -0.059 ; -0.059 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.049  ; 0.049  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; -0.170 ; -0.170 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; -0.077 ; -0.077 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; -0.185 ; -0.185 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; -0.097 ; -0.097 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 3.127  ; 3.127  ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.347  ; 3.347  ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.305  ; 0.305  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.075  ; 0.075  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.236  ; 0.236  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.179  ; 0.179  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.071  ; 0.071  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.290  ; 0.290  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.197  ; 0.197  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.305  ; 0.305  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.217  ; 0.217  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -2.476 ; -2.476 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -3.021 ; -3.021 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.955 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.955 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 6.945 ; 6.945 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 6.140 ; 6.140 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.660 ; 5.660 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.909 ; 5.909 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.951 ; 4.951 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 6.140 ; 6.140 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.088 ; 5.088 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 5.471 ; 5.471 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.150 ; 5.150 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.465 ; 5.465 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.773 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.773 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 6.905 ; 6.905 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 5.714 ; 5.714 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.311 ; 5.311 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.643 ; 4.643 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.714 ; 5.714 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.714 ; 5.714 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.093 ; 6.093 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.872 ; 6.872 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.079 ; 4.079 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.079 ; 4.079 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.877 ; 3.877 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.074 ; 4.074 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.996 ; 3.996 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.955 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.955 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 5.676 ; 5.676 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 4.951 ; 4.951 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.660 ; 5.660 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.909 ; 5.909 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.951 ; 4.951 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 6.140 ; 6.140 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.088 ; 5.088 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 5.471 ; 5.471 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.150 ; 5.150 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.465 ; 5.465 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.773 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.773 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 6.095 ; 6.095 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.643 ; 4.643 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.187 ; 5.187 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.643 ; 4.643 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.628 ; 5.628 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.628 ; 5.628 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.093 ; 4.469 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.469 ; 6.256 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.877 ; 3.877 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.079 ; 4.079 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.877 ; 3.877 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.074 ; 4.074 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.996 ; 3.996 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -21.834  ; -2.742 ; -1.470   ; 0.506   ; -1.380              ;
;  AUD_BCLK~reg0                      ; -21.834  ; 0.215  ; -0.463   ; 0.506   ; -0.500              ;
;  AUD_XCK~reg0                       ; -1.539   ; -2.742 ; -0.781   ; 0.683   ; -0.500              ;
;  CLOCK_27                           ; -2.621   ; -2.521 ; -0.696   ; 0.771   ; -1.380              ;
;  KEY[3]                             ; 0.219    ; 0.215  ; -1.470   ; 1.405   ; -1.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -1.997   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                     ; -388.943 ; -7.777 ; -16.383  ; 0.0     ; -103.602            ;
;  AUD_BCLK~reg0                      ; -269.176 ; 0.000  ; -4.743   ; 0.000   ; -27.000             ;
;  AUD_XCK~reg0                       ; -15.065  ; -2.742 ; -8.004   ; 0.000   ; -14.000             ;
;  CLOCK_27                           ; -80.775  ; -5.035 ; -0.696   ; 0.000   ; -40.380             ;
;  KEY[3]                             ; 0.000    ; 0.000  ; -2.940   ; 0.000   ; -3.222              ;
;  i2c_codec_control:u1|mI2C_CTRL_CLK ; -23.927  ; 0.000  ; N/A      ; N/A     ; -19.000             ;
+-------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 5.908 ; 5.908 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.680 ; 0.680 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.426 ; 0.426 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.455 ; 0.455 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.539 ; 0.539 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.194 ; 0.194 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.438 ; 0.438 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.097 ; 0.097 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.260 ; 0.260 ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; 5.908 ; 5.908 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.295 ; 6.295 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; SW[*]     ; AUD_BCLK~reg0                      ; 0.305  ; 0.305  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[0]    ; AUD_BCLK~reg0                      ; 0.075  ; 0.075  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[1]    ; AUD_BCLK~reg0                      ; 0.236  ; 0.236  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[2]    ; AUD_BCLK~reg0                      ; 0.179  ; 0.179  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[3]    ; AUD_BCLK~reg0                      ; 0.071  ; 0.071  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[4]    ; AUD_BCLK~reg0                      ; 0.290  ; 0.290  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[5]    ; AUD_BCLK~reg0                      ; 0.197  ; 0.197  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[6]    ; AUD_BCLK~reg0                      ; 0.305  ; 0.305  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[7]    ; AUD_BCLK~reg0                      ; 0.217  ; 0.217  ; Fall       ; AUD_BCLK~reg0                      ;
;  SW[17]   ; AUD_BCLK~reg0                      ; -2.476 ; -2.476 ; Fall       ; AUD_BCLK~reg0                      ;
; I2C_SDAT  ; i2c_codec_control:u1|mI2C_CTRL_CLK ; -3.021 ; -3.021 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 5.519  ;        ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;        ; 5.519  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 13.384 ; 13.384 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 11.353 ; 11.353 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 10.605 ; 10.605 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 11.117 ; 11.117 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 9.014  ; 9.014  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 11.353 ; 11.353 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 9.286  ; 9.286  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 9.957  ; 9.957  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 9.519  ; 9.519  ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 9.993  ; 9.993  ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 8.437  ; 8.437  ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 5.222  ;        ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;        ; 5.222  ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 13.292 ; 13.292 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 9.907  ; 9.907  ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 8.360  ; 8.360  ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 10.525 ; 10.525 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 11.522 ; 11.522 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 13.293 ; 13.293 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.400  ; 7.400  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.396  ; 7.396  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.920  ; 6.920  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.400  ; 7.400  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 7.293  ; 7.293  ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port   ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+
; AUD_BCLK    ; AUD_BCLK~reg0                      ; 2.955 ;       ; Rise       ; AUD_BCLK~reg0                      ;
; AUD_BCLK    ; AUD_BCLK~reg0                      ;       ; 2.955 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_DACDAT  ; AUD_BCLK~reg0                      ; 5.676 ; 5.676 ; Fall       ; AUD_BCLK~reg0                      ;
; LEDR[*]     ; AUD_BCLK~reg0                      ; 4.951 ; 4.951 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[0]    ; AUD_BCLK~reg0                      ; 5.660 ; 5.660 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[1]    ; AUD_BCLK~reg0                      ; 5.909 ; 5.909 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[2]    ; AUD_BCLK~reg0                      ; 4.951 ; 4.951 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[3]    ; AUD_BCLK~reg0                      ; 6.140 ; 6.140 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[4]    ; AUD_BCLK~reg0                      ; 5.088 ; 5.088 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[5]    ; AUD_BCLK~reg0                      ; 5.471 ; 5.471 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[6]    ; AUD_BCLK~reg0                      ; 5.150 ; 5.150 ; Fall       ; AUD_BCLK~reg0                      ;
;  LEDR[7]    ; AUD_BCLK~reg0                      ; 5.465 ; 5.465 ; Fall       ; AUD_BCLK~reg0                      ;
; AUD_ADCLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_DACLRCK ; AUD_XCK~reg0                       ; 4.687 ; 4.687 ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ; 2.773 ;       ; Rise       ; AUD_XCK~reg0                       ;
; AUD_XCK     ; AUD_XCK~reg0                       ;       ; 2.773 ; Fall       ; AUD_XCK~reg0                       ;
; AUD_DACDAT  ; KEY[3]                             ; 6.095 ; 6.095 ; Fall       ; KEY[3]                             ;
; LEDG[*]     ; KEY[3]                             ; 4.643 ; 4.643 ; Fall       ; KEY[3]                             ;
;  LEDG[0]    ; KEY[3]                             ; 5.187 ; 5.187 ; Fall       ; KEY[3]                             ;
;  LEDG[1]    ; KEY[3]                             ; 4.643 ; 4.643 ; Fall       ; KEY[3]                             ;
;  LEDG[2]    ; KEY[3]                             ; 5.628 ; 5.628 ; Fall       ; KEY[3]                             ;
;  LEDG[3]    ; KEY[3]                             ; 5.628 ; 5.628 ; Fall       ; KEY[3]                             ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 6.093 ; 4.469 ; Rise       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; I2C_SCLK    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.469 ; 6.256 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
; LEDG[*]     ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.877 ; 3.877 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[4]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.079 ; 4.079 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[5]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.877 ; 3.877 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[6]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 4.074 ; 4.074 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
;  LEDG[7]    ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 3.996 ; 3.996 ; Fall       ; i2c_codec_control:u1|mI2C_CTRL_CLK ;
+-------------+------------------------------------+-------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; > 2147483647 ; > 2147483647 ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1            ; 1            ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148          ; 0            ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1            ; 1            ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004         ; 0            ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1            ; 1            ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8            ; 47           ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0            ; 0            ; 0        ; 3        ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths     ; FR Paths     ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
; AUD_BCLK~reg0                      ; AUD_BCLK~reg0                      ; > 2147483647 ; > 2147483647 ; 36       ; 12       ;
; AUD_BCLK~reg0                      ; AUD_XCK~reg0                       ; 1            ; 1            ; 0        ; 0        ;
; AUD_XCK~reg0                       ; AUD_XCK~reg0                       ; 148          ; 0            ; 0        ; 0        ;
; AUD_XCK~reg0                       ; CLOCK_27                           ; 1            ; 1            ; 0        ; 0        ;
; CLOCK_27                           ; CLOCK_27                           ; 1004         ; 0            ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; CLOCK_27                           ; 1            ; 1            ; 0        ; 0        ;
; i2c_codec_control:u1|mI2C_CTRL_CLK ; i2c_codec_control:u1|mI2C_CTRL_CLK ; 8            ; 47           ; 10       ; 123      ;
; KEY[3]                             ; KEY[3]                             ; 0            ; 0            ; 0        ; 3        ;
+------------------------------------+------------------------------------+--------------+--------------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLOCK_27   ; AUD_BCLK~reg0 ; 12       ; 0        ; 15       ; 0        ;
; CLOCK_27   ; AUD_XCK~reg0  ; 14       ; 0        ; 0        ; 0        ;
; CLOCK_27   ; CLOCK_27      ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_27   ; KEY[3]        ; 0        ; 0        ; 2        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 27 13:50:46 2017
Info: Command: quartus_sta piano -c piano
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'piano.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i2c_codec_control:u1|mI2C_CTRL_CLK i2c_codec_control:u1|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
    Info (332105): create_clock -period 1.000 -name AUD_XCK~reg0 AUD_XCK~reg0
    Info (332105): create_clock -period 1.000 -name AUD_BCLK~reg0 AUD_BCLK~reg0
    Info (332105): create_clock -period 1.000 -name KEY[3] KEY[3]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.834
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.834      -269.176 AUD_BCLK~reg0 
    Info (332119):    -2.621       -80.775 CLOCK_27 
    Info (332119):    -1.997       -23.927 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -1.539       -15.065 AUD_XCK~reg0 
    Info (332119):     0.219         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -2.742
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.742        -2.742 AUD_XCK~reg0 
    Info (332119):    -2.521        -5.035 CLOCK_27 
    Info (332119):     0.391         0.000 AUD_BCLK~reg0 
    Info (332119):     0.391         0.000 KEY[3] 
    Info (332119):     0.391         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -1.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.470        -2.940 KEY[3] 
    Info (332119):    -0.781        -8.004 AUD_XCK~reg0 
    Info (332119):    -0.696        -0.696 CLOCK_27 
    Info (332119):    -0.463        -4.743 AUD_BCLK~reg0 
Info (332146): Worst-case removal slack is 0.792
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.792         0.000 AUD_BCLK~reg0 
    Info (332119):     1.258         0.000 AUD_XCK~reg0 
    Info (332119):     1.466         0.000 CLOCK_27 
    Info (332119):     2.240         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.092
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.092      -111.994 AUD_BCLK~reg0 
    Info (332119):    -0.723       -17.959 CLOCK_27 
    Info (332119):    -0.609        -3.997 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.185        -1.665 AUD_XCK~reg0 
    Info (332119):     0.626         0.000 KEY[3] 
Info (332146): Worst-case hold slack is -1.666
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.666        -1.666 AUD_XCK~reg0 
    Info (332119):    -1.565        -3.126 CLOCK_27 
    Info (332119):     0.215         0.000 AUD_BCLK~reg0 
    Info (332119):     0.215         0.000 KEY[3] 
    Info (332119):     0.215         0.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
Info (332146): Worst-case recovery slack is -0.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.525        -1.050 KEY[3] 
    Info (332119):    -0.066        -0.462 AUD_BCLK~reg0 
    Info (332119):     0.063         0.000 AUD_XCK~reg0 
    Info (332119):     0.109         0.000 CLOCK_27 
Info (332146): Worst-case removal slack is 0.506
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.506         0.000 AUD_BCLK~reg0 
    Info (332119):     0.683         0.000 AUD_XCK~reg0 
    Info (332119):     0.771         0.000 CLOCK_27 
    Info (332119):     1.405         0.000 KEY[3] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -40.380 CLOCK_27 
    Info (332119):    -1.222        -3.222 KEY[3] 
    Info (332119):    -0.500       -27.000 AUD_BCLK~reg0 
    Info (332119):    -0.500       -19.000 i2c_codec_control:u1|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -14.000 AUD_XCK~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Mon Nov 27 13:50:49 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


