TimeQuest Timing Analyzer report for top
Tue May 16 16:25:49 2017
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk'
 12. Setup: 'speed_select:speed_select|buad_clk_rx_reg'
 13. Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 14. Hold: 'speed_select:speed_select|buad_clk_rx_reg'
 15. Hold: 'clk'
 16. Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 17. Recovery: 'rs232_rx'
 18. Recovery: 'clk'
 19. Recovery: 'speed_select:speed_select|buad_clk_rx_reg'
 20. Removal: 'speed_select:speed_select|buad_clk_rx_reg'
 21. Removal: 'clk'
 22. Removal: 'rs232_rx'
 23. Minimum Pulse Width: 'clk'
 24. Minimum Pulse Width: 'rs232_rx'
 25. Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'
 26. Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Setup Transfers
 38. Hold Transfers
 39. Recovery Transfers
 40. Removal Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths
 44. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; MAX II                                             ;
; Device Name        ; EPM570T100C5                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Slow Model                                         ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { my_uart_rx:my_uart_rx|rx_enable_reg }       ;
; rs232_rx                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rs232_rx }                                  ;
; speed_select:speed_select|buad_clk_rx_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:speed_select|buad_clk_rx_reg } ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+---------------------------------------------------------------------------------+
; Fmax Summary                                                                    ;
+------------+-----------------+-------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note ;
+------------+-----------------+-------------------------------------------+------+
; 53.79 MHz  ; 53.79 MHz       ; clk                                       ;      ;
; 85.53 MHz  ; 85.53 MHz       ; speed_select:speed_select|buad_clk_rx_reg ;      ;
; 433.09 MHz ; 433.09 MHz      ; my_uart_rx:my_uart_rx|rx_enable_reg       ;      ;
+------------+-----------------+-------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Setup Summary                                                       ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; clk                                       ; -17.590 ; -1466.496     ;
; speed_select:speed_select|buad_clk_rx_reg ; -5.346  ; -99.505       ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; -1.309  ; -1.309        ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Hold Summary                                                       ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -2.320 ; -23.252       ;
; clk                                       ; 1.078  ; 0.000         ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 1.755  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Recovery Summary                                                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rs232_rx                                  ; -5.389 ; -5.389        ;
; clk                                       ; -4.525 ; -521.678      ;
; speed_select:speed_select|buad_clk_rx_reg ; 1.442  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Removal Summary                                                    ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; speed_select:speed_select|buad_clk_rx_reg ; -1.496 ; -1.496        ;
; clk                                       ; 2.974  ; 0.000         ;
; rs232_rx                                  ; 5.835  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Minimum Pulse Width Summary                                        ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk                                       ; -2.289 ; -2.289        ;
; rs232_rx                                  ; -2.289 ; -2.289        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0.234  ; 0.000         ;
; speed_select:speed_select|buad_clk_rx_reg ; 0.234  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup: 'clk'                                                                                                 ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node  ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+
; -17.590 ; Rx_cmd[13] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 18.257     ;
; -17.417 ; Rx_cmd[7]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 18.084     ;
; -17.284 ; Rx_cmd[13] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.951     ;
; -17.111 ; Rx_cmd[7]  ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.778     ;
; -16.880 ; Rx_cmd[13] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.547     ;
; -16.880 ; Rx_cmd[15] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 17.547     ;
; -16.859 ; Rx_cmd[13] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.526     ;
; -16.857 ; Rx_cmd[13] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.524     ;
; -16.741 ; Rx_cmd[13] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.408     ;
; -16.707 ; Rx_cmd[7]  ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.374     ;
; -16.686 ; Rx_cmd[7]  ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.353     ;
; -16.684 ; Rx_cmd[7]  ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.351     ;
; -16.652 ; Rx_cmd[23] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 17.319     ;
; -16.574 ; Rx_cmd[15] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.241     ;
; -16.568 ; Rx_cmd[7]  ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.235     ;
; -16.515 ; Rx_cmd[21] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 17.182     ;
; -16.498 ; Rx_cmd[13] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.165     ;
; -16.450 ; Rx_cmd[13] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.117     ;
; -16.370 ; Rx_cmd[13] ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.037     ;
; -16.368 ; Rx_cmd[14] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 17.035     ;
; -16.364 ; Rx_cmd[19] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 17.031     ;
; -16.346 ; Rx_cmd[23] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 17.013     ;
; -16.325 ; Rx_cmd[7]  ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.992     ;
; -16.277 ; Rx_cmd[7]  ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.944     ;
; -16.209 ; Rx_cmd[21] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.876     ;
; -16.197 ; Rx_cmd[7]  ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.864     ;
; -16.170 ; Rx_cmd[15] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.837     ;
; -16.149 ; Rx_cmd[15] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.816     ;
; -16.147 ; Rx_cmd[15] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.814     ;
; -16.070 ; Rx_cmd[13] ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.737     ;
; -16.062 ; Rx_cmd[14] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.729     ;
; -16.061 ; Rx_cmd[13] ; linkTSI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.728     ;
; -16.058 ; Rx_cmd[19] ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.725     ;
; -16.031 ; Rx_cmd[15] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.698     ;
; -15.999 ; Rx_cmd[13] ; linkFIC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.666     ;
; -15.942 ; Rx_cmd[23] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.609     ;
; -15.921 ; Rx_cmd[13] ; linkFOC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.588     ;
; -15.921 ; Rx_cmd[23] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.588     ;
; -15.919 ; Rx_cmd[23] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.586     ;
; -15.897 ; Rx_cmd[7]  ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.564     ;
; -15.888 ; Rx_cmd[13] ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.555     ;
; -15.888 ; Rx_cmd[7]  ; linkTSI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.555     ;
; -15.875 ; Rx_cmd[13] ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.542     ;
; -15.829 ; Rx_cmd[13] ; linkFPT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.496     ;
; -15.826 ; Rx_cmd[7]  ; linkFIC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.493     ;
; -15.805 ; Rx_cmd[21] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.472     ;
; -15.803 ; Rx_cmd[23] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.470     ;
; -15.788 ; Rx_cmd[15] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.455     ;
; -15.784 ; Rx_cmd[21] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.451     ;
; -15.782 ; Rx_cmd[21] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.449     ;
; -15.771 ; Rx_cmd[12] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.438     ;
; -15.748 ; Rx_cmd[7]  ; linkFOC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.415     ;
; -15.740 ; Rx_cmd[15] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.407     ;
; -15.715 ; Rx_cmd[7]  ; linkUSF         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.382     ;
; -15.705 ; Rx_cmd[5]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.372     ;
; -15.702 ; Rx_cmd[7]  ; tx_start_f      ; clk          ; clk         ; 1.000        ; 0.000      ; 16.369     ;
; -15.666 ; Rx_cmd[21] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.333     ;
; -15.660 ; Rx_cmd[15] ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.327     ;
; -15.658 ; Rx_cmd[14] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.325     ;
; -15.656 ; Rx_cmd[7]  ; linkFPT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.323     ;
; -15.654 ; Rx_cmd[13] ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.321     ;
; -15.654 ; Rx_cmd[19] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.321     ;
; -15.653 ; Rx_cmd[13] ; led~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 16.320     ;
; -15.653 ; Rx_cmd[13] ; linkPMH         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.320     ;
; -15.652 ; Rx_cmd[13] ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.319     ;
; -15.637 ; Rx_cmd[14] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.304     ;
; -15.635 ; Rx_cmd[14] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.302     ;
; -15.633 ; Rx_cmd[19] ; linkTRG         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.300     ;
; -15.631 ; Rx_cmd[19] ; linkSHL         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.298     ;
; -15.572 ; Rx_cmd[13] ; linkFRS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.239     ;
; -15.566 ; Rx_cmd[9]  ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.233     ;
; -15.560 ; Rx_cmd[23] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.227     ;
; -15.519 ; Rx_cmd[14] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.186     ;
; -15.515 ; Rx_cmd[19] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.182     ;
; -15.512 ; Rx_cmd[23] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.179     ;
; -15.503 ; Rx_cmd[1]  ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.170     ;
; -15.481 ; Rx_cmd[7]  ; linkPWT         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.148     ;
; -15.480 ; Rx_cmd[7]  ; led~reg0        ; clk          ; clk         ; 1.000        ; 0.000      ; 16.147     ;
; -15.480 ; Rx_cmd[7]  ; linkPMH         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.147     ;
; -15.479 ; Rx_cmd[7]  ; linkEWM         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.146     ;
; -15.443 ; Rx_cmd[16] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.110     ;
; -15.442 ; Rx_cmd[22] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.109     ;
; -15.432 ; Rx_cmd[23] ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.099     ;
; -15.423 ; Rx_cmd[21] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.090     ;
; -15.419 ; Rx_cmd[16] ; linkFLP         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.086     ;
; -15.399 ; Rx_cmd[5]  ; linkGII         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.066     ;
; -15.399 ; Rx_cmd[7]  ; linkFRS         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.066     ;
; -15.385 ; Rx_cmd[17] ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.052     ;
; -15.375 ; Rx_cmd[21] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.042     ;
; -15.360 ; Rx_cmd[15] ; linkSPI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.027     ;
; -15.351 ; Rx_cmd[2]  ; tx_start_f_7bit ; clk          ; clk         ; 1.000        ; 0.000      ; 16.018     ;
; -15.351 ; Rx_cmd[15] ; linkTSI         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.018     ;
; -15.350 ; Rx_cmd[13] ; linkFDC         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.017     ;
; -15.341 ; Rx_cmd[12] ; linkGLO         ; clk          ; clk         ; 1.000        ; 0.000      ; 16.008     ;
; -15.295 ; Rx_cmd[21] ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.962     ;
; -15.289 ; Rx_cmd[15] ; linkFIC         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.956     ;
; -15.276 ; Rx_cmd[14] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.943     ;
; -15.272 ; Rx_cmd[19] ; linkPMS         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.939     ;
; -15.261 ; Rx_cmd[12] ; linkFSP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.928     ;
; -15.243 ; Rx_cmd[12] ; linkFCP         ; clk          ; clk         ; 1.000        ; 0.000      ; 15.910     ;
+---------+------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.346 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.513      ;
; -5.305 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.472      ;
; -5.304 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.471      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.185 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.352      ;
; -5.151 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.318      ;
; -5.116 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.283      ;
; -5.017 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.184      ;
; -4.983 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.150      ;
; -4.981 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.148      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.973 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.140      ;
; -4.931 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.098      ;
; -4.916 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.083      ;
; -4.914 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.081      ;
; -4.903 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.070      ;
; -4.903 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.070      ;
; -4.886 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.053      ;
; -4.886 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 5.053      ;
; -4.798 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.965      ;
; -4.572 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.739      ;
; -4.572 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.739      ;
; -4.532 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.699      ;
; -4.532 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.699      ;
; -4.425 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.592      ;
; -4.388 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.555      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.373 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.540      ;
; -4.356 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.523      ;
; -4.354 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.521      ;
; -4.312 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.479      ;
; -4.310 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.477      ;
; -4.193 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.360      ;
; -4.122 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.289      ;
; -3.956 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.123      ;
; -3.939 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.106      ;
; -3.933 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 4.100      ;
; -3.820 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.987      ;
; -3.784 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.951      ;
; -3.782 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.949      ;
; -3.633 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 4.300      ;
; -3.462 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.629      ;
; -3.279 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.446      ;
; -3.105 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 0.000      ; 3.272      ;
; -3.001 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.668      ;
; -2.999 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.666      ;
; -2.989 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.656      ;
; -2.900 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.567      ;
; -2.765 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.432      ;
; -2.677 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.344      ;
; -2.656 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.323      ;
; -2.601 ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.268      ;
; -2.591 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.258      ;
; -2.569 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.236      ;
; -2.473 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.140      ;
; -2.413 ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 3.080      ;
; -2.280 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.947      ;
; -2.278 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.945      ;
; -2.263 ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.930      ;
; -2.108 ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.775      ;
; -2.073 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.740      ;
; -2.068 ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.735      ;
; -2.066 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.733      ;
; -1.958 ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.625      ;
; -1.947 ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.614      ;
; -1.924 ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.591      ;
; -1.805 ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.472      ;
; -1.726 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.393      ;
; -1.720 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.387      ;
; -1.716 ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.383      ;
; -1.661 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.328      ;
; -1.661 ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.328      ;
; -1.524 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.191      ;
; -1.521 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.188      ;
; -1.518 ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 0.000      ; 2.185      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.309 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 1.000        ; 0.000      ; 1.976      ;
+--------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -2.320 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -1.820 ; my_uart_rx:my_uart_rx|rx_enable_reg   ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 4.373      ;
; -0.864 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.453      ;
; -0.862 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.455      ;
; -0.632 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.685      ;
; -0.630 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.687      ;
; -0.567 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.750      ;
; -0.503 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.814      ;
; -0.364 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.453      ;
; -0.362 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.455      ;
; -0.318 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.999      ;
; -0.316 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 6.001      ;
; -0.132 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.685      ;
; -0.130 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.687      ;
; -0.067 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.750      ;
; -0.003 ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.814      ;
; 0.182  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.999      ;
; 0.184  ; rs232_rx                              ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 6.001      ;
; 1.964  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.185      ;
; 1.967  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.188      ;
; 1.970  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.191      ;
; 2.107  ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.328      ;
; 2.107  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.328      ;
; 2.162  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.383      ;
; 2.166  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.387      ;
; 2.172  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.393      ;
; 2.251  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.472      ;
; 2.370  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.591      ;
; 2.393  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.614      ;
; 2.404  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.625      ;
; 2.512  ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.733      ;
; 2.514  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.735      ;
; 2.519  ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.740      ;
; 2.554  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.775      ;
; 2.709  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.930      ;
; 2.724  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.945      ;
; 2.726  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 2.947      ;
; 2.859  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.080      ;
; 2.900  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.621      ;
; 2.910  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 2.631      ;
; 2.919  ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.140      ;
; 3.015  ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.236      ;
; 3.037  ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.258      ;
; 3.047  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.268      ;
; 3.102  ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.323      ;
; 3.123  ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.344      ;
; 3.211  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.432      ;
; 3.346  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_count[1]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.567      ;
; 3.435  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[0]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.656      ;
; 3.445  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[3]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.666      ;
; 3.447  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_count[2]     ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 3.668      ;
; 3.464  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.185      ;
; 3.551  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.272      ;
; 3.583  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.304      ;
; 3.717  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.438      ;
; 3.725  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.446      ;
; 3.753  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.474      ;
; 3.908  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.629      ;
; 3.918  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.639      ;
; 3.968  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.689      ;
; 4.041  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.762      ;
; 4.079  ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 0.000      ; 4.300      ;
; 4.230  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.951      ;
; 4.266  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 3.987      ;
; 4.322  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[3] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.043      ;
; 4.327  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[0] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.048      ;
; 4.385  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.106      ;
; 4.402  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[5] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.123      ;
; 4.411  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.132      ;
; 4.568  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[4] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.289      ;
; 4.639  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_complete_reg ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.360      ;
; 4.640  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.361      ;
; 4.642  ; my_uart_rx:my_uart_rx|rx_count[1]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.363      ;
; 4.742  ; my_uart_rx:my_uart_rx|rx_count[3]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.463      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.819  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.540      ;
; 4.834  ; my_uart_rx:my_uart_rx|rx_count[0]     ; my_uart_rx:my_uart_rx|rx_data_temp[6] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.555      ;
; 4.871  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[1] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.592      ;
; 4.955  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[2] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.676      ;
; 5.056  ; my_uart_rx:my_uart_rx|rx_count[2]     ; my_uart_rx:my_uart_rx|rx_data_temp[7] ; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 0.000      ; 4.777      ;
+--------+---------------------------------------+---------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk'                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; 1.078 ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.078 ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.086 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.364      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[5]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[3]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[4]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[0]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[1]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.087 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[2]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.365      ;
; 1.397 ; Buff_temp[19]                                                   ; Rx_cmd[19]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.444 ; Buff_temp[14]                                                   ; Rx_cmd[14]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.446 ; Buff_temp[13]                                                   ; Rx_cmd[13]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.485 ; flag_reg                                                        ; Flag_temp                                                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 0.815      ; 2.021      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[9]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[8]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[12]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[10]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[11]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[6]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.499 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[7]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; 0.000        ; 3.681      ; 5.777      ;
; 1.586 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|buad_clk_rx_reg                       ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.364      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[5]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[3]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[4]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[0]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[1]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.587 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[2]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.365      ;
; 1.646 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[8]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.649 ; Buff_temp[6]                                                    ; Buff_temp[6]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.649 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.649 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.870      ;
; 1.650 ; linkFDC                                                         ; linkFDC                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.650 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.871      ;
; 1.659 ; uart_instance:uart_instance1|rst_cnt[0]                         ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.659 ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.880      ;
; 1.665 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|bps_sel     ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.886      ;
; 1.668 ; Buff_temp[12]                                                   ; Buff_temp[12]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.668 ; Buff_temp[11]                                                   ; Buff_temp[11]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.889      ;
; 1.677 ; Buff_temp[11]                                                   ; Buff_temp[19]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.898      ;
; 1.678 ; Buff_temp[12]                                                   ; Buff_temp[20]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.899      ;
; 1.684 ; Flag_temp                                                       ; Current.WAIT                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.905      ;
; 1.686 ; Buff_temp[15]                                                   ; Buff_temp[15]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.907      ;
; 1.690 ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.911      ;
; 1.696 ; Buff_temp[15]                                                   ; Rx_cmd[15]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.696 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.917      ;
; 1.697 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.918      ;
; 1.717 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.938      ;
; 1.743 ; Buff_temp[9]                                                    ; Buff_temp[9]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.964      ;
; 1.751 ; Buff_temp[9]                                                    ; Buff_temp[17]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.779 ; Buff_temp[12]                                                   ; Rx_cmd[12]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.000      ;
; 1.790 ; Buff_temp[1]                                                    ; Rx_cmd[1]                                                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.011      ;
; 1.807 ; Buff_temp[4]                                                    ; Rx_cmd[4]                                                       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.028      ;
; 1.833 ; Buff_temp[22]                                                   ; Rx_cmd[22]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.054      ;
; 1.898 ; linkTRG                                                         ; linkTRG                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.119      ;
; 1.899 ; Buff_temp[7]                                                    ; Buff_temp[7]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.899 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.120      ;
; 1.908 ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.908 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.129      ;
; 1.909 ; linkEWM                                                         ; linkEWM                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.130      ;
; 1.917 ; Buff_temp[20]                                                   ; Buff_temp[20]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.138      ;
; 1.919 ; Buff_temp[19]                                                   ; Buff_temp[19]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.140      ;
; 1.924 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.145      ;
; 1.925 ; Buff_temp[3]                                                    ; Buff_temp[3]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.146      ;
; 1.926 ; Buff_temp[2]                                                    ; Buff_temp[2]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.147      ;
; 1.928 ; Buff_temp[1]                                                    ; Buff_temp[1]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.931 ; Buff_temp[1]                                                    ; Buff_temp[9]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.152      ;
; 1.939 ; Current.SAVE                                                    ; Current.WAIT                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.160      ;
; 1.946 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.167      ;
; 1.948 ; linkGLO                                                         ; linkGLO                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.169      ;
; 1.955 ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.176      ;
; 1.957 ; Buff_temp[14]                                                   ; Buff_temp[14]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.957 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.178      ;
; 1.959 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.962 ; Buff_temp[13]                                                   ; Buff_temp[13]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.183      ;
; 1.963 ; Buff_temp[13]                                                   ; Buff_temp[21]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.963 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.184      ;
; 1.976 ; Buff_temp[14]                                                   ; Buff_temp[22]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.197      ;
; 1.994 ; linkUST                                                         ; linkUST                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.215      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[9]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[8]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[12]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[10]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[11]                            ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[6]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 1.999 ; my_uart_rx:my_uart_rx|rx_enable_reg                             ; speed_select:speed_select|cnt_rx[7]                             ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 3.681      ; 5.777      ;
; 2.000 ; linkUST                                                         ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.221      ;
; 2.007 ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.228      ;
; 2.011 ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.232      ;
; 2.017 ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.238      ;
; 2.027 ; flag_reg                                                        ; Current.WAIT                                                    ; my_uart_rx:my_uart_rx|rx_enable_reg ; clk         ; -0.500       ; 0.815      ; 2.563      ;
; 2.044 ; Buff_temp[21]                                                   ; Rx_cmd[21]                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.265      ;
; 2.062 ; speed_select:speed_select|cnt_rx[12]                            ; speed_select:speed_select|cnt_rx[12]                            ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.283      ;
; 2.073 ; Buff_temp[8]                                                    ; Buff_temp[8]                                                    ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.294      ;
; 2.102 ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.323      ;
; 2.107 ; Buff_temp[18]                                                   ; Buff_temp[18]                                                   ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.107 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.328      ;
; 2.116 ; linkUSF                                                         ; linkUSF                                                         ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.116 ; tx_start_f                                                      ; tx_start_f                                                      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.337      ;
; 2.117 ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[5]      ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[5]      ; clk                                 ; clk         ; 0.000        ; 0.000      ; 2.338      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                                       ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; 1.755 ; flag_reg  ; flag_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; 0.000        ; 0.000      ; 1.976      ;
+-------+-----------+----------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'rs232_rx'                                                                                                                                                                    ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -5.389 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 1.000        ; -1.599     ; 4.457      ;
+--------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'clk'                                                                                                                                                                           ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|rs_tx       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_sign   ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[6]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[5]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|bps_sel     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[4]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[6]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[5]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|bps_sel     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[5]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[7]  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|sign_delay  ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[0]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[12]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[8]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[9]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[10]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.525 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|cnt[11]     ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -3.803 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.470      ;
; -3.803 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.470      ;
; -3.803 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.470      ;
; -3.803 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk          ; clk         ; 1.000        ; 0.000      ; 4.470      ;
; -3.802 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx          ; clk          ; clk         ; 1.000        ; 0.000      ; 4.469      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[10]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[7]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[6]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[5]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[4]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[2]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[1]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.743 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.410      ;
; -3.726 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[13]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[9]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.726 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[3]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.393      ;
; -3.698 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[12]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.365      ;
; -3.698 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[11]                        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.365      ;
; -3.698 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[8]                         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.365      ;
; -3.686 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[8]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.353      ;
; -3.686 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[11]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.353      ;
; -3.686 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[9]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.353      ;
; -3.667 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.334      ;
; -3.667 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[12]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.334      ;
; -3.667 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 4.334      ;
; -3.667 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]        ; clk          ; clk         ; 1.000        ; 0.000      ; 4.334      ;
; -3.586 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; clk          ; clk         ; 1.000        ; 0.000      ; 4.253      ;
+--------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                          ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.442 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.500        ; 6.096      ; 5.197      ;
; 1.942 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 1.000        ; 6.096      ; 5.197      ;
+-------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                                                                                            ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock                        ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.496 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; 0.000        ; 6.096      ; 5.197      ;
; -0.996 ; my_uart_rx:my_uart_rx|rx_enable_reg ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; -0.500       ; 6.096      ; 5.197      ;
+--------+-------------------------------------+---------------------------------------+-------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'clk'                                                                                                                                                                           ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[7]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[6]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[5]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[4]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 2.974 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.195      ;
; 3.373 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[10]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 3.594      ;
; 3.373 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[9]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.594      ;
; 3.373 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 3.594      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[2]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[1]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[3]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|data_valid     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out_sign     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[0]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[4]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[5]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.413 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|data_deal:data_deal|data_out[6]       ; clk          ; clk         ; 0.000        ; 0.000      ; 3.634      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|bps_sel        ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|sign_delay     ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.483 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 3.704      ;
; 3.973 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[13]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.194      ;
; 3.973 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[12]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.194      ;
; 3.973 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[8]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 4.194      ;
; 3.982 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[11]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.203      ;
; 4.032 ; tx_start_f_7bit                          ; uart_top7to7:uart_top7to7|rst_cnt[14]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 4.253      ;
; 4.113 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.334      ;
; 4.113 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[12]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.334      ;
; 4.113 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.334      ;
; 4.113 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[10]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.334      ;
; 4.132 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[8]         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.353      ;
; 4.132 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[11]        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.353      ;
; 4.132 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|cnt[9]         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.353      ;
; 4.144 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.365      ;
; 4.144 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.365      ;
; 4.144 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.365      ;
; 4.172 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.393      ;
; 4.172 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.393      ;
; 4.172 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.393      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[14]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[10]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[5]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.189 ; tx_start_f                               ; uart_instance:uart_instance1|rst_cnt[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.248 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|rs_tx          ; clk          ; clk         ; 0.000        ; 0.000      ; 4.469      ;
; 4.249 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.470      ;
; 4.249 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.470      ;
; 4.249 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.470      ;
; 4.249 ; uart_top7to7:uart_top7to7|rst_cnt[14]    ; uart_top7to7:uart_top7to7|my_uart_tx7to7:tx_inst|tran_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 4.470      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_ok        ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|rs_tx       ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_sign   ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_regnum[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_reg[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|bps_sel     ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|tran_cnt[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[1]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[3]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[7]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[4]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[6]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[5]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_tx8to8:tx_inst|data_valid  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out_sign  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[0]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|data_deal:data_deal|data_out[2]    ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|state.TRAN  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|data_in[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|tran_cnt[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
; 4.971 ; uart_instance:uart_instance1|rst_cnt[14] ; uart_instance:uart_instance1|my_uart_rx8to8:rx_inst|bps_sel     ; clk          ; clk         ; 0.000        ; 0.000      ; 5.192      ;
+-------+------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'rs232_rx'                                                                                                                                                                    ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                             ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 5.835 ; my_uart_rx:my_uart_rx|rx_complete_reg ; my_uart_rx:my_uart_rx|rx_enable_reg ; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx    ; 0.000        ; -1.599     ; 4.457      ;
+-------+---------------------------------------+-------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk   ; Rise       ; clk           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[13] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[14] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[15] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[16] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[17] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[18] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[19] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[20] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[21] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[22] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[23] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Buff_temp[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.IDLE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.S1    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.SAVE  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Current.WAIT  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Flag_temp     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[10]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[11]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[12]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[13]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[14]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[15]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[16]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[17]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[18]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[19]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[20]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[21]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[22]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[23]    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[2]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[3]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[4]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk   ; Rise       ; Rx_cmd[5]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk   ; Rise       ; Rx_cmd[6]     ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'rs232_rx'                                                                                         ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; rs232_rx ; Rise       ; rs232_rx                            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; rs232_rx ; Fall       ; my_uart_rx:my_uart_rx|rx_enable_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; my_uart_rx|rx_enable_reg|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rs232_rx ; Rise       ; rs232_rx|combout                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'my_uart_rx:my_uart_rx|rx_enable_reg'                                                                                    ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Fall       ; flag_reg                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; flag_reg|clk                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; my_uart_rx:my_uart_rx|rx_enable_reg ; Rise       ; my_uart_rx|rx_enable_reg|regout ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'speed_select:speed_select|buad_clk_rx_reg'                                                                                          ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_complete_reg ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[0]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[1]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[2]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx:my_uart_rx|rx_count[3]     ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[0]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[1]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[2]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[3]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[4]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[5]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[6]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_reg[7]  ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[0] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[1] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[2] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[3] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[4] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[5] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[6] ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Fall       ; my_uart_rx:my_uart_rx|rx_data_temp[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_complete_reg|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[0]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[1]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[2]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_count[3]|clk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[0]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[1]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[2]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[3]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[4]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[5]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[6]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_reg[7]|clk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[0]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[1]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[2]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[3]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[4]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[5]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[6]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; my_uart_rx|rx_data_temp[7]|clk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:speed_select|buad_clk_rx_reg ; Rise       ; speed_select|buad_clk_rx_reg|regout   ;
+-------+--------------+----------------+------------------+-------------------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                    ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; BusE[*]   ; clk                                       ; 6.983 ; 6.983 ; Rise       ; clk                                       ;
;  BusE[97] ; clk                                       ; 6.983 ; 6.983 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; 4.055 ; 4.055 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.238 ; 0.238 ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                       ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; Data Port ; Clock Port                                ; Rise   ; Fall   ; Clock Edge ; Clock Reference                           ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+
; BusE[*]   ; clk                                       ; -2.818 ; -2.818 ; Rise       ; clk                                       ;
;  BusE[97] ; clk                                       ; -2.818 ; -2.818 ; Rise       ; clk                                       ;
; rst_n     ; clk                                       ; -2.327 ; -2.327 ; Rise       ; clk                                       ;
; rs232_rx  ; speed_select:speed_select|buad_clk_rx_reg ; 0.864  ; 0.864  ; Fall       ; speed_select:speed_select|buad_clk_rx_reg ;
+-----------+-------------------------------------------+--------+--------+------------+-------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BusA[*]   ; clk        ; 20.171 ; 20.171 ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 16.185 ; 16.185 ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 20.171 ; 20.171 ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 19.811 ; 19.811 ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 14.554 ; 14.554 ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 10.654 ; 10.654 ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 13.336 ; 13.336 ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 12.434 ; 12.434 ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 13.336 ; 13.336 ; Rise       ; clk             ;
; led       ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; BusA[*]   ; clk        ; 11.099 ; 11.099 ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 14.816 ; 14.816 ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 13.460 ; 13.460 ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 13.100 ; 13.100 ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 11.099 ; 11.099 ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 10.528 ; 10.528 ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 10.528 ; 10.528 ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 11.622 ; 11.622 ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 10.698 ; 10.698 ; Rise       ; clk             ;
; led       ; clk        ; 9.270  ; 9.270  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 13.410 ;    ;    ; 13.410 ;
; BusA[2]    ; BusA[15]    ; 13.050 ;    ;    ; 13.050 ;
; BusA[3]    ; BusA[8]     ; 14.350 ;    ;    ; 14.350 ;
; BusA[3]    ; BusA[15]    ; 13.990 ;    ;    ; 13.990 ;
; BusA[3]    ; BusA[17]    ; 12.697 ;    ;    ; 12.697 ;
; BusA[5]    ; BusA[8]     ; 20.975 ;    ;    ; 20.975 ;
; BusA[5]    ; BusA[15]    ; 20.615 ;    ;    ; 20.615 ;
; BusA[15]   ; BusD[64]    ; 8.956  ;    ;    ; 8.956  ;
; BusA[15]   ; BusE[95]    ; 10.859 ;    ;    ; 10.859 ;
; BusA[16]   ; BusA[4]     ; 10.049 ;    ;    ; 10.049 ;
; BusA[16]   ; BusB[40]    ; 9.642  ;    ;    ; 9.642  ;
; BusA[16]   ; BusE[89]    ; 8.269  ;    ;    ; 8.269  ;
; BusB[29]   ; BusE[83]    ; 8.890  ;    ;    ; 8.890  ;
; BusB[30]   ; BusE[87]    ; 12.287 ;    ;    ; 12.287 ;
; BusB[34]   ; BusE[91]    ; 7.831  ;    ;    ; 7.831  ;
; BusC[51]   ; BusA[8]     ; 15.034 ;    ;    ; 15.034 ;
; BusC[51]   ; BusA[15]    ; 14.674 ;    ;    ; 14.674 ;
; BusE[83]   ; BusB[29]    ; 8.454  ;    ;    ; 8.454  ;
; BusE[85]   ; BusB[33]    ; 9.750  ;    ;    ; 9.750  ;
; BusE[91]   ; BusB[34]    ; 7.854  ;    ;    ; 7.854  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; BusA[2]    ; BusA[8]     ; 13.410 ;    ;    ; 13.410 ;
; BusA[2]    ; BusA[15]    ; 13.050 ;    ;    ; 13.050 ;
; BusA[3]    ; BusA[8]     ; 14.350 ;    ;    ; 14.350 ;
; BusA[3]    ; BusA[15]    ; 13.990 ;    ;    ; 13.990 ;
; BusA[3]    ; BusA[17]    ; 12.697 ;    ;    ; 12.697 ;
; BusA[5]    ; BusA[8]     ; 20.975 ;    ;    ; 20.975 ;
; BusA[5]    ; BusA[15]    ; 20.615 ;    ;    ; 20.615 ;
; BusA[15]   ; BusD[64]    ; 8.956  ;    ;    ; 8.956  ;
; BusA[15]   ; BusE[95]    ; 10.859 ;    ;    ; 10.859 ;
; BusA[16]   ; BusA[4]     ; 10.049 ;    ;    ; 10.049 ;
; BusA[16]   ; BusB[40]    ; 9.642  ;    ;    ; 9.642  ;
; BusA[16]   ; BusE[89]    ; 8.269  ;    ;    ; 8.269  ;
; BusB[29]   ; BusE[83]    ; 8.890  ;    ;    ; 8.890  ;
; BusB[30]   ; BusE[87]    ; 12.287 ;    ;    ; 12.287 ;
; BusB[34]   ; BusE[91]    ; 7.831  ;    ;    ; 7.831  ;
; BusC[51]   ; BusA[8]     ; 15.034 ;    ;    ; 15.034 ;
; BusC[51]   ; BusA[15]    ; 14.674 ;    ;    ; 14.674 ;
; BusE[83]   ; BusB[29]    ; 8.454  ;    ;    ; 8.454  ;
; BusE[85]   ; BusB[33]    ; 9.750  ;    ;    ; 9.750  ;
; BusE[91]   ; BusB[34]    ; 7.854  ;    ;    ; 7.854  ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 12.130 ;      ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 12.361 ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 17.712 ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 16.605 ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 12.130 ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.237  ;      ; Rise       ; clk             ;
;  BusB[29] ; clk        ; 7.770  ;      ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 10.035 ;      ; Rise       ; clk             ;
;  BusB[34] ; clk        ; 7.775  ;      ; Rise       ; clk             ;
;  BusB[40] ; clk        ; 7.237  ;      ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 8.583  ;      ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 8.583  ;      ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.633  ;      ; Rise       ; clk             ;
;  BusD[64] ; clk        ; 7.633  ;      ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 7.516  ;      ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 7.516  ;      ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 10.322 ;      ; Rise       ; clk             ;
;  BusE[89] ; clk        ; 7.998  ;      ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 8.180  ;      ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 10.965 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; BusA[*]   ; clk        ; 9.405  ;      ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 10.992 ;      ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 10.512 ;      ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 9.405  ;      ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 9.963  ;      ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.237  ;      ; Rise       ; clk             ;
;  BusB[29] ; clk        ; 7.770  ;      ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 9.223  ;      ; Rise       ; clk             ;
;  BusB[34] ; clk        ; 7.775  ;      ; Rise       ; clk             ;
;  BusB[40] ; clk        ; 7.237  ;      ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 8.583  ;      ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 8.583  ;      ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.633  ;      ; Rise       ; clk             ;
;  BusD[64] ; clk        ; 7.633  ;      ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 7.516  ;      ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 7.516  ;      ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 9.510  ;      ; Rise       ; clk             ;
;  BusE[89] ; clk        ; 7.998  ;      ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 8.180  ;      ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 9.455  ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 12.130    ;           ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 12.361    ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 17.712    ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 16.605    ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 12.130    ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.237     ;           ; Rise       ; clk             ;
;  BusB[29] ; clk        ; 7.770     ;           ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 10.035    ;           ; Rise       ; clk             ;
;  BusB[34] ; clk        ; 7.775     ;           ; Rise       ; clk             ;
;  BusB[40] ; clk        ; 7.237     ;           ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 8.583     ;           ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 8.583     ;           ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.633     ;           ; Rise       ; clk             ;
;  BusD[64] ; clk        ; 7.633     ;           ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 7.516     ;           ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 7.516     ;           ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 10.322    ;           ; Rise       ; clk             ;
;  BusE[89] ; clk        ; 7.998     ;           ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 8.180     ;           ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 10.965    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; BusA[*]   ; clk        ; 9.405     ;           ; Rise       ; clk             ;
;  BusA[4]  ; clk        ; 10.992    ;           ; Rise       ; clk             ;
;  BusA[8]  ; clk        ; 10.512    ;           ; Rise       ; clk             ;
;  BusA[15] ; clk        ; 9.405     ;           ; Rise       ; clk             ;
;  BusA[17] ; clk        ; 9.963     ;           ; Rise       ; clk             ;
; BusB[*]   ; clk        ; 7.237     ;           ; Rise       ; clk             ;
;  BusB[29] ; clk        ; 7.770     ;           ; Rise       ; clk             ;
;  BusB[33] ; clk        ; 9.223     ;           ; Rise       ; clk             ;
;  BusB[34] ; clk        ; 7.775     ;           ; Rise       ; clk             ;
;  BusB[40] ; clk        ; 7.237     ;           ; Rise       ; clk             ;
; BusC[*]   ; clk        ; 8.583     ;           ; Rise       ; clk             ;
;  BusC[50] ; clk        ; 8.583     ;           ; Rise       ; clk             ;
; BusD[*]   ; clk        ; 7.633     ;           ; Rise       ; clk             ;
;  BusD[64] ; clk        ; 7.633     ;           ; Rise       ; clk             ;
; BusE[*]   ; clk        ; 7.516     ;           ; Rise       ; clk             ;
;  BusE[83] ; clk        ; 7.516     ;           ; Rise       ; clk             ;
;  BusE[87] ; clk        ; 9.510     ;           ; Rise       ; clk             ;
;  BusE[89] ; clk        ; 7.998     ;           ; Rise       ; clk             ;
;  BusE[91] ; clk        ; 8.180     ;           ; Rise       ; clk             ;
;  BusE[95] ; clk        ; 9.455     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 16682    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 16682    ; 0        ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; clk                                       ; 14       ; 18       ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; clk                                       ; 0        ; 40       ; 0        ; 0        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; my_uart_rx:my_uart_rx|rx_enable_reg       ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; rs232_rx                                  ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 8        ; 8        ;
; speed_select:speed_select|buad_clk_rx_reg ; speed_select:speed_select|buad_clk_rx_reg ; 15       ; 0        ; 91       ; 17       ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 131      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk                                       ; clk                                       ; 131      ; 0        ; 0        ; 0        ;
; speed_select:speed_select|buad_clk_rx_reg ; rs232_rx                                  ; 0        ; 0        ; 0        ; 1        ;
; my_uart_rx:my_uart_rx|rx_enable_reg       ; speed_select:speed_select|buad_clk_rx_reg ; 0        ; 0        ; 1        ; 1        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 144   ; 144  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Tue May 16 16:25:47 2017
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name speed_select:speed_select|buad_clk_rx_reg speed_select:speed_select|buad_clk_rx_reg
    Info (332105): create_clock -period 1.000 -name my_uart_rx:my_uart_rx|rx_enable_reg my_uart_rx:my_uart_rx|rx_enable_reg
    Info (332105): create_clock -period 1.000 -name rs232_rx rs232_rx
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.590
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.590           -1466.496 clk 
    Info (332119):    -5.346             -99.505 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):    -1.309              -1.309 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case hold slack is -2.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.320             -23.252 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     1.078               0.000 clk 
    Info (332119):     1.755               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
Info (332146): Worst-case recovery slack is -5.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.389              -5.389 rs232_rx 
    Info (332119):    -4.525            -521.678 clk 
    Info (332119):     1.442               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332146): Worst-case removal slack is -1.496
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.496              -1.496 speed_select:speed_select|buad_clk_rx_reg 
    Info (332119):     2.974               0.000 clk 
    Info (332119):     5.835               0.000 rs232_rx 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 clk 
    Info (332119):    -2.289              -2.289 rs232_rx 
    Info (332119):     0.234               0.000 my_uart_rx:my_uart_rx|rx_enable_reg 
    Info (332119):     0.234               0.000 speed_select:speed_select|buad_clk_rx_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 430 megabytes
    Info: Processing ended: Tue May 16 16:25:49 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


