# VLSI CAD Overview

- `bdd`: Binary Decision Diagrams – biểu diễn hàm Boolean
- `sat`: SAT Solver – kiểm tra/verify bằng SAT
- `placement`: random/force/SA – tối ưu HPWL
- `routing`: maze/Lee/rip-up – định tuyến lưới nhiều lớp
- `sta`: Static Timing Analysis – AT/RAT/Slack, critical paths
- `technology_mapping`: ánh xạ thư viện tiêu chuẩn
