### CODE

module cyclecount(bit in) -> (bits<4> count) {
    count[-1] = 0;
    if in[t] {
        count[t] = count[t-1] + 1;
    }
}

### DATA
rst,in in 1,count out 4
1,0,x
0,0,0
0,1,1
0,1,2
0,1,3
0,0,3
0,0,3
0,0,3
0,1,4
0,0,4
0,1,5
