TimeQuest Timing Analyzer report for full_uart
Thu Feb 08 12:12:31 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; full_uart                                                          ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 316.46 MHz ; 316.46 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -2.160 ; -100.717      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.391 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.160 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.195      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.140 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.177      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.099 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.136      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.093 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.128      ;
; -2.067 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_counter:counter|count[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.101      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.057 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.094      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.007 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.044      ;
; -2.000 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_counter:counter|count[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 3.034      ;
; -1.987 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.024      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.970 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.005      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.963 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.000      ;
; -1.946 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.983      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.939 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.974      ;
; -1.913 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.949      ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.541 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.672 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.698 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.964      ;
; 0.770 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.037      ;
; 0.773 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.039      ;
; 0.774 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.040      ;
; 0.774 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.040      ;
; 0.775 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.041      ;
; 0.795 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.816 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.818 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.822 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.841 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.845 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.850 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.867 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.133      ;
; 0.978 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.978 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.244      ;
; 0.980 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.981 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.247      ;
; 0.985 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.987 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.993 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.259      ;
; 1.008 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 1.014 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.014 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.024 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.290      ;
; 1.030 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.031 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.035 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.058 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.324      ;
; 1.064 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.330      ;
; 1.064 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.330      ;
; 1.107 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.373      ;
; 1.172 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.438      ;
; 1.178 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.185 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.451      ;
; 1.188 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.454      ;
; 1.192 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.461      ;
; 1.196 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.462      ;
; 1.209 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.475      ;
; 1.220 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.486      ;
; 1.221 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.487      ;
; 1.229 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.236 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.256 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.259 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.525      ;
; 1.262 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.266 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.532      ;
; 1.267 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.533      ;
; 1.279 ; tx_uart:tx|tx_synchroniser:synchroniser|ff1     ; tx_uart:tx|tx_synchroniser:synchroniser|ff2      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.005     ; 1.540      ;
; 1.284 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.550      ;
; 1.295 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.561      ;
; 1.300 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.566      ;
; 1.302 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.315 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.581      ;
; 1.327 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.593      ;
; 1.330 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.330 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.596      ;
; 1.337 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.338 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.604      ;
; 1.349 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.615      ;
; 1.355 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.621      ;
; 1.361 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
; 1.361 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.627      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.601 ; 5.601 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.601 ; 5.601 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.849 ; 3.849 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 3.545 ; 3.545 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 4.129 ; 4.129 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 4.240 ; 4.240 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -3.569 ; -3.569 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.169 ; -4.169 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -3.569 ; -3.569 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.533  ; 0.533  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.533  ; 0.533  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.517 ; -0.517 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.252 ; -0.252 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.483 ; -0.483 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.241 ; -0.241 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.301 ; -0.301 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.566 ; -0.566 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -4.196 ; -4.196 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 9.272 ; 9.272 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 9.270 ; 9.270 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 9.263 ; 9.263 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 9.272 ; 9.272 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 9.051 ; 9.051 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 9.011 ; 9.011 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 9.021 ; 9.021 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 9.034 ; 9.034 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 7.362 ; 7.362 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 7.182 ; 7.182 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 7.176 ; 7.176 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 7.252 ; 7.252 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 7.279 ; 7.279 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 7.362 ; 7.362 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 7.357 ; 7.357 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.838 ; 7.838 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.452 ; 6.452 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.654 ; 6.654 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.773 ; 7.773 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.517 ; 6.517 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 7.773 ; 7.773 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.550 ; 6.550 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.451 ; 6.451 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.663 ; 6.663 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.729 ; 6.729 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 8.672 ; 8.672 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 8.972 ; 8.972 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 8.945 ; 8.945 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 8.952 ; 8.952 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 8.728 ; 8.728 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 8.718 ; 8.718 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 8.672 ; 8.672 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 8.716 ; 8.716 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 6.881 ; 6.881 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 6.927 ; 6.927 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 6.881 ; 6.881 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 6.895 ; 6.895 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 6.993 ; 6.993 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 7.017 ; 7.017 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 7.067 ; 7.067 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 7.087 ; 7.087 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 8.845 ; 8.845 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 7.505 ; 7.505 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 7.505 ; 7.505 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.273 ; 7.273 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.452 ; 6.452 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.654 ; 6.654 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.517 ; 6.517 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 7.773 ; 7.773 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.550 ; 6.550 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.451 ; 6.451 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.663 ; 6.663 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.729 ; 6.729 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.729 ; 6.729 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 7.449 ;       ;       ; 7.449 ;
; SW[0]      ; UART_TXD    ; 6.888 ;       ;       ; 6.888 ;
; SW[2]      ; HEX4[0]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[2]      ; HEX4[1]     ; 7.060 ; 7.060 ; 7.060 ; 7.060 ;
; SW[2]      ; HEX4[2]     ;       ; 7.063 ; 7.063 ;       ;
; SW[2]      ; HEX4[3]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[2]      ; HEX4[4]     ; 7.058 ;       ;       ; 7.058 ;
; SW[2]      ; HEX4[5]     ; 7.045 ;       ;       ; 7.045 ;
; SW[2]      ; HEX4[6]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[3]      ; HEX4[0]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[3]      ; HEX4[1]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[3]      ; HEX4[2]     ; 7.017 ;       ;       ; 7.017 ;
; SW[3]      ; HEX4[3]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[4]     ;       ; 7.007 ; 7.007 ;       ;
; SW[3]      ; HEX4[5]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[3]      ; HEX4[6]     ; 7.004 ; 7.004 ; 7.004 ; 7.004 ;
; SW[4]      ; HEX4[0]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[4]      ; HEX4[1]     ; 7.153 ;       ;       ; 7.153 ;
; SW[4]      ; HEX4[2]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[4]      ; HEX4[3]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[4]      ; HEX4[4]     ; 7.151 ; 7.151 ; 7.151 ; 7.151 ;
; SW[4]      ; HEX4[5]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; SW[4]      ; HEX4[6]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[5]      ; HEX4[0]     ; 7.065 ; 7.065 ; 7.065 ; 7.065 ;
; SW[5]      ; HEX4[1]     ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; SW[5]      ; HEX4[2]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[5]      ; HEX4[3]     ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; SW[5]      ; HEX4[4]     ;       ; 7.082 ; 7.082 ;       ;
; SW[5]      ; HEX4[5]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[5]      ; HEX4[6]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; SW[6]      ; HEX5[0]     ; 6.880 ; 6.880 ; 6.880 ; 6.880 ;
; SW[6]      ; HEX5[1]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[2]     ;       ; 6.979 ; 6.979 ;       ;
; SW[6]      ; HEX5[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[6]      ; HEX5[4]     ; 6.732 ;       ;       ; 6.732 ;
; SW[6]      ; HEX5[5]     ; 6.863 ;       ;       ; 6.863 ;
; SW[6]      ; HEX5[6]     ; 6.566 ;       ;       ; 6.566 ;
; SW[7]      ; HEX5[0]     ;       ; 6.991 ; 6.991 ;       ;
; SW[7]      ; HEX5[1]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[7]      ; HEX5[2]     ; 7.130 ;       ;       ; 7.130 ;
; SW[7]      ; HEX5[3]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[7]      ; HEX5[4]     ;       ; 6.843 ; 6.843 ;       ;
; SW[7]      ; HEX5[5]     ; 6.974 ;       ;       ; 6.974 ;
; SW[7]      ; HEX5[6]     ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; SW[8]      ; HEX5[0]     ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; SW[8]      ; HEX5[1]     ; 7.116 ;       ;       ; 7.116 ;
; SW[8]      ; HEX5[2]     ;       ; 7.229 ; 7.229 ;       ;
; SW[8]      ; HEX5[3]     ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; SW[8]      ; HEX5[4]     ; 6.991 ;       ;       ; 6.991 ;
; SW[8]      ; HEX5[5]     ;       ; 7.122 ; 7.122 ;       ;
; SW[8]      ; HEX5[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 7.449 ;       ;       ; 7.449 ;
; SW[0]      ; UART_TXD    ; 6.888 ;       ;       ; 6.888 ;
; SW[2]      ; HEX4[0]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[2]      ; HEX4[1]     ; 7.060 ; 7.060 ; 7.060 ; 7.060 ;
; SW[2]      ; HEX4[2]     ;       ; 7.063 ; 7.063 ;       ;
; SW[2]      ; HEX4[3]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[2]      ; HEX4[4]     ; 7.058 ;       ;       ; 7.058 ;
; SW[2]      ; HEX4[5]     ; 7.045 ;       ;       ; 7.045 ;
; SW[2]      ; HEX4[6]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[3]      ; HEX4[0]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[3]      ; HEX4[1]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[3]      ; HEX4[2]     ; 7.017 ;       ;       ; 7.017 ;
; SW[3]      ; HEX4[3]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[4]     ;       ; 7.007 ; 7.007 ;       ;
; SW[3]      ; HEX4[5]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[3]      ; HEX4[6]     ; 7.004 ; 7.004 ; 7.004 ; 7.004 ;
; SW[4]      ; HEX4[0]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[4]      ; HEX4[1]     ; 7.153 ;       ;       ; 7.153 ;
; SW[4]      ; HEX4[2]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[4]      ; HEX4[3]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[4]      ; HEX4[4]     ; 7.151 ; 7.151 ; 7.151 ; 7.151 ;
; SW[4]      ; HEX4[5]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; SW[4]      ; HEX4[6]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[5]      ; HEX4[0]     ; 7.065 ; 7.065 ; 7.065 ; 7.065 ;
; SW[5]      ; HEX4[1]     ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; SW[5]      ; HEX4[2]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[5]      ; HEX4[3]     ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; SW[5]      ; HEX4[4]     ;       ; 7.082 ; 7.082 ;       ;
; SW[5]      ; HEX4[5]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[5]      ; HEX4[6]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; SW[6]      ; HEX5[0]     ; 6.880 ; 6.880 ; 6.880 ; 6.880 ;
; SW[6]      ; HEX5[1]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[2]     ;       ; 6.979 ; 6.979 ;       ;
; SW[6]      ; HEX5[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[6]      ; HEX5[4]     ; 6.732 ;       ;       ; 6.732 ;
; SW[6]      ; HEX5[5]     ; 6.863 ;       ;       ; 6.863 ;
; SW[6]      ; HEX5[6]     ; 6.566 ;       ;       ; 6.566 ;
; SW[7]      ; HEX5[0]     ;       ; 6.991 ; 6.991 ;       ;
; SW[7]      ; HEX5[1]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[7]      ; HEX5[2]     ; 7.130 ;       ;       ; 7.130 ;
; SW[7]      ; HEX5[3]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[7]      ; HEX5[4]     ;       ; 6.843 ; 6.843 ;       ;
; SW[7]      ; HEX5[5]     ; 6.974 ;       ;       ; 6.974 ;
; SW[7]      ; HEX5[6]     ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; SW[8]      ; HEX5[0]     ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; SW[8]      ; HEX5[1]     ; 7.116 ;       ;       ; 7.116 ;
; SW[8]      ; HEX5[2]     ;       ; 7.229 ; 7.229 ;       ;
; SW[8]      ; HEX5[3]     ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; SW[8]      ; HEX5[4]     ; 6.991 ;       ;       ; 6.991 ;
; SW[8]      ; HEX5[5]     ;       ; 7.122 ; 7.122 ;       ;
; SW[8]      ; HEX5[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.491 ; -17.796       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -59.380            ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                    ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.491 ; tx_uart:tx|tx_baud_counter:baud|count[8]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.490 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.522      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.488 ; tx_uart:tx|tx_baud_counter:baud|count[9]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.519      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.484 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.516      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.479 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.511      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.438 ; tx_uart:tx|tx_baud_counter:baud|count[5]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.469      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.432 ; tx_uart:tx|tx_baud_counter:baud|count[4]       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.463      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.425 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.457      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.407 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]    ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.439      ;
; -0.397 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.429      ;
; -0.397 ; rx_uart:rx|rx_controller:ctrl_rx|current_state ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.429      ;
+--------+------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|tx_counter:counter_rx|count[3]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ; rx_uart:rx|rx_controller:ctrl_rx|current_state   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[2]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[3]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; tx_uart:tx|tx_baud_counter:baud|count[10]       ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.401      ;
; 0.253 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.306 ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.458      ;
; 0.315 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.359 ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[9]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[6]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; tx_uart:tx|tx_synchroniser:synchroniser|ff2     ; tx_uart:tx|tx_single_pulser:pulser|current_state ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.372 ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[1]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; tx_uart:tx|tx_shift_register:sr|tmp_data[5]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.386 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_controller:ctrl|current_state[1]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.437 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.437 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.442 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.442 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.594      ;
; 0.444 ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.596      ;
; 0.450 ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.451 ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.451 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.604      ;
; 0.459 ; tx_uart:tx|tx_baud_counter:baud|count[9]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.469 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.621      ;
; 0.474 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.626      ;
; 0.476 ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.628      ;
; 0.476 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.628      ;
; 0.480 ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.632      ;
; 0.488 ; tx_uart:tx|tx_counter:counter|count[1]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.640      ;
; 0.499 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.503 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[5]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.656      ;
; 0.516 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.534 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; tx_uart:tx|tx_baud_counter:baud|count[8]        ; tx_uart:tx|tx_baud_counter:baud|count[10]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.538 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.538 ; rx_uart:rx|tx_counter:counter_rx|count[0]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; tx_uart:tx|tx_counter:counter|count[0]          ; tx_uart:tx|tx_counter:counter|count[2]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; tx_uart:tx|tx_counter:counter|count[3]          ; tx_uart:tx|tx_counter:counter|count[0]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.694      ;
; 0.551 ; tx_uart:tx|tx_baud_counter:baud|count[0]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.556 ; tx_uart:tx|tx_baud_counter:baud|count[2]        ; tx_uart:tx|tx_baud_counter:baud|count[3]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; rx_uart:rx|tx_counter:counter_rx|count[1]       ; rx_uart:rx|tx_counter:counter_rx|count[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.569 ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.573 ; tx_uart:tx|tx_baud_counter:baud|count[4]        ; tx_uart:tx|tx_baud_counter:baud|count[7]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.574 ; tx_uart:tx|tx_baud_counter:baud|count[6]        ; tx_uart:tx|tx_baud_counter:baud|count[9]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; tx_uart:tx|tx_baud_counter:baud|count[5]        ; tx_uart:tx|tx_baud_counter:baud|count[6]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; tx_uart:tx|tx_baud_counter:baud|count[7]        ; tx_uart:tx|tx_baud_counter:baud|count[8]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.727      ;
; 0.577 ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.729      ;
; 0.580 ; tx_uart:tx|tx_baud_counter:baud|count[3]        ; tx_uart:tx|tx_baud_counter:baud|count[4]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.580 ; tx_uart:tx|tx_baud_counter:baud|count[1]        ; tx_uart:tx|tx_baud_counter:baud|count[2]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; rx_uart:rx|tx_counter:counter_rx|count[2]       ; rx_uart:rx|tx_counter:counter_rx|count[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
+-------+-------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_controller:ctrl_rx|current_state  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|rx_shift_register:sr_rx|tmp_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_baud_counter:baud_rx|count[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; rx_uart:rx|tx_counter:counter_rx|count[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_baud_counter:baud|count[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_controller:ctrl|current_state[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_counter:counter|count[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; tx_uart:tx|tx_shift_register:sr|tmp_data[4]     ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 3.017 ; 3.017 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.017 ; 3.017 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.028 ; 2.028 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.817 ; 1.817 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 1.740 ; 1.740 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 1.817 ; 1.817 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 1.593 ; 1.593 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 1.459 ; 1.459 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 1.668 ; 1.668 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 1.762 ; 1.762 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 1.586 ; 1.586 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.840 ; 2.840 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.289 ; -2.289 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.001  ; 0.001  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.106  ; 0.106  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.030  ; 0.030  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.142  ; 0.142  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.073  ; 0.073  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.036 ; -0.036 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.322 ; -2.322 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 5.011 ; 5.011 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 5.011 ; 5.011 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.982 ; 4.982 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.996 ; 4.996 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.895 ; 4.895 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.888 ; 4.888 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.871 ; 4.871 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.882 ; 4.882 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 4.063 ; 4.063 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 4.026 ; 4.026 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 3.987 ; 3.987 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 4.011 ; 4.011 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 4.043 ; 4.043 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 4.063 ; 4.063 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 5.068 ; 5.068 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.554 ; 4.554 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.554 ; 4.554 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 4.218 ; 4.218 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.795 ; 3.795 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.684 ; 3.684 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.668 ; 3.668 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.711 ; 3.711 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.797 ; 3.797 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.758 ; 3.758 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.757 ; 4.757 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.895 ; 4.895 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.869 ; 4.869 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.878 ; 4.878 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.780 ; 4.780 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.757 ; 4.757 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.766 ; 4.766 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 3.828 ; 3.828 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 3.884 ; 3.884 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 3.828 ; 3.828 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 3.878 ; 3.878 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 3.925 ; 3.925 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.127 ; 4.127 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.127 ; 4.127 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.795 ; 3.795 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.668 ; 3.668 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.684 ; 3.684 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.668 ; 3.668 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.711 ; 3.711 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.797 ; 3.797 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.758 ; 3.758 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.758 ; 3.758 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 3.768 ;       ;       ; 3.768 ;
; SW[0]      ; UART_TXD    ; 3.519 ;       ;       ; 3.519 ;
; SW[2]      ; HEX4[0]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[2]      ; HEX4[1]     ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; SW[2]      ; HEX4[2]     ;       ; 3.654 ; 3.654 ;       ;
; SW[2]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[2]      ; HEX4[4]     ; 3.649 ;       ;       ; 3.649 ;
; SW[2]      ; HEX4[5]     ; 3.644 ;       ;       ; 3.644 ;
; SW[2]      ; HEX4[6]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[3]      ; HEX4[0]     ; 3.642 ; 3.642 ; 3.642 ; 3.642 ;
; SW[3]      ; HEX4[1]     ; 3.645 ; 3.645 ; 3.645 ; 3.645 ;
; SW[3]      ; HEX4[2]     ; 3.655 ;       ;       ; 3.655 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[3]      ; HEX4[5]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[3]      ; HEX4[6]     ; 3.643 ; 3.643 ; 3.643 ; 3.643 ;
; SW[4]      ; HEX4[0]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; HEX4[1]     ; 3.715 ;       ;       ; 3.715 ;
; SW[4]      ; HEX4[2]     ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[4]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[4]      ; HEX4[4]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[4]      ; HEX4[5]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[4]      ; HEX4[6]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[5]      ; HEX4[0]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[5]      ; HEX4[1]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[5]      ; HEX4[2]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[3]     ; 3.673 ; 3.673 ; 3.673 ; 3.673 ;
; SW[5]      ; HEX4[4]     ;       ; 3.694 ; 3.694 ;       ;
; SW[5]      ; HEX4[5]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[5]      ; HEX4[6]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[6]      ; HEX5[0]     ; 3.559 ; 3.559 ; 3.559 ; 3.559 ;
; SW[6]      ; HEX5[1]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[6]      ; HEX5[2]     ;       ; 3.607 ; 3.607 ;       ;
; SW[6]      ; HEX5[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[6]      ; HEX5[4]     ; 3.478 ;       ;       ; 3.478 ;
; SW[6]      ; HEX5[5]     ; 3.533 ;       ;       ; 3.533 ;
; SW[6]      ; HEX5[6]     ; 3.406 ;       ;       ; 3.406 ;
; SW[7]      ; HEX5[0]     ;       ; 3.653 ; 3.653 ;       ;
; SW[7]      ; HEX5[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[7]      ; HEX5[2]     ; 3.727 ;       ;       ; 3.727 ;
; SW[7]      ; HEX5[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[7]      ; HEX5[4]     ;       ; 3.572 ; 3.572 ;       ;
; SW[7]      ; HEX5[5]     ; 3.627 ;       ;       ; 3.627 ;
; SW[7]      ; HEX5[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[8]      ; HEX5[0]     ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[8]      ; HEX5[1]     ; 3.676 ;       ;       ; 3.676 ;
; SW[8]      ; HEX5[2]     ;       ; 3.747 ; 3.747 ;       ;
; SW[8]      ; HEX5[3]     ; 3.696 ; 3.696 ; 3.696 ; 3.696 ;
; SW[8]      ; HEX5[4]     ; 3.621 ;       ;       ; 3.621 ;
; SW[8]      ; HEX5[5]     ;       ; 3.673 ; 3.673 ;       ;
; SW[8]      ; HEX5[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 3.768 ;       ;       ; 3.768 ;
; SW[0]      ; UART_TXD    ; 3.519 ;       ;       ; 3.519 ;
; SW[2]      ; HEX4[0]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[2]      ; HEX4[1]     ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; SW[2]      ; HEX4[2]     ;       ; 3.654 ; 3.654 ;       ;
; SW[2]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[2]      ; HEX4[4]     ; 3.649 ;       ;       ; 3.649 ;
; SW[2]      ; HEX4[5]     ; 3.644 ;       ;       ; 3.644 ;
; SW[2]      ; HEX4[6]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[3]      ; HEX4[0]     ; 3.642 ; 3.642 ; 3.642 ; 3.642 ;
; SW[3]      ; HEX4[1]     ; 3.645 ; 3.645 ; 3.645 ; 3.645 ;
; SW[3]      ; HEX4[2]     ; 3.655 ;       ;       ; 3.655 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[3]      ; HEX4[5]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[3]      ; HEX4[6]     ; 3.643 ; 3.643 ; 3.643 ; 3.643 ;
; SW[4]      ; HEX4[0]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; HEX4[1]     ; 3.715 ;       ;       ; 3.715 ;
; SW[4]      ; HEX4[2]     ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[4]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[4]      ; HEX4[4]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[4]      ; HEX4[5]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[4]      ; HEX4[6]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[5]      ; HEX4[0]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[5]      ; HEX4[1]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[5]      ; HEX4[2]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[3]     ; 3.673 ; 3.673 ; 3.673 ; 3.673 ;
; SW[5]      ; HEX4[4]     ;       ; 3.694 ; 3.694 ;       ;
; SW[5]      ; HEX4[5]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[5]      ; HEX4[6]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[6]      ; HEX5[0]     ; 3.559 ; 3.559 ; 3.559 ; 3.559 ;
; SW[6]      ; HEX5[1]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[6]      ; HEX5[2]     ;       ; 3.607 ; 3.607 ;       ;
; SW[6]      ; HEX5[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[6]      ; HEX5[4]     ; 3.478 ;       ;       ; 3.478 ;
; SW[6]      ; HEX5[5]     ; 3.533 ;       ;       ; 3.533 ;
; SW[6]      ; HEX5[6]     ; 3.406 ;       ;       ; 3.406 ;
; SW[7]      ; HEX5[0]     ;       ; 3.653 ; 3.653 ;       ;
; SW[7]      ; HEX5[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[7]      ; HEX5[2]     ; 3.727 ;       ;       ; 3.727 ;
; SW[7]      ; HEX5[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[7]      ; HEX5[4]     ;       ; 3.572 ; 3.572 ;       ;
; SW[7]      ; HEX5[5]     ; 3.627 ;       ;       ; 3.627 ;
; SW[7]      ; HEX5[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[8]      ; HEX5[0]     ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[8]      ; HEX5[1]     ; 3.676 ;       ;       ; 3.676 ;
; SW[8]      ; HEX5[2]     ;       ; 3.747 ; 3.747 ;       ;
; SW[8]      ; HEX5[3]     ; 3.696 ; 3.696 ; 3.696 ; 3.696 ;
; SW[8]      ; HEX5[4]     ; 3.621 ;       ;       ; 3.621 ;
; SW[8]      ; HEX5[5]     ;       ; 3.673 ; 3.673 ;       ;
; SW[8]      ; HEX5[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.160   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -2.160   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -100.717 ; 0.0   ; 0.0      ; 0.0     ; -59.38              ;
;  CLOCK_50        ; -100.717 ; 0.000 ; N/A      ; N/A     ; -59.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 5.601 ; 5.601 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 5.601 ; 5.601 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 3.799 ; 3.799 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 4.277 ; 4.277 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 4.382 ; 4.382 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 3.849 ; 3.849 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 3.545 ; 3.545 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 4.129 ; 4.129 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 4.240 ; 4.240 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 3.853 ; 3.853 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 5.214 ; 5.214 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.289 ; -2.289 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.908 ; -1.908 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.584  ; 0.584  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.001  ; 0.001  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.106  ; 0.106  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.030  ; 0.030  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.142  ; 0.142  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.073  ; 0.073  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.036 ; -0.036 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -2.322 ; -2.322 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 9.272 ; 9.272 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 9.270 ; 9.270 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 9.263 ; 9.263 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 9.272 ; 9.272 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 9.051 ; 9.051 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 9.011 ; 9.011 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 9.021 ; 9.021 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 9.034 ; 9.034 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 7.362 ; 7.362 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 7.182 ; 7.182 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 7.176 ; 7.176 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 7.252 ; 7.252 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 7.279 ; 7.279 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 7.362 ; 7.362 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 7.357 ; 7.357 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 9.571 ; 9.571 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 6.890 ; 6.890 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 8.682 ; 8.682 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 7.838 ; 7.838 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 6.452 ; 6.452 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 6.654 ; 6.654 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 6.590 ; 6.590 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 7.773 ; 7.773 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 6.414 ; 6.414 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 6.517 ; 6.517 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 6.887 ; 6.887 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 7.178 ; 7.178 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 6.702 ; 6.702 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 7.773 ; 7.773 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 6.552 ; 6.552 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 6.550 ; 6.550 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 6.454 ; 6.454 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 6.451 ; 6.451 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 6.663 ; 6.663 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 6.737 ; 6.737 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 6.729 ; 6.729 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; HEX0[*]              ; CLOCK_50   ; 4.757 ; 4.757 ; Rise       ; CLOCK_50        ;
;  HEX0[0]             ; CLOCK_50   ; 4.895 ; 4.895 ; Rise       ; CLOCK_50        ;
;  HEX0[1]             ; CLOCK_50   ; 4.869 ; 4.869 ; Rise       ; CLOCK_50        ;
;  HEX0[2]             ; CLOCK_50   ; 4.878 ; 4.878 ; Rise       ; CLOCK_50        ;
;  HEX0[3]             ; CLOCK_50   ; 4.780 ; 4.780 ; Rise       ; CLOCK_50        ;
;  HEX0[4]             ; CLOCK_50   ; 4.773 ; 4.773 ; Rise       ; CLOCK_50        ;
;  HEX0[5]             ; CLOCK_50   ; 4.757 ; 4.757 ; Rise       ; CLOCK_50        ;
;  HEX0[6]             ; CLOCK_50   ; 4.766 ; 4.766 ; Rise       ; CLOCK_50        ;
; HEX1[*]              ; CLOCK_50   ; 3.828 ; 3.828 ; Rise       ; CLOCK_50        ;
;  HEX1[0]             ; CLOCK_50   ; 3.908 ; 3.908 ; Rise       ; CLOCK_50        ;
;  HEX1[1]             ; CLOCK_50   ; 3.884 ; 3.884 ; Rise       ; CLOCK_50        ;
;  HEX1[2]             ; CLOCK_50   ; 3.828 ; 3.828 ; Rise       ; CLOCK_50        ;
;  HEX1[3]             ; CLOCK_50   ; 3.878 ; 3.878 ; Rise       ; CLOCK_50        ;
;  HEX1[4]             ; CLOCK_50   ; 3.900 ; 3.900 ; Rise       ; CLOCK_50        ;
;  HEX1[5]             ; CLOCK_50   ; 3.925 ; 3.925 ; Rise       ; CLOCK_50        ;
;  HEX1[6]             ; CLOCK_50   ; 3.945 ; 3.945 ; Rise       ; CLOCK_50        ;
; IRDA_TXD             ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
; LEDG[*]              ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
;  LEDG[6]             ; CLOCK_50   ; 3.906 ; 3.906 ; Rise       ; CLOCK_50        ;
; LEDR[*]              ; CLOCK_50   ; 4.127 ; 4.127 ; Rise       ; CLOCK_50        ;
;  LEDR[2]             ; CLOCK_50   ; 4.127 ; 4.127 ; Rise       ; CLOCK_50        ;
; UART_TXD             ; CLOCK_50   ; 4.675 ; 4.675 ; Rise       ; CLOCK_50        ;
; rx_ctrl_load_counter ; CLOCK_50   ; 3.990 ; 3.990 ; Rise       ; CLOCK_50        ;
; rx_ctrl_state        ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
; rx_parity_7sd[*]     ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[0]    ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[1]    ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[2]    ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[3]    ; CLOCK_50   ; 3.795 ; 3.795 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[4]    ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[5]    ; CLOCK_50   ; 3.721 ; 3.721 ; Rise       ; CLOCK_50        ;
;  rx_parity_7sd[6]    ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
; rx_sr_parity[*]      ; CLOCK_50   ; 3.668 ; 3.668 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[0]     ; CLOCK_50   ; 3.684 ; 3.684 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[1]     ; CLOCK_50   ; 3.668 ; 3.668 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[2]     ; CLOCK_50   ; 3.896 ; 3.896 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[3]     ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[4]     ; CLOCK_50   ; 3.818 ; 3.818 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[5]     ; CLOCK_50   ; 4.314 ; 4.314 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[6]     ; CLOCK_50   ; 3.697 ; 3.697 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[7]     ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[8]     ; CLOCK_50   ; 3.717 ; 3.717 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[9]     ; CLOCK_50   ; 3.711 ; 3.711 ; Rise       ; CLOCK_50        ;
;  rx_sr_parity[10]    ; CLOCK_50   ; 3.797 ; 3.797 ; Rise       ; CLOCK_50        ;
; tx_ctrl_state[*]     ; CLOCK_50   ; 3.758 ; 3.758 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[0]    ; CLOCK_50   ; 3.767 ; 3.767 ; Rise       ; CLOCK_50        ;
;  tx_ctrl_state[1]    ; CLOCK_50   ; 3.758 ; 3.758 ; Rise       ; CLOCK_50        ;
+----------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 7.449 ;       ;       ; 7.449 ;
; SW[0]      ; UART_TXD    ; 6.888 ;       ;       ; 6.888 ;
; SW[2]      ; HEX4[0]     ; 7.036 ; 7.036 ; 7.036 ; 7.036 ;
; SW[2]      ; HEX4[1]     ; 7.060 ; 7.060 ; 7.060 ; 7.060 ;
; SW[2]      ; HEX4[2]     ;       ; 7.063 ; 7.063 ;       ;
; SW[2]      ; HEX4[3]     ; 7.034 ; 7.034 ; 7.034 ; 7.034 ;
; SW[2]      ; HEX4[4]     ; 7.058 ;       ;       ; 7.058 ;
; SW[2]      ; HEX4[5]     ; 7.045 ;       ;       ; 7.045 ;
; SW[2]      ; HEX4[6]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; SW[3]      ; HEX4[0]     ; 7.000 ; 7.000 ; 7.000 ; 7.000 ;
; SW[3]      ; HEX4[1]     ; 7.007 ; 7.007 ; 7.007 ; 7.007 ;
; SW[3]      ; HEX4[2]     ; 7.017 ;       ;       ; 7.017 ;
; SW[3]      ; HEX4[3]     ; 6.977 ; 6.977 ; 6.977 ; 6.977 ;
; SW[3]      ; HEX4[4]     ;       ; 7.007 ; 7.007 ;       ;
; SW[3]      ; HEX4[5]     ; 6.996 ; 6.996 ; 6.996 ; 6.996 ;
; SW[3]      ; HEX4[6]     ; 7.004 ; 7.004 ; 7.004 ; 7.004 ;
; SW[4]      ; HEX4[0]     ; 7.141 ; 7.141 ; 7.141 ; 7.141 ;
; SW[4]      ; HEX4[1]     ; 7.153 ;       ;       ; 7.153 ;
; SW[4]      ; HEX4[2]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; SW[4]      ; HEX4[3]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[4]      ; HEX4[4]     ; 7.151 ; 7.151 ; 7.151 ; 7.151 ;
; SW[4]      ; HEX4[5]     ; 7.116 ; 7.116 ; 7.116 ; 7.116 ;
; SW[4]      ; HEX4[6]     ; 7.143 ; 7.143 ; 7.143 ; 7.143 ;
; SW[5]      ; HEX4[0]     ; 7.065 ; 7.065 ; 7.065 ; 7.065 ;
; SW[5]      ; HEX4[1]     ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; SW[5]      ; HEX4[2]     ; 7.122 ; 7.122 ; 7.122 ; 7.122 ;
; SW[5]      ; HEX4[3]     ; 7.086 ; 7.086 ; 7.086 ; 7.086 ;
; SW[5]      ; HEX4[4]     ;       ; 7.082 ; 7.082 ;       ;
; SW[5]      ; HEX4[5]     ; 7.071 ; 7.071 ; 7.071 ; 7.071 ;
; SW[5]      ; HEX4[6]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; SW[6]      ; HEX5[0]     ; 6.880 ; 6.880 ; 6.880 ; 6.880 ;
; SW[6]      ; HEX5[1]     ; 6.855 ; 6.855 ; 6.855 ; 6.855 ;
; SW[6]      ; HEX5[2]     ;       ; 6.979 ; 6.979 ;       ;
; SW[6]      ; HEX5[3]     ; 6.890 ; 6.890 ; 6.890 ; 6.890 ;
; SW[6]      ; HEX5[4]     ; 6.732 ;       ;       ; 6.732 ;
; SW[6]      ; HEX5[5]     ; 6.863 ;       ;       ; 6.863 ;
; SW[6]      ; HEX5[6]     ; 6.566 ;       ;       ; 6.566 ;
; SW[7]      ; HEX5[0]     ;       ; 6.991 ; 6.991 ;       ;
; SW[7]      ; HEX5[1]     ; 6.969 ; 6.969 ; 6.969 ; 6.969 ;
; SW[7]      ; HEX5[2]     ; 7.130 ;       ;       ; 7.130 ;
; SW[7]      ; HEX5[3]     ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; SW[7]      ; HEX5[4]     ;       ; 6.843 ; 6.843 ;       ;
; SW[7]      ; HEX5[5]     ; 6.974 ;       ;       ; 6.974 ;
; SW[7]      ; HEX5[6]     ; 6.677 ; 6.677 ; 6.677 ; 6.677 ;
; SW[8]      ; HEX5[0]     ; 7.135 ; 7.135 ; 7.135 ; 7.135 ;
; SW[8]      ; HEX5[1]     ; 7.116 ;       ;       ; 7.116 ;
; SW[8]      ; HEX5[2]     ;       ; 7.229 ; 7.229 ;       ;
; SW[8]      ; HEX5[3]     ; 7.148 ; 7.148 ; 7.148 ; 7.148 ;
; SW[8]      ; HEX5[4]     ; 6.991 ;       ;       ; 6.991 ;
; SW[8]      ; HEX5[5]     ;       ; 7.122 ; 7.122 ;       ;
; SW[8]      ; HEX5[6]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; IRDA_TXD    ; 3.768 ;       ;       ; 3.768 ;
; SW[0]      ; UART_TXD    ; 3.519 ;       ;       ; 3.519 ;
; SW[2]      ; HEX4[0]     ; 3.636 ; 3.636 ; 3.636 ; 3.636 ;
; SW[2]      ; HEX4[1]     ; 3.654 ; 3.654 ; 3.654 ; 3.654 ;
; SW[2]      ; HEX4[2]     ;       ; 3.654 ; 3.654 ;       ;
; SW[2]      ; HEX4[3]     ; 3.630 ; 3.630 ; 3.630 ; 3.630 ;
; SW[2]      ; HEX4[4]     ; 3.649 ;       ;       ; 3.649 ;
; SW[2]      ; HEX4[5]     ; 3.644 ;       ;       ; 3.644 ;
; SW[2]      ; HEX4[6]     ; 3.634 ; 3.634 ; 3.634 ; 3.634 ;
; SW[3]      ; HEX4[0]     ; 3.642 ; 3.642 ; 3.642 ; 3.642 ;
; SW[3]      ; HEX4[1]     ; 3.645 ; 3.645 ; 3.645 ; 3.645 ;
; SW[3]      ; HEX4[2]     ; 3.655 ;       ;       ; 3.655 ;
; SW[3]      ; HEX4[3]     ; 3.617 ; 3.617 ; 3.617 ; 3.617 ;
; SW[3]      ; HEX4[4]     ;       ; 3.644 ; 3.644 ;       ;
; SW[3]      ; HEX4[5]     ; 3.640 ; 3.640 ; 3.640 ; 3.640 ;
; SW[3]      ; HEX4[6]     ; 3.643 ; 3.643 ; 3.643 ; 3.643 ;
; SW[4]      ; HEX4[0]     ; 3.706 ; 3.706 ; 3.706 ; 3.706 ;
; SW[4]      ; HEX4[1]     ; 3.715 ;       ;       ; 3.715 ;
; SW[4]      ; HEX4[2]     ; 3.726 ; 3.726 ; 3.726 ; 3.726 ;
; SW[4]      ; HEX4[3]     ; 3.690 ; 3.690 ; 3.690 ; 3.690 ;
; SW[4]      ; HEX4[4]     ; 3.713 ; 3.713 ; 3.713 ; 3.713 ;
; SW[4]      ; HEX4[5]     ; 3.709 ; 3.709 ; 3.709 ; 3.709 ;
; SW[4]      ; HEX4[6]     ; 3.707 ; 3.707 ; 3.707 ; 3.707 ;
; SW[5]      ; HEX4[0]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[5]      ; HEX4[1]     ; 3.700 ; 3.700 ; 3.700 ; 3.700 ;
; SW[5]      ; HEX4[2]     ; 3.703 ; 3.703 ; 3.703 ; 3.703 ;
; SW[5]      ; HEX4[3]     ; 3.673 ; 3.673 ; 3.673 ; 3.673 ;
; SW[5]      ; HEX4[4]     ;       ; 3.694 ; 3.694 ;       ;
; SW[5]      ; HEX4[5]     ; 3.688 ; 3.688 ; 3.688 ; 3.688 ;
; SW[5]      ; HEX4[6]     ; 3.680 ; 3.680 ; 3.680 ; 3.680 ;
; SW[6]      ; HEX5[0]     ; 3.559 ; 3.559 ; 3.559 ; 3.559 ;
; SW[6]      ; HEX5[1]     ; 3.531 ; 3.531 ; 3.531 ; 3.531 ;
; SW[6]      ; HEX5[2]     ;       ; 3.607 ; 3.607 ;       ;
; SW[6]      ; HEX5[3]     ; 3.553 ; 3.553 ; 3.553 ; 3.553 ;
; SW[6]      ; HEX5[4]     ; 3.478 ;       ;       ; 3.478 ;
; SW[6]      ; HEX5[5]     ; 3.533 ;       ;       ; 3.533 ;
; SW[6]      ; HEX5[6]     ; 3.406 ;       ;       ; 3.406 ;
; SW[7]      ; HEX5[0]     ;       ; 3.653 ; 3.653 ;       ;
; SW[7]      ; HEX5[1]     ; 3.626 ; 3.626 ; 3.626 ; 3.626 ;
; SW[7]      ; HEX5[2]     ; 3.727 ;       ;       ; 3.727 ;
; SW[7]      ; HEX5[3]     ; 3.647 ; 3.647 ; 3.647 ; 3.647 ;
; SW[7]      ; HEX5[4]     ;       ; 3.572 ; 3.572 ;       ;
; SW[7]      ; HEX5[5]     ; 3.627 ;       ;       ; 3.627 ;
; SW[7]      ; HEX5[6]     ; 3.500 ; 3.500 ; 3.500 ; 3.500 ;
; SW[8]      ; HEX5[0]     ; 3.702 ; 3.702 ; 3.702 ; 3.702 ;
; SW[8]      ; HEX5[1]     ; 3.676 ;       ;       ; 3.676 ;
; SW[8]      ; HEX5[2]     ;       ; 3.747 ; 3.747 ;       ;
; SW[8]      ; HEX5[3]     ; 3.696 ; 3.696 ; 3.696 ; 3.696 ;
; SW[8]      ; HEX5[4]     ; 3.621 ;       ;       ; 3.621 ;
; SW[8]      ; HEX5[5]     ;       ; 3.673 ; 3.673 ;       ;
; SW[8]      ; HEX5[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 934      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 934      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 135   ; 135  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 155   ; 155  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu Feb 08 12:12:29 2024
Info: Command: quartus_sta full_uart -c full_uart
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'full_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.160
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.160      -100.717 CLOCK_50 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.491
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.491       -17.796 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4576 megabytes
    Info: Processing ended: Thu Feb 08 12:12:31 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


