# 半導体レイアウトツール 要件仕様書

作成日: 2026-02-05  
ステータス: Draft  
対象: プロ向け半導体レイアウトツール (単体)  
補足: 統合スイート環境との連携UX/ユースケースも定義する

---

## 0. 目的
半導体ICのレイアウト編集に特化した単体ツールの要件を定義し、最高水準の設計体験と生産性を実現する。購入/導入判断、およびベンダー評価の基準として使用する。併せて、統合スイート環境との連携を前提としたUX/ユースケースも定義する。

## 1. 適用範囲
本仕様の必須対象は以下の2領域とする。  
1. カスタム/アナログ/AMS レイアウト編集  
2. インデザイン検証 (局所DRC/接続性/エラー可視化)  

統合スイートとの連携は「任意だが強く推奨」の設計範囲として扱う。  
デジタルP&Rやサインオフ検証は本ツールの外部に位置付ける。

## 2. 前提
- Foundry提供のPDK/ルールデッキを利用する。  
- 先端ノードと成熟ノードの両方を対象にする。  
- 単一ベンダーの統合環境またはベスト・オブ・ブリード構成のいずれも許容する。  
- Linux環境を主とし、HPC/分散実行を前提とする。

## 2.1 非対象 (Non-goals)
- デジタルP&Rのフルフロー実行 (フロアプラン/CTS/配線/タイミング最適化) は本ツールの責務外。  
- サインオフDRC/LVS/Fillの「実行エンジン内製化」は本ツールの責務外。  
- PDK/ルールデッキの提供自体は本ツールの責務外 (外部から供給される前提)。

## 3. 業界ベースライン (調査対象の代表例)
以下はプロ用途で広く利用される代表的ツール群であり、本仕様の水準を規定する。  
カスタム/AMS: Virtuoso Layout Suite、Custom Compiler、L-Edit IC。  
物理検証 (連携対象): Calibre nmDRC/RealTime、Pegasus/iPegasus、IC Validator。  
デジタルP&Rは外部連携対象としてのみ考慮する。  

---

## 3.1 機能一覧 (機能ベースの整理)
ここでは「このツールで何ができるか」を機能単位で整理する。  
ロードマップによる段階導入は行わず、**全機能が必須**である。  
各機能は後続のMUST要件に対応する。

### 3.1.1 レイアウト編集
- F-EDIT-001: レイヤ/目的を指定して形状を作成・編集できる。  
- F-EDIT-002: 形状ブール/ストレッチ/オフセット/フィレット/マージ/スプリットができる。  
- F-EDIT-003: パス/ワイヤ形状の作成と幅/角/長さの編集ができる。  
- F-EDIT-004: ビア/コンタクトの生成、ビアアレイ作成、ビアスタックの自動適用ができる。  
- F-EDIT-005: スナップ/グリッド/計測を使って精密編集できる。  
- F-EDIT-006: アライン/整列/分布/配列配置ができる。  
- F-EDIT-007: 階層内セル編集と階層間参照ができる。  

### 3.1.2 アナログ/カスタム制約
- F-ANA-001: 対称配置/ミラー/共通セントロイド/インターデジットを設定できる。  
- F-ANA-002: マッチング/配線長/寄生差分の制約を扱える。  
- F-ANA-003: ガードリング/シールド/ディープNウェル等の構造を生成できる。  
- F-ANA-004: デバイスアレイ/繰り返し構造をルール準拠で生成できる。  

### 3.1.3 接続性/SDL
- F-CON-001: 接続性をリアルタイムに追跡できる。  
- F-CON-002: スケマ↔レイアウトのクロスプローブ/ハイライトができる。  
- F-CON-003: オープン/ショート検出をインデザインで実行できる。  
- F-CON-004: ネット/ピン属性を双方向で同期できる。  

### 3.1.4 インデザイン検証
- F-VER-001: 局所DRCを編集中に実行できる。  
- F-VER-002: 早期/軽量DRCによる高速反復ができる。  
- F-VER-003: アンテナ/密度/最小面積/パターン規則を扱える。  
- F-VER-004: ルール違反の可視化/ナビゲーション/修正導線がある。  

### 3.1.5 抽出/信頼性
- F-EXT-001: 早期RC抽出をインデザインで実行できる。  
- F-EXT-002: EM/IR解析の実行と可視化ができる。  
- F-EXT-003: 寄生を反映した早期シミュレーションができる。  

### 3.1.6 テクノロジ/PDK
- F-PDK-001: PDK/ルールデッキを登録・切替できる。  
- F-PDK-002: レイヤマップ/デバイス定義を管理できる。  
- F-PDK-003: PDKバージョン管理と再現性が確保できる。  

### 3.1.7 データ互換性
- F-IO-001: OpenAccess互換DBを扱える。  
- F-IO-002: GDSII/OASISの入出力ができる。  
- F-IO-003: LEF/DEFを入出力できる。  
- F-IO-004: ODB++等の製造フォーマットを入出力できる。  
- F-IO-005: SPICE/Verilog/Liberty等の設計データを扱える。  

### 3.1.8 自動化/バッチ
- F-AUTO-001: スクリプト/APIでレイアウトDBを操作できる。  
- F-AUTO-002: バッチ/CLIで検証や変換を実行できる。  
- F-AUTO-003: 制約テンプレートの共有/再利用ができる。  

### 3.1.9 協調/運用
- F-COL-001: マルチユーザ同時編集と競合管理ができる。  
- F-COL-002: 変更履歴/監査ログを取得できる。  
- F-COL-003: VCS連携で差分と履歴を管理できる。  

### 3.1.10 統合スイート連携
- F-INT-001: 外部サインオフ実行を統合し結果を取り込める。  
- F-INT-002: 外部P&R結果の取り込み/可視化ができる。  
- F-INT-003: ECO修正の差分管理と再検証ができる。  

### 3.1.11 UX/デバッグ
- F-UX-001: エラー/ネット/レイヤのフィルタ/検索ができる。  
- F-UX-002: 差分比較と履歴トラッキングができる。  
- F-UX-003: クラッシュ復旧/自動保存/再開導線がある。  
- F-UX-004: キーバインド/マクロ等のプロ向け操作性を提供する。  

---

## 4. 必須要件 (MUST)

### 4.1 レイアウトコア (カスタム/AMS)
- LAY-001 (MUST) 階層レイアウト編集をサポートすること。  
  受入基準: セル/ブロック/チップ階層を保持し、階層単位で編集・参照・フラット化が可能。  
- LAY-002 (MUST) 先端/成熟ノードのデバイス定義に基づくレイアウトが可能であること。  
  受入基準: FinFET/平面トランジスタの幾何/層/制約を扱える。  
- LAY-003 (MUST) all-angle/curvilinear 形状を扱えること。  
  受入基準: 斜め/曲線形状の作成と検証が可能。  
- LAY-004 (MUST) 接続性駆動レイアウト編集を提供すること。  
  受入基準: ネット接続の整合性が常時追跡され、誤接続/未接続を検出できる。  
- LAY-005 (MUST) PCellによるパラメータ化デバイス生成を提供すること。  
  受入基準: パラメータ変更でレイアウトが自動更新される。  
- LAY-006 (MUST) DB直接操作が可能なスクリプト/APIを提供すること。  
  受入基準: レイアウトDBに対する読込/更新が自動化可能。  
- LAY-007 (MUST) 形状編集の基本機能を網羅すること。  
  受入基準: 伸縮/オフセット/ブール/フィレット/マージ/スプリットが可能。  
- LAY-008 (MUST) ルール準拠のビア/コンタクト配置を支援すること。  
  受入基準: ビアアレイ生成・サイズ/間隔/密度制約の自動適用が可能。  
- LAY-009 (MUST) アナログ配置の制約 (マッチング/対称/共通セントロイド) を扱えること。  
  受入基準: 対称配置や共通セントロイド制約を保持できる。  
- LAY-010 (MUST) シールド/ガードリング/ディープNウェル等の電気的構造を扱えること。  
  受入基準: PDK定義に沿った構造生成とルール適用が可能。  

### 4.2 SDL/接続性整合
- SDL-001 (MUST) スケマ↔レイアウトのクロスプローブ/ハイライトが可能であること。  
  受入基準: スケマ上の選択がレイアウトへ、レイアウト上の選択がスケマへ同期表示される。  
- SDL-002 (MUST) スケマ駆動でのインスタンス生成・配置支援が可能であること。  
  受入基準: スケマからのデバイス生成、配置ガイドが利用できる。  
- SDL-003 (MUST) インデザインでオープン/ショート検出を行えること。  
  受入基準: 局所変更に対して接続性チェックを実行できる。  
- SDL-004 (MUST) ネット/ピン属性の双方向同期を提供すること。  
  受入基準: ネット名、ピン属性、電源種別等が整合する。  

### 4.3 ルール/制約管理
- RUL-001 (MUST) PDK由来のルールデッキを管理できること。  
  受入基準: ルールのバージョン/プロセス別管理が可能。  
- RUL-002 (MUST) インデザイン制約を適用できること。  
  受入基準: ルール違反を即時表示し、修正誘導が可能。  
- RUL-003 (MUST) マスクカラー/多重パターニング制約を扱えること。  
  受入基準: カラー割当と違反検出が可能。  

### 4.4 自動化/再利用
- AUT-001 (MUST) PCell/テンプレート/クローンなど再利用機構を備えること。  
  受入基準: 共通レイアウトの再利用が設計ルールを保ったまま可能。  
- AUT-002 (MUST) 配置/配線のアシスト機能を提供すること。  
  受入基準: グリッド/ガイド/自動整列/配線支援が可能。  
- AUT-003 (MUST) バッチ実行/CLIによる自動フローを提供すること。  
  受入基準: レイアウト/検証を非GUIで実行可能。  
- AUT-004 (MUST) 制約テンプレートの共有と再利用が可能であること。  
  受入基準: チーム内で制約セットを共有・再適用できる。  

### 4.5 インデザイン検証 (局所DRC/接続性/デバッグ)
- PV-001 (MUST) インデザインでサインオフ品質の局所DRCが可能であること。  
  受入基準: 編集中にサインオフ同等のルールで局所チェックが可能。  
- PV-002 (MUST) 早期/軽量DRCを提供すること。  
  受入基準: ルールや領域を限定した高速DRCが可能。  
- PV-003 (MUST) アンテナ/密度/最小面積/パターン規則を扱えること。  
  受入基準: 対象ノードの主要ルールカテゴリを網羅できる。  
- PV-004 (MUST) ルール違反のデバッグ機能を提供すること。  
  受入基準: エラーブラウザ、ハイライト、修正ガイドが利用可能。  

### 4.6 抽出/信頼性
- EXT-001 (MUST) RC抽出をレイアウト中に実行できること。  
  受入基準: 早期/インデザインでRC抽出が可能。  
- EXT-002 (MUST) EM/IR解析をレイアウト中に実行できること。  
  受入基準: 電流密度や電圧降下の検出が可能。  
- EXT-003 (MUST) 早期寄生を反映したシミュレーションを支援できること。  
  受入基準: シミュレータ連携/抽出結果の反映が可能。  

### 4.7 デジタル物理実装 (P&R)
### 4.7 外部P&R/サインオフ連携 (単体ツールの責務)
- INT-001 (MUST) 外部P&R結果の取り込みと可視化が可能であること。  
  受入基準: LEF/DEF/Verilog等を取り込める。  
- INT-002 (MUST) 外部サインオフツールの実行を統合できること。  
  受入基準: ルールデッキ/実行設定を連携し、結果を可視化できる。  
- INT-003 (MUST) ECO修正の差分管理が可能であること。  
  受入基準: 変更履歴と差分表示で修正が追跡できる。  

### 4.8 データ互換性/DB
- DATA-001 (MUST) OpenAccess互換DBを扱えること。  
  受入基準: OAベースで設計データ交換が可能。  
- DATA-002 (MUST) GDSII/OASIS/LEF/DEFを入出力できること。  
  受入基準: 上記フォーマットでの交換が可能。  
- DATA-003 (MUST) ODB++等の製造向けフォーマットを入出力できること。  
  受入基準: 製造データの交換が可能。  
- DATA-004 (MUST) SPICE/Verilog/Liberty等の設計データを扱えること。  
  受入基準: 回路・ライブラリ連携が可能。  

### 4.9 PDK/ファウンドリ連携
- PDK-001 (MUST) 複数ファウンドリ/多数PDKに対応すること。  
  受入基準: 複数PDKを切替/管理できる。  
- PDK-002 (MUST) 先端ノード認定/資格取得に対応できること。  
  受入基準: Foundry認定ルールデッキを適用可能。  
- PDK-003 (MUST) PDKバージョン管理と再現性を保証すること。  
  受入基準: 版管理、再実行で同一結果が得られる。  

### 4.10 性能/スケーラビリティ
- PERF-001 (MUST) DRC/LVS/Fillが分散実行でスケールすること。  
  受入基準: 数百CPU規模でスケール可能。  
- PERF-002 (MUST) 大規模設計を実用的TATで処理できること。  
  受入基準: 5M〜10Mインスタンス級で目標TATを満たす。  
- PERF-003 (MUST) インクリメンタル更新により編集/検証ループを短縮できること。  
  受入基準: 局所変更のみで再検証可能。  

### 4.11 協調設計/運用
- COL-001 (MUST) マルチユーザ同時アクセス/競合管理を提供すること。  
  受入基準: ロック/予約/競合解消の仕組みがある。  
- COL-002 (MUST) 既存VCS/リビジョン管理との統合が可能であること。  
  受入基準: 版管理/履歴追跡が可能。  
- COL-003 (MUST) 変更履歴/監査ログを残せること。  
  受入基準: 誰が何を変更したか追跡可能。  

### 4.12 プラットフォーム/運用/セキュリティ
- OPS-001 (MUST) Linux環境での動作を保証すること。  
  受入基準: 主要ディストリビューションで動作する。  
- OPS-002 (MUST) ライセンス管理 (フローティング/機能別) を提供すること。  
  受入基準: 機能単位でライセンス制御が可能。  
- OPS-003 (MUST) バッチ/ヘッドレス実行をサポートすること。  
  受入基準: GUIなしで全フロー実行可能。  
- SEC-001 (MUST) 役割ベースアクセス制御を備えること。  
  受入基準: 権限による操作制御が可能。  
- SEC-002 (MUST) データ保護/監査に対応すること。  
  受入基準: 監査ログや暗号化の運用が可能。  

### 4.13 UX/デバッグ
- UX-001 (MUST) DRC/LVS結果の可視化とナビゲーションを備えること。  
  受入基準: エラーの即時ハイライトと修正導線がある。  
- UX-002 (MUST) ネット/レイヤ/エラー種別フィルタが可能であること。  
  受入基準: 対象絞り込みが高速に行える。  
- UX-003 (MUST) 履歴/差分比較を支援すること。  
  受入基準: 変更前後の差分確認が可能。  
- UX-004 (MUST) 高頻度操作のレイテンシ要件を定義し、満たすこと。  
  受入基準: パン/ズーム/選択/移動が体感で遅延を感じない。  
- UX-005 (MUST) 失敗からの復旧導線を提供すること。  
  受入基準: 自動保存/クラッシュ復旧/再実行ガイドがある。  

### 4.14 サポート/品質保証
- SUP-001 (MUST) ベンダーによる商用サポートとパッチ提供があること。  
  受入基準: クリティカル不具合への対応SLAを提供。  
- SUP-002 (MUST) 技術文書/トレーニングを提供すること。  
  受入基準: 導入教育と運用ドキュメントが整備されている。  

---

## 5. 追加必須要件 (MUST)
- OPT-001 (MUST) AI/ML を用いた配置/配線最適化を備えること。  
- OPT-002 (MUST) 低電力設計 (UPF/パワードメイン) を支援すること。  
- OPT-003 (MUST) クラウド実行/バースト実行を利用可能であること。  
- OPT-004 (MUST) 2.5D/3D IC、パッケージ協調設計を支援すること。  
- OPT-005 (MUST) フォトニクス/高電圧/MEMS向け拡張を提供すること。  
- OPT-006 (MUST) コラボレーション用のコメント/レビュー機能を備えること。  

---

## 6. 品質ゲート (妥協不可)
以下を満たさない場合は導入不可とする。  
1. インデザインでサインオフ品質の局所DRCが実行可能であること。  
2. 先端ノードの多重パターニング/FinFET/ピンアクセス制約に対応できること。  
3. インクリメンタル更新で検証ループのTATを短縮できること。  
4. OA/GDSII/OASIS等の標準DB/標準フォーマットに対応できること。  
5. 外部サインオフツールとの連携で結果取り込みが可能であること。  

---

## 7. 受入テスト概要
1. PDK適用テスト: 先端ノードPDK適用後に局所DRC/接続性チェックが完走できること。  
2. インデザインDRC: 編集中の局所変更に対して即時チェックが可能なこと。  
3. 大規模性能テスト: 5M〜10Mインスタンス相当の設計で操作性が維持されること。  
4. データ互換性テスト: GDSII/OASIS/LEF/DEF/ODB++の入出力整合を確認すること。  
5. 協調作業テスト: 複数ユーザが同一デザインを編集して競合が管理されること。  
6. 外部連携テスト: サインオフ結果の取り込み/可視化/修正ループが成立すること。  

---

## 8. ベンダーから取得すべき証跡
- Foundry認定/資格の公式レターまたは認定一覧  
- サインオフルールデッキでの完走ログ  
- 代表デザインでの性能ベンチマーク (TAT/CPU/メモリ)  
- PDK対応リストと更新ポリシー  
- サポートSLA/サポート体制  

---

## 9. 参考文献
- Cadence Virtuoso Layout Suite Datasheet  
  https://www.cadence.com/en_US/home/resources/datasheets/virtuoso-layout-suite-ds.html  
- Cadence Virtuoso Layout Suite Product Page  
  https://www.cadence.com/content/cadence-www/global/en_US/home/tools/custom-ic-analog-rf-design/layout-design/virtuoso-layout-suite.html  
- Synopsys Custom Compiler  
  https://www.synopsys.com/implementation-and-signoff/custom-design-platform/custom-compiler.html  
- Siemens L-Edit IC  
  https://eda.sw.siemens.com/en-US/products/ic/ic-custom/ams/l-edit-ic/  
- Cadence Innovus Implementation System Datasheet  
  https://www.cadence.com/en_US/home/resources/datasheets/innovus-implementation-system-ds.html  
- Synopsys IC Compiler II  
  https://www.synopsys.com/implementation-and-signoff/physical-implementation/ic-compiler.html  
- Siemens Aprisa (TSMC N6 認定)  
  https://news.siemens.com/en-us/tsmc-certifies-aprisa-place-and-route-solution-on-n6-process/  
- Cadence Pegasus / iPegasus  
  https://www.cadence.com/en_US/home/tools/digital-design-and-signoff/silicon-signoff/ipegasus-for-virtuoso-studio.html  
- Siemens Calibre nmDRC  
  https://eda.sw.siemens.com/en-US/ic/calibre-design/physical-verification/nmdrc/  
- Siemens Calibre RealTime Custom  
  https://eda.sw.siemens.com/en-US/ic/calibre-design/physical-verification/calibre-realtime-custom/  
- Synopsys IC Validator  
  https://www.synopsys.com/implementation-and-signoff/signoff/ic-validator.html  

---

## 10. 主要ユースケース (統合スイート前提も含む)
1. **カスタム/アナログのレイアウト作成**  
   スケマ駆動でインスタンス生成、接続性維持、PCells更新、制約配置を実施。  
2. **インデザインDRCでの高速反復**  
   局所変更→即時チェック→修正→再チェックを短時間で反復。  
3. **ECO修正の差分管理**  
   外部P&Rやサインオフ結果の指摘に対し、差分を可視化しながら修正。  
4. **外部サインオフとの統合フロー**  
   ルールデッキ指定→サインオフ実行→結果取り込み→修正導線へ反映。  
5. **ブロック統合・階層設計**  
   階層編集によりブロック統合、再利用、局所最適化を実施。  

---

## 11. UX要件 (最高水準の操作体験)
### 11.1 体感速度
- 高頻度操作 (パン/ズーム/選択/移動) は体感遅延が発生しないこと。  
- 局所DRC結果は「作業中断が発生しない範囲」で提示されること。  

### 11.2 認知負荷の最小化
- エラーは「原因→影響→修正案」を一画面で提示できること。  
- レイヤ/ネット/制約のフィルタは即時反応し、状況把握を阻害しないこと。  

### 11.3 失敗からの復帰
- クラッシュ/停止時の復旧導線が明確であること。  
- 未保存編集が最小限に抑えられること。  

### 11.4 反復の最短化
- 修正箇所へのジャンプ/ズーム/ハイライトが1アクション以内で可能であること。  
- 修正後の再検証は差分範囲に限定されること。  

### 11.5 プロ向け操作性
- ホットキー/カスタムキー/マクロが提供されること。  
- 一貫した操作体系で複数工程を跨いでも学習負荷が増えないこと。  

---

## 12. 機能仕様 詳細設計
本章は「機能ベースで何ができるか」を具体的な振る舞いまで落とし込む。  
ロードマップ分割は行わず、全機能は初期から必須とする。

### 12.1 レイアウト編集
レイアウト編集はすべてトランザクション単位で記録し、Undo/Redoで完全に再現できる。  
入力はユーザ操作、スクリプト、外部インポートのいずれにも対応する。
- 形状作成は矩形/多角形/パス/テキスト/ビアを標準とする。  
- 形状編集はストレッチ/オフセット/ブール/フィレット/マージ/スプリットを含む。  
- パス編集は幅/端点/角R/ジョイン/タパーを調整できる。  
- ビア/コンタクトはルール準拠で自動配置され、アレイ/スタックを生成できる。  
- スナップ/グリッド/計測はDBU単位で確実に動作する。  
- 複数選択の整列/分布/配列配置が可能である。  

### 12.2 データモデルと階層
データモデルはOpenAccess互換を基本とし、階層的セル構造を中心に設計する。  
最小単位はDBU整数座標で保持する。
- セルは複数のビューを持ち、レイアウトビューを主対象とする。  
- インスタンスは参照セルと変換行列を持つ。  
- レイヤは「物理レイヤ + 目的 (purpose)」の組で識別される。  
- 形状はレイヤとネットを持ち、必要に応じて属性を付与できる。  
- ネットはスケマ/レイアウト両方で同期可能なIDを持つ。  

### 12.3 アナログ/カスタム制約
アナログ品質に直結する制約は「制約オブジェクト」として明示的に保持する。
- 対称/ミラー/共通セントロイド/インターデジットの制約を定義できる。  
- マッチンググループ内のデバイス/配線長/寄生差分を拘束できる。  
- シールド/ガードリング/ディープNウェル等の生成を支援する。  
- 制約は編集に追従し、違反時は明確な警告を提示する。  

### 12.4 接続性/SDL
接続性は編集と同時に更新され、誤接続を即時に検出できる。
- スケマ↔レイアウトのクロスプローブとハイライトを提供する。  
- ネット名/ピン属性/電源種別の双方向同期を行う。  
- オープン/ショートは局所変更に対して即時チェックできる。  

### 12.5 インデザイン検証
インデザイン検証はサインオフと同一ルールを局所適用できることを前提とする。
- 局所DRCは編集範囲のみに限定して高速実行できる。  
- 早期/軽量DRCはルール縮約や領域限定で反復速度を最優先する。  
- エラーは位置、カテゴリ、修正候補と共に提示される。  

### 12.6 抽出/信頼性
抽出/信頼性解析は早期段階で意思決定を支える速度で提供する。
- 早期RC抽出はインデザインで実行できる。  
- EM/IR解析はホットスポット可視化と閾値検出ができる。  
- 抽出結果はシミュレータ連携に利用できる形式で出力可能。  

### 12.7 テクノロジ/PDK管理
PDKは厳密なバージョン管理と再現性を保証する。
- PDK登録/切替/更新が可能である。  
- レイヤマップ/デバイス定義/ルールデッキを一貫管理する。  
- PDK変更時の影響範囲と差分を確認できる。  

### 12.8 データ入出力
入出力は業界標準と製造フォーマットを完全にサポートする。
- OpenAccess、GDSII、OASIS、LEF/DEF、ODB++を扱える。  
- SPICE/Verilog/Liberty等の設計データと連携できる。  
- インポート時のレイヤ/ネットマッピングを対話的に設定できる。  

### 12.9 自動化/バッチ
自動化は設計規模の拡大に必須である。
- スクリプト/APIでDBを操作し、反復作業を自動化できる。  
- バッチ/ヘッドレスでの検証や変換を実行できる。  
- 制約テンプレートやマクロを共有できる。  

### 12.10 協調/運用
協調設計は同時編集の競合を防ぐことを第一とする。
- ロック/予約/競合解消のメカニズムを提供する。  
- 変更履歴/監査ログを保存し、検索できる。  
- VCS連携で差分と履歴が追跡できる。  

### 12.11 統合スイート連携
単体ツールであっても統合スイートとの往復を成立させる。
- 外部サインオフの実行結果を取り込み、可視化できる。  
- 外部P&R結果を取り込み、ECO修正を行える。  
- 修正差分は再検証に直接反映される。  

### 12.12 運用/セキュリティ
設計データの保護と運用安定性は必須とする。
- 役割ベースアクセス制御を提供する。  
- 監査ログ/暗号化/証跡管理を行える。  
- ライセンス制御は機能単位で設定できる。  
