# Processador_MIPS
Projeto em grupo desenvolvido em Verilog na cadeira de Infraestrutura de Hardware (IF674), no semestre 2020.2 de Ciência da Computação (UFPE).

O projeto consiste em um processador de arquitetura MIPS com 34 instruções, construído em 3 etapas:
- A primeira sendo a construção do diagrama do processador e seus componentes, com os datapaths de todas as instruções.
- A segunda sendo a construção da Máquina de Estados Finitos (FSM) do processador.
- A terceira sendo o desenvolvimento do código que está neste repositório, com todos os seus componentes: registradores, memória, MUXes, CPU, Unidade de Controle e outras unidades adicionais, como LoadSize, StoreSize, Registrador de Deslocamento, MDR e outros.

Equipe:
1. Alice Barbosa de Menezes
2. Amanda Alves Guimarães
3. Anna Luiza Caraciolo
4. Isabela Marinho Ribeiro
