{
  "module_name": "pcie_wrap_special_regs.h",
  "hash_id": "efbfb59573c0955af6bef84cf3970f3c455e775f90d0f6e87b84e07f4374c076",
  "original_prompt": "Ingested from linux-6.6.14/drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_wrap_special_regs.h",
  "human_readable_source": " \n\n \n\n#ifndef ASIC_REG_PCIE_WRAP_SPECIAL_REGS_H_\n#define ASIC_REG_PCIE_WRAP_SPECIAL_REGS_H_\n\n \n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_0 0x4C01E80\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_1 0x4C01E84\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_2 0x4C01E88\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_3 0x4C01E8C\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_4 0x4C01E90\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_5 0x4C01E94\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_6 0x4C01E98\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_7 0x4C01E9C\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_8 0x4C01EA0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_9 0x4C01EA4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_10 0x4C01EA8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_11 0x4C01EAC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_12 0x4C01EB0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_13 0x4C01EB4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_14 0x4C01EB8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_15 0x4C01EBC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_16 0x4C01EC0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_17 0x4C01EC4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_18 0x4C01EC8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_19 0x4C01ECC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_20 0x4C01ED0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_21 0x4C01ED4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_22 0x4C01ED8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_23 0x4C01EDC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_24 0x4C01EE0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_25 0x4C01EE4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_26 0x4C01EE8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_27 0x4C01EEC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_28 0x4C01EF0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_29 0x4C01EF4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_30 0x4C01EF8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_PRIV_31 0x4C01EFC\n\n#define mmPCIE_WRAP_SPECIAL_MEM_GW_DATA 0x4C01F00\n\n#define mmPCIE_WRAP_SPECIAL_MEM_GW_REQ 0x4C01F04\n\n#define mmPCIE_WRAP_SPECIAL_MEM_NUMOF 0x4C01F0C\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_SEL 0x4C01F10\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_CTL 0x4C01F14\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_ERR_MASK 0x4C01F18\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_GLBL_ERR_MASK 0x4C01F1C\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_ERR_STS 0x4C01F20\n\n#define mmPCIE_WRAP_SPECIAL_MEM_ECC_ERR_ADDR 0x4C01F24\n\n#define mmPCIE_WRAP_SPECIAL_MEM_RM 0x4C01F28\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_ERR_MASK 0x4C01F40\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_ERR_ADDR 0x4C01F44\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_ERR_CAUSE 0x4C01F48\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SPARE_0 0x4C01F60\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SPARE_1 0x4C01F64\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SPARE_2 0x4C01F68\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SPARE_3 0x4C01F6C\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_0 0x4C01F80\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_1 0x4C01F84\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_2 0x4C01F88\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_3 0x4C01F8C\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_4 0x4C01F90\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_5 0x4C01F94\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_6 0x4C01F98\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_7 0x4C01F9C\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_8 0x4C01FA0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_9 0x4C01FA4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_10 0x4C01FA8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_11 0x4C01FAC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_12 0x4C01FB0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_13 0x4C01FB4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_14 0x4C01FB8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_15 0x4C01FBC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_16 0x4C01FC0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_17 0x4C01FC4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_18 0x4C01FC8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_19 0x4C01FCC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_20 0x4C01FD0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_21 0x4C01FD4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_22 0x4C01FD8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_23 0x4C01FDC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_24 0x4C01FE0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_25 0x4C01FE4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_26 0x4C01FE8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_27 0x4C01FEC\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_28 0x4C01FF0\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_29 0x4C01FF4\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_30 0x4C01FF8\n\n#define mmPCIE_WRAP_SPECIAL_GLBL_SEC_31 0x4C01FFC\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}