<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/xc9500xl/data/xmlReport9kxl.dtd">
<document><ascFile>dasl2p.rpt</ascFile><devFile>C:/Xilinx/xc9500xl/data/xc9572xl.chp</devFile><mfdFile>dasl2p.mfd</mfdFile><htmlFile logo="xc9500xl_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="VQ64" date=" 2-21-2006" time="  0:48AM" speed="-10" design="dasl2p" device="XC9572XL" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="G.26"/><inputs id="IOSTRn"/><inputs id="R_Wn"/><inputs id="DSP_D0PIN_SPECSIG"/><inputs id="DSP_A1_SPECSIG"/><inputs id="DSP_A0_SPECSIG"/><inputs id="DSP_A2_SPECSIG"/><inputs id="FSc0PIN_SPECSIG"/><inputs id="DSP_D1PIN_SPECSIG"/><inputs id="DCLK0PIN_SPECSIG"/><inputs id="BCLK0PIN_SPECSIG"/><inputs id="DR0_SPECSIG"/><inputs id="DR1_SPECSIG"/><inputs id="DCLK1PIN_SPECSIG"/><inputs id="CINTn"/><inputs id="COUT"/><inputs id="BR1_SPECSIG"/><inputs id="DSP_BX0_SPECSIG"/><inputs id="BR0_SPECSIG"/><inputs id="DSP_BX1_SPECSIG"/><inputs id="BCLK1PIN_SPECSIG"/><inputs id="FSc1PIN_SPECSIG"/><global_inputs id="CLK_16M" use="GCK1"/><global_inputs id="RESETn" use="GSR"/><pin id="FB1_MC2_PIN8" use="O" pinnum="8" signal="FSb1_SPECSIG"/><pin id="FB1_MC3_PIN12" use="I" pinnum="12" signal="DSP_A2_SPECSIG"/><pin id="FB1_MC4_PIN13" use="I" pinnum="13" signal="DSP_A1_SPECSIG"/><pin id="FB1_MC5_PIN9" use="O" pinnum="9" signal="FSa1_SPECSIG"/><pin id="FB1_MC6_PIN10" use="IO_SPECSIG" pinnum="10" signal="FSc1_SPECSIG"/><pin id="FB1_MC8_PIN11" use="O" pinnum="11" signal="TST_M_Sn"/><pin id="FB1_MC9_PIN15" use="GCK" pinnum="15" signal="CLK_16M"/><pin id="FB1_MC10_PIN18" use="IO_SPECSIG" pinnum="18" signal="DSP_D0_SPECSIG"/><pin id="FB1_MC11_PIN16" use="I" pinnum="16" signal="DSP_A0_SPECSIG"/><pin id="FB1_MC12_PIN23" use="O" pinnum="23" signal="DSP_INTn3"/><pin id="FB1_MC14_PIN17" use="IO_SPECSIG" pinnum="17" signal="DSP_D1_SPECSIG"/><pin id="FB1_MC15_PIN19" use="I" pinnum="19" signal="DSP_BX1_SPECSIG"/><pin id="FB1_MC17_PIN20" use="O" pinnum="20" signal="DSP_BFS1_SPECSIG"/><pin id="FB2_MC2_PIN60" use="IO_SPECSIG" pinnum="60" signal="DCLK1_SPECSIG"/><pin id="FB2_MC3_PIN58" use="O" pinnum="58" signal="DX1_SPECSIG"/><pin id="FB2_MC4_PIN59" use="I" pinnum="59" signal="DR1_SPECSIG"/><pin id="FB2_MC5_PIN61" use="O" pinnum="61" signal="CCLK"/><pin id="FB2_MC6_PIN62" use="O" pinnum="62" signal="CCSn1_SPECSIG"/><pin id="FB2_MC8_PIN63" use="I" pinnum="63" signal="COUT"/><pin id="FB2_MC9_PIN64" use="GSRI_SPECSIG" pinnum="64" signal="RESETn"/><pin id="FB2_MC10_PIN1" use="O" pinnum="1" signal="CIN"/><pin id="FB2_MC11_PIN2" use="I" pinnum="2" signal="CINTn"/><pin id="FB2_MC12_PIN4" use="O" pinnum="4" signal="MCLK1_SPECSIG"/><pin id="FB2_MC14_PIN5" use="I" pinnum="5" signal="BR1_SPECSIG"/><pin id="FB2_MC15_PIN6" use="O" pinnum="6" signal="BX1_SPECSIG"/><pin id="FB2_MC17_PIN7" use="IO_SPECSIG" pinnum="7" signal="BCLK1_SPECSIG"/><pin id="FB3_MC2_PIN22" use="O" pinnum="22" signal="DSP_BCLK1_SPECSIG"/><pin id="FB3_MC3_PIN31" use="O" pinnum="31" signal="DSP_BFS0_SPECSIG"/><pin id="FB3_MC4_PIN32" use="O" pinnum="32" signal="DSP_BCLK0_SPECSIG"/><pin id="FB3_MC5_PIN24" use="O" pinnum="24" signal="DSP_INTn1_SPECSIG"/><pin id="FB3_MC6_PIN34" use="O" pinnum="34" signal="DSP_BR1_SPECSIG"/><pin id="FB3_MC8_PIN25" use="O" pinnum="25" signal="DSP_INTn0_SPECSIG"/><pin id="FB3_MC9_PIN27" use="I" pinnum="27" signal="DSP_BX0_SPECSIG"/><pin id="FB3_MC10_PIN39" use="O" pinnum="39" signal="LEDY0_SPECSIG"/><pin id="FB3_MC11_PIN33" use="O" pinnum="33" signal="DSP_BR0_SPECSIG"/><pin id="FB3_MC12_PIN40" use="O" pinnum="40" signal="LEDG0_SPECSIG"/><pin id="FB3_MC14_PIN35" use="I" pinnum="35" signal="IOSTRn"/><pin id="FB3_MC15_PIN36" use="I" pinnum="36" signal="R_Wn"/><pin id="FB3_MC16_PIN42" use="O" pinnum="42" signal="DX0_SPECSIG"/><pin id="FB3_MC17_PIN38" use="O" pinnum="38" signal="TST_FS"/><pin id="FB4_MC2_PIN43" use="I" pinnum="43" signal="DR0_SPECSIG"/><pin id="FB4_MC3_PIN46" use="O" pinnum="46" signal="MCLK0_SPECSIG"/><pin id="FB4_MC4_PIN47" use="I" pinnum="47" signal="BR0_SPECSIG"/><pin id="FB4_MC5_PIN44" use="IO_SPECSIG" pinnum="44" signal="DCLK0_SPECSIG"/><pin id="FB4_MC6_PIN49" use="IO_SPECSIG" pinnum="49" signal="BCLK0_SPECSIG"/><pin id="FB4_MC8_PIN45" use="O" pinnum="45" signal="CCSn0_SPECSIG"/><pin id="FB4_MC10_PIN51" use="O" pinnum="51" signal="FSa0_SPECSIG"/><pin id="FB4_MC11_PIN48" use="O" pinnum="48" signal="BX0_SPECSIG"/><pin id="FB4_MC12_PIN52" use="IO_SPECSIG" pinnum="52" signal="FSc0_SPECSIG"/><pin id="FB4_MC14_PIN50" use="O" pinnum="50" signal="FSb0_SPECSIG"/><pin id="FB4_MC15_PIN56" use="O" pinnum="56" signal="LEDY1_SPECSIG"/><pin id="FB4_MC17_PIN57" use="O" pinnum="57" signal="LEDG1_SPECSIG"/><fblock id="FB1" pinUse="12" inputUse="14"><macrocell id="FB1_MC1"/><macrocell id="FB1_MC2" pin="FB1_MC2_PIN8" sigUse="4" signal="FSb1_SPECSIG"><pterms pt1="FB1_2_1" pt2="FB1_2_2" pt3="FB1_2_3" pt4="FB1_2_4"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN12"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN13"/><macrocell id="FB1_MC5" pin="FB1_MC5_PIN9" sigUse="4" signal="FSa1_SPECSIG"><pterms pt1="FB1_5_1" pt2="FB1_5_2" pt3="FB1_5_3" pt4="FB1_5_4"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN10" sigUse="1" signal="FSc1_SPECSIG"><pterms pt1="FB1_6_1"/></macrocell><macrocell id="FB1_MC7"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN11" sigUse="2" signal="TST_M_Sn"><pterms pt1="FB1_8_1"/></macrocell><macrocell id="FB1_MC9" pin="FB1_MC9_PIN15"><pterms pt1="FB1_9_1"/></macrocell><macrocell id="FB1_MC10" pin="FB1_MC10_PIN18" sigUse="11" signal="DSP_D0_SPECSIG"><pterms pt1="FB1_10_1" pt2="FB1_10_2" pt3="FB1_10_3" pt4="FB1_10_4" pt5="FB1_10_5"/></macrocell><macrocell id="FB1_MC11" pin="FB1_MC11_PIN16"><pterms pt1="FB1_11_1"/></macrocell><macrocell id="FB1_MC12" pin="FB1_MC12_PIN23" sigUse="1" signal="DSP_INTn3"><pterms pt1="FB1_12_1"/></macrocell><macrocell id="FB1_MC13"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN17" sigUse="2" signal="DSP_D1_SPECSIG"><pterms pt1="FB1_14_1"/></macrocell><macrocell id="FB1_MC15" pin="FB1_MC15_PIN19"/><macrocell id="FB1_MC16"/><macrocell id="FB1_MC17" pin="FB1_MC17_PIN20" sigUse="5" signal="DSP_BFS1_SPECSIG"><pterms pt1="FB1_17_1" pt2="FB1_17_2" pt3="FB1_17_3"/></macrocell><macrocell id="FB1_MC18"/><fbinput id="FB1_I1" signal="COUT"/><fbinput id="FB1_I2" signal="DSP_A0_SPECSIG"/><fbinput id="FB1_I3" signal="DSP_A1_SPECSIG"/><fbinput id="FB1_I4" signal="DSP_A2_SPECSIG"/><fbinput id="FB1_I5" signal="CINTn"/><fbinput id="FB1_I6" signal="IOSTRn"/><fbinput id="FB1_I7" signal="M_Sn0_SPECSIG"/><fbinput id="FB1_I8" signal="M_Sn1_SPECSIG"/><fbinput id="FB1_I9" fbk="PIN" signal="FSc0PIN_SPECSIG"/><fbinput id="FB1_I10" fbk="PIN" signal="FSc1PIN_SPECSIG"/><fbinput id="FB1_I11" signal="R_Wn"/><fbinput id="FB1_I12" signal="TST_FS"/><fbinput id="FB1_I13" signal="i_DR0_SPECSIG"/><fbinput id="FB1_I14" signal="i_DR1_SPECSIG"/><pterm id="FB1_2_1"><signal id="M_Sn0_SPECSIG"/><signal id="TST_FS"/></pterm><pterm id="FB1_2_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="TST_FS"/></pterm><pterm id="FB1_2_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="FSc0PIN_SPECSIG"/></pterm><pterm id="FB1_2_4"><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB1_5_1"><signal id="M_Sn0_SPECSIG"/><signal id="TST_FS"/></pterm><pterm id="FB1_5_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="TST_FS"/></pterm><pterm id="FB1_5_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="FSc0PIN_SPECSIG"/></pterm><pterm id="FB1_5_4"><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB1_6_1"><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB1_8_1"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB1_9_1"><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="i_DR1_SPECSIG"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_10_1"><signal id="M_Sn0_SPECSIG"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_10_2"><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="i_DR0_SPECSIG"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_10_3"><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/><signal id="COUT"/></pterm><pterm id="FB1_10_4"><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/><signal id="CINTn"/></pterm><pterm id="FB1_10_5"><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_11_1"><signal id="M_Sn1_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_12_1"><signal id="CINTn"/></pterm><pterm id="FB1_14_1"><signal id="R_Wn"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB1_17_1"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="FSc1PIN_SPECSIG"/></pterm><pterm id="FB1_17_2"><signal id="M_Sn0_SPECSIG"/><signal id="M_Sn1_SPECSIG"/><signal id="TST_FS"/></pterm><pterm id="FB1_17_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="FSc0PIN_SPECSIG"/></pterm><equation id="FSb1_SPECSIG"><d2><eq_pterm ptindx="FB1_2_1"/><eq_pterm ptindx="FB1_2_2"/><eq_pterm ptindx="FB1_2_3"/></d2><oe><eq_pterm ptindx="FB1_2_4"/></oe></equation><equation id="FSa1_SPECSIG"><d2><eq_pterm ptindx="FB1_5_1"/><eq_pterm ptindx="FB1_5_2"/><eq_pterm ptindx="FB1_5_3"/></d2><oe><eq_pterm ptindx="FB1_5_4"/></oe></equation><equation id="FSc1_SPECSIG"><d2><eq_pterm ptindx="VCC"/></d2><oe><eq_pterm ptindx="FB1_6_1"/></oe></equation><equation id="TST_M_Sn"><d2><eq_pterm ptindx="FB1_8_1"/></d2></equation><equation id="DSP_D0_SPECSIG"><d2><eq_pterm ptindx="FB1_10_1"/><eq_pterm ptindx="FB1_10_2"/><eq_pterm ptindx="FB1_10_3"/><eq_pterm ptindx="FB1_10_4"/><eq_pterm ptindx="FB1_9_1"/><eq_pterm ptindx="FB1_11_1"/></d2><oe><eq_pterm ptindx="FB1_10_5"/></oe></equation><equation id="DSP_INTn3"><d2><eq_pterm ptindx="FB1_12_1"/></d2></equation><equation id="DSP_D1_SPECSIG"><d2><eq_pterm ptindx="GND"/></d2><oe><eq_pterm ptindx="FB1_14_1"/></oe></equation><equation id="DSP_BFS1_SPECSIG"><d2><eq_pterm ptindx="FB1_17_1"/><eq_pterm ptindx="FB1_17_2"/><eq_pterm ptindx="FB1_17_3"/></d2></equation></fblock><fblock id="FB2" pinUse="13" inputUse="24"><macrocell id="FB2_MC1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN60" sigUse="4" signal="DCLK1_SPECSIG"><pterms pt1="FB2_2_1" pt2="FB2_2_2" pt3="FB2_2_3" pt4="FB2_2_4"/></macrocell><macrocell id="FB2_MC3" pin="FB2_MC3_PIN58" sigUse="7" signal="DX1_SPECSIG"><pterms pt1="FB2_3_1" pt2="FB2_3_2" pt3="FB2_3_3"/></macrocell><macrocell id="FB2_MC4" pin="FB2_MC4_PIN59"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN61" sigUse="7" signal="CCLK"><pterms pt1="FB2_5_1" pt2="FB2_5_2" pt3="FB2_5_3"/></macrocell><macrocell id="FB2_MC6" pin="FB2_MC6_PIN62" sigUse="8" signal="CCSn1_SPECSIG"><pterms pt1="FB2_6_1" pt2="FB2_6_2" pt3="FB2_6_3" pt4="FB2_6_4"/></macrocell><macrocell id="FB2_MC7"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN63"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN64"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN1" sigUse="7" signal="CIN"><pterms pt1="FB2_10_1" pt2="FB2_10_2" pt3="FB2_10_3"/></macrocell><macrocell id="FB2_MC11" pin="FB2_MC11_PIN2" sigUse="3" signal="CNT3_SPECSIG"><pterms pt1="FB2_11_1"/></macrocell><macrocell id="FB2_MC12" pin="FB2_MC12_PIN4" sigUse="4" signal="MCLK1_SPECSIG"><pterms pt1="FB2_12_1" pt2="FB2_12_2" pt3="FB2_12_3"/></macrocell><macrocell id="FB2_MC13" sigUse="1" signal="CNT1_SPECSIG"><pterms pt1="FB2_13_1"/></macrocell><macrocell id="FB2_MC14" pin="FB2_MC14_PIN5" sigUse="0" signal="CNT0_SPECSIG"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN6" sigUse="4" signal="BX1_SPECSIG"><pterms pt1="FB2_15_1" pt2="FB2_15_2" pt3="FB2_15_3"/></macrocell><macrocell id="FB2_MC16" sigUse="2" signal="i_DR1_SPECSIG"><pterms pt1="FB2_16_1" pt2="FB2_16_2"/></macrocell><macrocell id="FB2_MC17" pin="FB2_MC17_PIN7" sigUse="4" signal="BCLK1_SPECSIG"><pterms pt1="FB2_17_1" pt2="FB2_17_2" pt3="FB2_17_3" pt4="FB2_17_4"/></macrocell><macrocell id="FB2_MC18" sigUse="2" signal="i_DR0_SPECSIG"><pterms pt1="FB2_18_1" pt2="FB2_18_2"/></macrocell><fbinput id="FB2_I1" signal="BR0_SPECSIG"/><fbinput id="FB2_I2" signal="CCLK"/><fbinput id="FB2_I3" signal="CCSn1_SPECSIG"/><fbinput id="FB2_I4" signal="CIN"/><fbinput id="FB2_I5" signal="CNT0_SPECSIG"/><fbinput id="FB2_I6" signal="CNT1_SPECSIG"/><fbinput id="FB2_I7" signal="DCLK0_SPECSIG"/><fbinput id="FB2_I8" signal="DR0_SPECSIG"/><fbinput id="FB2_I9" signal="DR1_SPECSIG"/><fbinput id="FB2_I10" signal="DSP_A0_SPECSIG"/><fbinput id="FB2_I11" signal="DSP_A1_SPECSIG"/><fbinput id="FB2_I12" signal="DSP_A2_SPECSIG"/><fbinput id="FB2_I13" signal="DSP_BX1_SPECSIG"/><fbinput id="FB2_I14" signal="DX1_SPECSIG"/><fbinput id="FB2_I15" signal="IOSTRn"/><fbinput id="FB2_I16" signal="MCLK0_SPECSIG"/><fbinput id="FB2_I17" signal="M_Sn0_SPECSIG"/><fbinput id="FB2_I18" signal="M_Sn1_SPECSIG"/><fbinput id="FB2_I19" fbk="PIN" signal="DCLK0PIN_SPECSIG"/><fbinput id="FB2_I20" fbk="PIN" signal="DCLK1PIN_SPECSIG"/><fbinput id="FB2_I21" fbk="PIN" signal="BCLK0PIN_SPECSIG"/><fbinput id="FB2_I22" fbk="PIN" signal="DSP_D0PIN_SPECSIG"/><fbinput id="FB2_I23" fbk="PIN" signal="DSP_D1PIN_SPECSIG"/><fbinput id="FB2_I24" signal="R_Wn"/><pterm id="FB2_2_1"><signal id="DCLK0_SPECSIG"/><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB2_2_2"><signal id="DCLK0_SPECSIG"/><signal id="M_Sn1_SPECSIG" negated="ON"/></pterm><pterm id="FB2_2_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="DCLK0PIN_SPECSIG"/></pterm><pterm id="FB2_2_4"><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB2_3_1"><signal id="DX1_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_3_2"><signal id="DX1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB2_3_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB2_5_1"><signal id="CCLK"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_5_2"><signal id="CCLK" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D1PIN_SPECSIG"/></pterm><pterm id="FB2_5_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB2_6_1"><signal id="CCSn1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_6_2"><signal id="CCSn1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_6_3"><signal id="CCSn1_SPECSIG"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG"/><signal id="DSP_D1PIN_SPECSIG"/></pterm><pterm id="FB2_6_4"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB2_10_1"><signal id="CIN"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_10_2"><signal id="CIN" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB2_10_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB2_11_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/></pterm><pterm id="FB2_12_1"><signal id="M_Sn0_SPECSIG"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB2_12_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB2_12_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="BCLK0PIN_SPECSIG"/></pterm><pterm id="FB2_13_1"><signal id="CNT0_SPECSIG"/></pterm><pterm id="FB2_15_1"><signal id="M_Sn0_SPECSIG"/><signal id="DSP_BX1_SPECSIG"/></pterm><pterm id="FB2_15_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="DSP_BX1_SPECSIG"/></pterm><pterm id="FB2_15_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="BR0_SPECSIG"/></pterm><pterm id="FB2_16_1"><signal id="DR1_SPECSIG"/></pterm><pterm id="FB2_16_2"><signal id="DCLK1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB2_17_1"><signal id="M_Sn0_SPECSIG"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB2_17_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB2_17_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="BCLK0PIN_SPECSIG"/></pterm><pterm id="FB2_17_4"><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB2_18_1"><signal id="DR0_SPECSIG"/></pterm><pterm id="FB2_18_2"><signal id="DCLK0PIN_SPECSIG" negated="ON"/></pterm><equation id="DCLK1_SPECSIG"><d2><eq_pterm ptindx="FB2_2_1"/><eq_pterm ptindx="FB2_2_2"/><eq_pterm ptindx="FB2_2_3"/></d2><oe><eq_pterm ptindx="FB2_2_4"/></oe></equation><equation id="DX1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_3_1"/><eq_pterm ptindx="FB2_3_2"/></d2><clk><eq_pterm ptindx="FB2_3_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="CCLK" regUse="T"><d2><eq_pterm ptindx="FB2_5_1"/><eq_pterm ptindx="FB2_5_2"/></d2><clk><eq_pterm ptindx="FB2_5_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="CCSn1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_6_1"/><eq_pterm ptindx="FB2_6_2"/><eq_pterm ptindx="FB2_6_3"/></d2><clk><eq_pterm ptindx="FB2_6_4"/></clk><set><fastsig signal="RESETn"/></set><prld ptindx="VCC"/></equation><equation id="CIN" regUse="T"><d2><eq_pterm ptindx="FB2_10_1"/><eq_pterm ptindx="FB2_10_2"/></d2><clk><eq_pterm ptindx="FB2_10_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="CNT3_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_11_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="MCLK1_SPECSIG"><d2><eq_pterm ptindx="FB2_12_1"/><eq_pterm ptindx="FB2_12_2"/><eq_pterm ptindx="FB2_12_3"/></d2></equation><equation id="CNT1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB2_13_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="CNT0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="VCC"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="BX1_SPECSIG"><d2><eq_pterm ptindx="FB2_15_1"/><eq_pterm ptindx="FB2_15_2"/><eq_pterm ptindx="FB2_15_3"/></d2></equation><equation id="i_DR1_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB2_16_1"/></d2><clk><eq_pterm ptindx="FB2_16_2"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="BCLK1_SPECSIG"><d2><eq_pterm ptindx="FB2_17_1"/><eq_pterm ptindx="FB2_17_2"/><eq_pterm ptindx="FB2_17_3"/></d2><oe><eq_pterm ptindx="FB2_17_4"/></oe></equation><equation id="i_DR0_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB2_18_1"/></d2><clk><eq_pterm ptindx="FB2_18_2"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation></fblock><fblock id="FB3" pinUse="14" inputUse="32"><macrocell id="FB3_MC1"/><macrocell id="FB3_MC2" pin="FB3_MC2_PIN22" sigUse="5" signal="DSP_BCLK1_SPECSIG"><pterms pt1="FB3_2_1" pt2="FB3_2_2" pt3="FB3_2_3"/></macrocell><macrocell id="FB3_MC3" pin="FB3_MC3_PIN31" sigUse="3" signal="DSP_BFS0_SPECSIG"><pterms pt1="FB3_3_1" pt2="FB3_3_2"/></macrocell><macrocell id="FB3_MC4" pin="FB3_MC4_PIN32" sigUse="3" signal="DSP_BCLK0_SPECSIG"><pterms pt1="FB3_4_1" pt2="FB3_4_2"/></macrocell><macrocell id="FB3_MC5" pin="FB3_MC5_PIN24" sigUse="5" signal="DSP_INTn1_SPECSIG"><pterms pt1="FB3_5_1" pt2="FB3_5_2" pt3="FB3_5_3"/></macrocell><macrocell id="FB3_MC6" pin="FB3_MC6_PIN34" sigUse="1" signal="DSP_BR1_SPECSIG"><pterms pt1="FB3_6_1"/></macrocell><macrocell id="FB3_MC7"/><macrocell id="FB3_MC8" pin="FB3_MC8_PIN25" sigUse="3" signal="DSP_INTn0_SPECSIG"><pterms pt1="FB3_8_1" pt2="FB3_8_2"/></macrocell><macrocell id="FB3_MC9" pin="FB3_MC9_PIN27"/><macrocell id="FB3_MC10" pin="FB3_MC10_PIN39" sigUse="7" signal="LEDY0_SPECSIG"><pterms pt1="FB3_10_1" pt2="FB3_10_2" pt3="FB3_10_3"/></macrocell><macrocell id="FB3_MC11" pin="FB3_MC11_PIN33" sigUse="1" signal="DSP_BR0_SPECSIG"><pterms pt1="FB3_11_1"/></macrocell><macrocell id="FB3_MC12" pin="FB3_MC12_PIN40" sigUse="8" signal="LEDG0_SPECSIG"><pterms pt1="FB3_12_1" pt2="FB3_12_2" pt3="FB3_12_3" pt4="FB3_12_4"/></macrocell><macrocell id="FB3_MC13"/><macrocell id="FB3_MC14" pin="FB3_MC14_PIN35"/><macrocell id="FB3_MC15" pin="FB3_MC15_PIN36"/><macrocell id="FB3_MC16" pin="FB3_MC16_PIN42" sigUse="7" signal="DX0_SPECSIG"><pterms pt1="FB3_16_1" pt2="FB3_16_2" pt3="FB3_16_3"/></macrocell><macrocell id="FB3_MC17" pin="FB3_MC17_PIN38" sigUse="11" signal="TST_FS"><pterms pt1="FB3_17_1" pt2="FB3_17_2" pt3="FB3_17_3" pt4="FB3_17_4"/></macrocell><macrocell id="FB3_MC18"/><fbinput id="FB3_I1" signal="BR0_SPECSIG"/><fbinput id="FB3_I2" signal="BR1_SPECSIG"/><fbinput id="FB3_I3" signal="CNT0_SPECSIG"/><fbinput id="FB3_I4" signal="CNT10_SPECSIG"/><fbinput id="FB3_I5" signal="CNT1_SPECSIG"/><fbinput id="FB3_I6" signal="CNT3_SPECSIG"/><fbinput id="FB3_I7" signal="CNT4_SPECSIG"/><fbinput id="FB3_I8" signal="CNT5_SPECSIG"/><fbinput id="FB3_I9" signal="CNT6_SPECSIG"/><fbinput id="FB3_I10" signal="CNT7_SPECSIG"/><fbinput id="FB3_I11" signal="CNT8_SPECSIG"/><fbinput id="FB3_I12" signal="DCLK0_SPECSIG"/><fbinput id="FB3_I13" signal="DSP_A0_SPECSIG"/><fbinput id="FB3_I14" signal="DSP_A1_SPECSIG"/><fbinput id="FB3_I15" signal="DSP_A2_SPECSIG"/><fbinput id="FB3_I16" signal="DX0_SPECSIG"/><fbinput id="FB3_I17" signal="IOSTRn"/><fbinput id="FB3_I18" signal="LEDG0_SPECSIG"/><fbinput id="FB3_I19" signal="LEDY0_SPECSIG"/><fbinput id="FB3_I20" signal="MCLK0_SPECSIG"/><fbinput id="FB3_I21" signal="M_Sn0_SPECSIG"/><fbinput id="FB3_I22" signal="M_Sn1_SPECSIG"/><fbinput id="FB3_I23" fbk="PIN" signal="DCLK0PIN_SPECSIG"/><fbinput id="FB3_I24" fbk="PIN" signal="DCLK1PIN_SPECSIG"/><fbinput id="FB3_I25" fbk="PIN" signal="BCLK0PIN_SPECSIG"/><fbinput id="FB3_I26" fbk="PIN" signal="BCLK1PIN_SPECSIG"/><fbinput id="FB3_I27" fbk="PIN" signal="DSP_D0PIN_SPECSIG"/><fbinput id="FB3_I28" fbk="PIN" signal="DSP_D1PIN_SPECSIG"/><fbinput id="FB3_I29" fbk="PIN" signal="FSc0PIN_SPECSIG"/><fbinput id="FB3_I30" signal="RESETn"/><fbinput id="FB3_I31" signal="R_Wn"/><fbinput id="FB3_I32" signal="TST_FS"/><pterm id="FB3_2_1"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="BCLK1PIN_SPECSIG"/></pterm><pterm id="FB3_2_2"><signal id="M_Sn0_SPECSIG"/><signal id="M_Sn1_SPECSIG"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB3_2_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="BCLK0PIN_SPECSIG"/></pterm><pterm id="FB3_3_1"><signal id="M_Sn0_SPECSIG"/><signal id="TST_FS"/></pterm><pterm id="FB3_3_2"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="FSc0PIN_SPECSIG"/></pterm><pterm id="FB3_4_1"><signal id="M_Sn0_SPECSIG"/><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB3_4_2"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="BCLK0PIN_SPECSIG"/></pterm><pterm id="FB3_5_1"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="DCLK1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_5_2"><signal id="DCLK0_SPECSIG" negated="ON"/><signal id="M_Sn0_SPECSIG"/><signal id="M_Sn1_SPECSIG"/></pterm><pterm id="FB3_5_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="DCLK0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_6_1"><signal id="BR1_SPECSIG"/></pterm><pterm id="FB3_8_1"><signal id="DCLK0_SPECSIG" negated="ON"/><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB3_8_2"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="DCLK0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_10_1"><signal id="LEDY0_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_10_2"><signal id="LEDY0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D1PIN_SPECSIG"/></pterm><pterm id="FB3_10_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB3_11_1"><signal id="BR0_SPECSIG"/></pterm><pterm id="FB3_12_1"><signal id="LEDG0_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_12_2"><signal id="LEDG0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB3_12_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB3_12_4"><signal id="RESETn"/></pterm><pterm id="FB3_16_1"><signal id="DX0_SPECSIG"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB3_16_2"><signal id="DX0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB3_16_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB3_17_1"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB3_17_2"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT0_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB3_17_3"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT1_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB3_17_4"><signal id="DCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><equation id="DSP_BCLK1_SPECSIG"><d2><eq_pterm ptindx="FB3_2_1"/><eq_pterm ptindx="FB3_2_2"/><eq_pterm ptindx="FB3_2_3"/></d2></equation><equation id="DSP_BFS0_SPECSIG"><d2><eq_pterm ptindx="FB3_3_1"/><eq_pterm ptindx="FB3_3_2"/></d2></equation><equation id="DSP_BCLK0_SPECSIG"><d2><eq_pterm ptindx="FB3_4_1"/><eq_pterm ptindx="FB3_4_2"/></d2></equation><equation id="DSP_INTn1_SPECSIG"><d2><eq_pterm ptindx="FB3_5_1"/><eq_pterm ptindx="FB3_5_2"/><eq_pterm ptindx="FB3_5_3"/></d2></equation><equation id="DSP_BR1_SPECSIG"><d2><eq_pterm ptindx="FB3_6_1"/></d2></equation><equation id="DSP_INTn0_SPECSIG"><d2><eq_pterm ptindx="FB3_8_1"/><eq_pterm ptindx="FB3_8_2"/></d2></equation><equation id="LEDY0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_10_1"/><eq_pterm ptindx="FB3_10_2"/></d2><clk><eq_pterm ptindx="FB3_10_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="DSP_BR0_SPECSIG"><d2><eq_pterm ptindx="FB3_11_1"/></d2></equation><equation id="LEDG0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_12_1"/><eq_pterm ptindx="FB3_12_2"/></d2><clk><eq_pterm ptindx="FB3_12_3"/></clk><reset><fastsig signal="RESETn"/></reset><oe><eq_pterm ptindx="FB3_12_4"/></oe><prld ptindx="GND"/></equation><equation id="DX0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB3_16_1"/><eq_pterm ptindx="FB3_16_2"/></d2><clk><eq_pterm ptindx="FB3_16_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="TST_FS" regUse="D"><d2><eq_pterm ptindx="FB3_17_1"/><eq_pterm ptindx="FB3_17_2"/><eq_pterm ptindx="FB3_17_3"/><eq_pterm ptindx="FB3_17_4"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB4" pinUse="12" inputUse="26"><macrocell id="FB4_MC1" sigUse="8" signal="CNT8_SPECSIG"><pterms pt1="FB4_1_1"/></macrocell><macrocell id="FB4_MC2" pin="FB4_MC2_PIN43" sigUse="7" signal="CNT7_SPECSIG"><pterms pt1="FB4_2_1"/></macrocell><macrocell id="FB4_MC3" pin="FB4_MC3_PIN46" sigUse="2" signal="MCLK0_SPECSIG"><pterms pt1="FB4_3_1"/></macrocell><macrocell id="FB4_MC4" pin="FB4_MC4_PIN47" sigUse="6" signal="CNT6_SPECSIG"><pterms pt1="FB4_4_1"/></macrocell><macrocell id="FB4_MC5" pin="FB4_MC5_PIN44" sigUse="10" signal="DCLK0_SPECSIG"><pterms pt1="FB4_5_1" pt2="FB4_5_2"/></macrocell><macrocell id="FB4_MC6" pin="FB4_MC6_PIN49" sigUse="4" signal="BCLK0_SPECSIG"><pterms pt1="FB4_6_1" pt2="FB4_6_2" pt3="FB4_6_3"/></macrocell><macrocell id="FB4_MC7" sigUse="5" signal="CNT5_SPECSIG"><pterms pt1="FB4_7_1"/></macrocell><macrocell id="FB4_MC8" pin="FB4_MC8_PIN45" sigUse="8" signal="CCSn0_SPECSIG"><pterms pt1="FB4_8_1" pt2="FB4_8_2" pt3="FB4_8_3" pt4="FB4_8_4"/></macrocell><macrocell id="FB4_MC9" sigUse="4" signal="CNT4_SPECSIG"><pterms pt1="FB4_9_1"/></macrocell><macrocell id="FB4_MC10" pin="FB4_MC10_PIN51" sigUse="12" signal="FSa0_SPECSIG"><pterms pt1="FB4_10_1" pt2="FB4_10_2" pt3="FB4_10_3" pt4="FB4_10_4" pt5="FB4_10_5"/></macrocell><macrocell id="FB4_MC11" pin="FB4_MC11_PIN48" sigUse="4" signal="BX0_SPECSIG"><pterms pt1="FB4_11_1" pt2="FB4_11_2" pt3="FB4_11_3"/></macrocell><macrocell id="FB4_MC12" pin="FB4_MC12_PIN52" sigUse="1" signal="FSc0_SPECSIG"><pterms pt1="FB4_12_1"/></macrocell><macrocell id="FB4_MC13" sigUse="10" signal="CNT10_SPECSIG"><pterms pt1="FB4_13_1"/></macrocell><macrocell id="FB4_MC14" pin="FB4_MC14_PIN50" sigUse="12" signal="FSb0_SPECSIG"><pterms pt1="FB4_14_1" pt2="FB4_14_2" pt3="FB4_14_3" pt4="FB4_14_4" pt5="FB4_14_5"/></macrocell><macrocell id="FB4_MC15" pin="FB4_MC15_PIN56" sigUse="7" signal="LEDY1_SPECSIG"><pterms pt1="FB4_15_1" pt2="FB4_15_2" pt3="FB4_15_3"/></macrocell><macrocell id="FB4_MC16" sigUse="7" signal="M_Sn1_SPECSIG"><pterms pt1="FB4_16_1" pt2="FB4_16_2" pt3="FB4_16_3"/></macrocell><macrocell id="FB4_MC17" pin="FB4_MC17_PIN57" sigUse="8" signal="LEDG1_SPECSIG"><pterms pt1="FB4_17_1" pt2="FB4_17_2" pt3="FB4_17_3" pt4="FB4_17_4"/></macrocell><macrocell id="FB4_MC18" sigUse="7" signal="M_Sn0_SPECSIG"><pterms pt1="FB4_18_1" pt2="FB4_18_2" pt3="FB4_18_3"/></macrocell><fbinput id="FB4_I1" signal="BR1_SPECSIG"/><fbinput id="FB4_I2" signal="CCSn0_SPECSIG"/><fbinput id="FB4_I3" signal="CNT0_SPECSIG"/><fbinput id="FB4_I4" signal="CNT10_SPECSIG"/><fbinput id="FB4_I5" signal="CNT1_SPECSIG"/><fbinput id="FB4_I6" signal="CNT3_SPECSIG"/><fbinput id="FB4_I7" signal="CNT4_SPECSIG"/><fbinput id="FB4_I8" signal="CNT5_SPECSIG"/><fbinput id="FB4_I9" signal="CNT6_SPECSIG"/><fbinput id="FB4_I10" signal="CNT7_SPECSIG"/><fbinput id="FB4_I11" signal="CNT8_SPECSIG"/><fbinput id="FB4_I12" signal="DCLK0_SPECSIG"/><fbinput id="FB4_I13" signal="DSP_A0_SPECSIG"/><fbinput id="FB4_I14" signal="DSP_A1_SPECSIG"/><fbinput id="FB4_I15" signal="DSP_A2_SPECSIG"/><fbinput id="FB4_I16" signal="DSP_BX0_SPECSIG"/><fbinput id="FB4_I17" signal="IOSTRn"/><fbinput id="FB4_I18" signal="LEDG1_SPECSIG"/><fbinput id="FB4_I19" signal="LEDY1_SPECSIG"/><fbinput id="FB4_I20" signal="MCLK0_SPECSIG"/><fbinput id="FB4_I21" signal="M_Sn0_SPECSIG"/><fbinput id="FB4_I22" signal="M_Sn1_SPECSIG"/><fbinput id="FB4_I23" fbk="PIN" signal="DSP_D0PIN_SPECSIG"/><fbinput id="FB4_I24" fbk="PIN" signal="DSP_D1PIN_SPECSIG"/><fbinput id="FB4_I25" signal="RESETn"/><fbinput id="FB4_I26" signal="R_Wn"/><pterm id="FB4_1_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/><signal id="CNT5_SPECSIG"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/></pterm><pterm id="FB4_2_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/><signal id="CNT5_SPECSIG"/><signal id="CNT6_SPECSIG"/></pterm><pterm id="FB4_3_1"><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/></pterm><pterm id="FB4_4_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/><signal id="CNT5_SPECSIG"/></pterm><pterm id="FB4_5_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/><signal id="CNT5_SPECSIG"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/></pterm><pterm id="FB4_5_2"><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB4_6_1"><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/></pterm><pterm id="FB4_6_2"><signal id="MCLK0_SPECSIG"/></pterm><pterm id="FB4_6_3"><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB4_7_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/></pterm><pterm id="FB4_8_1"><signal id="CCSn0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB4_8_2"><signal id="CCSn0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_8_3"><signal id="CCSn0_SPECSIG"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/><signal id="DSP_D1PIN_SPECSIG"/></pterm><pterm id="FB4_8_4"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB4_9_1"><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/></pterm><pterm id="FB4_10_1"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_10_2"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT0_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_10_3"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT1_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_10_4"><signal id="DCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_10_5"><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB4_11_1"><signal id="M_Sn0_SPECSIG"/><signal id="DSP_BX0_SPECSIG"/></pterm><pterm id="FB4_11_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="DSP_BX0_SPECSIG"/></pterm><pterm id="FB4_11_3"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="M_Sn1_SPECSIG"/><signal id="BR1_SPECSIG"/></pterm><pterm id="FB4_12_1"><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB4_13_1"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG"/><signal id="CNT5_SPECSIG"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/></pterm><pterm id="FB4_14_1"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_14_2"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT0_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_14_3"><signal id="DCLK0_SPECSIG"/><signal id="MCLK0_SPECSIG" negated="ON"/><signal id="CNT1_SPECSIG" negated="ON"/><signal id="CNT3_SPECSIG"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_14_4"><signal id="DCLK0_SPECSIG"/><signal id="CNT0_SPECSIG"/><signal id="CNT1_SPECSIG"/><signal id="CNT3_SPECSIG" negated="ON"/><signal id="CNT4_SPECSIG" negated="ON"/><signal id="CNT5_SPECSIG" negated="ON"/><signal id="CNT6_SPECSIG"/><signal id="CNT7_SPECSIG"/><signal id="CNT8_SPECSIG"/><signal id="CNT10_SPECSIG"/></pterm><pterm id="FB4_14_5"><signal id="M_Sn0_SPECSIG"/></pterm><pterm id="FB4_15_1"><signal id="LEDY1_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D1PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_15_2"><signal id="LEDY1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D1PIN_SPECSIG"/></pterm><pterm id="FB4_15_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB4_16_1"><signal id="M_Sn1_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_16_2"><signal id="M_Sn1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG" negated="ON"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB4_16_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB4_17_1"><signal id="LEDG1_SPECSIG"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_17_2"><signal id="LEDG1_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB4_17_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><pterm id="FB4_17_4"><signal id="RESETn"/></pterm><pterm id="FB4_18_1"><signal id="M_Sn0_SPECSIG"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG" negated="ON"/></pterm><pterm id="FB4_18_2"><signal id="M_Sn0_SPECSIG" negated="ON"/><signal id="DSP_A2_SPECSIG" negated="ON"/><signal id="DSP_A1_SPECSIG"/><signal id="DSP_A0_SPECSIG" negated="ON"/><signal id="DSP_D0PIN_SPECSIG"/></pterm><pterm id="FB4_18_3"><signal id="R_Wn" negated="ON"/><signal id="IOSTRn" negated="ON"/></pterm><equation id="CNT8_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_1_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="CNT7_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_2_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="MCLK0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_3_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="CNT6_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_4_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="DCLK0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_5_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><oe><eq_pterm ptindx="FB4_5_2"/></oe><prld ptindx="GND"/></equation><equation id="BCLK0_SPECSIG" regUse="D"><d1><eq_pterm ptindx="FB4_6_1"/></d1><d2><eq_pterm ptindx="FB4_6_2"/></d2><clk><fastsig signal="CLK_16M"/></clk><oe><eq_pterm ptindx="FB4_6_3"/></oe><prld ptindx="GND"/></equation><equation id="CNT5_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_7_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="CCSn0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_8_1"/><eq_pterm ptindx="FB4_8_2"/><eq_pterm ptindx="FB4_8_3"/></d2><clk><eq_pterm ptindx="FB4_8_4"/></clk><set><fastsig signal="RESETn"/></set><prld ptindx="VCC"/></equation><equation id="CNT4_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_9_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="FSa0_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB4_10_1"/><eq_pterm ptindx="FB4_10_2"/><eq_pterm ptindx="FB4_10_3"/><eq_pterm ptindx="FB4_10_4"/></d2><clk><fastsig signal="CLK_16M"/></clk><oe><eq_pterm ptindx="FB4_10_5"/></oe><prld ptindx="GND"/></equation><equation id="BX0_SPECSIG"><d2><eq_pterm ptindx="FB4_11_1"/><eq_pterm ptindx="FB4_11_2"/><eq_pterm ptindx="FB4_11_3"/></d2></equation><equation id="FSc0_SPECSIG"><d2><eq_pterm ptindx="VCC"/></d2><oe><eq_pterm ptindx="FB4_12_1"/></oe></equation><equation id="CNT10_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_13_1"/></d2><clk><fastsig signal="CLK_16M"/></clk><prld ptindx="GND"/></equation><equation id="FSb0_SPECSIG" regUse="D"><d2><eq_pterm ptindx="FB4_14_1"/><eq_pterm ptindx="FB4_14_2"/><eq_pterm ptindx="FB4_14_3"/><eq_pterm ptindx="FB4_14_4"/></d2><clk><fastsig signal="CLK_16M"/></clk><oe><eq_pterm ptindx="FB4_14_5"/></oe><prld ptindx="GND"/></equation><equation id="LEDY1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_15_1"/><eq_pterm ptindx="FB4_15_2"/></d2><clk><eq_pterm ptindx="FB4_15_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="M_Sn1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_16_1"/><eq_pterm ptindx="FB4_16_2"/></d2><clk><eq_pterm ptindx="FB4_16_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation><equation id="LEDG1_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_17_1"/><eq_pterm ptindx="FB4_17_2"/></d2><clk><eq_pterm ptindx="FB4_17_3"/></clk><reset><fastsig signal="RESETn"/></reset><oe><eq_pterm ptindx="FB4_17_4"/></oe><prld ptindx="GND"/></equation><equation id="M_Sn0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="FB4_18_1"/><eq_pterm ptindx="FB4_18_2"/></d2><clk><eq_pterm ptindx="FB4_18_3"/></clk><reset><fastsig signal="RESETn"/></reset><prld ptindx="GND"/></equation></fblock><vcc/><gnd/><compOpts loc="ON" part="xc9572xl-10-VQ64" prld="LOW" slew="FAST" mlopt="ON" power="STD" gsropt="ON" gtsopt="ON" inputs="54" keepio="OFF" pterms="25" unused="FLOAT" exhaust="OFF" gclkopt="ON" wysiwyg="OFF" ignorets="OFF" optimize="SPEED" terminate="KEEPER"/><specSig value="DSP_D&lt;0&gt;.PIN" signal="DSP_D0PIN_SPECSIG"/><specSig value="DSP_A&lt;1&gt;" signal="DSP_A1_SPECSIG"/><specSig value="DSP_A&lt;0&gt;" signal="DSP_A0_SPECSIG"/><specSig value="DSP_A&lt;2&gt;" signal="DSP_A2_SPECSIG"/><specSig value="FSc&lt;0&gt;.PIN" signal="FSc0PIN_SPECSIG"/><specSig value="DSP_D&lt;1&gt;.PIN" signal="DSP_D1PIN_SPECSIG"/><specSig value="DCLK&lt;0&gt;.PIN" signal="DCLK0PIN_SPECSIG"/><specSig value="BCLK&lt;0&gt;.PIN" signal="BCLK0PIN_SPECSIG"/><specSig value="DR&lt;0&gt;" signal="DR0_SPECSIG"/><specSig value="DR&lt;1&gt;" signal="DR1_SPECSIG"/><specSig value="DCLK&lt;1&gt;.PIN" signal="DCLK1PIN_SPECSIG"/><specSig value="BR&lt;1&gt;" signal="BR1_SPECSIG"/><specSig value="DSP_BX&lt;0&gt;" signal="DSP_BX0_SPECSIG"/><specSig value="BR&lt;0&gt;" signal="BR0_SPECSIG"/><specSig value="DSP_BX&lt;1&gt;" signal="DSP_BX1_SPECSIG"/><specSig value="BCLK&lt;1&gt;.PIN" signal="BCLK1PIN_SPECSIG"/><specSig value="FSc&lt;1&gt;.PIN" signal="FSc1PIN_SPECSIG"/><specSig value="FSb&lt;1&gt;" signal="FSb1_SPECSIG"/><specSig value="FSa&lt;1&gt;" signal="FSa1_SPECSIG"/><specSig value="I/O" signal="IO_SPECSIG"/><specSig value="FSc&lt;1&gt;" signal="FSc1_SPECSIG"/><specSig value="DSP_D&lt;0&gt;" signal="DSP_D0_SPECSIG"/><specSig value="DSP_D&lt;1&gt;" signal="DSP_D1_SPECSIG"/><specSig value="DSP_BFS&lt;1&gt;" signal="DSP_BFS1_SPECSIG"/><specSig value="DCLK&lt;1&gt;" signal="DCLK1_SPECSIG"/><specSig value="DX&lt;1&gt;" signal="DX1_SPECSIG"/><specSig value="CCSn&lt;1&gt;" signal="CCSn1_SPECSIG"/><specSig value="GSR/I" signal="GSRI_SPECSIG"/><specSig value="MCLK&lt;1&gt;" signal="MCLK1_SPECSIG"/><specSig value="BX&lt;1&gt;" signal="BX1_SPECSIG"/><specSig value="BCLK&lt;1&gt;" signal="BCLK1_SPECSIG"/><specSig value="DSP_BCLK&lt;1&gt;" signal="DSP_BCLK1_SPECSIG"/><specSig value="DSP_BFS&lt;0&gt;" signal="DSP_BFS0_SPECSIG"/><specSig value="DSP_BCLK&lt;0&gt;" signal="DSP_BCLK0_SPECSIG"/><specSig value="DSP_INTn&lt;1&gt;" signal="DSP_INTn1_SPECSIG"/><specSig value="DSP_BR&lt;1&gt;" signal="DSP_BR1_SPECSIG"/><specSig value="DSP_INTn&lt;0&gt;" signal="DSP_INTn0_SPECSIG"/><specSig value="LEDY&lt;0&gt;" signal="LEDY0_SPECSIG"/><specSig value="DSP_BR&lt;0&gt;" signal="DSP_BR0_SPECSIG"/><specSig value="LEDG&lt;0&gt;" signal="LEDG0_SPECSIG"/><specSig value="DX&lt;0&gt;" signal="DX0_SPECSIG"/><specSig value="MCLK&lt;0&gt;" signal="MCLK0_SPECSIG"/><specSig value="DCLK&lt;0&gt;" signal="DCLK0_SPECSIG"/><specSig value="BCLK&lt;0&gt;" signal="BCLK0_SPECSIG"/><specSig value="CCSn&lt;0&gt;" signal="CCSn0_SPECSIG"/><specSig value="FSa&lt;0&gt;" signal="FSa0_SPECSIG"/><specSig value="BX&lt;0&gt;" signal="BX0_SPECSIG"/><specSig value="FSc&lt;0&gt;" signal="FSc0_SPECSIG"/><specSig value="FSb&lt;0&gt;" signal="FSb0_SPECSIG"/><specSig value="LEDY&lt;1&gt;" signal="LEDY1_SPECSIG"/><specSig value="LEDG&lt;1&gt;" signal="LEDG1_SPECSIG"/><specSig value="M_Sn&lt;0&gt;" signal="M_Sn0_SPECSIG"/><specSig value="M_Sn&lt;1&gt;" signal="M_Sn1_SPECSIG"/><specSig value="i_DR&lt;0&gt;" signal="i_DR0_SPECSIG"/><specSig value="i_DR&lt;1&gt;" signal="i_DR1_SPECSIG"/><specSig value="CNT&lt;3&gt;" signal="CNT3_SPECSIG"/><specSig value="CNT&lt;1&gt;" signal="CNT1_SPECSIG"/><specSig value="CNT&lt;0&gt;" signal="CNT0_SPECSIG"/><specSig value="CNT&lt;10&gt;" signal="CNT10_SPECSIG"/><specSig value="CNT&lt;4&gt;" signal="CNT4_SPECSIG"/><specSig value="CNT&lt;5&gt;" signal="CNT5_SPECSIG"/><specSig value="CNT&lt;6&gt;" signal="CNT6_SPECSIG"/><specSig value="CNT&lt;7&gt;" signal="CNT7_SPECSIG"/><specSig value="CNT&lt;8&gt;" signal="CNT8_SPECSIG"/></document>
