Timing Analyzer report for switch_debounce
Sun Jan 09 18:29:04 2022
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:U0|new_clk'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:U0|new_clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_divider:U0|new_clk'
 25. Slow 1200mV 0C Model Hold: 'clk_divider:U0|new_clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_divider:U0|new_clk'
 35. Fast 1200mV 0C Model Hold: 'clk_divider:U0|new_clk'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; switch_debounce                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-8         ;   0.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                         ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; Clock Name             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                    ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+
; clk                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                    ;
; clk_divider:U0|new_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U0|new_clk } ;
+------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                     ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 191.83 MHz ; 191.83 MHz      ; clk                    ;                                                ;
; 835.42 MHz ; 402.09 MHz      ; clk_divider:U0|new_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary             ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -4.213 ; -79.144       ;
; clk_divider:U0|new_clk ; -0.197 ; -0.197        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk_divider:U0|new_clk ; 0.726 ; 0.000         ;
; clk                    ; 0.761 ; 0.000         ;
+------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------------+--------+-----------------+
; Clock                  ; Slack  ; End Point TNS   ;
+------------------------+--------+-----------------+
; clk                    ; -3.000 ; -52.071         ;
; clk_divider:U0|new_clk ; -1.487 ; -2.974          ;
+------------------------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.213 ; clk_divider:U0|count[6]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.134      ;
; -4.148 ; clk_divider:U0|count[7]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 5.069      ;
; -4.093 ; clk_divider:U0|count[27] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 5.015      ;
; -4.042 ; clk_divider:U0|count[11] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.963      ;
; -4.019 ; clk_divider:U0|count[24] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.941      ;
; -4.002 ; clk_divider:U0|count[16] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.924      ;
; -3.991 ; clk_divider:U0|count[20] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.913      ;
; -3.954 ; clk_divider:U0|count[25] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.876      ;
; -3.953 ; clk_divider:U0|count[19] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.875      ;
; -3.944 ; clk_divider:U0|count[5]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.865      ;
; -3.937 ; clk_divider:U0|count[30] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.859      ;
; -3.932 ; clk_divider:U0|count[0]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.853      ;
; -3.909 ; clk_divider:U0|count[2]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.830      ;
; -3.892 ; clk_divider:U0|count[29] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.814      ;
; -3.881 ; clk_divider:U0|count[15] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.802      ;
; -3.866 ; clk_divider:U0|count[12] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.787      ;
; -3.834 ; clk_divider:U0|count[31] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.756      ;
; -3.828 ; clk_divider:U0|count[10] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.749      ;
; -3.808 ; clk_divider:U0|count[8]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.729      ;
; -3.778 ; clk_divider:U0|count[21] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.700      ;
; -3.774 ; clk_divider:U0|count[4]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.695      ;
; -3.755 ; clk_divider:U0|count[13] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.676      ;
; -3.747 ; clk_divider:U0|count[18] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.669      ;
; -3.736 ; clk_divider:U0|count[22] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.658      ;
; -3.671 ; clk_divider:U0|count[9]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.592      ;
; -3.660 ; clk_divider:U0|count[3]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.581      ;
; -3.640 ; clk_divider:U0|count[17] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.562      ;
; -3.634 ; clk_divider:U0|count[26] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.556      ;
; -3.571 ; clk_divider:U0|count[14] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.492      ;
; -3.551 ; clk_divider:U0|count[1]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.472      ;
; -3.533 ; clk_divider:U0|count[28] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.455      ;
; -3.361 ; clk_divider:U0|count[23] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.079     ; 4.283      ;
; -3.128 ; clk_divider:U0|count[27] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.050      ;
; -3.125 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.045      ;
; -3.123 ; clk_divider:U0|count[27] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.045      ;
; -3.089 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.009      ;
; -3.059 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.979      ;
; -3.054 ; clk_divider:U0|count[24] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.976      ;
; -3.049 ; clk_divider:U0|count[24] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.971      ;
; -3.037 ; clk_divider:U0|count[16] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.959      ;
; -3.032 ; clk_divider:U0|count[16] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.954      ;
; -3.018 ; clk_divider:U0|count[20] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.940      ;
; -3.013 ; clk_divider:U0|count[20] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.935      ;
; -3.011 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.932      ;
; -2.997 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.918      ;
; -2.997 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.917      ;
; -2.996 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.916      ;
; -2.993 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.914      ;
; -2.989 ; clk_divider:U0|count[25] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.911      ;
; -2.988 ; clk_divider:U0|count[19] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.910      ;
; -2.984 ; clk_divider:U0|count[25] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.906      ;
; -2.983 ; clk_divider:U0|count[19] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.905      ;
; -2.979 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.899      ;
; -2.973 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.893      ;
; -2.972 ; clk_divider:U0|count[30] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.894      ;
; -2.967 ; clk_divider:U0|count[30] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.889      ;
; -2.967 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.887      ;
; -2.961 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.882      ;
; -2.943 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.863      ;
; -2.941 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.861      ;
; -2.927 ; clk_divider:U0|count[29] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.849      ;
; -2.922 ; clk_divider:U0|count[29] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.844      ;
; -2.919 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.840      ;
; -2.918 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.839      ;
; -2.913 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.833      ;
; -2.911 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.831      ;
; -2.904 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.825      ;
; -2.900 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.821      ;
; -2.863 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.784      ;
; -2.862 ; clk_divider:U0|count[31] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.784      ;
; -2.857 ; clk_divider:U0|count[31] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.779      ;
; -2.855 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.775      ;
; -2.851 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.771      ;
; -2.850 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.770      ;
; -2.847 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.768      ;
; -2.833 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.753      ;
; -2.830 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.750      ;
; -2.827 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.747      ;
; -2.821 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.741      ;
; -2.809 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.730      ;
; -2.797 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.717      ;
; -2.795 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.715      ;
; -2.793 ; clk_divider:U0|count[21] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.715      ;
; -2.788 ; clk_divider:U0|count[21] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.710      ;
; -2.777 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.698      ;
; -2.768 ; clk_divider:U0|count[11] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.689      ;
; -2.767 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.687      ;
; -2.765 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.764 ; clk_divider:U0|count[11] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.685      ;
; -2.758 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.679      ;
; -2.752 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[12] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.673      ;
; -2.750 ; clk_divider:U0|count[18] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.672      ;
; -2.745 ; clk_divider:U0|count[18] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.667      ;
; -2.739 ; clk_divider:U0|count[22] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.661      ;
; -2.734 ; clk_divider:U0|count[22] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.656      ;
; -2.728 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.649      ;
; -2.724 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 3.645      ;
; -2.721 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[10] ; clk          ; clk         ; 1.000        ; -0.080     ; 3.642      ;
; -2.709 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.629      ;
; -2.705 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.625      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U0|new_clk'                                                                     ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; -0.197 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 1.000        ; -0.080     ; 1.118      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U0|new_clk'                                                                     ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.726 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 0.000        ; 0.080      ; 1.018      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                           ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; 0.761 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; clk_divider:U0|count[19] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:U0|count[11] ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[1]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; clk_divider:U0|count[29] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:U0|count[27] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:U0|count[21] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; clk_divider:U0|count[17] ; clk_divider:U0|count[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; clk_divider:U0|count[31] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:U0|count[16] ; clk_divider:U0|count[16] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; clk_divider:U0|count[23] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:U0|count[25] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:U0|count[22] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:U0|count[18] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; clk_divider:U0|count[30] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:U0|count[20] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; clk_divider:U0|count[28] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_divider:U0|count[26] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; clk_divider:U0|count[24] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 1.116 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.408      ;
; 1.117 ; clk_divider:U0|count[17] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; clk_divider:U0|count[19] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; clk_divider:U0|count[21] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_divider:U0|count[29] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; clk_divider:U0|count[27] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; clk_divider:U0|count[25] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; clk_divider:U0|count[23] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.125 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; clk_divider:U0|count[16] ; clk_divider:U0|count[17] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; clk_divider:U0|count[18] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; clk_divider:U0|count[22] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; clk_divider:U0|count[20] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; clk_divider:U0|count[30] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; clk_divider:U0|count[28] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; clk_divider:U0|count[26] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; clk_divider:U0|count[24] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.129 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[1]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.421      ;
; 1.134 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; clk_divider:U0|count[16] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; clk_divider:U0|count[18] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; clk_divider:U0|count[22] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; clk_divider:U0|count[20] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; clk_divider:U0|count[28] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; clk_divider:U0|count[26] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; clk_divider:U0|count[24] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.247 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; clk_divider:U0|count[17] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; clk_divider:U0|count[19] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_divider:U0|count[21] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_divider:U0|count[29] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; clk_divider:U0|count[27] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; clk_divider:U0|count[25] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; clk_divider:U0|count[23] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.256 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; clk_divider:U0|count[17] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.257 ; clk_divider:U0|count[19] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; clk_divider:U0|count[21] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; clk_divider:U0|count[27] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; clk_divider:U0|count[25] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; clk_divider:U0|count[23] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.551      ;
; 1.265 ; clk_divider:U0|count[16] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; clk_divider:U0|count[18] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; clk_divider:U0|count[22] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.559      ;
; 1.267 ; clk_divider:U0|count[20] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; clk_divider:U0|count[28] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; clk_divider:U0|count[26] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; clk_divider:U0|count[24] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.269 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.561      ;
; 1.274 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; clk_divider:U0|count[16] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; clk_divider:U0|count[18] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; clk_divider:U0|count[22] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; clk_divider:U0|count[20] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.568      ;
; 1.277 ; clk_divider:U0|count[26] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.569      ;
; 1.277 ; clk_divider:U0|count[24] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.569      ;
; 1.278 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.570      ;
; 1.320 ; clk_divider:U0|new_clk   ; clk_divider:U0|new_clk   ; clk_divider:U0|new_clk ; clk         ; 0.000        ; 2.587      ; 4.410      ;
; 1.335 ; clk_divider:U0|count[10] ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.627      ;
; 1.376 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.668      ;
; 1.378 ; clk_divider:U0|count[15] ; clk_divider:U0|count[16] ; clk                    ; clk         ; 0.000        ; 0.079      ; 1.669      ;
; 1.387 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.679      ;
; 1.388 ; clk_divider:U0|count[17] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.388 ; clk_divider:U0|count[19] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.080      ; 1.680      ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                      ;
+------------+-----------------+------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name             ; Note                                           ;
+------------+-----------------+------------------------+------------------------------------------------+
; 203.71 MHz ; 203.71 MHz      ; clk                    ;                                                ;
; 912.41 MHz ; 402.09 MHz      ; clk_divider:U0|new_clk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -3.909 ; -67.894       ;
; clk_divider:U0|new_clk ; -0.096 ; -0.096        ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk_divider:U0|new_clk ; 0.668 ; 0.000         ;
; clk                    ; 0.705 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -52.071        ;
; clk_divider:U0|new_clk ; -1.487 ; -2.974         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.909 ; clk_divider:U0|count[6]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.839      ;
; -3.844 ; clk_divider:U0|count[7]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.774      ;
; -3.794 ; clk_divider:U0|count[27] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.725      ;
; -3.747 ; clk_divider:U0|count[11] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.677      ;
; -3.721 ; clk_divider:U0|count[24] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.652      ;
; -3.709 ; clk_divider:U0|count[16] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.640      ;
; -3.701 ; clk_divider:U0|count[20] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.632      ;
; -3.697 ; clk_divider:U0|count[2]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.627      ;
; -3.667 ; clk_divider:U0|count[19] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.598      ;
; -3.658 ; clk_divider:U0|count[5]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.588      ;
; -3.657 ; clk_divider:U0|count[25] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.588      ;
; -3.654 ; clk_divider:U0|count[30] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.585      ;
; -3.643 ; clk_divider:U0|count[0]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.573      ;
; -3.615 ; clk_divider:U0|count[29] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.546      ;
; -3.583 ; clk_divider:U0|count[12] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.513      ;
; -3.580 ; clk_divider:U0|count[15] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.510      ;
; -3.564 ; clk_divider:U0|count[10] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.494      ;
; -3.561 ; clk_divider:U0|count[31] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.492      ;
; -3.549 ; clk_divider:U0|count[8]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.479      ;
; -3.518 ; clk_divider:U0|count[21] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.449      ;
; -3.515 ; clk_divider:U0|count[4]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.445      ;
; -3.497 ; clk_divider:U0|count[18] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.428      ;
; -3.485 ; clk_divider:U0|count[13] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.415      ;
; -3.465 ; clk_divider:U0|count[22] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.396      ;
; -3.420 ; clk_divider:U0|count[9]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.350      ;
; -3.415 ; clk_divider:U0|count[3]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.345      ;
; -3.393 ; clk_divider:U0|count[17] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.324      ;
; -3.386 ; clk_divider:U0|count[26] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.317      ;
; -3.352 ; clk_divider:U0|count[14] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.282      ;
; -3.309 ; clk_divider:U0|count[1]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.072     ; 4.239      ;
; -3.293 ; clk_divider:U0|count[28] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.224      ;
; -3.139 ; clk_divider:U0|count[23] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.071     ; 4.070      ;
; -2.816 ; clk_divider:U0|count[27] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.747      ;
; -2.811 ; clk_divider:U0|count[27] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.742      ;
; -2.743 ; clk_divider:U0|count[24] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.674      ;
; -2.738 ; clk_divider:U0|count[24] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.669      ;
; -2.731 ; clk_divider:U0|count[16] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.662      ;
; -2.726 ; clk_divider:U0|count[16] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.657      ;
; -2.721 ; clk_divider:U0|count[20] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.652      ;
; -2.716 ; clk_divider:U0|count[20] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.647      ;
; -2.695 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.625      ;
; -2.692 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.622      ;
; -2.678 ; clk_divider:U0|count[25] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.609      ;
; -2.677 ; clk_divider:U0|count[19] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.608      ;
; -2.676 ; clk_divider:U0|count[30] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.607      ;
; -2.673 ; clk_divider:U0|count[25] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.604      ;
; -2.672 ; clk_divider:U0|count[19] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.603      ;
; -2.671 ; clk_divider:U0|count[30] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.602      ;
; -2.654 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.583      ;
; -2.641 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.571      ;
; -2.637 ; clk_divider:U0|count[29] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.568      ;
; -2.632 ; clk_divider:U0|count[29] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.563      ;
; -2.620 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.550      ;
; -2.603 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.532      ;
; -2.600 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.530      ;
; -2.597 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.527      ;
; -2.571 ; clk_divider:U0|count[31] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.502      ;
; -2.566 ; clk_divider:U0|count[31] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.497      ;
; -2.564 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.493      ;
; -2.563 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.493      ;
; -2.556 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.486      ;
; -2.528 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.457      ;
; -2.525 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.454      ;
; -2.521 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.450      ;
; -2.518 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.447      ;
; -2.517 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.446      ;
; -2.512 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.442      ;
; -2.509 ; clk_divider:U0|count[21] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.440      ;
; -2.504 ; clk_divider:U0|count[21] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.435      ;
; -2.496 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.426      ;
; -2.489 ; clk_divider:U0|count[11] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.419      ;
; -2.487 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.417      ;
; -2.486 ; clk_divider:U0|count[11] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.416      ;
; -2.483 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.413      ;
; -2.482 ; clk_divider:U0|count[18] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.413      ;
; -2.477 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.406      ;
; -2.477 ; clk_divider:U0|count[18] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.408      ;
; -2.474 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.403      ;
; -2.464 ; clk_divider:U0|count[22] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.395      ;
; -2.459 ; clk_divider:U0|count[22] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.390      ;
; -2.438 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.367      ;
; -2.435 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.364      ;
; -2.434 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.364      ;
; -2.415 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[12] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.345      ;
; -2.402 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.331      ;
; -2.399 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.329      ;
; -2.399 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.328      ;
; -2.399 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.328      ;
; -2.396 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.326      ;
; -2.396 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.325      ;
; -2.395 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.324      ;
; -2.393 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.323      ;
; -2.392 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.322      ;
; -2.392 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.321      ;
; -2.391 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.320      ;
; -2.378 ; clk_divider:U0|count[17] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.309      ;
; -2.377 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.307      ;
; -2.374 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.304      ;
; -2.373 ; clk_divider:U0|count[17] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.304      ;
; -2.371 ; clk_divider:U0|count[26] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.071     ; 3.302      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U0|new_clk'                                                                      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; -0.096 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 1.000        ; -0.072     ; 1.026      ;
+--------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U0|new_clk'                                                                      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.668 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 0.000        ; 0.072      ; 0.935      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clk_divider:U0|count[29] ; clk_divider:U0|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:U0|count[21] ; clk_divider:U0|count[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:U0|count[19] ; clk_divider:U0|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; clk_divider:U0|count[11] ; clk_divider:U0|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clk_divider:U0|count[27] ; clk_divider:U0|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:U0|count[17] ; clk_divider:U0|count[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clk_divider:U0|count[31] ; clk_divider:U0|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:U0|count[22] ; clk_divider:U0|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; clk_divider:U0|count[23] ; clk_divider:U0|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:U0|count[25] ; clk_divider:U0|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clk_divider:U0|count[16] ; clk_divider:U0|count[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clk_divider:U0|count[18] ; clk_divider:U0|count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clk_divider:U0|count[28] ; clk_divider:U0|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:U0|count[30] ; clk_divider:U0|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:U0|count[26] ; clk_divider:U0|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:U0|count[20] ; clk_divider:U0|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; clk_divider:U0|count[24] ; clk_divider:U0|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 1.026 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.027 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; clk_divider:U0|count[22] ; clk_divider:U0|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; clk_divider:U0|count[16] ; clk_divider:U0|count[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_divider:U0|count[21] ; clk_divider:U0|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_divider:U0|count[29] ; clk_divider:U0|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clk_divider:U0|count[19] ; clk_divider:U0|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clk_divider:U0|count[20] ; clk_divider:U0|count[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_divider:U0|count[18] ; clk_divider:U0|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clk_divider:U0|count[27] ; clk_divider:U0|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clk_divider:U0|count[28] ; clk_divider:U0|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_divider:U0|count[26] ; clk_divider:U0|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_divider:U0|count[30] ; clk_divider:U0|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; clk_divider:U0|count[24] ; clk_divider:U0|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; clk_divider:U0|count[17] ; clk_divider:U0|count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; clk_divider:U0|count[25] ; clk_divider:U0|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; clk_divider:U0|count[23] ; clk_divider:U0|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.041 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.308      ;
; 1.042 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.042 ; clk_divider:U0|count[22] ; clk_divider:U0|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.044 ; clk_divider:U0|count[16] ; clk_divider:U0|count[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; clk_divider:U0|count[18] ; clk_divider:U0|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; clk_divider:U0|count[20] ; clk_divider:U0|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; clk_divider:U0|count[28] ; clk_divider:U0|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; clk_divider:U0|count[26] ; clk_divider:U0|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; clk_divider:U0|count[24] ; clk_divider:U0|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.121 ; clk_divider:U0|count[19] ; clk_divider:U0|count[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; clk_divider:U0|count[27] ; clk_divider:U0|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; clk_divider:U0|count[29] ; clk_divider:U0|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; clk_divider:U0|count[21] ; clk_divider:U0|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.126 ; clk_divider:U0|count[17] ; clk_divider:U0|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; clk_divider:U0|count[25] ; clk_divider:U0|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; clk_divider:U0|count[23] ; clk_divider:U0|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.149 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; clk_divider:U0|count[22] ; clk_divider:U0|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; clk_divider:U0|count[21] ; clk_divider:U0|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clk_divider:U0|count[19] ; clk_divider:U0|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clk_divider:U0|count[16] ; clk_divider:U0|count[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; clk_divider:U0|count[27] ; clk_divider:U0|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; clk_divider:U0|count[18] ; clk_divider:U0|count[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; clk_divider:U0|count[20] ; clk_divider:U0|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; clk_divider:U0|count[26] ; clk_divider:U0|count[29] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; clk_divider:U0|count[28] ; clk_divider:U0|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; clk_divider:U0|count[17] ; clk_divider:U0|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; clk_divider:U0|count[24] ; clk_divider:U0|count[27] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; clk_divider:U0|count[25] ; clk_divider:U0|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; clk_divider:U0|count[23] ; clk_divider:U0|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.163 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.430      ;
; 1.164 ; clk_divider:U0|count[22] ; clk_divider:U0|count[26] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; clk_divider:U0|count[16] ; clk_divider:U0|count[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.167 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.167 ; clk_divider:U0|count[18] ; clk_divider:U0|count[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.434      ;
; 1.168 ; clk_divider:U0|count[20] ; clk_divider:U0|count[24] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.168 ; clk_divider:U0|count[26] ; clk_divider:U0|count[30] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.169 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.436      ;
; 1.169 ; clk_divider:U0|count[24] ; clk_divider:U0|count[28] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.436      ;
; 1.194 ; clk_divider:U0|count[10] ; clk_divider:U0|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.461      ;
; 1.242 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.509      ;
; 1.243 ; clk_divider:U0|count[19] ; clk_divider:U0|count[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; clk_divider:U0|count[27] ; clk_divider:U0|count[31] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.511      ;
; 1.244 ; clk_divider:U0|count[21] ; clk_divider:U0|count[25] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.511      ;
; 1.248 ; clk_divider:U0|count[17] ; clk_divider:U0|count[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.515      ;
; 1.249 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.516      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary              ;
+------------------------+--------+---------------+
; Clock                  ; Slack  ; End Point TNS ;
+------------------------+--------+---------------+
; clk                    ; -1.242 ; -16.360       ;
; clk_divider:U0|new_clk ; 0.500  ; 0.000         ;
+------------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+------------------------+-------+---------------+
; Clock                  ; Slack ; End Point TNS ;
+------------------------+-------+---------------+
; clk_divider:U0|new_clk ; 0.280 ; 0.000         ;
; clk                    ; 0.304 ; 0.000         ;
+------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------------+--------+----------------+
; Clock                  ; Slack  ; End Point TNS  ;
+------------------------+--------+----------------+
; clk                    ; -3.000 ; -38.122        ;
; clk_divider:U0|new_clk ; -1.000 ; -2.000         ;
+------------------------+--------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.242 ; clk_divider:U0|count[6]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.194      ;
; -1.213 ; clk_divider:U0|count[7]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.165      ;
; -1.176 ; clk_divider:U0|count[5]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.127      ;
; -1.166 ; clk_divider:U0|count[27] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.118      ;
; -1.156 ; clk_divider:U0|count[15] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.107      ;
; -1.155 ; clk_divider:U0|count[12] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.106      ;
; -1.148 ; clk_divider:U0|count[11] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.100      ;
; -1.140 ; clk_divider:U0|count[20] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.092      ;
; -1.135 ; clk_divider:U0|count[16] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.087      ;
; -1.134 ; clk_divider:U0|count[24] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.086      ;
; -1.129 ; clk_divider:U0|count[2]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.081      ;
; -1.120 ; clk_divider:U0|count[19] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.072      ;
; -1.115 ; clk_divider:U0|count[25] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.067      ;
; -1.114 ; clk_divider:U0|count[10] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.065      ;
; -1.103 ; clk_divider:U0|count[0]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.055      ;
; -1.098 ; clk_divider:U0|count[30] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.050      ;
; -1.093 ; clk_divider:U0|count[13] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 2.044      ;
; -1.079 ; clk_divider:U0|count[29] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.031      ;
; -1.056 ; clk_divider:U0|count[31] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.008      ;
; -1.055 ; clk_divider:U0|count[4]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.007      ;
; -1.050 ; clk_divider:U0|count[8]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 2.002      ;
; -1.037 ; clk_divider:U0|count[21] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.989      ;
; -1.032 ; clk_divider:U0|count[18] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.984      ;
; -1.019 ; clk_divider:U0|count[14] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.970      ;
; -1.018 ; clk_divider:U0|count[22] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.970      ;
; -0.990 ; clk_divider:U0|count[9]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.942      ;
; -0.984 ; clk_divider:U0|count[17] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.936      ;
; -0.981 ; clk_divider:U0|count[26] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.933      ;
; -0.976 ; clk_divider:U0|count[3]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.928      ;
; -0.927 ; clk_divider:U0|count[1]  ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.879      ;
; -0.924 ; clk_divider:U0|count[28] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.876      ;
; -0.850 ; clk_divider:U0|count[23] ; clk_divider:U0|new_clk   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.802      ;
; -0.839 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.790      ;
; -0.835 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.786      ;
; -0.829 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.780      ;
; -0.800 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.750      ;
; -0.796 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.746      ;
; -0.792 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.743      ;
; -0.771 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.722      ;
; -0.768 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.719      ;
; -0.767 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.718      ;
; -0.764 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.715      ;
; -0.761 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.712      ;
; -0.758 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.709      ;
; -0.743 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.695      ;
; -0.732 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.728 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.678      ;
; -0.724 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.675      ;
; -0.719 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.670      ;
; -0.707 ; clk_divider:U0|count[27] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.658      ;
; -0.704 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.655      ;
; -0.703 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.654      ;
; -0.702 ; clk_divider:U0|count[27] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.653      ;
; -0.700 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.651      ;
; -0.700 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.652      ;
; -0.699 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.650      ;
; -0.697 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.649      ;
; -0.696 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.647      ;
; -0.693 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.644      ;
; -0.690 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.641      ;
; -0.690 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.641      ;
; -0.687 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.639      ;
; -0.685 ; clk_divider:U0|count[20] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.636      ;
; -0.679 ; clk_divider:U0|count[20] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.630      ;
; -0.676 ; clk_divider:U0|count[16] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.627      ;
; -0.675 ; clk_divider:U0|count[24] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.626      ;
; -0.672 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.624      ;
; -0.671 ; clk_divider:U0|count[16] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.622      ;
; -0.670 ; clk_divider:U0|count[24] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.621      ;
; -0.664 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.614      ;
; -0.661 ; clk_divider:U0|count[19] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.612      ;
; -0.660 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.658 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.609      ;
; -0.656 ; clk_divider:U0|count[25] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.656 ; clk_divider:U0|count[19] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.652 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.651 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[28] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.651 ; clk_divider:U0|count[25] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.602      ;
; -0.643 ; clk_divider:U0|count[30] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.594      ;
; -0.637 ; clk_divider:U0|count[30] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.588      ;
; -0.636 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.636 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.587      ;
; -0.635 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.586      ;
; -0.632 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[30] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.632 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[24] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.582      ;
; -0.628 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[26] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.579      ;
; -0.627 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[14] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.579      ;
; -0.626 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.578      ;
; -0.625 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[25] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.576      ;
; -0.624 ; clk_divider:U0|count[29] ; clk_divider:U0|count[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.575      ;
; -0.623 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.575      ;
; -0.622 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[31] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[29] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.622 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[27] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.573      ;
; -0.618 ; clk_divider:U0|count[29] ; clk_divider:U0|count[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.569      ;
; -0.616 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[15] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.568      ;
; -0.608 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.560      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U0|new_clk'                                                                     ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.500 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 1.000        ; -0.036     ; 0.451      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U0|new_clk'                                                                      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+
; 0.280 ; d_ff:D0|Q ; d_ff:D1|Q ; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 0.000        ; 0.036      ; 0.400      ;
+-------+-----------+-----------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                            ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+
; 0.304 ; clk_divider:U0|count[31] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_divider:U0|count[29] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[27] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[21] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[19] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[17] ; clk_divider:U0|count[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[11] ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[1]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clk_divider:U0|count[23] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U0|count[25] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U0|count[22] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U0|count[16] ; clk_divider:U0|count[16] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_divider:U0|count[30] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:U0|count[24] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:U0|count[20] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:U0|count[18] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clk_divider:U0|count[28] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_divider:U0|count[26] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.410 ; clk_divider:U0|new_clk   ; clk_divider:U0|new_clk   ; clk_divider:U0|new_clk ; clk         ; 0.000        ; 1.173      ; 1.802      ;
; 0.453 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clk_divider:U0|count[21] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:U0|count[29] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:U0|count[19] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:U0|count[17] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:U0|count[27] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; clk_divider:U0|count[23] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_divider:U0|count[25] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; clk_divider:U0|count[16] ; clk_divider:U0|count[17] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_divider:U0|count[22] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; clk_divider:U0|count[30] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_divider:U0|count[20] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_divider:U0|count[18] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clk_divider:U0|count[24] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; clk_divider:U0|count[28] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:U0|count[26] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[1]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; clk_divider:U0|count[16] ; clk_divider:U0|count[18] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; clk_divider:U0|count[22] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_divider:U0|count[20] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_divider:U0|count[18] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; clk_divider:U0|count[24] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; clk_divider:U0|count[28] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; clk_divider:U0|count[26] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[21] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[29] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[19] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[17] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clk_divider:U0|count[27] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; clk_divider:U0|count[9]  ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clk_divider:U0|count[23] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clk_divider:U0|count[25] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; clk_divider:U0|count[1]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_divider:U0|count[21] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_divider:U0|count[19] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_divider:U0|count[17] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clk_divider:U0|count[27] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; clk_divider:U0|count[23] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clk_divider:U0|count[25] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.529 ; clk_divider:U0|count[6]  ; clk_divider:U0|count[9]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; clk_divider:U0|count[16] ; clk_divider:U0|count[19] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; clk_divider:U0|count[8]  ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; clk_divider:U0|count[22] ; clk_divider:U0|count[25] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; clk_divider:U0|count[20] ; clk_divider:U0|count[23] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; clk_divider:U0|count[18] ; clk_divider:U0|count[21] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; clk_divider:U0|count[24] ; clk_divider:U0|count[27] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; clk_divider:U0|count[28] ; clk_divider:U0|count[31] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; clk_divider:U0|count[26] ; clk_divider:U0|count[29] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; clk_divider:U0|count[2]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[3]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; clk_divider:U0|count[16] ; clk_divider:U0|count[20] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; clk_divider:U0|count[22] ; clk_divider:U0|count[26] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; clk_divider:U0|count[4]  ; clk_divider:U0|count[8]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; clk_divider:U0|count[20] ; clk_divider:U0|count[24] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; clk_divider:U0|count[18] ; clk_divider:U0|count[22] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; clk_divider:U0|count[24] ; clk_divider:U0|count[28] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; clk_divider:U0|count[26] ; clk_divider:U0|count[30] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; clk_divider:U0|count[0]  ; clk_divider:U0|count[4]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; clk_divider:U0|count[5]  ; clk_divider:U0|count[6]  ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.658      ;
; 0.541 ; clk_divider:U0|count[15] ; clk_divider:U0|count[16] ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.660      ;
; 0.549 ; clk_divider:U0|count[10] ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.668      ;
; 0.551 ; clk_divider:U0|count[14] ; clk_divider:U0|count[16] ; clk                    ; clk         ; 0.000        ; 0.035      ; 0.670      ;
; 0.582 ; clk_divider:U0|count[3]  ; clk_divider:U0|count[7]  ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; clk_divider:U0|count[7]  ; clk_divider:U0|count[11] ; clk                    ; clk         ; 0.000        ; 0.036      ; 0.703      ;
+-------+--------------------------+--------------------------+------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Clock                   ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack        ; -4.213  ; 0.280 ; N/A      ; N/A     ; -3.000              ;
;  clk                    ; -4.213  ; 0.304 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:U0|new_clk ; -0.197  ; 0.280 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS         ; -79.341 ; 0.0   ; 0.0      ; 0.0     ; -55.045             ;
;  clk                    ; -79.144 ; 0.000 ; N/A      ; N/A     ; -52.071             ;
;  clk_divider:U0|new_clk ; -0.197  ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+-------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; db_sw         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; db_sw         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; db_sw         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; db_sw         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------+
; Setup Transfers                                                                             ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 816      ; 0        ; 0        ; 0        ;
; clk_divider:U0|new_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 1        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------+
; Hold Transfers                                                                              ;
+------------------------+------------------------+----------+----------+----------+----------+
; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------+------------------------+----------+----------+----------+----------+
; clk                    ; clk                    ; 816      ; 0        ; 0        ; 0        ;
; clk_divider:U0|new_clk ; clk                    ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; 1        ; 0        ; 0        ; 0        ;
+------------------------+------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+------------------------+------------------------+------+-------------+
; Target                 ; Clock                  ; Type ; Status      ;
+------------------------+------------------------+------+-------------+
; clk                    ; clk                    ; Base ; Constrained ;
; clk_divider:U0|new_clk ; clk_divider:U0|new_clk ; Base ; Constrained ;
+------------------------+------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sw         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; db_sw       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; sw         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; db_sw       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Sun Jan 09 18:29:03 2022
Info: Command: quartus_sta switch_debounce -c switch_debounce
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'switch_debounce.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_divider:U0|new_clk clk_divider:U0|new_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.213             -79.144 clk 
    Info (332119):    -0.197              -0.197 clk_divider:U0|new_clk 
Info (332146): Worst-case hold slack is 0.726
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.726               0.000 clk_divider:U0|new_clk 
    Info (332119):     0.761               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -2.974 clk_divider:U0|new_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.909
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.909             -67.894 clk 
    Info (332119):    -0.096              -0.096 clk_divider:U0|new_clk 
Info (332146): Worst-case hold slack is 0.668
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.668               0.000 clk_divider:U0|new_clk 
    Info (332119):     0.705               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 clk 
    Info (332119):    -1.487              -2.974 clk_divider:U0|new_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.242             -16.360 clk 
    Info (332119):     0.500               0.000 clk_divider:U0|new_clk 
Info (332146): Worst-case hold slack is 0.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.280               0.000 clk_divider:U0|new_clk 
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.122 clk 
    Info (332119):    -1.000              -2.000 clk_divider:U0|new_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4803 megabytes
    Info: Processing ended: Sun Jan 09 18:29:04 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


