<details>

<summary><a href="https://cloud.hacktricks.xyz/pentesting-cloud/pentesting-cloud-methodology"><strong>‚òÅÔ∏è HackTricks Cloud ‚òÅÔ∏è</strong></a> -<a href="https://twitter.com/hacktricks_live"><strong>üê¶ Twitter üê¶</strong></a> - <a href="https://www.twitch.tv/hacktricks_live/schedule"><strong>üéôÔ∏è Twitch üéôÔ∏è</strong></a> - <a href="https://www.youtube.com/@hacktricks_LIVE"><strong>üé• Youtube üé•</strong></a></summary>

- Trabalha em uma **empresa de seguran√ßa cibern√©tica**? Quer ver sua **empresa anunciada no HackTricks**? ou quer ter acesso √† **√∫ltima vers√£o do PEASS ou baixar o HackTricks em PDF**? Confira os [**PLANOS DE ASSINATURA**](https://github.com/sponsors/carlospolop)!

- Descubra [**The PEASS Family**](https://opensea.io/collection/the-peass-family), nossa cole√ß√£o exclusiva de [**NFTs**](https://opensea.io/collection/the-peass-family)

- Adquira o [**swag oficial do PEASS & HackTricks**](https://peass.creator-spring.com)

- **Junte-se ao** [**üí¨**](https://emojipedia.org/speech-balloon/) [**grupo do Discord**](https://discord.gg/hRep4RUj7f) ou ao [**grupo do telegram**](https://t.me/peass) ou **siga-me** no **Twitter** [**üê¶**](https://github.com/carlospolop/hacktricks/tree/7af18b62b3bdc423e11444677a6a73d4043511e9/\[https:/emojipedia.org/bird/README.md)[**@carlospolopm**](https://twitter.com/hacktricks_live)**.**

- **Compartilhe suas t√©cnicas de hacking enviando PRs para o [reposit√≥rio hacktricks](https://github.com/carlospolop/hacktricks) e [hacktricks-cloud repo](https://github.com/carlospolop/hacktricks-cloud)**.

</details>


#

# JTAG

JTAG permite realizar uma varredura de fronteira. A varredura de fronteira analisa certos circuitos, incluindo c√©lulas e registradores de varredura de fronteira incorporados para cada pino.

O padr√£o JTAG define **comandos espec√≠ficos para conduzir varreduras de fronteira**, incluindo os seguintes:

* **BYPASS** permite testar um chip espec√≠fico sem a sobrecarga de passar por outros chips.
* **SAMPLE/PRELOAD** faz uma amostra dos dados que entram e saem do dispositivo quando ele est√° em seu modo de funcionamento normal.
* **EXTEST** define e l√™ estados de pinos.

Tamb√©m pode suportar outros comandos, como:

* **IDCODE** para identificar um dispositivo
* **INTEST** para testes internos do dispositivo

Voc√™ pode encontrar essas instru√ß√µes ao usar uma ferramenta como o JTAGulator.

## A porta de acesso ao teste

As varreduras de fronteira incluem testes dos quatro fios da **Porta de Acesso ao Teste (TAP)**, uma porta de prop√≥sito geral que fornece **acesso ao suporte de teste JTAG** incorporado em um componente. O TAP usa os seguintes cinco sinais:

* Entrada de rel√≥gio de teste (**TCK**) O TCK √© o **rel√≥gio** que define com que frequ√™ncia o controlador TAP tomar√° uma √∫nica a√ß√£o (ou seja, saltar para o pr√≥ximo estado na m√°quina de estados).
* Sele√ß√£o de modo de teste (**TMS**) A entrada TMS controla a **m√°quina de estados finita**. Em cada batida do rel√≥gio, o controlador TAP JTAG do dispositivo verifica a tens√£o no pino TMS. Se a tens√£o estiver abaixo de um determinado limite, o sinal √© considerado baixo e interpretado como 0, enquanto se a tens√£o estiver acima de um determinado limite, o sinal √© considerado alto e interpretado como 1.
* Entrada de dados de teste (**TDI**) TDI √© o pino que envia **dados para o chip por meio das c√©lulas de varredura**. Cada fornecedor √© respons√°vel por definir o protocolo de comunica√ß√£o sobre este pino, porque o JTAG n√£o define isso.
* Sa√≠da de dados de teste (**TDO**) TDO √© o pino que envia **dados para fora do chip**.
* Entrada de reset de teste (**TRST**) O reset TRST opcional redefine a m√°quina de estados finita **para um estado conhecido e bom**. Alternativamente, se o TMS for mantido em 1 por cinco ciclos de rel√≥gio consecutivos, ele invoca um reset, da mesma forma que o pino TRST faria, raz√£o pela qual o TRST √© opcional.

√Äs vezes, voc√™ poder√° encontrar esses pinos marcados na PCB. Em outras ocasi√µes, voc√™ pode precisar **encontr√°-los**.

## Identificando pinos JTAG

A maneira mais r√°pida, mas mais cara, de detectar portas JTAG √© usando o **JTAGulator**, um dispositivo criado especificamente para esse fim (embora tamb√©m possa **detectar pinouts UART**).

Ele tem **24 canais** que voc√™ pode conectar aos pinos da placa. Em seguida, ele realiza um **ataque BF** de todas as combina√ß√µes poss√≠veis enviando comandos de varredura de fronteira **IDCODE** e **BYPASS**. Se receber uma resposta, ele exibe o canal correspondente a cada sinal JTAG.

Uma maneira mais barata, mas muito mais lenta, de identificar pinouts JTAG √© usando o [**JTAGenum**](https://github.com/cyphunk/JTAGenum/) carregado em um microcontrolador compat√≠vel com Arduino.

Usando o **JTAGenum**, voc√™ primeiro **define os pinos da sonda** do dispositivo que voc√™ usar√° para a enumera√ß√£o. Voc√™ ter√° que fazer refer√™ncia ao diagrama de pinout do dispositivo e, em seguida, conectar esses pinos aos pontos de teste em seu dispositivo de destino.

Uma **terceira maneira** de identificar pinos JTAG √© **inspecionando a PCB** para um dos pinouts. Em alguns casos, as PCBs podem fornecer convenientemente a **interface Tag-Connect**, que √© uma indica√ß√£o clara de que a placa possui um conector JTAG. Voc√™ pode ver como essa interface se parece em [https://www.tag-connect.com/info/](https://www.tag-connect.com/info/). Al√©m disso, a inspe√ß√£o dos **datasheets dos chipsets na PCB** pode revelar diagramas de pinout que apontam para interfaces JTAG.

# SDW

O SWD √© um protocolo espec√≠fico da ARM projetado para depura√ß√£o.

A interface SWD requer **dois pinos**: um sinal bidirecional **SWDIO**, que √© o equivalente aos pinos **TDI e TDO** do JTAG e um rel√≥gio, e **SWCLK**, que √© o equivalente a **TCK** no JTAG. Muitos dispositivos suportam a **Porta de Depura√ß√£o Serial ou JTAG (SWJ-DP)**, uma interface JTAG e SWD combinada que permite conectar uma sonda SWD ou JTAG ao alvo.
