# Practice: Testing simulation

  Soluția se află în repo-ul materiei [GitHub](https://github.com/cs-pub-ro/computer-architecture/tree/main/chapters/verilog/testing/drills/tasks/adder_4bits). 

 - Sumatorul pe 4 biți. Testare.
   - Implementați și simulați un sumator pe 4 biți, cu două intrări și o ieșire.
Hint: Utilizați atribuirea continuă pentru implementare.
Hint: Atenție la dimensiunea semnalelor de ieșire.
   - Folosind tutorialul de simulare, implementați un modul de test care să stimuleze sumatorul în cât mai multe situații posibile.
Hint: Variabilele pe care le atribuim în modulul de test vor fi de tip reg.
Hint: Testați atât situații obișnuite de adunare, cât și situații speciale (ex. carry = 1).
Hint: Consultați forma de undă pentru a determina corectitudinea implementării. Verificați corectitudinea sumatorului vizualizând semnalele în baza 10.
   - Analizând implementarea din Laboratorul 1 și varianta curentă, analizați cele două tipuri de implementări.
Hint: Comparați puncte forte, puncte slabe pentru fiecare din cele două variante.
