{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ],
    "Counter_Down": [
        "Counter_Down",
        "xnIc7",
        "module"
    ],
    "ShiftRegister": [
        "ShiftRegister",
        "WB1J1",
        "module"
    ],
    "test": [
        "test",
        "x9Hvb",
        "module"
    ]
}