# 3.2：MOSトランジスタの構造詳細と動作原理（0.18μmプロセス対応）

---

## ✅ 本節の目的

本節では、0.18μm世代におけるMOSトランジスタ（主にNMOS）の**構造要素**と**動作原理**を、実務と教育の両視点から解説します。  
構造理解は、DRC・レイアウト・SPICEシミュレーションすべての基礎となります。

---

## ✅ NMOSの基本構造（0.18μm対応）

以下は、0.18μm世代におけるNMOSの主な構成要素です：

| 項目 | 説明 |
|------|------|
| **基板（p型）** | トランジスタ全体のベース |
| **ソース・ドレイン** | n+拡散層。Coサリサイドによりコンタクト抵抗を低減 |
| **ゲート酸化膜** | 薄膜SiO₂（約2〜3nm）。ゲート制御性を確保 |
| **ゲート電極** | n+多結晶Siまたはポリサイド構造 |
| **STI** | Shallow Trench Isolation による高密度な素子分離 |
| **LDD構造** | 短チャネル効果（SCE）を抑制する浅い拡散層 |
| **スペーサ** | LDD領域の形成時に使用される酸化膜／窒化膜構造 |

📝 *図挿入予定：0.18μm NMOS断面図（STI + LDD + Coサリ + ポリゲート）*

---

## ✅ NMOSの動作原理

MOSトランジスタは、**ゲート電圧によってチャネルを形成／遮断**し、ドレイン電流を制御します。

| 状態 | ゲート電圧 Vg | 動作内容 |
|------|----------------|-----------|
| **OFF** | Vg < Vth | チャネル形成されず、電流は流れない |
| **ON**  | Vg > Vth | 反転層（nチャネル）が形成され、ドレイン→ソースに電流が流れる |

💡 ゲートは電流を流さず、**電界によってチャネルを制御**します。

---

## ✅ I-V特性の基本（NMOS）

MOSの動作は、以下3つの領域で分類されます：

| 動作領域 | 特徴 |
|----------|------|
| **線形領域** | Vdsが小さい → IdはVdsに比例（抵抗的な動作） |
| **飽和領域** | Vdsが大きい → IdはVgs依存で飽和する |
| **サブスレッショルド領域** | Vgs < Vthでも微小電流が流れる（リーク電流） |

🧠 *教育ポイント：Id–Vg、Id–Vd曲線の理解は回路設計・SPICEシミュレーションに直結*

🖼️ *図挿入予定：Id–Vg特性、飽和・線形領域の区別、しきい値点の確認*

---

## ✅ 0.18μm世代における特有要素

- **LDD + Halo構造** により短チャネル効果を抑制（デバイスのしきい値制御）
- **Coサリサイド** によるコンタクト抵抗低減と信頼性向上
- **多層配線設計** との整合性（ゲート層→金属層へのビア構造）

---

## ✅ CMOS構成への展開

- CMOSは、**NMOS + PMOS** を対称的に組み合わせた構造
- PMOSは n型基板または **n-well** 上に形成され、NMOSと同様に動作
- **CMOSインバータ・NAND/NOR回路**などの設計の前提知識となる

🖼️ *図挿入予定：基本CMOSインバータの構造図とNMOS/PMOS対比*

---

## 📚 教育用補足資料（作成予定）

- 0.18μm NMOSの断面図（ラベル付き）
- 各動作モード（ON/OFF）のバンド図と電荷分布
- Id–Vg特性プロット（しきい値・飽和領域の理解）
- CMOSインバータの構成図とレイアウト例

---

## ✅ まとめ

- 0.18μm世代は**プレーナ型MOSの集大成**であり、構造・動作ともに教科書的な完成度
- **短チャネル効果対策・低抵抗化・分離技術**が成熟している
- この構造理解は、DRC・信頼性・回路設計すべての土台となる
