Classic Timing Analyzer report for lab-1
Sat Sep 02 23:08:55 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                               ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.271 ns   ; x0   ; y6 ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;    ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------+
; tpd                                                      ;
+-------+-------------------+-----------------+------+-----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To  ;
+-------+-------------------+-----------------+------+-----+
; N/A   ; None              ; 10.271 ns       ; x0   ; y6  ;
; N/A   ; None              ; 10.251 ns       ; x1   ; y5  ;
; N/A   ; None              ; 10.231 ns       ; x3   ; y5  ;
; N/A   ; None              ; 10.216 ns       ; x3   ; y6  ;
; N/A   ; None              ; 10.182 ns       ; x1   ; y6  ;
; N/A   ; None              ; 10.160 ns       ; x2   ; y5  ;
; N/A   ; None              ; 10.136 ns       ; x2   ; y6  ;
; N/A   ; None              ; 10.097 ns       ; e    ; y5  ;
; N/A   ; None              ; 10.079 ns       ; x0   ; y5  ;
; N/A   ; None              ; 9.894 ns        ; e    ; y6  ;
; N/A   ; None              ; 9.601 ns        ; x0   ; y2  ;
; N/A   ; None              ; 9.545 ns        ; x3   ; y2  ;
; N/A   ; None              ; 9.512 ns        ; x1   ; y2  ;
; N/A   ; None              ; 9.460 ns        ; x2   ; y2  ;
; N/A   ; None              ; 9.262 ns        ; x0   ; y13 ;
; N/A   ; None              ; 9.229 ns        ; x0   ; y1  ;
; N/A   ; None              ; 9.222 ns        ; e    ; y2  ;
; N/A   ; None              ; 9.222 ns        ; e    ; y1  ;
; N/A   ; None              ; 9.206 ns        ; x3   ; y13 ;
; N/A   ; None              ; 9.172 ns        ; x1   ; y13 ;
; N/A   ; None              ; 9.154 ns        ; x1   ; y1  ;
; N/A   ; None              ; 9.121 ns        ; x2   ; y13 ;
; N/A   ; None              ; 9.098 ns        ; x2   ; y1  ;
; N/A   ; None              ; 8.883 ns        ; e    ; y13 ;
; N/A   ; None              ; 8.788 ns        ; x3   ; y1  ;
; N/A   ; None              ; 8.603 ns        ; e    ; y0  ;
; N/A   ; None              ; 8.601 ns        ; x0   ; y10 ;
; N/A   ; None              ; 8.593 ns        ; x0   ; y15 ;
; N/A   ; None              ; 8.572 ns        ; x1   ; y0  ;
; N/A   ; None              ; 8.554 ns        ; x1   ; y14 ;
; N/A   ; None              ; 8.541 ns        ; x3   ; y15 ;
; N/A   ; None              ; 8.540 ns        ; x3   ; y14 ;
; N/A   ; None              ; 8.537 ns        ; x1   ; y11 ;
; N/A   ; None              ; 8.536 ns        ; x3   ; y10 ;
; N/A   ; None              ; 8.525 ns        ; x1   ; y10 ;
; N/A   ; None              ; 8.517 ns        ; x1   ; y15 ;
; N/A   ; None              ; 8.511 ns        ; x3   ; y11 ;
; N/A   ; None              ; 8.507 ns        ; x1   ; y7  ;
; N/A   ; None              ; 8.504 ns        ; x3   ; y7  ;
; N/A   ; None              ; 8.479 ns        ; x2   ; y0  ;
; N/A   ; None              ; 8.472 ns        ; x3   ; y0  ;
; N/A   ; None              ; 8.470 ns        ; x2   ; y10 ;
; N/A   ; None              ; 8.464 ns        ; x2   ; y15 ;
; N/A   ; None              ; 8.463 ns        ; x2   ; y14 ;
; N/A   ; None              ; 8.454 ns        ; x0   ; y8  ;
; N/A   ; None              ; 8.445 ns        ; x2   ; y11 ;
; N/A   ; None              ; 8.424 ns        ; x2   ; y7  ;
; N/A   ; None              ; 8.422 ns        ; x0   ; y4  ;
; N/A   ; None              ; 8.406 ns        ; e    ; y14 ;
; N/A   ; None              ; 8.405 ns        ; x1   ; y9  ;
; N/A   ; None              ; 8.400 ns        ; x0   ; y0  ;
; N/A   ; None              ; 8.399 ns        ; x3   ; y9  ;
; N/A   ; None              ; 8.397 ns        ; x3   ; y8  ;
; N/A   ; None              ; 8.381 ns        ; x0   ; y14 ;
; N/A   ; None              ; 8.379 ns        ; x1   ; y3  ;
; N/A   ; None              ; 8.378 ns        ; e    ; y11 ;
; N/A   ; None              ; 8.375 ns        ; x3   ; y3  ;
; N/A   ; None              ; 8.369 ns        ; e    ; y7  ;
; N/A   ; None              ; 8.365 ns        ; x0   ; y11 ;
; N/A   ; None              ; 8.365 ns        ; x1   ; y8  ;
; N/A   ; None              ; 8.363 ns        ; x3   ; y4  ;
; N/A   ; None              ; 8.350 ns        ; x1   ; y12 ;
; N/A   ; None              ; 8.349 ns        ; x0   ; y7  ;
; N/A   ; None              ; 8.346 ns        ; x3   ; y12 ;
; N/A   ; None              ; 8.346 ns        ; x1   ; y4  ;
; N/A   ; None              ; 8.315 ns        ; x2   ; y9  ;
; N/A   ; None              ; 8.313 ns        ; x2   ; y8  ;
; N/A   ; None              ; 8.292 ns        ; x2   ; y4  ;
; N/A   ; None              ; 8.290 ns        ; x2   ; y3  ;
; N/A   ; None              ; 8.264 ns        ; e    ; y9  ;
; N/A   ; None              ; 8.261 ns        ; x2   ; y12 ;
; N/A   ; None              ; 8.246 ns        ; x0   ; y9  ;
; N/A   ; None              ; 8.239 ns        ; e    ; y3  ;
; N/A   ; None              ; 8.222 ns        ; x0   ; y3  ;
; N/A   ; None              ; 8.219 ns        ; e    ; y15 ;
; N/A   ; None              ; 8.216 ns        ; e    ; y10 ;
; N/A   ; None              ; 8.210 ns        ; e    ; y12 ;
; N/A   ; None              ; 8.192 ns        ; x0   ; y12 ;
; N/A   ; None              ; 8.074 ns        ; e    ; y8  ;
; N/A   ; None              ; 8.042 ns        ; e    ; y4  ;
+-------+-------------------+-----------------+------+-----+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Sep 02 23:08:55 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off lab-1 -c lab-1 --timing_analysis_only
Info: Longest tpd from source pin "x0" to destination pin "y6" is 10.271 ns
    Info: 1: + IC(0.000 ns) + CELL(0.817 ns) = 0.817 ns; Loc. = PIN_H14; Fanout = 16; PIN Node = 'x0'
    Info: 2: + IC(4.906 ns) + CELL(0.228 ns) = 5.951 ns; Loc. = LCCOMB_X11_Y1_N14; Fanout = 1; COMB Node = 'a6'
    Info: 3: + IC(2.338 ns) + CELL(1.982 ns) = 10.271 ns; Loc. = PIN_C17; Fanout = 0; PIN Node = 'y6'
    Info: Total cell delay = 3.027 ns ( 29.47 % )
    Info: Total interconnect delay = 7.244 ns ( 70.53 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Sat Sep 02 23:08:55 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


