`include "???.v"
`include "TestUtils.v"

module Top();

  // verilator lint_off UNUSED
  logic clk;
  logic rst;
  // verilator lint_on UNUSED

  TestUtils t
  (
    .*
  );

  //==========================================================
  // DUT
  //==========================================================

  /*
    I/Os
  */

  /*
    DUT
  */

  //==========================================================
  // Verification Tasks
  //==========================================================

  task check
  (
    input logic [] 
  );

    if(!t.failed) begin
      #8;
      if(t.n != 0) begin
        $display("%3d: ", t.cycles);
      end
      //`CHECK_EQ();
      //`CHECK_EQ_HEX();
      #2;
    end

  endtask

  //==========================================================
  // Test Cases
  //==========================================================

  task test_case_1_basic();
    t.test_case_begin("test_case_1_basic");
  endtask

  //==========================================================
  // Main
  //==========================================================

  initial begin
    t.test_bench_begin(`__FILE__);

    if((t.n <= 0) || (t.n == 1)) test_case_1_basic();

    t.test_bench_end();
  end

endmodule