<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35ticpg236-1L" LaunchTime="1512934103">
  <File Type="PA-TCL" Name="toplevel.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="toplevel_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="toplevel_reports.tcl"/>
  <File Type="RDS-RDS" Name="toplevel.vds"/>
  <File Type="RDS-UTIL" Name="toplevel_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="toplevel_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="toplevel.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="toplevel_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="toplevel_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/clk_wiz/clk_wiz.xci">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/macros.v">
      <FileInfo>
        <Attr Name="IsGlobalInclude" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/macros.v"/>
        <Attr Name="ImportTime" Val="1511943599"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/PS2Receiver.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/PS2Receiver.v"/>
        <Attr Name="ImportTime" Val="1495048036"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/alu32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/alu32.v"/>
        <Attr Name="ImportTime" Val="1511263089"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/clock_divider.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/clock_divider.v"/>
        <Attr Name="ImportTime" Val="1511065296"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/clock_divider_org.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/clock_divider_org.v"/>
        <Attr Name="ImportTime" Val="1511253059"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/debouncer.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/debouncer.v"/>
        <Attr Name="ImportTime" Val="1495048036"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/decoders.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/decoders.v"/>
        <Attr Name="ImportTime" Val="1511957812"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/keyboard.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/keyboard.v"/>
        <Attr Name="ImportTime" Val="1512113385"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/library.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/library.v"/>
        <Attr Name="ImportTime" Val="1511065297"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/light_sensor.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/light_sensor.v"/>
        <Attr Name="ImportTime" Val="1512848870"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/lost_woods.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/lost_woods.v"/>
        <Attr Name="ImportTime" Val="1512023618"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/mux128v.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/mux128v.v"/>
        <Attr Name="ImportTime" Val="1511379409"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/mux64v.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/mux64v.v"/>
        <Attr Name="ImportTime" Val="1511244794"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/piano.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/piano.v"/>
        <Attr Name="ImportTime" Val="1512156515"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/scanner.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/scanner.v"/>
        <Attr Name="ImportTime" Val="1512808987"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/switch_board.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/switch_board.v"/>
        <Attr Name="ImportTime" Val="1511945654"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/tones.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/tones.v"/>
        <Attr Name="ImportTime" Val="1511572963"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/wallace.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/wallace.v"/>
        <Attr Name="ImportTime" Val="1511406551"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/zelda_theme.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/zelda_theme.v"/>
        <Attr Name="ImportTime" Val="1511838548"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/FPGA/toplevel.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/toplevel.v"/>
        <Attr Name="ImportTime" Val="1511065296"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="toplevel"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/FPGA/Basys3_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Desktop/FA17/CS 296-33/FPGA/Basys3_Master.xdc"/>
        <Attr Name="ImportTime" Val="1511065297"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
