TimeQuest Timing Analyzer report for Menu_on_screen
Thu Dec 26 15:10:11 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; Menu_on_screen                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 403.06 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.481 ; -28.579            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.490 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -24.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.481 ; vga:vga|x[2] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.481 ; vga:vga|x[2] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.414      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.427 ; vga:vga|y[4] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.345      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.382 ; vga:vga|x[5] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.945      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.378 ; vga:vga|x[2] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.667      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.346 ; vga:vga|x[1] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.279      ;
; -1.315 ; vga:vga|x[3] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.878      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.310 ; vga:vga|x[3] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.432     ; 1.873      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.308 ; vga:vga|x[6] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.241      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.263 ; vga:vga|x[5] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.076     ; 2.182      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.238 ; vga:vga|y[1] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.156      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.228 ; vga:vga|x[1] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.294      ; 2.517      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
; -1.227 ; vga:vga|y[5] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.077     ; 2.145      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                           ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.490 ; vga:vga|x[2]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.079      ;
; 0.548 ; vga:vga|y[1]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.782      ;
; 0.550 ; vga:vga|y[3]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.784      ;
; 0.552 ; vga:vga|y[7]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.786      ;
; 0.554 ; vga:vga|y[2]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; vga:vga|y[6]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; vga:vga|y[5]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.788      ;
; 0.558 ; vga:vga|x[1]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; vga:vga|y[8]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.794      ;
; 0.563 ; vga:vga|x[5]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.797      ;
; 0.564 ; vga:vga|y[4]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.798      ;
; 0.565 ; vga:vga|y[0]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.799      ;
; 0.565 ; vga:vga|y[9]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.799      ;
; 0.572 ; vga:vga|x[1]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.161      ;
; 0.573 ; vga:vga|x[2]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.578 ; vga:vga|x[0]  ; vga:vga|x[0]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.797      ;
; 0.583 ; vga:vga|x[8]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.802      ;
; 0.587 ; vga:vga|x[0]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.176      ;
; 0.602 ; vga:vga|x[2]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.191      ;
; 0.628 ; vga:vga|x[4]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.217      ;
; 0.684 ; vga:vga|x[1]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.273      ;
; 0.696 ; vga:vga|x[3]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 0.930      ;
; 0.699 ; vga:vga|x[0]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.288      ;
; 0.710 ; vga:vga|x[4]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.929      ;
; 0.713 ; vga:vga|x[7]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.932      ;
; 0.724 ; vga:vga|x[6]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.943      ;
; 0.725 ; vga:vga|x[9]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.944      ;
; 0.808 ; vga:vga|clk25 ; vga:vga|clk25 ; clk          ; clk         ; 0.000        ; 0.062      ; 1.027      ;
; 0.823 ; vga:vga|y[1]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.057      ;
; 0.825 ; vga:vga|y[3]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.059      ;
; 0.826 ; vga:vga|y[7]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.060      ;
; 0.828 ; vga:vga|y[5]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.062      ;
; 0.832 ; vga:vga|y[0]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.066      ;
; 0.832 ; vga:vga|x[1]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.051      ;
; 0.834 ; vga:vga|y[0]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.068      ;
; 0.841 ; vga:vga|y[2]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.075      ;
; 0.841 ; vga:vga|y[6]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.075      ;
; 0.843 ; vga:vga|y[2]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.077      ;
; 0.843 ; vga:vga|y[6]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.077      ;
; 0.845 ; vga:vga|x[0]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.847 ; vga:vga|y[8]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.081      ;
; 0.847 ; vga:vga|x[0]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.066      ;
; 0.852 ; vga:vga|y[4]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.086      ;
; 0.854 ; vga:vga|y[4]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.088      ;
; 0.862 ; vga:vga|x[2]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.081      ;
; 0.870 ; vga:vga|x[8]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.089      ;
; 0.883 ; vga:vga|x[9]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.472      ;
; 0.883 ; vga:vga|x[9]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.472      ;
; 0.933 ; vga:vga|y[1]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.167      ;
; 0.935 ; vga:vga|y[1]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.169      ;
; 0.935 ; vga:vga|y[3]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.169      ;
; 0.936 ; vga:vga|y[7]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.170      ;
; 0.937 ; vga:vga|y[3]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.171      ;
; 0.938 ; vga:vga|y[5]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.172      ;
; 0.940 ; vga:vga|y[5]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.174      ;
; 0.944 ; vga:vga|x[1]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.163      ;
; 0.944 ; vga:vga|y[0]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.178      ;
; 0.946 ; vga:vga|y[0]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.180      ;
; 0.953 ; vga:vga|y[2]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.187      ;
; 0.953 ; vga:vga|y[6]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.187      ;
; 0.955 ; vga:vga|y[2]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.189      ;
; 0.959 ; vga:vga|x[0]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.178      ;
; 0.964 ; vga:vga|y[4]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.198      ;
; 0.966 ; vga:vga|y[4]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.200      ;
; 0.974 ; vga:vga|x[2]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.193      ;
; 0.983 ; vga:vga|x[8]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.572      ;
; 0.983 ; vga:vga|x[8]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.572      ;
; 0.988 ; vga:vga|x[7]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.207      ;
; 0.992 ; vga:vga|clk25 ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.581      ;
; 0.992 ; vga:vga|clk25 ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.432      ; 1.581      ;
; 1.000 ; vga:vga|x[4]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.219      ;
; 1.011 ; vga:vga|x[6]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.230      ;
; 1.013 ; vga:vga|x[6]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.232      ;
; 1.045 ; vga:vga|y[1]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.279      ;
; 1.047 ; vga:vga|y[1]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.281      ;
; 1.047 ; vga:vga|y[3]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.281      ;
; 1.049 ; vga:vga|y[3]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.283      ;
; 1.050 ; vga:vga|y[5]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.284      ;
; 1.056 ; vga:vga|x[1]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.275      ;
; 1.056 ; vga:vga|y[0]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.290      ;
; 1.058 ; vga:vga|y[0]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.292      ;
; 1.065 ; vga:vga|y[2]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.299      ;
; 1.067 ; vga:vga|y[2]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.301      ;
; 1.071 ; vga:vga|x[0]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.290      ;
; 1.076 ; vga:vga|y[4]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.310      ;
; 1.080 ; vga:vga|x[3]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.314      ;
; 1.084 ; vga:vga|x[2]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.303      ;
; 1.086 ; vga:vga|x[2]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.305      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.094 ; vga:vga|y[9]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.328      ;
; 1.098 ; vga:vga|x[7]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.317      ;
; 1.110 ; vga:vga|x[4]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.329      ;
; 1.112 ; vga:vga|x[4]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.331      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 445.04 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.247 ; -23.858           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.431 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.247 ; vga:vga|x[2] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.247 ; vga:vga|x[2] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.186      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.194 ; vga:vga|y[4] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.120      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.166 ; vga:vga|x[2] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.425      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.162 ; vga:vga|x[5] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.769      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.123 ; vga:vga|x[1] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.062      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.090 ; vga:vga|x[6] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.029      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.085 ; vga:vga|x[3] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.388     ; 1.692      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.054 ; vga:vga|x[5] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.068     ; 1.981      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.026 ; vga:vga|y[1] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.952      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.020 ; vga:vga|y[5] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.069     ; 1.946      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
; -1.018 ; vga:vga|x[1] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.264      ; 2.277      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.431 ; vga:vga|x[2]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.388      ; 0.963      ;
; 0.492 ; vga:vga|y[1]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.705      ;
; 0.494 ; vga:vga|y[3]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.707      ;
; 0.495 ; vga:vga|y[7]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.708      ;
; 0.496 ; vga:vga|y[2]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.709      ;
; 0.496 ; vga:vga|y[5]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.709      ;
; 0.499 ; vga:vga|y[6]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.712      ;
; 0.499 ; vga:vga|x[1]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.699      ;
; 0.501 ; vga:vga|x[1]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.033      ;
; 0.503 ; vga:vga|y[8]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.716      ;
; 0.505 ; vga:vga|y[0]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.718      ;
; 0.505 ; vga:vga|y[9]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.718      ;
; 0.506 ; vga:vga|y[4]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.719      ;
; 0.506 ; vga:vga|x[5]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.718      ;
; 0.514 ; vga:vga|x[2]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; vga:vga|x[0]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.046      ;
; 0.517 ; vga:vga|x[0]  ; vga:vga|x[0]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.717      ;
; 0.522 ; vga:vga|x[8]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.722      ;
; 0.527 ; vga:vga|x[2]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.059      ;
; 0.566 ; vga:vga|x[4]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.098      ;
; 0.597 ; vga:vga|x[1]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.129      ;
; 0.610 ; vga:vga|x[0]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.142      ;
; 0.636 ; vga:vga|x[3]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.848      ;
; 0.649 ; vga:vga|x[4]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.849      ;
; 0.650 ; vga:vga|x[7]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.850      ;
; 0.661 ; vga:vga|x[9]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.861      ;
; 0.664 ; vga:vga|x[6]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.864      ;
; 0.725 ; vga:vga|clk25 ; vga:vga|clk25 ; clk          ; clk         ; 0.000        ; 0.055      ; 0.924      ;
; 0.736 ; vga:vga|y[1]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.949      ;
; 0.738 ; vga:vga|y[3]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.738 ; vga:vga|y[0]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.951      ;
; 0.740 ; vga:vga|y[7]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.953      ;
; 0.741 ; vga:vga|y[5]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.954      ;
; 0.744 ; vga:vga|x[1]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.944      ;
; 0.745 ; vga:vga|y[2]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.958      ;
; 0.745 ; vga:vga|y[0]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.958      ;
; 0.748 ; vga:vga|y[6]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.961      ;
; 0.750 ; vga:vga|x[0]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.950      ;
; 0.752 ; vga:vga|y[8]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.965      ;
; 0.752 ; vga:vga|y[2]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.965      ;
; 0.755 ; vga:vga|y[4]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.968      ;
; 0.755 ; vga:vga|y[6]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.968      ;
; 0.757 ; vga:vga|x[0]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.957      ;
; 0.762 ; vga:vga|y[4]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.975      ;
; 0.770 ; vga:vga|x[2]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.970      ;
; 0.771 ; vga:vga|x[8]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 0.971      ;
; 0.813 ; vga:vga|x[9]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.345      ;
; 0.813 ; vga:vga|x[9]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.345      ;
; 0.825 ; vga:vga|y[1]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.038      ;
; 0.827 ; vga:vga|y[3]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.040      ;
; 0.829 ; vga:vga|y[7]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.042      ;
; 0.830 ; vga:vga|y[5]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.043      ;
; 0.832 ; vga:vga|y[1]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.045      ;
; 0.834 ; vga:vga|y[3]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.047      ;
; 0.834 ; vga:vga|y[0]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.047      ;
; 0.837 ; vga:vga|y[5]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.050      ;
; 0.840 ; vga:vga|x[1]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.040      ;
; 0.841 ; vga:vga|y[2]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.054      ;
; 0.841 ; vga:vga|y[0]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.054      ;
; 0.844 ; vga:vga|y[6]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.057      ;
; 0.848 ; vga:vga|y[2]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.061      ;
; 0.851 ; vga:vga|y[4]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.064      ;
; 0.853 ; vga:vga|x[0]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.053      ;
; 0.858 ; vga:vga|y[4]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.071      ;
; 0.866 ; vga:vga|x[2]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.066      ;
; 0.894 ; vga:vga|x[7]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.094      ;
; 0.897 ; vga:vga|x[8]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.429      ;
; 0.897 ; vga:vga|x[8]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.388      ; 1.429      ;
; 0.905 ; vga:vga|x[4]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.105      ;
; 0.906 ; vga:vga|clk25 ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.437      ;
; 0.906 ; vga:vga|clk25 ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.437      ;
; 0.913 ; vga:vga|x[6]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.113      ;
; 0.920 ; vga:vga|x[6]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.120      ;
; 0.921 ; vga:vga|y[1]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.134      ;
; 0.923 ; vga:vga|y[3]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.136      ;
; 0.926 ; vga:vga|y[5]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.139      ;
; 0.928 ; vga:vga|y[1]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.141      ;
; 0.930 ; vga:vga|y[3]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.143      ;
; 0.930 ; vga:vga|y[0]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.143      ;
; 0.936 ; vga:vga|x[1]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.136      ;
; 0.937 ; vga:vga|y[2]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.150      ;
; 0.937 ; vga:vga|y[0]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.150      ;
; 0.944 ; vga:vga|y[2]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.157      ;
; 0.947 ; vga:vga|y[4]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.160      ;
; 0.949 ; vga:vga|x[0]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.149      ;
; 0.955 ; vga:vga|x[2]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.155      ;
; 0.962 ; vga:vga|x[2]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.162      ;
; 0.963 ; vga:vga|x[3]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.068      ; 1.175      ;
; 0.980 ; vga:vga|x[7]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.180      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.990 ; vga:vga|y[9]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.203      ;
; 0.994 ; vga:vga|x[4]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.194      ;
; 1.001 ; vga:vga|x[4]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.056      ; 1.201      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.359 ; -6.470            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.266 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -25.482                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.359 ; vga:vga|x[2] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.359 ; vga:vga|x[2] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.309      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.326 ; vga:vga|y[4] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.045     ; 1.268      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.325 ; vga:vga|x[2] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.466      ;
; -0.299 ; vga:vga|x[3] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.051      ;
; -0.295 ; vga:vga|x[3] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.047      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.281 ; vga:vga|x[5] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.033      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.278 ; vga:vga|x[1] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.228      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.257 ; vga:vga|x[3] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.009      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[4] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[0] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[1] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[2] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[7] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[6] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[9] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; vga:vga|x[6] ; vga:vga|x[8] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.247 ; vga:vga|x[5] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.190      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.244 ; vga:vga|x[1] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.385      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.223 ; vga:vga|x[3] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.166      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[2] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[3] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[0] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[1] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[6] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[4] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[5] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[7] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[8] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
; -0.222 ; vga:vga|x[6] ; vga:vga|y[9] ; clk          ; clk         ; 1.000        ; 0.154      ; 1.363      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                            ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+
; 0.266 ; vga:vga|x[2]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.585      ;
; 0.293 ; vga:vga|y[1]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.422      ;
; 0.294 ; vga:vga|y[3]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; vga:vga|y[6]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; vga:vga|y[5]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; vga:vga|y[7]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; vga:vga|y[2]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; vga:vga|x[1]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.299 ; vga:vga|y[8]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.428      ;
; 0.300 ; vga:vga|x[5]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.429      ;
; 0.301 ; vga:vga|y[0]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.301 ; vga:vga|y[9]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.430      ;
; 0.302 ; vga:vga|y[4]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.431      ;
; 0.306 ; vga:vga|x[2]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; vga:vga|x[0]  ; vga:vga|x[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; vga:vga|x[8]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.311 ; vga:vga|x[1]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.630      ;
; 0.323 ; vga:vga|x[0]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.642      ;
; 0.332 ; vga:vga|x[2]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.651      ;
; 0.335 ; vga:vga|x[4]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.654      ;
; 0.366 ; vga:vga|x[3]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.495      ;
; 0.375 ; vga:vga|x[4]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.376 ; vga:vga|x[7]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.377 ; vga:vga|x[1]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.696      ;
; 0.382 ; vga:vga|x[9]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.503      ;
; 0.384 ; vga:vga|x[6]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.505      ;
; 0.389 ; vga:vga|x[0]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.708      ;
; 0.428 ; vga:vga|clk25 ; vga:vga|clk25 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.549      ;
; 0.442 ; vga:vga|y[1]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.571      ;
; 0.443 ; vga:vga|y[3]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.572      ;
; 0.444 ; vga:vga|y[5]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; vga:vga|y[7]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.446 ; vga:vga|x[1]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.448 ; vga:vga|y[0]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.451 ; vga:vga|y[0]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.453 ; vga:vga|y[6]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.582      ;
; 0.454 ; vga:vga|y[2]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.583      ;
; 0.455 ; vga:vga|x[0]  ; vga:vga|x[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; vga:vga|x[9]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.775      ;
; 0.456 ; vga:vga|x[9]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.775      ;
; 0.456 ; vga:vga|y[6]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.585      ;
; 0.457 ; vga:vga|y[8]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.586      ;
; 0.457 ; vga:vga|y[2]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.586      ;
; 0.458 ; vga:vga|x[0]  ; vga:vga|x[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; vga:vga|y[4]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.589      ;
; 0.463 ; vga:vga|y[4]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.592      ;
; 0.467 ; vga:vga|x[2]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; vga:vga|x[8]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.590      ;
; 0.505 ; vga:vga|y[1]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.634      ;
; 0.506 ; vga:vga|y[3]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.635      ;
; 0.507 ; vga:vga|y[5]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.636      ;
; 0.507 ; vga:vga|y[7]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.636      ;
; 0.508 ; vga:vga|y[1]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.637      ;
; 0.509 ; vga:vga|y[3]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.638      ;
; 0.510 ; vga:vga|y[5]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.639      ;
; 0.512 ; vga:vga|x[1]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; vga:vga|x[8]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.833      ;
; 0.514 ; vga:vga|x[8]  ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.833      ;
; 0.514 ; vga:vga|y[0]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.643      ;
; 0.517 ; vga:vga|y[0]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.646      ;
; 0.519 ; vga:vga|y[6]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.648      ;
; 0.520 ; vga:vga|y[2]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.649      ;
; 0.523 ; vga:vga|y[2]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.652      ;
; 0.524 ; vga:vga|x[0]  ; vga:vga|x[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.525 ; vga:vga|x[7]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; vga:vga|y[4]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.655      ;
; 0.529 ; vga:vga|y[4]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.658      ;
; 0.530 ; vga:vga|clk25 ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.848      ;
; 0.530 ; vga:vga|clk25 ; vga:vga|x[3]  ; clk          ; clk         ; 0.000        ; 0.234      ; 0.848      ;
; 0.533 ; vga:vga|x[2]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536 ; vga:vga|x[4]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.542 ; vga:vga|x[6]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; vga:vga|x[6]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.666      ;
; 0.571 ; vga:vga|y[1]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.700      ;
; 0.572 ; vga:vga|y[3]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.701      ;
; 0.573 ; vga:vga|y[5]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.702      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[2]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[3]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[0]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[1]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[9]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.574 ; vga:vga|y[1]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.703      ;
; 0.575 ; vga:vga|y[3]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.704      ;
; 0.578 ; vga:vga|x[3]  ; vga:vga|x[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.707      ;
; 0.578 ; vga:vga|x[1]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.699      ;
; 0.580 ; vga:vga|y[0]  ; vga:vga|y[5]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.709      ;
; 0.583 ; vga:vga|y[0]  ; vga:vga|y[6]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.712      ;
; 0.586 ; vga:vga|y[2]  ; vga:vga|y[7]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.715      ;
; 0.588 ; vga:vga|x[7]  ; vga:vga|x[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; vga:vga|y[2]  ; vga:vga|y[8]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.718      ;
; 0.590 ; vga:vga|x[0]  ; vga:vga|x[6]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.592 ; vga:vga|y[4]  ; vga:vga|y[9]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.721      ;
; 0.596 ; vga:vga|x[2]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.599 ; vga:vga|x[2]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.599 ; vga:vga|x[4]  ; vga:vga|x[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.602 ; vga:vga|x[4]  ; vga:vga|x[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
+-------+---------------+---------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.481  ; 0.266 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.481  ; 0.266 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -28.579 ; 0.0   ; 0.0      ; 0.0     ; -25.482             ;
;  clk             ; -28.579 ; 0.000 ; N/A      ; N/A     ; -25.482             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; G             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 431      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 431      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; hsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; vsync       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Thu Dec 26 15:10:09 2019
Info: Command: quartus_sta Menu_on_screen -c Menu_on_screen
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Menu_on_screen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.481             -28.579 clk 
Info (332146): Worst-case hold slack is 0.490
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.490               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.247
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.247             -23.858 clk 
Info (332146): Worst-case hold slack is 0.431
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.431               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.359              -6.470 clk 
Info (332146): Worst-case hold slack is 0.266
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.266               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -25.482 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4795 megabytes
    Info: Processing ended: Thu Dec 26 15:10:11 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


