# taller-3

## Integrante
- Brandon Steven Álvarez Franco - 2025103576

## Problemas a resolver
Crear un sumador completo en Verilog que permita calcular el resultado de la suma de 2 bits

![image](https://github.com/user-attachments/assets/8028922b-4ad0-4d36-a5e6-c0034e9ca8a2)

## Objetivos
- Lograr concluir el taller de manera satisfactoria y sin errores.
- De los objetivos dados por el profe, poder llegar a finalizar sin problemas el taller.

## Retos afrontados
- Indagar la información necesaria para la realización del taller.
- Diversos problemas sobre comó funciona la herramienta de Verilog (Online Verilog Compiler).

## Link del programa con el ejercicio
- Por alguna razón no deja copiar el link de la pagina directamente
