
## 华为2024实习#1 芯片-数字 2023/4/19

### 单选

1. `dc_shell > create_clock -name CLK -period 20 -waveform {10 18}`
以上命令的时钟周期为：
A. 28ns
B. 10ns
C. 18ns
D. 20ns

> D. 20ns，波形上升沿10ns处，下降沿18ns处，占空比40%

2. `$signed(4'b1011)>>2`的值为
A. 4'b0010
B. 4'b1100
C. 4'b1110
D. 4'b0011

> A. 4'b0010，>>不会补充符号位，>>>是有符号数右移

3. 关于宏定义说法正确的是
A. 宏定义会覆盖，不需要单独undef
B. 仿真时出现宏定义冲突以最后一次值为准
C. 宏定义最好在各文件中随用随定义
D. 综合时不同文件列表内的宏定义仅在本列表生效

> B
> Macro definication takes effect globally.

4. 时序逻辑中，所有if都必须要有else语句对应，以避免产生latch，且有助于综合(Design Compile, DC) 自动插入icg，降低寄存器翻转率。
A. 正确
B. 错误

> 错误
> [[Design Methodologies#Avoid Latches]]

5. 时序逻辑中case分支未写全时，可以不用加default分支
A. 正确
B. 错误

> 正确
> [[Design Methodologies#Avoid Latches]]

6. 有符号数右移需要使用哪种操作符
A. >>
B. >>>
C. <
D. >

> B. >>>，>>不会补充符号位

7. standard cell 库中寄存器的 D pin 的 setup required time 既可以是正值，也可以是负值
A. 正确
B. 错误

> 正确
> [[Static Timing Analysis for Nanometer Designs#Negative Values in Setup or Hold Checks]]

8. 不能使用 `std::randomize()` 对于非rand类型的变量进行随机
A. 正确
B. 错误

> SystemVerilog
> `std::randomize()` is able to randomize a variable which is not *rand*.

9. `wire a=0; wire b=1; wire c; assign c=a; assign (pull1, pull0) c=b;` 则 c=
A. x
B. z
C. 1
D. 0

> SystemVerilog
> https://vlsiverify.com/verilog/strength-in-verilog

> Online Verilog/System Verilog Compiler : https://www.tutorialspoint.com/compile_verilog_online.php

10. 分析下面的一段程序，正确的打印结果是：
```systemverilog
program test;
	initial begin for (int i=0; i<3; i++)
		fork
			$write(i);
		join_none
			#0 $display("\n");
	end
endprogram
```
A. 2 2 2
B. 2 1 0
C. 3 3 3
D. 0 1 2

> C. 3 3 3
> [[Verilog_SystemVerilog#Fork ... Join]]
> In this example, as there is no time to block the loop so the loop executes all its iterations at t=0.

```systemverilog
initial begin
    for (int i=0; i<3; i++) begin
        #1
        fork
            $write(i);
        join_none

    end
    #0 $display("\n");
end
```

> In this case, the output is `0 1 2`.

11. I2C协议采用推挽(push-pull)输出，输出1和输出0时分别由MOS管驱动输出高电平和低电平。
A. 正确
B. 错误

>  B. false
>  I2C协议使用==开漏输出==，而非==推挽输出==，开漏输出无法驱动高电平输出。

12. 以下哪个表示的工艺最快？
A. TT
B. SS
C. FF

> C. FF
>  [[Static Timing Analysis for Nanometer Designs#PVT Corners]]

13. `input signed [3:0] a,b;` 代表
A. a,b 均为4bit有符号数
B. a为4bit有符号数，b为1bit有符号数
C. a为4bit有符号数，b为4bit无符号数
D. a为4bit有符号数，b为1bit无符号数

> A

14. 下列不属于动态数组内建函数的是：
A. delete()
B. size()
C. length()
D. new[]

15. 关于外设中断树说法错误的是
A. 中断树可以挂接不可屏蔽中断
B. 中断树结构便于中断源的查询
C. 中断树上所有中断节点都可以清除
D. 中断树结构便于中断源的管理

> C. 中断树上的所有中断节点都不可以清除，因为中断节点通常代表一个硬件中断源或软件中断源，它们是系统中必要的组成部分。在中断处理完成后，中断节点会被禁用或重新启用，但它们不会被清除。
> https://zhuanlan.zhihu.com/p/487610118

16. 下列速度最快的存储器件是
A. SRAM
B. NVME SSD
C. Register File
D. DDR SDRAM

> C. Register File
> Register File > SRAM > NVME SSD > DDR SDRAM
> https://bbs.eetop.cn/thread-467274-1-1.html

17. 逻辑化简 `Y=A'B'C'+AB'+B'C+B'D` 结果为
A. B'
B. AB'+B'D
C. B'D
D. (A+C+D)B'

> A. B' 卡诺图化简即可

18. 有以下代码，仿真输出的结果为
```systemverilog
class b;
	int v1, v2;
	task print_v1;
		$display("b-v1=%d\n",v1);
	endtask
	virtual task print_v2;
		$display("b-v2=%d\n",v2);
	endtask
endclass

class c extends b;
	task print_v1;
		$display("c-v1=%d\n",v1);
	endtask
	virtual task print_v2;
		$display("c-v2=%d\n",v2);
	endtask
end class

initial begin
	b bb; c cc;
	cc=new; bb=new;
	cc.v1=1; cc.v2=2;
	bb.v1=3; bb.v2=4;
	cc.print_v1; cc.print_v2;
	bb.print_v1; bb.print_v2;
end
```
A. c-v1=3  c-v2=4  b-v1=3  c-v2=4
B. c-v1=1  c-v2=2  b-v1=3  b-v2=4
C. c-v1=1  c-v2=2  b-v1=3  b-v2=2
D. c-v1=1  c-v2=2  b-v1=1  b-v2=2

> B. No need to explain

19. 同步复位说法错误的是
A. 100%同步时序电路，频率高
B. 同步复位的电路逻辑可能产生毛刺，毛刺会作用于触发器产生误复位
C. 对时钟有所依赖，难以对整芯片电路进行全局复位控制
D. 要求复位时间足够长，至少为最大时钟周期+相关组合逻辑延迟

> B. 同步复位只在时钟边沿处进行操作，因此不会产生毛刺，也不会产生误复位。

20. DC综合过程中，GTECH网表是在那个过程中产生的
A. optimization
B. translate
C. write_file
D. mapping

> B. translate
> DC synthesis: translation -> (GTECH) -> optimization -> mapping -> (Netlist)
> https://blog.csdn.net/little_ox/article/details/118342617

21. 十进制负整数-10的8bit补码表示正确的是
A. 8‘hF6
B. 8'hF5
C. 8'h76
D. 8'hA

> A. 00001010 -> 11110101 -> 11110110

22. 为了降低功耗，在某个状态下，对不关心的寄存器的输出值（即对系统运行没有影响的寄存器），最优的低功耗设计方法是将其固定为0或者1
A. 正确
B. 错误

> B. 错误。比起设计为输出0，降低功耗更好的做法是保持寄存器原值。因为功耗来自于信号toggle，如果在上一状态寄存器输出为1，下一状态下输出为0，即便0不使用，也产生了1到0的跳变，同样会产生功耗。

23. 一般来说静态功耗受温度的影响很大，翻转功耗受温度影响不是很大
A. 正确
B. 错误

> A. 正确
> - 静态功耗(Leakage Power)主要来源于1. Subthreshold 2. Gate oxide tunneling，其中subthreshold受到温度的影响很大。
> - 动态功耗(Active Power)主要来源于1. output switching 2. internal switching，其中输出翻转受到输出容性负载，翻转频率，等因素的影响，内部翻转受到输入翻转的影响。温度不会显著影响动态功耗，这与工艺(process)等因素有关。
> [[Static Timing Analysis for Nanometer Designs#3.8.1 Active Power]]

24. 有以下代码块
```verilog
reg [1:0] a;
wire [1:0] b[2:0];
integer i;
assign b[0]=2'b00;
assign b[1]=2'b01;
assign b[2]=2'b10;
always@ (*) begin
	a = 2'b11;
	for (i=0;i<3;i=i+1) begin
		if (i>0)
			a = b[i];
	end
end
```
a的输出值为
A. 2'b10
B. 2'b01
C. 2'b11
D. 2'b00

> A. 2'b10
> No need to explain.

25. 关于时钟门控描述错误的是
A. 模块级时钟门控可以手动例化
B. 代码书写风格（coding style）会影响时钟门控的插入
C. 为降低动态功耗，应尽量多的插入时钟门控
D. 插入时钟门控会导致静态功耗增加

> D. 门控时钟可以显著降低动态功耗，但是基本上不影响静态功耗

26. 以下关于异步处理的说法正确的是
A. 时钟域A的三个单bit信号可以分别同步到时钟域B后再做组合处理
B. 多bit数据信号处理可以用"打3拍“的方式
C. 时钟域A的3个单bit信号不能分别同步到时钟域B后再做组合处理
D. 每个时钟周期跳变的数据信号可以用dmux的方式实现异步处理

> A. 这句话的隐含前提是单比特信号已经安全同步，因此是可以的。B不能保证亚稳态带来的采样错误的问题，D不能在单个周期内完成采样。

27. 随着器件的阈值电压增大，器件的延时将（），漏电流功耗将（）
A. 减小，减小
B. 减小，增大
C. 增大，减小
D. 增大，增大

> C，threshold voltage增大，transition time增大，延时增大，subthreshold current减小，泄漏功耗减小
> [[Static Timing Analysis for Nanometer Designs#3.8.2 Leakage Power]]

28. CPU Load访问L1 Cache hit平均时延为2-cycle，Miss率为5%，L2 Cache hit平均时延为40-cycle；假设L2 Cache hit率为100%，那么CPU的100个Load指令平均时延是多少
A. 3-cycle
B. 3.9-cycle
C. 4.5-cycle
D. 2-cycle

>  B. 3.9-cycles
>  CPU load指令为访问外部存储器指令，若是存储器的数据已经缓存在cache中，则可以直接访问高速的cache，这称为命中(hit)。L1是一级缓存，如果没有命中，就会继续查找二级缓存L2。100个load指令，有5%没有命中L1cache，但是命中了L2cache；因此100个load指令的总时延为：`2*95+40*5=390(cycle)`，平均时延=`390/100=3.9(cycle)`

29. 在DC优化timing的时候，工具采用下面那个命令可以通过移动寄存器来达到调整时序优化的目的
A. `compile_ultra -timing_high_effort`
B. `compile_ultra -incremental`
C. `compile_ultra -piple`
D. `compile_ultra -retime`

> D. `compile_ultra -retime`

30. PLL锁定指的是
A. VCO输出的时钟频率不再发生变换
B. VCO不再震荡
C. VCO输出的时钟相位不再发生变化
D. 输出时钟与反馈时钟的频率和相位差稳定

> D

### 多选

31. 添加断言的作用主要包含以下哪些方面
A. 关键节点添加assertion，帮助设计人员迅速找到代码出错点，提高问题定位的效率
B. 部分bug需要累积效应才会暴露，验证环境难以构造足够长时间的用例冲击出来，通过assertion来保证这种问题在第一次发生时便被发现
C. 增加覆盖率的检查，保证自己希望冲击的场景都被冲击到
D. 复杂逻辑中添加assertion，增加微观检查，做补充验证，相当于验证的白盒检查

> ABCD

32. 针对Specify语句 `(posedge clock => (out+:in)) = (8,10)` 如下描述正确的是
A. 时钟上升沿到输出的最大延时是10
B. 时钟上升沿到输出低变高延时是8
C. 时钟上升沿到输出高变低延时是10
D. 时钟上升沿到输出的最小延时是8

> BC
> https://www.runoob.com/w3cnote/verilog2-specify.html

33.  以下对verilog中任务的描述哪些是正确的
A. 任务调用中的输出和输入参数必须是寄存器类型
B. 任务中可以直接赋值和采样全局信号
C. 一个任务也可以调用其他任务和函数
D. 任务定义中可以包含延时控制

> BCD
> [[Verilog_SystemVerilog#Task Function]]

34. 关于dmux同步，以下说法正确的是
A. DMUX的输入数据信号是跨异步时钟域的，STA不会检查异步路径的timing，设计上可以保证采样时信号是稳定的，不需要BES进行skew check；
B. DMUX不需要care两侧的时钟频率关系；
C. DMUX做异步处理的时候，要考虑两侧时钟的频率差异，确保在各种频率范围下，DMUX的数据采样信号都能被采样到数据稳定的窗口内；
D. 利用DMUX电路结果做异步处理时，valid信号要符合单bit同步信号要求，同步的数据要保持缓变，并被同步信号正确采样。

35. 改善亚稳态的措施
A. 降低数据变化频率
B. 降低采样时钟频率
C. 使用反应更快的寄存器，减少建立保持时间
D. 使用同步机制，防止亚稳态传播

>  ACD
>  B可以给数据路径留出更多的时间，但是降低采样时钟频率在没有良好的同步机制的情况下会导致漏采等现象发生，因此问题的关键还是在于使用合适的同步机制

36. 关于异步复位同步撤离，正确的是
A. 复位生效的时候，复位信号受时钟信号的影响
B. 复位撤离的时候，复位信号不受时钟信号的影响
C. 复位撤离的时候，复位信号受时钟信号的影响
D. 复位生效的时候，复位信号不受时钟信号的影响

> CD
> 异步复位的生效直接作用于FF的异步复位引脚，而removal是与时钟边沿对齐的

37. 对于无复位寄存器的使用，描述正确的是
A. 可以在状态机中使用减少翻转功耗
B. 相比于同步复位寄存器面积有收益，但功耗会恶化
C. 相比于异步复位寄存器面积和功耗均有收益
D. 通常在datapath上使用

> ACD
> 相比于同步复位寄存器，减少了门控数据的过程，面积更小，同时功耗更优
> 相比于异步复位寄存器，复位的状态翻转会增加动态功耗
> 无复位寄存器常用于输入数据的缓存，状态机和数据路径的中间级寄存

38. 关于I2C协议描述错误的是
A. I2C的master与slave之间只能采用一对一的联接方式
B. 挂在同一条I2C总线上的I2C从设备地址不能相同
C. I2C的上拉电阻越小，能支持的速度越快
D. I2C的上拉电阻越大，能支持的速度越快

> AD
> I2C支持多主机多从机的架构，通过arbiter仲裁访问总线
> 上拉电阻越小，支持的速度越快

39. 以下关于存储管理单元MMU的描述正确的是
A. MMU可以完成虚拟地址到物理地址的转换
B. MMU可以控制Master访问Memory的权限
C. 一个物理地址只能被映射到一个虚拟地址
D. MMU的页表本身只能通过物理地址访问

40. 8'hAA相同的数值表示方式有
A. 8'd180
B. 8'o252
C. 8'b10101010
D. 8'd170

> BCD

## 华为2024实习#2 芯片-数字 2023/4/26

### 单选

1. `wire a=1'bx; wire b; bufif1(b,a,1);`则 b=
A. 0
B. z
C. x
D. 1

2. 敏感列表中不要使用向量的片断。建议采用`"*"`作为敏感列表，以避免敏感列表不全引起错误。
A. 错误
B. 正确

3. 下面哪种写法可以生成带ICG的电路？
A.
```verilog
always@ (*) begin
	data_o <= data;
end
```
B. 
```verilog
always@ (posedge clk) begin
	if(data_vld==1'b1) begin
		data_o <= data;
	end
end
```
C.
```verilog
always@ (posedge clk) begin
	if(data_vld==1'b1) begin
		data_o <= data;
	end
	else begin
		data_o <= 'd0;
	end
end
```
D.
```verilog
always@ (posedge clk) begin
	data_o <= data;
end
```

4. 关于同步FIFO描述错误的是
A. 数据存储部分可以是RAM而非寄存器
B. 可以无延迟地提供空满指示信号
C. 有效深度必须是偶数
D. 读写共用一个时钟

5. 以下表达式在`in=5`和`in=-5`时，结果分别为
```verilog
wire signed [7:0] in;
wire signed [8:0] out;
assign out = in + 1'b1;
```
A. 6, 253
B. 6, 251
C. 6, 252
D. 6, -4

6. 在多处理机环境中，两段程序段之间如果存在“先读后写”的数据反相关时，下列说法正确的是
A. 即使同步控制也不能并行
B. 若指令满足交换律，可以交换串行
C. 无论如何不能并行
D. 不可以交换串行

7. 关于module和program描述正确的是？
A. program中的initial块会先于module中的initial块执行
B. module和program中可以使用initial和always块
C. program中不能例化module，但是可以例化其他program
D. program中的父进程遇到end时，会终止所有未运行的子进程

8. 关于宏定义说法正确的是
A. 宏定义最好在各文件中随用随定义
B. 宏定义会覆盖，不需要单独undef
C. 综合时不同文件列表内的宏定义仅在本列表生效
D. 仿真时出现宏定义冲突以最后一次值为准

9. 关于异步FIFO描述错误的是
A. 有效深度必须是2的幂
B. 地址使用格雷码进行跨异步时钟域处理
C. 数据存储部分可以是RAM，也可以是寄存器
D. 控制逻辑必须有复位

10. 一个always块只能使用一种赋值语句，其中组合逻辑使用：
A. 非阻塞赋值语句或阻塞赋值语句
B. assign赋值
C. 赋值阻塞语句
D. 非阻塞赋值语句

11. System Verilog语句 `$urandom_range(100)`可以得到
A. 100个无符号随机数
B. 1个0到100之间的无符号随机数，包含0和100
C. 1个0到100之间的无符号随机数，不包含0和100
D. 一个以100为种子的无符号随机数

12. System Verilog中的队列(Queue)数据结构不包括如下内嵌方法(method)
A. delete()
B. new[]
C. size()
D. insert()

13. 区别并发断言和即时断言的关键词是
A. assert
B. implication
C. property
D. sequence

14. `nand #(4,5)(out,a1,a2);`若t0时刻a1=0,a2=1,4个单位时间后a1变为1，则out在什么时候变化输出
A. 4
B. 8
C. 9
D. 以上三个都不对

15. 同步FIFO的写时钟clk_a的频率是读时钟clk_b的4倍，固定每400个clk_a时钟周期内最多向FIFO写100个数，那么FIFO的最小深度应该为多少才不会溢出？
A. 400
B. 75
C. 25
D. 100

16. 在没有latch的时序电路中，既可以使用阻塞赋值，也可以使用非阻塞赋值
A. 错误
B. 正确

17. 以下代码
```verilog
wire [4:0] a;
assign a = $unsigned(-4'sd3);
```
则a的值为
A. 5'b11100
B. 5'b11101
C. 5'b01101
D. 5'b10011

18. 传输门逻辑，利用了N和PMOS的互补特性，解决了阈值损失的问题
A. 错误
B. 正确

19. 在CDC异步电路检查报告中，如果出现了violation信息，那么在实际电路中一定会出现错误
A. 错误
B. 正确

20. 断言中的重复运算符有三种，其中`[=n]`代表信号或序列在指定数量的时间周期内连续的匹配
A. 错误
B. 正确

21. standard cell库中寄存器的D pin的setup required time跟D pins相连的data path的逻辑深度有关系，逻辑深度越深，setup required time就越大
A. 正确
B. 错误

22. 在DC综合过程中，GTECH网表是在mapping阶段产生的
A. 错误
B. 正确

23. SVA中，蕴含结构只能用在属性定义中，不能在序列中使用
A. 正确
B. 错误

24. 以下可以对脉冲波形整形的电路是
A. 多谐振荡器
B. 译码器
C. T触发器
D. 施密特触发器

25. 芯片电压的设计规格是中心电压0.9V，以下说法不正确的是
A. 该芯片可以在0.81V~0.99V下保证可以正确工作
B. 该芯片在高频状态下，在1.05V可能可以正确工作
C. 该芯片在低频状态下，在0.75V可能可以正确工作
D. 该芯片在0.85V下，需要降低设计频率才可以保证正确工作

26. 以下低功耗措施中，哪种不是降低电路翻转率的方法
A. 在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来
B. 减少电路中的glitch
C. 采用Gray码或One-hot码作为状态机编码
D. 重新安排"if-else"表达式，将毛刺或快变化信号移至逻辑锥体的前部

27. 以下属于组合逻辑的是
A. latch
B. integrated clock gating
C. DFF
D. Carry-Lookahead Adders

28. 对于枚举变量定义如下：`enum integer {AA, BB=5, CC, DD=10} e_test;` 执行如下语句`e_test e_a=AA; e_test e_c=CC;` 后`e_a/e_c`的值分别是
A. 0/6
B. 0/1
C. 4/9
D. 4/6

29. 如下代码
```verilog
reg [1:0] a;
wire [1:0] b[2:0];
integer i;
assign b[0]=2'b00;
assign b[1]=2'b01;
assign b[2]=2'b10;
always@ (*) begin
	a = 2'b11;
	for (i=0;i<3;i=i+1) begin
		if (i>0)
			a = b[i];
	end
end
```
a的输出值为
A. 2'b10
B. 2'b00
C. 2'b01
D. 2'b11

> A. 2'b10
> No need to explain.

30. 关于操作符左右信号位宽匹配，下列说法正确的是
A. 一个32bit变量赋值给位宽定义为8bit的变量，在VCS仿真中会出现X态
B. 一个8bit变量赋值给位宽定义为32bit的变量，在VCS仿真中会出现X态
C. 一个32bit变量赋值给位宽定义为8bit的变量，在综合时逻辑有可能被优化
D. 一个8bit常值赋值给位宽定义为32bit的操作符，在VCS仿真中将会出现X态

### 多选

31. Systemverilog中可以用来做线程间通信的有
A. semophore
B. mailbox
C. begin end
D. event

32. 下列哪些选项是异步处理需要考虑的因素
A. 信号的电平翻转规律
B. 异步信号属于单比特的控制信号还是多比特总线数据
C. 两个异步时钟之间的频率关系
D. 异步信号的电平或脉冲属性

33. 关于亚稳态，说法正确的是
A. 直接使用异步复位寄存器做复位控制，容易出现亚稳态
B. 当寄存器的建立时间或者保持时间不满足要求，容易出现亚稳态
C. 亚稳态会发生震荡，数据最终不会稳定成0或者1
D. 一般使用异步复位同步撤离来解决复位的亚稳态问题

34. 芯片的成本与下面哪些因素相关
A. 晶圆制造成本
B. 测试时间
C. 封装成本
D. 系统架构设计

35. 关于亚稳态描述正确的是
A. 亚稳态持续时间不会超过2个时钟周期
B. 建立时间不满足可能产生亚稳态
C. 亚稳态产生时的电平可能在高低电平之间
D. 对单bit信号使用同步器就可以消除亚稳态

36. 以下关于功耗的描述正确的是
A. 静态功耗相对较小，在产品热设计时可以不关注
B. 设计方案会影响功耗
C. 功耗是前端设计出来的，和后端实现无关
D. clock gating是设计常用降功耗手段之一

37. 以下关于Cache的描述正确的是
A. Cache容量越大，命中率越高
B. 处理器访问L1 Cache比访问L2 Cache速度要快
C. L2 Cache的容量通常比L1 Cache大
D. 相同容量下Cache的way越多，命中率越高

38. 综合分为哪3个步骤？
A. routing
B. optimization
C. mapping
D. translation

39. 以下哪些时钟特性在STA分析时需要考虑
A. 时钟偏移
B. 时钟抖动
C. 时钟频率
D. 时钟占空比

40. 关于格雷码以下说法正确的是：
A. 利用格雷码方式可以使用多bit寄存器打拍异步处理时，格雷码必须依次变化不能随机变化
B. 多bit数据总线信号可以通过格雷码转换进行异步处理
C. 不能用于异步处理
D. 设计异步FIFO时，理论上需要的最小深度是1000，但考虑到方便工程实现，实际地址深度需要做成1024，即2的N次幂

## 华为2024实习#3 硬件-逻辑 2023/4/26

### 单选

1. 要将一副图像锐化一般需要使用哪种滤波器
A. 带通滤波器
B. 低通滤波器
C. 带阻滤波器
D. 高通滤波器

2. 已知逻辑表达式`F=AB+/AC+BC`，与它功能相等的函数表达式(注：/表示非，/AC表示/A与C)
A. `F=AB+/BC`
B. `F=AB+BC`
C. `F=AB+/AC`
D. `F=AB+C`

3. Verilog中，下列描述错误的是
A. 系统任务不能有返回值
B. 系统任务可以带有延迟
C. 系统函数只有一个返回值
D. 系统任务和系统函数都以标识符$开头

4. Verilog语法不区分大小写，该说法
A. 正确
B. 错误

5. 关于FPGA降功耗设计以下描述正确的是
A. 组合逻辑节点避免大的扇出，扇出的束不能过大
B. 隔离翻转电路范围，利用使能信号使翻转范围最小化
C. 其他选项均正确
D. 利用pipeline, retiming功能分割逻辑终结毛刺

6. 用$2K\times 8$的SRAM芯片组成$16K\times 16$的存储器，共需SRAM芯片（）片，片内地址和产生片选信号的地址分别为（）位和（）位
A. 16, 11, 3
B. 16, 11, 4
C. 8, 10, 3
D. 16, 10, 4

7. 对于理想ADC，其位数每增加一位，量化噪声可以改善
A. 3dB
B. 12dB
C. 18dB
D. 6dB

8. 通过jtag加载Altera的FPGA使用的文件后缀是
A. rbf
B. hex
C. sof
D. bin

9. 功能覆盖率是针对逻辑设计实现代码而言，主要检查DUT是否实现了既定的设计规格，该说法
A. 错误
B. 正确

10. 以下不属于网表文件的类型有
A. .svf
B. .vqm
C. .ngc
D. edf

>  A
>  svf 是 design compiler 在编译时产生的文件，用于 Formality 进行形式验证。默认名为 `default.svf`，可以通过脚本或者 tcl 命令 `set_svf *.svf` 生成特定的文件名

11. 以下关于状态机的说法错误的是
A. 不可使用独热码来做状态机，容易出错
B. 状态机每次上电需有一个确定的复位状态
C. 状态机的状态建议不超过16个，否则时序不易通过
D. 独热码比二进制编码使用的寄存器资源多，但组合逻辑资源少

12. 关于组合环下列说法错误的是
A. 组合环的传输时延是固定可靠的，因此不存在风险
B. 组合环就是没有包含寄存器的环路
C. 组合环在许多设计工具中引起无穷尽的计算环。大多数工具会打开组合环，然而打开的方式可能各部相同，有些方式会导致与初始设计的原意不符
D. 组合逻辑设计应避免锁存器，组合环

13. 组合逻辑的使用描述错误的是
A. 避免死循环电路，避免产生latch
B. 尽量避免采用多个时钟，多使用触发器的使能端来解决
C. 不能使用组合时钟或者门控时钟，可以使用行波时钟
D. 触发器的置/复位端避免出现毛刺，只用一个全局复位信号

14. 某项目中，需要在FPGA中实现乘法运算，为了实现复数乘法`(a+jb)*(c+jd)*`，a, b, c, d均为9bit的有符号数，你认为至少需要几次实数乘法运算？
A. 3
B. 2
C. 4
D. 1

15. 随着数据接口速度和带宽的不断提高，常见的接口时钟方案中，（）更容易满足设计的实现
A. 反向定时模式
B. 正向定时模式
C. 源同步模式
D. 系统同步模式

16. 在同步设计中同时使用时钟上升沿和下降沿，会对时钟的（）提出更高要求
A. 时钟质量
B. 时钟占空比
C. 时钟频率
D. 时钟过冲

17. System Verilog中，子类型通过（）关键字访问父类成员
A. this
B. virtual
C. supper
D. parent

18. 逻辑低功耗设计中，对IO管脚的处理错误的是
A. 器件的所有LVCMOS输出管脚都需要进行电流强度的约束
B. 在满足要求情况下驱动电流做到最小
C. 不同IO标准功耗差异较大
D. 接口电平如果可选，选择高电平模式

19. 下列各种滤波器结构中哪种不是FIR滤波器的基本结构
A. 直接型
B. 级联型
C. 频率抽样型
D. 并联型

20. 已知某信号存在工频(50Hz)干扰，通常会用（）去除
A. 带通滤波器
B. 低通滤波器
C. 高通滤波器
D. 陷阱滤波器

21. 电路中电压V固定时，电源内阻越大，整体功耗
A. 越小
B. 都不是
C. 越大
D. 不变

22. 下面的表达式中，最能缩小组合逻辑路径延迟的是
A. `a+(b+c)+d`
B. `x=(a+b)+(c+d)`
C. `x=(a+b+c)+d`
D. `x=a+b+c+d`

23. 下面关于组合逻辑设计原则描述错误的是
A. 在组合逻辑代码中所有输入条件必须有对应的输出赋值，条件赋值语句必须写全
B. 组合逻辑语句块的敏感表中的敏感变量必须和该块中使用的相一致
C. 在组合逻辑中，严禁给信号进行自身赋值，避免产生组合反馈环
D. 电路中含有记忆单元

24. 将信号$f(t)$变换为（）称为对信号$f(t)$的平移或移位
A. $f(-t)$
B. $f(at)$
C. $f(k-k_0)$
D. $f(t-t_0)$

25. 建立时间Tsetup的概念是
A. 在时钟有效沿后数据应保持稳定的时间
B. 触发器时钟到数据输出的时间
C. 在时钟边沿前数据应保持稳定的时间
D. 逻辑工作时钟的大小

26. 一个两级放大电路，第一级增益为2dB，第二级增益为6dB；该电路的总增益为（）
A. 10
B. 3
C. 8
D. 12

27. SystemVerilog中，一个interface可以包含多个clocking block，但是一个clocking block只能有一个clock，该说法
A. 错误
B. 正确

28. Quartus II的内嵌逻辑分析仪工具是
A. insight
B. Chipscope
C. ispTRACY
D. Signaltap

29. 下面不输入仿真工具的是
A. Verilog-XL
B. NC-sim
C. Modelsim
D. Synplify

30. FPGA和CPLD的结构描述正确的是
A. FPGA和CPLD都是乘积项结构
B. FPGA和CPLD都是查找表结构
C. FPGA是乘积项结构，CPLD是查找表结构
D. FPGA是查找表结构，CPLD是乘积项结构

### 多选

31. 下列方法在FPGA设计中能够提升系统工作时钟频率的是
A. 减少core供电电压
B. 升高器件工作温度
C. 采用pipeline设计
D. 减少组合逻辑级数

32. Xilinx的FPGA常见的加载方式有哪些
A. Master Serial
B. Master BPI
C. Master SPI
D. JTAG

33. 串扰(Crosstalk)的抑制方法有哪些
A. 尽量减少耦合长度
B. 增加信号路径间的间距
C. 走线尽量靠近参考平面
D. 若相邻两层信号走线耦合严重，可考虑正交走线

34. 在Verlog语言中，`a=4'b0101, b=4'b1010`下面哪个语句得到的计算结果为0
A. `^(a|b)`
B. `!(a^b)`
C. `|(a&b)`
D. `|(a+b)`

35. 检查某条时序的setup slack为负（时序不满足），有哪些可能改善措施
A. 对该路径进行特殊的附加约束
B. 可能走线太长
C. 可能是此寄存器前边的组合逻辑级数过多导致，进行流水设计
D. 减少该路径的源端寄存器的fanout可以改善其时序

36. 以下哪些属于FPGA工程中的约束文件中时序相关的约束
A. 时钟周期约束
B. input delay
C. IO翻转速率
D. output delay

37. 以下哪种情况会产生组合环
A. 寄存器的输出通过组合逻辑反馈到寄存器的异步管脚上
B. 一个算数表达式的左边的信号也出现在表达式的右边
C. 没有包括寄存器的逻辑环境
D. 在过程赋值语句块中，只有if语句没有else语句

38. 触发器正常工作的条件有
A. 时钟信号上不允许有毛刺
B. 建立时间，保持时间满足要求
C. 异步置位，清零信号不允许同时有效
D. 异步置位，清零信号上不允许有毛刺

39. 关于随机测试，下面说法正确的是
A. 随机测试可以分为受限随机和完全随机两种
B. 随机测试一般使用受限随机测试
C. 随机测试已能保证测试的充分性，不需要定向测试
D. 随机测试不覆盖某个明确的测试点为目的，激励生成是随机的

40. 需求规格中提取出测试点后，还需要从具体设计中提取，补充相应的测试点的原因有
A. 需求规格处于系统层面，对细节关注不够
B. 测试点分解面向整个验证活动
C. 设计实现方式不同会导致不同的bug
D. 需求规格中可能存在和具体设计中不一致的情况

## 华为2023秋招#1 2022/10

### 单选

1. 影响芯片成本的主要因素是die size和封装，但电源、时钟等因素，特别是功耗对解决方案的成本影响较大，因此低成本设计需要兼顾低功耗设计：
A. 错误
B. 正确

解析：B
常识题，低成本设计要兼顾低功耗设计，需要注意记住他的前半句，影响芯片成本的主要因素是die size 与封装。

2. `reg[31:0] big_vect; big_vect[0+:8]` 是多少？
A. `big_vect[0:7]`
B. `big_vect[7:0]`

> 解析：B
> 要看data是从高位向低位定义还是低位向高位定义，表达式的位顺序取决于此。
> In this example, `big_vect[0+:8]` is equal to `big_vect[7-:8]`, which leads to `big_vect[7:0]`

3. generate语句中的循环控制变量应该定义为integer类型。
A. 错误
B. 正确

> 解析：A
> generate语句中的循环控制变量应该定义为genvar.

```verilog
// Generate block
genvar i;
generate
	for(i=0; i<8; i=i+1) begin: BLOCK1
		buffer_1 buffer_1_1(
			.in(din[i]), 
			.out(dout[i])
		);
	end
endgenerate
```

4. o10换算成十进制是多少？
A. 8
B. 16
C. 10
D. 2

> 解析：A
> o10表示8进制的10，换算成十进制$=1*8^1+0*8^0=8$

5. 哪些情况下不会产生latch电路()?
A. 组合逻辑中条件不全的case语句没有default赋值
B. 时序逻辑中if选择语句，没有else部分表达
C. 使用if选择语句的组合逻辑没有else部分表达
D. 使用case选择语句的组合逻辑没有else表达

>B
> [[Design Methodologies#Avoid Latches]]

6. 关于类的构造函数，以下说法中正确的有
A. 函数体中必须有new语句
B. 返回类型是void类型
C. 函数名与齐类名完全相同
D. 不能有形参

解析：C
类可以认为是用户定义的一种数据类型
类的显式定义有new()，隐式定义无，new()的作用是进行初始化，没有new()时，类默认为null,A错;
构造类可以没有返回值，也没有返回值类型，但是可以有参数（包括形参int a），D错;
类名与函数名一样，C对;
返回值类型不一定是void，void用于有返回值的数据类型，用来取消返回值，B错
类的显式定义如下：
class Packet;
  bit [31:0] addr;
  function new ();//显示定义构造方法，并在方法中对addr进行初始化
    addr = 32'hfade_cafe;
  endfunction
Endclass
 
类的隐式定义如下：
class Packet;//没有显示定义构造方法
  bit [31:0] addr;
endclass

7. 中断指示寄存器由实时告警的状态触发，是只读寄存器。
A. 错误
B. 正确

解析：B
中断寄存器是只读的，当发生中断时，硬件会自动将该寄存器对应位置置1.

8. 下面的选项中关于宏定义的说法不正确的是？
A. 宏定义文件最好放在一个文件中集中管理，防止出现不同项目需要修改为不同的宏定义值，但是却漏改了某些地方的情况出现。
B. 综合的时候，define可以跨文件列表生效
C. 如果模块中有很多宏定义，在模块的文件列表最后需要undef掉使用的宏，防止和其他模块的宏定义冲突。
D. 仿真时如果出现宏定义冲突，后面的define值会覆盖前面的define值。

解析：C
A对。宏定义最好放到同一个文件中集中管理，比如放到para.v中，使用的时候
include “para.v”调用即可。
B对.define可以跨文件使用，parameter可以跨module使用，localparam只能在本module使用。
C错，把不希望下面使用的宏undef掉。
D对，后面的宏会覆盖前面的宏。

9. 在systemverilog中，函数（task）可以调用函数任务（function）。
A. 错误
B. 正确

解析：B
task与function
Function不能有延时，不能有调用，不能事件触发，相当于一块组合逻辑；
task可以有延时，可以调用，可以事件触发。
Function只能与主模块用同一个仿真时间单位，task可以有自己的单位。
Function不能调用function和task，task可以调用function和task。
Function至少一个输入变量，task可以没有或者有多个输入值。
Function返回一个值，task则不返回值。

10. 假设输入信号X位宽为12bit，inA位宽为6bit,inB位宽为17bit，实现$Y = X*inA+inB$ 功能，并要求不损失精度，呢么输出信号Y位宽应不小于（）？
A. 17bit
B. 12bit
C. 18bit
D. 19bit

> 解析：D
> `X*inA` 需要18bit, `Y` 需要19bit

11. 有以下代码
```verilog
reg [7:0] mem[1:256];
initial 
	$readmemh(“mem.data”,mem,128,1);
```
对于mem行为正确的描述是（）？

A. 从地址128开始，写到地址1
B. 从地址128开始，写1个地址
C. 从地址1开始，写128个地址

> 解析：A
> $readmemh(“mem.data”,mem,128,1) 表示从mem.data中读取数据写进mem寄存器，从地址128开始写到地址1

12. 九进制数16与九进制数27相加的结果用九进制表示为（）？
A. 45.0
B. 46.0
C. 43.0
D. 44.0

> 解析：D
> `16 = d(9+6) = d15`, `27 = d(2*9+7) = d25`, `d15+d25 = d40 = 44`
> `16+27 = 3x+(13) = 4x+(4) = 44`

13. 有关DFT，以下说法不正确的是（）？
A. scan的设计规则，需保证时钟复位可控
B. ECO时无须关注DFT网表
C. 主流的scan方式采用MUX-DFF
D. MBIST指的是对memory的BIST测试

解析：B
ECO表示工程改动要求，就是代码不能修改之后，工程有问题，再对设计进行的手工门级修改，这一步必定要关注DFT网表，DFT表示可测性设计，用来测试芯片加工过程中出现的问题。
Scan中要保证时钟复位可控，是对的；主流的scan方式采用Mux-DFF，就是在dff的输入端加入mux，
这是对的；bist在设计时在电路中植入相关功能电路用于提供自我测试功能的技术，
以此降低器件测试对自动测试设备（ATE）的依赖程度。
包括LBIST和MBIST，前者用于测试随机逻辑电路，后者用于测试存储器。

14. 对芯片性能影响最大的三个因素是PVT，分别是指？
A. package,voltage,temperature
B. process,voltage,temperature
C. process,verification,temperature
D. process,voltage,test

> 解析：B
> 影响芯片性能的三大因素-PVT
> 1）Process: 考虑制造工艺不定因素，提供制程因子
> 2）Voltage: 工作电压，电压越高，延时越小
> 3）Temperature：工作温度，温度越高，延时越大

15. 下面这段代码，说法错误的是（）？
```verilog
always @（posedge clk）begin
	din_dly <= din;
end
```

A. din_dly 用来当控制信号是安全的
B. din_dly不受复位影响
C. 数据寄存推荐这样的写法
D. din的不定态会传递到din_dly

> 解析：A
> There is only 1 Flip-Flop in this case, if din is asynchronous, it is not acceptable to use din_dly as control signal, since the metability of din would derive to din_dly, which decrease the MTBF.

16. 下列不属于动态数组内建函数的是（）？
A. delete
B. new[]
C. size()
D. length()

解析：A
动态数组内建函数
Size：用来约束动态数组元素的个数；
length：防止数据越界，即控制数据的位宽；
new是构造函数，创造对象空间;
Delete用于给队列删除元素，A错；

17. 关于功耗，以下描述不正确的是()：
A.改变芯片的供电电业和时钟频率都会对芯片功耗产生影响
B.设计者需要关注平均功耗、峰值功耗和功耗跳变
C.芯片的功耗会受实际信号的影响，所以功耗测试需要结合业务来开展
D.对于可关断的模块，使用时钟门控即可降低功耗

解析：C/B
我认为这个题四个选项都对，但是非要选一个的话，我觉得B\C之间二选一，个人倾向C，
我认为芯片功耗测试的时候，是在芯片上跑最大业务来测功耗，
选项C的意思是说要结合实际的各种业务来测，说的不准确，因此这里C错。
其实本题B选项中的功耗跳变是什么我也没看懂，可能B也有问题。

18. 为实现占空比50%三分频时钟，下面描述的电路，正确的是（）？

A. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟上升沿采样计数，产生1个占空比2/3的分频时钟；把A与B相或得到50%占空比时钟。
B. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟下降沿采样计数，产生1个占空比1/3的分频时钟；把A与B相与得到50%占空比时钟。
C. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟下降沿采样计数，产生1个占空比1/3的分频时钟；把A与B相或得到50%占空比时钟。
D. 用待分频时钟上升沿采样计数，产生占空比1/3的分频时钟A；用待分频时钟上升沿采样计数，产生1个占空比2/3的分频时钟；把A与B相与得到50%占空比时钟。

> 解析：C
> 三分频占空比50%的时钟，先采上升沿实现占空比1/3的分频时钟A，再采下降沿实现占空比1/3的分频时钟B，两者相或。

19. 关于冯诺依曼结构和哈佛结构的描述中，错误的是（）？

A.冯诺依曼接口中程序计数器负责提供程序执行所需要的地址
B.哈佛结构中取指令和执行不能完全重叠
C.冯诺依曼结构的计算机中数据和程序共用一个存储空间
D.哈佛结构的计算机在一个机器周期内科同时获得指令和操作数

解析：B
哈佛结构由于程序和数据存储器在两个分开的物理空间中，因此取指和执行能完全重叠
哈佛结构与冯诺依曼结构的区别就是哈佛结构中数据与指令分开存储，可以同时获取。

20. 状态机必须有1个缺省状态？
A. 正确
B. 错误

> 解析：A
> 原解释：状态机必须要有一个缺省状态，相当于case必须要有default，防止生成锁存器，使电路更加简洁，也防止电路进入未知状态。
> case并非必须要有default，只有组合逻辑需要，时序逻辑不会产生latch，状态机可以没有default，不影响综合，但是这样是不规范的，所以这句话正确。

21. a1和a2的检查效果完全一样?
```verilog
property p1;
@(posedge clk) a|=>b|=>c;
endproperty
a1:assert property(p1);
property p2;
@(posedge clk) a##1 b##1 |->c;
endproperty
a2: assert property(p2);
```

A. 正确
B. 错误

解析：A
断言检测：a1与a2的检查效果一样。
（|->）表示交叠蕴含，指左边条件发生时，立即在同一个上升沿检测右边。
（|=>）表示非交叠蕴含。指左边条件发生时，在下一个周期检测右边。
本题a1表示上升沿到来之后检测到a=1，下一个周期b=1，再下一个周期c=1;
A2表示上升沿到来之后检测到a=1，延时一个周期b=1，再延时一个周期立即检测c=1；

22. 以下关于false-path，正确的是（）？
A. 一般模拟IP和系统的互联接口都可以设置为false-path。
B. 一般异步电路可以设置为false-path。
C. 一般异步复位可以设置为false-path。
D. 两个不同频率之间的接口一定可以设置为false-path。

> 解析：B
> A is wrong, although the clock frequency of analog IP is for slower than the digital circuit, the data transferred is required to be safe, the timing analysis is must.
 >B是正确的。严谨的来讲，这个选项也是错误的，但是对于大环境而言，这句话是正确的。set_false_path可以应用于异步电路，但只用于加了同步器的路径，并且这条路径不需要进行时序分析。这句话的前提一定要是无需进行分析的路径（无需分析delay），并且RTL设计中加了同步器。
> C is wrong. The asynchronous reset signal should be checked with the ==recovery== and ==removal== time.
> D is wrong. The interface within two separate frequency can be a real-path that is required to be analyzed. For example, the generated clocks from a common MMCM/PLL with a period ratio of an integer are ==synchronous== but required to be analyzed.
 
23. 在verilog中，比算数运算符+优先级高的是?
A. &
B. %
C. >
D. !==

解析：B
B 表中可以看出取反乘除取余加减这种运算符优先级高，接下来是移位，再接下来是等价判断符，
最后是逻辑运算符。

24. 有关功耗，以下说法不正确的是（）？
A.电压越大，工作频率越高，其动态功耗越高
B.低功耗设计的目标就是采用各种优化技术和方法，在各个设计目标之间找到最佳的结合点
C.设计层次越高，功耗优化所能达到的效果越好
D.芯片单位面积的动态功耗和静态功耗随着工艺的发展呈下降趋势

> 解析：D
> 随着工艺的上升，晶体管阈值降低，漏电流变大，静态功耗变大。
> [[Static Timing Analysis for Nanometer Designs#3.8.2 Leakage Power]]

25. generate for 循环语句中使用的标尺变量可定义为integer？
A. 错误
B. 正确

> 解析：A
> generate for中使用的是genvar

26. 在时钟上升沿时采样到start有效开始，两个时钟周期后，信号“a”连续或者间断地出现3次为高电平，紧接着信号“stop”在下一周期为高的是哪个？

A.
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=>3]) ##1 stop;
endproperty
a0:assert property(p0);
```

B. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[*3]) ##1 stop;
endproperty
a0:assert property(p0);
```

C. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[->3]) ##1 stop;
endproperty
a0:assert property(p0);
```

D. 
```verilog
property p0;
@(posedge clk)$rose(start1) |-> ##2(a[=3]) ##1 stop;
endproperty
a0:assert property(p0);
```

解析：C
a[->3] ## 1stop表示a要连续或者间断的在三个上升沿为高，且第三次为高的下一个时钟
周期stop为高。符合题目所说。
其中要说明下的是D选项a[=3] ## 1stop，他表示a要连续或者间断的在三个上升沿为高后
stop可以立即为高也可以过几个周期为高。

27. ASIC开发流程中，如下环节的先后顺序是？
A. synthesis->P&R->RTL
B. RTL-> P&R-> synthesis
C. RTL-> synthesis-> P&R
D. synthesis-> RTL-> P&R

> 解析：C
> 先rtl设计，然后synthesis（综合），再布局布线（P&R）

28. 以下关于flase-path，正确的是（）？
A. 一般模拟IP和系统的互联接口都可以设置为flase-path。
B. 一般异步电路可以设置为flase-path。
C. 一般异步复位可以设置为flase-path。
D. 两个不同频率之间的接口一定可以设置为flase-path。

> 与22题重复

29. 有关综合的说法，一下哪个选项是错误的？
A. 综合网表可用于EDA功能仿真
B. 时序逻辑always语句中，if-else如果else的分支缺乏，会综合成latch
C. casez是不可综合的
D. 相同的RTL代码，每次综合出来的网表可能是不一样的

解析：B
casez属于有些工具可综合，有些工具不可综合，这里不一定对错;
B肯定不对，因为时序逻辑有记忆功能，不会产生锁存器。

30. 下面是一个什么电路（）？
```verilog
always @（posedge clk）begin
	if(rst_n == 1'b0)
		a <=2'b0;
	else if (b>2'b0)
		a <= b;
end
```

A. 综合成latch
B. 带异步复位的D触发器
C. 组合逻辑
D. 带同步复位的D触发器

> 解析：D
> 同步复位的D触发器，没啥可说的。

### 多选

31. 添加断言（SVA）的作用主要包含以下哪些方面（）？
A. 增加覆盖率的检查，保证自己希望冲击的场景都被冲击到。
B. 部分bug需要积累效应才会暴露，验证环境难以构造足够长时间的用例用冲击出来，通过断言可以有效解决。
C. 复杂逻辑中添加assertion，增加微观检查，做补充验证，相当于验证的白盒检查。
D. 关键节点添加assertion，帮助设计人员迅速找出代码出错点，提高问题定位的效率。

解析：ABCD 
没啥问题，应该都对，仅仅觉得B可能有点问题，但是没查到。

32.多bit信号跨时钟域同步常用的方式有（）？
A. DMUX
B. 打三拍
C. 乒乓buffer
D. 异步fifo

解析：ABD
乒乓Buffer是用于提高数据吞吐率的，这里需要解释一下的是DMUX，
DMUX相当于一个D触发器+一个多路选择器，MUX充当的作用就是触发器的一个使能信号。
判断源时钟域的单比特信号是否在目的时钟域成功同步，
如果是，那么这个时间长度下多比特信号也可以同步过来，而不违背建立时间。

33. Formality是由synopsys公司开发的一种形式验证（Formal verification）工具，用于两个design之间的等价性验证，它可以支持如下哪些等价性验证（）？
A. RTL级对RTL级
B. RTL级对门级网表
C. 门级网表对门级网表

> 解析：ABC
> Formality 可以实现对RTL、门级网表之间任意两者之间的等价性验证。

34. 下列表达式中，哪些可以使用一个或多个二输入与非门器件实现？
A. A&B
B. 常数1
C. ~A
D. A+B

> 解析：ABCD 
> 与非门是通用门，可以实现任何组合逻辑。

35. DFT设计增加的电路一般包括（）？
A. SCAN
B. JTAG
C. BIST
D. MBIST

解析：ACD 
A是边界扫描，C是自建内测试，D是存储器自建内测试，
B是下载通道，在dft里面的边界扫描大多是通过这个实现的。他是芯片自带的，不是DFT额外加的。

36. 在STA分析中，下列选项中哪些属于时钟的时序特性（）？
A. 时钟频率
B. 时钟占空比
C. 时钟抖动
D. 时钟偏移

> 解析：ABCD
> 时钟的时序特性包括时钟周期(period)、时钟占空比(duty cycle)、时钟转换时间(transition time/ slew)、时钟延迟(delay)、时钟偏斜(skew)和时钟抖动(jitter)。

37. 不满足下列哪些时间要求，会产生时序问题（）?
A.hold时间
B.recovery时间
C.setup时间

> 解析：ABC
> The asynchronous ==recovery== and ==removal== constraints check for asynchronous pins like asynchronous reset.

38. verilog语法关于任务和函数，描述正确的有（）？
A. 任务可以调用函数（function）
B. 函数可以调用任务
C. 函数可以调用函数
D. 任务（task）可以调用任务

解析：AD
函数（function）就是块组合逻辑，任务（task）是个事件，函数不能调用函数和任务，
任务可以调用函数和任务，函数要有一个或多个输入且要有返回值，
任务可以有输入也可以没有输入，也没有返回值，函数不能有延时、事件触发，任务可以。

39. 对于设计中所使用的的pipeline，说法正确的有（）？
A. 使用pipeline一定可以减少面积
B. 使用pipeline可能会导致面积增大
C. 使用pipeline会对时序有好处，STA更容易通过
D. 使用pipeline会导致数据延时增加，但如果工作频率不变，系统的吞吐量不会改变

> 解析：BCD
> - C选项实际上并不正确，例如8个加法运算，在一个时钟内完成，与分为三级流水相比，后者在单个时钟周期内组合逻辑延时更小，对时序有好处，但这一操作并不叫“使用pipeline”，而是增加“pipeline stage“。如果是相对于运算模块的三级流水，与单个运算模块在时间上顺序利用三次相比，这个操作确实叫“使用pipeline”，但是这样对时序并不会造成任何影响，不影响STA。
> - 对于D选项，实际上也不正确。如果是情况1，增加pipeline stage，会导致数据延时增加，同时系统的吞吐量也不会改变。但是如果是情况2，数据延时不会增加，吞吐量会变大。

40. 下列说法不正确的是（）？
A. 设计异步FIFO时采用格雷码的原因主要是为了省功耗
B. 对单比特控制信号采用双寄存器法打拍就可以消除亚稳态
C. 异步处理需要考虑发送和接收时钟之间的频率关系
D. 尽量将异步逻辑和同步逻辑剥离开，分别在不同的模块中实现

解析：AB
A,是为了防止亚稳态 B单比特信号快到慢打拍没用。

## 华为2024实习#4 芯片-数字 2023/5/6

### 单选

1. 操作符`==`和`===`在逻辑上是等价的
A. 错误
B. 正确

> A

2. `case(a) 2'b00: result=1; 2'b10: result=2; 2'b11: result=3; default: result=4; endcase`，若`a=2'b01`，则result=
A. x
B. 3
C. 4
D. 1

> C

3. 数字电路接口类IP，在做IO约束时，通常要添加input delay和output delay完成；对于如下input/output delay的约束，不正确的是
A. output delay min，是由Board Delay(min) - Board clock skew(max) - Tsu描述
B. input delay max，是由Bpard Delay(max) - clock delay(min) +Tco(max)描述
C. output delay max，是由Board Delay(max) - clock delay(min) + Tsu描述
D. input delay min，是由Board Delay(min) - clock delay(max) + Tco(min)描述

4. 时序逻辑中，所有if都必须要有else语句对应，以避免产生latch，且有助于综合(Design Compiler, DC)自动插入icg，降低寄存器翻转率
A. 错误
B. 正确

> A

5. 对于枚举变量定义如下：`enum integer {AA, BB=5, CC, DD=10} e_test;` 执行如下语句`e_test e_a=AA; e_test e_c=CC;` 后`e_a/e_c`的值分别是
A. 4/6
B. 0/6
C. 0/1
D. 4/9

> B

6. always块仅用于书写时序逻辑，组合逻辑应该用assign语句
A. 正确
B. 错误

> B

7. 随着器件的阈值电压增大，器件的延时将增大，漏电流功耗将
A. 增大，减小
B. 增大，增大
C. 减小，增大
D. 减小，减小

> A

8. RISC-V基本指令集的数据在内存中的存放方式是
A. 其他方式
B. Big-Endian
C. Big-Endian和Little-Endian都可以
D. Little-Endian

> D
> Littile-Endian is now mainstream, RISC-V support little-endian only.
> ARM CPU support both little-endian and big-endian.
> x86 support little endian only, like windows, linux, os-x.
> os-x based on apple silicon support little-endian only.

9. 以下约束中，a数值为0的概率为
```verilog
rand int a;
constraint c_1{
	a dist {0:=10,[1:3]:=30};
}
```
A. 10%
B. 30%
C. 75%
D. 25%

> A
> weight of 0 is 10, weight of 1,2,3 is 30, separatly. The total weight is 100.
> There is another operator for ==weighted distribution constraints==.
> `addr dist { 0:/10, [1:3]:/30 }`
> where the weight of 0 is 10/40. 1:3 counted 30 in total.
> https://verificationguide.com/systemverilog/systemverilog-distribution-constraint/

10. 请根据以下语句，从选项中找出空括号内应填入的正确答案
```verilog
reg [7:0] B;
B=8'bZ0;
```
则B=
A. 8'b0000_00Z0
B. 8'b0000_ZZZ0
C. 8'bZZZZ_0000
D. 8'bZZZZ_ZZZ0

> D

11. 如下SV约束语句：`{(a==1)->(b==0)}`，意思是先检查`a==1`，然后令`b==0`，b不会对a的取值产生影响
A. 错误
B. 正确

12. 分析下面的一段程序，正确的打印结果是
```verilog
program test;
initial begin
	for(int i=0;i<3;i++)
		fork
			#0 $write(i);
		join_none
end
end program
```
A. 2 1 0
B. 0 1 2
C. 2 2 2
D. 3 3 3

> D

13. 请问如下代码的运行结果是
```verilog
wire [3:0] a=4'ha;
wire [3:0] b=4'hc;
wire [4:0] d=a+b;
```
A. 6
B. 22
C. -6
D. 5'h22

> B

14. 如何实现断言“时钟上升沿时若a为1，则检查3个时钟周期后b为1，且再1个时钟周期后c为1”
A. `@(posedge clk) a ##3 b ##1 c;`
B. `@(posedge clk) a |=> ##2 b ##1 c;`
C. `@(posedge clk) a |=> ##3 (b|->2) ##1 c;`
D. `@(posedge clk) a |-> ##3 b |-> ##1 c;`

> D
> `|=>` is non-overlapping, `|->` is overlapping
> `|=> ##2` is identical to `|-> ##3`

15. 如下程序运行的打印结果是什么？
```verilog
`timescale 1ns/1ps
module ts_fork
int k;
int m;
event eventA;

initial begin
	for(int i=0;i<=2;i++) begin
		fork
			begin
				#i;
			end
			begin
				m=$time
			end
		join
		->eventA;
	end
end

always@(eventA) begin
	$display("%d",m);
end
endmodule
```
A. 010
B. 001
C. 111
D. 100

> No correct answer `011`

16. 在DDR SDRAM进行随机读写操作时，如果需要读写BANK0中第1行第1列的数据，首先需要发送什么命令
A. Refresh命令：刷新BANK0
B. LMR命令：更新DDR SDRAM寄存器
C. Read&Write命令：读写BANK0第1行第1列
D. ACT命令：激活BANK0第1行

> D

17. PLL锁定指的是
A. VCO输出的时钟频率不再发生变换
B. VCO不再震荡
C. VCO输出的时钟相位不再发生变化
D. 输出时钟与反馈时钟的频率和相位差稳定

> D

18. 以下低功耗措施中， 哪种不是降低电路翻转率的方法
A. 重新安排if-else表达式，将毛刺或快变化信号移至逻辑锥体的前部
B. 采用Gray码或One-hot码作为状态机编码
C. 减少电路中的glitch
D. 在不进行算术运算的时候，使这些模块的输入保持不变，不让新的操作数进来

19. 在DC优化timing的时候，工具采用下面那个命令可以通过移动寄存器来达到调整时序优化的目的
A. compile_ultra -retime
B. compile_ultra -incremental
C. compile_ultra -timing_high_effort
D. compile_ultra - piple

> A

20. 状态机中的one-hot编码方法适用于
A. 异步FIFO
B. 相邻状态变化1bit
C. 状态较多
D. 状态较少

> D

21. 如下代码，计算结果x,y是否相同
```verilog
wire [3:0] a,b;
wire [3:0] x,y;
assign x=(a+b)>>1;
assign x=(a+b+0)>>1;
```
A. 正确
B. 错误

> B. 0 is an unconstrainted integer, which is 32 bit.
> The first expression will discard the overflow bit, and then shift bit, pad with 0
> The second expression will retain the overflow bit, and become the MSB of the result.

22. `dc_shell> create_clock -name CLK -period 20 -waveform {10 18}` 
以上命令的时钟周期为
A. 20ns
B. 10ns
C. 18ns
D. 28ns

> A

23. Cache存储器是为了解决主存满足不了要求的性能指标是
A. 价格
B. 速度
C. 容量
D. 字长

> B

24. 分析下面的一段程序，正确的打印结果是
```verilog
function int SquareSum(ref int a, ref int b)
	a=a\*a;
	b=b\*b;
	return a+b;
endfunction
function int Test()
	int a,b,c;
	a=3;
	b=4;
	c=SquareSum(a,b);
	c=c+a;
	$display("c=%d",c);
endfunction
```
A. c=25
B. c=28
C. c=34
D. c=31

> B

25. 在芯片设计中，有时候会采用时钟上升沿发送数据，时钟下降沿采样数据。关于这种设计，在物理设计中需要特别注意
A. 需要注意检查时钟树buff的minimum period
B. 需要注意检查时钟树buff的transition
C. 需要注意检查时钟树buff的minimum pulse
D. 需要注意检查时钟树buff的占空比

26. 通常状态机分成两类，摩尔类型状态机的输出仅仅依赖于当前状态，而与输入条件无关；米勒类型状态机的输出不仅依赖于当前状态，而且取决于该状态的输入条件
A. 正确
B. 错误

> A

27. 实现无符号数a、b进行(a/2+b)的功能，如下实现是否正确？
```verilog
wire unsigned [5:0] a;
wire unsigned [6:0] b;
wire unsigned [7:0] z;
assign z=a[5:1]+b;
```
A. 正确
B. 错误

28. 在PR的netlist中有这样一句话：INVX12 U_2024(.Z(n21), .A(n24))，其中U_2024是INVX12的ref_name
A. 正确
B. 错误

29. `always @ (posedge clk) begin a=c; b=a; end` ，a和b在每个时钟周期都相同
A. 正确
B. 错误

> A
> blocking assignment

30. 低功耗方法包括门级、架构级、RTL级等，效果从大到小排列应该是
A. RTL级>架构级>门级
B. 架构级>门级>RTL级
C. RTL级>门级>架构级
D. 架构级>RTL级>门级

> D

### 多选

31. 从静态时序分析的角度考虑，寄存器Tsetup要求是40ps，Thold要求是35ps，Trecovery 50ps，Tremoval要求是25ps。在实际的电路中，数据在时钟上升沿前45ps，上升沿后30ps保持高电平并且稳定，其余时间为低电平。下面说法正确的是
A. 不能推测出寄存器的复位端setup满足要求
B. 能够推测出寄存器的数据端setup满足要求
C. 能够推测出寄存器的复位端hold满足要求
D. 能够推测出寄存器的数据端hold满足要求

32. 以下哪些系统函数经常用在断言中
A. $past()
B. $rose()
C. $fell()
D. $stable()

> ABCD

33. 综合分为哪3个步骤
A. mapping
B. routing
C. translation
D. optimization

> ACD

34. 多bit数据的跨时钟域设计包括
A. 异步FIFO
B. DMUX设计
C. 使用握手机制
D. 给每个bit增加同步器

35. 关于同步复位描述正确的是
A. 描述同步复位寄存器的always块的敏感变量表中没用同步复位信号
B. 同步复位信号需要像数据信号一样检查setup和hold时序
C. 同步复位信号有效宽度必须大于一个时钟周期
D. 若电路中时钟已关闭，则同步复位信号毛刺不会导致寄存器复位

36. 芯片中时钟的特性有
A. skew
B. transition time
C. latency
D. jitter

> ABCD

37. 针对Specify语句`(posedge clock => (out+:in))=(8,10)` 如下描述正确的是
A. 时钟上升沿到输出低变高延时是8
B. 时钟上升沿到输出的最大延时是10
C. 时钟上升沿到输出高变低延时是10
D. 时钟上升沿到输出的最小延时是8

> AC

38. 多bit总线不能用打两拍做异步处理的原因，下面说法正确的是：
A. 多bit总线的异步处理需要打3拍实现
B. 浪费寄存器资源
C. 多bit总线的各bit之间的走线延迟不一样
D. 异步打拍过程中会出现亚稳态，每个bit稳定的时间不一样

39. 改善亚稳态的措施
A. 改善时钟质量，用边沿变化快速的时钟信号
B. 使用同步机制，防止亚稳态传播
C. 使用反应更快的寄存器，减少建立保持时间
D. 降低采样时钟频率

40. 计算cache size大小的因素包括
A. cache line size
B. 组相联数(cache way number)
C. cache lag ram的宽度
D. cace data ram的深度

