Fitter report for leon3mp
Sun Feb  5 18:50:48 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Interconnect Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Feb  5 18:50:48 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 216 11/23/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; leon3mp                                       ;
; Top-level Entity Name              ; leon3mp                                       ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C25F324C8                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 17,731 / 24,624 ( 72 % )                      ;
;     Total combinational functions  ; 15,185 / 24,624 ( 62 % )                      ;
;     Dedicated logic registers      ; 6,723 / 24,624 ( 27 % )                       ;
; Total registers                    ; 6811                                          ;
; Total pins                         ; 204 / 216 ( 94 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 233,696 / 608,256 ( 38 % )                    ;
; Embedded Multiplier 9-bit elements ; 2 / 132 ( 2 % )                               ;
; Total PLLs                         ; 3 / 4 ( 75 % )                                ;
+------------------------------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C25F324C8                          ;                                       ;
; Maximum processors allowed for parallel compilation                        ; 2                                     ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Optimize Multi-Corner Timing                                               ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                               ; On                                    ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Extra                                 ; Normal                                ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; errorn          ; Incomplete set of assignments ;
; address[1]      ; Incomplete set of assignments ;
; address[2]      ; Incomplete set of assignments ;
; address[3]      ; Incomplete set of assignments ;
; address[4]      ; Incomplete set of assignments ;
; address[5]      ; Incomplete set of assignments ;
; address[6]      ; Incomplete set of assignments ;
; address[7]      ; Incomplete set of assignments ;
; address[8]      ; Incomplete set of assignments ;
; address[9]      ; Incomplete set of assignments ;
; address[10]     ; Incomplete set of assignments ;
; address[11]     ; Incomplete set of assignments ;
; address[12]     ; Incomplete set of assignments ;
; address[13]     ; Incomplete set of assignments ;
; address[14]     ; Incomplete set of assignments ;
; address[15]     ; Incomplete set of assignments ;
; address[16]     ; Incomplete set of assignments ;
; address[17]     ; Incomplete set of assignments ;
; address[18]     ; Incomplete set of assignments ;
; address[19]     ; Incomplete set of assignments ;
; address[20]     ; Incomplete set of assignments ;
; address[21]     ; Incomplete set of assignments ;
; address[22]     ; Incomplete set of assignments ;
; address[23]     ; Incomplete set of assignments ;
; address[24]     ; Incomplete set of assignments ;
; address[25]     ; Incomplete set of assignments ;
; romsn           ; Incomplete set of assignments ;
; oen             ; Incomplete set of assignments ;
; writen          ; Incomplete set of assignments ;
; rstoutn         ; Incomplete set of assignments ;
; ssram_cen       ; Missing I/O standard          ;
; ssram_wen       ; Missing I/O standard          ;
; ssram_bw[3]     ; Missing I/O standard          ;
; ssram_bw[2]     ; Missing I/O standard          ;
; ssram_bw[1]     ; Missing I/O standard          ;
; ssram_bw[0]     ; Missing I/O standard          ;
; ssram_oen       ; Missing I/O standard          ;
; ssram_clk       ; Missing I/O standard          ;
; ssram_adscn     ; Missing I/O standard          ;
; ddr_clk         ; Missing slew rate             ;
; ddr_clkn        ; Missing slew rate             ;
; ddr_cke         ; Missing slew rate             ;
; ddr_csb         ; Missing slew rate             ;
; ddr_web         ; Missing slew rate             ;
; ddr_rasb        ; Missing slew rate             ;
; ddr_casb        ; Missing slew rate             ;
; ddr_dm[0]       ; Missing slew rate             ;
; ddr_dm[1]       ; Missing slew rate             ;
; ddr_ad[0]       ; Missing slew rate             ;
; ddr_ad[1]       ; Missing slew rate             ;
; ddr_ad[2]       ; Missing slew rate             ;
; ddr_ad[3]       ; Missing slew rate             ;
; ddr_ad[4]       ; Missing slew rate             ;
; ddr_ad[5]       ; Missing slew rate             ;
; ddr_ad[6]       ; Missing slew rate             ;
; ddr_ad[7]       ; Missing slew rate             ;
; ddr_ad[8]       ; Missing slew rate             ;
; ddr_ad[9]       ; Missing slew rate             ;
; ddr_ad[10]      ; Missing slew rate             ;
; ddr_ad[11]      ; Missing slew rate             ;
; ddr_ad[12]      ; Missing slew rate             ;
; ddr_ba[0]       ; Missing slew rate             ;
; ddr_ba[1]       ; Missing slew rate             ;
; dsuact          ; Incomplete set of assignments ;
; hc_vd           ; Incomplete set of assignments ;
; hc_hd           ; Incomplete set of assignments ;
; hc_den          ; Incomplete set of assignments ;
; hc_nclk         ; Incomplete set of assignments ;
; hc_lcd_data[0]  ; Incomplete set of assignments ;
; hc_lcd_data[1]  ; Incomplete set of assignments ;
; hc_lcd_data[2]  ; Incomplete set of assignments ;
; hc_lcd_data[3]  ; Incomplete set of assignments ;
; hc_lcd_data[4]  ; Incomplete set of assignments ;
; hc_lcd_data[5]  ; Incomplete set of assignments ;
; hc_lcd_data[6]  ; Incomplete set of assignments ;
; hc_lcd_data[7]  ; Incomplete set of assignments ;
; hc_grest        ; Incomplete set of assignments ;
; hc_scen         ; Incomplete set of assignments ;
; hc_adc_din      ; Incomplete set of assignments ;
; hc_adc_dclk     ; Incomplete set of assignments ;
; hc_adc_cs_n     ; Incomplete set of assignments ;
; hc_i2c_sclk     ; Incomplete set of assignments ;
; hc_td_hs        ; Incomplete set of assignments ;
; hc_td_vs        ; Incomplete set of assignments ;
; hc_td_27mhz     ; Incomplete set of assignments ;
; hc_td_reset     ; Incomplete set of assignments ;
; hc_aud_adclrck  ; Incomplete set of assignments ;
; hc_aud_adcdat   ; Incomplete set of assignments ;
; hc_aud_daclrck  ; Incomplete set of assignments ;
; hc_aud_dacdat   ; Incomplete set of assignments ;
; hc_aud_bclk     ; Incomplete set of assignments ;
; hc_aud_xck      ; Incomplete set of assignments ;
; hc_tx_d[0]      ; Incomplete set of assignments ;
; hc_tx_d[1]      ; Incomplete set of assignments ;
; hc_tx_d[2]      ; Incomplete set of assignments ;
; hc_tx_d[3]      ; Incomplete set of assignments ;
; hc_rx_d[0]      ; Incomplete set of assignments ;
; hc_rx_d[1]      ; Incomplete set of assignments ;
; hc_rx_d[2]      ; Incomplete set of assignments ;
; hc_rx_d[3]      ; Incomplete set of assignments ;
; hc_tx_clk       ; Incomplete set of assignments ;
; hc_rx_clk       ; Incomplete set of assignments ;
; hc_tx_en        ; Incomplete set of assignments ;
; hc_rx_dv        ; Incomplete set of assignments ;
; hc_rx_crs       ; Incomplete set of assignments ;
; hc_rx_err       ; Incomplete set of assignments ;
; hc_rx_col       ; Incomplete set of assignments ;
; hc_mdc          ; Incomplete set of assignments ;
; hc_eth_reset_n  ; Incomplete set of assignments ;
; hc_uart_txd     ; Incomplete set of assignments ;
; hc_vga_data[0]  ; Incomplete set of assignments ;
; hc_vga_data[1]  ; Incomplete set of assignments ;
; hc_vga_data[2]  ; Incomplete set of assignments ;
; hc_vga_data[3]  ; Incomplete set of assignments ;
; hc_vga_data[4]  ; Incomplete set of assignments ;
; hc_vga_data[5]  ; Incomplete set of assignments ;
; hc_vga_data[6]  ; Incomplete set of assignments ;
; hc_vga_data[7]  ; Incomplete set of assignments ;
; hc_vga_data[8]  ; Incomplete set of assignments ;
; hc_vga_data[9]  ; Incomplete set of assignments ;
; hc_vga_clock    ; Incomplete set of assignments ;
; hc_vga_hs       ; Incomplete set of assignments ;
; hc_vga_vs       ; Incomplete set of assignments ;
; hc_vga_blank    ; Incomplete set of assignments ;
; hc_vga_sync     ; Incomplete set of assignments ;
; hc_id_i2cscl    ; Incomplete set of assignments ;
; hc_i2c_sdat     ; Incomplete set of assignments ;
; hc_td_d[0]      ; Incomplete set of assignments ;
; hc_td_d[1]      ; Incomplete set of assignments ;
; hc_td_d[2]      ; Incomplete set of assignments ;
; hc_td_d[3]      ; Incomplete set of assignments ;
; hc_td_d[4]      ; Incomplete set of assignments ;
; hc_td_d[5]      ; Incomplete set of assignments ;
; hc_td_d[6]      ; Incomplete set of assignments ;
; hc_td_d[7]      ; Incomplete set of assignments ;
; hc_mdio         ; Incomplete set of assignments ;
; data[0]         ; Incomplete set of assignments ;
; data[1]         ; Incomplete set of assignments ;
; data[2]         ; Incomplete set of assignments ;
; data[3]         ; Incomplete set of assignments ;
; data[4]         ; Incomplete set of assignments ;
; data[5]         ; Incomplete set of assignments ;
; data[6]         ; Incomplete set of assignments ;
; data[7]         ; Incomplete set of assignments ;
; data[8]         ; Incomplete set of assignments ;
; data[9]         ; Incomplete set of assignments ;
; data[10]        ; Incomplete set of assignments ;
; data[11]        ; Incomplete set of assignments ;
; data[12]        ; Incomplete set of assignments ;
; data[13]        ; Incomplete set of assignments ;
; data[14]        ; Incomplete set of assignments ;
; data[15]        ; Incomplete set of assignments ;
; data[16]        ; Incomplete set of assignments ;
; data[17]        ; Incomplete set of assignments ;
; data[18]        ; Incomplete set of assignments ;
; data[19]        ; Incomplete set of assignments ;
; data[20]        ; Incomplete set of assignments ;
; data[21]        ; Incomplete set of assignments ;
; data[22]        ; Incomplete set of assignments ;
; data[23]        ; Incomplete set of assignments ;
; data[24]        ; Incomplete set of assignments ;
; data[25]        ; Incomplete set of assignments ;
; data[26]        ; Incomplete set of assignments ;
; data[27]        ; Incomplete set of assignments ;
; data[28]        ; Incomplete set of assignments ;
; data[29]        ; Incomplete set of assignments ;
; data[30]        ; Incomplete set of assignments ;
; data[31]        ; Incomplete set of assignments ;
; ddr_dqs[0]      ; Missing slew rate             ;
; ddr_dqs[1]      ; Missing slew rate             ;
; ddr_dq[0]       ; Missing slew rate             ;
; ddr_dq[1]       ; Missing slew rate             ;
; ddr_dq[2]       ; Missing slew rate             ;
; ddr_dq[3]       ; Missing slew rate             ;
; ddr_dq[4]       ; Missing slew rate             ;
; ddr_dq[5]       ; Missing slew rate             ;
; ddr_dq[6]       ; Missing slew rate             ;
; ddr_dq[7]       ; Missing slew rate             ;
; ddr_dq[8]       ; Missing slew rate             ;
; ddr_dq[9]       ; Missing slew rate             ;
; ddr_dq[10]      ; Missing slew rate             ;
; ddr_dq[11]      ; Missing slew rate             ;
; ddr_dq[12]      ; Missing slew rate             ;
; ddr_dq[13]      ; Missing slew rate             ;
; ddr_dq[14]      ; Missing slew rate             ;
; ddr_dq[15]      ; Missing slew rate             ;
; hc_sda          ; Incomplete set of assignments ;
; hc_sd_dat       ; Incomplete set of assignments ;
; hc_sd_dat3      ; Incomplete set of assignments ;
; hc_sd_cmd       ; Incomplete set of assignments ;
; hc_sd_clk       ; Incomplete set of assignments ;
; hc_ps2_dat      ; Incomplete set of assignments ;
; hc_ps2_clk      ; Incomplete set of assignments ;
; hc_id_i2cdat    ; Incomplete set of assignments ;
; resetn          ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; gpio[0]         ; Incomplete set of assignments ;
; gpio[1]         ; Incomplete set of assignments ;
; hc_adc_busy     ; Incomplete set of assignments ;
; gpio[2]         ; Incomplete set of assignments ;
; hc_adc_penirq_n ; Incomplete set of assignments ;
; dsubren         ; Incomplete set of assignments ;
; hc_uart_rxd     ; Incomplete set of assignments ;
; hc_adc_dout     ; Incomplete set of assignments ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                           ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                    ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[0]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[0]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[1]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[1]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[2]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[2]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[3]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[3]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[4]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[4]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[5]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[5]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[6]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[6]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[7]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[7]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[8]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[8]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[9]                                                         ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[9]         ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[10]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[10]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[11]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[11]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[12]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[12]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[13]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[13]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[14]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[14]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[15]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[15]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[16]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[16]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[17]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[17]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[18]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[18]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[19]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[19]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[20]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[20]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[21]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[21]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[22]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[22]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[23]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[23]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[24]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[24]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[25]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[25]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[26]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[26]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[27]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[27]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[28]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[28]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[29]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[29]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[30]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[30]        ; PORTADATAOUT     ;                       ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.hrdata[31]                                                        ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|q_a[31]        ; PORTADATAOUT     ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_v4t:auto_generated|mac_out2 ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][32] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                       ; DATAOUT          ;                       ;
+----------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_H ; HIGH          ; Compiler or HDL Assignment ;
; DDIO_INPUT_REGISTER ; altddio_in     ;              ; input_cell_L ; LOW           ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+--------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 23286 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 23286 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 33 / 18933 ( 0.17 % )  ;
;     -- Achieved     ; 33 / 18933 ( 0.17 % )  ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 23095   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 173     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 18      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 119982        ; 0           ; 64          ;
; sld_hub:auto_hub               ; Top                            ; 70            ; 0           ; 0           ;
; Top                            ; sld_hub:auto_hub               ; 70            ; 0           ; 0           ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 616           ; 0           ; 0           ;
; hard_block:auto_generated_inst ; Top                            ; 1995          ; 0           ; 0           ;
; Top                            ; hard_block:auto_generated_inst ; 1995          ; 0           ; 0           ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 46            ; 0           ; 0           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/inouema/work/LEON/grlib/grlib-gpl-1.1.0-b4113/designs/leon3-altera-ep3c25-eek/leon3mp.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 17,731 / 24,624 ( 72 % )   ;
;     -- Combinational with no register       ; 11008                      ;
;     -- Register only                        ; 2546                       ;
;     -- Combinational with a register        ; 4177                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 10655                      ;
;     -- 3 input functions                    ; 3249                       ;
;     -- <=2 input functions                  ; 1281                       ;
;     -- Register only                        ; 2546                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 14435                      ;
;     -- arithmetic mode                      ; 750                        ;
;                                             ;                            ;
; Total registers*                            ; 6,811 / 25,629 ( 27 % )    ;
;     -- Dedicated logic registers            ; 6,723 / 24,624 ( 27 % )    ;
;     -- I/O registers                        ; 88 / 1,005 ( 9 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,325 / 1,539 ( 86 % )     ;
; User inserted logic elements                ; 0                          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 204 / 216 ( 94 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
; Global signals                              ; 13                         ;
; M9Ks                                        ; 58 / 66 ( 88 % )           ;
; Total block memory bits                     ; 233,696 / 608,256 ( 38 % ) ;
; Total block memory implementation bits      ; 534,528 / 608,256 ( 88 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 132 ( 2 % )            ;
; PLLs                                        ; 3 / 4 ( 75 % )             ;
; Global clocks                               ; 13 / 20 ( 65 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 29% / 26% / 32%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 50% / 54%            ;
; Maximum fan-out node                        ; clkm~clkctrl               ;
; Maximum fan-out                             ; 6352                       ;
; Highest non-global fan-out signal           ; ~GND                       ;
; Highest non-global fan-out                  ; 1095                       ;
; Total fan-out                               ; 77687                      ;
; Average fan-out                             ; 3.22                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ;
;                                              ;                        ;                       ;                                ;
; Total logic elements                         ; 17613 / 24624 ( 71 % ) ; 112 / 24624 ( < 1 % ) ; 6 / 24624 ( < 1 % )            ;
;     -- Combinational with no register        ; 10964                  ; 38                    ; 6                              ;
;     -- Register only                         ; 2533                   ; 13                    ; 0                              ;
;     -- Combinational with a register         ; 4116                   ; 61                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;
;     -- 4 input functions                     ; 10601                  ; 51                    ; 3                              ;
;     -- 3 input functions                     ; 3221                   ; 28                    ; 0                              ;
;     -- <=2 input functions                   ; 1258                   ; 20                    ; 3                              ;
;     -- Register only                         ; 2533                   ; 13                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;
;     -- normal mode                           ; 14334                  ; 95                    ; 6                              ;
;     -- arithmetic mode                       ; 746                    ; 4                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total registers                              ; 6737                   ; 74                    ; 0                              ;
;     -- Dedicated logic registers             ; 6649 / 24624 ( 27 % )  ; 74 / 24624 ( < 1 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                         ; 176                    ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Total LABs:  partially or completely used    ; 1319 / 1539 ( 85 % )   ; 10 / 1539 ( < 1 % )   ; 1 / 1539 ( < 1 % )             ;
;                                              ;                        ;                       ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ;
; I/O pins                                     ; 204                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 2 / 132 ( 1 % )        ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                            ; 233696                 ; 0                     ; 0                              ;
; Total RAM block bits                         ; 534528                 ; 0                     ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 3 / 4 ( 75 % )                 ;
; M9K                                          ; 58 / 66 ( 87 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                          ; 7 / 24 ( 29 % )        ; 0 / 24 ( 0 % )        ; 7 / 24 ( 29 % )                ;
; Double Data Rate I/O output circuitry        ; 42 / 220 ( 19 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 2 / 220 ( < 1 % )      ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;
; Connections                                  ;                        ;                       ;                                ;
;     -- Input Connections                     ; 6839                   ; 111                   ; 10                             ;
;     -- Registered Input Connections          ; 6545                   ; 74                    ; 0                              ;
;     -- Output Connections                    ; 191                    ; 16                    ; 6753                           ;
;     -- Registered Output Connections         ; 3                      ; 15                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;
;     -- Total Connections                     ; 78479                  ; 600                   ; 6787                           ;
;     -- Registered Connections                ; 35583                  ; 396                   ; 0                              ;
;                                              ;                        ;                       ;                                ;
; External Connections                         ;                        ;                       ;                                ;
;     -- Top                                   ; 140                    ; 127                   ; 6763                           ;
;     -- sld_hub:auto_hub                      ; 127                    ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 6763                   ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;
;     -- Input Ports                           ; 57                     ; 18                    ; 10                             ;
;     -- Output Ports                          ; 122                    ; 36                    ; 10                             ;
;     -- Bidir Ports                           ; 68                     ; 0                     ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;
;     -- Registered Input Ports                ; 0                      ; 1                     ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 26                    ; 0                              ;
;                                              ;                        ;                       ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 9                     ; 3                              ;
;     -- Output Ports driven by GND            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 1                     ; 4                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 21                    ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk             ; B9    ; 8        ; 25           ; 34           ; 21           ; 3                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dsubren         ; B10   ; 7        ; 25           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio[0]         ; F1    ; 1        ; 0            ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio[1]         ; F2    ; 1        ; 0            ; 16           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; gpio[2]         ; A10   ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_adc_busy     ; K18   ; 5        ; 53           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_adc_dout     ; L18   ; 5        ; 53           ; 15           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_adc_penirq_n ; N17   ; 5        ; 53           ; 17           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_aud_adcdat   ; A9    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_clk       ; F17   ; 6        ; 53           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_col       ; G17   ; 6        ; 53           ; 20           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_crs       ; L3    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_d[0]      ; P2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_d[1]      ; P1    ; 2        ; 0            ; 8            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_d[2]      ; T3    ; 2        ; 0            ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_d[3]      ; R3    ; 2        ; 0            ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_dv        ; G18   ; 6        ; 53           ; 20           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_rx_err       ; L4    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_td_27mhz     ; F18   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_td_hs        ; L5    ; 2        ; 0            ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_td_vs        ; K5    ; 2        ; 0            ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_tx_clk       ; N18   ; 5        ; 53           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; hc_uart_rxd     ; E18   ; 6        ; 53           ; 21           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; resetn          ; N2    ; 2        ; 0            ; 16           ; 14           ; 9                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard   ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; address[10]    ; A12   ; 7        ; 31           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[11]    ; B12   ; 7        ; 29           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[12]    ; A11   ; 7        ; 29           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[13]    ; B11   ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[14]    ; C10   ; 7        ; 27           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[15]    ; D10   ; 7        ; 27           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[16]    ; E10   ; 8        ; 23           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[17]    ; C9    ; 8        ; 23           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[18]    ; D9    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[19]    ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[1]     ; E12   ; 7        ; 40           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[20]    ; A6    ; 8        ; 18           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[21]    ; B18   ; 6        ; 53           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[22]    ; C17   ; 6        ; 53           ; 28           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[23]    ; C18   ; 6        ; 53           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[24]    ; G14   ; 6        ; 53           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[25]    ; B17   ; 6        ; 53           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[2]     ; A16   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[3]     ; B16   ; 7        ; 38           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[4]     ; A15   ; 7        ; 36           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[5]     ; B15   ; 7        ; 34           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[6]     ; A14   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[7]     ; B14   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[8]     ; A13   ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; address[9]     ; B13   ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[0]      ; U1    ; 3        ; 1            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[10]     ; U17   ; 4        ; 43           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[11]     ; V17   ; 4        ; 43           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[12]     ; U16   ; 4        ; 40           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[1]      ; U5    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[2]      ; U7    ; 3        ; 20           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[3]      ; U8    ; 3        ; 23           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[4]      ; P8    ; 3        ; 18           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[5]      ; P7    ; 3        ; 9            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[6]      ; P6    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[7]      ; T14   ; 4        ; 43           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[8]      ; T13   ; 4        ; 43           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ad[9]      ; V13   ; 4        ; 34           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ba[0]      ; V11   ; 4        ; 29           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_ba[1]      ; V12   ; 4        ; 29           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_casb       ; T4    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_cke        ; R13   ; 4        ; 45           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_clk        ; U2    ; 3        ; 5            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_clkn       ; V2    ; 3        ; 5            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_csb        ; V1    ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_dm[0]      ; V3    ; 3        ; 11           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 1244174944    ;
; ddr_dm[1]      ; V8    ; 3        ; 25           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 1244174944    ;
; ddr_rasb       ; V16   ; 4        ; 40           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ddr_web        ; U15   ; 4        ; 36           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dsuact         ; P13   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 1191024410    ;
; errorn         ; N12   ; 4        ; 47           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; Group 1191024410    ;
; hc_adc_cs_n    ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_adc_dclk    ; V18   ; 4        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_adc_din     ; U18   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_aud_adclrck ; M1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_aud_bclk    ; E17   ; 6        ; 53           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_aud_dacdat  ; R1    ; 2        ; 0            ; 7            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_aud_daclrck ; R2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_aud_xck     ; A1    ; 8        ; 1            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_den         ; R17   ; 5        ; 53           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_eth_reset_n ; H18   ; 6        ; 53           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_grest       ; R18   ; 5        ; 53           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_hd          ; M14   ; 5        ; 53           ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_i2c_sclk    ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_id_i2cscl   ; H6    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[0] ; R4    ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[1] ; T17   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[2] ; T18   ; 5        ; 53           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[3] ; L16   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[4] ; M17   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[5] ; N6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[6] ; M13   ; 4        ; 51           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_lcd_data[7] ; N13   ; 4        ; 51           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_mdc         ; P18   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_nclk        ; D14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_scen        ; M6    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_td_reset    ; H1    ; 1        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_tx_d[0]     ; M18   ; 5        ; 53           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_tx_d[1]     ; L14   ; 5        ; 53           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_tx_d[2]     ; L15   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_tx_d[3]     ; P17   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_tx_en       ; L17   ; 5        ; 53           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_uart_txd    ; H17   ; 6        ; 53           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vd          ; L13   ; 5        ; 53           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_blank   ; N10   ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_clock   ; C14   ; 7        ; 47           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[0] ; K17   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[1] ; P11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[2] ; B2    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[3] ; B1    ; 1        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[4] ; G2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[5] ; G1    ; 1        ; 0            ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[6] ; K2    ; 2        ; 0            ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[7] ; K1    ; 2        ; 0            ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[8] ; L2    ; 2        ; 0            ; 13           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_data[9] ; L1    ; 2        ; 0            ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_hs      ; H15   ; 6        ; 53           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_sync    ; N11   ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hc_vga_vs      ; J13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oen            ; D17   ; 6        ; 53           ; 23           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; romsn          ; E2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rstoutn        ; C3    ; 1        ; 0            ; 28           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_adscn    ; F7    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_bw[0]    ; F12   ; 7        ; 43           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_bw[1]    ; F13   ; 7        ; 51           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_bw[2]    ; F10   ; 7        ; 36           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_bw[3]    ; F11   ; 7        ; 36           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_cen      ; F9    ; 8        ; 14           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_clk      ; A2    ; 8        ; 1            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_oen      ; E9    ; 8        ; 23           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ssram_wen      ; G13   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V          ; 12mA             ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; writen         ; D18   ; 6        ; 53           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard   ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                                                                              ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+
; data[0]      ; C16   ; 7        ; 51           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[0] (inverted)                                                              ; -                   ;
; data[10]     ; F8    ; 8        ; 9            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[10] (inverted)                                                             ; -                   ;
; data[11]     ; D7    ; 8        ; 16           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[11] (inverted)                                                             ; -                   ;
; data[12]     ; F6    ; 8        ; 5            ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[12] (inverted)                                                             ; -                   ;
; data[13]     ; E6    ; 8        ; 7            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[13] (inverted)                                                             ; -                   ;
; data[14]     ; G6    ; 8        ; 1            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[14] (inverted)                                                             ; -                   ;
; data[15]     ; C7    ; 8        ; 18           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[15] (inverted)                                                             ; -                   ;
; data[16]     ; H3    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[16] (inverted)                                                             ; -                   ;
; data[17]     ; D1    ; 1        ; 0            ; 27           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[17] (inverted)                                                             ; -                   ;
; data[18]     ; A8    ; 8        ; 20           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[18] (inverted)                                                             ; -                   ;
; data[19]     ; B8    ; 8        ; 20           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[19] (inverted)                                                             ; -                   ;
; data[1]      ; D12   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[1] (inverted)                                                              ; -                   ;
; data[20]     ; B7    ; 8        ; 18           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[20] (inverted)                                                             ; -                   ;
; data[21]     ; C5    ; 8        ; 16           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[21] (inverted)                                                             ; -                   ;
; data[22]     ; E8    ; 8        ; 14           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[22] (inverted)                                                             ; -                   ;
; data[23]     ; A4    ; 8        ; 14           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[23] (inverted)                                                             ; -                   ;
; data[24]     ; B4    ; 8        ; 11           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[24] (inverted)                                                             ; -                   ;
; data[25]     ; E7    ; 8        ; 9            ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[25] (inverted)                                                             ; -                   ;
; data[26]     ; A3    ; 8        ; 9            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[26] (inverted)                                                             ; -                   ;
; data[27]     ; B3    ; 8        ; 7            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[27] (inverted)                                                             ; -                   ;
; data[28]     ; D5    ; 8        ; 3            ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[28] (inverted)                                                             ; -                   ;
; data[29]     ; B5    ; 8        ; 16           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[29] (inverted)                                                             ; -                   ;
; data[2]      ; E11   ; 7        ; 29           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[2] (inverted)                                                              ; -                   ;
; data[30]     ; A5    ; 8        ; 16           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[30] (inverted)                                                             ; -                   ;
; data[31]     ; B6    ; 8        ; 18           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V          ; Default          ; Off                               ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[31] (inverted)                                                             ; -                   ;
; data[3]      ; D2    ; 1        ; 0            ; 27           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[3] (inverted)                                                              ; -                   ;
; data[4]      ; E13   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[4] (inverted)                                                              ; -                   ;
; data[5]      ; E14   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[5] (inverted)                                                              ; -                   ;
; data[6]      ; A17   ; 7        ; 49           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[6] (inverted)                                                              ; -                   ;
; data[7]      ; D16   ; 7        ; 51           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[7] (inverted)                                                              ; -                   ;
; data[8]      ; C12   ; 7        ; 36           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[8] (inverted)                                                              ; -                   ;
; data[9]      ; A18   ; 7        ; 49           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; mctrl:\mg2:sr1|rbdrive[9] (inverted)                                                              ; -                   ;
; ddr_dq[0]    ; U4    ; 3        ; 14           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[10]   ; U11   ; 4        ; 29           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[11]   ; V15   ; 4        ; 38           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[12]   ; U14   ; 4        ; 36           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[13]   ; R11   ; 4        ; 38           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[14]   ; P10   ; 4        ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[15]   ; V14   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[1]    ; V4    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[2]    ; R8    ; 3        ; 16           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[3]    ; V5    ; 3        ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[4]    ; P9    ; 3        ; 18           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[5]    ; U6    ; 3        ; 18           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[6]    ; V6    ; 3        ; 20           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[7]    ; V7    ; 3        ; 23           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[8]    ; U13   ; 4        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dq[9]    ; U12   ; 4        ; 29           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dqs[0]   ; U3    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; ddr_dqs[1]   ; T8    ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; yes             ; yes                    ; no            ; 2         ; no              ; no         ; no       ; Off          ; SSTL-2 Class I ; 12mA             ; Off                               ; --                        ; User                 ; 0 pF ; -                                                                                                 ; Group 1244174944    ;
; hc_i2c_sdat  ; E1    ; 1        ; 0            ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_id_i2cdat ; D3    ; 1        ; 0            ; 28           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen (inverted) ; -                   ;
; hc_mdio      ; N7    ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_ps2_clk   ; M5    ; 2        ; 0            ; 5            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; apbps2:\ps2:ps20|r.ps2clk (inverted)                                                              ; -                   ;
; hc_ps2_dat   ; T1    ; 2        ; 0            ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; apbps2:\ps2:ps20|r.ps2dataoe                                                                      ; -                   ;
; hc_sd_clk    ; M2    ; 2        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.sckoen                                          ; -                   ;
; hc_sd_cmd    ; L6    ; 2        ; 0            ; 14           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.mosioen                                         ; -                   ;
; hc_sd_dat    ; M3    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.misooen                                         ; -                   ;
; hc_sd_dat3   ; N8    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_sda       ; T2    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.mosioen                             ; -                   ;
; hc_td_d[0]   ; H16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[1]   ; N16   ; 5        ; 53           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[2]   ; N15   ; 5        ; 53           ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[3]   ; R16   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[4]   ; T16   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[5]   ; C2    ; 1        ; 0            ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[6]   ; C1    ; 1        ; 0            ; 29           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
; hc_td_d[7]   ; H2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V          ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ; -                                                                                                 ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+----------------+------------------+-----------------------------------+---------------------------+----------------------+------+---------------------------------------------------------------------------------------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                  ;
+----------+------------------------------------------+--------------------------+---------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name    ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+---------------------+---------------------------+
; C3       ; nRESET                                   ; Use as regular IO        ; rstoutn             ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO        ; data[17]            ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO        ; romsn               ; Dual Purpose Pin          ;
; G5       ; nSTATUS                                  ; -                        ; -                   ; Dedicated Programming Pin ;
; H4       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~       ; Dual Purpose Pin          ;
; H3       ; DATA0                                    ; Use as regular IO        ; data[16]            ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                   ; Dedicated Programming Pin ;
; J6       ; TDI                                      ; -                        ; altera_reserved_tdi ; JTAG Pin                  ;
; J1       ; TCK                                      ; -                        ; altera_reserved_tck ; JTAG Pin                  ;
; J2       ; TMS                                      ; -                        ; altera_reserved_tms ; JTAG Pin                  ;
; J5       ; TDO                                      ; -                        ; altera_reserved_tdo ; JTAG Pin                  ;
; K6       ; nCE                                      ; -                        ; -                   ; Dedicated Programming Pin ;
; M18      ; DIFFIO_R9n, DEV_OE                       ; Use as regular IO        ; hc_tx_d[0]          ; Dual Purpose Pin          ;
; L17      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; hc_tx_en            ; Dual Purpose Pin          ;
; K14      ; CONF_DONE                                ; -                        ; -                   ; Dedicated Programming Pin ;
; K13      ; MSEL0                                    ; -                        ; -                   ; Dedicated Programming Pin ;
; J18      ; MSEL1                                    ; -                        ; -                   ; Dedicated Programming Pin ;
; J17      ; MSEL2                                    ; -                        ; -                   ; Dedicated Programming Pin ;
; J14      ; MSEL3                                    ; -                        ; -                   ; Dedicated Programming Pin ;
; G18      ; DIFFIO_R5n, INIT_DONE                    ; Use as regular IO        ; hc_rx_dv            ; Dual Purpose Pin          ;
; G17      ; DIFFIO_R5p, CRC_ERROR                    ; Use as regular IO        ; hc_rx_col           ; Dual Purpose Pin          ;
; E18      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; hc_uart_rxd         ; Dual Purpose Pin          ;
; E17      ; DIFFIO_R4p, CLKUSR                       ; Use as regular IO        ; hc_aud_bclk         ; Dual Purpose Pin          ;
; D18      ; DIFFIO_R3n, nWE                          ; Use as regular IO        ; writen              ; Dual Purpose Pin          ;
; D17      ; DIFFIO_R3p, nOE                          ; Use as regular IO        ; oen                 ; Dual Purpose Pin          ;
; G14      ; PADD23                                   ; Use as regular IO        ; address[24]         ; Dual Purpose Pin          ;
; C18      ; DIFFIO_R2n, PADD22                       ; Use as regular IO        ; address[23]         ; Dual Purpose Pin          ;
; C17      ; DIFFIO_R2p, PADD21                       ; Use as regular IO        ; address[22]         ; Dual Purpose Pin          ;
; B18      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO        ; address[21]         ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; address[1]          ; Dual Purpose Pin          ;
; A16      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; address[2]          ; Dual Purpose Pin          ;
; B16      ; DIFFIO_T19p, PADD2                       ; Use as regular IO        ; address[3]          ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T17n, PADD3                       ; Use as regular IO        ; address[4]          ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; address[5]          ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T16n, PADD5                       ; Use as regular IO        ; address[6]          ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T16p, PADD6                       ; Use as regular IO        ; address[7]          ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; address[8]          ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; address[9]          ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T14n, PADD9                       ; Use as regular IO        ; address[10]         ; Dual Purpose Pin          ;
; B12      ; DIFFIO_T14p, PADD10                      ; Use as regular IO        ; address[11]         ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T13n, PADD11                      ; Use as regular IO        ; address[12]         ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; address[13]         ; Dual Purpose Pin          ;
; C10      ; DIFFIO_T12n, PADD13                      ; Use as regular IO        ; address[14]         ; Dual Purpose Pin          ;
; D10      ; DIFFIO_T12p, PADD14                      ; Use as regular IO        ; address[15]         ; Dual Purpose Pin          ;
; E10      ; PADD15                                   ; Use as regular IO        ; address[16]         ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T11n, PADD16                      ; Use as regular IO        ; address[17]         ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; address[18]         ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; data[18]            ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T10p, DATA3                       ; Use as regular IO        ; data[19]            ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; address[19]         ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; data[20]            ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T8n, PADD19                       ; Use as regular IO        ; address[20]         ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T8p, DATA15                       ; Use as regular IO        ; data[31]            ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; Use as regular IO        ; data[30]            ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; data[29]            ; Dual Purpose Pin          ;
; C5       ; DATA5                                    ; Use as regular IO        ; data[21]            ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; data[22]            ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; data[23]            ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; Use as regular IO        ; data[24]            ; Dual Purpose Pin          ;
; E7       ; DIFFIO_T4n, DATA9                        ; Use as regular IO        ; data[25]            ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; Use as regular IO        ; data[26]            ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; Use as regular IO        ; data[27]            ; Dual Purpose Pin          ;
; D5       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; Use as regular IO        ; data[28]            ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+---------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 20 / 20 ( 100 % ) ; 2.5V          ; --           ;
; 2        ; 24 / 25 ( 96 % )  ; 2.5V          ; --           ;
; 3        ; 27 / 31 ( 87 % )  ; 2.5V          ; 1.25V        ;
; 4        ; 28 / 32 ( 88 % )  ; 2.5V          ; 1.25V        ;
; 5        ; 23 / 23 ( 100 % ) ; 2.5V          ; --           ;
; 6        ; 18 / 20 ( 90 % )  ; 2.5V          ; --           ;
; 7        ; 33 / 33 ( 100 % ) ; 2.5V          ; --           ;
; 8        ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                ;
+----------+------------+----------+---------------------------------+--------+----------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard   ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+----------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; hc_aud_xck                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A2       ; 246        ; 8        ; ssram_clk                       ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 236        ; 8        ; data[26]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A4       ; 232        ; 8        ; data[23]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A5       ; 225        ; 8        ; data[30]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A6       ; 222        ; 8        ; address[20]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A7       ; 220        ; 8        ; address[19]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 218        ; 8        ; data[18]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A9       ; 211        ; 8        ; hc_aud_adcdat                   ; input  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 209        ; 7        ; gpio[2]                         ; input  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 204        ; 7        ; address[12]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A12      ; 202        ; 7        ; address[10]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A13      ; 200        ; 7        ; address[8]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A14      ; 198        ; 7        ; address[6]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A15      ; 196        ; 7        ; address[4]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A16      ; 191        ; 7        ; address[2]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; A17      ; 180        ; 7        ; data[6]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 179        ; 7        ; data[9]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B1       ; 1          ; 1        ; hc_vga_data[3]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 0          ; 1        ; hc_vga_data[2]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 237        ; 8        ; data[27]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B4       ; 233        ; 8        ; data[24]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B5       ; 226        ; 8        ; data[29]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B6       ; 223        ; 8        ; data[31]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B7       ; 221        ; 8        ; data[20]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B8       ; 219        ; 8        ; data[19]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B9       ; 212        ; 8        ; clk                             ; input  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 210        ; 7        ; dsubren                         ; input  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 205        ; 7        ; address[13]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B12      ; 203        ; 7        ; address[11]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B13      ; 201        ; 7        ; address[9]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B14      ; 199        ; 7        ; address[7]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B15      ; 197        ; 7        ; address[5]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B16      ; 192        ; 7        ; address[3]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; B17      ; 174        ; 6        ; address[25]                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B18      ; 173        ; 6        ; address[21]                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; C1       ; 3          ; 1        ; hc_td_d[6]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1        ; hc_td_d[5]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 4          ; 1        ; rstoutn                         ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; C4       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; data[21]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; C6       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; data[15]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; address[17]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; C10      ; 207        ; 7        ; address[14]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; C11      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; data[8]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; hc_vga_clock                    ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; data[0]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 172        ; 6        ; address[22]                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; C18      ; 171        ; 6        ; address[23]                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; D1       ; 7          ; 1        ; data[17]                        ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 6          ; 1        ; data[3]                         ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 5          ; 1        ; hc_id_i2cdat                    ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ;            ; 8        ; VCCIO8                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; data[28]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; D6       ;            ; 8        ; VCCIO8                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; data[11]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ;            ; 8        ; VCCIO8                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; address[18]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; D10      ; 208        ; 7        ; address[15]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; D11      ;            ; 7        ; VCCIO7                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; data[1]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ; 7        ; VCCIO7                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; hc_nclk                         ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ;            ; 7        ; VCCIO7                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; data[7]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ; 166        ; 6        ; oen                             ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; D18      ; 165        ; 6        ; writen                          ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; E1       ; 10         ; 1        ; hc_i2c_sdat                     ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 9          ; 1        ; romsn                           ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                           ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                           ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; data[13]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 234        ; 8        ; data[25]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; E8       ; 231        ; 8        ; data[22]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; E9       ; 216        ; 8        ; ssram_oen                       ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 213        ; 8        ; address[16]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; E11      ; 206        ; 7        ; data[2]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 189        ; 7        ; address[1]                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; On           ;
; E13      ; 184        ; 7        ; data[4]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E14      ; 183        ; 7        ; data[5]                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ;            ;          ; VCCD_PLL2                       ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; hc_aud_bclk                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 162        ; 6        ; hc_uart_rxd                     ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 26         ; 1        ; gpio[0]                         ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 25         ; 1        ; gpio[1]                         ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; hc_i2c_sclk                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ;            ; 1        ; VCCIO1                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                       ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; data[12]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F7       ; 239        ; 8        ; ssram_adscn                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 235        ; 8        ; data[10]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 230        ; 8        ; ssram_cen                       ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 194        ; 7        ; ssram_bw[2]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 193        ; 7        ; ssram_bw[3]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 187        ; 7        ; ssram_bw[0]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 175        ; 7        ; ssram_bw[1]                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ;            ; --       ; VCCA2                           ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                           ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; hc_rx_clk                       ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F18      ; 150        ; 6        ; hc_td_27mhz                     ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; hc_vga_data[5]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; hc_vga_data[4]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                        ;        ;                ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; data[14]                        ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; G7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; ssram_wen                       ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 170        ; 6        ; address[24]                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; G15      ;            ; 6        ; VCCIO6                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; hc_rx_col                       ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 159        ; 6        ; hc_rx_dv                        ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 16         ; 1        ; hc_td_reset                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 15         ; 1        ; hc_td_d[7]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 18         ; 1        ; data[16]                        ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                   ; output ; 2.5 V          ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                        ;        ;                ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; hc_id_i2cscl                    ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                ;         ; Row I/O    ;                 ; no       ; On           ;
; H14      ; 168        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                ;         ; Row I/O    ;                 ; no       ; On           ;
; H15      ; 167        ; 6        ; hc_vga_hs                       ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 164        ; 6        ; hc_td_d[0]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H17      ; 158        ; 6        ; hc_uart_txd                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 157        ; 6        ; hc_eth_reset_n                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 21         ; 1        ; altera_reserved_tck             ; input  ; 2.5 V          ;         ; --         ; N               ; no       ; Off          ;
; J2       ; 22         ; 1        ; altera_reserved_tms             ; input  ; 2.5 V          ;         ; --         ; N               ; no       ; Off          ;
; J3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; altera_reserved_tdo             ; output ; 2.5 V          ;         ; --         ; N               ; no       ; Off          ;
; J6       ; 20         ; 1        ; altera_reserved_tdi             ; input  ; 2.5 V          ;         ; --         ; N               ; no       ; Off          ;
; J7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; hc_vga_vs                       ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 156        ; 6        ; ^MSEL3                          ;        ;                ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                          ;        ;                ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                          ;        ;                ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; hc_vga_data[7]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 29         ; 2        ; hc_vga_data[6]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; hc_td_vs                        ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 24         ; 1        ; ^nCE                            ;        ;                ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                          ;        ;                ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                      ;        ;                ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; hc_vga_data[0]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 145        ; 5        ; hc_adc_busy                     ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; hc_vga_data[9]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; hc_vga_data[8]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 37         ; 2        ; hc_rx_crs                       ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 36         ; 2        ; hc_rx_err                       ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 32         ; 2        ; hc_td_hs                        ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 33         ; 2        ; hc_sd_cmd                       ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; hc_vd                           ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 138        ; 5        ; hc_tx_d[1]                      ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 137        ; 5        ; hc_tx_d[2]                      ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 141        ; 5        ; hc_lcd_data[3]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L17      ; 143        ; 5        ; hc_tx_en                        ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L18      ; 144        ; 5        ; hc_adc_dout                     ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 39         ; 2        ; hc_aud_adclrck                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 38         ; 2        ; hc_sd_clk                       ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 40         ; 2        ; hc_sd_dat                       ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ;            ; 2        ; VCCIO2                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; hc_ps2_clk                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 54         ; 3        ; hc_scen                         ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                          ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; hc_lcd_data[6]                  ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; M14      ; 135        ; 5        ; hc_hd                           ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M15      ;            ; 5        ; VCCIO5                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; hc_lcd_data[4]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M18      ; 142        ; 5        ; hc_tx_d[0]                      ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 28         ; 2        ; GND+                            ;        ;                ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; resetn                          ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                           ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; hc_lcd_data[5]                  ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 63         ; 3        ; hc_mdio                         ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 64         ; 3        ; hc_sd_dat3                      ; bidir  ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 109        ; 4        ; hc_vga_blank                    ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 110        ; 4        ; hc_vga_sync                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 118        ; 4        ; errorn                          ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ; 122        ; 4        ; hc_lcd_data[7]                  ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; N14      ;            ; --       ; VCCA4                           ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; hc_td_d[2]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 134        ; 5        ; hc_td_d[1]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N17      ; 149        ; 5        ; hc_adc_penirq_n                 ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N18      ; 148        ; 5        ; hc_tx_clk                       ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 42         ; 2        ; hc_rx_d[1]                      ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 41         ; 2        ; hc_rx_d[0]                      ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                       ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                           ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; ddr_ad[6]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ; 66         ; 3        ; ddr_ad[5]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; P8       ; 78         ; 3        ; ddr_ad[4]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 79         ; 3        ; ddr_dq[4]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 98         ; 4        ; ddr_dq[14]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 99         ; 4        ; hc_vga_data[1]                  ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;                ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 117        ; 4        ; dsuact                          ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; P14      ;            ;          ; GNDA4                           ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                       ; power  ;                ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; hc_tx_d[3]                      ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 132        ; 5        ; hc_mdc                          ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 44         ; 2        ; hc_aud_dacdat                   ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 43         ; 2        ; hc_aud_daclrck                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 48         ; 2        ; hc_rx_d[3]                      ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 51         ; 2        ; hc_lcd_data[0]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 50         ; 2        ; hc_adc_cs_n                     ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 3        ; VCCIO3                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; ddr_dq[2]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ;            ; 3        ; VCCIO3                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; ddr_dq[13]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; ddr_cke                         ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ;            ; 4        ; VCCIO4                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                          ; power  ;                ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; hc_td_d[3]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R17      ; 131        ; 5        ; hc_den                          ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 130        ; 5        ; hc_grest                        ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 46         ; 2        ; hc_ps2_dat                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 45         ; 2        ; hc_sda                          ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 47         ; 2        ; hc_rx_d[2]                      ; input  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 56         ; 3        ; ddr_casb                        ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; VREFB3N0                        ;        ;                ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; T7       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; ddr_dqs[1]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; VREFB4N0                        ;        ;                ; 1.25V   ; Column I/O ;                 ; no       ; On           ;
; T12      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; ddr_ad[8]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 112        ; 4        ; ddr_ad[7]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ;            ;          ; GND                             ; gnd    ;                ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; hc_td_d[4]                      ; bidir  ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T17      ; 129        ; 5        ; hc_lcd_data[1]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 128        ; 5        ; hc_lcd_data[2]                  ; output ; 2.5 V          ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 52         ; 3        ; ddr_ad[0]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U2       ; 60         ; 3        ; ddr_clk                         ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U3       ; 68         ; 3        ; ddr_dqs[0]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U4       ; 71         ; 3        ; ddr_dq[0]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U5       ; 73         ; 3        ; ddr_ad[1]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U6       ; 80         ; 3        ; ddr_dq[5]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U7       ; 82         ; 3        ; ddr_ad[2]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U8       ; 84         ; 3        ; ddr_ad[3]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 86         ; 3        ; GND+                            ;        ;                ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; GND+                            ;        ;                ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; ddr_dq[10]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 92         ; 4        ; ddr_dq[9]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 96         ; 4        ; ddr_dq[8]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 100        ; 4        ; ddr_dq[12]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 102        ; 4        ; ddr_web                         ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ; 107        ; 4        ; ddr_ad[12]                      ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U17      ; 113        ; 4        ; ddr_ad[10]                      ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 119        ; 4        ; hc_adc_din                      ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
; V1       ; 53         ; 3        ; ddr_csb                         ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V2       ; 61         ; 3        ; ddr_clkn                        ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V3       ; 69         ; 3        ; ddr_dm[0]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V4       ; 72         ; 3        ; ddr_dq[1]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V5       ; 74         ; 3        ; ddr_dq[3]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 81         ; 3        ; ddr_dq[6]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V7       ; 83         ; 3        ; ddr_dq[7]                       ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V8       ; 85         ; 3        ; ddr_dm[1]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 87         ; 3        ; GND+                            ;        ;                ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; GND+                            ;        ;                ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; ddr_ba[0]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 93         ; 4        ; ddr_ba[1]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 97         ; 4        ; ddr_ad[9]                       ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 101        ; 4        ; ddr_dq[15]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 103        ; 4        ; ddr_dq[11]                      ; bidir  ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 108        ; 4        ; ddr_rasb                        ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V17      ; 114        ; 4        ; ddr_ad[11]                      ; output ; SSTL-2 Class I ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 120        ; 4        ; hc_adc_dclk                     ; output ; 2.5 V          ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+----------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+
; Name                          ; clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 ; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 ; altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+
; SDC pin name                  ; clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1                                                          ; \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1                                                                      ; \lcd:lcdclkgen|altpll0|auto_generated|pll1                                      ;
; PLL mode                      ; Zero Delay Buffer                                                                                                    ; Normal                                                                                                                                                        ; No compensation                                                                 ;
; Compensate clock              ; clock1                                                                                                               ; clock0                                                                                                                                                        ; --                                                                              ;
; Compensated input/output pins ; ssram_clk                                                                                                            ; --                                                                                                                                                            ; --                                                                              ;
; Switchover type               ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; Input frequency 0             ; 50.0 MHz                                                                                                             ; 50.0 MHz                                                                                                                                                      ; 50.0 MHz                                                                        ;
; Input frequency 1             ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                             ; 50.0 MHz                                                                                                                                                      ; 5.0 MHz                                                                         ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                                            ; 599.9 MHz                                                                                                                                                     ; 1194.7 MHz                                                                      ;
; VCO post scale                ; 2                                                                                                                    ; 2                                                                                                                                                             ; --                                                                              ;
; VCO frequency control         ; Auto                                                                                                                 ; Auto                                                                                                                                                          ; Auto                                                                            ;
; VCO phase shift step          ; 208 ps                                                                                                               ; 208 ps                                                                                                                                                        ; 104 ps                                                                          ;
; VCO multiply                  ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; VCO divide                    ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; Freq min lock                 ; 25.0 MHz                                                                                                             ; 25.0 MHz                                                                                                                                                      ; 50.0 MHz                                                                        ;
; Freq max lock                 ; 54.18 MHz                                                                                                            ; 54.18 MHz                                                                                                                                                     ; 54.41 MHz                                                                       ;
; M VCO Tap                     ; 0                                                                                                                    ; 0                                                                                                                                                             ; 0                                                                               ;
; M Initial                     ; 1                                                                                                                    ; 1                                                                                                                                                             ; 1                                                                               ;
; M value                       ; 12                                                                                                                   ; 12                                                                                                                                                            ; 239                                                                             ;
; N value                       ; 1                                                                                                                    ; 1                                                                                                                                                             ; 10                                                                              ;
; Charge pump current           ; setting 1                                                                                                            ; setting 1                                                                                                                                                     ; setting 1                                                                       ;
; Loop filter resistance        ; setting 27                                                                                                           ; setting 27                                                                                                                                                    ; setting 8                                                                       ;
; Loop filter capacitance       ; setting 0                                                                                                            ; setting 0                                                                                                                                                     ; setting 0                                                                       ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                   ; 680 kHz to 980 kHz                                                                                                                                            ; 300 kHz to 390 kHz                                                              ;
; Bandwidth type                ; Medium                                                                                                               ; Medium                                                                                                                                                        ; Low                                                                             ;
; Real time reconfigurable      ; Off                                                                                                                  ; On                                                                                                                                                            ; Off                                                                             ;
; Scan chain MIF file           ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; Preserve PLL counter order    ; Off                                                                                                                  ; Off                                                                                                                                                           ; Off                                                                             ;
; PLL location                  ; PLL_3                                                                                                                ; PLL_2                                                                                                                                                         ; PLL_1                                                                           ;
; Inclk0 signal                 ; clk                                                                                                                  ; clk                                                                                                                                                           ; clk                                                                             ;
; Inclk1 signal                 ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                        ; Dedicated Pin                                                                                                                                                 ; Global Clock                                                                    ;
; Inclk1 signal type            ; --                                                                                                                   ; --                                                                                                                                                            ; --                                                                              ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+
; clkm                                                                                                                                                                      ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)     ; 3.75 (208 ps)    ; 50/50      ; C1      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0]                              ;
; clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|clk[1]                                                    ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)     ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[1]                              ;
; clkml                                                                                                                                                                     ; clock0       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)     ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[0] ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 90 (2500 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[1] ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[4] ; clock4       ; 2    ; 1   ; 100.0 MHz        ; 90 (2500 ps) ; 7.50 (208 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 2       ; 4       ; \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[4] ;
; altera_eek_clkgen:\lcd:lcdclkgen|clkout[0]                                                                                                                                ; clock0       ; 239  ; 360 ; 33.19 MHz        ; 0 (0 ps)     ; 1.25 (104 ps)    ; 50/50      ; C1      ; 36            ; 18/18 Even ; --            ; 1       ; 0       ; \lcd:lcdclkgen|altpll0|auto_generated|pll1|clk[0]                                               ;
; altera_eek_clkgen:\lcd:lcdclkgen|clkout[1]                                                                                                                                ; clock1       ; 239  ; 120 ; 99.58 MHz        ; 0 (0 ps)     ; 3.75 (104 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; \lcd:lcdclkgen|altpll0|auto_generated|pll1|clk[1]                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+--------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                               ; Library Name ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |leon3mp                                                                  ; 17731 (3)   ; 6723 (0)                  ; 88 (88)       ; 233696      ; 58   ; 2            ; 0       ; 1         ; 204  ; 0            ; 11008 (3)    ; 2546 (0)          ; 4177 (1)         ; |leon3mp                                                                                                                                                                                                          ;              ;
;    |ahbctrl:ahb0|                                                         ; 428 (428)   ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 389 (389)    ; 1 (1)             ; 38 (38)          ; |leon3mp|ahbctrl:ahb0                                                                                                                                                                                             ;              ;
;    |ahbjtag:\ahbjtaggen0:ahbjtag0|                                        ; 110 (0)     ; 85 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 5 (0)             ; 80 (0)           ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0                                                                                                                                                                            ;              ;
;       |ahbmst:ahbmst0|                                                    ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|ahbmst:ahbmst0                                                                                                                                                             ;              ;
;       |jtagcom:jtagcom0|                                                  ; 107 (107)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 5 (5)             ; 78 (78)          ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0                                                                                                                                                           ;              ;
;       |tap:tap0|                                                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0                                                                                                                                                                   ;              ;
;          |altera_tap:\alt:u0|                                             ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0                                                                                                                                                ;              ;
;             |sld_virtual_jtag:u0|                                         ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0                                                                                                                            ;              ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |leon3mp|ahbjtag:\ahbjtaggen0:ahbjtag0|tap:tap0|altera_tap:\alt:u0|sld_virtual_jtag:u0|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                         ;              ;
;    |altera_eek_clkgen:\lcd:lcdclkgen|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|altera_eek_clkgen:\lcd:lcdclkgen                                                                                                                                                                         ;              ;
;       |altpll:altpll0|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0                                                                                                                                                          ;              ;
;          |altpll_r971:auto_generated|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated                                                                                                                               ;              ;
;    |apbctrl:apb0|                                                         ; 599 (599)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (491)    ; 39 (39)           ; 69 (69)          ; |leon3mp|apbctrl:apb0                                                                                                                                                                                             ;              ;
;    |apbps2:\ps2:ps20|                                                     ; 732 (732)   ; 379 (379)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 353 (353)    ; 13 (13)           ; 366 (366)        ; |leon3mp|apbps2:\ps2:ps20                                                                                                                                                                                         ;              ;
;    |apbuart:\ua1:uart1|                                                   ; 517 (517)   ; 247 (247)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 270 (270)    ; 62 (62)           ; 185 (185)        ; |leon3mp|apbuart:\ua1:uart1                                                                                                                                                                                       ;              ;
;    |clkgen:clkgen0|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen:clkgen0                                                                                                                                                                                           ;              ;
;       |clkgen_cycloneiii:\cyc3:v|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v                                                                                                                                                                 ;              ;
;          |cyclone3_pll:sdclk_pll|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll                                                                                                                                          ;              ;
;             |altpll:\sden:altpll0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0                                                                                                                     ;              ;
;                |altpll_9m31:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated                                                                                          ;              ;
;    |ddrspa:\ddrsp0:ddrc0|                                                 ; 682 (0)     ; 330 (0)                   ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 352 (0)      ; 132 (0)           ; 198 (0)          ; |leon3mp|ddrspa:\ddrsp0:ddrc0                                                                                                                                                                                     ;              ;
;       |ddrphy_wrap:ddr_phy0|                                              ; 116 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 39 (0)           ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0                                                                                                                                                                ;              ;
;          |ddrphy:ddr_phy0|                                                ; 116 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 52 (0)            ; 39 (0)           ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0                                                                                                                                                ;              ;
;             |cycloneiii_ddr_phy:\cyc3:ddr_phy0|                           ; 116 (40)    ; 90 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (17)      ; 52 (3)            ; 39 (20)          ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0                                                                                                              ;              ;
;                |aclkout:\ddrclocks:0:ddrclk_pad|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|aclkout:\ddrclocks:0:ddrclk_pad                                                                              ;              ;
;                |actrlout:\bagen:0:ddr_ba_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\bagen:0:ddr_ba_pad                                                                                 ;              ;
;                |actrlout:\bagen:1:ddr_ba_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\bagen:1:ddr_ba_pad                                                                                 ;              ;
;                |actrlout:\dagen:0:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:0:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:10:ddr_ad_pad|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:10:ddr_ad_pad                                                                                ;              ;
;                |actrlout:\dagen:11:ddr_ad_pad|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:11:ddr_ad_pad                                                                                ;              ;
;                |actrlout:\dagen:12:ddr_ad_pad|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:12:ddr_ad_pad                                                                                ;              ;
;                |actrlout:\dagen:1:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:1:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:2:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:2:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:3:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:3:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:4:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:4:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:5:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:5:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:6:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:6:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:7:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:7:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:8:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:8:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\dagen:9:ddr_ad_pad|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\dagen:9:ddr_ad_pad                                                                                 ;              ;
;                |actrlout:\ddrbanks:0:ddr_cke_pad|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\ddrbanks:0:ddr_cke_pad                                                                             ;              ;
;                |actrlout:\ddrbanks:0:ddr_csn_pad|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:\ddrbanks:0:ddr_csn_pad                                                                             ;              ;
;                |actrlout:ddr_casn_pad|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:ddr_casn_pad                                                                                        ;              ;
;                |actrlout:ddr_rasn_pad|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:ddr_rasn_pad                                                                                        ;              ;
;                |actrlout:ddr_wen_pad|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|actrlout:ddr_wen_pad                                                                                         ;              ;
;                |admout:\dmgen:0:ddr_dm_pad|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|admout:\dmgen:0:ddr_dm_pad                                                                                   ;              ;
;                |admout:\dmgen:1:ddr_dm_pad|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|admout:\dmgen:1:ddr_dm_pad                                                                                   ;              ;
;                |adqin:\ddgen:0:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:10:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:11:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:12:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:13:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:14:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:15:dq_in_pad|                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad                                                                                    ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component                                                    ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                         ;              ;
;                |adqin:\ddgen:1:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:2:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:3:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:4:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:5:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:6:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:7:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:8:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqin:\ddgen:9:dq_in_pad|                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad                                                                                     ;              ;
;                   |altddio_in:altddio_in_component|                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component                                                     ;              ;
;                      |ddio_in_vff:auto_generated|                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated                          ;              ;
;                |adqout:\ddgen:0:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:0:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:10:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:10:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:11:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:11:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:12:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:12:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:13:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:13:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:14:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:14:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:15:dq_out_pad|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:15:dq_out_pad                                                                                  ;              ;
;                |adqout:\ddgen:1:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:1:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:2:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:2:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:3:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:3:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:4:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:4:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:5:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:5:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:6:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:6:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:7:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:7:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:8:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:8:dq_out_pad                                                                                   ;              ;
;                |adqout:\ddgen:9:dq_out_pad|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:9:dq_out_pad                                                                                   ;              ;
;                |adqsout:\dqsgen:0:dqs_out_pad|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqsout:\dqsgen:0:dqs_out_pad                                                                                ;              ;
;                |adqsout:\dqsgen:1:dqs_out_pad|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqsout:\dqsgen:1:dqs_out_pad                                                                                ;              ;
;                |apll:pll0|                                                ; 12 (4)      ; 4 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 1 (1)             ; 3 (2)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0                                                                                                    ;              ;
;                   |altpll:altpll_component|                               ; 8 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 1 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component                                                                            ;              ;
;                      |apll_altpll:auto_generated|                         ; 8 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 0 (0)             ; 1 (1)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated                                                 ;              ;
;                         |apll_altpll_dyn_phase_le12:altpll_dyn_phase_le5| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|apll_altpll_dyn_phase_le12:altpll_dyn_phase_le5 ;              ;
;                         |apll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|apll_altpll_dyn_phase_le1:altpll_dyn_phase_le4  ;              ;
;                         |apll_altpll_dyn_phase_le:altpll_dyn_phase_le2|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|apll_altpll_dyn_phase_le:altpll_dyn_phase_le2   ;              ;
;       |ddrsp16a:\ddr16:ddrc|                                              ; 567 (567)   ; 240 (240)                 ; 0 (0)         ; 4096        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 327 (327)    ; 80 (80)           ; 160 (160)        ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc                                                                                                                                                                ;              ;
;          |syncram_2p:read_buff|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff                                                                                                                                           ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0                                                                                                                 ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                   ;              ;
;                   |altsyncram_47r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated                                                                     ;              ;
;          |syncram_2p:write_buff|                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff                                                                                                                                          ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0                                                                                                                ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                  ;              ;
;                   |altsyncram_47r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated                                                                    ;              ;
;    |dsu3:\l3:dsugen:dsu0|                                                 ; 1129 (0)    ; 324 (0)                   ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 781 (0)      ; 168 (0)           ; 180 (0)          ; |leon3mp|dsu3:\l3:dsugen:dsu0                                                                                                                                                                                     ;              ;
;       |dsu3x:x0|                                                          ; 1129 (1129) ; 324 (324)                 ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 781 (781)    ; 168 (168)         ; 180 (180)        ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0                                                                                                                                                                            ;              ;
;          |tbufmem:\tb0:mem0|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0                                                                                                                                                          ;              ;
;             |syncram64:\mem0:0:ram0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0                                                                                                                                   ;              ;
;                |syncram:\nos64:x0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0                                                                                                                 ;              ;
;                   |altera_syncram:\alt:x0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                                          ;              ;
;                      |altera_syncram_dp:u0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                     ;              ;
;                         |altsyncram:u0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                       ;              ;
;                            |altsyncram_67r:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                         ;              ;
;                |syncram:\nos64:x1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1                                                                                                                 ;              ;
;                   |altera_syncram:\alt:x0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                                          ;              ;
;                      |altera_syncram_dp:u0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                     ;              ;
;                         |altsyncram:u0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                       ;              ;
;                            |altsyncram_67r:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                         ;              ;
;             |syncram64:\mem0:1:ram0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0                                                                                                                                   ;              ;
;                |syncram:\nos64:x0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0                                                                                                                 ;              ;
;                   |altera_syncram:\alt:x0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                                          ;              ;
;                      |altera_syncram_dp:u0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                     ;              ;
;                         |altsyncram:u0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                       ;              ;
;                            |altsyncram_67r:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                         ;              ;
;                |syncram:\nos64:x1|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1                                                                                                                 ;              ;
;                   |altera_syncram:\alt:x0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                                          ;              ;
;                      |altera_syncram_dp:u0|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                     ;              ;
;                         |altsyncram:u0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                       ;              ;
;                            |altsyncram_67r:auto_generated|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                         ;              ;
;    |gptimer:\gpt:timer0|                                                  ; 583 (583)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 421 (421)    ; 7 (7)             ; 155 (155)        ; |leon3mp|gptimer:\gpt:timer0                                                                                                                                                                                      ;              ;
;    |grgpio:\gpio0:grgpio0|                                                ; 23 (23)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 10 (10)          ; |leon3mp|grgpio:\gpio0:grgpio0                                                                                                                                                                                    ;              ;
;    |i2cmst:\i2cm:i2c0|                                                    ; 246 (63)    ; 137 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (26)     ; 23 (18)           ; 114 (19)         ; |leon3mp|i2cmst:\i2cm:i2c0                                                                                                                                                                                        ;              ;
;       |i2c_master_byte_ctrl:byte_ctrl|                                    ; 183 (57)    ; 100 (26)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (31)      ; 5 (0)             ; 95 (26)          ; |leon3mp|i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl                                                                                                                                                         ;              ;
;          |i2c_master_bit_ctrl:bit_ctrl|                                   ; 126 (126)   ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 5 (5)             ; 69 (69)          ; |leon3mp|i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl                                                                                                                            ;              ;
;    |irqmp:\irqctrl:irqctrl0|                                              ; 268 (268)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 198 (198)    ; 22 (22)           ; 48 (48)          ; |leon3mp|irqmp:\irqctrl:irqctrl0                                                                                                                                                                                  ;              ;
;    |leon3s:\l3:cpu:0:u0|                                                  ; 9349 (1)    ; 3154 (1)                  ; 0 (0)         ; 190688      ; 42   ; 2            ; 0       ; 1         ; 0    ; 0            ; 6188 (0)     ; 1308 (1)          ; 1853 (0)         ; |leon3mp|leon3s:\l3:cpu:0:u0                                                                                                                                                                                      ;              ;
;       |cachemem:cmem0|                                                    ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 157440      ; 26   ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 8 (8)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0                                                                                                                                                                       ;              ;
;          |syncram:\dme:dd0:0:ddata0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_q9r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated                                                     ;              ;
;          |syncram:\dme:dd0:1:ddata0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_q9r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated                                                     ;              ;
;          |syncram:\ime:im0:0:idata0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_q9r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated                                                     ;              ;
;          |syncram:\ime:im0:0:itags0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_g7r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_g7r:auto_generated                                                     ;              ;
;          |syncram:\ime:im0:1:idata0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_q9r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated                                                     ;              ;
;          |syncram:\ime:im0:1:itags0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0                                                                                                                                             ;              ;
;             |altera_syncram:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0                                                                                                                      ;              ;
;                |altera_syncram_dp:u0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                                                 ;              ;
;                   |altsyncram:u0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                                                   ;              ;
;                      |altsyncram_g7r:auto_generated|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_g7r:auto_generated                                                     ;              ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0                                                                                                                               ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0                                                                                                     ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                       ;              ;
;                   |altsyncram_a7r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_a7r:auto_generated                                                         ;              ;
;          |syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0                                                                                                                               ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0                                                                                                     ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                       ;              ;
;                   |altsyncram_a7r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8448        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_a7r:auto_generated                                                         ;              ;
;       |proc3:p0|                                                          ; 9249 (1)    ; 3094 (0)                  ; 0 (0)         ; 480         ; 4    ; 2            ; 0       ; 1         ; 0    ; 0            ; 6134 (1)     ; 1271 (0)          ; 1844 (0)         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0                                                                                                                                                                             ;              ;
;          |div32:\mgen:div0|                                               ; 349 (349)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (268)    ; 0 (0)             ; 81 (81)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0                                                                                                                                                            ;              ;
;          |iu3:iu0|                                                        ; 4677 (4677) ; 1166 (1166)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3485 (3485)  ; 545 (545)         ; 647 (647)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0                                                                                                                                                                     ;              ;
;          |mmu_cache:c0mmu|                                                ; 3918 (0)    ; 1744 (0)                  ; 0 (0)         ; 480         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2169 (0)     ; 682 (0)           ; 1067 (0)         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu                                                                                                                                                             ;              ;
;             |mmu:\mmugen:m0|                                              ; 2137 (86)   ; 1309 (42)                 ; 0 (0)         ; 480         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 819 (44)     ; 594 (1)           ; 724 (41)         ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0                                                                                                                                              ;              ;
;                |mmutlb:\tlbsplit0:dtlb0|                                  ; 1025 (391)  ; 602 (98)                  ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 414 (284)    ; 308 (41)          ; 303 (101)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0                                                                                                                      ;              ;
;                   |mmutlbcam:\tlbcam0:0:tag0|                             ; 80 (80)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 35 (35)           ; 28 (28)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:0:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:1:tag0|                             ; 80 (80)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 29 (29)           ; 34 (34)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:1:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:2:tag0|                             ; 77 (77)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 28 (28)           ; 35 (35)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:2:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:3:tag0|                             ; 80 (80)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 36 (36)           ; 27 (27)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:3:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:4:tag0|                             ; 79 (79)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 38 (38)           ; 25 (25)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:4:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:5:tag0|                             ; 80 (80)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 31 (31)           ; 32 (32)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:5:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:6:tag0|                             ; 78 (78)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 28 (28)           ; 35 (35)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:6:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:7:tag0|                             ; 80 (80)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 42 (42)           ; 21 (21)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:7:tag0                                                                                            ;              ;
;                   |syncram:dataram|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram                                                                                                      ;              ;
;                      |altera_syncram:\alt:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0                                                                               ;              ;
;                         |altera_syncram_dp:u0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ;              ;
;                            |altsyncram:u0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ;              ;
;                               |altsyncram_q6r:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q6r:auto_generated              ;              ;
;                |mmutlb:\tlbsplit0:itlb0|                                  ; 814 (214)   ; 595 (91)                  ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (123)    ; 285 (37)          ; 310 (152)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0                                                                                                                      ;              ;
;                   |mmutlbcam:\tlbcam0:0:tag0|                             ; 74 (74)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 46 (46)           ; 17 (17)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:0:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:1:tag0|                             ; 76 (76)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 15 (15)           ; 48 (48)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:1:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:2:tag0|                             ; 74 (74)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 18 (18)           ; 45 (45)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:2:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:3:tag0|                             ; 74 (74)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 46 (46)           ; 17 (17)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:3:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:4:tag0|                             ; 73 (73)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 43 (43)           ; 20 (20)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:4:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:5:tag0|                             ; 76 (76)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 34 (34)           ; 29 (29)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:5:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:6:tag0|                             ; 76 (76)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 18 (18)           ; 45 (45)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:6:tag0                                                                                            ;              ;
;                   |mmutlbcam:\tlbcam0:7:tag0|                             ; 77 (77)     ; 63 (63)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 28 (28)           ; 35 (35)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|mmutlbcam:\tlbcam0:7:tag0                                                                                            ;              ;
;                   |syncram:dataram|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram                                                                                                      ;              ;
;                      |altera_syncram:\alt:x0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0                                                                               ;              ;
;                         |altera_syncram_dp:u0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                          ;              ;
;                            |altsyncram:u0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                            ;              ;
;                               |altsyncram_q6r:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 240         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q6r:auto_generated              ;              ;
;                |mmutw:tw0|                                                ; 266 (266)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 142 (142)    ; 0 (0)             ; 124 (124)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0                                                                                                                                    ;              ;
;             |mmu_acache:a0|                                               ; 70 (70)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 3 (3)             ; 8 (8)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0                                                                                                                                               ;              ;
;             |mmu_dcache:dcache0|                                          ; 1413 (1413) ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1036 (1036)  ; 82 (82)           ; 295 (295)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0                                                                                                                                          ;              ;
;             |mmu_icache:icache0|                                          ; 360 (360)   ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 255 (255)    ; 3 (3)             ; 102 (102)        ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0                                                                                                                                          ;              ;
;          |mul32:\mgen:mul0|                                               ; 314 (314)   ; 103 (103)                 ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 211 (211)    ; 44 (44)           ; 59 (59)          ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0                                                                                                                                                            ;              ;
;             |techmult:\xm1616:m1616|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616                                                                                                                                     ;              ;
;                |gen_mult_pipe:\pipe2:arch0:dwm|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm                                                                                                      ;              ;
;                   |lpm_mult:Mult0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0                                                                                       ;              ;
;                      |mult_v4t:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_v4t:auto_generated                                                               ;              ;
;       |regfile_3p:rf0|                                                    ; 88 (0)      ; 59 (0)                    ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (0)       ; 36 (0)            ; 25 (0)           ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0                                                                                                                                                                       ;              ;
;          |syncram_2p:\s1:dp:x0|                                           ; 43 (43)     ; 9 (9)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 2 (2)             ; 14 (14)          ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0                                                                                                                                                  ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0                                                                                                                        ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                          ;              ;
;                   |altsyncram_87r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_87r:auto_generated                                                                            ;              ;
;          |syncram_2p:\s1:dp:x1|                                           ; 50 (50)     ; 50 (50)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 34 (34)           ; 16 (16)          ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1                                                                                                                                                  ;              ;
;             |altera_syncram_dp:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0                                                                                                                        ;              ;
;                |altsyncram:u0|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                          ;              ;
;                   |altsyncram_87r:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_87r:auto_generated                                                                            ;              ;
;       |tbufmem:\tbmem_gen:tbmem0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0                                                                                                                                                            ;              ;
;          |syncram64:\mem0:0:ram0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0                                                                                                                                     ;              ;
;             |syncram:\nos64:x0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0                                                                                                                   ;              ;
;                |altera_syncram:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                                            ;              ;
;                   |altera_syncram_dp:u0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                       ;              ;
;                      |altsyncram:u0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                         ;              ;
;                         |altsyncram_67r:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                           ;              ;
;             |syncram:\nos64:x1|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1                                                                                                                   ;              ;
;                |altera_syncram:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                                            ;              ;
;                   |altera_syncram_dp:u0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                       ;              ;
;                      |altsyncram:u0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                         ;              ;
;                         |altsyncram_67r:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                           ;              ;
;          |syncram64:\mem0:1:ram0|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0                                                                                                                                     ;              ;
;             |syncram:\nos64:x0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0                                                                                                                   ;              ;
;                |altera_syncram:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0                                                                                            ;              ;
;                   |altera_syncram_dp:u0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                       ;              ;
;                      |altsyncram:u0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                         ;              ;
;                         |altsyncram_67r:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                           ;              ;
;             |syncram:\nos64:x1|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1                                                                                                                   ;              ;
;                |altera_syncram:\alt:x0|                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0                                                                                            ;              ;
;                   |altera_syncram_dp:u0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0                                                                       ;              ;
;                      |altsyncram:u0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0                                                         ;              ;
;                         |altsyncram_67r:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated                           ;              ;
;    |mctrl:\mg2:sr1|                                                       ; 477 (477)   ; 220 (220)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 257 (257)    ; 114 (114)         ; 106 (106)        ; |leon3mp|mctrl:\mg2:sr1                                                                                                                                                                                           ;              ;
;    |rstgen:rst0|                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 2 (2)            ; |leon3mp|rstgen:rst0                                                                                                                                                                                              ;              ;
;    |serializer:\lcd:lcdser0|                                              ; 20 (20)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 3 (3)            ; |leon3mp|serializer:\lcd:lcdser0                                                                                                                                                                                  ;              ;
;    |sld_hub:auto_hub|                                                     ; 112 (71)    ; 74 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (25)      ; 13 (11)           ; 61 (36)          ; |leon3mp|sld_hub:auto_hub                                                                                                                                                                                         ;              ;
;       |sld_rom_sr:hub_info_reg|                                           ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 10 (10)          ; |leon3mp|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                 ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                         ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |leon3mp|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                               ;              ;
;    |spictrl:\spic:spi1|                                                   ; 770 (0)     ; 492 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (0)      ; 220 (0)           ; 273 (0)          ; |leon3mp|spictrl:\spic:spi1                                                                                                                                                                                       ;              ;
;       |spictrlx:\ctrl_rtl:rtlc|                                           ; 770 (770)   ; 492 (492)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 220 (220)         ; 273 (273)        ; |leon3mp|spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc                                                                                                                                                               ;              ;
;    |spictrl:\touch3wire:touch3spi1|                                       ; 734 (0)     ; 488 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (0)      ; 207 (0)           ; 281 (0)          ; |leon3mp|spictrl:\touch3wire:touch3spi1                                                                                                                                                                           ;              ;
;       |spictrlx:\ctrl_rtl:rtlc|                                           ; 734 (734)   ; 488 (488)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (246)    ; 207 (207)         ; 281 (281)        ; |leon3mp|spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc                                                                                                                                                   ;              ;
;    |svgactrl:\lcd:lcd0|                                                   ; 1009 (998)  ; 418 (416)                 ; 0 (0)         ; 22528       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 591 (582)    ; 197 (197)         ; 221 (219)        ; |leon3mp|svgactrl:\lcd:lcd0                                                                                                                                                                                       ;              ;
;       |ahbmst:ahb_master|                                                 ; 11 (11)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |leon3mp|svgactrl:\lcd:lcd0|ahbmst:ahb_master                                                                                                                                                                     ;              ;
;       |syncram_2p:clutram|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:clutram                                                                                                                                                                    ;              ;
;          |altera_syncram_dp:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:clutram|altera_syncram_dp:\alt:x0                                                                                                                                          ;              ;
;             |altsyncram:u0|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                                            ;              ;
;                |altsyncram_c7r:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6144        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_c7r:auto_generated                                                                                              ;              ;
;       |syncram_2p:ram0|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:ram0                                                                                                                                                                       ;              ;
;          |altera_syncram_dp:\alt:x0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:ram0|altera_syncram_dp:\alt:x0                                                                                                                                             ;              ;
;             |altsyncram:u0|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0                                                                                                                               ;              ;
;                |altsyncram_b7r:auto_generated|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |leon3mp|svgactrl:\lcd:lcd0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_b7r:auto_generated                                                                                                 ;              ;
+---------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+
; errorn          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[4]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[5]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[6]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[7]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[8]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[9]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[10]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[11]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[12]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[13]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[14]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[15]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[16]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[17]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[18]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[19]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[20]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[21]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[22]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[23]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[24]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; address[25]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; romsn           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; oen             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; writen          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; rstoutn         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_cen       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_wen       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_bw[3]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_bw[2]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_bw[1]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_bw[0]     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_oen       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_clk       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ssram_adscn     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; ddr_clk         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_clkn        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_cke         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_csb         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_web         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_rasb        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_casb        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dm[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dm[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[2]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[3]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[4]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[5]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[6]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[7]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[8]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[9]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[10]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[11]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ad[12]      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ba[0]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_ba[1]       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dsuact          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vd           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_hd           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_den          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_nclk         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_lcd_data[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_grest        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_scen         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_adc_din      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_adc_dclk     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_adc_cs_n     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_i2c_sclk     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_hs        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_vs        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_27mhz     ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_reset     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_adclrck  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_adcdat   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_daclrck  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_dacdat   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_bclk     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_aud_xck      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_d[0]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_d[1]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_d[2]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_d[3]      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_d[0]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_d[1]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_d[2]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_d[3]      ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_clk       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_clk       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_tx_en        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_dv        ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_crs       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_err       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_rx_col       ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; hc_mdc          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_eth_reset_n  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_uart_txd     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[8]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_data[9]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_clock    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_hs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_vs       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_blank    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_vga_sync     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_id_i2cscl    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; hc_i2c_sdat     ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[2]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[3]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[4]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[5]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[6]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_td_d[7]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_mdio         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; data[0]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[1]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[2]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[3]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[4]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[5]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[6]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[7]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[8]         ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[9]         ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[10]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[11]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[12]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[13]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[14]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[15]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[16]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[17]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[18]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[19]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[20]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[21]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[22]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[23]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[24]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[25]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[26]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[27]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[28]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[29]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; data[30]        ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; data[31]        ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; ddr_dqs[0]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dqs[1]      ; Bidir    ; --            ; --            ; --                    ; (0) 0 ps ; (0) 0 ps ;
; ddr_dq[0]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[1]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[2]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[3]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[4]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[5]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[6]       ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[7]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[8]       ; Bidir    ; --            ; (0) 0 ps      ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[9]       ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[10]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[11]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[12]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[13]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[14]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; ddr_dq[15]      ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --       ;
; hc_sda          ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; hc_sd_dat       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; hc_sd_dat3      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; hc_sd_cmd       ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; hc_sd_clk       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; hc_ps2_dat      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; hc_ps2_clk      ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; hc_id_i2cdat    ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; resetn          ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; clk             ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; gpio[0]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; gpio[1]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; hc_adc_busy     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; gpio[2]         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; hc_adc_penirq_n ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; dsubren         ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; hc_uart_rxd     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; hc_adc_dout     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+-----------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; hc_td_hs                                                                                                                                                                                                       ;                   ;         ;
; hc_td_vs                                                                                                                                                                                                       ;                   ;         ;
; hc_td_27mhz                                                                                                                                                                                                    ;                   ;         ;
; hc_aud_adcdat                                                                                                                                                                                                  ;                   ;         ;
; hc_rx_d[0]                                                                                                                                                                                                     ;                   ;         ;
; hc_rx_d[1]                                                                                                                                                                                                     ;                   ;         ;
; hc_rx_d[2]                                                                                                                                                                                                     ;                   ;         ;
; hc_rx_d[3]                                                                                                                                                                                                     ;                   ;         ;
; hc_tx_clk                                                                                                                                                                                                      ;                   ;         ;
; hc_rx_clk                                                                                                                                                                                                      ;                   ;         ;
; hc_rx_dv                                                                                                                                                                                                       ;                   ;         ;
; hc_rx_crs                                                                                                                                                                                                      ;                   ;         ;
; hc_rx_err                                                                                                                                                                                                      ;                   ;         ;
; hc_rx_col                                                                                                                                                                                                      ;                   ;         ;
; hc_i2c_sdat                                                                                                                                                                                                    ;                   ;         ;
; hc_td_d[0]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[1]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[2]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[3]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[4]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[5]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[6]                                                                                                                                                                                                     ;                   ;         ;
; hc_td_d[7]                                                                                                                                                                                                     ;                   ;         ;
; hc_mdio                                                                                                                                                                                                        ;                   ;         ;
; data[0]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[0]                                                                                                                                                                                ; 0                 ; 6       ;
; data[1]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[1]                                                                                                                                                                                ; 1                 ; 6       ;
; data[2]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[2]                                                                                                                                                                                ; 0                 ; 6       ;
; data[3]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[3]                                                                                                                                                                                ; 0                 ; 6       ;
; data[4]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[4]                                                                                                                                                                                ; 0                 ; 6       ;
; data[5]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[5]                                                                                                                                                                                ; 0                 ; 6       ;
; data[6]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[6]                                                                                                                                                                                ; 1                 ; 6       ;
; data[7]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[7]                                                                                                                                                                                ; 1                 ; 6       ;
; data[8]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[8]                                                                                                                                                                                ; 0                 ; 6       ;
; data[9]                                                                                                                                                                                                        ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[9]                                                                                                                                                                                ; 1                 ; 6       ;
; data[10]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[10]                                                                                                                                                                               ; 0                 ; 6       ;
; data[11]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[11]                                                                                                                                                                               ; 0                 ; 6       ;
; data[12]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[12]                                                                                                                                                                               ; 0                 ; 6       ;
; data[13]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[13]                                                                                                                                                                               ; 0                 ; 6       ;
; data[14]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[14]                                                                                                                                                                               ; 1                 ; 6       ;
; data[15]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[15]                                                                                                                                                                               ; 1                 ; 6       ;
; data[16]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[16]~feeder                                                                                                                                                                        ; 1                 ; 6       ;
; data[17]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[17]                                                                                                                                                                               ; 0                 ; 6       ;
; data[18]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[18]~feeder                                                                                                                                                                        ; 1                 ; 6       ;
; data[19]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[19]                                                                                                                                                                               ; 1                 ; 6       ;
; data[20]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[20]                                                                                                                                                                               ; 0                 ; 6       ;
; data[21]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[21]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; data[22]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[22]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; data[23]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[23]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; data[24]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[24]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; data[25]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[25]                                                                                                                                                                               ; 0                 ; 6       ;
; data[26]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[26]                                                                                                                                                                               ; 0                 ; 6       ;
; data[27]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[27]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; data[28]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[28]                                                                                                                                                                               ; 0                 ; 6       ;
; data[29]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[29]                                                                                                                                                                               ; 0                 ; 6       ;
; data[30]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[30]~feeder                                                                                                                                                                        ; 1                 ; 6       ;
; data[31]                                                                                                                                                                                                       ;                   ;         ;
;      - mctrl:\mg2:sr1|r.data[31]~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; ddr_dqs[0]                                                                                                                                                                                                     ;                   ;         ;
; ddr_dqs[1]                                                                                                                                                                                                     ;                   ;         ;
; ddr_dq[0]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[1]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[2]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[3]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[4]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[5]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[6]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ddr_dq[7]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[8]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 1                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 1                 ; 0       ;
; ddr_dq[9]                                                                                                                                                                                                      ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder  ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder  ; 0                 ; 0       ;
; ddr_dq[10]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[11]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[12]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[13]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[14]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; ddr_dq[15]                                                                                                                                                                                                     ;                   ;         ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]~feeder ; 0                 ; 0       ;
;      - ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]~feeder ; 0                 ; 0       ;
; hc_sda                                                                                                                                                                                                         ;                   ;         ;
;      - spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.spii[0].mosi                                                                                                                                   ; 1                 ; 6       ;
; hc_sd_dat                                                                                                                                                                                                      ;                   ;         ;
;      - spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spii[0].miso                                                                                                                                               ; 0                 ; 6       ;
; hc_sd_dat3                                                                                                                                                                                                     ;                   ;         ;
; hc_sd_cmd                                                                                                                                                                                                      ;                   ;         ;
;      - spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spii[0].mosi~feeder                                                                                                                                        ; 1                 ; 6       ;
; hc_sd_clk                                                                                                                                                                                                      ;                   ;         ;
;      - spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spii[0].sck~feeder                                                                                                                                         ; 0                 ; 6       ;
; hc_ps2_dat                                                                                                                                                                                                     ;                   ;         ;
;      - apbps2:\ps2:ps20|ps2_data~feeder                                                                                                                                                                        ; 0                 ; 6       ;
; hc_ps2_clk                                                                                                                                                                                                     ;                   ;         ;
;      - apbps2:\ps2:ps20|ps2_clk                                                                                                                                                                                ; 0                 ; 6       ;
; hc_id_i2cdat                                                                                                                                                                                                   ;                   ;         ;
;      - i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sSDA~4                                                                                                                    ; 0                 ; 6       ;
; resetn                                                                                                                                                                                                         ;                   ;         ;
; clk                                                                                                                                                                                                            ;                   ;         ;
; gpio[0]                                                                                                                                                                                                        ;                   ;         ;
; gpio[1]                                                                                                                                                                                                        ;                   ;         ;
; hc_adc_busy                                                                                                                                                                                                    ;                   ;         ;
;      - grgpio:\gpio0:grgpio0|r.din1[4]~feeder                                                                                                                                                                  ; 0                 ; 6       ;
; gpio[2]                                                                                                                                                                                                        ;                   ;         ;
; hc_adc_penirq_n                                                                                                                                                                                                ;                   ;         ;
; dsubren                                                                                                                                                                                                        ;                   ;         ;
; hc_uart_rxd                                                                                                                                                                                                    ;                   ;         ;
;      - apbuart:\ua1:uart1|r.rxf[0]~feeder                                                                                                                                                                      ; 1                 ; 6       ;
; hc_adc_dout                                                                                                                                                                                                    ;                   ;         ;
;      - spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.spii[0].miso~feeder                                                                                                                            ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                      ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ahbctrl:ahb0|msti.hready~1                                                                                                                                                ; LCCOMB_X18_Y21_N14    ; 131     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbctrl:ahb0|r.hslave[1]~0                                                                                                                                                ; LCCOMB_X18_Y21_N30    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[34]~44                                                                                                              ; LCCOMB_X20_Y22_N22    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[9]~45                                                                                                               ; LCCOMB_X19_Y22_N18    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[9]~67                                                                                                               ; LCCOMB_X19_Y22_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.data[28]~33                                                                                                              ; LCCOMB_X19_Y20_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                              ; JTAG_X1_Y17_N0        ; 74      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; apbctrl:apb0|r.pwdata[2]~0                                                                                                                                                ; LCCOMB_X14_Y23_N16    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbctrl:apb0|v~1                                                                                                                                                          ; LCCOMB_X15_Y22_N12    ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|Mux168~0                                                                                                                                                 ; LCCOMB_X11_Y23_N24    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|ps2_op~2                                                                                                                                                 ; LCCOMB_X11_Y23_N10    ; 133     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|r.ps2dataoe                                                                                                                                              ; FF_X12_Y26_N21        ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|r.rshift[1]~10                                                                                                                                           ; LCCOMB_X14_Y25_N16    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|r.rwaddr[2]~10                                                                                                                                           ; LCCOMB_X14_Y25_N2     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|r.timer[16]~17                                                                                                                                           ; LCCOMB_X11_Y26_N18    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|r.tshift[4]~8                                                                                                                                            ; LCCOMB_X9_Y26_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbps2:\ps2:ps20|v~15                                                                                                                                                     ; LCCOMB_X11_Y23_N22    ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.brate[0]~0                                                                                                                                           ; LCCOMB_X7_Y23_N2      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.extclken~1                                                                                                                                           ; LCCOMB_X6_Y24_N22     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.irqcnt[0]~16                                                                                                                                         ; LCCOMB_X8_Y27_N16     ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.paren~0                                                                                                                                              ; LCCOMB_X6_Y26_N16     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[0][4]~83                                                                                                                                       ; LCCOMB_X5_Y30_N8      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[1][0]~81                                                                                                                                       ; LCCOMB_X5_Y30_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[2][0]~78                                                                                                                                       ; LCCOMB_X5_Y30_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[3][7]~85                                                                                                                                       ; LCCOMB_X5_Y30_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[4][7]~73                                                                                                                                       ; LCCOMB_X5_Y30_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[5][1]~68                                                                                                                                       ; LCCOMB_X5_Y30_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[6][1]~71                                                                                                                                       ; LCCOMB_X5_Y30_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rhold[7][7]~75                                                                                                                                       ; LCCOMB_X5_Y30_N22     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rraddr[1]~3                                                                                                                                          ; LCCOMB_X6_Y26_N2      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rshift[0]~8                                                                                                                                          ; LCCOMB_X6_Y29_N18     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rwaddr[2]~3                                                                                                                                          ; LCCOMB_X6_Y30_N12     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.rxclk[0]~3                                                                                                                                           ; LCCOMB_X6_Y29_N2      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.scaler[5]~13                                                                                                                                         ; LCCOMB_X7_Y25_N14     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[0][0]~7                                                                                                                                        ; LCCOMB_X3_Y27_N12     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[1][0]~6                                                                                                                                        ; LCCOMB_X3_Y27_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[2][0]~5                                                                                                                                        ; LCCOMB_X3_Y27_N4      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[3][0]~8                                                                                                                                        ; LCCOMB_X3_Y27_N18     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[4][0]~3                                                                                                                                        ; LCCOMB_X3_Y27_N20     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[5][0]~1                                                                                                                                        ; LCCOMB_X3_Y27_N24     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[6][0]~2                                                                                                                                        ; LCCOMB_X3_Y27_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.thold[7][0]~4                                                                                                                                        ; LCCOMB_X3_Y27_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.tick                                                                                                                                                 ; FF_X7_Y27_N11         ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.traddr[1]~3                                                                                                                                          ; LCCOMB_X7_Y27_N8      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.tshift[1]~8                                                                                                                                          ; LCCOMB_X5_Y28_N10     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.twaddr[0]~3                                                                                                                                          ; LCCOMB_X6_Y26_N0      ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; apbuart:\ua1:uart1|r.txclk[1]~2                                                                                                                                           ; LCCOMB_X6_Y28_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                       ; PIN_B9                ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                       ; PIN_B9                ; 1       ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; clkm                                                                                                                                                                      ; PLL_3                 ; 6352    ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clkml                                                                                                                                                                     ; PLL_2                 ; 240     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|\rdel:rcnt:cnt[3]~0                                                           ; LCCOMB_X21_Y32_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:0:dq_out_pad|dq_oe_reg                                          ; FF_X15_Y1_N9          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:10:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N29         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:11:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N23         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:12:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N21         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:13:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N11         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:14:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N25         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:15:dq_out_pad|dq_oe_reg                                         ; FF_X31_Y1_N7          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:1:dq_out_pad|dq_oe_reg                                          ; FF_X15_Y1_N23         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:2:dq_out_pad|dq_oe_reg                                          ; FF_X17_Y1_N29         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:3:dq_out_pad|dq_oe_reg                                          ; FF_X15_Y1_N25         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:4:dq_out_pad|dq_oe_reg                                          ; FF_X19_Y1_N29         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:5:dq_out_pad|dq_oe_reg                                          ; FF_X19_Y1_N31         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:6:dq_out_pad|dq_oe_reg                                          ; FF_X19_Y1_N25         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:7:dq_out_pad|dq_oe_reg                                          ; FF_X19_Y1_N7          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:8:dq_out_pad|dq_oe_reg                                          ; FF_X31_Y1_N13         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqout:\ddgen:9:dq_out_pad|dq_oe_reg                                          ; FF_X31_Y1_N3          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqsout:\dqsgen:0:dqs_out_pad|dqs_oe_reg                                      ; DDIOOECELL_X11_Y0_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqsout:\dqsgen:1:dqs_out_pad|dqs_oe_reg                                      ; DDIOOECELL_X18_Y0_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|locked           ; LCCOMB_X21_Y32_N0     ; 1       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2                 ; 6       ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[4] ; PLL_2                 ; 48      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_locked ; PLL_2                 ; 19      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|dqsoenr[0]                                                                    ; FF_X15_Y2_N23         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|dqsoenr[1]                                                                    ; FF_X15_Y2_N5          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst~0                                                                                                                       ; LCCOMB_X15_Y3_N28     ; 4       ; Async. clear               ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.address[11]~4                                                                                                                 ; LCCOMB_X21_Y3_N30     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.refresh[7]~12                                                                                                             ; LCCOMB_X16_Y4_N28     ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.dqm[3]~7                                                                                                                      ; LCCOMB_X15_Y2_N14     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.refresh[3]~12                                                                                                                 ; LCCOMB_X18_Y3_N0      ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.waddr[2]~25                                                                                                                   ; LCCOMB_X19_Y2_N16     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.acc.haddr[20]~29                                                                                                             ; LCCOMB_X17_Y6_N20     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.write                                                                                                                        ; FF_X19_Y6_N23         ; 3       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ri.hready~0                                                                                                                     ; LCCOMB_X17_Y2_N12     ; 3       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|v~43                                                                                                                            ; LCCOMB_X20_Y2_N20     ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|\comb:tv.enable~2                                                                                                                           ; LCCOMB_X24_Y15_N28    ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|\comb:v.slv.hready~4                                                                                                                        ; LCCOMB_X26_Y18_N26    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.cnt[1]~3                                                                                                                                  ; LCCOMB_X26_Y18_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.dmsk[0]~2                                                                                                                                 ; LCCOMB_X26_Y14_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~28                                                                                                                         ; LCCOMB_X24_Y14_N24    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                                                                                                  ; FF_X26_Y18_N23        ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[29]~0                                                                                                                          ; LCCOMB_X24_Y13_N10    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.te[0]~1                                                                                                                                   ; LCCOMB_X26_Y14_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.timer[9]~32                                                                                                                               ; LCCOMB_X24_Y15_N26    ; 30      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[0]~7                                                                                                                              ; LCCOMB_X24_Y18_N12    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[1]~3                                                                                                                              ; LCCOMB_X24_Y18_N22    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[2]~5                                                                                                                              ; LCCOMB_X24_Y18_N2     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.write[3]~6                                                                                                                              ; LCCOMB_X24_Y18_N8     ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.aindex[1]~19                                                                                                                             ; LCCOMB_X24_Y15_N8     ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.aindex[1]~20                                                                                                                             ; LCCOMB_X24_Y15_N14    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.delaycnt[2]~28                                                                                                                           ; LCCOMB_X25_Y16_N14    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[6]~31                                                                                                                        ; LCCOMB_X21_Y15_N22    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.read~1                                                                                                                            ; LCCOMB_X24_Y15_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.read~2                                                                                                                            ; LCCOMB_X24_Y15_N6     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[6]~30                                                                                                                        ; LCCOMB_X21_Y15_N28    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.read~1                                                                                                                            ; LCCOMB_X21_Y15_N6     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.read~2                                                                                                                            ; LCCOMB_X20_Y17_N10    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|comb~2                                                                                                                                                ; LCCOMB_X10_Y16_N22    ; 79      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.reload[4]~8                                                                                                                                         ; LCCOMB_X7_Y14_N30     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gptimer:\gpt:timer0|r.scaler[7]~9                                                                                                                                         ; LCCOMB_X4_Y16_N2      ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dir[4]~5                                                                                                                                          ; LCCOMB_X11_Y22_N4     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; grgpio:\gpio0:grgpio0|r.dout[3]~6                                                                                                                                         ; LCCOMB_X11_Y22_N6     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|core_cmd[3]~11                                                                                                           ; LCCOMB_X1_Y25_N20     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|dcnt[0]~3                                                                                                                ; LCCOMB_X4_Y25_N26     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|Equal5~0                                                                                    ; LCCOMB_X3_Y23_N28     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]~35                                                                                  ; LCCOMB_X3_Y23_N4      ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]~36                                                                                  ; LCCOMB_X3_Y23_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~1                                                                                   ; LCCOMB_X2_Y25_N30     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|r.cmd.rd~2                                                                                                                                              ; LCCOMB_X5_Y25_N16     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|r.ctrl.en~1                                                                                                                                             ; LCCOMB_X6_Y22_N8      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|r.prer[5]~16                                                                                                                                            ; LCCOMB_X6_Y22_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2cmst:\i2cm:i2c0|r.txr[3]~8                                                                                                                                              ; LCCOMB_X6_Y22_N28     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[1]~0                                                                                                                                     ; LCCOMB_X11_Y19_N20    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; irqmp:\irqctrl:irqctrl0|r.imask[0][6]~15                                                                                                                                  ; LCCOMB_X14_Y20_N16    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdclk                                                                                                                                                                    ; LCCOMB_X27_Y1_N26     ; 110     ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; lcdclk3x                                                                                                                                                                  ; LCCOMB_X43_Y33_N4     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|itdatain[1][23]~18                                                                                                                     ; LCCOMB_X32_Y15_N20    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.cnt[4]~21                                                                                                                 ; LCCOMB_X46_Y5_N26     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[30]~62                                                                                                                  ; LCCOMB_X49_Y6_N2      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[62]~65                                                                                                                  ; LCCOMB_X46_Y5_N2      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r~0                                                                                                                         ; LCCOMB_X46_Y5_N18     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|holdnx~0                                                                                                                                     ; LCCOMB_X34_Y3_N24     ; 840     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.asi[0]~8                                                                                                                        ; LCCOMB_X29_Y14_N16    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.tbufcnt[0]~19                                                                                                                   ; LCCOMB_X25_Y14_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.tbufcnt[1]~16                                                                                                                   ; LCCOMB_X25_Y14_N8     ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.tt[2]~0                                                                                                                         ; LCCOMB_X25_Y7_N26     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|ir.addr[6]~32                                                                                                                        ; LCCOMB_X25_Y7_N14     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.cwp[2]~4                                                                                                                         ; LCCOMB_X31_Y2_N30     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][11]~32                                                                                                                   ; LCCOMB_X26_Y3_N8      ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][11]~34                                                                                                                   ; LCCOMB_X31_Y20_N28    ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[31]~28                                                                                                                        ; LCCOMB_X30_Y10_N8     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.icc[1]~5                                                                                                                       ; LCCOMB_X36_Y4_N14     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.pil[3]~6                                                                                                                       ; LCCOMB_X34_Y2_N30     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tba[5]~21                                                                                                                      ; LCCOMB_X35_Y5_N14     ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tt[2]~8                                                                                                                        ; LCCOMB_X31_Y8_N14     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.y[0]~35                                                                                                                        ; LCCOMB_X36_Y4_N16     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][30]~38                                                                                                                   ; LCCOMB_X39_Y16_N26    ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.npc[0]~6                                                                                                                         ; LCCOMB_X35_Y3_N10     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[0]~4                                                                                                                       ; LCCOMB_X25_Y12_N18    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[1]~1                                                                                                                       ; LCCOMB_X25_Y12_N30    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[2]~0                                                                                                                       ; LCCOMB_X25_Y12_N24    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.write[3]~3                                                                                                                       ; LCCOMB_X25_Y14_N28    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[0].addr[2]~2                                                                                                                     ; LCCOMB_X37_Y3_N18     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[0].mask[2]~1                                                                                                                     ; LCCOMB_X37_Y3_N20     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[0].store~1                                                                                                                       ; LCCOMB_X41_Y5_N10     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[1].addr[2]~1                                                                                                                     ; LCCOMB_X37_Y3_N10     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[1].load~1                                                                                                                        ; LCCOMB_X41_Y5_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[1].mask[2]~1                                                                                                                     ; LCCOMB_X37_Y3_N22     ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wren~2                                                                                                                               ; LCCOMB_X34_Y3_N30     ; 5       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:v.s2_tlbstate.pack~3                                                              ; LCCOMB_X40_Y26_N22    ; 49      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.nrep[2]~3                                                                           ; LCCOMB_X38_Y27_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_entry[1]~4                                                                       ; LCCOMB_X43_Y26_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.walk_fault.fault_trans~1                                                            ; LCCOMB_X40_Y26_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].write_op~1                                                                 ; LCCOMB_X45_Y28_N4     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[1].write_op~0                                                                 ; LCCOMB_X45_Y28_N14    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[1].write_op~1                                                                 ; LCCOMB_X30_Y27_N10    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[2].write_op~0                                                                 ; LCCOMB_X45_Y28_N30    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[3].write_op~1                                                                 ; LCCOMB_X45_Y28_N22    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[4].write_op~1                                                                 ; LCCOMB_X45_Y28_N26    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[5].write_op~0                                                                 ; LCCOMB_X45_Y28_N16    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[6].write_op~0                                                                 ; LCCOMB_X45_Y28_N24    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[7].write_op~1                                                                 ; LCCOMB_X45_Y28_N20    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbo.s1finished                                                                       ; LCCOMB_X43_Y26_N30    ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:v.s2_tlbstate.sync~0                                                              ; LCCOMB_X31_Y27_N10    ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.nrep[0]~3                                                                           ; LCCOMB_X29_Y26_N20    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.walk_fault.fault_inv~1                                                              ; LCCOMB_X32_Y26_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[0].write_op~0                                                                 ; LCCOMB_X27_Y28_N16    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[1].write_op~0                                                                 ; LCCOMB_X27_Y28_N30    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[2].write_op~1                                                                 ; LCCOMB_X27_Y28_N24    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[3].write_op~0                                                                 ; LCCOMB_X27_Y28_N14    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[4].write_op~0                                                                 ; LCCOMB_X27_Y26_N18    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[5].write_op~0                                                                 ; LCCOMB_X29_Y26_N22    ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[5].write_op~1                                                                 ; LCCOMB_X27_Y28_N6     ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[6].write_op~0                                                                 ; LCCOMB_X27_Y28_N26    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[7].write_op~1                                                                 ; LCCOMB_X27_Y28_N10    ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbo.s1finished                                                                       ; LCCOMB_X31_Y26_N26    ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.addr[11]~34                                                                                    ; LCCOMB_X29_Y27_N8     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.data[10]~32                                                                                    ; LCCOMB_X31_Y27_N12    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|p0~5                                                                                                          ; LCCOMB_X38_Y26_N4     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.mmctrl2.fa[19]~22                                                                                           ; LCCOMB_X38_Y26_N28    ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.splt_ds1.tlbactive~0                                                                                        ; LCCOMB_X46_Y22_N6     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.splt_is1.op.flush_op~0                                                                                      ; LCCOMB_X31_Y22_N16    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.splt_is2.op.flush_op~0                                                                                      ; LCCOMB_X31_Y26_N14    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bg~0                                                                                                         ; LCCOMB_X25_Y20_N14    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[0]~3                                                                                        ; LCCOMB_X45_Y21_N10    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.dwrite[1]~2                                                                                        ; LCCOMB_X45_Y21_N4     ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[0]~1                                                                                        ; LCCOMB_X40_Y20_N28    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.swrite[1]~0                                                                                        ; LCCOMB_X40_Y20_N12    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[0]~2                                                                                        ; LCCOMB_X43_Y20_N26    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.twrite[1]~1                                                                                        ; LCCOMB_X43_Y20_N28    ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~17                                                                                                  ; LCCOMB_X44_Y18_N24    ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~24                                                                                                  ; LCCOMB_X31_Y21_N18    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~5                                                                                          ; LCCOMB_X43_Y18_N4     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~6                                                                                          ; LCCOMB_X35_Y18_N20    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[1]~7                                                                                          ; LCCOMB_X43_Y18_N12    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.ics[0]~2                                                                                          ; LCCOMB_X35_Y18_N0     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle                                                                                             ; FF_X46_Y23_N29        ; 134     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wread                                                                                            ; FF_X46_Y19_N17        ; 78      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.faddr[3]~8                                                                                              ; LCCOMB_X44_Y18_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[6]~8                                                                                        ; LCCOMB_X41_Y24_N16    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctxp[22]~1                                                                                      ; LCCOMB_X41_Y24_N0     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.pso~1                                                                                           ; LCCOMB_X41_Y24_N26    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.paddress[29]~32                                                                                         ; LCCOMB_X45_Y19_N18    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.vaddr[17]~45                                                                                            ; LCCOMB_X44_Y18_N22    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.valid[0][3]~8                                                                                           ; LCCOMB_X43_Y20_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~42                                                                                          ; LCCOMB_X44_Y22_N16    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[6]~39                                                                                           ; LCCOMB_X44_Y22_N2     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data1[1]~36                                                                                          ; LCCOMB_X41_Y19_N12    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data2[22]~33                                                                                         ; LCCOMB_X44_Y19_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.read~1                                                                                               ; LCCOMB_X44_Y19_N26    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.xaddress[25]~55                                                                                         ; LCCOMB_X43_Y18_N10    ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|senable~0                                                                                                 ; LCCOMB_X34_Y21_N20    ; 4       ; Read enable                ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[0]~5                                                                                        ; LCCOMB_X35_Y16_N24    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.dwrite[1]~4                                                                                        ; LCCOMB_X35_Y16_N30    ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[0]~6                                                                                        ; LCCOMB_X35_Y16_N8     ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[1]~8                                                                                        ; LCCOMB_X35_Y16_N28    ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.idle                                                                                             ; FF_X30_Y20_N13        ; 73      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.valid[3]~0                                                                                              ; LCCOMB_X29_Y18_N8     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~29                                                                                         ; LCCOMB_X31_Y20_N22    ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~33                                                                                         ; LCCOMB_X30_Y13_N6     ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.acc[31]~32                                                                                                               ; LCCOMB_X51_Y2_N10     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.acc[8]~33                                                                                                                ; LCCOMB_X38_Y2_N14     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.ready~1                                                                                                                  ; LCCOMB_X38_Y2_N24     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|ctrl~15                                                                                                                                                    ; LCCOMB_X17_Y20_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|ctrl~16                                                                                                                                                    ; LCCOMB_X16_Y28_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|ctrl~3                                                                                                                                                     ; LCCOMB_X19_Y23_N2     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.address[2]~25                                                                                                                                            ; LCCOMB_X19_Y23_N24    ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.bstate.idle                                                                                                                                              ; FF_X18_Y24_N17        ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.mcfg1.brdyen~1                                                                                                                                           ; LCCOMB_X11_Y23_N8     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.mcfg1.iowidth[0]~0                                                                                                                                       ; LCCOMB_X11_Y23_N18    ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.mcfg2.ramrws[1]~2                                                                                                                                        ; LCCOMB_X11_Y23_N28    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.mcfg2.ramwidth[0]~0                                                                                                                                      ; LCCOMB_X11_Y23_N4     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.writedata[18]~14                                                                                                                                         ; LCCOMB_X17_Y28_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.wrn[0]~8                                                                                                                                                 ; LCCOMB_X16_Y24_N24    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|r.ws[3]~13                                                                                                                                                 ; LCCOMB_X14_Y23_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[0]                                                                                                                                                 ; FF_X44_Y33_N13        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[10]                                                                                                                                                ; FF_X9_Y33_N1          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[11]                                                                                                                                                ; FF_X16_Y33_N17        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[12]                                                                                                                                                ; FF_X5_Y33_N1          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[13]                                                                                                                                                ; FF_X5_Y33_N3          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[14]                                                                                                                                                ; FF_X1_Y33_N1          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[15]                                                                                                                                                ; FF_X18_Y33_N21        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[16]                                                                                                                                                ; FF_X1_Y24_N25         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[17]                                                                                                                                                ; FF_X1_Y27_N15         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[18]                                                                                                                                                ; FF_X19_Y33_N17        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[19]                                                                                                                                                ; FF_X19_Y33_N3         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[1]                                                                                                                                                 ; FF_X38_Y33_N5         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[20]                                                                                                                                                ; FF_X18_Y33_N3         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[21]                                                                                                                                                ; FF_X16_Y33_N11        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[22]                                                                                                                                                ; FF_X14_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[23]                                                                                                                                                ; FF_X14_Y33_N3         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[24]                                                                                                                                                ; FF_X11_Y33_N17        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[25]                                                                                                                                                ; FF_X9_Y33_N3          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[26]                                                                                                                                                ; FF_X9_Y33_N5          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[27]                                                                                                                                                ; FF_X7_Y33_N1          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[28]                                                                                                                                                ; FF_X3_Y33_N1          ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[29]                                                                                                                                                ; FF_X16_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[2]                                                                                                                                                 ; FF_X29_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[30]                                                                                                                                                ; FF_X16_Y33_N23        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[31]                                                                                                                                                ; FF_X18_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[3]                                                                                                                                                 ; FF_X1_Y27_N17         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[4]                                                                                                                                                 ; FF_X44_Y33_N23        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[5]                                                                                                                                                 ; FF_X44_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[6]                                                                                                                                                 ; FF_X44_Y33_N3         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[7]                                                                                                                                                 ; FF_X44_Y33_N25        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[8]                                                                                                                                                 ; FF_X36_Y33_N1         ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; mctrl:\mg2:sr1|rbdrive[9]                                                                                                                                                 ; FF_X44_Y33_N27        ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; resetn                                                                                                                                                                    ; PIN_N2                ; 8       ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; rstgen:rst0|rstoutl                                                                                                                                                       ; FF_X17_Y5_N9          ; 46      ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; rstgen:rst0|rstoutl                                                                                                                                                       ; FF_X17_Y5_N9          ; 622     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                  ; FF_X18_Y25_N1         ; 30      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|hub_tdo_mux_proc~0                                                                                                                                       ; LCCOMB_X19_Y26_N4     ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~11                                                                                                                                         ; LCCOMB_X21_Y26_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[0]~11                                                                                                                                           ; LCCOMB_X21_Y26_N18    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                              ; FF_X21_Y25_N31        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|reset_ena_reg                                                                                                                                            ; FF_X19_Y25_N25        ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~10                                                                                                                                  ; LCCOMB_X20_Y25_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~5                                                                                                                     ; LCCOMB_X17_Y26_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~14                                                                                                               ; LCCOMB_X17_Y26_N8     ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]~15                                                                                                               ; LCCOMB_X17_Y26_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                       ; FF_X18_Y25_N7         ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                      ; FF_X18_Y25_N13        ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                       ; FF_X19_Y26_N17        ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                       ; FF_X19_Y26_N29        ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                ; LCCOMB_X18_Y25_N24    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                      ; FF_X18_Y26_N13        ; 16      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~0                                                                                                                     ; LCCOMB_X8_Y2_N20      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~1                                                                                                                     ; LCCOMB_X8_Y2_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~2                                                                                                                     ; LCCOMB_X8_Y2_N24      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~3                                                                                                                     ; LCCOMB_X8_Y2_N26      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~0                                                                                                                     ; LCCOMB_X5_Y4_N20      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~1                                                                                                                     ; LCCOMB_X5_Y4_N18      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~2                                                                                                                     ; LCCOMB_X5_Y4_N28      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~3                                                                                                                     ; LCCOMB_X5_Y4_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~1                                                                                                                         ; LCCOMB_X5_Y4_N4       ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~17                                                                                                                        ; LCCOMB_X7_Y6_N30      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.cgcnt[4]~11                                                                                                                  ; LCCOMB_X8_Y7_N22      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.divcnt[9]~9                                                                                                                  ; LCCOMB_X11_Y5_N4      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.event.nf~0                                                                                                                   ; LCCOMB_X10_Y8_N28     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mask.ov~1                                                                                                                    ; LCCOMB_X10_Y8_N26     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.cg[1]~5                                                                                                                 ; LCCOMB_X7_Y10_N30     ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.rbitcnt[2]~18                                                                                                                ; LCCOMB_X7_Y4_N30      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.rbitcnt[2]~19                                                                                                                ; LCCOMB_X7_Y4_N2       ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.misooen                                                                                                                 ; FF_X5_Y5_N19          ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.mosioen                                                                                                                 ; FF_X5_Y5_N9           ; 3       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.sckoen                                                                                                                  ; FF_X8_Y7_N13          ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tbitcnt[3]~4                                                                                                                 ; LCCOMB_X5_Y6_N6       ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[1]~0                                                                                                                    ; LCCOMB_X7_Y5_N26      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.txd[29]~30                                                                                                                   ; LCCOMB_X9_Y4_N12      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|v~69                                                                                                                           ; LCCOMB_X10_Y10_N30    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~0                                                                                                         ; LCCOMB_X4_Y8_N8       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~1                                                                                                         ; LCCOMB_X4_Y8_N10      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~2                                                                                                         ; LCCOMB_X4_Y8_N0       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~3                                                                                                         ; LCCOMB_X4_Y8_N26      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~0                                                                                                         ; LCCOMB_X4_Y8_N22      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~1                                                                                                         ; LCCOMB_X4_Y8_N28      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~2                                                                                                         ; LCCOMB_X4_Y8_N30      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~3                                                                                                         ; LCCOMB_X4_Y8_N4       ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~10                                                                                                            ; LCCOMB_X9_Y11_N18     ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~17                                                                                                            ; LCCOMB_X5_Y8_N14      ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.cgcnt[2]~11                                                                                                      ; LCCOMB_X7_Y8_N14      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.divcnt[4]~9                                                                                                      ; LCCOMB_X6_Y9_N26      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.event.nf~0                                                                                                       ; LCCOMB_X7_Y10_N0      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mask.mme~1                                                                                                       ; LCCOMB_X10_Y10_N14    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.pm[0]~4                                                                                                     ; LCCOMB_X9_Y10_N14     ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.rbitcnt[3]~18                                                                                                    ; LCCOMB_X5_Y9_N10      ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.rbitcnt[3]~19                                                                                                    ; LCCOMB_X5_Y9_N28      ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.slvsel[1]~2                                                                                                      ; LCCOMB_X6_Y22_N2      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.spio.mosioen                                                                                                     ; FF_X6_Y8_N31          ; 2       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.tbitcnt[3]~4                                                                                                     ; LCCOMB_X5_Y9_N22      ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[1]~0                                                                                                        ; LCCOMB_X7_Y9_N18      ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.txd[1]~30                                                                                                        ; LCCOMB_X3_Y8_N20      ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|v~13                                                                                                               ; LCCOMB_X10_Y10_N18    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|Mux194~0                                                                                                                                               ; LCCOMB_X11_Y12_N12    ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.address[21]~52                                                                                                                                       ; LCCOMB_X19_Y14_N14    ; 24      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.address[21]~93                                                                                                                                       ; LCCOMB_X19_Y14_N28    ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.clk_sel[1]~2                                                                                                                                         ; LCCOMB_X11_Y14_N4     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.clk_sel[1]~3                                                                                                                                         ; LCCOMB_X11_Y15_N10    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.int_reg[1][12]~164                                                                                                                                   ; LCCOMB_X14_Y14_N30    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.int_reg[2][12]~162                                                                                                                                   ; LCCOMB_X11_Y14_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.int_reg[3][11]~160                                                                                                                                   ; LCCOMB_X11_Y14_N14    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.int_reg[4][12]~167                                                                                                                                   ; LCCOMB_X14_Y14_N20    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.int_reg[5][19]~165                                                                                                                                   ; LCCOMB_X14_Y14_N0     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.level[1]~8                                                                                                                                           ; LCCOMB_X17_Y14_N24    ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.write_en_clut                                                                                                                                        ; FF_X21_Y6_N23         ; 2       ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|r.write_pointer[6]~10                                                                                                                                  ; LCCOMB_X19_Y14_N30    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|t.read_pointer[0]~9                                                                                                                                    ; LCCOMB_X19_Y12_N26    ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|t.sync[1]~6                                                                                                                                            ; LCCOMB_X19_Y11_N2     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|t.vcounter[6]~64                                                                                                                                       ; LCCOMB_X18_Y12_N6     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|t.vcounter[6]~65                                                                                                                                       ; LCCOMB_X18_Y10_N8     ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; svgactrl:\lcd:lcd0|write_en_fifo~1                                                                                                                                        ; LCCOMB_X19_Y14_N20    ; 19      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_eek_clkgen:\lcd:lcdclkgen|clkout[0]                                                                                                                                ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; altera_eek_clkgen:\lcd:lcdclkgen|clkout[1]                                                                                                                                ; PLL_1             ; 1       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                              ; JTAG_X1_Y17_N0    ; 74      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk                                                                                                                                                                       ; PIN_B9            ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; clkm                                                                                                                                                                      ; PLL_3             ; 6352    ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; clkml                                                                                                                                                                     ; PLL_2             ; 240     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2             ; 6       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[4] ; PLL_2             ; 48      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst~0                                                                                                                       ; LCCOMB_X15_Y3_N28 ; 4       ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; lcdclk                                                                                                                                                                    ; LCCOMB_X27_Y1_N26 ; 110     ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; lcdclk3x                                                                                                                                                                  ; LCCOMB_X43_Y33_N4 ; 4       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; resetn                                                                                                                                                                    ; PIN_N2            ; 8       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; rstgen:rst0|rstoutl                                                                                                                                                       ; FF_X17_Y5_N9      ; 46      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                      ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; ~GND                                                                                                                                                                      ; 1095    ;
; leon3s:\l3:cpu:0:u0|proc3:p0|holdnx~0                                                                                                                                     ; 840     ;
; rstgen:rst0|rstoutl                                                                                                                                                       ; 621     ;
; apbctrl:apb0|r.haddr[2]                                                                                                                                                   ; 298     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[3]                                                                                                                              ; 232     ;
; apbctrl:apb0|r.haddr[3]                                                                                                                                                   ; 228     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[2]                                                                                                                              ; 224     ;
; leon3s:\l3:cpu:0:u0|rst                                                                                                                                                   ; 183     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.dsu2                                                                                                                      ; 158     ;
; apbctrl:apb0|bnslave~7                                                                                                                                                    ; 148     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwrite                                                                                                                                ; 141     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.state[1]                                                                                                                 ; 135     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|tbi.addr[4]~0                                                                                                                        ; 134     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.idle                                                                                             ; 134     ;
; apbps2:\ps2:ps20|ps2_op~2                                                                                                                                                 ; 133     ;
; ahbctrl:ahb0|msti.hready~1                                                                                                                                                ; 131     ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[4]                                                                                                                              ; 129     ;
; apbps2:\ps2:ps20|Mux187~0                                                                                                                                                 ; 128     ;
; apbctrl:apb0|r.haddr[4]                                                                                                                                                   ; 125     ;
; apbctrl:apb0|bnslave~9                                                                                                                                                    ; 117     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_entry[0]                                                                         ; 112     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_entry[1]                                                                         ; 111     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_entry[1]                                                                         ; 110     ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_entry[0]                                                                         ; 105     ;
; apbctrl:apb0|r.haddr[5]                                                                                                                                                   ; 98      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[6]                                                                                                                              ; 93      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.aluop[0]                                                                                                                         ; 91      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.enable                                                                                                                                   ; 90      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.act                                                                                                                                       ; 90      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.state[0]                                                                                                                 ; 87      ;
; ahbctrl:ahb0|r.cfgsel                                                                                                                                                     ; 84      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[5]                                                                                                                              ; 83      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[21]                                                                                                                             ; 81      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst~0                                                                                                                       ; 80      ;
; gptimer:\gpt:timer0|comb~2                                                                                                                                                ; 79      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:wb_i_entry[1]~3                                                                   ; 79      ;
; svgactrl:\lcd:lcd0|sync_c.s3[1]                                                                                                                                           ; 79      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:wb_i_entry[0]~5                                                                   ; 78      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wread                                                                                            ; 78      ;
; apbctrl:apb0|r.haddr[6]                                                                                                                                                   ; 76      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.twowner                                                                                                     ; 73      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.idle                                                                                             ; 73      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.edata[19]~71                                                                                                                     ; 72      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[2]                                                                                                                                 ; 70      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ldbp2                                                                                                                            ; 70      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.flush                                                                                                   ; 70      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[21]                                                                                                                    ; 69      ;
; gptimer:\gpt:timer0|r.timers[2].load                                                                                                                                      ; 68      ;
; gptimer:\gpt:timer0|r.timers[1].load                                                                                                                                      ; 68      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[3]                                                                                                                                 ; 68      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.rev                                                                                                         ; 67      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.rev                                                                                                                     ; 67      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.memory~1                                                                                  ; 67      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.rsel1[1]                                                                                                                         ; 66      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][11]~34                                                                                                                   ; 66      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.rsel1[0]                                                                                                                         ; 65      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.data[0][30]~38                                                                                                                   ; 64      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2137~0                                                                                                                            ; 63      ;
; apbctrl:apb0|bnslave~5                                                                                                                                                    ; 63      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[3].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[0].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[1].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[2].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[7].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[4].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[6].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[5].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[3].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[1].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[2].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[7].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[4].write_op~1                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[6].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[5].write_op~0                                                                 ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|fpstdata~0                                                                                                                           ; 62      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[4]                                                                                                                       ; 62      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.hmaster[0]                                                                                                                               ; 61      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[22]                                                                                                                             ; 61      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.state[2]                                                                                                                  ; 61      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[3]                                                                                                                       ; 60      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.state[1]                                                                                                                  ; 60      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[2]                                                                                                                       ; 59      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[20]                                                                                                                             ; 59      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[24]                                                                                                                    ; 59      ;
; ahbctrl:ahb0|r.hmaster[0]                                                                                                                                                 ; 59      ;
; apbctrl:apb0|bnslave~8                                                                                                                                                    ; 58      ;
; apbctrl:apb0|r.pwdata[3]                                                                                                                                                  ; 57      ;
; ahbctrl:ahb0|r.hmaster[1]                                                                                                                                                 ; 57      ;
; apbctrl:apb0|r.pwdata[5]                                                                                                                                                  ; 56      ;
; apbctrl:apb0|r.pwdata[4]                                                                                                                                                  ; 56      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_flush                                                                            ; 56      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.aluop[2]                                                                                                                         ; 55      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.aluop[1]                                                                                                                         ; 55      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal5~1                                                                                                                       ; 55      ;
; apbctrl:apb0|r.pwdata[2]                                                                                                                                                  ; 55      ;
; apbctrl:apb0|r.pwdata[1]                                                                                                                                                  ; 55      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[1]                                                                                                                       ; 54      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|two.fault_trans~0                                                                                   ; 53      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ldbp1                                                                                                                            ; 53      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.dtag~0                                                                                    ; 52      ;
; apbctrl:apb0|r.pwdata[6]                                                                                                                                                  ; 52      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[30]~7                                                                                                                     ; 52      ;
; apbctrl:apb0|r.pwdata[0]                                                                                                                                                  ; 52      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal2~0                                                                                                                       ; 51      ;
; apbctrl:apb0|r.pwdata[7]                                                                                                                                                  ; 51      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.asi[0]                                                                                                                       ; 51      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_flush                                                                            ; 51      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.set[0]                                                                                                                           ; 51      ;
; mctrl:\mg2:sr1|r.busw[1]                                                                                                                                                  ; 51      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[0]                                                                                                                      ; 50      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.rdfi[0]                                                                                                                      ; 50      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.rdfi[0]                                                                                                          ; 50      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[15]                                                                                                                    ; 50      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[14]                                                                                                                    ; 50      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[0]                                                                                                          ; 50      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[1]                                                                                                                      ; 49      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.rdfi[1]                                                                                                                      ; 49      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.rdfi[1]                                                                                                          ; 49      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.ms                                                                                                                      ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:v.s2_tlbstate.pack~3                                                              ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|Mux72~0                                                                                                                     ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|Mux31~0                                                                                                                     ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cwp_gen~0                                                                                                                            ; 49      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.tdfi[1]                                                                                                          ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[8]                                                                                                                        ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.holdn                                                                                                   ; 49      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~12                                                                                                                        ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~11                                                                                                                        ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbo.s1finished                                                                       ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|Mux100~0                                                                                                                    ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1656~0                                                                                                                            ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[5]~4                                                                                                                    ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.flush_op~0                                                                                         ; 48      ;
; apbps2:\ps2:ps20|r.rraddr[2]                                                                                                                                              ; 48      ;
; apbps2:\ps2:ps20|r.rraddr[3]                                                                                                                                              ; 48      ;
; apbps2:\ps2:ps20|r.rraddr[0]                                                                                                                                              ; 48      ;
; apbps2:\ps2:ps20|r.rraddr[1]                                                                                                                                              ; 48      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~34                                                                                          ; 47      ;
; apbctrl:apb0|r.haddr[7]                                                                                                                                                   ; 47      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.twrite[1]~9                                                                                        ; 46      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_shcnt[4]~0                                                                                                                  ; 46      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.shleft                                                                                                                           ; 46      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.hmaster[1]                                                                                                                               ; 46      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~35                                                                                          ; 46      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.state.ahb                                                                                                                ; 46      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector273~1                                                                                                                        ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.npc[0]                                                                                                                           ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.npc[1]                                                                                                                           ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[44]~64                                                                                                                  ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[44]~63                                                                                                                  ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.y[22]~1                                                                                                                          ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.y[22]~0                                                                                                                          ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[31]~0                                                                                                                     ; 45      ;
; svgactrl:\lcd:lcd0|t.data_out[17]~0                                                                                                                                       ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bo[1]                                                                                                        ; 45      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbo.s1finished                                                                       ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|\p0:v.s2_tlbstate.sync~0                                                              ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[19]                                                                                                                    ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_shcnt[1]~0                                                                                                                  ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.streaming                                                                                        ; 44      ;
; mctrl:\mg2:sr1|r.busw[0]                                                                                                                                                  ; 44      ;
; ahbctrl:ahb0|r.hslave[0]                                                                                                                                                  ; 44      ;
; ahbctrl:ahb0|r.hslave[1]                                                                                                                                                  ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|r.bo[0]                                                                                                        ; 44      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.mmusnoop_dtag~4                                                                           ; 43      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_shcnt[3]~0                                                                                                                  ; 43      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.dsu1                                                                                                                      ; 43      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[21]~6                                                                                                                     ; 43      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.dsuen                                                                                                                        ; 42      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_entry[2]                                                                         ; 42      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[20]                                                                                                                    ; 42      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.diagset[0]                                                                                              ; 41      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_shcnt[2]~0                                                                                                                  ; 41      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.ms                                                                                                          ; 41      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wtrans                                                                                           ; 40      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dco.icdiag.read~0                                                                                         ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush2                                                                                                  ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[19]                                                                                                                    ; 39      ;
; apbctrl:apb0|r.cfgsel                                                                                                                                                     ; 39      ;
; svgactrl:\lcd:lcd0|r.reset                                                                                                                                                ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.addr[11]~31                                                                                    ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.read                                                                                                                         ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.walk_use                                                                            ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.wy                                                                                                                          ; 39      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[20]~23                                                                                                                        ; 38      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[20]~22                                                                                                                        ; 38      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.sidle                                                                                                                 ; 38      ;
; svgactrl:\lcd:lcd0|sync_rb.s3[2]                                                                                                                                          ; 38      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1547~0                                                                                                                            ; 38      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.holdn                                                                                                   ; 38      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.txdupd                                                                                                                       ; 37      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.edata[19]~0                                                                                                                      ; 37      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|Mux112~1                                                                                                                    ; 37      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.invop2                                                                                                                           ; 37      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~1                                                                                                                         ; 36      ;
; gptimer:\gpt:timer0|r.tsel[1]                                                                                                                                             ; 36      ;
; gptimer:\gpt:timer0|r.tsel[0]                                                                                                                                             ; 36      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~10                                                                                                            ; 36      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.wy                                                                                                                          ; 36      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|me_size~0                                                                                                                            ; 36      ;
; gptimer:\gpt:timer0|r.timers[2].enable                                                                                                                                    ; 36      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.txdupd                                                                                                           ; 36      ;
; gptimer:\gpt:timer0|v~6                                                                                                                                                   ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.rsel2[2]                                                                                                                         ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.edata[19]~1                                                                                                                      ; 35      ;
; leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|comb~5                                                                                                            ; 35      ;
; gptimer:\gpt:timer0|r.timers[1].enable                                                                                                                                    ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.nomds                                                                                                   ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_entry[2]                                                                         ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.bp                                                                                                                               ; 35      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[24]                                                                                                                    ; 35      ;
; gptimer:\gpt:timer0|v~2                                                                                                                                                   ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.rsel1[2]                                                                                                                         ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Mux114~3                                                                                                  ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[5]~26                                                                                                                   ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[21]                                                                                                                    ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|Mux100~1                                                                                                                    ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|Mux112~3                                                                                                                    ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.ld                                                                                                                          ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.eenaddr~0                                                                                                                        ; 34      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_bpmiss~0                                                                                                                    ; 34      ;
; mctrl:\mg2:sr1|r.bstate.idle                                                                                                                                              ; 34      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~17                                                                                                                        ; 33      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|v~69                                                                                                                           ; 33      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[29]~0                                                                                                                          ; 33      ;
; gptimer:\gpt:timer0|v~7                                                                                                                                                   ; 33      ;
; gptimer:\gpt:timer0|v~3                                                                                                                                                   ; 33      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|v~13                                                                                                               ; 33      ;
; svgactrl:\lcd:lcd0|Mux194~0                                                                                                                                               ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.mulstep                                                                                                                          ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|align_data~4                                                                                                                         ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~81                                                                                                                  ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|misc_op~7                                                                                                                            ; 33      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal0~0                                                                                                                       ; 33      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Equal0~0                                                                                                           ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.addr[11]~33                                                                                    ; 33      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hsel                                                                                                                                  ; 33      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ra_bpmiss~10                                                                                                                   ; 33      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~3                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~2                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~1                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~0                                                                                                                     ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~17                                                                                                            ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~3                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~2                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~1                                                                                                                     ; 32      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~0                                                                                                                     ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~3                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~2                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~1                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder1~0                                                                                                         ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data2[22]~33                                                                                         ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[30]~62                                                                                                                  ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.y[0]~35                                                                                                                        ; 32      ;
; gptimer:\gpt:timer0|v~8                                                                                                                                                   ; 32      ;
; gptimer:\gpt:timer0|Mux390~0                                                                                                                                              ; 32      ;
; gptimer:\gpt:timer0|v~4                                                                                                                                                   ; 32      ;
; gptimer:\gpt:timer0|Mux320~0                                                                                                                                              ; 32      ;
; gptimer:\gpt:timer0|Mux352~0                                                                                                                                              ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~3                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~2                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~1                                                                                                         ; 32      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Decoder0~0                                                                                                         ; 32      ;
; svgactrl:\lcd:lcd0|r.int_reg[4][12]~167                                                                                                                                   ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data1[1]~36                                                                                          ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.data1[1]~33                                                                                          ; 32      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.acc.haddr[20]~29                                                                                                             ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.paddress[29]~32                                                                                         ; 32      ;
; svgactrl:\lcd:lcd0|r.int_reg[5][19]~165                                                                                                                                   ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~14                                                                                                                        ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~13                                                                                                                        ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~4                                                                                                                         ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.op2[5]~3                                                                                                                         ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.vaddr[17]~45                                                                                            ; 32      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|bpdata~1                                                                                                                             ; 32      ;
; apbctrl:apb0|r.pwdata[2]~0                                                                                                                                                ; 32      ;
; svgactrl:\lcd:lcd0|t.vcounter[6]~65                                                                                                                                       ; 32      ;
; svgactrl:\lcd:lcd0|r.int_reg[1][12]~164                                                                                                                                   ; 32      ;
; svgactrl:\lcd:lcd0|r.int_reg[2][12]~162                                                                                                                                   ; 32      ;
; svgactrl:\lcd:lcd0|r.int_reg[3][11]~160                                                                                                                                   ; 32      ;
; ahbctrl:ahb0|msti.hrdata[4]~54                                                                                                                                            ; 32      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.data[28]~33                                                                                                              ; 32      ;
; svgactrl:\lcd:lcd0|t.fifo_ren                                                                                                                                             ; 32      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.read~1                                                                                                                            ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.data[10]~32                                                                                    ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.xaddress[25]~55                                                                                         ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.xaddress[25]~44                                                                                         ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[1].mask[2]~1                                                                                                                     ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[0].mask[2]~1                                                                                                                     ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[20]~26                                                                                                                        ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|divcomb~8                                                                                                                   ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.ready                                                                                                                    ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[16]                                                                                                                    ; 31      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.inst[0][11]~32                                                                                                                   ; 31      ;
; apbps2:\ps2:ps20|r.traddr[2]                                                                                                                                              ; 31      ;
; apbps2:\ps2:ps20|r.traddr[3]                                                                                                                                              ; 31      ;
; apbps2:\ps2:ps20|r.traddr[0]                                                                                                                                              ; 31      ;
; apbps2:\ps2:ps20|r.traddr[1]                                                                                                                                              ; 31      ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                  ; 30      ;
; gptimer:\gpt:timer0|v~201                                                                                                                                                 ; 30      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.txd[29]~30                                                                                                                   ; 30      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.read~2                                                                                                                            ; 30      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg1.addr[6]~31                                                                                                                        ; 30      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.tbreg2.addr[6]~30                                                                                                                        ; 30      ;
; gptimer:\gpt:timer0|Mux398~0                                                                                                                                              ; 30      ;
; gptimer:\gpt:timer0|v~16                                                                                                                                                  ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|ir.addr[6]~32                                                                                                                        ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.npc[2]                                                                                                                           ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.x[62]~65                                                                                                                  ; 30      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.timer[9]~32                                                                                                                               ; 30      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|comb~1                                                                                                                                      ; 30      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.txd[1]~30                                                                                                        ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctxp[22]~1                                                                                      ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[1].addr[2]~1                                                                                                                     ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|wpr[0].addr[2]~2                                                                                                                     ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[20]~27                                                                                                                        ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|misc_op~0                                                                                                                            ; 30      ;
; ahbctrl:ahb0|hsel~0                                                                                                                                                       ; 30      ;
; svgactrl:\lcd:lcd0|r.address[21]~93                                                                                                                                       ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.addr[11]~34                                                                                    ; 30      ;
; ahbctrl:ahb0|msti.hrdata[1]~5                                                                                                                                             ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[3]                                                                                                                        ; 30      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[2]                                                                                                                        ; 30      ;
; ahbctrl:ahb0|msti.hrdata[0]~2                                                                                                                                             ; 30      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|\comb:v.event.tip~0                                                                                                ; 30      ;
; svgactrl:\lcd:lcd0|r.func[0]                                                                                                                                              ; 30      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.en                                                                                                                      ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.edata[19]~4                                                                                                                      ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[23]                                                                                                                    ; 29      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Equal8~0                                                                                                           ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|v~0                                                                                                           ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[9]                                                                                                                        ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[6]                                                                                          ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[7]                                                                                          ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[4]                                                                                          ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[5]                                                                                          ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[22]                                                                                                                    ; 29      ;
; svgactrl:\lcd:lcd0|v~6                                                                                                                                                    ; 29      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~24                                                                                                  ; 28      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|\comb:v.event.tip~0                                                                                                            ; 28      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.hwrite                                                                                                                                   ; 28      ;
; ahbctrl:ahb0|msti.hrdata[13]~88                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[14]~84                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[15]~80                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[12]~73                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[11]~69                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[10]~66                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[9]~63                                                                                                                                            ; 28      ;
; ahbctrl:ahb0|msti.hrdata[8]~60                                                                                                                                            ; 28      ;
; ahbctrl:ahb0|msti.hrdata[7]~57                                                                                                                                            ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.state.lv1                                                                                         ; 28      ;
; ahbctrl:ahb0|msti.hrdata[17]~47                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[16]~43                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[18]~39                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[20]~35                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[24]~22                                                                                                                                           ; 28      ;
; ahbctrl:ahb0|msti.hrdata[26]~17                                                                                                                                           ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|\p0:fault.fault_pro~1                                                                                         ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[2]                                                                                          ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[3]                                                                                          ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[0]                                                                                          ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.ctx[1]                                                                                          ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.run                                                                                                                       ; 28      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.mexc                                                                                                                             ; 28      ;
; gptimer:\gpt:timer0|Mux126~0                                                                                                                                              ; 28      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                       ; 27      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~33                                                                                         ; 27      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~12                                                                                                  ; 27      ;
; apbuart:\ua1:uart1|r.rraddr[0]                                                                                                                                            ; 27      ;
; apbuart:\ua1:uart1|r.traddr[0]                                                                                                                                            ; 27      ;
; gptimer:\gpt:timer0|Equal5~0                                                                                                                                              ; 27      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~9                                                                                                             ; 27      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[5]                                                                                                                                 ; 27      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~29                                                                                         ; 27      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[0]~2                                                              ; 27      ;
; ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[34]~44                                                                                                              ; 27      ;
; ahbctrl:ahb0|Mux20~2                                                                                                                                                      ; 27      ;
; ahbctrl:ahb0|Mux20~1                                                                                                                                                      ; 27      ;
; ahbctrl:ahb0|Mux20~0                                                                                                                                                      ; 27      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|r.mmctrl2.fa[19]~22                                                                                           ; 26      ;
; apbps2:\ps2:ps20|r.ps2_clk_fall                                                                                                                                           ; 26      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.cg[1]~5                                                                                                                 ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~89                                                                                                                  ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|Mux99~0                                                                                                                     ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|c.diagrdy~0                                                                                               ; 26      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[16]                                                                                                                             ; 26      ;
; apbuart:\ua1:uart1|r.rraddr[1]                                                                                                                                            ; 26      ;
; apbuart:\ua1:uart1|r.traddr[1]                                                                                                                                            ; 26      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.act3                                                                                                                  ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector76~1                                                                                              ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|p0~2                                                                                                          ; 26      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|nbo~2                                                                                                          ; 26      ;
; mctrl:\mg2:sr1|r.bstate.bwrite16                                                                                                                                          ; 26      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|readdata~0                                                                                                                      ; 25      ;
; apbps2:\ps2:ps20|r.txstate.waitrequest                                                                                                                                    ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector188~2                                                                                             ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~83                                                                                                                  ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|ictrl~35                                                                                                  ; 25      ;
; apbctrl:apb0|Mux62~0                                                                                                                                                      ; 25      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.pm[0]~4                                                                                                     ; 25      ;
; ahbctrl:ahb0|msti.hrdata[31]~110                                                                                                                                          ; 25      ;
; ahbctrl:ahb0|msti.hrdata[30]~106                                                                                                                                          ; 25      ;
; ahbctrl:ahb0|msti.hrdata[29]~102                                                                                                                                          ; 25      ;
; ahbctrl:ahb0|msti.hrdata[28]~98                                                                                                                                           ; 25      ;
; svgactrl:\lcd:lcd0|write_en_fifo~0                                                                                                                                        ; 25      ;
; svgactrl:\lcd:lcd0|r.address[21]~98                                                                                                                                       ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[10]                                                                                                                       ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[30]                                                                                                                    ; 25      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[11]                                                                                                                                ; 25      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[1][27]~20                                                                                     ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[1][27]~19                                                                                     ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[1][15]~14                                                                                     ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[1][15]~13                                                                                     ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][22]~2                                                                                      ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[1][15]~0                                                                                      ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:edata[14]~0                                                                                        ; 24      ;
; irqmp:\irqctrl:irqctrl0|v~2                                                                                                                                               ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1585~0                                                                                                                            ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.tag[1][12]~0                                                                                       ; 24      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|\comb:v.slv.hready~4                                                                                                                        ; 24      ;
; gptimer:\gpt:timer0|Mux119~0                                                                                                                                              ; 24      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[6]                                                                                                                                 ; 24      ;
; i2cmst:\i2cm:i2c0|apbo.prdata[0]~0                                                                                                                                        ; 24      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.wr1                                                                                                                   ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~42                                                                                          ; 24      ;
; svgactrl:\lcd:lcd0|r.address[21]~52                                                                                                                                       ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[22]                                                                                                                    ; 24      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[22]~1                                                                                                                     ; 24      ;
; apbctrl:apb0|r.hwrite                                                                                                                                                     ; 24      ;
; mctrl:\mg2:sr1|r.address[2]~25                                                                                                                                            ; 24      ;
; mctrl:\mg2:sr1|r.address[1]                                                                                                                                               ; 24      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal12~2                                                                                                                      ; 23      ;
; ahbctrl:ahb0|msti.hrdata[19]~38                                                                                                                                           ; 23      ;
; ahbctrl:ahb0|msti.hrdata[21]~31                                                                                                                                           ; 23      ;
; ahbctrl:ahb0|msti.hrdata[22]~28                                                                                                                                           ; 23      ;
; ahbctrl:ahb0|msti.hrdata[23]~25                                                                                                                                           ; 23      ;
; ahbctrl:ahb0|msti.hrdata[16]~6                                                                                                                                            ; 23      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[0]                                                                                                                        ; 23      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[20]~5                                                                                                                     ; 23      ;
; svgactrl:\lcd:lcd0|ahbmst:ahb_master|r.active                                                                                                                             ; 23      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|nbo~1                                                                                                          ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                              ; 22      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|Equal2~0                                                                                                                        ; 22      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.refresh[7]~12                                                                                                             ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[20]~23                                                                                                                  ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[12]~32                                                                                                                    ; 22      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[7]                                                                                                                              ; 22      ;
; apbctrl:apb0|v~1                                                                                                                                                          ; 22      ;
; ahbctrl:ahb0|Mux112~0                                                                                                                                                     ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[1]                                                                                                                        ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Selector16~0                                                                          ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.mmctrl1.e                                                                                               ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[22]                                                                                                                    ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.flush~0                                                                                                                          ; 22      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|div32:\mgen:div0|r.state[0]                                                                                                                  ; 22      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|csync~1                                                                                     ; 22      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.en                                                                                                          ; 22      ;
; mctrl:\mg2:sr1|r.bdrive[0]                                                                                                                                                ; 21      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][0]~1                                                                                                                                 ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~150                                                                                                                 ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|Mux73~0                                                                                                                     ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.alusel[0]                                                                                                                        ; 21      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[0]                                                                                                                  ; 21      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~0                                                                                                                         ; 21      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[4]                                                                                                                                 ; 21      ;
; apbuart:\ua1:uart1|uartop~3                                                                                                                                               ; 21      ;
; apbuart:\ua1:uart1|r.txstate.idle                                                                                                                                         ; 21      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[0]                                                                                                      ; 21      ;
; svgactrl:\lcd:lcd0|write_en_fifo~1                                                                                                                                        ; 21      ;
; ahbctrl:ahb0|msti.hrdata[27]~13                                                                                                                                           ; 21      ;
; ahbctrl:ahb0|msti.hrdata[25]~10                                                                                                                                           ; 21      ;
; svgactrl:\lcd:lcd0|Mux160~0                                                                                                                                               ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|v~13                                                                                                      ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[20]                                                                                                                    ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[20]                                                                                                                    ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[23]                                                                                                                    ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|r.ba                                                                                                           ; 21      ;
; mctrl:\mg2:sr1|r.ready8                                                                                                                                                   ; 21      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tba[5]~21                                                                                                                      ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r~44                                                                                                                                 ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector234~0                                                                                             ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[31]~28                                                                                                                        ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.set[0]                                                                                                                           ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2428~0                                                                                                                            ; 20      ;
; apbctrl:apb0|r.pwdata[9]                                                                                                                                                  ; 20      ;
; ahbctrl:ahb0|msti.hrdata[6]~76                                                                                                                                            ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~28                                                                                         ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.I1[0]~0                                                              ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.annul                                                                                                                       ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[0]~9                                                                                                                      ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.a.ctrl.inst[31]                                                                                                                    ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.annul                                                                                                                            ; 20      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[24]~2                                                                                                                     ; 20      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|nxt_state_decoder~0                                                                                                      ; 20      ;
; mctrl:\mg2:sr1|r.area[1]                                                                                                                                                  ; 20      ;
; apbuart:\ua1:uart1|r.rxtick                                                                                                                                               ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|me_laddr~0                                                                                                                           ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dbg_cache~0                                                                                                                          ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|\p0:two_error~1                                                                       ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.icenable                                                                                                ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.alusel[1]                                                                                                                        ; 19      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[1]                                                                                                                  ; 19      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[1]                                                                                                      ; 19      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_ctrl~4                                                                                                                      ; 19      ;
; ahbctrl:ahb0|msti.hrdata[3]~94                                                                                                                                            ; 19      ;
; ahbctrl:ahb0|msti.hrdata[2]~91                                                                                                                                            ; 19      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal3~0                                                                                                                       ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.cwp[0]                                                                                                                           ; 19      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.cnt[1]                                                                                                                           ; 19      ;
; ahbctrl:ahb0|Mux32~2                                                                                                                                                      ; 19      ;
; mctrl:\mg2:sr1|r.brmw                                                                                                                                                     ; 19      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.waddr[1]                                                                                                                      ; 19      ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_locked ; 19      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                       ; 18      ;
; apbps2:\ps2:ps20|r.txstate.start                                                                                                                                          ; 18      ;
; apbps2:\ps2:ps20|r.txstate.data                                                                                                                                           ; 18      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdo_bdrive                                                                                                                    ; 18      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cmd_ack                                                                                     ; 18      ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll_lock_sync    ; 18      ;
; apbuart:\ua1:uart1|Mux46~0                                                                                                                                                ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|align_data~24                                                                                                                        ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.dctx~1                                                                                    ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~148                                                                                                                 ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1547~3                                                                                                                            ; 18      ;
; apbctrl:apb0|r.pwdata[10]                                                                                                                                                 ; 18      ;
; apbctrl:apb0|r.pwdata[12]                                                                                                                                                 ; 18      ;
; apbctrl:apb0|r.pwdata[11]                                                                                                                                                 ; 18      ;
; mctrl:\mg2:sr1|r.mcfg1.brdyen~1                                                                                                                                           ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.wwrite                                                                                           ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.casa                                                                                                                             ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[12]                                                                                                                       ; 18      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.walk_use                                                                            ; 18      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial                                                                                         ; 18      ;
; svgactrl:\lcd:lcd0|t.index[0]                                                                                                                                             ; 18      ;
; mctrl:\mg2:sr1|r.bstate.bread16                                                                                                                                           ; 18      ;
; apbps2:\ps2:ps20|r.twaddr[3]                                                                                                                                              ; 18      ;
; apbps2:\ps2:ps20|r.twaddr[2]                                                                                                                                              ; 18      ;
; apbps2:\ps2:ps20|r.twaddr[1]                                                                                                                                              ; 18      ;
; apbps2:\ps2:ps20|r.twaddr[0]                                                                                                                                              ; 18      ;
; apbps2:\ps2:ps20|r.timer[16]~17                                                                                                                                           ; 17      ;
; mctrl:\mg2:sr1|v~36                                                                                                                                                       ; 17      ;
; mctrl:\mg2:sr1|v~18                                                                                                                                                       ; 17      ;
; apbps2:\ps2:ps20|v~13                                                                                                                                                     ; 17      ;
; apbuart:\ua1:uart1|r.rwaddr[0]                                                                                                                                            ; 17      ;
; apbuart:\ua1:uart1|r.rxdb[0]                                                                                                                                              ; 17      ;
; apbuart:\ua1:uart1|r.rxstate.idle                                                                                                                                         ; 17      ;
; apbctrl:apb0|Mux60~0                                                                                                                                                      ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~149                                                                                                                 ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tt[3]                                                                                                                          ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tt[2]                                                                                                                          ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tt[1]                                                                                                                          ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[20]~24                                                                                                                  ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.w.s.tt[0]                                                                                                                          ; 17      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|Mux325~14                                                                                                                                   ; 17      ;
; apbuart:\ua1:uart1|r.traddr[2]                                                                                                                                            ; 17      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[2]                                                                                                                  ; 17      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[3]                                                                                                                  ; 17      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[3]                                                                                                      ; 17      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.len[2]                                                                                                      ; 17      ;
; apbctrl:apb0|r.pwdata[14]                                                                                                                                                 ; 17      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.csize[1]                                                                                                                  ; 17      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.rd4                                                                                                                   ; 17      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[0]                                                                                                                ; 17      ;
; apbctrl:apb0|r.pwdata[8]                                                                                                                                                  ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.istate.trans                                                                                            ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~4                                                                                                   ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[23]                                                                                                                       ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[22]                                                                                                                       ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[21]                                                                                                                       ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[16]                                                                                                                       ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[15]                                                                                                                       ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[4]                                                                                                                        ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.inst[30]                                                                                                                    ; 17      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Equal12~2                                                                                                          ; 17      ;
; svgactrl:\lcd:lcd0|t.index[1]                                                                                                                                             ; 17      ;
; apbps2:\ps2:ps20|r.rwaddr[3]                                                                                                                                              ; 17      ;
; apbps2:\ps2:ps20|r.rwaddr[2]                                                                                                                                              ; 17      ;
; apbps2:\ps2:ps20|r.rwaddr[1]                                                                                                                                              ; 17      ;
; apbps2:\ps2:ps20|r.rwaddr[0]                                                                                                                                              ; 17      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|\mulcomb:acc[32]~0                                                                                                          ; 17      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                      ; 16      ;
; mctrl:\mg2:sr1|r.writedata[18]~14                                                                                                                                         ; 16      ;
; ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|\rdel:rcnt:cnt[3]~0                                                           ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][3]~1                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][2]~0                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][6]~0                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][7]~0                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][4]~0                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][5]~0                                                                                                                                 ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][1]~0                                                                                                                                 ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.data[0][6]~7                                                                                       ; 16      ;
; apbps2:\ps2:ps20|Mux39~0                                                                                                                                                  ; 16      ;
; apbps2:\ps2:ps20|\ps2_op:v.rxfifo[0][0]~0                                                                                                                                 ; 16      ;
; i2cmst:\i2cm:i2c0|r.prer[5]~16                                                                                                                                            ; 16      ;
; apbuart:\ua1:uart1|r.rwaddr[1]                                                                                                                                            ; 16      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|v~5                                                                                                                            ; 16      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|v~3                                                                                                                            ; 16      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|v~16                                                                                                               ; 16      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|v~14                                                                                                               ; 16      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]~36                                                                                  ; 16      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[10]~35                                                                                  ; 16      ;
; apbuart:\ua1:uart1|v~21                                                                                                                                                   ; 16      ;
; apbuart:\ua1:uart1|r.thold[7][0]~0                                                                                                                                        ; 16      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal3~1                                                                                                                       ; 16      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|Equal4~0                                                                                                                       ; 16      ;
; mctrl:\mg2:sr1|ctrl~16                                                                                                                                                    ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r~130                                                                                                                                ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|Mux0~0                                                                                ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|Selector17~0                                                                                        ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|Selector16~0                                                                                        ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|mmutlbcam:\tlbcam0:1:tag0|p0~0                                                        ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux1532~0                                                                                                                            ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[20]~25                                                                                                                  ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|shiftin~61                                                                                                                           ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~1                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.acc[8]~33                                                                                                                ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|rm.acc[31]~32                                                                                                               ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|Mux81~0                                                                                                                     ; 16      ;
; apbuart:\ua1:uart1|uartop~4                                                                                                                                               ; 16      ;
; svgactrl:\lcd:lcd0|t.vcounter[6]~64                                                                                                                                       ; 16      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.csize[0]                                                                                                                  ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.state.lv2                                                                                         ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[31]~27                                                                                         ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.size[1]                                                                                                                      ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|two.fault_trans~1                                                                                   ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.stpend                                                                                                  ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.cnt[0]                                                                                                                      ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[31]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[30]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[29]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[28]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[27]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[26]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[25]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[24]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[20]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[19]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[18]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[17]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[14]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[13]                                                                                                                       ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[5]                                                                                                                        ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|mm.msigned                                                                                                                  ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|mcdo.ready~0                                                                                                   ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[3]                                                                                                                            ; 16      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dbgexc~8                                                                                                                             ; 16      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|clk_en                                                                                      ; 16      ;
; svgactrl:\lcd:lcd0|t.data_out[15]~2                                                                                                                                       ; 16      ;
; svgactrl:\lcd:lcd0|t.data_out[15]~1                                                                                                                                       ; 16      ;
; svgactrl:\lcd:lcd0|LessThan1~30                                                                                                                                           ; 16      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                       ; 15      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbi.data[65]~10                                                                                                                             ; 15      ;
; irqmp:\irqctrl:irqctrl0|v~0                                                                                                                                               ; 15      ;
; irqmp:\irqctrl:irqctrl0|r.imask[0][6]~15                                                                                                                                  ; 15      ;
; irqmp:\irqctrl:irqctrl0|r.ilevel[1]~0                                                                                                                                     ; 15      ;
; apbuart:\ua1:uart1|r.rwaddr[2]                                                                                                                                            ; 15      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~28                                                                                                                         ; 15      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|v~0                                                                                                                            ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.misc~1                                                                                    ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|me_size~1                                                                                                                            ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[0].tagin.TYP[0]~0                                                             ; 15      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[6]                                                                                                                             ; 15      ;
; ahbctrl:ahb0|Mux502~1                                                                                                                                                     ; 15      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[5]                                                                                                                             ; 15      ;
; apbctrl:apb0|r.pwdata[13]                                                                                                                                                 ; 15      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.dllrst                                                                                                                    ; 15      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cmstate.midle                                                                                                                 ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.intack                                                                                                                           ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_tlbstate.walk                                                                    ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[7]                                                                                                                        ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[6]                                                                                                                        ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_tlbstate.idle                                                                    ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[23]                                                                                                                    ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.ctrl.annul                                                                                                                       ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[23]~3                                                                                                                     ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.rstate.trap                                                                                                                      ; 15      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|change~1                                                                                                           ; 15      ;
; mctrl:\mg2:sr1|r.address[0]                                                                                                                                               ; 15      ;
; ahbctrl:ahb0|Mux2~2                                                                                                                                                       ; 15      ;
; mctrl:\mg2:sr1|r.bstate.bread                                                                                                                                             ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.req                                                                                                     ; 15      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.waddr[0]                                                                                                                      ; 15      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:ex_sari~5                                                                                                                      ; 14      ;
; apbuart:\ua1:uart1|r.scaler[11]                                                                                                                                           ; 14      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.td_occ                                                                                                                       ; 14      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|change~1                                                                                                                       ; 14      ;
; i2cmst:\i2cm:i2c0|Mux44~0                                                                                                                                                 ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.data[30]~33                                                                                    ; 14      ;
; ahbctrl:ahb0|Mux499~1                                                                                                                                                     ; 14      ;
; ahbctrl:ahb0|Mux496~1                                                                                                                                                     ; 14      ;
; ahbctrl:ahb0|Mux490~1                                                                                                                                                     ; 14      ;
; ahbctrl:ahb0|Mux489~1                                                                                                                                                     ; 14      ;
; apbps2:\ps2:ps20|r.rbf                                                                                                                                                    ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[15]~21                                                                                                                  ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[13]~20                                                                                                                  ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~13                                                                                                  ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[4]                                                                                                                             ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~23                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[8]~20                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[7]~17                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[6]~14                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[5]~11                                                                                      ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[7]                                                                                                                             ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[4]~8                                                                                       ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[3]~5                                                                                       ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|icrami.address[9]~2                                                                                       ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[0]                                                                                                                             ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[2]                                                                                                                             ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|\comb:v.reset[0]~0                                                                                                                          ; 14      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.haddr[12]                                                                                                                             ; 14      ;
; i2cmst:\i2cm:i2c0|comb~0                                                                                                                                                  ; 14      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.td_occ                                                                                                           ; 14      ;
; apbctrl:apb0|r.pwdata[15]                                                                                                                                                 ; 14      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.acc.haddr[2]                                                                                                                 ; 14      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.acc.haddr[3]                                                                                                                 ; 14      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[2]                                                                                                                ; 14      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.cfg.command[1]                                                                                                                ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.wb.addr[2]~38                                                                                     ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[10]                                                                         ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[8]                                                                          ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_tlbstate.walk                                                                    ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.cnt[1]                                                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.hit                                                                                                     ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.enaddr                                                                                                                       ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[2]                                                                                                                            ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Equal0~1                                                                                                                             ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[21]                                                                                                                    ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.ctrl.inst[24]                                                                                                                    ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.a.rfa1[7]~3                                                                                                                      ; 14      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[19]~4                                                                                                                     ; 14      ;
; svgactrl:\lcd:lcd0|r.func[1]                                                                                                                                              ; 14      ;
; mctrl:\mg2:sr1|r.read                                                                                                                                                     ; 14      ;
; ahbctrl:ahb0|slvi.hsel[0]~0                                                                                                                                               ; 14      ;
; ahbctrl:ahb0|Mux1~2                                                                                                                                                       ; 14      ;
; ahbctrl:ahb0|Mux0~2                                                                                                                                                       ; 14      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.waddr[2]                                                                                                                      ; 14      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|comb~5                                                                                                                         ; 13      ;
; mctrl:\mg2:sr1|r.writedata[29]~11                                                                                                                                         ; 13      ;
; mctrl:\mg2:sr1|r.writedata[18]~6                                                                                                                                          ; 13      ;
; apbps2:\ps2:ps20|r.ps2_data_syn                                                                                                                                           ; 13      ;
; apbuart:\ua1:uart1|r.brate[0]~0                                                                                                                                           ; 13      ;
; apbuart:\ua1:uart1|r.rshift[0]                                                                                                                                            ; 13      ;
; apbuart:\ua1:uart1|r.rhold[0][4]~64                                                                                                                                       ; 13      ;
; ahbctrl:ahb0|Mux493~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux492~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux491~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux488~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux486~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux485~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux482~1                                                                                                                                                     ; 13      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.ioreg2                                                                                                                ; 13      ;
; ahbctrl:ahb0|Mux495~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux500~1                                                                                                                                                     ; 13      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.tw                                                                                                                      ; 13      ;
; apbctrl:apb0|Mux39~0                                                                                                                                                      ; 13      ;
; ahbctrl:ahb0|Mux498~1                                                                                                                                                     ; 13      ;
; ahbctrl:ahb0|Mux480~1                                                                                                                                                     ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~21                                                                                                  ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|mmudci.trans_op~2                                                                                         ; 13      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[3]                                                                                                                             ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|twrite~2                                                                                                  ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector44~0                                                                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.a.jmpl~0                                                                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.e.jmpl                                                                                                                             ; 13      ;
; ahbctrl:ahb0|v~1                                                                                                                                                          ; 13      ;
; ahbctrl:ahb0|msti.hrdata[3]~93                                                                                                                                            ; 13      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.state.whold2                                                                                                                 ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[17]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[18]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[19]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[16]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[15]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[14]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[13]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[12]                                                                         ; 13      ;
; svgactrl:\lcd:lcd0|control_proc~6                                                                                                                                         ; 13      ;
; ahbctrl:ahb0|msti.hrdata[5]~51                                                                                                                                            ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[21]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[20]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[22]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[23]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[24]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[25]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[26]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[27]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[28]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[30]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[31]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_data[29]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.rtrans                                                                                           ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[31]~31                                                                                                                      ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~5                                                                                                   ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.write                                                                                                                        ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[14]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[15]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[13]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[12]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[23]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[22]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[21]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[20]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[19]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[18]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[17]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[16]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[31]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[30]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[29]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[28]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[27]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[26]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[25]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|r.s2_data[24]                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.ready                                                                                                   ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.result[11]                                                                                                                       ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmudco.transdata.accexc~0                                                                                     ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.flush                                                                                                   ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|ictrl~15                                                                                                  ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|mmuici.trans_op~1                                                                                         ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|\comb:de_ldlock~15                                                                                                                   ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Mux2208~0                                                                                                                            ; 13      ;
; svgactrl:\lcd:lcd0|t.fifo_en                                                                                                                                              ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.x.debug                                                                                                                            ; 13      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[4]                                                                                             ; 13      ;
; ahbctrl:ahb0|Mux3~2                                                                                                                                                       ; 13      ;
; apbuart:\ua1:uart1|Add0~22                                                                                                                                                ; 13      ;
; sld_hub:auto_hub|irsr_reg[8]                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                      ; 12      ;
; mctrl:\mg2:sr1|r.writedata[18]~15                                                                                                                                         ; 12      ;
; apbuart:\ua1:uart1|r.scaler[5]~13                                                                                                                                         ; 12      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.refresh[3]~12                                                                                                                 ; 12      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tfreecnt[2]                                                                                                                  ; 12      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.running                                                                                                                      ; 12      ;
; mctrl:\mg2:sr1|r.writedata[29]~13                                                                                                                                         ; 12      ;
; mctrl:\mg2:sr1|r.writedata[29]~12                                                                                                                                         ; 12      ;
; mctrl:\mg2:sr1|r.writedata[18]~10                                                                                                                                         ; 12      ;
; mctrl:\mg2:sr1|\ctrl:writedata[16]~2                                                                                                                                      ; 12      ;
; mctrl:\mg2:sr1|\ctrl:writedata[16]~1                                                                                                                                      ; 12      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|ld                                                                                                                       ; 12      ;
; ahbctrl:ahb0|Mux494~1                                                                                                                                                     ; 12      ;
; ahbctrl:ahb0|Mux484~1                                                                                                                                                     ; 12      ;
; ahbctrl:ahb0|Mux483~1                                                                                                                                                     ; 12      ;
; ahbctrl:ahb0|Mux478~1                                                                                                                                                     ; 12      ;
; ahbctrl:ahb0|Mux477~1                                                                                                                                                     ; 12      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|r.sdstate.ioreg1                                                                                                                ; 12      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_ctrl~7                                                                                                                      ; 12      ;
; ahbctrl:ahb0|Mux487~1                                                                                                                                                     ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|Mux11~0                                                                               ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~27                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~26                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~25                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~24                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~23                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~21                                                                                                                         ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hrdata[13]~20                                                                                                                         ; 12      ;
; apbctrl:apb0|r.prdata[18]~1                                                                                                                                               ; 12      ;
; ahbctrl:ahb0|Mux479~1                                                                                                                                                     ; 12      ;
; apbps2:\ps2:ps20|r.parity_error                                                                                                                                           ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[9]~20                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[8]~18                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[7]~16                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[6]~14                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[5]~12                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[4]~10                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[3]~8                                                                                       ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[2]~6                                                                                       ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[4]~4                                                                                       ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dcrami.address[4]~0                                                                                       ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|tlbcami[0].tagin.TYP[1]~0                                                             ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~5                                                                                                                                ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|npc~4                                                                                                                                ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[1]                                                                                                                             ; 12      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|nxt_state_decoder~0                                                                         ; 12      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|reload~0                                                                                                           ; 12      ;
; apbctrl:apb0|r.pwdata[22]                                                                                                                                                 ; 12      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|Mux8~0                                                                                                                                      ; 12      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.address[4]~2                                                                                                        ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.state.lv3                                                                                         ; 12      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ra.state.midle                                                                                                                  ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[16]~31                                                                                         ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[20]~30                                                                                         ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~41                                                                                          ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[30]~40                                                                                          ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.dci.size[0]                                                                                                                      ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutw:tw0|r.state.idle                                                                                        ; 12      ;
; gptimer:\gpt:timer0|comb~0                                                                                                                                                ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:validv[0]~0                                                                                        ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.TYP[0]~0                                                             ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|tlbcami[0].tagin.TYP[1]~0                                                             ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|ictrl~29                                                                                                  ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.wicc                                                                                                                        ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.cnt[0]                                                                                                                           ; 12      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.running                                                                                                          ; 12      ;
; apbctrl:apb0|r.penable                                                                                                                                                    ; 12      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.cctrl.dcs[0]                                                                                            ; 12      ;
; sld_hub:auto_hub|hub_mode_reg[1]~1                                                                                                                                        ; 11      ;
; sld_hub:auto_hub|hub_mode_reg[1]~0                                                                                                                                        ; 11      ;
; apbps2:\ps2:ps20|r.rxstate.idle                                                                                                                                           ; 11      ;
; apbuart:\ua1:uart1|r.rshift[7]                                                                                                                                            ; 11      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tfreecnt[0]                                                                                                                  ; 11      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.tfreecnt[1]                                                                                                                  ; 11      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|dcnt[0]~3                                                                                                                ; 11      ;
; apbuart:\ua1:uart1|r.twaddr[0]                                                                                                                                            ; 11      ;
; i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|c_state~42                                                                                  ; 11      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.cpha                                                                                                                    ; 11      ;
; ahbctrl:ahb0|Mux504~2                                                                                                                                                     ; 11      ;
; ahbctrl:ahb0|Mux503~1                                                                                                                                                     ; 11      ;
; ahbctrl:ahb0|Mux481~1                                                                                                                                                     ; 11      ;
; ahbctrl:ahb0|Mux475~1                                                                                                                                                     ; 11      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|Equal8~1                                                                                                           ; 11      ;
; i2cmst:\i2cm:i2c0|Mux32~0                                                                                                                                                 ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|\dctrl:rdatasel.sysr~1                                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|v~28                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|rin.m.result[31]~48                                                                                                                  ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[22]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[23]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[20]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[21]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[14]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[13]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[11]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[10]                                                                                                                            ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[9]                                                                                                                             ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[8]                                                                                                                             ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.d.pv                                                                                                                               ; 11      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tr.haddr[7]                                                                                                                                 ; 11      ;
; apbuart:\ua1:uart1|r.paren~0                                                                                                                                              ; 11      ;
; apbuart:\ua1:uart1|uartop~2                                                                                                                                               ; 11      ;
; ahbctrl:ahb0|Mux506~1                                                                                                                                                     ; 11      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.fact                                                                                                        ; 11      ;
; apbctrl:apb0|r.pwdata[17]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[20]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[21]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[23]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[28]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[29]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[30]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[31]                                                                                                                                                 ; 11      ;
; apbctrl:apb0|r.pwdata[19]                                                                                                                                                 ; 11      ;
; ahbctrl:ahb0|msti.hrdata[2]~90                                                                                                                                            ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.wb.addr[23]~43                                                                                          ; 11      ;
; apbctrl:apb0|r.pwdata[27]                                                                                                                                                 ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_tlbstate.sync                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|\ictrl:cacheon~0                                                                                          ; 11      ;
; apbctrl:apb0|r.pwdata[26]                                                                                                                                                 ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|r.dstate.asi_idtag                                                                                        ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dci.nullify~3                                                                                                                        ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op2[31]~31                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[29]~30                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[28]~28                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[27]~27                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[26]~26                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[25]~25                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|divi.op1[24]~24                                                                                                                      ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.m.ctrl.pv                                                                                                                          ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|r.s2_tlbstate.idle                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|r.f.pc[4]                                                                                                                            ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|Selector273~0                                                                                                                        ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[26]~22                                                                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[28]~19                                                                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|cpi.d.inst[29]~18                                                                                                                    ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_acache:a0|mcio.ready~0                                                                                                   ; 11      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|comb~3                                                                                                             ; 11      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.tfreecnt[2]                                                                                                      ; 11      ;
; spictrl:\touch3wire:touch3spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.cpha                                                                                                        ; 11      ;
; apbctrl:apb0|r.haddr[9]                                                                                                                                                   ; 11      ;
; svgactrl:\lcd:lcd0|sync_c.s3[0]                                                                                                                                           ; 11      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_icache:icache0|r.waddress[2]                                                                                             ; 11      ;
; ahbctrl:ahb0|Mux467~1                                                                                                                                                     ; 11      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|reload~0                                                                                                                       ; 10      ;
; apbuart:\ua1:uart1|r.rshift[3]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rshift[6]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rshift[2]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rshift[4]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rshift[5]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rshift[1]                                                                                                                                            ; 10      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|iu3:iu0|dsur.tbufcnt[1]~16                                                                                                                   ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|\comb:tv.enable~2                                                                                                                           ; 10      ;
; apbps2:\ps2:ps20|Mux168~0                                                                                                                                                 ; 10      ;
; apbps2:\ps2:ps20|\ps2_op:v.rx_irq~0                                                                                                                                       ; 10      ;
; apbuart:\ua1:uart1|r.twaddr[1]                                                                                                                                            ; 10      ;
; apbuart:\ua1:uart1|r.rxstate.stopbit                                                                                                                                      ; 10      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.loopb                                                                                                                   ; 10      ;
; ahbctrl:ahb0|Mux476~1                                                                                                                                                     ; 10      ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|Equal5~0                                                                                                                        ; 10      ;
; spictrl:\spic:spi1|spictrlx:\ctrl_rtl:rtlc|r.mode.div16                                                                                                                   ; 10      ;
; apbctrl:apb0|Mux42~5                                                                                                                                                      ; 10      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|Selector176~3                                                                                             ; 10      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~18                                                                                                  ; 10      ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu_dcache:dcache0|dctrl~17                                                                                                  ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[26]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[27]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[24]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[25]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[18]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[19]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[16]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[17]                                                                                                                            ; 10      ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|r.slv.hwdata[15]                                                                                                                            ; 10      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                   ; Type ; Mode           ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:read_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|ALTSYNCRAM                                                        ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; yes                     ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M9K_X22_Y2_N0, M9K_X22_Y1_N0                                   ;
; ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|syncram_2p:write_buff|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_47r:auto_generated|ALTSYNCRAM                                                       ; AUTO ; True Dual Port ; Dual Clocks  ; 64           ; 32           ; 64           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 2048  ; 64                          ; 32                          ; 64                          ; 32                          ; 2048                ; 2    ; None ; M9K_X22_Y4_N0, M9K_X22_Y3_N0                                   ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y23_N0, M9K_X22_Y24_N0                                 ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y20_N0, M9K_X22_Y17_N0                                 ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y19_N0, M9K_X22_Y18_N0                                 ;
; dsu3:\l3:dsugen:dsu0|dsu3x:x0|tbufmem:\tb0:mem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM            ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y22_N0, M9K_X22_Y21_N0                                 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:0:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y28_N0, M9K_X33_Y30_N0, M9K_X33_Y27_N0, M9K_X33_Y31_N0 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\dme:dd0:1:ddata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y25_N0, M9K_X33_Y26_N0, M9K_X33_Y29_N0, M9K_X33_Y32_N0 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y16_N0, M9K_X33_Y12_N0, M9K_X33_Y14_N0, M9K_X33_Y9_N0  ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:0:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_g7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 128          ; 37           ; 128          ; 37           ; yes                    ; no                      ; yes                    ; no                      ; 4736  ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 3    ; None ; M9K_X33_Y17_N0, M9K_X33_Y19_N0, M9K_X33_Y7_N0                  ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:idata0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q9r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X33_Y15_N0, M9K_X33_Y11_N0, M9K_X33_Y13_N0, M9K_X33_Y10_N0 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram:\ime:im0:1:itags0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_g7r:auto_generated|ALTSYNCRAM                                        ; AUTO ; True Dual Port ; Single Clock ; 128          ; 37           ; 128          ; 37           ; yes                    ; no                      ; yes                    ; no                      ; 4736  ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 3    ; None ; M9K_X33_Y18_N0, M9K_X33_Y20_N0, M9K_X33_Y8_N0                  ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:0:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Single Clock ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448  ; 256                         ; 33                          ; 256                         ; 33                          ; 8448                ; 2    ; None ; M9K_X33_Y21_N0, M9K_X33_Y24_N0                                 ;
; leon3s:\l3:cpu:0:u0|cachemem:cmem0|syncram_dp:\dme:dtags1:dt1:dt0:1:dtags0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_a7r:auto_generated|ALTSYNCRAM                                            ; AUTO ; True Dual Port ; Single Clock ; 256          ; 33           ; 256          ; 33           ; yes                    ; no                      ; yes                    ; no                      ; 8448  ; 256                         ; 33                          ; 256                         ; 33                          ; 8448                ; 2    ; None ; M9K_X33_Y22_N0, M9K_X33_Y23_N0                                 ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:dtlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q6r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 8            ; 30           ; 8            ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 240   ; 8                           ; 30                          ; 8                           ; 30                          ; 240                 ; 2    ; None ; M9K_X22_Y26_N0, M9K_X22_Y28_N0                                 ;
; leon3s:\l3:cpu:0:u0|proc3:p0|mmu_cache:c0mmu|mmu:\mmugen:m0|mmutlb:\tlbsplit0:itlb0|syncram:dataram|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_q6r:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port ; Single Clock ; 8            ; 30           ; 8            ; 30           ; yes                    ; no                      ; yes                    ; no                      ; 240   ; 8                           ; 30                          ; 8                           ; 30                          ; 240                 ; 2    ; None ; M9K_X22_Y25_N0, M9K_X22_Y27_N0                                 ;
; leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_87r:auto_generated|ALTSYNCRAM                                                               ; AUTO ; True Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None ; M9K_X33_Y6_N0, M9K_X33_Y3_N0                                   ;
; leon3s:\l3:cpu:0:u0|regfile_3p:rf0|syncram_2p:\s1:dp:x1|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_87r:auto_generated|ALTSYNCRAM                                                               ; AUTO ; True Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; None ; M9K_X33_Y5_N0, M9K_X33_Y4_N0                                   ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y5_N0, M9K_X22_Y11_N0                                  ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:0:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y12_N0, M9K_X22_Y14_N0                                 ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x0|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y8_N0, M9K_X22_Y13_N0                                  ;
; leon3s:\l3:cpu:0:u0|tbufmem:\tbmem_gen:tbmem0|syncram64:\mem0:1:ram0|syncram:\nos64:x1|altera_syncram:\alt:x0|altera_syncram_dp:u0|altsyncram:u0|altsyncram_67r:auto_generated|ALTSYNCRAM              ; AUTO ; True Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2    ; None ; M9K_X22_Y9_N0, M9K_X22_Y10_N0                                  ;
; svgactrl:\lcd:lcd0|syncram_2p:clutram|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_c7r:auto_generated|ALTSYNCRAM                                                                                 ; AUTO ; True Dual Port ; Dual Clocks  ; 256          ; 24           ; 256          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 6144  ; 256                         ; 24                          ; 256                         ; 24                          ; 6144                ; 2    ; None ; M9K_X22_Y6_N0, M9K_X22_Y7_N0                                   ;
; svgactrl:\lcd:lcd0|syncram_2p:ram0|altera_syncram_dp:\alt:x0|altsyncram:u0|altsyncram_b7r:auto_generated|ALTSYNCRAM                                                                                    ; AUTO ; True Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X22_Y16_N0, M9K_X22_Y15_N0                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                    ; Mode                       ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|p_i[1][0]                                           ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y6_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    leon3s:\l3:cpu:0:u0|proc3:p0|mul32:\mgen:mul0|techmult:\xm1616:m1616|gen_mult_pipe:\pipe2:arch0:dwm|lpm_mult:Mult0|mult_v4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y6_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 28,292 / 71,559 ( 40 % ) ;
; C16 interconnects          ; 358 / 2,597 ( 14 % )     ;
; C4 interconnects           ; 15,408 / 46,848 ( 33 % ) ;
; Direct links               ; 3,921 / 71,559 ( 5 % )   ;
; Global clocks              ; 13 / 20 ( 65 % )         ;
; Local interconnects        ; 8,709 / 24,624 ( 35 % )  ;
; R24 interconnects          ; 385 / 2,496 ( 15 % )     ;
; R4 interconnects           ; 16,246 / 62,424 ( 26 % ) ;
+----------------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.38) ; Number of LABs  (Total = 1325) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 33                             ;
; 2                                           ; 28                             ;
; 3                                           ; 17                             ;
; 4                                           ; 21                             ;
; 5                                           ; 22                             ;
; 6                                           ; 29                             ;
; 7                                           ; 25                             ;
; 8                                           ; 24                             ;
; 9                                           ; 27                             ;
; 10                                          ; 27                             ;
; 11                                          ; 42                             ;
; 12                                          ; 42                             ;
; 13                                          ; 52                             ;
; 14                                          ; 76                             ;
; 15                                          ; 123                            ;
; 16                                          ; 737                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.62) ; Number of LABs  (Total = 1325) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 33                             ;
; 1 Clock                            ; 1156                           ;
; 1 Clock enable                     ; 486                            ;
; 1 Sync. clear                      ; 11                             ;
; 1 Sync. load                       ; 10                             ;
; 2 Clock enables                    ; 439                            ;
; 2 Clocks                           ; 12                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 17.65) ; Number of LABs  (Total = 1325) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 21                             ;
; 2                                            ; 31                             ;
; 3                                            ; 10                             ;
; 4                                            ; 11                             ;
; 5                                            ; 13                             ;
; 6                                            ; 19                             ;
; 7                                            ; 15                             ;
; 8                                            ; 20                             ;
; 9                                            ; 24                             ;
; 10                                           ; 16                             ;
; 11                                           ; 18                             ;
; 12                                           ; 32                             ;
; 13                                           ; 29                             ;
; 14                                           ; 26                             ;
; 15                                           ; 41                             ;
; 16                                           ; 119                            ;
; 17                                           ; 97                             ;
; 18                                           ; 116                            ;
; 19                                           ; 111                            ;
; 20                                           ; 121                            ;
; 21                                           ; 99                             ;
; 22                                           ; 103                            ;
; 23                                           ; 48                             ;
; 24                                           ; 49                             ;
; 25                                           ; 45                             ;
; 26                                           ; 24                             ;
; 27                                           ; 20                             ;
; 28                                           ; 20                             ;
; 29                                           ; 11                             ;
; 30                                           ; 3                              ;
; 31                                           ; 3                              ;
; 32                                           ; 10                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.02) ; Number of LABs  (Total = 1325) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 0                              ;
; 1                                               ; 50                             ;
; 2                                               ; 48                             ;
; 3                                               ; 41                             ;
; 4                                               ; 57                             ;
; 5                                               ; 57                             ;
; 6                                               ; 75                             ;
; 7                                               ; 123                            ;
; 8                                               ; 116                            ;
; 9                                               ; 136                            ;
; 10                                              ; 131                            ;
; 11                                              ; 129                            ;
; 12                                              ; 105                            ;
; 13                                              ; 91                             ;
; 14                                              ; 58                             ;
; 15                                              ; 42                             ;
; 16                                              ; 50                             ;
; 17                                              ; 5                              ;
; 18                                              ; 4                              ;
; 19                                              ; 4                              ;
; 20                                              ; 1                              ;
; 21                                              ; 0                              ;
; 22                                              ; 1                              ;
; 23                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 20.02) ; Number of LABs  (Total = 1325) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 1                              ;
; 2                                            ; 17                             ;
; 3                                            ; 26                             ;
; 4                                            ; 21                             ;
; 5                                            ; 17                             ;
; 6                                            ; 11                             ;
; 7                                            ; 17                             ;
; 8                                            ; 19                             ;
; 9                                            ; 18                             ;
; 10                                           ; 22                             ;
; 11                                           ; 29                             ;
; 12                                           ; 37                             ;
; 13                                           ; 44                             ;
; 14                                           ; 36                             ;
; 15                                           ; 44                             ;
; 16                                           ; 61                             ;
; 17                                           ; 60                             ;
; 18                                           ; 47                             ;
; 19                                           ; 66                             ;
; 20                                           ; 68                             ;
; 21                                           ; 62                             ;
; 22                                           ; 63                             ;
; 23                                           ; 68                             ;
; 24                                           ; 60                             ;
; 25                                           ; 53                             ;
; 26                                           ; 44                             ;
; 27                                           ; 49                             ;
; 28                                           ; 52                             ;
; 29                                           ; 40                             ;
; 30                                           ; 39                             ;
; 31                                           ; 36                             ;
; 32                                           ; 54                             ;
; 33                                           ; 41                             ;
; 34                                           ; 2                              ;
; 35                                           ; 1                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 21    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 9     ;
+----------------------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information                           ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                                             ;
; Pass         ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                                             ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Pass         ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                                             ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                                             ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                                             ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                                             ;
; Pass         ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; 0 such failures found.                          ; I/O                 ; 22 I/Os was assigned an output enable group ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                                             ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 204          ; 42           ; 204          ; 0            ; 18           ; 208       ; 204          ; 0            ; 208       ; 208       ; 51           ; 85           ; 0            ; 44           ; 58           ; 51           ; 85           ; 58           ; 44           ; 0            ; 12           ; 85           ; 136          ; 0            ; 0            ; 0            ; 0            ; 208       ; 0            ; 181          ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 166          ; 4            ; 208          ; 190          ; 0         ; 4            ; 208          ; 0         ; 0         ; 157          ; 123          ; 208          ; 164          ; 150          ; 157          ; 123          ; 150          ; 164          ; 208          ; 196          ; 123          ; 72           ; 208          ; 208          ; 208          ; 208          ; 0         ; 208          ; 27           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; errorn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[16]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[17]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[18]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[19]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[20]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[21]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[22]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[23]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[24]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; address[25]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; romsn               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; oen                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; writen              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; rstoutn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_cen           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_wen           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_bw[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_bw[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_bw[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_bw[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_oen           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ssram_adscn         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_clk             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_clkn            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_cke             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_csb             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_web             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_rasb            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_casb            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dm[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dm[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ad[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ba[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_ba[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; dsuact              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vd               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_hd               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_den              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_nclk             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_lcd_data[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_grest            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_scen             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_adc_din          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_adc_dclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_adc_cs_n         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_i2c_sclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_hs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_td_vs            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_td_27mhz         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_td_reset         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_aud_adclrck      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_aud_adcdat       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_aud_daclrck      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_aud_dacdat       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_aud_bclk         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_aud_xck          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_tx_d[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_tx_d[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_tx_d[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_tx_d[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_rx_d[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_d[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_d[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_d[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_tx_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_tx_en            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_rx_dv            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_crs           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_err           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_rx_col           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_mdc              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_eth_reset_n      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_uart_txd         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[8]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_data[9]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_clock        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_hs           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_vs           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_blank        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_vga_sync         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_id_i2cscl        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_i2c_sdat         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_td_d[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_mdio             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; data[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dqs[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dqs[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[0]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[1]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[3]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[4]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[5]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[6]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[7]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[8]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[9]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[10]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[11]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[12]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[13]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[14]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; ddr_dq[15]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Pass         ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_sda              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_sd_dat           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_sd_dat3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_sd_cmd           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_sd_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_ps2_dat          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_ps2_clk          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; hc_id_i2cdat        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
; resetn              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_adc_busy         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_adc_penirq_n     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dsubren             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_uart_rxd         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hc_adc_dout         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Pass         ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Parallel          ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; Unreserved               ;
; Data[1]/ASDO                                                     ; Unreserved               ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; Unreserved               ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                   ;
+----------------------------------+--------------------------+-------------------+
; Source Register                  ; Destination Register     ; Delay Added in ns ;
+----------------------------------+--------------------------+-------------------+
; sld_hub:auto_hub|hub_mode_reg[2] ; sld_hub:auto_hub|clr_reg ; 0.025             ;
+----------------------------------+--------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb  5 18:47:17 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off leon3mp -c leon3mp
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C25F324C8 for design "leon3mp"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15571): Compensating output pin "ssram_clk", which is fed by CLK[1] port of PLL "clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1"
Info (15535): Implemented PLL "clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkm port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|clk[1] port
Info (15535): Implemented PLL "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for clkml port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 90 degrees (2500 ps) for ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[1] port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 90 degrees (2500 ps) for ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[4] port
Info (15535): Implemented PLL "altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 239, clock division of 360, and phase shift of 0 degrees (0 ps) for altera_eek_clkgen:\lcd:lcdclkgen|clkout[0] port
    Info (15099): Implementing clock multiplication of 239, clock division of 120, and phase shift of 0 degrees (0 ps) for altera_eek_clkgen:\lcd:lcdclkgen|clkout[1] port
Warning (15908): PLL "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1" has scan reconfiguration ports connected, but PLL scan reconfiguration is not being used (since port SCANDATA is not connected)
    Warning (15909): PLL "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1" has port SCANCLK connected when PLL scan reconfiguration is not being used
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F324C8 is compatible
Info (169124): Fitter converted 1 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H4
Info (169141): DATA[0] dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176125): The input ports of the PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and the PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port ARESET
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port FBIN
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port PHASEUPDOWN
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port PHASESTEP
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
Warning (176125): The input ports of the PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and the PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|pll1 have different input signals for input port FBIN
Warning (176125): The input ports of the PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and the PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port PHASEUPDOWN
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port PHASESTEP
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1 and PLL ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
Critical Warning (176598): PLL "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_B9"
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'leon3mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: \ddrsp0:ddrc0|ddr_phy0|ddr_phy0|\cyc3:ddr_phy0|pll0|altpll_component|auto_generated|pll1|clk[4] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: clkgen0|\cyc3:v|sdclk_pll|\sden:altpll0|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: \lcd:lcdclkgen|altpll0|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: \lcd:lcdclkgen|altpll0|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node altera_eek_clkgen:\lcd:lcdclkgen|clkout[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node altera_eek_clkgen:\lcd:lcdclkgen|clkout[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clkgen:clkgen0|clkgen_cycloneiii:\cyc3:v|cyclone3_pll:sdclk_pll|altpll:\sden:altpll0|altpll_9m31:auto_generated|clk[1] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL3E0
Info (176353): Automatically promoted node clkm (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node clkml (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node clk~input (placed in PIN B9 (CLK11, DIFFCLK_4p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[4] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node lcdclk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.tck[0]
Info (176353): Automatically promoted node lcdclk3x 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hc_nclk~output
Info (176353): Automatically promoted node resetn~input (placed in PIN N2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node rstoutn~output
Info (176353): Automatically promoted node rstgen:rst0|rstoutl 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[9]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[8]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[2]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[3]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[4]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[5]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[6]
        Info (176357): Destination node ahbjtag:\ahbjtaggen0:ahbjtag0|jtagcom:jtagcom0|r.addr[7]
        Info (176357): Destination node i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[0]
        Info (176357): Destination node i2cmst:\i2cm:i2c0|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.sdwen~5
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.cmstate.midle~0
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.sdstate.sidle~2
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.istate.ref1~3
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.istate.finish~1
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.cfg.command[0]~1
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.cfg.command[1]~2
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.cfg.command[2]~0
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.startsd~0
        Info (176357): Destination node ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|\ddr_ctrl:v.startsdold~4
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:15:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X36_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[15]" is constrained to location PIN V14 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:14:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X34_Y0_N1 to improve DDIO timing
    Info (176467): Node "ddr_dq[14]" is constrained to location PIN P10 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:13:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X38_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[13]" is constrained to location PIN R11 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X36_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:12:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X36_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[12]" is constrained to location PIN U14 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X38_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:11:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X38_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[11]" is constrained to location PIN V15 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:10:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X29_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[10]" is constrained to location PIN U11 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X29_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:9:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X29_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[9]" is constrained to location PIN U12 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X34_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:8:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X34_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[8]" is constrained to location PIN U13 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X23_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X23_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X23_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:7:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X23_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[7]" is constrained to location PIN V7 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X20_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X20_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X20_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:6:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X20_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[6]" is constrained to location PIN V6 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:5:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X18_Y0_N1 to improve DDIO timing
    Info (176467): Node "ddr_dq[5]" is constrained to location PIN U6 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X18_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:4:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X18_Y0_N8 to improve DDIO timing
    Info (176467): Node "ddr_dq[4]" is constrained to location PIN P9 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:3:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X14_Y0_N1 to improve DDIO timing
    Info (176467): Node "ddr_dq[3]" is constrained to location PIN V5 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X16_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:2:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X16_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[2]" is constrained to location PIN R8 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:1:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X14_Y0_N15 to improve DDIO timing
    Info (176467): Node "ddr_dq[1]" is constrained to location PIN V4 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|altddio_in:altddio_in_component|ddio_in_vff:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y1_N0 to improve DDIO timing
    Info (176467): Node "ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|adqin:\ddgen:0:dq_in_pad|dq_buf0" is constrained to location IOIBUF_X14_Y0_N22 to improve DDIO timing
    Info (176467): Node "ddr_dq[0]" is constrained to location PIN U4 to improve DDIO timing
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 33 registers into blocks of type Embedded multiplier output
Warning (15056): PLL "altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1" input clock inclk[0] may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1" is driven by clk~inputclkctrl which is OUTCLK output port of Clock control block type node clk~inputclkctrl
Warning (15064): PLL "altera_eek_clkgen:\lcd:lcdclkgen|altpll:altpll0|altpll_r971:auto_generated|pll1" output port clk[1] feeds output pin "hc_nclk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128016): Automatic asynchronous signal pipelining - Evaluation Phase
    Info (128017): Asynchronous signal |leon3mp|rstgen:rst0|rstoutl~clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|resetn~inputclkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrsp16a:\ddr16:ddrc|ddr_rst~0clkctrl
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|ddrspa:\ddrsp0:ddrc0|ddrphy_wrap:ddr_phy0|ddrphy:ddr_phy0|cycloneiii_ddr_phy:\cyc3:ddr_phy0|apll:pll0|altpll:altpll_component|apll_altpll:auto_generated|locked
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|clr_reg
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]
        Info (128019): Signal not critical. No action is required
    Info (128017): Asynchronous signal |leon3mp|sld_hub:auto_hub|virtual_ir_scan_reg
        Info (128019): Signal not critical. No action is required
    Info (128018): Found 8 asynchronous signals of which 0 will be pipelined
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:05
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:23
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:16
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:08
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm automatic asynchronous signal pipelining
Info (128027): Automatic asynchronous signal pipelining - Execution Phase
Info (128005): Physical synthesis algorithm automatic asynchronous signal pipelining complete
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed CPU time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.17 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 26% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:53
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 16 pins must use external clamping diodes.
    Info (169178): Pin data[16] uses I/O standard 2.5 V at H3
    Info (169178): Pin data[17] uses I/O standard 2.5 V at D1
    Info (169178): Pin data[18] uses I/O standard 2.5 V at A8
    Info (169178): Pin data[19] uses I/O standard 2.5 V at B8
    Info (169178): Pin data[20] uses I/O standard 2.5 V at B7
    Info (169178): Pin data[21] uses I/O standard 2.5 V at C5
    Info (169178): Pin data[22] uses I/O standard 2.5 V at E8
    Info (169178): Pin data[23] uses I/O standard 2.5 V at A4
    Info (169178): Pin data[24] uses I/O standard 2.5 V at B4
    Info (169178): Pin data[25] uses I/O standard 2.5 V at E7
    Info (169178): Pin data[26] uses I/O standard 2.5 V at A3
    Info (169178): Pin data[27] uses I/O standard 2.5 V at B3
    Info (169178): Pin data[28] uses I/O standard 2.5 V at D5
    Info (169178): Pin data[29] uses I/O standard 2.5 V at B5
    Info (169178): Pin data[30] uses I/O standard 2.5 V at A5
    Info (169178): Pin data[31] uses I/O standard 2.5 V at B6
Warning (169064): Following 11 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin hc_i2c_sdat has a permanently disabled output enable
    Info (169065): Pin hc_td_d[0] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[1] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[2] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[3] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[4] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[5] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[6] has a permanently disabled output enable
    Info (169065): Pin hc_td_d[7] has a permanently disabled output enable
    Info (169065): Pin hc_mdio has a permanently disabled output enable
    Info (169065): Pin hc_sd_dat3 has a permanently enabled output enable
Warning (169069): Following 4 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin hc_vga_data[1] has GND driving its datain port
    Info (169070): Pin hc_vga_blank has GND driving its datain port
    Info (169070): Pin hc_vga_sync has GND driving its datain port
    Info (169070): Pin hc_mdio has VCC driving its datain port
Info: Quartus II 32-bit Fitter was successful. 0 errors, 44 warnings
    Info: Peak virtual memory: 609 megabytes
    Info: Processing ended: Sun Feb  5 18:50:54 2012
    Info: Elapsed time: 00:03:37
    Info: Total CPU time (on all processors): 00:03:31


