# 基于张量计算的大型稀疏矩阵求解系统 
## 📌 项目简介
本项目致力于设计并实现一个高性能稀疏矩阵求解系统。针对大型稀疏非对称矩阵（Sparse Unsymmetric Matrices），采用 **Multifrontal LU 分解算法**，结合 **Supernode（超节点）** 技术，利用**张量计算单元（Tensor Cores）** 实现硬件加速。

核心目标是解决传统稀疏求解器在访存不连续、流水线依赖高、Pivot 数值稳定性差等问题，通过**软硬协同设计**提供高吞吐、低延迟的求解方案。

## 🚀 核心创新点
1.  **异构计算架构**：分离标量密集型任务（SFU）与矩阵密集型任务（Tensor Core），最大化算力利用率。
2.  **零拷贝主元交换 (ATU)**：设计地址转换单元，通过局部间接寻址解决 Pivot 数据搬运瓶颈。
3.  **前瞻流水线 (Lookahead HPU)**：设计 HPU 与 GCU 协同，通过记分牌机制掩盖主元搜索延迟。
4.  **隐式装配 (Scatter Engine)**：基于映射表的 Scatter-Add 机制，实现子节点向父节点的零延迟数据组装。

## 📂 目录结构说明

| 目录 | 说明 |
| :--- | :--- |
| **[`graduation-code`](./graduation-code)** | **工程源码核心**。包含 Host 端预处理软件与硬件逻辑 (HLS/Verilog)。 |
| **[`graduation-project`](./graduation-project)** | **学术与文档归档**。包含开题报告、论文草稿、理论推导、参考文献及答辩PPT。 |
| **[`专利`](./专利)** | **知识产权**。包含专利申请书初稿、技术交底书及核心创新点提炼。 |

## 🛠️ 技术栈
* **硬件开发**: Verilog HDL / Vitis HLS (针对 Xilinx FPGA)
* **软件开发**: C++ (Host 控制与预处理), Python (辅助脚本)
* **理论基础**: 稀疏线性代数, 图论 (消解树/填元), 计算机体系结构

---
*Last Updated: 2025*
