# 4 LONG SHORT-TERM MEMORY

## Memory cells and gate units.

constant error flowを特殊な自己接続ユニットを通じて可能にし、単純なアプローチの欠点を避けるアーキテクチャを構築するために、セクション3.2で説明した自己接続線形ユニット j に具現化された定数誤差カルーセル（CEC）を拡張し、追加の機能を導入します。

メモリー内容が不要な入力によって乱されるのを防ぐために、乗算入力ゲートユニットが導入されます。

同様に、現在不要なメモリー内容が他のユニットに乱されるのを防ぐために、乗算出力ゲートユニットが導入されます。

結果として得られる、より複雑なユニットはメモリーセルと呼ばれます（図1を参照）。

j番目のメモリーセルは $c_{j}$ と表されます。

各メモリーセルは、固定された自己接続を持つ中央の線形ユニット（CEC）を中心に構築されています。

$net_{cj}$ に加えて、$c_{j}$ は乗算ユニット $out_{j}$（「出力ゲート」）および別の乗算ユニット in_{j}（「入力ゲート」）からの入力も受け取ります。

時刻t における in_{j} の活性化は $y^{in_j}(t)$、$out_{j}$ の活性化は $y^{out_j}(t)$ と表されます。

$y^{out_j}(t) = $

$y^{int_j}(s)v = $
