<!DOCTYPE html>
<html lang="en">
<head>
    <meta charset="UTF-8">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <title>Unidad 1</title>
    <link href="/css/bootstrap.min.css" rel="stylesheet" >
    <script src="/js/bootstrap.bundle.min.js" ></script>
    <link rel="stylesheet" href="styles.css">
</head>
<body style="overflow-x: hidden;">
    
    <nav id="navbar-example2" class="navbar navbar-dark bg-dark">
        <a style="padding-left: 20px;" class="navbar-brand" href="#">Unidad 1</a>
        <ul class="nav nav-pills">
            <li class="nav-item">
                <a class="nav-link" href="/Index.html">Home</a>
              </li>   
               
            <li class="nav-item dropdown">
                <a class="nav-link dropdown-toggle" data-bs-toggle="dropdown" href="#" role="button" aria-expanded="false">Unidades</a>
                <ul class="dropdown-menu">
                  <li><a class="dropdown-item" href="/unidades/1.html">Unidad 1</a></li>
                  <li><hr class="dropdown-divider"></li>
                  <li><a class="dropdown-item" href="/unidades/2.html">Unidad 2</a></li>
                  <li><hr class="dropdown-divider"></li>
                  <li><a class="dropdown-item" href="/unidades/3.html">Unidad 3</a></li>
                  <li><hr class="dropdown-divider"></li>
                  <li><a class="dropdown-item" href="/unidades/4.html">Unidad 4</a></li>
                </ul>
              </li>
              <li class="nav-item">
                <a class="nav-link" href="https://drive.google.com/drive/folders/1tgcuM54HpsASWotWwfO8fRnh90SFfV5A?usp=sharing">Practicas</a>
              </li>
        </ul>
      </nav>

      <div class="row">
        <div style="background-color: #2a2e32;" class="col-4">
          <nav id="navbar-example3" class="h-100 flex-column align-items-stretch pe-4 border-end">
            <nav class="nav nav-pills flex-column">
              <a class="nav-link" href="#1.1 Modelos de
              arquitectura de
              computadoras">1.1 Modelos de
                arquitectura de
                computadoras</a>
              <nav class="nav nav-pills flex-column">
                <a class="nav-link ms-3 my-1" href="#1.1.1 Clásicas">1.1.1 Clásicas</a>
                <a class="nav-link ms-3 my-1" href="#1.1.2 Segmentadas">1.1.2 Segmentadas</a>
                <a class="nav-link ms-3 my-1" href="#1.1.3 De multiprocesamiento">1.1.3 De multiprocesamiento</a>
              </nav>

              <a class="nav-link" href="#1.2 Analisis de los Componenetes">1.2 Analisis de los Componenetes</a>
              <nav class="nav nav-pills flex-column">
                <a class="nav-link ms-3 my-1" href="#1.2.1 Arquitecturas">1.2.1 Arquitecturas</a>
                <a class="nav-link ms-3 my-1" href="#1.2.1.1 Unidad Central de Procesamiento">1.2.1.1 Unidad Central de Procesamiento</a>
                <a class="nav-link ms-3 my-1" href="#1.2.1.2 Unidad Aritmética Lógica">1.2.1.2 Unidad Aritmética Lógica</a>
                <a class="nav-link ms-3 my-1" href="#1.2.1.3 Registros">1.2.1.3 Registros</a>
                <a class="nav-link ms-3 my-1" href="#1.2.1.4 Buses">1.2.1.4 Buses</a>
                <a class="nav-link ms-3 my-1" href="#1.2.2 Memoria">1.2.2 Memoria</a>
                <a class="nav-link ms-3 my-1" href="#1.2.2.1 Conceptos basicos del manejo de la memoria">1.2.2.1 Conceptos basicos del manejo de la memoria</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.2 Memoria principal">1.2.3.2 Memoria principal</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.2 Memoria caché">1.2.3.2 Memoria caché</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.1 Módulos de entrada/salida">1.2.3.1 Módulos de entrada/salida</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.2 Entrada/Salida programada">1.2.3.2 Entrada/Salida programada</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.3 Entrada/Salida mediante interrupciones">1.2.3.3 Entrada/Salida mediante interrupciones</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.4 Acceso directo a memoria">1.2.3.4 Acceso directo a memoria</a>
                <a class="nav-link ms-3 my-1" href="#1.2.3.5 Canales y procesadores de entrada/salida">1.2.3.5 Canales y procesadores de entrada/salida</a>
              </nav>

            </nav>
          </nav>
        </div>
      
        <div style="background-color: #d6d6d7; " class="col-8">
          <div data-bs-spy="scroll" data-bs-target="#navbar-example3" data-bs-smooth-scroll="true" class="scrollspy-example-2" tabindex="0">
            <div id="1.1 Modelos de arquitectura de computadoras">
              <h4>1.1 Modelos de
                arquitectura de
                computadoras</h4>
                
                <p>  Los modelos de arquitectura de computadoras son representaciones abstractas que describen la estructura y el funcionamiento interno de una computadora. Estos modelos proporcionan una forma de entender cómo interactúan los diferentes componentes de hardware y software para procesar datos y ejecutar programas.
                La arquitectura de una computadora incluye componentes físicos como la unidad central de procesamiento (CPU), la memoria, los dispositivos de entrada y salida, así como componentes lógicos como el sistema operativo y los programas de aplicación. Los modelos de arquitectura de computadoras ayudan a los diseñadores y desarrolladores a comprender cómo estos componentes trabajan juntos para realizar tareas computacionales.</p>

                
            </div>
            <div id="1.1.1 Clásicas">
              <h5>1.1.1 Clásicas</h5>
              <p>Estas arquitecturas se desarrollaron en las primeras computadoras electromecánicas y de tubos de vacío.
                Hay dos arquitecturas distintas relacionadas con el uso y distribución de la memoria: Arquitectura de Jonh Von Neumman y Arquitectura Harvard.
                
                Arquitectura Von Neumann
                La unidad central de proceso (CPU), está conectada a una memoria principal única (casi siempre sólo RAM) donde se guardan las instrucciones del programa y los datos.
                A dicha memoria se accede a través de un sistema interconexión de buses único (control, direcciones y datos).
                En un sistema con arquitectura Von Neumann el tamaño de la unidad de datos o instrucciones está fijado por el ancho del bus que comunica la memoria con la CPU.</p>

                <P>
                  Modelo Harvard
                  Esta arquitectura utiliza los Micro controladores, tiene la unidad central de proceso (CPU) conectada a dos memorias (una con las instrucciones y otra con los datos) por medio de dos buses diferentes.
                  Una de las memorias contiene solamente las instrucciones del programa (Memoria de Programa), y la otra sólo almacena datos (Memoria de Datos).
                  Ambos buses son totalmente independientes lo que permite que la CPU pueda acceder de forma independiente y simultánea a la memoria de datos y a la de instrucciones.
                  El tamaño de las instrucciones no está relacionado con el de los datos, y por lo tanto puede ser optimizado para que cualquier instrucción ocupe una sola posición de memoria de programa, logrando así mayor velocidad y menor longitud de programa.
                  La principal desventaja de esta arquitectura; el bus de datos y direcciones único se convierte en un cuello de botella por el cual debe pasar toda la información que se lee de o se escribe a la memoria, obligando a que todos los accesos a esta sean secuenciales.
                  Limita el grado de paralelismo (acciones que se pueden realizar al mismo tiempo) y por lo tanto, el desempeño de la computadora.
                </P>

            <div id="1.1.2 Segmentadas">
              <h5>1.1.2 Segmentadas</h5>
              <p>Es una de las tecnologías utilizadas para realizar la segmentación o paralelismo. Divide el procesador, en etapas, procesa una instrucción diferente en cada una y trabaja con varias a la vez.
                Pueden trabajar de forma paralela, en diferentes instrucciones, utilizando una cola de instrucciones para su comunicación, denominado entubamiento.
                La técnica de implementación clave utilizada para hacer CPU.
                La dependencia de datos y de control, que tiene como efecto la disminución del rendimiento del pipelining.
                La segmentación de cauce (pipelining) es una forma efectiva de organizar el hardware del CPU para realizar más de una operación al mismo tiempo.
                Consiste en descomponer el proceso de ejecución de las instrucciones en fases o etapas que permitan una ejecución simultánea.
                Las etapas están conectadas, cada una a la siguiente, para formar una especie de cauce las instrucciones se entran por un extremo, son procesadas a través de las etapas y salen por el otro. La productividad de la segmentación está determinada por la frecuencia con que una instrucción salga del cauce.</p>
            </div>
            <div id="1.1.3 De multiprocesamiento">
              <h5>1.1.3 De multiprocesamiento</h5>
              <p>Se denomina multiprocesador a un computador que cuenta con dos o más microprocesadores (CPUs).
                La arquitectura NUMA, donde cada procesador tiene acceso y control exclusivo a una parte de la memoria.
                La arquitectura SMP, donde todos los procesadores comparten toda la memoria.
                Para que un multiprocesador opere correctamente necesita un sistema operativo especialmente diseñado para ello.
                La arquitectura NUMA, donde cada procesador tiene acceso y control exclusivo a una parte de la memoria.
                La arquitectura SMP, donde todos los procesadores comparten toda la memoria.
                Los CPU de multiprocesamiento según Flynn se clasifican de la siguiente manera:
                SISO : (Single Instruction, Single Operand) computadoras. Monoprocesador
                SIMO : (Single Instruction, Multiple Operand) procesadores vectoriales, Exenciones MMX
                MISO : (Multiple Instruction, Single Operand) No implementado
                MIMO : (Multiple Instruction, Multiple Operand) sistemas SMP, Clusters, GPUs</p>
            </div>


            <div id="1.2 Analisis de los Componenetes">
              <h4>1.2 Analisis de los Componenetes</h4>
              <p>Los programas cada vez más grandes y complejos demandan mayor velocidad en el procesamiento de información, lo que implica la elección de microprocesadores más rápidos y eficientes.</p>
            </div>
            <div id="1.2.1 Arquitecturas">
              <h4>1.2.1 Arquitecturas</h4>
              <p>Arquitecturas Cisc
                En la arquitectura computacional, CISC es un modelo de arquitectura, en donde los microprocesadores tienen un conjunto instrucciones que caracterizan por ser muy amplio y permitir operaciones complejas entre operandos, situados en la memoria o en los registros internos.
                Este tipo de arquitectura dificulta el paralelismo entre instrucciones, por lo que, en la actualidad, la mayoría de los sistemas CISC de alto rendimiento implementan un sistema que convierte dichas instrucciones complejas en varias instrucciones simples del tipo RISC, llamadas generalmente microinstrucciones.
                Dato importante: Los CISC pertenecen a la primera corriente de construcción de procesadores, antes del desarrollo de los RISC.
                Ademas Para realizar una sola instrucción un chip CISC requiere de cuatro a diez ciclos de reloj.
                Entre las ventajas de CISC destacan las siguientes:
                Reduce la dificultad de crear compiladores.
                Permite reducir el costo total del sistema.
                Reduce los costos de creación de software.
                Mejora la compactación de código.
                Facilita la depuración de errores.
                Arquitecturas Cisc
                Arquitectura computacional, RISC (Reduced Instruction Set Computer) es un tipo de microprocesador con las siguientes características fundamentales:
                Instrucciones de tamaño fijo y presentado en un reducido número de formatos.
                Sólo las instrucciones de carga y almacenamiento acceden a la memoria de datos.
                El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución
                de instrucciones y reducir los accesos a memoria.
                Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores.</p>
            </div>
            <div id="1.2.1.1 Unidad Central de Procesamiento">
              <h5>1.2.1.1 Unidad Central de Procesamiento</h5>
              <p>Se la suele llamar coloquialmente como microprocesador o simplemente procesador, y puedes considerarla como el cerebro de cualquier dispositivo.
                Se encarga de procesar todas las instrucciones del dispositivo, leyendo las órdenes y requisitos del sistema operativo, así como las instrucciones de cada uno de los componentes y las aplicaciones.
                CPU es la que se encarga de que todo funcione correctamente, y de interpretar todo lo que quiere hacer el sistema operativo o los componentes, estableciendo las conexiones y realizando todos los cálculos precisos para que funcione.
                Cuanto más potente sea el procesador, más rápido podrá hacer las operaciones y más rápido funcionará tu dispositivo en general.
                Los CPUs modernos se pueden clasificar por sus características como:
                Tamaño de la Unidad Aritmética Lógica (ALU).
                Bus de conexión al exterior (8, 16, 32, 64 bits).
                Si su arquitectura tiene cauce (pipeline).
                Si son de arquitectura CISC o RISC.
                Si son Von Newmann o Harvard.
                Si manejan instrucciones enteras o implementan también instrucciones de punto flotante.
                No hace mucho tiempo, el procesador era algo totalmente desconocido por los usuarios de PCs.
                Esto fue cambiando con el tiempo y en la actualidad cualquier persona al comprar un equipo se pregunta acerca de los atributos elementales de este dispositivo.
                Es que el procesador es una parte esencial de la computadora, por eso generalmente se la conoce como su “cerebro”.
                </p>
            </div>
            <div id="1.2.1.2 Unidad Aritmética Lógica">
              <h5>1.2.1.2 Unidad Aritmética Lógica</h5>
              <p>Es un circuito logico digital que realiza operaciones aritmeticas y logicas entres los datos de un circuito: suma resta, division y multiplicacion, asi como establece comparaciones logicas a traves de los condicionales logicos "si", "no", y "o".
                Todos los microprocesadores incluyen al menos una ALU, que varia su poder y complejidadsegún su finalidad Además, la ALU cuenta con una serie de registros para almacenar los datos y bits de informacion sobre los resultados.
                Operaciones a realizar por la ALU:
                Suma aritmetica
                Resta aritmetica
                peraciones lógicas
                Desplazamiento o rotación
                Transferencia
                El circuito ALU es solo un operador, no puede tomar decisiones.
                Las entradas deben contener tanto la magnitud como el signo que corresponda a la operacion.
                La ALU deberá contar con un circuito de control que le permita:
                Identificar la operación a realizar
                Administrar los recursos internos.
                Generar las banderas</p>
            </div>
            <div id="1.2.1.3 Registros">
              <h5>1.2.1.3 Registros</h5>
              <p>Los registros que encuentran dentro de cada procesador su función principales almacenar los valores de cada uno de los datos,comandos,instrucciones o estados binarios que son los que ordenan qué dato debe procesarse, así como la forma en la que se debe realizar.
                Un registro no deja de ser una memoria de velocidad alta y con poca capacidad.
                Cada registro puede contener una instrucción, una dirección de almacenamiento o cualquier tipo de dato.
                Cada procesador tiene varias asignaciones o tareas que debe de realizar para el manejo de la información.
                La información es recibida generalmente en código binario, procedente de las aplicaciones para, después, procesarlos de una forma determinada.
                Tipos de registros
                Los registros del procesador se dividen o clasifican atendiendo al propósito que sirven o a las instrucciones que les ordenan.
                Registros de datos: Guardan valores de datos numéricos, como son los caracteres o pequeñas órdenes.
                Los procesadores antiguos tenían un registro especial de datos: el acumulador, el cual era usado para operaciones determinadas.</p>
            </div>
            <div id="1.2.1.4 Buses">
              <h5>1.2.1.4 Buses</h5>
              <p>Un bus se puede definir como una línea de interconexión portadora de información, constituida por varios hilos conductores (en sentido físico) o varios canales (en sentido de la lógica), por cada una de las cuales se transporta un bit de información.
                Existen dos tipos primordiales de buses (conexiones) para el envío de la información: bus paralelo o serial:
                Bus paralelo: Es un bus en el cual los datos son enviados por bytes al mismo tiempo, con la ayuda de varias líneas que tienen funciones fijas.
                La cantidad de datos enviada es bastante grande con una frecuencia moderada y es igual al ancho de los datos por la frecuencia de funcionamiento.
                En los computadores ha sido usado de manera intensiva, desde el bus del procesador, los buses de discos duros, tarjetas de expansión y de vídeo hasta las impresoras.
                Bus serie: En este los datos son enviados, bit a bit y se reconstruyen por medio de registros o rutinas de software. Está formado por pocos conductores y su ancho de banda depende de la frecuencia. Es usado desde hace menos de 10 años en buses para discos duros, tarjetas de expansión y para el bus del procesador.
                Buses del procesador:
                Bus de direcciones: Es unidireccional debido a que la información fluye es una solo sentido, del CPU a la memoria ó a los elementos de entrada y salida.</p>
            </div>
            <div id="1.2.2 Memoria">
              <h5>1.2.2 Memoria</h5>
              <p>Es un dispositivo que puede mantenerse en por lo menos dos estados estables por un cierto periodo de tiempo.
                Cada uno de estos estados estables puede utilizarse para representar un bit.
                A un dispositivo con la capacidad de almacenar por lo menos un bit se le conoce como celda básica de memoria.
                Un dispositivo de memoria completo se forma con varias celdas básicas y los circuitos asociados para poder leer y escribir dichas celdas básicas, agrupadas como localidades de memoria que permitan almacenar un grupo de N bits.</p>
            </div>
            <div id="1.2.2.1 Conceptos basicos del manejo de la memoria">
              <h5>1.2.2.1 Conceptos basicos del manejo de la memoria</h5>
              <p>La gestión de memoria o administración de memoria es el acto de gestionar la memoria de un dispositivo informático.
                El proceso de asignación de memoria a los programas que la solicitan.
                La gestión de la memoria principal de una computadora es una tarea de suma importancia para el funcionamiento de la misma.
                Los sistemas de memoria virtual separan las direcciones de memoria utilizadas por un proceso de las direcciones físicas reales, permitiendo la separación de procesos e incrementando la cantidad efectiva de memoria de acceso aleatorio utilizando la paginación. La calidad de la gestión de la memoria es crucial para las prestaciones del sistema.
                La administración de memoria se refiere a los distintos métodos y operaciones que se encargan de obtener la máxima utilidad de la memoria, organizando los procesos y programas que se ejecutan de manera tal que se aproveche de la mejor manera posible el espacio disponible.
                Las técnicas que existen para la carga de programas en la memoria son: partición fija, que es la división de la memoria libre en varias partes (de igual o distinto tamaño) y la partición dinámica, que son las particiones de la memoria en tamaños que pueden ser variables, según la cantidad de memoria que necesita cada proceso.</p>
            </div>
            <div id="1.2.3.2 Memoria principal">
              <h5>1.2.3.2 Memoria principal</h5>
              <p>La memoria del semiconductor utiliza en su arquitectura circuitos integrados basados en semiconductores para almacenar información.
                Un chip de memoria de semiconductor puede contener millones de minúsculos transistores o condensadores.
                Existen memorias de semiconductor de ambos tipos: volátiles y no volátiles.
                En las computadoras modernas, la memoria principal consiste casi exclusivamente en memoria de semiconductor volátil y dinámica, también conocida como memoria dinámica de acceso aleatorio o más comúnmente RAM (Random Access Memory).
                </p>
            </div>
            <div id="1.2.3.2 Memoria caché">
              <h5>1.2.3.2 Memoria caché</h5>
              <p>Es la memoria de acceso rápido de una computadora, que guarda temporalmente las últimas informaciones procesadas.
                La memoria caché es un búfer especial de memoria que poseen las computadoras, que funciona de manera similar a la memoria principal, pero es de menor tamaño y de acceso más rápido. Es usada por el procesador para reducir el tiempo de acceso a datos ubicados en la memoria principal que se utilizan con más frecuencia.
                La caché es una memoria que se sitúa entre la unidad central de procesamiento (CPU) y la memoria de acceso aleatorio (RAM) para acelerar el intercambio de datos.
                Cuando se accede por primera vez a un dato, se hace una copia en la caché; los accesos siguientes se realizan a dicha copia, haciendo que sea menor el tiempo de acceso medio al dato.
                Cuando el procesador necesita leer o escribir en una ubicación en memoria principal, primero verifica si una copia de los datos está en la memoria caché; si es así, el procesador de inmediato lee o escribe en la memoria caché, que es mucho más rápido que de la lectura o la escritura a la memoria principal.
                La memoria caché cuenta con 3 niveles, cada uno teniendo más caché pero siendo mas lenta, siendo la de nivel 3 la más lenta.</p>
            </div>
            <div id="1.2.3.1 Módulos de entrada/salida">
              <h5>1.2.3.1 Módulos de entrada/salida</h5>
              <p>Para poder hacer una operación entre el procesador y un periférico, se necesita conectar estos dispositivos a la computadora y gestionar de manera correcta la transferencia de datos. Esto, se puede realizar mediante los sistemas de módulos de Entrada/Salida. Estos módulos están conectados con el procesador y la memoria principal, cada uno controla uno o más dispositivos externos.</p>
            </div>
            <div id="1.2.3.2 Entrada/Salida programada">
              <h5>1.2.3.2 Entrada/Salida programada</h5>
              <p>La entrada-salida programada (también entrada / salida programada , E / S programada , PIO ) es un método de transmisión de datos , a través de entrada / salida (E / S), entre una unidad central de procesamiento (CPU) y un dispositivo periférico , como un adaptador de red o un dispositivo de almacenamiento Parallel ATA (PATA, anteriormente AT Attachment (ATA)). Cada transferencia de elementos de datos se inicia mediante una instrucción en el programa, que involucra a la CPU para cada transacción.
                Por el contrario, en las operaciones de acceso directo a memoria (DMA), la CPU no participa en la transferencia de datos.
                El término puede referirse a E / S mapeadas en memoria (MMIO) o E / S mapeadas en puertos (PMIO).
                PMIO se refiere a transferencias que utilizan un espacio de direcciones especial fuera de la memoria normal, al que generalmente se accede con instrucciones dedicadas, comoEN y FUERAen arquitecturas x86.
                MMIO [1] se refiere a transferencias a dispositivos de E / S que están mapeados en el espacio de direcciones normal disponible para el programa.
                PMIO fue muy útil para los primeros microprocesadores con espacios de direcciones pequeños, ya que los dispositivos de E / S no consumían el valioso recurso.</p>
            </div>
            <div id="1.2.3.3 Entrada/Salida mediante interrupciones">
              <h5>1.2.3.3 Entrada/Salida mediante interrupciones</h5>
              <p>
                Esta técnica pretende evitar que el procesador pare o haga trabajo improductivo, mientras que espera a que el periférico esté preparado para hacer una nueva operación.
                El hardware de la computadora, necesita tener un conjunto de líneas de control del bus del sistema y de petición de interrupción.
                Funcionamiento:
                El procesador ejecuta instrucciones de un programa. Al finalizar cada instrucción comprueba si se ha producido una interrupción.
                En caso afirmativo se salva el estado actual del programa (contador del programa y registros) y se salta a ejecutar la rutina de servicio correspondiente.
                La rutina de servicio efectúa las operaciones apropiadas en la E/S para realizar la transferencia de datos solicitada.
                Al finalizar la rutina de servicio se recupera el estado de la CPU y se continúa ejecutando el programa que se estaba ejecutando antes de la interrupción.
                Las interrupciones pueden ser:
                ENMASCARABLES (se pueden dejar de atender por software)
                NO ENMASCARABLES (siempre atendidas)
                Dos formas de conocer la dirección/posición (vector) donde se encuentra la rutina de servicio de la interrupción
                Vector de interrupciones siempre FIJO ó el periférico suministra el vector de interrupción
                </p>
            </div>
            <div id="1.2.3.4 Acceso directo a memoria">
              <h5>1.2.3.4 Acceso directo a memoria</h5>
              <p>El DMA (acceso directo a la memoria) permite que el dispositivo de red mueva los datos del paquete directamente a la memoria del sistema, reduciendo la utilización de la CPU. Sin embargo, la frecuencia y los intervalos aleatorios en los cuales los paquetes llegan no permiten que el sistema ingrese un estado de energía más bajo.
                El coalescentes DMA permite que el NIC recoja los paquetes antes de que inicie un evento DMA. Esto puede aumentar la latencia de la red, pero también aumenta las probabilidades de que el sistema consuma menos energía.
                Los adaptadores y dispositivos de red basados en el controlador Ethernet Intel® I350 (y controladores posteriores) Asistencia la fusión de DMA.
                Los valores coalescentes más altos de DMA resultan en más energía guardada, pero pueden aumentar la latencia de red de su sistema.
                Si habilita la coalescación de DMA, también debe establecer la tasa de moderación de interrupciones en "mínimo".
                Esto minimiza el impacto de latencia impuesto por la coalescencia de DMA y da como resultado un mejor rendimiento de rendimiento de red máximo.
                Debe habilitar la coalescencia de DMA en todos los puertos activos del sistema. Usted no puede ganar ningún ahorro de energía si se habilita sólo en algunos de los puertos en su sistema. También hay varias configuraciones de BIOS, plataformas y aplicaciones que afectarán a su potencial ahorro energético.
                </p>
            </div>
            <div id="1.2.3.5 Canales y procesadores de entrada/salida">
              <h5>1.2.3.5 Canales y procesadores de entrada/salida</h5>
              <p>EL canal de E/S es una extensión del bus del 8088. Este canal contiene un bus de datos bidireccinal de 8 bits, 20 líneas de dirección, 6 niveles de interrupción, líneas de control para las operaciones de lectura y escritura para la memoria y la E/S, líneas de control de 3 canales de DMA, y líneas de control para el tiempo de refresco de memoria.
                Los canales de E/S proporcionan una línea Ready para permitir operaciones con dispositivos de memoria o de E/S lentos.
                Cuando la línea no está activada por un dispositivo, el procesador genera ciclos de lectura y esritura a memoria que toman cuatro ciclos de 210 ns (esto es, 840 ns) por byte.
                Todos los ciclos de lectura y escritura a E/S generados por el procesador requieren de cinco ciclos de 210 ns de reloj (1.05 ms) por byte.
                Todas las transferencias DMA requieren de cinco ciclos de reloj para un ciclo de tiempo de 1.05 ms por byte.
                Los ciclos de reloj se presentan aproximadamente cada 15 m sec y requieren de cinco ciclos de reloj.
                Los dispositivos de E/S están direccionados utilizando un mapeo de E/S con el espacio de direccionamiento. El canal proporciona a las tarjetas de E/S 512 direcciones de dispositivos.</p>
            </div>
          </div>
        </div>
      </div>

</body>
</html>