# NYCU_2024Spring_ICLAB     
ICLAB117

|  上半學期    | Lab01  | Lab02 | Lab03 | Lab04 | Lab05 | Lab06 |上機考 |    MIDTERM PROJECT | MID EXAM |
| ------------|:------:|:-----:|:-----:|:-----:|:-----:|:-----:|:--------------:|:-----:|:-------:|
| Difficulty  |  1/5   |  1/5  |2/5|3/5|4/5|3/5|3/5|5/5|3/5||
| Rank        |  3/114 | 5/109   ||1/95|8/73|13/99|NA|2/87|5/127||
| Score       |  99.47 |   98.9 |100|100|92.2|96.36|50|99.66|94/100||
| 備註  | ||||備[1]||9/127 XD||||
| percent(%)|5|5|5|5|5|5|5|8|8|
-------------------------
|  下半學期    | Lab07  | Lab08 | Lab09 | Bonus | Lab11 | Lab12 | LAB13|   FINAL PROJECT  | FINAL EXAM |
| ------------|:------:|:-----:|:-----:|:-----:|:-----:|:-----:|:--------------:|:-----:|:-------:|
| Difficulty  |2/5|2/5|2/5|1/5|3/5|1/5|1/5|5/5||||
| Rank        |1/95|16/94|38/91|NA|2/86|2/?|NA|||||
| Score       |100|95.16|95.89|100|99.65|99.67|100|||||
| 備註  |備[2]|||||||||||
| percent(%)|5|5|5|3|5|5|5|8|8|

備[1]:    
感謝LAB5廖助教，因為我.v和.db SRAM命名不一樣導致02合成Script吃不到db黨，無法合成差點2DE，最後算NAMING ERROR只扣5分，謝謝~      
備[2]: 5/8 有上台分享5分鐘, + 20 分XD。 ppt有放上來

github README寫法:https://gist.github.com/billy3321/1001749662c370887c63bb30f26c9e6e    
成績公告: https://docs.google.com/spreadsheets/d/1yCiL5xkXyYOusq58-Ti7CFu0g_mKm8TVBM2_Krw-6a4/edit#gid=1576172777    


-------------------    
今年整體偏水，很多都是上學期改的，然後我上學期有旁聽... 還是建議修上學期的課，比較有機率遇到新的題目，可以練問題架構的能力，    
iclab的精隨就是思考問題+設計架構，verilog實現方法就是基本工具而已。我4,5,MP聽過之前的分享，直接拿來用了，後來覺得都學別人的    
不踏實，全部自己幹了。    

1. 先修、自學    
我上學期修DIC才開始接觸verilog，自學YT張老的DCS課程並徵題目作業練習，大概期中全部練完後開始練2023F的ICLAB2,4,5(自己寫pseudoSRAM練XD)
，2021S的lab2(string match machine),lab3(數獨，遞迴FSM)，超級感謝DIC工作站XD。寒假寫了一點OOP、leetcode。因為我大學只修過羅設+旁聽計
組，其他課程只能自己亂補一補了，只能說努力一點沒基礎還是能通過ICLAB的，建議先修: 羅設,DCS,CA,VLSI,DIC。    
2. 組隊    
找認識的一起討論架構。架構就是要一起討論+trial and error試出來的，自己硬幹可能有很多盲點，然後這個東西又占performance至少        
70趴吧。並且有人交換pattern驗證也是非常重要的，我自己也有找人Share pattern，雖然沒有找到夥伴討論架構有點遺憾。    
