---
layout: post
title: "-时序分析"
date: 2025-03-10 16:10:29 +0800
description: "英文名 ：clock to output period ，是指 时钟有效到达reg开始，端口Q得到D端口的采样时间。建立时间余量 = T(su) - 建立时间要求。建立时间要求指的是 想要寄存器如期的工作，在有效时钟到来之前，数据稳定的时间。建立时间：setup time，它是指有效的边沿信号到来之前，输入端口数据保持稳定的时间。保持时间：hold time ，是指在有效时钟边沿之后，端口数据保持稳定不变的时间。1.2、        保持时间 T(hold)1.1、        建立时间 T(su)"
keywords: " 时序分析"
categories: ['未分类']
tags: ['Fpga']
artid: "146152511"
image:
    path: https://api.vvhan.com/api/bing?rand=sj&artid=146152511
    alt: "-时序分析"
render_with_liquid: false
featuredImage: https://bing.ee123.net/img/rand?artid=146152511
featuredImagePreview: https://bing.ee123.net/img/rand?artid=146152511
cover: https://bing.ee123.net/img/rand?artid=146152511
image: https://bing.ee123.net/img/rand?artid=146152511
img: https://bing.ee123.net/img/rand?artid=146152511
---

<div class="blog-content-box">
 <div class="article-header-box">
  <div class="article-header">
   <div class="article-title-box">
    <h1 class="title-article" id="articleContentId">
     时序分析
    </h1>
   </div>
  </div>
 </div>
 <article class="baidu_pl">
  <div class="article_content clearfix" id="article_content">
   <link href="../../assets/css/kdoc_html_views-1a98987dfd.css" rel="stylesheet"/>
   <link href="../../assets/css/ck_htmledit_views-704d5b9767.css" rel="stylesheet"/>
   <div class="htmledit_views" id="content_views">
    <p>
     <strong>
      1、基本概念介绍
     </strong>
    </p>
    <p>
     1.1、        建立时间 T(su)
    </p>
    <p>
     建立时间：setup time，它是指有效的边沿信号到来之前，输入端口数据保持稳定的时间。
    </p>
    <p>
     1.1.1、        建立时间要求：
    </p>
    <p>
     建立时间要求指的是 想要寄存器如期的工作，在有效时钟到来之前，数据稳定的时间。
    </p>
    <p>
     1.1..2、        建立时间余量：
    </p>
    <p>
     建立时间余量 = T(su) - 建立时间要求 。如果时间余量大于或等于 0 ，则表示寄存器能够正常工作。
    </p>
    <p>
     1.2、        保持时间 T(hold)
    </p>
    <p>
     保持时间：hold time ，是指在有效时钟边沿之后，端口数据保持稳定不变的时间。
    </p>
    <p>
     1.2.1、        保持时间要求：
    </p>
    <p>
     是指  在有效的时钟到来之后，数据至少要保持稳定的时间。
    </p>
    <p>
     1.2.2、        保持时间余量：
    </p>
    <p>
     保持时间余量 = T(hold) - 保持时间要求 。
    </p>
    <p>
     1.3、        时钟至输出延时 T(co)
    </p>
    <p>
     英文名 ：clock to output period ，是指 时钟有效到达reg开始，端口Q得到D端口的采样时间。
    </p>
    <p>
     1.4、        Maximux frequency
    </p>
    <p>
     FPGA可以工作的时钟（最大/最小）。
    </p>
    <p>
     1.5、        线延迟和门延迟
    </p>
    <p>
     线延迟：连线对电信号造成的传输延时。
    </p>
    <p>
     门延迟：组合逻辑通过门电路处理带来的延时 。
    </p>
    <p>
     线延时和门延时 会受 温度和电压 影响。
    </p>
    <p>
     1.6、        时钟信号的偏差
    </p>
    <p>
     1.6.1、        时钟精度
    </p>
    <p>
     1.6.2、        时钟漂移
    </p>
    <p>
     1.6.3、        jitter（时间 抖动）
    </p>
    <p>
     1.6.4、        skew（时钟歪斜，时钟脉冲相位差）
    </p>
    <p>
     1.6.5、        slew rate（电压转换速率）
    </p>
    <p>
     <strong>
      2、时序逻辑分析原理
     </strong>
    </p>
    <p>
     2.1、        同步时序逻辑的分析原理
    </p>
    <p>
     2.1.1、        逻辑锥
    </p>
    <p>
     <strong>
      3、常用时序约束介绍
     </strong>
    </p>
    <p>
     3.1、        时序环境约束
    </p>
    <pre><code class="hljs">TEMPERATURE    =    85    C    ;
VOLTAGE        =    0.95  V    ;</code></pre>
    <p>
    </p>
    <p>
    </p>
    <p>
    </p>
   </div>
  </div>
 </article>
 <p alt="68747470733a2f2f62:6c6f672e6373646e2e6e65742f6d305f34363634343038352f:61727469636c652f64657461696c732f313436313532353131" class_="artid" style="display:none">
 </p>
</div>


