<!DOCTYPE HTML PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<HTML lang="pt-BR">
<HEAD>
<META http-equiv="Content-Type" content="text/html; charset=ISO-8859-1">
<link href="images/v2/fav_ico_lattes.ico" rel="Shortcut Icon">
<meta content="Sistema de Curr&iacute;culos Lattes 2.0 (CNPq)" http-equiv="generator">
<meta content="curr&iacute;culo,curriculo,curriculum,cv,vitae,lattes,produ&ccedil;&atilde;o,producao,cient&iacute;fica,cientifica,Brasil" http-equiv="keywords">
<TITLE>Curr&iacute;culo do Sistema de Curr&iacute;culos Lattes (Matheus Trevisan Moreira)</TITLE>
<link type="text/css" rel="stylesheet" href="css/import.css">
<link type="text/css" href="css/tablet-mobile.css" rel="stylesheet">
<link type="text/css" rel="stylesheet" href="css/jquery.megamenu.css">
<link type="text/css" rel="stylesheet" href="css/style_curiculo.css">
<link type="text/css" rel="stylesheet" href="css/v2/espelho.css">
<link type="text/css" rel="stylesheet" href="css/impressao.css">
<script type="text/javascript" src="js/v2/jquery.min.js"></script><script src="js/jquery.cookie.js" type="text/javascript"></script><script src="js/acessibilidade.js" type="text/javascript"></script><script type="text/javascript" src="js/v2/tooltip-position.js"></script><script type="text/javascript" src="js/v2/jquery.tipsy.js"></script><script type="text/javascript" src="js/v2/jquery.megamenu.js"></script><script type="text/javascript" src="js/v2/byOrder.js"></script><script type="text/javascript" src="js/v2/font-size.js"></script><script type="text/javascript" src="js/v2/cv_citacoes.js"></script><script type="text/javascript" src="js/v2/hint_ajax.js"></script><script type="text/javascript" src="js/v2/menuFlowScroll.js"></script><script type="text/javascript" src="js/v2/videoUtils.js"></script><script type="text/javascript">
			
			var menu = {
				iniciar: function(id) {
					jkmegamenu.definemenu("ancora-menu-" + id, "menu-" + id, "focus");
				}
			};
			
			function abreLinkHistoricoPublicacoes(codigo,nome){
            	var j = window.open("historicoAtualizacao.jsp?id="+codigo+"&nome="+nome+"&fromBusca=1", "historico","resizable=no,menubar=no,toolbar=no,status=yes,scrollbars=yes,width=550px,height=470px,left=0,top=0");
            	if(j){
            		j.focus();
            	} else {
            		alert('Por favor, desabilite o bloqueador de popups');
            	}
			}
			
			var autores = {
				exibir: function() {
					$(this).hide().parent().find(".autores-et-al").show();
				},
				ocultar: function() {
					$(this).parent().hide().parent().find(".autores-et-al-plus").show();
				}
			};
				
			$(document).ready(function(){
			
				$(".ajaxJCR").ajaxJCR();
				
				$(".ajaxCAPES").ajaxCAPES();
				
				$(".ajaxINPI").ajaxINPI();
				
				$("div.citacoes").verificarCitacoes();
				
				$(".tooltip").tipsy({gravity: 's'});
				
				$(".autores-et-al-plus").click(autores.exibir);
				
				$(".autores-et-al-minus").click(autores.ocultar);
        			
      		});			  
      		
      		                                
		
	</script><script type="text/javascript">
					
					  var _gaq = _gaq || [];
					  _gaq.push(['_setAccount', 'UA-35652740-1']);
					  _gaq.push(['_trackPageview']);
					
					  (function() {
					    var ga = document.createElement('script'); ga.type = 'text/javascript'; ga.async = true;
					    ga.src = ('https:' == document.location.protocol ? 'https://ssl' : 'http://www') + '.google-analytics.com/ga.js';
					    var s = document.getElementsByTagName('script')[0]; s.parentNode.insertBefore(ga, s);
					  })();
					
					</script>
</HEAD>
<BODY>
<div class="page min-width">
<div class="header">
<div class="header-content max-width">
<div class="identity center">
<div class="combo">
<h1 class="escondido"> Curr&iacute;culo Lattes - Busca Textual - Visualiza&ccedil;&atilde;o do Curr&iacute;culo </h1>
<a href="http://lattes.cnpq.br/" title="Curr&iacute;culo Lattes" target="_blank"><img title="Curr&iacute;culo Lattes" alt="Curr&iacute;culo Lattes" src="images/titulo-sistema.png"></a>
</div>
<div class="menu-header">
<span class="tituloFlow"></span><span class="linksFlow"><a href="http://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4475704Y0&amp;idiomaExibicao=2" class="btn-br">English</a><a title="Imprimir curr&iacute;culo" class="bt-menu-header titBottom  icons-top icons-top-print" href="javascript:window.print()"></a><a title="Aumentar a fonte" class="bt-menu-header titBottom fontMais icons-top icons-top-fontMais" href="javascript:void(0)"></a><a title="Fonte padr&atilde;o" class="bt-menu-header titBottom fontMenos icons-top icons-top-fontMenos" href="javascript:void(0)"></a><a title="Alto contraste" class="bt-menu-header titBottom contraste icons-top icons-top-contraste-en" href="javascript:void(0)"></a><a href="download.do?metodo=apresentar&amp;idcnpq=3487439989692887" target="_blank" class="bt-menu-header titBottom fontMenos icons-top icons-top-xml" title="Baixar Currículo em XML" /><a title="Ajuda" class="bt-menu-header titBottom icons-top icons-top-help" target="_blank" href="http://ajuda.cnpq.br/index.php"></a></span>
</div>
<div class="logo">
<a target="_blank" href="http://cnpq.br/">
<h2>CNPq - Conselho Nacional de Desenvolvimento Cient&iacute;fico e Tecnol&oacute;gico</h2>
</a>
</div>
</div>
</div>
</div>
<div class="navigation-wrapper">
<div class="center navigation-wrapper-line">
<div class="menuPrincipal">
<div class="menuCtl menuAcesso">
<div class="menucent"><script type='text/javascript'>menu.iniciar("dados-gerais");</script>
		
		
		<a id="ancora-menu-dados-gerais" href="javascript:void(0)" class="acessibilidade"><span></span>Dados gerais</a>
		
	
		
		
		<div id="menu-dados-gerais" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Identificacao">Identificação</a></li>
		
	
		
		
		<li><a href="#Endereco">Endereço</a></li>
		
	
		
		
		<li><a href="#Idiomas">Idiomas</a></li>
		
	
		
		
		<li><a href="#PremiosTitulos">Prêmios e títulos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("formacao");</script>
		
		
		<a id="ancora-menu-formacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Formação</a>
		
	
		
		
		<div id="menu-formacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#FormacaoAcademicaTitulacao">Formação acadêmica/titulação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("atuacao");</script>
		
		
		<a id="ancora-menu-atuacao" href="javascript:void(0)" class="acessibilidade separador"><span></span>Atuação</a>
		
	
		
		
		<div id="menu-atuacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#AtuacaoProfissional">Atuação profissional</a></li>
		
	
		
		
		<li><a href="#LinhaPesquisa">Linhas de pesquisa</a></li>
		
	
		
		
		<li><a href="#AreasAtuacao">Áreas de atuação</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	
		
		
		<a id="ancora-menu-projetos" href="#ProjetosPesquisa" class="acessibilidade separador"><span></span>Projetos</a>
		
	<script type='text/javascript'>menu.iniciar("projetos");</script>
		
		
		<div id="menu-projetos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ProjetosPesquisa">Projetos de pesquisa</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("producoes");</script>
		
		
		<a id="ancora-menu-producoes" href="#ProducoesCientificas" class="acessibilidade separador"><span></span>Produções</a>
		
	
		
		
		<div id="menu-producoes" class="megamenu">
		
		<div class='column'><div class='subtitMenu'><a href='#ProducaoBibliografica'>Produção Bibliográfica</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtigosCompletos">Artigos completos publicados em periódicos</a></li>
		
	
		
		
		<li><a href="#ArtigosAceitos">Artigos aceitos para publicação</a></li>
		
	
		
		
		<li><a href="#LivrosCapitulos">Livros e capítulos</a></li>
		
	
		
		
		<li><a href="#TextosJornaisRevistas">Textos em jornais ou revistas (magazine)</a></li>
		
	
		
		
		<li><a href="#TrabalhosPublicadosAnaisCongresso">Trabalhos publicados em anais de congressos</a></li>
		
	
		
		
		<li><a href="#ApresentacaoTrabalho">Apresentações de trabalho</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Partitura musical</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Tradução</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Prefácio, pósfacio</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesBibliograficas">Outras produções bibliográficas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoTecnica'>Produção Técnica</a></div><h3></h3><ul>
		
		
		<li><a href="#AssessoriaConsultoria">Assessoria e consultoria</a></li>
		
	
		
		
		<li><a href="#SoftwareSemPatente">Programas de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosTecnologicos">Produtos tecnológicos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicas">Processos e técnicas</a></li>
		
	
		
		
		<li><a href="#TrabalhosTecnicos">Trabalhos técnicos</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Cartas, mapas ou similares</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Curso de curta duração ministrado</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Desenvolvimento de material didático ou instrucional</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Editoração</a></li>
		
	
		
		
		<li><a href="#ManutencaoObraArtistica">Manutenção de obra artística</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Maquete</a></li>
		
	
		
		
		<li><a href="#EntrevistasMesasRedondas">Entrevistas, mesas redondas, programas e comentários na mídia</a></li>
		
	
		
		
		<li><a href="#DemaisProducaoTecnica">Relatório de pesquisa</a></li>
		
	
		
		
		<li><a href="#RedesSociais">Redes sociais, websites e blogs</a></li>
		
	
		
		
		<li><a href="#DemaisProducoesTecnicas">Outras produções técnicas</a></li>
		
	</ul></div><div class='column'><div class='subtitMenu'><a href='#ProducaoArtisticaCultural'>Produção Artística/Cultural</a></div><h3></h3><ul>
		
		
		<li><a href="#ArtesCenicas">Artes cênicas</a></li>
		
	
		
		
		<li><a href="#Musica">Música</a></li>
		
	
		
		
		<li><a href="#ArtesVisuais">Artes visuais</a></li>
		
	
		
		
		<li><a href="#OutrasProducoesArtisticas">Outras produções artísticas/culturais</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("patentes-registros");</script>
		
		
		<a id="ancora-menu-patentes-registros" href="#PatentesRegistros" class="acessibilidade separador"><span></span>Patentes e Registros</a>
		
	
		
		
		<div id="menu-patentes-registros" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Patente">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputador">Programa de computador</a></li>
		
	
		
		
		<li><a href="#CultivarProtegida">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistrada">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrial">Desenho industrial</a></li>
		
	
		
		
		<li><a href="#MarcaRegistrada">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegrado">Topografia de circuito integrado</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("potencialInovacao");</script>
		
		
		<a id="ancora-menu-potencialInovacao" href="#PotencialInovacao" class="acessibilidade separador"><span></span>Inovação</a>
		
	
		
		
		<div id="menu-potencialInovacao" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#PatentePI">Patente</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorRegistradoPI">Programa de computador registrado</a></li>
		
	
		
		
		<li><a href="#CultivarProtegidaPI">Cultivar protegida</a></li>
		
	
		
		
		<li><a href="#CultivarRegistradaPI">Cultivar registrada</a></li>
		
	
		
		
		<li><a href="#DesenhoIndustrialRegistradoPI">Desenho industrial registrado</a></li>
		
	
		
		
		<li><a href="#MarcaRegistradaPI">Marca registrada</a></li>
		
	
		
		
		<li><a href="#TopografiaCircuitoIntegradoRegistradaPI">Topografia de circuito integrado registrada</a></li>
		
	
		
		
		<li><a href="#ProgramaComputadorSemRegistroPI">Programa de computador sem registro</a></li>
		
	
		
		
		<li><a href="#ProdutosPI">Produtos</a></li>
		
	
		
		
		<li><a href="#ProcessosTecnicasPI">Processos ou técnicas</a></li>
		
	
		
		
		<li><a href="#ProjetosPesquisaPI">Projetos de pesquisa</a></li>
		
	
		
		
		<li><a href="#ProjetoDesenvolvimentoTecnologicoPI">Projeto de desenvolvimento tecnológico</a></li>
		
	
		
		
		<li><a href="#ProjetoExtensaoPI">Projeto de extensão</a></li>
		
	
		
		
		<li><a href="#OutrosProjetosPI">Outros projetos</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("eventos");</script>
		
		
		<a id="ancora-menu-eventos" href="#Eventos" class="acessibilidade separador"><span></span>Eventos</a>
		
	
		
		
		<div id="menu-eventos" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoEventos">Participação em eventos, congressos, exposições e feiras</a></li>
		
	
		
		
		<li><a href="#OrganizacaoEventos">Organização de eventos, congressos, exposições e feiras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("orientacoes");</script>
		
		
		<a id="ancora-menu-orientacoes" href="#Orientacoes" class="acessibilidade separador"><span></span>Orientações</a>
		
	
		
		
		<div id="menu-orientacoes" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#Orientacoesconcluidas">Orientações e supervisões concluídas</a></li>
		
	
		
		
		<li><a href="#Orientacaoemandamento">Orientações e supervisões em andamento</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("bancas");</script>
		
		
		<a id="ancora-menu-bancas" href="#Bancas" class="acessibilidade separador"><span></span>Bancas</a>
		
	
		
		
		<div id="menu-bancas" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="#ParticipacaoBancasTrabalho">Participação em bancas de trabalhos de conclusão</a></li>
		
	
		
		
		<li><a href="#ParticipacaoBancasComissoes">Participação em bancas de comissões julgadoras</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	<script type='text/javascript'>menu.iniciar("informacoes-complementares");</script>
		
		
		<a id="ancora-menu-informacoes-complementares" href="javascript:void(0)" class="acessibilidade separador"><span></span>+</a>
		
	
		
		
		<div id="menu-informacoes-complementares" class="megamenu">
		
		<div class='column'><h3></h3><ul>
		
		
		<li><a href="visualizacv.do?metodo=apresentar&id=K4475704Y0&tipo=completo&idiomaExibicao=1">Mostrar informações complementares</a></li>
		
	</ul></div>
		
		
		<div class="clear"></div></div>
		
	</div>
</div>
</div>
</div>
</div>
<div class="content-wrapper">
<div class="main-content max-width min-width center">
<div class="layout-cell layout-cell-12">
<div class="layout-cell-pad-main">
<img class="foto" src="http://servicosweb.cnpq.br/wspessoa/servletrecuperafoto?tipo=1&amp;id=K4475704Y0"><div class="infpessoa">
<h2 class="nome">Matheus Trevisan Moreira</h2>
<ul class="informacoes-autor">
<li>
<span class="img_link icone-informacao-autor"></span>Endere&ccedil;o para acessar este CV: http://lattes.cnpq.br/3487439989692887</li>
<li>
<span class="img_cert icone-informacao-autor"></span>&Uacute;ltima atualiza&ccedil;&atilde;o do curr&iacute;culo em 22/05/2019</li>
</ul>
</div><br class="clear" /><div class="title-wrapper">
<h1 class="ui-hidden"></h1>
<hr class="separator">
<p class="resumo">Engenheiro de Computação pela Pontifícia Universidade Católica do Rio Grande do Sul (PUCRS) em 2011. Mestre em Ciência da Computação pelo Programa de Pós Graduação em Ciência da Computação (PPGCC) da PUCRS em 2012. Doutor (aprovado com louvor) em Ciência da Computação pelo PPGCC da PUCRS em 2016. Entre 2014 e 2015 realizou estágio de doutoramento na University of Southern California (Los Angeles, Estados Unidos). Recebeu 5 prêmios em conferências internacionais na área de microeletrônica durante o desenvolvimento das atividades de sua Tese de doutorado e possui mais de 50 artigos publicados, em conferências e revistas. Além disso, sua Tese foi premiada pela SBMICRO e CEITEC S.A. como melhor Tese de Doutorado na Área de Projeto (Design), CAD e Teste de Circuitos Integrados em 2016. Atualmente é Diretor de Tecnologia na Chronos Tech em San Diego, California, EUA. Entre 2013 e 2016 foi professor da PUCRS e em 2012 atuou como professor na Universidade de Santa Cruz do Sul. Possui experiência na área de microeletrônica, com ênfase em circuitos não-síncronos. Entre 2012 e 2015 liderou o projeto de uma biblioteca de células para projeto de circuitos assíncronos com mais de 900 células e participou do projeto de cinco roteadores de redes intra-chip, quatro deles assíncronos. Além disso, entre 2015 e 2016 liderou a equipe de projeto físico de dois chips controlados por um processador baseado em MIPS fabricado e validado em silício em uma tecnologia de 180nm. Seus interesses de pesquisa incluem projeto low-power, sistemas digitais não síncronos, ferramentas de automação de projeto eletrônico, sistemas embarcados, sistemas multiprocessados, redes intra-chip, sintese lógica e física de circuitos VLSI e projeto standard-cell.<span style="font-weight: bold" class="texto"> (Texto informado pelo autor)</span>
</p>
</div><br class="clear" /><div class="title-wrapper">
<a name="Identificacao">
<h1>Identifica&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Matheus Trevisan Moreira<img src='/buscatextual/images/icon-rfb.png' class='alinhamento-texto-img'  title='Dados cadastrais validados junto a Receita Federal do Brasil' /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Nome em citações bibliográficas</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">MOREIRA, M. T.;MOREIRA, Matheus Trevisan;MOREIRA, M. Trevisan;MOREIRA, Matheus T.;MOREIRA, Matheus;TREVISAN, MATHEUS</div>
</div>
</div>
</div><br class="clear" /><div class="title-wrapper">
<a name="Endereco">
<h1>Endere&ccedil;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="FormacaoAcademicaTitulacao">
<h1>Forma&ccedil;&atilde;o acad&ecirc;mica/titula&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Doutorado em Ciência da Computação<span class="ajaxCAPES" data-param="&codigoCurso=42005019016P8&nivelCurso=D"></span>. <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	<br class="clear" />com <b>período </b><b>sanduíche </b> em University of Southern California (Orientador: Peter Beerel). <br class="clear" />Título: Asynchronous Circuits: Innovations in Components, Cell Libraries and Design Templates, Ano de obtenção: 2016. <br class="clear" />Orientador: <a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3309342336039521'><img src='images/curriculo/logolattes.gif' /></a>Ney Laert Vilar Calazans. <br class="clear" />Coorientador: Peter A. Beerel. <br class="clear" />Bolsista do(a): Conselho Nacional de Desenvolvimento Científico e Tecnológico, CNPq, Brasil. <br class="clear" />Palavras-chave: Circuitos Assíncronos; Quasi-delay-insensitive; Biblioteca de Células; Projeto Semi-Custom; Null Convention Logic; Electronic Design Automation. <br class="clear" />Grande área: Engenharias<br class="clear" />Grande Área: Engenharias / Área: Engenharia Elétrica / Subárea: Engenharia de Computação. <br class="clear" />Grande Área: Ciências Exatas e da Terra / Área: Ciência da Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Mestrado em Ciência da Computação<span class="ajaxCAPES" data-param="&codigoCurso=42005019016P8&nivelCurso=M"></span>. <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	<br class="clear" />Título: Contributions to the Design and Prototyping of GALS and Asynchronous Systems,Ano de Obtenção: 2012.<br class="clear" />Orientador: <a class='icone-lattes' target='_blank' href='http://lattes.cnpq.br/3309342336039521'><img src='images/curriculo/logolattes.gif' /></a>Ney Laert Vilar Calazans.<br class="clear" />Bolsista do(a): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior, CAPES, Brasil. <br class="clear" />Palavras-chave: Microeletrônica; Circuitos Assíncronos; Network-on-Chip; GALS.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Graduação em Engenharia de Computação<span class="ajaxCAPES" data-param="&codigoCurso=&nivelCurso="></span>. <br class="clear" />Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<div class="layout-cell layout-cell-12 data-cell"></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AtuacaoProfissional">
<h1>Atua&ccedil;&atilde;o Profissional</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><br class="clear" /><div class="inst_back">
<b>Chronos Tech, CHRONOS TECH, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Technical Director, Carga horária: 40, Regime: Dedicação exclusiva. </div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>University of Southern California, USC, Estados Unidos.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Visiting Scholar, Enquadramento Funcional: Projeto Accuser</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Pontifícia Universidade Católica do Rio Grande do Sul, PUCRS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: , Enquadramento Funcional: Professor Assistente</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Estudante de Doutorado</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Estudante de Mestrado</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2008</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Bolsista, Enquadramento Funcional: Bolsista de Iniciação Científica</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2015 - 12/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Laboratório de Organização de Computadores<br class="clear" />Laboratório de Programação I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2013 - 12/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação para Software Básico<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2012 - 12/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Circuitos de baixo consumo e de baixa tensão'>Circuitos de baixo consumo e de baixa tensão</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2007 - 12/2015</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informática, GAPH. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Circuitos e sistemas assíncronos'>Circuitos e sistemas assíncronos</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2013 - 03/2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>03/2013 - 03/2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Programação de Periféricos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>08/2007 - 12/2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Pesquisa e desenvolvimento , Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Linhas de pesquisa <br class="clear" /><a href='#LP_Redes intra-chip (NoC)'>Redes intra-chip (NoC)</a><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2011 - 12/2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágios , Faculdade de Informática, . </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Estágio realizado<br class="clear" />Estágio de Docência na cadeira de Microeletrônica para Engenharia de Computação. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2009 - 12/2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Outras atividades técnico-científicas , Faculdade de Informática, Faculdade de Informática. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Atividade realizada<br class="clear" />Monitor da Cadeira de Arquitetura de Computadores II para Engenharia de Computação. </div>
</div><br class="clear" /><div class="inst_back">
<b>Universidade de Santa Cruz do Sul, UNISC, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Celetista, Enquadramento Funcional: Professor Assistente, Carga horária: 8</div>
</div><br class="clear" /><div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Atividades</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2012 - 02/2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Ciência da Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Arquitetura de Computadores I<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8/2012 - 02/2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Ensino, Engenharia de Computação, Nível: Graduação</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Disciplinas ministradas<br class="clear" />Microeletrônica<br class="clear" /></div>
</div><br class="clear" /><div class="inst_back">
<b>Teracom Telemática, DATACOM, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Estagiário, Enquadramento Funcional: Estagiário, Carga horária: 30</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Fundação CEEE de Seguridade Social, FCEEESS, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2007</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Livre, Enquadramento Funcional: Estagiário, Carga horária: 30</div>
</div><br class="clear" /><br class="clear" /><div class="inst_back">
<b>Tribunal de Contas do Estado do RIo Grande do Sul, TCE, Brasil.
		
	</b>
</div>
<div class="layout-cell layout-cell-3 text-align-right subtit-1">
<div class="layout-cell-pad-5 text-align-right">
<b>Vínculo institucional</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5"><br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2005 - 2006</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Vínculo: Livre, Enquadramento Funcional: Estagiário, Carga horária: 30</div>
</div><br class="clear" /></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="LinhaPesquisa">
<h1>Linhas de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='LP_Circuitos e sistemas ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Circuitos e sistemas assíncronos</div>
</div><a name='LP_Redes intra-chip (NoC)'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Redes intra-chip (NoC)</div>
</div><a name='LP_Circuitos de baixo consumo e de baixa tens&atilde;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Circuitos de baixo consumo e de baixa tensão</div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProjetosPesquisa">
<h1>Projetos de pesquisa</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell"><a name='PP_DeCCA28: Desenvolvimento de Circuitos Criptogr&aacute;ficos Ass&iacute;ncronos usando a Tecnologia FDSOI de 28nm'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2015 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">DeCCA28: Desenvolvimento de Circuitos Criptográficos Assíncronos usando a Tecnologia FDSOI de 28nm<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Esse projeto visa propor uma solução para esses problemas, utilizando técnicas de projeto circuitos assíncronos. O uso dessas técnicas permite reduções no consumo energético e aumento de desempenho em CIs, o que possibilita uma melhor exploração do espaço de projeto. Outra vantagem é o fato de circuitos assíncronos permitirem a implementação de blocos de criptografia mais robustos. Além disso, essa solução visa o uso de tecnologia FDSOI (do inglês fully depleted silicon on insulator) de 28nm. A escolha por tal tecnologia deve-se ao fato de ela ser atual e permitir otimizações em eficiência energética que não eram possíveis em tecnologias CMOS (do inglês complementary metal-oxide-semiconductor) clássicas como bulk. De fato, diversos trabalhos demonstram as vantagens, em termos de redução de consumo, da utilização de tecnologias FDSOI.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div><a name='PP_ASCEnD-DFM: Estudo de Efeitos El&eacute;tricos e de Fabrica&ccedil;&atilde;o em C&eacute;lulas da Biblioteca ASCEnD'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ASCEnD-DFM: Estudo de Efeitos Elétricos e de Fabricação em Células da Biblioteca ASCEnD<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 23/10/2014.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O grupo GAPH tem domínio de diversos aspectos do projeto de uma biblioteca de células para circuitos não-síncronos. A proposta de trabalho deste projeto é engajar um bolsista IC para realizar experimentos que permitam avaliar problemas que não são observados durante as etapas de simulação, mas que podem apresentar-se após o circuito ser fabricado. Tais experimentos devem ser realizados através de simulações elétricas utilizando ferramentas da Cadence, com as quais a biblioteca ASCEnD já é compatível atualmente. Uma vez que esses problemas sejam avaliados, novas técnicas poderão ser propostas e adotadas para o projeto de células da biblioteca. Dessa forma, a execução do projeto permitirá a implementação de uma biblioteca mais facilmente aceita para o projeto de circuitos integrados que venham a ser de fato fabricados e utilizem técnicas não-síncronas. Assim, justifica-se o esforço de estudar as técnicas aqui descritas e de implementar uma versão da biblioteca que empregue tais técnicas.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div><a name='PP_CiA-BiCo: Avalia&ccedil;&atilde;o Uso de Bibliotecas Convencionais para o Projeto de Circuitos Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - 2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">CiA-BiCo: Avaliação Uso de Bibliotecas Convencionais para o Projeto de Circuitos Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 24/09/2014.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Esse projeto visa entender melhor as vantagens e desvantagens de projetar uma biblioteca específica para circuitos assíncronos. Em uma primeira etapa, o projeto prevê o estudo da biblioteca ASCEnD pelo bolsista e de seus componentes, que possuem funcionalidades específicas que típicamente não são cobertas em cursos de graduação. Em uma segunda etapa, esses componentes deverão ser implementados utilizando células de bibliotecas convencionais a fim de serem comparados com os componentes da biblioteca ASCEnD. Para isso, a tecnologia alvo será, inicialmente, a mesma em que a biblioteca foi projetada (65nm da STMicroelectronics). Um outro projeto do grupo visa implementar a biblioteca ASCEnD para a tecnologia de 130nm da IBM. Uma vez que isso seja feito, poderemos também realizar comparações em circuitos fabricados em silício.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / CALAZANS, NEY L. V. - Coordenador.<br class="clear" /></div>
</div><a name='PP_ACCUSER - Asynchronous Circuits for Ultra-Low-Power Design: Self-Learning and Robust'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACCUSER - Asynchronous Circuits for Ultra-Low-Power Design: Self-Learning and Robust<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div><a name='PP_BACA - Benchmarks para Avaliar Circuitos Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">BACA - Benchmarks para Avaliar Circuitos Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 27/03/2013.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: A proposta de trabalho deste projeto é engajar um bolsista IC para suprir a necessidade de geração de benchmarks para avaliação de circuitos assíncronos e exploração de espaço de projeto. Tais benchmarks serão baseados em algoritmos de criptografia e roteadores de redes intra-chip, que são circuitos com necessidades que vão de acordo com as vantagens do paradigma assíncrono. Para tanto, devem ser geradas versões assíncronas dos algoritmos de criptografia já implementados pelo grupo seguindo o paradigma síncrono e de roteadores de redes intra-chip mais complexos do que os já gerados pelo grupo.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Guilherme Trojan - Integrante.<br class="clear" /></div>
</div><a name='PP_SAGAS - Avalia&ccedil;&atilde;o e Projeto de Sincronizadores para Sistemas e Circuitos Ass&iacute;ncronos e/ou GALS'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SAGAS - Avaliação e Projeto de Sincronizadores para Sistemas e Circuitos Assíncronos e/ou GALS<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 27/08/2013.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Esperam-se como resultados do presente projeto de pesquisa e desenvolvimento a disponibilização de um novo conjunto de técnicas de implementação de interfaces de sincronização, bem como um conjunto de estudos de caso de implementação destas. Estas nova interfaces devem ser adequadas para uso em classes específicas de redes intrachip GALS ou assíncronas, empregadas na construção de sistemas GALS onde elementos de processamento são em sua maioria módulos síncronos. Os avanços esperados residem em acrescentar suporte adicional para apoiar o renascimento já em curso do uso de técnicas de projeto de circuitos e sistemas não síncronos e/ou elásticos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Matheus Gibiluka - Integrante.<br class="clear" /></div>
</div><a name='PP_ASCEnD-R ? Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ASCEnD-R ? Projeto de Circuitos Integrados Robustos Utilizando a Biblioteca ASCEnD<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 24/08/2013.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O problema de projeto de circuitos assíncronos já foi bastante estudado nos últimos 60 anos, e nunca atingiu uma escala comercial relevante. Contudo, o advento das tecnologias submicrônicas profundas (do inglês deep submicron technologies, ou DSM), aquelas onde as geometrias dos dispositivos utilizam dimensões abaixo de 100nm, trouxe novo fôlego para este estilo de projeto. Isto ocorre devido às dificuldades que tecnologias DSM causam à manutenção de paradigmas de projeto puramente síncronos. Porém, estas novas tecnologias também trouxeram novos desafios, conforme explicado em Seções anteriores. Em particular técnicas de aumento de robustez são uma necessidade crescente para o projeto de CIs. Tais técnicas devem ser aplicadas em todos os níveis, desde componentes básicos, como os componentes de uma biblioteca de células, até circuitos de alta complexidade que utilizem tais componentes. 
Assim, justifica-se o esforço de estudar técnicas de robustez para CIs, aplicadas a tecnologias DSM como as já disponíveis no grupo de pesquisa do proponente STMicroelectronics 90nm, 65nm e 28nm). A este estudo adiciona-se a proposta de novas técnicas de construção de componentes robustos, que serão aplicadas à biblioteca ASCEnD, e do uso desses componentes para gerar CIs em geral mais robustos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Ricardo Guazzelli - Integrante.<br class="clear" /></div>
</div><a name='PP_ACEPipe - Estudo e Proposta de T&eacute;cnicas de Implementa&ccedil;&atilde;o de Circuitos Ass&iacute;ncronos do tipo Pipeline'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACEPipe - Estudo e Proposta de Técnicas de Implementação de Circuitos Assíncronos do tipo Pipeline<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 01/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Pipelines são classicamente construídos com registradores estáticos isolando blocos de lógica combinacional. Pipelines assíncronos usam uma abordagem similar, entretanto é comum que nestes latches estáticos baseados em C-element substituam os registradores. A vantagem é habilitar o controle de componentes por handshakes locais ao invés de sinais globais, como se faz em pipelines síncronos. Assim a vazão do circuito depende do atraso médio entre blocos e não do atraso global de pior caso. Em pipelines assíncronos blocos combinacionais entre registradores podem ser implementados via diferentes abordagens, tal como uso de lógica Delay Insensitive Minterm Synthesis (DIMS) ou Pre-Charge Half Buffer (PCHB). Este projeto visa explorar uma gama de abordagens para implementar blocos combinacionais em pipelines assíncronos em tecnologias no estado da arte, além de explorar um conjunto de técnicas distintas para elaborar registradores usados para isolar estágios em pipelines assíncronos.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Ricardo Porto - Integrante.<br class="clear" /></div>
</div><a name='PP_ACiDA ? T&eacute;cnicas de Automa&ccedil;&atilde;o para o Projeto de Circuitos Integrados Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACiDA ? Técnicas de Automação para o Projeto de Circuitos Integrados Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 01/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe a especificação de um fluxo de projeto de circuitos integrados assíncronos. Em um primeiro momento, um estudo será conduzido a fim de dominar o processo de projeto de circuitos integrados usando frameworks comerciais de líderes de mercado e o projeto de circuitos digitais assíncronos. Uma vez concluído esse estudo, deverá ser determinado um fluxo de projeto para circuitos assíncronos, bem como as ferramentas necessárias para esse fluxo. Essas ferramentas deverão ser desenvolvidas ao longo do projeto.
Para a validação desse fluxo de projeto, os circuitos resultantes deverão ser mapeados na biblioteca ASCEnD. Pelo menos um destes circuitos deverá ser encaminhado para fabricação de um circuito integrado, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Carlos Henrique Oliveira - Integrante.<br class="clear" /></div>
</div><a name='PP_Investiga&ccedil;&atilde;o Pr&aacute;tica de Algoritmos de Criptografia: Vers&otilde;es em software, hardware s&iacute;ncrono e hardware n&atilde;o-s&iacute;ncrono'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Investigação Prática de Algoritmos de Criptografia: Versões em software, hardware síncrono e hardware não-síncrono<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O presente projeto tem por objetivo sistematizar a investigação de algoritmos de criptografia e sua produção na forma de software e/ou hardware específico. Algumas implementações de algoritmos de criptografia já produzidas de forma completa ou parcial pelo grupo de pesquisa do proponente (GAPH da FACIN) servirão de ponto de partida para o projeto. Este prevê a extensão destas, a implementação de novos algoritmos e uma extensa comparação dos compromissos de projeto e de uso das diferentes versões obtidas. A meta principal do projeto é desenvolver uma biblioteca de implementações de algoritmos de criptografia sob a forma de núcleos de propriedade intelectual (em hardware e/ou em software) capaz de dar suporte a uma extensa gama de aplicações e equipamentos. Como não existe um algoritmo de criptografia universalmente aceito e absolutamente seguro, diferentes produtos disponibilizam um ou mais algoritmos que podem ser selecionados ou configurados para cada equipamento ou aplicação. .. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Guilherme Trojan - Integrante.<br class="clear" /></div>
</div><a name='PP_AC&Aacute;CIA-2 Arquiteturas e Circuitos Ass&iacute;ncronos: Comunica&ccedil;&atilde;o, Infraestrutura e Aplica&ccedil;&otilde;es Fase 2'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012 - Atual</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACÁCIA-2 Arquiteturas e Circuitos Assíncronos: Comunicação, Infraestrutura e Aplicações Fase 2<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 21/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este projeto tem como alvo a continuação dos trabalhos do projeto ACÁCIA na sua Fase 1. A primeira fase desenvolveu estudos de sistemas não-síncronos em geral e estudos de comunicação intrachip em particular. O mesmo projeto iniciou o desenvolvimento de uma infraestrutura fundamental para dar suporte a projeto de sistemas não-síncronos, e aplicou os conceitos apreendidos nas fases de estudo à resolução de alguns problemas práticos que exigem sistemas integrados complexos. O contexto da pesquisa proposta nesta sequência do projeto envolve: (i) sistemas digitais globalmente assíncronos e localmente síncronos (incluindo componentes puramente assíncronos); (ii) interfaces assíncronas de comunicação; (iii) bibliotecas de módulos para o projeto assíncrono; (iv) ferramentas de projeto e teste de sistemas assíncronos e/ou GALS; (v) projeto, verificação, prototipação e teste de sistemas não-síncronos complexos, com ênfase em circuitos VLSI do tipo Application Specific Integrated Circuits (ASICs).. <br class="clear" />Situação: Em andamento; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div><a name='PP_Emula&ccedil;&atilde;o de Sistemas Digitais S&iacute;ncronos em FPGA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Emulação de Sistemas Digitais Síncronos em FPGA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pela empresa Teracom Telemática em 12/11/2013.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Termo Aditivo TERACOM /PUCRS/ TA01/2011. O objetivo do presente Termo Aditivo é prover a formação de recursos humanos e a pesquisa na área de emulação de sistemas digitais em FPGA. O objetivo é desenvolver hardware e software capaz de emular um sistema digital diretamente em FPGA, motivado pela necessidade de avaliar tal tipo de sistema rapidamente, sem incorrer nos altos tempos requeridos pelos métodos tradicionais de simulação VHDL/Verilog. O presente Termo Aditivo terá como ênfase a interface Ethernet com o hospedeiro do emulador e a pesquisa em emulação com múltiplos domínios de relógio.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Integrante / MORAES, FERNANDO - Coordenador.<br class="clear" /></div>
</div><a name='PP_ASCEnD+ - Extens&atilde;o de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ASCEnD+ - Extensão de uma Biblioteca de Componentes para o Projeto de Circuitos Integrados Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe o domínio do processo de projeto de componentes específicos para o projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar um fluxo de projeto pré-estabelecido para estender a biblioteca ASCEnD para uma nova tecnologia, mais avançada que aquela empregada anteriormente, STMicroelectronics 65nm. Essa biblioteca consiste de um conjunto de células que habilitam o projeto mais eficiente de circuitos integrados assíncronos. Diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado protótipo, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico... <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Wagner Prates - Integrante.<br class="clear" /></div>
</div><a name='PP_DICA - Estudo e Avalia&ccedil;&atilde;o do Emprego de C&oacute;digos Insens&iacute;veis aAtrasos em Circuitos Ass&iacute;ncronos'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2011 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">DICA - Estudo e Avaliação do Emprego de Códigos Insensíveis aAtrasos em Circuitos Assíncronos<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe o domínio do processo de especificação de códigos DI para uso no projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado consiste em estudar tais códigos em abrangência e em profundidade. Para um conjunto selecionado de códigos DI voltados para um conjunto específico de aplicações alvo, criar-se-ão projetos de circuitos de base para a geração, detecção e decodificação de palavras de código DI. Realizar-se-á uma avaliação extensiva dos compromissos de desempenho associados a cada código estudado, envolvendo itens como a eficiência dos códigos selecionados, a área de circuito exigida pelos processos de geração, detecção e decodificação, a latência destes processos de manipulação de palavras de código e a potência associada ao uso dos códigos DI.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / Matheus Gibiluka - Integrante.<br class="clear" /></div>
</div><a name='PP_BALSA-AID ? Fluxo de Projeto de Circuitos Integrados Ass&iacute;ncronos usando o Arcabou&ccedil;o BALSA'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010 - 2011</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">BALSA-AID ? Fluxo de Projeto de Circuitos Integrados Assíncronos usando o Arcabouço BALSA<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho propõe o domínio do processo de projeto de circuitos assíncronos no estado da arte da tecnologia. O procedimento adotado envolve usar a ambiente Balsa de projeto de circuitos assíncronos. Trata-se de um ambiente elaborado pelo grupo de pesquisa em circuitos assíncronos da Universidade de Manchester (Inglaterra) ao longo de várias décadas, conforme detalhado no corpo do documento. Em um primeiro momento, diversos projetos de sistemas digitais serão desenvolvidos com uso do Balsa, visando o aprendizado do ambiente. Pelo menos um destes projetos deverá ser encaminhado para fabricação de um circuito integrado, através de convênios já estabelecidos pela PUCRS com serviços internacionais de apoio a circuitos multi-projeto no meio acadêmico. Para efetivar a conexão entre as descrições de alto nível do ambiente BALSA e as bibliotecas de células necessárias a implementar o circuito integrado, empregar-se-á uma biblioteca de componentes específicos para o projeto de circuitos assíncronos, um trabalho já iniciado pelo grupo de pesquisa do proponente deste projeto. Esta biblioteca será integrada ao ambiente Balsa.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador / OLIVEIRA, Bruno - Integrante.<br class="clear" /></div>
</div><a name='PP_AC&Aacute;CIA - Arquiteturas e Circuitos Ass&iacute;ncronos: Comunica&ccedil;&atilde;o, Infra-estrutura e Aplica&ccedil;&otilde;es'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009 - 2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ACÁCIA - Arquiteturas e Circuitos Assíncronos: Comunicação, Infra-estrutura e Aplicações<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Projeto certificado pelo(a) coordenador(a) Ney Laert Vilar Calazans em 21/09/2012.</div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: Este trabalho tem como alvo o estudo de sistemas não-síncronos em geral, o estudo de comunicação intrachip em particular e a aplicação dos conceitos desenvolvidos à resolução de problemas práticos. O contexto da pesquisa proposta envolve, além de (i) sistemas digitais não-síncronos, (ii) a modelagem e implementação de SoCs multiprocessados (em inglês, Multiprocessor Systems on Chip ou MPSoCs) e (iii) projeto e desenvolvimento de aplicações de áreas específicas. Duração: de Março/2009 a Fevereiro/2012.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div><a name='PP_Comunica&ccedil;&atilde;o Ass&iacute;ncrona Intrachip: Primitivas, Projeto, Prototipa&ccedil;&atilde;o e Implementa&ccedil;&atilde;o'></a><div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2007 - 2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Comunicação Assíncrona Intrachip: Primitivas, Projeto, Prototipação e Implementação<br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b><br class="clear" /></b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Descrição: O projeto possui como objetivos estratégicos: (1) contribuir para a pesquisa em NOCs em geral. tais como a implementação de NoCs não-síncronas. (2) disponibilizar ao grupo de pesquisa GAPH um conjunto coerente de conhecimentos sobre o desenvolvimento de sistemas GALS e circuitos assíncronos em geral e sobre NoCS usando os princípios de tais sistemas em particular. (3) também, visa-se disponibilizar métodos e ferramentas que dêem suporte ao desenvolvimento de sistemas GALS, bem como um conjunto de quantificações que possam justificar o emprego destas abordagens. Projeto vinculado a bolsa BIC da FAPERGS, prestando apoio a trabalhos de mestrado e doutorado em andamento.. <br class="clear" />Situação: Concluído; Natureza: Pesquisa. <br class="clear" /><br class="clear" />Integrantes: Matheus Trevisan Moreira - Integrante / Julian Pontes - Integrante / Ney Laert Vilar Calazans - Coordenador.<br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="AreasAtuacao">
<h1>&Aacute;reas de atua&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de circuitos e sistemas assíncronos. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de sistemas em um chip. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de circuitos de baixo consumo e baixa tensão. <br class="clear" /></div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Grande área: Outros / Área: Microeletrônica / Subárea: Projeto de redes intra-chip. <br class="clear" /></div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Idiomas">
<h1>Idiomas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Espanhol</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Razoavelmente, Lê Razoavelmente, Escreve Razoavelmente. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>Inglês</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Compreende Bem, Fala Bem, Lê Bem, Escreve Bem. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PremiosTitulos">
<h1>Pr&ecirc;mios e t&iacute;tulos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2019</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Best Paper Finalist, ASYNC19. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Aprovação com louvor na defesa da tese de doutorado, Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2016</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor Tese de Doutorado na Área de Projeto (Design), CAD e Teste de Circuitos Integrados, SBMICRO e CEITEC S.A.. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">VLSI-SoC 2014 3rd Best PhD Forum Poster Award, IFIP/IEEE. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2014</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">SRC @ ICCAD Semi-finalist, ACM. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ISVLSI 2013 PhD Forum Best Paper Award, IEEE Computer Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2013</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Honorary Certificate of Appreciation, IEEE Communications Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2012</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">ICECS 2012 PhD Competition Award, IEEE Circuits and Systems Society. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2010</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Melhor trabalho de conclusão do curso de Engenharia de Computação, Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<div class="layout-cell layout-cell-3 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2009</b>
</div>
</div>
<div class="layout-cell layout-cell-9">
<div class="layout-cell-pad-5">Certificate in Advanced English (CAE), Cambridge Exams. </div>
</div>
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="ProducoesCientificas">
<h1>Produ&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProducaoBibliografica"></a><br class="clear" /><div class="inst_back">
<b>Produção bibliográfica</b>
</div>
<a name="Citacoes"></a>
<div id="artigos-completos">
<div class="cita-artigos">
<b><a name="ArtigosCompletos"></a>Artigos completos publicados em periódicos</b>
</div><br class="clear" /><div class="layout-cell-6">
<div class="sub_tit_form">
<label for="combo-ordenacao-citacao">Ordenar por</label><select class="input-text input-login-select" id="combo-ordenacao-citacao"><option value="1"> Ordem Cronol&oacute;gica </option><option value="2"> N&uacute;mero de cita&ccedil;&otilde;es Web of science </option><option value="3"> N&uacute;mero de cita&ccedil;&otilde;es Scopus </option><option value="4"> Numero de cita&ccedil;&otilde;es Scielo </option><option value="5"> Primeiro autor </option><option value="6"> Impacto JCR </option><option value="7"> Ordem de Import&acirc;ncia </option></select>
</div>
</div>
<script type="text/javascript">
			
				var ordenacao = {
					engine: {
						textual: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = $(a).find(seletor).text();
								var v2 = $(b).find(seletor).text();
								return (v1 > v2) ? 1 : -1;
							});
						},
						numerico: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 < v2) ? 1 : -1;
							});
						},
						numerico_crescente: function(seletor) {
						
							$("#artigos-completos").find(".artigo-completo").sortElements(function(a, b){
								var v1 = parseInt($(a).find(seletor).text(), 10);
								var v2 = parseInt($(b).find(seletor).text(), 10);
								if (isNaN(v1)) v1 = 0;
								if (isNaN(v1)) v2 = 0;
								return (v1 > v2) ? 1 : -1;
							});
						}
					},
					change: function(e) {
					
						var combo = $(e.target),
							valor = combo.val();
							
						if (valor == 1) ordenacao.engine.numerico("span[data-tipo-ordenacao='ano']");
						if (valor == 2) ordenacao.engine.numerico("span[data-tipo-ordenacao='1']");
						if (valor == 3) ordenacao.engine.numerico("span[data-tipo-ordenacao='3']");						
						if (valor == 4) ordenacao.engine.numerico("span[data-tipo-ordenacao='2']");
						if (valor == 5) ordenacao.engine.textual("span[data-tipo-ordenacao='autor']");
						if (valor == 6) ordenacao.engine.numerico("span[data-tipo-ordenacao='jcr']");
						if (valor == 7) ordenacao.engine.numerico_crescente("span[data-tipo-ordenacao='importancia']");
							
					}
				};
			
				$("#combo-ordenacao-citacao").bind("change", ordenacao.change);
			
			</script>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, Matheus T.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsi.2017.2772206" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; BEEREL, PETER A. ; SARTORI, MARCOS L. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . NCL Synthesis With Conventional EDA Tools: Technology Mapping and Optimization. IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS<sup><img id='15498328_1' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. 99, p. 1-13, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsi.2017.2772206&issn=15498328&volume=99&issue=&paginaInicial=1&titulo=NCL Synthesis With Conventional EDA Tools: Technology Mapping and Optimization&sequencial=1&nomePeriodico=IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>JURACY, LEONARDO R.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tvlsi.2018.2821134" target="_blank"></a>JURACY, LEONARDO R. ; <b>MOREIRA, Matheus T.</b> ; KUENTZER, FELIPE A. ; AMORY, ALEXANDRE M. . A DfT Insertion Methodology to Scannable Q-Flop Elements. IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS<sup><img id='10638210_2' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 99, p. 1-4, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tvlsi.2018.2821134&issn=10638210&volume=99&issue=&paginaInicial=1&titulo=A DfT Insertion Methodology to Scannable Q-Flop Elements&sequencial=2&nomePeriodico=IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CARDOSO, MAICON S.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2018</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSII.2018.2866231" target="_blank"></a>CARDOSO, MAICON S. ; SMANIOTTO, GUSTAVO H. ; BUBOLZ, ANDREI A. O. ; <b>MOREIRA, Matheus T.</b> ; DA ROSA, LEOMAR S. ; MARQUES, FELIPE DE S. . Libra: an Automatic Design Methodology for CMOS Complex Gates. IEEE Transactions on Circuits and Systems II: Express Briefs<sup><img id='15583791_3' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15583791' /></sup>, v. 99, p. 1-1, 2018. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSII.2018.2866231&issn=15583791&volume=99&issue=&paginaInicial=1&titulo=Libra: an Automatic Design Methodology for CMOS Complex Gates&sequencial=3&nomePeriodico=IEEE Transactions on Circuits and Systems II: Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>TADROS, RAMY N.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSII.2016.2536179" target="_blank"></a>TADROS, RAMY N. ; HUA, WEIZHE ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; BEEREL, PETER A. . A Low Power, Low Area Error Detecting Latch for Resilient Architectures in 28nm FDSOI. IEEE Transactions on Circuits and Systems. II, Express Briefs<sup><img id='15497747_4' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15497747' /></sup>, v. 99, p. 1-1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSII.2016.2536179&issn=15497747&volume=99&issue=&paginaInicial=1&titulo=A Low Power, Low Area Error Detecting Latch for Resilient Architectures in 28nm FDSOI&sequencial=4&nomePeriodico=IEEE Transactions on Circuits and Systems. II, Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>JOHANN, SERGIO F.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1016/j.micpro.2016.02.002" target="_blank"></a>JOHANN, SERGIO F. ; <b>MOREIRA, Matheus T.</b> ; HECK, LEANDRO S. ; CALAZANS, NEY L.V. ; HESSEL, FABIANO P. . A processor for IoT applications: An assessment of design space and trade-offs. Microprocessors and Microsystems<sup><img id='01419331_5' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='01419331' /></sup>, v. 99, p. 1, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1016/j.micpro.2016.02.002&issn=01419331&volume=99&issue=&paginaInicial=1&titulo=A processor for IoT applications: An assessment of design space and trade-offs&sequencial=5&nomePeriodico=Microprocessors and Microsystems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>JURACY, LEONARDO REZENDE</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TVLSI.2016.2589548" target="_blank"></a>JURACY, LEONARDO REZENDE ; <b>MOREIRA, Matheus Trevisan</b> ; KUENTZER, FELIPE AUGUSTO ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, ALEXANDRE DE MORAIS</a> . Optimized Design of an LSSD Scan Cell. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_6' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. PP, p. 1-4, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TVLSI.2016.2589548&issn=10638210&volume=PP&issue=&paginaInicial=1&titulo=Optimized Design of an LSSD Scan Cell&sequencial=6&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>ZHANG, YANG</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/TCSI.2016.2561906" target="_blank"></a>ZHANG, YANG ; HECK, LEANDRO S. ; <b>MOREIRA, Matheus T.</b> ; ZAR, DAVID ; BREUER, MELVIN A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; BEEREL, PETER A. . Testable MUTEX Design. IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)<sup><img id='15498328_7' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15498328' /></sup>, v. PP, p. 1-12, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/TCSI.2016.2561906&issn=15498328&volume=PP&issue=&paginaInicial=1&titulo=Testable MUTEX Design&sequencial=7&nomePeriodico=IEEE Transactions on Circuits and Systems. I, Regular Papers (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>SINGHVI, AJAY</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2948067" target="_blank"></a>SINGHVI, AJAY ; <b>MOREIRA, Matheus T.</b> ; TADROS, RAMY N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; BEEREL, PETER A. . A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits. ACM Journal on Emerging Technologies in Computing Systems<sup><img id='15504832_8' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15504832' /></sup>, v. 13, p. 1-23, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1145/2948067&issn=15504832&volume=13&issue=&paginaInicial=1&titulo=A Fine-Grain, Uniform, Energy-Efficient Delay Element for 2-Phase Bundled-Data Circuits&sequencial=8&nomePeriodico=ACM Journal on Emerging Technologies in Computing Systems" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>HECK, GUILHERME</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2016</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1007/s10470-016-0827-9" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b> ; MORAES, Fernando G. ; CALAZANS, N. L. V. . A new local clock generator for globally asynchronous locally synchronous MPSoCs. Analog Integrated Circuits and Signal Processing<sup><img id='09251030_9' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='09251030' /></sup>, v. 89, p. 631-640, 2016. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1007/s10470-016-0827-9&issn=09251030&volume=89&issue=&paginaInicial=631&titulo=A new local clock generator for globally asynchronous locally synchronous MPSoCs&sequencial=9&nomePeriodico=Analog Integrated Circuits and Signal Processing" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, Matheus T.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2015</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tcsii.2015.2407198" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; ARENDT, M. E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Static Differential NCL Gates: Towards Low Power. IEEE Transactions on Circuits and Systems. II, Express Briefs<sup><img id='15497747_10' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15497747' /></sup>, p. 1-1, 2015. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tcsii.2015.2407198&issn=15497747&volume=&issue=&paginaInicial=1&titulo=Static Differential NCL Gates: Towards Low Power&sequencial=10&nomePeriodico=IEEE Transactions on Circuits and Systems. II, Express Briefs" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>CALAZANS, N. L. V.</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2014</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1166/jolpe.2014.1332" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; CALAZANS, N. L. V. ; TROJAN, GUILHERME ; MORAES, Fernando Gehm . Spatially Distributed Dual-Spacer Null Convention Logic Design. Journal of Low Power Electronics (Print)<sup><img id='15461998_11' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='15461998' /></sup>, v. 10, p. 313-320, 2014. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1166/jolpe.2014.1332&issn=15461998&volume=10&issue=&paginaInicial=313&titulo=Spatially Distributed Dual-Spacer Null Convention Logic Design&sequencial=11&nomePeriodico=Journal of Low Power Electronics (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
<div class="artigo-completo">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span class='informacao-artigo' data-tipo-ordenacao='importancia'></span><span class='informacao-artigo' data-tipo-ordenacao='autor'>MOREIRA, M. T.;MOREIRA, Matheus Trevisan;MOREIRA, M. Trevisan;MOREIRA, Matheus T.;MOREIRA, Matheus;TREVISAN, MATHEUS</span><span class='informacao-artigo' data-tipo-ordenacao='ano'>2013</span><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/tvlsi.2013.2276538" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; MORAES, Fernando Gehm ; CALAZANS, N. L. V. . Beware the Dynamic C-Element. IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)<sup><img id='10638210_12' src='/buscatextual/images/curriculo/jcr.gif' style ='display: none' class='ajaxJCR' data-issn='10638210' /></sup>, v. 22, p. 1-1, 2013. <div class="citacoes" cvURI="/buscatextual/servletcitacoes?doi=10.1109/tvlsi.2013.2276538&issn=10638210&volume=22&issue=&paginaInicial=1&titulo=Beware the Dynamic C-Element&sequencial=12&nomePeriodico=IEEE Transactions on Very Large Scale Integration (VLSI) Systems (Print)" tooltip="Citações a partir de 1996" ></div></div>
</div>
<br class="clear">
</div>
</div>
<div class="cita-artigos">
<b><a name="TextosJornaisRevistas"></a>Textos em jornais de notícias/revistas</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Design and Implementation of a Standard Cell Library for Building Asynchronous ASICs. Revista da Graduação. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Trabalhos completos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SARTORI, MARCOS L. L. ; WUERDIG, R. N. ; <b>MOREIRA, Matheus Trevisan</b> ; CALAZANS, N. L. V. . Pulsar: Constraining QDI Circuits Cycle Time Using Traditional EDA Tools. In: IEEE International Symposium on Asynchronous Circuits and Systems, 2019. ASYNC19, 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2018.8351515" target="_blank"></a>JURACY, LEONARDO R. ; <b>MOREIRA, Matheus T.</b> ; KUENTZER, FELIPE A. ; MORAES, Fernando G. ; AMORY, ALEXANDRE M. . An LSSD Compliant Scan Cell for Flip-Flops. In: 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018, Florence. 2018 IEEE International Symposium on Circuits and Systems (ISCAS), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2018.8533263" target="_blank"></a>KUENTZER, FELIPE A. ; JURACY, LEONARDO R. ; <b>MOREIRA, Matheus T.</b> ; AMORY, ALEXANDRE M. . Testable Error Detection Logic Design Applied to an Asynchronous Timing Resilient Template. In: 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018, Bento Gonçalves - RS. 2018 31st Symposium on Integrated Circuits and Systems Design (SBCCI), 2018. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/iscas.2017.8050570" target="_blank"></a>SMANIOTTO, GUSTAVO ; ZANANDREA, REGIS ; CARDOSO, MAICON ; DE SOUZA, RENATO ; <b>MOREIRA, Matheus</b> ; MARQUES, FELIPE ; DA ROSA, LEOMAR . Post-processing of supergate networks aiming cell layout optimization. In: 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017, Baltimore. 2017 IEEE International Symposium on Circuits and Systems (ISCAS), 2017. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2017.7948103" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . A comparison of asynchronous QDI templates using static logic. In: 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017, Bariloche. 2017 IEEE 8th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2017. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SMANIOTTO, G. H. ; ZANANDREA, R. ; CARDOSO, M. ; SOUZA, R. ; <b>MOREIRA, M. T.</b> ; MARQUES, F. S. ; Leomar da Rosa Jr . Kernel Finder Postprocessing Aiming Cell Layout Optimization. In: Simpósio Sul de Microeletrônica, 2017, Rio Grande. SIM, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CARDOSO, M. ; SMANIOTTO, G. H. ; MACHADO, J. J. S. ; <b>MOREIRA, M. T.</b> ; Leomar da Rosa Jr ; MARQUES, F. S. . Analysis of the Impacts of Diffusion and Polysilicon Gaps in Non-Series-Parallel Supergates. In: Simpósio Sul de Microeletrônica, 2017, Rio Grande. SIM, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HECK, L. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . Hardening C-elements Against Metastability. In: 24th IEEE International Conference on Electronics, Circuits and Systems, 2017, Batumi. ICECS, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">CARDOSO, M. ; SMANIOTTO, G. H. ; MACHADO, J. J. S. ; <b>MOREIRA, Matheus Trevisan</b> ; Leomar da Rosa Jr ; MARQUES, F. S. . Transistor placement strategies for non-series-parallel cells. In: 60th IEEE International Midwest Symposium on Circuits and Systems, 2017, Boston. MWSCAS, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BORTOLON, F. T. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a> ; BAMPI, S. . Estimation Methods for Static Noise Margins in CMOS Subthreshold Logic Circuits. In: 30th Symposium on Integrated Circuits and Systems Design, 2017, Fortaleza. SBCCI, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Guazzelli ; Walter Lau Neto ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Sleep Convention Logic Isochronic Fork: an Analysis. In: 30th Symposium on Integrated Circuits and Systems Design, 2017, Fortaleza. SBCCI, 2017. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2016.7451083" target="_blank"></a>SMANIOTTO, GUSTAVO H. ; MACHADO, JOAO J. S. ; <b>MOREIRA, Matheus T.</b> ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Optimizing cell area by applying an alternative transistor folding technique in an open source physical synthesis CAD tool. In: 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS). p. 355. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2016.7451018" target="_blank"></a>JOHANN, SERGIO F. ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; HESSEL, FABIANO P. . The HF-RISC processor: Performance assessment. In: 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS), 2016, Florianopolis. 2016 IEEE 7th Latin American Symposium on Circuits &amp; Systems (LASCAS). p. 95. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/async.2016.16" target="_blank"></a>TADROS, RAMY N. ; HUA, WEIZHE ; GIBILUKA, MATHEUS ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; BEEREL, PETER A. . Analysis and Design of Delay Lines for Dynamic Voltage Scaling Applications. In: 2016 22nd IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2016, Porto Alegre. 2016 22nd IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC). p. 11. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2016.7724046" target="_blank"></a>GIBILUKA, MATHEUS ; <b>MOREIRA, Matheus Trevisan</b> ; NETO, WALTER LAU ; CALAZANS, NEY LAERT VILAR . A standard cell characterization flow for non-standard voltage supplies. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/sbcci.2016.7724047" target="_blank"></a>BORTOLON, FELIPE TODESCHINI ; FILHO, SERGIO JOHANN ; GIBILUKA, MATHEUS ; BAMPI, SERGIO ; CALAZANS, NEY LAERT VILAR ; HESSEL, FABIANO PASSUELO ; <b>MOREIRA, Matheus Trevisan</b> . Design and analysis of the HF-RISC processor targeting voltage scaling applications. In: 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI), 2016, Belo Horizonte. 2016 29th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/mwscas.2016.7870097" target="_blank"></a>SMANIOTTO, GUSTAVO H. ; <b>MOREIRA, Matheus T.</b> ; ZIESEMER, ADRIEL M. ; MARQUES, FELIPE S. ; DA ROSA, LEOMAR S. . Toward better layout design in ASTRAN CAD tool by using an efficient transistor folding. In: 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS), 2016, Abu Dhabi. 2016 IEEE 59th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2016.7841286" target="_blank"></a>OLIVEIRA, CARLOS H. M. ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . ASCEnD-FreePDK45: An open source standard cell library for asynchronous design. In: 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS), 2016, Monte Carlo. 2016 IEEE International Conference on Electronics, Circuits and Systems (ICECS). p. 652. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/vlsid.2015.60" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; SINGHV, AJAY ; <b>MOREIRA, Matheus T.</b> ; BEEREL, PETER A. ; CALAZANS, NEY L.V. . Analysis and Optimization of Programmable Delay Elements for 2-Phase Bundled-Data Circuits. In: 2015 28th International Conference on VLSI Design (VLSID), 2015, Bangalore. 2015 28th International Conference on VLSI Design. p. 321. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isqed.2015.7085455" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; HAND, DYLAN ; BEEREL, PETER A. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . TDTB error detecting latches: Timing violation sensitivity analysis and optimization. In: 2015 16th International Symposium on Quality Electronic Design (ISQED), 2015, Santa Clara. Sixteenth International Symposium on Quality Electronic Design. p. 379. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250461" target="_blank"></a>GIBILUKA, MATHEUS ; <b>MOREIRA, Matheus Trevisan</b> ; MORAES, FERNANDO GEHM ; CALAZANS, NEY LAERT VILAR . BAT-Hermes: A transition-signaling bundled-data NoC router. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/lascas.2015.7250444" target="_blank"></a>HECK, GUILHERME ; HECK, LEANDRO S. ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . A digitally controlled oscillator for fine-grained local clock generators in MPSoCs. In: 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS 2015), 2015, Montevideo. 2015 IEEE 6th Latin American Symposium on Circuits &amp; Systems (LASCAS). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2015.13" target="_blank"></a>HAND, DYLAN ; <b>MOREIRA, Matheus Trevisan</b> ; HUANG, HSIN-HO ; CHEN, DANLEI ; BUTZKE, FREDERICO ; LI, ZHICHAO ; GIBILUKA, MATHEUS ; BREUER, MELVIN ; CALAZANS, NEY LAERT VILAR ; BEEREL, PETER A. . Blade -- A Timing Violation Resilient Asynchronous Template. In: 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems. p. 21. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2015.18" target="_blank"></a>HAND, DYLAN ; HUANG, HSIN-HO ; CHENG, BENMAO ; ZHANG, YANG ; <b>MOREIRA, Matheus Trevisan</b> ; BREUER, MELVIN ; CALAZANS, NEY LAERT VILAR ; BEEREL, PETER A. . Performance Optimization and Analysis of Blade Designs under Delay Variability. In: 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems. p. 61. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/async.2015.28" target="_blank"></a>ZHANG, YANG ; HECK, LEANDRO S. ; <b>MOREIRA, Matheus T.</b> ; ZAR, DAVID ; BREUER, MELVIN ; CALAZANS, NEY L.V. ; BEEREL, PETER A. . Design and Analysis of Testable Mutual Exclusion Elements. In: 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2015, Mountain View. 2015 21st IEEE International Symposium on Asynchronous Circuits and Systems. p. 124. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/isvlsi.2015.113" target="_blank"></a>SINGHVI, AJAY ; <b>MOREIRA, Matheus T.</b> ; TADROS, RAMY N. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; BEEREL, PETER A. . A Fine-Grained, Uniform, Energy-Efficient Delay Element for FD-SOI Technologies. In: 2015 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2015, Montpellier. 2015 IEEE Computer Society Annual Symposium on VLSI. p. 27. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SMANIOTTO, GGustavo Smaniotto. ; <b>MOREIRA, Matheus Trevisan</b> ; ZIESEMER JR., A. ; MARQUES, F. S. ; Leomar da Rosa Jr . Implementing Transistor Folding Technique in ASTRAN CAD Tool. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. SIM, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Walter Lau Neto ; JURACY, L. ; KUENTZER, F. A. ; <b>TREVISAN, MATHEUS</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">Amory A.</a> . Design Flow for Retiming: A Case Study on a Cryptographic Core. In: Simpósio Sul de Microeletrônica, 2015, Santa Maria. SIM, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>29. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2800986.2800999" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> ; <b>MOREIRA, Matheus T.</b> . SDDS-NCL Design. In: the 28th Symposium, 2015, Salvador. Proceedings of the 28th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;15, 2015. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>30. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/dsd.2015.104" target="_blank"></a>GIBILUKA, MATHEUS ; <b>MOREIRA, Matheus Trevisan</b> ; CALAZANS, NEY LAERT VILAR . A Bundled-Data Asynchronous Circuit Synthesis Flow Using a Commercial EDA Framework. In: 2015 Euromicro Conference on Digital System Design (DSD), 2015, Madeira. 2015 Euromicro Conference on Digital System Design. p. 79. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>31. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2014.6783394" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; PONTES, JULIAN J. H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Tradeoffs between RTO and RTZ in WCHB QDI asynchronous design. In: 2014 15th International Symposium on Quality Electronic Design (ISQED), 2014, Santa Clara. Fifteenth International Symposium on Quality Electronic Design. p. 692. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>32. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2014.6820314" target="_blank"></a>ZIESEMER, ADRIEL ; REIS, RICARDO ; <b>MOREIRA, Matheus T.</b> ; ARENDT, MICHEL E. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Automatic layout synthesis with ASTRAN applied to asynchronous cells. In: 2014 IEEE 5th Latin American Symposium on Circuits and Systems (LASCAS), 2014, Santiago. 2014 IEEE 5th Latin American Symposium on Circuits and Systems. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>33. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LATW.2014.6841925" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; HECK, G. ; <b>MOREIRA, Matheus</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Schmitt Trigger on Output Inverters of NCL Gates for Soft Error Hardening: is it Enough?. In: IEEE Latin-American Test Workshop, 2014, Fortaleza. LATW, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>34. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2591513.2591531" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; GUAZZELLI, RICARDO AQUINO ; HECK, GUILHERME ; CALAZANS, NEY LAERT VILAR . Hardening QDI circuits against transient faults using delay-insensitive maxterm synthesis. In: the 24th edition of the great lakes symposium, 2014, Houston. Proceedings of the 24th edition of the great lakes symposium on VLSI - GLSVLSI &apos;14. New York: ACM Press. p. 3. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>35. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2591513.2591577" target="_blank"></a>ZIESEMER, ADRIEL ; REIS, RICARDO ; <b>MOREIRA, Matheus T.</b> ; ARENDT, MICHEL E. ; CALAZANS, NEY L.V. . A design flow for physical synthesis of digital cells with ASTRAN. In: the 24th edition of the great lakes symposium, 2014, Houston. Proceedings of the 24th edition of the great lakes symposium on VLSI - GLSVLSI &apos;14. p. 245. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>36. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2014.15" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; MARTINS, M. ; NEUTZLER, A. ; REIS, A. ; RIBAS, R. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Semi-custom NCL Design with Commercial EDA Frameworks: Is it Possible?. In: International Symposium on Asynchronous Circuits and Systems, 2014, Potsdam. ASYNC, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>37. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ASYNC.2014.20" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; ARENDT, MICHEL EVANDRO ; GUAZZELLI, RICARDO AQUINO ; CALAZANS, NEY LAERT VILAR . A New CMOS Topology for Low-Voltage Null Convention Logic Gates Design. In: 2014 20th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC), 2014, Potsdam. 2014 20th IEEE International Symposium on Asynchronous Circuits and Systems. p. 93. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>38. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1145/2660540.2660984" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">TREVISAN, MATHEUS</a></b>; ARENDT, MICHEL ; ZIESEMER, ADRIEL ; REIS, RICARDO ; CALAZANS, NEY LAERT VILAR . Automated Synthesis of Cell Libraries for Asynchronous Circuits. In: the 27th Symposium, 2014, Aracaju. Proceedings of the 27th Symposium on Integrated Circuits and Systems Design - SBCCI &apos;14. New York: ACM Press. p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>39. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/VLSI-SoC.2014.7004169" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Advances on the state of the art in QDI design. In: 2014 22nd International Conference on Very Large Scale Integration (VLSISoC), 2014, Playa del Carmen. 2014 22nd International Conference on Very Large Scale Integration (VLSI-SoC). p. 163. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>40. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/LASCAS.2013.6519002" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; OLIVEIRA, CARLOS H. M. ; PORTO, RICARDO C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Design of NCL gates with the ASCEnD flow. In: 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS), 2013, Cusco. 2013 IEEE 4th Latin American Symposium on Circuits and Systems (LASCAS). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>41. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; OLIVEIRA, C. H. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . ASCEnD: A Standard Cell Library for Semi-Custom Asynchronous Design. In: Simpósio Sul de Microeletrônica, 2013, Porto Alegre. SIM'13, 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>42. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">HECK, G. ; HECK, L. ; <b>MOREIRA, Matheus</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . A FIne-Grain Local Clock Generator Architecture to Enable Dynamic Frequency Scaling in MPSoCs. In: Simpósio Sul de Microeletrônica, 2013. SIM'13. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>43. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DSD.2013.105" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; OLIVEIRA, CARLOS HENRIQUE MENEZES ; CALAZANS, NEY LAERT VILAR ; OST, LUCIANO COPELLO . LiChEn: Automated Electrical Characterization of Asynchronous Standard Cell Libraries. In: 2013 Euromicro Conference on Digital System Design (DSD), 2013, Los Alamitos. 2013 Euromicro Conference on Digital System Design. p. 933. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>44. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2013.6654647" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; CALAZANS, NEY LAERT VILAR . Design of standard-cell libraries for asynchronous circuits with the ASCEnD flow. In: 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI), 2013, Natal. 2013 IEEE Computer Society Annual Symposium on VLSI (ISVLSI). p. 217. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>45. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2013.6644891" target="_blank"></a>GHIDINI, YAN ; <b>MOREIRA, Matheus</b> ; BRAHM, LUCAS ; WEBBER, THAIS ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, CESAR</a> . Lasio 3D NoC vertical links serialization: Evaluation of latency and buffer occupancy. In: 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI), 2013, Curitiba. 2013 26th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>46. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/MWSCAS.2013.6674779" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; OLIVEIRA, CARLOS H. M. ; PORTO, RICARDO C. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . NCL+: Return-to-one Null Convention Logic. In: 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS), 2013, Columbus. 2013 IEEE 56th International Midwest Symposium on Circuits and Systems (MWSCAS). p. 836. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>47. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/RSP.2013.6683956" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; MAGALHAES, FELIPE G. ; GIBILUKA, MATHEUS ; HESSEL, FABIANO P. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . BaBaNoC: An asynchronous network-on-chip described in Balsa. In: 2013 International Symposium on Rapid System Prototyping (RSP), 2013, Montreal. 2013 International Symposium on Rapid System Prototyping (RSP). p. 37. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>48. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/DFT.2013.6653608" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; OLIVEIRA, BRUNO S. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Charge sharing aware NCL gates design. In: 2013 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS), 2013, New York City. 2013 IEEE International Symposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems (DFTS). p. 212. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>49. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISSoC.2013.6675278" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">AMORY, ALEXANDRE</a> ; <b>MOREIRA, Matheus</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; LAZZARI, CRISTIANO ; LUBASZEWSKI, MARCELO S. . Evaluating the scalability of test buses. In: 2013 International Symposium on SystemonChip (SoC), 2013, Tampere. 2013 International Symposium on System on Chip (SoC). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>50. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICCD.2013.6657061" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>; LAERT VILAR CALAZANS, NEY . Voltage scaling on C-elements: A speed, power and energy efficiency analysis. In: 2013 IEEE 31st International Conference on Computer Design (ICCD), 2013, Asheville. 2013 IEEE 31st International Conference on Computer Design (ICCD). p. 329. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>51. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Comparing Two Asynchronous IC Design Flows. In: Simpósio Sul de Microeletrônica, 2012, Ijuí. SIM, 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>52. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISQED.2012.6187530" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . Impact of C-elements in asynchronous circuits. In: 2012 13th International Symposium on Quality Electronic Design (ISQED), 2012, Santa Clara. Thirteenth International Symposium on Quality Electronic Design (ISQED), 2012. p. 437. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>53. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SBCCI.2012.6344444" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Return-to-one protocol for reducing static power in C-elements of QDI circuits employing m-of-n codes. In: 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI), 2012, Brasilia. 2012 25th Symposium on Integrated Circuits and Systems Design (SBCCI). p. 1. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>54. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463637" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Return-to-One DIMS logic on 4-phase m-of-n asynchronous circuits. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. p. 669. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>55. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463758" target="_blank"></a><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <b>MOREIRA, Matheus</b> ; LUCAS, CARLO ; CORREA, DAIRAN ; CARDOSO, DOUGLAS ; MAGNAGUAGNO, MAURICIO ; CASTILHOS, GUILHERME ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . A generic FPGA emulation framework. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012), 2012. p. 233. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>56. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2012.6463680" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Electrical characterization of a C-Element with LiChEn. In: 2012 19th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2012), 2012, Seville. 2012 19th IEEE International Conference on Electronics, Circuits, and Systems (ICECS 2012). p. 583. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>57. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">
		<img src="images/curriculo/ico_relevante.gif" style='icone-relevancia' />
		<a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2011.6085103" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; PONTES, JULIAN ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . A 65nm standard cell set and flow dedicated to automated asynchronous circuits design. In: 2011 IEEE 24th International SOC Conference (SOCC), 2011, Taipei. 2011 IEEE International SOC Conference. p. 99. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>58. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ICECS.2011.6122210" target="_blank"></a><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; PONTES, JULIAN ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . Adapting a C-element design flow for low power. In: 2011 18th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2011), 2011, Beirut. 2011 18th IEEE International Conference on Electronics, Circuits, and Systems, 2011. p. 45. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>59. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, J. J. H.</a> ; <b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Hermes-A - An Asynchronous NoC Router with Distributed Routing. In: International Workshop on Power and Timing Modeling, Optimization and Simulation, 2010, Grenoble. PATMOS, 2010. p. 150-159. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>60. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/SOCC.2010.5784676" target="_blank"></a>PONTES, JULIAN J. H. ; <b>MOREIRA, Matheus T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO G.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Hermes-AA: A 65nm asynchronous NoC router with adaptive routing. In: 2010 IEEE International SOC Conference (SOCC), 2010, Las Vegas. 23rd IEEE International SOC Conference, 2010. p. 493. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>61. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="icone-producao icone-doi" href="http://dx.doi.org/10.1109/ISVLSI.2008.90" target="_blank"></a>PONTES, JULIAN ; <b>MOREIRA, Matheus</b> ; SOARES, RAFAEL ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . Hermes-GLP: A GALS Network on Chip Router with Power Control Techniques. In: <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>, 2008, Montpellier. <![CDATA[2008 IEEE Computer Society Annual Symposium on VLSI]]>, 2008. p. 347. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosPublicadosAnaisCongresso"></a>Resumos expandidos publicados em anais de congressos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">KUENTZER, F. A. ; JURACY, L. ; <b>MOREIRA, Matheus Trevisan</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">Amory A.</a> . Delay Lines Test Method for The Blade Template. In: International Symposium on Asynchronous Circuits and Systems, 2019. ASYNC19, 2019. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Meng, C. ; Dylan Hand ; Huang, Ho ; <b>MOREIRA, M. T.</b> ; BEEREL, P. A. . Stochastic Analysis of Replay-Based Resilient Architectures. In: Design Automation Conference, 2015, San Francisco. DAC Work in Progress, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SMANIOTTO, G. H. ; <b>MOREIRA, M. T.</b> ; ZIESEMER, ADRIEL ; MARQUES, F. S. ; ROSA JR, L. S. . Improving Transistor Folding Technique in ASTRAN CAD Tool. In: Chip in Bahia, 2015, Salvador. Microelectronics Students Forum, 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, R. A. L. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Automated Synthesis of Cell Libraries for Semi-Custom Asynchronous Design. In: International Symposium on Asynchronous Circuits and Systems, 2014, Potsdam. ASYNC Fresh Ideas, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">BUTZKE F. ; MYERS C. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> . QDI Logic for Signaling Data Validity in Bundled-Data Design: A Kogge-Stone Case Study. In: International Symposium on Asynchronous Circuits and Systems, 2014, Potsdam. ASYNC Fresh Ideas, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Quasi-Delay-Insensitive Return-to-One Design. In: Design, Automation & Test in Europe, 2014, Dresden. DATE Ph.D. Forum, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Synthesis of QDI Circuits with NCL and NCL+. In: International Conference on Computer-Aided Design, 2014, San Jose. ICCAD Student Research Competition, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, Bruno</a> ; OLIVEIRA, C. H. ; Ricardo Guazzelli ; MEDEIROS, G. ; ARENDT, M. E. ; ZIESEMER JR., A. ; REIS, R. A. L. ; CALAZANS, N. L. V. . ASCEnD: Automated Asynchronous Cell Libraries Design. In: Design Automation Conference, 2014, San Francisco. SIGDA University Booth at DAC 2014, 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SOUZA, Y. G. ; <b>MOREIRA, M. T.</b> ; WEBBER, T. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C. A. M.</a> . TSV Multiplexing: A 3D NoC Occupancy Analysis. In: Date - Design, Automation, and Test in Europe, 2013, Grenoble. Workshop on 3D Integration - Applications, Technology, Architecture, Design, Automation, and Test, 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">TROJAN, G. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Implementação de Algoritmos de Criptografia em Hardware Síncrono. In: XIII Salão de Iniciação Científica da PUCRS, 2012, Porto Alegre. XIII SIC, 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">OLIVEIRA, C. H. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Adaptação do fluxo ASCEnD para multi-tecnologias. In: XIII Salão de Iniciação Científica da PUCRS, 2012, Porto Alegre. XIII SIC, 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, J. J. H.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Projeto de Sistemas Digitais utilizando a Metodologia GALS. In: VIII Salão de Iniciação Científica da PUCRS, 2007, Porto Alegre. VIII SIC, 2007. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ApresentacoesTrabalho"></a>Apresentações de Trabalho</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>. Projeto de circuitos assíncronos utilizando o Framework Balsa. 2012. (Apresentação de Trabalho/Outra). </div>
</div>
<br class="clear">
<a name="ProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Produção técnica</b>
</div>
<div class="cita-artigos">
<b><a name="SoftwareSemPatente"></a>Programas de computador sem registro</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SANTOS, R. B. ; <b>MOREIRA, M. T.</b> . Static Noise Margin Estimation Tool (SET). 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. LiChEn. 2012. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. RoGen. 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. CeS. 2010. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Sticky. 2010. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="ProdutosTecnologicos"></a>Produtos tecnológicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN FILHO, S. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; BORTOLON, F. T. ; GIBILUKA, MATHEUS ; HECK, L. ; HESSEL, FABIANO P. ; CALAZANS, N. L. V. . C-SoC. 2016. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN FILHO, S. ; <b>MOREIRA, Matheus Trevisan</b> ; HECK, L. ; HESSEL, FABIANO P. ; CALAZANS, N. L. V. . S-SoC. 2015. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b><a name="TrabalhosTecnicos"></a>Trabalhos técnicos</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Proposal of an Exploration of Asynchronous Circuits Templates and their Applications. 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; HECK, LEANDRO S. ; HECK, G. ; GIBILUKA, MATHEUS ; CALAZANS, N. L. V. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">MORAES, FERNANDO</a> . The YeAH NoC Router. 2014. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4701534141479314" target="_blank">MAGALHÃES F. G.</a> ; GIBILUKA M. ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/4842733764531027" target="_blank">HESSEL F. P.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY L. V.</a> . Power-Efficient Clockless Intrachip Communication Design with an Integrated High to Low Level Flow based on the Balsa Framework. 2013. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2158664752455893" target="_blank">OLIVEIRA, B. S.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3818048135936919" target="_blank">PONTES, J. J. H.</a> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a> . Automated versus Manual Design of Asynchronous Circuits in DSM Technologies. 2011. </div>
</div>
<br class="clear">
<a name="DemaisProducaoTecnica"></a><br class="clear" /><div class="inst_back">
<b>Demais tipos de produção técnica</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Transactions on Computer-Aided Design of Integrated Circuits and Systems. 2016.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. International Symposium on Asynchronous Circuits and Systems. 2015.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Latin American Symposium on Circuits and Systems. 2015.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Simpósio Sul de Microeletrônica. 2015.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Symposium on Integrated Circuits and Systems. 2015.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>. IEEE Transactions on Circuits and Systems II. 2015.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus T.</a></b>. Latin American Symposium on Circuits and Systems. 2014.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. International Symposium on Asynchronous Circuits and Systems. 2014.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a></b>. Simpósio Sul de Microeletrônica. 2014.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Symposium on Integrated Circuits and Systems. 2014.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>. International Symposium on Asynchronous Circuits and Systems. 2013.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus Trevisan</a></b>. Fourth Latin American Symposium on Circuits and Systems. 2013.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. IEEE Computer Society Anual Symposium on VLSI. 2013.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. The Arabian Journal for Science and Engineering. 2013.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, Matheus</a></b>. Simpósio Sul de Microeletrônica. 2013.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. International Symposium on Asynchronous Circuits and Systems. 2012.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. International Symposium on Networks-on-Chip. 2012.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. Symposium on Integrated Circuits and Systems Design. 2012.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. International Journal of Embedded and Real-Time Communication Systems. 2012.
							(Reviewer).
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>. 4th IEEE Latin American Symposium on Circuits and Systems. 2012.
							(Reviewer).
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PatentesRegistros">
<h1>Patentes e registros</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Patente"></a><br class="clear" /><div class="inst_back">
<b>Patente</b>
</div><br/><div class='status-patente'>A Confirmação do status de um pedido de patentes poderá ser solicitada à Diretoria de Patentes (DIRPA) por meio de uma Certidão de atos relativos aos processos</div><div style='clear:both'></div><a name="patente"></a>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><span title="Clique aqui para visualizar as informações da patente no site do INPI" class="ajaxINPI tooltip" data-param="codigoRegistro=BR1020180023063&idCNPq=3487439989692887&sequencial=172">&nbsp;</span><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">CALAZANS, NEY</a> ; NETO, WALTER LAU . Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono. 
						2018, 
						Brasil. <br>
                Patente:
                Privilégio de Inovação.
            Número do registro: BR1020180023063, título: "Circuito Digital Assíncrono e Método de Transferência e Processamento de Dados em Circuito Digital Assíncrono" , Instituição de registro: INPI - Instituto Nacional da Propriedade Industrial.          
        Depósito: 02/02/2018</div>
</div>
<br class="clear">
<a name="ProgramaComputador"></a><br class="clear" /><div class="inst_back">
<b>Programa de computador</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Dylan Hand ; <b>MOREIRA, M. T.</b> ; Huang, Ho ; BUTZKE F. ; Gibiluka, M. ; KATZIN, A. ; BAI, F. ; CHANG, H. ; Chen, D. ; Li, Z. ; LIU, Z. ; LU, L. ; WANG, G. . Blade Design Flow. 2014. <br>
                Patente:
                Programa de Computador.
            Número do registro: D2015-0084, data de registro: 
                    10/11/2014, título: "Blade Design Flow" , Instituição de registro: USC Stevens Center for Innovation.          
        </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Bancas">
<h1>Bancas</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoBancasTrabalho"></a><br class="clear" /><div class="inst_back">
<b>Participação em bancas de trabalhos de conclusão</b>
</div>
<div class="cita-artigos">
<b>Mestrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Gibiluka, M.; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a>; E. Moreno; <b>MOREIRA, M. T.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a>.  Participação em banca de Matheus Gibiluka. ANALYSIS OF VOLTAGE SCALING EFFECTS IN THE DESIGN OF RESILIENT CIRCUITS. 2016. Dissertação (Mestrado em Ciência da Computação) - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="cita-artigos">
<b>Trabalhos de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">MORAES, Fernando Gehm; <b>MOREIRA, M. T.</b>; JOHANN FILHO, S..  Participação em banca de Felipe Todeschini Bortolon.Development of MPSoCs Management Systems in Modern FPGAs.
							2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b>MOREIRA, M. T.</b>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3309342336039521" target="_blank">Calazans, N. L. V.</a>; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2509301929350826" target="_blank">Moraes, F. G.</a>.  Participação em banca de Ernani Vinicius Thum.COMUNICAÇÃO DE ALTO DESEMPENHO EM DISPOSITIVOS FPGAS ATRAVÉS DE INTERFACES ÓPTICAS.
							2015. Trabalho de Conclusão de Curso (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/2609000874577720" target="_blank">Amory A.</a>; <b>MOREIRA, M. T.</b>; E. Moreno.  Participação em banca de Fernando da Silva Nos.Uma Proposta de Infraestrutura Visando Contextualização de Eventos Hospitalares Explorando Recursos de IOT.
							2015. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">R. Fernandes; R. Cataldo; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C. A. M.</a>; A. Benso; E. Moreno; <b>MOREIRA, M. T.</b>.  Participação em banca de Ramon Fernandes e Rodrigo Cataldo.Otimização Topológica em NoCs Malha 3D: Minimização de Latência e Área.
							2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/8611020242763828" target="_blank">MARCON, C. A. M.</a>; <b>MOREIRA, M. T.</b>.  Participação em banca de Alexandre de Fraga Collioni.Investigação, Implementação e Avaliação de Mecanismos de Controle de Voo de um Quadrotor.
							2013. Trabalho de Conclusão de Curso (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. </div>
</div>
<br class="clear"><br class="clear" /></div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Eventos">
<h1>Eventos</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ParticipacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Participação em eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Asynchronous Circuits and Systems.
							2017. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Asynchronous Circuits and Systems.
							2016. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Simpósio Sul de Microeletrônica.
							2016. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Chip in Bahia.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Asynchronous Circuits and Systems.
							2015. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">SEMI South America Semiconductor Strategy Summit. 2015. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design, Automation & Test in Europe. Quasi-Delay-Insensitive Return-to-One Design. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>8. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Design Automation Conference. University Booth - ASCEnD: Automated Asynchronous Cell Libraries Design. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>9. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Great Lakes Symposium on VLSI.Hardening QDI Circuits Against Transient Faults Using Delay-Insensitive Maxterm Synthesis.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>10. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IFIP/IEEE International Conference on Very Large Scale Integration (VLSI-SoC). Advances on the State of the Art in QDI Design. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>11. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Conference on Computer-Aided Design. Synthesis of QDI Circuits with NCL and NCL+. 2014. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>12. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Asynchronous Circuits and Systems.A New CMOS Topology for Low-Voltage Null Convention Logic Gates Design.
							2014. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>13. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Forum Internacional de Software Livre. 2013. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>14. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Fourth Latin American Symposium on Circuits and Systems, 2013.Design of NCL Gates with the ASCEnD Flow.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>15. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE Computer Society Annual Symposium on VLSI.Design of Standard-Cell Libraries for Asynchronous Circuits with the ASCEnD Flow.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>16. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Simpósio Sul de Microeletrônica.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>17. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design.Evaluation of Latency and Buffer Occupancy on 3D Mesh NoC with TSV Multiplexing.
							2013. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>18. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Synopsys International Microelectronics Olympiad of Armenia. Synopsys International Microelectronics Olympiad of Armenia. 2013. (Olimpíada). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>19. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEE International Conference on Electronics, Circuits, and Systems. Electrical Characterization of a C-Element with LiChEn. 2012. (Congresso). </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>20. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">IEEEXtreme Programming Competition 6.0.PUCRS. 2012. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>21. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">International Symposium on Quality Electronic Design.Impact of C-Elements in Asynchronous Circuits.
							2012. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>22. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Simpósio Sul de Microeletrônica.Comparing Two Asynchronous IC Design Flows. 2012. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>23. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Symposium on Integrated Circuits and Systems Design.Return-to-One Protocol for Reducing Static Power in QDI Circuits Employing m-of-n Codes.
							2012. (Simpósio). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>24. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Workshop Inovações Tecnológicas para Integração em Hardware. 2012. (Oficina). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>25. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">XIII Salão de Iniciação Científica da PUCRS. 2012. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>26. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">DAAD: 2nd Advanced Microsystems Technologies for Sensor Applications. 2011. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>27. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Simpósio Sul de Microeletrônica. 2010. (Outra). 
					</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>28. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">VIII Salão de Iniciação Científica da PUCRS.Projeto de Sistemas Digitais utilizando a Metodologia GALS. 2007. (Outra). 
					</div>
</div>
<br class="clear">
</div>
<a name="OrganizacaoEventos"></a><br class="clear" /><div class="inst_back">
<b>Organização de eventos, congressos, exposições e feiras</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5"><b><a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3487439989692887" target="_blank">MOREIRA, M. T.</a></b>; BEEREL, P. A. . 23rd IEEE International Symposium on Asynchronous Circuits and Systems. 2017. (Congresso). </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="Orientacoes">
<h1>Orienta&ccedil;&otilde;es</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="Orientacoesconcluidas"></a><br class="clear" /><div class="inst_back">
<b>Orientações e supervisões concluídas</b>
</div>
<div class="cita-artigos">
<b>Trabalho de conclusão de curso de graduação</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Rafael Bittencourt dos Santos.
							SET: Uma Gerramenta para Estimar Margens de Ruído em Bibliotecas de Células.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Leonardo Rezende Juracy.
							Projeto de uma Célula Latch Testável.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>3. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Juliano de Oliveira Duarte.
							Gerenciamento de Recursos em GRID Computacional com SGE.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Ciência da Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>4. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Carlos Henrique Menezes Oliveira.
							ASCEnD-FreePDK45: Projeto e Implementação de uma Biblioteca de Células Aberta para Circuitos Assíncronos.
							2015.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>5. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Ricardo Aquino Guazzelli.
							VOLTAGE SCALING EFFECTS ON NCL CELLS: Analysis and Characterization.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>6. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Guilherme Espindola Medeiros.
							Evolução da Ferramenta LiChEn de Caracterização de Células para Projeto de Circuitos Assíncronos.
							2014.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>7. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Matheus Gibiluka.
							Design and Implementation of an Asynchronous NoC Router Using a Transition-Signaling Bundled-Data Protocol.
							2013.
							Trabalho de Conclusão de Curso. (Graduação em Engenharia de Computação)  - Pontifícia Universidade Católica do Rio Grande do Sul. Orientador: Matheus Trevisan Moreira.
						</div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><div class="title-wrapper">
<a name="PotencialInovacao">
<h1>Inova&ccedil;&atilde;o</h1>
</a>
<hr class="separator">
<div class="layout-cell layout-cell-12 data-cell">
<a name="ProgramaComputadorRegistradoPI"></a><br class="clear" /><div class="inst_back">
<b>Programa de computador registrado</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">Dylan Hand ; <b>MOREIRA, M. T.</b> ; Huang, Ho ; BUTZKE F. ; Gibiluka, M. ; KATZIN, A. ; BAI, F. ; CHANG, H. ; Chen, D. ; Li, Z. ; LIU, Z. ; LU, L. ; WANG, G. . Blade Design Flow. 2014. <br>
                Patente:
                Programa de Computador.
            Número do registro: D2015-0084, data de registro: 
                    10/11/2014, título: "Blade Design Flow" , Instituição de registro: USC Stevens Center for Innovation.          
        </div>
</div>
<br class="clear">
<a name="ProtudoTecnologicoPI"></a><br class="clear" /><div class="inst_back">
<b>Produto tecnológico</b>
</div>
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>1. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN FILHO, S. ; <b>MOREIRA, Matheus Trevisan</b> ; HECK, L. ; HESSEL, FABIANO P. ; CALAZANS, N. L. V. . S-SoC. 2015. </div>
</div>
<br class="clear">
<div class="layout-cell layout-cell-1 text-align-right">
<div class="layout-cell-pad-5 text-align-right">
<b>2. </b>
</div>
</div>
<div class="layout-cell layout-cell-11">
<div class="layout-cell-pad-5">JOHANN FILHO, S. ; <b>MOREIRA, M. T.</b> ; <a class="tooltip" title="Clique para visualizar o currículo" href="http://lattes.cnpq.br/3101303155299978" target="_blank">GUAZZELLI, RICARDO A.</a> ; BORTOLON, F. T. ; GIBILUKA, MATHEUS ; HECK, L. ; HESSEL, FABIANO P. ; CALAZANS, N. L. V. . C-SoC. 2016. </div>
</div>
<br class="clear">
</div><br class="clear" /></div><br class="clear" /><br class="clear" /><div class="rodape-cv">P&aacute;gina gerada pelo Sistema Curr&iacute;culo Lattes em 05/09/2019 &agrave;s 1:39:46</div><br class="clear" /><div class="control-bar-wrapper"><a href="download.do?metodo=apresentar&amp;idcnpq=3487439989692887" target="_blank" class="button"><span class="mini-ico mini-ico-down"></span>Baixar Currículo</a><a class="button" href="javascript:window.print()"><span class="mini-ico mini-ico-list"></span>Imprimir Curr&iacute;culo</a>
</div><br class="clear" /></div>
</div>
</div>
</div>
</div>
<div class="to-top-bar" id="toTop">
<a href="javascript:void(0)" class="topo-width center">
<div class="id-orgao">
<span>CNPq</span> | Uma ag&ecirc;ncia do Minist&eacute;rio da Ci&ecirc;ncia, Tecnologia e Inova&ccedil;&atilde;o</div>
</a>
</div>
</BODY>
</HTML>
