# 组成原理课程第<span style="display: inline-block; min-width: 30px; border-bottom: 1px solid black;">一</span>次实验报告

# 实验名称：<span style="display: inline-block; min-width: 200px; border-bottom: 1px solid black;">数据运算：定点加法扩展</span>

<center>
学号：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">2210556</span>
&emsp;&emsp;&emsp;
姓名：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">廖望</span>
&emsp;&emsp;&emsp;
班次：<span style="display: inline-block; min-width: 100px; border-bottom: 1px solid black;">张金</span>
</center>

## 一、实验目的

1. 掌握实验平台的基本操作流程和使用方法
2. 深入理解实验箱的开发流程与功能实现
3. 掌握加法器的工作机制与设计思路
4. 熟悉Verilog硬件描述语言的基本语法与应用
5. 为构建完整CPU系统打下基础

## 二、实验内容说明

本次实验主要包含两个部分:
1. 通过Vivado开发环境进行硬件电路设计,重点掌握工程创建、模块设计、电路实现等关键步骤
2. 在原有加法器基础上进行功能扩展,实现4个32位数的并行加法运算

## 三、实验原理图

根据实验需求,设计了如下系统架构:

![](pic/原理.jpg)

系统采用4路32位输入设计,需要2位进位信号(`cin`和`cin1`)分别连接实验箱的2、4端口。输出包含2位进位标志(`cout`和`cout1`)。输入选择通过`sel`和`sel1`信号控制(对应实验箱1、3端口)。两个二进制选择信号组合后可选择4个输入通道。核心运算由`adder.v`完成,`adder_display.v`负责外围控制与显示功能。

## 四、实验步骤

### 1.加法器核心模块开发

#### 模块功能

扩展原有双操作数加法器,实现4个32位数并行加法。新设计采用双进位输入输出机制,提升了运算能力。

#### 主要代码改进

扩展输入通道

```verilog
input  [31:0] operand1,
input  [31:0] operand2,
input  [31:0] operand3,
input  [31:0] operand4,
```

双进位设计

```verilog
input         cin,
input         cin1,
```

双进位输出

```verilog
output        cout,
output        cout1
```

优化计算逻辑

```verilog
assign {cout,result} = operand1 + operand2 + operand3 + operand4 + cin + 2*cin1;
```

### 2.adder_display模块的实现

#### 模块功能

`adder_display`是外围模块，调用`adder32.v`和触摸屏模块，以便在板上获得实验结果。

#### 主要代码修改

修改`input_sel`和`input_sel1`，用于选择加数。

```verilog
    input input_sel, 
    input input_sel1,
```

修改进位和LED灯显示。

```verilog
    input sw_cin,
    input sw_cin1,
    output led_cout,
    output led_cout1,
```

修改加法模块调用，增加`operand`和`cin`、`cout`数量。

```verilog
    reg  [31:0] adder_operand1;
    reg  [31:0] adder_operand2;
    reg  [31:0] adder_operand3;
    reg  [31:0] adder_operand4;
    wire        adder_cin;
    wire        addr_cin1;
    wire [31:0] adder_result;
    wire        adder_cout;
    wire        adder_cout1;
    adder32 adder_module(
        .operand1(adder_operand1),
        .operand2(adder_operand2),
        .operand3(adder_operand3),
        .operand4(adder_operand4),
        .cin     (adder_cin),
        .cin1    (adder_cin1),
        .result  (adder_result),
        .cout    (adder_cout),
        .cout1   (adder_cout1)
    );
    assign adder_cin = sw_cin;
    assign adder_cin1 = sw_cin1;
    assign led_cout  = adder_cout;
    assign led_cout1 = adder_cout1;
```

修改数的输入，使用`sel`和`sel1`选择加数。

```verilog
    always @(posedge clk)
    begin
        if (!resetn)
        begin
            adder_operand1 <= 32'd0;
        end
        else if (input_valid && !input_sel && !input_sel1)
        begin
            adder_operand1 <= input_value;
        end
    end
```

修改触摸屏输出模块，增加加数显示。

```verilog
    6'd3 :
    begin
        display_valid <= 1'b1;
        display_name  <= "ADD_3";
        display_value <= adder_operand3;
    end
    6'd4 :
    begin
        display_valid <= 1'b1;
        display_name  <= "ADD_4";
        display_value <= adder_operand4;
    end
```

### 3.testbench模块的实现

#### 模块功能

用于功能仿真，检验功能正确性，定位错误位置。将输入激励由2个改为4个，进位信号由1个改为2个。

#### 主要代码修改

修改输入寄存器为4个，进位输入寄存器为2个，输出`cout`为2个。

```verilog
    reg [31:0] operand1;
    reg [31:0] operand2;
    reg [31:0] operand3;
    reg [31:0] operand4;
    reg cin;
    reg cin1;
    
    wire [31:0] result;
    wire cout;
    wire cout1;
```

修改`uut`模块，调整输入、进位输入与输出的个数。

```verilog
    adder32 uut (
        .operand1(operand1), 
        .operand2(operand2), 
        .operand3(operand3),
        .operand4(operand4),
        .cin(cin), 
        .cin1(cin1),
        .result(result), 
        .cout(cout),
        .cout1(cout1)
    );
```

修改初始输入个数，从2改为4，实现初始四输入。修改`cin`个数，修改后期随机生成模拟变量个数，实现模拟仿真功能。

```verilog
    initial begin

        operand1 = 0;
        operand2 = 0;
        operand3 = 0;
        operand4 = 0;
        cin = 0;
        cin1= 0;
        
        #100;
    end
    always #10 operand1 = $random;  
    always #10 operand2 = $random;  
    always #10 operand3 = $random;
    always #10 operand4 = $random;
    always #10 cin = {$random} % 2; 
    always #10 cin1 = {$random} % 2;
```

### 4.mycons模块的实现

#### 模块功能

约束文件，添加引脚绑定，使实验箱引脚与功能联系。

#### 主要代码修改

修改LED灯输出，分别对应相应引脚。

```verilog
set_property PACKAGE_PIN H7   [get_ports led_cout]
set_property PACKAGE_PIN D5   [get_ports led_cout1]
```

修改`sel`和`cin`引脚，分别对应实验箱1-4开关，通过开关切换实现加数选择与进位输入。

```verilog
set_property PACKAGE_PIN AC21 [get_ports input_sel]
set_property PACKAGE_PIN AC22 [get_ports input_sel1]
set_property PACKAGE_PIN AD24 [get_ports sw_cin]
set_property PACKAGE_PIN AC23 [get_ports sw_cin1]
```

## 五、实验结果分析

### 1.功能仿真验证

利用Vivado仿真工具验证设计正确性, 随机生成的仿真波形图如下：

![](pic/11f9b0291130742258f5e54b21bfebd.jpg)

计算验证结果是否正确，以第一列数据为例，从最低位开始计算：

```
a+b+6+5=32，进位2，余0；
b+8+a+2+2=33，进位2，余1；
d+0+e+e+2=43，进位2，余b；
4+6+f+1+2=28，进位1，余c；
a+1+d+3+1=28，进位1，余c；
4+a+1+8+1=24，进位1，余8；
d+5+3+2+1=24，进位1，余8；
5+c+d+9+1=40，进位2，余8。
```

观察发现第一列的四个16进制数相加确实是888ccb10，结果正确。

通过多组随机数据的验证，加法器在不同输入组合下均能得到正确结果，验证了设计的正确性。

### 2.硬件功能验证

#### 基础功能测试

测试条件：

- 输入数据：
  - operand1 = FFFFFFFF
  - operand2 = 00007779
  - operand3 = 00000AAA
  - operand4 = 00006A99
- 进位输入：cin = 0, cin1 = 0

测试结果：

```
FFFFFFFF + 00007779 + 00000AAA + 00006A99 = 0000ECBB
```

![](pic/四个数加法.png)

结果分析：

1. 溢出处理正确：四个32位数相加，高位溢出被正确截断
2. LED指示正确：进位标志灯正确显示溢出状态
3. 显示正确：触摸屏正确显示各个操作数和运算结果

#### 进位功能测试

测试条件：

- 输入数据：
  - operand1 = 11111111
  - operand2 = 22222222
  - operand3 = 33333333
  - operand4 = 44444444
- 进位输入：cin = 0, cin1 = 1（cin1进位权值为2）

测试结果：

```
11111111 + 22222222 + 33333333 + 44444444 + 2 = AAAAAAAC
```

![](pic/511e12179174b6f9acca3952ada0e5e.jpg)

结果分析：

1. 进位处理正确：cin1的2倍权值被正确计入结果
2. 多位进位正确：各位相加的进位传递正确
3. 结果显示正确：最终结果AAAAAAAC符合理论计算值

### 3.综合测试结论

1. 功能完整性：成功实现了4个32位数的并行加法运算
2. 进位处理：双进位设计（cin和cin1）工作正常
3. 性能指标：组合逻辑延迟在预期范围内
4. 显示功能：触摸屏交互界面工作正常
5. 可靠性：经过多组数据测试，未发现计算错误

测试结果表明，设计完全满足实验要求，各项功能正常，计算结果准确可靠。

## 六、实验总结

1. 掌握了Vivado开发环境的基本工作流程,包括项目管理、代码编写、功能验证等环节
2. 通过实践加深了对计算机运算系统的理解,特别是加法器的实现原理
3. 熟悉了硬件设计中三类关键文件(设计文件、约束文件、仿真文件)的作用与配置方法
4. 理解了模块化设计思想,掌握了外围模块与核心模块的协同工作机制
5. 成功实现了多位进位的加法器设计,提升了硬件设计能力
6. 克服了开发过程中的各种困难,积累了宝贵的实践经验,为后续实验打下了良好基础 