Fitter report for NIOS2
Thu Apr 23 12:54:46 2020
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. I/O Assignment Warnings
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |NIOS2|NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_e9h1:auto_generated|ALTSYNCRAM
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Routing Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 23 12:54:46 2020       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; NIOS2                                       ;
; Top-level Entity Name              ; NIOS2                                       ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 11,493 / 114,480 ( 10 % )                   ;
;     Total combinational functions  ; 8,715 / 114,480 ( 8 % )                     ;
;     Dedicated logic registers      ; 8,213 / 114,480 ( 7 % )                     ;
; Total registers                    ; 8342                                        ;
; Total pins                         ; 216 / 529 ( 41 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 272,926 / 3,981,312 ( 7 % )                 ;
; Embedded Multiplier 9-bit elements ; 6 / 532 ( 1 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.10        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.0%      ;
;     Processor 3            ;   2.0%      ;
;     Processor 4            ;   1.9%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[0]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[1]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[2]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[3]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[4]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[5]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[6]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|q_b[7]                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                               ; Q                ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_7ph1:auto_generated|q_b[0]                                     ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                                                                                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_7ph1:auto_generated|q_b[1]                                     ; PORTBDATAOUT     ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[12]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                      ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[0]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[1]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[2]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[3]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[4]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[5]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[6]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[7]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[8]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                     ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[9]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[10]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[11]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[12]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[13]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[14]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[15]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[16]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[16]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[17]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[17]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[18]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[18]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[19]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[19]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[20]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[20]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[21]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[21]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[22]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[22]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[23]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[23]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[24]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[24]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[25]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[25]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[26]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[26]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[27]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[27]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[28]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[28]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[29]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[29]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[30]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[30]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[31]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                                                                                                                                    ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_data[31]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_dqm[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[2]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_dqm[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[3]~output                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe                                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                            ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[16]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[16]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[17]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[17]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[18]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[18]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[19]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[19]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[20]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[20]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[21]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[21]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[22]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[22]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[23]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[23]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[24]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[24]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[25]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[25]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[26]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[26]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[27]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[27]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[28]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[28]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[29]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[29]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[30]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[30]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; NIOSII:mysys|NIOSII_sdram:sdram|za_data[31]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[31]~input                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Location                    ;                ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment             ;
; Location                    ;                ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment             ;
; Location                    ;                ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location                    ;                ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location                    ;                ;              ; CLOCK_50         ; PIN_Y2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[0]     ; PIN_R6        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[10]    ; PIN_R5        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[11]    ; PIN_AA5       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[12]    ; PIN_Y7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[1]     ; PIN_V8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[2]     ; PIN_U8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[3]     ; PIN_P1        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[4]     ; PIN_V5        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[5]     ; PIN_W8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[6]     ; PIN_W7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[7]     ; PIN_AA7       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[8]     ; PIN_Y5        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_ADDR[9]     ; PIN_Y6        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_BA[0]       ; PIN_U7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_BA[1]       ; PIN_R4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_CAS_N       ; PIN_V7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_CKE         ; PIN_AA6       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_CLK         ; PIN_AE5       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_CS_N        ; PIN_T4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQM[0]      ; PIN_U2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQM[1]      ; PIN_W4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQM[2]      ; PIN_K8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQM[3]      ; PIN_N8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[0]       ; PIN_W3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[10]      ; PIN_AB1       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[11]      ; PIN_AA3       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[12]      ; PIN_AB2       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[13]      ; PIN_AC1       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[14]      ; PIN_AB3       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[15]      ; PIN_AC2       ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[16]      ; PIN_M8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[17]      ; PIN_L8        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[18]      ; PIN_P2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[19]      ; PIN_N3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[1]       ; PIN_W2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[20]      ; PIN_N4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[21]      ; PIN_M4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[22]      ; PIN_M7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[23]      ; PIN_L7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[24]      ; PIN_U5        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[25]      ; PIN_R7        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[26]      ; PIN_R1        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[27]      ; PIN_R2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[28]      ; PIN_R3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[29]      ; PIN_T3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[2]       ; PIN_V4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[30]      ; PIN_U4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[31]      ; PIN_U1        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[3]       ; PIN_W1        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[4]       ; PIN_V3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[5]       ; PIN_V2        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[6]       ; PIN_V1        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[7]       ; PIN_U3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[8]       ; PIN_Y3        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_DQ[9]       ; PIN_Y4        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_RAS_N       ; PIN_U6        ; QSF Assignment             ;
; Location                    ;                ;              ; DRAM_WE_N        ; PIN_V6        ; QSF Assignment             ;
; Location                    ;                ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location                    ;                ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RESET_N    ; PIN_C19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RESET_N    ; PIN_D22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location                    ;                ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[0]        ; PIN_J10       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[1]        ; PIN_J14       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[2]        ; PIN_H13       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[3]        ; PIN_H14       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[4]        ; PIN_F14       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[5]        ; PIN_E10       ; QSF Assignment             ;
; Location                    ;                ;              ; EXT_IO[6]        ; PIN_D9        ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location                    ;                ;              ; FL_RESET_N       ; PIN_AE11      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location                    ;                ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location                    ;                ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location                    ;                ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[0]          ; PIN_G18       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[1]          ; PIN_F22       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[2]          ; PIN_E17       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[3]          ; PIN_L26       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[4]          ; PIN_L25       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[5]          ; PIN_J22       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX0[6]          ; PIN_H22       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[0]          ; PIN_M24       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[1]          ; PIN_Y22       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[2]          ; PIN_W21       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[3]          ; PIN_W22       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[4]          ; PIN_W25       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[5]          ; PIN_U23       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX1[6]          ; PIN_U24       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment             ;
; Location                    ;                ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location                    ;                ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment             ;
; Location                    ;                ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment             ;
; Location                    ;                ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location                    ;                ;              ; KEY[0]           ; PIN_M23       ; QSF Assignment             ;
; Location                    ;                ;              ; KEY[1]           ; PIN_M21       ; QSF Assignment             ;
; Location                    ;                ;              ; KEY[2]           ; PIN_N21       ; QSF Assignment             ;
; Location                    ;                ;              ; KEY[3]           ; PIN_R24       ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location                    ;                ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[0]          ; PIN_G19       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[1]          ; PIN_F19       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[2]          ; PIN_E19       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment             ;
; Location                    ;                ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment             ;
; Location                    ;                ;              ; NETCLK_25        ; PIN_A14       ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[0]      ; PIN_H7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_ADDR[1]      ; PIN_C3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_CS_N         ; PIN_A3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK_N[0]    ; PIN_C4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DACK_N[1]    ; PIN_D4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[0]      ; PIN_J6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[10]     ; PIN_G1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[11]     ; PIN_G2        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[12]     ; PIN_G3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[13]     ; PIN_F1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[14]     ; PIN_F3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[15]     ; PIN_G4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[1]      ; PIN_K4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[2]      ; PIN_J5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[3]      ; PIN_K3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[4]      ; PIN_J4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[5]      ; PIN_J3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[6]      ; PIN_J7        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[7]      ; PIN_H6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[8]      ; PIN_H3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DATA[9]      ; PIN_H4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_DREQ[1]      ; PIN_B4        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_FSPEED       ; PIN_C6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT[0]       ; PIN_A6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_INT[1]       ; PIN_D5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_LSPEED       ; PIN_B6        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_OE_N         ; PIN_B3        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_RST_N        ; PIN_C5        ; QSF Assignment             ;
; Location                    ;                ;              ; OTG_WE_N         ; PIN_A4        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_KBCLK        ; PIN_G6        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_KBDAT        ; PIN_H5        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_MSCLK        ; PIN_G5        ; QSF Assignment             ;
; Location                    ;                ;              ; PS2_MSDAT        ; PIN_F5        ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location                    ;                ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location                    ;                ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location                    ;                ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment             ;
; Location                    ;                ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment             ;
; Location                    ;                ;              ; SW[0]            ; PIN_AB28      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location                    ;                ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location                    ;                ;              ; SW[1]            ; PIN_AC28      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[2]            ; PIN_AC27      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[3]            ; PIN_AD27      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[4]            ; PIN_AB27      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[5]            ; PIN_AC26      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[6]            ; PIN_AD26      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[7]            ; PIN_AB26      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location                    ;                ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Location                    ;                ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location                    ;                ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location                    ;                ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location                    ;                ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_BLANK_N      ; PIN_F11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[0]         ; PIN_B10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[1]         ; PIN_A10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[2]         ; PIN_C11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[3]         ; PIN_B11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[4]         ; PIN_A11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[5]         ; PIN_C12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[6]         ; PIN_D11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_B[7]         ; PIN_D12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_CLK          ; PIN_A12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[0]         ; PIN_G8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[1]         ; PIN_G11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[2]         ; PIN_F8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[3]         ; PIN_H12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[4]         ; PIN_C8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[5]         ; PIN_B8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[6]         ; PIN_F10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_G[7]         ; PIN_C9        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_HS           ; PIN_G13       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[0]         ; PIN_E12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[1]         ; PIN_E11       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[2]         ; PIN_D10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[3]         ; PIN_F12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[4]         ; PIN_G10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[5]         ; PIN_J12       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[6]         ; PIN_H8        ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_R[7]         ; PIN_H10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_SYNC_N       ; PIN_C10       ; QSF Assignment             ;
; Location                    ;                ;              ; VGA_VS           ; PIN_C13       ; QSF Assignment             ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; NIOSII_sdram   ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; NIOSII_sdram   ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18310 ) ; 0.00 % ( 0 / 18310 )       ; 0.00 % ( 0 / 18310 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18310 ) ; 0.00 % ( 0 / 18310 )       ; 0.00 % ( 0 / 18310 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.04 % ( 5 / 13588 ) ; 0.04 % ( 5 / 13588 )       ; 0.00 % ( 0 / 13588 )     ;
;     -- Achieved     ; 0.04 % ( 5 / 13588 ) ; 0.04 % ( 5 / 13588 )       ; 0.00 % ( 0 / 13588 )     ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 17844 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 196 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 257 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                   ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested ; Preservation Achieved ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Top                            ; Top                            ; 0.03 % ( 20 / 67148 )  ; 0.03 % ( 20 / 67148 ) ; Design Partitions   ;       ;
; pzdyqx:nabboc                  ; Top                            ; 0.00 % ( 0 / 50 )      ; 0.00 % ( 0 / 50 )     ; N/A                 ;       ;
; Top                            ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 50 )      ; 0.00 % ( 0 / 50 )     ; N/A                 ;       ;
; pzdyqx:nabboc                  ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 620 )     ; 0.00 % ( 0 / 620 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 206 )     ; 0.00 % ( 0 / 206 )    ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 206 )     ; 0.00 % ( 0 / 206 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 44 )      ; 0.00 % ( 0 / 44 )     ; N/A                 ;       ;
; pzdyqx:nabboc                  ; sld_hub:auto_hub               ; 0.00 % ( 0 / 44 )      ; 0.00 % ( 0 / 44 )     ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 1020 )    ; 0.00 % ( 0 / 1020 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 1194 )    ; 0.00 % ( 0 / 1194 )   ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 1194 )    ; 0.00 % ( 0 / 1194 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 6 )       ; 0.00 % ( 0 / 6 )      ; N/A                 ;       ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/output_files/NIOS2.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 11,493 / 114,480 ( 10 % )    ;
;     -- Combinational with no register       ; 3280                         ;
;     -- Register only                        ; 2778                         ;
;     -- Combinational with a register        ; 5435                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 4334                         ;
;     -- 3 input functions                    ; 2315                         ;
;     -- <=2 input functions                  ; 2066                         ;
;     -- Register only                        ; 2778                         ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 7471                         ;
;     -- arithmetic mode                      ; 1244                         ;
;                                             ;                              ;
; Total registers*                            ; 8,342 / 117,053 ( 7 % )      ;
;     -- Dedicated logic registers            ; 8,213 / 114,480 ( 7 % )      ;
;     -- I/O registers                        ; 129 / 2,573 ( 5 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 956 / 7,155 ( 13 % )         ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 216 / 529 ( 41 % )           ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )               ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )               ;
;                                             ;                              ;
; M9Ks                                        ; 60 / 432 ( 14 % )            ;
; Total block memory bits                     ; 272,926 / 3,981,312 ( 7 % )  ;
; Total block memory implementation bits      ; 552,960 / 3,981,312 ( 14 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 532 ( 1 % )              ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 20                           ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 5.1% / 5.0% / 5.1%           ;
; Peak interconnect usage (total/H/V)         ; 42.8% / 43.7% / 41.6%        ;
; Maximum fan-out                             ; 5816                         ;
; Highest non-global fan-out                  ; 898                          ;
; Total fan-out                               ; 63977                        ;
; Average fan-out                             ; 3.27                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                               ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                     ; pzdyqx:nabboc          ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                     ; Low                    ; Low                    ; Low                            ;
;                                              ;                         ;                        ;                        ;                                ;
; Total logic elements                         ; 11182 / 114480 ( 10 % ) ; 130 / 114480 ( < 1 % ) ; 181 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 3132                    ; 58                     ; 90                     ; 0                              ;
;     -- Register only                         ; 2755                    ; 8                      ; 15                     ; 0                              ;
;     -- Combinational with a register         ; 5295                    ; 64                     ; 76                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                         ;                        ;                        ;                                ;
;     -- 4 input functions                     ; 4201                    ; 56                     ; 77                     ; 0                              ;
;     -- 3 input functions                     ; 2251                    ; 19                     ; 45                     ; 0                              ;
;     -- <=2 input functions                   ; 1975                    ; 47                     ; 44                     ; 0                              ;
;     -- Register only                         ; 2755                    ; 8                      ; 15                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Logic elements by mode                       ;                         ;                        ;                        ;                                ;
;     -- normal mode                           ; 7196                    ; 118                    ; 157                    ; 0                              ;
;     -- arithmetic mode                       ; 1231                    ; 4                      ; 9                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Total registers                              ; 8179                    ; 72                     ; 91                     ; 0                              ;
;     -- Dedicated logic registers             ; 8050 / 114480 ( 7 % )   ; 72 / 114480 ( < 1 % )  ; 91 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 258                     ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Total LABs:  partially or completely used    ; 927 / 7155 ( 13 % )     ; 13 / 7155 ( < 1 % )    ; 17 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                         ;                        ;                        ;                                ;
; Virtual pins                                 ; 0                       ; 0                      ; 0                      ; 0                              ;
; I/O pins                                     ; 216                     ; 0                      ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 532 ( 1 % )         ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 272926                  ; 0                      ; 0                      ; 0                              ;
; Total RAM block bits                         ; 552960                  ; 0                      ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )         ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )           ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 60 / 432 ( 13 % )       ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 17 / 24 ( 70 % )        ; 2 / 24 ( 8 % )         ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 60 / 516 ( 11 % )       ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                         ;                        ;                        ;                                ;
; Connections                                  ;                         ;                        ;                        ;                                ;
;     -- Input Connections                     ; 6163                    ; 72                     ; 140                    ; 1                              ;
;     -- Registered Input Connections          ; 5895                    ; 32                     ; 101                    ; 0                              ;
;     -- Output Connections                    ; 294                     ; 45                     ; 219                    ; 5818                           ;
;     -- Registered Output Connections         ; 6                       ; 43                     ; 219                    ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Internal Connections                         ;                         ;                        ;                        ;                                ;
;     -- Total Connections                     ; 63067                   ; 614                    ; 1061                   ; 5827                           ;
;     -- Registered Connections                ; 30135                   ; 340                    ; 749                    ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; External Connections                         ;                         ;                        ;                        ;                                ;
;     -- Top                                   ; 256                     ; 71                     ; 311                    ; 5819                           ;
;     -- pzdyqx:nabboc                         ; 71                      ; 0                      ; 46                     ; 0                              ;
;     -- sld_hub:auto_hub                      ; 311                     ; 46                     ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 5819                    ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Partition Interface                          ;                         ;                        ;                        ;                                ;
;     -- Input Ports                           ; 88                      ; 11                     ; 87                     ; 1                              ;
;     -- Output Ports                          ; 155                     ; 4                      ; 104                    ; 3                              ;
;     -- Bidir Ports                           ; 32                      ; 0                      ; 0                      ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Registered Ports                             ;                         ;                        ;                        ;                                ;
;     -- Registered Input Ports                ; 0                       ; 3                      ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                       ; 3                      ; 60                     ; 0                              ;
;                                              ;                         ;                        ;                        ;                                ;
; Port Connectivity                            ;                         ;                        ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                       ; 0                      ; 3                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                       ; 0                      ; 29                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                       ; 0                      ; 68                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                       ; 0                      ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                       ; 2                      ; 73                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                       ; 0                      ; 73                     ; 0                              ;
+----------------------------------------------+-------------------------+------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                                  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk_clk                               ; J1    ; 1        ; 0            ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; push_buttons_export[0]                ; M4    ; 1        ; 0            ; 52           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; push_buttons_export[1]                ; J12   ; 8        ; 40           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; push_buttons_export[2]                ; M3    ; 1        ; 0            ; 51           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; push_buttons_export[3]                ; J7    ; 1        ; 0            ; 49           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; reset_reset                           ; F21   ; 7        ; 107          ; 73           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[0]                    ; H14   ; 8        ; 49           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[10]                   ; B17   ; 7        ; 60           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[11]                   ; M25   ; 6        ; 115          ; 47           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[12]                   ; M2    ; 1        ; 0            ; 44           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[13]                   ; G17   ; 7        ; 83           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[14]                   ; AD14  ; 3        ; 56           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[15]                   ; P1    ; 1        ; 0            ; 42           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[16]                   ; F17   ; 7        ; 67           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[17]                   ; B19   ; 7        ; 81           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[1]                    ; K4    ; 1        ; 0            ; 53           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[2]                    ; AA13  ; 3        ; 52           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[3]                    ; H13   ; 8        ; 38           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[4]                    ; F15   ; 7        ; 58           ; 73           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[5]                    ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[6]                    ; D13   ; 8        ; 54           ; 73           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[7]                    ; Y14   ; 3        ; 56           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[8]                    ; C12   ; 8        ; 52           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; switches_export[9]                    ; G14   ; 8        ; 47           ; 73           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_mdio_connection_mdio_in       ; U2    ; 2        ; 0            ; 30           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_misc_connection_ff_tx_crc_fwd ; G20   ; 7        ; 74           ; 73           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_misc_connection_magic_sleep_n ; AB13  ; 3        ; 47           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_rgmii_connection_rgmii_in[0]  ; AC4   ; 2        ; 0            ; 4            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_rgmii_connection_rgmii_in[1]  ; AE6   ; 3        ; 1            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_rgmii_connection_rgmii_in[2]  ; AD4   ; 3        ; 1            ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_rgmii_connection_rgmii_in[3]  ; AD5   ; 3        ; 1            ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_rgmii_connection_rx_control   ; AF4   ; 3        ; 1            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_status_connection_set_10      ; AF13  ; 3        ; 42           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_mac_status_connection_set_1000    ; V1    ; 2        ; 0            ; 28           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_pcs_mac_rx_clock_connection_clk   ; AG14  ; 3        ; 58           ; 0            ; 21           ; 1462                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; tse_pcs_mac_tx_clock_connection_clk   ; AH14  ; 3        ; 58           ; 0            ; 14           ; 928                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+---------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; greenleds_export[0]                     ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[1]                     ; C7    ; 8        ; 16           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[2]                     ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[3]                     ; F14   ; 8        ; 45           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[4]                     ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[5]                     ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[6]                     ; J14   ; 8        ; 49           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[7]                     ; K27   ; 6        ; 115          ; 50           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; greenleds_export[8]                     ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[0]                       ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[10]                      ; L1    ; 1        ; 0            ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[11]                      ; C20   ; 7        ; 85           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[12]                      ; AF15  ; 4        ; 60           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[13]                      ; B21   ; 7        ; 87           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[14]                      ; AE15  ; 4        ; 60           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[15]                      ; D20   ; 7        ; 85           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[16]                      ; AC15  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[17]                      ; A19   ; 7        ; 81           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[1]                       ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[2]                       ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[3]                       ; A18   ; 7        ; 79           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[4]                       ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[5]                       ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[6]                       ; A22   ; 7        ; 89           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[7]                       ; Y15   ; 3        ; 56           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[8]                       ; P2    ; 1        ; 0            ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; redleds_export[9]                       ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_clk_clk                           ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[0]                      ; AF22  ; 4        ; 96           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[10]                     ; P21   ; 5        ; 115          ; 36           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[11]                     ; R22   ; 5        ; 115          ; 36           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[12]                     ; AE22  ; 4        ; 96           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[1]                      ; AE20  ; 4        ; 85           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[2]                      ; AF26  ; 4        ; 89           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[3]                      ; U24   ; 5        ; 115          ; 28           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[4]                      ; AB28  ; 5        ; 115          ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[5]                      ; R21   ; 5        ; 115          ; 36           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[6]                      ; U28   ; 5        ; 115          ; 28           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[7]                      ; AF20  ; 4        ; 85           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[8]                      ; AD18  ; 4        ; 85           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_addr[9]                      ; AA25  ; 5        ; 115          ; 17           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ba[0]                        ; W22   ; 5        ; 115          ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ba[1]                        ; Y22   ; 5        ; 115          ; 30           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cas_n                        ; AG23  ; 4        ; 81           ; 0            ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cke                          ; E27   ; 6        ; 115          ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_cs_n                         ; AH23  ; 4        ; 81           ; 0            ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[0]                       ; R24   ; 5        ; 115          ; 35           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[1]                       ; R23   ; 5        ; 115          ; 35           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[2]                       ; T26   ; 5        ; 115          ; 31           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_dqm[3]                       ; T25   ; 5        ; 115          ; 31           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_ras_n                        ; U26   ; 5        ; 115          ; 27           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; sdram_wire_we_n                         ; P27   ; 6        ; 115          ; 44           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[0]                        ; C15   ; 7        ; 58           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[1]                        ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[2]                        ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[3]                        ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[4]                        ; E15   ; 7        ; 58           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[5]                        ; D15   ; 7        ; 58           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_0_export[6]                        ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[0]                        ; B18   ; 7        ; 79           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[1]                        ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[2]                        ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[3]                        ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[4]                        ; C16   ; 7        ; 62           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[5]                        ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_1_export[6]                        ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[0]                        ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[1]                        ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[2]                        ; D17   ; 7        ; 81           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[3]                        ; A7    ; 8        ; 29           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[4]                        ; G1    ; 1        ; 0            ; 55           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[5]                        ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_2_export[6]                        ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[0]                        ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[1]                        ; K3    ; 1        ; 0            ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[2]                        ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[3]                        ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[4]                        ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[5]                        ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_3_export[6]                        ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[0]                        ; A6    ; 8        ; 27           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[1]                        ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[2]                        ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[3]                        ; J4    ; 1        ; 0            ; 57           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[4]                        ; L2    ; 1        ; 0            ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[5]                        ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_4_export[6]                        ; G7    ; 8        ; 9            ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[0]                        ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[1]                        ; J13   ; 8        ; 40           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[2]                        ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[3]                        ; D9    ; 8        ; 23           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[4]                        ; E14   ; 8        ; 45           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[5]                        ; D8    ; 8        ; 16           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_5_export[6]                        ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[0]                        ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[1]                        ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[2]                        ; B6    ; 8        ; 27           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[3]                        ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[4]                        ; C14   ; 8        ; 52           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[5]                        ; C17   ; 7        ; 81           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_6_export[6]                        ; D14   ; 8        ; 52           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[0]                        ; D18   ; 7        ; 85           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[1]                        ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[2]                        ; A17   ; 7        ; 60           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[3]                        ; D16   ; 7        ; 62           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[4]                        ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[5]                        ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; seg7_7_export[6]                        ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_mdio_connection_mdc             ; AD11  ; 3        ; 49           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_mdio_connection_mdio_oen        ; AH10  ; 3        ; 31           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_mdio_connection_mdio_out        ; U1    ; 2        ; 0            ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_rx_a_empty   ; R6    ; 2        ; 0            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_rx_a_full    ; Y3    ; 2        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_rx_dsav      ; N8    ; 1        ; 0            ; 42           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_tx_a_empty   ; C18   ; 7        ; 87           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_tx_a_full    ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_ff_tx_septy     ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_magic_wakeup    ; AD12  ; 3        ; 47           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[0]  ; J10   ; 8        ; 20           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[10] ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[11] ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[12] ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[13] ; J5    ; 1        ; 0            ; 50           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[14] ; K1    ; 1        ; 0            ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[15] ; L8    ; 1        ; 0            ; 48           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[16] ; L3    ; 1        ; 0            ; 52           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[17] ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[1]  ; A8    ; 8        ; 18           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[2]  ; J6    ; 1        ; 0            ; 50           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[3]  ; L7    ; 1        ; 0            ; 47           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[4]  ; M7    ; 1        ; 0            ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[5]  ; K7    ; 1        ; 0            ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[6]  ; E10   ; 8        ; 18           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[7]  ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[8]  ; M8    ; 1        ; 0            ; 45           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_err_stat[9]  ; G12   ; 8        ; 27           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_frm_type[0]  ; R2    ; 2        ; 0            ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_frm_type[1]  ; R7    ; 2        ; 0            ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_frm_type[2]  ; R1    ; 2        ; 0            ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_rx_frm_type[3]  ; AE11  ; 3        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_misc_connection_tx_ff_uflow     ; U25   ; 5        ; 115          ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_rgmii_connection_rgmii_out[0]   ; AH19  ; 4        ; 72           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_rgmii_connection_rgmii_out[1]   ; AG18  ; 4        ; 69           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_rgmii_connection_rgmii_out[2]   ; AG21  ; 4        ; 74           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_rgmii_connection_rgmii_out[3]   ; U23   ; 5        ; 115          ; 22           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_rgmii_connection_tx_control     ; AG19  ; 4        ; 72           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_status_connection_ena_10        ; AE13  ; 3        ; 42           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tse_mac_status_connection_eth_mode      ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-----------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                              ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+
; sdram_wire_dq[0]  ; AH22  ; 4        ; 79           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe               ;
; sdram_wire_dq[10] ; P26   ; 6        ; 115          ; 40           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10 ;
; sdram_wire_dq[11] ; D19   ; 7        ; 83           ; 73           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11 ;
; sdram_wire_dq[12] ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12 ;
; sdram_wire_dq[13] ; R25   ; 5        ; 115          ; 33           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13 ;
; sdram_wire_dq[14] ; AE21  ; 4        ; 85           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14 ;
; sdram_wire_dq[15] ; N26   ; 6        ; 115          ; 44           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15 ;
; sdram_wire_dq[16] ; AD17  ; 4        ; 74           ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16 ;
; sdram_wire_dq[17] ; T21   ; 5        ; 115          ; 32           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17 ;
; sdram_wire_dq[18] ; AF24  ; 4        ; 83           ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18 ;
; sdram_wire_dq[19] ; R27   ; 5        ; 115          ; 34           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19 ;
; sdram_wire_dq[1]  ; AF18  ; 4        ; 79           ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1  ;
; sdram_wire_dq[20] ; AG22  ; 4        ; 79           ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20 ;
; sdram_wire_dq[21] ; AH18  ; 4        ; 69           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21 ;
; sdram_wire_dq[22] ; AH21  ; 4        ; 74           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22 ;
; sdram_wire_dq[23] ; AF19  ; 4        ; 83           ; 0            ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23 ;
; sdram_wire_dq[24] ; AE19  ; 4        ; 83           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24 ;
; sdram_wire_dq[25] ; R26   ; 5        ; 115          ; 33           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25 ;
; sdram_wire_dq[26] ; L28   ; 6        ; 115          ; 47           ; 14           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26 ;
; sdram_wire_dq[27] ; V26   ; 5        ; 115          ; 23           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27 ;
; sdram_wire_dq[28] ; P25   ; 6        ; 115          ; 41           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28 ;
; sdram_wire_dq[29] ; U21   ; 5        ; 115          ; 29           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29 ;
; sdram_wire_dq[2]  ; U27   ; 5        ; 115          ; 29           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2  ;
; sdram_wire_dq[30] ; AE18  ; 4        ; 79           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30 ;
; sdram_wire_dq[31] ; C19   ; 7        ; 83           ; 73           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_31 ;
; sdram_wire_dq[3]  ; T22   ; 5        ; 115          ; 32           ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3  ;
; sdram_wire_dq[4]  ; M24   ; 6        ; 115          ; 41           ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4  ;
; sdram_wire_dq[5]  ; R28   ; 5        ; 115          ; 34           ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5  ;
; sdram_wire_dq[6]  ; AF25  ; 4        ; 83           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6  ;
; sdram_wire_dq[7]  ; AE17  ; 4        ; 67           ; 0            ; 7            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7  ;
; sdram_wire_dq[8]  ; AC17  ; 4        ; 74           ; 0            ; 21           ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8  ;
; sdram_wire_dq[9]  ; AF17  ; 4        ; 67           ; 0            ; 0            ; 0                     ; 2                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; Fitter               ; 0 pF                 ; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                     ;
+----------+------------------------------------------+--------------------------+----------------------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name                       ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+----------------------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~                    ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~                ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                                      ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~                          ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~                         ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                                      ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi                    ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck                    ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms                    ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo                    ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                                      ; Dedicated Programming Pin ;
; T22      ; DIFFIO_R29n, DEV_OE                      ; Use as regular IO        ; sdram_wire_dq[3]                       ; Dual Purpose Pin          ;
; T21      ; DIFFIO_R29p, DEV_CLRn                    ; Use as regular IO        ; sdram_wire_dq[17]                      ; Dual Purpose Pin          ;
; P24      ; CONF_DONE                                ; -                        ; -                                      ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                                      ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                                      ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                                      ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                                      ; Dedicated Programming Pin ;
; P26      ; DIFFIO_R24n, INIT_DONE                   ; Use as regular IO        ; sdram_wire_dq[10]                      ; Dual Purpose Pin          ;
; P25      ; DIFFIO_R24p, CRC_ERROR                   ; Use as regular IO        ; sdram_wire_dq[28]                      ; Dual Purpose Pin          ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~                          ; Dual Purpose Pin          ;
; P27      ; DIFFIO_R23p, CLKUSR                      ; Use as regular IO        ; sdram_wire_we_n                        ; Dual Purpose Pin          ;
; C18      ; DIFFIO_T50n, PADD1                       ; Use as regular IO        ; tse_mac_misc_connection_ff_tx_a_empty  ; Dual Purpose Pin          ;
; D18      ; DIFFIO_T50p, PADD2                       ; Use as regular IO        ; seg7_7_export[0]                       ; Dual Purpose Pin          ;
; C17      ; DIFFIO_T46n, PADD3                       ; Use as regular IO        ; seg7_6_export[5]                       ; Dual Purpose Pin          ;
; D17      ; DIFFIO_T46p, PADD4, DQS2T/CQ3T,DPCLK8    ; Use as regular IO        ; seg7_2_export[2]                       ; Dual Purpose Pin          ;
; A19      ; DIFFIO_T45n, PADD5                       ; Use as regular IO        ; redleds_export[17]                     ; Dual Purpose Pin          ;
; B19      ; DIFFIO_T45p, PADD6                       ; Use as regular IO        ; switches_export[17]                    ; Dual Purpose Pin          ;
; A18      ; DIFFIO_T44n, PADD7                       ; Use as regular IO        ; redleds_export[3]                      ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T44p, PADD8                       ; Use as regular IO        ; seg7_1_export[0]                       ; Dual Purpose Pin          ;
; C16      ; DIFFIO_T36n, PADD9                       ; Use as regular IO        ; seg7_1_export[4]                       ; Dual Purpose Pin          ;
; D16      ; DIFFIO_T36p, PADD10                      ; Use as regular IO        ; seg7_7_export[3]                       ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T35n, PADD11                      ; Use as regular IO        ; seg7_7_export[2]                       ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T35p, PADD12, DQS4T/CQ5T,DPCLK9   ; Use as regular IO        ; switches_export[10]                    ; Dual Purpose Pin          ;
; C15      ; DIFFIO_T32n, PADD13                      ; Use as regular IO        ; seg7_0_export[0]                       ; Dual Purpose Pin          ;
; D15      ; DIFFIO_T32p, PADD14                      ; Use as regular IO        ; seg7_0_export[5]                       ; Dual Purpose Pin          ;
; D14      ; DIFFIO_T30p, PADD15                      ; Use as regular IO        ; seg7_6_export[6]                       ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; switches_export[8]                     ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; seg7_6_export[0]                       ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; seg7_2_export[0]                       ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; tse_mac_misc_connection_ff_tx_septy    ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; seg7_3_export[3]                       ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; seg7_3_export[6]                       ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; seg7_4_export[1]                       ; Dual Purpose Pin          ;
; H13      ; DIFFIO_T22p, DATA15                      ; Use as regular IO        ; switches_export[3]                     ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; greenleds_export[8]                    ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; greenleds_export[5]                    ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5                       ; Use as regular IO        ; seg7_0_export[1]                       ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T17p, DATA6                       ; Use as regular IO        ; seg7_6_export[2]                       ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; greenleds_export[2]                    ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T14p, DATA8                       ; Use as regular IO        ; seg7_5_export[3]                       ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9                       ; Use as regular IO        ; tse_mac_misc_connection_rx_err_stat[1] ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T9n, DATA10                       ; Use as regular IO        ; greenleds_export[1]                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+----------------------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 28 / 56 ( 50 % ) ; 2.5V          ; --           ;
; 2        ; 9 / 63 ( 14 % )  ; 2.5V          ; --           ;
; 3        ; 20 / 73 ( 27 % ) ; 2.5V          ; --           ;
; 4        ; 31 / 71 ( 44 % ) ; 2.5V          ; --           ;
; 5        ; 25 / 65 ( 38 % ) ; 2.5V          ; --           ;
; 6        ; 12 / 58 ( 21 % ) ; 2.5V          ; --           ;
; 7        ; 45 / 72 ( 63 % ) ; 2.5V          ; --           ;
; 8        ; 51 / 71 ( 72 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; seg7_4_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 501        ; 8        ; seg7_2_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 517        ; 8        ; tse_mac_misc_connection_rx_err_stat[1]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; seg7_3_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 487        ; 8        ; seg7_2_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 482        ; 8        ; seg7_4_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; seg7_7_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 442        ; 7        ; redleds_export[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 440        ; 7        ; redleds_export[17]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; redleds_export[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; switches_export[2]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 191        ; 3        ; redleds_export[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; sdram_wire_addr[9]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; tse_mac_misc_connection_magic_sleep_n                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; sdram_wire_addr[4]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; tse_mac_rgmii_connection_rgmii_in[0]                      ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; tse_mac_status_connection_eth_mode                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; redleds_export[16]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; sdram_wire_dq[8]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; tse_mac_rgmii_connection_rgmii_in[2]                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; tse_mac_rgmii_connection_rgmii_in[3]                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; tse_mac_mdio_connection_mdc                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 182        ; 3        ; tse_mac_misc_connection_magic_wakeup                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; switches_export[14]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; sdram_wire_dq[16]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; sdram_wire_addr[8]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; sdram_clk_clk                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; tse_mac_rgmii_connection_rgmii_in[1]                      ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; tse_mac_misc_connection_rx_frm_type[3]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; tse_mac_status_connection_ena_10                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; redleds_export[14]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; sdram_wire_dq[7]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; sdram_wire_dq[30]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; sdram_wire_dq[24]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; sdram_wire_addr[1]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; sdram_wire_dq[14]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 251        ; 4        ; sdram_wire_addr[12]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; tse_mac_rgmii_connection_rx_control                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; tse_mac_status_connection_set_10                          ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; redleds_export[12]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; sdram_wire_dq[9]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; sdram_wire_dq[1]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; sdram_wire_dq[23]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; sdram_wire_addr[7]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; sdram_wire_addr[0]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; sdram_wire_dq[18]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; sdram_wire_dq[6]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF26     ; 244        ; 4        ; sdram_wire_addr[2]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; tse_pcs_mac_rx_clock_connection_clk                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; redleds_export[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; tse_mac_rgmii_connection_rgmii_out[1]                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; tse_mac_rgmii_connection_tx_control                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; tse_mac_rgmii_connection_rgmii_out[2]                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; sdram_wire_dq[20]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; sdram_wire_cas_n                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; tse_mac_mdio_connection_mdio_oen                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; tse_pcs_mac_tx_clock_connection_clk                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; sdram_wire_dq[21]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; tse_mac_rgmii_connection_rgmii_out[0]                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; sdram_wire_dq[22]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; sdram_wire_dq[0]                                          ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; sdram_wire_cs_n                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; seg7_6_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 502        ; 8        ; seg7_0_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 518        ; 8        ; seg7_5_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; seg7_3_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 488        ; 8        ; tse_mac_misc_connection_ff_tx_septy                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; switches_export[10]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 443        ; 7        ; seg7_1_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 441        ; 7        ; switches_export[17]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; redleds_export[13]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; greenleds_export[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 519        ; 8        ; seg7_2_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 510        ; 8        ; seg7_5_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 495        ; 8        ; redleds_export[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 508        ; 8        ; greenleds_export[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 478        ; 8        ; switches_export[8]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 474        ; 8        ; seg7_3_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 476        ; 8        ; seg7_6_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 468        ; 7        ; seg7_0_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 460        ; 7        ; seg7_1_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 438        ; 7        ; seg7_6_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ; 429        ; 7        ; tse_mac_misc_connection_ff_tx_a_empty                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 435        ; 7        ; sdram_wire_dq[31]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ; 431        ; 7        ; redleds_export[11]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; seg7_5_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 511        ; 8        ; seg7_5_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 496        ; 8        ; redleds_export[9]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 509        ; 8        ; tse_mac_misc_connection_rx_err_stat[12]                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 479        ; 8        ; seg7_6_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 475        ; 8        ; switches_export[6]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 477        ; 8        ; seg7_6_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 469        ; 7        ; seg7_0_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 461        ; 7        ; seg7_7_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 439        ; 7        ; seg7_2_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 430        ; 7        ; seg7_7_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 436        ; 7        ; sdram_wire_dq[11]                                         ; bidir  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 432        ; 7        ; redleds_export[15]                                        ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; tse_mac_misc_connection_rx_err_stat[6]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 499        ; 8        ; seg7_3_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 497        ; 8        ; greenleds_export[8]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; seg7_5_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 467        ; 7        ; seg7_0_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; seg7_2_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; redleds_export[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E25      ; 434        ; 7        ; seg7_7_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; sdram_wire_cke                                            ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; tse_mac_misc_connection_rx_err_stat[7]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 500        ; 8        ; tse_mac_misc_connection_rx_err_stat[17]                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 498        ; 8        ; greenleds_export[5]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; greenleds_export[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 466        ; 7        ; switches_export[4]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; switches_export[16]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 428        ; 7        ; redleds_export[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; reset_reset                                               ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; seg7_2_export[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; seg7_4_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 528        ; 8        ; seg7_3_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ; 525        ; 8        ; greenleds_export[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 513        ; 8        ; tse_mac_misc_connection_rx_err_stat[10]                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 506        ; 8        ; seg7_4_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 503        ; 8        ; tse_mac_misc_connection_rx_err_stat[9]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 493        ; 8        ; seg7_4_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 484        ; 8        ; switches_export[9]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 457        ; 7        ; seg7_1_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 453        ; 7        ; seg7_1_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 437        ; 7        ; switches_export[13]                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 452        ; 7        ; seg7_0_export[6]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ; 451        ; 7        ; seg7_0_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G20      ; 444        ; 7        ; tse_mac_misc_connection_ff_tx_crc_fwd                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G21      ; 445        ; 7        ; tse_mac_misc_connection_ff_tx_a_full                      ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G22      ; 449        ; 7        ; seg7_6_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; seg7_5_export[0]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; seg7_6_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; greenleds_export[4]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 494        ; 8        ; switches_export[3]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 480        ; 8        ; switches_export[0]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 464        ; 7        ; seg7_7_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 459        ; 7        ; seg7_2_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 454        ; 7        ; seg7_1_export[2]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; seg7_3_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; seg7_1_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; clk_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; seg7_4_export[3]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 36         ; 1        ; tse_mac_misc_connection_rx_err_stat[13]                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J6       ; 35         ; 1        ; tse_mac_misc_connection_rx_err_stat[2]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J7       ; 37         ; 1        ; push_buttons_export[3]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; tse_mac_misc_connection_rx_err_stat[0]                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; push_buttons_export[1]                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J13      ; 489        ; 8        ; seg7_5_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 481        ; 8        ; greenleds_export[6]                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 465        ; 7        ; seg7_7_export[1]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J16      ; 458        ; 7        ; seg7_0_export[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 450        ; 7        ; seg7_1_export[5]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; seg7_7_export[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; tse_mac_misc_connection_rx_err_stat[14]                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; seg7_3_export[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 29         ; 1        ; switches_export[1]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; tse_mac_misc_connection_rx_err_stat[5]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; greenleds_export[7]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; redleds_export[10]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 48         ; 1        ; seg7_4_export[4]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 32         ; 1        ; tse_mac_misc_connection_rx_err_stat[16]                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 31         ; 1        ; tse_mac_misc_connection_rx_err_stat[11]                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; tse_mac_misc_connection_rx_err_stat[3]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 40         ; 1        ; tse_mac_misc_connection_rx_err_stat[15]                   ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; sdram_wire_dq[26]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; switches_export[12]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 34         ; 1        ; push_buttons_export[2]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 33         ; 1        ; push_buttons_export[0]                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; tse_mac_misc_connection_rx_err_stat[4]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M8       ; 46         ; 1        ; tse_mac_misc_connection_rx_err_stat[8]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; sdram_wire_dq[12]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 347        ; 6        ; sdram_wire_dq[4]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 356        ; 6        ; switches_export[11]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; tse_mac_misc_connection_ff_rx_dsav                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; switches_export[5]                                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; sdram_wire_dq[15]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; switches_export[15]                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 52         ; 1        ; redleds_export[8]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; sdram_wire_addr[10]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; sdram_wire_dq[28]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P26      ; 345        ; 6        ; sdram_wire_dq[10]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P27      ; 350        ; 6        ; sdram_wire_we_n                                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; tse_mac_misc_connection_rx_frm_type[2]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R2       ; 67         ; 2        ; tse_mac_misc_connection_rx_frm_type[0]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; tse_mac_misc_connection_ff_rx_a_empty                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R7       ; 69         ; 2        ; tse_mac_misc_connection_rx_frm_type[1]                    ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; sdram_wire_addr[5]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 332        ; 5        ; sdram_wire_addr[11]                                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R23      ; 331        ; 5        ; sdram_wire_dqm[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R24      ; 330        ; 5        ; sdram_wire_dqm[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 327        ; 5        ; sdram_wire_dq[13]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ; 326        ; 5        ; sdram_wire_dq[25]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R27      ; 329        ; 5        ; sdram_wire_dq[19]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R28      ; 328        ; 5        ; sdram_wire_dq[5]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; sdram_wire_dq[17]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 324        ; 5        ; sdram_wire_dq[3]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; sdram_wire_dqm[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ; 322        ; 5        ; sdram_wire_dqm[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; tse_mac_mdio_connection_mdio_out                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U2       ; 79         ; 2        ; tse_mac_mdio_connection_mdio_in                           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; sdram_wire_dq[29]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; tse_mac_rgmii_connection_rgmii_out[3]                     ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U24      ; 316        ; 5        ; sdram_wire_addr[3]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U25      ; 315        ; 5        ; tse_mac_misc_connection_tx_ff_uflow                       ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U26      ; 314        ; 5        ; sdram_wire_ras_n                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U27      ; 318        ; 5        ; sdram_wire_dq[2]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; U28      ; 317        ; 5        ; sdram_wire_addr[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 84         ; 2        ; tse_mac_status_connection_set_1000                        ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; sdram_wire_dq[27]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; sdram_wire_ba[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y3       ; 92         ; 2        ; tse_mac_misc_connection_ff_rx_a_full                      ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; switches_export[7]                                        ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 198        ; 3        ; redleds_export[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; sdram_wire_ba[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; Name                          ; NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; SDC pin name                  ; mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1                                                          ;
; PLL mode                      ; Normal                                                                                                                     ;
; Compensate clock              ; clock0                                                                                                                     ;
; Compensated input/output pins ; --                                                                                                                         ;
; Switchover type               ; --                                                                                                                         ;
; Input frequency 0             ; 50.0 MHz                                                                                                                   ;
; Input frequency 1             ; --                                                                                                                         ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                   ;
; Nominal VCO frequency         ; 500.0 MHz                                                                                                                  ;
; VCO post scale K counter      ; 2                                                                                                                          ;
; VCO frequency control         ; Auto                                                                                                                       ;
; VCO phase shift step          ; 250 ps                                                                                                                     ;
; VCO multiply                  ; --                                                                                                                         ;
; VCO divide                    ; --                                                                                                                         ;
; Freq min lock                 ; 30.0 MHz                                                                                                                   ;
; Freq max lock                 ; 65.02 MHz                                                                                                                  ;
; M VCO Tap                     ; 4                                                                                                                          ;
; M Initial                     ; 2                                                                                                                          ;
; M value                       ; 10                                                                                                                         ;
; N value                       ; 1                                                                                                                          ;
; Charge pump current           ; setting 1                                                                                                                  ;
; Loop filter resistance        ; setting 27                                                                                                                 ;
; Loop filter capacitance       ; setting 0                                                                                                                  ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                                                                       ;
; Bandwidth type                ; Medium                                                                                                                     ;
; Real time reconfigurable      ; Off                                                                                                                        ;
; Scan chain MIF file           ; --                                                                                                                         ;
; Preserve PLL counter order    ; Off                                                                                                                        ;
; PLL location                  ; PLL_1                                                                                                                      ;
; Inclk0 signal                 ; clk_clk                                                                                                                    ;
; Inclk1 signal                 ; --                                                                                                                         ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                              ;
; Inclk1 signal type            ; --                                                                                                                         ;
+-------------------------------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------+
; Name                                                                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                             ;
+------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------+
; NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] ;
; NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; I/O Assignment Warnings                                                 ;
+-----------------------------------------+-------------------------------+
; Pin Name                                ; Reason                        ;
+-----------------------------------------+-------------------------------+
; greenleds_export[0]                     ; Incomplete set of assignments ;
; greenleds_export[1]                     ; Incomplete set of assignments ;
; greenleds_export[2]                     ; Incomplete set of assignments ;
; greenleds_export[3]                     ; Incomplete set of assignments ;
; greenleds_export[4]                     ; Incomplete set of assignments ;
; greenleds_export[5]                     ; Incomplete set of assignments ;
; greenleds_export[6]                     ; Incomplete set of assignments ;
; greenleds_export[7]                     ; Incomplete set of assignments ;
; greenleds_export[8]                     ; Incomplete set of assignments ;
; redleds_export[0]                       ; Incomplete set of assignments ;
; redleds_export[1]                       ; Incomplete set of assignments ;
; redleds_export[2]                       ; Incomplete set of assignments ;
; redleds_export[3]                       ; Incomplete set of assignments ;
; redleds_export[4]                       ; Incomplete set of assignments ;
; redleds_export[5]                       ; Incomplete set of assignments ;
; redleds_export[6]                       ; Incomplete set of assignments ;
; redleds_export[7]                       ; Incomplete set of assignments ;
; redleds_export[8]                       ; Incomplete set of assignments ;
; redleds_export[9]                       ; Incomplete set of assignments ;
; redleds_export[10]                      ; Incomplete set of assignments ;
; redleds_export[11]                      ; Incomplete set of assignments ;
; redleds_export[12]                      ; Incomplete set of assignments ;
; redleds_export[13]                      ; Incomplete set of assignments ;
; redleds_export[14]                      ; Incomplete set of assignments ;
; redleds_export[15]                      ; Incomplete set of assignments ;
; redleds_export[16]                      ; Incomplete set of assignments ;
; redleds_export[17]                      ; Incomplete set of assignments ;
; reset_reset                             ; Incomplete set of assignments ;
; sdram_clk_clk                           ; Incomplete set of assignments ;
; sdram_wire_addr[0]                      ; Incomplete set of assignments ;
; sdram_wire_addr[1]                      ; Incomplete set of assignments ;
; sdram_wire_addr[2]                      ; Incomplete set of assignments ;
; sdram_wire_addr[3]                      ; Incomplete set of assignments ;
; sdram_wire_addr[4]                      ; Incomplete set of assignments ;
; sdram_wire_addr[5]                      ; Incomplete set of assignments ;
; sdram_wire_addr[6]                      ; Incomplete set of assignments ;
; sdram_wire_addr[7]                      ; Incomplete set of assignments ;
; sdram_wire_addr[8]                      ; Incomplete set of assignments ;
; sdram_wire_addr[9]                      ; Incomplete set of assignments ;
; sdram_wire_addr[10]                     ; Incomplete set of assignments ;
; sdram_wire_addr[11]                     ; Incomplete set of assignments ;
; sdram_wire_addr[12]                     ; Incomplete set of assignments ;
; sdram_wire_ba[0]                        ; Incomplete set of assignments ;
; sdram_wire_ba[1]                        ; Incomplete set of assignments ;
; sdram_wire_cas_n                        ; Incomplete set of assignments ;
; sdram_wire_cke                          ; Incomplete set of assignments ;
; sdram_wire_cs_n                         ; Incomplete set of assignments ;
; sdram_wire_dqm[0]                       ; Incomplete set of assignments ;
; sdram_wire_dqm[1]                       ; Incomplete set of assignments ;
; sdram_wire_dqm[2]                       ; Incomplete set of assignments ;
; sdram_wire_dqm[3]                       ; Incomplete set of assignments ;
; sdram_wire_ras_n                        ; Incomplete set of assignments ;
; sdram_wire_we_n                         ; Incomplete set of assignments ;
; seg7_0_export[0]                        ; Incomplete set of assignments ;
; seg7_0_export[1]                        ; Incomplete set of assignments ;
; seg7_0_export[2]                        ; Incomplete set of assignments ;
; seg7_0_export[3]                        ; Incomplete set of assignments ;
; seg7_0_export[4]                        ; Incomplete set of assignments ;
; seg7_0_export[5]                        ; Incomplete set of assignments ;
; seg7_0_export[6]                        ; Incomplete set of assignments ;
; seg7_1_export[0]                        ; Incomplete set of assignments ;
; seg7_1_export[1]                        ; Incomplete set of assignments ;
; seg7_1_export[2]                        ; Incomplete set of assignments ;
; seg7_1_export[3]                        ; Incomplete set of assignments ;
; seg7_1_export[4]                        ; Incomplete set of assignments ;
; seg7_1_export[5]                        ; Incomplete set of assignments ;
; seg7_1_export[6]                        ; Incomplete set of assignments ;
; seg7_2_export[0]                        ; Incomplete set of assignments ;
; seg7_2_export[1]                        ; Incomplete set of assignments ;
; seg7_2_export[2]                        ; Incomplete set of assignments ;
; seg7_2_export[3]                        ; Incomplete set of assignments ;
; seg7_2_export[4]                        ; Incomplete set of assignments ;
; seg7_2_export[5]                        ; Incomplete set of assignments ;
; seg7_2_export[6]                        ; Incomplete set of assignments ;
; seg7_3_export[0]                        ; Incomplete set of assignments ;
; seg7_3_export[1]                        ; Incomplete set of assignments ;
; seg7_3_export[2]                        ; Incomplete set of assignments ;
; seg7_3_export[3]                        ; Incomplete set of assignments ;
; seg7_3_export[4]                        ; Incomplete set of assignments ;
; seg7_3_export[5]                        ; Incomplete set of assignments ;
; seg7_3_export[6]                        ; Incomplete set of assignments ;
; seg7_4_export[0]                        ; Incomplete set of assignments ;
; seg7_4_export[1]                        ; Incomplete set of assignments ;
; seg7_4_export[2]                        ; Incomplete set of assignments ;
; seg7_4_export[3]                        ; Incomplete set of assignments ;
; seg7_4_export[4]                        ; Incomplete set of assignments ;
; seg7_4_export[5]                        ; Incomplete set of assignments ;
; seg7_4_export[6]                        ; Incomplete set of assignments ;
; seg7_5_export[0]                        ; Incomplete set of assignments ;
; seg7_5_export[1]                        ; Incomplete set of assignments ;
; seg7_5_export[2]                        ; Incomplete set of assignments ;
; seg7_5_export[3]                        ; Incomplete set of assignments ;
; seg7_5_export[4]                        ; Incomplete set of assignments ;
; seg7_5_export[5]                        ; Incomplete set of assignments ;
; seg7_5_export[6]                        ; Incomplete set of assignments ;
; seg7_6_export[0]                        ; Incomplete set of assignments ;
; seg7_6_export[1]                        ; Incomplete set of assignments ;
; seg7_6_export[2]                        ; Incomplete set of assignments ;
; seg7_6_export[3]                        ; Incomplete set of assignments ;
; seg7_6_export[4]                        ; Incomplete set of assignments ;
; seg7_6_export[5]                        ; Incomplete set of assignments ;
; seg7_6_export[6]                        ; Incomplete set of assignments ;
; seg7_7_export[0]                        ; Incomplete set of assignments ;
; seg7_7_export[1]                        ; Incomplete set of assignments ;
; seg7_7_export[2]                        ; Incomplete set of assignments ;
; seg7_7_export[3]                        ; Incomplete set of assignments ;
; seg7_7_export[4]                        ; Incomplete set of assignments ;
; seg7_7_export[5]                        ; Incomplete set of assignments ;
; seg7_7_export[6]                        ; Incomplete set of assignments ;
; tse_mac_mdio_connection_mdc             ; Incomplete set of assignments ;
; tse_mac_mdio_connection_mdio_out        ; Incomplete set of assignments ;
; tse_mac_mdio_connection_mdio_oen        ; Incomplete set of assignments ;
; tse_mac_misc_connection_magic_wakeup    ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_tx_septy     ; Incomplete set of assignments ;
; tse_mac_misc_connection_tx_ff_uflow     ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_tx_a_full    ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_tx_a_empty   ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[0]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[1]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[2]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[3]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[4]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[5]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[6]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[7]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[8]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[9]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[10] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[11] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[12] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[13] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[14] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[15] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[16] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_err_stat[17] ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_frm_type[0]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_frm_type[1]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_frm_type[2]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_rx_frm_type[3]  ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_rx_dsav      ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_rx_a_full    ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_rx_a_empty   ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_out[0]   ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_out[1]   ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_out[2]   ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_out[3]   ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_tx_control     ; Incomplete set of assignments ;
; tse_mac_status_connection_eth_mode      ; Incomplete set of assignments ;
; tse_mac_status_connection_ena_10        ; Incomplete set of assignments ;
; sdram_wire_dq[0]                        ; Incomplete set of assignments ;
; sdram_wire_dq[1]                        ; Incomplete set of assignments ;
; sdram_wire_dq[2]                        ; Incomplete set of assignments ;
; sdram_wire_dq[3]                        ; Incomplete set of assignments ;
; sdram_wire_dq[4]                        ; Incomplete set of assignments ;
; sdram_wire_dq[5]                        ; Incomplete set of assignments ;
; sdram_wire_dq[6]                        ; Incomplete set of assignments ;
; sdram_wire_dq[7]                        ; Incomplete set of assignments ;
; sdram_wire_dq[8]                        ; Incomplete set of assignments ;
; sdram_wire_dq[9]                        ; Incomplete set of assignments ;
; sdram_wire_dq[10]                       ; Incomplete set of assignments ;
; sdram_wire_dq[11]                       ; Incomplete set of assignments ;
; sdram_wire_dq[12]                       ; Incomplete set of assignments ;
; sdram_wire_dq[13]                       ; Incomplete set of assignments ;
; sdram_wire_dq[14]                       ; Incomplete set of assignments ;
; sdram_wire_dq[15]                       ; Incomplete set of assignments ;
; sdram_wire_dq[16]                       ; Incomplete set of assignments ;
; sdram_wire_dq[17]                       ; Incomplete set of assignments ;
; sdram_wire_dq[18]                       ; Incomplete set of assignments ;
; sdram_wire_dq[19]                       ; Incomplete set of assignments ;
; sdram_wire_dq[20]                       ; Incomplete set of assignments ;
; sdram_wire_dq[21]                       ; Incomplete set of assignments ;
; sdram_wire_dq[22]                       ; Incomplete set of assignments ;
; sdram_wire_dq[23]                       ; Incomplete set of assignments ;
; sdram_wire_dq[24]                       ; Incomplete set of assignments ;
; sdram_wire_dq[25]                       ; Incomplete set of assignments ;
; sdram_wire_dq[26]                       ; Incomplete set of assignments ;
; sdram_wire_dq[27]                       ; Incomplete set of assignments ;
; sdram_wire_dq[28]                       ; Incomplete set of assignments ;
; sdram_wire_dq[29]                       ; Incomplete set of assignments ;
; sdram_wire_dq[30]                       ; Incomplete set of assignments ;
; sdram_wire_dq[31]                       ; Incomplete set of assignments ;
; clk_clk                                 ; Incomplete set of assignments ;
; tse_pcs_mac_tx_clock_connection_clk     ; Incomplete set of assignments ;
; tse_pcs_mac_rx_clock_connection_clk     ; Incomplete set of assignments ;
; tse_mac_status_connection_set_1000      ; Incomplete set of assignments ;
; tse_mac_status_connection_set_10        ; Incomplete set of assignments ;
; push_buttons_export[1]                  ; Incomplete set of assignments ;
; push_buttons_export[0]                  ; Incomplete set of assignments ;
; push_buttons_export[3]                  ; Incomplete set of assignments ;
; push_buttons_export[2]                  ; Incomplete set of assignments ;
; tse_mac_misc_connection_ff_tx_crc_fwd   ; Incomplete set of assignments ;
; switches_export[0]                      ; Incomplete set of assignments ;
; switches_export[16]                     ; Incomplete set of assignments ;
; switches_export[8]                      ; Incomplete set of assignments ;
; switches_export[5]                      ; Incomplete set of assignments ;
; switches_export[13]                     ; Incomplete set of assignments ;
; switches_export[4]                      ; Incomplete set of assignments ;
; switches_export[12]                     ; Incomplete set of assignments ;
; switches_export[3]                      ; Incomplete set of assignments ;
; switches_export[11]                     ; Incomplete set of assignments ;
; switches_export[2]                      ; Incomplete set of assignments ;
; switches_export[10]                     ; Incomplete set of assignments ;
; switches_export[1]                      ; Incomplete set of assignments ;
; switches_export[17]                     ; Incomplete set of assignments ;
; switches_export[9]                      ; Incomplete set of assignments ;
; switches_export[15]                     ; Incomplete set of assignments ;
; switches_export[7]                      ; Incomplete set of assignments ;
; switches_export[14]                     ; Incomplete set of assignments ;
; switches_export[6]                      ; Incomplete set of assignments ;
; tse_mac_misc_connection_magic_sleep_n   ; Incomplete set of assignments ;
; tse_mac_mdio_connection_mdio_in         ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rx_control     ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_in[2]    ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_in[1]    ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_in[3]    ; Incomplete set of assignments ;
; tse_mac_rgmii_connection_rgmii_in[0]    ; Incomplete set of assignments ;
; greenleds_export[0]                     ; Missing location assignment   ;
; greenleds_export[1]                     ; Missing location assignment   ;
; greenleds_export[2]                     ; Missing location assignment   ;
; greenleds_export[3]                     ; Missing location assignment   ;
; greenleds_export[4]                     ; Missing location assignment   ;
; greenleds_export[5]                     ; Missing location assignment   ;
; greenleds_export[6]                     ; Missing location assignment   ;
; greenleds_export[7]                     ; Missing location assignment   ;
; greenleds_export[8]                     ; Missing location assignment   ;
; redleds_export[0]                       ; Missing location assignment   ;
; redleds_export[1]                       ; Missing location assignment   ;
; redleds_export[2]                       ; Missing location assignment   ;
; redleds_export[3]                       ; Missing location assignment   ;
; redleds_export[4]                       ; Missing location assignment   ;
; redleds_export[5]                       ; Missing location assignment   ;
; redleds_export[6]                       ; Missing location assignment   ;
; redleds_export[7]                       ; Missing location assignment   ;
; redleds_export[8]                       ; Missing location assignment   ;
; redleds_export[9]                       ; Missing location assignment   ;
; redleds_export[10]                      ; Missing location assignment   ;
; redleds_export[11]                      ; Missing location assignment   ;
; redleds_export[12]                      ; Missing location assignment   ;
; redleds_export[13]                      ; Missing location assignment   ;
; redleds_export[14]                      ; Missing location assignment   ;
; redleds_export[15]                      ; Missing location assignment   ;
; redleds_export[16]                      ; Missing location assignment   ;
; redleds_export[17]                      ; Missing location assignment   ;
; reset_reset                             ; Missing location assignment   ;
; sdram_clk_clk                           ; Missing location assignment   ;
; sdram_wire_addr[0]                      ; Missing location assignment   ;
; sdram_wire_addr[1]                      ; Missing location assignment   ;
; sdram_wire_addr[2]                      ; Missing location assignment   ;
; sdram_wire_addr[3]                      ; Missing location assignment   ;
; sdram_wire_addr[4]                      ; Missing location assignment   ;
; sdram_wire_addr[5]                      ; Missing location assignment   ;
; sdram_wire_addr[6]                      ; Missing location assignment   ;
; sdram_wire_addr[7]                      ; Missing location assignment   ;
; sdram_wire_addr[8]                      ; Missing location assignment   ;
; sdram_wire_addr[9]                      ; Missing location assignment   ;
; sdram_wire_addr[10]                     ; Missing location assignment   ;
; sdram_wire_addr[11]                     ; Missing location assignment   ;
; sdram_wire_addr[12]                     ; Missing location assignment   ;
; sdram_wire_ba[0]                        ; Missing location assignment   ;
; sdram_wire_ba[1]                        ; Missing location assignment   ;
; sdram_wire_cas_n                        ; Missing location assignment   ;
; sdram_wire_cke                          ; Missing location assignment   ;
; sdram_wire_cs_n                         ; Missing location assignment   ;
; sdram_wire_dqm[0]                       ; Missing location assignment   ;
; sdram_wire_dqm[1]                       ; Missing location assignment   ;
; sdram_wire_dqm[2]                       ; Missing location assignment   ;
; sdram_wire_dqm[3]                       ; Missing location assignment   ;
; sdram_wire_ras_n                        ; Missing location assignment   ;
; sdram_wire_we_n                         ; Missing location assignment   ;
; seg7_0_export[0]                        ; Missing location assignment   ;
; seg7_0_export[1]                        ; Missing location assignment   ;
; seg7_0_export[2]                        ; Missing location assignment   ;
; seg7_0_export[3]                        ; Missing location assignment   ;
; seg7_0_export[4]                        ; Missing location assignment   ;
; seg7_0_export[5]                        ; Missing location assignment   ;
; seg7_0_export[6]                        ; Missing location assignment   ;
; seg7_1_export[0]                        ; Missing location assignment   ;
; seg7_1_export[1]                        ; Missing location assignment   ;
; seg7_1_export[2]                        ; Missing location assignment   ;
; seg7_1_export[3]                        ; Missing location assignment   ;
; seg7_1_export[4]                        ; Missing location assignment   ;
; seg7_1_export[5]                        ; Missing location assignment   ;
; seg7_1_export[6]                        ; Missing location assignment   ;
; seg7_2_export[0]                        ; Missing location assignment   ;
; seg7_2_export[1]                        ; Missing location assignment   ;
; seg7_2_export[2]                        ; Missing location assignment   ;
; seg7_2_export[3]                        ; Missing location assignment   ;
; seg7_2_export[4]                        ; Missing location assignment   ;
; seg7_2_export[5]                        ; Missing location assignment   ;
; seg7_2_export[6]                        ; Missing location assignment   ;
; seg7_3_export[0]                        ; Missing location assignment   ;
; seg7_3_export[1]                        ; Missing location assignment   ;
; seg7_3_export[2]                        ; Missing location assignment   ;
; seg7_3_export[3]                        ; Missing location assignment   ;
; seg7_3_export[4]                        ; Missing location assignment   ;
; seg7_3_export[5]                        ; Missing location assignment   ;
; seg7_3_export[6]                        ; Missing location assignment   ;
; seg7_4_export[0]                        ; Missing location assignment   ;
; seg7_4_export[1]                        ; Missing location assignment   ;
; seg7_4_export[2]                        ; Missing location assignment   ;
; seg7_4_export[3]                        ; Missing location assignment   ;
; seg7_4_export[4]                        ; Missing location assignment   ;
; seg7_4_export[5]                        ; Missing location assignment   ;
; seg7_4_export[6]                        ; Missing location assignment   ;
; seg7_5_export[0]                        ; Missing location assignment   ;
; seg7_5_export[1]                        ; Missing location assignment   ;
; seg7_5_export[2]                        ; Missing location assignment   ;
; seg7_5_export[3]                        ; Missing location assignment   ;
; seg7_5_export[4]                        ; Missing location assignment   ;
; seg7_5_export[5]                        ; Missing location assignment   ;
; seg7_5_export[6]                        ; Missing location assignment   ;
; seg7_6_export[0]                        ; Missing location assignment   ;
; seg7_6_export[1]                        ; Missing location assignment   ;
; seg7_6_export[2]                        ; Missing location assignment   ;
; seg7_6_export[3]                        ; Missing location assignment   ;
; seg7_6_export[4]                        ; Missing location assignment   ;
; seg7_6_export[5]                        ; Missing location assignment   ;
; seg7_6_export[6]                        ; Missing location assignment   ;
; seg7_7_export[0]                        ; Missing location assignment   ;
; seg7_7_export[1]                        ; Missing location assignment   ;
; seg7_7_export[2]                        ; Missing location assignment   ;
; seg7_7_export[3]                        ; Missing location assignment   ;
; seg7_7_export[4]                        ; Missing location assignment   ;
; seg7_7_export[5]                        ; Missing location assignment   ;
; seg7_7_export[6]                        ; Missing location assignment   ;
; tse_mac_mdio_connection_mdc             ; Missing location assignment   ;
; tse_mac_mdio_connection_mdio_out        ; Missing location assignment   ;
; tse_mac_mdio_connection_mdio_oen        ; Missing location assignment   ;
; tse_mac_misc_connection_magic_wakeup    ; Missing location assignment   ;
; tse_mac_misc_connection_ff_tx_septy     ; Missing location assignment   ;
; tse_mac_misc_connection_tx_ff_uflow     ; Missing location assignment   ;
; tse_mac_misc_connection_ff_tx_a_full    ; Missing location assignment   ;
; tse_mac_misc_connection_ff_tx_a_empty   ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[0]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[1]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[2]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[3]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[4]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[5]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[6]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[7]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[8]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[9]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[10] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[11] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[12] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[13] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[14] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[15] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[16] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_err_stat[17] ; Missing location assignment   ;
; tse_mac_misc_connection_rx_frm_type[0]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_frm_type[1]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_frm_type[2]  ; Missing location assignment   ;
; tse_mac_misc_connection_rx_frm_type[3]  ; Missing location assignment   ;
; tse_mac_misc_connection_ff_rx_dsav      ; Missing location assignment   ;
; tse_mac_misc_connection_ff_rx_a_full    ; Missing location assignment   ;
; tse_mac_misc_connection_ff_rx_a_empty   ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_out[0]   ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_out[1]   ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_out[2]   ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_out[3]   ; Missing location assignment   ;
; tse_mac_rgmii_connection_tx_control     ; Missing location assignment   ;
; tse_mac_status_connection_eth_mode      ; Missing location assignment   ;
; tse_mac_status_connection_ena_10        ; Missing location assignment   ;
; sdram_wire_dq[0]                        ; Missing location assignment   ;
; sdram_wire_dq[1]                        ; Missing location assignment   ;
; sdram_wire_dq[2]                        ; Missing location assignment   ;
; sdram_wire_dq[3]                        ; Missing location assignment   ;
; sdram_wire_dq[4]                        ; Missing location assignment   ;
; sdram_wire_dq[5]                        ; Missing location assignment   ;
; sdram_wire_dq[6]                        ; Missing location assignment   ;
; sdram_wire_dq[7]                        ; Missing location assignment   ;
; sdram_wire_dq[8]                        ; Missing location assignment   ;
; sdram_wire_dq[9]                        ; Missing location assignment   ;
; sdram_wire_dq[10]                       ; Missing location assignment   ;
; sdram_wire_dq[11]                       ; Missing location assignment   ;
; sdram_wire_dq[12]                       ; Missing location assignment   ;
; sdram_wire_dq[13]                       ; Missing location assignment   ;
; sdram_wire_dq[14]                       ; Missing location assignment   ;
; sdram_wire_dq[15]                       ; Missing location assignment   ;
; sdram_wire_dq[16]                       ; Missing location assignment   ;
; sdram_wire_dq[17]                       ; Missing location assignment   ;
; sdram_wire_dq[18]                       ; Missing location assignment   ;
; sdram_wire_dq[19]                       ; Missing location assignment   ;
; sdram_wire_dq[20]                       ; Missing location assignment   ;
; sdram_wire_dq[21]                       ; Missing location assignment   ;
; sdram_wire_dq[22]                       ; Missing location assignment   ;
; sdram_wire_dq[23]                       ; Missing location assignment   ;
; sdram_wire_dq[24]                       ; Missing location assignment   ;
; sdram_wire_dq[25]                       ; Missing location assignment   ;
; sdram_wire_dq[26]                       ; Missing location assignment   ;
; sdram_wire_dq[27]                       ; Missing location assignment   ;
; sdram_wire_dq[28]                       ; Missing location assignment   ;
; sdram_wire_dq[29]                       ; Missing location assignment   ;
; sdram_wire_dq[30]                       ; Missing location assignment   ;
; sdram_wire_dq[31]                       ; Missing location assignment   ;
; clk_clk                                 ; Missing location assignment   ;
; tse_pcs_mac_tx_clock_connection_clk     ; Missing location assignment   ;
; tse_pcs_mac_rx_clock_connection_clk     ; Missing location assignment   ;
; tse_mac_status_connection_set_1000      ; Missing location assignment   ;
; tse_mac_status_connection_set_10        ; Missing location assignment   ;
; push_buttons_export[1]                  ; Missing location assignment   ;
; push_buttons_export[0]                  ; Missing location assignment   ;
; push_buttons_export[3]                  ; Missing location assignment   ;
; push_buttons_export[2]                  ; Missing location assignment   ;
; tse_mac_misc_connection_ff_tx_crc_fwd   ; Missing location assignment   ;
; switches_export[0]                      ; Missing location assignment   ;
; switches_export[16]                     ; Missing location assignment   ;
; switches_export[8]                      ; Missing location assignment   ;
; switches_export[5]                      ; Missing location assignment   ;
; switches_export[13]                     ; Missing location assignment   ;
; switches_export[4]                      ; Missing location assignment   ;
; switches_export[12]                     ; Missing location assignment   ;
; switches_export[3]                      ; Missing location assignment   ;
; switches_export[11]                     ; Missing location assignment   ;
; switches_export[2]                      ; Missing location assignment   ;
; switches_export[10]                     ; Missing location assignment   ;
; switches_export[1]                      ; Missing location assignment   ;
; switches_export[17]                     ; Missing location assignment   ;
; switches_export[9]                      ; Missing location assignment   ;
; switches_export[15]                     ; Missing location assignment   ;
; switches_export[7]                      ; Missing location assignment   ;
; switches_export[14]                     ; Missing location assignment   ;
; switches_export[6]                      ; Missing location assignment   ;
; tse_mac_misc_connection_magic_sleep_n   ; Missing location assignment   ;
; tse_mac_mdio_connection_mdio_in         ; Missing location assignment   ;
; tse_mac_rgmii_connection_rx_control     ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_in[2]    ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_in[1]    ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_in[3]    ; Missing location assignment   ;
; tse_mac_rgmii_connection_rgmii_in[0]    ; Missing location assignment   ;
+-----------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Entity Name                                                            ; Library Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
; |NIOS2                                                                                                                                                             ; 11493 (2)   ; 8213 (0)                  ; 129 (129)     ; 272926      ; 60   ; 6            ; 0       ; 3         ; 216  ; 0            ; 3280 (2)     ; 2778 (0)          ; 5435 (0)         ; |NIOS2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; NIOS2                                                                  ; work         ;
;    |NIOSII:mysys|                                                                                                                                                  ; 11180 (0)   ; 8050 (0)                  ; 0 (0)         ; 272926      ; 60   ; 6            ; 0       ; 3         ; 0    ; 0            ; 3130 (0)     ; 2755 (0)          ; 5295 (0)         ; |NIOS2|NIOSII:mysys                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII                                                                 ; NIOSII       ;
;       |NIOSII_GREENLED:greenled|                                                                                                                                   ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 9 (9)            ; |NIOS2|NIOSII:mysys|NIOSII_GREENLED:greenled                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_GREENLED                                                        ; NIOSII       ;
;       |NIOSII_JTAG:jtag|                                                                                                                                           ; 161 (38)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (15)      ; 21 (3)            ; 95 (20)          ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_JTAG                                                            ; NIOSII       ;
;          |NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r                                                                                                                                                                                                                                                                                                                                                                                                                                               ; NIOSII_JTAG_scfifo_r                                                   ; NIOSII       ;
;             |scfifo:rfifo|                                                                                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                       ; scfifo_jr21                                                            ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                     ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                          ; a_fefifo_7cf                                                           ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                                                                                     ; cntr_do7                                                               ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_nio1                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                            ; cntr_1ob                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                                                                                  ; cntr_1ob                                                               ; work         ;
;          |NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w                                                                                                                                                                                                                                                                                                                                                                                                                                               ; NIOSII_JTAG_scfifo_w                                                   ; NIOSII       ;
;             |scfifo:wfifo|                                                                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                       ; scfifo_jr21                                                            ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 21 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                                                                                                                                                                  ; a_dpfifo_l011                                                          ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                                                                                                                                                          ; a_fefifo_7cf                                                           ; work         ;
;                         |cntr_do7:count_usedw|                                                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                                                                                                                                                                     ; cntr_do7                                                               ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_nio1                                                        ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                                                                                                                                                            ; cntr_1ob                                                               ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                                                                                                                                                                  ; cntr_1ob                                                               ; work         ;
;          |alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|                                                                                                         ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 18 (18)           ; 34 (34)          ; |NIOS2|NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                                      ; work         ;
;       |NIOSII_NIOS2:nios2|                                                                                                                                         ; 2742 (40)   ; 1693 (39)                 ; 0 (0)         ; 64448       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1042 (1)     ; 352 (0)           ; 1348 (32)        ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; NIOSII_NIOS2                                                           ; NIOSII       ;
;          |NIOSII_NIOS2_cpu:cpu|                                                                                                                                    ; 2709 (2316) ; 1654 (1380)               ; 0 (0)         ; 64448       ; 13   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1041 (925)   ; 352 (309)         ; 1316 (1081)      ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; NIOSII_NIOS2_cpu                                                       ; NIOSII       ;
;             |NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_NIOS2_cpu_bht_module                                            ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                           ; altsyncram                                                             ; work         ;
;                   |altsyncram_97d1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated                                                                                                                                                                                                                                                                                                                                                            ; altsyncram_97d1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_dc_data_module:NIOSII_NIOS2_cpu_dc_data|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_data_module:NIOSII_NIOS2_cpu_dc_data                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_NIOS2_cpu_dc_data_module                                        ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_data_module:NIOSII_NIOS2_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                   |altsyncram_kdf1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_data_module:NIOSII_NIOS2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_kdf1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_dc_tag_module:NIOSII_NIOS2_cpu_dc_tag|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_tag_module:NIOSII_NIOS2_cpu_dc_tag                                                                                                                                                                                                                                                                                                                                                                                                               ; NIOSII_NIOS2_cpu_dc_tag_module                                         ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_tag_module:NIOSII_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                             ; work         ;
;                   |altsyncram_5jc1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1216        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_tag_module:NIOSII_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_5jc1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_dc_victim_module:NIOSII_NIOS2_cpu_dc_victim|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_victim_module:NIOSII_NIOS2_cpu_dc_victim                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_NIOS2_cpu_dc_victim_module                                      ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_victim_module:NIOSII_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                               ; altsyncram                                                             ; work         ;
;                   |altsyncram_r3d1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_victim_module:NIOSII_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated                                                                                                                                                                                                                                                                                                                                                ; altsyncram_r3d1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data|                                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_NIOS2_cpu_ic_data_module                                        ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                   |altsyncram_cjd1:auto_generated|                                                                                                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated                                                                                                                                                                                                                                                                                                                                                    ; altsyncram_cjd1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_ic_tag_module:NIOSII_NIOS2_cpu_ic_tag|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_tag_module:NIOSII_NIOS2_cpu_ic_tag                                                                                                                                                                                                                                                                                                                                                                                                               ; NIOSII_NIOS2_cpu_ic_tag_module                                         ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_tag_module:NIOSII_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                     ; altsyncram                                                             ; work         ;
;                   |altsyncram_bad1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3072        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_tag_module:NIOSII_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated                                                                                                                                                                                                                                                                                                                                                      ; altsyncram_bad1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell                                                                                                                                                                                                                                                                                                                                                                                                            ; NIOSII_NIOS2_cpu_mult_cell                                             ; NIOSII       ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                                                                                                                                                                     ; altera_mult_add_vkp2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                            ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                   ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                    ; lpm_mult                                                               ; work         ;
;                               |mult_jp01:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated                                                                                                                                                                                                           ; mult_jp01                                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                                                                                                                                                                     ; altera_mult_add_vkp2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                            ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                   ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                    ; lpm_mult                                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                                                                                                                                                                           ; mult_j011                                                              ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                                                                                                                                                                         ; altera_mult_add                                                        ; work         ;
;                   |altera_mult_add_vkp2:auto_generated|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated                                                                                                                                                                                                                                                                                                                                     ; altera_mult_add_vkp2                                                   ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                                                                                                                                                                            ; altera_mult_add_rtl                                                    ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                                                                                                                                                                   ; ama_multiplier_function                                                ; work         ;
;                            |lpm_mult:Mult0|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                                                                                                                                                                    ; lpm_mult                                                               ; work         ;
;                               |mult_j011:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated                                                                                                                                                                                                           ; mult_j011                                                              ; work         ;
;             |NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|                                                                                            ; 393 (88)    ; 273 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (8)      ; 43 (1)            ; 235 (79)         ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci                                                                                                                                                                                                                                                                                                                                                                                                            ; NIOSII_NIOS2_cpu_nios2_oci                                             ; NIOSII       ;
;                |NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|                                                                     ; 133 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 38 (0)            ; 59 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper                                                                                                                                                                                                                                                                                                                              ; NIOSII_NIOS2_cpu_debug_slave_wrapper                                   ; NIOSII       ;
;                   |NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|                                                                    ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 29 (27)           ; 20 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk                                                                                                                                                                                                                                                  ; NIOSII_NIOS2_cpu_debug_slave_sysclk                                    ; NIOSII       ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                                                                                                                                                                             ; altera_std_synchronizer                                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                                                                                                                                                                             ; altera_std_synchronizer                                                ; work         ;
;                   |NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|                                                                          ; 91 (87)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 9 (5)             ; 51 (51)          ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck                                                                                                                                                                                                                                                        ; NIOSII_NIOS2_cpu_debug_slave_tck                                       ; NIOSII       ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                                                                                                                                                                   ; altera_std_synchronizer                                                ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                                                        ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                                                                                                                                                                   ; altera_std_synchronizer                                                ; work         ;
;                   |sld_virtual_jtag_basic:NIOSII_NIOS2_cpu_debug_slave_phy|                                                                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_NIOS2_cpu_debug_slave_phy                                                                                                                                                                                                                                                                      ; sld_virtual_jtag_basic                                                 ; work         ;
;                |NIOSII_NIOS2_cpu_nios2_avalon_reg:the_NIOSII_NIOS2_cpu_nios2_avalon_reg|                                                                           ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_avalon_reg:the_NIOSII_NIOS2_cpu_nios2_avalon_reg                                                                                                                                                                                                                                                                                                                                    ; NIOSII_NIOS2_cpu_nios2_avalon_reg                                      ; NIOSII       ;
;                |NIOSII_NIOS2_cpu_nios2_oci_break:the_NIOSII_NIOS2_cpu_nios2_oci_break|                                                                             ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 30 (30)          ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_oci_break:the_NIOSII_NIOS2_cpu_nios2_oci_break                                                                                                                                                                                                                                                                                                                                      ; NIOSII_NIOS2_cpu_nios2_oci_break                                       ; NIOSII       ;
;                |NIOSII_NIOS2_cpu_nios2_oci_debug:the_NIOSII_NIOS2_cpu_nios2_oci_debug|                                                                             ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (0)             ; 8 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_oci_debug:the_NIOSII_NIOS2_cpu_nios2_oci_debug                                                                                                                                                                                                                                                                                                                                      ; NIOSII_NIOS2_cpu_nios2_oci_debug                                       ; NIOSII       ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_oci_debug:the_NIOSII_NIOS2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                                                ; work         ;
;                |NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|                                                                                   ; 116 (116)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 1 (1)             ; 55 (55)          ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem                                                                                                                                                                                                                                                                                                                                            ; NIOSII_NIOS2_cpu_nios2_ocimem                                          ; NIOSII       ;
;                   |NIOSII_NIOS2_cpu_ociram_sp_ram_module:NIOSII_NIOS2_cpu_ociram_sp_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|NIOSII_NIOS2_cpu_ociram_sp_ram_module:NIOSII_NIOS2_cpu_ociram_sp_ram                                                                                                                                                                                                                                                                       ; NIOSII_NIOS2_cpu_ociram_sp_ram_module                                  ; NIOSII       ;
;                      |altsyncram:the_altsyncram|                                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|NIOSII_NIOS2_cpu_ociram_sp_ram_module:NIOSII_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                             ; altsyncram                                                             ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|NIOSII_NIOS2_cpu_ociram_sp_ram_module:NIOSII_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                                                                                                                                                                                                              ; altsyncram_ac71                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_register_bank_a_module:NIOSII_NIOS2_cpu_register_bank_a|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_a_module:NIOSII_NIOS2_cpu_register_bank_a                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_NIOS2_cpu_register_bank_a_module                                ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_a_module:NIOSII_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_a_module:NIOSII_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                                                                                                                                                                    ; altsyncram_fic1                                                        ; work         ;
;             |NIOSII_NIOS2_cpu_register_bank_b_module:NIOSII_NIOS2_cpu_register_bank_b|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_b_module:NIOSII_NIOS2_cpu_register_bank_b                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_NIOS2_cpu_register_bank_b_module                                ; NIOSII       ;
;                |altsyncram:the_altsyncram|                                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_b_module:NIOSII_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                                             ; work         ;
;                   |altsyncram_fic1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_b_module:NIOSII_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated                                                                                                                                                                                                                                                                                                                                    ; altsyncram_fic1                                                        ; work         ;
;       |NIOSII_PUSHB:pushb|                                                                                                                                         ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 10 (10)           ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_PUSHB:pushb                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; NIOSII_PUSHB                                                           ; NIOSII       ;
;       |NIOSII_REDLED:redled|                                                                                                                                       ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 18 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_REDLED:redled                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_REDLED                                                          ; NIOSII       ;
;       |NIOSII_SWITCH:switch|                                                                                                                                       ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 18 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_SWITCH:switch                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_SWITCH                                                          ; NIOSII       ;
;       |NIOSII_TSE:tse|                                                                                                                                             ; 4729 (0)    ; 3732 (0)                  ; 0 (0)         ; 171376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 997 (0)      ; 1598 (0)          ; 2134 (0)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; NIOSII_TSE                                                             ; NIOSII       ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                                            ; 4729 (54)   ; 3732 (1)                  ; 0 (0)         ; 171376      ; 28   ; 0            ; 0       ; 0         ; 0    ; 0            ; 997 (53)     ; 1598 (0)          ; 2134 (2)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_mac                                                     ; NIOSII       ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                                                 ; 1718 (0)    ; 1338 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 369 (0)      ; 599 (0)           ; 750 (0)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_mac_control                                                 ; NIOSII       ;
;                |altera_tse_host_control:U_CTRL|                                                                                                                    ; 46 (40)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (4)             ; 20 (20)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_host_control                                                ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_register_map:U_REG|                                                                                                                     ; 1674 (910)  ; 1311 (653)                ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 352 (243)    ; 590 (124)         ; 732 (547)        ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_register_map                                                ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                                                          ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                                                                                                                                                                                                         ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                                            ; 8 (2)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                                             ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                                             ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                                             ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                                              ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                                              ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                                              ; 41 (35)     ; 40 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (34)           ; 2 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_clock_crosser                                               ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                                             ; 224 (177)   ; 142 (94)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 45 (6)            ; 99 (91)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_rx_counter_cntl                                             ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                             ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (0)            ; 9 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                                                                                                                                                                                                         ; altera_tse_dpram_16x32                                                 ; NIOSII       ;
;                         |altsyncram:altsyncram_component|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                         ; altsyncram                                                             ; work         ;
;                            |altsyncram_kpl1:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_kpl1:auto_generated                                                                                                                                                                                                                                                          ; altsyncram_kpl1                                                        ; work         ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                                                                                                                                                                                                         ; altera_tse_dpram_16x32                                                 ; NIOSII       ;
;                         |altsyncram:altsyncram_component|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                         ; altsyncram                                                             ; work         ;
;                            |altsyncram_kpl1:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_kpl1:auto_generated                                                                                                                                                                                                                                                          ; altsyncram_kpl1                                                        ; work         ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                                             ; 100 (100)   ; 70 (70)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 4 (4)             ; 68 (68)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_tx_counter_cntl                                             ; NIOSII       ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                                                                                                                                                                                                            ; altera_tse_dpram_8x32                                                  ; NIOSII       ;
;                         |altsyncram:altsyncram_component|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                            ; altsyncram                                                             ; work         ;
;                            |altsyncram_kml1:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_kml1:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_kml1                                                        ; work         ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                                                                                                                                                                                                            ; altera_tse_dpram_8x32                                                  ; NIOSII       ;
;                         |altsyncram:altsyncram_component|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                            ; altsyncram                                                             ; work         ;
;                            |altsyncram_kml1:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_kml1:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_kml1                                                        ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_reset_synchronizer                                          ; NIOSII       ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_reset_synchronizer                                          ; NIOSII       ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_reset_synchronizer                                          ; NIOSII       ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_reset_synchronizer                                          ; NIOSII       ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_reset_synchronizer                                          ; NIOSII       ;
;             |altera_tse_rgmii_module:U_RGMII|                                                                                                                      ; 54 (33)     ; 40 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 36 (17)           ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_tse_rgmii_module                                                ; NIOSII       ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                                         ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_rgmii_in1                                                   ; NIOSII       ;
;                   |altddio_in:altddio_in_component|                                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                               ; altddio_in                                                             ; work         ;
;                      |ddio_in_u2e:auto_generated|                                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated                                                                                                                                                                                                                                                                                                                                    ; ddio_in_u2e                                                            ; work         ;
;                |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                                                ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                                                                                                                                                                                               ; altera_tse_rgmii_in4                                                   ; NIOSII       ;
;                   |altddio_in:altddio_in_component|                                                                                                                ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                                                                                                                                                                                               ; altddio_in                                                             ; work         ;
;                      |ddio_in_13e:auto_generated|                                                                                                                  ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated                                                                                                                                                                                                                                                                                                                                    ; ddio_in_13e                                                            ; work         ;
;                |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_rgmii_out1                                                  ; NIOSII       ;
;                   |altddio_out:altddio_out_component|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                           ; altddio_out                                                            ; work         ;
;                      |ddio_out_unb:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_unb:auto_generated                                                                                                                                                                                                                                                                                                                               ; ddio_out_unb                                                           ; work         ;
;                |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                                                                                                                                                                                                             ; altera_tse_rgmii_out4                                                  ; NIOSII       ;
;                   |altddio_out:altddio_out_component|                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                                                                                                                                                                                                           ; altddio_out                                                            ; work         ;
;                      |ddio_out_1ob:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_1ob:auto_generated                                                                                                                                                                                                                                                                                                                               ; ddio_out_1ob                                                           ; work         ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                                           ; 174 (36)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 32 (8)            ; 122 (11)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_top_mdio                                                    ; NIOSII       ;
;                |altera_tse_mdio:U_MDIO|                                                                                                                            ; 102 (102)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 20 (20)           ; 69 (69)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_tse_mdio                                                        ; NIOSII       ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                                                  ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 9 (9)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_tse_mdio_clk_gen                                                ; NIOSII       ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                                                       ; 37 (37)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 33 (33)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mdio_cntl                                                   ; NIOSII       ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                                                          ; 2769 (9)    ; 2186 (0)                  ; 0 (0)         ; 169840      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (2)      ; 921 (0)           ; 1305 (10)        ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_tse_top_w_fifo_10_100_1000                                      ; NIOSII       ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                                  ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                                                       ; 9 (3)       ; 9 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_clk_cntl                                                    ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                                                         ; 23 (20)     ; 23 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (7)            ; 13 (13)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                                                                                                                                                                                                            ; altera_tse_gmii_io                                                     ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                                                        ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 7 (7)             ; 20 (20)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mii_rx_if                                                   ; NIOSII       ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                                                        ; 10 (7)      ; 10 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                                                                                                                                                                                                           ; altera_tse_mii_tx_if                                                   ; NIOSII       ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                                                  ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                                                    ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                                                       ; 2691 (0)    ; 2113 (0)                  ; 0 (0)         ; 169840      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 537 (0)      ; 891 (0)           ; 1263 (0)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                                                                                                                                                                                                          ; altera_tse_top_w_fifo                                                  ; NIOSII       ;
;                   |altera_tse_magic_detection:U_MAGIC|                                                                                                             ; 83 (80)     ; 39 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 4 (1)             ; 44 (44)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                                                                                                                                                                                                       ; altera_tse_magic_detection                                             ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                                                    ; 535 (138)   ; 452 (80)                  ; 0 (0)         ; 93696       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (58)      ; 211 (10)          ; 241 (71)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_rx_min_ff                                                   ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                             ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 9 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                                              ; 90 (28)     ; 82 (19)                   ; 0 (0)         ; 11776       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 36 (10)           ; 46 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_34                                                   ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                                                   ; 18 (0)      ; 18 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11776       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                         ; NIOSII       ;
;                            |altsyncram:altsyncram_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11776       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                          ; altsyncram                                                             ; work         ;
;                               |altsyncram_dsh1:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 11776       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_dsh1:auto_generated                                                                                                                                                                                                                           ; altsyncram_dsh1                                                        ; work         ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                                                  ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 17 (17)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                                                                                                                                                                                                       ; altera_tse_bin_cnt                                                     ; NIOSII       ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                                                          ; 271 (84)    ; 245 (47)                  ; 0 (0)         ; 81920       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (10)      ; 132 (5)           ; 122 (77)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                                                                                                                                                                                                           ; altera_tse_a_fifo_opt_1246                                             ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 3 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 10 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (0)            ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 13 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                      ; altera_tse_altsyncram_dpm_fifo                                         ; NIOSII       ;
;                            |altsyncram:altsyncram_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                      ; altsyncram                                                             ; work         ;
;                               |altsyncram_92i1:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 81920       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_92i1:auto_generated                                                                                                                                                                                                                       ; altsyncram_92i1                                                        ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                 ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 11 (11)           ; 23 (23)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                  ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 22 (22)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                 ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                                                    ; 1326 (0)    ; 1028 (0)                  ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 268 (0)      ; 438 (0)           ; 620 (0)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_top_1geth                                                   ; NIOSII       ;
;                      |altera_tse_mac_rx:U_RX|                                                                                                                      ; 585 (481)   ; 501 (428)                 ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (42)      ; 267 (232)         ; 247 (211)        ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                                                                                                                                                                                                       ; altera_tse_mac_rx                                                      ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_10|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_10|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                                                                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                          ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                                                      ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                                                                                                                                                                                                   ; altera_tse_altshifttaps                                                ; NIOSII       ;
;                            |altshift_taps:shift_reg_rtl_0|                                                                                                         ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0                                                                                                                                                                                                                                                                     ; altshift_taps                                                          ; work         ;
;                               |shift_taps_ulm:auto_generated|                                                                                                      ; 10 (0)      ; 4 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 6 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ulm:auto_generated                                                                                                                                                                                                                                       ; shift_taps_ulm                                                         ; work         ;
;                                  |altsyncram_cc81:altsyncram2|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 112         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ulm:auto_generated|altsyncram_cc81:altsyncram2                                                                                                                                                                                                           ; altsyncram_cc81                                                        ; work         ;
;                                  |cntr_qof:cntr1|                                                                                                                  ; 10 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ulm:auto_generated|cntr_qof:cntr1                                                                                                                                                                                                                        ; cntr_qof                                                               ; work         ;
;                                     |cmpr_qec:cmpr4|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ulm:auto_generated|cntr_qof:cntr1|cmpr_qec:cmpr4                                                                                                                                                                                                         ; cmpr_qec                                                               ; work         ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                                           ; 63 (14)     ; 36 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (10)      ; 8 (2)             ; 30 (2)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                                                                                                                                                                                                        ; altera_tse_crc328checker                                               ; NIOSII       ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                        ; 49 (49)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 28 (28)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                         ; altera_tse_crc32galois8                                                ; NIOSII       ;
;                      |altera_tse_mac_tx:U_TX|                                                                                                                      ; 407 (316)   ; 291 (217)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (83)     ; 104 (58)          ; 203 (177)        ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                                                                                                                                                                                                       ; altera_tse_mac_tx                                                      ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|                                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA                                                                                                                                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                          ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_crc328generator:U_CRC|                                                                                                         ; 57 (0)      ; 38 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 15 (0)            ; 25 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                                                                                                                                                                                                      ; altera_tse_crc328generator                                             ; NIOSII       ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                                                                                                                                                                                                           ; altera_tse_crc32ctl8                                                   ; NIOSII       ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                                                        ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (9)             ; 25 (25)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                                                                                                                                                                                                       ; altera_tse_crc32galois8                                                ; NIOSII       ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                                                         ; 148 (145)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 31 (28)           ; 92 (92)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                                                                                                                                                                                                          ; altera_tse_rx_stat_extract                                             ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                                                 ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                                                         ; 186 (186)   ; 114 (114)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 36 (36)           ; 78 (78)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                                                                                                                                                                                                          ; altera_tse_tx_stat_extract                                             ; NIOSII       ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                                                    ; 747 (109)   ; 594 (79)                  ; 0 (0)         ; 76032       ; 11   ; 0            ; 0       ; 0         ; 0    ; 0            ; 151 (27)     ; 238 (8)           ; 358 (74)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                                                                                                                                                                                                              ; altera_tse_tx_min_ff                                                   ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA                                                                                                                                                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_HALF_DUPLEX_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                                                                                                                                                                                                            ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                             ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (0)            ; 9 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                             ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                         ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                                                      ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                                              ; 91 (20)     ; 83 (11)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 36 (1)            ; 47 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                                                                                                                                                                                               ; altera_tse_a_fifo_13                                                   ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                          ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                     ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                       ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                          ; altera_tse_altsyncram_dpm_fifo                                         ; NIOSII       ;
;                            |altsyncram:altsyncram_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                          ; altsyncram                                                             ; work         ;
;                               |altsyncram_7ph1:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_7ph1:auto_generated                                                                                                                                                                                                                           ; altsyncram_7ph1                                                        ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                 ; 21 (21)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 17 (17)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                      ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                     ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                                                          ; 292 (107)   ; 249 (51)                  ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (12)      ; 131 (8)           ; 141 (97)         ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                                                                                                                                                                                                           ; altera_tse_a_fifo_opt_1246                                             ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 3 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (0)            ; 2 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                                                          ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                                                                                                                                                                                                           ; altera_eth_tse_std_synchronizer_bundle                                 ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[10].u|                                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u                                                                                                                                                                                                                                ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                  ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                                                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                        ; NIOSII       ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                                                   ; altera_std_synchronizer_nocut                                          ; NIOSII       ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                                                                                                                                                                                                      ; altera_tse_altsyncram_dpm_fifo                                         ; NIOSII       ;
;                            |altsyncram:altsyncram_component|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                      ; altsyncram                                                             ; work         ;
;                               |altsyncram_j2i1:auto_generated|                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 73728       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j2i1:auto_generated                                                                                                                                                                                                                       ; altsyncram_j2i1                                                        ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                                                 ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 11 (11)           ; 22 (22)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                                                                                                                                                                                                  ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                                                ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 10 (10)           ; 23 (23)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                                                                                                                                                                                                 ; altera_tse_gray_cnt                                                    ; NIOSII       ;
;                      |altera_tse_altsyncram_dpm_fifo:U_RTSM|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM                                                                                                                                                                                                                                                                                                                        ; altera_tse_altsyncram_dpm_fifo                                         ; NIOSII       ;
;                         |altsyncram:altsyncram_component|                                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                        ; altsyncram                                                             ; work         ;
;                            |altsyncram_7sh1:auto_generated|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_7sh1:auto_generated                                                                                                                                                                                                                                                         ; altsyncram_7sh1                                                        ; work         ;
;                      |altera_tse_retransmit_cntl:U_RETR|                                                                                                           ; 208 (167)   ; 111 (79)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (87)      ; 16 (12)           ; 96 (68)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR                                                                                                                                                                                                                                                                                                                            ; altera_tse_retransmit_cntl                                             ; NIOSII       ;
;                         |altera_tse_lfsr_10:U_LFSR|                                                                                                                ; 41 (41)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 4 (4)             ; 28 (28)          ; |NIOS2|NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|altera_tse_lfsr_10:U_LFSR                                                                                                                                                                                                                                                                                                  ; altera_tse_lfsr_10                                                     ; NIOSII       ;
;       |NIOSII_avalon_st_adapter:avalon_st_adapter|                                                                                                                 ; 32 (0)      ; 11 (0)                    ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 12 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; NIOSII_avalon_st_adapter                                               ; NIOSII       ;
;          |NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                                                              ; 32 (2)      ; 11 (0)                    ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (1)       ; 0 (0)             ; 12 (1)           ; |NIOS2|NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                        ; NIOSII_avalon_st_adapter_timing_adapter_0                              ; NIOSII       ;
;             |NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo|                                                        ; 30 (30)     ; 11 (11)                   ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                                                                                                                                                                                          ; NIOSII_avalon_st_adapter_timing_adapter_0_fifo                         ; NIOSII       ;
;                |altsyncram:mem_rtl_0|                                                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                     ; altsyncram                                                             ; work         ;
;                   |altsyncram_gsg1:auto_generated|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 656         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_gsg1:auto_generated                                                                                                                                                                                                                                                      ; altsyncram_gsg1                                                        ; work         ;
;       |NIOSII_clocks:clocks|                                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_clocks:clocks                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_clocks                                                          ; NIOSII       ;
;          |altera_up_altpll:sys_pll|                                                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_up_altpll                                                       ; NIOSII       ;
;             |altpll:PLL_for_DE_Series_Boards|                                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards                                                                                                                                                                                                                                                                                                                                                                                                                                ; altpll                                                                 ; work         ;
;                |altpll_3lb2:auto_generated|                                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                     ; altpll_3lb2                                                            ; work         ;
;       |NIOSII_descriptor_memory:descriptor_memory|                                                                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; NIOSII_descriptor_memory                                               ; NIOSII       ;
;          |altsyncram:the_altsyncram|                                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                                                                                                                         ; altsyncram                                                             ; work         ;
;             |altsyncram_e9h1:auto_generated|                                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_e9h1:auto_generated                                                                                                                                                                                                                                                                                                                                                                                                          ; altsyncram_e9h1                                                        ; work         ;
;       |NIOSII_mm_interconnect_0:mm_interconnect_0|                                                                                                                 ; 1245 (0)    ; 534 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 454 (0)      ; 38 (0)            ; 753 (0)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; NIOSII_mm_interconnect_0                                               ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                                            ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                      ; NIOSII_mm_interconnect_0_cmd_demux                                     ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_demux_006:cmd_demux_006|                                                                                                    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_demux_006:cmd_demux_006                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_mm_interconnect_0_cmd_demux_006                                 ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_005|                                                                                                        ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (1)             ; 50 (47)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                  ; NIOSII_mm_interconnect_0_cmd_mux_005                                   ; NIOSII       ;
;             |altera_merlin_arbitrator:arb|                                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                               ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_019|                                                                                                        ; 31 (28)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (14)      ; 1 (1)             ; 15 (12)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_019                                                                                                                                                                                                                                                                                                                                                                                                                  ; NIOSII_mm_interconnect_0_cmd_mux_005                                   ; NIOSII       ;
;             |altera_merlin_arbitrator:arb|                                                                                                                         ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_019|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                               ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018|                                                                                                        ; 107 (98)    ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (30)      ; 1 (1)             ; 70 (66)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018                                                                                                                                                                                                                                                                                                                                                                                                                  ; NIOSII_mm_interconnect_0_cmd_mux_018                                   ; NIOSII       ;
;             |altera_merlin_arbitrator:arb|                                                                                                                         ; 10 (7)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                               ; NIOSII       ;
;                |altera_merlin_arb_adder:adder|                                                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_arb_adder                                                ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020|                                                                                                        ; 127 (113)   ; 11 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (42)      ; 0 (0)             ; 77 (67)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020                                                                                                                                                                                                                                                                                                                                                                                                                  ; NIOSII_mm_interconnect_0_cmd_mux_020                                   ; NIOSII       ;
;             |altera_merlin_arbitrator:arb|                                                                                                                         ; 18 (8)      ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (2)        ; 0 (0)             ; 10 (6)           ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                                                                                                     ; altera_merlin_arbitrator                                               ; NIOSII       ;
;                |altera_merlin_arb_adder:adder|                                                                                                                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                                                                                                       ; altera_merlin_arb_adder                                                ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_router:router|                                                                                                                  ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                                                                                                                            ; NIOSII_mm_interconnect_0_router                                        ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_router_006:router_006|                                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_router_006:router_006                                                                                                                                                                                                                                                                                                                                                                                                                    ; NIOSII_mm_interconnect_0_router_006                                    ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_router_028:router_028|                                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_router_028:router_028                                                                                                                                                                                                                                                                                                                                                                                                                    ; NIOSII_mm_interconnect_0_router_028                                    ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_demux_005:rsp_demux_005|                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_005:rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_mm_interconnect_0_rsp_demux_005                                 ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_demux_005:rsp_demux_019|                                                                                                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_005:rsp_demux_019                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_mm_interconnect_0_rsp_demux_005                                 ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_demux_018:rsp_demux_018|                                                                                                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_018:rsp_demux_018                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_mm_interconnect_0_rsp_demux_018                                 ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_demux_020:rsp_demux_020|                                                                                                    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_020:rsp_demux_020                                                                                                                                                                                                                                                                                                                                                                                                              ; NIOSII_mm_interconnect_0_rsp_demux_020                                 ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                                                ; 254 (254)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 177 (177)        ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                          ; NIOSII_mm_interconnect_0_rsp_mux                                       ; NIOSII       ;
;          |NIOSII_mm_interconnect_0_rsp_mux_006:rsp_mux_006|                                                                                                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_mux_006:rsp_mux_006                                                                                                                                                                                                                                                                                                                                                                                                                  ; NIOSII_mm_interconnect_0_rsp_mux_006                                   ; NIOSII       ;
;          |altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|                                                                                               ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:greenled_s1_agent_rsp_fifo|                                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:greenled_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo|                                                                                             ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                                              ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:pushb_s1_agent_rsp_fifo|                                                                                                           ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:pushb_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:redled_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:redled_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                                           ; 58 (58)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 5 (5)             ; 43 (43)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_0_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_1_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_2_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_2_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_3_s1_agent_rsp_fifo|                                                                                                          ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_4_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_5_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_6_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:seg7_7_s1_agent_rsp_fifo|                                                                                                          ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:seg7_7_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo|                                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo|                                                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo|                                                                                                          ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:switch_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                                                         ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_avalon_sc_fifo:tse_control_port_agent_rsp_fifo|                                                                                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:tse_control_port_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                  ; NIOSII       ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                                                                      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_rx_descriptor_read_agent|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_rx_descriptor_write_agent|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_descriptor_write_agent                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_rx_m_write_agent|                                                                                                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_rx_m_write_agent                                                                                                                                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_tx_descriptor_read_agent|                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_descriptor_read_agent                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_tx_descriptor_write_agent|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_descriptor_write_agent                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_master_agent:sgdma_tx_m_read_agent|                                                                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:sgdma_tx_m_read_agent                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_master_agent                                             ; NIOSII       ;
;          |altera_merlin_slave_agent:nios2_debug_mem_slave_agent|                                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_debug_mem_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:seg7_7_s1_agent|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:seg7_7_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:sgdma_rx_csr_agent|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_rx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:sgdma_tx_csr_agent|                                                                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent                                                                                                                                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:switch_s1_agent|                                                                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:switch_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                         ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                                              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_agent:tse_control_port_agent|                                                                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:tse_control_port_agent                                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                                              ; NIOSII       ;
;          |altera_merlin_slave_translator:descriptor_memory_s1_translator|                                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:descriptor_memory_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:greenled_s1_translator|                                                                                                   ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:greenled_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator|                                                                                        ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 23 (23)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                                                         ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:pushb_s1_translator|                                                                                                      ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:pushb_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:redled_s1_translator|                                                                                                     ; 26 (26)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 22 (22)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:redled_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_0_s1_translator|                                                                                                     ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_1_s1_translator|                                                                                                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_1_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_2_s1_translator|                                                                                                     ; 15 (15)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_2_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_3_s1_translator|                                                                                                     ; 12 (12)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_3_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_4_s1_translator|                                                                                                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_4_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_5_s1_translator|                                                                                                     ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_5_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_6_s1_translator|                                                                                                     ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_6_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:seg7_7_s1_translator|                                                                                                     ; 14 (14)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:seg7_7_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:sgdma_rx_csr_translator|                                                                                                  ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 20 (20)           ; 16 (16)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_rx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:sgdma_tx_csr_translator|                                                                                                  ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 37 (37)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sgdma_tx_csr_translator                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:switch_s1_translator|                                                                                                     ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 17 (17)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:switch_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                                                    ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                                                    ; 23 (23)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 19 (19)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_slave_translator:tse_control_port_translator|                                                                                              ; 37 (37)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (4)             ; 30 (30)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:tse_control_port_translator                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_translator                                         ; NIOSII       ;
;          |altera_merlin_traffic_limiter:nios2_data_master_limiter|                                                                                                 ; 46 (46)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 29 (29)          ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                           ; altera_merlin_traffic_limiter                                          ; NIOSII       ;
;          |altera_merlin_traffic_limiter:nios2_instruction_master_limiter|                                                                                          ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter                                                                                                                                                                                                                                                                                                                                                                                                    ; altera_merlin_traffic_limiter                                          ; NIOSII       ;
;       |NIOSII_sdram:sdram|                                                                                                                                         ; 441 (272)   ; 283 (155)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (148)    ; 63 (3)            ; 220 (101)        ; |NIOS2|NIOSII:mysys|NIOSII_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; NIOSII_sdram                                                           ; NIOSII       ;
;          |NIOSII_sdram_input_efifo_module:the_NIOSII_sdram_input_efifo_module|                                                                                     ; 194 (194)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 60 (60)           ; 124 (124)        ; |NIOS2|NIOSII:mysys|NIOSII_sdram:sdram|NIOSII_sdram_input_efifo_module:the_NIOSII_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                                                                                                                                       ; NIOSII_sdram_input_efifo_module                                        ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_0|                                                                                                                                       ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_1|                                                                                                                                       ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_2|                                                                                                                                       ; 17 (17)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_3|                                                                                                                                       ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_4|                                                                                                                                       ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 8 (8)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_4                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_5|                                                                                                                                       ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_5                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_6|                                                                                                                                       ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_6                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_seg7_0:seg7_7|                                                                                                                                       ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 7 (7)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_seg7_0:seg7_7                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; NIOSII_seg7_0                                                          ; NIOSII       ;
;       |NIOSII_sgdma_rx:sgdma_rx|                                                                                                                                   ; 876 (5)     ; 765 (3)                   ; 0 (0)         ; 148         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (2)      ; 355 (0)           ; 410 (3)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_sgdma_rx                                                        ; NIOSII       ;
;          |NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|                                                                                                         ; 579 (0)     ; 533 (0)                   ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 219 (0)           ; 314 (0)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain                                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_sgdma_rx_chain                                                  ; NIOSII       ;
;             |control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|                              ; 203 (203)   ; 175 (175)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 47 (47)           ; 131 (131)        ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx                                                                                                                                                                                                                                                                                                             ; control_status_slave_which_resides_within_NIOSII_sgdma_rx              ; NIOSII       ;
;             |descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|                                        ; 333 (298)   ; 313 (284)                 ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (14)      ; 172 (158)         ; 141 (126)        ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx                                                                                                                                                                                                                                                                                                                       ; descriptor_read_which_resides_within_NIOSII_sgdma_rx                   ; NIOSII       ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                    ; altshift_taps                                                          ; work         ;
;                   |shift_taps_f4n:auto_generated|                                                                                                                  ; 5 (0)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated                                                                                                                                                                                                                                                      ; shift_taps_f4n                                                         ; work         ;
;                      |altsyncram_uua1:altsyncram2|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|altsyncram_uua1:altsyncram2                                                                                                                                                                                                                          ; altsyncram_uua1                                                        ; work         ;
;                      |cntr_4pf:cntr1|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|cntr_4pf:cntr1                                                                                                                                                                                                                                       ; cntr_4pf                                                               ; work         ;
;                      |cntr_r8h:cntr3|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|cntr_r8h:cntr3                                                                                                                                                                                                                                       ; cntr_r8h                                                               ; work         ;
;                |descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo| ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo                                                                                                                                                                     ; descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo ; NIOSII       ;
;                   |scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|                                                  ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                 ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                            ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                               ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                               ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                            ; work         ;
;                            |cntr_0bf:auto_generated|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_0bf:auto_generated           ; cntr_0bf                                                               ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                 ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                 ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                 ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                            ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                ; work         ;
;                            |mux_drc:auto_generated|                                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_drc:auto_generated ; mux_drc                                                                ; work         ;
;             |descriptor_write_which_resides_within_NIOSII_sgdma_rx:the_descriptor_write_which_resides_within_NIOSII_sgdma_rx|                                      ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 45 (45)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_write_which_resides_within_NIOSII_sgdma_rx:the_descriptor_write_which_resides_within_NIOSII_sgdma_rx                                                                                                                                                                                                                                                                                                                     ; descriptor_write_which_resides_within_NIOSII_sgdma_rx                  ; NIOSII       ;
;          |NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                       ; NIOSII_sgdma_rx_command_fifo                                           ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|                                                                                                     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                 ; work         ;
;                |scfifo_kc31:auto_generated|                                                                                                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated                                                                                                                                                                                                                                                                                                                                           ; scfifo_kc31                                                            ; work         ;
;                   |a_dpfifo_ri31:dpfifo|                                                                                                                           ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ri31                                                          ; work         ;
;                      |altsyncram_t9h1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 84          ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_t9h1:FIFOram                                                                                                                                                                                                                                                                                              ; altsyncram_t9h1                                                        ; work         ;
;                      |cntr_8o7:usedw_counter|                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|cntr_8o7:usedw_counter                                                                                                                                                                                                                                                                                               ; cntr_8o7                                                               ; work         ;
;                      |cntr_snb:wr_ptr|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|cntr_snb:wr_ptr                                                                                                                                                                                                                                                                                                      ; cntr_snb                                                               ; work         ;
;          |NIOSII_sgdma_rx_command_grabber:the_NIOSII_sgdma_rx_command_grabber|                                                                                     ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 43 (43)           ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_grabber:the_NIOSII_sgdma_rx_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                 ; NIOSII_sgdma_rx_command_grabber                                        ; NIOSII       ;
;          |NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|                                                                                 ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_sgdma_rx_desc_address_fifo                                      ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|                                                                                           ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                  ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                               ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                               ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                            ; work         ;
;                      |cntr_0bf:auto_generated|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_0bf:auto_generated                                                                                                                                                                                                                                                                                      ; cntr_0bf                                                               ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                 ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                 ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                 ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                   ; lpm_mux                                                                ; work         ;
;                      |mux_rsc:auto_generated|                                                                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rsc:auto_generated                                                                                                                                                                                                                                                                            ; mux_rsc                                                                ; work         ;
;          |NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|                                                                                                     ; 184 (173)   ; 134 (133)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (40)      ; 73 (73)           ; 61 (60)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write                                                                                                                                                                                                                                                                                                                                                                                                                                 ; NIOSII_sgdma_rx_m_write                                                ; NIOSII       ;
;             |byteenable_gen_which_resides_within_NIOSII_sgdma_rx:the_byteenable_gen_which_resides_within_NIOSII_sgdma_rx|                                          ; 11 (0)      ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|byteenable_gen_which_resides_within_NIOSII_sgdma_rx:the_byteenable_gen_which_resides_within_NIOSII_sgdma_rx                                                                                                                                                                                                                                                                                                                     ; byteenable_gen_which_resides_within_NIOSII_sgdma_rx                    ; NIOSII       ;
;                |thirty_two_bit_byteenable_FSM_which_resides_within_NIOSII_sgdma_rx:the_thirty_two_bit_byteenable_FSM|                                              ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|byteenable_gen_which_resides_within_NIOSII_sgdma_rx:the_byteenable_gen_which_resides_within_NIOSII_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_NIOSII_sgdma_rx:the_thirty_two_bit_byteenable_FSM                                                                                                                                                                                                                ; thirty_two_bit_byteenable_FSM_which_resides_within_NIOSII_sgdma_rx     ; NIOSII       ;
;          |NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_sgdma_rx_status_token_fifo                                      ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |scfifo_5b31:auto_generated|                                                                                                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated                                                                                                                                                                                                                                                                                                                       ; scfifo_5b31                                                            ; work         ;
;                   |a_dpfifo_ch31:dpfifo|                                                                                                                           ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo                                                                                                                                                                                                                                                                                                  ; a_dpfifo_ch31                                                          ; work         ;
;                      |altsyncram_v6h1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_v6h1:FIFOram                                                                                                                                                                                                                                                                          ; altsyncram_v6h1                                                        ; work         ;
;                      |cntr_8o7:usedw_counter|                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_8o7:usedw_counter                                                                                                                                                                                                                                                                           ; cntr_8o7                                                               ; work         ;
;                      |cntr_snb:wr_ptr|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_snb:wr_ptr                                                                                                                                                                                                                                                                                  ; cntr_snb                                                               ; work         ;
;       |NIOSII_sgdma_tx:sgdma_tx|                                                                                                                                   ; 911 (7)     ; 670 (3)                   ; 0 (0)         ; 2506        ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 240 (4)      ; 212 (0)           ; 459 (3)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_sgdma_tx                                                        ; NIOSII       ;
;          |NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|                                                                                                         ; 493 (0)     ; 444 (0)                   ; 0 (0)         ; 46          ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 144 (0)           ; 300 (0)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain                                                                                                                                                                                                                                                                                                                                                                                                                                     ; NIOSII_sgdma_tx_chain                                                  ; NIOSII       ;
;             |control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|                              ; 198 (198)   ; 172 (172)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 48 (48)           ; 126 (126)        ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx                                                                                                                                                                                                                                                                                                             ; control_status_slave_which_resides_within_NIOSII_sgdma_tx              ; NIOSII       ;
;             |descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|                                        ; 251 (201)   ; 227 (188)                 ; 0 (0)         ; 46          ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (13)      ; 95 (80)           ; 132 (107)        ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx                                                                                                                                                                                                                                                                                                                       ; descriptor_read_which_resides_within_NIOSII_sgdma_tx                   ; NIOSII       ;
;                |altshift_taps:desc_assembler_rtl_0|                                                                                                                ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0                                                                                                                                                                                                                                                                                    ; altshift_taps                                                          ; work         ;
;                   |shift_taps_e4n:auto_generated|                                                                                                                  ; 5 (0)       ; 4 (1)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated                                                                                                                                                                                                                                                      ; shift_taps_e4n                                                         ; work         ;
;                      |altsyncram_s1b1:altsyncram2|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|altsyncram_s1b1:altsyncram2                                                                                                                                                                                                                          ; altsyncram_s1b1                                                        ; work         ;
;                      |cntr_4pf:cntr1|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|cntr_4pf:cntr1                                                                                                                                                                                                                                       ; cntr_4pf                                                               ; work         ;
;                      |cntr_r8h:cntr3|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|cntr_r8h:cntr3                                                                                                                                                                                                                                       ; cntr_r8h                                                               ; work         ;
;                |altshift_taps:desc_assembler_rtl_1|                                                                                                                ; 11 (0)      ; 6 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 6 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1                                                                                                                                                                                                                                                                                    ; altshift_taps                                                          ; work         ;
;                   |shift_taps_d4n:auto_generated|                                                                                                                  ; 11 (3)      ; 6 (3)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (1)             ; 6 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated                                                                                                                                                                                                                                                      ; shift_taps_d4n                                                         ; work         ;
;                      |altsyncram_1961:altsyncram4|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 24          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|altsyncram_1961:altsyncram4                                                                                                                                                                                                                          ; altsyncram_1961                                                        ; work         ;
;                      |cntr_6pf:cntr1|                                                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|cntr_6pf:cntr1                                                                                                                                                                                                                                       ; cntr_6pf                                                               ; work         ;
;                      |cntr_p8h:cntr5|                                                                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|cntr_p8h:cntr5                                                                                                                                                                                                                                       ; cntr_p8h                                                               ; work         ;
;                |altshift_taps:desc_assembler_rtl_2|                                                                                                                ; 5 (0)       ; 4 (0)                     ; 0 (0)         ; 6           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2                                                                                                                                                                                                                                                                                    ; altshift_taps                                                          ; work         ;
;                   |shift_taps_q5n:auto_generated|                                                                                                                  ; 5 (0)       ; 4 (1)                     ; 0 (0)         ; 6           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated                                                                                                                                                                                                                                                      ; shift_taps_q5n                                                         ; work         ;
;                      |altsyncram_o1b1:altsyncram2|                                                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6           ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|altsyncram_o1b1:altsyncram2                                                                                                                                                                                                                          ; altsyncram_o1b1                                                        ; work         ;
;                      |cntr_4pf:cntr1|                                                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|cntr_4pf:cntr1                                                                                                                                                                                                                                       ; cntr_4pf                                                               ; work         ;
;                      |cntr_r8h:cntr3|                                                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|cntr_r8h:cntr3                                                                                                                                                                                                                                       ; cntr_r8h                                                               ; work         ;
;                |descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo| ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo                                                                                                                                                                     ; descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo ; NIOSII       ;
;                   |scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|                                                  ; 30 (0)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo                                                                       ; scfifo                                                                 ; work         ;
;                      |a_fffifo:subfifo|                                                                                                                            ; 30 (3)      ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 14 (0)            ; 11 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo                                                      ; a_fffifo                                                               ; work         ;
;                         |a_fefifo:fifo_state|                                                                                                                      ; 5 (5)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|a_fefifo:fifo_state                                  ; a_fefifo                                                               ; work         ;
;                         |lpm_counter:rd_ptr|                                                                                                                       ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                   ; lpm_counter                                                            ; work         ;
;                            |cntr_0bf:auto_generated|                                                                                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_0bf:auto_generated           ; cntr_0bf                                                               ; work         ;
;                         |lpm_ff:last_data_node[0]|                                                                                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                             ; lpm_ff                                                                 ; work         ;
;                         |lpm_ff:last_data_node[1]|                                                                                                                 ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                             ; lpm_ff                                                                 ; work         ;
;                         |lpm_ff:output_buffer|                                                                                                                     ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_ff:output_buffer                                 ; lpm_ff                                                                 ; work         ;
;                         |lpm_mux:last_row_data_out_mux|                                                                                                            ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                        ; lpm_mux                                                                ; work         ;
;                            |mux_drc:auto_generated|                                                                                                                ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_drc:auto_generated ; mux_drc                                                                ; work         ;
;             |descriptor_write_which_resides_within_NIOSII_sgdma_tx:the_descriptor_write_which_resides_within_NIOSII_sgdma_tx|                                      ; 46 (46)     ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 44 (44)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_write_which_resides_within_NIOSII_sgdma_tx:the_descriptor_write_which_resides_within_NIOSII_sgdma_tx                                                                                                                                                                                                                                                                                                                     ; descriptor_write_which_resides_within_NIOSII_sgdma_tx                  ; NIOSII       ;
;          |NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo                                                                                                                                                                                                                                                                                                                                                                                                                       ; NIOSII_sgdma_tx_command_fifo                                           ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|                                                                                                     ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo                                                                                                                                                                                                                                                                                                                                                                      ; scfifo                                                                 ; work         ;
;                |scfifo_kc31:auto_generated|                                                                                                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated                                                                                                                                                                                                                                                                                                                                           ; scfifo_kc31                                                            ; work         ;
;                   |a_dpfifo_ri31:dpfifo|                                                                                                                           ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo                                                                                                                                                                                                                                                                                                                      ; a_dpfifo_ri31                                                          ; work         ;
;                      |altsyncram_t9h1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 44          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_t9h1:FIFOram                                                                                                                                                                                                                                                                                              ; altsyncram_t9h1                                                        ; work         ;
;                      |cntr_8o7:usedw_counter|                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|cntr_8o7:usedw_counter                                                                                                                                                                                                                                                                                               ; cntr_8o7                                                               ; work         ;
;                      |cntr_snb:wr_ptr|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|cntr_snb:wr_ptr                                                                                                                                                                                                                                                                                                      ; cntr_snb                                                               ; work         ;
;          |NIOSII_sgdma_tx_command_grabber:the_NIOSII_sgdma_tx_command_grabber|                                                                                     ; 26 (26)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_grabber:the_NIOSII_sgdma_tx_command_grabber                                                                                                                                                                                                                                                                                                                                                                                                                 ; NIOSII_sgdma_tx_command_grabber                                        ; NIOSII       ;
;          |NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|                                                                                 ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_sgdma_tx_desc_address_fifo                                      ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|                                                                                           ; 40 (0)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |a_fffifo:subfifo|                                                                                                                                  ; 40 (3)      ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 20 (0)            ; 14 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo                                                                                                                                                                                                                                                                                                                                 ; a_fffifo                                                               ; work         ;
;                   |a_fefifo:fifo_state|                                                                                                                            ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|a_fefifo:fifo_state                                                                                                                                                                                                                                                                                                             ; a_fefifo                                                               ; work         ;
;                   |lpm_counter:rd_ptr|                                                                                                                             ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr                                                                                                                                                                                                                                                                                                              ; lpm_counter                                                            ; work         ;
;                      |cntr_0bf:auto_generated|                                                                                                                     ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_counter:rd_ptr|cntr_0bf:auto_generated                                                                                                                                                                                                                                                                                      ; cntr_0bf                                                               ; work         ;
;                   |lpm_ff:last_data_node[0]|                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[0]                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                 ; work         ;
;                   |lpm_ff:last_data_node[1]|                                                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:last_data_node[1]                                                                                                                                                                                                                                                                                                        ; lpm_ff                                                                 ; work         ;
;                   |lpm_ff:output_buffer|                                                                                                                           ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_ff:output_buffer                                                                                                                                                                                                                                                                                                            ; lpm_ff                                                                 ; work         ;
;                   |lpm_mux:last_row_data_out_mux|                                                                                                                  ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux                                                                                                                                                                                                                                                                                                   ; lpm_mux                                                                ; work         ;
;                      |mux_rsc:auto_generated|                                                                                                                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|lpm_mux:last_row_data_out_mux|mux_rsc:auto_generated                                                                                                                                                                                                                                                                            ; mux_rsc                                                                ; work         ;
;          |NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|                                                                                                       ; 258 (258)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 8 (8)             ; 88 (88)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read                                                                                                                                                                                                                                                                                                                                                                                                                                   ; NIOSII_sgdma_tx_m_read                                                 ; NIOSII       ;
;          |NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|                                                                                               ; 69 (32)     ; 57 (29)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (3)       ; 18 (18)           ; 39 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo                                                                                                                                                                                                                                                                                                                                                                                                                           ; NIOSII_sgdma_tx_m_readfifo                                             ; NIOSII       ;
;             |NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|                                                                      ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                                                                           ; NIOSII_sgdma_tx_m_readfifo_m_readfifo                                  ; NIOSII       ;
;                |scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|                                                                                           ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo                                                                                                                                                                                                                                                                                   ; scfifo                                                                 ; work         ;
;                   |scfifo_ev31:auto_generated|                                                                                                                     ; 37 (0)      ; 28 (0)                    ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 28 (0)           ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated                                                                                                                                                                                                                                                        ; scfifo_ev31                                                            ; work         ;
;                      |a_dpfifo_l541:dpfifo|                                                                                                                        ; 37 (20)     ; 28 (11)                   ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 28 (11)          ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo                                                                                                                                                                                                                                   ; a_dpfifo_l541                                                          ; work         ;
;                         |altsyncram_1bh1:FIFOram|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2368        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|altsyncram_1bh1:FIFOram                                                                                                                                                                                                           ; altsyncram_1bh1                                                        ; work         ;
;                         |cntr_0ob:rd_ptr_msb|                                                                                                                      ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|cntr_0ob:rd_ptr_msb                                                                                                                                                                                                               ; cntr_0ob                                                               ; work         ;
;                         |cntr_1ob:wr_ptr|                                                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                   ; cntr_1ob                                                               ; work         ;
;                         |cntr_do7:usedw_counter|                                                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|cntr_do7:usedw_counter                                                                                                                                                                                                            ; cntr_do7                                                               ; work         ;
;          |NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|                                                                                 ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo                                                                                                                                                                                                                                                                                                                                                                                                             ; NIOSII_sgdma_tx_status_token_fifo                                      ; NIOSII       ;
;             |scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|                                                                                           ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo                                                                                                                                                                                                                                                                                                                                                  ; scfifo                                                                 ; work         ;
;                |scfifo_5b31:auto_generated|                                                                                                                        ; 11 (0)      ; 8 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 8 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated                                                                                                                                                                                                                                                                                                                       ; scfifo_5b31                                                            ; work         ;
;                   |a_dpfifo_ch31:dpfifo|                                                                                                                           ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (6)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo                                                                                                                                                                                                                                                                                                  ; a_dpfifo_ch31                                                          ; work         ;
;                      |altsyncram_v6h1:FIFOram|                                                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_v6h1:FIFOram                                                                                                                                                                                                                                                                          ; altsyncram_v6h1                                                        ; work         ;
;                      |cntr_8o7:usedw_counter|                                                                                                                      ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_8o7:usedw_counter                                                                                                                                                                                                                                                                           ; cntr_8o7                                                               ; work         ;
;                      |cntr_snb:wr_ptr|                                                                                                                             ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|cntr_snb:wr_ptr                                                                                                                                                                                                                                                                                  ; cntr_snb                                                               ; work         ;
;       |NIOSII_timer_0:timer_0|                                                                                                                                     ; 155 (155)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 14 (14)           ; 106 (106)        ; |NIOS2|NIOSII:mysys|NIOSII_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; NIOSII_timer_0                                                         ; NIOSII       ;
;       |altera_reset_controller:rst_controller|                                                                                                                     ; 17 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 8 (6)            ; |NIOS2|NIOSII:mysys|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                ; NIOSII       ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                              ; NIOSII       ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |NIOS2|NIOSII:mysys|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                              ; NIOSII       ;
;    |pzdyqx:nabboc|                                                                                                                                                 ; 130 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (0)       ; 8 (0)             ; 64 (0)           ; |NIOS2|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; pzdyqx                                                                 ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                                               ; 130 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (4)       ; 8 (1)             ; 64 (8)           ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; pzdyqx_impl                                                            ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                                           ; 60 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (22)      ; 7 (7)             ; 21 (1)           ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                                                                                                                                                                                                  ; GHVD5181                                                               ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                                                    ; 30 (30)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 20 (20)          ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                                                                                                                                                                ; LQYT7093                                                               ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                                                       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; KIFI3548                                                               ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                                                       ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; LQYT7093                                                               ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                                                       ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; |NIOS2|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; PUDL0439                                                               ; work         ;
;    |sld_hub:auto_hub|                                                                                                                                              ; 181 (1)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (1)       ; 15 (0)            ; 76 (0)           ; |NIOS2|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; sld_hub                                                                ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|                            ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 15 (0)            ; 76 (0)           ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                                                          ; alt_sld_fab_with_jtag_input                                            ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                                                      ; 180 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 15 (0)            ; 76 (0)           ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                                                                                                       ; alt_sld_fab                                                            ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                                                  ; 180 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 15 (4)            ; 76 (0)           ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                                                                                                   ; alt_sld_fab_alt_sld_fab                                                ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                                                       ; 175 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (0)       ; 11 (0)            ; 76 (0)           ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab_sldfabric                                      ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                                                   ; 175 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (69)      ; 11 (11)           ; 76 (49)          ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                                                                                                          ; sld_jtag_hub                                                           ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                                                     ; 28 (28)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 10 (10)          ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                  ; sld_rom_sr                                                             ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |NIOS2|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                ; sld_shadow_jsm                                                         ; altera_sld   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+
; greenleds_export[0]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[1]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[2]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[3]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[4]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[5]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[6]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[7]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; greenleds_export[8]                     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[0]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[1]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[2]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[3]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[4]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[5]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[6]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[7]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[8]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[9]                       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[10]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[11]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[12]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[13]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[14]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[15]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[16]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; redleds_export[17]                      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; reset_reset                             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; sdram_clk_clk                           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_addr[0]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[1]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[2]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[3]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[4]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[5]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[6]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[7]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[8]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[9]                      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[10]                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[11]                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[12]                     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[0]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[1]                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cas_n                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cke                          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_cs_n                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[0]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[1]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[2]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[3]                       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ras_n                        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_we_n                         ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; seg7_0_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_0_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_1_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_2_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_3_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_4_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_5_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_6_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[0]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[1]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[2]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[3]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[4]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[5]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; seg7_7_export[6]                        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_mdio_connection_mdc             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_mdio_connection_mdio_out        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_mdio_connection_mdio_oen        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_magic_wakeup    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_tx_septy     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_tx_ff_uflow     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_tx_a_full    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_tx_a_empty   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[4]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[5]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[6]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[7]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[8]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[9]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[10] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[11] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[12] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[13] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[14] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[15] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[16] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_err_stat[17] ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_frm_type[0]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_frm_type[1]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_frm_type[2]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_rx_frm_type[3]  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_rx_dsav      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_rx_a_full    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_rx_a_empty   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rgmii_out[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; tse_mac_rgmii_connection_rgmii_out[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; tse_mac_rgmii_connection_rgmii_out[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; tse_mac_rgmii_connection_rgmii_out[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; tse_mac_rgmii_connection_tx_control     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; tse_mac_status_connection_eth_mode      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; tse_mac_status_connection_ena_10        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_dq[0]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[1]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[2]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[3]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[4]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[5]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[6]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[7]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[8]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[9]                        ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[10]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[11]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[12]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[13]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[14]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[15]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[16]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[17]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[18]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[19]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[20]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[21]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[22]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[23]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[24]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[25]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[26]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[27]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[28]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[29]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[30]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[31]                       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; clk_clk                                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; tse_pcs_mac_tx_clock_connection_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; tse_pcs_mac_rx_clock_connection_clk     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; tse_mac_status_connection_set_1000      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; tse_mac_status_connection_set_10        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; push_buttons_export[1]                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; push_buttons_export[0]                  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; push_buttons_export[3]                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; push_buttons_export[2]                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_ff_tx_crc_fwd   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[0]                      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[16]                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[8]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[5]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[13]                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[4]                      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[12]                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[3]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[11]                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[2]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[10]                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[1]                      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[17]                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[9]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[15]                     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; switches_export[7]                      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[14]                     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; switches_export[6]                      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; tse_mac_misc_connection_magic_sleep_n   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; tse_mac_mdio_connection_mdio_in         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rx_control     ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rgmii_in[2]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rgmii_in[1]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rgmii_in[3]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
; tse_mac_rgmii_connection_rgmii_in[0]    ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --       ;
+-----------------------------------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; reset_reset                                                                                                                                                                                                                      ;                   ;         ;
; sdram_wire_dq[0]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[1]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[2]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[3]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[4]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[5]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[6]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[7]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[8]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[9]                                                                                                                                                                                                                 ;                   ;         ;
; sdram_wire_dq[10]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[11]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[12]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[13]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[14]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[15]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[16]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[17]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[18]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[19]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[20]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[21]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[22]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[23]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[24]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[25]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[26]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[27]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[28]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[29]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[30]                                                                                                                                                                                                                ;                   ;         ;
; sdram_wire_dq[31]                                                                                                                                                                                                                ;                   ;         ;
; clk_clk                                                                                                                                                                                                                          ;                   ;         ;
; tse_pcs_mac_tx_clock_connection_clk                                                                                                                                                                                              ;                   ;         ;
; tse_pcs_mac_rx_clock_connection_clk                                                                                                                                                                                              ;                   ;         ;
; tse_mac_status_connection_set_1000                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|ethernet_mode~0                                                                               ; 1                 ; 6       ;
; tse_mac_status_connection_set_10                                                                                                                                                                                                 ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|ena_10~0                                                                                      ; 0                 ; 6       ;
; push_buttons_export[1]                                                                                                                                                                                                           ;                   ;         ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|read_mux_out[1]~3                                                                                                                                                                         ; 0                 ; 6       ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|d1_data_in[1]~feeder                                                                                                                                                                      ; 0                 ; 6       ;
; push_buttons_export[0]                                                                                                                                                                                                           ;                   ;         ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|read_mux_out[0]~0                                                                                                                                                                         ; 1                 ; 6       ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|d1_data_in[0]~feeder                                                                                                                                                                      ; 1                 ; 6       ;
; push_buttons_export[3]                                                                                                                                                                                                           ;                   ;         ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|read_mux_out[3]~1                                                                                                                                                                         ; 0                 ; 6       ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|d1_data_in[3]~feeder                                                                                                                                                                      ; 0                 ; 6       ;
; push_buttons_export[2]                                                                                                                                                                                                           ;                   ;         ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|read_mux_out[2]~2                                                                                                                                                                         ; 0                 ; 6       ;
;      - NIOSII:mysys|NIOSII_PUSHB:pushb|d1_data_in[2]~feeder                                                                                                                                                                      ; 0                 ; 6       ;
; tse_mac_misc_connection_ff_tx_crc_fwd                                                                                                                                                                                            ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_sig~0                                                ; 0                 ; 6       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|crc_fwd_tmp~0                                                ; 0                 ; 6       ;
; switches_export[0]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[0]                                                                                                                                                                         ; 1                 ; 6       ;
; switches_export[16]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[16]                                                                                                                                                                        ; 0                 ; 6       ;
; switches_export[8]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[8]                                                                                                                                                                         ; 0                 ; 6       ;
; switches_export[5]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[5]                                                                                                                                                                         ; 0                 ; 6       ;
; switches_export[13]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[13]                                                                                                                                                                        ; 1                 ; 6       ;
; switches_export[4]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[4]                                                                                                                                                                         ; 1                 ; 6       ;
; switches_export[12]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[12]                                                                                                                                                                        ; 0                 ; 6       ;
; switches_export[3]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[3]                                                                                                                                                                         ; 0                 ; 6       ;
; switches_export[11]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[11]                                                                                                                                                                        ; 0                 ; 6       ;
; switches_export[2]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[2]                                                                                                                                                                         ; 0                 ; 6       ;
; switches_export[10]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[10]                                                                                                                                                                        ; 1                 ; 6       ;
; switches_export[1]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[1]                                                                                                                                                                         ; 1                 ; 6       ;
; switches_export[17]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[17]                                                                                                                                                                        ; 1                 ; 6       ;
; switches_export[9]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[9]                                                                                                                                                                         ; 0                 ; 6       ;
; switches_export[15]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[15]                                                                                                                                                                        ; 0                 ; 6       ;
; switches_export[7]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[7]                                                                                                                                                                         ; 1                 ; 6       ;
; switches_export[14]                                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[14]                                                                                                                                                                        ; 1                 ; 6       ;
; switches_export[6]                                                                                                                                                                                                               ;                   ;         ;
;      - NIOSII:mysys|NIOSII_SWITCH:switch|read_mux_out[6]                                                                                                                                                                         ; 0                 ; 6       ;
; tse_mac_misc_connection_magic_sleep_n                                                                                                                                                                                            ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|din_s1 ; 1                 ; 6       ;
; tse_mac_mdio_connection_mdio_in                                                                                                                                                                                                  ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                                          ; 1                 ; 6       ;
; tse_mac_rgmii_connection_rx_control                                                                                                                                                                                              ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated|input_cell_l[0]~feeder             ; 0                 ; 0       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated|input_cell_h[0]~feeder             ; 0                 ; 0       ;
; tse_mac_rgmii_connection_rgmii_in[2]                                                                                                                                                                                             ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[2]~feeder             ; 0                 ; 0       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[2]~feeder             ; 0                 ; 0       ;
; tse_mac_rgmii_connection_rgmii_in[1]                                                                                                                                                                                             ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[1]~feeder             ; 0                 ; 0       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[1]~feeder             ; 0                 ; 0       ;
; tse_mac_rgmii_connection_rgmii_in[3]                                                                                                                                                                                             ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[3]~feeder             ; 1                 ; 0       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[3]~feeder             ; 1                 ; 0       ;
; tse_mac_rgmii_connection_rgmii_in[0]                                                                                                                                                                                             ;                   ;         ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[0]~feeder             ; 1                 ; 0       ;
;      - NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[0]~feeder             ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Location                ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; NIOSII:mysys|NIOSII_GREENLED:greenled|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X57_Y53_N8       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y39_N4       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y40_N12      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y41_N18      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y39_N8       ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y39_N2       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|alt_jtag_atlantic:NIOSII_JTAG_alt_jtag_atlantic|write~3                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y39_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|fifo_rd~1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X53_Y39_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|fifo_wr                                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X50_Y41_N21          ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|ien_AF~0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X50_Y41_N2       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|r_val~0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y41_N20      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|read_0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; FF_X53_Y39_N1           ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_JTAG:jtag|wr_rfifo                                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X52_Y39_N20      ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_rd_addr_cnt[3]~1                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X65_Y40_N28      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_rd_data_cnt[0]~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X67_Y40_N12      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_rd_data_cnt[0]~1                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X68_Y40_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y40_N0       ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y40_N20      ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_wr_data_cnt[1]~1                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X69_Y40_N28      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X69_Y39_N17          ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                                                                                                                                        ; FF_X62_Y39_N3           ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X61_Y31_N0       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                                                                                                                                      ; FF_X61_Y37_N13          ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X61_Y37_N23          ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X69_Y37_N5           ; 898     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_pipe_flush_waddr[7]~22                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X61_Y37_N2       ; 23      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X67_Y41_N22      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X66_Y35_N28      ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X57_Y34_N10      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                                                                                                                                     ; FF_X67_Y35_N5           ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X68_Y31_N16      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X68_Y35_N11          ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_src2[0]~2                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X67_Y35_N0       ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_src2[16]~3                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X67_Y35_N28      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|D_src2[5]~1                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X59_Y31_N0       ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                                                                                                                                                ; FF_X60_Y36_N17          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X65_Y35_N26      ; 177     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X65_Y35_N12      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X65_Y35_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|M_dc_raw_hazard~18                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y35_N16      ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ram_block1a0~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X69_Y30_N26      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|jxuir                                                                                                                                                                                                  ; FF_X45_Y35_N7           ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_a                                                                                                                                                                                   ; LCCOMB_X49_Y31_N20      ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                                                                                                                                                                 ; LCCOMB_X49_Y35_N12      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                                                                                                                   ; LCCOMB_X49_Y35_N16      ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_sysclk:the_NIOSII_NIOS2_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                                                                                                                      ; FF_X49_Y34_N9           ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|sr[14]~13                                                                                                                                                                                                    ; LCCOMB_X46_Y31_N20      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|sr[18]~21                                                                                                                                                                                                    ; LCCOMB_X48_Y31_N24      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|NIOSII_NIOS2_cpu_debug_slave_tck:the_NIOSII_NIOS2_cpu_debug_slave_tck|sr[37]~31                                                                                                                                                                                                    ; LCCOMB_X45_Y35_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_NIOS2_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                                                                                                                        ; LCCOMB_X45_Y35_N10      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_debug_slave_wrapper:the_NIOSII_NIOS2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:NIOSII_NIOS2_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                                                                                                                        ; LCCOMB_X45_Y35_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_avalon_reg:the_NIOSII_NIOS2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                                                                                                                          ; LCCOMB_X56_Y33_N0       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_oci_break:the_NIOSII_NIOS2_cpu_nios2_oci_break|break_readreg[25]~1                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y35_N30      ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|MonDReg[0]~14                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y31_N6       ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|MonDReg[27]~25                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y32_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y36_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X67_Y36_N20      ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                                                                                                                                       ; FF_X67_Y36_N5           ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|W_ienable_reg_irq0_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y31_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                                                                                                                                             ; FF_X60_Y33_N5           ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|d_address_line_field[0]                                                                                                                                                                                                                                                                                                                                                                                                    ; FF_X66_Y38_N7           ; 197     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|d_address_offset_field[0]~1                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X65_Y40_N12      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|d_address_offset_field[1]                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X65_Y40_N27          ; 227     ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X67_Y41_N30      ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X67_Y41_N8       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|dc_wb_rd_port_en~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X69_Y40_N24      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y36_N24      ; 1433    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                                                                                                                                         ; FF_X66_Y36_N5           ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X68_Y32_N8       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X68_Y29_N26      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X68_Y29_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y29_N24      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X68_Y29_N4       ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|d_writedata[23]~32                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X69_Y40_N10      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_PUSHB:pushb|always1~0                                                                                                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X55_Y51_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_REDLED:redled|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y51_N4       ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X47_Y28_N4       ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg[23]~100                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N2       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg[1]~100                                                                                                                                                                                                                                                                                                                ; LCCOMB_X45_Y24_N4       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg[19]~34                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y24_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y33_N12      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y29_N22      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y34_N18      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                                                                                                                                                                                        ; LCCOMB_X45_Y28_N16      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X48_Y26_N10      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y26_N16      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y23_N28      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y26_N22      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                                                                                                                                                                                        ; LCCOMB_X48_Y25_N2       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                                                                                                                                                                                         ; LCCOMB_X48_Y25_N8       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                                                                                                                                                                                      ; LCCOMB_X40_Y21_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                                                                                                                                                         ; FF_X60_Y20_N17          ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt[0]~2                                                                                                                                                                                                                                                                                                     ; LCCOMB_X49_Y20_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y20_N24      ; 2       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                           ; FF_X49_Y19_N31          ; 37      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|Equal10~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y28_N8       ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                                                                                                                                                         ; FF_X57_Y24_N25          ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|reg_cnt[1]~1                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y25_N30      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt[30]~35                                                                                                                                                                                                                                                                                                  ; LCCOMB_X56_Y25_N24      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                                                                                           ; FF_X56_Y25_N23          ; 36      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~5                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X45_Y25_N14      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always11~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y37_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always13~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y25_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always16~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y37_N8       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always18~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X43_Y48_N28      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always20~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y25_N10      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always22~0                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y30_N0       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always24~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y37_N26      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always26~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y30_N22      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always28~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X45_Y25_N28      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~4                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y30_N10      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always30~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X47_Y30_N28      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always32~4                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y37_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always34~3                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y28_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always36~5                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y28_N16      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always55~2                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X49_Y28_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always9~4                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X42_Y37_N6       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|command_config[1]~3                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y30_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg[4]~100                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X45_Y24_N24      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg[28]~100                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y24_N14      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherstatsoctets_reg_clk[31]~34                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y21_N18      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y20_N8       ; 167     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y28_N18      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                     ; FF_X58_Y1_N19           ; 1426    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                     ; FF_X114_Y37_N3          ; 903     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                     ; FF_X1_Y36_N17           ; 254     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                     ; FF_X58_Y1_N25           ; 229     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                                                                                                                                     ; FF_X114_Y37_N9          ; 896     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X40_Y30_N0       ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X40_Y30_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~1                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X41_Y30_N28      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X39_Y30_N0       ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                                                                                                                                                    ; FF_X49_Y7_N25           ; 81      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                                                                                                                                                      ; FF_X31_Y22_N1           ; 498     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                                                                                                                                                      ; FF_X73_Y21_N9           ; 271     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                                                                                                                                                                                     ; FF_X31_Y22_N29          ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt[1]~3                                                                                                                                                                                                                                                                                                ; LCCOMB_X41_Y24_N6       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pbl_cnt[0]~6                                                                                                                                                                                                                                                                                                ; LCCOMB_X40_Y24_N10      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y36_N4       ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y47_N30      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                                                                               ; LCCOMB_X36_Y46_N6       ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3                                                                                                                                                                                                                                            ; LCCOMB_X41_Y34_N26      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                                                                                                                                                                                           ; LCCOMB_X36_Y33_N28      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always12~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X30_Y36_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|byte_empty[0]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y29_N12      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y36_N2       ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[2]~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y36_N30      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|frm_type32[1]~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y29_N14      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[16]~2                                                                                                                                                                                                                                                                                                    ; LCCOMB_X36_Y29_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X39_Y29_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[8]~11                                                                                                                                                                                                                                                                                                    ; LCCOMB_X40_Y29_N14      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_frm_type_reg[0]~6                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y35_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                                                                                                                                                          ; FF_X43_Y29_N17          ; 43      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter[0]~17                                                                                                                                                                                                                                                                                    ; LCCOMB_X32_Y36_N10      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush~1                                                                                                                                                                                                                                                                                                ; LCCOMB_X31_Y36_N8       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always15~5                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y24_N8       ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                                                                                                                                                              ; FF_X35_Y26_N9           ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                                                                                                                                                            ; FF_X39_Y25_N27          ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|payload_length[0]~0                                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y27_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                                                                                                                                                                ; FF_X36_Y28_N1           ; 29      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                                                                                                                                                                 ; FF_X36_Y28_N5           ; 20      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[0]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X38_Y27_N12      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always7~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X72_Y31_N2       ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|col_int                                                                                                                                                                                                                                                                                     ; FF_X74_Y30_N15          ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|jam_reg[3]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X74_Y28_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~2                                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y32_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                                                                                                                                                      ; FF_X75_Y28_N1           ; 40      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                                                                                                                                                     ; FF_X74_Y32_N15          ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y22_N0       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y21_N18      ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                                                                                                                                                    ; LCCOMB_X35_Y24_N10      ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                                                                                                                                                                                                                                                                ; LCCOMB_X34_Y22_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y22_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[2]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X35_Y22_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y22_N8       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y22_N30      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y22_N4       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_unicast~1                                                                                                                                                                                                                                                                  ; LCCOMB_X41_Y20_N2       ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~18                                                                                                                                                                                                                                                           ; LCCOMB_X35_Y20_N20      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~7                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y25_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[1]~8                                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y25_N14      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~6                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y25_N2       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~4                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y25_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~2                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y25_N26      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~1                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y25_N0       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                                                                                                                                                                                                ; LCCOMB_X72_Y25_N10      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[1]~2                                                                                                                                                                                                                                                                   ; LCCOMB_X69_Y25_N28      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                                                                                                                                                   ; FF_X73_Y23_N29          ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                                                                                                                                                     ; FF_X69_Y25_N27          ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                                                                                                                                                                                                                                                              ; LCCOMB_X73_Y24_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                                                                                                                                                                                                                                                              ; LCCOMB_X73_Y24_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                                                                                                                                                            ; FF_X74_Y54_N17          ; 44      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                                                                                                                                                                ; LCCOMB_X77_Y46_N2       ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                                                                                                                                                               ; LCCOMB_X80_Y47_N30      ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~3                                                                                                                                                                                                                                            ; LCCOMB_X60_Y55_N8       ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~3                                                                                                                                                                                                                                           ; LCCOMB_X63_Y54_N28      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                                                                                                                                                       ; FF_X53_Y55_N3           ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector0~5                                                                                                                                                                                                                                                                      ; LCCOMB_X75_Y41_N20      ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector1~4                                                                                                                                                                                                                                                                      ; LCCOMB_X75_Y44_N14      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|Selector4~1                                                                                                                                                                                                                                                                      ; LCCOMB_X74_Y44_N26      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|always14~0                                                                                                                                                                                                                                                                       ; LCCOMB_X75_Y41_N10      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|back_cnt~24                                                                                                                                                                                                                                                                      ; LCCOMB_X75_Y41_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|buf_wren                                                                                                                                                                                                                                                                         ; FF_X77_Y44_N25          ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|lfsr_ena                                                                                                                                                                                                                                                                         ; LCCOMB_X74_Y44_N8       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt[6]~10                                                                                                                                                                                                                                                                   ; LCCOMB_X76_Y44_N18      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|load_cnt_reg~0                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y43_N24      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt[1]~17                                                                                                                                                                                                                                                                ; LCCOMB_X73_Y42_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|retrans_cnt~16                                                                                                                                                                                                                                                                   ; LCCOMB_X75_Y41_N22      ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|transmit_cnt[1]~10                                                                                                                                                                                                                                                               ; LCCOMB_X74_Y43_N28      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_retransmit_cntl:U_RETR|wait_col_cnt[0]~10                                                                                                                                                                                                                                                               ; LCCOMB_X76_Y43_N28      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~2                                                                                                                                                                                                                                                                                                          ; LCCOMB_X74_Y44_N2       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X74_Y43_N18      ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y51_N30      ; 42      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                                                                                                                                                             ; LCCOMB_X79_Y46_N20      ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~3                                                                                                                                                                                                                                                                                                             ; LCCOMB_X75_Y51_N10      ; 28      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[24]~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X74_Y51_N8       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|dout_reg_sft[31]~0                                                                                                                                                                                                                                                                                                 ; LCCOMB_X74_Y44_N12      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|mod_tmp[1]~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X75_Y51_N24      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|neinyesfmd~55                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y19_N18      ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo|always1~2                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y35_N4       ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                                                                                                                                                                                                                                    ; PLL_1                   ; 5800    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|wren~0                                                                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y48_N8       ; 4       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X69_Y35_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_005|update_grant~1                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X67_Y36_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_019|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X65_Y45_N26      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_005:cmd_mux_019|update_grant~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X66_Y44_N10      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018|altera_merlin_arbitrator:arb|top_priority_reg[1]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X70_Y39_N24      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_018:cmd_mux_018|update_grant~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X73_Y39_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020|altera_merlin_arbitrator:arb|top_priority_reg[4]~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X53_Y48_N22      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_cmd_mux_020:cmd_mux_020|update_grant~0                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X54_Y48_N24      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_020:rsp_demux_020|src1_valid                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y44_N8       ; 87      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|NIOSII_mm_interconnect_0_rsp_demux_020:rsp_demux_020|src2_valid                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X55_Y48_N16      ; 152     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y48_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X66_Y36_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y38_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y38_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y38_N14      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y38_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X49_Y38_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X47_Y38_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X48_Y39_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X48_Y39_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X65_Y44_N10      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_rx_csr_agent|m0_read~1                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y48_N14      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sgdma_tx_csr_agent|m0_read~1                                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y46_N16      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|pending_response_count[2]~2                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X60_Y48_N2       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_data_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X60_Y51_N28      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|pending_response_count[2]~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X68_Y33_N22      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:nios2_instruction_master_limiter|save_dest_id~2                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X68_Y33_N0       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|NIOSII_sdram_input_efifo_module:the_NIOSII_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X74_Y34_N4       ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|NIOSII_sdram_input_efifo_module:the_NIOSII_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X74_Y34_N10      ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X77_Y38_N2       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X81_Y39_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X81_Y37_N8       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X81_Y39_N2       ; 62      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_addr[6]~2                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X82_Y38_N16      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X77_Y38_N1           ; 74      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                                                                                                               ; FF_X82_Y38_N29          ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                                                                                                              ; DDIOOECELL_X79_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X79_Y0_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y40_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X83_Y73_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y40_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y33_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X85_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y44_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X74_Y0_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y32_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X83_Y0_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y34_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X115_Y29_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X79_Y0_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X69_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X74_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X83_Y0_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X83_Y0_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y33_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y23_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y41_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X115_Y29_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X115_Y32_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X79_Y0_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                                                                                                                                ; DDIOOECELL_X83_Y73_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X115_Y41_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X115_Y34_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X83_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X67_Y0_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X74_Y0_N26   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X67_Y0_N5    ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y53_N0       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_1|always0~2                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y53_N18      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_2|always0~2                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X54_Y54_N20      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_3|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y53_N0       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_4|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X59_Y52_N4       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_5|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y50_N0       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_6|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y54_N26      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_seg7_0:seg7_7|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X58_Y54_N0       ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|always2~0                                                                                                                                                                                                                                                         ; LCCOMB_X57_Y48_N18      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|control_reg_en~1                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y45_N22      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|csr_readdata[17]~26                                                                                                                                                                                                                                               ; LCCOMB_X60_Y45_N18      ; 53      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                   ; LCCOMB_X57_Y45_N10      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|descriptor_pointer_upper_reg_en~2                                                                                                                                                                                                                                 ; LCCOMB_X57_Y45_N20      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_rx:the_control_status_slave_which_resides_within_NIOSII_sgdma_rx|do_restart                                                                                                                                                                                                                                                        ; FF_X60_Y47_N1           ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|cntr_r8h:cntr3|counter_reg_bit[1]~0                                                                                                                                                                        ; LCCOMB_X55_Y48_N20      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|dffe4                                                                                                                                                                                                      ; FF_X57_Y49_N7           ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|always10~1                                                                                                                                                                                                                                                                  ; LCCOMB_X55_Y48_N18      ; 81      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|desc_reg_en                                                                                                                                                                                                                                                                 ; LCCOMB_X55_Y48_N4       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_read                                                                                                                                                                                                                                                        ; FF_X54_Y49_N1           ; 72      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X55_Y47_N26      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X56_Y47_N14      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_rx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X55_Y47_N16      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_write_which_resides_within_NIOSII_sgdma_rx:the_descriptor_write_which_resides_within_NIOSII_sgdma_rx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                     ; FF_X49_Y49_N1           ; 24      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|_~1                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y48_N12      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y48_N16      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                 ; LCCOMB_X65_Y48_N8       ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_grabber:the_NIOSII_sgdma_rx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                         ; FF_X65_Y48_N3           ; 44      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X53_Y50_N26      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                            ; LCCOMB_X53_Y50_N0       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_desc_address_fifo:the_NIOSII_sgdma_rx_desc_address_fifo|scfifo:NIOSII_sgdma_rx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                            ; LCCOMB_X54_Y49_N14      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|byteenable_gen_which_resides_within_NIOSII_sgdma_rx:the_byteenable_gen_which_resides_within_NIOSII_sgdma_rx|thirty_two_bit_byteenable_FSM_which_resides_within_NIOSII_sgdma_rx:the_thirty_two_bit_byteenable_FSM|waitrequest_out~1                                                                                                                                                    ; LCCOMB_X61_Y38_N22      ; 66      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|counter[15]~49                                                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X59_Y46_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|delayed_write_command_valid                                                                                                                                                                                                                                                                                                                                                           ; FF_X66_Y47_N21          ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_m_write:the_NIOSII_sgdma_rx_m_write|m_write_address~47                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X66_Y47_N26      ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|_~3                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y49_N4       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_rreq                                                                                                                                                                                                                                             ; LCCOMB_X49_Y49_N24      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_wreq                                                                                                                                                                                                                                             ; LCCOMB_X49_Y49_N12      ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y48_N24      ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|comb~1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y48_N28      ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X57_Y68_N1           ; 761     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|always2~0                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y44_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|control_reg_en~3                                                                                                                                                                                                                                                  ; LCCOMB_X57_Y45_N8       ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|descriptor_pointer_lower_reg_en                                                                                                                                                                                                                                   ; LCCOMB_X52_Y43_N14      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|descriptor_pointer_upper_reg_en~0                                                                                                                                                                                                                                 ; LCCOMB_X57_Y46_N18      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|control_status_slave_which_resides_within_NIOSII_sgdma_tx:the_control_status_slave_which_resides_within_NIOSII_sgdma_tx|do_restart                                                                                                                                                                                                                                                        ; FF_X56_Y44_N25          ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|cntr_r8h:cntr3|counter_reg_bit[1]~0                                                                                                                                                                        ; LCCOMB_X57_Y42_N20      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|dffe4                                                                                                                                                                                                      ; FF_X57_Y42_N17          ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|cntr_p8h:cntr5|counter_reg_bit[0]~0                                                                                                                                                                        ; LCCOMB_X50_Y44_N28      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|dffe6                                                                                                                                                                                                      ; FF_X50_Y44_N5           ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|cntr_r8h:cntr3|counter_reg_bit[1]~0                                                                                                                                                                        ; LCCOMB_X58_Y42_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|dffe4                                                                                                                                                                                                      ; FF_X58_Y42_N31          ; 1       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|always10~2                                                                                                                                                                                                                                                                  ; LCCOMB_X54_Y46_N12      ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|desc_reg_en                                                                                                                                                                                                                                                                 ; LCCOMB_X50_Y45_N10      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_read                                                                                                                                                                                                                                                        ; FF_X53_Y46_N17          ; 72      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|_~0        ; LCCOMB_X48_Y46_N26      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_rreq ; LCCOMB_X48_Y46_N12      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo|scfifo:descriptor_read_which_resides_within_NIOSII_sgdma_tx_control_bits_fifo_controlbitsfifo|a_fffifo:subfifo|valid_wreq ; LCCOMB_X48_Y46_N16      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_write_which_resides_within_NIOSII_sgdma_tx:the_descriptor_write_which_resides_within_NIOSII_sgdma_tx|controlbitsfifo_rdreq                                                                                                                                                                                                                                                     ; FF_X49_Y46_N17          ; 24      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|_~1                                                                                                                                                                                                                                                                        ; LCCOMB_X70_Y46_N26      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|valid_rreq                                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y46_N14      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|valid_wreq                                                                                                                                                                                                                                                                 ; LCCOMB_X70_Y46_N0       ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_grabber:the_NIOSII_sgdma_tx_command_grabber|command_valid                                                                                                                                                                                                                                                                                                                                                         ; FF_X70_Y46_N23          ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|_~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y46_N12      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_rreq                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y46_N2       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_desc_address_fifo:the_NIOSII_sgdma_tx_desc_address_fifo|scfifo:NIOSII_sgdma_tx_desc_address_fifo_desc_address_fifo|a_fffifo:subfifo|valid_wreq                                                                                                                                                                                                                                                                            ; LCCOMB_X49_Y46_N4       ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|Equal1~5                                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X69_Y45_N20      ; 41      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|m_read_address[7]~5                                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X69_Y47_N12      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|m_read_state[2]                                                                                                                                                                                                                                                                                                                                                                         ; FF_X69_Y45_N1           ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|m_read_state[6]                                                                                                                                                                                                                                                                                                                                                                         ; FF_X69_Y45_N7           ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|m_read_state[6]~27                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X70_Y45_N30      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|received_data_counter[10]~3                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X66_Y43_N20      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|received_data_counter[1]~2                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X67_Y50_N28      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|remaining_transactions[7]~2                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X69_Y47_N0       ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|transactions_in_queue~12                                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X70_Y47_N18      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_read:the_NIOSII_sgdma_tx_m_read|transactions_left_to_post[3]~6                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X69_Y46_N20      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|_~11                                                                                                                                                                                    ; LCCOMB_X77_Y51_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|_~12                                                                                                                                                                                    ; LCCOMB_X76_Y49_N28      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|valid_rreq                                                                                                                                                                              ; LCCOMB_X76_Y51_N16      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|valid_wreq                                                                                                                                                                              ; LCCOMB_X75_Y49_N10      ; 16      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|source_stream_endofpacket_hold~2                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X75_Y51_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|_~5                                                                                                                                                                                                                                                    ; LCCOMB_X69_Y46_N30      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_rreq                                                                                                                                                                                                                                             ; LCCOMB_X69_Y46_N18      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|valid_wreq                                                                                                                                                                                                                                             ; LCCOMB_X69_Y46_N6       ; 5       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|comb~2                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X53_Y48_N18      ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|comb~3                                                                                                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y48_N4       ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|reset_n                                                                                                                                                                                                                                                                                                                                                                                                                                   ; FF_X56_Y72_N1           ; 661     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y42_N26      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X65_Y42_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|control_wr_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X65_Y41_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X65_Y41_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X66_Y44_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|NIOSII_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X65_Y41_N26      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X56_Y29_N16      ; 3       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                                                                                                                                 ; FF_X39_Y39_N1           ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X39_Y39_N17          ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                                                                                                                                  ; FF_X39_Y39_N17          ; 1086    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y37_N0          ; 204     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; JTAG_X1_Y37_N0          ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; PIN_J1                  ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y66_N12      ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                                                                                                                                             ; FF_X89_Y51_N19          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                                                                                                                                             ; FF_X89_Y51_N9           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                                                                                                                                             ; FF_X90_Y50_N19          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                                                                                                                                             ; FF_X90_Y50_N1           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                                                                                                                                             ; FF_X94_Y50_N19          ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                                                                                                                                             ; FF_X94_Y50_N9           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                                                                                                                                             ; FF_X99_Y48_N1           ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                                                                                                                                             ; FF_X110_Y41_N1          ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                                                                                                                                          ; FF_X57_Y66_N23          ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X88_Y51_N16      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X29_Y39_N14      ; 9       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y39_N20      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                                                                                                                                           ; FF_X30_Y40_N21          ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                                                                                                                                          ; FF_X29_Y39_N1           ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                                                                                                                                               ; LCCOMB_X29_Y39_N16      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y39_N2       ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X30_Y40_N20      ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y39_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                        ; FF_X40_Y38_N1           ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                                                                                                             ; LCCOMB_X34_Y38_N24      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                                                                                                               ; LCCOMB_X34_Y38_N12      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                                                                                                             ; LCCOMB_X34_Y38_N22      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                                                                                                ; LCCOMB_X36_Y39_N2       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                                                                                                                                ; LCCOMB_X33_Y39_N10      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                                                                                                                               ; LCCOMB_X33_Y39_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~17                                                                                                                                                 ; LCCOMB_X35_Y37_N26      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~15                                                                                                                                  ; LCCOMB_X35_Y38_N16      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~16                                                                                                                                  ; LCCOMB_X36_Y38_N10      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                                                                                                                    ; LCCOMB_X33_Y39_N6       ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                                                                                                           ; LCCOMB_X35_Y41_N28      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~10                                                                                                                                        ; LCCOMB_X35_Y39_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                                                                                                                         ; LCCOMB_X33_Y39_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~21                                                                                                                          ; LCCOMB_X35_Y41_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~17                                                                                                                     ; LCCOMB_X35_Y41_N0       ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[5]~24                                                                                                                     ; LCCOMB_X36_Y39_N28      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                             ; FF_X34_Y39_N1           ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                            ; FF_X34_Y39_N11          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                             ; FF_X34_Y39_N21          ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                             ; FF_X35_Y41_N17          ; 69      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                                                                                                      ; LCCOMB_X34_Y39_N22      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                            ; FF_X34_Y40_N9           ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                                                                                                          ; LCCOMB_X36_Y39_N8       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; tse_pcs_mac_rx_clock_connection_clk                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PIN_AG14                ; 1462    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; tse_pcs_mac_tx_clock_connection_clk                                                                                                                                                                                                                                                                                                                                                                                                                                             ; PIN_AH14                ; 917     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                     ; LCCOMB_X41_Y36_N24 ; 1433    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                ; FF_X58_Y1_N19      ; 1426    ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                ; FF_X114_Y37_N3     ; 903     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                ; FF_X1_Y36_N17      ; 254     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                ; FF_X58_Y1_N25      ; 229     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                ; FF_X114_Y37_N9     ; 896     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0]                                                                                                                                               ; PLL_1              ; 5800    ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|dffe4 ; FF_X57_Y49_N7      ; 1       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|reset_n                                                                                                                                                                                                                              ; FF_X57_Y68_N1      ; 761     ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|dffe4 ; FF_X57_Y42_N17     ; 1       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|dffe6 ; FF_X50_Y44_N5      ; 1       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|dffe4 ; FF_X58_Y42_N31     ; 1       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|reset_n                                                                                                                                                                                                                              ; FF_X56_Y72_N1      ; 661     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                         ; LCCOMB_X56_Y29_N16 ; 3       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; NIOSII:mysys|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                             ; FF_X39_Y39_N17     ; 1086    ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0     ; 204     ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                        ; LCCOMB_X57_Y66_N12 ; 17      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                        ; FF_X110_Y41_N1     ; 20      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; tse_pcs_mac_rx_clock_connection_clk                                                                                                                                                                                                                                        ; PIN_AG14           ; 1462    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; tse_pcs_mac_tx_clock_connection_clk                                                                                                                                                                                                                                        ; PIN_AH14           ; 917     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                            ;
+------------------------------------------------------------------+---------+
; Name                                                             ; Fan-Out ;
+------------------------------------------------------------------+---------+
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|A_mem_stall ; 898     ;
+------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                          ; Location                                                                                                                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_r:the_NIOSII_JTAG_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                         ; M9K_X51_Y39_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_JTAG:jtag|NIOSII_JTAG_scfifo_w:the_NIOSII_JTAG_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                         ; M9K_X51_Y41_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_bht_module:NIOSII_NIOS2_cpu_bht|altsyncram:the_altsyncram|altsyncram_97d1:auto_generated|ALTSYNCRAM                                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                         ; M9K_X64_Y36_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_data_module:NIOSII_NIOS2_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_kdf1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                         ; M9K_X64_Y41_N0, M9K_X64_Y40_N0                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_tag_module:NIOSII_NIOS2_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_5jc1:auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 19           ; 64           ; 19           ; yes                    ; no                      ; yes                    ; no                      ; 1216  ; 64                          ; 19                          ; 64                          ; 19                          ; 1216                ; 1    ; None                         ; M9K_X64_Y39_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_dc_victim_module:NIOSII_NIOS2_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_r3d1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                         ; M9K_X51_Y40_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_data_module:NIOSII_NIOS2_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                         ; M9K_X64_Y32_N0, M9K_X64_Y35_N0, M9K_X64_Y31_N0, M9K_X64_Y34_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_ic_tag_module:NIOSII_NIOS2_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_bad1:auto_generated|ALTSYNCRAM                                                                                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 3072  ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 1    ; None                         ; M9K_X64_Y33_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_ocimem:the_NIOSII_NIOS2_cpu_nios2_ocimem|NIOSII_NIOS2_cpu_ociram_sp_ram_module:NIOSII_NIOS2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM    ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                         ; M9K_X51_Y32_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_a_module:NIOSII_NIOS2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                         ; M9K_X51_Y34_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_register_bank_b_module:NIOSII_NIOS2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_fic1:auto_generated|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                         ; M9K_X51_Y35_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_kpl1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                         ; M9K_X64_Y19_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_kpl1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                         ; M9K_X64_Y23_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_kml1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                         ; M9K_X51_Y21_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_kml1:auto_generated|ALTSYNCRAM                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                         ; M9K_X51_Y25_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_dsh1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 23           ; 512          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 11776 ; 512                         ; 23                          ; 512                         ; 23                          ; 11776               ; 2    ; None                         ; M9K_X37_Y46_N0, M9K_X37_Y45_N0                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_92i1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 40           ; 2048         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 81920 ; 2048                        ; 40                          ; 2048                        ; 40                          ; 81920               ; 10   ; None                         ; M9K_X37_Y29_N0, M9K_X37_Y34_N0, M9K_X37_Y31_N0, M9K_X37_Y28_N0, M9K_X37_Y33_N0, M9K_X51_Y29_N0, M9K_X37_Y32_N0, M9K_X37_Y30_N0, M9K_X51_Y33_N0, M9K_X51_Y31_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS|altshift_taps:shift_reg_rtl_0|shift_taps_ulm:auto_generated|altsyncram_cc81:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 14           ; 8            ; 14           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 112   ; 14                          ; 8                           ; 14                          ; 8                           ; 112                 ; 1    ; None                         ; M9K_X37_Y25_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_7ph1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 2            ; 512          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 512                         ; 2                           ; 512                         ; 2                           ; 1024                ; 1    ; None                         ; M9K_X78_Y46_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_j2i1:auto_generated|ALTSYNCRAM             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 36           ; 2048         ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 73728 ; 2048                        ; 36                          ; 2048                        ; 36                          ; 73728               ; 9    ; None                         ; M9K_X64_Y51_N0, M9K_X64_Y57_N0, M9K_X64_Y52_N0, M9K_X51_Y54_N0, M9K_X64_Y56_N0, M9K_X64_Y54_N0, M9K_X64_Y53_N0, M9K_X51_Y52_N0, M9K_X64_Y55_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_altsyncram_dpm_fifo:U_RTSM|altsyncram:altsyncram_component|altsyncram_7sh1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 10           ; 128          ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 1280  ; 128                         ; 10                          ; 128                         ; 10                          ; 1280                ; 1    ; None                         ; M9K_X78_Y44_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_avalon_st_adapter:avalon_st_adapter|NIOSII_avalon_st_adapter_timing_adapter_0:timing_adapter_0|NIOSII_avalon_st_adapter_timing_adapter_0_fifo:NIOSII_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_gsg1:auto_generated|ALTSYNCRAM                                            ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 41           ; 16           ; 41           ; yes                    ; no                      ; yes                    ; no                      ; 656   ; 16                          ; 41                          ; 16                          ; 41                          ; 656                 ; 2    ; None                         ; M9K_X37_Y35_N0, M9K_X37_Y42_N0                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_e9h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; NIOSII_descriptor_memory.hex ; M9K_X51_Y45_N0, M9K_X51_Y48_N0, M9K_X51_Y47_N0, M9K_X51_Y46_N0                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|altsyncram_uua1:altsyncram2|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 8            ; 2            ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 16    ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None                         ; M9K_X64_Y48_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_command_fifo:the_NIOSII_sgdma_rx_command_fifo|scfifo:NIOSII_sgdma_rx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_t9h1:FIFOram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208   ; 2                           ; 42                          ; 2                           ; 42                          ; 84                  ; 2    ; None                         ; M9K_X64_Y47_N0, M9K_X64_Y44_N0                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_status_token_fifo:the_NIOSII_sgdma_rx_status_token_fifo|scfifo:NIOSII_sgdma_rx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_v6h1:FIFOram|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                         ; M9K_X51_Y49_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|altsyncram_s1b1:altsyncram2|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 16           ; 2            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 32    ; 2                           ; 8                           ; 2                           ; 8                           ; 16                  ; 1    ; None                         ; M9K_X51_Y44_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|altsyncram_1961:altsyncram4|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 16           ; 3            ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 3                           ; 8                           ; 3                           ; 8                           ; 24                  ; 1    ; None                         ; M9K_X51_Y42_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|altsyncram_o1b1:altsyncram2|ALTSYNCRAM                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 14           ; 2            ; 14           ; yes                    ; no                      ; yes                    ; yes                     ; 28    ; 2                           ; 3                           ; 2                           ; 3                           ; 6                   ; 1    ; None                         ; M9K_X51_Y43_N0                                                                                                                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_command_fifo:the_NIOSII_sgdma_tx_command_fifo|scfifo:NIOSII_sgdma_tx_command_fifo_command_fifo|scfifo_kc31:auto_generated|a_dpfifo_ri31:dpfifo|altsyncram_t9h1:FIFOram|ALTSYNCRAM                                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 104          ; 2            ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 208   ; 2                           ; 22                          ; 2                           ; 22                          ; 44                  ; 1    ; None                         ; M9K_X64_Y46_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo|NIOSII_sgdma_tx_m_readfifo_m_readfifo:the_NIOSII_sgdma_tx_m_readfifo_m_readfifo|scfifo:NIOSII_sgdma_tx_m_readfifo_m_readfifo_m_readfifo|scfifo_ev31:auto_generated|a_dpfifo_l541:dpfifo|altsyncram_1bh1:FIFOram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 37           ; 64           ; 37           ; yes                    ; no                      ; yes                    ; yes                     ; 2368  ; 64                          ; 37                          ; 64                          ; 37                          ; 2368                ; 2    ; None                         ; M9K_X78_Y54_N0, M9K_X78_Y53_N0                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_status_token_fifo:the_NIOSII_sgdma_tx_status_token_fifo|scfifo:NIOSII_sgdma_tx_status_token_fifo_status_token_fifo|scfifo_5b31:auto_generated|a_dpfifo_ch31:dpfifo|altsyncram_v6h1:FIFOram|ALTSYNCRAM                                                                ; AUTO ; Simple Dual Port ; Single Clock ; 2            ; 24           ; 2            ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 48    ; 2                           ; 24                          ; 2                           ; 24                          ; 48                  ; 1    ; None                         ; M9K_X64_Y49_N0                                                                                                                                                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |NIOS2|NIOSII:mysys|NIOSII_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_e9h1:auto_generated|ALTSYNCRAM                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_jp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y36_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y35_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_mult_cell:the_NIOSII_NIOS2_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_vkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_j011:auto_generated|mac_mult1               ;                            ; DSPMULT_X44_Y37_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 16,293 / 342,891 ( 5 % )  ;
; C16 interconnects     ; 394 / 10,120 ( 4 % )      ;
; C4 interconnects      ; 10,540 / 209,544 ( 5 % )  ;
; Direct links          ; 2,279 / 342,891 ( < 1 % ) ;
; Global clocks         ; 20 / 20 ( 100 % )         ;
; Local interconnects   ; 6,061 / 119,088 ( 5 % )   ;
; R24 interconnects     ; 563 / 9,963 ( 6 % )       ;
; R4 interconnects      ; 13,550 / 289,782 ( 5 % )  ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.02) ; Number of LABs  (Total = 956) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 98                            ;
; 2                                           ; 42                            ;
; 3                                           ; 22                            ;
; 4                                           ; 16                            ;
; 5                                           ; 11                            ;
; 6                                           ; 12                            ;
; 7                                           ; 8                             ;
; 8                                           ; 14                            ;
; 9                                           ; 24                            ;
; 10                                          ; 11                            ;
; 11                                          ; 22                            ;
; 12                                          ; 32                            ;
; 13                                          ; 34                            ;
; 14                                          ; 68                            ;
; 15                                          ; 132                           ;
; 16                                          ; 410                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.62) ; Number of LABs  (Total = 956) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 719                           ;
; 1 Clock                            ; 819                           ;
; 1 Clock enable                     ; 464                           ;
; 1 Sync. clear                      ; 64                            ;
; 1 Sync. load                       ; 67                            ;
; 2 Async. clears                    ; 132                           ;
; 2 Clock enables                    ; 151                           ;
; 2 Clocks                           ; 88                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.64) ; Number of LABs  (Total = 956) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 32                            ;
; 2                                            ; 75                            ;
; 3                                            ; 12                            ;
; 4                                            ; 24                            ;
; 5                                            ; 10                            ;
; 6                                            ; 19                            ;
; 7                                            ; 6                             ;
; 8                                            ; 8                             ;
; 9                                            ; 7                             ;
; 10                                           ; 3                             ;
; 11                                           ; 6                             ;
; 12                                           ; 12                            ;
; 13                                           ; 8                             ;
; 14                                           ; 10                            ;
; 15                                           ; 15                            ;
; 16                                           ; 29                            ;
; 17                                           ; 25                            ;
; 18                                           ; 24                            ;
; 19                                           ; 35                            ;
; 20                                           ; 33                            ;
; 21                                           ; 49                            ;
; 22                                           ; 50                            ;
; 23                                           ; 51                            ;
; 24                                           ; 47                            ;
; 25                                           ; 39                            ;
; 26                                           ; 50                            ;
; 27                                           ; 57                            ;
; 28                                           ; 61                            ;
; 29                                           ; 43                            ;
; 30                                           ; 43                            ;
; 31                                           ; 22                            ;
; 32                                           ; 50                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.18) ; Number of LABs  (Total = 956) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 137                           ;
; 2                                               ; 57                            ;
; 3                                               ; 31                            ;
; 4                                               ; 44                            ;
; 5                                               ; 58                            ;
; 6                                               ; 44                            ;
; 7                                               ; 70                            ;
; 8                                               ; 87                            ;
; 9                                               ; 67                            ;
; 10                                              ; 49                            ;
; 11                                              ; 63                            ;
; 12                                              ; 39                            ;
; 13                                              ; 37                            ;
; 14                                              ; 34                            ;
; 15                                              ; 35                            ;
; 16                                              ; 68                            ;
; 17                                              ; 9                             ;
; 18                                              ; 7                             ;
; 19                                              ; 4                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 2                             ;
; 23                                              ; 3                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
; 30                                              ; 1                             ;
; 31                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.28) ; Number of LABs  (Total = 956) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 15                            ;
; 3                                            ; 73                            ;
; 4                                            ; 58                            ;
; 5                                            ; 45                            ;
; 6                                            ; 25                            ;
; 7                                            ; 28                            ;
; 8                                            ; 31                            ;
; 9                                            ; 17                            ;
; 10                                           ; 36                            ;
; 11                                           ; 50                            ;
; 12                                           ; 38                            ;
; 13                                           ; 23                            ;
; 14                                           ; 37                            ;
; 15                                           ; 31                            ;
; 16                                           ; 30                            ;
; 17                                           ; 34                            ;
; 18                                           ; 37                            ;
; 19                                           ; 29                            ;
; 20                                           ; 29                            ;
; 21                                           ; 25                            ;
; 22                                           ; 28                            ;
; 23                                           ; 23                            ;
; 24                                           ; 32                            ;
; 25                                           ; 20                            ;
; 26                                           ; 9                             ;
; 27                                           ; 20                            ;
; 28                                           ; 19                            ;
; 29                                           ; 17                            ;
; 30                                           ; 11                            ;
; 31                                           ; 15                            ;
; 32                                           ; 16                            ;
; 33                                           ; 10                            ;
; 34                                           ; 11                            ;
; 35                                           ; 9                             ;
; 36                                           ; 10                            ;
; 37                                           ; 4                             ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                               ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                              ; 0            ; 60           ; 0            ; 0            ; 0            ; 220       ; 0            ; 0            ; 220       ; 220       ; 0            ; 180          ; 0            ; 0            ; 68           ; 0            ; 180          ; 68           ; 0            ; 0            ; 0            ; 180          ; 0            ; 0            ; 0            ; 0            ; 0            ; 220       ; 0            ; 0            ;
; Total Unchecked                         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                      ; 220          ; 160          ; 220          ; 220          ; 220          ; 0         ; 220          ; 220          ; 0         ; 0         ; 220          ; 40           ; 220          ; 220          ; 152          ; 220          ; 40           ; 152          ; 220          ; 220          ; 220          ; 40           ; 220          ; 220          ; 220          ; 220          ; 220          ; 0         ; 220          ; 220          ;
; Total Fail                              ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; greenleds_export[0]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[1]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[2]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[3]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[4]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[5]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[6]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[7]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; greenleds_export[8]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[0]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[1]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[2]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[3]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[4]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[5]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[6]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[7]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[8]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[9]                       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[10]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[11]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[12]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[13]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[14]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[15]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[16]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; redleds_export[17]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_reset                             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_clk_clk                           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]                      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10]                     ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11]                     ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12]                     ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cke                          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n                         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[2]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[3]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n                         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_0_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_1_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_2_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_3_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_4_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_5_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_6_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[0]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[1]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[2]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[3]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[4]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[5]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg7_7_export[6]                        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_mdio_connection_mdc             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_mdio_connection_mdio_out        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_mdio_connection_mdio_oen        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_magic_wakeup    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_tx_septy     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_tx_ff_uflow     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_tx_a_full    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_tx_a_empty   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[4]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[5]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[6]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[7]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[8]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[9]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[10] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[11] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[12] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[13] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[14] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[15] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[16] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_err_stat[17] ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_frm_type[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_frm_type[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_frm_type[2]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_rx_frm_type[3]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_rx_dsav      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_rx_a_full    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_rx_a_empty   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_out[0]   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_out[1]   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_out[2]   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_out[3]   ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_tx_control     ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_status_connection_eth_mode      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_status_connection_ena_10        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]                        ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[16]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[17]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[18]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[19]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[20]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[21]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[22]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[23]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[24]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[25]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[26]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[27]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[28]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[29]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[30]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[31]                       ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_clk                                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_pcs_mac_tx_clock_connection_clk     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_pcs_mac_rx_clock_connection_clk     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_status_connection_set_1000      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_status_connection_set_10        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_buttons_export[1]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_buttons_export[0]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_buttons_export[3]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; push_buttons_export[2]                  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_ff_tx_crc_fwd   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[0]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[16]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[8]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[5]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[13]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[4]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[12]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[3]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[11]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[2]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[10]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[1]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[17]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[9]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[15]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[7]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[14]                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; switches_export[6]                      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_misc_connection_magic_sleep_n   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_mdio_connection_mdio_in         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rx_control     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_in[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_in[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_in[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tse_mac_rgmii_connection_rgmii_in[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-----------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "NIOS2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/altpll_3lb2.tdf Line: 27
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] port File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/altpll_3lb2.tdf Line: 27
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] port File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/altpll_3lb2.tdf Line: 27
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 216 pins of 216 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'tse.sdc'
Warning (332174): Ignored filter at tse.sdc(1): clk could not be matched with a port File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 1
Warning (332049): Ignored create_clock at tse.sdc(1): Argument <targets> is an empty collection File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 1
    Info (332050): create_clock -period 20.000ns [get_ports clk] File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 1
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]} {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]} {mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at tse.sdc(4): pll_inst|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_inst|altpll_component|auto_generated|pll1|clk[1] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_inst|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_inst|altpll_component|auto_generated|pll1|clk[3] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_90_inst|altpll_component|auto_generated|pll1|clk[0] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_90_inst|altpll_component|auto_generated|pll1|clk[1] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332174): Ignored filter at tse.sdc(4): pll_90_inst|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
    Info (332050): set_clock_groups -exclusive -group [get_clocks pll_inst|altpll_component|auto_generated|pll1|clk[0]] -group [get_clocks pll_inst|altpll_component|auto_generated|pll1|clk[1]] -group [get_clocks pll_inst|altpll_component|auto_generated|pll1|clk[2]] -group [get_clocks pll_inst|altpll_component|auto_generated|pll1|clk[3]] -group [get_clocks pll_90_inst|altpll_component|auto_generated|pll1|clk[0]] -group [get_clocks pll_90_inst|altpll_component|auto_generated|pll1|clk[1]] -group [get_clocks pll_90_inst|altpll_component|auto_generated|pll1|clk[2]] File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[1]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[2]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_inst|altpll_component|auto_generated|pll1|clk[3]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_90_inst|altpll_component|auto_generated|pll1|clk[0]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_90_inst|altpll_component|auto_generated|pll1|clk[1]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Warning (332049): Ignored set_clock_groups at tse.sdc(4): Argument -group with value [get_clocks {pll_90_inst|altpll_component|auto_generated|pll1|clk[2]}] contains zero elements File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/tse.sdc Line: 4
Info (332104): Reading SDC File: 'c:/users/tucke/onedrive/desktop/ece178/firewall/db/ip/niosii/submodules/niosii_nios2_cpu.sdc'
Info (332104): Reading SDC File: 'c:/users/tucke/onedrive/desktop/ece178/firewall/db/ip/niosii/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'c:/users/tucke/onedrive/desktop/ece178/firewall/db/ip/niosii/submodules/altera_reset_controller.sdc'
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]
Warning (332087): The master clock for this clock assignment could not be derived.  Clock: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was not created.
    Warning (332035): No clocks found on or feeding the specified source node: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|inclk[0]
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NIOSII:mysys|NIOSII_sdram:sdram|m_addr[0] is being clocked by clk_clk
Warning (332060): Node: tse_pcs_mac_tx_clock_connection_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|g_out[0] is being clocked by tse_pcs_mac_tx_clock_connection_clk
Warning (332060): Node: tse_pcs_mac_rx_clock_connection_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_92i1:auto_generated|ram_block1a39~porta_we_reg is being clocked by tse_pcs_mac_rx_clock_connection_clk
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: mysys|clocks|sys_pll|PLL_for_DE_Series_Boards|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[0] (placed in counter C1 of PLL_1) File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/altpll_3lb2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_clocks:clocks|altera_up_altpll:sys_pll|altpll:PLL_for_DE_Series_Boards|altpll_3lb2:auto_generated|clk[1] (placed in counter C0 of PLL_1) File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/altpll_3lb2.tdf Line: 32
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node tse_pcs_mac_tx_clock_connection_clk~input (placed in PIN AH14 (CLK14, DIFFCLK_6n)) File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 52
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node tse_pcs_mac_rx_clock_connection_clk~input (placed in PIN AG14 (CLK15, DIFFCLK_6p)) File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 50
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|NIOSII_NIOS2_cpu_nios2_oci:the_NIOSII_NIOS2_cpu_nios2_oci|NIOSII_NIOS2_cpu_nios2_oci_debug:the_NIOSII_NIOS2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/17.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|altera_reset_controller:rst_controller|r_sync_rst  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node NIOSII:mysys|NIOSII_NIOS2:nios2|NIOSII_NIOS2_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node NIOSII:mysys|altera_reset_controller:rst_controller|WideOr0~0 File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_reset_controller.v Line: 290
        Info (176357): Destination node NIOSII:mysys|NIOSII_sdram:sdram|active_rnw~1 File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sdram.v Line: 215
        Info (176357): Destination node NIOSII:mysys|NIOSII_sdram:sdram|active_cs_n~0 File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sdram.v Line: 212
        Info (176357): Destination node NIOSII:mysys|NIOSII_sdram:sdram|i_refs[0] File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sdram.v Line: 356
        Info (176357): Destination node NIOSII:mysys|NIOSII_sdram:sdram|i_refs[2] File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sdram.v Line: 356
        Info (176357): Destination node NIOSII:mysys|NIOSII_sdram:sdram|i_refs[1] File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sdram.v Line: 356
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|reset_n  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sgdma_rx.v Line: 2095
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|reset_n  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/niosii_sgdma_tx.v Line: 2142
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_tse_reset_synchronizer.v Line: 76
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_rx:sgdma_rx|NIOSII_sgdma_rx_chain:the_NIOSII_sgdma_rx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_rx:the_descriptor_read_which_resides_within_NIOSII_sgdma_rx|altshift_taps:desc_assembler_rtl_0|shift_taps_f4n:auto_generated|dffe4  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/shift_taps_f4n.tdf Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_0|shift_taps_e4n:auto_generated|dffe4  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/shift_taps_e4n.tdf Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_1|shift_taps_d4n:auto_generated|dffe6  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/shift_taps_d4n.tdf Line: 42
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|altera_reset_controller:rst_controller|merged_reset~0  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ip/niosii/submodules/altera_reset_controller.v Line: 134
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node NIOSII:mysys|NIOSII_sgdma_tx:sgdma_tx|NIOSII_sgdma_tx_chain:the_NIOSII_sgdma_tx_chain|descriptor_read_which_resides_within_NIOSII_sgdma_tx:the_descriptor_read_which_resides_within_NIOSII_sgdma_tx|altshift_taps:desc_assembler_rtl_2|shift_taps_q5n:auto_generated|dffe4  File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/shift_taps_q5n.tdf Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_u2e.tdf Line: 33
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_u2e.tdf Line: 34
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_u2e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_u2e.tdf Line: 35
    Info (176467): Node "tse_mac_rgmii_connection_rx_control~input" is constrained to location IOIBUF_X1_Y0_N1 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 44
    Info (176467): Node "tse_mac_rgmii_connection_rx_control" is constrained to location PIN AF4 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 44
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[2]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 33
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[2]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 34
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_latch_l[2]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 35
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[2]~input" is constrained to location IOIBUF_X1_Y0_N8 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[2]" is constrained to location PIN AD4 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[1]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 33
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[1]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 34
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_latch_l[1]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 35
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[1]~input" is constrained to location IOIBUF_X1_Y0_N15 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[1]" is constrained to location PIN AE6 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[3]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 33
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[3]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 34
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_latch_l[3]" is constrained to location LAB_X1_Y1_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 35
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[3]~input" is constrained to location IOIBUF_X1_Y0_N22 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[3]" is constrained to location PIN AD5 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_h[0]" is constrained to location LAB_X1_Y4_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 33
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_cell_l[0]" is constrained to location LAB_X1_Y4_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 34
    Info (176467): Node "NIOSII:mysys|NIOSII_TSE:tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_13e:auto_generated|input_latch_l[0]" is constrained to location LAB_X1_Y4_N0 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/db/ddio_in_13e.tdf Line: 35
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[0]~input" is constrained to location IOIBUF_X0_Y4_N1 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
    Info (176467): Node "tse_mac_rgmii_connection_rgmii_in[0]" is constrained to location PIN AC4 to improve DDIO timing File: C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/NIOS2.v Line: 42
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 12 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 114 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 207 (unused VREF, 2.5V VCCIO, 28 input, 147 output, 32 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 9 total pin(s) used --  51 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 7 total pin(s) used --  66 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  72 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  71 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQM[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EEP_I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET0_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_GTX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_INT_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_LINK100" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_MDIO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_COL" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_CRS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_DV" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_RX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET1_TX_ER" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_IO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RY" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKIN_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_N2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_CLKOUT_P2" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_D[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_RX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_N[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HSMC_TX_D_P[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "NETCLK_25" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK_N[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_KBDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_MSDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_WP_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKIN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SMA_CLKOUT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_LB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_UB_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_CLK27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_CTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RTS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.04 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 37% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 1.36 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/output_files/NIOS2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 559 warnings
    Info: Peak virtual memory: 6204 megabytes
    Info: Processing ended: Thu Apr 23 12:54:50 2020
    Info: Elapsed time: 00:00:53
    Info: Total CPU time (on all processors): 00:01:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/tucke/OneDrive/Desktop/ECE178/FIREWALL/output_files/NIOS2.fit.smsg.


