电路组成：
- 离散输入端
- 离散输出端
- 描述输入输出关系的功能规范（function specification）
- 描述输入改变时输出延迟相应的时序规范（timing specification）

***组合电路的输出仅仅取决于输入值。***  
例子：逻辑门  
特点：***无记忆***

# 组合电路
## 定义
- 每个电器元件
- 每个电路节点、电路输入、或是链接到外部的电路的一个输出端
- 电路不包含回路（每条路径最多只能经过每个电路节点一次）

## 组合逻辑
- 极大项：析取（+）
- 极小项：合取（\*）
- 主析取范式：极小项析取，为True的可能
- 主合取范式：极大项合取，为False的可能
	- 以上两者，为`二级组合逻辑`。 
- 运算律云云，皆见我离散数学之笔记。

### 多级组合逻辑
用的硬件更少，推气泡法很有用。

### X和Z
#### X：非法值（此节点同时由0和1驱动）、未知值（没有初始化）
#### Z：浮空值（状态取决于系统之前的状态）

### 生产中常用“逻辑综合”，通过逻辑函数化简电路

## 常用组合电路：
- 全加器
- 优先级电路
- 译码显示器
- 复用器：2\^N输入的复用器可以通过把合适的输入连接到0或1上，实现任何N输入逻辑函数。可以优化为用2\^(N-1)实现N输入逻辑函数。
	方法是将变量、0与1作为复用器输入，用变量控制输出。（P49）_最后实现将复用器当作查找表。_
- 译码器：N个输入，2\^N个输出。
	- 独热：给定时间只有一个输出为高电平。
	- 可以和或门组合实现逻辑函数（译码器每个输出为一个极小项）。
	- _很容易以此表示析取范式。真值表包含M个1的N输入函数，可用N:2\^N译码器和M输入或门实现。_

## 时序
组合电路的时序特征包括*传播延迟*、*最小延迟*
- 传播延迟（t<sub>pd</sub>）
	当输入改变，直到一个或者多个输出达到最终值所经历的最长时间
- 最小延迟（t<sub>cd</sub>）
	当一个输入改变，直到任意一个输出改变的最短时间  
因此路径分为*关键路径*、*最短路径*
- 关键路径：经过的门多，耗时最长，最慢，限制了电路运行速度
- 最短路径：经过的门少，耗时最短，最快。  
组合电路的：
- 传播延迟是关键路径的每一个原件的传播延迟之和；  
- 最小延迟是最短路径上每个元件的最小延迟之和。  
因此设计电路时：
- 控制关键：关键路径是控制-输出；数据关键：关键路径是数据-输出
- 若控制信号先到达，选择最短数据-输出延迟的设计，vice versa.（后来者要快，不要让先来的等太久）
### 毛刺（P54）
在读取输入前等待传播延迟消逝即可。  
也可以通过增加门电路避免毛刺。（穿越卡诺图两个圈边缘可能会有毛刺，即一个合取式开启前，目前合取式的电路关闭了）  
多个输入上的同时变化也会导致毛刺，无法增加硬件避免。

***关键不在于避免，在于意识到其存在。***

