## Async-FIFO 设计（异步FIFO）

![[Pasted image 20220625195217.png]]


通过RTL仿真是不能验证CDC电路的正确性

