41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 132 396 181 347 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
19 156 264 215 245 0
kpad_2
19 144 240 203 221 0
kpad_3
19 180 312 239 293 0
kpad_0
19 168 288 227 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 300 100 280 0 \NUL
Store Select
20 184 403 243 384 0
update
22 138 348 247 328 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 113 328 0 \NUL
1 = ALU result
22 18 324 131 304 0 \NUL
0 = Keypad input
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 522 552 581 532 0 \NUL
overflow
19 612 558 671 539 0
ovflw
7 720 576 769 527 0 1
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 200 230 259 230
1 259 236 212 254
1 259 242 224 278
1 259 248 236 302
1 185 393 178 371
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
1 668 548 721 551
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 384 460 0 \NUL
these are only present so circuit simulates without error
22 18 504 285 484 0 \NUL
remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
15 217 115 266 66
19 49 157 108 138 0
update
19 148 104 207 85 0
o_3
24 264 175 313 103 1 1 1
19 159 185 218 166 0
clear
5 225 199 274 150 0
20 339 124 398 105 0
reg3_3
3 156 158 205 109 0 0
19 46 134 105 115 0
3
15 234 245 283 196
19 54 280 113 261 0
update
19 153 227 212 208 0
o_2
24 269 298 318 226 1 1 1
19 164 308 223 289 0
clear
5 230 322 279 273 0
20 344 247 403 228 0
reg3_2
3 161 281 210 232 0 0
19 51 257 110 238 0
3
15 251 356 300 307
19 52 400 111 381 0
update
19 151 347 210 328 0
o_1
24 267 418 316 346 1 1 1
19 162 428 221 409 0
clear
5 228 442 277 393 0
20 342 367 401 348 0
reg3_1
3 159 401 208 352 0 0
19 49 377 108 358 0
3
15 248 487 297 438
19 51 529 110 510 0
update
19 150 476 209 457 0
o_0
24 266 547 315 475 1 1 1
19 161 557 220 538 0
clear
5 227 571 276 522 0
20 341 496 400 477 0
reg3_0
3 158 530 207 481 0 0
19 48 506 107 487 0
3
19 422 49 481 30 0
wadr_0
19 422 68 481 49 0
wadr_1
3 510 74 559 25 0 0
19 425 199 484 180 0
wadr_0
19 425 218 484 199 0
wadr_1
19 426 262 485 243 0
wadr_0
19 426 281 485 262 0
wadr_1
3 585 223 634 174 0 0
3 588 284 637 235 0 0
5 509 235 558 186 0
5 512 275 561 226 0
5 510 323 559 274 0
19 418 132 477 113 0
wadr_0
19 418 151 477 132 0
wadr_1
3 582 153 631 104 0 0
5 506 146 555 97 0
20 625 50 684 31 0
3
20 657 127 716 108 0
2
20 663 204 722 185 0
1
20 673 260 732 241 0
0
22 390 429 748 409 0 \NUL
Logic used to determine which switch has been flipped
1 265 123 204 94
1 278 105 263 90
1 226 174 215 175
1 340 114 310 123
1 278 171 271 174
1 157 119 102 124
1 105 147 157 147
1 265 141 202 133
1 270 246 209 217
1 283 228 280 220
1 231 297 220 298
1 345 237 315 246
1 283 294 276 297
1 162 242 107 247
1 110 270 162 270
1 270 264 207 256
1 268 366 207 337
1 281 348 297 331
1 229 417 218 418
1 343 357 313 366
1 281 414 274 417
1 160 362 105 367
1 108 390 160 390
1 268 384 205 376
1 267 495 206 466
1 280 477 294 462
1 228 546 217 547
1 342 486 312 495
1 280 543 273 546
1 159 491 104 496
1 107 519 159 519
1 267 513 204 505
1 478 39 511 35
1 511 63 478 58
1 586 184 481 189
1 555 210 586 212
1 481 208 510 210
1 513 250 482 252
1 482 271 511 298
1 589 245 558 250
1 589 273 556 298
1 507 121 474 122
1 583 114 552 121
1 474 141 583 142
1 556 49 626 40
1 658 117 628 128
1 664 194 631 198
1 674 250 634 259
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
15 184 135 233 86
19 34 166 93 147 0
update
19 133 113 192 94 0
o_3
24 249 184 298 112 1 1 1
19 144 194 203 175 0
clear
5 210 208 259 159 0
20 324 133 383 114 0
reg2_3
3 141 167 190 118 0 0
19 31 143 90 124 0
2
15 217 262 266 213
19 39 289 98 270 0
update
19 138 236 197 217 0
o_2
24 254 307 303 235 1 1 1
19 149 317 208 298 0
clear
5 215 331 264 282 0
20 329 256 388 237 0
reg2_2
3 146 290 195 241 0 0
19 36 266 95 247 0
2
15 214 375 263 326
19 37 409 96 390 0
update
19 136 356 195 337 0
o_1
24 252 427 301 355 1 1 1
19 147 437 206 418 0
clear
5 213 451 262 402 0
20 327 376 386 357 0
reg2_1
3 144 410 193 361 0 0
19 34 386 93 367 0
2
15 208 494 257 445
19 36 538 95 519 0
update
19 135 485 194 466 0
o_0
24 251 556 300 484 1 1 1
19 146 566 205 547 0
clear
5 212 580 261 531 0
20 326 505 385 486 0
reg2_0
3 143 539 192 490 0 0
19 33 515 92 496 0
2
15 561 120 610 71
19 411 151 470 132 0
update
24 626 169 675 97 1 1 1
19 521 179 580 160 0
clear
5 587 193 636 144 0
20 701 118 760 99 0
reg1_3
3 518 152 567 103 0 0
19 408 128 467 109 0
1
15 586 238 635 189
19 416 274 475 255 0
update
19 515 221 574 202 0
o_2
24 631 292 680 220 1 1 1
19 526 302 585 283 0
clear
5 592 316 641 267 0
20 706 241 765 222 0
reg1_2
3 523 275 572 226 0 0
19 413 251 472 232 0
1
15 593 360 642 311
19 414 394 473 375 0
update
19 513 341 572 322 0
o_1
24 629 412 678 340 1 1 1
19 524 422 583 403 0
clear
5 590 436 639 387 0
20 704 361 763 342 0
reg1_1
3 521 395 570 346 0 0
19 411 371 470 352 0
1
15 591 477 640 428
19 413 523 472 504 0
update
19 512 470 571 451 0
o_0
24 628 541 677 469 1 1 1
19 523 551 582 532 0
clear
5 589 565 638 516 0
20 703 490 762 471 0
reg1_0
3 520 524 569 475 0 0
19 410 500 469 481 0
1
19 510 98 569 79 0
o_3
22 306 589 491 569 0 \NUL
Flip Flops used to store bits
1 250 132 189 103
1 263 114 230 110
1 211 183 200 184
1 325 123 295 132
1 263 180 256 183
1 142 128 87 133
1 90 156 142 156
1 250 150 187 142
1 255 255 194 226
1 268 237 263 237
1 216 306 205 307
1 330 246 300 255
1 268 303 261 306
1 147 251 92 256
1 95 279 147 279
1 255 273 192 265
1 253 375 192 346
1 266 357 260 350
1 214 426 203 427
1 328 366 298 375
1 266 423 259 426
1 145 371 90 376
1 93 399 145 399
1 253 393 190 385
1 252 504 191 475
1 265 486 254 469
1 213 555 202 556
1 327 495 297 504
1 265 552 258 555
1 144 500 89 505
1 92 528 144 528
1 252 522 189 514
1 588 168 577 169
1 702 108 672 117
1 640 165 633 168
1 519 113 464 118
1 467 141 519 141
1 627 135 564 127
1 632 240 571 211
1 645 222 632 213
1 593 291 582 292
1 707 231 677 240
1 645 288 638 291
1 524 236 469 241
1 472 264 524 264
1 632 258 569 250
1 630 360 569 331
1 643 342 639 335
1 591 411 580 412
1 705 351 675 360
1 643 408 636 411
1 522 356 467 361
1 470 384 522 384
1 630 378 567 370
1 629 489 568 460
1 642 471 637 452
1 590 540 579 541
1 704 480 674 489
1 642 537 635 540
1 521 485 466 490
1 469 513 521 513
1 629 507 566 499
1 640 99 607 95
1 627 117 566 88
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 48 157 107 138 0
update
24 263 175 312 103 1 1 1
19 158 185 217 166 0
clear
5 224 199 273 150 0
20 338 124 397 105 0
reg0_3
3 155 158 204 109 0 0
19 45 134 104 115 0
0
15 225 242 274 193
19 53 280 112 261 0
update
19 152 227 211 208 0
o_2
24 268 298 317 226 1 1 1
19 163 308 222 289 0
clear
5 229 322 278 273 0
20 343 247 402 228 0
reg0_2
3 160 281 209 232 0 0
19 50 257 109 238 0
0
15 229 364 278 315
19 51 400 110 381 0
update
19 150 347 209 328 0
o_1
24 266 418 315 346 1 1 1
19 161 428 220 409 0
clear
5 227 442 276 393 0
20 341 367 400 348 0
reg0_1
3 158 401 207 352 0 0
19 48 377 107 358 0
0
15 226 485 275 436
19 50 529 109 510 0
update
19 149 476 208 457 0
o_0
24 265 547 314 475 1 1 1
19 160 557 219 538 0
clear
5 226 571 275 522 0
20 340 496 399 477 0
reg0_0
3 157 530 206 481 0 0
19 47 506 106 487 0
0
19 147 104 206 85 0
o_3
15 198 126 247 77
19 420 130 479 111 0
alu_3
19 417 86 476 67 0
sel
19 422 32 481 13 0
kpad_3
3 526 137 575 88 0 0
3 564 58 613 9 0 0
5 496 87 545 38 0
4 666 91 715 42 0 0
20 732 76 791 57 0
o_3
19 418 269 477 250 0
alu_2
19 415 225 474 206 0
sel
19 420 171 479 152 0
kpad_2
3 524 276 573 227 0 0
3 562 197 611 148 0 0
5 494 226 543 177 0
4 664 230 713 181 0 0
20 732 217 791 198 0
o_2
19 413 401 472 382 0
alu_1
19 410 357 469 338 0
sel
19 415 303 474 284 0
kpad_1
3 519 408 568 359 0 0
3 557 329 606 280 0 0
5 499 351 548 302 0
4 659 362 708 313 0 0
20 722 342 781 323 0
o_1
19 411 537 470 518 0
alu_0
19 408 493 467 474 0
sel
19 413 439 472 420 0
kpad_0
3 517 544 566 495 0 0
3 555 465 604 416 0 0
5 497 482 546 433 0
4 657 498 706 449 0 0
20 733 483 792 464 0
o_0
22 330 582 787 562 0 \NUL
Muxes used to determine when the selection switch is turned on or off
1 264 123 203 94
1 225 174 214 175
1 339 114 309 123
1 277 171 270 174
1 156 119 101 124
1 104 147 156 147
1 264 141 201 133
1 269 246 208 217
1 282 228 271 217
1 230 297 219 298
1 344 237 314 246
1 282 294 275 297
1 161 242 106 247
1 109 270 161 270
1 269 264 206 256
1 267 366 206 337
1 280 348 275 339
1 228 417 217 418
1 342 357 312 366
1 280 414 273 417
1 159 362 104 367
1 107 390 159 390
1 267 384 204 376
1 266 495 205 466
1 279 477 272 460
1 227 546 216 547
1 341 486 311 495
1 279 543 272 546
1 158 491 103 496
1 106 519 158 519
1 266 513 203 505
1 497 62 473 76
1 565 47 542 62
1 565 19 478 22
1 527 126 476 120
1 527 98 473 76
1 667 52 610 33
1 667 80 572 112
1 733 66 712 66
1 495 201 471 215
1 563 186 540 201
1 563 158 476 161
1 525 265 474 259
1 525 237 471 215
1 665 191 608 172
1 665 219 570 251
1 733 207 710 205
1 500 326 466 347
1 558 318 545 326
1 558 290 471 293
1 520 397 469 391
1 520 369 466 347
1 660 323 603 304
1 660 351 565 383
1 723 332 705 337
1 498 457 464 483
1 556 454 543 457
1 556 426 469 429
1 518 533 467 527
1 518 505 464 483
1 658 459 601 440
1 658 487 563 519
1 734 473 703 473
1 277 105 244 101
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 43 148 102 129 0
in1_0
19 43 129 102 110 0
in2_0
3 366 138 415 89 0 0
3 362 184 411 135 0 0
5 253 129 302 80 0
5 251 203 300 154 0
4 467 131 516 82 0 0
3 228 264 277 215 0 0
20 318 252 377 233 0
co_1
19 16 296 75 277 0
in1_1
19 16 315 75 296 0
in2_1
5 197 322 246 273 0
5 162 348 211 299 0
3 288 348 337 299 1 0
3 282 444 331 395 1 0
3 300 533 349 484 1 0
3 288 600 337 551 1 0
5 154 440 203 391 0
5 174 510 223 461 0
20 435 434 494 415 0
alu_1
19 426 216 485 197 0
in1_1
19 426 234 485 215 0
in2_1
3 561 238 610 189 0 0
3 560 286 609 237 0 0
3 565 334 614 285 0 0
19 432 330 491 311 0
co_1
4 645 279 694 230 1 0
20 705 266 764 247 0
co_2
19 95 368 154 349 0
co_1
5 156 471 205 422 0
5 155 551 204 502 0
4 384 450 433 401 2 0
20 543 118 602 99 0
alu_0
19 84 396 143 377 0
in1_1
19 85 428 144 409 0
in2_1
19 85 447 144 428 0
co_1
19 84 492 143 473 0
in1_1
19 84 516 143 497 0
in2_1
19 84 534 143 515 0
co_1
19 84 558 143 539 0
in1_1
19 84 576 143 557 0
in2_1
19 84 594 143 575 0
co_1
19 39 199 98 180 0
in1_0
19 39 180 98 161 0
in2_0
19 46 258 105 239 0
in1_0
19 46 239 105 220 0
in2_0
19 426 258 485 239 0
in1_1
19 426 276 485 257 0
co_1
19 432 312 491 293 0
in2_1
22 450 534 748 514 0 \NUL
A half adder and a full adder with a carry over
1 319 242 274 239
1 646 240 607 213
1 606 261 646 254
1 646 268 611 309
1 706 256 691 254
1 289 309 243 297
1 289 323 208 323
1 220 485 301 494
1 283 433 202 446
1 201 526 301 522
1 385 411 334 323
1 328 419 385 420
1 385 430 346 508
1 334 575 385 439
1 436 424 430 425
1 408 159 468 120
1 367 99 299 104
1 468 92 412 113
1 544 108 513 106
1 200 415 283 419
1 72 286 198 297
1 72 305 163 323
1 289 337 151 358
1 297 178 363 173
1 95 189 252 178
1 363 145 95 170
1 99 138 367 127
1 254 104 99 119
1 229 225 102 229
1 102 248 229 253
1 140 386 283 405
1 141 418 155 415
1 141 437 157 446
1 140 482 175 485
1 140 506 301 508
1 140 524 156 526
1 140 548 289 561
1 140 566 289 575
1 289 589 140 584
1 566 295 488 302
1 488 320 566 323
1 482 266 561 275
1 561 247 482 248
1 482 224 562 227
1 562 199 482 206
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 18 150 77 131 0
in1_2
19 18 168 77 149 0
in2_2
5 120 150 169 101 0
5 90 180 139 131 0
3 216 180 265 131 1 0
3 210 276 259 227 1 0
3 204 360 253 311 1 0
3 216 432 265 383 1 0
5 78 270 127 221 0
5 102 342 151 293 0
19 18 198 77 179 0
co_2
5 84 300 133 251 0
5 78 378 127 329 0
4 312 282 361 233 2 0
19 12 228 71 209 0
in1_2
19 12 258 71 239 0
in2_2
19 12 276 71 257 0
co_2
19 12 324 71 305 0
in1_2
19 12 348 71 329 0
in2_2
19 12 366 71 347 0
co_2
19 12 390 71 371 0
in1_2
19 12 408 71 389 0
in2_2
19 12 426 71 407 0
co_2
20 384 270 443 251 0
alu_2
19 348 306 407 287 0
in1_3
19 348 324 407 305 0
in2_3
5 438 306 487 257 0
5 420 336 469 287 0
3 546 336 595 287 1 0
3 540 432 589 383 1 0
3 534 516 583 467 1 0
3 546 588 595 539 1 0
5 408 426 457 377 0
5 432 498 481 449 0
19 348 354 407 335 0
co_3
5 414 456 463 407 0
5 408 534 457 485 0
4 642 438 691 389 2 0
19 342 384 401 365 0
in1_3
19 342 414 401 395 0
in2_3
19 342 432 401 413 0
co_3
19 342 480 401 461 0
in1_3
19 342 504 401 485 0
in2_3
19 342 522 401 503 0
co_3
19 342 546 401 527 0
in1_3
19 342 564 401 545 0
in2_3
19 342 582 401 563 0
co_3
20 714 426 773 407 0
alu_3
19 306 48 365 29 0
in1_2
19 306 66 365 47 0
in2_2
3 438 66 487 17 0 0
3 438 114 487 65 0 0
3 444 162 493 113 0 0
19 312 162 371 143 0
co_2
4 522 108 571 59 1 0
20 582 96 641 77 0
co_3
19 306 90 365 71 0
in1_2
19 306 108 365 89 0
co_2
19 312 144 371 125 0
in2_2
22 18 516 217 496 0 \NUL
2 Full adders and 1 carry over
19 527 250 586 231 0
in2_3
19 521 214 580 195 0
co_3
19 521 196 580 177 0
in1_3
20 736 254 795 235 0
co_4
4 688 221 737 172 1 0
19 527 268 586 249 0
co_3
3 625 265 674 216 0 0
3 626 218 675 169 0 0
3 619 172 668 123 0 0
19 521 172 580 153 0
in2_3
19 521 154 580 135 0
in1_3
1 217 141 166 125
1 217 155 136 155
1 148 317 205 321
1 211 265 130 275
1 124 353 205 349
1 313 243 262 155
1 256 251 313 252
1 313 262 250 335
1 262 407 313 271
1 124 245 211 251
1 74 140 121 125
1 74 158 91 155
1 217 169 74 188
1 68 218 211 237
1 68 248 79 245
1 68 266 85 275
1 68 314 103 317
1 68 338 205 335
1 68 356 79 353
1 68 380 217 393
1 68 398 217 407
1 217 421 68 416
1 385 260 358 257
1 547 297 484 281
1 547 311 466 311
1 478 473 535 477
1 541 421 460 431
1 454 509 535 505
1 643 399 592 311
1 586 407 643 408
1 643 418 580 491
1 592 563 643 427
1 454 401 541 407
1 404 296 439 281
1 404 314 421 311
1 547 325 404 344
1 398 374 541 393
1 398 404 409 401
1 398 422 415 431
1 398 470 433 473
1 398 494 535 491
1 398 512 409 509
1 398 536 547 549
1 398 554 547 563
1 547 577 398 572
1 715 416 688 413
1 523 69 484 41
1 484 89 523 83
1 523 97 490 137
1 583 86 568 83
1 445 123 368 134
1 368 152 445 151
1 362 98 439 103
1 439 75 362 80
1 362 56 439 55
1 439 27 362 38
1 620 133 577 144
1 577 162 620 161
1 627 179 577 186
1 577 204 627 207
1 583 258 626 254
1 626 226 583 240
1 737 244 734 196
1 689 210 671 240
1 672 193 689 196
1 689 182 665 147
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_0
19 30 210 89 191 0
reg1_0
19 31 265 90 246 0
reg2_0
19 24 354 83 335 0
reg3_0
19 234 312 293 293 0
adr2_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 633 181 692 162 0
in2_0
19 240 270 299 251 0
adr2_1
19 204 168 263 149 0
adr2_1
19 198 144 257 125 0
adr2_1
19 18 144 77 125 0
adr2_0
19 30 186 89 167 0
adr2_0
19 30 234 89 215 0
adr2_0
19 30 330 89 311 0
adr2_0
22 216 450 325 430 0 \NUL
Mux for 0th digit
22 216 486 325 466 0 \NUL
1st 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 87 255
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 323 98 268 95
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 634 171 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_1
19 30 210 89 191 0
reg1_1
19 30 264 89 245 0
reg2_1
19 24 354 83 335 0
reg3_1
19 234 312 293 293 0
adr2_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in2_1
19 240 270 299 251 0
adr2_1
19 204 168 263 149 0
adr2_1
19 198 144 257 125 0
adr2_1
19 12 150 71 131 0
adr2_0
19 30 186 89 167 0
adr2_0
19 30 234 89 215 0
adr2_0
19 30 330 89 311 0
adr2_0
22 216 450 325 430 0 \NUL
Mux for 1st digit
22 216 486 325 466 0 \NUL
1st 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 68 140
1 86 320 187 315
1 268 95 323 98
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_2
19 30 210 89 191 0
reg1_2
19 30 264 89 245 0
reg2_2
19 24 354 83 335 0
reg3_2
19 234 312 293 293 0
adr2_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in2_2
19 240 270 299 251 0
adr2_1
19 204 168 263 149 0
adr2_1
19 198 144 257 125 0
adr2_1
19 18 144 77 125 0
adr2_0
19 30 186 89 167 0
adr2_0
19 30 234 89 215 0
adr2_0
19 30 330 89 311 0
adr2_0
22 216 450 329 430 0 \NUL
Mux for 2nd digit
22 216 486 325 466 0 \NUL
1st 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
1 268 95 323 98
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_3
19 30 210 89 191 0
reg1_3
19 30 264 89 245 0
reg2_3
19 24 354 83 335 0
reg3_3
19 234 312 293 293 0
adr2_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in2_3
19 240 270 299 251 0
adr2_1
19 204 168 263 149 0
adr2_1
19 198 144 257 125 0
adr2_1
19 18 144 77 125 0
adr2_0
19 30 186 89 167 0
adr2_0
19 30 234 89 215 0
adr2_0
19 30 330 89 311 0
adr2_0
22 216 450 326 430 0 \NUL
Mux for 3rd digit
22 216 486 325 466 0 \NUL
1st 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
1 268 95 323 98
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_0
19 30 210 89 191 0
reg1_0
19 31 265 90 246 0
reg2_0
19 24 354 83 335 0
reg3_0
19 234 312 293 293 0
adr1_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in1_0
19 240 270 299 251 0
adr1_1
19 204 168 263 149 0
adr1_1
19 198 144 257 125 0
adr1_1
19 18 144 77 125 0
adr1_0
19 30 186 89 167 0
adr1_0
19 30 234 89 215 0
adr1_0
19 30 330 89 311 0
adr1_0
22 216 450 325 430 0 \NUL
Mux for 0th digit
22 216 486 329 466 0 \NUL
2nd 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 87 255
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
1 268 95 323 98
38 13
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_1
19 30 210 89 191 0
reg1_1
19 30 264 89 245 0
reg2_1
19 24 354 83 335 0
reg3_1
19 234 312 293 293 0
adr1_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in1_1
19 240 270 299 251 0
adr1_1
19 204 168 263 149 0
adr1_1
19 198 144 257 125 0
adr1_1
19 12 150 71 131 0
adr1_0
19 30 186 89 167 0
adr1_0
19 30 234 89 215 0
adr1_0
19 30 330 89 311 0
adr1_0
22 216 450 325 430 0 \NUL
Mux for 1st digit
22 216 486 329 466 0 \NUL
2nd 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 68 140
1 86 320 187 315
1 268 95 323 98
38 14
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_2
19 30 210 89 191 0
reg1_2
19 30 264 89 245 0
reg2_2
19 24 354 83 335 0
reg3_2
19 234 312 293 293 0
adr1_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in1_2
19 240 270 299 251 0
adr1_1
19 204 168 263 149 0
adr1_1
19 198 144 257 125 0
adr1_1
19 18 144 77 125 0
adr1_0
19 30 186 89 167 0
adr1_0
19 30 234 89 215 0
adr1_0
19 30 330 89 311 0
adr1_0
22 216 450 329 430 0 \NUL
Mux for 2nd digit
22 216 486 329 466 0 \NUL
2nd 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 430 113 368 112
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
1 268 95 323 98
38 15
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 78 126 137 107 0
reg0_3
19 30 210 89 191 0
reg1_3
19 30 264 89 245 0
reg2_3
19 24 354 83 335 0
reg3_3
19 234 312 293 293 0
adr1_1
3 222 120 271 71 0 0
3 174 210 223 161 0 0
3 174 270 223 221 0 0
3 186 354 235 305 0 0
3 322 137 371 88 0 0
3 329 193 378 144 0 0
3 336 264 385 215 0 0
3 324 348 373 299 0 0
5 108 246 157 197 0
5 279 190 328 141 0
5 90 171 139 122 0
5 267 157 316 108 0
4 429 152 478 103 0 0
4 442 274 491 225 0 0
4 554 196 603 147 0 0
20 630 180 689 161 0
in1_3
19 240 270 299 251 0
adr1_1
19 204 168 263 149 0
adr1_1
19 198 144 257 125 0
adr1_1
19 18 144 77 125 0
adr1_0
19 30 186 89 167 0
adr1_0
19 30 234 89 215 0
adr1_0
19 30 330 89 311 0
adr1_0
22 216 450 326 430 0 \NUL
Mux for 3rd digit
22 216 486 329 466 0 \NUL
2nd 4 bit number
1 187 343 80 344
1 325 337 232 329
1 330 182 220 185
1 330 154 325 165
1 323 126 313 132
1 175 231 154 221
1 175 259 86 254
1 337 225 220 245
1 175 199 86 200
1 136 146 223 109
1 223 81 134 116
1 430 141 375 168
1 443 235 382 239
1 370 323 443 263
1 555 185 488 249
1 555 157 475 127
1 631 170 600 171
1 254 134 268 132
1 280 165 260 158
1 337 253 296 260
1 290 302 325 309
1 86 176 175 171
1 86 224 109 221
1 91 146 74 134
1 86 320 187 315
1 368 112 430 113
1 268 95 323 98
38 16
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 100 10 0 \NUL
Henry, Ethan
22 12 54 65 34 0 \NUL
efhenry
22 12 102 131 82 0 \NUL
CSE 12, Fall 2019
19 200 143 259 124 0
co_3
19 205 240 264 221 0
co_3
3 360 168 409 119 0 0
3 354 264 403 215 0 0
4 456 216 505 167 0 0
5 288 180 337 131 0
5 282 252 331 203 0
20 552 198 611 179 0
ovflw
19 204 264 263 245 0
co_4
19 198 168 257 149 0
co_4
22 216 450 419 430 0 \NUL
Determines if there is overflow
1 256 133 361 129
1 334 155 361 157
1 406 143 457 177
1 457 205 400 239
1 355 225 328 227
1 283 227 261 230
1 502 191 553 188
1 260 254 355 253
1 289 155 254 158
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
