TimeQuest Timing Analyzer report for cpu_core
Wed May 08 11:02:21 2019
Quartus II 64-Bit Version 13.1.4 Build 182 03/12/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_CORE_CLK'
 13. Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 14. Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 15. Slow 1200mV 85C Model Hold: 'i_CORE_CLK'
 16. Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 17. Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'i_CORE_CLK'
 33. Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 34. Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 35. Slow 1200mV 0C Model Hold: 'i_CORE_CLK'
 36. Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 37. Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'i_CORE_CLK'
 52. Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'
 53. Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 54. Fast 1200mV 0C Model Hold: 'i_CORE_CLK'
 55. Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'
 56. Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Web Edition ;
; Revision Name      ; cpu_core                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F256C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; Clock Name                                                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                          ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+
; control_unit:INST_control_unit|r_state[3]                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:INST_control_unit|r_state[3] }                    ;
; i_CORE_CLK                                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CORE_CLK }                                                   ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { instruction_decoder:INST_instruction_decoder|o_BUS_select[0] } ;
+--------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                        ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 156.96 MHz ; 156.96 MHz      ; i_CORE_CLK                                ;                                                ;
; 868.06 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                   ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -5.371 ; -744.732      ;
; control_unit:INST_control_unit|r_state[3]                    ; -3.626 ; -13.367       ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.116 ; -28.773       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                   ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.134 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.358 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.855 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                     ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.415  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_CORE_CLK'                                                                                                                                                                 ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -5.371 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 6.294      ;
; -5.329 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 6.252      ;
; -5.310 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 6.233      ;
; -5.258 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 6.181      ;
; -5.152 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 6.075      ;
; -5.090 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 6.018      ;
; -5.069 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.992      ;
; -5.048 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.976      ;
; -5.040 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.966      ;
; -5.031 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.957      ;
; -5.029 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.952      ;
; -5.027 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.950      ;
; -5.010 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.936      ;
; -5.008 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.931      ;
; -4.987 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.910      ;
; -4.979 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.905      ;
; -4.957 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.883      ;
; -4.956 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.879      ;
; -4.926 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.849      ;
; -4.881 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.817      ;
; -4.874 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.797      ;
; -4.873 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.799      ;
; -4.871 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.799      ;
; -4.850 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.773      ;
; -4.810 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.733      ;
; -4.804 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.730      ;
; -4.791 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.717      ;
; -4.782 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.708      ;
; -4.779 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.702      ;
; -4.775 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.708      ;
; -4.759 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.682      ;
; -4.745 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.668      ;
; -4.741 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.667      ;
; -4.740 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.666      ;
; -4.739 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.662      ;
; -4.732 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.655      ;
; -4.727 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.650      ;
; -4.724 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.650      ;
; -4.714 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.637      ;
; -4.702 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.638      ;
; -4.699 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.625      ;
; -4.694 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.627      ;
; -4.690 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.613      ;
; -4.683 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.609      ;
; -4.673 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.603      ;
; -4.672 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.598      ;
; -4.655 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.581      ;
; -4.650 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.576      ;
; -4.645 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.568      ;
; -4.637 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.560      ;
; -4.634 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.562      ;
; -4.631 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.557      ;
; -4.620 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.543      ;
; -4.609 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.535      ;
; -4.589 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.512      ;
; -4.588 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.511      ;
; -4.582 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.510      ;
; -4.574 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.510      ;
; -4.568 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.491      ;
; -4.555 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.478      ;
; -4.554 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.477      ;
; -4.552 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.488      ;
; -4.536 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.459      ;
; -4.533 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.469      ;
; -4.526 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.138     ; 4.873      ;
; -4.513 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.436      ;
; -4.511 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.437      ;
; -4.510 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.436      ;
; -4.507 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.440      ;
; -4.480 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.416      ;
; -4.478 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.406      ;
; -4.477 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.403      ;
; -4.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.400      ;
; -4.468 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.401      ;
; -4.459 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.385      ;
; -4.458 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.386      ;
; -4.451 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.384      ;
; -4.444 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.372      ;
; -4.443 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.369      ;
; -4.441 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.367      ;
; -4.437 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.363      ;
; -4.433 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.361      ;
; -4.429 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.352      ;
; -4.428 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.354      ;
; -4.427 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.360      ;
; -4.426 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.067     ; 5.354      ;
; -4.423 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.353      ;
; -4.415 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.351      ;
; -4.412 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.335      ;
; -4.398 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.321      ;
; -4.395 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.331      ;
; -4.392 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.327      ;
; -4.392 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.325      ;
; -4.382 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.315      ;
; -4.379 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.305      ;
; -4.372 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.072     ; 5.295      ;
; -4.371 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.065     ; 5.301      ;
; -4.359 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.062     ; 5.292      ;
; -4.354 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.059     ; 5.290      ;
; -4.352 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.069     ; 5.278      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.626 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 4.054      ;
; -3.260 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.688      ;
; -3.218 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.646      ;
; -3.131 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.559      ;
; -3.127 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 3.547      ;
; -3.111 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.539      ;
; -3.097 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.525      ;
; -3.080 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.508      ;
; -3.079 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.507      ;
; -3.029 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 3.449      ;
; -3.028 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.456      ;
; -3.007 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.801      ;
; -2.972 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.400      ;
; -2.955 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.749      ;
; -2.941 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.369      ;
; -2.918 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 3.341      ;
; -2.911 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 3.334      ;
; -2.911 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.705      ;
; -2.886 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 3.309      ;
; -2.850 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 3.639      ;
; -2.838 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.266      ;
; -2.780 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 3.200      ;
; -2.778 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.206      ;
; -2.744 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 3.530      ;
; -2.712 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.506      ;
; -2.704 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 3.127      ;
; -2.684 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 3.112      ;
; -2.679 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.473      ;
; -2.660 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.454      ;
; -2.632 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 3.054      ;
; -2.631 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.425      ;
; -2.614 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.408      ;
; -2.606 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.400      ;
; -2.601 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.395      ;
; -2.545 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.339      ;
; -2.543 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.060     ; 2.968      ;
; -2.482 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 2.905      ;
; -2.463 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.257      ;
; -2.457 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.251      ;
; -2.398 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 2.818      ;
; -2.374 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 2.802      ;
; -2.332 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.062     ; 2.755      ;
; -2.305 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.057     ; 2.733      ;
; -2.303 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 2.723      ;
; -2.264 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 3.053      ;
; -2.253 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.067     ; 2.671      ;
; -2.243 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.067     ; 2.661      ;
; -2.230 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 3.024      ;
; -2.218 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.055     ; 2.648      ;
; -2.194 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 2.616      ;
; -2.176 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.965      ;
; -2.151 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 2.571      ;
; -2.148 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 2.570      ;
; -2.114 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.067     ; 2.532      ;
; -2.113 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 2.535      ;
; -2.111 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 2.533      ;
; -2.083 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.067     ; 2.501      ;
; -2.035 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 2.829      ;
; -2.017 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.309      ; 2.811      ;
; -1.955 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.744      ;
; -1.885 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.674      ;
; -1.859 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.067     ; 2.277      ;
; -1.837 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.299      ; 2.621      ;
; -1.554 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 1.976      ;
; -1.542 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.328      ;
; -1.540 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 1.960      ;
; -1.527 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 1.947      ;
; -1.525 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.311      ;
; -1.513 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.068     ; 1.930      ;
; -1.494 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 1.914      ;
; -1.492 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.278      ;
; -1.473 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.299      ; 2.257      ;
; -1.343 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 1.765      ;
; -1.338 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.304      ; 2.127      ;
; -1.278 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.065     ; 1.698      ;
; -1.276 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 2.062      ;
; -1.105 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 1.891      ;
; -1.007 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.301      ; 1.793      ;
; -0.904 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 1.326      ;
; -0.693 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 1.115      ;
; -0.625 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.063     ; 1.047      ;
; -0.152 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.085      ;
; -0.084 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 1.017      ;
; 0.296  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.062     ; 0.637      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -2.116 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.029      ; 1.615      ;
; -2.107 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.050      ; 1.628      ;
; -2.090 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.027      ; 1.584      ;
; -2.079 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.006     ; 1.669      ;
; -2.056 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.028      ; 1.554      ;
; -1.988 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.044     ; 1.543      ;
; -1.945 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.006     ; 1.528      ;
; -1.926 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.030      ; 1.423      ;
; -1.904 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.023      ; 1.397      ;
; -1.897 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.036      ; 1.400      ;
; -1.882 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.054      ; 1.415      ;
; -1.868 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.012     ; 1.446      ;
; -1.833 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.055      ; 1.367      ;
; -1.833 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.038     ; 1.394      ;
; -1.832 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.057      ; 1.368      ;
; -1.830 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.015     ; 1.405      ;
; -1.828 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.004      ; 1.625      ;
; -1.819 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.021     ; 1.388      ;
; -1.812 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.049      ; 1.332      ;
; -1.790 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.007     ; 1.379      ;
; -1.784 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.007     ; 1.366      ;
; -1.768 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.004     ; 1.353      ;
; -1.760 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.004     ; 1.352      ;
; -1.738 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.047      ; 1.256      ;
; -1.692 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.002      ; 1.668      ;
; -1.632 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.042     ; 1.189      ;
; -1.622 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.098     ; 1.619      ;
; -1.583 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.129     ; 1.581      ;
; -1.572 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.124     ; 1.543      ;
; -1.571 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.008     ; 1.530      ;
; -1.562 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.099     ; 1.558      ;
; -1.533 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.003      ; 1.329      ;
; -1.459 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.001      ; 1.253      ;
; -1.437 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.092     ; 1.449      ;
; -1.421 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.126     ; 1.422      ;
; -1.417 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.118     ; 1.394      ;
; -1.410 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.009     ; 1.368      ;
; -1.409 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.104     ; 1.400      ;
; -1.403 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.001      ; 1.378      ;
; -1.399 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.095     ; 1.408      ;
; -1.394 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.006     ; 1.355      ;
; -1.393 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.101     ; 1.417      ;
; -1.390 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.120     ; 1.397      ;
; -1.388 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.101     ; 1.391      ;
; -1.373 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; 0.004      ; 1.351      ;
; -1.343 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.100     ; 1.368      ;
; -1.342 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.098     ; 1.369      ;
; -1.216 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.122     ; 1.189      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.134 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.903      ;
; 0.176 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.945      ;
; 0.177 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 2.946      ;
; 0.268 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.830      ;
; 0.273 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.835      ;
; 0.274 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.836      ;
; 0.283 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.052      ;
; 0.296 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.858      ;
; 0.307 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.400      ; 0.894      ;
; 0.320 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.882      ;
; 0.334 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.896      ;
; 0.341 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.903      ;
; 0.343 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.112      ;
; 0.348 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.910      ;
; 0.357 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 0.919      ;
; 0.357 ; data_bus:INST_data_bus|o_MEMORY[0]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[0]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.015      ; 0.059      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC       ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.580      ;
; 0.365 ; data_bus:INST_data_bus|o_MEMORY[6]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.007      ; 0.059      ;
; 0.371 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.590      ;
; 0.376 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.101      ; 0.664      ;
; 0.376 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.101      ; 0.664      ;
; 0.387 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.156      ;
; 0.394 ; control_unit:INST_control_unit|r_INTERRUPT_request           ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.387      ; 3.169      ;
; 0.399 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.122      ; 0.708      ;
; 0.401 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.619      ;
; 0.402 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.620      ;
; 0.402 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.621      ;
; 0.405 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.182      ;
; 0.412 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.122      ; 0.721      ;
; 0.415 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.635      ;
; 0.417 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.636      ;
; 0.418 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.187      ;
; 0.418 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.187      ;
; 0.418 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.187      ;
; 0.418 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.383      ; 3.187      ;
; 0.420 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.388      ; 3.194      ;
; 0.423 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.642      ;
; 0.427 ; InstrucReg:INST_InstrucReg|r_register[28]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.645      ;
; 0.440 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.217      ;
; 0.442 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.219      ;
; 0.444 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.096      ; 0.727      ;
; 0.444 ; data_bus:INST_data_bus|o_MEMORY[0]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[0]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.355      ; 0.486      ;
; 0.462 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.438      ; 1.117      ;
; 0.463 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.095      ; 0.745      ;
; 0.466 ; data_bus:INST_data_bus|o_MEMORY[6]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[6]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.370      ; 0.523      ;
; 0.485 ; data_bus:INST_data_bus|o_MEMORY[5]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.348      ; 0.520      ;
; 0.486 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.375      ; 1.048      ;
; 0.487 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.418      ; 1.122      ;
; 0.488 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.415      ; 1.120      ;
; 0.488 ; data_bus:INST_data_bus|o_MEMORY[1]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[1]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.310      ; 0.485      ;
; 0.497 ; data_bus:INST_data_bus|o_MEMORY[4]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[4]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.300      ; 0.484      ;
; 0.498 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; -0.001     ; 0.684      ;
; 0.499 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.418      ; 1.134      ;
; 0.499 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.443      ; 1.159      ;
; 0.508 ; InstrucReg:INST_InstrucReg|r_register[2]                     ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.726      ;
; 0.513 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.440      ; 1.170      ;
; 0.524 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.742      ;
; 0.524 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.441      ; 1.182      ;
; 0.533 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.751      ;
; 0.538 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.756      ;
; 0.541 ; data_bus:INST_data_bus|o_MEMORY[2]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[2]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.286      ; 0.514      ;
; 0.546 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.400      ; 1.133      ;
; 0.549 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.010      ; 0.746      ;
; 0.549 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.010      ; 0.746      ;
; 0.553 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.415      ; 1.185      ;
; 0.554 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.400      ; 1.141      ;
; 0.554 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.000      ; 0.741      ;
; 0.554 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.000      ; 0.741      ;
; 0.555 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.774      ;
; 0.556 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.775      ;
; 0.562 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.391      ; 3.339      ;
; 0.563 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a2~porta_address_reg0  ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.378      ; 1.128      ;
; 0.564 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.783      ;
; 0.564 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[24]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.783      ;
; 0.565 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[14]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.784      ;
; 0.565 ; InstrucReg:INST_InstrucReg|r_register[14]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.400      ; 1.152      ;
; 0.566 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[7]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[5]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[20]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.062      ; 0.785      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                    ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.358 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.577      ;
; 0.685 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.904      ;
; 0.772 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.062      ; 0.991      ;
; 1.082 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 0.904      ;
; 1.112 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 0.934      ;
; 1.134 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 1.338      ;
; 1.187 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.009      ;
; 1.189 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.011      ;
; 1.211 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.033      ;
; 1.244 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.066      ;
; 1.312 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 1.516      ;
; 1.384 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.206      ;
; 1.388 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 1.592      ;
; 1.459 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 1.663      ;
; 1.483 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.515      ; 1.685      ;
; 1.716 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 1.540      ;
; 1.735 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.140      ; 1.562      ;
; 1.749 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.515      ; 1.951      ;
; 1.762 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 1.969      ;
; 1.789 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 1.993      ;
; 1.795 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 1.619      ;
; 1.832 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.517      ; 2.036      ;
; 1.911 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.733      ;
; 1.983 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.194      ;
; 2.006 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.130      ; 1.823      ;
; 2.027 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 1.849      ;
; 2.118 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 1.947      ;
; 2.131 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 2.338      ;
; 2.181 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.525      ; 2.393      ;
; 2.189 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.018      ;
; 2.199 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 2.406      ;
; 2.253 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.082      ;
; 2.273 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.525      ; 2.485      ;
; 2.295 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 2.502      ;
; 2.353 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.178      ;
; 2.379 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.590      ;
; 2.390 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 2.597      ;
; 2.428 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.133      ; 2.248      ;
; 2.432 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 2.256      ;
; 2.439 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 2.263      ;
; 2.449 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.143      ; 2.279      ;
; 2.450 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.279      ;
; 2.480 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 2.302      ;
; 2.481 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.306      ;
; 2.487 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 2.311      ;
; 2.504 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.329      ;
; 2.519 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.344      ;
; 2.520 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.137      ; 2.344      ;
; 2.551 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.132      ; 2.370      ;
; 2.574 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.399      ;
; 2.582 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.144      ; 2.413      ;
; 2.589 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.133      ; 2.409      ;
; 2.593 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.132      ; 2.412      ;
; 2.629 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.458      ;
; 2.645 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.134      ; 2.466      ;
; 2.647 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.858      ;
; 2.652 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.863      ;
; 2.659 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.488      ;
; 2.667 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.496      ;
; 2.677 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.143      ; 2.507      ;
; 2.683 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 2.505      ;
; 2.699 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.132      ; 2.518      ;
; 2.716 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.927      ;
; 2.717 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.546      ;
; 2.733 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.944      ;
; 2.756 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.585      ;
; 2.767 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.978      ;
; 2.771 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.143      ; 2.601      ;
; 2.772 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.983      ;
; 2.772 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.983      ;
; 2.779 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.608      ;
; 2.783 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.612      ;
; 2.788 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 2.999      ;
; 2.788 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.138      ; 2.613      ;
; 2.796 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.525      ; 3.008      ;
; 2.808 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 3.019      ;
; 2.825 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.516      ; 3.028      ;
; 2.860 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.689      ;
; 2.876 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.142      ; 2.705      ;
; 2.894 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 2.716      ;
; 2.965 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.135      ; 2.787      ;
; 2.968 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.520      ; 3.175      ;
; 3.001 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 3.212      ;
; 3.039 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.524      ; 3.250      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                         ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.855 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.187      ; 1.072      ;
; 0.928 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.056      ; 1.014      ;
; 0.965 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.191      ; 1.186      ;
; 0.984 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.176      ; 1.190      ;
; 1.017 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.195      ; 1.242      ;
; 1.023 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.189      ; 1.242      ;
; 1.038 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.180      ; 1.248      ;
; 1.084 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.078      ; 1.192      ;
; 1.117 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.078      ; 1.225      ;
; 1.127 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.083      ; 1.240      ;
; 1.142 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.057      ; 1.229      ;
; 1.171 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.081      ; 1.282      ;
; 1.177 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.078      ; 1.285      ;
; 1.195 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.178      ; 1.403      ;
; 1.198 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.075      ; 1.303      ;
; 1.206 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.190      ; 1.426      ;
; 1.211 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.059      ; 1.300      ;
; 1.220 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.086      ; 1.336      ;
; 1.223 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.052      ; 1.305      ;
; 1.254 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.193      ; 1.477      ;
; 1.299 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.080      ; 1.409      ;
; 1.306 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.238      ; 1.074      ;
; 1.329 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.054      ; 1.413      ;
; 1.330 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.049      ; 1.409      ;
; 1.344 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.140      ; 1.014      ;
; 1.358 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.080      ; 1.468      ;
; 1.415 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.246      ; 1.191      ;
; 1.448 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.246      ; 1.224      ;
; 1.474 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.240      ; 1.244      ;
; 1.475 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.225      ; 1.230      ;
; 1.481 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.176      ; 1.187      ;
; 1.483 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.176      ; 1.189      ;
; 1.502 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.249      ; 1.281      ;
; 1.533 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.180      ; 1.243      ;
; 1.537 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.180      ; 1.247      ;
; 1.541 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.166      ; 1.237      ;
; 1.556 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.213      ; 1.299      ;
; 1.558 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.220      ; 1.308      ;
; 1.591 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.161      ; 1.282      ;
; 1.627 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.143      ; 1.300      ;
; 1.634 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.169      ; 1.333      ;
; 1.657 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.241      ; 1.428      ;
; 1.658 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.218      ; 1.406      ;
; 1.663 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.217      ; 1.410      ;
; 1.693 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.178      ; 1.401      ;
; 1.717 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.218      ; 1.465      ;
; 1.745 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.138      ; 1.413      ;
; 1.770 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.178      ; 1.478      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.186  ; 0.402        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.204  ; 0.420        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.395  ; 0.579        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.395  ; 0.579        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.395  ; 0.579        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.396  ; 0.580        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.412  ; 0.596        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                        ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.422 ; 0.422        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.423 ; 0.423        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.427 ; 0.427        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.433 ; 0.433        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.565 ; 0.565        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.574 ; 0.574        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.581 ; 0.581        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.617 ; 5.146 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.741 ; 3.132 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.848 ; 2.269 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.212 ; 2.715 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.034 ; 2.544 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.161 ; 2.673 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.165 ; 2.715 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.006 ; 2.480 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.212 ; 2.701 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.082 ; 2.590 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.028 ; 2.511 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.148 ; 2.653 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 2.128 ; 2.607 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.175 ; 2.707 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.976 ; 2.482 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.076 ; 2.608 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.175 ; 2.707 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.909 ; 2.370 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.945 ; 2.391 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.867 ; 2.339 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.943 ; 2.393 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.022 ; 2.533 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.843 ; -2.370 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.668 ; -2.053 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.459 ; -1.862 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.592 ; -2.022 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.619 ; -2.080 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.740 ; -2.203 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.741 ; -2.246 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.592 ; -2.022 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.766 ; -2.215 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.665 ; -2.123 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.615 ; -2.054 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.727 ; -2.184 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -1.721 ; -2.183 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.470 ; -1.908 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.570 ; -2.043 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.664 ; -2.162 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.762 ; -2.255 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.512 ; -1.933 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.560 ; -1.982 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.470 ; -1.908 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.544 ; -1.957 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.614 ; -2.091 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.110 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.110 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.326 ; 7.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.751 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.326 ; 7.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.063 ; 6.069 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.799 ; 5.793 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.506 ; 6.519 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.749 ; 6.773 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.375 ; 6.451 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.676 ; 6.709 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 6.032 ; 6.023 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.117 ; 6.185 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.825 ; 5.826 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 6.117 ; 6.185 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.083 ; 6.119 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.756 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.322 ; 7.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.604 ; 6.706 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.084 ; 6.142 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.753 ; 5.749 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.322 ; 7.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.286 ; 6.289 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.243 ; 6.298 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.590 ; 6.643 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.777 ; 5.783 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.749 ; 5.757 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.157 ; 6.237 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.945 ; 5.933 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.157 ; 6.195 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.997 ; 6.024 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 6.144 ; 6.237 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.812 ; 7.928 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.840 ; 6.913 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.903 ; 5.957 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.344 ; 6.337 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.997 ; 6.033 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.465 ; 6.539 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 7.812 ; 7.928 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.805 ; 6.767 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.131 ; 6.151 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.807 ; 6.938 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.119 ; 7.289 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.768 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 6.016 ; 5.993 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.895 ; 5.931 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.541 ; 5.542 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.786 ; 5.803 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 7.119 ; 7.289 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.056 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.056 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.066 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.066 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.670 ; 5.661 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.583 ; 6.608 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.188 ; 7.304 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 5.923 ; 5.927 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.670 ; 5.661 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.355 ; 6.366 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.580 ; 6.601 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.228 ; 6.300 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.517 ; 6.548 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.893 ; 5.882 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.633 ; 5.638 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.700 ; 5.700 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.980 ; 6.044 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.947 ; 5.982 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.633 ; 5.638 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.626 ; 5.620 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.442 ; 6.537 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.943 ; 5.997 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.626 ; 5.620 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.183 ; 7.332 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.138 ; 6.139 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.095 ; 6.147 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.429 ; 6.478 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.649 ; 5.653 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.627 ; 5.634 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.809 ; 5.795 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.809 ; 5.795 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.018 ; 6.055 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.859 ; 5.882 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 6.006 ; 6.094 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.768 ; 5.818 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.669 ; 6.736 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.768 ; 5.818 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.193 ; 6.184 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.859 ; 5.891 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.309 ; 6.378 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 7.653 ; 7.767 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.635 ; 6.597 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.987 ; 6.004 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.690 ; 6.821 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.421 ; 5.420 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.636 ; 5.632 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.877 ; 5.852 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.760 ; 5.793 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.421 ; 5.420 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.655 ; 5.670 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.990 ; 7.157 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                         ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                           ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
; 176.24 MHz ; 176.24 MHz      ; i_CORE_CLK                                ;                                                ;
; 967.12 MHz ; 500.0 MHz       ; control_unit:INST_control_unit|r_state[3] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -4.674 ; -632.443      ;
; control_unit:INST_control_unit|r_state[3]                    ; -3.237 ; -12.121       ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -1.907 ; -25.463       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.089 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.313 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.831 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -565.792      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.431  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -4.674 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.606      ;
; -4.635 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.567      ;
; -4.610 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.542      ;
; -4.562 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.494      ;
; -4.480 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.412      ;
; -4.460 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.395      ;
; -4.434 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.369      ;
; -4.431 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.366      ;
; -4.424 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.359      ;
; -4.404 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.336      ;
; -4.394 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.326      ;
; -4.385 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.320      ;
; -4.383 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.318      ;
; -4.366 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.301      ;
; -4.365 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.297      ;
; -4.355 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.287      ;
; -4.330 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.262      ;
; -4.324 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.256      ;
; -4.311 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.246      ;
; -4.298 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.241      ;
; -4.282 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.214      ;
; -4.276 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.208      ;
; -4.254 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.189      ;
; -4.238 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.170      ;
; -4.238 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.173      ;
; -4.230 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.165      ;
; -4.218 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.150      ;
; -4.210 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.142      ;
; -4.208 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.140      ;
; -4.207 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 5.147      ;
; -4.200 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.132      ;
; -4.190 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.122      ;
; -4.147 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 5.090      ;
; -4.146 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.081      ;
; -4.143 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.075      ;
; -4.122 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.057      ;
; -4.108 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.040      ;
; -4.107 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.042      ;
; -4.104 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.036      ;
; -4.100 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.032      ;
; -4.098 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.033      ;
; -4.088 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.020      ;
; -4.082 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 5.017      ;
; -4.073 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 5.005      ;
; -4.067 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 5.005      ;
; -4.067 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.999      ;
; -4.063 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.995      ;
; -4.060 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.995      ;
; -4.059 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.994      ;
; -4.057 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.997      ;
; -4.043 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.975      ;
; -4.034 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.969      ;
; -4.034 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.969      ;
; -4.033 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.965      ;
; -4.033 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.965      ;
; -4.032 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.975      ;
; -4.015 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.947      ;
; -4.012 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.947      ;
; -4.009 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.944      ;
; -3.994 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.926      ;
; -3.986 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.921      ;
; -3.982 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.917      ;
; -3.973 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.916      ;
; -3.969 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.904      ;
; -3.959 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.894      ;
; -3.954 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.889      ;
; -3.952 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.884      ;
; -3.952 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.887      ;
; -3.949 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.884      ;
; -3.941 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.884      ;
; -3.939 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.874      ;
; -3.934 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.869      ;
; -3.933 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.873      ;
; -3.925 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.857      ;
; -3.921 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.856      ;
; -3.910 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.845      ;
; -3.904 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.058     ; 4.841      ;
; -3.903 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.035     ; 4.353      ;
; -3.898 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.830      ;
; -3.897 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.832      ;
; -3.891 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.834      ;
; -3.885 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.825      ;
; -3.885 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.820      ;
; -3.881 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.816      ;
; -3.878 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.052     ; 4.821      ;
; -3.855 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.790      ;
; -3.850 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.790      ;
; -3.846 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.784      ;
; -3.844 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.779      ;
; -3.839 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.779      ;
; -3.838 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.773      ;
; -3.837 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.772      ;
; -3.831 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.766      ;
; -3.818 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.750      ;
; -3.817 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.054     ; 4.758      ;
; -3.816 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.751      ;
; -3.808 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.063     ; 4.740      ;
; -3.804 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.060     ; 4.739      ;
; -3.800 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.055     ; 4.740      ;
; -3.797 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.057     ; 4.735      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.237 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.587      ;
; -2.992 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.342      ;
; -2.953 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.303      ;
; -2.872 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.222      ;
; -2.852 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.202      ;
; -2.842 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.192      ;
; -2.824 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.174      ;
; -2.797 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 3.140      ;
; -2.783 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.133      ;
; -2.735 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.085      ;
; -2.734 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.084      ;
; -2.716 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 3.059      ;
; -2.713 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.384      ;
; -2.707 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 3.057      ;
; -2.665 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.336      ;
; -2.636 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.981      ;
; -2.623 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.968      ;
; -2.614 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.285      ;
; -2.612 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.957      ;
; -2.564 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 2.914      ;
; -2.559 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 3.225      ;
; -2.521 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.863      ;
; -2.495 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 2.845      ;
; -2.478 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.149      ;
; -2.468 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.178      ; 3.131      ;
; -2.465 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.136      ;
; -2.432 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.777      ;
; -2.429 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.100      ;
; -2.420 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 2.770      ;
; -2.417 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.088      ;
; -2.410 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.081      ;
; -2.402 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.073      ;
; -2.390 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 2.736      ;
; -2.384 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.055      ;
; -2.333 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 3.004      ;
; -2.292 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.137     ; 2.640      ;
; -2.270 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 2.941      ;
; -2.260 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 2.931      ;
; -2.249 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.594      ;
; -2.214 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 2.557      ;
; -2.114 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 2.464      ;
; -2.104 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.449      ;
; -2.099 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.140     ; 2.444      ;
; -2.072 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.135     ; 2.422      ;
; -2.067 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.409      ;
; -2.067 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 2.733      ;
; -2.061 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.403      ;
; -2.050 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 2.721      ;
; -2.038 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.132     ; 2.391      ;
; -1.999 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 2.342      ;
; -1.997 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 2.663      ;
; -1.973 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 2.319      ;
; -1.942 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.284      ;
; -1.931 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 2.277      ;
; -1.911 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.253      ;
; -1.900 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 2.246      ;
; -1.896 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 2.242      ;
; -1.874 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 2.545      ;
; -1.846 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.186      ; 2.517      ;
; -1.789 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 2.455      ;
; -1.733 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 2.399      ;
; -1.720 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 2.062      ;
; -1.706 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.178      ; 2.369      ;
; -1.446 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.141     ; 1.790      ;
; -1.418 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 2.082      ;
; -1.410 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 1.753      ;
; -1.396 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.143     ; 1.738      ;
; -1.396 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 2.060      ;
; -1.394 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 2.058      ;
; -1.393 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 1.736      ;
; -1.371 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 1.714      ;
; -1.350 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.178      ; 2.013      ;
; -1.255 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.181      ; 1.921      ;
; -1.229 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.139     ; 1.575      ;
; -1.208 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 1.872      ;
; -1.183 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.142     ; 1.526      ;
; -1.022 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 1.686      ;
; -0.941 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.179      ; 1.605      ;
; -0.845 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.141     ; 1.189      ;
; -0.668 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.141     ; 1.012      ;
; -0.603 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.141     ; 0.947      ;
; -0.034 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.975      ;
; 0.037  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.055     ; 0.903      ;
; 0.379  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.054     ; 0.562      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -1.907 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.052     ; 1.432      ;
; -1.898 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.025     ; 1.450      ;
; -1.875 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.052     ; 1.397      ;
; -1.863 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.069     ; 1.484      ;
; -1.860 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.051     ; 1.386      ;
; -1.793 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.109     ; 1.376      ;
; -1.764 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.049     ; 1.289      ;
; -1.748 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.069     ; 1.364      ;
; -1.736 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.055     ; 1.258      ;
; -1.714 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.046     ; 1.242      ;
; -1.708 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.024     ; 1.268      ;
; -1.691 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.083     ; 1.294      ;
; -1.665 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.089     ; 1.262      ;
; -1.662 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.021     ; 1.225      ;
; -1.659 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.106     ; 1.245      ;
; -1.650 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.086     ; 1.250      ;
; -1.650 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.023     ; 1.211      ;
; -1.637 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.027     ; 1.187      ;
; -1.600 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.070     ; 1.220      ;
; -1.595 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.070     ; 1.210      ;
; -1.584 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.068     ; 1.201      ;
; -1.577 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.068     ; 1.199      ;
; -1.575 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.057     ; 1.448      ;
; -1.569 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.028     ; 1.118      ;
; -1.474 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; -0.108     ; 1.058      ;
; -1.454 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.059     ; 1.483      ;
; -1.400 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.150     ; 1.436      ;
; -1.365 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.176     ; 1.375      ;
; -1.364 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.179     ; 1.394      ;
; -1.353 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.149     ; 1.390      ;
; -1.349 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.065     ; 1.366      ;
; -1.315 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.059     ; 1.186      ;
; -1.256 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.146     ; 1.298      ;
; -1.255 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.176     ; 1.288      ;
; -1.246 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.060     ; 1.116      ;
; -1.231 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.173     ; 1.244      ;
; -1.229 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.152     ; 1.265      ;
; -1.228 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.153     ; 1.261      ;
; -1.217 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.154     ; 1.270      ;
; -1.215 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.149     ; 1.254      ;
; -1.203 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.173     ; 1.239      ;
; -1.196 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.066     ; 1.212      ;
; -1.191 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.060     ; 1.219      ;
; -1.185 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.064     ; 1.203      ;
; -1.171 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.151     ; 1.227      ;
; -1.168 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.058     ; 1.198      ;
; -1.159 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.153     ; 1.213      ;
; -1.046 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.175     ; 1.057      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.089 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.634      ;
; 0.118 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.663      ;
; 0.119 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.664      ;
; 0.226 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.771      ;
; 0.270 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.775      ;
; 0.275 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.780      ;
; 0.277 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.782      ;
; 0.285 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.154      ; 0.613      ;
; 0.286 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.154      ; 0.614      ;
; 0.291 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.836      ;
; 0.294 ; data_bus:INST_data_bus|o_MEMORY[0]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[0]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.085      ; 0.053      ;
; 0.297 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.802      ;
; 0.300 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.357      ; 0.826      ;
; 0.300 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.175      ; 0.649      ;
; 0.308 ; data_bus:INST_data_bus|o_MEMORY[6]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_GPIO_data[6]                                                                             ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.071      ; 0.053      ;
; 0.310 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.191      ; 2.855      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC       ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.175      ; 0.662      ;
; 0.319 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.824      ;
; 0.321 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.519      ;
; 0.322 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.149      ; 0.645      ;
; 0.325 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.830      ;
; 0.332 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.530      ;
; 0.333 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.838      ;
; 0.339 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.892      ;
; 0.342 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.847      ;
; 0.345 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.149      ; 0.668      ;
; 0.348 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.853      ;
; 0.352 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.905      ;
; 0.354 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.459      ; 1.012      ;
; 0.355 ; control_unit:INST_control_unit|r_INTERRUPT_request           ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.554      ;
; 0.355 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.199      ; 2.908      ;
; 0.358 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.556      ;
; 0.362 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.196      ; 2.912      ;
; 0.363 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.440      ; 1.002      ;
; 0.364 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.562      ;
; 0.364 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.562      ;
; 0.365 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.564      ;
; 0.373 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.571      ;
; 0.373 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.571      ;
; 0.376 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.574      ;
; 0.376 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.438      ; 1.013      ;
; 0.376 ; data_bus:INST_data_bus|o_MEMORY[0]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[0]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.388      ; 0.438      ;
; 0.381 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.929      ;
; 0.381 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.929      ;
; 0.381 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.929      ;
; 0.381 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.194      ; 2.929      ;
; 0.384 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.462      ; 1.045      ;
; 0.385 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.583      ;
; 0.386 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.060      ; 0.620      ;
; 0.387 ; InstrucReg:INST_InstrucReg|r_register[28]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.585      ;
; 0.388 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.196      ; 2.938      ;
; 0.391 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.437      ; 1.027      ;
; 0.397 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.459      ; 1.055      ;
; 0.403 ; data_bus:INST_data_bus|o_MEMORY[6]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[6]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.394      ; 0.471      ;
; 0.411 ; data_bus:INST_data_bus|o_MEMORY[1]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[1]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.352      ; 0.437      ;
; 0.418 ; data_bus:INST_data_bus|o_MEMORY[4]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[4]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.344      ; 0.436      ;
; 0.421 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.462      ; 1.082      ;
; 0.422 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.067      ; 0.663      ;
; 0.422 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.067      ; 0.663      ;
; 0.422 ; data_bus:INST_data_bus|o_MEMORY[5]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_data[5]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.373      ; 0.469      ;
; 0.434 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.435      ; 1.068      ;
; 0.441 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.676      ;
; 0.442 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.436      ; 1.077      ;
; 0.442 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.061      ; 0.677      ;
; 0.449 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.439      ; 1.087      ;
; 0.457 ; InstrucReg:INST_InstrucReg|r_register[2]                     ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.655      ;
; 0.457 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.173      ; 0.804      ;
; 0.458 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.173      ; 0.805      ;
; 0.461 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.152      ; 0.787      ;
; 0.461 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.152      ; 0.787      ;
; 0.465 ; data_bus:INST_data_bus|o_MEMORY[2]                           ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_I2C_data[2]                                                                              ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; -0.500       ; 0.326      ; 0.465      ;
; 0.470 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.336      ; 0.975      ;
; 0.470 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 2.199      ; 3.023      ;
; 0.475 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.343      ; 1.017      ;
; 0.478 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.676      ;
; 0.480 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.348      ; 1.027      ;
; 0.482 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[25]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.057      ; 0.713      ;
; 0.485 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.683      ;
; 0.486 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.684      ;
; 0.491 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.689      ;
; 0.500 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.346      ; 1.046      ;
; 0.502 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.054      ; 0.700      ;
; 0.505 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.351      ; 1.055      ;
; 0.509 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.055      ; 0.708      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.313 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.511      ;
; 0.623 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.055      ; 0.822      ;
; 0.710 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.054      ; 0.908      ;
; 1.114 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 0.820      ;
; 1.129 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 0.837      ;
; 1.174 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.215      ;
; 1.197 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 0.905      ;
; 1.210 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 0.920      ;
; 1.236 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 0.942      ;
; 1.267 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 0.973      ;
; 1.337 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.378      ;
; 1.371 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 1.079      ;
; 1.407 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.448      ;
; 1.470 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.511      ;
; 1.488 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.529      ;
; 1.698 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 1.408      ;
; 1.718 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.038      ; 1.430      ;
; 1.725 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 1.768      ;
; 1.748 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.789      ;
; 1.767 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 1.477      ;
; 1.776 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.817      ;
; 1.814 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 1.855      ;
; 1.872 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 1.578      ;
; 1.954 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.031      ; 1.659      ;
; 1.960 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.008      ;
; 1.965 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 1.673      ;
; 2.049 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 1.762      ;
; 2.062 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 2.105      ;
; 2.121 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.375      ; 2.170      ;
; 2.121 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 2.164      ;
; 2.123 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 1.836      ;
; 2.178 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 1.891      ;
; 2.201 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.375      ; 2.250      ;
; 2.209 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 2.252      ;
; 2.265 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 1.973      ;
; 2.278 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.326      ;
; 2.296 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 2.339      ;
; 2.332 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.045      ;
; 2.339 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.045      ;
; 2.341 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 2.051      ;
; 2.343 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.040      ; 2.057      ;
; 2.353 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.059      ;
; 2.361 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 2.071      ;
; 2.364 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 2.072      ;
; 2.365 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 2.075      ;
; 2.405 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 2.113      ;
; 2.432 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 2.140      ;
; 2.437 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.031      ; 2.142      ;
; 2.438 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.036      ; 2.148      ;
; 2.461 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 2.169      ;
; 2.473 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.031      ; 2.178      ;
; 2.503 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.043      ; 2.220      ;
; 2.510 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.216      ;
; 2.512 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.218      ;
; 2.523 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.236      ;
; 2.535 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.248      ;
; 2.536 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.584      ;
; 2.538 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.244      ;
; 2.546 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.594      ;
; 2.558 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.271      ;
; 2.570 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.031      ; 2.275      ;
; 2.577 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.040      ; 2.291      ;
; 2.588 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.301      ;
; 2.591 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.639      ;
; 2.613 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.661      ;
; 2.624 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.337      ;
; 2.640 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.353      ;
; 2.642 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.690      ;
; 2.649 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.697      ;
; 2.651 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.364      ;
; 2.651 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.040      ; 2.365      ;
; 2.651 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.699      ;
; 2.652 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.034      ; 2.360      ;
; 2.655 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.703      ;
; 2.690 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.375      ; 2.739      ;
; 2.699 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.747      ;
; 2.706 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.367      ; 2.747      ;
; 2.728 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.441      ;
; 2.741 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.039      ; 2.454      ;
; 2.750 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.456      ;
; 2.813 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.032      ; 2.519      ;
; 2.846 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.369      ; 2.889      ;
; 2.856 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.904      ;
; 2.891 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.374      ; 2.939      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.831 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.103      ; 0.964      ;
; 0.907 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.017     ; 0.920      ;
; 0.948 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.107      ; 1.085      ;
; 0.962 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.096      ; 1.088      ;
; 1.002 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.109      ; 1.141      ;
; 1.011 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.103      ; 1.144      ;
; 1.018 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.098      ; 1.146      ;
; 1.055 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.006      ; 1.091      ;
; 1.080 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.011      ; 1.121      ;
; 1.080 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.006      ; 1.116      ;
; 1.104 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.014     ; 1.120      ;
; 1.130 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.008      ; 1.168      ;
; 1.141 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.098      ; 1.269      ;
; 1.142 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.009      ; 1.181      ;
; 1.143 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.007      ; 1.180      ;
; 1.173 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.017     ; 1.186      ;
; 1.175 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.106      ; 1.311      ;
; 1.175 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.014     ; 1.191      ;
; 1.184 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.014      ; 1.228      ;
; 1.200 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.109      ; 1.339      ;
; 1.256 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.010      ; 1.296      ;
; 1.270 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.017     ; 1.283      ;
; 1.278 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; -0.020     ; 1.288      ;
; 1.296 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.141      ; 0.967      ;
; 1.298 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.010      ; 1.338      ;
; 1.338 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.052      ; 0.920      ;
; 1.414 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.146      ; 1.090      ;
; 1.439 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.146      ; 1.115      ;
; 1.464 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.092      ; 1.086      ;
; 1.466 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.092      ; 1.088      ;
; 1.469 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.123      ; 1.122      ;
; 1.475 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.141      ; 1.146      ;
; 1.501 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.149      ; 1.180      ;
; 1.513 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.076      ; 1.119      ;
; 1.518 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.142      ;
; 1.522 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.146      ;
; 1.534 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.113      ; 1.177      ;
; 1.538 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.120      ; 1.188      ;
; 1.562 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.073      ; 1.165      ;
; 1.606 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.055      ; 1.191      ;
; 1.617 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.079      ; 1.226      ;
; 1.638 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.144      ; 1.312      ;
; 1.642 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.266      ;
; 1.643 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.117      ; 1.290      ;
; 1.647 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.116      ; 1.293      ;
; 1.689 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.116      ; 1.335      ;
; 1.701 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.052      ; 1.283      ;
; 1.717 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.094      ; 1.341      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                                       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg                         ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0                   ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a6~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a7~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_datain_reg0                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~porta_we_reg                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a9~portb_address_reg0                    ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[0]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[10]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[11]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[12]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[13]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[14]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[15]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[16]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[17]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[18]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[19]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[1]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[20]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[21]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[22]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[23]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[24]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[25]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[26]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[27]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[28]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[29]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[2]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[30]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[31]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[3]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[4]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[5]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[6]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[7]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[8]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|q_a[9]                           ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period ; i_CORE_CLK ; Rise       ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.233  ; 0.449        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.240  ; 0.456        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.242  ; 0.458        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.243  ; 0.459        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.244  ; 0.460        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.355  ; 0.539        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.356  ; 0.540        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.357  ; 0.541        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.358  ; 0.542        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.365  ; 0.549        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.534 ; 0.534        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.550 ; 0.550        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.066 ; 4.525 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.404 ; 2.714 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.587 ; 1.917 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.925 ; 2.297 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.745 ; 2.160 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.858 ; 2.286 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.873 ; 2.297 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.727 ; 2.125 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.925 ; 2.293 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.797 ; 2.204 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.743 ; 2.136 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.856 ; 2.258 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 1.840 ; 2.235 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.879 ; 2.308 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.699 ; 2.097 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.784 ; 2.215 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.879 ; 2.308 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.642 ; 2.007 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.679 ; 2.026 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.601 ; 1.969 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.668 ; 2.042 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.744 ; 2.155 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.592 ; -2.016 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -1.426 ; -1.737 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -1.243 ; -1.561 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -1.359 ; -1.724 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -1.376 ; -1.754 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -1.486 ; -1.877 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -1.495 ; -1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -1.359 ; -1.724 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -1.530 ; -1.866 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -1.427 ; -1.797 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -1.375 ; -1.736 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -1.483 ; -1.849 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -1.482 ; -1.856 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -1.249 ; -1.593 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -1.337 ; -1.712 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -1.420 ; -1.826 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -1.512 ; -1.914 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -1.289 ; -1.628 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -1.338 ; -1.670 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -1.249 ; -1.593 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -1.314 ; -1.662 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -1.381 ; -1.768 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.022 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.022 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.975 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.975 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.013 ; 7.080 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.388 ; 6.332 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.013 ; 7.080 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 5.748 ; 5.706 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.501 ; 5.449 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.201 ; 6.144 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.382 ; 6.318 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.046 ; 6.070 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.335 ; 6.284 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.734 ; 5.685 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.807 ; 5.814 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.535 ; 5.510 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.807 ; 5.814 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.774 ; 5.776 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.471 ; 5.450 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.011 ; 7.107 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.239 ; 6.243 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.765 ; 5.776 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.460 ; 5.411 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.011 ; 7.107 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.949 ; 5.952 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.916 ; 5.900 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.230 ; 6.238 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.479 ; 5.443 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.466 ; 5.449 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.837 ; 5.882 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.636 ; 5.598 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.837 ; 5.821 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.673 ; 5.642 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.830 ; 5.882 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.451 ; 7.499 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.447 ; 6.420 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.600 ; 5.606 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.000 ; 5.950 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.691 ; 5.660 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.109 ; 6.102 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 7.451 ; 7.499 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.414 ; 6.307 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.788 ; 5.764 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.533 ; 6.643 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 6.831 ; 6.939 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.414 ; 5.461 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.693 ; 5.625 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.597 ; 5.577 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.260 ; 5.226 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.489 ; 5.469 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.831 ; 6.939 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 2.983 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 2.983 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 2.936 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 2.936 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 5.384 ; 5.332 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.236 ; 6.180 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 6.887 ; 6.954 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 5.622 ; 5.580 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.384 ; 5.332 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.062 ; 6.007 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.230 ; 6.167 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 5.915 ; 5.937 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.193 ; 6.143 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 5.608 ; 5.559 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 5.362 ; 5.341 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.423 ; 5.399 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 5.684 ; 5.690 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 5.652 ; 5.654 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.362 ; 5.341 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 5.346 ; 5.297 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.093 ; 6.094 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 5.638 ; 5.646 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.346 ; 5.297 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 6.885 ; 6.980 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 5.815 ; 5.815 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 5.783 ; 5.765 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.085 ; 6.090 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.365 ; 5.328 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.356 ; 5.339 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 5.513 ; 5.475 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.513 ; 5.475 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 5.713 ; 5.697 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.549 ; 5.517 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 5.706 ; 5.755 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 5.480 ; 5.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.292 ; 6.265 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.480 ; 5.483 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 5.864 ; 5.814 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.568 ; 5.536 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 5.969 ; 5.960 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 7.308 ; 7.356 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.261 ; 6.155 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 5.659 ; 5.635 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.429 ; 6.539 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 5.152 ; 5.118 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.299 ; 5.346 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 5.569 ; 5.502 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.477 ; 5.455 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.152 ; 5.118 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.373 ; 5.351 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 6.716 ; 6.823 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                    ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -2.634 ; -266.035      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.861 ; -6.561        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.937 ; -10.852       ;
+--------------------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                    ;
+--------------------------------------------------------------+-------+---------------+
; Clock                                                        ; Slack ; End Point TNS ;
+--------------------------------------------------------------+-------+---------------+
; i_CORE_CLK                                                   ; 0.067 ; 0.000         ;
; control_unit:INST_control_unit|r_state[3]                    ; 0.185 ; 0.000         ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.455 ; 0.000         ;
+--------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                      ;
+--------------------------------------------------------------+--------+---------------+
; Clock                                                        ; Slack  ; End Point TNS ;
+--------------------------------------------------------------+--------+---------------+
; i_CORE_CLK                                                   ; -3.000 ; -470.826      ;
; control_unit:INST_control_unit|r_state[3]                    ; -1.000 ; -5.000        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.387  ; 0.000         ;
+--------------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_CORE_CLK'                                                                                                                                                                  ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                      ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -2.634 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.578      ;
; -2.614 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.558      ;
; -2.555 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.499      ;
; -2.526 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.470      ;
; -2.517 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.461      ;
; -2.489 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.437      ;
; -2.484 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.428      ;
; -2.471 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.417      ;
; -2.469 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.417      ;
; -2.464 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.408      ;
; -2.451 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.397      ;
; -2.445 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.389      ;
; -2.441 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.385      ;
; -2.425 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.369      ;
; -2.412 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.356      ;
; -2.405 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.349      ;
; -2.404 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.350      ;
; -2.395 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[3] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.123     ; 2.749      ;
; -2.376 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.320      ;
; -2.375 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.321      ;
; -2.372 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.320      ;
; -2.367 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.311      ;
; -2.360 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.306      ;
; -2.331 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.284      ;
; -2.328 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.272      ;
; -2.312 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.258      ;
; -2.305 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.251      ;
; -2.292 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.238      ;
; -2.285 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.231      ;
; -2.273 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.217      ;
; -2.268 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.212      ;
; -2.260 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.204      ;
; -2.258 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.204      ;
; -2.253 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.197      ;
; -2.250 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[2] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.119     ; 2.608      ;
; -2.248 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.192      ;
; -2.247 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.198      ;
; -2.245 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.196      ;
; -2.245 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.191      ;
; -2.245 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[4] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.123     ; 2.599      ;
; -2.238 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.184      ;
; -2.234 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.187      ;
; -2.232 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[6] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.121     ; 2.588      ;
; -2.231 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.175      ;
; -2.231 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.175      ;
; -2.219 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.163      ;
; -2.216 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.162      ;
; -2.209 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.038     ; 3.158      ;
; -2.209 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.155      ;
; -2.206 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[1] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.123     ; 2.560      ;
; -2.203 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.154      ;
; -2.202 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.148      ;
; -2.201 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.147      ;
; -2.197 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.147      ;
; -2.194 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.140      ;
; -2.192 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.138      ;
; -2.175 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.119      ;
; -2.172 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.125      ;
; -2.165 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.118      ;
; -2.163 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.111      ;
; -2.160 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.104      ;
; -2.156 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_Result[0] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.100      ;
; -2.150 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.094      ;
; -2.149 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.095      ;
; -2.148 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.092      ;
; -2.138 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.082      ;
; -2.137 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.088      ;
; -2.134 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.082      ;
; -2.123 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.071      ;
; -2.121 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.065      ;
; -2.120 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.066      ;
; -2.118 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.062      ;
; -2.117 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.061      ;
; -2.109 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.053      ;
; -2.108 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.054      ;
; -2.108 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.054      ;
; -2.105 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.051      ;
; -2.099 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.045      ;
; -2.097 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.048      ;
; -2.093 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.037      ;
; -2.092 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.041     ; 3.038      ;
; -2.090 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.038      ;
; -2.088 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.039      ;
; -2.084 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.028      ;
; -2.081 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.032      ;
; -2.079 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.043     ; 3.023      ;
; -2.078 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.026      ;
; -2.075 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[5] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.028      ;
; -2.073 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[5] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.121     ; 2.429      ;
; -2.068 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[7] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.021      ;
; -2.066 ; ALU:INST_ALU|r_ALU_carry_flag                                  ; ALU:INST_ALU|r_ALU_Result[7] ; control_unit:INST_control_unit|r_state[3] ; i_CORE_CLK  ; 0.500        ; -0.121     ; 2.422      ;
; -2.064 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.017      ;
; -2.061 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_Result[3] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 3.011      ;
; -2.061 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.009      ;
; -2.053 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.004      ;
; -2.052 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.033     ; 3.006      ;
; -2.052 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_Result[1] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.036     ; 3.003      ;
; -2.052 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_Result[6] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.034     ; 3.005      ;
; -2.052 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_Result[2] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.039     ; 3.000      ;
; -2.047 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_Result[4] ; i_CORE_CLK                                ; i_CORE_CLK  ; 1.000        ; -0.037     ; 2.997      ;
+--------+----------------------------------------------------------------+------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -1.861 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.344      ;
; -1.665 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.148      ;
; -1.645 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.128      ;
; -1.548 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.031      ;
; -1.536 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.019      ;
; -1.530 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 2.009      ;
; -1.519 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 2.002      ;
; -1.507 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.990      ;
; -1.505 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.988      ;
; -1.495 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 2.193      ;
; -1.476 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.959      ;
; -1.472 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.951      ;
; -1.466 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 2.164      ;
; -1.451 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.931      ;
; -1.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.925      ;
; -1.442 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.922      ;
; -1.436 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.919      ;
; -1.428 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.908      ;
; -1.417 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 2.115      ;
; -1.400 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.883      ;
; -1.398 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 2.093      ;
; -1.358 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.001      ; 1.836      ;
; -1.343 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 2.041      ;
; -1.329 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.811      ;
; -1.314 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.216      ; 2.007      ;
; -1.314 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 2.012      ;
; -1.304 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.787      ;
; -1.294 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.992      ;
; -1.290 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.770      ;
; -1.279 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.977      ;
; -1.259 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.957      ;
; -1.255 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.738      ;
; -1.252 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.950      ;
; -1.248 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.731      ;
; -1.229 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.927      ;
; -1.221 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.919      ;
; -1.165 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.863      ;
; -1.159 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.639      ;
; -1.152 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.850      ;
; -1.112 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.001     ; 1.588      ;
; -1.100 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.579      ;
; -1.091 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.009      ; 1.577      ;
; -1.083 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.562      ;
; -1.083 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.566      ;
; -1.078 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 1.773      ;
; -1.072 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.003      ; 1.552      ;
; -1.048 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 1.523      ;
; -1.046 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.006      ; 1.529      ;
; -1.046 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.744      ;
; -1.037 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.519      ;
; -1.028 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 1.723      ;
; -0.989 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.471      ;
; -0.986 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.468      ;
; -0.960 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.442      ;
; -0.948 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.002     ; 1.423      ;
; -0.947 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.426      ;
; -0.947 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.001     ; 1.423      ;
; -0.920 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.618      ;
; -0.905 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.221      ; 1.603      ;
; -0.844 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 1.539      ;
; -0.829 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 1.524      ;
; -0.828 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.001     ; 1.304      ;
; -0.819 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.214      ; 1.510      ;
; -0.666 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.145      ;
; -0.649 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 1.343      ;
; -0.632 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 1.326      ;
; -0.623 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.001      ; 1.101      ;
; -0.614 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; -0.003     ; 1.088      ;
; -0.606 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.085      ;
; -0.600 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.215      ; 1.292      ;
; -0.582 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 1.061      ;
; -0.555 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 1.249      ;
; -0.531 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.005      ; 1.013      ;
; -0.503 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.218      ; 1.198      ;
; -0.458 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.002      ; 0.937      ;
; -0.431 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 1.125      ;
; -0.352 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 1.046      ;
; -0.294 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.217      ; 0.988      ;
; -0.241 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.001      ; 0.719      ;
; -0.114 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.001      ; 0.592      ;
; -0.079 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; 0.500        ; 0.001      ; 0.557      ;
; 0.324  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.625      ;
; 0.394  ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.555      ;
; 0.599  ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 1.000        ; -0.038     ; 0.350      ;
+--------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; -0.937 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.079      ; 0.926      ;
; -0.931 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.060      ; 0.902      ;
; -0.927 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.065      ; 0.904      ;
; -0.919 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.046      ; 0.952      ;
; -0.909 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.065      ; 0.886      ;
; -0.878 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.018      ; 0.882      ;
; -0.845 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.046      ; 0.871      ;
; -0.840 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.064      ; 0.815      ;
; -0.822 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.061      ; 0.795      ;
; -0.799 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.038      ; 0.818      ;
; -0.796 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.068      ; 0.775      ;
; -0.788 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.022      ; 0.796      ;
; -0.784 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.083      ; 0.785      ;
; -0.782 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.085      ; 0.785      ;
; -0.781 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.032      ; 0.794      ;
; -0.774 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.079      ; 0.763      ;
; -0.763 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.036      ; 0.780      ;
; -0.756 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.083      ; 0.757      ;
; -0.743 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.047      ; 0.770      ;
; -0.738 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.043      ; 0.768      ;
; -0.737 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.047      ; 0.771      ;
; -0.733 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.043      ; 0.756      ;
; -0.707 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.077      ; 0.694      ;
; -0.648 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.500        ; 0.019      ; 0.653      ;
; -0.622 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.006     ; 0.923      ;
; -0.543 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.007     ; 0.951      ;
; -0.490 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.067     ; 0.909      ;
; -0.483 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.083     ; 0.901      ;
; -0.477 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.079     ; 0.884      ;
; -0.472 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.067     ; 0.891      ;
; -0.471 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.011     ; 0.872      ;
; -0.459 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.006     ; 0.760      ;
; -0.396 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.063     ; 0.821      ;
; -0.392 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.008     ; 0.691      ;
; -0.392 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.079     ; 0.814      ;
; -0.387 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.075     ; 0.798      ;
; -0.385 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.071     ; 0.800      ;
; -0.378 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.069     ; 0.797      ;
; -0.369 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.010     ; 0.771      ;
; -0.362 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.010     ; 0.767      ;
; -0.361 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.006     ; 0.770      ;
; -0.360 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.065     ; 0.783      ;
; -0.359 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.014     ; 0.757      ;
; -0.350 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.064     ; 0.786      ;
; -0.348 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.062     ; 0.786      ;
; -0.348 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.075     ; 0.774      ;
; -0.322 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.064     ; 0.758      ;
; -0.247 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 1.000        ; -0.078     ; 0.655      ;
+--------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_CORE_CLK'                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                                                                                          ; Launch Clock                                                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.067 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.663      ;
; 0.092 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.688      ;
; 0.092 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.688      ;
; 0.127 ; Program_counter:INST_Program_counter|r_PROG_COUNT[8]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.448      ;
; 0.128 ; Program_counter:INST_Program_counter|r_PROG_COUNT[5]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.449      ;
; 0.129 ; Program_counter:INST_Program_counter|r_PROG_COUNT[7]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.450      ;
; 0.137 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.733      ;
; 0.137 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[4]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.738      ;
; 0.142 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.463      ;
; 0.147 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[0]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.743      ;
; 0.151 ; Program_counter:INST_Program_counter|r_PROG_COUNT[2]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.472      ;
; 0.157 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[2]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.232      ; 0.493      ;
; 0.162 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[7]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.758      ;
; 0.167 ; Program_counter:INST_Program_counter|r_PROG_COUNT[3]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.488      ;
; 0.167 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[2]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.379      ; 1.765      ;
; 0.168 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.064      ; 0.346      ;
; 0.168 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[15]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.064      ; 0.346      ;
; 0.170 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[0]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.764      ;
; 0.170 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[3]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.764      ;
; 0.170 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[1]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.764      ;
; 0.170 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[4]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.375      ; 1.764      ;
; 0.173 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.494      ;
; 0.173 ; Program_counter:INST_Program_counter|r_PROG_COUNT[9]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.494      ;
; 0.176 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.077      ; 0.367      ;
; 0.179 ; Program_counter:INST_Program_counter|r_PROG_COUNT[0]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.500      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[1]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]            ; MEMORY_CONTROL:INST_MEMORY_CONTROL|r_MEM_state[0]                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_active            ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable     ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_write_enable                                                                         ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; branch_control:INST_branch_control|r_INTERRUPT_enable        ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC       ; instruction_decoder:INST_instruction_decoder|o_SAVE_PC                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[1]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[7]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[8]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]                                                                           ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[17]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.078      ; 0.385      ;
; 0.194 ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; control_unit:INST_control_unit|r_state[2]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.314      ;
; 0.204 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.066      ; 0.384      ;
; 0.206 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; control_unit:INST_control_unit|r_INTERRUPT_request           ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; Program_counter:INST_Program_counter|r_PROG_COUNT[1]         ; branch_control:INST_branch_control|r_PC_ADDRESS[1]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.326      ;
; 0.209 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[11]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.066      ; 0.389      ;
; 0.210 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.329      ;
; 0.212 ; instruction_decoder:INST_instruction_decoder|o_REGISTER_C[2] ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[5]                                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.331      ;
; 0.213 ; control_unit:INST_control_unit|r_INTERRUPT_PC_set            ; branch_control:INST_branch_control|r_INTERRUPT_enable                                                                            ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.332      ;
; 0.218 ; Program_counter:INST_Program_counter|r_PROG_COUNT[6]         ; branch_control:INST_branch_control|r_PC_ADDRESS[6]                                                                               ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.337      ;
; 0.218 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.260      ; 0.612      ;
; 0.220 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_request                                                                               ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.821      ;
; 0.222 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[6]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.341      ;
; 0.224 ; InstrucReg:INST_InstrucReg|r_register[28]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[0]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.344      ;
; 0.226 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.345      ;
; 0.229 ; control_unit:INST_control_unit|r_state[5]                    ; control_unit:INST_control_unit|r_state[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.348      ;
; 0.229 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[25]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.008      ; 0.351      ;
; 0.232 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.247      ; 0.613      ;
; 0.234 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.262      ; 0.630      ;
; 0.238 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[6]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.835      ;
; 0.238 ; control_unit:INST_control_unit|r_state[3]                    ; ALU:INST_ALU|r_ALU_Result[5]                                                                                                     ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.378      ; 1.835      ;
; 0.238 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.252      ; 0.624      ;
; 0.239 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[1]                                                                                        ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.377      ; 1.835      ;
; 0.242 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.260      ; 0.636      ;
; 0.243 ; data_bus:INST_data_bus|o_REGISTER[2]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.245      ; 0.622      ;
; 0.244 ; Program_counter:INST_Program_counter|r_PROG_COUNT[4]         ; mega_prog_mem:mega_prog_mem_inst|altsyncram:altsyncram_component|altsyncram_23r3:auto_generated|ram_block1a23~porta_address_reg0 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.565      ;
; 0.253 ; data_bus:INST_data_bus|o_REGISTER[0]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.250      ; 0.637      ;
; 0.255 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_active                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.856      ;
; 0.258 ; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_INTERRUPT_PC_set                                                                                ; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK  ; 0.000        ; 1.382      ; 1.859      ;
; 0.261 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.014      ; 0.389      ;
; 0.262 ; data_bus:INST_data_bus|o_REGISTER[6]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[23]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.014      ; 0.390      ;
; 0.267 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[19]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.076      ; 0.457      ;
; 0.268 ; data_bus:INST_data_bus|o_REGISTER[3]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.262      ; 0.664      ;
; 0.268 ; data_bus:INST_data_bus|o_REGISTER[4]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[19]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.076      ; 0.458      ;
; 0.268 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.010      ; 0.392      ;
; 0.269 ; InstrucReg:INST_InstrucReg|r_register[2]                     ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[2]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; data_bus:INST_data_bus|o_REGISTER[5]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[21]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.010      ; 0.394      ;
; 0.272 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.391      ;
; 0.272 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|r_REGISTER_rtl_1_bypass[13]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.069      ; 0.455      ;
; 0.272 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[13]                                                                                ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.069      ; 0.455      ;
; 0.275 ; InstrucReg:INST_InstrucReg|r_register[30]                    ; instruction_decoder:INST_instruction_decoder|o_BRANCH_CONTROL[1]                                                                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.395      ;
; 0.277 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.254      ; 0.665      ;
; 0.280 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[13]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.399      ;
; 0.281 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[12]      ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                                   ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.035      ; 0.400      ;
; 0.284 ; data_bus:INST_data_bus|o_REGISTER[1]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.252      ; 0.670      ;
; 0.292 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[9]       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a8~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.217      ; 0.613      ;
; 0.293 ; InstrucReg:INST_InstrucReg|r_register[14]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.235      ; 0.632      ;
; 0.294 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_0|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.189      ; 0.617      ;
; 0.295 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[11]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.232      ; 0.631      ;
; 0.296 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_RAM_address[10]      ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0                    ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.232      ; 0.632      ;
; 0.297 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; InstrucReg:INST_InstrucReg|r_register[13]                    ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~portb_address_reg0                 ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.235      ; 0.637      ;
; 0.300 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[18]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[4]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[22]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; data_bus:INST_data_bus|o_REGISTER[7]                         ; register32x8:INST_GPR|altsyncram:r_REGISTER_rtl_1|altsyncram_6bn1:auto_generated|ram_block1a0~porta_datain_reg0                  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK  ; 0.000        ; 0.191      ; 0.625      ;
; 0.301 ; register32x8:INST_GPR|r_REGISTER_rtl_0_bypass[16]            ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                                                                                        ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]               ; DATA_RAM:INST_DATA_RAM|o_RAM_MC_data[6]                                                                                          ; i_CORE_CLK                                                   ; i_CORE_CLK  ; 0.000        ; 0.036      ; 0.421      ;
+-------+--------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:INST_control_unit|r_state[3]'                                                                                                                                                                     ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                          ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.185 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|tmp[8]              ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.038      ; 0.307      ;
; 0.355 ; ALU:INST_ALU|r_ALU_overflow_flag                               ; ALU:INST_ALU|r_ALU_overflow_flag ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.038      ; 0.477      ;
; 0.411 ; ALU:INST_ALU|tmp[8]                                            ; ALU:INST_ALU|r_ALU_carry_flag    ; control_unit:INST_control_unit|r_state[3] ; control_unit:INST_control_unit|r_state[3] ; 0.000        ; 0.037      ; 0.532      ;
; 0.741 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 0.700      ;
; 0.749 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.484      ;
; 0.775 ; ALU:INST_ALU|r_ALU_Result[3]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.510      ;
; 0.800 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.123      ; 0.537      ;
; 0.814 ; ALU:INST_ALU|r_ALU_Result[0]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.549      ;
; 0.816 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.551      ;
; 0.825 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.560      ;
; 0.842 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 0.801      ;
; 0.888 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 0.847      ;
; 0.920 ; ALU:INST_ALU|r_ALU_Result[1]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 0.655      ;
; 0.927 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 0.886      ;
; 0.954 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.343      ; 0.911      ;
; 1.091 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 0.830      ;
; 1.094 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.055      ;
; 1.105 ; instruction_decoder:INST_instruction_decoder|o_Signed          ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.343      ; 1.062      ;
; 1.106 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.127      ; 0.847      ;
; 1.126 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 1.085      ;
; 1.129 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 0.868      ;
; 1.158 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 1.117      ;
; 1.198 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 0.934      ;
; 1.213 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.176      ;
; 1.253 ; ALU:INST_ALU|r_ALU_Result[2]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.117      ; 0.984      ;
; 1.293 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.033      ;
; 1.296 ; ALU:INST_ALU|r_ALU_Result[4]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.121      ; 1.031      ;
; 1.332 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.293      ;
; 1.332 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.072      ;
; 1.347 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.350      ; 1.311      ;
; 1.365 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.326      ;
; 1.367 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.107      ;
; 1.412 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.350      ; 1.376      ;
; 1.427 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.388      ;
; 1.429 ; register32x8:INST_GPR|o_GPR_ALU_data_A[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.167      ;
; 1.476 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.439      ;
; 1.479 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 1.218      ;
; 1.482 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.443      ;
; 1.485 ; register32x8:INST_GPR|o_GPR_ALU_data_A[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.127      ; 1.226      ;
; 1.488 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|r_ALU_carry_flag    ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.221      ;
; 1.495 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 1.234      ;
; 1.504 ; register32x8:INST_GPR|o_GPR_ALU_data_A[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.242      ;
; 1.507 ; register32x8:INST_GPR|o_GPR_ALU_data_A[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.247      ;
; 1.514 ; register32x8:INST_GPR|o_GPR_ALU_data_A[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.252      ;
; 1.521 ; register32x8:INST_GPR|o_GPR_ALU_data_A[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.259      ;
; 1.533 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 1.272      ;
; 1.542 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[2]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.278      ;
; 1.545 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[0]       ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.125      ; 1.284      ;
; 1.569 ; register32x8:INST_GPR|o_GPR_ALU_data_A[2]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.307      ;
; 1.577 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.317      ;
; 1.579 ; ALU:INST_ALU|r_ALU_Result[7]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.312      ;
; 1.588 ; instruction_decoder:INST_instruction_decoder|o_IMM_enable      ; ALU:INST_ALU|r_ALU_overflow_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.129      ; 1.331      ;
; 1.591 ; register32x8:INST_GPR|o_GPR_ALU_data_A[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.127      ; 1.332      ;
; 1.592 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[1]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.120      ; 1.326      ;
; 1.597 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.337      ;
; 1.598 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.561      ;
; 1.602 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[6] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.342      ;
; 1.603 ; ALU:INST_ALU|r_ALU_Result[5]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.336      ;
; 1.603 ; register32x8:INST_GPR|o_GPR_ALU_data_B[2]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.566      ;
; 1.608 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.344      ;
; 1.631 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.371      ;
; 1.638 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[4] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.601      ;
; 1.648 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.127      ; 1.389      ;
; 1.652 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.392      ;
; 1.653 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[7] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.616      ;
; 1.659 ; ALU:INST_ALU|r_ALU_Result[6]                                   ; ALU:INST_ALU|r_ALU_zero_flag     ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.119      ; 1.392      ;
; 1.661 ; instruction_decoder:INST_instruction_decoder|o_OPCODE[3]       ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.397      ;
; 1.665 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.628      ;
; 1.666 ; register32x8:INST_GPR|o_GPR_ALU_data_B[6]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.350      ; 1.630      ;
; 1.668 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.408      ;
; 1.669 ; register32x8:INST_GPR|o_GPR_ALU_data_B[4]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.409      ;
; 1.674 ; register32x8:INST_GPR|o_GPR_ALU_data_B[5]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.637      ;
; 1.682 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.124      ; 1.420      ;
; 1.686 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[8] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.649      ;
; 1.689 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.429      ;
; 1.689 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[2] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.652      ;
; 1.691 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[5] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.345      ; 1.650      ;
; 1.698 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.126      ; 1.438      ;
; 1.698 ; register32x8:INST_GPR|o_GPR_ALU_data_B[0]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.661      ;
; 1.765 ; register32x8:INST_GPR|o_GPR_ALU_data_B[3]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.347      ; 1.726      ;
; 1.783 ; register32x8:INST_GPR|o_GPR_ALU_data_B[7]                      ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.519      ;
; 1.816 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[3] ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.779      ;
; 1.822 ; instruction_decoder:INST_instruction_decoder|o_Address_PROG[9] ; ALU:INST_ALU|tmp[8]              ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.122      ; 1.558      ;
; 1.836 ; register32x8:INST_GPR|o_GPR_ALU_data_B[1]                      ; ALU:INST_ALU|r_ALU_negative_flag ; i_CORE_CLK                                ; control_unit:INST_control_unit|r_state[3] ; -0.500       ; 0.349      ; 1.799      ;
+-------+----------------------------------------------------------------+----------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                                                                          ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                              ; Launch Clock ; Latch Clock                                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+
; 0.455 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.097      ; 0.582      ;
; 0.483 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.027      ; 0.540      ;
; 0.497 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.098      ; 0.625      ;
; 0.505 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.092      ; 0.627      ;
; 0.532 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.099      ; 0.661      ;
; 0.546 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.102      ; 0.678      ;
; 0.548 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.096      ; 0.674      ;
; 0.567 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.039      ; 0.636      ;
; 0.584 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.039      ; 0.653      ;
; 0.590 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.039      ; 0.659      ;
; 0.595 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.029      ; 0.654      ;
; 0.607 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_REGISTER[2] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.042      ; 0.679      ;
; 0.626 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[6] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.094      ; 0.750      ;
; 0.630 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.035      ; 0.695      ;
; 0.631 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.033      ; 0.694      ;
; 0.631 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_REGISTER[7] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.100      ; 0.761      ;
; 0.631 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.029      ; 0.690      ;
; 0.642 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_REGISTER[0] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.042      ; 0.714      ;
; 0.651 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.025      ; 0.706      ;
; 0.675 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[5] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.100      ; 0.805      ;
; 0.695 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.038      ; 0.763      ;
; 0.703 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_REGISTER[3] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.025      ; 0.758      ;
; 0.714 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_REGISTER[4] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.022      ; 0.766      ;
; 0.714 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_REGISTER[1] ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 0.000        ; 0.037      ; 0.781      ;
; 0.866 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.188      ; 0.584      ;
; 0.883 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[3]          ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.127      ; 0.540      ;
; 0.911 ; ALU:INST_ALU|r_ALU_Result[2]                                 ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.194      ; 0.635      ;
; 0.928 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.194      ; 0.652      ;
; 0.942 ; ALU:INST_ALU|r_ALU_Result[7]                                 ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.190      ; 0.662      ;
; 0.946 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[6]          ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.152      ; 0.628      ;
; 0.946 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[5]          ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.152      ; 0.628      ;
; 0.947 ; ALU:INST_ALU|r_ALU_Result[4]                                 ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.178      ; 0.655      ;
; 0.951 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[2]          ; data_bus:INST_data_bus|o_MEMORY[2]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.197      ; 0.678      ;
; 0.985 ; ALU:INST_ALU|r_ALU_Result[0]                                 ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.143      ; 0.658      ;
; 0.989 ; ALU:INST_ALU|r_ALU_Result[6]                                 ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.156      ; 0.675      ;
; 0.990 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.171      ; 0.691      ;
; 0.995 ; ALU:INST_ALU|r_ALU_Result[5]                                 ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.156      ; 0.681      ;
; 1.003 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.174      ; 0.707      ;
; 1.025 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.139      ; 0.694      ;
; 1.031 ; ALU:INST_ALU|r_ALU_Result[3]                                 ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.129      ; 0.690      ;
; 1.037 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[0]          ; data_bus:INST_data_bus|o_MEMORY[0]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.146      ; 0.713      ;
; 1.041 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[7]          ; data_bus:INST_data_bus|o_MEMORY[7]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.191      ; 0.762      ;
; 1.054 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[1]          ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.176      ; 0.760      ;
; 1.066 ; MEMORY_CONTROL:INST_MEMORY_CONTROL|o_MC_MUX_data[4]          ; data_bus:INST_data_bus|o_MEMORY[4]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.171      ; 0.767      ;
; 1.067 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[6]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.154      ; 0.751      ;
; 1.073 ; ALU:INST_ALU|r_ALU_Result[1]                                 ; data_bus:INST_data_bus|o_MEMORY[1]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.175      ; 0.778      ;
; 1.103 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[3]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.125      ; 0.758      ;
; 1.122 ; instruction_decoder:INST_instruction_decoder|o_BUS_select[1] ; data_bus:INST_data_bus|o_MEMORY[5]   ; i_CORE_CLK   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -0.500       ; 0.154      ; 0.806      ;
+-------+--------------------------------------------------------------+--------------------------------------+--------------+--------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_CORE_CLK'                                                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; i_CORE_CLK ; Rise       ; i_CORE_CLK                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[0]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[1]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[2]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[3]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[4]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[5]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[6]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; ALU:INST_ALU|r_ALU_Result[7]                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[0]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[10]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[11]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[12]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[13]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[14]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[15]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[16]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[17]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[18]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[19]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[1]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[20]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[21]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[22]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[23]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[24]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[25]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[26]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[27]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[28]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[29]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[2]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[30]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[31]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[32]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[33]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[34]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[35]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[36]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[37]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[38]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[39]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[3]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[40]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[41]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[42]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[43]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[44]                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[4]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[5]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[6]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[7]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[8]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|MEMORY_rtl_0_bypass[9]                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|address_reg_b[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; i_CORE_CLK ; Rise       ; DATA_RAM:INST_DATA_RAM|altsyncram:MEMORY_rtl_0|altsyncram_e1m1:auto_generated|ram_block1a5~porta_address_reg0  ;
+--------+--------------+----------------+------------+------------+------------+----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:INST_control_unit|r_state[3]'                                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.194  ; 0.410        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.221  ; 0.437        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.222  ; 0.438        ; 0.216          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_zero_flag                  ;
; 0.375  ; 0.559        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|tmp[8]                           ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_carry_flag                 ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_overflow_flag              ;
; 0.403  ; 0.587        ; 0.184          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Fall       ; ALU:INST_ALU|r_ALU_negative_flag              ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.451  ; 0.451        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]|q                ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|inclk[0] ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_control_unit|r_state[3]~clkctrl|outclk   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_zero_flag|clk                  ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|tmp[8]|clk                           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_carry_flag|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_overflow_flag|clk              ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; control_unit:INST_control_unit|r_state[3] ; Rise       ; INST_ALU|r_ALU_negative_flag|clk              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'instruction_decoder:INST_instruction_decoder|o_BUS_select[0]'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                        ; Clock Edge ; Target                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]|q                ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|inclk[0] ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_instruction_decoder|o_BUS_select[0]~clkctrl|outclk   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[3]                      ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[4]                      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[1]                      ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[2]                      ;
; 0.587 ; 0.587        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[0]                      ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[7]                        ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[3]|datac                           ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[3]|datac                         ;
; 0.590 ; 0.590        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[4]|datac                         ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[1]|datac                         ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[2]|datac                         ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[1]                        ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[4]                        ;
; 0.592 ; 0.592        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[0]|datac                           ;
; 0.592 ; 0.592        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[3]                        ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[5]|datac                           ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[6]|datac                           ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[0]|datac                         ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[2]                        ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[0]                        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[6]|datab                         ;
; 0.596 ; 0.596        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[5]                        ;
; 0.596 ; 0.596        ; 0.000          ; Low Pulse Width  ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Fall       ; data_bus:INST_data_bus|o_MEMORY[6]                        ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[6]                      ;
; 0.598 ; 0.598        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[7]|datab                           ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[1]|dataa                           ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[4]|dataa                           ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[7]|datab                         ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[7]                      ;
; 0.601 ; 0.601        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_MEMORY[2]|dataa                           ;
; 0.602 ; 0.602        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; INST_data_bus|o_REGISTER[5]|dataa                         ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; Rise       ; data_bus:INST_data_bus|o_REGISTER[5]                      ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 2.643 ; 3.254 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 1.508 ; 2.122 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.022 ; 1.631 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 1.236 ; 1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 1.129 ; 1.783 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 1.225 ; 1.881 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 1.218 ; 1.886 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 1.125 ; 1.768 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 1.236 ; 1.875 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 1.155 ; 1.830 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 1.135 ; 1.773 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 1.200 ; 1.857 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 1.195 ; 1.828 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 1.222 ; 1.905 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.098 ; 1.748 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 1.159 ; 1.835 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 1.222 ; 1.905 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.065 ; 1.692 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.087 ; 1.708 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.027 ; 1.661 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.078 ; 1.711 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 1.126 ; 1.786 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.047 ; -1.720 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.911 ; -1.476 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.808 ; -1.401 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.891 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.897 ; -1.517 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.989 ; -1.611 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.982 ; -1.621 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.891 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.983 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.921 ; -1.562 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.901 ; -1.513 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.965 ; -1.588 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -0.960 ; -1.590 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.804 ; -1.414 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.872 ; -1.496 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.931 ; -1.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.993 ; -1.643 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.841 ; -1.439 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.868 ; -1.474 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.804 ; -1.414 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.853 ; -1.458 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.900 ; -1.533 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.874 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.874 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 1.953 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 1.953 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 4.495 ; 4.686 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.956 ; 4.116 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.495 ; 4.686 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.559 ; 3.639 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.409 ; 3.494 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.874 ; 3.982 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.946 ; 4.096 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.818 ; 3.945 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.958 ; 4.097 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.567 ; 3.657 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.673 ; 3.751 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.486 ; 3.540 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.673 ; 3.751 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.650 ; 3.728 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.448 ; 3.507 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 4.471 ; 4.682 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.952 ; 4.068 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.604 ; 3.710 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.382 ; 3.452 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.471 ; 4.682 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.741 ; 3.876 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.693 ; 3.812 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.897 ; 4.058 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.419 ; 3.502 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.451 ; 3.503 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.708 ; 3.826 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.500 ; 3.598 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.686 ; 3.773 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.510 ; 3.608 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.708 ; 3.826 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 4.730 ; 4.924 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 4.045 ; 4.171 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.492 ; 3.609 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.713 ; 3.804 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.548 ; 3.639 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.837 ; 3.927 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 4.730 ; 4.924 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.937 ; 4.037 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.615 ; 3.686 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.184 ; 4.370 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 4.348 ; 4.573 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.464 ; 3.383 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.520 ; 3.610 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.500 ; 3.597 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.269 ; 3.332 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.418 ; 3.511 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.348 ; 4.573 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.851 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.851 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 1.926 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 1.926 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.334 ; 3.415 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.859 ; 4.013 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.416 ; 4.603 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.479 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.334 ; 3.415 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.787 ; 3.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.849 ; 3.993 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.732 ; 3.854 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.868 ; 4.001 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.487 ; 3.573 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.378 ; 3.434 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.414 ; 3.466 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.594 ; 3.668 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.573 ; 3.647 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.378 ; 3.434 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.309 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.855 ; 3.967 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.521 ; 3.622 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.309 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.391 ; 4.596 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.652 ; 3.782 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.606 ; 3.721 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.803 ; 3.956 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.345 ; 3.424 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.381 ; 3.430 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.422 ; 3.516 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.422 ; 3.516 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.606 ; 3.689 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.432 ; 3.526 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.628 ; 3.741 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.413 ; 3.525 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.945 ; 4.066 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.413 ; 3.525 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.628 ; 3.715 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.467 ; 3.554 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.745 ; 3.831 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 4.640 ; 4.830 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.841 ; 3.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.532 ; 3.600 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.118 ; 4.301 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.201 ; 3.260 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.387 ; 3.309 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.441 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.422 ; 3.515 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.201 ; 3.260 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.343 ; 3.431 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.275 ; 4.496 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                         ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                                         ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                              ; -5.371   ; 0.067 ; N/A      ; N/A     ; -3.000              ;
;  control_unit:INST_control_unit|r_state[3]                    ; -3.626   ; 0.185 ; N/A      ; N/A     ; -1.000              ;
;  i_CORE_CLK                                                   ; -5.371   ; 0.067 ; N/A      ; N/A     ; -3.000              ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -2.116   ; 0.455 ; N/A      ; N/A     ; 0.387               ;
; Design-wide TNS                                               ; -786.872 ; 0.0   ; 0.0      ; 0.0     ; -570.792            ;
;  control_unit:INST_control_unit|r_state[3]                    ; -13.367  ; 0.000 ; N/A      ; N/A     ; -5.000              ;
;  i_CORE_CLK                                                   ; -744.732 ; 0.000 ; N/A      ; N/A     ; -565.792            ;
;  instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; -28.773  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------+
; Setup Times                                                                     ;
+---------------------+------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+------------+-------+-------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; 4.617 ; 5.146 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; 2.741 ; 3.132 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; 1.848 ; 2.269 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; 2.212 ; 2.715 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; 2.034 ; 2.544 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; 2.161 ; 2.673 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; 2.165 ; 2.715 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; 2.006 ; 2.480 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; 2.212 ; 2.701 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; 2.082 ; 2.590 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; 2.028 ; 2.511 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; 2.148 ; 2.653 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; 2.128 ; 2.607 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; 2.175 ; 2.707 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; 1.976 ; 2.482 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; 2.076 ; 2.608 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; 2.175 ; 2.707 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; 1.909 ; 2.370 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; 1.945 ; 2.391 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; 1.867 ; 2.339 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; 1.943 ; 2.393 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; 2.022 ; 2.533 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Hold Times                                                                        ;
+---------------------+------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+------------+--------+--------+------------+-----------------+
; i_CORE_HALT         ; i_CORE_CLK ; -1.047 ; -1.720 ; Rise       ; i_CORE_CLK      ;
; i_CORE_RESET        ; i_CORE_CLK ; -0.911 ; -1.476 ; Rise       ; i_CORE_CLK      ;
; i_INTERRUPT_request ; i_CORE_CLK ; -0.808 ; -1.401 ; Rise       ; i_CORE_CLK      ;
; i_MC_GPIO_data[*]   ; i_CORE_CLK ; -0.891 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[0]  ; i_CORE_CLK ; -0.897 ; -1.517 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[1]  ; i_CORE_CLK ; -0.989 ; -1.611 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[2]  ; i_CORE_CLK ; -0.982 ; -1.621 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[3]  ; i_CORE_CLK ; -0.891 ; -1.507 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[4]  ; i_CORE_CLK ; -0.983 ; -1.600 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[5]  ; i_CORE_CLK ; -0.921 ; -1.562 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[6]  ; i_CORE_CLK ; -0.901 ; -1.513 ; Rise       ; i_CORE_CLK      ;
;  i_MC_GPIO_data[7]  ; i_CORE_CLK ; -0.965 ; -1.588 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_busy       ; i_CORE_CLK ; -0.960 ; -1.590 ; Rise       ; i_CORE_CLK      ;
; i_MC_I2C_data[*]    ; i_CORE_CLK ; -0.804 ; -1.414 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[0]   ; i_CORE_CLK ; -0.872 ; -1.496 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[1]   ; i_CORE_CLK ; -0.931 ; -1.580 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[2]   ; i_CORE_CLK ; -0.993 ; -1.643 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[3]   ; i_CORE_CLK ; -0.841 ; -1.439 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[4]   ; i_CORE_CLK ; -0.868 ; -1.474 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[5]   ; i_CORE_CLK ; -0.804 ; -1.414 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[6]   ; i_CORE_CLK ; -0.853 ; -1.458 ; Rise       ; i_CORE_CLK      ;
;  i_MC_I2C_data[7]   ; i_CORE_CLK ; -0.900 ; -1.533 ; Rise       ; i_CORE_CLK      ;
+---------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                       ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 3.098 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 3.110 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 3.110 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 7.326 ; 7.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 6.751 ; 6.779 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 7.326 ; 7.445 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 6.063 ; 6.069 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 5.799 ; 5.793 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 6.506 ; 6.519 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 6.749 ; 6.773 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 6.375 ; 6.451 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 6.676 ; 6.709 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 6.032 ; 6.023 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 6.117 ; 6.185 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 5.825 ; 5.826 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 6.117 ; 6.185 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 6.083 ; 6.119 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 5.756 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 7.322 ; 7.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 6.604 ; 6.706 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 6.084 ; 6.142 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 5.753 ; 5.749 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 7.322 ; 7.474 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 6.286 ; 6.289 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 6.243 ; 6.298 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 6.590 ; 6.643 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 5.777 ; 5.783 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 5.749 ; 5.757 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 6.157 ; 6.237 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 5.945 ; 5.933 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 6.157 ; 6.195 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 5.997 ; 6.024 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 6.144 ; 6.237 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 7.812 ; 7.928 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 6.840 ; 6.913 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 5.903 ; 5.957 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 6.344 ; 6.337 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 5.997 ; 6.033 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 6.465 ; 6.539 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 7.812 ; 7.928 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 6.805 ; 6.767 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 6.131 ; 6.151 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 6.807 ; 6.938 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 7.119 ; 7.289 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 5.768 ; 5.761 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 6.016 ; 5.993 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 5.895 ; 5.931 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 5.541 ; 5.542 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 5.786 ; 5.803 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 7.119 ; 7.289 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                               ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; Data Port              ; Clock Port                                ; Rise  ; Fall  ; Clock Edge ; Clock Reference                           ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ; 1.851 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ; 1.851 ;       ; Rise       ; control_unit:INST_control_unit|r_state[3] ;
; o_STATE[*]             ; control_unit:INST_control_unit|r_state[3] ;       ; 1.926 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
;  o_STATE[3]            ; control_unit:INST_control_unit|r_state[3] ;       ; 1.926 ; Fall       ; control_unit:INST_control_unit|r_state[3] ;
; o_DATA[*]              ; i_CORE_CLK                                ; 3.334 ; 3.415 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[0]             ; i_CORE_CLK                                ; 3.859 ; 4.013 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[1]             ; i_CORE_CLK                                ; 4.416 ; 4.603 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[2]             ; i_CORE_CLK                                ; 3.479 ; 3.555 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[3]             ; i_CORE_CLK                                ; 3.334 ; 3.415 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[4]             ; i_CORE_CLK                                ; 3.787 ; 3.890 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[5]             ; i_CORE_CLK                                ; 3.849 ; 3.993 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[6]             ; i_CORE_CLK                                ; 3.732 ; 3.854 ; Rise       ; i_CORE_CLK                                ;
;  o_DATA[7]             ; i_CORE_CLK                                ; 3.868 ; 4.001 ; Rise       ; i_CORE_CLK                                ;
; o_INTERRUPT_ack        ; i_CORE_CLK                                ; 3.487 ; 3.573 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_address[*]   ; i_CORE_CLK                                ; 3.378 ; 3.434 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[0]  ; i_CORE_CLK                                ; 3.414 ; 3.466 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[1]  ; i_CORE_CLK                                ; 3.594 ; 3.668 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[2]  ; i_CORE_CLK                                ; 3.573 ; 3.647 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_address[3]  ; i_CORE_CLK                                ; 3.378 ; 3.434 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_data[*]      ; i_CORE_CLK                                ; 3.309 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[0]     ; i_CORE_CLK                                ; 3.855 ; 3.967 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[1]     ; i_CORE_CLK                                ; 3.521 ; 3.622 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[2]     ; i_CORE_CLK                                ; 3.309 ; 3.376 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[3]     ; i_CORE_CLK                                ; 4.391 ; 4.596 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[4]     ; i_CORE_CLK                                ; 3.652 ; 3.782 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[5]     ; i_CORE_CLK                                ; 3.606 ; 3.721 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[6]     ; i_CORE_CLK                                ; 3.803 ; 3.956 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_GPIO_data[7]     ; i_CORE_CLK                                ; 3.345 ; 3.424 ; Rise       ; i_CORE_CLK                                ;
; o_MC_GPIO_write_enable ; i_CORE_CLK                                ; 3.381 ; 3.430 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_address[*]    ; i_CORE_CLK                                ; 3.422 ; 3.516 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[0]   ; i_CORE_CLK                                ; 3.422 ; 3.516 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[1]   ; i_CORE_CLK                                ; 3.606 ; 3.689 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[2]   ; i_CORE_CLK                                ; 3.432 ; 3.526 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_address[3]   ; i_CORE_CLK                                ; 3.628 ; 3.741 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_data[*]       ; i_CORE_CLK                                ; 3.413 ; 3.525 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[0]      ; i_CORE_CLK                                ; 3.945 ; 4.066 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[1]      ; i_CORE_CLK                                ; 3.413 ; 3.525 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[2]      ; i_CORE_CLK                                ; 3.628 ; 3.715 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[3]      ; i_CORE_CLK                                ; 3.467 ; 3.554 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[4]      ; i_CORE_CLK                                ; 3.745 ; 3.831 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[5]      ; i_CORE_CLK                                ; 4.640 ; 4.830 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[6]      ; i_CORE_CLK                                ; 3.841 ; 3.937 ; Rise       ; i_CORE_CLK                                ;
;  o_MC_I2C_data[7]      ; i_CORE_CLK                                ; 3.532 ; 3.600 ; Rise       ; i_CORE_CLK                                ;
; o_MC_I2C_write_enable  ; i_CORE_CLK                                ; 4.118 ; 4.301 ; Rise       ; i_CORE_CLK                                ;
; o_STATE[*]             ; i_CORE_CLK                                ; 3.201 ; 3.260 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[0]            ; i_CORE_CLK                                ; 3.387 ; 3.309 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[1]            ; i_CORE_CLK                                ; 3.441 ; 3.527 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[2]            ; i_CORE_CLK                                ; 3.422 ; 3.515 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[4]            ; i_CORE_CLK                                ; 3.201 ; 3.260 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[5]            ; i_CORE_CLK                                ; 3.343 ; 3.431 ; Rise       ; i_CORE_CLK                                ;
;  o_STATE[6]            ; i_CORE_CLK                                ; 4.275 ; 4.496 ; Rise       ; i_CORE_CLK                                ;
+------------------------+-------------------------------------------+-------+-------+------------+-------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_DATA[0]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[1]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[2]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[3]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[4]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[5]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[6]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_DATA[7]              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[0]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[1]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[2]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[3]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[4]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[5]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_STATE[6]             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_CORE_CLK              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_RESET            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_CORE_HALT             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_INTERRUPT_request     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_busy           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[0]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[1]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[2]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[3]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[4]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[5]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[6]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_GPIO_data[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_MC_I2C_data[7]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_DATA[0]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[1]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_DATA[2]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[3]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[4]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[5]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_DATA[6]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_DATA[7]              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_STATE[0]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[1]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[2]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[3]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[4]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[5]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_STATE[6]             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_address[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_write_enable ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_GPIO_data[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_GPIO_data[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_MC_I2C_write_enable  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; o_MC_I2C_data[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_MC_I2C_data[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_INTERRUPT_ack        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                         ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6415     ; 0        ; 0        ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                          ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                   ; To Clock                                                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
; control_unit:INST_control_unit|r_state[3]                    ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 0        ; 3        ;
; i_CORE_CLK                                                   ; control_unit:INST_control_unit|r_state[3]                    ; 0        ; 0        ; 165      ; 0        ;
; control_unit:INST_control_unit|r_state[3]                    ; i_CORE_CLK                                                   ; 21       ; 38       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; i_CORE_CLK                                                   ; 6415     ; 0        ; 0        ; 0        ;
; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; i_CORE_CLK                                                   ; 32       ; 24       ; 0        ; 0        ;
; i_CORE_CLK                                                   ; instruction_decoder:INST_instruction_decoder|o_BUS_select[0] ; 24       ; 0        ; 24       ; 0        ;
+--------------------------------------------------------------+--------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 42    ; 42   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Web Edition
    Info: Processing started: Wed May 08 11:02:17 2019
Info: Command: quartus_sta cpu_core -c cpu_core
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_core.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CORE_CLK i_CORE_CLK
    Info (332105): create_clock -period 1.000 -name control_unit:INST_control_unit|r_state[3] control_unit:INST_control_unit|r_state[3]
    Info (332105): create_clock -period 1.000 -name instruction_decoder:INST_instruction_decoder|o_BUS_select[0] instruction_decoder:INST_instruction_decoder|o_BUS_select[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.371
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.371            -744.732 i_CORE_CLK 
    Info (332119):    -3.626             -13.367 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -2.116             -28.773 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.134
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.134               0.000 i_CORE_CLK 
    Info (332119):     0.358               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.855               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.415               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.674
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.674            -632.443 i_CORE_CLK 
    Info (332119):    -3.237             -12.121 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -1.907             -25.463 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.089               0.000 i_CORE_CLK 
    Info (332119):     0.313               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.831               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -565.792 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.431               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.634            -266.035 i_CORE_CLK 
    Info (332119):    -1.861              -6.561 control_unit:INST_control_unit|r_state[3] 
    Info (332119):    -0.937             -10.852 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332146): Worst-case hold slack is 0.067
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.067               0.000 i_CORE_CLK 
    Info (332119):     0.185               0.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.455               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -470.826 i_CORE_CLK 
    Info (332119):    -1.000              -5.000 control_unit:INST_control_unit|r_state[3] 
    Info (332119):     0.387               0.000 instruction_decoder:INST_instruction_decoder|o_BUS_select[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4643 megabytes
    Info: Processing ended: Wed May 08 11:02:21 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


