mind 1
组合逻辑,连线   控制,时序
前者重点是一般量的连接   后者的重点是控制量的拿捏
在最终总的电路系统的设计过程中, 总体上的思路, 要使用mind 1
时序与控制选通
对一般量和控制量的拿捏要非常准确
具有清晰的硬件架构

mind 2
纯软实现  
一般用在封装的小module上面, 充分发挥软件的灵活性, 实现各种算法
特别是不必被计数器, 移位寄存, 级联等硬件层的东西束缚, 大胆用纯软实现

update:
纯时序电路在系统设计里面是存在的
1.模块化的组合电路设计->
2.纯时序电路产生控制信号(实现 有层级、有依赖顺序的状态转移只能用if else, 要么用模块级联) ->
3.顺着时钟的控制级设计

总:
硬件结构+纯软写法