Fitter report for usrp_std
Mon Mar 10 22:53:42 2008
Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Netlist Optimizations
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Device Options
 27. Advanced Data - General
 28. Advanced Data - Placement Preparation
 29. Advanced Data - Placement
 30. Advanced Data - Routing
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Mon Mar 10 22:53:41 2008        ;
; Quartus II Version    ; 7.2 Build 175 11/20/2007 SP 1 SJ Web Edition ;
; Revision Name         ; usrp_std                                     ;
; Top-level Entity Name ; usrp_std                                     ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C12Q240C8                                 ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 8,986 / 12,060 ( 75 % )                      ;
; Total pins            ; 173 / 173 ( 100 % )                          ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 65,536 / 239,616 ( 27 % )                    ;
; Total PLLs            ; 0 / 2 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                          ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                             ; Setting            ; Default Value                  ;
+--------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                             ; EP1C12Q240C8       ;                                ;
; Fit Attempts to Skip                                               ; 0                  ; 0.0                            ;
; Device I/O Standard                                                ; LVTTL              ;                                ;
; Optimize Hold Timing                                               ; Off                ; IO Paths and Minimum TPD Paths ;
; Use smart compilation                                              ; Off                ; Off                            ;
; Maximum processors allowed for parallel compilation                ; 1                  ; 1                              ;
; Use TimeQuest Timing Analyzer                                      ; Off                ; Off                            ;
; Router Timing Optimization Level                                   ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                                        ; Off                ; Off                            ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care               ; Care                           ;
; Optimize Timing                                                    ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing                         ; On                 ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                ; Off                            ;
; Final Placement Optimizations                                      ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                  ; 1                              ;
; Slow Slew Rate                                                     ; Off                ; Off                            ;
; PCI I/O                                                            ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                ; Off                            ;
; Auto Packed Registers -- Cyclone                                   ; Auto               ; Auto                           ;
; Auto Delay Chains                                                  ; On                 ; On                             ;
; Auto Merge PLLs                                                    ; On                 ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                ; Off                            ;
; Fitter Effort                                                      ; Auto Fit           ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal             ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto               ; Auto                           ;
; Auto Register Duplication                                          ; Auto               ; Auto                           ;
; Auto Global Clock                                                  ; On                 ; On                             ;
; Auto Global Register Control Signals                               ; On                 ; On                             ;
; Stop After Congestion Map Generation                               ; Off                ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                ; Off                            ;
+--------------------------------------------------------------------+--------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                        ;
+-------------------------------------------------------------------------+---------+-----------+--------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                    ; Action  ; Operation ; Reason                   ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------+---------+-----------+--------------------------+-----------+----------------+------------------+------------------+-----------------------+
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[16]~_ins_cout          ; Created ; Placement ; Carry chain legalization ;           ;                ;                  ;                  ;                       ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[16]~_ins_cout_ins_cout ; Created ; Placement ; Carry chain legalization ;           ;                ;                  ;                  ;                       ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[24]~_ins_cout          ; Created ; Placement ; Carry chain legalization ;           ;                ;                  ;                  ;                       ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[24]~_ins_cout_ins_cout ; Created ; Placement ; Carry chain legalization ;           ;                ;                  ;                  ;                       ;
+-------------------------------------------------------------------------+---------+-----------+--------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/hamed/GNU Radio/USRP/toplevel/usrp_std/usrp_std.pin.


+------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                    ;
+---------------------------------------------+--------------------------------------------------------------------+
; Resource                                    ; Usage                                                              ;
+---------------------------------------------+--------------------------------------------------------------------+
; Total logic elements                        ; 8,986 / 12,060 ( 75 % )                                            ;
;     -- Combinational with no register       ; 4544                                                               ;
;     -- Register only                        ; 2213                                                               ;
;     -- Combinational with a register        ; 2229                                                               ;
;                                             ;                                                                    ;
; Logic element usage by number of LUT inputs ;                                                                    ;
;     -- 4 input functions                    ; 700                                                                ;
;     -- 3 input functions                    ; 3649                                                               ;
;     -- 2 input functions                    ; 2074                                                               ;
;     -- 1 input functions                    ; 1323                                                               ;
;     -- 0 input functions                    ; 1240                                                               ;
;                                             ;                                                                    ;
; Logic elements by mode                      ;                                                                    ;
;     -- normal mode                          ; 4200                                                               ;
;     -- arithmetic mode                      ; 4786                                                               ;
;     -- qfbk mode                            ; 264                                                                ;
;     -- register cascade mode                ; 0                                                                  ;
;     -- synchronous clear/load mode          ; 1866                                                               ;
;     -- asynchronous clear/load mode         ; 156                                                                ;
;                                             ;                                                                    ;
; Total registers                             ; 4,442 / 12,567 ( 35 % )                                            ;
; Total LABs                                  ; 1,044 / 1,206 ( 87 % )                                             ;
; Logic elements in carry chains              ; 5061                                                               ;
; User inserted logic elements                ; 0                                                                  ;
; Virtual pins                                ; 0                                                                  ;
; I/O pins                                    ; 173 / 173 ( 100 % )                                                ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                                                    ;
; Global signals                              ; 6                                                                  ;
; M4Ks                                        ; 16 / 52 ( 31 % )                                                   ;
; Total memory bits                           ; 65,536 / 239,616 ( 27 % )                                          ;
; Total RAM block bits                        ; 73,728 / 239,616 ( 31 % )                                          ;
; PLLs                                        ; 0 / 2 ( 0 % )                                                      ;
; Global clocks                               ; 6 / 8 ( 75 % )                                                     ;
; Average interconnect usage                  ; 31%                                                                ;
; Peak interconnect usage                     ; 43%                                                                ;
; Maximum fan-out node                        ; master_clk                                                         ;
; Maximum fan-out                             ; 4335                                                               ;
; Highest non-global fan-out signal           ; master_control:master_control|strobe_gen:decim_strobe_gen|strobe~0 ;
; Highest non-global fan-out                  ; 2623                                                               ;
; Total fan-out                               ; 32606                                                              ;
; Average fan-out                             ; 3.55                                                               ;
+---------------------------------------------+--------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; FX2_1      ; 76    ; 4        ; 10           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK       ; 29    ; 1        ; 0            ; 14           ; 0           ; 48                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SDI        ; 117   ; 4        ; 50           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SEN_FPGA   ; 153   ; 3        ; 53           ; 15           ; 1           ; 14                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; master_clk ; 152   ; 3        ; 53           ; 15           ; 2           ; 4335                  ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[0]  ; 144   ; 3        ; 53           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[10] ; 133   ; 3        ; 53           ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[11] ; 132   ; 3        ; 53           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[1]  ; 143   ; 3        ; 53           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[2]  ; 141   ; 3        ; 53           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[3]  ; 140   ; 3        ; 53           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[4]  ; 139   ; 3        ; 53           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[5]  ; 138   ; 3        ; 53           ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[6]  ; 137   ; 3        ; 53           ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[7]  ; 136   ; 3        ; 53           ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[8]  ; 135   ; 3        ; 53           ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_a[9]  ; 134   ; 3        ; 53           ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[0]  ; 23    ; 1        ; 0            ; 16           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[10] ; 12    ; 1        ; 0            ; 23           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[11] ; 11    ; 1        ; 0            ; 23           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[1]  ; 21    ; 1        ; 0            ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[2]  ; 20    ; 1        ; 0            ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[3]  ; 19    ; 1        ; 0            ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[4]  ; 18    ; 1        ; 0            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[5]  ; 17    ; 1        ; 0            ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[6]  ; 16    ; 1        ; 0            ; 22           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[7]  ; 15    ; 1        ; 0            ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[8]  ; 14    ; 1        ; 0            ; 22           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_a_b[9]  ; 13    ; 1        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[0]  ; 131   ; 3        ; 53           ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[10] ; 119   ; 4        ; 52           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[11] ; 118   ; 4        ; 50           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[1]  ; 128   ; 3        ; 53           ; 3            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[2]  ; 127   ; 3        ; 53           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[3]  ; 126   ; 3        ; 53           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[4]  ; 125   ; 3        ; 53           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[5]  ; 124   ; 3        ; 53           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[6]  ; 123   ; 3        ; 53           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[7]  ; 122   ; 3        ; 53           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[8]  ; 121   ; 3        ; 53           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_a[9]  ; 120   ; 4        ; 52           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[0]  ; 8     ; 1        ; 0            ; 24           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[10] ; 237   ; 2        ; 4            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[11] ; 236   ; 2        ; 4            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[1]  ; 7     ; 1        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[2]  ; 6     ; 1        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[3]  ; 5     ; 1        ; 0            ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[4]  ; 4     ; 1        ; 0            ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[5]  ; 3     ; 1        ; 0            ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[6]  ; 2     ; 1        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[7]  ; 240   ; 2        ; 2            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[8]  ; 239   ; 2        ; 2            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rx_b_b[9]  ; 238   ; 2        ; 4            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usbclk     ; 28    ; 1        ; 0            ; 15           ; 2           ; 92                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usbctl[0]  ; 107   ; 4        ; 46           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usbctl[1]  ; 106   ; 4        ; 44           ; 0            ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; usbctl[2]  ; 105   ; 4        ; 44           ; 0            ; 1           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; FX2_2          ; 75    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; FX2_3          ; 74    ; 4        ; 8            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; MYSTERY_SIGNAL ; 1     ; 1        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TXSYNC_A       ; 158   ; 3        ; 53           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; TXSYNC_B       ; 37    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[0]        ; 159   ; 3        ; 53           ; 20           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[10]       ; 169   ; 3        ; 53           ; 23           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[11]       ; 170   ; 3        ; 53           ; 23           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[12]       ; 173   ; 3        ; 53           ; 24           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[13]       ; 174   ; 3        ; 53           ; 24           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[1]        ; 160   ; 3        ; 53           ; 20           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[2]        ; 161   ; 3        ; 53           ; 20           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[3]        ; 162   ; 3        ; 53           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[4]        ; 163   ; 3        ; 53           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[5]        ; 164   ; 3        ; 53           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[6]        ; 165   ; 3        ; 53           ; 22           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[7]        ; 166   ; 3        ; 53           ; 22           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[8]        ; 167   ; 3        ; 53           ; 22           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_a[9]        ; 168   ; 3        ; 53           ; 23           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[0]        ; 38    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[10]       ; 49    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[11]       ; 50    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[12]       ; 53    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[13]       ; 54    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[1]        ; 39    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[2]        ; 41    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[3]        ; 42    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[4]        ; 43    ; 1        ; 0            ; 6            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[5]        ; 44    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[6]        ; 45    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[7]        ; 46    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[8]        ; 47    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; tx_b[9]        ; 48    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbrdy[0]      ; 104   ; 4        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbrdy[1]      ; 101   ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; SDO         ; 156   ; 3        ; 53           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[0]  ; 116   ; 4        ; 50           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[10] ; 202   ; 2        ; 32           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[11] ; 203   ; 2        ; 30           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[12] ; 206   ; 2        ; 28           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[13] ; 207   ; 2        ; 28           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[14] ; 208   ; 2        ; 26           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[15] ; 213   ; 2        ; 18           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[1]  ; 115   ; 4        ; 48           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[2]  ; 114   ; 4        ; 48           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[3]  ; 113   ; 4        ; 48           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[4]  ; 108   ; 4        ; 46           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[5]  ; 195   ; 2        ; 44           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[6]  ; 196   ; 2        ; 44           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[7]  ; 197   ; 2        ; 42           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[8]  ; 200   ; 2        ; 32           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_a[9]  ; 201   ; 2        ; 32           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[0]  ; 214   ; 2        ; 16           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[10] ; 226   ; 2        ; 10           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[11] ; 227   ; 2        ; 8            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[12] ; 228   ; 2        ; 8            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[13] ; 233   ; 2        ; 6            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[14] ; 234   ; 2        ; 6            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[15] ; 235   ; 2        ; 6            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[1]  ; 215   ; 2        ; 16           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[2]  ; 216   ; 2        ; 16           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[3]  ; 217   ; 2        ; 14           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[4]  ; 218   ; 2        ; 14           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[5]  ; 219   ; 2        ; 14           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[6]  ; 222   ; 2        ; 12           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[7]  ; 223   ; 2        ; 12           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[8]  ; 224   ; 2        ; 10           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_rx_b[9]  ; 225   ; 2        ; 10           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[0]  ; 175   ; 3        ; 53           ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[10] ; 185   ; 2        ; 50           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[11] ; 186   ; 2        ; 48           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[12] ; 187   ; 2        ; 48           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[13] ; 188   ; 2        ; 48           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[14] ; 193   ; 2        ; 46           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[15] ; 194   ; 2        ; 46           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[1]  ; 176   ; 3        ; 53           ; 25           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[2]  ; 177   ; 3        ; 53           ; 25           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[3]  ; 178   ; 3        ; 53           ; 25           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[4]  ; 179   ; 3        ; 53           ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[5]  ; 180   ; 3        ; 53           ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[6]  ; 181   ; 2        ; 52           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[7]  ; 182   ; 2        ; 52           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[8]  ; 183   ; 2        ; 50           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_a[9]  ; 184   ; 2        ; 50           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[0]  ; 73    ; 4        ; 8            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[10] ; 59    ; 1        ; 0            ; 1            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[11] ; 58    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[12] ; 57    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[13] ; 56    ; 1        ; 0            ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[14] ; 55    ; 1        ; 0            ; 3            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[15] ; 24    ; 1        ; 0            ; 16           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[1]  ; 68    ; 4        ; 6            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[2]  ; 67    ; 4        ; 6            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[3]  ; 66    ; 4        ; 6            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[4]  ; 65    ; 4        ; 4            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[5]  ; 64    ; 4        ; 4            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[6]  ; 63    ; 4        ; 4            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[7]  ; 62    ; 4        ; 2            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[8]  ; 61    ; 4        ; 2            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; io_tx_b[9]  ; 60    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[0]  ; 100   ; 4        ; 32           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[10] ; 84    ; 4        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[11] ; 83    ; 4        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[12] ; 82    ; 4        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[13] ; 79    ; 4        ; 12           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[14] ; 78    ; 4        ; 12           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[15] ; 77    ; 4        ; 10           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[1]  ; 99    ; 4        ; 32           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[2]  ; 98    ; 4        ; 30           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[3]  ; 95    ; 4        ; 28           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[4]  ; 94    ; 4        ; 28           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[5]  ; 93    ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[6]  ; 88    ; 4        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[7]  ; 87    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[8]  ; 86    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
; usbdata[9]  ; 85    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 44 / 44 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 45 / 45 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 42 / 42 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; MYSTERY_SIGNAL ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 1          ; 1        ; rx_b_b[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 2          ; 1        ; rx_b_b[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; rx_b_b[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 4          ; 1        ; rx_b_b[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; rx_b_b[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 6          ; 1        ; rx_b_b[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 7          ; 1        ; rx_b_b[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; rx_a_b[11]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 9          ; 1        ; rx_a_b[10]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 10         ; 1        ; rx_a_b[9]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 11         ; 1        ; rx_a_b[8]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 12         ; 1        ; rx_a_b[7]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 13         ; 1        ; rx_a_b[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 14         ; 1        ; rx_a_b[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 15         ; 1        ; rx_a_b[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ; 16         ; 1        ; rx_a_b[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 20       ; 17         ; 1        ; rx_a_b[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 18         ; 1        ; rx_a_b[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; rx_a_b[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 29         ; 1        ; io_tx_b[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 30         ; 1        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 31         ; 1        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 32         ; 1        ; usbclk         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 33         ; 1        ; SCLK           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 34         ; 1        ; ^nCEO          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 35         ; 1        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 36         ; 1        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 37         ; 1        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 38         ; 1        ; ^DCLK          ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 39         ; 1        ; TXSYNC_B       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 40         ; 1        ; tx_b[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 41         ; 1        ; tx_b[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 52         ; 1        ; tx_b[2]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 53         ; 1        ; tx_b[3]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ; 54         ; 1        ; tx_b[4]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 55         ; 1        ; tx_b[5]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 56         ; 1        ; tx_b[6]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 57         ; 1        ; tx_b[7]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 58         ; 1        ; tx_b[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ; 59         ; 1        ; tx_b[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ; 60         ; 1        ; tx_b[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 61         ; 1        ; tx_b[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 62         ; 1        ; tx_b[12]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 54       ; 63         ; 1        ; tx_b[13]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 55       ; 64         ; 1        ; io_tx_b[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 56       ; 65         ; 1        ; io_tx_b[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 66         ; 1        ; io_tx_b[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 67         ; 1        ; io_tx_b[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ; 68         ; 1        ; io_tx_b[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 60       ; 69         ; 1        ; io_tx_b[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 61       ; 70         ; 4        ; io_tx_b[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 71         ; 4        ; io_tx_b[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ; 72         ; 4        ; io_tx_b[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 73         ; 4        ; io_tx_b[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 74         ; 4        ; io_tx_b[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 75         ; 4        ; io_tx_b[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 76         ; 4        ; io_tx_b[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 77         ; 4        ; io_tx_b[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 78         ; 4        ; io_tx_b[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ; 79         ; 4        ; FX2_3          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 80         ; 4        ; FX2_2          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 81         ; 4        ; FX2_1          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 82         ; 4        ; usbdata[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ; 83         ; 4        ; usbdata[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 84         ; 4        ; usbdata[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 82       ; 86         ; 4        ; usbdata[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ; 87         ; 4        ; usbdata[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 84       ; 88         ; 4        ; usbdata[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ; 89         ; 4        ; usbdata[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 86       ; 90         ; 4        ; usbdata[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 91         ; 4        ; usbdata[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 92         ; 4        ; usbdata[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 100        ; 4        ; usbdata[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 103        ; 4        ; usbdata[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 104        ; 4        ; usbdata[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 98       ; 106        ; 4        ; usbdata[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 99       ; 107        ; 4        ; usbdata[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 108        ; 4        ; usbdata[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 109        ; 4        ; usbrdy[1]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 104      ; 118        ; 4        ; usbrdy[0]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 119        ; 4        ; usbctl[2]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 106      ; 120        ; 4        ; usbctl[1]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 121        ; 4        ; usbctl[0]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 122        ; 4        ; io_rx_a[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 123        ; 4        ; io_rx_a[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 124        ; 4        ; io_rx_a[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 125        ; 4        ; io_rx_a[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ; 126        ; 4        ; io_rx_a[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 127        ; 4        ; SDI            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 128        ; 4        ; rx_b_a[11]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 129        ; 4        ; rx_b_a[10]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 130        ; 4        ; rx_b_a[9]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 131        ; 3        ; rx_b_a[8]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 122      ; 132        ; 3        ; rx_b_a[7]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 123      ; 133        ; 3        ; rx_b_a[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 124      ; 134        ; 3        ; rx_b_a[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 125      ; 135        ; 3        ; rx_b_a[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 126      ; 136        ; 3        ; rx_b_a[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 127      ; 137        ; 3        ; rx_b_a[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 138        ; 3        ; rx_b_a[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 139        ; 3        ; rx_b_a[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 140        ; 3        ; rx_a_a[11]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 141        ; 3        ; rx_a_a[10]     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 142        ; 3        ; rx_a_a[9]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 143        ; 3        ; rx_a_a[8]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ; 144        ; 3        ; rx_a_a[7]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 145        ; 3        ; rx_a_a[6]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 146        ; 3        ; rx_a_a[5]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 147        ; 3        ; rx_a_a[4]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ; 148        ; 3        ; rx_a_a[3]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 141      ; 149        ; 3        ; rx_a_a[2]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 160        ; 3        ; rx_a_a[1]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 161        ; 3        ; rx_a_a[0]      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 162        ; 3        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 163        ; 3        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 164        ; 3        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 165        ; 3        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 166        ; 3        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 167        ; 3        ; master_clk     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ; 168        ; 3        ; SEN_FPGA       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 169        ; 3        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 170        ; 3        ; SDO            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 157      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 180        ; 3        ; TXSYNC_A       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 159      ; 181        ; 3        ; tx_a[0]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ; 182        ; 3        ; tx_a[1]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 161      ; 183        ; 3        ; tx_a[2]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 184        ; 3        ; tx_a[3]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ; 185        ; 3        ; tx_a[4]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 164      ; 186        ; 3        ; tx_a[5]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 187        ; 3        ; tx_a[6]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 188        ; 3        ; tx_a[7]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 189        ; 3        ; tx_a[8]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 190        ; 3        ; tx_a[9]        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ; 191        ; 3        ; tx_a[10]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 170      ; 192        ; 3        ; tx_a[11]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 193        ; 3        ; tx_a[12]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 194        ; 3        ; tx_a[13]       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 195        ; 3        ; io_tx_a[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ; 196        ; 3        ; io_tx_a[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 177      ; 197        ; 3        ; io_tx_a[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 198        ; 3        ; io_tx_a[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ; 199        ; 3        ; io_tx_a[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 180      ; 200        ; 3        ; io_tx_a[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 181      ; 201        ; 2        ; io_tx_a[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 202        ; 2        ; io_tx_a[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ; 203        ; 2        ; io_tx_a[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 184      ; 204        ; 2        ; io_tx_a[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 185      ; 205        ; 2        ; io_tx_a[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ; 206        ; 2        ; io_tx_a[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 187      ; 207        ; 2        ; io_tx_a[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 208        ; 2        ; io_tx_a[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 209        ; 2        ; io_tx_a[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ; 210        ; 2        ; io_tx_a[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 195      ; 211        ; 2        ; io_rx_a[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ; 212        ; 2        ; io_rx_a[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 197      ; 213        ; 2        ; io_rx_a[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 199      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 200      ; 222        ; 2        ; io_rx_a[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 223        ; 2        ; io_rx_a[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ; 224        ; 2        ; io_rx_a[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 203      ; 225        ; 2        ; io_rx_a[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ; 227        ; 2        ; io_rx_a[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 228        ; 2        ; io_rx_a[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 231        ; 2        ; io_rx_a[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 209      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 239        ; 2        ; io_rx_a[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 214      ; 240        ; 2        ; io_rx_b[0]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ; 241        ; 2        ; io_rx_b[1]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 216      ; 242        ; 2        ; io_rx_b[2]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ; 243        ; 2        ; io_rx_b[3]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 218      ; 244        ; 2        ; io_rx_b[4]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ; 245        ; 2        ; io_rx_b[5]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 220      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 247        ; 2        ; io_rx_b[6]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 248        ; 2        ; io_rx_b[7]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ; 249        ; 2        ; io_rx_b[8]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 225      ; 250        ; 2        ; io_rx_b[9]     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 226      ; 251        ; 2        ; io_rx_b[10]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ; 252        ; 2        ; io_rx_b[11]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 228      ; 253        ; 2        ; io_rx_b[12]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ;          ; VCCINT         ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 254        ; 2        ; io_rx_b[13]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 255        ; 2        ; io_rx_b[14]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 256        ; 2        ; io_rx_b[15]    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 257        ; 2        ; rx_b_b[11]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 258        ; 2        ; rx_b_b[10]     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 259        ; 2        ; rx_b_b[9]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ; 260        ; 2        ; rx_b_b[8]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 240      ; 261        ; 2        ; rx_b_b[7]      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                 ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                                                                              ; Library Name ;
+------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |usrp_std                                                  ; 8986 (16)   ; 4442         ; 65536       ; 16   ; 173  ; 0            ; 4544 (1)     ; 2213 (0)          ; 2229 (15)        ; 5061 (15)       ; 264 (0)    ; |usrp_std                                                                                                                                                                                        ; work         ;
;    |adc_interface:adc_interface|                           ; 980 (109)   ; 428          ; 0           ; 0    ; 0    ; 0            ; 552 (29)     ; 1 (0)             ; 427 (80)         ; 672 (0)         ; 55 (3)     ; |usrp_std|adc_interface:adc_interface                                                                                                                                                            ; work         ;
;       |rssi:rssi_block_0|                                  ; 111 (111)   ; 52           ; 0           ; 0    ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 52 (52)          ; 104 (104)       ; 12 (12)    ; |usrp_std|adc_interface:adc_interface|rssi:rssi_block_0                                                                                                                                          ; work         ;
;       |rssi:rssi_block_1|                                  ; 111 (111)   ; 52           ; 0           ; 0    ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 52 (52)          ; 104 (104)       ; 12 (12)    ; |usrp_std|adc_interface:adc_interface|rssi:rssi_block_1                                                                                                                                          ; work         ;
;       |rssi:rssi_block_2|                                  ; 111 (111)   ; 52           ; 0           ; 0    ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 52 (52)          ; 104 (104)       ; 12 (12)    ; |usrp_std|adc_interface:adc_interface|rssi:rssi_block_2                                                                                                                                          ; work         ;
;       |rssi:rssi_block_3|                                  ; 111 (111)   ; 52           ; 0           ; 0    ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 52 (52)          ; 104 (104)       ; 12 (12)    ; |usrp_std|adc_interface:adc_interface|rssi:rssi_block_3                                                                                                                                          ; work         ;
;       |rx_dcoffset:rx_dcoffset0|                           ; 103 (103)   ; 32           ; 0           ; 0    ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 32 (32)          ; 64 (64)         ; 1 (1)      ; |usrp_std|adc_interface:adc_interface|rx_dcoffset:rx_dcoffset0                                                                                                                                   ; work         ;
;       |rx_dcoffset:rx_dcoffset1|                           ; 103 (103)   ; 32           ; 0           ; 0    ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 32 (32)          ; 64 (64)         ; 1 (1)      ; |usrp_std|adc_interface:adc_interface|rx_dcoffset:rx_dcoffset1                                                                                                                                   ; work         ;
;       |rx_dcoffset:rx_dcoffset2|                           ; 103 (103)   ; 32           ; 0           ; 0    ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 32 (32)          ; 64 (64)         ; 1 (1)      ; |usrp_std|adc_interface:adc_interface|rx_dcoffset:rx_dcoffset2                                                                                                                                   ; work         ;
;       |rx_dcoffset:rx_dcoffset3|                           ; 103 (103)   ; 32           ; 0           ; 0    ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 32 (32)          ; 64 (64)         ; 1 (1)      ; |usrp_std|adc_interface:adc_interface|rx_dcoffset:rx_dcoffset3                                                                                                                                   ; work         ;
;       |setting_reg:sr_dco_en|                              ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 0 (0)      ; |usrp_std|adc_interface:adc_interface|setting_reg:sr_dco_en                                                                                                                                      ; work         ;
;       |setting_reg:sr_rxmux|                               ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |usrp_std|adc_interface:adc_interface|setting_reg:sr_rxmux                                                                                                                                       ; work         ;
;    |despreading:despread|                                  ; 5810 (65)   ; 2691         ; 0           ; 0    ; 0    ; 0            ; 3119 (0)     ; 2017 (32)         ; 674 (33)         ; 3497 (33)       ; 1 (0)      ; |usrp_std|despreading:despread                                                                                                                                                                   ; work         ;
;       |ComplexAbs:complexabs|                              ; 510 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 510 (0)      ; 0 (0)             ; 0 (0)            ; 252 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs                                                                                                                                             ; work         ;
;          |power2:power2i|                                  ; 255 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 0 (0)            ; 126 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2i                                                                                                                              ; work         ;
;             |altsquare:altsquare_component|                ; 255 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 0 (0)            ; 126 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component                                                                                                ; work         ;
;                |altsquare_ulc:auto_generated|              ; 255 (255)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (255)    ; 0 (0)             ; 0 (0)            ; 126 (126)       ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated                                                                   ; work         ;
;          |power2:power2q|                                  ; 255 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 0 (0)            ; 126 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2q                                                                                                                              ; work         ;
;             |altsquare:altsquare_component|                ; 255 (0)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (0)      ; 0 (0)             ; 0 (0)            ; 126 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2q|altsquare:altsquare_component                                                                                                ; work         ;
;                |altsquare_ulc:auto_generated|              ; 255 (255)   ; 0            ; 0           ; 0    ; 0    ; 0            ; 255 (255)    ; 0 (0)             ; 0 (0)            ; 126 (126)       ; 0 (0)      ; |usrp_std|despreading:despread|ComplexAbs:complexabs|power2:power2q|altsquare:altsquare_component|altsquare_ulc:auto_generated                                                                   ; work         ;
;       |FIR32:FIRi|                                         ; 2563 (1319) ; 1277         ; 0           ; 0    ; 0    ; 0            ; 1286 (138)   ; 976 (976)         ; 301 (205)        ; 1587 (343)      ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi                                                                                                                                                        ; work         ;
;          |mult_add:mult_add1|                              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add2|                              ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add3|                              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add4|                              ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 70 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 70 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 70 (70)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; 70 (70)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |padd:par_add|                                    ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 50 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|padd:par_add                                                                                                                                           ; work         ;
;             |parallel_add:parallel_add_component|          ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 50 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|padd:par_add|parallel_add:parallel_add_component                                                                                                       ; work         ;
;                |par_add_ace:auto_generated|                ; 50 (50)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; 50 (50)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRi|padd:par_add|parallel_add:parallel_add_component|par_add_ace:auto_generated                                                                            ; work         ;
;       |FIR32:FIRq|                                         ; 2563 (1319) ; 1277         ; 0           ; 0    ; 0    ; 0            ; 1286 (138)   ; 976 (976)         ; 301 (205)        ; 1587 (343)      ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq                                                                                                                                                        ; work         ;
;          |mult_add:mult_add1|                              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add1|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add2|                              ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 297 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 273 (0)      ; 0 (0)             ; 24 (0)           ; 297 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add2|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add3|                              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 293 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 269 (0)      ; 0 (0)             ; 24 (0)           ; 293 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 56 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; 56 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 56 (56)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; 56 (56)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add3|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |mult_add:mult_add4|                              ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4                                                                                                                                     ; work         ;
;             |altmult_add:ALTMULT_ADD_component|            ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component                                                                                                   ; work         ;
;                |mult_add_1b44:auto_generated|              ; 311 (0)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 287 (0)      ; 0 (0)             ; 24 (0)           ; 311 (0)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated                                                                      ; work         ;
;                   |alt_mac_mult:mac_mult1|                 ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1                                               ; work         ;
;                      |lpm_mult:mult|                       ; 54 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (0)       ; 0 (0)             ; 0 (0)            ; 54 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 54 (54)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 0 (0)            ; 54 (54)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult1|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult2|                 ; 70 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2                                               ; work         ;
;                      |lpm_mult:mult|                       ; 70 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 70 (70)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 0 (0)            ; 70 (70)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult2|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult3|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult3|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_mult:mac_mult4|                 ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4                                               ; work         ;
;                      |lpm_mult:mult|                       ; 58 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (0)       ; 0 (0)             ; 0 (0)            ; 58 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult                                 ; work         ;
;                         |mult_a261:auto_generated|         ; 58 (58)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 58 (58)      ; 0 (0)             ; 0 (0)            ; 58 (58)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_mult:mac_mult4|lpm_mult:mult|mult_a261:auto_generated        ; work         ;
;                   |alt_mac_out:mac_out5|                   ; 71 (0)      ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (0)           ; 71 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5                                                 ; work         ;
;                      |mac_out_9os:auto_generated|          ; 71 (24)     ; 24           ; 0           ; 0    ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 24 (24)          ; 71 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated                      ; work         ;
;                         |add_sub_t0g:add_sub1|             ; 23 (23)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub1 ; work         ;
;                         |add_sub_t0g:add_sub2|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|mult_add:mult_add4|altmult_add:ALTMULT_ADD_component|mult_add_1b44:auto_generated|alt_mac_out:mac_out5|mac_out_9os:auto_generated|add_sub_t0g:add_sub2 ; work         ;
;          |padd:par_add|                                    ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 50 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|padd:par_add                                                                                                                                           ; work         ;
;             |parallel_add:parallel_add_component|          ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 50 (0)          ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|padd:par_add|parallel_add:parallel_add_component                                                                                                       ; work         ;
;                |par_add_ace:auto_generated|                ; 50 (50)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; 50 (50)         ; 0 (0)      ; |usrp_std|despreading:despread|FIR32:FIRq|padd:par_add|parallel_add:parallel_add_component|par_add_ace:auto_generated                                                                            ; work         ;
;       |clock11:myclk|                                      ; 10 (10)     ; 6            ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; 5 (5)           ; 0 (0)      ; |usrp_std|despreading:despread|clock11:myclk                                                                                                                                                     ; work         ;
;       |peakfinder:peak|                                    ; 99 (99)     ; 66           ; 0           ; 0    ; 0    ; 0            ; 33 (33)      ; 33 (33)           ; 33 (33)          ; 33 (33)         ; 1 (1)      ; |usrp_std|despreading:despread|peakfinder:peak                                                                                                                                                   ; work         ;
;    |io_pins:io_pins|                                       ; 64 (64)     ; 64           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 64 (64)          ; 0 (0)           ; 0 (0)      ; |usrp_std|io_pins:io_pins                                                                                                                                                                        ; work         ;
;    |master_control:master_control|                         ; 538 (120)   ; 370          ; 0           ; 0    ; 0    ; 0            ; 168 (52)     ; 93 (2)            ; 277 (66)         ; 80 (0)          ; 144 (135)  ; |usrp_std|master_control:master_control                                                                                                                                                          ; work         ;
;       |atr_delay:atr_delay|                                ; 21 (21)     ; 15           ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 15 (15)          ; 12 (12)         ; 0 (0)      ; |usrp_std|master_control:master_control|atr_delay:atr_delay                                                                                                                                      ; work         ;
;       |clk_divider:clk_div_0|                              ; 27 (27)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; 15 (15)         ; 1 (1)      ; |usrp_std|master_control:master_control|clk_divider:clk_div_0                                                                                                                                    ; work         ;
;       |clk_divider:clk_div_1|                              ; 27 (27)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; 15 (15)         ; 1 (1)      ; |usrp_std|master_control:master_control|clk_divider:clk_div_1                                                                                                                                    ; work         ;
;       |clk_divider:clk_div_2|                              ; 27 (27)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; 15 (15)         ; 1 (1)      ; |usrp_std|master_control:master_control|clk_divider:clk_div_2                                                                                                                                    ; work         ;
;       |clk_divider:clk_div_3|                              ; 27 (27)     ; 9            ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 9 (9)            ; 15 (15)         ; 1 (1)      ; |usrp_std|master_control:master_control|clk_divider:clk_div_3                                                                                                                                    ; work         ;
;       |setting_reg:sr_atr_mask_0|                          ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_mask_0                                                                                                                                ; work         ;
;       |setting_reg:sr_atr_mask_1|                          ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_mask_1                                                                                                                                ; work         ;
;       |setting_reg:sr_atr_mask_2|                          ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_mask_2                                                                                                                                ; work         ;
;       |setting_reg:sr_atr_mask_3|                          ; 19 (19)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_mask_3                                                                                                                                ; work         ;
;       |setting_reg:sr_atr_rxval_0|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_rxval_0                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_rxval_1|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_rxval_1                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_rxval_2|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_rxval_2                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_rxval_3|                         ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_rxval_3                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_tx_delay|                        ; 13 (13)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 12 (12)           ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_tx_delay                                                                                                                              ; work         ;
;       |setting_reg:sr_atr_txval_0|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_txval_0                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_txval_1|                         ; 18 (18)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_txval_1                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_txval_2|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_txval_2                                                                                                                               ; work         ;
;       |setting_reg:sr_atr_txval_3|                         ; 17 (17)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_atr_txval_3                                                                                                                               ; work         ;
;       |setting_reg:sr_debugen|                             ; 5 (5)       ; 4            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0 (0)           ; 1 (1)      ; |usrp_std|master_control:master_control|setting_reg:sr_debugen                                                                                                                                   ; work         ;
;       |setting_reg:sr_mstr_ctrl|                           ; 5 (5)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_mstr_ctrl                                                                                                                                 ; work         ;
;       |setting_reg:sr_rxaref|                              ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_rxaref                                                                                                                                    ; work         ;
;       |setting_reg:sr_rxbref|                              ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_rxbref                                                                                                                                    ; work         ;
;       |setting_reg:sr_txaref|                              ; 10 (10)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0 (0)           ; 1 (1)      ; |usrp_std|master_control:master_control|setting_reg:sr_txaref                                                                                                                                    ; work         ;
;       |setting_reg:sr_txbref|                              ; 9 (9)       ; 8            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |usrp_std|master_control:master_control|setting_reg:sr_txbref                                                                                                                                    ; work         ;
;       |strobe_gen:decim_strobe_gen|                        ; 18 (18)     ; 8            ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; 8 (8)           ; 1 (1)      ; |usrp_std|master_control:master_control|strobe_gen:decim_strobe_gen                                                                                                                              ; work         ;
;    |rx_buffer:rx_buffer|                                   ; 298 (150)   ; 130          ; 65536       ; 16   ; 0    ; 0            ; 168 (136)    ; 37 (0)            ; 93 (14)          ; 80 (29)         ; 53 (40)    ; |usrp_std|rx_buffer:rx_buffer                                                                                                                                                                    ; work         ;
;       |fifo_4k:rxfifo|                                     ; 140 (0)     ; 111          ; 65536       ; 16   ; 0    ; 0            ; 29 (0)       ; 37 (0)            ; 74 (0)           ; 51 (0)          ; 13 (0)     ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo                                                                                                                                                     ; work         ;
;          |fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component| ; 140 (41)    ; 111          ; 65536       ; 16   ; 0    ; 0            ; 29 (17)      ; 37 (23)           ; 74 (1)           ; 51 (0)          ; 13 (12)    ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component                                                                                                     ; work         ;
;             |fifo_4k_a_gray2bin_9m4:rs_dgwp_gray2bin|      ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 1 (1)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_a_gray2bin_9m4:rs_dgwp_gray2bin                                                             ; work         ;
;             |fifo_4k_a_graycounter_3r6:rdptr_g1p|          ; 13 (13)     ; 13           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_a_graycounter_3r6:rdptr_g1p                                                                 ; work         ;
;             |fifo_4k_a_graycounter_3r6:wrptr_g1p|          ; 13 (13)     ; 13           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_a_graycounter_3r6:wrptr_g1p                                                                 ; work         ;
;             |fifo_4k_a_graycounter_826:rdptr_g|            ; 13 (13)     ; 13           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; 13 (13)         ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_a_graycounter_826:rdptr_g                                                                   ; work         ;
;             |fifo_4k_add_sub_b18:rdusedw_sub|              ; 12 (12)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; 12 (12)         ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_add_sub_b18:rdusedw_sub                                                                     ; work         ;
;             |fifo_4k_alt_synch_pipe_em2:rs_dgwp|           ; 12 (0)      ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (0)             ; 7 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_alt_synch_pipe_em2:rs_dgwp                                                                  ; work         ;
;                |fifo_4k_dffpipe_em2:dffpipe5|              ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_alt_synch_pipe_em2:rs_dgwp|fifo_4k_dffpipe_em2:dffpipe5                                     ; work         ;
;             |fifo_4k_alt_synch_pipe_em2:ws_dgrp|           ; 12 (0)      ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 6 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_alt_synch_pipe_em2:ws_dgrp                                                                  ; work         ;
;                |fifo_4k_dffpipe_em2:dffpipe5|              ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_alt_synch_pipe_em2:ws_dgrp|fifo_4k_dffpipe_em2:dffpipe5                                     ; work         ;
;             |fifo_4k_altsyncram_8pl:fifo_ram|              ; 0 (0)       ; 0            ; 65536       ; 16   ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_altsyncram_8pl:fifo_ram                                                                     ; work         ;
;             |fifo_4k_dffpipe_bb3:rs_brp|                   ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_dffpipe_bb3:rs_brp                                                                          ; work         ;
;             |fifo_4k_dffpipe_bb3:rs_bwp|                   ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_dffpipe_bb3:rs_bwp                                                                          ; work         ;
;       |setting_reg:sr_rxformat|                            ; 8 (8)       ; 5            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_buffer:rx_buffer|setting_reg:sr_rxformat                                                                                                                                            ; work         ;
;    |rx_chain:rx_chain_0|                                   ; 1051 (0)    ; 692          ; 0           ; 0    ; 0    ; 0            ; 359 (0)      ; 64 (0)            ; 628 (0)          ; 709 (0)         ; 1 (0)      ; |usrp_std|rx_chain:rx_chain_0                                                                                                                                                                    ; work         ;
;       |cordic:rx_cordic|                                   ; 976 (52)    ; 628          ; 0           ; 0    ; 0    ; 0            ; 348 (3)      ; 32 (14)           ; 596 (35)         ; 673 (34)        ; 1 (1)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic                                                                                                                                                   ; work         ;
;          |cordic_stage:cordic_stage0|                      ; 51 (51)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 38 (38)          ; 38 (38)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage0                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage10|                     ; 70 (70)     ; 37           ; 0           ; 0    ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 37 (37)          ; 54 (54)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage10                                                                                                                       ; work         ;
;          |cordic_stage:cordic_stage11|                     ; 50 (50)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 32 (32)          ; 36 (36)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage11                                                                                                                       ; work         ;
;          |cordic_stage:cordic_stage1|                      ; 101 (101)   ; 51           ; 0           ; 0    ; 0    ; 0            ; 50 (50)      ; 2 (2)             ; 49 (49)          ; 64 (64)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage1                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage2|                      ; 85 (85)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage2                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage3|                      ; 83 (83)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage3                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage4|                      ; 81 (81)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage4                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage5|                      ; 93 (93)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 42 (42)      ; 1 (1)             ; 50 (50)          ; 65 (65)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage5                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage6|                      ; 77 (77)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage6                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage7|                      ; 75 (75)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage7                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage8|                      ; 73 (73)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 51 (51)          ; 53 (53)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage8                                                                                                                        ; work         ;
;          |cordic_stage:cordic_stage9|                      ; 85 (85)     ; 51           ; 0           ; 0    ; 0    ; 0            ; 34 (34)      ; 2 (2)             ; 49 (49)          ; 64 (64)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage9                                                                                                                        ; work         ;
;       |phase_acc:rx_phase_acc|                             ; 75 (40)     ; 64           ; 0           ; 0    ; 0    ; 0            ; 11 (8)       ; 32 (0)            ; 32 (32)          ; 36 (36)         ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|phase_acc:rx_phase_acc                                                                                                                                             ; work         ;
;          |setting_reg:sr_rxfreq0|                          ; 35 (35)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 32 (32)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |usrp_std|rx_chain:rx_chain_0|phase_acc:rx_phase_acc|setting_reg:sr_rxfreq0                                                                                                                      ; work         ;
;    |serial_io:serial_io|                                   ; 226 (226)   ; 50           ; 0           ; 0    ; 0    ; 0            ; 176 (176)    ; 1 (1)             ; 49 (49)          ; 8 (8)           ; 10 (10)    ; |usrp_std|serial_io:serial_io                                                                                                                                                                    ; work         ;
;    |setting_reg:sr_misc|                                   ; 3 (3)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |usrp_std|setting_reg:sr_misc                                                                                                                                                                    ; work         ;
+------------------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; SDO            ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[0]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[1]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[2]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[3]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[4]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[5]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[6]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[7]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[8]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[9]     ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[10]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[11]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[12]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[13]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[14]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; usbdata[15]    ; Bidir    ; OFF           ; OFF           ; --                    ; --  ;
; io_tx_a[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_a[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_tx_b[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_a[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[0]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[1]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[2]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[3]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[4]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[5]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[6]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[7]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[8]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[9]     ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[10]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[11]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[12]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[13]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[14]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; io_rx_b[15]    ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; MYSTERY_SIGNAL ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_2          ; Output   ; --            ; --            ; --                    ; --  ;
; FX2_3          ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_a[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[11]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[12]       ; Output   ; --            ; --            ; --                    ; --  ;
; tx_b[13]       ; Output   ; --            ; --            ; --                    ; --  ;
; TXSYNC_A       ; Output   ; --            ; --            ; --                    ; --  ;
; TXSYNC_B       ; Output   ; --            ; --            ; --                    ; --  ;
; usbctl[0]      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usbrdy[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; usbrdy[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; master_clk     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; FX2_1          ; Input    ; ON            ; ON            ; --                    ; --  ;
; usbclk         ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; usbctl[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; usbctl[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; SCLK           ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SEN_FPGA       ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; SDI            ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[0]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[1]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[2]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[3]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[4]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[5]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[6]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[7]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[8]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[9]      ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[10]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_a[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_b[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_a_a[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; rx_b_b[11]     ; Input    ; ON            ; ON            ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; SDO                                                     ;                   ;         ;
; usbdata[0]                                              ;                   ;         ;
; usbdata[1]                                              ;                   ;         ;
; usbdata[2]                                              ;                   ;         ;
; usbdata[3]                                              ;                   ;         ;
; usbdata[4]                                              ;                   ;         ;
; usbdata[5]                                              ;                   ;         ;
; usbdata[6]                                              ;                   ;         ;
; usbdata[7]                                              ;                   ;         ;
; usbdata[8]                                              ;                   ;         ;
; usbdata[9]                                              ;                   ;         ;
; usbdata[10]                                             ;                   ;         ;
; usbdata[11]                                             ;                   ;         ;
; usbdata[12]                                             ;                   ;         ;
; usbdata[13]                                             ;                   ;         ;
; usbdata[14]                                             ;                   ;         ;
; usbdata[15]                                             ;                   ;         ;
; io_tx_a[0]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4881             ; 0                 ; ON      ;
; io_tx_a[1]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4869             ; 0                 ; ON      ;
; io_tx_a[2]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4875             ; 1                 ; ON      ;
; io_tx_a[3]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4853             ; 0                 ; ON      ;
; io_tx_a[4]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4887             ; 1                 ; ON      ;
; io_tx_a[5]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4893             ; 0                 ; ON      ;
; io_tx_a[6]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4911             ; 0                 ; ON      ;
; io_tx_a[7]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4899             ; 1                 ; ON      ;
; io_tx_a[8]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4905             ; 0                 ; ON      ;
; io_tx_a[9]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4977             ; 0                 ; ON      ;
; io_tx_a[10]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4989             ; 1                 ; ON      ;
; io_tx_a[11]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5001             ; 0                 ; ON      ;
; io_tx_a[12]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5013             ; 1                 ; ON      ;
; io_tx_a[13]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5025             ; 0                 ; ON      ;
; io_tx_a[14]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5037             ; 1                 ; ON      ;
; io_tx_a[15]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5043             ; 1                 ; ON      ;
; io_tx_b[0]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4879             ; 1                 ; ON      ;
; io_tx_b[1]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4867             ; 1                 ; ON      ;
; io_tx_b[2]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_addr[1]               ; 0                 ; ON      ;
; io_tx_b[3]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_addr[2]               ; 1                 ; ON      ;
; io_tx_b[4]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4885             ; 0                 ; ON      ;
; io_tx_b[5]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4891             ; 1                 ; ON      ;
; io_tx_b[6]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4909             ; 0                 ; ON      ;
; io_tx_b[7]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4897             ; 1                 ; ON      ;
; io_tx_b[8]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4903             ; 0                 ; ON      ;
; io_tx_b[9]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4975             ; 1                 ; ON      ;
; io_tx_b[10]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4987             ; 0                 ; ON      ;
; io_tx_b[11]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4999             ; 0                 ; ON      ;
; io_tx_b[12]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5011             ; 1                 ; ON      ;
; io_tx_b[13]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5023             ; 0                 ; ON      ;
; io_tx_b[14]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5035             ; 0                 ; ON      ;
; io_tx_b[15]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5041             ; 1                 ; ON      ;
; io_rx_a[0]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4923             ; 1                 ; ON      ;
; io_rx_a[1]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4929             ; 1                 ; ON      ;
; io_rx_a[2]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4935             ; 0                 ; ON      ;
; io_rx_a[3]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4941             ; 0                 ; ON      ;
; io_rx_a[4]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4947             ; 0                 ; ON      ;
; io_rx_a[5]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4953             ; 1                 ; ON      ;
; io_rx_a[6]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4959             ; 1                 ; ON      ;
; io_rx_a[7]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4965             ; 0                 ; ON      ;
; io_rx_a[8]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4971             ; 0                 ; ON      ;
; io_rx_a[9]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4983             ; 0                 ; ON      ;
; io_rx_a[10]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4995             ; 0                 ; ON      ;
; io_rx_a[11]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5007             ; 0                 ; ON      ;
; io_rx_a[12]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5019             ; 0                 ; ON      ;
; io_rx_a[13]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5031             ; 0                 ; ON      ;
; io_rx_a[14]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4917             ; 0                 ; ON      ;
; io_rx_a[15]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data[31]~4863         ; 1                 ; ON      ;
; io_rx_b[0]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4921             ; 0                 ; ON      ;
; io_rx_b[1]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4927             ; 1                 ; ON      ;
; io_rx_b[2]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4933             ; 0                 ; ON      ;
; io_rx_b[3]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4939             ; 1                 ; ON      ;
; io_rx_b[4]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4945             ; 0                 ; ON      ;
; io_rx_b[5]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4951             ; 0                 ; ON      ;
; io_rx_b[6]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4957             ; 0                 ; ON      ;
; io_rx_b[7]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4963             ; 0                 ; ON      ;
; io_rx_b[8]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4969             ; 1                 ; ON      ;
; io_rx_b[9]                                              ;                   ;         ;
;      - serial_io:serial_io|serial_data~4981             ; 0                 ; ON      ;
; io_rx_b[10]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4993             ; 1                 ; ON      ;
; io_rx_b[11]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5005             ; 1                 ; ON      ;
; io_rx_b[12]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5017             ; 1                 ; ON      ;
; io_rx_b[13]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~5029             ; 0                 ; ON      ;
; io_rx_b[14]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data~4915             ; 0                 ; ON      ;
; io_rx_b[15]                                             ;                   ;         ;
;      - serial_io:serial_io|serial_data[31]~4862         ; 0                 ; ON      ;
; usbctl[0]                                               ;                   ;         ;
; master_clk                                              ;                   ;         ;
; FX2_1                                                   ;                   ;         ;
;      - rx_buffer:rx_buffer|debugbus[1]                  ; 0                 ; ON      ;
; usbclk                                                  ;                   ;         ;
; usbctl[2]                                               ;                   ;         ;
;      - usbdata[15]                                      ; 1                 ; ON      ;
;      - usbdata[14]                                      ; 1                 ; ON      ;
;      - usbdata[13]                                      ; 1                 ; ON      ;
;      - usbdata[12]                                      ; 1                 ; ON      ;
;      - usbdata[11]                                      ; 1                 ; ON      ;
;      - usbdata[10]                                      ; 1                 ; ON      ;
;      - usbdata[9]                                       ; 1                 ; ON      ;
;      - usbdata[8]                                       ; 1                 ; ON      ;
;      - usbdata[7]                                       ; 1                 ; ON      ;
;      - usbdata[6]                                       ; 1                 ; ON      ;
;      - usbdata[5]                                       ; 1                 ; ON      ;
;      - usbdata[4]                                       ; 1                 ; ON      ;
;      - usbdata[3]                                       ; 1                 ; ON      ;
;      - usbdata[2]                                       ; 1                 ; ON      ;
;      - usbdata[1]                                       ; 1                 ; ON      ;
;      - usbdata[0]                                       ; 1                 ; ON      ;
; usbctl[1]                                               ;                   ;         ;
;      - master_control:master_control|reg_0[0]~4044      ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[8]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|comb~1                       ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[7]                ; 1                 ; ON      ;
;      - master_control:master_control|rx_reset_bus_sync2 ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[6]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[5]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[4]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[3]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[2]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[1]                ; 1                 ; ON      ;
;      - rx_buffer:rx_buffer|read_count[0]                ; 1                 ; ON      ;
; SCLK                                                    ;                   ;         ;
; SEN_FPGA                                                ;                   ;         ;
; SDI                                                     ;                   ;         ;
;      - serial_io:serial_io|serial_data~4883             ; 0                 ; ON      ;
;      - serial_io:serial_io|serial_addr[0]               ; 0                 ; ON      ;
; rx_a_b[0]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[0]              ; 1                 ; ON      ;
; rx_b_a[0]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[0]              ; 0                 ; ON      ;
; rx_a_a[0]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[0]              ; 0                 ; ON      ;
; rx_b_b[0]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[0]              ; 0                 ; ON      ;
; rx_b_a[1]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[1]              ; 0                 ; ON      ;
; rx_a_b[1]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[1]              ; 1                 ; ON      ;
; rx_a_a[1]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[1]              ; 1                 ; ON      ;
; rx_b_b[1]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[1]              ; 1                 ; ON      ;
; rx_a_b[2]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[2]              ; 1                 ; ON      ;
; rx_b_a[2]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[2]              ; 1                 ; ON      ;
; rx_a_a[2]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[2]              ; 0                 ; ON      ;
; rx_b_b[2]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[2]              ; 0                 ; ON      ;
; rx_b_a[3]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[3]              ; 0                 ; ON      ;
; rx_a_b[3]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[3]              ; 0                 ; ON      ;
; rx_a_a[3]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[3]              ; 1                 ; ON      ;
; rx_b_b[3]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[3]              ; 0                 ; ON      ;
; rx_a_b[4]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[4]              ; 1                 ; ON      ;
; rx_b_a[4]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[4]              ; 0                 ; ON      ;
; rx_a_a[4]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[4]              ; 0                 ; ON      ;
; rx_b_b[4]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[4]              ; 1                 ; ON      ;
; rx_b_a[5]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[5]              ; 1                 ; ON      ;
; rx_a_b[5]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[5]              ; 0                 ; ON      ;
; rx_a_a[5]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[5]              ; 1                 ; ON      ;
; rx_b_b[5]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[5]              ; 0                 ; ON      ;
; rx_a_b[6]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[6]              ; 0                 ; ON      ;
; rx_b_a[6]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[6]              ; 0                 ; ON      ;
; rx_a_a[6]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[6]              ; 0                 ; ON      ;
; rx_b_b[6]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[6]              ; 1                 ; ON      ;
; rx_b_a[7]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[7]              ; 0                 ; ON      ;
; rx_a_b[7]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[7]              ; 1                 ; ON      ;
; rx_a_a[7]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[7]              ; 0                 ; ON      ;
; rx_b_b[7]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[7]              ; 0                 ; ON      ;
; rx_a_b[8]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[8]              ; 1                 ; ON      ;
; rx_b_a[8]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[8]              ; 1                 ; ON      ;
; rx_a_a[8]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[8]              ; 1                 ; ON      ;
; rx_b_b[8]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[8]              ; 0                 ; ON      ;
; rx_b_a[9]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc1[9]              ; 1                 ; ON      ;
; rx_a_b[9]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc2[9]              ; 0                 ; ON      ;
; rx_a_a[9]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc0[9]              ; 0                 ; ON      ;
; rx_b_b[9]                                               ;                   ;         ;
;      - adc_interface:adc_interface|adc3[9]              ; 0                 ; ON      ;
; rx_a_b[10]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc2[10]             ; 1                 ; ON      ;
; rx_b_a[10]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc1[10]             ; 1                 ; ON      ;
; rx_a_a[10]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc0[10]             ; 0                 ; ON      ;
; rx_b_b[10]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc3[10]             ; 0                 ; ON      ;
; rx_b_a[11]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc1[11]             ; 0                 ; ON      ;
; rx_a_b[11]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc2[11]             ; 1                 ; ON      ;
; rx_a_a[11]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc0[11]             ; 1                 ; ON      ;
; rx_b_b[11]                                              ;                   ;         ;
;      - adc_interface:adc_interface|adc3[11]             ; 1                 ; ON      ;
+---------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; Name                                                                                       ; Location      ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+
; SCLK                                                                                       ; PIN_29        ; 48      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ;
; SEN_FPGA                                                                                   ; PIN_153       ; 14      ; Async. clear              ; yes    ; Global Clock         ; GCLK6            ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset0|integrator[23]~3104                   ; LC_X44_Y6_N1  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset1|integrator[19]~3104                   ; LC_X39_Y3_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset2|integrator[29]~3104                   ; LC_X3_Y6_N6   ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset3|integrator[16]~3104                   ; LC_X2_Y23_N7  ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|setting_reg:sr_dco_en|out[0]~1010                              ; LC_X24_Y22_N8 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|setting_reg:sr_rxmux|out[0]~8235                               ; LC_X24_Y21_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; adc_interface:adc_interface|setting_reg:sr_rxmux|out[3]                                    ; LC_X26_Y12_N4 ; 16      ; Sync. clear               ; no     ; --                   ; --               ;
; debug_counter[5]~183                                                                       ; LC_X15_Y19_N9 ; 23      ; Sync. clear               ; no     ; --                   ; --               ;
; despreading:despread|clock11:myclk|counter[0]~401                                          ; LC_X25_Y19_N8 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; despreading:despread|peakfinder:peak|max_datai[0]~154                                      ; LC_X12_Y19_N6 ; 65      ; Clock enable              ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[0]                                                                 ; LC_X26_Y22_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[10]                                                                ; LC_X27_Y26_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[11]                                                                ; LC_X25_Y25_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[12]                                                                ; LC_X28_Y25_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[13]                                                                ; LC_X26_Y24_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[14]                                                                ; LC_X26_Y25_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[15]                                                                ; LC_X25_Y26_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[1]                                                                 ; LC_X26_Y21_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[2]                                                                 ; LC_X25_Y23_N1 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[3]                                                                 ; LC_X27_Y24_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[4]                                                                 ; LC_X25_Y24_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[5]                                                                 ; LC_X28_Y26_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[6]                                                                 ; LC_X27_Y23_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[7]                                                                 ; LC_X26_Y23_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[8]                                                                 ; LC_X26_Y26_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_0_oe[9]                                                                 ; LC_X27_Y25_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[0]                                                                 ; LC_X26_Y22_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[10]                                                                ; LC_X27_Y26_N5 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[11]                                                                ; LC_X25_Y25_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[12]                                                                ; LC_X28_Y25_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[13]                                                                ; LC_X26_Y24_N5 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[14]                                                                ; LC_X26_Y25_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[15]                                                                ; LC_X25_Y26_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[1]                                                                 ; LC_X26_Y21_N5 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[2]                                                                 ; LC_X25_Y23_N7 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[3]                                                                 ; LC_X27_Y24_N5 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[4]                                                                 ; LC_X25_Y24_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[5]                                                                 ; LC_X28_Y26_N7 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[6]                                                                 ; LC_X27_Y23_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[7]                                                                 ; LC_X26_Y23_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[8]                                                                 ; LC_X26_Y26_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_1_oe[9]                                                                 ; LC_X27_Y25_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[0]                                                                 ; LC_X26_Y22_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[10]                                                                ; LC_X27_Y26_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[11]                                                                ; LC_X25_Y25_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[12]                                                                ; LC_X28_Y25_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[13]                                                                ; LC_X26_Y24_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[14]                                                                ; LC_X26_Y25_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[15]                                                                ; LC_X25_Y26_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[1]                                                                 ; LC_X26_Y21_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[2]                                                                 ; LC_X25_Y23_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[3]                                                                 ; LC_X27_Y24_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[4]                                                                 ; LC_X25_Y24_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[5]                                                                 ; LC_X28_Y26_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[6]                                                                 ; LC_X27_Y23_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[7]                                                                 ; LC_X26_Y23_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[8]                                                                 ; LC_X26_Y26_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_2_oe[9]                                                                 ; LC_X27_Y25_N8 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[0]                                                                 ; LC_X26_Y22_N1 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[10]                                                                ; LC_X27_Y26_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[11]                                                                ; LC_X25_Y25_N5 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[12]                                                                ; LC_X28_Y25_N0 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[13]                                                                ; LC_X26_Y24_N3 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[14]                                                                ; LC_X26_Y25_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[15]                                                                ; LC_X25_Y26_N8 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[1]                                                                 ; LC_X26_Y21_N8 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[2]                                                                 ; LC_X25_Y23_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[3]                                                                 ; LC_X27_Y24_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[4]                                                                 ; LC_X25_Y24_N1 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[5]                                                                 ; LC_X28_Y26_N2 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[6]                                                                 ; LC_X27_Y23_N4 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[7]                                                                 ; LC_X26_Y23_N9 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[8]                                                                 ; LC_X26_Y26_N6 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; io_pins:io_pins|io_3_oe[9]                                                                 ; LC_X27_Y25_N7 ; 2       ; Output enable             ; no     ; --                   ; --               ;
; master_clk                                                                                 ; PIN_152       ; 4335    ; Clock                     ; yes    ; Global Clock         ; GCLK7            ;
; master_control:master_control|atr_delay:atr_delay|count[5]~663                             ; LC_X5_Y4_N7   ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|atr_delay:atr_delay|state.0010                               ; LC_X6_Y4_N2   ; 14      ; Sync. load                ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_mask_0|always0~0                          ; LC_X25_Y22_N3 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_mask_1|always0~0                          ; LC_X24_Y22_N4 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_mask_2|always0~0                          ; LC_X24_Y21_N8 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_mask_3|always0~0                          ; LC_X25_Y22_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_rxval_0|always0~0                         ; LC_X24_Y21_N4 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_rxval_1|always0~0                         ; LC_X25_Y22_N0 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_rxval_2|always0~0                         ; LC_X25_Y22_N5 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_rxval_3|always0~0                         ; LC_X24_Y22_N6 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_tx_delay|always0~0                        ; LC_X24_Y21_N1 ; 12      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_txval_0|always0~0                         ; LC_X25_Y22_N8 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_txval_1|always0~0                         ; LC_X25_Y22_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_txval_2|always0~0                         ; LC_X24_Y22_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_atr_txval_3|always0~0                         ; LC_X24_Y21_N7 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_debugen|out[1]~497                            ; LC_X23_Y21_N9 ; 4       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_mstr_ctrl|always0~0                           ; LC_X23_Y21_N8 ; 3       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_mstr_ctrl|out[2]                              ; LC_X25_Y21_N4 ; 50      ; Async. clear, Sync. clear ; yes    ; Global Clock         ; GCLK3            ;
; master_control:master_control|setting_reg:sr_mstr_ctrl|out[3]                              ; LC_X23_Y21_N9 ; 496     ; Async. clear, Sync. clear ; yes    ; Global Clock         ; GCLK0            ;
; master_control:master_control|setting_reg:sr_rxaref|out[6]~988                             ; LC_X25_Y21_N0 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_rxbref|out[6]~986                             ; LC_X25_Y21_N2 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_txaref|out[7]~1051                            ; LC_X25_Y21_N4 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|setting_reg:sr_txbref|out[7]~988                             ; LC_X25_Y21_N1 ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; master_control:master_control|strobe_gen:decim_strobe_gen|strobe~0                         ; LC_X25_Y19_N3 ; 2623    ; Clock enable              ; no     ; --                   ; --               ;
; rx_buffer:rx_buffer|always2~4                                                              ; LC_X28_Y24_N6 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|comb~36 ; LC_X30_Y22_N1 ; 16      ; Clock enable              ; no     ; --                   ; --               ;
; rx_buffer:rx_buffer|read_count[8]~1123                                                     ; LC_X47_Y4_N5  ; 8       ; Clock enable              ; no     ; --                   ; --               ;
; rx_buffer:rx_buffer|setting_reg:sr_rxformat|out[8]~467                                     ; LC_X25_Y21_N9 ; 5       ; Clock enable              ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage0|zo[14]                     ; LC_X44_Y18_N1 ; 50      ; Sync. load                ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage4|zo[14]                     ; LC_X51_Y8_N7  ; 43      ; Sync. load                ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage8|zo[14]                     ; LC_X47_Y7_N7  ; 34      ; Sync. load                ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|cordic:rx_cordic|z0[14]                                                ; LC_X27_Y17_N8 ; 38      ; Invert A, Sync. load      ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|always0~0                                       ; LC_X25_Y21_N8 ; 33      ; Sync. load                ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[26]~8886                                  ; LC_X24_Y23_N4 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|setting_reg:sr_rxfreq0|always0~0                ; LC_X25_Y21_N5 ; 32      ; Clock enable              ; no     ; --                   ; --               ;
; serial_io:serial_io|is_read                                                                ; LC_X3_Y18_N6  ; 3       ; Output enable             ; no     ; --                   ; --               ;
; serial_io:serial_io|serial_addr[6]~1101                                                    ; LC_X13_Y18_N5 ; 7       ; Clock enable              ; no     ; --                   ; --               ;
; serial_io:serial_io|serial_data[2]~5047                                                    ; LC_X13_Y18_N0 ; 31      ; Clock enable              ; no     ; --                   ; --               ;
; setting_reg:sr_misc|out[0]~947                                                             ; LC_X23_Y21_N2 ; 2       ; Clock enable              ; no     ; --                   ; --               ;
; usbclk                                                                                     ; PIN_28        ; 92      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ;
; usbctl[2]                                                                                  ; PIN_105       ; 16      ; Output enable             ; no     ; --                   ; --               ;
+--------------------------------------------------------------------------------------------+---------------+---------+---------------------------+--------+----------------------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                       ;
+---------------------------------------------------------------+---------------+---------+----------------------+------------------+
; Name                                                          ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ;
+---------------------------------------------------------------+---------------+---------+----------------------+------------------+
; SCLK                                                          ; PIN_29        ; 48      ; Global Clock         ; GCLK1            ;
; SEN_FPGA                                                      ; PIN_153       ; 14      ; Global Clock         ; GCLK6            ;
; master_clk                                                    ; PIN_152       ; 4335    ; Global Clock         ; GCLK7            ;
; master_control:master_control|setting_reg:sr_mstr_ctrl|out[2] ; LC_X25_Y21_N4 ; 50      ; Global Clock         ; GCLK3            ;
; master_control:master_control|setting_reg:sr_mstr_ctrl|out[3] ; LC_X23_Y21_N9 ; 496     ; Global Clock         ; GCLK0            ;
; usbclk                                                        ; PIN_28        ; 92      ; Global Clock         ; GCLK2            ;
+---------------------------------------------------------------+---------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; master_control:master_control|strobe_gen:decim_strobe_gen|strobe~0          ; 2623    ;
; serial_io:serial_io|serial_data[16]~4847                                    ; 78      ;
; serial_io:serial_io|serial_data[16]~4848                                    ; 77      ;
; master_control:master_control|atr_delay:atr_delay|state.1000                ; 66      ;
; despreading:despread|peakfinder:peak|max_datai[0]~154                       ; 65      ;
; rx_buffer:rx_buffer|store_next[3]                                           ; 61      ;
; serial_io:serial_io|serial_addr[1]                                          ; 52      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage0|zo[14]      ; 51      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage1|zo[14]      ; 47      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage2|zo[14]      ; 45      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage4|zo[14]      ; 44      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage3|zo[14]      ; 43      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|z0[14]                                 ; 39      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage5|zo[14]      ; 39      ;
; rx_buffer:rx_buffer|Add3~2956                                               ; 37      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage6|zo[14]      ; 37      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage7|zo[14]      ; 35      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage8|zo[14]      ; 35      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|y0~273                                 ; 34      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset3|always0~0              ; 33      ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|always0~0                        ; 33      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset0|always0~0              ; 33      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset2|always0~0              ; 33      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset1|always0~0              ; 33      ;
; serial_io:serial_io|serial_addr[0]                                          ; 33      ;
; serial_io:serial_io|serial_addr[2]                                          ; 33      ;
; rx_chain:rx_chain_0|cordic:rx_cordic|cordic_stage:cordic_stage9|zo[14]      ; 33      ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|setting_reg:sr_rxfreq0|always0~0 ; 32      ;
; rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[26]~8886                   ; 32      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset3|integrator[16]~3104    ; 32      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset0|integrator[23]~3104    ; 32      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset2|integrator[29]~3104    ; 32      ;
; adc_interface:adc_interface|rx_dcoffset:rx_dcoffset1|integrator[19]~3104    ; 32      ;
; setting_reg:sr_misc|out[1]                                                  ; 32      ;
; serial_io:serial_io|serial_data[2]                                          ; 32      ;
; serial_io:serial_io|serial_data[1]                                          ; 32      ;
; serial_io:serial_io|serial_data[3]                                          ; 32      ;
; serial_io:serial_io|serial_data[2]~5047                                     ; 31      ;
; serial_io:serial_io|serial_data[16]~4856                                    ; 31      ;
; serial_io:serial_io|serial_data[16]~4851                                    ; 31      ;
; serial_io:serial_io|serial_data[16]~4850                                    ; 31      ;
; serial_io:serial_io|serial_addr[4]                                          ; 31      ;
; master_control:master_control|setting_reg:sr_rxaref|always0~12              ; 31      ;
; serial_io:serial_io|serial_data[0]                                          ; 31      ;
; rx_buffer:rx_buffer|always2~4                                               ; 31      ;
; serial_io:serial_io|serial_data[6]                                          ; 30      ;
; serial_io:serial_io|serial_data[7]                                          ; 30      ;
; serial_io:serial_io|serial_data[5]                                          ; 30      ;
; serial_io:serial_io|serial_data[4]                                          ; 30      ;
; rx_buffer:rx_buffer|store_next[1]                                           ; 30      ;
+-----------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                          ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rx_buffer:rx_buffer|fifo_4k:rxfifo|fifo_4k_dcfifo_6cq:fifo_4k_dcfifo_6cq_component|fifo_4k_altsyncram_8pl:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 16           ; 4096         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 65536 ; 4096                        ; 16                          ; 4096                        ; 16                          ; 65536               ; 16   ; None ; M4K_X33_Y21, M4K_X33_Y17, M4K_X33_Y18, M4K_X33_Y20, M4K_X33_Y24, M4K_X33_Y23, M4K_X19_Y17, M4K_X19_Y16, M4K_X19_Y18, M4K_X19_Y25, M4K_X19_Y19, M4K_X19_Y24, M4K_X19_Y23, M4K_X19_Y20, M4K_X19_Y22, M4K_X19_Y21 ;
+-------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; C4s                        ; 9,128 / 30,600 ( 30 % )  ;
; Direct links               ; 1,852 / 43,552 ( 4 % )   ;
; Global clocks              ; 6 / 8 ( 75 % )           ;
; LAB clocks                 ; 98 / 312 ( 31 % )        ;
; LUT chains                 ; 77 / 10,854 ( < 1 % )    ;
; Local interconnects        ; 11,433 / 43,552 ( 26 % ) ;
; M4K buffers                ; 16 / 1,872 ( < 1 % )     ;
; R4s                        ; 9,226 / 28,560 ( 32 % )  ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+--------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 8.61) ; Number of LABs  (Total = 1044) ;
+--------------------------------------------+--------------------------------+
; 1                                          ; 11                             ;
; 2                                          ; 10                             ;
; 3                                          ; 4                              ;
; 4                                          ; 3                              ;
; 5                                          ; 71                             ;
; 6                                          ; 48                             ;
; 7                                          ; 70                             ;
; 8                                          ; 161                            ;
; 9                                          ; 150                            ;
; 10                                         ; 516                            ;
+--------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 1.11) ; Number of LABs  (Total = 1044) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 30                             ;
; 1 Clock                            ; 603                            ;
; 1 Clock enable                     ; 416                            ;
; 1 Invert A                         ; 4                              ;
; 1 Sync. clear                      ; 53                             ;
; 1 Sync. load                       ; 9                              ;
; 2 Clock enables                    ; 35                             ;
; 2 Clocks                           ; 7                              ;
+------------------------------------+--------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+---------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 8.62) ; Number of LABs  (Total = 1044) ;
+---------------------------------------------+--------------------------------+
; 0                                           ; 4                              ;
; 1                                           ; 10                             ;
; 2                                           ; 10                             ;
; 3                                           ; 4                              ;
; 4                                           ; 8                              ;
; 5                                           ; 70                             ;
; 6                                           ; 43                             ;
; 7                                           ; 71                             ;
; 8                                           ; 159                            ;
; 9                                           ; 168                            ;
; 10                                          ; 468                            ;
; 11                                          ; 16                             ;
; 12                                          ; 5                              ;
; 13                                          ; 3                              ;
; 14                                          ; 1                              ;
; 15                                          ; 0                              ;
; 16                                          ; 1                              ;
; 17                                          ; 1                              ;
; 18                                          ; 2                              ;
+---------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 7.05) ; Number of LABs  (Total = 1044) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 7                              ;
; 1                                               ; 17                             ;
; 2                                               ; 14                             ;
; 3                                               ; 35                             ;
; 4                                               ; 62                             ;
; 5                                               ; 222                            ;
; 6                                               ; 76                             ;
; 7                                               ; 80                             ;
; 8                                               ; 192                            ;
; 9                                               ; 118                            ;
; 10                                              ; 209                            ;
; 11                                              ; 6                              ;
; 12                                              ; 1                              ;
; 13                                              ; 3                              ;
; 14                                              ; 0                              ;
; 15                                              ; 0                              ;
; 16                                              ; 0                              ;
; 17                                              ; 0                              ;
; 18                                              ; 2                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 10.99) ; Number of LABs  (Total = 1044) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 2                              ;
; 2                                            ; 13                             ;
; 3                                            ; 150                            ;
; 4                                            ; 75                             ;
; 5                                            ; 26                             ;
; 6                                            ; 60                             ;
; 7                                            ; 36                             ;
; 8                                            ; 36                             ;
; 9                                            ; 62                             ;
; 10                                           ; 60                             ;
; 11                                           ; 57                             ;
; 12                                           ; 36                             ;
; 13                                           ; 52                             ;
; 14                                           ; 42                             ;
; 15                                           ; 29                             ;
; 16                                           ; 49                             ;
; 17                                           ; 31                             ;
; 18                                           ; 81                             ;
; 19                                           ; 36                             ;
; 20                                           ; 17                             ;
; 21                                           ; 78                             ;
; 22                                           ; 2                              ;
; 23                                           ; 12                             ;
+----------------------------------------------+--------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; Unreserved          ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                  ;
+--------------------------------------------------------------------------------+-----------------------+
; Name                                                                           ; Value                 ;
+--------------------------------------------------------------------------------+-----------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 44                    ;
; Mid Slack - Fit Attempt 1                                                      ; 106                   ;
; Internal Atom Count - Fit Attempt 1                                            ; 8987                  ;
; LE/ALM Count - Fit Attempt 1                                                   ; 8987                  ;
; LAB Count - Fit Attempt 1                                                      ; 1044                  ;
; Outputs per Lab - Fit Attempt 1                                                ; 7.070                 ;
; Inputs per LAB - Fit Attempt 1                                                 ; 10.317                ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.622                 ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:1044                ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:580;1:174;2:290     ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:540;1:198;2:304;3:2 ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:540;1:198;2:304;3:2 ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:518;1:211;2:313;3:2 ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:518;1:211;2:313;3:2 ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:990;1:54            ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:1044                ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:580;1:458;2:6       ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:434;1:576;2:29;3:5  ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:434;1:282;2:328     ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:1044                ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:434;1:604;2:6       ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:892;1:152           ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:309;1:735           ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:454;1:590           ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:1044                ;
; LEs in Chains - Fit Attempt 1                                                  ; 5061                  ;
; LEs in Long Chains - Fit Attempt 1                                             ; 4911                  ;
; LABs with Chains - Fit Attempt 1                                               ; 611                   ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                     ;
; Time - Fit Attempt 1                                                           ; 86                    ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 3.453                 ;
+--------------------------------------------------------------------------------+-----------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Wire Use - Fit Attempt 1      ; 19    ;
; Early Slack - Fit Attempt 1         ; -729  ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 4 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 36    ;
; Mid Slack - Fit Attempt 1           ; 895   ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 40    ;
; Late Slack - Fit Attempt 1          ; 895   ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Time - Fit Attempt 1                ; 28    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 5.062 ;
+-------------------------------------+-------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; 1712  ;
; Early Wire Use - Fit Attempt 1      ; 34    ;
; Peak Regional Wire - Fit Attempt 1  ; 43    ;
; Mid Slack - Fit Attempt 1           ; 1211  ;
; Late Slack - Fit Attempt 1          ; 1211  ;
; Late Wire Use - Fit Attempt 1       ; 32    ;
; Time - Fit Attempt 1                ; 15    ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 5.954 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 10 22:50:54 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off usrp_std -c usrp_std
Info: Selected device EP1C12Q240C8 for design "usrp_std"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock incremental compilation is not available with your current license
Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
    Info: Previous placement does not exist for 9468 of 9468 atoms in partition Top
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C6Q240C8 is compatible
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "master_clk" to use Global clock in PIN 152
Info: Automatically promoted some destinations of signal "usbclk" to use Global clock in PIN 28
    Info: Destination "master_control:master_control|reg_0[5]~4059" may be non-global or may not use global clock
Info: Automatically promoted signal "SCLK" to use Global clock in PIN 29
Info: Automatically promoted some destinations of signal "SEN_FPGA" to use Global clock in PIN 153
    Info: Destination "serial_io:serial_io|serial_data[31]" may be non-global or may not use global clock
    Info: Destination "serial_io:serial_io|enable_d1" may be non-global or may not use global clock
    Info: Destination "serial_io:serial_io|serial_data[31]~4858" may be non-global or may not use global clock
    Info: Destination "serial_io:serial_io|serial_data[2]~5047" may be non-global or may not use global clock
    Info: Destination "serial_io:serial_io|serial_addr[6]~1101" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "master_control:master_control|setting_reg:sr_mstr_ctrl|out[3]" to use Global clock
    Info: Destination "rx_buffer:rx_buffer|debugbus[1]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[0]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[1]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[2]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[3]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[4]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[5]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[6]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[7]" may be non-global or may not use global clock
    Info: Destination "adc_interface:adc_interface|rssi:rssi_block_3|rssi_int[8]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Automatically promoted some destinations of signal "master_control:master_control|setting_reg:sr_mstr_ctrl|out[2]" to use Global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[0]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[1]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[2]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[3]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[4]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[5]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[6]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[7]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[8]" may be non-global or may not use global clock
    Info: Destination "master_control:master_control|atr_delay:atr_delay|count[9]" may be non-global or may not use global clock
    Info: Limited to 10 non-global destinations
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing: elapsed time is 00:00:01
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Fitter placement preparation operations beginning
Info: Carry-chain of 32 logic cells and starting on logic cell "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[0]" could not be split into legal LABs.  Carry feedthrough logic cells will be inserted into the chain in order to make it legal
    Info: List of logic cells in the chain (ordered from chain start to end)
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[0]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[1]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[2]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[3]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[4]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[5]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[6]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[7]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[8]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[9]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[10]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[11]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[12]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[13]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[14]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[15]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[16]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[17]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[18]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[19]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[20]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[21]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[22]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[23]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[24]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[25]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[26]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[27]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[28]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[29]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[30]"
        Info: Node "rx_chain:rx_chain_0|phase_acc:rx_phase_acc|phase[31]"
Info: Fitter placement preparation operations ending: elapsed time is 00:01:26
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:28
Info: Estimated most critical path is register to register delay of 13.127 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X15_Y25; Fanout = 20; REG Node = 'despreading:despread|FIR32:FIRi|data_conv[0]'
    Info: 2: + IC(0.828 ns) + CELL(0.590 ns) = 1.418 ns; Loc. = LAB_X15_Y24; Fanout = 3; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|w152w[0]'
    Info: 3: + IC(1.546 ns) + CELL(0.432 ns) = 3.396 ns; Loc. = LAB_X11_Y23; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add13_result[0]~71COUT1'
    Info: 4: + IC(0.000 ns) + CELL(0.080 ns) = 3.476 ns; Loc. = LAB_X11_Y23; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add13_result[1]~69COUT1'
    Info: 5: + IC(0.000 ns) + CELL(0.080 ns) = 3.556 ns; Loc. = LAB_X11_Y23; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add13_result[2]~67COUT1'
    Info: 6: + IC(0.000 ns) + CELL(0.258 ns) = 3.814 ns; Loc. = LAB_X11_Y23; Fanout = 6; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add13_result[3]~65'
    Info: 7: + IC(0.000 ns) + CELL(0.679 ns) = 4.493 ns; Loc. = LAB_X11_Y23; Fanout = 3; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add13_result[4]~62'
    Info: 8: + IC(1.220 ns) + CELL(0.432 ns) = 6.145 ns; Loc. = LAB_X12_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[8]~91COUT1'
    Info: 9: + IC(0.000 ns) + CELL(0.080 ns) = 6.225 ns; Loc. = LAB_X12_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[9]~89COUT1'
    Info: 10: + IC(0.000 ns) + CELL(0.080 ns) = 6.305 ns; Loc. = LAB_X12_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[10]~87COUT1'
    Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 6.385 ns; Loc. = LAB_X12_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[11]~85COUT1'
    Info: 12: + IC(0.000 ns) + CELL(0.258 ns) = 6.643 ns; Loc. = LAB_X12_Y22; Fanout = 6; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[12]~83'
    Info: 13: + IC(0.000 ns) + CELL(0.679 ns) = 7.322 ns; Loc. = LAB_X12_Y22; Fanout = 3; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|add5_result[13]~80'
    Info: 14: + IC(0.771 ns) + CELL(0.432 ns) = 8.525 ns; Loc. = LAB_X13_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|op_1~488COUT1'
    Info: 15: + IC(0.000 ns) + CELL(0.080 ns) = 8.605 ns; Loc. = LAB_X13_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|op_1~486COUT1'
    Info: 16: + IC(0.000 ns) + CELL(0.080 ns) = 8.685 ns; Loc. = LAB_X13_Y22; Fanout = 2; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|op_1~484COUT1'
    Info: 17: + IC(0.000 ns) + CELL(0.258 ns) = 8.943 ns; Loc. = LAB_X13_Y22; Fanout = 6; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|op_1~482'
    Info: 18: + IC(0.000 ns) + CELL(0.679 ns) = 9.622 ns; Loc. = LAB_X13_Y21; Fanout = 3; COMB Node = 'despreading:despread|ComplexAbs:complexabs|power2:power2i|altsquare:altsquare_component|altsquare_ulc:auto_generated|op_1~479'
    Info: 19: + IC(1.398 ns) + CELL(0.575 ns) = 11.595 ns; Loc. = LAB_X9_Y22; Fanout = 2; COMB Node = 'despreading:despread|regabsdata[22]~10289COUT1'
    Info: 20: + IC(0.000 ns) + CELL(0.080 ns) = 11.675 ns; Loc. = LAB_X9_Y22; Fanout = 2; COMB Node = 'despreading:despread|regabsdata[23]~10287COUT1'
    Info: 21: + IC(0.000 ns) + CELL(0.080 ns) = 11.755 ns; Loc. = LAB_X9_Y22; Fanout = 2; COMB Node = 'despreading:despread|regabsdata[24]~10285COUT1'
    Info: 22: + IC(0.000 ns) + CELL(0.080 ns) = 11.835 ns; Loc. = LAB_X9_Y22; Fanout = 2; COMB Node = 'despreading:despread|regabsdata[25]~10283COUT1'
    Info: 23: + IC(0.000 ns) + CELL(0.258 ns) = 12.093 ns; Loc. = LAB_X9_Y22; Fanout = 6; COMB Node = 'despreading:despread|regabsdata[26]~10281'
    Info: 24: + IC(0.000 ns) + CELL(0.136 ns) = 12.229 ns; Loc. = LAB_X9_Y21; Fanout = 1; COMB Node = 'despreading:despread|regabsdata[31]~10271'
    Info: 25: + IC(0.000 ns) + CELL(0.898 ns) = 13.127 ns; Loc. = LAB_X9_Y21; Fanout = 2; REG Node = 'despreading:despread|regabsdata[32]'
    Info: Total cell delay = 7.364 ns ( 56.10 % )
    Info: Total interconnect delay = 5.763 ns ( 43.90 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 31% of the available device resources
    Info: Peak interconnect usage is 43% of the available device resources in the region that extends from location X21_Y14 to location X31_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:15
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 33 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin MYSTERY_SIGNAL has GND driving its datain port
    Info: Pin FX2_3 has GND driving its datain port
    Info: Pin tx_a[0] has GND driving its datain port
    Info: Pin tx_a[1] has GND driving its datain port
    Info: Pin tx_a[2] has GND driving its datain port
    Info: Pin tx_a[3] has GND driving its datain port
    Info: Pin tx_a[4] has GND driving its datain port
    Info: Pin tx_a[5] has GND driving its datain port
    Info: Pin tx_a[6] has GND driving its datain port
    Info: Pin tx_a[7] has GND driving its datain port
    Info: Pin tx_a[8] has GND driving its datain port
    Info: Pin tx_a[9] has GND driving its datain port
    Info: Pin tx_a[10] has GND driving its datain port
    Info: Pin tx_a[11] has GND driving its datain port
    Info: Pin tx_a[12] has GND driving its datain port
    Info: Pin tx_a[13] has GND driving its datain port
    Info: Pin tx_b[0] has GND driving its datain port
    Info: Pin tx_b[1] has GND driving its datain port
    Info: Pin tx_b[2] has GND driving its datain port
    Info: Pin tx_b[3] has GND driving its datain port
    Info: Pin tx_b[4] has GND driving its datain port
    Info: Pin tx_b[5] has GND driving its datain port
    Info: Pin tx_b[6] has GND driving its datain port
    Info: Pin tx_b[7] has GND driving its datain port
    Info: Pin tx_b[8] has GND driving its datain port
    Info: Pin tx_b[9] has GND driving its datain port
    Info: Pin tx_b[10] has GND driving its datain port
    Info: Pin tx_b[11] has GND driving its datain port
    Info: Pin tx_b[12] has GND driving its datain port
    Info: Pin tx_b[13] has GND driving its datain port
    Info: Pin TXSYNC_A has GND driving its datain port
    Info: Pin TXSYNC_B has GND driving its datain port
    Info: Pin usbrdy[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: usbctl[2]
        Info: Type bidirectional pin usbdata[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[8] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bidirectional pin usbdata[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[7]
        Info: Type bidirectional pin io_tx_a[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[7]
        Info: Type bidirectional pin io_tx_b[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[7]
        Info: Type bidirectional pin io_rx_a[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[7]
        Info: Type bidirectional pin io_rx_b[7] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[14]
        Info: Type bidirectional pin io_tx_a[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[14]
        Info: Type bidirectional pin io_tx_b[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[14]
        Info: Type bidirectional pin io_rx_a[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[14]
        Info: Type bidirectional pin io_rx_b[14] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[5]
        Info: Type bidirectional pin io_tx_a[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[13]
        Info: Type bidirectional pin io_tx_a[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[5]
        Info: Type bidirectional pin io_tx_b[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[13]
        Info: Type bidirectional pin io_tx_b[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[5]
        Info: Type bidirectional pin io_rx_a[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[13]
        Info: Type bidirectional pin io_rx_a[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[5]
        Info: Type bidirectional pin io_rx_b[5] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[13]
        Info: Type bidirectional pin io_rx_b[13] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[4]
        Info: Type bidirectional pin io_tx_a[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[12]
        Info: Type bidirectional pin io_tx_a[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[4]
        Info: Type bidirectional pin io_tx_b[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[12]
        Info: Type bidirectional pin io_tx_b[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[4]
        Info: Type bidirectional pin io_rx_a[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[12]
        Info: Type bidirectional pin io_rx_a[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[4]
        Info: Type bidirectional pin io_rx_b[4] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[12]
        Info: Type bidirectional pin io_rx_b[12] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[3]
        Info: Type bidirectional pin io_tx_a[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[11]
        Info: Type bidirectional pin io_tx_a[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[3]
        Info: Type bidirectional pin io_tx_b[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[11]
        Info: Type bidirectional pin io_tx_b[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[3]
        Info: Type bidirectional pin io_rx_a[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[11]
        Info: Type bidirectional pin io_rx_a[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[3]
        Info: Type bidirectional pin io_rx_b[3] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[11]
        Info: Type bidirectional pin io_rx_b[11] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[2]
        Info: Type bidirectional pin io_tx_a[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[10]
        Info: Type bidirectional pin io_tx_a[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[2]
        Info: Type bidirectional pin io_tx_b[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[10]
        Info: Type bidirectional pin io_tx_b[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[2]
        Info: Type bidirectional pin io_rx_a[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[10]
        Info: Type bidirectional pin io_rx_a[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[2]
        Info: Type bidirectional pin io_rx_b[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[10]
        Info: Type bidirectional pin io_rx_b[10] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[1]
        Info: Type bidirectional pin io_tx_a[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[9]
        Info: Type bidirectional pin io_tx_a[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[1]
        Info: Type bidirectional pin io_tx_b[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[9]
        Info: Type bidirectional pin io_tx_b[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[1]
        Info: Type bidirectional pin io_rx_a[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[9]
        Info: Type bidirectional pin io_rx_a[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[1]
        Info: Type bidirectional pin io_rx_b[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[9]
        Info: Type bidirectional pin io_rx_b[9] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[0]
        Info: Type bidirectional pin io_tx_a[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[8]
        Info: Type bidirectional pin io_tx_a[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[0]
        Info: Type bidirectional pin io_tx_b[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[8]
        Info: Type bidirectional pin io_tx_b[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[0]
        Info: Type bidirectional pin io_rx_a[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[8]
        Info: Type bidirectional pin io_rx_a[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[0]
        Info: Type bidirectional pin io_rx_b[0] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[8]
        Info: Type bidirectional pin io_rx_b[8] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: serial_io:serial_io|is_read
        Info: Type bidirectional pin SDO uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[15]
        Info: Type bidirectional pin io_tx_a[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[15]
        Info: Type bidirectional pin io_tx_b[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[15]
        Info: Type bidirectional pin io_rx_a[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[15]
        Info: Type bidirectional pin io_rx_b[15] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_0_oe[6]
        Info: Type bidirectional pin io_tx_a[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_2_oe[6]
        Info: Type bidirectional pin io_tx_b[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_1_oe[6]
        Info: Type bidirectional pin io_rx_a[6] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: io_pins:io_pins|io_3_oe[6]
        Info: Type bidirectional pin io_rx_b[6] uses the 3.3-V LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Allocated 216 megabytes of memory during processing
    Info: Processing ended: Mon Mar 10 22:53:47 2008
    Info: Elapsed time: 00:02:53


