{
  "path": "$PRJ/examples/vhdl/example_and.vhd",
  "modules": [
    {
      "name": "example_and",
      "ports": [
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "input_1"
        },
        {
          "direction": "in",
          "dtype": "std_logic",
          "name": "input_2"
        },
        {
          "direction": "out",
          "dtype": "std_logic",
          "name": "and_result"
        }
      ]
    }
  ]
}