<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(300,170)" to="(320,170)"/>
    <wire from="(80,210)" to="(320,210)"/>
    <wire from="(50,200)" to="(70,200)"/>
    <wire from="(50,230)" to="(80,230)"/>
    <wire from="(510,230)" to="(530,230)"/>
    <wire from="(110,270)" to="(530,270)"/>
    <wire from="(50,170)" to="(180,170)"/>
    <wire from="(440,210)" to="(460,210)"/>
    <wire from="(100,250)" to="(100,290)"/>
    <wire from="(50,290)" to="(100,290)"/>
    <wire from="(90,230)" to="(90,260)"/>
    <wire from="(150,130)" to="(180,130)"/>
    <wire from="(50,140)" to="(100,140)"/>
    <wire from="(80,210)" to="(80,230)"/>
    <wire from="(70,190)" to="(70,200)"/>
    <wire from="(100,140)" to="(100,150)"/>
    <wire from="(50,260)" to="(90,260)"/>
    <wire from="(90,230)" to="(390,230)"/>
    <wire from="(370,190)" to="(390,190)"/>
    <wire from="(70,190)" to="(250,190)"/>
    <wire from="(230,150)" to="(250,150)"/>
    <wire from="(50,110)" to="(100,110)"/>
    <wire from="(110,270)" to="(110,320)"/>
    <wire from="(50,320)" to="(110,320)"/>
    <wire from="(100,250)" to="(460,250)"/>
    <wire from="(580,250)" to="(690,250)"/>
    <comp lib="1" loc="(440,210)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR 5"/>
    </comp>
    <comp lib="1" loc="(580,250)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR 7"/>
    </comp>
    <comp lib="0" loc="(50,170)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(150,130)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR 1"/>
    </comp>
    <comp lib="1" loc="(300,170)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR3"/>
    </comp>
    <comp lib="0" loc="(50,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,260)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,230)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,320)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,140)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(50,290)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(370,190)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR4"/>
    </comp>
    <comp lib="1" loc="(510,230)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR 6"/>
    </comp>
    <comp lib="0" loc="(50,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(690,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,150)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR 2"/>
    </comp>
  </circuit>
</project>
