TimeQuest Timing Analyzer report for PWM_ver
Thu May 03 16:35:05 2018
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'Count[0]~reg0'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'i_clk'
 28. Slow 1200mV 0C Model Hold: 'i_clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'Count[0]~reg0'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'i_clk'
 42. Fast 1200mV 0C Model Hold: 'i_clk'
 43. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'Count[0]~reg0'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Board Trace Model Assignments
 56. Input Transition Times
 57. Slow Corner Signal Integrity Metrics
 58. Fast Corner Signal Integrity Metrics
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; PWM_ver                                             ;
; Device Family      ; Cyclone III                                         ;
; Device Name        ; EP3C5E144C7                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 4.00        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processors 1-4         ; 100.0%      ;
;     Processors 5-12        ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Count[0]~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Count[0]~reg0 } ;
; i_clk         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }         ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 269.25 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -3.907 ; -17.432            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -0.905 ; -6.142            ;
+-------+--------+-------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; i_clk         ; -3.000 ; -38.980                  ;
; Count[0]~reg0 ; -1.285 ; -15.420                  ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                            ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -3.907 ; Pwm_in_reg[0]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.550      ;
; -3.840 ; Pwm_in_reg[1]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.483      ;
; -3.777 ; Pwm_in_reg[2]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.420      ;
; -3.705 ; Pwm_in_reg[3]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.348      ;
; -3.646 ; Pwm_in_reg[4]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.289      ;
; -3.574 ; Pwm_in_reg[5]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.217      ;
; -3.512 ; Pwm_in_reg[6]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.155      ;
; -3.447 ; Pwm_in_reg[7]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.090      ;
; -3.383 ; Pwm_in_reg[8]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 2.026      ;
; -3.314 ; Pwm_in_reg[9]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 1.957      ;
; -2.987 ; Pwm_in_reg[10] ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.845     ; 1.630      ;
; -2.714 ; I_in_mod[1]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.637      ;
; -2.637 ; I_in_mod[0]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.560      ;
; -2.580 ; I_in_mod[3]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.503      ;
; -2.549 ; Count[2]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.824      ;
; -2.497 ; Count[1]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.772      ;
; -2.468 ; I_in_mod[2]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.391      ;
; -2.424 ; I_in_mod[5]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.347      ;
; -2.408 ; Count[3]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.683      ;
; -2.403 ; Count[4]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.678      ;
; -2.360 ; I_in_mod[4]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.283      ;
; -2.291 ; I_in_mod[7]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.214      ;
; -2.289 ; I_in_mod[11]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.212      ;
; -2.250 ; Count[5]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.525      ;
; -2.230 ; I_in_mod[6]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.153      ;
; -2.187 ; I_in_mod[9]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.110      ;
; -2.179 ; Count[9]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.454      ;
; -2.114 ; Count[8]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.389      ;
; -2.104 ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.379      ;
; -2.100 ; I_in_mod[8]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 3.023      ;
; -2.058 ; Count[6]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 2.333      ;
; -1.964 ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 2.887      ;
; -1.924 ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 2.847      ;
; -1.908 ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 3.239      ;
; -1.831 ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 3.162      ;
; -1.811 ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 2.734      ;
; -1.774 ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 3.105      ;
; -1.662 ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.993      ;
; -1.618 ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.949      ;
; -1.553 ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.884      ;
; -1.550 ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.043     ; 2.505      ;
; -1.485 ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.816      ;
; -1.483 ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.814      ;
; -1.424 ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.755      ;
; -1.391 ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.340      ;
; -1.381 ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.712      ;
; -1.294 ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.625      ;
; -1.268 ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.075     ; 2.191      ;
; -1.266 ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.215      ;
; -1.259 ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.208      ;
; -1.212 ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.161      ;
; -1.193 ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.142      ;
; -1.158 ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.489      ;
; -1.134 ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.083      ;
; -1.127 ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.076      ;
; -1.118 ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.449      ;
; -1.087 ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.036      ;
; -1.084 ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.033      ;
; -1.080 ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.029      ;
; -1.077 ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.723     ; 1.352      ;
; -1.065 ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.014      ;
; -1.061 ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 2.010      ;
; -1.005 ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 2.336      ;
; -1.002 ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.951      ;
; -1.001 ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.950      ;
; -0.995 ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.944      ;
; -0.989 ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.938      ;
; -0.959 ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.908      ;
; -0.955 ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.904      ;
; -0.954 ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.903      ;
; -0.952 ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.901      ;
; -0.948 ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.897      ;
; -0.935 ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.884      ;
; -0.933 ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.882      ;
; -0.929 ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.878      ;
; -0.878 ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.827      ;
; -0.870 ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.819      ;
; -0.869 ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.818      ;
; -0.863 ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.812      ;
; -0.860 ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.809      ;
; -0.857 ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.806      ;
; -0.827 ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.776      ;
; -0.823 ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.772      ;
; -0.822 ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.771      ;
; -0.820 ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.769      ;
; -0.817 ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.766      ;
; -0.816 ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.765      ;
; -0.803 ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.752      ;
; -0.801 ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.750      ;
; -0.798 ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.747      ;
; -0.797 ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.746      ;
; -0.737 ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.686      ;
; -0.728 ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.677      ;
; -0.695 ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.644      ;
; -0.694 ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.643      ;
; -0.691 ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.049     ; 1.640      ;
; -0.424 ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.333      ; 1.755      ;
; -0.403 ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; 2.356      ; 3.479      ;
; -0.361 ; Count[7]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.043     ; 1.316      ;
; -0.220 ; Count[3]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.043     ; 1.175      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                             ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -0.905 ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.622      ;
; -0.900 ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.627      ;
; -0.779 ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.748      ;
; -0.774 ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.753      ;
; -0.653 ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.874      ;
; -0.648 ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 2.879      ;
; -0.527 ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 3.000      ;
; -0.522 ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 3.005      ;
; -0.401 ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 3.126      ;
; -0.392 ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 2.635      ;
; -0.271 ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 2.756      ;
; -0.266 ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 2.761      ;
; -0.145 ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 2.882      ;
; -0.140 ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 2.887      ;
; -0.033 ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 3.079      ; 3.494      ;
; -0.019 ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 3.008      ;
; -0.014 ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 3.013      ;
; 0.107  ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 3.134      ;
; 0.111  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.441      ; 3.000      ;
; 0.112  ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 3.139      ;
; 0.190  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.441      ; 3.079      ;
; 0.473  ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 3.079      ; 3.500      ;
; 0.636  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.441      ; 3.025      ;
; 0.701  ; Count[2]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.930      ;
; 0.701  ; Count[8]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.930      ;
; 0.703  ; Count[10]~reg0 ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.932      ;
; 0.704  ; Count[3]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.933      ;
; 0.704  ; Count[6]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.933      ;
; 0.705  ; Count[4]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.934      ;
; 0.706  ; Count[9]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.935      ;
; 0.707  ; Count[5]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 0.936      ;
; 0.771  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.441      ; 3.160      ;
; 0.864  ; Count[7]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 1.093      ;
; 0.957  ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 1.635      ;
; 1.013  ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.248      ;
; 1.013  ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.248      ;
; 1.015  ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.250      ;
; 1.016  ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.251      ;
; 1.025  ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.260      ;
; 1.027  ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.262      ;
; 1.028  ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.263      ;
; 1.030  ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.265      ;
; 1.033  ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.268      ;
; 1.134  ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.369      ;
; 1.134  ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.369      ;
; 1.136  ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.371      ;
; 1.137  ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.372      ;
; 1.139  ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.374      ;
; 1.141  ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.376      ;
; 1.142  ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.377      ;
; 1.151  ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.386      ;
; 1.154  ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.389      ;
; 1.156  ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.391      ;
; 1.159  ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.394      ;
; 1.185  ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.420      ;
; 1.190  ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.425      ;
; 1.190  ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.425      ;
; 1.195  ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.430      ;
; 1.218  ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 1.896      ;
; 1.243  ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 1.921      ;
; 1.260  ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.495      ;
; 1.262  ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.497      ;
; 1.263  ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.498      ;
; 1.265  ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.500      ;
; 1.268  ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.503      ;
; 1.277  ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.512      ;
; 1.280  ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.515      ;
; 1.282  ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.517      ;
; 1.311  ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.546      ;
; 1.316  ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.551      ;
; 1.321  ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.556      ;
; 1.382  ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.060      ;
; 1.386  ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.621      ;
; 1.389  ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.624      ;
; 1.391  ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.626      ;
; 1.403  ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.638      ;
; 1.442  ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.677      ;
; 1.447  ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.682      ;
; 1.493  ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.171      ;
; 1.512  ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.747      ;
; 1.513  ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.191      ;
; 1.568  ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.803      ;
; 1.573  ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.808      ;
; 1.579  ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.257      ;
; 1.602  ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.527     ; 1.261      ;
; 1.608  ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.286      ;
; 1.637  ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.315      ;
; 1.694  ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.049      ; 1.929      ;
; 1.704  ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.382      ;
; 1.761  ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.439      ;
; 1.809  ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.067      ; 2.062      ;
; 1.846  ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.524      ;
; 1.870  ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.548      ;
; 2.004  ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.682      ;
; 2.021  ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.492      ; 2.699      ;
; 2.069  ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.043      ; 2.298      ;
; 2.098  ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.067      ; 2.351      ;
; 2.123  ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.067      ; 2.376      ;
; 2.209  ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.527     ; 1.868      ;
; 2.262  ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.067      ; 2.515      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                  ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[0]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[10]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[1]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[2]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[3]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[4]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[5]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[6]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[7]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[8]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[9]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; OFF~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; PWM                ;
; 0.223  ; 0.411        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; OFF~reg0           ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0     ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0      ;
; 0.227  ; 0.415        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0      ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0      ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]       ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]       ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[12]       ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[13]       ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[14]       ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[1]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[2]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[3]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[4]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[5]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[6]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[7]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[8]        ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[9]        ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; i_clk ; Rise       ; PWM                ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[0]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[10]       ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[11]       ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[12]       ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[13]       ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[1]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[2]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[3]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[4]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[5]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[6]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[7]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[8]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[9]        ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; PWM                ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[0]~reg0      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[14]       ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[10]~reg0     ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[1]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[2]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[3]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[4]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[5]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[6]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[7]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[8]~reg0      ;
; 0.363  ; 0.583        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; Count[9]~reg0      ;
; 0.368  ; 0.588        ; 0.220          ; High Pulse Width ; i_clk ; Rise       ; OFF~reg0           ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; OFF~reg0|clk       ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0|clk ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0|clk  ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0|clk  ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0|clk  ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]|clk    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]|clk   ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]|clk   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Count[0]~reg0'                                                     ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.156  ; 0.376        ; 0.220          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.385  ; 0.385        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
; 0.407  ; 0.407        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.437  ; 0.625        ; 0.188          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.449  ; 0.449        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.572  ; 0.572        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
; 0.589  ; 0.589        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 4.663  ; 5.060  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; 4.216  ; 4.641  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 1.352  ; 1.531  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 1.208  ; 1.339  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; 3.636  ; 4.065  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; 3.469  ; 3.873  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; 3.371  ; 3.704  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; 3.135  ; 3.458  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; 3.273  ; 3.698  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; 3.358  ; 3.748  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; 3.241  ; 3.647  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; 2.354  ; 2.747  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 4.663  ; 5.060  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; -1.001 ; -0.885 ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; 6.435  ; 6.914  ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; 6.341  ; 6.680  ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; 5.667  ; 6.041  ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; 5.424  ; 5.806  ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; 3.017  ; 3.182  ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; 2.993  ; 3.139  ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; 5.006  ; 5.388  ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; 5.728  ; 6.061  ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; 5.583  ; 5.976  ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; 4.944  ; 5.276  ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; 5.409  ; 5.801  ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; 4.997  ; 5.406  ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; 5.097  ; 5.512  ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; 3.787  ; 4.156  ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; 3.888  ; 4.254  ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; 3.018  ; 3.360  ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; 6.435  ; 6.914  ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; 5.196  ; 5.404  ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; 4.323  ; 4.742  ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; 5.196  ; 5.404  ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; 4.172  ; 4.594  ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; 4.261  ; 4.428  ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; 4.944  ; 5.372  ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; 5.026  ; 5.221  ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; 4.591  ; 5.068  ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; 4.557  ; 4.719  ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; 4.481  ; 4.917  ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; 4.362  ; 4.573  ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; 4.549  ; 4.977  ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; 4.291  ; 4.538  ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; 4.068  ; 4.467  ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; 3.891  ; 4.045  ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; 3.670  ; 4.124  ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; 2.592  ; 2.935  ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; 0.738  ; 0.900  ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 0.958  ; 0.832  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; -1.805 ; -2.207 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 0.958  ; 0.832  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 0.944  ; 0.823  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; -1.660 ; -2.020 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; -1.340 ; -1.730 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; -1.202 ; -1.497 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; -1.508 ; -1.862 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; -1.594 ; -1.950 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; -1.515 ; -1.888 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; -1.802 ; -2.147 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; -1.707 ; -2.082 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 0.394  ; 0.095  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; 1.320  ; 1.207  ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; -0.596 ; -0.713 ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; -3.564 ; -3.891 ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; -3.110 ; -3.419 ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; -3.026 ; -3.341 ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; -0.686 ; -0.798 ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; -0.596 ; -0.713 ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; -2.462 ; -2.791 ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; -3.344 ; -3.636 ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; -3.175 ; -3.518 ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; -2.942 ; -3.216 ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; -3.362 ; -3.674 ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; -2.859 ; -3.228 ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; -3.184 ; -3.532 ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; -2.560 ; -2.944 ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; -3.054 ; -3.358 ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; -2.558 ; -2.879 ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; -2.985 ; -3.397 ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; -1.368 ; -1.702 ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; -2.834 ; -3.093 ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; -3.532 ; -3.844 ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; -2.690 ; -2.952 ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; -2.636 ; -2.916 ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; -3.432 ; -3.696 ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; -3.376 ; -3.676 ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; -3.095 ; -3.405 ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; -2.927 ; -3.195 ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; -2.995 ; -3.261 ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; -2.735 ; -3.056 ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; -3.056 ; -3.320 ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; -2.667 ; -3.024 ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; -2.600 ; -2.834 ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; -2.291 ; -2.551 ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; -2.287 ; -2.649 ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; -1.368 ; -1.702 ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; -0.263 ; -0.302 ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 3.394 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 3.394 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 3.346 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 3.346 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 8.418 ; 8.541 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 8.161 ; 8.263 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 7.475 ; 7.354 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 8.161 ; 8.263 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 7.171 ; 7.092 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 6.908 ; 6.819 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 6.399 ; 6.347 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 7.149 ; 7.139 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 7.584 ; 7.489 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 7.721 ; 7.766 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 6.987 ; 6.885 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 7.118 ; 7.121 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 5.875 ; 5.853 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 6.017 ; 5.989 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 3.345 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 3.345 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 3.299 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 3.299 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 8.213 ; 8.334 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 6.252 ; 6.201 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 7.285 ; 7.168 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 7.997 ; 8.098 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 6.993 ; 6.916 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 6.740 ; 6.653 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 6.252 ; 6.201 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 6.971 ; 6.961 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 7.388 ; 7.297 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 7.575 ; 7.621 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 6.816 ; 6.717 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 6.941 ; 6.943 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 5.750 ; 5.727 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 5.885 ; 5.857 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 302.3 MHz ; 250.0 MHz       ; i_clk      ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -3.461 ; -14.468           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; i_clk ; -0.839 ; -5.806           ;
+-------+--------+------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; i_clk         ; -3.000 ; -38.980                 ;
; Count[0]~reg0 ; -1.285 ; -15.420                 ;
+---------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                             ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -3.461 ; Pwm_in_reg[0]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 2.286      ;
; -3.394 ; Pwm_in_reg[1]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 2.219      ;
; -3.346 ; Pwm_in_reg[2]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 2.171      ;
; -3.274 ; Pwm_in_reg[3]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 2.099      ;
; -3.231 ; Pwm_in_reg[4]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 2.056      ;
; -3.159 ; Pwm_in_reg[5]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.984      ;
; -3.113 ; Pwm_in_reg[6]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.938      ;
; -3.047 ; Pwm_in_reg[7]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.872      ;
; -3.001 ; Pwm_in_reg[8]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.826      ;
; -2.933 ; Pwm_in_reg[9]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.758      ;
; -2.645 ; Pwm_in_reg[10] ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -1.664     ; 1.470      ;
; -2.308 ; I_in_mod[0]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 3.238      ;
; -2.307 ; I_in_mod[1]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 3.237      ;
; -2.213 ; Count[2]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.549      ;
; -2.189 ; I_in_mod[3]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 3.119      ;
; -2.141 ; I_in_mod[2]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 3.071      ;
; -2.124 ; Count[1]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.460      ;
; -2.091 ; Count[4]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.427      ;
; -2.069 ; I_in_mod[4]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.999      ;
; -2.054 ; I_in_mod[5]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.984      ;
; -2.046 ; Count[3]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.382      ;
; -1.954 ; I_in_mod[6]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.884      ;
; -1.941 ; I_in_mod[11]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.871      ;
; -1.937 ; I_in_mod[7]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.867      ;
; -1.909 ; Count[5]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.245      ;
; -1.849 ; Count[9]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.185      ;
; -1.844 ; I_in_mod[9]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.774      ;
; -1.839 ; I_in_mod[8]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.769      ;
; -1.836 ; Count[8]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.172      ;
; -1.778 ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.114      ;
; -1.749 ; Count[6]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 2.085      ;
; -1.719 ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.649      ;
; -1.613 ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.543      ;
; -1.568 ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.878      ;
; -1.563 ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.493      ;
; -1.502 ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.812      ;
; -1.450 ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.760      ;
; -1.354 ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.664      ;
; -1.335 ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.039     ; 2.295      ;
; -1.315 ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.625      ;
; -1.255 ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.565      ;
; -1.202 ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.512      ;
; -1.198 ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.508      ;
; -1.162 ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 2.116      ;
; -1.142 ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.452      ;
; -1.113 ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.069     ; 2.043      ;
; -1.105 ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.415      ;
; -1.046 ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 2.000      ;
; -1.028 ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.338      ;
; -1.018 ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.972      ;
; -0.976 ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.930      ;
; -0.947 ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.901      ;
; -0.930 ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.884      ;
; -0.908 ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.218      ;
; -0.902 ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.856      ;
; -0.889 ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.663     ; 1.225      ;
; -0.876 ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.830      ;
; -0.874 ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.184      ;
; -0.863 ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.817      ;
; -0.860 ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.814      ;
; -0.834 ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.788      ;
; -0.831 ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.785      ;
; -0.814 ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.768      ;
; -0.809 ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.763      ;
; -0.793 ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.747      ;
; -0.786 ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.740      ;
; -0.777 ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 2.087      ;
; -0.765 ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.719      ;
; -0.760 ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.714      ;
; -0.749 ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.703      ;
; -0.747 ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.701      ;
; -0.744 ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.698      ;
; -0.720 ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.674      ;
; -0.718 ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.672      ;
; -0.715 ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.669      ;
; -0.698 ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.652      ;
; -0.693 ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.647      ;
; -0.680 ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.634      ;
; -0.677 ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.631      ;
; -0.670 ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.624      ;
; -0.667 ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.621      ;
; -0.649 ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.603      ;
; -0.644 ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.598      ;
; -0.633 ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.587      ;
; -0.631 ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.585      ;
; -0.629 ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.583      ;
; -0.628 ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.582      ;
; -0.604 ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.558      ;
; -0.602 ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.556      ;
; -0.600 ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.554      ;
; -0.599 ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.553      ;
; -0.561 ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.515      ;
; -0.551 ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.505      ;
; -0.533 ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.487      ;
; -0.532 ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.486      ;
; -0.528 ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.045     ; 1.482      ;
; -0.282 ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.311      ; 1.592      ;
; -0.217 ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; 2.180      ; 3.099      ;
; -0.213 ; Count[7]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.039     ; 1.173      ;
; -0.094 ; Count[3]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.039     ; 1.054      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                              ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -0.839 ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.418      ;
; -0.828 ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.429      ;
; -0.729 ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.528      ;
; -0.718 ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.539      ;
; -0.619 ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.638      ;
; -0.608 ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.649      ;
; -0.509 ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.748      ;
; -0.498 ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.759      ;
; -0.399 ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 2.858      ;
; -0.383 ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.374      ;
; -0.284 ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.473      ;
; -0.273 ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.484      ;
; -0.174 ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.583      ;
; -0.163 ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.594      ;
; -0.064 ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.693      ;
; -0.059 ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.843      ; 3.198      ;
; -0.053 ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.704      ;
; 0.046  ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.803      ;
; 0.057  ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 2.814      ;
; 0.058  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.257      ; 2.729      ;
; 0.154  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.000        ; 2.256      ; 2.824      ;
; 0.385  ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.843      ; 3.142      ;
; 0.593  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.257      ; 2.764      ;
; 0.639  ; Count[2]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.849      ;
; 0.641  ; Count[3]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.851      ;
; 0.641  ; Count[8]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.851      ;
; 0.641  ; Count[10]~reg0 ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.851      ;
; 0.641  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; -0.500       ; 2.256      ; 2.811      ;
; 0.642  ; Count[4]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.852      ;
; 0.644  ; Count[6]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.854      ;
; 0.645  ; Count[9]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.855      ;
; 0.646  ; Count[5]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 0.856      ;
; 0.800  ; Count[7]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 1.010      ;
; 0.863  ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 1.489      ;
; 0.919  ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.135      ;
; 0.921  ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.137      ;
; 0.923  ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.139      ;
; 0.923  ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.139      ;
; 0.925  ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.141      ;
; 0.927  ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.143      ;
; 0.928  ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.144      ;
; 0.934  ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.150      ;
; 0.939  ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.155      ;
; 1.018  ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.234      ;
; 1.020  ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.236      ;
; 1.022  ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.238      ;
; 1.024  ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.240      ;
; 1.029  ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.245      ;
; 1.033  ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.249      ;
; 1.033  ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.249      ;
; 1.035  ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.251      ;
; 1.038  ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.254      ;
; 1.044  ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.260      ;
; 1.049  ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.265      ;
; 1.065  ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.281      ;
; 1.081  ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.297      ;
; 1.093  ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.309      ;
; 1.097  ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.313      ;
; 1.118  ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 1.744      ;
; 1.128  ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.344      ;
; 1.132  ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.348      ;
; 1.134  ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.350      ;
; 1.139  ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.355      ;
; 1.143  ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.359      ;
; 1.143  ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.359      ;
; 1.148  ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.364      ;
; 1.148  ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 1.774      ;
; 1.154  ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.370      ;
; 1.175  ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.391      ;
; 1.191  ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.407      ;
; 1.207  ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.423      ;
; 1.238  ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.454      ;
; 1.242  ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.458      ;
; 1.249  ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.465      ;
; 1.253  ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.469      ;
; 1.266  ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 1.892      ;
; 1.285  ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.501      ;
; 1.317  ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.533      ;
; 1.348  ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.564      ;
; 1.366  ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 1.992      ;
; 1.380  ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.006      ;
; 1.395  ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.611      ;
; 1.427  ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.643      ;
; 1.435  ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.061      ;
; 1.462  ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.488     ; 1.145      ;
; 1.473  ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.099      ;
; 1.489  ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.115      ;
; 1.505  ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.045      ; 1.721      ;
; 1.545  ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.171      ;
; 1.598  ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.224      ;
; 1.611  ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.059      ; 1.841      ;
; 1.666  ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.292      ;
; 1.695  ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.321      ;
; 1.809  ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.435      ;
; 1.824  ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.455      ; 2.450      ;
; 1.846  ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.039      ; 2.056      ;
; 1.943  ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.059      ; 2.173      ;
; 1.953  ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.059      ; 2.183      ;
; 2.030  ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.488     ; 1.713      ;
; 2.084  ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.059      ; 2.314      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[0]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[10]~reg0     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[1]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[2]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[3]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[4]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[5]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[6]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[7]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[8]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; Count[9]~reg0      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[10]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[11]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[12]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[13]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[14]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[8]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; I_in_mod[9]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; OFF~reg0           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; i_clk ; Rise       ; PWM                ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0     ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0      ;
; 0.153  ; 0.339        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0      ;
; 0.229  ; 0.415        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0      ;
; 0.229  ; 0.415        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; PWM                ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]       ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]       ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[12]       ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[13]       ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[14]       ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[1]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[2]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[3]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[4]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[5]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[6]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[7]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[8]        ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[9]        ;
; 0.239  ; 0.425        ; 0.186          ; Low Pulse Width  ; i_clk ; Rise       ; OFF~reg0           ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0|clk ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0|clk  ;
; 0.299  ; 0.299        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0|clk  ;
; 0.355  ; 0.573        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; OFF~reg0           ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; Count[0]~reg0      ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[0]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[10]       ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[11]       ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[12]       ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[13]       ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[14]       ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[1]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[2]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[3]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[4]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[5]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[6]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[7]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[8]        ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; I_in_mod[9]        ;
; 0.366  ; 0.584        ; 0.218          ; High Pulse Width ; i_clk ; Rise       ; PWM                ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PWM|clk            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0|clk  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]|clk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]|clk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[12]|clk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[13]|clk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[14]|clk   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[1]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[2]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[3]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[4]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[5]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[6]|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[7]|clk    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Count[0]~reg0'                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.084  ; 0.302        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.088  ; 0.306        ; 0.218          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.346  ; 0.346        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.500  ; 0.686        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.504  ; 0.690        ; 0.186          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 4.181  ; 4.460  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; 3.767  ; 4.097  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 1.255  ; 1.491  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 1.145  ; 1.317  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; 3.249  ; 3.560  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; 3.106  ; 3.386  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; 3.012  ; 3.235  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; 2.802  ; 3.017  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; 2.932  ; 3.233  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; 3.024  ; 3.270  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; 2.900  ; 3.195  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; 2.117  ; 2.396  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 4.181  ; 4.460  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; -0.884 ; -0.684 ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; 5.780  ; 6.139  ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; 5.696  ; 5.923  ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; 5.080  ; 5.331  ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; 4.875  ; 5.122  ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; 2.750  ; 2.980  ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; 2.738  ; 2.934  ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; 4.484  ; 4.778  ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; 5.186  ; 5.345  ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; 5.028  ; 5.296  ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; 4.445  ; 4.672  ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; 4.884  ; 5.126  ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; 4.504  ; 4.773  ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; 4.585  ; 4.887  ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; 3.386  ; 3.667  ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; 3.455  ; 3.736  ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; 2.693  ; 2.920  ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; 5.780  ; 6.139  ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; 4.608  ; 4.751  ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; 3.781  ; 4.148  ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; 4.608  ; 4.751  ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; 3.655  ; 4.017  ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; 3.724  ; 3.875  ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; 4.392  ; 4.710  ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; 4.466  ; 4.579  ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; 4.067  ; 4.445  ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; 4.019  ; 4.148  ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; 3.956  ; 4.320  ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; 3.855  ; 4.010  ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; 4.046  ; 4.370  ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; 3.794  ; 3.991  ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; 3.602  ; 3.925  ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; 3.432  ; 3.542  ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; 3.247  ; 3.614  ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; 2.283  ; 2.518  ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; 0.704  ; 0.937  ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 0.852  ; 0.672  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; -1.565 ; -1.884 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 0.852  ; 0.672  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 0.799  ; 0.654  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; -1.460 ; -1.723 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; -1.192 ; -1.437 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; -1.058 ; -1.229 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; -1.326 ; -1.571 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; -1.399 ; -1.653 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; -1.359 ; -1.568 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; -1.586 ; -1.821 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; -1.481 ; -1.746 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 0.435  ; 0.213  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; 1.174  ; 0.978  ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; -0.564 ; -0.721 ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; -3.165 ; -3.382 ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; -2.758 ; -2.947 ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; -2.684 ; -2.885 ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; -0.623 ; -0.797 ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; -0.564 ; -0.721 ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; -2.185 ; -2.410 ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; -3.023 ; -3.140 ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; -2.844 ; -3.049 ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; -2.594 ; -2.775 ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; -3.008 ; -3.176 ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; -2.557 ; -2.783 ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; -2.828 ; -3.066 ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; -2.243 ; -2.539 ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; -2.685 ; -2.903 ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; -2.256 ; -2.468 ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; -2.663 ; -2.947 ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; -1.155 ; -1.394 ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; -2.434 ; -2.637 ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; -3.107 ; -3.316 ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; -2.315 ; -2.512 ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; -2.260 ; -2.484 ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; -3.022 ; -3.177 ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; -2.976 ; -3.161 ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; -2.712 ; -2.924 ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; -2.549 ; -2.749 ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; -2.610 ; -2.806 ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; -2.390 ; -2.617 ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; -2.695 ; -2.855 ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; -2.332 ; -2.601 ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; -2.274 ; -2.432 ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; -1.990 ; -2.172 ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; -1.999 ; -2.260 ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; -1.155 ; -1.394 ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; -0.255 ; -0.376 ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 3.322 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 3.322 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 3.217 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 3.217 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 8.012 ; 8.111 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 7.837 ; 7.875 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 7.123 ; 6.903 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 7.837 ; 7.875 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 6.839 ; 6.660 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 6.586 ; 6.429 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 6.095 ; 5.991 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 6.799 ; 6.711 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 7.225 ; 7.013 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 7.418 ; 7.425 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 6.649 ; 6.476 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 6.753 ; 6.697 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 5.612 ; 5.554 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 5.751 ; 5.672 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 3.276 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 3.276 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 3.175 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 3.175 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 7.826 ; 7.925 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 5.962 ; 5.860 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 6.949 ; 6.737 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 7.688 ; 7.728 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 6.675 ; 6.503 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 6.433 ; 6.280 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 5.962 ; 5.860 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 6.637 ; 6.552 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 7.046 ; 6.841 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 7.287 ; 7.296 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 6.493 ; 6.326 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 6.593 ; 6.538 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 5.497 ; 5.441 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 5.630 ; 5.553 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -1.617 ; -2.706            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; i_clk ; -0.561 ; -4.176           ;
+-------+--------+------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; i_clk         ; -3.000 ; -32.108                 ;
; Count[0]~reg0 ; -1.000 ; -12.000                 ;
+---------------+--------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                             ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -1.617 ; Pwm_in_reg[0]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.226      ;
; -1.578 ; Pwm_in_reg[1]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.187      ;
; -1.550 ; Pwm_in_reg[2]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.159      ;
; -1.510 ; Pwm_in_reg[3]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.119      ;
; -1.482 ; Pwm_in_reg[4]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.091      ;
; -1.443 ; Pwm_in_reg[5]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.052      ;
; -1.412 ; Pwm_in_reg[6]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 1.021      ;
; -1.375 ; Pwm_in_reg[7]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 0.984      ;
; -1.347 ; Pwm_in_reg[8]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 0.956      ;
; -1.307 ; Pwm_in_reg[9]  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 0.916      ;
; -1.162 ; Pwm_in_reg[10] ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; -0.868     ; 0.771      ;
; -0.854 ; I_in_mod[1]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.801      ;
; -0.816 ; Count[2]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.385      ;
; -0.813 ; I_in_mod[0]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.760      ;
; -0.787 ; I_in_mod[3]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.734      ;
; -0.785 ; Count[1]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.354      ;
; -0.740 ; Count[3]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.309      ;
; -0.738 ; Count[4]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.307      ;
; -0.725 ; I_in_mod[2]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.672      ;
; -0.708 ; I_in_mod[5]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.655      ;
; -0.670 ; I_in_mod[4]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.617      ;
; -0.658 ; Count[5]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.227      ;
; -0.643 ; I_in_mod[11]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.590      ;
; -0.637 ; I_in_mod[7]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.584      ;
; -0.625 ; Count[9]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.194      ;
; -0.604 ; I_in_mod[6]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.551      ;
; -0.592 ; Count[8]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.161      ;
; -0.585 ; I_in_mod[9]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.532      ;
; -0.581 ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.150      ;
; -0.557 ; Count[6]~reg0  ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 1.126      ;
; -0.537 ; I_in_mod[8]    ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.484      ;
; -0.468 ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.415      ;
; -0.451 ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.398      ;
; -0.445 ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.585      ;
; -0.404 ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.544      ;
; -0.388 ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.335      ;
; -0.378 ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.518      ;
; -0.316 ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.456      ;
; -0.299 ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.439      ;
; -0.261 ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.401      ;
; -0.257 ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.022     ; 1.222      ;
; -0.234 ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.374      ;
; -0.228 ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.368      ;
; -0.195 ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.335      ;
; -0.176 ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.316      ;
; -0.143 ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.103      ;
; -0.138 ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.040     ; 1.085      ;
; -0.128 ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.268      ;
; -0.115 ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.075      ;
; -0.086 ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.046      ;
; -0.084 ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 1.000        ; -0.418     ; 0.653      ;
; -0.082 ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.042      ;
; -0.075 ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.035      ;
; -0.059 ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.199      ;
; -0.047 ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 1.007      ;
; -0.042 ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.182      ;
; -0.022 ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.982      ;
; -0.018 ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.978      ;
; -0.018 ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.978      ;
; -0.014 ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.974      ;
; -0.007 ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.967      ;
; -0.007 ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.967      ;
; -0.005 ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.500        ; 1.186      ; 1.773      ;
; 0.021  ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.939      ;
; 0.021  ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 1.119      ;
; 0.029  ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.931      ;
; 0.045  ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.915      ;
; 0.046  ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.914      ;
; 0.049  ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.911      ;
; 0.050  ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.910      ;
; 0.050  ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.910      ;
; 0.054  ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.906      ;
; 0.061  ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.899      ;
; 0.061  ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.899      ;
; 0.061  ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.899      ;
; 0.062  ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.898      ;
; 0.089  ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.871      ;
; 0.089  ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.871      ;
; 0.097  ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.863      ;
; 0.099  ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.861      ;
; 0.113  ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.847      ;
; 0.114  ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.846      ;
; 0.117  ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.843      ;
; 0.118  ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.842      ;
; 0.118  ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.842      ;
; 0.118  ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.842      ;
; 0.122  ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.838      ;
; 0.122  ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.838      ;
; 0.129  ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.831      ;
; 0.129  ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.831      ;
; 0.129  ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.831      ;
; 0.130  ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.830      ;
; 0.165  ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.795      ;
; 0.167  ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.793      ;
; 0.197  ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.763      ;
; 0.198  ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.762      ;
; 0.198  ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 1.000        ; -0.027     ; 0.762      ;
; 0.198  ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.500        ; 1.544      ; 1.928      ;
; 0.218  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.500        ; 1.186      ; 1.550      ;
; 0.271  ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 1.000        ; 0.153      ; 0.869      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                              ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+
; -0.561 ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.262      ;
; -0.558 ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.265      ;
; -0.495 ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.328      ;
; -0.492 ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.331      ;
; -0.429 ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.394      ;
; -0.426 ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.397      ;
; -0.363 ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.460      ;
; -0.360 ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.463      ;
; -0.297 ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.526      ;
; -0.189 ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.604      ; 1.634      ;
; -0.006 ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.231      ; 1.444      ;
; 0.010  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; 0.000        ; 1.230      ; 1.459      ;
; 0.050  ; Count[0]~reg0  ; Count[2]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.373      ;
; 0.113  ; Count[0]~reg0  ; Count[3]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.436      ;
; 0.116  ; Count[0]~reg0  ; Count[4]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.439      ;
; 0.179  ; Count[0]~reg0  ; Count[5]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.502      ;
; 0.182  ; Count[0]~reg0  ; Count[6]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.505      ;
; 0.245  ; Count[0]~reg0  ; Count[7]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.568      ;
; 0.248  ; Count[0]~reg0  ; Count[8]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.571      ;
; 0.311  ; Count[0]~reg0  ; Count[9]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.634      ;
; 0.314  ; Count[0]~reg0  ; Count[10]~reg0 ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.637      ;
; 0.323  ; Count[2]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.429      ;
; 0.323  ; Count[10]~reg0 ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.429      ;
; 0.324  ; Count[8]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.430      ;
; 0.325  ; Count[3]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.431      ;
; 0.325  ; Count[4]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.431      ;
; 0.325  ; Count[5]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.431      ;
; 0.325  ; Count[6]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.431      ;
; 0.325  ; Count[9]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.431      ;
; 0.390  ; Count[7]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 0.496      ;
; 0.421  ; I_in_mod[14]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 0.739      ;
; 0.459  ; Count[0]~reg0  ; Count[1]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.604      ; 1.782      ;
; 0.467  ; Count[2]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.578      ;
; 0.468  ; Count[8]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.579      ;
; 0.469  ; Count[4]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.580      ;
; 0.469  ; Count[6]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.580      ;
; 0.478  ; Count[3]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.589      ;
; 0.478  ; Count[5]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.589      ;
; 0.478  ; Count[9]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.589      ;
; 0.481  ; Count[3]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.592      ;
; 0.481  ; Count[5]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.592      ;
; 0.502  ; Count[0]~reg0  ; Count[0]~reg0  ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.231      ; 1.452      ;
; 0.530  ; Count[2]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.641      ;
; 0.531  ; Count[8]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.642      ;
; 0.532  ; Count[4]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.643      ;
; 0.532  ; Count[6]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.643      ;
; 0.533  ; Count[2]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.644      ;
; 0.535  ; Count[4]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.646      ;
; 0.535  ; Count[6]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.646      ;
; 0.543  ; Count[7]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.654      ;
; 0.544  ; Count[1]~reg0  ; Count[2]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.655      ;
; 0.544  ; Count[3]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.655      ;
; 0.544  ; Count[5]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.655      ;
; 0.546  ; Count[7]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.657      ;
; 0.547  ; Count[1]~reg0  ; Count[3]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.658      ;
; 0.547  ; Count[3]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.658      ;
; 0.547  ; Count[5]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.658      ;
; 0.554  ; I_in_mod[12]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 0.872      ;
; 0.556  ; I_in_mod[13]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 0.874      ;
; 0.596  ; Count[2]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.707      ;
; 0.598  ; Count[4]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.709      ;
; 0.598  ; Count[6]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.709      ;
; 0.599  ; Count[2]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.710      ;
; 0.601  ; Count[4]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.712      ;
; 0.609  ; Count[7]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.720      ;
; 0.610  ; Count[1]~reg0  ; Count[4]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.721      ;
; 0.610  ; Count[3]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.721      ;
; 0.610  ; Count[5]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.721      ;
; 0.613  ; Count[1]~reg0  ; Count[5]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.724      ;
; 0.613  ; Count[3]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.724      ;
; 0.633  ; I_in_mod[10]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 0.951      ;
; 0.662  ; Count[2]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.773      ;
; 0.664  ; Count[4]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.775      ;
; 0.665  ; Count[2]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.776      ;
; 0.676  ; Count[1]~reg0  ; Count[6]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.787      ;
; 0.676  ; Count[3]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.787      ;
; 0.679  ; Count[1]~reg0  ; Count[7]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.790      ;
; 0.682  ; Count[0]~reg0  ; PWM            ; Count[0]~reg0 ; i_clk       ; -0.500       ; 1.230      ; 1.631      ;
; 0.686  ; I_in_mod[9]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.004      ;
; 0.700  ; I_in_mod[8]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.018      ;
; 0.728  ; Count[2]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.839      ;
; 0.730  ; I_in_mod[11]   ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.048      ;
; 0.737  ; I_in_mod[7]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.055      ;
; 0.742  ; Count[1]~reg0  ; Count[8]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.853      ;
; 0.745  ; Count[1]~reg0  ; Count[9]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.856      ;
; 0.765  ; I_in_mod[6]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.083      ;
; 0.788  ; Count[10]~reg0 ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.314     ; 0.558      ;
; 0.805  ; I_in_mod[5]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.123      ;
; 0.808  ; Count[1]~reg0  ; Count[10]~reg0 ; i_clk         ; i_clk       ; 0.000        ; 0.027      ; 0.919      ;
; 0.830  ; I_in_mod[4]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.148      ;
; 0.837  ; I_in_mod[14]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.033      ; 0.954      ;
; 0.881  ; I_in_mod[2]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.199      ;
; 0.883  ; I_in_mod[3]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.201      ;
; 0.920  ; Count[1]~reg0  ; Count[1]~reg0  ; i_clk         ; i_clk       ; 0.000        ; 0.022      ; 1.026      ;
; 0.952  ; I_in_mod[1]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.270      ;
; 0.968  ; I_in_mod[0]    ; OFF~reg0       ; i_clk         ; i_clk       ; 0.000        ; 0.234      ; 1.286      ;
; 0.970  ; I_in_mod[12]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.033      ; 1.087      ;
; 0.972  ; I_in_mod[13]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.033      ; 1.089      ;
; 1.049  ; I_in_mod[10]   ; PWM            ; i_clk         ; i_clk       ; 0.000        ; 0.033      ; 1.166      ;
; 1.086  ; Count[7]~reg0  ; PWM            ; i_clk         ; i_clk       ; 0.000        ; -0.314     ; 0.856      ;
+--------+----------------+----------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[10]~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[7]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[8]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; Count[9]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[10]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[11]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[12]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[13]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[14]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[6]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[7]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[8]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; I_in_mod[9]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; OFF~reg0                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_clk ; Rise       ; PWM                         ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; OFF~reg0                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0               ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[12]                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[13]                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[14]                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[1]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[2]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[3]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[4]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[5]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[6]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[7]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[8]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[9]                 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; PWM                         ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0              ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0               ;
; 0.060  ; 0.244        ; 0.184          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0               ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; OFF~reg0|clk                ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[0]~reg0|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[0]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[10]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[11]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[12]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[13]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[14]|clk            ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[1]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[2]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[3]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[4]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[5]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[6]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[7]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[8]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; I_in_mod[9]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PWM|clk                     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o               ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|inclk[0] ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~inputclkctrl|outclk   ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[10]~reg0|clk          ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[1]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[2]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[3]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[4]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[5]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[6]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[7]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[8]~reg0|clk           ;
; 0.238  ; 0.238        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; Count[9]~reg0|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[10]~reg0              ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[1]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[2]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[3]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[4]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[5]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[6]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[7]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[8]~reg0               ;
; 0.537  ; 0.753        ; 0.216          ; High Pulse Width ; i_clk ; Rise       ; Count[9]~reg0               ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Count[0]~reg0'                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0              ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]        ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]         ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.417  ; 0.417        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.462  ; 0.462        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.474  ; 0.474        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Rise       ; Count[0]~reg0|q       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|datad           ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; rtl~0|combout         ;
; 0.536  ; 0.536        ; 0.000          ; Low Pulse Width  ; Count[0]~reg0 ; Fall       ; Equal0~0|combout      ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Rise       ; Equal0~0|datac        ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; rtl~0clkctrl|outclk   ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; DIR~reg0|clk          ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[0]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[10]|clk    ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[1]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[2]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[3]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[4]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[5]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[6]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[7]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[8]|clk     ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Count[0]~reg0 ; Fall       ; Pwm_in_reg[9]|clk     ;
+--------+--------------+----------------+------------------+---------------+------------+-----------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 2.402  ; 3.049  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; 2.190  ; 2.823  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 0.730  ; 1.050  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 0.676  ; 0.999  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; 1.880  ; 2.542  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; 1.824  ; 2.485  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; 1.714  ; 2.340  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; 1.629  ; 2.251  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; 1.706  ; 2.357  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; 1.738  ; 2.416  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; 1.678  ; 2.334  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; 1.273  ; 1.900  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 2.402  ; 3.049  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; -0.423 ; -0.145 ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; 3.268  ; 3.923  ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; 3.188  ; 3.811  ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; 2.818  ; 3.464  ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; 2.738  ; 3.381  ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; 1.518  ; 1.826  ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; 1.519  ; 1.824  ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; 2.522  ; 3.133  ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; 2.872  ; 3.538  ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; 2.802  ; 3.464  ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; 2.503  ; 3.124  ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; 2.692  ; 3.358  ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; 2.537  ; 3.196  ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; 2.564  ; 3.207  ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; 1.966  ; 2.526  ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; 1.908  ; 2.521  ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; 1.502  ; 2.095  ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; 3.268  ; 3.923  ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; 2.636  ; 3.151  ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; 2.198  ; 2.787  ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; 2.636  ; 3.151  ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; 2.130  ; 2.715  ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; 2.172  ; 2.624  ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; 2.495  ; 3.146  ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; 2.517  ; 3.040  ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; 2.335  ; 2.999  ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; 2.304  ; 2.786  ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; 2.248  ; 2.894  ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; 2.220  ; 2.722  ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; 2.296  ; 2.942  ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; 2.201  ; 2.708  ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; 2.042  ; 2.651  ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; 1.962  ; 2.437  ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; 1.896  ; 2.538  ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; 1.336  ; 1.979  ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; 0.402  ; 0.713  ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 0.444  ; 0.133  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; -0.956 ; -1.560 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 0.444  ; 0.133  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 0.429  ; 0.115  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; -0.879 ; -1.500 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; -0.739 ; -1.377 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; -0.625 ; -1.230 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; -0.784 ; -1.399 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; -0.850 ; -1.460 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; -0.792 ; -1.446 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; -0.952 ; -1.585 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; -0.910 ; -1.533 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 0.110  ; -0.449 ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; 0.582  ; 0.302  ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; -0.259 ; -0.545 ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; -1.732 ; -2.351 ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; -1.484 ; -2.109 ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; -1.467 ; -2.079 ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; -0.307 ; -0.607 ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; -0.259 ; -0.545 ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; -1.213 ; -1.794 ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; -1.621 ; -2.254 ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; -1.555 ; -2.196 ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; -1.429 ; -2.019 ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; -1.627 ; -2.260 ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; -1.415 ; -2.042 ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; -1.565 ; -2.189 ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; -1.277 ; -1.869 ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; -1.480 ; -2.074 ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; -1.259 ; -1.852 ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; -1.499 ; -2.141 ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; -0.744 ; -1.325 ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; -1.476 ; -1.998 ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; -1.827 ; -2.406 ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; -1.411 ; -1.929 ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; -1.381 ; -1.904 ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; -1.759 ; -2.341 ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; -1.707 ; -2.301 ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; -1.605 ; -2.200 ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; -1.503 ; -2.058 ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; -1.518 ; -2.098 ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; -1.424 ; -1.996 ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; -1.566 ; -2.145 ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; -1.405 ; -1.981 ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; -1.320 ; -1.864 ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; -1.173 ; -1.721 ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; -1.205 ; -1.819 ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; -0.744 ; -1.325 ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; -0.187 ; -0.447 ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 1.840 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 1.840 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 1.928 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 1.928 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 4.571 ; 4.681 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 4.531 ; 4.702 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 3.913 ; 4.049 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 4.531 ; 4.702 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 3.778 ; 3.890 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 3.628 ; 3.709 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 3.382 ; 3.448 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 3.781 ; 3.925 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 3.953 ; 4.128 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 4.299 ; 4.417 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 3.662 ; 3.768 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 3.763 ; 3.906 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 3.078 ; 3.129 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 3.162 ; 3.238 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 1.817 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 1.817 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 1.902 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 1.902 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 4.470 ; 4.578 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 3.306 ; 3.370 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 3.816 ; 3.947 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 4.447 ; 4.614 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 3.686 ; 3.795 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 3.542 ; 3.620 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 3.306 ; 3.370 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 3.689 ; 3.828 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 3.855 ; 4.023 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 4.224 ; 4.340 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 3.574 ; 3.677 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 3.671 ; 3.809 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 3.016 ; 3.066 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 3.096 ; 3.169 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.907  ; -0.905 ; N/A      ; N/A     ; -3.000              ;
;  Count[0]~reg0   ; N/A     ; N/A    ; N/A      ; N/A     ; -1.285              ;
;  i_clk           ; -3.907  ; -0.905 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.432 ; -6.142 ; 0.0      ; 0.0     ; -54.4               ;
;  Count[0]~reg0   ; N/A     ; N/A    ; N/A      ; N/A     ; -15.420             ;
;  i_clk           ; -17.432 ; -6.142 ; N/A      ; N/A     ; -38.980             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 4.663  ; 5.060  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; 4.216  ; 4.641  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 1.352  ; 1.531  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 1.208  ; 1.339  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; 3.636  ; 4.065  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; 3.469  ; 3.873  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; 3.371  ; 3.704  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; 3.135  ; 3.458  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; 3.273  ; 3.698  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; 3.358  ; 3.748  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; 3.241  ; 3.647  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; 2.354  ; 2.747  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 4.663  ; 5.060  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; -0.423 ; -0.145 ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; 6.435  ; 6.914  ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; 6.341  ; 6.680  ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; 5.667  ; 6.041  ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; 5.424  ; 5.806  ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; 3.017  ; 3.182  ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; 2.993  ; 3.139  ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; 5.006  ; 5.388  ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; 5.728  ; 6.061  ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; 5.583  ; 5.976  ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; 4.944  ; 5.276  ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; 5.409  ; 5.801  ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; 4.997  ; 5.406  ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; 5.097  ; 5.512  ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; 3.787  ; 4.156  ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; 3.888  ; 4.254  ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; 3.018  ; 3.360  ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; 6.435  ; 6.914  ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; 5.196  ; 5.404  ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; 4.323  ; 4.742  ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; 5.196  ; 5.404  ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; 4.172  ; 4.594  ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; 4.261  ; 4.428  ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; 4.944  ; 5.372  ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; 5.026  ; 5.221  ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; 4.591  ; 5.068  ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; 4.557  ; 4.719  ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; 4.481  ; 4.917  ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; 4.362  ; 4.573  ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; 4.549  ; 4.977  ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; 4.291  ; 4.538  ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; 4.068  ; 4.467  ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; 3.891  ; 4.045  ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; 3.670  ; 4.124  ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; 2.592  ; 2.935  ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; 0.738  ; 0.937  ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+-------------+---------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+---------------+--------+--------+------------+-----------------+
; Pwm_in[*]   ; Count[0]~reg0 ; 0.958  ; 0.832  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[0]  ; Count[0]~reg0 ; -0.956 ; -1.560 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[1]  ; Count[0]~reg0 ; 0.958  ; 0.832  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[2]  ; Count[0]~reg0 ; 0.944  ; 0.823  ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[3]  ; Count[0]~reg0 ; -0.879 ; -1.500 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[4]  ; Count[0]~reg0 ; -0.739 ; -1.377 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[5]  ; Count[0]~reg0 ; -0.625 ; -1.229 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[6]  ; Count[0]~reg0 ; -0.784 ; -1.399 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[7]  ; Count[0]~reg0 ; -0.850 ; -1.460 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[8]  ; Count[0]~reg0 ; -0.792 ; -1.446 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[9]  ; Count[0]~reg0 ; -0.952 ; -1.585 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[10] ; Count[0]~reg0 ; -0.910 ; -1.533 ; Fall       ; Count[0]~reg0   ;
;  Pwm_in[11] ; Count[0]~reg0 ; 0.435  ; 0.213  ; Fall       ; Count[0]~reg0   ;
; RESET       ; Count[0]~reg0 ; 1.320  ; 1.207  ; Fall       ; Count[0]~reg0   ;
; I_in[*]     ; i_clk         ; -0.259 ; -0.545 ; Rise       ; i_clk           ;
;  I_in[0]    ; i_clk         ; -1.732 ; -2.351 ; Rise       ; i_clk           ;
;  I_in[1]    ; i_clk         ; -1.484 ; -2.109 ; Rise       ; i_clk           ;
;  I_in[2]    ; i_clk         ; -1.467 ; -2.079 ; Rise       ; i_clk           ;
;  I_in[3]    ; i_clk         ; -0.307 ; -0.607 ; Rise       ; i_clk           ;
;  I_in[4]    ; i_clk         ; -0.259 ; -0.545 ; Rise       ; i_clk           ;
;  I_in[5]    ; i_clk         ; -1.213 ; -1.794 ; Rise       ; i_clk           ;
;  I_in[6]    ; i_clk         ; -1.621 ; -2.254 ; Rise       ; i_clk           ;
;  I_in[7]    ; i_clk         ; -1.555 ; -2.196 ; Rise       ; i_clk           ;
;  I_in[8]    ; i_clk         ; -1.429 ; -2.019 ; Rise       ; i_clk           ;
;  I_in[9]    ; i_clk         ; -1.627 ; -2.260 ; Rise       ; i_clk           ;
;  I_in[10]   ; i_clk         ; -1.415 ; -2.042 ; Rise       ; i_clk           ;
;  I_in[11]   ; i_clk         ; -1.565 ; -2.189 ; Rise       ; i_clk           ;
;  I_in[12]   ; i_clk         ; -1.277 ; -1.869 ; Rise       ; i_clk           ;
;  I_in[13]   ; i_clk         ; -1.480 ; -2.074 ; Rise       ; i_clk           ;
;  I_in[14]   ; i_clk         ; -1.259 ; -1.852 ; Rise       ; i_clk           ;
;  I_in[15]   ; i_clk         ; -1.499 ; -2.141 ; Rise       ; i_clk           ;
; I_max[*]    ; i_clk         ; -0.744 ; -1.325 ; Rise       ; i_clk           ;
;  I_max[0]   ; i_clk         ; -1.476 ; -1.998 ; Rise       ; i_clk           ;
;  I_max[1]   ; i_clk         ; -1.827 ; -2.406 ; Rise       ; i_clk           ;
;  I_max[2]   ; i_clk         ; -1.411 ; -1.929 ; Rise       ; i_clk           ;
;  I_max[3]   ; i_clk         ; -1.381 ; -1.904 ; Rise       ; i_clk           ;
;  I_max[4]   ; i_clk         ; -1.759 ; -2.341 ; Rise       ; i_clk           ;
;  I_max[5]   ; i_clk         ; -1.707 ; -2.301 ; Rise       ; i_clk           ;
;  I_max[6]   ; i_clk         ; -1.605 ; -2.200 ; Rise       ; i_clk           ;
;  I_max[7]   ; i_clk         ; -1.503 ; -2.058 ; Rise       ; i_clk           ;
;  I_max[8]   ; i_clk         ; -1.518 ; -2.098 ; Rise       ; i_clk           ;
;  I_max[9]   ; i_clk         ; -1.424 ; -1.996 ; Rise       ; i_clk           ;
;  I_max[10]  ; i_clk         ; -1.566 ; -2.145 ; Rise       ; i_clk           ;
;  I_max[11]  ; i_clk         ; -1.405 ; -1.981 ; Rise       ; i_clk           ;
;  I_max[12]  ; i_clk         ; -1.320 ; -1.864 ; Rise       ; i_clk           ;
;  I_max[13]  ; i_clk         ; -1.173 ; -1.721 ; Rise       ; i_clk           ;
;  I_max[14]  ; i_clk         ; -1.205 ; -1.819 ; Rise       ; i_clk           ;
;  I_max[15]  ; i_clk         ; -0.744 ; -1.325 ; Rise       ; i_clk           ;
; RESET       ; i_clk         ; -0.187 ; -0.302 ; Rise       ; i_clk           ;
+-------------+---------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 3.394 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 3.394 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 3.346 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 3.346 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 8.418 ; 8.541 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 8.161 ; 8.263 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 7.475 ; 7.354 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 8.161 ; 8.263 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 7.171 ; 7.092 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 6.908 ; 6.819 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 6.399 ; 6.347 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 7.149 ; 7.139 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 7.584 ; 7.489 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 7.721 ; 7.766 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 6.987 ; 6.885 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 7.118 ; 7.121 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 5.875 ; 5.853 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 6.017 ; 5.989 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+------------+---------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+---------------+-------+-------+------------+-----------------+
; Count[*]   ; Count[0]~reg0 ; 1.817 ;       ; Rise       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ; 1.817 ;       ; Rise       ; Count[0]~reg0   ;
; Count[*]   ; Count[0]~reg0 ;       ; 1.902 ; Fall       ; Count[0]~reg0   ;
;  Count[0]  ; Count[0]~reg0 ;       ; 1.902 ; Fall       ; Count[0]~reg0   ;
; DIR        ; Count[0]~reg0 ; 4.470 ; 4.578 ; Fall       ; Count[0]~reg0   ;
; Count[*]   ; i_clk         ; 3.306 ; 3.370 ; Rise       ; i_clk           ;
;  Count[1]  ; i_clk         ; 3.816 ; 3.947 ; Rise       ; i_clk           ;
;  Count[2]  ; i_clk         ; 4.447 ; 4.614 ; Rise       ; i_clk           ;
;  Count[3]  ; i_clk         ; 3.686 ; 3.795 ; Rise       ; i_clk           ;
;  Count[4]  ; i_clk         ; 3.542 ; 3.620 ; Rise       ; i_clk           ;
;  Count[5]  ; i_clk         ; 3.306 ; 3.370 ; Rise       ; i_clk           ;
;  Count[6]  ; i_clk         ; 3.689 ; 3.828 ; Rise       ; i_clk           ;
;  Count[7]  ; i_clk         ; 3.855 ; 4.023 ; Rise       ; i_clk           ;
;  Count[8]  ; i_clk         ; 4.224 ; 4.340 ; Rise       ; i_clk           ;
;  Count[9]  ; i_clk         ; 3.574 ; 3.677 ; Rise       ; i_clk           ;
;  Count[10] ; i_clk         ; 3.671 ; 3.809 ; Rise       ; i_clk           ;
; OFF        ; i_clk         ; 3.016 ; 3.066 ; Rise       ; i_clk           ;
; PWM_out    ; i_clk         ; 3.096 ; 3.169 ; Rise       ; i_clk           ;
+------------+---------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; PWM_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Count[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DIR           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OFF           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; I_max[15]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[14]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_max[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Pwm_in[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[14]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[15]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[13]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[12]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[11]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[10]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[9]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I_in[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PWM_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; Count[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; Count[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Count[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Count[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DIR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.33 V              ; -0.0027 V           ; 0.131 V                              ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.33 V             ; -0.0027 V          ; 0.131 V                             ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; OFF           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; PWM_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; Count[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; Count[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; Count[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; Count[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Count[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DIR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; OFF           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------+
; Setup Transfers                                                      ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; Count[0]~reg0 ; i_clk    ; 12       ; 23       ; 0        ; 0        ;
; i_clk         ; i_clk    ; 95       ; 0        ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Hold Transfers                                                       ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; Count[0]~reg0 ; i_clk    ; 12       ; 23       ; 0        ; 0        ;
; i_clk         ; i_clk    ; 95       ; 0        ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 45    ; 45   ;
; Unconstrained Input Port Paths  ; 285   ; 285  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Thu May 03 16:35:03 2018
Info: Command: quartus_sta PWM_ver -c PWM_ver
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PWM_ver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name Count[0]~reg0 Count[0]~reg0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.907       -17.432 i_clk 
Info (332146): Worst-case hold slack is -0.905
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.905        -6.142 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.980 i_clk 
    Info (332119):    -1.285       -15.420 Count[0]~reg0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.461
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.461       -14.468 i_clk 
Info (332146): Worst-case hold slack is -0.839
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.839        -5.806 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.980 i_clk 
    Info (332119):    -1.285       -15.420 Count[0]~reg0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.617
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.617        -2.706 i_clk 
Info (332146): Worst-case hold slack is -0.561
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.561        -4.176 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -32.108 i_clk 
    Info (332119):    -1.000       -12.000 Count[0]~reg0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 549 megabytes
    Info: Processing ended: Thu May 03 16:35:05 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


