TimeQuest Timing Analyzer report for unid_control
Thu Jul 20 15:32:37 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; unid_control                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 388.95 MHz ; 388.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.571 ; -32.088       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.126 ; -4.504        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.599 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -45.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.571 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.607      ;
; -1.534 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.570      ;
; -1.497 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.487 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.523      ;
; -1.477 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.513      ;
; -1.472 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.508      ;
; -1.418 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.454      ;
; -1.399 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.435      ;
; -1.251 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.287      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.247 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.283      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.243 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.273      ;
; -1.228 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.264      ;
; -1.211 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.247      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.210 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.246      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.206 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.236      ;
; -1.204 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.240      ;
; -1.166 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.202      ;
; -1.146 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.182      ;
; -1.143 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.179      ;
; -1.126 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.162      ;
; -1.103 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.139      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.100 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 2.136      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.096 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 2.126      ;
; -1.061 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.097      ;
; -1.052 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.086      ;
; -1.044 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.080      ;
; -1.031 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.067      ;
; -1.015 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 2.049      ;
; -0.966 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 2.002      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.946 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.982      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.942 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.006     ; 1.972      ;
; -0.905 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.939      ;
; -0.904 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.938      ;
; -0.904 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.938      ;
; -0.903 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.937      ;
; -0.831 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.867      ;
; -0.792 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.828      ;
; -0.790 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.826      ;
; -0.777 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.813      ;
; -0.767 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.801      ;
; -0.767 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.801      ;
; -0.766 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 1.800      ;
; -0.751 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.785      ;
; -0.748 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.784      ;
; -0.705 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.741      ;
; -0.662 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.698      ;
; -0.603 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.639      ;
; -0.569 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.605      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_program:pc0|counter[2]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cont_program:pc0|counter[3]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; ireader:ir0|IR_reg[10]                                           ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.525 ; ireader:ir0|IR_reg[8]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; ireader:ir0|IR_reg[0]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; ireader:ir0|IR_reg[0]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; ireader:ir0|IR_reg[4]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; ireader:ir0|IR_reg[4]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.657 ; ireader:ir0|IR_reg[9]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.807 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.836 ; cont_program:pc0|counter[2]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.844 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.925 ; ireader:ir0|IR_reg[5]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ; clk          ; clk         ; 0.000        ; 0.004      ; 1.195      ;
; 0.976 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.978 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.244      ;
; 1.029 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.293      ;
; 1.030 ; ireader:ir0|IR_reg[3]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.016     ; 1.280      ;
; 1.030 ; ireader:ir0|IR_reg[3]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ; clk          ; clk         ; 0.000        ; -0.016     ; 1.280      ;
; 1.039 ; ireader:ir0|IR_reg[2]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; -0.016     ; 1.289      ;
; 1.040 ; ireader:ir0|IR_reg[2]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ; clk          ; clk         ; 0.000        ; -0.016     ; 1.290      ;
; 1.045 ; ireader:ir0|IR_reg[7]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.016     ; 1.295      ;
; 1.045 ; ireader:ir0|IR_reg[7]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ; clk          ; clk         ; 0.000        ; -0.016     ; 1.295      ;
; 1.053 ; ireader:ir0|IR_reg[6]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ; clk          ; clk         ; 0.000        ; -0.016     ; 1.303      ;
; 1.054 ; ireader:ir0|IR_reg[6]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; -0.016     ; 1.304      ;
; 1.068 ; ireader:ir0|IR_reg[5]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.334      ;
; 1.102 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.106 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.370      ;
; 1.107 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.371      ;
; 1.107 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.371      ;
; 1.142 ; ireader:ir0|IR_reg[1]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.008      ; 1.416      ;
; 1.144 ; ireader:ir0|IR_reg[1]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ; clk          ; clk         ; 0.000        ; 0.008      ; 1.418      ;
; 1.167 ; ireader:ir0|IR_reg[11]                                           ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.020     ; 1.413      ;
; 1.185 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.186 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.186 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.192 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.194 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.460      ;
; 1.200 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.268 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.532      ;
; 1.314 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.578      ;
; 1.339 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.605      ;
; 1.375 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.641      ;
; 1.395 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.661      ;
; 1.432 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.698      ;
; 1.475 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.741      ;
; 1.510 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.776      ;
; 1.518 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.784      ;
; 1.521 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.785      ;
; 1.536 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.800      ;
; 1.537 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.801      ;
; 1.537 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.801      ;
; 1.547 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.562 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.828      ;
; 1.601 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.616 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.882      ;
; 1.673 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.937      ;
; 1.674 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.938      ;
; 1.674 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 1.938      ;
; 1.675 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.939      ;
; 1.698 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.964      ;
; 1.704 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.970      ;
; 1.706 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.712 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 1.972      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.716 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.982      ;
; 1.721 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.987      ;
; 1.737 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.003      ;
; 1.785 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 2.049      ;
; 1.786 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.786 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.052      ;
; 1.788 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.054      ;
; 1.809 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.075      ;
; 1.811 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.077      ;
; 1.814 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 2.080      ;
; 1.822 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 2.086      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
; 1.866 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 0.000        ; -0.006     ; 2.126      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                    ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.126 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.160      ;
; -1.126 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.160      ;
; -1.126 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.160      ;
; -1.126 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.160      ;
; -1.097 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.131      ;
; -1.097 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.131      ;
; -1.097 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.131      ;
; -1.097 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.131      ;
; -0.981 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.015      ;
; -0.981 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.015      ;
; -0.981 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.015      ;
; -0.981 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 2.015      ;
; -0.829 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.863      ;
; -0.829 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.863      ;
; -0.829 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.863      ;
; -0.829 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.863      ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                    ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 1.599 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.863      ;
; 1.599 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.863      ;
; 1.599 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.863      ;
; 1.599 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.863      ;
; 1.751 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.015      ;
; 1.751 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.015      ;
; 1.751 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.015      ;
; 1.751 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.015      ;
; 1.867 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.131      ;
; 1.867 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.131      ;
; 1.867 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.131      ;
; 1.867 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.131      ;
; 1.896 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.160      ;
; 1.896 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.160      ;
; 1.896 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.160      ;
; 1.896 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 2.160      ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[2]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[2]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[3]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[3]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[0]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[0]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[10]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[10]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[11]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[11]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[12]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[12]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[13]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[13]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[14]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[14]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[15]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[15]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[1]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[1]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[2]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[2]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[3]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[3]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[4]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[4]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[5]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[5]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[6]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[6]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[7]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[7]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[8]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[8]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[9]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[9]                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF0|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl0|ctr0|reg|FF0|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF1|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl0|ctr0|reg|FF1|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF2|q_reg|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; comp_ab       ; clk        ; 5.147 ; 5.147 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; 2.866 ; 2.866 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; 3.419 ; 3.419 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; 3.165 ; 3.165 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; 3.129 ; 3.129 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; 3.130 ; 3.130 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; 3.104 ; 3.104 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; 3.322 ; 3.322 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; 3.512 ; 3.512 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; comp_ab       ; clk        ; -3.714 ; -3.714 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; -2.636 ; -2.636 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; -2.636 ; -2.636 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; -3.311 ; -3.311 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; -3.189 ; -3.189 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; -3.061 ; -3.061 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; -2.935 ; -2.935 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; -3.262 ; -3.262 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; -3.256 ; -3.256 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; -2.899 ; -2.899 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; -2.900 ; -2.900 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; -2.867 ; -2.867 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; -2.874 ; -2.874 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; -3.300 ; -3.300 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; -3.508 ; -3.508 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; -3.550 ; -3.550 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; -3.092 ; -3.092 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; -3.282 ; -3.282 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; -3.186 ; -3.186 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 7.571 ; 7.571 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; d_rd           ; clk        ; 8.446 ; 8.446 ; Rise       ; clk             ;
; d_wr           ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 6.592 ; 6.592 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; rd             ; clk        ; 7.185 ; 7.185 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 6.056 ; 6.056 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 7.572 ; 7.572 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 6.242 ; 6.242 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 8.446 ; 8.446 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 8.000 ; 8.000 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 6.365 ; 6.365 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 6.396 ; 6.396 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 7.577 ; 7.577 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 7.303 ; 7.303 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; d_rd           ; clk        ; 8.182 ; 8.182 ; Rise       ; clk             ;
; d_wr           ; clk        ; 7.295 ; 7.295 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 6.592 ; 6.592 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; rd             ; clk        ; 6.884 ; 6.884 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 6.056 ; 6.056 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 6.056 ; 6.056 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 7.304 ; 7.304 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 6.242 ; 6.242 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 7.522 ; 7.522 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 8.182 ; 8.182 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 7.739 ; 7.739 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 6.365 ; 6.365 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 6.396 ; 6.396 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 7.307 ; 7.307 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.157 ; -1.915        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.093 ; -0.372        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.835 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -45.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.157 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.189      ;
; -0.138 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.170      ;
; -0.129 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.161      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.110 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.142      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.108 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.137      ;
; -0.104 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.136      ;
; -0.102 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.134      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.101 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.099 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.128      ;
; -0.098 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.130      ;
; -0.097 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.129      ;
; -0.068 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.037 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.069      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.035 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.064      ;
; -0.024 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.054      ;
; -0.022 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.054      ;
; -0.015 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 1.045      ;
; 0.002  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.030      ;
; 0.010  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.022      ;
; 0.012  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.020      ;
; 0.014  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.016  ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.016      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.025  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.026  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 1.006      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.027  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 1.000        ; -0.003     ; 1.002      ;
; 0.036  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.996      ;
; 0.038  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.994      ;
; 0.049  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 0.981      ;
; 0.060  ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.972      ;
; 0.062  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.970      ;
; 0.103  ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.929      ;
; 0.104  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.926      ;
; 0.104  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.926      ;
; 0.105  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.925      ;
; 0.111  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 1.000        ; -0.002     ; 0.919      ;
; 0.158  ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.874      ;
; 0.171  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.861      ;
; 0.173  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.859      ;
; 0.192  ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.840      ;
; 0.199  ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.833      ;
; 0.200  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.830      ;
; 0.200  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.830      ;
; 0.201  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.829      ;
; 0.228  ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.804      ;
; 0.235  ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.797      ;
; 0.251  ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 1.000        ; 0.000      ; 0.781      ;
; 0.280  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 1.000        ; -0.002     ; 0.750      ;
+--------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_program:pc0|counter[2]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cont_program:pc0|counter[3]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ireader:ir0|IR_reg[10]                                           ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.244 ; ireader:ir0|IR_reg[8]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; ireader:ir0|IR_reg[4]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; ireader:ir0|IR_reg[0]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; ireader:ir0|IR_reg[0]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; ireader:ir0|IR_reg[4]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.323 ; ireader:ir0|IR_reg[9]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.475      ;
; 0.363 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; cont_program:pc0|counter[1]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; cont_program:pc0|counter[2]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.384 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.418 ; ireader:ir0|IR_reg[5]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ; clk          ; clk         ; 0.000        ; 0.004      ; 0.574      ;
; 0.463 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.617      ;
; 0.479 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.491 ; ireader:ir0|IR_reg[2]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; -0.014     ; 0.629      ;
; 0.492 ; ireader:ir0|IR_reg[2]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ; clk          ; clk         ; 0.000        ; -0.014     ; 0.630      ;
; 0.495 ; ireader:ir0|IR_reg[7]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ; clk          ; clk         ; 0.000        ; -0.014     ; 0.633      ;
; 0.497 ; ireader:ir0|IR_reg[7]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.014     ; 0.635      ;
; 0.499 ; ireader:ir0|IR_reg[3]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.014     ; 0.637      ;
; 0.499 ; ireader:ir0|IR_reg[3]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ; clk          ; clk         ; 0.000        ; -0.014     ; 0.637      ;
; 0.501 ; ireader:ir0|IR_reg[6]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ; clk          ; clk         ; 0.000        ; -0.014     ; 0.639      ;
; 0.501 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.651      ;
; 0.502 ; ireader:ir0|IR_reg[6]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; -0.014     ; 0.640      ;
; 0.502 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.652      ;
; 0.502 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.652      ;
; 0.506 ; ireader:ir0|IR_reg[5]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; ireader:ir0|IR_reg[1]                                            ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.008      ; 0.671      ;
; 0.511 ; ireader:ir0|IR_reg[1]                                            ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ; clk          ; clk         ; 0.000        ; 0.008      ; 0.671      ;
; 0.513 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.541 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; cont_program:pc0|counter[0]                                      ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.547 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.557 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.567 ; ireader:ir0|IR_reg[11]                                           ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; -0.015     ; 0.704      ;
; 0.577 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.727      ;
; 0.585 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.600 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.750      ;
; 0.613 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.765      ;
; 0.631 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.645 ; ireader:ir0|IR_reg[12]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.652 ; ireader:ir0|IR_reg[14]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.679 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.829      ;
; 0.680 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.830      ;
; 0.680 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.830      ;
; 0.681 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.687 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.688 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.840      ;
; 0.709 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.861      ;
; 0.722 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.874      ;
; 0.733 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.885      ;
; 0.754 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.757 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.767 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.769 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.919      ;
; 0.769 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.775 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.925      ;
; 0.775 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.776 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.776 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2]                                      ; clk          ; clk         ; 0.000        ; -0.002     ; 0.926      ;
; 0.791 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.793 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.796 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.948      ;
; 0.815 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.967      ;
; 0.817 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.969      ;
; 0.820 ; ireader:ir0|IR_reg[13]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 0.972      ;
; 0.831 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 0.981      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.853 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[3]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.002      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[15]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[14]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[12]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[13]                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[5]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.855 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; ireader:ir0|IR_reg[1]                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.864 ; ireader:ir0|IR_reg[15]                                           ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; clk          ; clk         ; 0.000        ; 0.000      ; 1.016      ;
; 0.895 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.045      ;
; 0.904 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; ireader:ir0|IR_reg[11]                                           ; clk          ; clk         ; 0.000        ; -0.002     ; 1.054      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[8]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[9]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[10]                                           ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[4]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[6]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[7]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[0]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
; 0.915 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; ireader:ir0|IR_reg[2]                                            ; clk          ; clk         ; 0.000        ; -0.003     ; 1.064      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                    ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.093 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.123      ;
; -0.093 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.123      ;
; -0.093 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.123      ;
; -0.093 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.123      ;
; -0.090 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.120      ;
; -0.090 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.120      ;
; -0.090 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.120      ;
; -0.090 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.120      ;
; -0.018 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.048      ;
; -0.018 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.048      ;
; -0.018 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.048      ;
; -0.018 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.048      ;
; 0.045  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.985      ;
; 0.045  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.985      ;
; 0.045  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.985      ;
; 0.045  ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 0.985      ;
+--------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                    ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.835 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.985      ;
; 0.835 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.985      ;
; 0.835 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.985      ;
; 0.835 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.985      ;
; 0.898 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.048      ;
; 0.898 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.048      ;
; 0.898 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.048      ;
; 0.898 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.048      ;
; 0.970 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.120      ;
; 0.970 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.120      ;
; 0.970 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.120      ;
; 0.970 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.120      ;
; 0.973 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.123      ;
; 0.973 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.123      ;
; 0.973 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.123      ;
; 0.973 ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ; cont_program:pc0|counter[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.123      ;
+-------+------------------------------------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[0]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[1]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[2]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[2]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; cont_program:pc0|counter[3]                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; cont_program:pc0|counter[3]                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|controlador:ctr0|reg_states:reg|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Ra|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rb|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF0|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF1|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF2|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|reg4bits:Rc|ffd1bit:FF3|q_reg ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF0|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF1|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF2|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF3|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF4|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF5|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF6|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; controle:ctrl0|datapath_control:dp|regd:d|ffd1bit:FF7|q_reg      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[0]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[0]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[10]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[10]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[11]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[11]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[12]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[12]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[13]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[13]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[14]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[14]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[15]                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[15]                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[1]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[1]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[2]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[2]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[3]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[3]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[4]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[4]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[5]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[5]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[6]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[6]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[7]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[7]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[8]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[8]                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ireader:ir0|IR_reg[9]                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ireader:ir0|IR_reg[9]                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF0|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl0|ctr0|reg|FF0|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF1|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ctrl0|ctr0|reg|FF1|q_reg|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ctrl0|ctr0|reg|FF2|q_reg|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; comp_ab       ; clk        ; 2.586 ; 2.586 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; 2.021 ; 2.021 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; 1.617 ; 1.617 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; 1.904 ; 1.904 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; 1.864 ; 1.864 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; 1.837 ; 1.837 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; 1.759 ; 1.759 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; 1.906 ; 1.906 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; 1.914 ; 1.914 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; 1.735 ; 1.735 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; 1.733 ; 1.733 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; 1.714 ; 1.714 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; 1.707 ; 1.707 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; 1.905 ; 1.905 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; 1.989 ; 1.989 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; 2.021 ; 2.021 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; 1.820 ; 1.820 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; 1.884 ; 1.884 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; 2.273 ; 2.273 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; comp_ab       ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; -1.497 ; -1.497 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; -1.497 ; -1.497 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; -1.639 ; -1.639 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; -1.615 ; -1.615 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; -1.587 ; -1.587 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; -1.728 ; -1.728 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 4.185 ; 4.185 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; d_rd           ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
; d_wr           ; clk        ; 4.173 ; 4.173 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
; rd             ; clk        ; 3.972 ; 3.972 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 4.182 ; 4.182 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 3.537 ; 3.537 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 4.269 ; 4.269 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 4.557 ; 4.557 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 4.370 ; 4.370 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 4.191 ; 4.191 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; d_rd           ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
; d_wr           ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
; rd             ; clk        ; 3.837 ; 3.837 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 3.537 ; 3.537 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.571  ; 0.215 ; -1.126   ; 0.835   ; -1.380              ;
;  clk             ; -1.571  ; 0.215 ; -1.126   ; 0.835   ; -1.380              ;
; Design-wide TNS  ; -32.088 ; 0.0   ; -4.504   ; 0.0     ; -45.38              ;
;  clk             ; -32.088 ; 0.000 ; -4.504   ; 0.000   ; -45.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; comp_ab       ; clk        ; 5.147 ; 5.147 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; 2.866 ; 2.866 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; 3.541 ; 3.541 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; 3.419 ; 3.419 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; 3.291 ; 3.291 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; 3.165 ; 3.165 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; 3.492 ; 3.492 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; 3.486 ; 3.486 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; 3.129 ; 3.129 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; 3.130 ; 3.130 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; 3.097 ; 3.097 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; 3.104 ; 3.104 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; 3.530 ; 3.530 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; 3.738 ; 3.738 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; 3.780 ; 3.780 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; 3.322 ; 3.322 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; 3.512 ; 3.512 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; 4.411 ; 4.411 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; comp_ab       ; clk        ; -1.977 ; -1.977 ; Rise       ; clk             ;
; data_rom[*]   ; clk        ; -1.497 ; -1.497 ; Rise       ; clk             ;
;  data_rom[0]  ; clk        ; -1.497 ; -1.497 ; Rise       ; clk             ;
;  data_rom[1]  ; clk        ; -1.784 ; -1.784 ; Rise       ; clk             ;
;  data_rom[2]  ; clk        ; -1.744 ; -1.744 ; Rise       ; clk             ;
;  data_rom[3]  ; clk        ; -1.717 ; -1.717 ; Rise       ; clk             ;
;  data_rom[4]  ; clk        ; -1.639 ; -1.639 ; Rise       ; clk             ;
;  data_rom[5]  ; clk        ; -1.786 ; -1.786 ; Rise       ; clk             ;
;  data_rom[6]  ; clk        ; -1.794 ; -1.794 ; Rise       ; clk             ;
;  data_rom[7]  ; clk        ; -1.615 ; -1.615 ; Rise       ; clk             ;
;  data_rom[8]  ; clk        ; -1.613 ; -1.613 ; Rise       ; clk             ;
;  data_rom[9]  ; clk        ; -1.594 ; -1.594 ; Rise       ; clk             ;
;  data_rom[10] ; clk        ; -1.587 ; -1.587 ; Rise       ; clk             ;
;  data_rom[11] ; clk        ; -1.785 ; -1.785 ; Rise       ; clk             ;
;  data_rom[12] ; clk        ; -1.869 ; -1.869 ; Rise       ; clk             ;
;  data_rom[13] ; clk        ; -1.901 ; -1.901 ; Rise       ; clk             ;
;  data_rom[14] ; clk        ; -1.700 ; -1.700 ; Rise       ; clk             ;
;  data_rom[15] ; clk        ; -1.764 ; -1.764 ; Rise       ; clk             ;
; rf_rp_zero    ; clk        ; -1.728 ; -1.728 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 7.571 ; 7.571 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 6.385 ; 6.385 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; d_rd           ; clk        ; 8.446 ; 8.446 ; Rise       ; clk             ;
; d_wr           ; clk        ; 7.566 ; 7.566 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 6.407 ; 6.407 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 6.592 ; 6.592 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 6.406 ; 6.406 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 6.607 ; 6.607 ; Rise       ; clk             ;
; rd             ; clk        ; 7.185 ; 7.185 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 6.667 ; 6.667 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 6.565 ; 6.565 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 6.056 ; 6.056 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 7.572 ; 7.572 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 6.242 ; 6.242 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 6.357 ; 6.357 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 6.068 ; 6.068 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 7.778 ; 7.778 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 8.446 ; 8.446 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 8.000 ; 8.000 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 6.365 ; 6.365 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 6.386 ; 6.386 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 6.381 ; 6.381 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 6.096 ; 6.096 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 6.620 ; 6.620 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 6.329 ; 6.329 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 6.375 ; 6.375 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 6.396 ; 6.396 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 6.850 ; 6.850 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 6.384 ; 6.384 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 7.577 ; 7.577 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; alu_s0         ; clk        ; 4.071 ; 4.071 ; Rise       ; clk             ;
; d_addr[*]      ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  d_addr[0]     ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  d_addr[1]     ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  d_addr[2]     ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  d_addr[3]     ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  d_addr[4]     ; clk        ; 3.605 ; 3.605 ; Rise       ; clk             ;
;  d_addr[5]     ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  d_addr[6]     ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  d_addr[7]     ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; d_rd           ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
; d_wr           ; clk        ; 4.065 ; 4.065 ; Rise       ; clk             ;
; pc_addr[*]     ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[0]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[1]    ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  pc_addr[2]    ; clk        ; 3.676 ; 3.676 ; Rise       ; clk             ;
;  pc_addr[3]    ; clk        ; 3.760 ; 3.760 ; Rise       ; clk             ;
; rd             ; clk        ; 3.837 ; 3.837 ; Rise       ; clk             ;
; rf_rp_addr[*]  ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
;  rf_rp_addr[0] ; clk        ; 3.732 ; 3.732 ; Rise       ; clk             ;
;  rf_rp_addr[1] ; clk        ; 3.685 ; 3.685 ; Rise       ; clk             ;
;  rf_rp_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rp_addr[3] ; clk        ; 3.447 ; 3.447 ; Rise       ; clk             ;
; rf_rp_rd       ; clk        ; 4.074 ; 4.074 ; Rise       ; clk             ;
; rf_rq_addr[*]  ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rq_addr[0] ; clk        ; 3.537 ; 3.537 ; Rise       ; clk             ;
;  rf_rq_addr[1] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  rf_rq_addr[2] ; clk        ; 3.451 ; 3.451 ; Rise       ; clk             ;
;  rf_rq_addr[3] ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_rq_rd       ; clk        ; 4.168 ; 4.168 ; Rise       ; clk             ;
; rf_s0          ; clk        ; 4.450 ; 4.450 ; Rise       ; clk             ;
; rf_s1          ; clk        ; 4.264 ; 4.264 ; Rise       ; clk             ;
; rf_w_addr[*]   ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
;  rf_w_addr[0]  ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  rf_w_addr[1]  ; clk        ; 3.595 ; 3.595 ; Rise       ; clk             ;
;  rf_w_addr[2]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_addr[3]  ; clk        ; 3.487 ; 3.487 ; Rise       ; clk             ;
; rf_w_data[*]   ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  rf_w_data[0]  ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  rf_w_data[1]  ; clk        ; 3.773 ; 3.773 ; Rise       ; clk             ;
;  rf_w_data[2]  ; clk        ; 3.557 ; 3.557 ; Rise       ; clk             ;
;  rf_w_data[3]  ; clk        ; 3.596 ; 3.596 ; Rise       ; clk             ;
;  rf_w_data[4]  ; clk        ; 3.615 ; 3.615 ; Rise       ; clk             ;
;  rf_w_data[5]  ; clk        ; 3.873 ; 3.873 ; Rise       ; clk             ;
;  rf_w_data[6]  ; clk        ; 3.608 ; 3.608 ; Rise       ; clk             ;
;  rf_w_data[7]  ; clk        ; 3.614 ; 3.614 ; Rise       ; clk             ;
; rf_w_wr        ; clk        ; 4.076 ; 4.076 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 173      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 173      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 20 15:32:37 2023
Info: Command: quartus_sta unid_control -c unid_control
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'unid_control.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.571
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.571       -32.088 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -1.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.126        -4.504 clk 
Info (332146): Worst-case removal slack is 1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.599         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.157        -1.915 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is -0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.093        -0.372 clk 
Info (332146): Worst-case removal slack is 0.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.835         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -45.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Thu Jul 20 15:32:37 2023
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


