# compile vhdl design source files
vhdl xil_defaultlib  "../../../Sequences.srcs/sources_1/new/Moore.vhd"
vhdl xil_defaultlib  "../../../Sequences.srcs/sources_1/new/Mealy.vhd"
vhdl xil_defaultlib  "../../../../Archivos/file_read.vhd"
vhdl xil_defaultlib  "../../../../Archivos/clockgenerator.vhd"
vhdl xil_defaultlib  "../../../../Archivos/FSM_test.vhd"

# Do not sort compile order
nosort
