Flow report for soc_system
Thu Dec 18 00:24:01 2025
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Flow Summary                                                                  ;
+---------------------------------+---------------------------------------------+
; Flow Status                     ; Successful - Thu Dec 18 00:24:01 2025       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; soc_system                                  ;
; Top-level Entity Name           ; soc_system_top                              ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 7,311 / 32,070 ( 23 % )                     ;
; Total registers                 ; 10891                                       ;
; Total pins                      ; 362 / 457 ( 79 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 292,706 / 4,065,280 ( 7 % )                 ;
; Total DSP Blocks                ; 37 / 87 ( 43 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                               ;
; Total DLLs                      ; 1 / 4 ( 25 % )                              ;
+---------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 12/18/2025 00:18:39 ;
; Main task         ; Compilation         ;
; Revision Name     ; soc_system          ;
+-------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                      ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+
; Assignment Name                       ; Value                                                                    ; Default Value ; Entity Name                    ; Section Id                        ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+
; COMPILER_SIGNATURE_ID                 ; 62489530950065.176603511924177                                           ; --            ; --                             ; --                                ;
; ECO_REGENERATE_REPORT                 ; On                                                                       ; Off           ; --                             ; --                                ;
; EDA_GENERATE_FUNCTIONAL_NETLIST       ; Off                                                                      ; --            ; --                             ; eda_board_design_timing           ;
; EDA_GENERATE_FUNCTIONAL_NETLIST       ; Off                                                                      ; --            ; --                             ; eda_board_design_boundary_scan    ;
; EDA_GENERATE_FUNCTIONAL_NETLIST       ; Off                                                                      ; --            ; --                             ; eda_board_design_signal_integrity ;
; EDA_GENERATE_FUNCTIONAL_NETLIST       ; Off                                                                      ; --            ; --                             ; eda_board_design_symbol           ;
; EDA_OUTPUT_DATA_FORMAT                ; Systemverilog Hdl                                                        ; --            ; --                             ; eda_simulation                    ;
; EDA_SIMULATION_TOOL                   ; Questa Intel FPGA (SystemVerilog)                                        ; <None>        ; --                             ; --                                ;
; EDA_TIME_SCALE                        ; 1 ps                                                                     ; --            ; --                             ; eda_simulation                    ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; HPS_PARTITION                         ; On                                                                       ; --            ; soc_system_hps_0_hps_io_border ; --                                ;
; MAX_CORE_JUNCTION_TEMP                ; 85                                                                       ; --            ; --                             ; --                                ;
; MIN_CORE_JUNCTION_TEMP                ; 0                                                                        ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/../soc_system.cmp                                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/soc_system_hps_0_hps.svd                            ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/../../soc_system.qsys                               ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; Mult.cmp                                                                 ; --            ; --                             ; --                                ;
; MISC_FILE                             ; Mult_sim/Mult.vo                                                         ; --            ; --                             ; --                                ;
; MISC_FILE                             ; AddSub.cmp                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                             ; AddSub_sim/AddSub.vo                                                     ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt.cmp                                                              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC5_uid80_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC4_uid77_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC4_uid76_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC3_uid73_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC3_uid72_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC2_uid69_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC2_uid68_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC1_uid65_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC1_uid64_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC1_uid63_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC0_uid60_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC0_uid59_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt_memoryC0_uid58_invSqrtTables_lutmem.hex              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; InvSqrt_sim/InvSqrt.vo                                                   ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM.bsf                                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM_inst.v                                                               ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM_bb.v                                                                 ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM.inc                                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM.cmp                                                                  ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM2.bsf                                                                 ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM2_inst.v                                                              ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM2_bb.v                                                                ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM2.inc                                                                 ; --            ; --                             ; --                                ;
; MISC_FILE                             ; RAM2.cmp                                                                 ; --            ; --                             ; --                                ;
; NUM_PARALLEL_PROCESSORS               ; 4                                                                        ; --            ; --                             ; --                                ;
; PARTITION_COLOR                       ; -- (Not supported for targeted family)                                   ; --            ; soc_system_top                 ; Top                               ;
; PARTITION_FITTER_PRESERVATION_LEVEL   ; -- (Not supported for targeted family)                                   ; --            ; soc_system_top                 ; Top                               ;
; PARTITION_NETLIST_TYPE                ; -- (Not supported for targeted family)                                   ; --            ; soc_system_top                 ; Top                               ;
; POWER_BOARD_THERMAL_MODEL             ; None (CONSERVATIVE)                                                      ; --            ; --                             ; --                                ;
; POWER_PRESET_COOLING_SOLUTION         ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                    ; --            ; --                             ; --                                ;
; PROJECT_OUTPUT_DIRECTORY              ; output_files                                                             ; --            ; --                             ; --                                ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.regmap                                   ; --            ; --                             ; --                                ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.debuginfo                                ; --            ; --                             ; --                                ;
; SLD_INFO                              ; QSYS_NAME soc_system HAS_SOPCINFO 1 GENERATION_ID 1746571806             ; --            ; --                             ; --                                ;
; SOPCINFO_FILE                         ; soc_system/synthesis/../../soc_system.sopcinfo                           ; --            ; --                             ; --                                ;
; SPD_FILE                              ; Mult.spd                                                                 ; --            ; --                             ; --                                ;
; SPD_FILE                              ; AddSub.spd                                                               ; --            ; --                             ; --                                ;
; SPD_FILE                              ; InvSqrt.spd                                                              ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --                                ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --                                ;
; TOP_LEVEL_ENTITY                      ; soc_system_top                                                           ; soc_system    ; --                             ; --                                ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ; On                                                                       ; Off           ; --                             ; --                                ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:01:19     ; 1.3                     ; 1110 MB             ; 00:02:52                           ;
; Fitter               ; 00:02:47     ; 1.3                     ; 3412 MB             ; 00:05:46                           ;
; Assembler            ; 00:00:11     ; 1.0                     ; 697 MB              ; 00:00:10                           ;
; Timing Analyzer      ; 00:00:48     ; 1.6                     ; 1803 MB             ; 00:01:15                           ;
; EDA Netlist Writer   ; 00:00:04     ; 1.0                     ; 881 MB              ; 00:00:04                           ;
; Total                ; 00:05:09     ; --                      ; --                  ; 00:10:07                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Flow OS Summary                                                                        ;
+----------------------+------------------+----------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name        ; OS Version ; Processor type ;
+----------------------+------------------+----------------+------------+----------------+
; Analysis & Synthesis ; zephyrus-laptop  ; Ubuntu 24.04.3 ; 24         ; x86_64         ;
; Fitter               ; zephyrus-laptop  ; Ubuntu 24.04.3 ; 24         ; x86_64         ;
; Assembler            ; zephyrus-laptop  ; Ubuntu 24.04.3 ; 24         ; x86_64         ;
; Timing Analyzer      ; zephyrus-laptop  ; Ubuntu 24.04.3 ; 24         ; x86_64         ;
; EDA Netlist Writer   ; zephyrus-laptop  ; Ubuntu 24.04.3 ; 24         ; x86_64         ;
+----------------------+------------------+----------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off soc_system -c soc_system
quartus_fit --read_settings_files=off --write_settings_files=off soc_system -c soc_system
quartus_asm --read_settings_files=off --write_settings_files=off soc_system -c soc_system
quartus_sta soc_system -c soc_system
quartus_eda --read_settings_files=off --write_settings_files=off soc_system -c soc_system



