# Verilog style

+ 所有`module`的首字母大写
+ 所有`always`,`if-else`都接续`begin`,`end`且`begin`不换行
+ input端口命名格式`i_xxx`, output端口命名格式`o_xxx`