+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                       ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U_ALU|U_COUNTER                                                                 ; 9     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_DECODER                                                                 ; 6     ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_XOR_TRISTATE                                                            ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_XOR                                                                     ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_OR_TRISTATE                                                             ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_OR                                                                      ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_AND_TRISTATE                                                            ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_AND                                                                     ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_ADDER_TRISTATE                                                          ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU|U_ADDER                                                                   ; 9     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_ALU                                                                           ; 16    ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERB|U_TRISTATE                                                          ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERB|U_COUNTER                                                           ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERB                                                                     ; 8     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERA|U_TRISTATE                                                          ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERA|U_COUNTER                                                           ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGSITERA                                                                     ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_COUNTER2                                                      ; 8     ; 4              ; 1            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_COUNTER1                                                      ; 7     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_MULTIVIBIVRATOR                                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_TRISTATE                                                      ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 16    ; 8              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM|U_MEMORY|altsyncram_component|auto_generated|mux2        ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM|U_MEMORY|altsyncram_component|auto_generated|rden_decode ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM|U_MEMORY|altsyncram_component|auto_generated|decode3     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM|U_MEMORY|altsyncram_component|auto_generated             ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM|U_MEMORY                                                 ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER|U_SRAM                                                          ; 19    ; 8              ; 0            ; 8              ; 0      ; 8               ; 8             ; 8               ; 8     ; 4              ; 0            ; 0                ; 0                 ;
; U_STACK_POINTER                                                                 ; 5     ; 0              ; 1            ; 0              ; 0      ; 0               ; 0             ; 0               ; 12    ; 0              ; 0            ; 0                ; 0                 ;
; U_INSTRUCTION_DECODER|U_MULTIVIBRATOR                                           ; 6     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_INSTRUCTION_DECODER|U_MULTIPLEXER3                                            ; 10    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_INSTRUCTION_DECODER|U_MULTIPLEXER2                                            ; 8     ; 4              ; 0            ; 4              ; 8      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_INSTRUCTION_DECODER|U_MULTIPLEXER1                                            ; 8     ; 5              ; 0            ; 5              ; 8      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_INSTRUCTION_DECODER                                                           ; 14    ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2|U_MEMORY|altsyncram_component|auto_generated|mux2        ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2|U_MEMORY|altsyncram_component|auto_generated|rden_decode ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2|U_MEMORY|altsyncram_component|auto_generated|decode3     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2|U_MEMORY|altsyncram_component|auto_generated             ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2|U_MEMORY                                                 ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM2                                                          ; 19    ; 8              ; 0            ; 8              ; 0      ; 8               ; 8             ; 8               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1|U_MEMORY|altsyncram_component|auto_generated|mux2        ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1|U_MEMORY|altsyncram_component|auto_generated|rden_decode ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1|U_MEMORY|altsyncram_component|auto_generated|decode3     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1|U_MEMORY|altsyncram_component|auto_generated             ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1|U_MEMORY                                                 ; 26    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK|U_SRAM1                                                          ; 19    ; 8              ; 0            ; 8              ; 0      ; 8               ; 8             ; 8               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; U_MEMORY_BLOCK                                                                  ; 11    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 17    ; 2              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_IR_TRISTATE2                                                      ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_IR_TRISTATE1                                                      ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_JP_TRISTATE2                                                      ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_JP_TRISTATE1                                                      ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_COUNTER4                                                          ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_COUNTER3                                                          ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_COUNTER2                                                          ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_COUNTER1                                                          ; 9     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_PC|U_TRISTATE                                                     ; 10    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_PC|U_COUNTER2                                                     ; 9     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_PC|U_COUNTER1                                                     ; 9     ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS|U_PC                                                                ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_REGISTERS                                                                     ; 20    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 20    ; 0              ; 4            ; 0                ; 4                 ;
; U_KEY_4                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_KEY_3                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_KEY_2                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_KEY_1                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U_CLOCK_1ms                                                                     ; 34    ; 32             ; 0            ; 32             ; 1      ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
