from ..pdk_data import logic_module

a2bb2o_0 = logic_module(
    "a2bb2o_0",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2o_1 = logic_module(
    "a2bb2o_1",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2o_2 = logic_module(
    "a2bb2o_2",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2o_4 = logic_module(
    "a2bb2o_4",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2o_lp = logic_module(
    "a2bb2o_lp",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2o_m = logic_module(
    "a2bb2o_m",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2bb2oi_0 = logic_module(
    "a2bb2oi_0",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2bb2oi_1 = logic_module(
    "a2bb2oi_1",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2bb2oi_2 = logic_module(
    "a2bb2oi_2",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2bb2oi_4 = logic_module(
    "a2bb2oi_4",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2bb2oi_lp = logic_module(
    "a2bb2oi_lp",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2bb2oi_m = logic_module(
    "a2bb2oi_m",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21bo_0 = logic_module(
    "a21bo_0",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21bo_1 = logic_module(
    "a21bo_1",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21bo_2 = logic_module(
    "a21bo_2",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21bo_4 = logic_module(
    "a21bo_4",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21bo_lp = logic_module(
    "a21bo_lp",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21bo_m = logic_module(
    "a21bo_m",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21boi_0 = logic_module(
    "a21boi_0",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21boi_1 = logic_module(
    "a21boi_1",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21boi_2 = logic_module(
    "a21boi_2",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21boi_4 = logic_module(
    "a21boi_4",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21boi_lp = logic_module(
    "a21boi_lp",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21boi_m = logic_module(
    "a21boi_m",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21o_0 = logic_module(
    "a21o_0",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21o_1 = logic_module(
    "a21o_1",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21o_2 = logic_module(
    "a21o_2",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21o_4 = logic_module(
    "a21o_4",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21o_lp = logic_module(
    "a21o_lp",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21o_m = logic_module(
    "a21o_m",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a21oi_0 = logic_module(
    "a21oi_0",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21oi_1 = logic_module(
    "a21oi_1",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21oi_2 = logic_module(
    "a21oi_2",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21oi_4 = logic_module(
    "a21oi_4",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21oi_lp = logic_module(
    "a21oi_lp",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a21oi_m = logic_module(
    "a21oi_m",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22o_0 = logic_module(
    "a22o_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22o_1 = logic_module(
    "a22o_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22o_2 = logic_module(
    "a22o_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22o_4 = logic_module(
    "a22o_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22o_lp = logic_module(
    "a22o_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22o_m = logic_module(
    "a22o_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a22oi_0 = logic_module(
    "a22oi_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22oi_1 = logic_module(
    "a22oi_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22oi_2 = logic_module(
    "a22oi_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22oi_4 = logic_module(
    "a22oi_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22oi_lp = logic_module(
    "a22oi_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a22oi_m = logic_module(
    "a22oi_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31o_0 = logic_module(
    "a31o_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31o_1 = logic_module(
    "a31o_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31o_2 = logic_module(
    "a31o_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31o_4 = logic_module(
    "a31o_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31o_lp = logic_module(
    "a31o_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31o_m = logic_module(
    "a31o_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a31oi_0 = logic_module(
    "a31oi_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31oi_1 = logic_module(
    "a31oi_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31oi_2 = logic_module(
    "a31oi_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31oi_4 = logic_module(
    "a31oi_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31oi_lp = logic_module(
    "a31oi_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a31oi_m = logic_module(
    "a31oi_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32o_0 = logic_module(
    "a32o_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32o_1 = logic_module(
    "a32o_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32o_2 = logic_module(
    "a32o_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32o_4 = logic_module(
    "a32o_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32o_lp = logic_module(
    "a32o_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32o_m = logic_module(
    "a32o_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a32oi_0 = logic_module(
    "a32oi_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32oi_1 = logic_module(
    "a32oi_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32oi_2 = logic_module(
    "a32oi_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32oi_4 = logic_module(
    "a32oi_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32oi_lp = logic_module(
    "a32oi_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a32oi_m = logic_module(
    "a32oi_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41o_0 = logic_module(
    "a41o_0",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41o_1 = logic_module(
    "a41o_1",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41o_2 = logic_module(
    "a41o_2",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41o_4 = logic_module(
    "a41o_4",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41o_lp = logic_module(
    "a41o_lp",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41o_m = logic_module(
    "a41o_m",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a41oi_0 = logic_module(
    "a41oi_0",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41oi_1 = logic_module(
    "a41oi_1",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41oi_2 = logic_module(
    "a41oi_2",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41oi_4 = logic_module(
    "a41oi_4",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41oi_lp = logic_module(
    "a41oi_lp",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a41oi_m = logic_module(
    "a41oi_m",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211o_0 = logic_module(
    "a211o_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211o_1 = logic_module(
    "a211o_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211o_2 = logic_module(
    "a211o_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211o_4 = logic_module(
    "a211o_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211o_lp = logic_module(
    "a211o_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211o_m = logic_module(
    "a211o_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a211oi_0 = logic_module(
    "a211oi_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211oi_1 = logic_module(
    "a211oi_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211oi_2 = logic_module(
    "a211oi_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211oi_4 = logic_module(
    "a211oi_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211oi_lp = logic_module(
    "a211oi_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a211oi_m = logic_module(
    "a211oi_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221o_0 = logic_module(
    "a221o_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221o_1 = logic_module(
    "a221o_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221o_2 = logic_module(
    "a221o_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221o_4 = logic_module(
    "a221o_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221o_lp = logic_module(
    "a221o_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221o_m = logic_module(
    "a221o_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a221oi_0 = logic_module(
    "a221oi_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221oi_1 = logic_module(
    "a221oi_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221oi_2 = logic_module(
    "a221oi_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221oi_4 = logic_module(
    "a221oi_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221oi_lp = logic_module(
    "a221oi_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a221oi_m = logic_module(
    "a221oi_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311o_0 = logic_module(
    "a311o_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311o_1 = logic_module(
    "a311o_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311o_2 = logic_module(
    "a311o_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311o_4 = logic_module(
    "a311o_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311o_lp = logic_module(
    "a311o_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311o_m = logic_module(
    "a311o_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a311oi_0 = logic_module(
    "a311oi_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311oi_1 = logic_module(
    "a311oi_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311oi_2 = logic_module(
    "a311oi_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311oi_4 = logic_module(
    "a311oi_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311oi_lp = logic_module(
    "a311oi_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a311oi_m = logic_module(
    "a311oi_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111o_0 = logic_module(
    "a2111o_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111o_1 = logic_module(
    "a2111o_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111o_2 = logic_module(
    "a2111o_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111o_4 = logic_module(
    "a2111o_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111o_lp = logic_module(
    "a2111o_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111o_m = logic_module(
    "a2111o_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
a2111oi_0 = logic_module(
    "a2111oi_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111oi_1 = logic_module(
    "a2111oi_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111oi_2 = logic_module(
    "a2111oi_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111oi_4 = logic_module(
    "a2111oi_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111oi_lp = logic_module(
    "a2111oi_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
a2111oi_m = logic_module(
    "a2111oi_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
and2_0 = logic_module(
    "and2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_1 = logic_module(
    "and2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_2 = logic_module(
    "and2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_4 = logic_module(
    "and2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_lp2 = logic_module(
    "and2_lp2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_lp = logic_module(
    "and2_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2_m = logic_module(
    "and2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2b_1 = logic_module(
    "and2b_1",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2b_2 = logic_module(
    "and2b_2",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2b_4 = logic_module(
    "and2b_4",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2b_lp = logic_module(
    "and2b_lp",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and2b_m = logic_module(
    "and2b_m",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_0 = logic_module(
    "and3_0",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_1 = logic_module(
    "and3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_2 = logic_module(
    "and3_2",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_4 = logic_module(
    "and3_4",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_lp = logic_module(
    "and3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3_m = logic_module(
    "and3_m",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3b_1 = logic_module(
    "and3b_1",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3b_2 = logic_module(
    "and3b_2",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3b_4 = logic_module(
    "and3b_4",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3b_lp = logic_module(
    "and3b_lp",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and3b_m = logic_module(
    "and3b_m",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_0 = logic_module(
    "and4_0",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_1 = logic_module(
    "and4_1",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_2 = logic_module(
    "and4_2",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_4 = logic_module(
    "and4_4",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_lp2 = logic_module(
    "and4_lp2",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_lp = logic_module(
    "and4_lp",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4_m = logic_module(
    "and4_m",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4b_1 = logic_module(
    "and4b_1",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4b_2 = logic_module(
    "and4b_2",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4b_4 = logic_module(
    "and4b_4",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4b_lp = logic_module(
    "and4b_lp",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4b_m = logic_module(
    "and4b_m",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4bb_1 = logic_module(
    "and4bb_1",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4bb_2 = logic_module(
    "and4bb_2",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4bb_4 = logic_module(
    "and4bb_4",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4bb_lp = logic_module(
    "and4bb_lp",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
and4bb_m = logic_module(
    "and4bb_m",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buf_0 = logic_module("buf_0", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_1 = logic_module("buf_1", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_2 = logic_module("buf_2", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_4 = logic_module("buf_4", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_8 = logic_module("buf_8", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_16 = logic_module("buf_16", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_lp = logic_module("buf_lp", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
buf_m = logic_module("buf_m", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "X"])
bufbuf_8 = logic_module(
    "bufbuf_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bufbuf_16 = logic_module(
    "bufbuf_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bufinv_8 = logic_module(
    "bufinv_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
bufinv_16 = logic_module(
    "bufinv_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
bufkapwr_1 = logic_module(
    "bufkapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bufkapwr_2 = logic_module(
    "bufkapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bufkapwr_4 = logic_module(
    "bufkapwr_4",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bufkapwr_8 = logic_module(
    "bufkapwr_8",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_0 = logic_module(
    "buflp_0",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_1 = logic_module(
    "buflp_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_2 = logic_module(
    "buflp_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_4 = logic_module(
    "buflp_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_8 = logic_module(
    "buflp_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
buflp_m = logic_module(
    "buflp_m",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
busdriver2_20 = logic_module(
    "busdriver2_20",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
busdriver_20 = logic_module(
    "busdriver_20",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
busdrivernovlp2_20 = logic_module(
    "busdrivernovlp2_20",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
busdrivernovlp_20 = logic_module(
    "busdrivernovlp_20",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
busdrivernovlpsleep_20 = logic_module(
    "busdrivernovlpsleep_20",
    "Low Power",
    ["A", "SLEEP", "TE_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
bushold0_1 = logic_module(
    "bushold0_1",
    "Low Power",
    ["RESET", "VGND", "VNB", "VPB", "VPWR", "X"],
)
bushold_1 = logic_module(
    "bushold_1",
    "Low Power",
    ["RESET", "VGND", "VNB", "VPB", "VPWR", "X"],
)
busreceiver_0 = logic_module(
    "busreceiver_0",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
busreceiver_1 = logic_module(
    "busreceiver_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
busreceiver_m = logic_module(
    "busreceiver_m",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_0 = logic_module(
    "clkbuf_0",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_1 = logic_module(
    "clkbuf_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_2 = logic_module(
    "clkbuf_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_4 = logic_module(
    "clkbuf_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_8 = logic_module(
    "clkbuf_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_16 = logic_module(
    "clkbuf_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuf_lp = logic_module(
    "clkbuf_lp",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuflp_2 = logic_module(
    "clkbuflp_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuflp_4 = logic_module(
    "clkbuflp_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuflp_8 = logic_module(
    "clkbuflp_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkbuflp_16 = logic_module(
    "clkbuflp_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s15_1 = logic_module(
    "clkdlybuf4s15_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s15_2 = logic_module(
    "clkdlybuf4s15_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s18_1 = logic_module(
    "clkdlybuf4s18_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s18_2 = logic_module(
    "clkdlybuf4s18_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s25_1 = logic_module(
    "clkdlybuf4s25_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s25_2 = logic_module(
    "clkdlybuf4s25_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s50_1 = logic_module(
    "clkdlybuf4s50_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkdlybuf4s50_2 = logic_module(
    "clkdlybuf4s50_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
clkinv_0 = logic_module(
    "clkinv_0",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_1 = logic_module(
    "clkinv_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_2 = logic_module(
    "clkinv_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_4 = logic_module(
    "clkinv_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_8 = logic_module(
    "clkinv_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_16 = logic_module(
    "clkinv_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_lp2 = logic_module(
    "clkinv_lp2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinv_lp = logic_module(
    "clkinv_lp",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinvlp_2 = logic_module(
    "clkinvlp_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinvlp_4 = logic_module(
    "clkinvlp_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinvlp_8 = logic_module(
    "clkinvlp_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
clkinvlp_16 = logic_module(
    "clkinvlp_16",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
conb_0 = logic_module(
    "conb_0",
    "Low Power",
    ["VGND", "VNB", "VPB", "VPWR", "HI", "LO"],
)
conb_1 = logic_module(
    "conb_1",
    "Low Power",
    ["VGND", "VNB", "VPB", "VPWR", "HI", "LO"],
)
decap_3 = logic_module("decap_3", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
decap_4 = logic_module("decap_4", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
decap_6 = logic_module("decap_6", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
decap_8 = logic_module("decap_8", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
decap_12 = logic_module("decap_12", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
decapkapwr_3 = logic_module(
    "decapkapwr_3",
    "Low Power",
    ["KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
decapkapwr_4 = logic_module(
    "decapkapwr_4",
    "Low Power",
    ["KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
decapkapwr_6 = logic_module(
    "decapkapwr_6",
    "Low Power",
    ["KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
decapkapwr_8 = logic_module(
    "decapkapwr_8",
    "Low Power",
    ["KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
decapkapwr_12 = logic_module(
    "decapkapwr_12",
    "Low Power",
    ["KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
dfbbn_1 = logic_module(
    "dfbbn_1",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfbbn_2 = logic_module(
    "dfbbn_2",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfbbp_1 = logic_module(
    "dfbbp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfrbp_1 = logic_module(
    "dfrbp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfrbp_2 = logic_module(
    "dfrbp_2",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfrbp_lp = logic_module(
    "dfrbp_lp",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfrtn_1 = logic_module(
    "dfrtn_1",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfrtp_1 = logic_module(
    "dfrtp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfrtp_2 = logic_module(
    "dfrtp_2",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfrtp_4 = logic_module(
    "dfrtp_4",
    "Low Power",
    ["CLK", "D", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfsbp_1 = logic_module(
    "dfsbp_1",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfsbp_2 = logic_module(
    "dfsbp_2",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfsbp_lp = logic_module(
    "dfsbp_lp",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfstp_1 = logic_module(
    "dfstp_1",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfstp_2 = logic_module(
    "dfstp_2",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfstp_4 = logic_module(
    "dfstp_4",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfstp_lp = logic_module(
    "dfstp_lp",
    "Low Power",
    ["CLK", "D", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfxbp_1 = logic_module(
    "dfxbp_1",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfxbp_2 = logic_module(
    "dfxbp_2",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfxbp_lp = logic_module(
    "dfxbp_lp",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dfxtp_1 = logic_module(
    "dfxtp_1",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfxtp_2 = logic_module(
    "dfxtp_2",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfxtp_4 = logic_module(
    "dfxtp_4",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dfxtp_lp = logic_module(
    "dfxtp_lp",
    "Low Power",
    ["CLK", "D", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
diode_0 = logic_module("diode_0", "Low Power", ["DIODE", "VGND", "VNB", "VPB", "VPWR"])
diode_1 = logic_module("diode_1", "Low Power", ["DIODE", "VGND", "VNB", "VPB", "VPWR"])
dlclkp_1 = logic_module(
    "dlclkp_1",
    "Low Power",
    ["CLK", "GATE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
dlclkp_2 = logic_module(
    "dlclkp_2",
    "Low Power",
    ["CLK", "GATE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
dlclkp_4 = logic_module(
    "dlclkp_4",
    "Low Power",
    ["CLK", "GATE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
dlclkp_lp = logic_module(
    "dlclkp_lp",
    "Low Power",
    ["CLK", "GATE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
dlrbn_1 = logic_module(
    "dlrbn_1",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrbn_2 = logic_module(
    "dlrbn_2",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrbn_lp = logic_module(
    "dlrbn_lp",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrbp_1 = logic_module(
    "dlrbp_1",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrbp_2 = logic_module(
    "dlrbp_2",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrbp_lp = logic_module(
    "dlrbp_lp",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlrtn_1 = logic_module(
    "dlrtn_1",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtn_2 = logic_module(
    "dlrtn_2",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtn_4 = logic_module(
    "dlrtn_4",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtn_lp = logic_module(
    "dlrtn_lp",
    "Low Power",
    ["D", "GATE_N", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtp_1 = logic_module(
    "dlrtp_1",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtp_2 = logic_module(
    "dlrtp_2",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtp_4 = logic_module(
    "dlrtp_4",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtp_lp2 = logic_module(
    "dlrtp_lp2",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlrtp_lp = logic_module(
    "dlrtp_lp",
    "Low Power",
    ["D", "GATE", "RESET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxbn_1 = logic_module(
    "dlxbn_1",
    "Low Power",
    ["D", "GATE_N", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlxbn_2 = logic_module(
    "dlxbn_2",
    "Low Power",
    ["D", "GATE_N", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlxbp_1 = logic_module(
    "dlxbp_1",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlxbp_lp2 = logic_module(
    "dlxbp_lp2",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlxbp_lp = logic_module(
    "dlxbp_lp",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
dlxtn_1 = logic_module(
    "dlxtn_1",
    "Low Power",
    ["D", "GATE_N", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxtn_2 = logic_module(
    "dlxtn_2",
    "Low Power",
    ["D", "GATE_N", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxtn_4 = logic_module(
    "dlxtn_4",
    "Low Power",
    ["D", "GATE_N", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxtp_1 = logic_module(
    "dlxtp_1",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxtp_lp2 = logic_module(
    "dlxtp_lp2",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlxtp_lp = logic_module(
    "dlxtp_lp",
    "Low Power",
    ["D", "GATE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
dlybuf4s15kapwr_1 = logic_module(
    "dlybuf4s15kapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s15kapwr_2 = logic_module(
    "dlybuf4s15kapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s18kapwr_1 = logic_module(
    "dlybuf4s18kapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s18kapwr_2 = logic_module(
    "dlybuf4s18kapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s25kapwr_1 = logic_module(
    "dlybuf4s25kapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s25kapwr_2 = logic_module(
    "dlybuf4s25kapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s50kapwr_1 = logic_module(
    "dlybuf4s50kapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlybuf4s50kapwr_2 = logic_module(
    "dlybuf4s50kapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlygate4s15_1 = logic_module(
    "dlygate4s15_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlygate4s18_1 = logic_module(
    "dlygate4s18_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlygate4s50_1 = logic_module(
    "dlygate4s50_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlymetal6s2s_1 = logic_module(
    "dlymetal6s2s_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlymetal6s4s_1 = logic_module(
    "dlymetal6s4s_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
dlymetal6s6s_1 = logic_module(
    "dlymetal6s6s_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "X"],
)
ebufn_1 = logic_module(
    "ebufn_1",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
ebufn_2 = logic_module(
    "ebufn_2",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
ebufn_4 = logic_module(
    "ebufn_4",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
ebufn_8 = logic_module(
    "ebufn_8",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
ebufn_lp2 = logic_module(
    "ebufn_lp2",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
ebufn_lp = logic_module(
    "ebufn_lp",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
edfxbp_1 = logic_module(
    "edfxbp_1",
    "Low Power",
    ["CLK", "D", "DE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
einvn_0 = logic_module(
    "einvn_0",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_1 = logic_module(
    "einvn_1",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_2 = logic_module(
    "einvn_2",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_4 = logic_module(
    "einvn_4",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_8 = logic_module(
    "einvn_8",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_lp = logic_module(
    "einvn_lp",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvn_m = logic_module(
    "einvn_m",
    "Low Power",
    ["A", "TE_B", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_0 = logic_module(
    "einvp_0",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_1 = logic_module(
    "einvp_1",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_2 = logic_module(
    "einvp_2",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_4 = logic_module(
    "einvp_4",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_8 = logic_module(
    "einvp_8",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_lp = logic_module(
    "einvp_lp",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
einvp_m = logic_module(
    "einvp_m",
    "Low Power",
    ["A", "TE", "VGND", "VNB", "VPB", "VPWR", "Z"],
)
fa_0 = logic_module(
    "fa_0",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fa_1 = logic_module(
    "fa_1",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fa_2 = logic_module(
    "fa_2",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fa_4 = logic_module(
    "fa_4",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fa_lp = logic_module(
    "fa_lp",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fa_m = logic_module(
    "fa_m",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fah_1 = logic_module(
    "fah_1",
    "Low Power",
    ["A", "B", "CI", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fahcin_1 = logic_module(
    "fahcin_1",
    "Low Power",
    ["A", "B", "CIN", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
fahcon_1 = logic_module(
    "fahcon_1",
    "Low Power",
    ["A", "B", "CI", "VGND", "VNB", "VPB", "VPWR", "COUT_N", "SUM"],
)
fill_1 = logic_module("fill_1", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
fill_2 = logic_module("fill_2", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
fill_4 = logic_module("fill_4", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
fill_8 = logic_module("fill_8", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
ha_0 = logic_module(
    "ha_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
ha_1 = logic_module(
    "ha_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
ha_2 = logic_module(
    "ha_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
ha_4 = logic_module(
    "ha_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
ha_lp = logic_module(
    "ha_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
ha_m = logic_module(
    "ha_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "COUT", "SUM"],
)
inputiso0n_lp = logic_module(
    "inputiso0n_lp",
    "Low Power",
    ["A", "SLEEP_B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
inputiso0p_lp = logic_module(
    "inputiso0p_lp",
    "Low Power",
    ["A", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
inputiso1n_lp = logic_module(
    "inputiso1n_lp",
    "Low Power",
    ["A", "SLEEP_B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
inputiso1p_lp = logic_module(
    "inputiso1p_lp",
    "Low Power",
    ["A", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
inputisolatch_lp = logic_module(
    "inputisolatch_lp",
    "Low Power",
    ["D", "SLEEP_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
inv_0 = logic_module("inv_0", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_1 = logic_module("inv_1", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_2 = logic_module("inv_2", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_4 = logic_module("inv_4", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_8 = logic_module("inv_8", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_16 = logic_module("inv_16", "Low Power", ["A", "VGND", "VNB", "VPB", "Y"])
inv_lp = logic_module("inv_lp", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
inv_m = logic_module("inv_m", "Low Power", ["A", "VGND", "VNB", "VPB", "VPWR", "Y"])
invkapwr_1 = logic_module(
    "invkapwr_1",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invkapwr_2 = logic_module(
    "invkapwr_2",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invkapwr_4 = logic_module(
    "invkapwr_4",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invkapwr_8 = logic_module(
    "invkapwr_8",
    "Low Power",
    ["A", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_0 = logic_module(
    "invlp_0",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_1 = logic_module(
    "invlp_1",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_2 = logic_module(
    "invlp_2",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_4 = logic_module(
    "invlp_4",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_8 = logic_module(
    "invlp_8",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
invlp_m = logic_module(
    "invlp_m",
    "Low Power",
    ["A", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
iso0n_lp2 = logic_module(
    "iso0n_lp2",
    "Low Power",
    ["A", "SLEEP_B", "KAGND", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso0n_lp = logic_module(
    "iso0n_lp",
    "Low Power",
    ["A", "KAGND", "SLEEP_B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso0p_lp2 = logic_module(
    "iso0p_lp2",
    "Low Power",
    ["A", "SLEEP", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso0p_lp = logic_module(
    "iso0p_lp",
    "Low Power",
    ["A", "KAPWR", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso1n_lp2 = logic_module(
    "iso1n_lp2",
    "Low Power",
    ["A", "SLEEP_B", "KAGND", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso1n_lp = logic_module(
    "iso1n_lp",
    "Low Power",
    ["A", "KAGND", "SLEEP_B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso1p_lp2 = logic_module(
    "iso1p_lp2",
    "Low Power",
    ["A", "SLEEP", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "X"],
)
iso1p_lp = logic_module(
    "iso1p_lp",
    "Low Power",
    ["A", "KAPWR", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
isobufsrc_1 = logic_module(
    "isobufsrc_1",
    "Low Power",
    ["A", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
isobufsrc_2 = logic_module(
    "isobufsrc_2",
    "Low Power",
    ["A", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
isobufsrc_4 = logic_module(
    "isobufsrc_4",
    "Low Power",
    ["A", "SLEEP", "VGND", "VNB", "VPB", "VPWR", "X"],
)
isolatch_lp = logic_module(
    "isolatch_lp",
    "Low Power",
    ["D", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
lsbuf_lp = logic_module(
    "lsbuf_lp",
    "Low Power",
    ["A", "DESTPWR", "DESTVPB", "VGND", "VPB", "VPWR", "X"],
)
lsbufiso0p_lp = logic_module(
    "lsbufiso0p_lp",
    "Low Power",
    ["A", "DESTPWR", "DESTVPB", "SLEEP", "VGND", "VPB", "VPWR", "X"],
)
lsbufiso1p_lp = logic_module(
    "lsbufiso1p_lp",
    "Low Power",
    ["A", "DESTPWR", "DESTVPB", "SLEEP", "VGND", "VPB", "VPWR", "X"],
)
maj3_0 = logic_module(
    "maj3_0",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
maj3_1 = logic_module(
    "maj3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
maj3_2 = logic_module(
    "maj3_2",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
maj3_4 = logic_module(
    "maj3_4",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
maj3_lp = logic_module(
    "maj3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
maj3_m = logic_module(
    "maj3_m",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_0 = logic_module(
    "mux2_0",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_1 = logic_module(
    "mux2_1",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_2 = logic_module(
    "mux2_2",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_4 = logic_module(
    "mux2_4",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_8 = logic_module(
    "mux2_8",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_lp2 = logic_module(
    "mux2_lp2",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_lp = logic_module(
    "mux2_lp",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2_m = logic_module(
    "mux2_m",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux2i_0 = logic_module(
    "mux2i_0",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_1 = logic_module(
    "mux2i_1",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_2 = logic_module(
    "mux2i_2",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_4 = logic_module(
    "mux2i_4",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_lp2 = logic_module(
    "mux2i_lp2",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_lp = logic_module(
    "mux2i_lp",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux2i_m = logic_module(
    "mux2i_m",
    "Low Power",
    ["A0", "A1", "S", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
mux4_0 = logic_module(
    "mux4_0",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux4_1 = logic_module(
    "mux4_1",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux4_2 = logic_module(
    "mux4_2",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux4_4 = logic_module(
    "mux4_4",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux4_lp = logic_module(
    "mux4_lp",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
mux4_m = logic_module(
    "mux4_m",
    "Low Power",
    ["A0", "A1", "A2", "A3", "S0", "S1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
nand2_0 = logic_module(
    "nand2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_1 = logic_module(
    "nand2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_2 = logic_module(
    "nand2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_4 = logic_module(
    "nand2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_8 = logic_module(
    "nand2_8",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_lp2 = logic_module(
    "nand2_lp2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_lp = logic_module(
    "nand2_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2_m = logic_module(
    "nand2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2b_1 = logic_module(
    "nand2b_1",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2b_2 = logic_module(
    "nand2b_2",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2b_4 = logic_module(
    "nand2b_4",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2b_lp = logic_module(
    "nand2b_lp",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand2b_m = logic_module(
    "nand2b_m",
    "Low Power",
    ["A_N", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_0 = logic_module(
    "nand3_0",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_1 = logic_module(
    "nand3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_2 = logic_module(
    "nand3_2",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_4 = logic_module(
    "nand3_4",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_lp = logic_module(
    "nand3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3_m = logic_module(
    "nand3_m",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3b_1 = logic_module(
    "nand3b_1",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3b_2 = logic_module(
    "nand3b_2",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3b_4 = logic_module(
    "nand3b_4",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3b_lp = logic_module(
    "nand3b_lp",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand3b_m = logic_module(
    "nand3b_m",
    "Low Power",
    ["A_N", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_0 = logic_module(
    "nand4_0",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_1 = logic_module(
    "nand4_1",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_2 = logic_module(
    "nand4_2",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_4 = logic_module(
    "nand4_4",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_lp = logic_module(
    "nand4_lp",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4_m = logic_module(
    "nand4_m",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4b_1 = logic_module(
    "nand4b_1",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4b_2 = logic_module(
    "nand4b_2",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4b_4 = logic_module(
    "nand4b_4",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4b_lp = logic_module(
    "nand4b_lp",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4b_m = logic_module(
    "nand4b_m",
    "Low Power",
    ["A_N", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4bb_1 = logic_module(
    "nand4bb_1",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4bb_2 = logic_module(
    "nand4bb_2",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4bb_4 = logic_module(
    "nand4bb_4",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4bb_lp = logic_module(
    "nand4bb_lp",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nand4bb_m = logic_module(
    "nand4bb_m",
    "Low Power",
    ["A_N", "B_N", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_0 = logic_module(
    "nor2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_1 = logic_module(
    "nor2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_2 = logic_module(
    "nor2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_4 = logic_module(
    "nor2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_8 = logic_module(
    "nor2_8",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_lp2 = logic_module(
    "nor2_lp2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2_lp = logic_module("nor2_lp", "Low Power", ["A", "B", "VNB", "VPB", "Y"])
nor2_m = logic_module(
    "nor2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2b_1 = logic_module(
    "nor2b_1",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2b_2 = logic_module(
    "nor2b_2",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2b_4 = logic_module(
    "nor2b_4",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2b_lp = logic_module(
    "nor2b_lp",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor2b_m = logic_module(
    "nor2b_m",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_0 = logic_module(
    "nor3_0",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_1 = logic_module(
    "nor3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_2 = logic_module(
    "nor3_2",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_4 = logic_module(
    "nor3_4",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_lp = logic_module(
    "nor3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3_m = logic_module(
    "nor3_m",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3b_1 = logic_module(
    "nor3b_1",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3b_2 = logic_module(
    "nor3b_2",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3b_4 = logic_module(
    "nor3b_4",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3b_lp = logic_module(
    "nor3b_lp",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor3b_m = logic_module(
    "nor3b_m",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_0 = logic_module(
    "nor4_0",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_1 = logic_module(
    "nor4_1",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_2 = logic_module(
    "nor4_2",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_4 = logic_module(
    "nor4_4",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_lp = logic_module(
    "nor4_lp",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4_m = logic_module(
    "nor4_m",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4b_1 = logic_module(
    "nor4b_1",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4b_2 = logic_module(
    "nor4b_2",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4b_4 = logic_module(
    "nor4b_4",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4b_lp = logic_module(
    "nor4b_lp",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4b_m = logic_module(
    "nor4b_m",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4bb_1 = logic_module(
    "nor4bb_1",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4bb_2 = logic_module(
    "nor4bb_2",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4bb_4 = logic_module(
    "nor4bb_4",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4bb_lp = logic_module(
    "nor4bb_lp",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
nor4bb_m = logic_module(
    "nor4bb_m",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2a_0 = logic_module(
    "o2bb2a_0",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2a_1 = logic_module(
    "o2bb2a_1",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2a_2 = logic_module(
    "o2bb2a_2",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2a_4 = logic_module(
    "o2bb2a_4",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2a_lp = logic_module(
    "o2bb2a_lp",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2a_m = logic_module(
    "o2bb2a_m",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2bb2ai_0 = logic_module(
    "o2bb2ai_0",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2ai_1 = logic_module(
    "o2bb2ai_1",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2ai_2 = logic_module(
    "o2bb2ai_2",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2ai_4 = logic_module(
    "o2bb2ai_4",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2ai_lp = logic_module(
    "o2bb2ai_lp",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2bb2ai_m = logic_module(
    "o2bb2ai_m",
    "Low Power",
    ["A1_N", "A2_N", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21a_0 = logic_module(
    "o21a_0",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21a_1 = logic_module(
    "o21a_1",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21a_2 = logic_module(
    "o21a_2",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21a_4 = logic_module(
    "o21a_4",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21a_lp = logic_module(
    "o21a_lp",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21a_m = logic_module(
    "o21a_m",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ai_0 = logic_module(
    "o21ai_0",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ai_1 = logic_module(
    "o21ai_1",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ai_2 = logic_module(
    "o21ai_2",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ai_4 = logic_module(
    "o21ai_4",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ai_lp = logic_module(
    "o21ai_lp",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ai_m = logic_module(
    "o21ai_m",
    "Low Power",
    ["A1", "A2", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21ba_0 = logic_module(
    "o21ba_0",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ba_1 = logic_module(
    "o21ba_1",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ba_2 = logic_module(
    "o21ba_2",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ba_4 = logic_module(
    "o21ba_4",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ba_lp = logic_module(
    "o21ba_lp",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21ba_m = logic_module(
    "o21ba_m",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o21bai_0 = logic_module(
    "o21bai_0",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21bai_1 = logic_module(
    "o21bai_1",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21bai_2 = logic_module(
    "o21bai_2",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21bai_4 = logic_module(
    "o21bai_4",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21bai_lp = logic_module(
    "o21bai_lp",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o21bai_m = logic_module(
    "o21bai_m",
    "Low Power",
    ["A1", "A2", "B1_N", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22a_0 = logic_module(
    "o22a_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22a_1 = logic_module(
    "o22a_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22a_2 = logic_module(
    "o22a_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22a_4 = logic_module(
    "o22a_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22a_lp = logic_module(
    "o22a_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22a_m = logic_module(
    "o22a_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o22ai_0 = logic_module(
    "o22ai_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22ai_1 = logic_module(
    "o22ai_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22ai_2 = logic_module(
    "o22ai_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22ai_4 = logic_module(
    "o22ai_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22ai_lp = logic_module(
    "o22ai_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o22ai_m = logic_module(
    "o22ai_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31a_0 = logic_module(
    "o31a_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31a_1 = logic_module(
    "o31a_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31a_2 = logic_module(
    "o31a_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31a_4 = logic_module(
    "o31a_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31a_lp = logic_module(
    "o31a_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31a_m = logic_module(
    "o31a_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o31ai_0 = logic_module(
    "o31ai_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31ai_1 = logic_module(
    "o31ai_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31ai_2 = logic_module(
    "o31ai_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31ai_4 = logic_module(
    "o31ai_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31ai_lp = logic_module(
    "o31ai_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o31ai_m = logic_module(
    "o31ai_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32a_0 = logic_module(
    "o32a_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32a_1 = logic_module(
    "o32a_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32a_2 = logic_module(
    "o32a_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32a_4 = logic_module(
    "o32a_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32a_lp = logic_module(
    "o32a_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32a_m = logic_module(
    "o32a_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o32ai_0 = logic_module(
    "o32ai_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32ai_1 = logic_module(
    "o32ai_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32ai_2 = logic_module(
    "o32ai_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32ai_4 = logic_module(
    "o32ai_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32ai_lp = logic_module(
    "o32ai_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o32ai_m = logic_module(
    "o32ai_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "B2", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41a_0 = logic_module(
    "o41a_0",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41a_1 = logic_module(
    "o41a_1",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41a_2 = logic_module(
    "o41a_2",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41a_4 = logic_module(
    "o41a_4",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41a_lp = logic_module(
    "o41a_lp",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41a_m = logic_module(
    "o41a_m",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o41ai_0 = logic_module(
    "o41ai_0",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41ai_1 = logic_module(
    "o41ai_1",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41ai_2 = logic_module(
    "o41ai_2",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41ai_4 = logic_module(
    "o41ai_4",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41ai_lp = logic_module(
    "o41ai_lp",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o41ai_m = logic_module(
    "o41ai_m",
    "Low Power",
    ["A1", "A2", "A3", "A4", "B1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211a_0 = logic_module(
    "o211a_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211a_1 = logic_module(
    "o211a_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211a_2 = logic_module(
    "o211a_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211a_4 = logic_module(
    "o211a_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211a_lp = logic_module(
    "o211a_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211a_m = logic_module(
    "o211a_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o211ai_0 = logic_module(
    "o211ai_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211ai_1 = logic_module(
    "o211ai_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211ai_2 = logic_module(
    "o211ai_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211ai_4 = logic_module(
    "o211ai_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211ai_lp = logic_module(
    "o211ai_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o211ai_m = logic_module(
    "o211ai_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221a_0 = logic_module(
    "o221a_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221a_1 = logic_module(
    "o221a_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221a_2 = logic_module(
    "o221a_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221a_4 = logic_module(
    "o221a_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221a_lp = logic_module(
    "o221a_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221a_m = logic_module(
    "o221a_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o221ai_0 = logic_module(
    "o221ai_0",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221ai_1 = logic_module(
    "o221ai_1",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221ai_2 = logic_module(
    "o221ai_2",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221ai_4 = logic_module(
    "o221ai_4",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221ai_lp = logic_module(
    "o221ai_lp",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o221ai_m = logic_module(
    "o221ai_m",
    "Low Power",
    ["A1", "A2", "B1", "B2", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311a_0 = logic_module(
    "o311a_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311a_1 = logic_module(
    "o311a_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311a_2 = logic_module(
    "o311a_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311a_4 = logic_module(
    "o311a_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311a_lp = logic_module(
    "o311a_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311a_m = logic_module(
    "o311a_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o311ai_0 = logic_module(
    "o311ai_0",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311ai_1 = logic_module(
    "o311ai_1",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311ai_2 = logic_module(
    "o311ai_2",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311ai_4 = logic_module(
    "o311ai_4",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311ai_lp = logic_module(
    "o311ai_lp",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o311ai_m = logic_module(
    "o311ai_m",
    "Low Power",
    ["A1", "A2", "A3", "B1", "C1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111a_0 = logic_module(
    "o2111a_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111a_1 = logic_module(
    "o2111a_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111a_2 = logic_module(
    "o2111a_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111a_4 = logic_module(
    "o2111a_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111a_lp = logic_module(
    "o2111a_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111a_m = logic_module(
    "o2111a_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "X"],
)
o2111ai_0 = logic_module(
    "o2111ai_0",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111ai_1 = logic_module(
    "o2111ai_1",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111ai_2 = logic_module(
    "o2111ai_2",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111ai_4 = logic_module(
    "o2111ai_4",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111ai_lp = logic_module(
    "o2111ai_lp",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
o2111ai_m = logic_module(
    "o2111ai_m",
    "Low Power",
    ["A1", "A2", "B1", "C1", "D1", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
or2_0 = logic_module(
    "or2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_1 = logic_module(
    "or2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_2 = logic_module(
    "or2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_4 = logic_module(
    "or2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_lp2 = logic_module(
    "or2_lp2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_lp = logic_module(
    "or2_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2_m = logic_module(
    "or2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2b_1 = logic_module(
    "or2b_1",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2b_2 = logic_module(
    "or2b_2",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2b_4 = logic_module(
    "or2b_4",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2b_lp = logic_module(
    "or2b_lp",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or2b_m = logic_module(
    "or2b_m",
    "Low Power",
    ["A", "B_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_0 = logic_module(
    "or3_0",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_1 = logic_module(
    "or3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_2 = logic_module(
    "or3_2",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_4 = logic_module(
    "or3_4",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_lp = logic_module(
    "or3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3_m = logic_module(
    "or3_m",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3b_1 = logic_module(
    "or3b_1",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3b_2 = logic_module(
    "or3b_2",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3b_4 = logic_module(
    "or3b_4",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3b_lp = logic_module(
    "or3b_lp",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or3b_m = logic_module(
    "or3b_m",
    "Low Power",
    ["A", "B", "C_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_0 = logic_module(
    "or4_0",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_1 = logic_module(
    "or4_1",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_2 = logic_module(
    "or4_2",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_4 = logic_module(
    "or4_4",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_lp = logic_module(
    "or4_lp",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4_m = logic_module(
    "or4_m",
    "Low Power",
    ["A", "B", "C", "D", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4b_1 = logic_module(
    "or4b_1",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4b_2 = logic_module(
    "or4b_2",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4b_4 = logic_module(
    "or4b_4",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4b_lp = logic_module(
    "or4b_lp",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4b_m = logic_module(
    "or4b_m",
    "Low Power",
    ["A", "B", "C", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4bb_1 = logic_module(
    "or4bb_1",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4bb_2 = logic_module(
    "or4bb_2",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4bb_4 = logic_module(
    "or4bb_4",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4bb_lp = logic_module(
    "or4bb_lp",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
or4bb_m = logic_module(
    "or4bb_m",
    "Low Power",
    ["A", "B", "C_N", "D_N", "VGND", "VNB", "VPB", "VPWR", "X"],
)
sdfbbn_1 = logic_module(
    "sdfbbn_1",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR"],
)
sdfbbn_2 = logic_module(
    "sdfbbn_2",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR"],
)
sdfbbp_1 = logic_module(
    "sdfbbp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "SET_B", "VNB", "VPB", "Q", "Q_N"],
)
sdfrbp_1 = logic_module(
    "sdfrbp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfrbp_2 = logic_module(
    "sdfrbp_2",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfrbp_lp = logic_module(
    "sdfrbp_lp",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfrtn_1 = logic_module(
    "sdfrtn_1",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfrtp_1 = logic_module(
    "sdfrtp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfrtp_2 = logic_module(
    "sdfrtp_2",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfrtp_4 = logic_module(
    "sdfrtp_4",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfrtp_lp2 = logic_module(
    "sdfrtp_lp2",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfrtp_ov2 = logic_module(
    "sdfrtp_ov2",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfsbp_1 = logic_module(
    "sdfsbp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfsbp_2 = logic_module(
    "sdfsbp_2",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfsbp_lp = logic_module(
    "sdfsbp_lp",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfstp_1 = logic_module(
    "sdfstp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfstp_2 = logic_module(
    "sdfstp_2",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfstp_4 = logic_module(
    "sdfstp_4",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfstp_lp = logic_module(
    "sdfstp_lp",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfxbp_1 = logic_module(
    "sdfxbp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfxbp_2 = logic_module(
    "sdfxbp_2",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfxbp_lp = logic_module(
    "sdfxbp_lp",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sdfxtp_1 = logic_module(
    "sdfxtp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfxtp_2 = logic_module(
    "sdfxtp_2",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfxtp_4 = logic_module(
    "sdfxtp_4",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdfxtp_lp = logic_module(
    "sdfxtp_lp",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sdlclkp_1 = logic_module(
    "sdlclkp_1",
    "Low Power",
    ["CLK", "GATE", "SCE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
sdlclkp_2 = logic_module(
    "sdlclkp_2",
    "Low Power",
    ["CLK", "GATE", "SCE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
sdlclkp_4 = logic_module(
    "sdlclkp_4",
    "Low Power",
    ["CLK", "GATE", "SCE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
sdlclkp_lp = logic_module(
    "sdlclkp_lp",
    "Low Power",
    ["CLK", "GATE", "SCE", "VGND", "VNB", "VPB", "VPWR", "GCLK"],
)
sleep_pargate_plv_7 = logic_module(
    "sleep_pargate_plv_7",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_pargate_plv_14 = logic_module(
    "sleep_pargate_plv_14",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_pargate_plv_21 = logic_module(
    "sleep_pargate_plv_21",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_pargate_plv_28 = logic_module(
    "sleep_pargate_plv_28",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_sergate_plv_14 = logic_module(
    "sleep_sergate_plv_14",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_sergate_plv_21 = logic_module(
    "sleep_sergate_plv_21",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
sleep_sergate_plv_28 = logic_module(
    "sleep_sergate_plv_28",
    "Low Power",
    ["VIRTPWR", "VPWR", "SLEEP", "VPB"],
)
srdlrtp_1 = logic_module(
    "srdlrtp_1",
    "Low Power",
    ["D", "GATE", "RESET_B", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
srdlstp_1 = logic_module(
    "srdlstp_1",
    "Low Power",
    ["D", "GATE", "SET_B", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
srdlxtp_1 = logic_module(
    "srdlxtp_1",
    "Low Power",
    ["D", "GATE", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR", "Q"],
)
sregrbp_1 = logic_module(
    "sregrbp_1",
    "Low Power",
    ["ASYNC", "CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
sregsbp_1 = logic_module(
    "sregsbp_1",
    "Low Power",
    ["ASYNC", "CLK", "D", "SCD", "SCE", "VGND", "VNB", "VPB", "VPWR", "Q", "Q_N"],
)
srsdfrtn_1 = logic_module(
    "srsdfrtn_1",
    "Low Power",
    ["CLK_N", "D", "RESET_B", "SCD", "SCE", "SLEEP_B", "KAPWR", "VGND", "VNB"],
)
srsdfrtp_1 = logic_module(
    "srsdfrtp_1",
    "Low Power",
    ["CLK", "D", "RESET_B", "SCD", "SCE", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB"],
)
srsdfstp_1 = logic_module(
    "srsdfstp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SET_B", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB"],
)
srsdfxtp_1 = logic_module(
    "srsdfxtp_1",
    "Low Power",
    ["CLK", "D", "SCD", "SCE", "SLEEP_B", "KAPWR", "VGND", "VNB", "VPB", "VPWR"],
)
tap_1 = logic_module("tap_1", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
tap_2 = logic_module("tap_2", "Low Power", ["VGND", "VNB", "VPB", "VPWR"])
tapvgnd2_1 = logic_module("tapvgnd2_1", "Low Power", ["VGND", "VPB", "VPWR"])
tapvgnd_1 = logic_module("tapvgnd_1", "Low Power", ["VGND", "VPB", "VPWR"])
tapvpwrvgnd_1 = logic_module("tapvpwrvgnd_1", "Low Power", ["VGND", "VPWR"])
xnor2_0 = logic_module(
    "xnor2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor2_1 = logic_module(
    "xnor2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor2_2 = logic_module(
    "xnor2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor2_4 = logic_module(
    "xnor2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor2_lp = logic_module(
    "xnor2_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor2_m = logic_module(
    "xnor2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "Y"],
)
xnor3_1 = logic_module(
    "xnor3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xnor3_lp = logic_module(
    "xnor3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_0 = logic_module(
    "xor2_0",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_1 = logic_module(
    "xor2_1",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_2 = logic_module(
    "xor2_2",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_4 = logic_module(
    "xor2_4",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_lp = logic_module(
    "xor2_lp",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor2_m = logic_module(
    "xor2_m",
    "Low Power",
    ["A", "B", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor3_1 = logic_module(
    "xor3_1",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
xor3_lp = logic_module(
    "xor3_lp",
    "Low Power",
    ["A", "B", "C", "VGND", "VNB", "VPB", "VPWR", "X"],
)
