人才培育成果說明： 
本計畫在泰瑞達股份有限公司技術及設備全力支援下，讓參與計畫執行的所有人員瞭解： 
SIwave全波模擬軟體之應用、待測物介面板之設計及製程技術、待測物介面板之EMI理論、電
源雜訊干擾之解決方案以及電磁能隙結構之理論及實際應用，成果相當豐碩。 
 
技術研發成果說明： 
為了提出 DIB 中降低電源雜訊干擾的寬頻解決方案，本計畫先以模擬方法設計去耦合電
容及π型濾波器所產生的電源雜訊抑制能力，再以 EBG 結構針對高頻電源雜訊設計有效的抑制
截止帶，針對電源雜訊頻譜提供不同的解決方案，藉由其相對應頻寬互補的設計，達成寬頻電
源雜訊的抑制效果。 
    待測物介面板(Device Interface Board, DIB)傳載多種訊號源至受測物，包含數位訊號、類
比訊號及電源供應網路(Power Delivery Network)。圖 1 (a)為本計畫中所設計之待測物介面板，
圖中也標示出其所傳載之訊號種類與其電源層分佈區塊;圖 1(b)為未置入 HIS-EBG 之抑制接地
彈跳雜訊(Ground Bounce Noise, GBN) 之方法，其中包含放置表面佈置去耦合電容及π型濾波
器。 
    
(a)                                   (b) 
圖 1 (a)DIB 傳載訊號類別之示意圖  (b)傳統接地彈跳雜訊抑制方法 
 
良好的電源層疊構設計可以提供電源完整的回流路徑，圖 2 及圖 3 為 DIB 之電源層板疊
構示意圖，高阻抗平面結構(HIS-EBG)置放於第十一層板上，而連通柱(VIA)連接金屬片至於第
九層板之數位電源層及於第十層板類比電源層;數位電源層板中，金屬片(Patch)及其電源層板
間之高度為 21 密爾(mils);而在類比電源層板中，金屬片分別放置於其電源層板之對上距離 5
密爾及對下距離 16 密爾之位置。 
在傳統之抑制 GBN 方法中，有效降低雜訊之頻寬為低於 1GHz，因此，本計畫中 HIS-EGB
所設計之抑制頻帶將高於 1GHz。圖 5 為 HIS-EBG 金屬片之規格，其為邊長 12 公釐之正方形，
並以間距 1 公釐作周期性排列;而其連通柱之規格為直徑 0.3 公釐、高度 5.8 公釐之全貫孔連通
接著我們將展示置入 HIS-EBG 於待測物介面板之雜訊抑制之量測及模擬結果。在本計畫
中 ， 我 們 使 用 電 磁 模 擬 軟 體 SIwave 設 計 HIS-EBG 之 抑 制 頻 帶 ; 並 以 Agilent 
E5071B(300kHz~8.5GHz)之四埠網路分析儀(VNA)量測其|S21|以驗證雜訊耦合量的大小。圖 6
為量測環境設定之示意圖，我們以兩條半剛性同軸電纜(semi-rigid cable)綁一起作為探針，如
圖 7，再對所量測的數據作四埠(port)到二埠(port)之轉換。 
 
圖 6 量測環境設定示意圖 
 
圖 7 量測所使用之探針 
CASE1:數位電源層之接地彈跳雜訊抑制 
設計對數位電源層之接地彈跳雜訊抑制中，高阻抗平面結構(HIS-EBG)之放置如圖 8 所示，
在數位電源層中除放置表面佈置去耦合電容及 π型濾波器，亦加入設計抑制頻帶於
1.5GHz~1.95GHz 之 HIS-EBG 結構，並將其 HIS-EBG 之單位結構(Unit cell)在數位電源層之下
方作周期性排列。在 HIS-EBG 運用於 DIB 之設計中，其有些單位結構之金屬片，因其他功能
性測試之避孔(Anti-pad)穿割金屬片，使其抑制頻帶提高。 
圖 9 為 HIS-EBG 置入數位電源層中之模擬與量測結果比較圖，其中虛線表模擬結果，實
線表量測結果。本實驗比較三種狀況: (1)置入 HIS-EBG、放置表面佈置去耦合電容及π型濾波
器 (2)僅放置表面佈置去耦合電容及π型濾波器 (3)僅置入 HIS-EBG。 第一狀況下，其數位電
源層之接地彈跳雜訊獲得寬頻之抑制，其抑制頻帶由低頻至 1.95GHz；第二狀況下，其結果顯
示傳統之抑制雜訊方法僅在 1GH下有明顯效果；第三狀況下，可觀察到接地彈跳雜訊在 1.5GHz
至 1.95GHz 間獲得明顯之抑制，其量測與模擬之結果相符。 
 
 圖 10 HIS-EBG 置入類比電源層之比較圖 
 
圖 11 類比電源層之接地雜訊抑制結果 
CASE3:類比電源線路間之接地彈跳雜訊耦合 
在設計降低數位電源層與類比電源層之接地彈跳雜訊耦合中，我們將所設計之 HIS-EBG
之連通柱連結接地層(GND)並將金屬片放置於電源層，如圖 12 所示。圖 13(a)為先前未設計之
電源層，僅應用傳統之接地彈跳雜訊抑制，其中兩條電源供應線路走線相鄰，分邊位於第十五
層及第十七層，而兩層間無接地層隔絕，因此兩者間將產生大量耦合;圖 13(b)為本次所設計之
電源層，其兩條電源供應線路同位於第十五層，而其周圍為所設計之 HIS-EBG 環繞，以降低
其雜訊耦合。 
設計之雜訊抑制結果為圖 14 所示，其中虛線為模擬結果，實線為實際量測結果。在先前
未設計之電源雜訊耦合量約為-40dB，而放置 HIS-EBG 後之 DIB，其電源雜訊耦合量降低至
-60dB，因此，置入 HIS-EBG 將有效隔絕兩電源線之雜訊耦合，藉以增加電源供應品質。 
