|simpleRegister
dataIn[0] => dataOut[0]~reg0.DATAIN
dataIn[1] => dataOut[1]~reg0.DATAIN
clock => dataOut[0]~reg0.CLK
clock => dataOut[1]~reg0.CLK
enable => dataOut[0]~reg0.ENA
enable => dataOut[1]~reg0.ENA
reset => dataOut[0]~reg0.ACLR
reset => dataOut[1]~reg0.ACLR


