# ğŸ’¡ Proiect FPGA â€“ Joc Interactiv cu FSM, LED-uri È™i AfiÈ™aj 7 Segmente

Acest proiect a fost realizat Ã®n **Vivado Design Suite** È™i implementeazÄƒ un **joc interactiv digital** bazat pe o **maÈ™inÄƒ de stÄƒri finite (FSM)**.  
Proiectul foloseÈ™te **comutatoare de intrare**, **LED-uri de ieÈ™ire**, **generator de numÄƒr aleator**, **contor de scor** È™i un **afiÈ™aj cu 7 segmente** controlat printr-un driver dedicat.

---

## ğŸ§  Schema bloc a sistemului

![Schema bloc](schema_bloc_scid.png)

---

## âš™ï¸ Structura proiectului

Sistemul este format din urmÄƒtoarele module principale:

1. **Comutatoare de intrare (SW)**  
   â€“ Permite utilizatorului sÄƒ interacÈ›ioneze cu jocul prin setarea unor combinaÈ›ii binare de intrare.

2. **Unitate de control (FSM)**  
   â€“ ControleazÄƒ stÄƒrile sistemului È™i logica de joc (iniÈ›ializare, comparaÈ›ie, incrementare scor etc.).  
   â€“ CoordoneazÄƒ comunicaÈ›ia dintre toate modulele.

3. **Generator de numÄƒr aleator**  
   â€“ Produce o valoare binarÄƒ aleatorie care reprezintÄƒ â€œnumÄƒrul È›intÄƒâ€ al jocului.

4. **Contor de scor**  
   â€“ Incrementat automat atunci cÃ¢nd utilizatorul introduce corect combinaÈ›ia de intrare.

5. **Driver afiÈ™aj 7 segmente**  
   â€“ PrimeÈ™te valoarea scorului È™i o afiÈ™eazÄƒ pe un afiÈ™aj cu 7 segmente.

6. **LED-uri de ieÈ™ire**  
   â€“ IndicÄƒ vizual rezultatul comparaÈ›iei dintre valoarea introdusÄƒ È™i cea generatÄƒ aleator.

---

## ğŸ“‚ FiÈ™iere incluse

| Tip fiÈ™ier | Nume | Descriere |
|-------------|------|------------|
| `FSM.vhd` | Unitatea de control principalÄƒ â€“ maÈ™ina de stÄƒri finite |
| `driver7seg.vhd` | Modul de afiÈ™are pe 7 segmente |
| `constr.xdc` | FiÈ™ier de constrÃ¢ngeri pentru pini FPGA |
| `FSM_propImpl.xdc` | Versiune alternativÄƒ de constrÃ¢ngeri (pentru implementare) |
| `Surse_Proiect_Vivado.txt` | Descriere generalÄƒ È™i notiÈ›e despre surse |
| `schema_bloc_scid.png` | Schema bloc generalÄƒ a sistemului |

---

## ğŸ§© PlatformÄƒ hardware

Proiectul este destinat rulÄƒrii pe o placÄƒ FPGA compatibilÄƒ (ex. **Xilinx Artix-7** sau **Basys 3**)  
È™i utilizeazÄƒ limbajul de descriere hardware **VHDL**.

---

## ğŸ§‘â€ğŸ’» Autor

**MihuÈ› Darius Daniel**  
Facultatea de ElectronicÄƒ, TelecomunicaÈ›ii È™i Tehnologia InformaÈ›iei  
Universitatea TehnicÄƒ din Cluj-Napoca

---

## ğŸ Concluzie

Proiectul demonstreazÄƒ integrarea mai multor module logice Ã®ntr-un sistem complet controlat de o FSM, oferind o interacÈ›iune intuitivÄƒ Ã®ntre utilizator È™i dispozitiv, prin LED-uri È™i afiÈ™aj numeric.

---
