Partition Merge report for PiLC
Wed Feb 03 14:37:10 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Wed Feb 03 14:37:10 2016       ;
; Quartus II 64-Bit Version          ; 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name                      ; PiLC                                        ;
; Top-level Entity Name              ; PILC                                        ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 4,530                                       ;
;     Total combinational functions  ; 2,888                                       ;
;     Dedicated logic registers      ; 2,877                                       ;
; Total registers                    ; 2879                                        ;
; Total pins                         ; 85                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 4,160                                       ;
; Embedded Multiplier 9-bit elements ; 0                                           ;
; Total PLLs                         ; 1                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Post-Fit               ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                 ;
+---------------------------------------------+-------+--------------------------------+
; Statistic                                   ; Top   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+--------------------------------+
; Estimated Total logic elements              ; 4530  ; 0                              ;
;                                             ;       ;                                ;
; Total combinational functions               ; 2888  ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                                ;
;     -- 4 input functions                    ; 1603  ; 0                              ;
;     -- 3 input functions                    ; 401   ; 0                              ;
;     -- <=2 input functions                  ; 884   ; 0                              ;
;                                             ;       ;                                ;
; Logic elements by mode                      ;       ;                                ;
;     -- normal mode                          ; 2176  ; 0                              ;
;     -- arithmetic mode                      ; 712   ; 0                              ;
;                                             ;       ;                                ;
; Total registers                             ; 2879  ; 0                              ;
;     -- Dedicated logic registers            ; 2877  ; 0                              ;
;     -- I/O registers                        ; 4     ; 0                              ;
;                                             ;       ;                                ;
; Virtual pins                                ; 0     ; 0                              ;
; I/O pins                                    ; 85    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0     ; 0                              ;
; Total memory bits                           ; 4160  ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                              ;
; PLL                                         ; 0     ; 1                              ;
; Double Data Rate I/O Output Circuitry       ; 1     ; 0                              ;
;                                             ;       ;                                ;
; Connections                                 ;       ;                                ;
;     -- Input Connections                    ; 3077  ; 1                              ;
;     -- Registered Input Connections         ; 2845  ; 0                              ;
;     -- Output Connections                   ; 34    ; 3044                           ;
;     -- Registered Output Connections        ; 0     ; 0                              ;
;                                             ;       ;                                ;
; Internal Connections                        ;       ;                                ;
;     -- Total Connections                    ; 20385 ; 3046                           ;
;     -- Registered Connections               ; 12454 ; 0                              ;
;                                             ;       ;                                ;
; External Connections                        ;       ;                                ;
;     -- Top                                  ; 66    ; 3045                           ;
;     -- hard_block:auto_generated_inst       ; 3045  ; 0                              ;
;                                             ;       ;                                ;
; Partition Interface                         ;       ;                                ;
;     -- Input Ports                          ; 6     ; 1                              ;
;     -- Output Ports                         ; 46    ; 2                              ;
;     -- Bidir Ports                          ; 33    ; 0                              ;
;                                             ;       ;                                ;
; Registered Ports                            ;       ;                                ;
;     -- Registered Input Ports               ; 0     ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 0                              ;
;                                             ;       ;                                ;
; Port Connectivity                           ;       ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 0                              ;
+---------------------------------------------+-------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                                                 ; Partition ; Type          ; Location ; Status                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; ADCL345_clk                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADCL345_clk                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADCL345_clk~output                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; ADXL345_CS                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- ADXL345_CS                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADXL345_CS~output                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; ADXL345_Int                                                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- ADXL345_Int                                                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADXL345_Int~input                                                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; ADXL345_SDIO                                                                                                                         ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- ADXL345_SDIO                                                                                                                  ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- ADXL345_SDIO~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DATAIN                                                                                                                               ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DATAIN                                                                                                                        ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DATAIN~output                                                                                                                 ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DATAOUT                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- DATAOUT                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- DATAOUT~input                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DCLK                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DCLK                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DCLK~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[0]                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_BA[1]                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CAS_N                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CKE                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CLK                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_CS_N                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[0]                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[0]                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[0]~output                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQM[1]                                                                                                                          ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_DQM[1]                                                                                                                   ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_DQM[1]~output                                                                                                            ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:0:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:10:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:11:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:12:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:13:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:14:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:15:obufa ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:1:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:2:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:3:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:4:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:5:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:6:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:7:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:8:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                                                                           ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                                                                    ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|IOBUF:IOBUF_DATA|IOBUF_iobuf_bidir_p1p:IOBUF_iobuf_bidir_p1p_component|\loop1:9:obufa  ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_RAS_N                                                                                                                           ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                                                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; DRAM_WE_N                                                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[0]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[0]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[0]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[10]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[10]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[10]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[11]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[11]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[11]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[12]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[12]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[12]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[13]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[13]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[13]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[14]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[14]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[14]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[15]                                                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[15]                                                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[15]~output                                                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[1]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[1]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[1]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[2]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[2]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[2]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[3]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[3]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[3]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[4]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[4]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[4]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[5]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[5]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[5]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[6]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[6]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[6]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[7]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[7]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[7]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[8]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[8]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[8]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; Event_Out[9]                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- Event_Out[9]                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Event_Out[9]~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO1                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO1                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO1~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO10                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO10                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO10~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO11                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO11                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO11~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO12                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO12                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO12~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO13                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO13                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO13~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO14                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO14                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO14~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO15                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO15                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO15~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO16                                                                                                                                 ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO16                                                                                                                          ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO16~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO2                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO2                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO2~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO3                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO3                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO3~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO4                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO4                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO4~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO5                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO5                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO5~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO6                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO6                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO6~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO7                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO7                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO7~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO8                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO8                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO8~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO9                                                                                                                                  ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- IO9                                                                                                                           ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- IO9~output                                                                                                                    ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; IO_Event_Out                                                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- IO_Event_Out                                                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IO_Event_Out~output                                                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; NSCO                                                                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- NSCO                                                                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- NSCO~output                                                                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; SPI_EN1                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SPI_EN1                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SPI_EN1~input                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; SPI_MISO                                                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- SPI_MISO                                                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- SPI_MISO~output                                                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; SPI_MOSI                                                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SPI_MOSI                                                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SPI_MOSI~input                                                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; SPI_clk                                                                                                                              ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- SPI_clk                                                                                                                       ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SPI_clk~input                                                                                                                 ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
; clk                                                                                                                                  ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- clk                                                                                                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- clk~input                                                                                                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                                                      ;           ;               ;          ;                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                     ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 4,530                                                                        ;
;                                             ;                                                                              ;
; Total combinational functions               ; 2888                                                                         ;
; Logic element usage by number of LUT inputs ;                                                                              ;
;     -- 4 input functions                    ; 1603                                                                         ;
;     -- 3 input functions                    ; 401                                                                          ;
;     -- <=2 input functions                  ; 884                                                                          ;
;                                             ;                                                                              ;
; Logic elements by mode                      ;                                                                              ;
;     -- normal mode                          ; 2176                                                                         ;
;     -- arithmetic mode                      ; 712                                                                          ;
;                                             ;                                                                              ;
; Total registers                             ; 2879                                                                         ;
;     -- Dedicated logic registers            ; 2877                                                                         ;
;     -- I/O registers                        ; 4                                                                            ;
;                                             ;                                                                              ;
; I/O pins                                    ; 85                                                                           ;
; Total memory bits                           ; 4160                                                                         ;
;                                             ;                                                                              ;
; Embedded Multiplier 9-bit elements          ; 0                                                                            ;
;                                             ;                                                                              ;
; Total PLLs                                  ; 1                                                                            ;
;     -- PLLs                                 ; 1                                                                            ;
;                                             ;                                                                              ;
; Maximum fan-out node                        ; PLL:inst2|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 2945                                                                         ;
; Total fan-out                               ; 20232                                                                        ;
; Average fan-out                             ; 3.33                                                                         ;
+---------------------------------------------+------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; Name                                                                                                                                                          ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size ; MIF  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+
; PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|COMMAND_FIFO:FIFO_CMD_READ|dcfifo:dcfifo_component|dcfifo_p2k1:auto_generated|altsyncram_5c11:fifo_ram|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; 16           ; 22           ; 16           ; 22           ; 352  ; None ;
; PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|COMMAND_FIFO:FIFO_CMD_WRITE|dcfifo:dcfifo_component|dcfifo_p2k1:auto_generated|altsyncram_5c11:fifo_ram|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; 16           ; 22           ; 16           ; 22           ; 352  ; None ;
; PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|READ_DATA_FIFO:FIFO_RD_DATA_OUT|dcfifo:dcfifo_component|dcfifo_iam1:auto_generated|altsyncram_nc11:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 38           ; 64           ; 38           ; 2432 ; None ;
; PiLC_Firmware:inst1|SDRAM_CONTROL:DRAM|WRITE_DATA_FIFO:FIFO_WR_DATA_IN|dcfifo:dcfifo_component|dcfifo_63k1:auto_generated|altsyncram_fc11:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 64           ; 16           ; 64           ; 16           ; 1024 ; None ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+------+------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Wed Feb 03 14:37:07 2016
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off PiLC -c PiLC --merge=on
Warning (35010): Previously generated Fitter netlist for partition "Top" is older than current Synthesis netlist -- using the current Synthesis netlist instead to ensure that the latest source changes are included
    Info (35011): Set the option to Ignore source file changes to force the Quartus II software to always use a previously generated Fitter netlist
Info (35007): Using synthesis netlist for partition "Top"
Info (35002): Resolved and merged 1 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 1 node(s), including 0 DDIO, 1 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 4744 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 6 input pins
    Info (21059): Implemented 46 output pins
    Info (21060): Implemented 33 bidirectional pins
    Info (21061): Implemented 4559 logic cells
    Info (21064): Implemented 98 RAM segments
    Info (21065): Implemented 1 PLLs
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 629 megabytes
    Info: Processing ended: Wed Feb 03 14:37:11 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


