Fitter report for DE10_LITE_CLB7Sw
Fri Dec 22 18:28:45 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |AHBLITE_SYS|AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 22 18:28:45 2023       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; DE10_LITE_CLB7Sw                            ;
; Top-level Entity Name              ; AHBLITE_SYS                                 ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,003 / 49,760 ( 8 % )                      ;
;     Total combinational functions  ; 3,863 / 49,760 ( 8 % )                      ;
;     Dedicated logic registers      ; 850 / 49,760 ( 2 % )                        ;
; Total registers                    ; 850                                         ;
; Total pins                         ; 25 / 360 ( 7 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 8,192 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 2.27        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.8%      ;
;     Processor 3            ;  11.8%      ;
;     Processor 4            ;  11.7%      ;
;     Processor 5            ;  11.7%      ;
;     Processor 6            ;  11.6%      ;
;     Processor 7            ;  11.6%      ;
;     Processor 8            ;  11.5%      ;
;     Processors 9-12        ;  11.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; HEX0[0]    ; PIN_C14       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[1]    ; PIN_E15       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[2]    ; PIN_C15       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[3]    ; PIN_C16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[4]    ; PIN_E16       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[5]    ; PIN_D17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[6]    ; PIN_C17       ; QSF Assignment ;
; Location     ;                ;              ; HEX0[7]    ; PIN_D15       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[0]    ; PIN_C18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[1]    ; PIN_D18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[2]    ; PIN_E18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[3]    ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[4]    ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[5]    ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[6]    ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; HEX1[7]    ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[0]    ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[1]    ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[2]    ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[3]    ; PIN_A21       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[4]    ; PIN_B21       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[5]    ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[6]    ; PIN_B22       ; QSF Assignment ;
; Location     ;                ;              ; HEX2[7]    ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[0]    ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[1]    ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[2]    ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[3]    ; PIN_C19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[4]    ; PIN_C20       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[5]    ; PIN_D19       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[6]    ; PIN_E17       ; QSF Assignment ;
; Location     ;                ;              ; HEX3[7]    ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[0]    ; PIN_F18       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[1]    ; PIN_E20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[2]    ; PIN_E19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[3]    ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[4]    ; PIN_H19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[5]    ; PIN_F19       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[6]    ; PIN_F20       ; QSF Assignment ;
; Location     ;                ;              ; HEX4[7]    ; PIN_F17       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[0]    ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[1]    ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[2]    ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[3]    ; PIN_N18       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[4]    ; PIN_M20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[5]    ; PIN_N19       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[6]    ; PIN_N20       ; QSF Assignment ;
; Location     ;                ;              ; HEX5[7]    ; PIN_L19       ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX0[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX1[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX2[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX3[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX4[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ; AHBLITE_SYS    ;              ; HEX5[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4815 ) ; 0.00 % ( 0 / 4815 )        ; 0.00 % ( 0 / 4815 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4815 ) ; 0.00 % ( 0 / 4815 )        ; 0.00 % ( 0 / 4815 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4799 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/DE10_LITE_CLB7Sw.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 4,003 / 49,760 ( 8 % )      ;
;     -- Combinational with no register       ; 3153                        ;
;     -- Register only                        ; 140                         ;
;     -- Combinational with a register        ; 710                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2961                        ;
;     -- 3 input functions                    ; 619                         ;
;     -- <=2 input functions                  ; 283                         ;
;     -- Register only                        ; 140                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 3742                        ;
;     -- arithmetic mode                      ; 121                         ;
;                                             ;                             ;
; Total registers*                            ; 850 / 51,509 ( 2 % )        ;
;     -- Dedicated logic registers            ; 850 / 49,760 ( 2 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 285 / 3,110 ( 9 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 25 / 360 ( 7 % )            ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 8,192 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 1                           ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4.6% / 4.3% / 5.0%          ;
; Peak interconnect usage (total/H/V)         ; 58.7% / 54.6% / 64.7%       ;
; Maximum fan-out                             ; 852                         ;
; Highest non-global fan-out                  ; 850                         ;
; Total fan-out                               ; 17681                       ;
; Average fan-out                             ; 3.59                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4003 / 49760 ( 8 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 3153                 ; 0                              ;
;     -- Register only                        ; 140                  ; 0                              ;
;     -- Combinational with a register        ; 710                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2961                 ; 0                              ;
;     -- 3 input functions                    ; 619                  ; 0                              ;
;     -- <=2 input functions                  ; 283                  ; 0                              ;
;     -- Register only                        ; 140                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3742                 ; 0                              ;
;     -- arithmetic mode                      ; 121                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 850                  ; 0                              ;
;     -- Dedicated logic registers            ; 850 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 285 / 3110 ( 9 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 25                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 288 ( 0 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 8192                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17689                ; 8                              ;
;     -- Registered Connections               ; 4921                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 15                   ; 0                              ;
;     -- Output Ports                         ; 10                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_CLK_10    ; N5    ; 2        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; KEY[0]        ; B8    ; 7        ; 46           ; 54           ; 28           ; 850                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; KEY[1]        ; A7    ; 7        ; 49           ; 54           ; 28           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; MAX10_CLK1_50 ; P11   ; 3        ; 34           ; 0            ; 28           ; 852                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; MAX10_CLK2_50 ; N14   ; 6        ; 78           ; 29           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[0]         ; C10   ; 7        ; 51           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[1]         ; C11   ; 7        ; 51           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[2]         ; D12   ; 7        ; 51           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[3]         ; C12   ; 7        ; 54           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[4]         ; A12   ; 7        ; 54           ; 54           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[5]         ; B12   ; 7        ; 49           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[6]         ; A13   ; 7        ; 54           ; 54           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[7]         ; A14   ; 7        ; 58           ; 54           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[8]         ; B14   ; 7        ; 56           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
; SW[9]         ; F15   ; 7        ; 69           ; 54           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL           ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDR[0] ; A8    ; 7        ; 46           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1] ; A9    ; 7        ; 46           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2] ; A10   ; 7        ; 51           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3] ; B10   ; 7        ; 46           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4] ; D13   ; 7        ; 56           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5] ; C13   ; 7        ; 58           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6] ; E14   ; 7        ; 66           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7] ; D14   ; 7        ; 56           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8] ; A11   ; 7        ; 51           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9] ; B11   ; 7        ; 49           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 60 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 22 / 52 ( 42 % ) ; 3.3V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; KEY[1]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 447        ; 7        ; LEDR[0]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 449        ; 7        ; LEDR[1]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 439        ; 7        ; LEDR[2]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 437        ; 7        ; LEDR[8]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 435        ; 7        ; SW[4]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; SW[6]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 425        ; 7        ; SW[7]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; KEY[0]                                         ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; LEDR[3]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 443        ; 7        ; LEDR[9]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 441        ; 7        ; SW[5]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; SW[8]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B21      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; SW[0]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; SW[1]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; SW[3]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; LEDR[5]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 391        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 397        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; SW[2]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; LEDR[4]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 428        ; 7        ; LEDR[7]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D19      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; LEDR[6]                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 390        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 388        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E18      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E19      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E20      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E21      ; 335        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 333        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; SW[9]                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F19      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 342        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 340        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; ADC_CLK_10                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; MAX10_CLK2_50                                  ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 338        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 339        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; MAX10_CLK1_50                                  ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; LEDR[0]  ; Missing drive strength ;
; LEDR[1]  ; Missing drive strength ;
; LEDR[2]  ; Missing drive strength ;
; LEDR[3]  ; Missing drive strength ;
; LEDR[4]  ; Missing drive strength ;
; LEDR[5]  ; Missing drive strength ;
; LEDR[6]  ; Missing drive strength ;
; LEDR[7]  ; Missing drive strength ;
; LEDR[8]  ; Missing drive strength ;
; LEDR[9]  ; Missing drive strength ;
+----------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                               ; Entity Name      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
; |AHBLITE_SYS                                 ; 4003 (1)    ; 850 (0)                   ; 0 (0)         ; 8192        ; 1    ; 1          ; 0            ; 0       ; 0         ; 25   ; 0            ; 3153 (1)     ; 140 (0)           ; 710 (0)          ; 0          ; |AHBLITE_SYS                                                                                                      ; AHBLITE_SYS      ; work         ;
;    |AHB2LED:uAHB2LED|                        ; 13 (13)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 9 (9)            ; 0          ; |AHBLITE_SYS|AHB2LED:uAHB2LED                                                                                     ; AHB2LED          ; work         ;
;    |AHB2MEM:uAHB2MEM|                        ; 78 (78)     ; 13 (13)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 13 (13)          ; 0          ; |AHBLITE_SYS|AHB2MEM:uAHB2MEM                                                                                     ; AHB2MEM          ; work         ;
;       |megaRAM:megaRAM_inst|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |AHBLITE_SYS|AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst                                                                ; megaRAM          ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |AHBLITE_SYS|AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component                                ; altsyncram       ; work         ;
;             |altsyncram_sep1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |AHBLITE_SYS|AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated ; altsyncram_sep1  ; work         ;
;    |AHBDCD:uAHBDCD|                          ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 5 (5)            ; 0          ; |AHBLITE_SYS|AHBDCD:uAHBDCD                                                                                       ; AHBDCD           ; work         ;
;    |AHBMUX:uAHBMUX|                          ; 41 (41)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 4 (4)            ; 0          ; |AHBLITE_SYS|AHBMUX:uAHBMUX                                                                                       ; AHBMUX           ; work         ;
;    |CORTEXM0DS:u_cortexm0ds|                 ; 3876 (0)    ; 822 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3039 (0)     ; 138 (0)           ; 699 (0)          ; 0          ; |AHBLITE_SYS|CORTEXM0DS:u_cortexm0ds                                                                              ; CORTEXM0DS       ; work         ;
;       |cortexm0ds_logic:u_logic|             ; 3876 (3876) ; 822 (822)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3039 (3039)  ; 138 (138)         ; 699 (699)        ; 0          ; |AHBLITE_SYS|CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic                                                     ; cortexm0ds_logic ; work         ;
;    |altclkctrl:BUFF_CLK|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |AHBLITE_SYS|altclkctrl:BUFF_CLK                                                                                  ; altclkctrl       ; work         ;
;       |altclkctrl_4pb:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |AHBLITE_SYS|altclkctrl:BUFF_CLK|altclkctrl_4pb:auto_generated                                                    ; altclkctrl_4pb   ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------+------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; ADC_CLK_10    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; MAX10_CLK2_50 ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[4]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[7]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[3]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[2]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[8]         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SW[0]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[9]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[1]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[5]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SW[6]         ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; MAX10_CLK1_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[1]        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; ADC_CLK_10                                                       ;                   ;         ;
; MAX10_CLK2_50                                                    ;                   ;         ;
; KEY[0]                                                           ;                   ;         ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tdp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Trq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cam2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uaj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Thm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tki2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Emi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uqi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ffj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sgj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fij2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aok2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Npk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ark2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nsk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z4l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q6l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H8l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Usl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Axm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G8n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X9n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aqp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qrp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vgs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mis2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dks2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uls2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lns2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cps2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tqs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kss2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bus2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Svs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jxs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Azs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|A4t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L8t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S4w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B1a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|P2a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pab3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gcb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xdb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tib3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kkb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bmb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T7d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J9d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zad3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pcd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fed3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vfd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lhd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bjd3z4   ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rHWRITE                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[0]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[1]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[2]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[3]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[4]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[5]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[6]                                  ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rLED[7]                                  ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G0w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R1w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O5t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H9i2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xly2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lny2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zoy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nqy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qdj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U2x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hyy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yaz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T1d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Svk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H3d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hq23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Iwp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Knz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yg13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z853z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qz33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ek03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rr73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Imt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ejm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rvu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gmm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Unm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ii63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Skm2z4   ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rHSEL                                    ; 0                 ; 6       ;
;      - AHB2LED:uAHB2LED|rHTRANS[1]                               ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ruj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ukt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Duu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dtj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ug63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dq73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Txj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fwj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qi03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U4z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kf13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wlz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cy33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|To23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L753z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gju2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Po83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Psv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mhn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vu93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yfn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ajn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gf73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M1j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cmn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Okn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q713z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jw93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ow43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wa03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wd23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fn33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X563z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y1u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H783z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hbv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H2m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yb93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T0m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V3m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yx63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X6m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J5m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gf43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ow13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xx93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X533z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bv03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hyz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Po53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G4r2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K0u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T9v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S2r2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kw63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T583z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ka93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E1r2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I7r2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U5r2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nt03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ovc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sd43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Twz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Av13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J433z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bn53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wmp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ilp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mt13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V233z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wu63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ujp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sgp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W893z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zr03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fvz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Efp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F483z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gip2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wyt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F8v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nl53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ec43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G493z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R283z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R6v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wqm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ksm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|It63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ipm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ixt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mvm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ytm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qa43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yr13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U593z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H133z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lq03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rtz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zj53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Grl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Po73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Psu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qml2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eol2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gf63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Spl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gjt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mcz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cll2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ch03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I793z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ow33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ikz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wd13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fn23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X553z4   ; 0                 ; 6       ;
;      - AHBMUX:uAHBMUX|APHASE_MUX_SEL[3]                          ; 0                 ; 6       ;
;      - AHBMUX:uAHBMUX|APHASE_MUX_SEL[2]                          ; 0                 ; 6       ;
;      - AHBMUX:uAHBMUX|APHASE_MUX_SEL[1]                          ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qem2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pty2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dvy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Swy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bsy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rxl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Viy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yzi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K1z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Auk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I2t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cyq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C3z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W7z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I6z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K9z2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jky2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y6t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rni2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fgm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wzy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sjj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pdi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qzq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zei2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fzl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rr83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Imu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Otr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rvv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Asr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qyc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ii73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cvr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uup2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dq83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uku2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I4s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Duv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U2s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cxc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ug73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W5s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|An83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rhu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z8s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Arv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K7s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gt93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rd73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Oas2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wqd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M3e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X1e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I0e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hpd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Snd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lsd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B5e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ll83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cgu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vdr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lpv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gcr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rr93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cc73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kfr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zcn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wj83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Neu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wor2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wnv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hnr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cq93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Na73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lqr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hi83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ycu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B1q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hmv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mzp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|No93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y873z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q2q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ft83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wnu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ccq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fxv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Naq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E0d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wj73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rdq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sg83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jbu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y6o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Skv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J5o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jl93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J773z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|N8o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ka83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B5u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Poq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kev2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Anq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bf93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B173z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eqq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V883z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M3u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y1n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vcv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J0n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Md93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mz63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|N3n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ldf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bqf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mof3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xmf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Orj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wbf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aff3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fpi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C183z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tvt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vmj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C5v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zpj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R293z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tr63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F9j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nz73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eut2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Edl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|N3v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pbl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C193z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eq63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tel2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yx73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pst2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K2k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y1v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V0k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nz83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Po63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z3k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jw73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Art2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vgq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J0v2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gfq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yx83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|An63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kiq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|An73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rht2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ggk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aru2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kjk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zkk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rd63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vhk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uu73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lpt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ujo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uyu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fio2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jw83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ll63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jlo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ft73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wnt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gto2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fxu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rro2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uu83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wj63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vuo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ll73z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cgt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Glj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lpu2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Koj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xti2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cc63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Isi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Df83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U9u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zxo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Djv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kwo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uj93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U573z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ozo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Od83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F8u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Psn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ohv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Arn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fi93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F473z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eun2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zb83z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q6u2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pap2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zfv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|A9p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qg93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q273z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ecp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rdg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hqg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sog3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dng3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ccg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nag3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gfg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wrg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hxx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fcj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pet2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Omk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J0l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jux2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vvx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G7x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R0t2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G9w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tyx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vaw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gji2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Igi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wai2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Oir2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zgr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M413z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S703z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sa23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dkr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kt43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bk33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T263z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E913z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z863z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Szr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yg23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hq33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qwr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eyr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kc03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qz43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wce3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S2p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D1p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tz03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H4p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K423z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z203z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cn43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Td33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lw53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Euh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Psh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y8q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vr33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Arh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lph3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E153z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Na63z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mi23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J7q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ym93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tch3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ebh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|P9h3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Llq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rz13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|A8h3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ji43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|A933z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sr53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M0i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xyh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ixh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L7p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G123z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tvh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yj43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pa33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ht53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W5p2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tzg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D7k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O5k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hn03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S8k2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fn13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nqz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X543z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ow23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gf53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lgi3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|N8i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cai3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rhi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y6i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J5i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mi13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vr23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E143z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Na53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xhl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Igl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wo03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uo13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Csz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M743z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dy23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vg53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q7j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cqo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U5q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F4q2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X213z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D603z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O723z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gq43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xg33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pz53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O2g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z0g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Slr2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mi33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kzf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vxf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vr43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|E163z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D923z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R6n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C5n2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pw03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zfh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cy13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vzz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ug43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L733z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dq53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ibe3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U9e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F8e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Q6e3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tyd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pvd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Exd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aud3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rkd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eyg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pwg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Avg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Olg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ltg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kig3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zjg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vgg3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ixn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tvn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ey03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V223z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K103z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nl43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ec33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wu53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cao2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rbo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I113z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O403z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z523z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|If33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ro43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ay53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hmh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wnh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hak2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Skh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Djh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ql13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zu23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I443z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rd53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Umi3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Joi3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fli3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qji3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jq13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sz23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B943z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ki53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B6j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uuf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M4j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ftf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ilf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qrf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Eif3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tjf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pgf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rds2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dcs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B613z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hc23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H903z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zu43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ql33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I463z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G1s2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hue3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tse3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fre3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kf23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rpe3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cy43z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|To33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L763z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gci2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pfz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X2j2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yd03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V1l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sa13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ehz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kt33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bk23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T253z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G6d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nen2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Noo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ymo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sl03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bk13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yoz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T243z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kt23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cc53z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ohh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aez2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rek2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nf03z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hc13z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tiz2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zu33z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ql23z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I453z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Idk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U7w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ywi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rym2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tqc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lul2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jsc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Oar2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dpc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wuq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D4g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|H2f3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T8f3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y9l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vve3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lee3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ble3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ipn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nnc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pxb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bec3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hub3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qfc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|X0c3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ylc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F4c3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jkc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|N7c3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uic3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ipb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fhc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gxk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ztc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vac3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mcc3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wbk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uyv2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hzj2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qzw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jhy2z4   ; 0                 ; 6       ;
;      - AHBMUX:uAHBMUX|APHASE_MUX_SEL[0]                          ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rbi3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z7i2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fey2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nbm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Owq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wxp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C3w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J6i2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lz93z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kop2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mjl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ffs2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Taa3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gza3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Adt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I1h3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z2h3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Iua3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L7a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Uei3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jca3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|D4a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ara3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dhb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nfb3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gtp2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L8m2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jpa3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bge3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|She3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wia3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W0b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lbn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xyn2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|O0o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C9a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zva3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gha3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mbt2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M2b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kyi2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W3f3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M5f3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F2o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tna3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aea3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xeo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gdo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V3o2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dwl2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Aze3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kxe3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B2i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S3i3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|S5b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qfa3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C4b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F0y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mka3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qxa3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ieh3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ogo2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T5g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K7g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K3l2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T1y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jcw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|F1x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ufy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mww2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qcy2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Sow2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W4y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ckw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qlw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I3y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Enw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xsx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Lrx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zpx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xyk2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kaf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nox2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Foe3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|B9g3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zjq2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bnx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Plx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dkx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jwf3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rix2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tme3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fhx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gmd3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ufx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|V4d3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Jex2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ycx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Nbx2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cax2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|R8x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J4x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z8b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J7b3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Cma3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ddi3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U5a3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rsa3z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bdm2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Byw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Urw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Y7y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Itw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|M9y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Xuw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bby2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K6y2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gqw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mfw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ahw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ydw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Oiw2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I6w2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U5x2z4   ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Zqb3z4   ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_wren                              ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[1]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[0]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HSIZE[0]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HSIZE[1]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[2]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[3]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[4]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[5]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[6]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[7]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[8]                          ; 0                 ; 6       ;
;      - AHB2MEM:uAHB2MEM|APhase_HADDR[9]                          ; 0                 ; 6       ;
; SW[4]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux27~0                                    ; 0                 ; 6       ;
; SW[7]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux24~0                                    ; 0                 ; 6       ;
; SW[3]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux28~0                                    ; 0                 ; 6       ;
; SW[2]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux29~0                                    ; 1                 ; 6       ;
; SW[8]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux23~0                                    ; 1                 ; 6       ;
; SW[0]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux31~0                                    ; 0                 ; 6       ;
; SW[9]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux22~0                                    ; 0                 ; 6       ;
; SW[1]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux30~0                                    ; 0                 ; 6       ;
; SW[5]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux26~0                                    ; 0                 ; 6       ;
; SW[6]                                                            ;                   ;         ;
;      - AHBMUX:uAHBMUX|Mux25~0                                    ; 0                 ; 6       ;
; MAX10_CLK1_50                                                    ;                   ;         ;
; KEY[1]                                                           ;                   ;         ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Iy4wx4~1 ; 0                 ; 6       ;
;      - CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Gmnvx4~1 ; 0                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                       ;
+------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AHB2LED:uAHB2LED|always1~0                                 ; LCCOMB_X36_Y21_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AHB2MEM:uAHB2MEM|APhase_wren                               ; FF_X34_Y15_N1      ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; AHBMUX:uAHBMUX|Mux2~0                                      ; LCCOMB_X35_Y15_N26 ; 107     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ax1wx4~0  ; LCCOMB_X50_Y14_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Bpsvx4~0  ; LCCOMB_X35_Y15_N4  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|C5ovx4    ; LCCOMB_X30_Y17_N2  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Dv1wx4~0  ; LCCOMB_X50_Y14_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Edovx4    ; LCCOMB_X31_Y14_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Fw1wx4~0  ; LCCOMB_X50_Y14_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|G02wx4    ; LCCOMB_X49_Y12_N0  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hfyvx4~3  ; LCCOMB_X50_Y14_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Hx1wx4~0  ; LCCOMB_X50_Y14_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|I2uvx4~0  ; LCCOMB_X35_Y17_N10 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|J5vvx4    ; LCCOMB_X35_Y15_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|K6yvx4~14 ; LCCOMB_X47_Y19_N6  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Kv1wx4~0  ; LCCOMB_X50_Y14_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|L0uvx4    ; LCCOMB_X32_Y19_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Meyvx4    ; LCCOMB_X50_Y14_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Mw1wx4~3  ; LCCOMB_X49_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Pu1wx4    ; LCCOMB_X45_Y20_N6  ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Qztvx4    ; LCCOMB_X31_Y17_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rfpvx4~6  ; LCCOMB_X43_Y10_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Rv1wx4~0  ; LCCOMB_X50_Y14_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|T5tvx4    ; LCCOMB_X35_Y22_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Tw1wx4~0  ; LCCOMB_X50_Y14_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U1uvx4    ; LCCOMB_X30_Y15_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|U5qvx4    ; LCCOMB_X35_Y15_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Vytvx4    ; LCCOMB_X30_Y17_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|W2uvx4    ; LCCOMB_X35_Y17_N30 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wcyvx4~5  ; LCCOMB_X50_Y12_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Wu1wx4~0  ; LCCOMB_X50_Y14_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yafwx4    ; LCCOMB_X47_Y12_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Ydyvx4    ; LCCOMB_X49_Y12_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Yv1wx4~0  ; LCCOMB_X50_Y14_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z0uvx4    ; LCCOMB_X32_Y19_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CORTEXM0DS:u_cortexm0ds|cortexm0ds_logic:u_logic|Z9zvx4~0  ; LCCOMB_X39_Y15_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                     ; PIN_B8             ; 850     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MAX10_CLK1_50                                              ; PIN_P11            ; 851     ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; VCC                       ;
+------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                   ;
+----------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                     ; Location    ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altclkctrl:BUFF_CLK|altclkctrl_4pb:auto_generated|outclk ; CLKCTRL_G19 ; 851     ; 0                                    ; Global Clock         ; GCLK19           ; VCC                       ;
+----------------------------------------------------------+-------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+--------------+------------------+
; Name         ; Fan-Out          ;
+--------------+------------------+
; KEY[0]~input ; 850              ;
+--------------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192 ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; code.mif ; M9K_X33_Y14_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |AHBLITE_SYS|AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ALTSYNCRAM                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000001111111100) (1774) (1020) (3FC)    ;(00000000000000000000000010000001) (201) (129) (81)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(01101000000011010100100100000110) (-1439206538) (1745701126) (680D4906)    ;(01000000001101010100111000000110) (-2132236642) (1077235206) (40354E06)   ;(01000000011001010100110000000110) (-2116237642) (1080380422) (40654C06)   ;(00010001001011010100011000101100) (2113243054) (288179756) (112D462C)   ;(00000001001001000100000000110101) (111040065) (19152949) (1244035)   ;(01000011001001010100000000110100) (-1836243584) (1126514740) (43254034)   ;(11100111111100100110000000001101) (1291649533) (-403546099) (-1-80-13-9-15-15-3)   ;(01010000000000000000000000000000) (-147483648) (1342177280) (50000000)   ;
;40;(00000000000000000000000011111111) (377) (255) (FF)    ;(00000000000000000000000011100101) (345) (229) (E5)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 7,355 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 136 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 5,415 / 106,704 ( 5 % ) ;
; Direct links          ; 461 / 148,641 ( < 1 % ) ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 2,270 / 49,760 ( 5 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 137 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 6,358 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.05) ; Number of LABs  (Total = 285) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 0                             ;
; 6                                           ; 3                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 0                             ;
; 10                                          ; 3                             ;
; 11                                          ; 7                             ;
; 12                                          ; 3                             ;
; 13                                          ; 6                             ;
; 14                                          ; 16                            ;
; 15                                          ; 40                            ;
; 16                                          ; 180                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.54) ; Number of LABs  (Total = 285) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 160                           ;
; 1 Clock                            ; 160                           ;
; 1 Clock enable                     ; 51                            ;
; 2 Clock enables                    ; 68                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.02) ; Number of LABs  (Total = 285) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 16                            ;
; 2                                            ; 3                             ;
; 3                                            ; 3                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 3                             ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 30                            ;
; 16                                           ; 62                            ;
; 17                                           ; 16                            ;
; 18                                           ; 17                            ;
; 19                                           ; 16                            ;
; 20                                           ; 15                            ;
; 21                                           ; 13                            ;
; 22                                           ; 11                            ;
; 23                                           ; 7                             ;
; 24                                           ; 16                            ;
; 25                                           ; 6                             ;
; 26                                           ; 6                             ;
; 27                                           ; 3                             ;
; 28                                           ; 3                             ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
; 31                                           ; 1                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.65) ; Number of LABs  (Total = 285) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 20                            ;
; 2                                               ; 5                             ;
; 3                                               ; 3                             ;
; 4                                               ; 6                             ;
; 5                                               ; 11                            ;
; 6                                               ; 16                            ;
; 7                                               ; 33                            ;
; 8                                               ; 22                            ;
; 9                                               ; 32                            ;
; 10                                              ; 28                            ;
; 11                                              ; 21                            ;
; 12                                              ; 26                            ;
; 13                                              ; 14                            ;
; 14                                              ; 6                             ;
; 15                                              ; 12                            ;
; 16                                              ; 10                            ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 4                             ;
; 20                                              ; 2                             ;
; 21                                              ; 4                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 2                             ;
; 25                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.28) ; Number of LABs  (Total = 285) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 10                            ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 4                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 5                             ;
; 17                                           ; 5                             ;
; 18                                           ; 8                             ;
; 19                                           ; 9                             ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 10                            ;
; 23                                           ; 13                            ;
; 24                                           ; 11                            ;
; 25                                           ; 13                            ;
; 26                                           ; 10                            ;
; 27                                           ; 13                            ;
; 28                                           ; 17                            ;
; 29                                           ; 16                            ;
; 30                                           ; 21                            ;
; 31                                           ; 21                            ;
; 32                                           ; 12                            ;
; 33                                           ; 15                            ;
; 34                                           ; 10                            ;
; 35                                           ; 7                             ;
; 36                                           ; 3                             ;
; 37                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 25        ; 0            ; 25        ; 0            ; 0            ; 25        ; 25        ; 0            ; 25        ; 25        ; 0            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 25           ; 0         ; 25           ; 25           ; 0         ; 0         ; 25           ; 0         ; 0         ; 25           ; 25           ; 25           ; 25           ; 10           ; 25           ; 25           ; 10           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 25           ; 0         ; 25           ; 25           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; ADC_CLK_10         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK2_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; MAX10_CLK1_50      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                               ;
+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                  ; Destination Register                                                                                                                 ; Delay Added in ns ;
+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; AHB2MEM:uAHB2MEM|APhase_HADDR[5] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
; AHB2MEM:uAHB2MEM|APhase_HADDR[7] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
; AHB2MEM:uAHB2MEM|APhase_HADDR[9] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
; AHB2MEM:uAHB2MEM|APhase_HADDR[3] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
; AHB2MEM:uAHB2MEM|APhase_HADDR[6] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
; AHB2MEM:uAHB2MEM|APhase_HADDR[8] ; AHB2MEM:uAHB2MEM|megaRAM:megaRAM_inst|altsyncram:altsyncram_component|altsyncram_sep1:auto_generated|ram_block1a3~porta_address_reg0 ; 0.125             ;
+----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 6 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "DE10_LITE_CLB7Sw"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'DE10_LITE_CLB7Sw.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000   ADC_CLK_10
    Info (332111):   20.000 MAX10_CLK1_50
    Info (332111):   20.000 MAX10_CLK2_50
Info (176353): Automatically promoted node MAX10_CLK1_50~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 41
    Info (176355): Automatically promoted altclkctrl:BUFF_CLK|altclkctrl_4pb:auto_generated|clkctrl1 to use location or clock signal Global Clock CLKCTRL_G19 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/db/altclkctrl_4pb.tdf Line: 31
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X33_Y11 to location X44_Y21
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (11888): Total time spent on timing analysis during the Fitter is 0.93 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 15 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin ADC_CLK_10 uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 40
    Info (169178): Pin MAX10_CLK2_50 uses I/O standard 3.3-V LVTTL at N14 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 42
    Info (169178): Pin KEY[0] uses I/O standard 3.3 V Schmitt Trigger at B8 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 43
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at A12 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at A14 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at B14 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at C10 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at F15 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at C11 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at A13 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 49
    Info (169178): Pin MAX10_CLK1_50 uses I/O standard 3.3-V LVTTL at P11 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 41
    Info (169178): Pin KEY[1] uses I/O standard 3.3 V Schmitt Trigger at A7 File: C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/AHBLITE_SYS.sv Line: 43
Info (144001): Generated suppressed messages file C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/DE10_LITE_CLB7Sw.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 54 warnings
    Info: Peak virtual memory: 6275 megabytes
    Info: Processing ended: Fri Dec 22 18:28:46 2023
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:36


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/avikd/OneDrive - Sheffield Hallam University/Desktop/. System on Chips/Lab_SoC/Lab4/DE10_LITE_CLB7Sw.fit.smsg.


