--------------------------------------------------------------------------------
-- Copyright (c) 1995-2007 Xilinx, Inc.  All rights reserved.
--------------------------------------------------------------------------------
--   ____  ____
--  /   /\/   /
-- /___/  \  /    Vendor: Xilinx
-- \   \   \/     Version: J.39
--  \   \         Application: netgen
--  /   /         Filename: pcieblkplus.vhd
-- /___/   /\     Timestamp: Thu Jan 17 10:44:50 2008
-- \   \  /  \ 
--  \___\/\___\
--             
-- Command	: -intstyle ise -w -sim -ofmt vhdl C:\lwang\Projects\HW_Channel(CSR)\CSR_TEST(01.17)\tmp\_cg\pcieblkplus.ngc C:\lwang\Projects\HW_Channel(CSR)\CSR_TEST(01.17)\tmp\_cg\pcieblkplus.vhd 
-- Device	: 5vlx110tff1136-1
-- Input file	: C:/lwang/Projects/HW_Channel(CSR)/CSR_TEST(01.17)/tmp/_cg/pcieblkplus.ngc
-- Output file	: C:/lwang/Projects/HW_Channel(CSR)/CSR_TEST(01.17)/tmp/_cg/pcieblkplus.vhd
-- # of Entities	: 1
-- Design Name	: pcieblkplus
-- Xilinx	: C:\Xilinx92i
--             
-- Purpose:    
--     This VHDL netlist is a verification model and uses simulation 
--     primitives which may not represent the true implementation of the 
--     device, however the netlist is functionally correct and should not 
--     be modified. This file cannot be synthesized and should only be used 
--     with supported simulation tools.
--             
-- Reference:  
--     Development System Reference Guide, Chapter 23
--     Synthesis and Simulation Design Guide, Chapter 6
--             
--------------------------------------------------------------------------------


-- synopsys translate_off
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
library UNISIM;
use UNISIM.VCOMPONENTS.ALL;
use UNISIM.VPKG.ALL;

entity pcieblkplus is
  port (
    trn_rcpl_streaming_n : in STD_LOGIC := 'X'; 
    cfg_to_turnoff_n : out STD_LOGIC; 
    trn_tdst_dsc_n : out STD_LOGIC; 
    trn_rdst_rdy_n : in STD_LOGIC := 'X'; 
    cfg_err_posted_n : in STD_LOGIC := 'X'; 
    trn_tdst_rdy_n : out STD_LOGIC; 
    cfg_trn_pending_n : in STD_LOGIC := 'X'; 
    cfg_err_cpl_timeout_n : in STD_LOGIC := 'X'; 
    trn_reof_n : out STD_LOGIC; 
    trn_rnp_ok_n : in STD_LOGIC := 'X'; 
    trn_terrfwd_n : in STD_LOGIC := 'X'; 
    cfg_interrupt_n : in STD_LOGIC := 'X'; 
    cfg_interrupt_rdy_n : out STD_LOGIC; 
    cfg_err_ur_n : in STD_LOGIC := 'X'; 
    cfg_rd_en_n : in STD_LOGIC := 'X'; 
    trn_reset_n : out STD_LOGIC; 
    cfg_err_ecrc_n : in STD_LOGIC := 'X'; 
    trn_rsrc_dsc_n : out STD_LOGIC; 
    trn_clk : out STD_LOGIC; 
    cfg_err_cpl_abort_n : in STD_LOGIC := 'X'; 
    cfg_interrupt_assert_n : in STD_LOGIC := 'X'; 
    trn_rerrfwd_n : out STD_LOGIC; 
    cfg_wr_en_n : in STD_LOGIC := 'X'; 
    trn_lnk_up_n : out STD_LOGIC; 
    cfg_interrupt_msienable : out STD_LOGIC; 
    trn_rsof_n : out STD_LOGIC; 
    trn_teof_n : in STD_LOGIC := 'X'; 
    cfg_rd_wr_done_n : out STD_LOGIC; 
    trn_rsrc_rdy_n : out STD_LOGIC; 
    trn_tsrc_dsc_n : in STD_LOGIC := 'X'; 
    fast_train_simulation_only : in STD_LOGIC := 'X'; 
    cfg_err_cor_n : in STD_LOGIC := 'X'; 
    sys_reset_n : in STD_LOGIC := 'X'; 
    trn_tsrc_rdy_n : in STD_LOGIC := 'X'; 
    sys_clk : in STD_LOGIC := 'X'; 
    cfg_err_cpl_unexpect_n : in STD_LOGIC := 'X'; 
    trn_tsof_n : in STD_LOGIC := 'X'; 
    cfg_pm_wake_n : in STD_LOGIC := 'X'; 
    cfg_interrupt_do : out STD_LOGIC_VECTOR ( 7 downto 0 ); 
    cfg_byte_en_n : in STD_LOGIC_VECTOR ( 3 downto 0 ); 
    trn_rfc_ph_av : out STD_LOGIC_VECTOR ( 7 downto 0 ); 
    trn_rd : out STD_LOGIC_VECTOR ( 63 downto 0 ); 
    trn_td : in STD_LOGIC_VECTOR ( 63 downto 0 ); 
    cfg_err_tlp_cpl_header : in STD_LOGIC_VECTOR ( 47 downto 0 ); 
    two_plm_auto_config : in STD_LOGIC_VECTOR ( 1 downto 0 ); 
    trn_rbar_hit_n : out STD_LOGIC_VECTOR ( 6 downto 0 ); 
    cfg_lcommand : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    cfg_dstatus : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    cfg_dsn : in STD_LOGIC_VECTOR ( 63 downto 0 ); 
    trn_rrem_n : out STD_LOGIC_VECTOR ( 7 downto 0 ); 
    cfg_status : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    cfg_interrupt_mmenable : out STD_LOGIC_VECTOR ( 2 downto 0 ); 
    cfg_command : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    pci_exp_txn : out STD_LOGIC_VECTOR ( 3 downto 0 ); 
    pci_exp_txp : out STD_LOGIC_VECTOR ( 3 downto 0 ); 
    trn_trem_n : in STD_LOGIC_VECTOR ( 7 downto 0 ); 
    cfg_di : in STD_LOGIC_VECTOR ( 31 downto 0 ); 
    cfg_do : out STD_LOGIC_VECTOR ( 31 downto 0 ); 
    cfg_bus_number : out STD_LOGIC_VECTOR ( 7 downto 0 ); 
    cfg_device_number : out STD_LOGIC_VECTOR ( 4 downto 0 ); 
    cfg_dwaddr : in STD_LOGIC_VECTOR ( 9 downto 0 ); 
    trn_rfc_npd_av : out STD_LOGIC_VECTOR ( 11 downto 0 ); 
    cfg_dcommand : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    trn_rfc_nph_av : out STD_LOGIC_VECTOR ( 7 downto 0 ); 
    cfg_pcie_link_state_n : out STD_LOGIC_VECTOR ( 2 downto 0 ); 
    cfg_function_number : out STD_LOGIC_VECTOR ( 2 downto 0 ); 
    cfg_lstatus : out STD_LOGIC_VECTOR ( 15 downto 0 ); 
    pci_exp_rxn : in STD_LOGIC_VECTOR ( 3 downto 0 ); 
    pci_exp_rxp : in STD_LOGIC_VECTOR ( 3 downto 0 ); 
    trn_rfc_pd_av : out STD_LOGIC_VECTOR ( 11 downto 0 ); 
    trn_tbuf_av : out STD_LOGIC_VECTOR ( 2 downto 0 ); 
    cfg_interrupt_di : in STD_LOGIC_VECTOR ( 7 downto 0 ) 
  );
end pcieblkplus;

architecture STRUCTURE of pcieblkplus is
  signal NlwRenamedSig_OI_trn_lnk_up_n : STD_LOGIC; 
  signal NlwRenamedSig_OI_trn_tdst_rdy_n : STD_LOGIC; 
  signal NlwRenamedSignal_trn_rrem_n_4_Q : STD_LOGIC; 
  signal NlwRenamedSignal_trn_rrem_n_0_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_rd_wr_done_n : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_interrupt_msienable : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_command_10_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_command_8_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_command_6_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_command_2_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_command_1_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_dcommand_9_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_dcommand_3_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_dcommand_2_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_cfg_dcommand_0_Q : STD_LOGIC; 
  signal NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgt_reset_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_app_reset_n_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_5 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_clock_lock : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbout : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_not0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_mgmt_stats_credit_sel_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_mgmt_stats_credit_sel_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_mgmt_stats_credit_sel_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_serr_enable : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_parity_error_response : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_bus_master_enable : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_pwr_turn_off_req : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_pme_ack : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_pme_req_in : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_mem_space_enable : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_io_space_enable : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_stats_cfg_received : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_stats_tlp_received : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_msi_enable0 : STD_LOGIC; 
  signal NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_signalled_target_abort : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_system_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_detected_nonfatal_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_set_detected_corr_error : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_transactions_pending : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_fe_l0_mac_link_up : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_mgmt_rden : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_mgmt_wren : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_eof_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_sof_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_src_last_req_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_dst_req_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_rx_src_rdy_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_tx_eof_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_tx_sof_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_tx_src_dsc_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_tx_dst_rdy_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_llk_tx_src_rdy_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen : STD_LOGIC; 
  signal NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_l0_stats_os_received_d1_10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_bit_reset_n_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_l0_stats_os_received : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_0_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_1_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_2_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_3_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_delayed_elec_idle_reset_11 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_GTPRESET : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_core_clk : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_trn_lnk_up_n_reg_15 : STD_LOGIC; 
  signal BU2_N1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_18 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_20 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_21 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_22 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_23 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_25 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_26 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_27 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_28 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_29 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_30 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_32 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_33 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_34 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_35 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_36 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_37 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_38 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_39 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_40 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_41 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_42 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_43 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_44 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_45 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_46 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_47 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_48 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_49 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_50 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_51 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_52 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_53 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_54 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_55 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_56 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_57 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_58 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_59 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_60 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_61 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_62 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_63 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_64 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_65 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_66 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_67 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_68 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_69 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_70 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_71 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_72 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_73 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_74 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_75 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_76 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_77 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_78 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_79 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_80 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_81 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_82 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_83 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3879 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3878 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3877 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3876 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3875 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3874 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3873 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3872 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3871 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3870 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3869 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3868 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3867 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3866 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3865 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3864 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3863 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3862 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3861 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3860 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3859 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3858 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3855 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3854 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3850 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3849 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3848 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3847 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3846 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3845 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3842 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3841 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3840 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3839 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3836 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3835 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3833 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3832 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3830 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3829 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3828 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3827 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3826 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3825 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3824 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3823 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3822 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3821 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3820 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3819 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3818 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3817 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3816 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3815 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3814 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3813 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3812 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3811 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3810 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3809 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3808 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3807 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3806 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3805 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3804 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3803 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3802 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3801 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3800 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3799 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3798 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3797 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3796 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3795 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3794 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3793 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3792 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3791 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3790 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3789 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3788 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3787 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3786 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3785 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3784 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3783 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3782 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3781 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3780 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3779 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3778 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3777 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3776 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3775 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3774 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3773 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3772 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3771 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3770 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3769 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3768 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3767 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3766 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3765 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3764 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3763 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3762 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3761 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3760 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3759 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3758 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3757 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3756 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3755 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3754 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3753 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3752 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3751 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3750 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3749 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3748 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3747 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3746 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3745 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3744 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3743 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3742 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3741 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3740 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3739 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3738 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3737 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3736 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3735 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3734 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3733 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3732 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3731 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3730 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3729 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3728 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3727 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3726 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3725 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3724 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3723 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3722 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3721 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3720 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3719 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3718 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3717 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3716 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3715 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3714 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3713 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3712 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3711 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3710 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3709 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3708 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3707 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3706 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3705 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3704 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3703 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3702 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3701 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3700 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3699 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3698 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3697 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3696 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3695 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3694 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3693 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3692 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3691 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3690 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3689 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3688 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3687 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3686 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3685 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3684 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3683 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3682 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3681 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3680 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3679 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3678 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3677 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3676 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3675 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3674 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3673 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3672 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3671 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3670 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3669 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3668 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3667 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3662 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3654 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3652 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3648 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3646 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map64 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3644 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3636 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3634 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map48 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3632 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3630 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N27 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N37 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3420 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3419 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3418 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3416 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3415 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3411 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3410 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3404 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3403 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3396 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3395 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3394 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3393 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3392 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3391 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3390 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3389 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map32 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3388 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3387 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3386 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3385 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3384 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1277 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3383 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1279 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3382 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3381 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3380 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3379 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3378 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3377 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3376 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3375 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3374 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3373 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3372 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3371 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3370 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3369 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3368 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3367 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3366 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3365 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3364 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3363 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3362 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3361 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3360 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3359 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3358 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1273 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3357 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1275 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3356 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3355 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3354 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3353 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3352 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3351 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3350 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3349 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3348 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3346 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3345 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3344 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3343 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3342 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3341 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3340 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_84 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3339 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3338 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3048 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map27 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map23 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2940 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2936 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2933 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map46 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2654 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map34 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2504 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2503 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N2499 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008_map44 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018_map44 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map21 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map71 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1879 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1826 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1824 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1822 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1820 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1818 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1816 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1814 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1812 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1810 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1808 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1806 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1804 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1802 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1800 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1798 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1796 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1794 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1792 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1790 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1788 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1786 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1784 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1782 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1780 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1778 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1776 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1774 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1772 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1770 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1290 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1288 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1285 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1286 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1283 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1281 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0010 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1218 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N1217 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N889 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N890 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0005 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N887 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N885 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N883 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N882 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N753 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N751 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N749 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N747 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N743 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N741 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N651 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N645 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N635 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub00006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub00006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_95 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_97 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_98 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_100 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_101 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_102 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_103 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_104 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_105 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_106 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_107 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_109 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_111 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_112 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_113 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_114 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_116 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_119 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_120 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_121 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_124 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_125 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_126 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_127 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_128 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_129 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_132 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_134 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_135 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_137 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1_and0000_138 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2_and0000_139 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0_and0000_140 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_142 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_147 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_149 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_150 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_151 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_152 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_153 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_155 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_159 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_160 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_161 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_162 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_163 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_164 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_165 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_166 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_167 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_168 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_169 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_170 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_171 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N11 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_173 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_174 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_176 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_177 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_178 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_179 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_180 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_181 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_183 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_184 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_185 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_186 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_187 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_188 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_189 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_190 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_191 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_192 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_193 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_194 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_196 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_197 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_198 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_199 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_200 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_201 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_203 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_204 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_205 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_206 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_208 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_209 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_210 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_211 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_212 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_213 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_214 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_215 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_216 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_217 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_219 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_220 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_221 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_222 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_223 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_225 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_226 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_227 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_228 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_229 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_230 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_233 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_234 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_235 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_239 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_240 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_241 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_242 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_245 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_246 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_247 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_248 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_249 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_250 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_251 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_253 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_255 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_not0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_258 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_259 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_262 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_265 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_267 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_4_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_cmp_ge0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_cmp_ge0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt18 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_271 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N18 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N20 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N22 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N23 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N25 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N26 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N27 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N28 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N29 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N32 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N33 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N34 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N35 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N36 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N37 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N38 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N40 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N41 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N42 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N43 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N44 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N45 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N47 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N48 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N49 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N50 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N51 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N52 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3399 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_N3400 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_274 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_278 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_279 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_285 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_286 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_287 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_288 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_service_pnp_queues_289 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_290 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1_291 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_294 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_61 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_295 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_62 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N21 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N51 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N41 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N23 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N34 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N36 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N26 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_rt_296 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_rt_297 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_rt_298 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_rt_299 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_rt_300 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_rt_301 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_rt_302 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_rt_303 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_rt_304 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_rt_305 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_rt_306 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_rt_307 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_rt_308 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_rt_309 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_rt_310 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_rt_311 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_rt_312 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_rt_313 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_rt_314 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_rt_315 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_rt_316 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N11 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N18 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N20 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N21 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N22 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N23 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N24 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N25 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N26 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N27 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N28 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N29 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N30 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N31 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N32 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N33 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_317 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_318 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_319 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_320 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_321 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_322 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_323 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_324 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N3 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N4 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N5 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N6 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N8 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N9 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N10 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N11 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N13 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N14 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N15 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N16 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N18 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_327 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_332 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_335 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_336 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_337 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_338 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_339 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_341 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_343 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_344 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_Q_345 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_cfg_pm_wake_n_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_346 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_1_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_2_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_0_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_4_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_5_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_3_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_7_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_8_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_6_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_10_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_11_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_9_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_12_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_13_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_14_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_15_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_17_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_18_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_16_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_20_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_21_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_19_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_23_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_24_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_22_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_26_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_27_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_25_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_29_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_30_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_28_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_31_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_349 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_350 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_351 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_set_detected_corr_error_d_352 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_353 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_354 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_355 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_356 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_357 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_wr_done_n_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0002_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0003_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_363 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom00001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom00001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub00006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub00006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub00006 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_posted : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_49_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_ur : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_47_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_46_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_45_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_44_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_43_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_42_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_41_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_40_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_39_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_38_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_37_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_36_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_35_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_34_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_33_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_32_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_31_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_30_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_29_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_28_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_27_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_26_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_25_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_24_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_23_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_22_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_21_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_20_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_19_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_18_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_17_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_16_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_15_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_14_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_13_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_12_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_11_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_10_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_9_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_8_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_7_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_6_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_5_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_4_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_3_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_2_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_1_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_0_Q : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectednonfatal_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_387 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_388 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_389 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedcorrectable_not0001 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_390 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_cpl_abort : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_intr_rdy : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N120 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N119 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N117 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N115 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map19 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map30 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map35 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map28 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map17 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map7 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map2 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map1 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N12 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_In : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_In : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdy_q_394 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_assert_n_q_395 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdyx_and0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_396 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_or0000 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397 : STD_LOGIC; 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req : STD_LOGIC; 
  signal NLW_VCC_P_UNCONNECTED : STD_LOGIC; 
  signal NLW_GND_G_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_gtxclk_pll_bufg_O_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL4_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL4_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL5_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL5_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL6_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL6_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL7_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL7_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_31_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_30_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_29_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_28_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_27_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_26_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_25_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_24_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_31_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_30_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_29_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_28_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_27_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_26_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_25_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_24_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_31_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_30_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_29_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_28_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_27_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_26_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_25_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_24_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_31_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_30_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_29_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_28_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_27_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_26_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_25_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_24_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_23_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_22_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_21_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_20_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_19_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_18_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_17_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_16_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_REFCLKOUT_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRECCLK0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXOUTCLK0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRECCLK1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXOUTCLK1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCOMMADET0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEREALIGN0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEISALIGNED0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANBONDSEQ0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANREALIGN0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCOMMADET1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEREALIGN1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEISALIGNED1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANBONDSEQ1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANREALIGN1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_PLLLKDET_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXPRBSERR0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXPRBSERR1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DRDY_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXOVERSAMPLEERR0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXOVERSAMPLEERR1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISK0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISK1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRECCLK0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRECCLK1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXOUTCLK1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCOMMADET0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEREALIGN0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEISALIGNED0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANBONDSEQ0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANREALIGN0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCOMMADET1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEREALIGN1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEISALIGNED1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANBONDSEQ1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANREALIGN1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXPRBSERR0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXPRBSERR1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DRDY_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXOVERSAMPLEERR0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXOVERSAMPLEERR1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISK0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISK1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_14_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_13_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_12_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_11_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_10_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_9_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_8_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_bufg1_O_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_SBITERR_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DBITERR_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_15_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_7_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_6_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_5_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_4_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_3_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_2_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_1_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_0_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SPO_UNCONNECTED : STD_LOGIC; 
  signal NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SPO_UNCONNECTED : STD_LOGIC; 
  signal pci_exp_txp_398 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal pci_exp_txn_399 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal pci_exp_rxp_400 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal pci_exp_rxn_401 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal trn_td_402 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal trn_trem_n_403 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal trn_tbuf_av_404 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal trn_rd_405 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal trn_rbar_hit_n_406 : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal trn_rfc_nph_av_407 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal trn_rfc_ph_av_408 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal trn_rfc_pd_av_409 : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal cfg_do_410 : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal cfg_di_411 : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal cfg_byte_en_n_412 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal cfg_dwaddr_413 : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal cfg_err_tlp_cpl_header_414 : STD_LOGIC_VECTOR ( 47 downto 0 ); 
  signal cfg_interrupt_di_415 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal NlwRenamedSig_OI_cfg_interrupt_do : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal NlwRenamedSig_OI_cfg_interrupt_mmenable : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal cfg_pcie_link_state_n_416 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal NlwRenamedSig_OI_cfg_bus_number : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal NlwRenamedSig_OI_cfg_device_number : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal cfg_dsn_417 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal cfg_status_418 : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal cfg_dstatus_419 : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal cfg_lstatus_420 : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal cfg_lcommand_421 : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal two_plm_auto_config_422 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_Result : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_max_read_request_size : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_max_payload_size : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_l0_completer_id : STD_LOGIC_VECTOR ( 12 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_l0_ltssm_state : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_mgmt_stats_credit : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_mgmt_pso : STD_LOGIC_VECTOR ( 16 downto 0 ); 
  signal BU2_U0_pcie_ep0_mgmt_addr : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_mgmt_bwren : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_mgmt_wdata : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_mgmt_rdata : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_ch_fifo : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_ch_tc : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_preferred_type : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_valid_n : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_rx_data : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_ch_fifo : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_ch_tc : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_enable_n : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_chan_space : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tx_data : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_llk_tc_status : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out : STD_LOGIC_VECTOR ( 7 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out : STD_LOGIC_VECTOR ( 7 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out : STD_LOGIC_VECTOR ( 7 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out : STD_LOGIC_VECTOR ( 7 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o : STD_LOGIC_VECTOR2 ( 2 downto 0 , 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_RESETDONE : STD_LOGIC_VECTOR ( 3 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_RESETDONE : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_refclk_out : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_clk : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_fe_l0_dll_error_vector : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub_AUX_77_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub0000_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00 : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05 : STD_LOGIC_VECTOR ( 7 downto 3 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03 : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length : STD_LOGIC_VECTOR ( 7 downto 5 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy : STD_LOGIC_VECTOR ( 4 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_add0001_cy : STD_LOGIC_VECTOR ( 4 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub0000_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub_AUX_77_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub0000_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub_AUX_77_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub0000_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub_AUX_77_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub0000_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub_AUX_77_cy : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000 : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q : STD_LOGIC_VECTOR ( 6 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q : STD_LOGIC_VECTOR ( 6 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000 : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length : STD_LOGIC_VECTOR ( 9 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000 : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000 : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt : STD_LOGIC_VECTOR ( 28 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id : STD_LOGIC_VECTOR ( 15 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000 : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q : STD_LOGIC_VECTOR ( 4 downto 3 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q : STD_LOGIC_VECTOR ( 5 downto 5 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q : STD_LOGIC_VECTOR ( 5 downto 5 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000 : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy : STD_LOGIC_VECTOR ( 10 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000 : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d : STD_LOGIC_VECTOR ( 63 downto 48 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o : STD_LOGIC_VECTOR ( 63 downto 48 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000 : STD_LOGIC_VECTOR ( 6 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000 : STD_LOGIC_VECTOR ( 4 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words : STD_LOGIC_VECTOR ( 8 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy : STD_LOGIC_VECTOR ( 5 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000 : STD_LOGIC_VECTOR ( 8 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask : STD_LOGIC_VECTOR ( 7 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy : STD_LOGIC_VECTOR ( 10 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd : STD_LOGIC_VECTOR ( 11 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy : STD_LOGIC_VECTOR ( 5 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc : STD_LOGIC_VECTOR ( 3 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000 : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000 : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000 : STD_LOGIC_VECTOR ( 7 downto 7 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td : STD_LOGIC_VECTOR ( 63 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15 : STD_LOGIC_VECTOR ( 31 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000 : STD_LOGIC_VECTOR ( 29 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000 : STD_LOGIC_VECTOR ( 7 downto 7 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02 : STD_LOGIC_VECTOR ( 5 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000 : STD_LOGIC_VECTOR ( 5 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01 : STD_LOGIC_VECTOR ( 6 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000 : STD_LOGIC_VECTOR ( 6 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data : STD_LOGIC_VECTOR ( 49 downto 48 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2 : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans : STD_LOGIC_VECTOR ( 6 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1 : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1 : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr : STD_LOGIC_VECTOR ( 4 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d : STD_LOGIC_VECTOR ( 1 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1 : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte : STD_LOGIC_VECTOR ( 2 downto 1 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_mux0000 : STD_LOGIC_VECTOR ( 2 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000 : STD_LOGIC_VECTOR ( 10 downto 4 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000 : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000 : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000 : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000 : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count : STD_LOGIC_VECTOR ( 3 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt : STD_LOGIC_VECTOR ( 2 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num : STD_LOGIC_VECTOR ( 0 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_add0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000 : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o : STD_LOGIC_VECTOR ( 47 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr : STD_LOGIC_VECTOR ( 49 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr : STD_LOGIC_VECTOR ( 31 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr : STD_LOGIC_VECTOR ( 31 downto 2 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl : STD_LOGIC_VECTOR ( 7 downto 7 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata : STD_LOGIC_VECTOR ( 15 downto 8 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type : STD_LOGIC_VECTOR ( 1 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000 : STD_LOGIC_VECTOR ( 7 downto 0 ); 
  signal BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q : STD_LOGIC_VECTOR ( 7 downto 0 ); 
begin
  cfg_interrupt_do(7) <= NlwRenamedSig_OI_cfg_interrupt_do(7);
  cfg_interrupt_do(6) <= NlwRenamedSig_OI_cfg_interrupt_do(6);
  cfg_interrupt_do(5) <= NlwRenamedSig_OI_cfg_interrupt_do(5);
  cfg_interrupt_do(4) <= NlwRenamedSig_OI_cfg_interrupt_do(4);
  cfg_interrupt_do(3) <= NlwRenamedSig_OI_cfg_interrupt_do(3);
  cfg_interrupt_do(2) <= NlwRenamedSig_OI_cfg_interrupt_do(2);
  cfg_interrupt_do(1) <= NlwRenamedSig_OI_cfg_interrupt_do(1);
  cfg_interrupt_do(0) <= NlwRenamedSig_OI_cfg_interrupt_do(0);
  cfg_byte_en_n_412(3) <= cfg_byte_en_n(3);
  cfg_byte_en_n_412(2) <= cfg_byte_en_n(2);
  cfg_byte_en_n_412(1) <= cfg_byte_en_n(1);
  cfg_byte_en_n_412(0) <= cfg_byte_en_n(0);
  trn_rfc_ph_av(7) <= trn_rfc_ph_av_408(7);
  trn_rfc_ph_av(6) <= trn_rfc_ph_av_408(6);
  trn_rfc_ph_av(5) <= trn_rfc_ph_av_408(5);
  trn_rfc_ph_av(4) <= trn_rfc_ph_av_408(4);
  trn_rfc_ph_av(3) <= trn_rfc_ph_av_408(3);
  trn_rfc_ph_av(2) <= trn_rfc_ph_av_408(2);
  trn_rfc_ph_av(1) <= trn_rfc_ph_av_408(1);
  trn_rfc_ph_av(0) <= trn_rfc_ph_av_408(0);
  trn_rd(63) <= trn_rd_405(63);
  trn_rd(62) <= trn_rd_405(62);
  trn_rd(61) <= trn_rd_405(61);
  trn_rd(60) <= trn_rd_405(60);
  trn_rd(59) <= trn_rd_405(59);
  trn_rd(58) <= trn_rd_405(58);
  trn_rd(57) <= trn_rd_405(57);
  trn_rd(56) <= trn_rd_405(56);
  trn_rd(55) <= trn_rd_405(55);
  trn_rd(54) <= trn_rd_405(54);
  trn_rd(53) <= trn_rd_405(53);
  trn_rd(52) <= trn_rd_405(52);
  trn_rd(51) <= trn_rd_405(51);
  trn_rd(50) <= trn_rd_405(50);
  trn_rd(49) <= trn_rd_405(49);
  trn_rd(48) <= trn_rd_405(48);
  trn_rd(47) <= trn_rd_405(47);
  trn_rd(46) <= trn_rd_405(46);
  trn_rd(45) <= trn_rd_405(45);
  trn_rd(44) <= trn_rd_405(44);
  trn_rd(43) <= trn_rd_405(43);
  trn_rd(42) <= trn_rd_405(42);
  trn_rd(41) <= trn_rd_405(41);
  trn_rd(40) <= trn_rd_405(40);
  trn_rd(39) <= trn_rd_405(39);
  trn_rd(38) <= trn_rd_405(38);
  trn_rd(37) <= trn_rd_405(37);
  trn_rd(36) <= trn_rd_405(36);
  trn_rd(35) <= trn_rd_405(35);
  trn_rd(34) <= trn_rd_405(34);
  trn_rd(33) <= trn_rd_405(33);
  trn_rd(32) <= trn_rd_405(32);
  trn_rd(31) <= trn_rd_405(31);
  trn_rd(30) <= trn_rd_405(30);
  trn_rd(29) <= trn_rd_405(29);
  trn_rd(28) <= trn_rd_405(28);
  trn_rd(27) <= trn_rd_405(27);
  trn_rd(26) <= trn_rd_405(26);
  trn_rd(25) <= trn_rd_405(25);
  trn_rd(24) <= trn_rd_405(24);
  trn_rd(23) <= trn_rd_405(23);
  trn_rd(22) <= trn_rd_405(22);
  trn_rd(21) <= trn_rd_405(21);
  trn_rd(20) <= trn_rd_405(20);
  trn_rd(19) <= trn_rd_405(19);
  trn_rd(18) <= trn_rd_405(18);
  trn_rd(17) <= trn_rd_405(17);
  trn_rd(16) <= trn_rd_405(16);
  trn_rd(15) <= trn_rd_405(15);
  trn_rd(14) <= trn_rd_405(14);
  trn_rd(13) <= trn_rd_405(13);
  trn_rd(12) <= trn_rd_405(12);
  trn_rd(11) <= trn_rd_405(11);
  trn_rd(10) <= trn_rd_405(10);
  trn_rd(9) <= trn_rd_405(9);
  trn_rd(8) <= trn_rd_405(8);
  trn_rd(7) <= trn_rd_405(7);
  trn_rd(6) <= trn_rd_405(6);
  trn_rd(5) <= trn_rd_405(5);
  trn_rd(4) <= trn_rd_405(4);
  trn_rd(3) <= trn_rd_405(3);
  trn_rd(2) <= trn_rd_405(2);
  trn_rd(1) <= trn_rd_405(1);
  trn_rd(0) <= trn_rd_405(0);
  trn_tdst_dsc_n <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2);
  trn_td_402(63) <= trn_td(63);
  trn_td_402(62) <= trn_td(62);
  trn_td_402(61) <= trn_td(61);
  trn_td_402(60) <= trn_td(60);
  trn_td_402(59) <= trn_td(59);
  trn_td_402(58) <= trn_td(58);
  trn_td_402(57) <= trn_td(57);
  trn_td_402(56) <= trn_td(56);
  trn_td_402(55) <= trn_td(55);
  trn_td_402(54) <= trn_td(54);
  trn_td_402(53) <= trn_td(53);
  trn_td_402(52) <= trn_td(52);
  trn_td_402(51) <= trn_td(51);
  trn_td_402(50) <= trn_td(50);
  trn_td_402(49) <= trn_td(49);
  trn_td_402(48) <= trn_td(48);
  trn_td_402(47) <= trn_td(47);
  trn_td_402(46) <= trn_td(46);
  trn_td_402(45) <= trn_td(45);
  trn_td_402(44) <= trn_td(44);
  trn_td_402(43) <= trn_td(43);
  trn_td_402(42) <= trn_td(42);
  trn_td_402(41) <= trn_td(41);
  trn_td_402(40) <= trn_td(40);
  trn_td_402(39) <= trn_td(39);
  trn_td_402(38) <= trn_td(38);
  trn_td_402(37) <= trn_td(37);
  trn_td_402(36) <= trn_td(36);
  trn_td_402(35) <= trn_td(35);
  trn_td_402(34) <= trn_td(34);
  trn_td_402(33) <= trn_td(33);
  trn_td_402(32) <= trn_td(32);
  trn_td_402(31) <= trn_td(31);
  trn_td_402(30) <= trn_td(30);
  trn_td_402(29) <= trn_td(29);
  trn_td_402(28) <= trn_td(28);
  trn_td_402(27) <= trn_td(27);
  trn_td_402(26) <= trn_td(26);
  trn_td_402(25) <= trn_td(25);
  trn_td_402(24) <= trn_td(24);
  trn_td_402(23) <= trn_td(23);
  trn_td_402(22) <= trn_td(22);
  trn_td_402(21) <= trn_td(21);
  trn_td_402(20) <= trn_td(20);
  trn_td_402(19) <= trn_td(19);
  trn_td_402(18) <= trn_td(18);
  trn_td_402(17) <= trn_td(17);
  trn_td_402(16) <= trn_td(16);
  trn_td_402(15) <= trn_td(15);
  trn_td_402(14) <= trn_td(14);
  trn_td_402(13) <= trn_td(13);
  trn_td_402(12) <= trn_td(12);
  trn_td_402(11) <= trn_td(11);
  trn_td_402(10) <= trn_td(10);
  trn_td_402(9) <= trn_td(9);
  trn_td_402(8) <= trn_td(8);
  trn_td_402(7) <= trn_td(7);
  trn_td_402(6) <= trn_td(6);
  trn_td_402(5) <= trn_td(5);
  trn_td_402(4) <= trn_td(4);
  trn_td_402(3) <= trn_td(3);
  trn_td_402(2) <= trn_td(2);
  trn_td_402(1) <= trn_td(1);
  trn_td_402(0) <= trn_td(0);
  cfg_err_tlp_cpl_header_414(47) <= cfg_err_tlp_cpl_header(47);
  cfg_err_tlp_cpl_header_414(46) <= cfg_err_tlp_cpl_header(46);
  cfg_err_tlp_cpl_header_414(45) <= cfg_err_tlp_cpl_header(45);
  cfg_err_tlp_cpl_header_414(44) <= cfg_err_tlp_cpl_header(44);
  cfg_err_tlp_cpl_header_414(43) <= cfg_err_tlp_cpl_header(43);
  cfg_err_tlp_cpl_header_414(42) <= cfg_err_tlp_cpl_header(42);
  cfg_err_tlp_cpl_header_414(41) <= cfg_err_tlp_cpl_header(41);
  cfg_err_tlp_cpl_header_414(40) <= cfg_err_tlp_cpl_header(40);
  cfg_err_tlp_cpl_header_414(39) <= cfg_err_tlp_cpl_header(39);
  cfg_err_tlp_cpl_header_414(38) <= cfg_err_tlp_cpl_header(38);
  cfg_err_tlp_cpl_header_414(37) <= cfg_err_tlp_cpl_header(37);
  cfg_err_tlp_cpl_header_414(36) <= cfg_err_tlp_cpl_header(36);
  cfg_err_tlp_cpl_header_414(35) <= cfg_err_tlp_cpl_header(35);
  cfg_err_tlp_cpl_header_414(34) <= cfg_err_tlp_cpl_header(34);
  cfg_err_tlp_cpl_header_414(33) <= cfg_err_tlp_cpl_header(33);
  cfg_err_tlp_cpl_header_414(32) <= cfg_err_tlp_cpl_header(32);
  cfg_err_tlp_cpl_header_414(31) <= cfg_err_tlp_cpl_header(31);
  cfg_err_tlp_cpl_header_414(30) <= cfg_err_tlp_cpl_header(30);
  cfg_err_tlp_cpl_header_414(29) <= cfg_err_tlp_cpl_header(29);
  cfg_err_tlp_cpl_header_414(28) <= cfg_err_tlp_cpl_header(28);
  cfg_err_tlp_cpl_header_414(27) <= cfg_err_tlp_cpl_header(27);
  cfg_err_tlp_cpl_header_414(26) <= cfg_err_tlp_cpl_header(26);
  cfg_err_tlp_cpl_header_414(25) <= cfg_err_tlp_cpl_header(25);
  cfg_err_tlp_cpl_header_414(24) <= cfg_err_tlp_cpl_header(24);
  cfg_err_tlp_cpl_header_414(23) <= cfg_err_tlp_cpl_header(23);
  cfg_err_tlp_cpl_header_414(22) <= cfg_err_tlp_cpl_header(22);
  cfg_err_tlp_cpl_header_414(21) <= cfg_err_tlp_cpl_header(21);
  cfg_err_tlp_cpl_header_414(20) <= cfg_err_tlp_cpl_header(20);
  cfg_err_tlp_cpl_header_414(19) <= cfg_err_tlp_cpl_header(19);
  cfg_err_tlp_cpl_header_414(18) <= cfg_err_tlp_cpl_header(18);
  cfg_err_tlp_cpl_header_414(17) <= cfg_err_tlp_cpl_header(17);
  cfg_err_tlp_cpl_header_414(16) <= cfg_err_tlp_cpl_header(16);
  cfg_err_tlp_cpl_header_414(15) <= cfg_err_tlp_cpl_header(15);
  cfg_err_tlp_cpl_header_414(14) <= cfg_err_tlp_cpl_header(14);
  cfg_err_tlp_cpl_header_414(13) <= cfg_err_tlp_cpl_header(13);
  cfg_err_tlp_cpl_header_414(12) <= cfg_err_tlp_cpl_header(12);
  cfg_err_tlp_cpl_header_414(11) <= cfg_err_tlp_cpl_header(11);
  cfg_err_tlp_cpl_header_414(10) <= cfg_err_tlp_cpl_header(10);
  cfg_err_tlp_cpl_header_414(9) <= cfg_err_tlp_cpl_header(9);
  cfg_err_tlp_cpl_header_414(8) <= cfg_err_tlp_cpl_header(8);
  cfg_err_tlp_cpl_header_414(7) <= cfg_err_tlp_cpl_header(7);
  cfg_err_tlp_cpl_header_414(6) <= cfg_err_tlp_cpl_header(6);
  cfg_err_tlp_cpl_header_414(5) <= cfg_err_tlp_cpl_header(5);
  cfg_err_tlp_cpl_header_414(4) <= cfg_err_tlp_cpl_header(4);
  cfg_err_tlp_cpl_header_414(3) <= cfg_err_tlp_cpl_header(3);
  cfg_err_tlp_cpl_header_414(2) <= cfg_err_tlp_cpl_header(2);
  cfg_err_tlp_cpl_header_414(1) <= cfg_err_tlp_cpl_header(1);
  cfg_err_tlp_cpl_header_414(0) <= cfg_err_tlp_cpl_header(0);
  two_plm_auto_config_422(1) <= two_plm_auto_config(1);
  two_plm_auto_config_422(0) <= two_plm_auto_config(0);
  trn_rbar_hit_n(6) <= trn_rbar_hit_n_406(6);
  trn_rbar_hit_n(5) <= trn_rbar_hit_n_406(5);
  trn_rbar_hit_n(4) <= trn_rbar_hit_n_406(4);
  trn_rbar_hit_n(3) <= trn_rbar_hit_n_406(3);
  trn_rbar_hit_n(2) <= trn_rbar_hit_n_406(2);
  trn_rbar_hit_n(1) <= trn_rbar_hit_n_406(1);
  trn_rbar_hit_n(0) <= trn_rbar_hit_n_406(0);
  cfg_lcommand(15) <= cfg_lcommand_421(15);
  cfg_lcommand(14) <= cfg_lcommand_421(14);
  cfg_lcommand(13) <= cfg_lcommand_421(13);
  cfg_lcommand(12) <= cfg_lcommand_421(12);
  cfg_lcommand(11) <= cfg_lcommand_421(11);
  cfg_lcommand(10) <= cfg_lcommand_421(10);
  cfg_lcommand(9) <= cfg_lcommand_421(9);
  cfg_lcommand(8) <= cfg_lcommand_421(8);
  cfg_lcommand(7) <= cfg_lcommand_421(7);
  cfg_lcommand(6) <= cfg_lcommand_421(6);
  cfg_lcommand(5) <= cfg_lcommand_421(5);
  cfg_lcommand(4) <= cfg_lcommand_421(4);
  cfg_lcommand(3) <= cfg_lcommand_421(3);
  cfg_lcommand(2) <= cfg_lcommand_421(2);
  cfg_lcommand(1) <= cfg_lcommand_421(1);
  cfg_lcommand(0) <= cfg_lcommand_421(0);
  cfg_dstatus(15) <= cfg_dstatus_419(15);
  cfg_dstatus(14) <= cfg_dstatus_419(14);
  cfg_dstatus(13) <= cfg_dstatus_419(13);
  cfg_dstatus(12) <= cfg_dstatus_419(12);
  cfg_dstatus(11) <= cfg_dstatus_419(11);
  cfg_dstatus(10) <= cfg_dstatus_419(10);
  cfg_dstatus(9) <= cfg_dstatus_419(9);
  cfg_dstatus(8) <= cfg_dstatus_419(8);
  cfg_dstatus(7) <= cfg_dstatus_419(7);
  cfg_dstatus(6) <= cfg_dstatus_419(6);
  cfg_dstatus(5) <= cfg_dstatus_419(5);
  cfg_dstatus(4) <= cfg_dstatus_419(4);
  cfg_dstatus(3) <= cfg_dstatus_419(3);
  cfg_dstatus(2) <= cfg_dstatus_419(2);
  cfg_dstatus(1) <= cfg_dstatus_419(1);
  cfg_dstatus(0) <= cfg_dstatus_419(0);
  cfg_dsn_417(63) <= cfg_dsn(63);
  cfg_dsn_417(62) <= cfg_dsn(62);
  cfg_dsn_417(61) <= cfg_dsn(61);
  cfg_dsn_417(60) <= cfg_dsn(60);
  cfg_dsn_417(59) <= cfg_dsn(59);
  cfg_dsn_417(58) <= cfg_dsn(58);
  cfg_dsn_417(57) <= cfg_dsn(57);
  cfg_dsn_417(56) <= cfg_dsn(56);
  cfg_dsn_417(55) <= cfg_dsn(55);
  cfg_dsn_417(54) <= cfg_dsn(54);
  cfg_dsn_417(53) <= cfg_dsn(53);
  cfg_dsn_417(52) <= cfg_dsn(52);
  cfg_dsn_417(51) <= cfg_dsn(51);
  cfg_dsn_417(50) <= cfg_dsn(50);
  cfg_dsn_417(49) <= cfg_dsn(49);
  cfg_dsn_417(48) <= cfg_dsn(48);
  cfg_dsn_417(47) <= cfg_dsn(47);
  cfg_dsn_417(46) <= cfg_dsn(46);
  cfg_dsn_417(45) <= cfg_dsn(45);
  cfg_dsn_417(44) <= cfg_dsn(44);
  cfg_dsn_417(43) <= cfg_dsn(43);
  cfg_dsn_417(42) <= cfg_dsn(42);
  cfg_dsn_417(41) <= cfg_dsn(41);
  cfg_dsn_417(40) <= cfg_dsn(40);
  cfg_dsn_417(39) <= cfg_dsn(39);
  cfg_dsn_417(38) <= cfg_dsn(38);
  cfg_dsn_417(37) <= cfg_dsn(37);
  cfg_dsn_417(36) <= cfg_dsn(36);
  cfg_dsn_417(35) <= cfg_dsn(35);
  cfg_dsn_417(34) <= cfg_dsn(34);
  cfg_dsn_417(33) <= cfg_dsn(33);
  cfg_dsn_417(32) <= cfg_dsn(32);
  cfg_dsn_417(31) <= cfg_dsn(31);
  cfg_dsn_417(30) <= cfg_dsn(30);
  cfg_dsn_417(29) <= cfg_dsn(29);
  cfg_dsn_417(28) <= cfg_dsn(28);
  cfg_dsn_417(27) <= cfg_dsn(27);
  cfg_dsn_417(26) <= cfg_dsn(26);
  cfg_dsn_417(25) <= cfg_dsn(25);
  cfg_dsn_417(24) <= cfg_dsn(24);
  cfg_dsn_417(23) <= cfg_dsn(23);
  cfg_dsn_417(22) <= cfg_dsn(22);
  cfg_dsn_417(21) <= cfg_dsn(21);
  cfg_dsn_417(20) <= cfg_dsn(20);
  cfg_dsn_417(19) <= cfg_dsn(19);
  cfg_dsn_417(18) <= cfg_dsn(18);
  cfg_dsn_417(17) <= cfg_dsn(17);
  cfg_dsn_417(16) <= cfg_dsn(16);
  cfg_dsn_417(15) <= cfg_dsn(15);
  cfg_dsn_417(14) <= cfg_dsn(14);
  cfg_dsn_417(13) <= cfg_dsn(13);
  cfg_dsn_417(12) <= cfg_dsn(12);
  cfg_dsn_417(11) <= cfg_dsn(11);
  cfg_dsn_417(10) <= cfg_dsn(10);
  cfg_dsn_417(9) <= cfg_dsn(9);
  cfg_dsn_417(8) <= cfg_dsn(8);
  cfg_dsn_417(7) <= cfg_dsn(7);
  cfg_dsn_417(6) <= cfg_dsn(6);
  cfg_dsn_417(5) <= cfg_dsn(5);
  cfg_dsn_417(4) <= cfg_dsn(4);
  cfg_dsn_417(3) <= cfg_dsn(3);
  cfg_dsn_417(2) <= cfg_dsn(2);
  cfg_dsn_417(1) <= cfg_dsn(1);
  cfg_dsn_417(0) <= cfg_dsn(0);
  trn_tdst_rdy_n <= NlwRenamedSig_OI_trn_tdst_rdy_n;
  trn_rrem_n(7) <= NlwRenamedSignal_trn_rrem_n_4_Q;
  trn_rrem_n(6) <= NlwRenamedSignal_trn_rrem_n_4_Q;
  trn_rrem_n(5) <= NlwRenamedSignal_trn_rrem_n_4_Q;
  trn_rrem_n(4) <= NlwRenamedSignal_trn_rrem_n_4_Q;
  trn_rrem_n(3) <= NlwRenamedSignal_trn_rrem_n_0_Q;
  trn_rrem_n(2) <= NlwRenamedSignal_trn_rrem_n_0_Q;
  trn_rrem_n(1) <= NlwRenamedSignal_trn_rrem_n_0_Q;
  trn_rrem_n(0) <= NlwRenamedSignal_trn_rrem_n_0_Q;
  cfg_status(15) <= cfg_status_418(15);
  cfg_status(14) <= cfg_status_418(14);
  cfg_status(13) <= cfg_status_418(13);
  cfg_status(12) <= cfg_status_418(12);
  cfg_status(11) <= cfg_status_418(11);
  cfg_status(10) <= cfg_status_418(10);
  cfg_status(9) <= cfg_status_418(9);
  cfg_status(8) <= cfg_status_418(8);
  cfg_status(7) <= cfg_status_418(7);
  cfg_status(6) <= cfg_status_418(6);
  cfg_status(5) <= cfg_status_418(5);
  cfg_status(4) <= cfg_status_418(4);
  cfg_status(3) <= cfg_status_418(3);
  cfg_status(2) <= cfg_status_418(2);
  cfg_status(1) <= cfg_status_418(1);
  cfg_status(0) <= cfg_status_418(0);
  cfg_interrupt_mmenable(2) <= NlwRenamedSig_OI_cfg_interrupt_mmenable(2);
  cfg_interrupt_mmenable(1) <= NlwRenamedSig_OI_cfg_interrupt_mmenable(1);
  cfg_interrupt_mmenable(0) <= NlwRenamedSig_OI_cfg_interrupt_mmenable(0);
  cfg_command(10) <= NlwRenamedSig_OI_cfg_command_10_Q;
  cfg_command(8) <= NlwRenamedSig_OI_cfg_command_8_Q;
  cfg_command(6) <= NlwRenamedSig_OI_cfg_command_6_Q;
  cfg_command(2) <= NlwRenamedSig_OI_cfg_command_2_Q;
  cfg_command(1) <= NlwRenamedSig_OI_cfg_command_1_Q;
  pci_exp_txn(3) <= pci_exp_txn_399(3);
  pci_exp_txn(2) <= pci_exp_txn_399(2);
  pci_exp_txn(1) <= pci_exp_txn_399(1);
  pci_exp_txn(0) <= pci_exp_txn_399(0);
  pci_exp_txp(3) <= pci_exp_txp_398(3);
  pci_exp_txp(2) <= pci_exp_txp_398(2);
  pci_exp_txp(1) <= pci_exp_txp_398(1);
  pci_exp_txp(0) <= pci_exp_txp_398(0);
  trn_trem_n_403(7) <= trn_trem_n(7);
  trn_trem_n_403(6) <= trn_trem_n(6);
  trn_trem_n_403(5) <= trn_trem_n(5);
  trn_trem_n_403(4) <= trn_trem_n(4);
  trn_trem_n_403(3) <= trn_trem_n(3);
  trn_trem_n_403(2) <= trn_trem_n(2);
  trn_trem_n_403(1) <= trn_trem_n(1);
  trn_trem_n_403(0) <= trn_trem_n(0);
  cfg_di_411(31) <= cfg_di(31);
  cfg_di_411(30) <= cfg_di(30);
  cfg_di_411(29) <= cfg_di(29);
  cfg_di_411(28) <= cfg_di(28);
  cfg_di_411(27) <= cfg_di(27);
  cfg_di_411(26) <= cfg_di(26);
  cfg_di_411(25) <= cfg_di(25);
  cfg_di_411(24) <= cfg_di(24);
  cfg_di_411(23) <= cfg_di(23);
  cfg_di_411(22) <= cfg_di(22);
  cfg_di_411(21) <= cfg_di(21);
  cfg_di_411(20) <= cfg_di(20);
  cfg_di_411(19) <= cfg_di(19);
  cfg_di_411(18) <= cfg_di(18);
  cfg_di_411(17) <= cfg_di(17);
  cfg_di_411(16) <= cfg_di(16);
  cfg_di_411(15) <= cfg_di(15);
  cfg_di_411(14) <= cfg_di(14);
  cfg_di_411(13) <= cfg_di(13);
  cfg_di_411(12) <= cfg_di(12);
  cfg_di_411(11) <= cfg_di(11);
  cfg_di_411(10) <= cfg_di(10);
  cfg_di_411(9) <= cfg_di(9);
  cfg_di_411(8) <= cfg_di(8);
  cfg_di_411(7) <= cfg_di(7);
  cfg_di_411(6) <= cfg_di(6);
  cfg_di_411(5) <= cfg_di(5);
  cfg_di_411(4) <= cfg_di(4);
  cfg_di_411(3) <= cfg_di(3);
  cfg_di_411(2) <= cfg_di(2);
  cfg_di_411(1) <= cfg_di(1);
  cfg_di_411(0) <= cfg_di(0);
  cfg_do(31) <= cfg_do_410(31);
  cfg_do(30) <= cfg_do_410(30);
  cfg_do(29) <= cfg_do_410(29);
  cfg_do(28) <= cfg_do_410(28);
  cfg_do(27) <= cfg_do_410(27);
  cfg_do(26) <= cfg_do_410(26);
  cfg_do(25) <= cfg_do_410(25);
  cfg_do(24) <= cfg_do_410(24);
  cfg_do(23) <= cfg_do_410(23);
  cfg_do(22) <= cfg_do_410(22);
  cfg_do(21) <= cfg_do_410(21);
  cfg_do(20) <= cfg_do_410(20);
  cfg_do(19) <= cfg_do_410(19);
  cfg_do(18) <= cfg_do_410(18);
  cfg_do(17) <= cfg_do_410(17);
  cfg_do(16) <= cfg_do_410(16);
  cfg_do(15) <= cfg_do_410(15);
  cfg_do(14) <= cfg_do_410(14);
  cfg_do(13) <= cfg_do_410(13);
  cfg_do(12) <= cfg_do_410(12);
  cfg_do(11) <= cfg_do_410(11);
  cfg_do(10) <= cfg_do_410(10);
  cfg_do(9) <= cfg_do_410(9);
  cfg_do(8) <= cfg_do_410(8);
  cfg_do(7) <= cfg_do_410(7);
  cfg_do(6) <= cfg_do_410(6);
  cfg_do(5) <= cfg_do_410(5);
  cfg_do(4) <= cfg_do_410(4);
  cfg_do(3) <= cfg_do_410(3);
  cfg_do(2) <= cfg_do_410(2);
  cfg_do(1) <= cfg_do_410(1);
  cfg_do(0) <= cfg_do_410(0);
  trn_reset_n <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgt_reset_n;
  cfg_bus_number(7) <= NlwRenamedSig_OI_cfg_bus_number(7);
  cfg_bus_number(6) <= NlwRenamedSig_OI_cfg_bus_number(6);
  cfg_bus_number(5) <= NlwRenamedSig_OI_cfg_bus_number(5);
  cfg_bus_number(4) <= NlwRenamedSig_OI_cfg_bus_number(4);
  cfg_bus_number(3) <= NlwRenamedSig_OI_cfg_bus_number(3);
  cfg_bus_number(2) <= NlwRenamedSig_OI_cfg_bus_number(2);
  cfg_bus_number(1) <= NlwRenamedSig_OI_cfg_bus_number(1);
  cfg_bus_number(0) <= NlwRenamedSig_OI_cfg_bus_number(0);
  cfg_device_number(4) <= NlwRenamedSig_OI_cfg_device_number(4);
  cfg_device_number(3) <= NlwRenamedSig_OI_cfg_device_number(3);
  cfg_device_number(2) <= NlwRenamedSig_OI_cfg_device_number(2);
  cfg_device_number(1) <= NlwRenamedSig_OI_cfg_device_number(1);
  cfg_device_number(0) <= NlwRenamedSig_OI_cfg_device_number(0);
  trn_rsrc_dsc_n <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2);
  trn_clk <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk;
  cfg_dwaddr_413(9) <= cfg_dwaddr(9);
  cfg_dwaddr_413(8) <= cfg_dwaddr(8);
  cfg_dwaddr_413(7) <= cfg_dwaddr(7);
  cfg_dwaddr_413(6) <= cfg_dwaddr(6);
  cfg_dwaddr_413(5) <= cfg_dwaddr(5);
  cfg_dwaddr_413(4) <= cfg_dwaddr(4);
  cfg_dwaddr_413(3) <= cfg_dwaddr(3);
  cfg_dwaddr_413(2) <= cfg_dwaddr(2);
  cfg_dwaddr_413(1) <= cfg_dwaddr(1);
  cfg_dwaddr_413(0) <= cfg_dwaddr(0);
  trn_lnk_up_n <= NlwRenamedSig_OI_trn_lnk_up_n;
  cfg_interrupt_msienable <= NlwRenamedSig_OI_cfg_interrupt_msienable;
  trn_rfc_npd_av(11) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(10) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(9) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(8) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(7) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(6) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(5) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(4) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(3) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(2) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(1) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  trn_rfc_npd_av(0) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  cfg_dcommand(9) <= NlwRenamedSig_OI_cfg_dcommand_9_Q;
  cfg_dcommand(3) <= NlwRenamedSig_OI_cfg_dcommand_3_Q;
  cfg_dcommand(2) <= NlwRenamedSig_OI_cfg_dcommand_2_Q;
  cfg_dcommand(0) <= NlwRenamedSig_OI_cfg_dcommand_0_Q;
  cfg_rd_wr_done_n <= NlwRenamedSig_OI_cfg_rd_wr_done_n;
  trn_rfc_nph_av(7) <= trn_rfc_nph_av_407(7);
  trn_rfc_nph_av(6) <= trn_rfc_nph_av_407(6);
  trn_rfc_nph_av(5) <= trn_rfc_nph_av_407(5);
  trn_rfc_nph_av(4) <= trn_rfc_nph_av_407(4);
  trn_rfc_nph_av(3) <= trn_rfc_nph_av_407(3);
  trn_rfc_nph_av(2) <= trn_rfc_nph_av_407(2);
  trn_rfc_nph_av(1) <= trn_rfc_nph_av_407(1);
  trn_rfc_nph_av(0) <= trn_rfc_nph_av_407(0);
  cfg_pcie_link_state_n(2) <= cfg_pcie_link_state_n_416(2);
  cfg_pcie_link_state_n(1) <= cfg_pcie_link_state_n_416(1);
  cfg_pcie_link_state_n(0) <= cfg_pcie_link_state_n_416(0);
  cfg_function_number(2) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  cfg_function_number(1) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  cfg_function_number(0) <= NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0;
  cfg_lstatus(15) <= cfg_lstatus_420(15);
  cfg_lstatus(14) <= cfg_lstatus_420(14);
  cfg_lstatus(13) <= cfg_lstatus_420(13);
  cfg_lstatus(12) <= cfg_lstatus_420(12);
  cfg_lstatus(11) <= cfg_lstatus_420(11);
  cfg_lstatus(10) <= cfg_lstatus_420(10);
  cfg_lstatus(9) <= cfg_lstatus_420(9);
  cfg_lstatus(8) <= cfg_lstatus_420(8);
  cfg_lstatus(7) <= cfg_lstatus_420(7);
  cfg_lstatus(6) <= cfg_lstatus_420(6);
  cfg_lstatus(5) <= cfg_lstatus_420(5);
  cfg_lstatus(4) <= cfg_lstatus_420(4);
  cfg_lstatus(3) <= cfg_lstatus_420(3);
  cfg_lstatus(2) <= cfg_lstatus_420(2);
  cfg_lstatus(1) <= cfg_lstatus_420(1);
  cfg_lstatus(0) <= cfg_lstatus_420(0);
  pci_exp_rxn_401(3) <= pci_exp_rxn(3);
  pci_exp_rxn_401(2) <= pci_exp_rxn(2);
  pci_exp_rxn_401(1) <= pci_exp_rxn(1);
  pci_exp_rxn_401(0) <= pci_exp_rxn(0);
  pci_exp_rxp_400(3) <= pci_exp_rxp(3);
  pci_exp_rxp_400(2) <= pci_exp_rxp(2);
  pci_exp_rxp_400(1) <= pci_exp_rxp(1);
  pci_exp_rxp_400(0) <= pci_exp_rxp(0);
  trn_rfc_pd_av(11) <= trn_rfc_pd_av_409(11);
  trn_rfc_pd_av(10) <= trn_rfc_pd_av_409(10);
  trn_rfc_pd_av(9) <= trn_rfc_pd_av_409(9);
  trn_rfc_pd_av(8) <= trn_rfc_pd_av_409(8);
  trn_rfc_pd_av(7) <= trn_rfc_pd_av_409(7);
  trn_rfc_pd_av(6) <= trn_rfc_pd_av_409(6);
  trn_rfc_pd_av(5) <= trn_rfc_pd_av_409(5);
  trn_rfc_pd_av(4) <= trn_rfc_pd_av_409(4);
  trn_rfc_pd_av(3) <= trn_rfc_pd_av_409(3);
  trn_rfc_pd_av(2) <= trn_rfc_pd_av_409(2);
  trn_rfc_pd_av(1) <= trn_rfc_pd_av_409(1);
  trn_rfc_pd_av(0) <= trn_rfc_pd_av_409(0);
  trn_tbuf_av(2) <= trn_tbuf_av_404(2);
  trn_tbuf_av(1) <= trn_tbuf_av_404(1);
  trn_tbuf_av(0) <= trn_tbuf_av_404(0);
  cfg_interrupt_di_415(7) <= cfg_interrupt_di(7);
  cfg_interrupt_di_415(6) <= cfg_interrupt_di(6);
  cfg_interrupt_di_415(5) <= cfg_interrupt_di(5);
  cfg_interrupt_di_415(4) <= cfg_interrupt_di(4);
  cfg_interrupt_di_415(3) <= cfg_interrupt_di(3);
  cfg_interrupt_di_415(2) <= cfg_interrupt_di(2);
  cfg_interrupt_di_415(1) <= cfg_interrupt_di(1);
  cfg_interrupt_di_415(0) <= cfg_interrupt_di(0);
  VCC_0 : VCC
    port map (
      P => NLW_VCC_P_UNCONNECTED
    );
  GND_1 : GND
    port map (
      G => NLW_GND_G_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(0),
      O => BU2_U0_pcie_ep0_pcie_blk_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux00001_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      O => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_not00001_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT(0),
      O => BU2_U0_pcie_ep0_pcie_blk_clocking_i_not0000
    );
  BU2_U0_pcie_ep0_pcie_blk_user_reset_n_inv1_INV_0 : INV
    port map (
      I => sys_reset_n,
      O => BU2_U0_pcie_ep0_GTPRESET
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMMGMTRSTN1 : LUT5
    generic map(
      INIT => X"88808888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_clock_lock,
      I1 => sys_reset_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_3,
      O => BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_0_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_RESETDONE(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(0),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_0_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_1_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(1),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_1_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_2_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(2),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_2_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_3_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(3),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_3_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv1 : LUT4
    generic map(
      INIT => X"02FF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_3,
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      I3 => sys_reset_n,
      O => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_bit_reset_n_inv1 : LUT3
    generic map(
      INIT => X"7F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_RESETDONE(0),
      I1 => BU2_U0_pcie_ep0_clock_lock,
      I2 => sys_reset_n,
      O => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_bit_reset_n_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_or00001 : LUT4
    generic map(
      INIT => X"F7FF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_RESETDONE(0),
      I1 => BU2_U0_pcie_ep0_clock_lock,
      I2 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      I3 => sys_reset_n,
      O => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_or0000
    );
  BU2_U0_pcie_ep0_app_reset_n : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgt_reset_n,
      R => BU2_U0_pcie_ep0_trn_lnk_up_n_reg_15,
      Q => BU2_U0_pcie_ep0_app_reset_n_2
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_and00001 : LUT4
    generic map(
      INIT => X"0200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_l0_stats_os_received_d1_10,
      I1 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      I2 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      I3 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      O => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_5_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_6_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_7_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_3_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l0_out_4_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_5_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(13),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_4_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(12),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_6_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(14),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_7_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(15),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not00011 : LUT6
    generic map(
      INIT => X"AAAAAAAAAAAAAEAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(3),
      O => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and00001 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_3,
      I1 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0),
      O => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l1_out_3_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_6_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_3_11 : LUT4
    generic map(
      INIT => X"6AAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(0),
      O => BU2_U0_pcie_ep0_pcie_blk_Result(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_2_11 : LUT3
    generic map(
      INIT => X"6C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(0),
      O => BU2_U0_pcie_ep0_pcie_blk_Result(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_Mcount_reg_ltssm_reset_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(0),
      O => BU2_U0_pcie_ep0_pcie_blk_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_and00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_delayed_elec_idle_reset_11,
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_12,
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_3_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not00011 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_5,
      I1 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_7,
      O => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_8,
      I1 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_4,
      O => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_7_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_4_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l2_out_5_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_7_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(31),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_6_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(30),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(26),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_4_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_5_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(29),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_pipe_rx_data_l3_out_3_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9,
      O => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_trn_reset_n1 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_RESETDONE(0),
      I1 => BU2_U0_pcie_ep0_clock_lock,
      I2 => sys_reset_n,
      O => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgt_reset_n
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMUSERCFGRSTN1 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_6,
      I1 => BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n,
      O => BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_0_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(0),
      I1 => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(0),
      O => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(0)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_1_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(1),
      I1 => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(1),
      O => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(1)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_2_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(2),
      I1 => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(2),
      O => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(2)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_retime_3_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(3),
      I1 => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(3),
      O => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(3)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_retime_1_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error(1),
      I1 => BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d(1),
      O => BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_0_not00001 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(1),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb_1_not00001 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(3),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset_0_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_RESETDONE(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(0),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset_1_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(1),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset_2_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(2),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset_3_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(3),
      O => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_CRMURSTN1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_6,
      I1 => BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n,
      O => BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_0 : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_fe_l0_ltssm_state(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_1 : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_2 : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal_3 : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_l0_ltssm_state_internal(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset : FDCE
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_not0001,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_enable_ltssm_reset_3
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n : FDP
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_8,
      PRE => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_2_n_4
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2 : FDP
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_7,
      PRE => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_2_5
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n : FDP
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_and0000,
      PRE => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_n_6
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1 : FDP
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down(0),
      PRE => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_1_7
    );
  BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n : FDP
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_not0001,
      PRE => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_user_master_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_use_reset_logic_reset_i_dl_down_reset_1_n_8
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_0 : FDCE
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_pcie_blk_Result(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_1 : FDCE
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_pcie_blk_Result(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_2 : FDCE
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_pcie_blk_Result(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_3 : FDCE
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset_and0000,
      CLR => BU2_U0_pcie_ep0_GTPRESET,
      D => BU2_U0_pcie_ep0_pcie_blk_Result(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_reg_ltssm_reset(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_notsame_usrclk_pll_bufg : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout1,
      O => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_gtxclk_pll_bufg : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout2,
      O => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_gtxclk_pll_bufg_O_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_coreclk_pll_bufg : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout0,
      O => BU2_U0_pcie_ep0_core_clk
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_clkfbin_pll_bufg : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbout,
      O => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin
    );
  BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i : PLL_ADV
    generic map(
      CLKOUT4_DIVIDE => 1,
      CLKOUT3_DIVIDE => 1,
      CLKOUT3_DESKEW_ADJUST => "NONE",
      CLKOUT3_DUTY_CYCLE => 0.5000,
      CLKOUT3_PHASE => 0.0000,
      CLKFBOUT_PHASE => 0.0000,
      BANDWIDTH => "OPTIMIZED",
      CLKFBOUT_MULT => 5,
      CLKOUT4_DUTY_CYCLE => 0.5000,
      CLKOUT4_DESKEW_ADJUST => "NONE",
      CLKOUT2_PHASE => 0.0000,
      CLKOUT1_DESKEW_ADJUST => "NONE",
      CLKOUT1_DIVIDE => 4,
      CLKOUT2_DIVIDE => 4,
      CLKOUT1_PHASE => 0.0000,
      CLKOUT2_DESKEW_ADJUST => "NONE",
      CLKOUT0_PHASE => 0.0000,
      CLKOUT2_DUTY_CYCLE => 0.5000,
      CLKOUT1_DUTY_CYCLE => 0.5000,
      CLKOUT0_DUTY_CYCLE => 0.5000,
      CLKOUT0_DIVIDE => 2,
      CLKFBOUT_DESKEW_ADJUST => "NONE",
      CLKIN1_PERIOD => 10.0000,
      CLKIN2_PERIOD => 10.0000,
      CLKOUT0_DESKEW_ADJUST => "NONE",
      CLKOUT4_PHASE => 0.0000,
      CLKOUT5_DESKEW_ADJUST => "NONE",
      CLKOUT5_DIVIDE => 1,
      CLKOUT5_DUTY_CYCLE => 0.5000,
      CLKOUT5_PHASE => 0.0000,
      COMPENSATION => "SYSTEM_SYNCHRONOUS",
      DIVCLK_DIVIDE => 1,
      EN_REL => FALSE,
      PLL_PMCD_MODE => FALSE,
      REF_JITTER => 0.1000,
      RESET_ON_LOSS_OF_LOCK => FALSE,
      RST_DEASSERT_CLK => "CLKIN1"
    )
    port map (
      CLKIN1 => BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg,
      CLKIN2 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKIN2_UNCONNECTED,
      CLKFBIN => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbin,
      RST => BU2_U0_pcie_ep0_pcie_blk_clocking_i_not0000,
      CLKINSEL => BU2_N1,
      DWE => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DWE_UNCONNECTED,
      DEN => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DEN_UNCONNECTED,
      DCLK => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DCLK_UNCONNECTED,
      REL => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_REL_UNCONNECTED,
      CLKOUT0 => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout0,
      CLKOUT1 => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout1,
      CLKOUT2 => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkout2,
      CLKOUT3 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT3_UNCONNECTED,
      CLKOUT4 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT4_UNCONNECTED,
      CLKOUT5 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUT5_UNCONNECTED,
      CLKFBOUT => BU2_U0_pcie_ep0_pcie_blk_clocking_i_clkfbout,
      CLKOUTDCM0 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM0_UNCONNECTED,
      CLKOUTDCM1 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM1_UNCONNECTED,
      CLKOUTDCM2 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM2_UNCONNECTED,
      CLKOUTDCM3 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM3_UNCONNECTED,
      CLKOUTDCM4 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM4_UNCONNECTED,
      CLKOUTDCM5 => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKOUTDCM5_UNCONNECTED,
      CLKFBDCM => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_CLKFBDCM_UNCONNECTED,
      LOCKED => BU2_U0_pcie_ep0_clock_lock,
      DRDY => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DRDY_UNCONNECTED,
      DADDR(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_4_UNCONNECTED,
      DADDR(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_3_UNCONNECTED,
      DADDR(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_2_UNCONNECTED,
      DADDR(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_1_UNCONNECTED,
      DADDR(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DADDR_0_UNCONNECTED,
      DI(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_15_UNCONNECTED,
      DI(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_14_UNCONNECTED,
      DI(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_13_UNCONNECTED,
      DI(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_12_UNCONNECTED,
      DI(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_11_UNCONNECTED,
      DI(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_10_UNCONNECTED,
      DI(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_9_UNCONNECTED,
      DI(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_8_UNCONNECTED,
      DI(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_7_UNCONNECTED,
      DI(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_6_UNCONNECTED,
      DI(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_5_UNCONNECTED,
      DI(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_4_UNCONNECTED,
      DI(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_3_UNCONNECTED,
      DI(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_2_UNCONNECTED,
      DI(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_1_UNCONNECTED,
      DI(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DI_0_UNCONNECTED,
      DO(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_15_UNCONNECTED,
      DO(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_14_UNCONNECTED,
      DO(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_13_UNCONNECTED,
      DO(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_12_UNCONNECTED,
      DO(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_11_UNCONNECTED,
      DO(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_10_UNCONNECTED,
      DO(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_9_UNCONNECTED,
      DO(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_8_UNCONNECTED,
      DO(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_7_UNCONNECTED,
      DO(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_6_UNCONNECTED,
      DO(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_5_UNCONNECTED,
      DO(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_4_UNCONNECTED,
      DO(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_3_UNCONNECTED,
      DO(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_2_UNCONNECTED,
      DO(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_1_UNCONNECTED,
      DO(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_clocking_i_use_pll_pll_adv_i_DO_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_ep : PCIE_INTERNAL_1_1
    generic map(
      VC0RXFIFOLIMITP => X"0117",
      PBCAPABILITYSYSTEMALLOCATED => FALSE,
      SUBSYSTEMVENDORID => X"10EE",
      VC1TXFIFOLIMITNP => X"0217",
      BAR3IOMEMN => 0,
      DEVICECAPABILITYENDPOINTL0SLATENCY => X"7",
      BAR3ADDRWIDTH => 0,
      PCIECAPABILITYNEXTPTR => X"00",
      L1EXITLATENCYCOMCLK => 7,
      BAR4EXIST => FALSE,
      BAR1MASKWIDTH => X"20",
      BAR2PREFETCHABLE => FALSE,
      DEVICECAPABILITYENDPOINTL1LATENCY => X"7",
      VC0RXFIFOBASEP => X"0000",
      VC0RXFIFOBASENP => X"0118",
      AERBASEPTR => X"10C",
      BAR2IOMEMN => 0,
      PMDATASCALE2 => 0,
      VC1TOTALCREDITSCD => X"000",
      BAR4IOMEMN => 0,
      PORTVCCAPABILITYVCARBCAP => X"00",
      INFINITECOMPLETIONS => TRUE,
      HEADERTYPE => X"00",
      VC0TXFIFOLIMITP => X"00FF",
      CLKDIVIDED => TRUE,
      REVISIONID => X"00",
      PMDATA4 => X"00",
      LOWPRIORITYVCCOUNT => 0,
      BAR3EXIST => FALSE,
      PBCAPABILITYDW3POWERRAIL => X"0",
      PMDATA7 => X"00",
      BAR5EXIST => FALSE,
      VCCAPABILITYNEXTPTR => X"000",
      RETRYRAMWRITELATENCY => 1,
      BAR2ADDRWIDTH => 0,
      PBCAPABILITYDW0BASEPOWER => X"00",
      BAR5PREFETCHABLE => FALSE,
      PBCAPABILITYNEXTPTR => X"100",
      VC1RXFIFOBASENP => X"0400",
      PCIECAPABILITYINTMSGNUM => X"00",
      DEVICEID => X"0007",
      PMDATA2 => X"00",
      BAR2EXIST => FALSE,
      PORTVCCAPABILITYVCARBTABLEOFFSET => X"00",
      BAR4ADDRWIDTH => 0,
      L0SEXITLATENCY => 7,
      BAR2MASKWIDTH => X"20",
      BAR4PREFETCHABLE => FALSE,
      BAR5IOMEMN => 0,
      BAR3MASKWIDTH => X"20",
      LINKSTATUSSLOTCLOCKCONFIG => FALSE,
      DEVICESERIALNUMBER => X"0000000000000000",
      BAR3PREFETCHABLE => FALSE,
      PMDATA1 => X"00",
      DSNBASEPTR => X"100",
      L0SEXITLATENCYCOMCLK => 7,
      VC0TXFIFOBASENP => X"0100",
      BAR0MASKWIDTH => X"14",
      PBCAPABILITYDW2DATASCALE => X"0",
      PBCAPABILITYDW1POWERRAIL => X"0",
      SUBSYSTEMID => X"0007",
      VC0RXFIFOLIMITNP => X"012F",
      PBCAPABILITYDW0DATASCALE => X"0",
      PMDATA8 => X"00",
      VC1TOTALCREDITSCH => X"00",
      L1EXITLATENCY => 7,
      VC1TXFIFOLIMITC => X"0217",
      BAR5MASKWIDTH => X"20",
      PBCAPABILITYDW2TYPE => X"0",
      PMDATASCALE0 => 0,
      MSIBASEPTR => X"048",
      BAR1IOMEMN => 0,
      TXTSNFTSCOMCLK => 255,
      BAR0EXIST => TRUE,
      BAR1PREFETCHABLE => FALSE,
      EXTCFGXPCAPPTR => X"000",
      VC1TOTALCREDITSPH => X"00",
      VC1RXFIFOLIMITP => X"03FF",
      PMCAPABILITYPMESUPPORT => X"00",
      CLASSCODE => X"050000",
      RETRYRAMREADLATENCY => 3,
      BAR0IOMEMN => 0,
      EXTCFGCAPPTR => X"00",
      AERCAPABILITYNEXTPTR => X"144",
      TLRAMREADLATENCY => 3,
      BAR0ADDRWIDTH => 0,
      BAR0PREFETCHABLE => FALSE,
      VC0TOTALCREDITSPH => X"01",
      BAR1ADDRWIDTH => 0,
      AERCAPABILITYECRCCHECKCAPABLE => FALSE,
      BAR1EXIST => FALSE,
      XPDEVICEPORTTYPE => X"0",
      VC1RXFIFOBASEC => X"0400",
      PMCAPABILITYDSI => FALSE,
      VC0TXFIFOBASEP => X"0000",
      VC0TXFIFOLIMITC => X"0217",
      SLOTCAPABILITYPHYSICALSLOTNUM => X"0000",
      VC0TXFIFOLIMITNP => X"0117",
      PMDATA3 => X"00",
      VC0RXFIFOLIMITC => X"03FF",
      VC1TXFIFOBASEP => X"0218",
      VC0TOTALCREDITSNPH => X"01",
      PBCAPABILITYDW3PMSUBSTATE => X"0",
      PMCAPABILITYD2SUPPORT => FALSE,
      PBCAPABILITYDW3PMSTATE => X"0",
      PBCAPABILITYDW2PMSUBSTATE => X"0",
      PMCAPABILITYNEXTPTR => X"48",
      PBCAPABILITYDW1TYPE => X"0",
      TXTSNFTS => 255,
      PBCAPABILITYDW0PMSUBSTATE => X"0",
      CAPABILITIESPOINTER => X"40",
      XPMAXPAYLOAD => 2,
      PMDATA5 => X"00",
      PMDATASCALE1 => 0,
      VC1TXFIFOBASENP => X"0218",
      CARDBUSCISPOINTER => X"00000000",
      PBCAPABILITYDW1BASEPOWER => X"00",
      INTERRUPTPIN => X"01",
      PMDATASCALE7 => 0,
      VENDORID => X"10EE",
      VC0TOTALCREDITSCD => X"000",
      PBCAPABILITYDW1PMSUBSTATE => X"0",
      PMSTATUSCONTROLDATASCALE => X"0",
      VC0RXFIFOBASEC => X"0130",
      PMDATASCALE4 => 0,
      RESETMODE => TRUE,
      DSNCAPABILITYNEXTPTR => X"000",
      TLRAMWRITELATENCY => 1,
      PBCAPABILITYDW2POWERRAIL => X"0",
      PBCAPABILITYDW3DATASCALE => X"0",
      VC0TOTALCREDITSCH => X"00",
      VC1TXFIFOLIMITP => X"0217",
      PBBASEPTR => X"144",
      PBCAPABILITYDW2BASEPOWER => X"00",
      PBCAPABILITYDW3BASEPOWER => X"00",
      PMDATASCALE3 => 0,
      VC0TOTALCREDITSPD => X"080",
      VC1TOTALCREDITSPD => X"000",
      VC1RXFIFOBASEP => X"0400",
      VC0TXFIFOBASEC => X"0118",
      VCBASEPTR => X"154",
      PMCAPABILITYD1SUPPORT => FALSE,
      PORTVCCAPABILITYEXTENDEDVCCOUNT => X"0",
      PMDATASCALE5 => 0,
      PBCAPABILITYDW2PMSTATE => X"0",
      PMDATA0 => X"00",
      MSICAPABILITYNEXTPTR => X"60",
      VC1TOTALCREDITSNPH => X"00",
      PMDATASCALE6 => 0,
      VC1RXFIFOLIMITC => X"03FF",
      PMBASEPTR => X"040",
      PBCAPABILITYDW1DATASCALE => X"0",
      VC1TXFIFOBASEC => X"0218",
      PBCAPABILITYDW0POWERRAIL => X"0",
      PBCAPABILITYDW1PMSTATE => X"0",
      PBCAPABILITYDW0TYPE => X"0",
      PBCAPABILITYDW0PMSTATE => X"0",
      VC1RXFIFOLIMITNP => X"03FF",
      PBCAPABILITYDW3TYPE => X"0",
      SLOTCAPABILITYSLOTPOWERLIMITSCALE => X"0",
      RETRYRAMWIDTH => 0,
      TLRAMWIDTH => 0,
      DUALROLECFGCNTRLROOTEPN => 0,
      PCIEREVISION => 1,
      XPRCBCONTROL => 0,
      PMDATASCALE8 => 0,
      RETRYWRITEPIPE => FALSE,
      RETRYREADADDRPIPE => FALSE,
      RETRYREADDATAPIPE => FALSE,
      XLINKSUPPORTED => FALSE,
      RAMSHARETXRX => FALSE,
      DUALCORESLAVE => FALSE,
      DUALCOREENABLE => FALSE,
      RXREADADDRPIPE => FALSE,
      RXREADDATAPIPE => FALSE,
      TXWRITEPIPE => FALSE,
      TXREADADDRPIPE => FALSE,
      TXREADDATAPIPE => FALSE,
      RXWRITEPIPE => FALSE,
      LLKBYPASS => FALSE,
      SELECTDLLIF => FALSE,
      SELECTASMODE => FALSE,
      ISSWITCH => FALSE,
      UPSTREAMFACING => TRUE,
      SLOTIMPLEMENTED => FALSE,
      ACTIVELANESIN => X"0F",
      RETRYRAMSIZE => X"009",
      BAR4MASKWIDTH => X"20",
      CONFIGROUTING => X"1",
      PMCAPABILITYAUXCURRENT => X"0",
      PMDATA6 => X"00",
      PCIECAPABILITYSLOTIMPL => FALSE,
      MSICAPABILITYMULTIMSGCAP => X"0",
      SLOTCAPABILITYATTBUTTONPRESENT => FALSE,
      SLOTCAPABILITYPOWERCONTROLLERPRESENT => FALSE,
      SLOTCAPABILITYMSLSENSORPRESENT => FALSE,
      SLOTCAPABILITYATTINDICATORPRESENT => FALSE,
      SLOTCAPABILITYPOWERINDICATORPRESENT => FALSE,
      SLOTCAPABILITYHOTPLUGSURPRISE => FALSE,
      SLOTCAPABILITYHOTPLUGCAPABLE => FALSE,
      LINKCAPABILITYMAXLINKWIDTH => X"04",
      LINKCAPABILITYASPMSUPPORT => X"3",
      SLOTCAPABILITYSLOTPOWERLIMITVALUE => X"00",
      AERCAPABILITYECRCGENCAPABLE => FALSE,
      XPBASEPTR => X"60"
    )
    port map (
      PIPERXELECIDLEL0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0),
      PIPEPHYSTATUSL0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(0),
      PIPERXDATAKL0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(0),
      PIPERXVALIDL0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(0),
      PIPERXCHANISALIGNEDL0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(0),
      PIPETXDATAKL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0,
      PIPETXELECIDLEL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0,
      PIPETXDETECTRXLOOPBACKL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0,
      PIPETXCOMPLIANCEL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0,
      PIPERXPOLARITYL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0,
      PIPEDESKEWLANESL0 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL0_UNCONNECTED,
      PIPERESETL0 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      PIPERXELECIDLEL1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(1),
      PIPEPHYSTATUSL1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(1),
      PIPERXDATAKL1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(1),
      PIPERXVALIDL1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(1),
      PIPERXCHANISALIGNEDL1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(1),
      PIPETXDATAKL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1,
      PIPETXELECIDLEL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1,
      PIPETXDETECTRXLOOPBACKL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1,
      PIPETXCOMPLIANCEL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1,
      PIPERXPOLARITYL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1,
      PIPEDESKEWLANESL1 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL1_UNCONNECTED,
      PIPERESETL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1,
      PIPERXELECIDLEL2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(2),
      PIPEPHYSTATUSL2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(2),
      PIPERXDATAKL2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(2),
      PIPERXVALIDL2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(2),
      PIPERXCHANISALIGNEDL2 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(2),
      PIPETXDATAKL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2,
      PIPETXELECIDLEL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2,
      PIPETXDETECTRXLOOPBACKL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2,
      PIPETXCOMPLIANCEL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2,
      PIPERXPOLARITYL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2,
      PIPEDESKEWLANESL2 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL2_UNCONNECTED,
      PIPERESETL2 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2,
      PIPERXELECIDLEL3 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(3),
      PIPEPHYSTATUSL3 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(3),
      PIPERXDATAKL3 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(3),
      PIPERXVALIDL3 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(3),
      PIPERXCHANISALIGNEDL3 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(3),
      PIPETXDATAKL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3,
      PIPETXELECIDLEL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3,
      PIPETXDETECTRXLOOPBACKL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3,
      PIPETXCOMPLIANCEL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3,
      PIPERXPOLARITYL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3,
      PIPEDESKEWLANESL3 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL3_UNCONNECTED,
      PIPERESETL3 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3,
      PIPERXELECIDLEL4 => BU2_N1,
      PIPEPHYSTATUSL4 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAKL4 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXVALIDL4 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXCHANISALIGNEDL4 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAKL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL4_UNCONNECTED,
      PIPETXELECIDLEL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL4_UNCONNECTED,
      PIPETXDETECTRXLOOPBACKL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL4_UNCONNECTED,
      PIPETXCOMPLIANCEL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL4_UNCONNECTED,
      PIPERXPOLARITYL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL4_UNCONNECTED,
      PIPEDESKEWLANESL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL4_UNCONNECTED,
      PIPERESETL4 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL4_UNCONNECTED,
      PIPERXELECIDLEL5 => BU2_N1,
      PIPEPHYSTATUSL5 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAKL5 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXVALIDL5 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXCHANISALIGNEDL5 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAKL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL5_UNCONNECTED,
      PIPETXELECIDLEL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL5_UNCONNECTED,
      PIPETXDETECTRXLOOPBACKL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL5_UNCONNECTED,
      PIPETXCOMPLIANCEL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL5_UNCONNECTED,
      PIPERXPOLARITYL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL5_UNCONNECTED,
      PIPEDESKEWLANESL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL5_UNCONNECTED,
      PIPERESETL5 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL5_UNCONNECTED,
      PIPERXELECIDLEL6 => BU2_N1,
      PIPEPHYSTATUSL6 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAKL6 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXVALIDL6 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXCHANISALIGNEDL6 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAKL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL6_UNCONNECTED,
      PIPETXELECIDLEL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL6_UNCONNECTED,
      PIPETXDETECTRXLOOPBACKL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL6_UNCONNECTED,
      PIPETXCOMPLIANCEL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL6_UNCONNECTED,
      PIPERXPOLARITYL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL6_UNCONNECTED,
      PIPEDESKEWLANESL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL6_UNCONNECTED,
      PIPERESETL6 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL6_UNCONNECTED,
      PIPERXELECIDLEL7 => BU2_N1,
      PIPEPHYSTATUSL7 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAKL7 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXVALIDL7 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXCHANISALIGNEDL7 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAKL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAKL7_UNCONNECTED,
      PIPETXELECIDLEL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXELECIDLEL7_UNCONNECTED,
      PIPETXDETECTRXLOOPBACKL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDETECTRXLOOPBACKL7_UNCONNECTED,
      PIPETXCOMPLIANCEL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXCOMPLIANCEL7_UNCONNECTED,
      PIPERXPOLARITYL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERXPOLARITYL7_UNCONNECTED,
      PIPEDESKEWLANESL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEDESKEWLANESL7_UNCONNECTED,
      PIPERESETL7 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPERESETL7_UNCONNECTED,
      MIMRXBWEN => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      MIMRXBREN => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren,
      CRMCORECLKRXO => BU2_U0_pcie_ep0_core_clk,
      CRMUSERCLKRXO => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      MIMTXBWEN => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      MIMTXBREN => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren,
      CRMCORECLKTXO => BU2_U0_pcie_ep0_core_clk,
      CRMUSERCLKTXO => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      MIMDLLBWEN => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      MIMDLLBREN => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren,
      CRMCORECLKDLO => BU2_U0_pcie_ep0_core_clk,
      CRMCORECLK => BU2_U0_pcie_ep0_core_clk,
      CRMUSERCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CRMURSTN => BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n,
      CRMNVRSTN => BU2_N1,
      CRMMGMTRSTN => BU2_U0_pcie_ep0_pcie_blk_rb_crm_mgmt_rst_n,
      CRMUSERCFGRSTN => BU2_U0_pcie_ep0_pcie_blk_rb_crm_user_cfg_rst_n,
      CRMMACRSTN => BU2_N1,
      CRMLINKRSTN => BU2_U0_pcie_ep0_pcie_blk_rb_crm_link_rst_n,
      CRMTXHOTRESETN => BU2_N1,
      CRMRXHOTRESETN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_CRMRXHOTRESETN_UNCONNECTED,
      CRMDOHOTRESETN => BU2_U0_pcie_ep0_pcie_blk_crm_do_hot_reset_n,
      CRMCFGBRIDGEHOTRESET => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CRMPWRSOFTRESETN => BU2_U0_pcie_ep0_pcie_blk_crm_pwr_soft_reset_n,
      LLKTXSRCRDYN => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      LLKTXDSTRDYN => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      LLKTXSRCDSCN => BU2_U0_pcie_ep0_llk_tx_src_dsc_n,
      LLKTXCOMPLETEN => BU2_N1,
      LLKTXSOFN => BU2_U0_pcie_ep0_llk_tx_sof_n,
      LLKTXEOFN => BU2_U0_pcie_ep0_llk_tx_eof_n,
      LLKTXSOPN => BU2_N1,
      LLKTXEOPN => BU2_N1,
      LLKTXCONFIGREADYN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKTXCONFIGREADYN_UNCONNECTED,
      LLKTXCREATEECRCN => BU2_N1,
      LLKTX4DWHEADERN => BU2_N1,
      LLKRXSRCRDYN => BU2_U0_pcie_ep0_llk_rx_src_rdy_n,
      LLKRXDSTREQN => BU2_U0_pcie_ep0_llk_rx_dst_req_n,
      LLKRXSRCLASTREQN => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      LLKRXSRCDSCN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSRCDSCN_UNCONNECTED,
      LLKRXSOFN => BU2_U0_pcie_ep0_llk_rx_sof_n,
      LLKRXEOFN => BU2_U0_pcie_ep0_llk_rx_eof_n,
      LLKRXSOPN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXSOPN_UNCONNECTED,
      LLKRXEOPN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXEOPN_UNCONNECTED,
      LLKRXCHCONFIGAVAILABLEN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGAVAILABLEN_UNCONNECTED,
      LLKRXCHCONFIGPARTIALN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCONFIGPARTIALN_UNCONNECTED,
      LLKRX4DWHEADERN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRX4DWHEADERN_UNCONNECTED,
      LLKRXECRCBADN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXECRCBADN_UNCONNECTED,
      LLKRXDSTCONTREQN => BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n,
      MGMTWREN => BU2_U0_pcie_ep0_mgmt_wren,
      MGMTRDEN => BU2_U0_pcie_ep0_mgmt_rden,
      MAINPOWER => BU2_N1,
      AUXPOWER => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TLLINKRETRAIN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXDLLTLPECRCOK => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPECRCOK_UNCONNECTED,
      DLLTXPMDLLPOUTSTANDING => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_DLLTXPMDLLPOUTSTANDING_UNCONNECTED,
      CROSSLINKSEED => BU2_N1,
      COMPLIANCEAVOID => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0VC0PREVIEWEXPAND => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FIRSTCFGWRITEOCCURRED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FIRSTCFGWRITEOCCURRED_UNCONNECTED,
      L0CFGLOOPBACKMASTER => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGLOOPBACKACK => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CFGLOOPBACKACK_UNCONNECTED,
      L0MACUPSTREAMDOWNSTREAM => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACUPSTREAMDOWNSTREAM_UNCONNECTED,
      L0MACLINKUP => BU2_U0_pcie_ep0_fe_l0_mac_link_up,
      L0MACLINKTRAINING => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACLINKTRAINING_UNCONNECTED,
      L0DLLHOLDLINKUP => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGASSPANTREEOWNEDSTATE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGDISABLESCRAMBLE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGEXTENDEDSYNC => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGLINKDISABLE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0DLLASTXSTATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASTXSTATE_UNCONNECTED,
      L0ASAUTONOMOUSINITCOMPLETED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ASAUTONOMOUSINITCOMPLETED_UNCONNECTED,
      L0SENDUNLOCKMESSAGE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0UNLOCKRECEIVED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UNLOCKRECEIVED_UNCONNECTED,
      L0ALLDOWNRXPORTSINL0S => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0UPSTREAMRXPORTINL0S => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TRANSACTIONSPENDING => BU2_U0_pcie_ep0_fe_l0_transactions_pending,
      L0ALLDOWNPORTSINL1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CORRERRMSGRCVD => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0CORRERRMSGRCVD_UNCONNECTED,
      L0FATALERRMSGRCVD => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FATALERRMSGRCVD_UNCONNECTED,
      L0NONFATALERRMSGRCVD => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0NONFATALERRMSGRCVD_UNCONNECTED,
      L0FWDCORRERRIN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDFATALERRIN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDNONFATALERRIN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDCORRERROUT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDCORRERROUT_UNCONNECTED,
      L0FWDFATALERROUT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDFATALERROUT_UNCONNECTED,
      L0FWDNONFATALERROUT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0FWDNONFATALERROUT_UNCONNECTED,
      L0SETCOMPLETERABORTERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETDETECTEDCORRERROR => BU2_U0_pcie_ep0_fe_l0_set_detected_corr_error,
      L0SETDETECTEDFATALERROR => BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error,
      L0SETDETECTEDNONFATALERROR => BU2_U0_pcie_ep0_fe_l0_set_detected_nonfatal_error,
      L0SETLINKDETECTEDPARITYERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETLINKMASTERDATAPARITY => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETLINKRECEIVEDMASTERABORT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETLINKRECEIVEDTARGETABORT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETLINKSYSTEMERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETLINKSIGNALLEDTARGETABORT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETUSERDETECTEDPARITYERROR => BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error,
      L0SETUSERMASTERDATAPARITY => BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity,
      L0SETUSERRECEIVEDMASTERABORT => BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort,
      L0SETUSERRECEIVEDTARGETABORT => BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort,
      L0SETUSERSYSTEMERROR => BU2_U0_pcie_ep0_fe_l0_set_user_system_error,
      L0SETUSERSIGNALLEDTARGETABORT => BU2_U0_pcie_ep0_fe_l0_set_user_signalled_target_abort,
      L0SETCOMPLETIONTIMEOUTUNCORRERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETCOMPLETIONTIMEOUTCORRERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETUNEXPECTEDCOMPLETIONUNCORRERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETUNEXPECTEDCOMPLETIONCORRERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETUNSUPPORTEDREQUESTNONPOSTEDERROR => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0SETUNSUPPORTEDREQUESTOTHERERROR => BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error,
      L0LEGACYINTFUNCT0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      L0FWDASSERTINTALEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDASSERTINTBLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDASSERTINTCLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDASSERTINTDLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDDEASSERTINTALEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDDEASSERTINTBLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDDEASSERTINTCLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0FWDDEASSERTINTDLEGACYINT => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RECEIVEDASSERTINTALEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTALEGACYINT_UNCONNECTED,
      L0RECEIVEDASSERTINTBLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTBLEGACYINT_UNCONNECTED,
      L0RECEIVEDASSERTINTCLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTCLEGACYINT_UNCONNECTED,
      L0RECEIVEDASSERTINTDLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDASSERTINTDLEGACYINT_UNCONNECTED,
      L0RECEIVEDDEASSERTINTALEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTALEGACYINT_UNCONNECTED,
      L0RECEIVEDDEASSERTINTBLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTBLEGACYINT_UNCONNECTED,
      L0RECEIVEDDEASSERTINTCLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTCLEGACYINT_UNCONNECTED,
      L0RECEIVEDDEASSERTINTDLEGACYINT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RECEIVEDDEASSERTINTDLEGACYINT_UNCONNECTED,
      L0MSIENABLE0 => BU2_U0_pcie_ep0_fe_l0_msi_enable0,
      L0STATSDLLPRECEIVED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPRECEIVED_UNCONNECTED,
      L0STATSDLLPTRANSMITTED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSDLLPTRANSMITTED_UNCONNECTED,
      L0STATSOSRECEIVED => BU2_U0_pcie_ep0_pcie_blk_l0_stats_os_received,
      L0STATSOSTRANSMITTED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSOSTRANSMITTED_UNCONNECTED,
      L0STATSTLPRECEIVED => BU2_U0_pcie_ep0_fe_l0_stats_tlp_received,
      L0STATSTLPTRANSMITTED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSTLPTRANSMITTED_UNCONNECTED,
      L0STATSCFGRECEIVED => BU2_U0_pcie_ep0_fe_l0_stats_cfg_received,
      L0STATSCFGTRANSMITTED => BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted,
      L0STATSCFGOTHERRECEIVED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERRECEIVED_UNCONNECTED,
      L0STATSCFGOTHERTRANSMITTED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0STATSCFGOTHERTRANSMITTED_UNCONNECTED,
      IOSPACEENABLE => BU2_U0_pcie_ep0_fe_io_space_enable,
      MEMSPACEENABLE => BU2_U0_pcie_ep0_fe_mem_space_enable,
      L0ELECTROMECHANICALINTERLOCKENGAGED => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0MRLSENSORCLOSEDN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0POWERFAULTDETECTED => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PRESENCEDETECTSLOTEMPTYN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ATTENTIONBUTTONPRESSED => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0POWERCONTROLLERCONTROL => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERCONTROLLERCONTROL_UNCONNECTED,
      L0TOGGLEELECTROMECHANICALINTERLOCK => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TOGGLEELECTROMECHANICALINTERLOCK_UNCONNECTED,
      L0TXBEACON => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0WAKEN => BU2_N1,
      L0RXBEACON => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXBEACON_UNCONNECTED,
      L0PMEREQIN => BU2_U0_pcie_ep0_fe_l0_pme_req_in,
      L0PMEACK => BU2_U0_pcie_ep0_fe_l0_pme_ack,
      L0PMEREQOUT => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEREQOUT_UNCONNECTED,
      L0PMEEN => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PMEEN_UNCONNECTED,
      L0PWRINHIBITTRANSFERS => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRINHIBITTRANSFERS_UNCONNECTED,
      L0PWRL1STATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL1STATE_UNCONNECTED,
      L0PWRL23READYDEVICE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYDEVICE_UNCONNECTED,
      L0PWRL23READYSTATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRL23READYSTATE_UNCONNECTED,
      L0PWRTXL0SSTATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRTXL0SSTATE_UNCONNECTED,
      L0ROOTTURNOFFREQ => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PWRTURNOFFREQ => BU2_U0_pcie_ep0_fe_l0_pwr_turn_off_req,
      L0RXDLLPM => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPM_UNCONNECTED,
      L0TXCFGPM => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXDLLPMUPDATED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLPMUPDATED_UNCONNECTED,
      L0PWRNEWSTATEREQ => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGL0SENTRYSUP => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGL0SENTRYENABLE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0MACNEWSTATEACK => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACNEWSTATEACK_UNCONNECTED,
      L0MACRXL0SSTATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACRXL0SSTATE_UNCONNECTED,
      L0MACENTEREDL0 => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MACENTEREDL0_UNCONNECTED,
      L0DLLRXACKOUTSTANDING => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLRXACKOUTSTANDING_UNCONNECTED,
      L0DLLTXOUTSTANDING => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXOUTSTANDING_UNCONNECTED,
      L0DLLTXNONFCOUTSTANDING => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLTXNONFCOUTSTANDING_UNCONNECTED,
      L0TXTLTLPEDB => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPREQ => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPREQEND => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPWIDTH => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TLASFCCREDSTARVATION => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCUPDATE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXDLLSBFCUPDATED => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLSBFCUPDATED_UNCONNECTED,
      L0RXDLLSBFCUPDATE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCUPDATE_UNCONNECTED,
      BUSMASTERENABLE => BU2_U0_pcie_ep0_fe_bus_master_enable,
      PARITYERRORRESPONSE => BU2_U0_pcie_ep0_fe_parity_error_response,
      SERRENABLE => BU2_U0_pcie_ep0_fe_serr_enable,
      INTERRUPTDISABLE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_INTERRUPTDISABLE_UNCONNECTED,
      URREPORTINGENABLE => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_URREPORTINGENABLE_UNCONNECTED,
      PIPERXSTATUSL0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(2),
      PIPERXSTATUSL0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(1),
      PIPERXSTATUSL0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(0),
      PIPERXDATAL0(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(7),
      PIPERXDATAL0(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(6),
      PIPERXDATAL0(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(5),
      PIPERXDATAL0(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(4),
      PIPERXDATAL0(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(3),
      PIPERXDATAL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l0_out(2),
      PIPERXDATAL0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(1),
      PIPERXDATAL0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(0),
      PIPETXDATAL0(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(7),
      PIPETXDATAL0(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(6),
      PIPETXDATAL0(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(5),
      PIPETXDATAL0(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(4),
      PIPETXDATAL0(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(3),
      PIPETXDATAL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(2),
      PIPETXDATAL0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(1),
      PIPETXDATAL0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(0),
      PIPEPOWERDOWNL0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0(1),
      PIPEPOWERDOWNL0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0(0),
      PIPERXSTATUSL1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(5),
      PIPERXSTATUSL1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(4),
      PIPERXSTATUSL1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(3),
      PIPERXDATAL1(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(7),
      PIPERXDATAL1(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(6),
      PIPERXDATAL1(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(5),
      PIPERXDATAL1(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(4),
      PIPERXDATAL1(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(3),
      PIPERXDATAL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l1_out(2),
      PIPERXDATAL1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(9),
      PIPERXDATAL1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(8),
      PIPETXDATAL1(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(7),
      PIPETXDATAL1(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(6),
      PIPETXDATAL1(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(5),
      PIPETXDATAL1(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(4),
      PIPETXDATAL1(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(3),
      PIPETXDATAL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(2),
      PIPETXDATAL1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(1),
      PIPETXDATAL1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(0),
      PIPEPOWERDOWNL1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1(1),
      PIPEPOWERDOWNL1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1(0),
      PIPERXSTATUSL2(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(8),
      PIPERXSTATUSL2(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(7),
      PIPERXSTATUSL2(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(6),
      PIPERXDATAL2(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(7),
      PIPERXDATAL2(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(6),
      PIPERXDATAL2(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(5),
      PIPERXDATAL2(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(4),
      PIPERXDATAL2(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(3),
      PIPERXDATAL2(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l2_out(2),
      PIPERXDATAL2(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(17),
      PIPERXDATAL2(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(16),
      PIPETXDATAL2(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(7),
      PIPETXDATAL2(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(6),
      PIPETXDATAL2(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(5),
      PIPETXDATAL2(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(4),
      PIPETXDATAL2(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(3),
      PIPETXDATAL2(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(2),
      PIPETXDATAL2(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(1),
      PIPETXDATAL2(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(0),
      PIPEPOWERDOWNL2(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2(1),
      PIPEPOWERDOWNL2(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2(0),
      PIPERXSTATUSL3(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(11),
      PIPERXSTATUSL3(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(10),
      PIPERXSTATUSL3(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(9),
      PIPERXDATAL3(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(7),
      PIPERXDATAL3(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(6),
      PIPERXDATAL3(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(5),
      PIPERXDATAL3(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(4),
      PIPERXDATAL3(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(3),
      PIPERXDATAL3(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l3_out(2),
      PIPERXDATAL3(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(25),
      PIPERXDATAL3(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(24),
      PIPETXDATAL3(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(7),
      PIPETXDATAL3(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(6),
      PIPETXDATAL3(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(5),
      PIPETXDATAL3(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(4),
      PIPETXDATAL3(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(3),
      PIPETXDATAL3(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(2),
      PIPETXDATAL3(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(1),
      PIPETXDATAL3(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(0),
      PIPEPOWERDOWNL3(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3(1),
      PIPEPOWERDOWNL3(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3(0),
      PIPERXSTATUSL4(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL4(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL4(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL4(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAL4(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_7_UNCONNECTED,
      PIPETXDATAL4(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_6_UNCONNECTED,
      PIPETXDATAL4(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_5_UNCONNECTED,
      PIPETXDATAL4(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_4_UNCONNECTED,
      PIPETXDATAL4(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_3_UNCONNECTED,
      PIPETXDATAL4(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_2_UNCONNECTED,
      PIPETXDATAL4(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_1_UNCONNECTED,
      PIPETXDATAL4(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL4_0_UNCONNECTED,
      PIPEPOWERDOWNL4(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL4_1_UNCONNECTED,
      PIPEPOWERDOWNL4(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL4_0_UNCONNECTED,
      PIPERXSTATUSL5(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL5(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL5(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL5(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAL5(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_7_UNCONNECTED,
      PIPETXDATAL5(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_6_UNCONNECTED,
      PIPETXDATAL5(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_5_UNCONNECTED,
      PIPETXDATAL5(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_4_UNCONNECTED,
      PIPETXDATAL5(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_3_UNCONNECTED,
      PIPETXDATAL5(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_2_UNCONNECTED,
      PIPETXDATAL5(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_1_UNCONNECTED,
      PIPETXDATAL5(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL5_0_UNCONNECTED,
      PIPEPOWERDOWNL5(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL5_1_UNCONNECTED,
      PIPEPOWERDOWNL5(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL5_0_UNCONNECTED,
      PIPERXSTATUSL6(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL6(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL6(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL6(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAL6(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_7_UNCONNECTED,
      PIPETXDATAL6(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_6_UNCONNECTED,
      PIPETXDATAL6(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_5_UNCONNECTED,
      PIPETXDATAL6(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_4_UNCONNECTED,
      PIPETXDATAL6(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_3_UNCONNECTED,
      PIPETXDATAL6(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_2_UNCONNECTED,
      PIPETXDATAL6(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_1_UNCONNECTED,
      PIPETXDATAL6(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL6_0_UNCONNECTED,
      PIPEPOWERDOWNL6(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL6_1_UNCONNECTED,
      PIPEPOWERDOWNL6(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL6_0_UNCONNECTED,
      PIPERXSTATUSL7(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL7(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXSTATUSL7(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPERXDATAL7(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PIPETXDATAL7(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_7_UNCONNECTED,
      PIPETXDATAL7(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_6_UNCONNECTED,
      PIPETXDATAL7(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_5_UNCONNECTED,
      PIPETXDATAL7(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_4_UNCONNECTED,
      PIPETXDATAL7(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_3_UNCONNECTED,
      PIPETXDATAL7(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_2_UNCONNECTED,
      PIPETXDATAL7(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_1_UNCONNECTED,
      PIPETXDATAL7(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPETXDATAL7_0_UNCONNECTED,
      PIPEPOWERDOWNL7(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL7_1_UNCONNECTED,
      PIPEPOWERDOWNL7(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_PIPEPOWERDOWNL7_0_UNCONNECTED,
      MIMRXBWDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(63),
      MIMRXBWDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(62),
      MIMRXBWDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(61),
      MIMRXBWDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(60),
      MIMRXBWDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(59),
      MIMRXBWDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(58),
      MIMRXBWDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(57),
      MIMRXBWDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(56),
      MIMRXBWDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(55),
      MIMRXBWDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(54),
      MIMRXBWDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(53),
      MIMRXBWDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(52),
      MIMRXBWDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(51),
      MIMRXBWDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(50),
      MIMRXBWDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(49),
      MIMRXBWDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(48),
      MIMRXBWDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(47),
      MIMRXBWDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(46),
      MIMRXBWDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(45),
      MIMRXBWDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(44),
      MIMRXBWDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(43),
      MIMRXBWDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(42),
      MIMRXBWDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(41),
      MIMRXBWDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(40),
      MIMRXBWDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(39),
      MIMRXBWDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(38),
      MIMRXBWDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(37),
      MIMRXBWDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(36),
      MIMRXBWDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(35),
      MIMRXBWDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(34),
      MIMRXBWDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(33),
      MIMRXBWDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(32),
      MIMRXBWDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(31),
      MIMRXBWDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(30),
      MIMRXBWDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(29),
      MIMRXBWDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(28),
      MIMRXBWDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(27),
      MIMRXBWDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(26),
      MIMRXBWDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(25),
      MIMRXBWDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(24),
      MIMRXBWDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(23),
      MIMRXBWDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(22),
      MIMRXBWDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(21),
      MIMRXBWDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(20),
      MIMRXBWDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(19),
      MIMRXBWDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(18),
      MIMRXBWDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(17),
      MIMRXBWDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(16),
      MIMRXBWDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(15),
      MIMRXBWDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(14),
      MIMRXBWDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(13),
      MIMRXBWDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(12),
      MIMRXBWDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(11),
      MIMRXBWDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(10),
      MIMRXBWDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(9),
      MIMRXBWDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(8),
      MIMRXBWDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(7),
      MIMRXBWDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(6),
      MIMRXBWDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(5),
      MIMRXBWDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(4),
      MIMRXBWDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(3),
      MIMRXBWDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(2),
      MIMRXBWDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(1),
      MIMRXBWDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(0),
      MIMRXBWADD(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_12_UNCONNECTED,
      MIMRXBWADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_11_UNCONNECTED,
      MIMRXBWADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBWADD_10_UNCONNECTED,
      MIMRXBWADD(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(9),
      MIMRXBWADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(8),
      MIMRXBWADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(7),
      MIMRXBWADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(6),
      MIMRXBWADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(5),
      MIMRXBWADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(4),
      MIMRXBWADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(3),
      MIMRXBWADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(2),
      MIMRXBWADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(1),
      MIMRXBWADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(0),
      MIMRXBRADD(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_12_UNCONNECTED,
      MIMRXBRADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_11_UNCONNECTED,
      MIMRXBRADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMRXBRADD_10_UNCONNECTED,
      MIMRXBRADD(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(9),
      MIMRXBRADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(8),
      MIMRXBRADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(7),
      MIMRXBRADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(6),
      MIMRXBRADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(5),
      MIMRXBRADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(4),
      MIMRXBRADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(3),
      MIMRXBRADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(2),
      MIMRXBRADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(1),
      MIMRXBRADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(0),
      MIMRXBRDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(63),
      MIMRXBRDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(62),
      MIMRXBRDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(61),
      MIMRXBRDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(60),
      MIMRXBRDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(59),
      MIMRXBRDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(58),
      MIMRXBRDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(57),
      MIMRXBRDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(56),
      MIMRXBRDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(55),
      MIMRXBRDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(54),
      MIMRXBRDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(53),
      MIMRXBRDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(52),
      MIMRXBRDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(51),
      MIMRXBRDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(50),
      MIMRXBRDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(49),
      MIMRXBRDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(48),
      MIMRXBRDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(47),
      MIMRXBRDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(46),
      MIMRXBRDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(45),
      MIMRXBRDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(44),
      MIMRXBRDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(43),
      MIMRXBRDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(42),
      MIMRXBRDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(41),
      MIMRXBRDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(40),
      MIMRXBRDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(39),
      MIMRXBRDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(38),
      MIMRXBRDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(37),
      MIMRXBRDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(36),
      MIMRXBRDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(35),
      MIMRXBRDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(34),
      MIMRXBRDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(33),
      MIMRXBRDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(32),
      MIMRXBRDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(31),
      MIMRXBRDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(30),
      MIMRXBRDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(29),
      MIMRXBRDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(28),
      MIMRXBRDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(27),
      MIMRXBRDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(26),
      MIMRXBRDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(25),
      MIMRXBRDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(24),
      MIMRXBRDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(23),
      MIMRXBRDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(22),
      MIMRXBRDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(21),
      MIMRXBRDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(20),
      MIMRXBRDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(19),
      MIMRXBRDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(18),
      MIMRXBRDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(17),
      MIMRXBRDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(16),
      MIMRXBRDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(15),
      MIMRXBRDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(14),
      MIMRXBRDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(13),
      MIMRXBRDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(12),
      MIMRXBRDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(11),
      MIMRXBRDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(10),
      MIMRXBRDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(9),
      MIMRXBRDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(8),
      MIMRXBRDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(7),
      MIMRXBRDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(6),
      MIMRXBRDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(5),
      MIMRXBRDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(4),
      MIMRXBRDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(3),
      MIMRXBRDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(2),
      MIMRXBRDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(1),
      MIMRXBRDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(0),
      MIMTXBWDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(63),
      MIMTXBWDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(62),
      MIMTXBWDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(61),
      MIMTXBWDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(60),
      MIMTXBWDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(59),
      MIMTXBWDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(58),
      MIMTXBWDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(57),
      MIMTXBWDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(56),
      MIMTXBWDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(55),
      MIMTXBWDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(54),
      MIMTXBWDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(53),
      MIMTXBWDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(52),
      MIMTXBWDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(51),
      MIMTXBWDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(50),
      MIMTXBWDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(49),
      MIMTXBWDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(48),
      MIMTXBWDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(47),
      MIMTXBWDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(46),
      MIMTXBWDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(45),
      MIMTXBWDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(44),
      MIMTXBWDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(43),
      MIMTXBWDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(42),
      MIMTXBWDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(41),
      MIMTXBWDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(40),
      MIMTXBWDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(39),
      MIMTXBWDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(38),
      MIMTXBWDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(37),
      MIMTXBWDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(36),
      MIMTXBWDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(35),
      MIMTXBWDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(34),
      MIMTXBWDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(33),
      MIMTXBWDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(32),
      MIMTXBWDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(31),
      MIMTXBWDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(30),
      MIMTXBWDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(29),
      MIMTXBWDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(28),
      MIMTXBWDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(27),
      MIMTXBWDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(26),
      MIMTXBWDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(25),
      MIMTXBWDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(24),
      MIMTXBWDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(23),
      MIMTXBWDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(22),
      MIMTXBWDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(21),
      MIMTXBWDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(20),
      MIMTXBWDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(19),
      MIMTXBWDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(18),
      MIMTXBWDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(17),
      MIMTXBWDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(16),
      MIMTXBWDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(15),
      MIMTXBWDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(14),
      MIMTXBWDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(13),
      MIMTXBWDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(12),
      MIMTXBWDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(11),
      MIMTXBWDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(10),
      MIMTXBWDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(9),
      MIMTXBWDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(8),
      MIMTXBWDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(7),
      MIMTXBWDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(6),
      MIMTXBWDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(5),
      MIMTXBWDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(4),
      MIMTXBWDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(3),
      MIMTXBWDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(2),
      MIMTXBWDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(1),
      MIMTXBWDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(0),
      MIMTXBWADD(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_12_UNCONNECTED,
      MIMTXBWADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_11_UNCONNECTED,
      MIMTXBWADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBWADD_10_UNCONNECTED,
      MIMTXBWADD(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(9),
      MIMTXBWADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(8),
      MIMTXBWADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(7),
      MIMTXBWADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(6),
      MIMTXBWADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(5),
      MIMTXBWADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(4),
      MIMTXBWADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(3),
      MIMTXBWADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(2),
      MIMTXBWADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(1),
      MIMTXBWADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(0),
      MIMTXBRADD(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_12_UNCONNECTED,
      MIMTXBRADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_11_UNCONNECTED,
      MIMTXBRADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMTXBRADD_10_UNCONNECTED,
      MIMTXBRADD(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(9),
      MIMTXBRADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(8),
      MIMTXBRADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(7),
      MIMTXBRADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(6),
      MIMTXBRADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(5),
      MIMTXBRADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(4),
      MIMTXBRADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(3),
      MIMTXBRADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(2),
      MIMTXBRADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(1),
      MIMTXBRADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(0),
      MIMTXBRDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(63),
      MIMTXBRDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(62),
      MIMTXBRDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(61),
      MIMTXBRDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(60),
      MIMTXBRDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(59),
      MIMTXBRDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(58),
      MIMTXBRDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(57),
      MIMTXBRDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(56),
      MIMTXBRDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(55),
      MIMTXBRDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(54),
      MIMTXBRDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(53),
      MIMTXBRDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(52),
      MIMTXBRDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(51),
      MIMTXBRDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(50),
      MIMTXBRDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(49),
      MIMTXBRDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(48),
      MIMTXBRDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(47),
      MIMTXBRDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(46),
      MIMTXBRDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(45),
      MIMTXBRDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(44),
      MIMTXBRDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(43),
      MIMTXBRDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(42),
      MIMTXBRDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(41),
      MIMTXBRDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(40),
      MIMTXBRDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(39),
      MIMTXBRDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(38),
      MIMTXBRDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(37),
      MIMTXBRDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(36),
      MIMTXBRDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(35),
      MIMTXBRDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(34),
      MIMTXBRDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(33),
      MIMTXBRDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(32),
      MIMTXBRDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(31),
      MIMTXBRDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(30),
      MIMTXBRDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(29),
      MIMTXBRDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(28),
      MIMTXBRDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(27),
      MIMTXBRDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(26),
      MIMTXBRDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(25),
      MIMTXBRDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(24),
      MIMTXBRDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(23),
      MIMTXBRDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(22),
      MIMTXBRDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(21),
      MIMTXBRDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(20),
      MIMTXBRDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(19),
      MIMTXBRDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(18),
      MIMTXBRDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(17),
      MIMTXBRDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(16),
      MIMTXBRDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(15),
      MIMTXBRDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(14),
      MIMTXBRDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(13),
      MIMTXBRDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(12),
      MIMTXBRDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(11),
      MIMTXBRDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(10),
      MIMTXBRDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(9),
      MIMTXBRDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(8),
      MIMTXBRDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(7),
      MIMTXBRDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(6),
      MIMTXBRDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(5),
      MIMTXBRDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(4),
      MIMTXBRDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(3),
      MIMTXBRDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(2),
      MIMTXBRDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(1),
      MIMTXBRDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(0),
      MIMDLLBWDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(63),
      MIMDLLBWDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(62),
      MIMDLLBWDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(61),
      MIMDLLBWDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(60),
      MIMDLLBWDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(59),
      MIMDLLBWDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(58),
      MIMDLLBWDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(57),
      MIMDLLBWDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(56),
      MIMDLLBWDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(55),
      MIMDLLBWDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(54),
      MIMDLLBWDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(53),
      MIMDLLBWDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(52),
      MIMDLLBWDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(51),
      MIMDLLBWDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(50),
      MIMDLLBWDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(49),
      MIMDLLBWDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(48),
      MIMDLLBWDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(47),
      MIMDLLBWDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(46),
      MIMDLLBWDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(45),
      MIMDLLBWDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(44),
      MIMDLLBWDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(43),
      MIMDLLBWDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(42),
      MIMDLLBWDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(41),
      MIMDLLBWDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(40),
      MIMDLLBWDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(39),
      MIMDLLBWDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(38),
      MIMDLLBWDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(37),
      MIMDLLBWDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(36),
      MIMDLLBWDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(35),
      MIMDLLBWDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(34),
      MIMDLLBWDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(33),
      MIMDLLBWDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(32),
      MIMDLLBWDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(31),
      MIMDLLBWDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(30),
      MIMDLLBWDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(29),
      MIMDLLBWDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(28),
      MIMDLLBWDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(27),
      MIMDLLBWDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(26),
      MIMDLLBWDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(25),
      MIMDLLBWDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(24),
      MIMDLLBWDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(23),
      MIMDLLBWDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(22),
      MIMDLLBWDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(21),
      MIMDLLBWDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(20),
      MIMDLLBWDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(19),
      MIMDLLBWDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(18),
      MIMDLLBWDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(17),
      MIMDLLBWDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(16),
      MIMDLLBWDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(15),
      MIMDLLBWDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(14),
      MIMDLLBWDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(13),
      MIMDLLBWDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(12),
      MIMDLLBWDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(11),
      MIMDLLBWDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(10),
      MIMDLLBWDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(9),
      MIMDLLBWDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(8),
      MIMDLLBWDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(7),
      MIMDLLBWDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(6),
      MIMDLLBWDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(5),
      MIMDLLBWDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(4),
      MIMDLLBWDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(3),
      MIMDLLBWDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(2),
      MIMDLLBWDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(1),
      MIMDLLBWDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(0),
      MIMDLLBWADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_11_UNCONNECTED,
      MIMDLLBWADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_10_UNCONNECTED,
      MIMDLLBWADD(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBWADD_9_UNCONNECTED,
      MIMDLLBWADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(8),
      MIMDLLBWADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(7),
      MIMDLLBWADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(6),
      MIMDLLBWADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(5),
      MIMDLLBWADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(4),
      MIMDLLBWADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(3),
      MIMDLLBWADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(2),
      MIMDLLBWADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(1),
      MIMDLLBWADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(0),
      MIMDLLBRADD(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_11_UNCONNECTED,
      MIMDLLBRADD(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_10_UNCONNECTED,
      MIMDLLBRADD(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_MIMDLLBRADD_9_UNCONNECTED,
      MIMDLLBRADD(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(8),
      MIMDLLBRADD(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(7),
      MIMDLLBRADD(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(6),
      MIMDLLBRADD(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(5),
      MIMDLLBRADD(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(4),
      MIMDLLBRADD(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(3),
      MIMDLLBRADD(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(2),
      MIMDLLBRADD(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(1),
      MIMDLLBRADD(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(0),
      MIMDLLBRDATA(63) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(63),
      MIMDLLBRDATA(62) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(62),
      MIMDLLBRDATA(61) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(61),
      MIMDLLBRDATA(60) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(60),
      MIMDLLBRDATA(59) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(59),
      MIMDLLBRDATA(58) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(58),
      MIMDLLBRDATA(57) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(57),
      MIMDLLBRDATA(56) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(56),
      MIMDLLBRDATA(55) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(55),
      MIMDLLBRDATA(54) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(54),
      MIMDLLBRDATA(53) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(53),
      MIMDLLBRDATA(52) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(52),
      MIMDLLBRDATA(51) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(51),
      MIMDLLBRDATA(50) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(50),
      MIMDLLBRDATA(49) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(49),
      MIMDLLBRDATA(48) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(48),
      MIMDLLBRDATA(47) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(47),
      MIMDLLBRDATA(46) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(46),
      MIMDLLBRDATA(45) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(45),
      MIMDLLBRDATA(44) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(44),
      MIMDLLBRDATA(43) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(43),
      MIMDLLBRDATA(42) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(42),
      MIMDLLBRDATA(41) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(41),
      MIMDLLBRDATA(40) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(40),
      MIMDLLBRDATA(39) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(39),
      MIMDLLBRDATA(38) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(38),
      MIMDLLBRDATA(37) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(37),
      MIMDLLBRDATA(36) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(36),
      MIMDLLBRDATA(35) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(35),
      MIMDLLBRDATA(34) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(34),
      MIMDLLBRDATA(33) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(33),
      MIMDLLBRDATA(32) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(32),
      MIMDLLBRDATA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(31),
      MIMDLLBRDATA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(30),
      MIMDLLBRDATA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(29),
      MIMDLLBRDATA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(28),
      MIMDLLBRDATA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(27),
      MIMDLLBRDATA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(26),
      MIMDLLBRDATA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(25),
      MIMDLLBRDATA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(24),
      MIMDLLBRDATA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(23),
      MIMDLLBRDATA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(22),
      MIMDLLBRDATA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(21),
      MIMDLLBRDATA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(20),
      MIMDLLBRDATA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(19),
      MIMDLLBRDATA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(18),
      MIMDLLBRDATA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(17),
      MIMDLLBRDATA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(16),
      MIMDLLBRDATA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(15),
      MIMDLLBRDATA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(14),
      MIMDLLBRDATA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(13),
      MIMDLLBRDATA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(12),
      MIMDLLBRDATA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(11),
      MIMDLLBRDATA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(10),
      MIMDLLBRDATA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(9),
      MIMDLLBRDATA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(8),
      MIMDLLBRDATA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(7),
      MIMDLLBRDATA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(6),
      MIMDLLBRDATA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(5),
      MIMDLLBRDATA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(4),
      MIMDLLBRDATA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(3),
      MIMDLLBRDATA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(2),
      MIMDLLBRDATA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(1),
      MIMDLLBRDATA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(0),
      LLKTCSTATUS(7) => BU2_U0_pcie_ep0_llk_tc_status(7),
      LLKTCSTATUS(6) => BU2_U0_pcie_ep0_llk_tc_status(6),
      LLKTCSTATUS(5) => BU2_U0_pcie_ep0_llk_tc_status(5),
      LLKTCSTATUS(4) => BU2_U0_pcie_ep0_llk_tc_status(4),
      LLKTCSTATUS(3) => BU2_U0_pcie_ep0_llk_tc_status(3),
      LLKTCSTATUS(2) => BU2_U0_pcie_ep0_llk_tc_status(2),
      LLKTCSTATUS(1) => BU2_U0_pcie_ep0_llk_tc_status(1),
      LLKTCSTATUS(0) => BU2_U0_pcie_ep0_llk_tc_status(0),
      LLKTXDATA(63) => BU2_U0_pcie_ep0_llk_tx_data(63),
      LLKTXDATA(62) => BU2_U0_pcie_ep0_llk_tx_data(62),
      LLKTXDATA(61) => BU2_U0_pcie_ep0_llk_tx_data(61),
      LLKTXDATA(60) => BU2_U0_pcie_ep0_llk_tx_data(60),
      LLKTXDATA(59) => BU2_U0_pcie_ep0_llk_tx_data(59),
      LLKTXDATA(58) => BU2_U0_pcie_ep0_llk_tx_data(58),
      LLKTXDATA(57) => BU2_U0_pcie_ep0_llk_tx_data(57),
      LLKTXDATA(56) => BU2_U0_pcie_ep0_llk_tx_data(56),
      LLKTXDATA(55) => BU2_U0_pcie_ep0_llk_tx_data(55),
      LLKTXDATA(54) => BU2_U0_pcie_ep0_llk_tx_data(54),
      LLKTXDATA(53) => BU2_U0_pcie_ep0_llk_tx_data(53),
      LLKTXDATA(52) => BU2_U0_pcie_ep0_llk_tx_data(52),
      LLKTXDATA(51) => BU2_U0_pcie_ep0_llk_tx_data(51),
      LLKTXDATA(50) => BU2_U0_pcie_ep0_llk_tx_data(50),
      LLKTXDATA(49) => BU2_U0_pcie_ep0_llk_tx_data(49),
      LLKTXDATA(48) => BU2_U0_pcie_ep0_llk_tx_data(48),
      LLKTXDATA(47) => BU2_U0_pcie_ep0_llk_tx_data(47),
      LLKTXDATA(46) => BU2_U0_pcie_ep0_llk_tx_data(46),
      LLKTXDATA(45) => BU2_U0_pcie_ep0_llk_tx_data(45),
      LLKTXDATA(44) => BU2_U0_pcie_ep0_llk_tx_data(44),
      LLKTXDATA(43) => BU2_U0_pcie_ep0_llk_tx_data(43),
      LLKTXDATA(42) => BU2_U0_pcie_ep0_llk_tx_data(42),
      LLKTXDATA(41) => BU2_U0_pcie_ep0_llk_tx_data(41),
      LLKTXDATA(40) => BU2_U0_pcie_ep0_llk_tx_data(40),
      LLKTXDATA(39) => BU2_U0_pcie_ep0_llk_tx_data(39),
      LLKTXDATA(38) => BU2_U0_pcie_ep0_llk_tx_data(38),
      LLKTXDATA(37) => BU2_U0_pcie_ep0_llk_tx_data(37),
      LLKTXDATA(36) => BU2_U0_pcie_ep0_llk_tx_data(36),
      LLKTXDATA(35) => BU2_U0_pcie_ep0_llk_tx_data(35),
      LLKTXDATA(34) => BU2_U0_pcie_ep0_llk_tx_data(34),
      LLKTXDATA(33) => BU2_U0_pcie_ep0_llk_tx_data(33),
      LLKTXDATA(32) => BU2_U0_pcie_ep0_llk_tx_data(32),
      LLKTXDATA(31) => BU2_U0_pcie_ep0_llk_tx_data(31),
      LLKTXDATA(30) => BU2_U0_pcie_ep0_llk_tx_data(30),
      LLKTXDATA(29) => BU2_U0_pcie_ep0_llk_tx_data(29),
      LLKTXDATA(28) => BU2_U0_pcie_ep0_llk_tx_data(28),
      LLKTXDATA(27) => BU2_U0_pcie_ep0_llk_tx_data(27),
      LLKTXDATA(26) => BU2_U0_pcie_ep0_llk_tx_data(26),
      LLKTXDATA(25) => BU2_U0_pcie_ep0_llk_tx_data(25),
      LLKTXDATA(24) => BU2_U0_pcie_ep0_llk_tx_data(24),
      LLKTXDATA(23) => BU2_U0_pcie_ep0_llk_tx_data(23),
      LLKTXDATA(22) => BU2_U0_pcie_ep0_llk_tx_data(22),
      LLKTXDATA(21) => BU2_U0_pcie_ep0_llk_tx_data(21),
      LLKTXDATA(20) => BU2_U0_pcie_ep0_llk_tx_data(20),
      LLKTXDATA(19) => BU2_U0_pcie_ep0_llk_tx_data(19),
      LLKTXDATA(18) => BU2_U0_pcie_ep0_llk_tx_data(18),
      LLKTXDATA(17) => BU2_U0_pcie_ep0_llk_tx_data(17),
      LLKTXDATA(16) => BU2_U0_pcie_ep0_llk_tx_data(16),
      LLKTXDATA(15) => BU2_U0_pcie_ep0_llk_tx_data(15),
      LLKTXDATA(14) => BU2_U0_pcie_ep0_llk_tx_data(14),
      LLKTXDATA(13) => BU2_U0_pcie_ep0_llk_tx_data(13),
      LLKTXDATA(12) => BU2_U0_pcie_ep0_llk_tx_data(12),
      LLKTXDATA(11) => BU2_U0_pcie_ep0_llk_tx_data(11),
      LLKTXDATA(10) => BU2_U0_pcie_ep0_llk_tx_data(10),
      LLKTXDATA(9) => BU2_U0_pcie_ep0_llk_tx_data(9),
      LLKTXDATA(8) => BU2_U0_pcie_ep0_llk_tx_data(8),
      LLKTXDATA(7) => BU2_U0_pcie_ep0_llk_tx_data(7),
      LLKTXDATA(6) => BU2_U0_pcie_ep0_llk_tx_data(6),
      LLKTXDATA(5) => BU2_U0_pcie_ep0_llk_tx_data(5),
      LLKTXDATA(4) => BU2_U0_pcie_ep0_llk_tx_data(4),
      LLKTXDATA(3) => BU2_U0_pcie_ep0_llk_tx_data(3),
      LLKTXDATA(2) => BU2_U0_pcie_ep0_llk_tx_data(2),
      LLKTXDATA(1) => BU2_U0_pcie_ep0_llk_tx_data(1),
      LLKTXDATA(0) => BU2_U0_pcie_ep0_llk_tx_data(0),
      LLKTXCHANSPACE(9) => BU2_U0_pcie_ep0_llk_tx_chan_space(9),
      LLKTXCHANSPACE(8) => BU2_U0_pcie_ep0_llk_tx_chan_space(8),
      LLKTXCHANSPACE(7) => BU2_U0_pcie_ep0_llk_tx_chan_space(7),
      LLKTXCHANSPACE(6) => BU2_U0_pcie_ep0_llk_tx_chan_space(6),
      LLKTXCHANSPACE(5) => BU2_U0_pcie_ep0_llk_tx_chan_space(5),
      LLKTXCHANSPACE(4) => BU2_U0_pcie_ep0_llk_tx_chan_space(4),
      LLKTXCHANSPACE(3) => BU2_U0_pcie_ep0_llk_tx_chan_space(3),
      LLKTXCHANSPACE(2) => BU2_U0_pcie_ep0_llk_tx_chan_space(2),
      LLKTXCHANSPACE(1) => BU2_U0_pcie_ep0_llk_tx_chan_space(1),
      LLKTXCHANSPACE(0) => BU2_U0_pcie_ep0_llk_tx_chan_space(0),
      LLKTXENABLEN(1) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      LLKTXENABLEN(0) => BU2_U0_pcie_ep0_llk_tx_enable_n(0),
      LLKTXCHTC(2) => BU2_U0_pcie_ep0_llk_tx_ch_tc(2),
      LLKTXCHTC(1) => BU2_U0_pcie_ep0_llk_tx_ch_tc(1),
      LLKTXCHTC(0) => BU2_U0_pcie_ep0_llk_tx_ch_tc(0),
      LLKTXCHFIFO(1) => BU2_U0_pcie_ep0_llk_tx_ch_fifo(1),
      LLKTXCHFIFO(0) => BU2_U0_pcie_ep0_llk_tx_ch_fifo(0),
      LLKTXCHPOSTEDREADYN(7) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(7),
      LLKTXCHPOSTEDREADYN(6) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(6),
      LLKTXCHPOSTEDREADYN(5) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(5),
      LLKTXCHPOSTEDREADYN(4) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(4),
      LLKTXCHPOSTEDREADYN(3) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(3),
      LLKTXCHPOSTEDREADYN(2) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(2),
      LLKTXCHPOSTEDREADYN(1) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(1),
      LLKTXCHPOSTEDREADYN(0) => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(0),
      LLKTXCHNONPOSTEDREADYN(7) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(7),
      LLKTXCHNONPOSTEDREADYN(6) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(6),
      LLKTXCHNONPOSTEDREADYN(5) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(5),
      LLKTXCHNONPOSTEDREADYN(4) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(4),
      LLKTXCHNONPOSTEDREADYN(3) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(3),
      LLKTXCHNONPOSTEDREADYN(2) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(2),
      LLKTXCHNONPOSTEDREADYN(1) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(1),
      LLKTXCHNONPOSTEDREADYN(0) => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(0),
      LLKTXCHCOMPLETIONREADYN(7) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(7),
      LLKTXCHCOMPLETIONREADYN(6) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(6),
      LLKTXCHCOMPLETIONREADYN(5) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(5),
      LLKTXCHCOMPLETIONREADYN(4) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(4),
      LLKTXCHCOMPLETIONREADYN(3) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(3),
      LLKTXCHCOMPLETIONREADYN(2) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(2),
      LLKTXCHCOMPLETIONREADYN(1) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(1),
      LLKTXCHCOMPLETIONREADYN(0) => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(0),
      LLKRXDATA(63) => BU2_U0_pcie_ep0_llk_rx_data(63),
      LLKRXDATA(62) => BU2_U0_pcie_ep0_llk_rx_data(62),
      LLKRXDATA(61) => BU2_U0_pcie_ep0_llk_rx_data(61),
      LLKRXDATA(60) => BU2_U0_pcie_ep0_llk_rx_data(60),
      LLKRXDATA(59) => BU2_U0_pcie_ep0_llk_rx_data(59),
      LLKRXDATA(58) => BU2_U0_pcie_ep0_llk_rx_data(58),
      LLKRXDATA(57) => BU2_U0_pcie_ep0_llk_rx_data(57),
      LLKRXDATA(56) => BU2_U0_pcie_ep0_llk_rx_data(56),
      LLKRXDATA(55) => BU2_U0_pcie_ep0_llk_rx_data(55),
      LLKRXDATA(54) => BU2_U0_pcie_ep0_llk_rx_data(54),
      LLKRXDATA(53) => BU2_U0_pcie_ep0_llk_rx_data(53),
      LLKRXDATA(52) => BU2_U0_pcie_ep0_llk_rx_data(52),
      LLKRXDATA(51) => BU2_U0_pcie_ep0_llk_rx_data(51),
      LLKRXDATA(50) => BU2_U0_pcie_ep0_llk_rx_data(50),
      LLKRXDATA(49) => BU2_U0_pcie_ep0_llk_rx_data(49),
      LLKRXDATA(48) => BU2_U0_pcie_ep0_llk_rx_data(48),
      LLKRXDATA(47) => BU2_U0_pcie_ep0_llk_rx_data(47),
      LLKRXDATA(46) => BU2_U0_pcie_ep0_llk_rx_data(46),
      LLKRXDATA(45) => BU2_U0_pcie_ep0_llk_rx_data(45),
      LLKRXDATA(44) => BU2_U0_pcie_ep0_llk_rx_data(44),
      LLKRXDATA(43) => BU2_U0_pcie_ep0_llk_rx_data(43),
      LLKRXDATA(42) => BU2_U0_pcie_ep0_llk_rx_data(42),
      LLKRXDATA(41) => BU2_U0_pcie_ep0_llk_rx_data(41),
      LLKRXDATA(40) => BU2_U0_pcie_ep0_llk_rx_data(40),
      LLKRXDATA(39) => BU2_U0_pcie_ep0_llk_rx_data(39),
      LLKRXDATA(38) => BU2_U0_pcie_ep0_llk_rx_data(38),
      LLKRXDATA(37) => BU2_U0_pcie_ep0_llk_rx_data(37),
      LLKRXDATA(36) => BU2_U0_pcie_ep0_llk_rx_data(36),
      LLKRXDATA(35) => BU2_U0_pcie_ep0_llk_rx_data(35),
      LLKRXDATA(34) => BU2_U0_pcie_ep0_llk_rx_data(34),
      LLKRXDATA(33) => BU2_U0_pcie_ep0_llk_rx_data(33),
      LLKRXDATA(32) => BU2_U0_pcie_ep0_llk_rx_data(32),
      LLKRXDATA(31) => BU2_U0_pcie_ep0_llk_rx_data(31),
      LLKRXDATA(30) => BU2_U0_pcie_ep0_llk_rx_data(30),
      LLKRXDATA(29) => BU2_U0_pcie_ep0_llk_rx_data(29),
      LLKRXDATA(28) => BU2_U0_pcie_ep0_llk_rx_data(28),
      LLKRXDATA(27) => BU2_U0_pcie_ep0_llk_rx_data(27),
      LLKRXDATA(26) => BU2_U0_pcie_ep0_llk_rx_data(26),
      LLKRXDATA(25) => BU2_U0_pcie_ep0_llk_rx_data(25),
      LLKRXDATA(24) => BU2_U0_pcie_ep0_llk_rx_data(24),
      LLKRXDATA(23) => BU2_U0_pcie_ep0_llk_rx_data(23),
      LLKRXDATA(22) => BU2_U0_pcie_ep0_llk_rx_data(22),
      LLKRXDATA(21) => BU2_U0_pcie_ep0_llk_rx_data(21),
      LLKRXDATA(20) => BU2_U0_pcie_ep0_llk_rx_data(20),
      LLKRXDATA(19) => BU2_U0_pcie_ep0_llk_rx_data(19),
      LLKRXDATA(18) => BU2_U0_pcie_ep0_llk_rx_data(18),
      LLKRXDATA(17) => BU2_U0_pcie_ep0_llk_rx_data(17),
      LLKRXDATA(16) => BU2_U0_pcie_ep0_llk_rx_data(16),
      LLKRXDATA(15) => BU2_U0_pcie_ep0_llk_rx_data(15),
      LLKRXDATA(14) => BU2_U0_pcie_ep0_llk_rx_data(14),
      LLKRXDATA(13) => BU2_U0_pcie_ep0_llk_rx_data(13),
      LLKRXDATA(12) => BU2_U0_pcie_ep0_llk_rx_data(12),
      LLKRXDATA(11) => BU2_U0_pcie_ep0_llk_rx_data(11),
      LLKRXDATA(10) => BU2_U0_pcie_ep0_llk_rx_data(10),
      LLKRXDATA(9) => BU2_U0_pcie_ep0_llk_rx_data(9),
      LLKRXDATA(8) => BU2_U0_pcie_ep0_llk_rx_data(8),
      LLKRXDATA(7) => BU2_U0_pcie_ep0_llk_rx_data(7),
      LLKRXDATA(6) => BU2_U0_pcie_ep0_llk_rx_data(6),
      LLKRXDATA(5) => BU2_U0_pcie_ep0_llk_rx_data(5),
      LLKRXDATA(4) => BU2_U0_pcie_ep0_llk_rx_data(4),
      LLKRXDATA(3) => BU2_U0_pcie_ep0_llk_rx_data(3),
      LLKRXDATA(2) => BU2_U0_pcie_ep0_llk_rx_data(2),
      LLKRXDATA(1) => BU2_U0_pcie_ep0_llk_rx_data(1),
      LLKRXDATA(0) => BU2_U0_pcie_ep0_llk_rx_data(0),
      LLKRXVALIDN(1) => BU2_U0_pcie_ep0_llk_rx_valid_n(1),
      LLKRXVALIDN(0) => BU2_U0_pcie_ep0_llk_rx_valid_n(0),
      LLKRXPREFERREDTYPE(15) => BU2_U0_pcie_ep0_llk_rx_preferred_type(15),
      LLKRXPREFERREDTYPE(14) => BU2_U0_pcie_ep0_llk_rx_preferred_type(14),
      LLKRXPREFERREDTYPE(13) => BU2_U0_pcie_ep0_llk_rx_preferred_type(13),
      LLKRXPREFERREDTYPE(12) => BU2_U0_pcie_ep0_llk_rx_preferred_type(12),
      LLKRXPREFERREDTYPE(11) => BU2_U0_pcie_ep0_llk_rx_preferred_type(11),
      LLKRXPREFERREDTYPE(10) => BU2_U0_pcie_ep0_llk_rx_preferred_type(10),
      LLKRXPREFERREDTYPE(9) => BU2_U0_pcie_ep0_llk_rx_preferred_type(9),
      LLKRXPREFERREDTYPE(8) => BU2_U0_pcie_ep0_llk_rx_preferred_type(8),
      LLKRXPREFERREDTYPE(7) => BU2_U0_pcie_ep0_llk_rx_preferred_type(7),
      LLKRXPREFERREDTYPE(6) => BU2_U0_pcie_ep0_llk_rx_preferred_type(6),
      LLKRXPREFERREDTYPE(5) => BU2_U0_pcie_ep0_llk_rx_preferred_type(5),
      LLKRXPREFERREDTYPE(4) => BU2_U0_pcie_ep0_llk_rx_preferred_type(4),
      LLKRXPREFERREDTYPE(3) => BU2_U0_pcie_ep0_llk_rx_preferred_type(3),
      LLKRXPREFERREDTYPE(2) => BU2_U0_pcie_ep0_llk_rx_preferred_type(2),
      LLKRXPREFERREDTYPE(1) => BU2_U0_pcie_ep0_llk_rx_preferred_type(1),
      LLKRXPREFERREDTYPE(0) => BU2_U0_pcie_ep0_llk_rx_preferred_type(0),
      LLKRXCHTC(2) => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      LLKRXCHTC(1) => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      LLKRXCHTC(0) => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      LLKRXCHFIFO(1) => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1),
      LLKRXCHFIFO(0) => BU2_U0_pcie_ep0_llk_rx_ch_fifo(0),
      LLKRXCHPOSTEDAVAILABLEN(7) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(7),
      LLKRXCHPOSTEDAVAILABLEN(6) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(6),
      LLKRXCHPOSTEDAVAILABLEN(5) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(5),
      LLKRXCHPOSTEDAVAILABLEN(4) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(4),
      LLKRXCHPOSTEDAVAILABLEN(3) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(3),
      LLKRXCHPOSTEDAVAILABLEN(2) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(2),
      LLKRXCHPOSTEDAVAILABLEN(1) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(1),
      LLKRXCHPOSTEDAVAILABLEN(0) => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      LLKRXCHNONPOSTEDAVAILABLEN(7) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(7),
      LLKRXCHNONPOSTEDAVAILABLEN(6) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(6),
      LLKRXCHNONPOSTEDAVAILABLEN(5) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(5),
      LLKRXCHNONPOSTEDAVAILABLEN(4) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(4),
      LLKRXCHNONPOSTEDAVAILABLEN(3) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(3),
      LLKRXCHNONPOSTEDAVAILABLEN(2) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(2),
      LLKRXCHNONPOSTEDAVAILABLEN(1) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(1),
      LLKRXCHNONPOSTEDAVAILABLEN(0) => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(0),
      LLKRXCHCOMPLETIONAVAILABLEN(7) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(7),
      LLKRXCHCOMPLETIONAVAILABLEN(6) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(6),
      LLKRXCHCOMPLETIONAVAILABLEN(5) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(5),
      LLKRXCHCOMPLETIONAVAILABLEN(4) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(4),
      LLKRXCHCOMPLETIONAVAILABLEN(3) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(3),
      LLKRXCHCOMPLETIONAVAILABLEN(2) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(2),
      LLKRXCHCOMPLETIONAVAILABLEN(1) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(1),
      LLKRXCHCOMPLETIONAVAILABLEN(0) => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(0),
      LLKRXCHPOSTEDPARTIALN(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_7_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_6_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_5_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_4_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_3_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_2_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_1_UNCONNECTED,
      LLKRXCHPOSTEDPARTIALN(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHPOSTEDPARTIALN_0_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_7_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_6_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_5_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_4_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_3_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_2_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_1_UNCONNECTED,
      LLKRXCHNONPOSTEDPARTIALN(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHNONPOSTEDPARTIALN_0_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_7_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_6_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_5_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_4_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_3_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_2_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_1_UNCONNECTED,
      LLKRXCHCOMPLETIONPARTIALN(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_LLKRXCHCOMPLETIONPARTIALN_0_UNCONNECTED,
      MGMTRDATA(31) => BU2_U0_pcie_ep0_mgmt_rdata(31),
      MGMTRDATA(30) => BU2_U0_pcie_ep0_mgmt_rdata(30),
      MGMTRDATA(29) => BU2_U0_pcie_ep0_mgmt_rdata(29),
      MGMTRDATA(28) => BU2_U0_pcie_ep0_mgmt_rdata(28),
      MGMTRDATA(27) => BU2_U0_pcie_ep0_mgmt_rdata(27),
      MGMTRDATA(26) => BU2_U0_pcie_ep0_mgmt_rdata(26),
      MGMTRDATA(25) => BU2_U0_pcie_ep0_mgmt_rdata(25),
      MGMTRDATA(24) => BU2_U0_pcie_ep0_mgmt_rdata(24),
      MGMTRDATA(23) => BU2_U0_pcie_ep0_mgmt_rdata(23),
      MGMTRDATA(22) => BU2_U0_pcie_ep0_mgmt_rdata(22),
      MGMTRDATA(21) => BU2_U0_pcie_ep0_mgmt_rdata(21),
      MGMTRDATA(20) => BU2_U0_pcie_ep0_mgmt_rdata(20),
      MGMTRDATA(19) => BU2_U0_pcie_ep0_mgmt_rdata(19),
      MGMTRDATA(18) => BU2_U0_pcie_ep0_mgmt_rdata(18),
      MGMTRDATA(17) => BU2_U0_pcie_ep0_mgmt_rdata(17),
      MGMTRDATA(16) => BU2_U0_pcie_ep0_mgmt_rdata(16),
      MGMTRDATA(15) => BU2_U0_pcie_ep0_mgmt_rdata(15),
      MGMTRDATA(14) => BU2_U0_pcie_ep0_mgmt_rdata(14),
      MGMTRDATA(13) => BU2_U0_pcie_ep0_mgmt_rdata(13),
      MGMTRDATA(12) => BU2_U0_pcie_ep0_mgmt_rdata(12),
      MGMTRDATA(11) => BU2_U0_pcie_ep0_mgmt_rdata(11),
      MGMTRDATA(10) => BU2_U0_pcie_ep0_mgmt_rdata(10),
      MGMTRDATA(9) => BU2_U0_pcie_ep0_mgmt_rdata(9),
      MGMTRDATA(8) => BU2_U0_pcie_ep0_mgmt_rdata(8),
      MGMTRDATA(7) => BU2_U0_pcie_ep0_mgmt_rdata(7),
      MGMTRDATA(6) => BU2_U0_pcie_ep0_mgmt_rdata(6),
      MGMTRDATA(5) => BU2_U0_pcie_ep0_mgmt_rdata(5),
      MGMTRDATA(4) => BU2_U0_pcie_ep0_mgmt_rdata(4),
      MGMTRDATA(3) => BU2_U0_pcie_ep0_mgmt_rdata(3),
      MGMTRDATA(2) => BU2_U0_pcie_ep0_mgmt_rdata(2),
      MGMTRDATA(1) => BU2_U0_pcie_ep0_mgmt_rdata(1),
      MGMTRDATA(0) => BU2_U0_pcie_ep0_mgmt_rdata(0),
      MGMTWDATA(31) => BU2_U0_pcie_ep0_mgmt_wdata(31),
      MGMTWDATA(30) => BU2_U0_pcie_ep0_mgmt_wdata(30),
      MGMTWDATA(29) => BU2_U0_pcie_ep0_mgmt_wdata(29),
      MGMTWDATA(28) => BU2_U0_pcie_ep0_mgmt_wdata(28),
      MGMTWDATA(27) => BU2_U0_pcie_ep0_mgmt_wdata(27),
      MGMTWDATA(26) => BU2_U0_pcie_ep0_mgmt_wdata(26),
      MGMTWDATA(25) => BU2_U0_pcie_ep0_mgmt_wdata(25),
      MGMTWDATA(24) => BU2_U0_pcie_ep0_mgmt_wdata(24),
      MGMTWDATA(23) => BU2_U0_pcie_ep0_mgmt_wdata(23),
      MGMTWDATA(22) => BU2_U0_pcie_ep0_mgmt_wdata(22),
      MGMTWDATA(21) => BU2_U0_pcie_ep0_mgmt_wdata(21),
      MGMTWDATA(20) => BU2_U0_pcie_ep0_mgmt_wdata(20),
      MGMTWDATA(19) => BU2_U0_pcie_ep0_mgmt_wdata(19),
      MGMTWDATA(18) => BU2_U0_pcie_ep0_mgmt_wdata(18),
      MGMTWDATA(17) => BU2_U0_pcie_ep0_mgmt_wdata(17),
      MGMTWDATA(16) => BU2_U0_pcie_ep0_mgmt_wdata(16),
      MGMTWDATA(15) => BU2_U0_pcie_ep0_mgmt_wdata(15),
      MGMTWDATA(14) => BU2_U0_pcie_ep0_mgmt_wdata(14),
      MGMTWDATA(13) => BU2_U0_pcie_ep0_mgmt_wdata(13),
      MGMTWDATA(12) => BU2_U0_pcie_ep0_mgmt_wdata(12),
      MGMTWDATA(11) => BU2_U0_pcie_ep0_mgmt_wdata(11),
      MGMTWDATA(10) => BU2_U0_pcie_ep0_mgmt_wdata(10),
      MGMTWDATA(9) => BU2_U0_pcie_ep0_mgmt_wdata(9),
      MGMTWDATA(8) => BU2_U0_pcie_ep0_mgmt_wdata(8),
      MGMTWDATA(7) => BU2_U0_pcie_ep0_mgmt_wdata(7),
      MGMTWDATA(6) => BU2_U0_pcie_ep0_mgmt_wdata(6),
      MGMTWDATA(5) => BU2_U0_pcie_ep0_mgmt_wdata(5),
      MGMTWDATA(4) => BU2_U0_pcie_ep0_mgmt_wdata(4),
      MGMTWDATA(3) => BU2_U0_pcie_ep0_mgmt_wdata(3),
      MGMTWDATA(2) => BU2_U0_pcie_ep0_mgmt_wdata(2),
      MGMTWDATA(1) => BU2_U0_pcie_ep0_mgmt_wdata(1),
      MGMTWDATA(0) => BU2_U0_pcie_ep0_mgmt_wdata(0),
      MGMTBWREN(3) => BU2_U0_pcie_ep0_mgmt_bwren(0),
      MGMTBWREN(2) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      MGMTBWREN(1) => BU2_U0_pcie_ep0_mgmt_bwren(0),
      MGMTBWREN(0) => BU2_U0_pcie_ep0_mgmt_bwren(0),
      MGMTADDR(10) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTADDR(9) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTADDR(8) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTADDR(7) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTADDR(6) => BU2_U0_pcie_ep0_mgmt_addr(6),
      MGMTADDR(5) => BU2_U0_pcie_ep0_mgmt_addr(5),
      MGMTADDR(4) => BU2_U0_pcie_ep0_mgmt_addr(4),
      MGMTADDR(3) => BU2_U0_pcie_ep0_mgmt_addr(3),
      MGMTADDR(2) => BU2_U0_pcie_ep0_mgmt_addr(2),
      MGMTADDR(1) => BU2_U0_pcie_ep0_mgmt_addr(1),
      MGMTADDR(0) => BU2_U0_pcie_ep0_mgmt_addr(0),
      MGMTPSO(16) => BU2_U0_pcie_ep0_mgmt_pso(16),
      MGMTPSO(15) => BU2_U0_pcie_ep0_mgmt_pso(15),
      MGMTPSO(14) => BU2_U0_pcie_ep0_mgmt_pso(14),
      MGMTPSO(13) => BU2_U0_pcie_ep0_mgmt_pso(13),
      MGMTPSO(12) => BU2_U0_pcie_ep0_mgmt_pso(12),
      MGMTPSO(11) => BU2_U0_pcie_ep0_mgmt_pso(11),
      MGMTPSO(10) => BU2_U0_pcie_ep0_mgmt_pso(10),
      MGMTPSO(9) => BU2_U0_pcie_ep0_mgmt_pso(9),
      MGMTPSO(8) => BU2_U0_pcie_ep0_mgmt_pso(8),
      MGMTPSO(7) => BU2_U0_pcie_ep0_mgmt_pso(7),
      MGMTPSO(6) => BU2_U0_pcie_ep0_mgmt_pso(6),
      MGMTPSO(5) => BU2_U0_pcie_ep0_mgmt_pso(5),
      MGMTPSO(4) => BU2_U0_pcie_ep0_mgmt_pso(4),
      MGMTPSO(3) => BU2_U0_pcie_ep0_mgmt_pso(3),
      MGMTPSO(2) => BU2_U0_pcie_ep0_mgmt_pso(2),
      MGMTPSO(1) => BU2_U0_pcie_ep0_mgmt_pso(1),
      MGMTPSO(0) => BU2_U0_pcie_ep0_mgmt_pso(0),
      MGMTSTATSCREDIT(11) => BU2_U0_pcie_ep0_mgmt_stats_credit(11),
      MGMTSTATSCREDIT(10) => BU2_U0_pcie_ep0_mgmt_stats_credit(10),
      MGMTSTATSCREDIT(9) => BU2_U0_pcie_ep0_mgmt_stats_credit(9),
      MGMTSTATSCREDIT(8) => BU2_U0_pcie_ep0_mgmt_stats_credit(8),
      MGMTSTATSCREDIT(7) => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      MGMTSTATSCREDIT(6) => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      MGMTSTATSCREDIT(5) => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      MGMTSTATSCREDIT(4) => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      MGMTSTATSCREDIT(3) => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      MGMTSTATSCREDIT(2) => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      MGMTSTATSCREDIT(1) => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      MGMTSTATSCREDIT(0) => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      MGMTSTATSCREDITSEL(6) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      MGMTSTATSCREDITSEL(5) => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_5_Q,
      MGMTSTATSCREDITSEL(4) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTSTATSCREDITSEL(3) => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_3_Q,
      MGMTSTATSCREDITSEL(2) => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_2_Q,
      MGMTSTATSCREDITSEL(1) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      MGMTSTATSCREDITSEL(0) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CFGNEGOTIATEDLINKWIDTH(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CFGNEGOTIATEDLINKWIDTH(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CFGNEGOTIATEDLINKWIDTH(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CFGNEGOTIATEDLINKWIDTH(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CFGNEGOTIATEDLINKWIDTH(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CFGNEGOTIATEDLINKWIDTH(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCID(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXMACLINKERROR(1) => BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error(1),
      L0RXMACLINKERROR(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXMACLINKERROR_0_UNCONNECTED,
      L0MACNEGOTIATEDLINKWIDTH(3) => BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width(3),
      L0MACNEGOTIATEDLINKWIDTH(2) => BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width(2),
      L0MACNEGOTIATEDLINKWIDTH(1) => BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width(1),
      L0MACNEGOTIATEDLINKWIDTH(0) => BU2_U0_pcie_ep0_fe_l0_mac_negotiated_link_width(0),
      L0LTSSMSTATE(3) => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      L0LTSSMSTATE(2) => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      L0LTSSMSTATE(1) => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      L0LTSSMSTATE(0) => BU2_U0_pcie_ep0_fe_l0_ltssm_state(0),
      L0REPLAYTIMERADJUSTMENT(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0REPLAYTIMERADJUSTMENT(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ACKNAKTIMERADJUSTMENT(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGASSTATECHANGECMD(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGASSTATECHANGECMD(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGASSTATECHANGECMD(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGASSTATECHANGECMD(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASTURNPOOLBITSCONSUMED(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASTURNPOOLBITSCONSUMED(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASTURNPOOLBITSCONSUMED(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ASPORTCOUNT(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGVCENABLE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0DLLVCSTATUS(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_7_UNCONNECTED,
      L0DLLVCSTATUS(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_6_UNCONNECTED,
      L0DLLVCSTATUS(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_5_UNCONNECTED,
      L0DLLVCSTATUS(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_4_UNCONNECTED,
      L0DLLVCSTATUS(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_3_UNCONNECTED,
      L0DLLVCSTATUS(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_2_UNCONNECTED,
      L0DLLVCSTATUS(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_1_UNCONNECTED,
      L0DLLVCSTATUS(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLVCSTATUS_0_UNCONNECTED,
      L0DLUPDOWN(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_7_UNCONNECTED,
      L0DLUPDOWN(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_6_UNCONNECTED,
      L0DLUPDOWN(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_5_UNCONNECTED,
      L0DLUPDOWN(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_4_UNCONNECTED,
      L0DLUPDOWN(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_3_UNCONNECTED,
      L0DLUPDOWN(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_2_UNCONNECTED,
      L0DLUPDOWN(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLUPDOWN_1_UNCONNECTED,
      L0DLUPDOWN(0) => BU2_U0_pcie_ep0_pcie_blk_l0_dl_up_down(0),
      L0CFGNEGOTIATEDMAXP(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGNEGOTIATEDMAXP(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGNEGOTIATEDMAXP(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0DLLERRORVECTOR(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_6_UNCONNECTED,
      L0DLLERRORVECTOR(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_5_UNCONNECTED,
      L0DLLERRORVECTOR(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLERRORVECTOR_4_UNCONNECTED,
      L0DLLERRORVECTOR(3) => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(3),
      L0DLLERRORVECTOR(2) => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(2),
      L0DLLERRORVECTOR(1) => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(1),
      L0DLLERRORVECTOR(0) => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(0),
      L0DLLASRXSTATE(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE_1_UNCONNECTED,
      L0DLLASRXSTATE(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0DLLASRXSTATE_0_UNCONNECTED,
      L0COMPLETERID(12) => BU2_U0_pcie_ep0_fe_l0_completer_id(12),
      L0COMPLETERID(11) => BU2_U0_pcie_ep0_fe_l0_completer_id(11),
      L0COMPLETERID(10) => BU2_U0_pcie_ep0_fe_l0_completer_id(10),
      L0COMPLETERID(9) => BU2_U0_pcie_ep0_fe_l0_completer_id(9),
      L0COMPLETERID(8) => BU2_U0_pcie_ep0_fe_l0_completer_id(8),
      L0COMPLETERID(7) => BU2_U0_pcie_ep0_fe_l0_completer_id(7),
      L0COMPLETERID(6) => BU2_U0_pcie_ep0_fe_l0_completer_id(6),
      L0COMPLETERID(5) => BU2_U0_pcie_ep0_fe_l0_completer_id(5),
      L0COMPLETERID(4) => BU2_U0_pcie_ep0_fe_l0_completer_id(4),
      L0COMPLETERID(3) => BU2_U0_pcie_ep0_fe_l0_completer_id(3),
      L0COMPLETERID(2) => BU2_U0_pcie_ep0_fe_l0_completer_id(2),
      L0COMPLETERID(1) => BU2_U0_pcie_ep0_fe_l0_completer_id(1),
      L0COMPLETERID(0) => BU2_U0_pcie_ep0_fe_l0_completer_id(0),
      L0PORTNUMBER(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PORTNUMBER(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0ERRMSGREQID(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_15_UNCONNECTED,
      L0ERRMSGREQID(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_14_UNCONNECTED,
      L0ERRMSGREQID(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_13_UNCONNECTED,
      L0ERRMSGREQID(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_12_UNCONNECTED,
      L0ERRMSGREQID(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_11_UNCONNECTED,
      L0ERRMSGREQID(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_10_UNCONNECTED,
      L0ERRMSGREQID(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_9_UNCONNECTED,
      L0ERRMSGREQID(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_8_UNCONNECTED,
      L0ERRMSGREQID(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_7_UNCONNECTED,
      L0ERRMSGREQID(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_6_UNCONNECTED,
      L0ERRMSGREQID(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_5_UNCONNECTED,
      L0ERRMSGREQID(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_4_UNCONNECTED,
      L0ERRMSGREQID(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_3_UNCONNECTED,
      L0ERRMSGREQID(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_2_UNCONNECTED,
      L0ERRMSGREQID(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_1_UNCONNECTED,
      L0ERRMSGREQID(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ERRMSGREQID_0_UNCONNECTED,
      L0PACKETHEADERFROMUSER(127) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(126) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(125) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(124) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(123) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(122) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(121) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(120) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(119) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(118) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(117) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(116) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(115) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(114) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(113) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(112) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(111) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(110) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(109) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(108) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(107) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(106) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(105) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(104) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(103) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(102) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(101) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(100) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(99) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(98) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(97) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(96) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(95) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(94) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(93) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(92) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(91) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(90) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(89) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(88) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(87) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(86) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(85) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(84) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(83) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(82) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(81) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(80) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(79) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(78) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(77) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(76) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(75) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(74) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(73) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(72) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(71) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(70) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(69) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(68) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(67) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(66) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(65) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(64) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(63) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(62) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(61) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(60) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(59) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(58) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(57) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(56) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(55) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(54) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(53) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(52) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(51) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(50) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(49) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(48) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(47) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(46) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(45) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(44) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(43) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(42) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(41) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(40) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(39) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(38) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(37) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(36) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(35) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(34) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(33) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(32) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PACKETHEADERFROMUSER(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0MSIREQUEST0(3) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      L0MSIREQUEST0(2) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      L0MSIREQUEST0(1) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      L0MSIREQUEST0(0) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      L0MULTIMSGEN0(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_2_UNCONNECTED,
      L0MULTIMSGEN0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_1_UNCONNECTED,
      L0MULTIMSGEN0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MULTIMSGEN0_0_UNCONNECTED,
      MAXPAYLOADSIZE(2) => BU2_U0_pcie_ep0_fe_max_payload_size(2),
      MAXPAYLOADSIZE(1) => BU2_U0_pcie_ep0_fe_max_payload_size(1),
      MAXPAYLOADSIZE(0) => BU2_U0_pcie_ep0_fe_max_payload_size(0),
      MAXREADREQUESTSIZE(2) => BU2_U0_pcie_ep0_fe_max_read_request_size(2),
      MAXREADREQUESTSIZE(1) => BU2_U0_pcie_ep0_fe_max_read_request_size(1),
      MAXREADREQUESTSIZE(0) => BU2_U0_pcie_ep0_fe_max_read_request_size(0),
      L0ATTENTIONINDICATORCONTROL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL_1_UNCONNECTED,
      L0ATTENTIONINDICATORCONTROL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0ATTENTIONINDICATORCONTROL_0_UNCONNECTED,
      L0POWERINDICATORCONTROL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL_1_UNCONNECTED,
      L0POWERINDICATORCONTROL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0POWERINDICATORCONTROL_0_UNCONNECTED,
      L0PWRSTATE0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE0_1_UNCONNECTED,
      L0PWRSTATE0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0PWRSTATE0_0_UNCONNECTED,
      L0RXDLLPMTYPE(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_2_UNCONNECTED,
      L0RXDLLPMTYPE(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_1_UNCONNECTED,
      L0RXDLLPMTYPE(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLPMTYPE_0_UNCONNECTED,
      L0TXCFGPMTYPE(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXCFGPMTYPE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXCFGPMTYPE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PWRNEXTLINKSTATE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0PWRNEXTLINKSTATE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGL0SEXITLAT(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGL0SEXITLAT(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0CFGL0SEXITLAT(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(63) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(62) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(61) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(60) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(59) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(58) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(57) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(56) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(55) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(54) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(53) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(52) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(51) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(50) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(49) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(48) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(47) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(46) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(45) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(44) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(43) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(42) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(41) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(40) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(39) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(38) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(37) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(36) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(35) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(34) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(33) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(32) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPDATA(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPEND(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPEND(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPENABLE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPENABLE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPLATENCY(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPLATENCY(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPLATENCY(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLTLPLATENCY(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXDLLTLPEND(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND_1_UNCONNECTED,
      L0RXDLLTLPEND(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLTLPEND_0_UNCONNECTED,
      L0TXTLSBFCDATA(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLSBFCDATA(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXDLLSBFCDATA(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_18_UNCONNECTED,
      L0RXDLLSBFCDATA(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_17_UNCONNECTED,
      L0RXDLLSBFCDATA(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_16_UNCONNECTED,
      L0RXDLLSBFCDATA(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_15_UNCONNECTED,
      L0RXDLLSBFCDATA(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_14_UNCONNECTED,
      L0RXDLLSBFCDATA(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_13_UNCONNECTED,
      L0RXDLLSBFCDATA(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_12_UNCONNECTED,
      L0RXDLLSBFCDATA(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_11_UNCONNECTED,
      L0RXDLLSBFCDATA(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_10_UNCONNECTED,
      L0RXDLLSBFCDATA(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_9_UNCONNECTED,
      L0RXDLLSBFCDATA(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_8_UNCONNECTED,
      L0RXDLLSBFCDATA(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_7_UNCONNECTED,
      L0RXDLLSBFCDATA(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_6_UNCONNECTED,
      L0RXDLLSBFCDATA(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_5_UNCONNECTED,
      L0RXDLLSBFCDATA(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_4_UNCONNECTED,
      L0RXDLLSBFCDATA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_3_UNCONNECTED,
      L0RXDLLSBFCDATA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_2_UNCONNECTED,
      L0RXDLLSBFCDATA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_1_UNCONNECTED,
      L0RXDLLSBFCDATA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLSBFCDATA_0_UNCONNECTED,
      L0TXTLFCNPOSTBYPCRED(191) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(190) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(189) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(188) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(187) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(186) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(185) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(184) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(183) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(182) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(181) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(180) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(179) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(178) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(177) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(176) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(175) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(174) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(173) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(172) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(171) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(170) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(169) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(168) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(167) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(166) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(165) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(164) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(163) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(162) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(161) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(160) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(159) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(158) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(157) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(156) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(155) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(154) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(153) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(152) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(151) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(150) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(149) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(148) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(147) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(146) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(145) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(144) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(143) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(142) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(141) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(140) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(139) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(138) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(137) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(136) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(135) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(134) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(133) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(132) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(131) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(130) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(129) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(128) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(127) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(126) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(125) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(124) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(123) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(122) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(121) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(120) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(119) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(118) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(117) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(116) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(115) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(114) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(113) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(112) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(111) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(110) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(109) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(108) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(107) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(106) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(105) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(104) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(103) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(102) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(101) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(100) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(99) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(98) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(97) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(96) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(95) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(94) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(93) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(92) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(91) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(90) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(89) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(88) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(87) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(86) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(85) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(84) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(83) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(82) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(81) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(80) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(79) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(78) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(77) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(76) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(75) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(74) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(73) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(72) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(71) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(70) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(69) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(68) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(67) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(66) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(65) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(64) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(63) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(62) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(61) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(60) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(59) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(58) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(57) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(56) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(55) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(54) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(53) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(52) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(51) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(50) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(49) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(48) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(47) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(46) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(45) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(44) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(43) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(42) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(41) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(40) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(39) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(38) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(37) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(36) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(35) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(34) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(33) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(32) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPCRED(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCNPOSTBYPUPDATE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXDLLFCNPOSTBYPUPDATED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_7_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_6_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_5_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_4_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_3_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_2_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_1_UNCONNECTED,
      L0TXDLLFCNPOSTBYPUPDATED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCNPOSTBYPUPDATED_0_UNCONNECTED,
      L0TXTLFCPOSTORDCRED(159) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(158) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(157) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(156) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(155) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(154) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(153) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(152) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(151) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(150) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(149) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(148) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(147) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(146) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(145) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(144) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(143) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(142) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(141) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(140) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(139) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(138) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(137) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(136) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(135) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(134) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(133) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(132) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(131) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(130) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(129) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(128) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(127) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(126) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(125) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(124) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(123) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(122) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(121) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(120) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(119) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(118) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(117) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(116) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(115) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(114) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(113) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(112) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(111) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(110) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(109) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(108) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(107) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(106) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(105) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(104) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(103) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(102) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(101) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(100) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(99) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(98) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(97) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(96) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(95) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(94) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(93) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(92) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(91) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(90) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(89) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(88) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(87) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(86) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(85) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(84) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(83) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(82) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(81) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(80) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(79) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(78) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(77) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(76) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(75) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(74) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(73) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(72) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(71) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(70) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(69) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(68) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(67) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(66) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(65) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(64) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(63) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(62) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(61) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(60) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(59) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(58) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(57) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(56) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(55) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(54) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(53) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(52) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(51) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(50) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(49) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(48) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(47) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(46) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(45) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(44) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(43) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(42) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(41) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(40) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(39) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(38) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(37) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(36) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(35) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(34) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(33) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(32) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDCRED(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCPOSTORDUPDATE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXDLLFCPOSTORDUPDATED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_7_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_6_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_5_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_4_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_3_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_2_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_1_UNCONNECTED,
      L0TXDLLFCPOSTORDUPDATED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCPOSTORDUPDATED_0_UNCONNECTED,
      L0TXTLFCCMPLMCCRED(159) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(158) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(157) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(156) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(155) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(154) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(153) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(152) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(151) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(150) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(149) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(148) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(147) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(146) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(145) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(144) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(143) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(142) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(141) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(140) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(139) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(138) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(137) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(136) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(135) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(134) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(133) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(132) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(131) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(130) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(129) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(128) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(127) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(126) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(125) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(124) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(123) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(122) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(121) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(120) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(119) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(118) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(117) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(116) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(115) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(114) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(113) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(112) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(111) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(110) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(109) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(108) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(107) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(106) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(105) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(104) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(103) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(102) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(101) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(100) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(99) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(98) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(97) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(96) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(95) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(94) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(93) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(92) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(91) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(90) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(89) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(88) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(87) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(86) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(85) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(84) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(83) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(82) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(81) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(80) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(79) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(78) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(77) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(76) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(75) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(74) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(73) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(72) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(71) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(70) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(69) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(68) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(67) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(66) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(65) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(64) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(63) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(62) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(61) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(60) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(59) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(58) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(57) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(56) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(55) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(54) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(53) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(52) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(51) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(50) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(49) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(48) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(47) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(46) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(45) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(44) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(43) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(42) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(41) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(40) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(39) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(38) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(37) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(36) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(35) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(34) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(33) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(32) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCCRED(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXTLFCCMPLMCUPDATE(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0TXDLLFCCMPLMCUPDATED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_7_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_6_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_5_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_4_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_3_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_2_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_1_UNCONNECTED,
      L0TXDLLFCCMPLMCUPDATED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TXDLLFCCMPLMCUPDATED_0_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_19_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_18_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_17_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_16_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_15_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_14_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_13_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_12_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_11_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_10_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_9_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_8_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_7_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_6_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_5_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_4_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_3_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_2_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_1_UNCONNECTED,
      L0RXDLLFCNPOSTBYPCRED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPCRED_0_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_7_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_6_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_5_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_4_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_3_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_2_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_1_UNCONNECTED,
      L0RXDLLFCNPOSTBYPUPDATE(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCNPOSTBYPUPDATE_0_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_23_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_22_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_21_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_20_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_19_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_18_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_17_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_16_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_15_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_14_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_13_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_12_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_11_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_10_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_9_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_8_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_7_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_6_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_5_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_4_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_3_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_2_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_1_UNCONNECTED,
      L0RXDLLFCPOSTORDCRED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDCRED_0_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_7_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_6_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_5_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_4_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_3_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_2_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_1_UNCONNECTED,
      L0RXDLLFCPOSTORDUPDATE(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCPOSTORDUPDATE_0_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_23_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_22_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_21_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_20_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_19_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_18_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_17_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_16_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_15_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_14_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_13_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_12_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_11_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_10_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_9_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_8_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_7_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_6_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_5_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_4_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_3_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_2_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_1_UNCONNECTED,
      L0RXDLLFCCMPLMCCRED(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCCRED_0_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_7_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_6_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_5_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_4_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_3_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_2_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_1_UNCONNECTED,
      L0RXDLLFCCMPLMCUPDATE(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0RXDLLFCCMPLMCUPDATE_0_UNCONNECTED,
      L0RXTLTLPNONINITIALIZEDVC(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0RXTLTLPNONINITIALIZEDVC(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      L0UCBYPFOUND(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_3_UNCONNECTED,
      L0UCBYPFOUND(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_2_UNCONNECTED,
      L0UCBYPFOUND(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_1_UNCONNECTED,
      L0UCBYPFOUND(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCBYPFOUND_0_UNCONNECTED,
      L0UCORDFOUND(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_3_UNCONNECTED,
      L0UCORDFOUND(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_2_UNCONNECTED,
      L0UCORDFOUND(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_1_UNCONNECTED,
      L0UCORDFOUND(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0UCORDFOUND_0_UNCONNECTED,
      L0MCFOUND(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_2_UNCONNECTED,
      L0MCFOUND(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_1_UNCONNECTED,
      L0MCFOUND(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0MCFOUND_0_UNCONNECTED,
      L0TRANSFORMEDVC(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_2_UNCONNECTED,
      L0TRANSFORMEDVC(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_1_UNCONNECTED,
      L0TRANSFORMEDVC(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_ep_L0TRANSFORMEDVC_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst : RAMB36_EXP
    generic map(
      READ_WIDTH_B => 36,
      READ_WIDTH_A => 36,
      INIT_B => X"000000000",
      WRITE_WIDTH_A => 36,
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      RAM_EXTENSION_B => "NONE",
      RAM_EXTENSION_A => "NONE",
      WRITE_MODE_A => "READ_FIRST",
      INIT_FILE => "NONE",
      WRITE_MODE_B => "READ_FIRST",
      SIM_COLLISION_CHECK => "ALL",
      WRITE_WIDTH_B => 36,
      DOA_REG => 0,
      DOB_REG => 1,
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_A => X"000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_B => X"000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      ENAU => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      ENAL => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      ENBU => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren,
      ENBL => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren,
      SSRAU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRAL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CLKAU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKAL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKBU => BU2_U0_pcie_ep0_core_clk,
      CLKBL => BU2_U0_pcie_ep0_core_clk,
      REGCLKAU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKAL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKBU => BU2_U0_pcie_ep0_core_clk,
      REGCLKBL => BU2_U0_pcie_ep0_core_clk,
      REGCEAU => BU2_N1,
      REGCEAL => BU2_N1,
      REGCEBU => BU2_N1,
      REGCEBL => BU2_N1,
      CASCADEINLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED,
      CASCADEINLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED,
      CASCADEINREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED,
      CASCADEINREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED,
      CASCADEOUTLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED,
      CASCADEOUTLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED,
      CASCADEOUTREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED,
      CASCADEOUTREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED,
      DIA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(31),
      DIA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(30),
      DIA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(29),
      DIA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(28),
      DIA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(27),
      DIA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(26),
      DIA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(25),
      DIA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(24),
      DIA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(23),
      DIA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(22),
      DIA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(21),
      DIA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(20),
      DIA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(19),
      DIA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(18),
      DIA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(17),
      DIA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(16),
      DIA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(15),
      DIA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(14),
      DIA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(13),
      DIA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(12),
      DIA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(11),
      DIA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(10),
      DIA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(9),
      DIA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(8),
      DIA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(7),
      DIA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(6),
      DIA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(5),
      DIA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(4),
      DIA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(3),
      DIA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(2),
      DIA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(1),
      DIA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(0),
      DIPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_3_UNCONNECTED,
      DIPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_2_UNCONNECTED,
      DIPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_1_UNCONNECTED,
      DIPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPA_0_UNCONNECTED,
      DIB(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_3_UNCONNECTED,
      DIPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_2_UNCONNECTED,
      DIPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_1_UNCONNECTED,
      DIPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DIPB_0_UNCONNECTED,
      ADDRAL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(9),
      ADDRAL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(8),
      ADDRAL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(7),
      ADDRAL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(6),
      ADDRAL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(5),
      ADDRAL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(4),
      ADDRAL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(3),
      ADDRAL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(2),
      ADDRAL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(1),
      ADDRAL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(0),
      ADDRAL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(9),
      ADDRAU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(8),
      ADDRAU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(7),
      ADDRAU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(6),
      ADDRAU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(5),
      ADDRAU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(4),
      ADDRAU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(3),
      ADDRAU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(2),
      ADDRAU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(1),
      ADDRAU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(0),
      ADDRAU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(9),
      ADDRBL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(8),
      ADDRBL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(7),
      ADDRBL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(6),
      ADDRBL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(5),
      ADDRBL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(4),
      ADDRBL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(3),
      ADDRBL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(2),
      ADDRBL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(1),
      ADDRBL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(0),
      ADDRBL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(9),
      ADDRBU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(8),
      ADDRBU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(7),
      ADDRBU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(6),
      ADDRBU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(5),
      ADDRBU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(4),
      ADDRBU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(3),
      ADDRBU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(2),
      ADDRBU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(1),
      ADDRBU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(0),
      ADDRBU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEAU(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEBU(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_7_UNCONNECTED,
      WEBU(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_6_UNCONNECTED,
      WEBU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_5_UNCONNECTED,
      WEBU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBU_4_UNCONNECTED,
      WEBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_7_UNCONNECTED,
      WEBL(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_6_UNCONNECTED,
      WEBL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_5_UNCONNECTED,
      WEBL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_WEBL_4_UNCONNECTED,
      WEBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DOA(31) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_31_UNCONNECTED,
      DOA(30) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_30_UNCONNECTED,
      DOA(29) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_29_UNCONNECTED,
      DOA(28) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_28_UNCONNECTED,
      DOA(27) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_27_UNCONNECTED,
      DOA(26) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_26_UNCONNECTED,
      DOA(25) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_25_UNCONNECTED,
      DOA(24) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_24_UNCONNECTED,
      DOA(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_23_UNCONNECTED,
      DOA(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_22_UNCONNECTED,
      DOA(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_21_UNCONNECTED,
      DOA(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_20_UNCONNECTED,
      DOA(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_19_UNCONNECTED,
      DOA(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_18_UNCONNECTED,
      DOA(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_17_UNCONNECTED,
      DOA(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_16_UNCONNECTED,
      DOA(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_15_UNCONNECTED,
      DOA(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_14_UNCONNECTED,
      DOA(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_13_UNCONNECTED,
      DOA(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_12_UNCONNECTED,
      DOA(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_11_UNCONNECTED,
      DOA(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_10_UNCONNECTED,
      DOA(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_9_UNCONNECTED,
      DOA(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_8_UNCONNECTED,
      DOA(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_7_UNCONNECTED,
      DOA(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_6_UNCONNECTED,
      DOA(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_5_UNCONNECTED,
      DOA(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_4_UNCONNECTED,
      DOA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_3_UNCONNECTED,
      DOA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_2_UNCONNECTED,
      DOA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_1_UNCONNECTED,
      DOA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOA_0_UNCONNECTED,
      DOPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_3_UNCONNECTED,
      DOPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_2_UNCONNECTED,
      DOPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_1_UNCONNECTED,
      DOPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPA_0_UNCONNECTED,
      DOB(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(31),
      DOB(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(30),
      DOB(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(29),
      DOB(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(28),
      DOB(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(27),
      DOB(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(26),
      DOB(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(25),
      DOB(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(24),
      DOB(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(23),
      DOB(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(22),
      DOB(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(21),
      DOB(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(20),
      DOB(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(19),
      DOB(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(18),
      DOB(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(17),
      DOB(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(16),
      DOB(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(15),
      DOB(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(14),
      DOB(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(13),
      DOB(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(12),
      DOB(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(11),
      DOB(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(10),
      DOB(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(9),
      DOB(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(8),
      DOB(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(7),
      DOB(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(6),
      DOB(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(5),
      DOB(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(4),
      DOB(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(3),
      DOB(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(2),
      DOB(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(1),
      DOB(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(0),
      DOPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_3_UNCONNECTED,
      DOPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_2_UNCONNECTED,
      DOPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_1_UNCONNECTED,
      DOPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_0_ram_tdp2_inst_DOPB_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst : RAMB36_EXP
    generic map(
      READ_WIDTH_B => 36,
      READ_WIDTH_A => 36,
      INIT_B => X"000000000",
      WRITE_WIDTH_A => 36,
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      RAM_EXTENSION_B => "NONE",
      RAM_EXTENSION_A => "NONE",
      WRITE_MODE_A => "READ_FIRST",
      INIT_FILE => "NONE",
      WRITE_MODE_B => "READ_FIRST",
      SIM_COLLISION_CHECK => "ALL",
      WRITE_WIDTH_B => 36,
      DOA_REG => 0,
      DOB_REG => 1,
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_A => X"000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_B => X"000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      ENAU => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      ENAL => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      ENBU => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren,
      ENBL => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bren,
      SSRAU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRAL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CLKAU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKAL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKBU => BU2_U0_pcie_ep0_core_clk,
      CLKBL => BU2_U0_pcie_ep0_core_clk,
      REGCLKAU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKAL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKBU => BU2_U0_pcie_ep0_core_clk,
      REGCLKBL => BU2_U0_pcie_ep0_core_clk,
      REGCEAU => BU2_N1,
      REGCEAL => BU2_N1,
      REGCEBU => BU2_N1,
      REGCEBL => BU2_N1,
      CASCADEINLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED,
      CASCADEINLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED,
      CASCADEINREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED,
      CASCADEINREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED,
      CASCADEOUTLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED,
      CASCADEOUTLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED,
      CASCADEOUTREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED,
      CASCADEOUTREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED,
      DIA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(63),
      DIA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(62),
      DIA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(61),
      DIA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(60),
      DIA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(59),
      DIA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(58),
      DIA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(57),
      DIA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(56),
      DIA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(55),
      DIA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(54),
      DIA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(53),
      DIA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(52),
      DIA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(51),
      DIA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(50),
      DIA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(49),
      DIA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(48),
      DIA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(47),
      DIA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(46),
      DIA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(45),
      DIA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(44),
      DIA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(43),
      DIA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(42),
      DIA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(41),
      DIA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(40),
      DIA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(39),
      DIA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(38),
      DIA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(37),
      DIA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(36),
      DIA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(35),
      DIA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(34),
      DIA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(33),
      DIA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwdata(32),
      DIPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_3_UNCONNECTED,
      DIPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_2_UNCONNECTED,
      DIPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_1_UNCONNECTED,
      DIPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPA_0_UNCONNECTED,
      DIB(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_3_UNCONNECTED,
      DIPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_2_UNCONNECTED,
      DIPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_1_UNCONNECTED,
      DIPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DIPB_0_UNCONNECTED,
      ADDRAL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(9),
      ADDRAL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(8),
      ADDRAL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(7),
      ADDRAL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(6),
      ADDRAL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(5),
      ADDRAL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(4),
      ADDRAL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(3),
      ADDRAL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(2),
      ADDRAL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(1),
      ADDRAL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(0),
      ADDRAL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(9),
      ADDRAU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(8),
      ADDRAU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(7),
      ADDRAU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(6),
      ADDRAU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(5),
      ADDRAU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(4),
      ADDRAU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(3),
      ADDRAU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(2),
      ADDRAU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(1),
      ADDRAU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwadd(0),
      ADDRAU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(9),
      ADDRBL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(8),
      ADDRBL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(7),
      ADDRBL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(6),
      ADDRBL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(5),
      ADDRBL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(4),
      ADDRBL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(3),
      ADDRBL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(2),
      ADDRBL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(1),
      ADDRBL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(0),
      ADDRBL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(9),
      ADDRBU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(8),
      ADDRBU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(7),
      ADDRBU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(6),
      ADDRBU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(5),
      ADDRBU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(4),
      ADDRBU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(3),
      ADDRBU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(2),
      ADDRBU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(1),
      ADDRBU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bradd(0),
      ADDRBU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEAU(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAU(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEAL(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_bwen,
      WEBU(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_7_UNCONNECTED,
      WEBU(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_6_UNCONNECTED,
      WEBU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_5_UNCONNECTED,
      WEBU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBU_4_UNCONNECTED,
      WEBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_7_UNCONNECTED,
      WEBL(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_6_UNCONNECTED,
      WEBL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_5_UNCONNECTED,
      WEBL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_WEBL_4_UNCONNECTED,
      WEBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DOA(31) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_31_UNCONNECTED,
      DOA(30) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_30_UNCONNECTED,
      DOA(29) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_29_UNCONNECTED,
      DOA(28) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_28_UNCONNECTED,
      DOA(27) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_27_UNCONNECTED,
      DOA(26) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_26_UNCONNECTED,
      DOA(25) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_25_UNCONNECTED,
      DOA(24) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_24_UNCONNECTED,
      DOA(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_23_UNCONNECTED,
      DOA(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_22_UNCONNECTED,
      DOA(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_21_UNCONNECTED,
      DOA(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_20_UNCONNECTED,
      DOA(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_19_UNCONNECTED,
      DOA(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_18_UNCONNECTED,
      DOA(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_17_UNCONNECTED,
      DOA(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_16_UNCONNECTED,
      DOA(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_15_UNCONNECTED,
      DOA(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_14_UNCONNECTED,
      DOA(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_13_UNCONNECTED,
      DOA(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_12_UNCONNECTED,
      DOA(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_11_UNCONNECTED,
      DOA(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_10_UNCONNECTED,
      DOA(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_9_UNCONNECTED,
      DOA(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_8_UNCONNECTED,
      DOA(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_7_UNCONNECTED,
      DOA(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_6_UNCONNECTED,
      DOA(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_5_UNCONNECTED,
      DOA(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_4_UNCONNECTED,
      DOA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_3_UNCONNECTED,
      DOA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_2_UNCONNECTED,
      DOA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_1_UNCONNECTED,
      DOA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOA_0_UNCONNECTED,
      DOPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_3_UNCONNECTED,
      DOPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_2_UNCONNECTED,
      DOPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_1_UNCONNECTED,
      DOPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPA_0_UNCONNECTED,
      DOB(31) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(63),
      DOB(30) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(62),
      DOB(29) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(61),
      DOB(28) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(60),
      DOB(27) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(59),
      DOB(26) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(58),
      DOB(25) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(57),
      DOB(24) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(56),
      DOB(23) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(55),
      DOB(22) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(54),
      DOB(21) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(53),
      DOB(20) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(52),
      DOB(19) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(51),
      DOB(18) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(50),
      DOB(17) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(49),
      DOB(16) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(48),
      DOB(15) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(47),
      DOB(14) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(46),
      DOB(13) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(45),
      DOB(12) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(44),
      DOB(11) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(43),
      DOB(10) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(42),
      DOB(9) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(41),
      DOB(8) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(40),
      DOB(7) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(39),
      DOB(6) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(38),
      DOB(5) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(37),
      DOB(4) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(36),
      DOB(3) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(35),
      DOB(2) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(34),
      DOB(1) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(33),
      DOB(0) => BU2_U0_pcie_ep0_pcie_blk_mim_tx_brdata(32),
      DOPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_3_UNCONNECTED,
      DOPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_2_UNCONNECTED,
      DOPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_1_UNCONNECTED,
      DOPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_tx_generate_tdp2_1_ram_tdp2_inst_DOPB_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst : RAMB36_EXP
    generic map(
      READ_WIDTH_B => 36,
      READ_WIDTH_A => 36,
      INIT_B => X"000000000",
      WRITE_WIDTH_A => 36,
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      RAM_EXTENSION_B => "NONE",
      RAM_EXTENSION_A => "NONE",
      WRITE_MODE_A => "READ_FIRST",
      INIT_FILE => "NONE",
      WRITE_MODE_B => "READ_FIRST",
      SIM_COLLISION_CHECK => "ALL",
      WRITE_WIDTH_B => 36,
      DOA_REG => 0,
      DOB_REG => 1,
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_A => X"000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_B => X"000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      ENAU => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      ENAL => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      ENBU => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren,
      ENBL => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren,
      SSRAU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRAL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CLKAU => BU2_U0_pcie_ep0_core_clk,
      CLKAL => BU2_U0_pcie_ep0_core_clk,
      CLKBU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKBL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKAU => BU2_U0_pcie_ep0_core_clk,
      REGCLKAL => BU2_U0_pcie_ep0_core_clk,
      REGCLKBU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKBL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCEAU => BU2_N1,
      REGCEAL => BU2_N1,
      REGCEBU => BU2_N1,
      REGCEBL => BU2_N1,
      CASCADEINLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED,
      CASCADEINLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED,
      CASCADEINREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED,
      CASCADEINREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED,
      CASCADEOUTLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED,
      CASCADEOUTLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED,
      CASCADEOUTREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED,
      CASCADEOUTREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED,
      DIA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(31),
      DIA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(30),
      DIA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(29),
      DIA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(28),
      DIA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(27),
      DIA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(26),
      DIA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(25),
      DIA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(24),
      DIA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(23),
      DIA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(22),
      DIA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(21),
      DIA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(20),
      DIA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(19),
      DIA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(18),
      DIA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(17),
      DIA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(16),
      DIA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(15),
      DIA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(14),
      DIA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(13),
      DIA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(12),
      DIA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(11),
      DIA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(10),
      DIA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(9),
      DIA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(8),
      DIA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(7),
      DIA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(6),
      DIA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(5),
      DIA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(4),
      DIA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(3),
      DIA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(2),
      DIA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(1),
      DIA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(0),
      DIPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_3_UNCONNECTED,
      DIPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_2_UNCONNECTED,
      DIPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_1_UNCONNECTED,
      DIPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPA_0_UNCONNECTED,
      DIB(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_3_UNCONNECTED,
      DIPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_2_UNCONNECTED,
      DIPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_1_UNCONNECTED,
      DIPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DIPB_0_UNCONNECTED,
      ADDRAL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(9),
      ADDRAL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(8),
      ADDRAL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(7),
      ADDRAL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(6),
      ADDRAL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(5),
      ADDRAL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(4),
      ADDRAL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(3),
      ADDRAL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(2),
      ADDRAL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(1),
      ADDRAL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(0),
      ADDRAL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(9),
      ADDRAU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(8),
      ADDRAU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(7),
      ADDRAU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(6),
      ADDRAU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(5),
      ADDRAU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(4),
      ADDRAU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(3),
      ADDRAU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(2),
      ADDRAU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(1),
      ADDRAU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(0),
      ADDRAU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(9),
      ADDRBL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(8),
      ADDRBL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(7),
      ADDRBL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(6),
      ADDRBL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(5),
      ADDRBL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(4),
      ADDRBL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(3),
      ADDRBL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(2),
      ADDRBL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(1),
      ADDRBL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(0),
      ADDRBL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(9),
      ADDRBU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(8),
      ADDRBU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(7),
      ADDRBU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(6),
      ADDRBU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(5),
      ADDRBU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(4),
      ADDRBU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(3),
      ADDRBU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(2),
      ADDRBU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(1),
      ADDRBU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(0),
      ADDRBU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEAU(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEBU(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_7_UNCONNECTED,
      WEBU(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_6_UNCONNECTED,
      WEBU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_5_UNCONNECTED,
      WEBU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBU_4_UNCONNECTED,
      WEBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_7_UNCONNECTED,
      WEBL(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_6_UNCONNECTED,
      WEBL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_5_UNCONNECTED,
      WEBL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_WEBL_4_UNCONNECTED,
      WEBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DOA(31) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_31_UNCONNECTED,
      DOA(30) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_30_UNCONNECTED,
      DOA(29) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_29_UNCONNECTED,
      DOA(28) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_28_UNCONNECTED,
      DOA(27) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_27_UNCONNECTED,
      DOA(26) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_26_UNCONNECTED,
      DOA(25) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_25_UNCONNECTED,
      DOA(24) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_24_UNCONNECTED,
      DOA(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_23_UNCONNECTED,
      DOA(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_22_UNCONNECTED,
      DOA(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_21_UNCONNECTED,
      DOA(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_20_UNCONNECTED,
      DOA(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_19_UNCONNECTED,
      DOA(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_18_UNCONNECTED,
      DOA(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_17_UNCONNECTED,
      DOA(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_16_UNCONNECTED,
      DOA(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_15_UNCONNECTED,
      DOA(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_14_UNCONNECTED,
      DOA(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_13_UNCONNECTED,
      DOA(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_12_UNCONNECTED,
      DOA(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_11_UNCONNECTED,
      DOA(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_10_UNCONNECTED,
      DOA(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_9_UNCONNECTED,
      DOA(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_8_UNCONNECTED,
      DOA(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_7_UNCONNECTED,
      DOA(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_6_UNCONNECTED,
      DOA(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_5_UNCONNECTED,
      DOA(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_4_UNCONNECTED,
      DOA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_3_UNCONNECTED,
      DOA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_2_UNCONNECTED,
      DOA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_1_UNCONNECTED,
      DOA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOA_0_UNCONNECTED,
      DOPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_3_UNCONNECTED,
      DOPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_2_UNCONNECTED,
      DOPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_1_UNCONNECTED,
      DOPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPA_0_UNCONNECTED,
      DOB(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(31),
      DOB(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(30),
      DOB(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(29),
      DOB(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(28),
      DOB(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(27),
      DOB(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(26),
      DOB(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(25),
      DOB(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(24),
      DOB(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(23),
      DOB(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(22),
      DOB(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(21),
      DOB(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(20),
      DOB(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(19),
      DOB(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(18),
      DOB(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(17),
      DOB(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(16),
      DOB(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(15),
      DOB(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(14),
      DOB(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(13),
      DOB(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(12),
      DOB(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(11),
      DOB(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(10),
      DOB(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(9),
      DOB(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(8),
      DOB(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(7),
      DOB(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(6),
      DOB(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(5),
      DOB(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(4),
      DOB(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(3),
      DOB(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(2),
      DOB(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(1),
      DOB(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(0),
      DOPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_3_UNCONNECTED,
      DOPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_2_UNCONNECTED,
      DOPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_1_UNCONNECTED,
      DOPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_0_ram_tdp2_inst_DOPB_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst : RAMB36_EXP
    generic map(
      READ_WIDTH_B => 36,
      READ_WIDTH_A => 36,
      INIT_B => X"000000000",
      WRITE_WIDTH_A => 36,
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_A => X"000000000",
      RAM_EXTENSION_B => "NONE",
      RAM_EXTENSION_A => "NONE",
      WRITE_MODE_A => "READ_FIRST",
      INIT_FILE => "NONE",
      WRITE_MODE_B => "READ_FIRST",
      SIM_COLLISION_CHECK => "ALL",
      WRITE_WIDTH_B => 36,
      DOA_REG => 0,
      DOB_REG => 1,
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_A => X"000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL_B => X"000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      ENAU => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      ENAL => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      ENBU => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren,
      ENBL => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bren,
      SSRAU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRAL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRBL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      CLKAU => BU2_U0_pcie_ep0_core_clk,
      CLKAL => BU2_U0_pcie_ep0_core_clk,
      CLKBU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLKBL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKAU => BU2_U0_pcie_ep0_core_clk,
      REGCLKAL => BU2_U0_pcie_ep0_core_clk,
      REGCLKBU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCLKBL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCEAU => BU2_N1,
      REGCEAL => BU2_N1,
      REGCEBU => BU2_N1,
      REGCEBL => BU2_N1,
      CASCADEINLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATA_UNCONNECTED,
      CASCADEINLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINLATB_UNCONNECTED,
      CASCADEINREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGA_UNCONNECTED,
      CASCADEINREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEINREGB_UNCONNECTED,
      CASCADEOUTLATA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATA_UNCONNECTED,
      CASCADEOUTLATB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTLATB_UNCONNECTED,
      CASCADEOUTREGA => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGA_UNCONNECTED,
      CASCADEOUTREGB => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_CASCADEOUTREGB_UNCONNECTED,
      DIA(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(63),
      DIA(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(62),
      DIA(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(61),
      DIA(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(60),
      DIA(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(59),
      DIA(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(58),
      DIA(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(57),
      DIA(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(56),
      DIA(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(55),
      DIA(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(54),
      DIA(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(53),
      DIA(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(52),
      DIA(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(51),
      DIA(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(50),
      DIA(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(49),
      DIA(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(48),
      DIA(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(47),
      DIA(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(46),
      DIA(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(45),
      DIA(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(44),
      DIA(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(43),
      DIA(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(42),
      DIA(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(41),
      DIA(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(40),
      DIA(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(39),
      DIA(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(38),
      DIA(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(37),
      DIA(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(36),
      DIA(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(35),
      DIA(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(34),
      DIA(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(33),
      DIA(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwdata(32),
      DIPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_3_UNCONNECTED,
      DIPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_2_UNCONNECTED,
      DIPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_1_UNCONNECTED,
      DIPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPA_0_UNCONNECTED,
      DIB(31) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(30) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(29) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(28) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(27) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(26) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(25) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(24) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(23) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(22) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(21) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(20) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(19) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(18) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(17) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(16) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIB(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_3_UNCONNECTED,
      DIPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_2_UNCONNECTED,
      DIPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_1_UNCONNECTED,
      DIPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DIPB_0_UNCONNECTED,
      ADDRAL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(9),
      ADDRAL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(8),
      ADDRAL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(7),
      ADDRAL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(6),
      ADDRAL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(5),
      ADDRAL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(4),
      ADDRAL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(3),
      ADDRAL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(2),
      ADDRAL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(1),
      ADDRAL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(0),
      ADDRAL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(9),
      ADDRAU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(8),
      ADDRAU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(7),
      ADDRAU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(6),
      ADDRAU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(5),
      ADDRAU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(4),
      ADDRAU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(3),
      ADDRAU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(2),
      ADDRAU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(1),
      ADDRAU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwadd(0),
      ADDRAU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRAU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(9),
      ADDRBL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(8),
      ADDRBL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(7),
      ADDRBL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(6),
      ADDRBL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(5),
      ADDRBL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(4),
      ADDRBL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(3),
      ADDRBL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(2),
      ADDRBL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(1),
      ADDRBL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(0),
      ADDRBL(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(9),
      ADDRBU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(8),
      ADDRBU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(7),
      ADDRBU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(6),
      ADDRBU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(5),
      ADDRBU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(4),
      ADDRBU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(3),
      ADDRBU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(2),
      ADDRBU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(1),
      ADDRBU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bradd(0),
      ADDRBU(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      ADDRBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEAU(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAU(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEAL(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_bwen,
      WEBU(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_7_UNCONNECTED,
      WEBU(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_6_UNCONNECTED,
      WEBU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_5_UNCONNECTED,
      WEBU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBU_4_UNCONNECTED,
      WEBU(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBU(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_7_UNCONNECTED,
      WEBL(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_6_UNCONNECTED,
      WEBL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_5_UNCONNECTED,
      WEBL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_WEBL_4_UNCONNECTED,
      WEBL(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      WEBL(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DOA(31) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_31_UNCONNECTED,
      DOA(30) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_30_UNCONNECTED,
      DOA(29) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_29_UNCONNECTED,
      DOA(28) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_28_UNCONNECTED,
      DOA(27) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_27_UNCONNECTED,
      DOA(26) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_26_UNCONNECTED,
      DOA(25) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_25_UNCONNECTED,
      DOA(24) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_24_UNCONNECTED,
      DOA(23) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_23_UNCONNECTED,
      DOA(22) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_22_UNCONNECTED,
      DOA(21) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_21_UNCONNECTED,
      DOA(20) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_20_UNCONNECTED,
      DOA(19) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_19_UNCONNECTED,
      DOA(18) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_18_UNCONNECTED,
      DOA(17) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_17_UNCONNECTED,
      DOA(16) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_16_UNCONNECTED,
      DOA(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_15_UNCONNECTED,
      DOA(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_14_UNCONNECTED,
      DOA(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_13_UNCONNECTED,
      DOA(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_12_UNCONNECTED,
      DOA(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_11_UNCONNECTED,
      DOA(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_10_UNCONNECTED,
      DOA(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_9_UNCONNECTED,
      DOA(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_8_UNCONNECTED,
      DOA(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_7_UNCONNECTED,
      DOA(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_6_UNCONNECTED,
      DOA(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_5_UNCONNECTED,
      DOA(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_4_UNCONNECTED,
      DOA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_3_UNCONNECTED,
      DOA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_2_UNCONNECTED,
      DOA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_1_UNCONNECTED,
      DOA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOA_0_UNCONNECTED,
      DOPA(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_3_UNCONNECTED,
      DOPA(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_2_UNCONNECTED,
      DOPA(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_1_UNCONNECTED,
      DOPA(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPA_0_UNCONNECTED,
      DOB(31) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(63),
      DOB(30) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(62),
      DOB(29) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(61),
      DOB(28) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(60),
      DOB(27) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(59),
      DOB(26) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(58),
      DOB(25) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(57),
      DOB(24) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(56),
      DOB(23) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(55),
      DOB(22) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(54),
      DOB(21) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(53),
      DOB(20) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(52),
      DOB(19) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(51),
      DOB(18) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(50),
      DOB(17) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(49),
      DOB(16) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(48),
      DOB(15) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(47),
      DOB(14) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(46),
      DOB(13) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(45),
      DOB(12) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(44),
      DOB(11) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(43),
      DOB(10) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(42),
      DOB(9) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(41),
      DOB(8) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(40),
      DOB(7) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(39),
      DOB(6) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(38),
      DOB(5) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(37),
      DOB(4) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(36),
      DOB(3) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(35),
      DOB(2) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(34),
      DOB(1) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(33),
      DOB(0) => BU2_U0_pcie_ep0_pcie_blk_mim_rx_brdata(32),
      DOPB(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_3_UNCONNECTED,
      DOPB(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_2_UNCONNECTED,
      DOPB(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_1_UNCONNECTED,
      DOPB(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_tl_rx_generate_tdp2_1_ram_tdp2_inst_DOPB_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst : RAMB36SDP_EXP
    generic map(
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      DO_REG => 1,
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      SIM_COLLISION_CHECK => "ALL",
      INIT_FILE => "NONE",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL => X"000000000000000000",
      INIT => X"000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      EN_ECC_WRITE => FALSE,
      EN_ECC_SCRUB => FALSE,
      EN_ECC_READ => FALSE,
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      RDENU => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren,
      RDENL => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bren,
      WRENU => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WRENL => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      SSRU => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      SSRL => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RDCLKU => BU2_U0_pcie_ep0_core_clk,
      RDCLKL => BU2_U0_pcie_ep0_core_clk,
      WRCLKU => BU2_U0_pcie_ep0_core_clk,
      WRCLKL => BU2_U0_pcie_ep0_core_clk,
      RDRCLKU => BU2_U0_pcie_ep0_core_clk,
      RDRCLKL => BU2_U0_pcie_ep0_core_clk,
      REGCEU => BU2_N1,
      REGCEL => BU2_N1,
      SBITERR => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_SBITERR_UNCONNECTED,
      DBITERR => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DBITERR_UNCONNECTED,
      DI(63) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(63),
      DI(62) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(62),
      DI(61) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(61),
      DI(60) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(60),
      DI(59) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(59),
      DI(58) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(58),
      DI(57) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(57),
      DI(56) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(56),
      DI(55) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(55),
      DI(54) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(54),
      DI(53) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(53),
      DI(52) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(52),
      DI(51) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(51),
      DI(50) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(50),
      DI(49) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(49),
      DI(48) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(48),
      DI(47) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(47),
      DI(46) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(46),
      DI(45) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(45),
      DI(44) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(44),
      DI(43) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(43),
      DI(42) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(42),
      DI(41) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(41),
      DI(40) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(40),
      DI(39) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(39),
      DI(38) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(38),
      DI(37) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(37),
      DI(36) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(36),
      DI(35) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(35),
      DI(34) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(34),
      DI(33) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(33),
      DI(32) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(32),
      DI(31) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(31),
      DI(30) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(30),
      DI(29) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(29),
      DI(28) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(28),
      DI(27) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(27),
      DI(26) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(26),
      DI(25) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(25),
      DI(24) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(24),
      DI(23) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(23),
      DI(22) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(22),
      DI(21) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(21),
      DI(20) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(20),
      DI(19) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(19),
      DI(18) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(18),
      DI(17) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(17),
      DI(16) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(16),
      DI(15) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(15),
      DI(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(14),
      DI(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(13),
      DI(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(12),
      DI(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(11),
      DI(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(10),
      DI(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(9),
      DI(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(8),
      DI(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(7),
      DI(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(6),
      DI(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(5),
      DI(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(4),
      DI(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(3),
      DI(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(2),
      DI(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(1),
      DI(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwdata(0),
      DIP(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DIP(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RDADDRL(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_15_UNCONNECTED,
      RDADDRL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(8),
      RDADDRL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(7),
      RDADDRL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(6),
      RDADDRL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(5),
      RDADDRL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(4),
      RDADDRL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(3),
      RDADDRL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(2),
      RDADDRL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(1),
      RDADDRL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(0),
      RDADDRL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_5_UNCONNECTED,
      RDADDRL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_4_UNCONNECTED,
      RDADDRL(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_3_UNCONNECTED,
      RDADDRL(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_2_UNCONNECTED,
      RDADDRL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_1_UNCONNECTED,
      RDADDRL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRL_0_UNCONNECTED,
      RDADDRU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(8),
      RDADDRU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(7),
      RDADDRU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(6),
      RDADDRU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(5),
      RDADDRU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(4),
      RDADDRU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(3),
      RDADDRU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(2),
      RDADDRU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(1),
      RDADDRU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bradd(0),
      RDADDRU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_5_UNCONNECTED,
      RDADDRU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_4_UNCONNECTED,
      RDADDRU(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_3_UNCONNECTED,
      RDADDRU(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_2_UNCONNECTED,
      RDADDRU(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_1_UNCONNECTED,
      RDADDRU(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_RDADDRU_0_UNCONNECTED,
      WRADDRL(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_15_UNCONNECTED,
      WRADDRL(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(8),
      WRADDRL(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(7),
      WRADDRL(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(6),
      WRADDRL(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(5),
      WRADDRL(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(4),
      WRADDRL(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(3),
      WRADDRL(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(2),
      WRADDRL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(1),
      WRADDRL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(0),
      WRADDRL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_5_UNCONNECTED,
      WRADDRL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_4_UNCONNECTED,
      WRADDRL(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_3_UNCONNECTED,
      WRADDRL(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_2_UNCONNECTED,
      WRADDRL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_1_UNCONNECTED,
      WRADDRL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRL_0_UNCONNECTED,
      WRADDRU(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(8),
      WRADDRU(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(7),
      WRADDRU(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(6),
      WRADDRU(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(5),
      WRADDRU(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(4),
      WRADDRU(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(3),
      WRADDRU(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(2),
      WRADDRU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(1),
      WRADDRU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwadd(0),
      WRADDRU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_5_UNCONNECTED,
      WRADDRU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_4_UNCONNECTED,
      WRADDRU(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_3_UNCONNECTED,
      WRADDRU(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_2_UNCONNECTED,
      WRADDRU(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_1_UNCONNECTED,
      WRADDRU(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_WRADDRU_0_UNCONNECTED,
      WEU(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEU(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      WEL(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_bwen,
      DO(63) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(63),
      DO(62) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(62),
      DO(61) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(61),
      DO(60) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(60),
      DO(59) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(59),
      DO(58) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(58),
      DO(57) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(57),
      DO(56) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(56),
      DO(55) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(55),
      DO(54) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(54),
      DO(53) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(53),
      DO(52) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(52),
      DO(51) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(51),
      DO(50) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(50),
      DO(49) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(49),
      DO(48) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(48),
      DO(47) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(47),
      DO(46) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(46),
      DO(45) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(45),
      DO(44) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(44),
      DO(43) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(43),
      DO(42) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(42),
      DO(41) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(41),
      DO(40) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(40),
      DO(39) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(39),
      DO(38) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(38),
      DO(37) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(37),
      DO(36) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(36),
      DO(35) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(35),
      DO(34) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(34),
      DO(33) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(33),
      DO(32) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(32),
      DO(31) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(31),
      DO(30) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(30),
      DO(29) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(29),
      DO(28) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(28),
      DO(27) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(27),
      DO(26) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(26),
      DO(25) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(25),
      DO(24) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(24),
      DO(23) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(23),
      DO(22) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(22),
      DO(21) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(21),
      DO(20) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(20),
      DO(19) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(19),
      DO(18) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(18),
      DO(17) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(17),
      DO(16) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(16),
      DO(15) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(15),
      DO(14) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(14),
      DO(13) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(13),
      DO(12) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(12),
      DO(11) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(11),
      DO(10) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(10),
      DO(9) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(9),
      DO(8) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(8),
      DO(7) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(7),
      DO(6) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(6),
      DO(5) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(5),
      DO(4) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(4),
      DO(3) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(3),
      DO(2) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(2),
      DO(1) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(1),
      DO(0) => BU2_U0_pcie_ep0_pcie_blk_mim_dll_brdata(0),
      DOP(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_7_UNCONNECTED,
      DOP(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_6_UNCONNECTED,
      DOP(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_5_UNCONNECTED,
      DOP(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_4_UNCONNECTED,
      DOP(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_3_UNCONNECTED,
      DOP(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_2_UNCONNECTED,
      DOP(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_1_UNCONNECTED,
      DOP(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_DOP_0_UNCONNECTED,
      ECCPARITY(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_7_UNCONNECTED,
      ECCPARITY(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_6_UNCONNECTED,
      ECCPARITY(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_5_UNCONNECTED,
      ECCPARITY(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_4_UNCONNECTED,
      ECCPARITY(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_3_UNCONNECTED,
      ECCPARITY(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_2_UNCONNECTED,
      ECCPARITY(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_1_UNCONNECTED,
      ECCPARITY(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_pcie_mim_wrapper_i_bram_retry_generate_sdp_ram_sdp_inst_ECCPARITY_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_and0000,
      D => BU2_N1,
      R => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_upcfgcap_cycle_9
    );
  BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_l0_stats_os_received_d1 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_l0_stats_os_received,
      R => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_bit_reset_n_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_prod_fixes_I_l0_stats_os_received_d1_10
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i : GTP_DUAL
    generic map(
      CLK_COR_SEQ_1_3_0 => "0000000000",
      SIM_GTPRESET_SPEEDUP => 1,
      CLK_COR_SEQ_2_ENABLE_0 => "1111",
      PCOMMA_10B_VALUE_0 => "0101111100",
      CLK_COR_MAX_LAT_1 => 18,
      CHAN_BOND_2_MAX_SKEW_0 => 7,
      CLK_CORRECT_USE_0 => TRUE,
      CLK_COR_INSERT_IDLE_FLAG_1 => FALSE,
      CHAN_BOND_SEQ_1_1_1 => "0001001010",
      TRANS_TIME_FROM_P2_0 => X"003C",
      CLK_COR_SEQ_2_USE_1 => FALSE,
      CLK_COR_KEEP_IDLE_1 => FALSE,
      TX_SYNC_FILTERB => 1,
      TX_BUFFER_USE_1 => TRUE,
      SATA_MIN_WAKE_0 => 4,
      TX_DIFF_BOOST_0 => TRUE,
      CLK_COR_SEQ_1_2_0 => "0000000000",
      CHAN_BOND_MODE_1 => "SLAVE",
      TX_XCLK_SEL_1 => "TXOUT",
      AC_CAP_DIS_1 => FALSE,
      CLK_COR_SEQ_1_4_0 => "0000000000",
      CHAN_BOND_SEQ_2_2_1 => "0100111100",
      CLKINDC_B => TRUE,
      CHAN_BOND_SEQ_2_1_0 => "0100111100",
      CLK_COR_KEEP_IDLE_0 => FALSE,
      SATA_MAX_WAKE_0 => 7,
      SATA_MIN_WAKE_1 => 4,
      CHAN_BOND_SEQ_1_1_0 => "0001001010",
      COMMA_10B_ENABLE_1 => "1111111111",
      CLK_COR_DET_LEN_1 => 1,
      ALIGN_COMMA_WORD_0 => 1,
      CHAN_BOND_1_MAX_SKEW_0 => 7,
      CLK_COR_SEQ_2_4_1 => "0000000000",
      CHAN_BOND_SEQ_1_3_0 => "0001001010",
      CLK_COR_SEQ_2_2_0 => "0000000000",
      SATA_MIN_INIT_1 => 12,
      RCV_TERM_GND_1 => TRUE,
      PCOMMA_10B_VALUE_1 => "0101111100",
      CHAN_BOND_SEQ_1_4_0 => "0110111100",
      SATA_BURST_VAL_1 => "100",
      SATA_MIN_INIT_0 => 12,
      CHAN_BOND_SEQ_2_ENABLE_0 => "1111",
      PLL_DIVSEL_REF => 2,
      CHAN_BOND_SEQ_1_4_1 => "0110111100",
      CHAN_BOND_SEQ_2_2_0 => "0100111100",
      CLK_COR_SEQ_2_1_1 => "0000000000",
      CLK_COR_SEQ_1_ENABLE_1 => "1111",
      PMA_CDR_SCAN_1 => X"6C08040",
      PLL_RXDIVSEL_OUT_0 => 1,
      COM_BURST_VAL_0 => "1111",
      CHAN_BOND_SEQ_2_3_0 => "0110111100",
      CHAN_BOND_SEQ_2_USE_0 => TRUE,
      TX_DIFF_BOOST_1 => TRUE,
      CLK_COR_SEQ_2_3_0 => "0000000000",
      CHAN_BOND_LEVEL_1 => 0,
      CLK25_DIVIDER => 4,
      CHAN_BOND_SEQ_2_4_1 => "0100011100",
      ALIGN_COMMA_WORD_1 => 1,
      SATA_MAX_INIT_0 => 22,
      RX_BUFFER_USE_0 => TRUE,
      CLK_COR_INSERT_IDLE_FLAG_0 => FALSE,
      CHAN_BOND_MODE_0 => "SLAVE",
      AC_CAP_DIS_0 => FALSE,
      SATA_MIN_BURST_0 => 4,
      CHAN_BOND_SEQ_1_2_1 => "0001001010",
      DEC_MCOMMA_DETECT_1 => TRUE,
      CLK_COR_SEQ_2_ENABLE_1 => "1111",
      CHAN_BOND_SEQ_LEN_0 => 4,
      TX_BUFFER_USE_0 => TRUE,
      PMA_CDR_SCAN_0 => X"6C08040",
      SATA_MAX_BURST_1 => 7,
      CHAN_BOND_SEQ_2_1_1 => "0100111100",
      CLK_COR_ADJ_LEN_0 => 1,
      CHAN_BOND_SEQ_LEN_1 => 4,
      CHAN_BOND_SEQ_2_USE_1 => TRUE,
      CLK_COR_SEQ_2_USE_0 => FALSE,
      CLK_COR_SEQ_1_1_1 => "0100011100",
      SATA_MAX_WAKE_1 => 7,
      CHAN_BOND_2_MAX_SKEW_1 => 7,
      CHAN_BOND_SEQ_1_ENABLE_0 => "1111",
      CHAN_BOND_1_MAX_SKEW_1 => 7,
      CLK_COR_DET_LEN_0 => 1,
      CHAN_BOND_LEVEL_0 => 1,
      CHAN_BOND_SEQ_2_4_0 => "0100011100",
      CHAN_BOND_SEQ_1_2_0 => "0001001010",
      CHAN_BOND_SEQ_1_3_1 => "0001001010",
      RX_STATUS_FMT_0 => "PCIE",
      SATA_MAX_INIT_1 => 22,
      CLK_COR_MAX_LAT_0 => 18,
      CLK_COR_SEQ_1_1_0 => "0100011100",
      RX_SLIDE_MODE_1 => "PCS",
      CLK_COR_SEQ_2_4_0 => "0000000000",
      CLK_COR_SEQ_2_2_1 => "0000000000",
      SATA_MAX_BURST_0 => 7,
      RCV_TERM_VTTRX_1 => FALSE,
      CLK_COR_SEQ_2_3_1 => "0000000000",
      SIM_RECEIVER_DETECT_PASS0 => TRUE,
      PLL_DIVSEL_FB => 5,
      CLK_COR_SEQ_2_1_0 => "0000000000",
      PRBS_ERR_THRESHOLD_1 => X"00000001",
      CLK_COR_SEQ_1_3_1 => "0000000000",
      SATA_MIN_BURST_1 => 4,
      RX_LOS_INVALID_INCR_1 => 8,
      CLK_COR_SEQ_1_4_1 => "0000000000",
      CLK_COR_SEQ_1_ENABLE_0 => "1111",
      COMMA_10B_ENABLE_0 => "1111111111",
      DEC_VALID_COMMA_ONLY_0 => TRUE,
      TXRX_INVERT_1 => "00000",
      PCI_EXPRESS_MODE_0 => TRUE,
      RX_BUFFER_USE_1 => TRUE,
      TRANS_TIME_NON_P2_0 => X"0019",
      PCOMMA_DETECT_0 => TRUE,
      PLL_TXDIVSEL_COMM_OUT => 1,
      OOB_CLK_DIVIDER => 4,
      DEC_PCOMMA_DETECT_1 => TRUE,
      RX_SLIDE_MODE_0 => "PCS",
      OOBDETECT_THRESHOLD_0 => "010",
      TERMINATION_IMP_1 => 50,
      MCOMMA_DETECT_1 => TRUE,
      RCV_TERM_VTTRX_0 => FALSE,
      PCI_EXPRESS_MODE_1 => TRUE,
      TERMINATION_IMP_0 => 50,
      TERMINATION_OVRD => FALSE,
      RX_LOSS_OF_SYNC_FSM_0 => FALSE,
      RCV_TERM_MID_0 => TRUE,
      RCV_TERM_MID_1 => TRUE,
      SATA_IDLE_VAL_1 => "011",
      CLK_COR_MIN_LAT_0 => 16,
      COM_BURST_VAL_1 => "1111",
      CLK_COR_REPEAT_WAIT_1 => 5,
      RX_LOS_INVALID_INCR_0 => 8,
      PLL_TXDIVSEL_OUT_0 => 1,
      RX_LOS_THRESHOLD_0 => 128,
      TRANS_TIME_NON_P2_1 => X"0019",
      PMA_RX_CFG_1 => X"0DCE089",
      DEC_VALID_COMMA_ONLY_1 => TRUE,
      TRANS_TIME_FROM_P2_1 => X"003C",
      TRANS_TIME_TO_P2_0 => X"0064",
      RX_LOS_THRESHOLD_1 => 128,
      TRANS_TIME_TO_P2_1 => X"0064",
      COMMA_DOUBLE_1 => FALSE,
      CHAN_BOND_SEQ_1_ENABLE_1 => "1111",
      OVERSAMPLE_MODE => FALSE,
      SIM_RECEIVER_DETECT_PASS1 => TRUE,
      DEC_PCOMMA_DETECT_0 => TRUE,
      OOBDETECT_THRESHOLD_1 => "010",
      SATA_IDLE_VAL_0 => "011",
      RX_STATUS_FMT_1 => "PCIE",
      MCOMMA_10B_VALUE_1 => "1010000011",
      MCOMMA_DETECT_0 => TRUE,
      CHAN_BOND_SEQ_2_ENABLE_1 => "1111",
      COMMA_DOUBLE_0 => FALSE,
      RX_LOSS_OF_SYNC_FSM_1 => FALSE,
      TERMINATION_CTRL => "10100",
      PCOMMA_DETECT_1 => TRUE,
      RCV_TERM_GND_0 => TRUE,
      SATA_BURST_VAL_0 => "100",
      RX_DECODE_SEQ_MATCH_0 => TRUE,
      RX_XCLK_SEL_0 => "RXREC",
      MCOMMA_10B_VALUE_0 => "1010000011",
      TXRX_INVERT_0 => "00000",
      RX_DECODE_SEQ_MATCH_1 => TRUE,
      CLK_COR_SEQ_1_2_1 => "0000000000",
      SIM_PLL_PERDIV2 => X"190",
      RX_XCLK_SEL_1 => "RXREC",
      PLL_SATA_0 => FALSE,
      CLK_COR_PRECEDENCE_1 => TRUE,
      CLK_CORRECT_USE_1 => TRUE,
      DEC_MCOMMA_DETECT_0 => TRUE,
      CLK_COR_ADJ_LEN_1 => 1,
      PLL_SATA_1 => FALSE,
      CHAN_BOND_SEQ_2_3_1 => "0110111100",
      TX_XCLK_SEL_0 => "TXOUT",
      PLL_RXDIVSEL_OUT_1 => 1,
      PLL_TXDIVSEL_OUT_1 => 1,
      CLK_COR_MIN_LAT_1 => 16,
      CLK_COR_REPEAT_WAIT_0 => 5,
      CLK_COR_PRECEDENCE_0 => TRUE,
      PMA_RX_CFG_0 => X"0DCE089",
      PRBS_ERR_THRESHOLD_0 => X"00000001",
      PCS_COM_CFG => X"1680A0E"
    )
    port map (
      CLKIN => sys_clk,
      REFCLKOUT => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_REFCLKOUT_UNCONNECTED,
      RXRECCLK0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRECCLK0_UNCONNECTED,
      TXOUTCLK0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXOUTCLK0_UNCONNECTED,
      TXUSRCLK0 => BU2_U0_pcie_ep0_core_clk,
      TXUSRCLK20 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK0 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK20 => BU2_U0_pcie_ep0_core_clk,
      RXRECCLK1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRECCLK1_UNCONNECTED,
      TXOUTCLK1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXOUTCLK1_UNCONNECTED,
      TXUSRCLK1 => BU2_U0_pcie_ep0_core_clk,
      TXUSRCLK21 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK1 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK21 => BU2_U0_pcie_ep0_core_clk,
      TXP0 => pci_exp_txp_398(2),
      TXN0 => pci_exp_txn_399(2),
      RXP0 => pci_exp_rxp_400(2),
      RXN0 => pci_exp_rxn_401(2),
      TXP1 => pci_exp_txp_398(3),
      TXN1 => pci_exp_txn_399(3),
      RXP1 => pci_exp_rxp_400(3),
      RXN1 => pci_exp_rxn_401(3),
      RXVALID0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(2),
      RXVALID1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(3),
      GTPRESET => BU2_U0_pcie_ep0_GTPRESET,
      RXCDRRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l2,
      TXRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXRESET0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14,
      RXBUFRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RESETDONE0 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(2),
      RXCDRRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l3,
      TXRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXRESET1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14,
      RXBUFRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RESETDONE1 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(3),
      PLLPOWERDOWN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      REFCLKPWRDNB => BU2_N1,
      RXENEQB0 => BU2_N1,
      RXENEQB1 => BU2_N1,
      INTDATAWIDTH => BU2_N1,
      TXDATAWIDTH0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATAWIDTH1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPMAPHASEALIGN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPMASETPHASE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPMASETPHASE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPMASETPHASE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENC8B10BUSE0 => BU2_N1,
      TXPOLARITY0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXINHIBIT0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENC8B10BUSE1 => BU2_N1,
      TXPOLARITY1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXINHIBIT1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPOLARITY0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(2),
      RXENPCOMMAALIGN0 => BU2_N1,
      RXENMCOMMAALIGN0 => BU2_N1,
      RXSLIDE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCOMMADETUSE0 => BU2_N1,
      RXCOMMADET0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCOMMADET0_UNCONNECTED,
      RXBYTEREALIGN0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEREALIGN0_UNCONNECTED,
      RXBYTEISALIGNED0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEISALIGNED0_UNCONNECTED,
      RXDEC8B10BUSE0 => BU2_N1,
      RXENCHANSYNC0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHANBONDSEQ0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANBONDSEQ0_UNCONNECTED,
      RXCHANREALIGN0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANREALIGN0_UNCONNECTED,
      RXCHANISALIGNED0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(2),
      RXDATAWIDTH0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPOLARITY1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(3),
      RXENPCOMMAALIGN1 => BU2_N1,
      RXENMCOMMAALIGN1 => BU2_N1,
      RXSLIDE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCOMMADETUSE1 => BU2_N1,
      RXCOMMADET1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCOMMADET1_UNCONNECTED,
      RXBYTEREALIGN1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEREALIGN1_UNCONNECTED,
      RXBYTEISALIGNED1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBYTEISALIGNED1_UNCONNECTED,
      RXDEC8B10BUSE1 => BU2_N1,
      RXENCHANSYNC1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHANBONDSEQ1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANBONDSEQ1_UNCONNECTED,
      RXCHANREALIGN1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHANREALIGN1_UNCONNECTED,
      RXCHANISALIGNED1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(3),
      RXDATAWIDTH1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXELECIDLE0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(2),
      TXDETECTRX0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(2),
      TXELECIDLE1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(3),
      TXDETECTRX1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(3),
      PHYSTATUS0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(2),
      PHYSTATUS1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(3),
      RXELECIDLE0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(2),
      RXELECIDLE1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(3),
      TXCOMSTART0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMTYPE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMSTART1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMTYPE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PLLLKDET => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_PLLLKDET_UNCONNECTED,
      PLLLKDETEN => BU2_N1,
      PRBSCNTRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPRBSERR0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXPRBSERR0_UNCONNECTED,
      PRBSCNTRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPRBSERR1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXPRBSERR1_UNCONNECTED,
      DCLK => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DEN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DWE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DRDY => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DRDY_UNCONNECTED,
      RXENSAMPLEALIGN0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXOVERSAMPLEERR0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXOVERSAMPLEERR0_UNCONNECTED,
      RXENSAMPLEALIGN1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXOVERSAMPLEERR1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXOVERSAMPLEERR1_UNCONNECTED,
      RXELECIDLERESET0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(2),
      RXELECIDLERESET1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(3),
      RXENELECIDLERESETB => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb(1),
      TXDATA0(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(23),
      TXDATA0(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(22),
      TXDATA0(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(21),
      TXDATA0(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(20),
      TXDATA0(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(19),
      TXDATA0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(18),
      TXDATA0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(17),
      TXDATA0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(16),
      TXBYPASS8B10B0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBYPASS8B10B0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(2),
      TXCHARDISPMODE0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPMODE0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(2),
      TXCHARDISPVAL0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPVAL0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(31),
      TXDATA1(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(30),
      TXDATA1(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(29),
      TXDATA1(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(28),
      TXDATA1(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(27),
      TXDATA1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(26),
      TXDATA1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(25),
      TXDATA1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(24),
      TXBYPASS8B10B1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBYPASS8B10B1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(3),
      TXCHARDISPMODE1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPMODE1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(3),
      TXCHARDISPVAL1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPVAL1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXDATA0(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_15_UNCONNECTED,
      RXDATA0(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_14_UNCONNECTED,
      RXDATA0(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_13_UNCONNECTED,
      RXDATA0(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_12_UNCONNECTED,
      RXDATA0(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_11_UNCONNECTED,
      RXDATA0(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_10_UNCONNECTED,
      RXDATA0(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_9_UNCONNECTED,
      RXDATA0(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA0_8_UNCONNECTED,
      RXDATA0(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(23),
      RXDATA0(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(22),
      RXDATA0(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(21),
      RXDATA0(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(20),
      RXDATA0(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(19),
      RXDATA0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(18),
      RXDATA0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(17),
      RXDATA0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(16),
      RXNOTINTABLE0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE0_1_UNCONNECTED,
      RXNOTINTABLE0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE0_0_UNCONNECTED,
      RXDISPERR0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR0_1_UNCONNECTED,
      RXDISPERR0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR0_0_UNCONNECTED,
      RXCHARISK0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISK0_1_UNCONNECTED,
      RXCHARISK0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(2),
      RXRUNDISP0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP0_1_UNCONNECTED,
      RXRUNDISP0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP0_0_UNCONNECTED,
      RXCHARISCOMMA0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA0_1_UNCONNECTED,
      RXCHARISCOMMA0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA0_0_UNCONNECTED,
      RXDATA1(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_15_UNCONNECTED,
      RXDATA1(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_14_UNCONNECTED,
      RXDATA1(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_13_UNCONNECTED,
      RXDATA1(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_12_UNCONNECTED,
      RXDATA1(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_11_UNCONNECTED,
      RXDATA1(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_10_UNCONNECTED,
      RXDATA1(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_9_UNCONNECTED,
      RXDATA1(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDATA1_8_UNCONNECTED,
      RXDATA1(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(31),
      RXDATA1(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(30),
      RXDATA1(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(29),
      RXDATA1(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(28),
      RXDATA1(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(27),
      RXDATA1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(26),
      RXDATA1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(25),
      RXDATA1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(24),
      RXNOTINTABLE1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE1_1_UNCONNECTED,
      RXNOTINTABLE1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXNOTINTABLE1_0_UNCONNECTED,
      RXDISPERR1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR1_1_UNCONNECTED,
      RXDISPERR1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXDISPERR1_0_UNCONNECTED,
      RXCHARISK1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISK1_1_UNCONNECTED,
      RXCHARISK1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(3),
      RXRUNDISP1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP1_1_UNCONNECTED,
      RXRUNDISP1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXRUNDISP1_0_UNCONNECTED,
      RXCHARISCOMMA1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA1_1_UNCONNECTED,
      RXCHARISCOMMA1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHARISCOMMA1_0_UNCONNECTED,
      TXPOWERDOWN0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(5),
      TXPOWERDOWN0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(4),
      RXPOWERDOWN0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(5),
      RXPOWERDOWN0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(4),
      TXPOWERDOWN1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(7),
      TXPOWERDOWN1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(6),
      RXPOWERDOWN1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(7),
      RXPOWERDOWN1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(6),
      LOOPBACK0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL0(1) => BU2_N1,
      TXDIFFCTRL0(0) => BU2_N1,
      TXBUFDIFFCTRL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBUFDIFFCTRL0(1) => BU2_N1,
      TXBUFDIFFCTRL0(0) => BU2_N1,
      TXPREEMPHASIS0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPREEMPHASIS0(1) => BU2_N1,
      TXPREEMPHASIS0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL1(1) => BU2_N1,
      TXDIFFCTRL1(0) => BU2_N1,
      TXBUFDIFFCTRL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBUFDIFFCTRL1(1) => BU2_N1,
      TXBUFDIFFCTRL1(0) => BU2_N1,
      TXPREEMPHASIS1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPREEMPHASIS1(1) => BU2_N1,
      TXPREEMPHASIS1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX0(0) => BU2_N1,
      RXEQPOLE0(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX1(0) => BU2_N1,
      RXEQPOLE1(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXKERR0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR0_1_UNCONNECTED,
      TXKERR0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR0_0_UNCONNECTED,
      TXRUNDISP0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP0_1_UNCONNECTED,
      TXRUNDISP0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP0_0_UNCONNECTED,
      TXBUFSTATUS0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS0_1_UNCONNECTED,
      TXBUFSTATUS0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS0_0_UNCONNECTED,
      TXKERR1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR1_1_UNCONNECTED,
      TXKERR1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXKERR1_0_UNCONNECTED,
      TXRUNDISP1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP1_1_UNCONNECTED,
      TXRUNDISP1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXRUNDISP1_0_UNCONNECTED,
      TXBUFSTATUS1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS1_1_UNCONNECTED,
      TXBUFSTATUS1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_TXBUFSTATUS1_0_UNCONNECTED,
      RXLOSSOFSYNC0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC0_1_UNCONNECTED,
      RXLOSSOFSYNC0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC0_0_UNCONNECTED,
      RXCHBONDI0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 2),
      RXCHBONDI0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 1),
      RXCHBONDI0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 0),
      RXCHBONDO0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 2),
      RXCHBONDO0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 1),
      RXCHBONDO0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 0),
      RXBUFSTATUS0(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_2_UNCONNECTED,
      RXBUFSTATUS0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_1_UNCONNECTED,
      RXBUFSTATUS0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS0_0_UNCONNECTED,
      RXLOSSOFSYNC1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC1_1_UNCONNECTED,
      RXLOSSOFSYNC1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXLOSSOFSYNC1_0_UNCONNECTED,
      RXCHBONDI1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 2),
      RXCHBONDI1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 1),
      RXCHBONDI1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(2, 0),
      RXCHBONDO1(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_2_UNCONNECTED,
      RXCHBONDO1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_1_UNCONNECTED,
      RXCHBONDO1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCHBONDO1_0_UNCONNECTED,
      RXBUFSTATUS1(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_2_UNCONNECTED,
      RXBUFSTATUS1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_1_UNCONNECTED,
      RXBUFSTATUS1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXBUFSTATUS1_0_UNCONNECTED,
      RXSTATUS0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(8),
      RXSTATUS0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(7),
      RXSTATUS0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(6),
      RXCLKCORCNT0(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_2_UNCONNECTED,
      RXCLKCORCNT0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_1_UNCONNECTED,
      RXCLKCORCNT0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT0_0_UNCONNECTED,
      RXSTATUS1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(11),
      RXSTATUS1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(10),
      RXSTATUS1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(9),
      RXCLKCORCNT1(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_2_UNCONNECTED,
      RXCLKCORCNT1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_1_UNCONNECTED,
      RXCLKCORCNT1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_RXCLKCORCNT1_0_UNCONNECTED,
      TXENPRBSTST0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DO(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_15_UNCONNECTED,
      DO(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_14_UNCONNECTED,
      DO(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_13_UNCONNECTED,
      DO(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_12_UNCONNECTED,
      DO(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_11_UNCONNECTED,
      DO(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_10_UNCONNECTED,
      DO(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_9_UNCONNECTED,
      DO(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_8_UNCONNECTED,
      DO(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_7_UNCONNECTED,
      DO(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_6_UNCONNECTED,
      DO(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_5_UNCONNECTED,
      DO(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_4_UNCONNECTED,
      DO(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_3_UNCONNECTED,
      DO(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_2_UNCONNECTED,
      DO(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_1_UNCONNECTED,
      DO(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_2_GT_i_DO_0_UNCONNECTED,
      GTPTEST(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i : GTP_DUAL
    generic map(
      AC_CAP_DIS_1 => FALSE,
      ALIGN_COMMA_WORD_1 => 1,
      CHAN_BOND_1_MAX_SKEW_0 => 7,
      ALIGN_COMMA_WORD_0 => 1,
      AC_CAP_DIS_0 => FALSE,
      PLL_DIVSEL_FB => 5,
      RX_STATUS_FMT_0 => "PCIE",
      TX_DIFF_BOOST_0 => TRUE,
      TX_XCLK_SEL_1 => "TXOUT",
      RCV_TERM_VTTRX_1 => FALSE,
      RCV_TERM_MID_0 => TRUE,
      SATA_MAX_BURST_1 => 7,
      COMMA_DOUBLE_0 => FALSE,
      OOBDETECT_THRESHOLD_1 => "010",
      CHAN_BOND_SEQ_2_ENABLE_1 => "1111",
      TX_DIFF_BOOST_1 => TRUE,
      RX_LOS_INVALID_INCR_1 => 8,
      TRANS_TIME_TO_P2_1 => X"0064",
      COM_BURST_VAL_0 => "1111",
      TRANS_TIME_NON_P2_1 => X"0019",
      TERMINATION_IMP_1 => 50,
      RX_XCLK_SEL_0 => "RXREC",
      RX_LOSS_OF_SYNC_FSM_1 => FALSE,
      COM_BURST_VAL_1 => "1111",
      TERMINATION_OVRD => FALSE,
      SATA_MIN_BURST_1 => 4,
      DEC_PCOMMA_DETECT_0 => TRUE,
      PLL_SATA_1 => FALSE,
      PLL_TXDIVSEL_OUT_1 => 1,
      RX_DECODE_SEQ_MATCH_0 => TRUE,
      RX_SLIDE_MODE_1 => "PCS",
      SATA_IDLE_VAL_0 => "011",
      TX_XCLK_SEL_0 => "TXOUT",
      PMA_CDR_SCAN_0 => X"6C08040",
      PLL_DIVSEL_REF => 2,
      RCV_TERM_MID_1 => TRUE,
      PCOMMA_DETECT_1 => TRUE,
      PLL_SATA_0 => FALSE,
      SATA_MIN_WAKE_1 => 4,
      SIM_RECEIVER_DETECT_PASS0 => TRUE,
      RX_STATUS_FMT_1 => "PCIE",
      SATA_MAX_WAKE_1 => 7,
      TRANS_TIME_NON_P2_0 => X"0019",
      PRBS_ERR_THRESHOLD_1 => X"00000001",
      PCOMMA_10B_VALUE_1 => "0101111100",
      SATA_MIN_INIT_0 => 12,
      PCI_EXPRESS_MODE_0 => TRUE,
      TX_BUFFER_USE_1 => TRUE,
      SATA_MAX_INIT_1 => 22,
      RCV_TERM_GND_1 => TRUE,
      PMA_RX_CFG_1 => X"0DCE089",
      RX_BUFFER_USE_1 => TRUE,
      OVERSAMPLE_MODE => FALSE,
      OOBDETECT_THRESHOLD_0 => "010",
      TRANS_TIME_TO_P2_0 => X"0064",
      RX_BUFFER_USE_0 => TRUE,
      RX_DECODE_SEQ_MATCH_1 => TRUE,
      SATA_MIN_BURST_0 => 4,
      SATA_IDLE_VAL_1 => "011",
      RCV_TERM_GND_0 => TRUE,
      CHAN_BOND_SEQ_1_ENABLE_1 => "1111",
      SATA_MIN_WAKE_0 => 4,
      TERMINATION_IMP_0 => 50,
      CHAN_BOND_SEQ_2_USE_0 => TRUE,
      SATA_MIN_INIT_1 => 12,
      RX_LOS_INVALID_INCR_0 => 8,
      OOB_CLK_DIVIDER => 4,
      RX_LOS_THRESHOLD_0 => 128,
      TX_BUFFER_USE_0 => TRUE,
      PLL_TXDIVSEL_COMM_OUT => 1,
      PLL_RXDIVSEL_OUT_1 => 1,
      TRANS_TIME_FROM_P2_0 => X"003C",
      CLK_COR_INSERT_IDLE_FLAG_0 => FALSE,
      RX_XCLK_SEL_1 => "RXREC",
      RCV_TERM_VTTRX_0 => FALSE,
      SIM_GTPRESET_SPEEDUP => 1,
      TERMINATION_CTRL => "10100",
      SIM_RECEIVER_DETECT_PASS1 => TRUE,
      MCOMMA_10B_VALUE_0 => "1010000011",
      RX_SLIDE_MODE_0 => "PCS",
      SATA_MAX_WAKE_0 => 7,
      PMA_CDR_SCAN_1 => X"6C08040",
      MCOMMA_DETECT_1 => TRUE,
      CLK_CORRECT_USE_1 => TRUE,
      RX_LOSS_OF_SYNC_FSM_0 => FALSE,
      PLL_RXDIVSEL_OUT_0 => 1,
      TX_SYNC_FILTERB => 1,
      TXRX_INVERT_0 => "00000",
      PCI_EXPRESS_MODE_1 => TRUE,
      PCOMMA_DETECT_0 => TRUE,
      RX_LOS_THRESHOLD_1 => 128,
      SIM_PLL_PERDIV2 => X"190",
      PLL_TXDIVSEL_OUT_0 => 1,
      MCOMMA_DETECT_0 => TRUE,
      TRANS_TIME_FROM_P2_1 => X"003C",
      SATA_MAX_INIT_0 => 22,
      SATA_MAX_BURST_0 => 7,
      CLK_COR_SEQ_2_2_0 => "0000000000",
      CLK_COR_SEQ_2_4_1 => "0000000000",
      CLK_COR_SEQ_1_2_0 => "0000000000",
      CLK_COR_MIN_LAT_0 => 16,
      CHAN_BOND_SEQ_1_2_1 => "0001001010",
      CHAN_BOND_SEQ_1_4_0 => "0110111100",
      CHAN_BOND_SEQ_2_4_0 => "0100011100",
      CHAN_BOND_SEQ_2_ENABLE_0 => "1111",
      CLK_COR_REPEAT_WAIT_1 => 5,
      CLK_COR_SEQ_2_1_0 => "0000000000",
      CHAN_BOND_MODE_1 => "SLAVE",
      CHAN_BOND_SEQ_1_4_1 => "0110111100",
      CHAN_BOND_SEQ_LEN_1 => 4,
      CLK_COR_SEQ_1_ENABLE_1 => "1111",
      DEC_VALID_COMMA_ONLY_0 => TRUE,
      CLK_COR_SEQ_2_ENABLE_0 => "1111",
      DEC_VALID_COMMA_ONLY_1 => TRUE,
      CLK_COR_SEQ_2_1_1 => "0000000000",
      CLK_COR_SEQ_1_4_0 => "0000000000",
      SATA_BURST_VAL_0 => "100",
      CLK_COR_KEEP_IDLE_0 => FALSE,
      CLK_COR_SEQ_1_3_1 => "0000000000",
      CHAN_BOND_SEQ_2_3_1 => "0110111100",
      CHAN_BOND_2_MAX_SKEW_0 => 7,
      CLKINDC_B => TRUE,
      CLK_COR_SEQ_2_USE_0 => FALSE,
      CHAN_BOND_SEQ_1_1_1 => "0001001010",
      CLK_COR_ADJ_LEN_0 => 1,
      CHAN_BOND_SEQ_2_1_1 => "0100111100",
      PCOMMA_10B_VALUE_0 => "0101111100",
      CLK_COR_SEQ_1_2_1 => "0000000000",
      CHAN_BOND_SEQ_1_3_0 => "0001001010",
      CLK_COR_MAX_LAT_0 => 18,
      CHAN_BOND_SEQ_LEN_0 => 4,
      CHAN_BOND_SEQ_2_2_0 => "0100111100",
      CLK_COR_KEEP_IDLE_1 => FALSE,
      CLK_COR_MAX_LAT_1 => 18,
      CLK_COR_PRECEDENCE_1 => TRUE,
      CLK_CORRECT_USE_0 => TRUE,
      CLK_COR_DET_LEN_0 => 1,
      CHAN_BOND_SEQ_2_USE_1 => TRUE,
      DEC_PCOMMA_DETECT_1 => TRUE,
      CLK_COR_REPEAT_WAIT_0 => 5,
      CLK25_DIVIDER => 4,
      CLK_COR_SEQ_2_3_0 => "0000000000",
      CLK_COR_SEQ_2_4_0 => "0000000000",
      CHAN_BOND_SEQ_2_3_0 => "0110111100",
      CLK_COR_SEQ_2_2_1 => "0000000000",
      DEC_MCOMMA_DETECT_1 => TRUE,
      COMMA_DOUBLE_1 => FALSE,
      CLK_COR_INSERT_IDLE_FLAG_1 => FALSE,
      CLK_COR_SEQ_1_4_1 => "0000000000",
      CHAN_BOND_SEQ_2_4_1 => "0100011100",
      CHAN_BOND_SEQ_1_ENABLE_0 => "1111",
      MCOMMA_10B_VALUE_1 => "1010000011",
      COMMA_10B_ENABLE_1 => "1111111111",
      CLK_COR_SEQ_1_1_1 => "0100011100",
      COMMA_10B_ENABLE_0 => "1111111111",
      CLK_COR_SEQ_2_USE_1 => FALSE,
      CHAN_BOND_SEQ_1_3_1 => "0001001010",
      CHAN_BOND_SEQ_2_1_0 => "0100111100",
      CHAN_BOND_SEQ_1_2_0 => "0001001010",
      CLK_COR_SEQ_2_ENABLE_1 => "1111",
      CHAN_BOND_SEQ_1_1_0 => "0001001010",
      CHAN_BOND_LEVEL_1 => 2,
      CLK_COR_SEQ_2_3_1 => "0000000000",
      CLK_COR_SEQ_1_1_0 => "0100011100",
      CLK_COR_SEQ_1_3_0 => "0000000000",
      DEC_MCOMMA_DETECT_0 => TRUE,
      CLK_COR_ADJ_LEN_1 => 1,
      CLK_COR_SEQ_1_ENABLE_0 => "1111",
      TXRX_INVERT_1 => "00000",
      CHAN_BOND_MODE_0 => "MASTER",
      CLK_COR_DET_LEN_1 => 1,
      CLK_COR_PRECEDENCE_0 => TRUE,
      CHAN_BOND_2_MAX_SKEW_1 => 7,
      SATA_BURST_VAL_1 => "100",
      CLK_COR_MIN_LAT_1 => 16,
      CHAN_BOND_1_MAX_SKEW_1 => 7,
      CHAN_BOND_LEVEL_0 => 3,
      CHAN_BOND_SEQ_2_2_1 => "0100111100",
      PMA_RX_CFG_0 => X"0DCE089",
      PRBS_ERR_THRESHOLD_0 => X"00000001",
      PCS_COM_CFG => X"1680A0E"
    )
    port map (
      CLKIN => sys_clk,
      REFCLKOUT => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_refclk_out(0),
      RXRECCLK0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRECCLK0_UNCONNECTED,
      TXOUTCLK0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_clk(0),
      TXUSRCLK0 => BU2_U0_pcie_ep0_core_clk,
      TXUSRCLK20 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK0 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK20 => BU2_U0_pcie_ep0_core_clk,
      RXRECCLK1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRECCLK1_UNCONNECTED,
      TXOUTCLK1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXOUTCLK1_UNCONNECTED,
      TXUSRCLK1 => BU2_U0_pcie_ep0_core_clk,
      TXUSRCLK21 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK1 => BU2_U0_pcie_ep0_core_clk,
      RXUSRCLK21 => BU2_U0_pcie_ep0_core_clk,
      TXP0 => pci_exp_txp_398(0),
      TXN0 => pci_exp_txn_399(0),
      RXP0 => pci_exp_rxp_400(0),
      RXN0 => pci_exp_rxn_401(0),
      TXP1 => pci_exp_txp_398(1),
      TXN1 => pci_exp_txn_399(1),
      RXP1 => pci_exp_rxp_400(1),
      RXN1 => pci_exp_rxn_401(1),
      RXVALID0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(0),
      RXVALID1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(1),
      GTPRESET => BU2_U0_pcie_ep0_GTPRESET,
      RXCDRRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      TXRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXRESET0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14,
      RXBUFRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RESETDONE0 => BU2_U0_pcie_ep0_RESETDONE(0),
      RXCDRRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l1,
      TXRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXRESET1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14,
      RXBUFRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RESETDONE1 => BU2_U0_pcie_ep0_pcie_blk_RESETDONE(1),
      PLLPOWERDOWN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      REFCLKPWRDNB => BU2_N1,
      RXENEQB0 => BU2_N1,
      RXENEQB1 => BU2_N1,
      INTDATAWIDTH => BU2_N1,
      TXDATAWIDTH0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATAWIDTH1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPMAPHASEALIGN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPMASETPHASE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPMASETPHASE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPMASETPHASE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENC8B10BUSE0 => BU2_N1,
      TXPOLARITY0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXINHIBIT0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENC8B10BUSE1 => BU2_N1,
      TXPOLARITY1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXINHIBIT1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPOLARITY0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(0),
      RXENPCOMMAALIGN0 => BU2_N1,
      RXENMCOMMAALIGN0 => BU2_N1,
      RXSLIDE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCOMMADETUSE0 => BU2_N1,
      RXCOMMADET0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCOMMADET0_UNCONNECTED,
      RXBYTEREALIGN0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEREALIGN0_UNCONNECTED,
      RXBYTEISALIGNED0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEISALIGNED0_UNCONNECTED,
      RXDEC8B10BUSE0 => BU2_N1,
      RXENCHANSYNC0 => BU2_N1,
      RXCHANBONDSEQ0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANBONDSEQ0_UNCONNECTED,
      RXCHANREALIGN0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANREALIGN0_UNCONNECTED,
      RXCHANISALIGNED0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(0),
      RXDATAWIDTH0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPOLARITY1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(1),
      RXENPCOMMAALIGN1 => BU2_N1,
      RXENMCOMMAALIGN1 => BU2_N1,
      RXSLIDE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCOMMADETUSE1 => BU2_N1,
      RXCOMMADET1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCOMMADET1_UNCONNECTED,
      RXBYTEREALIGN1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEREALIGN1_UNCONNECTED,
      RXBYTEISALIGNED1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBYTEISALIGNED1_UNCONNECTED,
      RXDEC8B10BUSE1 => BU2_N1,
      RXENCHANSYNC1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHANBONDSEQ1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANBONDSEQ1_UNCONNECTED,
      RXCHANREALIGN1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHANREALIGN1_UNCONNECTED,
      RXCHANISALIGNED1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(1),
      RXDATAWIDTH1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXELECIDLE0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(0),
      TXDETECTRX0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(0),
      TXELECIDLE1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(1),
      TXDETECTRX1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(1),
      PHYSTATUS0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(0),
      PHYSTATUS1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(1),
      RXELECIDLE0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(0),
      RXELECIDLE1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(1),
      TXCOMSTART0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMTYPE0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMSTART1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCOMTYPE1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      PLLLKDET => BU2_U0_pcie_ep0_pcie_blk_PLLLKDET_OUT(0),
      PLLLKDETEN => BU2_N1,
      PRBSCNTRESET0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPRBSERR0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXPRBSERR0_UNCONNECTED,
      PRBSCNTRESET1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXPRBSERR1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXPRBSERR1_UNCONNECTED,
      DCLK => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DEN => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DWE => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DRDY => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DRDY_UNCONNECTED,
      RXENSAMPLEALIGN0 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXOVERSAMPLEERR0 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXOVERSAMPLEERR0_UNCONNECTED,
      RXENSAMPLEALIGN1 => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXOVERSAMPLEERR1 => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXOVERSAMPLEERR1_UNCONNECTED,
      RXELECIDLERESET0 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(0),
      RXELECIDLERESET1 => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(1),
      RXENELECIDLERESETB => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_en_elec_idle_resetb(0),
      TXDATA0(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA0(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(7),
      TXDATA0(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(6),
      TXDATA0(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(5),
      TXDATA0(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(4),
      TXDATA0(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(3),
      TXDATA0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(2),
      TXDATA0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(1),
      TXDATA0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(0),
      TXBYPASS8B10B0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBYPASS8B10B0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(0),
      TXCHARDISPMODE0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPMODE0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(0),
      TXCHARDISPVAL0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPVAL0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDATA1(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(15),
      TXDATA1(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(14),
      TXDATA1(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(13),
      TXDATA1(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(12),
      TXDATA1(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(11),
      TXDATA1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(10),
      TXDATA1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(9),
      TXDATA1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(8),
      TXBYPASS8B10B1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBYPASS8B10B1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARISK1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(1),
      TXCHARDISPMODE1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPMODE1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(1),
      TXCHARDISPVAL1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXCHARDISPVAL1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXDATA0(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_15_UNCONNECTED,
      RXDATA0(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_14_UNCONNECTED,
      RXDATA0(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_13_UNCONNECTED,
      RXDATA0(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_12_UNCONNECTED,
      RXDATA0(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_11_UNCONNECTED,
      RXDATA0(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_10_UNCONNECTED,
      RXDATA0(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_9_UNCONNECTED,
      RXDATA0(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA0_8_UNCONNECTED,
      RXDATA0(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(7),
      RXDATA0(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(6),
      RXDATA0(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(5),
      RXDATA0(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(4),
      RXDATA0(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(3),
      RXDATA0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(2),
      RXDATA0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(1),
      RXDATA0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(0),
      RXNOTINTABLE0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE0_1_UNCONNECTED,
      RXNOTINTABLE0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE0_0_UNCONNECTED,
      RXDISPERR0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR0_1_UNCONNECTED,
      RXDISPERR0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR0_0_UNCONNECTED,
      RXCHARISK0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISK0_1_UNCONNECTED,
      RXCHARISK0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(0),
      RXRUNDISP0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP0_1_UNCONNECTED,
      RXRUNDISP0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP0_0_UNCONNECTED,
      RXCHARISCOMMA0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA0_1_UNCONNECTED,
      RXCHARISCOMMA0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA0_0_UNCONNECTED,
      RXDATA1(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_15_UNCONNECTED,
      RXDATA1(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_14_UNCONNECTED,
      RXDATA1(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_13_UNCONNECTED,
      RXDATA1(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_12_UNCONNECTED,
      RXDATA1(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_11_UNCONNECTED,
      RXDATA1(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_10_UNCONNECTED,
      RXDATA1(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_9_UNCONNECTED,
      RXDATA1(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDATA1_8_UNCONNECTED,
      RXDATA1(7) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(15),
      RXDATA1(6) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(14),
      RXDATA1(5) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(13),
      RXDATA1(4) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(12),
      RXDATA1(3) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(11),
      RXDATA1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(10),
      RXDATA1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(9),
      RXDATA1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(8),
      RXNOTINTABLE1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE1_1_UNCONNECTED,
      RXNOTINTABLE1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXNOTINTABLE1_0_UNCONNECTED,
      RXDISPERR1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR1_1_UNCONNECTED,
      RXDISPERR1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXDISPERR1_0_UNCONNECTED,
      RXCHARISK1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISK1_1_UNCONNECTED,
      RXCHARISK1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(1),
      RXRUNDISP1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP1_1_UNCONNECTED,
      RXRUNDISP1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXRUNDISP1_0_UNCONNECTED,
      RXCHARISCOMMA1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA1_1_UNCONNECTED,
      RXCHARISCOMMA1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCHARISCOMMA1_0_UNCONNECTED,
      TXPOWERDOWN0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(1),
      TXPOWERDOWN0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(0),
      RXPOWERDOWN0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(1),
      RXPOWERDOWN0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(0),
      TXPOWERDOWN1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(3),
      TXPOWERDOWN1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(2),
      RXPOWERDOWN1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(3),
      RXPOWERDOWN1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(2),
      LOOPBACK0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      LOOPBACK1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL0(1) => BU2_N1,
      TXDIFFCTRL0(0) => BU2_N1,
      TXBUFDIFFCTRL0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBUFDIFFCTRL0(1) => BU2_N1,
      TXBUFDIFFCTRL0(0) => BU2_N1,
      TXPREEMPHASIS0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPREEMPHASIS0(1) => BU2_N1,
      TXPREEMPHASIS0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXDIFFCTRL1(1) => BU2_N1,
      TXDIFFCTRL1(0) => BU2_N1,
      TXBUFDIFFCTRL1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXBUFDIFFCTRL1(1) => BU2_N1,
      TXBUFDIFFCTRL1(0) => BU2_N1,
      TXPREEMPHASIS1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXPREEMPHASIS1(1) => BU2_N1,
      TXPREEMPHASIS1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX0(0) => BU2_N1,
      RXEQPOLE0(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQMIX1(0) => BU2_N1,
      RXEQPOLE1(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXEQPOLE1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXKERR0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR0_1_UNCONNECTED,
      TXKERR0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR0_0_UNCONNECTED,
      TXRUNDISP0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP0_1_UNCONNECTED,
      TXRUNDISP0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP0_0_UNCONNECTED,
      TXBUFSTATUS0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS0_1_UNCONNECTED,
      TXBUFSTATUS0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS0_0_UNCONNECTED,
      TXKERR1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR1_1_UNCONNECTED,
      TXKERR1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXKERR1_0_UNCONNECTED,
      TXRUNDISP1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP1_1_UNCONNECTED,
      TXRUNDISP1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXRUNDISP1_0_UNCONNECTED,
      TXBUFSTATUS1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS1_1_UNCONNECTED,
      TXBUFSTATUS1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_TXBUFSTATUS1_0_UNCONNECTED,
      RXLOSSOFSYNC0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC0_1_UNCONNECTED,
      RXLOSSOFSYNC0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC0_0_UNCONNECTED,
      RXCHBONDI0(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHBONDI0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHBONDI0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXCHBONDO0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 2),
      RXCHBONDO0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 1),
      RXCHBONDO0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 0),
      RXBUFSTATUS0(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_2_UNCONNECTED,
      RXBUFSTATUS0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_1_UNCONNECTED,
      RXBUFSTATUS0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS0_0_UNCONNECTED,
      RXLOSSOFSYNC1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC1_1_UNCONNECTED,
      RXLOSSOFSYNC1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXLOSSOFSYNC1_0_UNCONNECTED,
      RXCHBONDI1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 2),
      RXCHBONDI1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 1),
      RXCHBONDI1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(0, 0),
      RXCHBONDO1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 2),
      RXCHBONDO1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 1),
      RXCHBONDO1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chbond_o(1, 0),
      RXBUFSTATUS1(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_2_UNCONNECTED,
      RXBUFSTATUS1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_1_UNCONNECTED,
      RXBUFSTATUS1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXBUFSTATUS1_0_UNCONNECTED,
      RXSTATUS0(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(2),
      RXSTATUS0(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(1),
      RXSTATUS0(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(0),
      RXCLKCORCNT0(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_2_UNCONNECTED,
      RXCLKCORCNT0(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_1_UNCONNECTED,
      RXCLKCORCNT0(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT0_0_UNCONNECTED,
      RXSTATUS1(2) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(5),
      RXSTATUS1(1) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(4),
      RXSTATUS1(0) => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(3),
      RXCLKCORCNT1(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_2_UNCONNECTED,
      RXCLKCORCNT1(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_1_UNCONNECTED,
      RXCLKCORCNT1(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_RXCLKCORCNT1_0_UNCONNECTED,
      TXENPRBSTST0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST0(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST0(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      TXENPRBSTST1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST1(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      RXENPRBSTST1(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DADDR(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(15) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(14) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(13) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(12) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(11) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(10) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(9) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(8) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(7) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(6) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(5) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(4) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DI(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      DO(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_15_UNCONNECTED,
      DO(14) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_14_UNCONNECTED,
      DO(13) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_13_UNCONNECTED,
      DO(12) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_12_UNCONNECTED,
      DO(11) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_11_UNCONNECTED,
      DO(10) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_10_UNCONNECTED,
      DO(9) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_9_UNCONNECTED,
      DO(8) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_8_UNCONNECTED,
      DO(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_7_UNCONNECTED,
      DO(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_6_UNCONNECTED,
      DO(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_5_UNCONNECTED,
      DO(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_4_UNCONNECTED,
      DO(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_3_UNCONNECTED,
      DO(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_2_UNCONNECTED,
      DO(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_1_UNCONNECTED,
      DO(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_GTD_0_GT_i_DO_0_UNCONNECTED,
      GTPTEST(3) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(2) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(1) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      GTPTEST(0) => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_bufg2 : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_refclk_out(0),
      O => BU2_U0_pcie_ep0_pcie_blk_REFCLKOUT_bufg
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_bufg1 : BUFG
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_clk(0),
      O => NLW_BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_bufg1_O_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_0 : LDP_1
    generic map(
      INIT => '0'
    )
    port map (
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      G => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(0),
      PRE => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_0_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_1 : LDP_1
    generic map(
      INIT => '0'
    )
    port map (
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      G => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(1),
      PRE => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_1_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_2 : LDP_1
    generic map(
      INIT => '0'
    )
    port map (
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      G => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(2),
      PRE => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_2_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_3 : LDP_1
    generic map(
      INIT => '0'
    )
    port map (
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2),
      G => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_icdrreset(3),
      PRE => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset_3_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_phy_status_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_11 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_10 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_9 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_8 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_7 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_6 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_5 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_4 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_status_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_chanisaligned_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_31 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_30 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_29 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_28 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_27 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_26 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_25 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_24 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_23 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_22 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_21 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_20 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_19 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_18 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_17 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_16 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_15 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_14 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_13 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_12 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_11 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_10 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_9 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_8 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_7 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_6 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_5 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_4 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_data_k_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_valid_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_delayed_elec_idle_reset : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_12,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_delayed_elec_idle_reset_11
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_wire(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_elec_idle_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m2_delayed_elec_idle_reset : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_13,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m2_delayed_elec_idle_reset_12
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m1_delayed_elec_idle_reset : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_cdrreset(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_m1_delayed_elec_idle_reset_13
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset : FDC
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_pipe_reset_l0,
      D => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_rxreset_14
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l3,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l2,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l1,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_polarity_l0,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_rx_polarity_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l3,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l2,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l1,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_compliance_l0,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_compliance_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l3,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l2,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l1,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_detect_rx_loopback_l0,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_detect_rx_loopback_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_7 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_6 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l3(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_5 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_4 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l2(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l1(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_power_down_l0(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_power_down_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l3,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l2,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l1,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_k_l0,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_k_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_31 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_30 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_29 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_28 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_27 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_26 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_25 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_24 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l3(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_23 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_22 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_21 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_20 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_19 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_18 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_17 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_16 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l2(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_15 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_14 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_13 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_12 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_11 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_10 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_9 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_8 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l1(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_7 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_6 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_5 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_4 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_data_l0(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_data_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_3 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l3,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_2 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l2,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_1 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l1,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg_0 : FD
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_pipe_tx_elec_idle_l0,
      Q => BU2_U0_pcie_ep0_pcie_blk_SIO_pcie_gt_wrapper_i_gt_tx_elec_idle_reg(0)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_0 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(0),
      R => BU2_U0_pcie_ep0_GTPRESET,
      Q => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(0)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_1 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(1),
      R => BU2_U0_pcie_ep0_GTPRESET,
      Q => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(1)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_2 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(2),
      R => BU2_U0_pcie_ep0_GTPRESET,
      Q => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(2)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d_3 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector(3),
      R => BU2_U0_pcie_ep0_GTPRESET,
      Q => BU2_U0_pcie_ep0_extend_clk_l0_dll_error_vector_d(3)
    );
  BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d_1 : FDR
    port map (
      C => BU2_U0_pcie_ep0_core_clk,
      D => BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error(1),
      R => BU2_U0_pcie_ep0_GTPRESET,
      Q => BU2_U0_pcie_ep0_extend_clk_l0_rx_mac_link_error_d(1)
    );
  BU2_U0_pcie_ep0_trn_lnk_up_n_reg : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_trn_lnk_up_n,
      Q => BU2_U0_pcie_ep0_trn_lnk_up_n_reg_15
    );
  BU2_XST_VCC : VCC
    port map (
      P => BU2_N1
    );
  BU2_XST_GND : GND
    port map (
      G => BU2_U0_pcie_ep0_pcie_blk_pipe_rx_data_l4_out(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_16,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_16,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_0_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_17,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_17,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_1_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_18,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_18,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_2_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_19,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_19,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_3_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_20,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_20,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_4_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_21,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_21,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_5_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_22,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_22,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_6_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_23,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_23,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_7_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_24,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_24,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_8_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_25,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_25,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_9_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_26,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_26,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_10_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_27,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_27,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_11_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_28,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_28,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_12_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_29,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_29,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_13_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_30,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_30,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_15_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_16 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_31,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_31,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_16_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_32,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_32,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_14_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_17 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_33,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_33,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_17_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_18 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_34,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_34,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_18_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_19 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_35,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_35,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_19_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_20 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_36,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_36,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_20_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_21 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_37,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_37,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_21_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_22 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_38,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_38,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_22_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_23 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_39,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_39,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_23_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_24 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_40,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_40,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_24_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_25 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_41,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_41,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_25_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_26 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_42,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_42,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_26_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_27 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_43,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_43,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_27_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_28 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_44,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_44,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_28_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_29 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_45,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_45,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_29_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_30 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_46,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_46,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_30_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_32 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_47,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_47,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_32_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_33 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_48,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_48,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_33_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_31 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_49,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_49,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_31_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_34 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_50,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_50,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_34_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_35 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_51,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_51,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_35_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_36 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_52,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_52,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_36_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_37 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_53,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_53,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_37_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_38 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_54,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_54,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_38_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_39 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_55,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_55,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_39_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_40 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_56,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_56,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_40_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_41 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_57,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_57,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_41_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_42 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_58,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_58,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_42_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_43 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_59,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_59,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_43_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_44 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_60,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_60,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_44_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_45 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_61,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_61,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_45_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_46 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_62,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_62,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_46_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_47 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_63,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_63,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_47_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_49 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_64,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_64,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_49_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_50 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_65,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_65,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_50_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_48 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_66,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_66,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_48_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_51 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_67,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_67,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_51_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_52 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_68,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_68,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_52_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_53 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_69,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_69,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_53_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_54 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_70,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_70,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_54_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_55 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_71,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_71,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_55_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_56 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_72,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_72,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_56_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_57 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_73,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_73,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_57_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_58 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_74,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_74,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_58_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_59 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_75,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_75,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_59_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_60 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_76,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_76,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_60_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_61 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_77,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_77,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_61_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_62 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_78,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_78,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_62_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o_63 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_79,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_79,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_d_o_63_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_80,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_180,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_80,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_eof_nd_q_3_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_81,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_81,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_rem_q_5_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_82,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_227,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_82,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_Mshreg_eval_check_q3_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_83,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5 : SRLC16E
    generic map(
      INIT => X"0000"
    )
    port map (
      A0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      CE => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      CLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_83,
      Q15 => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Mshreg_src_rdy_q_5_Q15_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3879,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3878,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_12 : LUT6
    generic map(
      INIT => X"208AA00A2288AA00"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3879
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_3_11 : LUT6
    generic map(
      INIT => X"8282888222228822"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3878
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3877,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3876,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(52),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3877
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(52),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3876
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3875,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3874,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(53),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3875
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(53),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3874
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3873,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3872,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(54),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3873
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3872
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3871,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3870,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3871
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(56),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3870
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3869,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3868,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3869
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3868
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3867,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3866,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3867
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3866
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3865,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3864,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3865
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3864
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3863,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3862,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3863
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3862
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3861,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3860,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3861
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3860
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3859,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3858,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00002 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(62),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3859
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux00001 : LUT5
    generic map(
      INIT => X"FDA87520"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(62),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3858
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3855,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3854,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_12 : LUT6
    generic map(
      INIT => X"AA99A090AAAAA0A0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1),
      I4 => NlwRenamedSig_OI_cfg_command_8_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3855
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_1_11 : LUT6
    generic map(
      INIT => X"6660AAA0AAA0AAA0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1),
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => NlwRenamedSig_OI_cfg_command_8_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3854
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and00011_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3850,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3849,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000112 : LUT6
    generic map(
      INIT => X"AA8AAA8AAA8AAAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      I5 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3850
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and000111 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      I1 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I2 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3849
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3848,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux00001 : LUT6
    generic map(
      INIT => X"BEEEEEEE14444444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3848
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3847,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3846,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert12 : LUT6
    generic map(
      INIT => X"0000300000002000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I5 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3847
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert11 : LUT3
    generic map(
      INIT => X"A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108,
      I1 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      I2 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3846
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or00001_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3845,
      I1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3392
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_or000011 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3845
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3842,
      I1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => trn_rnp_ok_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np11 : LUT6
    generic map(
      INIT => X"0080808000CCCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_267,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_240,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3842
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3841,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux00001 : LUT5
    generic map(
      INIT => X"BEEE1444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3841
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or00001_f7 : MUXF7
    port map (
      I0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3840,
      S => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or000011 : LUT6
    generic map(
      INIT => X"FFFFFFFF82000082"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(0),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_fifo(0),
      I3 => BU2_U0_pcie_ep0_llk_tx_ch_fifo(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_114,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3840
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and00001_f7 : MUXF7
    port map (
      I0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3839,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and000011 : LUT6
    generic map(
      INIT => X"2000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_349,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map10,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map21,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3839
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3836,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3835,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_2 : LUT4
    generic map(
      INIT => X"A9AA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd1,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3836
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_6_1 : LUT5
    generic map(
      INIT => X"AA9AFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd0,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3835
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3833,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3832,
      S => trn_rdst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden2 : LUT4
    generic map(
      INIT => X"FF4C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3833
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden1 : LUT6
    generic map(
      INIT => X"23AF22AA33FF22AA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3832
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np15_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3830,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np151 : LUT6
    generic map(
      INIT => X"6AAAAAAAAAAAAAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3830
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_4_1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3829,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_4_11 : LUT5
    generic map(
      INIT => X"6CCCCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3829
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3828,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux00001 : LUT5
    generic map(
      INIT => X"6CCCCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3828
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3827,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3826,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00012 : LUT6
    generic map(
      INIT => X"0000000100070007"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(56),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3827
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or00011 : LUT6
    generic map(
      INIT => X"0000001100000100"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(56),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3826
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3825,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3824,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00002 : LUT6
    generic map(
      INIT => X"0000000202000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3825
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or00001 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3824
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3823,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3822,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_152,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and00002 : LUT6
    generic map(
      INIT => X"0303010103020100"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_150,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_151,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_153,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_166,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3823
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and00001 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_151,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_153,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3822
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq0000_f7 : MUXF7
    port map (
      I0 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3821,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq00001 : LUT6
    generic map(
      INIT => X"2000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3821
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_1_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3820,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3819,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_12 : LUT3
    generic map(
      INIT => X"A9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3820
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_2_11 : LUT4
    generic map(
      INIT => X"A9FF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3819
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt00001_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3818,
      I1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt000011 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3818
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt00001_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3817,
      I1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt000011 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3817
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3816,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3815,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_214,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00002 : LUT5
    generic map(
      INIT => X"FFFEFEFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_217,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_203,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_189,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3816
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or00001 : LUT6
    generic map(
      INIT => X"FFFFFEFFFEFFFEFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_217,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_203,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_189,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3815
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_Mrom_COND_79_rom000011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo : RAMB36SDP_EXP
    generic map(
      INIT_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_12 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_14 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_17 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_13 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_15 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_19 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_06 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1C => X"0000000000000000000000000000000000000000000000000000000000000000",
      SRVAL => X"000000000000000000",
      INIT_00 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_11 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_0A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_18 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_07 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_10 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_02 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT => X"000000000000000000",
      INIT_08 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_09 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_04 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      EN_ECC_WRITE => FALSE,
      INIT_16 => X"0000000000000000000000000000000000000000000000000000000000000000",
      EN_ECC_SCRUB => FALSE,
      INIT_03 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_01 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0B => X"0000000000000000000000000000000000000000000000000000000000000000",
      EN_ECC_READ => FALSE,
      INIT_05 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0D => X"0000000000000000000000000000000000000000000000000000000000000000",
      DO_REG => 0,
      INIT_7E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_1F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_20 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_21 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_22 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_23 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_24 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_25 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_26 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_27 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_28 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_29 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_2F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_30 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_31 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_32 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_33 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_34 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_35 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_36 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_37 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_38 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_39 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_3F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_40 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_41 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_42 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_43 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_44 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_45 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_46 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_47 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_48 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_49 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_4F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_50 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_51 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_52 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_53 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_54 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_55 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_56 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_57 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_58 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_59 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_5F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_60 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_61 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_62 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_63 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_64 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_65 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_66 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_67 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_68 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_69 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_6F => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_70 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_71 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_72 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_73 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_74 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_75 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_76 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_77 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_78 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_79 => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7A => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7B => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7C => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_7D => X"0000000000000000000000000000000000000000000000000000000000000000",
      INIT_FILE => "NONE",
      SIM_COLLISION_CHECK => "NONE",
      INITP_0E => X"0000000000000000000000000000000000000000000000000000000000000000",
      INITP_0F => X"0000000000000000000000000000000000000000000000000000000000000000"
    )
    port map (
      RDENU => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      RDENL => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      WRENU => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      WRENL => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      SSRU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      SSRL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      RDCLKU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      RDCLKL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WRCLKU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WRCLKL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      RDRCLKU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      RDRCLKL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      REGCEU => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      REGCEL => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      SBITERR => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_SBITERR_UNCONNECTED,
      DBITERR => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_DBITERR_UNCONNECTED,
      DI(63) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(63),
      DI(62) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(62),
      DI(61) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(61),
      DI(60) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(60),
      DI(59) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(59),
      DI(58) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(58),
      DI(57) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(57),
      DI(56) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(56),
      DI(55) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(55),
      DI(54) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(54),
      DI(53) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(53),
      DI(52) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(52),
      DI(51) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(51),
      DI(50) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(50),
      DI(49) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(49),
      DI(48) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(48),
      DI(47) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(47),
      DI(46) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(46),
      DI(45) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(45),
      DI(44) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(44),
      DI(43) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(43),
      DI(42) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(42),
      DI(41) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(41),
      DI(40) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(40),
      DI(39) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(39),
      DI(38) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(38),
      DI(37) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(37),
      DI(36) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(36),
      DI(35) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(35),
      DI(34) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(34),
      DI(33) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(33),
      DI(32) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(32),
      DI(31) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(31),
      DI(30) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(30),
      DI(29) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(29),
      DI(28) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(28),
      DI(27) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(27),
      DI(26) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(26),
      DI(25) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(25),
      DI(24) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(24),
      DI(23) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(23),
      DI(22) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(22),
      DI(21) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(21),
      DI(20) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(20),
      DI(19) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(19),
      DI(18) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(18),
      DI(17) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(17),
      DI(16) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(16),
      DI(15) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(15),
      DI(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(14),
      DI(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(13),
      DI(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(12),
      DI(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(11),
      DI(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(10),
      DI(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(9),
      DI(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(8),
      DI(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(7),
      DI(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(6),
      DI(5) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(5),
      DI(4) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(4),
      DI(3) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(3),
      DI(2) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(2),
      DI(1) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(1),
      DI(0) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(0),
      DIP(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000,
      DIP(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_149,
      DIP(5) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_147,
      DIP(4) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned,
      DIP(3) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(3),
      DIP(2) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(2),
      DIP(1) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(1),
      DIP(0) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      RDADDRL(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_15_UNCONNECTED,
      RDADDRL(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      RDADDRL(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      RDADDRL(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      RDADDRL(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      RDADDRL(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      RDADDRL(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      RDADDRL(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      RDADDRL(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      RDADDRL(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      RDADDRL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_5_UNCONNECTED,
      RDADDRL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_4_UNCONNECTED,
      RDADDRL(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_3_UNCONNECTED,
      RDADDRL(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_2_UNCONNECTED,
      RDADDRL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_1_UNCONNECTED,
      RDADDRL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRL_0_UNCONNECTED,
      RDADDRU(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      RDADDRU(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      RDADDRU(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      RDADDRU(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      RDADDRU(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      RDADDRU(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      RDADDRU(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      RDADDRU(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      RDADDRU(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      RDADDRU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_5_UNCONNECTED,
      RDADDRU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_4_UNCONNECTED,
      RDADDRU(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_3_UNCONNECTED,
      RDADDRU(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_2_UNCONNECTED,
      RDADDRU(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_1_UNCONNECTED,
      RDADDRU(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_RDADDRU_0_UNCONNECTED,
      WRADDRL(15) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_15_UNCONNECTED,
      WRADDRL(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(8),
      WRADDRL(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(7),
      WRADDRL(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(6),
      WRADDRL(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(5),
      WRADDRL(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(4),
      WRADDRL(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(3),
      WRADDRL(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(2),
      WRADDRL(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(1),
      WRADDRL(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(0),
      WRADDRL(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_5_UNCONNECTED,
      WRADDRL(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_4_UNCONNECTED,
      WRADDRL(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_3_UNCONNECTED,
      WRADDRL(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_2_UNCONNECTED,
      WRADDRL(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_1_UNCONNECTED,
      WRADDRL(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRL_0_UNCONNECTED,
      WRADDRU(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(8),
      WRADDRU(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(7),
      WRADDRU(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(6),
      WRADDRU(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(5),
      WRADDRU(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(4),
      WRADDRU(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(3),
      WRADDRU(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(2),
      WRADDRU(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(1),
      WRADDRU(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(0),
      WRADDRU(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_5_UNCONNECTED,
      WRADDRU(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_4_UNCONNECTED,
      WRADDRU(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_3_UNCONNECTED,
      WRADDRU(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_2_UNCONNECTED,
      WRADDRU(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_1_UNCONNECTED,
      WRADDRU(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_WRADDRU_0_UNCONNECTED,
      WEU(7) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(6) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(5) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(4) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(3) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(2) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(1) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEU(0) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(7) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(6) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(5) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(4) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(3) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(2) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(1) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      WEL(0) => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DO(63) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(63),
      DO(62) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(62),
      DO(61) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(61),
      DO(60) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(60),
      DO(59) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(59),
      DO(58) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(58),
      DO(57) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(57),
      DO(56) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(56),
      DO(55) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(55),
      DO(54) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(54),
      DO(53) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(53),
      DO(52) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(52),
      DO(51) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(51),
      DO(50) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(50),
      DO(49) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(49),
      DO(48) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(48),
      DO(47) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(47),
      DO(46) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(46),
      DO(45) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(45),
      DO(44) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(44),
      DO(43) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(43),
      DO(42) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(42),
      DO(41) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(41),
      DO(40) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(40),
      DO(39) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(39),
      DO(38) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(38),
      DO(37) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(37),
      DO(36) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(36),
      DO(35) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(35),
      DO(34) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(34),
      DO(33) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(33),
      DO(32) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(32),
      DO(31) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(31),
      DO(30) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(30),
      DO(29) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(29),
      DO(28) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(28),
      DO(27) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(27),
      DO(26) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(26),
      DO(25) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(25),
      DO(24) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(24),
      DO(23) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(23),
      DO(22) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(22),
      DO(21) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(21),
      DO(20) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(20),
      DO(19) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(19),
      DO(18) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(18),
      DO(17) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(17),
      DO(16) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(16),
      DO(15) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(15),
      DO(14) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(14),
      DO(13) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(13),
      DO(12) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(12),
      DO(11) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(11),
      DO(10) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(10),
      DO(9) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(9),
      DO(8) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(8),
      DO(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(7),
      DO(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(6),
      DO(5) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(5),
      DO(4) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(4),
      DO(3) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(3),
      DO(2) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(2),
      DO(1) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(1),
      DO(0) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(0),
      DOP(7) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(7),
      DOP(6) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(6),
      DOP(5) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(5),
      DOP(4) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(4),
      DOP(3) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      DOP(2) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      DOP(1) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      DOP(0) => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      ECCPARITY(7) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_7_UNCONNECTED,
      ECCPARITY(6) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_6_UNCONNECTED,
      ECCPARITY(5) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_5_UNCONNECTED,
      ECCPARITY(4) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_4_UNCONNECTED,
      ECCPARITY(3) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_3_UNCONNECTED,
      ECCPARITY(2) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_2_UNCONNECTED,
      ECCPARITY(1) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_1_UNCONNECTED,
      ECCPARITY(0) => NLW_BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rx_fifo_ECCPARITY_0_UNCONNECTED
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_or000011_INV_0 : INV
    port map (
      I => NlwRenamedSig_OI_cfg_rd_wr_done_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3346
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or000011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_84,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3340
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_eof_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115,
      O => BU2_U0_pcie_ep0_llk_tx_eof_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_enable_n_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_111,
      O => BU2_U0_pcie_ep0_llk_tx_enable_n(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_dsc_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_120,
      O => BU2_U0_pcie_ep0_llk_tx_src_dsc_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_sof_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_116,
      O => BU2_U0_pcie_ep0_llk_tx_sof_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_227,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rst_n_inv1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result_0_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00041_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_wp_add0000_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_add0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_0_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_wr_done_n_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_wr_done_n_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_trn_lnk_up_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_332,
      O => NlwRenamedSig_OI_trn_lnk_up_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt00001_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_327,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not00031_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux00001_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_106,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_135,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not00011_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not00031_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003
    );
  BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      O => BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedcorrectable_not00011_INV_0 : INV
    port map (
      I => cfg_err_cor_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedcorrectable_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_cfg_interrupt_rdy_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_intr_rdy,
      O => cfg_interrupt_rdy_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_cfg_pm_wake_n_inv1_INV_0 : INV
    port map (
      I => cfg_pm_wake_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_cfg_pm_wake_n_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_transactions_pending1_INV_0 : INV
    port map (
      I => cfg_trn_pending_n,
      O => BU2_U0_pcie_ep0_fe_l0_transactions_pending
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_not00001_INV_0 : INV
    port map (
      I => trn_rdst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_not0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_0_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(0),
      O => trn_rbar_hit_n_406(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_1_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(1),
      O => trn_rbar_hit_n_406(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_2_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(2),
      O => trn_rbar_hit_n_406(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_3_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(3),
      O => trn_rbar_hit_n_406(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_4_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(4),
      O => trn_rbar_hit_n_406(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_5_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(5),
      O => trn_rbar_hit_n_406(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rbar_hit_n_6_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(6),
      O => trn_rbar_hit_n_406(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_reof_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_249,
      O => trn_reof_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rerrfwd_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_251,
      O => trn_rerrfwd_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rrem_n_3_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_0_Q,
      O => NlwRenamedSignal_trn_rrem_n_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rrem_n_7_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_4_Q,
      O => NlwRenamedSignal_trn_rrem_n_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rsof_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_250,
      O => trn_rsof_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_trn_rsrc_rdy_n1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260,
      O => trn_rsrc_rdy_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_0_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_1_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N7
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_3_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_4_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_5_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N11
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_6_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_7_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N13
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_8_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_9_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_10_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N16
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_11_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_lut_0_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_lut_0_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_lut_0_INV_0 : INV
    port map (
      I => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_142_G : LUT6
    generic map(
      INIT => X"FFFE55FEAFFE05FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3814
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_142_F : LUT6
    generic map(
      INIT => X"FF753364EE752264"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(29),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3813
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_142 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3813,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3814,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_G : LUT5
    generic map(
      INIT => X"EF8FEF8A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3812
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_F : LUT5
    generic map(
      INIT => X"57551614"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(34),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3811
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3811,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3812,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_Q_345
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_G : LUT6
    generic map(
      INIT => X"DDDDFEFEDDDCBFAE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3810
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001_F : LUT6
    generic map(
      INIT => X"DDDDFEFEDCDCBEAE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3809
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux00001 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3809,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3810,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_G : LUT4
    generic map(
      INIT => X"FF08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3808
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_F : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_336,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3807
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3807,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3808,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_335
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_343,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_127,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3806
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_F : LUT6
    generic map(
      INIT => X"FBBBEAAA51114000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I2 => trn_tsrc_dsc_n,
      I3 => trn_teof_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_127,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3805
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3805,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3806,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_134
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_129,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3804
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_trem_n_403(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_129,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3803
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3803,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3804,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_137
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_344,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_126,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3802
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_tsof_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_126,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3801
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3801,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3802,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_132
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3800
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3799
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_0_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3799,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3800,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(10),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3798
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(10),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3797
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_10_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3797,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3798,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(11),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3796
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(11),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3795
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_11_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3795,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3796,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(12),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3794
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(12),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3793
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_12_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3793,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3794,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(13),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3792
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(13),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3791
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_13_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3791,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3792,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(14),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3790
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(14),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3789
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_14_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3789,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3790,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(15),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3788
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(15),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3787
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_15_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3787,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3788,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(16),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(16),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3786
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(16),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(16),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3785
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_16_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3785,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3786,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(17),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(17),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3784
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(17),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(17),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3783
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_17_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3783,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3784,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(18),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(18),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3782
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(18),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(18),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3781
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_18_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3781,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3782,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(19),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(19),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3780
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(19),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(19),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3779
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_19_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3779,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3780,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3778
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3777
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_1_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3777,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3778,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(20),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(20),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3776
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(20),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(20),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3775
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_20_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3775,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3776,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(21),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(21),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3774
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(21),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(21),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3773
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_21_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3773,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3774,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(22),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(22),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3772
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(22),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(22),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3771
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_22_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3771,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3772,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(23),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(23),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3770
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(23),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(23),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3769
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_23_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3769,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3770,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(24),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(24),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3768
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(24),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(24),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3767
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_24_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3767,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3768,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(25),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(25),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3766
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(25),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(25),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3765
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_25_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3765,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3766,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(26),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(26),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3764
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(26),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(26),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3763
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_26_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3763,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3764,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(27),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(27),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3762
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(27),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(27),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3761
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_27_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3761,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3762,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(28),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(28),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3760
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(28),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(28),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3759
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_28_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3759,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3760,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(29),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(29),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3758
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(29),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(29),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3757
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_29_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3757,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3758,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3756
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3755
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_2_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3755,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3756,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(30),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(30),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3754
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(30),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(30),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3753
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_30_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3753,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3754,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(31),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(31),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3752
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(31),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(31),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3751
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_31_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3751,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3752,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(32),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(32),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3750
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(32),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(32),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3749
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_32_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3749,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3750,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(33),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(33),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3748
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(33),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(33),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3747
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_33_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3747,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3748,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(34),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(34),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3746
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(34),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(34),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3745
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_34_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3745,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3746,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(35),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(35),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3744
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(35),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(35),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3743
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_35_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3743,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3744,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(36),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(36),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3742
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(36),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(36),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3741
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_36_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3741,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3742,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(37),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(37),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3740
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(37),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(37),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3739
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_37_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3739,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3740,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(38),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(38),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3738
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(38),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(38),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3737
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_38_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3737,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3738,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(39),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(39),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3736
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(39),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(39),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3735
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_39_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3735,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3736,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3734
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3733
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_3_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3733,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3734,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(40),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(40),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3732
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(40),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(40),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3731
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_40_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3731,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3732,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(41),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(41),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3730
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(41),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(41),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3729
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_41_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3729,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3730,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(42),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(42),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3728
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(42),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(42),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3727
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_42_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3727,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3728,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(43),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(43),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3726
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(43),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(43),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3725
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_43_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3725,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3726,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(44),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(44),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3724
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(44),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(44),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3723
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_44_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3723,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3724,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(45),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(45),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3722
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(45),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(45),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3721
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_45_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3721,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3722,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(46),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3720
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(46),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3719
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_46_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3719,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3720,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(47),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(47),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3718
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(47),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(47),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3717
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_47_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3717,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3718,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(48),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(48),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3716
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(48),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(48),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3715
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_48_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3715,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3716,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(49),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(49),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3714
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(49),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(49),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3713
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_49_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3713,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3714,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3712
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3711
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_4_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3711,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3712,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(50),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(50),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(50),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3710
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(50),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(50),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(50),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3709
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_50_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3709,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3710,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(51),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(51),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(51),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3708
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(51),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(51),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(51),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3707
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_51_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3707,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3708,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(52),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(52),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3706
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(52),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(52),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3705
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_52_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3705,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3706,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(53),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(53),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3704
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(53),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(53),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3703
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_53_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3703,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3704,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(54),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3702
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(54),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3701
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_54_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3701,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3702,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(55),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(55),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(55),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3700
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(55),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(55),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(55),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3699
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_55_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3699,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3700,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(56),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(56),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3698
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(56),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(56),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3697
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_56_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3697,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3698,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(57),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3696
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(57),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3695
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_57_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3695,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3696,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(58),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3694
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(58),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3693
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_58_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3693,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3694,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(59),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3692
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(59),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3691
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_59_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3691,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3692,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3690
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3689
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_5_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3689,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3690,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3688
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3687
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_60_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3687,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3688,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(61),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3686
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(61),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3685
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_61_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3685,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3686,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(62),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(62),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3684
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(62),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(62),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3683
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_62_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3683,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3684,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(63),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(63),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3682
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(63),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(63),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3681
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_63_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3681,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3682,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3680
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3679
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_6_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3679,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3680,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3678
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3677
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_7_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3677,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3678,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3676
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3675
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_8_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3675,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3676,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9_G : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(9),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3674
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9_F : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I2 => trn_td_402(9),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3673
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000_9_Q : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3673,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3674,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_G : LUT4
    generic map(
      INIT => X"0001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3672
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_F : LUT6
    generic map(
      INIT => X"0008000400190004"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3671
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3671,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3672,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_205
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_G : LUT5
    generic map(
      INIT => X"AAA9FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3670
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1_F : LUT4
    generic map(
      INIT => X"AAA9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3669
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_3_1 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3669,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3670,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511_G : LUT6
    generic map(
      INIT => X"DFDFDFDA8ADF8ADA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(30),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3668
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511_F : LUT6
    generic map(
      INIT => X"BB32AB22B930A920"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(30),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3667
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_30_1511 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N3667,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3668,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3352
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(47),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3388
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(46),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3387
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(45),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3386
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(44),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3385
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(43),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3384
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3381
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3380
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3379
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3378
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3377
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3376
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3375
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3374
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(23),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3373
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(22),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3372
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(21),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3371
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(20),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3370
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(19),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3369
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(18),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3368
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(17),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3367
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(16),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3366
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3365
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3364
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3363
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3362
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3361
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3360
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3359
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_1 : LUT6
    generic map(
      INIT => X"2020302000001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3358
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom000021 : LUT5
    generic map(
      INIT => X"A6660CCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340,
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom00001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom000011 : LUT5
    generic map(
      INIT => X"5DDDFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340,
      I1 => cfg_err_posted_n,
      I2 => cfg_err_ur_n,
      I3 => cfg_err_cpl_abort_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_mux00001 : LUT3
    generic map(
      INIT => X"A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw,
      I1 => cfg_rd_en_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_or00001 : LUT3
    generic map(
      INIT => X"1F"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not00011 : LUT6
    generic map(
      INIT => X"3333111322220002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => trn_tsrc_rdy_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_125,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_3_1 : LUT6
    generic map(
      INIT => X"F00F2DD22DD22DD2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_0_1 : LUT6
    generic map(
      INIT => X"FF222222F0202020"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I5 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_1_1 : LUT6
    generic map(
      INIT => X"FF222222F0202020"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I5 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_2_1 : LUT6
    generic map(
      INIT => X"FF222222F0202020"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I5 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000_3_1 : LUT6
    generic map(
      INIT => X"FF222222F0202020"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      I2 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I5 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_16_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_17_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_18_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_19_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_20_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_21_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_22_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_23_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_24_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_25_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_26_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_27_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_28_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_29_1 : LUT6
    generic map(
      INIT => X"2800A9A028000900"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_SW0 : LUT6
    generic map(
      INIT => X"2024202000040000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(41),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1279
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_SW0 : LUT6
    generic map(
      INIT => X"2024202000040000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(42),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1277
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_mux0000_7_11 : LUT5
    generic map(
      INIT => X"0880AA84"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3351
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_1_11 : LUT5
    generic map(
      INIT => X"0880AA84"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3350
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_1 : LUT5
    generic map(
      INIT => X"40C4C8DC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3353
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_4_11 : LUT5
    generic map(
      INIT => X"08800382"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3349
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_6_11 : LUT5
    generic map(
      INIT => X"08800382"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3348
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl1 : LUT5
    generic map(
      INIT => X"FF000800"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000311 : LUT6
    generic map(
      INIT => X"FF00FB00FB00FB00"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map71,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map64,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N3662,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000311_SW0 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3662
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_1_1 : LUT5
    generic map(
      INIT => X"AAA9A9AA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In88_SW1 : LUT6
    generic map(
      INIT => X"FFFFFFFF03070302"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3411
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_1_1 : LUT6
    generic map(
      INIT => X"8888888288828888"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned1 : LUT4
    generic map(
      INIT => X"FF80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(46),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_234,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_0_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(0),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_10_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(10),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_10_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_11_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(11),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_11_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_12_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(12),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_12_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_13_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(13),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_13_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_14_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(14),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_14_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_15_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(15),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_15_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_16_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(16),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_16_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_17_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(17),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_17_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_18_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(18),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_18_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_19_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(19),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_19_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_1_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(1),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_20_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(20),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_20_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_21_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(21),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_21_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_22_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(22),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_22_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_23_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(23),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_23_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_24_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(24),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_24_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_25_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(25),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_25_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_26_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(26),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_26_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_27_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(27),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_27_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_28_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(28),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_28_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_29_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(29),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_29_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_2_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(2),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_30_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(30),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_30_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_31_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(31),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_31_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_32_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(32),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_32_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_33_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(33),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_33_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_34_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(34),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_34_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_35_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(35),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_35_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_36_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(36),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_36_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_37_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(37),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_37_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_38_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(38),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_38_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_39_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(39),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_39_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_3_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(3),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_40_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(40),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_40_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_41_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(41),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_41_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_42_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(42),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_42_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_43_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(43),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_43_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_44_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(44),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_44_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_45_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(45),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_45_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_46_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(46),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_46_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_47_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(47),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_47_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_4_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(4),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_5_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(5),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_6_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(6),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_7_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(7),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_7_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_8_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(8),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_8_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_9_1 : LUT4
    generic map(
      INIT => X"0888"
    )
    port map (
      I0 => cfg_err_tlp_cpl_header_414(9),
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      I3 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_9_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre1 : LUT6
    generic map(
      INIT => X"FFFFFFFEFFFEFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0002,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N753,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3393
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux00001 : LUT6
    generic map(
      INIT => X"1111111111110100"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123,
      I3 => trn_tsof_n,
      I4 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I5 => trn_tsrc_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_1_11 : LUT6
    generic map(
      INIT => X"C6CC66CC9C3CCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_262,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_2_1 : LUT6
    generic map(
      INIT => X"3CC32882CCCC8888"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I4 => NlwRenamedSig_OI_cfg_command_8_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_6_11 : LUT6
    generic map(
      INIT => X"066666660AAAAAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt18
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000 : LUT5
    generic map(
      INIT => X"00000080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N645,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_216
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_5_11 : LUT5
    generic map(
      INIT => X"D5552AAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_3_1 : LUT4
    generic map(
      INIT => X"3C28"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      I3 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub0000_cy_2_11 : LUT5
    generic map(
      INIT => X"62222220"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub0000_cy_2_11 : LUT5
    generic map(
      INIT => X"62222220"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub_AUX_77_cy_2_11 : LUT5
    generic map(
      INIT => X"FBBBBBB9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub_AUX_77_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub_AUX_77_cy_2_11 : LUT5
    generic map(
      INIT => X"FBBBBBB9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub_AUX_77_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_5_1 : LUT5
    generic map(
      INIT => X"FCFDFCF8"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_7_1 : LUT5
    generic map(
      INIT => X"FCFDFCF8"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_9_1 : LUT5
    generic map(
      INIT => X"FCFDFCF8"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_10_1 : LUT5
    generic map(
      INIT => X"50515040"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => cfg_rd_en_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_4_1 : LUT5
    generic map(
      INIT => X"50515040"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => cfg_rd_en_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_6_1 : LUT5
    generic map(
      INIT => X"50515040"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => cfg_rd_en_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000_8_1 : LUT5
    generic map(
      INIT => X"50515040"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => cfg_rd_en_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux00001 : LUT4
    generic map(
      INIT => X"0302"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000083 : LUT5
    generic map(
      INIT => X"CDC8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not00011 : LUT6
    generic map(
      INIT => X"FFFF1011FFFFFFFF"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123,
      I3 => trn_tsof_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_2_1 : LUT4
    generic map(
      INIT => X"F096"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_2_1 : LUT5
    generic map(
      INIT => X"AA008228"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add00001 : LUT6
    generic map(
      INIT => X"96665AAA3CCCF000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_262,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_2_11 : LUT6
    generic map(
      INIT => X"143C3C3C50F0F0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux00001 : LUT6
    generic map(
      INIT => X"FFFF5455FFFFFEFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_336,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux00001 : LUT6
    generic map(
      INIT => X"1515150415151515"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_336,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux00001 : LUT6
    generic map(
      INIT => X"C8C8C8C8C8C8C8CD"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_155,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_SW0 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(48),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1275
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_SW0 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(49),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1273
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or00001 : LUT6
    generic map(
      INIT => X"FFFFFFFFDDDDDDD5"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_SW0 : LUT6
    generic map(
      INIT => X"7FFFFFFFFFFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2499
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_SW0 : LUT6
    generic map(
      INIT => X"FF080808FF888888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1285
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_31 : LUT6
    generic map(
      INIT => X"0000000200020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(48),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_41 : LUT6
    generic map(
      INIT => X"0000000200020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(48),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_11 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_SW0 : LUT6
    generic map(
      INIT => X"FFFF153F153F153F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N889
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2_SW0 : LUT6
    generic map(
      INIT => X"FFFFF888F888F888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N887
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5_SW0 : LUT6
    generic map(
      INIT => X"CCCCCCCCCCCCCCC9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N749
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_0_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_1_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_2_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_3_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_4_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_5_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_6_1 : LUT6
    generic map(
      INIT => X"DDCDCDCD88C8C8C8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_cy_1_11 : LUT6
    generic map(
      INIT => X"0A0B0A0802020200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux00001 : LUT5
    generic map(
      INIT => X"72325010"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(16),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(17),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(18),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux00001 : LUT5
    generic map(
      INIT => X"72325010"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(13),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(15),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(24),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(25),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(26),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(29),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(30),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(31),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(44),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(45),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux00001 : LUT6
    generic map(
      INIT => X"FB3BC8383B0B0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(9),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or00001 : LUT6
    generic map(
      INIT => X"FFFFF888F888F888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_320,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_321,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_318,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_324,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_317,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_323,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom000021 : LUT4
    generic map(
      INIT => X"8878"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_339,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom00001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom000011 : LUT4
    generic map(
      INIT => X"5DFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_339,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_1_11 : LUT5
    generic map(
      INIT => X"80FFFF80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux00001 : LUT5
    generic map(
      INIT => X"20000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_d_o(46),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux00001 : LUT5
    generic map(
      INIT => X"20000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux00001 : LUT5
    generic map(
      INIT => X"00000080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux00001 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n(0),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_trem_n_403(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux00001 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_344,
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_tsof_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_0_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(0),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_10_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(10),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_11_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(11),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_12_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(12),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_13_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(13),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_14_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(14),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_15_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(15),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_16_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(16),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_17_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(17),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_18_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(18),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_19_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(19),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_1_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(1),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_20_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(20),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_21_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(21),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_22_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(22),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_23_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(23),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_24_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(24),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_25_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(25),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_26_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(26),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_27_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(27),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_28_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(28),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_29_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(29),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_2_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(2),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_30_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(30),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_31_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(31),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_32_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(32),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_33_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(33),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_34_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(34),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_35_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(35),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_36_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(36),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_37_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(37),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_38_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(38),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_39_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(39),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_3_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(3),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_40_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(40),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_41_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(41),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_42_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(42),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_43_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(43),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_44_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(44),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_45_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(45),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_46_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(46),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_47_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(47),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_48_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(48),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_49_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(49),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_4_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(4),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_50_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(50),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(50),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_51_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(51),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(51),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_52_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(52),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_53_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(53),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_54_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(54),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_55_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(55),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(55),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_56_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(56),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_57_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(57),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_58_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(58),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_59_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(59),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_5_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(5),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_60_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(60),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_61_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(61),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_62_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(62),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_63_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(63),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_6_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(6),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_7_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(7),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_8_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(8),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000_9_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(9),
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => trn_td_402(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_3_1 : LUT5
    generic map(
      INIT => X"0FD2D2D2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_3_1 : LUT5
    generic map(
      INIT => X"0FD2D2D2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_0_1 : LUT5
    generic map(
      INIT => X"AA202020"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_1_1 : LUT5
    generic map(
      INIT => X"AA202020"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_2_1 : LUT5
    generic map(
      INIT => X"AA202020"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000_3_1 : LUT5
    generic map(
      INIT => X"AA202020"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux00001 : LUT5
    generic map(
      INIT => X"C6448200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_1 : LUT5
    generic map(
      INIT => X"EE83FFC2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_1 : LUT5
    generic map(
      INIT => X"ECCC80B2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_1 : LUT5
    generic map(
      INIT => X"FEAFBE26"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not00011 : LUT6
    generic map(
      INIT => X"0000000300000002"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I3 => BU2_U0_pcie_ep0_mgmt_rden,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or00001 : LUT5
    generic map(
      INIT => X"AAA8FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I4 => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In11 : LUT5
    generic map(
      INIT => X"A7A2A2A2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map4
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In88_SW0 : LUT5
    generic map(
      INIT => X"FF01FF33"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3410
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not00021 : LUT6
    generic map(
      INIT => X"AAAAAAAAAAAAAEAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N0,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw,
      I4 => BU2_U0_pcie_ep0_mgmt_rden,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_0_11 : LUT4
    generic map(
      INIT => X"1555"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_0_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000_1_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux00001 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_159,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_0_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_1_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_2_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_3_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_4_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_5_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_6_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_7_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_8_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000_9_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(9),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_0_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_1_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000_2_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux00001 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_0_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_10_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(10),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_11_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(11),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_12_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_13_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(13),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_14_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(14),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_15_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(15),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_16_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(16),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_17_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(17),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_18_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(18),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_19_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(19),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_1_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_20_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(20),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_21_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(21),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_22_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(22),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_23_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(23),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_24_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(24),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_25_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(25),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_26_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(26),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_27_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(27),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_28_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(28),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_29_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_2_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_30_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(30),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_31_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(31),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_32_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(32),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_33_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(33),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_34_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(34),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_35_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(35),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_36_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(36),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_37_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(37),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_38_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(38),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_39_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(39),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_3_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_40_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(40),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_41_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(41),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_42_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(42),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_43_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(43),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_44_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(44),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_45_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(45),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_46_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(46),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_47_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(47),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_48_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_49_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(49),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_4_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_50_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(50),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(50),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_51_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(51),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(51),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_52_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(52),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_53_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(53),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_54_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(54),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_55_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(55),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(55),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_56_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_57_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_58_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_59_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_5_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_60_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_61_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_62_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(62),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_63_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(63),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_6_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_7_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_8_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000_9_1 : LUT4
    generic map(
      INIT => X"CDC8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(9),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux00001 : LUT5
    generic map(
      INIT => X"FFFEFFFF"
    )
    port map (
      I0 => trn_tsrc_dsc_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => trn_tsrc_rdy_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not00022 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_and00001 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I3 => BU2_U0_pcie_ep0_mgmt_rden,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0003_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not00011 : LUT4
    generic map(
      INIT => X"F080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000_xor_1_11 : LUT6
    generic map(
      INIT => X"C3D2C3D2E1E1E1F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux00001 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done1 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_343,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val1 : LUT3
    generic map(
      INIT => X"2F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst1 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start1 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_344,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out101 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux00001 : LUT6
    generic map(
      INIT => X"AAAAAAAAAAAA8AAA"
    )
    port map (
      I0 => trn_rcpl_streaming_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_12 : LUT6
    generic map(
      INIT => X"08080A088888AA88"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3400
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv1 : LUT6
    generic map(
      INIT => X"FFFFFFFF7FFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map10,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map21,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not00011 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and00011 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV1 : LUT6
    generic map(
      INIT => X"FFFF6FF6FFFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3630,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018_map44,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_7_1 : LUT5
    generic map(
      INIT => X"FFFFAEEE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr_8_1 : LUT5
    generic map(
      INIT => X"FFFFAEEE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_7_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N20
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_7_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N38
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0_Q : LUT6
    generic map(
      INIT => X"0F020F020F020F03"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N3654,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_0_SW2 : LUT4
    generic map(
      INIT => X"2223"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3654
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1_Q : LUT6
    generic map(
      INIT => X"1111111110101011"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3652,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_1_SW2 : LUT4
    generic map(
      INIT => X"AAAB"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3652
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_inc_dec_b_not00011 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_341,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_inc_dec_b_not00011 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_338,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085 : LUT6
    generic map(
      INIT => X"31313333B9313333"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N3648,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000085_SW0 : LUT4
    generic map(
      INIT => X"FFBF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3648
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000145 : LUT6
    generic map(
      INIT => X"0000842100000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3646,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map46,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map48
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000145_SW0 : LUT6
    generic map(
      INIT => X"6FF6FFFFFFFF6FF6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3646
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(26),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(25),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(23),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(22),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N3644,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map64
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000253_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(17),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3644
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_1_1 : LUT5
    generic map(
      INIT => X"6AA9AAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_1_1 : LUT5
    generic map(
      INIT => X"6AA9AAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_2_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N36,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N26,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_2_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N37,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N27,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_61_2_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22,
      S => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_61
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_2_f7_0 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N51,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N41,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_62_2_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N31,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N21,
      S => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_62
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_2_f7 : MUXF7
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N23,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and00001 : LUT6
    generic map(
      INIT => X"0000000044444440"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and00001 : LUT6
    generic map(
      INIT => X"000700070007000F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I5 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux00001 : LUT6
    generic map(
      INIT => X"000C0000888C8888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I1 => BU2_U0_pcie_ep0_app_reset_n_2,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000_0_1 : LUT6
    generic map(
      INIT => X"33C32282CCC38882"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_command_8_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub00006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub_AUX_77_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      I4 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux00001 : LUT6
    generic map(
      INIT => X"C0C3808200030002"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_command_8_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub00006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub_AUX_77_cy(2),
      I4 => NlwRenamedSig_OI_cfg_dcommand_2_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_rstpot : LUT6
    generic map(
      INIT => X"FFFFFFFFF4F4F4FC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv,
      I3 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I4 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_buf_divert,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3403
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_or00001 : LUT6
    generic map(
      INIT => X"1111111100101010"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_1 : LUT5
    generic map(
      INIT => X"FFFFFFEC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0010,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3636,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3354
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_32_SW0_SW0 : LUT4
    generic map(
      INIT => X"A0EC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3636
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux00001 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N0,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dwaddr_413(9),
      I3 => cfg_dwaddr_413(8),
      I4 => cfg_dwaddr_413(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N3634,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux00001_SW0_SW0 : LUT6
    generic map(
      INIT => X"FFFFFFFFEFFFFFFF"
    )
    port map (
      I0 => cfg_dwaddr_413(5),
      I1 => cfg_dwaddr_413(6),
      I2 => cfg_dwaddr_413(3),
      I3 => cfg_dwaddr_413(2),
      I4 => cfg_dwaddr_413(0),
      I5 => cfg_dwaddr_413(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3634
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_4_11 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and0002,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np1 : LUT5
    generic map(
      INIT => X"FF008000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_233,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and00001 : LUT4
    generic map(
      INIT => X"1101"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub_AUX_77_cy_2_11 : LUT4
    generic map(
      INIT => X"FFEF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub_AUX_77_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub_AUX_77_cy_2_11 : LUT4
    generic map(
      INIT => X"FFEF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub_AUX_77_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub_AUX_77_cy_2_11 : LUT4
    generic map(
      INIT => X"FFEF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Msub_AUX_77_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub0000_cy_2_11 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub0000_cy_2_11 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub0000_cy_2_11 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out91 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or00001 : LUT4
    generic map(
      INIT => X"F75E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not000211 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_11 : LUT6
    generic map(
      INIT => X"08080A088888AA88"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3399
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and000011 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and000011 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_6_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_6_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N37
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_5_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N18
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_5_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N36
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_2_11 : LUT6
    generic map(
      INIT => X"CCC96CCC6CCC6CCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and0002,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000_xor_3_11 : LUT6
    generic map(
      INIT => X"0800001088000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and0002,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_4_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_4_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N35
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_3_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N16
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_3_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N34
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_2_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_2_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N33
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_1_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_1_Q : LUT3
    generic map(
      INIT => X"56"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N32
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_lut_0_Q : LUT3
    generic map(
      INIT => X"A9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_lut_0_Q : LUT3
    generic map(
      INIT => X"A9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux00001 : LUT6
    generic map(
      INIT => X"0011001000550050"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and0001,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_285,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_279,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_278,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In1141 : LUT6
    generic map(
      INIT => X"4400000040000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map14,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map24,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3390
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000188 : LUT5
    generic map(
      INIT => X"FFBBFBFB"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_service_pnp_queues_289,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux00001 : LUT4
    generic map(
      INIT => X"FD75"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N34,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N24,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001561 : LUT6
    generic map(
      INIT => X"8000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map34,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map31,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map19,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map10,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map8,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map21,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008142 : LUT6
    generic map(
      INIT => X"0000842100000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3632,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008_map44,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008142_SW0 : LUT6
    generic map(
      INIT => X"6FF6FFFFFFFF6FF6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3632
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018142 : LUT6
    generic map(
      INIT => X"0000842100000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3630,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018_map44,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018142_SW0 : LUT6
    generic map(
      INIT => X"6FF6FFFFFFFF6FF6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3630
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_3 : LUT6
    generic map(
      INIT => X"028A139B46CE57DF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(5),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(7),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(4),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N27
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_posted_avail_mux0000_4 : LUT6
    generic map(
      INIT => X"028A139B46CE57DF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(3),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N37
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and00001 : LUT6
    generic map(
      INIT => X"CCC4C8C00C040800"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_cmp_eq0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N3420,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3418,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N3419,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and00001_SW2 : LUT5
    generic map(
      INIT => X"F7B3D591"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3420
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and00001_SW1 : LUT6
    generic map(
      INIT => X"FBD9EAC873516240"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3419
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and00001_SW0 : LUT5
    generic map(
      INIT => X"E6A2C480"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3418
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not00011 : LUT4
    generic map(
      INIT => X"FF04"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not00011 : LUT6
    generic map(
      INIT => X"FFFF00FEFFFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_279,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_278,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_285,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and0001,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not00011 : LUT5
    generic map(
      INIT => X"FFFFF1F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not00011 : LUT5
    generic map(
      INIT => X"FEFFF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n_SW0 : LUT5
    generic map(
      INIT => X"FF01FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3048
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_not00011 : LUT5
    generic map(
      INIT => X"0888FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I4 => trn_rdst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In135 : LUT6
    generic map(
      INIT => X"AAA0AAA0AAA8A2A0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map31,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map16,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N3415,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3416,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map32
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In81_SW1 : LUT5
    generic map(
      INIT => X"55045505"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3416
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In81_SW0 : LUT6
    generic map(
      INIT => X"00FF000F00FF0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3415
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In1131 : LUT6
    generic map(
      INIT => X"01EF05AF04BF05AF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map8,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_N3410,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N3411,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map17,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3389
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_or00001 : LUT5
    generic map(
      INIT => X"FF2AFF00"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and0000,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or00001 : LUT6
    generic map(
      INIT => X"000AFFFF020AFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_287,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_app_reset_n_2,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000_1_1 : LUT6
    generic map(
      INIT => X"7077000070700000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Msub_pcpl_addto_sub0000_xor_0_11 : LUT6
    generic map(
      INIT => X"7877888878788888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl11 : LUT6
    generic map(
      INIT => X"0008000800080808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_287,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1_291
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_6_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N52
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_5_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N51
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_4_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N50
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_3_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N49
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_2_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N48
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_1_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N47
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_lut_0_Q : LUT3
    generic map(
      INIT => X"78"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000 : LUT6
    generic map(
      INIT => X"CCCCAAAACCCCF00F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N3404,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_246
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_SW2 : LUT4
    generic map(
      INIT => X"7FFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3404
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3403,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_rt_302
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_rt_309
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_rt_316
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_rt_296
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_rt_297
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_rt_298
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_rt_299
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_rt_300
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_rt_301
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_rt_303
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_rt_304
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_rt_305
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_rt_306
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_rt_307
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_rt_308
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_rt_310
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_rt_311
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_rt_312
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_rt_313
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_rt_314
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_rt : LUT1
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_rt_315
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_0 : FDRSE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0010,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_7 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_device_number(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_6 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_device_number(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_5 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_device_number(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_4 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_device_number(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05_3 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_device_number(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_05(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_7 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_6 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_5 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_4 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_3 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_2 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      D => NlwRenamedSig_OI_cfg_bus_number(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_04(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_322,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_230,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_229,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3396
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3396,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_228,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_226
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rbus_id_d11 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3395
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3395,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_322
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_or000011 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260,
      I2 => trn_rdst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3394
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3394,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3393,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_95
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3392,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_286
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Mcount_credit_addr_cntr_xor_3_111 : LUT4
    generic map(
      INIT => X"2AAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3391
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_3 : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3391,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3390,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map10,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map27,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map4,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3389,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map4,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map32,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map14,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_6 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3388,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1770,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_5 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3387,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1772,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3386,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1774,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3385,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1776,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3384,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1778,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(42),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3383
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3383,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1277,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(41),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3382
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_0 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3382,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1279,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_7 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3381,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1800,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_6 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3380,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1802,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_5 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3379,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1804,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3378,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1806,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3377,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1808,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3376,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1810,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3375,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1796,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_0 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3374,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1798,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_7 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3373,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1812,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_6 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3372,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1814,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_5 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3371,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1816,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3370,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1818,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3369,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1820,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3368,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1822,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3367,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1824,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_0 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3366,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1826,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_7 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3365,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1780,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_6 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3364,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1782,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_5 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3363,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1784,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3362,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1786,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3361,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1788,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3360,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1790,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3359,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1792,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_0 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3358,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1794,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_7_1 : LUT5
    generic map(
      INIT => X"08FF0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(49),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(48),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3357
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3357,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1273,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_7_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_5_1 : LUT5
    generic map(
      INIT => X"08FF0808"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(49),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3356
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3356,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1275,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(33),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3355
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_4 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3355,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1281,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3354,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_2 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3353,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N1288,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3352,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03_0 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3351,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_03(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_6 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3350,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_3 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3349,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_1 : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3348,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3346,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => cfg_rd_en_n,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3345
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3345,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3344
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3344,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3343
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3343,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3342
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3342,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_or000011 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3341
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3341,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3340,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_168,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_master_data_parity
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_not000111 : LUT3
    generic map(
      INIT => X"FB"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3339
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3339,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_err_wr_ep_n_84
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq0001111 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(0),
      I1 => BU2_U0_pcie_ep0_app_reset_n_2,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N3338
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_6 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_N3338,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe1 : LUT6
    generic map(
      INIT => X"554555455545FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof,
      I4 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I5 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In129 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map31
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In63 : LUT3
    generic map(
      INIT => X"F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map16
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In60 : LUT5
    generic map(
      INIT => X"AFEC0FA8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_In_map14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_src_rdy_n1 : LUT6
    generic map(
      INIT => X"8F8F8F8F8FFF8F8F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_105,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_103,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof,
      O => BU2_U0_pcie_ep0_llk_tx_src_rdy_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof1 : LUT5
    generic map(
      INIT => X"FFFF4454"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_107,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_109,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_only_eof
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In35 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In18 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_In_map8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and000061 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux00001 : LUT6
    generic map(
      INIT => X"0F0FAACC0F0FCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_101,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_113,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_135,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux00001 : LUT6
    generic map(
      INIT => X"3333AAF03333F0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_98,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux00001 : LUT6
    generic map(
      INIT => X"0F0FAACC0F0FCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_100,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_102,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_0_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_10_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(10),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(10),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_11_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(11),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(11),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_12_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(12),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(12),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_13_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(13),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(13),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(13),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_14_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(14),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(14),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(14),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_15_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(15),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(15),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(15),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_16_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(16),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(16),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(16),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_17_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(17),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(17),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(17),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_18_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(18),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(18),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_19_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(19),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(19),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_1_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_20_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(20),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(20),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_21_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(21),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(21),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_22_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(22),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(22),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_23_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(23),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(23),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_24_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(24),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(24),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(24),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_25_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(25),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(25),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(25),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_26_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(26),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(26),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(26),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_27_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(27),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(27),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_28_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(28),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(28),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_29_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(29),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(29),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_2_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_30_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(30),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(30),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(30),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_31_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(31),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(31),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(31),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_32_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(32),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(32),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_33_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(33),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(33),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(33),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_34_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(34),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(34),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(34),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_35_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(35),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(35),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(35),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_36_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(36),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(36),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(36),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_37_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(37),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(37),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(37),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_38_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(38),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(38),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(38),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_39_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(39),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(39),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(39),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_3_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_40_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(40),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(40),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(40),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_41_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(41),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(41),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(41),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_42_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(42),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(42),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(42),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_43_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(43),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(43),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(43),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_44_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(44),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(44),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(44),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_45_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(45),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(45),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(45),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_46_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(46),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(46),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_47_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(47),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(47),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(47),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_48_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(48),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(48),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_49_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(49),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(49),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(49),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_4_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_50_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(50),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(50),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(50),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_51_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(51),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(51),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(51),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_52_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(52),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(52),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(52),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_53_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(53),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(53),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(53),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_54_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(54),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(54),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_55_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(55),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(55),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(55),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_56_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(56),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(56),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_57_1 : LUT6
    generic map(
      INIT => X"CCCCAAF0CCCCF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(57),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_58_1 : LUT6
    generic map(
      INIT => X"CCCCAAF0CCCCF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(58),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_59_1 : LUT6
    generic map(
      INIT => X"CCCCAAF0CCCCF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_5_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_60_1 : LUT6
    generic map(
      INIT => X"CCCCAAF0CCCCF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(60),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_61_1 : LUT6
    generic map(
      INIT => X"CCCCAAF0CCCCF0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(61),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_62_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(62),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(62),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(62),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_63_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(63),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(63),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(63),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_6_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_7_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_8_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000_9_1 : LUT6
    generic map(
      INIT => X"F0F0AACCF0F0CCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(9),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(9),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(9),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux00001 : LUT6
    generic map(
      INIT => X"0F0FAA000F0FCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_97,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_107,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_req_n : LUT6
    generic map(
      INIT => X"05FF00FFFFFFCCFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N3048,
      I5 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_llk_rx_dst_req_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not00011 : LUT6
    generic map(
      INIT => X"FFFFFFFFF2FFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_279,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and0001,
      I3 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      I4 => BU2_U0_pcie_ep0_llk_rx_dst_req_n,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In109 : LUT6
    generic map(
      INIT => X"5450545055505450"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map7,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map6,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map23,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map9,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map27
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In66 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplu_85,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map23
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In19 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In16 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map7
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In15 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In12 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_In_map4
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_2_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(2),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_6_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(6),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1 : LUT5
    generic map(
      INIT => X"000A020A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_287,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2_and0000 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(5),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(6),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(1),
      I3 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(2),
      I4 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N2940,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2_and0000_139
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2_and0000_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(7),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(4),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_completion_ready_n(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2940
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_1_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_5_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(5),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1_and0000 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(7),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(5),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(4),
      I3 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(0),
      I4 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N2936,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1_and0000_138
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1_and0000_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(2),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(6),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_posted_ready_n(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2936
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0_and0000 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(5),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(7),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(6),
      I3 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(4),
      I4 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N2933,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0_and0000_140
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0_and0000_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(1),
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(3),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_non_posted_ready_n(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2933
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_0_or00011 : LUT6
    generic map(
      INIT => X"00C0AAEAF0F0FAFA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(0),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000129 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000_map46
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_4_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(4),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer1 : LUT4
    generic map(
      INIT => X"0EEE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_278,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_285,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I3 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In70 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_nfl_87,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_ftl_86,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map24
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In42 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cor_89,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_send_cplt_88,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In37 : LUT5
    generic map(
      INIT => X"FAFA3AF8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_In_map10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_3_or00001 : LUT4
    generic map(
      INIT => X"0ACE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(3),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int_7_or00001 : LUT4
    generic map(
      INIT => X"0CAE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(7),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00011 : LUT4
    generic map(
      INIT => X"220A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(6),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(6),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(12),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00051 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(4),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(2),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000 : LUT6
    generic map(
      INIT => X"7BDEFFFF00000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N2654,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_104
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_SW0 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2654
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not00011 : LUT3
    generic map(
      INIT => X"E0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_119,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or00001 : LUT6
    generic map(
      INIT => X"FFFFFFB3B3FFB3B3"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_service_pnp_queues_289,
      I1 => BU2_U0_pcie_ep0_app_reset_n_2,
      I2 => BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n,
      I3 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001241 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map34
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001201 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(55),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(63),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map31
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000064 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(49),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(50),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(48),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq000028 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(51),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000_map8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv31 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(0),
      I2 => BU2_U0_pcie_ep0_llk_tx_ch_tc(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(1),
      I4 => BU2_U0_pcie_ep0_llk_tx_ch_tc(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_and00001 : LUT4
    generic map(
      INIT => X"2A00"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np2 : LUT3
    generic map(
      INIT => X"10"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001 : LUT6
    generic map(
      INIT => X"AAAAAAAAAA8AA888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000_bdd10,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N2504,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N2503,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW1 : LUT6
    generic map(
      INIT => X"7300FF73100FFF1F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2504
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and00001_SW0 : LUT6
    generic map(
      INIT => X"D540FD54DD44FF55"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N2503
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000 : LUT6
    generic map(
      INIT => X"CCAACCAACCF0CC0F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N2499,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_245
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00061 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(2),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00021 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(10),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(5),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_and00001 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115,
      I1 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I2 => BU2_U0_pcie_ep0_llk_tx_src_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not00011 : LUT4
    generic map(
      INIT => X"00CE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00071 : LUT6
    generic map(
      INIT => X"020002228A888AAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(0),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(0),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_fe_l0_stats_cfg_transmitted,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00031 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(8),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(4),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not00011 : LUT2
    generic map(
      INIT => X"B"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I1 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008126 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00008_map44
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018126 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq00018_map44
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000171 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(33),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(34),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(36),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(39),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(40),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map21
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000135 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(44),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(42),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(43),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(45),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(47),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq00001_map10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000306 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_command_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_230,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map71
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000169 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(31),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(30),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map47
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000133 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(10),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(16),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(14),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(13),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map36
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000076 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(21),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(20),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map24
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and000040 : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(9),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(7),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000_map13
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022 : LUT6
    generic map(
      INIT => X"0000000023002700"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N1879,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000022_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1879
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00001 : LUT6
    generic map(
      INIT => X"FFFFFFFF57550300"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000021 : LUT5
    generic map(
      INIT => X"FFFF6400"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_add0001_cy_4_11 : LUT5
    generic map(
      INIT => X"80000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_add0001_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_11 : LUT4
    generic map(
      INIT => X"0001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_21 : LUT4
    generic map(
      INIT => X"0001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_0_1 : LUT3
    generic map(
      INIT => X"F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00061 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_1_1 : LUT4
    generic map(
      INIT => X"AAA8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272,
      O => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00001 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(14),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(7),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and00041 : LUT4
    generic map(
      INIT => X"028A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(6),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(3),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000_1_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_llk_rx_valid_n(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(1),
      I1 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270,
      I1 => BU2_U0_pcie_ep0_llk_rx_src_last_req_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and000021 : LUT6
    generic map(
      INIT => X"FFFFFFFF7F7F777F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_233,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_259,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_258,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and000021 : LUT6
    generic map(
      INIT => X"FFFFFFFF7F7F777F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_259,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_258,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000111 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000111 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_dst_cont_req_n1 : LUT4
    generic map(
      INIT => X"EFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1),
      O => BU2_U0_pcie_ep0_llk_rx_dst_cont_req_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_and000011 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy_4_11 : LUT6
    generic map(
      INIT => X"0000000080000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_16_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(16),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(24),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1826
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_17_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(17),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(25),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1824
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_18_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(26),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1822
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_19_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(27),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1820
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_20_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(28),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1818
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_21_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1816
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_22_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(30),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1814
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08_mux0000_23_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(31),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1812
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_10_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(18),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1810
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_11_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(19),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1808
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_12_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(12),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(20),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1806
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_13_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(13),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(21),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1804
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_14_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(14),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(22),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1802
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_15_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(15),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(23),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1800
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_8_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(16),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1798
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09_mux0000_9_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(9),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(17),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1796
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_0_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1794
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_1_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(9),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1792
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_2_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(10),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1790
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_3_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(11),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1788
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_4_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1786
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_5_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(13),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1784
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_6_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(14),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1782
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10_mux0000_7_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(15),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_10(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1780
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_2_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(43),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1778
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_3_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(44),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1776
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_4_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(45),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1774
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_5_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(46),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1772
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_6_SW0 : LUT6
    generic map(
      INIT => X"EECCAA00FEFCFAF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(47),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1770
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux00001 : LUT6
    generic map(
      INIT => X"CCCCAAAACCCC0FF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux00001 : LUT6
    generic map(
      INIT => X"CCCCAAAACCCC0FF0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_add0001_cy(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux00001 : LUT6
    generic map(
      INIT => X"AAAAFFFFAAAAF30C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_247,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux00001 : LUT6
    generic map(
      INIT => X"AAAAFFFFAAAAFC30"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_247,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000_0_1 : LUT5
    generic map(
      INIT => X"22828882"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub00006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub_AUX_77_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux00001 : LUT5
    generic map(
      INIT => X"80820002"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_dcommand_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub00006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Msub_AUX_77_cy(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux00001 : LUT5
    generic map(
      INIT => X"CCAACC0F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_or00001 : LUT5
    generic map(
      INIT => X"F333A222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_255,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_0_1 : LUT4
    generic map(
      INIT => X"6A59"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub00006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub0000_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub_AUX_77_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_0_1 : LUT4
    generic map(
      INIT => X"6A59"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub00006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub0000_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub_AUX_77_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000_0_1 : LUT4
    generic map(
      INIT => X"6A59"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub00006,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub0000_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub_AUX_77_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux00001 : LUT4
    generic map(
      INIT => X"8901"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub00006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Msub_AUX_77_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux00001 : LUT4
    generic map(
      INIT => X"8901"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub00006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Msub_AUX_77_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux00001 : LUT4
    generic map(
      INIT => X"8901"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub00006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Msub_AUX_77_cy(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub0000_cy(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_21 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_0_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_1_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and00011 : LUT4
    generic map(
      INIT => X"1011"
    )
    port map (
      I0 => trn_tsrc_rdy_n,
      I1 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00051 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0005
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_or000011 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_llk_rx_sof_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_llk_rx_src_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_llk_rx_eof_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_tx_dst_rdy_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and00001 : LUT4
    generic map(
      INIT => X"8880"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_346,
      I1 => BU2_U0_pcie_ep0_fe_l0_stats_cfg_received,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_356,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_357,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_357,
      I1 => BU2_U0_pcie_ep0_mgmt_pso(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_356,
      I1 => BU2_U0_pcie_ep0_mgmt_pso(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_17_1 : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dsn_417(49),
      I3 => cfg_dsn_417(17),
      I4 => BU2_U0_pcie_ep0_mgmt_pso(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_18_1 : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dsn_417(50),
      I3 => cfg_dsn_417(18),
      I4 => BU2_U0_pcie_ep0_mgmt_pso(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_21_1 : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dsn_417(53),
      I3 => cfg_dsn_417(21),
      I4 => BU2_U0_pcie_ep0_mgmt_pso(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux00004 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N635,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_0_1 : LUT4
    generic map(
      INIT => X"AAA8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272,
      O => BU2_U0_pcie_ep0_llk_rx_ch_fifo(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000060 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(41),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(40),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(39),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux000018 : LUT4
    generic map(
      INIT => X"0001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(36),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(34),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000_map8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000 : LUT6
    generic map(
      INIT => X"4554EFFE5555FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_185,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N1290,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_191,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_192,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_190
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_SW0 : LUT5
    generic map(
      INIT => X"6FF6FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_181,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1290
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_31_SW0 : LUT5
    generic map(
      INIT => X"14100400"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(31),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1288
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_Q : LUT6
    generic map(
      INIT => X"FDFD2020FDFC2030"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0005,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_N1285,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N1286,
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_0_SW1 : LUT6
    generic map(
      INIT => X"FFFF45CF45CF45CF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0002,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1286
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18 : LUT6
    generic map(
      INIT => X"BEEEEEEE14444444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_N1283,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_271
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_SW0 : LUT4
    generic map(
      INIT => X"8000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1283
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_33_SW0 : LUT5
    generic map(
      INIT => X"47470C08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(33),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1281
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_2_1 : LUT5
    generic map(
      INIT => X"AAABAAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N25,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_11 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out61 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0010
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux00002 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => cfg_dwaddr_413(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_mux0000_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N2,
      I1 => cfg_dwaddr_413(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00041 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not000211 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => cfg_rd_en_n,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_en_n_d_90,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and00001 : LUT5
    generic map(
      INIT => X"02020002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(49),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(50),
      I4 => NlwRenamedSig_OI_cfg_dcommand_9_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_11_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_10_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_9_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(9),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_8_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_7_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_6_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and00001 : LUT6
    generic map(
      INIT => X"004000C04040C0C0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_265,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop11 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_208,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_173,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_193,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_194,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_176,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_219,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or00001 : LUT6
    generic map(
      INIT => X"44554454FFFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_124,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start,
      I5 => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00001 : LUT6
    generic map(
      INIT => X"FFFFFFFF75757577"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_124,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl1 : LUT5
    generic map(
      INIT => X"00020202"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and00011 : LUT4
    generic map(
      INIT => X"AAA8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done1 : LUT4
    generic map(
      INIT => X"0111"
    )
    port map (
      I0 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I1 => trn_tsrc_rdy_n,
      I2 => trn_teof_n,
      I3 => trn_tsrc_dsc_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and00001 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_q_1_and000011 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or00001 : LUT3
    generic map(
      INIT => X"F7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start1 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => trn_tsof_n,
      I1 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I2 => trn_tsrc_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_5_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or00011 : LUT5
    generic map(
      INIT => X"1015BABF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_295,
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_fifo(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_294,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_274,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000 : LUT6
    generic map(
      INIT => X"BAAA100010001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_N1217,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N1218,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_248
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW1 : LUT6
    generic map(
      INIT => X"8000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1218
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_SW0 : LUT5
    generic map(
      INIT => X"80000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N1217
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000010 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000_map4
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_Q : LUT6
    generic map(
      INIT => X"333300013333FFFB"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N889,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N890,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_1_SW1 : LUT6
    generic map(
      INIT => X"FFFF040C040C040C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0002,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N890
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_2_Q : LUT6
    generic map(
      INIT => X"5555555555555554"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N887,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0006,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0005,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0004,
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000 : LUT6
    generic map(
      INIT => X"00FF00FF00800000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_N885,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_210,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_211
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_SW0 : LUT5
    generic map(
      INIT => X"20000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N885
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000 : LUT6
    generic map(
      INIT => X"1133332333333323"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_N882,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N883,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_213
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW1 : LUT5
    generic map(
      INIT => X"80000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N883
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_SW0 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N882
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_4_11 : LUT6
    generic map(
      INIT => X"1450505050505050"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux00001 : LUT6
    generic map(
      INIT => X"FBFEFBBA51545110"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0001,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_135,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_and0000,
      I4 => trn_tsrc_dsc_n,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_128,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_4_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(26),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(26),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_5_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(27),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(27),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000_6_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(28),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(28),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_4_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(24),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(24),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000_5_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(25),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N48,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(25),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_N56,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_0_3 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(37),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(37),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_1_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(38),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(38),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_2_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(39),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(39),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000_3_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(40),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(40),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(35),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(36),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000_7_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_0_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(31),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(31),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_10_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_11_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_12_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_13_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_14_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(17),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_15_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(16),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_1_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(30),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(30),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_2_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(29),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(29),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_3_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(28),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_4_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_5_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(26),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(26),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_6_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(25),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(25),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_7_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(24),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(24),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_8_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000_9_1 : LUT6
    generic map(
      INIT => X"FFFFF222F222F222"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0013,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0014,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_1_1 : LUT5
    generic map(
      INIT => X"A5A5E1A5"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0001,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt_xor_3_11 : LUT5
    generic map(
      INIT => X"14505050"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux00001 : LUT5
    generic map(
      INIT => X"02008A88"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0001,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or00001 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux000031 : LUT5
    generic map(
      INIT => X"00000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000_0_1 : LUT4
    generic map(
      INIT => X"6555"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0001,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_2_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_2_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_2_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_2_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_2_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_0_1 : LUT4
    generic map(
      INIT => X"5510"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00031 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0003
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_3_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_4_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_2_1 : LUT4
    generic map(
      INIT => X"EF4F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_1_1 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd1 : LUT3
    generic map(
      INIT => X"02"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_125,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rd
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_pre_SW0 : LUT4
    generic map(
      INIT => X"F888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N753
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2_Q : LUT6
    generic map(
      INIT => X"5555555555555554"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_N751,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre_2_SW0 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N751
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_5_Q : LUT6
    generic map(
      INIT => X"F9FAF9FA090AF9FA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd1,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N749,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1_Q : LUT6
    generic map(
      INIT => X"0000000000400001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N747,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000_1_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N747
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N743,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_241
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N743
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N741,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_239
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_SW0 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N741
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and00021 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre_and0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword1 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv1 : LUT6
    generic map(
      INIT => X"1455551455555555"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_114,
      I1 => BU2_U0_pcie_ep0_llk_tx_ch_fifo(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(0),
      I3 => BU2_U0_pcie_ep0_llk_tx_ch_fifo(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv_bdd4,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not00011 : LUT6
    generic map(
      INIT => X"FFFFFFFEFFFEFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not00021 : LUT6
    generic map(
      INIT => X"0808080800000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I3 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I4 => trn_tsrc_rdy_n,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and00011 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and00001 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I2 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I3 => trn_tsrc_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not000111 : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and000011 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not000111 : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and000011 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000_bdd0,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_mgmt_stats_credit_sel_5_1 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      O => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_mgmt_stats_credit_sel_2_1 : LUT3
    generic map(
      INIT => X"A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      O => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00001 : LUT6
    generic map(
      INIT => X"FFFFFFFFEEEEFEEE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_338,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_337,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data(49),
      I3 => NlwRenamedSig_OI_cfg_dcommand_3_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data(48),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or00001 : LUT5
    generic map(
      INIT => X"FFFEFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_mgmt_rden,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I4 => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_or00001 : LUT5
    generic map(
      INIT => X"5554FFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I3 => BU2_U0_pcie_ep0_mgmt_rden,
      I4 => BU2_U0_pcie_ep0_app_reset_n_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or00001 : LUT5
    generic map(
      INIT => X"5D555555"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_or00001 : LUT3
    generic map(
      INIT => X"F7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      I1 => BU2_U0_pcie_ep0_app_reset_n_2,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or00011 : LUT3
    generic map(
      INIT => X"7F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I1 => BU2_U0_pcie_ep0_app_reset_n_2,
      I2 => NlwRenamedSig_OI_cfg_command_8_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_or00011 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => NlwRenamedSig_OI_cfg_command_6_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_masterdataparityerror_not0001_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_355,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_354,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => NlwRenamedSig_OI_cfg_rd_wr_done_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0002_inv
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000 : LUT6
    generic map(
      INIT => X"2000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(5),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_N651,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_162
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_SW0 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N651
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_SW0 : LUT5
    generic map(
      INIT => X"FEFEE8EA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154,
      O => BU2_U0_pcie_ep0_pcie_blk_if_N645
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000 : LUT6
    generic map(
      INIT => X"2000000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_N635,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_186
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_SW0 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_N635
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_cmp_eq000031 : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or00011 : LUT6
    generic map(
      INIT => X"FFF000F0FFF00010"
    )
    port map (
      I0 => NlwRenamedSig_OI_trn_tdst_rdy_n,
      I1 => trn_tsrc_rdy_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_125,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_3 : LUT6
    generic map(
      INIT => X"287D7D28AAFFFFAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd0,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000_4_bdd1,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux00001 : LUT6
    generic map(
      INIT => X"A8A8A8A8FDA8A8A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_N6,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or000021 : LUT6
    generic map(
      INIT => X"0000000100010001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00031 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub00001 : LUT5
    generic map(
      INIT => X"9999CC9C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux000011 : LUT5
    generic map(
      INIT => X"FABE5014"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux00001 : LUT5
    generic map(
      INIT => X"00010101"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_or00001 : LUT5
    generic map(
      INIT => X"C080FFAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_253,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_265,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000021 : LUT5
    generic map(
      INIT => X"7FFFFFFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux00001 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux000011 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux00001 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux00001 : LUT5
    generic map(
      INIT => X"00000080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_N01,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000_2_1 : LUT4
    generic map(
      INIT => X"69AA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000_2_1 : LUT4
    generic map(
      INIT => X"69AA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux000011 : LUT4
    generic map(
      INIT => X"EB41"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000_bdd0,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000_0_2 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_or0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux00001 : LUT4
    generic map(
      INIT => X"D580"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_and0000,
      I1 => trn_teof_n,
      I2 => trn_tsrc_dsc_n,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_343,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_0_1 : LUT4
    generic map(
      INIT => X"F888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(49),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(49),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000_1_1 : LUT4
    generic map(
      INIT => X"F888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(48),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_cnt_3_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_Madd_AUX_76_addsub00006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt_3_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub00006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt_3_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub00006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_cnt_3_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_Madd_AUX_76_addsub00006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt_3_1 : LUT4
    generic map(
      INIT => X"88F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub00006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq00011 : LUT4
    generic map(
      INIT => X"2000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing_1_1 : LUT4
    generic map(
      INIT => X"0302"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq00001 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_N21,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_339,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_337,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_cmp_eq0000,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_317,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_323,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_318,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_324,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and00021 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_262,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_and0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_0_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_1_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000_2_1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000_1_1 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop2 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N3,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_mgmt_stats_credit_sel_3_1 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      O => BU2_U0_pcie_ep0_mgmt_stats_credit_sel_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not00011 : LUT6
    generic map(
      INIT => X"0020000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not00011 : LUT6
    generic map(
      INIT => X"0020000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not00011 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not00011 : LUT6
    generic map(
      INIT => X"0020000000000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not00011 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not00011 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not00011 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect1 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_set_detected_corr_error_d_352,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not00011 : LUT5
    generic map(
      INIT => X"FFFEFEFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or00001 : LUT4
    generic map(
      INIT => X"AAAB"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361,
      I2 => BU2_U0_pcie_ep0_mgmt_rden,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not00021 : LUT4
    generic map(
      INIT => X"FFF8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0002
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq00011 : LUT4
    generic map(
      INIT => X"2000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq00011 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq00001 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq00001 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq00001 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and00011 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and00011 : LUT3
    generic map(
      INIT => X"2A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_255,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_253,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260,
      I1 => trn_rdst_rdy_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not00011 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not00011 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_106,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or000011 : LUT6
    generic map(
      INIT => X"0000001100000100"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(48),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(49),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(50),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(51),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_09(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(55),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux00001 : LUT6
    generic map(
      INIT => X"B2F0B20082F08200"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_08(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(63),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_3_11 : LUT6
    generic map(
      INIT => X"BEEEEEEE14444444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux00001 : LUT6
    generic map(
      INIT => X"BEEEEEEE14444444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_1_11 : LUT6
    generic map(
      INIT => X"D78282D7FFAAAAFF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00011 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or000021 : LUT6
    generic map(
      INIT => X"0000000000080000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or00001 : LUT6
    generic map(
      INIT => X"0000000000000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and00001 : LUT6
    generic map(
      INIT => X"0000000000000008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mxor_malformed_rem_xor0000_xo_2_1 : LUT5
    generic map(
      INIT => X"96695AA5"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_5_1 : LUT5
    generic map(
      INIT => X"08000028"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_4_11 : LUT5
    generic map(
      INIT => X"6CCCCCCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_3_1 : LUT5
    generic map(
      INIT => X"04404000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_2_11 : LUT5
    generic map(
      INIT => X"BEEE1444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux00001 : LUT5
    generic map(
      INIT => X"BEEE1444"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux00001 : LUT5
    generic map(
      INIT => X"9F9B9B9B"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_1_1 : LUT5
    generic map(
      INIT => X"00800800"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_2_1 : LUT5
    generic map(
      INIT => X"08000820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_6_1 : LUT5
    generic map(
      INIT => X"40000004"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux00001 : LUT5
    generic map(
      INIT => X"BABE1014"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_235,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(7),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux00001 : LUT5
    generic map(
      INIT => X"BEBA1410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_235,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_16_1 : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dsn_417(48),
      I3 => cfg_dsn_417(16),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_353,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_19_1 : LUT5
    generic map(
      INIT => X"FDEC3120"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I2 => cfg_dsn_417(51),
      I3 => cfg_dsn_417(19),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_350,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000_4_1 : LUT5
    generic map(
      INIT => X"04000440"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000_7_1 : LUT5
    generic map(
      INIT => X"A8A8A8F8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_48_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(48),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_49_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(49),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_50_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(50),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_51_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(51),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_52_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(4),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_53_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(5),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_54_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(6),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_55_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(55),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(7),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_56_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(8),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_57_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_58_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(10),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_59_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(11),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_60_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(12),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_61_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(13),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_62_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(14),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d_63_1 : LUT5
    generic map(
      INIT => X"FCCCF888"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(63),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(15),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and00001 : LUT5
    generic map(
      INIT => X"00000080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_230,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_Q,
      I2 => NlwRenamedSig_OI_cfg_command_1_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq00061 : LUT5
    generic map(
      INIT => X"00000080"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or00061 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or00001 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and00061 : LUT5
    generic map(
      INIT => X"00020000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0006
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_1_1 : LUT4
    generic map(
      INIT => X"7660"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_3_11 : LUT4
    generic map(
      INIT => X"6AAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_0_1 : LUT4
    generic map(
      INIT => X"4B57"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_1_11 : LUT4
    generic map(
      INIT => X"BE14"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux00001 : LUT4
    generic map(
      INIT => X"BE14"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux000011 : LUT4
    generic map(
      INIT => X"EA80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_10_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_10_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_11_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_11_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_12_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_12_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_13_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_13_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_14_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_14_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_15_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_15_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_8_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_8_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_9_mux00001 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_9_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_0_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(0),
      I3 => cfg_dsn_417(32),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_10_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(10),
      I3 => cfg_dsn_417(42),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_11_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(11),
      I3 => cfg_dsn_417(43),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_12_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(12),
      I3 => cfg_dsn_417(44),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_13_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(13),
      I3 => cfg_dsn_417(45),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_14_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(14),
      I3 => cfg_dsn_417(46),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_15_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(15),
      I3 => cfg_dsn_417(47),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_1_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(1),
      I3 => cfg_dsn_417(33),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_20_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(20),
      I3 => cfg_dsn_417(52),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_22_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(22),
      I3 => cfg_dsn_417(54),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_23_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(23),
      I3 => cfg_dsn_417(55),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_24_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(24),
      I3 => cfg_dsn_417(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_25_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(25),
      I3 => cfg_dsn_417(57),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_26_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(26),
      I3 => cfg_dsn_417(58),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_27_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(27),
      I3 => cfg_dsn_417(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_28_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(28),
      I3 => cfg_dsn_417(60),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_29_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(29),
      I3 => cfg_dsn_417(61),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_2_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(2),
      I3 => cfg_dsn_417(34),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_30_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(30),
      I3 => cfg_dsn_417(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_31_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(31),
      I3 => cfg_dsn_417(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_3_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(3),
      I3 => cfg_dsn_417(35),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_4_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(4),
      I3 => cfg_dsn_417(36),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_5_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(5),
      I3 => cfg_dsn_417(37),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_6_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(6),
      I3 => cfg_dsn_417(38),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_7_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(7),
      I3 => cfg_dsn_417(39),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_8_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(8),
      I3 => cfg_dsn_417(40),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000_9_1 : LUT4
    generic map(
      INIT => X"5410"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I2 => cfg_dsn_417(9),
      I3 => cfg_dsn_417(41),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux00001 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux00001 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(3),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux00001 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux00001 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux00001 : LUT4
    generic map(
      INIT => X"A820"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Msub_word_ct_sub0000_xor_0_11 : LUT4
    generic map(
      INIT => X"2A7F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out31 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out41 : LUT4
    generic map(
      INIT => X"0002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Out51 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd4_94,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd2_93,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd1_92,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_FFd3_91,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or00001 : LUT4
    generic map(
      INIT => X"F111"
    )
    port map (
      I0 => cfg_err_ur_n,
      I1 => cfg_err_posted_n,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_cmp_ge00001 : LUT4
    generic map(
      INIT => X"FCF8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_cmp_ge0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux00001 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux00001 : LUT4
    generic map(
      INIT => X"0008"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(6),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or00001 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_174,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_215,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_212,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_210,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux00001 : LUT4
    generic map(
      INIT => X"5540"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_155,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_192,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_204,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq000011 : LUT4
    generic map(
      INIT => X"5557"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux00001 : LUT4
    generic map(
      INIT => X"FF08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_201,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_225,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_319,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_196,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux00001 : LUT4
    generic map(
      INIT => X"FF04"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_201,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_225,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_319,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_197,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_2_11 : LUT3
    generic map(
      INIT => X"6C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Mcount_credit_addr_cntr_xor_2_11 : LUT3
    generic map(
      INIT => X"6C"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or00001 : LUT3
    generic map(
      INIT => X"26"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_0_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_1_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_2_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_2_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_3_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_3_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_4_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_4_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_5_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_5_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_6_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_6_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_7_mux00001 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_7_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_0_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_95,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_1_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_95,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000_2_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_avail_high_95,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(2),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np_xor_0_11 : LUT3
    generic map(
      INIT => X"B1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux00001 : LUT3
    generic map(
      INIT => X"B1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt00001 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt00001 : LUT3
    generic map(
      INIT => X"15"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt00001 : LUT3
    generic map(
      INIT => X"57"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt00001 : LUT3
    generic map(
      INIT => X"7F"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and00001 : LUT3
    generic map(
      INIT => X"2A"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_242,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and00001 : LUT3
    generic map(
      INIT => X"80"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and00001 : LUT3
    generic map(
      INIT => X"01"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and00001 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_194,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_208,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or000111 : LUT3
    generic map(
      INIT => X"A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_app_reset_n_2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux000031 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or00001 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_198,
      I1 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_200,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and00001 : LUT3
    generic map(
      INIT => X"C4"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or00001 : LUT3
    generic map(
      INIT => X"FE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_223,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_222,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_221,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and00011 : LUT3
    generic map(
      INIT => X"C4"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_5_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and00001 : LUT3
    generic map(
      INIT => X"51"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_xor_1_11 : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_rp_add0000_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cfg_wp_add0000_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_rp_add0000_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_Madd_reg_cmt_wp_add0000_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mcount_poll_dwaddr_cntr_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Mcount_credit_addr_cntr_xor_1_11 : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_0_1 : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_363,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_16_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_16_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_17_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_17_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_18_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_18_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_19_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_19_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_20_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_20_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_21_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_21_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_22_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_22_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_23_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_23_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_24_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_24_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_25_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_25_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_26_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_26_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_27_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_27_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_28_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_28_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_29_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_29_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_30_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_30_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_31_mux00001 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_31_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_363,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt00001 : LUT2
    generic map(
      INIT => X"1"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_cmp_ge00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_cmp_ge0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_1_1 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000_2_1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d1 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_159,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or00011 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_142,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_208,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_198,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_183,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_188,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_187,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or00001 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_179,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_206,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and00001 : LUT2
    generic map(
      INIT => X"8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_109,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_119,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or00001 : LUT2
    generic map(
      INIT => X"D"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_102,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_pcie_link_state_n_not00031 : LUT4
    generic map(
      INIT => X"FFBF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(0),
      I1 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      I2 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      I3 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      O => cfg_pcie_link_state_n_416(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_pcie_link_state_n_not00041 : LUT4
    generic map(
      INIT => X"FFBF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      I1 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      I2 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(0),
      I3 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      O => cfg_pcie_link_state_n_416(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_pcie_link_state_n_not00051 : LUT4
    generic map(
      INIT => X"FFEF"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(0),
      I1 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(3),
      I2 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(2),
      I3 => BU2_U0_pcie_ep0_fe_l0_ltssm_state(1),
      O => cfg_pcie_link_state_n_416(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mxor_cfg_dwaddr_int_Result_0_1 : LUT3
    generic map(
      INIT => X"C6"
    )
    port map (
      I0 => cfg_dwaddr_413(6),
      I1 => cfg_dwaddr_413(0),
      I2 => cfg_dwaddr_413(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mxor_cfg_dwaddr_int_Result_1_1 : LUT3
    generic map(
      INIT => X"C6"
    )
    port map (
      I0 => cfg_dwaddr_413(6),
      I1 => cfg_dwaddr_413(1),
      I2 => cfg_dwaddr_413(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mxor_cfg_dwaddr_int_Result_2_1 : LUT3
    generic map(
      INIT => X"C6"
    )
    port map (
      I0 => cfg_dwaddr_413(6),
      I1 => cfg_dwaddr_413(2),
      I2 => cfg_dwaddr_413(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mxor_cfg_dwaddr_int_Result_3_1 : LUT3
    generic map(
      INIT => X"C6"
    )
    port map (
      I0 => cfg_dwaddr_413(6),
      I1 => cfg_dwaddr_413(3),
      I2 => cfg_dwaddr_413(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Mxor_cfg_dwaddr_int_Result_4_1 : LUT3
    generic map(
      INIT => X"C6"
    )
    port map (
      I0 => cfg_dwaddr_413(6),
      I1 => cfg_dwaddr_413(4),
      I2 => cfg_dwaddr_413(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_0_21 : LUT3
    generic map(
      INIT => X"2A"
    )
    port map (
      I0 => cfg_err_posted_n,
      I1 => cfg_err_cpl_abort_n,
      I2 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_posted
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_49_1 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => cfg_err_ur_n,
      I1 => cfg_err_posted_n,
      I2 => cfg_err_cpl_abort_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_49_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_cpl_abort1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => cfg_err_posted_n,
      I1 => cfg_err_cpl_abort_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_cpl_abort
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_ur1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => cfg_err_posted_n,
      I1 => cfg_err_ur_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_ur
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectednonfatal_or00001 : LUT2
    generic map(
      INIT => X"7"
    )
    port map (
      I0 => cfg_err_ecrc_n,
      I1 => cfg_err_cpl_timeout_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectednonfatal_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_buf_96
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_6 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_7 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_8 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_9 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_10 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_11 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_12 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_13 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_14 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_15 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_16 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_17 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_18 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_19 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_20 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_21 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_22 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_23 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_24 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_25 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_26 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_27 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_28 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_29 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_30 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_31 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_32 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_33 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_34 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_35 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_36 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_37 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_38 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_39 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_40 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_41 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_42 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_43 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_44 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_45 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_46 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_47 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_48 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_49 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_50 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_51 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_52 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_53 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_54 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_55 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_56 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_57 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_58 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_59 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_60 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_61 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_62 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_63 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf_mux0000(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_buf(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0003,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_97
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_not0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_buf_98
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_not0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_trn_tdst_rdy_n_99
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_not0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_buf_100
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_buf_not0002_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_not0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_buf_101
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_8 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_9 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_10 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_11 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_12 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_13 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_14 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_15 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_16 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_17 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_18 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_19 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_20 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_21 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_22 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_23 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_24 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_25 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_26 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_27 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_28 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_29 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_30 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_31 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_32 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(32),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_33 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(33),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_34 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(34),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_35 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(35),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_36 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(36),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_37 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(37),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_38 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(38),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_39 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(39),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_40 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(40),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_41 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(41),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_42 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(42),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_43 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(43),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_44 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(44),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_45 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(45),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_46 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(46),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_47 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(47),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_48 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(48),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_49 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(49),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_50 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(50),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_51 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(51),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_52 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(52),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_53 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(53),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_54 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(54),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_55 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(55),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_56 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(56),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_57 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(57),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_58 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(58),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_59 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(59),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_60 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(60),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_61 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(61),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_62 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(62),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_63 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1_mux0000(63),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_107
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_113
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q1_102
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_112
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_or0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_1 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2_and0006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_mux0000_104,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_gap_q3_103
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_sof_105
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0 : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt_0_not0001_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_fifo_change_106
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q1_107,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q1_108,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_119
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_32 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(32),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_33 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(33),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_34 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(34),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_35 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(35),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_36 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(36),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_37 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(37),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_38 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(38),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_39 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(39),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_40 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(40),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_41 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(41),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_42 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(42),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_43 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(43),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_44 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(44),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_45 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(45),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_46 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(46),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_47 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(47),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_48 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(48),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_49 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(49),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_50 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(50),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_51 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(51),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_52 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(52),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_53 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(53),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_54 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(54),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_55 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(55),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_56 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(56),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_57 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(57),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_58 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(58),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_59 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(59),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_60 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(60),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_61 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(61),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_62 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(62),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2_63 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(63),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q1_110,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q2_109
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q2_112,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_rem_q3_111
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q1_113,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_121
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q2(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_1 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2_2 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q1(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo : FDRSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_and0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_eof_q3_115,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_block_fifo_114
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q2_117,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_sof_q3_116
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q2_119,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_vld_q3_118
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_32 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(32),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_33 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(33),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_34 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(34),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_35 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(35),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_36 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(36),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_37 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(37),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_38 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(38),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_39 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(39),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_40 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(40),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_41 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(41),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_42 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(42),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_43 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(43),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_44 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(44),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_45 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(45),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_46 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(46),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_47 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(47),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_48 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(48),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_49 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(49),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_50 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(50),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_51 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(51),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_52 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(52),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_53 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(53),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_54 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(54),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_55 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(55),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_56 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(56),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_57 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(57),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_58 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(58),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_59 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(59),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_60 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(60),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_61 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(61),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_62 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(62),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q3_63 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_td_q2(63),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_data(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_shift_pipe,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q2_121,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_dsc_q3_120
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_last_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q2(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_0 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_ch_fifo(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_fifo_1 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_fifo_q3(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_ch_fifo(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_ch_tc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_ch_tc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_llk_tx_ch_tc_not0001_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_bridge_tc_q3(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_llk_tx_ch_tc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0000,
      Q => NlwRenamedSig_OI_trn_tdst_rdy_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_trn_tdst_rdy_n_or0001,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_tx_dst_rdy_n_122
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_done,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_start,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_usr_in_pkt_123
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_done,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_start,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_cfg_in_pkt_124
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_vld_125
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_16 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_17 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_18 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_19 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_20 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_21 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_22 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_23 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_24 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_25 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_26 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_27 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_28 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_29 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_30 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_31 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_32 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_33 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_34 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_35 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_36 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_37 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_38 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_39 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_40 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_41 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_42 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_43 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_44 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_45 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_46 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_47 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_48 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_49 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_50 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_51 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_52 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_53 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_54 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_55 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_56 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_57 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_58 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_59 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_60 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_61 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_62 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_63 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_mux0000(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_sof_n_126
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_eof_n_127
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_dsc_n_128
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_td_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_buf_rem_n_129
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_rdy_n_130
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_16 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_17 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_18 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_19 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_20 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_21 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_22 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_23 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_24 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_25 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_26 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_27 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_28 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_29 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_30 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_31 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_32 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_33 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_34 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_35 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_36 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_37 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_38 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_39 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_40 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_41 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_42 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_43 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_44 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_45 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_46 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_47 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_48 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_49 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_50 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_51 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_52 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_53 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_54 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_55 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_56 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_57 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_58 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_59 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_60 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_61 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_62 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_63 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td_mux0000(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_td(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_mux0000_132,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_sof_n_131
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_mux0000_134,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_eof_n_133
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_src_dsc_n_135
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_mux0000_137,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_tx_arb_tx_rem_n_bit_136
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_1_and0000_138,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_tbuf_av_404(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_2_and0000_139,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_tbuf_av_404(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_tx_bridge_trn_tbuf_av_0_and0000_140,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_tbuf_av_404(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_387
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_not0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_p_o_141
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_16 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_17 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_18 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_19 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_20 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_21 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_22 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_23 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_24 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_25 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_26 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_27 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_28 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_29 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_30 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_31 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_32 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_33 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_34 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_35 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_36 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_37 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_38 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_39 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_40 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_41 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_42 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_43 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_44 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_45 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_46 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o_47 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_next_cur_drop,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_drop_142
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw_2 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_byte_ct_1dw(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1dw(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_first_be_missing(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_first_be_adj(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_6_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_5_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_4_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_3_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_2_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q_6 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr64_in_q(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q_6 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_lower_addr32_in_q(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0004,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_packet_ip_143
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_q_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1 : FDS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_not0003,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_o_144
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_and0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_src_rdy_o_145
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_or0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_dsc_o_146
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o : FDS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_q_5_Q,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rem_o_147
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_o_148
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_preeof_o_149
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_160,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cpl_o_150
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_163,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_locked_o_151
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_161,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_vend_msg_o_152
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_165,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_327
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_177,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cfg_o_153
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_td_154
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_6 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_7 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_8 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_9 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length_mux0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc0_155
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_159
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length1_156
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_0_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_1_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_2_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_3_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_4_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mux0000_6_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_mem_157
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_64_158
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0003,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_7_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_164
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_msgcode(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_addsub0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_addsub0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Madd_cur_bytes_missing_index0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_169
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_170
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_171
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tag(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_12 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_13 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_14 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_15 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_16 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_17 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_18 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_19 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_20 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_21 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_22 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_23 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_req_id(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_24 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_25 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_attr(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_26 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_27 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt_28 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_tc(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_header_fmt(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_7 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_8 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_9 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_10 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_11 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_mux0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_1_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr_0_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_lower_addr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_159,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_167
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_0_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_160
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_and0000_162,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_vend_msg_161
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_164,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_locked_q_163
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_np_165
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_Q,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_o_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_319,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_rid_o_166
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_ep_q_167,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_388
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ep_169,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ep_o_168
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_abort_170,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_390
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_cpl_ur_171,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_389
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q_4 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_220,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q4_172
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_sof_q(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_nd_q(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_eof_q(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_0_Q : XORCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N7,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N7,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_lut_2_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_bytes_missing(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_length(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N8,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N8,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N9,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N9,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N10,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N10,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N11,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N11,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(5),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N12,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N12,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_7_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(6),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_8_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(7),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_8_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(7),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_9_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(8),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_9_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(8),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy_10_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(9),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_10_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(9),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_xor_11_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_Msub_cur_byte_ct_addsub0000_cy(10),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_byte_ct_addsub0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_6 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_5 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_4 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_3 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_2 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct_sub0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_word_ct(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_178,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_filt_o_173
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_xor0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_rem_174
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_Mrom_delay_ct_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_delay_ct_175
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_180,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_209
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_hp_msg_detect_o_176
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg_o_177
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_184,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_q_178
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_180,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_len_179
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_routing(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q1_180
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_dmatch_181
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_load_aperture_q_182
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cfg0_ip_183
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_filter_msgcode_184
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_or0000_186,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_vendef_185
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_hotplug_187
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_cmp_eq0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_legacy_188
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_mux0000_190,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_message_189
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_routing_vendef_191
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_msgcode_sigdef_192
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_uc_o_193
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q3_195,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_tlp_ur_o_194
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_199,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_format_196
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_format_197
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_pwr_mgmt_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_type1_cfg_198
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_uc_cpl_lk_199
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ur_mem_lk_200
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_cpl_ip_201
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fulltype_202
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_tc_203
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_or0000_205,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_tc0_204
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_6 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_5 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_4 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in_0 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_fulltype_in(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_fmt_206
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_or0005,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_ismsgany_207
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eof_q2_209,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_o_208
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_and0000_211,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_over_210
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_and0000_213,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_eof_212
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_type_1dw_214
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_mux0000_216,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_min_215
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_latch_1st_dword_q1_218,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_malformed_maxsize_217
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_7 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_or00011,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_5 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length_cmp_eq00001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_max_length(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_220,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_pm_msg_detect_o_219
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_eval_pwr_mgmt_q1_220
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_turn_off_221
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_as_nak_l1_222
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_eval_formats_q_224,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_pwr_mgmt_cur_pm_set_slot_pwr_223
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q2_226,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_sent_check_q3_225
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1 : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_eval_check_q1_227
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_cur_fulltype_oh_3_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rio_o_228
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_d,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem64_o_229
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_d,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rmem32_o_230
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_63 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_62 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_61 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_60 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_59 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_58 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_57 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_56 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_55 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_54 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_53 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_52 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_51 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_50 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_49 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o_48 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_malformed_checks_sof_q1_231,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_d(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl_aftersof_232
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_233
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np_aftersof_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_poisoned_reg_234
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_8_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_5_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_7_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_6_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_4_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_3_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_0_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_2_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl_1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_pcpl(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_cmp_eq0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_rollover_pcpl_235
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_236
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_1 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_2 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_3 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_4 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_5 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_6 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_7 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_8 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_waddr(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_rewind(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_pcpl,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_pcpl_237
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_cmp_eq0000_239,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_eq1_238
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_cmp_eq0000_241,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_eq1_240
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_259
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p1_242
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_np_243
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_clr_buf_pcpl_244
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_7_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_6_mux0000_245,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_5_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_4_mux0000_246,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_3_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_0_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_2_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_8_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr_1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_mux0000_248,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_rollover_pcpl_247
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_reof_249
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rsof_250
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rerrfwd_251
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit_cmp_eq0006,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rbar_hit(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_and0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rd_in_pkt_252
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_and0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_np,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_not0001,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_pcpl_253
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_and0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdstart_pcpl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_265
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_not0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_254
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_not0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_or0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_readthru_np_255
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vldrden_d_256
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_rden_d_257
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_1 : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_2 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_3 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_4 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_5 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt_6 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_en_np_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rewind_cnt(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_and0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_259,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_sof_p2_seen_258
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_pcpl(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np_and0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_raddr(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdbuf_np(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_261,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_vld_d_260
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_263,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_np_d_262
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_265,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_rdtrans_pcpl_d_264
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_cmp_gt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_pre_266
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_cmp_gt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_pre_267
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_32 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(32),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_33 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(33),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_34 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(34),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_35 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(35),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_36 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(36),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_37 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(37),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_38 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(38),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_39 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(39),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_40 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(40),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_41 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(41),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_42 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(42),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_43 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(43),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_44 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(44),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_45 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(45),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_46 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(46),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_47 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(47),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_48 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(48),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_49 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(49),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_50 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(50),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_51 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(51),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_52 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(52),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_53 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(53),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_54 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(54),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_55 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(55),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_56 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(56),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_57 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(57),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_58 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(58),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_59 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(59),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_60 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(60),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_61 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(61),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_62 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(62),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_63 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_dout(63),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rd_405(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_0 : FDSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_4 : FDSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rrem_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_trn_rd_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_pout(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_bram_preeofout_d_268
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_np_addto_add0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto_add0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_8 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_cmp_ge0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_np_ok_269
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_cmp_ge0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_fifo_pcpl_ok_270
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_1 : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt3,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_2 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt6,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_3 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt9,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_4 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt12,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_5 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt15,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_6 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wr_word_cnt18,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wr_word_cnt(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np6,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np9,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np12,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np15,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wrtrans_np,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_wraddr_np18_271,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_wraddr_np(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_3,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_7 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_0 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_1 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_2 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_3 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_4 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_5 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words_6 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words_8 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(8),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_0_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12,
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_0_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N12,
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N18,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N18,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_vld_cntr(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_pcpl_vld_cntr_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N20,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_0_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_3,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_1_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N22
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N22,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N22,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_2_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N23
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N23,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N23,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_3_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N24
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N24,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N24,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_4_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N25
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N25,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N25,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_5_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N26
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N26,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N26,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_6_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N27
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N27,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N27,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_7_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N28
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy_7_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(6),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(7),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N28,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N28,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_lut_8_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_pcpl_words(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N29
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_xor_8_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_pcpl_words_cy(7),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N29,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_0_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30,
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_0_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N30,
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N31,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N32,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N32,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N33,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N33,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N34,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N34,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N35,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N35,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N36,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N36,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_vld_cntr(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N37,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N37,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Mcount_np_vld_cntr_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N38,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_7_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_0_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_0_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_1_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N40
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N40,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N40,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_1_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_2_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N41
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N41,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N41,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_2_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_3_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N42
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N42,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N42,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_3_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_4_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N43
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N43,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N43,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_4_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_5_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N44
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N44,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N44,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_5_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_lut_6_Q : LUT2
    generic map(
      INIT => X"6"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_remain_np_words(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_np_addto(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N45
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Maccum_remain_np_words_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N45,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Result_6_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N46,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N47,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N47,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N48,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N48,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N49,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N49,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N50,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N50,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N51,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N51,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_sub0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N52,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_N52,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy_7_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(6),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_N3399,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_N3399,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_xor_8_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_Madd_pcpl_addto_add0000_cy(7),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_N3400,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_fifo_inst_pcpl_addto_add0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_final_xfer,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_chosen_272
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_streaming_273
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high_pre(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_high(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low_pre(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_low(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available_int(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_queue_available(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_completion_available_n_d_274
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_275
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_first_276
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_not0001,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_stream_277
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_rdy_278
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc_is_same_lock_279
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_290
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_288
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_last_completion_280
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trn_rcpl_streaming_n_reg_281
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_282
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_0 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_1 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_mux0000(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_timer(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_vld_and0001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_283
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_second_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_third_284
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000,
      Q => BU2_U0_pcie_ep0_llk_rx_ch_tc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000,
      Q => BU2_U0_pcie_ep0_llk_rx_ch_tc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000,
      Q => BU2_U0_pcie_ep0_llk_rx_ch_tc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_286,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_any_available_d_285
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_cmp_eq0001_INV,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_fifo_pcpl_ok_final_288,
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_completion_available_287
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_service_pnp_queues : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_pnp_waiting_290,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_force_service_pnp_queues_289
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_tc_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_1 : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_transaction_init_cpl1_291,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_llk_rx_ch_fifo_int(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_292
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_trigger_xfer,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_posted_avail_293
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_61,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_posted_available_n_d_294
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_COND_62,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_current_non_posted_available_n_d_295
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_7_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_6_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_5_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_4_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_3_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_2_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask_1_cmp_lt0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_high_mask(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_1 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_0 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_1,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p2(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_and0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_cpl_tlp_rcntr_p1(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_62_4 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(2),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(1),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N31
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_62_3 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(6),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(5),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(4),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_non_posted_available_n(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N21
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_61_4 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(2),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(1),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N32
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_61_3 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(6),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(5),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(4),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_posted_available_n(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N22
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_41 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(3),
      I4 => BU2_U0_pcie_ep0_llk_rx_preferred_type(1),
      I5 => BU2_U0_pcie_ep0_llk_rx_preferred_type(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N51
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_31 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(13),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(11),
      I4 => BU2_U0_pcie_ep0_llk_rx_preferred_type(9),
      I5 => BU2_U0_pcie_ep0_llk_rx_preferred_type(15),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N41
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_4 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(2),
      I4 => BU2_U0_pcie_ep0_llk_rx_preferred_type(0),
      I5 => BU2_U0_pcie_ep0_llk_rx_preferred_type(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N33
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_llk_rx_ch_fifo_int_mux0000_3 : LUT6
    generic map(
      INIT => X"EFE5EAE04F454A40"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_preferred_type(12),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I3 => BU2_U0_pcie_ep0_llk_rx_preferred_type(10),
      I4 => BU2_U0_pcie_ep0_llk_rx_preferred_type(8),
      I5 => BU2_U0_pcie_ep0_llk_rx_preferred_type(14),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N23
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_63_4 : LUT6
    generic map(
      INIT => X"FB73D951EA62C840"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(2),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(3),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(1),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N34
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_COND_63_3 : LUT6
    generic map(
      INIT => X"F7D5B391E6C4A280"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_llk_rx_ch_tc(0),
      I1 => BU2_U0_pcie_ep0_llk_rx_ch_tc(1),
      I2 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(7),
      I3 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(5),
      I4 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(6),
      I5 => BU2_U0_pcie_ep0_llk_rx_ch_completion_available_n(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N24
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_4 : LUT6
    generic map(
      INIT => X"F7D5B391E6C4A280"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0004,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0005,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0006,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0007,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N36
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mmux_preferred_avail_mux0000_3 : LUT6
    generic map(
      INIT => X"FBEA7362D9C85140"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_next_tc(0),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0002,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0003,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0000,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_preferred_avail_and0001,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_N26
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_rt_296,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_1_rt_296,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_rt_297,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_2_rt_297,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_rt_298,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_3_rt_298,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_rt_299,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_4_rt_299,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_rt_300,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_5_rt_300,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(5),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_rt_301,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy_6_rt_301,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p2_xor_7_rt_302,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_1,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_rt_303,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_1_rt_303,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_rt_304,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_2_rt_304,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_rt_305,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_3_rt_305,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_rt_306,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_4_rt_306,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_rt_307,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_5_rt_307,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(5),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_rt_308,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy_6_rt_308,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_xor_7_rt_309,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_0_2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_rt_310,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_1_rt_310,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_1_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_rt_311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_2_rt_311,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_2_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_rt_312,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_3_rt_312,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_3_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_rt_313,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_4_rt_313,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_4_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_rt_314,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_5_rt_314,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_5_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(5),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_rt_315,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy_6_rt_315,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_6_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Mcount_cpl_tlp_rcntr_p1_xor_7_rt_316,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_arb_inst_Result_7_2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd_and0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc_cmp_eq0001,
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      D => BU2_U0_pcie_ep0_mgmt_stats_credit(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_cpl_tlp_cntr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_ph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_ph_av_408(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_nph_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_nph_av_407(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_trn_rfc_pd_av_cmp_eq0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => trn_rfc_pd_av_409(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Result(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_credit_addr_cntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_0_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_0_Q : XORCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_1_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N7
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N7,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N7,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_2_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N8,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N8,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_3_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N9,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N9,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_4_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N10,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N10,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_5_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N11
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N11,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N11,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_6_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N12,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N12,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_lut_7_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_alloc(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N13
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_ph_avail_Madd_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_ph_avail(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_0_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_0_Q : XORCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_1_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_2_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N16
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_3_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_4_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N18
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N18,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N18,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_5_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_6_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N20
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N20,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N20,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_7_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N21
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_7_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(6),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(7),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N21,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N21,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_8_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(8),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(8),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N22
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_8_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(7),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(8),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N22,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_8_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(7),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N22,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_9_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(9),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(9),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N23
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_9_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(8),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(9),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N23,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_9_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(8),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N23,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_10_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(10),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N24
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy_10_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(9),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(10),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N24,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_10_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(9),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N24,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_lut_11_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_alloc(11),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N25
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_xor_11_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_pd_avail_cy(10),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N25,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_pd_avail(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_0_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N26
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(0),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N26,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_0_Q : XORCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N26,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_1_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N27
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(0),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(1),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N27,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_1_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(0),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N27,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_2_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N28
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(1),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(2),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N28,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_2_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(1),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N28,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_3_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N29
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(2),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(3),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N29,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_3_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(2),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N29,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_4_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N30
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(3),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N30,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_4_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(3),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N30,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_5_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N31
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(4),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(5),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N31,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_5_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(4),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N31,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_6_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N32
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(5),
      DI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(6),
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N32,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_6_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(5),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N32,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_lut_7_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_alloc(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_recvd(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N33
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_xor_7_Q : XORCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_Msub_reg_nph_avail_Madd_cy(6),
      LI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_N33,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_rx_credit_reg_nph_avail(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit_nc_317
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit_nc_318
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_rhit_319
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_320
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_rfun_id_o_322,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_check_321
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_32_hit,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_32_hit,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar_hit_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_323
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_324
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_0_Q : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N2,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_1_Q : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N3
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N3,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_2_Q : LUT6
    generic map(
      INIT => X"0001000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(52),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N4
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N4,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_3_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(53),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(55),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N5
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N5,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_4_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(56),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(58),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N6
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N6,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_5_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(61),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N7
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N7,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_lut_6_Q : LUT4
    generic map(
      INIT => X"9009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(62),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(63),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N8
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy_6_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar0_eq_raddr_cmp_eq0000_cy(5),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N8,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar0_eq_raddr_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_0_Q : LUT6
    generic map(
      INIT => X"0000000000000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_Q,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N9
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N9,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_1_Q : LUT5
    generic map(
      INIT => X"01000001"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_Q,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_Q,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(52),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N10
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N10,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_2_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(53),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(54),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(55),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N11
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N11,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_3_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(56),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(57),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(58),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N12,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_4_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(59),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(60),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_Q,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(61),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N13
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N13,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_lut_5_Q : LUT4
    generic map(
      INIT => X"9009"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(62),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_Q,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(63),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N14
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy_5_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bar6_eq_raddr_cmp_eq0000_cy(4),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N14,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bar6_eq_raddr_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_0_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_device_number(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(51),
      I2 => NlwRenamedSig_OI_cfg_device_number(1),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(52),
      I4 => NlwRenamedSig_OI_cfg_device_number(2),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(53),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N15
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_0_Q : MUXCY
    port map (
      CI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N15,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_1_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_device_number(3),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(54),
      I2 => NlwRenamedSig_OI_cfg_device_number(4),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(55),
      I4 => NlwRenamedSig_OI_cfg_bus_number(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(56),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N16
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_1_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(0),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N16,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_2_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_bus_number(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(57),
      I2 => NlwRenamedSig_OI_cfg_bus_number(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(58),
      I4 => NlwRenamedSig_OI_cfg_bus_number(3),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(59),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_2_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(1),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_3_Q : LUT6
    generic map(
      INIT => X"9009000000009009"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_bus_number(4),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(60),
      I2 => NlwRenamedSig_OI_cfg_bus_number(5),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(61),
      I4 => NlwRenamedSig_OI_cfg_bus_number(6),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(62),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N18
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_3_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(2),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N18,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_lut_4_Q : LUT2
    generic map(
      INIT => X"9"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_bus_number(7),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_hit_check_raddr_o(63),
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy_4_Q : MUXCY
    port map (
      CI => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_Mcompar_bdf_hit_cmp_eq0000_cy(3),
      DI => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_N19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_bar_decoder_bdf_hit_cmp_eq0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_bar_ok_325
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_np_o_327,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_np_reg_326
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_3 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_2 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_1 : FDE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_bar_src_rdy_o_328,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_barenc(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_63 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(63),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_62 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(62),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_61 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(61),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_60 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(60),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_59 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(59),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_58 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(58),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_57 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(57),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_56 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(56),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_55 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(55),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_54 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(54),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_53 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(53),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_52 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(52),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_51 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(51),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_50 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(50),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_49 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_48 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_47 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_46 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_45 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_44 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_43 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_42 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_41 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_40 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_39 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_38 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_37 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_36 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_35 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_34 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_33 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_32 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_31 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_30 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_29 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_28 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_27 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_26 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_25 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_24 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_23 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_22 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_21 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_20 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_19 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_18 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_17 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_16 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_15 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_14 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_13 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_12 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_11 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_10 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_9 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_8 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_7 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_6 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_5 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_4 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_3 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_2 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_1 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d_0 : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_rx_data(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_data_d(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_src_rdy_n_d_329
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_0 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_valid_n_d(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_eof_n_d_330
    );
  BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d : FD
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_llk_rx_sof_n_d_331
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg : FD
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_llk_tc_status(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_llk_tc_status_reg_332
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_0 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(0),
      Q => NlwRenamedSig_OI_cfg_device_number(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_1 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(1),
      Q => NlwRenamedSig_OI_cfg_device_number(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_2 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(2),
      Q => NlwRenamedSig_OI_cfg_device_number(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_3 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(3),
      Q => NlwRenamedSig_OI_cfg_device_number(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_4 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(4),
      Q => NlwRenamedSig_OI_cfg_device_number(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_5 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(5),
      Q => NlwRenamedSig_OI_cfg_bus_number(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_6 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(6),
      Q => NlwRenamedSig_OI_cfg_bus_number(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_7 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(7),
      Q => NlwRenamedSig_OI_cfg_bus_number(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_8 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(8),
      Q => NlwRenamedSig_OI_cfg_bus_number(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_9 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(9),
      Q => NlwRenamedSig_OI_cfg_bus_number(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_10 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(10),
      Q => NlwRenamedSig_OI_cfg_bus_number(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_11 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(11),
      Q => NlwRenamedSig_OI_cfg_bus_number(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_completer_id_reg_12 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_completer_id(12),
      Q => NlwRenamedSig_OI_cfg_bus_number(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_In,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd1_333
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_In_335,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_state_FFd2_334
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_1 : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_cst,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Result(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_Mcount_wait_cntr_val,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_wait_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_reg_req_pkt_tx_336
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0007,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_ftl_337
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0008,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_nfl_338
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0006,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplt_339
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0005,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cplu_340
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_cmp_eq0009,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_is_cor_341
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_0 : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n_mux0000(7),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_trem_n(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_0_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsrc_rdy_n_342
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_2_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_3_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_5_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_6_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_4_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_8_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_9_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_7_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_11_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_12_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_10_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_14_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_15_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_13_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_17_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_18_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_16_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_20_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_21_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_19_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_23_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_24_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_22_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_26_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_27_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_25_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_29_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_30_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_28_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_32_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_33_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_31_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_35_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_36_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_34_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_38_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_39_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_37_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_41_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_42_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_40_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_43_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_44_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_46_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_47_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_45_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_49_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_50_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(50)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_48_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_52_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(52)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_53_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(53)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_51_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(51)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_55_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(55)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_56_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(56)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_54_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(54)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_58_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(58)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_59_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(59)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_57_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(57)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_61_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(61)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_62_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(62)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_60_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(60)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_teof_n_343
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_mux0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_tsof_n_344
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td_63_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cfg_arb_td(63)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_31 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_30 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_29 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_28 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_27 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_26 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_25 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_24 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_23 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_22 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_21 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_20 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_19 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_18 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_17 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_16 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_15 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_14 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_13 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_12 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_11 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_10 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_9 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_8 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_7 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15_mux0000(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_bytes_12_to_15(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_7 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11_mux0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_11(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_06_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_7 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_36_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_6 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_35_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_34_Q_345,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_0 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07_mux0000_29_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_07(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_02(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_2_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_3_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00_mux0000_5_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_00(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_6 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_byte_01(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_49 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_48 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_request_data(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_cfg_to_turnoff_n : FDSE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_fe_l0_pwr_turn_off_req,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_to_turnoff_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_l0_pme_req_in : FDRSE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_fe_l0_pme_ack,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_pwr_interface_cfg_pm_wake_n_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_pme_req_in
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom0 : LUT5
    generic map(
      INIT => X"4AA9EAAA"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom1 : LUT5
    generic map(
      INIT => X"CCCE0CCC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom2 : LUT5
    generic map(
      INIT => X"D0F3F0F0"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom3 : LUT5
    generic map(
      INIT => X"3F03FF00"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom4 : LUT5
    generic map(
      INIT => X"00030000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom5 : LUT5
    generic map(
      INIT => X"1FFC0000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_cfgdw_rom6 : LUT5
    generic map(
      INIT => X"E0000000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_int(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwrw_rom : LUT5
    generic map(
      INIT => X"0000C000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwrw
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom0 : LUT5
    generic map(
      INIT => X"000A6155"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom1 : LUT5
    generic map(
      INIT => X"00035461"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom2 : LUT5
    generic map(
      INIT => X"000C5A79"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom3 : LUT5
    generic map(
      INIT => X"0000BF82"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom4 : LUT5
    generic map(
      INIT => X"00001000"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom5 : LUT5
    generic map(
      INIT => X"000F2C00"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lut_dwaddr_rom6 : LUT5
    generic map(
      INIT => X"0000C003"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddrx(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_Result(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d2(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_6 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_5 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_4 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dwaddr_trans_reg(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_351,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_d_346
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_31_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_30_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_29_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_28_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_27_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_26_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_25_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_24_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_23_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_22_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_21_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_20_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_19_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_18_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_17_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_16_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_15_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_14_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_13_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_12_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_11_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_xrom_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar1(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_31_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_30_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_29_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_28_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_27_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_26_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_25_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_24_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_23_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_22_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_21_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_20_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_19_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_18_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_17_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_16_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_15_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_14_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_13_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_12_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_11_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_10_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_9_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_8_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_7_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_5_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_4_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rx_bar0_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgdata_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_do(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgladdr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_mmenable(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_mmenable(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_mmenable(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_interrupt_msienable
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_pmcsr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lcommand_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lcommand_421(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcap(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_dcommand_9_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_dcommand_3_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_dcommand_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dcommand(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dcommand_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_dcommand_0_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_dstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_dstatus_419(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_lstatus_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_lstatus_420(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_status_418(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_command_10_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_command_8_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_command_6_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_command_2_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_command_1_Q
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_command_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_status_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_command(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_1_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_2_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_0_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_4_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_5_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_3_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_7_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_8_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_6_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_10_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_11_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_9_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_12_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_13_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_14_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_15_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_17_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_18_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_16_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_20_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_21_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_19_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_23_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_24_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_22_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_26_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_27_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_25_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_29_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_30_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_28_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_do_31_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => cfg_do_410(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_mgmt_rden,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg1_347
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_not0001,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_dwaddr_cntr_d1(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wren_not0001_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348,
      Q => BU2_U0_pcie_ep0_mgmt_wren
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_348
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle : FDRSE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read2cycle_inv,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_cmp_eq0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read1cycle_349
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_ur_error_detected_350
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_detected_h68read_351
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_set_detected_corr_error_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_set_detected_corr_error,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_set_detected_corr_error_d_352
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_rx_mac_link_error_ext(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_rx_mac_link_error_d(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detect,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_fabric_co_error_detected_353
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_fell_d_354
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_and0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_fell_d_355
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_3 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_2 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_1 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d_0 : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_fe_l0_dll_error_vector_ext(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_l0_dll_error_vector_d(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_mgmt_pso(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_co_d_356
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_mgmt_pso(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_pso_ur_d_357
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_wr_done_n : FDS
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_rd_wr_done_n_not0001,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => NlwRenamedSig_OI_cfg_rd_wr_done_n
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_wait_stg2_358,
      D => BU2_U0_pcie_ep0_mgmt_rdata(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rdata_d1(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_data_en_d_359
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d : FDR
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_data_en_d_360
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0003_inv,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_lock_useraccess_361
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_bwren_0 : FDE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_app_reset_n_2,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_falseur_cfg_access_wr_reg_inv,
      Q => BU2_U0_pcie_ep0_mgmt_bwren(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_shift_word_362
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_N2,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_zero_out_byte(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden : FDRS
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_or0000,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_rden_not0001_inv,
      Q => BU2_U0_pcie_ep0_mgmt_rden
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_poll_en_363
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_6 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(4),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_2 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(8),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_1 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(9),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_0 : FDSE
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_or0000,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_addr_mux0000(10),
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_addr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_31 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_30 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_29 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_28 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_27 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_26 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_25 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_24 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_23 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_22 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_21 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_20 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_19 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_18 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_17 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_16 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_15 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_14 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_13 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_12 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_11 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_10 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_9 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_8 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_7 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_6 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_5 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_4 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_3 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_2 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_1 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_0 : FDRE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_not0002,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_mgmt_wdata_mux0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_mgmt_wdata(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_4 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_5 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_6 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_7 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_8 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_9 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_10 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_11 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_12 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_13 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_14 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_15 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_16 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_17 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_18 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_19 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_20 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_21 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_22 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_23 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_24 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_25 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_26 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_27 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_28 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_29 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_30 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_31 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_32 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_33 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_34 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_35 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_36 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_37 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_38 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_39 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_40 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_41 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_42 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_43 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_44 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_45 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_46 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_47 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_48 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata_49 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_reg_rdata(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(0),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(1),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem1_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(2),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem2_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(3),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem3_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(6),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem6_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(4),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem4_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(5),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem5_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(9),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem9_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(7),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem7_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(8),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem8_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(12),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem12_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(10),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem10_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(11),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem11_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(15),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem15_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(13),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem13_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(14),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem14_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(18),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem18_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(16),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem16_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(17),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem17_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(21),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem21_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(19),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem19_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(20),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem20_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(24),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem24_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(22),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem22_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(23),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem23_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(25),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem25_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(26),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem26_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(27),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem27_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(28),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem28_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(31),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem31_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(29),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem29_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(30),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem30_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(34),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem34_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(32),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem32_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(33),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem33_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(37),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem37_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(35),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem35_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(36),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem36_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(40),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem40_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(38),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem38_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(39),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem39_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(43),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem43_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(41),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem41_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(42),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem42_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(46),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem46_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(44),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem44_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(45),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem45_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(49),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem49_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(47),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem47_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(48),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_inst_Mram_mem48_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cmt_hdr_buf_varindex0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_4 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_5 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_6 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_7 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_8 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(8),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_9 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(9),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_10 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(10),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_11 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(11),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_12 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(12),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_13 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(13),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_14 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(14),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_15 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(15),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_16 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(16),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_17 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(17),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_18 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(18),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_19 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(19),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_20 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(20),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_21 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(21),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_22 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(22),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_23 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(23),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_24 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(24),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_25 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(25),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_26 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(26),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_27 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(27),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_28 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(28),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_29 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(29),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_30 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(30),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_31 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(31),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_32 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(32),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_33 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(33),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_34 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(34),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_35 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(35),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_36 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(36),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_37 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(37),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_38 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(38),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_39 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(39),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_40 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(40),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_41 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(41),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_42 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(42),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_43 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(43),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_44 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(44),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_45 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(45),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_46 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(46),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_47 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(47),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_48 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(48),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata_49 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(49),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_reg_rdata(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(0),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(1),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem1_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(2),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem2_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(3),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem3_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(6),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem6_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(4),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem4_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(5),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem5_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(9),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem9_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(7),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem7_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(8),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem8_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(12),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem12_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(10),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem10_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(11),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem11_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(15),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem15_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(13),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem13_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(14),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem14_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(18),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem18_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(16),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem16_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(17),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem17_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(21),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem21_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(19),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem19_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(20),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem20_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(24),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem24_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(22),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem22_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(23),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem23_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(25),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem25_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(26),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem26_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(27),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem27_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(28),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem28_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(31),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem31_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(29),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem29_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(30),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem30_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(34),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem34_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(32),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem32_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(33),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem33_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(37),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem37_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(35),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem35_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(36),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem36_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(40),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem40_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(38),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem38_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(39),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem39_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(43),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem43_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(41),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem41_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(42),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem42_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(46),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem46_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(44),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem44_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(45),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem45_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(49),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem49_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(47),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem47_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48 : RAM32X1D
    port map (
      A0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0),
      A1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1),
      A2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      A4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(48),
      DPRA0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0),
      DPRA1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1),
      DPRA2 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA3 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      DPRA4 => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      WCLK => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      WE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      SPO => NLW_BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_inst_Mram_mem48_SPO_UNCONNECTED,
      DPO => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_hdr_buf_varindex0000(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom00001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_cpl_num(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_Mrom_COND_80_rom0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom00001,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_cpl_num(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_Mrom_COND_80_rom0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_ftl,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_ftl_num(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_add_sub_b,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_extra_364
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_inc_dec_b_365
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_uflow_366
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cor_cntr_reg_count(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_extra_367
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_inc_dec_b_368
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_uflow_369
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_cnt(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_Madd_AUX_76_addsub00006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_nfl_cntr_reg_count(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_extra_370
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_ftl_reg_inc_dec_b_372,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_inc_dec_b_371
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_uflow_373
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_ftl_cntr_reg_count(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_extra_374
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplt_reg_inc_dec_b_376,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_inc_dec_b_375
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_uflow_377
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_cnt(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_Madd_AUX_76_addsub00006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplt_cntr_reg_count(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_cnt(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_mux0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_extra_378
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cplu_reg_inc_dec_b_380,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_inc_dec_b_379
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_uflow_381
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_0 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_1 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_2 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_cnt(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count_3 : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_Madd_AUX_76_addsub00006,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cplu_cntr_reg_count(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_cor_reg_decr_cor_382
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_mux0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_decr_cor_383
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num_0 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_wtd_nfl_reg_cor_num(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplu,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp_add0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_rp(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp_add0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wp(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp_add0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wp(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_1 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_0 : FDRE
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_decr_cplt,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp_add0000(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_rp(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_tlp_is_np_and_ur,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplt_384
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_posted,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_incr_cplu_385
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_49 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_rx_err_tlp_ur_n,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_48 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_ur_o_386,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_47 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(47),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_46 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(46),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_45 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(45),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_44 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(44),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_43 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(43),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_42 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(42),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_41 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(41),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_40 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(40),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_39 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(39),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_38 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(38),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_37 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(37),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_36 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(36),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_35 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(35),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_34 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(34),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_33 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(33),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_32 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(32),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_31 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(31),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_30 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(30),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_29 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(29),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_28 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(28),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_27 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(27),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_26 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(26),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_25 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(25),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_24 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(24),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_23 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(23),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_22 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(22),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_21 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(21),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_20 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(20),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_19 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(19),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_18 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(18),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_17 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(17),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_16 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(16),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_15 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(15),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_14 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(14),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_13 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(13),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_12 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(12),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_11 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(11),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_10 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(10),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_9 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(9),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_8 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(8),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_7 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(7),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_6 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(6),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(5),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(4),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_3 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(3),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(2),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(1),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_0 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_cpl_header_o(0),
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr_not0002_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cmt_wr_hdr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_49 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_49_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(49)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_48 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_ur,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(48)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_47 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_47_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(47)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_46 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_46_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(46)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_45 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_45_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(45)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_44 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_44_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(44)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_43 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_43_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(43)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_42 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_42_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(42)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_41 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_41_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(41)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_40 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_40_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(40)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_39 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_39_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(39)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_38 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_38_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(38)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_37 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_37_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(37)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_36 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_36_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(36)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_35 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_35_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(35)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_34 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_34_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(34)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_33 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_33_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(33)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_32 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_32_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(32)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_31 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_31_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(31)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_30 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_30_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(30)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_29 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_29_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(29)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_28 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_28_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(28)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_27 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_27_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(27)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_26 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_26_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(26)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_25 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_25_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(25)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_24 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_24_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(24)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_23 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_23_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(23)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_22 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_22_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(22)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_21 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_21_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(21)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_20 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_20_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(20)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_19 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_19_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(19)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_18 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_18_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(18)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_17 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_17_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(17)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_16 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_16_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(16)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_15 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_15_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(15)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_14 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_14_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(14)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_13 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_13_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(13)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_12 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_12_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(12)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_11 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_11_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(11)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_10 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_10_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(10)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_9 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_9_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(9)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_8 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_8_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(8)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_7 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_7_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_6 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_6_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_5 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_5_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_4 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_4_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_3 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_3_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_2_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_1_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_0 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr_mux0000_0_Q,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_cfg_wr_hdr(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_unsupportedreq_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_unsupported_request_other_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectednonfatal : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectednonfatal_or0000,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_detected_nonfatal_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedfatal : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_err_tlp_malformed_o_387,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_detected_fatal_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedparityerror : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_ep_o_388,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_detected_parity_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedmasterabort : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_ur_o_389,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_received_master_abort
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedcorrectable : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_detectedcorrectable_not0001,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_detected_corr_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_receivedtargetabort : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_ll_bridge_rx_bridge_snk_inst_stat_tlp_cpl_abort_o_390,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_received_target_abort
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledtargetabort : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_cfg_is_np_and_cpl_abort,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_signalled_target_abort
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror : FDRS
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_not0001_inv,
      S => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_error_manager_reg_signaledsystemerror_or0000,
      Q => BU2_U0_pcie_ep0_fe_l0_set_user_system_error
    );
  BU2_U0_pcie_ep0_pcie_blk_if_XST_GND : GND
    port map (
      G => NlwRenamedSig_OI_BU2_U0_pcie_ep0_fe_l0_legacy_int_funct0
    );
  BU2_U0_pcie_ep0_pcie_blk_if_XST_VCC : VCC
    port map (
      P => NlwRenamedSig_OI_BU2_U0_pcie_ep0_mgmt_bwren(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_XST_GND : GND
    port map (
      G => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N120
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_XST_VCC : VCC
    port map (
      P => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N119
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(6),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(8),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(9),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N117,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map28,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map30
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_81_SW0 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(5),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(4),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(23),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(22),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N117
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(28),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(29),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(2),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(30),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N115,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map17,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map19
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_48_SW0 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(21),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(20),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(12),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(11),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N115
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_130 : LUT6
    generic map(
      INIT => X"FCFCFCFCFCFCFCEC"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map2,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map1,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map35,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map7,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map30,
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map19,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_114 : LUT3
    generic map(
      INIT => X"08"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msgctrl(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map35
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_71 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(24),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(25),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(31),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map28
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_38 : LUT4
    generic map(
      INIT => X"FFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(13),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(14),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(26),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(27),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map17
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_14 : LUT6
    generic map(
      INIT => X"FFFFFFFFFFFFFFFE"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(17),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(18),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(19),
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(0),
      I5 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(10),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map7
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_3 : LUT2
    generic map(
      INIT => X"E"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(15),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_management_interface_cfg_msguaddr(16),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map2
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_2 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_type_0_map1
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_q_intr_req_valid1 : LUT3
    generic map(
      INIT => X"54"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_valid
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_Out01 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_req_type(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_In11 : LUT5
    generic map(
      INIT => X"00000002"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_intr_rdy,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdy_q_394,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N12
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_In1 : LUT5
    generic map(
      INIT => X"8CFF8C8C"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N12,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_assert_n_q_395,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_In
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_In2 : LUT4
    generic map(
      INIT => X"22F2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_N12,
      I1 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      I3 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_In
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_0_1 : LUT6
    generic map(
      INIT => X"CCCDCCCCCCC8CCCC"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_mmenable(0),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(0),
      I2 => NlwRenamedSig_OI_cfg_interrupt_mmenable(1),
      I3 => NlwRenamedSig_OI_cfg_interrupt_mmenable(2),
      I4 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I5 => NlwRenamedSig_OI_cfg_interrupt_do(0),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_2_1 : LUT6
    generic map(
      INIT => X"FFEF0040EFEF4040"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_mmenable(2),
      I1 => NlwRenamedSig_OI_cfg_interrupt_do(2),
      I2 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I3 => NlwRenamedSig_OI_cfg_interrupt_mmenable(0),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(2),
      I5 => NlwRenamedSig_OI_cfg_interrupt_mmenable(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_4_1 : LUT6
    generic map(
      INIT => X"FFFB0008BBBB8888"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_do(4),
      I1 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I2 => NlwRenamedSig_OI_cfg_interrupt_mmenable(0),
      I3 => NlwRenamedSig_OI_cfg_interrupt_mmenable(1),
      I4 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(4),
      I5 => NlwRenamedSig_OI_cfg_interrupt_mmenable(2),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_1_1 : LUT5
    generic map(
      INIT => X"CDCCC8CC"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_mmenable(1),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(1),
      I2 => NlwRenamedSig_OI_cfg_interrupt_mmenable(2),
      I3 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I4 => NlwRenamedSig_OI_cfg_interrupt_do(1),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_3_1 : LUT4
    generic map(
      INIT => X"DC8C"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_mmenable(2),
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(3),
      I2 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I3 => NlwRenamedSig_OI_cfg_interrupt_do(3),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_or00001 : LUT3
    generic map(
      INIT => X"B1"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I1 => NlwRenamedSig_OI_cfg_command_10_Q,
      I2 => NlwRenamedSig_OI_cfg_command_2_Q,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_or0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_5_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I1 => NlwRenamedSig_OI_cfg_interrupt_do(5),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(5),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_6_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I1 => NlwRenamedSig_OI_cfg_interrupt_do(6),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(6),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000_7_1 : LUT3
    generic map(
      INIT => X"D8"
    )
    port map (
      I0 => NlwRenamedSig_OI_cfg_interrupt_msienable,
      I1 => NlwRenamedSig_OI_cfg_interrupt_do(7),
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(7),
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdyx_and00001 : LUT3
    generic map(
      INIT => X"A8"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_grant_391,
      I1 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392,
      I2 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdyx_and0000
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req1 : LUT2
    generic map(
      INIT => X"2"
    )
    port map (
      I0 => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_396,
      I1 => cfg_interrupt_n,
      O => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_In,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd1_392
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2 : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_In,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_state_FFd2_393
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdy_q : FDR
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_intr_rdy,
      R => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdy_q_394
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_7 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_6 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_5 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_4 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_3 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_2 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_1 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_0 : FDE
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_vector_mux0000(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_intr_vector(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_7 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(7),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(7)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_6 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(6),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(6)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_5 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(5),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(5)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_4 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(4),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(4)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_3 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(3),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(3)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_2 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(2),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(2)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_1 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(1),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(1)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q_0 : FD
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_di_415(0),
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_di_q(0)
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_assert_n_q : FDP
    generic map(
      INIT => '1'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      D => cfg_interrupt_assert_n,
      PRE => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_cfg_interrupt_assert_n_q_395
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdyx : FDC
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_rdyx_and0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_intr_rdy
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int : FDC
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_or0000,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_allow_int_396
    );
  BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q : FDC
    generic map(
      INIT => '0'
    )
    port map (
      C => NlwRenamedSig_OI_BU2_U0_pcie_ep0_user_clk,
      CLR => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_cfg_arb_cs_fsm_Rst_inv,
      D => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req,
      Q => BU2_U0_pcie_ep0_pcie_blk_if_cf_bridge_interrupt_interface_u_cmm_intr_intr_req_q_397
    );

end STRUCTURE;

-- synopsys translate_on
