/*
 * SPDX-License-Identifier: GPL-2.0-only
 * Copyright (c) 2022 Qualcomm Innovation Center, Inc. All rights reserved.
 */

#ifndef __ECPRI_HWIO_H__
#define __ECPRI_HWIO_H__
/*
===========================================================================
*/
/**
@file ecpri_hwio.h
@brief Auto-generated HWIO interface include file.

This file contains HWIO register definitions for the following modules:
ECPRI_DMA.*

'Include' filters applied: <none>
'Exclude' filters applied: RESERVED DUMMY

Attribute definitions for the HWIO_*_ATTR macros are as follows:
0x0: Command register
0x1: Read-Only
0x2: Write-Only
0x3: Read/Write
*/

/*----------------------------------------------------------------------------
* MODULE: DMA
*--------------------------------------------------------------------------*/

#define DMA_REG_BASE (ECPRI_WRAPPER_BASE + 0x00100000)
#define DMA_REG_BASE_PHYS (ECPRI_WRAPPER_BASE_PHYS + 0x00100000)
/*	DMA_REG_BASE_OFFS is 0x00100000 but DMA driver already maps memory
	directly to this offset, therefor HAL shouldn't add it again */
#define DMA_REG_BASE_OFFS 0

#define HWIO_ECPRI_HW_PARAMS_0_ADDR (DMA_REG_BASE + 0x00000000)
#define HWIO_ECPRI_HW_PARAMS_0_PHYS (DMA_REG_BASE_PHYS + 0x00000000)
#define HWIO_ECPRI_HW_PARAMS_0_OFFS (DMA_REG_BASE_OFFS + 0x00000000)
#define HWIO_ECPRI_HW_PARAMS_0_RMSK 0xffffff
#define HWIO_ECPRI_HW_PARAMS_0_ATTR 0x1
#define HWIO_ECPRI_HW_PARAMS_0_IN \
in_dword_masked(HWIO_ECPRI_HW_PARAMS_0_ADDR, HWIO_ECPRI_HW_PARAMS_0_RMSK)
#define HWIO_ECPRI_HW_PARAMS_0_INM(m) \
in_dword_masked(HWIO_ECPRI_HW_PARAMS_0_ADDR, m)
#define HWIO_ECPRI_HW_PARAMS_0_DST_CHANNEL_N_BMSK 0xff0000
#define HWIO_ECPRI_HW_PARAMS_0_DST_CHANNEL_N_SHFT 0x10
#define HWIO_ECPRI_HW_PARAMS_0_SRC_CHANNEL_N_BMSK 0xff00
#define HWIO_ECPRI_HW_PARAMS_0_SRC_CHANNEL_N_SHFT 0x8
#define HWIO_ECPRI_HW_PARAMS_0_TOTAL_CHANNELS_N_BMSK 0xff
#define HWIO_ECPRI_HW_PARAMS_0_TOTAL_CHANNELS_N_SHFT 0x0

#define HWIO_ECPRI_HW_PARAMS_2_ADDR (DMA_REG_BASE + 0x00000004)
#define HWIO_ECPRI_HW_PARAMS_2_PHYS (DMA_REG_BASE_PHYS + 0x00000004)
#define HWIO_ECPRI_HW_PARAMS_2_OFFS (DMA_REG_BASE_OFFS + 0x00000004)
#define HWIO_ECPRI_HW_PARAMS_2_RMSK 0xfff7f7f
#define HWIO_ECPRI_HW_PARAMS_2_ATTR 0x1
#define HWIO_ECPRI_HW_PARAMS_2_IN \
in_dword_masked(HWIO_ECPRI_HW_PARAMS_2_ADDR, HWIO_ECPRI_HW_PARAMS_2_RMSK)
#define HWIO_ECPRI_HW_PARAMS_2_INM(m) \
in_dword_masked(HWIO_ECPRI_HW_PARAMS_2_ADDR, m)
#define HWIO_ECPRI_HW_PARAMS_2_NFAPI_REASSEMBLY_CTX_NUM_BMSK 0xff00000
#define HWIO_ECPRI_HW_PARAMS_2_NFAPI_REASSEMBLY_CTX_NUM_SHFT 0x14
#define HWIO_ECPRI_HW_PARAMS_2_GSI_EES_N_BMSK 0xf0000
#define HWIO_ECPRI_HW_PARAMS_2_GSI_EES_N_SHFT 0x10
#define HWIO_ECPRI_HW_PARAMS_2_QMB_MAX_OUTST_RD_BMSK 0x7f00
#define HWIO_ECPRI_HW_PARAMS_2_QMB_MAX_OUTST_RD_SHFT 0x8
#define HWIO_ECPRI_HW_PARAMS_2_QMB_MAX_OUTST_WR_BMSK 0x7f
#define HWIO_ECPRI_HW_PARAMS_2_QMB_MAX_OUTST_WR_SHFT 0x0

#define HWIO_ECPRI_GEN_CFG_ADDR (DMA_REG_BASE + 0x00000008)
#define HWIO_ECPRI_GEN_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00000008)
#define HWIO_ECPRI_GEN_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00000008)
#define HWIO_ECPRI_GEN_CFG_RMSK 0x7
#define HWIO_ECPRI_GEN_CFG_ATTR 0x3
#define HWIO_ECPRI_GEN_CFG_IN \
in_dword_masked(HWIO_ECPRI_GEN_CFG_ADDR, HWIO_ECPRI_GEN_CFG_RMSK)
#define HWIO_ECPRI_GEN_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_GEN_CFG_ADDR, m)
#define HWIO_ECPRI_GEN_CFG_OUT(v) \
out_dword(HWIO_ECPRI_GEN_CFG_ADDR,v)
#define HWIO_ECPRI_GEN_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_GEN_CFG_ADDR,m,v,HWIO_ECPRI_GEN_CFG_IN)
#define HWIO_ECPRI_GEN_CFG_ACK_MNGR_ACK_ON_0_LEN_BMSK 0x4
#define HWIO_ECPRI_GEN_CFG_ACK_MNGR_ACK_ON_0_LEN_SHFT 0x2
#define HWIO_ECPRI_GEN_CFG_GEN_QMB_DYNAMIC_ASIZE_BMSK 0x2
#define HWIO_ECPRI_GEN_CFG_GEN_QMB_DYNAMIC_ASIZE_SHFT 0x1
#define HWIO_ECPRI_GEN_CFG_OUT_OF_BUF_STOP_RESET_MASK_ENABLE_BMSK 0x1
#define HWIO_ECPRI_GEN_CFG_OUT_OF_BUF_STOP_RESET_MASK_ENABLE_SHFT 0x0

#define HWIO_ECPRI_CLKON_CFG_ADDR (DMA_REG_BASE + 0x0000000c)
#define HWIO_ECPRI_CLKON_CFG_PHYS (DMA_REG_BASE_PHYS + 0x0000000c)
#define HWIO_ECPRI_CLKON_CFG_OFFS (DMA_REG_BASE_OFFS + 0x0000000c)
#define HWIO_ECPRI_CLKON_CFG_RMSK 0x7
#define HWIO_ECPRI_CLKON_CFG_ATTR 0x3
#define HWIO_ECPRI_CLKON_CFG_IN \
in_dword_masked(HWIO_ECPRI_CLKON_CFG_ADDR, HWIO_ECPRI_CLKON_CFG_RMSK)
#define HWIO_ECPRI_CLKON_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_CLKON_CFG_ADDR, m)
#define HWIO_ECPRI_CLKON_CFG_OUT(v) \
out_dword(HWIO_ECPRI_CLKON_CFG_ADDR,v)
#define HWIO_ECPRI_CLKON_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_CLKON_CFG_ADDR,m,v,HWIO_ECPRI_CLKON_CFG_IN)
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_NRO_BMSK 0x4
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_NRO_SHFT 0x2
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_ACK_MANAGER_BMSK 0x2
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_ACK_MANAGER_SHFT 0x1
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_GSI_IF_BMSK 0x1
#define HWIO_ECPRI_CLKON_CFG_CGC_OPEN_GSI_IF_SHFT 0x0

#define HWIO_ECPRI_QMB_CFG_ADDR (DMA_REG_BASE + 0x00000010)
#define HWIO_ECPRI_QMB_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00000010)
#define HWIO_ECPRI_QMB_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00000010)
#define HWIO_ECPRI_QMB_CFG_RMSK 0xfffffff
#define HWIO_ECPRI_QMB_CFG_ATTR 0x3
#define HWIO_ECPRI_QMB_CFG_IN \
in_dword_masked(HWIO_ECPRI_QMB_CFG_ADDR, HWIO_ECPRI_QMB_CFG_RMSK)
#define HWIO_ECPRI_QMB_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB_CFG_ADDR, m)
#define HWIO_ECPRI_QMB_CFG_OUT(v) \
out_dword(HWIO_ECPRI_QMB_CFG_ADDR,v)
#define HWIO_ECPRI_QMB_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_QMB_CFG_ADDR,m,v,HWIO_ECPRI_QMB_CFG_IN)
#define HWIO_ECPRI_QMB_CFG_READ_BEATS_LIMIT_BMSK 0xfff0000
#define HWIO_ECPRI_QMB_CFG_READ_BEATS_LIMIT_SHFT 0x10
#define HWIO_ECPRI_QMB_CFG_READ_OT_LIMIT_BMSK 0xff00
#define HWIO_ECPRI_QMB_CFG_READ_OT_LIMIT_SHFT 0x8
#define HWIO_ECPRI_QMB_CFG_WRITE_OT_LIMIT_BMSK 0xff
#define HWIO_ECPRI_QMB_CFG_WRITE_OT_LIMIT_SHFT 0x0

#define HWIO_ECPRI_QMB_0_STATUS_ADDR (DMA_REG_BASE + 0x00000014)
#define HWIO_ECPRI_QMB_0_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x00000014)
#define HWIO_ECPRI_QMB_0_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x00000014)
#define HWIO_ECPRI_QMB_0_STATUS_RMSK 0x1fffffff
#define HWIO_ECPRI_QMB_0_STATUS_ATTR 0x1
#define HWIO_ECPRI_QMB_0_STATUS_IN \
in_dword_masked(HWIO_ECPRI_QMB_0_STATUS_ADDR, HWIO_ECPRI_QMB_0_STATUS_RMSK)
#define HWIO_ECPRI_QMB_0_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB_0_STATUS_ADDR, m)
#define HWIO_ECPRI_QMB_0_STATUS_BUSY_BMSK 0x10000000
#define HWIO_ECPRI_QMB_0_STATUS_BUSY_SHFT 0x1c
#define HWIO_ECPRI_QMB_0_STATUS_READ_BEATS_BMSK 0xfff0000
#define HWIO_ECPRI_QMB_0_STATUS_READ_BEATS_SHFT 0x10
#define HWIO_ECPRI_QMB_0_STATUS_READ_OUTS_BMSK 0xff00
#define HWIO_ECPRI_QMB_0_STATUS_READ_OUTS_SHFT 0x8
#define HWIO_ECPRI_QMB_0_STATUS_WRITE_OUTS_BMSK 0xff
#define HWIO_ECPRI_QMB_0_STATUS_WRITE_OUTS_SHFT 0x0

#define HWIO_ECPRI_QMB_1_STATUS_ADDR (DMA_REG_BASE + 0x00000018)
#define HWIO_ECPRI_QMB_1_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x00000018)
#define HWIO_ECPRI_QMB_1_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x00000018)
#define HWIO_ECPRI_QMB_1_STATUS_RMSK 0x1fffffff
#define HWIO_ECPRI_QMB_1_STATUS_ATTR 0x1
#define HWIO_ECPRI_QMB_1_STATUS_IN \
in_dword_masked(HWIO_ECPRI_QMB_1_STATUS_ADDR, HWIO_ECPRI_QMB_1_STATUS_RMSK)
#define HWIO_ECPRI_QMB_1_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB_1_STATUS_ADDR, m)
#define HWIO_ECPRI_QMB_1_STATUS_BUSY_BMSK 0x10000000
#define HWIO_ECPRI_QMB_1_STATUS_BUSY_SHFT 0x1c
#define HWIO_ECPRI_QMB_1_STATUS_READ_BEATS_BMSK 0xfff0000
#define HWIO_ECPRI_QMB_1_STATUS_READ_BEATS_SHFT 0x10
#define HWIO_ECPRI_QMB_1_STATUS_READ_OUTS_BMSK 0xff00
#define HWIO_ECPRI_QMB_1_STATUS_READ_OUTS_SHFT 0x8
#define HWIO_ECPRI_QMB_1_STATUS_WRITE_OUTS_BMSK 0xff
#define HWIO_ECPRI_QMB_1_STATUS_WRITE_OUTS_SHFT 0x0

#define HWIO_ECPRI_AOS_CFG_ADDR (DMA_REG_BASE + 0x0000001c)
#define HWIO_ECPRI_AOS_CFG_PHYS (DMA_REG_BASE_PHYS + 0x0000001c)
#define HWIO_ECPRI_AOS_CFG_OFFS (DMA_REG_BASE_OFFS + 0x0000001c)
#define HWIO_ECPRI_AOS_CFG_RMSK 0x1
#define HWIO_ECPRI_AOS_CFG_ATTR 0x3
#define HWIO_ECPRI_AOS_CFG_IN \
in_dword_masked(HWIO_ECPRI_AOS_CFG_ADDR, HWIO_ECPRI_AOS_CFG_RMSK)
#define HWIO_ECPRI_AOS_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_AOS_CFG_ADDR, m)
#define HWIO_ECPRI_AOS_CFG_OUT(v) \
out_dword(HWIO_ECPRI_AOS_CFG_ADDR,v)
#define HWIO_ECPRI_AOS_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_AOS_CFG_ADDR,m,v,HWIO_ECPRI_AOS_CFG_IN)
#define HWIO_ECPRI_AOS_CFG_TX_RX_PRIORITY_BMSK 0x1
#define HWIO_ECPRI_AOS_CFG_TX_RX_PRIORITY_SHFT 0x0

#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ADDR (DMA_REG_BASE + 0x00000024)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00000024)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00000024)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_RMSK 0x800001ff
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ATTR 0x3
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_IN \
in_dword_masked(HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ADDR, HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_RMSK)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ADDR, m)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_OUT(v) \
out_dword(HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ADDR,v)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ADDR,m,v,HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_IN)
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ENABLE_BMSK 0x80000000
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_ENABLE_SHFT 0x1f
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_VALUE_BMSK 0x1ff
#define HWIO_ECPRI_TIMERS_XO_CLK_DIV_CFG_VALUE_SHFT 0x0

#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ADDR (DMA_REG_BASE + 0x00000028)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00000028)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00000028)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_RMSK 0xfff
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ATTR 0x3
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_IN \
in_dword_masked(HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ADDR, HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_RMSK)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ADDR, m)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_OUT(v) \
out_dword(HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ADDR,v)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_ADDR,m,v,HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_IN)
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_3_BMSK 0xe00
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_3_SHFT 0x9
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_2_BMSK 0x1c0
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_2_SHFT 0x6
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_1_BMSK 0x38
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_1_SHFT 0x3
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_0_BMSK 0x7
#define HWIO_ECPRI_TIMERS_PULSE_GRAN_CFG_GRAN_0_SHFT 0x0

#define HWIO_ECPRI_QTIME_SMP_ADDR (DMA_REG_BASE + 0x0000002c)
#define HWIO_ECPRI_QTIME_SMP_PHYS (DMA_REG_BASE_PHYS + 0x0000002c)
#define HWIO_ECPRI_QTIME_SMP_OFFS (DMA_REG_BASE_OFFS + 0x0000002c)
#define HWIO_ECPRI_QTIME_SMP_RMSK 0x1
#define HWIO_ECPRI_QTIME_SMP_ATTR 0x2
#define HWIO_ECPRI_QTIME_SMP_OUT(v) \
out_dword(HWIO_ECPRI_QTIME_SMP_ADDR,v)
#define HWIO_ECPRI_QTIME_SMP_PULSE_BMSK 0x1
#define HWIO_ECPRI_QTIME_SMP_PULSE_SHFT 0x0

#define HWIO_ECPRI_QTIME_LSB_ADDR (DMA_REG_BASE + 0x00000030)
#define HWIO_ECPRI_QTIME_LSB_PHYS (DMA_REG_BASE_PHYS + 0x00000030)
#define HWIO_ECPRI_QTIME_LSB_OFFS (DMA_REG_BASE_OFFS + 0x00000030)
#define HWIO_ECPRI_QTIME_LSB_RMSK 0xffffffff
#define HWIO_ECPRI_QTIME_LSB_ATTR 0x1
#define HWIO_ECPRI_QTIME_LSB_IN \
in_dword_masked(HWIO_ECPRI_QTIME_LSB_ADDR, HWIO_ECPRI_QTIME_LSB_RMSK)
#define HWIO_ECPRI_QTIME_LSB_INM(m) \
in_dword_masked(HWIO_ECPRI_QTIME_LSB_ADDR, m)
#define HWIO_ECPRI_QTIME_LSB_VALUE_BMSK 0xffffffff
#define HWIO_ECPRI_QTIME_LSB_VALUE_SHFT 0x0

#define HWIO_ECPRI_QTIME_MSB_ADDR (DMA_REG_BASE + 0x00000034)
#define HWIO_ECPRI_QTIME_MSB_PHYS (DMA_REG_BASE_PHYS + 0x00000034)
#define HWIO_ECPRI_QTIME_MSB_OFFS (DMA_REG_BASE_OFFS + 0x00000034)
#define HWIO_ECPRI_QTIME_MSB_RMSK 0xffffffff
#define HWIO_ECPRI_QTIME_MSB_ATTR 0x1
#define HWIO_ECPRI_QTIME_MSB_IN \
in_dword_masked(HWIO_ECPRI_QTIME_MSB_ADDR, HWIO_ECPRI_QTIME_MSB_RMSK)
#define HWIO_ECPRI_QTIME_MSB_INM(m) \
in_dword_masked(HWIO_ECPRI_QTIME_MSB_ADDR, m)
#define HWIO_ECPRI_QTIME_MSB_VALUE_BMSK 0xffffffff
#define HWIO_ECPRI_QTIME_MSB_VALUE_SHFT 0x0

#define HWIO_ECPRI_SNOC_FEC_ADDR (DMA_REG_BASE + 0x00000038)
#define HWIO_ECPRI_SNOC_FEC_PHYS (DMA_REG_BASE_PHYS + 0x00000038)
#define HWIO_ECPRI_SNOC_FEC_OFFS (DMA_REG_BASE_OFFS + 0x00000038)
#define HWIO_ECPRI_SNOC_FEC_RMSK 0xc7ff
#define HWIO_ECPRI_SNOC_FEC_ATTR 0x3
#define HWIO_ECPRI_SNOC_FEC_IN \
in_dword_masked(HWIO_ECPRI_SNOC_FEC_ADDR, HWIO_ECPRI_SNOC_FEC_RMSK)
#define HWIO_ECPRI_SNOC_FEC_INM(m) \
in_dword_masked(HWIO_ECPRI_SNOC_FEC_ADDR, m)
#define HWIO_ECPRI_SNOC_FEC_OUT(v) \
out_dword(HWIO_ECPRI_SNOC_FEC_ADDR,v)
#define HWIO_ECPRI_SNOC_FEC_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_SNOC_FEC_ADDR,m,v,HWIO_ECPRI_SNOC_FEC_IN)
#define HWIO_ECPRI_SNOC_FEC_VALID_BMSK 0x8000
#define HWIO_ECPRI_SNOC_FEC_VALID_SHFT 0xf
#define HWIO_ECPRI_SNOC_FEC_CLEAR_BMSK 0x4000
#define HWIO_ECPRI_SNOC_FEC_CLEAR_SHFT 0xe
#define HWIO_ECPRI_SNOC_FEC_DIRECTION_BMSK 0x400
#define HWIO_ECPRI_SNOC_FEC_DIRECTION_SHFT 0xa
#define HWIO_ECPRI_SNOC_FEC_NOC_PORT_BMSK 0x300
#define HWIO_ECPRI_SNOC_FEC_NOC_PORT_SHFT 0x8
#define HWIO_ECPRI_SNOC_FEC_AXI_ID_BMSK 0xff
#define HWIO_ECPRI_SNOC_FEC_AXI_ID_SHFT 0x0

#define HWIO_ECPRI_QMB_CFG_PARAM_ADDR (DMA_REG_BASE + 0x00000040)
#define HWIO_ECPRI_QMB_CFG_PARAM_PHYS (DMA_REG_BASE_PHYS + 0x00000040)
#define HWIO_ECPRI_QMB_CFG_PARAM_OFFS (DMA_REG_BASE_OFFS + 0x00000040)
#define HWIO_ECPRI_QMB_CFG_PARAM_RMSK 0xff
#define HWIO_ECPRI_QMB_CFG_PARAM_ATTR 0x3
#define HWIO_ECPRI_QMB_CFG_PARAM_IN \
in_dword_masked(HWIO_ECPRI_QMB_CFG_PARAM_ADDR, HWIO_ECPRI_QMB_CFG_PARAM_RMSK)
#define HWIO_ECPRI_QMB_CFG_PARAM_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB_CFG_PARAM_ADDR, m)
#define HWIO_ECPRI_QMB_CFG_PARAM_OUT(v) \
out_dword(HWIO_ECPRI_QMB_CFG_PARAM_ADDR,v)
#define HWIO_ECPRI_QMB_CFG_PARAM_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_QMB_CFG_PARAM_ADDR,m,v,HWIO_ECPRI_QMB_CFG_PARAM_IN)
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AMEMTYPE_BMSK 0xe0
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AMEMTYPE_SHFT 0x5
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AINNERSHARED_BMSK 0x10
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AINNERSHARED_SHFT 0x4
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_ANOALLOCATE_BMSK 0x8
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_ANOALLOCATE_SHFT 0x3
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AOOORD_BMSK 0x4
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AOOORD_SHFT 0x2
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AOOOWR_BMSK 0x2
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_AOOOWR_SHFT 0x1
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_ASHARED_BMSK 0x1
#define HWIO_ECPRI_QMB_CFG_PARAM_REQ_ASHARED_SHFT 0x0

#define HWIO_ECPRI_NFAPI_CFG_0_ADDR (DMA_REG_BASE + 0x00000044)
#define HWIO_ECPRI_NFAPI_CFG_0_PHYS (DMA_REG_BASE_PHYS + 0x00000044)
#define HWIO_ECPRI_NFAPI_CFG_0_OFFS (DMA_REG_BASE_OFFS + 0x00000044)
#define HWIO_ECPRI_NFAPI_CFG_0_RMSK 0xff
#define HWIO_ECPRI_NFAPI_CFG_0_ATTR 0x3
#define HWIO_ECPRI_NFAPI_CFG_0_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_0_ADDR, HWIO_ECPRI_NFAPI_CFG_0_RMSK)
#define HWIO_ECPRI_NFAPI_CFG_0_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_0_ADDR, m)
#define HWIO_ECPRI_NFAPI_CFG_0_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_CFG_0_ADDR,v)
#define HWIO_ECPRI_NFAPI_CFG_0_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_CFG_0_ADDR,m,v,HWIO_ECPRI_NFAPI_CFG_0_IN)
#define HWIO_ECPRI_NFAPI_CFG_0_HEADER_LENGTH_BMSK 0xff
#define HWIO_ECPRI_NFAPI_CFG_0_HEADER_LENGTH_SHFT 0x0

#define HWIO_ECPRI_NFAPI_CFG_1_ADDR (DMA_REG_BASE + 0x00000048)
#define HWIO_ECPRI_NFAPI_CFG_1_PHYS (DMA_REG_BASE_PHYS + 0x00000048)
#define HWIO_ECPRI_NFAPI_CFG_1_OFFS (DMA_REG_BASE_OFFS + 0x00000048)
#define HWIO_ECPRI_NFAPI_CFG_1_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_CFG_1_ATTR 0x3
#define HWIO_ECPRI_NFAPI_CFG_1_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_1_ADDR, HWIO_ECPRI_NFAPI_CFG_1_RMSK)
#define HWIO_ECPRI_NFAPI_CFG_1_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_1_ADDR, m)
#define HWIO_ECPRI_NFAPI_CFG_1_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_CFG_1_ADDR,v)
#define HWIO_ECPRI_NFAPI_CFG_1_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_CFG_1_ADDR,m,v,HWIO_ECPRI_NFAPI_CFG_1_IN)
#define HWIO_ECPRI_NFAPI_CFG_1_TIME_STAMP_OFFSET_BMSK 0xff000000
#define HWIO_ECPRI_NFAPI_CFG_1_TIME_STAMP_OFFSET_SHFT 0x18
#define HWIO_ECPRI_NFAPI_CFG_1_SEQUENCE_NUMBER_OFFSET_BMSK 0xff0000
#define HWIO_ECPRI_NFAPI_CFG_1_SEQUENCE_NUMBER_OFFSET_SHFT 0x10
#define HWIO_ECPRI_NFAPI_CFG_1_TOTAL_SDU_LENGTH_OFFSET_BMSK 0xff00
#define HWIO_ECPRI_NFAPI_CFG_1_TOTAL_SDU_LENGTH_OFFSET_SHFT 0x8
#define HWIO_ECPRI_NFAPI_CFG_1_BYTE_OFFSET_OFFSET_BMSK 0xff
#define HWIO_ECPRI_NFAPI_CFG_1_BYTE_OFFSET_OFFSET_SHFT 0x0

#define HWIO_ECPRI_NFAPI_CFG_2_ADDR (DMA_REG_BASE + 0x0000004c)
#define HWIO_ECPRI_NFAPI_CFG_2_PHYS (DMA_REG_BASE_PHYS + 0x0000004c)
#define HWIO_ECPRI_NFAPI_CFG_2_OFFS (DMA_REG_BASE_OFFS + 0x0000004c)
#define HWIO_ECPRI_NFAPI_CFG_2_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_CFG_2_ATTR 0x3
#define HWIO_ECPRI_NFAPI_CFG_2_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_2_ADDR, HWIO_ECPRI_NFAPI_CFG_2_RMSK)
#define HWIO_ECPRI_NFAPI_CFG_2_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_CFG_2_ADDR, m)
#define HWIO_ECPRI_NFAPI_CFG_2_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_CFG_2_ADDR,v)
#define HWIO_ECPRI_NFAPI_CFG_2_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_CFG_2_ADDR,m,v,HWIO_ECPRI_NFAPI_CFG_2_IN)
#define HWIO_ECPRI_NFAPI_CFG_2_TIME_STAMP_SIZE_BMSK 0xff000000
#define HWIO_ECPRI_NFAPI_CFG_2_TIME_STAMP_SIZE_SHFT 0x18
#define HWIO_ECPRI_NFAPI_CFG_2_SEQUENCE_NUMBER_SIZE_BMSK 0xff0000
#define HWIO_ECPRI_NFAPI_CFG_2_SEQUENCE_NUMBER_SIZE_SHFT 0x10
#define HWIO_ECPRI_NFAPI_CFG_2_TOTAL_SDU_LENGTH_SIZE_BMSK 0xff00
#define HWIO_ECPRI_NFAPI_CFG_2_TOTAL_SDU_LENGTH_SIZE_SHFT 0x8
#define HWIO_ECPRI_NFAPI_CFG_2_BYTE_OFFSET_SIZE_BMSK 0xff
#define HWIO_ECPRI_NFAPI_CFG_2_BYTE_OFFSET_SIZE_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ADDR (DMA_REG_BASE + 0x00000050)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_PHYS (DMA_REG_BASE_PHYS + 0x00000050)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_OFFS (DMA_REG_BASE_OFFS + 0x00000050)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_RMSK 0x7
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_BAD_TOTAL_SDU_LENGTH_PKT_EN_BMSK 0x4
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_BAD_TOTAL_SDU_LENGTH_PKT_EN_SHFT 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_BAD_TIMESTAMP_EN_BMSK 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_BAD_TIMESTAMP_EN_SHFT 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_STALL_MODE_BMSK 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_CFG_0_STALL_MODE_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_ADDR (DMA_REG_BASE + 0x00000060)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_PHYS (DMA_REG_BASE_PHYS + 0x00000060)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_OFFS (DMA_REG_BASE_OFFS + 0x00000060)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_RMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_MESSAGE_TOO_BIG_BMSK 0x80
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_MESSAGE_TOO_BIG_SHFT 0x7
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_NOT_ENOUGH_BYTES_BMSK 0x40
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_NOT_ENOUGH_BYTES_SHFT 0x6
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_NOT_ENOUGH_CONTEXTS_BMSK 0x20
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_NOT_ENOUGH_CONTEXTS_SHFT 0x5
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_TIMEOUT_BMSK 0x10
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_TIMEOUT_SHFT 0x4
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_BAD_TOTAL_SDU_LENGTH_BMSK 0x8
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_BAD_TOTAL_SDU_LENGTH_SHFT 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_BAD_TIMESTAMP_BMSK 0x4
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_BAD_TIMESTAMP_SHFT 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_PACKET_BIGGER_THAN_SDU_LENGTH_BMSK 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_PACKET_BIGGER_THAN_SDU_LENGTH_SHFT 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_MESSAGE_BIGGER_THAN_SDU_LENGTH_BMSK 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_0_MESSAGE_BIGGER_THAN_SDU_LENGTH_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_ADDR (DMA_REG_BASE + 0x00000064)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_PHYS (DMA_REG_BASE_PHYS + 0x00000064)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_OFFS (DMA_REG_BASE_OFFS + 0x00000064)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_OFFSET_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_1_OFFSET_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_ADDR (DMA_REG_BASE + 0x00000068)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_PHYS (DMA_REG_BASE_PHYS + 0x00000068)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_OFFS (DMA_REG_BASE_OFFS + 0x00000068)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_SDU_LENGTH_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_2_SDU_LENGTH_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_ADDR (DMA_REG_BASE + 0x0000006c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_PHYS (DMA_REG_BASE_PHYS + 0x0000006c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_OFFS (DMA_REG_BASE_OFFS + 0x0000006c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_TIMESTAMP_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_3_TIMESTAMP_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_ADDR (DMA_REG_BASE + 0x00000070)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_PHYS (DMA_REG_BASE_PHYS + 0x00000070)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_OFFS (DMA_REG_BASE_OFFS + 0x00000070)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_RMSK 0xff00ff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_CONTEXT_ID_BMSK 0xff0000
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_CONTEXT_ID_SHFT 0x10
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_CHANNEL_ID_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_4_CHANNEL_ID_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_ADDR (DMA_REG_BASE + 0x00000074)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_PHYS (DMA_REG_BASE_PHYS + 0x00000074)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_OFFS (DMA_REG_BASE_OFFS + 0x00000074)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_SEQUENCE_NUMBER_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_FEC_5_SEQUENCE_NUMBER_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ADDR (DMA_REG_BASE + 0x00000078)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_PHYS (DMA_REG_BASE_PHYS + 0x00000078)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_OFFS (DMA_REG_BASE_OFFS + 0x00000078)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_RMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_PACKET_COUNT_BMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_PKT_CNT_PACKET_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ADDR (DMA_REG_BASE + 0x0000007c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_PHYS (DMA_REG_BASE_PHYS + 0x0000007c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_OFFS (DMA_REG_BASE_OFFS + 0x0000007c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ADDR (DMA_REG_BASE + 0x00000080)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_PHYS (DMA_REG_BASE_PHYS + 0x00000080)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_OFFS (DMA_REG_BASE_OFFS + 0x00000080)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_RMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TOTAL_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ADDR (DMA_REG_BASE + 0x00000084)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_PHYS (DMA_REG_BASE_PHYS + 0x00000084)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_OFFS (DMA_REG_BASE_OFFS + 0x00000084)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_RMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_PACKET_COUNT_BMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_PKT_CNT_PACKET_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ADDR (DMA_REG_BASE + 0x00000088)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_PHYS (DMA_REG_BASE_PHYS + 0x00000088)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_OFFS (DMA_REG_BASE_OFFS + 0x00000088)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_BYTE_COUNT_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_LSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ADDR (DMA_REG_BASE + 0x0000008c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_PHYS (DMA_REG_BASE_PHYS + 0x0000008c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_OFFS (DMA_REG_BASE_OFFS + 0x0000008c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_RMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_BYTE_COUNT_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_BAD_TIMESTAMP_BYTE_CNT_MSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR (DMA_REG_BASE + 0x00000090)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PHYS (DMA_REG_BASE_PHYS + 0x00000090)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OFFS (DMA_REG_BASE_OFFS + 0x00000090)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_RMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PACKET_COUNT_BMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PACKET_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR (DMA_REG_BASE + 0x00000094)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_PHYS (DMA_REG_BASE_PHYS + 0x00000094)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OFFS (DMA_REG_BASE_OFFS + 0x00000094)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR (DMA_REG_BASE + 0x00000098)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_PHYS (DMA_REG_BASE_PHYS + 0x00000098)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OFFS (DMA_REG_BASE_OFFS + 0x00000098)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_RMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_PACKET_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR (DMA_REG_BASE + 0x0000009c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PHYS (DMA_REG_BASE_PHYS + 0x0000009c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OFFS (DMA_REG_BASE_OFFS + 0x0000009c)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_RMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PACKET_COUNT_BMSK 0xffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_PKT_CNT_PACKET_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR (DMA_REG_BASE + 0x000000a0)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_PHYS (DMA_REG_BASE_PHYS + 0x000000a0)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OFFS (DMA_REG_BASE_OFFS + 0x000000a0)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_LSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR (DMA_REG_BASE + 0x000000a4)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_PHYS (DMA_REG_BASE_PHYS + 0x000000a4)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OFFS (DMA_REG_BASE_OFFS + 0x000000a4)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_RMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OUT(v) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR,v)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_ADDR,m,v,HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_IN)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_ERROR_MESSAGE_BYTES_BIGGER_THAN_SDU_LENGTH_BYTE_CNT_MSB_BYTE_COUNT_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ADDR (DMA_REG_BASE + 0x000000a8)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_PHYS (DMA_REG_BASE_PHYS + 0x000000a8)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_OFFS (DMA_REG_BASE_OFFS + 0x000000a8)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_RMSK 0x3f
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ATTR 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_IN \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ADDR, HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_INM(m) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ADDR, m)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_SEQUENCE_HANDLER_IDLE_BMSK 0x20
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_SEQUENCE_HANDLER_IDLE_SHFT 0x5
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_TIMER_IDLE_BMSK 0x10
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_TIMER_IDLE_SHFT 0x4
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_PACKET_HANDLER_IDLE_BMSK 0x8
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_PACKET_HANDLER_IDLE_SHFT 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_PIPELINE_BUFFER_IDLE_BMSK 0x4
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_PIPELINE_BUFFER_IDLE_SHFT 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ADDRESS_RESOLUTION_IDLE_BMSK 0x2
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_ADDRESS_RESOLUTION_IDLE_SHFT 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_CONTEXT_BRESP_IDLE_BMSK 0x1
#define HWIO_ECPRI_NFAPI_REASSEMBLY_STATE_CONTEXT_BRESP_IDLE_SHFT 0x0

#define HWIO_ECPRI_SPARE_REG_ADDR (DMA_REG_BASE + 0x00000ffc)
#define HWIO_ECPRI_SPARE_REG_PHYS (DMA_REG_BASE_PHYS + 0x00000ffc)
#define HWIO_ECPRI_SPARE_REG_OFFS (DMA_REG_BASE_OFFS + 0x00000ffc)
#define HWIO_ECPRI_SPARE_REG_RMSK 0xffff
#define HWIO_ECPRI_SPARE_REG_ATTR 0x3
#define HWIO_ECPRI_SPARE_REG_IN \
in_dword_masked(HWIO_ECPRI_SPARE_REG_ADDR, HWIO_ECPRI_SPARE_REG_RMSK)
#define HWIO_ECPRI_SPARE_REG_INM(m) \
in_dword_masked(HWIO_ECPRI_SPARE_REG_ADDR, m)
#define HWIO_ECPRI_SPARE_REG_OUT(v) \
out_dword(HWIO_ECPRI_SPARE_REG_ADDR,v)
#define HWIO_ECPRI_SPARE_REG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_SPARE_REG_ADDR,m,v,HWIO_ECPRI_SPARE_REG_IN)
#define HWIO_ECPRI_SPARE_REG_SPARE_BITS_BMSK 0xffff
#define HWIO_ECPRI_SPARE_REG_SPARE_BITS_SHFT 0x0

#define HWIO_ECPRI_STATE_GSI_IF_ADDR (DMA_REG_BASE + 0x00000100)
#define HWIO_ECPRI_STATE_GSI_IF_PHYS (DMA_REG_BASE_PHYS + 0x00000100)
#define HWIO_ECPRI_STATE_GSI_IF_OFFS (DMA_REG_BASE_OFFS + 0x00000100)
#define HWIO_ECPRI_STATE_GSI_IF_RMSK 0x7
#define HWIO_ECPRI_STATE_GSI_IF_ATTR 0x1
#define HWIO_ECPRI_STATE_GSI_IF_IN \
in_dword_masked(HWIO_ECPRI_STATE_GSI_IF_ADDR, HWIO_ECPRI_STATE_GSI_IF_RMSK)
#define HWIO_ECPRI_STATE_GSI_IF_INM(m) \
in_dword_masked(HWIO_ECPRI_STATE_GSI_IF_ADDR, m)
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_IDLE_BMSK 0x4
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_IDLE_SHFT 0x2
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_IF_IDLE_BMSK 0x2
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_IF_IDLE_SHFT 0x1
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_AOS_FSM_IDLE_BMSK 0x1
#define HWIO_ECPRI_STATE_GSI_IF_ECPRI_GSI_AOS_FSM_IDLE_SHFT 0x0

#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_ADDR(n) (DMA_REG_BASE + 0x00000410 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000410 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000410 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_RMSK 0xffffffff
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_MAXn 2
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_ATTR 0x1
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_INI(n) \
in_dword_masked(HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_ADDR(n), HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_RMSK)
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_ADDR(n), mask)
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_CHANNEL_FIFO_EMPTY_BMSK 0xffffffff
#define HWIO_ECPRI_STATE_GSI_TLV_FIFO_EMPTY_n_CHANNEL_FIFO_EMPTY_SHFT 0x0

#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_ADDR(n) (DMA_REG_BASE + 0x00000420 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000420 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000420 + 0x4 * (n))
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_RMSK 0xffffffff
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_MAXn 2
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_ATTR 0x1
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_INI(n) \
in_dword_masked(HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_ADDR(n), HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_RMSK)
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_ADDR(n), mask)
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_CHANNEL_FIFO_EMPTY_BMSK 0xffffffff
#define HWIO_ECPRI_STATE_GSI_AOS_FIFO_EMPTY_n_CHANNEL_FIFO_EMPTY_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ADDR(n) (DMA_REG_BASE + 0x00000430 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000430 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000430 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ATTR 0x1
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_INI(n) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ADDR(n), HWIO_ECPRI_YELLOW_MARKER_BELOW_n_RMSK)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ADDR(n), mask)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ADDR(n) (DMA_REG_BASE + 0x00000440 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000440 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000440 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ATTR 0x3
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_INI(n) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ADDR(n), HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_RMSK)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ADDR(n), mask)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ADDR(n),val)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ADDR(n),mask,val,HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_INI(n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_EN_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_ADDR(n) (DMA_REG_BASE + 0x00000450 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000450 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000450 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_ATTR 0x2
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_ADDR(n),val)
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_BELOW_CLR_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_BELOW_n_ADDR(n) (DMA_REG_BASE + 0x00000460 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000460 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000460 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_BELOW_n_ATTR 0x1
#define HWIO_ECPRI_RED_MARKER_BELOW_n_INI(n) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_BELOW_n_ADDR(n), HWIO_ECPRI_RED_MARKER_BELOW_n_RMSK)
#define HWIO_ECPRI_RED_MARKER_BELOW_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_BELOW_n_ADDR(n), mask)
#define HWIO_ECPRI_RED_MARKER_BELOW_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ADDR(n) (DMA_REG_BASE + 0x00000470 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000470 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000470 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ATTR 0x3
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_INI(n) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ADDR(n), HWIO_ECPRI_RED_MARKER_BELOW_EN_n_RMSK)
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ADDR(n), mask)
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ADDR(n),val)
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ADDR(n),mask,val,HWIO_ECPRI_RED_MARKER_BELOW_EN_n_INI(n))
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_EN_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_ADDR(n) (DMA_REG_BASE + 0x00000480 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000480 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000480 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_ATTR 0x2
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_ADDR(n),val)
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_BELOW_CLR_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ADDR(n) (DMA_REG_BASE + 0x00000490 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000490 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000490 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ATTR 0x1
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_INI(n) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ADDR(n), HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_RMSK)
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ADDR(n), mask)
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_SHADOW_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_SHADOW_n_ADDR(n) (DMA_REG_BASE + 0x000004a0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004a0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004a0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_ATTR 0x1
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_INI(n) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_SHADOW_n_ADDR(n), HWIO_ECPRI_RED_MARKER_SHADOW_n_RMSK)
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_SHADOW_n_ADDR(n), mask)
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_SHADOW_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ADDR(n) (DMA_REG_BASE + 0x000004b0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004b0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004b0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ATTR 0x1
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_INI(n) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ADDR(n), HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_RMSK)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ADDR(n), mask)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ADDR(n) (DMA_REG_BASE + 0x000004c0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004c0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004c0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ATTR 0x3
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_INI(n) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ADDR(n), HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_RMSK)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ADDR(n), mask)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ADDR(n),val)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ADDR(n),mask,val,HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_INI(n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_EN_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_ADDR(n) (DMA_REG_BASE + 0x000004d0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004d0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004d0 + 0x4 * (n))
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_RMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_MAXn 2
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_ATTR 0x2
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_ADDR(n),val)
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_YELLOW_MARKER_ABOVE_CLR_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_ABOVE_n_ADDR(n) (DMA_REG_BASE + 0x000004e0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004e0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004e0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_ATTR 0x1
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_INI(n) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_ABOVE_n_ADDR(n), HWIO_ECPRI_RED_MARKER_ABOVE_n_RMSK)
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_ABOVE_n_ADDR(n), mask)
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ADDR(n) (DMA_REG_BASE + 0x000004f0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x000004f0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x000004f0 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ATTR 0x3
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_INI(n) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ADDR(n), HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_RMSK)
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ADDR(n), mask)
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ADDR(n),val)
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ADDR(n),mask,val,HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_INI(n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_EN_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_ADDR(n) (DMA_REG_BASE + 0x00000500 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00000500 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00000500 + 0x4 * (n))
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_RMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_MAXn 2
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_ATTR 0x2
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_ADDR(n),val)
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_ENDPOINTS_BMSK 0xffffffff
#define HWIO_ECPRI_RED_MARKER_ABOVE_CLR_n_ENDPOINTS_SHFT 0x0

#define HWIO_ECPRI_ENDP_CFG_DESTn_ADDR(n) (DMA_REG_BASE + 0x00001000 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_DESTn_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001000 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_DESTn_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001000 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_DESTn_RMSK 0x80000fff
#define HWIO_ECPRI_ENDP_CFG_DESTn_MAXn 36
#define HWIO_ECPRI_ENDP_CFG_DESTn_ATTR 0x3
#define HWIO_ECPRI_ENDP_CFG_DESTn_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_DESTn_ADDR(n), HWIO_ECPRI_ENDP_CFG_DESTn_RMSK)
#define HWIO_ECPRI_ENDP_CFG_DESTn_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_DESTn_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_CFG_DESTn_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_CFG_DESTn_ADDR(n),val)
#define HWIO_ECPRI_ENDP_CFG_DESTn_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_CFG_DESTn_ADDR(n),mask,val,HWIO_ECPRI_ENDP_CFG_DESTn_INI(n))
#define HWIO_ECPRI_ENDP_CFG_DESTn_USE_DEST_CFG_BMSK 0x80000000
#define HWIO_ECPRI_ENDP_CFG_DESTn_USE_DEST_CFG_SHFT 0x1f
#define HWIO_ECPRI_ENDP_CFG_DESTn_ARB_WEIGHT_BMSK 0xf00
#define HWIO_ECPRI_ENDP_CFG_DESTn_ARB_WEIGHT_SHFT 0x8
#define HWIO_ECPRI_ENDP_CFG_DESTn_DEST_MEM_CHANNEL_BMSK 0xff
#define HWIO_ECPRI_ENDP_CFG_DESTn_DEST_MEM_CHANNEL_SHFT 0x0

#define HWIO_ECPRI_ENDP_CFG_XBARn_ADDR(n) (DMA_REG_BASE + 0x00001004 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_XBARn_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001004 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_XBARn_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001004 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_XBARn_RMSK 0x8ffffff3
#define HWIO_ECPRI_ENDP_CFG_XBARn_MAXn 36
#define HWIO_ECPRI_ENDP_CFG_XBARn_ATTR 0x3
#define HWIO_ECPRI_ENDP_CFG_XBARn_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_XBARn_ADDR(n), HWIO_ECPRI_ENDP_CFG_XBARn_RMSK)
#define HWIO_ECPRI_ENDP_CFG_XBARn_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_XBARn_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_CFG_XBARn_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_CFG_XBARn_ADDR(n),val)
#define HWIO_ECPRI_ENDP_CFG_XBARn_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_CFG_XBARn_ADDR(n),mask,val,HWIO_ECPRI_ENDP_CFG_XBARn_INI(n))
#define HWIO_ECPRI_ENDP_CFG_XBARn_L2_SEGMENTATION_EN_BMSK 0x80000000
#define HWIO_ECPRI_ENDP_CFG_XBARn_L2_SEGMENTATION_EN_SHFT 0x1f
#define HWIO_ECPRI_ENDP_CFG_XBARn_XBAR_TUSER_BMSK 0xfffff00
#define HWIO_ECPRI_ENDP_CFG_XBARn_XBAR_TUSER_SHFT 0x8
#define HWIO_ECPRI_ENDP_CFG_XBARn_XBAR_TID_BMSK 0xf0
#define HWIO_ECPRI_ENDP_CFG_XBARn_XBAR_TID_SHFT 0x4
#define HWIO_ECPRI_ENDP_CFG_XBARn_DEST_STREAM_BMSK 0x3
#define HWIO_ECPRI_ENDP_CFG_XBARn_DEST_STREAM_SHFT 0x0

#define HWIO_ECPRI_ENDP_CFG_AGGR_n_ADDR(n) (DMA_REG_BASE + 0x00001008 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001008 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001008 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_RMSK 0x1
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_MAXn 73
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_AGGR_n_ADDR(n), HWIO_ECPRI_ENDP_CFG_AGGR_n_RMSK)
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_AGGR_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_CFG_AGGR_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_CFG_AGGR_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_CFG_AGGR_n_INI(n))
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_AGGR_TYPE_BMSK 0x1
#define HWIO_ECPRI_ENDP_CFG_AGGR_n_AGGR_TYPE_SHFT 0x0

#define HWIO_ECPRI_ENDP_GSI_CFG_n_ADDR(n) (DMA_REG_BASE + 0x00001014 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_GSI_CFG_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001014 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_GSI_CFG_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001014 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_GSI_CFG_n_RMSK 0x101
#define HWIO_ECPRI_ENDP_GSI_CFG_n_MAXn 73
#define HWIO_ECPRI_ENDP_GSI_CFG_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_GSI_CFG_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CFG_n_ADDR(n), HWIO_ECPRI_ENDP_GSI_CFG_n_RMSK)
#define HWIO_ECPRI_ENDP_GSI_CFG_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CFG_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_GSI_CFG_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_GSI_CFG_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_GSI_CFG_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_GSI_CFG_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_GSI_CFG_n_INI(n))
#define HWIO_ECPRI_ENDP_GSI_CFG_n_ENDP_FLUSH_BMSK 0x100
#define HWIO_ECPRI_ENDP_GSI_CFG_n_ENDP_FLUSH_SHFT 0x8
#define HWIO_ECPRI_ENDP_GSI_CFG_n_ENDP_EN_BMSK 0x1
#define HWIO_ECPRI_ENDP_GSI_CFG_n_ENDP_EN_SHFT 0x0

#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ADDR(n) (DMA_REG_BASE + 0x00001018 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001018 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001018 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_RMSK 0xfc00fc00
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_MAXn 73
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ADDR(n), HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_RMSK)
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_INI(n))
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ECPRI_RED_MARKER_CFG_BMSK 0xfc000000
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ECPRI_RED_MARKER_CFG_SHFT 0x1a
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ECPRI_YELLOW_MARKER_CFG_BMSK 0xfc00
#define HWIO_ECPRI_ENDP_YELLOW_RED_MARKER_CFG_n_ECPRI_YELLOW_MARKER_CFG_SHFT 0xa

#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_ADDR(n) (DMA_REG_BASE + 0x0000101c + 0x80 * (n))
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x0000101c + 0x80 * (n))
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x0000101c + 0x80 * (n))
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_RMSK 0x3
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_MAXn 73
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_ATTR 0x1
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_ADDR(n), HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_RMSK)
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_CHANNEL_STATE_BMSK 0x3
#define HWIO_ECPRI_ENDP_INIT_CTRL_STATUS_n_CHANNEL_STATE_SHFT 0x0

#define HWIO_ECPRI_ENDP_AXI_ATTR_n_ADDR(n) (DMA_REG_BASE + 0x00001020 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001020 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001020 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_RMSK 0xf
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_MAXn 73
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_AXI_ATTR_n_ADDR(n), HWIO_ECPRI_ENDP_AXI_ATTR_n_RMSK)
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_AXI_ATTR_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_AXI_ATTR_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_AXI_ATTR_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_AXI_ATTR_n_INI(n))
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_TPH_BMSK 0xc
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_TPH_SHFT 0x2
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_NOSNOOP_BMSK 0x2
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_NOSNOOP_SHFT 0x1
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_RELAX_ORDER_BMSK 0x1
#define HWIO_ECPRI_ENDP_AXI_ATTR_n_RELAX_ORDER_SHFT 0x0

#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ADDR(n) (DMA_REG_BASE + 0x00001024 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00001024 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00001024 + 0x80 * (n))
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_RMSK 0x3
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_MAXn 73
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ADDR(n), HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_RMSK)
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_INI(n))
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_VM_ID_BMSK 0x3
#define HWIO_ECPRI_ENDP_NFAPI_REASSEMBLY_CFG_n_VM_ID_SHFT 0x0

#define HWIO_ECPRI_SNOC_MONITORING_CFG_ADDR (DMA_REG_BASE + 0x00004008)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00004008)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00004008)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_RMSK 0x1
#define HWIO_ECPRI_SNOC_MONITORING_CFG_ATTR 0x3
#define HWIO_ECPRI_SNOC_MONITORING_CFG_IN \
in_dword_masked(HWIO_ECPRI_SNOC_MONITORING_CFG_ADDR, HWIO_ECPRI_SNOC_MONITORING_CFG_RMSK)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_SNOC_MONITORING_CFG_ADDR, m)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_OUT(v) \
out_dword(HWIO_ECPRI_SNOC_MONITORING_CFG_ADDR,v)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_SNOC_MONITORING_CFG_ADDR,m,v,HWIO_ECPRI_SNOC_MONITORING_CFG_IN)
#define HWIO_ECPRI_SNOC_MONITORING_CFG_ENABLE_BMSK 0x1
#define HWIO_ECPRI_SNOC_MONITORING_CFG_ENABLE_SHFT 0x0

#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_ADDR (DMA_REG_BASE + 0x0000400c)
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_PHYS (DMA_REG_BASE_PHYS + 0x0000400c)
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_OFFS (DMA_REG_BASE_OFFS + 0x0000400c)
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_RMSK 0x1f7df7df
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_ATTR 0x1
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_IN \
in_dword_masked(HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_ADDR, HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_RMSK)
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_ADDR, m)
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_B_VALUE_BMSK 0x1f000000
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_B_VALUE_SHFT 0x18
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_W_VALUE_BMSK 0x7c0000
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_W_VALUE_SHFT 0x12
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_R_VALUE_BMSK 0x1f000
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_R_VALUE_SHFT 0xc
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_AW_VALUE_BMSK 0x7c0
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_AW_VALUE_SHFT 0x6
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_AR_VALUE_BMSK 0x1f
#define HWIO_ECPRI_QMB0_SNOC_MONITOR_CNT_AR_VALUE_SHFT 0x0

#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_ADDR (DMA_REG_BASE + 0x00004010)
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_PHYS (DMA_REG_BASE_PHYS + 0x00004010)
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_OFFS (DMA_REG_BASE_OFFS + 0x00004010)
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_RMSK 0x1f7df7df
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_ATTR 0x1
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_IN \
in_dword_masked(HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_ADDR, HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_RMSK)
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_ADDR, m)
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_B_VALUE_BMSK 0x1f000000
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_B_VALUE_SHFT 0x18
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_W_VALUE_BMSK 0x7c0000
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_W_VALUE_SHFT 0x12
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_R_VALUE_BMSK 0x1f000
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_R_VALUE_SHFT 0xc
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_AW_VALUE_BMSK 0x7c0
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_AW_VALUE_SHFT 0x6
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_AR_VALUE_BMSK 0x1f
#define HWIO_ECPRI_QMB1_SNOC_MONITOR_CNT_AR_VALUE_SHFT 0x0

#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ADDR (DMA_REG_BASE + 0x00004014)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_PHYS (DMA_REG_BASE_PHYS + 0x00004014)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_OFFS (DMA_REG_BASE_OFFS + 0x00004014)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_RMSK 0x3f7df7df
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ATTR 0x3
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_IN \
in_dword_masked(HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ADDR, HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_RMSK)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_INM(m) \
in_dword_masked(HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ADDR, m)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_OUT(v) \
out_dword(HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ADDR,v)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_ADDR,m,v,HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_IN)
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_SYNC_PULSE_BMSK 0x20000000
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_SYNC_PULSE_SHFT 0x1d
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_B_VALUE_BMSK 0x1f000000
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_B_VALUE_SHFT 0x18
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_W_VALUE_BMSK 0x7c0000
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_W_VALUE_SHFT 0x12
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_R_VALUE_BMSK 0x1f000
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_R_VALUE_SHFT 0xc
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_AW_VALUE_BMSK 0x7c0
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_AW_VALUE_SHFT 0x6
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_AR_VALUE_BMSK 0x1f
#define HWIO_ECPRI_GSI_SNOC_MONITOR_CNT_AR_VALUE_SHFT 0x0

#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_ADDR (DMA_REG_BASE + 0x00004018)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x00004018)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x00004018)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_RMSK 0x1ff
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_ATTR 0x1
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_IN \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_ADDR, HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_RMSK)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_ADDR, m)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_CMDQ_DEPTH_BMSK 0x1fe
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_CMDQ_DEPTH_SHFT 0x1
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_CMDQ_FULL_BMSK 0x1
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_CMDQ_FULL_SHFT 0x0

#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_ADDR(n) (DMA_REG_BASE + 0x00004020 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00004020 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00004020 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_RMSK 0xffffffff
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_MAXn 2
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_ATTR 0x1
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_ADDR(n), HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_RMSK)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_ADDR(n), mask)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_CMDQ_EMPTY_BMSK 0xffffffff
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_STATUS_EMPTY_n_CMDQ_EMPTY_SHFT 0x0

#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_ADDR(n) (DMA_REG_BASE + 0x00004030 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00004030 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00004030 + 0x4 * (n))
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_RMSK 0xff
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_MAXn 73
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_ATTR 0x1
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_ADDR(n), HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_RMSK)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_ADDR(n), mask)
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_FIFO_COUNT_BMSK 0xff
#define HWIO_ECPRI_DST_ACKMNGR_CMDQ_COUNT_n_FIFO_COUNT_SHFT 0x0

#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_ADDR(n) (DMA_REG_BASE + 0x00005000 + 0x4 * (n))
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00005000 + 0x4 * (n))
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00005000 + 0x4 * (n))
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_RMSK 0xfffff
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_MAXn 73
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_ATTR 0x1
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_INI(n) \
in_dword_masked(HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_ADDR(n), HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_RMSK)
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_ADDR(n), mask)
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_HEAD_IS_BUBBLE_BMSK 0x80000
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_HEAD_IS_BUBBLE_SHFT 0x13
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_FULL_BMSK 0x40000
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_FULL_SHFT 0x12
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_ALMOST_FULL_BMSK 0x20000
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_ALMOST_FULL_SHFT 0x11
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_EMPTY_BMSK 0x10000
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_EMPTY_SHFT 0x10
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_RD_PTR_BMSK 0xff00
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_RD_PTR_SHFT 0x8
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_WR_PTR_BMSK 0xff
#define HWIO_ECPRI_GSI_TLV_FIFO_STATUS_n_FIFO_WR_PTR_SHFT 0x0

#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_ADDR(n) (DMA_REG_BASE + 0x00005400 + 0x4 * (n))
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00005400 + 0x4 * (n))
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00005400 + 0x4 * (n))
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_RMSK 0xfffff
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_MAXn 73
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_ATTR 0x1
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_INI(n) \
in_dword_masked(HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_ADDR(n), HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_RMSK)
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_ADDR(n), mask)
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_HEAD_IS_BUBBLE_BMSK 0x80000
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_HEAD_IS_BUBBLE_SHFT 0x13
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_FULL_BMSK 0x40000
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_FULL_SHFT 0x12
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_ALMOST_FULL_BMSK 0x20000
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_ALMOST_FULL_SHFT 0x11
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_EMPTY_BMSK 0x10000
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_EMPTY_SHFT 0x10
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_RD_PTR_BMSK 0xff00
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_RD_PTR_SHFT 0x8
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_WR_PTR_BMSK 0xff
#define HWIO_ECPRI_GSI_AOS_FIFO_STATUS_n_FIFO_WR_PTR_SHFT 0x0

#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_ADDR(n) (DMA_REG_BASE + 0x00005800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00005800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00005800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_RMSK 0x1fffff
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_MAXn 73
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_ATTR 0x1
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_ADDR(n), HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_RMSK)
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_CONS_BYTES_BMSK 0x1fffff
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_TLV_n_CONS_BYTES_SHFT 0x0

#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_ADDR(n) (DMA_REG_BASE + 0x00005c00 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00005c00 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00005c00 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_RMSK 0x1fffff
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_MAXn 73
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_ATTR 0x1
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_ADDR(n), HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_RMSK)
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_CONS_BYTES_BMSK 0x1fffff
#define HWIO_ECPRI_ENDP_GSI_CONS_BYTES_AOS_n_CONS_BYTES_SHFT 0x0

#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ADDR (DMA_REG_BASE + 0x00008000)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_PHYS (DMA_REG_BASE_PHYS + 0x00008000)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_OFFS (DMA_REG_BASE_OFFS + 0x00008000)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_RMSK 0xff
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ATTR 0x3
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_IN \
in_dword_masked(HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ADDR, HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_RMSK)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ADDR, m)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ADDR,v)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_ADDR,m,v,HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_IN)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_LIMIT_BMSK 0xff
#define HWIO_ECPRI_DMA_FL_PACKET_ID_CTRL_LIMIT_SHFT 0x0

#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_ADDR (DMA_REG_BASE + 0x00008004)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x00008004)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x00008004)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_RMSK 0xffff
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_ATTR 0x1
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_IN \
in_dword_masked(HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_ADDR, HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_RMSK)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_ADDR, m)
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_MAX_HW_VALUE_BMSK 0xff00
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_MAX_HW_VALUE_SHFT 0x8
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_CURR_VALUE_BMSK 0xff
#define HWIO_ECPRI_DMA_FL_PACKET_ID_STATUS_CURR_VALUE_SHFT 0x0

#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ADDR (DMA_REG_BASE + 0x00008008)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_PHYS (DMA_REG_BASE_PHYS + 0x00008008)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_OFFS (DMA_REG_BASE_OFFS + 0x00008008)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_RMSK 0xff
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ATTR 0x3
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_IN \
in_dword_masked(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ADDR, HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_RMSK)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ADDR, m)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ADDR,v)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_ADDR,m,v,HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_IN)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_LIMIT_BMSK 0xff
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_CTRL_LIMIT_SHFT 0x0

#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_ADDR (DMA_REG_BASE + 0x0000800c)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x0000800c)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x0000800c)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_RMSK 0xffff
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_ATTR 0x1
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_IN \
in_dword_masked(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_ADDR, HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_RMSK)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_ADDR, m)
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_MAX_HW_VALUE_BMSK 0xff00
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_MAX_HW_VALUE_SHFT 0x8
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_CURR_VALUE_BMSK 0xff
#define HWIO_ECPRI_DMA_FL_MEMORY_SECTOR_STATUS_CURR_VALUE_SHFT 0x0

#define HWIO_ECPRI_DMA_STREAM_CTRL_ADDR (DMA_REG_BASE + 0x00008010)
#define HWIO_ECPRI_DMA_STREAM_CTRL_PHYS (DMA_REG_BASE_PHYS + 0x00008010)
#define HWIO_ECPRI_DMA_STREAM_CTRL_OFFS (DMA_REG_BASE_OFFS + 0x00008010)
#define HWIO_ECPRI_DMA_STREAM_CTRL_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_STREAM_CTRL_ATTR 0x3
#define HWIO_ECPRI_DMA_STREAM_CTRL_IN \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_CTRL_ADDR, HWIO_ECPRI_DMA_STREAM_CTRL_RMSK)
#define HWIO_ECPRI_DMA_STREAM_CTRL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_CTRL_ADDR, m)
#define HWIO_ECPRI_DMA_STREAM_CTRL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_STREAM_CTRL_ADDR,v)
#define HWIO_ECPRI_DMA_STREAM_CTRL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_STREAM_CTRL_ADDR,m,v,HWIO_ECPRI_DMA_STREAM_CTRL_IN)
#define HWIO_ECPRI_DMA_STREAM_CTRL_FH_LIMIT_BMSK 0xff000000
#define HWIO_ECPRI_DMA_STREAM_CTRL_FH_LIMIT_SHFT 0x18
#define HWIO_ECPRI_DMA_STREAM_CTRL_L2_LIMIT_BMSK 0xff0000
#define HWIO_ECPRI_DMA_STREAM_CTRL_L2_LIMIT_SHFT 0x10
#define HWIO_ECPRI_DMA_STREAM_CTRL_C2C_LIMIT_BMSK 0xff00
#define HWIO_ECPRI_DMA_STREAM_CTRL_C2C_LIMIT_SHFT 0x8
#define HWIO_ECPRI_DMA_STREAM_CTRL_MEM_LIMIT_BMSK 0xff
#define HWIO_ECPRI_DMA_STREAM_CTRL_MEM_LIMIT_SHFT 0x0

#define HWIO_ECPRI_DMA_STREAM_STATUS_ADDR (DMA_REG_BASE + 0x00008014)
#define HWIO_ECPRI_DMA_STREAM_STATUS_PHYS (DMA_REG_BASE_PHYS + 0x00008014)
#define HWIO_ECPRI_DMA_STREAM_STATUS_OFFS (DMA_REG_BASE_OFFS + 0x00008014)
#define HWIO_ECPRI_DMA_STREAM_STATUS_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_STREAM_STATUS_ATTR 0x1
#define HWIO_ECPRI_DMA_STREAM_STATUS_IN \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_STATUS_ADDR, HWIO_ECPRI_DMA_STREAM_STATUS_RMSK)
#define HWIO_ECPRI_DMA_STREAM_STATUS_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_STATUS_ADDR, m)
#define HWIO_ECPRI_DMA_STREAM_STATUS_FH_CURR_VALUE_BMSK 0xff000000
#define HWIO_ECPRI_DMA_STREAM_STATUS_FH_CURR_VALUE_SHFT 0x18
#define HWIO_ECPRI_DMA_STREAM_STATUS_L2_CURR_VALUE_BMSK 0xff0000
#define HWIO_ECPRI_DMA_STREAM_STATUS_L2_CURR_VALUE_SHFT 0x10
#define HWIO_ECPRI_DMA_STREAM_STATUS_C2C_CURR_VALUE_BMSK 0xff00
#define HWIO_ECPRI_DMA_STREAM_STATUS_C2C_CURR_VALUE_SHFT 0x8
#define HWIO_ECPRI_DMA_STREAM_STATUS_MEM_CURR_VALUE_BMSK 0xff
#define HWIO_ECPRI_DMA_STREAM_STATUS_MEM_CURR_VALUE_SHFT 0x0

#define HWIO_ECPRI_DMA_STREAM_ARB_ADDR (DMA_REG_BASE + 0x00008018)
#define HWIO_ECPRI_DMA_STREAM_ARB_PHYS (DMA_REG_BASE_PHYS + 0x00008018)
#define HWIO_ECPRI_DMA_STREAM_ARB_OFFS (DMA_REG_BASE_OFFS + 0x00008018)
#define HWIO_ECPRI_DMA_STREAM_ARB_RMSK 0xffff
#define HWIO_ECPRI_DMA_STREAM_ARB_ATTR 0x3
#define HWIO_ECPRI_DMA_STREAM_ARB_IN \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_ARB_ADDR, HWIO_ECPRI_DMA_STREAM_ARB_RMSK)
#define HWIO_ECPRI_DMA_STREAM_ARB_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_STREAM_ARB_ADDR, m)
#define HWIO_ECPRI_DMA_STREAM_ARB_OUT(v) \
out_dword(HWIO_ECPRI_DMA_STREAM_ARB_ADDR,v)
#define HWIO_ECPRI_DMA_STREAM_ARB_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_STREAM_ARB_ADDR,m,v,HWIO_ECPRI_DMA_STREAM_ARB_IN)
#define HWIO_ECPRI_DMA_STREAM_ARB_FH_WEIGHT_BMSK 0xf000
#define HWIO_ECPRI_DMA_STREAM_ARB_FH_WEIGHT_SHFT 0xc
#define HWIO_ECPRI_DMA_STREAM_ARB_L2_WEIGHT_BMSK 0xf00
#define HWIO_ECPRI_DMA_STREAM_ARB_L2_WEIGHT_SHFT 0x8
#define HWIO_ECPRI_DMA_STREAM_ARB_C2C_WEIGHT_BMSK 0xf0
#define HWIO_ECPRI_DMA_STREAM_ARB_C2C_WEIGHT_SHFT 0x4
#define HWIO_ECPRI_DMA_STREAM_ARB_MEM_WEIGHT_BMSK 0xf
#define HWIO_ECPRI_DMA_STREAM_ARB_MEM_WEIGHT_SHFT 0x0

#define HWIO_ECPRI_DMA_XBAR_ADDR (DMA_REG_BASE + 0x0000801c)
#define HWIO_ECPRI_DMA_XBAR_PHYS (DMA_REG_BASE_PHYS + 0x0000801c)
#define HWIO_ECPRI_DMA_XBAR_OFFS (DMA_REG_BASE_OFFS + 0x0000801c)
#define HWIO_ECPRI_DMA_XBAR_RMSK 0xffff00
#define HWIO_ECPRI_DMA_XBAR_ATTR 0x3
#define HWIO_ECPRI_DMA_XBAR_IN \
in_dword_masked(HWIO_ECPRI_DMA_XBAR_ADDR, HWIO_ECPRI_DMA_XBAR_RMSK)
#define HWIO_ECPRI_DMA_XBAR_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_XBAR_ADDR, m)
#define HWIO_ECPRI_DMA_XBAR_OUT(v) \
out_dword(HWIO_ECPRI_DMA_XBAR_ADDR,v)
#define HWIO_ECPRI_DMA_XBAR_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_XBAR_ADDR,m,v,HWIO_ECPRI_DMA_XBAR_IN)
#define HWIO_ECPRI_DMA_XBAR_TX_FIFO_WATERMARK_C2C_BMSK 0xff0000
#define HWIO_ECPRI_DMA_XBAR_TX_FIFO_WATERMARK_C2C_SHFT 0x10
#define HWIO_ECPRI_DMA_XBAR_TX_FIFO_WATERMARK_FH_BMSK 0xff00
#define HWIO_ECPRI_DMA_XBAR_TX_FIFO_WATERMARK_FH_SHFT 0x8

#define HWIO_ECPRI_DMA_DBG_CTRL_ADDR (DMA_REG_BASE + 0x00008020)
#define HWIO_ECPRI_DMA_DBG_CTRL_PHYS (DMA_REG_BASE_PHYS + 0x00008020)
#define HWIO_ECPRI_DMA_DBG_CTRL_OFFS (DMA_REG_BASE_OFFS + 0x00008020)
#define HWIO_ECPRI_DMA_DBG_CTRL_RMSK 0xfffff
#define HWIO_ECPRI_DMA_DBG_CTRL_ATTR 0x3
#define HWIO_ECPRI_DMA_DBG_CTRL_IN \
in_dword_masked(HWIO_ECPRI_DMA_DBG_CTRL_ADDR, HWIO_ECPRI_DMA_DBG_CTRL_RMSK)
#define HWIO_ECPRI_DMA_DBG_CTRL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_DBG_CTRL_ADDR, m)
#define HWIO_ECPRI_DMA_DBG_CTRL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_DBG_CTRL_ADDR,v)
#define HWIO_ECPRI_DMA_DBG_CTRL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_DBG_CTRL_ADDR,m,v,HWIO_ECPRI_DMA_DBG_CTRL_IN)
#define HWIO_ECPRI_DMA_DBG_CTRL_DMA_IRQ_BMSK 0xc0000
#define HWIO_ECPRI_DMA_DBG_CTRL_DMA_IRQ_SHFT 0x12
#define HWIO_ECPRI_DMA_DBG_CTRL_DMA_LOOPBACK_BMSK 0x30000
#define HWIO_ECPRI_DMA_DBG_CTRL_DMA_LOOPBACK_SHFT 0x10
#define HWIO_ECPRI_DMA_DBG_CTRL_FORCE_EMPTY_BMSK 0xffff
#define HWIO_ECPRI_DMA_DBG_CTRL_FORCE_EMPTY_SHFT 0x0

#define HWIO_ECPRI_DMA_GBL_CFG_ADDR (DMA_REG_BASE + 0x00008024)
#define HWIO_ECPRI_DMA_GBL_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00008024)
#define HWIO_ECPRI_DMA_GBL_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00008024)
#define HWIO_ECPRI_DMA_GBL_CFG_RMSK 0xffff003f
#define HWIO_ECPRI_DMA_GBL_CFG_ATTR 0x3
#define HWIO_ECPRI_DMA_GBL_CFG_IN \
in_dword_masked(HWIO_ECPRI_DMA_GBL_CFG_ADDR, HWIO_ECPRI_DMA_GBL_CFG_RMSK)
#define HWIO_ECPRI_DMA_GBL_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_GBL_CFG_ADDR, m)
#define HWIO_ECPRI_DMA_GBL_CFG_OUT(v) \
out_dword(HWIO_ECPRI_DMA_GBL_CFG_ADDR,v)
#define HWIO_ECPRI_DMA_GBL_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_GBL_CFG_ADDR,m,v,HWIO_ECPRI_DMA_GBL_CFG_IN)
#define HWIO_ECPRI_DMA_GBL_CFG_FRAG_SIZE_BMSK 0xffff0000
#define HWIO_ECPRI_DMA_GBL_CFG_FRAG_SIZE_SHFT 0x10
#define HWIO_ECPRI_DMA_GBL_CFG_L2_AR_WEIGTH_BMSK 0x3c
#define HWIO_ECPRI_DMA_GBL_CFG_L2_AR_WEIGTH_SHFT 0x2
#define HWIO_ECPRI_DMA_GBL_CFG_QMB_512_WR_EN_BMSK 0x2
#define HWIO_ECPRI_DMA_GBL_CFG_QMB_512_WR_EN_SHFT 0x1
#define HWIO_ECPRI_DMA_GBL_CFG_QMB_512_RD_EN_BMSK 0x1
#define HWIO_ECPRI_DMA_GBL_CFG_QMB_512_RD_EN_SHFT 0x0

#define HWIO_ECPRI_DMA_TESTBUS_CTRL_ADDR (DMA_REG_BASE + 0x00008028)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_PHYS (DMA_REG_BASE_PHYS + 0x00008028)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_OFFS (DMA_REG_BASE_OFFS + 0x00008028)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_RMSK 0xffff
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_ATTR 0x3
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_IN \
in_dword_masked(HWIO_ECPRI_DMA_TESTBUS_CTRL_ADDR, HWIO_ECPRI_DMA_TESTBUS_CTRL_RMSK)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_TESTBUS_CTRL_ADDR, m)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_TESTBUS_CTRL_ADDR,v)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_TESTBUS_CTRL_ADDR,m,v,HWIO_ECPRI_DMA_TESTBUS_CTRL_IN)
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_SEL_INTERNAL_BMSK 0xff00
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_SEL_INTERNAL_SHFT 0x8
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_SEL_BMSK 0xff
#define HWIO_ECPRI_DMA_TESTBUS_CTRL_SEL_SHFT 0x0

#define HWIO_ECPRI_DMA_GP_REG3_ADDR (DMA_REG_BASE + 0x0000802c)
#define HWIO_ECPRI_DMA_GP_REG3_PHYS (DMA_REG_BASE_PHYS + 0x0000802c)
#define HWIO_ECPRI_DMA_GP_REG3_OFFS (DMA_REG_BASE_OFFS + 0x0000802c)
#define HWIO_ECPRI_DMA_GP_REG3_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_GP_REG3_ATTR 0x3
#define HWIO_ECPRI_DMA_GP_REG3_IN \
in_dword_masked(HWIO_ECPRI_DMA_GP_REG3_ADDR, HWIO_ECPRI_DMA_GP_REG3_RMSK)
#define HWIO_ECPRI_DMA_GP_REG3_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_GP_REG3_ADDR, m)
#define HWIO_ECPRI_DMA_GP_REG3_OUT(v) \
out_dword(HWIO_ECPRI_DMA_GP_REG3_ADDR,v)
#define HWIO_ECPRI_DMA_GP_REG3_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_GP_REG3_ADDR,m,v,HWIO_ECPRI_DMA_GP_REG3_IN)
#define HWIO_ECPRI_DMA_GP_REG3_DATA_BMSK 0xffff0000
#define HWIO_ECPRI_DMA_GP_REG3_DATA_SHFT 0x10
#define HWIO_ECPRI_DMA_GP_REG3_XBAR_RX_MODE_BMSK 0xff00
#define HWIO_ECPRI_DMA_GP_REG3_XBAR_RX_MODE_SHFT 0x8
#define HWIO_ECPRI_DMA_GP_REG3_XBAR_TX_MODE_BMSK 0xff
#define HWIO_ECPRI_DMA_GP_REG3_XBAR_TX_MODE_SHFT 0x0

#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_ADDR (DMA_REG_BASE + 0x00008030)
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_PHYS (DMA_REG_BASE_PHYS + 0x00008030)
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_OFFS (DMA_REG_BASE_OFFS + 0x00008030)
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_ATTR 0x1
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_IN \
in_dword_masked(HWIO_ECPRI_DMA_AOS_FIFO_STAT_ADDR, HWIO_ECPRI_DMA_AOS_FIFO_STAT_RMSK)
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_AOS_FIFO_STAT_ADDR, m)
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_SRC_BMSK 0xffff0000
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_SRC_SHFT 0x10
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_DST_BMSK 0xffff
#define HWIO_ECPRI_DMA_AOS_FIFO_STAT_DST_SHFT 0x0

#define HWIO_ECPRI_DMA_GP_STAT1_ADDR (DMA_REG_BASE + 0x00008034)
#define HWIO_ECPRI_DMA_GP_STAT1_PHYS (DMA_REG_BASE_PHYS + 0x00008034)
#define HWIO_ECPRI_DMA_GP_STAT1_OFFS (DMA_REG_BASE_OFFS + 0x00008034)
#define HWIO_ECPRI_DMA_GP_STAT1_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_GP_STAT1_ATTR 0x1
#define HWIO_ECPRI_DMA_GP_STAT1_IN \
in_dword_masked(HWIO_ECPRI_DMA_GP_STAT1_ADDR, HWIO_ECPRI_DMA_GP_STAT1_RMSK)
#define HWIO_ECPRI_DMA_GP_STAT1_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_GP_STAT1_ADDR, m)
#define HWIO_ECPRI_DMA_GP_STAT1_DATA_BMSK 0xffffffff
#define HWIO_ECPRI_DMA_GP_STAT1_DATA_SHFT 0x0

#define HWIO_ECPRI_DMA_TESTBUS_ADDR (DMA_REG_BASE + 0x00008038)
#define HWIO_ECPRI_DMA_TESTBUS_PHYS (DMA_REG_BASE_PHYS + 0x00008038)
#define HWIO_ECPRI_DMA_TESTBUS_OFFS (DMA_REG_BASE_OFFS + 0x00008038)
#define HWIO_ECPRI_DMA_TESTBUS_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_TESTBUS_ATTR 0x1
#define HWIO_ECPRI_DMA_TESTBUS_IN \
in_dword_masked(HWIO_ECPRI_DMA_TESTBUS_ADDR, HWIO_ECPRI_DMA_TESTBUS_RMSK)
#define HWIO_ECPRI_DMA_TESTBUS_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_TESTBUS_ADDR, m)
#define HWIO_ECPRI_DMA_TESTBUS_DATA_BMSK 0xffffffff
#define HWIO_ECPRI_DMA_TESTBUS_DATA_SHFT 0x0

#define HWIO_ECPRI_DMA_GP_STAT3_ADDR (DMA_REG_BASE + 0x0000803c)
#define HWIO_ECPRI_DMA_GP_STAT3_PHYS (DMA_REG_BASE_PHYS + 0x0000803c)
#define HWIO_ECPRI_DMA_GP_STAT3_OFFS (DMA_REG_BASE_OFFS + 0x0000803c)
#define HWIO_ECPRI_DMA_GP_STAT3_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_GP_STAT3_ATTR 0x1
#define HWIO_ECPRI_DMA_GP_STAT3_IN \
in_dword_masked(HWIO_ECPRI_DMA_GP_STAT3_ADDR, HWIO_ECPRI_DMA_GP_STAT3_RMSK)
#define HWIO_ECPRI_DMA_GP_STAT3_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_GP_STAT3_ADDR, m)
#define HWIO_ECPRI_DMA_GP_STAT3_DATA_BMSK 0xffffffff
#define HWIO_ECPRI_DMA_GP_STAT3_DATA_SHFT 0x0

#define HWIO_ECPRI_DMA_IDLE_REG_ADDR (DMA_REG_BASE + 0x00008040)
#define HWIO_ECPRI_DMA_IDLE_REG_PHYS (DMA_REG_BASE_PHYS + 0x00008040)
#define HWIO_ECPRI_DMA_IDLE_REG_OFFS (DMA_REG_BASE_OFFS + 0x00008040)
#define HWIO_ECPRI_DMA_IDLE_REG_RMSK 0xffffffff
#define HWIO_ECPRI_DMA_IDLE_REG_ATTR 0x1
#define HWIO_ECPRI_DMA_IDLE_REG_IN \
in_dword_masked(HWIO_ECPRI_DMA_IDLE_REG_ADDR, HWIO_ECPRI_DMA_IDLE_REG_RMSK)
#define HWIO_ECPRI_DMA_IDLE_REG_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_IDLE_REG_ADDR, m)
#define HWIO_ECPRI_DMA_IDLE_REG_DATA_BMSK 0xffffffff
#define HWIO_ECPRI_DMA_IDLE_REG_DATA_SHFT 0x0

#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ADDR (DMA_REG_BASE + 0x00008044)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_PHYS (DMA_REG_BASE_PHYS + 0x00008044)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_OFFS (DMA_REG_BASE_OFFS + 0x00008044)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_RMSK 0x1ff
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ATTR 0x3
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_IN \
in_dword_masked(HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ADDR, HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_RMSK)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ADDR, m)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_OUT(v) \
out_dword(HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ADDR,v)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ADDR,m,v,HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_IN)
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ENABLE_BMSK 0x100
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_ENABLE_SHFT 0x8
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_CHANNEL_BMSK 0xff
#define HWIO_ECPRI_DMA_EXCEPTION_CHANNEL_CHANNEL_SHFT 0x0

#define HWIO_ECPRI_DPL_TRIG_CTRL_n_ADDR(n) (DMA_REG_BASE + 0x00008048 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008048 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008048 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_RMSK 0xff7ff7ff
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_MAXn 3
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_ATTR 0x3
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_CTRL_n_ADDR(n), HWIO_ECPRI_DPL_TRIG_CTRL_n_RMSK)
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_CTRL_n_ADDR(n), mask)
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_DPL_TRIG_CTRL_n_ADDR(n),val)
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_DPL_TRIG_CTRL_n_ADDR(n),mask,val,HWIO_ECPRI_DPL_TRIG_CTRL_n_INI(n))
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_DST_CHANNEL_BMSK 0xff000000
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_DST_CHANNEL_SHFT 0x18
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_LOCATION_BMSK 0x7c0000
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_LOCATION_SHFT 0x12
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_WIDTH_BMSK 0x3e000
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_WIDTH_SHFT 0xd
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_ENABLE_BMSK 0x1000
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_A_ENABLE_SHFT 0xc
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_LOCATION_BMSK 0x7c0
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_LOCATION_SHFT 0x6
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_WIDTH_BMSK 0x3e
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_WIDTH_SHFT 0x1
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_ENABLE_BMSK 0x1
#define HWIO_ECPRI_DPL_TRIG_CTRL_n_B_ENABLE_SHFT 0x0

#define HWIO_ECPRI_DPL_TRIG_A_n_ADDR(n) (DMA_REG_BASE + 0x00008058 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_A_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008058 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_A_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008058 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_A_n_RMSK 0xffffffff
#define HWIO_ECPRI_DPL_TRIG_A_n_MAXn 3
#define HWIO_ECPRI_DPL_TRIG_A_n_ATTR 0x3
#define HWIO_ECPRI_DPL_TRIG_A_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_A_n_ADDR(n), HWIO_ECPRI_DPL_TRIG_A_n_RMSK)
#define HWIO_ECPRI_DPL_TRIG_A_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_A_n_ADDR(n), mask)
#define HWIO_ECPRI_DPL_TRIG_A_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_DPL_TRIG_A_n_ADDR(n),val)
#define HWIO_ECPRI_DPL_TRIG_A_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_DPL_TRIG_A_n_ADDR(n),mask,val,HWIO_ECPRI_DPL_TRIG_A_n_INI(n))
#define HWIO_ECPRI_DPL_TRIG_A_n_VALUE_BMSK 0xffffffff
#define HWIO_ECPRI_DPL_TRIG_A_n_VALUE_SHFT 0x0

#define HWIO_ECPRI_DPL_TRIG_B_n_ADDR(n) (DMA_REG_BASE + 0x00008068 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_B_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008068 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_B_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008068 + 0x4 * (n))
#define HWIO_ECPRI_DPL_TRIG_B_n_RMSK 0xffffffff
#define HWIO_ECPRI_DPL_TRIG_B_n_MAXn 3
#define HWIO_ECPRI_DPL_TRIG_B_n_ATTR 0x3
#define HWIO_ECPRI_DPL_TRIG_B_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_B_n_ADDR(n), HWIO_ECPRI_DPL_TRIG_B_n_RMSK)
#define HWIO_ECPRI_DPL_TRIG_B_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DPL_TRIG_B_n_ADDR(n), mask)
#define HWIO_ECPRI_DPL_TRIG_B_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_DPL_TRIG_B_n_ADDR(n),val)
#define HWIO_ECPRI_DPL_TRIG_B_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_DPL_TRIG_B_n_ADDR(n),mask,val,HWIO_ECPRI_DPL_TRIG_B_n_INI(n))
#define HWIO_ECPRI_DPL_TRIG_B_n_VALUE_BMSK 0xffffffff
#define HWIO_ECPRI_DPL_TRIG_B_n_VALUE_SHFT 0x0

#define HWIO_ECPRI_DMA_PKT_DROP_FULL_ADDR (DMA_REG_BASE + 0x00008090)
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_PHYS (DMA_REG_BASE_PHYS + 0x00008090)
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_OFFS (DMA_REG_BASE_OFFS + 0x00008090)
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_RMSK 0xffffff
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_ATTR 0x1
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_IN \
in_dword_masked(HWIO_ECPRI_DMA_PKT_DROP_FULL_ADDR, HWIO_ECPRI_DMA_PKT_DROP_FULL_RMSK)
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_PKT_DROP_FULL_ADDR, m)
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_CNT_BMSK 0xffffff
#define HWIO_ECPRI_DMA_PKT_DROP_FULL_CNT_SHFT 0x0

#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_ADDR (DMA_REG_BASE + 0x00008094)
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_PHYS (DMA_REG_BASE_PHYS + 0x00008094)
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_OFFS (DMA_REG_BASE_OFFS + 0x00008094)
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_RMSK 0xffffff
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_ATTR 0x1
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_IN \
in_dword_masked(HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_ADDR, HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_RMSK)
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_ADDR, m)
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_CNT_BMSK 0xffffff
#define HWIO_ECPRI_DMA_PKT_DROP_RE_EMPTY_CNT_SHFT 0x0

#define HWIO_ECPRI_DMA_DPL_CFG_ADDR (DMA_REG_BASE + 0x00008098)
#define HWIO_ECPRI_DMA_DPL_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00008098)
#define HWIO_ECPRI_DMA_DPL_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00008098)
#define HWIO_ECPRI_DMA_DPL_CFG_RMSK 0xcfff
#define HWIO_ECPRI_DMA_DPL_CFG_ATTR 0x3
#define HWIO_ECPRI_DMA_DPL_CFG_IN \
in_dword_masked(HWIO_ECPRI_DMA_DPL_CFG_ADDR, HWIO_ECPRI_DMA_DPL_CFG_RMSK)
#define HWIO_ECPRI_DMA_DPL_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_DPL_CFG_ADDR, m)
#define HWIO_ECPRI_DMA_DPL_CFG_OUT(v) \
out_dword(HWIO_ECPRI_DMA_DPL_CFG_ADDR,v)
#define HWIO_ECPRI_DMA_DPL_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_DPL_CFG_ADDR,m,v,HWIO_ECPRI_DMA_DPL_CFG_IN)
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_FLUSH_PKT_BMSK 0xc000
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_FLUSH_PKT_SHFT 0xe
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_SELECT_BMSK 0xf00
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_SELECT_SHFT 0x8
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_MTU_BMSK 0xff
#define HWIO_ECPRI_DMA_DPL_CFG_DPL_MTU_SHFT 0x0

#define HWIO_ECPRI_DMA_TPDM_CFG_ADDR (DMA_REG_BASE + 0x0000809c)
#define HWIO_ECPRI_DMA_TPDM_CFG_PHYS (DMA_REG_BASE_PHYS + 0x0000809c)
#define HWIO_ECPRI_DMA_TPDM_CFG_OFFS (DMA_REG_BASE_OFFS + 0x0000809c)
#define HWIO_ECPRI_DMA_TPDM_CFG_RMSK 0xfff7fff3
#define HWIO_ECPRI_DMA_TPDM_CFG_ATTR 0x3
#define HWIO_ECPRI_DMA_TPDM_CFG_IN \
in_dword_masked(HWIO_ECPRI_DMA_TPDM_CFG_ADDR, HWIO_ECPRI_DMA_TPDM_CFG_RMSK)
#define HWIO_ECPRI_DMA_TPDM_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_DMA_TPDM_CFG_ADDR, m)
#define HWIO_ECPRI_DMA_TPDM_CFG_OUT(v) \
out_dword(HWIO_ECPRI_DMA_TPDM_CFG_ADDR,v)
#define HWIO_ECPRI_DMA_TPDM_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_DMA_TPDM_CFG_ADDR,m,v,HWIO_ECPRI_DMA_TPDM_CFG_IN)
#define HWIO_ECPRI_DMA_TPDM_CFG_UNIT_EN_BMSK 0xfff00000
#define HWIO_ECPRI_DMA_TPDM_CFG_UNIT_EN_SHFT 0x14
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_EN_BMSK 0x40000
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_EN_SHFT 0x12
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_SRC_BMSK 0x30000
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_SRC_SHFT 0x10
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_CHANNEL_BMSK 0xff00
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_CHANNEL_SHFT 0x8
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_RATE_BMSK 0xf0
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_RATE_SHFT 0x4
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_TYPE_BMSK 0x3
#define HWIO_ECPRI_DMA_TPDM_CFG_RECORD_TYPE_SHFT 0x0

#define HWIO_ECPRI_NSO_CFG_ADDR (DMA_REG_BASE + 0x00008100)
#define HWIO_ECPRI_NSO_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00008100)
#define HWIO_ECPRI_NSO_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00008100)
#define HWIO_ECPRI_NSO_CFG_RMSK 0xf01ff
#define HWIO_ECPRI_NSO_CFG_ATTR 0x3
#define HWIO_ECPRI_NSO_CFG_IN \
in_dword_masked(HWIO_ECPRI_NSO_CFG_ADDR, HWIO_ECPRI_NSO_CFG_RMSK)
#define HWIO_ECPRI_NSO_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_CFG_ADDR, m)
#define HWIO_ECPRI_NSO_CFG_OUT(v) \
out_dword(HWIO_ECPRI_NSO_CFG_ADDR,v)
#define HWIO_ECPRI_NSO_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NSO_CFG_ADDR,m,v,HWIO_ECPRI_NSO_CFG_IN)
#define HWIO_ECPRI_NSO_CFG_MAX_DF_SECTORS_BMSK 0xf0000
#define HWIO_ECPRI_NSO_CFG_MAX_DF_SECTORS_SHFT 0x10
#define HWIO_ECPRI_NSO_CFG_MAX_NUM_OF_SECTORS_BMSK 0x1fc
#define HWIO_ECPRI_NSO_CFG_MAX_NUM_OF_SECTORS_SHFT 0x2
#define HWIO_ECPRI_NSO_CFG_MIN_PKT_ENABLE_BMSK 0x2
#define HWIO_ECPRI_NSO_CFG_MIN_PKT_ENABLE_SHFT 0x1
#define HWIO_ECPRI_NSO_CFG_NFAPI_HDR_BYTE_SWAP_BMSK 0x1
#define HWIO_ECPRI_NSO_CFG_NFAPI_HDR_BYTE_SWAP_SHFT 0x0

#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ADDR (DMA_REG_BASE + 0x00008104)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00008104)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00008104)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ATTR 0x3
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_IN \
in_dword_masked(HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ADDR, HWIO_ECPRI_NSO_JUMBO_PKT_CFG_RMSK)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ADDR, m)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_OUT(v) \
out_dword(HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ADDR,v)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NSO_JUMBO_PKT_CFG_ADDR,m,v,HWIO_ECPRI_NSO_JUMBO_PKT_CFG_IN)
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_JUMBO_MIN_PKT_LEN_BMSK 0xffff0000
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_JUMBO_MIN_PKT_LEN_SHFT 0x10
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_JUMBO_MAX_PKT_LEN_BMSK 0xffff
#define HWIO_ECPRI_NSO_JUMBO_PKT_CFG_JUMBO_MAX_PKT_LEN_SHFT 0x0

#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_ADDR (DMA_REG_BASE + 0x00008108)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_PHYS (DMA_REG_BASE_PHYS + 0x00008108)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_OFFS (DMA_REG_BASE_OFFS + 0x00008108)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_ATTR 0x3
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_IN \
in_dword_masked(HWIO_ECPRI_NSO_SHORT_PKT_CFG_ADDR, HWIO_ECPRI_NSO_SHORT_PKT_CFG_RMSK)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_SHORT_PKT_CFG_ADDR, m)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_OUT(v) \
out_dword(HWIO_ECPRI_NSO_SHORT_PKT_CFG_ADDR,v)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_OUTM(m,v) \
out_dword_masked_ns(HWIO_ECPRI_NSO_SHORT_PKT_CFG_ADDR,m,v,HWIO_ECPRI_NSO_SHORT_PKT_CFG_IN)
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_SHORT_MIN_PKT_LEN_BMSK 0xffff0000
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_SHORT_MIN_PKT_LEN_SHFT 0x10
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_SHORT_MAX_PKT_LEN_BMSK 0xffff
#define HWIO_ECPRI_NSO_SHORT_PKT_CFG_SHORT_MAX_PKT_LEN_SHFT 0x0

#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ADDR(n) (DMA_REG_BASE + 0x00008110 + 0x4 * (n))
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008110 + 0x4 * (n))
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008110 + 0x4 * (n))
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_MAXn 3
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ATTR 0x3
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_INI(n) \
in_dword_masked(HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ADDR(n), HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_RMSK)
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ADDR(n), mask)
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ADDR(n),val)
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_ADDR(n),mask,val,HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_INI(n))
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_JUMBO_PKT_EN_BMSK 0xffffffff
#define HWIO_ECPRI_NSO_JUMBO_PKT_EN_n_JUMBO_PKT_EN_SHFT 0x0

#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_ADDR (DMA_REG_BASE + 0x00008140)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_PHYS (DMA_REG_BASE_PHYS + 0x00008140)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_OFFS (DMA_REG_BASE_OFFS + 0x00008140)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_RMSK 0x7ffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_ATTR 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_IN \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_ADDR, HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_RMSK)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_ADDR, m)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_PKT_ID_BMSK 0x7f80000
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_PKT_ID_SHFT 0x13
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_DST_ID_BMSK 0x7f000
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_DST_ID_SHFT 0xc
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_DST_ID_TYPE_BMSK 0x800
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_DST_ID_TYPE_SHFT 0xb
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_SRC_ID_BMSK 0x7f0
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_SRC_ID_SHFT 0x4
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_SRC_ID_TYPE_BMSK 0x8
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_SRC_ID_TYPE_SHFT 0x3
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_TOO_LONG_BMSK 0x4
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_TOO_LONG_SHFT 0x2
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_TOO_SHORT_BMSK 0x2
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_TOO_SHORT_SHFT 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_LEN_ERR_BMSK 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_1_NFAPI_MSG_LEN_ERR_SHFT 0x0

#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_ADDR (DMA_REG_BASE + 0x00008144)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_PHYS (DMA_REG_BASE_PHYS + 0x00008144)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_OFFS (DMA_REG_BASE_OFFS + 0x00008144)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_RMSK 0xffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_ATTR 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_IN \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_ADDR, HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_RMSK)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_ADDR, m)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_NFAPI_REMAINING_LEN_BMSK 0xffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_2_NFAPI_REMAINING_LEN_SHFT 0x0

#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_ADDR (DMA_REG_BASE + 0x00008148)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_PHYS (DMA_REG_BASE_PHYS + 0x00008148)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_OFFS (DMA_REG_BASE_OFFS + 0x00008148)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_ATTR 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_IN \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_ADDR, HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_RMSK)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_ADDR, m)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_TUSER_TID_BMSK 0xffffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_3_TUSER_TID_SHFT 0x0

#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_ADDR(n) (DMA_REG_BASE + 0x00008150 + 0x4 * (n))
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008150 + 0x4 * (n))
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008150 + 0x4 * (n))
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_MAXn 6
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_ATTR 0x1
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_INI(n) \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_ADDR(n), HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_RMSK)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_ADDR(n), mask)
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_NFAPI_MSG_HDR_BMSK 0xffffffff
#define HWIO_ECPRI_NSO_LEN_ERR_STATUS_HDR_n_NFAPI_MSG_HDR_SHFT 0x0

#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ADDR(n) (DMA_REG_BASE + 0x00008170 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008170 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008170 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_RMSK 0xffffffff
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_MAXn 7
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ATTR 0x1
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_INI(n) \
in_dword_masked(HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ADDR(n), HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_RMSK)
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ADDR(n), mask)
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_NFAPI_HDR_VALID_BMSK 0x80000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_NFAPI_HDR_VALID_SHFT 0x1f
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_JUMBO_PKT_EN_BMSK 0x40000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_JUMBO_PKT_EN_SHFT 0x1e
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_MSG_TOO_LONG_BMSK 0x20000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_MSG_TOO_LONG_SHFT 0x1d
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_LAST_BMSK 0x10000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_LAST_SHFT 0x1c
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_NUM_OF_SECTORS_BMSK 0xf000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_NUM_OF_SECTORS_SHFT 0x18
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_SIZE_BMSK 0xfffc00
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_SIZE_SHFT 0xa
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_SRC_ID_BMSK 0x3f8
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_SRC_ID_SHFT 0x3
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ENG_STATE_BMSK 0x7
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_1_ENG_STATE_SHFT 0x0

#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ADDR(n) (DMA_REG_BASE + 0x00008190 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008190 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008190 + 0x4 * (n))
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_RMSK 0x7ffffff
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_MAXn 7
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ATTR 0x1
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_INI(n) \
in_dword_masked(HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ADDR(n), HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_RMSK)
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ADDR(n), mask)
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ENG_STATE_BMSK 0x7000000
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_ENG_STATE_SHFT 0x18
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_NFAPI_REMAINING_LEN_BMSK 0xffffff
#define HWIO_ECPRI_NSO_DBG_CNTXT_n_INFO_2_NFAPI_REMAINING_LEN_SHFT 0x0

#define HWIO_ECPRI_NSO_DBG_MISC_INFO_ADDR (DMA_REG_BASE + 0x000081b0)
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_PHYS (DMA_REG_BASE_PHYS + 0x000081b0)
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_OFFS (DMA_REG_BASE_OFFS + 0x000081b0)
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_RMSK 0x7fffffff
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_ATTR 0x1
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_IN \
in_dword_masked(HWIO_ECPRI_NSO_DBG_MISC_INFO_ADDR, HWIO_ECPRI_NSO_DBG_MISC_INFO_RMSK)
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_INM(m) \
in_dword_masked(HWIO_ECPRI_NSO_DBG_MISC_INFO_ADDR, m)
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_TOTAL_NUM_OF_SECTORS_BMSK 0x7f000000
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_TOTAL_NUM_OF_SECTORS_SHFT 0x18
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_ENG_STATE_BMSK 0xffffff
#define HWIO_ECPRI_NSO_DBG_MISC_INFO_ENG_STATE_SHFT 0x0

#define HWIO_ECPRI_DPL_CFG_n_ADDR(n) (DMA_REG_BASE + 0x00008200 + 0x4 * (n))
#define HWIO_ECPRI_DPL_CFG_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00008200 + 0x4 * (n))
#define HWIO_ECPRI_DPL_CFG_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00008200 + 0x4 * (n))
#define HWIO_ECPRI_DPL_CFG_n_RMSK 0x3ff
#define HWIO_ECPRI_DPL_CFG_n_MAXn 73
#define HWIO_ECPRI_DPL_CFG_n_ATTR 0x3
#define HWIO_ECPRI_DPL_CFG_n_INI(n) \
in_dword_masked(HWIO_ECPRI_DPL_CFG_n_ADDR(n), HWIO_ECPRI_DPL_CFG_n_RMSK)
#define HWIO_ECPRI_DPL_CFG_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_DPL_CFG_n_ADDR(n), mask)
#define HWIO_ECPRI_DPL_CFG_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_DPL_CFG_n_ADDR(n),val)
#define HWIO_ECPRI_DPL_CFG_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_DPL_CFG_n_ADDR(n),mask,val,HWIO_ECPRI_DPL_CFG_n_INI(n))
#define HWIO_ECPRI_DPL_CFG_n_RECORD_ENABLE_BMSK 0x200
#define HWIO_ECPRI_DPL_CFG_n_RECORD_ENABLE_SHFT 0x9
#define HWIO_ECPRI_DPL_CFG_n_RECORD_SIZE_BMSK 0x1ff
#define HWIO_ECPRI_DPL_CFG_n_RECORD_SIZE_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ADDR(n) (DMA_REG_BASE + 0x00010000 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00010000 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00010000 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_RMSK 0xff0300ff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_MAXn 3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_INI(n) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ADDR(n), HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ADDR(n), mask)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ADDR(n),val)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_ADDR(n),mask,val,HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_INI(n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_TIMER_VALUE_BMSK 0xff000000
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_TIMER_VALUE_SHFT 0x18
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_TIMER_GRAN_SEL_BMSK 0x30000
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_TIMER_GRAN_SEL_SHFT 0x10
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_MAX_MESSAGES_BMSK 0xff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_0_n_MAX_MESSAGES_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ADDR(n) (DMA_REG_BASE + 0x00010004 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00010004 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00010004 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_RMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_MAXn 3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_INI(n) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ADDR(n), HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ADDR(n), mask)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ADDR(n),val)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_ADDR(n),mask,val,HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_INI(n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_LARGE_MESSAGE_BYTE_THRESHOLD_BMSK 0xffffffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_1_n_LARGE_MESSAGE_BYTE_THRESHOLD_SHFT 0x0

#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ADDR(n) (DMA_REG_BASE + 0x00010008 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00010008 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00010008 + 0x1000 * (n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_RMSK 0x1fffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_MAXn 3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ATTR 0x3
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_INI(n) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ADDR(n), HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_RMSK)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ADDR(n), mask)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ADDR(n),val)
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_ADDR(n),mask,val,HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_INI(n))
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_MAXIMUM_MESSAGE_LENGTH_BMSK 0x1fffff
#define HWIO_ECPRI_NFAPI_REASSEMBLY_VM_CFG_2_n_MAXIMUM_MESSAGE_LENGTH_SHFT 0x0

#define HWIO_ECPRI_IRQ_STTS_EE_n_ADDR(n) (DMA_REG_BASE + 0x00020000 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_STTS_EE_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00020000 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_STTS_EE_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00020000 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_STTS_EE_n_RMSK 0x3ffff
#define HWIO_ECPRI_IRQ_STTS_EE_n_MAXn 1
#define HWIO_ECPRI_IRQ_STTS_EE_n_ATTR 0x1
#define HWIO_ECPRI_IRQ_STTS_EE_n_INI(n) \
in_dword_masked(HWIO_ECPRI_IRQ_STTS_EE_n_ADDR(n), HWIO_ECPRI_IRQ_STTS_EE_n_RMSK)
#define HWIO_ECPRI_IRQ_STTS_EE_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_IRQ_STTS_EE_n_ADDR(n), mask)
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_BMSK 0x20000
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_SHFT 0x11
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_BMSK 0x10000
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_SHFT 0x10
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_BMSK 0x8000
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_SHFT 0xf
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_BMSK 0x4000
#define HWIO_ECPRI_IRQ_STTS_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_SHFT 0xe
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_BMSK 0x2000
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_SHFT 0xd
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_BMSK 0x1000
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_SHFT 0xc
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_BMSK 0x800
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_SHFT 0xb
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_RED_MARKER_BELOW_IRQ_BMSK 0x400
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_RED_MARKER_BELOW_IRQ_SHFT 0xa
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_BMSK 0x200
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_SHFT 0x9
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_BMSK 0x100
#define HWIO_ECPRI_IRQ_STTS_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_SHFT 0x8
#define HWIO_ECPRI_IRQ_STTS_EE_n_NFAPI_SEGMENTATION_IRQ_BMSK 0x80
#define HWIO_ECPRI_IRQ_STTS_EE_n_NFAPI_SEGMENTATION_IRQ_SHFT 0x7
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_BAD_TIMESTAMP_IRQ_BMSK 0x40
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_BAD_TIMESTAMP_IRQ_SHFT 0x6
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_BMSK 0x20
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_SHFT 0x5
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_TIMEOUT_IRQ_BMSK 0x10
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_TIMEOUT_IRQ_SHFT 0x4
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_BMSK 0x8
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_SHFT 0x3
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_BMSK 0x4
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_SHFT 0x2
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_BMSK 0x2
#define HWIO_ECPRI_IRQ_STTS_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_SHFT 0x1
#define HWIO_ECPRI_IRQ_STTS_EE_n_BAD_SNOC_ACCESS_IRQ_BMSK 0x1
#define HWIO_ECPRI_IRQ_STTS_EE_n_BAD_SNOC_ACCESS_IRQ_SHFT 0x0

#define HWIO_ECPRI_IRQ_EN_EE_n_ADDR(n) (DMA_REG_BASE + 0x00020010 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_EN_EE_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00020010 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_EN_EE_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00020010 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_EN_EE_n_RMSK 0x3ffff
#define HWIO_ECPRI_IRQ_EN_EE_n_MAXn 1
#define HWIO_ECPRI_IRQ_EN_EE_n_ATTR 0x3
#define HWIO_ECPRI_IRQ_EN_EE_n_INI(n) \
in_dword_masked(HWIO_ECPRI_IRQ_EN_EE_n_ADDR(n), HWIO_ECPRI_IRQ_EN_EE_n_RMSK)
#define HWIO_ECPRI_IRQ_EN_EE_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_IRQ_EN_EE_n_ADDR(n), mask)
#define HWIO_ECPRI_IRQ_EN_EE_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_IRQ_EN_EE_n_ADDR(n),val)
#define HWIO_ECPRI_IRQ_EN_EE_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_IRQ_EN_EE_n_ADDR(n),mask,val,HWIO_ECPRI_IRQ_EN_EE_n_INI(n))
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_EN_BMSK 0x20000
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_EN_SHFT 0x11
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_EN_BMSK 0x10000
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_EN_SHFT 0x10
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_EN_BMSK 0x8000
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_EN_SHFT 0xf
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_EN_BMSK 0x4000
#define HWIO_ECPRI_IRQ_EN_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_EN_SHFT 0xe
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_EN_BMSK 0x2000
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_EN_SHFT 0xd
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_EN_BMSK 0x1000
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_EN_SHFT 0xc
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_EN_BMSK 0x800
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_EN_SHFT 0xb
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_RED_MARKER_BELOW_IRQ_EN_BMSK 0x400
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_RED_MARKER_BELOW_IRQ_EN_SHFT 0xa
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_EN_BMSK 0x200
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_EN_SHFT 0x9
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_EN_BMSK 0x100
#define HWIO_ECPRI_IRQ_EN_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_EN_SHFT 0x8
#define HWIO_ECPRI_IRQ_EN_EE_n_NFAPI_SEGMENTATION_IRQ_EN_BMSK 0x80
#define HWIO_ECPRI_IRQ_EN_EE_n_NFAPI_SEGMENTATION_IRQ_EN_SHFT 0x7
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_BAD_TIMESTAMP_IRQ_EN_BMSK 0x40
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_BAD_TIMESTAMP_IRQ_EN_SHFT 0x6
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_EN_BMSK 0x20
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_EN_SHFT 0x5
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_TIMEOUT_IRQ_EN_BMSK 0x10
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_TIMEOUT_IRQ_EN_SHFT 0x4
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_EN_BMSK 0x8
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_EN_SHFT 0x3
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_EN_BMSK 0x4
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_EN_SHFT 0x2
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_EN_BMSK 0x2
#define HWIO_ECPRI_IRQ_EN_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_EN_SHFT 0x1
#define HWIO_ECPRI_IRQ_EN_EE_n_BAD_SNOC_ACCESS_IRQ_EN_BMSK 0x1
#define HWIO_ECPRI_IRQ_EN_EE_n_BAD_SNOC_ACCESS_IRQ_EN_SHFT 0x0

#define HWIO_ECPRI_IRQ_CLR_EE_n_ADDR(n) (DMA_REG_BASE + 0x00020020 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_CLR_EE_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00020020 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_CLR_EE_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00020020 + 0x1000 * (n))
#define HWIO_ECPRI_IRQ_CLR_EE_n_RMSK 0x3ffff
#define HWIO_ECPRI_IRQ_CLR_EE_n_MAXn 1
#define HWIO_ECPRI_IRQ_CLR_EE_n_ATTR 0x2
#define HWIO_ECPRI_IRQ_CLR_EE_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_IRQ_CLR_EE_n_ADDR(n),val)
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_CLR_BMSK 0x20000
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_4_IRQ_CLR_SHFT 0x11
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_CLR_BMSK 0x10000
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_3_IRQ_CLR_SHFT 0x10
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_CLR_BMSK 0x8000
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_2_IRQ_CLR_SHFT 0xf
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_CLR_BMSK 0x4000
#define HWIO_ECPRI_IRQ_CLR_EE_n_XBAR_RX_PKT_DROP_TYPE_1_IRQ_CLR_SHFT 0xe
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_CLR_BMSK 0x2000
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_MESSAGE_BIGGER_THAN_SDU_LENGTH_IRQ_CLR_SHFT 0xd
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_CLR_BMSK 0x1000
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_MESSAGE_TOO_BIG_IRQ_CLR_SHFT 0xc
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_CLR_BMSK 0x800
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_RED_MARKER_ABOVE_IRQ_CLR_SHFT 0xb
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_RED_MARKER_BELOW_IRQ_CLR_BMSK 0x400
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_RED_MARKER_BELOW_IRQ_CLR_SHFT 0xa
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_CLR_BMSK 0x200
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_YELLOW_MARKER_ABOVE_IRQ_CLR_SHFT 0x9
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_CLR_BMSK 0x100
#define HWIO_ECPRI_IRQ_CLR_EE_n_PIPE_YELLOW_MARKER_BELOW_IRQ_CLR_SHFT 0x8
#define HWIO_ECPRI_IRQ_CLR_EE_n_NFAPI_SEGMENTATION_IRQ_CLR_BMSK 0x80
#define HWIO_ECPRI_IRQ_CLR_EE_n_NFAPI_SEGMENTATION_IRQ_CLR_SHFT 0x7
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_BAD_TIMESTAMP_IRQ_CLR_BMSK 0x40
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_BAD_TIMESTAMP_IRQ_CLR_SHFT 0x6
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_CLR_BMSK 0x20
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_BAD_TOTAL_SDU_LENGTH_IRQ_CLR_SHFT 0x5
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_TIMEOUT_IRQ_CLR_BMSK 0x10
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_TIMEOUT_IRQ_CLR_SHFT 0x4
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_CLR_BMSK 0x8
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_NOT_ENOUGH_BYTES_IRQ_CLR_SHFT 0x3
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_CLR_BMSK 0x4
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_NOT_ENOUGH_CONTEXTS_IRQ_CLR_SHFT 0x2
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_CLR_BMSK 0x2
#define HWIO_ECPRI_IRQ_CLR_EE_n_NRO_PACKET_BIGGER_THAN_SDU_LENGTH_IRQ_CLR_SHFT 0x1
#define HWIO_ECPRI_IRQ_CLR_EE_n_BAD_SNOC_ACCESS_IRQ_CLR_BMSK 0x1
#define HWIO_ECPRI_IRQ_CLR_EE_n_BAD_SNOC_ACCESS_IRQ_CLR_SHFT 0x0

#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ADDR(n) (DMA_REG_BASE + 0x00030000 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00030000 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00030000 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_RMSK 0xff0fff
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_MAXn 73
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ADDR(n), HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_RMSK)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_INI(n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_FIFO_SIZE_BMSK 0xff0000
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_FIFO_SIZE_SHFT 0x10
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_FIFO_BASE_ADDR_BMSK 0xfff
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_TLV_n_FIFO_BASE_ADDR_SHFT 0x0

#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ADDR(n) (DMA_REG_BASE + 0x00030400 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00030400 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00030400 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_RMSK 0xff0fff
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_MAXn 73
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ADDR(n), HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_RMSK)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_INI(n))
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_FIFO_SIZE_BMSK 0xff0000
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_FIFO_SIZE_SHFT 0x10
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_FIFO_BASE_ADDR_BMSK 0xfff
#define HWIO_ECPRI_ENDP_GSI_IF_FIFO_CFG_AOS_n_FIFO_BASE_ADDR_SHFT 0x0

#define HWIO_ECPRI_ENDP_CFG_VFID_n_ADDR(n) (DMA_REG_BASE + 0x00030800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_CFG_VFID_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00030800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_CFG_VFID_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00030800 + 0x4 * (n))
#define HWIO_ECPRI_ENDP_CFG_VFID_n_RMSK 0x7
#define HWIO_ECPRI_ENDP_CFG_VFID_n_MAXn 77
#define HWIO_ECPRI_ENDP_CFG_VFID_n_ATTR 0x3
#define HWIO_ECPRI_ENDP_CFG_VFID_n_INI(n) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_VFID_n_ADDR(n), HWIO_ECPRI_ENDP_CFG_VFID_n_RMSK)
#define HWIO_ECPRI_ENDP_CFG_VFID_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_ENDP_CFG_VFID_n_ADDR(n), mask)
#define HWIO_ECPRI_ENDP_CFG_VFID_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_ENDP_CFG_VFID_n_ADDR(n),val)
#define HWIO_ECPRI_ENDP_CFG_VFID_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_ENDP_CFG_VFID_n_ADDR(n),mask,val,HWIO_ECPRI_ENDP_CFG_VFID_n_INI(n))
#define HWIO_ECPRI_ENDP_CFG_VFID_n_VFID_BMSK 0x7
#define HWIO_ECPRI_ENDP_CFG_VFID_n_VFID_SHFT 0x0

#define HWIO_ECPRI_GSI_EE_VFID_n_ADDR(n) (DMA_REG_BASE + 0x00030c00 + 0x4 * (n))
#define HWIO_ECPRI_GSI_EE_VFID_n_PHYS(n) (DMA_REG_BASE_PHYS + 0x00030c00 + 0x4 * (n))
#define HWIO_ECPRI_GSI_EE_VFID_n_OFFS(n) (DMA_REG_BASE_OFFS + 0x00030c00 + 0x4 * (n))
#define HWIO_ECPRI_GSI_EE_VFID_n_RMSK 0x7
#define HWIO_ECPRI_GSI_EE_VFID_n_MAXn 6
#define HWIO_ECPRI_GSI_EE_VFID_n_ATTR 0x3
#define HWIO_ECPRI_GSI_EE_VFID_n_INI(n) \
in_dword_masked(HWIO_ECPRI_GSI_EE_VFID_n_ADDR(n), HWIO_ECPRI_GSI_EE_VFID_n_RMSK)
#define HWIO_ECPRI_GSI_EE_VFID_n_INMI(n,mask) \
in_dword_masked(HWIO_ECPRI_GSI_EE_VFID_n_ADDR(n), mask)
#define HWIO_ECPRI_GSI_EE_VFID_n_OUTI(n,val) \
out_dword(HWIO_ECPRI_GSI_EE_VFID_n_ADDR(n),val)
#define HWIO_ECPRI_GSI_EE_VFID_n_OUTMI(n,mask,val) \
out_dword_masked_ns(HWIO_ECPRI_GSI_EE_VFID_n_ADDR(n),mask,val,HWIO_ECPRI_GSI_EE_VFID_n_INI(n))
#define HWIO_ECPRI_GSI_EE_VFID_n_VFID_BMSK 0x7
#define HWIO_ECPRI_GSI_EE_VFID_n_VFID_SHFT 0x0


#endif /* __ECPRI_HWIO_H__ */
