Fitter report for processador_mips_8_bits
Thu Mar 10 18:46:29 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. I/O Assignment Warnings
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Routing Usage Summary
 21. I/O Rules Summary
 22. I/O Rules Details
 23. I/O Rules Matrix
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Estimated Delay Added for Hold Timing Summary
 27. Estimated Delay Added for Hold Timing Details
 28. Fitter Messages
 29. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Mar 10 18:46:29 2022       ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; processador_mips_8_bits                     ;
; Top-level Entity Name           ; processador_mips_8_bits                     ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,932 / 56,480 ( 3 % )                      ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 10 / 268 ( 4 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.18        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
;     Processor 3            ;   3.7%      ;
;     Processor 4            ;   3.4%      ;
;     Processor 5            ;   1.9%      ;
;     Processor 6            ;   1.8%      ;
;     Processor 7            ;   1.8%      ;
;     Processor 8            ;   1.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 3195 ) ; 0.00 % ( 0 / 3195 )        ; 0.00 % ( 0 / 3195 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 3195 ) ; 0.00 % ( 0 / 3195 )        ; 0.00 % ( 0 / 3195 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 3195 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/kaio/Documentos/Componentes/processador_mips_8_bits/output_files/processador_mips_8_bits.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,932 / 56,480        ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 1,932                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,948 / 56,480        ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 0                     ;       ;
;         [b] ALMs used for LUT logic                         ; 1,948                 ;       ;
;         [c] ALMs used for registers                         ; 0                     ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 16 / 56,480           ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56,480            ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 0                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 235 / 5,648           ; 4 %   ;
;     -- Logic LABs                                           ; 235                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,175                 ;       ;
;     -- 7 input functions                                    ; 0                     ;       ;
;     -- 6 input functions                                    ; 744                   ;       ;
;     -- 5 input functions                                    ; 27                    ;       ;
;     -- 4 input functions                                    ; 65                    ;       ;
;     -- <=3 input functions                                  ; 2,339                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                     ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 0                     ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 0 / 112,960           ; 0 %   ;
;         -- Secondary logic registers                        ; 0 / 112,960           ; 0 %   ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 0                     ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 10 / 268              ; 4 %   ;
;     -- Clock pins                                           ; 1 / 11                ; 9 %   ;
;     -- Dedicated input pins                                 ; 0 / 23                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 0 / 686               ; 0 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 0 / 7,024,640         ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640         ; 0 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 156               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 7                 ; 0 %   ;
; Global signals                                              ; 0                     ;       ;
;     -- Global clocks                                        ; 0 / 16                ; 0 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 1                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 6                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.2% / 1.2% / 1.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 29.4% / 29.8% / 28.1% ;       ;
; Maximum fan-out                                             ; 294                   ;       ;
; Highest non-global fan-out                                  ; 294                   ;       ;
; Total fan-out                                               ; 11636                 ;       ;
; Average fan-out                                             ; 3.64                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1932 / 56480 ( 3 % ) ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1932                 ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1948 / 56480 ( 3 % ) ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 0                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1948                 ; 0                              ;
;         [c] ALMs used for registers                         ; 0                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 16 / 56480 ( < 1 % ) ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 56480 ( 0 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 235 / 5648 ( 4 % )   ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 235                  ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 3175                 ; 0                              ;
;     -- 7 input functions                                    ; 0                    ; 0                              ;
;     -- 6 input functions                                    ; 744                  ; 0                              ;
;     -- 5 input functions                                    ; 27                   ; 0                              ;
;     -- 4 input functions                                    ; 65                   ; 0                              ;
;     -- <=3 input functions                                  ; 2339                 ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 0                    ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 0 / 112960 ( 0 % )   ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 0 / 112960 ( 0 % )   ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 0                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 10                   ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 0                    ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 0                    ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 11636                ; 0                              ;
;     -- Registered Connections                               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 2                    ; 0                              ;
;     -- Output Ports                                         ; 8                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                           ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clock ; N21   ; 5B       ; 89           ; 35           ; 94           ; 6                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset ; M21   ; 5B       ; 89           ; 37           ; 54           ; 25                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; alu_result[0] ; N16   ; 5B       ; 89           ; 35           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[1] ; M16   ; 5B       ; 89           ; 35           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[2] ; N19   ; 5B       ; 89           ; 36           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[3] ; N20   ; 5B       ; 89           ; 35           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[4] ; L22   ; 5B       ; 89           ; 36           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[5] ; M18   ; 5B       ; 89           ; 36           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[6] ; K17   ; 5B       ; 89           ; 37           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; alu_result[7] ; M22   ; 5B       ; 89           ; 36           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 155        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 156        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 126        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; alu_result[6]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; alu_result[4]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; alu_result[1]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; alu_result[5]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; reset                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 281        ; 5B       ; alu_result[7]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; alu_result[0]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; alu_result[2]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 277        ; 5B       ; alu_result[3]                   ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 279        ; 5B       ; clock                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 127        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R12      ; 121        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 122        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 116        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 129        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------+
; I/O Assignment Warnings                       ;
+---------------+-------------------------------+
; Pin Name      ; Reason                        ;
+---------------+-------------------------------+
; alu_result[0] ; Incomplete set of assignments ;
; alu_result[1] ; Incomplete set of assignments ;
; alu_result[2] ; Incomplete set of assignments ;
; alu_result[3] ; Incomplete set of assignments ;
; alu_result[4] ; Incomplete set of assignments ;
; alu_result[5] ; Incomplete set of assignments ;
; alu_result[6] ; Incomplete set of assignments ;
; alu_result[7] ; Incomplete set of assignments ;
; clock         ; Incomplete set of assignments ;
; reset         ; Incomplete set of assignments ;
; alu_result[0] ; Missing location assignment   ;
; alu_result[1] ; Missing location assignment   ;
; alu_result[2] ; Missing location assignment   ;
; alu_result[3] ; Missing location assignment   ;
; alu_result[4] ; Missing location assignment   ;
; alu_result[5] ; Missing location assignment   ;
; alu_result[6] ; Missing location assignment   ;
; alu_result[7] ; Missing location assignment   ;
; clock         ; Missing location assignment   ;
; reset         ; Missing location assignment   ;
+---------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------+-------------------------+--------------+
; Compilation Hierarchy Node             ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                        ; Entity Name             ; Library Name ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------+-------------------------+--------------+
; |processador_mips_8_bits               ; 1931.5 (130.5)       ; 1947.5 (130.5)                   ; 16.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3175 (261)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 10   ; 0            ; |processador_mips_8_bits                                   ; processador_mips_8_bits ; work         ;
;    |PC:p_c|                            ; 10.5 (10.5)          ; 10.5 (10.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (22)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|PC:p_c                            ; PC                      ; work         ;
;    |ULA:unidade_de_logica_aritimetica| ; 12.5 (12.5)          ; 12.5 (12.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|ULA:unidade_de_logica_aritimetica ; ULA                     ; work         ;
;    |banco_regs:banco_de_registradores| ; 22.5 (22.5)          ; 27.5 (27.5)                      ; 5.0 (5.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|banco_regs:banco_de_registradores ; banco_regs              ; work         ;
;    |controlador:controle|              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|controlador:controle              ; controlador             ; work         ;
;    |instrucoes:banco_de_instrucao|     ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|instrucoes:banco_de_instrucao     ; instrucoes              ; work         ;
;    |memory_data:data_memory|           ; 1739.0 (1739.0)      ; 1751.0 (1751.0)                  ; 12.0 (12.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2792 (2792)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|memory_data:data_memory           ; memory_data             ; work         ;
;    |mult1x2:multiplexador1x2|          ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|mult1x2:multiplexador1x2          ; mult1x2                 ; work         ;
;    |mult1x4:multiplexador1x4|          ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |processador_mips_8_bits|mult1x4:multiplexador1x4          ; mult1x4                 ; work         ;
+----------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+------------------------------------------------------------+-------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; alu_result[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; alu_result[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clock         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                         ;
+----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                      ; Pad To Core Index ; Setting ;
+----------------------------------------------------------+-------------------+---------+
; clock                                                    ;                   ;         ;
;      - PC:p_c|indice_aux[0]~0                            ; 1                 ; 0       ;
;      - PC:p_c|indice_aux[7]~1                            ; 1                 ; 0       ;
;      - PC:p_c|indice_aux[1]~2                            ; 1                 ; 0       ;
;      - PC:p_c|indice_aux[2]~3                            ; 1                 ; 0       ;
;      - PC:p_c|indice_aux[3]~4                            ; 1                 ; 0       ;
;      - PC:p_c|indice_aux[4]~5                            ; 1                 ; 0       ;
; reset                                                    ;                   ;         ;
;      - PC:p_c|indice_aux[7]~1                            ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][0] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][0] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][0] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][1] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][1] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][1] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][2] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][2] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][2] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][3] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][3] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][3] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][4] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][4] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][4] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][5] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][5] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][5] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][6] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][6] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][6] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[3][7] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[1][7] ; 1                 ; 0       ;
;      - banco_regs:banco_de_registradores|reg_array[0][7] ; 1                 ; 0       ;
+----------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                             ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; PC:p_c|indice_aux[7]~1                       ; LABCELL_X67_Y28_N18  ; 5       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; ULA:unidade_de_logica_aritimetica|Mux11~0    ; LABCELL_X67_Y30_N51  ; 9       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; banco_regs:banco_de_registradores|Decoder0~0 ; LABCELL_X67_Y29_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; banco_regs:banco_de_registradores|Decoder0~1 ; LABCELL_X68_Y29_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; banco_regs:banco_de_registradores|Decoder0~2 ; LABCELL_X67_Y29_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~0                                        ; MLABCELL_X65_Y30_N51 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~1                                        ; LABCELL_X61_Y30_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~10                                       ; LABCELL_X63_Y27_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~100                                      ; LABCELL_X64_Y25_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~101                                      ; LABCELL_X70_Y23_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~102                                      ; LABCELL_X70_Y23_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~103                                      ; LABCELL_X67_Y24_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~104                                      ; LABCELL_X63_Y25_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~105                                      ; LABCELL_X61_Y25_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~106                                      ; LABCELL_X63_Y25_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~107                                      ; LABCELL_X66_Y22_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~108                                      ; LABCELL_X61_Y22_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~109                                      ; LABCELL_X62_Y22_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~11                                       ; LABCELL_X61_Y29_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~110                                      ; LABCELL_X62_Y24_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~111                                      ; MLABCELL_X65_Y26_N3  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~112                                      ; LABCELL_X61_Y25_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~113                                      ; MLABCELL_X65_Y25_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~114                                      ; LABCELL_X67_Y25_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~115                                      ; LABCELL_X68_Y24_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~116                                      ; LABCELL_X61_Y27_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~117                                      ; MLABCELL_X65_Y25_N48 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~118                                      ; MLABCELL_X65_Y27_N54 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~119                                      ; LABCELL_X66_Y24_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~12                                       ; LABCELL_X64_Y27_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~120                                      ; LABCELL_X62_Y25_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~121                                      ; MLABCELL_X65_Y25_N3  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~122                                      ; MLABCELL_X65_Y27_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~123                                      ; MLABCELL_X65_Y23_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~124                                      ; LABCELL_X66_Y29_N57  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~125                                      ; MLABCELL_X65_Y25_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~126                                      ; LABCELL_X62_Y27_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~127                                      ; LABCELL_X66_Y24_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~128                                      ; LABCELL_X74_Y29_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~129                                      ; MLABCELL_X72_Y31_N24 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~13                                       ; LABCELL_X60_Y29_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~130                                      ; LABCELL_X73_Y33_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~131                                      ; LABCELL_X71_Y31_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~132                                      ; MLABCELL_X78_Y31_N15 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~133                                      ; LABCELL_X74_Y31_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~134                                      ; LABCELL_X74_Y31_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~135                                      ; LABCELL_X75_Y29_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~136                                      ; MLABCELL_X72_Y33_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~137                                      ; MLABCELL_X72_Y27_N0  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~138                                      ; MLABCELL_X72_Y33_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~139                                      ; LABCELL_X73_Y29_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~14                                       ; LABCELL_X64_Y26_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~140                                      ; LABCELL_X77_Y30_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~141                                      ; LABCELL_X73_Y31_N57  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~142                                      ; LABCELL_X74_Y31_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~143                                      ; LABCELL_X75_Y30_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~144                                      ; LABCELL_X74_Y29_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~145                                      ; LABCELL_X75_Y33_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~146                                      ; MLABCELL_X72_Y29_N6  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~147                                      ; LABCELL_X71_Y29_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~148                                      ; MLABCELL_X72_Y29_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~149                                      ; LABCELL_X74_Y31_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~15                                       ; LABCELL_X62_Y28_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~150                                      ; MLABCELL_X72_Y29_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~151                                      ; LABCELL_X75_Y29_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~152                                      ; LABCELL_X70_Y32_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~153                                      ; LABCELL_X70_Y32_N57  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~154                                      ; LABCELL_X71_Y32_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~155                                      ; LABCELL_X70_Y32_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~156                                      ; LABCELL_X77_Y31_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~157                                      ; LABCELL_X75_Y33_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~158                                      ; LABCELL_X73_Y31_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~159                                      ; LABCELL_X77_Y31_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~16                                       ; LABCELL_X66_Y30_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~160                                      ; LABCELL_X73_Y32_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~161                                      ; LABCELL_X73_Y30_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~162                                      ; LABCELL_X68_Y32_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~163                                      ; MLABCELL_X72_Y32_N54 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~164                                      ; LABCELL_X71_Y30_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~165                                      ; LABCELL_X73_Y31_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~166                                      ; LABCELL_X71_Y32_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~167                                      ; MLABCELL_X72_Y32_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~168                                      ; LABCELL_X71_Y30_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~169                                      ; LABCELL_X74_Y30_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~17                                       ; MLABCELL_X65_Y32_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~170                                      ; LABCELL_X68_Y32_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~171                                      ; MLABCELL_X78_Y30_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~172                                      ; MLABCELL_X72_Y30_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~173                                      ; LABCELL_X74_Y29_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~174                                      ; LABCELL_X68_Y32_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~175                                      ; LABCELL_X74_Y30_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~176                                      ; LABCELL_X71_Y28_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~177                                      ; LABCELL_X70_Y29_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~178                                      ; LABCELL_X70_Y27_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~179                                      ; LABCELL_X70_Y27_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~18                                       ; MLABCELL_X65_Y29_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~180                                      ; LABCELL_X71_Y28_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~181                                      ; LABCELL_X71_Y27_N39  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~182                                      ; LABCELL_X70_Y28_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~183                                      ; LABCELL_X73_Y27_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~184                                      ; LABCELL_X71_Y28_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~185                                      ; LABCELL_X73_Y28_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~186                                      ; LABCELL_X70_Y28_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~187                                      ; LABCELL_X70_Y31_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~188                                      ; LABCELL_X71_Y28_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~189                                      ; LABCELL_X70_Y30_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~19                                       ; LABCELL_X62_Y32_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~190                                      ; LABCELL_X70_Y26_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~191                                      ; LABCELL_X75_Y30_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~192                                      ; LABCELL_X79_Y25_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~193                                      ; LABCELL_X74_Y26_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~194                                      ; MLABCELL_X78_Y24_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~195                                      ; LABCELL_X70_Y24_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~196                                      ; MLABCELL_X78_Y27_N15 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~197                                      ; LABCELL_X74_Y25_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~198                                      ; MLABCELL_X78_Y26_N48 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~199                                      ; LABCELL_X70_Y25_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~2                                        ; LABCELL_X63_Y31_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~20                                       ; LABCELL_X66_Y31_N57  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~200                                      ; LABCELL_X79_Y27_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~201                                      ; LABCELL_X73_Y26_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~202                                      ; LABCELL_X77_Y26_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~203                                      ; LABCELL_X73_Y24_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~204                                      ; LABCELL_X77_Y28_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~205                                      ; LABCELL_X80_Y25_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~206                                      ; LABCELL_X77_Y26_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~207                                      ; LABCELL_X75_Y27_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~208                                      ; LABCELL_X75_Y25_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~209                                      ; LABCELL_X74_Y25_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~21                                       ; MLABCELL_X65_Y32_N6  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~210                                      ; LABCELL_X74_Y25_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~211                                      ; LABCELL_X71_Y26_N33  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~212                                      ; MLABCELL_X78_Y27_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~213                                      ; LABCELL_X75_Y25_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~214                                      ; LABCELL_X74_Y25_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~215                                      ; LABCELL_X71_Y27_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~216                                      ; LABCELL_X79_Y27_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~217                                      ; LABCELL_X73_Y25_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~218                                      ; LABCELL_X74_Y24_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~219                                      ; LABCELL_X73_Y24_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~22                                       ; LABCELL_X64_Y29_N39  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~220                                      ; LABCELL_X75_Y29_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~221                                      ; LABCELL_X74_Y27_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~222                                      ; LABCELL_X73_Y29_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~223                                      ; LABCELL_X73_Y27_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~224                                      ; LABCELL_X80_Y27_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~225                                      ; LABCELL_X73_Y28_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~226                                      ; LABCELL_X75_Y24_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~227                                      ; LABCELL_X71_Y24_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~228                                      ; MLABCELL_X72_Y27_N21 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~229                                      ; LABCELL_X71_Y25_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~23                                       ; LABCELL_X66_Y31_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~230                                      ; LABCELL_X75_Y24_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~231                                      ; LABCELL_X75_Y26_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~232                                      ; LABCELL_X80_Y27_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~233                                      ; MLABCELL_X72_Y28_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~234                                      ; LABCELL_X74_Y24_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~235                                      ; LABCELL_X71_Y24_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~236                                      ; LABCELL_X80_Y27_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~237                                      ; MLABCELL_X72_Y28_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~238                                      ; LABCELL_X75_Y24_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~239                                      ; MLABCELL_X65_Y28_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~24                                       ; LABCELL_X62_Y28_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~240                                      ; LABCELL_X79_Y26_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~241                                      ; LABCELL_X79_Y26_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~242                                      ; MLABCELL_X78_Y24_N42 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~243                                      ; LABCELL_X71_Y26_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~244                                      ; MLABCELL_X78_Y27_N21 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~245                                      ; LABCELL_X73_Y26_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~246                                      ; MLABCELL_X78_Y25_N21 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~247                                      ; LABCELL_X75_Y26_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~248                                      ; MLABCELL_X72_Y27_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~249                                      ; MLABCELL_X72_Y25_N9  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~25                                       ; MLABCELL_X59_Y28_N0  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~250                                      ; LABCELL_X74_Y24_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~251                                      ; LABCELL_X71_Y26_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~252                                      ; LABCELL_X74_Y27_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~253                                      ; LABCELL_X74_Y27_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~254                                      ; LABCELL_X79_Y28_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~255                                      ; MLABCELL_X72_Y26_N36 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~26                                       ; LABCELL_X63_Y27_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~27                                       ; MLABCELL_X65_Y29_N42 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~28                                       ; MLABCELL_X65_Y30_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~29                                       ; MLABCELL_X59_Y29_N39 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~3                                        ; LABCELL_X60_Y29_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~30                                       ; MLABCELL_X65_Y29_N21 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~31                                       ; LABCELL_X63_Y31_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~32                                       ; LABCELL_X63_Y32_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~33                                       ; MLABCELL_X65_Y31_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~34                                       ; LABCELL_X62_Y31_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~35                                       ; LABCELL_X63_Y28_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~36                                       ; LABCELL_X63_Y32_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~37                                       ; LABCELL_X64_Y31_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~38                                       ; LABCELL_X62_Y27_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~39                                       ; LABCELL_X60_Y29_N3   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~4                                        ; LABCELL_X61_Y30_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~40                                       ; LABCELL_X63_Y32_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~41                                       ; LABCELL_X64_Y29_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~42                                       ; LABCELL_X62_Y27_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~43                                       ; LABCELL_X66_Y32_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~44                                       ; LABCELL_X63_Y32_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~45                                       ; LABCELL_X66_Y31_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~46                                       ; LABCELL_X61_Y28_N39  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~47                                       ; LABCELL_X64_Y28_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~48                                       ; LABCELL_X66_Y30_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~49                                       ; MLABCELL_X59_Y30_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~5                                        ; LABCELL_X60_Y26_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~50                                       ; LABCELL_X63_Y30_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~51                                       ; LABCELL_X63_Y30_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~52                                       ; LABCELL_X62_Y26_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~53                                       ; LABCELL_X60_Y26_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~54                                       ; LABCELL_X64_Y29_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~55                                       ; LABCELL_X61_Y30_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~56                                       ; LABCELL_X61_Y28_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~57                                       ; LABCELL_X61_Y30_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~58                                       ; LABCELL_X60_Y28_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~59                                       ; LABCELL_X61_Y29_N9   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~6                                        ; LABCELL_X64_Y29_N57  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~60                                       ; LABCELL_X66_Y29_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~61                                       ; MLABCELL_X59_Y29_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~62                                       ; LABCELL_X64_Y29_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~63                                       ; LABCELL_X63_Y28_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~64                                       ; LABCELL_X70_Y22_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~65                                       ; LABCELL_X71_Y22_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~66                                       ; LABCELL_X70_Y22_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~67                                       ; LABCELL_X67_Y22_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~68                                       ; LABCELL_X64_Y23_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~69                                       ; LABCELL_X63_Y23_N6   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~7                                        ; LABCELL_X61_Y27_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~70                                       ; LABCELL_X67_Y23_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~71                                       ; LABCELL_X67_Y23_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~72                                       ; LABCELL_X68_Y23_N24  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~73                                       ; MLABCELL_X65_Y22_N45 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~74                                       ; MLABCELL_X65_Y22_N18 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~75                                       ; MLABCELL_X65_Y26_N54 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~76                                       ; LABCELL_X63_Y22_N27  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~77                                       ; LABCELL_X63_Y22_N30  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~78                                       ; LABCELL_X63_Y24_N36  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~79                                       ; MLABCELL_X65_Y22_N54 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~8                                        ; LABCELL_X64_Y27_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~80                                       ; LABCELL_X62_Y23_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~81                                       ; LABCELL_X66_Y23_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~82                                       ; LABCELL_X66_Y23_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~83                                       ; MLABCELL_X65_Y26_N27 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~84                                       ; MLABCELL_X65_Y23_N24 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~85                                       ; MLABCELL_X65_Y23_N48 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~86                                       ; MLABCELL_X65_Y26_N12 ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~87                                       ; LABCELL_X64_Y26_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~88                                       ; LABCELL_X63_Y23_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~89                                       ; LABCELL_X62_Y24_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~9                                        ; LABCELL_X61_Y28_N18  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~90                                       ; LABCELL_X64_Y24_N42  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~91                                       ; LABCELL_X66_Y22_N45  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~92                                       ; LABCELL_X60_Y24_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~93                                       ; LABCELL_X61_Y24_N12  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~94                                       ; LABCELL_X62_Y24_N51  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~95                                       ; LABCELL_X61_Y24_N21  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~96                                       ; LABCELL_X63_Y23_N48  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~97                                       ; LABCELL_X67_Y23_N0   ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~98                                       ; LABCELL_X66_Y23_N15  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; rtl~99                                       ; LABCELL_X67_Y24_N54  ; 8       ; Latch enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 5,845 / 374,484 ( 2 % )   ;
; C12 interconnects            ; 96 / 16,664 ( < 1 % )     ;
; C2 interconnects             ; 1,981 / 155,012 ( 1 % )   ;
; C4 interconnects             ; 952 / 72,600 ( 1 % )      ;
; DQS bus muxes                ; 0 / 30 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )            ;
; Direct links                 ; 661 / 374,484 ( < 1 % )   ;
; Global clocks                ; 0 / 16 ( 0 % )            ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )            ;
; Local interconnects          ; 2,400 / 112,960 ( 2 % )   ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 175 / 15,868 ( 1 % )      ;
; R14/C12 interconnect drivers ; 235 / 27,256 ( < 1 % )    ;
; R3 interconnects             ; 2,241 / 169,296 ( 1 % )   ;
; R6 interconnects             ; 3,146 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 0 / 480 ( 0 % )           ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 10        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 10        ; 10        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 10           ; 10           ; 10           ; 10           ; 10           ; 0         ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 10           ; 2            ; 10           ; 10           ; 10           ; 10           ; 2            ; 10           ; 10           ; 10           ; 10           ; 2            ; 10           ; 0         ; 0         ; 10           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; alu_result[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; alu_result[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                         ;
+----------------------------+----------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s) ; Delay Added in ns ;
+----------------------------+----------------------+-------------------+
; clock,PC:p_c|indice_aux[0] ; PC:p_c|indice_aux[0] ; 6326.2            ;
; PC:p_c|indice_aux[0]       ; PC:p_c|indice_aux[0] ; 463.8             ;
; clock                      ; PC:p_c|indice_aux[0] ; 170.1             ;
+----------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; Source Register                                   ; Destination Register                              ; Delay Added in ns ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
; PC:p_c|indice_aux[0]                              ; PC:p_c|indice_aux[0]                              ; 8.741             ;
; PC:p_c|indice_aux[2]                              ; PC:p_c|indice_aux[0]                              ; 8.330             ;
; PC:p_c|indice_aux[3]                              ; PC:p_c|indice_aux[0]                              ; 8.330             ;
; PC:p_c|indice_aux[1]                              ; PC:p_c|indice_aux[0]                              ; 8.330             ;
; ULA:unidade_de_logica_aritimetica|zero[0]         ; PC:p_c|indice_aux[2]                              ; 7.563             ;
; banco_regs:banco_de_registradores|reg_array[3][1] ; memory_data:data_memory|ram~1281                  ; 5.951             ;
; banco_regs:banco_de_registradores|reg_array[0][1] ; memory_data:data_memory|ram~1281                  ; 5.927             ;
; banco_regs:banco_de_registradores|reg_array[1][1] ; memory_data:data_memory|ram~1281                  ; 5.857             ;
; PC:p_c|indice_aux[4]                              ; PC:p_c|indice_aux[0]                              ; 5.778             ;
; banco_regs:banco_de_registradores|reg_array[1][4] ; memory_data:data_memory|ram~1916                  ; 5.651             ;
; banco_regs:banco_de_registradores|reg_array[3][4] ; memory_data:data_memory|ram~1916                  ; 5.611             ;
; banco_regs:banco_de_registradores|reg_array[0][4] ; memory_data:data_memory|ram~1916                  ; 5.593             ;
; banco_regs:banco_de_registradores|reg_array[3][5] ; memory_data:data_memory|ram~1917                  ; 5.575             ;
; banco_regs:banco_de_registradores|reg_array[1][5] ; memory_data:data_memory|ram~1917                  ; 5.554             ;
; banco_regs:banco_de_registradores|reg_array[1][3] ; memory_data:data_memory|ram~1211                  ; 5.471             ;
; banco_regs:banco_de_registradores|reg_array[3][3] ; memory_data:data_memory|ram~1211                  ; 5.467             ;
; banco_regs:banco_de_registradores|reg_array[0][5] ; memory_data:data_memory|ram~1917                  ; 5.466             ;
; banco_regs:banco_de_registradores|reg_array[0][3] ; memory_data:data_memory|ram~1211                  ; 5.373             ;
; banco_regs:banco_de_registradores|reg_array[0][0] ; memory_data:data_memory|ram~1816                  ; 5.349             ;
; banco_regs:banco_de_registradores|reg_array[1][0] ; memory_data:data_memory|ram~1816                  ; 5.349             ;
; banco_regs:banco_de_registradores|reg_array[3][0] ; memory_data:data_memory|ram~1816                  ; 5.349             ;
; banco_regs:banco_de_registradores|reg_array[0][2] ; memory_data:data_memory|ram~1914                  ; 4.899             ;
; banco_regs:banco_de_registradores|reg_array[1][2] ; memory_data:data_memory|ram~1914                  ; 4.893             ;
; banco_regs:banco_de_registradores|reg_array[3][2] ; memory_data:data_memory|ram~1914                  ; 4.751             ;
; banco_regs:banco_de_registradores|reg_array[3][7] ; memory_data:data_memory|ram~935                   ; 4.523             ;
; banco_regs:banco_de_registradores|reg_array[0][7] ; memory_data:data_memory|ram~935                   ; 4.480             ;
; banco_regs:banco_de_registradores|reg_array[1][7] ; memory_data:data_memory|ram~935                   ; 4.440             ;
; ULA:unidade_de_logica_aritimetica|alu_result[6]   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 4.270             ;
; banco_regs:banco_de_registradores|reg_array[3][6] ; memory_data:data_memory|ram~638                   ; 4.111             ;
; banco_regs:banco_de_registradores|reg_array[0][6] ; memory_data:data_memory|ram~638                   ; 4.098             ;
; banco_regs:banco_de_registradores|reg_array[1][6] ; memory_data:data_memory|ram~638                   ; 4.069             ;
; clock                                             ; PC:p_c|indice_aux[2]                              ; 3.931             ;
; ULA:unidade_de_logica_aritimetica|alu_result[7]   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 3.889             ;
; memory_data:data_memory|ram~378                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 3.448             ;
; memory_data:data_memory|ram~151                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 3.312             ;
; ULA:unidade_de_logica_aritimetica|alu_result[4]   ; banco_regs:banco_de_registradores|reg_array[1][0] ; 3.310             ;
; ULA:unidade_de_logica_aritimetica|alu_result[2]   ; banco_regs:banco_de_registradores|reg_array[1][0] ; 3.284             ;
; ULA:unidade_de_logica_aritimetica|alu_result[5]   ; banco_regs:banco_de_registradores|reg_array[1][0] ; 3.218             ;
; memory_data:data_memory|ram~506                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 3.195             ;
; ULA:unidade_de_logica_aritimetica|alu_result[3]   ; banco_regs:banco_de_registradores|reg_array[1][0] ; 3.176             ;
; memory_data:data_memory|ram~190                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 3.155             ;
; memory_data:data_memory|ram~418                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 3.090             ;
; memory_data:data_memory|ram~230                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 3.068             ;
; memory_data:data_memory|ram~225                   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 3.019             ;
; ULA:unidade_de_logica_aritimetica|alu_result[0]   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 3.016             ;
; memory_data:data_memory|ram~215                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 3.016             ;
; memory_data:data_memory|ram~1106                  ; banco_regs:banco_de_registradores|reg_array[0][2] ; 3.012             ;
; memory_data:data_memory|ram~1514                  ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.998             ;
; memory_data:data_memory|ram~343                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.997             ;
; memory_data:data_memory|ram~1                     ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.996             ;
; memory_data:data_memory|ram~1509                  ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.979             ;
; memory_data:data_memory|ram~353                   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.968             ;
; memory_data:data_memory|ram~1125                  ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.959             ;
; memory_data:data_memory|ram~254                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.947             ;
; memory_data:data_memory|ram~1406                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.931             ;
; memory_data:data_memory|ram~449                   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.926             ;
; memory_data:data_memory|ram~1253                  ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.924             ;
; memory_data:data_memory|ram~122                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.910             ;
; ULA:unidade_de_logica_aritimetica|alu_result[1]   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.909             ;
; memory_data:data_memory|ram~222                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.904             ;
; memory_data:data_memory|ram~495                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.895             ;
; memory_data:data_memory|ram~383                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.859             ;
; memory_data:data_memory|ram~193                   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.852             ;
; memory_data:data_memory|ram~1118                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.840             ;
; memory_data:data_memory|ram~1110                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.835             ;
; memory_data:data_memory|ram~79                    ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.824             ;
; memory_data:data_memory|ram~87                    ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.816             ;
; memory_data:data_memory|ram~373                   ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.815             ;
; memory_data:data_memory|ram~239                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.808             ;
; memory_data:data_memory|ram~1534                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.798             ;
; memory_data:data_memory|ram~367                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.761             ;
; memory_data:data_memory|ram~1115                  ; banco_regs:banco_de_registradores|reg_array[0][3] ; 2.755             ;
; memory_data:data_memory|ram~1107                  ; banco_regs:banco_de_registradores|reg_array[0][3] ; 2.745             ;
; memory_data:data_memory|ram~207                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.739             ;
; memory_data:data_memory|ram~111                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.737             ;
; memory_data:data_memory|ram~407                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.726             ;
; memory_data:data_memory|ram~1518                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.720             ;
; memory_data:data_memory|ram~426                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.718             ;
; memory_data:data_memory|ram~246                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.718             ;
; memory_data:data_memory|ram~1381                  ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.711             ;
; memory_data:data_memory|ram~1099                  ; banco_regs:banco_de_registradores|reg_array[0][3] ; 2.709             ;
; memory_data:data_memory|ram~2                     ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.707             ;
; memory_data:data_memory|ram~223                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.691             ;
; memory_data:data_memory|ram~382                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.675             ;
; memory_data:data_memory|ram~182                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.674             ;
; memory_data:data_memory|ram~278                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.673             ;
; memory_data:data_memory|ram~732                   ; banco_regs:banco_de_registradores|reg_array[0][4] ; 2.660             ;
; memory_data:data_memory|ram~1329                  ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.650             ;
; memory_data:data_memory|ram~255                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.649             ;
; memory_data:data_memory|ram~150                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.648             ;
; memory_data:data_memory|ram~1334                  ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.644             ;
; memory_data:data_memory|ram~141                   ; banco_regs:banco_de_registradores|reg_array[0][5] ; 2.643             ;
; memory_data:data_memory|ram~286                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.642             ;
; memory_data:data_memory|ram~55                    ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.628             ;
; memory_data:data_memory|ram~250                   ; banco_regs:banco_de_registradores|reg_array[0][2] ; 2.623             ;
; memory_data:data_memory|ram~134                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.620             ;
; memory_data:data_memory|ram~1337                  ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.611             ;
; memory_data:data_memory|ram~385                   ; banco_regs:banco_de_registradores|reg_array[1][1] ; 2.609             ;
; memory_data:data_memory|ram~262                   ; banco_regs:banco_de_registradores|reg_array[1][6] ; 2.609             ;
; memory_data:data_memory|ram~183                   ; banco_regs:banco_de_registradores|reg_array[1][7] ; 2.596             ;
+---------------------------------------------------+---------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "processador_mips_8_bits"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 10 pins of 10 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Warning (335093): The Timing Analyzer is analyzing 2086 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador_mips_8_bits.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:29
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:10
Info (170193): Fitter routing operations beginning
Info (170089): 6e+03 ns of routing delay (approximately 2.0% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X67_Y23 to location X77_Y34
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:44
Info (11888): Total time spent on timing analysis during the Fitter is 16.78 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:16
Info (144001): Generated suppressed messages file /home/kaio/Documentos/Componentes/processador_mips_8_bits/output_files/processador_mips_8_bits.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 2255 megabytes
    Info: Processing ended: Thu Mar 10 18:46:31 2022
    Info: Elapsed time: 00:04:14
    Info: Total CPU time (on all processors): 00:08:35


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/kaio/Documentos/Componentes/processador_mips_8_bits/output_files/processador_mips_8_bits.fit.smsg.


