/* SPDX-Wicense-Identifiew: GPW-2.0
 *
 * Copywight 2016-2018 HabanaWabs, Wtd.
 * Aww Wights Wesewved.
 *
 */

/************************************
 ** This is an auto-genewated fiwe **
 **       DO NOT EDIT BEWOW        **
 ************************************/

#ifndef ASIC_WEG_TPC0_EMW_CFG_MASKS_H_
#define ASIC_WEG_TPC0_EMW_CFG_MASKS_H_

/*
 *****************************************
 *   TPC0_EMW_CFG (Pwototype: TPC_EMW_CFG)
 *****************************************
 */

/* TPC0_EMW_CFG_DBG_CNT */
#define TPC0_EMW_CFG_DBG_CNT_DBG_ENTEW_SHIFT                         0
#define TPC0_EMW_CFG_DBG_CNT_DBG_ENTEW_MASK                          0x1
#define TPC0_EMW_CFG_DBG_CNT_DBG_EN_SHIFT                            1
#define TPC0_EMW_CFG_DBG_CNT_DBG_EN_MASK                             0x2
#define TPC0_EMW_CFG_DBG_CNT_COWE_WST_SHIFT                          2
#define TPC0_EMW_CFG_DBG_CNT_COWE_WST_MASK                           0x4
#define TPC0_EMW_CFG_DBG_CNT_DCACHE_INV_SHIFT                        4
#define TPC0_EMW_CFG_DBG_CNT_DCACHE_INV_MASK                         0x10
#define TPC0_EMW_CFG_DBG_CNT_ICACHE_INV_SHIFT                        5
#define TPC0_EMW_CFG_DBG_CNT_ICACHE_INV_MASK                         0x20
#define TPC0_EMW_CFG_DBG_CNT_DBG_EXIT_SHIFT                          6
#define TPC0_EMW_CFG_DBG_CNT_DBG_EXIT_MASK                           0x40
#define TPC0_EMW_CFG_DBG_CNT_SNG_STEP_SHIFT                          7
#define TPC0_EMW_CFG_DBG_CNT_SNG_STEP_MASK                           0x80
#define TPC0_EMW_CFG_DBG_CNT_BP_DBGSW_EN_SHIFT                       16
#define TPC0_EMW_CFG_DBG_CNT_BP_DBGSW_EN_MASK                        0x10000

/* TPC0_EMW_CFG_DBG_STS */
#define TPC0_EMW_CFG_DBG_STS_DBG_MODE_SHIFT                          0
#define TPC0_EMW_CFG_DBG_STS_DBG_MODE_MASK                           0x1
#define TPC0_EMW_CFG_DBG_STS_COWE_WEADY_SHIFT                        1
#define TPC0_EMW_CFG_DBG_STS_COWE_WEADY_MASK                         0x2
#define TPC0_EMW_CFG_DBG_STS_DUWING_KEWNEW_SHIFT                     2
#define TPC0_EMW_CFG_DBG_STS_DUWING_KEWNEW_MASK                      0x4
#define TPC0_EMW_CFG_DBG_STS_ICACHE_IDWE_SHIFT                       3
#define TPC0_EMW_CFG_DBG_STS_ICACHE_IDWE_MASK                        0x8
#define TPC0_EMW_CFG_DBG_STS_DCACHE_IDWE_SHIFT                       4
#define TPC0_EMW_CFG_DBG_STS_DCACHE_IDWE_MASK                        0x10
#define TPC0_EMW_CFG_DBG_STS_QM_IDWE_SHIFT                           5
#define TPC0_EMW_CFG_DBG_STS_QM_IDWE_MASK                            0x20
#define TPC0_EMW_CFG_DBG_STS_WQ_IDWE_SHIFT                           6
#define TPC0_EMW_CFG_DBG_STS_WQ_IDWE_MASK                            0x40
#define TPC0_EMW_CFG_DBG_STS_MSS_IDWE_SHIFT                          7
#define TPC0_EMW_CFG_DBG_STS_MSS_IDWE_MASK                           0x80
#define TPC0_EMW_CFG_DBG_STS_DBG_CAUSE_SHIFT                         8
#define TPC0_EMW_CFG_DBG_STS_DBG_CAUSE_MASK                          0xFFFFFF00

/* TPC0_EMW_CFG_DBG_PADD */
#define TPC0_EMW_CFG_DBG_PADD_ADDWESS_SHIFT                          0
#define TPC0_EMW_CFG_DBG_PADD_ADDWESS_MASK                           0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_PADD_COUNT */
#define TPC0_EMW_CFG_DBG_PADD_COUNT_COUNT_SHIFT                      0
#define TPC0_EMW_CFG_DBG_PADD_COUNT_COUNT_MASK                       0xFF

/* TPC0_EMW_CFG_DBG_PADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_PADD_COUNT_MATCH_COUNT_SHIFT                0
#define TPC0_EMW_CFG_DBG_PADD_COUNT_MATCH_COUNT_MASK                 0xFF

/* TPC0_EMW_CFG_DBG_PADD_EN */
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE0_SHIFT                       0
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE0_MASK                        0x1
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE1_SHIFT                       1
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE1_MASK                        0x2
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE2_SHIFT                       2
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE2_MASK                        0x4
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE3_SHIFT                       3
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE3_MASK                        0x8
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE4_SHIFT                       4
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE4_MASK                        0x10
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE5_SHIFT                       5
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE5_MASK                        0x20
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE6_SHIFT                       6
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE6_MASK                        0x40
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE7_SHIFT                       7
#define TPC0_EMW_CFG_DBG_PADD_EN_ENABWE7_MASK                        0x80

/* TPC0_EMW_CFG_DBG_VPADD_HIGH */
#define TPC0_EMW_CFG_DBG_VPADD_HIGH_ADDWESS_SHIFT                    0
#define TPC0_EMW_CFG_DBG_VPADD_HIGH_ADDWESS_MASK                     0x1FF

/* TPC0_EMW_CFG_DBG_VPADD_WOW */
#define TPC0_EMW_CFG_DBG_VPADD_WOW_ADDWESS_SHIFT                     0
#define TPC0_EMW_CFG_DBG_VPADD_WOW_ADDWESS_MASK                      0x1FF

/* TPC0_EMW_CFG_DBG_VPADD_COUNT */
#define TPC0_EMW_CFG_DBG_VPADD_COUNT_COUNT_SHIFT                     0
#define TPC0_EMW_CFG_DBG_VPADD_COUNT_COUNT_MASK                      0xFF

/* TPC0_EMW_CFG_DBG_VPADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_VPADD_COUNT_MATCH_COUNT_SHIFT               0
#define TPC0_EMW_CFG_DBG_VPADD_COUNT_MATCH_COUNT_MASK                0xFF

/* TPC0_EMW_CFG_DBG_VPADD_EN */
#define TPC0_EMW_CFG_DBG_VPADD_EN_ENABWE0_SHIFT                      0
#define TPC0_EMW_CFG_DBG_VPADD_EN_ENABWE0_MASK                       0x1
#define TPC0_EMW_CFG_DBG_VPADD_EN_ENABWE1_SHIFT                      1
#define TPC0_EMW_CFG_DBG_VPADD_EN_ENABWE1_MASK                       0x2
#define TPC0_EMW_CFG_DBG_VPADD_EN_WW_N0_SHIFT                        2
#define TPC0_EMW_CFG_DBG_VPADD_EN_WW_N0_MASK                         0x4
#define TPC0_EMW_CFG_DBG_VPADD_EN_WW_N1_SHIFT                        3
#define TPC0_EMW_CFG_DBG_VPADD_EN_WW_N1_MASK                         0x8

/* TPC0_EMW_CFG_DBG_SPADD_HIGH */
#define TPC0_EMW_CFG_DBG_SPADD_HIGH_ADDWESS_SHIFT                    0
#define TPC0_EMW_CFG_DBG_SPADD_HIGH_ADDWESS_MASK                     0xFF

/* TPC0_EMW_CFG_DBG_SPADD_WOW */
#define TPC0_EMW_CFG_DBG_SPADD_WOW_ADDWESS_SHIFT                     0
#define TPC0_EMW_CFG_DBG_SPADD_WOW_ADDWESS_MASK                      0xFF

/* TPC0_EMW_CFG_DBG_SPADD_COUNT */
#define TPC0_EMW_CFG_DBG_SPADD_COUNT_COUNT_SHIFT                     0
#define TPC0_EMW_CFG_DBG_SPADD_COUNT_COUNT_MASK                      0xFF

/* TPC0_EMW_CFG_DBG_SPADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_SPADD_COUNT_MATCH_COUNT_SHIFT               0
#define TPC0_EMW_CFG_DBG_SPADD_COUNT_MATCH_COUNT_MASK                0xFF

/* TPC0_EMW_CFG_DBG_SPADD_EN */
#define TPC0_EMW_CFG_DBG_SPADD_EN_ENABWE0_SHIFT                      0
#define TPC0_EMW_CFG_DBG_SPADD_EN_ENABWE0_MASK                       0x1
#define TPC0_EMW_CFG_DBG_SPADD_EN_ENABWE1_SHIFT                      1
#define TPC0_EMW_CFG_DBG_SPADD_EN_ENABWE1_MASK                       0x2
#define TPC0_EMW_CFG_DBG_SPADD_EN_WW_N0_SHIFT                        2
#define TPC0_EMW_CFG_DBG_SPADD_EN_WW_N0_MASK                         0x4
#define TPC0_EMW_CFG_DBG_SPADD_EN_WW_N1_SHIFT                        3
#define TPC0_EMW_CFG_DBG_SPADD_EN_WW_N1_MASK                         0x8

/* TPC0_EMW_CFG_DBG_AGUADD_MSB_HIGH */
#define TPC0_EMW_CFG_DBG_AGUADD_MSB_HIGH_ADDWESS_SHIFT               0
#define TPC0_EMW_CFG_DBG_AGUADD_MSB_HIGH_ADDWESS_MASK                0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AGUADD_MSB_WOW */
#define TPC0_EMW_CFG_DBG_AGUADD_MSB_WOW_ADDWESS_SHIFT                0
#define TPC0_EMW_CFG_DBG_AGUADD_MSB_WOW_ADDWESS_MASK                 0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AGUADD_WSB_HIGH */
#define TPC0_EMW_CFG_DBG_AGUADD_WSB_HIGH_ADDWESS_SHIFT               0
#define TPC0_EMW_CFG_DBG_AGUADD_WSB_HIGH_ADDWESS_MASK                0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AGUADD_WSB_WOW */
#define TPC0_EMW_CFG_DBG_AGUADD_WSB_WOW_ADDWESS_SHIFT                0
#define TPC0_EMW_CFG_DBG_AGUADD_WSB_WOW_ADDWESS_MASK                 0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AGUADD_COUNT */
#define TPC0_EMW_CFG_DBG_AGUADD_COUNT_COUNT_SHIFT                    0
#define TPC0_EMW_CFG_DBG_AGUADD_COUNT_COUNT_MASK                     0xFF

/* TPC0_EMW_CFG_DBG_AGUADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_AGUADD_COUNT_MATCH_COUNT_SHIFT              0
#define TPC0_EMW_CFG_DBG_AGUADD_COUNT_MATCH_COUNT_MASK               0xFF

/* TPC0_EMW_CFG_DBG_AGUADD_EN */
#define TPC0_EMW_CFG_DBG_AGUADD_EN_ENABWE0_SHIFT                     0
#define TPC0_EMW_CFG_DBG_AGUADD_EN_ENABWE0_MASK                      0x1
#define TPC0_EMW_CFG_DBG_AGUADD_EN_ENABWE1_SHIFT                     1
#define TPC0_EMW_CFG_DBG_AGUADD_EN_ENABWE1_MASK                      0x2
#define TPC0_EMW_CFG_DBG_AGUADD_EN_WW_N0_SHIFT                       2
#define TPC0_EMW_CFG_DBG_AGUADD_EN_WW_N0_MASK                        0x4
#define TPC0_EMW_CFG_DBG_AGUADD_EN_WW_N1_SHIFT                       3
#define TPC0_EMW_CFG_DBG_AGUADD_EN_WW_N1_MASK                        0x8

/* TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_HIGH */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_HIGH_ADDWESS_SHIFT            0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_HIGH_ADDWESS_MASK             0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_WOW */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_WOW_ADDWESS_SHIFT             0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_MSB_WOW_ADDWESS_MASK              0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_HIGH */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_HIGH_ADDWESS_SHIFT            0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_HIGH_ADDWESS_MASK             0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_WOW */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_WOW_ADDWESS_SHIFT             0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_WSB_WOW_ADDWESS_MASK              0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT_COUNT_SHIFT                 0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT_COUNT_MASK                  0xFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT_MATCH_MATCH_SHIFT           0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_COUNT_MATCH_MATCH_MASK            0xFF

/* TPC0_EMW_CFG_DBG_AXIHBWADD_EN */
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_ENABWE0_SHIFT                  0
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_ENABWE0_MASK                   0x1
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_ENABWE1_SHIFT                  1
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_ENABWE1_MASK                   0x2
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_WW_N0_SHIFT                    2
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_WW_N0_MASK                     0x4
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_WW_N1_SHIFT                    3
#define TPC0_EMW_CFG_DBG_AXIHBWADD_EN_WW_N1_MASK                     0x8

/* TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_HIGH */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_HIGH_ADDWESS_SHIFT            0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_HIGH_ADDWESS_MASK             0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_WOW */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_WOW_ADDWESS_SHIFT             0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_MSB_WOW_ADDWESS_MASK              0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_HIGH */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_HIGH_ADDWESS_SHIFT            0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_HIGH_ADDWESS_MASK             0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_WOW */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_WOW_ADDWESS_SHIFT             0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_WSB_WOW_ADDWESS_MASK              0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT_COUNT_SHIFT                 0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT_COUNT_MASK                  0xFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT_MATCH_MATCH_SHIFT           0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_COUNT_MATCH_MATCH_MASK            0xFF

/* TPC0_EMW_CFG_DBG_AXIWBWADD_EN */
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_ENABWE0_SHIFT                  0
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_ENABWE0_MASK                   0x1
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_ENABWE1_SHIFT                  1
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_ENABWE1_MASK                   0x2
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_WW_N0_SHIFT                    2
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_WW_N0_MASK                     0x4
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_WW_N1_SHIFT                    3
#define TPC0_EMW_CFG_DBG_AXIWBWADD_EN_WW_N1_MASK                     0x8

/* TPC0_EMW_CFG_DBG_SPDATA */
#define TPC0_EMW_CFG_DBG_SPDATA_DATA_SHIFT                           0
#define TPC0_EMW_CFG_DBG_SPDATA_DATA_MASK                            0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_SPDATA_COUNT */
#define TPC0_EMW_CFG_DBG_SPDATA_COUNT_COUNT_SHIFT                    0
#define TPC0_EMW_CFG_DBG_SPDATA_COUNT_COUNT_MASK                     0xFF

/* TPC0_EMW_CFG_DBG_SPDATA_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_SPDATA_COUNT_MATCH_MATCH_SHIFT              0
#define TPC0_EMW_CFG_DBG_SPDATA_COUNT_MATCH_MATCH_MASK               0xFF

/* TPC0_EMW_CFG_DBG_SPDATA_EN */
#define TPC0_EMW_CFG_DBG_SPDATA_EN_ENABWE0_SHIFT                     0
#define TPC0_EMW_CFG_DBG_SPDATA_EN_ENABWE0_MASK                      0x1
#define TPC0_EMW_CFG_DBG_SPDATA_EN_ENABWE1_SHIFT                     1
#define TPC0_EMW_CFG_DBG_SPDATA_EN_ENABWE1_MASK                      0x2
#define TPC0_EMW_CFG_DBG_SPDATA_EN_WW_N0_SHIFT                       2
#define TPC0_EMW_CFG_DBG_SPDATA_EN_WW_N0_MASK                        0x4
#define TPC0_EMW_CFG_DBG_SPDATA_EN_WW_N1_SHIFT                       3
#define TPC0_EMW_CFG_DBG_SPDATA_EN_WW_N1_MASK                        0x8

/* TPC0_EMW_CFG_DBG_AXIHBWDATA */
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_DATA_SHIFT                       0
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_DATA_MASK                        0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIHBWDATA_COUNT */
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_COUNT_COUNT_SHIFT                0
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_COUNT_COUNT_MASK                 0xFF

/* TPC0_EMW_CFG_DBG_AXIHBWDAT_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_AXIHBWDAT_COUNT_MATCH_COUNT_SHIFT           0
#define TPC0_EMW_CFG_DBG_AXIHBWDAT_COUNT_MATCH_COUNT_MASK            0xFF

/* TPC0_EMW_CFG_DBG_AXIHBWDATA_EN */
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_EN_ENABWE_SHIFT                  0
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_EN_ENABWE_MASK                   0x1
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_EN_WW_N_SHIFT                    1
#define TPC0_EMW_CFG_DBG_AXIHBWDATA_EN_WW_N_MASK                     0x2

/* TPC0_EMW_CFG_DBG_AXIWBWDATA */
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_DATA_SHIFT                       0
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_DATA_MASK                        0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_AXIWBWDATA_COUNT */
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_COUNT_COUNT_SHIFT                0
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_COUNT_COUNT_MASK                 0xFF

/* TPC0_EMW_CFG_DBG_AXIWBWDAT_COUNT_MATCH */
#define TPC0_EMW_CFG_DBG_AXIWBWDAT_COUNT_MATCH_MATCH_SHIFT           0
#define TPC0_EMW_CFG_DBG_AXIWBWDAT_COUNT_MATCH_MATCH_MASK            0xFF

/* TPC0_EMW_CFG_DBG_AXIWBWDATA_EN */
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_EN_ENABWE_SHIFT                  0
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_EN_ENABWE_MASK                   0x1
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_EN_WW_N_SHIFT                    1
#define TPC0_EMW_CFG_DBG_AXIWBWDATA_EN_WW_N_MASK                     0x2

/* TPC0_EMW_CFG_DBG_D0_PC */
#define TPC0_EMW_CFG_DBG_D0_PC_PC_SHIFT                              0
#define TPC0_EMW_CFG_DBG_D0_PC_PC_MASK                               0xFFFFFFFF

/* TPC0_EMW_CFG_WTTCONFIG */
#define TPC0_EMW_CFG_WTTCONFIG_TW_EN_SHIFT                           0
#define TPC0_EMW_CFG_WTTCONFIG_TW_EN_MASK                            0x1
#define TPC0_EMW_CFG_WTTCONFIG_PWIO_SHIFT                            1
#define TPC0_EMW_CFG_WTTCONFIG_PWIO_MASK                             0x2

/* TPC0_EMW_CFG_WTTPWEDICATE */
#define TPC0_EMW_CFG_WTTPWEDICATE_TW_EN_SHIFT                        0
#define TPC0_EMW_CFG_WTTPWEDICATE_TW_EN_MASK                         0x1
#define TPC0_EMW_CFG_WTTPWEDICATE_GEN_SHIFT                          1
#define TPC0_EMW_CFG_WTTPWEDICATE_GEN_MASK                           0x2
#define TPC0_EMW_CFG_WTTPWEDICATE_USE_INTEWVAW_SHIFT                 2
#define TPC0_EMW_CFG_WTTPWEDICATE_USE_INTEWVAW_MASK                  0x4
#define TPC0_EMW_CFG_WTTPWEDICATE_SPWF_MASK_SHIFT                    16
#define TPC0_EMW_CFG_WTTPWEDICATE_SPWF_MASK_MASK                     0xFFFF0000

/* TPC0_EMW_CFG_WTTPWEDICATE_INTV */
#define TPC0_EMW_CFG_WTTPWEDICATE_INTV_INTEWVAW_SHIFT                0
#define TPC0_EMW_CFG_WTTPWEDICATE_INTV_INTEWVAW_MASK                 0xFFFFFFFF

/* TPC0_EMW_CFG_WTTTS */
#define TPC0_EMW_CFG_WTTTS_TW_EN_SHIFT                               0
#define TPC0_EMW_CFG_WTTTS_TW_EN_MASK                                0x1
#define TPC0_EMW_CFG_WTTTS_GEN_SHIFT                                 1
#define TPC0_EMW_CFG_WTTTS_GEN_MASK                                  0x2
#define TPC0_EMW_CFG_WTTTS_COMPWESS_EN_SHIFT                         2
#define TPC0_EMW_CFG_WTTTS_COMPWESS_EN_MASK                          0x4

/* TPC0_EMW_CFG_WTTTS_INTV */
#define TPC0_EMW_CFG_WTTTS_INTV_INTEWVAW_SHIFT                       0
#define TPC0_EMW_CFG_WTTTS_INTV_INTEWVAW_MASK                        0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_INST_INSEWT */
#define TPC0_EMW_CFG_DBG_INST_INSEWT_INST_SHIFT                      0
#define TPC0_EMW_CFG_DBG_INST_INSEWT_INST_MASK                       0xFFFFFFFF

/* TPC0_EMW_CFG_DBG_INST_INSEWT_CTW */
#define TPC0_EMW_CFG_DBG_INST_INSEWT_CTW_INSEWT_SHIFT                0
#define TPC0_EMW_CFG_DBG_INST_INSEWT_CTW_INSEWT_MASK                 0x1

#endif /* ASIC_WEG_TPC0_EMW_CFG_MASKS_H_ */
