Classic Timing Analyzer report for mux21
Tue Nov 28 04:19:00 2023
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                             ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 3.872 ns    ; Q[7]       ; f[7]~reg0  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.402 ns    ; f[27]~reg0 ; f[27]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.548 ns    ; Q[13]      ; f[13]~reg0 ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;            ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------+
; tsu                                                               ;
+-------+--------------+------------+-------+------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To         ; To Clock ;
+-------+--------------+------------+-------+------------+----------+
; N/A   ; None         ; 3.872 ns   ; Q[7]  ; f[7]~reg0  ; clk      ;
; N/A   ; None         ; 3.742 ns   ; P[7]  ; f[7]~reg0  ; clk      ;
; N/A   ; None         ; 3.663 ns   ; P[25] ; f[25]~reg0 ; clk      ;
; N/A   ; None         ; 3.598 ns   ; P[27] ; f[27]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[16]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[17]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[18]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[19]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[20]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[21]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[22]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[23]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[24]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[25]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[26]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[27]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[28]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[29]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[30]~reg0 ; clk      ;
; N/A   ; None         ; 3.541 ns   ; S     ; f[31]~reg0 ; clk      ;
; N/A   ; None         ; 3.493 ns   ; Q[29] ; f[29]~reg0 ; clk      ;
; N/A   ; None         ; 3.492 ns   ; P[23] ; f[23]~reg0 ; clk      ;
; N/A   ; None         ; 3.389 ns   ; P[34] ; f[34]~reg0 ; clk      ;
; N/A   ; None         ; 3.364 ns   ; Q[9]  ; f[9]~reg0  ; clk      ;
; N/A   ; None         ; 3.319 ns   ; Q[20] ; f[20]~reg0 ; clk      ;
; N/A   ; None         ; 3.301 ns   ; Q[3]  ; f[3]~reg0  ; clk      ;
; N/A   ; None         ; 3.288 ns   ; Q[0]  ; f[0]~reg0  ; clk      ;
; N/A   ; None         ; 3.287 ns   ; P[30] ; f[30]~reg0 ; clk      ;
; N/A   ; None         ; 3.262 ns   ; Q[26] ; f[26]~reg0 ; clk      ;
; N/A   ; None         ; 3.233 ns   ; Q[11] ; f[11]~reg0 ; clk      ;
; N/A   ; None         ; 3.150 ns   ; P[14] ; f[14]~reg0 ; clk      ;
; N/A   ; None         ; 3.148 ns   ; Q[23] ; f[23]~reg0 ; clk      ;
; N/A   ; None         ; 3.139 ns   ; Q[40] ; f[40]~reg0 ; clk      ;
; N/A   ; None         ; 3.130 ns   ; P[24] ; f[24]~reg0 ; clk      ;
; N/A   ; None         ; 3.109 ns   ; Q[1]  ; f[1]~reg0  ; clk      ;
; N/A   ; None         ; 3.078 ns   ; P[2]  ; f[2]~reg0  ; clk      ;
; N/A   ; None         ; 3.062 ns   ; P[6]  ; f[6]~reg0  ; clk      ;
; N/A   ; None         ; 3.053 ns   ; Q[5]  ; f[5]~reg0  ; clk      ;
; N/A   ; None         ; 3.043 ns   ; P[38] ; f[38]~reg0 ; clk      ;
; N/A   ; None         ; 3.040 ns   ; P[16] ; f[16]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[32]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[33]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[34]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[35]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[36]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[37]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[38]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[39]~reg0 ; clk      ;
; N/A   ; None         ; 3.036 ns   ; S     ; f[40]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; P[5]  ; f[5]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[0]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[1]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[2]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[3]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[4]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[5]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[6]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[7]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[8]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[9]~reg0  ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[10]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[11]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[12]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[13]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[14]~reg0 ; clk      ;
; N/A   ; None         ; 3.027 ns   ; S     ; f[15]~reg0 ; clk      ;
; N/A   ; None         ; 3.004 ns   ; P[15] ; f[15]~reg0 ; clk      ;
; N/A   ; None         ; 2.960 ns   ; P[3]  ; f[3]~reg0  ; clk      ;
; N/A   ; None         ; 2.958 ns   ; Q[27] ; f[27]~reg0 ; clk      ;
; N/A   ; None         ; 2.956 ns   ; Q[31] ; f[31]~reg0 ; clk      ;
; N/A   ; None         ; 2.950 ns   ; Q[2]  ; f[2]~reg0  ; clk      ;
; N/A   ; None         ; 2.931 ns   ; Q[35] ; f[35]~reg0 ; clk      ;
; N/A   ; None         ; 2.916 ns   ; P[11] ; f[11]~reg0 ; clk      ;
; N/A   ; None         ; 2.913 ns   ; P[17] ; f[17]~reg0 ; clk      ;
; N/A   ; None         ; 2.889 ns   ; Q[4]  ; f[4]~reg0  ; clk      ;
; N/A   ; None         ; 2.887 ns   ; Q[38] ; f[38]~reg0 ; clk      ;
; N/A   ; None         ; 2.873 ns   ; Q[6]  ; f[6]~reg0  ; clk      ;
; N/A   ; None         ; 2.867 ns   ; Q[12] ; f[12]~reg0 ; clk      ;
; N/A   ; None         ; 2.829 ns   ; P[13] ; f[13]~reg0 ; clk      ;
; N/A   ; None         ; 2.822 ns   ; P[1]  ; f[1]~reg0  ; clk      ;
; N/A   ; None         ; 2.814 ns   ; P[28] ; f[28]~reg0 ; clk      ;
; N/A   ; None         ; 2.809 ns   ; P[39] ; f[39]~reg0 ; clk      ;
; N/A   ; None         ; 2.805 ns   ; Q[39] ; f[39]~reg0 ; clk      ;
; N/A   ; None         ; 2.789 ns   ; P[12] ; f[12]~reg0 ; clk      ;
; N/A   ; None         ; 2.771 ns   ; P[18] ; f[18]~reg0 ; clk      ;
; N/A   ; None         ; 2.771 ns   ; P[8]  ; f[8]~reg0  ; clk      ;
; N/A   ; None         ; 2.754 ns   ; P[4]  ; f[4]~reg0  ; clk      ;
; N/A   ; None         ; 2.749 ns   ; P[40] ; f[40]~reg0 ; clk      ;
; N/A   ; None         ; 2.718 ns   ; P[21] ; f[21]~reg0 ; clk      ;
; N/A   ; None         ; 2.696 ns   ; Q[18] ; f[18]~reg0 ; clk      ;
; N/A   ; None         ; 2.689 ns   ; P[19] ; f[19]~reg0 ; clk      ;
; N/A   ; None         ; 2.685 ns   ; Q[21] ; f[21]~reg0 ; clk      ;
; N/A   ; None         ; 2.683 ns   ; Q[22] ; f[22]~reg0 ; clk      ;
; N/A   ; None         ; 2.678 ns   ; Q[19] ; f[19]~reg0 ; clk      ;
; N/A   ; None         ; 2.666 ns   ; Q[34] ; f[34]~reg0 ; clk      ;
; N/A   ; None         ; 2.661 ns   ; Q[36] ; f[36]~reg0 ; clk      ;
; N/A   ; None         ; 2.647 ns   ; P[26] ; f[26]~reg0 ; clk      ;
; N/A   ; None         ; 2.621 ns   ; P[22] ; f[22]~reg0 ; clk      ;
; N/A   ; None         ; 2.614 ns   ; P[32] ; f[32]~reg0 ; clk      ;
; N/A   ; None         ; 2.614 ns   ; Q[28] ; f[28]~reg0 ; clk      ;
; N/A   ; None         ; 2.611 ns   ; P[35] ; f[35]~reg0 ; clk      ;
; N/A   ; None         ; 2.603 ns   ; P[29] ; f[29]~reg0 ; clk      ;
; N/A   ; None         ; 2.602 ns   ; P[10] ; f[10]~reg0 ; clk      ;
; N/A   ; None         ; 2.595 ns   ; P[36] ; f[36]~reg0 ; clk      ;
; N/A   ; None         ; 2.593 ns   ; P[9]  ; f[9]~reg0  ; clk      ;
; N/A   ; None         ; 2.582 ns   ; P[33] ; f[33]~reg0 ; clk      ;
; N/A   ; None         ; 2.553 ns   ; Q[17] ; f[17]~reg0 ; clk      ;
; N/A   ; None         ; 2.543 ns   ; Q[25] ; f[25]~reg0 ; clk      ;
; N/A   ; None         ; 2.530 ns   ; Q[15] ; f[15]~reg0 ; clk      ;
; N/A   ; None         ; 2.529 ns   ; Q[33] ; f[33]~reg0 ; clk      ;
; N/A   ; None         ; 2.528 ns   ; Q[16] ; f[16]~reg0 ; clk      ;
; N/A   ; None         ; 2.525 ns   ; Q[14] ; f[14]~reg0 ; clk      ;
; N/A   ; None         ; 2.505 ns   ; Q[10] ; f[10]~reg0 ; clk      ;
; N/A   ; None         ; 2.503 ns   ; Q[8]  ; f[8]~reg0  ; clk      ;
; N/A   ; None         ; 2.459 ns   ; Q[32] ; f[32]~reg0 ; clk      ;
; N/A   ; None         ; 2.432 ns   ; Q[37] ; f[37]~reg0 ; clk      ;
; N/A   ; None         ; 2.413 ns   ; P[20] ; f[20]~reg0 ; clk      ;
; N/A   ; None         ; 2.391 ns   ; P[0]  ; f[0]~reg0  ; clk      ;
; N/A   ; None         ; 2.371 ns   ; P[37] ; f[37]~reg0 ; clk      ;
; N/A   ; None         ; 2.357 ns   ; Q[24] ; f[24]~reg0 ; clk      ;
; N/A   ; None         ; 2.338 ns   ; Q[30] ; f[30]~reg0 ; clk      ;
; N/A   ; None         ; 2.270 ns   ; P[31] ; f[31]~reg0 ; clk      ;
; N/A   ; None         ; -0.309 ns  ; Q[13] ; f[13]~reg0 ; clk      ;
+-------+--------------+------------+-------+------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 7.402 ns   ; f[27]~reg0 ; f[27] ; clk        ;
; N/A   ; None         ; 7.069 ns   ; f[35]~reg0 ; f[35] ; clk        ;
; N/A   ; None         ; 6.908 ns   ; f[15]~reg0 ; f[15] ; clk        ;
; N/A   ; None         ; 6.878 ns   ; f[34]~reg0 ; f[34] ; clk        ;
; N/A   ; None         ; 6.726 ns   ; f[13]~reg0 ; f[13] ; clk        ;
; N/A   ; None         ; 6.672 ns   ; f[2]~reg0  ; f[2]  ; clk        ;
; N/A   ; None         ; 6.536 ns   ; f[6]~reg0  ; f[6]  ; clk        ;
; N/A   ; None         ; 6.494 ns   ; f[17]~reg0 ; f[17] ; clk        ;
; N/A   ; None         ; 6.373 ns   ; f[16]~reg0 ; f[16] ; clk        ;
; N/A   ; None         ; 6.302 ns   ; f[10]~reg0 ; f[10] ; clk        ;
; N/A   ; None         ; 6.276 ns   ; f[14]~reg0 ; f[14] ; clk        ;
; N/A   ; None         ; 6.202 ns   ; f[12]~reg0 ; f[12] ; clk        ;
; N/A   ; None         ; 6.011 ns   ; f[7]~reg0  ; f[7]  ; clk        ;
; N/A   ; None         ; 5.970 ns   ; f[4]~reg0  ; f[4]  ; clk        ;
; N/A   ; None         ; 5.936 ns   ; f[0]~reg0  ; f[0]  ; clk        ;
; N/A   ; None         ; 5.784 ns   ; f[1]~reg0  ; f[1]  ; clk        ;
; N/A   ; None         ; 5.761 ns   ; f[23]~reg0 ; f[23] ; clk        ;
; N/A   ; None         ; 5.750 ns   ; f[19]~reg0 ; f[19] ; clk        ;
; N/A   ; None         ; 5.702 ns   ; f[31]~reg0 ; f[31] ; clk        ;
; N/A   ; None         ; 5.696 ns   ; f[33]~reg0 ; f[33] ; clk        ;
; N/A   ; None         ; 5.648 ns   ; f[39]~reg0 ; f[39] ; clk        ;
; N/A   ; None         ; 5.576 ns   ; f[5]~reg0  ; f[5]  ; clk        ;
; N/A   ; None         ; 5.570 ns   ; f[9]~reg0  ; f[9]  ; clk        ;
; N/A   ; None         ; 5.497 ns   ; f[24]~reg0 ; f[24] ; clk        ;
; N/A   ; None         ; 5.477 ns   ; f[21]~reg0 ; f[21] ; clk        ;
; N/A   ; None         ; 5.453 ns   ; f[28]~reg0 ; f[28] ; clk        ;
; N/A   ; None         ; 5.452 ns   ; f[22]~reg0 ; f[22] ; clk        ;
; N/A   ; None         ; 5.447 ns   ; f[20]~reg0 ; f[20] ; clk        ;
; N/A   ; None         ; 5.438 ns   ; f[30]~reg0 ; f[30] ; clk        ;
; N/A   ; None         ; 5.424 ns   ; f[25]~reg0 ; f[25] ; clk        ;
; N/A   ; None         ; 5.410 ns   ; f[26]~reg0 ; f[26] ; clk        ;
; N/A   ; None         ; 5.408 ns   ; f[37]~reg0 ; f[37] ; clk        ;
; N/A   ; None         ; 5.374 ns   ; f[38]~reg0 ; f[38] ; clk        ;
; N/A   ; None         ; 5.363 ns   ; f[40]~reg0 ; f[40] ; clk        ;
; N/A   ; None         ; 5.303 ns   ; f[8]~reg0  ; f[8]  ; clk        ;
; N/A   ; None         ; 5.290 ns   ; f[11]~reg0 ; f[11] ; clk        ;
; N/A   ; None         ; 5.159 ns   ; f[18]~reg0 ; f[18] ; clk        ;
; N/A   ; None         ; 5.139 ns   ; f[29]~reg0 ; f[29] ; clk        ;
; N/A   ; None         ; 5.135 ns   ; f[32]~reg0 ; f[32] ; clk        ;
; N/A   ; None         ; 5.121 ns   ; f[3]~reg0  ; f[3]  ; clk        ;
; N/A   ; None         ; 5.008 ns   ; f[36]~reg0 ; f[36] ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+-------------------------------------------------------------------------+
; th                                                                      ;
+---------------+-------------+-----------+-------+------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To         ; To Clock ;
+---------------+-------------+-----------+-------+------------+----------+
; N/A           ; None        ; 0.548 ns  ; Q[13] ; f[13]~reg0 ; clk      ;
; N/A           ; None        ; -2.031 ns ; P[31] ; f[31]~reg0 ; clk      ;
; N/A           ; None        ; -2.099 ns ; Q[30] ; f[30]~reg0 ; clk      ;
; N/A           ; None        ; -2.118 ns ; Q[24] ; f[24]~reg0 ; clk      ;
; N/A           ; None        ; -2.132 ns ; P[37] ; f[37]~reg0 ; clk      ;
; N/A           ; None        ; -2.152 ns ; P[0]  ; f[0]~reg0  ; clk      ;
; N/A           ; None        ; -2.174 ns ; P[20] ; f[20]~reg0 ; clk      ;
; N/A           ; None        ; -2.193 ns ; Q[37] ; f[37]~reg0 ; clk      ;
; N/A           ; None        ; -2.220 ns ; Q[32] ; f[32]~reg0 ; clk      ;
; N/A           ; None        ; -2.264 ns ; Q[8]  ; f[8]~reg0  ; clk      ;
; N/A           ; None        ; -2.266 ns ; Q[10] ; f[10]~reg0 ; clk      ;
; N/A           ; None        ; -2.286 ns ; Q[14] ; f[14]~reg0 ; clk      ;
; N/A           ; None        ; -2.289 ns ; Q[16] ; f[16]~reg0 ; clk      ;
; N/A           ; None        ; -2.290 ns ; Q[33] ; f[33]~reg0 ; clk      ;
; N/A           ; None        ; -2.291 ns ; Q[15] ; f[15]~reg0 ; clk      ;
; N/A           ; None        ; -2.304 ns ; Q[25] ; f[25]~reg0 ; clk      ;
; N/A           ; None        ; -2.314 ns ; Q[17] ; f[17]~reg0 ; clk      ;
; N/A           ; None        ; -2.343 ns ; P[33] ; f[33]~reg0 ; clk      ;
; N/A           ; None        ; -2.354 ns ; P[9]  ; f[9]~reg0  ; clk      ;
; N/A           ; None        ; -2.356 ns ; P[36] ; f[36]~reg0 ; clk      ;
; N/A           ; None        ; -2.363 ns ; P[10] ; f[10]~reg0 ; clk      ;
; N/A           ; None        ; -2.364 ns ; P[29] ; f[29]~reg0 ; clk      ;
; N/A           ; None        ; -2.372 ns ; P[35] ; f[35]~reg0 ; clk      ;
; N/A           ; None        ; -2.375 ns ; P[32] ; f[32]~reg0 ; clk      ;
; N/A           ; None        ; -2.375 ns ; Q[28] ; f[28]~reg0 ; clk      ;
; N/A           ; None        ; -2.382 ns ; P[22] ; f[22]~reg0 ; clk      ;
; N/A           ; None        ; -2.408 ns ; P[26] ; f[26]~reg0 ; clk      ;
; N/A           ; None        ; -2.422 ns ; Q[36] ; f[36]~reg0 ; clk      ;
; N/A           ; None        ; -2.427 ns ; Q[34] ; f[34]~reg0 ; clk      ;
; N/A           ; None        ; -2.439 ns ; Q[19] ; f[19]~reg0 ; clk      ;
; N/A           ; None        ; -2.444 ns ; Q[22] ; f[22]~reg0 ; clk      ;
; N/A           ; None        ; -2.446 ns ; Q[21] ; f[21]~reg0 ; clk      ;
; N/A           ; None        ; -2.450 ns ; P[19] ; f[19]~reg0 ; clk      ;
; N/A           ; None        ; -2.457 ns ; Q[18] ; f[18]~reg0 ; clk      ;
; N/A           ; None        ; -2.479 ns ; P[21] ; f[21]~reg0 ; clk      ;
; N/A           ; None        ; -2.510 ns ; P[40] ; f[40]~reg0 ; clk      ;
; N/A           ; None        ; -2.515 ns ; P[4]  ; f[4]~reg0  ; clk      ;
; N/A           ; None        ; -2.532 ns ; P[18] ; f[18]~reg0 ; clk      ;
; N/A           ; None        ; -2.532 ns ; P[8]  ; f[8]~reg0  ; clk      ;
; N/A           ; None        ; -2.550 ns ; P[12] ; f[12]~reg0 ; clk      ;
; N/A           ; None        ; -2.566 ns ; Q[39] ; f[39]~reg0 ; clk      ;
; N/A           ; None        ; -2.570 ns ; P[39] ; f[39]~reg0 ; clk      ;
; N/A           ; None        ; -2.575 ns ; P[28] ; f[28]~reg0 ; clk      ;
; N/A           ; None        ; -2.583 ns ; P[1]  ; f[1]~reg0  ; clk      ;
; N/A           ; None        ; -2.590 ns ; P[13] ; f[13]~reg0 ; clk      ;
; N/A           ; None        ; -2.628 ns ; Q[12] ; f[12]~reg0 ; clk      ;
; N/A           ; None        ; -2.634 ns ; Q[6]  ; f[6]~reg0  ; clk      ;
; N/A           ; None        ; -2.648 ns ; Q[38] ; f[38]~reg0 ; clk      ;
; N/A           ; None        ; -2.650 ns ; Q[4]  ; f[4]~reg0  ; clk      ;
; N/A           ; None        ; -2.674 ns ; P[17] ; f[17]~reg0 ; clk      ;
; N/A           ; None        ; -2.677 ns ; P[11] ; f[11]~reg0 ; clk      ;
; N/A           ; None        ; -2.692 ns ; Q[35] ; f[35]~reg0 ; clk      ;
; N/A           ; None        ; -2.711 ns ; Q[2]  ; f[2]~reg0  ; clk      ;
; N/A           ; None        ; -2.717 ns ; Q[31] ; f[31]~reg0 ; clk      ;
; N/A           ; None        ; -2.719 ns ; Q[27] ; f[27]~reg0 ; clk      ;
; N/A           ; None        ; -2.721 ns ; P[3]  ; f[3]~reg0  ; clk      ;
; N/A           ; None        ; -2.765 ns ; P[15] ; f[15]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; P[5]  ; f[5]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[0]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[1]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[2]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[3]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[4]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[5]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[6]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[7]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[8]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[9]~reg0  ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[10]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[11]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[12]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[13]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[14]~reg0 ; clk      ;
; N/A           ; None        ; -2.788 ns ; S     ; f[15]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[32]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[33]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[34]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[35]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[36]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[37]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[38]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[39]~reg0 ; clk      ;
; N/A           ; None        ; -2.797 ns ; S     ; f[40]~reg0 ; clk      ;
; N/A           ; None        ; -2.801 ns ; P[16] ; f[16]~reg0 ; clk      ;
; N/A           ; None        ; -2.804 ns ; P[38] ; f[38]~reg0 ; clk      ;
; N/A           ; None        ; -2.814 ns ; Q[5]  ; f[5]~reg0  ; clk      ;
; N/A           ; None        ; -2.823 ns ; P[6]  ; f[6]~reg0  ; clk      ;
; N/A           ; None        ; -2.839 ns ; P[2]  ; f[2]~reg0  ; clk      ;
; N/A           ; None        ; -2.870 ns ; Q[1]  ; f[1]~reg0  ; clk      ;
; N/A           ; None        ; -2.891 ns ; P[24] ; f[24]~reg0 ; clk      ;
; N/A           ; None        ; -2.900 ns ; Q[40] ; f[40]~reg0 ; clk      ;
; N/A           ; None        ; -2.909 ns ; Q[23] ; f[23]~reg0 ; clk      ;
; N/A           ; None        ; -2.911 ns ; P[14] ; f[14]~reg0 ; clk      ;
; N/A           ; None        ; -2.994 ns ; Q[11] ; f[11]~reg0 ; clk      ;
; N/A           ; None        ; -3.023 ns ; Q[26] ; f[26]~reg0 ; clk      ;
; N/A           ; None        ; -3.048 ns ; P[30] ; f[30]~reg0 ; clk      ;
; N/A           ; None        ; -3.049 ns ; Q[0]  ; f[0]~reg0  ; clk      ;
; N/A           ; None        ; -3.062 ns ; Q[3]  ; f[3]~reg0  ; clk      ;
; N/A           ; None        ; -3.080 ns ; Q[20] ; f[20]~reg0 ; clk      ;
; N/A           ; None        ; -3.125 ns ; Q[9]  ; f[9]~reg0  ; clk      ;
; N/A           ; None        ; -3.150 ns ; P[34] ; f[34]~reg0 ; clk      ;
; N/A           ; None        ; -3.253 ns ; P[23] ; f[23]~reg0 ; clk      ;
; N/A           ; None        ; -3.254 ns ; Q[29] ; f[29]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[16]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[17]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[18]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[19]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[20]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[21]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[22]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[23]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[24]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[25]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[26]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[28]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[29]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[30]~reg0 ; clk      ;
; N/A           ; None        ; -3.302 ns ; S     ; f[31]~reg0 ; clk      ;
; N/A           ; None        ; -3.359 ns ; P[27] ; f[27]~reg0 ; clk      ;
; N/A           ; None        ; -3.424 ns ; P[25] ; f[25]~reg0 ; clk      ;
; N/A           ; None        ; -3.503 ns ; P[7]  ; f[7]~reg0  ; clk      ;
; N/A           ; None        ; -3.633 ns ; Q[7]  ; f[7]~reg0  ; clk      ;
+---------------+-------------+-----------+-------+------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Nov 28 04:19:00 2023
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mux21 -c mux21 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "f[7]~reg0" (data pin = "Q[7]", clock pin = "clk") is 3.872 ns
    Info: + Longest pin to register delay is 6.256 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_Y21; Fanout = 1; PIN Node = 'Q[7]'
        Info: 2: + IC(5.107 ns) + CELL(0.309 ns) = 6.256 ns; Loc. = LCFF_X18_Y24_N15; Fanout = 1; REG Node = 'f[7]~reg0'
        Info: Total cell delay = 1.149 ns ( 18.37 % )
        Info: Total interconnect delay = 5.107 ns ( 81.63 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.474 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.659 ns) + CELL(0.618 ns) = 2.474 ns; Loc. = LCFF_X18_Y24_N15; Fanout = 1; REG Node = 'f[7]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.50 % )
        Info: Total interconnect delay = 1.002 ns ( 40.50 % )
Info: tco from clock "clk" to destination pin "f[27]" through register "f[27]~reg0" is 7.402 ns
    Info: + Longest clock path from clock "clk" to source register is 2.478 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.663 ns) + CELL(0.618 ns) = 2.478 ns; Loc. = LCFF_X2_Y23_N27; Fanout = 1; REG Node = 'f[27]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.40 % )
        Info: Total interconnect delay = 1.006 ns ( 40.60 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 4.830 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X2_Y23_N27; Fanout = 1; REG Node = 'f[27]~reg0'
        Info: 2: + IC(2.676 ns) + CELL(2.154 ns) = 4.830 ns; Loc. = PIN_G2; Fanout = 0; PIN Node = 'f[27]'
        Info: Total cell delay = 2.154 ns ( 44.60 % )
        Info: Total interconnect delay = 2.676 ns ( 55.40 % )
Info: th for register "f[13]~reg0" (data pin = "Q[13]", clock pin = "clk") is 0.548 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.474 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 41; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.659 ns) + CELL(0.618 ns) = 2.474 ns; Loc. = LCFF_X18_Y24_N9; Fanout = 1; REG Node = 'f[13]~reg0'
        Info: Total cell delay = 1.472 ns ( 59.50 % )
        Info: Total interconnect delay = 1.002 ns ( 40.50 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 2.075 ns
        Info: 1: + IC(0.000 ns) + CELL(0.809 ns) = 0.809 ns; Loc. = PIN_B12; Fanout = 1; PIN Node = 'Q[13]'
        Info: 2: + IC(0.957 ns) + CELL(0.309 ns) = 2.075 ns; Loc. = LCFF_X18_Y24_N9; Fanout = 1; REG Node = 'f[13]~reg0'
        Info: Total cell delay = 1.118 ns ( 53.88 % )
        Info: Total interconnect delay = 0.957 ns ( 46.12 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Tue Nov 28 04:19:01 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


