
# ALU-FIR-FSM

>Este ejemplo muestra el desarollo de sistemas combinacionales y secuenciales, mediante un dise침o modular jerarquizado utilizando lenguaje VHDL y compilado en "Xilinx-Vivado 2019.1", el dise침o fue pensado para una tarjeta Basys 3 Artix-7 FPGA.

**Colaboradores**
- Nicolas Cobo
- Jamin Orbea
- Brayan Lech칩n

## Descripci칩n
El sistema se compone de tres modalidades princiaples 
modulo ALU
modulo FIR
modulo FSM 
ademas se cuenta con otros modulos complementarios que que sirven para la sincronizacion del reloj, un modulo conversor a hexadecimal a 7-segmentos para los displays y un selector para elegir el modulo que se quiera ejecutar.
##Diagrama de bloques
![image](https://user-images.githubusercontent.com/75377942/102537841-7f8b7b00-4079-11eb-8ec9-14d476116319.png)

### ALU

|   asas|   as|
| ------------ | ------------ |
|   asas|  asas |
|   asas|  asas |

### FIR

### FSM

### CLOCK

### Hex-7segementos

## Pines I/O  del TOP
