# 2. Historical Background: 0.25µm vs 0.18µm

## 2.1 0.5µm〜0.35µm世代の流れ
0.5µm世代まではポリシリコンゲートが主流であり、ゲート抵抗が大きく回路速度の制約要因となっていた。0.35µm世代では、抵抗低減とRC遅延改善を目的にタングステンシリサイド (WSi) ゲートが導入された。  
ただし、この時代は**同極ゲート方式**（NMOS・PMOSともにn⁺ポリゲート）が主流であった。この場合、NMOSは自然に表面チャネルで十分な性能を発揮できたが、PMOSはゲート仕事関数の不整合によりしきい値が高く、駆動電流が不足した。そのためPMOSは**埋め込みチャネル (buried channel)** 構造を採用するのが一般的であった。しかし、埋め込みチャネルは短チャネル化に伴い制御が難しく、スケーリングの障害要因となった。  

## 2.2 0.25µm世代：異極ゲートとTiサリサイド
0.25µm世代からは、NMOSにn⁺ポリ、PMOSにp⁺ポリを用いる**異極ゲート方式**が本格採用され、PMOSもしきい値電圧が適正化されて**表面チャネル構造へ移行**した。これによりNMOSとPMOSの対称性が改善され、CMOS回路の性能バランスが向上した。  

さらに、ゲートおよびソース/ドレインの低抵抗化を目的に**Tiサリサイド (TiSi₂)** が導入された。これは先端技術であったが、以下のような課題を抱えていた。  

- **相転移問題**：TiSi₂はまず高抵抗相 (C49) を形成し、その後低抵抗相 (C54) へ転移する必要があるが、この転移は不完全になりやすく抵抗が高止まりした。  
- **細線効果**：線幅が縮小するとC54相への転移が困難になり、シート抵抗が急増。  
- **不純物との相互作用**：しきい値調整に用いられたBやAsがTiに吸収され、局所的な高抵抗スポットを形成。  
- **プロセスマージンの狭さ**：アニール温度や結晶方位に強く依存し、量産安定性が低下。  

こうした不安定性から、0.25µmプロセスは現場で**「ガラスのようなプロセス (glass-like process)」**と揶揄されることもあった。  

## 2.3 0.18µm世代：Coサリサイドとプロセス複雑化
0.18µm世代では、Tiサリサイドに代わって**Coサリサイド (CoSi₂)** が導入され、Ti特有の相転移問題や細線効果は大幅に軽減された。Coサリサイドは直接低抵抗相が得られるため、量産安定性が飛躍的に改善された。  

一方で、プロセスはさらに複雑化した。素子分離にはShallow Trench Isolation (STI) が導入され、平坦化にはCMPが不可欠となった。さらに、リソグラフィにおいては**エンジニアリング段階での本格的なOPC導入が必須**となり、マスク製作コストが大幅に増加した。  
このように、**0.18µmは技術的には安定したが、製造コストは大きく上昇**することになった。  

## 2.4 市場背景：LCDパネルの世代交代とプロセス選択
2000年前後、LCD市場では依然として**白黒パネル**が主流であり、これは**パッシブ型 (Passive Matrix LCD)** によって駆動されていた。白黒パネルドライバーICはロジック規模が小さく、周波数やメモリ容量の要求も低かったため、安定性の高い**0.35µmプロセス**で十分対応でき、コスト的にも合理的であった。  

しかしその次の世代では、**カラーパネルの普及**が急速に進んだ。カラー化は**アクティブ型 (Active Matrix LCD)**、すなわち**アモルファスTFT (aTFT)** 技術によって実現された。この方式では画素数が大幅に増加し、駆動周波数も上昇したため、従来の0.35µmではロジック性能が不足した。さらに、フレームバッファやラインメモリを構成する**大規模SRAMマクロの内蔵**が必須となり、より高性能なロジックプロセスが求められた。  

このため、各社は**0.25µmプロセス**を採用した。0.25µmはTiサリサイドの不安定性を抱えていたものの、既に量産が進んでコストが低下しており、設計資産（SRAMマクロや周辺回路IP）の流用も可能であった。結果として、**パッシブ型の白黒パネルには0.35µm、アクティブ型のカラーパネルには0.25µm**という世代的な棲み分けが形成され、0.25µmプロセスが延命される大きな要因となった。

## 2.5 まとめ
- **0.5µm**：Polyゲート → 抵抗大  
- **0.35µm**：WSiゲート（同極ゲート） → NMOSは良好、PMOSは埋め込みチャネルで性能に限界  
- **0.25µm**：異極ゲート＋Tiサリサイド → PMOSは表面チャネルへ移行し対称性改善。しかし不安定性から「ガラスのようなプロセス」と揶揄  
- **0.18µm**：Coサリサイド導入 → 技術的に安定化。ただしSTI・CMP・OPC必須化により**マスクコストを含む製造コストが増大**  

このように、0.25µmと0.18µmは、**「技術的安定性と経済的合理性のトレードオフ」**を象徴する対照的な世代であった。0.25µmは安価で市場要求に適合したが技術的に脆弱であり、0.18µmは技術的に安定したが高コストであった。  
