TimeQuest Timing Analyzer report for ALU_PROJECT
Wed Dec 09 10:26:42 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iClock'
 12. Slow Model Hold: 'iClock'
 13. Slow Model Minimum Pulse Width: 'iClock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'iClock'
 26. Fast Model Hold: 'iClock'
 27. Fast Model Minimum Pulse Width: 'iClock'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; ALU_PROJECT                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; iClock     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iClock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 101.85 MHz ; 101.85 MHz      ; iClock     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; iClock ; -8.818 ; -16.766       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; iClock ; 1.503 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; iClock ; -1.631 ; -43.179              ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iClock'                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.818 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.018     ; 9.838      ;
; -8.772 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.014     ; 9.796      ;
; -8.637 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 9.676      ;
; -8.588 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.015     ; 9.611      ;
; -8.498 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 9.537      ;
; -8.457 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.015     ; 9.480      ;
; -8.455 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.015     ; 9.478      ;
; -8.217 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 9.256      ;
; -7.961 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 9.000      ;
; -7.948 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; -0.003     ; 8.983      ;
; -7.943 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.982      ;
; -7.886 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.008     ; 8.916      ;
; -7.808 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 8.862      ;
; -7.759 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 8.797      ;
; -7.658 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 8.712      ;
; -7.630 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.669      ;
; -7.628 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 8.666      ;
; -7.563 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.602      ;
; -7.495 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 8.533      ;
; -7.486 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.008     ; 8.516      ;
; -7.483 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.522      ;
; -7.475 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.514      ;
; -7.472 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.511      ;
; -7.414 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.453      ;
; -7.388 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 8.442      ;
; -7.259 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.008     ; 8.289      ;
; -7.212 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.008     ; 8.242      ;
; -7.208 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 8.237      ;
; -7.131 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.170      ;
; -7.130 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.008     ; 8.160      ;
; -7.109 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 8.138      ;
; -7.085 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.124      ;
; -7.057 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.007      ; 8.102      ;
; -7.037 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 8.076      ;
; -7.028 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 8.057      ;
; -6.965 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 7.994      ;
; -6.871 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 7.900      ;
; -6.833 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.001      ; 7.872      ;
; -6.821 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 7.850      ;
; -6.715 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.009     ; 7.744      ;
; -6.657 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.007      ; 7.702      ;
; -6.592 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.014     ; 7.616      ;
; -6.399 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 7.453      ;
; -6.381 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.007      ; 7.426      ;
; -6.268 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.018     ; 7.288      ;
; -6.094 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 7.138      ;
; -5.970 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 7.024      ;
; -5.930 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 6.984      ;
; -5.655 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 6.709      ;
; -5.483 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.007      ; 6.528      ;
; -5.460 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 6.504      ;
; -5.341 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 6.395      ;
; -5.119 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 6.173      ;
; -5.094 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 6.148      ;
; -4.960 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.007      ; 6.005      ;
; -4.656 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 5.700      ;
; -4.409 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 5.463      ;
; -4.141 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 5.185      ;
; -3.727 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 4.771      ;
; -3.086 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 4.140      ;
; -2.752 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 3.806      ;
; -2.685 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 3.729      ;
; -1.603 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.016      ; 2.657      ;
; -1.014 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.058      ;
; -0.909 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; -0.003     ; 1.944      ;
; -0.751 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.001      ; 1.790      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iClock'                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.503 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.001      ; 1.790      ;
; 1.661 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; -0.003     ; 1.944      ;
; 1.766 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.058      ;
; 2.269 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 2.556      ;
; 2.355 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 2.657      ;
; 2.765 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 3.052      ;
; 2.953 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 3.230      ;
; 2.999 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 3.276      ;
; 3.319 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 3.606      ;
; 3.437 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 3.729      ;
; 3.504 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 3.806      ;
; 3.770 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 4.072      ;
; 3.838 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 4.140      ;
; 3.878 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 4.155      ;
; 3.890 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 4.177      ;
; 3.920 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 4.207      ;
; 3.988 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 4.280      ;
; 3.993 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.014     ; 4.265      ;
; 4.159 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.018     ; 4.427      ;
; 4.448 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 4.725      ;
; 4.479 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 4.771      ;
; 4.545 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 4.832      ;
; 4.590 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 4.867      ;
; 4.634 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.015     ; 4.905      ;
; 4.638 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 4.925      ;
; 4.770 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.008     ; 5.048      ;
; 4.801 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 5.078      ;
; 4.893 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 5.185      ;
; 5.007 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 5.294      ;
; 5.010 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.008     ; 5.288      ;
; 5.100 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 5.387      ;
; 5.121 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 5.408      ;
; 5.161 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 5.463      ;
; 5.189 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.008     ; 5.467      ;
; 5.248 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.009     ; 5.525      ;
; 5.330 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.008     ; 5.608      ;
; 5.402 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.008     ; 5.680      ;
; 5.408 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 5.700      ;
; 5.544 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 5.831      ;
; 5.634 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 5.921      ;
; 5.712 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.007      ; 6.005      ;
; 5.846 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 6.148      ;
; 5.948 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.015     ; 6.219      ;
; 6.032 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 6.319      ;
; 6.044 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.001      ; 6.331      ;
; 6.087 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.018     ; 6.355      ;
; 6.093 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 6.395      ;
; 6.112 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.014     ; 6.384      ;
; 6.235 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.007      ; 6.528      ;
; 6.407 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 6.709      ;
; 6.423 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.015     ; 6.694      ;
; 6.621 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 6.923      ;
; 6.682 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 6.984      ;
; 6.785 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 7.077      ;
; 7.133 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.007      ; 7.426      ;
; 7.151 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 7.453      ;
; 7.409 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.007      ; 7.702      ;
; 7.809 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.007      ; 8.102      ;
; 7.944 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 8.230      ;
; 8.084 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 8.386      ;
; 8.140 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 8.442      ;
; 8.247 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 8.533      ;
; 8.410 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.016      ; 8.712      ;
; 8.511 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 8.797      ;
; 8.695 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.001      ; 8.982      ;
; 8.700 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; -0.003     ; 8.983      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iClock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; iClock ; Rise       ; iClock                                                                               ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; ALU_BLOCK|Zeroflag|oQ|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; ALU_BLOCK|Zeroflag|oQ|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; ALU_BLOCK|arith_unit|Carryflag|oQ|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; ALU_BLOCK|arith_unit|Carryflag|oQ|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[0]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[0]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[10]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[10]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[11]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[11]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[12]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[12]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[13]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[13]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[14]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[14]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[15]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[15]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[1]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[1]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[2]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[2]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[3]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[3]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[4]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[4]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[5]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[5]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[6]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[6]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[7]|clk                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; iA[*]            ; iClock     ; 5.424  ; 5.424  ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; 4.373  ; 4.373  ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; 4.249  ; 4.249  ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; 4.509  ; 4.509  ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; 4.260  ; 4.260  ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; 4.862  ; 4.862  ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; 4.599  ; 4.599  ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; 4.508  ; 4.508  ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; 4.796  ; 4.796  ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; 4.229  ; 4.229  ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; 4.738  ; 4.738  ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; 5.424  ; 5.424  ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; 4.824  ; 4.824  ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; 4.853  ; 4.853  ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; 5.033  ; 5.033  ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; 4.262  ; 4.262  ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; 4.377  ; 4.377  ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; 14.756 ; 14.756 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; 10.548 ; 10.548 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; 14.756 ; 14.756 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; 7.715  ; 7.715  ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; 5.751  ; 5.751  ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; 5.140  ; 5.140  ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; 4.803  ; 4.803  ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; 5.093  ; 5.093  ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; 4.640  ; 4.640  ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; 4.250  ; 4.250  ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; 4.203  ; 4.203  ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; 5.048  ; 5.048  ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; 4.254  ; 4.254  ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; 4.281  ; 4.281  ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; 4.196  ; 4.196  ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; 4.332  ; 4.332  ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; 4.459  ; 4.459  ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; 4.381  ; 4.381  ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; 4.322  ; 4.322  ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; 4.502  ; 4.502  ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; 5.751  ; 5.751  ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; 5.314  ; 5.314  ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; 3.986  ; 3.986  ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; 5.314  ; 5.314  ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; 4.726  ; 4.726  ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; 5.673  ; 5.673  ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; 4.642  ; 4.642  ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; 5.537  ; 5.537  ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; 5.673  ; 5.673  ; Rise       ; iClock          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; iA[*]            ; iClock     ; -3.602 ; -3.602 ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; -3.737 ; -3.737 ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; -3.801 ; -3.801 ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; -4.015 ; -4.015 ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; -3.766 ; -3.766 ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; -4.372 ; -4.372 ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; -3.898 ; -3.898 ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; -4.033 ; -4.033 ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; -4.347 ; -4.347 ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; -3.782 ; -3.782 ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; -4.050 ; -4.050 ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; -4.361 ; -4.361 ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; -4.332 ; -4.332 ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; -4.358 ; -4.358 ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; -4.578 ; -4.578 ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; -3.812 ; -3.812 ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; -3.602 ; -3.602 ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; -1.594 ; -1.594 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; -1.594 ; -1.594 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; -5.528 ; -5.528 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; -2.744 ; -2.744 ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; -3.576 ; -3.576 ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; -3.579 ; -3.579 ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; -4.217 ; -4.217 ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; -4.232 ; -4.232 ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; -3.860 ; -3.860 ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; -3.759 ; -3.759 ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; -3.751 ; -3.751 ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; -4.290 ; -4.290 ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; -3.608 ; -3.608 ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; -3.576 ; -3.576 ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; -3.741 ; -3.741 ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; -3.882 ; -3.882 ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; -4.044 ; -4.044 ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; -3.679 ; -3.679 ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; -3.872 ; -3.872 ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; -3.711 ; -3.711 ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; -4.130 ; -4.130 ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; -3.270 ; -3.270 ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; -3.652 ; -3.652 ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; -4.428 ; -4.428 ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; -3.270 ; -3.270 ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; -3.949 ; -3.949 ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; -3.949 ; -3.949 ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; -4.157 ; -4.157 ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; -4.136 ; -4.136 ; Rise       ; iClock          ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; nCarryflagout     ; iClock     ; 7.657  ; 7.657  ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 7.597  ; 7.597  ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 17.524 ; 17.524 ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 13.316 ; 13.316 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 12.418 ; 12.418 ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 12.948 ; 12.948 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 13.134 ; 13.134 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 13.631 ; 13.631 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 13.891 ; 13.891 ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 14.051 ; 14.051 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 15.443 ; 15.443 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 15.202 ; 15.202 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 15.062 ; 15.062 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 15.848 ; 15.848 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 16.355 ; 16.355 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 15.997 ; 15.997 ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 16.676 ; 16.676 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 17.228 ; 17.228 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 17.524 ; 17.524 ; Rise       ; iClock          ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; nCarryflagout     ; iClock     ; 7.657  ; 7.657  ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 7.597  ; 7.597  ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 9.534  ; 9.534  ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 10.590 ; 10.590 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 9.813  ; 9.813  ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 10.344 ; 10.344 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 10.226 ; 10.226 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 10.015 ; 10.015 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 9.696  ; 9.696  ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 10.070 ; 10.070 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 10.001 ; 10.001 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 10.903 ; 10.903 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 10.493 ; 10.493 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 10.727 ; 10.727 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 10.625 ; 10.625 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 9.534  ; 9.534  ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 10.095 ; 10.095 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 10.153 ; 10.153 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 10.239 ; 10.239 ; Rise       ; iClock          ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------+
; Propagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; iAluOpcode[0] ; oAccumulator[0]  ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; iAluOpcode[0] ; oAccumulator[1]  ; 12.417 ; 12.417 ; 12.417 ; 12.417 ;
; iAluOpcode[0] ; oAccumulator[2]  ; 12.927 ; 12.927 ; 12.927 ; 12.927 ;
; iAluOpcode[0] ; oAccumulator[3]  ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; iAluOpcode[0] ; oAccumulator[4]  ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; iAluOpcode[0] ; oAccumulator[5]  ; 14.099 ; 14.099 ; 14.099 ; 14.099 ;
; iAluOpcode[0] ; oAccumulator[6]  ; 13.644 ; 13.644 ; 13.644 ; 13.644 ;
; iAluOpcode[0] ; oAccumulator[7]  ; 15.312 ; 15.312 ; 15.312 ; 15.312 ;
; iAluOpcode[0] ; oAccumulator[8]  ; 15.080 ; 15.080 ; 15.080 ; 15.080 ;
; iAluOpcode[0] ; oAccumulator[9]  ; 14.792 ; 14.792 ; 14.792 ; 14.792 ;
; iAluOpcode[0] ; oAccumulator[10] ; 15.791 ; 15.791 ; 15.791 ; 15.791 ;
; iAluOpcode[0] ; oAccumulator[11] ; 16.549 ; 16.549 ; 16.549 ; 16.549 ;
; iAluOpcode[0] ; oAccumulator[12] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; iAluOpcode[0] ; oAccumulator[13] ; 16.940 ; 16.940 ; 16.940 ; 16.940 ;
; iAluOpcode[0] ; oAccumulator[14] ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; iAluOpcode[0] ; oAccumulator[15] ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; iAluOpcode[1] ; oAccumulator[0]  ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 17.135 ; 17.135 ; 17.135 ; 17.135 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 17.032 ; 17.032 ; 17.032 ; 17.032 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 17.586 ; 17.586 ; 17.586 ; 17.586 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 19.520 ; 19.520 ; 19.520 ; 19.520 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 19.288 ; 19.288 ; 19.288 ; 19.288 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; iAluOpcode[1] ; oAccumulator[10] ; 19.999 ; 19.999 ; 19.999 ; 19.999 ;
; iAluOpcode[1] ; oAccumulator[11] ; 20.757 ; 20.757 ; 20.757 ; 20.757 ;
; iAluOpcode[1] ; oAccumulator[12] ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; iAluOpcode[1] ; oAccumulator[13] ; 21.148 ; 21.148 ; 21.148 ; 21.148 ;
; iAluOpcode[1] ; oAccumulator[14] ; 22.178 ; 22.178 ; 22.178 ; 22.178 ;
; iAluOpcode[1] ; oAccumulator[15] ; 21.713 ; 21.713 ; 21.713 ; 21.713 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 10.116 ; 10.094 ; 10.094 ; 10.116 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 9.792  ; 9.184  ; 9.184  ; 9.792  ;
; iAluOpcode[2] ; oAccumulator[2]  ; 10.180 ; 9.460  ; 9.460  ; 10.180 ;
; iAluOpcode[2] ; oAccumulator[3]  ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; iAluOpcode[2] ; oAccumulator[4]  ; 10.488 ; 9.304  ; 9.304  ; 10.488 ;
; iAluOpcode[2] ; oAccumulator[5]  ; 10.444 ; 9.470  ; 9.470  ; 10.444 ;
; iAluOpcode[2] ; oAccumulator[6]  ; 10.668 ; 9.509  ; 9.509  ; 10.668 ;
; iAluOpcode[2] ; oAccumulator[7]  ; 10.465 ; 9.445  ; 9.445  ; 10.465 ;
; iAluOpcode[2] ; oAccumulator[8]  ; 10.567 ; 9.829  ; 9.829  ; 10.567 ;
; iAluOpcode[2] ; oAccumulator[9]  ; 11.097 ; 10.120 ; 10.120 ; 11.097 ;
; iAluOpcode[2] ; oAccumulator[10] ; 11.308 ; 10.333 ; 10.333 ; 11.308 ;
; iAluOpcode[2] ; oAccumulator[11] ; 10.738 ; 9.481  ; 9.481  ; 10.738 ;
; iAluOpcode[2] ; oAccumulator[12] ; 9.253  ; 9.253  ; 9.253  ; 9.253  ;
; iAluOpcode[2] ; oAccumulator[13] ; 9.370  ; 9.258  ; 9.258  ; 9.370  ;
; iAluOpcode[2] ; oAccumulator[14] ; 9.960  ; 9.556  ; 9.556  ; 9.960  ;
; iAluOpcode[2] ; oAccumulator[15] ; 10.645 ; 9.899  ; 9.899  ; 10.645 ;
+---------------+------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------+
; Minimum Propagation Delay                                            ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; iAluOpcode[0] ; oAccumulator[0]  ; 8.818  ; 8.818  ; 8.818  ; 8.818  ;
; iAluOpcode[0] ; oAccumulator[1]  ; 8.938  ; 8.938  ; 8.938  ; 8.938  ;
; iAluOpcode[0] ; oAccumulator[2]  ; 8.881  ; 8.881  ; 8.881  ; 8.881  ;
; iAluOpcode[0] ; oAccumulator[3]  ; 9.415  ; 9.473  ; 9.473  ; 9.415  ;
; iAluOpcode[0] ; oAccumulator[4]  ; 8.857  ; 8.857  ; 8.857  ; 8.857  ;
; iAluOpcode[0] ; oAccumulator[5]  ; 8.864  ; 8.864  ; 8.864  ; 8.864  ;
; iAluOpcode[0] ; oAccumulator[6]  ; 8.714  ; 8.714  ; 8.714  ; 8.714  ;
; iAluOpcode[0] ; oAccumulator[7]  ; 9.224  ; 9.224  ; 9.224  ; 9.224  ;
; iAluOpcode[0] ; oAccumulator[8]  ; 8.863  ; 8.863  ; 8.863  ; 8.863  ;
; iAluOpcode[0] ; oAccumulator[9]  ; 8.719  ; 8.335  ; 8.335  ; 8.719  ;
; iAluOpcode[0] ; oAccumulator[10] ; 8.781  ; 8.781  ; 8.781  ; 8.781  ;
; iAluOpcode[0] ; oAccumulator[11] ; 9.260  ; 9.260  ; 9.260  ; 9.260  ;
; iAluOpcode[0] ; oAccumulator[12] ; 8.484  ; 8.016  ; 8.016  ; 8.484  ;
; iAluOpcode[0] ; oAccumulator[13] ; 9.037  ; 9.037  ; 9.037  ; 9.037  ;
; iAluOpcode[0] ; oAccumulator[14] ; 9.256  ; 9.256  ; 9.256  ; 9.256  ;
; iAluOpcode[0] ; oAccumulator[15] ; 9.563  ; 9.563  ; 9.563  ; 9.563  ;
; iAluOpcode[1] ; oAccumulator[0]  ; 13.043 ; 13.043 ; 13.043 ; 13.043 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 12.640 ; 12.640 ; 12.640 ; 12.640 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 12.819 ; 12.819 ; 12.819 ; 12.819 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 12.705 ; 13.484 ; 13.484 ; 12.705 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 12.864 ; 12.864 ; 12.864 ; 12.864 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 12.871 ; 12.871 ; 12.871 ; 12.871 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 12.721 ; 12.721 ; 12.721 ; 12.721 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 13.138 ; 13.138 ; 13.138 ; 13.138 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 12.870 ; 12.870 ; 12.870 ; 12.870 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 12.726 ; 12.359 ; 12.359 ; 12.726 ;
; iAluOpcode[1] ; oAccumulator[10] ; 12.788 ; 12.788 ; 12.788 ; 12.788 ;
; iAluOpcode[1] ; oAccumulator[11] ; 13.267 ; 13.267 ; 13.267 ; 13.267 ;
; iAluOpcode[1] ; oAccumulator[12] ; 12.038 ; 11.955 ; 11.955 ; 12.038 ;
; iAluOpcode[1] ; oAccumulator[13] ; 13.044 ; 13.044 ; 13.044 ; 13.044 ;
; iAluOpcode[1] ; oAccumulator[14] ; 13.342 ; 13.342 ; 13.342 ; 13.342 ;
; iAluOpcode[1] ; oAccumulator[15] ; 13.573 ; 13.573 ; 13.573 ; 13.573 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 10.094 ; 9.040  ; 9.040  ; 10.094 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 9.184  ; 9.028  ; 9.028  ; 9.184  ;
; iAluOpcode[2] ; oAccumulator[2]  ; 9.460  ; 9.102  ; 9.102  ; 9.460  ;
; iAluOpcode[2] ; oAccumulator[3]  ; 9.777  ; 8.867  ; 8.867  ; 9.777  ;
; iAluOpcode[2] ; oAccumulator[4]  ; 9.078  ; 9.078  ; 9.078  ; 9.078  ;
; iAluOpcode[2] ; oAccumulator[5]  ; 9.085  ; 9.085  ; 9.085  ; 9.085  ;
; iAluOpcode[2] ; oAccumulator[6]  ; 8.935  ; 8.935  ; 8.935  ; 8.935  ;
; iAluOpcode[2] ; oAccumulator[7]  ; 9.445  ; 9.277  ; 9.277  ; 9.445  ;
; iAluOpcode[2] ; oAccumulator[8]  ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; iAluOpcode[2] ; oAccumulator[9]  ; 8.940  ; 8.940  ; 8.940  ; 8.940  ;
; iAluOpcode[2] ; oAccumulator[10] ; 9.002  ; 9.002  ; 9.002  ; 9.002  ;
; iAluOpcode[2] ; oAccumulator[11] ; 9.481  ; 9.248  ; 9.248  ; 9.481  ;
; iAluOpcode[2] ; oAccumulator[12] ; 8.320  ; 7.807  ; 7.807  ; 8.320  ;
; iAluOpcode[2] ; oAccumulator[13] ; 9.258  ; 8.338  ; 8.338  ; 9.258  ;
; iAluOpcode[2] ; oAccumulator[14] ; 9.556  ; 9.391  ; 9.391  ; 9.556  ;
; iAluOpcode[2] ; oAccumulator[15] ; 9.899  ; 9.881  ; 9.881  ; 9.899  ;
+---------------+------------------+--------+--------+--------+--------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; iClock ; -2.553 ; -4.799        ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; iClock ; 0.564 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; iClock ; -1.380 ; -35.380              ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iClock'                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.553 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.015     ; 3.570      ;
; -2.529 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.011     ; 3.550      ;
; -2.525 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.557      ;
; -2.465 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.012     ; 3.485      ;
; -2.460 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.012     ; 3.480      ;
; -2.445 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.477      ;
; -2.419 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.012     ; 3.439      ;
; -2.402 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.434      ;
; -2.351 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.383      ;
; -2.262 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.294      ;
; -2.255 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.287      ;
; -2.246 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; -0.003     ; 3.275      ;
; -2.232 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.001      ; 3.265      ;
; -2.228 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 3.272      ;
; -2.216 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.248      ;
; -2.215 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.006     ; 3.241      ;
; -2.176 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.208      ;
; -2.173 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.006     ; 3.199      ;
; -2.168 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.200      ;
; -2.167 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.199      ;
; -2.164 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.196      ;
; -2.163 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.195      ;
; -2.148 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 3.192      ;
; -2.138 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.006     ; 3.164      ;
; -2.114 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.006     ; 3.140      ;
; -2.087 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 3.112      ;
; -2.073 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.105      ;
; -2.070 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.006     ; 3.096      ;
; -2.054 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 3.098      ;
; -2.041 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.073      ;
; -2.038 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 3.063      ;
; -2.001 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 3.026      ;
; -1.999 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.031      ;
; -1.997 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 3.029      ;
; -1.979 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 3.004      ;
; -1.936 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 2.961      ;
; -1.915 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; 0.000      ; 2.947      ;
; -1.915 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.953      ;
; -1.909 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 2.934      ;
; -1.872 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.007     ; 2.897      ;
; -1.845 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.011     ; 2.866      ;
; -1.779 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.817      ;
; -1.742 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 1.000        ; -0.015     ; 2.759      ;
; -1.697 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.741      ;
; -1.685 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.723      ;
; -1.636 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 2.673      ;
; -1.578 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.622      ;
; -1.537 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.581      ;
; -1.437 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.481      ;
; -1.436 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 2.473      ;
; -1.378 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.416      ;
; -1.331 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.375      ;
; -1.261 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.305      ;
; -1.249 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.293      ;
; -1.200 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.006      ; 2.238      ;
; -1.097 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 2.134      ;
; -1.007 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 2.051      ;
; -0.911 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 1.948      ;
; -0.780 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 1.817      ;
; -0.543 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 1.587      ;
; -0.411 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 1.455      ;
; -0.382 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 1.419      ;
; 0.018  ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.012      ; 1.026      ;
; 0.230  ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.005      ; 0.807      ;
; 0.248  ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; -0.003     ; 0.781      ;
; 0.316  ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 1.000        ; 0.001      ; 0.717      ;
+--------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iClock'                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.564 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.001      ; 0.717      ;
; 0.632 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; -0.003     ; 0.781      ;
; 0.650 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 0.807      ;
; 0.828 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 0.980      ;
; 0.862 ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 1.026      ;
; 0.992 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.144      ;
; 1.098 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.243      ;
; 1.101 ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.246      ;
; 1.214 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.366      ;
; 1.262 ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 1.419      ;
; 1.291 ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 1.455      ;
; 1.377 ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 1.541      ;
; 1.415 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.560      ;
; 1.420 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.572      ;
; 1.423 ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 1.587      ;
; 1.458 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.610      ;
; 1.465 ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.011     ; 1.606      ;
; 1.485 ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 1.642      ;
; 1.531 ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.015     ; 1.668      ;
; 1.643 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.788      ;
; 1.660 ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 1.817      ;
; 1.676 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.828      ;
; 1.679 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.012     ; 1.819      ;
; 1.690 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.842      ;
; 1.708 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.853      ;
; 1.752 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.006     ; 1.898      ;
; 1.785 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 1.930      ;
; 1.791 ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 1.948      ;
; 1.837 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.989      ;
; 1.839 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.006     ; 1.985      ;
; 1.842 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 1.994      ;
; 1.887 ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.051      ;
; 1.899 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 2.051      ;
; 1.946 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.007     ; 2.091      ;
; 1.951 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.006     ; 2.097      ;
; 1.977 ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 2.134      ;
; 2.008 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.006     ; 2.154      ;
; 2.039 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 2.191      ;
; 2.043 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.006     ; 2.189      ;
; 2.080 ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.238      ;
; 2.107 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 2.259      ;
; 2.129 ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.293      ;
; 2.151 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.012     ; 2.291      ;
; 2.211 ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.375      ;
; 2.230 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.015     ; 2.367      ;
; 2.234 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.011     ; 2.375      ;
; 2.258 ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.416      ;
; 2.267 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 2.419      ;
; 2.299 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; 0.000      ; 2.451      ;
; 2.317 ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.481      ;
; 2.390 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ; iClock       ; iClock      ; 0.000        ; -0.012     ; 2.530      ;
; 2.408 ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.572      ;
; 2.417 ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.581      ;
; 2.492 ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.005      ; 2.649      ;
; 2.565 ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.723      ;
; 2.577 ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 2.741      ;
; 2.659 ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.817      ;
; 2.795 ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.006      ; 2.953      ;
; 2.872 ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 3.024      ;
; 2.912 ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 3.076      ;
; 2.934 ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 3.098      ;
; 2.953 ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 3.105      ;
; 3.028 ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.012      ; 3.192      ;
; 3.048 ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.000      ; 3.200      ;
; 3.112 ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; 0.001      ; 3.265      ;
; 3.126 ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ; iClock       ; iClock      ; 0.000        ; -0.003     ; 3.275      ;
+-------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iClock'                                                                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                               ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iClock ; Rise       ; iClock                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mALU:ALU_BLOCK|mArithmeticUnit:arith_unit|mDFF_Risingedge_Resetasynclow:Carryflag|oQ ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mALU:ALU_BLOCK|mDFF_Risingedge_Resetasynclow:Zeroflag|oQ                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[0]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[10]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[11]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[12]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[13]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[14]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[15]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[1]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[2]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[3]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[4]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[5]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[6]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[7]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[8]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGA_BLOCK|oQ[9]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[0]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[10]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[11]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[12]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[13]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[14]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[15]                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[1]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[2]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[3]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[4]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[5]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[6]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[7]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[8]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iClock ; Rise       ; mShiftReg:REGB_BLOCK|oQ[9]                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; ALU_BLOCK|Zeroflag|oQ|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; ALU_BLOCK|Zeroflag|oQ|clk                                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; ALU_BLOCK|arith_unit|Carryflag|oQ|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; ALU_BLOCK|arith_unit|Carryflag|oQ|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[0]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[0]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[10]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[10]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[11]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[11]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[12]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[12]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[13]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[13]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[14]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[14]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[15]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[15]|clk                                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[1]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[1]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[2]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[2]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[3]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[3]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[4]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[4]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[5]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[5]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[6]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iClock ; Rise       ; REGA_BLOCK|oQ[6]|clk                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iClock ; Rise       ; REGA_BLOCK|oQ[7]|clk                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; iA[*]            ; iClock     ; 2.361 ; 2.361 ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; 1.898 ; 1.898 ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; 1.884 ; 1.884 ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; 1.961 ; 1.961 ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; 1.928 ; 1.928 ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; 2.126 ; 2.126 ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; 2.030 ; 2.030 ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; 1.966 ; 1.966 ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; 2.097 ; 2.097 ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; 1.877 ; 1.877 ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; 2.052 ; 2.052 ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; 2.361 ; 2.361 ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; 2.126 ; 2.126 ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; 2.115 ; 2.115 ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; 2.208 ; 2.208 ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; 1.901 ; 1.901 ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; 1.937 ; 1.937 ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; 5.659 ; 5.659 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; 3.239 ; 3.239 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; 5.659 ; 5.659 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; 2.383 ; 2.383 ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; 2.447 ; 2.447 ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; 2.210 ; 2.210 ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; 2.125 ; 2.125 ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; 2.246 ; 2.246 ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; 2.046 ; 2.046 ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; 1.894 ; 1.894 ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; 1.880 ; 1.880 ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; 2.212 ; 2.212 ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; 1.916 ; 1.916 ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; 1.934 ; 1.934 ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; 1.897 ; 1.897 ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; 1.977 ; 1.977 ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; 2.048 ; 2.048 ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; 1.998 ; 1.998 ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; 1.968 ; 1.968 ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; 1.970 ; 1.970 ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; 2.447 ; 2.447 ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; 2.314 ; 2.314 ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; 1.810 ; 1.810 ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; 2.314 ; 2.314 ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; 2.020 ; 2.020 ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; 2.423 ; 2.423 ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; 2.114 ; 2.114 ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; 2.374 ; 2.374 ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; 2.423 ; 2.423 ; Rise       ; iClock          ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; iA[*]            ; iClock     ; -1.617 ; -1.617 ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; -1.641 ; -1.641 ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; -1.728 ; -1.728 ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; -1.795 ; -1.795 ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; -1.755 ; -1.755 ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; -1.957 ; -1.957 ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; -1.789 ; -1.789 ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; -1.809 ; -1.809 ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; -1.943 ; -1.943 ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; -1.719 ; -1.719 ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; -1.814 ; -1.814 ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; -1.986 ; -1.986 ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; -1.954 ; -1.954 ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; -1.949 ; -1.949 ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; -2.047 ; -2.047 ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; -1.720 ; -1.720 ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; -1.617 ; -1.617 ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; -0.031 ; -0.031 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; -0.031 ; -0.031 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; -2.348 ; -2.348 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; -0.495 ; -0.495 ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; -1.628 ; -1.628 ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; -1.628 ; -1.628 ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; -1.926 ; -1.926 ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; -1.923 ; -1.923 ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; -1.773 ; -1.773 ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; -1.724 ; -1.724 ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; -1.723 ; -1.723 ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; -1.946 ; -1.946 ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; -1.652 ; -1.652 ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; -1.640 ; -1.640 ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; -1.740 ; -1.740 ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; -1.825 ; -1.825 ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; -1.827 ; -1.827 ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; -1.692 ; -1.692 ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; -1.815 ; -1.815 ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; -1.683 ; -1.683 ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; -1.838 ; -1.838 ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; -1.473 ; -1.473 ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; -1.677 ; -1.677 ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; -1.949 ; -1.949 ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; -1.473 ; -1.473 ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; -1.751 ; -1.751 ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; -1.751 ; -1.751 ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; -1.815 ; -1.815 ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; -1.906 ; -1.906 ; Rise       ; iClock          ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; nCarryflagout     ; iClock     ; 4.000 ; 4.000 ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 3.967 ; 3.967 ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 7.493 ; 7.493 ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 6.207 ; 6.207 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 5.841 ; 5.841 ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 6.006 ; 6.006 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 6.141 ; 6.141 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 6.238 ; 6.238 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 6.356 ; 6.356 ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 6.389 ; 6.389 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 6.993 ; 6.993 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 6.705 ; 6.705 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 6.726 ; 6.726 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 6.997 ; 6.997 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 7.210 ; 7.210 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 6.995 ; 6.995 ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 7.235 ; 7.235 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 7.394 ; 7.394 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 7.493 ; 7.493 ; Rise       ; iClock          ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; nCarryflagout     ; iClock     ; 4.000 ; 4.000 ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 3.967 ; 3.967 ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 4.693 ; 4.693 ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 5.156 ; 5.156 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 4.831 ; 4.831 ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 4.981 ; 4.981 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 5.011 ; 5.011 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 4.841 ; 4.841 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 4.774 ; 4.774 ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 4.878 ; 4.878 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 4.934 ; 4.934 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 5.161 ; 5.161 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 5.099 ; 5.099 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 5.173 ; 5.173 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 5.146 ; 5.146 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 4.693 ; 4.693 ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 4.898 ; 4.898 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 4.911 ; 4.911 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 4.909 ; 4.909 ; Rise       ; iClock          ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------+
; Propagation Delay                                                ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; iAluOpcode[0] ; oAccumulator[0]  ; 4.890 ; 4.890 ; 4.890 ; 4.890 ;
; iAluOpcode[0] ; oAccumulator[1]  ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; iAluOpcode[0] ; oAccumulator[2]  ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; iAluOpcode[0] ; oAccumulator[3]  ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; iAluOpcode[0] ; oAccumulator[4]  ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; iAluOpcode[0] ; oAccumulator[5]  ; 5.783 ; 5.783 ; 5.783 ; 5.783 ;
; iAluOpcode[0] ; oAccumulator[6]  ; 5.553 ; 5.553 ; 5.553 ; 5.553 ;
; iAluOpcode[0] ; oAccumulator[7]  ; 6.274 ; 6.274 ; 6.274 ; 6.274 ;
; iAluOpcode[0] ; oAccumulator[8]  ; 6.058 ; 6.058 ; 6.058 ; 6.058 ;
; iAluOpcode[0] ; oAccumulator[9]  ; 6.028 ; 6.028 ; 6.028 ; 6.028 ;
; iAluOpcode[0] ; oAccumulator[10] ; 6.400 ; 6.400 ; 6.400 ; 6.400 ;
; iAluOpcode[0] ; oAccumulator[11] ; 6.697 ; 6.697 ; 6.697 ; 6.697 ;
; iAluOpcode[0] ; oAccumulator[12] ; 6.384 ; 6.384 ; 6.384 ; 6.384 ;
; iAluOpcode[0] ; oAccumulator[13] ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; iAluOpcode[0] ; oAccumulator[14] ; 7.090 ; 7.090 ; 7.090 ; 7.090 ;
; iAluOpcode[0] ; oAccumulator[15] ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; iAluOpcode[1] ; oAccumulator[0]  ; 7.274 ; 7.274 ; 7.274 ; 7.274 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 7.763 ; 7.763 ; 7.763 ; 7.763 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 7.778 ; 7.778 ; 7.778 ; 7.778 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 7.892 ; 7.892 ; 7.892 ; 7.892 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 8.203 ; 8.203 ; 8.203 ; 8.203 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 7.973 ; 7.973 ; 7.973 ; 7.973 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 8.694 ; 8.694 ; 8.694 ; 8.694 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 8.478 ; 8.478 ; 8.478 ; 8.478 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 8.448 ; 8.448 ; 8.448 ; 8.448 ;
; iAluOpcode[1] ; oAccumulator[10] ; 8.820 ; 8.820 ; 8.820 ; 8.820 ;
; iAluOpcode[1] ; oAccumulator[11] ; 9.117 ; 9.117 ; 9.117 ; 9.117 ;
; iAluOpcode[1] ; oAccumulator[12] ; 8.804 ; 8.804 ; 8.804 ; 8.804 ;
; iAluOpcode[1] ; oAccumulator[13] ; 9.174 ; 9.174 ; 9.174 ; 9.174 ;
; iAluOpcode[1] ; oAccumulator[14] ; 9.510 ; 9.510 ; 9.510 ; 9.510 ;
; iAluOpcode[1] ; oAccumulator[15] ; 9.331 ; 9.331 ; 9.331 ; 9.331 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 4.466 ; 4.466 ; 4.466 ; 4.466 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 4.303 ; 4.089 ; 4.089 ; 4.303 ;
; iAluOpcode[2] ; oAccumulator[2]  ; 4.373 ; 4.155 ; 4.155 ; 4.373 ;
; iAluOpcode[2] ; oAccumulator[3]  ; 4.353 ; 4.353 ; 4.353 ; 4.353 ;
; iAluOpcode[2] ; oAccumulator[4]  ; 4.477 ; 4.079 ; 4.079 ; 4.477 ;
; iAluOpcode[2] ; oAccumulator[5]  ; 4.555 ; 4.218 ; 4.218 ; 4.555 ;
; iAluOpcode[2] ; oAccumulator[6]  ; 4.554 ; 4.151 ; 4.151 ; 4.554 ;
; iAluOpcode[2] ; oAccumulator[7]  ; 4.567 ; 4.213 ; 4.213 ; 4.567 ;
; iAluOpcode[2] ; oAccumulator[8]  ; 4.491 ; 4.226 ; 4.226 ; 4.491 ;
; iAluOpcode[2] ; oAccumulator[9]  ; 4.805 ; 4.464 ; 4.464 ; 4.805 ;
; iAluOpcode[2] ; oAccumulator[10] ; 4.887 ; 4.549 ; 4.549 ; 4.887 ;
; iAluOpcode[2] ; oAccumulator[11] ; 4.662 ; 4.215 ; 4.215 ; 4.662 ;
; iAluOpcode[2] ; oAccumulator[12] ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; iAluOpcode[2] ; oAccumulator[13] ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; iAluOpcode[2] ; oAccumulator[14] ; 4.310 ; 4.170 ; 4.170 ; 4.310 ;
; iAluOpcode[2] ; oAccumulator[15] ; 4.544 ; 4.288 ; 4.288 ; 4.544 ;
+---------------+------------------+-------+-------+-------+-------+


+------------------------------------------------------------------+
; Minimum Propagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; iAluOpcode[0] ; oAccumulator[0]  ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; iAluOpcode[0] ; oAccumulator[1]  ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; iAluOpcode[0] ; oAccumulator[2]  ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; iAluOpcode[0] ; oAccumulator[3]  ; 4.161 ; 4.185 ; 4.185 ; 4.161 ;
; iAluOpcode[0] ; oAccumulator[4]  ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; iAluOpcode[0] ; oAccumulator[5]  ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; iAluOpcode[0] ; oAccumulator[6]  ; 3.823 ; 3.823 ; 3.823 ; 3.823 ;
; iAluOpcode[0] ; oAccumulator[7]  ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; iAluOpcode[0] ; oAccumulator[8]  ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; iAluOpcode[0] ; oAccumulator[9]  ; 3.890 ; 3.748 ; 3.748 ; 3.890 ;
; iAluOpcode[0] ; oAccumulator[10] ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; iAluOpcode[0] ; oAccumulator[11] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; iAluOpcode[0] ; oAccumulator[12] ; 3.761 ; 3.604 ; 3.604 ; 3.761 ;
; iAluOpcode[0] ; oAccumulator[13] ; 3.979 ; 3.976 ; 3.976 ; 3.979 ;
; iAluOpcode[0] ; oAccumulator[14] ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; iAluOpcode[0] ; oAccumulator[15] ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; iAluOpcode[1] ; oAccumulator[0]  ; 6.363 ; 6.363 ; 6.363 ; 6.363 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 6.184 ; 6.184 ; 6.184 ; 6.184 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 6.179 ; 6.179 ; 6.179 ; 6.179 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 6.242 ; 6.506 ; 6.506 ; 6.242 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 6.231 ; 6.098 ; 6.098 ; 6.231 ;
; iAluOpcode[1] ; oAccumulator[10] ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; iAluOpcode[1] ; oAccumulator[11] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; iAluOpcode[1] ; oAccumulator[12] ; 5.957 ; 5.921 ; 5.921 ; 5.957 ;
; iAluOpcode[1] ; oAccumulator[13] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; iAluOpcode[1] ; oAccumulator[14] ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; iAluOpcode[1] ; oAccumulator[15] ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 4.429 ; 4.054 ; 4.054 ; 4.429 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 4.089 ; 4.039 ; 4.039 ; 4.089 ;
; iAluOpcode[2] ; oAccumulator[2]  ; 4.155 ; 3.995 ; 3.995 ; 4.155 ;
; iAluOpcode[2] ; oAccumulator[3]  ; 4.297 ; 3.990 ; 3.990 ; 4.297 ;
; iAluOpcode[2] ; oAccumulator[4]  ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; iAluOpcode[2] ; oAccumulator[5]  ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; iAluOpcode[2] ; oAccumulator[6]  ; 3.938 ; 3.938 ; 3.938 ; 3.938 ;
; iAluOpcode[2] ; oAccumulator[7]  ; 4.213 ; 4.165 ; 4.165 ; 4.213 ;
; iAluOpcode[2] ; oAccumulator[8]  ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; iAluOpcode[2] ; oAccumulator[9]  ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; iAluOpcode[2] ; oAccumulator[10] ; 4.035 ; 4.035 ; 4.035 ; 4.035 ;
; iAluOpcode[2] ; oAccumulator[11] ; 4.215 ; 4.126 ; 4.126 ; 4.215 ;
; iAluOpcode[2] ; oAccumulator[12] ; 3.720 ; 3.543 ; 3.543 ; 3.720 ;
; iAluOpcode[2] ; oAccumulator[13] ; 4.088 ; 3.719 ; 3.719 ; 4.088 ;
; iAluOpcode[2] ; oAccumulator[14] ; 4.170 ; 4.114 ; 4.114 ; 4.170 ;
; iAluOpcode[2] ; oAccumulator[15] ; 4.288 ; 4.279 ; 4.279 ; 4.288 ;
+---------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.818  ; 0.564 ; N/A      ; N/A     ; -1.631              ;
;  iClock          ; -8.818  ; 0.564 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -16.766 ; 0.0   ; 0.0      ; 0.0     ; -43.179             ;
;  iClock          ; -16.766 ; 0.000 ; N/A      ; N/A     ; -43.179             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; iA[*]            ; iClock     ; 5.424  ; 5.424  ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; 4.373  ; 4.373  ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; 4.249  ; 4.249  ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; 4.509  ; 4.509  ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; 4.260  ; 4.260  ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; 4.862  ; 4.862  ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; 4.599  ; 4.599  ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; 4.508  ; 4.508  ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; 4.796  ; 4.796  ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; 4.229  ; 4.229  ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; 4.738  ; 4.738  ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; 5.424  ; 5.424  ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; 4.824  ; 4.824  ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; 4.853  ; 4.853  ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; 5.033  ; 5.033  ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; 4.262  ; 4.262  ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; 4.377  ; 4.377  ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; 14.756 ; 14.756 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; 10.548 ; 10.548 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; 14.756 ; 14.756 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; 7.715  ; 7.715  ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; 5.751  ; 5.751  ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; 5.140  ; 5.140  ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; 4.803  ; 4.803  ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; 5.093  ; 5.093  ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; 4.640  ; 4.640  ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; 4.250  ; 4.250  ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; 4.203  ; 4.203  ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; 5.048  ; 5.048  ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; 4.254  ; 4.254  ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; 4.281  ; 4.281  ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; 4.196  ; 4.196  ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; 4.332  ; 4.332  ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; 4.459  ; 4.459  ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; 4.381  ; 4.381  ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; 4.322  ; 4.322  ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; 4.502  ; 4.502  ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; 5.751  ; 5.751  ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; 5.314  ; 5.314  ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; 3.986  ; 3.986  ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; 5.314  ; 5.314  ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; 4.726  ; 4.726  ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; 5.673  ; 5.673  ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; 4.642  ; 4.642  ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; 5.537  ; 5.537  ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; 5.673  ; 5.673  ; Rise       ; iClock          ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; iA[*]            ; iClock     ; -1.617 ; -1.617 ; Rise       ; iClock          ;
;  iA[0]           ; iClock     ; -1.641 ; -1.641 ; Rise       ; iClock          ;
;  iA[1]           ; iClock     ; -1.728 ; -1.728 ; Rise       ; iClock          ;
;  iA[2]           ; iClock     ; -1.795 ; -1.795 ; Rise       ; iClock          ;
;  iA[3]           ; iClock     ; -1.755 ; -1.755 ; Rise       ; iClock          ;
;  iA[4]           ; iClock     ; -1.957 ; -1.957 ; Rise       ; iClock          ;
;  iA[5]           ; iClock     ; -1.789 ; -1.789 ; Rise       ; iClock          ;
;  iA[6]           ; iClock     ; -1.809 ; -1.809 ; Rise       ; iClock          ;
;  iA[7]           ; iClock     ; -1.943 ; -1.943 ; Rise       ; iClock          ;
;  iA[8]           ; iClock     ; -1.719 ; -1.719 ; Rise       ; iClock          ;
;  iA[9]           ; iClock     ; -1.814 ; -1.814 ; Rise       ; iClock          ;
;  iA[10]          ; iClock     ; -1.986 ; -1.986 ; Rise       ; iClock          ;
;  iA[11]          ; iClock     ; -1.954 ; -1.954 ; Rise       ; iClock          ;
;  iA[12]          ; iClock     ; -1.949 ; -1.949 ; Rise       ; iClock          ;
;  iA[13]          ; iClock     ; -2.047 ; -2.047 ; Rise       ; iClock          ;
;  iA[14]          ; iClock     ; -1.720 ; -1.720 ; Rise       ; iClock          ;
;  iA[15]          ; iClock     ; -1.617 ; -1.617 ; Rise       ; iClock          ;
; iAluOpcode[*]    ; iClock     ; -0.031 ; -0.031 ; Rise       ; iClock          ;
;  iAluOpcode[0]   ; iClock     ; -0.031 ; -0.031 ; Rise       ; iClock          ;
;  iAluOpcode[1]   ; iClock     ; -2.348 ; -2.348 ; Rise       ; iClock          ;
;  iAluOpcode[2]   ; iClock     ; -0.495 ; -0.495 ; Rise       ; iClock          ;
; iB[*]            ; iClock     ; -1.628 ; -1.628 ; Rise       ; iClock          ;
;  iB[0]           ; iClock     ; -1.628 ; -1.628 ; Rise       ; iClock          ;
;  iB[1]           ; iClock     ; -1.926 ; -1.926 ; Rise       ; iClock          ;
;  iB[2]           ; iClock     ; -1.923 ; -1.923 ; Rise       ; iClock          ;
;  iB[3]           ; iClock     ; -1.773 ; -1.773 ; Rise       ; iClock          ;
;  iB[4]           ; iClock     ; -1.724 ; -1.724 ; Rise       ; iClock          ;
;  iB[5]           ; iClock     ; -1.723 ; -1.723 ; Rise       ; iClock          ;
;  iB[6]           ; iClock     ; -1.946 ; -1.946 ; Rise       ; iClock          ;
;  iB[7]           ; iClock     ; -1.652 ; -1.652 ; Rise       ; iClock          ;
;  iB[8]           ; iClock     ; -1.640 ; -1.640 ; Rise       ; iClock          ;
;  iB[9]           ; iClock     ; -1.740 ; -1.740 ; Rise       ; iClock          ;
;  iB[10]          ; iClock     ; -1.825 ; -1.825 ; Rise       ; iClock          ;
;  iB[11]          ; iClock     ; -1.827 ; -1.827 ; Rise       ; iClock          ;
;  iB[12]          ; iClock     ; -1.692 ; -1.692 ; Rise       ; iClock          ;
;  iB[13]          ; iClock     ; -1.815 ; -1.815 ; Rise       ; iClock          ;
;  iB[14]          ; iClock     ; -1.683 ; -1.683 ; Rise       ; iClock          ;
;  iB[15]          ; iClock     ; -1.838 ; -1.838 ; Rise       ; iClock          ;
; iRegACommand[*]  ; iClock     ; -1.473 ; -1.473 ; Rise       ; iClock          ;
;  iRegACommand[0] ; iClock     ; -1.677 ; -1.677 ; Rise       ; iClock          ;
;  iRegACommand[1] ; iClock     ; -1.949 ; -1.949 ; Rise       ; iClock          ;
;  iRegACommand[2] ; iClock     ; -1.473 ; -1.473 ; Rise       ; iClock          ;
; iRegBCommand[*]  ; iClock     ; -1.751 ; -1.751 ; Rise       ; iClock          ;
;  iRegBCommand[0] ; iClock     ; -1.751 ; -1.751 ; Rise       ; iClock          ;
;  iRegBCommand[1] ; iClock     ; -1.815 ; -1.815 ; Rise       ; iClock          ;
;  iRegBCommand[2] ; iClock     ; -1.906 ; -1.906 ; Rise       ; iClock          ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; nCarryflagout     ; iClock     ; 7.657  ; 7.657  ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 7.597  ; 7.597  ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 17.524 ; 17.524 ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 13.316 ; 13.316 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 12.418 ; 12.418 ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 12.948 ; 12.948 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 13.134 ; 13.134 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 13.631 ; 13.631 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 13.891 ; 13.891 ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 14.051 ; 14.051 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 15.443 ; 15.443 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 15.202 ; 15.202 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 15.062 ; 15.062 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 15.848 ; 15.848 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 16.355 ; 16.355 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 15.997 ; 15.997 ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 16.676 ; 16.676 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 17.228 ; 17.228 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 17.524 ; 17.524 ; Rise       ; iClock          ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; nCarryflagout     ; iClock     ; 4.000 ; 4.000 ; Rise       ; iClock          ;
; nZeroflagout      ; iClock     ; 3.967 ; 3.967 ; Rise       ; iClock          ;
; oAccumulator[*]   ; iClock     ; 4.693 ; 4.693 ; Rise       ; iClock          ;
;  oAccumulator[0]  ; iClock     ; 5.156 ; 5.156 ; Rise       ; iClock          ;
;  oAccumulator[1]  ; iClock     ; 4.831 ; 4.831 ; Rise       ; iClock          ;
;  oAccumulator[2]  ; iClock     ; 4.981 ; 4.981 ; Rise       ; iClock          ;
;  oAccumulator[3]  ; iClock     ; 5.011 ; 5.011 ; Rise       ; iClock          ;
;  oAccumulator[4]  ; iClock     ; 4.841 ; 4.841 ; Rise       ; iClock          ;
;  oAccumulator[5]  ; iClock     ; 4.774 ; 4.774 ; Rise       ; iClock          ;
;  oAccumulator[6]  ; iClock     ; 4.878 ; 4.878 ; Rise       ; iClock          ;
;  oAccumulator[7]  ; iClock     ; 4.934 ; 4.934 ; Rise       ; iClock          ;
;  oAccumulator[8]  ; iClock     ; 5.161 ; 5.161 ; Rise       ; iClock          ;
;  oAccumulator[9]  ; iClock     ; 5.099 ; 5.099 ; Rise       ; iClock          ;
;  oAccumulator[10] ; iClock     ; 5.173 ; 5.173 ; Rise       ; iClock          ;
;  oAccumulator[11] ; iClock     ; 5.146 ; 5.146 ; Rise       ; iClock          ;
;  oAccumulator[12] ; iClock     ; 4.693 ; 4.693 ; Rise       ; iClock          ;
;  oAccumulator[13] ; iClock     ; 4.898 ; 4.898 ; Rise       ; iClock          ;
;  oAccumulator[14] ; iClock     ; 4.911 ; 4.911 ; Rise       ; iClock          ;
;  oAccumulator[15] ; iClock     ; 4.909 ; 4.909 ; Rise       ; iClock          ;
+-------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Progagation Delay                                                    ;
+---------------+------------------+--------+--------+--------+--------+
; Input Port    ; Output Port      ; RR     ; RF     ; FR     ; FF     ;
+---------------+------------------+--------+--------+--------+--------+
; iAluOpcode[0] ; oAccumulator[0]  ; 11.248 ; 11.248 ; 11.248 ; 11.248 ;
; iAluOpcode[0] ; oAccumulator[1]  ; 12.417 ; 12.417 ; 12.417 ; 12.417 ;
; iAluOpcode[0] ; oAccumulator[2]  ; 12.927 ; 12.927 ; 12.927 ; 12.927 ;
; iAluOpcode[0] ; oAccumulator[3]  ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; iAluOpcode[0] ; oAccumulator[4]  ; 13.378 ; 13.378 ; 13.378 ; 13.378 ;
; iAluOpcode[0] ; oAccumulator[5]  ; 14.099 ; 14.099 ; 14.099 ; 14.099 ;
; iAluOpcode[0] ; oAccumulator[6]  ; 13.644 ; 13.644 ; 13.644 ; 13.644 ;
; iAluOpcode[0] ; oAccumulator[7]  ; 15.312 ; 15.312 ; 15.312 ; 15.312 ;
; iAluOpcode[0] ; oAccumulator[8]  ; 15.080 ; 15.080 ; 15.080 ; 15.080 ;
; iAluOpcode[0] ; oAccumulator[9]  ; 14.792 ; 14.792 ; 14.792 ; 14.792 ;
; iAluOpcode[0] ; oAccumulator[10] ; 15.791 ; 15.791 ; 15.791 ; 15.791 ;
; iAluOpcode[0] ; oAccumulator[11] ; 16.549 ; 16.549 ; 16.549 ; 16.549 ;
; iAluOpcode[0] ; oAccumulator[12] ; 15.874 ; 15.874 ; 15.874 ; 15.874 ;
; iAluOpcode[0] ; oAccumulator[13] ; 16.940 ; 16.940 ; 16.940 ; 16.940 ;
; iAluOpcode[0] ; oAccumulator[14] ; 17.970 ; 17.970 ; 17.970 ; 17.970 ;
; iAluOpcode[0] ; oAccumulator[15] ; 17.505 ; 17.505 ; 17.505 ; 17.505 ;
; iAluOpcode[1] ; oAccumulator[0]  ; 15.436 ; 15.436 ; 15.436 ; 15.436 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 17.135 ; 17.135 ; 17.135 ; 17.135 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 17.032 ; 17.032 ; 17.032 ; 17.032 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 17.586 ; 17.586 ; 17.586 ; 17.586 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 18.307 ; 18.307 ; 18.307 ; 18.307 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 17.852 ; 17.852 ; 17.852 ; 17.852 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 19.520 ; 19.520 ; 19.520 ; 19.520 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 19.288 ; 19.288 ; 19.288 ; 19.288 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 19.000 ; 19.000 ; 19.000 ; 19.000 ;
; iAluOpcode[1] ; oAccumulator[10] ; 19.999 ; 19.999 ; 19.999 ; 19.999 ;
; iAluOpcode[1] ; oAccumulator[11] ; 20.757 ; 20.757 ; 20.757 ; 20.757 ;
; iAluOpcode[1] ; oAccumulator[12] ; 20.082 ; 20.082 ; 20.082 ; 20.082 ;
; iAluOpcode[1] ; oAccumulator[13] ; 21.148 ; 21.148 ; 21.148 ; 21.148 ;
; iAluOpcode[1] ; oAccumulator[14] ; 22.178 ; 22.178 ; 22.178 ; 22.178 ;
; iAluOpcode[1] ; oAccumulator[15] ; 21.713 ; 21.713 ; 21.713 ; 21.713 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 10.116 ; 10.094 ; 10.094 ; 10.116 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 9.792  ; 9.184  ; 9.184  ; 9.792  ;
; iAluOpcode[2] ; oAccumulator[2]  ; 10.180 ; 9.460  ; 9.460  ; 10.180 ;
; iAluOpcode[2] ; oAccumulator[3]  ; 9.840  ; 9.840  ; 9.840  ; 9.840  ;
; iAluOpcode[2] ; oAccumulator[4]  ; 10.488 ; 9.304  ; 9.304  ; 10.488 ;
; iAluOpcode[2] ; oAccumulator[5]  ; 10.444 ; 9.470  ; 9.470  ; 10.444 ;
; iAluOpcode[2] ; oAccumulator[6]  ; 10.668 ; 9.509  ; 9.509  ; 10.668 ;
; iAluOpcode[2] ; oAccumulator[7]  ; 10.465 ; 9.445  ; 9.445  ; 10.465 ;
; iAluOpcode[2] ; oAccumulator[8]  ; 10.567 ; 9.829  ; 9.829  ; 10.567 ;
; iAluOpcode[2] ; oAccumulator[9]  ; 11.097 ; 10.120 ; 10.120 ; 11.097 ;
; iAluOpcode[2] ; oAccumulator[10] ; 11.308 ; 10.333 ; 10.333 ; 11.308 ;
; iAluOpcode[2] ; oAccumulator[11] ; 10.738 ; 9.481  ; 9.481  ; 10.738 ;
; iAluOpcode[2] ; oAccumulator[12] ; 9.253  ; 9.253  ; 9.253  ; 9.253  ;
; iAluOpcode[2] ; oAccumulator[13] ; 9.370  ; 9.258  ; 9.258  ; 9.370  ;
; iAluOpcode[2] ; oAccumulator[14] ; 9.960  ; 9.556  ; 9.556  ; 9.960  ;
; iAluOpcode[2] ; oAccumulator[15] ; 10.645 ; 9.899  ; 9.899  ; 10.645 ;
+---------------+------------------+--------+--------+--------+--------+


+------------------------------------------------------------------+
; Minimum Progagation Delay                                        ;
+---------------+------------------+-------+-------+-------+-------+
; Input Port    ; Output Port      ; RR    ; RF    ; FR    ; FF    ;
+---------------+------------------+-------+-------+-------+-------+
; iAluOpcode[0] ; oAccumulator[0]  ; 3.944 ; 3.944 ; 3.944 ; 3.944 ;
; iAluOpcode[0] ; oAccumulator[1]  ; 3.949 ; 3.949 ; 3.949 ; 3.949 ;
; iAluOpcode[0] ; oAccumulator[2]  ; 3.887 ; 3.887 ; 3.887 ; 3.887 ;
; iAluOpcode[0] ; oAccumulator[3]  ; 4.161 ; 4.185 ; 4.185 ; 4.161 ;
; iAluOpcode[0] ; oAccumulator[4]  ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; iAluOpcode[0] ; oAccumulator[5]  ; 3.937 ; 3.937 ; 3.937 ; 3.937 ;
; iAluOpcode[0] ; oAccumulator[6]  ; 3.823 ; 3.823 ; 3.823 ; 3.823 ;
; iAluOpcode[0] ; oAccumulator[7]  ; 4.059 ; 4.059 ; 4.059 ; 4.059 ;
; iAluOpcode[0] ; oAccumulator[8]  ; 3.868 ; 3.868 ; 3.868 ; 3.868 ;
; iAluOpcode[0] ; oAccumulator[9]  ; 3.890 ; 3.748 ; 3.748 ; 3.890 ;
; iAluOpcode[0] ; oAccumulator[10] ; 3.920 ; 3.920 ; 3.920 ; 3.920 ;
; iAluOpcode[0] ; oAccumulator[11] ; 4.083 ; 4.083 ; 4.083 ; 4.083 ;
; iAluOpcode[0] ; oAccumulator[12] ; 3.761 ; 3.604 ; 3.604 ; 3.761 ;
; iAluOpcode[0] ; oAccumulator[13] ; 3.979 ; 3.976 ; 3.976 ; 3.979 ;
; iAluOpcode[0] ; oAccumulator[14] ; 4.014 ; 4.014 ; 4.014 ; 4.014 ;
; iAluOpcode[0] ; oAccumulator[15] ; 4.118 ; 4.118 ; 4.118 ; 4.118 ;
; iAluOpcode[1] ; oAccumulator[0]  ; 6.363 ; 6.363 ; 6.363 ; 6.363 ;
; iAluOpcode[1] ; oAccumulator[1]  ; 6.184 ; 6.184 ; 6.184 ; 6.184 ;
; iAluOpcode[1] ; oAccumulator[2]  ; 6.179 ; 6.179 ; 6.179 ; 6.179 ;
; iAluOpcode[1] ; oAccumulator[3]  ; 6.242 ; 6.506 ; 6.506 ; 6.242 ;
; iAluOpcode[1] ; oAccumulator[4]  ; 6.212 ; 6.212 ; 6.212 ; 6.212 ;
; iAluOpcode[1] ; oAccumulator[5]  ; 6.255 ; 6.255 ; 6.255 ; 6.255 ;
; iAluOpcode[1] ; oAccumulator[6]  ; 6.164 ; 6.164 ; 6.164 ; 6.164 ;
; iAluOpcode[1] ; oAccumulator[7]  ; 6.378 ; 6.378 ; 6.378 ; 6.378 ;
; iAluOpcode[1] ; oAccumulator[8]  ; 6.209 ; 6.209 ; 6.209 ; 6.209 ;
; iAluOpcode[1] ; oAccumulator[9]  ; 6.231 ; 6.098 ; 6.098 ; 6.231 ;
; iAluOpcode[1] ; oAccumulator[10] ; 6.261 ; 6.261 ; 6.261 ; 6.261 ;
; iAluOpcode[1] ; oAccumulator[11] ; 6.441 ; 6.441 ; 6.441 ; 6.441 ;
; iAluOpcode[1] ; oAccumulator[12] ; 5.957 ; 5.921 ; 5.921 ; 5.957 ;
; iAluOpcode[1] ; oAccumulator[13] ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; iAluOpcode[1] ; oAccumulator[14] ; 6.396 ; 6.396 ; 6.396 ; 6.396 ;
; iAluOpcode[1] ; oAccumulator[15] ; 6.432 ; 6.432 ; 6.432 ; 6.432 ;
; iAluOpcode[2] ; oAccumulator[0]  ; 4.429 ; 4.054 ; 4.054 ; 4.429 ;
; iAluOpcode[2] ; oAccumulator[1]  ; 4.089 ; 4.039 ; 4.039 ; 4.089 ;
; iAluOpcode[2] ; oAccumulator[2]  ; 4.155 ; 3.995 ; 3.995 ; 4.155 ;
; iAluOpcode[2] ; oAccumulator[3]  ; 4.297 ; 3.990 ; 3.990 ; 4.297 ;
; iAluOpcode[2] ; oAccumulator[4]  ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; iAluOpcode[2] ; oAccumulator[5]  ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; iAluOpcode[2] ; oAccumulator[6]  ; 3.938 ; 3.938 ; 3.938 ; 3.938 ;
; iAluOpcode[2] ; oAccumulator[7]  ; 4.213 ; 4.165 ; 4.165 ; 4.213 ;
; iAluOpcode[2] ; oAccumulator[8]  ; 3.983 ; 3.983 ; 3.983 ; 3.983 ;
; iAluOpcode[2] ; oAccumulator[9]  ; 4.005 ; 4.005 ; 4.005 ; 4.005 ;
; iAluOpcode[2] ; oAccumulator[10] ; 4.035 ; 4.035 ; 4.035 ; 4.035 ;
; iAluOpcode[2] ; oAccumulator[11] ; 4.215 ; 4.126 ; 4.126 ; 4.215 ;
; iAluOpcode[2] ; oAccumulator[12] ; 3.720 ; 3.543 ; 3.543 ; 3.720 ;
; iAluOpcode[2] ; oAccumulator[13] ; 4.088 ; 3.719 ; 3.719 ; 4.088 ;
; iAluOpcode[2] ; oAccumulator[14] ; 4.170 ; 4.114 ; 4.114 ; 4.170 ;
; iAluOpcode[2] ; oAccumulator[15] ; 4.288 ; 4.279 ; 4.279 ; 4.288 ;
+---------------+------------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iClock     ; iClock   ; 1219     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; iClock     ; iClock   ; 1219     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 218   ; 218  ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 578   ; 578  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 09 10:26:39 2020
Info: Command: quartus_sta ALU_PROJECT -c ALU_PROJECT
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU_PROJECT.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name iClock iClock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.818
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.818       -16.766 iClock 
Info (332146): Worst-case hold slack is 1.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.503         0.000 iClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -43.179 iClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.553        -4.799 iClock 
Info (332146): Worst-case hold slack is 0.564
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.564         0.000 iClock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -35.380 iClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Wed Dec 09 10:26:42 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


