TimeQuest Timing Analyzer report for bus_ia
Mon Dec  3 12:35:05 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 166.39 MHz ; 166.39 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.010 ; -586.811      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.076 ; -0.076        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.016 ; -0.646        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.243 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -403.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.010 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.046      ;
; -4.980 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 6.016      ;
; -4.767 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.803      ;
; -4.762 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.798      ;
; -4.761 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.797      ;
; -4.732 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.768      ;
; -4.731 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.767      ;
; -4.700 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.736      ;
; -4.559 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.595      ;
; -4.519 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.555      ;
; -4.518 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.554      ;
; -4.452 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.488      ;
; -4.451 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.487      ;
; -4.311 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.347      ;
; -4.310 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.346      ;
; -4.217 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.253      ;
; -4.187 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.223      ;
; -4.156 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.192      ;
; -4.125 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.161      ;
; -3.974 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 5.010      ;
; -3.929 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.965      ;
; -3.908 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.944      ;
; -3.907 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.943      ;
; -3.907 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.943      ;
; -3.899 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.935      ;
; -3.877 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.913      ;
; -3.876 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.912      ;
; -3.766 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.802      ;
; -3.686 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.722      ;
; -3.619 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.655      ;
; -3.544 ; h100:inst16|R[0]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.580      ;
; -3.494 ; h100:inst16|R[0]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.530      ;
; -3.478 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.514      ;
; -3.477 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.513      ;
; -3.463 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.499      ;
; -3.407 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.443      ;
; -3.377 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.413      ;
; -3.363 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.399      ;
; -3.355 ; h100:inst16|R[0]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.391      ;
; -3.332 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.368      ;
; -3.304 ; h100:inst16|R[0]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.340      ;
; -3.292 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.328      ;
; -3.245 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.281      ;
; -3.240 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.276      ;
; -3.229 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.265      ;
; -3.228 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.264      ;
; -3.217 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.253      ;
; -3.216 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.252      ;
; -3.215 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.251      ;
; -3.175 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.210      ;
; -3.164 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.200      ;
; -3.145 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.180      ;
; -3.132 ; h100:inst16|R[0]                     ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.168      ;
; -3.125 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.011     ; 4.150      ;
; -3.125 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.011     ; 4.150      ;
; -3.112 ; h100:inst16|R[5]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.148      ;
; -3.100 ; initiateur:inst|R_32[24]             ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.009     ; 4.127      ;
; -3.100 ; initiateur:inst|R_32[24]             ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.009     ; 4.127      ;
; -3.097 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.133      ;
; -3.075 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.111      ;
; -3.062 ; h100:inst16|R[5]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.098      ;
; -3.058 ; h100:inst16|R[0]                     ; h100:inst16|R[17]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.094      ;
; -3.044 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.080      ;
; -3.044 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.080      ;
; -3.043 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.079      ;
; -3.038 ; h100:inst16|R[6]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.074      ;
; -3.022 ; h100:inst16|R[1]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 4.040      ;
; -3.002 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.038      ;
; -2.994 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.030      ;
; -2.993 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.029      ;
; -2.988 ; h100:inst16|R[2]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 4.006      ;
; -2.988 ; h100:inst16|R[6]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.024      ;
; -2.972 ; h100:inst16|R[1]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.990      ;
; -2.959 ; initiateur:inst|R_tft[26]            ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.009     ; 3.986      ;
; -2.959 ; initiateur:inst|R_tft[26]            ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.009     ; 3.986      ;
; -2.956 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.992      ;
; -2.945 ; h100:inst16|R[7]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.981      ;
; -2.938 ; h100:inst16|R[2]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.956      ;
; -2.935 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.971      ;
; -2.932 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.967      ;
; -2.923 ; h100:inst16|R[5]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.959      ;
; -2.908 ; h100:inst16|R[4]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.926      ;
; -2.895 ; h100:inst16|R[7]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.931      ;
; -2.884 ; h100:inst16|R[8]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.920      ;
; -2.872 ; h100:inst16|R[5]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.908      ;
; -2.869 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.010      ; 3.915      ;
; -2.868 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.010      ; 3.914      ;
; -2.865 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.900      ;
; -2.858 ; h100:inst16|R[4]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.876      ;
; -2.849 ; h100:inst16|R[6]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.885      ;
; -2.834 ; h100:inst16|R[8]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.870      ;
; -2.833 ; h100:inst16|R[1]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.851      ;
; -2.805 ; h100:inst16|R[10]                    ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.841      ;
; -2.799 ; h100:inst16|R[2]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.817      ;
; -2.798 ; h100:inst16|R[6]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.834      ;
; -2.794 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.830      ;
; -2.793 ; h100:inst16|R[3]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.811      ;
; -2.782 ; h100:inst16|R[1]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; -0.018     ; 3.800      ;
; -2.756 ; h100:inst16|R[7]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.792      ;
; -2.755 ; h100:inst16|R[10]                    ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.791      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.076 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.316      ; 0.506      ;
; 0.057  ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.312      ; 0.635      ;
; 0.108  ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.316      ; 0.690      ;
; 0.391  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; diodemod:inst20|R                               ; diodemod:inst20|R                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst17|R_SS[5]                          ; wrapper:inst17|R_SS[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.445  ; reset                                           ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 2.674      ; 3.385      ;
; 0.521  ; rs232in:inst4|R_sh[5]                           ; rs232in:inst4|R_sh[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; rs232in:inst4|R_sh[5]                           ; initiateur:inst|R_data[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; terminateur:inst3|R_tft[25]                     ; initiateur:inst|R_tft[25]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; terminateur:inst3|R_tft[15]                     ; initiateur:inst|R_tft[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[11]                        ; initiateur:inst|R_32[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; plus12:inst2|R_res[0]                           ; terminateur:inst3|R_tft[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[26]                        ; initiateur:inst|R_32[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[11]                        ; wrapper:inst17|R_tft[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; rs232in:inst4|R_sh[7]                           ; initiateur:inst|R_data[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; initiateur:inst|R_32[1]                         ; wrapper:inst17|R_tft[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[6]                         ; wrapper:inst17|R_tft[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528  ; initiateur:inst|R_32[28]                        ; initiateur:inst|R_32[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.532  ; rs232in:inst4|R_sh[0]                           ; initiateur:inst|R_data[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; rs232in:inst4|R_sh[6]                           ; initiateur:inst|R_data[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; h100:inst16|state.ST_TICK                       ; h100:inst16|state.ST_LOAD                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; rs232in:inst4|R_sh[2]                           ; initiateur:inst|R_data[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.534  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535  ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.535  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536  ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.536  ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.540  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.541  ; plus12:inst2|state.ST_READ                      ; wrapper:inst17|state.ST_READ_BUSIN              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.541  ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.543  ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.555  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.555  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.555  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.555  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.562  ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.563  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.MainLoop                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.563  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.564  ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.565  ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.568  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.569  ; serpentinprog:inst15|state.ST_INIT              ; serpentinprog:inst15|I[4]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.569  ; serpentinprog:inst15|state.ST_INIT              ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.835      ;
; 0.570  ; serpentinprog:inst15|state.ST_INIT              ; serpentinprog:inst15|I[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.571  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.577  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
; 0.579  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_FOR                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.016 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.500        ; 2.649      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.015 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.201      ;
; -0.014 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.014 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.014 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.014 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.014 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.014 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 2.649      ; 3.199      ;
; -0.009 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.009 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.500        ; 2.650      ; 3.195      ;
; -0.006 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; -0.006 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; -0.006 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; -0.006 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; -0.006 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; -0.006 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 2.674      ; 3.216      ;
; 0.001  ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 2.674      ; 3.209      ;
; 0.001  ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.674      ; 3.209      ;
; 0.001  ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 2.674      ; 3.209      ;
; 0.001  ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.500        ; 2.674      ; 3.209      ;
; 0.001  ; reset     ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.209      ;
; 0.010  ; reset     ; diodemod:inst20|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.010  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.010  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.010  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.010  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.010  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 2.660      ; 3.186      ;
; 0.014  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.014  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.182      ;
; 0.021  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.183      ;
; 0.021  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.183      ;
; 0.021  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.183      ;
; 0.021  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.668      ; 3.183      ;
; 0.021  ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; 0.500        ; 2.668      ; 3.183      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.027  ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.500        ; 2.679      ; 3.188      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
; 0.484  ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 1.000        ; 2.649      ; 3.201      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.243 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.243 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.000        ; 2.679      ; 3.188      ;
; 0.249 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.183      ;
; 0.249 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.183      ;
; 0.249 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.183      ;
; 0.249 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.668      ; 3.183      ;
; 0.249 ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.183      ;
; 0.256 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.256 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.182      ;
; 0.260 ; reset     ; diodemod:inst20|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.260 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.260 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.260 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.260 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.260 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 2.660      ; 3.186      ;
; 0.269 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 2.674      ; 3.209      ;
; 0.269 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.674      ; 3.209      ;
; 0.269 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.674      ; 3.209      ;
; 0.269 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 2.674      ; 3.209      ;
; 0.269 ; reset     ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 2.674      ; 3.209      ;
; 0.276 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.276 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.276 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.276 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.276 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.276 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 2.674      ; 3.216      ;
; 0.279 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.279 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.000        ; 2.650      ; 3.195      ;
; 0.284 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.284 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.284 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.284 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.284 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.284 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 2.649      ; 3.199      ;
; 0.285 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.285 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.286 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.000        ; 2.649      ; 3.201      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.743 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; -0.500       ; 2.679      ; 3.188      ;
; 0.749 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; -0.500       ; 2.668      ; 3.183      ;
; 0.749 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; -0.500       ; 2.668      ; 3.183      ;
; 0.749 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; -0.500       ; 2.668      ; 3.183      ;
; 0.749 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; -0.500       ; 2.668      ; 3.183      ;
; 0.749 ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; -0.500       ; 2.668      ; 3.183      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|state.ST_INIT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|state.ST_INIT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|state.ST_SWITCH ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|state.ST_SWITCH ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 6.491 ; 6.491 ; Rise       ; clk             ;
; SEL2      ; clk        ; 6.300 ; 6.300 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.878 ; 2.878 ; Rise       ; clk             ;
; reset     ; clk        ; 1.670 ; 1.670 ; Rise       ; clk             ;
; rx        ; clk        ; 3.184 ; 3.184 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.681 ; 2.681 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.833 ; 2.833 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.847 ; 1.847 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -5.812 ; -5.812 ; Rise       ; clk             ;
; SEL2      ; clk        ; -5.621 ; -5.621 ; Rise       ; clk             ;
; ivdf0     ; clk        ; -0.325 ; -0.325 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.321 ; -0.321 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.186 ; -0.186 ; Rise       ; clk             ;
; reset     ; clk        ; -0.445 ; -0.445 ; Rise       ; clk             ;
; rx        ; clk        ; -2.954 ; -2.954 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.866 ; -0.866 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.790 ; -0.790 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.655 ; -0.655 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 14.215 ; 14.215 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 12.967 ; 12.967 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 14.215 ; 14.215 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 13.414 ; 13.414 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 14.133 ; 14.133 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 13.234 ; 13.234 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 12.406 ; 12.406 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 8.635  ; 8.635  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 8.577  ; 8.577  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.669  ; 8.669  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; tx          ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
; diode       ; reset      ; 9.925  ; 9.925  ; Rise       ; reset           ;
; diode       ; reset      ; 9.925  ; 9.925  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 9.769  ; 9.769  ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 10.714 ; 10.714 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 11.252 ; 11.252 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 10.849 ; 10.849 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 11.934 ; 11.934 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 10.991 ; 10.991 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 9.769  ; 9.769  ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 9.791  ; 9.791  ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 8.321  ; 8.321  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 8.297  ; 8.297  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 8.057  ; 8.057  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.371  ; 8.371  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 8.327  ; 8.327  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 8.660  ; 8.660  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 8.781  ; 8.781  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; tx          ; clk        ; 7.812  ; 7.812  ; Rise       ; clk             ;
; diode       ; reset      ; 9.925  ; 9.925  ; Rise       ; reset           ;
; diode       ; reset      ; 9.925  ; 9.925  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; SEL1       ; SS[1]       ; 18.137 ; 18.137 ; 18.137 ; 18.137 ;
; SEL1       ; SS[2]       ; 17.259 ; 17.259 ; 17.259 ; 17.259 ;
; SEL1       ; SS[3]       ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; SEL1       ; SS[4]       ; 16.732 ; 16.732 ; 16.732 ; 16.732 ;
; SEL1       ; SS[5]       ; 15.628 ; 15.628 ; 15.628 ; 15.628 ;
; SEL1       ; SS[6]       ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SEL2       ; SS[0]       ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; SEL2       ; SS[1]       ; 18.237 ; 18.237 ; 18.237 ; 18.237 ;
; SEL2       ; SS[2]       ; 17.521 ; 17.521 ; 17.521 ; 17.521 ;
; SEL2       ; SS[3]       ; 17.460 ; 17.460 ; 17.460 ; 17.460 ;
; SEL2       ; SS[4]       ; 16.749 ; 16.749 ; 16.749 ; 16.749 ;
; SEL2       ; SS[5]       ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; SEL2       ; SS[6]       ; 14.207 ; 14.207 ; 14.207 ; 14.207 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.756 ; 14.959 ; 14.959 ; 15.756 ;
; SEL1       ; SS[1]       ; 16.850 ; 16.032 ; 16.032 ; 16.850 ;
; SEL1       ; SS[2]       ; 16.573 ; 16.150 ; 16.150 ; 16.573 ;
; SEL1       ; SS[3]       ; 15.990 ; 16.892 ; 16.892 ; 15.990 ;
; SEL1       ; SS[4]       ; 15.574 ; 15.967 ; 15.967 ; 15.574 ;
; SEL1       ; SS[5]       ; 14.351 ; 14.719 ; 14.719 ; 14.351 ;
; SEL1       ; SS[6]       ; 13.905 ; 13.905 ; 13.905 ; 13.905 ;
; SEL2       ; SS[0]       ; 15.943 ; 15.103 ; 15.103 ; 15.943 ;
; SEL2       ; SS[1]       ; 16.214 ; 16.969 ; 16.969 ; 16.214 ;
; SEL2       ; SS[2]       ; 16.332 ; 16.673 ; 16.673 ; 16.332 ;
; SEL2       ; SS[3]       ; 17.361 ; 16.262 ; 16.262 ; 17.361 ;
; SEL2       ; SS[4]       ; 16.145 ; 15.846 ; 15.846 ; 16.145 ;
; SEL2       ; SS[5]       ; 15.035 ; 14.623 ; 14.623 ; 15.035 ;
; SEL2       ; SS[6]       ; 14.207 ; 14.207 ; 14.207 ; 14.207 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.589 ; -89.983       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.365 ; -1.117        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.447 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.099 ; -7.200        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -403.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.589 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.622      ;
; -1.579 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.612      ;
; -1.500 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.533      ;
; -1.483 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.516      ;
; -1.482 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.515      ;
; -1.473 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.506      ;
; -1.472 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.505      ;
; -1.459 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.492      ;
; -1.429 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.462      ;
; -1.394 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.427      ;
; -1.393 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.426      ;
; -1.353 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.386      ;
; -1.352 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.385      ;
; -1.323 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.356      ;
; -1.322 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.355      ;
; -1.260 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.293      ;
; -1.259 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.292      ;
; -1.249 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.282      ;
; -1.227 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.260      ;
; -1.170 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.203      ;
; -1.154 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.187      ;
; -1.153 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.186      ;
; -1.129 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.162      ;
; -1.129 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.162      ;
; -1.127 ; h100:inst16|R[0]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.159      ;
; -1.121 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.154      ;
; -1.120 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.153      ;
; -1.119 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.152      ;
; -1.116 ; h100:inst16|R[0]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.148      ;
; -1.099 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.132      ;
; -1.046 ; h100:inst16|R[0]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.078      ;
; -1.040 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.073      ;
; -1.025 ; h100:inst16|R[0]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.057      ;
; -0.999 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.032      ;
; -0.974 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.007      ;
; -0.970 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.003      ;
; -0.969 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.002      ;
; -0.930 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.963      ;
; -0.922 ; h100:inst16|R[0]                     ; h100:inst16|R[18]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.954      ;
; -0.917 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.950      ;
; -0.907 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.940      ;
; -0.897 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.930      ;
; -0.893 ; h100:inst16|R[5]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.925      ;
; -0.890 ; h100:inst16|R[1]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.906      ;
; -0.884 ; h100:inst16|R[0]                     ; h100:inst16|R[17]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.916      ;
; -0.882 ; h100:inst16|R[5]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.914      ;
; -0.879 ; h100:inst16|R[1]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.895      ;
; -0.874 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.010     ; 1.896      ;
; -0.873 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.010     ; 1.895      ;
; -0.870 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.903      ;
; -0.868 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.901      ;
; -0.867 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.900      ;
; -0.866 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.899      ;
; -0.865 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.898      ;
; -0.862 ; h100:inst16|R[2]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.878      ;
; -0.857 ; h100:inst16|R[6]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.889      ;
; -0.855 ; initiateur:inst|R_32[24]             ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.008     ; 1.879      ;
; -0.854 ; initiateur:inst|R_32[24]             ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.008     ; 1.878      ;
; -0.852 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.884      ;
; -0.851 ; h100:inst16|R[2]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.867      ;
; -0.846 ; h100:inst16|R[6]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.878      ;
; -0.842 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.875      ;
; -0.842 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.874      ;
; -0.828 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.861      ;
; -0.821 ; h100:inst16|R[7]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.853      ;
; -0.812 ; h100:inst16|R[5]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.844      ;
; -0.810 ; h100:inst16|R[4]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.826      ;
; -0.810 ; h100:inst16|R[7]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.842      ;
; -0.809 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.840      ;
; -0.809 ; h100:inst16|R[1]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.825      ;
; -0.800 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.833      ;
; -0.799 ; h100:inst16|R[4]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.815      ;
; -0.799 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.830      ;
; -0.791 ; h100:inst16|R[5]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.823      ;
; -0.788 ; h100:inst16|R[1]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.804      ;
; -0.787 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.820      ;
; -0.781 ; h100:inst16|R[8]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.813      ;
; -0.781 ; h100:inst16|R[2]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.797      ;
; -0.776 ; h100:inst16|R[6]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.808      ;
; -0.770 ; h100:inst16|R[8]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.802      ;
; -0.769 ; initiateur:inst|R_tft[26]            ; wrapper:inst17|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.008     ; 1.793      ;
; -0.768 ; initiateur:inst|R_tft[26]            ; wrapper:inst17|state.ST_LOAD_MSG      ; clk          ; clk         ; 1.000        ; -0.008     ; 1.792      ;
; -0.767 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.800      ;
; -0.764 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.009      ; 1.805      ;
; -0.764 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.797      ;
; -0.763 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.796      ;
; -0.763 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.795      ;
; -0.762 ; h100:inst16|R[3]                     ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.778      ;
; -0.760 ; h100:inst16|R[2]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.776      ;
; -0.757 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; 0.001      ; 1.790      ;
; -0.755 ; h100:inst16|R[6]                     ; h100:inst16|R[19]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.787      ;
; -0.751 ; h100:inst16|R[3]                     ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.767      ;
; -0.740 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.009      ; 1.781      ;
; -0.740 ; h100:inst16|R[7]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.772      ;
; -0.738 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.771      ;
; -0.737 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.770      ;
; -0.731 ; h100:inst16|R[10]                    ; h100:inst16|R[21]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.763      ;
; -0.729 ; h100:inst16|R[4]                     ; h100:inst16|R[20]                     ; clk          ; clk         ; 1.000        ; -0.016     ; 1.745      ;
; -0.722 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.754      ;
; -0.720 ; h100:inst16|R[10]                    ; h100:inst16|R[22]                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.752      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.365 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.433      ; 0.220      ;
; -0.311 ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.432      ; 0.273      ;
; -0.289 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.436      ; 0.299      ;
; -0.152 ; reset                                           ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 1.651      ; 1.651      ;
; 0.007  ; reset                                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.810      ;
; 0.032  ; reset                                           ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.835      ;
; 0.045  ; reset                                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.848      ;
; 0.071  ; reset                                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.874      ;
; 0.072  ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.433      ; 0.657      ;
; 0.081  ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.435      ; 0.668      ;
; 0.091  ; reset                                           ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.894      ;
; 0.131  ; reset                                           ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.934      ;
; 0.142  ; moduler:inst10|C[1]~13                          ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 0.436      ; 0.730      ;
; 0.151  ; moduler:inst10|C[2]~9                           ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 0.432      ; 0.735      ;
; 0.157  ; reset                                           ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.651      ; 1.960      ;
; 0.165  ; reset                                           ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 1.651      ; 1.968      ;
; 0.166  ; reset                                           ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.969      ;
; 0.173  ; reset                                           ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.976      ;
; 0.181  ; moduler:inst10|C[4]~1                           ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 0.435      ; 0.768      ;
; 0.189  ; moduler:inst10|C[0]~17                          ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 0.433      ; 0.774      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|state.ST_WRITE_OUT               ; wrapper:inst17|state.ST_WRITE_OUT               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|state.ST_DECR                       ; h100:inst16|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst16|R[0]                                ; h100:inst16|R[0]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; diodemod:inst20|R                               ; diodemod:inst20|R                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst17|R_SS[5]                          ; wrapper:inst17|R_SS[5]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; moduler:inst10|C[3]~5                           ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 0.433      ; 0.807      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[28]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[29]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[26]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[27]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[31]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[3]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; wrapper:inst17|R_tft[11]                        ; reset        ; clk         ; 0.000        ; 1.637      ; 2.026      ;
; 0.237  ; reset                                           ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 1.656      ; 2.045      ;
; 0.238  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; terminateur:inst3|R_tft[25]                     ; initiateur:inst|R_tft[25]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateur:inst3|R_tft[15]                     ; initiateur:inst|R_tft[15]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|R_sh[5]                           ; rs232in:inst4|R_sh[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[26]                        ; initiateur:inst|R_32[18]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; terminateur:inst3|R_tft[19]                     ; initiateur:inst|R_tft[19]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[28]                     ; initiateur:inst|R_tft[28]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232in:inst4|R_sh[5]                           ; initiateur:inst|R_data[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; plus12:inst2|R_res[0]                           ; terminateur:inst3|R_tft[0]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[11]                        ; wrapper:inst17|R_tft[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; initiateur:inst|R_32[11]                        ; initiateur:inst|R_32[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; rs232in:inst4|R_sh[7]                           ; initiateur:inst|R_data[7]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[24]                        ; initiateur:inst|R_32[16]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[1]                         ; wrapper:inst17|R_tft[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[6]                         ; wrapper:inst17|R_tft[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; initiateur:inst|R_32[28]                        ; initiateur:inst|R_32[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; rs232in:inst4|R_sh[0]                           ; initiateur:inst|R_data[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; rs232in:inst4|R_sh[6]                           ; initiateur:inst|R_data[6]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; initiateur:inst|R_32[23]                        ; initiateur:inst|R_32[15]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.447 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.447 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.447 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.447 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.447 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.447 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.500        ; 1.628      ; 1.713      ;
; 0.449 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.449 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.712      ;
; 0.451 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.451 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.500        ; 1.629      ; 1.710      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.460 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.500        ; 1.628      ; 1.700      ;
; 0.462 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.462 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.500        ; 1.651      ; 1.721      ;
; 0.468 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.500        ; 1.651      ; 1.715      ;
; 0.468 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.651      ; 1.715      ;
; 0.468 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.500        ; 1.651      ; 1.715      ;
; 0.468 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.500        ; 1.651      ; 1.715      ;
; 0.468 ; reset     ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.715      ;
; 0.469 ; reset     ; diodemod:inst20|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.500        ; 1.656      ; 1.719      ;
; 0.469 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.469 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.469 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.469 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.469 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 1.638      ; 1.701      ;
; 0.476 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.476 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.694      ;
; 0.479 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.698      ;
; 0.479 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.698      ;
; 0.479 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.698      ;
; 0.479 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.645      ; 1.698      ;
; 0.479 ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; 0.500        ; 1.645      ; 1.698      ;
; 0.947 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.947 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.947 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.947 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.947 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.947 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 1.000        ; 1.628      ; 1.713      ;
; 0.949 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
; 0.949 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
; 0.949 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
; 0.949 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
; 0.949 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
; 0.949 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 1.000        ; 1.629      ; 1.712      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.099 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.698      ;
; -0.099 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.698      ;
; -0.099 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.698      ;
; -0.099 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.645      ; 1.698      ;
; -0.099 ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; 0.000        ; 1.645      ; 1.698      ;
; -0.096 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.096 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.694      ;
; -0.089 ; reset     ; diodemod:inst20|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[1]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[2]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[3]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[4]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[5]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|state.ST_INIT              ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; serpentinprog:inst15|I[0]                       ; reset        ; clk         ; 0.000        ; 1.656      ; 1.719      ;
; -0.089 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.089 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.089 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.089 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.089 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 1.638      ; 1.701      ;
; -0.088 ; reset     ; moduler:inst10|state                            ; reset        ; clk         ; 0.000        ; 1.651      ; 1.715      ;
; -0.088 ; reset     ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.715      ;
; -0.088 ; reset     ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.715      ;
; -0.088 ; reset     ; serpentinprog:inst15|state.ST_NEXT              ; reset        ; clk         ; 0.000        ; 1.651      ; 1.715      ;
; -0.088 ; reset     ; diodemod:inst20|state.ST_SWITCH                 ; reset        ; clk         ; 0.000        ; 1.651      ; 1.715      ;
; -0.082 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.082 ; reset     ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.082 ; reset     ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.082 ; reset     ; moduler:inst10|C[5]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.082 ; reset     ; moduler:inst10|C[6]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.082 ; reset     ; moduler:inst10|C[7]                             ; reset        ; clk         ; 0.000        ; 1.651      ; 1.721      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[4]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[6]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[7]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[8]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[9]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[18]                    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[19]                    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[20]                    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[0]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[1]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_N_CLOCK[2]                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_SS[4]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_SS[3]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_SS[2]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_SS[1]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.080 ; reset     ; wrapper:inst17|R_SS[0]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 1.700      ;
; -0.071 ; reset     ; h100:inst16|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[5]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[10]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[11]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[12]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[13]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[14]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[15]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[16]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[17]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[21]                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; h100:inst16|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_N_CLOCK[3]                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; h100:inst16|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.071 ; reset     ; wrapper:inst17|R_SS[5]                          ; reset        ; clk         ; 0.000        ; 1.629      ; 1.710      ;
; -0.069 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.069 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.712      ;
; -0.067 ; reset     ; wrapper:inst17|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; -0.067 ; reset     ; wrapper:inst17|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; -0.067 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; -0.067 ; reset     ; wrapper:inst17|state.ST_LOAD_MSG                ; reset        ; clk         ; 0.000        ; 1.628      ; 1.713      ;
; 0.401  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; -0.500       ; 1.645      ; 1.698      ;
; 0.401  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; -0.500       ; 1.645      ; 1.698      ;
; 0.401  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; -0.500       ; 1.645      ; 1.698      ;
; 0.401  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; -0.500       ; 1.645      ; 1.698      ;
; 0.401  ; reset     ; diodemod:inst20|R                               ; reset        ; clk         ; -0.500       ; 1.645      ; 1.698      ;
; 0.404  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
; 0.404  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; -0.500       ; 1.638      ; 1.694      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|state.ST_INIT   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|state.ST_INIT   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; diodemod:inst20|state.ST_SWITCH ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; diodemod:inst20|state.ST_SWITCH ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|R[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|R[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_DECR       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_DECR       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_LOAD       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_LOAD       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst16|state.ST_TICK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst16|state.ST_TICK       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 3.386 ; 3.386 ; Rise       ; clk             ;
; SEL2      ; clk        ; 3.302 ; 3.302 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 1.246 ; 1.246 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.316 ; 1.316 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.905 ; 0.905 ; Rise       ; clk             ;
; reset     ; clk        ; 0.414 ; 0.414 ; Rise       ; clk             ;
; rx        ; clk        ; 1.778 ; 1.778 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.102 ; 1.102 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.172 ; 1.172 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 0.761 ; 0.761 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.052 ; -3.052 ; Rise       ; clk             ;
; SEL2      ; clk        ; -2.968 ; -2.968 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.232  ; 0.232  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.205  ; 0.205  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.284  ; 0.284  ; Rise       ; clk             ;
; reset     ; clk        ; 0.152  ; 0.152  ; Rise       ; clk             ;
; rx        ; clk        ; -1.658 ; -1.658 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.330 ; -0.330 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.335 ; -0.335 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.256 ; -0.256 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 6.680 ; 6.680 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 7.305 ; 7.305 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 6.834 ; 6.834 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 7.384 ; 7.384 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 6.739 ; 6.739 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 6.491 ; 6.491 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.827 ; 5.827 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.632 ; 4.632 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 4.556 ; 4.556 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.658 ; 4.658 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.867 ; 4.867 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.909 ; 4.909 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; tx          ; clk        ; 4.533 ; 4.533 ; Rise       ; clk             ;
; diode       ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode       ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.681 ; 5.681 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 6.046 ; 6.046 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.748 ; 5.748 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 6.396 ; 6.396 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.765 ; 5.765 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.335 ; 5.335 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.515 ; 4.515 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; tx          ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
; diode       ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode       ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.496 ; 8.496 ; 8.496 ; 8.496 ;
; SEL1       ; SS[1]       ; 9.545 ; 9.545 ; 9.545 ; 9.545 ;
; SEL1       ; SS[2]       ; 9.036 ; 9.036 ; 9.036 ; 9.036 ;
; SEL1       ; SS[3]       ; 9.287 ; 9.287 ; 9.287 ; 9.287 ;
; SEL1       ; SS[4]       ; 8.787 ; 8.787 ; 8.787 ; 8.787 ;
; SEL1       ; SS[5]       ; 8.394 ; 8.394 ; 8.394 ; 8.394 ;
; SEL1       ; SS[6]       ; 7.713 ; 7.713 ; 7.713 ; 7.713 ;
; SEL2       ; SS[0]       ; 8.550 ; 8.550 ; 8.550 ; 8.550 ;
; SEL2       ; SS[1]       ; 9.578 ; 9.578 ; 9.578 ; 9.578 ;
; SEL2       ; SS[2]       ; 9.155 ; 9.155 ; 9.155 ; 9.155 ;
; SEL2       ; SS[3]       ; 9.348 ; 9.348 ; 9.348 ; 9.348 ;
; SEL2       ; SS[4]       ; 8.798 ; 8.798 ; 8.798 ; 8.798 ;
; SEL2       ; SS[5]       ; 8.455 ; 8.455 ; 8.455 ; 8.455 ;
; SEL2       ; SS[6]       ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.403 ; 8.099 ; 8.099 ; 8.403 ;
; SEL1       ; SS[1]       ; 8.987 ; 8.595 ; 8.595 ; 8.987 ;
; SEL1       ; SS[2]       ; 8.757 ; 8.504 ; 8.504 ; 8.757 ;
; SEL1       ; SS[3]       ; 8.695 ; 9.105 ; 9.105 ; 8.695 ;
; SEL1       ; SS[4]       ; 8.294 ; 8.460 ; 8.460 ; 8.294 ;
; SEL1       ; SS[5]       ; 7.863 ; 8.022 ; 8.022 ; 7.863 ;
; SEL1       ; SS[6]       ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; SEL2       ; SS[0]       ; 8.487 ; 8.135 ; 8.135 ; 8.487 ;
; SEL2       ; SS[1]       ; 8.657 ; 9.045 ; 9.045 ; 8.657 ;
; SEL2       ; SS[2]       ; 8.566 ; 8.790 ; 8.790 ; 8.566 ;
; SEL2       ; SS[3]       ; 9.296 ; 8.832 ; 8.832 ; 9.296 ;
; SEL2       ; SS[4]       ; 8.561 ; 8.431 ; 8.431 ; 8.561 ;
; SEL2       ; SS[5]       ; 8.162 ; 8.000 ; 8.000 ; 8.162 ;
; SEL2       ; SS[6]       ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.010   ; -0.365 ; -0.016   ; -0.099  ; -1.380              ;
;  clk             ; -5.010   ; -0.365 ; -0.016   ; -0.099  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -586.811 ; -1.117 ; -0.646   ; -7.2    ; -404.602            ;
;  clk             ; -586.811 ; -1.117 ; -0.646   ; -7.200  ; -403.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 6.491 ; 6.491 ; Rise       ; clk             ;
; SEL2      ; clk        ; 6.300 ; 6.300 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.712 ; 3.712 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.864 ; 3.864 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 2.878 ; 2.878 ; Rise       ; clk             ;
; reset     ; clk        ; 1.670 ; 1.670 ; Rise       ; clk             ;
; rx        ; clk        ; 3.184 ; 3.184 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.681 ; 2.681 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.833 ; 2.833 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.847 ; 1.847 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.052 ; -3.052 ; Rise       ; clk             ;
; SEL2      ; clk        ; -2.968 ; -2.968 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.232  ; 0.232  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.205  ; 0.205  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.284  ; 0.284  ; Rise       ; clk             ;
; reset     ; clk        ; 0.152  ; 0.152  ; Rise       ; clk             ;
; rx        ; clk        ; -1.658 ; -1.658 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.330 ; -0.330 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.335 ; -0.335 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.256 ; -0.256 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 14.215 ; 14.215 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 12.967 ; 12.967 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 14.215 ; 14.215 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 13.414 ; 13.414 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 14.133 ; 14.133 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 13.234 ; 13.234 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 12.406 ; 12.406 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 10.989 ; 10.989 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 8.635  ; 8.635  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 8.577  ; 8.577  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 8.363  ; 8.363  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.669  ; 8.669  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 8.644  ; 8.644  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 8.978  ; 8.978  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.082  ; 9.082  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.874  ; 8.874  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; tx          ; clk        ; 8.406  ; 8.406  ; Rise       ; clk             ;
; diode       ; reset      ; 9.925  ; 9.925  ; Rise       ; reset           ;
; diode       ; reset      ; 9.925  ; 9.925  ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 5.681 ; 5.681 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 6.046 ; 6.046 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 5.748 ; 5.748 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 6.396 ; 6.396 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 5.765 ; 5.765 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.335 ; 5.335 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 4.433 ; 4.433 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.538 ; 4.538 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.515 ; 4.515 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.733 ; 4.733 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.837 ; 4.837 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; tx          ; clk        ; 4.258 ; 4.258 ; Rise       ; clk             ;
; diode       ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode       ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 15.976 ; 15.976 ; 15.976 ; 15.976 ;
; SEL1       ; SS[1]       ; 18.137 ; 18.137 ; 18.137 ; 18.137 ;
; SEL1       ; SS[2]       ; 17.259 ; 17.259 ; 17.259 ; 17.259 ;
; SEL1       ; SS[3]       ; 17.355 ; 17.355 ; 17.355 ; 17.355 ;
; SEL1       ; SS[4]       ; 16.732 ; 16.732 ; 16.732 ; 16.732 ;
; SEL1       ; SS[5]       ; 15.628 ; 15.628 ; 15.628 ; 15.628 ;
; SEL1       ; SS[6]       ; 14.163 ; 14.163 ; 14.163 ; 14.163 ;
; SEL2       ; SS[0]       ; 16.087 ; 16.087 ; 16.087 ; 16.087 ;
; SEL2       ; SS[1]       ; 18.237 ; 18.237 ; 18.237 ; 18.237 ;
; SEL2       ; SS[2]       ; 17.521 ; 17.521 ; 17.521 ; 17.521 ;
; SEL2       ; SS[3]       ; 17.460 ; 17.460 ; 17.460 ; 17.460 ;
; SEL2       ; SS[4]       ; 16.749 ; 16.749 ; 16.749 ; 16.749 ;
; SEL2       ; SS[5]       ; 15.733 ; 15.733 ; 15.733 ; 15.733 ;
; SEL2       ; SS[6]       ; 14.207 ; 14.207 ; 14.207 ; 14.207 ;
; ivdf0      ; dvdf0       ; 5.611  ;        ;        ; 5.611  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.135  ;        ;        ; 5.135  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SEL1       ; SS[0]       ; 8.403 ; 8.099 ; 8.099 ; 8.403 ;
; SEL1       ; SS[1]       ; 8.987 ; 8.595 ; 8.595 ; 8.987 ;
; SEL1       ; SS[2]       ; 8.757 ; 8.504 ; 8.504 ; 8.757 ;
; SEL1       ; SS[3]       ; 8.695 ; 9.105 ; 9.105 ; 8.695 ;
; SEL1       ; SS[4]       ; 8.294 ; 8.460 ; 8.460 ; 8.294 ;
; SEL1       ; SS[5]       ; 7.863 ; 8.022 ; 8.022 ; 7.863 ;
; SEL1       ; SS[6]       ; 7.587 ; 7.587 ; 7.587 ; 7.587 ;
; SEL2       ; SS[0]       ; 8.487 ; 8.135 ; 8.135 ; 8.487 ;
; SEL2       ; SS[1]       ; 8.657 ; 9.045 ; 9.045 ; 8.657 ;
; SEL2       ; SS[2]       ; 8.566 ; 8.790 ; 8.790 ; 8.566 ;
; SEL2       ; SS[3]       ; 9.296 ; 8.832 ; 8.832 ; 9.296 ;
; SEL2       ; SS[4]       ; 8.561 ; 8.431 ; 8.431 ; 8.561 ;
; SEL2       ; SS[5]       ; 8.162 ; 8.000 ; 8.000 ; 8.162 ;
; SEL2       ; SS[6]       ; 7.702 ; 7.702 ; 7.702 ; 7.702 ;
; ivdf0      ; dvdf0       ; 2.994 ;       ;       ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;       ;       ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.794 ;       ;       ; 2.794 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2841     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 140      ; 85       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2841     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 140      ; 85       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 88       ; 88       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 88       ; 88       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 98    ; 98   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec  3 12:35:03 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.010      -586.811 clk 
Info (332146): Worst-case hold slack is -0.076
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.076        -0.076 clk 
Info (332146): Worst-case recovery slack is -0.016
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.016        -0.646 clk 
Info (332146): Worst-case removal slack is 0.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.243         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -403.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.589       -89.983 clk 
Info (332146): Worst-case hold slack is -0.365
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.365        -1.117 clk 
Info (332146): Worst-case recovery slack is 0.447
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.447         0.000 clk 
Info (332146): Worst-case removal slack is -0.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.099        -7.200 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -403.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 503 megabytes
    Info: Processing ended: Mon Dec  3 12:35:05 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


