Timing Analyzer report for ads_bus_system
Tue Dec  2 13:17:54 2025
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 15. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 25. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 26. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 35. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 36. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ads_bus_system                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.0%      ;
;     Processor 3            ;   1.6%      ;
;     Processor 4            ;   1.4%      ;
;     Processors 5-8         ;   1.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 244.8 MHz ; 244.8 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.085 ; -760.722        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.298 ; 0.000           ;
+----------+-------+-----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.025 ; -52.293            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.549 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -525.272                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.085 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 4.018      ;
; -3.077 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 4.010      ;
; -3.002 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.940      ;
; -2.981 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.315     ; 3.661      ;
; -2.981 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.315     ; 3.661      ;
; -2.919 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.852      ;
; -2.916 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 3.947      ;
; -2.906 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.333     ; 3.568      ;
; -2.904 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.837      ;
; -2.895 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.829      ;
; -2.884 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.801      ;
; -2.883 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.046      ; 3.924      ;
; -2.882 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.444     ; 3.433      ;
; -2.879 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.813      ;
; -2.879 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.812      ;
; -2.868 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.800      ;
; -2.867 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.317     ; 3.545      ;
; -2.867 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.315     ; 3.547      ;
; -2.852 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.785      ;
; -2.845 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.778      ;
; -2.830 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 3.396      ;
; -2.820 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.753      ;
; -2.806 ; slave:slave1_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.737      ;
; -2.767 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.700      ;
; -2.762 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.695      ;
; -2.759 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.692      ;
; -2.756 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.315      ;
; -2.754 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.687      ;
; -2.747 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM51           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.314     ; 3.428      ;
; -2.746 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.680      ;
; -2.731 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.665      ;
; -2.730 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.647      ;
; -2.727 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.658      ;
; -2.723 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.657      ;
; -2.722 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.314     ; 3.403      ;
; -2.721 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM43                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.646      ;
; -2.719 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.654      ;
; -2.713 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.647      ;
; -2.710 ; slave:slave2_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.429     ; 3.276      ;
; -2.706 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.265      ;
; -2.704 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM135                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.629      ;
; -2.702 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.631      ;
; -2.689 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.248      ;
; -2.686 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.624      ;
; -2.676 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.610      ;
; -2.666 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.595      ;
; -2.663 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.592      ;
; -2.662 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.591      ;
; -2.662 ; slave:slave2_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.595      ;
; -2.657 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.582      ;
; -2.648 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.037      ; 3.680      ;
; -2.642 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.576      ;
; -2.639 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.440     ; 3.194      ;
; -2.636 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.570      ;
; -2.630 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.045      ; 3.670      ;
; -2.629 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 3.660      ;
; -2.624 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.045      ; 3.664      ;
; -2.623 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 3.665      ;
; -2.622 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 3.664      ;
; -2.608 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.543      ;
; -2.604 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM53           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.314     ; 3.285      ;
; -2.597 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.440     ; 3.152      ;
; -2.594 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave2_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 3.525      ;
; -2.590 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.498      ;
; -2.587 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.314     ; 3.268      ;
; -2.586 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.318     ; 3.263      ;
; -2.586 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.521      ;
; -2.586 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.519      ;
; -2.585 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 3.616      ;
; -2.581 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.514      ;
; -2.578 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.508      ;
; -2.578 ; master_port:master1_port|counter[5]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.516      ;
; -2.576 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.506      ;
; -2.576 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.506      ;
; -2.573 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.506      ;
; -2.570 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.505      ;
; -2.570 ; master_port:master1_port|counter[6]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.508      ;
; -2.569 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[6]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.477      ;
; -2.567 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[2]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.475      ;
; -2.565 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.473      ;
; -2.565 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.499      ;
; -2.565 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.499      ;
; -2.561 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.494      ;
; -2.560 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.489      ;
; -2.558 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[7]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.491      ;
; -2.557 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.491      ;
; -2.556 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.489      ;
; -2.555 ; slave:slave3_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 3.487      ;
; -2.551 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.486      ;
; -2.550 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.485      ;
; -2.549 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[0]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.478      ;
; -2.549 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.436     ; 3.108      ;
; -2.548 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[1]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.477      ;
; -2.548 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[2]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.477      ;
; -2.547 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.481      ;
; -2.544 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[3]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.473      ;
; -2.542 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[5]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.450      ;
; -2.541 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.466      ;
; -2.539 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[3]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.087     ; 3.447      ;
; -2.536 ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 3.469      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                               ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; slave:slave3_inst|slave_port:sp|smemwdata[7]           ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.869      ;
; 0.304 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.869      ;
; 0.304 ; slave:slave2_inst|slave_port:sp|smemaddr[11]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.869      ;
; 0.306 ; slave:slave1_inst|slave_port:sp|smemwdata[4]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.874      ;
; 0.307 ; slave:slave1_inst|slave_port:sp|smemwdata[6]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.875      ;
; 0.307 ; slave:slave1_inst|slave_port:sp|smemaddr[0]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.871      ;
; 0.307 ; slave:slave3_inst|slave_port:sp|smemwdata[4]           ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.878      ;
; 0.309 ; slave:slave1_inst|slave_port:sp|smemwdata[7]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.877      ;
; 0.309 ; slave:slave1_inst|slave_port:sp|smemaddr[8]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.873      ;
; 0.312 ; slave:slave2_inst|slave_port:sp|smemwdata[4]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.881      ;
; 0.315 ; slave:slave2_inst|slave_port:sp|smemwdata[5]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.886      ;
; 0.318 ; slave:slave3_inst|slave_port:sp|smemaddr[10]           ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.883      ;
; 0.321 ; slave:slave3_inst|slave_port:sp|smemaddr[4]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.886      ;
; 0.321 ; slave:slave2_inst|slave_port:sp|smemwdata[7]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.890      ;
; 0.322 ; slave:slave3_inst|slave_port:sp|smemwdata[0]           ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.398      ; 0.907      ;
; 0.322 ; slave:slave3_inst|slave_port:sp|addr[11]               ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.428      ; 0.907      ;
; 0.323 ; slave:slave1_inst|slave_port:sp|smemaddr[4]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.887      ;
; 0.327 ; slave:slave1_inst|slave_port:sp|smemwdata[5]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.895      ;
; 0.327 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.896      ;
; 0.328 ; slave:slave2_inst|slave_port:sp|smemwdata[0]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.898      ;
; 0.328 ; slave:slave2_inst|slave_port:sp|smemaddr[5]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.897      ;
; 0.328 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.896      ;
; 0.329 ; slave:slave2_inst|slave_port:sp|smemaddr[4]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.899      ;
; 0.331 ; slave:slave2_inst|slave_port:sp|smemaddr[7]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.900      ;
; 0.334 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.904      ;
; 0.335 ; slave:slave1_inst|slave_port:sp|smemaddr[4]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.900      ;
; 0.335 ; slave:slave1_inst|slave_port:sp|smemaddr[2]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.899      ;
; 0.335 ; slave:slave2_inst|slave_port:sp|smemwdata[3]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.904      ;
; 0.335 ; slave:slave2_inst|slave_port:sp|smemaddr[5]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.905      ;
; 0.337 ; slave:slave2_inst|slave_port:sp|smemaddr[10]           ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.908      ;
; 0.339 ; slave:slave2_inst|slave_port:sp|smemaddr[7]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.910      ;
; 0.340 ; slave:slave1_inst|slave_port:sp|smemaddr[6]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.905      ;
; 0.340 ; slave:slave1_inst|slave_port:sp|smemaddr[9]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.905      ;
; 0.340 ; slave:slave2_inst|slave_port:sp|smemaddr[9]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.909      ;
; 0.341 ; slave:slave1_inst|slave_port:sp|smemaddr[1]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.905      ;
; 0.342 ; data_pattern[0]                                        ; data_pattern[0]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|smemaddr[3]            ; slave:slave3_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|addr[4]                ; slave:slave3_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|smemaddr[5]            ; slave:slave3_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|addr[5]                ; slave:slave3_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|addr[6]                ; slave:slave3_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|addr[7]                ; slave:slave3_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|smemaddr[1]            ; slave:slave2_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|smemaddr[2]            ; slave:slave2_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|smemaddr[3]            ; slave:slave2_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|addr[4]                ; slave:slave2_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|smemaddr[6]            ; slave:slave2_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|addr[7]                ; slave:slave2_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|smemaddr[8]            ; slave:slave2_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave2_inst|slave_port:sp|counter[3]             ; slave:slave2_inst|slave_port:sp|counter[3]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; slave:slave3_inst|slave_port:sp|smemaddr[11]           ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; slave:slave1_inst|slave_port:sp|smemaddr[6]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.908      ;
; 0.347 ; slave:slave2_inst|slave_port:sp|smemaddr[9]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.918      ;
; 0.347 ; slave:slave2_inst|slave_port:sp|smemaddr[4]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.382      ; 0.916      ;
; 0.348 ; slave:slave1_inst|slave_port:sp|smemaddr[5]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.912      ;
; 0.348 ; slave:slave1_inst|slave_port:sp|smemaddr[10]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.377      ; 0.912      ;
; 0.348 ; slave:slave3_inst|slave_port:sp|smemaddr[2]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.381      ; 0.916      ;
; 0.353 ; slave:slave1_inst|slave_port:sp|smemaddr[3]            ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.918      ;
; 0.353 ; slave:slave1_inst|slave_port:sp|smemaddr[10]           ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.918      ;
; 0.354 ; key1_sync[2]                                           ; data_pattern[0]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.589      ;
; 0.355 ; slave:slave3_inst|slave_port:sp|smemaddr[9]            ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.378      ; 0.920      ;
; 0.355 ; slave:slave2_inst|slave_port:sp|smemaddr[4]            ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.384      ; 0.926      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[4]            ; slave:slave3_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[6]            ; slave:slave3_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[7]            ; slave:slave3_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[8]            ; slave:slave3_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[9]            ; slave:slave3_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|smemaddr[10]           ; slave:slave3_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave1_inst|slave_port:sp|state.ADDR             ; slave:slave1_inst|slave_port:sp|state.ADDR                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[1]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[1]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[3]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[3]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[2]  ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[2]                                                                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_grant     ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_grant                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM2 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM2                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[7]                    ; master_port:master2_port|timeout[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[6]                    ; master_port:master2_port|timeout[6]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[5]                    ; master_port:master2_port|timeout[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[4]                    ; master_port:master2_port|timeout[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[3]                    ; master_port:master2_port|timeout[3]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[2]                    ; master_port:master2_port|timeout[2]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; master_port:master2_port|timeout[1]                    ; master_port:master2_port|timeout[1]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|msplit1         ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|msplit1                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM1 ; bus_m2_s3:bus_inst|arbiter:bus_arbiter|split_owner.SM1                                                                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave3_inst|slave_port:sp|state.RDATA            ; slave:slave3_inst|slave_port:sp|state.RDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave1_inst|slave_port:sp|state.RDATA            ; slave:slave1_inst|slave_port:sp|state.RDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; slave:slave1_inst|slave_port:sp|state.RVALID           ; slave:slave1_inst|slave_port:sp|state.RVALID                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[5]_OTERM107             ; master_port:master1_port|rdata[5]_OTERM107                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[5]_OTERM89              ; master_port:master2_port|rdata[5]_OTERM89                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[4]_OTERM97              ; master_port:master2_port|rdata[4]_OTERM97                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[4]_OTERM113             ; master_port:master1_port|rdata[4]_OTERM113                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[3]_OTERM117             ; master_port:master1_port|rdata[3]_OTERM117                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[3]_OTERM101             ; master_port:master2_port|rdata[3]_OTERM101                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[2]_OTERM129             ; master_port:master1_port|rdata[2]_OTERM129                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[2]_OTERM123             ; master_port:master2_port|rdata[2]_OTERM123                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[1]_OTERM131             ; master_port:master1_port|rdata[1]_OTERM131                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[1]_OTERM125             ; master_port:master2_port|rdata[1]_OTERM125                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master1_port|rdata[0]_OTERM133             ; master_port:master1_port|rdata[0]_OTERM133                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; master_port:master2_port|rdata[0]_OTERM127             ; master_port:master2_port|rdata[0]_OTERM127                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave1_inst|slave_port:sp|wdata[0]               ; slave:slave1_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; slave:slave1_inst|slave_port:sp|wdata[1]               ; slave:slave1_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                              ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.025 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -1.025 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 1.954      ;
; -0.938 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 1.869      ;
; -0.938 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 1.869      ;
; -0.938 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 1.869      ;
; -0.938 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.064     ; 1.869      ;
; -0.861 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.861 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.063     ; 1.793      ;
; -0.741 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.741 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.675      ;
; -0.708 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.708 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.641      ;
; -0.674 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.259      ; 1.928      ;
; -0.424 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 1.686      ;
; -0.424 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.267      ; 1.686      ;
; -0.392 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.287      ; 1.674      ;
; -0.368 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.674      ;
; -0.368 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.674      ;
; -0.368 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.674      ;
; -0.368 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 1.674      ;
; -0.308 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; -0.308 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.062     ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
; 0.019  ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.265      ; 1.241      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                              ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.549 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.549 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.549 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.549 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.549 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.549 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.402      ; 1.108      ;
; 0.889 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.889 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.108      ;
; 0.915 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.523      ;
; 0.915 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.523      ;
; 0.915 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.523      ;
; 0.915 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.451      ; 1.523      ;
; 0.941 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.425      ; 1.523      ;
; 0.981 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 1.543      ;
; 0.981 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.405      ; 1.543      ;
; 1.221 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.396      ; 1.774      ;
; 1.284 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.284 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.062      ; 1.503      ;
; 1.297 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.297 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 1.517      ;
; 1.406 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.406 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.061      ; 1.624      ;
; 1.443 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.659      ;
; 1.443 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.659      ;
; 1.443 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.659      ;
; 1.443 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.059      ; 1.659      ;
; 1.566 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
; 1.566 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.058      ; 1.781      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 272.41 MHz ; 250.0 MHz       ; CLOCK_50   ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -2.671 ; -637.926       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.296 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.816 ; -38.965           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.498 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -525.230                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.671 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.611      ;
; -2.628 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.569      ;
; -2.596 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.313      ;
; -2.596 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.313      ;
; -2.588 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.051     ; 3.532      ;
; -2.536 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 3.567      ;
; -2.526 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.466      ;
; -2.515 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.456      ;
; -2.513 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.046      ; 3.554      ;
; -2.512 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.295     ; 3.212      ;
; -2.511 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.451      ;
; -2.495 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.435      ;
; -2.490 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.207      ;
; -2.480 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.420      ;
; -2.476 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.417      ;
; -2.463 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.403      ;
; -2.460 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.281     ; 3.174      ;
; -2.458 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.384      ;
; -2.449 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.389      ;
; -2.439 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.398     ; 3.036      ;
; -2.439 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 3.050      ;
; -2.438 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.379      ;
; -2.425 ; slave:slave1_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.363      ;
; -2.390 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.330      ;
; -2.388 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.329      ;
; -2.385 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.325      ;
; -2.357 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM51           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.074      ;
; -2.352 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.069     ; 3.278      ;
; -2.350 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.957      ;
; -2.347 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.288      ;
; -2.342 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.283      ;
; -2.338 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.057     ; 3.276      ;
; -2.336 ; slave:slave2_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 2.947      ;
; -2.335 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 3.052      ;
; -2.334 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.275      ;
; -2.325 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.266      ;
; -2.321 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 3.266      ;
; -2.320 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.261      ;
; -2.316 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM43                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.250      ;
; -2.303 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM135                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.237      ;
; -2.303 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.910      ;
; -2.300 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.234      ;
; -2.296 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.237      ;
; -2.295 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.236      ;
; -2.290 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM163                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.038      ; 3.323      ;
; -2.289 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.226      ;
; -2.288 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.388     ; 2.895      ;
; -2.286 ; slave:slave2_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.226      ;
; -2.279 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.038      ; 3.312      ;
; -2.277 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM65          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.045      ; 3.317      ;
; -2.275 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM157 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.045      ; 3.315      ;
; -2.275 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.215      ;
; -2.274 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 3.316      ;
; -2.273 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.047      ; 3.315      ;
; -2.270 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.210      ;
; -2.251 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.188      ;
; -2.248 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.185      ;
; -2.248 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.185      ;
; -2.246 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.186      ;
; -2.245 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.185      ;
; -2.241 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.182      ;
; -2.241 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.181      ;
; -2.240 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.180      ;
; -2.237 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.036      ; 3.268      ;
; -2.237 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM53           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 2.954      ;
; -2.230 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.170      ;
; -2.226 ; master_port:master1_port|counter[5]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 3.171      ;
; -2.225 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.160      ;
; -2.225 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.165      ;
; -2.224 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.278     ; 2.941      ;
; -2.222 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM71_OTERM159 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.280     ; 2.937      ;
; -2.221 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 2.823      ;
; -2.219 ; master_port:master1_port|counter[6]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.050     ; 3.164      ;
; -2.218 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[7]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.159      ;
; -2.212 ; slave:slave1_inst|slave_port:sp|counter[1]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.152      ;
; -2.207 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.393     ; 2.809      ;
; -2.207 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.148      ;
; -2.206 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.147      ;
; -2.205 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.146      ;
; -2.202 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.143      ;
; -2.201 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|counter[0]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.060     ; 3.136      ;
; -2.198 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.132      ;
; -2.197 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave2_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.136      ;
; -2.195 ; slave:slave3_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave3_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 3.134      ;
; -2.185 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.126      ;
; -2.183 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[6]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.102      ;
; -2.182 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.100      ;
; -2.182 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.123      ;
; -2.181 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[2]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.100      ;
; -2.179 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.098      ;
; -2.178 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.115      ;
; -2.176 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.113      ;
; -2.176 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 3.113      ;
; -2.175 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM73                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.384     ; 2.786      ;
; -2.172 ; reset_sync[2]                                                                                                                 ; slave:slave3_inst|slave_port:sp|smemwdata[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 3.106      ;
; -2.170 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.110      ;
; -2.170 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.390     ; 2.775      ;
; -2.168 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.108      ;
; -2.166 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.054     ; 3.107      ;
; -2.163 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 3.103      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                            ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                          ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; slave:slave3_inst|slave_port:sp|smemwdata[7]       ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.345      ; 0.810      ;
; 0.298 ; data_pattern[0]                                    ; data_pattern[0]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; slave:slave3_inst|slave_port:sp|addr[11]           ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.383      ; 0.825      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|smemaddr[3]        ; slave:slave3_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|addr[4]            ; slave:slave3_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|smemaddr[5]        ; slave:slave3_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|addr[5]            ; slave:slave3_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|addr[6]            ; slave:slave3_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|addr[7]            ; slave:slave3_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave3_inst|slave_port:sp|smemaddr[11]       ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|smemaddr[1]        ; slave:slave2_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|smemaddr[2]        ; slave:slave2_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|smemaddr[3]        ; slave:slave2_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|addr[4]            ; slave:slave2_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|smemaddr[6]        ; slave:slave2_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|addr[7]            ; slave:slave2_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|smemaddr[8]        ; slave:slave2_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; slave:slave2_inst|slave_port:sp|counter[3]         ; slave:slave2_inst|slave_port:sp|counter[3]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; slave:slave1_inst|slave_port:sp|smemwdata[4]       ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.811      ;
; 0.300 ; slave:slave3_inst|slave_port:sp|smemwdata[4]       ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.345      ; 0.814      ;
; 0.300 ; slave:slave3_inst|slave_port:sp|smemaddr[6]        ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.807      ;
; 0.300 ; slave:slave2_inst|slave_port:sp|smemaddr[11]       ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.807      ;
; 0.301 ; slave:slave2_inst|slave_port:sp|smemwdata[4]       ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.812      ;
; 0.303 ; slave:slave1_inst|slave_port:sp|smemwdata[6]       ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.814      ;
; 0.304 ; slave:slave1_inst|slave_port:sp|smemaddr[0]        ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.811      ;
; 0.305 ; slave:slave3_inst|slave_port:sp|smemaddr[10]       ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.812      ;
; 0.305 ; slave:slave2_inst|slave_port:sp|smemwdata[5]       ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.345      ; 0.819      ;
; 0.307 ; slave:slave1_inst|slave_port:sp|smemwdata[7]       ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.818      ;
; 0.307 ; slave:slave1_inst|slave_port:sp|smemaddr[8]        ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.338      ; 0.814      ;
; 0.311 ; slave:slave3_inst|slave_port:sp|srdata_OTERM17     ; slave:slave3_inst|slave_port:sp|srdata_OTERM17                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave2_inst|slave_port:sp|srdata_OTERM9      ; slave:slave2_inst|slave_port:sp|srdata_OTERM9                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave2_inst|slave_port:sp|smemwdata[7]       ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.822      ;
; 0.311 ; slave:slave2_inst|slave_port:sp|smemaddr[10]       ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.342      ; 0.822      ;
; 0.311 ; master_port:master1_port|timeout[1]                ; master_port:master1_port|timeout[1]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master1_port|timeout[0]                ; master_port:master1_port|timeout[0]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master1_port|state.REQ                 ; master_port:master1_port|state.REQ                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave3_inst|slave_port:sp|mode               ; slave:slave3_inst|slave_port:sp|mode                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave3_inst|slave_port:sp|counter[0]         ; slave:slave3_inst|slave_port:sp|counter[0]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; slave:slave1_inst|slave_port:sp|mode               ; slave:slave1_inst|slave_port:sp|mode                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|addr_decoder:decoder|state.ADDR ; bus_m2_s3:bus_inst|addr_decoder:decoder|state.ADDR                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[2] ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[2]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[3] ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[3]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[1] ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[1]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[0] ; bus_m2_s3:bus_inst|addr_decoder:decoder|counter[0]                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master1_port|state.WAIT                ; master_port:master1_port|state.WAIT                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master1_port|mvalid                    ; master_port:master1_port|mvalid                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; master_port:master1_port|state.SPLIT               ; master_port:master1_port|state.SPLIT                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[5]_OTERM107         ; master_port:master1_port|rdata[5]_OTERM107                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[5]_OTERM89          ; master_port:master2_port|rdata[5]_OTERM89                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[4]_OTERM97          ; master_port:master2_port|rdata[4]_OTERM97                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[4]_OTERM113         ; master_port:master1_port|rdata[4]_OTERM113                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[3]_OTERM117         ; master_port:master1_port|rdata[3]_OTERM117                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[3]_OTERM101         ; master_port:master2_port|rdata[3]_OTERM101                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[2]_OTERM129         ; master_port:master1_port|rdata[2]_OTERM129                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[2]_OTERM123         ; master_port:master2_port|rdata[2]_OTERM123                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[1]_OTERM131         ; master_port:master1_port|rdata[1]_OTERM131                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[1]_OTERM125         ; master_port:master2_port|rdata[1]_OTERM125                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|rdata[0]_OTERM133         ; master_port:master1_port|rdata[0]_OTERM133                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master2_port|rdata[0]_OTERM127         ; master_port:master2_port|rdata[0]_OTERM127                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[0]           ; slave:slave1_inst|slave_port:sp|wdata[0]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[1]           ; slave:slave1_inst|slave_port:sp|wdata[1]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[2]           ; slave:slave1_inst|slave_port:sp|wdata[2]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[3]           ; slave:slave1_inst|slave_port:sp|wdata[3]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[4]           ; slave:slave1_inst|slave_port:sp|wdata[4]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[0]        ; slave:slave1_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[0]            ; slave:slave1_inst|slave_port:sp|addr[0]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[1]        ; slave:slave1_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[1]            ; slave:slave1_inst|slave_port:sp|addr[1]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[2]        ; slave:slave1_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[2]            ; slave:slave1_inst|slave_port:sp|addr[2]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[3]        ; slave:slave1_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[3]            ; slave:slave1_inst|slave_port:sp|addr[3]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[4]        ; slave:slave1_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[4]            ; slave:slave1_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[5]        ; slave:slave1_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[5]            ; slave:slave1_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[6]        ; slave:slave1_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[6]            ; slave:slave1_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[7]        ; slave:slave1_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[7]            ; slave:slave1_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[8]        ; slave:slave1_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[8]            ; slave:slave1_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[9]        ; slave:slave1_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[9]            ; slave:slave1_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|smemaddr[10]       ; slave:slave1_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|addr[10]           ; slave:slave1_inst|slave_port:sp|addr[10]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[5]           ; slave:slave1_inst|slave_port:sp|wdata[5]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[6]           ; slave:slave1_inst|slave_port:sp|wdata[6]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|wdata[7]           ; slave:slave1_inst|slave_port:sp|wdata[7]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slave:slave1_inst|slave_port:sp|state.WDATA        ; slave:slave1_inst|slave_port:sp|state.WDATA                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[7]                ; master_port:master1_port|timeout[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[6]                ; master_port:master1_port|timeout[6]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[5]                ; master_port:master1_port|timeout[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[4]                ; master_port:master1_port|timeout[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[3]                ; master_port:master1_port|timeout[3]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; master_port:master1_port|timeout[2]                ; master_port:master1_port|timeout[2]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; demo_state.DEMO_WAIT                               ; demo_state.DEMO_WAIT                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; demo_counter[15]                                   ; demo_counter[15]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; demo_counter[14]                                   ; demo_counter[14]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; demo_counter[13]                                   ; demo_counter[13]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                               ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.816 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.816 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.061     ; 1.750      ;
; -0.731 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 1.668      ;
; -0.731 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 1.668      ;
; -0.731 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 1.668      ;
; -0.731 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.058     ; 1.668      ;
; -0.657 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.657 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.596      ;
; -0.547 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.547 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.487      ;
; -0.524 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.524 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.056     ; 1.463      ;
; -0.506 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.228      ; 1.729      ;
; -0.275 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.505      ;
; -0.275 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.505      ;
; -0.232 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.256      ; 1.483      ;
; -0.209 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 1.483      ;
; -0.209 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 1.483      ;
; -0.209 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 1.483      ;
; -0.209 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.279      ; 1.483      ;
; -0.165 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; -0.165 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.055     ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
; 0.125  ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.235      ; 1.105      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                               ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.498 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.498 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.498 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.498 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.498 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.498 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 0.999      ;
; 0.800 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.800 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 0.999      ;
; 0.835 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.382      ;
; 0.835 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.382      ;
; 0.835 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.382      ;
; 0.835 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.403      ; 1.382      ;
; 0.859 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.379      ; 1.382      ;
; 0.909 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 1.410      ;
; 0.909 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.357      ; 1.410      ;
; 1.121 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.350      ; 1.615      ;
; 1.171 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.171 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.054      ; 1.369      ;
; 1.180 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.180 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.055      ; 1.379      ;
; 1.279 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.279 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.053      ; 1.476      ;
; 1.309 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 1.505      ;
; 1.309 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 1.505      ;
; 1.309 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 1.505      ;
; 1.309 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.052      ; 1.505      ;
; 1.433 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
; 1.433 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 1.626      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.368 ; -242.055       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.138 ; 0.000          ;
+----------+-------+----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.183 ; -4.302            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.303 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -612.052                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.368 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.319      ;
; -1.279 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.229      ;
; -1.259 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 2.214      ;
; -1.258 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.197      ;
; -1.235 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.186      ;
; -1.233 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM77                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.246     ; 1.974      ;
; -1.228 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.179      ;
; -1.224 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.174      ;
; -1.182 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.133      ;
; -1.178 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.129      ;
; -1.176 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.127      ;
; -1.166 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM39_OTERM83                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.918      ;
; -1.151 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.103      ;
; -1.150 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.048     ; 2.089      ;
; -1.150 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.102      ;
; -1.148 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM137                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.897      ;
; -1.145 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.097      ;
; -1.139 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[4]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.085      ;
; -1.137 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM43                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.083      ;
; -1.137 ; slave:slave1_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.088      ;
; -1.133 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.083      ;
; -1.131 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.082      ;
; -1.128 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM141                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.074      ;
; -1.128 ; slave:slave1_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 2.077      ;
; -1.126 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM135                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.072      ;
; -1.125 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.874      ;
; -1.121 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[2]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.067      ;
; -1.121 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[0]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.067      ;
; -1.120 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[1]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.066      ;
; -1.119 ; slave:slave1_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.070      ;
; -1.114 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM47                                                                 ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.238     ; 1.863      ;
; -1.096 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.031     ; 2.052      ;
; -1.095 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.046      ;
; -1.091 ; slave:slave1_inst|slave_port:sp|counter[4]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.042      ;
; -1.091 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.043      ;
; -1.087 ; slave:slave3_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.035      ;
; -1.086 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 2.036      ;
; -1.073 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 2.008      ;
; -1.070 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM27_OTERM55_OTERM143                                                        ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.016      ;
; -1.065 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM59                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.810      ;
; -1.062 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[6]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.009      ;
; -1.062 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.013      ;
; -1.061 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|wdata[7]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 2.008      ;
; -1.061 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.012      ;
; -1.060 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[0]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.006      ;
; -1.060 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[1]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.006      ;
; -1.058 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[2]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.004      ;
; -1.058 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|addr[3]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 2.004      ;
; -1.056 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[6]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.991      ;
; -1.056 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[4]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.991      ;
; -1.056 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.007      ;
; -1.055 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[2]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.990      ;
; -1.052 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 2.004      ;
; -1.049 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.000      ;
; -1.048 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[5]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.983      ;
; -1.047 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave2_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.996      ;
; -1.046 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.998      ;
; -1.045 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|addr[3]                                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.980      ;
; -1.045 ; slave:slave1_inst|slave_port:sp|counter[5]                                                                                    ; slave:slave1_inst|slave_port:sp|counter[3]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.996      ;
; -1.041 ; reset_sync[2]                                                                                                                 ; slave:slave3_inst|slave_port:sp|smemwdata[0]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.988      ;
; -1.037 ; slave:slave2_inst|slave_port:sp|counter[7]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.789      ;
; -1.036 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM33_OTERM69                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.228     ; 1.795      ;
; -1.035 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                                                                      ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 1.989      ;
; -1.033 ; slave:slave2_inst|slave_port:sp|counter[6]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.984      ;
; -1.032 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.983      ;
; -1.029 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.981      ;
; -1.029 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave1_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.980      ;
; -1.023 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM161                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.179     ; 1.831      ;
; -1.023 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM155 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.179     ; 1.831      ;
; -1.015 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM147                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.760      ;
; -1.014 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.966      ;
; -1.013 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|Mux0~1_OTERM151_OTERM165                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.193     ; 1.807      ;
; -1.013 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|counter[0]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.965      ;
; -1.010 ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave1_inst|slave_port:sp|srdata_OTERM5_OTERM29_OTERM49_OTERM139  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.011      ; 2.008      ;
; -1.006 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[0]                                                                               ; slave:slave3_inst|slave_port:sp|counter[1]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.958      ;
; -1.005 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave3_inst|slave_port:sp|counter[2]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.955      ;
; -1.001 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.951      ;
; -0.997 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM73                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.749      ;
; -0.996 ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~portb_address_reg0 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM61          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 2.000      ;
; -0.992 ; master_port:master1_port|prev_state.ADDR                                                                                      ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.942      ;
; -0.989 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM75                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.235     ; 1.741      ;
; -0.985 ; slave:slave2_inst|slave_port:sp|counter[0]                                                                                    ; slave:slave2_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.936      ;
; -0.984 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|counter[3]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.931      ;
; -0.984 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[0]                                                                         ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.933      ;
; -0.983 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM57                                                                ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.239     ; 1.731      ;
; -0.980 ; master_port:master1_port|counter[5]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 1.935      ;
; -0.980 ; slave:slave3_inst|slave_port:sp|svalid                                                                                        ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.930      ;
; -0.980 ; master_port:master1_port|counter[6]                                                                                           ; master_port:master1_port|counter[2]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.032     ; 1.935      ;
; -0.979 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|wdata[5]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.914      ;
; -0.978 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; master_port:master1_port|counter[0]                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.925      ;
; -0.977 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|wdata[3]                                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.052     ; 1.912      ;
; -0.977 ; slave:slave2_inst|slave_port:sp|srdata_OTERM13_OTERM35_OTERM63_OTERM149                                                       ; master_port:master2_port|rdata[5]_OTERM93                               ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.234     ; 1.730      ;
; -0.976 ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~portb_address_reg0 ; slave:slave3_inst|slave_port:sp|srdata_OTERM21_OTERM41_OTERM79_OTERM153 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.179     ; 1.784      ;
; -0.973 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_en                                                                              ; slave:slave3_inst|slave_port:sp|counter[4]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.925      ;
; -0.973 ; bus_m2_s3:bus_inst|addr_decoder:decoder|slave_addr[1]                                                                         ; master_port:master1_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.922      ;
; -0.971 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[5]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.921      ;
; -0.970 ; slave:slave2_inst|slave_port:sp|state.IDLE                                                                                    ; master_port:master2_port|state.IDLE                                     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.034     ; 1.923      ;
; -0.969 ; bus_m2_s3:bus_inst|mux2:mctrl_mux|out[0]~0_OTERM145                                                                           ; slave:slave1_inst|slave_port:sp|counter[7]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 1.920      ;
; -0.969 ; bus_m2_s3:bus_inst|addr_decoder:decoder|ssel[1]                                                                               ; slave:slave3_inst|slave_port:sp|counter[6]                              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.035     ; 1.921      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                        ;
+-------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.138 ; slave:slave3_inst|slave_port:sp|smemwdata[7]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.467      ;
; 0.142 ; slave:slave3_inst|slave_port:sp|smemwdata[4]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.471      ;
; 0.145 ; slave:slave1_inst|slave_port:sp|smemwdata[4]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.471      ;
; 0.145 ; slave:slave1_inst|slave_port:sp|smemwdata[6]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.470      ;
; 0.146 ; slave:slave1_inst|slave_port:sp|smemwdata[7]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.472      ;
; 0.148 ; slave:slave1_inst|slave_port:sp|smemaddr[0]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.472      ;
; 0.150 ; slave:slave1_inst|slave_port:sp|smemaddr[8]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.474      ;
; 0.151 ; slave:slave2_inst|slave_port:sp|smemwdata[4]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.476      ;
; 0.152 ; slave:slave3_inst|slave_port:sp|smemaddr[6]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.476      ;
; 0.153 ; slave:slave2_inst|slave_port:sp|smemaddr[11]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.476      ;
; 0.154 ; slave:slave1_inst|slave_port:sp|smemwdata[5]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.480      ;
; 0.154 ; slave:slave2_inst|slave_port:sp|smemwdata[5]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.482      ;
; 0.154 ; slave:slave2_inst|slave_port:sp|smemwdata[7]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.221      ; 0.479      ;
; 0.155 ; slave:slave3_inst|slave_port:sp|smemwdata[0]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.233      ; 0.492      ;
; 0.157 ; slave:slave1_inst|slave_port:sp|smemaddr[4]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.481      ;
; 0.157 ; slave:slave2_inst|slave_port:sp|smemwdata[0]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.484      ;
; 0.157 ; slave:slave2_inst|slave_port:sp|smemaddr[10]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.484      ;
; 0.158 ; slave:slave3_inst|slave_port:sp|smemaddr[10]   ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.482      ;
; 0.158 ; slave:slave2_inst|slave_port:sp|smemaddr[10]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.487      ;
; 0.160 ; slave:slave3_inst|slave_port:sp|smemaddr[4]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.484      ;
; 0.160 ; slave:slave2_inst|slave_port:sp|smemwdata[3]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.222      ; 0.486      ;
; 0.160 ; slave:slave2_inst|slave_port:sp|smemaddr[5]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.489      ;
; 0.161 ; slave:slave2_inst|slave_port:sp|smemaddr[7]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.490      ;
; 0.164 ; slave:slave1_inst|slave_port:sp|smemaddr[2]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.488      ;
; 0.165 ; slave:slave1_inst|slave_port:sp|smemaddr[4]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.489      ;
; 0.165 ; slave:slave3_inst|slave_port:sp|addr[11]       ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.235      ; 0.484      ;
; 0.165 ; slave:slave2_inst|slave_port:sp|smemaddr[4]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.495      ;
; 0.166 ; slave:slave1_inst|slave_port:sp|smemaddr[9]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.489      ;
; 0.167 ; slave:slave1_inst|slave_port:sp|smemaddr[6]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.491      ;
; 0.167 ; slave:slave2_inst|slave_port:sp|smemaddr[9]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.496      ;
; 0.168 ; slave:slave1_inst|slave_port:sp|smemaddr[1]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.219      ; 0.491      ;
; 0.169 ; slave:slave1_inst|slave_port:sp|smemaddr[5]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.493      ;
; 0.169 ; slave:slave1_inst|slave_port:sp|smemaddr[6]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.493      ;
; 0.169 ; slave:slave3_inst|slave_port:sp|smemaddr[2]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.224      ; 0.497      ;
; 0.169 ; slave:slave2_inst|slave_port:sp|smemaddr[4]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.225      ; 0.498      ;
; 0.169 ; slave:slave2_inst|slave_port:sp|smemaddr[10]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.499      ;
; 0.170 ; slave:slave1_inst|slave_port:sp|smemaddr[10]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.494      ;
; 0.170 ; slave:slave2_inst|slave_port:sp|smemaddr[5]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.500      ;
; 0.173 ; slave:slave1_inst|slave_port:sp|smemaddr[3]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.497      ;
; 0.173 ; slave:slave1_inst|slave_port:sp|smemaddr[10]   ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.497      ;
; 0.174 ; slave:slave2_inst|slave_port:sp|smemaddr[9]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.501      ;
; 0.175 ; slave:slave2_inst|slave_port:sp|smemaddr[10]   ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.505      ;
; 0.176 ; slave:slave2_inst|slave_port:sp|smemaddr[7]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.506      ;
; 0.176 ; slave:slave2_inst|slave_port:sp|smemaddr[7]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a4~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.503      ;
; 0.177 ; slave:slave1_inst|slave_port:sp|smemaddr[5]    ; slave:slave1_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_kck1:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.501      ;
; 0.177 ; slave:slave3_inst|slave_port:sp|smemaddr[8]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.501      ;
; 0.177 ; slave:slave3_inst|slave_port:sp|smemaddr[9]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.501      ;
; 0.178 ; data_pattern[0]                                ; data_pattern[0]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|smemaddr[3]    ; slave:slave3_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|addr[4]        ; slave:slave3_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|smemaddr[5]    ; slave:slave3_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|addr[5]        ; slave:slave3_inst|slave_port:sp|addr[5]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|addr[6]        ; slave:slave3_inst|slave_port:sp|addr[6]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|addr[7]        ; slave:slave3_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|smemaddr[1]    ; slave:slave2_inst|slave_port:sp|smemaddr[1]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|smemaddr[2]    ; slave:slave2_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|smemaddr[3]    ; slave:slave2_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|addr[4]        ; slave:slave2_inst|slave_port:sp|addr[4]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|smemaddr[6]    ; slave:slave2_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|addr[7]        ; slave:slave2_inst|slave_port:sp|addr[7]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|smemaddr[8]    ; slave:slave2_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave2_inst|slave_port:sp|counter[3]     ; slave:slave2_inst|slave_port:sp|counter[3]                                                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; slave:slave3_inst|slave_port:sp|smemaddr[11]   ; slave:slave3_inst|slave_port:sp|smemaddr[11]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.307      ;
; 0.181 ; slave:slave3_inst|slave_port:sp|smemaddr[7]    ; slave:slave3_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.505      ;
; 0.181 ; slave:slave2_inst|slave_port:sp|smemaddr[9]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.511      ;
; 0.182 ; slave:slave2_inst|slave_port:sp|smemaddr[4]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a1~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.512      ;
; 0.183 ; slave:slave2_inst|slave_port:sp|smemaddr[7]    ; slave:slave2_inst|slave_memory_bram:sm|altsyncram:memory_rtl_0|altsyncram_jbk1:auto_generated|ram_block1a5~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.513      ;
; 0.185 ; key1_sync[2]                                   ; data_pattern[0]                                                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[0]    ; slave:slave1_inst|slave_port:sp|smemaddr[0]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[2]    ; slave:slave1_inst|slave_port:sp|smemaddr[2]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[3]    ; slave:slave1_inst|slave_port:sp|smemaddr[3]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[4]    ; slave:slave1_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[5]    ; slave:slave1_inst|slave_port:sp|smemaddr[5]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[6]    ; slave:slave1_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[8]    ; slave:slave1_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave1_inst|slave_port:sp|smemaddr[10]   ; slave:slave1_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[7]            ; master_port:master1_port|timeout[7]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[6]            ; master_port:master1_port|timeout[6]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[5]            ; master_port:master1_port|timeout[5]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[4]            ; master_port:master1_port|timeout[4]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[3]            ; master_port:master1_port|timeout[3]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; master_port:master1_port|timeout[2]            ; master_port:master1_port|timeout[2]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_state.DEMO_WAIT                           ; demo_state.DEMO_WAIT                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_counter[15]                               ; demo_counter[15]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_counter[14]                               ; demo_counter[14]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_counter[13]                               ; demo_counter[13]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_counter[12]                               ; demo_counter[12]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_counter[11]                               ; demo_counter[11]                                                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; demo_state.DEMO_IDLE                           ; demo_state.DEMO_IDLE                                                                                                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|srdata_OTERM17 ; slave:slave3_inst|slave_port:sp|srdata_OTERM17                                                                                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[4]    ; slave:slave3_inst|slave_port:sp|smemaddr[4]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[6]    ; slave:slave3_inst|slave_port:sp|smemaddr[6]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[7]    ; slave:slave3_inst|slave_port:sp|smemaddr[7]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[8]    ; slave:slave3_inst|slave_port:sp|smemaddr[8]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|addr[8]        ; slave:slave3_inst|slave_port:sp|addr[8]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[9]    ; slave:slave3_inst|slave_port:sp|smemaddr[9]                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|addr[9]        ; slave:slave3_inst|slave_port:sp|addr[9]                                                                                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|smemaddr[10]   ; slave:slave3_inst|slave_port:sp|smemaddr[10]                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|addr[10]       ; slave:slave3_inst|slave_port:sp|addr[10]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; slave:slave3_inst|slave_port:sp|addr[11]       ; slave:slave3_inst|slave_port:sp|addr[11]                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.307      ;
+-------+------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                               ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.183 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.183 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.040     ; 1.130      ;
; -0.148 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.097      ;
; -0.148 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.038     ; 1.097      ;
; -0.096 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.096 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.037     ; 1.046      ;
; -0.008 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.136      ; 1.131      ;
; -0.006 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; -0.006 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.957      ;
; 0.018  ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.018  ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.933      ;
; 0.150  ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.977      ;
; 0.150  ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.977      ;
; 0.186  ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 0.954      ;
; 0.199  ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 0.954      ;
; 0.199  ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 0.954      ;
; 0.199  ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 0.954      ;
; 0.199  ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 0.954      ;
; 0.254  ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.254  ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
; 0.430  ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.140      ; 0.697      ;
+--------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                               ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.303 ; reset_sync[2] ; m1_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.303 ; reset_sync[2] ; m1_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.303 ; reset_sync[2] ; m1_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.303 ; reset_sync[2] ; m1_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.303 ; reset_sync[2] ; m1_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.303 ; reset_sync[2] ; m1_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.607      ;
; 0.487 ; reset_sync[2] ; sw_sync2[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; demo_counter[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; demo_counter[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; demo_counter[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; key0_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; sw_sync1[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; sw_sync1[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.487 ; reset_sync[2] ; sw_sync1[1]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.607      ;
; 0.488 ; reset_sync[2] ; data_pattern[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.819      ;
; 0.488 ; reset_sync[2] ; key1_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.819      ;
; 0.488 ; reset_sync[2] ; key1_sync[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.819      ;
; 0.488 ; reset_sync[2] ; key1_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.819      ;
; 0.501 ; reset_sync[2] ; captured_mode            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.234      ; 0.819      ;
; 0.540 ; reset_sync[2] ; m2_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.844      ;
; 0.540 ; reset_sync[2] ; m2_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.220      ; 0.844      ;
; 0.674 ; reset_sync[2] ; display_slave[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.215      ; 0.973      ;
; 0.687 ; reset_sync[2] ; m2_dwdata[3]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; sw_sync2[3]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; sw_sync2[2]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[10]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[9]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[8]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; demo_counter[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.687 ; reset_sync[2] ; key0_sync[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.036      ; 0.807      ;
; 0.706 ; reset_sync[2] ; demo_state.DEMO_DISPLAY  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; m1_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; m2_dvalid                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_state.DEMO_COMPLETE ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_state.DEMO_WAIT     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; captured_master          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_counter[15]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_counter[14]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_counter[13]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_counter[12]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_counter[11]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_state.DEMO_START    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; demo_state.DEMO_IDLE     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.706 ; reset_sync[2] ; key0_sync[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.037      ; 0.827      ;
; 0.763 ; reset_sync[2] ; m1_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m1_dwdata[6]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m1_dwdata[4]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m2_dwdata[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m2_dwdata[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m2_dmode                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m1_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m2_daddr[12]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m1_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m1_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.763 ; reset_sync[2] ; m2_daddr[4]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.035      ; 0.882      ;
; 0.802 ; reset_sync[2] ; m2_dwdata[7]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.920      ;
; 0.802 ; reset_sync[2] ; m2_dwdata[5]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.920      ;
; 0.802 ; reset_sync[2] ; m2_dwdata[2]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.920      ;
; 0.802 ; reset_sync[2] ; m2_daddr[13]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.034      ; 0.920      ;
; 0.856 ; reset_sync[2] ; display_data[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_data[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_data[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_data[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_data[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_data[0]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; display_slave[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[7]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[6]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[5]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[4]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[3]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[2]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
; 0.856 ; reset_sync[2] ; data_pattern[1]          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.032      ; 0.972      ;
+-------+---------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.085   ; 0.138 ; -1.025   ; 0.303   ; -3.000              ;
;  CLOCK_50        ; -3.085   ; 0.138 ; -1.025   ; 0.303   ; -3.000              ;
; Design-wide TNS  ; -760.722 ; 0.0   ; -52.293  ; 0.0     ; -612.052            ;
;  CLOCK_50        ; -760.722 ; 0.000 ; -52.293  ; 0.000   ; -612.052            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SW[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 5709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 5709     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 77       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 6     ; 6    ;
; Unconstrained Input Port Paths  ; 6     ; 6    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+----------+----------+------+-------------+
; Target   ; Clock    ; Type ; Status      ;
+----------+----------+------+-------------+
; CLOCK_50 ; CLOCK_50 ; Base ; Constrained ;
+----------+----------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; KEY[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; KEY[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[3]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LED[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED[7]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Tue Dec  2 13:17:53 2025
Info: Command: quartus_sta ads_bus_system -c ads_bus_system
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ads_bus_system.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.085            -760.722 CLOCK_50 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.025
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.025             -52.293 CLOCK_50 
Info (332146): Worst-case removal slack is 0.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.549               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -525.272 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.671            -637.926 CLOCK_50 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.296               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.816             -38.965 CLOCK_50 
Info (332146): Worst-case removal slack is 0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.498               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -525.230 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.368            -242.055 CLOCK_50 
Info (332146): Worst-case hold slack is 0.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.138               0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.183              -4.302 CLOCK_50 
Info (332146): Worst-case removal slack is 0.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.303               0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -612.052 CLOCK_50 
Info (332114): Report Metastability: Found 6 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 531 megabytes
    Info: Processing ended: Tue Dec  2 13:17:54 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


