TimeQuest Timing Analyzer report for MIC1
Thu Dec 12 09:20:05 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK'
 12. Slow Model Hold: 'CLOCK'
 13. Slow Model Minimum Pulse Width: 'CLOCK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLOCK'
 28. Fast Model Hold: 'CLOCK'
 29. Fast Model Minimum Pulse Width: 'CLOCK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIC1                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F484I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; CLOCK      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 14.62 MHz ; 14.62 MHz       ; CLOCK      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLOCK ; -33.706 ; -5948.407     ;
+-------+---------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -2.906 ; -35.441       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -2.277 ; -636.313              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                    ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -33.706 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 34.152     ;
; -32.753 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 28.761     ;
; -32.615 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.740     ; 28.915     ;
; -32.529 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.566     ; 29.003     ;
; -32.353 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.522     ; 28.871     ;
; -32.320 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.688     ; 28.672     ;
; -32.285 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.687     ; 28.638     ;
; -32.075 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.729     ; 28.386     ;
; -31.971 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.956     ; 28.055     ;
; -31.963 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.740     ; 28.263     ;
; -31.946 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.706     ; 28.280     ;
; -31.913 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.030     ; 27.923     ;
; -31.863 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.522     ; 28.381     ;
; -31.802 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.522     ; 28.320     ;
; -31.708 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.946     ; 27.802     ;
; -31.621 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.946     ; 27.715     ;
; -31.281 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.712     ; 27.609     ;
; -31.242 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.695     ; 27.587     ;
; -31.213 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.707     ; 27.546     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.206 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.094     ; 31.652     ;
; -31.112 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.321     ; 27.831     ;
; -31.061 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 27.069     ;
; -31.030 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 27.038     ;
; -30.982 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.377     ; 27.645     ;
; -30.979 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.695     ; 27.324     ;
; -30.854 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 26.862     ;
; -30.830 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.321     ; 27.549     ;
; -30.745 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.389     ; 27.396     ;
; -30.650 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.547     ; 27.143     ;
; -30.604 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.314     ; 27.330     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.603 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.621     ;
; -30.546 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.694     ; 26.892     ;
; -30.284 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.946     ; 26.378     ;
; -30.253 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 26.261     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.241 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 2.478      ; 33.259     ;
; -30.156 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.320     ; 26.876     ;
; -30.115 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.740     ; 26.415     ;
; -30.082 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.946     ; 26.176     ;
; -30.079 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.547     ; 26.572     ;
; -30.029 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.566     ; 26.503     ;
; -29.948 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.377     ; 26.611     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.931 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.116     ; 30.355     ;
; -29.855 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst2                                               ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.485     ; 29.410     ;
; -29.853 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.522     ; 26.371     ;
; -29.831 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.947     ; 25.924     ;
; -29.820 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.688     ; 26.172     ;
; -29.785 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.687     ; 26.138     ;
; -29.752 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.694     ; 26.098     ;
; -29.650 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 1.000        ; -2.460     ; 28.230     ;
; -29.630 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.946     ; 25.724     ;
; -29.625 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst2|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.321     ; 26.344     ;
; -29.575 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.729     ; 25.886     ;
; -29.512 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 1.000        ; -2.168     ; 28.384     ;
; -29.502 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -5.032     ; 25.510     ;
; -29.484 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst2|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.689     ; 25.835     ;
; -29.471 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.956     ; 25.555     ;
; -29.465 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst3                                               ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.485     ; 29.020     ;
; -29.463 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.740     ; 25.763     ;
; -29.446 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 1.000        ; -4.706     ; 25.780     ;
; -29.426 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 1.000        ; -1.994     ; 28.472     ;
+---------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.906 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.720      ; 6.120      ;
; -2.409 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.730      ; 6.627      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.286 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 7.597      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -2.052 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 7.839      ;
; -1.991 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.728      ; 7.043      ;
; -1.954 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.725      ; 7.077      ;
; -1.913 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.730      ; 7.123      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.785 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.085     ; 8.106      ;
; -1.784 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.725      ; 7.247      ;
; -1.755 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3 ; CLOCK        ; CLOCK       ; 0.000        ; 8.685      ; 7.236      ;
; -1.577 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 8.722      ; 7.451      ;
; -1.404 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; 0.000        ; 8.725      ; 7.627      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.372 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.511      ;
; -1.329 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.665      ; 7.642      ;
; -1.300 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.720      ; 7.726      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.298 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.047     ; 8.555      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.272 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 10.080     ; 8.614      ;
; -1.247 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.682      ; 7.741      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.215 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 10.084     ; 8.675      ;
; -1.213 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3                                                 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 7.577      ; 6.670      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.178 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.077     ; 8.705      ;
; -1.164 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1 ; CLOCK        ; CLOCK       ; 0.000        ; 8.687      ; 7.829      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.128 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.777      ;
; -1.108 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1                                                ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.720      ; 7.918      ;
; -1.074 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1                                               ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2 ; CLOCK        ; CLOCK       ; 0.000        ; 8.730      ; 7.962      ;
; -1.036 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.869      ;
; -1.036 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.869      ;
; -1.036 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3  ; CLOCK        ; CLOCK       ; -0.500       ; 10.099     ; 8.869      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -2.277 ; 0.500        ; 2.777          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -2.277 ; 0.500        ; 2.777          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.695  ; 1.695  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.809  ; 0.809  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.143  ; 1.143  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.695  ; 1.695  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.610  ; 1.610  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.972  ; 0.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.901  ; 0.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.251  ; 0.251  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.542  ; 0.542  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.190  ; 1.190  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.584  ; 0.584  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.119  ; 1.119  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.216  ; 1.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.192  ; 1.192  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.216  ; 1.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.213  ; 1.213  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.468  ; 0.468  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.403  ; 0.403  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.004  ; 1.004  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.206  ; 1.206  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.282  ; 1.282  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.939  ; 0.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.226  ; 1.226  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.421  ; 0.421  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.968  ; 0.968  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.070  ; 1.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.141  ; 1.141  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.222  ; 1.222  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.996  ; 0.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.350  ; 0.350  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.541  ; 1.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.420  ; 1.420  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.174  ; 1.174  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 5.148  ; 5.148  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 4.019  ; 4.019  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 5.148  ; 5.148  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.740  ; 4.740  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.768  ; 3.768  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.629  ; 3.629  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.438  ; 4.438  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.842  ; 3.842  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.144 ; -0.144 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.543 ; -0.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.877 ; -0.877 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -1.429 ; -1.429 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -1.344 ; -1.344 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.706 ; -0.706 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.635 ; -0.635 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.276 ; -0.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.924 ; -0.924 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.318 ; -0.318 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.853 ; -0.853 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.950 ; -0.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.926 ; -0.926 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.950 ; -0.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.947 ; -0.947 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.202 ; -0.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.137 ; -0.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.738 ; -0.738 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.940 ; -0.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -1.016 ; -1.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.673 ; -0.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.960 ; -0.960 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.155 ; -0.155 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.702 ; -0.702 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.804 ; -0.804 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.875 ; -0.875 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.956 ; -0.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.730 ; -0.730 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.084 ; -0.084 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -1.275 ; -1.275 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -1.154 ; -1.154 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.908 ; -0.908 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 0.965  ; 0.965  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -3.135 ; -3.135 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -4.584 ; -4.584 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -4.117 ; -4.117 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -3.269 ; -3.269 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -3.347 ; -3.347 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -3.632 ; -3.632 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -3.526 ; -3.526 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 0.965  ; 0.965  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 16.757 ; 16.757 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.002 ; 14.002 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.411 ; 14.411 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 14.998 ; 14.998 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 15.259 ; 15.259 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 16.117 ; 16.117 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 15.606 ; 15.606 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.882 ; 15.882 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 15.299 ; 15.299 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 15.260 ; 15.260 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.320 ; 15.320 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 15.665 ; 15.665 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 16.284 ; 16.284 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 15.209 ; 15.209 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.726 ; 14.726 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 15.391 ; 15.391 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 16.757 ; 16.757 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.821 ; 15.821 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 16.363 ; 16.363 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.733 ; 13.733 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 15.252 ; 15.252 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 14.945 ; 14.945 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 16.678 ; 16.678 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 15.346 ; 15.346 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.648 ; 14.648 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 15.184 ; 15.184 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.354 ; 14.354 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 14.043 ; 14.043 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.119 ; 22.119 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 22.119 ; 22.119 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 21.719 ; 21.719 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 19.793 ; 19.793 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.106 ; 20.106 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.126 ; 20.126 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.978 ; 20.978 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.129 ; 18.129 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.449 ; 18.449 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.802 ; 19.802 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 18.317 ; 18.317 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 18.787 ; 18.787 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.091 ; 20.091 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.152 ; 20.152 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.298 ; 19.298 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 21.449 ; 21.449 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 17.036 ; 17.036 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 21.164 ; 21.164 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.983 ; 20.983 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.060 ; 20.060 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 21.065 ; 21.065 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 18.497 ; 18.497 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.013 ; 21.013 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 18.726 ; 18.726 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.418 ; 20.418 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.589 ; 17.589 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.262 ; 21.262 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 21.917 ; 21.917 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.863 ; 19.863 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 19.666 ; 19.666 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 20.517 ; 20.517 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 20.109 ; 20.109 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 21.282 ; 21.282 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 40.446 ; 40.446 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.056 ; 24.056 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.310 ; 23.310 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.331 ; 24.331 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 24.509 ; 24.509 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.235 ; 26.235 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 24.421 ; 24.421 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.035 ; 26.035 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.288 ; 28.288 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 26.993 ; 26.993 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.418 ; 29.418 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 29.602 ; 29.602 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.110 ; 29.110 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.408 ; 30.408 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.465 ; 32.465 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.410 ; 32.410 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.215 ; 33.215 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.491 ; 34.491 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 32.814 ; 32.814 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 32.921 ; 32.921 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.694 ; 34.694 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.391 ; 35.391 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.327 ; 35.327 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 35.557 ; 35.557 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 35.408 ; 35.408 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.771 ; 37.771 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 37.757 ; 37.757 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 37.523 ; 37.523 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 38.148 ; 38.148 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 38.367 ; 38.367 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 39.111 ; 39.111 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 39.742 ; 39.742 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 40.446 ; 40.446 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.448 ; 22.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.912 ; 18.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.308 ; 19.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.274 ; 18.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 19.952 ; 19.952 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 17.417 ; 17.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.035 ; 20.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 18.161 ; 18.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 21.151 ; 21.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.695 ; 19.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 20.940 ; 20.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.683 ; 20.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 17.396 ; 17.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 19.366 ; 19.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 17.422 ; 17.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.770 ; 20.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 20.520 ; 20.520 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 17.438 ; 17.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.492 ; 20.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.688 ; 20.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 17.744 ; 17.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.561 ; 20.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.665 ; 20.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.493 ; 21.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 21.714 ; 21.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.746 ; 19.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.459 ; 20.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.216 ; 20.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.779 ; 19.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 22.448 ; 22.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 19.916 ; 19.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 19.460 ; 19.460 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 16.943 ; 16.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 15.359 ; 15.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.576 ; 14.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 16.623 ; 16.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 13.744 ; 13.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.814 ; 14.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 15.326 ; 15.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.477 ; 14.477 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 16.943 ; 16.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 13.812 ; 13.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.436 ; 14.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.590 ; 15.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 16.197 ; 16.197 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 15.803 ; 15.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.765 ; 15.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 14.618 ; 14.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 13.807 ; 13.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.533 ; 16.533 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.940 ; 14.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 14.835 ; 14.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 14.117 ; 14.117 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.176 ; 15.176 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.543 ; 15.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.557 ; 15.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.203 ; 15.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.493 ; 15.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.235  ; 7.235  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.755 ; 12.755 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.138 ; 12.138 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.859 ; 11.859 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 11.735 ; 11.735 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.538 ; 12.538 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 11.796 ; 11.796 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.755 ; 12.755 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.345 ; 10.345 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.542 ; 12.542 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.694 ; 12.694 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.694 ; 12.694 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 17.828 ; 17.828 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.620 ; 15.620 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 16.620 ; 16.620 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 15.399 ; 15.399 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.953 ; 14.953 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.412 ; 13.412 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.450 ; 15.450 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.569 ; 15.569 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 13.965 ; 13.965 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 14.900 ; 14.900 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 17.142 ; 17.142 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.540 ; 13.540 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.628 ; 13.628 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.998 ; 16.998 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.337 ; 16.337 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 15.385 ; 15.385 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.397 ; 15.397 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 17.125 ; 17.125 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 15.969 ; 15.969 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 16.523 ; 16.523 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 17.371 ; 17.371 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 15.652 ; 15.652 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 16.712 ; 16.712 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 17.442 ; 17.442 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 17.828 ; 17.828 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 24.019 ; 24.019 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 22.572 ; 22.572 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.153 ; 22.153 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.141 ; 20.141 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.433 ; 20.433 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.026 ; 20.026 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 21.440 ; 21.440 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.555 ; 19.555 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.425 ; 19.425 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 20.567 ; 20.567 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.271 ; 19.271 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.511 ; 19.511 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.244 ; 20.244 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 21.013 ; 21.013 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 20.421 ; 20.421 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.248 ; 20.248 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 19.201 ; 19.201 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 23.510 ; 23.510 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 23.320 ; 23.320 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 21.606 ; 21.606 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.608 ; 22.608 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.781 ; 20.781 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 22.352 ; 22.352 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 21.566 ; 21.566 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 21.075 ; 21.075 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 18.962 ; 18.962 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 23.047 ; 23.047 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 22.987 ; 22.987 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.330 ; 20.330 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 22.204 ; 22.204 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 23.533 ; 23.533 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 22.262 ; 22.262 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 24.019 ; 24.019 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 40.899 ; 40.899 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.509 ; 24.509 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.763 ; 23.763 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.784 ; 24.784 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 24.962 ; 24.962 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.688 ; 26.688 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 24.874 ; 24.874 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.488 ; 26.488 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.741 ; 28.741 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 27.446 ; 27.446 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.871 ; 29.871 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.055 ; 30.055 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.563 ; 29.563 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.861 ; 30.861 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.918 ; 32.918 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.863 ; 32.863 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.668 ; 33.668 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.944 ; 34.944 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.267 ; 33.267 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 33.374 ; 33.374 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.147 ; 35.147 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.844 ; 35.844 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.780 ; 35.780 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.010 ; 36.010 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 35.861 ; 35.861 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.224 ; 38.224 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.210 ; 38.210 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 37.976 ; 37.976 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 38.601 ; 38.601 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 38.820 ; 38.820 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 39.564 ; 39.564 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 40.195 ; 40.195 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 40.899 ; 40.899 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 16.591 ; 16.591 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.256 ; 13.256 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.464 ; 13.464 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.778 ; 13.778 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.938 ; 12.938 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.840 ; 13.840 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 16.591 ; 16.591 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.521 ; 14.521 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.636 ; 15.636 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 15.998 ; 15.998 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.573 ; 14.573 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.986 ; 14.986 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 16.064 ; 16.064 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.570 ; 14.570 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.664 ; 13.664 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.645 ; 13.645 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.210 ; 12.210 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 12.635 ; 12.635 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.024 ; 13.024 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.085 ; 13.085 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.147 ; 13.147 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 14.625 ; 14.625 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.283 ; 13.283 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.456 ; 13.456 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 14.490 ; 14.490 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 14.783 ; 14.783 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.616 ; 14.616 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.869 ; 12.869 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.102 ; 15.102 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.520 ; 13.520 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.817 ; 13.817 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 15.597 ; 15.597 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.475 ; 14.475 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.719 ; 15.719 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 14.873 ; 14.873 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.185 ; 15.185 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.360 ; 14.360 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 14.873 ; 14.873 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 15.041 ; 15.041 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.002 ; 14.002 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.411 ; 14.411 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 14.998 ; 14.998 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 15.259 ; 15.259 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 16.117 ; 16.117 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 15.606 ; 15.606 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.882 ; 15.882 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 15.299 ; 15.299 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 15.260 ; 15.260 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.320 ; 15.320 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 15.665 ; 15.665 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 16.284 ; 16.284 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 15.209 ; 15.209 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.726 ; 14.726 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 15.391 ; 15.391 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 16.757 ; 16.757 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.821 ; 15.821 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 16.363 ; 16.363 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.733 ; 13.733 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 15.252 ; 15.252 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 14.945 ; 14.945 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 16.678 ; 16.678 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 15.346 ; 15.346 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.648 ; 14.648 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 15.184 ; 15.184 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.354 ; 14.354 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 14.043 ; 14.043 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 11.505 ; 11.505 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 14.494 ; 14.494 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 14.389 ; 14.389 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 13.947 ; 13.947 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 13.593 ; 13.593 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 12.825 ; 12.825 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 14.009 ; 14.009 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 13.713 ; 13.713 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 11.505 ; 11.505 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 16.687 ; 16.687 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 15.400 ; 15.400 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 14.823 ; 14.823 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 14.567 ; 14.567 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 16.011 ; 16.011 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 16.210 ; 16.210 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 16.322 ; 16.322 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 13.333 ; 13.333 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 17.642 ; 17.642 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 16.587 ; 16.587 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 16.678 ; 16.678 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 17.399 ; 17.399 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 14.917 ; 14.917 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 16.956 ; 16.956 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 15.702 ; 15.702 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.138 ; 17.138 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 13.882 ; 13.882 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 17.599 ; 17.599 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 17.552 ; 17.552 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 15.858 ; 15.858 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 17.213 ; 17.213 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 17.458 ; 17.458 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 16.848 ; 16.848 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 17.430 ; 17.430 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.525 ; 14.525 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 18.030 ; 18.030 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 15.547 ; 15.547 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.482 ; 16.482 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 15.250 ; 15.250 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.006 ; 17.006 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 14.525 ; 14.525 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 14.778 ; 14.778 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 15.215 ; 15.215 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 16.119 ; 16.119 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 16.604 ; 16.604 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 16.418 ; 16.418 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 17.158 ; 17.158 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 16.359 ; 16.359 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 17.743 ; 17.743 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 18.598 ; 18.598 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 17.250 ; 17.250 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 18.498 ; 18.498 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 16.874 ; 16.874 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.760 ; 16.760 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 18.624 ; 18.624 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 20.130 ; 20.130 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 19.252 ; 19.252 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 18.585 ; 18.585 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 17.438 ; 17.438 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 18.230 ; 18.230 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.843 ; 17.843 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 18.132 ; 18.132 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 17.495 ; 17.495 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 18.222 ; 18.222 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 17.622 ; 17.622 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 17.677 ; 17.677 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 18.493 ; 18.493 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 17.396 ; 17.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.912 ; 18.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.308 ; 19.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.274 ; 18.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 19.952 ; 19.952 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 17.417 ; 17.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.035 ; 20.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 18.161 ; 18.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 21.151 ; 21.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.695 ; 19.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 20.940 ; 20.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.683 ; 20.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 17.396 ; 17.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 19.366 ; 19.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 17.422 ; 17.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.770 ; 20.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 20.520 ; 20.520 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 17.438 ; 17.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.492 ; 20.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.688 ; 20.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 17.744 ; 17.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.561 ; 20.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.665 ; 20.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.493 ; 21.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 21.714 ; 21.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.746 ; 19.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.459 ; 20.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.216 ; 20.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.779 ; 19.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 22.448 ; 22.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 19.916 ; 19.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 19.460 ; 19.460 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 15.359 ; 15.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.576 ; 14.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 16.623 ; 16.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 13.744 ; 13.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.814 ; 14.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 15.326 ; 15.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.477 ; 14.477 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 16.943 ; 16.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 13.812 ; 13.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.436 ; 14.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.590 ; 15.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 16.197 ; 16.197 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 15.803 ; 15.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.765 ; 15.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 14.618 ; 14.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 13.807 ; 13.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.533 ; 16.533 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.940 ; 14.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 14.835 ; 14.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 14.117 ; 14.117 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.176 ; 15.176 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.543 ; 15.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.557 ; 15.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.203 ; 15.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.493 ; 15.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.235  ; 7.235  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 10.345 ; 10.345 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.138 ; 12.138 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.859 ; 11.859 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 11.735 ; 11.735 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.538 ; 12.538 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 11.796 ; 11.796 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.755 ; 12.755 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.345 ; 10.345 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.542 ; 12.542 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.396 ; 12.396 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.396 ; 12.396 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.620 ; 15.620 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 16.620 ; 16.620 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 15.399 ; 15.399 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.953 ; 14.953 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.412 ; 13.412 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.450 ; 15.450 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.569 ; 15.569 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 13.965 ; 13.965 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 14.900 ; 14.900 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 17.142 ; 17.142 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.540 ; 13.540 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.628 ; 13.628 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.998 ; 16.998 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.337 ; 16.337 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 15.385 ; 15.385 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.397 ; 15.397 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 17.125 ; 17.125 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 15.969 ; 15.969 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 16.523 ; 16.523 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 17.371 ; 17.371 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 15.652 ; 15.652 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 16.712 ; 16.712 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 17.442 ; 17.442 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 17.828 ; 17.828 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 15.808 ; 15.808 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 19.502 ; 19.502 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 19.439 ; 19.439 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 17.951 ; 17.951 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 17.399 ; 17.399 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 17.778 ; 17.778 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 17.895 ; 17.895 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 17.432 ; 17.432 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 16.438 ; 16.438 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 17.182 ; 17.182 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 16.201 ; 16.201 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 16.065 ; 16.065 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 16.730 ; 16.730 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 16.934 ; 16.934 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 16.716 ; 16.716 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 16.270 ; 16.270 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 15.808 ; 15.808 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 19.501 ; 19.501 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 19.330 ; 19.330 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 18.044 ; 18.044 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 19.170 ; 19.170 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 16.770 ; 16.770 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 17.731 ; 17.731 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 17.299 ; 17.299 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 17.693 ; 17.693 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 16.011 ; 16.011 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 18.401 ; 18.401 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 19.715 ; 19.715 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 16.937 ; 16.937 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 18.235 ; 18.235 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 17.650 ; 17.650 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 18.673 ; 18.673 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 19.783 ; 19.783 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 14.382 ; 14.382 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 16.144 ; 16.144 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 16.638 ; 16.638 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 16.707 ; 16.707 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 15.262 ; 15.262 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 17.362 ; 17.362 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 14.382 ; 14.382 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 16.564 ; 16.564 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 15.836 ; 15.836 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 16.858 ; 16.858 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 17.612 ; 17.612 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 17.919 ; 17.919 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 16.742 ; 16.742 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 16.258 ; 16.258 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 18.634 ; 18.634 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 18.165 ; 18.165 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 17.265 ; 17.265 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 18.678 ; 18.678 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 16.686 ; 16.686 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 16.547 ; 16.547 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 17.489 ; 17.489 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 17.502 ; 17.502 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 16.925 ; 16.925 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 16.794 ; 16.794 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 15.665 ; 15.665 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 18.014 ; 18.014 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 17.063 ; 17.063 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 16.963 ; 16.963 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 16.299 ; 16.299 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 17.020 ; 17.020 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 16.570 ; 16.570 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 16.360 ; 16.360 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 17.159 ; 17.159 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 12.210 ; 12.210 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.256 ; 13.256 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.464 ; 13.464 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.778 ; 13.778 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.938 ; 12.938 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.840 ; 13.840 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 16.591 ; 16.591 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.521 ; 14.521 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.636 ; 15.636 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 15.998 ; 15.998 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.573 ; 14.573 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.986 ; 14.986 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 16.064 ; 16.064 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.570 ; 14.570 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.664 ; 13.664 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.645 ; 13.645 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.210 ; 12.210 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 12.635 ; 12.635 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.024 ; 13.024 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.085 ; 13.085 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.147 ; 13.147 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 14.625 ; 14.625 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.283 ; 13.283 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.456 ; 13.456 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 14.490 ; 14.490 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 14.783 ; 14.783 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.616 ; 14.616 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.869 ; 12.869 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.102 ; 15.102 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.520 ; 13.520 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.817 ; 13.817 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 9.294  ; 9.294  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 10.152 ; 10.152 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 10.016 ; 10.016 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 9.294  ; 9.294  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 10.137 ; 10.137 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 10.121 ; 10.121 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 10.140 ; 10.140 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 9.314  ; 9.314  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 10.115 ; 10.115 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 14.983 ; 14.983 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 15.365 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.843 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.813 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.813 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.780 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.225 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.621 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 16.001 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.593 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.818 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.780 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 16.018 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 19.087 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 15.365 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 18.225 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 19.116 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 16.434 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 16.899 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.879 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 17.138 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 17.138 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 16.011 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.810 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.028 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.049 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 16.038 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.818 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 16.899 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 15.593 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 17.756 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.780 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.621 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.780 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+--------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+--------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 14.860 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.338 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.308 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.308 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.275 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 17.720 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.116 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.496 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.088 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.313 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.275 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 15.513 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.582 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 14.860 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.720 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.611 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 15.929 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 16.394 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.374 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 16.633 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 16.633 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 15.506 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.305 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 15.523 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 15.544 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 15.533 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.313 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 16.394 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 15.088 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 17.251 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.275 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.116 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.275 ;      ; Fall       ; CLOCK           ;
+------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 15.365    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.843    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.813    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.813    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.780    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 18.225    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.621    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 16.001    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.593    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.818    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.780    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 16.018    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 19.087    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 15.365    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 18.225    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 19.116    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 16.434    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 16.899    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.879    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 17.138    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 17.138    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 16.011    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.810    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 16.028    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 16.049    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 16.038    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.818    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 16.899    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 15.593    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 17.756    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.780    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.621    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.780    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 14.860    ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 18.338    ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 18.308    ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 18.308    ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 18.275    ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 17.720    ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 17.116    ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 15.496    ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 15.088    ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 18.313    ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 18.275    ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 15.513    ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 18.582    ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 14.860    ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 17.720    ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 18.611    ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 15.929    ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 16.394    ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 16.374    ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 16.633    ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 16.633    ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 15.506    ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 18.305    ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 15.523    ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 15.544    ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 15.533    ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 18.313    ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 16.394    ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 15.088    ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 17.251    ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 18.275    ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 17.116    ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 18.275    ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -9.940 ; -1758.757     ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLOCK ; -1.121 ; -13.301       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLOCK ; -1.423 ; -420.836              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.940 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 10.412     ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.276 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.058     ; 9.748      ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -9.087 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst  ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.377     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.928 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.760      ; 10.218     ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.888 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 0.500        ; -0.079     ; 9.339      ;
; -8.812 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.719     ; 8.123      ;
; -8.763 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.571     ; 8.222      ;
; -8.759 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.557     ; 8.232      ;
; -8.738 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.519     ; 8.249      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.686 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.981      ;
; -8.604 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.524     ; 8.110      ;
; -8.603 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.679     ; 7.954      ;
; -8.594 ; DATA_PATH:inst|BANK_REGS:inst|PC:inst3|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.526     ; 8.098      ;
; -8.589 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst1                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.717     ; 7.902      ;
; -8.574 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst2                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.562     ; 8.042      ;
; -8.539 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.571     ; 7.998      ;
; -8.519 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst3                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.669     ; 7.880      ;
; -8.516 ; DATA_PATH:inst|BANK_REGS:inst|LV:inst6|register_32bit:inst|register_4bit:inst3|inst1                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.539     ; 8.007      ;
; -8.513 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.519     ; 8.024      ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.508 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst   ; CLOCK        ; CLOCK       ; 0.500        ; 1.523      ; 10.561     ;
; -8.498 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.519     ; 8.009      ;
; -8.481 ; DATA_PATH:inst|BANK_REGS:inst|TOS:inst8|register_32bit:inst|register_4bit:inst3|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.669     ; 7.842      ;
; -8.354 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst2|inst2                                                ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.719     ; 7.665      ;
; -8.351 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst3|inst3                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.576     ; 7.805      ;
; -8.345 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst3|inst                                                 ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.719     ; 7.656      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.345 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst3 ; CLOCK        ; CLOCK       ; 0.500        ; 0.789      ; 9.664      ;
; -8.344 ; DATA_PATH:inst|BANK_REGS:inst|SP:inst5|register_32bit:inst|register_4bit:inst3|inst                                                  ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                          ; CLOCK        ; CLOCK       ; 1.000        ; -1.523     ; 7.851      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
; -8.338 ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst2 ; CLOCK        ; CLOCK       ; 0.500        ; 0.765      ; 9.633      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                              ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.121 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.854      ; 1.881      ;
; -1.032 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.865      ; 1.981      ;
; -0.945 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.865      ; 2.068      ;
; -0.898 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.864      ; 2.114      ;
; -0.884 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.860      ; 2.124      ;
; -0.796 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.858      ; 2.210      ;
; -0.796 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.825      ; 2.177      ;
; -0.754 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.856      ; 2.250      ;
; -0.748 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.860      ; 2.260      ;
; -0.698 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.860      ; 2.310      ;
; -0.678 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.830      ; 2.300      ;
; -0.670 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.525      ; 2.003      ;
; -0.663 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.821      ; 2.306      ;
; -0.660 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.865      ; 2.353      ;
; -0.644 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.854      ; 2.358      ;
; -0.634 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.806      ; 2.320      ;
; -0.593 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.537      ; 2.092      ;
; -0.558 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.849      ; 2.439      ;
; -0.514 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.873      ; 2.507      ;
; -0.502 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.848      ; 2.494      ;
; -0.497 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.799      ; 1.450      ;
; -0.463 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.525      ; 2.210      ;
; -0.459 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.563      ; 2.252      ;
; -0.450 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.819      ; 2.517      ;
; -0.438 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.865      ; 2.575      ;
; -0.431 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.858      ; 2.575      ;
; -0.428 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.570      ; 2.290      ;
; -0.423 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.593      ;
; -0.421 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.876      ; 2.603      ;
; -0.388 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.847      ; 2.607      ;
; -0.385 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.865      ; 2.628      ;
; -0.381 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.795      ; 1.562      ;
; -0.377 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 1.840      ; 1.611      ;
; -0.376 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.537      ; 2.309      ;
; -0.370 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.844      ; 2.622      ;
; -0.365 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.854      ; 2.637      ;
; -0.355 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.661      ;
; -0.351 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst7|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 1.799      ; 1.596      ;
; -0.339 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.508      ; 2.317      ;
; -0.327 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.823      ; 2.644      ;
; -0.326 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst1    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.818      ; 1.640      ;
; -0.309 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.707      ;
; -0.307 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.866      ; 2.707      ;
; -0.306 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.873      ; 2.715      ;
; -0.298 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst6|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 1.809      ; 1.659      ;
; -0.286 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.563      ; 2.425      ;
; -0.286 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.866      ; 2.728      ;
; -0.280 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst3 ; CLOCK        ; CLOCK       ; -0.500       ; 1.571      ; 0.939      ;
; -0.278 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.866      ; 2.736      ;
; -0.276 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.872      ; 2.744      ;
; -0.261 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.875      ; 2.762      ;
; -0.256 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst5|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.537      ; 2.429      ;
; -0.254 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.511      ; 2.405      ;
; -0.254 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.836      ; 2.730      ;
; -0.242 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst    ; CLOCK        ; CLOCK       ; 0.000        ; 2.535      ; 2.441      ;
; -0.240 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.776      ;
; -0.239 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.797      ; 1.706      ;
; -0.238 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.542      ; 2.452      ;
; -0.237 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 2.846      ; 2.757      ;
; -0.236 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst3|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.853      ; 2.765      ;
; -0.232 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst4|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.549      ; 2.465      ;
; -0.228 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.509      ; 2.429      ;
; -0.208 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.875      ; 2.815      ;
; -0.208 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.533      ; 0.973      ;
; -0.201 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.836      ; 2.783      ;
; -0.196 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.577      ; 2.529      ;
; -0.193 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst7|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.508      ; 2.463      ;
; -0.188 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.867      ; 2.827      ;
; -0.187 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.550      ; 2.511      ;
; -0.181 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.823      ; 2.790      ;
; -0.180 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.836      ;
; -0.178 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.838      ;
; -0.176 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst2|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.864      ; 2.836      ;
; -0.173 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.868      ; 2.843      ;
; -0.171 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.872      ; 2.849      ;
; -0.162 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst3|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst3|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.545      ; 2.531      ;
; -0.161 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst5|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst5|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.774      ; 1.761      ;
; -0.159 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 1.783      ; 1.772      ;
; -0.152 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst1 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 2.856      ; 2.852      ;
; -0.149 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst2|inst2   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 1.812      ; 1.811      ;
; -0.149 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.838      ; 2.837      ;
; -0.131 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.873      ; 2.890      ;
; -0.131 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.543      ; 2.560      ;
; -0.130 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst1|inst    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 1.805      ; 1.823      ;
; -0.124 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.849      ; 2.873      ;
; -0.122 ; DATA_PATH:inst|BANK_REGS:inst|OPC:inst9|register_32bit:inst|register_4bit:inst|inst3   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst|inst3   ; CLOCK        ; CLOCK       ; 0.000        ; 1.653      ; 1.679      ;
; -0.121 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.832      ; 2.859      ;
; -0.116 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst|inst2    ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.805      ; 1.837      ;
; -0.111 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst6|inst3  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst6|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.563      ; 2.600      ;
; -0.103 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 2.838      ; 2.883      ;
; -0.103 ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst2|inst2  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.550      ; 2.595      ;
; -0.103 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst5|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.533      ; 1.078      ;
; -0.102 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst4|inst1 ; CLOCK        ; CLOCK       ; -0.500       ; 1.571      ; 1.117      ;
; -0.101 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst2 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst3  ; CLOCK        ; CLOCK       ; 0.000        ; 2.867      ; 2.914      ;
; -0.099 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst  ; CLOCK        ; CLOCK       ; -0.500       ; 1.533      ; 1.082      ;
; -0.096 ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|inst6                                          ; DATA_PATH:inst|BANK_REGS:inst|MDR:inst2|register_32bit:inst|register_4bit:inst3|inst2 ; CLOCK        ; CLOCK       ; -0.500       ; 1.533      ; 1.085      ;
; -0.092 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst1|register_4bit:inst2|inst3 ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst1|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.817      ; 2.873      ;
; -0.085 ; DATA_PATH:inst|BANK_REGS:inst|MBR:inst4|register_32bit:inst|register_4bit:inst3|inst1  ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst2|inst2  ; CLOCK        ; CLOCK       ; 0.000        ; 2.873      ; 2.936      ;
; -0.084 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst4|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst4|inst   ; CLOCK        ; CLOCK       ; 0.000        ; 1.769      ; 1.833      ;
; -0.077 ; DATA_PATH:inst|BANK_REGS:inst|H:inst10|register_32bit:inst|register_4bit:inst7|inst1   ; DATA_PATH:inst|BANK_REGS:inst|MAR:inst|register_32bit:inst|register_4bit:inst7|inst1  ; CLOCK        ; CLOCK       ; 0.000        ; 1.768      ; 1.839      ;
+--------+----------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a0~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a16~porta_address_reg8 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a4~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg4  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg5  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg6  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg7  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|control_store:rom|altsyncram:altsyncram_component|altsyncram_ag81:auto_generated|ram_block1a7~porta_address_reg8  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst1                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|MPC_GENERATOR:inst2|inst8                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CONTROL_UNIT:inst2|inst1                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[0]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[1]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[2]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[3]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[4]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[5]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[6]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Fall       ; CONTROL_UNIT:inst2|inst3[7]                                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst1                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DATA_PATH:inst|BANK_REGS:inst|CPP:inst7|register_32bit:inst|register_4bit:inst1|inst2                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.035  ; 1.035  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.722  ; 0.722  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 0.847  ; 0.847  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.035  ; 1.035  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.008  ; 1.008  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.740  ; 0.740  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.724  ; 0.724  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.505  ; 0.505  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.583  ; 0.583  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 0.935  ; 0.935  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.700  ; 0.700  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 0.861  ; 0.861  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 0.881  ; 0.881  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 0.873  ; 0.873  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 0.890  ; 0.890  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 0.895  ; 0.895  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.643  ; 0.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 0.781  ; 0.781  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 0.886  ; 0.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 0.924  ; 0.924  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.751  ; 0.751  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 0.872  ; 0.872  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.612  ; 0.612  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.776  ; 0.776  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 0.823  ; 0.823  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 0.886  ; 0.886  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 0.884  ; 0.884  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.788  ; 0.788  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.555  ; 0.555  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 0.966  ; 0.966  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 0.943  ; 0.943  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 0.909  ; 0.909  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 2.226  ; 2.226  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 1.803  ; 1.803  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 2.226  ; 2.226  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 1.993  ; 1.993  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 1.691  ; 1.691  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 1.681  ; 1.681  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 1.966  ; 1.966  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 1.742  ; 1.742  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.347 ; -0.347 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; -0.387 ; -0.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.604 ; -0.604 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.729 ; -0.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.917 ; -0.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.890 ; -0.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.622 ; -0.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.606 ; -0.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; -0.387 ; -0.387 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.465 ; -0.465 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.817 ; -0.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.582 ; -0.582 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.743 ; -0.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.755 ; -0.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.772 ; -0.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.777 ; -0.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.525 ; -0.525 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.472 ; -0.472 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.663 ; -0.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.768 ; -0.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.806 ; -0.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.633 ; -0.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.754 ; -0.754 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.494 ; -0.494 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.658 ; -0.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.705 ; -0.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.768 ; -0.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.766 ; -0.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.670 ; -0.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.437 ; -0.437 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.848 ; -0.848 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.825 ; -0.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 0.764  ; 0.764  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.431 ; -1.431 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.012 ; -2.012 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.777 ; -1.777 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.434 ; -1.434 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.551 ; -1.551 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.602 ; -1.602 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.592 ; -1.592 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 0.764  ; 0.764  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 6.575  ; 6.575  ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.557  ; 5.557  ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.792  ; 5.792  ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.897  ; 5.897  ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 6.043  ; 6.043  ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 6.410  ; 6.410  ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 6.135  ; 6.135  ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.153  ; 6.153  ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 6.016  ; 6.016  ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 6.044  ; 6.044  ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.066  ; 6.066  ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 6.376  ; 6.376  ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.829  ; 5.829  ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 6.113  ; 6.113  ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 6.297  ; 6.297  ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.979  ; 5.979  ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.706  ; 5.706  ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.862  ; 5.862  ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.198  ; 6.198  ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 6.497  ; 6.497  ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.122  ; 6.122  ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.575  ; 6.575  ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.519  ; 5.519  ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.030  ; 6.030  ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.969  ; 5.969  ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 6.459  ; 6.459  ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.479  ; 5.479  ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.878  ; 5.878  ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 6.180  ; 6.180  ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.726  ; 5.726  ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.866  ; 5.866  ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.746  ; 5.746  ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.579  ; 5.579  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 8.057  ; 8.057  ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.923  ; 7.923  ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.698  ; 7.698  ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.291  ; 7.291  ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.264  ; 7.264  ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.258  ; 7.258  ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.412  ; 7.412  ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 6.683  ; 6.683  ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.821  ; 6.821  ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.303  ; 7.303  ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 6.835  ; 6.835  ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.842  ; 6.842  ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.357  ; 7.357  ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 7.258  ; 7.258  ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.994  ; 6.994  ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.719  ; 7.719  ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.348  ; 6.348  ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 8.057  ; 8.057  ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.580  ; 7.580  ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.341  ; 7.341  ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.609  ; 7.609  ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.832  ; 6.832  ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.597  ; 7.597  ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.827  ; 6.827  ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.472  ; 7.472  ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.543  ; 6.543  ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.641  ; 7.641  ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.838  ; 7.838  ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.170  ; 7.170  ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.372  ; 7.372  ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.413  ; 7.413  ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.465  ; 7.465  ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.739  ; 7.739  ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 13.015 ; 13.015 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 8.597  ; 8.597  ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.309  ; 8.309  ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 8.458  ; 8.458  ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 8.502  ; 8.502  ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 8.997  ; 8.997  ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 8.513  ; 8.513  ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 8.932  ; 8.932  ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 9.632  ; 9.632  ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 9.226  ; 9.226  ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.004 ; 10.004 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 9.953  ; 9.953  ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 9.800  ; 9.800  ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.248 ; 10.248 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 10.738 ; 10.738 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 10.750 ; 10.750 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 10.966 ; 10.966 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.338 ; 11.338 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.027 ; 11.027 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 10.902 ; 10.902 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 11.437 ; 11.437 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 11.692 ; 11.692 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 11.601 ; 11.601 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 11.626 ; 11.626 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 11.567 ; 11.567 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.294 ; 12.294 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.313 ; 12.313 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.197 ; 12.197 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.353 ; 12.353 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 12.398 ; 12.398 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 12.595 ; 12.595 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 12.802 ; 12.802 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.015 ; 13.015 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 8.224  ; 8.224  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.170  ; 7.170  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.249  ; 7.249  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 6.948  ; 6.948  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.383  ; 7.383  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 6.649  ; 6.649  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.536  ; 7.536  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.920  ; 6.920  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.794  ; 7.794  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.444  ; 7.444  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.611  ; 7.611  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.716  ; 7.716  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.648  ; 6.648  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364  ; 7.364  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.655  ; 6.655  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.767  ; 7.767  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.673  ; 7.673  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.671  ; 6.671  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.541  ; 7.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.721  ; 7.721  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.741  ; 6.741  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.537  ; 7.537  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.672  ; 7.672  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.891  ; 7.891  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.676  ; 7.676  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.016  ; 8.016  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.435  ; 7.435  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.581  ; 7.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.490  ; 7.490  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.337  ; 7.337  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.224  ; 8.224  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.418  ; 7.418  ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.268  ; 7.268  ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 6.622  ; 6.622  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.832  ; 5.832  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.657  ; 5.657  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.357  ; 6.357  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.385  ; 5.385  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.767  ; 5.767  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.956  ; 5.956  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.845  ; 5.845  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.592  ; 5.592  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.622  ; 6.622  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.432  ; 5.432  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.693  ; 5.693  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.644  ; 5.644  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.686  ; 5.686  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.069  ; 6.069  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.331  ; 6.331  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.019  ; 6.019  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.964  ; 5.964  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.751  ; 5.751  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.581  ; 5.581  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.339  ; 6.339  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.760  ; 5.760  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.771  ; 5.771  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.647  ; 5.647  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.864  ; 5.864  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.079  ; 6.079  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.717  ; 5.717  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.128  ; 6.128  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.961  ; 5.961  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.915  ; 5.915  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.113  ; 6.113  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.353  ; 5.353  ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.534  ; 5.534  ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.280  ; 3.280  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 5.202  ; 5.202  ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.883  ; 4.883  ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.821  ; 4.821  ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.758  ; 4.758  ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.993  ; 4.993  ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.719  ; 4.719  ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.202  ; 5.202  ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.294  ; 4.294  ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.128  ; 5.128  ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 5.050  ; 5.050  ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 5.050  ; 5.050  ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 6.762  ; 6.762  ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.032  ; 6.032  ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.215  ; 6.215  ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.101  ; 5.101  ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.827  ; 5.827  ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.842  ; 5.842  ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.285  ; 5.285  ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.933  ; 5.933  ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.505  ; 5.505  ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.994  ; 5.994  ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.487  ; 5.487  ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.737  ; 5.737  ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.469  ; 6.469  ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.268  ; 5.268  ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.460  ; 5.460  ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.263  ; 5.263  ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.843  ; 5.843  ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.399  ; 6.399  ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.203  ; 6.203  ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.965  ; 5.965  ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.959  ; 5.959  ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.335  ; 6.335  ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.194  ; 6.194  ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.773  ; 5.773  ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.218  ; 6.218  ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.301  ; 6.301  ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.509  ; 6.509  ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.973  ; 5.973  ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.240  ; 6.240  ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.820  ; 5.820  ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.795  ; 5.795  ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.691  ; 6.691  ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.762  ; 6.762  ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 9.320  ; 9.320  ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 8.551  ; 8.551  ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 8.405  ; 8.405  ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.896  ; 7.896  ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.935  ; 7.935  ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.834  ; 7.834  ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 8.109  ; 8.109  ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.687  ; 7.687  ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 7.611  ; 7.611  ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 8.115  ; 8.115  ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 7.698  ; 7.698  ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 7.648  ; 7.648  ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 7.899  ; 7.899  ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 8.119  ; 8.119  ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 7.930  ; 7.930  ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 7.964  ; 7.964  ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 7.545  ; 7.545  ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 9.320  ; 9.320  ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 8.751  ; 8.751  ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 8.342  ; 8.342  ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 8.628  ; 8.628  ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 8.096  ; 8.096  ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 8.550  ; 8.550  ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 8.186  ; 8.186  ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 8.174  ; 8.174  ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 7.483  ; 7.483  ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 8.694  ; 8.694  ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 8.648  ; 8.648  ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 7.858  ; 7.858  ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 8.657  ; 8.657  ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 8.829  ; 8.829  ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 8.619  ; 8.619  ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 9.060  ; 9.060  ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 13.643 ; 13.643 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 9.225  ; 9.225  ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 8.937  ; 8.937  ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 9.099  ; 9.099  ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 9.130  ; 9.130  ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 9.694  ; 9.694  ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 9.141  ; 9.141  ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 9.560  ; 9.560  ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 10.260 ; 10.260 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 9.854  ; 9.854  ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 10.632 ; 10.632 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 10.581 ; 10.581 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 10.428 ; 10.428 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 10.876 ; 10.876 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 11.366 ; 11.366 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 11.378 ; 11.378 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 11.594 ; 11.594 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 11.966 ; 11.966 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 11.655 ; 11.655 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 11.530 ; 11.530 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 12.065 ; 12.065 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 12.320 ; 12.320 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 12.229 ; 12.229 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 12.254 ; 12.254 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 12.195 ; 12.195 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 12.922 ; 12.922 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 12.941 ; 12.941 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 12.825 ; 12.825 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 12.981 ; 12.981 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 13.026 ; 13.026 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 13.223 ; 13.223 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 13.430 ; 13.430 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 13.643 ; 13.643 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 6.896  ; 6.896  ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.830  ; 5.830  ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.949  ; 5.949  ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.888  ; 5.888  ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.758  ; 5.758  ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.296  ; 6.296  ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.075  ; 6.075  ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.896  ; 6.896  ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.839  ; 5.839  ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.305  ; 6.305  ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.120  ; 6.120  ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.410  ; 6.410  ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.011  ; 6.011  ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.144  ; 6.144  ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.438  ; 6.438  ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.005  ; 6.005  ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.771  ; 5.771  ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.883  ; 5.883  ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.538  ; 5.538  ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.714  ; 5.714  ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.678  ; 5.678  ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.798  ; 5.798  ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.823  ; 5.823  ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.880  ; 5.880  ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312  ; 6.312  ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.880  ; 5.880  ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.963  ; 5.963  ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.165  ; 6.165  ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.472  ; 6.472  ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.006  ; 6.006  ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.451  ; 6.451  ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.733  ; 5.733  ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.409  ; 6.409  ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.347  ; 6.347  ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.852  ; 5.852  ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.927  ; 5.927  ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.545  ; 6.545  ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 6.641  ; 6.641  ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 6.641  ; 6.641  ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 6.486  ; 6.486  ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 6.168  ; 6.168  ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 6.634  ; 6.634  ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 6.261  ; 6.261  ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 6.441  ; 6.441  ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 6.140  ; 6.140  ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 6.259  ; 6.259  ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.440  ; 6.440  ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.897 ; 5.897 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 6.410 ; 6.410 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 6.135 ; 6.135 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.066 ; 6.066 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.706 ; 5.706 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.198 ; 6.198 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.122 ; 6.122 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.575 ; 6.575 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.519 ; 5.519 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.030 ; 6.030 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 6.459 ; 6.459 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 6.180 ; 6.180 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.726 ; 5.726 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.746 ; 5.746 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.494 ; 5.494 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.443 ; 5.443 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.297 ; 5.297 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.146 ; 5.146 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.287 ; 5.287 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.919 ; 5.919 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.665 ; 5.665 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.964 ; 6.964 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.143 ; 6.143 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.393 ; 6.393 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.445 ; 6.445 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 6.346 ; 6.346 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.812 ; 5.812 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.400 ; 5.400 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.490 ; 6.490 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 6.400 ; 6.400 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.886 ; 5.886 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.521 ; 6.521 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.414 ; 6.414 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.496 ; 6.496 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.636 ; 6.636 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.090 ; 6.090 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.031 ; 6.031 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.068 ; 6.068 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.416 ; 6.416 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.338 ; 6.338 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.299 ; 6.299 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.756 ; 6.756 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.272 ; 7.272 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.050 ; 7.050 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.877 ; 6.877 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.365 ; 6.365 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.935 ; 6.935 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.527 ; 6.527 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.710 ; 6.710 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.475 ; 6.475 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.744 ; 6.744 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.621 ; 6.621 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.636 ; 6.636 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.891 ; 6.891 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.648 ; 6.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.170 ; 7.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.249 ; 7.249 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 6.948 ; 6.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.383 ; 7.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 6.649 ; 6.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.536 ; 7.536 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.920 ; 6.920 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.794 ; 7.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.611 ; 7.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.716 ; 7.716 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.648 ; 6.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364 ; 7.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.655 ; 6.655 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.767 ; 7.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.673 ; 7.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.671 ; 6.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.541 ; 7.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.721 ; 7.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.741 ; 6.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.672 ; 7.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.891 ; 7.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.676 ; 7.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.016 ; 8.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.435 ; 7.435 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.581 ; 7.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.490 ; 7.490 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.337 ; 7.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.224 ; 8.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.418 ; 7.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.268 ; 7.268 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.832 ; 5.832 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.657 ; 5.657 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.357 ; 6.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.385 ; 5.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.845 ; 5.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.592 ; 5.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.622 ; 6.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.693 ; 5.693 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.331 ; 6.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.339 ; 6.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.760 ; 5.760 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.771 ; 5.771 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.864 ; 5.864 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.717 ; 5.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.128 ; 6.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.961 ; 5.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.280 ; 3.280 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.294 ; 4.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.883 ; 4.883 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.821 ; 4.821 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.993 ; 4.993 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.719 ; 4.719 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.202 ; 5.202 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.294 ; 4.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.902 ; 4.902 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.902 ; 4.902 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.215 ; 6.215 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.842 ; 5.842 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.285 ; 5.285 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.469 ; 6.469 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.263 ; 5.263 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.203 ; 6.203 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.335 ; 6.335 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.194 ; 6.194 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.773 ; 5.773 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.218 ; 6.218 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.301 ; 6.301 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.509 ; 6.509 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.973 ; 5.973 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.691 ; 6.691 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.762 ; 6.762 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.549 ; 6.549 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.665 ; 7.665 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.595 ; 7.595 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.049 ; 7.049 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.181 ; 7.181 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.068 ; 7.068 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.726 ; 6.726 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.055 ; 7.055 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 6.757 ; 6.757 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.604 ; 6.604 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.856 ; 6.856 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.919 ; 6.919 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.834 ; 6.834 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.549 ; 6.549 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 8.134 ; 8.134 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.600 ; 7.600 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.304 ; 7.304 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.588 ; 7.588 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.910 ; 6.910 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.926 ; 6.926 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.635 ; 6.635 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.327 ; 7.327 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.685 ; 7.685 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.473 ; 7.473 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.548 ; 7.548 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.839 ; 7.839 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.779 ; 6.779 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.898 ; 6.898 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.851 ; 6.851 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.459 ; 6.459 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.018 ; 7.018 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.793 ; 6.793 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.644 ; 6.644 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.943 ; 6.943 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.195 ; 7.195 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.191 ; 7.191 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.863 ; 6.863 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.798 ; 6.798 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.373 ; 7.373 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.069 ; 7.069 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.337 ; 7.337 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.874 ; 6.874 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.031 ; 7.031 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.882 ; 6.882 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.564 ; 6.564 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.329 ; 7.329 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.061 ; 7.061 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.987 ; 6.987 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.801 ; 6.801 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.980 ; 6.980 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.833 ; 6.833 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.807 ; 6.807 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.035 ; 7.035 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.538 ; 5.538 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.830 ; 5.830 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.888 ; 5.888 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.758 ; 5.758 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.296 ; 6.296 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.896 ; 6.896 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.305 ; 6.305 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.120 ; 6.120 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.410 ; 6.410 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.011 ; 6.011 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.144 ; 6.144 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.438 ; 6.438 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.005 ; 6.005 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.771 ; 5.771 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.883 ; 5.883 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.538 ; 5.538 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.714 ; 5.714 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.678 ; 5.678 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.798 ; 5.798 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.880 ; 5.880 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.880 ; 5.880 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.472 ; 6.472 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.733 ; 5.733 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.409 ; 6.409 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.852 ; 5.852 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.927 ; 5.927 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.545 ; 6.545 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.950 ; 3.950 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.317 ; 4.317 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.159 ; 4.159 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 3.950 ; 3.950 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.306 ; 4.306 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.158 ; 4.158 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.303 ; 4.303 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 3.974 ; 3.974 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.151 ; 4.151 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.384 ; 6.384 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.456 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.441 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.411 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.411 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.387 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.425 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.211 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.647 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 6.456 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.416 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.387 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 6.588 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.816 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 6.473 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.425 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.843 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 6.723 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 6.929 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.909 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.097 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.657 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.417 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.598 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.706 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 6.608 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.416 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 6.929 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 6.456 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.199 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.387 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.211 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.387 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.313 ;      ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.298 ;      ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.268 ;      ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.268 ;      ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.244 ;      ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.282 ;      ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.068 ;      ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.504 ;      ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 6.313 ;      ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.273 ;      ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.244 ;      ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 6.445 ;      ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.673 ;      ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 6.330 ;      ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.282 ;      ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.700 ;      ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 6.580 ;      ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 6.786 ;      ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.766 ;      ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 6.954 ;      ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 6.954 ;      ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.514 ;      ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.274 ;      ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.455 ;      ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.563 ;      ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 6.465 ;      ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.273 ;      ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 6.786 ;      ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 6.313 ;      ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.056 ;      ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.244 ;      ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.068 ;      ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.244 ;      ; Fall       ; CLOCK           ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.456     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.441     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.411     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.411     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.387     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.425     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.211     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.647     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 6.456     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.416     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.387     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 6.588     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.816     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 6.473     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.425     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.843     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 6.723     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 6.929     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.909     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 7.097     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 7.097     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.657     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.417     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.598     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.706     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 6.608     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.416     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 6.929     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 6.456     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.199     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.387     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.211     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.387     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; B_BUS[*]   ; CLOCK      ; 6.313     ;           ; Fall       ; CLOCK           ;
;  B_BUS[0]  ; CLOCK      ; 7.298     ;           ; Fall       ; CLOCK           ;
;  B_BUS[1]  ; CLOCK      ; 7.268     ;           ; Fall       ; CLOCK           ;
;  B_BUS[2]  ; CLOCK      ; 7.268     ;           ; Fall       ; CLOCK           ;
;  B_BUS[3]  ; CLOCK      ; 7.244     ;           ; Fall       ; CLOCK           ;
;  B_BUS[4]  ; CLOCK      ; 7.282     ;           ; Fall       ; CLOCK           ;
;  B_BUS[5]  ; CLOCK      ; 7.068     ;           ; Fall       ; CLOCK           ;
;  B_BUS[6]  ; CLOCK      ; 6.504     ;           ; Fall       ; CLOCK           ;
;  B_BUS[7]  ; CLOCK      ; 6.313     ;           ; Fall       ; CLOCK           ;
;  B_BUS[8]  ; CLOCK      ; 7.273     ;           ; Fall       ; CLOCK           ;
;  B_BUS[9]  ; CLOCK      ; 7.244     ;           ; Fall       ; CLOCK           ;
;  B_BUS[10] ; CLOCK      ; 6.445     ;           ; Fall       ; CLOCK           ;
;  B_BUS[11] ; CLOCK      ; 7.673     ;           ; Fall       ; CLOCK           ;
;  B_BUS[12] ; CLOCK      ; 6.330     ;           ; Fall       ; CLOCK           ;
;  B_BUS[13] ; CLOCK      ; 7.282     ;           ; Fall       ; CLOCK           ;
;  B_BUS[14] ; CLOCK      ; 7.700     ;           ; Fall       ; CLOCK           ;
;  B_BUS[15] ; CLOCK      ; 6.580     ;           ; Fall       ; CLOCK           ;
;  B_BUS[16] ; CLOCK      ; 6.786     ;           ; Fall       ; CLOCK           ;
;  B_BUS[17] ; CLOCK      ; 6.766     ;           ; Fall       ; CLOCK           ;
;  B_BUS[18] ; CLOCK      ; 6.954     ;           ; Fall       ; CLOCK           ;
;  B_BUS[19] ; CLOCK      ; 6.954     ;           ; Fall       ; CLOCK           ;
;  B_BUS[20] ; CLOCK      ; 6.514     ;           ; Fall       ; CLOCK           ;
;  B_BUS[21] ; CLOCK      ; 7.274     ;           ; Fall       ; CLOCK           ;
;  B_BUS[22] ; CLOCK      ; 6.455     ;           ; Fall       ; CLOCK           ;
;  B_BUS[23] ; CLOCK      ; 6.563     ;           ; Fall       ; CLOCK           ;
;  B_BUS[24] ; CLOCK      ; 6.465     ;           ; Fall       ; CLOCK           ;
;  B_BUS[25] ; CLOCK      ; 7.273     ;           ; Fall       ; CLOCK           ;
;  B_BUS[26] ; CLOCK      ; 6.786     ;           ; Fall       ; CLOCK           ;
;  B_BUS[27] ; CLOCK      ; 6.313     ;           ; Fall       ; CLOCK           ;
;  B_BUS[28] ; CLOCK      ; 7.056     ;           ; Fall       ; CLOCK           ;
;  B_BUS[29] ; CLOCK      ; 7.244     ;           ; Fall       ; CLOCK           ;
;  B_BUS[30] ; CLOCK      ; 7.068     ;           ; Fall       ; CLOCK           ;
;  B_BUS[31] ; CLOCK      ; 7.244     ;           ; Fall       ; CLOCK           ;
+------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -33.706   ; -2.906  ; N/A      ; N/A     ; -2.277              ;
;  CLOCK           ; -33.706   ; -2.906  ; N/A      ; N/A     ; -2.277              ;
; Design-wide TNS  ; -5948.407 ; -35.441 ; 0.0      ; 0.0     ; -636.313            ;
;  CLOCK           ; -5948.407 ; -35.441 ; N/A      ; N/A     ; -636.313            ;
+------------------+-----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 1.695  ; 1.695  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; 0.809  ; 0.809  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; 1.143  ; 1.143  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; 1.695  ; 1.695  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; 1.610  ; 1.610  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; 0.972  ; 0.972  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; 0.901  ; 0.901  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.505  ; 0.505  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; 0.583  ; 0.583  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; 1.190  ; 1.190  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; 0.700  ; 0.700  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; 1.119  ; 1.119  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; 1.216  ; 1.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; 1.192  ; 1.192  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; 1.216  ; 1.216  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; 1.213  ; 1.213  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; 0.643  ; 0.643  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; 0.590  ; 0.590  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; 1.004  ; 1.004  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; 1.206  ; 1.206  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; 1.282  ; 1.282  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; 0.939  ; 0.939  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; 1.226  ; 1.226  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; 0.612  ; 0.612  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; 0.968  ; 0.968  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; 1.070  ; 1.070  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; 1.141  ; 1.141  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; 1.222  ; 1.222  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; 0.996  ; 0.996  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; 0.555  ; 0.555  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; 1.541  ; 1.541  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; 1.420  ; 1.420  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; 1.174  ; 1.174  ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 5.148  ; 5.148  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; 4.019  ; 4.019  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; 5.148  ; 5.148  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; 4.740  ; 4.740  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; 3.768  ; 3.768  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; 3.629  ; 3.629  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; 4.438  ; 4.438  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; 3.842  ; 3.842  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; -0.144 ; -0.144 ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; DATA_MEM_IN[*]   ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[0]  ; CLOCK      ; -0.543 ; -0.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[1]  ; CLOCK      ; -0.729 ; -0.729 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[2]  ; CLOCK      ; -0.917 ; -0.917 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[3]  ; CLOCK      ; -0.890 ; -0.890 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[4]  ; CLOCK      ; -0.622 ; -0.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[5]  ; CLOCK      ; -0.606 ; -0.606 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[6]  ; CLOCK      ; 0.015  ; 0.015  ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[7]  ; CLOCK      ; -0.276 ; -0.276 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[8]  ; CLOCK      ; -0.817 ; -0.817 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[9]  ; CLOCK      ; -0.318 ; -0.318 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[10] ; CLOCK      ; -0.743 ; -0.743 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[11] ; CLOCK      ; -0.763 ; -0.763 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[12] ; CLOCK      ; -0.755 ; -0.755 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[13] ; CLOCK      ; -0.772 ; -0.772 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[14] ; CLOCK      ; -0.777 ; -0.777 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[15] ; CLOCK      ; -0.202 ; -0.202 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[16] ; CLOCK      ; -0.137 ; -0.137 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[17] ; CLOCK      ; -0.663 ; -0.663 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[18] ; CLOCK      ; -0.768 ; -0.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[19] ; CLOCK      ; -0.806 ; -0.806 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[20] ; CLOCK      ; -0.633 ; -0.633 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[21] ; CLOCK      ; -0.754 ; -0.754 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[22] ; CLOCK      ; -0.155 ; -0.155 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[23] ; CLOCK      ; -0.658 ; -0.658 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[24] ; CLOCK      ; -0.705 ; -0.705 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[25] ; CLOCK      ; -0.768 ; -0.768 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[26] ; CLOCK      ; -0.766 ; -0.766 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[27] ; CLOCK      ; -0.670 ; -0.670 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[28] ; CLOCK      ; -0.084 ; -0.084 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[29] ; CLOCK      ; -0.848 ; -0.848 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[30] ; CLOCK      ; -0.825 ; -0.825 ; Rise       ; CLOCK           ;
;  DATA_MEM_IN[31] ; CLOCK      ; -0.791 ; -0.791 ; Rise       ; CLOCK           ;
; PROG_MEM_IN[*]   ; CLOCK      ; 0.965  ; 0.965  ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[0]  ; CLOCK      ; -1.431 ; -1.431 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[1]  ; CLOCK      ; -2.012 ; -2.012 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[2]  ; CLOCK      ; -1.777 ; -1.777 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[3]  ; CLOCK      ; -1.434 ; -1.434 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[4]  ; CLOCK      ; -1.551 ; -1.551 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[5]  ; CLOCK      ; -1.602 ; -1.602 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[6]  ; CLOCK      ; -1.592 ; -1.592 ; Rise       ; CLOCK           ;
;  PROG_MEM_IN[7]  ; CLOCK      ; 0.965  ; 0.965  ; Rise       ; CLOCK           ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+-----------------------+------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+------------+--------+--------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 16.757 ; 16.757 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 14.002 ; 14.002 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 14.411 ; 14.411 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 14.998 ; 14.998 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 15.259 ; 15.259 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 16.117 ; 16.117 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 15.606 ; 15.606 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 15.882 ; 15.882 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 15.299 ; 15.299 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 15.260 ; 15.260 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 15.320 ; 15.320 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 15.980 ; 15.980 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 14.622 ; 14.622 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 15.665 ; 15.665 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 16.284 ; 16.284 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 15.209 ; 15.209 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 14.726 ; 14.726 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 14.730 ; 14.730 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 15.391 ; 15.391 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 16.757 ; 16.757 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 15.821 ; 15.821 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 16.363 ; 16.363 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 13.733 ; 13.733 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 15.252 ; 15.252 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 14.945 ; 14.945 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 16.678 ; 16.678 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 13.499 ; 13.499 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 14.645 ; 14.645 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 15.346 ; 15.346 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 14.648 ; 14.648 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 15.184 ; 15.184 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 14.354 ; 14.354 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 14.043 ; 14.043 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 22.119 ; 22.119 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 22.119 ; 22.119 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 21.719 ; 21.719 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 19.793 ; 19.793 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.106 ; 20.106 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.126 ; 20.126 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 20.978 ; 20.978 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 18.129 ; 18.129 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 18.449 ; 18.449 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 19.802 ; 19.802 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 18.317 ; 18.317 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 18.787 ; 18.787 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.091 ; 20.091 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 20.152 ; 20.152 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 19.298 ; 19.298 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 21.449 ; 21.449 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 17.036 ; 17.036 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 21.164 ; 21.164 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 20.983 ; 20.983 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 20.060 ; 20.060 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 21.065 ; 21.065 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 18.497 ; 18.497 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 21.013 ; 21.013 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 18.726 ; 18.726 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 20.418 ; 20.418 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 17.589 ; 17.589 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 21.262 ; 21.262 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 21.917 ; 21.917 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 19.863 ; 19.863 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 19.666 ; 19.666 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 20.517 ; 20.517 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 20.109 ; 20.109 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 21.282 ; 21.282 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 40.446 ; 40.446 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.056 ; 24.056 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.310 ; 23.310 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.331 ; 24.331 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 24.509 ; 24.509 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.235 ; 26.235 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 24.421 ; 24.421 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.035 ; 26.035 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.288 ; 28.288 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 26.993 ; 26.993 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.418 ; 29.418 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 29.602 ; 29.602 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.110 ; 29.110 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.408 ; 30.408 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.465 ; 32.465 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.410 ; 32.410 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.215 ; 33.215 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.491 ; 34.491 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 32.814 ; 32.814 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 32.921 ; 32.921 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 34.694 ; 34.694 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.391 ; 35.391 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.327 ; 35.327 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 35.557 ; 35.557 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 35.408 ; 35.408 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 37.771 ; 37.771 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 37.757 ; 37.757 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 37.523 ; 37.523 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 38.148 ; 38.148 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 38.367 ; 38.367 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 39.111 ; 39.111 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 39.742 ; 39.742 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 40.446 ; 40.446 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 22.448 ; 22.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 18.912 ; 18.912 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 19.308 ; 19.308 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 18.274 ; 18.274 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 19.952 ; 19.952 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 17.417 ; 17.417 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 20.035 ; 20.035 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 18.161 ; 18.161 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 21.151 ; 21.151 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 19.695 ; 19.695 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 20.940 ; 20.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 20.683 ; 20.683 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 17.396 ; 17.396 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 19.366 ; 19.366 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 17.422 ; 17.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 20.770 ; 20.770 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 20.520 ; 20.520 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 17.438 ; 17.438 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 20.492 ; 20.492 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 20.688 ; 20.688 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 17.744 ; 17.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 20.561 ; 20.561 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 20.665 ; 20.665 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 21.493 ; 21.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 20.774 ; 20.774 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 21.714 ; 21.714 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 19.746 ; 19.746 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 20.459 ; 20.459 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 20.216 ; 20.216 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 19.779 ; 19.779 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 22.448 ; 22.448 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 19.916 ; 19.916 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 19.460 ; 19.460 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 16.943 ; 16.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 15.359 ; 15.359 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 14.576 ; 14.576 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 16.623 ; 16.623 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 13.744 ; 13.744 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 14.814 ; 14.814 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 15.326 ; 15.326 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 15.142 ; 15.142 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 14.477 ; 14.477 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 16.943 ; 16.943 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 13.812 ; 13.812 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 14.950 ; 14.950 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 14.436 ; 14.436 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 14.422 ; 14.422 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 15.590 ; 15.590 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 16.197 ; 16.197 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 15.803 ; 15.803 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 15.765 ; 15.765 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 14.618 ; 14.618 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 13.807 ; 13.807 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 16.533 ; 16.533 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 14.940 ; 14.940 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 14.835 ; 14.835 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 14.117 ; 14.117 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 15.176 ; 15.176 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 15.543 ; 15.543 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 15.003 ; 15.003 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 15.557 ; 15.557 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 15.203 ; 15.203 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 15.493 ; 15.493 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 15.788 ; 15.788 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 13.502 ; 13.502 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 14.504 ; 14.504 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 7.235  ; 7.235  ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 12.755 ; 12.755 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 12.138 ; 12.138 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 11.859 ; 11.859 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 11.735 ; 11.735 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 12.538 ; 12.538 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 11.796 ; 11.796 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 12.755 ; 12.755 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 10.345 ; 10.345 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 12.542 ; 12.542 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 12.694 ; 12.694 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 12.694 ; 12.694 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 17.828 ; 17.828 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 15.620 ; 15.620 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 16.620 ; 16.620 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 12.880 ; 12.880 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 15.399 ; 15.399 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 14.953 ; 14.953 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 13.412 ; 13.412 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 15.450 ; 15.450 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 13.871 ; 13.871 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 15.569 ; 15.569 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 13.965 ; 13.965 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 14.900 ; 14.900 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 17.142 ; 17.142 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 13.540 ; 13.540 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 14.019 ; 14.019 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 13.628 ; 13.628 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 14.936 ; 14.936 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 16.998 ; 16.998 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 16.337 ; 16.337 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 15.385 ; 15.385 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 15.397 ; 15.397 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 17.125 ; 17.125 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 15.969 ; 15.969 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 14.961 ; 14.961 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 15.868 ; 15.868 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 16.523 ; 16.523 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 17.371 ; 17.371 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 15.652 ; 15.652 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 16.712 ; 16.712 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 14.920 ; 14.920 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 14.862 ; 14.862 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 17.442 ; 17.442 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 17.828 ; 17.828 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 24.019 ; 24.019 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 22.572 ; 22.572 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 22.153 ; 22.153 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 20.141 ; 20.141 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 20.433 ; 20.433 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 20.026 ; 20.026 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 21.440 ; 21.440 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 19.555 ; 19.555 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 19.425 ; 19.425 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 20.567 ; 20.567 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 19.271 ; 19.271 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 19.511 ; 19.511 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 20.244 ; 20.244 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 21.013 ; 21.013 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 20.421 ; 20.421 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 20.248 ; 20.248 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 19.201 ; 19.201 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 23.510 ; 23.510 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 23.320 ; 23.320 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 21.606 ; 21.606 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 22.608 ; 22.608 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 20.781 ; 20.781 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 22.352 ; 22.352 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 21.566 ; 21.566 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 21.075 ; 21.075 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 18.962 ; 18.962 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 23.047 ; 23.047 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 22.987 ; 22.987 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 20.330 ; 20.330 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 22.204 ; 22.204 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 23.533 ; 23.533 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 22.262 ; 22.262 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 24.019 ; 24.019 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 40.899 ; 40.899 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 24.509 ; 24.509 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 23.763 ; 23.763 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 24.784 ; 24.784 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 24.962 ; 24.962 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 26.688 ; 26.688 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 24.874 ; 24.874 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 26.488 ; 26.488 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 28.741 ; 28.741 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 27.446 ; 27.446 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 29.871 ; 29.871 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 30.055 ; 30.055 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 29.563 ; 29.563 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 30.861 ; 30.861 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 32.918 ; 32.918 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 32.863 ; 32.863 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 33.668 ; 33.668 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 34.944 ; 34.944 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 33.267 ; 33.267 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 33.374 ; 33.374 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 35.147 ; 35.147 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 35.844 ; 35.844 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 35.780 ; 35.780 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 36.010 ; 36.010 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 35.861 ; 35.861 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 38.224 ; 38.224 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 38.210 ; 38.210 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 37.976 ; 37.976 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 38.601 ; 38.601 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 38.820 ; 38.820 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 39.564 ; 39.564 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 40.195 ; 40.195 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 40.899 ; 40.899 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 16.591 ; 16.591 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 13.256 ; 13.256 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 13.464 ; 13.464 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 13.778 ; 13.778 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 12.938 ; 12.938 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 14.251 ; 14.251 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 13.840 ; 13.840 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 16.591 ; 16.591 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 14.521 ; 14.521 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 15.636 ; 15.636 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 14.886 ; 14.886 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 15.998 ; 15.998 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 14.573 ; 14.573 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 14.986 ; 14.986 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 16.064 ; 16.064 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 14.570 ; 14.570 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 13.664 ; 13.664 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 13.645 ; 13.645 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 12.210 ; 12.210 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 12.694 ; 12.694 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 12.635 ; 12.635 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 13.024 ; 13.024 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 13.085 ; 13.085 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 13.147 ; 13.147 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 14.625 ; 14.625 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 13.283 ; 13.283 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 13.456 ; 13.456 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 14.490 ; 14.490 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 14.783 ; 14.783 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 13.829 ; 13.829 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 14.616 ; 14.616 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 12.869 ; 12.869 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 14.958 ; 14.958 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 15.102 ; 15.102 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 13.520 ; 13.520 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 13.817 ; 13.817 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 14.906 ; 14.906 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 15.730 ; 15.730 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 15.597 ; 15.597 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 14.475 ; 14.475 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 15.719 ; 15.719 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 14.873 ; 14.873 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 15.185 ; 15.185 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 14.360 ; 14.360 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 14.873 ; 14.873 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 15.041 ; 15.041 ; Fall       ; CLOCK           ;
+-----------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                     ;
+-----------------------+------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+------------+-------+-------+------------+-----------------+
; A_BUS[*]              ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  A_BUS[0]             ; CLOCK      ; 5.557 ; 5.557 ; Rise       ; CLOCK           ;
;  A_BUS[1]             ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  A_BUS[2]             ; CLOCK      ; 5.897 ; 5.897 ; Rise       ; CLOCK           ;
;  A_BUS[3]             ; CLOCK      ; 6.043 ; 6.043 ; Rise       ; CLOCK           ;
;  A_BUS[4]             ; CLOCK      ; 6.410 ; 6.410 ; Rise       ; CLOCK           ;
;  A_BUS[5]             ; CLOCK      ; 6.135 ; 6.135 ; Rise       ; CLOCK           ;
;  A_BUS[6]             ; CLOCK      ; 6.153 ; 6.153 ; Rise       ; CLOCK           ;
;  A_BUS[7]             ; CLOCK      ; 6.016 ; 6.016 ; Rise       ; CLOCK           ;
;  A_BUS[8]             ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  A_BUS[9]             ; CLOCK      ; 6.066 ; 6.066 ; Rise       ; CLOCK           ;
;  A_BUS[10]            ; CLOCK      ; 6.376 ; 6.376 ; Rise       ; CLOCK           ;
;  A_BUS[11]            ; CLOCK      ; 5.829 ; 5.829 ; Rise       ; CLOCK           ;
;  A_BUS[12]            ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  A_BUS[13]            ; CLOCK      ; 6.297 ; 6.297 ; Rise       ; CLOCK           ;
;  A_BUS[14]            ; CLOCK      ; 5.979 ; 5.979 ; Rise       ; CLOCK           ;
;  A_BUS[15]            ; CLOCK      ; 5.706 ; 5.706 ; Rise       ; CLOCK           ;
;  A_BUS[16]            ; CLOCK      ; 5.862 ; 5.862 ; Rise       ; CLOCK           ;
;  A_BUS[17]            ; CLOCK      ; 6.198 ; 6.198 ; Rise       ; CLOCK           ;
;  A_BUS[18]            ; CLOCK      ; 6.497 ; 6.497 ; Rise       ; CLOCK           ;
;  A_BUS[19]            ; CLOCK      ; 6.122 ; 6.122 ; Rise       ; CLOCK           ;
;  A_BUS[20]            ; CLOCK      ; 6.575 ; 6.575 ; Rise       ; CLOCK           ;
;  A_BUS[21]            ; CLOCK      ; 5.519 ; 5.519 ; Rise       ; CLOCK           ;
;  A_BUS[22]            ; CLOCK      ; 6.030 ; 6.030 ; Rise       ; CLOCK           ;
;  A_BUS[23]            ; CLOCK      ; 5.969 ; 5.969 ; Rise       ; CLOCK           ;
;  A_BUS[24]            ; CLOCK      ; 6.459 ; 6.459 ; Rise       ; CLOCK           ;
;  A_BUS[25]            ; CLOCK      ; 5.479 ; 5.479 ; Rise       ; CLOCK           ;
;  A_BUS[26]            ; CLOCK      ; 5.878 ; 5.878 ; Rise       ; CLOCK           ;
;  A_BUS[27]            ; CLOCK      ; 6.180 ; 6.180 ; Rise       ; CLOCK           ;
;  A_BUS[28]            ; CLOCK      ; 5.726 ; 5.726 ; Rise       ; CLOCK           ;
;  A_BUS[29]            ; CLOCK      ; 5.866 ; 5.866 ; Rise       ; CLOCK           ;
;  A_BUS[30]            ; CLOCK      ; 5.746 ; 5.746 ; Rise       ; CLOCK           ;
;  A_BUS[31]            ; CLOCK      ; 5.579 ; 5.579 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 5.568 ; 5.568 ; Rise       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 5.494 ; 5.494 ; Rise       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 5.443 ; 5.443 ; Rise       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 5.297 ; 5.297 ; Rise       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 5.146 ; 5.146 ; Rise       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 5.287 ; 5.287 ; Rise       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 5.362 ; 5.362 ; Rise       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 4.699 ; 4.699 ; Rise       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 6.336 ; 6.336 ; Rise       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 5.919 ; 5.919 ; Rise       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 5.665 ; 5.665 ; Rise       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 5.616 ; 5.616 ; Rise       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.027 ; 6.027 ; Rise       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.044 ; 6.044 ; Rise       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.174 ; 6.174 ; Rise       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 5.188 ; 5.188 ; Rise       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 6.964 ; 6.964 ; Rise       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 6.143 ; 6.143 ; Rise       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 6.393 ; 6.393 ; Rise       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 6.445 ; 6.445 ; Rise       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 5.747 ; 5.747 ; Rise       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 6.346 ; 6.346 ; Rise       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 5.812 ; 5.812 ; Rise       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 6.385 ; 6.385 ; Rise       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 5.400 ; 5.400 ; Rise       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 6.490 ; 6.490 ; Rise       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 6.400 ; 6.400 ; Rise       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 5.886 ; 5.886 ; Rise       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 6.521 ; 6.521 ; Rise       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 6.414 ; 6.414 ; Rise       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 6.496 ; 6.496 ; Rise       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.636 ; 6.636 ; Rise       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 5.844 ; 5.844 ; Rise       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.090 ; 6.090 ; Rise       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 5.823 ; 5.823 ; Rise       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 6.250 ; 6.250 ; Rise       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 5.574 ; 5.574 ; Rise       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 5.613 ; 5.613 ; Rise       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 5.792 ; 5.792 ; Rise       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.031 ; 6.031 ; Rise       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 6.241 ; 6.241 ; Rise       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 6.068 ; 6.068 ; Rise       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.337 ; 6.337 ; Rise       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.139 ; 6.139 ; Rise       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 6.416 ; 6.416 ; Rise       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 6.690 ; 6.690 ; Rise       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 6.338 ; 6.338 ; Rise       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 6.660 ; 6.660 ; Rise       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.299 ; 6.299 ; Rise       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.347 ; 6.347 ; Rise       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 6.756 ; 6.756 ; Rise       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.272 ; 7.272 ; Rise       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.050 ; 7.050 ; Rise       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.877 ; 6.877 ; Rise       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.365 ; 6.365 ; Rise       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 6.935 ; 6.935 ; Rise       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 6.527 ; 6.527 ; Rise       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.710 ; 6.710 ; Rise       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.475 ; 6.475 ; Rise       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.744 ; 6.744 ; Rise       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.621 ; 6.621 ; Rise       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.636 ; 6.636 ; Rise       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 6.891 ; 6.891 ; Rise       ; CLOCK           ;
; DATA_MEM_ADDR[*]      ; CLOCK      ; 6.648 ; 6.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[0]     ; CLOCK      ; 7.170 ; 7.170 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[1]     ; CLOCK      ; 7.249 ; 7.249 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[2]     ; CLOCK      ; 6.948 ; 6.948 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[3]     ; CLOCK      ; 7.383 ; 7.383 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[4]     ; CLOCK      ; 6.649 ; 6.649 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[5]     ; CLOCK      ; 7.536 ; 7.536 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[6]     ; CLOCK      ; 6.920 ; 6.920 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[7]     ; CLOCK      ; 7.794 ; 7.794 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[8]     ; CLOCK      ; 7.444 ; 7.444 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[9]     ; CLOCK      ; 7.611 ; 7.611 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[10]    ; CLOCK      ; 7.716 ; 7.716 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[11]    ; CLOCK      ; 6.648 ; 6.648 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[12]    ; CLOCK      ; 7.364 ; 7.364 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[13]    ; CLOCK      ; 6.655 ; 6.655 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[14]    ; CLOCK      ; 7.767 ; 7.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[15]    ; CLOCK      ; 7.673 ; 7.673 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[16]    ; CLOCK      ; 6.671 ; 6.671 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[17]    ; CLOCK      ; 7.541 ; 7.541 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[18]    ; CLOCK      ; 7.721 ; 7.721 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[19]    ; CLOCK      ; 6.741 ; 6.741 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[20]    ; CLOCK      ; 7.537 ; 7.537 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[21]    ; CLOCK      ; 7.672 ; 7.672 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[22]    ; CLOCK      ; 7.891 ; 7.891 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[23]    ; CLOCK      ; 7.676 ; 7.676 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[24]    ; CLOCK      ; 8.016 ; 8.016 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[25]    ; CLOCK      ; 7.435 ; 7.435 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[26]    ; CLOCK      ; 7.581 ; 7.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[27]    ; CLOCK      ; 7.490 ; 7.490 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[28]    ; CLOCK      ; 7.337 ; 7.337 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[29]    ; CLOCK      ; 8.224 ; 8.224 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[30]    ; CLOCK      ; 7.418 ; 7.418 ; Rise       ; CLOCK           ;
;  DATA_MEM_ADDR[31]    ; CLOCK      ; 7.268 ; 7.268 ; Rise       ; CLOCK           ;
; DATA_MEM_OUT[*]       ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[0]      ; CLOCK      ; 5.832 ; 5.832 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[1]      ; CLOCK      ; 5.657 ; 5.657 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[2]      ; CLOCK      ; 6.357 ; 6.357 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[3]      ; CLOCK      ; 5.385 ; 5.385 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[4]      ; CLOCK      ; 5.767 ; 5.767 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[5]      ; CLOCK      ; 5.956 ; 5.956 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[6]      ; CLOCK      ; 5.845 ; 5.845 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[7]      ; CLOCK      ; 5.592 ; 5.592 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[8]      ; CLOCK      ; 6.622 ; 6.622 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[9]      ; CLOCK      ; 5.432 ; 5.432 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[10]     ; CLOCK      ; 5.693 ; 5.693 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[11]     ; CLOCK      ; 5.644 ; 5.644 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[12]     ; CLOCK      ; 5.686 ; 5.686 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[13]     ; CLOCK      ; 6.069 ; 6.069 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[14]     ; CLOCK      ; 6.331 ; 6.331 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[15]     ; CLOCK      ; 6.019 ; 6.019 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[16]     ; CLOCK      ; 5.964 ; 5.964 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[17]     ; CLOCK      ; 5.751 ; 5.751 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[18]     ; CLOCK      ; 5.581 ; 5.581 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[19]     ; CLOCK      ; 6.339 ; 6.339 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[20]     ; CLOCK      ; 5.760 ; 5.760 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[21]     ; CLOCK      ; 5.771 ; 5.771 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[22]     ; CLOCK      ; 5.647 ; 5.647 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[23]     ; CLOCK      ; 5.864 ; 5.864 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[24]     ; CLOCK      ; 6.079 ; 6.079 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[25]     ; CLOCK      ; 5.717 ; 5.717 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[26]     ; CLOCK      ; 6.128 ; 6.128 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[27]     ; CLOCK      ; 5.961 ; 5.961 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[28]     ; CLOCK      ; 5.915 ; 5.915 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[29]     ; CLOCK      ; 6.113 ; 6.113 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[30]     ; CLOCK      ; 5.353 ; 5.353 ; Rise       ; CLOCK           ;
;  DATA_MEM_OUT[31]     ; CLOCK      ; 5.534 ; 5.534 ; Rise       ; CLOCK           ;
; DATA_MEM_write_enable ; CLOCK      ; 3.280 ; 3.280 ; Rise       ; CLOCK           ;
; MBR_OUT[*]            ; CLOCK      ; 4.294 ; 4.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[0]           ; CLOCK      ; 4.883 ; 4.883 ; Rise       ; CLOCK           ;
;  MBR_OUT[1]           ; CLOCK      ; 4.821 ; 4.821 ; Rise       ; CLOCK           ;
;  MBR_OUT[2]           ; CLOCK      ; 4.758 ; 4.758 ; Rise       ; CLOCK           ;
;  MBR_OUT[3]           ; CLOCK      ; 4.993 ; 4.993 ; Rise       ; CLOCK           ;
;  MBR_OUT[4]           ; CLOCK      ; 4.719 ; 4.719 ; Rise       ; CLOCK           ;
;  MBR_OUT[5]           ; CLOCK      ; 5.202 ; 5.202 ; Rise       ; CLOCK           ;
;  MBR_OUT[6]           ; CLOCK      ; 4.294 ; 4.294 ; Rise       ; CLOCK           ;
;  MBR_OUT[7]           ; CLOCK      ; 5.128 ; 5.128 ; Rise       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 4.902 ; 4.902 ; Rise       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 4.902 ; 4.902 ; Rise       ; CLOCK           ;
; PC[*]                 ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  PC[0]                ; CLOCK      ; 6.032 ; 6.032 ; Rise       ; CLOCK           ;
;  PC[1]                ; CLOCK      ; 6.215 ; 6.215 ; Rise       ; CLOCK           ;
;  PC[2]                ; CLOCK      ; 5.101 ; 5.101 ; Rise       ; CLOCK           ;
;  PC[3]                ; CLOCK      ; 5.827 ; 5.827 ; Rise       ; CLOCK           ;
;  PC[4]                ; CLOCK      ; 5.842 ; 5.842 ; Rise       ; CLOCK           ;
;  PC[5]                ; CLOCK      ; 5.285 ; 5.285 ; Rise       ; CLOCK           ;
;  PC[6]                ; CLOCK      ; 5.933 ; 5.933 ; Rise       ; CLOCK           ;
;  PC[7]                ; CLOCK      ; 5.505 ; 5.505 ; Rise       ; CLOCK           ;
;  PC[8]                ; CLOCK      ; 5.994 ; 5.994 ; Rise       ; CLOCK           ;
;  PC[9]                ; CLOCK      ; 5.487 ; 5.487 ; Rise       ; CLOCK           ;
;  PC[10]               ; CLOCK      ; 5.737 ; 5.737 ; Rise       ; CLOCK           ;
;  PC[11]               ; CLOCK      ; 6.469 ; 6.469 ; Rise       ; CLOCK           ;
;  PC[12]               ; CLOCK      ; 5.268 ; 5.268 ; Rise       ; CLOCK           ;
;  PC[13]               ; CLOCK      ; 5.460 ; 5.460 ; Rise       ; CLOCK           ;
;  PC[14]               ; CLOCK      ; 5.263 ; 5.263 ; Rise       ; CLOCK           ;
;  PC[15]               ; CLOCK      ; 5.843 ; 5.843 ; Rise       ; CLOCK           ;
;  PC[16]               ; CLOCK      ; 6.399 ; 6.399 ; Rise       ; CLOCK           ;
;  PC[17]               ; CLOCK      ; 6.203 ; 6.203 ; Rise       ; CLOCK           ;
;  PC[18]               ; CLOCK      ; 5.965 ; 5.965 ; Rise       ; CLOCK           ;
;  PC[19]               ; CLOCK      ; 5.959 ; 5.959 ; Rise       ; CLOCK           ;
;  PC[20]               ; CLOCK      ; 6.335 ; 6.335 ; Rise       ; CLOCK           ;
;  PC[21]               ; CLOCK      ; 6.194 ; 6.194 ; Rise       ; CLOCK           ;
;  PC[22]               ; CLOCK      ; 5.773 ; 5.773 ; Rise       ; CLOCK           ;
;  PC[23]               ; CLOCK      ; 6.218 ; 6.218 ; Rise       ; CLOCK           ;
;  PC[24]               ; CLOCK      ; 6.301 ; 6.301 ; Rise       ; CLOCK           ;
;  PC[25]               ; CLOCK      ; 6.509 ; 6.509 ; Rise       ; CLOCK           ;
;  PC[26]               ; CLOCK      ; 5.973 ; 5.973 ; Rise       ; CLOCK           ;
;  PC[27]               ; CLOCK      ; 6.240 ; 6.240 ; Rise       ; CLOCK           ;
;  PC[28]               ; CLOCK      ; 5.820 ; 5.820 ; Rise       ; CLOCK           ;
;  PC[29]               ; CLOCK      ; 5.795 ; 5.795 ; Rise       ; CLOCK           ;
;  PC[30]               ; CLOCK      ; 6.691 ; 6.691 ; Rise       ; CLOCK           ;
;  PC[31]               ; CLOCK      ; 6.762 ; 6.762 ; Rise       ; CLOCK           ;
; B_BUS[*]              ; CLOCK      ; 6.549 ; 6.549 ; Fall       ; CLOCK           ;
;  B_BUS[0]             ; CLOCK      ; 7.665 ; 7.665 ; Fall       ; CLOCK           ;
;  B_BUS[1]             ; CLOCK      ; 7.595 ; 7.595 ; Fall       ; CLOCK           ;
;  B_BUS[2]             ; CLOCK      ; 7.243 ; 7.243 ; Fall       ; CLOCK           ;
;  B_BUS[3]             ; CLOCK      ; 7.049 ; 7.049 ; Fall       ; CLOCK           ;
;  B_BUS[4]             ; CLOCK      ; 7.181 ; 7.181 ; Fall       ; CLOCK           ;
;  B_BUS[5]             ; CLOCK      ; 7.067 ; 7.067 ; Fall       ; CLOCK           ;
;  B_BUS[6]             ; CLOCK      ; 7.068 ; 7.068 ; Fall       ; CLOCK           ;
;  B_BUS[7]             ; CLOCK      ; 6.726 ; 6.726 ; Fall       ; CLOCK           ;
;  B_BUS[8]             ; CLOCK      ; 7.055 ; 7.055 ; Fall       ; CLOCK           ;
;  B_BUS[9]             ; CLOCK      ; 6.757 ; 6.757 ; Fall       ; CLOCK           ;
;  B_BUS[10]            ; CLOCK      ; 6.604 ; 6.604 ; Fall       ; CLOCK           ;
;  B_BUS[11]            ; CLOCK      ; 6.856 ; 6.856 ; Fall       ; CLOCK           ;
;  B_BUS[12]            ; CLOCK      ; 6.919 ; 6.919 ; Fall       ; CLOCK           ;
;  B_BUS[13]            ; CLOCK      ; 6.834 ; 6.834 ; Fall       ; CLOCK           ;
;  B_BUS[14]            ; CLOCK      ; 6.770 ; 6.770 ; Fall       ; CLOCK           ;
;  B_BUS[15]            ; CLOCK      ; 6.549 ; 6.549 ; Fall       ; CLOCK           ;
;  B_BUS[16]            ; CLOCK      ; 8.134 ; 8.134 ; Fall       ; CLOCK           ;
;  B_BUS[17]            ; CLOCK      ; 7.600 ; 7.600 ; Fall       ; CLOCK           ;
;  B_BUS[18]            ; CLOCK      ; 7.304 ; 7.304 ; Fall       ; CLOCK           ;
;  B_BUS[19]            ; CLOCK      ; 7.588 ; 7.588 ; Fall       ; CLOCK           ;
;  B_BUS[20]            ; CLOCK      ; 6.910 ; 6.910 ; Fall       ; CLOCK           ;
;  B_BUS[21]            ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  B_BUS[22]            ; CLOCK      ; 6.926 ; 6.926 ; Fall       ; CLOCK           ;
;  B_BUS[23]            ; CLOCK      ; 7.177 ; 7.177 ; Fall       ; CLOCK           ;
;  B_BUS[24]            ; CLOCK      ; 6.635 ; 6.635 ; Fall       ; CLOCK           ;
;  B_BUS[25]            ; CLOCK      ; 7.327 ; 7.327 ; Fall       ; CLOCK           ;
;  B_BUS[26]            ; CLOCK      ; 7.685 ; 7.685 ; Fall       ; CLOCK           ;
;  B_BUS[27]            ; CLOCK      ; 6.858 ; 6.858 ; Fall       ; CLOCK           ;
;  B_BUS[28]            ; CLOCK      ; 7.473 ; 7.473 ; Fall       ; CLOCK           ;
;  B_BUS[29]            ; CLOCK      ; 7.066 ; 7.066 ; Fall       ; CLOCK           ;
;  B_BUS[30]            ; CLOCK      ; 7.548 ; 7.548 ; Fall       ; CLOCK           ;
;  B_BUS[31]            ; CLOCK      ; 7.839 ; 7.839 ; Fall       ; CLOCK           ;
; C_BUS[*]              ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  C_BUS[0]             ; CLOCK      ; 6.779 ; 6.779 ; Fall       ; CLOCK           ;
;  C_BUS[1]             ; CLOCK      ; 6.898 ; 6.898 ; Fall       ; CLOCK           ;
;  C_BUS[2]             ; CLOCK      ; 6.851 ; 6.851 ; Fall       ; CLOCK           ;
;  C_BUS[3]             ; CLOCK      ; 6.459 ; 6.459 ; Fall       ; CLOCK           ;
;  C_BUS[4]             ; CLOCK      ; 7.018 ; 7.018 ; Fall       ; CLOCK           ;
;  C_BUS[5]             ; CLOCK      ; 6.211 ; 6.211 ; Fall       ; CLOCK           ;
;  C_BUS[6]             ; CLOCK      ; 6.793 ; 6.793 ; Fall       ; CLOCK           ;
;  C_BUS[7]             ; CLOCK      ; 6.644 ; 6.644 ; Fall       ; CLOCK           ;
;  C_BUS[8]             ; CLOCK      ; 6.943 ; 6.943 ; Fall       ; CLOCK           ;
;  C_BUS[9]             ; CLOCK      ; 7.195 ; 7.195 ; Fall       ; CLOCK           ;
;  C_BUS[10]            ; CLOCK      ; 7.191 ; 7.191 ; Fall       ; CLOCK           ;
;  C_BUS[11]            ; CLOCK      ; 6.863 ; 6.863 ; Fall       ; CLOCK           ;
;  C_BUS[12]            ; CLOCK      ; 6.798 ; 6.798 ; Fall       ; CLOCK           ;
;  C_BUS[13]            ; CLOCK      ; 7.373 ; 7.373 ; Fall       ; CLOCK           ;
;  C_BUS[14]            ; CLOCK      ; 7.273 ; 7.273 ; Fall       ; CLOCK           ;
;  C_BUS[15]            ; CLOCK      ; 7.069 ; 7.069 ; Fall       ; CLOCK           ;
;  C_BUS[16]            ; CLOCK      ; 7.337 ; 7.337 ; Fall       ; CLOCK           ;
;  C_BUS[17]            ; CLOCK      ; 6.933 ; 6.933 ; Fall       ; CLOCK           ;
;  C_BUS[18]            ; CLOCK      ; 6.874 ; 6.874 ; Fall       ; CLOCK           ;
;  C_BUS[19]            ; CLOCK      ; 7.170 ; 7.170 ; Fall       ; CLOCK           ;
;  C_BUS[20]            ; CLOCK      ; 7.187 ; 7.187 ; Fall       ; CLOCK           ;
;  C_BUS[21]            ; CLOCK      ; 7.031 ; 7.031 ; Fall       ; CLOCK           ;
;  C_BUS[22]            ; CLOCK      ; 6.882 ; 6.882 ; Fall       ; CLOCK           ;
;  C_BUS[23]            ; CLOCK      ; 6.564 ; 6.564 ; Fall       ; CLOCK           ;
;  C_BUS[24]            ; CLOCK      ; 7.329 ; 7.329 ; Fall       ; CLOCK           ;
;  C_BUS[25]            ; CLOCK      ; 7.061 ; 7.061 ; Fall       ; CLOCK           ;
;  C_BUS[26]            ; CLOCK      ; 6.987 ; 6.987 ; Fall       ; CLOCK           ;
;  C_BUS[27]            ; CLOCK      ; 6.801 ; 6.801 ; Fall       ; CLOCK           ;
;  C_BUS[28]            ; CLOCK      ; 6.980 ; 6.980 ; Fall       ; CLOCK           ;
;  C_BUS[29]            ; CLOCK      ; 6.833 ; 6.833 ; Fall       ; CLOCK           ;
;  C_BUS[30]            ; CLOCK      ; 6.807 ; 6.807 ; Fall       ; CLOCK           ;
;  C_BUS[31]            ; CLOCK      ; 7.035 ; 7.035 ; Fall       ; CLOCK           ;
; MIR[*]                ; CLOCK      ; 5.538 ; 5.538 ; Fall       ; CLOCK           ;
;  MIR[0]               ; CLOCK      ; 5.830 ; 5.830 ; Fall       ; CLOCK           ;
;  MIR[1]               ; CLOCK      ; 5.949 ; 5.949 ; Fall       ; CLOCK           ;
;  MIR[2]               ; CLOCK      ; 5.888 ; 5.888 ; Fall       ; CLOCK           ;
;  MIR[3]               ; CLOCK      ; 5.758 ; 5.758 ; Fall       ; CLOCK           ;
;  MIR[4]               ; CLOCK      ; 6.296 ; 6.296 ; Fall       ; CLOCK           ;
;  MIR[5]               ; CLOCK      ; 6.075 ; 6.075 ; Fall       ; CLOCK           ;
;  MIR[6]               ; CLOCK      ; 6.896 ; 6.896 ; Fall       ; CLOCK           ;
;  MIR[7]               ; CLOCK      ; 5.839 ; 5.839 ; Fall       ; CLOCK           ;
;  MIR[8]               ; CLOCK      ; 6.305 ; 6.305 ; Fall       ; CLOCK           ;
;  MIR[9]               ; CLOCK      ; 6.120 ; 6.120 ; Fall       ; CLOCK           ;
;  MIR[10]              ; CLOCK      ; 6.410 ; 6.410 ; Fall       ; CLOCK           ;
;  MIR[11]              ; CLOCK      ; 6.011 ; 6.011 ; Fall       ; CLOCK           ;
;  MIR[12]              ; CLOCK      ; 6.144 ; 6.144 ; Fall       ; CLOCK           ;
;  MIR[13]              ; CLOCK      ; 6.438 ; 6.438 ; Fall       ; CLOCK           ;
;  MIR[14]              ; CLOCK      ; 6.005 ; 6.005 ; Fall       ; CLOCK           ;
;  MIR[15]              ; CLOCK      ; 5.771 ; 5.771 ; Fall       ; CLOCK           ;
;  MIR[16]              ; CLOCK      ; 5.883 ; 5.883 ; Fall       ; CLOCK           ;
;  MIR[17]              ; CLOCK      ; 5.538 ; 5.538 ; Fall       ; CLOCK           ;
;  MIR[18]              ; CLOCK      ; 5.714 ; 5.714 ; Fall       ; CLOCK           ;
;  MIR[19]              ; CLOCK      ; 5.678 ; 5.678 ; Fall       ; CLOCK           ;
;  MIR[20]              ; CLOCK      ; 5.798 ; 5.798 ; Fall       ; CLOCK           ;
;  MIR[21]              ; CLOCK      ; 5.823 ; 5.823 ; Fall       ; CLOCK           ;
;  MIR[22]              ; CLOCK      ; 5.880 ; 5.880 ; Fall       ; CLOCK           ;
;  MIR[23]              ; CLOCK      ; 6.312 ; 6.312 ; Fall       ; CLOCK           ;
;  MIR[24]              ; CLOCK      ; 5.880 ; 5.880 ; Fall       ; CLOCK           ;
;  MIR[25]              ; CLOCK      ; 5.963 ; 5.963 ; Fall       ; CLOCK           ;
;  MIR[26]              ; CLOCK      ; 6.165 ; 6.165 ; Fall       ; CLOCK           ;
;  MIR[27]              ; CLOCK      ; 6.472 ; 6.472 ; Fall       ; CLOCK           ;
;  MIR[28]              ; CLOCK      ; 6.006 ; 6.006 ; Fall       ; CLOCK           ;
;  MIR[29]              ; CLOCK      ; 6.451 ; 6.451 ; Fall       ; CLOCK           ;
;  MIR[30]              ; CLOCK      ; 5.733 ; 5.733 ; Fall       ; CLOCK           ;
;  MIR[31]              ; CLOCK      ; 6.409 ; 6.409 ; Fall       ; CLOCK           ;
;  MIR[32]              ; CLOCK      ; 6.347 ; 6.347 ; Fall       ; CLOCK           ;
;  MIR[33]              ; CLOCK      ; 5.852 ; 5.852 ; Fall       ; CLOCK           ;
;  MIR[34]              ; CLOCK      ; 5.927 ; 5.927 ; Fall       ; CLOCK           ;
;  MIR[35]              ; CLOCK      ; 6.545 ; 6.545 ; Fall       ; CLOCK           ;
; MPC[*]                ; CLOCK      ; 3.950 ; 3.950 ; Fall       ; CLOCK           ;
;  MPC[0]               ; CLOCK      ; 4.317 ; 4.317 ; Fall       ; CLOCK           ;
;  MPC[1]               ; CLOCK      ; 4.159 ; 4.159 ; Fall       ; CLOCK           ;
;  MPC[2]               ; CLOCK      ; 3.950 ; 3.950 ; Fall       ; CLOCK           ;
;  MPC[3]               ; CLOCK      ; 4.306 ; 4.306 ; Fall       ; CLOCK           ;
;  MPC[4]               ; CLOCK      ; 4.158 ; 4.158 ; Fall       ; CLOCK           ;
;  MPC[5]               ; CLOCK      ; 4.303 ; 4.303 ; Fall       ; CLOCK           ;
;  MPC[6]               ; CLOCK      ; 3.974 ; 3.974 ; Fall       ; CLOCK           ;
;  MPC[7]               ; CLOCK      ; 4.151 ; 4.151 ; Fall       ; CLOCK           ;
;  MPC[8]               ; CLOCK      ; 6.384 ; 6.384 ; Fall       ; CLOCK           ;
+-----------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 16       ; 734      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK      ; CLOCK    ; 161782   ; 6922337  ; 16       ; 734      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 352   ; 352  ;
; Unconstrained Output Ports      ; 246   ; 246  ;
; Unconstrained Output Port Paths ; 6676  ; 6676 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 12 09:20:04 2024
Info: Command: quartus_sta MIC1 -c MIC1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIC1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -33.706
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -33.706     -5948.407 CLOCK 
Info (332146): Worst-case hold slack is -2.906
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.906       -35.441 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.277
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.277      -636.313 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.940
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.940     -1758.757 CLOCK 
Info (332146): Worst-case hold slack is -1.121
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.121       -13.301 CLOCK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -420.836 CLOCK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Thu Dec 12 09:20:05 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


