searchState.loadedDescShard("iced_x86", 0, "iced-x86 Latest version Documentation Minimum rustc version\nDecode Centaur <code>ALTINST</code>\nAMD decoder: allow 16-bit branch/ret instructions in …\n<code>AAA</code>\n<code>AAD imm8</code>\n<code>AADD m32, r32</code>\n<code>AADD m64, r64</code>\n<code>AAM imm8</code>\n<code>AAND m32, r32</code>\n<code>AAND m64, r64</code>\n<code>AAS</code>\n<code>ADC AL, imm8</code>\n<code>ADC AX, imm16</code>\n<code>ADC EAX, imm32</code>\n<code>ADC RAX, imm32</code>\n<code>ADC r16, r/m16</code>\n<code>ADC r32, r/m32</code>\n<code>ADC r64, r/m64</code>\n<code>ADC r8, r/m8</code>\n<code>ADC r/m16, imm16</code>\n<code>ADC r/m16, imm8</code>\n<code>ADC r/m16, r16</code>\n<code>ADC r/m32, imm32</code>\n<code>ADC r/m32, imm8</code>\n<code>ADC r/m32, r32</code>\n<code>ADC r/m64, imm32</code>\n<code>ADC r/m64, imm8</code>\n<code>ADC r/m64, r64</code>\n<code>ADC r/m8, imm8</code>\n<code>ADC r/m8, imm8</code>\n<code>ADC r/m8, r8</code>\n<code>ADCX r32, r/m32</code>\n<code>ADCX r64, r/m64</code>\n<code>ADD AL, imm8</code>\n<code>ADD AX, imm16</code>\n<code>ADD EAX, imm32</code>\n<code>ADD RAX, imm32</code>\n<code>ADD r16, r/m16</code>\n<code>ADD r32, r/m32</code>\n<code>ADD r64, r/m64</code>\n<code>ADD r8, r/m8</code>\n<code>ADD r/m16, imm16</code>\n<code>ADD r/m16, imm8</code>\n<code>ADD r/m16, r16</code>\n<code>ADD r/m32, imm32</code>\n<code>ADD r/m32, imm8</code>\n<code>ADD r/m32, r32</code>\n<code>ADD r/m64, imm32</code>\n<code>ADD r/m64, imm8</code>\n<code>ADD r/m64, r64</code>\n<code>ADD r/m8, imm8</code>\n<code>ADD r/m8, imm8</code>\n<code>ADD r/m8, r8</code>\n<code>ADDPD xmm1, xmm2/m128</code>\n<code>ADDPS xmm1, xmm2/m128</code>\n<code>ADDSD xmm1, xmm2/m64</code>\n<code>ADDSS xmm1, xmm2/m32</code>\n<code>ADDSUBPD xmm1, xmm2/m128</code>\n<code>ADDSUBPS xmm1, xmm2/m128</code>\n<code>ADOX r32, r/m32</code>\n<code>ADOX r64, r/m64</code>\n<code>AESDEC128KL xmm, m384</code>\n<code>AESDEC256KL xmm, m512</code>\n<code>AESDEC xmm1, xmm2/m128</code>\n<code>AESDECLAST xmm1, xmm2/m128</code>\n<code>AESDECWIDE128KL m384, &lt;XMM0-7&gt;</code>\n<code>AESDECWIDE256KL m512, &lt;XMM0-7&gt;</code>\n<code>AESENC128KL xmm, m384</code>\n<code>AESENC256KL xmm, m512</code>\n<code>AESENC xmm1, xmm2/m128</code>\n<code>AESENCLAST xmm1, xmm2/m128</code>\n<code>AESENCWIDE128KL m384, &lt;XMM0-7&gt;</code>\n<code>AESENCWIDE256KL m512, &lt;XMM0-7&gt;</code>\n<code>AESIMC xmm1, xmm2/m128</code>\n<code>AESKEYGENASSIST xmm1, xmm2/m128, imm8</code>\n<code>ALTINST</code>\nAlways show the memory size, even if the assembler doesn’…\n<code>AND AL, imm8</code>\n<code>AND AX, imm16</code>\n<code>AND EAX, imm32</code>\n<code>AND RAX, imm32</code>\n<code>AND r16, r/m16</code>\n<code>AND r32, r/m32</code>\n<code>AND r64, r/m64</code>\n<code>AND r8, r/m8</code>\n<code>AND r/m16, imm16</code>\n<code>AND r/m16, imm8</code>\n<code>AND r/m16, r16</code>\n<code>AND r/m32, imm32</code>\n<code>AND r/m32, imm8</code>\n<code>AND r/m32, r32</code>\n<code>AND r/m64, imm32</code>\n<code>AND r/m64, imm8</code>\n<code>AND r/m64, r64</code>\n<code>AND r/m8, imm8</code>\n<code>AND r/m8, imm8</code>\n<code>AND r/m8, r8</code>\n<code>ANDNPD xmm1, xmm2/m128</code>\n<code>ANDNPS xmm1, xmm2/m128</code>\n<code>ANDPD xmm1, xmm2/m128</code>\n<code>ANDPS xmm1, xmm2/m128</code>\n<code>AOR m32, r32</code>\n<code>AOR m64, r64</code>\n<code>ARPL r32/m16, r32</code>\n<code>ARPL r/m16, r16</code>\n<code>AXOR m32, r32</code>\n<code>AXOR m64, r64</code>\nMemory location contains a <code>bfloat16</code>\n<code>BB0_RESET</code>\n<code>BB1_RESET</code>\nMemory location contains a 10-byte <code>bcd</code> value (<code>FBLD</code>/<code>FBSTP</code>)\nBinary numbers (base 2)\n<code>BLENDPD xmm1, xmm2/m128, imm8</code>\n<code>BLENDPS xmm1, xmm2/m128, imm8</code>\n<code>BLENDVPD xmm1, xmm2/m128, &lt;XMM0&gt;</code>\n<code>BLENDVPS xmm1, xmm2/m128, &lt;XMM0&gt;</code>\n32-bit <code>BNDMOV</code>, 2 x <code>u32</code>\n64-bit <code>BNDMOV</code>, 2 x <code>u64</code>\n<code>BNDCL bnd, r/m32</code>\n<code>BNDCL bnd, r/m64</code>\n<code>BNDCN bnd, r/m32</code>\n<code>BNDCN bnd, r/m64</code>\n<code>BNDCU bnd, r/m32</code>\n<code>BNDCU bnd, r/m64</code>\n<code>BNDLDX bnd, mib</code>\n<code>BNDMK bnd, m32</code>\n<code>BNDMK bnd, m64</code>\n<code>BNDMOV bnd1, bnd2/m128</code>\n<code>BNDMOV bnd1, bnd2/m64</code>\n<code>BNDMOV bnd1/m128, bnd2</code>\n<code>BNDMOV bnd1/m64, bnd2</code>\n<code>BNDSTX mib, bnd</code>\nMemory location contains two <code>u16</code>s (16-bit <code>BOUND</code>)\nMemory location contains two <code>u32</code>s (32-bit <code>BOUND</code>)\n<code>BOUND r16, m16&amp;16</code>\n<code>BOUND r32, m32&amp;32</code>\nBroadcast decorator, eg. <code>{1to4}</code>\nBroadcast 2 x <code>bfloat16</code> to 128-bits\nBroadcast 2 x <code>f16</code> to 128-bits\nBroadcast 2 x <code>i16</code> to 128-bits\nBroadcast 2 x <code>i32</code> to 128-bits\nBroadcast 2 x <code>u32</code> to 128-bits\nBroadcast <code>f16</code> to 128-bits\nBroadcast <code>f32</code> to 128-bits\nBroadcast <code>f64</code> to 128-bits\nBroadcast <code>i16</code> to 128-bits\nBroadcast <code>i32</code> to 128-bits\nBroadcast <code>i64</code> to 128-bits\nBroadcast <code>u16</code> to 128-bits\nBroadcast <code>u32</code> to 128-bits\nBroadcast <code>u52</code> to 128-bits\nBroadcast <code>u64</code> to 128-bits\nBroadcast 2 x <code>bfloat16</code> to 256-bits\nBroadcast 2 x <code>f16</code> to 256-bits\nBroadcast 2 x <code>i16</code> to 256-bits\nBroadcast 2 x <code>i32</code> to 256-bits\nBroadcast 2 x <code>u32</code> to 256-bits\nBroadcast <code>f16</code> to 256-bits\nBroadcast <code>f32</code> to 256-bits\nBroadcast <code>f64</code> to 256-bits\nBroadcast <code>i16</code> to 256-bits\nBroadcast <code>i32</code> to 256-bits\nBroadcast <code>i64</code> to 256-bits\nBroadcast <code>u16</code> to 256-bits\nBroadcast <code>u32</code> to 256-bits\nBroadcast <code>u52</code> to 256-bits\nBroadcast <code>u64</code> to 256-bits\nBroadcast <code>f16</code> to 32-bits\nBroadcast 2 x <code>bfloat16</code> to 512-bits\nBroadcast 2 x <code>f16</code> to 512-bits\nBroadcast 2 x <code>i16</code> to 512-bits\nBroadcast 2 x <code>i32</code> to 512-bits\nBroadcast 2 x <code>u32</code> to 512-bits\nBroadcast <code>f16</code> to 512-bits\nBroadcast <code>f32</code> to 512-bits\nBroadcast <code>f64</code> to 512-bits\nBroadcast <code>i16</code> to 512-bits\nBroadcast <code>i32</code> to 512-bits\nBroadcast <code>i64</code> to 512-bits\nBroadcast <code>u16</code> to 512-bits\nBroadcast <code>u32</code> to 512-bits\nBroadcast <code>u52</code> to 512-bits\nBroadcast <code>u64</code> to 512-bits\nBroadcast <code>f16</code> to 64-bits\nBroadcast <code>f32</code> to 64-bits\nBroadcast <code>i32</code> to 64-bits\nBroadcast <code>u32</code> to 64-bits\n<code>BSF r16, r/m16</code>\n<code>BSF r32, r/m32</code>\n<code>BSF r64, r/m64</code>\n<code>BSR r16, r/m16</code>\n<code>BSR r32, r/m32</code>\n<code>BSR r64, r/m64</code>\n<code>BSWAP r16</code>\n<code>BSWAP r32</code>\n<code>BSWAP r64</code>\n<code>BT r/m16, imm8</code>\n<code>BT r/m16, r16</code>\n<code>BT r/m32, imm8</code>\n<code>BT r/m32, r32</code>\n<code>BT r/m64, imm8</code>\n<code>BT r/m64, r64</code>\n<code>BTC r/m16, imm8</code>\n<code>BTC r/m16, r16</code>\n<code>BTC r/m32, imm8</code>\n<code>BTC r/m32, r32</code>\n<code>BTC r/m64, imm8</code>\n<code>BTC r/m64, r64</code>\n<code>BTR r/m16, imm8</code>\n<code>BTR r/m16, r16</code>\n<code>BTR r/m32, imm8</code>\n<code>BTR r/m32, r32</code>\n<code>BTR r/m64, imm8</code>\n<code>BTR r/m64, r64</code>\n<code>BTS r/m16, imm8</code>\n<code>BTS r/m16, r16</code>\n<code>BTS r/m32, imm8</code>\n<code>BTS r/m32, r32</code>\n<code>BTS r/m64, imm8</code>\n<code>BTS r/m64, r64</code>\nMnemonic condition code selector (eg. <code>JA</code> / <code>JNBE</code>)\nMnemonic condition code selector (eg. <code>JAE</code> / <code>JNB</code> / <code>JNC</code>)\nMnemonic condition code selector (eg. <code>JB</code> / <code>JC</code> / <code>JNAE</code>)\nMnemonic condition code selector (eg. <code>JBE</code> / <code>JNA</code>)\nMnemonic condition code selector (eg. <code>JE</code> / <code>JZ</code>)\nMnemonic condition code selector (eg. <code>JG</code> / <code>JNLE</code>)\nMnemonic condition code selector (eg. <code>JGE</code> / <code>JNL</code>)\nMnemonic condition code selector (eg. <code>JL</code> / <code>JNGE</code>)\nMnemonic condition code selector (eg. <code>JLE</code> / <code>JNG</code>)\nMnemonic condition code selector (eg. <code>JNE</code> / <code>JNZ</code>)\nMnemonic condition code selector (eg. <code>JNP</code> / <code>JPO</code>)\nMnemonic condition code selector (eg. <code>JP</code> / <code>JPE</code>)\nDecode <code>CL1INVMB</code>\nDecode <code>0FA6</code>/<code>0FA7</code> as <code>CMPXCHG</code>\nDecode most Cyrix instructions: <code>FPU</code>, <code>EMMI</code>, <code>SMM</code>, <code>DDI</code>\nDecode Cyrix <code>DMI</code> instructions (AMD Geode GX/LX)\nDecode Cyrix <code>SMINT 0F7E</code> (Cyrix 6x86 or earlier)\n<code>CALL m16:16</code>\n<code>CALL m16:32</code>\n<code>CALL m16:64</code>\n<code>CALL ptr16:16</code>\n<code>CALL ptr16:32</code>\n<code>CALL rel16</code>\n<code>CALL rel32</code>\n<code>CALL rel32</code>\n<code>CALL r/m16</code>\n<code>CALL r/m32</code>\n<code>CALL r/m64</code>\n<code>CBW</code>\n<code>CCS_ENCRYPT</code>\n<code>CCS_ENCRYPT</code>\n<code>CCS_ENCRYPT</code>\n<code>CCS_HASH</code>\n<code>CCS_HASH</code>\n<code>CCS_HASH</code>\n<code>CDQ</code>\n<code>CDQE</code>\n<code>CL1INVMB</code>\n<code>CLAC</code>\n<code>CLC</code>\n<code>CLD</code>\n<code>CLDEMOTE m8</code>\n<code>CLFLUSH m8</code>\n<code>CLFLUSHOPT m8</code>\n<code>CLGI</code>\n<code>CLI</code>\n<code>CLRSSBSY m64</code>\n<code>CLTS</code>\n<code>CLUI</code>\n<code>CLWB m8</code>\n<code>CLZERO</code>\n<code>CLZERO</code>\n<code>CLZERO</code>\n<code>CMC</code>\n<code>CMOVA r16, r/m16</code>\n<code>CMOVA r32, r/m32</code>\n<code>CMOVA r64, r/m64</code>\n<code>CMOVAE r16, r/m16</code>\n<code>CMOVAE r32, r/m32</code>\n<code>CMOVAE r64, r/m64</code>\n<code>CMOVB r16, r/m16</code>\n<code>CMOVB r32, r/m32</code>\n<code>CMOVB r64, r/m64</code>\n<code>CMOVBE r16, r/m16</code>\n<code>CMOVBE r32, r/m32</code>\n<code>CMOVBE r64, r/m64</code>\n<code>CMOVE r16, r/m16</code>\n<code>CMOVE r32, r/m32</code>\n<code>CMOVE r64, r/m64</code>\n<code>CMOVG r16, r/m16</code>\n<code>CMOVG r32, r/m32</code>\n<code>CMOVG r64, r/m64</code>\n<code>CMOVGE r16, r/m16</code>\n<code>CMOVGE r32, r/m32</code>\n<code>CMOVGE r64, r/m64</code>\n<code>CMOVL r16, r/m16</code>\n<code>CMOVL r32, r/m32</code>\n<code>CMOVL r64, r/m64</code>\n<code>CMOVLE r16, r/m16</code>\n<code>CMOVLE r32, r/m32</code>\n<code>CMOVLE r64, r/m64</code>\n<code>CMOVNE r16, r/m16</code>\n<code>CMOVNE r32, r/m32</code>\n<code>CMOVNE r64, r/m64</code>\n<code>CMOVNO r16, r/m16</code>\n<code>CMOVNO r32, r/m32</code>\n<code>CMOVNO r64, r/m64</code>\n<code>CMOVNP r16, r/m16</code>\n<code>CMOVNP r32, r/m32</code>\n<code>CMOVNP r64, r/m64</code>\n<code>CMOVNS r16, r/m16</code>\n<code>CMOVNS r32, r/m32</code>\n<code>CMOVNS r64, r/m64</code>\n<code>CMOVO r16, r/m16</code>\n<code>CMOVO r32, r/m32</code>\n<code>CMOVO r64, r/m64</code>\n<code>CMOVP r16, r/m16</code>\n<code>CMOVP r32, r/m32</code>\n<code>CMOVP r64, r/m64</code>\n<code>CMOVS r16, r/m16</code>\n<code>CMOVS r32, r/m32</code>\n<code>CMOVS r64, r/m64</code>\n<code>CMP AL, imm8</code>\n<code>CMP AX, imm16</code>\n<code>CMP EAX, imm32</code>\n<code>CMP RAX, imm32</code>\n<code>CMP r16, r/m16</code>\n<code>CMP r32, r/m32</code>\n<code>CMP r64, r/m64</code>\n<code>CMP r8, r/m8</code>\n<code>CMP r/m16, imm16</code>\n<code>CMP r/m16, imm8</code>\n<code>CMP r/m16, r16</code>\n<code>CMP r/m32, imm32</code>\n<code>CMP r/m32, imm8</code>\n<code>CMP r/m32, r32</code>\n<code>CMP r/m64, imm32</code>\n<code>CMP r/m64, imm8</code>\n<code>CMP r/m64, r64</code>\n<code>CMP r/m8, imm8</code>\n<code>CMP r/m8, imm8</code>\n<code>CMP r/m8, r8</code>\n<code>CMPPD xmm1, xmm2/m128, imm8</code>\n<code>CMPPS xmm1, xmm2/m128, imm8</code>\n<code>CMPSB</code>\n<code>CMPSD</code>\n<code>CMPSD xmm1, xmm2/m64, imm8</code>\n<code>CMPSQ</code>\n<code>CMPSS xmm1, xmm2/m32, imm8</code>\n<code>CMPSW</code>\n<code>CMPXCHG16B m128</code>\n<code>CMPXCHG r/m16, r16</code>\n<code>CMPXCHG r/m32, r32</code>\n<code>CMPXCHG r/m8, r8</code>\n<code>CMPXCHG8B m64</code>\n<code>CMPXCHG r/m16, r16</code>\n<code>CMPXCHG r/m32, r32</code>\n<code>CMPXCHG r/m64, r64</code>\n<code>CMPXCHG r/m8, r8</code>\nx86 instruction code\n16-bit code\n32-bit code\n64-bit code\nThe code size (16/32/64) that was used when an instruction …\n<code>COMISD xmm1, xmm2/m64</code>\n<code>COMISS xmm1, xmm2/m32</code>\nContains the offsets of the displacement and immediate. …\n<code>CPU_READ</code>\n<code>CPU_WRITE</code>\n<code>CPUID</code>\n<code>CQO</code>\n<code>CRC32 r32, r/m16</code>\n<code>CRC32 r32, r/m32</code>\n<code>CRC32 r32, r/m8</code>\n<code>CRC32 r64, r/m64</code>\n<code>CRC32 r64, r/m8</code>\n<code>CVTDQ2PD xmm1, xmm2/m64</code>\n<code>CVTDQ2PS xmm1, xmm2/m128</code>\n<code>CVTPD2DQ xmm1, xmm2/m128</code>\n<code>CVTPD2PI mm, xmm/m128</code>\n<code>CVTPD2PS xmm1, xmm2/m128</code>\n<code>CVTPI2PD xmm, mm/m64</code>\n<code>CVTPI2PS xmm, mm/m64</code>\n<code>CVTPS2DQ xmm1, xmm2/m128</code>\n<code>CVTPS2PD xmm1, xmm2/m64</code>\n<code>CVTPS2PI mm, xmm/m64</code>\n<code>CVTSD2SI r32, xmm1/m64</code>\n<code>CVTSD2SI r64, xmm1/m64</code>\n<code>CVTSD2SS xmm1, xmm2/m64</code>\n<code>CVTSI2SD xmm1, r/m32</code>\n<code>CVTSI2SD xmm1, r/m64</code>\n<code>CVTSI2SS xmm1, r/m32</code>\n<code>CVTSI2SS xmm1, r/m64</code>\n<code>CVTSS2SD xmm1, xmm2/m32</code>\n<code>CVTSS2SI r32, xmm1/m32</code>\n<code>CVTSS2SI r64, xmm1/m32</code>\n<code>CVTTPD2DQ xmm1, xmm2/m128</code>\n<code>CVTTPD2PI mm, xmm/m128</code>\n<code>CVTTPS2DQ xmm1, xmm2/m128</code>\n<code>CVTTPS2PI mm, xmm/m64</code>\n<code>CVTTSD2SI r32, xmm1/m64</code>\n<code>CVTTSD2SI r64, xmm1/m64</code>\n<code>CVTTSS2SI r32, xmm1/m32</code>\n<code>CVTTSS2SI r64, xmm1/m32</code>\n<code>CWD</code>\n<code>CWDE</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n<code>UNDOC</code>\n3DNow! encoding\n<code>PAVGUSB mm, mm/m64</code>\n<code>PF2ID mm, mm/m64</code>\n<code>PF2IW mm, mm/m64</code>\n<code>PFACC mm, mm/m64</code>\n<code>PFADD mm, mm/m64</code>\n<code>PFCMPEQ mm, mm/m64</code>\n<code>PFCMPGE mm, mm/m64</code>\n<code>PFCMPGT mm, mm/m64</code>\n<code>PFMAX mm, mm/m64</code>\n<code>PFMIN mm, mm/m64</code>\n<code>PFMUL mm, mm/m64</code>\n<code>PFNACC mm, mm/m64</code>\n<code>PFPNACC mm, mm/m64</code>\n<code>PFRCP mm, mm/m64</code>\n<code>PFRCPIT1 mm, mm/m64</code>\n<code>PFRCPIT2 mm, mm/m64</code>\n<code>PFRCPV mm, mm/m64</code>\n<code>PFRSQIT1 mm, mm/m64</code>\n<code>PFRSQRT mm, mm/m64</code>\n<code>PFRSQRTV mm, mm/m64</code>\n<code>PFSUB mm, mm/m64</code>\n<code>PFSUBR mm, mm/m64</code>\n<code>PI2FD mm, mm/m64</code>\n<code>PI2FW mm, mm/m64</code>\n<code>PMULHRW mm, mm/m64</code>\n<code>PSWAPD mm, mm/m64</code>\n<code>DAA</code>\n<code>DAS</code>\nData symbol\n<code>DEC r16</code>\n<code>DEC r32</code>\n<code>DEC r/m16</code>\n<code>DEC r/m32</code>\n<code>DEC r/m64</code>\n<code>DEC r/m8</code>\nDecimal numbers (base 10)\nA <code>db</code>/<code>.byte</code> asm directive that can store 1-16 bytes\nA <code>dd</code>/<code>.int</code> asm directive that can store 1-4 dwords\nA <code>dq</code>/<code>.quad</code> asm directive that can store 1-2 qwords\nA <code>dw</code>/<code>.word</code> asm directive that can store 1-8 words\nDecodes 16/32/64-bit x86 instructions\nDecoder error\nDecoder options\nA decorator, eg. <code>sae</code> in <code>{sae}</code>\nDecorator\nShow memory size if the assembler requires it, else don’…\nAssembler directive\n<code>DIV r/m16</code>\n<code>DIV r/m32</code>\n<code>DIV r/m64</code>\n<code>DIV r/m8</code>\n<code>DIVPD xmm1, xmm2/m128</code>\n<code>DIVPS xmm1, xmm2/m128</code>\n<code>DIVSD xmm1, xmm2/m64</code>\n<code>DIVSS xmm1, xmm2/m32</code>\n<code>DMINT</code>\nDon’t use it!\nDon’t use it!\nDon’t use it!\nDon’t use it!\nDon’t use it!\nDon’t use it!\nDon’t use it!\n<code>DPPD xmm1, xmm2/m128, imm8</code>\n<code>DPPS xmm1, xmm2/m128, imm8</code>\nMemory location contains a 32-bit offset (…\nEVEX encoding\n<code>V4FMADDPS zmm1 {k1}{z}, zmm2+3, m128</code>\n<code>V4FMADDSS xmm1 {k1}{z}, xmm2+3, m128</code>\n<code>V4FNMADDPS zmm1 {k1}{z}, zmm2+3, m128</code>\n<code>V4FNMADDSS xmm1 {k1}{z}, xmm2+3, m128</code>\n<code>VADDPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VADDPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VADDPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VADDPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VADDPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VADDPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VADDPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VADDPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VADDPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VADDSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VADDSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VADDSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VAESDEC xmm1, xmm2, xmm3/m128</code>\n<code>VAESDEC ymm1, ymm2, ymm3/m256</code>\n<code>VAESDEC zmm1, zmm2, zmm3/m512</code>\n<code>VAESDECLAST xmm1, xmm2, xmm3/m128</code>\n<code>VAESDECLAST ymm1, ymm2, ymm3/m256</code>\n<code>VAESDECLAST zmm1, zmm2, zmm3/m512</code>\n<code>VAESENC xmm1, xmm2, xmm3/m128</code>\n<code>VAESENC ymm1, ymm2, ymm3/m256</code>\n<code>VAESENC zmm1, zmm2, zmm3/m512</code>\n<code>VAESENCLAST xmm1, xmm2, xmm3/m128</code>\n<code>VAESENCLAST ymm1, ymm2, ymm3/m256</code>\n<code>VAESENCLAST zmm1, zmm2, zmm3/m512</code>\n<code>VALIGND xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VALIGND ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VALIGND zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VALIGNQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VALIGNQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VALIGNQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VANDNPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VANDNPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VANDNPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VANDNPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VANDNPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VANDNPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VANDPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VANDPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VANDPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VANDPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VANDPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VANDPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VBLENDMPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VBLENDMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VBLENDMPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VBLENDMPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VBLENDMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VBLENDMPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VBROADCASTF32X2 ymm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTF32X2 zmm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTF32X4 ymm1 {k1}{z}, m128</code>\n<code>VBROADCASTF32X4 zmm1 {k1}{z}, m128</code>\n<code>VBROADCASTF32X8 zmm1 {k1}{z}, m256</code>\n<code>VBROADCASTF64X2 ymm1 {k1}{z}, m128</code>\n<code>VBROADCASTF64X2 zmm1 {k1}{z}, m128</code>\n<code>VBROADCASTF64X4 zmm1 {k1}{z}, m256</code>\n<code>VBROADCASTI32X2 xmm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTI32X2 ymm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTI32X2 zmm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTI32X4 ymm1 {k1}{z}, m128</code>\n<code>VBROADCASTI32X4 zmm1 {k1}{z}, m128</code>\n<code>VBROADCASTI32X8 zmm1 {k1}{z}, m256</code>\n<code>VBROADCASTI64X2 ymm1 {k1}{z}, m128</code>\n<code>VBROADCASTI64X2 zmm1 {k1}{z}, m128</code>\n<code>VBROADCASTI64X4 zmm1 {k1}{z}, m256</code>\n<code>VBROADCASTSD ymm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTSD zmm1 {k1}{z}, xmm2/m64</code>\n<code>VBROADCASTSS xmm1 {k1}{z}, xmm2/m32</code>\n<code>VBROADCASTSS ymm1 {k1}{z}, xmm2/m32</code>\n<code>VBROADCASTSS zmm1 {k1}{z}, xmm2/m32</code>\n<code>VCMPPD k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VCMPPD k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VCMPPD k1 {k2}, zmm2, zmm3/m512/m64bcst{sae}, imm8</code>\n<code>VCMPPH k1 {k2}, xmm2, xmm3/m128/m16bcst, imm8</code>\n<code>VCMPPH k1 {k2}, ymm2, ymm3/m256/m16bcst, imm8</code>\n<code>VCMPPH k1 {k2}, zmm2, zmm3/m512/m16bcst{sae}, imm8</code>\n<code>VCMPPS k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VCMPPS k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VCMPPS k1 {k2}, zmm2, zmm3/m512/m32bcst{sae}, imm8</code>\n<code>VCMPSD k1 {k2}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VCMPSH k1 {k2}, xmm2, xmm3/m16{sae}, imm8</code>\n<code>VCMPSS k1 {k2}, xmm2, xmm3/m32{sae}, imm8</code>\n<code>VCOMISD xmm1, xmm2/m64{sae}</code>\n<code>VCOMISH xmm1, xmm2/m16{sae}</code>\n<code>VCOMISS xmm1, xmm2/m32{sae}</code>\n<code>VCOMPRESSPD xmm1/m128 {k1}{z}, xmm2</code>\n<code>VCOMPRESSPD ymm1/m256 {k1}{z}, ymm2</code>\n<code>VCOMPRESSPD zmm1/m512 {k1}{z}, zmm2</code>\n<code>VCOMPRESSPS xmm1/m128 {k1}{z}, xmm2</code>\n<code>VCOMPRESSPS ymm1/m256 {k1}{z}, ymm2</code>\n<code>VCOMPRESSPS zmm1/m512 {k1}{z}, zmm2</code>\n<code>VCVTDQ2PD xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTDQ2PD ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>\n<code>VCVTDQ2PH xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTDQ2PH xmm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTDQ2PH ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTDQ2PS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTDQ2PS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTDQ2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTNE2PS2BF16 xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VCVTNE2PS2BF16 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VCVTNE2PS2BF16 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VCVTNEPS2BF16 xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTNEPS2BF16 xmm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTNEPS2BF16 ymm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VCVTPD2DQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2DQ xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2DQ ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPD2PH xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2PH xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPD2PS xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2PS xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPD2QQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2QQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2QQ zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPD2UDQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2UDQ xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2UDQ ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPD2UQQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTPD2UQQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTPD2UQQ zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTPH2DQ xmm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2DQ ymm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTPH2DQ zmm1 {k1}{z}, ymm2/m256/m16bcst{er}</code>\n<code>VCVTPH2PD xmm1 {k1}{z}, xmm2/m32/m16bcst</code>\n<code>VCVTPH2PD ymm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2PD zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>\n<code>VCVTPH2PS xmm1 {k1}{z}, xmm2/m64</code>\n<code>VCVTPH2PS ymm1 {k1}{z}, xmm2/m128</code>\n<code>VCVTPH2PS zmm1 {k1}{z}, ymm2/m256{sae}</code>\n<code>VCVTPH2PSX xmm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2PSX ymm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTPH2PSX zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>\n<code>VCVTPH2QQ xmm1 {k1}{z}, xmm2/m32/m16bcst</code>\n<code>VCVTPH2QQ ymm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2QQ zmm1 {k1}{z}, xmm2/m128/m16bcst{er}</code>\n<code>VCVTPH2UDQ xmm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2UDQ ymm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTPH2UDQ zmm1 {k1}{z}, ymm2/m256/m16bcst{er}</code>\n<code>VCVTPH2UQQ xmm1 {k1}{z}, xmm2/m32/m16bcst</code>\n<code>VCVTPH2UQQ ymm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTPH2UQQ zmm1 {k1}{z}, xmm2/m128/m16bcst{er}</code>\n<code>VCVTPH2UW xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTPH2UW ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTPH2UW zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>\n<code>VCVTPH2W xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTPH2W ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTPH2W zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>\n<code>VCVTPS2DQ xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2DQ ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTPS2DQ zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTPS2PD xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTPS2PD ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>\n<code>VCVTPS2PH xmm1/m128 {k1}{z}, ymm2, imm8</code>\n<code>VCVTPS2PH xmm1/m64 {k1}{z}, xmm2, imm8</code>\n<code>VCVTPS2PH ymm1/m256 {k1}{z}, zmm2{sae}, imm8</code>\n<code>VCVTPS2PHX xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2PHX xmm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTPS2PHX ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTPS2QQ xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTPS2QQ ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2QQ zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>\n<code>VCVTPS2UDQ xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2UDQ ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTPS2UDQ zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTPS2UQQ xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTPS2UQQ ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTPS2UQQ zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>\n<code>VCVTQQ2PD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTQQ2PD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTQQ2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTQQ2PH xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTQQ2PH xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTQQ2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTQQ2PS xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTQQ2PS xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTQQ2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTSD2SH xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VCVTSD2SI r32, xmm1/m64{er}</code>\n<code>VCVTSD2SI r64, xmm1/m64{er}</code>\n<code>VCVTSD2SS xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VCVTSD2USI r32, xmm1/m64{er}</code>\n<code>VCVTSD2USI r64, xmm1/m64{er}</code>\n<code>VCVTSH2SD xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>\n<code>VCVTSH2SI r32, xmm1/m16{er}</code>\n<code>VCVTSH2SI r64, xmm1/m16{er}</code>\n<code>VCVTSH2SS xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>\n<code>VCVTSH2USI r32, xmm1/m16{er}</code>\n<code>VCVTSH2USI r64, xmm1/m16{er}</code>\n<code>VCVTSI2SD xmm1, xmm2, r/m32{er}</code>\n<code>VCVTSI2SD xmm1, xmm2, r/m64{er}</code>\n<code>VCVTSI2SH xmm1, xmm2, r/m32{er}</code>\n<code>VCVTSI2SH xmm1, xmm2, r/m64{er}</code>\n<code>VCVTSI2SS xmm1, xmm2, r/m32{er}</code>\n<code>VCVTSI2SS xmm1, xmm2, r/m64{er}</code>\n<code>VCVTSS2SD xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VCVTSS2SH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VCVTSS2SI r32, xmm1/m32{er}</code>\n<code>VCVTSS2SI r64, xmm1/m32{er}</code>\n<code>VCVTSS2USI r32, xmm1/m32{er}</code>\n<code>VCVTSS2USI r64, xmm1/m32{er}</code>\n<code>VCVTTPD2DQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTTPD2DQ xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTTPD2DQ ymm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VCVTTPD2QQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTTPD2QQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTTPD2QQ zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VCVTTPD2UDQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTTPD2UDQ xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTTPD2UDQ ymm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VCVTTPD2UQQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTTPD2UQQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTTPD2UQQ zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VCVTTPH2DQ xmm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTTPH2DQ ymm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTTPH2DQ zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>\n<code>VCVTTPH2QQ xmm1 {k1}{z}, xmm2/m32/m16bcst</code>\n<code>VCVTTPH2QQ ymm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTTPH2QQ zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>\n<code>VCVTTPH2UDQ xmm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTTPH2UDQ ymm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTTPH2UDQ zmm1 {k1}{z}, ymm2/m256/m16bcst{sae}</code>\n<code>VCVTTPH2UQQ xmm1 {k1}{z}, xmm2/m32/m16bcst</code>\n<code>VCVTTPH2UQQ ymm1 {k1}{z}, xmm2/m64/m16bcst</code>\n<code>VCVTTPH2UQQ zmm1 {k1}{z}, xmm2/m128/m16bcst{sae}</code>\n<code>VCVTTPH2UW xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTTPH2UW ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTTPH2UW zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>\n<code>VCVTTPH2W xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTTPH2W ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTTPH2W zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>\n<code>VCVTTPS2DQ xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTTPS2DQ ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTTPS2DQ zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VCVTTPS2QQ xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTTPS2QQ ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTTPS2QQ zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>\n<code>VCVTTPS2UDQ xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTTPS2UDQ ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTTPS2UDQ zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VCVTTPS2UQQ xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTTPS2UQQ ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTTPS2UQQ zmm1 {k1}{z}, ymm2/m256/m32bcst{sae}</code>\n<code>VCVTTSD2SI r32, xmm1/m64{sae}</code>\n<code>VCVTTSD2SI r64, xmm1/m64{sae}</code>\n<code>VCVTTSD2USI r32, xmm1/m64{sae}</code>\n<code>VCVTTSD2USI r64, xmm1/m64{sae}</code>\n<code>VCVTTSH2SI r32, xmm1/m16{sae}</code>\n<code>VCVTTSH2SI r64, xmm1/m16{sae}</code>\n<code>VCVTTSH2USI r32, xmm1/m16{sae}</code>\n<code>VCVTTSH2USI r64, xmm1/m16{sae}</code>\n<code>VCVTTSS2SI r32, xmm1/m32{sae}</code>\n<code>VCVTTSS2SI r64, xmm1/m32{sae}</code>\n<code>VCVTTSS2USI r32, xmm1/m32{sae}</code>\n<code>VCVTTSS2USI r64, xmm1/m32{sae}</code>\n<code>VCVTUDQ2PD xmm1 {k1}{z}, xmm2/m64/m32bcst</code>\n<code>VCVTUDQ2PD ymm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTUDQ2PD zmm1 {k1}{z}, ymm2/m256/m32bcst{er}</code>\n<code>VCVTUDQ2PH xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTUDQ2PH xmm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTUDQ2PH ymm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTUDQ2PS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VCVTUDQ2PS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VCVTUDQ2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VCVTUQQ2PD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTUQQ2PD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTUQQ2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTUQQ2PH xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTUQQ2PH xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTUQQ2PH xmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTUQQ2PS xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VCVTUQQ2PS xmm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VCVTUQQ2PS ymm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VCVTUSI2SD xmm1, xmm2, r/m32{er}</code>\n<code>VCVTUSI2SD xmm1, xmm2, r/m64{er}</code>\n<code>VCVTUSI2SH xmm1, xmm2, r/m32{er}</code>\n<code>VCVTUSI2SH xmm1, xmm2, r/m64{er}</code>\n<code>VCVTUSI2SS xmm1, xmm2, r/m32{er}</code>\n<code>VCVTUSI2SS xmm1, xmm2, r/m64{er}</code>\n<code>VCVTUW2PH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTUW2PH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTUW2PH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>\n<code>VCVTW2PH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VCVTW2PH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VCVTW2PH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>\n<code>VDBPSADBW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>\n<code>VDBPSADBW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>\n<code>VDBPSADBW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>\n<code>VDIVPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VDIVPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VDIVPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VDIVPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VDIVPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VDIVPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VDIVPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VDIVPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VDIVPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VDIVSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VDIVSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VDIVSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VDPBF16PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VDPBF16PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VDPBF16PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VEXP2PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VEXP2PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VEXPANDPD xmm1 {k1}{z}, xmm2/m128</code>\n<code>VEXPANDPD ymm1 {k1}{z}, ymm2/m256</code>\n<code>VEXPANDPD zmm1 {k1}{z}, zmm2/m512</code>\n<code>VEXPANDPS xmm1 {k1}{z}, xmm2/m128</code>\n<code>VEXPANDPS ymm1 {k1}{z}, ymm2/m256</code>\n<code>VEXPANDPS zmm1 {k1}{z}, zmm2/m512</code>\n<code>VEXTRACTF32X4 xmm1/m128 {k1}{z}, ymm2, imm8</code>\n<code>VEXTRACTF32X4 xmm1/m128 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTF32X8 ymm1/m256 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTF64X2 xmm1/m128 {k1}{z}, ymm2, imm8</code>\n<code>VEXTRACTF64X2 xmm1/m128 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTF64X4 ymm1/m256 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTI32X4 xmm1/m128 {k1}{z}, ymm2, imm8</code>\n<code>VEXTRACTI32X4 xmm1/m128 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTI32X8 ymm1/m256 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTI64X2 xmm1/m128 {k1}{z}, ymm2, imm8</code>\n<code>VEXTRACTI64X2 xmm1/m128 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTI64X4 ymm1/m256 {k1}{z}, zmm2, imm8</code>\n<code>VEXTRACTPS r64/m32, xmm1, imm8</code>\n<code>VEXTRACTPS r/m32, xmm1, imm8</code>\n<code>VFCMADDCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFCMADDCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFCMADDCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFCMADDCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFCMULCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFCMULCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFCMULCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFCMULCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFIXUPIMMPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VFIXUPIMMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n…\n<code>VFIXUPIMMPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VFIXUPIMMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n…\n<code>VFIXUPIMMSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VFIXUPIMMSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>\n<code>VFMADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADD132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMADD132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMADD132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADD213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMADD213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMADD213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADD231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMADD231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMADD231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMADDCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADDCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADDCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADDCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMADDSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADDSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADDSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADDSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADDSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADDSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADDSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADDSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADDSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADDSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADDSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADDSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADDSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADDSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADDSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADDSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADDSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADDSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMADDSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMADDSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMADDSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMADDSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMADDSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMADDSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMADDSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMADDSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMADDSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUB132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMSUB132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMSUB132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUB213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMSUB213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMSUB213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUB231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFMSUB231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFMSUB231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFMSUBADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUBADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUBADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUBADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUBADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUBADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUBADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUBADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUBADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUBADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUBADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUBADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUBADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUBADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUBADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUBADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUBADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUBADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMSUBADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFMSUBADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFMSUBADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFMSUBADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFMSUBADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFMSUBADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFMSUBADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMSUBADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMSUBADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMULCPH xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFMULCPH ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFMULCPH zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFMULCSH xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMADD132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMADD132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMADD132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMADD132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMADD132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMADD132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMADD132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMADD132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMADD132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMADD132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMADD132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMADD132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMADD213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMADD213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMADD213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMADD213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMADD213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMADD213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMADD213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMADD213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMADD213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMADD213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMADD213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMADD213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMADD231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMADD231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMADD231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMADD231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMADD231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMADD231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMADD231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMADD231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMADD231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMADD231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMADD231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMADD231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMSUB132PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMSUB132PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMSUB132PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMSUB132PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMSUB132PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMSUB132PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMSUB132PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMSUB132PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMSUB132PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMSUB132SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMSUB132SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMSUB132SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMSUB213PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMSUB213PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMSUB213PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMSUB213PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMSUB213PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMSUB213PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMSUB213PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMSUB213PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMSUB213PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMSUB213SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMSUB213SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMSUB213SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFNMSUB231PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VFNMSUB231PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VFNMSUB231PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VFNMSUB231PH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VFNMSUB231PH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VFNMSUB231PH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VFNMSUB231PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VFNMSUB231PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VFNMSUB231PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VFNMSUB231SD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VFNMSUB231SH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VFNMSUB231SS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VFPCLASSPD k2 {k1}, xmm2/m128/m64bcst, imm8</code>\n<code>VFPCLASSPD k2 {k1}, ymm2/m256/m64bcst, imm8</code>\n<code>VFPCLASSPD k2 {k1}, zmm2/m512/m64bcst, imm8</code>\n<code>VFPCLASSPH k1 {k2}, xmm2/m128/m16bcst, imm8</code>\n<code>VFPCLASSPH k1 {k2}, ymm2/m256/m16bcst, imm8</code>\n<code>VFPCLASSPH k1 {k2}, zmm2/m512/m16bcst, imm8</code>\n<code>VFPCLASSPS k2 {k1}, xmm2/m128/m32bcst, imm8</code>\n<code>VFPCLASSPS k2 {k1}, ymm2/m256/m32bcst, imm8</code>\n<code>VFPCLASSPS k2 {k1}, zmm2/m512/m32bcst, imm8</code>\n<code>VFPCLASSSD k2 {k1}, xmm2/m64, imm8</code>\n<code>VFPCLASSSH k1 {k2}, xmm2/m16, imm8</code>\n<code>VFPCLASSSS k2 {k1}, xmm2/m32, imm8</code>\n<code>VGATHERDPD xmm1 {k1}, vm32x</code>\n<code>VGATHERDPD ymm1 {k1}, vm32x</code>\n<code>VGATHERDPD zmm1 {k1}, vm32y</code>\n<code>VGATHERDPS xmm1 {k1}, vm32x</code>\n<code>VGATHERDPS ymm1 {k1}, vm32y</code>\n<code>VGATHERDPS zmm1 {k1}, vm32z</code>\n<code>VGATHERPF0DPD vm32y {k1}</code>\n<code>VGATHERPF0DPS vm32z {k1}</code>\n<code>VGATHERPF0QPD vm64z {k1}</code>\n<code>VGATHERPF0QPS vm64z {k1}</code>\n<code>VGATHERPF1DPD vm32y {k1}</code>\n<code>VGATHERPF1DPS vm32z {k1}</code>\n<code>VGATHERPF1QPD vm64z {k1}</code>\n<code>VGATHERPF1QPS vm64z {k1}</code>\n<code>VGATHERQPD xmm1 {k1}, vm64x</code>\n<code>VGATHERQPD ymm1 {k1}, vm64y</code>\n<code>VGATHERQPD zmm1 {k1}, vm64z</code>\n<code>VGATHERQPS xmm1 {k1}, vm64x</code>\n<code>VGATHERQPS xmm1 {k1}, vm64y</code>\n<code>VGATHERQPS ymm1 {k1}, vm64z</code>\n<code>VGETEXPPD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VGETEXPPD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VGETEXPPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VGETEXPPH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VGETEXPPH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VGETEXPPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}</code>\n<code>VGETEXPPS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VGETEXPPS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VGETEXPPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VGETEXPSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>\n<code>VGETEXPSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>\n<code>VGETEXPSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VGETMANTPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VGETMANTPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VGETMANTPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>\n<code>VGETMANTPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>\n<code>VGETMANTPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>\n<code>VGETMANTPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>\n<code>VGETMANTPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VGETMANTPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VGETMANTPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>\n<code>VGETMANTSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VGETMANTSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>\n<code>VGETMANTSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>\n…\n…\n…\n<code>VGF2P8AFFINEQB xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VGF2P8AFFINEQB ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VGF2P8AFFINEQB zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VGF2P8MULB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VGF2P8MULB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VGF2P8MULB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VINSERTF32X4 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>\n<code>VINSERTF32X4 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>\n<code>VINSERTF32X8 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>\n<code>VINSERTF64X2 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>\n<code>VINSERTF64X2 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>\n<code>VINSERTF64X4 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>\n<code>VINSERTI32X4 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>\n<code>VINSERTI32X4 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>\n<code>VINSERTI32X8 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>\n<code>VINSERTI64X2 ymm1 {k1}{z}, ymm2, xmm3/m128, imm8</code>\n<code>VINSERTI64X2 zmm1 {k1}{z}, zmm2, xmm3/m128, imm8</code>\n<code>VINSERTI64X4 zmm1 {k1}{z}, zmm2, ymm3/m256, imm8</code>\n<code>VINSERTPS xmm1, xmm2, xmm3/m32, imm8</code>\n<code>VMAXPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VMAXPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VMAXPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}</code>\n<code>VMAXPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VMAXPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VMAXPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{sae}</code>\n<code>VMAXPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VMAXPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VMAXPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}</code>\n<code>VMAXSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>\n<code>VMAXSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>\n<code>VMAXSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VMINPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VMINPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VMINPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}</code>\n<code>VMINPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VMINPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VMINPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{sae}</code>\n<code>VMINPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VMINPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VMINPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}</code>\n<code>VMINSD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>\n<code>VMINSH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}</code>\n<code>VMINSS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VMOVAPD xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVAPD xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVAPD ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVAPD ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVAPD zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVAPD zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVAPS xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVAPS xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVAPS ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVAPS ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVAPS zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVAPS zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVD r/m32, xmm1</code>\n<code>VMOVD xmm1, r/m32</code>\n<code>VMOVDDUP xmm1 {k1}{z}, xmm2/m64</code>\n<code>VMOVDDUP ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDDUP zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQA32 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQA32 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQA32 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQA32 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQA32 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQA32 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVDQA64 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQA64 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQA64 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQA64 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQA64 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQA64 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVDQU16 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQU16 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQU16 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQU16 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQU16 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQU16 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVDQU32 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQU32 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQU32 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQU32 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQU32 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQU32 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVDQU64 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQU64 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQU64 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQU64 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQU64 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQU64 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVDQU8 xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVDQU8 xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVDQU8 ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVDQU8 ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVDQU8 zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVDQU8 zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVHLPS xmm1, xmm2, xmm3</code>\n<code>VMOVHPD m64, xmm1</code>\n<code>VMOVHPD xmm2, xmm1, m64</code>\n<code>VMOVHPS m64, xmm1</code>\n<code>VMOVHPS xmm2, xmm1, m64</code>\n<code>VMOVLHPS xmm1, xmm2, xmm3</code>\n<code>VMOVLPD m64, xmm1</code>\n<code>VMOVLPD xmm2, xmm1, m64</code>\n<code>VMOVLPS m64, xmm1</code>\n<code>VMOVLPS xmm2, xmm1, m64</code>\n<code>VMOVNTDQ m128, xmm1</code>\n<code>VMOVNTDQ m256, ymm1</code>\n<code>VMOVNTDQ m512, zmm1</code>\n<code>VMOVNTDQA xmm1, m128</code>\n<code>VMOVNTDQA ymm1, m256</code>\n<code>VMOVNTDQA zmm1, m512</code>\n<code>VMOVNTPD m128, xmm1</code>\n<code>VMOVNTPD m256, ymm1</code>\n<code>VMOVNTPD m512, zmm1</code>\n<code>VMOVNTPS m128, xmm1</code>\n<code>VMOVNTPS m256, ymm1</code>\n<code>VMOVNTPS m512, zmm1</code>\n<code>VMOVQ r/m64, xmm1</code>\n<code>VMOVQ xmm1, r/m64</code>\n<code>VMOVQ xmm1, xmm2/m64</code>\n<code>VMOVQ xmm1/m64, xmm2</code>\n<code>VMOVSD m64 {k1}, xmm1</code>\n<code>VMOVSD xmm1 {k1}{z}, m64</code>\n<code>VMOVSD xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVSD xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVSH m16 {k1}, xmm1</code>\n<code>VMOVSH xmm1 {k1}{z}, m16</code>\n<code>VMOVSH xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVSH xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVSHDUP xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVSHDUP ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVSHDUP zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVSLDUP xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVSLDUP ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVSLDUP zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVSS m32 {k1}, xmm1</code>\n<code>VMOVSS xmm1 {k1}{z}, m32</code>\n<code>VMOVSS xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVSS xmm1 {k1}{z}, xmm2, xmm3</code>\n<code>VMOVUPD xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVUPD xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVUPD ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVUPD ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVUPD zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVUPD zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVUPS xmm1 {k1}{z}, xmm2/m128</code>\n<code>VMOVUPS xmm2/m128 {k1}{z}, xmm1</code>\n<code>VMOVUPS ymm1 {k1}{z}, ymm2/m256</code>\n<code>VMOVUPS ymm2/m256 {k1}{z}, ymm1</code>\n<code>VMOVUPS zmm1 {k1}{z}, zmm2/m512</code>\n<code>VMOVUPS zmm2/m512 {k1}{z}, zmm1</code>\n<code>VMOVW r32/m16, xmm1</code>\n<code>VMOVW r64/m16, xmm1</code>\n<code>VMOVW xmm1, r32/m16</code>\n<code>VMOVW xmm1, r64/m16</code>\n<code>VMULPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VMULPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VMULPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VMULPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VMULPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VMULPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VMULPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VMULPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VMULPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VMULSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VMULSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VMULSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VORPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VORPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VORPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VORPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VORPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VORPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VP2INTERSECTD k1+1, xmm2, xmm3/m128/m32bcst</code>\n<code>VP2INTERSECTD k1+1, ymm2, ymm3/m256/m32bcst</code>\n<code>VP2INTERSECTD k1+1, zmm2, zmm3/m512/m32bcst</code>\n<code>VP2INTERSECTQ k1+1, xmm2, xmm3/m128/m64bcst</code>\n<code>VP2INTERSECTQ k1+1, ymm2, ymm3/m256/m64bcst</code>\n<code>VP2INTERSECTQ k1+1, zmm2, zmm3/m512/m64bcst</code>\n<code>VP4DPWSSD zmm1 {k1}{z}, zmm2+3, m128</code>\n<code>VP4DPWSSDS zmm1 {k1}{z}, zmm2+3, m128</code>\n<code>VPABSB xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPABSB ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPABSB zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPABSD xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VPABSD ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VPABSD zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VPABSQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VPABSQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VPABSQ zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VPABSW xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPABSW ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPABSW zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPACKSSDW xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPACKSSDW ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPACKSSDW zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPACKSSWB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPACKSSWB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPACKSSWB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPACKUSDW xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPACKUSDW ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPACKUSDW zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPACKUSWB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPACKUSWB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPACKUSWB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPADDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPADDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPADDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPADDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPADDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPADDSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDUSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDUSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDUSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDUSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDUSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDUSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPADDW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPADDW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPADDW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPALIGNR xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>\n<code>VPALIGNR ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>\n<code>VPALIGNR zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>\n<code>VPANDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPANDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPANDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPANDND xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPANDND ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPANDND zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPANDNQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPANDNQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPANDNQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPANDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPANDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPANDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPAVGB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPAVGB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPAVGB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPAVGW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPAVGW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPAVGW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPBLENDMB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPBLENDMB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPBLENDMB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPBLENDMD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPBLENDMD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPBLENDMD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPBLENDMQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPBLENDMQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPBLENDMQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPBLENDMW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPBLENDMW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPBLENDMW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPBROADCASTB xmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTB xmm1 {k1}{z}, xmm2/m8</code>\n<code>VPBROADCASTB ymm1 {k1}{z}, r32</code>\n<code>VPBROADCASTB ymm1 {k1}{z}, xmm2/m8</code>\n<code>VPBROADCASTB zmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTB zmm1 {k1}{z}, xmm2/m8</code>\n<code>VPBROADCASTD xmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTD xmm1 {k1}{z}, xmm2/m32</code>\n<code>VPBROADCASTD ymm1 {k1}{z}, r32</code>\n<code>VPBROADCASTD ymm1 {k1}{z}, xmm2/m32</code>\n<code>VPBROADCASTD zmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTD zmm1 {k1}{z}, xmm2/m32</code>\n<code>VPBROADCASTMB2Q xmm1, k1</code>\n<code>VPBROADCASTMB2Q ymm1, k1</code>\n<code>VPBROADCASTMB2Q zmm1, k1</code>\n<code>VPBROADCASTMW2D xmm1, k1</code>\n<code>VPBROADCASTMW2D ymm1, k1</code>\n<code>VPBROADCASTMW2D zmm1, k1</code>\n<code>VPBROADCASTQ xmm1 {k1}{z}, r64</code>\n<code>VPBROADCASTQ xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPBROADCASTQ ymm1 {k1}{z}, r64</code>\n<code>VPBROADCASTQ ymm1 {k1}{z}, xmm2/m64</code>\n<code>VPBROADCASTQ zmm1 {k1}{z}, r64</code>\n<code>VPBROADCASTQ zmm1 {k1}{z}, xmm2/m64</code>\n<code>VPBROADCASTW xmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTW xmm1 {k1}{z}, xmm2/m16</code>\n<code>VPBROADCASTW ymm1 {k1}{z}, r32</code>\n<code>VPBROADCASTW ymm1 {k1}{z}, xmm2/m16</code>\n<code>VPBROADCASTW zmm1 {k1}{z}, r32</code>\n<code>VPBROADCASTW zmm1 {k1}{z}, xmm2/m16</code>\n<code>VPCLMULQDQ xmm1, xmm2, xmm3/m128, imm8</code>\n<code>VPCLMULQDQ ymm1, ymm2, ymm3/m256, imm8</code>\n<code>VPCLMULQDQ zmm1, zmm2, zmm3/m512, imm8</code>\n<code>VPCMPB k1 {k2}, xmm2, xmm3/m128, imm8</code>\n<code>VPCMPB k1 {k2}, ymm2, ymm3/m256, imm8</code>\n<code>VPCMPB k1 {k2}, zmm2, zmm3/m512, imm8</code>\n<code>VPCMPD k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VPCMPD k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VPCMPD k1 {k2}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VPCMPEQB k1 {k2}, xmm2, xmm3/m128</code>\n<code>VPCMPEQB k1 {k2}, ymm2, ymm3/m256</code>\n<code>VPCMPEQB k1 {k2}, zmm2, zmm3/m512</code>\n<code>VPCMPEQD k1 {k2}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPCMPEQD k1 {k2}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPCMPEQD k1 {k2}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPCMPEQQ k1 {k2}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPCMPEQQ k1 {k2}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPCMPEQQ k1 {k2}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPCMPEQW k1 {k2}, xmm2, xmm3/m128</code>\n<code>VPCMPEQW k1 {k2}, ymm2, ymm3/m256</code>\n<code>VPCMPEQW k1 {k2}, zmm2, zmm3/m512</code>\n<code>VPCMPGTB k1 {k2}, xmm2, xmm3/m128</code>\n<code>VPCMPGTB k1 {k2}, ymm2, ymm3/m256</code>\n<code>VPCMPGTB k1 {k2}, zmm2, zmm3/m512</code>\n<code>VPCMPGTD k1 {k2}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPCMPGTD k1 {k2}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPCMPGTD k1 {k2}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPCMPGTQ k1 {k2}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPCMPGTQ k1 {k2}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPCMPGTQ k1 {k2}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPCMPGTW k1 {k2}, xmm2, xmm3/m128</code>\n<code>VPCMPGTW k1 {k2}, ymm2, ymm3/m256</code>\n<code>VPCMPGTW k1 {k2}, zmm2, zmm3/m512</code>\n<code>VPCMPQ k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VPCMPQ k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VPCMPQ k1 {k2}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VPCMPUB k1 {k2}, xmm2, xmm3/m128, imm8</code>\n<code>VPCMPUB k1 {k2}, ymm2, ymm3/m256, imm8</code>\n<code>VPCMPUB k1 {k2}, zmm2, zmm3/m512, imm8</code>\n<code>VPCMPUD k1 {k2}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VPCMPUD k1 {k2}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VPCMPUD k1 {k2}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VPCMPUQ k1 {k2}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VPCMPUQ k1 {k2}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VPCMPUQ k1 {k2}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VPCMPUW k1 {k2}, xmm2, xmm3/m128, imm8</code>\n<code>VPCMPUW k1 {k2}, ymm2, ymm3/m256, imm8</code>\n<code>VPCMPUW k1 {k2}, zmm2, zmm3/m512, imm8</code>\n<code>VPCMPW k1 {k2}, xmm2, xmm3/m128, imm8</code>\n<code>VPCMPW k1 {k2}, ymm2, ymm3/m256, imm8</code>\n<code>VPCMPW k1 {k2}, zmm2, zmm3/m512, imm8</code>\n<code>VPCOMPRESSB xmm1/m128 {k1}{z}, xmm2</code>\n<code>VPCOMPRESSB ymm1/m256 {k1}{z}, ymm2</code>\n<code>VPCOMPRESSB zmm1/m512 {k1}{z}, zmm2</code>\n<code>VPCOMPRESSD xmm1/m128 {k1}{z}, xmm2</code>\n<code>VPCOMPRESSD ymm1/m256 {k1}{z}, ymm2</code>\n<code>VPCOMPRESSD zmm1/m512 {k1}{z}, zmm2</code>\n<code>VPCOMPRESSQ xmm1/m128 {k1}{z}, xmm2</code>\n<code>VPCOMPRESSQ ymm1/m256 {k1}{z}, ymm2</code>\n<code>VPCOMPRESSQ zmm1/m512 {k1}{z}, zmm2</code>\n<code>VPCOMPRESSW xmm1/m128 {k1}{z}, xmm2</code>\n<code>VPCOMPRESSW ymm1/m256 {k1}{z}, ymm2</code>\n<code>VPCOMPRESSW zmm1/m512 {k1}{z}, zmm2</code>\n<code>VPCONFLICTD xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VPCONFLICTD ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VPCONFLICTD zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VPCONFLICTQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VPCONFLICTQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VPCONFLICTQ zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VPDPBUSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPDPBUSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPDPBUSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPDPBUSDS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPDPBUSDS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPDPBUSDS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPDPWSSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPDPWSSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPDPWSSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPDPWSSDS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPDPWSSDS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPDPWSSDS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPERMD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMI2B xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMI2B ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMI2B zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPERMI2D xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPERMI2D ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMI2D zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMI2PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPERMI2PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMI2PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMI2PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPERMI2PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMI2PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMI2Q xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPERMI2Q ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMI2Q zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMI2W xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMI2W ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMI2W zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPERMILPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPERMILPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPERMILPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMILPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPERMILPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMILPD zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPERMILPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPERMILPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPERMILPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMILPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPERMILPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMILPS zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPERMPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPERMPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMPD zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPERMPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPERMQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPERMT2B xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMT2B ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMT2B zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPERMT2D xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPERMT2D ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMT2D zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMT2PD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPERMT2PD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMT2PD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMT2PS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPERMT2PS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPERMT2PS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPERMT2Q xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPERMT2Q ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPERMT2Q zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPERMT2W xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMT2W ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMT2W zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPERMW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPERMW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPERMW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPEXPANDB xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPEXPANDB ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPEXPANDB zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPEXPANDD xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPEXPANDD ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPEXPANDD zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPEXPANDQ xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPEXPANDQ ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPEXPANDQ zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPEXPANDW xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPEXPANDW ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPEXPANDW zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPEXTRB r32/m8, xmm2, imm8</code>\n<code>VPEXTRB r64/m8, xmm2, imm8</code>\n<code>VPEXTRD r/m32, xmm2, imm8</code>\n<code>VPEXTRQ r/m64, xmm2, imm8</code>\n<code>VPEXTRW r32, xmm1, imm8</code>\n<code>VPEXTRW r32/m16, xmm2, imm8</code>\n<code>VPEXTRW r64, xmm1, imm8</code>\n<code>VPEXTRW r64/m16, xmm2, imm8</code>\n<code>VPGATHERDD xmm1 {k1}, vm32x</code>\n<code>VPGATHERDD ymm1 {k1}, vm32y</code>\n<code>VPGATHERDD zmm1 {k1}, vm32z</code>\n<code>VPGATHERDQ xmm1 {k1}, vm32x</code>\n<code>VPGATHERDQ ymm1 {k1}, vm32x</code>\n<code>VPGATHERDQ zmm1 {k1}, vm32y</code>\n<code>VPGATHERQD xmm1 {k1}, vm64x</code>\n<code>VPGATHERQD xmm1 {k1}, vm64y</code>\n<code>VPGATHERQD ymm1 {k1}, vm64z</code>\n<code>VPGATHERQQ xmm1 {k1}, vm64x</code>\n<code>VPGATHERQQ ymm1 {k1}, vm64y</code>\n<code>VPGATHERQQ zmm1 {k1}, vm64z</code>\n<code>VPINSRB xmm1, xmm2, r32/m8, imm8</code>\n<code>VPINSRB xmm1, xmm2, r64/m8, imm8</code>\n<code>VPINSRD xmm1, xmm2, r/m32, imm8</code>\n<code>VPINSRQ xmm1, xmm2, r/m64, imm8</code>\n<code>VPINSRW xmm1, xmm2, r32/m16, imm8</code>\n<code>VPINSRW xmm1, xmm2, r64/m16, imm8</code>\n<code>VPLZCNTD xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VPLZCNTD ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VPLZCNTD zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VPLZCNTQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VPLZCNTQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VPLZCNTQ zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VPMADD52HUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMADD52HUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMADD52HUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMADD52LUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMADD52LUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMADD52LUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMADDUBSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMADDUBSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMADDUBSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMADDWD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMADDWD ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMADDWD zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMAXSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMAXSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMAXSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMAXSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPMAXSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPMAXSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPMAXSQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMAXSQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMAXSQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMAXSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMAXSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMAXSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMAXUB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMAXUB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMAXUB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMAXUD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPMAXUD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPMAXUD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPMAXUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMAXUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMAXUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMAXUW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMAXUW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMAXUW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMINSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMINSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMINSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMINSD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPMINSD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPMINSD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPMINSQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMINSQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMINSQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMINSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMINSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMINSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMINUB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMINUB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMINUB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMINUD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPMINUD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPMINUD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPMINUQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMINUQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMINUQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMINUW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMINUW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMINUW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMOVB2M k1, xmm1</code>\n<code>VPMOVB2M k1, ymm1</code>\n<code>VPMOVB2M k1, zmm1</code>\n<code>VPMOVD2M k1, xmm1</code>\n<code>VPMOVD2M k1, ymm1</code>\n<code>VPMOVD2M k1, zmm1</code>\n<code>VPMOVDB xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVDB xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVDB xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVDW xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVDW xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVDW ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVM2B xmm1, k1</code>\n<code>VPMOVM2B ymm1, k1</code>\n<code>VPMOVM2B zmm1, k1</code>\n<code>VPMOVM2D xmm1, k1</code>\n<code>VPMOVM2D ymm1, k1</code>\n<code>VPMOVM2D zmm1, k1</code>\n<code>VPMOVM2Q xmm1, k1</code>\n<code>VPMOVM2Q ymm1, k1</code>\n<code>VPMOVM2Q zmm1, k1</code>\n<code>VPMOVM2W xmm1, k1</code>\n<code>VPMOVM2W ymm1, k1</code>\n<code>VPMOVM2W zmm1, k1</code>\n<code>VPMOVQ2M k1, xmm1</code>\n<code>VPMOVQ2M k1, ymm1</code>\n<code>VPMOVQ2M k1, zmm1</code>\n<code>VPMOVQB xmm1/m16 {k1}{z}, xmm2</code>\n<code>VPMOVQB xmm1/m32 {k1}{z}, ymm2</code>\n<code>VPMOVQB xmm1/m64 {k1}{z}, zmm2</code>\n<code>VPMOVQD xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVQD xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVQD ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVQW xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVQW xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVQW xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVSDB xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVSDB xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVSDB xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVSDW xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVSDW xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVSDW ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVSQB xmm1/m16 {k1}{z}, xmm2</code>\n<code>VPMOVSQB xmm1/m32 {k1}{z}, ymm2</code>\n<code>VPMOVSQB xmm1/m64 {k1}{z}, zmm2</code>\n<code>VPMOVSQD xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVSQD xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVSQD ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVSQW xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVSQW xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVSQW xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVSWB xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVSWB xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVSWB ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVSXBD xmm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVSXBD ymm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXBD zmm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVSXBQ xmm1 {k1}{z}, xmm2/m16</code>\n<code>VPMOVSXBQ ymm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVSXBQ zmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXBW xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXBW ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVSXBW zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVSXDQ xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXDQ ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVSXDQ zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVSXWD xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXWD ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVSXWD zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVSXWQ xmm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVSXWQ ymm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVSXWQ zmm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVUSDB xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVUSDB xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVUSDB xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVUSDW xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVUSDW xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVUSDW ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVUSQB xmm1/m16 {k1}{z}, xmm2</code>\n<code>VPMOVUSQB xmm1/m32 {k1}{z}, ymm2</code>\n<code>VPMOVUSQB xmm1/m64 {k1}{z}, zmm2</code>\n<code>VPMOVUSQD xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVUSQD xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVUSQD ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVUSQW xmm1/m128 {k1}{z}, zmm2</code>\n<code>VPMOVUSQW xmm1/m32 {k1}{z}, xmm2</code>\n<code>VPMOVUSQW xmm1/m64 {k1}{z}, ymm2</code>\n<code>VPMOVUSWB xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVUSWB xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVUSWB ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVW2M k1, xmm1</code>\n<code>VPMOVW2M k1, ymm1</code>\n<code>VPMOVW2M k1, zmm1</code>\n<code>VPMOVWB xmm1/m128 {k1}{z}, ymm2</code>\n<code>VPMOVWB xmm1/m64 {k1}{z}, xmm2</code>\n<code>VPMOVWB ymm1/m256 {k1}{z}, zmm2</code>\n<code>VPMOVZXBD xmm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVZXBD ymm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXBD zmm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVZXBQ xmm1 {k1}{z}, xmm2/m16</code>\n<code>VPMOVZXBQ ymm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVZXBQ zmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXBW xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXBW ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVZXBW zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVZXDQ xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXDQ ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVZXDQ zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVZXWD xmm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXWD ymm1 {k1}{z}, xmm2/m128</code>\n<code>VPMOVZXWD zmm1 {k1}{z}, ymm2/m256</code>\n<code>VPMOVZXWQ xmm1 {k1}{z}, xmm2/m32</code>\n<code>VPMOVZXWQ ymm1 {k1}{z}, xmm2/m64</code>\n<code>VPMOVZXWQ zmm1 {k1}{z}, xmm2/m128</code>\n<code>VPMULDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMULDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMULDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMULHRSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMULHRSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMULHRSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMULHUW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMULHUW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMULHUW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMULHW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMULHW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMULHW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMULLD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPMULLD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPMULLD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPMULLQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMULLQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMULLQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMULLW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPMULLW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPMULLW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPMULTISHIFTQB xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMULTISHIFTQB ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMULTISHIFTQB zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPMULUDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPMULUDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPMULUDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPOPCNTB xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPOPCNTB ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPOPCNTB zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPOPCNTD xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VPOPCNTD ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VPOPCNTD zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VPOPCNTQ xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VPOPCNTQ ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VPOPCNTQ zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VPOPCNTW xmm1 {k1}{z}, xmm2/m128</code>\n<code>VPOPCNTW ymm1 {k1}{z}, ymm2/m256</code>\n<code>VPOPCNTW zmm1 {k1}{z}, zmm2/m512</code>\n<code>VPORD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPORD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPORD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPORQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPORQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPORQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPROLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPROLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPROLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPROLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPROLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPROLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPROLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPROLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPROLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPROLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPROLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPROLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPRORD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPRORD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPRORD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPRORQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPRORQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPRORQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPRORVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPRORVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPRORVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPRORVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPRORVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPRORVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSADBW xmm1, xmm2, xmm3/m128</code>\n<code>VPSADBW ymm1, ymm2, ymm3/m256</code>\n<code>VPSADBW zmm1, zmm2, zmm3/m512</code>\n<code>VPSCATTERDD vm32x {k1}, xmm1</code>\n<code>VPSCATTERDD vm32y {k1}, ymm1</code>\n<code>VPSCATTERDD vm32z {k1}, zmm1</code>\n<code>VPSCATTERDQ vm32x {k1}, xmm1</code>\n<code>VPSCATTERDQ vm32x {k1}, ymm1</code>\n<code>VPSCATTERDQ vm32y {k1}, zmm1</code>\n<code>VPSCATTERQD vm64x {k1}, xmm1</code>\n<code>VPSCATTERQD vm64y {k1}, xmm1</code>\n<code>VPSCATTERQD vm64z {k1}, ymm1</code>\n<code>VPSCATTERQQ vm64x {k1}, xmm1</code>\n<code>VPSCATTERQQ vm64y {k1}, ymm1</code>\n<code>VPSCATTERQQ vm64z {k1}, zmm1</code>\n<code>VPSHLDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VPSHLDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VPSHLDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VPSHLDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VPSHLDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VPSHLDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VPSHLDVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSHLDVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSHLDVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSHLDVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSHLDVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSHLDVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSHLDVW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSHLDVW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSHLDVW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSHLDW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>\n<code>VPSHLDW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>\n<code>VPSHLDW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>\n<code>VPSHRDD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VPSHRDD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VPSHRDD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VPSHRDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VPSHRDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VPSHRDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VPSHRDVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSHRDVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSHRDVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSHRDVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSHRDVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSHRDVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSHRDVW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSHRDVW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSHRDVW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSHRDW xmm1 {k1}{z}, xmm2, xmm3/m128, imm8</code>\n<code>VPSHRDW ymm1 {k1}{z}, ymm2, ymm3/m256, imm8</code>\n<code>VPSHRDW zmm1 {k1}{z}, zmm2, zmm3/m512, imm8</code>\n<code>VPSHUFB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSHUFB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSHUFB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSHUFBITQMB k1 {k2}, xmm2, xmm3/m128</code>\n<code>VPSHUFBITQMB k1 {k2}, ymm2, ymm3/m256</code>\n<code>VPSHUFBITQMB k1 {k2}, zmm2, zmm3/m512</code>\n<code>VPSHUFD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPSHUFD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPSHUFD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPSHUFHW xmm1 {k1}{z}, xmm2/m128, imm8</code>\n<code>VPSHUFHW ymm1 {k1}{z}, ymm2/m256, imm8</code>\n<code>VPSHUFHW zmm1 {k1}{z}, zmm2/m512, imm8</code>\n<code>VPSHUFLW xmm1 {k1}{z}, xmm2/m128, imm8</code>\n<code>VPSHUFLW ymm1 {k1}{z}, ymm2/m256, imm8</code>\n<code>VPSHUFLW zmm1 {k1}{z}, zmm2/m512, imm8</code>\n<code>VPSLLD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSLLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPSLLD ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSLLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPSLLD zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSLLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPSLLDQ xmm1, xmm2/m128, imm8</code>\n<code>VPSLLDQ ymm1, ymm2/m256, imm8</code>\n<code>VPSLLDQ zmm1, zmm2/m512, imm8</code>\n<code>VPSLLQ xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSLLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPSLLQ ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSLLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPSLLQ zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSLLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPSLLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSLLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSLLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSLLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSLLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSLLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSLLVW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSLLVW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSLLVW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSLLW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSLLW xmm1 {k1}{z}, xmm2/m128, imm8</code>\n<code>VPSLLW ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSLLW ymm1 {k1}{z}, ymm2/m256, imm8</code>\n<code>VPSLLW zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSLLW zmm1 {k1}{z}, zmm2/m512, imm8</code>\n<code>VPSRAD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRAD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPSRAD ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRAD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPSRAD zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRAD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPSRAQ xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRAQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPSRAQ ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRAQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPSRAQ zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRAQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPSRAVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSRAVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSRAVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSRAVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSRAVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSRAVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSRAVW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRAVW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSRAVW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSRAW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRAW xmm1 {k1}{z}, xmm2/m128, imm8</code>\n<code>VPSRAW ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRAW ymm1 {k1}{z}, ymm2/m256, imm8</code>\n<code>VPSRAW zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRAW zmm1 {k1}{z}, zmm2/m512, imm8</code>\n<code>VPSRLD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRLD xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VPSRLD ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRLD ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VPSRLD zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRLD zmm1 {k1}{z}, zmm2/m512/m32bcst, imm8</code>\n<code>VPSRLDQ xmm1, xmm2/m128, imm8</code>\n<code>VPSRLDQ ymm1, ymm2/m256, imm8</code>\n<code>VPSRLDQ zmm1, zmm2/m512, imm8</code>\n<code>VPSRLQ xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRLQ xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VPSRLQ ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRLQ ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VPSRLQ zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRLQ zmm1 {k1}{z}, zmm2/m512/m64bcst, imm8</code>\n<code>VPSRLVD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSRLVD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSRLVD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSRLVQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSRLVQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSRLVQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSRLVW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRLVW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSRLVW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSRLW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSRLW xmm1 {k1}{z}, xmm2/m128, imm8</code>\n<code>VPSRLW ymm1 {k1}{z}, ymm2, xmm3/m128</code>\n<code>VPSRLW ymm1 {k1}{z}, ymm2/m256, imm8</code>\n<code>VPSRLW zmm1 {k1}{z}, zmm2, xmm3/m128</code>\n<code>VPSRLW zmm1 {k1}{z}, zmm2/m512, imm8</code>\n<code>VPSUBB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSUBD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPSUBD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPSUBD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPSUBQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPSUBQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPSUBQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPSUBSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSUBSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSUBUSB xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBUSB ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBUSB zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSUBUSW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBUSW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBUSW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPSUBW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPSUBW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPSUBW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPTERNLOGD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VPTERNLOGD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VPTERNLOGD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VPTERNLOGQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VPTERNLOGQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VPTERNLOGQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VPTESTMB k2 {k1}, xmm2, xmm3/m128</code>\n<code>VPTESTMB k2 {k1}, ymm2, ymm3/m256</code>\n<code>VPTESTMB k2 {k1}, zmm2, zmm3/m512</code>\n<code>VPTESTMD k2 {k1}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPTESTMD k2 {k1}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPTESTMD k2 {k1}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPTESTMQ k2 {k1}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPTESTMQ k2 {k1}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPTESTMQ k2 {k1}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPTESTMW k2 {k1}, xmm2, xmm3/m128</code>\n<code>VPTESTMW k2 {k1}, ymm2, ymm3/m256</code>\n<code>VPTESTMW k2 {k1}, zmm2, zmm3/m512</code>\n<code>VPTESTNMB k2 {k1}, xmm2, xmm3/m128</code>\n<code>VPTESTNMB k2 {k1}, ymm2, ymm3/m256</code>\n<code>VPTESTNMB k2 {k1}, zmm2, zmm3/m512</code>\n<code>VPTESTNMD k2 {k1}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPTESTNMD k2 {k1}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPTESTNMD k2 {k1}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPTESTNMQ k2 {k1}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPTESTNMQ k2 {k1}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPTESTNMQ k2 {k1}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPTESTNMW k2 {k1}, xmm2, xmm3/m128</code>\n<code>VPTESTNMW k2 {k1}, ymm2, ymm3/m256</code>\n<code>VPTESTNMW k2 {k1}, zmm2, zmm3/m512</code>\n<code>VPUNPCKHBW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPUNPCKHBW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPUNPCKHBW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPUNPCKHDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPUNPCKHDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPUNPCKHDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPUNPCKHQDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPUNPCKHQDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPUNPCKHQDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPUNPCKHWD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPUNPCKHWD ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPUNPCKHWD zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPUNPCKLBW xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPUNPCKLBW ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPUNPCKLBW zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPUNPCKLDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPUNPCKLDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPUNPCKLDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPUNPCKLQDQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPUNPCKLQDQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPUNPCKLQDQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VPUNPCKLWD xmm1 {k1}{z}, xmm2, xmm3/m128</code>\n<code>VPUNPCKLWD ymm1 {k1}{z}, ymm2, ymm3/m256</code>\n<code>VPUNPCKLWD zmm1 {k1}{z}, zmm2, zmm3/m512</code>\n<code>VPXORD xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VPXORD ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VPXORD zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VPXORQ xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VPXORQ ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VPXORQ zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VRANGEPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VRANGEPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VRANGEPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{sae}, imm8</code>\n<code>VRANGEPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VRANGEPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VRANGEPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{sae}, imm8</code>\n<code>VRANGESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VRANGESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>\n<code>VRCP14PD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VRCP14PD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VRCP14PD zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VRCP14PS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VRCP14PS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VRCP14PS zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VRCP14SD xmm1 {k1}{z}, xmm2, xmm3/m64</code>\n<code>VRCP14SS xmm1 {k1}{z}, xmm2, xmm3/m32</code>\n<code>VRCP28PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VRCP28PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VRCP28SD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>\n<code>VRCP28SS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VRCPPH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VRCPPH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VRCPPH zmm1 {k1}{z}, zmm2/m512/m16bcst</code>\n<code>VRCPSH xmm1 {k1}{z}, xmm2, xmm3/m16</code>\n<code>VREDUCEPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VREDUCEPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VREDUCEPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>\n<code>VREDUCEPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>\n<code>VREDUCEPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>\n<code>VREDUCEPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>\n<code>VREDUCEPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VREDUCEPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VREDUCEPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>\n<code>VREDUCESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VREDUCESH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>\n<code>VREDUCESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>\n<code>VRNDSCALEPD xmm1 {k1}{z}, xmm2/m128/m64bcst, imm8</code>\n<code>VRNDSCALEPD ymm1 {k1}{z}, ymm2/m256/m64bcst, imm8</code>\n<code>VRNDSCALEPD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}, imm8</code>\n<code>VRNDSCALEPH xmm1 {k1}{z}, xmm2/m128/m16bcst, imm8</code>\n<code>VRNDSCALEPH ymm1 {k1}{z}, ymm2/m256/m16bcst, imm8</code>\n<code>VRNDSCALEPH zmm1 {k1}{z}, zmm2/m512/m16bcst{sae}, imm8</code>\n<code>VRNDSCALEPS xmm1 {k1}{z}, xmm2/m128/m32bcst, imm8</code>\n<code>VRNDSCALEPS ymm1 {k1}{z}, ymm2/m256/m32bcst, imm8</code>\n<code>VRNDSCALEPS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}, imm8</code>\n<code>VRNDSCALESD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}, imm8</code>\n<code>VRNDSCALESH xmm1 {k1}{z}, xmm2, xmm3/m16{sae}, imm8</code>\n<code>VRNDSCALESS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}, imm8</code>\n<code>VRSQRT14PD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VRSQRT14PD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VRSQRT14PD zmm1 {k1}{z}, zmm2/m512/m64bcst</code>\n<code>VRSQRT14PS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VRSQRT14PS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VRSQRT14PS zmm1 {k1}{z}, zmm2/m512/m32bcst</code>\n<code>VRSQRT14SD xmm1 {k1}{z}, xmm2, xmm3/m64</code>\n<code>VRSQRT14SS xmm1 {k1}{z}, xmm2, xmm3/m32</code>\n<code>VRSQRT28PD zmm1 {k1}{z}, zmm2/m512/m64bcst{sae}</code>\n<code>VRSQRT28PS zmm1 {k1}{z}, zmm2/m512/m32bcst{sae}</code>\n<code>VRSQRT28SD xmm1 {k1}{z}, xmm2, xmm3/m64{sae}</code>\n<code>VRSQRT28SS xmm1 {k1}{z}, xmm2, xmm3/m32{sae}</code>\n<code>VRSQRTPH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VRSQRTPH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VRSQRTPH zmm1 {k1}{z}, zmm2/m512/m16bcst</code>\n<code>VRSQRTSH xmm1 {k1}{z}, xmm2, xmm3/m16</code>\n<code>VSCALEFPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VSCALEFPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VSCALEFPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VSCALEFPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VSCALEFPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VSCALEFPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VSCALEFPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VSCALEFPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VSCALEFPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VSCALEFSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VSCALEFSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VSCALEFSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VSCATTERDPD vm32x {k1}, xmm1</code>\n<code>VSCATTERDPD vm32x {k1}, ymm1</code>\n<code>VSCATTERDPD vm32y {k1}, zmm1</code>\n<code>VSCATTERDPS vm32x {k1}, xmm1</code>\n<code>VSCATTERDPS vm32y {k1}, ymm1</code>\n<code>VSCATTERDPS vm32z {k1}, zmm1</code>\n<code>VSCATTERPF0DPD vm32y {k1}</code>\n<code>VSCATTERPF0DPS vm32z {k1}</code>\n<code>VSCATTERPF0QPD vm64z {k1}</code>\n<code>VSCATTERPF0QPS vm64z {k1}</code>\n<code>VSCATTERPF1DPD vm32y {k1}</code>\n<code>VSCATTERPF1DPS vm32z {k1}</code>\n<code>VSCATTERPF1QPD vm64z {k1}</code>\n<code>VSCATTERPF1QPS vm64z {k1}</code>\n<code>VSCATTERQPD vm64x {k1}, xmm1</code>\n<code>VSCATTERQPD vm64y {k1}, ymm1</code>\n<code>VSCATTERQPD vm64z {k1}, zmm1</code>\n<code>VSCATTERQPS vm64x {k1}, xmm1</code>\n<code>VSCATTERQPS vm64y {k1}, xmm1</code>\n<code>VSCATTERQPS vm64z {k1}, ymm1</code>\n<code>VSHUFF32X4 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VSHUFF32X4 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VSHUFF64X2 ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VSHUFF64X2 zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VSHUFI32X4 ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VSHUFI32X4 zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VSHUFI64X2 ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VSHUFI64X2 zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VSHUFPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst, imm8</code>\n<code>VSHUFPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst, imm8</code>\n<code>VSHUFPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst, imm8</code>\n<code>VSHUFPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst, imm8</code>\n<code>VSHUFPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst, imm8</code>\n<code>VSHUFPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst, imm8</code>\n<code>VSQRTPD xmm1 {k1}{z}, xmm2/m128/m64bcst</code>\n<code>VSQRTPD ymm1 {k1}{z}, ymm2/m256/m64bcst</code>\n<code>VSQRTPD zmm1 {k1}{z}, zmm2/m512/m64bcst{er}</code>\n<code>VSQRTPH xmm1 {k1}{z}, xmm2/m128/m16bcst</code>\n<code>VSQRTPH ymm1 {k1}{z}, ymm2/m256/m16bcst</code>\n<code>VSQRTPH zmm1 {k1}{z}, zmm2/m512/m16bcst{er}</code>\n<code>VSQRTPS xmm1 {k1}{z}, xmm2/m128/m32bcst</code>\n<code>VSQRTPS ymm1 {k1}{z}, ymm2/m256/m32bcst</code>\n<code>VSQRTPS zmm1 {k1}{z}, zmm2/m512/m32bcst{er}</code>\n<code>VSQRTSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VSQRTSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VSQRTSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VSUBPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VSUBPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VSUBPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst{er}</code>\n<code>VSUBPH xmm1 {k1}{z}, xmm2, xmm3/m128/m16bcst</code>\n<code>VSUBPH ymm1 {k1}{z}, ymm2, ymm3/m256/m16bcst</code>\n<code>VSUBPH zmm1 {k1}{z}, zmm2, zmm3/m512/m16bcst{er}</code>\n<code>VSUBPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VSUBPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VSUBPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst{er}</code>\n<code>VSUBSD xmm1 {k1}{z}, xmm2, xmm3/m64{er}</code>\n<code>VSUBSH xmm1 {k1}{z}, xmm2, xmm3/m16{er}</code>\n<code>VSUBSS xmm1 {k1}{z}, xmm2, xmm3/m32{er}</code>\n<code>VUCOMISD xmm1, xmm2/m64{sae}</code>\n<code>VUCOMISH xmm1, xmm2/m16{sae}</code>\n<code>VUCOMISS xmm1, xmm2/m32{sae}</code>\n<code>VUNPCKHPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VUNPCKHPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VUNPCKHPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VUNPCKHPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VUNPCKHPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VUNPCKHPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VUNPCKLPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VUNPCKLPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VUNPCKLPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VUNPCKLPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VUNPCKLPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VUNPCKLPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>VXORPD xmm1 {k1}{z}, xmm2, xmm3/m128/m64bcst</code>\n<code>VXORPD ymm1 {k1}{z}, ymm2, ymm3/m256/m64bcst</code>\n<code>VXORPD zmm1 {k1}{z}, zmm2, zmm3/m512/m64bcst</code>\n<code>VXORPS xmm1 {k1}{z}, xmm2, xmm3/m128/m32bcst</code>\n<code>VXORPS ymm1 {k1}{z}, ymm2, ymm3/m256/m32bcst</code>\n<code>VXORPS zmm1 {k1}{z}, zmm2, zmm3/m512/m32bcst</code>\n<code>EMMS</code>\n<code>ENCLS</code>\n<code>ENCLU</code>\n<code>ENCLV</code>\n<code>ENCODEKEY128 r32, r32, &lt;XMM0-2&gt;, &lt;XMM4-6&gt;</code>\n<code>ENCODEKEY256 r32, r32, &lt;XMM0-6&gt;</code>\nInstruction encoding\n<code>ENDBR32</code>\n<code>ENDBR64</code>\n<code>ENQCMD r16, m512</code>\n<code>ENQCMD r32, m512</code>\n<code>ENQCMD r64, m512</code>\n<code>ENQCMDS r16, m512</code>\n<code>ENQCMDS r32, m512</code>\n<code>ENQCMDS r64, m512</code>\n<code>ENTER imm16, imm8</code>\n<code>ENTER imm16, imm8</code>\n<code>ENTER imm16, imm8</code>\n<code>ERETS</code>\n<code>ERETU</code>\nMVEX eviction hint: <code>{eh}</code>\n<code>EXTRACTPS r64/m32, xmm1, imm8</code>\n<code>EXTRACTPS r/m32, xmm1, imm8</code>\n<code>EXTRQ xmm1, imm8, imm8</code>\n<code>EXTRQ xmm1, xmm2</code>\n<code>F2XM1</code>\nDecode opcodes <code>0F0D</code> and <code>0F18-0F1F</code> as reserved-nop …\n<code>FABS</code>\n<code>FADD m32fp</code>\n<code>FADD m64fp</code>\n<code>FADD ST(0), ST(i)</code>\n<code>FADD ST(i), ST(0)</code>\n<code>FADDP ST(i), ST(0)</code>\nFar 16-bit branch. This operand kind uses …\nFar 32-bit branch. This operand kind uses …\n<code>FBLD m80bcd</code>\n<code>FBSTP m80bcd</code>\n<code>FCHS</code>\n<code>FCLEX</code>\n<code>FCMOVB ST(0), ST(i)</code>\n<code>FCMOVBE ST(0), ST(i)</code>\n<code>FCMOVE ST(0), ST(i)</code>\n<code>FCMOVNB ST(0), ST(i)</code>\n<code>FCMOVNBE ST(0), ST(i)</code>\n<code>FCMOVNE ST(0), ST(i)</code>\n<code>FCMOVNU ST(0), ST(i)</code>\n<code>FCMOVU ST(0), ST(i)</code>\n<code>FCOM m32fp</code>\n<code>FCOM m64fp</code>\n<code>FCOM ST(i)</code>\n<code>FCOM ST(i)</code>\n<code>FCOMI ST, ST(i)</code>\n<code>FCOMIP ST, ST(i)</code>\n<code>FCOMP m32fp</code>\n<code>FCOMP m64fp</code>\n<code>FCOMP ST(i)</code>\n<code>FCOMP ST(i)</code>\n<code>FCOMP ST(i)</code>\n<code>FCOMPP</code>\n<code>FCOS</code>\n<code>FDECSTP</code>\n<code>FDISI</code>\n<code>FDIV m32fp</code>\n<code>FDIV m64fp</code>\n<code>FDIV ST(0), ST(i)</code>\n<code>FDIV ST(i), ST(0)</code>\n<code>FDIVP ST(i), ST(0)</code>\n<code>FDIVR m32fp</code>\n<code>FDIVR m64fp</code>\n<code>FDIVR ST(0), ST(i)</code>\n<code>FDIVR ST(i), ST(0)</code>\n<code>FDIVRP ST(i), ST(0)</code>\n<code>FEMMS</code>\n<code>FENI</code>\n<code>FFREE ST(i)</code>\n<code>FFREEP ST(i)</code>\n<code>FIADD m16int</code>\n<code>FIADD m32int</code>\n<code>FICOM m16int</code>\n<code>FICOM m32int</code>\n<code>FICOMP m16int</code>\n<code>FICOMP m32int</code>\n<code>FIDIV m16int</code>\n<code>FIDIV m32int</code>\n<code>FIDIVR m16int</code>\n<code>FIDIVR m32int</code>\n<code>FILD m16int</code>\n<code>FILD m32int</code>\n<code>FILD m64int</code>\n<code>FIMUL m16int</code>\n<code>FIMUL m32int</code>\n<code>FINCSTP</code>\n<code>FINIT</code>\n<code>FIST m16int</code>\n<code>FIST m32int</code>\n<code>FISTP m16int</code>\n<code>FISTP m32int</code>\n<code>FISTP m64int</code>\n<code>FISTTP m16int</code>\n<code>FISTTP m32int</code>\n<code>FISTTP m64int</code>\n<code>FISUB m16int</code>\n<code>FISUB m32int</code>\n<code>FISUBR m16int</code>\n<code>FISUBR m32int</code>\n<code>FLD1</code>\n<code>FLD m32fp</code>\n<code>FLD m64fp</code>\n<code>FLD m80fp</code>\n<code>FLD ST(i)</code>\n<code>FLDCW m2byte</code>\n<code>FLDENV m14byte</code>\n<code>FLDENV m28byte</code>\n<code>FLDL2E</code>\n<code>FLDL2T</code>\n<code>FLDLG2</code>\n<code>FLDLN2</code>\n<code>FLDPI</code>\n<code>FLDZ</code>\nMemory location contains a <code>f128</code>\nMemory location contains a <code>f16</code>\nMemory location contains a <code>f32</code>\nMemory location contains a <code>f64</code>\nMemory location contains a <code>f80</code>\n<code>FMUL m32fp</code>\n<code>FMUL m64fp</code>\n<code>FMUL ST(0), ST(i)</code>\n<code>FMUL ST(i), ST(0)</code>\n<code>FMULP ST(i), ST(0)</code>\n<code>FNCLEX</code>\n<code>FNDISI</code>\n<code>FNENI</code>\n<code>FNINIT</code>\n<code>FNOP</code>\n<code>FNSAVE m108byte</code>\n<code>FNSAVE m94byte</code>\n<code>FNSETPM</code>\n<code>FNSTCW m2byte</code>\n<code>FNSTDW AX</code>\n<code>FNSTENV m14byte</code>\n<code>FNSTENV m28byte</code>\n<code>FNSTSG AX</code>\n<code>FNSTSW AX</code>\n<code>FNSTSW m2byte</code>\nFormat mnemonic options\nFormats instructions\nOperand options\nFormatter options\nCan override options used by a <code>Formatter</code>\nUsed by a <code>Formatter</code> to write all text. <code>String</code> also …\nFormatter text kind\n<code>FPATAN</code>\n<code>FPREM</code>\n<code>FPREM1</code>\n<code>FPTAN</code>\nMemory location contains a 14-byte FPU environment (16-bit …\nMemory location contains a 28-byte FPU environment …\nMemory location contains a 108-byte FPU environment …\nMemory location contains a 94-byte FPU environment (16-bit …\n<code>FRICHOP</code>\n<code>FRINEAR</code>\n<code>FRINT2</code>\n<code>FRNDINT</code>\n<code>FRSTOR m108byte</code>\n<code>FRSTOR m94byte</code>\n<code>FRSTPM</code>\n<code>FSAVE m108byte</code>\n<code>FSAVE m94byte</code>\n<code>FSCALE</code>\n<code>FSETPM</code>\n<code>FSIN</code>\n<code>FSINCOS</code>\n<code>FSQRT</code>\n<code>FST m32fp</code>\n<code>FST m64fp</code>\n<code>FST ST(i)</code>\n<code>FSTCW m2byte</code>\n<code>FSTDW AX</code>\n<code>FSTENV m14byte</code>\n<code>FSTENV m28byte</code>\n<code>FSTP m32fp</code>\n<code>FSTP m64fp</code>\n<code>FSTP m80fp</code>\n<code>FSTP ST(i)</code>\n<code>FSTP ST(i)</code>\n<code>FSTP ST(i)</code>\n<code>FSTPNCE ST(i)</code>\n<code>FSTSG AX</code>\n<code>FSTSW AX</code>\n<code>FSTSW m2byte</code>\n<code>FSUB m32fp</code>\n<code>FSUB m64fp</code>\n<code>FSUB ST(0), ST(i)</code>\n<code>FSUB ST(i), ST(0)</code>\n<code>FSUBP ST(i), ST(0)</code>\n<code>FSUBR m32fp</code>\n<code>FSUBR m64fp</code>\n<code>FSUBR ST(0), ST(i)</code>\n<code>FSUBR ST(i), ST(0)</code>\n<code>FSUBRP ST(i), ST(0)</code>\n<code>FTST</code>\n<code>FTSTP</code>\n<code>FUCOM ST(i)</code>\n<code>FUCOMI ST, ST(i)</code>\n<code>FUCOMIP ST, ST(i)</code>\n<code>FUCOMP ST(i)</code>\n<code>FUCOMPP</code>\nFunction symbol\nFunction address (eg. <code>CALL XXXXXX</code>)\nMemory location contains a 16-bit limit and a 64-bit …\nMemory location contains a 16-bit limit and a 32-bit …\n<code>FXAM</code>\n<code>FXCH ST(i)</code>\n<code>FXCH ST(i)</code>\n<code>FXCH ST(i)</code>\n<code>FXRSTOR64 m512byte</code>\n<code>FXRSTOR m512byte</code>\nMemory location contains 512-bytes of <code>FXSAVE64</code>/<code>FXRSTOR64</code> …\n<code>FXSAVE64 m512byte</code>\nMemory location contains 512-bytes of <code>FXSAVE</code>/<code>FXRSTOR</code> data\n<code>FXSAVE m512byte</code>\n<code>FXTRACT</code>\n<code>FYL2X</code>\n<code>FYL2XP1</code>\nGNU assembler (AT&amp;T) formatter\n<code>GETSEC</code>\n<code>GETSECQ</code>\n<code>GF2P8AFFINEINVQB xmm1, xmm2/m128, imm8</code>\n<code>GF2P8AFFINEQB xmm1, xmm2/m128, imm8</code>\n<code>GF2P8MULB xmm1, xmm2/m128</code>\n<code>HADDPD xmm1, xmm2/m128</code>\n<code>HADDPS xmm1, xmm2/m128</code>\nHex numbers (base 16)\n<code>HLT</code>\n<code>HRESET imm8, &lt;EAX&gt;</code>\n<code>HSUBPD xmm1, xmm2/m128</code>\n<code>HSUBPS xmm1, xmm2/m128</code>\nIt’s an invalid instruction, eg. it’s a new unknown …\n<code>IBTS r/m16, r16</code>\n<code>IBTS r/m32, r32</code>\niced error\n<code>IDIV r/m16</code>\n<code>IDIV r/m32</code>\n<code>IDIV r/m64</code>\n<code>IDIV r/m8</code>\n16-bit constant. This operand kind uses …\n32-bit constant. This operand kind uses …\nA 32-bit value sign extended to 64 bits. This operand kind …\n64-bit constant. This operand kind uses …\n8-bit constant. This operand kind uses …\n8-bit constant used by the <code>ENTER</code>, <code>EXTRQ</code>, <code>INSERTQ</code> …\nAn 8-bit value sign extended to 16 bits. This operand kind …\nAn 8-bit value sign extended to 32 bits. This operand kind …\nAn 8-bit value sign extended to 64 bits. This operand kind …\n<code>IMUL r16, r/m16</code>\n<code>IMUL r16, r/m16, imm16</code>\n<code>IMUL r16, r/m16, imm8</code>\n<code>IMUL r32, r/m32</code>\n<code>IMUL r32, r/m32, imm32</code>\n<code>IMUL r32, r/m32, imm8</code>\n<code>IMUL r64, r/m64</code>\n<code>IMUL r64, r/m64, imm32</code>\n<code>IMUL r64, r/m64, imm8</code>\n<code>IMUL r/m16</code>\n<code>IMUL r/m32</code>\n<code>IMUL r/m64</code>\n<code>IMUL r/m8</code>\n<code>IN AL, DX</code>\n<code>IN AL, imm8</code>\n<code>IN AX, DX</code>\n<code>IN AX, imm8</code>\n<code>IN EAX, DX</code>\n<code>IN EAX, imm8</code>\n<code>INC r16</code>\n<code>INC r32</code>\n<code>INC r/m16</code>\n<code>INC r/m32</code>\n<code>INC r/m64</code>\n<code>INC r/m8</code>\n<code>INCSSPD r32</code>\n<code>INCSSPQ r64</code>\n<code>INSB</code>\n<code>INSD</code>\n<code>INSERTPS xmm1, xmm2/m32, imm8</code>\n<code>INSERTQ xmm1, xmm2</code>\n<code>INSERTQ xmm1, xmm2, imm8, imm8</code>\nA 16/32/64-bit x86 instruction. Created by <code>Decoder</code>, by …\n<code>INSW</code>\n<code>INT1</code>\nMemory location contains a <code>i128</code>\nMemory location contains a <code>i16</code>\nMemory location contains a <code>i256</code>\n<code>INT3</code>\nMemory location contains a <code>i32</code>\nMemory location contains a <code>i512</code>\nMemory location contains a <code>i64</code>\nMemory location contains a <code>i8</code>\n<code>INT imm8</code>\n<code>INTO</code>\nIt’s an invalid instruction or an invalid encoding of an …\n<code>INVD</code>\n<code>INVEPT r32, m128</code>\n<code>INVEPT r64, m128</code>\n<code>INVLPG m</code>\n<code>INVLPGA</code>\n<code>INVLPGA</code>\n<code>INVLPGA</code>\n<code>INVLPGB</code>\n<code>INVLPGB</code>\n<code>INVLPGB</code>\n<code>INVPCID r32, m128</code>\n<code>INVPCID r64, m128</code>\n<code>INVVPID r32, m128</code>\n<code>INVVPID r64, m128</code>\n<code>IRETD</code>\n<code>IRETQ</code>\n<code>IRET</code>\nDecode <code>JMPE</code> instructions\n<code>JA rel16</code>\n<code>JA rel32</code>\n<code>JA rel32</code>\n<code>JA rel8</code>\n<code>JA rel8</code>\n<code>JA rel8</code>\n<code>JAE rel16</code>\n<code>JAE rel32</code>\n<code>JAE rel32</code>\n<code>JAE rel8</code>\n<code>JAE rel8</code>\n<code>JAE rel8</code>\n<code>JB rel16</code>\n<code>JB rel32</code>\n<code>JB rel32</code>\n<code>JB rel8</code>\n<code>JB rel8</code>\n<code>JB rel8</code>\n<code>JBE rel16</code>\n<code>JBE rel32</code>\n<code>JBE rel32</code>\n<code>JBE rel8</code>\n<code>JBE rel8</code>\n<code>JBE rel8</code>\n<code>JCXZ rel8</code>\n<code>JCXZ rel8</code>\n<code>JE rel16</code>\n<code>JE rel32</code>\n<code>JE rel32</code>\n<code>JE rel8</code>\n<code>JE rel8</code>\n<code>JE rel8</code>\n<code>JECXZ rel8</code>\n<code>JECXZ rel8</code>\n<code>JECXZ rel8</code>\n<code>JG rel16</code>\n<code>JG rel32</code>\n<code>JG rel32</code>\n<code>JG rel8</code>\n<code>JG rel8</code>\n<code>JG rel8</code>\n<code>JGE rel16</code>\n<code>JGE rel32</code>\n<code>JGE rel32</code>\n<code>JGE rel8</code>\n<code>JGE rel8</code>\n<code>JGE rel8</code>\n<code>JL rel16</code>\n<code>JL rel32</code>\n<code>JL rel32</code>\n<code>JL rel8</code>\n<code>JL rel8</code>\n<code>JL rel8</code>\n<code>JLE rel16</code>\n<code>JLE rel32</code>\n<code>JLE rel32</code>\n<code>JLE rel8</code>\n<code>JLE rel8</code>\n<code>JLE rel8</code>\n<code>JMP m16:16</code>\n<code>JMP m16:32</code>\n<code>JMP m16:64</code>\n<code>JMP ptr16:16</code>\n<code>JMP ptr16:32</code>\n<code>JMP rel16</code>\n<code>JMP rel32</code>\n<code>JMP rel32</code>\n<code>JMP rel8</code>\n<code>JMP rel8</code>\n<code>JMP rel8</code>\n<code>JMP r/m16</code>\n<code>JMP r/m32</code>\n<code>JMP r/m64</code>\n<code>JMPE disp16</code>\n<code>JMPE disp32</code>\n<code>JMPE r/m16</code>\n<code>JMPE r/m32</code>\n<code>JNE rel16</code>\n<code>JNE rel32</code>\n<code>JNE rel32</code>\n<code>JNE rel8</code>\n<code>JNE rel8</code>\n<code>JNE rel8</code>\n<code>JNO rel16</code>\n<code>JNO rel32</code>\n<code>JNO rel32</code>\n<code>JNO rel8</code>\n<code>JNO rel8</code>\n<code>JNO rel8</code>\n<code>JNP rel16</code>\n<code>JNP rel32</code>\n<code>JNP rel32</code>\n<code>JNP rel8</code>\n<code>JNP rel8</code>\n<code>JNP rel8</code>\n<code>JNS rel16</code>\n<code>JNS rel32</code>\n<code>JNS rel32</code>\n<code>JNS rel8</code>\n<code>JNS rel8</code>\n<code>JNS rel8</code>\n<code>JO rel16</code>\n<code>JO rel32</code>\n<code>JO rel32</code>\n<code>JO rel8</code>\n<code>JO rel8</code>\n<code>JO rel8</code>\n<code>JP rel16</code>\n<code>JP rel32</code>\n<code>JP rel32</code>\n<code>JP rel8</code>\n<code>JP rel8</code>\n<code>JP rel8</code>\n<code>JRCXZ rel8</code>\n<code>JRCXZ rel8</code>\n<code>JS rel16</code>\n<code>JS rel32</code>\n<code>JS rel32</code>\n<code>JS rel8</code>\n<code>JS rel8</code>\n<code>JS rel8</code>\n384-bit AES 128 handle (Key Locker)\n512-bit AES 256 handle (Key Locker)\nDecode Intel Knights Corner instructions (requires the <code>mvex</code>…\nAny keyword\nDecode 286 <code>STOREALL</code>/<code>LOADALL</code> (<code>0F04</code> and <code>0F05</code>)\nDecode 386 <code>LOADALL</code>\nLabel symbol\nLabel address (eg. <code>JE XXXXXX</code>)\n<code>LAHF</code>\n<code>LAR r16, r/m16</code>\n<code>LAR r32, r32/m16</code>\n<code>LAR r64, r64/m16</code>\n<code>LDDQU xmm1, m128</code>\n<code>LDMXCSR m32</code>\n<code>LDS r16, m16:16</code>\n<code>LDS r32, m16:32</code>\n<code>LEA r16, m</code>\n<code>LEA r32, m</code>\n<code>LEA r64, m</code>\n<code>LEAVE</code>\n<code>LEAVE</code>\n<code>LEAVE</code>\nLegacy encoding\n<code>LES r16, m16:16</code>\n<code>LES r32, m16:32</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFENCE</code>\n<code>LFS r16, m16:16</code>\n<code>LFS r32, m16:32</code>\n<code>LFS r64, m16:64</code>\n<code>LGDT m16&amp;32</code>\n<code>LGDT m16&amp;32</code>\n<code>LGDT m16&amp;64</code>\n<code>LGS r16, m16:16</code>\n<code>LGS r32, m16:32</code>\n<code>LGS r64, m16:64</code>\n<code>LIDT m16&amp;32</code>\n<code>LIDT m16&amp;32</code>\n<code>LIDT m16&amp;64</code>\n<code>LKGS r32/m16</code>\n<code>LKGS r64/m16</code>\n<code>LKGS r/m16</code>\n<code>LLDT r32/m16</code>\n<code>LLDT r64/m16</code>\n<code>LLDT r/m16</code>\n<code>LMSW r32/m16</code>\n<code>LMSW r64/m16</code>\n<code>LMSW r/m16</code>\n<code>LOADALL</code>\n<code>LOADALL</code>\n<code>LOADIWKEY xmm1, xmm2, &lt;EAX&gt;, &lt;XMM0&gt;</code>\n<code>LODSB</code>\n<code>LODSD</code>\n<code>LODSQ</code>\n<code>LODSW</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOP rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LOOPNE rel8</code>\n<code>LSL r16, r/m16</code>\n<code>LSL r32, r32/m16</code>\n<code>LSL r64, r64/m16</code>\n<code>LSS r16, m16:16</code>\n<code>LSS r32, m16:32</code>\n<code>LSS r64, m16:64</code>\n<code>LTR r32/m16</code>\n<code>LTR r64/m16</code>\n<code>LTR r/m16</code>\n<code>LZCNT r16, r/m16</code>\n<code>LZCNT r32, r/m32</code>\n<code>LZCNT r64, r/m64</code>\nDecode <code>MOV r32,tr</code> and <code>MOV tr,r32</code>\nDecode <code>MPX</code> instructions\nMVEX encoding\n<code>CLEVICT0 m</code>\n<code>CLEVICT1 m</code>\n<code>UNDOC zmm1 {k1}, mvt</code>\n<code>UNDOC zmm1 {k1}, mvt</code>\n<code>UNDOC zmm1 {k1}, mvt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2, zmm3/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt, imm8</code>\n<code>UNDOC zmm1 {k1}, zmm2/mt, imm8</code>\n<code>VADDNPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VADDNPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VADDPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VADDPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VADDSETSPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VALIGND zmm1 {k1}, zmm2, zmm3/mt, imm8</code>\n<code>VBLENDMPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VBLENDMPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VBROADCASTF32X4 zmm1 {k1}, Uf32(mt)</code>\n<code>VBROADCASTF64X4 zmm1 {k1}, Uf64(mt)</code>\n<code>VBROADCASTI32X4 zmm1 {k1}, Ui32(mt)</code>\n<code>VBROADCASTI64X4 zmm1 {k1}, Ui64(mt)</code>\n<code>VBROADCASTSD zmm1 {k1}, Uf64(mt)</code>\n<code>VBROADCASTSS zmm1 {k1}, Uf32(mt)</code>\n<code>VCMPPD k2 {k1}, zmm1, Sf64(zmm2/mt), imm8</code>\n<code>VCMPPS k2 {k1}, zmm1, Sf32(zmm2/mt), imm8</code>\n<code>VCVTDQ2PD zmm1 {k1}, Si32(zmm2/mt)</code>\n<code>VCVTFXPNTDQ2PS zmm1 {k1}, Si32(zmm2/mt), imm8</code>\n<code>VCVTFXPNTPD2DQ zmm1 {k1}, Sf64(zmm2/mt), imm8</code>\n<code>VCVTFXPNTPD2UDQ zmm1 {k1}, Sf64(zmm2/mt), imm8</code>\n<code>VCVTFXPNTPS2DQ zmm1 {k1}, Sf32(zmm2/mt), imm8</code>\n<code>VCVTFXPNTPS2UDQ zmm1 {k1}, Sf32(zmm2/mt), imm8</code>\n<code>VCVTFXPNTUDQ2PS zmm1 {k1}, Si32(zmm2/mt), imm8</code>\n<code>VCVTPD2PS zmm1 {k1}, Sf64(zmm2/mt)</code>\n<code>VCVTPS2PD zmm1 {k1}, Sf32(zmm2/mt)</code>\n<code>VCVTUDQ2PD zmm1 {k1}, Si32(zmm2/mt)</code>\n<code>VEXP223PS zmm1 {k1}, zmm2/mt</code>\n<code>VFIXUPNANPD zmm1 {k1}, zmm2, Si64(zmm3/mt)</code>\n<code>VFIXUPNANPS zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VFMADD132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMADD132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMADD213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMADD213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMADD231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMADD231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMADD233PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMSUB132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMSUB132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMSUB213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMSUB213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFMSUB231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFMSUB231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMADD132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMADD132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMADD213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMADD213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMADD231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMADD231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMSUB132PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMSUB132PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMSUB213PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMSUB213PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VFNMSUB231PD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VFNMSUB231PS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VGATHERDPD zmm1 {k1}, Uf64(mvt)</code>\n<code>VGATHERDPS zmm1 {k1}, Uf32(mvt)</code>\n<code>VGATHERPF0DPS Uf32(mvt) {k1}</code>\n<code>VGATHERPF0HINTDPD Uf64(mvt) {k1}</code>\n<code>VGATHERPF0HINTDPS Uf32(mvt) {k1}</code>\n<code>VGATHERPF1DPS Uf32(mvt) {k1}</code>\n<code>VGETEXPPD zmm1 {k1}, Sf64(zmm2/mt)</code>\n<code>VGETEXPPS zmm1 {k1}, Sf32(zmm2/mt)</code>\n<code>VGETMANTPD zmm1 {k1}, Sf64(zmm2/mt), imm8</code>\n<code>VGETMANTPS zmm1 {k1}, Sf32(zmm2/mt), imm8</code>\n<code>VGMAXABSPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VGMAXPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VGMAXPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VGMINPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VGMINPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VLOADUNPACKHD zmm1 {k1}, Ui32(mt)</code>\n<code>VLOADUNPACKHPD zmm1 {k1}, Uf64(mt)</code>\n<code>VLOADUNPACKHPS zmm1 {k1}, Uf32(mt)</code>\n<code>VLOADUNPACKHQ zmm1 {k1}, Ui64(mt)</code>\n<code>VLOADUNPACKLD zmm1 {k1}, Ui32(mt)</code>\n<code>VLOADUNPACKLPD zmm1 {k1}, Uf64(mt)</code>\n<code>VLOADUNPACKLPS zmm1 {k1}, Uf32(mt)</code>\n<code>VLOADUNPACKLQ zmm1 {k1}, Ui64(mt)</code>\n<code>VLOG2PS zmm1 {k1}, zmm2/mt</code>\n<code>VMOVAPD mt {k1}, Df64(zmm1)</code>\n<code>VMOVAPD zmm1 {k1}, Sf64(zmm2/mt)</code>\n<code>VMOVAPS mt {k1}, Df32(zmm1)</code>\n<code>VMOVAPS zmm1 {k1}, Sf32(zmm2/mt)</code>\n<code>VMOVDQA32 mt {k1}, Di32(zmm1)</code>\n<code>VMOVDQA32 zmm1 {k1}, Si32(zmm2/mt)</code>\n<code>VMOVDQA64 mt {k1}, Di64(zmm1)</code>\n<code>VMOVDQA64 zmm1 {k1}, Si64(zmm2/mt)</code>\n<code>VMOVNRAPD m {k1}, Df64(zmm1)</code>\n<code>VMOVNRAPS m {k1}, Df32(zmm1)</code>\n<code>VMOVNRNGOAPD m {k1}, Df64(zmm1)</code>\n<code>VMOVNRNGOAPS m {k1}, Df32(zmm1)</code>\n<code>VMULPD zmm1 {k1}, zmm2, Sf64(zmm3/mt)</code>\n<code>VMULPS zmm1 {k1}, zmm2, Sf32(zmm3/mt)</code>\n<code>VPACKSTOREHD mt {k1}, Di32(zmm1)</code>\n<code>VPACKSTOREHPD mt {k1}, Df64(zmm1)</code>\n<code>VPACKSTOREHPS mt {k1}, Df32(zmm1)</code>\n<code>VPACKSTOREHQ mt {k1}, Di64(zmm1)</code>\n<code>VPACKSTORELD mt {k1}, Di32(zmm1)</code>\n<code>VPACKSTORELPD mt {k1}, Df64(zmm1)</code>\n<code>VPACKSTORELPS mt {k1}, Df32(zmm1)</code>\n<code>VPACKSTORELQ mt {k1}, Di64(zmm1)</code>\n<code>VPADCD zmm1 {k1}, k2, Si32(zmm3/mt)</code>\n<code>VPADDD zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VPADDSETCD zmm1 {k1}, k2, Si32(zmm3/mt)</code>\n<code>VPADDSETSD zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VPANDD zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VPANDND zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VPANDNQ zmm1 {k1}, zmm2, Si64(zmm3/mt)</code>\n<code>VPANDQ zmm1 {k1}, zmm2, Si64(zmm3/mt)</code>\n<code>VPBLENDMD zmm1 {k1}, zmm2, Si32(zmm3/mt)</code>\n<code>VPBLENDMQ zmm1 {k1}, zmm2, Si64(zmm3/mt)</code>")