41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 779 395 0
wadr_0
20 654 414 713 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 648 264 707 245 0
alu_2
19 636 240 695 221 0
alu_3
19 672 312 731 293 0
alu_0
19 660 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 119 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 652 371 655 404
1 718 371 721 404
1 478 371 481 404
1 544 371 547 404
1 364 371 367 404
1 298 371 301 404
1 218 74 259 74
1 259 80 230 98
1 259 86 242 122
1 259 92 254 146
1 374 74 415 74
1 415 80 386 98
1 415 86 398 122
1 415 92 410 146
1 530 74 571 74
1 571 80 542 98
1 571 86 554 122
1 571 92 566 146
1 686 74 727 74
1 727 80 698 98
1 727 86 710 122
1 727 92 722 146
1 692 230 733 230
1 733 236 704 254
1 733 242 716 278
1 733 248 728 302
1 61 200 52 167
1 67 404 58 371
1 380 230 421 230
1 421 236 392 254
1 421 242 404 278
1 421 248 416 302
1 151 500 116 500
1 139 524 116 506
1 133 548 116 512
1 121 572 116 518
1 218 230 259 230
1 259 236 230 254
1 259 242 242 278
1 259 248 254 302
1 61 284 52 263
1 536 230 577 230
1 577 236 548 254
1 577 242 560 278
1 577 248 572 302
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 434 140 493 121 0
kpad_3
31 518 170 567 85 0 2
19 436 164 495 145 0
sel
14 455 192 504 143
19 178 31 237 12 0
update
19 179 54 238 35 0
wadr_1
19 179 77 238 58 0
wadr_0
24 282 544 331 472 1 1 1
19 155 570 214 551 0
clear
15 242 499 291 450
24 259 293 308 221 1 1 1
19 154 320 213 301 0
clear
15 219 248 268 199
24 642 395 691 323 1 1 1
19 526 425 585 406 0
clear
15 599 350 648 301
24 654 176 703 104 1 1 1
19 544 204 603 185 0
clear
15 612 131 661 82
3 364 65 413 16 1 0
31 127 287 176 202 0 2
19 44 281 103 262 0
sel
14 69 310 118 261
31 489 389 538 304 0 2
19 399 383 458 364 0
sel
14 417 410 466 361
31 135 538 184 453 0 2
19 54 532 113 513 0
sel
14 70 559 119 510
19 397 359 456 340 0
kpad_1
19 43 257 102 238 0
kpad_2
19 55 508 114 489 0
kpad_0
20 718 132 777 113 0
reg0_3
20 341 251 400 232 0
reg0_2
20 713 355 772 336 0
reg0_1
20 356 509 415 490 0
reg0_0
5 623 219 672 170 0
5 230 335 279 286 0
5 612 440 661 391 0
5 239 584 288 535 0
5 277 92 326 43 0
5 291 66 340 17 0
20 426 50 485 31 0
reg0_update
19 584 151 643 132 0
reg0_update
19 187 269 246 250 0
reg0_update
19 564 371 623 352 0
reg0_update
19 208 520 267 501 0
reg0_update
22 496 49 769 29 0 \NUL
Write Register Select Logic for Register 0
19 44 236 103 217 0
alu_2
19 434 119 493 100 0
alu_3
19 56 487 115 468 0
alu_0
19 399 338 458 319 0
alu_1
1 519 166 501 167
1 519 154 492 154
1 265 223 273 223
1 288 474 296 474
1 645 325 656 325
1 658 106 668 106
1 128 283 115 285
1 128 271 100 271
1 490 385 463 385
1 490 373 455 373
1 136 534 116 534
1 136 522 110 522
1 490 130 519 130
1 99 247 128 247
1 453 349 490 349
1 111 498 136 498
1 700 124 719 122
1 305 241 342 241
1 688 343 714 345
1 328 492 357 499
1 655 124 564 124
1 173 241 260 241
1 643 343 535 343
1 283 492 181 492
1 600 194 624 194
1 668 172 669 194
1 231 310 210 310
1 276 310 273 289
1 658 415 656 391
1 613 415 582 415
1 240 559 211 560
1 296 540 285 559
1 235 67 278 67
1 323 67 365 54
1 337 41 365 40
1 292 41 235 44
1 234 21 365 26
1 410 40 427 40
1 640 141 655 142
1 264 510 283 510
1 620 361 643 361
1 243 259 260 259
1 519 124 490 109
1 128 241 100 226
1 136 492 112 477
1 490 343 455 328
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 434 140 493 121 0
kpad_3
31 518 170 567 85 0 2
19 436 164 495 145 0
sel
14 455 192 504 143
19 237 30 296 11 0
update
19 190 64 249 45 0
wadr_1
19 232 103 291 84 0
wadr_0
24 282 544 331 472 1 1 1
19 155 570 214 551 0
clear
15 242 499 291 450
24 259 293 308 221 1 1 1
19 154 320 213 301 0
clear
15 219 248 268 199
24 642 395 691 323 1 1 1
19 526 425 585 406 0
clear
15 599 350 648 301
24 654 176 703 104 1 1 1
19 544 204 603 185 0
clear
15 612 131 661 82
3 343 78 392 29 1 0
31 127 287 176 202 0 2
19 44 281 103 262 0
sel
14 69 310 118 261
31 489 389 538 304 0 2
19 399 383 458 364 0
sel
14 417 410 466 361
31 135 538 184 453 0 2
19 54 532 113 513 0
sel
14 70 559 119 510
19 397 359 456 340 0
kpad_1
19 43 257 102 238 0
kpad_2
19 55 508 114 489 0
kpad_0
20 718 132 777 113 0
reg1_3
20 341 251 400 232 0
reg1_2
20 713 355 772 336 0
reg1_1
20 356 509 415 490 0
reg1_0
5 623 219 672 170 0
5 230 335 279 286 0
5 612 440 661 391 0
5 239 584 288 535 0
5 271 79 320 30 0
20 405 63 464 44 0
reg1_update
19 584 151 643 132 0
reg1_update
19 187 269 246 250 0
reg1_update
19 564 371 623 352 0
reg1_update
19 208 520 267 501 0
reg1_update
22 496 49 769 29 0 \NUL
Write Register Select Logic for Register 1
19 43 236 102 217 0
alu_2
19 435 119 494 100 0
alu_3
19 55 486 114 467 0
alu_0
19 398 338 457 319 0
alu_1
1 519 166 501 167
1 519 154 492 154
1 265 223 273 223
1 288 474 296 474
1 645 325 656 325
1 658 106 668 106
1 128 283 115 285
1 128 271 100 271
1 490 385 463 385
1 490 373 455 373
1 136 534 116 534
1 136 522 110 522
1 490 130 519 130
1 99 247 128 247
1 453 349 490 349
1 111 498 136 498
1 700 124 719 122
1 305 241 342 241
1 688 343 714 345
1 328 492 357 499
1 655 124 564 124
1 173 241 260 241
1 643 343 535 343
1 283 492 181 492
1 600 194 624 194
1 668 172 669 194
1 231 310 210 310
1 276 310 273 289
1 658 415 656 391
1 613 415 582 415
1 240 559 211 560
1 296 540 285 559
1 317 54 344 53
1 272 54 246 54
1 293 20 344 39
1 389 53 406 53
1 640 141 655 142
1 264 510 283 510
1 620 361 643 361
1 243 259 260 259
1 288 93 344 67
1 519 124 491 109
1 128 241 99 226
1 490 343 454 328
1 136 492 111 476
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 434 140 493 121 0
kpad_3
31 518 170 567 85 0 2
19 436 164 495 145 0
sel
14 455 192 504 143
19 178 31 237 12 0
update
19 179 54 238 35 0
wadr_1
19 179 77 238 58 0
wadr_0
24 282 544 331 472 1 1 1
19 155 570 214 551 0
clear
15 242 499 291 450
24 259 293 308 221 1 1 1
19 154 320 213 301 0
clear
15 219 248 268 199
24 642 395 691 323 1 1 1
19 526 425 585 406 0
clear
15 599 350 648 301
24 654 176 703 104 1 1 1
19 544 204 603 185 0
clear
15 612 131 661 82
3 366 69 415 20 1 0
31 127 287 176 202 0 2
19 44 281 103 262 0
sel
14 69 310 118 261
31 489 389 538 304 0 2
19 399 383 458 364 0
sel
14 417 410 466 361
31 135 538 184 453 0 2
19 54 532 113 513 0
sel
14 70 559 119 510
19 397 359 456 340 0
kpad_1
19 43 257 102 238 0
kpad_2
19 55 508 114 489 0
kpad_0
20 718 132 777 113 0
reg2_3
20 341 251 400 232 0
reg2_2
20 713 355 772 336 0
reg2_1
20 356 509 415 490 0
reg2_0
5 623 219 672 170 0
5 230 335 279 286 0
5 612 440 661 391 0
5 239 584 288 535 0
5 277 92 326 43 0
20 427 53 486 34 0
reg2_update
19 584 151 643 132 0
reg2_update
19 187 269 246 250 0
reg2_update
19 564 371 623 352 0
reg2_update
19 208 520 267 501 0
reg2_update
22 496 49 769 29 0 \NUL
Write Register Select Logic for Register 2
19 43 235 102 216 0
alu_2
19 435 119 494 100 0
alu_3
19 55 486 114 467 0
alu_0
19 397 338 456 319 0
alu_1
1 519 166 501 167
1 519 154 492 154
1 265 223 273 223
1 288 474 296 474
1 645 325 656 325
1 658 106 668 106
1 128 283 115 285
1 128 271 100 271
1 490 385 463 385
1 490 373 455 373
1 136 534 116 534
1 136 522 110 522
1 490 130 519 130
1 99 247 128 247
1 453 349 490 349
1 111 498 136 498
1 700 124 719 122
1 305 241 342 241
1 688 343 714 345
1 328 492 357 499
1 655 124 564 124
1 173 241 260 241
1 643 343 535 343
1 283 492 181 492
1 600 194 624 194
1 668 172 669 194
1 231 310 210 310
1 276 310 273 289
1 658 415 656 391
1 613 415 582 415
1 240 559 211 560
1 296 540 285 559
1 235 67 278 67
1 323 67 367 58
1 234 21 367 30
1 412 44 428 43
1 640 141 655 142
1 264 510 283 510
1 620 361 643 361
1 243 259 260 259
1 235 44 367 44
1 136 492 111 476
1 490 343 453 328
1 491 109 519 124
1 128 241 99 225
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 434 140 493 121 0
kpad_3
31 518 170 567 85 0 2
19 436 164 495 145 0
sel
14 455 192 504 143
19 178 31 237 12 0
update
19 179 54 238 35 0
wadr_1
19 179 77 238 58 0
wadr_0
24 282 544 331 472 1 1 1
19 155 570 214 551 0
clear
15 242 499 291 450
24 259 293 308 221 1 1 1
19 154 320 213 301 0
clear
15 219 248 268 199
24 642 395 691 323 1 1 1
19 526 425 585 406 0
clear
15 599 350 648 301
24 654 176 703 104 1 1 1
19 544 204 603 185 0
clear
15 612 131 661 82
3 366 69 415 20 1 0
31 127 287 176 202 0 2
19 44 281 103 262 0
sel
14 69 310 118 261
31 489 389 538 304 0 2
19 399 383 458 364 0
sel
14 417 410 466 361
31 135 538 184 453 0 2
19 54 532 113 513 0
sel
14 70 559 119 510
19 397 359 456 340 0
kpad_1
19 43 257 102 238 0
kpad_2
19 55 508 114 489 0
kpad_0
20 718 132 777 113 0
reg3_3
20 341 251 400 232 0
reg3_2
20 713 355 772 336 0
reg3_1
20 356 509 415 490 0
reg3_0
5 623 219 672 170 0
5 230 335 279 286 0
5 612 440 661 391 0
5 239 584 288 535 0
20 429 54 488 35 0
reg3_update
19 584 151 643 132 0
reg3_update
19 187 269 246 250 0
reg3_update
19 564 371 623 352 0
reg3_update
19 208 520 267 501 0
reg3_update
22 496 49 769 29 0 \NUL
Write Register Select Logic for Register 3
19 43 236 102 217 0
alu_2
19 434 118 493 99 0
alu_3
19 55 487 114 468 0
alu_0
19 398 338 457 319 0
alu_1
1 519 166 501 167
1 519 154 492 154
1 265 223 273 223
1 288 474 296 474
1 645 325 656 325
1 658 106 668 106
1 128 283 115 285
1 128 271 100 271
1 490 385 463 385
1 490 373 455 373
1 136 534 116 534
1 136 522 110 522
1 490 130 519 130
1 99 247 128 247
1 453 349 490 349
1 111 498 136 498
1 700 124 719 122
1 305 241 342 241
1 688 343 714 345
1 328 492 357 499
1 655 124 564 124
1 173 241 260 241
1 643 343 535 343
1 283 492 181 492
1 600 194 624 194
1 668 172 669 194
1 231 310 210 310
1 276 310 273 289
1 658 415 656 391
1 613 415 582 415
1 240 559 211 560
1 296 540 285 559
1 234 21 367 30
1 412 44 430 44
1 640 141 655 142
1 264 510 283 510
1 620 361 643 361
1 243 259 260 259
1 235 44 367 44
1 235 67 367 58
1 136 492 111 477
1 128 241 99 226
1 519 124 490 108
1 490 343 454 328
38 7
19 59 150 118 131 0
reg3_3
19 61 169 120 150 0
reg2_3
19 62 187 121 168 0
reg1_3
19 62 205 121 186 0
reg0_3
31 244 210 293 125 0 1
19 75 224 134 205 0
adr1_1
19 97 244 156 225 0
adr1_0
14 183 231 232 182
19 432 156 491 137 0
reg3_2
19 434 175 493 156 0
reg2_2
19 435 193 494 174 0
reg1_2
19 435 211 494 192 0
reg0_2
31 617 216 666 131 0 1
19 448 230 507 211 0
adr1_1
19 470 250 529 231 0
adr1_0
14 556 237 605 188
19 68 397 127 378 0
reg3_1
19 70 416 129 397 0
reg2_1
19 71 434 130 415 0
reg1_1
19 71 452 130 433 0
reg0_1
31 253 457 302 372 0 1
19 84 471 143 452 0
adr1_1
19 107 491 166 472 0
adr1_0
14 175 515 224 466
19 448 401 507 382 0
reg3_0
19 450 420 509 401 0
reg2_0
19 451 438 510 419 0
reg1_0
19 451 456 510 437 0
reg0_0
31 633 461 682 376 0 1
19 464 475 523 456 0
adr1_1
19 486 495 545 476 0
adr1_0
14 561 519 610 470
20 314 174 373 155 0
in1_3
20 682 180 741 161 0
in1_2
20 316 421 375 402 0
in1_1
20 698 425 757 406 0
in1_0
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 349 75 466 55 0 \NUL
ALU Input 1 Logic
1 245 152 115 140
1 245 158 117 159
1 245 164 118 177
1 245 170 118 195
1 245 188 131 214
1 153 234 245 194
1 245 206 229 206
1 618 158 488 146
1 618 164 490 165
1 618 170 491 183
1 618 176 491 201
1 618 194 504 220
1 526 240 618 200
1 618 212 602 212
1 254 399 124 387
1 254 405 126 406
1 254 411 127 424
1 254 417 127 442
1 254 435 140 461
1 163 481 254 441
1 254 453 221 490
1 634 403 504 391
1 634 409 506 410
1 634 415 507 428
1 634 421 507 446
1 634 439 520 465
1 542 485 634 445
1 634 457 607 494
1 315 164 290 164
1 663 170 683 170
1 679 415 699 415
1 299 411 317 411
38 8
19 59 150 118 131 0
reg3_3
19 61 169 120 150 0
reg2_3
19 62 187 121 168 0
reg1_3
19 62 205 121 186 0
reg0_3
31 244 210 293 125 0 1
14 183 231 232 182
19 432 156 491 137 0
reg3_2
19 434 175 493 156 0
reg2_2
19 435 193 494 174 0
reg1_2
19 435 211 494 192 0
reg0_2
31 617 216 666 131 0 1
14 556 237 605 188
19 68 397 127 378 0
reg3_1
19 70 416 129 397 0
reg2_1
19 71 434 130 415 0
reg1_1
19 71 452 130 433 0
reg0_1
31 253 457 302 372 0 1
14 175 515 224 466
19 448 401 507 382 0
reg3_0
19 450 420 509 401 0
reg2_0
19 451 438 510 419 0
reg1_0
19 451 456 510 437 0
reg0_0
31 633 461 682 376 0 1
14 561 519 610 470
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 349 75 466 55 0 \NUL
ALU Input 2 Logic
19 75 225 134 206 0
adr2_1
19 83 245 142 226 0
adr2_0
19 453 231 512 212 0
adr2_1
19 459 251 518 232 0
adr2_0
19 83 472 142 453 0
adr2_1
19 99 491 158 472 0
adr2_0
19 461 475 520 456 0
adr2_1
19 467 495 526 476 0
adr2_0
20 702 425 761 406 0
in2_0
20 317 421 376 402 0
in2_1
20 691 180 750 161 0
in2_2
20 312 174 371 155 0
in2_3
1 245 152 115 140
1 245 158 117 159
1 245 164 118 177
1 245 170 118 195
1 245 206 229 206
1 618 158 488 146
1 618 164 490 165
1 618 170 491 183
1 618 176 491 201
1 618 212 602 212
1 254 399 124 387
1 254 405 126 406
1 254 411 127 424
1 254 417 127 442
1 254 453 221 490
1 634 403 504 391
1 634 409 506 410
1 634 415 507 428
1 634 421 507 446
1 634 457 607 494
1 245 188 131 215
1 139 235 245 194
1 618 194 509 221
1 515 241 618 200
1 254 435 139 462
1 155 481 254 441
1 634 439 517 465
1 523 485 634 445
1 313 164 290 164
1 692 170 663 170
1 318 411 299 411
1 703 415 679 415
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
3 460 196 509 147 2 0
19 260 184 319 165 0
in1_2
19 259 165 318 146 0
in1_3
19 260 223 319 204 0
in1_0
19 261 204 320 185 0
in1_1
5 382 162 431 113 0
5 361 186 410 137 0
5 378 211 427 162 0
5 393 235 442 186 0
3 453 298 502 249 2 0
19 253 286 312 267 0
in1_2
19 253 266 312 247 0
in1_3
19 253 325 312 306 0
in1_0
19 254 306 313 287 0
in1_1
5 353 281 402 232 0
5 385 313 434 264 0
5 404 340 453 291 0
3 467 535 516 486 2 0
19 256 511 315 492 0
in1_2
19 255 492 314 473 0
in1_3
19 256 550 315 531 0
in1_0
19 257 531 316 512 0
in1_1
5 375 546 424 497 0
5 364 573 413 524 0
3 457 418 506 369 2 0
19 260 394 319 375 0
in1_2
19 259 375 318 356 0
in1_3
19 260 433 319 414 0
in1_0
19 261 414 320 395 0
in1_1
5 379 429 428 380 0
5 358 450 407 401 0
5 345 409 394 360 0
4 551 303 600 254 2 0
22 347 88 481 68 0 \NUL
Rotation by 0,4,8,12
20 611 288 670 269 0
alu_u0
22 543 89 631 69 0 \NUL
*not required
1 315 155 383 137
1 316 174 362 161
1 379 186 317 194
1 316 213 394 210
1 461 157 428 137
1 461 166 407 161
1 461 176 424 186
1 461 185 439 210
1 309 256 354 256
1 386 288 310 296
1 309 315 405 315
1 454 259 399 256
1 454 278 431 288
1 454 287 450 315
1 454 268 309 276
1 376 521 313 521
1 468 515 421 521
1 312 540 365 548
1 468 524 410 548
1 311 482 468 496
1 312 501 468 505
1 380 404 317 404
1 458 398 425 404
1 316 423 359 425
1 458 407 404 425
1 315 365 458 379
1 346 384 316 384
1 458 388 391 384
1 552 264 506 171
1 552 273 499 273
1 552 283 503 393
1 513 510 552 292
1 597 278 612 278
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 223 228 272 143 0 1
19 32 186 91 167 0
in2_2
19 32 167 91 148 0
in2_3
19 34 225 93 206 0
in2_0
19 33 206 92 187 0
in2_1
31 621 215 670 130 0 1
19 430 173 489 154 0
in2_2
19 430 154 489 135 0
in2_3
19 432 212 491 193 0
in2_0
19 431 193 490 174 0
in2_1
31 220 462 269 377 0 1
19 29 420 88 401 0
in2_2
19 29 401 88 382 0
in2_3
19 31 459 90 440 0
in2_0
19 30 440 89 421 0
in2_1
31 619 462 668 377 0 1
19 428 420 487 401 0
in2_2
19 428 401 487 382 0
in2_3
19 430 459 489 440 0
in2_0
19 429 440 488 421 0
in2_1
20 302 192 361 173 0
alu0_3
20 706 179 765 160 0
alu0_2
20 302 426 361 407 0
alu0_1
20 699 426 758 407 0
alu0_0
15 134 245 183 196
15 147 278 196 229
15 534 230 583 181
14 562 235 611 186
14 489 488 538 439
14 522 501 571 452
14 71 479 120 430
15 105 508 154 459
22 327 89 488 69 0 \NUL
Rotation Logic (0,4,8,12)
14 170 290 219 241
14 566 266 615 217
14 572 521 621 472
14 173 524 222 475
1 224 170 88 157
1 88 176 224 176
1 89 196 224 182
1 224 188 90 215
1 622 157 486 144
1 486 163 622 163
1 487 183 622 169
1 622 175 488 202
1 221 404 85 391
1 85 410 221 410
1 86 430 221 416
1 221 422 87 449
1 620 404 484 391
1 484 410 620 410
1 485 430 620 416
1 620 422 486 449
1 180 220 224 206
1 193 253 224 212
1 303 182 269 182
1 622 193 580 205
1 608 210 622 199
1 535 463 620 440
1 568 476 620 446
1 117 454 221 440
1 151 483 221 446
1 707 169 667 169
1 303 416 266 416
1 700 416 665 416
1 224 224 216 265
1 622 211 612 241
1 221 458 219 499
1 620 458 618 496
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
3 450 205 499 156 2 0
19 250 193 309 174 0
in1_2
19 249 174 308 155 0
in1_3
19 309 228 368 209 0
in1_0
19 251 213 310 194 0
in1_1
5 399 158 448 109 0
5 389 191 438 142 0
5 365 212 414 163 0
3 443 307 492 258 2 0
19 243 295 302 276 0
in1_2
19 243 275 302 256 0
in1_3
19 372 331 431 312 0
in1_0
19 244 315 303 296 0
in1_1
5 354 284 403 235 0
5 346 330 395 281 0
3 457 544 506 495 2 0
19 246 520 305 501 0
in1_2
19 245 501 304 482 0
in1_3
19 246 559 305 540 0
in1_0
19 247 540 306 521 0
in1_1
5 365 555 414 506 0
3 447 427 496 378 2 0
19 250 403 309 384 0
in1_2
19 249 384 308 365 0
in1_3
19 250 442 309 423 0
in1_0
19 251 423 310 404 0
in1_1
5 367 437 416 388 0
5 335 418 384 369 0
4 541 312 590 263 2 0
20 601 297 660 278 0
alu_u1
22 347 88 481 68 0 \NUL
Rotation by 1,5,9,13
1 305 164 400 133
1 306 183 390 166
1 366 187 307 203
1 451 166 445 133
1 451 175 435 166
1 451 185 411 187
1 299 265 355 259
1 347 305 300 305
1 444 268 400 259
1 444 287 392 305
1 444 277 299 285
1 366 530 303 530
1 458 524 411 530
1 301 491 458 505
1 302 510 458 514
1 368 412 307 413
1 448 407 413 412
1 305 374 448 388
1 336 393 306 393
1 448 397 381 393
1 542 273 496 180
1 542 282 489 282
1 542 292 493 402
1 503 519 542 301
1 451 194 365 218
1 444 296 428 321
1 448 416 306 432
1 302 549 458 533
1 587 287 602 287
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 220 218 269 133 0 1
19 29 176 88 157 0
in2_2
19 29 157 88 138 0
in2_3
19 31 215 90 196 0
in2_0
19 30 196 89 177 0
in2_1
31 632 222 681 137 0 1
19 441 180 500 161 0
in2_2
19 441 161 500 142 0
in2_3
19 443 219 502 200 0
in2_0
19 442 200 501 181 0
in2_1
31 215 448 264 363 0 1
19 24 406 83 387 0
in2_2
19 24 387 83 368 0
in2_3
19 26 445 85 426 0
in2_0
19 25 426 84 407 0
in2_1
31 613 465 662 380 0 1
19 422 423 481 404 0
in2_2
19 422 404 481 385 0
in2_3
19 424 462 483 443 0
in2_0
19 423 443 482 424 0
in2_1
20 299 182 358 163 0
alu1_3
20 706 186 765 167 0
alu1_2
20 297 412 356 393 0
alu1_1
20 693 429 752 410 0
alu1_0
15 542 233 591 184
14 490 481 539 432
14 132 221 181 172
14 163 227 212 178
15 554 263 603 214
14 114 492 163 443
15 92 485 141 436
15 532 510 581 461
22 327 89 488 69 0 \NUL
Rotation Logic (1,5,9,13)
14 168 265 217 216
14 582 278 631 229
14 164 510 213 461
14 564 527 613 478
1 221 160 85 147
1 85 166 221 166
1 86 186 221 172
1 221 178 87 205
1 633 164 497 151
1 497 170 633 170
1 498 190 633 176
1 633 182 499 209
1 216 390 80 377
1 80 396 216 396
1 81 416 216 402
1 216 408 82 435
1 614 407 478 394
1 478 413 614 413
1 479 433 614 419
1 614 425 480 452
1 300 172 266 172
1 633 200 588 208
1 536 456 614 443
1 707 176 678 176
1 298 402 261 402
1 694 419 659 419
1 221 196 178 196
1 209 202 221 202
1 600 238 633 206
1 138 460 216 426
1 160 467 216 432
1 578 485 614 449
1 221 214 214 240
1 633 218 628 253
1 614 461 610 502
1 216 444 210 485
38 13
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
3 457 212 506 163 2 0
19 257 200 316 181 0
in1_2
19 256 181 315 162 0
in1_3
19 257 239 316 220 0
in1_0
19 258 220 317 201 0
in1_1
5 379 178 428 129 0
5 351 200 400 151 0
5 378 245 427 196 0
3 450 314 499 265 2 0
19 250 302 309 283 0
in1_2
19 250 282 309 263 0
in1_3
19 250 341 309 322 0
in1_0
19 251 322 310 303 0
in1_1
5 350 297 399 248 0
5 401 356 450 307 0
3 464 551 513 502 2 0
19 253 527 312 508 0
in1_2
19 252 508 311 489 0
in1_3
19 253 566 312 547 0
in1_0
19 254 547 313 528 0
in1_1
5 361 589 410 540 0
3 454 434 503 385 2 0
19 257 410 316 391 0
in1_2
19 256 391 315 372 0
in1_3
19 257 449 316 430 0
in1_0
19 258 430 317 411 0
in1_1
5 342 425 391 376 0
4 548 319 597 270 2 0
5 356 464 405 415 0
20 608 304 667 285 0
alu_u2
22 347 88 489 68 0 \NUL
Rotation by 2,6,10,14
1 312 171 380 153
1 313 190 352 175
1 313 229 379 220
1 458 173 425 153
1 458 182 397 175
1 458 201 424 220
1 306 272 351 272
1 306 331 402 331
1 451 275 396 272
1 451 303 447 331
1 451 284 306 292
1 309 556 362 564
1 465 540 407 564
1 308 498 465 512
1 309 517 465 521
1 312 381 455 395
1 343 400 313 400
1 455 404 388 400
1 549 280 503 187
1 549 289 496 289
1 549 299 500 409
1 510 526 549 308
1 314 210 458 192
1 451 294 307 312
1 313 439 357 439
1 455 423 402 439
1 455 414 314 420
1 310 537 465 531
1 594 294 609 294
38 14
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 223 231 272 146 0 1
19 32 189 91 170 0
in2_2
19 32 170 91 151 0
in2_3
19 34 228 93 209 0
in2_0
19 33 209 92 190 0
in2_1
31 626 224 675 139 0 1
19 435 182 494 163 0
in2_2
19 435 163 494 144 0
in2_3
19 437 221 496 202 0
in2_0
19 436 202 495 183 0
in2_1
31 215 447 264 362 0 1
19 24 405 83 386 0
in2_2
19 24 386 83 367 0
in2_3
19 26 444 85 425 0
in2_0
19 25 425 84 406 0
in2_1
31 620 455 669 370 0 1
19 429 413 488 394 0
in2_2
19 429 394 488 375 0
in2_3
19 431 452 490 433 0
in2_0
19 430 433 489 414 0
in2_1
20 302 195 361 176 0
alu2_3
20 711 188 770 169 0
alu2_2
20 297 411 356 392 0
alu2_1
20 700 419 759 400 0
alu2_0
15 157 270 206 221
14 569 233 618 184
14 515 502 564 453
15 114 519 163 470
14 125 241 174 192
14 537 227 586 178
15 82 486 131 437
15 482 495 531 446
22 327 89 496 69 0 \NUL
Rotation Logic (2,6,10,14)
14 178 280 227 231
14 574 270 623 221
14 165 532 214 483
14 570 519 619 470
1 224 173 88 160
1 88 179 224 179
1 89 199 224 185
1 224 191 90 218
1 627 166 491 153
1 491 172 627 172
1 492 192 627 178
1 627 184 493 211
1 216 389 80 376
1 80 395 216 395
1 81 415 216 401
1 216 407 82 434
1 621 397 485 384
1 485 403 621 403
1 486 423 621 409
1 621 415 487 442
1 203 245 224 215
1 303 185 269 185
1 615 208 627 208
1 561 477 621 439
1 160 494 216 431
1 712 178 672 178
1 298 401 261 401
1 701 409 666 409
1 171 216 224 209
1 583 202 627 202
1 216 425 128 461
1 528 470 621 433
1 224 227 224 255
1 627 220 620 245
1 621 451 616 494
1 216 443 211 507
38 15
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
3 462 225 511 176 2 0
19 263 196 322 177 0
in1_2
19 262 177 321 158 0
in1_3
19 263 235 322 216 0
in1_0
19 264 216 323 197 0
in1_1
5 403 174 452 125 0
5 384 204 433 155 0
3 460 319 509 270 2 0
19 256 298 315 279 0
in1_2
19 256 278 315 259 0
in1_3
19 256 337 315 318 0
in1_0
19 257 318 316 299 0
in1_1
5 356 293 405 244 0
3 470 547 519 498 2 0
19 259 523 318 504 0
in1_2
19 258 504 317 485 0
in1_3
19 259 562 318 543 0
in1_0
19 260 543 319 524 0
in1_1
3 460 430 509 381 2 0
19 263 406 322 387 0
in1_2
19 262 387 321 368 0
in1_3
19 263 445 322 426 0
in1_0
19 264 426 323 407 0
in1_1
5 348 421 397 372 0
4 554 315 603 266 2 0
20 614 300 673 281 0
alu_u3
22 347 88 489 68 0 \NUL
Rotation by 3,7,11,15
1 318 167 404 149
1 319 186 385 179
1 463 186 449 149
1 463 195 430 179
1 312 268 357 268
1 461 280 402 268
1 461 289 312 288
1 314 494 471 508
1 315 513 471 517
1 318 377 461 391
1 349 396 319 396
1 461 400 394 396
1 555 276 508 200
1 555 285 506 294
1 555 295 506 405
1 516 522 555 304
1 320 206 463 205
1 319 225 463 214
1 312 327 461 308
1 313 308 461 299
1 320 416 461 410
1 319 435 461 419
1 316 533 471 527
1 315 552 471 536
1 600 290 615 290
38 16
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 228 235 277 150 0 1
19 37 193 96 174 0
in2_2
19 37 174 96 155 0
in2_3
19 39 232 98 213 0
in2_0
19 38 213 97 194 0
in2_1
31 624 238 673 153 0 1
19 433 196 492 177 0
in2_2
19 433 177 492 158 0
in2_3
19 435 235 494 216 0
in2_0
19 434 216 493 197 0
in2_1
31 228 470 277 385 0 1
19 37 428 96 409 0
in2_2
19 37 409 96 390 0
in2_3
19 39 467 98 448 0
in2_0
19 38 448 97 429 0
in2_1
31 620 467 669 382 0 1
19 431 424 490 405 0
in2_2
19 431 405 490 386 0
in2_3
19 433 463 492 444 0
in2_0
19 432 444 491 425 0
in2_1
20 307 199 366 180 0
alu3_3
20 709 202 768 183 0
alu3_2
20 310 434 369 415 0
alu3_1
20 700 431 759 412 0
alu3_0
15 137 249 186 200
15 564 281 613 232
14 527 251 576 202
14 103 498 152 449
14 155 262 204 213
14 134 506 183 457
15 487 503 536 454
15 503 529 552 480
22 327 89 496 69 0 \NUL
Rotation Logic (3,7,11,15)
14 179 293 228 244
14 579 293 628 244
14 178 534 227 485
14 572 548 621 499
1 229 177 93 164
1 93 183 229 183
1 94 203 229 189
1 229 195 95 222
1 625 180 489 167
1 489 186 625 186
1 490 206 625 192
1 625 198 491 225
1 229 412 93 399
1 93 418 229 418
1 94 438 229 424
1 229 430 95 457
1 621 409 487 395
1 487 414 621 415
1 488 434 621 421
1 621 427 489 453
1 183 224 229 213
1 308 189 274 189
1 149 473 229 448
1 710 192 670 192
1 311 424 274 424
1 701 421 666 421
1 201 237 229 219
1 610 256 625 222
1 573 226 625 216
1 180 481 229 454
1 549 504 621 451
1 621 445 533 478
1 229 231 225 268
1 625 234 625 268
1 621 463 618 523
1 229 466 224 509
38 17
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 375 93 482 73 0 \NUL
Alu Select Logic
19 336 284 395 265 0
alu_u2
19 337 194 396 175 0
alu_u3
20 521 238 580 219 0
asel1
20 522 411 581 392 0
asel0
19 337 448 396 429 0
alu_u1
4 449 253 498 204 0 0
19 338 375 397 356 0
alu_u3
4 441 426 490 377 0 0
19 341 539 400 520 0
alu_u0
22 422 541 721 521 0 \NUL
alu_u0 not required for determining alu select
22 467 562 659 542 0 \NUL
(placeholder to prevent error)
1 393 184 450 214
1 450 242 392 274
1 495 228 522 228
1 394 365 442 387
1 442 415 393 438
1 487 401 523 401
38 18
19 52 461 111 442 0
alu0_1
19 452 457 511 438 0
alu0_0
19 52 442 111 423 0
alu1_1
19 452 439 511 420 0
alu1_0
19 51 425 110 406 0
alu2_1
19 452 421 511 402 0
alu2_0
19 50 406 109 387 0
alu3_1
19 451 403 510 384 0
alu3_0
20 245 433 304 414 0
alu_1
20 652 431 711 412 0
alu_0
31 174 469 223 384 0 1
31 573 467 622 382 0 1
19 69 479 128 460 0
asel1
19 89 499 148 480 0
asel0
19 460 477 519 458 0
asel1
19 468 496 527 477 0
asel0
14 126 530 175 481
14 526 523 575 474
19 70 228 129 209 0
alu0_3
19 447 221 506 202 0
alu0_2
19 69 209 128 190 0
alu1_3
19 447 203 506 184 0
alu1_2
19 68 190 127 171 0
alu2_3
19 446 185 505 166 0
alu2_2
19 69 171 128 152 0
alu3_3
19 446 167 505 148 0
alu3_2
20 273 194 332 175 0
alu_3
20 649 192 708 173 0
alu_2
31 195 230 244 145 0 1
31 569 228 618 143 0 1
19 87 248 146 229 0
asel1
19 99 267 158 248 0
asel0
19 468 240 527 221 0
asel1
19 479 259 538 240 0
asel0
14 142 289 191 240
14 517 288 566 239
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 89 10 0 \NUL
Ip, Stephen
22 12 54 43 34 0 \NUL
scip
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 375 93 482 73 0 \NUL
Alu Select Logic
1 106 396 175 411
1 107 415 175 417
1 108 432 175 423
1 108 451 175 429
1 507 393 574 409
1 508 411 574 415
1 508 429 574 421
1 508 447 574 427
1 175 447 125 469
1 175 453 145 489
1 574 445 516 467
1 574 451 524 486
1 196 172 125 161
1 124 180 196 178
1 125 199 196 184
1 196 190 126 218
1 570 170 502 157
1 502 175 570 176
1 503 193 570 182
1 503 211 570 188
1 143 238 196 208
1 196 214 155 257
1 570 206 524 230
1 570 212 535 249
1 196 226 188 264
1 563 263 570 224
1 241 184 274 184
1 650 182 615 182
1 619 421 653 421
1 220 423 246 423
1 172 505 175 465
1 572 498 574 463
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
