 - [x] [2intersect](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=2intersect)
Implemented: 6 out of 6 (100.00%)

 - [ ] [dpwssd](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=dpwssd)
Implemented: 0 out of 24 (0.00%)
   - [ ] _mm512_4dpwssd_epi32
   - [ ] _mm512_mask_4dpwssd_epi32
   - [ ] _mm512_maskz_4dpwssd_epi32
   - [ ] _mm512_4dpwssds_epi32
   - [ ] _mm512_mask_4dpwssds_epi32
   - [ ] _mm512_maskz_4dpwssds_epi32
   - [ ] _mm_dpwssd_epi32
   - [ ] _mm_mask_dpwssd_epi32
   - [ ] _mm_maskz_dpwssd_epi32
   - [ ] _mm256_dpwssd_epi32
   - [ ] _mm256_mask_dpwssd_epi32
   - [ ] _mm256_maskz_dpwssd_epi32
   - [ ] _mm512_dpwssd_epi32
   - [ ] _mm512_mask_dpwssd_epi32
   - [ ] _mm512_maskz_dpwssd_epi32
   - [ ] _mm_dpwssds_epi32
   - [ ] _mm_mask_dpwssds_epi32
   - [ ] _mm_maskz_dpwssds_epi32
   - [ ] _mm256_dpwssds_epi32
   - [ ] _mm256_mask_dpwssds_epi32
   - [ ] _mm256_maskz_dpwssds_epi32
   - [ ] _mm512_dpwssds_epi32
   - [ ] _mm512_mask_dpwssds_epi32
   - [ ] _mm512_maskz_dpwssds_epi32

 - [ ] [madd](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=madd)
Implemented: 20 out of 156 (12.82%)
   - [ ] _mm512_4fmadd_ps
   - [ ] _mm512_mask_4fmadd_ps
   - [ ] _mm512_maskz_4fmadd_ps
   - [ ] _mm_4fmadd_ss
   - [ ] _mm_mask_4fmadd_ss
   - [ ] _mm_maskz_4fmadd_ss
   - [ ] _mm512_4fnmadd_ps
   - [ ] _mm512_mask_4fnmadd_ps
   - [ ] _mm512_maskz_4fnmadd_ps
   - [ ] _mm_4fnmadd_ss
   - [ ] _mm_mask_4fnmadd_ss
   - [ ] _mm_maskz_4fnmadd_ss
   - [ ] _mm_mask_fmadd_pd
   - [ ] _mm_mask3_fmadd_pd
   - [ ] _mm_maskz_fmadd_pd
   - [ ] _mm256_mask_fmadd_pd
   - [ ] _mm256_mask3_fmadd_pd
   - [ ] _mm256_maskz_fmadd_pd
   - [x] _mm512_fmadd_pd
   - [ ] _mm512_mask_fmadd_pd
   - [ ] _mm512_mask3_fmadd_pd
   - [ ] _mm512_maskz_fmadd_pd
   - [ ] _mm_mask_fmadd_ps
   - [ ] _mm_mask3_fmadd_ps
   - [ ] _mm_maskz_fmadd_ps
   - [ ] _mm256_mask_fmadd_ps
   - [ ] _mm256_mask3_fmadd_ps
   - [ ] _mm256_maskz_fmadd_ps
   - [x] _mm512_fmadd_ps
   - [x] _mm512_mask_fmadd_ps
   - [ ] _mm512_mask3_fmadd_ps
   - [x] _mm512_maskz_fmadd_ps
   - [ ] _mm512_fmadd_round_pd
   - [ ] _mm512_mask_fmadd_round_pd
   - [ ] _mm512_mask3_fmadd_round_pd
   - [ ] _mm512_maskz_fmadd_round_pd
   - [ ] _mm512_fmadd_round_ps
   - [ ] _mm512_mask_fmadd_round_ps
   - [ ] _mm512_mask3_fmadd_round_ps
   - [ ] _mm512_maskz_fmadd_round_ps
   - [ ] _mm_fmadd_round_sd
   - [ ] _mm_mask_fmadd_round_sd
   - [ ] _mm_mask3_fmadd_round_sd
   - [ ] _mm_maskz_fmadd_round_sd
   - [ ] _mm_fmadd_round_ss
   - [ ] _mm_mask_fmadd_round_ss
   - [ ] _mm_mask3_fmadd_round_ss
   - [ ] _mm_maskz_fmadd_round_ss
   - [ ] _mm_mask_fmadd_sd
   - [ ] _mm_mask3_fmadd_sd
   - [ ] _mm_maskz_fmadd_sd
   - [ ] _mm_mask_fmadd_ss
   - [ ] _mm_mask3_fmadd_ss
   - [ ] _mm_maskz_fmadd_ss
   - [ ] _mm_mask_fmaddsub_pd
   - [ ] _mm_mask3_fmaddsub_pd
   - [ ] _mm_maskz_fmaddsub_pd
   - [ ] _mm256_mask_fmaddsub_pd
   - [ ] _mm256_mask3_fmaddsub_pd
   - [ ] _mm256_maskz_fmaddsub_pd
   - [ ] _mm512_fmaddsub_pd
   - [ ] _mm512_mask_fmaddsub_pd
   - [ ] _mm512_mask3_fmaddsub_pd
   - [ ] _mm512_maskz_fmaddsub_pd
   - [ ] _mm_mask_fmaddsub_ps
   - [ ] _mm_mask3_fmaddsub_ps
   - [ ] _mm_maskz_fmaddsub_ps
   - [ ] _mm256_mask_fmaddsub_ps
   - [ ] _mm256_mask3_fmaddsub_ps
   - [ ] _mm256_maskz_fmaddsub_ps
   - [ ] _mm512_fmaddsub_ps
   - [ ] _mm512_mask_fmaddsub_ps
   - [ ] _mm512_mask3_fmaddsub_ps
   - [ ] _mm512_maskz_fmaddsub_ps
   - [ ] _mm512_fmaddsub_round_pd
   - [ ] _mm512_mask_fmaddsub_round_pd
   - [ ] _mm512_mask3_fmaddsub_round_pd
   - [ ] _mm512_maskz_fmaddsub_round_pd
   - [ ] _mm512_fmaddsub_round_ps
   - [ ] _mm512_mask_fmaddsub_round_ps
   - [ ] _mm512_mask3_fmaddsub_round_ps
   - [ ] _mm512_maskz_fmaddsub_round_ps
   - [ ] _mm_mask_fnmadd_pd
   - [ ] _mm_mask3_fnmadd_pd
   - [ ] _mm_maskz_fnmadd_pd
   - [ ] _mm256_mask_fnmadd_pd
   - [ ] _mm256_mask3_fnmadd_pd
   - [ ] _mm256_maskz_fnmadd_pd
   - [x] _mm512_fnmadd_pd
   - [ ] _mm512_mask_fnmadd_pd
   - [ ] _mm512_mask3_fnmadd_pd
   - [ ] _mm512_maskz_fnmadd_pd
   - [ ] _mm_mask_fnmadd_ps
   - [ ] _mm_mask3_fnmadd_ps
   - [ ] _mm_maskz_fnmadd_ps
   - [ ] _mm256_mask_fnmadd_ps
   - [ ] _mm256_mask3_fnmadd_ps
   - [ ] _mm256_maskz_fnmadd_ps
   - [x] _mm512_fnmadd_ps
   - [ ] _mm512_mask_fnmadd_ps
   - [ ] _mm512_mask3_fnmadd_ps
   - [ ] _mm512_maskz_fnmadd_ps
   - [ ] _mm512_fnmadd_round_pd
   - [ ] _mm512_mask_fnmadd_round_pd
   - [ ] _mm512_mask3_fnmadd_round_pd
   - [ ] _mm512_maskz_fnmadd_round_pd
   - [ ] _mm512_fnmadd_round_ps
   - [ ] _mm512_mask_fnmadd_round_ps
   - [ ] _mm512_mask3_fnmadd_round_ps
   - [ ] _mm512_maskz_fnmadd_round_ps
   - [ ] _mm_fnmadd_round_sd
   - [ ] _mm_mask_fnmadd_round_sd
   - [ ] _mm_mask3_fnmadd_round_sd
   - [ ] _mm_maskz_fnmadd_round_sd
   - [ ] _mm_fnmadd_round_ss
   - [ ] _mm_mask_fnmadd_round_ss
   - [ ] _mm_mask3_fnmadd_round_ss
   - [ ] _mm_maskz_fnmadd_round_ss
   - [ ] _mm_mask_fnmadd_sd
   - [ ] _mm_mask3_fnmadd_sd
   - [ ] _mm_maskz_fnmadd_sd
   - [ ] _mm_mask_fnmadd_ss
   - [ ] _mm_mask3_fnmadd_ss
   - [ ] _mm_maskz_fnmadd_ss
   - [x] _mm_mask_madd_epi16
   - [x] _mm_maskz_madd_epi16
   - [x] _mm256_mask_madd_epi16
   - [x] _mm256_maskz_madd_epi16
   - [x] _mm512_madd_epi16
   - [x] _mm512_mask_madd_epi16
   - [x] _mm512_maskz_madd_epi16
   - [ ] _mm_madd52hi_epu64
   - [ ] _mm_mask_madd52hi_epu64
   - [ ] _mm_maskz_madd52hi_epu64
   - [ ] _mm256_madd52hi_epu64
   - [ ] _mm256_mask_madd52hi_epu64
   - [ ] _mm256_maskz_madd52hi_epu64
   - [ ] _mm512_madd52hi_epu64
   - [ ] _mm512_mask_madd52hi_epu64
   - [ ] _mm512_maskz_madd52hi_epu64
   - [ ] _mm_madd52lo_epu64
   - [ ] _mm_mask_madd52lo_epu64
   - [ ] _mm_maskz_madd52lo_epu64
   - [ ] _mm256_madd52lo_epu64
   - [ ] _mm256_mask_madd52lo_epu64
   - [ ] _mm256_maskz_madd52lo_epu64
   - [ ] _mm512_madd52lo_epu64
   - [ ] _mm512_mask_madd52lo_epu64
   - [ ] _mm512_maskz_madd52lo_epu64
   - [x] _mm_mask_maddubs_epi16
   - [x] _mm_maskz_maddubs_epi16
   - [x] _mm256_mask_maddubs_epi16
   - [x] _mm256_maskz_maddubs_epi16
   - [x] _mm512_maddubs_epi16
   - [x] _mm512_mask_maddubs_epi16
   - [x] _mm512_maskz_maddubs_epi16

 - [ ] [abs](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=abs)
Implemented: 28 out of 34 (82.35%)
   - [x] _mm_mask_abs_epi16
   - [x] _mm_maskz_abs_epi16
   - [ ] _mm256_mask_abs_epi16
   - [ ] _mm256_maskz_abs_epi16
   - [x] _mm512_abs_epi16
   - [x] _mm512_mask_abs_epi16
   - [x] _mm512_maskz_abs_epi16
   - [x] _mm_mask_abs_epi32
   - [x] _mm_maskz_abs_epi32
   - [ ] _mm256_mask_abs_epi32
   - [ ] _mm256_maskz_abs_epi32
   - [x] _mm512_abs_epi32
   - [x] _mm512_mask_abs_epi32
   - [x] _mm512_maskz_abs_epi32
   - [x] _mm_abs_epi64
   - [x] _mm_mask_abs_epi64
   - [x] _mm_maskz_abs_epi64
   - [x] _mm256_abs_epi64
   - [x] _mm256_mask_abs_epi64
   - [x] _mm256_maskz_abs_epi64
   - [x] _mm512_abs_epi64
   - [x] _mm512_mask_abs_epi64
   - [x] _mm512_maskz_abs_epi64
   - [x] _mm_mask_abs_epi8
   - [x] _mm_maskz_abs_epi8
   - [ ] _mm256_mask_abs_epi8
   - [ ] _mm256_maskz_abs_epi8
   - [x] _mm512_abs_epi8
   - [x] _mm512_mask_abs_epi8
   - [x] _mm512_maskz_abs_epi8
   - [x] _mm512_abs_pd
   - [x] _mm512_mask_abs_pd
   - [x] _mm512_abs_ps
   - [x] _mm512_mask_abs_ps

 - [ ] [add](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=add)
Implemented: 34 out of 58 (58.62%)
   - [x] _mm_mask_add_epi16
   - [x] _mm_maskz_add_epi16
   - [x] _mm256_mask_add_epi16
   - [x] _mm256_maskz_add_epi16
   - [x] _mm512_add_epi16
   - [x] _mm512_mask_add_epi16
   - [x] _mm512_maskz_add_epi16
   - [x] _mm_mask_add_epi32
   - [x] _mm_maskz_add_epi32
   - [x] _mm256_mask_add_epi32
   - [x] _mm256_maskz_add_epi32
   - [x] _mm512_add_epi32
   - [x] _mm512_mask_add_epi32
   - [x] _mm512_maskz_add_epi32
   - [x] _mm_mask_add_epi64
   - [x] _mm_maskz_add_epi64
   - [x] _mm256_mask_add_epi64
   - [x] _mm256_maskz_add_epi64
   - [x] _mm512_add_epi64
   - [x] _mm512_mask_add_epi64
   - [x] _mm512_maskz_add_epi64
   - [x] _mm_mask_add_epi8
   - [x] _mm_maskz_add_epi8
   - [ ] _mm256_mask_add_epi8
   - [ ] _mm256_maskz_add_epi8
   - [x] _mm512_add_epi8
   - [x] _mm512_mask_add_epi8
   - [x] _mm512_maskz_add_epi8
   - [ ] _mm_mask_add_pd
   - [ ] _mm_maskz_add_pd
   - [ ] _mm256_mask_add_pd
   - [ ] _mm256_maskz_add_pd
   - [x] _mm512_add_pd
   - [x] _mm512_mask_add_pd
   - [x] _mm512_maskz_add_pd
   - [ ] _mm_mask_add_ps
   - [ ] _mm_maskz_add_ps
   - [ ] _mm256_mask_add_ps
   - [ ] _mm256_maskz_add_ps
   - [x] _mm512_add_ps
   - [x] _mm512_mask_add_ps
   - [x] _mm512_maskz_add_ps
   - [ ] _mm512_add_round_pd
   - [ ] _mm512_mask_add_round_pd
   - [ ] _mm512_maskz_add_round_pd
   - [ ] _mm512_add_round_ps
   - [ ] _mm512_mask_add_round_ps
   - [ ] _mm512_maskz_add_round_ps
   - [ ] _mm_add_round_sd
   - [ ] _mm_mask_add_round_sd
   - [ ] _mm_maskz_add_round_sd
   - [ ] _mm_add_round_ss
   - [ ] _mm_mask_add_round_ss
   - [ ] _mm_maskz_add_round_ss
   - [ ] _mm_mask_add_sd
   - [ ] _mm_maskz_add_sd
   - [x] _mm_mask_add_ss
   - [x] _mm_maskz_add_ss

 - [ ] [adds](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=adds)
Implemented: 20 out of 28 (71.43%)
   - [x] _mm_mask_adds_epi16
   - [x] _mm_maskz_adds_epi16
   - [x] _mm256_mask_adds_epi16
   - [x] _mm256_maskz_adds_epi16
   - [x] _mm512_adds_epi16
   - [x] _mm512_mask_adds_epi16
   - [x] _mm512_maskz_adds_epi16
   - [x] _mm_mask_adds_epi8
   - [x] _mm_maskz_adds_epi8
   - [x] _mm256_mask_adds_epi8
   - [x] _mm256_maskz_adds_epi8
   - [x] _mm512_adds_epi8
   - [x] _mm512_mask_adds_epi8
   - [x] _mm512_maskz_adds_epi8
   - [ ] _mm_mask_adds_epu16
   - [ ] _mm_maskz_adds_epu16
   - [ ] _mm256_mask_adds_epu16
   - [ ] _mm256_maskz_adds_epu16
   - [x] _mm512_adds_epu16
   - [x] _mm512_mask_adds_epu16
   - [x] _mm512_maskz_adds_epu16
   - [ ] _mm_mask_adds_epu8
   - [ ] _mm_maskz_adds_epu8
   - [ ] _mm256_mask_adds_epu8
   - [ ] _mm256_maskz_adds_epu8
   - [x] _mm512_adds_epu8
   - [x] _mm512_mask_adds_epu8
   - [x] _mm512_maskz_adds_epu8

 - [ ] [alignr](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=alignr)
Implemented: 0 out of 25 (0.00%)
   - [ ] _mm_alignr_epi32
   - [ ] _mm_mask_alignr_epi32
   - [ ] _mm_maskz_alignr_epi32
   - [ ] _mm256_alignr_epi32
   - [ ] _mm256_mask_alignr_epi32
   - [ ] _mm256_maskz_alignr_epi32
   - [ ] _mm512_alignr_epi32
   - [ ] _mm512_mask_alignr_epi32
   - [ ] _mm512_maskz_alignr_epi32
   - [ ] _mm_alignr_epi64
   - [ ] _mm_mask_alignr_epi64
   - [ ] _mm_maskz_alignr_epi64
   - [ ] _mm256_alignr_epi64
   - [ ] _mm256_mask_alignr_epi64
   - [ ] _mm256_maskz_alignr_epi64
   - [ ] _mm512_alignr_epi64
   - [ ] _mm512_mask_alignr_epi64
   - [ ] _mm512_maskz_alignr_epi64
   - [ ] _mm_mask_alignr_epi8
   - [ ] _mm_maskz_alignr_epi8
   - [ ] _mm256_mask_alignr_epi8
   - [ ] _mm256_maskz_alignr_epi8
   - [ ] _mm512_alignr_epi8
   - [ ] _mm512_mask_alignr_epi8
   - [ ] _mm512_maskz_alignr_epi8

 - [ ] [and](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=and)
Implemented: 13 out of 29 (44.83%)
   - [ ] _mm_mask_and_epi32
   - [ ] _mm_maskz_and_epi32
   - [ ] _mm256_mask_and_epi32
   - [ ] _mm256_maskz_and_epi32
   - [x] _mm512_and_epi32
   - [x] _mm512_mask_and_epi32
   - [x] _mm512_maskz_and_epi32
   - [ ] _mm_mask_and_epi64
   - [ ] _mm_maskz_and_epi64
   - [ ] _mm256_mask_and_epi64
   - [ ] _mm256_maskz_and_epi64
   - [x] _mm512_and_epi64
   - [x] _mm512_mask_and_epi64
   - [x] _mm512_maskz_and_epi64
   - [ ] _mm_mask_and_pd
   - [ ] _mm_maskz_and_pd
   - [ ] _mm256_mask_and_pd
   - [ ] _mm256_maskz_and_pd
   - [x] _mm512_and_pd
   - [x] _mm512_mask_and_pd
   - [x] _mm512_maskz_and_pd
   - [ ] _mm_mask_and_ps
   - [ ] _mm_maskz_and_ps
   - [ ] _mm256_mask_and_ps
   - [ ] _mm256_maskz_and_ps
   - [x] _mm512_and_ps
   - [x] _mm512_mask_and_ps
   - [x] _mm512_maskz_and_ps
   - [x] _mm512_and_si512

 - [ ] [andnot](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=andnot)
Implemented: 13 out of 29 (44.83%)
   - [ ] _mm_mask_andnot_epi32
   - [ ] _mm_maskz_andnot_epi32
   - [ ] _mm256_mask_andnot_epi32
   - [ ] _mm256_maskz_andnot_epi32
   - [x] _mm512_andnot_epi32
   - [x] _mm512_mask_andnot_epi32
   - [x] _mm512_maskz_andnot_epi32
   - [ ] _mm_mask_andnot_epi64
   - [ ] _mm_maskz_andnot_epi64
   - [ ] _mm256_mask_andnot_epi64
   - [ ] _mm256_maskz_andnot_epi64
   - [x] _mm512_andnot_epi64
   - [x] _mm512_mask_andnot_epi64
   - [x] _mm512_maskz_andnot_epi64
   - [ ] _mm_mask_andnot_pd
   - [ ] _mm_maskz_andnot_pd
   - [ ] _mm256_mask_andnot_pd
   - [ ] _mm256_maskz_andnot_pd
   - [x] _mm512_andnot_pd
   - [x] _mm512_mask_andnot_pd
   - [x] _mm512_maskz_andnot_pd
   - [ ] _mm_mask_andnot_ps
   - [ ] _mm_maskz_andnot_ps
   - [ ] _mm256_mask_andnot_ps
   - [ ] _mm256_maskz_andnot_ps
   - [x] _mm512_andnot_ps
   - [x] _mm512_mask_andnot_ps
   - [x] _mm512_maskz_andnot_ps
   - [x] _mm512_andnot_si512

 - [x] [avg](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=avg)
Implemented: 14 out of 14 (100.00%)

 - [ ] [bitshuffle](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=bitshuffle)
Implemented: 0 out of 6 (0.00%)
   - [ ] _mm_bitshuffle_epi64_mask
   - [ ] _mm_mask_bitshuffle_epi64_mask
   - [ ] _mm256_bitshuffle_epi64_mask
   - [ ] _mm256_mask_bitshuffle_epi64_mask
   - [ ] _mm512_bitshuffle_epi64_mask
   - [ ] _mm512_mask_bitshuffle_epi64_mask

 - [x] [blend](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=blend)
Implemented: 18 out of 18 (100.00%)

 - [ ] [cast](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cast)
Implemented: 64 out of 115 (55.65%)
   - [x] _mm256_broadcast_f32x2
   - [x] _mm256_mask_broadcast_f32x2
   - [x] _mm256_maskz_broadcast_f32x2
   - [x] _mm512_broadcast_f32x2
   - [x] _mm512_mask_broadcast_f32x2
   - [x] _mm512_maskz_broadcast_f32x2
   - [x] _mm256_broadcast_f32x4
   - [x] _mm256_mask_broadcast_f32x4
   - [x] _mm256_maskz_broadcast_f32x4
   - [x] _mm512_broadcast_f32x4
   - [x] _mm512_mask_broadcast_f32x4
   - [x] _mm512_maskz_broadcast_f32x4
   - [x] _mm512_broadcast_f32x8
   - [x] _mm512_mask_broadcast_f32x8
   - [x] _mm512_maskz_broadcast_f32x8
   - [x] _mm256_broadcast_f64x2
   - [x] _mm256_mask_broadcast_f64x2
   - [x] _mm256_maskz_broadcast_f64x2
   - [x] _mm512_broadcast_f64x2
   - [x] _mm512_mask_broadcast_f64x2
   - [x] _mm512_maskz_broadcast_f64x2
   - [x] _mm512_broadcast_f64x4
   - [x] _mm512_mask_broadcast_f64x4
   - [x] _mm512_maskz_broadcast_f64x4
   - [ ] _mm_broadcast_i32x2
   - [ ] _mm_mask_broadcast_i32x2
   - [ ] _mm_maskz_broadcast_i32x2
   - [ ] _mm256_broadcast_i32x2
   - [ ] _mm256_mask_broadcast_i32x2
   - [ ] _mm256_maskz_broadcast_i32x2
   - [ ] _mm512_broadcast_i32x2
   - [ ] _mm512_mask_broadcast_i32x2
   - [ ] _mm512_maskz_broadcast_i32x2
   - [ ] _mm256_broadcast_i32x4
   - [ ] _mm256_mask_broadcast_i32x4
   - [ ] _mm256_maskz_broadcast_i32x4
   - [x] _mm512_broadcast_i32x4
   - [x] _mm512_mask_broadcast_i32x4
   - [x] _mm512_maskz_broadcast_i32x4
   - [ ] _mm512_broadcast_i32x8
   - [ ] _mm512_mask_broadcast_i32x8
   - [ ] _mm512_maskz_broadcast_i32x8
   - [ ] _mm256_broadcast_i64x2
   - [ ] _mm256_mask_broadcast_i64x2
   - [ ] _mm256_maskz_broadcast_i64x2
   - [ ] _mm512_broadcast_i64x2
   - [ ] _mm512_mask_broadcast_i64x2
   - [ ] _mm512_maskz_broadcast_i64x2
   - [x] _mm512_broadcast_i64x4
   - [x] _mm512_mask_broadcast_i64x4
   - [x] _mm512_maskz_broadcast_i64x4
   - [ ] _mm_mask_broadcastb_epi8
   - [ ] _mm_maskz_broadcastb_epi8
   - [ ] _mm256_mask_broadcastb_epi8
   - [ ] _mm256_maskz_broadcastb_epi8
   - [x] _mm512_broadcastb_epi8
   - [x] _mm512_mask_broadcastb_epi8
   - [x] _mm512_maskz_broadcastb_epi8
   - [ ] _mm_mask_broadcastd_epi32
   - [ ] _mm_maskz_broadcastd_epi32
   - [ ] _mm256_mask_broadcastd_epi32
   - [ ] _mm256_maskz_broadcastd_epi32
   - [x] _mm512_broadcastd_epi32
   - [x] _mm512_mask_broadcastd_epi32
   - [x] _mm512_maskz_broadcastd_epi32
   - [ ] _mm_broadcastmb_epi64
   - [ ] _mm256_broadcastmb_epi64
   - [ ] _mm512_broadcastmb_epi64
   - [ ] _mm_broadcastmw_epi32
   - [ ] _mm256_broadcastmw_epi32
   - [ ] _mm512_broadcastmw_epi32
   - [ ] _mm_mask_broadcastq_epi64
   - [ ] _mm_maskz_broadcastq_epi64
   - [ ] _mm256_mask_broadcastq_epi64
   - [ ] _mm256_maskz_broadcastq_epi64
   - [x] _mm512_broadcastq_epi64
   - [x] _mm512_mask_broadcastq_epi64
   - [x] _mm512_maskz_broadcastq_epi64
   - [ ] _mm256_mask_broadcastsd_pd
   - [ ] _mm256_maskz_broadcastsd_pd
   - [x] _mm512_broadcastsd_pd
   - [x] _mm512_mask_broadcastsd_pd
   - [x] _mm512_maskz_broadcastsd_pd
   - [ ] _mm_mask_broadcastss_ps
   - [ ] _mm_maskz_broadcastss_ps
   - [ ] _mm256_mask_broadcastss_ps
   - [ ] _mm256_maskz_broadcastss_ps
   - [x] _mm512_broadcastss_ps
   - [x] _mm512_mask_broadcastss_ps
   - [x] _mm512_maskz_broadcastss_ps
   - [ ] _mm_mask_broadcastw_epi16
   - [ ] _mm_maskz_broadcastw_epi16
   - [ ] _mm256_mask_broadcastw_epi16
   - [ ] _mm256_maskz_broadcastw_epi16
   - [x] _mm512_broadcastw_epi16
   - [ ] _mm512_mask_broadcastw_epi16
   - [ ] _mm512_maskz_broadcastw_epi16
   - [x] _mm512_castpd_ps
   - [x] _mm512_castpd_si512
   - [x] _mm512_castpd128_pd512
   - [x] _mm512_castpd256_pd512
   - [x] _mm512_castpd512_pd128
   - [x] _mm512_castpd512_pd256
   - [x] _mm512_castps_pd
   - [x] _mm512_castps_si512
   - [x] _mm512_castps128_ps512
   - [x] _mm512_castps256_ps512
   - [x] _mm512_castps512_ps128
   - [x] _mm512_castps512_ps256
   - [x] _mm512_castsi128_si512
   - [x] _mm512_castsi256_si512
   - [x] _mm512_castsi512_pd
   - [x] _mm512_castsi512_ps
   - [x] _mm512_castsi512_si128
   - [x] _mm512_castsi512_si256

 - [ ] [sll](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=sll)
Implemented: 13 out of 66 (19.70%)
   - [ ] _mm512_bslli_epi128
   - [ ] _mm_mask_sll_epi16
   - [ ] _mm_maskz_sll_epi16
   - [ ] _mm256_mask_sll_epi16
   - [ ] _mm256_maskz_sll_epi16
   - [x] _mm512_mask_sll_epi16
   - [x] _mm512_maskz_sll_epi16
   - [x] _mm512_sll_epi16
   - [ ] _mm_mask_sll_epi32
   - [ ] _mm_maskz_sll_epi32
   - [ ] _mm256_mask_sll_epi32
   - [ ] _mm256_maskz_sll_epi32
   - [x] _mm512_mask_sll_epi32
   - [x] _mm512_maskz_sll_epi32
   - [x] _mm512_sll_epi32
   - [ ] _mm_mask_sll_epi64
   - [ ] _mm_maskz_sll_epi64
   - [ ] _mm256_mask_sll_epi64
   - [ ] _mm256_maskz_sll_epi64
   - [x] _mm512_mask_sll_epi64
   - [x] _mm512_maskz_sll_epi64
   - [x] _mm512_sll_epi64
   - [ ] _mm_mask_slli_epi16
   - [ ] _mm_maskz_slli_epi16
   - [ ] _mm256_mask_slli_epi16
   - [ ] _mm256_maskz_slli_epi16
   - [ ] _mm512_mask_slli_epi16
   - [ ] _mm512_maskz_slli_epi16
   - [x] _mm512_slli_epi16
   - [ ] _mm_mask_slli_epi32
   - [ ] _mm_maskz_slli_epi32
   - [ ] _mm256_mask_slli_epi32
   - [ ] _mm256_maskz_slli_epi32
   - [ ] _mm512_mask_slli_epi32
   - [ ] _mm512_maskz_slli_epi32
   - [x] _mm512_slli_epi32
   - [ ] _mm_mask_slli_epi64
   - [ ] _mm_maskz_slli_epi64
   - [ ] _mm256_mask_slli_epi64
   - [ ] _mm256_maskz_slli_epi64
   - [ ] _mm512_mask_slli_epi64
   - [ ] _mm512_maskz_slli_epi64
   - [x] _mm512_slli_epi64
   - [ ] _mm_mask_sllv_epi16
   - [ ] _mm_maskz_sllv_epi16
   - [ ] _mm_sllv_epi16
   - [ ] _mm256_mask_sllv_epi16
   - [ ] _mm256_maskz_sllv_epi16
   - [ ] _mm256_sllv_epi16
   - [ ] _mm512_mask_sllv_epi16
   - [ ] _mm512_maskz_sllv_epi16
   - [x] _mm512_sllv_epi16
   - [ ] _mm_mask_sllv_epi32
   - [ ] _mm_maskz_sllv_epi32
   - [ ] _mm256_mask_sllv_epi32
   - [ ] _mm256_maskz_sllv_epi32
   - [ ] _mm512_mask_sllv_epi32
   - [ ] _mm512_maskz_sllv_epi32
   - [ ] _mm512_sllv_epi32
   - [ ] _mm_mask_sllv_epi64
   - [ ] _mm_maskz_sllv_epi64
   - [ ] _mm256_mask_sllv_epi64
   - [ ] _mm256_maskz_sllv_epi64
   - [ ] _mm512_mask_sllv_epi64
   - [ ] _mm512_maskz_sllv_epi64
   - [ ] _mm512_sllv_epi64

 - [ ] [srl](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=srl)
Implemented: 21 out of 66 (31.82%)
   - [ ] _mm512_bsrli_epi128
   - [ ] _mm_mask_srl_epi16
   - [ ] _mm_maskz_srl_epi16
   - [ ] _mm256_mask_srl_epi16
   - [ ] _mm256_maskz_srl_epi16
   - [ ] _mm512_mask_srl_epi16
   - [ ] _mm512_maskz_srl_epi16
   - [x] _mm512_srl_epi16
   - [ ] _mm_mask_srl_epi32
   - [ ] _mm_maskz_srl_epi32
   - [ ] _mm256_mask_srl_epi32
   - [ ] _mm256_maskz_srl_epi32
   - [x] _mm512_mask_srl_epi32
   - [x] _mm512_maskz_srl_epi32
   - [x] _mm512_srl_epi32
   - [ ] _mm_mask_srl_epi64
   - [ ] _mm_maskz_srl_epi64
   - [ ] _mm256_mask_srl_epi64
   - [ ] _mm256_maskz_srl_epi64
   - [x] _mm512_mask_srl_epi64
   - [x] _mm512_maskz_srl_epi64
   - [x] _mm512_srl_epi64
   - [ ] _mm_mask_srli_epi16
   - [ ] _mm_maskz_srli_epi16
   - [ ] _mm256_mask_srli_epi16
   - [ ] _mm256_maskz_srli_epi16
   - [ ] _mm512_mask_srli_epi16
   - [ ] _mm512_maskz_srli_epi16
   - [x] _mm512_srli_epi16
   - [ ] _mm_mask_srli_epi32
   - [ ] _mm_maskz_srli_epi32
   - [ ] _mm256_mask_srli_epi32
   - [ ] _mm256_maskz_srli_epi32
   - [ ] _mm512_mask_srli_epi32
   - [ ] _mm512_maskz_srli_epi32
   - [x] _mm512_srli_epi32
   - [ ] _mm_mask_srli_epi64
   - [ ] _mm_maskz_srli_epi64
   - [ ] _mm256_mask_srli_epi64
   - [ ] _mm256_maskz_srli_epi64
   - [ ] _mm512_mask_srli_epi64
   - [ ] _mm512_maskz_srli_epi64
   - [x] _mm512_srli_epi64
   - [x] _mm_mask_srlv_epi16
   - [x] _mm_maskz_srlv_epi16
   - [x] _mm_srlv_epi16
   - [ ] _mm256_mask_srlv_epi16
   - [ ] _mm256_maskz_srlv_epi16
   - [x] _mm256_srlv_epi16
   - [ ] _mm512_mask_srlv_epi16
   - [ ] _mm512_maskz_srlv_epi16
   - [x] _mm512_srlv_epi16
   - [x] _mm_mask_srlv_epi32
   - [x] _mm_maskz_srlv_epi32
   - [ ] _mm256_mask_srlv_epi32
   - [ ] _mm256_maskz_srlv_epi32
   - [ ] _mm512_mask_srlv_epi32
   - [ ] _mm512_maskz_srlv_epi32
   - [x] _mm512_srlv_epi32
   - [x] _mm_mask_srlv_epi64
   - [x] _mm_maskz_srlv_epi64
   - [ ] _mm256_mask_srlv_epi64
   - [ ] _mm256_maskz_srlv_epi64
   - [ ] _mm512_mask_srlv_epi64
   - [ ] _mm512_maskz_srlv_epi64
   - [x] _mm512_srlv_epi64

 - [ ] [cmp](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmp)
Implemented: 2 out of 72 (2.78%)
   - [ ] _mm_cmp_epi16_mask
   - [ ] _mm_mask_cmp_epi16_mask
   - [ ] _mm256_cmp_epi16_mask
   - [ ] _mm256_mask_cmp_epi16_mask
   - [ ] _mm512_cmp_epi16_mask
   - [ ] _mm512_mask_cmp_epi16_mask
   - [ ] _mm_cmp_epi32_mask
   - [ ] _mm_mask_cmp_epi32_mask
   - [ ] _mm256_cmp_epi32_mask
   - [ ] _mm256_mask_cmp_epi32_mask
   - [ ] _mm512_cmp_epi32_mask
   - [ ] _mm512_mask_cmp_epi32_mask
   - [ ] _mm_cmp_epi64_mask
   - [ ] _mm_mask_cmp_epi64_mask
   - [ ] _mm256_cmp_epi64_mask
   - [ ] _mm256_mask_cmp_epi64_mask
   - [ ] _mm512_cmp_epi64_mask
   - [ ] _mm512_mask_cmp_epi64_mask
   - [ ] _mm_cmp_epi8_mask
   - [ ] _mm_mask_cmp_epi8_mask
   - [ ] _mm256_cmp_epi8_mask
   - [ ] _mm256_mask_cmp_epi8_mask
   - [ ] _mm512_cmp_epi8_mask
   - [ ] _mm512_mask_cmp_epi8_mask
   - [ ] _mm_cmp_epu16_mask
   - [ ] _mm_mask_cmp_epu16_mask
   - [ ] _mm256_cmp_epu16_mask
   - [ ] _mm256_mask_cmp_epu16_mask
   - [ ] _mm512_cmp_epu16_mask
   - [ ] _mm512_mask_cmp_epu16_mask
   - [ ] _mm_cmp_epu32_mask
   - [ ] _mm_mask_cmp_epu32_mask
   - [ ] _mm256_cmp_epu32_mask
   - [ ] _mm256_mask_cmp_epu32_mask
   - [ ] _mm512_cmp_epu32_mask
   - [ ] _mm512_mask_cmp_epu32_mask
   - [ ] _mm_cmp_epu64_mask
   - [ ] _mm_mask_cmp_epu64_mask
   - [ ] _mm256_cmp_epu64_mask
   - [ ] _mm256_mask_cmp_epu64_mask
   - [ ] _mm512_cmp_epu64_mask
   - [ ] _mm512_mask_cmp_epu64_mask
   - [ ] _mm_cmp_epu8_mask
   - [ ] _mm_mask_cmp_epu8_mask
   - [ ] _mm256_cmp_epu8_mask
   - [ ] _mm256_mask_cmp_epu8_mask
   - [ ] _mm512_cmp_epu8_mask
   - [ ] _mm512_mask_cmp_epu8_mask
   - [ ] _mm_cmp_pd_mask
   - [ ] _mm_mask_cmp_pd_mask
   - [ ] _mm256_cmp_pd_mask
   - [ ] _mm256_mask_cmp_pd_mask
   - [x] _mm512_cmp_pd_mask
   - [ ] _mm512_mask_cmp_pd_mask
   - [ ] _mm_cmp_ps_mask
   - [ ] _mm_mask_cmp_ps_mask
   - [ ] _mm256_cmp_ps_mask
   - [ ] _mm256_mask_cmp_ps_mask
   - [x] _mm512_cmp_ps_mask
   - [ ] _mm512_mask_cmp_ps_mask
   - [ ] _mm512_cmp_round_pd_mask
   - [ ] _mm512_mask_cmp_round_pd_mask
   - [ ] _mm512_cmp_round_ps_mask
   - [ ] _mm512_mask_cmp_round_ps_mask
   - [ ] _mm_cmp_round_sd_mask
   - [ ] _mm_mask_cmp_round_sd_mask
   - [ ] _mm_cmp_round_ss_mask
   - [ ] _mm_mask_cmp_round_ss_mask
   - [ ] _mm_cmp_sd_mask
   - [ ] _mm_mask_cmp_sd_mask
   - [ ] _mm_cmp_ss_mask
   - [ ] _mm_mask_cmp_ss_mask

 - [ ] [cmpeq](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpeq)
Implemented: 8 out of 52 (15.38%)
   - [ ] _mm_cmpeq_epi16_mask
   - [ ] _mm_mask_cmpeq_epi16_mask
   - [ ] _mm256_cmpeq_epi16_mask
   - [ ] _mm256_mask_cmpeq_epi16_mask
   - [ ] _mm512_cmpeq_epi16_mask
   - [ ] _mm512_mask_cmpeq_epi16_mask
   - [ ] _mm_cmpeq_epi32_mask
   - [ ] _mm_mask_cmpeq_epi32_mask
   - [ ] _mm256_cmpeq_epi32_mask
   - [ ] _mm256_mask_cmpeq_epi32_mask
   - [x] _mm512_cmpeq_epi32_mask
   - [x] _mm512_mask_cmpeq_epi32_mask
   - [ ] _mm_cmpeq_epi64_mask
   - [ ] _mm_mask_cmpeq_epi64_mask
   - [ ] _mm256_cmpeq_epi64_mask
   - [ ] _mm256_mask_cmpeq_epi64_mask
   - [x] _mm512_cmpeq_epi64_mask
   - [x] _mm512_mask_cmpeq_epi64_mask
   - [ ] _mm_cmpeq_epi8_mask
   - [ ] _mm_mask_cmpeq_epi8_mask
   - [ ] _mm256_cmpeq_epi8_mask
   - [ ] _mm256_mask_cmpeq_epi8_mask
   - [x] _mm512_cmpeq_epi8_mask
   - [x] _mm512_mask_cmpeq_epi8_mask
   - [ ] _mm_cmpeq_epu16_mask
   - [ ] _mm_mask_cmpeq_epu16_mask
   - [ ] _mm256_cmpeq_epu16_mask
   - [ ] _mm256_mask_cmpeq_epu16_mask
   - [ ] _mm512_cmpeq_epu16_mask
   - [ ] _mm512_mask_cmpeq_epu16_mask
   - [ ] _mm_cmpeq_epu32_mask
   - [ ] _mm_mask_cmpeq_epu32_mask
   - [ ] _mm256_cmpeq_epu32_mask
   - [ ] _mm256_mask_cmpeq_epu32_mask
   - [ ] _mm512_cmpeq_epu32_mask
   - [ ] _mm512_mask_cmpeq_epu32_mask
   - [ ] _mm_cmpeq_epu64_mask
   - [ ] _mm_mask_cmpeq_epu64_mask
   - [ ] _mm256_cmpeq_epu64_mask
   - [ ] _mm256_mask_cmpeq_epu64_mask
   - [ ] _mm512_cmpeq_epu64_mask
   - [ ] _mm512_mask_cmpeq_epu64_mask
   - [ ] _mm_cmpeq_epu8_mask
   - [ ] _mm_mask_cmpeq_epu8_mask
   - [ ] _mm256_cmpeq_epu8_mask
   - [ ] _mm256_mask_cmpeq_epu8_mask
   - [ ] _mm512_cmpeq_epu8_mask
   - [ ] _mm512_mask_cmpeq_epu8_mask
   - [x] _mm512_cmpeq_pd_mask
   - [ ] _mm512_mask_cmpeq_pd_mask
   - [x] _mm512_cmpeq_ps_mask
   - [ ] _mm512_mask_cmpeq_ps_mask

 - [ ] [cmpge](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpge)
Implemented: 3 out of 48 (6.25%)
   - [ ] _mm_cmpge_epi16_mask
   - [ ] _mm_mask_cmpge_epi16_mask
   - [ ] _mm256_cmpge_epi16_mask
   - [ ] _mm256_mask_cmpge_epi16_mask
   - [ ] _mm512_cmpge_epi16_mask
   - [ ] _mm512_mask_cmpge_epi16_mask
   - [ ] _mm_cmpge_epi32_mask
   - [ ] _mm_mask_cmpge_epi32_mask
   - [ ] _mm256_cmpge_epi32_mask
   - [ ] _mm256_mask_cmpge_epi32_mask
   - [ ] _mm512_cmpge_epi32_mask
   - [ ] _mm512_mask_cmpge_epi32_mask
   - [ ] _mm_cmpge_epi64_mask
   - [ ] _mm_mask_cmpge_epi64_mask
   - [ ] _mm256_cmpge_epi64_mask
   - [ ] _mm256_mask_cmpge_epi64_mask
   - [x] _mm512_cmpge_epi64_mask
   - [ ] _mm512_mask_cmpge_epi64_mask
   - [ ] _mm_cmpge_epi8_mask
   - [ ] _mm_mask_cmpge_epi8_mask
   - [ ] _mm256_cmpge_epi8_mask
   - [ ] _mm256_mask_cmpge_epi8_mask
   - [x] _mm512_cmpge_epi8_mask
   - [ ] _mm512_mask_cmpge_epi8_mask
   - [ ] _mm_cmpge_epu16_mask
   - [ ] _mm_mask_cmpge_epu16_mask
   - [ ] _mm256_cmpge_epu16_mask
   - [ ] _mm256_mask_cmpge_epu16_mask
   - [ ] _mm512_cmpge_epu16_mask
   - [ ] _mm512_mask_cmpge_epu16_mask
   - [ ] _mm_cmpge_epu32_mask
   - [ ] _mm_mask_cmpge_epu32_mask
   - [ ] _mm256_cmpge_epu32_mask
   - [ ] _mm256_mask_cmpge_epu32_mask
   - [ ] _mm512_cmpge_epu32_mask
   - [ ] _mm512_mask_cmpge_epu32_mask
   - [ ] _mm_cmpge_epu64_mask
   - [ ] _mm_mask_cmpge_epu64_mask
   - [ ] _mm256_cmpge_epu64_mask
   - [ ] _mm256_mask_cmpge_epu64_mask
   - [ ] _mm512_cmpge_epu64_mask
   - [ ] _mm512_mask_cmpge_epu64_mask
   - [ ] _mm_cmpge_epu8_mask
   - [ ] _mm_mask_cmpge_epu8_mask
   - [ ] _mm256_cmpge_epu8_mask
   - [ ] _mm256_mask_cmpge_epu8_mask
   - [x] _mm512_cmpge_epu8_mask
   - [ ] _mm512_mask_cmpge_epu8_mask

 - [ ] [cmpgt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpgt)
Implemented: 6 out of 48 (12.50%)
   - [ ] _mm_cmpgt_epi16_mask
   - [ ] _mm_mask_cmpgt_epi16_mask
   - [ ] _mm256_cmpgt_epi16_mask
   - [ ] _mm256_mask_cmpgt_epi16_mask
   - [ ] _mm512_cmpgt_epi16_mask
   - [ ] _mm512_mask_cmpgt_epi16_mask
   - [ ] _mm_cmpgt_epi32_mask
   - [ ] _mm_mask_cmpgt_epi32_mask
   - [ ] _mm256_cmpgt_epi32_mask
   - [ ] _mm256_mask_cmpgt_epi32_mask
   - [x] _mm512_cmpgt_epi32_mask
   - [x] _mm512_mask_cmpgt_epi32_mask
   - [ ] _mm_cmpgt_epi64_mask
   - [ ] _mm_mask_cmpgt_epi64_mask
   - [ ] _mm256_cmpgt_epi64_mask
   - [ ] _mm256_mask_cmpgt_epi64_mask
   - [x] _mm512_cmpgt_epi64_mask
   - [x] _mm512_mask_cmpgt_epi64_mask
   - [ ] _mm_cmpgt_epi8_mask
   - [ ] _mm_mask_cmpgt_epi8_mask
   - [ ] _mm256_cmpgt_epi8_mask
   - [ ] _mm256_mask_cmpgt_epi8_mask
   - [x] _mm512_cmpgt_epi8_mask
   - [ ] _mm512_mask_cmpgt_epi8_mask
   - [ ] _mm_cmpgt_epu16_mask
   - [ ] _mm_mask_cmpgt_epu16_mask
   - [ ] _mm256_cmpgt_epu16_mask
   - [ ] _mm256_mask_cmpgt_epu16_mask
   - [ ] _mm512_cmpgt_epu16_mask
   - [ ] _mm512_mask_cmpgt_epu16_mask
   - [ ] _mm_cmpgt_epu32_mask
   - [ ] _mm_mask_cmpgt_epu32_mask
   - [ ] _mm256_cmpgt_epu32_mask
   - [ ] _mm256_mask_cmpgt_epu32_mask
   - [ ] _mm512_cmpgt_epu32_mask
   - [ ] _mm512_mask_cmpgt_epu32_mask
   - [ ] _mm_cmpgt_epu64_mask
   - [ ] _mm_mask_cmpgt_epu64_mask
   - [ ] _mm256_cmpgt_epu64_mask
   - [ ] _mm256_mask_cmpgt_epu64_mask
   - [ ] _mm512_cmpgt_epu64_mask
   - [ ] _mm512_mask_cmpgt_epu64_mask
   - [ ] _mm_cmpgt_epu8_mask
   - [ ] _mm_mask_cmpgt_epu8_mask
   - [ ] _mm256_cmpgt_epu8_mask
   - [ ] _mm256_mask_cmpgt_epu8_mask
   - [x] _mm512_cmpgt_epu8_mask
   - [ ] _mm512_mask_cmpgt_epu8_mask

 - [ ] [cmple](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmple)
Implemented: 2 out of 52 (3.85%)
   - [ ] _mm_cmple_epi16_mask
   - [ ] _mm_mask_cmple_epi16_mask
   - [ ] _mm256_cmple_epi16_mask
   - [ ] _mm256_mask_cmple_epi16_mask
   - [ ] _mm512_cmple_epi16_mask
   - [ ] _mm512_mask_cmple_epi16_mask
   - [ ] _mm_cmple_epi32_mask
   - [ ] _mm_mask_cmple_epi32_mask
   - [ ] _mm256_cmple_epi32_mask
   - [ ] _mm256_mask_cmple_epi32_mask
   - [ ] _mm512_cmple_epi32_mask
   - [ ] _mm512_mask_cmple_epi32_mask
   - [ ] _mm_cmple_epi64_mask
   - [ ] _mm_mask_cmple_epi64_mask
   - [ ] _mm256_cmple_epi64_mask
   - [ ] _mm256_mask_cmple_epi64_mask
   - [ ] _mm512_cmple_epi64_mask
   - [ ] _mm512_mask_cmple_epi64_mask
   - [ ] _mm_cmple_epi8_mask
   - [ ] _mm_mask_cmple_epi8_mask
   - [ ] _mm256_cmple_epi8_mask
   - [ ] _mm256_mask_cmple_epi8_mask
   - [x] _mm512_cmple_epi8_mask
   - [ ] _mm512_mask_cmple_epi8_mask
   - [ ] _mm_cmple_epu16_mask
   - [ ] _mm_mask_cmple_epu16_mask
   - [ ] _mm256_cmple_epu16_mask
   - [ ] _mm256_mask_cmple_epu16_mask
   - [ ] _mm512_cmple_epu16_mask
   - [ ] _mm512_mask_cmple_epu16_mask
   - [ ] _mm_cmple_epu32_mask
   - [ ] _mm_mask_cmple_epu32_mask
   - [ ] _mm256_cmple_epu32_mask
   - [ ] _mm256_mask_cmple_epu32_mask
   - [ ] _mm512_cmple_epu32_mask
   - [ ] _mm512_mask_cmple_epu32_mask
   - [ ] _mm_cmple_epu64_mask
   - [ ] _mm_mask_cmple_epu64_mask
   - [ ] _mm256_cmple_epu64_mask
   - [ ] _mm256_mask_cmple_epu64_mask
   - [ ] _mm512_cmple_epu64_mask
   - [ ] _mm512_mask_cmple_epu64_mask
   - [ ] _mm_cmple_epu8_mask
   - [ ] _mm_mask_cmple_epu8_mask
   - [ ] _mm256_cmple_epu8_mask
   - [ ] _mm256_mask_cmple_epu8_mask
   - [x] _mm512_cmple_epu8_mask
   - [ ] _mm512_mask_cmple_epu8_mask
   - [ ] _mm512_cmple_pd_mask
   - [ ] _mm512_mask_cmple_pd_mask
   - [ ] _mm512_cmple_ps_mask
   - [ ] _mm512_mask_cmple_ps_mask

 - [ ] [cmplt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmplt)
Implemented: 4 out of 52 (7.69%)
   - [ ] _mm_cmplt_epi16_mask
   - [ ] _mm_mask_cmplt_epi16_mask
   - [ ] _mm256_cmplt_epi16_mask
   - [ ] _mm256_mask_cmplt_epi16_mask
   - [ ] _mm512_cmplt_epi16_mask
   - [ ] _mm512_mask_cmplt_epi16_mask
   - [ ] _mm_cmplt_epi32_mask
   - [ ] _mm_mask_cmplt_epi32_mask
   - [ ] _mm256_cmplt_epi32_mask
   - [ ] _mm256_mask_cmplt_epi32_mask
   - [ ] _mm512_cmplt_epi32_mask
   - [ ] _mm512_mask_cmplt_epi32_mask
   - [ ] _mm_cmplt_epi64_mask
   - [ ] _mm_mask_cmplt_epi64_mask
   - [ ] _mm256_cmplt_epi64_mask
   - [ ] _mm256_mask_cmplt_epi64_mask
   - [ ] _mm512_cmplt_epi64_mask
   - [ ] _mm512_mask_cmplt_epi64_mask
   - [ ] _mm_cmplt_epi8_mask
   - [ ] _mm_mask_cmplt_epi8_mask
   - [ ] _mm256_cmplt_epi8_mask
   - [ ] _mm256_mask_cmplt_epi8_mask
   - [x] _mm512_cmplt_epi8_mask
   - [ ] _mm512_mask_cmplt_epi8_mask
   - [ ] _mm_cmplt_epu16_mask
   - [ ] _mm_mask_cmplt_epu16_mask
   - [ ] _mm256_cmplt_epu16_mask
   - [ ] _mm256_mask_cmplt_epu16_mask
   - [ ] _mm512_cmplt_epu16_mask
   - [ ] _mm512_mask_cmplt_epu16_mask
   - [ ] _mm_cmplt_epu32_mask
   - [ ] _mm_mask_cmplt_epu32_mask
   - [ ] _mm256_cmplt_epu32_mask
   - [ ] _mm256_mask_cmplt_epu32_mask
   - [ ] _mm512_cmplt_epu32_mask
   - [ ] _mm512_mask_cmplt_epu32_mask
   - [ ] _mm_cmplt_epu64_mask
   - [ ] _mm_mask_cmplt_epu64_mask
   - [ ] _mm256_cmplt_epu64_mask
   - [ ] _mm256_mask_cmplt_epu64_mask
   - [ ] _mm512_cmplt_epu64_mask
   - [ ] _mm512_mask_cmplt_epu64_mask
   - [ ] _mm_cmplt_epu8_mask
   - [ ] _mm_mask_cmplt_epu8_mask
   - [ ] _mm256_cmplt_epu8_mask
   - [ ] _mm256_mask_cmplt_epu8_mask
   - [x] _mm512_cmplt_epu8_mask
   - [ ] _mm512_mask_cmplt_epu8_mask
   - [x] _mm512_cmplt_pd_mask
   - [ ] _mm512_mask_cmplt_pd_mask
   - [x] _mm512_cmplt_ps_mask
   - [ ] _mm512_mask_cmplt_ps_mask

 - [ ] [cmpneq](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpneq)
Implemented: 32 out of 52 (61.54%)
   - [x] _mm_cmpneq_epi16_mask
   - [x] _mm_mask_cmpneq_epi16_mask
   - [x] _mm256_cmpneq_epi16_mask
   - [x] _mm256_mask_cmpneq_epi16_mask
   - [ ] _mm512_cmpneq_epi16_mask
   - [ ] _mm512_mask_cmpneq_epi16_mask
   - [x] _mm_cmpneq_epi32_mask
   - [x] _mm_mask_cmpneq_epi32_mask
   - [x] _mm256_cmpneq_epi32_mask
   - [x] _mm256_mask_cmpneq_epi32_mask
   - [ ] _mm512_cmpneq_epi32_mask
   - [ ] _mm512_mask_cmpneq_epi32_mask
   - [x] _mm_cmpneq_epi64_mask
   - [x] _mm_mask_cmpneq_epi64_mask
   - [x] _mm256_cmpneq_epi64_mask
   - [x] _mm256_mask_cmpneq_epi64_mask
   - [ ] _mm512_cmpneq_epi64_mask
   - [ ] _mm512_mask_cmpneq_epi64_mask
   - [x] _mm_cmpneq_epi8_mask
   - [x] _mm_mask_cmpneq_epi8_mask
   - [x] _mm256_cmpneq_epi8_mask
   - [x] _mm256_mask_cmpneq_epi8_mask
   - [ ] _mm512_cmpneq_epi8_mask
   - [ ] _mm512_mask_cmpneq_epi8_mask
   - [x] _mm_cmpneq_epu16_mask
   - [x] _mm_mask_cmpneq_epu16_mask
   - [x] _mm256_cmpneq_epu16_mask
   - [x] _mm256_mask_cmpneq_epu16_mask
   - [ ] _mm512_cmpneq_epu16_mask
   - [ ] _mm512_mask_cmpneq_epu16_mask
   - [x] _mm_cmpneq_epu32_mask
   - [x] _mm_mask_cmpneq_epu32_mask
   - [x] _mm256_cmpneq_epu32_mask
   - [x] _mm256_mask_cmpneq_epu32_mask
   - [ ] _mm512_cmpneq_epu32_mask
   - [ ] _mm512_mask_cmpneq_epu32_mask
   - [x] _mm_cmpneq_epu64_mask
   - [x] _mm_mask_cmpneq_epu64_mask
   - [x] _mm256_cmpneq_epu64_mask
   - [x] _mm256_mask_cmpneq_epu64_mask
   - [ ] _mm512_cmpneq_epu64_mask
   - [ ] _mm512_mask_cmpneq_epu64_mask
   - [x] _mm_cmpneq_epu8_mask
   - [x] _mm_mask_cmpneq_epu8_mask
   - [x] _mm256_cmpneq_epu8_mask
   - [x] _mm256_mask_cmpneq_epu8_mask
   - [ ] _mm512_cmpneq_epu8_mask
   - [ ] _mm512_mask_cmpneq_epu8_mask
   - [ ] _mm512_cmpneq_pd_mask
   - [ ] _mm512_mask_cmpneq_pd_mask
   - [ ] _mm512_cmpneq_ps_mask
   - [ ] _mm512_mask_cmpneq_ps_mask

 - [ ] [cmpnle](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpnle)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_cmpnle_pd_mask
   - [ ] _mm512_mask_cmpnle_pd_mask
   - [ ] _mm512_cmpnle_ps_mask
   - [ ] _mm512_mask_cmpnle_ps_mask

 - [ ] [cmpnlt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpnlt)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_cmpnlt_pd_mask
   - [ ] _mm512_mask_cmpnlt_pd_mask
   - [ ] _mm512_cmpnlt_ps_mask
   - [ ] _mm512_mask_cmpnlt_ps_mask

 - [ ] [cmpord](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpord)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_cmpord_pd_mask
   - [ ] _mm512_mask_cmpord_pd_mask
   - [ ] _mm512_cmpord_ps_mask
   - [ ] _mm512_mask_cmpord_ps_mask

 - [ ] [cmpunord](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cmpunord)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_cmpunord_pd_mask
   - [ ] _mm512_mask_cmpunord_pd_mask
   - [ ] _mm512_cmpunord_ps_mask
   - [ ] _mm512_mask_cmpunord_ps_mask

 - [ ] [comi](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=comi)
Implemented: 0 out of 2 (0.00%)
   - [ ] _mm_comi_round_sd
   - [ ] _mm_comi_round_ss

 - [ ] [compress](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=compress)
Implemented: 24 out of 54 (44.44%)
   - [ ] _mm_mask_compress_epi16
   - [ ] _mm_maskz_compress_epi16
   - [ ] _mm256_mask_compress_epi16
   - [ ] _mm256_maskz_compress_epi16
   - [ ] _mm512_mask_compress_epi16
   - [ ] _mm512_maskz_compress_epi16
   - [ ] _mm_mask_compress_epi32
   - [ ] _mm_maskz_compress_epi32
   - [x] _mm256_mask_compress_epi32
   - [x] _mm256_maskz_compress_epi32
   - [x] _mm512_mask_compress_epi32
   - [x] _mm512_maskz_compress_epi32
   - [ ] _mm_mask_compress_epi64
   - [ ] _mm_maskz_compress_epi64
   - [x] _mm256_mask_compress_epi64
   - [x] _mm256_maskz_compress_epi64
   - [x] _mm512_mask_compress_epi64
   - [x] _mm512_maskz_compress_epi64
   - [ ] _mm_mask_compress_epi8
   - [ ] _mm_maskz_compress_epi8
   - [ ] _mm256_mask_compress_epi8
   - [ ] _mm256_maskz_compress_epi8
   - [ ] _mm512_mask_compress_epi8
   - [ ] _mm512_maskz_compress_epi8
   - [ ] _mm_mask_compress_pd
   - [ ] _mm_maskz_compress_pd
   - [x] _mm256_mask_compress_pd
   - [x] _mm256_maskz_compress_pd
   - [x] _mm512_mask_compress_pd
   - [x] _mm512_maskz_compress_pd
   - [ ] _mm_mask_compress_ps
   - [ ] _mm_maskz_compress_ps
   - [x] _mm256_mask_compress_ps
   - [x] _mm256_maskz_compress_ps
   - [x] _mm512_mask_compress_ps
   - [x] _mm512_maskz_compress_ps
   - [ ] _mm_mask_compressstoreu_epi16
   - [ ] _mm256_mask_compressstoreu_epi16
   - [ ] _mm512_mask_compressstoreu_epi16
   - [ ] _mm_mask_compressstoreu_epi32
   - [x] _mm256_mask_compressstoreu_epi32
   - [x] _mm512_mask_compressstoreu_epi32
   - [ ] _mm_mask_compressstoreu_epi64
   - [x] _mm256_mask_compressstoreu_epi64
   - [x] _mm512_mask_compressstoreu_epi64
   - [ ] _mm_mask_compressstoreu_epi8
   - [ ] _mm256_mask_compressstoreu_epi8
   - [ ] _mm512_mask_compressstoreu_epi8
   - [ ] _mm_mask_compressstoreu_pd
   - [x] _mm256_mask_compressstoreu_pd
   - [x] _mm512_mask_compressstoreu_pd
   - [ ] _mm_mask_compressstoreu_ps
   - [x] _mm256_mask_compressstoreu_ps
   - [x] _mm512_mask_compressstoreu_ps

 - [ ] [conflict](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=conflict)
Implemented: 0 out of 18 (0.00%)
   - [ ] _mm_conflict_epi32
   - [ ] _mm_mask_conflict_epi32
   - [ ] _mm_maskz_conflict_epi32
   - [ ] _mm256_conflict_epi32
   - [ ] _mm256_mask_conflict_epi32
   - [ ] _mm256_maskz_conflict_epi32
   - [ ] _mm512_conflict_epi32
   - [ ] _mm512_mask_conflict_epi32
   - [ ] _mm512_maskz_conflict_epi32
   - [ ] _mm_conflict_epi64
   - [ ] _mm_mask_conflict_epi64
   - [ ] _mm_maskz_conflict_epi64
   - [ ] _mm256_conflict_epi64
   - [ ] _mm256_mask_conflict_epi64
   - [ ] _mm256_maskz_conflict_epi64
   - [ ] _mm512_conflict_epi64
   - [ ] _mm512_mask_conflict_epi64
   - [ ] _mm512_maskz_conflict_epi64

 - [ ] [cvt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=cvt)
Implemented: 40 out of 708 (5.65%)
   - [ ] _mm512_cvt_roundepi32_ps
   - [ ] _mm512_mask_cvt_roundepi32_ps
   - [ ] _mm512_maskz_cvt_roundepi32_ps
   - [ ] _mm512_cvt_roundepi64_pd
   - [ ] _mm512_mask_cvt_roundepi64_pd
   - [ ] _mm512_maskz_cvt_roundepi64_pd
   - [ ] _mm512_cvt_roundepi64_ps
   - [ ] _mm512_mask_cvt_roundepi64_ps
   - [ ] _mm512_maskz_cvt_roundepi64_ps
   - [ ] _mm512_cvt_roundepu32_ps
   - [ ] _mm512_mask_cvt_roundepu32_ps
   - [ ] _mm512_maskz_cvt_roundepu32_ps
   - [ ] _mm512_cvt_roundepu64_pd
   - [ ] _mm512_mask_cvt_roundepu64_pd
   - [ ] _mm512_maskz_cvt_roundepu64_pd
   - [ ] _mm512_cvt_roundepu64_ps
   - [ ] _mm512_mask_cvt_roundepu64_ps
   - [ ] _mm512_maskz_cvt_roundepu64_ps
   - [ ] _mm_cvt_roundi32_ss
   - [ ] _mm_cvt_roundi64_sd
   - [ ] _mm_cvt_roundi64_ss
   - [ ] _mm512_cvt_roundpd_epi32
   - [ ] _mm512_mask_cvt_roundpd_epi32
   - [ ] _mm512_maskz_cvt_roundpd_epi32
   - [ ] _mm512_cvt_roundpd_epi64
   - [ ] _mm512_mask_cvt_roundpd_epi64
   - [ ] _mm512_maskz_cvt_roundpd_epi64
   - [ ] _mm512_cvt_roundpd_epu32
   - [ ] _mm512_mask_cvt_roundpd_epu32
   - [ ] _mm512_maskz_cvt_roundpd_epu32
   - [ ] _mm512_cvt_roundpd_epu64
   - [ ] _mm512_mask_cvt_roundpd_epu64
   - [ ] _mm512_maskz_cvt_roundpd_epu64
   - [ ] _mm512_cvt_roundpd_ps
   - [ ] _mm512_mask_cvt_roundpd_ps
   - [ ] _mm512_maskz_cvt_roundpd_ps
   - [ ] _mm512_cvt_roundph_ps
   - [ ] _mm512_mask_cvt_roundph_ps
   - [ ] _mm512_maskz_cvt_roundph_ps
   - [ ] _mm512_cvt_roundps_epi32
   - [ ] _mm512_mask_cvt_roundps_epi32
   - [ ] _mm512_maskz_cvt_roundps_epi32
   - [ ] _mm512_cvt_roundps_epi64
   - [ ] _mm512_mask_cvt_roundps_epi64
   - [ ] _mm512_maskz_cvt_roundps_epi64
   - [ ] _mm512_cvt_roundps_epu32
   - [ ] _mm512_mask_cvt_roundps_epu32
   - [ ] _mm512_maskz_cvt_roundps_epu32
   - [ ] _mm512_cvt_roundps_epu64
   - [ ] _mm512_mask_cvt_roundps_epu64
   - [ ] _mm512_maskz_cvt_roundps_epu64
   - [ ] _mm512_cvt_roundps_pd
   - [ ] _mm512_mask_cvt_roundps_pd
   - [ ] _mm512_maskz_cvt_roundps_pd
   - [ ] _mm_mask_cvt_roundps_ph
   - [ ] _mm_maskz_cvt_roundps_ph
   - [ ] _mm256_mask_cvt_roundps_ph
   - [ ] _mm256_maskz_cvt_roundps_ph
   - [ ] _mm512_cvt_roundps_ph
   - [ ] _mm512_mask_cvt_roundps_ph
   - [ ] _mm512_maskz_cvt_roundps_ph
   - [ ] _mm_cvt_roundsd_i32
   - [ ] _mm_cvt_roundsd_i64
   - [ ] _mm_cvt_roundsd_si32
   - [ ] _mm_cvt_roundsd_si64
   - [ ] _mm_cvt_roundsd_ss
   - [ ] _mm_mask_cvt_roundsd_ss
   - [ ] _mm_maskz_cvt_roundsd_ss
   - [ ] _mm_cvt_roundsd_u32
   - [ ] _mm_cvt_roundsd_u64
   - [ ] _mm_cvt_roundsi32_ss
   - [ ] _mm_cvt_roundsi64_sd
   - [ ] _mm_cvt_roundsi64_ss
   - [ ] _mm_cvt_roundss_i32
   - [ ] _mm_cvt_roundss_i64
   - [ ] _mm_cvt_roundss_sd
   - [ ] _mm_mask_cvt_roundss_sd
   - [ ] _mm_maskz_cvt_roundss_sd
   - [ ] _mm_cvt_roundss_si32
   - [ ] _mm_cvt_roundss_si64
   - [ ] _mm_cvt_roundss_u32
   - [ ] _mm_cvt_roundss_u64
   - [ ] _mm_cvt_roundu32_ss
   - [ ] _mm_cvt_roundu64_sd
   - [ ] _mm_cvt_roundu64_ss
   - [ ] _mm_mask_cvtepi16_epi32
   - [ ] _mm_maskz_cvtepi16_epi32
   - [ ] _mm256_mask_cvtepi16_epi32
   - [ ] _mm256_maskz_cvtepi16_epi32
   - [ ] _mm512_cvtepi16_epi32
   - [ ] _mm512_mask_cvtepi16_epi32
   - [ ] _mm512_maskz_cvtepi16_epi32
   - [ ] _mm_mask_cvtepi16_epi64
   - [ ] _mm_maskz_cvtepi16_epi64
   - [ ] _mm256_mask_cvtepi16_epi64
   - [ ] _mm256_maskz_cvtepi16_epi64
   - [ ] _mm512_cvtepi16_epi64
   - [ ] _mm512_mask_cvtepi16_epi64
   - [ ] _mm512_maskz_cvtepi16_epi64
   - [ ] _mm_cvtepi16_epi8
   - [ ] _mm_mask_cvtepi16_epi8
   - [ ] _mm_maskz_cvtepi16_epi8
   - [ ] _mm256_cvtepi16_epi8
   - [ ] _mm256_mask_cvtepi16_epi8
   - [ ] _mm256_maskz_cvtepi16_epi8
   - [x] _mm512_cvtepi16_epi8
   - [x] _mm512_mask_cvtepi16_epi8
   - [x] _mm512_maskz_cvtepi16_epi8
   - [ ] _mm_mask_cvtepi16_storeu_epi8
   - [ ] _mm256_mask_cvtepi16_storeu_epi8
   - [ ] _mm512_mask_cvtepi16_storeu_epi8
   - [ ] _mm_cvtepi32_epi16
   - [ ] _mm_mask_cvtepi32_epi16
   - [ ] _mm_maskz_cvtepi32_epi16
   - [ ] _mm256_cvtepi32_epi16
   - [ ] _mm256_mask_cvtepi32_epi16
   - [ ] _mm256_maskz_cvtepi32_epi16
   - [ ] _mm512_cvtepi32_epi16
   - [ ] _mm512_mask_cvtepi32_epi16
   - [ ] _mm512_maskz_cvtepi32_epi16
   - [ ] _mm_mask_cvtepi32_epi64
   - [ ] _mm_maskz_cvtepi32_epi64
   - [ ] _mm256_mask_cvtepi32_epi64
   - [ ] _mm256_maskz_cvtepi32_epi64
   - [ ] _mm512_cvtepi32_epi64
   - [ ] _mm512_mask_cvtepi32_epi64
   - [ ] _mm512_maskz_cvtepi32_epi64
   - [ ] _mm_cvtepi32_epi8
   - [ ] _mm_mask_cvtepi32_epi8
   - [ ] _mm_maskz_cvtepi32_epi8
   - [ ] _mm256_cvtepi32_epi8
   - [ ] _mm256_mask_cvtepi32_epi8
   - [ ] _mm256_maskz_cvtepi32_epi8
   - [x] _mm512_cvtepi32_epi8
   - [ ] _mm512_mask_cvtepi32_epi8
   - [ ] _mm512_maskz_cvtepi32_epi8
   - [ ] _mm_mask_cvtepi32_pd
   - [ ] _mm_maskz_cvtepi32_pd
   - [ ] _mm256_mask_cvtepi32_pd
   - [ ] _mm256_maskz_cvtepi32_pd
   - [ ] _mm512_cvtepi32_pd
   - [ ] _mm512_mask_cvtepi32_pd
   - [ ] _mm512_maskz_cvtepi32_pd
   - [ ] _mm_mask_cvtepi32_ps
   - [ ] _mm_maskz_cvtepi32_ps
   - [ ] _mm256_mask_cvtepi32_ps
   - [ ] _mm256_maskz_cvtepi32_ps
   - [ ] _mm512_cvtepi32_ps
   - [ ] _mm512_mask_cvtepi32_ps
   - [ ] _mm512_maskz_cvtepi32_ps
   - [ ] _mm_mask_cvtepi32_storeu_epi16
   - [ ] _mm256_mask_cvtepi32_storeu_epi16
   - [ ] _mm512_mask_cvtepi32_storeu_epi16
   - [ ] _mm_mask_cvtepi32_storeu_epi8
   - [ ] _mm256_mask_cvtepi32_storeu_epi8
   - [ ] _mm512_mask_cvtepi32_storeu_epi8
   - [ ] _mm512_cvtepi32lo_pd
   - [ ] _mm512_mask_cvtepi32lo_pd
   - [ ] _mm_cvtepi64_epi16
   - [ ] _mm_mask_cvtepi64_epi16
   - [ ] _mm_maskz_cvtepi64_epi16
   - [ ] _mm256_cvtepi64_epi16
   - [ ] _mm256_mask_cvtepi64_epi16
   - [ ] _mm256_maskz_cvtepi64_epi16
   - [ ] _mm512_cvtepi64_epi16
   - [ ] _mm512_mask_cvtepi64_epi16
   - [ ] _mm512_maskz_cvtepi64_epi16
   - [ ] _mm_cvtepi64_epi32
   - [ ] _mm_mask_cvtepi64_epi32
   - [ ] _mm_maskz_cvtepi64_epi32
   - [ ] _mm256_cvtepi64_epi32
   - [ ] _mm256_mask_cvtepi64_epi32
   - [ ] _mm256_maskz_cvtepi64_epi32
   - [x] _mm512_cvtepi64_epi32
   - [ ] _mm512_mask_cvtepi64_epi32
   - [ ] _mm512_maskz_cvtepi64_epi32
   - [ ] _mm_cvtepi64_epi8
   - [ ] _mm_mask_cvtepi64_epi8
   - [ ] _mm_maskz_cvtepi64_epi8
   - [ ] _mm256_cvtepi64_epi8
   - [ ] _mm256_mask_cvtepi64_epi8
   - [ ] _mm256_maskz_cvtepi64_epi8
   - [ ] _mm512_cvtepi64_epi8
   - [ ] _mm512_mask_cvtepi64_epi8
   - [ ] _mm512_maskz_cvtepi64_epi8
   - [x] _mm_cvtepi64_pd
   - [x] _mm_mask_cvtepi64_pd
   - [x] _mm_maskz_cvtepi64_pd
   - [ ] _mm256_cvtepi64_pd
   - [ ] _mm256_mask_cvtepi64_pd
   - [ ] _mm256_maskz_cvtepi64_pd
   - [ ] _mm512_cvtepi64_pd
   - [ ] _mm512_mask_cvtepi64_pd
   - [ ] _mm512_maskz_cvtepi64_pd
   - [ ] _mm_cvtepi64_ps
   - [ ] _mm_mask_cvtepi64_ps
   - [ ] _mm_maskz_cvtepi64_ps
   - [ ] _mm256_cvtepi64_ps
   - [ ] _mm256_mask_cvtepi64_ps
   - [ ] _mm256_maskz_cvtepi64_ps
   - [ ] _mm512_cvtepi64_ps
   - [ ] _mm512_mask_cvtepi64_ps
   - [ ] _mm512_maskz_cvtepi64_ps
   - [ ] _mm_mask_cvtepi64_storeu_epi16
   - [ ] _mm256_mask_cvtepi64_storeu_epi16
   - [ ] _mm512_mask_cvtepi64_storeu_epi16
   - [ ] _mm_mask_cvtepi64_storeu_epi32
   - [ ] _mm256_mask_cvtepi64_storeu_epi32
   - [ ] _mm512_mask_cvtepi64_storeu_epi32
   - [ ] _mm_mask_cvtepi64_storeu_epi8
   - [ ] _mm256_mask_cvtepi64_storeu_epi8
   - [ ] _mm512_mask_cvtepi64_storeu_epi8
   - [ ] _mm_mask_cvtepi8_epi16
   - [ ] _mm_maskz_cvtepi8_epi16
   - [ ] _mm256_mask_cvtepi8_epi16
   - [ ] _mm256_maskz_cvtepi8_epi16
   - [x] _mm512_cvtepi8_epi16
   - [ ] _mm512_mask_cvtepi8_epi16
   - [ ] _mm512_maskz_cvtepi8_epi16
   - [ ] _mm_mask_cvtepi8_epi32
   - [ ] _mm_maskz_cvtepi8_epi32
   - [ ] _mm256_mask_cvtepi8_epi32
   - [ ] _mm256_maskz_cvtepi8_epi32
   - [ ] _mm512_cvtepi8_epi32
   - [ ] _mm512_mask_cvtepi8_epi32
   - [ ] _mm512_maskz_cvtepi8_epi32
   - [ ] _mm_mask_cvtepi8_epi64
   - [ ] _mm_maskz_cvtepi8_epi64
   - [ ] _mm256_mask_cvtepi8_epi64
   - [ ] _mm256_maskz_cvtepi8_epi64
   - [ ] _mm512_cvtepi8_epi64
   - [ ] _mm512_mask_cvtepi8_epi64
   - [ ] _mm512_maskz_cvtepi8_epi64
   - [ ] _mm_mask_cvtepu16_epi32
   - [ ] _mm_maskz_cvtepu16_epi32
   - [ ] _mm256_mask_cvtepu16_epi32
   - [ ] _mm256_maskz_cvtepu16_epi32
   - [ ] _mm512_cvtepu16_epi32
   - [ ] _mm512_mask_cvtepu16_epi32
   - [ ] _mm512_maskz_cvtepu16_epi32
   - [ ] _mm_mask_cvtepu16_epi64
   - [ ] _mm_maskz_cvtepu16_epi64
   - [ ] _mm256_mask_cvtepu16_epi64
   - [ ] _mm256_maskz_cvtepu16_epi64
   - [ ] _mm512_cvtepu16_epi64
   - [ ] _mm512_mask_cvtepu16_epi64
   - [ ] _mm512_maskz_cvtepu16_epi64
   - [ ] _mm_mask_cvtepu32_epi64
   - [ ] _mm_maskz_cvtepu32_epi64
   - [ ] _mm256_mask_cvtepu32_epi64
   - [ ] _mm256_maskz_cvtepu32_epi64
   - [ ] _mm512_cvtepu32_epi64
   - [ ] _mm512_mask_cvtepu32_epi64
   - [ ] _mm512_maskz_cvtepu32_epi64
   - [ ] _mm_cvtepu32_pd
   - [ ] _mm_mask_cvtepu32_pd
   - [ ] _mm_maskz_cvtepu32_pd
   - [ ] _mm256_cvtepu32_pd
   - [ ] _mm256_mask_cvtepu32_pd
   - [ ] _mm256_maskz_cvtepu32_pd
   - [ ] _mm512_cvtepu32_pd
   - [ ] _mm512_mask_cvtepu32_pd
   - [ ] _mm512_maskz_cvtepu32_pd
   - [ ] _mm512_cvtepu32_ps
   - [ ] _mm512_mask_cvtepu32_ps
   - [ ] _mm512_maskz_cvtepu32_ps
   - [ ] _mm512_cvtepu32lo_pd
   - [ ] _mm512_mask_cvtepu32lo_pd
   - [ ] _mm_cvtepu64_pd
   - [ ] _mm_mask_cvtepu64_pd
   - [ ] _mm_maskz_cvtepu64_pd
   - [ ] _mm256_cvtepu64_pd
   - [ ] _mm256_mask_cvtepu64_pd
   - [ ] _mm256_maskz_cvtepu64_pd
   - [ ] _mm512_cvtepu64_pd
   - [ ] _mm512_mask_cvtepu64_pd
   - [ ] _mm512_maskz_cvtepu64_pd
   - [ ] _mm_cvtepu64_ps
   - [ ] _mm_mask_cvtepu64_ps
   - [ ] _mm_maskz_cvtepu64_ps
   - [ ] _mm256_cvtepu64_ps
   - [ ] _mm256_mask_cvtepu64_ps
   - [ ] _mm256_maskz_cvtepu64_ps
   - [ ] _mm512_cvtepu64_ps
   - [ ] _mm512_mask_cvtepu64_ps
   - [ ] _mm512_maskz_cvtepu64_ps
   - [ ] _mm_mask_cvtepu8_epi16
   - [ ] _mm_maskz_cvtepu8_epi16
   - [ ] _mm256_mask_cvtepu8_epi16
   - [ ] _mm256_maskz_cvtepu8_epi16
   - [x] _mm512_cvtepu8_epi16
   - [ ] _mm512_mask_cvtepu8_epi16
   - [ ] _mm512_maskz_cvtepu8_epi16
   - [ ] _mm_mask_cvtepu8_epi32
   - [ ] _mm_maskz_cvtepu8_epi32
   - [ ] _mm256_mask_cvtepu8_epi32
   - [ ] _mm256_maskz_cvtepu8_epi32
   - [x] _mm512_cvtepu8_epi32
   - [ ] _mm512_mask_cvtepu8_epi32
   - [ ] _mm512_maskz_cvtepu8_epi32
   - [ ] _mm_mask_cvtepu8_epi64
   - [ ] _mm_maskz_cvtepu8_epi64
   - [ ] _mm256_mask_cvtepu8_epi64
   - [ ] _mm256_maskz_cvtepu8_epi64
   - [ ] _mm512_cvtepu8_epi64
   - [ ] _mm512_mask_cvtepu8_epi64
   - [ ] _mm512_maskz_cvtepu8_epi64
   - [ ] _mm_cvti32_sd
   - [ ] _mm_cvti32_ss
   - [ ] _mm_cvti64_sd
   - [ ] _mm_cvti64_ss
   - [ ] _cvtmask16_u32
   - [ ] _cvtmask32_u32
   - [ ] _cvtmask64_u64
   - [ ] _cvtmask8_u32
   - [ ] _mm_cvtne2ps_pbh
   - [ ] _mm_mask_cvtne2ps_pbh
   - [ ] _mm_maskz_cvtne2ps_pbh
   - [ ] _mm256_cvtne2ps_pbh
   - [ ] _mm256_mask_cvtne2ps_pbh
   - [ ] _mm256_maskz_cvtne2ps_pbh
   - [ ] _mm512_cvtne2ps_pbh
   - [ ] _mm512_mask_cvtne2ps_pbh
   - [ ] _mm512_maskz_cvtne2ps_pbh
   - [ ] _mm_cvtneps_pbh
   - [ ] _mm_mask_cvtneps_pbh
   - [ ] _mm_maskz_cvtneps_pbh
   - [ ] _mm256_cvtneps_pbh
   - [ ] _mm256_mask_cvtneps_pbh
   - [ ] _mm256_maskz_cvtneps_pbh
   - [ ] _mm512_cvtneps_pbh
   - [ ] _mm512_mask_cvtneps_pbh
   - [ ] _mm512_maskz_cvtneps_pbh
   - [ ] _mm_mask_cvtpd_epi32
   - [ ] _mm_maskz_cvtpd_epi32
   - [ ] _mm256_mask_cvtpd_epi32
   - [ ] _mm256_maskz_cvtpd_epi32
   - [ ] _mm512_cvtpd_epi32
   - [ ] _mm512_mask_cvtpd_epi32
   - [ ] _mm512_maskz_cvtpd_epi32
   - [ ] _mm_cvtpd_epi64
   - [ ] _mm_mask_cvtpd_epi64
   - [ ] _mm_maskz_cvtpd_epi64
   - [ ] _mm256_cvtpd_epi64
   - [ ] _mm256_mask_cvtpd_epi64
   - [ ] _mm256_maskz_cvtpd_epi64
   - [ ] _mm512_cvtpd_epi64
   - [ ] _mm512_mask_cvtpd_epi64
   - [ ] _mm512_maskz_cvtpd_epi64
   - [ ] _mm_cvtpd_epu32
   - [ ] _mm_mask_cvtpd_epu32
   - [ ] _mm_maskz_cvtpd_epu32
   - [ ] _mm256_cvtpd_epu32
   - [ ] _mm256_mask_cvtpd_epu32
   - [ ] _mm256_maskz_cvtpd_epu32
   - [ ] _mm512_cvtpd_epu32
   - [ ] _mm512_mask_cvtpd_epu32
   - [ ] _mm512_maskz_cvtpd_epu32
   - [ ] _mm_cvtpd_epu64
   - [ ] _mm_mask_cvtpd_epu64
   - [ ] _mm_maskz_cvtpd_epu64
   - [ ] _mm256_cvtpd_epu64
   - [ ] _mm256_mask_cvtpd_epu64
   - [ ] _mm256_maskz_cvtpd_epu64
   - [ ] _mm512_cvtpd_epu64
   - [ ] _mm512_mask_cvtpd_epu64
   - [ ] _mm512_maskz_cvtpd_epu64
   - [ ] _mm_mask_cvtpd_ps
   - [ ] _mm_maskz_cvtpd_ps
   - [ ] _mm256_mask_cvtpd_ps
   - [ ] _mm256_maskz_cvtpd_ps
   - [ ] _mm512_cvtpd_ps
   - [ ] _mm512_mask_cvtpd_ps
   - [ ] _mm512_maskz_cvtpd_ps
   - [ ] _mm512_cvtpd_pslo
   - [ ] _mm512_mask_cvtpd_pslo
   - [ ] _mm_mask_cvtph_ps
   - [ ] _mm_maskz_cvtph_ps
   - [ ] _mm256_mask_cvtph_ps
   - [ ] _mm256_maskz_cvtph_ps
   - [ ] _mm512_cvtph_ps
   - [ ] _mm512_mask_cvtph_ps
   - [ ] _mm512_maskz_cvtph_ps
   - [ ] _mm_mask_cvtps_epi32
   - [ ] _mm_maskz_cvtps_epi32
   - [ ] _mm256_mask_cvtps_epi32
   - [ ] _mm256_maskz_cvtps_epi32
   - [ ] _mm512_cvtps_epi32
   - [ ] _mm512_mask_cvtps_epi32
   - [ ] _mm512_maskz_cvtps_epi32
   - [ ] _mm_cvtps_epi64
   - [ ] _mm_mask_cvtps_epi64
   - [ ] _mm_maskz_cvtps_epi64
   - [ ] _mm256_cvtps_epi64
   - [ ] _mm256_mask_cvtps_epi64
   - [ ] _mm256_maskz_cvtps_epi64
   - [ ] _mm512_cvtps_epi64
   - [ ] _mm512_mask_cvtps_epi64
   - [ ] _mm512_maskz_cvtps_epi64
   - [ ] _mm_cvtps_epu32
   - [ ] _mm_mask_cvtps_epu32
   - [ ] _mm_maskz_cvtps_epu32
   - [ ] _mm256_cvtps_epu32
   - [ ] _mm256_mask_cvtps_epu32
   - [ ] _mm256_maskz_cvtps_epu32
   - [ ] _mm512_cvtps_epu32
   - [ ] _mm512_mask_cvtps_epu32
   - [ ] _mm512_maskz_cvtps_epu32
   - [ ] _mm_cvtps_epu64
   - [ ] _mm_mask_cvtps_epu64
   - [ ] _mm_maskz_cvtps_epu64
   - [ ] _mm256_cvtps_epu64
   - [ ] _mm256_mask_cvtps_epu64
   - [ ] _mm256_maskz_cvtps_epu64
   - [ ] _mm512_cvtps_epu64
   - [ ] _mm512_mask_cvtps_epu64
   - [ ] _mm512_maskz_cvtps_epu64
   - [ ] _mm512_cvtps_pd
   - [ ] _mm512_mask_cvtps_pd
   - [ ] _mm512_maskz_cvtps_pd
   - [ ] _mm_mask_cvtps_ph
   - [ ] _mm_maskz_cvtps_ph
   - [ ] _mm256_mask_cvtps_ph
   - [ ] _mm256_maskz_cvtps_ph
   - [ ] _mm512_cvtps_ph
   - [ ] _mm512_mask_cvtps_ph
   - [ ] _mm512_maskz_cvtps_ph
   - [ ] _mm512_cvtpslo_pd
   - [ ] _mm512_mask_cvtpslo_pd
   - [ ] _mm512_cvtsd_f64
   - [ ] _mm_cvtsd_i32
   - [ ] _mm_cvtsd_i64
   - [ ] _mm_mask_cvtsd_ss
   - [ ] _mm_maskz_cvtsd_ss
   - [ ] _mm_cvtsd_u32
   - [ ] _mm_cvtsd_u64
   - [x] _mm_cvtsepi16_epi8
   - [ ] _mm_mask_cvtsepi16_epi8
   - [ ] _mm_maskz_cvtsepi16_epi8
   - [x] _mm256_cvtsepi16_epi8
   - [ ] _mm256_mask_cvtsepi16_epi8
   - [ ] _mm256_maskz_cvtsepi16_epi8
   - [x] _mm512_cvtsepi16_epi8
   - [x] _mm512_mask_cvtsepi16_epi8
   - [x] _mm512_maskz_cvtsepi16_epi8
   - [ ] _mm_mask_cvtsepi16_storeu_epi8
   - [ ] _mm256_mask_cvtsepi16_storeu_epi8
   - [ ] _mm512_mask_cvtsepi16_storeu_epi8
   - [x] _mm_cvtsepi32_epi16
   - [ ] _mm_mask_cvtsepi32_epi16
   - [ ] _mm_maskz_cvtsepi32_epi16
   - [x] _mm256_cvtsepi32_epi16
   - [ ] _mm256_mask_cvtsepi32_epi16
   - [ ] _mm256_maskz_cvtsepi32_epi16
   - [x] _mm512_cvtsepi32_epi16
   - [x] _mm512_mask_cvtsepi32_epi16
   - [x] _mm512_maskz_cvtsepi32_epi16
   - [x] _mm_cvtsepi32_epi8
   - [ ] _mm_mask_cvtsepi32_epi8
   - [ ] _mm_maskz_cvtsepi32_epi8
   - [x] _mm256_cvtsepi32_epi8
   - [ ] _mm256_mask_cvtsepi32_epi8
   - [ ] _mm256_maskz_cvtsepi32_epi8
   - [x] _mm512_cvtsepi32_epi8
   - [x] _mm512_mask_cvtsepi32_epi8
   - [x] _mm512_maskz_cvtsepi32_epi8
   - [ ] _mm_mask_cvtsepi32_storeu_epi16
   - [ ] _mm256_mask_cvtsepi32_storeu_epi16
   - [ ] _mm512_mask_cvtsepi32_storeu_epi16
   - [ ] _mm_mask_cvtsepi32_storeu_epi8
   - [ ] _mm256_mask_cvtsepi32_storeu_epi8
   - [ ] _mm512_mask_cvtsepi32_storeu_epi8
   - [ ] _mm_cvtsepi64_epi16
   - [ ] _mm_mask_cvtsepi64_epi16
   - [ ] _mm_maskz_cvtsepi64_epi16
   - [ ] _mm256_cvtsepi64_epi16
   - [ ] _mm256_mask_cvtsepi64_epi16
   - [ ] _mm256_maskz_cvtsepi64_epi16
   - [x] _mm512_cvtsepi64_epi16
   - [x] _mm512_mask_cvtsepi64_epi16
   - [x] _mm512_maskz_cvtsepi64_epi16
   - [ ] _mm_cvtsepi64_epi32
   - [ ] _mm_mask_cvtsepi64_epi32
   - [ ] _mm_maskz_cvtsepi64_epi32
   - [ ] _mm256_cvtsepi64_epi32
   - [ ] _mm256_mask_cvtsepi64_epi32
   - [ ] _mm256_maskz_cvtsepi64_epi32
   - [x] _mm512_cvtsepi64_epi32
   - [x] _mm512_mask_cvtsepi64_epi32
   - [x] _mm512_maskz_cvtsepi64_epi32
   - [x] _mm_cvtsepi64_epi8
   - [ ] _mm_mask_cvtsepi64_epi8
   - [ ] _mm_maskz_cvtsepi64_epi8
   - [x] _mm256_cvtsepi64_epi8
   - [ ] _mm256_mask_cvtsepi64_epi8
   - [ ] _mm256_maskz_cvtsepi64_epi8
   - [x] _mm512_cvtsepi64_epi8
   - [x] _mm512_mask_cvtsepi64_epi8
   - [x] _mm512_maskz_cvtsepi64_epi8
   - [ ] _mm_mask_cvtsepi64_storeu_epi16
   - [ ] _mm256_mask_cvtsepi64_storeu_epi16
   - [ ] _mm512_mask_cvtsepi64_storeu_epi16
   - [ ] _mm_mask_cvtsepi64_storeu_epi32
   - [ ] _mm256_mask_cvtsepi64_storeu_epi32
   - [ ] _mm512_mask_cvtsepi64_storeu_epi32
   - [ ] _mm_mask_cvtsepi64_storeu_epi8
   - [ ] _mm256_mask_cvtsepi64_storeu_epi8
   - [ ] _mm512_mask_cvtsepi64_storeu_epi8
   - [ ] _mm512_cvtsi512_si32
   - [ ] _mm512_cvtss_f32
   - [ ] _mm_cvtss_i32
   - [ ] _mm_cvtss_i64
   - [ ] _mm_mask_cvtss_sd
   - [ ] _mm_maskz_cvtss_sd
   - [ ] _mm_cvtss_u32
   - [ ] _mm_cvtss_u64
   - [ ] _mm512_cvtt_roundpd_epi32
   - [ ] _mm512_mask_cvtt_roundpd_epi32
   - [ ] _mm512_maskz_cvtt_roundpd_epi32
   - [ ] _mm512_cvtt_roundpd_epi64
   - [ ] _mm512_mask_cvtt_roundpd_epi64
   - [ ] _mm512_maskz_cvtt_roundpd_epi64
   - [ ] _mm512_cvtt_roundpd_epu32
   - [ ] _mm512_mask_cvtt_roundpd_epu32
   - [ ] _mm512_maskz_cvtt_roundpd_epu32
   - [ ] _mm512_cvtt_roundpd_epu64
   - [ ] _mm512_mask_cvtt_roundpd_epu64
   - [ ] _mm512_maskz_cvtt_roundpd_epu64
   - [ ] _mm512_cvtt_roundps_epi32
   - [ ] _mm512_mask_cvtt_roundps_epi32
   - [ ] _mm512_maskz_cvtt_roundps_epi32
   - [ ] _mm512_cvtt_roundps_epi64
   - [ ] _mm512_mask_cvtt_roundps_epi64
   - [ ] _mm512_maskz_cvtt_roundps_epi64
   - [ ] _mm512_cvtt_roundps_epu32
   - [ ] _mm512_mask_cvtt_roundps_epu32
   - [ ] _mm512_maskz_cvtt_roundps_epu32
   - [ ] _mm512_cvtt_roundps_epu64
   - [ ] _mm512_mask_cvtt_roundps_epu64
   - [ ] _mm512_maskz_cvtt_roundps_epu64
   - [ ] _mm_cvtt_roundsd_i32
   - [ ] _mm_cvtt_roundsd_i64
   - [ ] _mm_cvtt_roundsd_si32
   - [ ] _mm_cvtt_roundsd_si64
   - [ ] _mm_cvtt_roundsd_u32
   - [ ] _mm_cvtt_roundsd_u64
   - [ ] _mm_cvtt_roundss_i32
   - [ ] _mm_cvtt_roundss_i64
   - [ ] _mm_cvtt_roundss_si32
   - [ ] _mm_cvtt_roundss_si64
   - [ ] _mm_cvtt_roundss_u32
   - [ ] _mm_cvtt_roundss_u64
   - [ ] _mm_mask_cvttpd_epi32
   - [ ] _mm_maskz_cvttpd_epi32
   - [ ] _mm256_mask_cvttpd_epi32
   - [ ] _mm256_maskz_cvttpd_epi32
   - [ ] _mm512_cvttpd_epi32
   - [ ] _mm512_mask_cvttpd_epi32
   - [ ] _mm512_maskz_cvttpd_epi32
   - [x] _mm_cvttpd_epi64
   - [x] _mm_mask_cvttpd_epi64
   - [x] _mm_maskz_cvttpd_epi64
   - [ ] _mm256_cvttpd_epi64
   - [ ] _mm256_mask_cvttpd_epi64
   - [ ] _mm256_maskz_cvttpd_epi64
   - [ ] _mm512_cvttpd_epi64
   - [ ] _mm512_mask_cvttpd_epi64
   - [ ] _mm512_maskz_cvttpd_epi64
   - [ ] _mm_cvttpd_epu32
   - [ ] _mm_mask_cvttpd_epu32
   - [ ] _mm_maskz_cvttpd_epu32
   - [ ] _mm256_cvttpd_epu32
   - [ ] _mm256_mask_cvttpd_epu32
   - [ ] _mm256_maskz_cvttpd_epu32
   - [ ] _mm512_cvttpd_epu32
   - [ ] _mm512_mask_cvttpd_epu32
   - [ ] _mm512_maskz_cvttpd_epu32
   - [ ] _mm_cvttpd_epu64
   - [ ] _mm_mask_cvttpd_epu64
   - [ ] _mm_maskz_cvttpd_epu64
   - [ ] _mm256_cvttpd_epu64
   - [ ] _mm256_mask_cvttpd_epu64
   - [ ] _mm256_maskz_cvttpd_epu64
   - [ ] _mm512_cvttpd_epu64
   - [ ] _mm512_mask_cvttpd_epu64
   - [ ] _mm512_maskz_cvttpd_epu64
   - [ ] _mm_mask_cvttps_epi32
   - [ ] _mm_maskz_cvttps_epi32
   - [ ] _mm256_mask_cvttps_epi32
   - [ ] _mm256_maskz_cvttps_epi32
   - [ ] _mm512_cvttps_epi32
   - [ ] _mm512_mask_cvttps_epi32
   - [ ] _mm512_maskz_cvttps_epi32
   - [ ] _mm_cvttps_epi64
   - [ ] _mm_mask_cvttps_epi64
   - [ ] _mm_maskz_cvttps_epi64
   - [ ] _mm256_cvttps_epi64
   - [ ] _mm256_mask_cvttps_epi64
   - [ ] _mm256_maskz_cvttps_epi64
   - [ ] _mm512_cvttps_epi64
   - [ ] _mm512_mask_cvttps_epi64
   - [ ] _mm512_maskz_cvttps_epi64
   - [ ] _mm_cvttps_epu32
   - [ ] _mm_mask_cvttps_epu32
   - [ ] _mm_maskz_cvttps_epu32
   - [ ] _mm256_cvttps_epu32
   - [ ] _mm256_mask_cvttps_epu32
   - [ ] _mm256_maskz_cvttps_epu32
   - [ ] _mm512_cvttps_epu32
   - [ ] _mm512_mask_cvttps_epu32
   - [ ] _mm512_maskz_cvttps_epu32
   - [ ] _mm_cvttps_epu64
   - [ ] _mm_mask_cvttps_epu64
   - [ ] _mm_maskz_cvttps_epu64
   - [ ] _mm256_cvttps_epu64
   - [ ] _mm256_mask_cvttps_epu64
   - [ ] _mm256_maskz_cvttps_epu64
   - [ ] _mm512_cvttps_epu64
   - [ ] _mm512_mask_cvttps_epu64
   - [ ] _mm512_maskz_cvttps_epu64
   - [ ] _mm_cvttsd_i32
   - [ ] _mm_cvttsd_i64
   - [ ] _mm_cvttsd_u32
   - [ ] _mm_cvttsd_u64
   - [ ] _mm_cvttss_i32
   - [ ] _mm_cvttss_i64
   - [ ] _mm_cvttss_u32
   - [ ] _mm_cvttss_u64
   - [ ] _cvtu32_mask16
   - [ ] _cvtu32_mask32
   - [ ] _cvtu32_mask8
   - [ ] _mm_cvtu32_sd
   - [ ] _mm_cvtu32_ss
   - [ ] _cvtu64_mask64
   - [ ] _mm_cvtu64_sd
   - [ ] _mm_cvtu64_ss
   - [ ] _mm_cvtusepi16_epi8
   - [ ] _mm_mask_cvtusepi16_epi8
   - [ ] _mm_maskz_cvtusepi16_epi8
   - [ ] _mm256_cvtusepi16_epi8
   - [ ] _mm256_mask_cvtusepi16_epi8
   - [ ] _mm256_maskz_cvtusepi16_epi8
   - [ ] _mm512_cvtusepi16_epi8
   - [ ] _mm512_mask_cvtusepi16_epi8
   - [ ] _mm512_maskz_cvtusepi16_epi8
   - [ ] _mm_mask_cvtusepi16_storeu_epi8
   - [ ] _mm256_mask_cvtusepi16_storeu_epi8
   - [ ] _mm512_mask_cvtusepi16_storeu_epi8
   - [ ] _mm_cvtusepi32_epi16
   - [ ] _mm_mask_cvtusepi32_epi16
   - [ ] _mm_maskz_cvtusepi32_epi16
   - [ ] _mm256_cvtusepi32_epi16
   - [ ] _mm256_mask_cvtusepi32_epi16
   - [ ] _mm256_maskz_cvtusepi32_epi16
   - [ ] _mm512_cvtusepi32_epi16
   - [ ] _mm512_mask_cvtusepi32_epi16
   - [ ] _mm512_maskz_cvtusepi32_epi16
   - [ ] _mm_cvtusepi32_epi8
   - [ ] _mm_mask_cvtusepi32_epi8
   - [ ] _mm_maskz_cvtusepi32_epi8
   - [ ] _mm256_cvtusepi32_epi8
   - [ ] _mm256_mask_cvtusepi32_epi8
   - [ ] _mm256_maskz_cvtusepi32_epi8
   - [ ] _mm512_cvtusepi32_epi8
   - [ ] _mm512_mask_cvtusepi32_epi8
   - [ ] _mm512_maskz_cvtusepi32_epi8
   - [ ] _mm_mask_cvtusepi32_storeu_epi16
   - [ ] _mm256_mask_cvtusepi32_storeu_epi16
   - [ ] _mm512_mask_cvtusepi32_storeu_epi16
   - [ ] _mm_mask_cvtusepi32_storeu_epi8
   - [ ] _mm256_mask_cvtusepi32_storeu_epi8
   - [ ] _mm512_mask_cvtusepi32_storeu_epi8
   - [ ] _mm_cvtusepi64_epi16
   - [ ] _mm_mask_cvtusepi64_epi16
   - [ ] _mm_maskz_cvtusepi64_epi16
   - [ ] _mm256_cvtusepi64_epi16
   - [ ] _mm256_mask_cvtusepi64_epi16
   - [ ] _mm256_maskz_cvtusepi64_epi16
   - [ ] _mm512_cvtusepi64_epi16
   - [ ] _mm512_mask_cvtusepi64_epi16
   - [ ] _mm512_maskz_cvtusepi64_epi16
   - [ ] _mm_cvtusepi64_epi32
   - [ ] _mm_mask_cvtusepi64_epi32
   - [ ] _mm_maskz_cvtusepi64_epi32
   - [ ] _mm256_cvtusepi64_epi32
   - [ ] _mm256_mask_cvtusepi64_epi32
   - [ ] _mm256_maskz_cvtusepi64_epi32
   - [ ] _mm512_cvtusepi64_epi32
   - [ ] _mm512_mask_cvtusepi64_epi32
   - [ ] _mm512_maskz_cvtusepi64_epi32
   - [ ] _mm_cvtusepi64_epi8
   - [ ] _mm_mask_cvtusepi64_epi8
   - [ ] _mm_maskz_cvtusepi64_epi8
   - [ ] _mm256_cvtusepi64_epi8
   - [ ] _mm256_mask_cvtusepi64_epi8
   - [ ] _mm256_maskz_cvtusepi64_epi8
   - [ ] _mm512_cvtusepi64_epi8
   - [ ] _mm512_mask_cvtusepi64_epi8
   - [ ] _mm512_maskz_cvtusepi64_epi8
   - [ ] _mm_mask_cvtusepi64_storeu_epi16
   - [ ] _mm256_mask_cvtusepi64_storeu_epi16
   - [ ] _mm512_mask_cvtusepi64_storeu_epi16
   - [ ] _mm_mask_cvtusepi64_storeu_epi32
   - [ ] _mm256_mask_cvtusepi64_storeu_epi32
   - [ ] _mm512_mask_cvtusepi64_storeu_epi32
   - [ ] _mm_mask_cvtusepi64_storeu_epi8
   - [ ] _mm256_mask_cvtusepi64_storeu_epi8
   - [ ] _mm512_mask_cvtusepi64_storeu_epi8

 - [ ] [sad](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=sad)
Implemented: 1 out of 10 (10.00%)
   - [ ] _mm_dbsad_epu8
   - [ ] _mm_mask_dbsad_epu8
   - [ ] _mm_maskz_dbsad_epu8
   - [ ] _mm256_dbsad_epu8
   - [ ] _mm256_mask_dbsad_epu8
   - [ ] _mm256_maskz_dbsad_epu8
   - [ ] _mm512_dbsad_epu8
   - [ ] _mm512_mask_dbsad_epu8
   - [ ] _mm512_maskz_dbsad_epu8
   - [x] _mm512_sad_epu8

 - [ ] [div](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=div)
Implemented: 6 out of 30 (20.00%)
   - [ ] _mm_mask_div_pd
   - [ ] _mm_maskz_div_pd
   - [ ] _mm256_mask_div_pd
   - [ ] _mm256_maskz_div_pd
   - [x] _mm512_div_pd
   - [x] _mm512_mask_div_pd
   - [x] _mm512_maskz_div_pd
   - [ ] _mm_mask_div_ps
   - [ ] _mm_maskz_div_ps
   - [ ] _mm256_mask_div_ps
   - [ ] _mm256_maskz_div_ps
   - [x] _mm512_div_ps
   - [x] _mm512_mask_div_ps
   - [x] _mm512_maskz_div_ps
   - [ ] _mm512_div_round_pd
   - [ ] _mm512_mask_div_round_pd
   - [ ] _mm512_maskz_div_round_pd
   - [ ] _mm512_div_round_ps
   - [ ] _mm512_mask_div_round_ps
   - [ ] _mm512_maskz_div_round_ps
   - [ ] _mm_div_round_sd
   - [ ] _mm_mask_div_round_sd
   - [ ] _mm_maskz_div_round_sd
   - [ ] _mm_div_round_ss
   - [ ] _mm_mask_div_round_ss
   - [ ] _mm_maskz_div_round_ss
   - [ ] _mm_mask_div_sd
   - [ ] _mm_maskz_div_sd
   - [ ] _mm_mask_div_ss
   - [ ] _mm_maskz_div_ss

 - [ ] [dpb](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=dpb)
Implemented: 0 out of 27 (0.00%)
   - [ ] _mm_dpbf16_ps
   - [ ] _mm_mask_dpbf16_ps
   - [ ] _mm_maskz_dpbf16_ps
   - [ ] _mm256_dpbf16_ps
   - [ ] _mm256_mask_dpbf16_ps
   - [ ] _mm256_maskz_dpbf16_ps
   - [ ] _mm512_dpbf16_ps
   - [ ] _mm512_mask_dpbf16_ps
   - [ ] _mm512_maskz_dpbf16_ps
   - [ ] _mm_dpbusd_epi32
   - [ ] _mm_mask_dpbusd_epi32
   - [ ] _mm_maskz_dpbusd_epi32
   - [ ] _mm256_dpbusd_epi32
   - [ ] _mm256_mask_dpbusd_epi32
   - [ ] _mm256_maskz_dpbusd_epi32
   - [ ] _mm512_dpbusd_epi32
   - [ ] _mm512_mask_dpbusd_epi32
   - [ ] _mm512_maskz_dpbusd_epi32
   - [ ] _mm_dpbusds_epi32
   - [ ] _mm_mask_dpbusds_epi32
   - [ ] _mm_maskz_dpbusds_epi32
   - [ ] _mm256_dpbusds_epi32
   - [ ] _mm256_mask_dpbusds_epi32
   - [ ] _mm256_maskz_dpbusds_epi32
   - [ ] _mm512_dpbusds_epi32
   - [ ] _mm512_mask_dpbusds_epi32
   - [ ] _mm512_maskz_dpbusds_epi32

 - [ ] [exp2a23](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=exp2a23)
Implemented: 0 out of 12 (0.00%)
   - [ ] _mm512_exp2a23_pd
   - [ ] _mm512_mask_exp2a23_pd
   - [ ] _mm512_maskz_exp2a23_pd
   - [ ] _mm512_exp2a23_ps
   - [ ] _mm512_mask_exp2a23_ps
   - [ ] _mm512_maskz_exp2a23_ps
   - [ ] _mm512_exp2a23_round_pd
   - [ ] _mm512_mask_exp2a23_round_pd
   - [ ] _mm512_maskz_exp2a23_round_pd
   - [ ] _mm512_exp2a23_round_ps
   - [ ] _mm512_mask_exp2a23_round_ps
   - [ ] _mm512_maskz_exp2a23_round_ps

 - [ ] [expand](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=expand)
Implemented: 2 out of 72 (2.78%)
   - [ ] _mm_mask_expand_epi16
   - [ ] _mm_maskz_expand_epi16
   - [ ] _mm256_mask_expand_epi16
   - [ ] _mm256_maskz_expand_epi16
   - [ ] _mm512_mask_expand_epi16
   - [ ] _mm512_maskz_expand_epi16
   - [ ] _mm_mask_expand_epi32
   - [ ] _mm_maskz_expand_epi32
   - [x] _mm256_mask_expand_epi32
   - [x] _mm256_maskz_expand_epi32
   - [ ] _mm512_mask_expand_epi32
   - [ ] _mm512_maskz_expand_epi32
   - [ ] _mm_mask_expand_epi64
   - [ ] _mm_maskz_expand_epi64
   - [ ] _mm256_mask_expand_epi64
   - [ ] _mm256_maskz_expand_epi64
   - [ ] _mm512_mask_expand_epi64
   - [ ] _mm512_maskz_expand_epi64
   - [ ] _mm_mask_expand_epi8
   - [ ] _mm_maskz_expand_epi8
   - [ ] _mm256_mask_expand_epi8
   - [ ] _mm256_maskz_expand_epi8
   - [ ] _mm512_mask_expand_epi8
   - [ ] _mm512_maskz_expand_epi8
   - [ ] _mm_mask_expand_pd
   - [ ] _mm_maskz_expand_pd
   - [ ] _mm256_mask_expand_pd
   - [ ] _mm256_maskz_expand_pd
   - [ ] _mm512_mask_expand_pd
   - [ ] _mm512_maskz_expand_pd
   - [ ] _mm_mask_expand_ps
   - [ ] _mm_maskz_expand_ps
   - [ ] _mm256_mask_expand_ps
   - [ ] _mm256_maskz_expand_ps
   - [ ] _mm512_mask_expand_ps
   - [ ] _mm512_maskz_expand_ps
   - [ ] _mm_mask_expandloadu_epi16
   - [ ] _mm_maskz_expandloadu_epi16
   - [ ] _mm256_mask_expandloadu_epi16
   - [ ] _mm256_maskz_expandloadu_epi16
   - [ ] _mm512_mask_expandloadu_epi16
   - [ ] _mm512_maskz_expandloadu_epi16
   - [ ] _mm_mask_expandloadu_epi32
   - [ ] _mm_maskz_expandloadu_epi32
   - [ ] _mm256_mask_expandloadu_epi32
   - [ ] _mm256_maskz_expandloadu_epi32
   - [ ] _mm512_mask_expandloadu_epi32
   - [ ] _mm512_maskz_expandloadu_epi32
   - [ ] _mm_mask_expandloadu_epi64
   - [ ] _mm_maskz_expandloadu_epi64
   - [ ] _mm256_mask_expandloadu_epi64
   - [ ] _mm256_maskz_expandloadu_epi64
   - [ ] _mm512_mask_expandloadu_epi64
   - [ ] _mm512_maskz_expandloadu_epi64
   - [ ] _mm_mask_expandloadu_epi8
   - [ ] _mm_maskz_expandloadu_epi8
   - [ ] _mm256_mask_expandloadu_epi8
   - [ ] _mm256_maskz_expandloadu_epi8
   - [ ] _mm512_mask_expandloadu_epi8
   - [ ] _mm512_maskz_expandloadu_epi8
   - [ ] _mm_mask_expandloadu_pd
   - [ ] _mm_maskz_expandloadu_pd
   - [ ] _mm256_mask_expandloadu_pd
   - [ ] _mm256_maskz_expandloadu_pd
   - [ ] _mm512_mask_expandloadu_pd
   - [ ] _mm512_maskz_expandloadu_pd
   - [ ] _mm_mask_expandloadu_ps
   - [ ] _mm_maskz_expandloadu_ps
   - [ ] _mm256_mask_expandloadu_ps
   - [ ] _mm256_maskz_expandloadu_ps
   - [ ] _mm512_mask_expandloadu_ps
   - [ ] _mm512_maskz_expandloadu_ps

 - [ ] [extract](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=extract)
Implemented: 12 out of 36 (33.33%)
   - [ ] _mm256_extractf32x4_ps
   - [ ] _mm256_mask_extractf32x4_ps
   - [ ] _mm256_maskz_extractf32x4_ps
   - [x] _mm512_extractf32x4_ps
   - [x] _mm512_mask_extractf32x4_ps
   - [x] _mm512_maskz_extractf32x4_ps
   - [ ] _mm512_extractf32x8_ps
   - [ ] _mm512_mask_extractf32x8_ps
   - [ ] _mm512_maskz_extractf32x8_ps
   - [ ] _mm256_extractf64x2_pd
   - [ ] _mm256_mask_extractf64x2_pd
   - [ ] _mm256_maskz_extractf64x2_pd
   - [ ] _mm512_extractf64x2_pd
   - [ ] _mm512_mask_extractf64x2_pd
   - [ ] _mm512_maskz_extractf64x2_pd
   - [x] _mm512_extractf64x4_pd
   - [x] _mm512_mask_extractf64x4_pd
   - [x] _mm512_maskz_extractf64x4_pd
   - [ ] _mm256_extracti32x4_epi32
   - [ ] _mm256_mask_extracti32x4_epi32
   - [ ] _mm256_maskz_extracti32x4_epi32
   - [x] _mm512_extracti32x4_epi32
   - [x] _mm512_mask_extracti32x4_epi32
   - [x] _mm512_maskz_extracti32x4_epi32
   - [ ] _mm512_extracti32x8_epi32
   - [ ] _mm512_mask_extracti32x8_epi32
   - [ ] _mm512_maskz_extracti32x8_epi32
   - [ ] _mm256_extracti64x2_epi64
   - [ ] _mm256_mask_extracti64x2_epi64
   - [ ] _mm256_maskz_extracti64x2_epi64
   - [ ] _mm512_extracti64x2_epi64
   - [ ] _mm512_mask_extracti64x2_epi64
   - [ ] _mm512_maskz_extracti64x2_epi64
   - [x] _mm512_extracti64x4_epi64
   - [x] _mm512_mask_extracti64x4_epi64
   - [x] _mm512_maskz_extracti64x4_epi64

 - [ ] [fixupimm](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=fixupimm)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_fixupimm_pd
   - [ ] _mm_mask_fixupimm_pd
   - [ ] _mm_maskz_fixupimm_pd
   - [ ] _mm256_fixupimm_pd
   - [ ] _mm256_mask_fixupimm_pd
   - [ ] _mm256_maskz_fixupimm_pd
   - [ ] _mm512_fixupimm_pd
   - [ ] _mm512_mask_fixupimm_pd
   - [ ] _mm512_maskz_fixupimm_pd
   - [ ] _mm_fixupimm_ps
   - [ ] _mm_mask_fixupimm_ps
   - [ ] _mm_maskz_fixupimm_ps
   - [ ] _mm256_fixupimm_ps
   - [ ] _mm256_mask_fixupimm_ps
   - [ ] _mm256_maskz_fixupimm_ps
   - [ ] _mm512_fixupimm_ps
   - [ ] _mm512_mask_fixupimm_ps
   - [ ] _mm512_maskz_fixupimm_ps
   - [ ] _mm512_fixupimm_round_pd
   - [ ] _mm512_mask_fixupimm_round_pd
   - [ ] _mm512_maskz_fixupimm_round_pd
   - [ ] _mm512_fixupimm_round_ps
   - [ ] _mm512_mask_fixupimm_round_ps
   - [ ] _mm512_maskz_fixupimm_round_ps
   - [ ] _mm_fixupimm_round_sd
   - [ ] _mm_mask_fixupimm_round_sd
   - [ ] _mm_maskz_fixupimm_round_sd
   - [ ] _mm_fixupimm_round_ss
   - [ ] _mm_mask_fixupimm_round_ss
   - [ ] _mm_maskz_fixupimm_round_ss
   - [ ] _mm_fixupimm_sd
   - [ ] _mm_mask_fixupimm_sd
   - [ ] _mm_maskz_fixupimm_sd
   - [ ] _mm_fixupimm_ss
   - [ ] _mm_mask_fixupimm_ss
   - [ ] _mm_maskz_fixupimm_ss

 - [ ] [fmsub](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=fmsub)
Implemented: 14 out of 42 (33.33%)
   - [x] _mm_mask_fmsub_pd
   - [x] _mm_mask3_fmsub_pd
   - [x] _mm_maskz_fmsub_pd
   - [x] _mm256_mask_fmsub_pd
   - [x] _mm256_mask3_fmsub_pd
   - [x] _mm256_maskz_fmsub_pd
   - [x] _mm512_fmsub_pd
   - [ ] _mm512_mask_fmsub_pd
   - [ ] _mm512_mask3_fmsub_pd
   - [ ] _mm512_maskz_fmsub_pd
   - [x] _mm_mask_fmsub_ps
   - [x] _mm_mask3_fmsub_ps
   - [x] _mm_maskz_fmsub_ps
   - [x] _mm256_mask_fmsub_ps
   - [x] _mm256_mask3_fmsub_ps
   - [x] _mm256_maskz_fmsub_ps
   - [x] _mm512_fmsub_ps
   - [ ] _mm512_mask_fmsub_ps
   - [ ] _mm512_mask3_fmsub_ps
   - [ ] _mm512_maskz_fmsub_ps
   - [ ] _mm512_fmsub_round_pd
   - [ ] _mm512_mask_fmsub_round_pd
   - [ ] _mm512_mask3_fmsub_round_pd
   - [ ] _mm512_maskz_fmsub_round_pd
   - [ ] _mm512_fmsub_round_ps
   - [ ] _mm512_mask_fmsub_round_ps
   - [ ] _mm512_mask3_fmsub_round_ps
   - [ ] _mm512_maskz_fmsub_round_ps
   - [ ] _mm_fmsub_round_sd
   - [ ] _mm_mask_fmsub_round_sd
   - [ ] _mm_mask3_fmsub_round_sd
   - [ ] _mm_maskz_fmsub_round_sd
   - [ ] _mm_fmsub_round_ss
   - [ ] _mm_mask_fmsub_round_ss
   - [ ] _mm_mask3_fmsub_round_ss
   - [ ] _mm_maskz_fmsub_round_ss
   - [ ] _mm_mask_fmsub_sd
   - [ ] _mm_mask3_fmsub_sd
   - [ ] _mm_maskz_fmsub_sd
   - [ ] _mm_mask_fmsub_ss
   - [ ] _mm_mask3_fmsub_ss
   - [ ] _mm_maskz_fmsub_ss

 - [ ] [fmsubadd](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=fmsubadd)
Implemented: 0 out of 28 (0.00%)
   - [ ] _mm_mask_fmsubadd_pd
   - [ ] _mm_mask3_fmsubadd_pd
   - [ ] _mm_maskz_fmsubadd_pd
   - [ ] _mm256_mask_fmsubadd_pd
   - [ ] _mm256_mask3_fmsubadd_pd
   - [ ] _mm256_maskz_fmsubadd_pd
   - [ ] _mm512_fmsubadd_pd
   - [ ] _mm512_mask_fmsubadd_pd
   - [ ] _mm512_mask3_fmsubadd_pd
   - [ ] _mm512_maskz_fmsubadd_pd
   - [ ] _mm_mask_fmsubadd_ps
   - [ ] _mm_mask3_fmsubadd_ps
   - [ ] _mm_maskz_fmsubadd_ps
   - [ ] _mm256_mask_fmsubadd_ps
   - [ ] _mm256_mask3_fmsubadd_ps
   - [ ] _mm256_maskz_fmsubadd_ps
   - [ ] _mm512_fmsubadd_ps
   - [ ] _mm512_mask_fmsubadd_ps
   - [ ] _mm512_mask3_fmsubadd_ps
   - [ ] _mm512_maskz_fmsubadd_ps
   - [ ] _mm512_fmsubadd_round_pd
   - [ ] _mm512_mask_fmsubadd_round_pd
   - [ ] _mm512_mask3_fmsubadd_round_pd
   - [ ] _mm512_maskz_fmsubadd_round_pd
   - [ ] _mm512_fmsubadd_round_ps
   - [ ] _mm512_mask_fmsubadd_round_ps
   - [ ] _mm512_mask3_fmsubadd_round_ps
   - [ ] _mm512_maskz_fmsubadd_round_ps

 - [ ] [fnmsub](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=fnmsub)
Implemented: 2 out of 42 (4.76%)
   - [ ] _mm_mask_fnmsub_pd
   - [ ] _mm_mask3_fnmsub_pd
   - [ ] _mm_maskz_fnmsub_pd
   - [ ] _mm256_mask_fnmsub_pd
   - [ ] _mm256_mask3_fnmsub_pd
   - [ ] _mm256_maskz_fnmsub_pd
   - [x] _mm512_fnmsub_pd
   - [ ] _mm512_mask_fnmsub_pd
   - [ ] _mm512_mask3_fnmsub_pd
   - [ ] _mm512_maskz_fnmsub_pd
   - [ ] _mm_mask_fnmsub_ps
   - [ ] _mm_mask3_fnmsub_ps
   - [ ] _mm_maskz_fnmsub_ps
   - [ ] _mm256_mask_fnmsub_ps
   - [ ] _mm256_mask3_fnmsub_ps
   - [ ] _mm256_maskz_fnmsub_ps
   - [x] _mm512_fnmsub_ps
   - [ ] _mm512_mask_fnmsub_ps
   - [ ] _mm512_mask3_fnmsub_ps
   - [ ] _mm512_maskz_fnmsub_ps
   - [ ] _mm512_fnmsub_round_pd
   - [ ] _mm512_mask_fnmsub_round_pd
   - [ ] _mm512_mask3_fnmsub_round_pd
   - [ ] _mm512_maskz_fnmsub_round_pd
   - [ ] _mm512_fnmsub_round_ps
   - [ ] _mm512_mask_fnmsub_round_ps
   - [ ] _mm512_mask3_fnmsub_round_ps
   - [ ] _mm512_maskz_fnmsub_round_ps
   - [ ] _mm_fnmsub_round_sd
   - [ ] _mm_mask_fnmsub_round_sd
   - [ ] _mm_mask3_fnmsub_round_sd
   - [ ] _mm_maskz_fnmsub_round_sd
   - [ ] _mm_fnmsub_round_ss
   - [ ] _mm_mask_fnmsub_round_ss
   - [ ] _mm_mask3_fnmsub_round_ss
   - [ ] _mm_maskz_fnmsub_round_ss
   - [ ] _mm_mask_fnmsub_sd
   - [ ] _mm_mask3_fnmsub_sd
   - [ ] _mm_maskz_fnmsub_sd
   - [ ] _mm_mask_fnmsub_ss
   - [ ] _mm_mask3_fnmsub_ss
   - [ ] _mm_maskz_fnmsub_ss

 - [ ] [fpclass](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=fpclass)
Implemented: 0 out of 16 (0.00%)
   - [ ] _mm_fpclass_pd_mask
   - [ ] _mm_mask_fpclass_pd_mask
   - [ ] _mm256_fpclass_pd_mask
   - [ ] _mm256_mask_fpclass_pd_mask
   - [ ] _mm512_fpclass_pd_mask
   - [ ] _mm512_mask_fpclass_pd_mask
   - [ ] _mm_fpclass_ps_mask
   - [ ] _mm_mask_fpclass_ps_mask
   - [ ] _mm256_fpclass_ps_mask
   - [ ] _mm256_mask_fpclass_ps_mask
   - [ ] _mm512_fpclass_ps_mask
   - [ ] _mm512_mask_fpclass_ps_mask
   - [ ] _mm_fpclass_sd_mask
   - [ ] _mm_mask_fpclass_sd_mask
   - [ ] _mm_fpclass_ss_mask
   - [ ] _mm_mask_fpclass_ss_mask

 - [ ] [getexp](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=getexp)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_getexp_pd
   - [ ] _mm_mask_getexp_pd
   - [ ] _mm_maskz_getexp_pd
   - [ ] _mm256_getexp_pd
   - [ ] _mm256_mask_getexp_pd
   - [ ] _mm256_maskz_getexp_pd
   - [ ] _mm512_getexp_pd
   - [ ] _mm512_mask_getexp_pd
   - [ ] _mm512_maskz_getexp_pd
   - [ ] _mm_getexp_ps
   - [ ] _mm_mask_getexp_ps
   - [ ] _mm_maskz_getexp_ps
   - [ ] _mm256_getexp_ps
   - [ ] _mm256_mask_getexp_ps
   - [ ] _mm256_maskz_getexp_ps
   - [ ] _mm512_getexp_ps
   - [ ] _mm512_mask_getexp_ps
   - [ ] _mm512_maskz_getexp_ps
   - [ ] _mm512_getexp_round_pd
   - [ ] _mm512_mask_getexp_round_pd
   - [ ] _mm512_maskz_getexp_round_pd
   - [ ] _mm512_getexp_round_ps
   - [ ] _mm512_mask_getexp_round_ps
   - [ ] _mm512_maskz_getexp_round_ps
   - [ ] _mm_getexp_round_sd
   - [ ] _mm_mask_getexp_round_sd
   - [ ] _mm_maskz_getexp_round_sd
   - [ ] _mm_getexp_round_ss
   - [ ] _mm_mask_getexp_round_ss
   - [ ] _mm_maskz_getexp_round_ss
   - [ ] _mm_getexp_sd
   - [ ] _mm_mask_getexp_sd
   - [ ] _mm_maskz_getexp_sd
   - [ ] _mm_getexp_ss
   - [ ] _mm_mask_getexp_ss
   - [ ] _mm_maskz_getexp_ss

 - [ ] [getmant](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=getmant)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_getmant_pd
   - [ ] _mm_mask_getmant_pd
   - [ ] _mm_maskz_getmant_pd
   - [ ] _mm256_getmant_pd
   - [ ] _mm256_mask_getmant_pd
   - [ ] _mm256_maskz_getmant_pd
   - [ ] _mm512_getmant_pd
   - [ ] _mm512_mask_getmant_pd
   - [ ] _mm512_maskz_getmant_pd
   - [ ] _mm_getmant_ps
   - [ ] _mm_mask_getmant_ps
   - [ ] _mm_maskz_getmant_ps
   - [ ] _mm256_getmant_ps
   - [ ] _mm256_mask_getmant_ps
   - [ ] _mm256_maskz_getmant_ps
   - [ ] _mm512_getmant_ps
   - [ ] _mm512_mask_getmant_ps
   - [ ] _mm512_maskz_getmant_ps
   - [ ] _mm512_getmant_round_pd
   - [ ] _mm512_mask_getmant_round_pd
   - [ ] _mm512_maskz_getmant_round_pd
   - [ ] _mm512_getmant_round_ps
   - [ ] _mm512_mask_getmant_round_ps
   - [ ] _mm512_maskz_getmant_round_ps
   - [ ] _mm_getmant_round_sd
   - [ ] _mm_mask_getmant_round_sd
   - [ ] _mm_maskz_getmant_round_sd
   - [ ] _mm_getmant_round_ss
   - [ ] _mm_mask_getmant_round_ss
   - [ ] _mm_maskz_getmant_round_ss
   - [ ] _mm_getmant_sd
   - [ ] _mm_mask_getmant_sd
   - [ ] _mm_maskz_getmant_sd
   - [ ] _mm_getmant_ss
   - [ ] _mm_mask_getmant_ss
   - [ ] _mm_maskz_getmant_ss

 - [ ] [gather](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=gather)
Implemented: 0 out of 54 (0.00%)
   - [ ] _mm512_i32extgather_epi32
   - [ ] _mm512_mask_i32extgather_epi32
   - [ ] _mm512_i32extgather_ps
   - [ ] _mm512_mask_i32extgather_ps
   - [ ] _mm_mmask_i32gather_epi32
   - [ ] _mm256_mmask_i32gather_epi32
   - [ ] _mm512_i32gather_epi32
   - [ ] _mm512_mask_i32gather_epi32
   - [ ] _mm_mmask_i32gather_epi64
   - [ ] _mm256_mmask_i32gather_epi64
   - [ ] _mm512_i32gather_epi64
   - [ ] _mm512_mask_i32gather_epi64
   - [ ] _mm_mmask_i32gather_pd
   - [ ] _mm256_mmask_i32gather_pd
   - [ ] _mm512_i32gather_pd
   - [ ] _mm512_mask_i32gather_pd
   - [ ] _mm_mmask_i32gather_ps
   - [ ] _mm256_mmask_i32gather_ps
   - [ ] _mm512_i32gather_ps
   - [ ] _mm512_mask_i32gather_ps
   - [ ] _mm512_i32loextgather_epi64
   - [ ] _mm512_mask_i32loextgather_epi64
   - [ ] _mm512_i32loextgather_pd
   - [ ] _mm512_mask_i32loextgather_pd
   - [ ] _mm512_i32logather_epi64
   - [ ] _mm512_mask_i32logather_epi64
   - [ ] _mm512_i32logather_pd
   - [ ] _mm512_mask_i32logather_pd
   - [ ] _mm_mmask_i64gather_epi32
   - [ ] _mm256_mmask_i64gather_epi32
   - [ ] _mm512_i64gather_epi32
   - [ ] _mm512_mask_i64gather_epi32
   - [ ] _mm_mmask_i64gather_epi64
   - [ ] _mm256_mmask_i64gather_epi64
   - [ ] _mm512_i64gather_epi64
   - [ ] _mm512_mask_i64gather_epi64
   - [ ] _mm_mmask_i64gather_pd
   - [ ] _mm256_mmask_i64gather_pd
   - [ ] _mm512_i64gather_pd
   - [ ] _mm512_mask_i64gather_pd
   - [ ] _mm_mmask_i64gather_ps
   - [ ] _mm256_mmask_i64gather_ps
   - [ ] _mm512_i64gather_ps
   - [ ] _mm512_mask_i64gather_ps
   - [ ] _mm512_mask_prefetch_i32extgather_ps
   - [ ] _mm512_prefetch_i32extgather_ps
   - [ ] _mm512_mask_prefetch_i32gather_pd
   - [ ] _mm512_prefetch_i32gather_pd
   - [ ] _mm512_mask_prefetch_i32gather_ps
   - [ ] _mm512_prefetch_i32gather_ps
   - [ ] _mm512_mask_prefetch_i64gather_pd
   - [ ] _mm512_prefetch_i64gather_pd
   - [ ] _mm512_mask_prefetch_i64gather_ps
   - [ ] _mm512_prefetch_i64gather_ps

 - [ ] [scatter](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=scatter)
Implemented: 0 out of 68 (0.00%)
   - [ ] _mm512_i32extscatter_epi32
   - [ ] _mm512_mask_i32extscatter_epi32
   - [ ] _mm512_i32extscatter_ps
   - [ ] _mm512_mask_i32extscatter_ps
   - [ ] _mm512_i32loextscatter_epi64
   - [ ] _mm512_mask_i32loextscatter_epi64
   - [ ] _mm512_i32loextscatter_pd
   - [ ] _mm512_mask_i32loextscatter_pd
   - [ ] _mm512_i32loscatter_pd
   - [ ] _mm512_mask_i32loscatter_pd
   - [ ] _mm_i32scatter_epi32
   - [ ] _mm_mask_i32scatter_epi32
   - [ ] _mm256_i32scatter_epi32
   - [ ] _mm256_mask_i32scatter_epi32
   - [ ] _mm512_i32scatter_epi32
   - [ ] _mm512_mask_i32scatter_epi32
   - [ ] _mm_i32scatter_epi64
   - [ ] _mm_mask_i32scatter_epi64
   - [ ] _mm256_i32scatter_epi64
   - [ ] _mm256_mask_i32scatter_epi64
   - [ ] _mm512_i32scatter_epi64
   - [ ] _mm512_mask_i32scatter_epi64
   - [ ] _mm_i32scatter_pd
   - [ ] _mm_mask_i32scatter_pd
   - [ ] _mm256_i32scatter_pd
   - [ ] _mm256_mask_i32scatter_pd
   - [ ] _mm512_i32scatter_pd
   - [ ] _mm512_mask_i32scatter_pd
   - [ ] _mm_i32scatter_ps
   - [ ] _mm_mask_i32scatter_ps
   - [ ] _mm256_i32scatter_ps
   - [ ] _mm256_mask_i32scatter_ps
   - [ ] _mm512_i32scatter_ps
   - [ ] _mm512_mask_i32scatter_ps
   - [ ] _mm_i64scatter_epi32
   - [ ] _mm_mask_i64scatter_epi32
   - [ ] _mm256_i64scatter_epi32
   - [ ] _mm256_mask_i64scatter_epi32
   - [ ] _mm512_i64scatter_epi32
   - [ ] _mm512_mask_i64scatter_epi32
   - [ ] _mm_i64scatter_epi64
   - [ ] _mm_mask_i64scatter_epi64
   - [ ] _mm256_i64scatter_epi64
   - [ ] _mm256_mask_i64scatter_epi64
   - [ ] _mm512_i64scatter_epi64
   - [ ] _mm512_mask_i64scatter_epi64
   - [ ] _mm_i64scatter_pd
   - [ ] _mm_mask_i64scatter_pd
   - [ ] _mm256_i64scatter_pd
   - [ ] _mm256_mask_i64scatter_pd
   - [ ] _mm512_i64scatter_pd
   - [ ] _mm512_mask_i64scatter_pd
   - [ ] _mm_i64scatter_ps
   - [ ] _mm_mask_i64scatter_ps
   - [ ] _mm256_i64scatter_ps
   - [ ] _mm256_mask_i64scatter_ps
   - [ ] _mm512_i64scatter_ps
   - [ ] _mm512_mask_i64scatter_ps
   - [ ] _mm512_mask_prefetch_i32extscatter_ps
   - [ ] _mm512_prefetch_i32extscatter_ps
   - [ ] _mm512_mask_prefetch_i32scatter_pd
   - [ ] _mm512_prefetch_i32scatter_pd
   - [ ] _mm512_mask_prefetch_i32scatter_ps
   - [ ] _mm512_prefetch_i32scatter_ps
   - [ ] _mm512_mask_prefetch_i64scatter_pd
   - [ ] _mm512_prefetch_i64scatter_pd
   - [ ] _mm512_mask_prefetch_i64scatter_ps
   - [ ] _mm512_prefetch_i64scatter_ps

 - [ ] [insert](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=insert)
Implemented: 24 out of 36 (66.67%)
   - [ ] _mm256_insertf32x4
   - [ ] _mm256_mask_insertf32x4
   - [ ] _mm256_maskz_insertf32x4
   - [x] _mm512_insertf32x4
   - [x] _mm512_mask_insertf32x4
   - [x] _mm512_maskz_insertf32x4
   - [x] _mm512_insertf32x8
   - [x] _mm512_mask_insertf32x8
   - [x] _mm512_maskz_insertf32x8
   - [ ] _mm256_insertf64x2
   - [ ] _mm256_mask_insertf64x2
   - [ ] _mm256_maskz_insertf64x2
   - [x] _mm512_insertf64x2
   - [x] _mm512_mask_insertf64x2
   - [x] _mm512_maskz_insertf64x2
   - [x] _mm512_insertf64x4
   - [x] _mm512_mask_insertf64x4
   - [x] _mm512_maskz_insertf64x4
   - [ ] _mm256_inserti32x4
   - [ ] _mm256_mask_inserti32x4
   - [ ] _mm256_maskz_inserti32x4
   - [x] _mm512_inserti32x4
   - [x] _mm512_mask_inserti32x4
   - [x] _mm512_maskz_inserti32x4
   - [x] _mm512_inserti32x8
   - [x] _mm512_mask_inserti32x8
   - [x] _mm512_maskz_inserti32x8
   - [ ] _mm256_inserti64x2
   - [ ] _mm256_mask_inserti64x2
   - [ ] _mm256_maskz_inserti64x2
   - [x] _mm512_inserti64x2
   - [x] _mm512_mask_inserti64x2
   - [x] _mm512_maskz_inserti64x2
   - [x] _mm512_inserti64x4
   - [x] _mm512_mask_inserti64x4
   - [x] _mm512_maskz_inserti64x4

 - [ ] [int2mask](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=int2mask)
Implemented: 0 out of 1 (0.00%)
   - [ ] _mm512_int2mask

 - [ ] [kbits](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=_k)
Implemented: 8 out of 71 (11.27%)
   - [ ] _kadd_mask16
   - [ ] _kadd_mask32
   - [ ] _kadd_mask64
   - [ ] _kadd_mask8
   - [ ] _mm512_kand
   - [ ] _kand_mask16
   - [ ] _kand_mask32
   - [ ] _kand_mask64
   - [ ] _kand_mask8
   - [ ] _mm512_kandn
   - [ ] _kandn_mask16
   - [ ] _kandn_mask32
   - [ ] _kandn_mask64
   - [ ] _kandn_mask8
   - [ ] _mm512_knot
   - [ ] _knot_mask16
   - [ ] _knot_mask32
   - [ ] _knot_mask64
   - [ ] _knot_mask8
   - [ ] _mm512_kor
   - [ ] _kor_mask16
   - [ ] _kor_mask32
   - [ ] _kor_mask64
   - [ ] _kor_mask8
   - [ ] _kortest_mask16_u8
   - [ ] _kortest_mask32_u8
   - [ ] _kortest_mask64_u8
   - [ ] _kortest_mask8_u8
   - [ ] _mm512_kortestc
   - [ ] _kortestc_mask16_u8
   - [ ] _kortestc_mask32_u8
   - [ ] _kortestc_mask64_u8
   - [ ] _kortestc_mask8_u8
   - [ ] _mm512_kortestz
   - [ ] _kortestz_mask16_u8
   - [ ] _kortestz_mask32_u8
   - [ ] _kortestz_mask64_u8
   - [ ] _kortestz_mask8_u8
   - [x] _kshiftli_mask16
   - [x] _kshiftli_mask32
   - [x] _kshiftli_mask64
   - [x] _kshiftli_mask8
   - [x] _kshiftri_mask16
   - [x] _kshiftri_mask32
   - [x] _kshiftri_mask64
   - [x] _kshiftri_mask8
   - [ ] _ktest_mask16_u8
   - [ ] _ktest_mask32_u8
   - [ ] _ktest_mask64_u8
   - [ ] _ktest_mask8_u8
   - [ ] _ktestc_mask16_u8
   - [ ] _ktestc_mask32_u8
   - [ ] _ktestc_mask64_u8
   - [ ] _ktestc_mask8_u8
   - [ ] _ktestz_mask16_u8
   - [ ] _ktestz_mask32_u8
   - [ ] _ktestz_mask64_u8
   - [ ] _ktestz_mask8_u8
   - [ ] _mm512_kunpackb
   - [ ] _mm512_kunpackd
   - [ ] _mm512_kunpackw
   - [ ] _mm512_kxnor
   - [ ] _kxnor_mask16
   - [ ] _kxnor_mask32
   - [ ] _kxnor_mask64
   - [ ] _kxnor_mask8
   - [ ] _mm512_kxor
   - [ ] _kxor_mask16
   - [ ] _kxor_mask32
   - [ ] _kxor_mask64
   - [ ] _kxor_mask8

 - [ ] [mov](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mov)
Implemented: 60 out of 86 (69.77%)
   - [ ] _mm512_kmov
   - [x] _mm_mask_mov_epi16
   - [x] _mm_maskz_mov_epi16
   - [x] _mm256_mask_mov_epi16
   - [x] _mm256_maskz_mov_epi16
   - [x] _mm512_mask_mov_epi16
   - [x] _mm512_maskz_mov_epi16
   - [x] _mm_mask_mov_epi32
   - [x] _mm_maskz_mov_epi32
   - [x] _mm256_mask_mov_epi32
   - [x] _mm256_maskz_mov_epi32
   - [x] _mm512_mask_mov_epi32
   - [x] _mm512_maskz_mov_epi32
   - [x] _mm_mask_mov_epi64
   - [x] _mm_maskz_mov_epi64
   - [x] _mm256_mask_mov_epi64
   - [x] _mm256_maskz_mov_epi64
   - [x] _mm512_mask_mov_epi64
   - [x] _mm512_maskz_mov_epi64
   - [x] _mm_mask_mov_epi8
   - [x] _mm_maskz_mov_epi8
   - [x] _mm256_mask_mov_epi8
   - [x] _mm256_maskz_mov_epi8
   - [x] _mm512_mask_mov_epi8
   - [x] _mm512_maskz_mov_epi8
   - [x] _mm_mask_mov_pd
   - [x] _mm_maskz_mov_pd
   - [x] _mm256_mask_mov_pd
   - [x] _mm256_maskz_mov_pd
   - [x] _mm512_mask_mov_pd
   - [x] _mm512_maskz_mov_pd
   - [x] _mm_mask_mov_ps
   - [x] _mm_maskz_mov_ps
   - [x] _mm256_mask_mov_ps
   - [x] _mm256_maskz_mov_ps
   - [x] _mm512_mask_mov_ps
   - [x] _mm512_maskz_mov_ps
   - [ ] _mm_mask_move_sd
   - [ ] _mm_maskz_move_sd
   - [ ] _mm_mask_move_ss
   - [ ] _mm_maskz_move_ss
   - [ ] _mm_mask_movedup_pd
   - [ ] _mm_maskz_movedup_pd
   - [ ] _mm256_mask_movedup_pd
   - [ ] _mm256_maskz_movedup_pd
   - [ ] _mm512_mask_movedup_pd
   - [ ] _mm512_maskz_movedup_pd
   - [ ] _mm512_movedup_pd
   - [ ] _mm_mask_movehdup_ps
   - [ ] _mm_maskz_movehdup_ps
   - [ ] _mm256_mask_movehdup_ps
   - [ ] _mm256_maskz_movehdup_ps
   - [ ] _mm512_mask_movehdup_ps
   - [ ] _mm512_maskz_movehdup_ps
   - [ ] _mm512_movehdup_ps
   - [ ] _mm_mask_moveldup_ps
   - [ ] _mm_maskz_moveldup_ps
   - [ ] _mm256_mask_moveldup_ps
   - [ ] _mm256_maskz_moveldup_ps
   - [ ] _mm512_mask_moveldup_ps
   - [ ] _mm512_maskz_moveldup_ps
   - [ ] _mm512_moveldup_ps
   - [x] _mm_movepi16_mask
   - [x] _mm256_movepi16_mask
   - [x] _mm512_movepi16_mask
   - [x] _mm_movepi32_mask
   - [x] _mm256_movepi32_mask
   - [x] _mm512_movepi32_mask
   - [x] _mm_movepi64_mask
   - [x] _mm256_movepi64_mask
   - [x] _mm512_movepi64_mask
   - [x] _mm_movepi8_mask
   - [x] _mm256_movepi8_mask
   - [x] _mm512_movepi8_mask
   - [x] _mm_movm_epi16
   - [x] _mm256_movm_epi16
   - [x] _mm512_movm_epi16
   - [x] _mm_movm_epi32
   - [x] _mm256_movm_epi32
   - [x] _mm512_movm_epi32
   - [x] _mm_movm_epi64
   - [x] _mm256_movm_epi64
   - [x] _mm512_movm_epi64
   - [x] _mm_movm_epi8
   - [x] _mm256_movm_epi8
   - [x] _mm512_movm_epi8

 - [ ] [load](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=load)
Implemented: 10 out of 92 (10.87%)
   - [ ] _mm_load_epi32
   - [ ] _mm_mask_load_epi32
   - [ ] _mm_maskz_load_epi32
   - [ ] _mm256_load_epi32
   - [ ] _mm256_mask_load_epi32
   - [ ] _mm256_maskz_load_epi32
   - [x] _mm512_load_epi32
   - [ ] _mm512_mask_load_epi32
   - [ ] _mm512_maskz_load_epi32
   - [ ] _mm_load_epi64
   - [ ] _mm_mask_load_epi64
   - [ ] _mm_maskz_load_epi64
   - [ ] _mm256_load_epi64
   - [ ] _mm256_mask_load_epi64
   - [ ] _mm256_maskz_load_epi64
   - [x] _mm512_load_epi64
   - [ ] _mm512_mask_load_epi64
   - [ ] _mm512_maskz_load_epi64
   - [ ] _load_mask16
   - [ ] _load_mask32
   - [ ] _load_mask64
   - [ ] _load_mask8
   - [ ] _mm_mask_load_pd
   - [ ] _mm_maskz_load_pd
   - [ ] _mm256_mask_load_pd
   - [ ] _mm256_maskz_load_pd
   - [ ] _mm512_load_pd
   - [ ] _mm512_mask_load_pd
   - [ ] _mm512_maskz_load_pd
   - [ ] _mm_mask_load_ps
   - [ ] _mm_maskz_load_ps
   - [ ] _mm256_mask_load_ps
   - [ ] _mm256_maskz_load_ps
   - [ ] _mm512_load_ps
   - [ ] _mm512_mask_load_ps
   - [ ] _mm512_maskz_load_ps
   - [ ] _mm_mask_load_sd
   - [ ] _mm_maskz_load_sd
   - [x] _mm512_load_si512
   - [ ] _mm_mask_load_ss
   - [ ] _mm_maskz_load_ss
   - [ ] _mm_loadu_epi16
   - [ ] _mm_mask_loadu_epi16
   - [ ] _mm_maskz_loadu_epi16
   - [ ] _mm256_loadu_epi16
   - [ ] _mm256_mask_loadu_epi16
   - [ ] _mm256_maskz_loadu_epi16
   - [x] _mm512_loadu_epi16
   - [ ] _mm512_mask_loadu_epi16
   - [ ] _mm512_maskz_loadu_epi16
   - [ ] _mm_loadu_epi32
   - [ ] _mm_mask_loadu_epi32
   - [ ] _mm_maskz_loadu_epi32
   - [ ] _mm256_loadu_epi32
   - [ ] _mm256_mask_loadu_epi32
   - [ ] _mm256_maskz_loadu_epi32
   - [x] _mm512_loadu_epi32
   - [ ] _mm512_mask_loadu_epi32
   - [ ] _mm512_maskz_loadu_epi32
   - [ ] _mm_loadu_epi64
   - [ ] _mm_mask_loadu_epi64
   - [ ] _mm_maskz_loadu_epi64
   - [ ] _mm256_loadu_epi64
   - [ ] _mm256_mask_loadu_epi64
   - [ ] _mm256_maskz_loadu_epi64
   - [x] _mm512_loadu_epi64
   - [ ] _mm512_mask_loadu_epi64
   - [ ] _mm512_maskz_loadu_epi64
   - [ ] _mm_loadu_epi8
   - [ ] _mm_mask_loadu_epi8
   - [ ] _mm_maskz_loadu_epi8
   - [ ] _mm256_loadu_epi8
   - [ ] _mm256_mask_loadu_epi8
   - [ ] _mm256_maskz_loadu_epi8
   - [x] _mm512_loadu_epi8
   - [ ] _mm512_mask_loadu_epi8
   - [ ] _mm512_maskz_loadu_epi8
   - [ ] _mm_mask_loadu_pd
   - [ ] _mm_maskz_loadu_pd
   - [ ] _mm256_mask_loadu_pd
   - [ ] _mm256_maskz_loadu_pd
   - [x] _mm512_loadu_pd
   - [ ] _mm512_mask_loadu_pd
   - [ ] _mm512_maskz_loadu_pd
   - [ ] _mm_mask_loadu_ps
   - [ ] _mm_maskz_loadu_ps
   - [ ] _mm256_mask_loadu_ps
   - [ ] _mm256_maskz_loadu_ps
   - [x] _mm512_loadu_ps
   - [ ] _mm512_mask_loadu_ps
   - [ ] _mm512_maskz_loadu_ps
   - [x] _mm512_loadu_si512

 - [ ] [lzcnt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=lzcnt)
Implemented: 3 out of 18 (16.67%)
   - [x] _mm_lzcnt_epi32
   - [x] _mm_mask_lzcnt_epi32
   - [x] _mm_maskz_lzcnt_epi32
   - [ ] _mm256_lzcnt_epi32
   - [ ] _mm256_mask_lzcnt_epi32
   - [ ] _mm256_maskz_lzcnt_epi32
   - [ ] _mm512_lzcnt_epi32
   - [ ] _mm512_mask_lzcnt_epi32
   - [ ] _mm512_maskz_lzcnt_epi32
   - [ ] _mm_lzcnt_epi64
   - [ ] _mm_mask_lzcnt_epi64
   - [ ] _mm_maskz_lzcnt_epi64
   - [ ] _mm256_lzcnt_epi64
   - [ ] _mm256_mask_lzcnt_epi64
   - [ ] _mm256_maskz_lzcnt_epi64
   - [ ] _mm512_lzcnt_epi64
   - [ ] _mm512_mask_lzcnt_epi64
   - [ ] _mm512_maskz_lzcnt_epi64

 - [ ] [mask2int](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mask2int)
Implemented: 0 out of 1 (0.00%)
   - [ ] _mm512_mask2int

 - [ ] [max](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=max)
Implemented: 30 out of 90 (33.33%)
   - [ ] _mm_mask_max_epi16
   - [ ] _mm_maskz_max_epi16
   - [ ] _mm256_mask_max_epi16
   - [ ] _mm256_maskz_max_epi16
   - [x] _mm512_mask_max_epi16
   - [x] _mm512_maskz_max_epi16
   - [x] _mm512_max_epi16
   - [ ] _mm_mask_max_epi32
   - [ ] _mm_maskz_max_epi32
   - [ ] _mm256_mask_max_epi32
   - [ ] _mm256_maskz_max_epi32
   - [x] _mm512_mask_max_epi32
   - [x] _mm512_maskz_max_epi32
   - [x] _mm512_max_epi32
   - [ ] _mm_mask_max_epi64
   - [ ] _mm_maskz_max_epi64
   - [ ] _mm_max_epi64
   - [ ] _mm256_mask_max_epi64
   - [ ] _mm256_maskz_max_epi64
   - [ ] _mm256_max_epi64
   - [x] _mm512_mask_max_epi64
   - [x] _mm512_maskz_max_epi64
   - [x] _mm512_max_epi64
   - [ ] _mm_mask_max_epi8
   - [ ] _mm_maskz_max_epi8
   - [ ] _mm256_mask_max_epi8
   - [ ] _mm256_maskz_max_epi8
   - [x] _mm512_mask_max_epi8
   - [x] _mm512_maskz_max_epi8
   - [x] _mm512_max_epi8
   - [ ] _mm_mask_max_epu16
   - [ ] _mm_maskz_max_epu16
   - [ ] _mm256_mask_max_epu16
   - [ ] _mm256_maskz_max_epu16
   - [x] _mm512_mask_max_epu16
   - [x] _mm512_maskz_max_epu16
   - [x] _mm512_max_epu16
   - [ ] _mm_mask_max_epu32
   - [ ] _mm_maskz_max_epu32
   - [ ] _mm256_mask_max_epu32
   - [ ] _mm256_maskz_max_epu32
   - [x] _mm512_mask_max_epu32
   - [x] _mm512_maskz_max_epu32
   - [x] _mm512_max_epu32
   - [ ] _mm_mask_max_epu64
   - [ ] _mm_maskz_max_epu64
   - [ ] _mm_max_epu64
   - [ ] _mm256_mask_max_epu64
   - [ ] _mm256_maskz_max_epu64
   - [ ] _mm256_max_epu64
   - [x] _mm512_mask_max_epu64
   - [x] _mm512_maskz_max_epu64
   - [x] _mm512_max_epu64
   - [ ] _mm_mask_max_epu8
   - [ ] _mm_maskz_max_epu8
   - [ ] _mm256_mask_max_epu8
   - [ ] _mm256_maskz_max_epu8
   - [x] _mm512_mask_max_epu8
   - [x] _mm512_maskz_max_epu8
   - [x] _mm512_max_epu8
   - [ ] _mm_mask_max_pd
   - [ ] _mm_maskz_max_pd
   - [ ] _mm256_mask_max_pd
   - [ ] _mm256_maskz_max_pd
   - [x] _mm512_mask_max_pd
   - [x] _mm512_maskz_max_pd
   - [x] _mm512_max_pd
   - [ ] _mm_mask_max_ps
   - [ ] _mm_maskz_max_ps
   - [ ] _mm256_mask_max_ps
   - [ ] _mm256_maskz_max_ps
   - [x] _mm512_mask_max_ps
   - [x] _mm512_maskz_max_ps
   - [x] _mm512_max_ps
   - [ ] _mm512_mask_max_round_pd
   - [ ] _mm512_maskz_max_round_pd
   - [ ] _mm512_max_round_pd
   - [ ] _mm512_mask_max_round_ps
   - [ ] _mm512_maskz_max_round_ps
   - [ ] _mm512_max_round_ps
   - [ ] _mm_mask_max_round_sd
   - [ ] _mm_maskz_max_round_sd
   - [ ] _mm_max_round_sd
   - [ ] _mm_mask_max_round_ss
   - [ ] _mm_maskz_max_round_ss
   - [ ] _mm_max_round_ss
   - [ ] _mm_mask_max_sd
   - [ ] _mm_maskz_max_sd
   - [ ] _mm_mask_max_ss
   - [ ] _mm_maskz_max_ss

 - [ ] [min](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=min)
Implemented: 30 out of 90 (33.33%)
   - [ ] _mm_mask_min_epi16
   - [ ] _mm_maskz_min_epi16
   - [ ] _mm256_mask_min_epi16
   - [ ] _mm256_maskz_min_epi16
   - [x] _mm512_mask_min_epi16
   - [x] _mm512_maskz_min_epi16
   - [x] _mm512_min_epi16
   - [ ] _mm_mask_min_epi32
   - [ ] _mm_maskz_min_epi32
   - [ ] _mm256_mask_min_epi32
   - [ ] _mm256_maskz_min_epi32
   - [x] _mm512_mask_min_epi32
   - [x] _mm512_maskz_min_epi32
   - [x] _mm512_min_epi32
   - [ ] _mm_mask_min_epi64
   - [ ] _mm_maskz_min_epi64
   - [ ] _mm_min_epi64
   - [ ] _mm256_mask_min_epi64
   - [ ] _mm256_maskz_min_epi64
   - [ ] _mm256_min_epi64
   - [x] _mm512_mask_min_epi64
   - [x] _mm512_maskz_min_epi64
   - [x] _mm512_min_epi64
   - [ ] _mm_mask_min_epi8
   - [ ] _mm_maskz_min_epi8
   - [ ] _mm256_mask_min_epi8
   - [ ] _mm256_maskz_min_epi8
   - [x] _mm512_mask_min_epi8
   - [x] _mm512_maskz_min_epi8
   - [x] _mm512_min_epi8
   - [ ] _mm_mask_min_epu16
   - [ ] _mm_maskz_min_epu16
   - [ ] _mm256_mask_min_epu16
   - [ ] _mm256_maskz_min_epu16
   - [x] _mm512_mask_min_epu16
   - [x] _mm512_maskz_min_epu16
   - [x] _mm512_min_epu16
   - [ ] _mm_mask_min_epu32
   - [ ] _mm_maskz_min_epu32
   - [ ] _mm256_mask_min_epu32
   - [ ] _mm256_maskz_min_epu32
   - [x] _mm512_mask_min_epu32
   - [x] _mm512_maskz_min_epu32
   - [x] _mm512_min_epu32
   - [ ] _mm_mask_min_epu64
   - [ ] _mm_maskz_min_epu64
   - [ ] _mm_min_epu64
   - [ ] _mm256_mask_min_epu64
   - [ ] _mm256_maskz_min_epu64
   - [ ] _mm256_min_epu64
   - [x] _mm512_mask_min_epu64
   - [x] _mm512_maskz_min_epu64
   - [x] _mm512_min_epu64
   - [ ] _mm_mask_min_epu8
   - [ ] _mm_maskz_min_epu8
   - [ ] _mm256_mask_min_epu8
   - [ ] _mm256_maskz_min_epu8
   - [x] _mm512_mask_min_epu8
   - [x] _mm512_maskz_min_epu8
   - [x] _mm512_min_epu8
   - [ ] _mm_mask_min_pd
   - [ ] _mm_maskz_min_pd
   - [ ] _mm256_mask_min_pd
   - [ ] _mm256_maskz_min_pd
   - [x] _mm512_mask_min_pd
   - [x] _mm512_maskz_min_pd
   - [x] _mm512_min_pd
   - [ ] _mm_mask_min_ps
   - [ ] _mm_maskz_min_ps
   - [ ] _mm256_mask_min_ps
   - [ ] _mm256_maskz_min_ps
   - [x] _mm512_mask_min_ps
   - [x] _mm512_maskz_min_ps
   - [x] _mm512_min_ps
   - [ ] _mm512_mask_min_round_pd
   - [ ] _mm512_maskz_min_round_pd
   - [ ] _mm512_min_round_pd
   - [ ] _mm512_mask_min_round_ps
   - [ ] _mm512_maskz_min_round_ps
   - [ ] _mm512_min_round_ps
   - [ ] _mm_mask_min_round_sd
   - [ ] _mm_maskz_min_round_sd
   - [ ] _mm_min_round_sd
   - [ ] _mm_mask_min_round_ss
   - [ ] _mm_maskz_min_round_ss
   - [ ] _mm_min_round_ss
   - [ ] _mm_mask_min_sd
   - [ ] _mm_maskz_min_sd
   - [ ] _mm_mask_min_ss
   - [ ] _mm_maskz_min_ss

 - [ ] [mul](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mul)
Implemented: 12 out of 44 (27.27%)
   - [ ] _mm_mask_mul_epi32
   - [ ] _mm_maskz_mul_epi32
   - [ ] _mm256_mask_mul_epi32
   - [ ] _mm256_maskz_mul_epi32
   - [x] _mm512_mask_mul_epi32
   - [x] _mm512_maskz_mul_epi32
   - [x] _mm512_mul_epi32
   - [ ] _mm_mask_mul_epu32
   - [ ] _mm_maskz_mul_epu32
   - [ ] _mm256_mask_mul_epu32
   - [ ] _mm256_maskz_mul_epu32
   - [x] _mm512_mask_mul_epu32
   - [x] _mm512_maskz_mul_epu32
   - [x] _mm512_mul_epu32
   - [ ] _mm_mask_mul_pd
   - [ ] _mm_maskz_mul_pd
   - [ ] _mm256_mask_mul_pd
   - [ ] _mm256_maskz_mul_pd
   - [x] _mm512_mask_mul_pd
   - [x] _mm512_maskz_mul_pd
   - [x] _mm512_mul_pd
   - [ ] _mm_mask_mul_ps
   - [ ] _mm_maskz_mul_ps
   - [ ] _mm256_mask_mul_ps
   - [ ] _mm256_maskz_mul_ps
   - [x] _mm512_mask_mul_ps
   - [x] _mm512_maskz_mul_ps
   - [x] _mm512_mul_ps
   - [ ] _mm512_mask_mul_round_pd
   - [ ] _mm512_maskz_mul_round_pd
   - [ ] _mm512_mul_round_pd
   - [ ] _mm512_mask_mul_round_ps
   - [ ] _mm512_maskz_mul_round_ps
   - [ ] _mm512_mul_round_ps
   - [ ] _mm_mask_mul_round_sd
   - [ ] _mm_maskz_mul_round_sd
   - [ ] _mm_mul_round_sd
   - [ ] _mm_mask_mul_round_ss
   - [ ] _mm_maskz_mul_round_ss
   - [ ] _mm_mul_round_ss
   - [ ] _mm_mask_mul_sd
   - [ ] _mm_maskz_mul_sd
   - [ ] _mm_mask_mul_ss
   - [ ] _mm_maskz_mul_ss

 - [ ] [mulhi](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mulhi)
Implemented: 1 out of 14 (7.14%)
   - [ ] _mm_mask_mulhi_epi16
   - [ ] _mm_maskz_mulhi_epi16
   - [ ] _mm256_mask_mulhi_epi16
   - [ ] _mm256_maskz_mulhi_epi16
   - [ ] _mm512_mask_mulhi_epi16
   - [ ] _mm512_maskz_mulhi_epi16
   - [x] _mm512_mulhi_epi16
   - [ ] _mm_mask_mulhi_epu16
   - [ ] _mm_maskz_mulhi_epu16
   - [ ] _mm256_mask_mulhi_epu16
   - [ ] _mm256_maskz_mulhi_epu16
   - [ ] _mm512_mask_mulhi_epu16
   - [ ] _mm512_maskz_mulhi_epu16
   - [ ] _mm512_mulhi_epu16

 - [ ] [mulhrs](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mulhrs)
Implemented: 1 out of 7 (14.29%)
   - [ ] _mm_mask_mulhrs_epi16
   - [ ] _mm_maskz_mulhrs_epi16
   - [ ] _mm256_mask_mulhrs_epi16
   - [ ] _mm256_maskz_mulhrs_epi16
   - [ ] _mm512_mask_mulhrs_epi16
   - [ ] _mm512_maskz_mulhrs_epi16
   - [x] _mm512_mulhrs_epi16

 - [ ] [mullo](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mullo)
Implemented: 7 out of 23 (30.43%)
   - [ ] _mm_mask_mullo_epi16
   - [ ] _mm_maskz_mullo_epi16
   - [ ] _mm256_mask_mullo_epi16
   - [ ] _mm256_maskz_mullo_epi16
   - [ ] _mm512_mask_mullo_epi16
   - [ ] _mm512_maskz_mullo_epi16
   - [x] _mm512_mullo_epi16
   - [ ] _mm_mask_mullo_epi32
   - [ ] _mm_maskz_mullo_epi32
   - [ ] _mm256_mask_mullo_epi32
   - [ ] _mm256_maskz_mullo_epi32
   - [x] _mm512_mask_mullo_epi32
   - [x] _mm512_maskz_mullo_epi32
   - [x] _mm512_mullo_epi32
   - [ ] _mm_mask_mullo_epi64
   - [ ] _mm_maskz_mullo_epi64
   - [ ] _mm_mullo_epi64
   - [ ] _mm256_mask_mullo_epi64
   - [ ] _mm256_maskz_mullo_epi64
   - [ ] _mm256_mullo_epi64
   - [x] _mm512_mask_mullo_epi64
   - [x] _mm512_maskz_mullo_epi64
   - [x] _mm512_mullo_epi64

 - [ ] [mullox](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=mullox)
Implemented: 0 out of 2 (0.00%)
   - [ ] _mm512_mask_mullox_epi64
   - [ ] _mm512_mullox_epi64

 - [ ] [multishift](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=multishift)
Implemented: 0 out of 9 (0.00%)
   - [ ] _mm_mask_multishift_epi64_epi8
   - [ ] _mm_maskz_multishift_epi64_epi8
   - [ ] _mm_multishift_epi64_epi8
   - [ ] _mm256_mask_multishift_epi64_epi8
   - [ ] _mm256_maskz_multishift_epi64_epi8
   - [ ] _mm256_multishift_epi64_epi8
   - [ ] _mm512_mask_multishift_epi64_epi8
   - [ ] _mm512_maskz_multishift_epi64_epi8
   - [ ] _mm512_multishift_epi64_epi8

 - [ ] [or](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=or)
Implemented: 13 out of 33 (39.39%)
   - [ ] _mm_mask_or_epi32
   - [ ] _mm_maskz_or_epi32
   - [ ] _mm_or_epi32
   - [ ] _mm256_mask_or_epi32
   - [ ] _mm256_maskz_or_epi32
   - [ ] _mm256_or_epi32
   - [x] _mm512_mask_or_epi32
   - [x] _mm512_maskz_or_epi32
   - [x] _mm512_or_epi32
   - [ ] _mm_mask_or_epi64
   - [ ] _mm_maskz_or_epi64
   - [ ] _mm_or_epi64
   - [ ] _mm256_mask_or_epi64
   - [ ] _mm256_maskz_or_epi64
   - [ ] _mm256_or_epi64
   - [x] _mm512_mask_or_epi64
   - [x] _mm512_maskz_or_epi64
   - [x] _mm512_or_epi64
   - [ ] _mm_mask_or_pd
   - [ ] _mm_maskz_or_pd
   - [ ] _mm256_mask_or_pd
   - [ ] _mm256_maskz_or_pd
   - [x] _mm512_mask_or_pd
   - [x] _mm512_maskz_or_pd
   - [x] _mm512_or_pd
   - [ ] _mm_mask_or_ps
   - [ ] _mm_maskz_or_ps
   - [ ] _mm256_mask_or_ps
   - [ ] _mm256_maskz_or_ps
   - [x] _mm512_mask_or_ps
   - [x] _mm512_maskz_or_ps
   - [x] _mm512_or_ps
   - [x] _mm512_or_si512

 - [ ] [packs](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=packs)
Implemented: 2 out of 14 (14.29%)
   - [ ] _mm_mask_packs_epi16
   - [ ] _mm_maskz_packs_epi16
   - [ ] _mm256_mask_packs_epi16
   - [ ] _mm256_maskz_packs_epi16
   - [ ] _mm512_mask_packs_epi16
   - [ ] _mm512_maskz_packs_epi16
   - [x] _mm512_packs_epi16
   - [ ] _mm_mask_packs_epi32
   - [ ] _mm_maskz_packs_epi32
   - [ ] _mm256_mask_packs_epi32
   - [ ] _mm256_maskz_packs_epi32
   - [ ] _mm512_mask_packs_epi32
   - [ ] _mm512_maskz_packs_epi32
   - [x] _mm512_packs_epi32

 - [ ] [packus](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=packus)
Implemented: 2 out of 14 (14.29%)
   - [ ] _mm_mask_packus_epi16
   - [ ] _mm_maskz_packus_epi16
   - [ ] _mm256_mask_packus_epi16
   - [ ] _mm256_maskz_packus_epi16
   - [ ] _mm512_mask_packus_epi16
   - [ ] _mm512_maskz_packus_epi16
   - [x] _mm512_packus_epi16
   - [ ] _mm_mask_packus_epi32
   - [ ] _mm_maskz_packus_epi32
   - [ ] _mm256_mask_packus_epi32
   - [ ] _mm256_maskz_packus_epi32
   - [ ] _mm512_mask_packus_epi32
   - [ ] _mm512_maskz_packus_epi32
   - [x] _mm512_packus_epi32

 - [ ] [permute](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=permute)
Implemented: 0 out of 14 (0.00%)
   - [ ] _mm_mask_permute_pd
   - [ ] _mm_maskz_permute_pd
   - [ ] _mm256_mask_permute_pd
   - [ ] _mm256_maskz_permute_pd
   - [ ] _mm512_mask_permute_pd
   - [ ] _mm512_maskz_permute_pd
   - [ ] _mm512_permute_pd
   - [ ] _mm_mask_permute_ps
   - [ ] _mm_maskz_permute_ps
   - [ ] _mm256_mask_permute_ps
   - [ ] _mm256_maskz_permute_ps
   - [ ] _mm512_mask_permute_ps
   - [ ] _mm512_maskz_permute_ps
   - [ ] _mm512_permute_ps

 - [ ] [permutevar](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=permutevar)
Implemented: 0 out of 16 (0.00%)
   - [ ] _mm512_mask_permutevar_epi32
   - [ ] _mm512_permutevar_epi32
   - [ ] _mm_mask_permutevar_pd
   - [ ] _mm_maskz_permutevar_pd
   - [ ] _mm256_mask_permutevar_pd
   - [ ] _mm256_maskz_permutevar_pd
   - [ ] _mm512_mask_permutevar_pd
   - [ ] _mm512_maskz_permutevar_pd
   - [ ] _mm512_permutevar_pd
   - [ ] _mm_mask_permutevar_ps
   - [ ] _mm_maskz_permutevar_ps
   - [ ] _mm256_mask_permutevar_ps
   - [ ] _mm256_maskz_permutevar_ps
   - [ ] _mm512_mask_permutevar_ps
   - [ ] _mm512_maskz_permutevar_ps
   - [ ] _mm512_permutevar_ps

 - [ ] [permutex](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=permutex)
Implemented: 0 out of 12 (0.00%)
   - [ ] _mm256_mask_permutex_epi64
   - [ ] _mm256_maskz_permutex_epi64
   - [ ] _mm256_permutex_epi64
   - [ ] _mm512_mask_permutex_epi64
   - [ ] _mm512_maskz_permutex_epi64
   - [ ] _mm512_permutex_epi64
   - [ ] _mm256_mask_permutex_pd
   - [ ] _mm256_maskz_permutex_pd
   - [ ] _mm256_permutex_pd
   - [ ] _mm512_mask_permutex_pd
   - [ ] _mm512_maskz_permutex_pd
   - [ ] _mm512_permutex_pd

 - [x] [permutex2var](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=permutex2var)
Implemented: 72 out of 72 (100.00%)

 - [x] [permutexvar](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=permutexvar)
Implemented: 42 out of 42 (100.00%)

 - [ ] [popcnt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=popcnt)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_mask_popcnt_epi16
   - [ ] _mm_maskz_popcnt_epi16
   - [ ] _mm_popcnt_epi16
   - [ ] _mm256_mask_popcnt_epi16
   - [ ] _mm256_maskz_popcnt_epi16
   - [ ] _mm256_popcnt_epi16
   - [ ] _mm512_mask_popcnt_epi16
   - [ ] _mm512_maskz_popcnt_epi16
   - [ ] _mm512_popcnt_epi16
   - [ ] _mm_mask_popcnt_epi32
   - [ ] _mm_maskz_popcnt_epi32
   - [ ] _mm_popcnt_epi32
   - [ ] _mm256_mask_popcnt_epi32
   - [ ] _mm256_maskz_popcnt_epi32
   - [ ] _mm256_popcnt_epi32
   - [ ] _mm512_mask_popcnt_epi32
   - [ ] _mm512_maskz_popcnt_epi32
   - [ ] _mm512_popcnt_epi32
   - [ ] _mm_mask_popcnt_epi64
   - [ ] _mm_maskz_popcnt_epi64
   - [ ] _mm_popcnt_epi64
   - [ ] _mm256_mask_popcnt_epi64
   - [ ] _mm256_maskz_popcnt_epi64
   - [ ] _mm256_popcnt_epi64
   - [ ] _mm512_mask_popcnt_epi64
   - [ ] _mm512_maskz_popcnt_epi64
   - [ ] _mm512_popcnt_epi64
   - [ ] _mm_mask_popcnt_epi8
   - [ ] _mm_maskz_popcnt_epi8
   - [ ] _mm_popcnt_epi8
   - [ ] _mm256_mask_popcnt_epi8
   - [ ] _mm256_maskz_popcnt_epi8
   - [ ] _mm256_popcnt_epi8
   - [ ] _mm512_mask_popcnt_epi8
   - [ ] _mm512_maskz_popcnt_epi8
   - [ ] _mm512_popcnt_epi8

 - [ ] [range](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=range)
Implemented: 0 out of 34 (0.00%)
   - [ ] _mm_mask_range_pd
   - [ ] _mm_maskz_range_pd
   - [ ] _mm_range_pd
   - [ ] _mm256_mask_range_pd
   - [ ] _mm256_maskz_range_pd
   - [ ] _mm256_range_pd
   - [ ] _mm512_mask_range_pd
   - [ ] _mm512_maskz_range_pd
   - [ ] _mm512_range_pd
   - [ ] _mm_mask_range_ps
   - [ ] _mm_maskz_range_ps
   - [ ] _mm_range_ps
   - [ ] _mm256_mask_range_ps
   - [ ] _mm256_maskz_range_ps
   - [ ] _mm256_range_ps
   - [ ] _mm512_mask_range_ps
   - [ ] _mm512_maskz_range_ps
   - [ ] _mm512_range_ps
   - [ ] _mm512_mask_range_round_pd
   - [ ] _mm512_maskz_range_round_pd
   - [ ] _mm512_range_round_pd
   - [ ] _mm512_mask_range_round_ps
   - [ ] _mm512_maskz_range_round_ps
   - [ ] _mm512_range_round_ps
   - [ ] _mm_mask_range_round_sd
   - [ ] _mm_maskz_range_round_sd
   - [ ] _mm_range_round_sd
   - [ ] _mm_mask_range_round_ss
   - [ ] _mm_maskz_range_round_ss
   - [ ] _mm_range_round_ss
   - [ ] _mm_mask_range_sd
   - [ ] _mm_maskz_range_sd
   - [ ] _mm_mask_range_ss
   - [ ] _mm_maskz_range_ss

 - [ ] [rcp](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=rcp)
Implemented: 0 out of 48 (0.00%)
   - [ ] _mm_mask_rcp14_pd
   - [ ] _mm_maskz_rcp14_pd
   - [ ] _mm_rcp14_pd
   - [ ] _mm256_mask_rcp14_pd
   - [ ] _mm256_maskz_rcp14_pd
   - [ ] _mm256_rcp14_pd
   - [ ] _mm512_mask_rcp14_pd
   - [ ] _mm512_maskz_rcp14_pd
   - [ ] _mm512_rcp14_pd
   - [ ] _mm_mask_rcp14_ps
   - [ ] _mm_maskz_rcp14_ps
   - [ ] _mm_rcp14_ps
   - [ ] _mm256_mask_rcp14_ps
   - [ ] _mm256_maskz_rcp14_ps
   - [ ] _mm256_rcp14_ps
   - [ ] _mm512_mask_rcp14_ps
   - [ ] _mm512_maskz_rcp14_ps
   - [ ] _mm512_rcp14_ps
   - [ ] _mm_mask_rcp14_sd
   - [ ] _mm_maskz_rcp14_sd
   - [ ] _mm_rcp14_sd
   - [ ] _mm_mask_rcp14_ss
   - [ ] _mm_maskz_rcp14_ss
   - [ ] _mm_rcp14_ss
   - [ ] _mm512_mask_rcp28_pd
   - [ ] _mm512_maskz_rcp28_pd
   - [ ] _mm512_rcp28_pd
   - [ ] _mm512_mask_rcp28_ps
   - [ ] _mm512_maskz_rcp28_ps
   - [ ] _mm512_rcp28_ps
   - [ ] _mm512_mask_rcp28_round_pd
   - [ ] _mm512_maskz_rcp28_round_pd
   - [ ] _mm512_rcp28_round_pd
   - [ ] _mm512_mask_rcp28_round_ps
   - [ ] _mm512_maskz_rcp28_round_ps
   - [ ] _mm512_rcp28_round_ps
   - [ ] _mm_mask_rcp28_round_sd
   - [ ] _mm_maskz_rcp28_round_sd
   - [ ] _mm_rcp28_round_sd
   - [ ] _mm_mask_rcp28_round_ss
   - [ ] _mm_maskz_rcp28_round_ss
   - [ ] _mm_rcp28_round_ss
   - [ ] _mm_mask_rcp28_sd
   - [ ] _mm_maskz_rcp28_sd
   - [ ] _mm_rcp28_sd
   - [ ] _mm_mask_rcp28_ss
   - [ ] _mm_maskz_rcp28_ss
   - [ ] _mm_rcp28_ss

 - [ ] [reduce](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=reduce)
Implemented: 0 out of 84 (0.00%)
   - [ ] _mm512_mask_reduce_add_epi32
   - [ ] _mm512_reduce_add_epi32
   - [ ] _mm512_mask_reduce_add_epi64
   - [ ] _mm512_reduce_add_epi64
   - [ ] _mm512_mask_reduce_add_pd
   - [ ] _mm512_reduce_add_pd
   - [ ] _mm512_mask_reduce_add_ps
   - [ ] _mm512_reduce_add_ps
   - [ ] _mm512_mask_reduce_and_epi32
   - [ ] _mm512_reduce_and_epi32
   - [ ] _mm512_mask_reduce_and_epi64
   - [ ] _mm512_reduce_and_epi64
   - [ ] _mm512_mask_reduce_max_epi32
   - [ ] _mm512_reduce_max_epi32
   - [ ] _mm512_mask_reduce_max_epi64
   - [ ] _mm512_reduce_max_epi64
   - [ ] _mm512_mask_reduce_max_epu32
   - [ ] _mm512_reduce_max_epu32
   - [ ] _mm512_mask_reduce_max_epu64
   - [ ] _mm512_reduce_max_epu64
   - [ ] _mm512_mask_reduce_max_pd
   - [ ] _mm512_reduce_max_pd
   - [ ] _mm512_mask_reduce_max_ps
   - [ ] _mm512_reduce_max_ps
   - [ ] _mm512_mask_reduce_min_epi32
   - [ ] _mm512_reduce_min_epi32
   - [ ] _mm512_mask_reduce_min_epi64
   - [ ] _mm512_reduce_min_epi64
   - [ ] _mm512_mask_reduce_min_epu32
   - [ ] _mm512_reduce_min_epu32
   - [ ] _mm512_mask_reduce_min_epu64
   - [ ] _mm512_reduce_min_epu64
   - [ ] _mm512_mask_reduce_min_pd
   - [ ] _mm512_reduce_min_pd
   - [ ] _mm512_mask_reduce_min_ps
   - [ ] _mm512_reduce_min_ps
   - [ ] _mm512_mask_reduce_mul_epi32
   - [ ] _mm512_reduce_mul_epi32
   - [ ] _mm512_mask_reduce_mul_epi64
   - [ ] _mm512_reduce_mul_epi64
   - [ ] _mm512_mask_reduce_mul_pd
   - [ ] _mm512_reduce_mul_pd
   - [ ] _mm512_mask_reduce_mul_ps
   - [ ] _mm512_reduce_mul_ps
   - [ ] _mm512_mask_reduce_or_epi32
   - [ ] _mm512_reduce_or_epi32
   - [ ] _mm512_mask_reduce_or_epi64
   - [ ] _mm512_reduce_or_epi64
   - [ ] _mm_mask_reduce_pd
   - [ ] _mm_maskz_reduce_pd
   - [ ] _mm_reduce_pd
   - [ ] _mm256_mask_reduce_pd
   - [ ] _mm256_maskz_reduce_pd
   - [ ] _mm256_reduce_pd
   - [ ] _mm512_mask_reduce_pd
   - [ ] _mm512_maskz_reduce_pd
   - [ ] _mm512_reduce_pd
   - [ ] _mm_mask_reduce_ps
   - [ ] _mm_maskz_reduce_ps
   - [ ] _mm_reduce_ps
   - [ ] _mm256_mask_reduce_ps
   - [ ] _mm256_maskz_reduce_ps
   - [ ] _mm256_reduce_ps
   - [ ] _mm512_mask_reduce_ps
   - [ ] _mm512_maskz_reduce_ps
   - [ ] _mm512_reduce_ps
   - [ ] _mm512_mask_reduce_round_pd
   - [ ] _mm512_maskz_reduce_round_pd
   - [ ] _mm512_reduce_round_pd
   - [ ] _mm512_mask_reduce_round_ps
   - [ ] _mm512_maskz_reduce_round_ps
   - [ ] _mm512_reduce_round_ps
   - [ ] _mm_mask_reduce_round_sd
   - [ ] _mm_maskz_reduce_round_sd
   - [ ] _mm_reduce_round_sd
   - [ ] _mm_mask_reduce_round_ss
   - [ ] _mm_maskz_reduce_round_ss
   - [ ] _mm_reduce_round_ss
   - [ ] _mm_mask_reduce_sd
   - [ ] _mm_maskz_reduce_sd
   - [ ] _mm_reduce_sd
   - [ ] _mm_mask_reduce_ss
   - [ ] _mm_maskz_reduce_ss
   - [ ] _mm_reduce_ss

 - [ ] [rol](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=rol)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_mask_rol_epi32
   - [ ] _mm_maskz_rol_epi32
   - [ ] _mm_rol_epi32
   - [ ] _mm256_mask_rol_epi32
   - [ ] _mm256_maskz_rol_epi32
   - [ ] _mm256_rol_epi32
   - [ ] _mm512_mask_rol_epi32
   - [ ] _mm512_maskz_rol_epi32
   - [ ] _mm512_rol_epi32
   - [ ] _mm_mask_rol_epi64
   - [ ] _mm_maskz_rol_epi64
   - [ ] _mm_rol_epi64
   - [ ] _mm256_mask_rol_epi64
   - [ ] _mm256_maskz_rol_epi64
   - [ ] _mm256_rol_epi64
   - [ ] _mm512_mask_rol_epi64
   - [ ] _mm512_maskz_rol_epi64
   - [ ] _mm512_rol_epi64
   - [ ] _mm_mask_rolv_epi32
   - [ ] _mm_maskz_rolv_epi32
   - [ ] _mm_rolv_epi32
   - [ ] _mm256_mask_rolv_epi32
   - [ ] _mm256_maskz_rolv_epi32
   - [ ] _mm256_rolv_epi32
   - [ ] _mm512_mask_rolv_epi32
   - [ ] _mm512_maskz_rolv_epi32
   - [ ] _mm512_rolv_epi32
   - [ ] _mm_mask_rolv_epi64
   - [ ] _mm_maskz_rolv_epi64
   - [ ] _mm_rolv_epi64
   - [ ] _mm256_mask_rolv_epi64
   - [ ] _mm256_maskz_rolv_epi64
   - [ ] _mm256_rolv_epi64
   - [ ] _mm512_mask_rolv_epi64
   - [ ] _mm512_maskz_rolv_epi64
   - [ ] _mm512_rolv_epi64

 - [ ] [ror](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=ror)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_mask_ror_epi32
   - [ ] _mm_maskz_ror_epi32
   - [ ] _mm_ror_epi32
   - [ ] _mm256_mask_ror_epi32
   - [ ] _mm256_maskz_ror_epi32
   - [ ] _mm256_ror_epi32
   - [ ] _mm512_mask_ror_epi32
   - [ ] _mm512_maskz_ror_epi32
   - [ ] _mm512_ror_epi32
   - [ ] _mm_mask_ror_epi64
   - [ ] _mm_maskz_ror_epi64
   - [ ] _mm_ror_epi64
   - [ ] _mm256_mask_ror_epi64
   - [ ] _mm256_maskz_ror_epi64
   - [ ] _mm256_ror_epi64
   - [ ] _mm512_mask_ror_epi64
   - [ ] _mm512_maskz_ror_epi64
   - [ ] _mm512_ror_epi64
   - [ ] _mm_mask_rorv_epi32
   - [ ] _mm_maskz_rorv_epi32
   - [ ] _mm_rorv_epi32
   - [ ] _mm256_mask_rorv_epi32
   - [ ] _mm256_maskz_rorv_epi32
   - [ ] _mm256_rorv_epi32
   - [ ] _mm512_mask_rorv_epi32
   - [ ] _mm512_maskz_rorv_epi32
   - [ ] _mm512_rorv_epi32
   - [ ] _mm_mask_rorv_epi64
   - [ ] _mm_maskz_rorv_epi64
   - [ ] _mm_rorv_epi64
   - [ ] _mm256_mask_rorv_epi64
   - [ ] _mm256_maskz_rorv_epi64
   - [ ] _mm256_rorv_epi64
   - [ ] _mm512_mask_rorv_epi64
   - [ ] _mm512_maskz_rorv_epi64
   - [ ] _mm512_rorv_epi64

 - [ ] [roundscale](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=roundscale)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_mask_roundscale_pd
   - [ ] _mm_maskz_roundscale_pd
   - [ ] _mm_roundscale_pd
   - [ ] _mm256_mask_roundscale_pd
   - [ ] _mm256_maskz_roundscale_pd
   - [ ] _mm256_roundscale_pd
   - [ ] _mm512_mask_roundscale_pd
   - [ ] _mm512_maskz_roundscale_pd
   - [ ] _mm512_roundscale_pd
   - [ ] _mm_mask_roundscale_ps
   - [ ] _mm_maskz_roundscale_ps
   - [ ] _mm_roundscale_ps
   - [ ] _mm256_mask_roundscale_ps
   - [ ] _mm256_maskz_roundscale_ps
   - [ ] _mm256_roundscale_ps
   - [ ] _mm512_mask_roundscale_ps
   - [ ] _mm512_maskz_roundscale_ps
   - [ ] _mm512_roundscale_ps
   - [ ] _mm512_mask_roundscale_round_pd
   - [ ] _mm512_maskz_roundscale_round_pd
   - [ ] _mm512_roundscale_round_pd
   - [ ] _mm512_mask_roundscale_round_ps
   - [ ] _mm512_maskz_roundscale_round_ps
   - [ ] _mm512_roundscale_round_ps
   - [ ] _mm_mask_roundscale_round_sd
   - [ ] _mm_maskz_roundscale_round_sd
   - [ ] _mm_roundscale_round_sd
   - [ ] _mm_mask_roundscale_round_ss
   - [ ] _mm_maskz_roundscale_round_ss
   - [ ] _mm_roundscale_round_ss
   - [ ] _mm_mask_roundscale_sd
   - [ ] _mm_maskz_roundscale_sd
   - [ ] _mm_roundscale_sd
   - [ ] _mm_mask_roundscale_ss
   - [ ] _mm_maskz_roundscale_ss
   - [ ] _mm_roundscale_ss

 - [ ] [rsqrt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=rsqrt)
Implemented: 0 out of 44 (0.00%)
   - [ ] _mm_mask_rsqrt14_pd
   - [ ] _mm_maskz_rsqrt14_pd
   - [ ] _mm256_mask_rsqrt14_pd
   - [ ] _mm256_maskz_rsqrt14_pd
   - [ ] _mm512_mask_rsqrt14_pd
   - [ ] _mm512_maskz_rsqrt14_pd
   - [ ] _mm512_rsqrt14_pd
   - [ ] _mm_mask_rsqrt14_ps
   - [ ] _mm_maskz_rsqrt14_ps
   - [ ] _mm256_mask_rsqrt14_ps
   - [ ] _mm256_maskz_rsqrt14_ps
   - [ ] _mm512_mask_rsqrt14_ps
   - [ ] _mm512_maskz_rsqrt14_ps
   - [ ] _mm512_rsqrt14_ps
   - [ ] _mm_mask_rsqrt14_sd
   - [ ] _mm_maskz_rsqrt14_sd
   - [ ] _mm_rsqrt14_sd
   - [ ] _mm_mask_rsqrt14_ss
   - [ ] _mm_maskz_rsqrt14_ss
   - [ ] _mm_rsqrt14_ss
   - [ ] _mm512_mask_rsqrt28_pd
   - [ ] _mm512_maskz_rsqrt28_pd
   - [ ] _mm512_rsqrt28_pd
   - [ ] _mm512_mask_rsqrt28_ps
   - [ ] _mm512_maskz_rsqrt28_ps
   - [ ] _mm512_rsqrt28_ps
   - [ ] _mm512_mask_rsqrt28_round_pd
   - [ ] _mm512_maskz_rsqrt28_round_pd
   - [ ] _mm512_rsqrt28_round_pd
   - [ ] _mm512_mask_rsqrt28_round_ps
   - [ ] _mm512_maskz_rsqrt28_round_ps
   - [ ] _mm512_rsqrt28_round_ps
   - [ ] _mm_mask_rsqrt28_round_sd
   - [ ] _mm_maskz_rsqrt28_round_sd
   - [ ] _mm_rsqrt28_round_sd
   - [ ] _mm_mask_rsqrt28_round_ss
   - [ ] _mm_maskz_rsqrt28_round_ss
   - [ ] _mm_rsqrt28_round_ss
   - [ ] _mm_mask_rsqrt28_sd
   - [ ] _mm_maskz_rsqrt28_sd
   - [ ] _mm_rsqrt28_sd
   - [ ] _mm_mask_rsqrt28_ss
   - [ ] _mm_maskz_rsqrt28_ss
   - [ ] _mm_rsqrt28_ss

 - [ ] [scalef](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=scalef)
Implemented: 0 out of 36 (0.00%)
   - [ ] _mm_mask_scalef_pd
   - [ ] _mm_maskz_scalef_pd
   - [ ] _mm_scalef_pd
   - [ ] _mm256_mask_scalef_pd
   - [ ] _mm256_maskz_scalef_pd
   - [ ] _mm256_scalef_pd
   - [ ] _mm512_mask_scalef_pd
   - [ ] _mm512_maskz_scalef_pd
   - [ ] _mm512_scalef_pd
   - [ ] _mm_mask_scalef_ps
   - [ ] _mm_maskz_scalef_ps
   - [ ] _mm_scalef_ps
   - [ ] _mm256_mask_scalef_ps
   - [ ] _mm256_maskz_scalef_ps
   - [ ] _mm256_scalef_ps
   - [ ] _mm512_mask_scalef_ps
   - [ ] _mm512_maskz_scalef_ps
   - [ ] _mm512_scalef_ps
   - [ ] _mm512_mask_scalef_round_pd
   - [ ] _mm512_maskz_scalef_round_pd
   - [ ] _mm512_scalef_round_pd
   - [ ] _mm512_mask_scalef_round_ps
   - [ ] _mm512_maskz_scalef_round_ps
   - [ ] _mm512_scalef_round_ps
   - [ ] _mm_mask_scalef_round_sd
   - [ ] _mm_maskz_scalef_round_sd
   - [ ] _mm_scalef_round_sd
   - [ ] _mm_mask_scalef_round_ss
   - [ ] _mm_maskz_scalef_round_ss
   - [ ] _mm_scalef_round_ss
   - [ ] _mm_mask_scalef_sd
   - [ ] _mm_maskz_scalef_sd
   - [ ] _mm_scalef_sd
   - [ ] _mm_mask_scalef_ss
   - [ ] _mm_maskz_scalef_ss
   - [ ] _mm_scalef_ss

 - [ ] [set](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=set)
Implemented: 37 out of 53 (69.81%)
   - [x] _mm512_set_epi16
   - [x] _mm512_set_epi32
   - [x] _mm512_set_epi64
   - [x] _mm512_set_epi8
   - [x] _mm512_set_pd
   - [x] _mm512_set_ps
   - [ ] _mm_mask_set1_epi16
   - [ ] _mm_maskz_set1_epi16
   - [ ] _mm256_mask_set1_epi16
   - [ ] _mm256_maskz_set1_epi16
   - [x] _mm512_mask_set1_epi16
   - [x] _mm512_maskz_set1_epi16
   - [x] _mm512_set1_epi16
   - [ ] _mm_mask_set1_epi32
   - [ ] _mm_maskz_set1_epi32
   - [ ] _mm256_mask_set1_epi32
   - [ ] _mm256_maskz_set1_epi32
   - [x] _mm512_mask_set1_epi32
   - [x] _mm512_maskz_set1_epi32
   - [x] _mm512_set1_epi32
   - [ ] _mm_mask_set1_epi64
   - [ ] _mm_maskz_set1_epi64
   - [ ] _mm256_mask_set1_epi64
   - [ ] _mm256_maskz_set1_epi64
   - [x] _mm512_mask_set1_epi64
   - [x] _mm512_maskz_set1_epi64
   - [x] _mm512_set1_epi64
   - [ ] _mm_mask_set1_epi8
   - [ ] _mm_maskz_set1_epi8
   - [ ] _mm256_mask_set1_epi8
   - [ ] _mm256_maskz_set1_epi8
   - [x] _mm512_mask_set1_epi8
   - [x] _mm512_maskz_set1_epi8
   - [x] _mm512_set1_epi8
   - [x] _mm512_set1_pd
   - [x] _mm512_set1_ps
   - [x] _mm512_set4_epi32
   - [x] _mm512_set4_epi64
   - [x] _mm512_set4_pd
   - [x] _mm512_set4_ps
   - [x] _mm512_setr_epi32
   - [x] _mm512_setr_epi64
   - [x] _mm512_setr_pd
   - [x] _mm512_setr_ps
   - [x] _mm512_setr4_epi32
   - [x] _mm512_setr4_epi64
   - [x] _mm512_setr4_pd
   - [x] _mm512_setr4_ps
   - [x] _mm512_setzero
   - [x] _mm512_setzero_epi32
   - [x] _mm512_setzero_pd
   - [x] _mm512_setzero_ps
   - [x] _mm512_setzero_si512

 - [ ] [shl](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=shl)
Implemented: 0 out of 54 (0.00%)
   - [ ] _mm_mask_shldi_epi16
   - [ ] _mm_maskz_shldi_epi16
   - [ ] _mm_shldi_epi16
   - [ ] _mm256_mask_shldi_epi16
   - [ ] _mm256_maskz_shldi_epi16
   - [ ] _mm256_shldi_epi16
   - [ ] _mm512_mask_shldi_epi16
   - [ ] _mm512_maskz_shldi_epi16
   - [ ] _mm512_shldi_epi16
   - [ ] _mm_mask_shldi_epi32
   - [ ] _mm_maskz_shldi_epi32
   - [ ] _mm_shldi_epi32
   - [ ] _mm256_mask_shldi_epi32
   - [ ] _mm256_maskz_shldi_epi32
   - [ ] _mm256_shldi_epi32
   - [ ] _mm512_mask_shldi_epi32
   - [ ] _mm512_maskz_shldi_epi32
   - [ ] _mm512_shldi_epi32
   - [ ] _mm_mask_shldi_epi64
   - [ ] _mm_maskz_shldi_epi64
   - [ ] _mm_shldi_epi64
   - [ ] _mm256_mask_shldi_epi64
   - [ ] _mm256_maskz_shldi_epi64
   - [ ] _mm256_shldi_epi64
   - [ ] _mm512_mask_shldi_epi64
   - [ ] _mm512_maskz_shldi_epi64
   - [ ] _mm512_shldi_epi64
   - [ ] _mm_mask_shldv_epi16
   - [ ] _mm_maskz_shldv_epi16
   - [ ] _mm_shldv_epi16
   - [ ] _mm256_mask_shldv_epi16
   - [ ] _mm256_maskz_shldv_epi16
   - [ ] _mm256_shldv_epi16
   - [ ] _mm512_mask_shldv_epi16
   - [ ] _mm512_maskz_shldv_epi16
   - [ ] _mm512_shldv_epi16
   - [ ] _mm_mask_shldv_epi32
   - [ ] _mm_maskz_shldv_epi32
   - [ ] _mm_shldv_epi32
   - [ ] _mm256_mask_shldv_epi32
   - [ ] _mm256_maskz_shldv_epi32
   - [ ] _mm256_shldv_epi32
   - [ ] _mm512_mask_shldv_epi32
   - [ ] _mm512_maskz_shldv_epi32
   - [ ] _mm512_shldv_epi32
   - [ ] _mm_mask_shldv_epi64
   - [ ] _mm_maskz_shldv_epi64
   - [ ] _mm_shldv_epi64
   - [ ] _mm256_mask_shldv_epi64
   - [ ] _mm256_maskz_shldv_epi64
   - [ ] _mm256_shldv_epi64
   - [ ] _mm512_mask_shldv_epi64
   - [ ] _mm512_maskz_shldv_epi64
   - [ ] _mm512_shldv_epi64

 - [ ] [shr](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=shr)
Implemented: 0 out of 54 (0.00%)
   - [ ] _mm_mask_shrdi_epi16
   - [ ] _mm_maskz_shrdi_epi16
   - [ ] _mm_shrdi_epi16
   - [ ] _mm256_mask_shrdi_epi16
   - [ ] _mm256_maskz_shrdi_epi16
   - [ ] _mm256_shrdi_epi16
   - [ ] _mm512_mask_shrdi_epi16
   - [ ] _mm512_maskz_shrdi_epi16
   - [ ] _mm512_shrdi_epi16
   - [ ] _mm_mask_shrdi_epi32
   - [ ] _mm_maskz_shrdi_epi32
   - [ ] _mm_shrdi_epi32
   - [ ] _mm256_mask_shrdi_epi32
   - [ ] _mm256_maskz_shrdi_epi32
   - [ ] _mm256_shrdi_epi32
   - [ ] _mm512_mask_shrdi_epi32
   - [ ] _mm512_maskz_shrdi_epi32
   - [ ] _mm512_shrdi_epi32
   - [ ] _mm_mask_shrdi_epi64
   - [ ] _mm_maskz_shrdi_epi64
   - [ ] _mm_shrdi_epi64
   - [ ] _mm256_mask_shrdi_epi64
   - [ ] _mm256_maskz_shrdi_epi64
   - [ ] _mm256_shrdi_epi64
   - [ ] _mm512_mask_shrdi_epi64
   - [ ] _mm512_maskz_shrdi_epi64
   - [ ] _mm512_shrdi_epi64
   - [ ] _mm_mask_shrdv_epi16
   - [ ] _mm_maskz_shrdv_epi16
   - [ ] _mm_shrdv_epi16
   - [ ] _mm256_mask_shrdv_epi16
   - [ ] _mm256_maskz_shrdv_epi16
   - [ ] _mm256_shrdv_epi16
   - [ ] _mm512_mask_shrdv_epi16
   - [ ] _mm512_maskz_shrdv_epi16
   - [ ] _mm512_shrdv_epi16
   - [ ] _mm_mask_shrdv_epi32
   - [ ] _mm_maskz_shrdv_epi32
   - [ ] _mm_shrdv_epi32
   - [ ] _mm256_mask_shrdv_epi32
   - [ ] _mm256_maskz_shrdv_epi32
   - [ ] _mm256_shrdv_epi32
   - [ ] _mm512_mask_shrdv_epi32
   - [ ] _mm512_maskz_shrdv_epi32
   - [ ] _mm512_shrdv_epi32
   - [ ] _mm_mask_shrdv_epi64
   - [ ] _mm_maskz_shrdv_epi64
   - [ ] _mm_shrdv_epi64
   - [ ] _mm256_mask_shrdv_epi64
   - [ ] _mm256_maskz_shrdv_epi64
   - [ ] _mm256_shrdv_epi64
   - [ ] _mm512_mask_shrdv_epi64
   - [ ] _mm512_maskz_shrdv_epi64
   - [ ] _mm512_shrdv_epi64

 - [ ] [shuffle](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=shuffle)
Implemented: 27 out of 52 (51.92%)
   - [ ] _mm_mask_shuffle_epi32
   - [ ] _mm_maskz_shuffle_epi32
   - [ ] _mm256_mask_shuffle_epi32
   - [ ] _mm256_maskz_shuffle_epi32
   - [ ] _mm512_mask_shuffle_epi32
   - [ ] _mm512_maskz_shuffle_epi32
   - [ ] _mm512_shuffle_epi32
   - [ ] _mm_mask_shuffle_epi8
   - [ ] _mm_maskz_shuffle_epi8
   - [ ] _mm256_mask_shuffle_epi8
   - [ ] _mm256_maskz_shuffle_epi8
   - [x] _mm512_mask_shuffle_epi8
   - [x] _mm512_maskz_shuffle_epi8
   - [x] _mm512_shuffle_epi8
   - [x] _mm256_mask_shuffle_f32x4
   - [x] _mm256_maskz_shuffle_f32x4
   - [x] _mm256_shuffle_f32x4
   - [x] _mm512_mask_shuffle_f32x4
   - [x] _mm512_maskz_shuffle_f32x4
   - [x] _mm512_shuffle_f32x4
   - [x] _mm256_mask_shuffle_f64x2
   - [x] _mm256_maskz_shuffle_f64x2
   - [x] _mm256_shuffle_f64x2
   - [x] _mm512_mask_shuffle_f64x2
   - [x] _mm512_maskz_shuffle_f64x2
   - [x] _mm512_shuffle_f64x2
   - [x] _mm256_mask_shuffle_i32x4
   - [x] _mm256_maskz_shuffle_i32x4
   - [x] _mm256_shuffle_i32x4
   - [x] _mm512_mask_shuffle_i32x4
   - [x] _mm512_maskz_shuffle_i32x4
   - [x] _mm512_shuffle_i32x4
   - [x] _mm256_mask_shuffle_i64x2
   - [x] _mm256_maskz_shuffle_i64x2
   - [x] _mm256_shuffle_i64x2
   - [x] _mm512_mask_shuffle_i64x2
   - [x] _mm512_maskz_shuffle_i64x2
   - [x] _mm512_shuffle_i64x2
   - [ ] _mm_mask_shuffle_pd
   - [ ] _mm_maskz_shuffle_pd
   - [ ] _mm256_mask_shuffle_pd
   - [ ] _mm256_maskz_shuffle_pd
   - [ ] _mm512_mask_shuffle_pd
   - [ ] _mm512_maskz_shuffle_pd
   - [ ] _mm512_shuffle_pd
   - [ ] _mm_mask_shuffle_ps
   - [ ] _mm_maskz_shuffle_ps
   - [ ] _mm256_mask_shuffle_ps
   - [ ] _mm256_maskz_shuffle_ps
   - [ ] _mm512_mask_shuffle_ps
   - [ ] _mm512_maskz_shuffle_ps
   - [ ] _mm512_shuffle_ps

 - [ ] [shufflehi](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=shufflehi)
Implemented: 0 out of 7 (0.00%)
   - [ ] _mm_mask_shufflehi_epi16
   - [ ] _mm_maskz_shufflehi_epi16
   - [ ] _mm256_mask_shufflehi_epi16
   - [ ] _mm256_maskz_shufflehi_epi16
   - [ ] _mm512_mask_shufflehi_epi16
   - [ ] _mm512_maskz_shufflehi_epi16
   - [ ] _mm512_shufflehi_epi16

 - [ ] [shufflelo](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=shufflelo)
Implemented: 0 out of 7 (0.00%)
   - [ ] _mm_mask_shufflelo_epi16
   - [ ] _mm_maskz_shufflelo_epi16
   - [ ] _mm256_mask_shufflelo_epi16
   - [ ] _mm256_maskz_shufflelo_epi16
   - [ ] _mm512_mask_shufflelo_epi16
   - [ ] _mm512_maskz_shufflelo_epi16
   - [ ] _mm512_shufflelo_epi16

 - [ ] [sqrt](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=sqrt)
Implemented: 4 out of 30 (13.33%)
   - [ ] _mm_mask_sqrt_pd
   - [ ] _mm_maskz_sqrt_pd
   - [ ] _mm256_mask_sqrt_pd
   - [ ] _mm256_maskz_sqrt_pd
   - [x] _mm512_mask_sqrt_pd
   - [ ] _mm512_maskz_sqrt_pd
   - [x] _mm512_sqrt_pd
   - [ ] _mm_mask_sqrt_ps
   - [ ] _mm_maskz_sqrt_ps
   - [ ] _mm256_mask_sqrt_ps
   - [ ] _mm256_maskz_sqrt_ps
   - [x] _mm512_mask_sqrt_ps
   - [ ] _mm512_maskz_sqrt_ps
   - [x] _mm512_sqrt_ps
   - [ ] _mm512_mask_sqrt_round_pd
   - [ ] _mm512_maskz_sqrt_round_pd
   - [ ] _mm512_sqrt_round_pd
   - [ ] _mm512_mask_sqrt_round_ps
   - [ ] _mm512_maskz_sqrt_round_ps
   - [ ] _mm512_sqrt_round_ps
   - [ ] _mm_mask_sqrt_round_sd
   - [ ] _mm_maskz_sqrt_round_sd
   - [ ] _mm_sqrt_round_sd
   - [ ] _mm_mask_sqrt_round_ss
   - [ ] _mm_maskz_sqrt_round_ss
   - [ ] _mm_sqrt_round_ss
   - [ ] _mm_mask_sqrt_sd
   - [ ] _mm_maskz_sqrt_sd
   - [ ] _mm_mask_sqrt_ss
   - [ ] _mm_maskz_sqrt_ss

 - [ ] [sra](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=sra)
Implemented: 3 out of 71 (4.23%)
   - [ ] _mm_mask_sra_epi16
   - [ ] _mm_maskz_sra_epi16
   - [ ] _mm256_mask_sra_epi16
   - [ ] _mm256_maskz_sra_epi16
   - [ ] _mm512_mask_sra_epi16
   - [ ] _mm512_maskz_sra_epi16
   - [x] _mm512_sra_epi16
   - [ ] _mm_mask_sra_epi32
   - [ ] _mm_maskz_sra_epi32
   - [ ] _mm256_mask_sra_epi32
   - [ ] _mm256_maskz_sra_epi32
   - [ ] _mm512_mask_sra_epi32
   - [ ] _mm512_maskz_sra_epi32
   - [ ] _mm512_sra_epi32
   - [ ] _mm_mask_sra_epi64
   - [ ] _mm_maskz_sra_epi64
   - [ ] _mm_sra_epi64
   - [ ] _mm256_mask_sra_epi64
   - [ ] _mm256_maskz_sra_epi64
   - [ ] _mm256_sra_epi64
   - [ ] _mm512_mask_sra_epi64
   - [ ] _mm512_maskz_sra_epi64
   - [ ] _mm512_sra_epi64
   - [ ] _mm_mask_srai_epi16
   - [ ] _mm_maskz_srai_epi16
   - [ ] _mm256_mask_srai_epi16
   - [ ] _mm256_maskz_srai_epi16
   - [ ] _mm512_mask_srai_epi16
   - [ ] _mm512_maskz_srai_epi16
   - [x] _mm512_srai_epi16
   - [ ] _mm_mask_srai_epi32
   - [ ] _mm_maskz_srai_epi32
   - [ ] _mm256_mask_srai_epi32
   - [ ] _mm256_maskz_srai_epi32
   - [ ] _mm512_mask_srai_epi32
   - [ ] _mm512_maskz_srai_epi32
   - [ ] _mm512_srai_epi32
   - [ ] _mm_mask_srai_epi64
   - [ ] _mm_maskz_srai_epi64
   - [ ] _mm_srai_epi64
   - [ ] _mm256_mask_srai_epi64
   - [ ] _mm256_maskz_srai_epi64
   - [ ] _mm256_srai_epi64
   - [ ] _mm512_mask_srai_epi64
   - [ ] _mm512_maskz_srai_epi64
   - [ ] _mm512_srai_epi64
   - [ ] _mm_mask_srav_epi16
   - [ ] _mm_maskz_srav_epi16
   - [ ] _mm_srav_epi16
   - [ ] _mm256_mask_srav_epi16
   - [ ] _mm256_maskz_srav_epi16
   - [ ] _mm256_srav_epi16
   - [ ] _mm512_mask_srav_epi16
   - [ ] _mm512_maskz_srav_epi16
   - [x] _mm512_srav_epi16
   - [ ] _mm_mask_srav_epi32
   - [ ] _mm_maskz_srav_epi32
   - [ ] _mm256_mask_srav_epi32
   - [ ] _mm256_maskz_srav_epi32
   - [ ] _mm512_mask_srav_epi32
   - [ ] _mm512_maskz_srav_epi32
   - [ ] _mm512_srav_epi32
   - [ ] _mm_mask_srav_epi64
   - [ ] _mm_maskz_srav_epi64
   - [ ] _mm_srav_epi64
   - [ ] _mm256_mask_srav_epi64
   - [ ] _mm256_maskz_srav_epi64
   - [ ] _mm256_srav_epi64
   - [ ] _mm512_mask_srav_epi64
   - [ ] _mm512_maskz_srav_epi64
   - [ ] _mm512_srav_epi64

 - [ ] [store](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=store)
Implemented: 12 out of 60 (20.00%)
   - [ ] _mm_mask_store_epi32
   - [ ] _mm_store_epi32
   - [ ] _mm256_mask_store_epi32
   - [ ] _mm256_store_epi32
   - [ ] _mm512_mask_store_epi32
   - [x] _mm512_store_epi32
   - [ ] _mm_mask_store_epi64
   - [ ] _mm_store_epi64
   - [ ] _mm256_mask_store_epi64
   - [ ] _mm256_store_epi64
   - [ ] _mm512_mask_store_epi64
   - [x] _mm512_store_epi64
   - [ ] _store_mask16
   - [ ] _store_mask32
   - [ ] _store_mask64
   - [ ] _store_mask8
   - [ ] _mm_mask_store_pd
   - [ ] _mm256_mask_store_pd
   - [ ] _mm512_mask_store_pd
   - [x] _mm512_store_pd
   - [ ] _mm_mask_store_ps
   - [ ] _mm256_mask_store_ps
   - [ ] _mm512_mask_store_ps
   - [x] _mm512_store_ps
   - [ ] _mm_mask_store_sd
   - [x] _mm512_store_si512
   - [ ] _mm_mask_store_ss
   - [ ] _mm_mask_storeu_epi16
   - [ ] _mm_storeu_epi16
   - [ ] _mm256_mask_storeu_epi16
   - [ ] _mm256_storeu_epi16
   - [ ] _mm512_mask_storeu_epi16
   - [x] _mm512_storeu_epi16
   - [ ] _mm_mask_storeu_epi32
   - [ ] _mm_storeu_epi32
   - [ ] _mm256_mask_storeu_epi32
   - [ ] _mm256_storeu_epi32
   - [ ] _mm512_mask_storeu_epi32
   - [x] _mm512_storeu_epi32
   - [ ] _mm_mask_storeu_epi64
   - [ ] _mm_storeu_epi64
   - [ ] _mm256_mask_storeu_epi64
   - [ ] _mm256_storeu_epi64
   - [ ] _mm512_mask_storeu_epi64
   - [x] _mm512_storeu_epi64
   - [ ] _mm_mask_storeu_epi8
   - [ ] _mm_storeu_epi8
   - [ ] _mm256_mask_storeu_epi8
   - [ ] _mm256_storeu_epi8
   - [ ] _mm512_mask_storeu_epi8
   - [x] _mm512_storeu_epi8
   - [ ] _mm_mask_storeu_pd
   - [ ] _mm256_mask_storeu_pd
   - [ ] _mm512_mask_storeu_pd
   - [x] _mm512_storeu_pd
   - [ ] _mm_mask_storeu_ps
   - [ ] _mm256_mask_storeu_ps
   - [ ] _mm512_mask_storeu_ps
   - [x] _mm512_storeu_ps
   - [x] _mm512_storeu_si512

 - [ ] [stream](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=stream)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_stream_load_si512
   - [ ] _mm512_stream_pd
   - [ ] _mm512_stream_ps
   - [ ] _mm512_stream_si512

 - [ ] [sub](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=sub)
Implemented: 16 out of 58 (27.59%)
   - [ ] _mm_mask_sub_epi16
   - [ ] _mm_maskz_sub_epi16
   - [ ] _mm256_mask_sub_epi16
   - [ ] _mm256_maskz_sub_epi16
   - [ ] _mm512_mask_sub_epi16
   - [ ] _mm512_maskz_sub_epi16
   - [x] _mm512_sub_epi16
   - [ ] _mm_mask_sub_epi32
   - [ ] _mm_maskz_sub_epi32
   - [ ] _mm256_mask_sub_epi32
   - [ ] _mm256_maskz_sub_epi32
   - [x] _mm512_mask_sub_epi32
   - [x] _mm512_maskz_sub_epi32
   - [x] _mm512_sub_epi32
   - [ ] _mm_mask_sub_epi64
   - [ ] _mm_maskz_sub_epi64
   - [ ] _mm256_mask_sub_epi64
   - [ ] _mm256_maskz_sub_epi64
   - [x] _mm512_mask_sub_epi64
   - [x] _mm512_maskz_sub_epi64
   - [x] _mm512_sub_epi64
   - [ ] _mm_mask_sub_epi8
   - [ ] _mm_maskz_sub_epi8
   - [ ] _mm256_mask_sub_epi8
   - [ ] _mm256_maskz_sub_epi8
   - [x] _mm512_mask_sub_epi8
   - [x] _mm512_maskz_sub_epi8
   - [x] _mm512_sub_epi8
   - [ ] _mm_mask_sub_pd
   - [ ] _mm_maskz_sub_pd
   - [ ] _mm256_mask_sub_pd
   - [ ] _mm256_maskz_sub_pd
   - [x] _mm512_mask_sub_pd
   - [x] _mm512_maskz_sub_pd
   - [x] _mm512_sub_pd
   - [ ] _mm_mask_sub_ps
   - [ ] _mm_maskz_sub_ps
   - [ ] _mm256_mask_sub_ps
   - [ ] _mm256_maskz_sub_ps
   - [x] _mm512_mask_sub_ps
   - [x] _mm512_maskz_sub_ps
   - [x] _mm512_sub_ps
   - [ ] _mm512_mask_sub_round_pd
   - [ ] _mm512_maskz_sub_round_pd
   - [ ] _mm512_sub_round_pd
   - [ ] _mm512_mask_sub_round_ps
   - [ ] _mm512_maskz_sub_round_ps
   - [ ] _mm512_sub_round_ps
   - [ ] _mm_mask_sub_round_sd
   - [ ] _mm_maskz_sub_round_sd
   - [ ] _mm_sub_round_sd
   - [ ] _mm_mask_sub_round_ss
   - [ ] _mm_maskz_sub_round_ss
   - [ ] _mm_sub_round_ss
   - [ ] _mm_mask_sub_sd
   - [ ] _mm_maskz_sub_sd
   - [ ] _mm_mask_sub_ss
   - [ ] _mm_maskz_sub_ss

 - [ ] [subs](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=subs)
Implemented: 8 out of 28 (28.57%)
   - [ ] _mm_mask_subs_epi16
   - [ ] _mm_maskz_subs_epi16
   - [ ] _mm256_mask_subs_epi16
   - [ ] _mm256_maskz_subs_epi16
   - [ ] _mm512_mask_subs_epi16
   - [ ] _mm512_maskz_subs_epi16
   - [x] _mm512_subs_epi16
   - [ ] _mm_mask_subs_epi8
   - [ ] _mm_maskz_subs_epi8
   - [ ] _mm256_mask_subs_epi8
   - [ ] _mm256_maskz_subs_epi8
   - [x] _mm512_mask_subs_epi8
   - [x] _mm512_maskz_subs_epi8
   - [x] _mm512_subs_epi8
   - [ ] _mm_mask_subs_epu16
   - [ ] _mm_maskz_subs_epu16
   - [ ] _mm256_mask_subs_epu16
   - [ ] _mm256_maskz_subs_epu16
   - [ ] _mm512_mask_subs_epu16
   - [ ] _mm512_maskz_subs_epu16
   - [x] _mm512_subs_epu16
   - [ ] _mm_mask_subs_epu8
   - [ ] _mm_maskz_subs_epu8
   - [ ] _mm256_mask_subs_epu8
   - [ ] _mm256_maskz_subs_epu8
   - [x] _mm512_mask_subs_epu8
   - [x] _mm512_maskz_subs_epu8
   - [x] _mm512_subs_epu8

 - [ ] [ternarylogic](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=ternarylogic)
Implemented: 0 out of 18 (0.00%)
   - [ ] _mm_mask_ternarylogic_epi32
   - [ ] _mm_maskz_ternarylogic_epi32
   - [ ] _mm_ternarylogic_epi32
   - [ ] _mm256_mask_ternarylogic_epi32
   - [ ] _mm256_maskz_ternarylogic_epi32
   - [ ] _mm256_ternarylogic_epi32
   - [ ] _mm512_mask_ternarylogic_epi32
   - [ ] _mm512_maskz_ternarylogic_epi32
   - [ ] _mm512_ternarylogic_epi32
   - [ ] _mm_mask_ternarylogic_epi64
   - [ ] _mm_maskz_ternarylogic_epi64
   - [ ] _mm_ternarylogic_epi64
   - [ ] _mm256_mask_ternarylogic_epi64
   - [ ] _mm256_maskz_ternarylogic_epi64
   - [ ] _mm256_ternarylogic_epi64
   - [ ] _mm512_mask_ternarylogic_epi64
   - [ ] _mm512_maskz_ternarylogic_epi64
   - [ ] _mm512_ternarylogic_epi64

 - [ ] [test](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=test)
Implemented: 10 out of 24 (41.67%)
   - [ ] _mm_mask_test_epi16_mask
   - [ ] _mm_test_epi16_mask
   - [ ] _mm256_mask_test_epi16_mask
   - [ ] _mm256_test_epi16_mask
   - [x] _mm512_mask_test_epi16_mask
   - [x] _mm512_test_epi16_mask
   - [ ] _mm_mask_test_epi32_mask
   - [ ] _mm_test_epi32_mask
   - [x] _mm256_mask_test_epi32_mask
   - [x] _mm256_test_epi32_mask
   - [x] _mm512_mask_test_epi32_mask
   - [x] _mm512_test_epi32_mask
   - [ ] _mm_mask_test_epi64_mask
   - [ ] _mm_test_epi64_mask
   - [ ] _mm256_mask_test_epi64_mask
   - [ ] _mm256_test_epi64_mask
   - [x] _mm512_mask_test_epi64_mask
   - [x] _mm512_test_epi64_mask
   - [ ] _mm_mask_test_epi8_mask
   - [ ] _mm_test_epi8_mask
   - [ ] _mm256_mask_test_epi8_mask
   - [ ] _mm256_test_epi8_mask
   - [x] _mm512_mask_test_epi8_mask
   - [x] _mm512_test_epi8_mask

 - [ ] [testn](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=testn)
Implemented: 1 out of 24 (4.17%)
   - [ ] _mm_mask_testn_epi16_mask
   - [ ] _mm_testn_epi16_mask
   - [ ] _mm256_mask_testn_epi16_mask
   - [ ] _mm256_testn_epi16_mask
   - [ ] _mm512_mask_testn_epi16_mask
   - [ ] _mm512_testn_epi16_mask
   - [ ] _mm_mask_testn_epi32_mask
   - [ ] _mm_testn_epi32_mask
   - [ ] _mm256_mask_testn_epi32_mask
   - [ ] _mm256_testn_epi32_mask
   - [ ] _mm512_mask_testn_epi32_mask
   - [ ] _mm512_testn_epi32_mask
   - [ ] _mm_mask_testn_epi64_mask
   - [ ] _mm_testn_epi64_mask
   - [ ] _mm256_mask_testn_epi64_mask
   - [ ] _mm256_testn_epi64_mask
   - [ ] _mm512_mask_testn_epi64_mask
   - [x] _mm512_testn_epi64_mask
   - [ ] _mm_mask_testn_epi8_mask
   - [ ] _mm_testn_epi8_mask
   - [ ] _mm256_mask_testn_epi8_mask
   - [ ] _mm256_testn_epi8_mask
   - [ ] _mm512_mask_testn_epi8_mask
   - [ ] _mm512_testn_epi8_mask

 - [ ] [undefined](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=undefined)
Implemented: 0 out of 4 (0.00%)
   - [ ] _mm512_undefined
   - [ ] _mm512_undefined_epi32
   - [ ] _mm512_undefined_pd
   - [ ] _mm512_undefined_ps

 - [ ] [unpackhi](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=unpackhi)
Implemented: 18 out of 42 (42.86%)
   - [ ] _mm_mask_unpackhi_epi16
   - [ ] _mm_maskz_unpackhi_epi16
   - [ ] _mm256_mask_unpackhi_epi16
   - [ ] _mm256_maskz_unpackhi_epi16
   - [x] _mm512_mask_unpackhi_epi16
   - [x] _mm512_maskz_unpackhi_epi16
   - [x] _mm512_unpackhi_epi16
   - [ ] _mm_mask_unpackhi_epi32
   - [ ] _mm_maskz_unpackhi_epi32
   - [ ] _mm256_mask_unpackhi_epi32
   - [ ] _mm256_maskz_unpackhi_epi32
   - [x] _mm512_mask_unpackhi_epi32
   - [x] _mm512_maskz_unpackhi_epi32
   - [x] _mm512_unpackhi_epi32
   - [ ] _mm_mask_unpackhi_epi64
   - [ ] _mm_maskz_unpackhi_epi64
   - [ ] _mm256_mask_unpackhi_epi64
   - [ ] _mm256_maskz_unpackhi_epi64
   - [x] _mm512_mask_unpackhi_epi64
   - [x] _mm512_maskz_unpackhi_epi64
   - [x] _mm512_unpackhi_epi64
   - [ ] _mm_mask_unpackhi_epi8
   - [ ] _mm_maskz_unpackhi_epi8
   - [ ] _mm256_mask_unpackhi_epi8
   - [ ] _mm256_maskz_unpackhi_epi8
   - [x] _mm512_mask_unpackhi_epi8
   - [x] _mm512_maskz_unpackhi_epi8
   - [x] _mm512_unpackhi_epi8
   - [ ] _mm_mask_unpackhi_pd
   - [ ] _mm_maskz_unpackhi_pd
   - [ ] _mm256_mask_unpackhi_pd
   - [ ] _mm256_maskz_unpackhi_pd
   - [x] _mm512_mask_unpackhi_pd
   - [x] _mm512_maskz_unpackhi_pd
   - [x] _mm512_unpackhi_pd
   - [ ] _mm_mask_unpackhi_ps
   - [ ] _mm_maskz_unpackhi_ps
   - [ ] _mm256_mask_unpackhi_ps
   - [ ] _mm256_maskz_unpackhi_ps
   - [x] _mm512_mask_unpackhi_ps
   - [x] _mm512_maskz_unpackhi_ps
   - [x] _mm512_unpackhi_ps

 - [ ] [unpacklo](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=unpacklo)
Implemented: 3 out of 42 (7.14%)
   - [ ] _mm_mask_unpacklo_epi16
   - [ ] _mm_maskz_unpacklo_epi16
   - [ ] _mm256_mask_unpacklo_epi16
   - [ ] _mm256_maskz_unpacklo_epi16
   - [ ] _mm512_mask_unpacklo_epi16
   - [ ] _mm512_maskz_unpacklo_epi16
   - [x] _mm512_unpacklo_epi16
   - [ ] _mm_mask_unpacklo_epi32
   - [ ] _mm_maskz_unpacklo_epi32
   - [ ] _mm256_mask_unpacklo_epi32
   - [ ] _mm256_maskz_unpacklo_epi32
   - [ ] _mm512_mask_unpacklo_epi32
   - [ ] _mm512_maskz_unpacklo_epi32
   - [x] _mm512_unpacklo_epi32
   - [ ] _mm_mask_unpacklo_epi64
   - [ ] _mm_maskz_unpacklo_epi64
   - [ ] _mm256_mask_unpacklo_epi64
   - [ ] _mm256_maskz_unpacklo_epi64
   - [ ] _mm512_mask_unpacklo_epi64
   - [ ] _mm512_maskz_unpacklo_epi64
   - [ ] _mm512_unpacklo_epi64
   - [ ] _mm_mask_unpacklo_epi8
   - [ ] _mm_maskz_unpacklo_epi8
   - [ ] _mm256_mask_unpacklo_epi8
   - [ ] _mm256_maskz_unpacklo_epi8
   - [ ] _mm512_mask_unpacklo_epi8
   - [ ] _mm512_maskz_unpacklo_epi8
   - [x] _mm512_unpacklo_epi8
   - [ ] _mm_mask_unpacklo_pd
   - [ ] _mm_maskz_unpacklo_pd
   - [ ] _mm256_mask_unpacklo_pd
   - [ ] _mm256_maskz_unpacklo_pd
   - [ ] _mm512_mask_unpacklo_pd
   - [ ] _mm512_maskz_unpacklo_pd
   - [ ] _mm512_unpacklo_pd
   - [ ] _mm_mask_unpacklo_ps
   - [ ] _mm_maskz_unpacklo_ps
   - [ ] _mm256_mask_unpacklo_ps
   - [ ] _mm256_maskz_unpacklo_ps
   - [ ] _mm512_mask_unpacklo_ps
   - [ ] _mm512_maskz_unpacklo_ps
   - [ ] _mm512_unpacklo_ps

 - [ ] [xor](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=xor)
Implemented: 13 out of 33 (39.39%)
   - [ ] _mm_mask_xor_epi32
   - [ ] _mm_maskz_xor_epi32
   - [ ] _mm_xor_epi32
   - [ ] _mm256_mask_xor_epi32
   - [ ] _mm256_maskz_xor_epi32
   - [ ] _mm256_xor_epi32
   - [x] _mm512_mask_xor_epi32
   - [x] _mm512_maskz_xor_epi32
   - [x] _mm512_xor_epi32
   - [ ] _mm_mask_xor_epi64
   - [ ] _mm_maskz_xor_epi64
   - [ ] _mm_xor_epi64
   - [ ] _mm256_mask_xor_epi64
   - [ ] _mm256_maskz_xor_epi64
   - [ ] _mm256_xor_epi64
   - [x] _mm512_mask_xor_epi64
   - [x] _mm512_maskz_xor_epi64
   - [x] _mm512_xor_epi64
   - [ ] _mm_mask_xor_pd
   - [ ] _mm_maskz_xor_pd
   - [ ] _mm256_mask_xor_pd
   - [ ] _mm256_maskz_xor_pd
   - [x] _mm512_mask_xor_pd
   - [x] _mm512_maskz_xor_pd
   - [x] _mm512_xor_pd
   - [ ] _mm_mask_xor_ps
   - [ ] _mm_maskz_xor_ps
   - [ ] _mm256_mask_xor_ps
   - [ ] _mm256_maskz_xor_ps
   - [x] _mm512_mask_xor_ps
   - [x] _mm512_maskz_xor_ps
   - [x] _mm512_xor_ps
   - [x] _mm512_xor_si512

 - [ ] [zext](https://software.intel.com/sites/landingpage/IntrinsicsGuide/#techs=AVX_512&expand=2306,2439&text=zext)
Implemented: 0 out of 6 (0.00%)
   - [ ] _mm512_zextpd128_pd512
   - [ ] _mm512_zextpd256_pd512
   - [ ] _mm512_zextps128_ps512
   - [ ] _mm512_zextps256_ps512
   - [ ] _mm512_zextsi128_si512
   - [ ] _mm512_zextsi256_si512

