{
  "module_name": "exynos4-pmu.c",
  "hash_id": "ae0ede12f31dd4491c1d5c6b3c53fcee78fc82f34f710c164cf19d313cda6562",
  "original_prompt": "Ingested from linux-6.6.14/drivers/soc/samsung/exynos4-pmu.c",
  "human_readable_source": "\n\n\n\n\n\n\n#include <linux/soc/samsung/exynos-regs-pmu.h>\n#include <linux/soc/samsung/exynos-pmu.h>\n\n#include \"exynos-pmu.h\"\n\nstatic const struct exynos_pmu_conf exynos4210_pmu_config[] = {\n\t \n\t{ S5P_ARM_CORE0_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE0,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL0,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ARM_CORE1_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE1,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL1,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ARM_COMMON_LOWPWR,\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_L2_0_LOWPWR,\t\t\t{ 0x2, 0x2, 0x3 } },\n\t{ S5P_L2_1_LOWPWR,\t\t\t{ 0x2, 0x2, 0x3 } },\n\t{ S5P_CMU_ACLKSTOP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_SCLKSTOP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_APLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_MPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_VPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_EPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_GPS_ALIVE_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_GPSALIVE_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_CAM_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_TV_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_MFC_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_G3D_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_LCD0_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_LCD1_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_MAUDIO_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_GPS_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_CAM_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_TV_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_MFC_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_G3D_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_LCD0_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_LCD1_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_MAUDIO_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_GPS_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_TOP_BUS_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_TOP_RETENTION_LOWPWR,\t\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_TOP_PWR_LOWPWR,\t\t\t{ 0x3, 0x0, 0x3 } },\n\t{ S5P_LOGIC_RESET_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_ONENAND_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_MODIMIF_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_G2D_ACP_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_USBOTG_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_HSMMC_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_CSSYS_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_SECSS_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_PCIE_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_SATA_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_DRAM_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MAUDIO_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_PAD_RETENTION_GPIO_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_UART_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MMCA_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MMCB_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_EBIA_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_EBIB_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_ISOLATION_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_ALV_SEL_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_XUSBXTI_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_XXTI_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_EXT_REGULATOR_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_GPIO_MODE_LOWPWR,\t\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_GPIO_MODE_MAUDIO_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CAM_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_TV_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_MFC_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_G3D_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_LCD0_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_LCD1_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_MAUDIO_LOWPWR,\t\t\t{ 0x7, 0x7, 0x0 } },\n\t{ S5P_GPS_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_GPS_ALIVE_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ PMU_TABLE_END,},\n};\n\nstatic const struct exynos_pmu_conf exynos4x12_pmu_config[] = {\n\t{ S5P_ARM_CORE0_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE0,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL0,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ARM_CORE1_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE1,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL1,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ISP_ARM_LOWPWR,\t\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_ISP_ARM_LOCAL_LOWPWR,\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_ISP_ARM_CENTRAL_LOWPWR,\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ARM_COMMON_LOWPWR,\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_L2_0_LOWPWR,\t\t\t{ 0x0, 0x0, 0x3 } },\n\t \n\t{ S5P_ARM_L2_0_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_L2_1_LOWPWR,\t\t\t{ 0x0, 0x0, 0x3 } },\n\t{ S5P_ARM_L2_1_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_CMU_ACLKSTOP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_SCLKSTOP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_DRAM_FREQ_DOWN_LOWPWR,\t\t{ 0x1, 0x1, 0x1 } },\n\t{ S5P_DDRPHY_DLLOFF_LOWPWR,\t\t{ 0x1, 0x1, 0x1 } },\n\t{ S5P_LPDDR_PHY_DLL_LOCK_LOWPWR,\t{ 0x1, 0x1, 0x1 } },\n\t{ S5P_CMU_ACLKSTOP_COREBLK_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_SCLKSTOP_COREBLK_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_COREBLK_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_APLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_MPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_VPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_EPLL_SYSCLK_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_MPLLUSER_SYSCLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_GPS_ALIVE_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_GPSALIVE_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_CAM_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_TV_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_MFC_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_G3D_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_LCD0_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_ISP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_MAUDIO_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_CLKSTOP_GPS_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_CAM_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_TV_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_MFC_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_G3D_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_LCD0_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_ISP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_RESET_MAUDIO_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_CMU_RESET_GPS_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_TOP_BUS_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_TOP_RETENTION_LOWPWR,\t\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_TOP_PWR_LOWPWR,\t\t\t{ 0x3, 0x0, 0x3 } },\n\t{ S5P_TOP_BUS_COREBLK_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_TOP_RETENTION_COREBLK_LOWPWR,\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_TOP_PWR_COREBLK_LOWPWR,\t\t{ 0x3, 0x0, 0x3 } },\n\t{ S5P_LOGIC_RESET_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_OSCCLK_GATE_LOWPWR,\t\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_LOGIC_RESET_COREBLK_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_OSCCLK_GATE_COREBLK_LOWPWR,\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_ONENAND_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_ONENAND_MEM_OPTION,\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_HSI_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_HSI_MEM_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_G2D_ACP_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_G2D_ACP_MEM_OPTION,\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_USBOTG_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_USBOTG_MEM_OPTION,\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_HSMMC_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_HSMMC_MEM_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_CSSYS_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_CSSYS_MEM_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_SECSS_MEM_LOWPWR,\t\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_SECSS_MEM_OPTION,\t\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_ROTATOR_MEM_LOWPWR,\t\t{ 0x3, 0x0, 0x0 } },\n\t{ S5P_ROTATOR_MEM_OPTION,\t\t{ 0x10, 0x10, 0x0 } },\n\t{ S5P_PAD_RETENTION_DRAM_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MAUDIO_LOWPWR,\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_PAD_RETENTION_GPIO_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_UART_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MMCA_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_MMCB_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_EBIA_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_EBIB_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_GPIO_COREBLK_LOWPWR, { 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_ISOLATION_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_ISOLATION_COREBLK_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_PAD_RETENTION_ALV_SEL_LOWPWR,\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_XUSBXTI_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_XXTI_LOWPWR,\t\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_EXT_REGULATOR_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_GPIO_MODE_LOWPWR,\t\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_GPIO_MODE_COREBLK_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_GPIO_MODE_MAUDIO_LOWPWR,\t\t{ 0x1, 0x1, 0x0 } },\n\t{ S5P_TOP_ASB_RESET_LOWPWR,\t\t{ 0x1, 0x1, 0x1 } },\n\t{ S5P_TOP_ASB_ISOLATION_LOWPWR,\t\t{ 0x1, 0x0, 0x1 } },\n\t{ S5P_CAM_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_TV_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_MFC_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_G3D_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_LCD0_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_ISP_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_MAUDIO_LOWPWR,\t\t\t{ 0x7, 0x7, 0x0 } },\n\t{ S5P_GPS_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_GPS_ALIVE_LOWPWR,\t\t\t{ 0x7, 0x0, 0x0 } },\n\t{ S5P_CMU_SYSCLK_ISP_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ S5P_CMU_SYSCLK_GPS_LOWPWR,\t\t{ 0x1, 0x0, 0x0 } },\n\t{ PMU_TABLE_END,},\n};\n\nstatic const struct exynos_pmu_conf exynos4412_pmu_config[] = {\n\t{ S5P_ARM_CORE2_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE2,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL2,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_ARM_CORE3_LOWPWR,\t\t\t{ 0x0, 0x0, 0x2 } },\n\t{ S5P_DIS_IRQ_CORE3,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ S5P_DIS_IRQ_CENTRAL3,\t\t\t{ 0x0, 0x0, 0x0 } },\n\t{ PMU_TABLE_END,},\n};\n\nconst struct exynos_pmu_data exynos4210_pmu_data = {\n\t.pmu_config\t= exynos4210_pmu_config,\n};\n\nconst struct exynos_pmu_data exynos4212_pmu_data = {\n\t.pmu_config\t= exynos4x12_pmu_config,\n};\n\nconst struct exynos_pmu_data exynos4412_pmu_data = {\n\t.pmu_config\t\t= exynos4x12_pmu_config,\n\t.pmu_config_extra\t= exynos4412_pmu_config,\n};\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}