# 演習問題5.2


## (a)

### 1ゲートのダイナミック電力は以下の通り必要

P_dynamic = 1 / 2 * C * V_DD ^ 2 * f
          = 0.5 * 20e-15 * 1.2^2 * 100e6
	  = 1.44e-6 (W)
	  = 1.44 (μW)

### 全加算器の面積、遅延、電力

1つに付き、論理ゲートは、以下の数が必要になる

ゲート | 数
---- | ----
XOR | 2
AND | 3
OR | 2
合計 | 7

よって、

面積: 7 * 1.5 (mm^2) = 10.5 (mm^2)
電力: 7 * 1.44 (μW) = 10.08 (μW)
遅延: 2 * 50 (ps) = 100 (ps)

### 64ビットの順次桁上げ加算器

64個の全加算器を使用するので、

面積: 64 * 10.5 (mm^2) = 672(mm^2)
電力: 64 * 10.08 (μW) = 645.12(μW)
遅延: 64 * 100 (ps) = 6400 (ps) = 6.4(ns)

### 64ビットの桁上げ先見加算器(4ビットブロック)

4ビットブロック1つに付き、以下が必要になる。
全加算器4つ、
P_0〜P3、G_0〜G_3の論理ゲート、8つ
G_3:0のAND/ORの論理ゲート、6つ
P_3:0のAND論理ゲート、3つ(4入力ANDゲートは2入力AND3つに相等)
CoutのAND/ORの論理ゲートゲート、2つ

4ビットブロックでは、
面積: 4 * 10.5  + 19 * 1.5 (mm^2) = 70.5 (mm^2)
電力: 4 * 10.08 + 19 * 1.44 (μW) = 67.68 (μW)

64ビットの桁上先見加算器では、4ビットブロックを16個使用するので、
面積: 16 * 70.5  = 1128 (mm^2)
電力: 16 * 67.68 = 1082.88 = 1083(μW)

遅延は、演習問題5.1と同様に計算して、

50 * 8 + 50 * 2 * 14 + 4 * 100 = 2200(ps) = 2.2 (ns)

## (b)

(a)の結果より、先見加算器は、2倍弱の電力および面積を使用して、3倍弱の性能を獲得している。
