000000_00000_00000_00000_00000_000000 //0x00// nop
000010_00000000000000000000011000     //0x04// j    0x0000018 (to 0x60)      // to Main
101011_00000_01000_0000001111111100   //0x08// sw   r8  r0  0x03FC           // OutputTestPort
000000_11111_00000_00000_00000_001000 //0x0C// jr   r31                      // return OutputTestPort
001000_00000_01000_0000000000000001   //0x10// addi r8  r0  0x0001           // TestMult
001000_00000_01010_0000000000000000   //0x14// addi r10 r0  0x0000
001000_01010_01010_0000000000000001   //0x18// addi r10 r10 0x0001           // MultLoop
000000_01000_01010_00000_00000_011000 //0x1C// mult r8  r10
000000_00000_00000_01000_00000_010010 //0x20// mflo r8
000101_01001_01010_1111111111111100   //0x24// bne  r9  r10 0xFFFC (to 0x18) // to MultLoop
000011_00000000000000000000000010     //0x28// jal  0x0000002 (to 0x08)      // to OutputTestPort
000000_11110_00000_00000_00000_001000 //0x2C// jr   r30                      // return TestMult
001000_01001_01010_0000000000000000   //0x30// addi r10 r9  0x0000           // TestDiv
000000_01000_01010_00000_00000_011010 //0x34// div  r8  r10                  // DivLoop
000000_00000_00000_01000_00000_010010 //0x38// mflo r8
000000_00000_00000_01011_00000_010000 //0x3C// mfhi r11
000101_01011_00000_0000000000000100   //0x40// bne  r11 r0  0x0004 (to 0x54) // to DivError
001000_01010_01010_1111111111111111   //0x44// addi r10 r10 0xFFFF
000101_01010_00000_1111111111111010   //0x48// bne  r10 r0  0xFFFA (to 0x30) // to DivLoop
000011_00000000000000000000000010     //0x4C// jal  0x0000002 (to 0x08)      // to OutputTestPort
000000_11110_00000_00000_00000_001000 //0x50// jr   r30                      // return TestDiv
001000_00000_01000_0000000000000000   //0x54// addi r8  r0  0x0000           // DivError
000011_00000000000000000000000010     //0x58// jal  0x0000002 (to 0x08)      // to OutputTestPort
000000_11110_00000_00000_00000_001000 //0x5C// jr   r30                      // return TestDiv w/ DivError
001000_00000_01000_0000000101101000   //0x60// addi r8  r0  0x0168           // Main
000011_00000000000000000000000010     //0x64// jal  0x0000002 (to 0x08)      // to OutputTestPort
001000_00000_01001_0000000000001000   //0x68// addi r9  r0  0x0008
001000_00000_10000_0000000000010000   //0x6C// addi r16 r0  0x0010 (to 0x10)
001000_00000_10001_0000000000110000   //0x70// addi r17 r0  0x0030 (to 0x30)
000000_10000_00000_11110_00000_001001 //0x74// jalr r30 r16                  // to TestMult
000000_10001_00000_11110_00000_001001 //0x78// jalr r30 r17                  // to TestDiv
001000_00000_01000_0000110101011101   //0x7C// addi r8  r0  0x0D5D
000011_00000000000000000000000010     //0x80// jal  0x0000002 (to 0x08)      // to OutputTestPort
000000_00000_00000_00000_00000_000000 //0x84// nop
000000_00000_00000_00000_00000_000000 //0x88// nop
000000_00000_00000_00000_00000_000000 //0x8C// nop