# lab5-Single-cycle-ARM
Se crea un procesador ARM syngle cycle con verilog
