Fitter report for CPU
Thu Oct 06 00:15:13 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Oct 06 00:15:13 2016           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; CPU                                             ;
; Top-level Entity Name              ; systemB                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5Q208C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,073 / 4,608 ( 23 % )                          ;
;     Total combinational functions  ; 1,057 / 4,608 ( 23 % )                          ;
;     Dedicated logic registers      ; 100 / 4,608 ( 2 % )                             ;
; Total registers                    ; 100                                             ;
; Total pins                         ; 75 / 142 ( 53 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 6,144 / 119,808 ( 5 % )                         ;
; Embedded Multiplier 9-bit elements ; 1 / 26 ( 4 % )                                  ;
; Total PLLs                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                       ;
+----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                 ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Decoder:inst2|Add4~6 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+----------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1267 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1267 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1264    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/heroistired/Documents/Git/Simple CPU/cpuModule_83406417/CPU13.0/output_files/CPU.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,073 / 4,608 ( 23 % )    ;
;     -- Combinational with no register       ; 973                       ;
;     -- Register only                        ; 16                        ;
;     -- Combinational with a register        ; 84                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 311                       ;
;     -- 3 input functions                    ; 355                       ;
;     -- <=2 input functions                  ; 391                       ;
;     -- Register only                        ; 16                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 735                       ;
;     -- arithmetic mode                      ; 322                       ;
;                                             ;                           ;
; Total registers*                            ; 100 / 5,010 ( 2 % )       ;
;     -- Dedicated logic registers            ; 100 / 4,608 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 77 / 288 ( 27 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 75 / 142 ( 53 % )         ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 3 / 26 ( 12 % )           ;
; Total block memory bits                     ; 6,144 / 119,808 ( 5 % )   ;
; Total block memory implementation bits      ; 13,824 / 119,808 ( 12 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 26 ( 4 % )            ;
; PLLs                                        ; 0 / 2 ( 0 % )             ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 5%              ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 7%              ;
; Maximum fan-out                             ; 92                        ;
; Highest non-global fan-out                  ; 59                        ;
; Total fan-out                               ; 3368                      ;
; Average fan-out                             ; 2.68                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1073 / 4608 ( 23 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 973                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;     -- Combinational with a register        ; 84                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 311                  ; 0                              ;
;     -- 3 input functions                    ; 355                  ; 0                              ;
;     -- <=2 input functions                  ; 391                  ; 0                              ;
;     -- Register only                        ; 16                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 735                  ; 0                              ;
;     -- arithmetic mode                      ; 322                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 100                  ; 0                              ;
;     -- Dedicated logic registers            ; 100 / 4608 ( 2 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 77 / 288 ( 27 % )    ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 75                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 1 / 26 ( 4 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 6144                 ; 0                              ;
; Total RAM block bits                        ; 13824                ; 0                              ;
; M4K                                         ; 3 / 26 ( 11 % )      ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3465                 ; 0                              ;
;     -- Registered Connections               ; 315                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 73                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK  ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; RST  ; 48    ; 1        ; 0            ; 2            ; 4           ; 59                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; IO0[0]      ; 81    ; 4        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[1]      ; 87    ; 4        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[2]      ; 82    ; 4        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[3]      ; 86    ; 4        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[4]      ; 75    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[5]      ; 182   ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[6]      ; 193   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO0[7]      ; 181   ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[0]      ; 92    ; 4        ; 21           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[1]      ; 88    ; 4        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[2]      ; 84    ; 4        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[3]      ; 89    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[4]      ; 90    ; 4        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[5]      ; 179   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[6]      ; 170   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; IO1[7]      ; 180   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N1[0]       ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N1[1]       ; 139   ; 3        ; 28           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N2[0]       ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; N2[1]       ; 133   ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[0] ; 70    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[1] ; 199   ; 2        ; 3            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[2] ; 185   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[3] ; 187   ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[4] ; 191   ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[5] ; 189   ; 2        ; 9            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[6] ; 13    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inH[7] ; 200   ; 2        ; 3            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[0] ; 95    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[1] ; 188   ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[2] ; 77    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[3] ; 76    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[4] ; 72    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[5] ; 74    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[6] ; 197   ; 2        ; 5            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_inL[7] ; 192   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_out[0] ; 164   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[1] ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[2] ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[3] ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[4] ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[5] ; 163   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[6] ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data_out[7] ; 152   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; num_C0[0]   ; 94    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C0[1]   ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C0[2]   ; 119   ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C0[3]   ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C1[0]   ; 138   ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C1[1]   ; 137   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C1[2]   ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C1[3]   ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C2[0]   ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C2[1]   ; 120   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C2[2]   ; 127   ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C2[3]   ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C3[0]   ; 114   ; 3        ; 28           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C3[1]   ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C3[2]   ; 128   ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; num_C3[3]   ; 195   ; 2        ; 7            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[0]   ; 175   ; 2        ; 17           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[1]   ; 168   ; 2        ; 21           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[2]   ; 171   ; 2        ; 19           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[3]   ; 173   ; 2        ; 19           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[4]   ; 176   ; 2        ; 17           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[5]   ; 144   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[6]   ; 169   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; result[7]   ; 165   ; 2        ; 24           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seg_sel[0]  ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_sel[1]  ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_sel[2]  ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg_sel[3]  ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sign        ; 198   ; 2        ; 5            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 3.3V          ; --           ;
; 2        ; 29 / 35 ( 83 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 37 ( 76 % ) ; 3.3V          ; --           ;
; 4        ; 17 / 36 ( 47 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; data_inH[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; RST                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; data_inH[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; data_inL[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; data_inL[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 75       ; 60         ; 4        ; IO0[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 76       ; 63         ; 4        ; data_inL[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 77       ; 64         ; 4        ; data_inL[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; IO0[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 67         ; 4        ; IO0[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; IO1[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; IO0[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 70         ; 4        ; IO0[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 71         ; 4        ; IO1[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 72         ; 4        ; IO1[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 73         ; 4        ; IO1[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; IO1[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; num_C0[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 76         ; 4        ; data_inL[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 113      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; num_C3[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 115      ; 93         ; 3        ; num_C2[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 116      ; 94         ; 3        ; num_C2[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 117      ; 95         ; 3        ; num_C0[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 118      ; 96         ; 3        ; num_C0[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 119      ; 97         ; 3        ; num_C0[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 120      ; 98         ; 3        ; num_C2[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; num_C2[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 104        ; 3        ; num_C3[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; CLK                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; N2[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 134      ; 110        ; 3        ; num_C3[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 135      ; 111        ; 3        ; N1[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; num_C1[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 138      ; 113        ; 3        ; num_C1[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 139      ; 114        ; 3        ; N1[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; num_C1[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 142      ; 116        ; 3        ; N2[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 143      ; 117        ; 3        ; num_C1[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 144      ; 118        ; 3        ; result[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 145      ; 119        ; 3        ; seg_sel[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; seg_sel[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; seg_sel[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; seg_sel[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; data_out[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; data_out[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; data_out[7]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; data_out[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; data_out[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; data_out[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; data_out[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; data_out[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; result[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; result[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 169      ; 135        ; 2        ; result[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 170      ; 137        ; 2        ; IO1[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 171      ; 138        ; 2        ; result[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; result[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; result[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 176      ; 141        ; 2        ; result[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; IO1[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 180      ; 145        ; 2        ; IO1[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 181      ; 146        ; 2        ; IO0[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 182      ; 147        ; 2        ; IO0[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; data_inH[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; data_inH[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 150        ; 2        ; data_inL[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ; 151        ; 2        ; data_inH[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; data_inH[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 192      ; 153        ; 2        ; data_inL[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 193      ; 154        ; 2        ; IO0[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; num_C3[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; data_inL[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 198      ; 159        ; 2        ; sign                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 199      ; 162        ; 2        ; data_inH[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 200      ; 163        ; 2        ; data_inH[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                    ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
; |systemB                                   ; 1073 (1)    ; 100 (0)                   ; 0 (0)         ; 6144        ; 3    ; 1            ; 1       ; 0         ; 75   ; 0            ; 973 (1)      ; 16 (0)            ; 84 (0)           ; |systemB                                                                                                               ; work         ;
;    |Decoder:inst2|                         ; 742 (76)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 742 (76)     ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2                                                                                                 ; work         ;
;       |lpm_divide:Div0|                    ; 174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_tfm:auto_generated|   ; 174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7nh:divider|  ; 174 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider                       ; work         ;
;                |alt_u_div_g5f:divider|     ; 174 (174)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 174 (174)    ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider ; work         ;
;       |lpm_divide:Div1|                    ; 267 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_hem:auto_generated|   ; 267 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated                                                   ; work         ;
;             |sign_div_unsign_rlh:divider|  ; 267 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider                       ; work         ;
;                |alt_u_div_o2f:divider|     ; 267 (267)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 267 (267)    ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider ; work         ;
;       |lpm_divide:Div2|                    ; 210 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_eem:auto_generated|   ; 210 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated                                                   ; work         ;
;             |sign_div_unsign_olh:divider|  ; 210 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (0)      ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider                       ; work         ;
;                |alt_u_div_i2f:divider|     ; 210 (210)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 210 (210)    ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider ; work         ;
;       |lpm_mult:Mult0|                     ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_mult:Mult0                                                                                  ; work         ;
;          |multcore:mult_core|              ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_mult:Mult0|multcore:mult_core                                                               ; work         ;
;       |lpm_mult:Mult1|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_mult:Mult1                                                                                  ; work         ;
;          |multcore:mult_core|              ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |systemB|Decoder:inst2|lpm_mult:Mult1|multcore:mult_core                                                               ; work         ;
;    |Flag:inst6|                            ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |systemB|Flag:inst6                                                                                                    ; work         ;
;    |IO_hold:inst19|                        ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; |systemB|IO_hold:inst19                                                                                                ; work         ;
;    |NixieScan:inst8|                       ; 16 (16)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 3 (3)             ; 9 (9)            ; |systemB|NixieScan:inst8                                                                                               ; work         ;
;    |Translator:inst13|                     ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |systemB|Translator:inst13                                                                                             ; work         ;
;    |clk_div:inst15|                        ; 30 (30)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 19 (19)          ; |systemB|clk_div:inst15                                                                                                ; work         ;
;    |ctrlunit:inst3|                        ; 40 (40)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 0 (0)            ; |systemB|ctrlunit:inst3                                                                                                ; work         ;
;    |instrconunit:inst1|                    ; 25 (25)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 8 (8)            ; |systemB|instrconunit:inst1                                                                                            ; work         ;
;    |lpm_mux1:inst10|                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_mux1:inst10                                                                                               ; work         ;
;       |lpm_mux:LPM_MUX_component|          ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_mux1:inst10|lpm_mux:LPM_MUX_component                                                                     ; work         ;
;          |mux_smc:auto_generated|          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated                                              ; work         ;
;    |lpm_mux1:inst11|                       ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |systemB|lpm_mux1:inst11                                                                                               ; work         ;
;       |lpm_mux:LPM_MUX_component|          ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 6 (0)            ; |systemB|lpm_mux1:inst11|lpm_mux:LPM_MUX_component                                                                     ; work         ;
;          |mux_smc:auto_generated|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 6 (6)            ; |systemB|lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated                                              ; work         ;
;    |lpm_rom_256_16:inst18|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_rom_256_16:inst18                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_rom_256_16:inst18|altsyncram:altsyncram_component                                                         ; work         ;
;          |altsyncram_p641:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated                          ; work         ;
;    |myALU:inst|                            ; 102 (102)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 101 (101)    ; 0 (0)             ; 1 (1)            ; |systemB|myALU:inst                                                                                                    ; work         ;
;       |lpm_mult:Mult0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|myALU:inst|lpm_mult:Mult0                                                                                     ; work         ;
;          |mult_o5t:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|myALU:inst|lpm_mult:Mult0|mult_o5t:auto_generated                                                             ; work         ;
;    |myram_256_8:inst16|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|myram_256_8:inst16                                                                                            ; work         ;
;       |altsyncram:altsyncram_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|myram_256_8:inst16|altsyncram:altsyncram_component                                                            ; work         ;
;          |altsyncram_r4a1:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|myram_256_8:inst16|altsyncram:altsyncram_component|altsyncram_r4a1:auto_generated                             ; work         ;
;    |reg4_8:inst14|                         ; 57 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (0)       ; 12 (0)            ; 20 (0)           ; |systemB|reg4_8:inst14                                                                                                 ; work         ;
;       |lpm_decode2_4:inst|                 ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_decode2_4:inst                                                                              ; work         ;
;          |lpm_decode:lpm_decode_component| ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component                                              ; work         ;
;             |decode_uqf:auto_generated|    ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated                    ; work         ;
;       |lpm_dff_8_en:inst6|                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 4 (0)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst6                                                                              ; work         ;
;          |lpm_ff:lpm_ff_component|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component                                                      ; work         ;
;       |lpm_dff_8_en:inst7|                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 7 (0)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst7                                                                              ; work         ;
;          |lpm_ff:lpm_ff_component|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component                                                      ; work         ;
;       |lpm_dff_8_en:inst8|                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 4 (0)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst8                                                                              ; work         ;
;          |lpm_ff:lpm_ff_component|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component                                                      ; work         ;
;       |lpm_dff_8_en:inst9|                 ; 8 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 5 (0)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst9                                                                              ; work         ;
;          |lpm_ff:lpm_ff_component|         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |systemB|reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component                                                      ; work         ;
;       |lpm_mux2_4_8:inst1|                 ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst1                                                                              ; work         ;
;          |lpm_mux:lpm_mux_component|       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component                                                    ; work         ;
;             |mux_vmc:auto_generated|       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated                             ; work         ;
;       |lpm_mux2_4_8:inst2|                 ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 13 (0)           ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst2                                                                              ; work         ;
;          |lpm_mux:lpm_mux_component|       ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 13 (0)           ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component                                                    ; work         ;
;             |mux_vmc:auto_generated|       ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 13 (13)          ; |systemB|reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated                             ; work         ;
;    |waitAclock:inst22|                     ; 14 (14)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 4 (4)            ; |systemB|waitAclock:inst22                                                                                             ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; IO0[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO0[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; IO1[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; sign        ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[7] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[6] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[5] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[4] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[3] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[2] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[1] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inH[0] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[7] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[6] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[5] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[4] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[3] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[2] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[1] ; Output   ; --            ; --            ; --                    ; --  ;
; data_inL[0] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[7] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[6] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[5] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[4] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[3] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[2] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; data_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; N1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; N1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; N2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; N2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; num_C0[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C0[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C0[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C0[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; num_C3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; result[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg_sel[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; RST         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLK         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                        ;
+-------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------+-------------------+---------+
; RST                                                                     ;                   ;         ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[7] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[6] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[5] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[4] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[3] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[2] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[1] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[0] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[7] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[6] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[5] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[4] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[3] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[2] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[1] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[0] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[7] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[6] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[5] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[4] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[3] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[2] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[1] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[0] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[7] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[6] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[5] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[4] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[3] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[2] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[1] ; 1                 ; 6       ;
;      - reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[0] ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[0]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[1]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[2]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[3]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[4]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[5]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[6]                                         ; 1                 ; 6       ;
;      - instrconunit:inst1|PC[7]                                         ; 1                 ; 6       ;
;      - Flag:inst6|Flagout[1]                                            ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~0                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH[4]~1                                     ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~2                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~3                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~4                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~5                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~6                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~7                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inH~8                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~0                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL[6]~1                                     ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~2                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~3                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~4                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~5                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~6                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~7                                        ; 1                 ; 6       ;
;      - IO_hold:inst19|data_inL~8                                        ; 1                 ; 6       ;
; CLK                                                                     ;                   ;         ;
+-------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                     ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                      ; PIN_132            ; 35      ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; IO_hold:inst19|always0~1                                                                                 ; LCCOMB_X18_Y9_N0   ; 16      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; IO_hold:inst19|always0~2                                                                                 ; LCCOMB_X15_Y9_N26  ; 16      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; IO_hold:inst19|data_inH[4]~1                                                                             ; LCCOMB_X12_Y9_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; IO_hold:inst19|data_inL[6]~1                                                                             ; LCCOMB_X15_Y9_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RST                                                                                                      ; PIN_48             ; 59      ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; Translator:inst13|data_out[1]~1                                                                          ; LCCOMB_X27_Y9_N10  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; clk_div:inst15|clk_out                                                                                   ; LCFF_X27_Y8_N1     ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; clk_div:inst15|clk_out                                                                                   ; LCFF_X27_Y8_N1     ; 58      ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; ctrlunit:inst3|WriteMem                                                                                  ; LCCOMB_X22_Y8_N6   ; 8       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; ctrlunit:inst3|jump~0                                                                                    ; LCCOMB_X22_Y6_N24  ; 6       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; myALU:inst|RESULT[7]~6                                                                                   ; LCCOMB_X21_Y11_N20 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; myALU:inst|carry_out~2                                                                                   ; LCCOMB_X17_Y11_N6  ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode14w[2] ; LCCOMB_X24_Y9_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode1w[2]  ; LCCOMB_X24_Y9_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode22w[2] ; LCCOMB_X24_Y9_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode30w[2] ; LCCOMB_X24_Y9_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; waitAclock:inst22|clk_out                                                                                ; LCCOMB_X27_Y8_N4   ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; waitAclock:inst22|clk_out~0                                                                              ; LCCOMB_X26_Y8_N30  ; 1       ; Latch enable              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                    ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK                       ; PIN_132            ; 35      ; Global Clock         ; GCLK6            ; --                        ;
; clk_div:inst15|clk_out    ; LCFF_X27_Y8_N1     ; 58      ; Global Clock         ; GCLK4            ; --                        ;
; myALU:inst|RESULT[7]~6    ; LCCOMB_X21_Y11_N20 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
; waitAclock:inst22|clk_out ; LCCOMB_X27_Y8_N4   ; 8       ; Global Clock         ; GCLK7            ; --                        ;
+---------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                      ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                       ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RST                                                                                                                                        ; 59      ;
; Decoder:inst2|Equal0~0                                                                                                                     ; 42      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[11]~16 ; 37      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[11]~16 ; 36      ;
; ctrlunit:inst3|ALUC[1]                                                                                                                     ; 29      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[15]                                               ; 27      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_14_result_int[11]~16 ; 27      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[11]~16 ; 27      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[11]~16 ; 27      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[8]~12  ; 24      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[10]~14  ; 24      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[8]~12  ; 23      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[14]                                               ; 22      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_30_result_int[8]~12  ; 21      ;
; ctrlunit:inst3|jump                                                                                                                        ; 18      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[13]                                               ; 18      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[12]                                               ; 18      ;
; myALU:inst|RESULT[2]~8                                                                                                                     ; 17      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[9]                                                ; 17      ;
; ctrlunit:inst3|ALUC[0]                                                                                                                     ; 16      ;
; IO_hold:inst19|always0~2                                                                                                                   ; 16      ;
; IO_hold:inst19|always0~1                                                                                                                   ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[8]~12  ; 16      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[8]~12  ; 16      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[8]                                                ; 15      ;
; ctrlunit:inst3|MemToReg                                                                                                                    ; 14      ;
; ctrlunit:inst3|ALUSRCB                                                                                                                     ; 13      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[10]                                               ; 13      ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[11]                                               ; 13      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[5]~8   ; 13      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_30_result_int[5]~8   ; 12      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[5]~8   ; 12      ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_15_result_int[11]~16 ; 12      ;
; myALU:inst|RESULT[2]~7                                                                                                                     ; 11      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[8]~10  ; 11      ;
; ctrlunit:inst3|branch                                                                                                                      ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[5]~8   ; 10      ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_31_result_int[8]~12  ; 10      ;
; myALU:inst|RESULT[2]                                                                                                                       ; 9       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~0                                                          ; 9       ;
; Decoder:inst2|Add2~26                                                                                                                      ; 9       ;
; ctrlunit:inst3|ALUC[3]                                                                                                                     ; 8       ;
; ctrlunit:inst3|WriteMem                                                                                                                    ; 8       ;
; myALU:inst|RESULT[0]                                                                                                                       ; 8       ;
; clk_div:inst15|counter[17]                                                                                                                 ; 8       ;
; clk_div:inst15|counter[16]                                                                                                                 ; 8       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode30w[2]                                   ; 8       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode1w[2]                                    ; 8       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode22w[2]                                   ; 8       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode14w[2]                                   ; 8       ;
; NixieScan:inst8|out[3]                                                                                                                     ; 8       ;
; NixieScan:inst8|out[1]                                                                                                                     ; 8       ;
; NixieScan:inst8|out[2]                                                                                                                     ; 8       ;
; IO_hold:inst19|data_inL[6]~1                                                                                                               ; 8       ;
; IO_hold:inst19|data_inH[4]~1                                                                                                               ; 8       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[7]                                                ; 8       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_6~6                       ; 8       ;
; ctrlunit:inst3|RegDes                                                                                                                      ; 7       ;
; waitAclock:inst22|counter[0]                                                                                                               ; 7       ;
; clk_div:inst15|Equal0~4                                                                                                                    ; 7       ;
; Translator:inst13|data_out[1]~1                                                                                                            ; 7       ;
; NixieScan:inst8|out[0]                                                                                                                     ; 7       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[2]~11                                        ; 7       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[4]~7                                         ; 7       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[6]~3                                         ; 7       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[7]~1                                         ; 7       ;
; IO_hold:inst19|data_inH[0]                                                                                                                 ; 7       ;
; ctrlunit:inst3|ALUC[2]                                                                                                                     ; 6       ;
; myALU:inst|RESULT[7]                                                                                                                       ; 6       ;
; ctrlunit:inst3|ALUC[3]~14                                                                                                                  ; 6       ;
; waitAclock:inst22|counter[1]                                                                                                               ; 6       ;
; NixieScan:inst8|out[1]~1                                                                                                                   ; 6       ;
; NixieScan:inst8|out[1]~0                                                                                                                   ; 6       ;
; ctrlunit:inst3|jump~0                                                                                                                      ; 6       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[0]~7                                                          ; 6       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[0]~15                                        ; 6       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[1]~6                                                          ; 6       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[1]~13                                        ; 6       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[3]~4                                                          ; 6       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~9                                         ; 6       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[5]~2                                                          ; 6       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[5]~5                                         ; 6       ;
; IO_hold:inst19|data_inL[3]                                                                                                                 ; 6       ;
; IO_hold:inst19|data_inL[4]                                                                                                                 ; 6       ;
; IO_hold:inst19|data_inL[5]                                                                                                                 ; 6       ;
; IO_hold:inst19|data_inL[6]                                                                                                                 ; 6       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[6]                                                ; 6       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_31_result_int[5]~8   ; 6       ;
; Decoder:inst2|Add3~30                                                                                                                      ; 6       ;
; waitAclock:inst22|setTwo                                                                                                                   ; 5       ;
; waitAclock:inst22|setZero                                                                                                                  ; 5       ;
; waitAclock:inst22|setOne                                                                                                                   ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[1]~15                                        ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[2]~13                                        ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~11                                        ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[4]~9                                         ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[5]~7                                         ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[6]~5                                         ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[7]~3                                         ; 5       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[0]~1                                         ; 5       ;
; IO_hold:inst19|always0~0                                                                                                                   ; 5       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[2]~5                                                          ; 5       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[4]~3                                                          ; 5       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[6]~1                                                          ; 5       ;
; lpm_mux1:inst10|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~0                                                          ; 5       ;
; IO_hold:inst19|data_inL[2]                                                                                                                 ; 5       ;
; IO_hold:inst19|data_inL[7]                                                                                                                 ; 5       ;
; IO_hold:inst19|data_inH[7]                                                                                                                 ; 5       ;
; IO_hold:inst19|data_inH[6]                                                                                                                 ; 5       ;
; IO_hold:inst19|data_inH[5]                                                                                                                 ; 5       ;
; IO_hold:inst19|data_inH[4]                                                                                                                 ; 5       ;
; Decoder:inst2|Add2~24                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~22                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~20                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~18                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~16                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~14                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~12                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~10                                                                                                                      ; 5       ;
; Decoder:inst2|Add2~8                                                                                                                       ; 5       ;
; Decoder:inst2|Add2~6                                                                                                                       ; 5       ;
; Decoder:inst2|Add2~4                                                                                                                       ; 5       ;
; Decoder:inst2|Add2~2                                                                                                                       ; 5       ;
; Decoder:inst2|Add2~0                                                                                                                       ; 5       ;
; myALU:inst|RESULT[1]                                                                                                                       ; 4       ;
; myALU:inst|RESULT[3]                                                                                                                       ; 4       ;
; myALU:inst|RESULT[4]                                                                                                                       ; 4       ;
; myALU:inst|RESULT[5]                                                                                                                       ; 4       ;
; myALU:inst|RESULT[6]                                                                                                                       ; 4       ;
; waitAclock:inst22|always0~1                                                                                                                ; 4       ;
; NixieScan:inst8|state.S2                                                                                                                   ; 4       ;
; NixieScan:inst8|state.S3                                                                                                                   ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[0]~14                                                         ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[1]~13                                                         ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[2]~11                                                         ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[3]~10                                                         ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[4]~8                                                          ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[5]~7                                                          ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[6]~5                                                          ; 4       ;
; ctrlunit:inst3|Equal0~0                                                                                                                    ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~4                                                          ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~2                                                          ; 4       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~1                                                          ; 4       ;
; clk_div:inst15|clk_out                                                                                                                     ; 4       ;
; IO_hold:inst19|data_inL[0]                                                                                                                 ; 4       ;
; IO_hold:inst19|data_inH[1]                                                                                                                 ; 4       ;
; IO_hold:inst19|data_inH[2]                                                                                                                 ; 4       ;
; IO_hold:inst19|data_inH[3]                                                                                                                 ; 4       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[2]                                                ; 4       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[4]                                                ; 4       ;
; Decoder:inst2|Add3~28                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~26                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~24                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~22                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~20                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~18                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~16                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~14                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~12                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~10                                                                                                                      ; 4       ;
; Decoder:inst2|Add3~8                                                                                                                       ; 4       ;
; Decoder:inst2|Add3~6                                                                                                                       ; 4       ;
; Decoder:inst2|Add3~4                                                                                                                       ; 4       ;
; Decoder:inst2|Add3~2                                                                                                                       ; 4       ;
; Decoder:inst2|Add1~16                                                                                                                      ; 4       ;
; Decoder:inst2|Add1~12                                                                                                                      ; 4       ;
; Decoder:inst2|Add1~10                                                                                                                      ; 4       ;
; Decoder:inst2|Add1~8                                                                                                                       ; 4       ;
; Decoder:inst2|Add1~6                                                                                                                       ; 4       ;
; ctrlunit:inst3|WriteReg                                                                                                                    ; 3       ;
; NixieScan:inst8|state.S1                                                                                                                   ; 3       ;
; myALU:inst|Equal8~0                                                                                                                        ; 3       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[76]~156             ; 3       ;
; IO_hold:inst19|data_inL[1]                                                                                                                 ; 3       ;
; Flag:inst6|Flagout[1]                                                                                                                      ; 3       ;
; instrconunit:inst1|PC[7]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[6]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[5]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[4]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[3]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[2]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[1]                                                                                                                   ; 3       ;
; instrconunit:inst1|PC[0]                                                                                                                   ; 3       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[1]                                                ; 3       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[3]                                                ; 3       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[5]                                                ; 3       ;
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|q_a[0]                                                ; 3       ;
; Decoder:inst2|Add4~2                                                                                                                       ; 3       ;
; Decoder:inst2|Add3~0                                                                                                                       ; 3       ;
; Decoder:inst2|Add1~14                                                                                                                      ; 3       ;
; Decoder:inst2|Add1~4                                                                                                                       ; 3       ;
; ~GND                                                                                                                                       ; 2       ;
; ctrlunit:inst3|WrFlag                                                                                                                      ; 2       ;
; myALU:inst|carry_out                                                                                                                       ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[235]~397            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[227]~396            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[219]~395            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[211]~394            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[203]~393            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[195]~392            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[187]~391            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[179]~390            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[171]~389            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[163]~388            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~280            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~279            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~278            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~277            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~276            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~275            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~274            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~273            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~272            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~271            ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~270             ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~269             ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~268             ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~267             ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[155]~375            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[148]~374            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[236]~368            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[237]~367            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[228]~365            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[229]~364            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[220]~362            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[221]~361            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[212]~359            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[213]~358            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[204]~356            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[205]~355            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[196]~353            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[197]~352            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[188]~350            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[189]~349            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[180]~347            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[181]~346            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[172]~344            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[173]~343            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[164]~341            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[165]~340            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[156]~338            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[157]~337            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[149]~335            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[144]~221            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[145]~214            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[145]~213            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[133]~210            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[147]~209            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[148]~208            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[149]~207            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[150]~206            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[151]~205            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[134]~203            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[134]~202            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[122]~199            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[136]~198            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[137]~197            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[138]~196            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[139]~195            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[140]~194            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[123]~192            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[123]~191            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[111]~188            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[125]~187            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[126]~186            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[127]~185            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[128]~184            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[129]~183            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[112]~181            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[113]~180            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[114]~179            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[115]~178            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[116]~177            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[117]~176            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[118]~175            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[102]~173            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[103]~172            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[104]~171            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[105]~170            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[106]~169            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[107]~168            ; 2       ;
; waitAclock:inst22|setOne~0                                                                                                                 ; 2       ;
; waitAclock:inst22|Add0~0                                                                                                                   ; 2       ;
; ctrlunit:inst3|Equal0~2                                                                                                                    ; 2       ;
; clk_div:inst15|counter[15]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[14]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[12]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[13]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[11]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[10]                                                                                                                 ; 2       ;
; clk_div:inst15|counter[9]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[8]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[7]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[6]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[5]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[4]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[3]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[2]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[0]                                                                                                                  ; 2       ;
; clk_div:inst15|counter[1]                                                                                                                  ; 2       ;
; NixieScan:inst8|state.00                                                                                                                   ; 2       ;
; ctrlunit:inst3|jump~1                                                                                                                      ; 2       ;
; ctrlunit:inst3|Equal0~1                                                                                                                    ; 2       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode22w[2]~0                                 ; 2       ;
; reg4_8:inst14|lpm_decode2_4:inst|lpm_decode:lpm_decode_component|decode_uqf:auto_generated|w_anode30w[2]~0                                 ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[0]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[1]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[2]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[3]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[4]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[5]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[6]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst9|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst6|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst8|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; 2       ;
; reg4_8:inst14|lpm_dff_8_en:inst7|lpm_ff:lpm_ff_component|dffs[7]                                                                           ; 2       ;
; Decoder:inst2|Add6~3                                                                                                                       ; 2       ;
; Decoder:inst2|Add6~2                                                                                                                       ; 2       ;
; Decoder:inst2|Add6~1                                                                                                                       ; 2       ;
; Decoder:inst2|Add1~46                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~45                                                                                                                      ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[147]~246            ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[139]~238            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[146]~157            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[135]~149            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[124]~141            ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[112]~134            ; 2       ;
; Decoder:inst2|Add1~38                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~37                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~36                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~35                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~34                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~33                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~32                                                                                                                      ; 2       ;
; myALU:inst|Add2~14                                                                                                                         ; 2       ;
; myALU:inst|Add0~14                                                                                                                         ; 2       ;
; myALU:inst|Add2~12                                                                                                                         ; 2       ;
; myALU:inst|Add2~10                                                                                                                         ; 2       ;
; myALU:inst|Add2~8                                                                                                                          ; 2       ;
; myALU:inst|Add2~6                                                                                                                          ; 2       ;
; myALU:inst|Add2~4                                                                                                                          ; 2       ;
; myALU:inst|Add2~2                                                                                                                          ; 2       ;
; myALU:inst|Add0~12                                                                                                                         ; 2       ;
; myALU:inst|Add0~10                                                                                                                         ; 2       ;
; myALU:inst|Add0~8                                                                                                                          ; 2       ;
; myALU:inst|Add0~6                                                                                                                          ; 2       ;
; myALU:inst|Add0~4                                                                                                                          ; 2       ;
; myALU:inst|Add0~2                                                                                                                          ; 2       ;
; myALU:inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2                                                                                 ; 2       ;
; myALU:inst|Add0~0                                                                                                                          ; 2       ;
; myALU:inst|LessThan1~14                                                                                                                    ; 2       ;
; myALU:inst|Add2~0                                                                                                                          ; 2       ;
; Decoder:inst2|Add4~0                                                                                                                       ; 2       ;
; Decoder:inst2|Add3~32                                                                                                                      ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_29_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_28_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_27_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_26_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_25_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_24_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_23_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_22_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_21_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_20_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_19_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_18_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_17_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[2]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|add_sub_16_result_int[1]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_6~2                       ; 2       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|op_6~0                       ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_29_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_28_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_27_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_26_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_25_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_24_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_23_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_22_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_21_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_20_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_19_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_18_result_int[2]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[5]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[4]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|add_sub_17_result_int[3]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[1]~18  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[1]~18  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[8]~10  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[7]~8   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[6]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[5]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[4]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_13_result_int[3]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[1]~18  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[8]~10  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[7]~8   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[6]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[5]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[4]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_12_result_int[3]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[1]~18  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[8]~10  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[7]~8   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[6]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[5]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[4]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_11_result_int[3]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[8]~10  ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[7]~8   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[6]~6   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[5]~4   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[4]~2   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_10_result_int[3]~0   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[8]~10   ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[7]~8    ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[6]~6    ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[5]~4    ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[4]~2    ; 2       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|add_sub_9_result_int[3]~0    ; 2       ;
; Decoder:inst2|Add1~30                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~28                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~26                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~24                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~22                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~20                                                                                                                      ; 2       ;
; Decoder:inst2|Add1~18                                                                                                                      ; 2       ;
; waitAclock:inst22|clk_out                                                                                                                  ; 1       ;
; NixieScan:inst8|state.00~0                                                                                                                 ; 1       ;
; NixieScan:inst8|state.S1~0                                                                                                                 ; 1       ;
; NixieScan:inst8|seg_sel[0]~0                                                                                                               ; 1       ;
; ctrlunit:inst3|comb~74                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~73                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~72                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~71                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~70                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~69                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~68                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~67                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~66                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~65                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~64                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~63                                                                                                                     ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[243]~398            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~281            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[83]~266             ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[242]~387            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[234]~386            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[226]~385            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[218]~384            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[210]~383            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[202]~382            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[194]~381            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[186]~380            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[178]~379            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[170]~378            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[162]~377            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[154]~376            ; 1       ;
; waitAclock:inst22|setZero~3                                                                                                                ; 1       ;
; waitAclock:inst22|counter~2                                                                                                                ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[153]~265            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[148]~264            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[143]~263            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[138]~262            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[133]~261            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[128]~260            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[123]~259            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[118]~258            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[113]~257            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[108]~256            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[103]~255            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[98]~254             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[93]~253             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[88]~252             ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[241]~373            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[241]~372            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[244]~371            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[245]~370            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[246]~369            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[238]~366            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[230]~363            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[222]~360            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[214]~357            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[206]~354            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[198]~351            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[190]~348            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[182]~345            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[174]~342            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[166]~339            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[158]~336            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[150]~334            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[156]~225            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[156]~224            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[132]~223            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[132]~222            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[158]~220            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[159]~219            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[160]~218            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[161]~217            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[162]~216            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[163]~215            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[121]~212            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[121]~211            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[152]~204            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[110]~201            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[110]~200            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[141]~193            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[99]~190             ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[99]~189             ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[130]~182            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[119]~174            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[108]~167            ; 1       ;
; waitAclock:inst22|setTwo~1                                                                                                                 ; 1       ;
; waitAclock:inst22|setTwo~0                                                                                                                 ; 1       ;
; waitAclock:inst22|setZero~2                                                                                                                ; 1       ;
; waitAclock:inst22|setOne~2                                                                                                                 ; 1       ;
; waitAclock:inst22|setOne~1                                                                                                                 ; 1       ;
; waitAclock:inst22|always0~0                                                                                                                ; 1       ;
; myALU:inst|carry_out~2                                                                                                                     ; 1       ;
; myALU:inst|carry_out~1                                                                                                                     ; 1       ;
; myALU:inst|carry_out~0                                                                                                                     ; 1       ;
; ctrlunit:inst3|branch~2                                                                                                                    ; 1       ;
; ctrlunit:inst3|branch~1                                                                                                                    ; 1       ;
; ctrlunit:inst3|branch~0                                                                                                                    ; 1       ;
; ctrlunit:inst3|comb~62                                                                                                                     ; 1       ;
; waitAclock:inst22|clk_out~0                                                                                                                ; 1       ;
; clk_div:inst15|counter~5                                                                                                                   ; 1       ;
; clk_div:inst15|counter~4                                                                                                                   ; 1       ;
; clk_div:inst15|counter~3                                                                                                                   ; 1       ;
; clk_div:inst15|counter~2                                                                                                                   ; 1       ;
; clk_div:inst15|counter~1                                                                                                                   ; 1       ;
; clk_div:inst15|counter~0                                                                                                                   ; 1       ;
; ctrlunit:inst3|comb~61                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~60                                                                                                                     ; 1       ;
; Flag:inst6|Flagout~0                                                                                                                       ; 1       ;
; ctrlunit:inst3|comb~59                                                                                                                     ; 1       ;
; instrconunit:inst1|Add0~33                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~30                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~29                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~26                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~25                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~22                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~21                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~18                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~17                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~14                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~13                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~10                                                                                                                 ; 1       ;
; instrconunit:inst1|Add0~9                                                                                                                  ; 1       ;
; instrconunit:inst1|Add0~6                                                                                                                  ; 1       ;
; instrconunit:inst1|Add0~5                                                                                                                  ; 1       ;
; instrconunit:inst1|Add0~0                                                                                                                  ; 1       ;
; clk_div:inst15|clk_out~0                                                                                                                   ; 1       ;
; clk_div:inst15|Equal0~3                                                                                                                    ; 1       ;
; clk_div:inst15|Equal0~2                                                                                                                    ; 1       ;
; clk_div:inst15|Equal0~1                                                                                                                    ; 1       ;
; clk_div:inst15|Equal0~0                                                                                                                    ; 1       ;
; NixieScan:inst8|Selector0~1                                                                                                                ; 1       ;
; NixieScan:inst8|Selector0~0                                                                                                                ; 1       ;
; NixieScan:inst8|Selector2~1                                                                                                                ; 1       ;
; NixieScan:inst8|Selector2~0                                                                                                                ; 1       ;
; NixieScan:inst8|Selector1~1                                                                                                                ; 1       ;
; NixieScan:inst8|Selector1~0                                                                                                                ; 1       ;
; NixieScan:inst8|Selector3~1                                                                                                                ; 1       ;
; NixieScan:inst8|Selector3~0                                                                                                                ; 1       ;
; myALU:inst|RESULT[1]~47                                                                                                                    ; 1       ;
; myALU:inst|RESULT[1]~46                                                                                                                    ; 1       ;
; myALU:inst|RESULT[1]~45                                                                                                                    ; 1       ;
; myALU:inst|RESULT[1]~44                                                                                                                    ; 1       ;
; myALU:inst|RESULT[1]~43                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~42                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~41                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~40                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~39                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~38                                                                                                                    ; 1       ;
; myALU:inst|RESULT[2]~37                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~36                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~35                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~34                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~33                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~32                                                                                                                    ; 1       ;
; myALU:inst|RESULT[7]~31                                                                                                                    ; 1       ;
; myALU:inst|RESULT[3]~30                                                                                                                    ; 1       ;
; myALU:inst|RESULT[3]~29                                                                                                                    ; 1       ;
; myALU:inst|RESULT[3]~28                                                                                                                    ; 1       ;
; myALU:inst|RESULT[3]~27                                                                                                                    ; 1       ;
; myALU:inst|RESULT[3]~26                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~25                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~24                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~23                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~22                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~21                                                                                                                    ; 1       ;
; myALU:inst|RESULT[4]~20                                                                                                                    ; 1       ;
; myALU:inst|RESULT[5]~19                                                                                                                    ; 1       ;
; myALU:inst|RESULT[5]~18                                                                                                                    ; 1       ;
; myALU:inst|RESULT[5]~17                                                                                                                    ; 1       ;
; myALU:inst|RESULT[5]~16                                                                                                                    ; 1       ;
; myALU:inst|RESULT[5]~15                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~14                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~13                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~12                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~11                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~10                                                                                                                    ; 1       ;
; myALU:inst|RESULT[6]~9                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~58                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~5                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~4                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~3                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~2                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~1                                                                                                                     ; 1       ;
; myALU:inst|RESULT[0]~0                                                                                                                     ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[1]~14                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[2]~12                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~10                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[4]~8                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[5]~6                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[6]~4                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[7]~2                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst1|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[0]~0                                         ; 1       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[1]~12                                                         ; 1       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[3]~9                                                          ; 1       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[5]~6                                                          ; 1       ;
; ctrlunit:inst3|comb~57                                                                                                                     ; 1       ;
; ctrlunit:inst3|comb~56                                                                                                                     ; 1       ;
; lpm_mux1:inst11|lpm_mux:LPM_MUX_component|mux_smc:auto_generated|result_node[7]~3                                                          ; 1       ;
; Translator:inst13|data_out~7                                                                                                               ; 1       ;
; Translator:inst13|data_out~6                                                                                                               ; 1       ;
; Translator:inst13|data_out~5                                                                                                               ; 1       ;
; Translator:inst13|data_out~4                                                                                                               ; 1       ;
; Translator:inst13|data_out~3                                                                                                               ; 1       ;
; Translator:inst13|data_out~2                                                                                                               ; 1       ;
; Translator:inst13|data_out~0                                                                                                               ; 1       ;
; IO_hold:inst19|data_inL~8                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~7                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~6                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~5                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~4                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~3                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~2                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inL~0                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~8                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~7                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~6                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~5                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~4                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~3                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~2                                                                                                                  ; 1       ;
; IO_hold:inst19|data_inH~0                                                                                                                  ; 1       ;
; NixieScan:inst8|seg_sel[0]                                                                                                                 ; 1       ;
; NixieScan:inst8|seg_sel[1]                                                                                                                 ; 1       ;
; NixieScan:inst8|seg_sel[2]                                                                                                                 ; 1       ;
; NixieScan:inst8|seg_sel[3]                                                                                                                 ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[0]~14                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[1]~12                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[2]~10                                        ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[3]~8                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[4]~6                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[5]~4                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[6]~2                                         ; 1       ;
; reg4_8:inst14|lpm_mux2_4_8:inst2|lpm_mux:lpm_mux_component|mux_vmc:auto_generated|result_node[7]~0                                         ; 1       ;
; Decoder:inst2|Add6~0                                                                                                                       ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[150]~251            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[150]~250            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~249            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[151]~248            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[152]~247            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[153]~246            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[145]~245            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[145]~244            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~243            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[146]~242            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[147]~241            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[148]~240            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[140]~239            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[140]~238            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~237            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[141]~236            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[142]~235            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[143]~234            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[135]~233            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[135]~232            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~231            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[136]~230            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[137]~229            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[138]~228            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[130]~227            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[130]~226            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~225            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[131]~224            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[132]~223            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[133]~222            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[125]~221            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[125]~220            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~219            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[126]~218            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[127]~217            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[128]~216            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[120]~215            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[120]~214            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~213            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[121]~212            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[122]~211            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[123]~210            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[115]~209            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[115]~208            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[116]~207            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[116]~206            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[117]~205            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[118]~204            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[110]~203            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[110]~202            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[111]~201            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[111]~200            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[112]~199            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[113]~198            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[105]~197            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[105]~196            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[106]~195            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[106]~194            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[107]~193            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[108]~192            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[100]~191            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[100]~190            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[101]~189            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[101]~188            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[102]~187            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[103]~186            ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[95]~185             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[95]~184             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[96]~183             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[96]~182             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[97]~181             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[98]~180             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[90]~179             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[90]~178             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[91]~177             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[91]~176             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[92]~175             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[93]~174             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[85]~173             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[85]~172             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[86]~171             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[86]~170             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[87]~169             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[88]~168             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[80]~167             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[80]~166             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[81]~165             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[81]~164             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[82]~163             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[83]~162             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[75]~161             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[75]~160             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[76]~159             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[77]~158             ; 1       ;
; Decoder:inst2|lpm_divide:Div2|lpm_divide_eem:auto_generated|sign_div_unsign_olh:divider|alt_u_div_i2f:divider|StageOut[78]~157             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][5]~5                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][6]~4                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][7]~3                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][8]~2                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][9]~1                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult1|multcore:mult_core|romout[0][10]~0                                                                            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[242]~333            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[243]~332            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[244]~331            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[245]~330            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[246]~329            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[233]~328            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[233]~327            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[234]~326            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[235]~325            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[236]~324            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[237]~323            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[238]~322            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[225]~321            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[225]~320            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[226]~319            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[227]~318            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[228]~317            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[229]~316            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[230]~315            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[217]~314            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[217]~313            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[218]~312            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[219]~311            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[220]~310            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[221]~309            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[222]~308            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[209]~307            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[209]~306            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[210]~305            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[211]~304            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[212]~303            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[213]~302            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[214]~301            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[201]~300            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[201]~299            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[202]~298            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[203]~297            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[204]~296            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[205]~295            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[206]~294            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[193]~293            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[193]~292            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[194]~291            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[195]~290            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[196]~289            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[197]~288            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[198]~287            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[185]~286            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[185]~285            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[186]~284            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[187]~283            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[188]~282            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[189]~281            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[190]~280            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[177]~279            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[177]~278            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[178]~277            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[179]~276            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[180]~275            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[181]~274            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[182]~273            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[169]~272            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[169]~271            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[170]~270            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[171]~269            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[172]~268            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[173]~267            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[174]~266            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[161]~265            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[161]~264            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[162]~263            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[163]~262            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[164]~261            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[165]~260            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[166]~259            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[153]~258            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[153]~257            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[154]~256            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[155]~255            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[156]~254            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[157]~253            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[158]~252            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[145]~251            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[145]~250            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[146]~249            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[146]~248            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[147]~247            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[148]~245            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[149]~244            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[150]~243            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[137]~242            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[137]~241            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[138]~240            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[139]~239            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[140]~237            ; 1       ;
; Decoder:inst2|lpm_divide:Div1|lpm_divide_hem:auto_generated|sign_div_unsign_rlh:divider|alt_u_div_o2f:divider|StageOut[141]~236            ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][5]~5                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][6]                                                                               ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][7]                                                                               ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][8]~4                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][9]~3                                                                             ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][10]~2                                                                            ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][11]~1                                                                            ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][12]                                                                              ; 1       ;
; Decoder:inst2|lpm_mult:Mult0|multcore:mult_core|romout[0][13]~0                                                                            ; 1       ;
; Decoder:inst2|Add1~44                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[157]~166            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[157]~165            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[158]~164            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[159]~163            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[160]~162            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[161]~161            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[162]~160            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[163]~159            ; 1       ;
; Decoder:inst2|Add1~43                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[146]~158            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[147]~156            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[148]~155            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[149]~154            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[150]~153            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[151]~152            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[152]~151            ; 1       ;
; Decoder:inst2|Add1~42                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[135]~150            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[136]~148            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[137]~147            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[138]~146            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[139]~145            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[140]~144            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[141]~143            ; 1       ;
; Decoder:inst2|Add1~41                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[124]~142            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[125]~140            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[126]~139            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[127]~138            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[128]~137            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[129]~136            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[130]~135            ; 1       ;
; Decoder:inst2|Add1~40                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[113]~133            ; 1       ;
; Decoder:inst2|Add1~39                                                                                                                      ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[114]~132            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[115]~131            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[116]~130            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[117]~129            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[118]~128            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[119]~127            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[101]~126            ; 1       ;
; Decoder:inst2|lpm_divide:Div0|lpm_divide_tfm:auto_generated|sign_div_unsign_7nh:divider|alt_u_div_g5f:divider|StageOut[101]~125            ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------+----------------------+-----------------+-----------------+
; Name                                                                                            ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------+----------------------+-----------------+-----------------+
; lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 256          ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096 ; 256                         ; 16                          ; --                          ; --                          ; 4096                ; 2    ; systemB.hex ; M4K_X23_Y9, M4K_X23_Y6 ; Don't care           ; Don't care      ; Don't care      ;
; myram_256_8:inst16|altsyncram:altsyncram_component|altsyncram_r4a1:auto_generated|ALTSYNCRAM    ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None        ; M4K_X23_Y8             ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                           ; Mode                      ; Location          ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; myALU:inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y9_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    myALU:inst|lpm_mult:Mult0|mult_o5t:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y9_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------+---------------------------+-------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,429 / 15,666 ( 9 % ) ;
; C16 interconnects           ; 3 / 812 ( < 1 % )      ;
; C4 interconnects            ; 615 / 11,424 ( 5 % )   ;
; Direct links                ; 381 / 15,666 ( 2 % )   ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 546 / 4,608 ( 12 % )   ;
; R24 interconnects           ; 10 / 652 ( 2 % )       ;
; R4 interconnects            ; 778 / 13,328 ( 6 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.94) ; Number of LABs  (Total = 77) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 4                            ;
; 15                                          ; 5                            ;
; 16                                          ; 50                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.42) ; Number of LABs  (Total = 77) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 2                            ;
; 1 Sync. clear                      ; 3                            ;
; 2 Clock enables                    ; 4                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.35) ; Number of LABs  (Total = 77) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 11                           ;
; 15                                           ; 26                           ;
; 16                                           ; 9                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.87) ; Number of LABs  (Total = 77) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 4                            ;
; 4                                               ; 5                            ;
; 5                                               ; 3                            ;
; 6                                               ; 7                            ;
; 7                                               ; 10                           ;
; 8                                               ; 3                            ;
; 9                                               ; 10                           ;
; 10                                              ; 4                            ;
; 11                                              ; 9                            ;
; 12                                              ; 5                            ;
; 13                                              ; 3                            ;
; 14                                              ; 3                            ;
; 15                                              ; 3                            ;
; 16                                              ; 4                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.99) ; Number of LABs  (Total = 77) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 4                            ;
; 7                                            ; 3                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 4                            ;
; 12                                           ; 5                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 6                            ;
; 16                                           ; 7                            ;
; 17                                           ; 5                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 3                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-----------------+------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)   ; Delay Added in ns ;
+-----------------+------------------------+-------------------+
; CLK             ; clk_div:inst15|clk_out ; 1.1               ;
+-----------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+------------------------+------------------------------+-------------------+
; Source Register        ; Destination Register         ; Delay Added in ns ;
+------------------------+------------------------------+-------------------+
; ctrlunit:inst3|ALUC[0] ; myALU:inst|carry_out         ; 2.194             ;
; ctrlunit:inst3|ALUC[2] ; myALU:inst|carry_out         ; 1.097             ;
; ctrlunit:inst3|ALUC[1] ; myALU:inst|carry_out         ; 1.097             ;
; ctrlunit:inst3|ALUC[3] ; myALU:inst|carry_out         ; 1.097             ;
; clk_div:inst15|clk_out ; waitAclock:inst22|counter[1] ; 1.094             ;
+------------------------+------------------------------+-------------------+
Note: This table only shows the top 5 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C5Q208C8 for design "CPU"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 61 pins of 75 total pins
    Info (169086): Pin IO0[7] not assigned to an exact location on the device
    Info (169086): Pin IO0[6] not assigned to an exact location on the device
    Info (169086): Pin IO0[5] not assigned to an exact location on the device
    Info (169086): Pin IO0[4] not assigned to an exact location on the device
    Info (169086): Pin IO0[3] not assigned to an exact location on the device
    Info (169086): Pin IO0[2] not assigned to an exact location on the device
    Info (169086): Pin IO0[1] not assigned to an exact location on the device
    Info (169086): Pin IO0[0] not assigned to an exact location on the device
    Info (169086): Pin IO1[7] not assigned to an exact location on the device
    Info (169086): Pin IO1[6] not assigned to an exact location on the device
    Info (169086): Pin IO1[5] not assigned to an exact location on the device
    Info (169086): Pin IO1[4] not assigned to an exact location on the device
    Info (169086): Pin IO1[3] not assigned to an exact location on the device
    Info (169086): Pin IO1[2] not assigned to an exact location on the device
    Info (169086): Pin IO1[1] not assigned to an exact location on the device
    Info (169086): Pin IO1[0] not assigned to an exact location on the device
    Info (169086): Pin sign not assigned to an exact location on the device
    Info (169086): Pin data_inH[7] not assigned to an exact location on the device
    Info (169086): Pin data_inH[6] not assigned to an exact location on the device
    Info (169086): Pin data_inH[5] not assigned to an exact location on the device
    Info (169086): Pin data_inH[4] not assigned to an exact location on the device
    Info (169086): Pin data_inH[3] not assigned to an exact location on the device
    Info (169086): Pin data_inH[2] not assigned to an exact location on the device
    Info (169086): Pin data_inH[1] not assigned to an exact location on the device
    Info (169086): Pin data_inH[0] not assigned to an exact location on the device
    Info (169086): Pin data_inL[7] not assigned to an exact location on the device
    Info (169086): Pin data_inL[6] not assigned to an exact location on the device
    Info (169086): Pin data_inL[5] not assigned to an exact location on the device
    Info (169086): Pin data_inL[4] not assigned to an exact location on the device
    Info (169086): Pin data_inL[3] not assigned to an exact location on the device
    Info (169086): Pin data_inL[2] not assigned to an exact location on the device
    Info (169086): Pin data_inL[1] not assigned to an exact location on the device
    Info (169086): Pin data_inL[0] not assigned to an exact location on the device
    Info (169086): Pin N1[1] not assigned to an exact location on the device
    Info (169086): Pin N1[0] not assigned to an exact location on the device
    Info (169086): Pin N2[1] not assigned to an exact location on the device
    Info (169086): Pin N2[0] not assigned to an exact location on the device
    Info (169086): Pin num_C0[3] not assigned to an exact location on the device
    Info (169086): Pin num_C0[2] not assigned to an exact location on the device
    Info (169086): Pin num_C0[1] not assigned to an exact location on the device
    Info (169086): Pin num_C0[0] not assigned to an exact location on the device
    Info (169086): Pin num_C1[3] not assigned to an exact location on the device
    Info (169086): Pin num_C1[2] not assigned to an exact location on the device
    Info (169086): Pin num_C1[1] not assigned to an exact location on the device
    Info (169086): Pin num_C1[0] not assigned to an exact location on the device
    Info (169086): Pin num_C2[3] not assigned to an exact location on the device
    Info (169086): Pin num_C2[2] not assigned to an exact location on the device
    Info (169086): Pin num_C2[1] not assigned to an exact location on the device
    Info (169086): Pin num_C2[0] not assigned to an exact location on the device
    Info (169086): Pin num_C3[3] not assigned to an exact location on the device
    Info (169086): Pin num_C3[2] not assigned to an exact location on the device
    Info (169086): Pin num_C3[1] not assigned to an exact location on the device
    Info (169086): Pin num_C3[0] not assigned to an exact location on the device
    Info (169086): Pin result[7] not assigned to an exact location on the device
    Info (169086): Pin result[6] not assigned to an exact location on the device
    Info (169086): Pin result[5] not assigned to an exact location on the device
    Info (169086): Pin result[4] not assigned to an exact location on the device
    Info (169086): Pin result[3] not assigned to an exact location on the device
    Info (169086): Pin result[2] not assigned to an exact location on the device
    Info (169086): Pin result[1] not assigned to an exact location on the device
    Info (169086): Pin result[0] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 22 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ram_block1a12~porta_address_reg0  to: inst18|altsyncram_component|auto_generated|ram_block1a12|portadataout[0]
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node clk_div:inst15|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ram_block1a12
        Info (176357): Destination node lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ram_block1a13
        Info (176357): Destination node lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ram_block1a14
        Info (176357): Destination node lpm_rom_256_16:inst18|altsyncram:altsyncram_component|altsyncram_p641:auto_generated|ram_block1a15
        Info (176357): Destination node clk_div:inst15|clk_out~0
        Info (176357): Destination node waitAclock:inst22|counter[1]
        Info (176357): Destination node waitAclock:inst22|clk_out
Info (176353): Automatically promoted node myALU:inst|RESULT[7]~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node waitAclock:inst22|clk_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node waitAclock:inst22|clk_out
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 61 (unused VREF, 3.3V VCCIO, 0 input, 61 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.44 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 73 output pins without output pin load capacitance assignment
    Info (306007): Pin "IO0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IO1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sign" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inH[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_inL[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "N2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "num_C3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "result[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_sel[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_sel[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_sel[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg_sel[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/heroistired/Documents/Git/Simple CPU/cpuModule_83406417/CPU13.0/output_files/CPU.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 598 megabytes
    Info: Processing ended: Thu Oct 06 00:15:13 2016
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:08


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/heroistired/Documents/Git/Simple CPU/cpuModule_83406417/CPU13.0/output_files/CPU.fit.smsg.


