Fitter report for lab_4
Tue Nov 27 11:28:19 2012
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 27 11:28:18 2012    ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; lab_4                                    ;
; Top-level Entity Name              ; lab_4                                    ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C35F672C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 4,625 / 33,216 ( 14 % )                  ;
;     Total combinational functions  ; 4,152 / 33,216 ( 13 % )                  ;
;     Dedicated logic registers      ; 2,737 / 33,216 ( 8 % )                   ;
; Total registers                    ; 2789                                     ;
; Total pins                         ; 80 / 475 ( 17 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 69,696 / 483,840 ( 14 % )                ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                           ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  11.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                              ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[0]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[0]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[1]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[1]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[2]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[2]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[3]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[3]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[4]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[4]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[5]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[5]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[6]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[6]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[7]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[7]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[8]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[8]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[9]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[9]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[10]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[10]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[11]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[11]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[12]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[12]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[13]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[13]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[14]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[14]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[15]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[15]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[16]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[17]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[18]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[19]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[20]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[21]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[22]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[23]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[24]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[25]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[26]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[27]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[28]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[29]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[30]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src1[31]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAA            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[0]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[0]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[1]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[1]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[2]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[2]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[3]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[3]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[4]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[4]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[5]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[5]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[6]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[6]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[7]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[7]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[8]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[8]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[9]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[9]               ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[10]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[10]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[11]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[11]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[12]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[12]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[13]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[13]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[14]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[14]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[15]              ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[15]              ; Duplicated      ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ; DATAB            ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_bht_data[0]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[0]                                            ; PORTBDATAOUT     ;                       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_bht_data[1]               ; Packed Register ; Register Packing ; Timing optimization             ; REGOUT    ;                ; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|q_b[1]                                            ; PORTBDATAOUT     ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[0]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[1]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[2]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[3]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[4]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[5]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[6]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[7]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[8]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[9]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[10]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_ADDR[11]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_bank[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_BA[0]                                                                                                                                                                 ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_bank[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_BA[1]                                                                                                                                                                 ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_WE_N                                                                                                                                                                  ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[0]                ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[0]                ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_CAS_N                                                                                                                                                                 ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[1]                ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[1]                ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[2]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_RAS_N                                                                                                                                                                 ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[2]                ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                             ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[2]                ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[3]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_CS_N                                                                                                                                                                  ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_cmd[3]                ; Inverted        ; Register Packing ; Fast Output Register assignment ;           ;                ;                                                                                                                                                                             ;                  ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[0]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[0]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[0]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[1]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[1]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[1]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[2]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[2]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[2]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[3]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[3]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[3]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[4]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[4]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[4]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[5]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[5]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[5]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[6]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[6]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[6]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[7]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[7]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[7]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[8]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[8]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[8]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]               ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[9]                                                                                                                                                               ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]               ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                            ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[10]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[10]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[10]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[11]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[11]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[11]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[12]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[12]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[12]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[13]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[13]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[13]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[14]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[14]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[14]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[15]              ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DATA[15]                                                                                                                                                              ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[15]              ; Duplicated      ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; segment_display:inst2|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                           ; REGOUT           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_dqm[0]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DQM[0]                                                                                                                                                                ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_dqm[1]                ; Packed Register ; Register Packing ; Fast Output Register assignment ; REGOUT    ;                ; SDRAM_DQM[1]                                                                                                                                                                ; DATAIN           ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[0]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[0]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[1]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[1]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[2]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[2]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[3]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[3]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[4]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[4]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[5]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[5]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[6]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[6]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[7]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[7]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[8]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[8]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[9]              ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[9]                                                                                                                                                               ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[10]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[10]                                                                                                                                                              ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[11]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[11]                                                                                                                                                              ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[12]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[12]                                                                                                                                                              ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[13]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[13]                                                                                                                                                              ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[14]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[14]                                                                                                                                                              ; COMBOUT          ;                       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[15]             ; Packed Register ; Register Packing ; Fast Input Register assignment  ; REGOUT    ;                ; SDRAM_DATA[15]                                                                                                                                                              ; COMBOUT          ;                       ;
+-------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                 ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register ; sdram_0        ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; sdram_0        ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
+---------------------+----------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 7275 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 7275 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6771    ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 200     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 299     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ECT363/Lab6/lab_4.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,625 / 33,216 ( 14 % )    ;
;     -- Combinational with no register       ; 1888                       ;
;     -- Register only                        ; 473                        ;
;     -- Combinational with a register        ; 2264                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2222                       ;
;     -- 3 input functions                    ; 1339                       ;
;     -- <=2 input functions                  ; 591                        ;
;     -- Register only                        ; 473                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3836                       ;
;     -- arithmetic mode                      ; 316                        ;
;                                             ;                            ;
; Total registers*                            ; 2,789 / 34,593 ( 8 % )     ;
;     -- Dedicated logic registers            ; 2,737 / 33,216 ( 8 % )     ;
;     -- I/O registers                        ; 52 / 1,377 ( 4 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 354 / 2,076 ( 17 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 80 / 475 ( 17 % )          ;
;     -- Clock pins                           ; 4 / 8 ( 50 % )             ;
;                                             ;                            ;
; Global signals                              ; 11                         ;
; M4Ks                                        ; 24 / 105 ( 23 % )          ;
; Total block memory bits                     ; 69,696 / 483,840 ( 14 % )  ;
; Total block memory implementation bits      ; 110,592 / 483,840 ( 23 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 11 / 16 ( 69 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 8% / 8% / 8%               ;
; Peak interconnect usage (total/H/V)         ; 56% / 56% / 56%            ;
; Maximum fan-out                             ; 2558                       ;
; Highest non-global fan-out                  ; 810                        ;
; Total fan-out                               ; 25620                      ;
; Average fan-out                             ; 3.48                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 4298 / 33216 ( 13 % ) ; 125 / 33216 ( < 1 % ) ; 202 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1742                  ; 53                    ; 93                    ; 0                              ;
;     -- Register only                        ; 458                   ; 1                     ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 2098                  ; 71                    ; 95                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2083                  ; 58                    ; 81                    ; 0                              ;
;     -- 3 input functions                    ; 1258                  ; 18                    ; 63                    ; 0                              ;
;     -- <=2 input functions                  ; 499                   ; 48                    ; 44                    ; 0                              ;
;     -- Register only                        ; 458                   ; 1                     ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 3537                  ; 120                   ; 179                   ; 0                              ;
;     -- arithmetic mode                      ; 303                   ; 4                     ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 2608                  ; 72                    ; 109                   ; 0                              ;
;     -- Dedicated logic registers            ; 2556 / 33216 ( 8 % )  ; 72 / 33216 ( < 1 % )  ; 109 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 52                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 322 / 2076 ( 16 % )   ; 14 / 2076 ( < 1 % )   ; 19 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 80                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 69696                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 110592                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 24 / 105 ( 22 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 266                   ; 74                    ; 166                   ; 1                              ;
;     -- Registered Input Connections         ; 131                   ; 30                    ; 118                   ; 0                              ;
;     -- Output Connections                   ; 288                   ; 5                     ; 213                   ; 1                              ;
;     -- Registered Output Connections        ; 4                     ; 4                     ; 173                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 24398                 ; 575                   ; 1195                  ; 3                              ;
;     -- Registered Connections               ; 9071                  ; 302                   ; 739                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 190                   ; 32                    ; 330                   ; 2                              ;
;     -- pzdyqx:nabboc                        ; 32                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 330                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 46                    ; 11                    ; 30                    ; 1                              ;
;     -- Output Ports                         ; 58                    ; 4                     ; 46                    ; 1                              ;
;     -- Bidir Ports                          ; 24                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 35                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 27                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                              ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; PLD_CLOCKINPUT[1] ; N2    ; 2        ; 0            ; 18           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button_pio[0]     ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button_pio[1]     ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button_pio[2]     ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button_pio[3]     ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LCD_BLON          ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_E             ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON            ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS            ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW            ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[0]     ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[10]    ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[11]    ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[1]     ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[2]     ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[3]     ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[4]     ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[5]     ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[6]     ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[7]     ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[8]     ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_ADDR[9]     ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA[0]       ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_BA[1]       ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CAS_N       ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CKE         ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CLK         ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_CS_N        ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQM[0]      ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_DQM[1]      ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_RAS_N       ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SDRAM_WE_N        ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[0]        ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[1]        ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[2]        ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[3]        ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[4]        ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[5]        ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[6]        ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_pio[7]        ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[0]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[10] ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[11] ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[12] ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[13] ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[14] ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[15] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[1]  ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[2]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[3]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[4]  ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[5]  ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[6]  ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[7]  ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[8]  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seven_seg_pio[9]  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                       ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+
; LCD_data[0]    ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[1]    ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[2]    ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[3]    ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[4]    ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[5]    ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[6]    ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; LCD_data[7]    ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0] (inverted) ; -                   ;
; SDRAM_DATA[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
; SDRAM_DATA[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 4                  ; no     ; yes            ; yes             ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; segment_display:inst2|sdram_0:the_sdram_0|oe                               ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 64 ( 59 % ) ; 3.3V          ; --           ;
; 2        ; 16 / 59 ( 27 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 9 / 59 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 8        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; SDRAM_DATA[2]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; SDRAM_DATA[1]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; SDRAM_DATA[12]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; SDRAM_DATA[11]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; SDRAM_DATA[15]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; SDRAM_CKE                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; SDRAM_CLK                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; led_pio[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; seven_seg_pio[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; seven_seg_pio[10]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; SDRAM_DATA[10]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; SDRAM_DATA[9]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; SDRAM_CAS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; SDRAM_RAS_N                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; seven_seg_pio[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; seven_seg_pio[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; SDRAM_DATA[14]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; SDRAM_DATA[13]                           ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; SDRAM_CS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; seven_seg_pio[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; SDRAM_DQM[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; SDRAM_WE_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; seven_seg_pio[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; SDRAM_BA[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; SDRAM_BA[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; seven_seg_pio[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; seven_seg_pio[15]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; button_pio[3]                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; led_pio[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; seven_seg_pio[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; seven_seg_pio[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; led_pio[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_data[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_data[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_data[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_data[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_data[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_data[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_data[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_data[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; LCD_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; LCD_E                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; PLD_CLOCKINPUT[1]                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; button_pio[0]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; button_pio[1]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; button_pio[2]                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; SDRAM_DATA[5]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; SDRAM_ADDR[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; SDRAM_DATA[6]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; SDRAM_ADDR[7]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; SDRAM_ADDR[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; SDRAM_ADDR[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; led_pio[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; led_pio[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; SDRAM_ADDR[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; SDRAM_ADDR[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; SDRAM_ADDR[11]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; SDRAM_DATA[0]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; SDRAM_DATA[7]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; seven_seg_pio[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; seven_seg_pio[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; led_pio[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; seven_seg_pio[14]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; seven_seg_pio[13]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; SDRAM_ADDR[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; SDRAM_ADDR[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; SDRAM_ADDR[9]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; SDRAM_ADDR[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; SDRAM_DATA[8]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; led_pio[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; seven_seg_pio[12]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; SDRAM_ADDR[10]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; SDRAM_DATA[3]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; SDRAM_DATA[4]                            ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; SDRAM_DQM[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; led_pio[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; seven_seg_pio[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------+
; PLL Summary                                                                    ;
+----------------------------------+---------------------------------------------+
; Name                             ; sdram_pll:inst4|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------------+
; SDC pin name                     ; inst4|altpll_component|pll                  ;
; PLL mode                         ; Normal                                      ;
; Compensate clock                 ; clock0                                      ;
; Compensated input/output pins    ; --                                          ;
; Self reset on gated loss of lock ; Off                                         ;
; Gate lock counter                ; --                                          ;
; Input frequency 0                ; 50.0 MHz                                    ;
; Input frequency 1                ; --                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                    ;
; Nominal VCO frequency            ; 750.2 MHz                                   ;
; VCO post scale K counter         ; --                                          ;
; VCO multiply                     ; --                                          ;
; VCO divide                       ; --                                          ;
; Freq min lock                    ; 33.33 MHz                                   ;
; Freq max lock                    ; 66.67 MHz                                   ;
; M VCO Tap                        ; 0                                           ;
; M Initial                        ; 1                                           ;
; M value                          ; 15                                          ;
; N value                          ; 1                                           ;
; Preserve PLL counter order       ; Off                                         ;
; PLL location                     ; PLL_1                                       ;
; Inclk0 signal                    ; PLD_CLOCKINPUT[1]                           ;
; Inclk1 signal                    ; --                                          ;
; Inclk0 signal type               ; Dedicated Pin                               ;
; Inclk1 signal type               ; --                                          ;
+----------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                               ;
+-----------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift  ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; sdram_pll:inst4|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 54 (3000 ps) ; 50/50      ; C2      ; 15            ; 8/7 Odd    ; 3       ; 2       ; inst4|altpll_component|pll|clk[0] ;
+-----------------------------------------------+--------------+------+-----+------------------+--------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |lab_4                                                                                                                    ; 4625 (1)    ; 2737 (0)                  ; 52 (52)       ; 69696       ; 24   ; 4            ; 0       ; 2         ; 80   ; 0            ; 1888 (1)     ; 473 (0)           ; 2264 (0)         ; |lab_4                                                                                                                                                                                                                                                                      ;              ;
;    |pzdyqx:nabboc|                                                                                                        ; 125 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 1 (0)             ; 71 (0)           ; |lab_4|pzdyqx:nabboc                                                                                                                                                                                                                                                        ;              ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                      ; 125 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (4)       ; 1 (1)             ; 71 (8)           ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                           ;              ;
;          |GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|                                                    ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1                                                                                                                                                               ;              ;
;             |LQYT7093:MBPH5020|                                                                                           ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                             ;              ;
;          |KIFI3548:TPOO7242|                                                                                              ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                         ;              ;
;          |LQYT7093:LRYQ7721|                                                                                              ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                         ;              ;
;          |PUDL0439:ESUL0435|                                                                                              ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |lab_4|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                         ;              ;
;    |sdram_pll:inst4|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|sdram_pll:inst4                                                                                                                                                                                                                                                      ;              ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|sdram_pll:inst4|altpll:altpll_component                                                                                                                                                                                                                              ;              ;
;    |segment_display:inst2|                                                                                                ; 4297 (0)    ; 2556 (0)                  ; 0 (0)         ; 69696       ; 24   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1741 (0)     ; 458 (0)           ; 2098 (0)         ; |lab_4|segment_display:inst2                                                                                                                                                                                                                                                ;              ;
;       |button_pio:the_button_pio|                                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |lab_4|segment_display:inst2|button_pio:the_button_pio                                                                                                                                                                                                                      ;              ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |lab_4|segment_display:inst2|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                                     ;              ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 3125 (2207) ; 1995 (1453)               ; 0 (0)         ; 68672       ; 22   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1129 (757)   ; 360 (272)         ; 1636 (1112)      ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_bht_module:cpu_0_bht|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                                     ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                           ;              ;
;                |altsyncram_8pf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated                                                                                                                                            ;              ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_29f1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_4ef1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1088        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4ef1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_dc_victim_module:cpu_0_dc_victim|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim                                                                                                                                                                                         ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                               ;              ;
;                |altsyncram_9vc1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                ;              ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ;              ;
;                |altsyncram_qed1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                    ;              ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ;              ;
;                |altsyncram_g5g1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2816        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_g5g1:auto_generated                                                                                                                                      ;              ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                            ;              ;
;             |altmult_add:the_altmult_add_part_1|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                         ;              ;
;                |mult_add_l0u2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;             |altmult_add:the_altmult_add_part_2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                         ;              ;
;                |mult_add_n0u2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated                                                                                                                            ;              ;
;                   |ded_mult_2o81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1                                                                                                    ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 907 (40)    ; 542 (0)                   ; 0 (0)         ; 12800       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 295 (40)     ; 88 (0)            ; 524 (0)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 163 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 35 (0)            ; 60 (0)           ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                        ; 52 (48)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 31 (29)           ; 18 (16)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                              ; 108 (104)   ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 4 (2)             ; 42 (42)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                       ; 5 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 0 (0)             ; 2 (2)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;                   |sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|sld_virtual_jtag_impl:sld_virtual_jtag_impl_inst                    ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 274 (274)   ; 241 (241)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 51 (51)           ; 194 (194)        ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|                                                               ; 217 (51)    ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (35)      ; 0 (0)             ; 155 (16)         ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk                                                                                                                                              ;              ;
;                |cpu_0_nios2_oci_match_paired:cpu_0_nios2_oci_dbrk_hit0_match_paired|                                      ; 75 (75)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 70 (70)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_paired:cpu_0_nios2_oci_dbrk_hit0_match_paired                                                                          ;              ;
;                |cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit0_match_single|                                      ; 45 (45)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 34 (34)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit0_match_single                                                                          ;              ;
;                |cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit1_match_single|                                      ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 35 (35)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|cpu_0_nios2_oci_match_single:cpu_0_nios2_oci_dbrk_hit1_match_single                                                                          ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|                                                                   ; 21 (21)     ; 15 (15)                   ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 17 (17)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im                                                                                                                                                  ;              ;
;                |cpu_0_traceram_lpm_dram_bdp_component_module:cpu_0_traceram_lpm_dram_bdp_component|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|cpu_0_traceram_lpm_dram_bdp_component_module:cpu_0_traceram_lpm_dram_bdp_component                                                               ;              ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|cpu_0_traceram_lpm_dram_bdp_component_module:cpu_0_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                     ;              ;
;                      |altsyncram_e502:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|cpu_0_traceram_lpm_dram_bdp_component_module:cpu_0_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_e502:auto_generated      ;              ;
;             |cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|                                                           ; 219 (219)   ; 119 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 2 (2)             ; 150 (150)        ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk|                                                               ; 45 (45)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 39 (39)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk                                                                                                                                              ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 58 (58)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 45 (45)          ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_87f1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_97f1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;          |lpm_add_sub:Add17|                                                                                              ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17                                                                                                                                                                                                              ;              ;
;             |add_sub_8ri:auto_generated|                                                                                  ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated                                                                                                                                                                                   ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 198 (198)   ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 107 (107)    ; 0 (0)             ; 91 (91)          ; |lab_4|segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 59 (59)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 12 (12)           ; 40 (40)          ; |lab_4|segment_display:inst2|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 34 (34)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 7 (7)            ; |lab_4|segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 174 (50)    ; 113 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (37)      ; 20 (1)            ; 93 (12)          ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 73 (73)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 41 (41)          ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |lcd_display:the_lcd_display|                                                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |lab_4|segment_display:inst2|lcd_display:the_lcd_display                                                                                                                                                                                                                    ;              ;
;       |lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|                                                ; 24 (24)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 7 (7)            ; |lab_4|segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave                                                                                                                                                                             ;              ;
;       |led_pio:the_led_pio|                                                                                               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |lab_4|segment_display:inst2|led_pio:the_led_pio                                                                                                                                                                                                                            ;              ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |lab_4|segment_display:inst2|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                           ;              ;
;       |sdram_0:the_sdram_0|                                                                                               ; 500 (409)   ; 202 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (294)    ; 43 (2)            ; 159 (75)         ; |lab_4|segment_display:inst2|sdram_0:the_sdram_0                                                                                                                                                                                                                            ;              ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                      ; 131 (131)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 41 (41)           ; 86 (86)          ; |lab_4|segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                  ;              ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                              ; 110 (58)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (25)      ; 2 (0)             ; 63 (33)          ; |lab_4|segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                           ;              ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|               ; 34 (34)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 19 (19)          ; |lab_4|segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                          ;              ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1| ; 18 (18)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 11 (11)          ; |lab_4|segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                            ;              ;
;       |segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |lab_4|segment_display:inst2|segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch                                                                                                                                                       ;              ;
;       |seven_seg_pio:the_seven_seg_pio|                                                                                   ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |lab_4|segment_display:inst2|seven_seg_pio:the_seven_seg_pio                                                                                                                                                                                                                ;              ;
;       |seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|                                                                  ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |lab_4|segment_display:inst2|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1                                                                                                                                                                                               ;              ;
;       |sys_clk_timer:the_sys_clk_timer|                                                                                   ; 146 (146)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 21 (21)           ; 99 (99)          ; |lab_4|segment_display:inst2|sys_clk_timer:the_sys_clk_timer                                                                                                                                                                                                                ;              ;
;       |sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|                                                                  ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |lab_4|segment_display:inst2|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1                                                                                                                                                                                               ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                                            ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |lab_4|segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                                                                     ; 202 (1)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (1)       ; 14 (0)            ; 95 (0)           ; |lab_4|sld_hub:auto_hub                                                                                                                                                                                                                                                     ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                      ; 201 (156)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (76)      ; 14 (14)           ; 95 (69)          ; |lab_4|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                        ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                                        ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; |lab_4|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |lab_4|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                              ;              ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+
; LCD_data[7]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[6]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[5]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[4]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[3]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[2]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[1]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; LCD_data[0]       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SDRAM_DATA[15]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[14]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[13]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[12]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[11]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[10]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[9]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[8]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[7]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[6]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[5]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[4]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[3]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[2]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[1]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; SDRAM_DATA[0]     ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; LCD_E             ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RS            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_RW            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_ON            ; Output   ; --            ; --            ; --                    ; --        ;
; LCD_BLON          ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_CAS_N       ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_CKE         ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_CS_N        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_RAS_N       ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_WE_N        ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_CLK         ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[7]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[6]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[5]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[4]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[3]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[2]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[1]        ; Output   ; --            ; --            ; --                    ; --        ;
; led_pio[0]        ; Output   ; --            ; --            ; --                    ; --        ;
; SDRAM_ADDR[11]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[10]    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[9]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[8]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[7]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[6]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[5]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[4]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[3]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[2]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[1]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_ADDR[0]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_BA[1]       ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_BA[0]       ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_DQM[1]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; SDRAM_DQM[0]      ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; seven_seg_pio[15] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[14] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[13] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[12] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[11] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[10] ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; seven_seg_pio[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; PLD_CLOCKINPUT[1] ; Input    ; --            ; --            ; --                    ; --        ;
; button_pio[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; button_pio[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; button_pio[3]     ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; button_pio[2]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
+-------------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; LCD_data[7]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[7]~50 ; 0                 ; 6       ;
; LCD_data[6]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[6]~57 ; 0                 ; 6       ;
; LCD_data[5]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[5]~67 ; 0                 ; 6       ;
; LCD_data[4]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[4]~77 ; 0                 ; 6       ;
; LCD_data[3]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[3]~86 ; 1                 ; 6       ;
; LCD_data[2]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[2]~97 ; 0                 ; 6       ;
; LCD_data[1]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[1]~12 ; 0                 ; 6       ;
; LCD_data[0]                                                                                                      ;                   ;         ;
;      - segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[0]~26 ; 1                 ; 6       ;
; SDRAM_DATA[15]                                                                                                   ;                   ;         ;
; SDRAM_DATA[14]                                                                                                   ;                   ;         ;
; SDRAM_DATA[13]                                                                                                   ;                   ;         ;
; SDRAM_DATA[12]                                                                                                   ;                   ;         ;
; SDRAM_DATA[11]                                                                                                   ;                   ;         ;
; SDRAM_DATA[10]                                                                                                   ;                   ;         ;
; SDRAM_DATA[9]                                                                                                    ;                   ;         ;
; SDRAM_DATA[8]                                                                                                    ;                   ;         ;
; SDRAM_DATA[7]                                                                                                    ;                   ;         ;
; SDRAM_DATA[6]                                                                                                    ;                   ;         ;
; SDRAM_DATA[5]                                                                                                    ;                   ;         ;
; SDRAM_DATA[4]                                                                                                    ;                   ;         ;
; SDRAM_DATA[3]                                                                                                    ;                   ;         ;
; SDRAM_DATA[2]                                                                                                    ;                   ;         ;
; SDRAM_DATA[1]                                                                                                    ;                   ;         ;
; SDRAM_DATA[0]                                                                                                    ;                   ;         ;
; PLD_CLOCKINPUT[1]                                                                                                ;                   ;         ;
; button_pio[1]                                                                                                    ;                   ;         ;
; button_pio[0]                                                                                                    ;                   ;         ;
; button_pio[3]                                                                                                    ;                   ;         ;
; button_pio[2]                                                                                                    ;                   ;         ;
+------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; PLD_CLOCKINPUT[1]                                                                                                                                                                                                                       ; PIN_N2             ; 2535    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLD_CLOCKINPUT[1]                                                                                                                                                                                                                       ; PIN_N2             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                            ; JTAG_X1_Y19_N0     ; 221     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                            ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                                                       ; LCCOMB_X20_Y32_N22 ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_0                                                                                                                       ; LCFF_X62_Y19_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_1                                                                                                                       ; LCFF_X63_Y19_N11   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_2                                                                                                                       ; LCFF_X63_Y20_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_3                                                                                                                       ; LCFF_X63_Y21_N3    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_4                                                                                                                       ; LCFF_X63_Y21_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_5                                                                                                                       ; LCFF_X63_Y20_N17   ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_6                                                                                                                       ; LCFF_X64_Y19_N1    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                                                       ; LCFF_X63_Y19_N1    ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                    ; LCFF_X20_Y32_N1    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|\BWHK8171:12:QXXQ6833_1                                                                                                          ; LCCOMB_X62_Y19_N18 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                 ; LCCOMB_X43_Y15_N8  ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                              ; LCCOMB_X42_Y16_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                   ; LCFF_X43_Y15_N17   ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                  ; LCFF_X43_Y15_N11   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                       ; LCCOMB_X42_Y16_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                      ; LCCOMB_X43_Y15_N18 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                  ; LCCOMB_X43_Y15_N16 ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                  ; LCCOMB_X43_Y15_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                             ; LCCOMB_X32_Y14_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~0                                                                                                                                                                             ; LCCOMB_X35_Y17_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~1                                                                                                                                                                             ; LCCOMB_X35_Y17_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                        ; LCCOMB_X32_Y18_N22 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                       ; LCCOMB_X32_Y14_N12 ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                           ; LCCOMB_X33_Y18_N18 ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wr_data_cnt[3]~0                                                                                                                                                                             ; LCCOMB_X33_Y18_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                        ; LCFF_X34_Y16_N1    ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_wr_active                                                                                                                                                                               ; LCFF_X34_Y16_N5    ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ienable_reg_irq0~0                                                                                                                                                                              ; LCCOMB_X25_Y25_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                             ; LCFF_X33_Y19_N29   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                    ; LCFF_X33_Y21_N25   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                    ; LCFF_X38_Y21_N1    ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                           ; LCCOMB_X35_Y17_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                         ; LCCOMB_X35_Y16_N0  ; 810     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                               ; LCFF_X18_Y22_N15   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                            ; LCCOMB_X41_Y22_N10 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                            ; LCFF_X21_Y21_N1    ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                              ; LCCOMB_X18_Y20_N28 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                      ; LCCOMB_X25_Y22_N20 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                           ; LCFF_X35_Y18_N3    ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                           ; LCFF_X35_Y22_N3    ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                           ; LCCOMB_X19_Y24_N4  ; 175     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                            ; LCCOMB_X25_Y26_N8  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                      ; LCCOMB_X25_Y26_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                 ; LCFF_X25_Y22_N1    ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                      ; LCFF_X25_Y26_N19   ; 56      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                       ; LCFF_X41_Y22_N15   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|Equal2~0                ; LCCOMB_X28_Y17_N0  ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|Equal2~1                ; LCCOMB_X28_Y17_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                   ; LCFF_X28_Y17_N15   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a    ; LCCOMB_X24_Y17_N16 ; 14      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0  ; LCCOMB_X28_Y17_N12 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b    ; LCCOMB_X28_Y17_N18 ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_tracectrl~0 ; LCCOMB_X28_Y17_N10 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_tracemem_a  ; LCCOMB_X28_Y18_N2  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_tracemem_b  ; LCCOMB_X28_Y18_N0  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe       ; LCFF_X23_Y15_N7    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[0]~18             ; LCCOMB_X25_Y19_N20 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[28]~109           ; LCCOMB_X25_Y19_N6  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr~28                ; LCCOMB_X25_Y19_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr~45                ; LCCOMB_X25_Y19_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr                      ; LCCOMB_X25_Y19_N18 ; 23      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                    ; LCCOMB_X23_Y15_N2  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                             ; LCCOMB_X18_Y16_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[25]~1                                                                                          ; LCCOMB_X21_Y19_N14 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[63]~2                                                                                          ; LCCOMB_X21_Y19_N8  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[72]~0                                                                                          ; LCCOMB_X27_Y17_N6  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[25]~2                                                                                          ; LCCOMB_X21_Y19_N12 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[32]~1                                                                                          ; LCCOMB_X21_Y19_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[72]~0                                                                                          ; LCCOMB_X27_Y17_N8  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|process_5~1                                                                                                   ; LCCOMB_X21_Y19_N22 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|process_6~0                                                                                                   ; LCCOMB_X21_Y19_N28 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                               ; LCCOMB_X27_Y17_N10 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                               ; LCCOMB_X27_Y17_N28 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest                                                                                                  ; LCFF_X21_Y16_N1    ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[3]~9                                                                                           ; LCCOMB_X23_Y19_N6  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|module_input15                                                                                                      ; LCCOMB_X28_Y22_N20 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|process_0~0                                                                                                         ; LCCOMB_X23_Y19_N16 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[13]~6                                                                                   ; LCCOMB_X28_Y26_N16 ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm[27]~71                                                                                                  ; LCCOMB_X28_Y26_N6  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|pending_excaddr[24]~1                                                                                       ; LCCOMB_X28_Y22_N4  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|process_2~2                                                                                                 ; LCCOMB_X28_Y23_N16 ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|sync_timer[5]~4                                                                                             ; LCCOMB_X28_Y26_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|trc_clear                                                                                                   ; LCFF_X29_Y19_N23   ; 51      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                               ; LCFF_X28_Y17_N27   ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~14                                                                                              ; LCCOMB_X28_Y17_N28 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[25]~16                                                                                             ; LCCOMB_X28_Y17_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input6                                                                                                       ; LCCOMB_X20_Y17_N6  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                         ; LCFF_X33_Y19_N9    ; 73      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[2]~0                                                                                                                                                                       ; LCCOMB_X33_Y19_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                ; LCCOMB_X35_Y17_N12 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_tag_wr_port_en                                                                                                                                                                                 ; LCCOMB_X34_Y15_N20 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                 ; LCCOMB_X24_Y18_N8  ; 1488    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                ; LCFF_X37_Y20_N7    ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]~2                                                                                                                                                                               ; LCCOMB_X18_Y20_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                            ; LCCOMB_X17_Y28_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                             ; LCCOMB_X21_Y25_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                       ; LCCOMB_X21_Y25_N16 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_wraddress[0]~5                                                                                                                                                                             ; LCCOMB_X24_Y25_N26 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                       ; LCCOMB_X33_Y25_N6  ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[14]~25                                                                                                                                                                       ; LCCOMB_X33_Y18_N20 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|process_134~0                                                                                                                                                                                     ; LCCOMB_X35_Y16_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                    ; LCCOMB_X29_Y14_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                      ; LCCOMB_X19_Y16_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                               ; LCCOMB_X23_Y14_N6  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                         ; LCCOMB_X23_Y15_N20 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                            ; LCCOMB_X23_Y15_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                       ; LCCOMB_X23_Y15_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|fifo_rd~2                                                                                                                                                                             ; LCCOMB_X28_Y13_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                               ; LCFF_X23_Y14_N1    ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|ien_AF~0                                                                                                                                                                              ; LCCOMB_X23_Y14_N20 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                ; LCCOMB_X28_Y13_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                ; LCCOMB_X25_Y14_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                               ; LCCOMB_X23_Y14_N10 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                              ; LCCOMB_X28_Y13_N12 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|led_pio:the_led_pio|process_0~2                                                                                                                                                                                   ; LCCOMB_X33_Y15_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux14~0                                                                                                                                                                                       ; LCCOMB_X24_Y12_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux17~0                                                                                                                                                                                       ; LCCOMB_X25_Y10_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|active_addr[7]~2                                                                                                                                                                              ; LCCOMB_X25_Y12_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|active_rnw~4                                                                                                                                                                                  ; LCCOMB_X25_Y12_N22 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|i_cmd[1]~0                                                                                                                                                                                    ; LCCOMB_X27_Y12_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|i_refs[0]~0                                                                                                                                                                                   ; LCCOMB_X25_Y12_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|i_state[0]                                                                                                                                                                                    ; LCFF_X25_Y12_N11   ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                    ; LCFF_X24_Y12_N21   ; 20      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[5]~7                                                                                                                                                                                   ; LCCOMB_X24_Y10_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[9]~3                                                                                                                                                                                   ; LCCOMB_X24_Y10_N6  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|m_dqm[1]~1                                                                                                                                                                                    ; LCCOMB_X24_Y10_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                    ; LCFF_X29_Y10_N1    ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                    ; LCFF_X28_Y10_N13   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|oe                                                                                                                                                                                            ; LCFF_X25_Y10_N17   ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                       ; LCCOMB_X22_Y12_N10 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                       ; LCCOMB_X22_Y12_N0  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_0~0                                                                 ; LCCOMB_X33_Y14_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_10~0                                                                ; LCCOMB_X33_Y14_N16 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_12~0                                                                ; LCCOMB_X29_Y13_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                ; LCCOMB_X29_Y13_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_1~0                                                                 ; LCCOMB_X33_Y14_N2  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_2~0                                                                 ; LCCOMB_X33_Y14_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_4~0                                                                 ; LCCOMB_X33_Y14_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_6~0                                                                 ; LCCOMB_X33_Y14_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_8~0                                                                 ; LCCOMB_X33_Y14_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~0                                                                                                                                              ; LCCOMB_X20_Y15_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~2                                                                                                                                                      ; LCCOMB_X21_Y15_N14 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch|data_out                                                                                                                 ; LCFF_X24_Y18_N9    ; 429     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; segment_display:inst2|seven_seg_pio:the_seven_seg_pio|process_0~2                                                                                                                                                                       ; LCCOMB_X31_Y14_N22 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|control_wr_strobe~0                                                                                                                                                               ; LCCOMB_X43_Y21_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe~0                                                                                                                                                              ; LCCOMB_X43_Y22_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                                              ; LCCOMB_X43_Y22_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|process_0~0                                                                                                                                                                       ; LCCOMB_X43_Y21_N0  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|process_0~1                                                                                                                                                                       ; LCCOMB_X43_Y21_N2  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                     ; LCCOMB_X43_Y21_N12 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                   ; LCFF_X41_Y16_N11   ; 81      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                        ; LCCOMB_X18_Y17_N26 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                          ; LCCOMB_X18_Y17_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                        ; LCCOMB_X37_Y16_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                           ; LCCOMB_X37_Y17_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                          ; LCCOMB_X37_Y17_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                           ; LCCOMB_X41_Y15_N18 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                          ; LCCOMB_X41_Y15_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                          ; LCCOMB_X41_Y15_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                            ; LCCOMB_X37_Y16_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                      ; LCCOMB_X17_Y17_N22 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                      ; LCCOMB_X37_Y17_N0  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~6                                                                                                                                                                ; LCCOMB_X38_Y16_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                    ; LCCOMB_X42_Y15_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                    ; LCCOMB_X42_Y15_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                   ; LCCOMB_X42_Y15_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                     ; LCCOMB_X18_Y19_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                                                                                ; LCCOMB_X19_Y19_N0  ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~24                                                                                                                                ; LCCOMB_X19_Y19_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                        ; LCFF_X38_Y16_N19   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                       ; LCFF_X41_Y16_N23   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                        ; LCFF_X41_Y16_N19   ; 72      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                        ; LCFF_X41_Y16_N17   ; 11      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                 ; LCCOMB_X41_Y16_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                       ; LCFF_X40_Y16_N9    ; 28      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                   ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; PLD_CLOCKINPUT[1]                                                                                                                      ; PIN_N2             ; 2535    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                           ; JTAG_X1_Y19_N0     ; 221     ; Global Clock         ; GCLK3            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                      ; LCCOMB_X20_Y32_N22 ; 17      ; Global Clock         ; GCLK8            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                      ; LCFF_X63_Y19_N1    ; 20      ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                ; LCCOMB_X43_Y15_N8  ; 9       ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                 ; LCCOMB_X43_Y15_N16 ; 4       ; Global Clock         ; GCLK4            ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; LCFF_X21_Y16_N1    ; 2       ; Global Clock         ; GCLK0            ; --                        ;
; segment_display:inst2|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                ; LCCOMB_X24_Y18_N8  ; 1488    ; Global Clock         ; GCLK11           ; --                        ;
; segment_display:inst2|segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch|data_out                ; LCFF_X24_Y18_N9    ; 429     ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                  ; LCFF_X41_Y16_N11   ; 81      ; Global Clock         ; GCLK15           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                       ; LCFF_X38_Y16_N19   ; 12      ; Global Clock         ; GCLK12           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; segment_display:inst2|cpu_0:the_cpu_0|A_stall~0                                                                                                                                                                                          ; 810     ;
; segment_display:inst2|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                            ; 176     ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                                        ; 73      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                          ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                         ; 72      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|internal_cpu_d_write                                                                                             ; 65      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                     ; 64      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[0]                                                                                                                                                                                     ; 62      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[1]                                                                                                                                                                                     ; 58      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; 56      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_active                                                                                                                                                                                   ; 56      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                    ; 55      ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~0                                                                                                 ; 52      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|trc_clear                                                                                                    ; 51      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[31]~1                                                                                                                                                                                       ; 48      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[31]~0                                                                                                                                                                                       ; 48      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_src2_reg[5]~31                                                                                                                                                                                   ; 48      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_src2_reg[5]~30                                                                                                                                                                                   ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                         ; 47      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[8]                                                                                                                                                                                     ; 46      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[31]~53                                                                                                                                                                        ; 44      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                       ; 44      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|Equal2~0                 ; 43      ;
; segment_display:inst2|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                     ; 42      ;
; segment_display:inst2|sdram_0:the_sdram_0|refresh_request                                                                                                                                                                                ; 42      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                           ; 42      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[40]~2                                                                                                                        ; 41      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[40]~2                                                                                                                        ; 41      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                                            ; 41      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                           ; 41      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|internal_cpu_0_data_master_granted_sdram_0_s1~0                                                                                                                               ; 41      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[32]        ; 39      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[5]                                                                                                                                                                                    ; 39      ;
; segment_display:inst2|sdram_0:the_sdram_0|za_valid                                                                                                                                                                                       ; 39      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[3]                                                                                                                                                                                     ; 38      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                          ; 38      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_write                                                                                                                                                                                   ; 38      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm[11]~17                                                                                                   ; 37      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm[11]~16                                                                                                   ; 37      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr~32                 ; 37      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_a_not_src                                                                                                                                                                                   ; 37      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[4]                                                                                                                                                                                     ; 37      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]~33             ; 36      ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[11]~1                                                                                                                                                                                         ; 36      ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[11]~0                                                                                                                                                                                         ; 36      ;
; segment_display:inst2|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                          ; 35      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[2]                                                                                                                                                                                     ; 35      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[13]~6                                                                                    ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[13]~3                                                                                    ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                                                                                                                                                ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; 34      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[7]                                                                                                                                                                                     ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_regnum_a_cmp_D                                                                                                                                                                                   ; 34      ;
; segment_display:inst2|cpu_0:the_cpu_0|norm_intr_req~0                                                                                                                                                                                    ; 33      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm                                                                                                                                                                             ; 33      ;
; segment_display:inst2|sdram_0:the_sdram_0|active_rnw~4                                                                                                                                                                                   ; 33      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                                       ; 33      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_bypass_pending                                                                                                                                                                               ; 33      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field[2]                                                                                                                                                                          ; 33      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                          ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                              ; 32      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                              ; 32      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|snap_strobe~0                                                                                                                                                                      ; 32      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|process_0~1                                                                                                                                                                        ; 32      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|process_0~0                                                                                                                                                                        ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_rot_rn[2]                                                                                                                                                                                        ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_rot_rn[4]                                                                                                                                                                                        ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[63]~2                                                                                           ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[32]~1                                                                                           ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                     ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_slow_inst_result_en~0                                                                                                                                                                            ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                  ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_ctrl_mem                                                                                                                                                                                         ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_fill_bit                                                                                                                                                                                     ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                     ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_hi_imm16                                                                                                                                                                                    ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_logic_op[0]                                                                                                                                                                                      ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_logic_op[1]                                                                                                                                                                                      ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_alu_result~0                                                                                                                                                                                     ; 32      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[6]                                                                                                                                                                                     ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                             ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|Add8~3                                                                                                                                                                                             ; 32      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|pending_excaddr[24]~1                                                                                        ; 31      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[5]                                                                                                                                                                                     ; 31      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_line_field[5]                                                                                                                                                                            ; 31      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ic_fill_starting~1                                                                                                                                                                               ; 30      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~14                                                                                               ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                            ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                        ; 28      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~103                                                                                                                                  ; 28      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                                           ; 28      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                            ; 28      ;
; segment_display:inst2|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_readdata[4]~0                                                                                                            ; 27      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~19                                                                                                                                   ; 27      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 27      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                             ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|process_5~1                                                                                                    ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|process_6~0                                                                                                    ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[25]~1                                                                                           ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[25]~2                                                                                           ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_bht_data[1]                                                                                                                                                                                      ; 26      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_crst                                                                                                                                                                                        ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_exception                                                                                                                                                                                   ; 25      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_read_data_valid_sdram_0_s1                                                                                                                                  ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|break_readreg~7                                                                                                ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_break                                                                                                                                                                                       ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                               ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_valid_jmp_indirect                                                                                                                                                                               ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_sh16                                                                                                                                                                                    ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_b_is_dst                                                                                                                                                                                    ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                        ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_retaddr                                                                                                                                                                                     ; 25      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm[11]~21                                                                                                   ; 24      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                                                                                                                                                ; 24      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[31]~25                                                                                                                                                                        ; 24      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[15]~24                                                                                                                                                                        ; 24      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[14]~25                                                                                                                                                                        ; 24      ;
; segment_display:inst2|sdram_0:the_sdram_0|init_done                                                                                                                                                                                      ; 24      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                                                                       ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                             ; 23      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                           ; 23      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr                       ; 23      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[7]~6                                                                                                                                                                                   ; 22      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                           ; 21      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                           ; 21      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; 21      ;
; segment_display:inst2|sdram_0:the_sdram_0|pending                                                                                                                                                                                        ; 21      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|fifo_contains_ones_n                                                         ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                ; 20      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_shift_rot_right                                                                                                                                                                             ; 20      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                           ; 20      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                           ; 20      ;
; segment_display:inst2|sdram_0:the_sdram_0|i_state[1]                                                                                                                                                                                     ; 20      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                         ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                ; 19      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                     ; 19      ;
; segment_display:inst2|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|sys_clk_timer_s1_in_a_read_cycle~0                                                                                                                                ; 19      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_starting_d1                                                                                                                                                                              ; 19      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ctrl_shift_rot                                                                                                                                                                                   ; 19      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[35]        ; 19      ;
; segment_display:inst2|sdram_0:the_sdram_0|i_state[0]                                                                                                                                                                                     ; 19      ;
; segment_display:inst2|seven_seg_pio:the_seven_seg_pio|Equal0~0                                                                                                                                                                           ; 19      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_tag_field_nxt~0                                                                                                                                                                          ; 19      ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|internal_cpu_0_data_master_qualified_request_lcd_display_control_slave~0                                                                        ; 19      ;
; ~GND                                                                                                                                                                                                                                     ; 18      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[28]~109            ; 18      ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|internal_cpu_0_data_master_requests_sysid_control_slave~7                                                                                                   ; 18      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ctrl_ld_signed                                                                                                                                                                                   ; 18      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                           ; 18      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_valid_from_E                                                                                                                                                                                     ; 18      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_regnum_b_cmp_D                                                                                                                                                                                   ; 18      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                 ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                          ; 17      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]~4                                                                                                                                                                                    ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|process_2~2                                                                                                  ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                        ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_src2_hazard_E                                                                                                                                                                                    ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                           ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                            ; 17      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_granted_sdram_0_s1~0                                                                                                                                 ; 17      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_line_field[0]                                                                                                                                                                            ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                ; 16      ;
; segment_display:inst2|seven_seg_pio:the_seven_seg_pio|process_0~2                                                                                                                                                                        ; 16      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|period_l_wr_strobe~0                                                                                                                                                               ; 16      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|period_h_wr_strobe~0                                                                                                                                                               ; 16      ;
; segment_display:inst2|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|process_2~0                                                                                                                                       ; 16      ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|Equal6~1                                                                                                                                                                           ; 16      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|process_2~0                                                                                                                                                     ; 16      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; 16      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]~6                                                                                                                                                                                    ; 16      ;
; segment_display:inst2|sdram_0:the_sdram_0|oe                                                                                                                                                                                             ; 16      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[0]~24                                                                                                                                                                         ; 16      ;
; segment_display:inst2|sdram_0:the_sdram_0|i_state[2]                                                                                                                                                                                     ; 16      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|module_input2~0                                                                                                                                                               ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                   ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[19]        ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_src2[30]~0                                                                                                                                                                                       ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[20]        ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[21]        ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                            ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 15      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[0]~18              ; 15      ;
; segment_display:inst2|seven_seg_pio_s1_arbitrator:the_seven_seg_pio_s1|cpu_0_data_master_granted_seven_seg_pio_s1                                                                                                                        ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                ; 14      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[18]        ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|process_2~3                                                                                                  ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ic_fill_starting_d1                                                                                                                                                                              ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]        ; 14      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_count[1]                                                                                                                                                                                     ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[2]                                                                                                                                                                                            ; 14      ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux17~15                                                                                                                                                                                       ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_active                                                                                                                                                                                     ; 14      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_valid                                                                                                                                                                                            ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                 ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                       ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[25]        ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[24]        ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[23]        ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|instr_retired~0                                                                                              ; 13      ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_granted_sysid_control_slave~0                                                                                                             ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                            ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                            ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[1]                                                                                                                                                                                            ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[0]                                                                                                                                                                            ; 13      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|stage_0                                                                      ; 13      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run                                                                                                                                           ; 13      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                                                           ; 13      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                                                           ; 13      ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_in_a_read_cycle~0                                                                                                           ; 13      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                           ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                        ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk0[72]~0                                                                                           ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_active                                                                                                                                                                           ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]        ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[4]         ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[3]         ; 12      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_count[0]                                                                                                                                                                                     ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                                                               ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[1]~18                                                                                                                                                                         ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[1]~17                                                                                                                                                                         ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                            ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                            ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[34]        ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[22]        ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[4]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_count[2]                                                                                                                                                                                     ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[5]                                                                                                                                                                                            ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[3]                                                                                                                                                                                            ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[1]                                                                                                                                                                            ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[3]                                                                                                                                                                            ; 12      ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal1~0                                                                                                                             ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[5]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[7]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[6]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[10]                                                                                                                                                                                   ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_line[6]                                                                                                                                                                                    ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                           ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                           ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src2[2]                                                                                                                                                                                          ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src2[3]                                                                                                                                                                                          ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src2[4]                                                                                                                                                                                          ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src2[0]                                                                                                                                                                                          ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src2[1]                                                                                                                                                                                          ; 12      ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_line_field[1]                                                                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                         ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                          ; 11      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|internal_dbrk1[72]~0                                                                                           ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|D_src2_imm[30]~11                                                                                                                                                                                  ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal171~1                                                                                                                                                                                         ; 11      ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                               ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_tracectrl~0  ; 11      ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux40~2                                                                                                                                                                                        ; 11      ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[2]                                                                                                                                                                            ; 11      ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux41~4                                                                                                                                                                                        ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~5                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                              ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                          ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                 ; 10      ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~102                                                                                                                                  ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[29]        ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[17]        ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[8]         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[7]         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[30]        ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[9]         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~103                                                                                                                                                                            ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~99                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~95                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~91                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~87                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~83                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~79                                                                                                                                                                             ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[27]        ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[5]         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                                                               ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[14]        ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[6]         ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[15]        ; 10      ;
; segment_display:inst2|sdram_0:the_sdram_0|Equal0~3                                                                                                                                                                                       ; 10      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|stage_0                                                        ; 10      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[9]~3                                                                                                                                                                                    ; 10      ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next[1]                                                                                                                                                                                      ; 10      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_15~0                                                                 ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[5]                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[7]                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[6]                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[8]                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[9]                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[10]                                                                                                                                                                                    ; 10      ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|fifo_contains_ones_n                                           ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_starting~0                                                                                                                                                                               ; 10      ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_want_fill                                                                                                                                                                                     ; 10      ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|internal_cpu_0_data_master_requests_sysid_control_slave~4                                                                                                   ; 10      ;
; segment_display:inst2|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|internal_cpu_0_data_master_requests_sys_clk_timer_s1~0                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                          ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                 ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                          ; 9       ;
; segment_display:inst2|led_pio_s1_arbitrator:the_led_pio_s1|led_pio_s1_in_a_read_cycle~2                                                                                                                                                  ; 9       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[16]        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[13]        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[12]        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[11]        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[10]        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~148                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~144                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_WE_StdLogicVector~140                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                         ; 9       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~4                                                                                                                ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[2]~5                                                                                                                                                                                          ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[2]         ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|process_0~0                                                                                                          ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_req_accepted                                                                                                                                                                               ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset[2]                                                                                                                                                                               ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                              ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[0]                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal171~0                                                                                                                                                                                         ; 9       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                  ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_readdatavalid_d1                                                                                                                                                                                 ; 9       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[7]~5                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[7]~4                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[4]                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[5]                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[6]                                                                                                                                                                            ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[7]                                                                                                                                                                            ; 9       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux17~1                                                                                                                                                                                        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[2]                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[3]                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[4]                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_qualified_request_sdram_0_s1~1                                                                                                                              ; 9       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module                                                                                         ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                    ; 9       ;
; segment_display:inst2|sys_clk_timer_s1_arbitrator:the_sys_clk_timer_s1|cpu_0_data_master_granted_sys_clk_timer_s1                                                                                                                        ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_wr_starting                                                                                                                                                                                ; 9       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_line_field[2]                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                    ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~1                                                                                                        ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                 ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[2]~144                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[3]~143                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[4]~142                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[5]~141                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[6]~140                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[7]~139                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[0]~138                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[1]~137                                                                                                                                                                        ; 8       ;
; segment_display:inst2|led_pio:the_led_pio|process_0~2                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                             ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                       ; 8       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|fifo_rd~2                                                                                                                                                                              ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; 8       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                         ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[26]        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_pass2                                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_sel_fill2                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_pass3                                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_sel_fill3                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_slow_ld_data_fill_bit                                                                                                                                                                            ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_pass1                                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_sel_fill1                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_pass0                                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_sel_fill0                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|Equal2~1                 ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|process_2~0                                                                                                  ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|record_itrace                                                                                                ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal171~2                                                                                                                                                                                         ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                                                            ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[1]         ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|active_addr[7]~2                                                                                                                                                                               ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|pending~10                                                                                                                                                                                     ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal276~0                                                                                                                                                                                         ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_addr[9]~8                                                                                                                                                                                    ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|f_select                                                                                                                                                                                       ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next[4]                                                                                                                                                                                      ; 8       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux17~0                                                                                                                                                                                        ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[2]                                                                                                                                                                                     ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[3]                                                                                                                                                                                     ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[4]                                                                                                                                                                                     ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                                                   ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[16]                                                                                                                                                                                   ; 8       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_qualified_request_sdram_0_s1~0                                                                                                                       ; 8       ;
; segment_display:inst2|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave~0                                                                              ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|process_134~0                                                                                                                                                                                      ; 8       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_wr_active                                                                                                                                                                                  ; 8       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_begintransfer~0                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                    ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                    ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                 ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                 ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                 ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]~2                                                                                                                                                                                ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_tag_wraddress[0]~5                                                                                                                                                                              ; 7       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                     ; 7       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                              ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|sync_timer[5]~4                                                                                              ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|sync_timer[5]~0                                                                                              ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0]~8                                                                                                                ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl1[0]~0                                                                                                ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl0[0]~1                                                                                                ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[0]~4                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[1]~1                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[33]        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[0]         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_tracemem_a   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[3]~9                                                                                            ; 7       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|process_1~0                                                                  ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                                            ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[0]                                                                                                                                                                                            ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[11]~116                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[12]~113                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[13]~110                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[14]~107                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[15]~104                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[16]~101                                                                                                                                                                       ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[17]~98                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[18]~95                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[19]~92                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[20]~89                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[21]~86                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[22]~83                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[23]~80                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[24]~77                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[25]~74                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[26]~71                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[27]~68                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[28]~65                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[29]~62                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[30]~59                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                           ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[31]~56                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_1~6                                                                                                                                                           ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|trigger_state                                                                                                  ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                                                                            ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[8]~34                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[9]~31                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_data_unfiltered[10]~28                                                                                                                                                                        ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                                                                            ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[0]                    ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|enable_action_strobe     ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[1]                    ; 7       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter_next_value[0]~0                                                                                                                                  ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[11]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[12]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[13]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[14]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[15]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[16]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[17]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[18]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[19]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[20]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[21]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[22]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[23]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[24]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[25]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[2]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[3]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[4]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[5]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[6]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[7]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[8]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[9]                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[10]                                                                                                                                                                                         ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_valid_from_D                                                                                                                                                                                     ; 7       ;
; segment_display:inst2|sdram_0:the_sdram_0|i_addr[11]                                                                                                                                                                                     ; 7       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next[0]                                                                                                                                                                                      ; 7       ;
; segment_display:inst2|sdram_0:the_sdram_0|f_pop                                                                                                                                                                                          ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[13]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[15]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[17]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[18]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[19]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[20]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[21]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[22]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[25]                                                                                                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wr_data_cnt[3]                                                                                                                                                                                ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[13]                                                                                                                                                                                    ; 7       ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|internal_cpu_0_data_master_requests_sysid_control_slave~3                                                                                                   ; 7       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~24                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~17                                                                                                                                 ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                    ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                     ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                 ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                     ; 6       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                 ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm[27]~71                                                                                                   ; 6       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_shift_rot_left                                                                                                                                                                              ; 6       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                             ; 6       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[20]~45                                                                                                                               ; 6       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[29]~24                                                                                                                               ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[31]        ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[28]        ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|process_5~0                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                        ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[5]~2                                                                                                                                                                                          ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ctrl_st                                                                                                                                                                                          ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|itm~9                                                                                                        ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_count[0]                                                                                        ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|dct_code[1]~1                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_tag_wr_port_addr~0                                                                                                                                                                              ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_issue                                                                                                                                                                                            ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[1]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                                                               ; 6       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux44~4                                                                                                                                                                                        ; 6       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux118~4                                                                                                                                                                                       ; 6       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_end_xfer~2                                                                                                                                                         ; 6       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                          ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[31]                                                                                                                                                                                         ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[24]                                                                                                                                                                                   ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_alu_result[23]                                                                                                                                                                                   ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[11]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[12]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[13]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[14]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[15]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[16]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[17]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[18]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[19]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[20]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[21]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[22]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[25]                                                                                                                                                                                    ; 6       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                                                                      ; 6       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                                                                      ; 6       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_requests_sdram_0_s1                                                                                                                                         ; 6       ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|internal_cpu_0_data_master_requests_sysid_control_slave~6                                                                                                   ; 6       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                      ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|pending_frametype[0]                                                                                         ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|pending_frametype[1]                                                                                         ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[22]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[21]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[20]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[19]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[18]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[17]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[16]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[15]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[14]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[13]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[12]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[11]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[23]                                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                       ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[10]                                                                                                                                                                           ; 6       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_has_started                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~15                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                              ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                 ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                        ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                    ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                     ; 5       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[15]~104                                                                                                                              ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_end_xfer~3                                                                                                                                                         ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|updated_one_count~2                                            ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_5                                                                       ; 5       ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|control_wr_strobe~0                                                                                                                                                                ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|fifo_rd~1                                                                                                                                                                              ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_4                                                                       ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|clr_break_line                                                                                                                                                                                     ; 5       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[22]~17                                                                                                                               ; 5       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata[10]~16                                                                                                                               ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_iw[6]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]~36             ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_3                                                                       ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_offset[2]                                                                                                                                                                        ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal154~4                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_dp_offset[0]                                                                                                                                                                             ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[3]~3                                                                                                                                                                                          ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[4]~0                                                                                                                                                                                          ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_status_reg_pie                                                                                                                                                                                   ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                              ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                             ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|dbrk0_goto0~1                                                                                                    ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_dbrk:the_cpu_0_nios2_oci_dbrk|dbrk1_goto0~1                                                                                                    ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[0]                                                                                                                                                                                     ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[1]                                                                                                                                                                                     ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_count[1]                                                                                        ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_ctrl_exception                                                                                                                                                                                   ; 5       ;
; segment_display:inst2|sdram_0:the_sdram_0|i_count[1]                                                                                                                                                                                     ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_2                                                                       ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[7]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[8]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[5]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[3]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_rd_addr_starting                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_0~7                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~0                                                                                                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[23]                                                                                                                                                                                    ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_baddr[24]                                                                                                                                                                                    ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk|xbrk0_break_hit~0                                                                                                ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_xbrk:the_cpu_0_nios2_oci_xbrk|xbrk1_break_hit~0                                                                                                ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_br_result~0                                                                                                                                                                                      ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|trc_ctrl_reg[0]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[0]                                                                                                                                                                                       ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_1                                                                       ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~0                                                                                                                                                       ; 5       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_waits_for_read~0                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[26]                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[27]                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[28]                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[29]                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[30]                                                                                                                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                       ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[12]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[14]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[15]                                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_valid~0                                                                                                                                                                                          ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[0]                                                                                                                                                                                          ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_src1[1]                                                                                                                                                                                          ; 5       ;
; segment_display:inst2|sdram_0:the_sdram_0|active_cs_n                                                                                                                                                                                    ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|updated_one_count~0                                                          ; 5       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                                                             ; 5       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~10                                                                                                                                        ; 5       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                               ; 5       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                               ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mem_stall                                                                                                                                                                                        ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_shift_rot_stall                                                                                                                                                                                  ; 5       ;
; segment_display:inst2|segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch|data_out                                                                                                                  ; 5       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[5]~0                                                                                                     ; 5       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[0]                                                                                                       ; 5       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[4]                                                                                                       ; 5       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[3]                                                                                                       ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                      ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|pending_frametype[3]                                                                                         ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_slow_inst_sel                                                                                                                                                                                    ; 5       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[6]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[5]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[4]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[3]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[2]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[1]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_im_addr[0]                                                                                              ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[2]~4                                                                                                                                       ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[8]                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[9]                                                                                                                                                                            ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[11]                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[12]                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[13]                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[14]                                                                                                                                                                           ; 5       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_writedata[15]                                                                                                                                                                           ; 5       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next[3]                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~13                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[5]                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                         ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal5~0                                                                                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[8]                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[5]                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[10]                                                                                                                                                                ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[3]                                                                                                                                                                 ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                        ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                   ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|NJQG9082                                                                                                                                                                                      ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[11]                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[14]                                                                                                    ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[6]                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[2]                                                                                                     ; 4       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[8]                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[0]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[1]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[2]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[3]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[4]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[5]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[6]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[7]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[8]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[9]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[10]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[11]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[12]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[13]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[14]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|za_data[15]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next~4                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|sysid_control_slave_arbitrator:the_sysid_control_slave|internal_cpu_0_data_master_requests_sysid_control_slave~8                                                                                                   ; 4       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|full_6                                                                       ; 4       ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|Equal6~0                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_rot                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|Equal0~10                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_0~8                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[3]~2                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~9                                                                                                                                    ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[8]~17                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[7]~15                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[6]~13                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[5]~11                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[4]~9                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[3]~7                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[2]~5                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[1]~3                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_rd_port_addr[0]~1                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_byte_en~2                                                                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[8]~11                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[7]~10                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[6]~9                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[5]~8                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[4]~7                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[3]~6                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[2]~5                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[1]~3                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_addr[0]~1                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                 ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_ctrl_exception                                                                                                                                                                                   ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux42~0                                                                                                                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~2                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|xbrk_ctrl0[0]~0                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[3]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[4]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[5]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[6]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[7]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_readdata_d1[31]                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_readdata_d1[23]                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[2]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[0]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_dst_regnum[0]~5                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_dst_regnum[2]~4                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_dst_regnum[3]~3                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_dst_regnum[4]~2                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_dst_regnum[4]~1                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_fill_dp_offset[1]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_rot_mask[1]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|F_iw[2]~12                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dst_regnum_from_M[4]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dst_regnum_from_M[2]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dst_regnum_from_M[3]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dst_regnum_from_M[0]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dst_regnum_from_M[1]                                                                                                                                                                             ; 4       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                           ; 4       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[27]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[26]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[31]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[30]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[29]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[28]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[25]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[24]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[23]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[22]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[21]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[20]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[19]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[18]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[17]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[16]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_count[2]                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|is_uncond_dct~1                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_pc[0]                                                                                                                                                                                            ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_pc[1]                                                                                                                                                                                            ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_pc[2]                                                                                                                                                                                            ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_rd_addr_offset[0]                                                                                                                                                                          ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|i_count[2]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_op_div~4                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]~1                                                                                                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_data_cnt[0]                                                                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_dcache_management_wr_en~0                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_iw[14]                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_ctrl_br_cond                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal154~1                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                               ; 4       ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|internal_trc_wrap                                                                                                    ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|module_input15                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[8]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[9]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[10]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[11]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[12]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[13]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[14]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[15]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                                                               ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[1]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[2]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[3]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[4]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[5]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[6]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_st_data[7]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|i_cmd[1]~0                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux44~0                                                                                                                                                                                        ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux29~0                                                                                                                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[0]                                                                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wr_data_cnt[3]~0                                                                                                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wr_data_cnt[0]                                                                                                                                                                                ; 4       ;
; segment_display:inst2|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_requests_sdram_0_s1~0                                                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|av_wr_data_transfer~0                                                                                                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_mul_cnt[0]                                                                                                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_dc_hit                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[11]                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[13]                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|E_iw[16]                                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|Equal209~1                                                                                                                                                                                         ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_sel_data_master                                                                                                                                                                                  ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_dqm[1]~1                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux86~0                                                                                                                                                                                        ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_next[7]                                                                                                                                                                                      ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_data[40]~0                                                                                                                        ; 4       ;
; segment_display:inst2|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|Equal0~0                                                                                                                             ; 4       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~18                                                                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_offset_field_nxt[0]~1                                                                                                                                                                    ; 4       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_run~17                                                                                                                                        ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_byteenable[3]                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_byteenable[2]                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                                                                  ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[0]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[1]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[2]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[3]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[4]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[5]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[6]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[7]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[8]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[9]                                                                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|ic_fill_tag[10]                                                                                                                                                                                    ; 4       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_0~2                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_ctrl_st_bypass                                                                                                                                                                                   ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_byteenable_nxt[0]~0                                                                                                                                                                              ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|A_dc_wb_rd_data_first                                                                                                                                                                              ; 4       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|Equal1~1                                                                                                                                        ; 4       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|cpu_0_data_master_requests_lcd_display_control_slave~0                                                                                          ; 4       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[2]                                                                                                       ; 4       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[1]                                                                                                       ; 4       ;
; segment_display:inst2|lcd_display_control_slave_arbitrator:the_lcd_display_control_slave|lcd_display_control_slave_wait_counter[5]                                                                                                       ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|internal_d_byteenable[0]                                                                                                                                                                           ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[7]                                                                                                 ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[23]                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[15]                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|q_b[31]                                                                                                ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_regnum_a_cmp_D                                                                                                                                                                                   ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|M_regnum_b_cmp_D                                                                                                                                                                                   ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[11]~22                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[10]~20                                                                                                                                     ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[9]~18                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[8]~16                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[7]~14                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|lpm_add_sub:Add17|add_sub_8ri:auto_generated|result_int[6]~12                                                                                                                                      ; 4       ;
; segment_display:inst2|cpu_0:the_cpu_0|d_address_tag_field[0]                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~1                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~7                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~6                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~1                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                           ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal8~0                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|Equal3~0                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal6~0                                                                                                        ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[11]                                                                                                                                                                ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~1                                                                                                        ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal0~0                                                                                                        ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|Equal0~0                                                                                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|AMGP4450                                                                                                                                                                                      ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[15]                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[13]                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[12]                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[17]                                                                                                    ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[3]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[9]                                                                                                     ; 3       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[18]                                                                                                    ; 3       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_state[7]~62                                                                                                                                                                                  ; 3       ;
; segment_display:inst2|sdram_0:the_sdram_0|Mux118~7                                                                                                                                                                                       ; 3       ;
; segment_display:inst2|sdram_0:the_sdram_0|m_data[9]~7                                                                                                                                                                                    ; 3       ;
; segment_display:inst2|cpu_0_data_master_arbitrator:the_cpu_0_data_master|r_0~9                                                                                                                                                           ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[29]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[11]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[28]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[26]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[10]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[9]                                                                                       ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[27]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[7]                                                                                       ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[16]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[25]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[24]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[23]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[17]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[8]                                                                                       ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[18]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[21]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[19]                                                                                      ; 3       ;
; segment_display:inst2|sys_clk_timer:the_sys_clk_timer|force_reload                                                                                                                                                                       ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[20]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[22]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[5]                                                                                       ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[12]                                                                                      ; 3       ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_itrace:the_cpu_0_nios2_oci_itrace|internal_dct_buffer[14]                                                                                      ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_8pf1:auto_generated|ALTSYNCRAM                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M4K_X26_Y26                                                                                            ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                              ; M4K_X26_Y23, M4K_X52_Y20, M4K_X26_Y21, M4K_X26_Y22                                                     ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_4ef1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 17           ; 64           ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 1088  ; 64                          ; 17                          ; 64                          ; 17                          ; 1088                ; 1    ; cpu_0_dc_tag_ram.mif              ; M4K_X26_Y15                                                                                            ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M4K_X26_Y18                                                                                            ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                              ; M4K_X13_Y21, M4K_X13_Y24, M4K_X13_Y18, M4K_X13_Y19, M4K_X13_Y20, M4K_X13_Y23, M4K_X13_Y22, M4K_X13_Y17 ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_g5g1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 22           ; 128          ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 2816  ; 128                         ; 22                          ; 128                         ; 22                          ; 2816                ; 1    ; cpu_0_ic_tag_ram.mif              ; M4K_X13_Y25                                                                                            ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_im:the_cpu_0_nios2_oci_im|cpu_0_traceram_lpm_dram_bdp_component_module:cpu_0_traceram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_e502:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 128          ; 36           ; 128          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 4608  ; 128                         ; 36                          ; 128                         ; 36                          ; 4608                ; 2    ; None                              ; M4K_X26_Y20, M4K_X26_Y19                                                                               ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM     ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y16, M4K_X26_Y17                                                                               ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_87f1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X26_Y24                                                                                            ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_97f1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X26_Y25                                                                                            ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y13                                                                                            ;
; segment_display:inst2|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y14                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+--------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                           ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y18_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    segment_display:inst2|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X39_Y20_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 7,585 / 94,460 ( 8 % ) ;
; C16 interconnects           ; 140 / 3,315 ( 4 % )    ;
; C4 interconnects            ; 4,882 / 60,840 ( 8 % ) ;
; Direct links                ; 905 / 94,460 ( < 1 % ) ;
; Global clocks               ; 11 / 16 ( 69 % )       ;
; Local interconnects         ; 2,484 / 33,216 ( 7 % ) ;
; R24 interconnects           ; 245 / 3,091 ( 8 % )    ;
; R4 interconnects            ; 6,688 / 81,294 ( 8 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.06) ; Number of LABs  (Total = 354) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 33                            ;
; 2                                           ; 6                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 1                             ;
; 10                                          ; 6                             ;
; 11                                          ; 9                             ;
; 12                                          ; 13                            ;
; 13                                          ; 17                            ;
; 14                                          ; 32                            ;
; 15                                          ; 60                            ;
; 16                                          ; 162                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.52) ; Number of LABs  (Total = 354) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 255                           ;
; 1 Clock                            ; 312                           ;
; 1 Clock enable                     ; 162                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 8                             ;
; 2 Clock enables                    ; 73                            ;
; 2 Clocks                           ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.30) ; Number of LABs  (Total = 354) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 15                            ;
; 2                                            ; 18                            ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 8                             ;
; 16                                           ; 13                            ;
; 17                                           ; 9                             ;
; 18                                           ; 15                            ;
; 19                                           ; 15                            ;
; 20                                           ; 16                            ;
; 21                                           ; 29                            ;
; 22                                           ; 19                            ;
; 23                                           ; 16                            ;
; 24                                           ; 25                            ;
; 25                                           ; 30                            ;
; 26                                           ; 23                            ;
; 27                                           ; 19                            ;
; 28                                           ; 13                            ;
; 29                                           ; 13                            ;
; 30                                           ; 14                            ;
; 31                                           ; 5                             ;
; 32                                           ; 10                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.03) ; Number of LABs  (Total = 354) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 2                             ;
; 1                                               ; 37                            ;
; 2                                               ; 10                            ;
; 3                                               ; 4                             ;
; 4                                               ; 10                            ;
; 5                                               ; 13                            ;
; 6                                               ; 25                            ;
; 7                                               ; 26                            ;
; 8                                               ; 40                            ;
; 9                                               ; 33                            ;
; 10                                              ; 29                            ;
; 11                                              ; 22                            ;
; 12                                              ; 20                            ;
; 13                                              ; 25                            ;
; 14                                              ; 14                            ;
; 15                                              ; 9                             ;
; 16                                              ; 18                            ;
; 17                                              ; 6                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 2                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.24) ; Number of LABs  (Total = 354) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 28                            ;
; 4                                            ; 5                             ;
; 5                                            ; 4                             ;
; 6                                            ; 4                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 6                             ;
; 10                                           ; 4                             ;
; 11                                           ; 13                            ;
; 12                                           ; 8                             ;
; 13                                           ; 6                             ;
; 14                                           ; 14                            ;
; 15                                           ; 7                             ;
; 16                                           ; 14                            ;
; 17                                           ; 13                            ;
; 18                                           ; 17                            ;
; 19                                           ; 23                            ;
; 20                                           ; 13                            ;
; 21                                           ; 14                            ;
; 22                                           ; 11                            ;
; 23                                           ; 20                            ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 23                            ;
; 27                                           ; 13                            ;
; 28                                           ; 12                            ;
; 29                                           ; 12                            ;
; 30                                           ; 13                            ;
; 31                                           ; 10                            ;
; 32                                           ; 6                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Tue Nov 27 11:27:59 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off lab_4 -c lab_4
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "lab_4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:inst4|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 54 degrees (3000 ps) for sdram_pll:inst4|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 80 total pins
    Info (169086): Pin seven_seg_pio[15] not assigned to an exact location on the device
    Info (169086): Pin seven_seg_pio[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332060): Node: PLD_CLOCKINPUT[1] was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst4|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node PLD_CLOCKINPUT[1] (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node sdram_pll:inst4|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node segment_display:inst2|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch~0
Info (176353): Automatically promoted node segment_display:inst2|segment_display_reset_clk_0_domain_synch_module:segment_display_reset_clk_0_domain_synch|data_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node segment_display:inst2|cpu_0:the_cpu_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0
        Info (176357): Destination node segment_display:inst2|sdram_0:the_sdram_0|active_rnw~0
        Info (176357): Destination node segment_display:inst2|sdram_0:the_sdram_0|active_cs_n~2
        Info (176357): Destination node segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~0
        Info (176357): Destination node segment_display:inst2|sdram_0:the_sdram_0|i_refs[0]~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node segment_display:inst2|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 52 registers into blocks of type I/O
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 51 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  26 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 20 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  50 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 9 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  49 pins available
Warning (15058): PLL "sdram_pll:inst4|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 47% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 75 output pins without output pin load capacitance assignment
    Info (306007): Pin "LCD_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_pio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_BA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_BA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DQM[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SDRAM_DQM[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seven_seg_pio[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/ECT363/Lab6/lab_4.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 718 megabytes
    Info: Processing ended: Tue Nov 27 11:28:20 2012
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:25


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/ECT363/Lab6/lab_4.fit.smsg.


