Mensaje I / 00:00:00:000 / Root(00) para top(01)
Mensaje I / 00:00:00:000 / top(01) para mem(02)
Mensaje I / 00:00:00:000 / top(01) para bus(03)
Mensaje I / 00:00:00:000 / top(01) para csmem(04)
Mensaje I / 00:00:00:000 / top(01) para cpu(05)
Mensaje I / 00:00:00:000 / top(01) para c1(64)
Mensaje I / 00:00:00:000 / top(01) para dpc(65)
Mensaje D / 00:00:00:000 / mem(02) / ... para top(01)
Mensaje D / 00:00:00:000 / bus(03) / ... para top(01)
Mensaje D / 00:00:00:000 / csmem(04) / ... para top(01)
Mensaje I / 00:00:00:000 / cpu(05) para ir(06)
Mensaje I / 00:00:00:000 / cpu(05) para pc_add(07)
Mensaje I / 00:00:00:000 / cpu(05) para pc_mux(08)
Mensaje I / 00:00:00:000 / cpu(05) para npc_latch(09)
Mensaje I / 00:00:00:000 / cpu(05) para npc(10)
Mensaje I / 00:00:00:000 / cpu(05) para pc_latch(11)
Mensaje I / 00:00:00:000 / cpu(05) para pc(12)
Mensaje I / 00:00:00:000 / cpu(05) para pc_inc(13)
Mensaje I / 00:00:00:000 / cpu(05) para addr_mux(14)
Mensaje I / 00:00:00:000 / cpu(05) para a_mux(15)
Mensaje I / 00:00:00:000 / cpu(05) para b_mux(16)
Mensaje I / 00:00:00:000 / cpu(05) para c_mux(17)
Mensaje I / 00:00:00:000 / cpu(05) para a_latch(18)
Mensaje I / 00:00:00:000 / cpu(05) para b_latch(19)
Mensaje I / 00:00:00:000 / cpu(05) para c_latch(20)
Mensaje I / 00:00:00:000 / cpu(05) para alu_res(21)
Mensaje I / 00:00:00:000 / cpu(05) para data_out(22)
Mensaje I / 00:00:00:000 / cpu(05) para align_out(23)
Mensaje I / 00:00:00:000 / cpu(05) para data_in(24)
Mensaje I / 00:00:00:000 / cpu(05) para align_in(25)
Mensaje I / 00:00:00:000 / cpu(05) para regfile(26)
Mensaje I / 00:00:00:000 / cpu(05) para aluf(37)
Mensaje I / 00:00:00:000 / cpu(05) para uc(43)
Mensaje I / 00:00:00:000 / cpu(05) para cclogic(44)
Mensaje I / 00:00:00:000 / cpu(05) para clock(45)
Mensaje I / 00:00:00:000 / cpu(05) para disp_mux(46)
Mensaje I / 00:00:00:000 / cpu(05) para cc(47)
Mensaje I / 00:00:00:000 / cpu(05) para cc_latch(48)
Mensaje I / 00:00:00:000 / cpu(05) para cwp(49)
Mensaje I / 00:00:00:000 / cpu(05) para cwp_latch(50)
Mensaje I / 00:00:00:000 / cpu(05) para inc_dec_cwp(51)
Mensaje I / 00:00:00:000 / cpu(05) para y_latch(52)
Mensaje I / 00:00:00:000 / cpu(05) para y(53)
Mensaje I / 00:00:00:000 / cpu(05) para tba(54)
Mensaje I / 00:00:00:000 / cpu(05) para tt(55)
Mensaje I / 00:00:00:000 / cpu(05) para wim(56)
Mensaje I / 00:00:00:000 / cpu(05) para lim(57)
Mensaje I / 00:00:00:000 / cpu(05) para base(58)
Mensaje I / 00:00:00:000 / cpu(05) para cc_mux(59)
Mensaje I / 00:00:00:000 / cpu(05) para cwp_mux(60)
Mensaje I / 00:00:00:000 / cpu(05) para y_mux(61)
Mensaje I / 00:00:00:000 / cpu(05) para tt_mux(62)
Mensaje I / 00:00:00:000 / cpu(05) para sp_out_mux(63)
Mensaje D / 00:00:00:000 / c1(64) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / dpc(65) / ... para top(01)
Mensaje D / 00:00:00:000 / ir(06) / ... para cpu(05)
Mensaje D / 00:00:00:000 / pc_add(07) / ... para cpu(05)
Mensaje D / 00:00:00:000 / pc_mux(08) / ... para cpu(05)
Mensaje D / 00:00:00:000 / npc_latch(09) / ... para cpu(05)
Mensaje D / 00:00:00:000 / npc(10) / 00:00:00:000 para cpu(05)
Mensaje D / 00:00:00:000 / pc_latch(11) / ... para cpu(05)
Mensaje D / 00:00:00:000 / pc(12) / 00:00:00:000 para cpu(05)
Mensaje D / 00:00:00:000 / pc_inc(13) / 00:00:00:000 para cpu(05)
Mensaje D / 00:00:00:000 / addr_mux(14) / ... para cpu(05)
Mensaje D / 00:00:00:000 / a_mux(15) / ... para cpu(05)
Mensaje D / 00:00:00:000 / b_mux(16) / ... para cpu(05)
Mensaje D / 00:00:00:000 / c_mux(17) / ... para cpu(05)
Mensaje D / 00:00:00:000 / a_latch(18) / ... para cpu(05)
Mensaje D / 00:00:00:000 / b_latch(19) / ... para cpu(05)
Mensaje D / 00:00:00:000 / c_latch(20) / ... para cpu(05)
Mensaje D / 00:00:00:000 / alu_res(21) / ... para cpu(05)
Mensaje D / 00:00:00:000 / data_out(22) / ... para cpu(05)
Mensaje D / 00:00:00:000 / align_out(23) / ... para cpu(05)
Mensaje D / 00:00:00:000 / data_in(24) / ... para cpu(05)
Mensaje D / 00:00:00:000 / align_in(25) / ... para cpu(05)
Mensaje I / 00:00:00:000 / regfile(26) para regblock(27)
Mensaje I / 00:00:00:000 / regfile(26) para regglob(28)
Mensaje I / 00:00:00:000 / regfile(26) para cwpa(29)
Mensaje I / 00:00:00:000 / regfile(26) para cwpb(30)
Mensaje I / 00:00:00:000 / regfile(26) para cwpc(31)
Mensaje I / 00:00:00:000 / regfile(26) para regmuxa(32)
Mensaje I / 00:00:00:000 / regfile(26) para regmuxb(33)
Mensaje I / 00:00:00:000 / regfile(26) para blockand(34)
Mensaje I / 00:00:00:000 / regfile(26) para globand(35)
Mensaje I / 00:00:00:000 / regfile(26) para globnot(36)
Mensaje I / 00:00:00:000 / aluf(37) para alu(38)
Mensaje I / 00:00:00:000 / aluf(37) para muldiv(39)
Mensaje I / 00:00:00:000 / aluf(37) para shift(40)
Mensaje I / 00:00:00:000 / aluf(37) para ccmux(41)
Mensaje I / 00:00:00:000 / aluf(37) para resmux(42)
Mensaje D / 00:00:00:000 / uc(43) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cclogic(44) / ... para cpu(05)
Mensaje D / 00:00:00:000 / clock(45) / 00:00:00:000 para cpu(05)
Mensaje D / 00:00:00:000 / disp_mux(46) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cc(47) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cc_latch(48) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cwp(49) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cwp_latch(50) / ... para cpu(05)
Mensaje D / 00:00:00:000 / inc_dec_cwp(51) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / y_latch(52) / ... para cpu(05)
Mensaje D / 00:00:00:000 / y(53) / ... para cpu(05)
Mensaje D / 00:00:00:000 / tba(54) / ... para cpu(05)
Mensaje D / 00:00:00:000 / tt(55) / ... para cpu(05)
Mensaje D / 00:00:00:000 / wim(56) / ... para cpu(05)
Mensaje D / 00:00:00:000 / lim(57) / ... para cpu(05)
Mensaje D / 00:00:00:000 / base(58) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cc_mux(59) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cwp_mux(60) / ... para cpu(05)
Mensaje D / 00:00:00:000 / y_mux(61) / ... para cpu(05)
Mensaje D / 00:00:00:000 / tt_mux(62) / ... para cpu(05)
Mensaje D / 00:00:00:000 / sp_out_mux(63) / ... para cpu(05)
Mensaje D / 00:00:00:000 / regblock(27) / ... para regfile(26)
Mensaje D / 00:00:00:000 / regglob(28) / ... para regfile(26)
Mensaje D / 00:00:00:000 / cwpa(29) / ... para regfile(26)
Mensaje D / 00:00:00:000 / cwpb(30) / ... para regfile(26)
Mensaje D / 00:00:00:000 / cwpc(31) / ... para regfile(26)
Mensaje D / 00:00:00:000 / regmuxa(32) / ... para regfile(26)
Mensaje D / 00:00:00:000 / regmuxb(33) / ... para regfile(26)
Mensaje D / 00:00:00:000 / blockand(34) / ... para regfile(26)
Mensaje D / 00:00:00:000 / globand(35) / ... para regfile(26)
Mensaje D / 00:00:00:000 / globnot(36) / 00:00:00:001 para regfile(26)
Mensaje D / 00:00:00:000 / alu(38) / ... para aluf(37)
Mensaje D / 00:00:00:000 / muldiv(39) / ... para aluf(37)
Mensaje D / 00:00:00:000 / shift(40) / ... para aluf(37)
Mensaje D / 00:00:00:000 / ccmux(41) / ... para aluf(37)
Mensaje D / 00:00:00:000 / resmux(42) / ... para aluf(37)
Mensaje D / 00:00:00:000 / regfile(26) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / aluf(37) / ... para cpu(05)
Mensaje D / 00:00:00:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para cpu(05)
Mensaje * / 00:00:00:000 / cpu(05) para npc(10)
Mensaje Y / 00:00:00:000 / npc(10) / out2 /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / npc(10) / out5 /      1.00000 para cpu(05)
Mensaje D / 00:00:00:000 / npc(10) / ... para cpu(05)
Mensaje X / 00:00:00:000 / cpu(05) / in2 /      1.00000 para pc_latch(11)
Mensaje X / 00:00:00:000 / cpu(05) / op2 /      1.00000 para pc_inc(13)
Mensaje X / 00:00:00:000 / cpu(05) / in5 /      1.00000 para pc_latch(11)
Mensaje X / 00:00:00:000 / cpu(05) / op5 /      1.00000 para pc_inc(13)
Mensaje D / 00:00:00:000 / pc_latch(11) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / pc_inc(13) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / pc_latch(11) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / pc_inc(13) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para cpu(05)
Mensaje * / 00:00:00:000 / cpu(05) para pc(12)
Mensaje Y / 00:00:00:000 / pc(12) / out5 /      1.00000 para cpu(05)
Mensaje D / 00:00:00:000 / pc(12) / ... para cpu(05)
Mensaje Y / 00:00:00:000 / cpu(05) / pc5 /      1.00000 para top(01)
Mensaje X / 00:00:00:000 / cpu(05) / opa5 /      1.00000 para pc_add(07)
Mensaje X / 00:00:00:000 / cpu(05) / a5 /      1.00000 para addr_mux(14)
Mensaje X / 00:00:00:000 / cpu(05) / c5 /      1.00000 para c_mux(17)
Mensaje X / 00:00:00:000 / top(01) / in5 /      1.00000 para dpc(65)
Mensaje D / 00:00:00:000 / pc_add(07) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / addr_mux(14) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / c_mux(17) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / dpc(65) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para cpu(05)
Mensaje * / 00:00:00:000 / cpu(05) para clock(45)
Mensaje Y / 00:00:00:000 / clock(45) / clck /      1.00000 para cpu(05)
Mensaje D / 00:00:00:000 / clock(45) / 00:01:00:000 para cpu(05)
Mensaje X / 00:00:00:000 / cpu(05) / clck /      1.00000 para uc(43)
Mensaje D / 00:00:00:000 / uc(43) / 00:00:00:000 para cpu(05)
Mensaje D / 00:00:00:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para cpu(05)
Mensaje * / 00:00:00:000 / cpu(05) para uc(43)
Mensaje Y / 00:00:00:000 / uc(43) / a_mux_reg /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / b_mux_reg /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / enable_alu /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / addr_mux /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / ir_latch_en /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / as /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / rd_wr /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / busy /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / c_mux2 /      1.00000 para cpu(05)
Mensaje Y / 00:00:00:000 / uc(43) / pc_mux0 /      1.00000 para cpu(05)
Mensaje D / 00:00:00:000 / uc(43) / ... para cpu(05)
Mensaje X / 00:00:00:000 / cpu(05) / sela_selb /      1.00000 para a_mux(15)
Mensaje X / 00:00:00:000 / cpu(05) / sela_selb /      1.00000 para b_mux(16)
Mensaje X / 00:00:00:000 / cpu(05) / enable_alu /      1.00000 para aluf(37)
Mensaje X / 00:00:00:000 / cpu(05) / sela_selb /      1.00000 para addr_mux(14)
Mensaje X / 00:00:00:000 / cpu(05) / ein /      1.00000 para ir(06)
Mensaje Y / 00:00:00:000 / cpu(05) / as /      1.00000 para top(01)
Mensaje Y / 00:00:00:000 / cpu(05) / rd_wr /      1.00000 para top(01)
Mensaje X / 00:00:00:000 / cpu(05) / selc /      1.00000 para c_mux(17)
Mensaje X / 00:00:00:000 / cpu(05) / sela /      1.00000 para pc_mux(08)
Mensaje D / 00:00:00:000 / a_mux(15) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / b_mux(16) / 00:00:10:000 para cpu(05)
Mensaje X / 00:00:00:000 / aluf(37) / sela /      1.00000 para resmux(42)
Mensaje D / 00:00:00:000 / addr_mux(14) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:000 / ir(06) / 00:00:00:010 para cpu(05)
Mensaje X / 00:00:00:000 / top(01) / in_as /      1.00000 para bus(03)
Mensaje X / 00:00:00:000 / top(01) / in_rd_wr /      1.00000 para bus(03)
Mensaje D / 00:00:00:000 / c_mux(17) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / pc_mux(08) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / resmux(42) / 00:00:00:001 para aluf(37)
Mensaje D / 00:00:00:000 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:00:00:000 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:00:00:000 / aluf(37) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:000 / cpu(05) / 00:00:00:001 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para c1(64)
Mensaje Y / 00:00:00:000 / c1(64) / out0 /      1.00000 para top(01)
Mensaje D / 00:00:00:000 / c1(64) / ... para top(01)
Mensaje X / 00:00:00:000 / top(01) / reset /      1.00000 para mem(02)
Mensaje D / 00:00:00:000 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:000 / Root(00) para top(01)
Mensaje * / 00:00:00:000 / top(01) para dpc(65)
Mensaje Y / 00:00:00:000 / dpc(65) / out /     32.00000 para top(01)
Mensaje D / 00:00:00:000 / dpc(65) / ... para top(01)
Mensaje Y / 00:00:00:000 / top(01) / pc /     32.00000 para Root(00)
Mensaje D / 00:00:00:000 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:00:001 / Root(00) para top(01)
Mensaje * / 00:00:00:001 / top(01) para bus(03)
Mensaje Y / 00:00:00:001 / bus(03) / out_as /      1.00000 para top(01)
Mensaje Y / 00:00:00:001 / bus(03) / out_rd_wr /      1.00000 para top(01)
Mensaje D / 00:00:00:001 / bus(03) / ... para top(01)
Mensaje X / 00:00:00:001 / top(01) / as /      1.00000 para csmem(04)
Mensaje X / 00:00:00:001 / top(01) / rd_wr /      1.00000 para mem(02)
Mensaje D / 00:00:00:001 / csmem(04) / 00:00:00:001 para top(01)
Mensaje D / 00:00:00:001 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:00:00:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:001 / Root(00) para top(01)
Mensaje * / 00:00:00:001 / top(01) para cpu(05)
Mensaje * / 00:00:00:001 / cpu(05) para pc_add(07)
Mensaje Y / 00:00:00:001 / pc_add(07) / res5 /      1.00000 para cpu(05)
Mensaje D / 00:00:00:001 / pc_add(07) / ... para cpu(05)
Mensaje X / 00:00:00:001 / cpu(05) / c5 /      1.00000 para pc_mux(08)
Mensaje D / 00:00:00:001 / pc_mux(08) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:001 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:001 / Root(00) para top(01)
Mensaje * / 00:00:00:001 / top(01) para cpu(05)
Mensaje * / 00:00:00:001 / cpu(05) para c_mux(17)
Mensaje Y / 00:00:00:001 / c_mux(17) / out5 /      1.00000 para cpu(05)
Mensaje D / 00:00:00:001 / c_mux(17) / ... para cpu(05)
Mensaje X / 00:00:00:001 / cpu(05) / in5 /      1.00000 para c_latch(20)
Mensaje D / 00:00:00:001 / c_latch(20) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:00:001 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:001 / Root(00) para top(01)
Mensaje * / 00:00:00:001 / top(01) para cpu(05)
Mensaje * / 00:00:00:001 / cpu(05) para regfile(26)
Mensaje * / 00:00:00:001 / regfile(26) para globnot(36)
Mensaje Y / 00:00:00:001 / globnot(36) / out /      1.00000 para regfile(26)
Mensaje D / 00:00:00:001 / globnot(36) / ... para regfile(26)
Mensaje X / 00:00:00:001 / regfile(26) / inb /      1.00000 para globand(35)
Mensaje D / 00:00:00:001 / globand(35) / 00:00:00:001 para regfile(26)
Mensaje D / 00:00:00:001 / regfile(26) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:00:001 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:001 / Root(00) para top(01)
Mensaje * / 00:00:00:001 / top(01) para cpu(05)
Mensaje * / 00:00:00:001 / cpu(05) para aluf(37)
Mensaje * / 00:00:00:001 / aluf(37) para resmux(42)
Mensaje D / 00:00:00:001 / resmux(42) / ... para aluf(37)
Mensaje D / 00:00:00:001 / aluf(37) / ... para cpu(05)
Mensaje D / 00:00:00:001 / cpu(05) / 00:00:00:001 para top(01)
Mensaje D / 00:00:00:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:00:002 / Root(00) para top(01)
Mensaje * / 00:00:00:002 / top(01) para csmem(04)
Mensaje Y / 00:00:00:002 / csmem(04) / cs /      1.00000 para top(01)
Mensaje D / 00:00:00:002 / csmem(04) / ... para top(01)
Mensaje X / 00:00:00:002 / top(01) / as /      1.00000 para mem(02)
Mensaje D / 00:00:00:002 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:00:00:002 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:002 / Root(00) para top(01)
Mensaje * / 00:00:00:002 / top(01) para cpu(05)
Mensaje * / 00:00:00:002 / cpu(05) para pc_mux(08)
Mensaje D / 00:00:00:002 / pc_mux(08) / ... para cpu(05)
Mensaje D / 00:00:00:002 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:00:002 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:00:002 / Root(00) para top(01)
Mensaje * / 00:00:00:002 / top(01) para cpu(05)
Mensaje * / 00:00:00:002 / cpu(05) para regfile(26)
Mensaje * / 00:00:00:002 / regfile(26) para globand(35)
Mensaje D / 00:00:00:002 / globand(35) / ... para regfile(26)
Mensaje D / 00:00:00:002 / regfile(26) / ... para cpu(05)
Mensaje D / 00:00:00:002 / cpu(05) / 00:00:00:008 para top(01)
Mensaje D / 00:00:00:002 / top(01) / 00:00:00:008 para Root(00)
Mensaje * / 00:00:00:010 / Root(00) para top(01)
Mensaje * / 00:00:00:010 / top(01) para cpu(05)
Mensaje * / 00:00:00:010 / cpu(05) para ir(06)
Mensaje D / 00:00:00:010 / ir(06) / ... para cpu(05)
Mensaje D / 00:00:00:010 / cpu(05) / 00:00:09:990 para top(01)
Mensaje D / 00:00:00:010 / top(01) / 00:00:09:990 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para pc_latch(11)
Mensaje D / 00:00:10:000 / pc_latch(11) / ... para cpu(05)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para pc_inc(13)
Mensaje Y / 00:00:10:000 / pc_inc(13) / res3 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:000 / pc_inc(13) / res5 /      1.00000 para cpu(05)
Mensaje D / 00:00:10:000 / pc_inc(13) / ... para cpu(05)
Mensaje X / 00:00:10:000 / cpu(05) / a3 /      1.00000 para pc_mux(08)
Mensaje X / 00:00:10:000 / cpu(05) / a5 /      1.00000 para pc_mux(08)
Mensaje D / 00:00:10:000 / pc_mux(08) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:10:000 / pc_mux(08) / 00:00:00:001 para cpu(05)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para addr_mux(14)
Mensaje Y / 00:00:10:000 / addr_mux(14) / out5 /      1.00000 para cpu(05)
Mensaje D / 00:00:10:000 / addr_mux(14) / ... para cpu(05)
Mensaje Y / 00:00:10:000 / cpu(05) / a5 /      1.00000 para top(01)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje X / 00:00:10:000 / top(01) / in_a5 /      1.00000 para bus(03)
Mensaje D / 00:00:10:000 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para a_mux(15)
Mensaje D / 00:00:10:000 / a_mux(15) / ... para cpu(05)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para b_mux(16)
Mensaje D / 00:00:10:000 / b_mux(16) / ... para cpu(05)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:000 / Root(00) para top(01)
Mensaje * / 00:00:10:000 / top(01) para cpu(05)
Mensaje * / 00:00:10:000 / cpu(05) para inc_dec_cwp(51)
Mensaje Y / 00:00:10:000 / inc_dec_cwp(51) / res0 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:000 / inc_dec_cwp(51) / res1 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:000 / inc_dec_cwp(51) / res2 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:000 / inc_dec_cwp(51) / res3 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:000 / inc_dec_cwp(51) / res4 /      1.00000 para cpu(05)
Mensaje D / 00:00:10:000 / inc_dec_cwp(51) / ... para cpu(05)
Mensaje X / 00:00:10:000 / cpu(05) / b0 /      1.00000 para cwp_mux(60)
Mensaje X / 00:00:10:000 / cpu(05) / b1 /      1.00000 para cwp_mux(60)
Mensaje X / 00:00:10:000 / cpu(05) / b2 /      1.00000 para cwp_mux(60)
Mensaje X / 00:00:10:000 / cpu(05) / b3 /      1.00000 para cwp_mux(60)
Mensaje X / 00:00:10:000 / cpu(05) / b4 /      1.00000 para cwp_mux(60)
Mensaje D / 00:00:10:000 / cwp_mux(60) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:000 / cwp_mux(60) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:000 / cwp_mux(60) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:000 / cwp_mux(60) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:000 / cwp_mux(60) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:000 / cpu(05) / 00:00:00:001 para top(01)
Mensaje D / 00:00:10:000 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:10:001 / Root(00) para top(01)
Mensaje * / 00:00:10:001 / top(01) para bus(03)
Mensaje Y / 00:00:10:001 / bus(03) / out_a5 /      1.00000 para top(01)
Mensaje D / 00:00:10:001 / bus(03) / ... para top(01)
Mensaje X / 00:00:10:001 / top(01) / a5 /      1.00000 para mem(02)
Mensaje X / 00:00:10:001 / top(01) / a5 /      1.00000 para csmem(04)
Mensaje D / 00:00:10:001 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:00:10:001 / csmem(04) / 00:00:00:001 para top(01)
Mensaje D / 00:00:10:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:001 / Root(00) para top(01)
Mensaje * / 00:00:10:001 / top(01) para cpu(05)
Mensaje * / 00:00:10:001 / cpu(05) para pc_mux(08)
Mensaje Y / 00:00:10:001 / pc_mux(08) / out3 /      1.00000 para cpu(05)
Mensaje Y / 00:00:10:001 / pc_mux(08) / out5 /      1.00000 para cpu(05)
Mensaje D / 00:00:10:001 / pc_mux(08) / ... para cpu(05)
Mensaje X / 00:00:10:001 / cpu(05) / in3 /      1.00000 para npc_latch(09)
Mensaje X / 00:00:10:001 / cpu(05) / in5 /      1.00000 para npc_latch(09)
Mensaje D / 00:00:10:001 / npc_latch(09) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:001 / npc_latch(09) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:10:001 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:00:10:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:10:001 / Root(00) para top(01)
Mensaje * / 00:00:10:001 / top(01) para cpu(05)
Mensaje * / 00:00:10:001 / cpu(05) para c_latch(20)
Mensaje D / 00:00:10:001 / c_latch(20) / ... para cpu(05)
Mensaje D / 00:00:10:001 / cpu(05) / 00:00:09:999 para top(01)
Mensaje D / 00:00:10:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:10:002 / Root(00) para top(01)
Mensaje * / 00:00:10:002 / top(01) para csmem(04)
Mensaje D / 00:00:10:002 / csmem(04) / ... para top(01)
Mensaje D / 00:00:10:002 / top(01) / 00:00:09:998 para Root(00)
Mensaje * / 00:00:20:000 / Root(00) para top(01)
Mensaje * / 00:00:20:000 / top(01) para cpu(05)
Mensaje * / 00:00:20:000 / cpu(05) para cwp_mux(60)
Mensaje Y / 00:00:20:000 / cwp_mux(60) / out0 /      1.00000 para cpu(05)
Mensaje Y / 00:00:20:000 / cwp_mux(60) / out1 /      1.00000 para cpu(05)
Mensaje Y / 00:00:20:000 / cwp_mux(60) / out2 /      1.00000 para cpu(05)
Mensaje Y / 00:00:20:000 / cwp_mux(60) / out3 /      1.00000 para cpu(05)
Mensaje Y / 00:00:20:000 / cwp_mux(60) / out4 /      1.00000 para cpu(05)
Mensaje D / 00:00:20:000 / cwp_mux(60) / ... para cpu(05)
Mensaje X / 00:00:20:000 / cpu(05) / in0 /      1.00000 para cwp_latch(50)
Mensaje X / 00:00:20:000 / cpu(05) / in1 /      1.00000 para cwp_latch(50)
Mensaje X / 00:00:20:000 / cpu(05) / in2 /      1.00000 para cwp_latch(50)
Mensaje X / 00:00:20:000 / cpu(05) / in3 /      1.00000 para cwp_latch(50)
Mensaje X / 00:00:20:000 / cpu(05) / in4 /      1.00000 para cwp_latch(50)
Mensaje D / 00:00:20:000 / cwp_latch(50) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:20:000 / cwp_latch(50) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:20:000 / cwp_latch(50) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:20:000 / cwp_latch(50) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:20:000 / cwp_latch(50) / 00:00:10:000 para cpu(05)
Mensaje D / 00:00:20:000 / cpu(05) / 00:00:00:001 para top(01)
Mensaje D / 00:00:20:000 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:20:001 / Root(00) para top(01)
Mensaje * / 00:00:20:001 / top(01) para mem(02)
Mensaje Y / 00:00:20:001 / mem(02) / dtack /      1.00000 para top(01)
Mensaje D / 00:00:20:001 / mem(02) / ... para top(01)
Mensaje X / 00:00:20:001 / top(01) / in_dtack /      1.00000 para bus(03)
Mensaje D / 00:00:20:001 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:00:20:001 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:00:20:001 / Root(00) para top(01)
Mensaje * / 00:00:20:001 / top(01) para cpu(05)
Mensaje * / 00:00:20:001 / cpu(05) para npc_latch(09)
Mensaje D / 00:00:20:001 / npc_latch(09) / ... para cpu(05)
Mensaje D / 00:00:20:001 / cpu(05) / 00:00:09:999 para top(01)
Mensaje D / 00:00:20:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:00:20:002 / Root(00) para top(01)
Mensaje * / 00:00:20:002 / top(01) para bus(03)
Mensaje Y / 00:00:20:002 / bus(03) / out_dtack /      1.00000 para top(01)
Mensaje D / 00:00:20:002 / bus(03) / ... para top(01)
Mensaje X / 00:00:20:002 / top(01) / dtack /      1.00000 para cpu(05)
Mensaje X / 00:00:20:002 / cpu(05) / dtack /      1.00000 para uc(43)
Mensaje D / 00:00:20:002 / uc(43) / ... para cpu(05)
Mensaje D / 00:00:20:002 / cpu(05) / 00:00:09:998 para top(01)
Mensaje D / 00:00:20:002 / top(01) / 00:00:09:998 para Root(00)
Mensaje * / 00:00:30:000 / Root(00) para top(01)
Mensaje * / 00:00:30:000 / top(01) para cpu(05)
Mensaje * / 00:00:30:000 / cpu(05) para cwp_latch(50)
Mensaje D / 00:00:30:000 / cwp_latch(50) / ... para cpu(05)
Mensaje D / 00:00:30:000 / cpu(05) / 00:00:30:000 para top(01)
Mensaje D / 00:00:30:000 / top(01) / 00:00:30:000 para Root(00)
Mensaje * / 00:01:00:000 / Root(00) para top(01)
Mensaje * / 00:01:00:000 / top(01) para cpu(05)
Mensaje * / 00:01:00:000 / cpu(05) para clock(45)
Mensaje Y / 00:01:00:000 / clock(45) / clck /      0.00000 para cpu(05)
Mensaje D / 00:01:00:000 / clock(45) / 00:01:00:000 para cpu(05)
Mensaje X / 00:01:00:000 / cpu(05) / clck /      0.00000 para uc(43)
Mensaje D / 00:01:00:000 / uc(43) / 00:00:00:000 para cpu(05)
Mensaje D / 00:01:00:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:01:00:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:01:00:000 / Root(00) para top(01)
Mensaje * / 00:01:00:000 / top(01) para cpu(05)
Mensaje * / 00:01:00:000 / cpu(05) para uc(43)
Mensaje Y / 00:01:00:000 / uc(43) / a_latch_en /      1.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / b_latch_en /      1.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / addr_mux /      0.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / ir_latch_en /      0.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / as /      0.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / busy /      0.00000 para cpu(05)
Mensaje Y / 00:01:00:000 / uc(43) / halt /      1.00000 para cpu(05)
Mensaje D / 00:01:00:000 / uc(43) / ... para cpu(05)
Mensaje X / 00:01:00:000 / cpu(05) / ein /      1.00000 para a_latch(18)
Mensaje X / 00:01:00:000 / cpu(05) / ein /      1.00000 para b_latch(19)
Mensaje X / 00:01:00:000 / cpu(05) / sela_selb /      0.00000 para addr_mux(14)
Mensaje X / 00:01:00:000 / cpu(05) / ein /      0.00000 para ir(06)
Mensaje Y / 00:01:00:000 / cpu(05) / as /      0.00000 para top(01)
Mensaje Y / 00:01:00:000 / cpu(05) / halt /      1.00000 para top(01)
Mensaje X / 00:01:00:000 / cpu(05) / stop /      1.00000 para clock(45)
Mensaje D / 00:01:00:000 / a_latch(18) / 00:00:10:000 para cpu(05)
Mensaje D / 00:01:00:000 / b_latch(19) / 00:00:10:000 para cpu(05)
Mensaje D / 00:01:00:000 / addr_mux(14) / 00:00:10:000 para cpu(05)
Mensaje D / 00:01:00:000 / ir(06) / 00:00:00:010 para cpu(05)
Mensaje X / 00:01:00:000 / top(01) / in_as /      0.00000 para bus(03)
Mensaje Y / 00:01:00:000 / top(01) / halt /      1.00000 para Root(00)
Mensaje X / 00:01:00:000 / top(01) / reset /      1.00000 para mem(02)
Mensaje D / 00:01:00:000 / clock(45) / ... para cpu(05)
Mensaje D / 00:01:00:000 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:01:00:000 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:01:00:000 / cpu(05) / 00:00:00:010 para top(01)
Mensaje D / 00:01:00:000 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:01:00:001 / Root(00) para top(01)
Mensaje * / 00:01:00:001 / top(01) para bus(03)
Mensaje Y / 00:01:00:001 / bus(03) / out_as /      0.00000 para top(01)
Mensaje D / 00:01:00:001 / bus(03) / ... para top(01)
Mensaje X / 00:01:00:001 / top(01) / as /      0.00000 para csmem(04)
Mensaje D / 00:01:00:001 / csmem(04) / 00:00:00:001 para top(01)
Mensaje D / 00:01:00:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:01:00:002 / Root(00) para top(01)
Mensaje * / 00:01:00:002 / top(01) para csmem(04)
Mensaje Y / 00:01:00:002 / csmem(04) / cs /      0.00000 para top(01)
Mensaje D / 00:01:00:002 / csmem(04) / ... para top(01)
Mensaje X / 00:01:00:002 / top(01) / as /      0.00000 para mem(02)
Mensaje D / 00:01:00:002 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:01:00:002 / top(01) / 00:00:00:008 para Root(00)
Mensaje * / 00:01:00:010 / Root(00) para top(01)
Mensaje * / 00:01:00:010 / top(01) para cpu(05)
Mensaje * / 00:01:00:010 / cpu(05) para ir(06)
Mensaje D / 00:01:00:010 / ir(06) / ... para cpu(05)
Mensaje D / 00:01:00:010 / cpu(05) / 00:00:09:990 para top(01)
Mensaje D / 00:01:00:010 / top(01) / 00:00:09:990 para Root(00)
Mensaje * / 00:01:10:000 / Root(00) para top(01)
Mensaje * / 00:01:10:000 / top(01) para cpu(05)
Mensaje * / 00:01:10:000 / cpu(05) para addr_mux(14)
Mensaje Y / 00:01:10:000 / addr_mux(14) / out5 /      0.00000 para cpu(05)
Mensaje D / 00:01:10:000 / addr_mux(14) / ... para cpu(05)
Mensaje Y / 00:01:10:000 / cpu(05) / a5 /      0.00000 para top(01)
Mensaje D / 00:01:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje X / 00:01:10:000 / top(01) / in_a5 /      0.00000 para bus(03)
Mensaje D / 00:01:10:000 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:01:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:01:10:000 / Root(00) para top(01)
Mensaje * / 00:01:10:000 / top(01) para cpu(05)
Mensaje * / 00:01:10:000 / cpu(05) para a_latch(18)
Mensaje D / 00:01:10:000 / a_latch(18) / ... para cpu(05)
Mensaje D / 00:01:10:000 / cpu(05) / 00:00:00:000 para top(01)
Mensaje D / 00:01:10:000 / top(01) / 00:00:00:000 para Root(00)
Mensaje * / 00:01:10:000 / Root(00) para top(01)
Mensaje * / 00:01:10:000 / top(01) para cpu(05)
Mensaje * / 00:01:10:000 / cpu(05) para b_latch(19)
Mensaje D / 00:01:10:000 / b_latch(19) / ... para cpu(05)
Mensaje D / 00:01:10:000 / cpu(05) / ... para top(01)
Mensaje D / 00:01:10:000 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:01:10:001 / Root(00) para top(01)
Mensaje * / 00:01:10:001 / top(01) para bus(03)
Mensaje Y / 00:01:10:001 / bus(03) / out_a5 /      0.00000 para top(01)
Mensaje D / 00:01:10:001 / bus(03) / ... para top(01)
Mensaje X / 00:01:10:001 / top(01) / a5 /      0.00000 para mem(02)
Mensaje X / 00:01:10:001 / top(01) / a5 /      0.00000 para csmem(04)
Mensaje D / 00:01:10:001 / mem(02) / 00:00:10:000 para top(01)
Mensaje D / 00:01:10:001 / csmem(04) / 00:00:00:001 para top(01)
Mensaje D / 00:01:10:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:01:10:002 / Root(00) para top(01)
Mensaje * / 00:01:10:002 / top(01) para csmem(04)
Mensaje D / 00:01:10:002 / csmem(04) / ... para top(01)
Mensaje D / 00:01:10:002 / top(01) / 00:00:09:999 para Root(00)
Mensaje * / 00:01:20:001 / Root(00) para top(01)
Mensaje * / 00:01:20:001 / top(01) para mem(02)
Mensaje Y / 00:01:20:001 / mem(02) / dtack /      0.00000 para top(01)
Mensaje D / 00:01:20:001 / mem(02) / ... para top(01)
Mensaje X / 00:01:20:001 / top(01) / in_dtack /      0.00000 para bus(03)
Mensaje D / 00:01:20:001 / bus(03) / 00:00:00:001 para top(01)
Mensaje D / 00:01:20:001 / top(01) / 00:00:00:001 para Root(00)
Mensaje * / 00:01:20:002 / Root(00) para top(01)
Mensaje * / 00:01:20:002 / top(01) para bus(03)
Mensaje Y / 00:01:20:002 / bus(03) / out_dtack /      0.00000 para top(01)
Mensaje D / 00:01:20:002 / bus(03) / ... para top(01)
Mensaje X / 00:01:20:002 / top(01) / dtack /      0.00000 para cpu(05)
Mensaje X / 00:01:20:002 / cpu(05) / dtack /      0.00000 para uc(43)
Mensaje D / 00:01:20:002 / uc(43) / ... para cpu(05)
Mensaje D / 00:01:20:002 / cpu(05) / ... para top(01)
Mensaje D / 00:01:20:002 / top(01) / ... para Root(00)
