TimeQuest Timing Analyzer report for Lab2
Mon Sep 13 10:18:08 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock_Divider:cd|clk_tmp'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'CLK'
 14. Slow Model Hold: 'Clock_Divider:cd|clk_tmp'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'Clock_Divider:cd|clk_tmp'
 29. Fast Model Setup: 'CLK'
 30. Fast Model Hold: 'CLK'
 31. Fast Model Hold: 'Clock_Divider:cd|clk_tmp'
 32. Fast Model Minimum Pulse Width: 'CLK'
 33. Fast Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; Clock_Divider:cd|clk_tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock_Divider:cd|clk_tmp } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------+
; Slow Model Fmax Summary                                        ;
+------------+-----------------+--------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note ;
+------------+-----------------+--------------------------+------+
; 190.91 MHz ; 190.91 MHz      ; Clock_Divider:cd|clk_tmp ;      ;
; 261.16 MHz ; 261.16 MHz      ; CLK                      ;      ;
+------------+-----------------+--------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|clk_tmp ; -4.238 ; -47.478       ;
; CLK                      ; -2.829 ; -47.154       ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Slow Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -2.547 ; -2.547        ;
; Clock_Divider:cd|clk_tmp ; 1.008  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Slow Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.380 ; -27.380       ;
; Clock_Divider:cd|clk_tmp ; -0.500 ; -23.000       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -4.238 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.279      ;
; -4.235 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.276      ;
; -4.228 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.267      ;
; -4.225 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.264      ;
; -4.180 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.221      ;
; -4.177 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.218      ;
; -4.164 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.205      ;
; -4.161 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.202      ;
; -4.116 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.157      ;
; -4.113 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.154      ;
; -4.095 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.136      ;
; -4.085 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.124      ;
; -4.037 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.078      ;
; -4.033 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.074      ;
; -4.030 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.071      ;
; -4.021 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.062      ;
; -3.987 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.026      ;
; -3.984 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.023      ;
; -3.973 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 5.014      ;
; -3.962 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 5.001      ;
; -3.959 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.998      ;
; -3.953 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.994      ;
; -3.950 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.991      ;
; -3.890 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.931      ;
; -3.844 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.883      ;
; -3.819 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.858      ;
; -3.810 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.851      ;
; -3.746 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.785      ;
; -3.716 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.755      ;
; -3.713 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.752      ;
; -3.707 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.746      ;
; -3.704 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.743      ;
; -3.700 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.739      ;
; -3.698 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.739      ;
; -3.698 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.739      ;
; -3.697 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.736      ;
; -3.695 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.736      ;
; -3.695 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.736      ;
; -3.685 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.724      ;
; -3.682 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.723      ;
; -3.637 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.678      ;
; -3.621 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.662      ;
; -3.573 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.612      ;
; -3.573 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.614      ;
; -3.564 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.603      ;
; -3.557 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.596      ;
; -3.555 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.596      ;
; -3.551 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.592      ;
; -3.530 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.569      ;
; -3.525 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.564      ;
; -3.522 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.561      ;
; -3.493 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.534      ;
; -3.490 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.531      ;
; -3.490 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.531      ;
; -3.482 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.523      ;
; -3.480 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.519      ;
; -3.471 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.512      ;
; -3.444 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.483      ;
; -3.440 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.481      ;
; -3.419 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.458      ;
; -3.410 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.451      ;
; -3.390 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.429      ;
; -3.387 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.426      ;
; -3.382 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.421      ;
; -3.350 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.391      ;
; -3.318 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.359      ;
; -3.264 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.303      ;
; -3.255 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.296      ;
; -3.247 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.286      ;
; -3.234 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.273      ;
; -3.224 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.263      ;
; -3.218 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.257      ;
; -3.189 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.228      ;
; -3.176 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.217      ;
; -3.173 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.212      ;
; -3.164 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.203      ;
; -3.157 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.196      ;
; -3.155 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.196      ;
; -3.151 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.192      ;
; -3.020 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 4.061      ;
; -2.982 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 4.021      ;
; -2.958 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.997      ;
; -2.950 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 3.991      ;
; -2.949 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.005      ; 3.990      ;
; -2.910 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.949      ;
; -2.847 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.886      ;
; -2.703 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.742      ;
; -2.690 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.003      ; 3.729      ;
; -2.002 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 3.035      ;
; -2.001 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 3.034      ;
; -1.815 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.848      ;
; -1.815 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.848      ;
; -1.714 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.747      ;
; -1.711 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.744      ;
; -1.468 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 2.499      ;
; -1.427 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.460      ;
; -1.426 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.003     ; 2.459      ;
; -1.388 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 2.419      ;
; -1.060 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 2.091      ;
; -1.035 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.005     ; 2.066      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -2.829 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.860      ;
; -2.800 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.831      ;
; -2.728 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.759      ;
; -2.687 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.718      ;
; -2.658 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.689      ;
; -2.630 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.661      ;
; -2.598 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.629      ;
; -2.598 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.629      ;
; -2.590 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.621      ;
; -2.586 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.617      ;
; -2.580 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.616      ;
; -2.577 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.613      ;
; -2.577 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.613      ;
; -2.561 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.592      ;
; -2.534 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.570      ;
; -2.531 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.567      ;
; -2.531 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.567      ;
; -2.527 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.558      ;
; -2.499 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.530      ;
; -2.497 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.528      ;
; -2.489 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.520      ;
; -2.488 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.519      ;
; -2.482 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.518      ;
; -2.482 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.513      ;
; -2.479 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.515      ;
; -2.479 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.515      ;
; -2.465 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.496      ;
; -2.465 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.496      ;
; -2.453 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.484      ;
; -2.447 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.483      ;
; -2.444 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.480      ;
; -2.444 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.480      ;
; -2.410 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.441      ;
; -2.410 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.441      ;
; -2.408 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.439      ;
; -2.408 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.439      ;
; -2.406 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.437      ;
; -2.403 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.439      ;
; -2.400 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.436      ;
; -2.400 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.436      ;
; -2.397 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.428      ;
; -2.397 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.428      ;
; -2.397 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.428      ;
; -2.391 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.422      ;
; -2.385 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.416      ;
; -2.381 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.412      ;
; -2.379 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.415      ;
; -2.376 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.412      ;
; -2.376 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.412      ;
; -2.369 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.400      ;
; -2.368 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.399      ;
; -2.366 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.397      ;
; -2.364 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.395      ;
; -2.363 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.394      ;
; -2.363 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.394      ;
; -2.362 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.393      ;
; -2.360 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.391      ;
; -2.355 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.386      ;
; -2.345 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.381      ;
; -2.343 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.379      ;
; -2.342 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.378      ;
; -2.342 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.378      ;
; -2.340 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.376      ;
; -2.340 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.376      ;
; -2.322 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.353      ;
; -2.310 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.341      ;
; -2.308 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.339      ;
; -2.298 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.329      ;
; -2.296 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.327      ;
; -2.288 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.319      ;
; -2.277 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.308      ;
; -2.277 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.308      ;
; -2.275 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.306      ;
; -2.275 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.306      ;
; -2.273 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.304      ;
; -2.268 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.299      ;
; -2.267 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.303      ;
; -2.266 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.297      ;
; -2.266 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.297      ;
; -2.264 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.300      ;
; -2.264 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.300      ;
; -2.264 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.295      ;
; -2.262 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.293      ;
; -2.258 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.289      ;
; -2.248 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.284      ;
; -2.245 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.281      ;
; -2.245 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.281      ;
; -2.233 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.264      ;
; -2.231 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.262      ;
; -2.231 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.262      ;
; -2.231 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.262      ;
; -2.229 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.260      ;
; -2.217 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.253      ;
; -2.214 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.250      ;
; -2.214 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.250      ;
; -2.210 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.241      ;
; -2.209 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.240      ;
; -2.209 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.240      ;
; -2.207 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.238      ;
; -2.207 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.238      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                 ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -2.547 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 2.688      ; 0.657      ;
; -2.047 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 2.688      ; 0.657      ;
; 0.801  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.809  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.834  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.105      ;
; 1.059  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.325      ;
; 1.183  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.449      ;
; 1.185  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.451      ;
; 1.190  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.456      ;
; 1.193  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.459      ;
; 1.200  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.466      ;
; 1.220  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.486      ;
; 1.223  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.490      ;
; 1.225  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.254  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.520      ;
; 1.255  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.261  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.527      ;
; 1.285  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.551      ;
; 1.291  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.557      ;
; 1.292  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.558      ;
; 1.296  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.562      ;
; 1.325  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.591      ;
; 1.326  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.592      ;
; 1.327  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.593      ;
; 1.334  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.600      ;
; 1.338  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.604      ;
; 1.356  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.622      ;
; 1.365  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.631      ;
; 1.378  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.644      ;
; 1.378  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.644      ;
; 1.383  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.649      ;
; 1.385  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.651      ;
; 1.390  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.656      ;
; 1.395  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.661      ;
; 1.397  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.663      ;
; 1.419  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.685      ;
; 1.435  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.701      ;
; 1.436  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.702      ;
; 1.454  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.454  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.454  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.455  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.721      ;
; 1.461  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.727      ;
; 1.466  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.732      ;
; 1.468  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.734      ;
; 1.484  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.750      ;
; 1.494  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.760      ;
; 1.498  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.764      ;
; 1.501  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.767      ;
; 1.505  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.005     ; 1.766      ;
; 1.507  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.773      ;
; 1.526  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.792      ;
; 1.531  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.797      ;
; 1.532  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.798      ;
; 1.537  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.803      ;
; 1.544  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.810      ;
; 1.555  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.821      ;
; 1.556  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.005     ; 1.817      ;
; 1.569  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.835      ;
; 1.569  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.835      ;
; 1.577  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.843      ;
; 1.578  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.578  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.844      ;
; 1.591  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.857      ;
; 1.596  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.862      ;
; 1.605  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.871      ;
; 1.607  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.873      ;
; 1.607  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.873      ;
; 1.608  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.874      ;
; 1.609  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.875      ;
; 1.609  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.875      ;
; 1.622  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.888      ;
; 1.622  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.888      ;
; 1.628  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.005     ; 1.889      ;
; 1.629  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.895      ;
; 1.640  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.906      ;
; 1.643  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.909      ;
; 1.647  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.005     ; 1.908      ;
; 1.664  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.930      ;
; 1.667  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.933      ;
; 1.668  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.934      ;
; 1.681  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.947      ;
; 1.683  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.949      ;
; 1.683  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.949      ;
; 1.683  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.949      ;
; 1.685  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.951      ;
; 1.685  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.951      ;
; 1.694  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.697  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 1.963      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                                      ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 1.008 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.269      ;
; 1.208 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.469      ;
; 1.215 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.476      ;
; 1.343 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 1.612      ;
; 1.502 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 1.763      ;
; 1.805 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.066      ;
; 1.830 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.091      ;
; 1.991 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.262      ;
; 2.024 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.293      ;
; 2.069 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.340      ;
; 2.104 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.373      ;
; 2.158 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.427      ;
; 2.158 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.419      ;
; 2.196 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.459      ;
; 2.197 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.460      ;
; 2.232 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.501      ;
; 2.238 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.005     ; 2.499      ;
; 2.381 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.650      ;
; 2.481 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.744      ;
; 2.484 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.747      ;
; 2.512 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.781      ;
; 2.540 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.809      ;
; 2.550 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.819      ;
; 2.564 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.833      ;
; 2.567 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.836      ;
; 2.569 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.840      ;
; 2.585 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.848      ;
; 2.585 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 2.848      ;
; 2.624 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 2.893      ;
; 2.672 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 2.943      ;
; 2.750 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.021      ;
; 2.761 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.030      ;
; 2.771 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 3.034      ;
; 2.771 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.040      ;
; 2.772 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.003     ; 3.035      ;
; 2.785 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.054      ;
; 2.831 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.102      ;
; 2.840 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.111      ;
; 2.883 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.154      ;
; 2.961 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.232      ;
; 3.006 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.277      ;
; 3.169 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.438      ;
; 3.169 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.438      ;
; 3.198 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.469      ;
; 3.212 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.483      ;
; 3.215 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.486      ;
; 3.275 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.546      ;
; 3.290 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.561      ;
; 3.293 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.564      ;
; 3.311 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.580      ;
; 3.314 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.583      ;
; 3.398 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.669      ;
; 3.414 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.683      ;
; 3.469 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.740      ;
; 3.488 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.759      ;
; 3.498 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.767      ;
; 3.519 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.788      ;
; 3.580 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.849      ;
; 3.616 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 3.885      ;
; 3.618 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 3.889      ;
; 3.798 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.067      ;
; 3.859 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.128      ;
; 3.874 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.143      ;
; 3.898 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.167      ;
; 3.903 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.174      ;
; 3.919 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.188      ;
; 4.016 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.285      ;
; 4.029 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.298      ;
; 4.041 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.310      ;
; 4.058 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.329      ;
; 4.062 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.331      ;
; 4.090 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.359      ;
; 4.119 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.388      ;
; 4.119 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.390      ;
; 4.159 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.428      ;
; 4.174 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.445      ;
; 4.198 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.467      ;
; 4.223 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.494      ;
; 4.246 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.517      ;
; 4.274 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.543      ;
; 4.307 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.578      ;
; 4.329 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.600      ;
; 4.335 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.604      ;
; 4.341 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.610      ;
; 4.346 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.617      ;
; 4.376 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.647      ;
; 4.390 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.661      ;
; 4.429 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.698      ;
; 4.437 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.708      ;
; 4.458 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.729      ;
; 4.572 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.841      ;
; 4.601 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.872      ;
; 4.623 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.894      ;
; 4.646 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 4.917      ;
; 4.674 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.003      ; 4.943      ;
; 4.729 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 5.000      ;
; 4.746 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 5.017      ;
; 4.766 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 5.037      ;
; 4.776 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 5.047      ;
; 4.789 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.005      ; 5.060      ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[4]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 5.313 ; 5.313 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 2.684 ; 2.684 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 2.684 ; 2.684 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 2.304 ; 2.304 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 1.944 ; 1.944 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 2.038 ; 2.038 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 4.552 ; 4.552 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 7.013 ; 7.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 6.918 ; 6.918 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 7.013 ; 7.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 6.957 ; 6.957 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 5.628 ; 5.628 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 5.628 ; 5.628 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 4.332 ; 4.332 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 5.573 ; 5.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 5.445 ; 5.445 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 5.573 ; 5.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 6.745 ; 6.745 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 3.022 ; 3.022 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 3.170 ; 3.170 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 2.365 ; 2.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 2.257 ; 2.257 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 2.365 ; 2.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 2.077 ; 2.077 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -3.353 ; -3.353 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; -0.244 ; -0.244 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -0.877 ; -0.877 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -1.092 ; -1.092 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -0.732 ; -0.732 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; -0.244 ; -0.244 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -4.309 ; -4.309 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -3.593 ; -3.593 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -4.095 ; -4.095 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -3.614 ; -3.614 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -3.593 ; -3.593 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -1.331 ; -1.331 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -2.695 ; -2.695 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -1.331 ; -1.331 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -1.891 ; -1.891 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -1.891 ; -1.891 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -2.519 ; -2.519 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -4.936 ; -4.936 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; -0.279 ; -0.279 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 0.262  ; 0.262  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -1.794 ; -1.794 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -1.794 ; -1.794 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -1.902 ; -1.902 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -1.614 ; -1.614 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.748  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 10.080 ; 10.080 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 11.020 ; 11.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.411  ; 9.411  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.510  ; 8.510  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.947  ; 8.947  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 11.020 ; 11.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 8.797  ; 8.797  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.658  ; 9.658  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.748  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.748  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 10.080 ; 10.080 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 8.510  ; 8.510  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.411  ; 9.411  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.510  ; 8.510  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.947  ; 8.947  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 11.020 ; 11.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 8.797  ; 8.797  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.658  ; 9.658  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.748  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; OE         ; OUTPUT[3]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; OE         ; OUTPUT[3]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
+------------+-------------+--------+--------+--------+--------+


+---------------------------------------------------+
; Fast Model Setup Summary                          ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; Clock_Divider:cd|clk_tmp ; -1.263 ; -9.884        ;
; CLK                      ; -0.836 ; -9.533        ;
+--------------------------+--------+---------------+


+---------------------------------------------------+
; Fast Model Hold Summary                           ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.589 ; -1.589        ;
; Clock_Divider:cd|clk_tmp ; 0.469  ; 0.000         ;
+--------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------+
; Fast Model Minimum Pulse Width Summary            ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -1.380 ; -27.380       ;
; Clock_Divider:cd|clk_tmp ; -0.500 ; -23.000       ;
+--------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock_Divider:cd|clk_tmp'                                                                                                                                      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -1.263 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.297      ;
; -1.254 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.290      ;
; -1.234 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.268      ;
; -1.232 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.268      ;
; -1.226 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.262      ;
; -1.225 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.261      ;
; -1.213 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.249      ;
; -1.203 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.239      ;
; -1.197 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.233      ;
; -1.184 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.220      ;
; -1.176 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.210      ;
; -1.176 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.212      ;
; -1.167 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.203      ;
; -1.165 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.199      ;
; -1.149 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.183      ;
; -1.147 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.183      ;
; -1.145 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.181      ;
; -1.144 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.180      ;
; -1.139 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.175      ;
; -1.136 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.170      ;
; -1.126 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.162      ;
; -1.120 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.154      ;
; -1.115 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.151      ;
; -1.089 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.125      ;
; -1.078 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.112      ;
; -1.062 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.096      ;
; -1.057 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.093      ;
; -1.048 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.084      ;
; -1.041 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.075      ;
; -1.040 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.074      ;
; -1.038 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.072      ;
; -1.023 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.057      ;
; -1.019 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.055      ;
; -1.012 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.046      ;
; -1.011 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.045      ;
; -1.009 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.043      ;
; -1.008 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.042      ;
; -0.999 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.035      ;
; -0.992 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.028      ;
; -0.986 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.022      ;
; -0.982 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 2.016      ;
; -0.977 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.013      ;
; -0.971 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.007      ;
; -0.969 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 2.005      ;
; -0.961 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.997      ;
; -0.958 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.994      ;
; -0.954 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.988      ;
; -0.953 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.987      ;
; -0.953 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.987      ;
; -0.951 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.985      ;
; -0.940 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.976      ;
; -0.936 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.972      ;
; -0.929 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.963      ;
; -0.927 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.961      ;
; -0.921 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.957      ;
; -0.911 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.947      ;
; -0.910 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.944      ;
; -0.909 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.943      ;
; -0.904 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.940      ;
; -0.898 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.932      ;
; -0.898 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.934      ;
; -0.895 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.929      ;
; -0.894 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.928      ;
; -0.889 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.925      ;
; -0.882 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.918      ;
; -0.870 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.906      ;
; -0.840 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.874      ;
; -0.824 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.858      ;
; -0.822 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.856      ;
; -0.815 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.849      ;
; -0.810 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.846      ;
; -0.801 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.835      ;
; -0.800 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.834      ;
; -0.793 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.829      ;
; -0.793 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.829      ;
; -0.789 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.825      ;
; -0.786 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.820      ;
; -0.785 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.819      ;
; -0.783 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.817      ;
; -0.739 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.775      ;
; -0.727 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.761      ;
; -0.714 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.750      ;
; -0.710 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.744      ;
; -0.705 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.004      ; 1.741      ;
; -0.693 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.727      ;
; -0.672 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.706      ;
; -0.603 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.637      ;
; -0.602 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; 0.002      ; 1.636      ;
; -0.389 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.419      ;
; -0.387 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.417      ;
; -0.325 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.355      ;
; -0.325 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.355      ;
; -0.255 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.285      ;
; -0.249 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.279      ;
; -0.143 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 1.171      ;
; -0.121 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.151      ;
; -0.119 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.002     ; 1.149      ;
; -0.114 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 1.142      ;
; 0.058  ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 0.970      ;
; 0.080  ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 1.000        ; -0.004     ; 0.948      ;
+--------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.836 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.864      ;
; -0.818 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.846      ;
; -0.783 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.811      ;
; -0.765 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.793      ;
; -0.747 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.775      ;
; -0.734 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.762      ;
; -0.712 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.740      ;
; -0.694 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.723      ;
; -0.676 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.705      ;
; -0.663 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.691      ;
; -0.663 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.691      ;
; -0.654 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.682      ;
; -0.650 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.678      ;
; -0.641 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.670      ;
; -0.636 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.664      ;
; -0.631 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.659      ;
; -0.630 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.658      ;
; -0.620 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.652      ;
; -0.611 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.643      ;
; -0.611 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.643      ;
; -0.609 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.641      ;
; -0.601 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.629      ;
; -0.600 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.632      ;
; -0.598 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.626      ;
; -0.597 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.625      ;
; -0.595 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.624      ;
; -0.592 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.620      ;
; -0.592 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.621      ;
; -0.591 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.623      ;
; -0.591 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.623      ;
; -0.587 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.615      ;
; -0.586 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.614      ;
; -0.579 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.607      ;
; -0.579 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.607      ;
; -0.578 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.606      ;
; -0.577 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.606      ;
; -0.576 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.608      ;
; -0.573 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.602      ;
; -0.567 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.599      ;
; -0.567 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.599      ;
; -0.565 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.597      ;
; -0.562 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.590      ;
; -0.561 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.589      ;
; -0.560 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.589      ;
; -0.558 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.587      ;
; -0.557 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.589      ;
; -0.556 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.585      ;
; -0.556 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.588      ;
; -0.556 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.588      ;
; -0.552 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.580      ;
; -0.549 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.578      ;
; -0.549 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.578      ;
; -0.548 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.580      ;
; -0.548 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.580      ;
; -0.547 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.576      ;
; -0.547 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.576      ;
; -0.545 ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.574      ;
; -0.543 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.571      ;
; -0.542 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.571      ;
; -0.540 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.572      ;
; -0.538 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.567      ;
; -0.536 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.565      ;
; -0.531 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.563      ;
; -0.531 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.563      ;
; -0.531 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[22] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.559      ;
; -0.530 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[24] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.558      ;
; -0.529 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.557      ;
; -0.521 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.550      ;
; -0.520 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.549      ;
; -0.518 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.546      ;
; -0.516 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.545      ;
; -0.516 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.545      ;
; -0.514 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.543      ;
; -0.514 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.543      ;
; -0.512 ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.541      ;
; -0.510 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[21] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.538      ;
; -0.509 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.541      ;
; -0.508 ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.537      ;
; -0.508 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.540      ;
; -0.508 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[23] ; CLK          ; CLK         ; 1.000        ; -0.004     ; 1.536      ;
; -0.506 ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.535      ;
; -0.505 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.534      ;
; -0.505 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.534      ;
; -0.503 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.532      ;
; -0.503 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.532      ;
; -0.501 ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.530      ;
; -0.500 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.532      ;
; -0.500 ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.532      ;
; -0.499 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.531      ;
; -0.499 ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.531      ;
; -0.497 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[20] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.526      ;
; -0.497 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[18] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.526      ;
; -0.495 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[16] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.524      ;
; -0.495 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.524      ;
; -0.493 ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[19] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.522      ;
; -0.493 ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[13] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.522      ;
; -0.488 ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[14] ; CLK          ; CLK         ; 1.000        ; -0.003     ; 1.517      ;
; -0.485 ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.517      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                 ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+
; -1.589 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; 0.000        ; 1.663      ; 0.367      ;
; -1.089 ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp     ; Clock_Divider:cd|clk_tmp ; CLK         ; -0.500       ; 1.663      ; 0.367      ;
; 0.358  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.510      ;
; 0.365  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.518      ;
; 0.369  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.374  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.484  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.636      ;
; 0.496  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[1]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.649      ;
; 0.500  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.652      ;
; 0.503  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.510  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.663      ;
; 0.514  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.525  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.677      ;
; 0.531  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[2]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.684      ;
; 0.535  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.687      ;
; 0.544  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.546  ; Clock_Divider:cd|counter[8]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.549  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.559  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.711      ;
; 0.566  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; Clock_Divider:cd|counter[7]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[3]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.719      ;
; 0.580  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.732      ;
; 0.591  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.742      ;
; 0.593  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.594  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.746      ;
; 0.601  ; Clock_Divider:cd|counter[22] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.601  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.753      ;
; 0.602  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.753      ;
; 0.603  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.755      ;
; 0.608  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[0]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.608  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.760      ;
; 0.610  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.615  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.767      ;
; 0.626  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.777      ;
; 0.628  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.780      ;
; 0.636  ; Clock_Divider:cd|counter[5]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.788      ;
; 0.643  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.650  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.657  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.808      ;
; 0.659  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.001      ; 0.812      ;
; 0.659  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.001      ; 0.812      ;
; 0.661  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.812      ;
; 0.661  ; Clock_Divider:cd|counter[14] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.812      ;
; 0.661  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[4]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.813      ;
; 0.663  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.004     ; 0.811      ;
; 0.664  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[11] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.664  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.816      ;
; 0.666  ; Clock_Divider:cd|counter[24] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.001      ; 0.819      ;
; 0.678  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.830      ;
; 0.685  ; Clock_Divider:cd|counter[4]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.837      ;
; 0.687  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.839      ;
; 0.691  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.843      ;
; 0.696  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.847      ;
; 0.696  ; Clock_Divider:cd|counter[0]  ; Clock_Divider:cd|counter[5]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.848      ;
; 0.698  ; Clock_Divider:cd|counter[6]  ; Clock_Divider:cd|counter[10] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.850      ;
; 0.699  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.851      ;
; 0.699  ; Clock_Divider:cd|counter[10] ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.004     ; 0.847      ;
; 0.702  ; Clock_Divider:cd|counter[13] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.705  ; Clock_Divider:cd|counter[18] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.857      ;
; 0.711  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.863      ;
; 0.713  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.865      ;
; 0.723  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[13] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.875      ;
; 0.725  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.725  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[14] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.725  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[19] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.877      ;
; 0.727  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[20] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.879      ;
; 0.727  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.878      ;
; 0.727  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.879      ;
; 0.732  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|clk_tmp     ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.884      ;
; 0.733  ; Clock_Divider:cd|counter[11] ; Clock_Divider:cd|counter[17] ; CLK                      ; CLK         ; 0.000        ; -0.004     ; 0.881      ;
; 0.734  ; Clock_Divider:cd|counter[3]  ; Clock_Divider:cd|counter[9]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; Clock_Divider:cd|counter[9]  ; Clock_Divider:cd|counter[15] ; CLK                      ; CLK         ; 0.000        ; -0.004     ; 0.882      ;
; 0.736  ; Clock_Divider:cd|counter[23] ; Clock_Divider:cd|counter[24] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.888      ;
; 0.739  ; Clock_Divider:cd|counter[21] ; Clock_Divider:cd|counter[22] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.891      ;
; 0.740  ; Clock_Divider:cd|counter[16] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.891      ;
; 0.743  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.895      ;
; 0.748  ; Clock_Divider:cd|counter[2]  ; Clock_Divider:cd|counter[8]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.748  ; Clock_Divider:cd|counter[1]  ; Clock_Divider:cd|counter[7]  ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.752  ; Clock_Divider:cd|counter[19] ; Clock_Divider:cd|counter[23] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.903      ;
; 0.754  ; Clock_Divider:cd|counter[20] ; Clock_Divider:cd|counter[21] ; CLK                      ; CLK         ; 0.000        ; -0.001     ; 0.905      ;
; 0.755  ; Clock_Divider:cd|counter[17] ; Clock_Divider:cd|counter[18] ; CLK                      ; CLK         ; 0.000        ; 0.001      ; 0.908      ;
; 0.758  ; Clock_Divider:cd|counter[15] ; Clock_Divider:cd|counter[16] ; CLK                      ; CLK         ; 0.000        ; 0.001      ; 0.911      ;
; 0.766  ; Clock_Divider:cd|counter[12] ; Clock_Divider:cd|counter[12] ; CLK                      ; CLK         ; 0.000        ; 0.000      ; 0.918      ;
+--------+------------------------------+------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock_Divider:cd|clk_tmp'                                                                                                                                      ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.469 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[0][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.617      ;
; 0.548 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[0][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.696      ;
; 0.549 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[1][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.697      ;
; 0.617 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 0.771      ;
; 0.682 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[1][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.830      ;
; 0.800 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[0][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.948      ;
; 0.822 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[1][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 0.970      ;
; 0.870 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.026      ;
; 0.892 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.048      ;
; 0.907 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.061      ;
; 0.930 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.084      ;
; 0.968 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.122      ;
; 0.994 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[1][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 1.142      ;
; 0.999 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[3][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.149      ;
; 1.001 ; ALU:the_best_alu_in_kista|SUM[2]    ; Register_File:rf|register_arr[2][2] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.151      ;
; 1.002 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.156      ;
; 1.023 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[0][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.004     ; 1.171      ;
; 1.026 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.180      ;
; 1.076 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.230      ;
; 1.098 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.252      ;
; 1.105 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.261      ;
; 1.129 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[2][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.279      ;
; 1.130 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.284      ;
; 1.133 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.287      ;
; 1.135 ; ALU:the_best_alu_in_kista|SUM[1]    ; Register_File:rf|register_arr[3][1] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.285      ;
; 1.160 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.316      ;
; 1.162 ; Register_File:rf|register_arr[3][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.316      ;
; 1.164 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.318      ;
; 1.182 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.338      ;
; 1.191 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.345      ;
; 1.205 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[3][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.355      ;
; 1.205 ; ALU:the_best_alu_in_kista|SUM[0]    ; Register_File:rf|register_arr[2][0] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.355      ;
; 1.212 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.368      ;
; 1.224 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[0]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.380      ;
; 1.226 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.380      ;
; 1.231 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.385      ;
; 1.250 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.406      ;
; 1.262 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.418      ;
; 1.267 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[3][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.417      ;
; 1.269 ; ALU:the_best_alu_in_kista|SUM[3]    ; Register_File:rf|register_arr[2][3] ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; -0.002     ; 1.419      ;
; 1.292 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.448      ;
; 1.372 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.526      ;
; 1.386 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.542      ;
; 1.391 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.545      ;
; 1.398 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.554      ;
; 1.408 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.564      ;
; 1.412 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.568      ;
; 1.415 ; Register_File:rf|register_arr[1][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.571      ;
; 1.437 ; Register_File:rf|register_arr[0][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.593      ;
; 1.454 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.610      ;
; 1.457 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.611      ;
; 1.484 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.638      ;
; 1.486 ; Register_File:rf|register_arr[2][3] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.640      ;
; 1.508 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.664      ;
; 1.510 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.664      ;
; 1.517 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.673      ;
; 1.519 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.673      ;
; 1.534 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.688      ;
; 1.556 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.710      ;
; 1.558 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|Z_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.714      ;
; 1.597 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.751      ;
; 1.612 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.766      ;
; 1.632 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.786      ;
; 1.639 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.795      ;
; 1.678 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.832      ;
; 1.687 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.841      ;
; 1.711 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.865      ;
; 1.718 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.874      ;
; 1.724 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.878      ;
; 1.725 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.879      ;
; 1.726 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.880      ;
; 1.733 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.889      ;
; 1.758 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[1]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.914      ;
; 1.765 ; Register_File:rf|register_arr[3][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.919      ;
; 1.765 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.919      ;
; 1.774 ; Register_File:rf|register_arr[2][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.928      ;
; 1.792 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.948      ;
; 1.800 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.956      ;
; 1.804 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.958      ;
; 1.811 ; Register_File:rf|register_arr[2][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.965      ;
; 1.815 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.971      ;
; 1.819 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 1.973      ;
; 1.834 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.990      ;
; 1.837 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 1.993      ;
; 1.849 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[3]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.005      ;
; 1.852 ; Register_File:rf|register_arr[3][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.006      ;
; 1.852 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.008      ;
; 1.864 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|SUM[2]    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.020      ;
; 1.879 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.033      ;
; 1.886 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.042      ;
; 1.960 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.116      ;
; 1.966 ; Register_File:rf|register_arr[3][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.120      ;
; 1.968 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.124      ;
; 1.972 ; Register_File:rf|register_arr[2][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.002      ; 2.126      ;
; 1.973 ; Register_File:rf|register_arr[1][0] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.129      ;
; 2.002 ; Register_File:rf|register_arr[0][2] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.158      ;
; 2.005 ; Register_File:rf|register_arr[0][0] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.161      ;
; 2.017 ; Register_File:rf|register_arr[0][1] ; ALU:the_best_alu_in_kista|O_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.173      ;
; 2.047 ; Register_File:rf|register_arr[1][2] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.203      ;
; 2.055 ; Register_File:rf|register_arr[1][1] ; ALU:the_best_alu_in_kista|N_Flag    ; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 0.000        ; 0.004      ; 2.211      ;
+-------+-------------------------------------+-------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|clk_tmp     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Clock_Divider:cd|counter[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|clk_tmp|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[20]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[21]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[22]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[23]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[24]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; cd|counter[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; cd|counter[4]|clk            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock_Divider:cd|clk_tmp'                                                                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|N_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|O_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|SUM[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; ALU:the_best_alu_in_kista|Z_Flag    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; Register_File:rf|register_arr[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp|regout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; cd|clk_tmp~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; rf|register_arr[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|N_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|O_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[0]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[1]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[2]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|SUM[3]|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock_Divider:cd|clk_tmp ; Rise       ; the_best_alu_in_kista|Z_Flag|clk    ;
+--------+--------------+----------------+------------------+--------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 2.874 ; 2.874 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 1.063 ; 1.063 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 1.063 ; 1.063 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 0.940 ; 0.940 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 0.714 ; 0.714 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 0.759 ; 0.759 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 2.526 ; 2.526 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 3.498 ; 3.498 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 3.418 ; 3.418 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 3.498 ; 3.498 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 3.477 ; 3.477 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 2.297 ; 2.297 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 2.297 ; 2.297 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 1.570 ; 1.570 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 2.254 ; 2.254 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 2.225 ; 2.225 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 2.254 ; 2.254 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 3.597 ; 3.597 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 1.029 ; 1.029 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 1.079 ; 1.079 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 0.974 ; 0.974 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 0.908 ; 0.908 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 0.974 ; 0.974 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 0.861 ; 0.861 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -1.884 ; -1.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 0.082  ; 0.082  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -0.207 ; -0.207 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -0.367 ; -0.367 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -0.142 ; -0.142 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 0.082  ; 0.082  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -2.379 ; -2.379 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -1.997 ; -1.997 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -2.194 ; -2.194 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -2.004 ; -2.004 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -1.997 ; -1.997 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -0.273 ; -0.273 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -1.041 ; -1.041 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -0.273 ; -0.273 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -0.693 ; -0.693 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -0.693 ; -0.693 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -0.930 ; -0.930 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -2.740 ; -2.740 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 0.161  ; 0.161  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 0.412  ; 0.412  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -0.686 ; -0.686 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -0.686 ; -0.686 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -0.756 ; -0.756 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -0.639 ; -0.639 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.061 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.319 ; 5.319 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 5.894 ; 5.894 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.163 ; 5.163 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.722 ; 4.722 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.868 ; 4.868 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.894 ; 5.894 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 4.824 ; 4.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.294 ; 5.294 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.061 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.061 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.319 ; 5.319 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.722 ; 4.722 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.163 ; 5.163 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.722 ; 4.722 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.868 ; 4.868 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.894 ; 5.894 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 4.824 ; 4.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.294 ; 5.294 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.061 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[1]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[2]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; OE         ; OUTPUT[3]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[1]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[2]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; OE         ; OUTPUT[3]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack          ; -4.238  ; -2.547 ; N/A      ; N/A     ; -1.380              ;
;  CLK                      ; -2.829  ; -2.547 ; N/A      ; N/A     ; -1.380              ;
;  Clock_Divider:cd|clk_tmp ; -4.238  ; 0.469  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS           ; -94.632 ; -2.547 ; 0.0      ; 0.0     ; -50.38              ;
;  CLK                      ; -47.154 ; -2.547 ; N/A      ; N/A     ; -27.380             ;
;  Clock_Divider:cd|clk_tmp ; -47.478 ; 0.000  ; N/A      ; N/A     ; -23.000             ;
+---------------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+-------+-------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; 5.313 ; 5.313 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 2.684 ; 2.684 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; 2.684 ; 2.684 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; 2.304 ; 2.304 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; 1.944 ; 1.944 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 2.038 ; 2.038 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; 4.552 ; 4.552 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; 7.013 ; 7.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; 6.918 ; 6.918 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; 7.013 ; 7.013 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; 6.957 ; 6.957 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; 5.628 ; 5.628 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; 5.628 ; 5.628 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; 4.332 ; 4.332 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; 5.573 ; 5.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; 5.445 ; 5.445 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; 5.573 ; 5.573 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; 6.745 ; 6.745 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 3.022 ; 3.022 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 3.170 ; 3.170 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; 2.365 ; 2.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; 2.257 ; 2.257 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; 2.365 ; 2.365 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; 2.077 ; 2.077 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+-------+-------+------------+--------------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; Data Port ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+-----------+--------------------------+--------+--------+------------+--------------------------+
; IE        ; Clock_Divider:cd|clk_tmp ; -1.884 ; -1.884 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; INPUT[*]  ; Clock_Divider:cd|clk_tmp ; 0.082  ; 0.082  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[0] ; Clock_Divider:cd|clk_tmp ; -0.207 ; -0.207 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[1] ; Clock_Divider:cd|clk_tmp ; -0.367 ; -0.367 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[2] ; Clock_Divider:cd|clk_tmp ; -0.142 ; -0.142 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  INPUT[3] ; Clock_Divider:cd|clk_tmp ; 0.082  ; 0.082  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OE        ; Clock_Divider:cd|clk_tmp ; -2.379 ; -2.379 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OP[*]     ; Clock_Divider:cd|clk_tmp ; -1.997 ; -1.997 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[0]    ; Clock_Divider:cd|clk_tmp ; -2.194 ; -2.194 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[1]    ; Clock_Divider:cd|clk_tmp ; -2.004 ; -2.004 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OP[2]    ; Clock_Divider:cd|clk_tmp ; -1.997 ; -1.997 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RA[*]     ; Clock_Divider:cd|clk_tmp ; -0.273 ; -0.273 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[0]    ; Clock_Divider:cd|clk_tmp ; -1.041 ; -1.041 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RA[1]    ; Clock_Divider:cd|clk_tmp ; -0.273 ; -0.273 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RB[*]     ; Clock_Divider:cd|clk_tmp ; -0.693 ; -0.693 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[0]    ; Clock_Divider:cd|clk_tmp ; -0.693 ; -0.693 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  RB[1]    ; Clock_Divider:cd|clk_tmp ; -0.930 ; -0.930 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; RESET     ; Clock_Divider:cd|clk_tmp ; -2.740 ; -2.740 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadA     ; Clock_Divider:cd|clk_tmp ; 0.161  ; 0.161  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; ReadB     ; Clock_Divider:cd|clk_tmp ; 0.412  ; 0.412  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; WAddr[*]  ; Clock_Divider:cd|clk_tmp ; -0.686 ; -0.686 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[0] ; Clock_Divider:cd|clk_tmp ; -0.686 ; -0.686 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  WAddr[1] ; Clock_Divider:cd|clk_tmp ; -0.756 ; -0.756 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Write     ; Clock_Divider:cd|clk_tmp ; -0.639 ; -0.639 ; Rise       ; Clock_Divider:cd|clk_tmp ;
+-----------+--------------------------+--------+--------+------------+--------------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise   ; Fall   ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+--------+--------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 5.748  ;        ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 10.080 ; 10.080 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 11.020 ; 11.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 9.411  ; 9.411  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 8.510  ; 8.510  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 8.947  ; 8.947  ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 11.020 ; 11.020 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 8.797  ; 8.797  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 9.658  ; 9.658  ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;        ; 5.748  ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+--------+--------+------------+--------------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; Data Port  ; Clock Port               ; Rise  ; Fall  ; Clock Edge ; Clock Reference          ;
+------------+--------------------------+-------+-------+------------+--------------------------+
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ; 3.061 ;       ; Rise       ; Clock_Divider:cd|clk_tmp ;
; N_Flag     ; Clock_Divider:cd|clk_tmp ; 5.319 ; 5.319 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; OUTPUT[*]  ; Clock_Divider:cd|clk_tmp ; 4.722 ; 4.722 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[0] ; Clock_Divider:cd|clk_tmp ; 5.163 ; 5.163 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[1] ; Clock_Divider:cd|clk_tmp ; 4.722 ; 4.722 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[2] ; Clock_Divider:cd|clk_tmp ; 4.868 ; 4.868 ; Rise       ; Clock_Divider:cd|clk_tmp ;
;  OUTPUT[3] ; Clock_Divider:cd|clk_tmp ; 5.894 ; 5.894 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; O_Flag     ; Clock_Divider:cd|clk_tmp ; 4.824 ; 4.824 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; Z_Flag     ; Clock_Divider:cd|clk_tmp ; 5.294 ; 5.294 ; Rise       ; Clock_Divider:cd|clk_tmp ;
; CLK1HZ_po  ; Clock_Divider:cd|clk_tmp ;       ; 3.061 ; Fall       ; Clock_Divider:cd|clk_tmp ;
+------------+--------------------------+-------+-------+------------+--------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[1]   ; 10.250 ; 10.250 ; 10.250 ; 10.250 ;
; OE         ; OUTPUT[2]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; OE         ; OUTPUT[3]   ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[1]   ; 5.814 ; 5.814 ; 5.814 ; 5.814 ;
; OE         ; OUTPUT[2]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; OE         ; OUTPUT[3]   ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 675      ; 0        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; Clock_Divider:cd|clk_tmp ; Clock_Divider:cd|clk_tmp ; 448      ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 184   ; 184  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 13 10:18:07 2021
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock_Divider:cd|clk_tmp Clock_Divider:cd|clk_tmp
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.238
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.238       -47.478 Clock_Divider:cd|clk_tmp 
    Info (332119):    -2.829       -47.154 CLK 
Info (332146): Worst-case hold slack is -2.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.547        -2.547 CLK 
    Info (332119):     1.008         0.000 Clock_Divider:cd|clk_tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLK 
    Info (332119):    -0.500       -23.000 Clock_Divider:cd|clk_tmp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.263        -9.884 Clock_Divider:cd|clk_tmp 
    Info (332119):    -0.836        -9.533 CLK 
Info (332146): Worst-case hold slack is -1.589
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.589        -1.589 CLK 
    Info (332119):     0.469         0.000 Clock_Divider:cd|clk_tmp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLK 
    Info (332119):    -0.500       -23.000 Clock_Divider:cd|clk_tmp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 491 megabytes
    Info: Processing ended: Mon Sep 13 10:18:08 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


