![Alt text](/img/verilog_header.png)

# Verilog Course Examples
## English
Welcome to the GitHub repository for the Free Verilog Course on Udemy! 
This repository includes examples and exercises covered in the course 
to support learning and hands-on practice with Verilog. 
You can clone or download the repository to follow along with the course content.

**Contents**

Example Files: Organized by lesson number
Documentation: Brief comments and explanations in the code files
git clone https://github.com/fatihilig-fpga/udemy_verilog_ile_FPGA_Tasarimina_Giris_Dersi.git
Open the Verilog files in your preferred Verilog editor or simulator.
Follow the course exercises using these examples.
For any questions or discussions, feel free to reach out on Linkedin.

Happy coding!


## Turkce
Udemy üzerinde sunduğum Ücretsiz Verilog Kursu (Ucretsiz Verilog ile FPGA Tasarimina Giris Dersi)
için hazırladığım örneklere hoş geldiniz! Bu repo, kursta ele alınan örnekleri 
ve alıştırmaları içermektedir ve Verilog öğrenimini desteklemek için geliştirilmiştir. 
Kurs içeriği ile birlikte çalışmak için bu repoyu klonlayabilir veya indirebilirsiniz.

**İçerikler** 
Örnek Dosyalar: Ders numarasına göre sıralanmıştır
Dokümantasyon: Kod dosyalarında kısa açıklamalar ve yorumlar
git clone https://github.com/fatihilig-fpga/udemy_verilog_ile_FPGA_Tasarimina_Giris_Dersi.git
Verilog dosyalarını tercih ettiğiniz Verilog düzenleyicisinde veya simülatörde açın.
Bu örnekleri kullanarak kurs alıştırmalarını takip edin.
Sorularınız veya tartışmalarınız için Linkedin uzerinden 
iletişime geçebilirsiniz.

İyi çalışmalar!


