$comment
	File created using the following command:
		vcd file ALU_full.msim.vcd -direction
$end
$date
	Fri Sep 30 15:03:31 2022
$end
$version
	ModelSim Version 10.5b
$end
$timescale
	1ps
$end

$scope module CSA_32_vlg_vec_tst $end
$var reg 32 ! a1 [31:0] $end
$var reg 32 " b1 [31:0] $end
$var reg 1 # cin $end
$var wire 1 $ cout $end
$var wire 1 % sum [31] $end
$var wire 1 & sum [30] $end
$var wire 1 ' sum [29] $end
$var wire 1 ( sum [28] $end
$var wire 1 ) sum [27] $end
$var wire 1 * sum [26] $end
$var wire 1 + sum [25] $end
$var wire 1 , sum [24] $end
$var wire 1 - sum [23] $end
$var wire 1 . sum [22] $end
$var wire 1 / sum [21] $end
$var wire 1 0 sum [20] $end
$var wire 1 1 sum [19] $end
$var wire 1 2 sum [18] $end
$var wire 1 3 sum [17] $end
$var wire 1 4 sum [16] $end
$var wire 1 5 sum [15] $end
$var wire 1 6 sum [14] $end
$var wire 1 7 sum [13] $end
$var wire 1 8 sum [12] $end
$var wire 1 9 sum [11] $end
$var wire 1 : sum [10] $end
$var wire 1 ; sum [9] $end
$var wire 1 < sum [8] $end
$var wire 1 = sum [7] $end
$var wire 1 > sum [6] $end
$var wire 1 ? sum [5] $end
$var wire 1 @ sum [4] $end
$var wire 1 A sum [3] $end
$var wire 1 B sum [2] $end
$var wire 1 C sum [1] $end
$var wire 1 D sum [0] $end

$scope module i1 $end
$var wire 1 E gnd $end
$var wire 1 F vcc $end
$var wire 1 G unknown $end
$var tri1 1 H devclrn $end
$var tri1 1 I devpor $end
$var tri1 1 J devoe $end
$var wire 1 K sum[0]~output_o $end
$var wire 1 L sum[1]~output_o $end
$var wire 1 M sum[2]~output_o $end
$var wire 1 N sum[3]~output_o $end
$var wire 1 O sum[4]~output_o $end
$var wire 1 P sum[5]~output_o $end
$var wire 1 Q sum[6]~output_o $end
$var wire 1 R sum[7]~output_o $end
$var wire 1 S sum[8]~output_o $end
$var wire 1 T sum[9]~output_o $end
$var wire 1 U sum[10]~output_o $end
$var wire 1 V sum[11]~output_o $end
$var wire 1 W sum[12]~output_o $end
$var wire 1 X sum[13]~output_o $end
$var wire 1 Y sum[14]~output_o $end
$var wire 1 Z sum[15]~output_o $end
$var wire 1 [ sum[16]~output_o $end
$var wire 1 \ sum[17]~output_o $end
$var wire 1 ] sum[18]~output_o $end
$var wire 1 ^ sum[19]~output_o $end
$var wire 1 _ sum[20]~output_o $end
$var wire 1 ` sum[21]~output_o $end
$var wire 1 a sum[22]~output_o $end
$var wire 1 b sum[23]~output_o $end
$var wire 1 c sum[24]~output_o $end
$var wire 1 d sum[25]~output_o $end
$var wire 1 e sum[26]~output_o $end
$var wire 1 f sum[27]~output_o $end
$var wire 1 g sum[28]~output_o $end
$var wire 1 h sum[29]~output_o $end
$var wire 1 i sum[30]~output_o $end
$var wire 1 j sum[31]~output_o $end
$var wire 1 k cout~output_o $end
$var wire 1 l b1[0]~input_o $end
$var wire 1 m a1[0]~input_o $end
$var wire 1 n cin~input_o $end
$var wire 1 o CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~1_cout $end
$var wire 1 p CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~2_combout $end
$var wire 1 q a1[1]~input_o $end
$var wire 1 r b1[1]~input_o $end
$var wire 1 s CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~3 $end
$var wire 1 t CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~4_combout $end
$var wire 1 u b1[2]~input_o $end
$var wire 1 v a1[2]~input_o $end
$var wire 1 w CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~5 $end
$var wire 1 x CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~6_combout $end
$var wire 1 y a1[3]~input_o $end
$var wire 1 z b1[3]~input_o $end
$var wire 1 { CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~7 $end
$var wire 1 | CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~8_combout $end
$var wire 1 } a1[4]~input_o $end
$var wire 1 ~ CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~9 $end
$var wire 1 !! CSA_16_1|CSA_8_1|RCA_1|fa_1|WideXor0~10_combout $end
$var wire 1 "! b1[4]~input_o $end
$var wire 1 #! CSA_16_1|CSA_8_1|MUX4_1|X[0]~0_combout $end
$var wire 1 $! a1[5]~input_o $end
$var wire 1 %! b1[5]~input_o $end
$var wire 1 &! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~1_cout $end
$var wire 1 '! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~2_combout $end
$var wire 1 (! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~1_cout $end
$var wire 1 )! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~2_combout $end
$var wire 1 *! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~4_combout $end
$var wire 1 +! a1[6]~input_o $end
$var wire 1 ,! b1[6]~input_o $end
$var wire 1 -! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~3 $end
$var wire 1 .! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~5_combout $end
$var wire 1 /! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~3 $end
$var wire 1 0! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~4_combout $end
$var wire 1 1! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~7_combout $end
$var wire 1 2! b1[7]~input_o $end
$var wire 1 3! a1[7]~input_o $end
$var wire 1 4! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~6 $end
$var wire 1 5! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~8_combout $end
$var wire 1 6! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~5 $end
$var wire 1 7! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~6_combout $end
$var wire 1 8! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~10_combout $end
$var wire 1 9! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~9 $end
$var wire 1 :! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~11_combout $end
$var wire 1 ;! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~7 $end
$var wire 1 <! CSA_16_1|CSA_8_1|RCA_3|fa_2|WideXor0~8_combout $end
$var wire 1 =! CSA_16_1|CSA_8_1|RCA_2|fa_2|WideXor0~13_combout $end
$var wire 1 >! b1[8]~input_o $end
$var wire 1 ?! a1[8]~input_o $end
$var wire 1 @! CSA_16_1|MUX8_2|X[0]~0_combout $end
$var wire 1 A! b1[9]~input_o $end
$var wire 1 B! a1[9]~input_o $end
$var wire 1 C! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 D! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 E! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 F! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 G! CSA_16_1|MUX8_2|X[1]~1_combout $end
$var wire 1 H! a1[10]~input_o $end
$var wire 1 I! b1[10]~input_o $end
$var wire 1 J! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 K! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 L! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 M! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 N! CSA_16_1|MUX8_2|X[2]~2_combout $end
$var wire 1 O! b1[11]~input_o $end
$var wire 1 P! a1[11]~input_o $end
$var wire 1 Q! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 R! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 S! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 T! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 U! CSA_16_1|MUX8_2|X[3]~3_combout $end
$var wire 1 V! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 W! CSA_16_1|CSA_8_3|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 X! b1[12]~input_o $end
$var wire 1 Y! a1[12]~input_o $end
$var wire 1 Z! CSA_16_1|CSA_8_3|MUX4_1|X[0]~0_combout $end
$var wire 1 [! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 \! CSA_16_1|CSA_8_2|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 ]! CSA_16_1|MUX8_2|X[4]~4_combout $end
$var wire 1 ^! b1[13]~input_o $end
$var wire 1 _! a1[13]~input_o $end
$var wire 1 `! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~1_cout $end
$var wire 1 a! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~2_combout $end
$var wire 1 b! CSA_16_1|MUX8_2|X[5]~6_combout $end
$var wire 1 c! CSA_16_1|MUX8_2|X[5]~5_combout $end
$var wire 1 d! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~1_cout $end
$var wire 1 e! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~2_combout $end
$var wire 1 f! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~4_combout $end
$var wire 1 g! b1[14]~input_o $end
$var wire 1 h! a1[14]~input_o $end
$var wire 1 i! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~3 $end
$var wire 1 j! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~5_combout $end
$var wire 1 k! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~3 $end
$var wire 1 l! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~4_combout $end
$var wire 1 m! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~7_combout $end
$var wire 1 n! a1[15]~input_o $end
$var wire 1 o! b1[15]~input_o $end
$var wire 1 p! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~5 $end
$var wire 1 q! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~6_combout $end
$var wire 1 r! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~6 $end
$var wire 1 s! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~8_combout $end
$var wire 1 t! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~10_combout $end
$var wire 1 u! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~9 $end
$var wire 1 v! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~11_combout $end
$var wire 1 w! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~7 $end
$var wire 1 x! CSA_16_1|CSA_8_2|RCA_3|fa_2|WideXor0~8_combout $end
$var wire 1 y! CSA_16_1|CSA_8_2|RCA_2|fa_2|WideXor0~13_combout $end
$var wire 1 z! b1[16]~input_o $end
$var wire 1 {! a1[16]~input_o $end
$var wire 1 |! MUX0|X[0]~0_combout $end
$var wire 1 }! b1[17]~input_o $end
$var wire 1 ~! a1[17]~input_o $end
$var wire 1 !" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 "" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 #" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 $" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 %" MUX0|X[1]~1_combout $end
$var wire 1 &" a1[18]~input_o $end
$var wire 1 '" b1[18]~input_o $end
$var wire 1 (" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 )" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 *" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 +" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 ," MUX0|X[2]~2_combout $end
$var wire 1 -" a1[19]~input_o $end
$var wire 1 ." b1[19]~input_o $end
$var wire 1 /" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 0" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 1" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 2" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 3" MUX0|X[3]~3_combout $end
$var wire 1 4" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 5" CSA_16_2|CSA_8_1|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 6" a1[20]~input_o $end
$var wire 1 7" b1[20]~input_o $end
$var wire 1 8" CSA_16_3|CSA_8_1|MUX4_1|X[0]~0_combout $end
$var wire 1 9" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 :" CSA_16_3|CSA_8_1|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 ;" MUX0|X[4]~4_combout $end
$var wire 1 <" a1[21]~input_o $end
$var wire 1 =" b1[21]~input_o $end
$var wire 1 >" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~1_cout $end
$var wire 1 ?" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~2_combout $end
$var wire 1 @" MUX0|X[5]~5_combout $end
$var wire 1 A" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~1_cout $end
$var wire 1 B" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~2_combout $end
$var wire 1 C" MUX0|X[5]~6_combout $end
$var wire 1 D" a1[22]~input_o $end
$var wire 1 E" b1[22]~input_o $end
$var wire 1 F" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~3 $end
$var wire 1 G" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~4_combout $end
$var wire 1 H" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~3 $end
$var wire 1 I" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~4_combout $end
$var wire 1 J" MUX0|X[6]~7_combout $end
$var wire 1 K" b1[23]~input_o $end
$var wire 1 L" a1[23]~input_o $end
$var wire 1 M" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~5 $end
$var wire 1 N" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~6_combout $end
$var wire 1 O" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~5 $end
$var wire 1 P" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~6_combout $end
$var wire 1 Q" MUX0|X[7]~8_combout $end
$var wire 1 R" b1[24]~input_o $end
$var wire 1 S" a1[24]~input_o $end
$var wire 1 T" MUX0|X[8]~9_combout $end
$var wire 1 U" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~7 $end
$var wire 1 V" CSA_16_2|CSA_8_1|RCA_2|fa_2|WideXor0~8_combout $end
$var wire 1 W" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~7 $end
$var wire 1 X" CSA_16_2|CSA_8_1|RCA_3|fa_2|WideXor0~8_combout $end
$var wire 1 Y" MUX0|X[8]~10_combout $end
$var wire 1 Z" MUX0|X[8]~11_combout $end
$var wire 1 [" MUX0|X[9]~13_combout $end
$var wire 1 \" a1[25]~input_o $end
$var wire 1 ]" b1[25]~input_o $end
$var wire 1 ^" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 _" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 `" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~1_cout $end
$var wire 1 a" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~2_combout $end
$var wire 1 b" MUX0|X[9]~12_combout $end
$var wire 1 c" MUX0|X[9]~14_combout $end
$var wire 1 d" a1[26]~input_o $end
$var wire 1 e" b1[26]~input_o $end
$var wire 1 f" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 g" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 h" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~3 $end
$var wire 1 i" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~4_combout $end
$var wire 1 j" MUX0|X[10]~15_combout $end
$var wire 1 k" a1[27]~input_o $end
$var wire 1 l" b1[27]~input_o $end
$var wire 1 m" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 n" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 o" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~5 $end
$var wire 1 p" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~6_combout $end
$var wire 1 q" MUX0|X[11]~16_combout $end
$var wire 1 r" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 s" CSA_16_2|CSA_8_2|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 t" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~7 $end
$var wire 1 u" CSA_16_2|CSA_8_3|RCA_1|fa_2|WideXor0~8_combout $end
$var wire 1 v" MUX0|X[12]~17_combout $end
$var wire 1 w" a1[28]~input_o $end
$var wire 1 x" b1[28]~input_o $end
$var wire 1 y" MUX0|X[12]~18_combout $end
$var wire 1 z" b1[29]~input_o $end
$var wire 1 {" a1[29]~input_o $end
$var wire 1 |" CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~1_cout $end
$var wire 1 }" CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~2_combout $end
$var wire 1 ~" CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~1_cout $end
$var wire 1 !# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~2_combout $end
$var wire 1 "# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~4_combout $end
$var wire 1 ## b1[30]~input_o $end
$var wire 1 $# a1[30]~input_o $end
$var wire 1 %# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~3 $end
$var wire 1 &# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~4_combout $end
$var wire 1 '# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~3 $end
$var wire 1 (# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~5_combout $end
$var wire 1 )# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~7_combout $end
$var wire 1 *# a1[31]~input_o $end
$var wire 1 +# b1[31]~input_o $end
$var wire 1 ,# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~6 $end
$var wire 1 -# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~8_combout $end
$var wire 1 .# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~5 $end
$var wire 1 /# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~6_combout $end
$var wire 1 0# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~10_combout $end
$var wire 1 1# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~9 $end
$var wire 1 2# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~11_combout $end
$var wire 1 3# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~7 $end
$var wire 1 4# CSA_16_2|CSA_8_2|RCA_3|fa_2|WideXor0~8_combout $end
$var wire 1 5# CSA_16_2|CSA_8_2|RCA_2|fa_2|WideXor0~13_combout $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
b0 !
b0 "
0#
0$
0D
0C
0B
0A
0@
0?
0>
0=
0<
0;
0:
09
08
07
06
05
04
03
02
01
00
0/
0.
0-
0,
0+
0*
0)
0(
0'
0&
0%
0E
1F
xG
1H
1I
1J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
0d
0e
0f
0g
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
1s
0t
0u
0v
0w
0x
0y
0z
1{
0|
0}
0~
0!!
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
1-!
0.!
1/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
19!
0:!
1;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0E!
0F!
0G!
0H!
0I!
1J!
0K!
1L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
1V!
0W!
0X!
0Y!
0Z!
1[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
1i!
0j!
1k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
0t!
1u!
0v!
1w!
0x!
0y!
0z!
0{!
0|!
0}!
0~!
0!"
0""
0#"
0$"
0%"
0&"
0'"
1("
0)"
1*"
0+"
0,"
0-"
0."
0/"
00"
01"
02"
03"
14"
05"
06"
07"
08"
19"
0:"
0;"
0<"
0="
0>"
0?"
0@"
0A"
0B"
0C"
0D"
0E"
1F"
0G"
1H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
1U"
0V"
1W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
1f"
0g"
1h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
1r"
0s"
1t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
0!#
0"#
0##
0$#
1%#
0&#
1'#
0(#
0)#
0*#
0+#
0,#
0-#
0.#
0/#
00#
11#
02#
13#
04#
05#
$end
#1000000
