---
title: 氧化（微纳工艺）
date: 22-10-22 22:48:11
aliases: 
tags: 
publish: "true"
---

使衬底在氧化气体环境中氧化。

## 氧化设备

### 常规炉式氧化设备

![[Pasted image 20221022225252.png]]

![[Pasted image 20221022225303.png]]

### RTP 设备

![[Pasted image 20221022225525.png]]

加热温度高，速度快，可以减少热预算

## 热氧化过程

![[Pasted image 20221022230153.png]]

[[Deal-Grove 模型]]

## 应注意的问题

### 杂质

Na、K 等金属离子在 SiO2 中是快扩散杂质，将在 SiO2 中起移动电荷作用，引起 MOS 器件阈值电压漂移。因此要严格栅氧化前的 Si 片清洗和氧化环境的污染控制；氧化气氛中通少量 HCI 气氛是控制金属离子沾污的一个办法；

### 界面态的控制

Si／SiO2 界面的缺陷将成为 MOS 器件栅下的界面态，也会引起 MOS 器件阈值电压漂移。需要优化氧化前的 Si 片表面处理，优化氧化工艺，尽量减少 Si／ $SiO_{2}$ 界面缺陷。

### 硼穿透的问题

后续的加温过程中可能引起多晶硅栅中的 B 参杂穿透 SiO2 层进入沟道（B 在 SiO2 中是快扩散杂质）从而改变沟道内的杂质分布。

应对的方法：
提高 $SiO_{2}$ 的致密性，如采用氧化时加少量 NO，形成更致密的 SiON；采用尽可能厚的栅介质；不采用参杂的多晶硅栅（后面要讲的“金属栅”）

### 短沟道效应

随着栅长的缩短，$SiO_{2}$ 栅的厚度必需降到 1nm 以下，此时量子隧穿效应将十分明显，会引起栅漏电，即栅控能力的减小。

MOS 的栅控能力与单位面积下的栅电容 $C_{ox}$ 相关，增大 $C_{ox}$  的办法除了减小栅的厚度以外，还有增大栅介质的介电常数。通过引入 [[EOT]] 的概念，我们得以用 [[high-k 材料]]来避免栅厚度的减小。
