<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="26">
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog/cmp_37.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/cmp_37.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/bitshifter_36.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/bitshifter_36.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/adder_35.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/adder_35.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/smallgc_44.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/smallgc_44.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/map_38.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/map_38.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrow5map_43.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrow5map_43.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrow4map_42.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrow4map_42.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrow3map_41.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrow3map_41.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrow2map_40.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrow2map_40.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrow1map_39.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrow1map_39.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/alu_19.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/alu_19.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/scoredisplaydigits_31.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/scoredisplaydigits_31.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/registers_28.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/registers_28.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/pipeline_21.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/pipeline_21.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/ledrowcars_30.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/ledrowcars_30.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/car_26.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/car_26.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/bin_to_dec_20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/bin_to_dec_20.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/reset_conditioner_1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/reset_conditioner_1.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/gamestates_18.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/gamestates_18.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/edge_detector_7.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/edge_detector_7.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/display_12.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/display_12.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/button_conditioner_2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/button_conditioner_2.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../verilog/mojo_top_0.v"/>
        <Attr Name="ImportTime" Val="1575577853"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="mojo_top_0"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/verilog/mojo_top_0.v"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
