{"1": {"class_name": "a", "power_const": ["123", "234"], "idx": 1}, "2": {"class_name": "b", "power_const": ["345", "456"], "idx": 2}, "3": {"class_name": "rest", "power_const": [0, 0], "idx": 3}}
{"a": ["ADC_reg", "ADD_reg", "AND_reg", "ASR_reg", "B", "BFC", "BFI", "BIC_imm", "BIC_reg", "BKPT", "BL", "BLX_imm", "BLX_reg", "BX", "CBNZ", "CBZ", "CLZ", "CMN_reg", "CMP_imm", "CMP_reg", "EOR_reg"], "b": ["CPS", "LDR_imm_lit", "LDR_imm_off", "LDR_reg", "LDRB_imm_off", "LDRD_imm", "LDREX", "LDRH_imm_off", "LDRM", "LDRSH_reg", "LSR_reg", "REV16", "RSB_reg", "SEL", "SMMLS", "SSAT16", "STR_imm_off"], "rest": ["SUB_reg", "SUB_imm", "MOV_imm", "MOV_reg", "CMP_reg", "NEG_reg", "LSL_reg", "ROR_reg", "TST_reg", "ORR_reg", "ORN_reg", "ORNS_reg", "MUL", "MVN_reg", "STR_reg", "STRH_reg", "STRB_reg", "LDRH_reg", "LDRB_reg", "LDRSB_reg", "STRB_imm_off", "STRH_imm_off", "POP", "PUSH", "UXTH", "UXTB", "SXTH", "SXTB", "REV", "STM", "SVC", "SWI", "LDRD_lit", "STRD_imm", "TBH", "TBB", "LDREXB", "LDREXH", "STREX", "STREXB", "STREXH", "SRS", "RFE", "PKHTB", "PKHBT", "SXTB16", "UXTB16", "QADD", "QSUB", "RBIT", "REVSH", "SMLALD", "SMMUL", "SMMLA", "SDIV", "UDIV", "UMAAL", "UMULL", "SMULL", "SMLAL", "MSR", "UBFX", "SBFX", "SSAT", "USAT", "USAT16", "MOVT", "MOVW", "RSB_imm", "SBC_reg", "SBC_imm", "RSC", "QDADD"]}
{"y": ["ADC_reg", "AND_reg", "B", "BIC_imm", "BKPT", "BLX_imm", "BX", "CBNZ", "CLZ", "CMP_imm", "CMP_reg"], "n": ["ADD_reg", "SUB_reg", "SUB_imm", "MOV_imm", "MOV_reg", "LDR_imm_lit", "BLX_reg", "BFC", "BFI", "CMP_reg", "NEG_reg", "EOR_reg", "LSL_reg", "LSR_reg", "ASR_reg", "ROR_reg", "TST_reg", "CMN_reg", "ORR_reg", "ORN_reg", "ORNS_reg", "MUL", "MVN_reg", "BIC_reg", "LDR_reg", "STR_reg", "STRH_reg", "STRB_reg", "LDRH_reg", "LDRB_reg", "LDRSH_reg", "LDRSB_reg", "LDR_imm_off", "STR_imm_off", "LDRB_imm_off", "STRB_imm_off", "LDRH_imm_off", "STRH_imm_off", "POP", "PUSH", "UXTH", "UXTB", "SXTH", "SXTB", "REV", "CPS", "LDRM", "STM", "SVC", "SWI", "CBZ", "LDRD_lit", "LDRD_imm", "STRD_imm", "TBH", "TBB", "LDREXB", "LDREXH", "STREX", "STREXB", "STREXH", "SRS", "RFE", "PKHTB", "PKHBT", "SXTB16", "UXTB16", "QADD", "QSUB", "RBIT", "REV16", "REVSH", "SEL", "LDREX", "SMLALD", "SMMUL", "SMMLA", "SMMLS", "SDIV", "UDIV", "UMAAL", "UMULL", "SMULL", "SMLAL", "BL", "MSR", "UBFX", "SBFX", "SSAT", "SSAT16", "USAT", "USAT16", "MOVT", "MOVW", "RSB_imm", "RSB_reg", "SBC_reg", "SBC_imm", "RSC", "QDADD"]}
{"start_pc": 345678, "start_icount": 1, "end_icount": 14567, "end_pc": 456780}
{"error_regs": [ {"reg_name": "r0", "error_type": 1, "extra_info": [0, 5]}]}
{"mem_errors": [ {"region": {"start" : "0x123456", "end": "0x456778"}, "error_type" : " ", "extra_info" : " "}]}
