Fitter report for processador_top
Sun Jun 21 11:48:00 2020
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. I/O Rules Summary
 24. I/O Rules Details
 25. I/O Rules Matrix
 26. Fitter Device Options
 27. Operating Settings and Conditions
 28. Estimated Delay Added for Hold Timing Summary
 29. Estimated Delay Added for Hold Timing Details
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jun 21 11:48:00 2020       ;
; Quartus Prime Version           ; 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Revision Name                   ; processador_top                             ;
; Top-level Entity Name           ; operational_block                           ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CGXFC7C7F23C8                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 195 / 56,480 ( < 1 % )                      ;
; Total registers                 ; 288                                         ;
; Total pins                      ; 51 / 268 ( 19 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0 / 7,024,640 ( 0 % )                       ;
; Total RAM Blocks                ; 0 / 686 ( 0 % )                             ;
; Total DSP Blocks                ; 0 / 156 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 6 ( 0 % )                               ;
; Total PLLs                      ; 0 / 13 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CGXFC7C7F23C8                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.03        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.0%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   1.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                       ;
+----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                 ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; i_CLK~inputCLKENA0   ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
; i_CLR_N~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+----------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 604 ) ; 0.00 % ( 0 / 604 )         ; 0.00 % ( 0 / 604 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 604 ) ; 0.00 % ( 0 / 604 )         ; 0.00 % ( 0 / 604 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 604 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/intelFPGA_lite/19.1/workspace/Processador/output_files/processador_top.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 195 / 56,480       ; < 1 % ;
; ALMs needed [=A-B+C]                                        ; 195                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 228 / 56,480       ; < 1 % ;
;         [a] ALMs used for LUT logic and registers           ; 55                 ;       ;
;         [b] ALMs used for LUT logic                         ; 93                 ;       ;
;         [c] ALMs used for registers                         ; 80                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 56,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56,480         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 2                  ;       ;
;         [c] Due to LAB input limits                         ; 1                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 30 / 5,648         ; < 1 % ;
;     -- Logic LABs                                           ; 30                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 212                ;       ;
;     -- 7 input functions                                    ; 0                  ;       ;
;     -- 6 input functions                                    ; 128                ;       ;
;     -- 5 input functions                                    ; 47                 ;       ;
;     -- 4 input functions                                    ; 0                  ;       ;
;     -- <=3 input functions                                  ; 37                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 55                 ;       ;
;                                                             ;                    ;       ;
; Dedicated logic registers                                   ; 288                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 269 / 112,960      ; < 1 % ;
;         -- Secondary logic registers                        ; 19 / 112,960       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 288                ;       ;
;         -- Routing optimization registers                   ; 0                  ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 51 / 268           ; 19 %  ;
;     -- Clock pins                                           ; 4 / 11             ; 36 %  ;
;     -- Dedicated input pins                                 ; 0 / 23             ; 0 %   ;
;                                                             ;                    ;       ;
; M10K blocks                                                 ; 0 / 686            ; 0 %   ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 0 / 7,024,640      ; 0 %   ;
; Total block memory implementation bits                      ; 0 / 7,024,640      ; 0 %   ;
;                                                             ;                    ;       ;
; Total DSP Blocks                                            ; 0 / 156            ; 0 %   ;
;                                                             ;                    ;       ;
; Fractional PLLs                                             ; 0 / 7              ; 0 %   ;
; Global signals                                              ; 2                  ;       ;
;     -- Global clocks                                        ; 2 / 16             ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 88             ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 120            ; 0 %   ;
; SERDES Receivers                                            ; 0 / 120            ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1              ; 0 %   ;
; Hard IPs                                                    ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0.1% / 0.1% / 0.1% ;       ;
; Peak interconnect usage (total/H/V)                         ; 5.6% / 6.1% / 4.2% ;       ;
; Maximum fan-out                                             ; 288                ;       ;
; Highest non-global fan-out                                  ; 50                 ;       ;
; Total fan-out                                               ; 2386               ;       ;
; Average fan-out                                             ; 3.62               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 195 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 195                    ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 228 / 56480 ( < 1 % )  ; 0 / 56480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 55                     ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 93                     ; 0                              ;
;         [c] ALMs used for registers                         ; 80                     ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 36 / 56480 ( < 1 % )   ; 0 / 56480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 56480 ( < 1 % )    ; 0 / 56480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 2                      ; 0                              ;
;         [c] Due to LAB input limits                         ; 1                      ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 30 / 5648 ( < 1 % )    ; 0 / 5648 ( 0 % )               ;
;     -- Logic LABs                                           ; 30                     ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 212                    ; 0                              ;
;     -- 7 input functions                                    ; 0                      ; 0                              ;
;     -- 6 input functions                                    ; 128                    ; 0                              ;
;     -- 5 input functions                                    ; 47                     ; 0                              ;
;     -- 4 input functions                                    ; 0                      ; 0                              ;
;     -- <=3 input functions                                  ; 37                     ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 55                     ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 269 / 112960 ( < 1 % ) ; 0 / 112960 ( 0 % )             ;
;         -- Secondary logic registers                        ; 19 / 112960 ( < 1 % )  ; 0 / 112960 ( 0 % )             ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 288                    ; 0                              ;
;         -- Routing optimization registers                   ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 51                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 0                      ; 0                              ;
; Total block memory implementation bits                      ; 0                      ; 0                              ;
; Clock enable block                                          ; 2 / 122 ( 1 % )        ; 0 / 122 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 2386                   ; 0                              ;
;     -- Registered Connections                               ; 544                    ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 35                     ; 0                              ;
;     -- Output Ports                                         ; 16                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; i_ALU_s0        ; W19   ; 4A       ; 62           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_CLK           ; M16   ; 5B       ; 89           ; 35           ; 60           ; 288                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_CLR_N         ; N16   ; 5B       ; 89           ; 35           ; 43           ; 288                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RP_addr[0] ; AB12  ; 4A       ; 50           ; 0            ; 74           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RP_addr[1] ; AB13  ; 4A       ; 50           ; 0            ; 91           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RP_addr[2] ; U13   ; 4A       ; 50           ; 0            ; 40           ; 50                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RP_addr[3] ; AA14  ; 4A       ; 52           ; 0            ; 51           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RP_rd      ; P9    ; 3B       ; 40           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RQ_addr[0] ; Y11   ; 3B       ; 40           ; 0            ; 51           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RQ_addr[1] ; AA12  ; 3B       ; 40           ; 0            ; 34           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RQ_addr[2] ; V13   ; 4A       ; 50           ; 0            ; 57           ; 50                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RQ_addr[3] ; T12   ; 4A       ; 52           ; 0            ; 17           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_RQ_rd      ; N9    ; 3B       ; 40           ; 0            ; 0            ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_W_addr[0]  ; AA18  ; 4A       ; 60           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_W_addr[1]  ; R14   ; 4A       ; 68           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_W_addr[2]  ; AB18  ; 4A       ; 56           ; 0            ; 34           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_W_addr[3]  ; K9    ; 7A       ; 52           ; 81           ; 51           ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_W_wr       ; U15   ; 4A       ; 60           ; 0            ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_RF_s          ; AA13  ; 4A       ; 52           ; 0            ; 34           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[0]     ; Y16   ; 4A       ; 58           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[10]    ; AB21  ; 4A       ; 58           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[11]    ; AB15  ; 4A       ; 54           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[12]    ; K7    ; 8A       ; 40           ; 81           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[13]    ; C11   ; 7A       ; 50           ; 81           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[14]    ; Y17   ; 4A       ; 58           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[15]    ; V20   ; 4A       ; 62           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[1]     ; E12   ; 7A       ; 50           ; 81           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[2]     ; AA15  ; 4A       ; 54           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[3]     ; AB17  ; 4A       ; 56           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[4]     ; AA17  ; 4A       ; 60           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[5]     ; AA19  ; 4A       ; 62           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[6]     ; V14   ; 4A       ; 56           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[7]     ; Y15   ; 4A       ; 54           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[8]     ; V15   ; 4A       ; 56           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; i_R_DATA[9]     ; T14   ; 4A       ; 60           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_W_DATA[0]  ; Y21   ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[10] ; AB10  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[11] ; P12   ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[12] ; M8    ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[13] ; U12   ; 3B       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[14] ; R12   ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[15] ; U11   ; 3B       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[1]  ; Y9    ; 3B       ; 34           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[2]  ; Y14   ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[3]  ; AB20  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[4]  ; T13   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[5]  ; R10   ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[6]  ; T10   ; 3B       ; 34           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[7]  ; Y10   ; 3B       ; 34           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[8]  ; R11   ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; o_W_DATA[9]  ; AB11  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 16 / 32 ( 50 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 29 / 48 ( 60 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 3 / 80 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 1 / 32 ( 3 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 538        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 540        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 466        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 475        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 473        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 464        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 462        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 444        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 432        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 420        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 418        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ; 403        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 401        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 404        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 402        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ; 396        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA1      ; 39         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 38         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 47         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 108        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 115        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 113        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 131        ; 3B       ; i_RF_RQ_addr[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 139        ; 4A       ; i_RF_s                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 137        ; 4A       ; i_RF_RP_addr[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 142        ; 4A       ; i_R_DATA[2]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 153        ; 4A       ; i_R_DATA[4]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 155        ; 4A       ; i_RF_W_addr[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 156        ; 4A       ; i_R_DATA[5]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 158        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 163        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 49         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 51         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 107        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 110        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 124        ; 3B       ; o_W_DATA[10]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 126        ; 3B       ; o_W_DATA[9]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 134        ; 4A       ; i_RF_RP_addr[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 132        ; 4A       ; i_RF_RP_addr[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 140        ; 4A       ; i_R_DATA[11]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 145        ; 4A       ; i_R_DATA[3]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 147        ; 4A       ; i_RF_W_addr[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 148        ; 4A       ; o_W_DATA[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 150        ; 4A       ; i_R_DATA[10]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 161        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 468        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 470        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 472        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 465        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 452        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 442        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 430        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 427        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 406        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 384        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 382        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ; 380        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 387        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 394        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C1       ; 19         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 18         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 542        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 474        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 480        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 467        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 450        ; 7A       ; i_R_DATA[13]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 443        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 425        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 408        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ; 395        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 393        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 378        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ; 385        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 16         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 17         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 476        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 478        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 479        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 449        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 441        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 409        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 379        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 376        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 392        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E1       ; 20         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ; 21         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 539        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 484        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 477        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 469        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 451        ; 7A       ; i_R_DATA[1]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 433        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 417        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 411        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ; 377        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ; 398        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E21      ; 374        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ; 390        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 541        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ; 14         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 482        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 471        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 455        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 440        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 435        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 428        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 419        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 372        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 399        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 397        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 400        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ; 388        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G1       ; 23         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ; 22         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 15         ; B1L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G5       ; 537        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 481        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 460        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 453        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 438        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 447        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 439        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 426        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 412        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 410        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 413        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ; 389        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 375        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 386        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 536        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 483        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 458        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 463        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 436        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 445        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 437        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 429        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 423        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ; 421        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 415        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ; 391        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ; 373        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ; 24         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 25         ; B1L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 535        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 457        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 459        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 461        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 434        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 431        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 422        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 416        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 414        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ; 381        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J22      ; 383        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 534        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 456        ; 8A       ; i_R_DATA[12]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 448        ; 7A       ; i_RF_W_addr[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 424        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 284        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 407        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 405        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 289        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 291        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 27         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 26         ; B1L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 533        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 454        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 446        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 286        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 290        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 288        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 283        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 42         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 112        ; 3B       ; o_W_DATA[12]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 114        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 278        ; 5B       ; i_CLK                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 282        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 285        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 287        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 281        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 28         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 29         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 106        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 130        ; 3B       ; i_RF_RQ_rd                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 276        ; 5B       ; i_CLR_N                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 280        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 277        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 279        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 44         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 56         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 128        ; 3B       ; i_RF_RP_rd                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 123        ; 3B       ; o_W_DATA[11]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 168        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 225        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 227        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 226        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 224        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 222        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 31         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 30         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 43         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 54         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 52         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 119        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 125        ; 3B       ; o_W_DATA[5]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 127        ; 3B       ; o_W_DATA[8]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 121        ; 3B       ; o_W_DATA[14]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 170        ; 4A       ; i_RF_W_addr[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 219        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 221        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 223        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 220        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 218        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 45         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 109        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 117        ; 3B       ; o_W_DATA[6]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 136        ; 4A       ; i_RF_RQ_addr[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 138        ; 4A       ; o_W_DATA[4]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 152        ; 4A       ; i_R_DATA[9]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 217        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 215        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 213        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 212        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 214        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 216        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 32         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 33         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ; 41         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 53         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 55         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 111        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 120        ; 3B       ; o_W_DATA[15]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 122        ; 3B       ; o_W_DATA[13]                    ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 135        ; 4A       ; i_RF_RP_addr[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 154        ; 4A       ; i_RF_W_wr                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 176        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 178        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 179        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 177        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 172        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 50         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ; 40         ; B0L      ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V5       ; 46         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 101        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 133        ; 4A       ; i_RF_RQ_addr[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 144        ; 4A       ; i_R_DATA[6]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 146        ; 4A       ; i_R_DATA[8]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 160        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 175        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 173        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 157        ; 4A       ; i_R_DATA[15]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 174        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ; 35         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 34         ; B0L      ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 48         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 57         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 162        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 159        ; 4A       ; i_ALU_s0                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 171        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 166        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 36         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 37         ; B0L      ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 118        ; 3B       ; o_W_DATA[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 116        ; 3B       ; o_W_DATA[7]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 129        ; 3B       ; i_RF_RQ_addr[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 141        ; 4A       ; o_W_DATA[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 143        ; 4A       ; i_R_DATA[7]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 149        ; 4A       ; i_R_DATA[0]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 151        ; 4A       ; i_R_DATA[14]                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 167        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 165        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 169        ; 4A       ; o_W_DATA[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 164        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; o_W_DATA[0]     ; Incomplete set of assignments ;
; o_W_DATA[1]     ; Incomplete set of assignments ;
; o_W_DATA[2]     ; Incomplete set of assignments ;
; o_W_DATA[3]     ; Incomplete set of assignments ;
; o_W_DATA[4]     ; Incomplete set of assignments ;
; o_W_DATA[5]     ; Incomplete set of assignments ;
; o_W_DATA[6]     ; Incomplete set of assignments ;
; o_W_DATA[7]     ; Incomplete set of assignments ;
; o_W_DATA[8]     ; Incomplete set of assignments ;
; o_W_DATA[9]     ; Incomplete set of assignments ;
; o_W_DATA[10]    ; Incomplete set of assignments ;
; o_W_DATA[11]    ; Incomplete set of assignments ;
; o_W_DATA[12]    ; Incomplete set of assignments ;
; o_W_DATA[13]    ; Incomplete set of assignments ;
; o_W_DATA[14]    ; Incomplete set of assignments ;
; o_W_DATA[15]    ; Incomplete set of assignments ;
; i_RF_RP_addr[0] ; Incomplete set of assignments ;
; i_RF_RP_addr[1] ; Incomplete set of assignments ;
; i_RF_RP_addr[2] ; Incomplete set of assignments ;
; i_RF_RP_addr[3] ; Incomplete set of assignments ;
; i_CLK           ; Incomplete set of assignments ;
; i_CLR_N         ; Incomplete set of assignments ;
; i_RF_RP_rd      ; Incomplete set of assignments ;
; i_RF_s          ; Incomplete set of assignments ;
; i_R_DATA[0]     ; Incomplete set of assignments ;
; i_RF_W_wr       ; Incomplete set of assignments ;
; i_RF_W_addr[0]  ; Incomplete set of assignments ;
; i_RF_W_addr[3]  ; Incomplete set of assignments ;
; i_RF_W_addr[1]  ; Incomplete set of assignments ;
; i_RF_W_addr[2]  ; Incomplete set of assignments ;
; i_R_DATA[1]     ; Incomplete set of assignments ;
; i_R_DATA[2]     ; Incomplete set of assignments ;
; i_R_DATA[3]     ; Incomplete set of assignments ;
; i_R_DATA[4]     ; Incomplete set of assignments ;
; i_R_DATA[5]     ; Incomplete set of assignments ;
; i_R_DATA[6]     ; Incomplete set of assignments ;
; i_R_DATA[7]     ; Incomplete set of assignments ;
; i_R_DATA[8]     ; Incomplete set of assignments ;
; i_R_DATA[9]     ; Incomplete set of assignments ;
; i_R_DATA[10]    ; Incomplete set of assignments ;
; i_R_DATA[11]    ; Incomplete set of assignments ;
; i_R_DATA[12]    ; Incomplete set of assignments ;
; i_R_DATA[13]    ; Incomplete set of assignments ;
; i_R_DATA[14]    ; Incomplete set of assignments ;
; i_R_DATA[15]    ; Incomplete set of assignments ;
; i_ALU_s0        ; Incomplete set of assignments ;
; i_RF_RQ_addr[0] ; Incomplete set of assignments ;
; i_RF_RQ_addr[1] ; Incomplete set of assignments ;
; i_RF_RQ_addr[2] ; Incomplete set of assignments ;
; i_RF_RQ_addr[3] ; Incomplete set of assignments ;
; i_RF_RQ_rd      ; Incomplete set of assignments ;
; o_W_DATA[0]     ; Missing location assignment   ;
; o_W_DATA[1]     ; Missing location assignment   ;
; o_W_DATA[2]     ; Missing location assignment   ;
; o_W_DATA[3]     ; Missing location assignment   ;
; o_W_DATA[4]     ; Missing location assignment   ;
; o_W_DATA[5]     ; Missing location assignment   ;
; o_W_DATA[6]     ; Missing location assignment   ;
; o_W_DATA[7]     ; Missing location assignment   ;
; o_W_DATA[8]     ; Missing location assignment   ;
; o_W_DATA[9]     ; Missing location assignment   ;
; o_W_DATA[10]    ; Missing location assignment   ;
; o_W_DATA[11]    ; Missing location assignment   ;
; o_W_DATA[12]    ; Missing location assignment   ;
; o_W_DATA[13]    ; Missing location assignment   ;
; o_W_DATA[14]    ; Missing location assignment   ;
; o_W_DATA[15]    ; Missing location assignment   ;
; i_RF_RP_addr[0] ; Missing location assignment   ;
; i_RF_RP_addr[1] ; Missing location assignment   ;
; i_RF_RP_addr[2] ; Missing location assignment   ;
; i_RF_RP_addr[3] ; Missing location assignment   ;
; i_CLK           ; Missing location assignment   ;
; i_CLR_N         ; Missing location assignment   ;
; i_RF_RP_rd      ; Missing location assignment   ;
; i_RF_s          ; Missing location assignment   ;
; i_R_DATA[0]     ; Missing location assignment   ;
; i_RF_W_wr       ; Missing location assignment   ;
; i_RF_W_addr[0]  ; Missing location assignment   ;
; i_RF_W_addr[3]  ; Missing location assignment   ;
; i_RF_W_addr[1]  ; Missing location assignment   ;
; i_RF_W_addr[2]  ; Missing location assignment   ;
; i_R_DATA[1]     ; Missing location assignment   ;
; i_R_DATA[2]     ; Missing location assignment   ;
; i_R_DATA[3]     ; Missing location assignment   ;
; i_R_DATA[4]     ; Missing location assignment   ;
; i_R_DATA[5]     ; Missing location assignment   ;
; i_R_DATA[6]     ; Missing location assignment   ;
; i_R_DATA[7]     ; Missing location assignment   ;
; i_R_DATA[8]     ; Missing location assignment   ;
; i_R_DATA[9]     ; Missing location assignment   ;
; i_R_DATA[10]    ; Missing location assignment   ;
; i_R_DATA[11]    ; Missing location assignment   ;
; i_R_DATA[12]    ; Missing location assignment   ;
; i_R_DATA[13]    ; Missing location assignment   ;
; i_R_DATA[14]    ; Missing location assignment   ;
; i_R_DATA[15]    ; Missing location assignment   ;
; i_ALU_s0        ; Missing location assignment   ;
; i_RF_RQ_addr[0] ; Missing location assignment   ;
; i_RF_RQ_addr[1] ; Missing location assignment   ;
; i_RF_RQ_addr[2] ; Missing location assignment   ;
; i_RF_RQ_addr[3] ; Missing location assignment   ;
; i_RF_RQ_rd      ; Missing location assignment   ;
+-----------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                   ; Entity Name       ; Library Name ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+-------------------+--------------+
; |operational_block                 ; 195.0 (0.5)          ; 227.0 (0.5)                      ; 34.5 (0.0)                                        ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 212 (1)             ; 288 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 51   ; 0            ; |operational_block                                                    ; operational_block ; work         ;
;    |ALU:u_ALU|                     ; 8.9 (8.9)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 16 (16)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|ALU:u_ALU                                          ; ALU               ; work         ;
;    |mux2x1:u_MUX|                  ; 4.0 (4.0)            ; 7.3 (7.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|mux2x1:u_MUX                                       ; mux2x1            ; work         ;
;    |register_file:u_REGISTER_FILE| ; 181.6 (0.0)          ; 211.2 (0.0)                      ; 31.2 (0.0)                                        ; 1.6 (0.0)                        ; 0.0 (0.0)            ; 179 (0)             ; 272 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE                      ; register_file     ; work         ;
;       |demux1x16:u_DEMUX|          ; 8.0 (8.0)            ; 10.0 (10.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|demux1x16:u_DEMUX    ; demux1x16         ; work         ;
;       |mux16x1:u_MUX_RP|           ; 47.7 (47.7)          ; 52.5 (52.5)                      ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP     ; mux16x1           ; work         ;
;       |mux16x1:u_MUX_RQ|           ; 47.7 (47.7)          ; 51.3 (51.3)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ     ; mux16x1           ; work         ;
;       |register_16bit:u_R0|        ; 1.0 (1.0)            ; 8.0 (8.0)                        ; 7.0 (7.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R0  ; register_16bit    ; work         ;
;       |register_16bit:u_R1|        ; 4.0 (4.0)            ; 5.5 (5.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R1  ; register_16bit    ; work         ;
;       |register_16bit:u_R10|       ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R10 ; register_16bit    ; work         ;
;       |register_16bit:u_R11|       ; 5.5 (5.5)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R11 ; register_16bit    ; work         ;
;       |register_16bit:u_R12|       ; 4.0 (4.0)            ; 6.7 (6.7)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R12 ; register_16bit    ; work         ;
;       |register_16bit:u_R13|       ; 5.7 (5.7)            ; 5.7 (5.7)                        ; 0.3 (0.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R13 ; register_16bit    ; work         ;
;       |register_16bit:u_R14|       ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R14 ; register_16bit    ; work         ;
;       |register_16bit:u_R15|       ; 4.0 (4.0)            ; 7.3 (7.3)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R15 ; register_16bit    ; work         ;
;       |register_16bit:u_R2|        ; 3.0 (3.0)            ; 5.0 (5.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R2  ; register_16bit    ; work         ;
;       |register_16bit:u_R3|        ; 6.1 (6.1)            ; 6.0 (6.0)                        ; 0.7 (0.7)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R3  ; register_16bit    ; work         ;
;       |register_16bit:u_R4|        ; 5.3 (5.3)            ; 5.8 (5.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R4  ; register_16bit    ; work         ;
;       |register_16bit:u_R5|        ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R5  ; register_16bit    ; work         ;
;       |register_16bit:u_R6|        ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R6  ; register_16bit    ; work         ;
;       |register_16bit:u_R7|        ; 5.3 (5.3)            ; 5.5 (5.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R7  ; register_16bit    ; work         ;
;       |register_16bit:u_R8|        ; 5.3 (5.3)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_R8  ; register_16bit    ; work         ;
;       |register_16bit:u_RP|        ; 5.0 (5.0)            ; 6.2 (6.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_RP  ; register_16bit    ; work         ;
;       |register_16bit:u_RQ|        ; 5.0 (5.0)            ; 5.7 (5.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |operational_block|register_file:u_REGISTER_FILE|register_16bit:u_RQ  ; register_16bit    ; work         ;
+------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; o_W_DATA[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[4]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[5]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[6]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[7]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[8]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[9]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[10]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[11]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[12]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[13]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[14]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; o_W_DATA[15]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; i_RF_RP_addr[0] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RP_addr[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RP_addr[2] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RP_addr[3] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_CLK           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_CLR_N         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RP_rd      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_s          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[0]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_W_wr       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_W_addr[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_W_addr[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_W_addr[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_W_addr[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[1]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[2]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[3]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[4]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[5]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[6]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[7]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[8]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[9]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[10]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[11]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[12]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[13]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[14]    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_R_DATA[15]    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_ALU_s0        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RQ_addr[0] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RQ_addr[1] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RQ_addr[2] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RQ_addr[3] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; i_RF_RQ_rd      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                       ;
+------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                    ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------+-------------------+---------+
; i_RF_RP_addr[0]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~4         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~9         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~14        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~19        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~24        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~29        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~34        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~39        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~44        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~49        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~54       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~59       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~64       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~69       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~74       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~79       ; 1                 ; 0       ;
; i_RF_RP_addr[1]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~0  ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~1  ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~4         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~5         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~9         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~10        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~14        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~15        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~19        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~20        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~24        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~25        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~29        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~30        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~34        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~35        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~39        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~40        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~44        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~45        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~49        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~50       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~54       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~55       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~59       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~60       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~64       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~65       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~69       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~70       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~74       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~75       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~79       ; 1                 ; 0       ;
; i_RF_RP_addr[2]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~0  ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~1  ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~2         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~3         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~5         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~7         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~8         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~10        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~12        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~13        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~15        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~17        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~18        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~20        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~22        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~23        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~25        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~27        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~28        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~30        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~32        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~33        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~35        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~37        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~38        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~40        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~42        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~43        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~45        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~47        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~48        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~50       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~52       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~53       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~55       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~57       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~58       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~60       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~62       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~63       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~65       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~67       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~68       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~70       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~72       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~73       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~75       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~77       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~78       ; 0                 ; 0       ;
; i_RF_RP_addr[3]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~0  ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]~1  ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~2         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[0]~3         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~7         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[1]~8         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~12        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[2]~13        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~17        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[3]~18        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~22        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[4]~23        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~27        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[5]~28        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~32        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[6]~33        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~37        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[7]~38        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~42        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[8]~43        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~47        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[9]~48        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~52       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[10]~53       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~57       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[11]~58       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~62       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[12]~63       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~67       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[13]~68       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~72       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[14]~73       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~77       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RP|o_Q[15]~78       ; 0                 ; 0       ;
; i_CLK                                                                  ;                   ;         ;
; i_CLR_N                                                                ;                   ;         ;
; i_RF_RP_rd                                                             ;                   ;         ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[15]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[14]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[12]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[11]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10]   ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[9]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[8]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[7]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[5]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[4]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[3]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[2]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[1]    ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]    ; 0                 ; 0       ;
; i_RF_s                                                                 ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[0]~0                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[1]~1                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[2]~2                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[3]~3                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[4]~4                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[5]~5                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[6]~6                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[7]~7                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[8]~8                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[9]~9                                           ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[10]~10                                         ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[11]~11                                         ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[12]~12                                         ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[13]~13                                         ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[14]~14                                         ; 1                 ; 0       ;
;      - mux2x1:u_MUX|o_Q[15]~15                                         ; 1                 ; 0       ;
; i_R_DATA[0]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[0]~0                                           ; 1                 ; 0       ;
; i_RF_W_wr                                                              ;                   ;         ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0         ; 0                 ; 0       ;
; i_RF_W_addr[0]                                                         ;                   ;         ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0         ; 1                 ; 0       ;
; i_RF_W_addr[3]                                                         ;                   ;         ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0         ; 1                 ; 0       ;
; i_RF_W_addr[1]                                                         ;                   ;         ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0          ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0         ; 0                 ; 0       ;
; i_RF_W_addr[2]                                                         ;                   ;         ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0          ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0         ; 1                 ; 0       ;
; i_R_DATA[1]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[1]~1                                           ; 0                 ; 0       ;
; i_R_DATA[2]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[2]~2                                           ; 1                 ; 0       ;
; i_R_DATA[3]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[3]~3                                           ; 1                 ; 0       ;
; i_R_DATA[4]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[4]~4                                           ; 0                 ; 0       ;
; i_R_DATA[5]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[5]~5                                           ; 1                 ; 0       ;
; i_R_DATA[6]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[6]~6                                           ; 1                 ; 0       ;
; i_R_DATA[7]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[7]~7                                           ; 1                 ; 0       ;
; i_R_DATA[8]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[8]~8                                           ; 1                 ; 0       ;
; i_R_DATA[9]                                                            ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[9]~9                                           ; 1                 ; 0       ;
; i_R_DATA[10]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[10]~10                                         ; 1                 ; 0       ;
; i_R_DATA[11]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[11]~11                                         ; 0                 ; 0       ;
; i_R_DATA[12]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[12]~12                                         ; 0                 ; 0       ;
; i_R_DATA[13]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[13]~13                                         ; 0                 ; 0       ;
; i_R_DATA[14]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[14]~14                                         ; 0                 ; 0       ;
; i_R_DATA[15]                                                           ;                   ;         ;
;      - mux2x1:u_MUX|o_Q[15]~15                                         ; 1                 ; 0       ;
; i_ALU_s0                                                               ;                   ;         ;
;      - ALU:u_ALU|w_o_ADD[15]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[14]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[13]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[12]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[11]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[10]                                           ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[9]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[8]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[7]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[6]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[5]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[4]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[3]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[2]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[1]                                            ; 0                 ; 0       ;
;      - ALU:u_ALU|w_o_ADD[0]                                            ; 0                 ; 0       ;
; i_RF_RQ_addr[0]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~4         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~9         ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~14        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~19        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~24        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~29        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~34        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~39        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~44        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~49        ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~54       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~59       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~64       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~69       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~74       ; 0                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~79       ; 0                 ; 0       ;
; i_RF_RQ_addr[1]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~0 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~1 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~4         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~5         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~9         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~10        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~14        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~15        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~19        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~20        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~24        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~25        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~29        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~30        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~34        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~35        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~39        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~40        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~44        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~45        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~49        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~50       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~54       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~55       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~59       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~60       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~64       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~65       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~69       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~70       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~74       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~75       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~79       ; 1                 ; 0       ;
; i_RF_RQ_addr[2]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~0         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~0 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~1 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~2         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~3         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~5         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~7         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~8         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~10        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~12        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~13        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~15        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~17        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~18        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~20        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~22        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~23        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~25        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~27        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~28        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~30        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~32        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~33        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~35        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~37        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~38        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~40        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~42        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~43        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~45        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~47        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~48        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~50       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~52       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~53       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~55       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~57       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~58       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~60       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~62       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~63       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~65       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~67       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~68       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~70       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~72       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~73       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~75       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~77       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~78       ; 1                 ; 0       ;
; i_RF_RQ_addr[3]                                                        ;                   ;         ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~0 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]~1 ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~2         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[0]~3         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~7         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[1]~8         ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~12        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[2]~13        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~17        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[3]~18        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~22        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[4]~23        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~27        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[5]~28        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~32        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[6]~33        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~37        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[7]~38        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~42        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[8]~43        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~47        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[9]~48        ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~52       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[10]~53       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~57       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[11]~58       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~62       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[12]~63       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~67       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[13]~68       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~72       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[14]~73       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~77       ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|mux16x1:u_MUX_RQ|o_Q[15]~78       ; 1                 ; 0       ;
; i_RF_RQ_rd                                                             ;                   ;         ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[15]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[14]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[13]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[10]   ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[9]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[6]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[4]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[2]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]    ; 1                 ; 0       ;
;      - register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]    ; 1                 ; 0       ;
+------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; i_ALU_s0                                                ; PIN_W19            ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i_CLK                                                   ; PIN_M16            ; 288     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; i_CLR_N                                                 ; PIN_N16            ; 288     ; Async. clear ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; i_RF_RP_rd                                              ; PIN_P9             ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; i_RF_RQ_rd                                              ; PIN_N9             ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S0~0  ; LABCELL_X51_Y4_N54 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S10~0 ; LABCELL_X51_Y4_N21 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S11~0 ; LABCELL_X51_Y4_N51 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S12~0 ; LABCELL_X51_Y4_N30 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S13~0 ; LABCELL_X51_Y4_N48 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S14~0 ; LABCELL_X51_Y4_N39 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S15~0 ; LABCELL_X51_Y4_N45 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S1~0  ; LABCELL_X51_Y4_N3  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S2~0  ; LABCELL_X51_Y4_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S3~0  ; LABCELL_X51_Y4_N15 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S4~0  ; LABCELL_X51_Y4_N57 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S5~0  ; LABCELL_X51_Y4_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S6~0  ; LABCELL_X51_Y4_N36 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S7~0  ; LABCELL_X51_Y4_N42 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; register_file:u_REGISTER_FILE|demux1x16:u_DEMUX|o_S8~0  ; LABCELL_X51_Y4_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; i_CLK   ; PIN_M16  ; 288     ; Global Clock         ; GCLK10           ; --                        ;
; i_CLR_N ; PIN_N16  ; 288     ; Global Clock         ; GCLK8            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 701 / 374,484 ( < 1 % ) ;
; C12 interconnects            ; 28 / 16,664 ( < 1 % )   ;
; C2 interconnects             ; 186 / 155,012 ( < 1 % ) ;
; C4 interconnects             ; 75 / 72,600 ( < 1 % )   ;
; DQS bus muxes                ; 0 / 30 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 30 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 30 ( 0 % )          ;
; Direct links                 ; 80 / 374,484 ( < 1 % )  ;
; Global clocks                ; 2 / 16 ( 13 % )         ;
; Horizontal periphery clocks  ; 0 / 72 ( 0 % )          ;
; Local interconnects          ; 147 / 112,960 ( < 1 % ) ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 10 / 15,868 ( < 1 % )   ;
; R14/C12 interconnect drivers ; 34 / 27,256 ( < 1 % )   ;
; R3 interconnects             ; 248 / 169,296 ( < 1 % ) ;
; R6 interconnects             ; 379 / 330,800 ( < 1 % ) ;
; Spine clocks                 ; 4 / 480 ( < 1 % )       ;
; Wire stub REs                ; 0 / 20,834 ( 0 % )      ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 51        ; 0            ; 0            ; 51        ; 51        ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 51           ; 51           ; 51           ; 51           ; 51           ; 0         ; 51           ; 51           ; 0         ; 0         ; 51           ; 35           ; 51           ; 51           ; 51           ; 51           ; 35           ; 51           ; 51           ; 51           ; 51           ; 35           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; o_W_DATA[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; o_W_DATA[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RP_addr[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RP_addr[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RP_addr[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RP_addr[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_CLK              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_CLR_N            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RP_rd         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_s             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_W_wr          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_W_addr[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_W_addr[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_W_addr[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_W_addr[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_R_DATA[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_ALU_s0           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RQ_addr[0]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RQ_addr[1]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RQ_addr[2]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RQ_addr[3]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i_RF_RQ_rd         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; i_CLK           ; i_CLK                ; 7.4               ;
; i_CLK,I/O       ; i_CLK                ; 2.5               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                      ;
+----------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; Source Register                                                ; Destination Register                                          ; Delay Added in ns ;
+----------------------------------------------------------------+---------------------------------------------------------------+-------------------+
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[1]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.586             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[2]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.508             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[9]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.500             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[0]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.470             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[5]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.467             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[4]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.455             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[3]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.444             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[7]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.438             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[8]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.360             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[8]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.358             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[11]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.354             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[6]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[6]  ; 0.342             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[11]  ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.341             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[0]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.333             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[13]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.324             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[10] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.317             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[11]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.303             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[13]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.301             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[13]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.301             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[13]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.301             ;
; i_RF_RP_addr[1]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.301             ;
; i_RF_RP_addr[2]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.301             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[7]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.290             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[10]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.284             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[11]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.279             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[11]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.279             ;
; i_RF_RQ_addr[1]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.279             ;
; i_RF_RQ_addr[2]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.279             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[7]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.278             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10]  ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.272             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[6]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]  ; 0.267             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[3]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.263             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[5]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.257             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[5]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.257             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[5]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.257             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[5]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.257             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[6]   ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]  ; 0.251             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[3]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[3]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[3]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[3]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[3]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[3]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; i_RF_RQ_addr[3]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[3]  ; 0.250             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[13] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.237             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[13] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.237             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[13] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.237             ;
; i_RF_RP_addr[3]                                                ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13] ; 0.237             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[8]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.229             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[11] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.228             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[11] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.228             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[11] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[11] ; 0.228             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[5]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.222             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[5]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.222             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[5]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[5]  ; 0.222             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]   ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.222             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[1]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.217             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[8]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.217             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[8]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.217             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[8]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.217             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[8]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.197             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[8]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[8]  ; 0.197             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[0]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.189             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[6]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[6]  ; 0.181             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[1]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.177             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[13]  ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.177             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[10]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.175             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[10]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.175             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[10]  ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.175             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[10] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.175             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[10] ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[10] ; 0.175             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[7]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.170             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[7]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.170             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[7]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.170             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[15]  ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.159             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[7]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[7]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[7]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[1]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[1]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[1]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[1]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[1]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[1]  ; 0.153             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[6]   ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]  ; 0.116             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[6]   ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]  ; 0.116             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[6]   ; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[6]  ; 0.116             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[0]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.096             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[0]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.096             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[0]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.096             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[0]   ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.096             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[0]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[0]  ; 0.096             ;
; register_file:u_REGISTER_FILE|register_16bit:u_RP|r_STATE[14]  ; ALU:u_ALU|w_o_ADD[15]                                         ; 0.071             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R1|r_STATE[12]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R5|r_STATE[12]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R3|r_STATE[12]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R7|r_STATE[12]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R15|r_STATE[12] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R13|r_STATE[12] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R11|r_STATE[12] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[12] ; 0.054             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R2|r_STATE[14]  ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[14] ; 0.022             ;
; register_file:u_REGISTER_FILE|register_16bit:u_R10|r_STATE[14] ; register_file:u_REGISTER_FILE|register_16bit:u_RQ|r_STATE[14] ; 0.022             ;
+----------------------------------------------------------------+---------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CGXFC7C7F23C8 for design "processador_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 51 pins of 51 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): i_CLK~inputCLKENA0 with 288 fanout uses global clock CLKCTRL_G10
    Info (11162): i_CLR_N~inputCLKENA0 with 288 fanout uses global clock CLKCTRL_G8
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X45_Y0 to location X55_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:05
Info (144001): Generated suppressed messages file C:/intelFPGA_lite/19.1/workspace/Processador/output_files/processador_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 6745 megabytes
    Info: Processing ended: Sun Jun 21 11:48:01 2020
    Info: Elapsed time: 00:00:37
    Info: Total CPU time (on all processors): 00:01:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/intelFPGA_lite/19.1/workspace/Processador/output_files/processador_top.fit.smsg.


