Flow report for soc_system
Thu Jun 13 09:57:56 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 Patches 0.01std SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------------------------+
; Flow Summary                                                                                  ;
+---------------------------------+-------------------------------------------------------------+
; Flow Status                     ; Successful - Thu Jun 13 09:57:56 2024                       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 Patches 0.01std SJ Lite Edition ;
; Revision Name                   ; soc_system                                                  ;
; Top-level Entity Name           ; ghrd_top                                                    ;
; Family                          ; Cyclone V                                                   ;
; Device                          ; 5CSEMA5F31C6                                                ;
; Timing Models                   ; Final                                                       ;
; Logic utilization (in ALMs)     ; 7,837 / 32,070 ( 24 % )                                     ;
; Total registers                 ; 8862                                                        ;
; Total pins                      ; 368 / 457 ( 81 % )                                          ;
; Total virtual pins              ; 0                                                           ;
; Total block memory bits         ; 668,160 / 4,065,280 ( 16 % )                                ;
; Total DSP Blocks                ; 2 / 87 ( 2 % )                                              ;
; Total HSSI RX PCSs              ; 0                                                           ;
; Total HSSI PMA RX Deserializers ; 0                                                           ;
; Total HSSI TX PCSs              ; 0                                                           ;
; Total HSSI PMA TX Serializers   ; 0                                                           ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                               ;
; Total DLLs                      ; 1 / 4 ( 25 % )                                              ;
+---------------------------------+-------------------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 06/13/2024 09:45:21 ;
; Main task         ; Compilation         ;
; Revision Name     ; soc_system          ;
+-------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                   ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+----------------+
; Assignment Name                       ; Value                                                                    ; Default Value ; Entity Name                    ; Section Id     ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+----------------+
; COMPILER_SIGNATURE_ID                 ; 84531185072092.171826831514396                                           ; --            ; --                             ; --             ;
; ECO_REGENERATE_REPORT                 ; On                                                                       ; Off           ; --                             ; --             ;
; EDA_DESIGN_INSTANCE_NAME              ; NA                                                                       ; --            ; --                             ; testbench      ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH  ; testbench                                                                ; --            ; --                             ; eda_simulation ;
; EDA_OUTPUT_DATA_FORMAT                ; Verilog Hdl                                                              ; --            ; --                             ; eda_simulation ;
; EDA_SIMULATION_TOOL                   ; Questa Intel FPGA (Verilog)                                              ; <None>        ; --                             ; --             ;
; EDA_TEST_BENCH_ENABLE_STATUS          ; TEST_BENCH_MODE                                                          ; --            ; --                             ; eda_simulation ;
; EDA_TEST_BENCH_FILE                   ; testbench.v                                                              ; --            ; --                             ; testbench      ;
; EDA_TEST_BENCH_MODULE_NAME            ; testbench                                                                ; --            ; --                             ; testbench      ;
; EDA_TEST_BENCH_NAME                   ; testbench                                                                ; --            ; --                             ; eda_simulation ;
; EDA_TIME_SCALE                        ; 1 ps                                                                     ; --            ; --                             ; eda_simulation ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_ISW_FILE                          ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; HPS_PARTITION                         ; On                                                                       ; --            ; soc_system_hps_0_hps_io_border ; --             ;
; MAX_CORE_JUNCTION_TEMP                ; 85                                                                       ; --            ; --                             ; --             ;
; MIN_CORE_JUNCTION_TEMP                ; 0                                                                        ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/../soc_system.cmp                                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/../../C                                             ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/soc_system_hps_0_hps.svd                            ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/../../soc_system.qsys                               ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/alt_types.pre.h                ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/emif.pre.xml                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sdram_io.pre.h                 ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.c                ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer.pre.h                ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto.pre.h           ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_ac_init.pre.c   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_auto_inst_init.pre.c ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/sequencer_defines.pre.h        ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/system.pre.h                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.c                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/sequencer/tclrpt.pre.h                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; soc_system/synthesis/submodules/hps.pre.xml                              ; --            ; --                             ; --             ;
; MISC_FILE                             ; ip/altsource_probe/hps_reset_bb.v                                        ; --            ; --                             ; --             ;
; MISC_FILE                             ; tb_rom_bb.v                                                              ; --            ; --                             ; --             ;
; MISC_FILE                             ; INPUT_FIFO_bb.v                                                          ; --            ; --                             ; --             ;
; MISC_FILE                             ; INPUT_FIFO_syn.v                                                         ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_SUB.cmp                                                               ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_SUB_sim/FP_SUB.vo                                                     ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_MULT.cmp                                                              ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_MULT_sim/FP_MULT.vo                                                   ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG.cmp                                                               ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG_sim/FP_LOG_memoryC0_uid134_lnTables_lutmem.hex                    ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG_sim/FP_LOG_memoryC0_uid135_lnTables_lutmem.hex                    ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG_sim/FP_LOG_memoryC1_uid138_lnTables_lutmem.hex                    ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG_sim/FP_LOG_memoryC2_uid142_lnTables_lutmem.hex                    ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_LOG_sim/FP_LOG.vo                                                     ; --            ; --                             ; --             ;
; MISC_FILE                             ; FIXED_TO_FP.cmp                                                          ; --            ; --                             ; --             ;
; MISC_FILE                             ; FIXED_TO_FP_sim/FIXED_TO_FP.vo                                           ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_TO_FIXED_sim/FP_TO_FIXED.vo                                           ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_TO_FIXED.cmp                                                          ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_GEQ.cmp                                                               ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_GEQ_sim/FP_GEQ.vo                                                     ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_GREATER_sim/FP_GREATER.vo                                             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_GREATER.cmp                                                           ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_ADD_sim/FP_ADD.vo                                                     ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_ADD.cmp                                                               ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE.cmp                                                            ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE_memoryC0_uid146_invTables_lutmem.hex             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE_memoryC0_uid147_invTables_lutmem.hex             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE_memoryC1_uid150_invTables_lutmem.hex             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE_memoryC1_uid151_invTables_lutmem.hex             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE_memoryC2_uid154_invTables_lutmem.hex             ; --            ; --                             ; --             ;
; MISC_FILE                             ; FP_DIVIDE_sim/FP_DIVIDE.vo                                               ; --            ; --                             ; --             ;
; PARTITION_COLOR                       ; -- (Not supported for targeted family)                                   ; --            ; ghrd_top                       ; Top            ;
; PARTITION_FITTER_PRESERVATION_LEVEL   ; -- (Not supported for targeted family)                                   ; --            ; ghrd_top                       ; Top            ;
; PARTITION_NETLIST_TYPE                ; -- (Not supported for targeted family)                                   ; --            ; ghrd_top                       ; Top            ;
; POWER_BOARD_THERMAL_MODEL             ; None (CONSERVATIVE)                                                      ; --            ; --                             ; --             ;
; POWER_PRESET_COOLING_SOLUTION         ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                    ; --            ; --                             ; --             ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.regmap                                   ; --            ; --                             ; --             ;
; SLD_FILE                              ; soc_system/synthesis/soc_system.debuginfo                                ; --            ; --                             ; --             ;
; SLD_INFO                              ; QSYS_NAME soc_system HAS_SOPCINFO 1 GENERATION_ID 1708781099             ; --            ; --                             ; --             ;
; SOPCINFO_FILE                         ; soc_system/synthesis/../../soc_system.sopcinfo                           ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_SUB.spd                                                               ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_MULT.spd                                                              ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_LOG.spd                                                               ; --            ; --                             ; --             ;
; SPD_FILE                              ; FIXED_TO_FP.spd                                                          ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_TO_FIXED.spd                                                          ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_GEQ.spd                                                               ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_GREATER.spd                                                           ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_ADD.spd                                                               ; --            ; --                             ; --             ;
; SPD_FILE                              ; FP_DIVIDE.spd                                                            ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; SYNTHESIS_ONLY_QIP                    ; On                                                                       ; --            ; --                             ; --             ;
; TOP_LEVEL_ENTITY                      ; ghrd_top                                                                 ; soc_system    ; --                             ; --             ;
; USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ; On                                                                       ; Off           ; --                             ; --             ;
+---------------------------------------+--------------------------------------------------------------------------+---------------+--------------------------------+----------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:01:42     ; 1.9                     ; 5407 MB             ; 00:03:06                           ;
; Fitter               ; 00:05:51     ; 1.3                     ; 7465 MB             ; 00:13:23                           ;
; Assembler            ; 00:00:26     ; 1.0                     ; 5026 MB             ; 00:00:24                           ;
; Timing Analyzer      ; 00:01:18     ; 2.0                     ; 5845 MB             ; 00:02:19                           ;
; EDA Netlist Writer   ; 00:00:13     ; 1.0                     ; 5044 MB             ; 00:00:13                           ;
; Total                ; 00:09:30     ; --                      ; --                  ; 00:19:25                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-H4P699V  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; DESKTOP-H4P699V  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; DESKTOP-H4P699V  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; DESKTOP-H4P699V  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; DESKTOP-H4P699V  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off soc_system -c soc_system
quartus_fit --read_settings_files=off --write_settings_files=off soc_system -c soc_system
quartus_asm --read_settings_files=off --write_settings_files=off soc_system -c soc_system
quartus_sta soc_system -c soc_system
quartus_eda --read_settings_files=off --write_settings_files=off soc_system -c soc_system



