+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                              ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; sdram_top_inst|sdram_read_inst                                         ; 21    ; 0              ; 8            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_top_inst|sdram_write_inst                                        ; 13    ; 8              ; 0            ; 8              ; 36     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_top_inst|sdram_aref_inst                                         ; 4     ; 13             ; 0            ; 13             ; 19     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_top_inst|sdram_init_inst                                         ; 2     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sdram_top_inst                                                         ; 12    ; 7              ; 0            ; 7              ; 35     ; 7               ; 7             ; 7               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|fifo_ram               ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst|dcfifo_component|auto_generated                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rfifo_16x8_inst                                                        ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_tx_inst                                                           ; 11    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb_mux ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdemp_eq_comp_msb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdemp_eq_comp_lsb_mux  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_msb     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp_lsb     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrfull_eq_comp1_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp_msb    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp_lsb    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_msb   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdempty_eq_comp1_lsb   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|ws_dgrp|dffpipe10      ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|ws_dgrp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rs_dgwp|dffpipe8       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rs_dgwp                ; 6     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|fifo_ram               ; 21    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|wrptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated|rdptr_g1p              ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst|dcfifo_component|auto_generated                        ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; wfifo_16x8_inst                                                        ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; decode_inst                                                            ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; uart_rx_inst                                                           ; 3     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_clk_inst|altpll_component|auto_generated                           ; 2     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pll_clk_inst                                                           ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
