#ifndef GPIO_H
#define GPIO_H
#include "../general_defines.h"
#include <stdint.h>

void init_IOBANK0(void);
void init_gpio_sio( uint32_t output_pins, uint32_t input_pins);
uint8_t gpio_get(uint32_t gpio_n);

#define NUM_PINS                    29

#define SIO_BASE                    0xD0000000

#define SIO_GPIO_IN                 (SIO_BASE + 0x04)

#define SIO_GPIO_OUT_RW             (SIO_BASE + 0x10)
#define SIO_GPIO_OUT_SET            (SIO_BASE + 0x14)
#define SIO_GPIO_OUT_CLR            (SIO_BASE + 0x18)
#define SIO_GPIO_OUT_XOR            (SIO_BASE + 0x1C)
                                                
#define SIO_GPIO_OE_RW              (SIO_BASE + 0x20)
#define SIO_GPIO_OE_SET             (SIO_BASE + 0x24)
#define SIO_GPIO_OE_CLR             (SIO_BASE + 0x28)
#define SIO_GPIO_OE_XOR             (SIO_BASE + 0x2C)

#define FUNCTION_SIO 5
#define FUNCTION_I2C_SDA 3
#define FUNCTION_I2C_SCL 3


#define IO_BANK0_BASE               0x40014000              
#define GPIO_XOR 0x1000
#define GPIO_SET 0x2000
#define GPIO_CLR 0x3000

#define IO_BANK0_BASE_RW            (IO_BANK0_BASE)
#define IO_BANK0_BASE_XOR           (IO_BANK0_BASE + GPIO_XOR)
#define IO_BANK0_BASE_SET           (IO_BANK0_BASE + GPIO_SET)
#define IO_BANK0_BASE_CLR           (IO_BANK0_BASE + GPIO_CLR)

#define IO_BANK0_GPIO_STATUS_RW(gpio_n)     (IO_BANK0_BASE_RW  + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_STATUS_XOR(gpio_n)    (IO_BANK0_BASE_XOR + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_STATUS_CLR(gpio_n)    (IO_BANK0_BASE_CLR + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_STATUS_SET(gpio_n)    (IO_BANK0_BASE_SET + 0x008 * (gpio_n) )

#define IO_BANK0_GPIO_CTRL_RW(gpio_n)       (IO_BANK0_BASE_RW  + 0x004 + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_CTRL_XOR(gpio_n)      (IO_BANK0_BASE_XOR + 0x004 + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_CTRL_CLR(gpio_n)      (IO_BANK0_BASE_CLR + 0x004 + 0x008 * (gpio_n) )
#define IO_BANK0_GPIO_CTRL_SET(gpio_n)      (IO_BANK0_BASE_SET + 0x004 + 0x008 * (gpio_n) )
                                                            
// PIN 0
#define IO_BANK0_GPIO00_STATUS_RW   (IO_BANK0_BASE + 0x000 + 0x0000)
#define IO_BANK0_GPIO00_STATUS_XOR  (IO_BANK0_BASE + 0x000 + 0x1000)
#define IO_BANK0_GPIO00_STATUS_SET  (IO_BANK0_BASE + 0x000 + 0x2000)
#define IO_BANK0_GPIO00_STATUS_CLR  (IO_BANK0_BASE + 0x000 + 0x3000)

#define IO_BANK0_GPIO00_CTRL_RW     (IO_BANK0_BASE + 0x004 + 0x0000)
#define IO_BANK0_GPIO00_CTRL_XOR    (IO_BANK0_BASE + 0x004 + 0x1000)
#define IO_BANK0_GPIO00_CTRL_SET    (IO_BANK0_BASE + 0x004 + 0x2000)
#define IO_BANK0_GPIO00_CTRL_CLR    (IO_BANK0_BASE + 0x004 + 0x3000)

// PIN 1
#define IO_BANK0_GPIO01_STATUS_RW   (IO_BANK0_BASE + 0x008 + 0x0000)
#define IO_BANK0_GPIO01_STATUS_XOR  (IO_BANK0_BASE + 0x008 + 0x1000)
#define IO_BANK0_GPIO01_STATUS_SET  (IO_BANK0_BASE + 0x008 + 0x2000)
#define IO_BANK0_GPIO01_STATUS_CLR  (IO_BANK0_BASE + 0x008 + 0x3000)

#define IO_BANK0_GPIO01_CTRL_RW     (IO_BANK0_BASE + 0x00c + 0x0000)
#define IO_BANK0_GPIO01_CTRL_XOR    (IO_BANK0_BASE + 0x00c + 0x1000)
#define IO_BANK0_GPIO01_CTRL_SET    (IO_BANK0_BASE + 0x00c + 0x2000)
#define IO_BANK0_GPIO01_CTRL_CLR    (IO_BANK0_BASE + 0x00c + 0x3000)

// PIN 2
#define IO_BANK0_GPIO02_STATUS_RW   (IO_BANK0_BASE + 0x010 + 0x0000)
#define IO_BANK0_GPIO02_STATUS_XOR  (IO_BANK0_BASE + 0x010 + 0x1000)
#define IO_BANK0_GPIO02_STATUS_SET  (IO_BANK0_BASE + 0x010 + 0x2000)
#define IO_BANK0_GPIO02_STATUS_CLR  (IO_BANK0_BASE + 0x010 + 0x3000)

#define IO_BANK0_GPIO02_CTRL_RW     (IO_BANK0_BASE + 0x014 + 0x0000)
#define IO_BANK0_GPIO02_CTRL_XOR    (IO_BANK0_BASE + 0x014 + 0x1000)
#define IO_BANK0_GPIO02_CTRL_SET    (IO_BANK0_BASE + 0x014 + 0x2000)
#define IO_BANK0_GPIO02_CTRL_CLR    (IO_BANK0_BASE + 0x014 + 0x3000)

// PIN 3
#define IO_BANK0_GPIO03_STATUS_RW   (IO_BANK0_BASE + 0x018 + 0x0000)
#define IO_BANK0_GPIO03_STATUS_XOR  (IO_BANK0_BASE + 0x018 + 0x1000)
#define IO_BANK0_GPIO03_STATUS_SET  (IO_BANK0_BASE + 0x018 + 0x2000)
#define IO_BANK0_GPIO03_STATUS_CLR  (IO_BANK0_BASE + 0x018 + 0x3000)

#define IO_BANK0_GPIO03_CTRL_RW     (IO_BANK0_BASE + 0x01c + 0x0000)
#define IO_BANK0_GPIO03_CTRL_XOR    (IO_BANK0_BASE + 0x01c + 0x1000)
#define IO_BANK0_GPIO03_CTRL_SET    (IO_BANK0_BASE + 0x01c + 0x2000)
#define IO_BANK0_GPIO03_CTRL_CLR    (IO_BANK0_BASE + 0x01c + 0x3000)

// PIN 4
#define IO_BANK0_GPIO04_STATUS_RW   (IO_BANK0_BASE + 0x020 + 0x0000)
#define IO_BANK0_GPIO04_STATUS_XOR  (IO_BANK0_BASE + 0x020 + 0x1000)
#define IO_BANK0_GPIO04_STATUS_SET  (IO_BANK0_BASE + 0x020 + 0x2000)
#define IO_BANK0_GPIO04_STATUS_CLR  (IO_BANK0_BASE + 0x020 + 0x3000)

#define IO_BANK0_GPIO04_CTRL_RW     (IO_BANK0_BASE + 0x024 + 0x0000)
#define IO_BANK0_GPIO04_CTRL_XOR    (IO_BANK0_BASE + 0x024 + 0x1000)
#define IO_BANK0_GPIO04_CTRL_SET    (IO_BANK0_BASE + 0x024 + 0x2000)
#define IO_BANK0_GPIO04_CTRL_CLR    (IO_BANK0_BASE + 0x024 + 0x3000)

// PIN 5
#define IO_BANK0_GPIO05_STATUS_RW   (IO_BANK0_BASE + 0x028 + 0x0000)
#define IO_BANK0_GPIO05_STATUS_XOR  (IO_BANK0_BASE + 0x028 + 0x1000)
#define IO_BANK0_GPIO05_STATUS_SET  (IO_BANK0_BASE + 0x028 + 0x2000)
#define IO_BANK0_GPIO05_STATUS_CLR  (IO_BANK0_BASE + 0x028 + 0x3000)

#define IO_BANK0_GPIO05_CTRL_RW     (IO_BANK0_BASE + 0x02c + 0x0000)
#define IO_BANK0_GPIO05_CTRL_XOR    (IO_BANK0_BASE + 0x02c + 0x1000)
#define IO_BANK0_GPIO05_CTRL_SET    (IO_BANK0_BASE + 0x02c + 0x2000)
#define IO_BANK0_GPIO05_CTRL_CLR    (IO_BANK0_BASE + 0x02c + 0x3000)

// PIN 6
#define IO_BANK0_GPIO06_STATUS_RW   (IO_BANK0_BASE + 0x030 + 0x0000)
#define IO_BANK0_GPIO06_STATUS_XOR  (IO_BANK0_BASE + 0x030 + 0x1000)
#define IO_BANK0_GPIO06_STATUS_SET  (IO_BANK0_BASE + 0x030 + 0x2000)
#define IO_BANK0_GPIO06_STATUS_CLR  (IO_BANK0_BASE + 0x030 + 0x3000)

#define IO_BANK0_GPIO06_CTRL_RW     (IO_BANK0_BASE + 0x034 + 0x0000)
#define IO_BANK0_GPIO06_CTRL_XOR    (IO_BANK0_BASE + 0x034 + 0x1000)
#define IO_BANK0_GPIO06_CTRL_SET    (IO_BANK0_BASE + 0x034 + 0x2000)
#define IO_BANK0_GPIO06_CTRL_CLR    (IO_BANK0_BASE + 0x034 + 0x3000)

// PIN 7
#define IO_BANK0_GPIO07_STATUS_RW   (IO_BANK0_BASE + 0x038 + 0x0000)
#define IO_BANK0_GPIO07_STATUS_XOR  (IO_BANK0_BASE + 0x038 + 0x1000)
#define IO_BANK0_GPIO07_STATUS_SET  (IO_BANK0_BASE + 0x038 + 0x2000)
#define IO_BANK0_GPIO07_STATUS_CLR  (IO_BANK0_BASE + 0x038 + 0x3000)

#define IO_BANK0_GPIO07_CTRL_RW     (IO_BANK0_BASE + 0x03c + 0x0000)
#define IO_BANK0_GPIO07_CTRL_XOR    (IO_BANK0_BASE + 0x03c + 0x1000)
#define IO_BANK0_GPIO07_CTRL_SET    (IO_BANK0_BASE + 0x03c + 0x2000)
#define IO_BANK0_GPIO07_CTRL_CLR    (IO_BANK0_BASE + 0x03c + 0x3000)

// PIN 8
#define IO_BANK0_GPIO08_STATUS_RW   (IO_BANK0_BASE + 0x040 + 0x0000)
#define IO_BANK0_GPIO08_STATUS_XOR  (IO_BANK0_BASE + 0x040 + 0x1000)
#define IO_BANK0_GPIO08_STATUS_SET  (IO_BANK0_BASE + 0x040 + 0x2000)
#define IO_BANK0_GPIO08_STATUS_CLR  (IO_BANK0_BASE + 0x040 + 0x3000)

#define IO_BANK0_GPIO08_CTRL_RW     (IO_BANK0_BASE + 0x044 + 0x0000)
#define IO_BANK0_GPIO08_CTRL_XOR    (IO_BANK0_BASE + 0x044 + 0x1000)
#define IO_BANK0_GPIO08_CTRL_SET    (IO_BANK0_BASE + 0x044 + 0x2000)
#define IO_BANK0_GPIO08_CTRL_CLR    (IO_BANK0_BASE + 0x044 + 0x3000)

// PIN 9
#define IO_BANK0_GPIO09_STATUS_RW   (IO_BANK0_BASE + 0x048 + 0x0000)
#define IO_BANK0_GPIO09_STATUS_XOR  (IO_BANK0_BASE + 0x048 + 0x1000)
#define IO_BANK0_GPIO09_STATUS_SET  (IO_BANK0_BASE + 0x048 + 0x2000)
#define IO_BANK0_GPIO09_STATUS_CLR  (IO_BANK0_BASE + 0x048 + 0x3000)

#define IO_BANK0_GPIO09_CTRL_RW     (IO_BANK0_BASE + 0x04c + 0x0000)
#define IO_BANK0_GPIO09_CTRL_XOR    (IO_BANK0_BASE + 0x04c + 0x1000)
#define IO_BANK0_GPIO09_CTRL_SET    (IO_BANK0_BASE + 0x04c + 0x2000)
#define IO_BANK0_GPIO09_CTRL_CLR    (IO_BANK0_BASE + 0x04c + 0x3000)

// PIN 10
#define IO_BANK0_GPIO10_STATUS_RW   (IO_BANK0_BASE + 0x050 + 0x0000)
#define IO_BANK0_GPIO10_STATUS_XOR  (IO_BANK0_BASE + 0x050 + 0x1000)
#define IO_BANK0_GPIO10_STATUS_SET  (IO_BANK0_BASE + 0x050 + 0x2000)
#define IO_BANK0_GPIO10_STATUS_CLR  (IO_BANK0_BASE + 0x050 + 0x3000)

#define IO_BANK0_GPIO10_CTRL_RW     (IO_BANK0_BASE + 0x054 + 0x0000)
#define IO_BANK0_GPIO10_CTRL_XOR    (IO_BANK0_BASE + 0x054 + 0x1000)
#define IO_BANK0_GPIO10_CTRL_SET    (IO_BANK0_BASE + 0x054 + 0x2000)
#define IO_BANK0_GPIO10_CTRL_CLR    (IO_BANK0_BASE + 0x054 + 0x3000)

// PIN 11
#define IO_BANK0_GPIO11_STATUS_RW   (IO_BANK0_BASE + 0x058 + 0x0000)
#define IO_BANK0_GPIO11_STATUS_XOR  (IO_BANK0_BASE + 0x058 + 0x1000)
#define IO_BANK0_GPIO11_STATUS_SET  (IO_BANK0_BASE + 0x058 + 0x2000)
#define IO_BANK0_GPIO11_STATUS_CLR  (IO_BANK0_BASE + 0x058 + 0x3000)

#define IO_BANK0_GPIO11_CTRL_RW     (IO_BANK0_BASE + 0x05c + 0x0000)
#define IO_BANK0_GPIO11_CTRL_XOR    (IO_BANK0_BASE + 0x05c + 0x1000)
#define IO_BANK0_GPIO11_CTRL_SET    (IO_BANK0_BASE + 0x05c + 0x2000)
#define IO_BANK0_GPIO11_CTRL_CLR    (IO_BANK0_BASE + 0x05c + 0x3000)

// PIN 12
#define IO_BANK0_GPIO12_STATUS_RW   (IO_BANK0_BASE + 0x060 + 0x0000)
#define IO_BANK0_GPIO12_STATUS_XOR  (IO_BANK0_BASE + 0x060 + 0x1000)
#define IO_BANK0_GPIO12_STATUS_SET  (IO_BANK0_BASE + 0x060 + 0x2000)
#define IO_BANK0_GPIO12_STATUS_CLR  (IO_BANK0_BASE + 0x060 + 0x3000)

#define IO_BANK0_GPIO12_CTRL_RW     (IO_BANK0_BASE + 0x064 + 0x0000)
#define IO_BANK0_GPIO12_CTRL_XOR    (IO_BANK0_BASE + 0x064 + 0x1000)
#define IO_BANK0_GPIO12_CTRL_SET    (IO_BANK0_BASE + 0x064 + 0x2000)
#define IO_BANK0_GPIO12_CTRL_CLR    (IO_BANK0_BASE + 0x064 + 0x3000)

// PIN 13
#define IO_BANK0_GPIO13_STATUS_RW   (IO_BANK0_BASE + 0x068 + 0x0000)
#define IO_BANK0_GPIO13_STATUS_XOR  (IO_BANK0_BASE + 0x068 + 0x1000)
#define IO_BANK0_GPIO13_STATUS_SET  (IO_BANK0_BASE + 0x068 + 0x2000)
#define IO_BANK0_GPIO13_STATUS_CLR  (IO_BANK0_BASE + 0x068 + 0x3000)

#define IO_BANK0_GPIO13_CTRL_RW     (IO_BANK0_BASE + 0x06c + 0x0000)
#define IO_BANK0_GPIO13_CTRL_XOR    (IO_BANK0_BASE + 0x06c + 0x1000)
#define IO_BANK0_GPIO13_CTRL_SET    (IO_BANK0_BASE + 0x06c + 0x2000)
#define IO_BANK0_GPIO13_CTRL_CLR    (IO_BANK0_BASE + 0x06c + 0x3000)

// PIN 14
#define IO_BANK0_GPIO14_STATUS_RW   (IO_BANK0_BASE + 0x070 + 0x0000)
#define IO_BANK0_GPIO14_STATUS_XOR  (IO_BANK0_BASE + 0x070 + 0x1000)
#define IO_BANK0_GPIO14_STATUS_SET  (IO_BANK0_BASE + 0x070 + 0x2000)
#define IO_BANK0_GPIO14_STATUS_CLR  (IO_BANK0_BASE + 0x070 + 0x3000)

#define IO_BANK0_GPIO14_CTRL_RW     (IO_BANK0_BASE + 0x074 + 0x0000)
#define IO_BANK0_GPIO14_CTRL_XOR    (IO_BANK0_BASE + 0x074 + 0x1000)
#define IO_BANK0_GPIO14_CTRL_SET    (IO_BANK0_BASE + 0x074 + 0x2000)
#define IO_BANK0_GPIO14_CTRL_CLR    (IO_BANK0_BASE + 0x074 + 0x3000)

// PIN 15
#define IO_BANK0_GPIO15_STATUS_RW   (IO_BANK0_BASE + 0x078 + 0x0000)
#define IO_BANK0_GPIO15_STATUS_XOR  (IO_BANK0_BASE + 0x078 + 0x1000)
#define IO_BANK0_GPIO15_STATUS_SET  (IO_BANK0_BASE + 0x078 + 0x2000)
#define IO_BANK0_GPIO15_STATUS_CLR  (IO_BANK0_BASE + 0x078 + 0x3000)

#define IO_BANK0_GPIO15_CTRL_RW     (IO_BANK0_BASE + 0x07c + 0x0000)
#define IO_BANK0_GPIO15_CTRL_XOR    (IO_BANK0_BASE + 0x07c + 0x1000)
#define IO_BANK0_GPIO15_CTRL_SET    (IO_BANK0_BASE + 0x07c + 0x2000)
#define IO_BANK0_GPIO15_CTRL_CLR    (IO_BANK0_BASE + 0x07c + 0x3000)

// PIN 16
#define IO_BANK0_GPIO16_STATUS_RW   (IO_BANK0_BASE + 0x080 + 0x0000)
#define IO_BANK0_GPIO16_STATUS_XOR  (IO_BANK0_BASE + 0x080 + 0x1000)
#define IO_BANK0_GPIO16_STATUS_SET  (IO_BANK0_BASE + 0x080 + 0x2000)
#define IO_BANK0_GPIO16_STATUS_CLR  (IO_BANK0_BASE + 0x080 + 0x3000)

#define IO_BANK0_GPIO16_CTRL_RW     (IO_BANK0_BASE + 0x084 + 0x0000)
#define IO_BANK0_GPIO16_CTRL_XOR    (IO_BANK0_BASE + 0x084 + 0x1000)
#define IO_BANK0_GPIO16_CTRL_SET    (IO_BANK0_BASE + 0x084 + 0x2000)
#define IO_BANK0_GPIO16_CTRL_CLR    (IO_BANK0_BASE + 0x084 + 0x3000)

// PIN 17
#define IO_BANK0_GPIO17_STATUS_RW   (IO_BANK0_BASE + 0x088 + 0x0000)
#define IO_BANK0_GPIO17_STATUS_XOR  (IO_BANK0_BASE + 0x088 + 0x1000)
#define IO_BANK0_GPIO17_STATUS_SET  (IO_BANK0_BASE + 0x088 + 0x2000)
#define IO_BANK0_GPIO17_STATUS_CLR  (IO_BANK0_BASE + 0x088 + 0x3000)

#define IO_BANK0_GPIO17_CTRL_RW     (IO_BANK0_BASE + 0x08c + 0x0000)
#define IO_BANK0_GPIO17_CTRL_XOR    (IO_BANK0_BASE + 0x08c + 0x1000)
#define IO_BANK0_GPIO17_CTRL_SET    (IO_BANK0_BASE + 0x08c + 0x2000)
#define IO_BANK0_GPIO17_CTRL_CLR    (IO_BANK0_BASE + 0x08c + 0x3000)

// PIN 18
#define IO_BANK0_GPIO18_STATUS_RW   (IO_BANK0_BASE + 0x090 + 0x0000)
#define IO_BANK0_GPIO18_STATUS_XOR  (IO_BANK0_BASE + 0x090 + 0x1000)
#define IO_BANK0_GPIO18_STATUS_SET  (IO_BANK0_BASE + 0x090 + 0x2000)
#define IO_BANK0_GPIO18_STATUS_CLR  (IO_BANK0_BASE + 0x090 + 0x3000)

#define IO_BANK0_GPIO18_CTRL_RW     (IO_BANK0_BASE + 0x094 + 0x0000)
#define IO_BANK0_GPIO18_CTRL_XOR    (IO_BANK0_BASE + 0x094 + 0x1000)
#define IO_BANK0_GPIO18_CTRL_SET    (IO_BANK0_BASE + 0x094 + 0x2000)
#define IO_BANK0_GPIO18_CTRL_CLR    (IO_BANK0_BASE + 0x094 + 0x3000)

// PIN 19
#define IO_BANK0_GPIO19_STATUS_RW   (IO_BANK0_BASE + 0x098 + 0x0000)
#define IO_BANK0_GPIO19_STATUS_XOR  (IO_BANK0_BASE + 0x098 + 0x1000)
#define IO_BANK0_GPIO19_STATUS_SET  (IO_BANK0_BASE + 0x098 + 0x2000)
#define IO_BANK0_GPIO19_STATUS_CLR  (IO_BANK0_BASE + 0x098 + 0x3000)

#define IO_BANK0_GPIO19_CTRL_RW     (IO_BANK0_BASE + 0x09c + 0x0000)
#define IO_BANK0_GPIO19_CTRL_XOR    (IO_BANK0_BASE + 0x09c + 0x1000)
#define IO_BANK0_GPIO19_CTRL_SET    (IO_BANK0_BASE + 0x09c + 0x2000)
#define IO_BANK0_GPIO19_CTRL_CLR    (IO_BANK0_BASE + 0x09c + 0x3000)

// PIN 20
#define IO_BANK0_GPIO20_STATUS_RW   (IO_BANK0_BASE + 0x0a0 + 0x0000)
#define IO_BANK0_GPIO20_STATUS_XOR  (IO_BANK0_BASE + 0x0a0 + 0x1000)
#define IO_BANK0_GPIO20_STATUS_SET  (IO_BANK0_BASE + 0x0a0 + 0x2000)
#define IO_BANK0_GPIO20_STATUS_CLR  (IO_BANK0_BASE + 0x0a0 + 0x3000)

#define IO_BANK0_GPIO20_CTRL_RW     (IO_BANK0_BASE + 0x0a4 + 0x0000)
#define IO_BANK0_GPIO20_CTRL_XOR    (IO_BANK0_BASE + 0x0a4 + 0x1000)
#define IO_BANK0_GPIO20_CTRL_SET    (IO_BANK0_BASE + 0x0a4 + 0x2000)
#define IO_BANK0_GPIO20_CTRL_CLR    (IO_BANK0_BASE + 0x0a4 + 0x3000)

// PIN 21
#define IO_BANK0_GPIO21_STATUS_RW   (IO_BANK0_BASE + 0x0a8 + 0x0000)
#define IO_BANK0_GPIO21_STATUS_XOR  (IO_BANK0_BASE + 0x0a8 + 0x1000)
#define IO_BANK0_GPIO21_STATUS_SET  (IO_BANK0_BASE + 0x0a8 + 0x2000)
#define IO_BANK0_GPIO21_STATUS_CLR  (IO_BANK0_BASE + 0x0a8 + 0x3000)

#define IO_BANK0_GPIO21_CTRL_RW     (IO_BANK0_BASE + 0x0ac + 0x0000)
#define IO_BANK0_GPIO21_CTRL_XOR    (IO_BANK0_BASE + 0x0ac + 0x1000)
#define IO_BANK0_GPIO21_CTRL_SET    (IO_BANK0_BASE + 0x0ac + 0x2000)
#define IO_BANK0_GPIO21_CTRL_CLR    (IO_BANK0_BASE + 0x0ac + 0x3000)

// PIN 22
#define IO_BANK0_GPIO22_STATUS_RW   (IO_BANK0_BASE + 0x0b0 + 0x0000)
#define IO_BANK0_GPIO22_STATUS_XOR  (IO_BANK0_BASE + 0x0b0 + 0x1000)
#define IO_BANK0_GPIO22_STATUS_SET  (IO_BANK0_BASE + 0x0b0 + 0x2000)
#define IO_BANK0_GPIO22_STATUS_CLR  (IO_BANK0_BASE + 0x0b0 + 0x3000)

#define IO_BANK0_GPIO22_CTRL_RW     (IO_BANK0_BASE + 0x0b4 + 0x0000)
#define IO_BANK0_GPIO22_CTRL_XOR    (IO_BANK0_BASE + 0x0b4 + 0x1000)
#define IO_BANK0_GPIO22_CTRL_SET    (IO_BANK0_BASE + 0x0b4 + 0x2000)
#define IO_BANK0_GPIO22_CTRL_CLR    (IO_BANK0_BASE + 0x0b4 + 0x3000)

// PIN 23
#define IO_BANK0_GPIO23_STATUS_RW   (IO_BANK0_BASE + 0x0b8 + 0x0000)
#define IO_BANK0_GPIO23_STATUS_XOR  (IO_BANK0_BASE + 0x0b8 + 0x1000)
#define IO_BANK0_GPIO23_STATUS_SET  (IO_BANK0_BASE + 0x0b8 + 0x2000)
#define IO_BANK0_GPIO23_STATUS_CLR  (IO_BANK0_BASE + 0x0b8 + 0x3000)

#define IO_BANK0_GPIO23_CTRL_RW     (IO_BANK0_BASE + 0x0bc + 0x0000)
#define IO_BANK0_GPIO23_CTRL_XOR    (IO_BANK0_BASE + 0x0bc + 0x1000)
#define IO_BANK0_GPIO23_CTRL_SET    (IO_BANK0_BASE + 0x0bc + 0x2000)
#define IO_BANK0_GPIO23_CTRL_CLR    (IO_BANK0_BASE + 0x0bc + 0x3000)

// PIN 24
#define IO_BANK0_GPIO25_STATUS_RW   (IO_BANK0_BASE + 0x0C8 + 0x0000)
#define IO_BANK0_GPIO25_STATUS_XOR  (IO_BANK0_BASE + 0x0C8 + 0x1000)
#define IO_BANK0_GPIO25_STATUS_SET  (IO_BANK0_BASE + 0x0C8 + 0x2000)
#define IO_BANK0_GPIO25_STATUS_CLR  (IO_BANK0_BASE + 0x0C8 + 0x3000)
                                                             
#define IO_BANK0_GPIO25_CTRL_RW     (IO_BANK0_BASE + 0x0CC + 0x0000)
#define IO_BANK0_GPIO25_CTRL_XOR    (IO_BANK0_BASE + 0x0CC + 0x1000)
#define IO_BANK0_GPIO25_CTRL_SET    (IO_BANK0_BASE + 0x0CC + 0x2000)
#define IO_BANK0_GPIO25_CTRL_CLR    (IO_BANK0_BASE + 0x0CC + 0x3000)


// PIN 25
#define IO_BANK0_GPIO25_STATUS_RW   (IO_BANK0_BASE + 0x0C8 + 0x0000)
#define IO_BANK0_GPIO25_STATUS_XOR  (IO_BANK0_BASE + 0x0C8 + 0x1000)
#define IO_BANK0_GPIO25_STATUS_SET  (IO_BANK0_BASE + 0x0C8 + 0x2000)
#define IO_BANK0_GPIO25_STATUS_CLR  (IO_BANK0_BASE + 0x0C8 + 0x3000)
                                                             
#define IO_BANK0_GPIO25_CTRL_RW     (IO_BANK0_BASE + 0x0CC + 0x0000)
#define IO_BANK0_GPIO25_CTRL_XOR    (IO_BANK0_BASE + 0x0CC + 0x1000)
#define IO_BANK0_GPIO25_CTRL_SET    (IO_BANK0_BASE + 0x0CC + 0x2000)
#define IO_BANK0_GPIO25_CTRL_CLR    (IO_BANK0_BASE + 0x0CC + 0x3000)

#endif // !GPIO_H
