P1_1#`define

 - 宏定義的概念
   `define 允許在程式碼中進行全域文字替換。這是一種編譯器指令，
   使開發人員能夠定義可重複使用的程式碼片段或常數，方便在設計中引用。

 - 基本語法 `define 宏名稱  替換內容

      `define  WIDTH 16        // 定義宏 WIDTH，值為 16
      `define  EN_ADDR         // 定義宏 EN_ADDR，但無具體替換內容
      wire   [`WIDTH-1:0]   addr;    // 宣告一個 16 位元的 wire

      WIDTH 被定義為 16，因此 [WIDTH-1:0]會被替換為[15:0]`
      EN_ADDR 被定義，但沒有值，因此它的用途取決於 ifdef 條件判斷

P1_2#Verilog $random

 - $random 是一個 32-bit signed 整數生成器。
   $random                  // 不指定種子（seed）, 產生 signed 亂數
   $random(seed)        // 使用指定變數為 seed，會更新此變數
   $random % N         // 結果為 [-(N-1), N-1]，可能為負值
   {$random} % N       // 結果非負，落在 [0, N-1]
 - example:
      module tb;
      reg [3:0] val;
      reg [31:0] seed;

      initial begin
         for (integer i = 0; i < 10; i++) begin
            seed = 5;
            val = $random(seed) % 3;
            $display("i=%0d seed=%0d val=0x%0h val=%0d", i, seed, val, val);
         end
      end
      endmodule

P1_2#Verilog VCD Dump（數值變更記錄檔）

 - VCD 檔案的概念（Value Change Dump）是一種 ASCII 格式 的文件，包含：
    標頭資訊（Header information）
    變數定義（Variable definitions）
    變數數值變化（Value changes for specified variables）
    VCD 檔案可用於記錄模擬過程中的訊號變化，並可由波形查看工具（如 GTKWave）來分析。

 - 產生 VCD 檔案的 System Tasks
    在 Verilog 模擬中，可透過以下 System Tasks 來產生 VCD 檔案：
     - $dumpfile("filename.vcd");        // 指定輸出的 VCD 檔案名稱。
     - $dumpvars(depth, scope);        //  記錄指定範圍內的訊號變化。
     - $dumpon; 和 $dumpoff;           //  控制 VCD 記錄的啟動與停止。

