
=============================================
Лабораторна робота №9
=============================================

Тема
----------

Додавання кеш-пам'яті до конвеєрного RISC ядра.



Хід роботи
----------


**Завдання.**
Завданням було приєднати до конвеєрного ядра з 8 лаби кеш даних як посередник між пам'яттю даних та процесором.
Тип кешу не задавався, тому вирішено зробити асоціативний кеш. Вирішити, то вирішити, але зробити власноруч не зміг. Тому було взято реалізацію Олега Матюши.




**Створення проекту.** Проект написаний  на HDL SystemVerilog, як більш функціональному наступнику Verilog. 
Він складається з багатьох модулів, що описані в декількох файлах. У якості модуля використовувались також ALU, GPIO та решта модулiв MIPS з минулих лабораторних. 



**Що зроблено.**
Усі вимоги, зазначені у специфікації, було виконано. Пам'ять даних зроблено з 128-бітною шиною даних
для виконання транзакцій в кеш за один такт. Кеш 4-слівний, 2 лінії на модуль, 4-асоціативний, слово 32 біти. 
політика витіснення LRU, працює за 1 такт при попаданні
та 2 такти при промаху. 
На  Rabu`s Assembler розібрано,Олега програму сортування з 6 лаби що була віддебажена в Incisive,все працює відповідно.


.. image:: media/rtl.png
RTL схема mips, написаного на SystemVerilog.

.. image:: media/characteristics.png
Ресурси використані у цьому ядрі.


Висновки
-----------

Під час виконання лабораторної роботи прєднано до конвеєрного RISC ядра кеш-контролер, що зберігав у собі 
часто використовувані дані з основної пам'яті. Такий контролер можна використовувати для будь-яких типів пам'яті, які можна підключити як зовнішні модулі.
кеш асоціативний та багатолінійний, що дає оптимум по швидкодії та проценту попадань.






