<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd" xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/">
    <dc:contributor>Urriza Parroqué, Isidro</dc:contributor>
    <dc:creator>Molina Egea, Ángel</dc:creator>
    <dc:date>2019</dc:date>
    <dc:description>El crecimiento gradual del uso de LEDs para iluminación en detrimento de las tecnologías de alumbrado tradicionales ha abierto un nuevo campo de investigación en el que las comunicaciones VLC podrían ser una solución ante la escasez del espectro electromagnético disponible.&lt;br /&gt;En este trabajo se abordará el desarrollo de las partes analógica y digital básicas necesarias para la implementación de un sistema de comunicaciones por luz visible. Se diseñará en VHDL tanto la etapa de emisión como la de recepción del sistema correspondientes a la parte digital del mismo mediante la utilización de bloques IP, mientras que la parte analógica se montará en primer lugar en una placa de pruebas para, una vez verificado el funcionamiento, desarrollar el sistema en una PCB.&lt;br /&gt;&lt;br /&gt;</dc:description>
    <dc:identifier>http://zaguan.unizar.es/record/85213</dc:identifier>
    <dc:language>spa</dc:language>
    <dc:publisher>Universidad de Zaragoza; Departamento de Ingeniería Electrónica y Comunicaciones; Área de Tecnología Electrónica</dc:publisher>
    <dc:relation>http://zaguan.unizar.es/record/85213/files/TAZ-TFG-2019-2917.pdf</dc:relation>
    <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
    <dc:subject>Graduado en Ingeniería de Tecnologías y Servicios de Telecomunicación</dc:subject>
    <dc:title>Implementación de un sistema de comunicaciones por luz visible (VLC) basado en FPGA</dc:title>
    <dc:type>TAZ-TFG</dc:type>
    <dc:title xml:lang="en">Implementation of a visible light communication system (VLC) based on FPGA</dc:title>
</oai_dc:dc>
