# BORDEX: Detector de borda BMP para coprocessador aritm√©tico de matrizes

**Bordex** √© um programa desenvolvido em C para realizar detec√ß√£o de bordas em imagens bitmap utilizando alguns filtros conhecidos. S√£o eles: Sobel, Laplace, Prewitt e Roberts. O Bordex se utiliza da biblioteca em Assembly Matriks, que facilita a comunica√ß√£o entre o processador ARM Cortex-A9 (rodando Linux) da plataforma DE1-SoC e um coprocessador aritm√©tico para matrizes implementado na Intel FPGA em Verilog.

O coprocessador que acompanha o programa √© capaz de performar opera√ß√µes b√°sicas entre matrizes quadradas de n <= 5 (opera√ß√µes como soma, subtra√ß√£o, multiplica√ß√£o por escalar ou outra matriz, determinante, oposta...), mas o que √© efetivamente utilizado s√£o as duas opera√ß√µes de convolu√ß√£o para aplica√ß√£o dos filtros de detec√ß√£o de borda. A biblioteca Matriks possui um conjunto de fun√ß√µes em Assembly que permitem ao usu√°rio enviar dados, realizar opera√ß√µes e receber os resultados por meio de um mapeamento de mem√≥ria. J√° o programa Bordex permite o usu√°rio escolher entre algumas imagens no diret√≥rio base e aplicar filtros a ela.

Para obter mais informa√ß√µes exclusivamente sobre o coprocessador aritm√©tico, acesse o [reposit√≥rio](https://github.com/riancmd/matrix-coprocessor-arm-cortex-a9).
Para a biblioteca Matriks, acesse o [reposit√≥rio](https://github.com/riancmd/matrix-coprocessor-arm-cortex-a9-2.0).

## üöÄ Sum√°rio

* [Sobre o programa](#-sobre-o-programa)
* [Pr√©-requisitos](#-pr√©-requisitos)
* [Como instalar?](#-como-instalar)
* [Recursos utilizados](#-recursos-utilizados)
* [Metodologia](#-metodologia)
  * [M√≥dulos de convolu√ß√£o no coprocessador](#-modulos-de-convolu√ß√£o-no-coprocessador)
  * [Pr√©-processamento de imagem](#-pre-processamento-de-imagem)
  * [Integra√ß√£o com a biblioteca](#-integracao-com-a-biblioteca)
  * [Programa principal](#-programa-principal)
* [Testes](#testes)
* [Conclus√£o](#conclus√£o)
* [Refer√™ncias](#-refer√™ncias)
* [Colaboradores](#-colaboradores)

## üë®‚Äçüíª Sobre o coprocessador
Para utilizar o programa Bordex, √© necess√°rio ter o coprocessador aritm√©tico para matrizes implementado na FPGA do kit DE1-SoC e a biblioteca Matriks em Assembly. Caso contr√°rio, n√£o ser√° poss√≠vel utilizar o Bordex, pois ele depende de ambos para processamento das instru√ß√µes.

O [coprocessador aritm√©tico de matrizes](https://github.com/riancmd/matrix-coprocessor-arm-cortex-a9), desenvolvido para trabalhar em conjunto com o processador ARM Cortex A9, foi implementado em Verilog e possui toda sua documenta√ß√£o dispon√≠vel no reposit√≥rio linkado. Entretanto, junto a este reposit√≥rio, h√° uma vers√£o atualizada do coprocessador para trabalhar em conjunto com o programa, o que inclui os novos m√≥dulos e instru√ß√µes de convolu√ß√£o. Portanto, **o programa deve ser usadao junto √† nova vers√£o do coprocessador**. A vers√£o 3.0 do coprocessador possui modifica√ß√µes para conserto de alguns bugs, al√©m da adi√ß√£o de novos m√≥dulos para a convolu√ß√£o (na aplica√ß√£o de filtros), essencial para o Bordex.

## üìÑ Pr√©-requisitos
Para que o projeto funcione corretamente, √© necess√°rio que voc√™ tenha:

- Um **kit de desenvolvimento DE1-SoC** com FPGA Cyclone V.
- O software **Quartus Prime Lite Edition 23.1.1** instalado no seu computador.
- Uma distribui **Linux instalado e funcional no HPS** (Hard Processor System) do kit DE1-SoC.
- Conex√£o entre o HPS e o computador via **cabo Ethernet**.
- O **compilador GCC** j√° instalado no Linux do HPS (geralmente vem por padr√£o).

> ‚ö†Ô∏è Estes requisitos **devem** ser seguidos. O projeto foi desenvolvido exclusivamente para o kit DE1-SoC, cuja pinagem e arquitetura s√£o espec√≠ficas. Ele **n√£o funciona** com outros kits ou configura√ß√µes diferentes.

## üîß Como instalar?
### 1. Preparar o projeto

- Fa√ßa o download do projeto como arquivo `.zip` no GitHub.
- Extraia a pasta `matrix-coprocessor-arm-cortex-a9-3.0`.

### 2. Compilar no Quartus Prime

- Abra o **Quartus Prime Lite Edition**.
- V√° em **File > Open Project**.
- Navegue at√© a pasta extra√≠da do projeto, no subdiret√≥rio `matrix-coprocessor-arm-cortex-a9-3.0`.
- Selecione o arquivo `soc_system.qpf` e clique em **Abrir**.
- Clique na **seta azul para a direita** ou v√° em **Processing > Start Compilation** para iniciar a compila√ß√£o.
- Ap√≥s a compila√ß√£o, v√° em **Tools > Programmer**.
- Clique em **Hardware Setup** e verifique se a placa foi reconhecida.
- Carregue o arquivo `.sof` gerado.
- Clique em **Start** para programar a FPGA.

### 3. Conectar ao HPS via SSH

- Conecte o HPS ao seu computador via **cabo Ethernet**.
- Verifique o IP da placa (dispon√≠vel na sua placa).
- Abra o terminal no seu computador.
- Utilize o comando SSH para acessar o HPS:
  - `ssh <seu_usuario>@<ip_do_hps>`

### 4. Transferir os arquivos para o HPS
- Abra o subdiret√≥rio `bordex` no diret√≥rio raiz extra√≠do.
- Certifique-se de que a pasta `src` (com `bordex.c` e `makefile`) e a pasta `lib` est√£o organizadas corretamente.
- Use um dos m√©todos abaixo para transferir os arquivos para o HPS:

#### Op√ß√£o 1: Pelo terminal (Linux/macOS/WSL)

- Acesse o terminal no seu computador.
- Use o comando `scp` para copiar os arquivos:
  - `scp -r src lib <seu_usuario>@<ip_do_hps>:~/`

#### Op√ß√£o 2: Pelo gerenciador de arquivos

- No **Linux**:
  - Abra o gerenciador de arquivos.
  - Acesse `sftp://<seu_usuario>@<ip_do_hps>` e copie os arquivos.
- No **Windows**:
  - Use programas como **WinSCP** ou **FileZilla** para realizar a transfer√™ncia via SFTP.

### 5. Compilar e rodar no HPS

- Acesse o terminal do HPS via SSH.
- Navegue at√© a pasta `src` onde est√° o `makefile`.
- Compile o projeto com o comando `make compile`.
- Execute o programa com o comando `make run`.
- Siga as instru√ß√µes do terminal para escolher a opera√ß√£o, o tamanho da matriz e digitar seus elementos.

## üì¶ Recursos utilizados
### üß© Placa DE1-SoC

A placa DE1-SoC, baseada no SoC Cyclone V, integra um sistema de processador (HPS) com uma FPGA, permitindo projetos embarcados que combinam software e hardware dedicados.

[Manual da placa - Intel](https://www.intel.com/content/www/us/en/developer/articles/technical/fpga-academic-boards.html)

### üõ†Ô∏è Quartus Prime Lite (vers√µes 20.1 e 23.1)

Ferramenta oficial da Intel para desenvolvimento com FPGAs. Permite a cria√ß√£o de circuitos digitais usando linguagens como Verilog e VHDL, com suporte a simula√ß√£o, an√°lise e programa√ß√£o das placas.

[Site Oficial do Software](https://www.intel.com.br/content/www/br/pt/products/details/fpga/development-tools/quartus-prime.html)

### üêß DE1-SoC-UP Linux

O sistema operacional DE1-SoC-UP Linux √© a distribui√ß√£o espec√≠fica do HPS da DE1-SoC, respons√°vel por rodar o programa que interage com o coprocessador implementado na FPGA atrav√©s da biblioteca Assembly.

### üë®‚Äçüíª IDE VSCode

Editor de c√≥digo-fonte gratuito e multiplataforma desenvolvido pela Microsoft. Oferece suporte a diversas linguagens de programa√ß√£o, sistema de extens√µes robusto, terminal integrado, controle de vers√£o Git nativo e recursos avan√ßados como depura√ß√£o e refatora√ß√£o de c√≥digo.

[Site Oficial do Software](https://code.visualstudio.com/)

---

## üî® Metodologia
A atualiza√ß√£o do projeto consistiu em realizar 3 etapas b√°sicas: I - Cria√ß√£o dos m√≥dulos de convolu√ß√£o no coprocessador para aplica√ß√£o dos filtros de detec√ß√£o de borda; II - Cria√ß√£o do c√≥digo para pr√©-processamento da imagem em C; III - Programa Bordex para envio dos kernels dos filtros e tratamento final da imagem.

## ‚úñ M√≥dulos de convolu√ß√£o no coprocessador
AAAAAAAAAAAAAAA

## ü§≥ Pr√©-processamento de imagem
Este c√≥digo implementa um sistema de pr√©-processamento para imagens BMP que trabalha com a estrutura espec√≠fica desse formato de arquivo. Uma imagem BMP √© organizada em duas partes principais: o cabe√ßalho (que cont√©m informa√ß√µes como dimens√µes, profundidade de cor e offset) e os dados dos pixels propriamente ditos. O c√≥digo utiliza uma struct (`img`) para armazenar todos esses metadados, fazendo a leitura completa do arquivo e extraindo as informa√ß√µes essenciais do cabe√ßalho. A convers√£o para escala de cinza ocorre nessa parte e √© essencial para a aplica√ß√£o dos filtros. Ela funciona da seguinte forma: como cada pixel colorido possui tr√™s canais (vermelho, verde e azul), o c√≥digo calcula a m√©dia desses tr√™s valores e aplica esse resultado nos tr√™s canais simultaneamente. Quando os tr√™s canais RGB t√™m o mesmo valor, o resultado visual √© uma tonalidade de cinza, preparando perfeitamente a imagem para algoritmos de detec√ß√£o de bordas que trabalham melhor com informa√ß√µes apenas de luminosidade.

O desenvolvimento seguiu lidando com algumas peculiaridades do formato BMP, como o fato de que os dados dos pixels ficam separados do cabe√ßalho por um offset espec√≠fico, e o sistema de padding que alinha cada linha em m√∫ltiplos de 4 bytes para otimiza√ß√£o de mem√≥ria. Apenas depois foi criada a struct que facilita o processo, numa refatora√ß√£o do c√≥digo. Outro detalhe importante √© que as imagens BMP armazenam as linhas de forma invertida (de baixo para cima), ent√£o o c√≥digo precisa considerar isso ao processar os pixels. A convers√£o para escala de cinza foi implementada de forma eficiente, percorrendo cada pixel e aplicando a transforma√ß√£o diretamente nos dados originais, economizando mem√≥ria e deixando tudo pronto para os filtros de detec√ß√£o de bordas.

## ‚úñ Integra√ß√£o com a biblioteca
AAAAAAAAAAAAAAA

## ‚úñ Programa principal
AAAAAAAAAAAAAAA

## ‚úñ Testes
AAAAAAAAAAAAAAA

## ‚úñ Conclus√£o
AAAAAAAAAAAAAAA

## üìö Refer√™ncias
* Patterson, D. A. ; Hennessy, J. L. 2016. Morgan Kaufmann Publishers. Computer organization and design: ARM edition. 5¬™ edi√ß√£o.
* GEKSFORGEEKS. Co-processor in Computer Architecture. Dispon√≠vel em: https://www.geeksforgeeks.org/co-processor-computer-architecture/. 

* INTEL CORPORATION. Intel 8087 Numeric Data Processor: User‚Äôs Manual. Dispon√≠vel em: https://datasheets.chipdb.org/Intel/x86/808x/datashts/8087/205835-007.pdf. 

* PANTUZA, J. Organiza√ß√£o e arquitetura de computadores: pipeline em processadores. Dispon√≠vel em: https://blog.pantuza.com/artigos/organizacao-e-arquitetura-de-computadores-pipeline-em-processadores. 

* FPGA TUTORIAL. How to write a basic Verilog Testbench. Dispon√≠vel em: https://fpgatutorial.com/how-to-write-a-basic-verilog-testbench/.


## üë• Colaboradores
* **Rian da Silva Santos** -  [Rian](https://github.com/riancmd)
* **Victor Ariel Matos Menezes** - [Victor](https://github.com/VitrolaVT)
