# 流水线设计

RISC-V指令执行包含五个步骤

1. 从内存中读取指令
2. 读寄存器并译码指令
3. 执行操作或计算地址
4. 访问内存
5. 将结果写回寄存器

流水线通过在各个阶段之间添加寄存器的方式，使得多条指令可以重叠执行，从而增加吞吐量

<img src=img2/1.png>

## 流水线冒险(hazard)<br>
### 结构冒险(structural hazard)

结构冒险指的是硬件本身不支持某些指令同时执行，比如如果RISC-V架构不将指令内存和数据内存分开，则会发生同时读取和写入内存的情况

### 数据冒险(data hazard)

数据冒险指的是时间轴中在前的指令在stage 5中改变了寄存器的值，当其后的指令早在stage 2就已经将数据从寄存器中读出，如果前一条指令写入的寄存器，恰好是后一条指令读取的，则后一条指令取得的寄存器值为旧值

```
add x2,x0,x1
sub x1,x2,x0
```

如上，add指令在stage 5改变了x2的值，但sub指令在其stage 2中获得的仍是x2更新前的值

**解决数据冒险**<br>
前递(forwarding)或旁路(bypassing)：提前从内部缓冲中取得数据，而不是等数据到达程序员可见的寄存器或者存储器

<img src=img2/2.png>

- 将add指令的stage 3的输出(也就是x2的新值)直接通过内部存储传递给sub指令stage 3的输入，从而获取正确的x2的值
- 注意：被传递的目标在时间轴上**必须晚于传递者**，否则意味着时间倒流

> 前递并不能完美解决所有数据冒险，如载入-使用型数据冒险(load-use data hazard)在使用前递后，仍需停顿一个时钟周期

```
ld x1,0(x2)
sub x4,x1,x5
```

<img src=img2/3.png>

- 必须等待的原因在于，load指令中，寄存器的新值在stage 4的输出中才形成，而sub指令在stage 3的输入就需要这个新值，而前面讲过，前递不能时光倒流，因此必须等待一个时钟周期，使得sub指令的stage 3的输入与load指令的stage 4的输出位于同一时刻

**通过代码重排以避免流水线停顿**<br>
通过适当的重排代码（比如将load指令和要使用该寄存器的指令隔开），可以避免流水线停顿

```
ld x1,0(x31)
ld x2,8(x31)
add x3,x1,x2    //必须停顿一个时钟周期
sd x3,24(x31)
ld x4,16(x31)
add x5,x1,x4    //必须停顿一个时钟周期
sd x5,32(x31)

//将第三个ld指令提到第二个ld指令的后面，就可以避免两处停顿
```

### 控制冒险(control hazard)

控制冒险也被称作分支冒险(branch hazard)，其发生在前一条指令为branch指令，而后一条指令在stage 1中尚不知道branch指令能否发生跳转，因此无法获取指令，必须停顿

**解决控制冒险的方法**<br>
RISC-V通过**预测**(predict)的方式来解决控制冒险

- 一种简单的预测方式是假定分支都发生跳转（或都不跳转），如果分支确实跳转，则流水线得以全速执行，如果分支不跳转，则需要发生停顿，确保预测错误的branch指令后的指令执行不会生效，并且必须从正确的位置处重新启动流水线
- 更好的分支预测方法是，根据分支指令，选择预测跳转还是不跳转，比如循环结构最后的分支指令，其大概率会发生跳转，因此可以据此预测其跳转
- 还有一种预测方法是动态预测，硬件内部记录每个跳转指令发生跳转和不发生跳转的次数，然后据此做出预测

---

## 前递和停顿的硬件实现

<img src=img2/4.png>

首先，前递发生的条件如下
```
# EX前递
# 适用于sub x1,x2,x0   add x2,x1,x1的情况
# 需要从EX/MEM寄存器中取值，前递到EX阶段
if (EX/MEM.RegWrite 
and (EX/MEM.RegisterRd != 0)
and (EX/MEM.RegisterRd = ID/EX.RegisterRs1) ForwardA = 10

if (EX/MEM.RegWrite
and (EX/MEM.RegisterRd != 0)
and (EX/MEM.RegisterRd = ID/EX.RegisterRs2)) ForwardB = 10
)

# MEM前递
# 适用于ld x1,0(x2)  add x2,x1,x1的情况
# 需要从MEM/WB寄存器中取值，前递到EX阶段
if (MEM/WB.RegWrite 
and (MEM/WB.RegisterRd != 0)
and (MEM/WB.RegisterRd = ID/EX.RegisterRs1) ForwardA = 10

if (MEM/WB.RegWrite
and (MEM/WB.RegisterRd != 0)
and (MEM/WB.RegisterRd = ID/EX.RegisterRs2)) ForwardB = 10
)
```

- 前递由Forwarding unit实现，其本质上是通过比较操作两个控制ALU输入的多路复用器
- 首先判断是否需要EX前递，当EX/MEM的寄存器写入信号被置位，且EX/MEM中的目标寄存器与ALU两路输入(即ID/EX)的寄存器出现重合，且该寄存器不为x0时（因为对x0的写入无效），需要EX前递，此时控制MuxA或MuxB选择EX/MEM前递过来的值
- 其次判断是否需要MEM前递，当MEM/WB的寄存器写入信号被置位，且MEM/WB中的目标寄存器与ALU两路输入(即ID/EX)的寄存器出现重合，且该寄存器不为x0时，需要MEM前递，此时控制MuxA或MuxB选择MEM/WB前递过来的值
- 总而言之，Forwarding unit的输入为ID/EX的Rs1,Rs2,EX/MEM的WB信号和Rd,MEM/WB的WB信号和Rd,输出为两个mux的控制信号，两个mux控制ALU的输入为ID/EX中的值，还是从后续寄存器中前递过来的值

停顿发生的条件如下
```
if (ID/EX.MemRead and
    ((ID/EX.RegisterRd = IF/ID.RegisterRs1) or
    (ID/EX.RegisterRd = IF/ID.RegisterRs2)))
    stall the pipeline
```

- 停顿由Hazard detection unit实现，其本质上通过比较操作控制PC,IF/ID的写入，以及向ID/EX中写入空信号
- 当ID/EX的内存读取信号被置位，且ID/EX的目标寄存器与IF/ID的两个寄存器重合时，需要停顿一个时钟周期（同时后面还要跟着一个前递）
- 如果停顿条件被检测到，则PCWrite信号和IF/IDWrite信号被置为0，此时PC和IF/ID的新值无法被写入，因此下个时钟周期内，IF阶段和ID阶段重复上个时钟周期的过程（即紧接着load指令之后的指令重新经历ID阶段，再之后的指令被重新从内存中取出），同时，通过Mux，将ID/EX中的所有控制信号置为0(其实只要将内存和寄存器的写入信号置为0即可)，则相当于在load指令和原本其后的指令间插入一个空指令（气泡），该指令由于写入信号都为0，因此不会造成影响




