# ğŸ”¢ ULA de 6 Bits em VHDL

Projeto de uma Unidade LÃ³gica e AritmÃ©tica (ULA) de 6 bits desenvolvida em VHDL para fins acadÃªmicos (Engenharia de ComputaÃ§Ã£o).

---

## ğŸ“Œ DescriÃ§Ã£o

Esta ULA realiza operaÃ§Ãµes aritmÃ©ticas, lÃ³gicas e de deslocamento utilizando representaÃ§Ã£o em complemento de dois para nÃºmeros com sinal.

O projeto foi desenvolvido com arquitetura estrutural utilizando:

- Full Adders
- Multiplexadores
- Comparador com detecÃ§Ã£o de overflow
- Shifters lÃ³gicos
- Incrementador e decrementador

---

## âš™ï¸ OperaÃ§Ãµes Implementadas

| CÃ³digo | OperaÃ§Ã£o |
|--------|----------|
| 0000 | Soma |
| 0001 | SubtraÃ§Ã£o |
| 0010 | OR |
| 0011 | AND |
| 0100 | NOT A |
| 0101 | NOT B |
| 0110 | Shift Left A |
| 0111 | Shift Right A |
| 1000 | Passa A |
| 1001 | Passa B |
| 1010 | Shift Left B |
| 1011 | Shift Right B |
| 1100 | Incrementa |
| 1101 | Decrementa |

---

## ğŸš© Flags Implementadas

- **Zero (Z)** â†’ Ativada quando o resultado Ã© 0
- **Overflow (V)** â†’ Detecta estouro em operaÃ§Ãµes signed
- **A_menor_B**
- **A_igual_B**

---

## ğŸ§  Conceitos Utilizados

- Complemento de dois
- DetecÃ§Ã£o de overflow:  
  `overflow = carry_in_msb XOR carry_out_msb`
- ComparaÃ§Ã£o signed:  
  `A_menor_B = bit_sinal XOR overflow`
- Shift left como multiplicaÃ§Ã£o por 2 (com detecÃ§Ã£o de overflow)

---

## ğŸ› ï¸ Ferramentas

- VHDL
- Simulador ModelSim / Vivado

---

## ğŸ“š Autor

Desenvolvido por **Cawan Soares**  
Projeto acadÃªmico â€“ Engenharia de ComputaÃ§Ã£o

---

## ğŸš€ Objetivo

Consolidar conhecimentos em:

- Arquitetura de Computadores
- LÃ³gica Digital
- Projeto Estrutural em VHDL
- Funcionamento interno de uma ALU
