TimeQuest Timing Analyzer report for MAD_fpga
Mon Jun 24 16:46:34 2013
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 12. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 39. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MAD_fpga                                                        ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE115F29C7                                                   ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 200.44 MHz ; 200.44 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; CLOCK_50 ; -3.989 ; -471.609        ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.386 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -268.995                      ;
+----------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.989 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.317      ;
; -3.987 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.334      ; 5.319      ;
; -3.971 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 5.312      ;
; -3.958 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 5.282      ;
; -3.934 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.345      ; 5.277      ;
; -3.929 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 5.270      ;
; -3.918 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 5.248      ;
; -3.917 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 5.247      ;
; -3.895 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 5.232      ;
; -3.880 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.341      ; 5.219      ;
; -3.842 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 5.183      ;
; -3.815 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.143      ;
; -3.810 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 5.151      ;
; -3.792 ; FSM:inst2|code[3]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.324      ; 5.114      ;
; -3.771 ; counter:inst7|code[3]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 5.095      ;
; -3.737 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 5.065      ;
; -3.735 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.324      ; 5.057      ;
; -3.727 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 5.057      ;
; -3.726 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 5.063      ;
; -3.707 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.334      ; 5.039      ;
; -3.704 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.341      ; 5.043      ;
; -3.703 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.337      ; 5.038      ;
; -3.684 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.341      ; 5.023      ;
; -3.682 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.598      ;
; -3.661 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.330      ; 4.989      ;
; -3.643 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.973      ;
; -3.643 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.341      ; 4.982      ;
; -3.623 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.547      ;
; -3.623 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.547      ;
; -3.618 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.540      ;
; -3.611 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.533      ;
; -3.609 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.343      ; 4.950      ;
; -3.607 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.328      ; 4.933      ;
; -3.594 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.324      ; 4.916      ;
; -3.588 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.918      ;
; -3.587 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.511      ;
; -3.579 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.909      ;
; -3.562 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.337      ; 4.897      ;
; -3.556 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.886      ;
; -3.533 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 4.024      ;
; -3.508 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.421      ;
; -3.506 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.419      ;
; -3.506 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.997      ;
; -3.505 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.418      ;
; -3.502 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.418      ;
; -3.502 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.426      ;
; -3.501 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.414      ;
; -3.499 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.412      ;
; -3.498 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.414      ;
; -3.498 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.411      ;
; -3.496 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.412      ;
; -3.490 ; uart:uart1|rx_data[2]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.414      ;
; -3.477 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 4.810      ;
; -3.469 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.337      ; 4.804      ;
; -3.455 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.342      ; 4.795      ;
; -3.453 ; FSM:inst2|delay_count[0]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.375      ;
; -3.447 ; uart:uart1|rx_data[0]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.371      ;
; -3.443 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.367      ;
; -3.441 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.365      ;
; -3.440 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.328      ; 4.766      ;
; -3.439 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.363      ;
; -3.438 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.768      ;
; -3.438 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.328      ; 4.764      ;
; -3.437 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.361      ;
; -3.437 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.361      ;
; -3.436 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.358      ;
; -3.436 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.360      ;
; -3.432 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.354      ;
; -3.431 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.353      ;
; -3.430 ; uart:uart1|rx_data[5]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.354      ;
; -3.429 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.351      ;
; -3.425 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.347      ;
; -3.424 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 4.346      ;
; -3.407 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.331      ;
; -3.403 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.327      ;
; -3.402 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.332      ; 4.732      ;
; -3.401 ; FSM:inst2|delay_count[7]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.324      ;
; -3.401 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.325      ;
; -3.398 ; FSM:inst2|delay_count[5]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 4.321      ;
; -3.397 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.344      ; 4.739      ;
; -3.378 ; Keyfilter:inst15|c1        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.294      ;
; -3.357 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.275      ;
; -3.356 ; counter:inst7|code[2]      ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.337      ; 4.691      ;
; -3.351 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.842      ;
; -3.350 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.268      ;
; -3.347 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.838      ;
; -3.346 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.837      ;
; -3.336 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.335      ; 4.669      ;
; -3.324 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.815      ;
; -3.321 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.234      ;
; -3.320 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.244      ;
; -3.320 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.811      ;
; -3.319 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.232      ;
; -3.319 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.507     ; 3.810      ;
; -3.318 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 4.231      ;
; -3.317 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.326      ; 4.641      ;
; -3.316 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.240      ;
; -3.315 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.239      ;
; -3.313 ; uart:uart1|rx_data[7]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.237      ;
; -3.308 ; uart:uart1|rx_data[2]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.074     ; 4.232      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; FSM:inst2|next_state.IDLE                ; FSM:inst2|next_state.IDLE                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; LCD:inst12|lcd_data_int[4]               ; LCD:inst12|lcd_data_int[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.669      ;
; 0.403 ; uart:uart1|rx_data_deb                   ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|rx_fsm.ck_start_bit           ; uart:uart1|rx_fsm.ck_start_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|next_state.CHECK_GLASS         ; FSM:inst2|next_state.CHECK_GLASS         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|next_state.EROGATION           ; FSM:inst2|next_state.EROGATION           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_init[14]                 ; FSM:inst2|delay_init[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[0]                ; FSM:inst2|delay_count2[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[1]                ; FSM:inst2|delay_count2[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[2]                ; FSM:inst2|delay_count2[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[5]                ; FSM:inst2|delay_count2[5]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[6]                ; FSM:inst2|delay_count2[6]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[9]                ; FSM:inst2|delay_count2[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[11]               ; FSM:inst2|delay_count2[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[12]               ; FSM:inst2|delay_count2[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[13]               ; FSM:inst2|delay_count2[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|delay_count2[15]               ; FSM:inst2|delay_count2[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|next_state.START               ; FSM:inst2|next_state.START               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|next_state.TAKE_GLASS          ; FSM:inst2|next_state.TAKE_GLASS          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; FSM:inst2|en_serial                      ; FSM:inst2|en_serial                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|tx_fsm.idle                   ; uart:uart1|tx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|tx_data_cnt[1]                ; uart:uart1|tx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|tx_req_int                    ; uart:uart1|tx_req_int                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart:uart1|tx_data_cnt[2]                ; uart:uart1|tx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; LCD:inst12|delay_count[0]                ; LCD:inst12|delay_count[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; LCD:inst12|delay_count[3]                ; LCD:inst12|delay_count[3]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; LCD:inst12|delay_count[9]                ; LCD:inst12|delay_count[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; LCD:inst12|delay_count[10]               ; LCD:inst12|delay_count[10]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; LCD:inst12|delay_count[11]               ; LCD:inst12|delay_count[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; uart:uart1|rx_data_cnt[0]                ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; counter:inst7|counter[0]                 ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; counter:inst7|counter[1]                 ; counter:inst7|counter[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; counter:inst7|counter[2]                 ; counter:inst7|counter[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; FSM:inst2|code[4]                        ; FSM:inst2|code[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; FSM:inst2|code[1]                        ; FSM:inst2|code[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; FSM:inst2|code[0]                        ; FSM:inst2|code[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|char_pointer[1]               ; LCD:inst12|char_pointer[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|char_pointer[2]               ; LCD:inst12|char_pointer[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|char_pointer[3]               ; LCD:inst12|char_pointer[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|next_state.INIT2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|lcd_fsm.DELAY                 ; LCD:inst12|lcd_fsm.DELAY                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|delay_count[12]               ; LCD:inst12|delay_count[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|delay_count[13]               ; LCD:inst12|delay_count[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|delay_count[14]               ; LCD:inst12|delay_count[14]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|delay_count[15]               ; LCD:inst12|delay_count[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|char_pointer[4]               ; LCD:inst12|char_pointer[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.RETURN_HOME        ; LCD:inst12|next_state.RETURN_HOME        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.LINE2              ; LCD:inst12|next_state.LINE2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.INIT3              ; LCD:inst12|next_state.INIT3              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|next_state.FUNC_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.DISPLAY_OFF        ; LCD:inst12|next_state.DISPLAY_OFF        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|next_state.DISPLAY_CLEAR      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|next_state.DISPLAY_ON         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|next_state.MODE_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|next_state.PRINT_STRING_SOLID ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|char_pointer[0]               ; LCD:inst12|char_pointer[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|lcd_rs                        ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|lcd_en                        ; LCD:inst12|lcd_en                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; LCD:inst12|lcd_data_int[7]               ; LCD:inst12|lcd_data_int[7]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; uart:uart1|tx_data_cnt[0]                ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.674      ;
; 0.409 ; LCD:inst12|lcd_fsm.WAIT_BF               ; LCD:inst12|lcd_fsm.WAIT_BF               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.674      ;
; 0.431 ; uart:uart1|tx_data_tmp[2]                ; uart:uart1|tx_data_tmp[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.697      ;
; 0.436 ; Keyfilter:inst10|c1                      ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.701      ;
; 0.442 ; uart:uart1|\tx_clk_gen:counter[12]       ; uart:uart1|\tx_clk_gen:counter[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.708      ;
; 0.446 ; Keyfilter:inst10|c1                      ; Keyfilter:inst10|c2                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.711      ;
; 0.451 ; uart:uart1|tx_clk_en                     ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.717      ;
; 0.454 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|\rx_debounceer:deb_buf[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.720      ;
; 0.458 ; uart:uart1|\rx_debounceer:deb_buf[1]     ; uart:uart1|\rx_debounceer:deb_buf[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.724      ;
; 0.461 ; uart:uart1|rx_data[6]                    ; Keyfilter:inst16|c1                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.727      ;
; 0.472 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.738      ;
; 0.488 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.753      ;
; 0.488 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.753      ;
; 0.553 ; uart:uart1|tx_fsm.stop2                  ; uart:uart1|tx_fsm.stop3                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|lcd_fsm.FUNC_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.819      ;
; 0.554 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.819      ;
; 0.555 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|lcd_fsm.DISPLAY_ON            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.820      ;
; 0.556 ; uart:uart1|tx_fsm.stop1                  ; uart:uart1|tx_fsm.stop2                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.822      ;
; 0.569 ; uart:uart1|\rx_clk_gen:counter[8]        ; uart:uart1|rx_clk_en                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.835      ;
; 0.570 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.835      ;
; 0.594 ; uart:uart1|rx_data_tmp[1]                ; uart:uart1|rx_data[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.861      ;
; 0.597 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|lcd_fsm.MODE_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.860      ;
; 0.604 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|lcd_fsm.INIT2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.871      ;
; 0.620 ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.883      ;
; 0.628 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.893      ;
; 0.629 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.077      ; 0.892      ;
; 0.631 ; uart:uart1|tx_req_int                    ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.896      ;
; 0.638 ; uart:uart1|tx_data_tmp[3]                ; uart:uart1|tx_data_tmp[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; uart:uart1|tx_data_tmp[1]                ; uart:uart1|tx_data_tmp[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.905      ;
; 0.640 ; uart:uart1|tx_data_tmp[0]                ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.906      ;
; 0.640 ; uart:uart1|tx_req_int                    ; uart:uart1|tx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.905      ;
; 0.642 ; uart:uart1|\tx_clk_gen:counter[1]        ; uart:uart1|\tx_clk_gen:counter[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.643 ; uart:uart1|\tx_clk_gen:counter[3]        ; uart:uart1|\tx_clk_gen:counter[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|\tx_clk_gen:counter[9]        ; uart:uart1|\tx_clk_gen:counter[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|\tx_clk_gen:counter[11]       ; uart:uart1|\tx_clk_gen:counter[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|\rx_clk_gen:counter[3]        ; uart:uart1|\rx_clk_gen:counter[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|rx_clk_cnt[1]                 ; uart:uart1|rx_clk_cnt[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|rx_clk_cnt[2]                 ; uart:uart1|rx_clk_cnt[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.909      ;
; 0.643 ; uart:uart1|rx_data_deb                   ; uart:uart1|rx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_init[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_counter                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_mux                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_serial                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|led_on                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_GLASS     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_LEVELS    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.EROGATION       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.IDLE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.START           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.TAKE_GLASS      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_GLASS  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_LEVELS ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.DELAY        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.EROGATION    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.IDLE         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.START        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.TAKE_GLASS   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c2                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DELAY             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_OFF       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_ON        ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.943 ; 3.447 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.920 ; 3.363 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.501 ; 2.992 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.558 ; 3.018 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.943 ; 3.447 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.820 ; 3.346 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.967 ; -2.449 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.402 ; -2.838 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.967 ; -2.449 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.056 ; -2.508 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.426 ; -2.920 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -1.612 ; -2.133 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.675  ; 9.302  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 9.132  ; 9.018  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.328  ; 8.234  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.185  ; 9.254  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 9.216  ; 9.050  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.363  ; 9.223  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 9.317  ; 9.206  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 9.092  ; 9.056  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.675  ; 9.302  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.032  ; 7.970  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.751  ; 7.688  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 9.240  ; 9.337  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 9.240  ; 9.337  ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 12.835 ; 12.585 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 11.144 ; 11.040 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 12.337 ; 12.359 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 12.835 ; 12.585 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 11.415 ; 11.302 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 12.217 ; 11.774 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.039  ; 7.944  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.810  ; 8.696  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.039  ; 7.944  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.862  ; 8.924  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.890  ; 8.726  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.032  ; 8.894  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.987  ; 8.876  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.771  ; 8.732  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.409  ; 9.035  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.754  ; 7.691  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.485  ; 7.420  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.916  ; 9.007  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.916  ; 9.007  ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 8.797  ; 8.843  ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 8.797  ; 8.843  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 11.888 ; 11.908 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 10.407 ; 10.318 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 11.003 ; 10.892 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 11.854 ; 11.412 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 219.44 MHz ; 219.44 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -3.557 ; -413.044       ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.339 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -268.995                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.557 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.310      ; 4.866      ;
; -3.500 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.319      ; 4.818      ;
; -3.491 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.796      ;
; -3.490 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.797      ;
; -3.489 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.796      ;
; -3.467 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.319      ; 4.785      ;
; -3.445 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 4.745      ;
; -3.439 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.321      ; 4.759      ;
; -3.434 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.314      ; 4.747      ;
; -3.422 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.316      ; 4.737      ;
; -3.411 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.319      ; 4.729      ;
; -3.404 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.709      ;
; -3.364 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.681      ;
; -3.337 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.642      ;
; -3.327 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.634      ;
; -3.295 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.602      ;
; -3.291 ; FSM:inst2|code[3]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 4.589      ;
; -3.286 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.316      ; 4.601      ;
; -3.281 ; counter:inst7|code[3]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.301      ; 4.581      ;
; -3.273 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.314      ; 4.586      ;
; -3.268 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.195      ;
; -3.248 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.182      ;
; -3.246 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 4.548      ;
; -3.246 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 4.544      ;
; -3.228 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.306      ; 4.533      ;
; -3.227 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.310      ; 4.536      ;
; -3.222 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.316      ; 4.537      ;
; -3.220 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 4.531      ;
; -3.207 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.316      ; 4.522      ;
; -3.204 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.138      ;
; -3.202 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.133      ;
; -3.201 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 4.132      ;
; -3.194 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.501      ;
; -3.193 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.319      ; 4.511      ;
; -3.184 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.118      ;
; -3.179 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.486      ;
; -3.161 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.083      ;
; -3.159 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.081      ;
; -3.158 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.080      ;
; -3.156 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.078      ;
; -3.154 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.076      ;
; -3.153 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 4.075      ;
; -3.134 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.068      ;
; -3.128 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.299      ; 4.426      ;
; -3.128 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.663      ;
; -3.122 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.429      ;
; -3.106 ; uart:uart1|rx_data[2]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.040      ;
; -3.104 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.639      ;
; -3.101 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.312      ; 4.412      ;
; -3.095 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.311      ; 4.405      ;
; -3.088 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.015      ;
; -3.086 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 4.388      ;
; -3.085 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.012      ;
; -3.083 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 4.010      ;
; -3.072 ; uart:uart1|rx_data[0]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.006      ;
; -3.068 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 4.002      ;
; -3.066 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 4.374      ;
; -3.065 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.999      ;
; -3.063 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.997      ;
; -3.055 ; FSM:inst2|delay_count[0]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.986      ;
; -3.050 ; uart:uart1|rx_data[5]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.984      ;
; -3.030 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.337      ;
; -3.027 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.961      ;
; -3.025 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.956      ;
; -3.024 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.955      ;
; -3.023 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.957      ;
; -3.021 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.952      ;
; -3.021 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.955      ;
; -3.020 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.951      ;
; -3.019 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.318      ; 4.336      ;
; -3.019 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.950      ;
; -3.018 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 3.949      ;
; -3.015 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.943      ;
; -3.013 ; Keyfilter:inst15|c1        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.940      ;
; -3.010 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.938      ;
; -3.004 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.938      ;
; -3.003 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.925      ;
; -3.001 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.923      ;
; -3.001 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.935      ;
; -3.000 ; FSM:inst2|delay_count2[0]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.077     ; 3.922      ;
; -2.999 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.933      ;
; -2.996 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.320      ; 4.315      ;
; -2.992 ; FSM:inst2|delay_count[7]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.925      ;
; -2.992 ; FSM:inst2|delay_count[5]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.066     ; 3.925      ;
; -2.989 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.303      ; 4.291      ;
; -2.982 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 4.289      ;
; -2.973 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.897      ;
; -2.973 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.897      ;
; -2.972 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.896      ;
; -2.972 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.896      ;
; -2.968 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.892      ;
; -2.968 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.892      ;
; -2.967 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.891      ;
; -2.967 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.075     ; 3.891      ;
; -2.954 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.888      ;
; -2.951 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.885      ;
; -2.949 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.065     ; 3.883      ;
; -2.948 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.309      ; 4.256      ;
; -2.948 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.483      ;
; -2.945 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.464     ; 3.480      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; FSM:inst2|next_state.IDLE                ; FSM:inst2|next_state.IDLE                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 0.597      ;
; 0.341 ; LCD:inst12|lcd_data_int[4]               ; LCD:inst12|lcd_data_int[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 0.597      ;
; 0.354 ; uart:uart1|rx_data_cnt[0]                ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM:inst2|delay_count2[6]                ; FSM:inst2|delay_count2[6]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM:inst2|delay_count2[9]                ; FSM:inst2|delay_count2[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM:inst2|next_state.START               ; FSM:inst2|next_state.START               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM:inst2|next_state.TAKE_GLASS          ; FSM:inst2|next_state.TAKE_GLASS          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; FSM:inst2|en_serial                      ; FSM:inst2|en_serial                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart:uart1|rx_data_deb                   ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|rx_fsm.ck_start_bit           ; uart:uart1|rx_fsm.ck_start_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|next_state.CHECK_GLASS         ; FSM:inst2|next_state.CHECK_GLASS         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|next_state.EROGATION           ; FSM:inst2|next_state.EROGATION           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_init[14]                 ; FSM:inst2|delay_init[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[0]                ; FSM:inst2|delay_count2[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[1]                ; FSM:inst2|delay_count2[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[2]                ; FSM:inst2|delay_count2[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[5]                ; FSM:inst2|delay_count2[5]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[11]               ; FSM:inst2|delay_count2[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[12]               ; FSM:inst2|delay_count2[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[13]               ; FSM:inst2|delay_count2[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|delay_count2[15]               ; FSM:inst2|delay_count2[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|tx_fsm.idle                   ; uart:uart1|tx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|tx_data_cnt[1]                ; uart:uart1|tx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|tx_req_int                    ; uart:uart1|tx_req_int                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart:uart1|tx_data_cnt[2]                ; uart:uart1|tx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|code[4]                        ; FSM:inst2|code[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|code[1]                        ; FSM:inst2|code[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; FSM:inst2|code[0]                        ; FSM:inst2|code[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[0]                ; LCD:inst12|delay_count[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[3]                ; LCD:inst12|delay_count[3]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[9]                ; LCD:inst12|delay_count[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[10]               ; LCD:inst12|delay_count[10]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[11]               ; LCD:inst12|delay_count[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[12]               ; LCD:inst12|delay_count[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[13]               ; LCD:inst12|delay_count[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[14]               ; LCD:inst12|delay_count[14]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|delay_count[15]               ; LCD:inst12|delay_count[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|lcd_en                        ; LCD:inst12|lcd_en                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; LCD:inst12|lcd_data_int[7]               ; LCD:inst12|lcd_data_int[7]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; counter:inst7|counter[0]                 ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; counter:inst7|counter[1]                 ; counter:inst7|counter[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; counter:inst7|counter[2]                 ; counter:inst7|counter[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|char_pointer[1]               ; LCD:inst12|char_pointer[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|char_pointer[2]               ; LCD:inst12|char_pointer[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|char_pointer[3]               ; LCD:inst12|char_pointer[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|next_state.INIT2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|lcd_fsm.DELAY                 ; LCD:inst12|lcd_fsm.DELAY                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|char_pointer[4]               ; LCD:inst12|char_pointer[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.RETURN_HOME        ; LCD:inst12|next_state.RETURN_HOME        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.LINE2              ; LCD:inst12|next_state.LINE2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.INIT3              ; LCD:inst12|next_state.INIT3              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|next_state.FUNC_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.DISPLAY_OFF        ; LCD:inst12|next_state.DISPLAY_OFF        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|next_state.DISPLAY_CLEAR      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|next_state.DISPLAY_ON         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|next_state.MODE_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|next_state.PRINT_STRING_SOLID ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|char_pointer[0]               ; LCD:inst12|char_pointer[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; LCD:inst12|lcd_rs                        ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.366 ; uart:uart1|tx_data_cnt[0]                ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.367 ; LCD:inst12|lcd_fsm.WAIT_BF               ; LCD:inst12|lcd_fsm.WAIT_BF               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.608      ;
; 0.395 ; Keyfilter:inst10|c1                      ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.636      ;
; 0.398 ; uart:uart1|tx_data_tmp[2]                ; uart:uart1|tx_data_tmp[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; uart:uart1|\tx_clk_gen:counter[12]       ; uart:uart1|\tx_clk_gen:counter[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.642      ;
; 0.409 ; uart:uart1|tx_clk_en                     ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.651      ;
; 0.412 ; Keyfilter:inst10|c1                      ; Keyfilter:inst10|c2                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.653      ;
; 0.420 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|\rx_debounceer:deb_buf[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.662      ;
; 0.423 ; uart:uart1|\rx_debounceer:deb_buf[1]     ; uart:uart1|\rx_debounceer:deb_buf[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.665      ;
; 0.427 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.669      ;
; 0.429 ; uart:uart1|rx_data[6]                    ; Keyfilter:inst16|c1                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.671      ;
; 0.447 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.690      ;
; 0.448 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.691      ;
; 0.508 ; uart:uart1|tx_fsm.stop2                  ; uart:uart1|tx_fsm.stop3                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.750      ;
; 0.508 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.749      ;
; 0.509 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|lcd_fsm.FUNC_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.750      ;
; 0.510 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|lcd_fsm.DISPLAY_ON            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.751      ;
; 0.511 ; uart:uart1|tx_fsm.stop1                  ; uart:uart1|tx_fsm.stop2                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.753      ;
; 0.521 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.764      ;
; 0.522 ; uart:uart1|\rx_clk_gen:counter[8]        ; uart:uart1|rx_clk_en                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.765      ;
; 0.542 ; uart:uart1|rx_data_tmp[1]                ; uart:uart1|rx_data[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.785      ;
; 0.554 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|lcd_fsm.MODE_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.793      ;
; 0.559 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|lcd_fsm.INIT2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.802      ;
; 0.582 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.582 ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.068      ; 0.821      ;
; 0.583 ; uart:uart1|tx_data_tmp[3]                ; uart:uart1|tx_data_tmp[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.824      ;
; 0.584 ; uart:uart1|tx_data_tmp[1]                ; uart:uart1|tx_data_tmp[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; uart:uart1|tx_req_int                    ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.825      ;
; 0.585 ; uart:uart1|tx_data_tmp[0]                ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.827      ;
; 0.587 ; uart:uart1|\tx_clk_gen:counter[1]        ; uart:uart1|\tx_clk_gen:counter[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart:uart1|\tx_clk_gen:counter[3]        ; uart:uart1|\tx_clk_gen:counter[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart:uart1|\tx_clk_gen:counter[9]        ; uart:uart1|\tx_clk_gen:counter[9]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; uart:uart1|rx_clk_cnt[2]                 ; uart:uart1|rx_clk_cnt[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.829      ;
; 0.588 ; uart:uart1|\tx_clk_gen:counter[11]       ; uart:uart1|\tx_clk_gen:counter[11]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; uart:uart1|\rx_clk_gen:counter[3]        ; uart:uart1|\rx_clk_gen:counter[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; spiker_50kHz:inst1|cnt_clk[5]            ; spiker_50kHz:inst1|cnt_clk[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; spiker_50kHz:inst1|cnt_clk[7]            ; spiker_50kHz:inst1|cnt_clk[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
; 0.588 ; spiker_50kHz:inst1|cnt_clk[9]            ; spiker_50kHz:inst1|cnt_clk[9]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.830      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[10]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[11]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[12]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[13]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[14]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[15]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[9]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_init[14]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_counter                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_mux                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_serial                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|led_on                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_GLASS     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_LEVELS    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.EROGATION       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.IDLE            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.START           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.TAKE_GLASS      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_GLASS  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_LEVELS ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.DELAY        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.EROGATION    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.IDLE         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.START        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.TAKE_GLASS   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c1                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c2                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c1                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c2                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[10]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[11]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[12]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[13]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[14]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[15]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[8]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[9]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[4]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[5]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[6]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[7]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_en                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DELAY             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_OFF       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_ON        ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.655 ; 2.967 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.620 ; 2.895 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.233 ; 2.542 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.288 ; 2.583 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.655 ; 2.967 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.522 ; 2.887 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.757 ; -2.059 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.158 ; -2.428 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.757 ; -2.059 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -1.841 ; -2.130 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.193 ; -2.499 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -1.419 ; -1.796 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 8.730  ; 8.269  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.329  ; 8.049  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.567  ; 7.348  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.341  ; 8.269  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.429  ; 8.072  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.552  ; 8.230  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.489  ; 8.229  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.269  ; 8.084  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.730  ; 8.245  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.282  ; 7.106  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.019  ; 6.856  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.404  ; 8.376  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.404  ; 8.376  ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 11.670 ; 11.334 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 10.105 ; 9.959  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 11.295 ; 11.109 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 11.670 ; 11.334 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 10.426 ; 10.166 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 11.117 ; 10.481 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.290  ; 7.076  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.021  ; 7.747  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 7.290  ; 7.076  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 8.032  ; 7.959  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.116  ; 7.769  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 8.236  ; 7.923  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.175  ; 7.921  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 7.963  ; 7.780  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.474  ; 7.992  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.015  ; 6.841  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 6.764  ; 6.603  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 8.091  ; 8.063  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 8.091  ; 8.063  ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 7.971  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 7.971  ; 7.922  ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 10.866 ; 10.687 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 9.462  ; 9.233  ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 10.033 ; 9.782  ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 10.768 ; 10.140 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; CLOCK_50 ; -1.509 ; -132.354       ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.174 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -270.686                     ;
+----------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                 ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.509 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.647      ;
; -1.483 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.633      ;
; -1.463 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.165      ; 2.615      ;
; -1.461 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 2.602      ;
; -1.453 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.603      ;
; -1.445 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.595      ;
; -1.443 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.583      ;
; -1.442 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 2.576      ;
; -1.423 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 2.569      ;
; -1.421 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.560      ;
; -1.404 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.547      ;
; -1.399 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.154      ; 2.540      ;
; -1.395 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.533      ;
; -1.388 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.533      ;
; -1.374 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.517      ;
; -1.370 ; FSM:inst2|code[3]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 2.502      ;
; -1.370 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.508      ;
; -1.363 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.507      ;
; -1.359 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.502      ;
; -1.349 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.492      ;
; -1.348 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 2.480      ;
; -1.345 ; counter:inst7|code[3]      ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 2.479      ;
; -1.333 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.472      ;
; -1.324 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.462      ;
; -1.319 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.158      ; 2.464      ;
; -1.315 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 2.450      ;
; -1.306 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.445      ;
; -1.304 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.454      ;
; -1.303 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.442      ;
; -1.303 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.442      ;
; -1.290 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.429      ;
; -1.289 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.157      ; 2.433      ;
; -1.288 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.239      ;
; -1.283 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 2.420      ;
; -1.274 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.145      ; 2.406      ;
; -1.261 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.212      ;
; -1.261 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 2.396      ;
; -1.261 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.400      ;
; -1.258 ; LCD:inst12|char_pointer[3] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.408      ;
; -1.257 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.208      ;
; -1.240 ; LCD:inst12|char_pointer[2] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.379      ;
; -1.228 ; LCD:inst12|char_pointer[0] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.165      ; 2.380      ;
; -1.226 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.180      ;
; -1.211 ; FSM:inst2|code[2]          ; LCD:inst12|lcd_data_int[0] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 2.345      ;
; -1.209 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.160      ;
; -1.209 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.150      ; 2.346      ;
; -1.209 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.163      ;
; -1.205 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.156      ;
; -1.204 ; Keyfilter:inst15|c2        ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.155      ;
; -1.203 ; counter:inst7|code[0]      ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.146      ; 2.336      ;
; -1.193 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.944      ;
; -1.189 ; FSM:inst2|code[3]          ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.146      ; 2.322      ;
; -1.188 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.939      ;
; -1.180 ; FSM:inst2|delay_count[0]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.131      ;
; -1.177 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.115      ;
; -1.177 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.128      ;
; -1.177 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.115      ;
; -1.175 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.113      ;
; -1.175 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.113      ;
; -1.175 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[9]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.113      ;
; -1.175 ; FSM:inst2|delay_count2[3]  ; FSM:inst2|delay_count[15]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.049     ; 2.113      ;
; -1.174 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.125      ;
; -1.173 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.124      ;
; -1.172 ; FSM:inst2|delay_count[1]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.123      ;
; -1.171 ; uart:uart1|rx_data[3]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.125      ;
; -1.170 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.121      ;
; -1.169 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.152      ; 2.308      ;
; -1.168 ; FSM:inst2|delay_count[2]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.119      ;
; -1.164 ; counter:inst7|code[3]      ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.148      ; 2.299      ;
; -1.161 ; LCD:inst12|char_pointer[4] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.311      ;
; -1.157 ; FSM:inst2|code[1]          ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.147      ; 2.291      ;
; -1.147 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.101      ;
; -1.143 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.097      ;
; -1.142 ; uart:uart1|rx_data[6]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.096      ;
; -1.141 ; counter:inst7|code[2]      ; LCD:inst12|lcd_data_int[2] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.156      ; 2.284      ;
; -1.141 ; FSM:inst2|delay_count[7]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.095      ;
; -1.141 ; FSM:inst2|delay_count[5]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.095      ;
; -1.137 ; uart:uart1|rx_data[2]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.091      ;
; -1.133 ; counter:inst7|code[1]      ; LCD:inst12|lcd_data_int[3] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.149      ; 2.269      ;
; -1.130 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.084      ;
; -1.129 ; FSM:inst2|code[0]          ; LCD:inst12|lcd_data_int[1] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.146      ; 2.262      ;
; -1.127 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.159      ; 2.273      ;
; -1.126 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.080      ;
; -1.125 ; uart:uart1|rx_data[4]      ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.079      ;
; -1.120 ; LCD:inst12|char_pointer[1] ; LCD:inst12|lcd_data_int[6] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.163      ; 2.270      ;
; -1.118 ; uart:uart1|rx_data[5]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.072      ;
; -1.114 ; uart:uart1|rx_data[1]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.068      ;
; -1.112 ; uart:uart1|rx_data[0]      ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.033     ; 2.066      ;
; -1.109 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.860      ;
; -1.108 ; FSM:inst2|delay_count[3]   ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.059      ;
; -1.106 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.857      ;
; -1.105 ; FSM:inst2|en_mux           ; LCD:inst12|lcd_data_int[5] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.151      ; 2.243      ;
; -1.104 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.855      ;
; -1.104 ; FSM:inst2|delay_count[14]  ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.855      ;
; -1.102 ; Keyfilter:inst15|c1        ; FSM:inst2|delay_count2[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.053      ;
; -1.101 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.852      ;
; -1.099 ; FSM:inst2|delay_count[4]   ; FSM:inst2|delay_count2[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.236     ; 1.850      ;
; -1.096 ; FSM:inst2|delay_count[0]   ; FSM:inst2|delay_count2[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.047      ;
; -1.095 ; FSM:inst2|delay_count2[1]  ; FSM:inst2|code[3]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.068     ; 2.014      ;
; -1.093 ; FSM:inst2|delay_count[0]   ; FSM:inst2|delay_count2[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.036     ; 2.044      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; FSM:inst2|next_state.IDLE                ; FSM:inst2|next_state.IDLE                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.307      ;
; 0.176 ; LCD:inst12|lcd_data_int[4]               ; LCD:inst12|lcd_data_int[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.307      ;
; 0.182 ; uart:uart1|rx_data_deb                   ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|rx_data_cnt[0]                ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|rx_fsm.ck_start_bit           ; uart:uart1|rx_fsm.ck_start_bit           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|next_state.CHECK_GLASS         ; FSM:inst2|next_state.CHECK_GLASS         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|next_state.EROGATION           ; FSM:inst2|next_state.EROGATION           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_init[14]                 ; FSM:inst2|delay_init[14]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[0]                ; FSM:inst2|delay_count2[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[1]                ; FSM:inst2|delay_count2[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[2]                ; FSM:inst2|delay_count2[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[5]                ; FSM:inst2|delay_count2[5]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[6]                ; FSM:inst2|delay_count2[6]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[9]                ; FSM:inst2|delay_count2[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[11]               ; FSM:inst2|delay_count2[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[12]               ; FSM:inst2|delay_count2[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[13]               ; FSM:inst2|delay_count2[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|delay_count2[15]               ; FSM:inst2|delay_count2[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|next_state.START               ; FSM:inst2|next_state.START               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|next_state.TAKE_GLASS          ; FSM:inst2|next_state.TAKE_GLASS          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; FSM:inst2|en_serial                      ; FSM:inst2|en_serial                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|tx_fsm.idle                   ; uart:uart1|tx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|tx_data_cnt[1]                ; uart:uart1|tx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|tx_req_int                    ; uart:uart1|tx_req_int                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart:uart1|tx_data_cnt[2]                ; uart:uart1|tx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; counter:inst7|counter[0]                 ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; counter:inst7|counter[1]                 ; counter:inst7|counter[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; counter:inst7|counter[2]                 ; counter:inst7|counter[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; FSM:inst2|code[4]                        ; FSM:inst2|code[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; FSM:inst2|code[1]                        ; FSM:inst2|code[1]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; FSM:inst2|code[0]                        ; FSM:inst2|code[0]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|char_pointer[1]               ; LCD:inst12|char_pointer[1]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|char_pointer[2]               ; LCD:inst12|char_pointer[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|char_pointer[3]               ; LCD:inst12|char_pointer[3]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|next_state.INIT2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|lcd_fsm.DELAY                 ; LCD:inst12|lcd_fsm.DELAY                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[0]                ; LCD:inst12|delay_count[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[3]                ; LCD:inst12|delay_count[3]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[9]                ; LCD:inst12|delay_count[9]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[10]               ; LCD:inst12|delay_count[10]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[11]               ; LCD:inst12|delay_count[11]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[12]               ; LCD:inst12|delay_count[12]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[13]               ; LCD:inst12|delay_count[13]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[14]               ; LCD:inst12|delay_count[14]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|delay_count[15]               ; LCD:inst12|delay_count[15]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|char_pointer[4]               ; LCD:inst12|char_pointer[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.RETURN_HOME        ; LCD:inst12|next_state.RETURN_HOME        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.LINE2              ; LCD:inst12|next_state.LINE2              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.INIT3              ; LCD:inst12|next_state.INIT3              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|next_state.FUNC_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.DISPLAY_OFF        ; LCD:inst12|next_state.DISPLAY_OFF        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|next_state.DISPLAY_CLEAR      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|next_state.DISPLAY_ON         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|next_state.MODE_SET           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|next_state.PRINT_STRING_SOLID ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|lcd_rs                        ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|lcd_en                        ; LCD:inst12|lcd_en                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; LCD:inst12|lcd_data_int[7]               ; LCD:inst12|lcd_data_int[7]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; LCD:inst12|char_pointer[0]               ; LCD:inst12|char_pointer[0]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.189 ; uart:uart1|tx_data_cnt[0]                ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; LCD:inst12|lcd_fsm.WAIT_BF               ; LCD:inst12|lcd_fsm.WAIT_BF               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; uart:uart1|tx_data_tmp[2]                ; uart:uart1|tx_data_tmp[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.316      ;
; 0.198 ; Keyfilter:inst10|c1                      ; Keyfilter:inst10|c2                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.322      ;
; 0.198 ; Keyfilter:inst10|c1                      ; counter:inst7|counter[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.322      ;
; 0.199 ; uart:uart1|\tx_clk_gen:counter[12]       ; uart:uart1|\tx_clk_gen:counter[12]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.324      ;
; 0.203 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|\rx_debounceer:deb_buf[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.328      ;
; 0.205 ; uart:uart1|\rx_debounceer:deb_buf[1]     ; uart:uart1|\rx_debounceer:deb_buf[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; uart:uart1|tx_clk_en                     ; uart:uart1|tx_fsm.data                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.330      ;
; 0.209 ; uart:uart1|rx_data[6]                    ; Keyfilter:inst16|c1                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.334      ;
; 0.219 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[1]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.344      ;
; 0.220 ; uart:uart1|rx_fsm.data                   ; uart:uart1|rx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.345      ;
; 0.222 ; uart:uart1|tx_fsm.data                   ; uart:uart1|tx_data_cnt[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.347      ;
; 0.248 ; uart:uart1|tx_fsm.stop2                  ; uart:uart1|tx_fsm.stop3                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.373      ;
; 0.248 ; LCD:inst12|next_state.PRINT_STRING_SOLID ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.372      ;
; 0.249 ; LCD:inst12|next_state.FUNC_SET           ; LCD:inst12|lcd_fsm.FUNC_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.249 ; LCD:inst12|next_state.DISPLAY_ON         ; LCD:inst12|lcd_fsm.DISPLAY_ON            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.373      ;
; 0.251 ; uart:uart1|tx_fsm.stop1                  ; uart:uart1|tx_fsm.stop2                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.376      ;
; 0.255 ; uart:uart1|rx_data_tmp[1]                ; uart:uart1|rx_data[0]                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.381      ;
; 0.257 ; uart:uart1|\rx_clk_gen:counter[8]        ; uart:uart1|rx_clk_en                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.382      ;
; 0.258 ; uart:uart1|rx_data_cnt[1]                ; uart:uart1|rx_data_cnt[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.383      ;
; 0.260 ; LCD:inst12|next_state.MODE_SET           ; LCD:inst12|lcd_fsm.MODE_SET              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.382      ;
; 0.267 ; LCD:inst12|next_state.INIT2              ; LCD:inst12|lcd_fsm.INIT2                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.393      ;
; 0.274 ; LCD:inst12|next_state.DISPLAY_CLEAR      ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.396      ;
; 0.274 ; LCD:inst12|lcd_fsm.PRINT_STRING_SOLID    ; LCD:inst12|lcd_rs                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.396      ;
; 0.278 ; uart:uart1|\rx_debounceer:deb_buf[0]     ; uart:uart1|rx_data_deb                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.401      ;
; 0.282 ; uart:uart1|tx_req_int                    ; uart:uart1|tx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.405      ;
; 0.286 ; uart:uart1|tx_req_int                    ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.409      ;
; 0.289 ; uart:uart1|tx_data_tmp[3]                ; uart:uart1|tx_data_tmp[2]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.414      ;
; 0.290 ; uart:uart1|tx_data_tmp[1]                ; uart:uart1|tx_data_tmp[0]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; LCD:inst12|lcd_fsm.INIT1                 ; LCD:inst12|lcd_fsm.WAIT_BF               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.412      ;
; 0.291 ; uart:uart1|tx_data_tmp[0]                ; uart:uart1|tx                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; counter:inst7|counter[0]                 ; counter:inst7|counter[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; uart:uart1|\tx_clk_gen:counter[3]        ; uart:uart1|\tx_clk_gen:counter[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart:uart1|rx_clk_cnt[2]                 ; uart:uart1|rx_clk_cnt[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.418      ;
; 0.293 ; uart:uart1|rx_data_deb                   ; uart:uart1|rx_fsm.idle                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.417      ;
; 0.294 ; uart:uart1|\tx_clk_gen:counter[1]        ; uart:uart1|\tx_clk_gen:counter[1]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart:uart1|\tx_clk_gen:counter[5]        ; uart:uart1|\tx_clk_gen:counter[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; uart:uart1|\tx_clk_gen:counter[7]        ; uart:uart1|\tx_clk_gen:counter[7]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.419      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                               ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|code[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count2[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_count[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|delay_init[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_counter                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_mux                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|en_serial                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|led_on                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_GLASS     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.CHECK_LEVELS    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.EROGATION       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.IDLE            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.START           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|next_state.TAKE_GLASS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_GLASS  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.CHECK_LEVELS ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.DELAY        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.EROGATION    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.IDLE         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.START        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; FSM:inst2|present_state.TAKE_GLASS   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst10|c2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst13|c2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst15|c2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c1                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst16|c2                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c1                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; Keyfilter:inst5|c2                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|char_pointer[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|delay_count[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_data_int[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_en                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DELAY             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_CLEAR     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_OFF       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; LCD:inst12|lcd_fsm.DISPLAY_ON        ;
+--------+--------------+----------------+------------+----------+------------+--------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 1.537 ; 2.271 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 1.507 ; 2.227 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 1.298 ; 2.030 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 1.331 ; 2.029 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 1.537 ; 2.271 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 1.323 ; 2.201 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.028 ; -1.754 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.244 ; -1.959 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.028 ; -1.754 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -1.076 ; -1.770 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.274 ; -2.002 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -0.765 ; -1.611 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 5.490 ; 5.342 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.739 ; 4.848 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.355 ; 4.408 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.832 ; 4.993 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.746 ; 4.847 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.862 ; 4.968 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.832 ; 4.968 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.741 ; 4.872 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.490 ; 5.342 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.231 ; 4.309 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 4.100 ; 4.153 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.784 ; 5.033 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.784 ; 5.033 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 6.440 ; 6.764 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 5.682 ; 5.743 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 6.318 ; 6.764 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 6.440 ; 6.572 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.834 ; 6.177 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 6.785 ; 6.775 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.211 ; 4.259 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.579 ; 4.681 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.211 ; 4.259 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.669 ; 4.821 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.585 ; 4.679 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.699 ; 4.799 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.671 ; 4.798 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.580 ; 4.704 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.357 ; 5.205 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.092 ; 4.164 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 3.967 ; 4.015 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.615 ; 4.855 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.615 ; 4.855 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.537 ; 4.729 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 4.537 ; 4.729 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 6.088 ; 6.517 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 5.260 ; 5.519 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.624 ; 5.953 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 6.599 ; 6.578 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.989   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -3.989   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -471.609 ; 0.0   ; 0.0      ; 0.0     ; -270.686            ;
;  CLOCK_50        ; -471.609 ; 0.000 ; N/A      ; N/A     ; -270.686            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.943 ; 3.447 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.920 ; 3.363 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.501 ; 2.992 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.558 ; 3.018 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.943 ; 3.447 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; 2.820 ; 3.346 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -1.028 ; -1.754 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -1.244 ; -1.959 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -1.028 ; -1.754 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -1.076 ; -1.770 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -1.274 ; -2.002 ; Rise       ; CLOCK_50        ;
; UART_RXD  ; CLOCK_50   ; -0.765 ; -1.611 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.675  ; 9.302  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 9.132  ; 9.018  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.328  ; 8.234  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.185  ; 9.254  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 9.216  ; 9.050  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 9.363  ; 9.223  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 9.317  ; 9.206  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 9.092  ; 9.056  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 9.675  ; 9.302  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 8.032  ; 7.970  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 7.751  ; 7.688  ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 9.240  ; 9.337  ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 9.240  ; 9.337  ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 12.835 ; 12.585 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 11.144 ; 11.040 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 12.337 ; 12.359 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 12.835 ; 12.585 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 11.415 ; 11.302 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 12.217 ; 11.774 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.211 ; 4.259 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.579 ; 4.681 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.211 ; 4.259 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.669 ; 4.821 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.585 ; 4.679 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.699 ; 4.799 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.671 ; 4.798 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.580 ; 4.704 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 5.357 ; 5.205 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.092 ; 4.164 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 3.967 ; 4.015 ; Rise       ; CLOCK_50        ;
; LEDG[*]      ; CLOCK_50   ; 4.615 ; 4.855 ; Rise       ; CLOCK_50        ;
;  LEDG[0]     ; CLOCK_50   ; 4.615 ; 4.855 ; Rise       ; CLOCK_50        ;
; LEDR[*]      ; CLOCK_50   ; 4.537 ; 4.729 ; Rise       ; CLOCK_50        ;
;  LEDR[0]     ; CLOCK_50   ; 4.537 ; 4.729 ; Rise       ; CLOCK_50        ;
;  LEDR[1]     ; CLOCK_50   ; 6.088 ; 6.517 ; Rise       ; CLOCK_50        ;
;  LEDR[2]     ; CLOCK_50   ; 5.260 ; 5.519 ; Rise       ; CLOCK_50        ;
;  LEDR[3]     ; CLOCK_50   ; 5.624 ; 5.953 ; Rise       ; CLOCK_50        ;
; UART_TXD     ; CLOCK_50   ; 6.599 ; 6.578 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_RXD                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.95e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.95e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; UART_TXD      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 7018     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 7018     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 30    ; 30   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jun 24 16:46:24 2013
Info: Command: quartus_sta MAD_fpga -c MAD_fpga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MAD_fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.989      -471.609 CLOCK_50 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -268.995 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.557      -413.044 CLOCK_50 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.339         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -268.995 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.509
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.509      -132.354 CLOCK_50 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -270.686 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 384 megabytes
    Info: Processing ended: Mon Jun 24 16:46:34 2013
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:07


