/* ========================================================================== */
/*  Project  : cafe                                                           */
/*  Module   : med_pcie                                                       */
/*  File     : med_pcie.h                                                     */
/*                                                                            */
/*  Author   : reggen 1.56                                                    */
/*  Created  :                                                                */
/* -------------------------------------------------------------------------- */
/*  Comments :      !! AUTO-GENERATED-FILE - DO NOT EDIT !!                   */
/*                                                                            */
/*  COPYRIGHT:     Zenverge Inc. Proprietary and Confidential                 */
/*                      Copyright (c) 2015, Zenverge Inc.                     */
/*                            All rights reserved.                            */
/*                                                                            */
/*         Permission to use, modify or copy this code is prohibited          */
/*           without the express written consent of Zenverge Inc.             */
/*                                                                            */
/* ========================================================================== */

#ifndef __MED_PCIE_H__
#define __MED_PCIE_H__

/** @ingroup rdl
 *  @file med_pcie.h
 */
#define MED_PCIE_CS_ADDRESS_RANGE_IP                                 0x00008000
#define MED_PCIE_CS_CS1_ADDRESS_RANGE                                0x0000C000
#define MED_PCIE_DO_NOT_USE_WINDOW_LOWER_ADDR                        0x00080000
#define MED_PCIE_DO_NOT_USE_WINDOW_LOWER_ADDR_MASK                   0x00080004
#define MED_PCIE_DO_NOT_USE_WINDOW_UPPER_ADDR                        0x00080008
#define MED_PCIE_DO_NOT_USE_MESSAGE_TYPE                             0x0008000C
#define MED_PCIE_OUTSTANDING_COMPLETIONS                             0x00080018
#define MED_PCIE_DO_NOT_USE_TLP_POISONED                             0x0008001C
#define MED_PCIE_TAGID_INUSE                                         0x00080020
#define MED_PCIE_APPLICATION_L1_STATE_ENTER                          0x00080030
#define MED_PCIE_APPLICATION_L1_STATE_EXIT                           0x00080034
#define MED_PCIE_APPLICATION_L23_STATE_ENTER                         0x00080038
#define MED_PCIE_APPLICATION_D0_D1_D3_STATE_WAKEUP                   0x0008003C
#define MED_PCIE_APPLICATION_OUTBAND_PWRUP_CMD                       0x00080040
#define MED_PCIE_APPLICATION_PME_TURN_OFF_MESSAGE                    0x00080044
#define MED_PCIE_APPLICATION_UNLOCK_MESSAGE                          0x00080048
#define MED_PCIE_IO_CFG_COMPLETION_STATUS                            0x0008004C
#define MED_PCIE_DO_NOT_USE_XMEM_BURST_COUNT                         0x00080050
#define MED_PCIE_PCIE_WAKE_ENABLE                                    0x00080054
#define MED_PCIE_MSI_OUT_INTERRUPT_OUT_LINE_ENABLE                   0x00080060
#define MED_PCIE_INTERRUPT_OUT_LINE_STATUS                           0x00080064
#define MED_PCIE_MSI_OUT_ENABLE                                      0x00080068
#define MED_PCIE_SYNOPSIS_CORE_CONFIG_MSI_ENABLE_STATUS              0x0008006C
#define MED_PCIE_LEGACY_INTERRUPT_OUT_LINE_ENABLE                    0x00080070
#define MED_PCIE_MSI_FUNC_TC_VECTOR                                  0x00080074
#define MED_PCIE_ELCTROMECHANICAL                                    0x00080090
#define MED_PCIE_ELECTROMECHANICAL_INTERLOCK_CONTROL                 0x00080094
#define MED_PCIE_DMA_CH0_COMPLETE_AKA_SYNOPSYS_DONE_CLEAR            0x00080180
#define MED_PCIE_DMA_CH1_COMPLETE_AKA_SYNOPSYS_DONE_CLEAR            0x00080184
#define MED_PCIE_DMA0_SYNOPSYS_DONE_HW_CLEAR                         0x00080190
#define MED_PCIE_DMA1_SYNOPSYS_DONE_HW_CLEAR                         0x00080194
#define MED_PCIE_PCIE_INT_STATUS_CHAN_0_INT_CLEAR                    0x00080200
#define MED_PCIE_PCIE_INT_STATUS_DMA_CHAN_1_INT_CLEAR                0x00080204
#define MED_PCIE_PCIE_INT_STATUS_IN_TLP_ABORT_CLEAR                  0x00080208
#define MED_PCIE_PCIE_INT_STATUS_IN_DLLP_ABORT_CLEAR                 0x0008020C
#define MED_PCIE_PCIE_INCOMING_TLP_IN_ECRC_ERR_CLEAR                 0x00080210
#define MED_PCIE_PCIE_CDM_ERROR_CLEAR                                0x00080214
#define MED_PCIE_PCIE_WAKE_UP_INTERRUPT_CLEAR                        0x00080218
#define MED_PCIE_TIMEOUT_ON_COMPLETION_CLEAR                         0x0008021C
#define MED_PCIE_COH_0_COMPLETED_CLEAR                               0x00080240
#define MED_PCIE_COH_1_COMPLETED_CLEAR                               0x00080244
#define MED_PCIE_COH_2_COMPLETED_CLEAR                               0x00080248
#define MED_PCIE_COH_3_COMPLETED_CLEAR                               0x0008024C
#define MED_PCIE_COH_4_COMPLETED_CLEAR                               0x00080250
#define MED_PCIE_COH_5_COMPLETED_CLEAR                               0x00080254
#define MED_PCIE_COH_6_COMPLETED_CLEAR                               0x00080258
#define MED_PCIE_COH_7_COMPLETED_CLEAR                               0x0008025C
#define MED_PCIE_PCIE_INT_EN                                         0x00080280
#define MED_PCIE_ECO_COMP_TAG_REGISTER                               0x00080290
#define MED_PCIE_SYNOPSYS_CORE_DEBUG_REGISTER_LOWER                  0x00080294
#define MED_PCIE_SYNOPSYS_CORE_DEBUG_REGISTER_UPPER                  0x00080298
#define MED_PCIE_VENDOR_MESG_HEADER_1                                0x000802A0
#define MED_PCIE_VENDOR_MESG_HEADER_2                                0x000802A4
#define MED_PCIE_VENDOR_MESG_DATA_1                                  0x000802A8
#define MED_PCIE_VENDOR_MESG_DATA_2                                  0x000802AC
#define MED_PCIE_VENDOR_MESG_REQ                                     0x000802B0
#define MED_PCIE_VENDOR_DEFINED_MESSAGE_PAYLOAD                      0x000802C0
#define MED_PCIE_VENDOR_DEFINED_MESSAGE_REQUEST_ID                   0x000802C4
#define MED_PCIE_PCIE_DEBUG_REGISTER_1                               0x00080300
#define MED_PCIE_PCIE_DEBUG_REGISTER_2                               0x00080304
#define MED_PCIE_PCIE_DEBUG_REGISTER_3                               0x00080308
#define MED_PCIE_PCIE_DEBUG_REGISTER_4                               0x0008030C
#define MED_PCIE_PCIE_DEBUG_REGISTER_5                               0x00080310
#define MED_PCIE_PCIE_DEBUG_REGISTER_6                               0x00080314
#define MED_PCIE_PCIE_DEBUG_REGISTER_7                               0x00080318
#define MED_PCIE_PCIE_DEBUG_REGISTER_8                               0x0008031C
#define MED_PCIE_PCIE_DEBUG_REGISTER_9                               0x00080320
#define MED_PCIE_PCIE_DEBUG_REGISTER_10                              0x00080324
#define MED_PCIE_PCIE_DEBUG_REGISTER_11                              0x00080328
#define MED_PCIE_PCIE_DEBUG_REGISTER_12                              0x0008032C
#define MED_PCIE_PCIE_DEBUG_REGISTER_13                              0x00080330
#define MED_PCIE_PCIE_DEBUG_REGISTER_14                              0x00080334
#define MED_PCIE_PCIE_DEBUG_REGISTER_15                              0x00080338
#define MED_PCIE_PCIE_DEBUG_REGISTER_16                              0x0008033C
#define MED_PCIE_PCIE_DEBUG_REGISTER_17                              0x00080340
#define MED_PCIE_PCIE_DEBUG_REGISTER_18                              0x00080344
#define MED_PCIE_PCIE_DEBUG_REGISTER_19                              0x00080348
#define MED_PCIE_PCIE_DEBUG_REGISTER_20                              0x0008034C
#define MED_PCIE_PCIE_DEBUG_REGISTER_21                              0x00080350
#define MED_PCIE_PCIE_DEBUG_REGISTER_22                              0x00080354
#define MED_PCIE_PCIE_DEBUG_REGISTER_23                              0x00080358
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_0                            0x00080360
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_1                            0x00080364
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_2                            0x00080368
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_3                            0x0008036C
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_4                            0x00080370
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_5                            0x00080374
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_6                            0x00080378
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_7                            0x0008037C
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_8                            0x00080380
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_9                            0x00080384
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_10                           0x00080388
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_11                           0x0008038C
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_12                           0x00080390
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_13                           0x00080394
#define MED_PCIE_PCIE_DEBUG_DIAG_STATUS_14                           0x00080398
#define MED_PCIE_DMA_0_VALID_TAGS                                    0x000803E0
#define MED_PCIE_DMA_1_VALID_TAGS                                    0x000803E4
#define MED_PCIE_RELEASE_TAGS                                        0x000803E8
#define MED_PCIE_DMA_0_TAG_UNSUCCESSFUL                              0x000803EC
#define MED_PCIE_DMA_1_TAG_UNSUCCESSFUL                              0x000803F0
#define MED_PCIE_PCIE_DEBUG_DIAG_CONTROL_BUS                         0x000803FC
#define MED_PCIE_PCIE_INT_EN_RC_SET                                  0x00080400
#define MED_PCIE_PCIE_INT_EN_RC_CLR                                  0x00080404
#define MED_PCIE_PCIE_INT_STATUS_RC_SET                              0x00080408
#define MED_PCIE_PCIE_INT_STATUS_RC_CLR                              0x0008040C
#define MED_PCIE_PCIE_INT_ERR_COND_DEBUG_0                           0x00080410
#define MED_PCIE_PCIE_INT_ERR_COND_DEBUG_1                           0x00080414
#define MED_PCIE_PCIE_INT_ERR_COND_DEBUG_2                           0x00080418
#define MED_PCIE_PCIE_INT_ERR_COND_DEBUG_3                           0x0008041C
#define MED_PCIE_PCIE_INT_NOBAR_COND_DEBUG_0                         0x00080420
#define MED_PCIE_PCIE_INT_NOBAR_COND_DEBUG_1                         0x00080424
#define MED_PCIE_PCIE_INT_NOBAR_COND_DEBUG_2                         0x00080428
#define MED_PCIE_PCIE_INT_NOBAR_COND_DEBUG_3                         0x0008042C
#define MED_PCIE_PCIE_INT_UR_COND_DEBUG_0                            0x00080430
#define MED_PCIE_PCIE_INT_UR_COND_DEBUG_1                            0x00080434
#define MED_PCIE_PCIE_INT_UR_COND_DEBUG_2                            0x00080438
#define MED_PCIE_PCIE_INT_UR_COND_DEBUG_3                            0x0008043C
#define MED_PCIE_PCIE_INT_AER_MSI_SET                                0x00080440
#define MED_PCIE_PCIE_INT_AER_MSI_CLR                                0x00080444
#define MED_PCIE_PCIE_INT_PME_MSI_SET                                0x00080448
#define MED_PCIE_PCIE_INT_PME_MSI_CLR                                0x0008044C
#define MED_PCIE_PCIE_INT_HP_MSI_SET                                 0x00080450
#define MED_PCIE_PCIE_INT_HP_MSI_CLR                                 0x00080454
#define MED_PCIE_PCIE_INT_MESSAGE_RECEIVED_SET                       0x00080458
#define MED_PCIE_PCIE_INT_MESSAGE_RECEIVED_CLR                       0x0008045C
#define MED_PCIE_PCIE_COMPLETION_ERR_DISABLE_SET                     0x00080460
#define MED_PCIE_PCIE_COMPLETION_ERR_DISABLE_CLR                     0x00080464
#define MED_PCIE_PCIE_COMP_BUS_ERR_DISABLE_SET                       0x00080468
#define MED_PCIE_PCIE_COMP_BUS_ERR_DISABLE_CLR                       0x0008046C
#define MED_PCIE_PCIE_ERR_COMP_DEBUG_0                               0x00080470
#define MED_PCIE_PCIE_ERR_COMP_DEBUG_1                               0x00080474
#define MED_PCIE_PCIE_ERR_COMP_DEBUG_2                               0x00080478
#define MED_PCIE_RADM_COMP_TIMEOUT_STATUS                            0x0008047C
#define MED_PCIE_INT_CDM_ERROR_ENABLE_SET                            0x00080480
#define MED_PCIE_INT_CDM_ERROR_ENABLE_CLR                            0x00080484
#define MED_PCIE_INT_CDM_ERROR_STATUS_SET                            0x00080488
#define MED_PCIE_INT_CDM_ERROR_STATUS_CLR                            0x0008048C
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_0                             0x00080500
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_1                             0x00080504
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_2                             0x00080508
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_3                             0x0008050C
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_4                             0x00080510
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_5                             0x00080514
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_6                             0x00080518
#define MED_PCIE_WINDOW_OUT_LOWER_ADDR_7                             0x0008051C
#define MED_PCIE_WINDOW_OUT_CONFIG_0                                 0x00080540
#define MED_PCIE_WINDOW_OUT_CONFIG_1                                 0x00080544
#define MED_PCIE_WINDOW_OUT_CONFIG_2                                 0x00080548
#define MED_PCIE_WINDOW_OUT_CONFIG_3                                 0x0008054C
#define MED_PCIE_WINDOW_OUT_CONFIG_4                                 0x00080550
#define MED_PCIE_WINDOW_OUT_CONFIG_5                                 0x00080554
#define MED_PCIE_WINDOW_OUT_CONFIG_6                                 0x00080558
#define MED_PCIE_WINDOW_OUT_CONFIG_7                                 0x0008055C
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_0                             0x00080580
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_1                             0x00080584
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_2                             0x00080588
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_3                             0x0008058C
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_4                             0x00080590
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_5                             0x00080594
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_6                             0x00080598
#define MED_PCIE_WINDOW_OUT_UPPER_ADDR_7                             0x0008059C
#define MED_PCIE_DMA_OUT_CONFIG_CHANNEL_0                            0x000805C0
#define MED_PCIE_DMA_OUT_CONFIG_CHANNEL_1                            0x000805C4
#define MED_PCIE_COMPLETION_OUT_CONFIG_0                             0x000805F0
#define MED_PCIE_COMPLETION_OUT_CONFIG_1                             0x000805F4
#define MED_PCIE_COMPLETION_OUT_CONFIG_2                             0x000805F8
#define MED_PCIE_COMPLETION_OUT_CONFIG_3                             0x000805FC
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_0                       0x00080600
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_1                       0x00080604
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_2                       0x00080608
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_3                       0x0008060C
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_4                       0x00080610
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_5                       0x00080614
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_6                       0x00080618
#define MED_PCIE_COHERENCY_OUTSTANDING_COUNT_7                       0x0008061C
#define MED_PCIE_COHERENCY_ENABLE_SET                                0x000806F8
#define MED_PCIE_COHERENCY_ENABLE_CLR                                0x000806FC
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_0                             0x00081000
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_0                0x00081004
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_0                  0x00081008
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_0                             0x0008100C
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_0                        0x00081010
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_0                          0x00081014
#define MED_PCIE_PCIERC_XMEM_PRIORITY_0                              0x00081018
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_1                             0x00081020
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_1                0x00081024
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_1                  0x00081028
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_1                             0x0008102C
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_1                        0x00081030
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_1                          0x00081034
#define MED_PCIE_PCIERC_XMEM_PRIORITY_1                              0x00081038
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_2                             0x00081040
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_2                0x00081044
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_2                  0x00081048
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_2                             0x0008104C
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_2                        0x00081050
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_2                          0x00081054
#define MED_PCIE_PCIERC_XMEM_PRIORITY_2                              0x00081058
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_3                             0x00081060
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_3                0x00081064
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_3                  0x00081068
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_3                             0x0008106C
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_3                        0x00081070
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_3                          0x00081074
#define MED_PCIE_PCIERC_XMEM_PRIORITY_3                              0x00081078
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_4                             0x00081080
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_4                0x00081084
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_4                  0x00081088
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_4                             0x0008108C
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_4                        0x00081090
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_4                          0x00081094
#define MED_PCIE_PCIERC_XMEM_PRIORITY_4                              0x00081098
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_5                             0x000810A0
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_5                0x000810A4
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_5                  0x000810A8
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_5                             0x000810AC
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_5                        0x000810B0
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_5                          0x000810B4
#define MED_PCIE_PCIERC_XMEM_PRIORITY_5                              0x000810B8
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_6                             0x000810C0
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_6                0x000810C4
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_6                  0x000810C8
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_6                             0x000810CC
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_6                        0x000810D0
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_6                          0x000810D4
#define MED_PCIE_PCIERC_XMEM_PRIORITY_6                              0x000810D8
#define MED_PCIE_PCIERC_IN_WINDOW_CTRL_7                             0x000810E0
#define MED_PCIE_PCIERC_IN_WINDOW_START_ADDR_DECODE_7                0x000810E4
#define MED_PCIE_PCIERC_IN_WINDOW_END_ADDR_DECODE_7                  0x000810E8
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_7                             0x000810EC
#define MED_PCIE_PCIERC_IN_WINDOW_BASE_MASK_7                        0x000810F0
#define MED_PCIE_PCIERC_L2_CACHE_ALLOCATE_7                          0x000810F4
#define MED_PCIE_PCIERC_XMEM_PRIORITY_7                              0x000810F8
#define MED_PCIE_PCIEEP_IN_XMEM_WINDOW_BASE                          0x00081800
#define MED_PCIE_PCIEEP_IN_XMEM_WINDOW_BASE_MASK                     0x00081804
#define MED_PCIE_PCIEEP_IN_XREG_WINDOW_BASE                          0x00081808
#define MED_PCIE_PCIEEP_IN_XREG_WINDOW_BASE_MASK                     0x0008180C
#define MED_PCIE_PCIEEP_IN_OK_TO_PRGM_XMEM_WINDOW                    0x00081810
#define MED_PCIE_PCIEEP_IN_OK_TO_PRGM_XREG_WINDOW                    0x00081814
#define MED_PCIE_PCIEEP_XREG_BUS_RESET                               0x00081880
#define MED_PCIE_PCIEEP_MASK_LEGACY_INT                              0x00081884
#define MED_PCIE_PCIERC_MSI_ADDRESS                                  0x00082FF0
#define MED_PCIE_PCIERC_MSI_ADDRESS_MASK                             0x00082FF4
#define MED_PCIE_CHANNEL_0_MEMORY_ADDRESS                            0x000C0000
#define MED_PCIE_CHANNEL_0_PCIE_ADDRESS                              0x000C0004
#define MED_PCIE_CHANNEL_0_DMA_CONTROL                               0x000C0008
#define MED_PCIE_CHANNEL_0_TRANSFER_SIZE                             0x000C000C
#define MED_PCIE_CHAN0_UPPER_IO                                      0x000C0010
#define MED_PCIE_CHANNEL_0_GO                                        0x000C0014
#define MED_PCIE_CHANNEL_0_DMA_DONE                                  0x000C0018
#define MED_PCIE_CHANNEL_0_FLUSH                                     0x000C001C
#define MED_PCIE_CHAN0_TOTAL_BYTES_CONSUMED                          0x000C0020
#define MED_PCIE_CHANNEL_1_MEMORY_ADDRESS                            0x000C0100
#define MED_PCIE_CHANNEL_1_PCIE_ADDRESS                              0x000C0104
#define MED_PCIE_CHANNEL_1_DMA_CONTROL                               0x000C0108
#define MED_PCIE_CHANNEL_1_TRANSFER_SIZE                             0x000C010C
#define MED_PCIE_CHAN1_UPPER_IO                                      0x000C0110
#define MED_PCIE_CHANNEL_1_GO                                        0x000C0114
#define MED_PCIE_CHANNEL_1_DMA_DONE                                  0x000C0118
#define MED_PCIE_CHANNEL_1_FLUSH                                     0x000C011C
#define MED_PCIE_CHAN1_TOTAL_BYTES_CONSUMED                          0x000C0120
#define MED_PCIE_PCIE_BLK_CTRL                                       0x00100000

#endif
