# CRC Circuit Generator & Testbench

## ๐ 1. ุชูุถุญ ฺฉู ูพุฑูฺู

ูุฏู ุงู ูพุฑูฺูุ **ุชููุฏ ุฎูุฏฺฉุงุฑ ูุฏุงุฑ ูุญุงุณุจูโ CRC** (Cyclic Redundancy Check) ุฏุฑ ุฒุจุงู Verilog ุงุณุช. ฺฉุงุฑุจุฑ ฺูุฏุฌูููโุง CRC ุฑุง ุจู ุตูุฑุช ูุฑูุฏ ูุงุฑุฏ ูโฺฉูุฏ (ูุซูุงู `x^4 + x + 1`) ู ุงุจุฒุงุฑ ูุง:

- ูุฏุงุฑ CRC ุฑุง ุฏุฑ ูุงูุจ ูุงู `crc.v` ุชููุฏ ูโฺฉูุฏ.
- ฺฉ ุชุณุชโุจูฺ ุจุฑุง ุจุฑุฑุณ ุตุญุช ุนููฺฉุฑุฏ ูุฏุงุฑ ูุฑุงูู ูโุณุงุฒุฏ (`crc_tb.v`).
- ุงูฺฉุงู ุชุณุช ู ุดุจูโุณุงุฒ ุจุง ูุฑูุฏโูุง ููููู ุฑุง ูุฑุงูู ูโฺฉูุฏ.

---

## ๐ง 2. ููุทู ุทุฑุงุญ ูุฏุงุฑ CRC

CRC ฺฉ ูุฏุจฺฉ ุดูุช ุฑุฌุณุชุฑ ุงุณุช ฺฉู ุงุฒ ฺฉ ฺูุฏุฌูููโุง ูููุฏ (generator polynomial) ุชุจุนุช ูโฺฉูุฏ. ูุฑุถ ฺฉูุฏ ฺูุฏุฌูููโุง CRC ุจู ุตูุฑุช ุฒุฑ ุงุณุช:

```

G(x) = xโด + x + 1

```

ุงู ฺูุฏุฌูููโุง ูุดุงู ูโุฏูุฏ ฺฉู ุจุงุฏ ฺฉ ุดูุชโุฑุฌุณุชุฑ ด ุจุช ุทุฑุงุญ ฺฉูู ู ูุฑูุฏโูุง ุขู ุจู ุตูุฑุช ุฎุงุต ุจุง ูู XOR ุดููุฏ.

ูุฏุงุฑ ุจู ุตูุฑุช ุชุฑุชุจ (ุจุง ฺฉูุงฺฉ) ุฏุงุฏูโูุง ูุฑูุฏ ุฑุง ุฎูุงูุฏู ู ุจุง ุงุนูุงู XOR ุทุจู ูููุนุช ุถุฑุงุจุ ููุฏุงุฑ CRC ุฑุง ุฏุฑ ูููพโููุงูพโูุง ูฺฏู ูโุฏุงุฑุฏ.

---

## ๐งพ 3. ุชูุถุญ ฺฉุฏ ูพุงุชูู

ูุงู `main.py` ุดุงูู ูุฑุงุญู ุฒุฑ ุงุณุช:

1. **ูพุงุฑุณ ฺฉุฑุฏู ูุฑูุฏ**
   - ุงุฒ ุนุจุงุฑุช `x^n + ... + 1` ุชูุงูโูุง ุงุณุชุฎุฑุงุฌ ูโุดูุฏ.
2. **ุชููุฏ ูุงู Verilog**
   - ุจุง ุงุณุชูุงุฏู ุงุฒ ฺฉ ุงูฺฏู ูุชูุ ฺฉุฏ CRC ุณุงุฎุชู ูโุดูุฏ.
   - ูููพโููุงูพโูุงุ ุณูโูุง ู XORูุง ุจุง ุชูุฌู ุจู ูููุนุช ุถุฑุงุจ ุชูุธู ูโุดููุฏ.
3. **ุฐุฎุฑู ูุงู**
   - ุฎุฑูุฌ ุฏุฑ `crc.v` ููุดุชู ูโุดูุฏ.

### ููููู ูุฑูุฏ:
```

x^4 + x + 1

````

### ุฎุฑูุฌ CRC Verilog:
```verilog
module crc (
    input clk,
    input data_in,
    output [3:0] crc_out
);

    reg d0;
    reg d1;
    reg d2;
    reg d3;

    always @(posedge clk) begin
        d3 <= d2;
        d2 <= d1;
        d1 <= d0 ^ data_in;
        d0 <= data_in;
    end

    assign crc_out = { d3, d2, d1, d0 };
endmodule
````

---

## ๐งช 4. ุชุณุชโุจูฺ Verilog (crc\_tb.v)

ุจุฑุง ุชุณุช ุตุญุช ุนููฺฉุฑุฏ ูุฏุงุฑุ ฺฉ ุชุณุชโุจูฺ ุทุฑุงุญ ุดุฏู ฺฉู ฺูุฏ ุจุช ุจู ูุฑูุฏ ูโุฏูุฏ ู ููุฏุงุฑ `crc_out` ุฑุง ุฏุฑ ุงูุชูุง ฺฏุฒุงุฑุด ูโฺฉูุฏ:

```verilog
module crc_tb;
    reg clk = 0;
    reg data_in = 0;
    wire [3:0] crc_out;

    always #5 clk = ~clk;

    crc uut (
        .clk(clk),
        .data_in(data_in),
        .crc_out(crc_out)
    );

    initial begin
        $display("ุดุฑูุน ุชุณุช CRC...");
        #10 data_in = 1;
        #10 data_in = 0;
        #10 data_in = 1;
        #10 data_in = 1;
        #10 data_in = 0;
        #10 data_in = 0;
        #10 data_in = 1;
        #10 data_in = 0;
        #10;

        $display("ููุฏุงุฑ ููุง CRC: %b", crc_out);
        $finish;
    end
endmodule
```

---

## โ๏ธ 5. ูุญูู ุงุฌุฑุง

ุจุฑุง ุงุฌุฑุง ุงู ูพุฑูฺู ุจุงุฏ `python` ู ุงุจุฒุงุฑ ุดุจูโุณุงุฒ Verilog ูุซู `Icarus Verilog` ูุตุจ ุจุงุดุฏ.

### ฺฏุงูโูุง:

1. ุงุฌุฑุง ฺฉุฏ ูพุงุชูู:

```bash
python main.py
```

2. ูุงุฑุฏ ฺฉุฑุฏู ฺูุฏุฌูููโุง ุจูโุตูุฑุช:

```
x^4 + x + 1
```

3. ุงุฌุฑุง ุดุจูโุณุงุฒ:

```bash
iverilog -o crc_sim crc.v crc_tb.v
vvp crc_sim
```

---

## ๐งพ 6. ููููู ุฎุฑูุฌ

```text
ุดุฑูุน ุชุณุช CRC...
ููุฏุงุฑ ููุง CRC: 1101
```

---

## ๐ ูุชุฌูโฺฏุฑ

ุงู ุงุจุฒุงุฑ ุจูโุตูุฑุช ุงุชููุงุชฺฉ ูุฏุงุฑ CRC ุฑุง ุงุฒ ุฑู ฺูุฏุฌูููโุง ูููุฏ ุชููุฏ ฺฉุฑุฏู ู ุชุณุช ุขู ุฑุง ุขุณุงู ูโุณุงุฒุฏ. ุชูุณุนู ุจุดุชุฑ ูโุชูุงูุฏ ุดุงูู ููุงุฑุฏ ุฒุฑ ุจุงุดุฏ:

* ูพุดุชุจุงู ุงุฒ ูุฑูุฏโูุง ุจุงูุฑ ุจูโุตูุฑุช ูุงู
* ุงูุฒูุฏู Reset ุจู ูุฏุงุฑ
* ูพุดุชุจุงู ุงุฒ CRC ูุนฺฉูุณ ุง reflected

---

ุชููโุดุฏู ุจุง โค๏ธ ุจุฑุง ุทุฑุงุญ ููุทู ุฏุฌุชุงู.
