TimeQuest Timing Analyzer report for Sinalizador
Wed May 15 20:12:44 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'DivisorClock:clk|clk'
 12. Slow Model Setup: 'CLOCK'
 13. Slow Model Hold: 'CLOCK'
 14. Slow Model Hold: 'DivisorClock:clk|clk'
 15. Slow Model Recovery: 'DivisorClock:clk|clk'
 16. Slow Model Removal: 'DivisorClock:clk|clk'
 17. Slow Model Minimum Pulse Width: 'CLOCK'
 18. Slow Model Minimum Pulse Width: 'DivisorClock:clk|clk'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'DivisorClock:clk|clk'
 29. Fast Model Setup: 'CLOCK'
 30. Fast Model Hold: 'CLOCK'
 31. Fast Model Hold: 'DivisorClock:clk|clk'
 32. Fast Model Recovery: 'DivisorClock:clk|clk'
 33. Fast Model Removal: 'DivisorClock:clk|clk'
 34. Fast Model Minimum Pulse Width: 'CLOCK'
 35. Fast Model Minimum Pulse Width: 'DivisorClock:clk|clk'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Sinalizador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                     ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; Clock Name           ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                  ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+
; CLOCK                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK }                ;
; DivisorClock:clk|clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DivisorClock:clk|clk } ;
+----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------+


+------------------------------------------------------------+
; Slow Model Fmax Summary                                    ;
+------------+-----------------+----------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name           ; Note ;
+------------+-----------------+----------------------+------+
; 192.53 MHz ; 192.53 MHz      ; DivisorClock:clk|clk ;      ;
; 261.16 MHz ; 261.16 MHz      ; CLOCK                ;      ;
+------------+-----------------+----------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------+
; Slow Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; DivisorClock:clk|clk ; -4.194 ; -17.823       ;
; CLOCK                ; -2.829 ; -45.561       ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK                ; -2.541 ; -2.541        ;
; DivisorClock:clk|clk ; 0.391  ; 0.000         ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Recovery Summary                   ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; DivisorClock:clk|clk ; -0.451 ; -5.800        ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Slow Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorClock:clk|clk ; 1.044 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Slow Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK                ; -1.380 ; -27.380       ;
; DivisorClock:clk|clk ; -0.500 ; -26.000       ;
+----------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DivisorClock:clk|clk'                                                                                                                                                              ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -4.194 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.231      ;
; -4.163 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.200      ;
; -4.147 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.184      ;
; -4.107 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.144      ;
; -4.084 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.121      ;
; -4.078 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.115      ;
; -4.047 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.084      ;
; -4.035 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.072      ;
; -4.016 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.053      ;
; -4.013 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.050      ;
; -3.985 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.022      ;
; -3.976 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.013      ;
; -3.969 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 5.006      ;
; -3.929 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.966      ;
; -3.906 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.943      ;
; -3.902 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.939      ;
; -3.900 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.937      ;
; -3.869 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.906      ;
; -3.857 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.894      ;
; -3.835 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.872      ;
; -3.798 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.835      ;
; -3.724 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.761      ;
; -3.700 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.737      ;
; -3.674 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.711      ;
; -3.667 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.704      ;
; -3.654 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.691      ;
; -3.522 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.559      ;
; -3.496 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.533      ;
; -3.489 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.526      ;
; -3.476 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.513      ;
; -3.475 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.512      ;
; -3.446 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.483      ;
; -3.444 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.481      ;
; -3.441 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.478      ;
; -3.428 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.465      ;
; -3.409 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.446      ;
; -3.388 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.425      ;
; -3.359 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.396      ;
; -3.316 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.353      ;
; -3.294 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.331      ;
; -3.263 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.300      ;
; -3.257 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.294      ;
; -3.183 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.220      ;
; -2.981 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 4.018      ;
; -2.955 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 3.992      ;
; -2.948 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 3.985      ;
; -2.935 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 3.972      ;
; -2.722 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 3.759      ;
; -1.619 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.655      ;
; -1.543 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.579      ;
; -1.441 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.477      ;
; -1.377 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.413      ;
; -1.365 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.401      ;
; -1.297 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.333      ;
; -1.199 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.235      ;
; -1.119 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.155      ;
; -1.035 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.071      ;
; -0.959 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.995      ;
; -0.909 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.945      ;
; -0.788 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 1.823      ;
; -0.658 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.694      ;
; -0.578 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.614      ;
; -0.564 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.600      ;
; -0.564 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.600      ;
; -0.564 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.600      ;
; -0.462 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.498      ;
; -0.439 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.475      ;
; -0.348 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 1.383      ;
; -0.307 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 1.342      ;
; -0.303 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.339      ;
; -0.303 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.339      ;
; -0.303 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.339      ;
; -0.298 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.334      ;
; -0.172 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 1.207      ;
; -0.154 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.190      ;
; -0.152 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.188      ;
; -0.122 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.158      ;
; -0.082 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.118      ;
; -0.081 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.117      ;
; -0.079 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.115      ;
; -0.045 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.081      ;
; -0.029 ; Controladora:Controle|est_atual.s3                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.065      ;
; 0.040  ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.997      ;
; 0.043  ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.994      ;
; 0.065  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.971      ;
; 0.103  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.933      ;
; 0.104  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.932      ;
; 0.130  ; Controladora:Controle|est_atual.s2                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.906      ;
; 0.379  ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK'                                                                                                          ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.829 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.866      ;
; -2.796 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.833      ;
; -2.770 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.806      ;
; -2.743 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.779      ;
; -2.725 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.762      ;
; -2.710 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.746      ;
; -2.688 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.725      ;
; -2.655 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.692      ;
; -2.641 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.677      ;
; -2.639 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.675      ;
; -2.619 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.656      ;
; -2.584 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.621      ;
; -2.551 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.588      ;
; -2.541 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.577      ;
; -2.533 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.569      ;
; -2.511 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.548      ;
; -2.508 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.544      ;
; -2.506 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.542      ;
; -2.506 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.542      ;
; -2.501 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.537      ;
; -2.490 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.527      ;
; -2.484 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.521      ;
; -2.478 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.515      ;
; -2.468 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.504      ;
; -2.466 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.502      ;
; -2.451 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.488      ;
; -2.437 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.473      ;
; -2.421 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.458      ;
; -2.404 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.440      ;
; -2.397 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.433      ;
; -2.385 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.422      ;
; -2.380 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.417      ;
; -2.377 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.413      ;
; -2.377 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.413      ;
; -2.367 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.403      ;
; -2.361 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.398      ;
; -2.349 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.385      ;
; -2.349 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.386      ;
; -2.334 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.370      ;
; -2.331 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.367      ;
; -2.326 ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.362      ;
; -2.301 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.336      ;
; -2.299 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.335      ;
; -2.294 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.329      ;
; -2.291 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.327      ;
; -2.287 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.324      ;
; -2.287 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.324      ;
; -2.283 ; DivisorClock:clk|cnt[20] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.320      ;
; -2.275 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.311      ;
; -2.274 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.311      ;
; -2.263 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.299      ;
; -2.254 ; DivisorClock:clk|cnt[19] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.291      ;
; -2.247 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.284      ;
; -2.247 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.284      ;
; -2.244 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.281      ;
; -2.243 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.280      ;
; -2.232 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.269      ;
; -2.220 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.257      ;
; -2.219 ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.255      ;
; -2.211 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.248      ;
; -2.202 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.238      ;
; -2.202 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.238      ;
; -2.202 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.238      ;
; -2.199 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.236      ;
; -2.172 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.207      ;
; -2.165 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.200      ;
; -2.162 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.198      ;
; -2.157 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.193      ;
; -2.157 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.193      ;
; -2.157 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.194      ;
; -2.157 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.194      ;
; -2.155 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.191      ;
; -2.145 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.182      ;
; -2.138 ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.175      ;
; -2.128 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.165      ;
; -2.125 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.161      ;
; -2.106 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.142      ;
; -2.102 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.139      ;
; -2.097 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.133      ;
; -2.093 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.129      ;
; -2.086 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.122      ;
; -2.085 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.121      ;
; -2.085 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.121      ;
; -2.082 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.118      ;
; -2.075 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.111      ;
; -2.073 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.109      ;
; -2.070 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.107      ;
; -2.062 ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.098      ;
; -2.062 ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.098      ;
; -2.060 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.096      ;
; -2.057 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.093      ;
; -2.053 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.089      ;
; -2.052 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.087      ;
; -2.051 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 3.086      ;
; -2.042 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.078      ;
; -2.040 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.077      ;
; -2.039 ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 3.076      ;
; -2.035 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.071      ;
; -2.033 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.069      ;
; -2.032 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 3.068      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK'                                                                                                                   ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; -2.541 ; DivisorClock:clk|clk     ; DivisorClock:clk|clk     ; DivisorClock:clk|clk ; CLOCK       ; 0.000        ; 2.682      ; 0.657      ;
; -2.041 ; DivisorClock:clk|clk     ; DivisorClock:clk|clk     ; DivisorClock:clk|clk ; CLOCK       ; -0.500       ; 2.682      ; 0.657      ;
; 0.801  ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.067      ;
; 0.806  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.072      ;
; 0.835  ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.103      ;
; 0.842  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[1]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.108      ;
; 1.057  ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[24] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.323      ;
; 1.189  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.456      ;
; 1.190  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[1]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.456      ;
; 1.202  ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[21] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.468      ;
; 1.210  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.476      ;
; 1.223  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.489      ;
; 1.228  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.494      ;
; 1.236  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.502      ;
; 1.260  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.527      ;
; 1.262  ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.528      ;
; 1.281  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.547      ;
; 1.292  ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.558      ;
; 1.299  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.565      ;
; 1.307  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.573      ;
; 1.331  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.597      ;
; 1.332  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.598      ;
; 1.334  ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[22] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.600      ;
; 1.352  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.618      ;
; 1.356  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.623      ;
; 1.365  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.631      ;
; 1.368  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.635      ;
; 1.378  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.644      ;
; 1.387  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[6]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.653      ;
; 1.387  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.653      ;
; 1.402  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.668      ;
; 1.436  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.702      ;
; 1.449  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.715      ;
; 1.458  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.724      ;
; 1.458  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.724      ;
; 1.473  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.739      ;
; 1.484  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[0]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.750      ;
; 1.486  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.753      ;
; 1.491  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.757      ;
; 1.494  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.760      ;
; 1.498  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.765      ;
; 1.498  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.765      ;
; 1.499  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.766      ;
; 1.500  ; DivisorClock:clk|cnt[20] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.767      ;
; 1.507  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.773      ;
; 1.514  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.780      ;
; 1.515  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.781      ;
; 1.515  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.781      ;
; 1.517  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.783      ;
; 1.517  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.783      ;
; 1.529  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.795      ;
; 1.547  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.814      ;
; 1.558  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[14] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.824      ;
; 1.562  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.828      ;
; 1.565  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.831      ;
; 1.578  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.844      ;
; 1.587  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.853      ;
; 1.600  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.866      ;
; 1.618  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[13] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.884      ;
; 1.618  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.885      ;
; 1.628  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.895      ;
; 1.631  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.897      ;
; 1.632  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.898      ;
; 1.632  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.898      ;
; 1.634  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.900      ;
; 1.634  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.900      ;
; 1.636  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.902      ;
; 1.640  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.907      ;
; 1.641  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 1.908      ;
; 1.650  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.916      ;
; 1.651  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.917      ;
; 1.651  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.917      ;
; 1.653  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.919      ;
; 1.653  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.919      ;
; 1.658  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.924      ;
; 1.661  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.927      ;
; 1.662  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.928      ;
; 1.662  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.928      ;
; 1.664  ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.930      ;
; 1.664  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.930      ;
; 1.669  ; DivisorClock:clk|cnt[19] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.935      ;
; 1.671  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.937      ;
; 1.671  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 1.937      ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DivisorClock:clk|clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.391 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.640 ; Controladora:Controle|est_atual.s2                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.906      ;
; 0.666 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.933      ;
; 0.705 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.971      ;
; 0.727 ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.994      ;
; 0.730 ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.997      ;
; 0.799 ; Controladora:Controle|est_atual.s3                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.065      ;
; 0.815 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.081      ;
; 0.849 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.117      ;
; 0.852 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.118      ;
; 0.892 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.158      ;
; 0.922 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.188      ;
; 0.924 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.190      ;
; 0.942 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 1.207      ;
; 1.068 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.334      ;
; 1.073 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.339      ;
; 1.073 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.339      ;
; 1.073 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.339      ;
; 1.077 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 1.342      ;
; 1.118 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 1.383      ;
; 1.203 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.469      ;
; 1.209 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.475      ;
; 1.232 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.498      ;
; 1.287 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.553      ;
; 1.334 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.600      ;
; 1.334 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.600      ;
; 1.334 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.600      ;
; 1.558 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 1.823      ;
; 1.679 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.945      ;
; 1.729 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.995      ;
; 1.745 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.011      ;
; 1.748 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.014      ;
; 1.805 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.071      ;
; 1.828 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.094      ;
; 1.829 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.095      ;
; 1.943 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.209      ;
; 1.945 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.211      ;
; 2.052 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.318      ;
; 2.054 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 2.320      ;
; 2.942 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.209      ;
; 3.156 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.423      ;
; 3.158 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.425      ;
; 3.160 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.427      ;
; 3.171 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.438      ;
; 3.205 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.472      ;
; 3.273 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.540      ;
; 3.291 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.558      ;
; 3.358 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.625      ;
; 3.372 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.639      ;
; 3.374 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.641      ;
; 3.387 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.654      ;
; 3.389 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.656      ;
; 3.394 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.661      ;
; 3.396 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.663      ;
; 3.410 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.677      ;
; 3.421 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.688      ;
; 3.423 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.690      ;
; 3.442 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.709      ;
; 3.453 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.720      ;
; 3.482 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.749      ;
; 3.515 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.782      ;
; 3.544 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.811      ;
; 3.546 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.813      ;
; 3.549 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.816      ;
; 3.628 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.895      ;
; 3.630 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.897      ;
; 3.681 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.948      ;
; 3.683 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.950      ;
; 3.706 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.973      ;
; 3.724 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.991      ;
; 3.726 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 3.993      ;
; 3.793 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.060      ;
; 3.795 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.062      ;
; 3.798 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.065      ;
; 3.800 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.067      ;
; 3.836 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.103      ;
; 3.838 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.105      ;
; 3.840 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.107      ;
; 3.842 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.109      ;
; 3.886 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.153      ;
; 3.888 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.155      ;
; 3.918 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.185      ;
; 3.920 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.187      ;
; 3.955 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.222      ;
; 3.957 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.224      ;
; 3.977 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.244      ;
; 3.979 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 4.246      ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'DivisorClock:clk|clk'                                                                                                                                            ;
+--------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.451 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.487      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
; -0.274 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.310      ;
+--------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'DivisorClock:clk|clk'                                                                                                                                            ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.044 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.310      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.487      ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|clk     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|clk     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|clk|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|clk|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[24]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[24]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[4]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DivisorClock:clk|clk'                                                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s1|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s1|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s2|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s2|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s3|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s3|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorD|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorD|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[2]|clk             ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; -0.596 ; -0.596 ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.970  ; 0.970  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; -0.611 ; -0.611 ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; -0.750 ; -0.750 ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; -0.749 ; -0.749 ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; 0.970  ; 0.970  ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; 0.826  ; 0.826  ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.980  ; 0.980  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; 0.841  ; 0.841  ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; 0.980  ; 0.980  ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; 0.979  ; 0.979  ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; -0.740 ; -0.740 ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 13.748 ; 13.748 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 12.016 ; 12.016 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 12.414 ; 12.414 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 13.111 ; 13.111 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 12.847 ; 12.847 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 13.748 ; 13.748 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 13.020 ; 13.020 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 12.042 ; 12.042 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+--------+--------+------------+----------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 10.526 ; 10.526 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 10.526 ; 10.526 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 10.937 ; 10.937 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 11.623 ; 11.623 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 11.349 ; 11.349 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 12.284 ; 12.284 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 11.529 ; 11.529 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 10.543 ; 10.543 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------+
; Fast Model Setup Summary                      ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; DivisorClock:clk|clk ; -1.210 ; -3.268        ;
; CLOCK                ; -0.834 ; -8.886        ;
+----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Hold Summary                       ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK                ; -1.585 ; -1.585        ;
; DivisorClock:clk|clk ; 0.215  ; 0.000         ;
+----------------------+--------+---------------+


+----------------------------------------------+
; Fast Model Recovery Summary                  ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorClock:clk|clk ; 0.213 ; 0.000         ;
+----------------------+-------+---------------+


+----------------------------------------------+
; Fast Model Removal Summary                   ;
+----------------------+-------+---------------+
; Clock                ; Slack ; End Point TNS ;
+----------------------+-------+---------------+
; DivisorClock:clk|clk ; 0.587 ; 0.000         ;
+----------------------+-------+---------------+


+-----------------------------------------------+
; Fast Model Minimum Pulse Width Summary        ;
+----------------------+--------+---------------+
; Clock                ; Slack  ; End Point TNS ;
+----------------------+--------+---------------+
; CLOCK                ; -1.380 ; -27.380       ;
; DivisorClock:clk|clk ; -0.500 ; -26.000       ;
+----------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DivisorClock:clk|clk'                                                                                                                                                              ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.210 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.242      ;
; -1.194 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.227      ;
; -1.190 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.222      ;
; -1.167 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.199      ;
; -1.162 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.194      ;
; -1.162 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.195      ;
; -1.154 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.186      ;
; -1.146 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.179      ;
; -1.143 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.175      ;
; -1.138 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.171      ;
; -1.134 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.166      ;
; -1.127 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.160      ;
; -1.111 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.144      ;
; -1.111 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.143      ;
; -1.106 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.138      ;
; -1.106 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.139      ;
; -1.090 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.123      ;
; -1.087 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.119      ;
; -1.074 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.107      ;
; -1.071 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.104      ;
; -1.055 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.088      ;
; -1.018 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.051      ;
; -0.994 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.027      ;
; -0.983 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 2.016      ;
; -0.980 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.012      ;
; -0.977 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 2.009      ;
; -0.938 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.971      ;
; -0.927 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.960      ;
; -0.924 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.956      ;
; -0.921 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.953      ;
; -0.904 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.936      ;
; -0.890 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.922      ;
; -0.888 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.921      ;
; -0.884 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.916      ;
; -0.881 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.914      ;
; -0.877 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.909      ;
; -0.865 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.898      ;
; -0.863 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.895      ;
; -0.861 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.893      ;
; -0.834 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.866      ;
; -0.821 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.854      ;
; -0.805 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.838      ;
; -0.768 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.801      ;
; -0.688 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.721      ;
; -0.677 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 1.710      ;
; -0.674 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.706      ;
; -0.671 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.703      ;
; -0.584 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.616      ;
; -0.186 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.218      ;
; -0.130 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.162      ;
; -0.127 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.159      ;
; -0.071 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.103      ;
; -0.054 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.086      ;
; -0.034 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.066      ;
; 0.002  ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.030      ;
; 0.022  ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 1.010      ;
; 0.059  ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.973      ;
; 0.082  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.950      ;
; 0.118  ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.914      ;
; 0.157  ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.874      ;
; 0.183  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.849      ;
; 0.183  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.849      ;
; 0.183  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.849      ;
; 0.252  ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.780      ;
; 0.272  ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.760      ;
; 0.301  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.731      ;
; 0.301  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.731      ;
; 0.301  ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.731      ;
; 0.314  ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.718      ;
; 0.314  ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.718      ;
; 0.343  ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.688      ;
; 0.368  ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.663      ;
; 0.378  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.655      ;
; 0.448  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.584      ;
; 0.451  ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.580      ;
; 0.465  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.567      ;
; 0.467  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.565      ;
; 0.467  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.566      ;
; 0.468  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.564      ;
; 0.468  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.564      ;
; 0.479  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.554      ;
; 0.510  ; Controladora:Controle|est_atual.s3                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.522      ;
; 0.526  ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.506      ;
; 0.529  ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.503      ;
; 0.551  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.481      ;
; 0.551  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.481      ;
; 0.561  ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.001      ; 0.472      ;
; 0.576  ; Controladora:Controle|est_atual.s2                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.456      ;
; 0.665  ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.367      ;
+--------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK'                                                                                                          ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.867      ;
; -0.816 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.849      ;
; -0.782 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.814      ;
; -0.781 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.814      ;
; -0.764 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.797      ;
; -0.764 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.796      ;
; -0.746 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.779      ;
; -0.729 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.761      ;
; -0.727 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.760      ;
; -0.721 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.753      ;
; -0.711 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.744      ;
; -0.684 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.716      ;
; -0.676 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.708      ;
; -0.675 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.707      ;
; -0.658 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.690      ;
; -0.657 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.690      ;
; -0.652 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.685      ;
; -0.648 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.681      ;
; -0.647 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.679      ;
; -0.634 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.667      ;
; -0.629 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.661      ;
; -0.623 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.655      ;
; -0.599 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.632      ;
; -0.599 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.632      ;
; -0.596 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.628      ;
; -0.594 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.626      ;
; -0.593 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.625      ;
; -0.592 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.624      ;
; -0.592 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.624      ;
; -0.590 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.623      ;
; -0.586 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.619      ;
; -0.582 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.614      ;
; -0.578 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.611      ;
; -0.578 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.611      ;
; -0.569 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.601      ;
; -0.564 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.596      ;
; -0.558 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.591      ;
; -0.556 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.588      ;
; -0.555 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.587      ;
; -0.547 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.579      ;
; -0.545 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.578      ;
; -0.540 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.572      ;
; -0.540 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.573      ;
; -0.535 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.567      ;
; -0.534 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.566      ;
; -0.534 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.567      ;
; -0.529 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.562      ;
; -0.529 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.562      ;
; -0.529 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.561      ;
; -0.516 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.549      ;
; -0.510 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.543      ;
; -0.505 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.536      ;
; -0.505 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.538      ;
; -0.504 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.535      ;
; -0.504 ; DivisorClock:clk|cnt[20] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.537      ;
; -0.500 ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.532      ;
; -0.492 ; DivisorClock:clk|cnt[19] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.525      ;
; -0.490 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.522      ;
; -0.477 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.509      ;
; -0.475 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.507      ;
; -0.471 ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.503      ;
; -0.468 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[11] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.499      ;
; -0.467 ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.498      ;
; -0.466 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.499      ;
; -0.464 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.496      ;
; -0.463 ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.495      ;
; -0.462 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.495      ;
; -0.461 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.493      ;
; -0.461 ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.494      ;
; -0.460 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.493      ;
; -0.459 ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.492      ;
; -0.458 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.490      ;
; -0.451 ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[23] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.484      ;
; -0.450 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.483      ;
; -0.449 ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.482      ;
; -0.445 ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.478      ;
; -0.443 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.475      ;
; -0.441 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.473      ;
; -0.440 ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.473      ;
; -0.435 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.467      ;
; -0.428 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[19] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.460      ;
; -0.425 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.457      ;
; -0.417 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.450      ;
; -0.417 ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[14] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.449      ;
; -0.412 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.444      ;
; -0.408 ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.440      ;
; -0.408 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[20] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.440      ;
; -0.407 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.439      ;
; -0.406 ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.438      ;
; -0.406 ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[22] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.439      ;
; -0.404 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.437      ;
; -0.400 ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[13] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.432      ;
; -0.399 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[18] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.431      ;
; -0.398 ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[21] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.431      ;
; -0.396 ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[16] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.428      ;
; -0.393 ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.425      ;
; -0.390 ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[12] ; CLOCK        ; CLOCK       ; 1.000        ; 0.000      ; 1.422      ;
; -0.387 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[0]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.418      ;
; -0.387 ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[6]  ; CLOCK        ; CLOCK       ; 1.000        ; -0.001     ; 1.418      ;
; -0.382 ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[24] ; CLOCK        ; CLOCK       ; 1.000        ; 0.001      ; 1.415      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK'                                                                                                                   ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+
; -1.585 ; DivisorClock:clk|clk     ; DivisorClock:clk|clk     ; DivisorClock:clk|clk ; CLOCK       ; 0.000        ; 1.659      ; 0.367      ;
; -1.085 ; DivisorClock:clk|clk     ; DivisorClock:clk|clk     ; DivisorClock:clk|clk ; CLOCK       ; -0.500       ; 1.659      ; 0.367      ;
; 0.358  ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[1]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.528      ;
; 0.485  ; DivisorClock:clk|cnt[24] ; DivisorClock:clk|cnt[24] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.637      ;
; 0.498  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[1]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.652      ;
; 0.512  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.664      ;
; 0.514  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.668      ;
; 0.520  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.672      ;
; 0.526  ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[21] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.678      ;
; 0.531  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.683      ;
; 0.533  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[2]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.687      ;
; 0.544  ; DivisorClock:clk|cnt[15] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.696      ;
; 0.549  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.708      ;
; 0.568  ; DivisorClock:clk|cnt[7]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[3]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.721      ;
; 0.576  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.729      ;
; 0.579  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.732      ;
; 0.582  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.734      ;
; 0.590  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.742      ;
; 0.591  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.743      ;
; 0.603  ; DivisorClock:clk|cnt[22] ; DivisorClock:clk|cnt[22] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.755      ;
; 0.603  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.755      ;
; 0.610  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.762      ;
; 0.617  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.769      ;
; 0.625  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.777      ;
; 0.628  ; DivisorClock:clk|cnt[6]  ; DivisorClock:clk|cnt[6]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.780      ;
; 0.631  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.784      ;
; 0.638  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.790      ;
; 0.640  ; DivisorClock:clk|cnt[20] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.793      ;
; 0.645  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.797      ;
; 0.646  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.799      ;
; 0.647  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.800      ;
; 0.652  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[0]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.804      ;
; 0.652  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.804      ;
; 0.654  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.807      ;
; 0.661  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.813      ;
; 0.663  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[4]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.815      ;
; 0.665  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.817      ;
; 0.680  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.832      ;
; 0.681  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.833      ;
; 0.683  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.835      ;
; 0.683  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.835      ;
; 0.684  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.836      ;
; 0.684  ; DivisorClock:clk|cnt[16] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.836      ;
; 0.687  ; DivisorClock:clk|cnt[14] ; DivisorClock:clk|cnt[14] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.839      ;
; 0.687  ; DivisorClock:clk|cnt[4]  ; DivisorClock:clk|cnt[10] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.839      ;
; 0.690  ; DivisorClock:clk|cnt[10] ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.843      ;
; 0.696  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.848      ;
; 0.698  ; DivisorClock:clk|cnt[0]  ; DivisorClock:clk|cnt[5]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.850      ;
; 0.700  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.852      ;
; 0.701  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.854      ;
; 0.707  ; DivisorClock:clk|cnt[13] ; DivisorClock:clk|cnt[13] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.859      ;
; 0.715  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.867      ;
; 0.717  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.870      ;
; 0.724  ; DivisorClock:clk|cnt[11] ; DivisorClock:clk|cnt[17] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.877      ;
; 0.725  ; DivisorClock:clk|cnt[9]  ; DivisorClock:clk|cnt[15] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.878      ;
; 0.729  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.881      ;
; 0.731  ; DivisorClock:clk|cnt[3]  ; DivisorClock:clk|cnt[9]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.883      ;
; 0.731  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.883      ;
; 0.731  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.883      ;
; 0.732  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[12] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.884      ;
; 0.732  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.884      ;
; 0.732  ; DivisorClock:clk|cnt[18] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.884      ;
; 0.734  ; DivisorClock:clk|cnt[20] ; DivisorClock:clk|cnt[21] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.887      ;
; 0.734  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[16] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.886      ;
; 0.734  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[18] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.886      ;
; 0.735  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|cnt[19] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.887      ;
; 0.735  ; DivisorClock:clk|cnt[12] ; DivisorClock:clk|clk     ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.887      ;
; 0.737  ; DivisorClock:clk|cnt[23] ; DivisorClock:clk|cnt[24] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.889      ;
; 0.739  ; DivisorClock:clk|cnt[19] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.001      ; 0.892      ;
; 0.741  ; DivisorClock:clk|cnt[21] ; DivisorClock:clk|cnt[22] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.893      ;
; 0.743  ; DivisorClock:clk|cnt[17] ; DivisorClock:clk|cnt[23] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.895      ;
; 0.746  ; DivisorClock:clk|cnt[5]  ; DivisorClock:clk|cnt[6]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.898      ;
; 0.750  ; DivisorClock:clk|cnt[2]  ; DivisorClock:clk|cnt[8]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; DivisorClock:clk|cnt[8]  ; DivisorClock:clk|cnt[11] ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; DivisorClock:clk|cnt[1]  ; DivisorClock:clk|cnt[7]  ; CLOCK                ; CLOCK       ; 0.000        ; 0.000      ; 0.902      ;
+--------+--------------------------+--------------------------+----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DivisorClock:clk|clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.215 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.304 ; Controladora:Controle|est_atual.s2                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.456      ;
; 0.319 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.472      ;
; 0.329 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.481      ;
; 0.351 ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.503      ;
; 0.354 ; Controladora:Controle|est_atual.s0                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.506      ;
; 0.370 ; Controladora:Controle|est_atual.s3                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.522      ;
; 0.401 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.554      ;
; 0.412 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.566      ;
; 0.415 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.567      ;
; 0.429 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.580      ;
; 0.432 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.584      ;
; 0.502 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 0.655      ;
; 0.512 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.663      ;
; 0.537 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.688      ;
; 0.547 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.699      ;
; 0.566 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.718      ;
; 0.566 ; Controladora:Controle|est_atual.s1                ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.718      ;
; 0.572 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.724      ;
; 0.579 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.731      ;
; 0.697 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.849      ;
; 0.697 ; Controladora:Controle|est_atual.s1                ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.849      ;
; 0.723 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.874      ;
; 0.762 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.914      ;
; 0.781 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.933      ;
; 0.782 ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.934      ;
; 0.798 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.950      ;
; 0.801 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.954      ;
; 0.821 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.973      ;
; 0.846 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.998      ;
; 0.847 ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.999      ;
; 0.909 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.061      ;
; 0.910 ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.062      ;
; 1.283 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.435      ;
; 1.366 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.518      ;
; 1.367 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.519      ;
; 1.371 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.523      ;
; 1.374 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.527      ;
; 1.383 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.536      ;
; 1.391 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.543      ;
; 1.421 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.574      ;
; 1.454 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.606      ;
; 1.455 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.607      ;
; 1.455 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.608      ;
; 1.457 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.610      ;
; 1.458 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.611      ;
; 1.459 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.611      ;
; 1.466 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.619      ;
; 1.467 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.620      ;
; 1.469 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.622      ;
; 1.473 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.625      ;
; 1.478 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.630      ;
; 1.491 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.643      ;
; 1.500 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.652      ;
; 1.501 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.653      ;
; 1.512 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.665      ;
; 1.523 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.676      ;
; 1.539 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.692      ;
; 1.552 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.705      ;
; 1.553 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.706      ;
; 1.568 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.720      ;
; 1.569 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.721      ;
; 1.581 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s3                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.733      ;
; 1.587 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.739      ;
; 1.588 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.740      ;
; 1.613 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.766      ;
; 1.614 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.767      ;
; 1.615 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.767      ;
; 1.616 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.768      ;
; 1.627 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.780      ;
; 1.628 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.781      ;
; 1.635 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.787      ;
; 1.636 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.788      ;
; 1.667 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.820      ;
; 1.668 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.821      ;
; 1.670 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.823      ;
; 1.671 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.824      ;
; 1.681 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.834      ;
; 1.682 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.001      ; 1.835      ;
; 1.690 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s1                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.842      ;
; 1.691 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; Controladora:Controle|est_atual.s2                ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 1.843      ;
+-------+---------------------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'DivisorClock:clk|clk'                                                                                                                                           ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.213 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; -0.001     ; 0.818      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1.000        ; 0.000      ; 0.739      ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'DivisorClock:clk|clk'                                                                                                                                            ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                           ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; 0.000      ; 0.739      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
; 0.667 ; Controladora:Controle|est_atual.s0 ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 0.000        ; -0.001     ; 0.818      ;
+-------+------------------------------------+---------------------------------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|clk     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|clk     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK ; Rise       ; DivisorClock:clk|cnt[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK ; Rise       ; DivisorClock:clk|cnt[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK|combout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|inclk[0]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|clk|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|clk|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[20]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[21]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[22]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[23]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[24]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[24]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; clk|cnt[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; clk|cnt[4]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DivisorClock:clk|clk'                                                                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controladora:Controle|est_atual.s3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorD|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorE|Q[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|RegW:RegistradorS|Q[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var1[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var2[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var3[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Datapath:ViaDados|Reg_MA:RegistradorMedia|var4[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s0|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s1|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s1|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s2|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s2|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s3|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; Controle|est_atual.s3|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorD|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorD|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorE|Q[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var1[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var2[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var3[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DivisorClock:clk|clk ; Rise       ; ViaDados|RegistradorMedia|var4[2]|clk             ;
+--------+--------------+----------------+------------------+----------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; -0.625 ; -0.625 ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.284  ; 0.284  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; -0.511 ; -0.511 ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; -0.596 ; -0.596 ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; -0.595 ; -0.595 ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; 0.284  ; 0.284  ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; 0.745  ; 0.745  ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.716  ; 0.716  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; 0.631  ; 0.631  ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; 0.716  ; 0.716  ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; 0.715  ; 0.715  ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; -0.164 ; -0.164 ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 7.034 ; 7.034 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 6.097 ; 6.097 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 6.359 ; 6.359 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 6.545 ; 6.545 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 6.463 ; 6.463 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 7.034 ; 7.034 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 6.653 ; 6.653 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 6.176 ; 6.176 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 5.485 ; 5.485 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 5.485 ; 5.485 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 5.745 ; 5.745 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 5.938 ; 5.938 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 5.842 ; 5.842 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 6.419 ; 6.419 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 6.039 ; 6.039 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 5.558 ; 5.558 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+-------+-------+------------+----------------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+-----------------------+---------+--------+----------+---------+---------------------+
; Clock                 ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack      ; -4.194  ; -2.541 ; -0.451   ; 0.587   ; -1.380              ;
;  CLOCK                ; -2.829  ; -2.541 ; N/A      ; N/A     ; -1.380              ;
;  DivisorClock:clk|clk ; -4.194  ; 0.215  ; -0.451   ; 0.587   ; -0.500              ;
; Design-wide TNS       ; -63.384 ; -2.541 ; -5.8     ; 0.0     ; -53.38              ;
;  CLOCK                ; -45.561 ; -2.541 ; N/A      ; N/A     ; -27.380             ;
;  DivisorClock:clk|clk ; -17.823 ; 0.000  ; -5.800   ; 0.000   ; -26.000             ;
+-----------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; -0.596 ; -0.596 ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.970  ; 0.970  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; -0.511 ; -0.511 ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; -0.596 ; -0.596 ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; -0.595 ; -0.595 ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; 0.970  ; 0.970  ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+----------------------------------------------------------------------------------------+
; Hold Times                                                                             ;
+-----------+----------------------+--------+--------+------------+----------------------+
; Data Port ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+-----------+----------------------+--------+--------+------------+----------------------+
; RESET     ; CLOCK                ; 0.826  ; 0.826  ; Rise       ; CLOCK                ;
; E[*]      ; DivisorClock:clk|clk ; 0.980  ; 0.980  ; Rise       ; DivisorClock:clk|clk ;
;  E[0]     ; DivisorClock:clk|clk ; 0.841  ; 0.841  ; Rise       ; DivisorClock:clk|clk ;
;  E[1]     ; DivisorClock:clk|clk ; 0.980  ; 0.980  ; Rise       ; DivisorClock:clk|clk ;
;  E[2]     ; DivisorClock:clk|clk ; 0.979  ; 0.979  ; Rise       ; DivisorClock:clk|clk ;
;  E[3]     ; DivisorClock:clk|clk ; -0.164 ; -0.164 ; Rise       ; DivisorClock:clk|clk ;
+-----------+----------------------+--------+--------+------------+----------------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise   ; Fall   ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+--------+--------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 7.280  ; 7.280  ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 13.748 ; 13.748 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 12.016 ; 12.016 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 12.414 ; 12.414 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 13.111 ; 13.111 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 12.847 ; 12.847 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 13.748 ; 13.748 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 13.020 ; 13.020 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 12.042 ; 12.042 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 7.254  ; 7.254  ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+--------+--------+------------+----------------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Data Port          ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference      ;
+--------------------+----------------------+-------+-------+------------+----------------------+
; Descendo[*]        ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
;  Descendo[0]       ; DivisorClock:clk|clk ; 4.024 ; 4.024 ; Rise       ; DivisorClock:clk|clk ;
; Media_DSP_7Seg[*]  ; DivisorClock:clk|clk ; 5.485 ; 5.485 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[0] ; DivisorClock:clk|clk ; 5.485 ; 5.485 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[1] ; DivisorClock:clk|clk ; 5.745 ; 5.745 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[2] ; DivisorClock:clk|clk ; 5.938 ; 5.938 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[3] ; DivisorClock:clk|clk ; 5.842 ; 5.842 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[4] ; DivisorClock:clk|clk ; 6.419 ; 6.419 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[5] ; DivisorClock:clk|clk ; 6.039 ; 6.039 ; Rise       ; DivisorClock:clk|clk ;
;  Media_DSP_7Seg[6] ; DivisorClock:clk|clk ; 5.558 ; 5.558 ; Rise       ; DivisorClock:clk|clk ;
; Subindo[*]         ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
;  Subindo[0]        ; DivisorClock:clk|clk ; 3.996 ; 3.996 ; Rise       ; DivisorClock:clk|clk ;
+--------------------+----------------------+-------+-------+------------+----------------------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLOCK                ; CLOCK                ; 675      ; 0        ; 0        ; 0        ;
; DivisorClock:clk|clk ; CLOCK                ; 1        ; 1        ; 0        ; 0        ;
; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1631     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; CLOCK                ; CLOCK                ; 675      ; 0        ; 0        ; 0        ;
; DivisorClock:clk|clk ; CLOCK                ; 1        ; 1        ; 0        ; 0        ;
; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 1631     ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 16       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------+----------------------+----------+----------+----------+----------+
; From Clock           ; To Clock             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------+----------------------+----------+----------+----------+----------+
; DivisorClock:clk|clk ; DivisorClock:clk|clk ; 16       ; 0        ; 0        ; 0        ;
+----------------------+----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 114   ; 114  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 15 20:12:43 2024
Info: Command: quartus_sta Sinalizador -c Sinalizador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Sinalizador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DivisorClock:clk|clk DivisorClock:clk|clk
    Info (332105): create_clock -period 1.000 -name CLOCK CLOCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.194
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.194       -17.823 DivisorClock:clk|clk 
    Info (332119):    -2.829       -45.561 CLOCK 
Info (332146): Worst-case hold slack is -2.541
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.541        -2.541 CLOCK 
    Info (332119):     0.391         0.000 DivisorClock:clk|clk 
Info (332146): Worst-case recovery slack is -0.451
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.451        -5.800 DivisorClock:clk|clk 
Info (332146): Worst-case removal slack is 1.044
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.044         0.000 DivisorClock:clk|clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLOCK 
    Info (332119):    -0.500       -26.000 DivisorClock:clk|clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.210        -3.268 DivisorClock:clk|clk 
    Info (332119):    -0.834        -8.886 CLOCK 
Info (332146): Worst-case hold slack is -1.585
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.585        -1.585 CLOCK 
    Info (332119):     0.215         0.000 DivisorClock:clk|clk 
Info (332146): Worst-case recovery slack is 0.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.213         0.000 DivisorClock:clk|clk 
Info (332146): Worst-case removal slack is 0.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.587         0.000 DivisorClock:clk|clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 CLOCK 
    Info (332119):    -0.500       -26.000 DivisorClock:clk|clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4554 megabytes
    Info: Processing ended: Wed May 15 20:12:44 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


