# Chapter 05. CPU 성능 향상 기법
## 05-1. 빠른 CPU를 위한 설계 기법
### 클럭(Clock)
- 컴퓨터 부품은 **클럭 신호**에 맞춰 동작함
- 클럭 속도(Hz)는 **명령어를 처리하는 주기**
- **속도만으로 성능을 올리는 데 한계**가 있음 (발열, 소비전력 등)

### 코어(Core)와 멀티코어(Multi-core)
- **코어**: 명령어를 실제로 실행하는 유닛
- **멀티코어**: 여러 개의 코어를 가진 CPU  
  → 여러 작업을 동시에 처리할 수 있음

### 스레드(Thread)와 멀티스레딩(Multi-threading)
- **스레드**: 실행 흐름 단위
  - 하드웨어 스레드: CPU 입장에서의 명령어 흐름
  - 소프트웨어 스레드: 프로그램 내 실행 흐름
- **멀티스레딩 CPU**: 한 코어가 여러 명령어를 동시에 실행
- **하이퍼스레딩**: 인텔의 멀티스레딩 기술  
  → 하나의 코어에 레지스터 세트를 두어, 두 개 명령어를 병렬 처리  
  → 하드웨어 스레드 = **논리 프로세서**

---
## 05-2. 명령어 병렬 처리 기법
### 명령어 파이프라인(Pipelining)
- 명령어를 여러 단계로 나누어 동시에 처리
  1. 인출 → 2. 해석 → 3. 실행 → 4. 저장
- **공장 생산 라인**처럼 병렬로 처리하여 속도 향상

#### 파이프라인 위험(Hazard)
- **데이터 위험**: 명령어 간 데이터 의존
- **제어 위험**: 분기문으로 인한 흐름 변화  
  → *분기 예측(branch prediction)*으로 완화
- **구조적 위험**: CPU 자원 충돌(ALU 등)

### 슈퍼스칼라(Superscalar)
- 여러 파이프라인을 동시에 사용하는 CPU 구조
- 병렬 처리 성능 극대화

### 비순차적 명령어 처리(Out-of-order Execution)
- 실행 순서가 달라도 결과에 문제가 없으면  
  → **먼저 가능한 것부터 처리**해 파이프라인 정지 방지

---
## 05-3. CISC와 RISC
### ISA(Instruction Set Architecture, 명령어 집합)
- CPU가 이해하는 명령어 모음
- ISA가 다르면 어셈블리어도 달라짐

### CISC (Complex Instruction Set Computer)
- **복잡하고 다양한 명령어** 사용
- **가변 길이 명령어**, 적은 수의 명령어로 프로그램 구현 가능
- **단점**:
  - 명령어 실행 시간이 일정하지 않음
  - **파이프라이닝에 불리**
  - 대부분의 복잡한 명령어는 **사용 빈도 낮음**

### RISC (Reduced Instruction Set Computer)
- **간단하고 규격화된 명령어** 사용
- **고정 길이**, **1클럭 내외**로 빠르게 실행
- **파이프라이닝에 유리**
- 메모리 접근 최소화 → **load/store 명령어**만 허용
- **레지스터 중심 처리** → 레지스터 수가 많음
- **단점**: 더 많은 명령어로 같은 기능 구현

---

> **요약**
> - 클럭 속도, 멀티코어, 멀티스레드 등으로 **물리적 속도 향상**
> - 파이프라이닝, 슈퍼스칼라, 비순차 실행으로 **논리적 병렬성 확보**
> - RISC는 단순하고 빠른 구조로 파이프라이닝에 유리,  
>   CISC는 복잡하지만 메모리 절약 가능
