TimeQuest Timing Analyzer report for state_generator
Sun Jan  8 23:22:08 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'IR[0]'
 12. Slow Model Hold: 'IR[0]'
 13. Slow Model Minimum Pulse Width: 'IR[0]'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'IR[0]'
 26. Fast Model Hold: 'IR[0]'
 27. Fast Model Minimum Pulse Width: 'IR[0]'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; state_generator                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5AT144A7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; IR[0]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { IR[0] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 76.5 MHz ; 76.5 MHz        ; IR[0]      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; IR[0] ; -6.036 ; -6.036        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; IR[0] ; -1.010 ; -1.010        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; IR[0] ; -1.469 ; -1.469                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'IR[0]'                                                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.036 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; -0.007     ; 5.052      ;
; -6.027 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 0.002      ; 5.052      ;
; -5.534 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; -0.005     ; 5.052      ;
; -5.529 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 0.000      ; 5.052      ;
; -2.551 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 5.030      ; 6.604      ;
; -2.544 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 5.037      ; 6.604      ;
; -2.051 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 5.030      ; 6.604      ;
; -2.044 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 5.037      ; 6.604      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'IR[0]'                                                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.010 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 5.037      ; 4.027      ;
; -1.008 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 5.035      ; 4.027      ;
; -0.510 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 5.037      ; 4.027      ;
; -0.508 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 5.035      ; 4.027      ;
; 1.402  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 0.005      ; 1.407      ;
; 1.407  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 0.000      ; 1.407      ;
; 1.900  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 0.007      ; 1.407      ;
; 1.909  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; -0.002     ; 1.407      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'IR[0]'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                                                                                                          ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]|combout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]|combout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|datac                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|datac                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; IR[0]      ; 0.206 ; 0.206 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 8.029 ; 8.029 ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 3.044 ; 3.044 ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.705 ; 3.705 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 8.029 ; 8.029 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; 7.248 ; 7.248 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 2.820 ; 2.820 ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; 6.852 ; 6.852 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; 4.844 ; 4.844 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 0.213 ; 0.213 ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 8.036 ; 8.036 ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 3.051 ; 3.051 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.712 ; 3.712 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 8.036 ; 8.036 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; 7.255 ; 7.255 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 2.827 ; 2.827 ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; 6.859 ; 6.859 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; 4.851 ; 4.851 ; Fall       ; IR[0]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HLT       ; IR[0]      ; 1.271  ; 1.271  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.010  ; 1.010  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.010  ; 1.010  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.349  ; 0.349  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -5.424 ; -5.424 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; -2.999 ; -2.999 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 1.317  ; 1.317  ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; -2.972 ; -2.972 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; -2.702 ; -2.702 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 1.269  ; 1.269  ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.008  ; 1.008  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.008  ; 1.008  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.347  ; 0.347  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -5.426 ; -5.426 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; -3.001 ; -3.001 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 1.315  ; 1.315  ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; -2.974 ; -2.974 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; -2.704 ; -2.704 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 13.445 ; 13.445 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 11.712 ; 11.712 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.906  ; 8.906  ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 10.582 ; 10.582 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 11.383 ; 11.383 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 11.712 ; 11.712 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 11.429 ; 11.429 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 14.338 ; 14.338 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 14.338 ; 14.338 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 14.045 ; 14.045 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 13.924 ; 13.924 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 10.666 ; 10.666 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 14.055 ; 14.055 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 14.044 ; 14.044 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 13.443 ; 13.443 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 11.710 ; 11.710 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.904  ; 8.904  ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 10.580 ; 10.580 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 11.381 ; 11.381 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 11.710 ; 11.710 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 11.427 ; 11.427 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 14.336 ; 14.336 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 14.336 ; 14.336 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 14.043 ; 14.043 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 13.922 ; 13.922 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 10.664 ; 10.664 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 14.053 ; 14.053 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 14.042 ; 14.042 ; Fall       ; IR[0]           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 9.953 ; 9.953 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 7.090 ; 7.090 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.906 ; 8.906 ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 7.090 ; 7.090 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 7.891 ; 7.891 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 8.220 ; 8.220 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 7.937 ; 7.937 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 7.174 ; 7.174 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 8.884 ; 8.884 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 8.592 ; 8.592 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 8.470 ; 8.470 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 7.174 ; 7.174 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 8.601 ; 8.601 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 8.591 ; 8.591 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 9.953 ; 9.953 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 7.090 ; 7.090 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.899 ; 8.899 ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 7.090 ; 7.090 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 7.891 ; 7.891 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 8.220 ; 8.220 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 7.937 ; 7.937 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 7.174 ; 7.174 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 8.884 ; 8.884 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 8.592 ; 8.592 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 8.470 ; 8.470 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 7.174 ; 7.174 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 8.601 ; 8.601 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 8.591 ; 8.591 ; Fall       ; IR[0]           ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; HLT        ; HLT_indicator ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; IR[1]      ; HLT_indicator ; 10.621 ; 10.621 ; 10.621 ; 10.621 ;
; IR[1]      ; s_states[1]   ; 7.758  ; 7.754  ; 7.754  ; 7.758  ;
; IR[1]      ; s_states[2]   ; 8.559  ; 8.559  ; 8.559  ; 8.559  ;
; IR[1]      ; s_states[3]   ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; IR[1]      ; state_clk     ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; IR[1]      ; t_states[0]   ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; IR[1]      ; t_states[1]   ; 11.221 ; 11.221 ; 11.221 ; 11.221 ;
; IR[1]      ; t_states[2]   ; 11.100 ; 11.100 ; 11.100 ; 11.100 ;
; IR[1]      ; t_states[3]   ; 7.842  ; 7.842  ; 7.842  ; 7.842  ;
; IR[1]      ; t_states[4]   ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; IR[1]      ; t_states[5]   ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; IR[3]      ; HLT_indicator ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; IR[3]      ; s_states[1]   ; 12.082 ; 12.023 ; 12.023 ; 12.082 ;
; IR[3]      ; s_states[2]   ; 12.883 ; 12.883 ; 12.883 ; 12.883 ;
; IR[3]      ; s_states[3]   ; 13.212 ; 13.212 ; 13.212 ; 13.212 ;
; IR[3]      ; state_clk     ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; IR[3]      ; t_states[0]   ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; IR[3]      ; t_states[1]   ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; IR[3]      ; t_states[2]   ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; IR[3]      ; t_states[3]   ; 12.166 ; 12.166 ; 12.166 ; 12.166 ;
; IR[3]      ; t_states[4]   ; 15.555 ; 15.555 ; 15.555 ; 15.555 ;
; IR[3]      ; t_states[5]   ; 15.544 ; 15.544 ; 15.544 ; 15.544 ;
; clk        ; HLT_indicator ; 14.164 ; 14.164 ; 14.164 ; 14.164 ;
; clk        ; s_states[1]   ; 11.301 ; 10.625 ; 10.625 ; 11.301 ;
; clk        ; s_states[2]   ; 12.102 ; 12.102 ; 12.102 ; 12.102 ;
; clk        ; s_states[3]   ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; clk        ; state_clk     ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; clk        ; t_states[0]   ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; clk        ; t_states[1]   ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; clk        ; t_states[2]   ; 14.643 ; 14.643 ; 14.643 ; 14.643 ;
; clk        ; t_states[3]   ; 11.385 ; 11.385 ; 11.385 ; 11.385 ;
; clk        ; t_states[4]   ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; clk        ; t_states[5]   ; 14.763 ; 14.763 ; 14.763 ; 14.763 ;
; irq        ; HLT_indicator ; 9.736  ; 9.736  ; 9.736  ; 9.736  ;
; irq        ; s_states[1]   ; 6.873  ;        ;        ; 6.873  ;
; irq        ; s_states[2]   ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; irq        ; s_states[3]   ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; irq        ; state_clk     ; 7.720  ; 7.720  ; 7.720  ; 7.720  ;
; irq        ; t_states[0]   ; 10.629 ; 10.629 ; 10.629 ; 10.629 ;
; irq        ; t_states[1]   ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; irq        ; t_states[2]   ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; irq        ; t_states[3]   ; 6.957  ; 6.957  ; 6.957  ; 6.957  ;
; irq        ; t_states[4]   ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; irq        ; t_states[5]   ; 10.335 ; 10.335 ; 10.335 ; 10.335 ;
; not_reset  ; HLT_indicator ; 13.768 ; 13.768 ; 13.768 ; 13.768 ;
; not_reset  ; s_states[1]   ; 10.905 ;        ;        ; 10.905 ;
; not_reset  ; s_states[2]   ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; not_reset  ; s_states[3]   ; 12.035 ; 12.035 ; 12.035 ; 12.035 ;
; not_reset  ; state_clk     ; 11.752 ; 11.752 ; 11.752 ; 11.752 ;
; not_reset  ; t_states[0]   ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; not_reset  ; t_states[1]   ; 14.368 ; 14.368 ; 14.368 ; 14.368 ;
; not_reset  ; t_states[2]   ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; not_reset  ; t_states[3]   ; 10.989 ; 10.989 ; 10.989 ; 10.989 ;
; not_reset  ; t_states[4]   ; 14.378 ; 14.378 ; 14.378 ; 14.378 ;
; not_reset  ; t_states[5]   ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; start      ; HLT_indicator ; 12.393 ; 12.393 ; 12.393 ; 12.393 ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; HLT        ; HLT_indicator ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; IR[1]      ; HLT_indicator ; 10.609 ; 10.609 ; 10.609 ; 10.609 ;
; IR[1]      ; s_states[1]   ; 7.758  ; 7.746  ; 7.746  ; 7.758  ;
; IR[1]      ; s_states[2]   ; 8.547  ; 8.547  ; 8.547  ; 8.547  ;
; IR[1]      ; s_states[3]   ; 8.876  ; 8.876  ; 8.876  ; 8.876  ;
; IR[1]      ; state_clk     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; IR[1]      ; t_states[0]   ; 9.540  ; 9.540  ; 9.540  ; 9.540  ;
; IR[1]      ; t_states[1]   ; 9.248  ; 9.248  ; 9.248  ; 9.248  ;
; IR[1]      ; t_states[2]   ; 9.126  ; 9.126  ; 9.126  ; 9.126  ;
; IR[1]      ; t_states[3]   ; 7.830  ; 7.830  ; 7.830  ; 7.830  ;
; IR[1]      ; t_states[4]   ; 9.257  ; 9.257  ; 9.257  ; 9.257  ;
; IR[1]      ; t_states[5]   ; 9.247  ; 9.247  ; 9.247  ; 9.247  ;
; IR[3]      ; HLT_indicator ; 14.886 ; 14.886 ; 14.886 ; 14.886 ;
; IR[3]      ; s_states[1]   ; 12.082 ; 12.023 ; 12.023 ; 12.082 ;
; IR[3]      ; s_states[2]   ; 12.824 ; 12.824 ; 12.824 ; 12.824 ;
; IR[3]      ; s_states[3]   ; 13.153 ; 13.153 ; 13.153 ; 13.153 ;
; IR[3]      ; state_clk     ; 12.870 ; 12.870 ; 12.870 ; 12.870 ;
; IR[3]      ; t_states[0]   ; 13.817 ; 13.817 ; 13.817 ; 13.817 ;
; IR[3]      ; t_states[1]   ; 13.525 ; 13.525 ; 13.525 ; 13.525 ;
; IR[3]      ; t_states[2]   ; 13.403 ; 13.403 ; 13.403 ; 13.403 ;
; IR[3]      ; t_states[3]   ; 12.107 ; 12.107 ; 12.107 ; 12.107 ;
; IR[3]      ; t_states[4]   ; 13.534 ; 13.534 ; 13.534 ; 13.534 ;
; IR[3]      ; t_states[5]   ; 13.524 ; 13.524 ; 13.524 ; 13.524 ;
; clk        ; HLT_indicator ; 11.120 ; 11.120 ; 11.120 ; 11.120 ;
; clk        ; s_states[1]   ; 10.625 ; 10.625 ; 10.625 ; 10.625 ;
; clk        ; s_states[2]   ; 10.183 ; 10.183 ; 10.183 ; 10.183 ;
; clk        ; s_states[3]   ; 10.511 ; 10.511 ; 10.511 ; 10.511 ;
; clk        ; state_clk     ; 11.847 ; 11.847 ; 11.847 ; 11.847 ;
; clk        ; t_states[0]   ; 11.440 ; 11.440 ; 11.440 ; 11.440 ;
; clk        ; t_states[1]   ; 11.147 ; 11.147 ; 11.147 ; 11.147 ;
; clk        ; t_states[2]   ; 11.026 ; 11.026 ; 11.026 ; 11.026 ;
; clk        ; t_states[3]   ; 11.084 ; 11.084 ; 11.084 ; 11.084 ;
; clk        ; t_states[4]   ; 11.157 ; 11.157 ; 11.157 ; 11.157 ;
; clk        ; t_states[5]   ; 11.146 ; 11.146 ; 11.146 ; 11.146 ;
; irq        ; HLT_indicator ; 9.736  ; 9.736  ; 9.736  ; 9.736  ;
; irq        ; s_states[1]   ; 6.873  ;        ;        ; 6.873  ;
; irq        ; s_states[2]   ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; irq        ; s_states[3]   ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; irq        ; state_clk     ; 7.720  ; 7.720  ; 7.720  ; 7.720  ;
; irq        ; t_states[0]   ; 8.667  ; 8.667  ; 8.667  ; 8.667  ;
; irq        ; t_states[1]   ; 8.375  ; 8.375  ; 8.375  ; 8.375  ;
; irq        ; t_states[2]   ; 8.253  ; 8.253  ; 8.253  ; 8.253  ;
; irq        ; t_states[3]   ; 6.957  ; 6.957  ; 6.957  ; 6.957  ;
; irq        ; t_states[4]   ; 8.384  ; 8.384  ; 8.384  ; 8.384  ;
; irq        ; t_states[5]   ; 8.374  ; 8.374  ; 8.374  ; 8.374  ;
; not_reset  ; HLT_indicator ; 10.897 ; 13.438 ; 13.438 ; 10.897 ;
; not_reset  ; s_states[1]   ; 10.575 ;        ;        ; 10.575 ;
; not_reset  ; s_states[2]   ; 11.376 ; 11.376 ; 11.376 ; 11.376 ;
; not_reset  ; s_states[3]   ; 11.705 ; 11.705 ; 11.705 ; 11.705 ;
; not_reset  ; state_clk     ; 11.422 ; 11.422 ; 11.422 ; 11.422 ;
; not_reset  ; t_states[0]   ; 12.369 ; 12.369 ; 12.369 ; 12.369 ;
; not_reset  ; t_states[1]   ; 12.077 ; 12.077 ; 12.077 ; 12.077 ;
; not_reset  ; t_states[2]   ; 11.955 ; 11.955 ; 11.955 ; 11.955 ;
; not_reset  ; t_states[3]   ; 10.659 ; 10.659 ; 10.659 ; 10.659 ;
; not_reset  ; t_states[4]   ; 12.086 ; 12.086 ; 12.086 ; 12.086 ;
; not_reset  ; t_states[5]   ; 12.076 ; 12.076 ; 12.076 ; 12.076 ;
; start      ; HLT_indicator ; 10.640 ; 10.640 ; 10.640 ; 10.640 ;
+------------+---------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; IR[0] ; -1.654 ; -1.654        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; IR[0] ; -0.327 ; -0.327        ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; IR[0] ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'IR[0]'                                                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.654 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; -0.025     ; 1.665      ;
; -1.608 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 0.021      ; 1.665      ;
; -1.133 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; -0.004     ; 1.665      ;
; -1.129 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 0.000      ; 1.665      ;
; -0.514 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 1.865      ; 2.415      ;
; -0.489 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.500        ; 1.890      ; 2.415      ;
; -0.014 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 1.865      ; 2.415      ;
; 0.011  ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 1.000        ; 1.890      ; 2.415      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'IR[0]'                                                                                                                                                                                                                                                                                       ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                      ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.327 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 1.890      ; 1.563      ;
; -0.306 ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 1.869      ; 1.563      ;
; 0.173  ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 1.890      ; 1.563      ;
; 0.194  ; IR[0]                                                                                                          ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 1.869      ; 1.563      ;
; 0.453  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 0.004      ; 0.457      ;
; 0.457  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; 0.000        ; 0.000      ; 0.457      ;
; 0.932  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; 0.025      ; 0.457      ;
; 0.978  ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ; IR[0]        ; IR[0]       ; -0.500       ; -0.021     ; 0.457      ;
+--------+----------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'IR[0]'                                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; IR[0] ; Rise       ; IR[0]                                                                                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; IR[0]|combout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; IR[0]|combout                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator:s_state_generator_0|register_1_bit:reg_1_bit_0|ms_jk_ff:ms_jk_ff_0|NAND_gate:nand_5|output~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|datac                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_1|output~0|datac                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|combout                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|or_2|output|datad                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_5|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~1|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|combout                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~2|datac                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Fall       ; s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; IR[0] ; Rise       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; IR[0] ; Rise       ; t_state_generator_0|or_2|output~3|combout                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; IR[0]      ; 0.056 ; 0.056 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 3.482 ; 3.482 ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.989 ; 0.989 ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 1.169 ; 1.169 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 3.482 ; 3.482 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; 3.271 ; 3.271 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 0.881 ; 0.881 ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; 3.100 ; 3.100 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; 2.431 ; 2.431 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 0.081 ; 0.081 ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 3.507 ; 3.507 ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.014 ; 1.014 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 1.194 ; 1.194 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 3.507 ; 3.507 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; 3.296 ; 3.296 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 0.906 ; 0.906 ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; 3.125 ; 3.125 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; 2.456 ; 2.456 ; Fall       ; IR[0]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HLT       ; IR[0]      ; 0.408  ; 0.408  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 0.327  ; 0.327  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.327  ; 0.327  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.152  ; 0.152  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -2.649 ; -2.649 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; -1.863 ; -1.863 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 0.454  ; 0.454  ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; -1.845 ; -1.845 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; -1.760 ; -1.760 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 0.387  ; 0.387  ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 0.306  ; 0.306  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 0.306  ; 0.306  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.131  ; 0.131  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -2.670 ; -2.670 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; -1.884 ; -1.884 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 0.433  ; 0.433  ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; -1.866 ; -1.866 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; -1.781 ; -1.781 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 5.099 ; 5.099 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 4.505 ; 4.505 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.587 ; 3.587 ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 4.136 ; 4.136 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 4.397 ; 4.397 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 4.505 ; 4.505 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 4.410 ; 4.410 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 5.401 ; 5.401 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 5.401 ; 5.401 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 5.352 ; 5.352 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 5.240 ; 5.240 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 4.187 ; 4.187 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 5.361 ; 5.361 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 5.359 ; 5.359 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 5.078 ; 5.078 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 4.484 ; 4.484 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.566 ; 3.566 ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 4.115 ; 4.115 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 4.376 ; 4.376 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 4.484 ; 4.484 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 4.389 ; 4.389 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 5.380 ; 5.380 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 5.380 ; 5.380 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 5.331 ; 5.331 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 5.219 ; 5.219 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 4.166 ; 4.166 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 5.340 ; 5.340 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 5.338 ; 5.338 ; Fall       ; IR[0]           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 3.934 ; 3.934 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 2.971 ; 2.971 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.587 ; 3.587 ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 2.971 ; 2.971 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 3.232 ; 3.232 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 3.340 ; 3.340 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 3.245 ; 3.245 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 3.022 ; 3.022 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 3.627 ; 3.627 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 3.553 ; 3.553 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 3.468 ; 3.468 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 3.022 ; 3.022 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 3.586 ; 3.586 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 3.560 ; 3.560 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 3.934 ; 3.934 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 2.971 ; 2.971 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.562 ; 3.562 ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 2.971 ; 2.971 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 3.232 ; 3.232 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 3.340 ; 3.340 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 3.245 ; 3.245 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 3.022 ; 3.022 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 3.627 ; 3.627 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 3.553 ; 3.553 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 3.468 ; 3.468 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 3.022 ; 3.022 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 3.586 ; 3.586 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 3.560 ; 3.560 ; Fall       ; IR[0]           ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; HLT        ; HLT_indicator ; 3.165 ; 3.165 ; 3.165 ; 3.165 ;
; IR[1]      ; HLT_indicator ; 4.139 ; 4.139 ; 4.139 ; 4.139 ;
; IR[1]      ; s_states[1]   ; 3.171 ; 3.176 ; 3.176 ; 3.171 ;
; IR[1]      ; s_states[2]   ; 3.437 ; 3.437 ; 3.437 ; 3.437 ;
; IR[1]      ; s_states[3]   ; 3.545 ; 3.545 ; 3.545 ; 3.545 ;
; IR[1]      ; state_clk     ; 3.450 ; 3.450 ; 3.450 ; 3.450 ;
; IR[1]      ; t_states[0]   ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; IR[1]      ; t_states[1]   ; 4.392 ; 4.392 ; 4.392 ; 4.392 ;
; IR[1]      ; t_states[2]   ; 4.280 ; 4.280 ; 4.280 ; 4.280 ;
; IR[1]      ; t_states[3]   ; 3.227 ; 3.227 ; 3.227 ; 3.227 ;
; IR[1]      ; t_states[4]   ; 4.401 ; 4.401 ; 4.401 ; 4.401 ;
; IR[1]      ; t_states[5]   ; 4.399 ; 4.399 ; 4.399 ; 4.399 ;
; IR[3]      ; HLT_indicator ; 6.452 ; 6.452 ; 6.452 ; 6.452 ;
; IR[3]      ; s_states[1]   ; 5.485 ; 5.489 ; 5.489 ; 5.485 ;
; IR[3]      ; s_states[2]   ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; IR[3]      ; s_states[3]   ; 5.858 ; 5.858 ; 5.858 ; 5.858 ;
; IR[3]      ; state_clk     ; 5.763 ; 5.763 ; 5.763 ; 5.763 ;
; IR[3]      ; t_states[0]   ; 6.754 ; 6.754 ; 6.754 ; 6.754 ;
; IR[3]      ; t_states[1]   ; 6.705 ; 6.705 ; 6.705 ; 6.705 ;
; IR[3]      ; t_states[2]   ; 6.593 ; 6.593 ; 6.593 ; 6.593 ;
; IR[3]      ; t_states[3]   ; 5.540 ; 5.540 ; 5.540 ; 5.540 ;
; IR[3]      ; t_states[4]   ; 6.714 ; 6.714 ; 6.714 ; 6.714 ;
; IR[3]      ; t_states[5]   ; 6.712 ; 6.712 ; 6.712 ; 6.712 ;
; clk        ; HLT_indicator ; 6.241 ; 6.241 ; 6.241 ; 6.241 ;
; clk        ; s_states[1]   ; 5.278 ; 5.061 ; 5.061 ; 5.278 ;
; clk        ; s_states[2]   ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; clk        ; s_states[3]   ; 5.647 ; 5.647 ; 5.647 ; 5.647 ;
; clk        ; state_clk     ; 5.552 ; 5.552 ; 5.552 ; 5.552 ;
; clk        ; t_states[0]   ; 6.543 ; 6.543 ; 6.543 ; 6.543 ;
; clk        ; t_states[1]   ; 6.494 ; 6.494 ; 6.494 ; 6.494 ;
; clk        ; t_states[2]   ; 6.382 ; 6.382 ; 6.382 ; 6.382 ;
; clk        ; t_states[3]   ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; clk        ; t_states[4]   ; 6.503 ; 6.503 ; 6.503 ; 6.503 ;
; clk        ; t_states[5]   ; 6.501 ; 6.501 ; 6.501 ; 6.501 ;
; irq        ; HLT_indicator ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; irq        ; s_states[1]   ; 2.888 ;       ;       ; 2.888 ;
; irq        ; s_states[2]   ; 3.149 ; 3.149 ; 3.149 ; 3.149 ;
; irq        ; s_states[3]   ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; irq        ; state_clk     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; irq        ; t_states[0]   ; 4.153 ; 4.153 ; 4.153 ; 4.153 ;
; irq        ; t_states[1]   ; 4.104 ; 4.104 ; 4.104 ; 4.104 ;
; irq        ; t_states[2]   ; 3.992 ; 3.992 ; 3.992 ; 3.992 ;
; irq        ; t_states[3]   ; 2.939 ; 2.939 ; 2.939 ; 2.939 ;
; irq        ; t_states[4]   ; 4.113 ; 4.113 ; 4.113 ; 4.113 ;
; irq        ; t_states[5]   ; 4.111 ; 4.111 ; 4.111 ; 4.111 ;
; not_reset  ; HLT_indicator ; 6.070 ; 6.070 ; 6.070 ; 6.070 ;
; not_reset  ; s_states[1]   ; 5.107 ;       ;       ; 5.107 ;
; not_reset  ; s_states[2]   ; 5.368 ; 5.368 ; 5.368 ; 5.368 ;
; not_reset  ; s_states[3]   ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; not_reset  ; state_clk     ; 5.381 ; 5.381 ; 5.381 ; 5.381 ;
; not_reset  ; t_states[0]   ; 6.372 ; 6.372 ; 6.372 ; 6.372 ;
; not_reset  ; t_states[1]   ; 6.323 ; 6.323 ; 6.323 ; 6.323 ;
; not_reset  ; t_states[2]   ; 6.211 ; 6.211 ; 6.211 ; 6.211 ;
; not_reset  ; t_states[3]   ; 5.158 ; 5.158 ; 5.158 ; 5.158 ;
; not_reset  ; t_states[4]   ; 6.332 ; 6.332 ; 6.332 ; 6.332 ;
; not_reset  ; t_states[5]   ; 6.330 ; 6.330 ; 6.330 ; 6.330 ;
; start      ; HLT_indicator ; 5.572 ; 5.572 ; 5.572 ; 5.572 ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; HLT        ; HLT_indicator ; 3.165 ; 3.165 ; 3.165 ; 3.165 ;
; IR[1]      ; HLT_indicator ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; IR[1]      ; s_states[1]   ; 3.171 ; 3.171 ; 3.171 ; 3.171 ;
; IR[1]      ; s_states[2]   ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; IR[1]      ; s_states[3]   ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; IR[1]      ; state_clk     ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; IR[1]      ; t_states[0]   ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; IR[1]      ; t_states[1]   ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; IR[1]      ; t_states[2]   ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; IR[1]      ; t_states[3]   ; 3.222 ; 3.222 ; 3.222 ; 3.222 ;
; IR[1]      ; t_states[4]   ; 3.786 ; 3.786 ; 3.786 ; 3.786 ;
; IR[1]      ; t_states[5]   ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; IR[3]      ; HLT_indicator ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; IR[3]      ; s_states[1]   ; 5.485 ; 5.489 ; 5.489 ; 5.485 ;
; IR[3]      ; s_states[2]   ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; IR[3]      ; s_states[3]   ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; IR[3]      ; state_clk     ; 5.759 ; 5.759 ; 5.759 ; 5.759 ;
; IR[3]      ; t_states[0]   ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; IR[3]      ; t_states[1]   ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; IR[3]      ; t_states[2]   ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; IR[3]      ; t_states[3]   ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; IR[3]      ; t_states[4]   ; 6.100 ; 6.101 ; 6.101 ; 6.100 ;
; IR[3]      ; t_states[5]   ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; clk        ; HLT_indicator ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; clk        ; s_states[1]   ; 5.061 ; 5.061 ; 5.061 ; 5.061 ;
; clk        ; s_states[2]   ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; clk        ; s_states[3]   ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; clk        ; state_clk     ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; clk        ; t_states[0]   ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; clk        ; t_states[1]   ; 5.280 ; 5.280 ; 5.280 ; 5.280 ;
; clk        ; t_states[2]   ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; clk        ; t_states[3]   ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; clk        ; t_states[4]   ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; clk        ; t_states[5]   ; 5.287 ; 5.287 ; 5.287 ; 5.287 ;
; irq        ; HLT_indicator ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; irq        ; s_states[1]   ; 2.888 ;       ;       ; 2.888 ;
; irq        ; s_states[2]   ; 3.149 ; 3.149 ; 3.149 ; 3.149 ;
; irq        ; s_states[3]   ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; irq        ; state_clk     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; irq        ; t_states[0]   ; 3.544 ; 3.544 ; 3.544 ; 3.544 ;
; irq        ; t_states[1]   ; 3.470 ; 3.470 ; 3.470 ; 3.470 ;
; irq        ; t_states[2]   ; 3.385 ; 3.385 ; 3.385 ; 3.385 ;
; irq        ; t_states[3]   ; 2.939 ; 2.939 ; 2.939 ; 2.939 ;
; irq        ; t_states[4]   ; 3.503 ; 3.504 ; 3.504 ; 3.503 ;
; irq        ; t_states[5]   ; 3.477 ; 3.477 ; 3.477 ; 3.477 ;
; not_reset  ; HLT_indicator ; 5.084 ; 5.964 ; 5.964 ; 5.084 ;
; not_reset  ; s_states[1]   ; 5.001 ;       ;       ; 5.001 ;
; not_reset  ; s_states[2]   ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; not_reset  ; s_states[3]   ; 5.370 ; 5.370 ; 5.370 ; 5.370 ;
; not_reset  ; state_clk     ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; not_reset  ; t_states[0]   ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; not_reset  ; t_states[1]   ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; not_reset  ; t_states[2]   ; 5.498 ; 5.498 ; 5.498 ; 5.498 ;
; not_reset  ; t_states[3]   ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; not_reset  ; t_states[4]   ; 5.616 ; 5.617 ; 5.617 ; 5.616 ;
; not_reset  ; t_states[5]   ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; start      ; HLT_indicator ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+--------+--------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+--------+----------+---------+---------------------+
; Worst-case Slack ; -6.036 ; -1.010 ; N/A      ; N/A     ; -1.469              ;
;  IR[0]           ; -6.036 ; -1.010 ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -6.036 ; -1.01  ; 0.0      ; 0.0     ; -1.469              ;
;  IR[0]           ; -6.036 ; -1.010 ; N/A      ; N/A     ; -1.469              ;
+------------------+--------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; IR[0]      ; 0.206 ; 0.206 ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 8.029 ; 8.029 ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 3.044 ; 3.044 ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.705 ; 3.705 ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 8.029 ; 8.029 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; 7.248 ; 7.248 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 2.820 ; 2.820 ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; 6.852 ; 6.852 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; 4.844 ; 4.844 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 0.213 ; 0.213 ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 8.036 ; 8.036 ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 3.051 ; 3.051 ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 3.712 ; 3.712 ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; 8.036 ; 8.036 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; 7.255 ; 7.255 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 2.827 ; 2.827 ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; 6.859 ; 6.859 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; 4.851 ; 4.851 ; Fall       ; IR[0]           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HLT       ; IR[0]      ; 1.271  ; 1.271  ; Rise       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.010  ; 1.010  ; Rise       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.010  ; 1.010  ; Rise       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.349  ; 0.349  ; Rise       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -2.649 ; -2.649 ; Rise       ; IR[0]           ;
; clk       ; IR[0]      ; -1.863 ; -1.863 ; Rise       ; IR[0]           ;
; irq       ; IR[0]      ; 1.317  ; 1.317  ; Rise       ; IR[0]           ;
; not_reset ; IR[0]      ; -1.845 ; -1.845 ; Rise       ; IR[0]           ;
; start     ; IR[0]      ; -1.760 ; -1.760 ; Rise       ; IR[0]           ;
; HLT       ; IR[0]      ; 1.269  ; 1.269  ; Fall       ; IR[0]           ;
; IR[*]     ; IR[0]      ; 1.008  ; 1.008  ; Fall       ; IR[0]           ;
;  IR[0]    ; IR[0]      ; 1.008  ; 1.008  ; Fall       ; IR[0]           ;
;  IR[1]    ; IR[0]      ; 0.347  ; 0.347  ; Fall       ; IR[0]           ;
;  IR[3]    ; IR[0]      ; -2.670 ; -2.670 ; Fall       ; IR[0]           ;
; clk       ; IR[0]      ; -1.884 ; -1.884 ; Fall       ; IR[0]           ;
; irq       ; IR[0]      ; 1.315  ; 1.315  ; Fall       ; IR[0]           ;
; not_reset ; IR[0]      ; -1.866 ; -1.866 ; Fall       ; IR[0]           ;
; start     ; IR[0]      ; -1.781 ; -1.781 ; Fall       ; IR[0]           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 13.445 ; 13.445 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 11.712 ; 11.712 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.906  ; 8.906  ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 10.582 ; 10.582 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 11.383 ; 11.383 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 11.712 ; 11.712 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 11.429 ; 11.429 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 14.338 ; 14.338 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 14.338 ; 14.338 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 14.045 ; 14.045 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 13.924 ; 13.924 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 10.666 ; 10.666 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 14.055 ; 14.055 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 14.044 ; 14.044 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 13.443 ; 13.443 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 11.710 ; 11.710 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 8.904  ; 8.904  ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 10.580 ; 10.580 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 11.381 ; 11.381 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 11.710 ; 11.710 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 11.427 ; 11.427 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 14.336 ; 14.336 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 14.336 ; 14.336 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 14.043 ; 14.043 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 13.922 ; 13.922 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 10.664 ; 10.664 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 14.053 ; 14.053 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 14.042 ; 14.042 ; Fall       ; IR[0]           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; HLT_indicator ; IR[0]      ; 3.934 ; 3.934 ; Rise       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 2.971 ; 2.971 ; Rise       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.587 ; 3.587 ; Rise       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 2.971 ; 2.971 ; Rise       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 3.232 ; 3.232 ; Rise       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 3.340 ; 3.340 ; Rise       ; IR[0]           ;
; state_clk     ; IR[0]      ; 3.245 ; 3.245 ; Rise       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 3.022 ; 3.022 ; Rise       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 3.627 ; 3.627 ; Rise       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 3.553 ; 3.553 ; Rise       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 3.468 ; 3.468 ; Rise       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 3.022 ; 3.022 ; Rise       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 3.586 ; 3.586 ; Rise       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 3.560 ; 3.560 ; Rise       ; IR[0]           ;
; HLT_indicator ; IR[0]      ; 3.934 ; 3.934 ; Fall       ; IR[0]           ;
; s_states[*]   ; IR[0]      ; 2.971 ; 2.971 ; Fall       ; IR[0]           ;
;  s_states[0]  ; IR[0]      ; 3.562 ; 3.562 ; Fall       ; IR[0]           ;
;  s_states[1]  ; IR[0]      ; 2.971 ; 2.971 ; Fall       ; IR[0]           ;
;  s_states[2]  ; IR[0]      ; 3.232 ; 3.232 ; Fall       ; IR[0]           ;
;  s_states[3]  ; IR[0]      ; 3.340 ; 3.340 ; Fall       ; IR[0]           ;
; state_clk     ; IR[0]      ; 3.245 ; 3.245 ; Fall       ; IR[0]           ;
; t_states[*]   ; IR[0]      ; 3.022 ; 3.022 ; Fall       ; IR[0]           ;
;  t_states[0]  ; IR[0]      ; 3.627 ; 3.627 ; Fall       ; IR[0]           ;
;  t_states[1]  ; IR[0]      ; 3.553 ; 3.553 ; Fall       ; IR[0]           ;
;  t_states[2]  ; IR[0]      ; 3.468 ; 3.468 ; Fall       ; IR[0]           ;
;  t_states[3]  ; IR[0]      ; 3.022 ; 3.022 ; Fall       ; IR[0]           ;
;  t_states[4]  ; IR[0]      ; 3.586 ; 3.586 ; Fall       ; IR[0]           ;
;  t_states[5]  ; IR[0]      ; 3.560 ; 3.560 ; Fall       ; IR[0]           ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; HLT        ; HLT_indicator ; 7.805  ; 7.805  ; 7.805  ; 7.805  ;
; IR[1]      ; HLT_indicator ; 10.621 ; 10.621 ; 10.621 ; 10.621 ;
; IR[1]      ; s_states[1]   ; 7.758  ; 7.754  ; 7.754  ; 7.758  ;
; IR[1]      ; s_states[2]   ; 8.559  ; 8.559  ; 8.559  ; 8.559  ;
; IR[1]      ; s_states[3]   ; 8.888  ; 8.888  ; 8.888  ; 8.888  ;
; IR[1]      ; state_clk     ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; IR[1]      ; t_states[0]   ; 11.514 ; 11.514 ; 11.514 ; 11.514 ;
; IR[1]      ; t_states[1]   ; 11.221 ; 11.221 ; 11.221 ; 11.221 ;
; IR[1]      ; t_states[2]   ; 11.100 ; 11.100 ; 11.100 ; 11.100 ;
; IR[1]      ; t_states[3]   ; 7.842  ; 7.842  ; 7.842  ; 7.842  ;
; IR[1]      ; t_states[4]   ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; IR[1]      ; t_states[5]   ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; IR[3]      ; HLT_indicator ; 14.945 ; 14.945 ; 14.945 ; 14.945 ;
; IR[3]      ; s_states[1]   ; 12.082 ; 12.023 ; 12.023 ; 12.082 ;
; IR[3]      ; s_states[2]   ; 12.883 ; 12.883 ; 12.883 ; 12.883 ;
; IR[3]      ; s_states[3]   ; 13.212 ; 13.212 ; 13.212 ; 13.212 ;
; IR[3]      ; state_clk     ; 12.929 ; 12.929 ; 12.929 ; 12.929 ;
; IR[3]      ; t_states[0]   ; 15.838 ; 15.838 ; 15.838 ; 15.838 ;
; IR[3]      ; t_states[1]   ; 15.545 ; 15.545 ; 15.545 ; 15.545 ;
; IR[3]      ; t_states[2]   ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; IR[3]      ; t_states[3]   ; 12.166 ; 12.166 ; 12.166 ; 12.166 ;
; IR[3]      ; t_states[4]   ; 15.555 ; 15.555 ; 15.555 ; 15.555 ;
; IR[3]      ; t_states[5]   ; 15.544 ; 15.544 ; 15.544 ; 15.544 ;
; clk        ; HLT_indicator ; 14.164 ; 14.164 ; 14.164 ; 14.164 ;
; clk        ; s_states[1]   ; 11.301 ; 10.625 ; 10.625 ; 11.301 ;
; clk        ; s_states[2]   ; 12.102 ; 12.102 ; 12.102 ; 12.102 ;
; clk        ; s_states[3]   ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; clk        ; state_clk     ; 12.148 ; 12.148 ; 12.148 ; 12.148 ;
; clk        ; t_states[0]   ; 15.057 ; 15.057 ; 15.057 ; 15.057 ;
; clk        ; t_states[1]   ; 14.764 ; 14.764 ; 14.764 ; 14.764 ;
; clk        ; t_states[2]   ; 14.643 ; 14.643 ; 14.643 ; 14.643 ;
; clk        ; t_states[3]   ; 11.385 ; 11.385 ; 11.385 ; 11.385 ;
; clk        ; t_states[4]   ; 14.774 ; 14.774 ; 14.774 ; 14.774 ;
; clk        ; t_states[5]   ; 14.763 ; 14.763 ; 14.763 ; 14.763 ;
; irq        ; HLT_indicator ; 9.736  ; 9.736  ; 9.736  ; 9.736  ;
; irq        ; s_states[1]   ; 6.873  ;        ;        ; 6.873  ;
; irq        ; s_states[2]   ; 7.674  ; 7.674  ; 7.674  ; 7.674  ;
; irq        ; s_states[3]   ; 8.003  ; 8.003  ; 8.003  ; 8.003  ;
; irq        ; state_clk     ; 7.720  ; 7.720  ; 7.720  ; 7.720  ;
; irq        ; t_states[0]   ; 10.629 ; 10.629 ; 10.629 ; 10.629 ;
; irq        ; t_states[1]   ; 10.336 ; 10.336 ; 10.336 ; 10.336 ;
; irq        ; t_states[2]   ; 10.215 ; 10.215 ; 10.215 ; 10.215 ;
; irq        ; t_states[3]   ; 6.957  ; 6.957  ; 6.957  ; 6.957  ;
; irq        ; t_states[4]   ; 10.346 ; 10.346 ; 10.346 ; 10.346 ;
; irq        ; t_states[5]   ; 10.335 ; 10.335 ; 10.335 ; 10.335 ;
; not_reset  ; HLT_indicator ; 13.768 ; 13.768 ; 13.768 ; 13.768 ;
; not_reset  ; s_states[1]   ; 10.905 ;        ;        ; 10.905 ;
; not_reset  ; s_states[2]   ; 11.706 ; 11.706 ; 11.706 ; 11.706 ;
; not_reset  ; s_states[3]   ; 12.035 ; 12.035 ; 12.035 ; 12.035 ;
; not_reset  ; state_clk     ; 11.752 ; 11.752 ; 11.752 ; 11.752 ;
; not_reset  ; t_states[0]   ; 14.661 ; 14.661 ; 14.661 ; 14.661 ;
; not_reset  ; t_states[1]   ; 14.368 ; 14.368 ; 14.368 ; 14.368 ;
; not_reset  ; t_states[2]   ; 14.247 ; 14.247 ; 14.247 ; 14.247 ;
; not_reset  ; t_states[3]   ; 10.989 ; 10.989 ; 10.989 ; 10.989 ;
; not_reset  ; t_states[4]   ; 14.378 ; 14.378 ; 14.378 ; 14.378 ;
; not_reset  ; t_states[5]   ; 14.367 ; 14.367 ; 14.367 ; 14.367 ;
; start      ; HLT_indicator ; 12.393 ; 12.393 ; 12.393 ; 12.393 ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; HLT        ; HLT_indicator ; 3.165 ; 3.165 ; 3.165 ; 3.165 ;
; IR[1]      ; HLT_indicator ; 4.134 ; 4.134 ; 4.134 ; 4.134 ;
; IR[1]      ; s_states[1]   ; 3.171 ; 3.171 ; 3.171 ; 3.171 ;
; IR[1]      ; s_states[2]   ; 3.432 ; 3.432 ; 3.432 ; 3.432 ;
; IR[1]      ; s_states[3]   ; 3.540 ; 3.540 ; 3.540 ; 3.540 ;
; IR[1]      ; state_clk     ; 3.445 ; 3.445 ; 3.445 ; 3.445 ;
; IR[1]      ; t_states[0]   ; 3.827 ; 3.827 ; 3.827 ; 3.827 ;
; IR[1]      ; t_states[1]   ; 3.753 ; 3.753 ; 3.753 ; 3.753 ;
; IR[1]      ; t_states[2]   ; 3.668 ; 3.668 ; 3.668 ; 3.668 ;
; IR[1]      ; t_states[3]   ; 3.222 ; 3.222 ; 3.222 ; 3.222 ;
; IR[1]      ; t_states[4]   ; 3.786 ; 3.786 ; 3.786 ; 3.786 ;
; IR[1]      ; t_states[5]   ; 3.760 ; 3.760 ; 3.760 ; 3.760 ;
; IR[3]      ; HLT_indicator ; 6.448 ; 6.448 ; 6.448 ; 6.448 ;
; IR[3]      ; s_states[1]   ; 5.485 ; 5.489 ; 5.489 ; 5.485 ;
; IR[3]      ; s_states[2]   ; 5.746 ; 5.746 ; 5.746 ; 5.746 ;
; IR[3]      ; s_states[3]   ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; IR[3]      ; state_clk     ; 5.759 ; 5.759 ; 5.759 ; 5.759 ;
; IR[3]      ; t_states[0]   ; 6.141 ; 6.141 ; 6.141 ; 6.141 ;
; IR[3]      ; t_states[1]   ; 6.067 ; 6.067 ; 6.067 ; 6.067 ;
; IR[3]      ; t_states[2]   ; 5.982 ; 5.982 ; 5.982 ; 5.982 ;
; IR[3]      ; t_states[3]   ; 5.536 ; 5.536 ; 5.536 ; 5.536 ;
; IR[3]      ; t_states[4]   ; 6.100 ; 6.101 ; 6.101 ; 6.100 ;
; IR[3]      ; t_states[5]   ; 6.074 ; 6.074 ; 6.074 ; 6.074 ;
; clk        ; HLT_indicator ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; clk        ; s_states[1]   ; 5.061 ; 5.061 ; 5.061 ; 5.061 ;
; clk        ; s_states[2]   ; 4.885 ; 4.885 ; 4.885 ; 4.885 ;
; clk        ; s_states[3]   ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; clk        ; state_clk     ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; clk        ; t_states[0]   ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
; clk        ; t_states[1]   ; 5.280 ; 5.280 ; 5.280 ; 5.280 ;
; clk        ; t_states[2]   ; 5.168 ; 5.168 ; 5.168 ; 5.168 ;
; clk        ; t_states[3]   ; 5.206 ; 5.206 ; 5.206 ; 5.206 ;
; clk        ; t_states[4]   ; 5.289 ; 5.289 ; 5.289 ; 5.289 ;
; clk        ; t_states[5]   ; 5.287 ; 5.287 ; 5.287 ; 5.287 ;
; irq        ; HLT_indicator ; 3.851 ; 3.851 ; 3.851 ; 3.851 ;
; irq        ; s_states[1]   ; 2.888 ;       ;       ; 2.888 ;
; irq        ; s_states[2]   ; 3.149 ; 3.149 ; 3.149 ; 3.149 ;
; irq        ; s_states[3]   ; 3.257 ; 3.257 ; 3.257 ; 3.257 ;
; irq        ; state_clk     ; 3.162 ; 3.162 ; 3.162 ; 3.162 ;
; irq        ; t_states[0]   ; 3.544 ; 3.544 ; 3.544 ; 3.544 ;
; irq        ; t_states[1]   ; 3.470 ; 3.470 ; 3.470 ; 3.470 ;
; irq        ; t_states[2]   ; 3.385 ; 3.385 ; 3.385 ; 3.385 ;
; irq        ; t_states[3]   ; 2.939 ; 2.939 ; 2.939 ; 2.939 ;
; irq        ; t_states[4]   ; 3.503 ; 3.504 ; 3.504 ; 3.503 ;
; irq        ; t_states[5]   ; 3.477 ; 3.477 ; 3.477 ; 3.477 ;
; not_reset  ; HLT_indicator ; 5.084 ; 5.964 ; 5.964 ; 5.084 ;
; not_reset  ; s_states[1]   ; 5.001 ;       ;       ; 5.001 ;
; not_reset  ; s_states[2]   ; 5.262 ; 5.262 ; 5.262 ; 5.262 ;
; not_reset  ; s_states[3]   ; 5.370 ; 5.370 ; 5.370 ; 5.370 ;
; not_reset  ; state_clk     ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; not_reset  ; t_states[0]   ; 5.657 ; 5.657 ; 5.657 ; 5.657 ;
; not_reset  ; t_states[1]   ; 5.583 ; 5.583 ; 5.583 ; 5.583 ;
; not_reset  ; t_states[2]   ; 5.498 ; 5.498 ; 5.498 ; 5.498 ;
; not_reset  ; t_states[3]   ; 5.052 ; 5.052 ; 5.052 ; 5.052 ;
; not_reset  ; t_states[4]   ; 5.616 ; 5.617 ; 5.617 ; 5.616 ;
; not_reset  ; t_states[5]   ; 5.590 ; 5.590 ; 5.590 ; 5.590 ;
; start      ; HLT_indicator ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 54       ; 54       ; 54       ; 54       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; IR[0]      ; IR[0]    ; 54       ; 54       ; 54       ; 54       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 80    ; 80   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan  8 23:22:07 2017
Info: Command: quartus_sta state_generator -c state_generator
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'state_generator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name IR[0] IR[0]
Warning (332125): Found combinational loop of 9 nodes
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~1|datab"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~2|dataa"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~2|datac"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_1|output~2|datab"
    Warning (332126): Node "register_1_bit_0|ms_jk_ff_0|nand_5|output~1|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~1|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_0|ms_jk_ff_0|nand_1|output~2|dataa"
Warning (332125): Found combinational loop of 108 nodes
    Warning (332126): Node "t_state_generator_0|or_2|output~1|datad"
    Warning (332126): Node "t_state_generator_0|or_2|output~1|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~2|datab"
    Warning (332126): Node "t_state_generator_0|or_2|output~2|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~3|dataa"
    Warning (332126): Node "t_state_generator_0|or_2|output~3|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~3|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~3|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~3|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_5|output~1|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~3|datac"
    Warning (332126): Node "HLT_indicator~0|datab"
    Warning (332126): Node "HLT_indicator~0|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~1|datab"
    Warning (332126): Node "t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|datab"
    Warning (332126): Node "t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~3|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_5|output~1|datad"
    Warning (332126): Node "t_state_generator_0|or_2|output~3|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~3|datab"
    Warning (332126): Node "t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~1|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_5|output~1|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~2|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~1|datac"
    Warning (332126): Node "t_state_generator_0|decoder_3_to_6_0|and_3_3|output~0|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~1|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_5|output~1|datac"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~1|datac"
    Warning (332126): Node "t_state_generator_0|and_4|output~0|datab"
    Warning (332126): Node "t_state_generator_0|and_4|output~0|combout"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~4|dataa"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~4|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~4|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~1|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~4|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~3|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~3|combout"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~3|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout"
    Warning (332126): Node "t_state_generator_0|or_2|output~1|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~3|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|datac"
    Warning (332126): Node "HLT_indicator~0|dataa"
    Warning (332126): Node "t_state_generator_0|or_2|output~2|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datab"
    Warning (332126): Node "HLT_indicator~0|datac"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|dataa"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~2|datab"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_1|nand_1|output~3|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_0|nand_1|output~2|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~4|datab"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_5|output~1|datad"
    Warning (332126): Node "t_state_generator_0|counter_3_0|ms_jk_ff_2|nand_1|output~2|datad"
    Warning (332126): Node "s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|datad"
    Warning (332126): Node "t_state_generator_0|or_2|output~3|datad"
Critical Warning (332081): Design contains combinational loop of 108 nodes. Estimating the delays through the loop.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.036
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.036        -6.036 IR[0] 
Info (332146): Worst-case hold slack is -1.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.010        -1.010 IR[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -1.469 IR[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: s_state_generator_0|reg_1_bit_1|ms_jk_ff_0|nand_1|output~2|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: s_state_generator_0|reg_1_bit_2|ms_jk_ff_0|nand_1|output~3|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
    Info (332098): From: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_1|output~1|datad  to: s_state_generator_0|reg_1_bit_3|ms_jk_ff_0|nand_5|output~1|combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.654
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.654        -1.654 IR[0] 
Info (332146): Worst-case hold slack is -0.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.327        -0.327 IR[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -1.222 IR[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 130 warnings
    Info: Peak virtual memory: 598 megabytes
    Info: Processing ended: Sun Jan  8 23:22:08 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


