\indexentry{instructions}{1}
\indexentry{data}{1}
\indexentry{high level language}{1}
\indexentry{assembly language}{1}
\indexentry{operating system}{1}
\indexentry{instruction set}{1}
\indexentry{microarchitecture}{1}
\indexentry{digital logic}{1}
\indexentry{transistor}{1}
\indexentry{von Neumann architecture}{1}
\indexentry{main memory}{2}
\indexentry{volatile}{2}
\indexentry{load/store unit}{2}
\indexentry{registers}{2}
\indexentry{instruction register}{2}
\indexentry{control unit}{2}
\indexentry{ALU}{2}
\indexentry{ALU}{2}
\indexentry{arithmetic and logic unit}{2}
\indexentry{program counter}{2}
\indexentry{cache}{2}
\indexentry{long-term memory}{2}
\indexentry{IO controller}{2}
\indexentry{bus}{2}
\indexentry{bus controller}{2}
\indexentry{instruction execution cycle}{2}
\indexentry{fetch-decode-execute cycle}{3}
\indexentry{main memory}{3}
\indexentry{entry point}{3}
\indexentry{von Neumann bottleneck}{4}
\indexentry{harvard architecture}{4}
\indexentry{instruction set}{5}
\indexentry{turing complete}{5}
\indexentry{complex instruction set computer}{5}
\indexentry{reduced instruction set computer}{5}
\indexentry{microcoding}{5}
\indexentry{register operation}{7}
\indexentry{microarchitecture}{8}
\indexentry{datapath}{8}
\indexentry{control logic}{8}
\indexentry{address bus}{8}
\indexentry{data bus}{8}
\indexentry{adder}{8}
\indexentry{sign extension unit}{10}
\indexentry{multiplexing}{11}
\indexentry{transistor}{12}
\indexentry{NMOS}{12}
\indexentry{PMOS}{12}
\indexentry{gnd}{13}
\indexentry{vdd}{13}
\indexentry{not gate}{13}
\indexentry{combinational logic}{13}
\indexentry{multiplexer}{14}
\indexentry{adder}{14}
\indexentry{exclusive OR}{14}
\indexentry{half-adder}{14}
\indexentry{overflow}{15}
\indexentry{fixed point representation}{16}
\indexentry{two's complement}{16}
\indexentry{floating-point number}{17}
\indexentry{mantissa}{17}
\indexentry{exponent}{17}
