# 2장

## 내용 정리

- CPU 클럭 사이클 : CPU가 명령어를 실행하기 위해 데이터를 가져오고, 명령어를 해석하고 실행하는 단계
- 다중 파이프라이닝 : 순서 없이 완료될 수 있는 명령어들을 병렬로 실행. 이때 다음 연산이 이전 연산의 결과를 기다려야 하는 경우에는 이전 연산의 수정 전 값 사용 (예측)
- 슈퍼스칼라 : 성능을 향상시키기 위해 CPU 클럭 당 1개 이상의 명령어를 실행할 수 있도록 같은 회로를 병렬로 추가
- 현대 마이크로프로세서 칩 구조
  - CPU의 연산 속도가 비약적으로 빨라져서 메모리 I/O 시간과의 간극이 커짐. 연산 속도를 따라가기 위해서 CPU Cache에 데이터를 저장
  - L1 Cache : CPU 코어 하나 당 한 쌍의 L1 Cache 존재. 명령어를 캐싱하는 L1-l과 데이터를 캐싱하는 L1-D 캐시
  - L2 Cache : 하나 이상의 코어끼리 공유되는 중간 크기의 Cache
  - L3 Cache & LLC : 가장 크기가 크고 모든 코어끼리 공유됨
  - 단일 CPU 코어의 성능이 평준화되며 다중 CPU 코어 프로세서 등장



## 링크

- [CPU 멜팅 다운 이슈](https://www.youtube.com/watch?v=Npd77X1MTAo&list=PLXvgR_grOs1DGFOeD792kHlRml0PhCe9l&index=9) 
  - 요약 : CPU가 명령의 권한 여부와 상관없이 CPU Cache에 데이터를 일단 캐싱한다는 점을 사용해 다른 사람의 데이터에 접근
    - **CPU의 최적화**로 인해 발생한 문제점