$comment
	File created using the following command:
		vcd file modelo_1.msim.vcd -direction
$end
$date
	Sat Apr 20 17:21:27 2024
$end
$version
	Questa Intel Starter FPGA Edition Version 2021.2
$end
$timescale
	1ps
$end

$scope module fase1_vhd_vec_tst $end
$var wire 1 ! clk $end
$var wire 1 " HEX0 [6] $end
$var wire 1 # HEX0 [5] $end
$var wire 1 $ HEX0 [4] $end
$var wire 1 % HEX0 [3] $end
$var wire 1 & HEX0 [2] $end
$var wire 1 ' HEX0 [1] $end
$var wire 1 ( HEX0 [0] $end
$var wire 1 ) SW [1] $end
$var wire 1 * SW [0] $end

$scope module i1 $end
$var wire 1 + gnd $end
$var wire 1 , vcc $end
$var wire 1 - unknown $end
$var wire 1 . devoe $end
$var wire 1 / devclrn $end
$var wire 1 0 devpor $end
$var wire 1 1 ww_devoe $end
$var wire 1 2 ww_devclrn $end
$var wire 1 3 ww_devpor $end
$var wire 1 4 ww_clk $end
$var wire 1 5 ww_SW [1] $end
$var wire 1 6 ww_SW [0] $end
$var wire 1 7 ww_HEX0 [6] $end
$var wire 1 8 ww_HEX0 [5] $end
$var wire 1 9 ww_HEX0 [4] $end
$var wire 1 : ww_HEX0 [3] $end
$var wire 1 ; ww_HEX0 [2] $end
$var wire 1 < ww_HEX0 [1] $end
$var wire 1 = ww_HEX0 [0] $end
$var wire 1 > \clk~inputclkctrl_INCLK_bus\ [3] $end
$var wire 1 ? \clk~inputclkctrl_INCLK_bus\ [2] $end
$var wire 1 @ \clk~inputclkctrl_INCLK_bus\ [1] $end
$var wire 1 A \clk~inputclkctrl_INCLK_bus\ [0] $end
$var wire 1 B \HEX0[0]~output_o\ $end
$var wire 1 C \HEX0[1]~output_o\ $end
$var wire 1 D \HEX0[2]~output_o\ $end
$var wire 1 E \HEX0[3]~output_o\ $end
$var wire 1 F \HEX0[4]~output_o\ $end
$var wire 1 G \HEX0[5]~output_o\ $end
$var wire 1 H \HEX0[6]~output_o\ $end
$var wire 1 I \clk~input_o\ $end
$var wire 1 J \clk~inputclkctrl_outclk\ $end
$var wire 1 K \SW[1]~input_o\ $end
$var wire 1 L \HEX0[0]~1_combout\ $end
$var wire 1 M \HEX0[0]~reg0_q\ $end
$var wire 1 N \SW[0]~input_o\ $end
$var wire 1 O \Equal0~0_combout\ $end
$var wire 1 P \HEX0[1]~reg0_q\ $end
$var wire 1 Q \HEX0[2]~reg0_q\ $end
$var wire 1 R \HEX0~0_combout\ $end
$var wire 1 S \HEX0[3]~reg0feeder_combout\ $end
$var wire 1 T \HEX0[3]~reg0_q\ $end
$var wire 1 U \Equal2~0_combout\ $end
$var wire 1 V \HEX0[4]~reg0feeder_combout\ $end
$var wire 1 W \HEX0[4]~reg0_q\ $end
$var wire 1 X \HEX0[6]~reg0_q\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
1!
0+
1,
x-
1.
1/
10
11
12
13
14
0B
0C
0D
0E
0F
0G
0H
1I
1J
0K
1L
0M
0N
0O
0P
0Q
0R
0S
0T
0U
0V
0W
0X
0)
0*
0"
0#
0$
0%
0&
0'
0(
05
06
1>
1?
1@
1A
07
08
09
0:
0;
0<
0=
$end
#10000
1*
16
1N
1O
1R
1S
#20000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#30000
1*
16
1N
0U
0V
#40000
0*
0)
06
05
0K
0N
1L
0O
#50000
1*
16
1N
1O
1R
1S
#60000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#70000
1*
16
1N
0U
0V
#80000
0*
0)
06
05
0K
0N
1L
0O
#90000
1*
16
1N
1O
1R
1S
#100000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#110000
1*
16
1N
0U
0V
#120000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
1M
1B
1=
1(
#130000
1*
16
1N
1O
1R
1S
#140000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#150000
1*
16
1N
0U
0V
#160000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
#170000
1*
16
1N
1O
1R
1S
#180000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#190000
1*
16
1N
0U
0V
#200000
0*
0)
06
05
0K
0N
1L
0O
#210000
1*
16
1N
1O
1R
1S
#220000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#230000
1*
16
1N
0U
0V
#240000
0*
0)
06
05
0K
0N
1L
0O
#250000
1*
16
1N
1O
1R
1S
#260000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
0M
1P
1W
1F
1C
0B
19
1<
0=
0(
1'
1$
#270000
1*
16
1N
0U
0V
#280000
0*
0)
06
05
0K
0N
1L
0O
#290000
1*
16
1N
1O
1R
1S
#300000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#310000
1*
16
1N
0U
0V
#320000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
1M
0P
0W
0F
0C
1B
09
0<
1=
1(
0'
0$
#330000
1*
16
1N
1O
1R
1S
#340000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#350000
1*
16
1N
0U
0V
#360000
0*
0)
0!
06
05
04
0I
0K
0N
0A
1L
0O
0J
#370000
1*
16
1N
1O
1R
1S
#380000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#390000
1*
16
1N
0U
0V
#400000
0*
0)
06
05
0K
0N
1L
0O
#410000
1*
16
1N
1O
1R
1S
#420000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
0M
1P
1W
1F
1C
0B
19
1<
0=
0(
1'
1$
#430000
1*
16
1N
0U
0V
#440000
0*
0)
06
05
0K
0N
1L
0O
#450000
1*
16
1N
1O
1R
1S
#460000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#470000
1*
16
1N
0U
0V
#480000
0*
0)
06
05
0K
0N
1L
0O
#490000
1*
16
1N
1O
1R
1S
#500000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
#510000
1*
16
1N
0U
0V
#520000
0*
0)
06
05
0K
0N
1L
0O
#530000
1*
16
1N
1O
1R
1S
#540000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#550000
1*
16
1N
0U
0V
#560000
0*
0)
0!
06
05
04
0I
0K
0N
0A
1L
0O
0J
#570000
1*
16
1N
1O
1R
1S
#580000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#590000
1*
16
1N
0U
0V
#600000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
1M
0P
0W
0F
0C
1B
09
0<
1=
1(
0'
0$
#610000
1*
16
1N
1O
1R
1S
#620000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#630000
1*
16
1N
0U
0V
#640000
0*
0)
0!
06
05
04
0I
0K
0N
0A
1L
0O
0J
#650000
1*
16
1N
1O
1R
1S
#660000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
0M
1P
1W
1F
1C
0B
19
1<
0=
0(
1'
1$
#670000
1*
16
1N
0U
0V
#680000
0*
0)
06
05
0K
0N
1L
0O
#690000
1*
16
1N
1O
1R
1S
#700000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#710000
1*
16
1N
0U
0V
#720000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
1M
0P
0W
0F
0C
1B
09
0<
1=
1(
0'
0$
#730000
1*
16
1N
1O
1R
1S
#740000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#750000
1*
16
1N
0U
0V
#760000
0*
0)
06
05
0K
0N
1L
0O
#770000
1*
16
1N
1O
1R
1S
#780000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
0M
1P
1W
1F
1C
0B
19
1<
0=
0(
1'
1$
#790000
1*
16
1N
0U
0V
#800000
0*
0)
06
05
0K
0N
1L
0O
#810000
1*
16
1N
1O
1R
1S
#820000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#830000
1*
16
1N
0U
0V
#840000
0*
0)
06
05
0K
0N
1L
0O
#850000
1*
16
1N
1O
1R
1S
#860000
0*
1)
1!
06
15
14
1I
1K
0N
1A
0L
0R
1U
1V
0S
1J
#870000
1*
16
1N
0U
0V
#880000
0*
0)
06
05
0K
0N
1L
0O
#890000
1*
16
1N
1O
1R
1S
#900000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#910000
1*
16
1N
0U
0V
#920000
0*
0)
1!
06
05
14
1I
0K
0N
1A
1L
0O
1J
1M
0P
0W
0F
0C
1B
09
0<
1=
1(
0'
0$
#930000
1*
16
1N
1O
1R
1S
#940000
0*
1)
0!
06
15
04
0I
1K
0N
0A
0L
0R
1U
1V
0S
0J
#950000
1*
16
1N
0U
0V
#960000
0*
0)
06
05
0K
0N
1L
0O
#970000
1*
16
1N
1O
1R
1S
#980000
0*
1)
06
15
1K
0N
0L
0R
1U
1V
0S
#990000
1*
16
1N
0U
0V
#1000000
