VLSI 期末專案 (Final Project) - 設計並模擬了一個 32-bit 條件式進位加法器 (Conditional Carry Adder) 。此架構採用互補式傳輸閘邏輯 (CPL) 與多級 MUX 樹狀結構 來最佳化進位選擇路徑，並使用 HSPICE 完成了速度與功耗分析 。
