xpm_cdc.sv,systemverilog,xpm,../../../../../../../../Xilinx/2025.1/Vivado/data/ip/xpm/xpm_cdc/hdl/xpm_cdc.sv,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
xpm_VCOMP.vhd,vhdl,xpm,../../../../../../../../Xilinx/2025.1/Vivado/data/ip/xpm/xpm_VCOMP.vhd,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
clk_wiz_0_clk_wiz.v,verilog,xil_defaultlib,../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0/clk_wiz_0_clk_wiz.v,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
clk_wiz_0.v,verilog,xil_defaultlib,../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0/clk_wiz_0.v,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
renderer.vhd,vhdl,xil_defaultlib,../../../../../../Documents/Vivado Projekte/Programmentwurf_PingPong/Programmentwurf_PingPong.srcs/sources_1/new/renderer.vhd,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
vga_sync.vhd,vhdl,xil_defaultlib,../../../../../../Documents/Vivado Projekte/Programmentwurf_PingPong/Programmentwurf_PingPong.srcs/sources_1/new/vga_sync.vhd,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
top.vhd,vhdl,xil_defaultlib,../../../../../../Documents/Vivado Projekte/Programmentwurf_PingPong/Programmentwurf_PingPong.srcs/sources_1/new/top.vhd,incdir="../../../../../../../../Xilinx/2025.1/Vivado/data/rsb/busdef"incdir="../../../Programmentwurf_PingPong.gen/sources_1/ip/clk_wiz_0"
glbl.v,Verilog,xil_defaultlib,glbl.v
