# Lezione 2: Multicore Revolution

## Perchè i multicores:

le SPECint performance dei chip migliorava di un 52% di anno in anno dal 1986 circa al 2002, dove da tale anno la crescita è diventata di un 20% per anno e successivamente solo di un 6%.  
L'incremento quindi decrese in maniera significativa, i benefici sono sempre minori (processori basati su un singolo core), bisogna quindi cambiare architettura e trovare altre soluzioni $\rightarrow$ parallelismo.  

ILP -> instruction level parallelism

Il cambiamento di paradigma verso architettura multicore corregge il trend migliorando di un 23% le perfomance di anno in anno.  



**Legge di Moore:** Il numero di transitors in un circuito integrato (IC) raddoppia ogni due anni (18 mesi) 

Un numero incrementale di transistors sempre più piccolo per ogni generazione di processori dovrebbe tradursi sempre in performance migliorate, ma intorno agli anni 2000 questo smette di succedere.


Il problema per cui l'aumento di transistors e clock rate non si traduce in miglioramenti di performance è legato alle leggi della fisica, in quanto tutta l'energia elettrica consumata deve eventualmente essere radiata come calore e serviva quindi dissipare grandissime quantità di energia (proibitivo), ed era praticamente impossibile quindi avere un cosi alto numero di transistors operativi contemporaneamente.  


Riassumendo si ha:

- smaller transistors $\rightarrow$ faster processors 
- faster processors $\rightarrow$ higher energy consumption
- higher energy consumption $\rightarrow$ more heat 
- more heat $\rightarrow$ unreliable processor !!  


Questo fenomeno è conosciuto come **Power Wall**, consiste in un muro tecnologico non superabile con le vecchie architetture (paradigma single core).  


---

Remembere pipelining 

[mettere_foto]

Non migliora la latenza ma migliora il throughput delle istruzioni (istruzioni leggermanete più lente ma migliorato il numero di istruzioni che eseguo per ciclo)

 
### ILP 

parallelismo intrinseco in un qualunque programma (attraverso pipelining)


Per incrementare la ILP:
- pipeline più profonda:
    - meno work per stage della pl -> clock cycle più breve
- multiple issue:
    - si replicano stage di pipeline -> multiple pipeline
    - iniziare multiple istruzioni per ciclo di clock 
    - le dipendenze tra istruzioni (che esistono sempre in un programma) diminuiscono questo miglioramento nella pratica (un istruzione che dipende da un altra deve aspettare che termini prima di poter iniziare).



ILP WALL $\rightarrow$ smettiamo di sprecare transistors in ILP, non si ha abbastanza instruction level parallelism sfruttabile dal mio processore, bisogna esplorare un nuovo paradigma.  


**Memory Wall:** La differenza di velocità tra CPU e DRAM è enorme, bisogna rivedere come progettare le cose e dedicare più transistors per migliorare il sottositema di memoria. 

---


## Approccio Multicore

Serve un processore multicore:
    - più semplice (pipeline con meno stage)
    - più lento 
    - meno esigente di energia (power demanding)

![dual core opt](../../images/dualcore_opt.png)


Dark Silicon $\rightarrow$ Silicio spento o inutilizzato
(meno core (più dark silicon) possono portare a un aumento del clock rate, un numero di core maggiore invece obbligano a tenerli con frequenze minori per consumo di energia)  

