TimeQuest Timing Analyzer report for data_path
Mon May 27 16:35:07 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; data_path                                          ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 169.84 MHz ; 169.84 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.888 ; -183.586           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.568 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -47.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                 ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -4.888 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.820      ;
; -4.809 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.741      ;
; -4.800 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.732      ;
; -4.789 ; PC[1]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.721      ;
; -4.763 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.695      ;
; -4.761 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.693      ;
; -4.747 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.679      ;
; -4.736 ; PC[2]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.668      ;
; -4.729 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.661      ;
; -4.719 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.651      ;
; -4.684 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.616      ;
; -4.670 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.602      ;
; -4.664 ; PC[0]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.596      ;
; -4.635 ; PC[2]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.565      ;
; -4.635 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.567      ;
; -4.629 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.561      ;
; -4.618 ; PC[3]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.550      ;
; -4.613 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.545      ;
; -4.608 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.540      ;
; -4.605 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.537      ;
; -4.594 ; PC[0]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.526      ;
; -4.593 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.525      ;
; -4.571 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.503      ;
; -4.567 ; B_Reg[3]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.427     ; 5.135      ;
; -4.560 ; PC[1]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.492      ;
; -4.556 ; PC[1]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.486      ;
; -4.556 ; PC[6]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.486      ;
; -4.548 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.480      ;
; -4.542 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.474      ;
; -4.533 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.465      ;
; -4.522 ; PC[5]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.454      ;
; -4.518 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.450      ;
; -4.512 ; B_Reg[3]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.427     ; 5.080      ;
; -4.510 ; PC[0]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.440      ;
; -4.507 ; PC[2]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.439      ;
; -4.503 ; PC[2]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.433      ;
; -4.501 ; B_Reg[2]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.062     ; 5.434      ;
; -4.501 ; B_Reg[3]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.427     ; 5.069      ;
; -4.486 ; B_Reg[0]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.418      ;
; -4.482 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.414      ;
; -4.476 ; PC[1]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.406      ;
; -4.472 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.404      ;
; -4.462 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.394      ;
; -4.461 ; PC[6]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.393      ;
; -4.454 ; B_Reg[2]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.062     ; 5.387      ;
; -4.452 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.384      ;
; -4.451 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.383      ;
; -4.443 ; B_Reg[2]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.062     ; 5.376      ;
; -4.440 ; PC[4]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.372      ;
; -4.431 ; B_Reg[3]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.427     ; 4.999      ;
; -4.431 ; PC[3]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.361      ;
; -4.428 ; PC[1]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.360      ;
; -4.423 ; PC[1]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.355      ;
; -4.415 ; PC[1]     ; B_Reg[2]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.346      ;
; -4.414 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.346      ;
; -4.400 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.332      ;
; -4.396 ; PC[0]     ; B_Reg[1]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.326      ;
; -4.393 ; B_Reg[0]  ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.325      ;
; -4.389 ; PC[3]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.321      ;
; -4.387 ; B_Reg[0]  ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.319      ;
; -4.385 ; PC[3]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.315      ;
; -4.376 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.308      ;
; -4.375 ; PC[2]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.307      ;
; -4.374 ; B_Reg[2]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.062     ; 5.307      ;
; -4.370 ; PC[2]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.302      ;
; -4.365 ; PC[0]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.297      ;
; -4.361 ; PC[0]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.291      ;
; -4.360 ; PC[5]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.290      ;
; -4.356 ; A_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.061     ; 5.290      ;
; -4.345 ; A_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.061     ; 5.279      ;
; -4.343 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.275      ;
; -4.339 ; B_Reg[5]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.427     ; 4.907      ;
; -4.331 ; PC[1]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.263      ;
; -4.331 ; B_Reg[0]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.263      ;
; -4.324 ; PC[2]     ; B_Reg[5]  ; clock        ; clock       ; 1.000        ; 0.286      ; 5.605      ;
; -4.324 ; PC[2]     ; A_Reg[5]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.255      ;
; -4.321 ; PC[2]     ; IR_Reg[5] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.602      ;
; -4.318 ; B_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.061     ; 5.252      ;
; -4.317 ; B_Reg[0]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.249      ;
; -4.314 ; B_Reg[3]  ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.429     ; 4.880      ;
; -4.307 ; B_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.061     ; 5.241      ;
; -4.306 ; B_Reg[0]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.063     ; 5.238      ;
; -4.289 ; PC[5]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.219      ;
; -4.289 ; PC[7]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.065     ; 5.219      ;
; -4.285 ; A_Reg[1]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.061     ; 5.219      ;
; -4.283 ; B_Reg[3]  ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.427     ; 4.851      ;
; -4.282 ; PC[1]     ; B_Reg[5]  ; clock        ; clock       ; 1.000        ; 0.286      ; 5.563      ;
; -4.282 ; PC[1]     ; A_Reg[5]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.213      ;
; -4.279 ; PC[1]     ; IR_Reg[5] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.560      ;
; -4.275 ; A_Reg[1]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.061     ; 5.209      ;
; -4.272 ; B_Reg[3]  ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.427     ; 4.840      ;
; -4.268 ; B_Reg[3]  ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.429     ; 4.834      ;
; -4.266 ; A_Reg[0]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.063     ; 5.198      ;
; -4.262 ; PC[2]     ; CCR[2]    ; clock        ; clock       ; 1.000        ; 0.286      ; 5.543      ;
; -4.259 ; B_Reg[5]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.427     ; 4.827      ;
; -4.258 ; PC[1]     ; CCR[2]    ; clock        ; clock       ; 1.000        ; 0.286      ; 5.539      ;
; -4.257 ; PC[3]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.189      ;
; -4.252 ; PC[3]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.063     ; 5.184      ;
; -4.248 ; B_Reg[2]  ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.064     ; 5.179      ;
; -4.248 ; B_Reg[2]  ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.062     ; 5.181      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                 ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.568 ; PC[3]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; PC[5]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.790      ;
; 0.572 ; PC[2]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; PC[4]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.793      ;
; 0.591 ; PC[0]     ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.063      ; 0.811      ;
; 0.843 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.064      ;
; 0.858 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.078      ;
; 0.858 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.078      ;
; 0.859 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; PC[0]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.081      ;
; 0.862 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.082      ;
; 0.953 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.175      ;
; 0.955 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.175      ;
; 0.970 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.190      ;
; 0.971 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.191      ;
; 0.972 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.192      ;
; 0.973 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.193      ;
; 1.065 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.285      ;
; 1.065 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.285      ;
; 1.067 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.287      ;
; 1.082 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.302      ;
; 1.083 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.303      ;
; 1.084 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.304      ;
; 1.177 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.397      ;
; 1.194 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.063      ; 1.414      ;
; 1.320 ; A_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.540      ;
; 1.354 ; A_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.429      ; 1.940      ;
; 1.364 ; B_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.429      ; 1.950      ;
; 1.394 ; B_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.428      ; 1.979      ;
; 1.402 ; A_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.622      ;
; 1.465 ; A_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.023      ;
; 1.501 ; B_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.721      ;
; 1.512 ; A_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.410      ; 2.079      ;
; 1.532 ; B_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.752      ;
; 1.533 ; B_Reg[1]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.428      ; 2.118      ;
; 1.630 ; B_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.850      ;
; 1.652 ; B_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 1.872      ;
; 1.677 ; B_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.235      ;
; 1.712 ; A_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; 0.064      ; 1.933      ;
; 1.714 ; B_Reg[1]  ; MAR[1]    ; clock        ; clock       ; 0.000        ; 0.410      ; 2.281      ;
; 1.740 ; B_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.410      ; 2.307      ;
; 1.747 ; A_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.967      ;
; 1.796 ; PC[0]     ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.016      ;
; 1.804 ; A_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.024      ;
; 1.823 ; A_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; 0.064      ; 2.044      ;
; 1.855 ; A_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.413      ;
; 1.856 ; A_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.450      ;
; 1.874 ; B_Reg[6]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.094      ;
; 1.885 ; A_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.410      ; 2.452      ;
; 1.896 ; B_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.454      ;
; 1.906 ; A_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.126      ;
; 1.909 ; B_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.129      ;
; 1.915 ; A_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.135      ;
; 1.926 ; A_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.146      ;
; 1.929 ; B_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.149      ;
; 1.936 ; A_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.428      ; 2.521      ;
; 1.941 ; PC[0]     ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.499      ;
; 1.983 ; A_Reg[3]  ; IR_Reg[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.567      ;
; 2.002 ; B_Reg[1]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.222      ;
; 2.004 ; A_Reg[6]  ; B_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.224      ;
; 2.016 ; B_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.063      ; 2.236      ;
; 2.024 ; B_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; -0.286     ; 1.895      ;
; 2.025 ; A_Reg[3]  ; A_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.064      ; 2.246      ;
; 2.038 ; B_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.632      ;
; 2.056 ; B_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.276      ;
; 2.067 ; B_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.410      ; 2.634      ;
; 2.098 ; B_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.317      ;
; 2.101 ; B_Reg[1]  ; B_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.321      ;
; 2.118 ; B_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.063      ; 2.338      ;
; 2.127 ; B_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; -0.286     ; 1.998      ;
; 2.127 ; B_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.347      ;
; 2.152 ; PC[7]     ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.427      ; 2.736      ;
; 2.152 ; B_Reg[4]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.426      ; 2.735      ;
; 2.161 ; A_Reg[3]  ; B_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.428      ; 2.746      ;
; 2.164 ; A_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.384      ;
; 2.166 ; PC[4]     ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.401      ; 2.724      ;
; 2.186 ; A_Reg[4]  ; B_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.406      ;
; 2.188 ; B_Reg[2]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.062      ; 2.407      ;
; 2.189 ; A_Reg[4]  ; A_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.409      ;
; 2.194 ; A_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.414      ;
; 2.203 ; PC[6]     ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.061      ; 2.421      ;
; 2.206 ; A_Reg[6]  ; IR_Reg[6] ; clock        ; clock       ; 0.000        ; 0.065      ; 2.428      ;
; 2.209 ; A_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.429      ;
; 2.215 ; A_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.435      ;
; 2.224 ; B_Reg[1]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.444      ;
; 2.226 ; B_Reg[0]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.061      ; 2.444      ;
; 2.226 ; PC[3]     ; MAR[3]    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.446      ;
; 2.227 ; B_Reg[4]  ; B_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.447      ;
; 2.230 ; B_Reg[4]  ; A_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.063      ; 2.450      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                            ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[7]         ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]      ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]      ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]     ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]     ;
; 0.146  ; 0.330        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[2]        ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[2]        ;
; 0.147  ; 0.331        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]     ;
; 0.148  ; 0.332        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[1]        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[1]        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[6]        ;
; 0.161  ; 0.345        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[7]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[0]        ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[4]        ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[2]      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[1]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[2]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[4]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[6]     ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[5]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[6]         ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[7]         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[0]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[3]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[4]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[5]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[0]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[2]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[4]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[0]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[3]        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[5]        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[0]        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[3]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[1]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[6]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[7]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[1]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[6]      ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[7]      ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]|clk  ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]|clk  ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]|clk ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]|clk ;
; 0.308  ; 0.308        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[2]|clk    ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[2]|clk    ;
; 0.309  ; 0.309        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]|clk ;
; 0.310  ; 0.310        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[1]|clk    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[1]|clk    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[6]|clk    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[7]|clk    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 6.533 ; 6.984 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 6.201 ; 6.687 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 6.367 ; 6.753 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 6.533 ; 6.984 ; Rise       ; clock           ;
; A_Load          ; clock      ; 2.456 ; 2.837 ; Rise       ; clock           ;
; B_Load          ; clock      ; 2.490 ; 2.857 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; 6.858 ; 7.347 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; 6.688 ; 7.211 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; 6.858 ; 7.347 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; 5.376 ; 5.881 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; 5.376 ; 5.881 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; 4.143 ; 4.565 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 2.210 ; 2.597 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 2.216 ; 2.611 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 2.003 ; 2.377 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; 2.605 ; 3.059 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 3.148 ; 3.524 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 4.713 ; 5.255 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 3.050 ; 3.590 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 4.713 ; 5.255 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 3.336 ; 3.882 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.702 ; 3.172 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 3.062 ; 3.525 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 3.330 ; 3.844 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 2.897 ; 3.326 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 4.183 ; 4.713 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -1.062 ; -1.454 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -1.786 ; -2.163 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -1.062 ; -1.493 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -1.067 ; -1.454 ; Rise       ; clock           ;
; A_Load          ; clock      ; -1.672 ; -2.035 ; Rise       ; clock           ;
; B_Load          ; clock      ; -1.587 ; -1.949 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; -2.287 ; -2.733 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; -2.287 ; -2.733 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; -2.539 ; -3.018 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; -1.456 ; -1.893 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; -2.001 ; -2.456 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; -1.456 ; -1.893 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -1.117 ; -1.485 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -1.564 ; -1.938 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -1.535 ; -1.896 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; -2.328 ; -2.769 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -2.414 ; -2.836 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -1.459 ; -1.902 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -2.037 ; -2.531 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -3.288 ; -3.789 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -2.062 ; -2.563 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -1.459 ; -1.902 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -2.170 ; -2.608 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -2.035 ; -2.523 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -1.606 ; -2.015 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -2.820 ; -3.288 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 6.271 ; 6.358 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.315 ; 5.339 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 6.271 ; 6.358 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.421 ; 5.468 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 5.094 ; 5.124 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 6.964 ; 7.127 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 6.964 ; 7.127 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 4.901 ; 4.918 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.344 ; 5.393 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.718 ; 5.710 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.170 ; 5.214 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.537 ; 5.578 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.465 ; 5.523 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.838 ; 5.891 ; Rise       ; clock           ;
; address[*]     ; clock      ; 6.343 ; 6.416 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.793 ; 5.861 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 5.489 ; 5.521 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 6.063 ; 6.134 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 4.981 ; 5.034 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.824 ; 5.841 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.587 ; 5.680 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.718 ; 5.735 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 6.343 ; 6.416 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 7.399 ; 7.484 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.064 ; 6.120 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.215 ; 6.272 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.328 ; 6.367 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 6.367 ; 6.430 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.645 ; 6.734 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.465 ; 6.474 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.561 ; 6.633 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 7.399 ; 7.484 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 4.987 ; 5.015 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.199 ; 5.222 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 6.117 ; 6.200 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.300 ; 5.345 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.987 ; 5.015 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 4.805 ; 4.821 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 6.833 ; 6.993 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 4.805 ; 4.821 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.226 ; 5.273 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.587 ; 5.579 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.060 ; 5.102 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.414 ; 5.453 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.347 ; 5.402 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.705 ; 5.755 ; Rise       ; clock           ;
; address[*]     ; clock      ; 4.880 ; 4.931 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.661 ; 5.726 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 5.367 ; 5.397 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.917 ; 5.986 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 4.880 ; 4.931 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.689 ; 5.704 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.463 ; 5.551 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.587 ; 5.602 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 6.187 ; 6.257 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 5.440 ; 5.500 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 5.440 ; 5.500 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 5.563 ; 5.634 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 5.480 ; 5.500 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 5.694 ; 5.724 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.161 ; 6.237 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 5.844 ; 5.880 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 5.591 ; 5.658 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.401 ; 6.510 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 6.814 ; 7.105 ; 7.520 ; 7.187 ;
; Bus1_Sel[0] ; to_memory[1] ; 6.810 ; 7.168 ; 7.596 ; 7.308 ;
; Bus1_Sel[0] ; to_memory[2] ; 6.606 ; 6.934 ; 7.347 ; 7.025 ;
; Bus1_Sel[0] ; to_memory[3] ; 6.838 ; 7.355 ; 7.768 ; 7.276 ;
; Bus1_Sel[0] ; to_memory[4] ; 7.395 ; 7.718 ; 8.098 ; 7.800 ;
; Bus1_Sel[0] ; to_memory[5] ; 6.916 ; 7.244 ; 7.694 ; 7.335 ;
; Bus1_Sel[0] ; to_memory[6] ; 6.706 ; 7.162 ; 7.592 ; 7.165 ;
; Bus1_Sel[0] ; to_memory[7] ; 7.549 ; 8.209 ; 8.598 ; 8.059 ;
; Bus1_Sel[1] ; to_memory[0] ; 7.167 ; 7.204 ; 7.656 ; 7.597 ;
; Bus1_Sel[1] ; to_memory[1] ; 7.213 ; 7.204 ; 7.687 ; 7.731 ;
; Bus1_Sel[1] ; to_memory[2] ; 7.154 ; 7.147 ; 7.618 ; 7.710 ;
; Bus1_Sel[1] ; to_memory[3] ; 7.395 ; 7.395 ; 7.864 ; 7.917 ;
; Bus1_Sel[1] ; to_memory[4] ; 7.750 ; 7.820 ; 8.233 ; 8.207 ;
; Bus1_Sel[1] ; to_memory[5] ; 7.331 ; 7.290 ; 7.788 ; 7.800 ;
; Bus1_Sel[1] ; to_memory[6] ; 7.202 ; 7.253 ; 7.753 ; 7.718 ;
; Bus1_Sel[1] ; to_memory[7] ; 8.220 ; 8.240 ; 8.690 ; 8.763 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 6.640 ; 6.883 ; 7.290 ; 7.004 ;
; Bus1_Sel[0] ; to_memory[1] ; 6.637 ; 6.917 ; 7.336 ; 7.121 ;
; Bus1_Sel[0] ; to_memory[2] ; 6.444 ; 6.755 ; 7.159 ; 6.851 ;
; Bus1_Sel[0] ; to_memory[3] ; 6.665 ; 7.096 ; 7.500 ; 7.091 ;
; Bus1_Sel[0] ; to_memory[4] ; 7.197 ; 7.471 ; 7.844 ; 7.591 ;
; Bus1_Sel[0] ; to_memory[5] ; 6.742 ; 6.994 ; 7.434 ; 7.149 ;
; Bus1_Sel[0] ; to_memory[6] ; 6.536 ; 6.934 ; 7.357 ; 6.983 ;
; Bus1_Sel[0] ; to_memory[7] ; 7.346 ; 7.915 ; 8.296 ; 7.840 ;
; Bus1_Sel[1] ; to_memory[0] ; 6.976 ; 6.739 ; 7.185 ; 7.398 ;
; Bus1_Sel[1] ; to_memory[1] ; 7.021 ; 6.610 ; 7.079 ; 7.525 ;
; Bus1_Sel[1] ; to_memory[2] ; 6.967 ; 6.547 ; 7.050 ; 7.508 ;
; Bus1_Sel[1] ; to_memory[3] ; 7.194 ; 6.788 ; 7.283 ; 7.704 ;
; Bus1_Sel[1] ; to_memory[4] ; 7.535 ; 7.328 ; 7.746 ; 7.982 ;
; Bus1_Sel[1] ; to_memory[5] ; 7.138 ; 6.855 ; 7.351 ; 7.595 ;
; Bus1_Sel[1] ; to_memory[6] ; 7.010 ; 6.798 ; 7.270 ; 7.513 ;
; Bus1_Sel[1] ; to_memory[7] ; 7.987 ; 7.646 ; 8.077 ; 8.515 ;
+-------------+--------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 188.47 MHz ; 188.47 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.306 ; -161.009          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.510 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -47.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                  ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -4.306 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.245      ;
; -4.295 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.234      ;
; -4.239 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.178      ;
; -4.225 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.164      ;
; -4.200 ; PC[1]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 5.139      ;
; -4.198 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.137      ;
; -4.187 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.126      ;
; -4.162 ; PC[2]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 5.101      ;
; -4.161 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.100      ;
; -4.139 ; PC[0]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 5.078      ;
; -4.120 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.059      ;
; -4.114 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.053      ;
; -4.104 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.043      ;
; -4.100 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.039      ;
; -4.078 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.017      ;
; -4.066 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 5.005      ;
; -4.065 ; PC[2]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 5.001      ;
; -4.053 ; PC[6]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.989      ;
; -4.053 ; PC[3]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.992      ;
; -4.044 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.983      ;
; -4.035 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.974      ;
; -4.019 ; PC[0]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.958      ;
; -3.994 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.933      ;
; -3.992 ; PC[1]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.928      ;
; -3.986 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.925      ;
; -3.985 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.924      ;
; -3.984 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.923      ;
; -3.984 ; B_Reg[3]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.587      ;
; -3.981 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.920      ;
; -3.975 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.914      ;
; -3.972 ; B_Reg[3]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.575      ;
; -3.965 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.904      ;
; -3.960 ; PC[1]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.899      ;
; -3.959 ; PC[5]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.898      ;
; -3.959 ; B_Reg[3]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.392     ; 4.562      ;
; -3.957 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.896      ;
; -3.957 ; PC[0]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.893      ;
; -3.954 ; PC[2]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.890      ;
; -3.948 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.887      ;
; -3.935 ; B_Reg[0]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.875      ;
; -3.930 ; B_Reg[2]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.054     ; 4.871      ;
; -3.926 ; B_Reg[2]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.054     ; 4.867      ;
; -3.925 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.864      ;
; -3.922 ; PC[2]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.861      ;
; -3.904 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.843      ;
; -3.901 ; PC[0]     ; B_Reg[1]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.837      ;
; -3.901 ; B_Reg[2]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.054     ; 4.842      ;
; -3.900 ; PC[4]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.839      ;
; -3.898 ; PC[1]     ; B_Reg[2]  ; clock        ; clock       ; 1.000        ; -0.058     ; 4.835      ;
; -3.898 ; B_Reg[0]  ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.838      ;
; -3.895 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.834      ;
; -3.879 ; PC[6]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.818      ;
; -3.876 ; B_Reg[0]  ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.816      ;
; -3.872 ; PC[1]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.808      ;
; -3.863 ; B_Reg[2]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.054     ; 4.804      ;
; -3.863 ; B_Reg[3]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.466      ;
; -3.847 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.786      ;
; -3.845 ; PC[3]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.781      ;
; -3.839 ; PC[2]     ; B_Reg[5]  ; clock        ; clock       ; 1.000        ; 0.267      ; 5.101      ;
; -3.839 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.778      ;
; -3.838 ; PC[2]     ; IR_Reg[5] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.099      ;
; -3.837 ; B_Reg[0]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.777      ;
; -3.833 ; PC[1]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.057     ; 4.771      ;
; -3.829 ; PC[1]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.057     ; 4.767      ;
; -3.825 ; PC[1]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.764      ;
; -3.825 ; PC[3]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.761      ;
; -3.817 ; A_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.053     ; 4.759      ;
; -3.813 ; PC[3]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.752      ;
; -3.811 ; PC[0]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.747      ;
; -3.807 ; PC[2]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.057     ; 4.745      ;
; -3.805 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.744      ;
; -3.803 ; PC[2]     ; A_Reg[5]  ; clock        ; clock       ; 1.000        ; -0.058     ; 4.740      ;
; -3.803 ; PC[2]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.057     ; 4.741      ;
; -3.794 ; PC[7]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.730      ;
; -3.792 ; A_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.053     ; 4.734      ;
; -3.789 ; B_Reg[0]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.729      ;
; -3.784 ; PC[2]     ; CCR[2]    ; clock        ; clock       ; 1.000        ; 0.266      ; 5.045      ;
; -3.782 ; B_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.053     ; 4.724      ;
; -3.782 ; PC[0]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.056     ; 4.721      ;
; -3.766 ; B_Reg[5]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.369      ;
; -3.764 ; B_Reg[0]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.055     ; 4.704      ;
; -3.763 ; PC[2]     ; B_Reg[3]  ; clock        ; clock       ; 1.000        ; 0.267      ; 5.025      ;
; -3.757 ; B_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.053     ; 4.699      ;
; -3.756 ; B_Reg[5]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.359      ;
; -3.753 ; PC[5]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.689      ;
; -3.751 ; PC[5]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.687      ;
; -3.751 ; B_Reg[3]  ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.395     ; 4.351      ;
; -3.745 ; B_Reg[3]  ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.392     ; 4.348      ;
; -3.744 ; B_Reg[6]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.053     ; 4.686      ;
; -3.744 ; B_Reg[2]  ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.054     ; 4.685      ;
; -3.733 ; PC[4]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.059     ; 4.669      ;
; -3.731 ; A_Reg[0]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.671      ;
; -3.731 ; B_Reg[5]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.392     ; 4.334      ;
; -3.731 ; B_Reg[3]  ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.395     ; 4.331      ;
; -3.719 ; B_Reg[3]  ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.392     ; 4.322      ;
; -3.718 ; B_Reg[0]  ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.055     ; 4.658      ;
; -3.717 ; PC[0]     ; B_Reg[2]  ; clock        ; clock       ; 1.000        ; -0.058     ; 4.654      ;
; -3.716 ; PC[1]     ; CCR[2]    ; clock        ; clock       ; 1.000        ; 0.266      ; 4.977      ;
; -3.714 ; PC[0]     ; PC[2]     ; clock        ; clock       ; 1.000        ; -0.056     ; 4.653      ;
; -3.706 ; A_Reg[1]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.053     ; 4.648      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                  ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.510 ; PC[3]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; PC[5]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.712      ;
; 0.512 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.712      ;
; 0.515 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; PC[2]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; PC[4]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.716      ;
; 0.529 ; PC[0]     ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.729      ;
; 0.754 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.955      ;
; 0.757 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.957      ;
; 0.761 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.961      ;
; 0.762 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.962      ;
; 0.764 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.964      ;
; 0.765 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.965      ;
; 0.769 ; PC[0]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.969      ;
; 0.771 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.971      ;
; 0.772 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 0.972      ;
; 0.843 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.043      ;
; 0.844 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.044      ;
; 0.846 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.046      ;
; 0.850 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.050      ;
; 0.853 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.053      ;
; 0.858 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.058      ;
; 0.860 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.060      ;
; 0.861 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.061      ;
; 0.865 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.065      ;
; 0.867 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.067      ;
; 0.939 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.139      ;
; 0.942 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.142      ;
; 0.949 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.149      ;
; 0.954 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.154      ;
; 0.956 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.156      ;
; 0.961 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.161      ;
; 1.038 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.238      ;
; 1.050 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.056      ; 1.250      ;
; 1.195 ; A_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.395      ;
; 1.218 ; A_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.395      ; 1.757      ;
; 1.231 ; B_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.395      ; 1.770      ;
; 1.241 ; B_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.395      ; 1.780      ;
; 1.267 ; A_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.467      ;
; 1.330 ; A_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.370      ; 1.844      ;
; 1.370 ; B_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.570      ;
; 1.374 ; A_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.376      ; 1.894      ;
; 1.377 ; B_Reg[1]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.395      ; 1.916      ;
; 1.391 ; B_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.591      ;
; 1.488 ; B_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.688      ;
; 1.499 ; B_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.699      ;
; 1.526 ; B_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.370      ; 2.040      ;
; 1.572 ; A_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.772      ;
; 1.574 ; B_Reg[1]  ; MAR[1]    ; clock        ; clock       ; 0.000        ; 0.376      ; 2.094      ;
; 1.576 ; A_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.776      ;
; 1.595 ; B_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.376      ; 2.115      ;
; 1.641 ; PC[0]     ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.055      ; 1.840      ;
; 1.645 ; A_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.845      ;
; 1.676 ; A_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.876      ;
; 1.680 ; A_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.226      ;
; 1.693 ; B_Reg[6]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.893      ;
; 1.698 ; A_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.370      ; 2.212      ;
; 1.707 ; A_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.376      ; 2.227      ;
; 1.714 ; B_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.056      ; 1.914      ;
; 1.731 ; A_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.057      ; 1.932      ;
; 1.732 ; A_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.395      ; 2.271      ;
; 1.735 ; B_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.370      ; 2.249      ;
; 1.739 ; A_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.939      ;
; 1.744 ; B_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.944      ;
; 1.776 ; PC[0]     ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.369      ; 2.289      ;
; 1.780 ; A_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.056      ; 1.980      ;
; 1.806 ; B_Reg[1]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.006      ;
; 1.818 ; A_Reg[3]  ; IR_Reg[3] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.356      ;
; 1.821 ; A_Reg[6]  ; B_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.021      ;
; 1.832 ; B_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; -0.269     ; 1.707      ;
; 1.834 ; B_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.380      ;
; 1.841 ; B_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.056      ; 2.041      ;
; 1.856 ; A_Reg[3]  ; A_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.056      ;
; 1.861 ; B_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.376      ; 2.381      ;
; 1.872 ; B_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.072      ;
; 1.919 ; PC[7]     ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.392      ; 2.455      ;
; 1.920 ; B_Reg[1]  ; B_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.120      ;
; 1.924 ; B_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.055      ; 2.123      ;
; 1.927 ; B_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.057      ; 2.128      ;
; 1.928 ; B_Reg[4]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.393      ; 2.465      ;
; 1.935 ; B_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.135      ;
; 1.938 ; B_Reg[2]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.055      ; 2.137      ;
; 1.946 ; B_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; -0.269     ; 1.821      ;
; 1.962 ; A_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.162      ;
; 1.969 ; A_Reg[3]  ; B_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.394      ; 2.507      ;
; 1.988 ; B_Reg[1]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.188      ;
; 1.991 ; A_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.191      ;
; 1.991 ; PC[4]     ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.369      ; 2.504      ;
; 1.994 ; A_Reg[4]  ; B_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.194      ;
; 1.998 ; A_Reg[4]  ; A_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.198      ;
; 2.007 ; A_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.056      ; 2.207      ;
; 2.008 ; A_Reg[6]  ; IR_Reg[6] ; clock        ; clock       ; 0.000        ; 0.059      ; 2.211      ;
; 2.008 ; B_Reg[0]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.054      ; 2.206      ;
; 2.010 ; A_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.056      ; 2.210      ;
; 2.011 ; B_Reg[6]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.395      ; 2.550      ;
; 2.014 ; PC[6]     ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.053      ; 2.211      ;
; 2.015 ; A_Reg[1]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.395      ; 2.554      ;
; 2.017 ; B_Reg[0]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.393      ; 2.554      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[7]         ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]     ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]      ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[1]        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[2]        ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[2]        ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]     ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]     ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[0]        ;
; 0.171  ; 0.355        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[3]        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[0]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[1]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[2]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[3]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[4]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[5]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[6]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[7]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[0]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[1]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[2]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[4]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[6]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[7]      ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[2]     ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[3]        ;
; 0.172  ; 0.356        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[5]        ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[0]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[1]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[4]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[6]     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[5]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[6]         ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[7]         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[1]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[6]        ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[7]        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[0]        ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[4]        ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]|clk ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]|clk  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]|clk  ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[1]|clk    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[2]|clk    ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[2]|clk    ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]|clk ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]|clk ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[0]|clk    ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[3]|clk    ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; A_Reg[0]|clk  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 5.801 ; 6.168 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 5.560 ; 5.862 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 5.659 ; 5.948 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 5.801 ; 6.168 ; Rise       ; clock           ;
; A_Load          ; clock      ; 2.146 ; 2.459 ; Rise       ; clock           ;
; B_Load          ; clock      ; 2.165 ; 2.476 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; 6.073 ; 6.489 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; 5.938 ; 6.368 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; 6.073 ; 6.489 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; 4.819 ; 5.174 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; 4.819 ; 5.174 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; 3.679 ; 4.031 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 1.907 ; 2.231 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 1.920 ; 2.238 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 1.716 ; 2.050 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; 2.270 ; 2.643 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 2.772 ; 3.109 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 4.220 ; 4.592 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 2.670 ; 3.112 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 4.220 ; 4.592 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 2.936 ; 3.359 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.365 ; 2.735 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 2.705 ; 3.046 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 2.939 ; 3.329 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 2.545 ; 2.892 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 3.720 ; 4.099 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.868 ; -1.188 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -1.543 ; -1.817 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.868 ; -1.217 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.873 ; -1.188 ; Rise       ; clock           ;
; A_Load          ; clock      ; -1.433 ; -1.735 ; Rise       ; clock           ;
; B_Load          ; clock      ; -1.348 ; -1.659 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; -1.983 ; -2.324 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; -1.983 ; -2.324 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; -2.181 ; -2.604 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; -1.226 ; -1.596 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; -1.723 ; -2.083 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; -1.226 ; -1.596 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -0.913 ; -1.232 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -1.328 ; -1.647 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -1.298 ; -1.607 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; -2.025 ; -2.388 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -2.112 ; -2.491 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -1.237 ; -1.606 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -1.757 ; -2.168 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -2.929 ; -3.273 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -1.779 ; -2.185 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -1.237 ; -1.606 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.900 ; -2.209 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -1.761 ; -2.159 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -1.374 ; -1.712 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -2.472 ; -2.818 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 5.926 ; 5.928 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.055 ; 5.030 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 5.926 ; 5.928 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.148 ; 5.156 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.843 ; 4.834 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 6.665 ; 6.756 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 6.665 ; 6.756 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 4.675 ; 4.667 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.070 ; 5.078 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.422 ; 5.390 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 4.906 ; 4.930 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.247 ; 5.265 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.196 ; 5.198 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.535 ; 5.544 ; Rise       ; clock           ;
; address[*]     ; clock      ; 5.989 ; 6.014 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.496 ; 5.514 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 5.207 ; 5.198 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.738 ; 5.762 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 4.738 ; 4.763 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.520 ; 5.526 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.298 ; 5.339 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.419 ; 5.398 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.989 ; 6.014 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 6.970 ; 6.923 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 5.737 ; 5.744 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 5.868 ; 5.868 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 5.984 ; 5.962 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 6.013 ; 6.019 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.268 ; 6.277 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.119 ; 6.058 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.187 ; 6.178 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.970 ; 6.923 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 4.747 ; 4.739 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 4.951 ; 4.926 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 5.787 ; 5.789 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.039 ; 5.047 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 4.747 ; 4.739 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 4.590 ; 4.582 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 6.547 ; 6.638 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 4.590 ; 4.582 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 4.964 ; 4.972 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.303 ; 5.272 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 4.809 ; 4.831 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.136 ; 5.152 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.090 ; 5.091 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.415 ; 5.423 ; Rise       ; clock           ;
; address[*]     ; clock      ; 4.650 ; 4.673 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.378 ; 5.394 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 5.097 ; 5.088 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 5.607 ; 5.630 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 4.650 ; 4.673 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.398 ; 5.403 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.187 ; 5.227 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.301 ; 5.280 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 5.849 ; 5.872 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 5.157 ; 5.187 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 5.157 ; 5.197 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 5.258 ; 5.287 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 5.215 ; 5.187 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 5.406 ; 5.386 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 5.820 ; 5.836 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 5.548 ; 5.534 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 5.287 ; 5.307 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 6.032 ; 6.073 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 6.303 ; 6.554 ; 6.917 ; 6.606 ;
; Bus1_Sel[0] ; to_memory[1] ; 6.297 ; 6.591 ; 6.966 ; 6.671 ;
; Bus1_Sel[0] ; to_memory[2] ; 6.127 ; 6.405 ; 6.755 ; 6.434 ;
; Bus1_Sel[0] ; to_memory[3] ; 6.341 ; 6.785 ; 7.129 ; 6.659 ;
; Bus1_Sel[0] ; to_memory[4] ; 6.834 ; 7.087 ; 7.449 ; 7.138 ;
; Bus1_Sel[0] ; to_memory[5] ; 6.419 ; 6.689 ; 7.069 ; 6.723 ;
; Bus1_Sel[0] ; to_memory[6] ; 6.208 ; 6.581 ; 6.963 ; 6.545 ;
; Bus1_Sel[0] ; to_memory[7] ; 6.984 ; 7.515 ; 7.888 ; 7.349 ;
; Bus1_Sel[1] ; to_memory[0] ; 6.622 ; 6.640 ; 7.038 ; 6.967 ;
; Bus1_Sel[1] ; to_memory[1] ; 6.662 ; 6.617 ; 7.055 ; 7.059 ;
; Bus1_Sel[1] ; to_memory[2] ; 6.601 ; 6.577 ; 6.994 ; 7.055 ;
; Bus1_Sel[1] ; to_memory[3] ; 6.825 ; 6.798 ; 7.218 ; 7.240 ;
; Bus1_Sel[1] ; to_memory[4] ; 7.155 ; 7.174 ; 7.566 ; 7.496 ;
; Bus1_Sel[1] ; to_memory[5] ; 6.773 ; 6.708 ; 7.157 ; 7.141 ;
; Bus1_Sel[1] ; to_memory[6] ; 6.652 ; 6.658 ; 7.116 ; 7.041 ;
; Bus1_Sel[1] ; to_memory[7] ; 7.589 ; 7.537 ; 7.978 ; 7.975 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 6.153 ; 6.360 ; 6.717 ; 6.449 ;
; Bus1_Sel[0] ; to_memory[1] ; 6.147 ; 6.374 ; 6.738 ; 6.510 ;
; Bus1_Sel[0] ; to_memory[2] ; 5.988 ; 6.250 ; 6.592 ; 6.288 ;
; Bus1_Sel[0] ; to_memory[3] ; 6.191 ; 6.562 ; 6.893 ; 6.501 ;
; Bus1_Sel[0] ; to_memory[4] ; 6.662 ; 6.871 ; 7.228 ; 6.959 ;
; Bus1_Sel[0] ; to_memory[5] ; 6.269 ; 6.473 ; 6.841 ; 6.565 ;
; Bus1_Sel[0] ; to_memory[6] ; 6.062 ; 6.385 ; 6.760 ; 6.389 ;
; Bus1_Sel[0] ; to_memory[7] ; 6.807 ; 7.263 ; 7.623 ; 7.161 ;
; Bus1_Sel[1] ; to_memory[0] ; 6.458 ; 6.229 ; 6.616 ; 6.794 ;
; Bus1_Sel[1] ; to_memory[1] ; 6.496 ; 6.094 ; 6.523 ; 6.883 ;
; Bus1_Sel[1] ; to_memory[2] ; 6.440 ; 6.041 ; 6.486 ; 6.881 ;
; Bus1_Sel[1] ; to_memory[3] ; 6.652 ; 6.254 ; 6.700 ; 7.058 ;
; Bus1_Sel[1] ; to_memory[4] ; 6.969 ; 6.739 ; 7.129 ; 7.301 ;
; Bus1_Sel[1] ; to_memory[5] ; 6.606 ; 6.329 ; 6.769 ; 6.966 ;
; Bus1_Sel[1] ; to_memory[6] ; 6.486 ; 6.256 ; 6.686 ; 6.866 ;
; Bus1_Sel[1] ; to_memory[7] ; 7.386 ; 7.018 ; 7.428 ; 7.764 ;
+-------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.331 ; -84.477           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.304 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -50.008                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                  ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; -2.331 ; PC[1]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.281      ;
; -2.327 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.277      ;
; -2.308 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.258      ;
; -2.298 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.248      ;
; -2.293 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.243      ;
; -2.287 ; PC[2]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.237      ;
; -2.283 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.233      ;
; -2.253 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.203      ;
; -2.243 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.193      ;
; -2.228 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.178      ;
; -2.219 ; PC[3]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.169      ;
; -2.215 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.165      ;
; -2.209 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.159      ;
; -2.198 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.148      ;
; -2.188 ; PC[0]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.138      ;
; -2.184 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.134      ;
; -2.183 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.133      ;
; -2.179 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.129      ;
; -2.170 ; PC[1]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.120      ;
; -2.168 ; PC[6]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.118      ;
; -2.165 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.115      ;
; -2.164 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.114      ;
; -2.163 ; PC[1]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.111      ;
; -2.160 ; PC[5]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.110      ;
; -2.156 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.106      ;
; -2.149 ; PC[0]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.099      ;
; -2.148 ; B_Reg[3]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.900      ;
; -2.141 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.091      ;
; -2.141 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.091      ;
; -2.139 ; PC[2]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.087      ;
; -2.135 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.085      ;
; -2.129 ; PC[6]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.077      ;
; -2.126 ; PC[2]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.076      ;
; -2.124 ; B_Reg[3]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.235     ; 2.876      ;
; -2.124 ; PC[1]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.072      ;
; -2.121 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.071      ;
; -2.120 ; B_Reg[3]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.872      ;
; -2.119 ; PC[2]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.067      ;
; -2.118 ; PC[4]     ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.068      ;
; -2.117 ; B_Reg[2]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.069      ;
; -2.114 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.064      ;
; -2.110 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.060      ;
; -2.096 ; B_Reg[2]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.035     ; 3.048      ;
; -2.092 ; B_Reg[2]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.035     ; 3.044      ;
; -2.080 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.030      ;
; -2.079 ; PC[1]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.029      ;
; -2.074 ; PC[1]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 3.024      ;
; -2.074 ; PC[3]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.022      ;
; -2.071 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.021      ;
; -2.069 ; PC[1]     ; B_Reg[2]  ; clock        ; clock       ; 1.000        ; -0.038     ; 3.018      ;
; -2.063 ; B_Reg[0]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.036     ; 3.014      ;
; -2.059 ; PC[0]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 3.007      ;
; -2.058 ; PC[3]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 3.008      ;
; -2.053 ; A_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.034     ; 3.006      ;
; -2.053 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.037     ; 3.003      ;
; -2.051 ; PC[3]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.999      ;
; -2.049 ; A_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.034     ; 3.002      ;
; -2.046 ; B_Reg[3]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.798      ;
; -2.045 ; PC[1]     ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.995      ;
; -2.040 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.037     ; 2.990      ;
; -2.037 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.037     ; 2.987      ;
; -2.036 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 1.000        ; -0.037     ; 2.986      ;
; -2.035 ; B_Reg[1]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.034     ; 2.988      ;
; -2.035 ; PC[2]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 2.985      ;
; -2.031 ; B_Reg[1]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.034     ; 2.984      ;
; -2.030 ; PC[2]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 2.980      ;
; -2.029 ; PC[5]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.977      ;
; -2.027 ; PC[0]     ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.037     ; 2.977      ;
; -2.024 ; B_Reg[5]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.776      ;
; -2.023 ; B_Reg[0]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.974      ;
; -2.022 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.037     ; 2.972      ;
; -2.020 ; PC[0]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.968      ;
; -2.019 ; B_Reg[0]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.036     ; 2.970      ;
; -2.018 ; B_Reg[2]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.035     ; 2.970      ;
; -2.015 ; A_Reg[1]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.034     ; 2.968      ;
; -2.014 ; PC[7]     ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.962      ;
; -2.000 ; PC[6]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.948      ;
; -1.997 ; PC[1]     ; B_Reg[5]  ; clock        ; clock       ; 1.000        ; 0.154      ; 3.138      ;
; -1.997 ; B_Reg[1]  ; PC[7]     ; clock        ; clock       ; 1.000        ; -0.034     ; 2.950      ;
; -1.996 ; PC[1]     ; IR_Reg[5] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.136      ;
; -1.992 ; PC[5]     ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.940      ;
; -1.988 ; PC[1]     ; A_Reg[5]  ; clock        ; clock       ; 1.000        ; -0.037     ; 2.938      ;
; -1.987 ; PC[1]     ; CCR[2]    ; clock        ; clock       ; 1.000        ; 0.153      ; 3.127      ;
; -1.986 ; B_Reg[5]  ; IR_Reg[6] ; clock        ; clock       ; 1.000        ; -0.235     ; 2.738      ;
; -1.984 ; B_Reg[0]  ; IR_Reg[1] ; clock        ; clock       ; 1.000        ; -0.036     ; 2.935      ;
; -1.982 ; B_Reg[5]  ; PC[6]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.734      ;
; -1.979 ; B_Reg[3]  ; B_Reg[7]  ; clock        ; clock       ; 1.000        ; -0.237     ; 2.729      ;
; -1.976 ; B_Reg[0]  ; PC[1]     ; clock        ; clock       ; 1.000        ; -0.036     ; 2.927      ;
; -1.975 ; A_Reg[1]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.034     ; 2.928      ;
; -1.971 ; PC[0]     ; PC[2]     ; clock        ; clock       ; 1.000        ; -0.037     ; 2.921      ;
; -1.969 ; PC[0]     ; B_Reg[2]  ; clock        ; clock       ; 1.000        ; -0.038     ; 2.918      ;
; -1.967 ; PC[3]     ; A_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 2.917      ;
; -1.963 ; B_Reg[3]  ; IR_Reg[4] ; clock        ; clock       ; 1.000        ; -0.235     ; 2.715      ;
; -1.962 ; PC[3]     ; B_Reg[4]  ; clock        ; clock       ; 1.000        ; -0.037     ; 2.912      ;
; -1.961 ; PC[0]     ; B_Reg[1]  ; clock        ; clock       ; 1.000        ; -0.039     ; 2.909      ;
; -1.958 ; B_Reg[3]  ; PC[4]     ; clock        ; clock       ; 1.000        ; -0.235     ; 2.710      ;
; -1.957 ; B_Reg[1]  ; PC[5]     ; clock        ; clock       ; 1.000        ; -0.034     ; 2.910      ;
; -1.956 ; B_Reg[3]  ; B_Reg[6]  ; clock        ; clock       ; 1.000        ; -0.237     ; 2.706      ;
; -1.953 ; PC[2]     ; B_Reg[5]  ; clock        ; clock       ; 1.000        ; 0.154      ; 3.094      ;
; -1.952 ; PC[2]     ; IR_Reg[5] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.092      ;
+--------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                  ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+
; 0.304 ; PC[5]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PC[3]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; PC[1]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; PC[7]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; PC[6]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; PC[2]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; PC[4]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.428      ;
; 0.316 ; PC[0]     ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.437      ;
; 0.453 ; PC[5]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PC[1]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; PC[3]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.574      ;
; 0.463 ; PC[0]     ; PC[1]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; PC[6]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; PC[2]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; PC[4]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; PC[0]     ; PC[2]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; PC[2]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; PC[4]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.589      ;
; 0.516 ; PC[5]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PC[1]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; PC[3]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; PC[1]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; PC[3]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.640      ;
; 0.529 ; PC[0]     ; PC[3]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.650      ;
; 0.530 ; PC[2]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.651      ;
; 0.531 ; PC[4]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; PC[0]     ; PC[4]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.653      ;
; 0.533 ; PC[2]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.654      ;
; 0.582 ; PC[1]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.582 ; PC[3]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.703      ;
; 0.585 ; PC[1]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.706      ;
; 0.595 ; PC[0]     ; PC[5]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.716      ;
; 0.596 ; PC[2]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.717      ;
; 0.598 ; PC[0]     ; PC[6]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.719      ;
; 0.648 ; PC[1]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.769      ;
; 0.661 ; PC[0]     ; PC[7]     ; clock        ; clock       ; 0.000        ; 0.037      ; 0.782      ;
; 0.707 ; A_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.236      ; 1.027      ;
; 0.708 ; A_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.828      ;
; 0.711 ; B_Reg[7]  ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.236      ; 1.031      ;
; 0.749 ; B_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.236      ; 1.069      ;
; 0.752 ; A_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.872      ;
; 0.773 ; A_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.078      ;
; 0.783 ; B_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.903      ;
; 0.799 ; A_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.227      ; 1.110      ;
; 0.810 ; B_Reg[1]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.236      ; 1.130      ;
; 0.813 ; B_Reg[0]  ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.933      ;
; 0.859 ; B_Reg[6]  ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.979      ;
; 0.878 ; B_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.037      ; 0.999      ;
; 0.878 ; B_Reg[0]  ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.183      ;
; 0.889 ; B_Reg[1]  ; MAR[1]    ; clock        ; clock       ; 0.000        ; 0.227      ; 1.200      ;
; 0.899 ; A_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.019      ;
; 0.906 ; B_Reg[6]  ; MAR[6]    ; clock        ; clock       ; 0.000        ; 0.227      ; 1.217      ;
; 0.937 ; A_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.057      ;
; 0.950 ; PC[0]     ; A_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.070      ;
; 0.958 ; A_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.078      ;
; 0.958 ; A_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.078      ;
; 0.968 ; A_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.273      ;
; 0.983 ; A_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.308      ;
; 0.993 ; B_Reg[4]  ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.298      ;
; 0.997 ; A_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.227      ; 1.308      ;
; 1.001 ; B_Reg[6]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.121      ;
; 1.010 ; A_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.131      ;
; 1.012 ; B_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.132      ;
; 1.015 ; PC[0]     ; MAR[0]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.320      ;
; 1.016 ; A_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.136      ;
; 1.021 ; B_Reg[7]  ; A_Reg[7]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.141      ;
; 1.022 ; A_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.037      ; 1.143      ;
; 1.027 ; A_Reg[3]  ; IR_Reg[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.345      ;
; 1.043 ; A_Reg[6]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.236      ; 1.363      ;
; 1.063 ; A_Reg[6]  ; B_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.183      ;
; 1.063 ; A_Reg[3]  ; A_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.183      ;
; 1.063 ; B_Reg[0]  ; IR_Reg[0] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.183      ;
; 1.067 ; B_Reg[7]  ; IR_Reg[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.392      ;
; 1.071 ; B_Reg[5]  ; MAR[5]    ; clock        ; clock       ; 0.000        ; -0.155     ; 1.000      ;
; 1.076 ; B_Reg[1]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.037      ; 1.197      ;
; 1.081 ; B_Reg[7]  ; MAR[7]    ; clock        ; clock       ; 0.000        ; 0.227      ; 1.392      ;
; 1.093 ; B_Reg[1]  ; B_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.213      ;
; 1.095 ; B_Reg[2]  ; IR_Reg[2] ; clock        ; clock       ; 0.000        ; 0.036      ; 1.215      ;
; 1.104 ; B_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.037      ; 1.225      ;
; 1.114 ; PC[7]     ; CCR[1]    ; clock        ; clock       ; 0.000        ; 0.234      ; 1.432      ;
; 1.115 ; B_Reg[0]  ; PC[0]     ; clock        ; clock       ; 0.000        ; 0.037      ; 1.236      ;
; 1.121 ; A_Reg[3]  ; B_Reg[3]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.440      ;
; 1.121 ; B_Reg[0]  ; B_Reg[0]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.241      ;
; 1.130 ; B_Reg[3]  ; MAR[3]    ; clock        ; clock       ; 0.000        ; -0.155     ; 1.059      ;
; 1.131 ; PC[4]     ; MAR[4]    ; clock        ; clock       ; 0.000        ; 0.221      ; 1.436      ;
; 1.151 ; A_Reg[7]  ; CCR[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.271      ;
; 1.153 ; A_Reg[4]  ; B_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.273      ;
; 1.157 ; A_Reg[4]  ; A_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.277      ;
; 1.165 ; A_Reg[1]  ; A_Reg[1]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.285      ;
; 1.170 ; B_Reg[6]  ; B_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.290      ;
; 1.172 ; A_Reg[6]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.037      ; 1.293      ;
; 1.172 ; B_Reg[4]  ; CCR[2]    ; clock        ; clock       ; 0.000        ; 0.234      ; 1.490      ;
; 1.173 ; A_Reg[7]  ; CCR[0]    ; clock        ; clock       ; 0.000        ; 0.037      ; 1.294      ;
; 1.175 ; A_Reg[5]  ; B_Reg[5]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.494      ;
; 1.176 ; A_Reg[5]  ; IR_Reg[5] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.494      ;
; 1.176 ; PC[3]     ; MAR[3]    ; clock        ; clock       ; 0.000        ; 0.036      ; 1.296      ;
; 1.178 ; B_Reg[4]  ; B_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.298      ;
; 1.180 ; A_Reg[5]  ; A_Reg[5]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.300      ;
; 1.180 ; PC[6]     ; A_Reg[6]  ; clock        ; clock       ; 0.000        ; 0.034      ; 1.298      ;
; 1.182 ; B_Reg[4]  ; A_Reg[4]  ; clock        ; clock       ; 0.000        ; 0.036      ; 1.302      ;
+-------+-----------+-----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                             ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; B_Reg[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; CCR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR_Reg[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MAR[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[7]         ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[1]        ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]     ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]      ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[2]        ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]     ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]     ;
; -0.089 ; 0.095        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[2]        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[1]        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[6]        ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[7]        ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[0]        ;
; -0.077 ; 0.107        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[4]        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[0]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[1]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[4]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[6]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[7]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[0]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[1]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[2]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[4]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[6]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; B_Reg[7]      ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[3]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[2]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[3]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A_Reg[5]      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; CCR[0]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[0]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[1]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[2]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[4]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[6]     ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[3]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MAR[5]        ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[5]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[6]         ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[7]         ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[1]|clk    ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[7]|clk ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[3]|clk  ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; B_Reg[5]|clk  ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; CCR[2]|clk    ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[3]|clk ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; IR_Reg[5]|clk ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[2]|clk    ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[1]|clk    ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[6]|clk    ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; clock ; Rise       ; MAR[7]|clk    ;
+--------+--------------+----------------+-----------------+-------+------------+---------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 3.729 ; 4.289 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 3.412 ; 4.142 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 3.569 ; 4.191 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 3.729 ; 4.289 ; Rise       ; clock           ;
; A_Load          ; clock      ; 1.365 ; 1.949 ; Rise       ; clock           ;
; B_Load          ; clock      ; 1.390 ; 1.976 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; 3.858 ; 4.497 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; 3.825 ; 4.375 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; 3.858 ; 4.497 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; 3.147 ; 3.813 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; 3.147 ; 3.813 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; 2.397 ; 2.977 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 1.222 ; 1.787 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 1.233 ; 1.798 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 1.123 ; 1.668 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; 1.457 ; 2.065 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 1.744 ; 2.376 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 2.614 ; 3.415 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 1.679 ; 2.360 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 2.614 ; 3.415 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 1.825 ; 2.520 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 1.476 ; 2.097 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 1.669 ; 2.314 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 1.842 ; 2.510 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 1.601 ; 2.240 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 2.307 ; 3.044 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.602 ; -1.163 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -0.987 ; -1.562 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.602 ; -1.166 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.607 ; -1.163 ; Rise       ; clock           ;
; A_Load          ; clock      ; -0.934 ; -1.464 ; Rise       ; clock           ;
; B_Load          ; clock      ; -0.886 ; -1.443 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; -1.265 ; -1.881 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; -1.265 ; -1.881 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; -1.460 ; -2.036 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; -0.820 ; -1.397 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; -1.152 ; -1.748 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; -0.820 ; -1.397 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -0.630 ; -1.148 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -0.876 ; -1.432 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -0.864 ; -1.414 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; -1.299 ; -1.897 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -1.338 ; -1.982 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -0.804 ; -1.374 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -1.138 ; -1.779 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -1.842 ; -2.563 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -1.142 ; -1.784 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -0.804 ; -1.374 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.181 ; -1.810 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -1.142 ; -1.756 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -0.890 ; -1.485 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -1.556 ; -2.222 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 3.704 ; 3.829 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.130 ; 3.210 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.704 ; 3.829 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.182 ; 3.253 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 3.003 ; 3.075 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 4.294 ; 4.463 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 4.294 ; 4.463 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 2.892 ; 2.966 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.151 ; 3.251 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.336 ; 3.434 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.071 ; 3.155 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.265 ; 3.354 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.238 ; 3.350 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.420 ; 3.541 ; Rise       ; clock           ;
; address[*]     ; clock      ; 3.752 ; 3.894 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.424 ; 3.535 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 3.229 ; 3.303 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.579 ; 3.694 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 2.950 ; 3.038 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.425 ; 3.537 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.330 ; 3.460 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.339 ; 3.433 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.752 ; 3.894 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 4.289 ; 4.501 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.514 ; 3.638 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.616 ; 3.740 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.655 ; 3.798 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 3.704 ; 3.858 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.862 ; 4.019 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.739 ; 3.889 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.796 ; 3.951 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 4.289 ; 4.501 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 2.941 ; 3.011 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.063 ; 3.140 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.615 ; 3.735 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.113 ; 3.181 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 2.941 ; 3.011 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 2.836 ; 2.909 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 4.218 ; 4.383 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 2.836 ; 2.909 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.082 ; 3.178 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.261 ; 3.356 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.006 ; 3.087 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.194 ; 3.280 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.168 ; 3.277 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.345 ; 3.462 ; Rise       ; clock           ;
; address[*]     ; clock      ; 2.892 ; 2.978 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.348 ; 3.457 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 3.159 ; 3.231 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.496 ; 3.607 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 2.892 ; 2.978 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.348 ; 3.456 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.258 ; 3.384 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.265 ; 3.355 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.661 ; 3.798 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 3.190 ; 3.285 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.190 ; 3.285 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.267 ; 3.353 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.195 ; 3.300 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 3.338 ; 3.453 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.601 ; 3.741 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.410 ; 3.546 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.275 ; 3.366 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 3.767 ; 3.918 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 3.972 ; 4.191 ; 4.717 ; 4.607 ;
; Bus1_Sel[0] ; to_memory[1] ; 4.002 ; 4.246 ; 4.770 ; 4.656 ;
; Bus1_Sel[0] ; to_memory[2] ; 3.878 ; 4.117 ; 4.612 ; 4.512 ;
; Bus1_Sel[0] ; to_memory[3] ; 4.025 ; 4.378 ; 4.875 ; 4.668 ;
; Bus1_Sel[0] ; to_memory[4] ; 4.319 ; 4.573 ; 5.065 ; 4.987 ;
; Bus1_Sel[0] ; to_memory[5] ; 4.064 ; 4.330 ; 4.828 ; 4.716 ;
; Bus1_Sel[0] ; to_memory[6] ; 3.935 ; 4.237 ; 4.754 ; 4.573 ;
; Bus1_Sel[0] ; to_memory[7] ; 4.453 ; 4.907 ; 5.356 ; 5.155 ;
; Bus1_Sel[1] ; to_memory[0] ; 4.190 ; 4.280 ; 4.817 ; 4.852 ;
; Bus1_Sel[1] ; to_memory[1] ; 4.234 ; 4.277 ; 4.843 ; 4.918 ;
; Bus1_Sel[1] ; to_memory[2] ; 4.184 ; 4.243 ; 4.796 ; 4.912 ;
; Bus1_Sel[1] ; to_memory[3] ; 4.338 ; 4.407 ; 4.955 ; 5.056 ;
; Bus1_Sel[1] ; to_memory[4] ; 4.536 ; 4.660 ; 5.162 ; 5.231 ;
; Bus1_Sel[1] ; to_memory[5] ; 4.290 ; 4.358 ; 4.905 ; 5.005 ;
; Bus1_Sel[1] ; to_memory[6] ; 4.220 ; 4.309 ; 4.877 ; 4.914 ;
; Bus1_Sel[1] ; to_memory[7] ; 4.824 ; 4.941 ; 5.432 ; 5.581 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 3.873 ; 4.064 ; 4.584 ; 4.498 ;
; Bus1_Sel[0] ; to_memory[1] ; 3.901 ; 4.100 ; 4.612 ; 4.544 ;
; Bus1_Sel[0] ; to_memory[2] ; 3.783 ; 4.014 ; 4.504 ; 4.410 ;
; Bus1_Sel[0] ; to_memory[3] ; 3.925 ; 4.228 ; 4.715 ; 4.559 ;
; Bus1_Sel[0] ; to_memory[4] ; 4.205 ; 4.428 ; 4.917 ; 4.863 ;
; Bus1_Sel[0] ; to_memory[5] ; 3.963 ; 4.184 ; 4.670 ; 4.607 ;
; Bus1_Sel[0] ; to_memory[6] ; 3.836 ; 4.107 ; 4.616 ; 4.466 ;
; Bus1_Sel[0] ; to_memory[7] ; 4.333 ; 4.734 ; 5.175 ; 5.024 ;
; Bus1_Sel[1] ; to_memory[0] ; 4.083 ; 4.019 ; 4.564 ; 4.736 ;
; Bus1_Sel[1] ; to_memory[1] ; 4.126 ; 3.953 ; 4.505 ; 4.799 ;
; Bus1_Sel[1] ; to_memory[2] ; 4.080 ; 3.915 ; 4.488 ; 4.795 ;
; Bus1_Sel[1] ; to_memory[3] ; 4.228 ; 4.071 ; 4.639 ; 4.933 ;
; Bus1_Sel[1] ; to_memory[4] ; 4.415 ; 4.384 ; 4.897 ; 5.098 ;
; Bus1_Sel[1] ; to_memory[5] ; 4.181 ; 4.122 ; 4.669 ; 4.886 ;
; Bus1_Sel[1] ; to_memory[6] ; 4.112 ; 4.057 ; 4.616 ; 4.794 ;
; Bus1_Sel[1] ; to_memory[7] ; 4.691 ; 4.603 ; 5.104 ; 5.434 ;
+-------------+--------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.888   ; 0.304 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.888   ; 0.304 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -183.586 ; 0.0   ; 0.0      ; 0.0     ; -50.008             ;
;  clock           ; -183.586 ; 0.000 ; N/A      ; N/A     ; -50.008             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; 6.533 ; 6.984 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; 6.201 ; 6.687 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; 6.367 ; 6.753 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; 6.533 ; 6.984 ; Rise       ; clock           ;
; A_Load          ; clock      ; 2.456 ; 2.837 ; Rise       ; clock           ;
; B_Load          ; clock      ; 2.490 ; 2.857 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; 6.858 ; 7.347 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; 6.688 ; 7.211 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; 6.858 ; 7.347 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; 5.376 ; 5.881 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; 5.376 ; 5.881 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; 4.143 ; 4.565 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; 2.210 ; 2.597 ; Rise       ; clock           ;
; IR_Load         ; clock      ; 2.216 ; 2.611 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; 2.003 ; 2.377 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; 2.605 ; 3.059 ; Rise       ; clock           ;
; PC_Load         ; clock      ; 3.148 ; 3.524 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; 4.713 ; 5.255 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; 3.050 ; 3.590 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; 4.713 ; 5.255 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; 3.336 ; 3.882 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; 2.702 ; 3.172 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; 3.062 ; 3.525 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; 3.330 ; 3.844 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; 2.897 ; 3.326 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; 4.183 ; 4.713 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; ALU_Sel[*]      ; clock      ; -0.602 ; -1.163 ; Rise       ; clock           ;
;  ALU_Sel[0]     ; clock      ; -0.987 ; -1.562 ; Rise       ; clock           ;
;  ALU_Sel[1]     ; clock      ; -0.602 ; -1.166 ; Rise       ; clock           ;
;  ALU_Sel[2]     ; clock      ; -0.607 ; -1.163 ; Rise       ; clock           ;
; A_Load          ; clock      ; -0.934 ; -1.464 ; Rise       ; clock           ;
; B_Load          ; clock      ; -0.886 ; -1.443 ; Rise       ; clock           ;
; Bus1_Sel[*]     ; clock      ; -1.265 ; -1.881 ; Rise       ; clock           ;
;  Bus1_Sel[0]    ; clock      ; -1.265 ; -1.881 ; Rise       ; clock           ;
;  Bus1_Sel[1]    ; clock      ; -1.460 ; -2.036 ; Rise       ; clock           ;
; Bus2_Sel[*]     ; clock      ; -0.820 ; -1.397 ; Rise       ; clock           ;
;  Bus2_Sel[0]    ; clock      ; -1.152 ; -1.748 ; Rise       ; clock           ;
;  Bus2_Sel[1]    ; clock      ; -0.820 ; -1.397 ; Rise       ; clock           ;
; CCR_Load        ; clock      ; -0.630 ; -1.148 ; Rise       ; clock           ;
; IR_Load         ; clock      ; -0.876 ; -1.432 ; Rise       ; clock           ;
; MAR_Load        ; clock      ; -0.864 ; -1.414 ; Rise       ; clock           ;
; PC_Inc          ; clock      ; -1.299 ; -1.897 ; Rise       ; clock           ;
; PC_Load         ; clock      ; -1.338 ; -1.982 ; Rise       ; clock           ;
; from_memory[*]  ; clock      ; -0.804 ; -1.374 ; Rise       ; clock           ;
;  from_memory[0] ; clock      ; -1.138 ; -1.779 ; Rise       ; clock           ;
;  from_memory[1] ; clock      ; -1.842 ; -2.563 ; Rise       ; clock           ;
;  from_memory[2] ; clock      ; -1.142 ; -1.784 ; Rise       ; clock           ;
;  from_memory[3] ; clock      ; -0.804 ; -1.374 ; Rise       ; clock           ;
;  from_memory[4] ; clock      ; -1.181 ; -1.810 ; Rise       ; clock           ;
;  from_memory[5] ; clock      ; -1.142 ; -1.756 ; Rise       ; clock           ;
;  from_memory[6] ; clock      ; -0.890 ; -1.485 ; Rise       ; clock           ;
;  from_memory[7] ; clock      ; -1.556 ; -2.222 ; Rise       ; clock           ;
+-----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 6.271 ; 6.358 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 5.315 ; 5.339 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 6.271 ; 6.358 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 5.421 ; 5.468 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 5.094 ; 5.124 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 6.964 ; 7.127 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 6.964 ; 7.127 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 4.901 ; 4.918 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 5.344 ; 5.393 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 5.718 ; 5.710 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 5.170 ; 5.214 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 5.537 ; 5.578 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 5.465 ; 5.523 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 5.838 ; 5.891 ; Rise       ; clock           ;
; address[*]     ; clock      ; 6.343 ; 6.416 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 5.793 ; 5.861 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 5.489 ; 5.521 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 6.063 ; 6.134 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 4.981 ; 5.034 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 5.824 ; 5.841 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 5.587 ; 5.680 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 5.718 ; 5.735 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 6.343 ; 6.416 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 7.399 ; 7.484 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 6.064 ; 6.120 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 6.215 ; 6.272 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 6.328 ; 6.367 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 6.367 ; 6.430 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 6.645 ; 6.734 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 6.465 ; 6.474 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 6.561 ; 6.633 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 7.399 ; 7.484 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; clock      ; 2.941 ; 3.011 ; Rise       ; clock           ;
;  CCR_Result[0] ; clock      ; 3.063 ; 3.140 ; Rise       ; clock           ;
;  CCR_Result[1] ; clock      ; 3.615 ; 3.735 ; Rise       ; clock           ;
;  CCR_Result[2] ; clock      ; 3.113 ; 3.181 ; Rise       ; clock           ;
;  CCR_Result[3] ; clock      ; 2.941 ; 3.011 ; Rise       ; clock           ;
; IR[*]          ; clock      ; 2.836 ; 2.909 ; Rise       ; clock           ;
;  IR[0]         ; clock      ; 4.218 ; 4.383 ; Rise       ; clock           ;
;  IR[1]         ; clock      ; 2.836 ; 2.909 ; Rise       ; clock           ;
;  IR[2]         ; clock      ; 3.082 ; 3.178 ; Rise       ; clock           ;
;  IR[3]         ; clock      ; 3.261 ; 3.356 ; Rise       ; clock           ;
;  IR[4]         ; clock      ; 3.006 ; 3.087 ; Rise       ; clock           ;
;  IR[5]         ; clock      ; 3.194 ; 3.280 ; Rise       ; clock           ;
;  IR[6]         ; clock      ; 3.168 ; 3.277 ; Rise       ; clock           ;
;  IR[7]         ; clock      ; 3.345 ; 3.462 ; Rise       ; clock           ;
; address[*]     ; clock      ; 2.892 ; 2.978 ; Rise       ; clock           ;
;  address[0]    ; clock      ; 3.348 ; 3.457 ; Rise       ; clock           ;
;  address[1]    ; clock      ; 3.159 ; 3.231 ; Rise       ; clock           ;
;  address[2]    ; clock      ; 3.496 ; 3.607 ; Rise       ; clock           ;
;  address[3]    ; clock      ; 2.892 ; 2.978 ; Rise       ; clock           ;
;  address[4]    ; clock      ; 3.348 ; 3.456 ; Rise       ; clock           ;
;  address[5]    ; clock      ; 3.258 ; 3.384 ; Rise       ; clock           ;
;  address[6]    ; clock      ; 3.265 ; 3.355 ; Rise       ; clock           ;
;  address[7]    ; clock      ; 3.661 ; 3.798 ; Rise       ; clock           ;
; to_memory[*]   ; clock      ; 3.190 ; 3.285 ; Rise       ; clock           ;
;  to_memory[0]  ; clock      ; 3.190 ; 3.285 ; Rise       ; clock           ;
;  to_memory[1]  ; clock      ; 3.267 ; 3.353 ; Rise       ; clock           ;
;  to_memory[2]  ; clock      ; 3.195 ; 3.300 ; Rise       ; clock           ;
;  to_memory[3]  ; clock      ; 3.338 ; 3.453 ; Rise       ; clock           ;
;  to_memory[4]  ; clock      ; 3.601 ; 3.741 ; Rise       ; clock           ;
;  to_memory[5]  ; clock      ; 3.410 ; 3.546 ; Rise       ; clock           ;
;  to_memory[6]  ; clock      ; 3.275 ; 3.366 ; Rise       ; clock           ;
;  to_memory[7]  ; clock      ; 3.767 ; 3.918 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 6.814 ; 7.105 ; 7.520 ; 7.187 ;
; Bus1_Sel[0] ; to_memory[1] ; 6.810 ; 7.168 ; 7.596 ; 7.308 ;
; Bus1_Sel[0] ; to_memory[2] ; 6.606 ; 6.934 ; 7.347 ; 7.025 ;
; Bus1_Sel[0] ; to_memory[3] ; 6.838 ; 7.355 ; 7.768 ; 7.276 ;
; Bus1_Sel[0] ; to_memory[4] ; 7.395 ; 7.718 ; 8.098 ; 7.800 ;
; Bus1_Sel[0] ; to_memory[5] ; 6.916 ; 7.244 ; 7.694 ; 7.335 ;
; Bus1_Sel[0] ; to_memory[6] ; 6.706 ; 7.162 ; 7.592 ; 7.165 ;
; Bus1_Sel[0] ; to_memory[7] ; 7.549 ; 8.209 ; 8.598 ; 8.059 ;
; Bus1_Sel[1] ; to_memory[0] ; 7.167 ; 7.204 ; 7.656 ; 7.597 ;
; Bus1_Sel[1] ; to_memory[1] ; 7.213 ; 7.204 ; 7.687 ; 7.731 ;
; Bus1_Sel[1] ; to_memory[2] ; 7.154 ; 7.147 ; 7.618 ; 7.710 ;
; Bus1_Sel[1] ; to_memory[3] ; 7.395 ; 7.395 ; 7.864 ; 7.917 ;
; Bus1_Sel[1] ; to_memory[4] ; 7.750 ; 7.820 ; 8.233 ; 8.207 ;
; Bus1_Sel[1] ; to_memory[5] ; 7.331 ; 7.290 ; 7.788 ; 7.800 ;
; Bus1_Sel[1] ; to_memory[6] ; 7.202 ; 7.253 ; 7.753 ; 7.718 ;
; Bus1_Sel[1] ; to_memory[7] ; 8.220 ; 8.240 ; 8.690 ; 8.763 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+-------------+--------------+-------+-------+-------+-------+
; Input Port  ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+-------------+--------------+-------+-------+-------+-------+
; Bus1_Sel[0] ; to_memory[0] ; 3.873 ; 4.064 ; 4.584 ; 4.498 ;
; Bus1_Sel[0] ; to_memory[1] ; 3.901 ; 4.100 ; 4.612 ; 4.544 ;
; Bus1_Sel[0] ; to_memory[2] ; 3.783 ; 4.014 ; 4.504 ; 4.410 ;
; Bus1_Sel[0] ; to_memory[3] ; 3.925 ; 4.228 ; 4.715 ; 4.559 ;
; Bus1_Sel[0] ; to_memory[4] ; 4.205 ; 4.428 ; 4.917 ; 4.863 ;
; Bus1_Sel[0] ; to_memory[5] ; 3.963 ; 4.184 ; 4.670 ; 4.607 ;
; Bus1_Sel[0] ; to_memory[6] ; 3.836 ; 4.107 ; 4.616 ; 4.466 ;
; Bus1_Sel[0] ; to_memory[7] ; 4.333 ; 4.734 ; 5.175 ; 5.024 ;
; Bus1_Sel[1] ; to_memory[0] ; 4.083 ; 4.019 ; 4.564 ; 4.736 ;
; Bus1_Sel[1] ; to_memory[1] ; 4.126 ; 3.953 ; 4.505 ; 4.799 ;
; Bus1_Sel[1] ; to_memory[2] ; 4.080 ; 3.915 ; 4.488 ; 4.795 ;
; Bus1_Sel[1] ; to_memory[3] ; 4.228 ; 4.071 ; 4.639 ; 4.933 ;
; Bus1_Sel[1] ; to_memory[4] ; 4.415 ; 4.384 ; 4.897 ; 5.098 ;
; Bus1_Sel[1] ; to_memory[5] ; 4.181 ; 4.122 ; 4.669 ; 4.886 ;
; Bus1_Sel[1] ; to_memory[6] ; 4.112 ; 4.057 ; 4.616 ; 4.794 ;
; Bus1_Sel[1] ; to_memory[7] ; 4.691 ; 4.603 ; 5.104 ; 5.434 ;
+-------------+--------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; IR[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Result[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Bus1_Sel[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus1_Sel[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus2_Sel[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Bus2_Sel[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ALU_Sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR_Load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MAR_Load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Load                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_Load                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_Load                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; PC_Inc                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_Load                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; IR[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IR[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; IR[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IR[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IR[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; IR[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; IR[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Result[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2744     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2744     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 23    ; 23   ;
; Unconstrained Input Port Paths  ; 452   ; 452  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 27 16:35:05 2024
Info: Command: quartus_sta data_path -c data_path
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'data_path.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.888
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.888            -183.586 clock 
Info (332146): Worst-case hold slack is 0.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.568               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.306            -161.009 clock 
Info (332146): Worst-case hold slack is 0.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.510               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.331
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.331             -84.477 clock 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.008 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4610 megabytes
    Info: Processing ended: Mon May 27 16:35:07 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


