test compile precise-output
set unwind_info=false
target aarch64

function %fn1(i8x16, i8x16) -> i16x8 {
block0(v0: i8x16, v1: i8x16):
  v2 = swiden_low v0
  v3 = swiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   sxtl v4.8h, v0.8b
;   sxtl v6.8h, v1.8b
;   mul v0.8h, v4.8h, v6.8h
;   ret

function %fn2(i8x16, i8x16) -> i16x8 {
block0(v0: i8x16, v1: i8x16):
  v2 = swiden_high v0
  v3 = swiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   sxtl2 v4.8h, v0.16b
;   sxtl2 v6.8h, v1.16b
;   mul v0.8h, v4.8h, v6.8h
;   ret

function %fn3(i16x8, i16x8) -> i32x4 {
block0(v0: i16x8, v1: i16x8):
  v2 = swiden_low v0
  v3 = swiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   sxtl v4.4s, v0.4h
;   sxtl v6.4s, v1.4h
;   mul v0.4s, v4.4s, v6.4s
;   ret

function %fn4(i16x8, i16x8) -> i32x4 {
block0(v0: i16x8, v1: i16x8):
  v2 = swiden_high v0
  v3 = swiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   sxtl2 v4.4s, v0.8h
;   sxtl2 v6.4s, v1.8h
;   mul v0.4s, v4.4s, v6.4s
;   ret

function %fn5(i32x4, i32x4) -> i64x2 {
block0(v0: i32x4, v1: i32x4):
  v2 = swiden_low v0
  v3 = swiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   smull v0.2d, v0.2s, v1.2s
;   ret

function %fn6(i32x4, i32x4) -> i64x2 {
block0(v0: i32x4, v1: i32x4):
  v2 = swiden_high v0
  v3 = swiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   smull2 v0.2d, v0.4s, v1.4s
;   ret

function %fn7(i8x16, i8x16) -> i16x8 {
block0(v0: i8x16, v1: i8x16):
  v2 = uwiden_low v0
  v3 = uwiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   uxtl v4.8h, v0.8b
;   uxtl v6.8h, v1.8b
;   mul v0.8h, v4.8h, v6.8h
;   ret

function %fn8(i8x16, i8x16) -> i16x8 {
block0(v0: i8x16, v1: i8x16):
  v2 = uwiden_high v0
  v3 = uwiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   uxtl2 v4.8h, v0.16b
;   uxtl2 v6.8h, v1.16b
;   mul v0.8h, v4.8h, v6.8h
;   ret

function %fn9(i16x8, i16x8) -> i32x4 {
block0(v0: i16x8, v1: i16x8):
  v2 = uwiden_low v0
  v3 = uwiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   uxtl v4.4s, v0.4h
;   uxtl v6.4s, v1.4h
;   mul v0.4s, v4.4s, v6.4s
;   ret

function %fn10(i16x8, i16x8) -> i32x4 {
block0(v0: i16x8, v1: i16x8):
  v2 = uwiden_high v0
  v3 = uwiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   uxtl2 v4.4s, v0.8h
;   uxtl2 v6.4s, v1.8h
;   mul v0.4s, v4.4s, v6.4s
;   ret

function %fn11(i32x4, i32x4) -> i64x2 {
block0(v0: i32x4, v1: i32x4):
  v2 = uwiden_low v0
  v3 = uwiden_low v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   umull v0.2d, v0.2s, v1.2s
;   ret

function %fn12(i32x4, i32x4) -> i64x2 {
block0(v0: i32x4, v1: i32x4):
  v2 = uwiden_high v0
  v3 = uwiden_high v1
  v4 = imul v2, v3
  return v4
}

; block0:
;   umull2 v0.2d, v0.4s, v1.4s
;   ret

