# **7. Bumblebee内核CSR寄存器介绍**<div id="7"></div>



## **7.1. Bumblebee内核CSR寄存器概述**<div id="7-1"></div>

RISC-V的架构中定义了一些控制和状态寄存器（Control and Status Register， CSR）， 用于配置或者记录一些运行的状态。CSR寄存器是处理器核内部的寄存器，使用其专有的12位地址编码空间。



## **7.2. Bumblebee内核的CSR寄存器列表**<div id="7-2"></div>

Bumblebee内核支持的CSR寄存器列表如表 71所示，其中包括RISC-V标准的CSR寄存器（RV32IMAC架构支持Machine Mode和User Mode相关）和Bumblebee内核自定义扩展的CSR寄存器。



​                                            **<center>表 7-1 Bumblebee内核支持的CSR寄存器列表</center>**

| 类型                          | CSR地址 | 读写属性 | 名称          | 全称                                                         |
| ----------------------------- | ------- | -------- | ------------- | ------------------------------------------------------------ |
| RISC-V标准CSR（Machine Mode） | 0xF11   | MRO      | mvendorid     | 商业供应商编号寄存器（Machine Vendor ID Register）           |
|                               | 0xF12   | MRO      | marchid       | 架构编号寄存器（Machine Architecture ID Register）           |
|                               | 0xF13   | MRO      | mimpid        | 硬件实现编号寄存器（Machine Implementation ID Register）     |
|                               | 0xF14   | MRO      | mhartid       | Hart编号寄存器（Hart ID Register）                           |
|                               | 0x300   | MRW      | mstatus       | 异常处理状态寄存器                                           |
|                               | 0x301   | MRO      | misa          | 指令集架构寄存器（Machine ISA Register）                     |
|                               | 0x304   | MRW      | mie           | 局部中断屏蔽控制寄存器（Machine Interrupt Enable Register）  |
|                               | 0x305   | MRW      | mtvec         | 异常入口基地址寄存器                                         |
|                               | 0x307   | MRW      | mtvt          | ECLIC中断向量表的基地址                                      |
|                               | 0x340   | MRW      | mscratch      | 暂存寄存器（Machine Scratch Register）                       |
|                               | 0x341   | MRW      | mepc          | 异常PC寄存器（Machine Exception Program Counter）            |
|                               | 0x342   | MRW      | mcause        | 异常原因寄存器（Machine Cause Register）                     |
|                               | 0x343   | MRW      | mtval         | 异常值寄存器（Machine Trap Value Register）                  |
|                               | 0x344   | MRW      | mip           | 中断等待寄存器（Machine Interrupt Pending Register）         |
|                               | 0x345   | MRW      | mnxti         | 标准寄存器用于使能中断，处理下一个中断并返回下一个中断的handler入口地址 |
|                               | 0x346   | MRO      | mintstatus    | 标准寄存器用于保存当前中断Level                              |
|                               | 0x348   | MRW      | mscratchcsw   | 标准寄存器用于在特权模式变化时交换mscratch与目的寄存器的值   |
|                               | 0x349   | MRW      | mscratchcswl  | 标准寄存器用于在中断Level变化时交换mscratch与目的寄存器的值  |
|                               | 0xB00   | MRW      | mcycle        | 周期计数器的低32位（Lower 32 bits of Cycle counter）         |
|                               | 0xB80   | MRW      | mcycleh       | 周期计数器的高32位（Upper 32 bits of Cycle counter）         |
|                               | 0xB02   | MRW      | minstret      | 完成指令计数器的低32位（Lower 32 bits of Instructions-retired counter） |
|                               | 0xB82   | MRW      | minstrech     | 完成指令计数器的高32位（Upper 32 bits of Instructions-retired counter） |
| RISC-V标准CSR(User Mode)      | 0xC00   | URO      | cycle         | mcycle寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的CY比特域来控制，请参见第7.4.29节了解其详情。 |
|                               | 0xC01   | URO      | time          | mtime寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的TM比特域来控制，请参见第7.4.29节了解其详情。 |
|                               | 0xC02   | URO      | instret       | minstret寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的IR比特域来控制，请参见第7.4.29节了解其详情。 |
|                               | 0xC80   | URO      | cycleh        | mcycleh寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的CY比特域来控制，请参见第7.4.29节了解其详情。 |
|                               | 0xC81   | URO      | timeh         | mtimeh寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的TM比特域来控制，请参见第7.4.29节了解其详情。 |
|                               | 0xC82   | URO      | instreth      | minstreth寄存器的只读副本。注意：该寄存器在User Mode下是否可读由CSR寄存器mcounteren的IR比特域来控制，请参见第7.4.29节了解其详情。 |
| Bumblebee内核自定义CSR        | 0x320   | MRW      | mcountinhibit | 自定义寄存器用于控制计数器的开启和关闭                       |
|                               | 0x7c3   | MRO      | mnvec         | NMI处理入口基地址寄存器                                      |
|                               | 0x7c4   | MRW      | msubm         | 自定义寄存器用于保存Core当前的Trap类型，以及进入Trap前的Trap类型。 |
|                               | 0x7d0   | MRW      | mmisc_ctl     | 自定义寄存器用于控制NMI的处理程序入口地址                    |
|                               | 0x7d6   | MRW      | msavestatus   | 自定义寄存器用于保存mstatus值                                |
|                               | 0x7d7   | MRW      | msaveepc1     | 自定义寄存器用于保存第一级嵌套NMI或异常的mepc                |
|                               | 0x7d8   | MRW      | msavecause1   | 自定义寄存器用于保存第一级嵌套 NMI或异常的mcause             |
|                               | 0x7d9   | MRW      | msaveepc2     | 自定义寄存器用于保存第二级嵌套 NMI或异常的mepc               |
|                               | 0x7da   | MRW      | msavecause2   | 自定义寄存器用于保存第二级嵌套 NMI或异常的mcause             |
|                               | 0x7eb   | MRW      | pushmsubm     | 自定义寄存器用于将msubm的值存入堆栈地址空间                  |
|                               | 0x7ec   | MRW      | mtvt2         | 自定义寄存器用于设定非向量中断处理模式的中断入口地址         |
|                               | 0x7ed   | MRW      | jalmnxti      | 自定义寄存器用于使能ECLIC中断，该寄存器的读操作能处理下一个中断同时返回下一个中断handler的入口地址，并跳转至此地址。 |
|                               | 0x7ee   | MRW      | pushmcause    | 自定义寄存器用于将mcause的值存入堆栈地址空间                 |
|                               | 0x7ef   | MRW      | pushmepc      | 自定义寄存器用于将mepc的值存入堆栈地址空间                   |
|                               | 0x811   | MRW      | sleepvalue    | WFI的休眠模式寄存器                                          |
|                               | 0x812   | MRW      | txevt         | 发送Event寄存器                                              |
|                               | 0x810   | MRW      | wfe           | Wait for Event控制寄存器                                     |

注意：

- MRW表示Machine Mode Readable/Writeable 
- MRO表示Machine Mode Read-Only
- URW表示User Mode Readable/Writeable
- URO表示User Mode Read-Only



## **7.3. Bumblebee内核的CSR寄存器的访问权限**<div id="7-3"></div>

Bumblebee内核对于CSR寄存器的访问权限规定如下：

- 无论是在Machine Mode还是User Mode下：
  - 如果向不存在的CSR寄存器地址区间进行读写操作，则会产生Illegal Instruction Exception。
- 在Machine Mode下：
  - 对MRW或者URW属性的CSR寄存器进行读写操作则一切正常。
  - 对MRO或者URO属性的CSR寄存器进行读操作则一切正常。
  - 如果向MRO或者URO属性的CSR寄存器进行写操作，则会产生Illegal Instruction Exception。
- 在User Mode下：
  - 对URW属性的CSR寄存器进行读写操作均一切正常。
  - 对URO属性的CSR寄存器进行读操作则一切正常。
    - 注意：对于URO属性的cycle、cycleh、time、timeh、instret、instreth寄存器，其能否可读还受mcounteren的相关比特域来控制，请参见7.4.29了解其详情。
  - 如果向URO属性的CSR寄存器进行写操作，则会产生Illegal Instruction Exception。
  - 如果向MRW或者MRO属性的CSR寄存器进行读写操作，则会产生Illegal Instruction Exception。



## **7.4. Bumblebee内核支持的RISC-V标准CSR**<div id="7-4"></div>

本节介绍Bumblebee内核自定义的CSR寄存器（RV32IMAC架构支持Machine Mode和User Mode相关）。



### **7.4.1. misa**<div id="7-4-1"></div>

misa寄存器用于指示当前处理器所支持的架构特性。

misa寄存器的最高两位用于指示当前处理器所支持的架构位数：

- 如果最高两位值为1，则表示当前为32位架构（RV32）。
- 如果最高两位值为2，则表示当前为64位架构（RV64）。
- 如果最高两位值为3，则表示当前为128位架构（RV128）。

misa寄存器的低26位用于指示当前处理器所支持的RISC-V ISA中不同模块化指令子集，每一位表示的模块化指令子集如图 7-1中所示。该寄存器其他未使用到的比特域为常数0。

![](7.4/7.4.1.assets/27.png)

​                                       **<center>图 7-1 misa 寄存器低26位各域表示的模块化指令子集</center>**



注意：misa寄存器在RISC-V架构文档中被定义为可读可写的寄存器，从而允许某些处理器的设计能够动态地配置某些特性。但是在Bumblebee内核的实现中，misa寄存器为只读寄存器，恒定地反映不同型号处理器核所支持的ISA模块化子集。



### **7.4.2. mie**<div id="7-4-2"></div>

ECLIC中断模式下mie寄存器的控制位不起作用，读mie返回全0。



### **7.4.3. mvendorid**<div id="7-4-3"></div>

​		此寄存器是只读寄存器，用于反映该处理器核的商业供应商编号（Vendor ID）。

如果此寄存器的值为0，则表示此寄存器未实现。



### **7.4.4. marchid**<div id="7-4-4"></div>

​		此寄存器是只读寄存器，用于反映该处理器核的硬件实现微架构编号（Microarchitecture ID）。

如果此寄存器的值为0，则表示此寄存器未实现。



### **7.4.5. mimpid**<div id="7-4-5"></div>

​		此寄存器是只读寄存器，用于反映该处理器核的硬件实现编号（Implementation ID）。

如果此寄存器的值为0，则表示此寄存器未实现。



### **7.4.6. mhartid**<div id="7-4-6"></div>

此寄存器是只读寄存器，用于反映当前Hart的编号（Hart ID）。

Hart（取“Hardware Thread”之意）表示一个硬件线程，单个处理器核中可能实现多份硬件线程，譬如硬件超线程（Hyper-threading）技术，每套线程有自己独立的寄存器组等上下文资源，但大多数的运算资源均被所有硬件线程复用，因此面积效率很高。在这样的硬件超线程处理器中，一个核内便存在着多个硬件线程（Hart）。

Bumblebee内核中Hart编号值受输入信号core_mhartid控制。注意：RISC-V架构规定，如果在单Hart或者多Hart的系统中，起码要有一个Hart的编号必须是0。



### **7.4.7. mstatus**<div id="7-4-7"></div>

mstatus寄存器是机器模式（Machine Mode）下的状态寄存器。mstatus寄存器中各控制位域如表 7-2所示。



​                                                       **<center>表 7-2 mstatus寄存器各控制位</center>**

| **域**       | **位** | **复位值** | **描述**                 |
| ------------ | ------ | ---------- | ------------------------ |
| **Reserved** | 2:0    | N/A        | 未使用的域为常数0        |
| **MIE**      | 3      | 0          | 参见第7.4.8节了解其详情  |
| **Reserved** | 6:4    | N/A        | 未使用的域为常数0        |
| **MPIE**     | 7      | 0          | 参见第7.4.9节了解其详情  |
| **Reserved** | 10:8   | N/A        | 未使用的域为常数0        |
| **MPP**      | 12:11  | 0          | 参见第7.4.9节了解其详情  |
| **FS**       | 14:13  | 0          | 参见第7.4.10节了解其详情 |
| **XS**       | 16:15  | 0          | 参见第7.4.11节了解其详情 |
| **Reserved** | 17     | N/A        | 未使用的域，值是无关的   |
| **Reserved** | 30:18  | N/A        | 未使用的域为常数0        |
| **SD**       | 31     | 0          | 参见第7.4.12节了解其详情 |



### **7.4.8. mstatus的MIE域**<div id="7-4-8"></div>

mstatus寄存器中的MIE域表示全局中断使能：

当MIE域的值为1时，表示中断的全局开关打开，中断能够被正常响应；

当MIE域的值为0时，表示全局关闭中断，中断被屏蔽，无法被响应。

注意：Bumblebee内核在进入异常、中断或者NMI处理模式时，MIE的值会被更新成为0（意味着进入异常、中断或者NMI处理模式后中断被屏蔽）。



### **7.4.9. mstatus的MPIE和MPP域**<div id="7-4-9"></div>

mstatus寄存器中的MPIE和MPP域分别用于自动保存进入异常，NMI和中断之前mstatus.MIE、特权模式（Privilege Mode）时进行自动恢复。

Bumblebee内核进入异常时更新mstatus寄存器MPIE和MPP域的硬件行为，请参见3.4.5节了解其详情。

Bumblebee内核退出异常时（在异常处理模式下执行mret指令）更新mstatus寄存器MPIE和MPP域的硬件行为，请参见3.5.2节了解其详情。

Bumblebee内核进入NMI时更新mstatus寄存器MPIE和MPP域的硬件行为，请参见4.3.4节了解其详情。

Bumblebee内核退出NMI时（在异常处理模式下执行mret指令）更新mstatus寄存器MPIE和MPP域的硬件行为，请参见4.4.2节了解其详情。

Bumblebee内核进入中断时更新mstatus寄存器MPIE和MPP域的硬件行为，请参见5.6.5节了解其详情。

Bumblebee内核退出中断时（在异常处理模式下执行mret指令）更新mstatus寄存器MPIE和MPP域的硬件行为，请参见5.7.2节了解其详情。

注意： mstatus.MPIE域和mstatus.MPP域的值与mcause.MPIE域和mcause.MPP域的值是镜像关系，即，在正常情况下，mstatus.MPIE域的值与mcause.MPIE域的值总是完全一样，mstatus.MPP域的值与mcause.MPP域的值总是完全一样。



### **7.4.10. mstatus的FS域**<div id="7-4-10"></div>

mstatus寄存器中的FS域用于维护或反映浮点单元的状态。

注意：此域只有在配置了浮点指令（“F”或者“D”指令子集）时才会存在。

FS域由两位组成，其编码如下图所示。



![](7.4/7.4.10.assets/28.png)

​                                                               **<center>图 7-2 FS域表示的状态编码</center>**



FS域的更新准则如下：

- FS上电后的默认值为0，意味着浮点单元的状态为Off。因此为了能够正常使用浮点单元，软件需要使用CSR写指令将FS的值改写为非0值以打开浮点单元（FPU）的功能。
- 如果FS的值为1或者2，当执行了任何的浮点指令之后，FS的值会自动切换为3，表示浮点单元的状态为Dirty（状态发生了改变）。
- 如果处理器不想使用浮点运算单元（譬如将浮点单元关电以节省功耗），可以使用CSR写指令将mstatus寄存器的FS域设置成0，将浮点单元的功能予以关闭。当浮点单元的功能关闭之后，任何访问浮点CSR寄存器的操作或者任何执行浮点指令的行为都将会产生非法指令（Illegal Instruction）异常。

除了用于上述功能，FS域的值还用于操作系统在进行上下文切换时的指引信息，感兴趣的用户请参见RISC-V“特权架构文档版本1.10”原文。



### **7.4.11. mstatus的XS域**<div id="7-4-11"></div>

mstatus寄存器中的XS域与FS域的作用类似，但是其用于维护或反映用户自定义的扩展指令单元状态。

在标准的RISC-V“特权架构文档版本1.10”中定义XS域为只读域，其用于反映所有自定义扩展指令单元的状态总和。但请注意：在Bumblebee内核的硬件实现中，将XS域设计成可写可读域，其作用完全与FS域类似，软件可以通过改写XS域的值达到打开或者关闭协处理器扩展指令单元的目的。

与FS域类似，XS除了用于上述功能之外还用于操作系统在进行上下文切换时的指引信息，感兴趣的用户请参见RISC-V“特权架构文档版本1.10”原文。



### **7.4.12. mstatus的SD域**<div id="7-4-12"></div>

mstatus寄存器中的SD域是一个只读域，其反映了XS域或者FS域处于脏（Dirty）状态。其逻辑关系表达式为：SD = （（FS==11） OR （XS==11））。

之所以设置此只读的SD域是为了方便软件快速的查询XS域或者FS域是否处于脏（Dirty）状态，从而在上下文切换时可以快速判断是否需要对浮点单元或者扩展指令单元进行上下文的保存。感兴趣的用户请参见RISC-V“特权架构文档版本1.10”原文。



### **7.4.13. mtvec**<div id="7-4-13"></div>

mtvec寄存器用于配置中断和异常处理程序的入口地址。

- 当mtvec配置中断的异常处理程序入口地址时要点如下：
  - 异常处理程序采用4byte对齐的mtvec地址（将mtvec的低2bit用0代替）作为入口地址。
- 当mtvec配置中断程序的入口地址时要点如下：
  - 当mtvec.MODE != 6’b000011 时，处理器使用“默认中断模式”。 
  - 当mtvec.MODE = 6’b000011时，处理器使用“ECLIC中断模式”，推荐使用此模式。
    - 中断为非向量处理模式时的入口地址和要点如第5.13.2节中所述。 
    - 中断为向量处理模式时的入口地址和要点如第5.13.1节中所述。 

mtvec寄存器各地址位域如表 7-3所示。



​                                                  **<center>表 7-3 mtvec寄存器各控制位</center>**

| **域**   | **位** | **描述**                                                     |
| -------- | ------ | ------------------------------------------------------------ |
| **ADDR** | 31:6   | mtvec地址                                                    |
| **MODE** | 5:0    | n MODE域为中断处理模式控制域：l 000011: ECLIC中断模式（推荐模式）l Others: 默认中断模式 |



### **7.4.14. mtvt**<div id="7-4-14"></div>

mtvt寄存器用于保存ECLIC中断向量表的基地址，此基地址至少为64byte对齐。

为了提升性能减少硬件门数，硬件根据实际实现的中断的个数来决定mtvt的对齐方式，具体如表 7-4所示。



​                                                                 **<center>表 7-4 mtvt对齐方式</center>**

| 最大中断个数 | mtvt对齐方式 |
| ------------ | ------------ |
| 0 to 16      | 64-byte      |
| 17 to 32     | 128-byte     |
| 33 to 64     | 256-byte     |
| 65 to 128    | 512-byte     |
| 129 to 256   | 1KB          |
| 257 to 512   | 2KB          |
| 513 to 1024  | 4KB          |
| 1025 to 2048 | 8KB          |
| 2045 to 4096 | 16KB         |



### **7.4.15. mscratch**<div id="7-4-15"></div>

mscratch寄存器用于Machine Mode下的程序临时保存某些数据。mscratch寄存器可以提供一种保存和恢复机制，譬如，在进入中断或者异常处理模式后，将应用程序的用户堆栈指针（SP）寄存器临时存入mscratch寄存器中，然后在退出异常处理程序之前，将mscratch寄存器中的值读出恢复至用户堆栈指针（SP）寄存器。



### **7.4.16. mepc**<div id="7-4-16"></div>

mepc寄存器用于保存进入异常之前处理器正在执行指令的PC值，作为异常的返回地址。

为了理解此寄存器，请先参见第0章系统地了解异常的相关信息。

注意：

- 处理器进入异常时，mepc寄存器被同时更新以反映当前遇到异常的指令的PC值。
- 值得注意的是，虽然mepc寄存器会在异常发生时自动被硬件更新，但是mepc寄存器本身也是一个（在Machine Mode下）可读可写的寄存器，因此软件也可以直接写该寄存器以修改它的值。

mepc寄存器各地址位域如表 7-5所示。



​                                                        **<center>表 7-5 mepc寄存器各控制位</center>**

| **域**       | **位** | **描述**                                 |
| ------------ | ------ | ---------------------------------------- |
| **EPC**      | 31：1  | 保存异常发生前处理器正在执行的指令的PC值 |
| **Reserved** | 0      | 未使用的域为常数0                        |



### **7.4.17. mcause**<div id="7-4-17"></div>

mcause寄存器，用于保存进入NMI、异常和中断之前的出错原因，以便于对Trap原因进行诊断和调试。

mcause寄存器各地址位域如表 7-6所示。



​                                                    **<center>表 7-6 mcause寄存器各控制位</center>**

| **域**        | **位** | **描述**                                                     |
| ------------- | ------ | ------------------------------------------------------------ |
| **INTERRUPT** | 31     | 表示当前Trap种类：                                                                                                0：异常或者NMI                                                                                                      1：中断 |
| **MINHV**     | 30     | 表示处理器正在读取中断向量表                                 |
| **MPP**       | 29:28  | 进入中断之前的特权模式，与mstatus.mpp相同                    |
| **MPIE**      | 27     | 进入中断之前的中断使能，与mstatus.mpie相同                   |
| **Reserved**  | 26:24  | 未使用的域为常数0                                            |
| **MPIL**      | 23:16  | 前一个中断级别                                               |
| **Reserved**  | 15:12  | 未使用的域为常数0                                            |
| **EXCCODE**   | 11:0   | 异常/中断编码                                                |



注意：

- mstatus寄存器的MPIE和MPP域与mcause的MPIE和MPP域为镜像关系。
- NMI的mcause.EXCCODE可能为0x1或者0xfff，实际值由mmisc_ctl控制，详情请参考7.5.4节。



### **7.4.18. mtval（mbadaddr）**<div id="7-4-18"></div>

mtval寄存器（又名mbadaddr，有些版本的工具链只识别此名称），用于保存进入异常之前的出错指令的编码值或者存储器访问的地址值，以便于对异常原因进行诊断和调试。

为了理解此寄存器，请先参见第0章系统地了解异常的相关信息。

Bumblebee内核进入异常时，mtval寄存器被同时更新以反映当前遇到异常的信息。



### **7.4.19 mip**<div id="7-4-19"></div>

ECLIC中断模式下mip寄存器的控制位不起作用，读mip返回全0。



### **7.4.20. mnxti**<div id="7-4-20"></div>

mnxti （Next Interrupt Handler Address and Interrupt-Enable CSR）可以被软件访问用来处理处于相同Privilege Mode下的下一个中断，同时不会造成冲刷流水线以及上下文保存恢复。

mnxti寄存器可通过CSRRSI/CSRRCI指令来访问，读操作返回值是下一个中断的handler地址，而mnxti的写回操作会更新中断使能的状态。

注意：

1. 对于不同Privilege Mode的中断，硬件会以中断嵌套的方式处理，因此mnxti只会处理相同Privilege Mode下的下一个中断。
2. mnxti寄存器与常规的CSR指令不一样，其返回值与常规寄存器的RMW（read-modify-write）操作的值不同：

- mnxti的CSR读操作的返回值有以下两种情况：
  - 当出现以下情况时，返回值为0。
    - 没有可以响应的中断
    - 当下最高优先级的中断是向量中断
  - 当中断为非向量中断时，返回此中断的中断处理程序入口地址。
- mnxti的CSR写操作会更新以下寄存器及寄存器域：
  - mstatus是当前RMW（read-modify-write）操作的目的寄存器
  - mcause.EXCCODE域和会被分别更新为当前响应中断的中断id
  - mintstatus.MIL域被更新为当前响应中断的中断级别（Level）。



### **7.4.21. mintstatus**<div id="7-4-21"></div>

mintstatus寄存器保存每个Privilege Mode下的有效中断的中断level。



​                                                      **<center>表 7-7 minstatus寄存器的控制位</center>**

| **域**       | **位** | **描述**                    |
| ------------ | ------ | --------------------------- |
| **MIL**      | 31:24  | Machine Mode的有效中断level |
| **Reserved** | 23：8  | 未使用的域为常数0           |
| **UIL**      | 7:0    | User Mode的有效中断level    |



### **7.4.22. mscratchcsw**<div id="7-4-22"></div>

mscratchcsw寄存器用于在多个特权模式间切换时，交换目的寄存器与mscratch的值来加速中断处理。

使用带读操作的CSR指令访问mscratchcsw，在出现中断前后特权模式不一致时，有以下伪指令所示的寄存器操作：

```
 csrrw rd， mscratchcsw， rs1

  // Pseudocode operation.
  if （mcause.mpp!=M-mode） then {
      t = rs1; rd = mscratch; mscratch = t;
  } else {
      rd = rs1; // mscratch unchanged.
  }

  // Usual use: csrrw sp， mscratchcsw， sp
```



处理器在低特权模式（Privilege Mode）时发生中断，处理器进入高特权模式处理中断，在处理中断时，需要使用堆栈来保存进入中断前的处理器状态。此时如果继续使用低特权模式下的堆栈指针（SP）， 则高特权模式下堆栈的数据会存储在低特权模式可以访问的区间，导致出现高特权模式的数据泄露给低特权模式这一安全漏洞。为避免此安全漏洞，RISC-V架构规定当处理器处于低特权模式时，需要将高特权模式的堆栈指针（SP）保存至mscratch寄存器，这样在进入高特权模式后，处理器可以用mscratch寄存器的值来恢复高特权模式的堆栈指针（SP）。

使用常规指令来执行以上的程序需要耗费较多的cycle， 为此RISC-V架构定义mscratchcsw寄存器，在进入中断后立刻执行mscratchcsw寄存器指令，交换mscratch与SP的值，用来恢复高特权模式的堆栈指针（SP），同时备份低特权模式的堆栈指针（SP）至mscratch寄存器。在执行mret指令退出中断前，也加上一条mscratchcsw指令， 交换mscratch寄存器和堆栈指针（SP）的值，将高特权模式的堆栈指针（SP）再次备份到mscratch，同时恢复低特权模式的堆栈指针（SP）。这样，只需要两条指令便可以解决不同特权模式的堆栈指针（SP）切换问题，加速了中断处理。

注意：为了避免虚拟化的漏洞，软件不能直接读取处理器当前的特权模式（Privilege Mode）。如果软件试图在更低的特权模式下访问给定特权模式下的mscratchcsw做寄存器swap操作会导致处理器进入Trap，因此mscratchcsw不会导致虚拟化漏洞。



### **7.4.23. mscratchcswl**<div id="7-4-23"></div>

mscratchcswl寄存器用于在多个中断level间切换时，交换目的寄存器与mscratch的值来加速中断处理。

使用带读操作的CSR指令访问mscratchcsw，当特权模式不变，在出现中断程序和应用程序的切换时，有以下伪指令所示的寄存器操作：

```
csrrw rd， mscratchcswl， rs1


  // Pseudocode operation.

  if （ （mcause.mpil==0） != （mintstatus.mil == 0） ） then {

​      t = rs1; rd = mscratch; mscratch = t;

  } else {

​      rd = rs1; // mscratch unchanged.

  }

 
  // Usual use: csrrw sp， mscratchcswl， sp
```



在单一特权模式下，将中断处理程序任务与应用程序任务的堆栈空间分离可以增强健壮性、减少空间使用并有助于系统调试。中断处理程序任务具有非零中断级别，而应用程序任务具有零中断级别，根据这一特性RISC-V架构定义了mscratchcswl寄存器。与mscratchcsw类似，在中断程序入口和出口分别添加一条mscratchcswl可以实现中断处理程序与应用程序之间的快速的堆栈指针切换，保证中断处理程序和应用程序的堆栈空间分离。



### **7.4.24. mcycle和mcycleh**<div id="7-4-24"></div>

RISC-V架构定义了一个64位宽的时钟周期计数器，用于反映处理器执行了多少个时钟周期。只要处理器处于执行状态时，此计数器便会不断自增计数。

mcycle寄存器反映了该计数器低32位的值，mcycleh寄存器反映了该计数器高32位的值。

mcycle和mcycleh寄存器可以用于衡量处理器的性能，且具备可读可写属性，因此软件可以通过CSR指令改写mcycle和mcycleh寄存器中的值。

由于考虑到此计数器计数会消耗某些动态功耗，因此在Bumblebee内核的实现中，在自定义CSR寄存器mcountinhibit中额外增加了一位控制域，软件可以配置此控制域将mcycle和mcycleh对应的计数器停止计数，从而在不需要衡量性能之时停止计数器以达到省电的作用。请参见7.5.1节了解更多mcountinhibit寄存器信息。

注意：如果在调试模式下时，此计数器并不会计数，只有在正常功能模式下，计数器才会进行计数。



### **7.4.25. minstret和minstreth**<div id="7-4-25"></div>

RISC-V架构定义了一个64位宽的指令完成计数器，用于反映处理器成功执行了多少条指令。只要处理器每成功执行完成一条指令，此计数器便会自增计数。

minstret寄存器反映了该计数器低32位的值，minstreth寄存器反映了该计数器高32位的值。

minstret和minstreth寄存器可以用于衡量处理器的性能，且具备可读可写属性，因此软件可以通过CSR指令改写minstret和minstreth寄存器中的值。

由于考虑到此计数器计数会消耗某些动态功耗，因此在Bumblebee内核的实现中，在自定义的CSR寄存器mcountinhibit中额外增加了一位控制域，软件可以配置此控制域将minstret和minstreth对应的计数器停止计数，从而在不需要衡量性能之时停止计数器以达到省电的作用。请参见7.5.1节了解更多mcountinhibit寄存器信息。

注意：如果在调试模式下时，此计数器并不会计数，只有在正常功能模式下，计数器才会进行计数。



### **7.4.26. cycle和cycleh**<div id="7-4-26"></div>

cycle和cycleh分别是mcycle和mcycleh的只读副本。该寄存器在User Mode下是否可读由CSR寄存器mcounteren的CY比特域来控制，请参见第7.4.29节了解其详情。



### **7.4.27. instret和instreth**<div id="7-4-27"></div>

instret和instreth分别是minstret和minstreth的只读副本。该寄存器在User Mode下是否可读由CSR寄存器mcounteren的IR比特域来控制，请参见第7.4.29节了解其详情。



### **7.4.28. time和timeh**<div id="7-4-28"></div>

time和timeh分别是mtime和mtimeh的只读副本。该寄存器在User Mode下是否可读由CSR寄存器mcounteren的TM比特域来控制，请参见第7.4.29节了解其详情。



### **7.4.29. mcounteren**<div id="7-4-29"></div>

该寄存器只有在支持User Mode的配置下才会存在。mcounteren寄存器中各控制位域如表 7-8所示。



​                                                **<center>表 7-8 mcounteren寄存器各控制位</center>**

| **域**       | **位** | **描述**                                                     |
| ------------ | ------ | ------------------------------------------------------------ |
| **CY**       | 0      | 此位控制在User Mode下是否能够访问cycle和cycleh寄存器：n 如果此位为1，则在User Mode下能够正常访问cycle和cycleh。n 如果此为为0，则在User Mode下访问cycle和cycleh会触发illegal instruction exception。此位复位默认值为0 |
| **TM**       | 1      | 此位控制在User Mode下是否能够访问time和timeh寄存器：n 如果此位为1，则在User Mode下能够正常访问time和timeh。n 如果此为为0，则在User Mode下访问time和timeh会触发illegal instruction exception。此位复位默认值为0 |
| **IR**       | 2      | 此位控制在User Mode下是否能够访问instret和instreth寄存器：n 如果此位为1，则在User Mode下能够正常访问instret和instreth。n 如果此为为0，则在User Mode下访问instret和instreth会触发illegal instruction exception。此位复位默认值为0 |
| **Reserved** | 3~31   | 其他未使用的域为常数0                                        |



## **7.5. Bumblebee内核自定义的CSR**<div id="7-5"></div>

本节介绍Bumblebee内核自定义的CSR寄存器。



### **7.5.1. mcountinhibit**<div id="7-5-1"></div>

mcountinhibit寄存器用于控制mcycle和minstret的计数，各控制位域如表 7-9所示。



​                                                   **<center>表 7-9 mcountihibit寄存器各控制位</center>**

| **域**       | **位** | **描述**                    |
| ------------ | ------ | --------------------------- |
| **Reserved** | 31:3   | 未使用的域为常数0           |
| **IR**       | 2      | IR为1时minstret的计数被关闭 |
| **Reserved** | 1      | 未使用的域为常数0           |
| **CY**       | 0      | CY为1时mcycle的计数被关闭   |



### **7.5.2. mnvec**<div id="7-5-2"></div>

mnvec寄存器用于配置NMI的入口地址。

为了理解此寄存器，请先参见第4章系统地了解NMI的相关信息。

在处理器的程序执行过程中，一旦遇到NMI发生，则终止当前的程序流，处理器被强行跳转到一个新的PC地址，Bumblebee内核进入NMI后跳入的PC地址即由mnvec寄存器指定。

注意：mnvec的值由mmisc_ctl控制，更多细节请参考7.5.4节。



### **7.5.3. msubm**<div id="7-5-3"></div>

Bumblebee内核自定义msubm寄存器用于保存进入Trap前后的Trap类型。

msubm寄存器中各控制位域如表 7-10所示。



​                                                      **<center>表 7-10 msubm寄存器各控制位</center>**

| **域**       | **位** | **描述**                                                     |
| ------------ | ------ | ------------------------------------------------------------ |
| **Reserved** | 31:10  | 未使用的域为常数0                                            |
| **PTYP**     | 9:8    | 保存进入Trap之前的Trap 类型：n 0：非Trap状态n 1：中断n 2：异常n 3：NMI |
| **TYP**      | 7:6    | 指示Core当前的Trap类型:n 0：非Trap状态n 1：中断n 2：异常n 3：NMI |
| **Reserved** | 5:0    | 未使用的域为常数0                                            |



### **7.5.4. mmisc_ctl**<div id="7-5-4"></div>

Bumblebee内核自定义mmisc_ctl寄存器用于控制mnvec和NMI的mcause值。

mmisc_ctl寄存器中各控制位域如表 7-11所示。



​                                                 **<center>表 7-11 mmisc_ctl寄存器各控制位</center>**

| **域**                | **位** | **描述**                                                     |
| --------------------- | ------ | ------------------------------------------------------------ |
| **Reserved**          | 31:10  | 未使用的域为常数0                                            |
| **NMI_****CAUSE_FFF** | 9      | 控制mnvec及NMI的mcause.EXCCODE：n 0：mnvec的值等于处理器reset后的PC， NMI的mcause.EXCCODE为0x1n 1：mnvec的值与mtvec一致，NMI的mcause.EXCCODE为0xfff |
| **Reserved**          | 8:0    | 未使用的域为常数0                                            |



### **7.5.5. msavestatus**<div id="7-5-5"></div>

msavestatus用于存储mstatus和msubm的值，以保证mstatus和msubm的各个域的状态不会被NMI或者异常冲刷掉。msavestatus有两级堆栈，最多可支持3级异常/NMI状态保存。更多两级NMI/异常状态堆栈，请参见4.6节。

msavestatus寄存器各控制位如表 7-12所示。



​                                          **<center>表 7-12 msavestatus寄存器各控制位</center>**

| **域**       | **位** | **描述**                                 |
| ------------ | ------ | ---------------------------------------- |
| **Reserved** | 31:16  | 未使用的域为常数0                        |
| **PTYP2**    | 15:14  | 第二级嵌套NMI/异常发生前的Trap类型       |
| **Reserved** | 13:11  | 未使用的域为常数0                        |
| **MPP2**     | 10:9   | 第二级嵌套NMI/异常发生前的Privilege mode |
| **MPIE2**    | 8      | 第二级嵌套NMI/异常发生前的中断使能状态   |
| **PTYP1**    | 7:6    | 第一级嵌套NMI/异常发生前的Trap类型       |
| **Reserved** | 5:3    | 未使用的域为常数0                        |
| **MPP1**     | 2:1    | 第一级嵌套NMI/异常发生前的Privilege mode |
| **MPIE1**    | 0      | 第一级嵌套NMI/异常发生前的中断使能状态   |



### **7.5.6. msaveepc1和msaveepc2**<div id="7-5-6"></div>

msaveepc1和msaveepc2分别作为一级NMI/异常状态堆栈和二级NMI/异常状态堆栈，用来存储第一级嵌套NMI/异常发生前的PC，以及第二级嵌套NMI/异常发生前的PC。

- msaveepc2 <= msaveepc1 <= mepc <= interrupted PC <= NMI/exception PC

当执行mret指令，同时mcause.INTERRUPT为0（例如NMI，或者异常），msaveepc1和msaveepc2分别通过一级和两级NMI/异常状态堆栈来恢复处理器的PC。

- msaveepc2 => msaveepc1 => mepc => PC



### **7.5.7. msavecause1和msavecause2**<div id="7-5-7"></div>

msavecause1和msavecause2分别作为一级NMI/异常状态堆栈和二级NMI/异常状态堆栈，用来存储第一级嵌套NMI/异常发生前的mcause，以及第二级嵌套NMI/异常发生前的mcause。

- msavecause2 <= msavecause1 <= mcause <= NMI/exception cause

当执行mret指令，同时mcause.INTERRUPT为0（例如NMI，或者异常），msavecause1和msavecause2分别通过一级和两级NMI/异常状态堆栈来恢复mcause状态。

- msavecause2 => msavecause1 => mcause



### **7.5.8. pushmsubm**<div id="7-5-8"></div>

Bumblebee内核定义了通过pushmsubm寄存器csrrwi操作实现的 CSR指令，存储msubm的值到堆栈指针作为基地址的memory空间.

以如下指令为例介绍此CSR指令：

```
csrrwi x0， PUSHMSUBM， 1
```

该指令的操作是将msubm寄存器的值存到SP（堆栈指针）+1*4的地址。



### **7.5.9. mtvt2**<div id="7-5-9"></div>

mtvt2用于指定ECLIC非向量模式的中断common-code入口地址。

mtvt2寄存器中各控制位域如表 7-13所示。



​                                                    **<center>表 7-13 mtvt2寄存器各控制位</center>**

| **域**               | **位** | **描述**                                                     |
| -------------------- | ------ | ------------------------------------------------------------ |
| **CMMON-CODE-ENTRY** | 31:2   | 在mtvt2.MTVT2EN=1时，此域决定ECLIC非向量模式中断common-code入口地址。 |
| **Reserved**         | 1      | 未使用的域为常数0                                            |
| **MTVT2EN**          | 0      | mtvt2使能位：                                                                                                              0：ECLIC非向量模式中断common-code入口地址由mtvec决定                                         1:  ECLIC非向量模式中断common-code入口地址由mtvt2.COMMON-CODE-ENTRY决定 |



### **7.5.10. jalmnxti**<div id="7-5-10"></div>

Bumblebee内核定义了jalmnxti寄存器用于减少中断延迟，加速中断咬尾。

jalmnxti除了包含mnxti的开启中断使能，处理下一个中断，返回下一个中断的入口地址等功能之外，还有跳转至中断handler的功能，因此可以缩短中断处理的指令个数，达到减少中断延迟，加速中断咬尾的目的。有关jalmnxti的更多细节请参见5.13.1.3节。



### **7.5.11. pushmcause**<div id="7-5-11"></div>

Bumblebee内核定义了通过pushmcause寄存器csrrwi操作实现的 CSR指令，存储mcause的值到堆栈指针作为基地址的memory空间.

以如下指令为例介绍此CSR指令：

```
csrrwi x0， PUSHMCAUSE， 1
```

该指令的操作是将mcause寄存器的值存到SP（堆栈指针）+1*4的地址。



### **7.5.12. pushmepc**<div id="7-5-12"></div>

Bumblebee内核定义了通过pushmepc寄存器csrrwi操作实现的 CSR指令，存储mepc的值到堆栈指针作为基地址的memory空间.

以如下指令为例介绍此CSR指令：

```
csrrwi x0， PUSHMPEC， 1
```

该指令的操作是将mepc寄存器的值存到SP（堆栈指针）+1*4的地址。



### **7.5.13. sleepvalue**<div id="7-5-13"></div>

Bumblebee内核自定义了一个CSR寄存器sleepvalue用于控制不同的休眠模式，请参见第8.1节了解更多详情。sleepvalue寄存器中各控制位域如表 7-14所示。



​                                                   **<center>表 7-14 sleepvalue寄存器各控制位</center>**

| **域**         | **位** | **描述**                                                     |
| -------------- | ------ | ------------------------------------------------------------ |
| **SLEEPVALUE** | 0      | 控制WFI的休眠模式                                                                                                            0：浅度休眠模式（执行WFI后，处理器内核主工作时钟core_clk被关闭）         1：深度休眠模式（执行WFI后，处理器内核主工作时钟core_clk和处理器内核的常开时钟core_aon_clk都被关闭）此位复位默认值为0 |
| **Reserved**   | 31:1   | 未使用的域为常数0                                            |



### **7.5.14. txevt**<div id="7-5-14"></div>

Bumblebee内核自定义了一个CSR寄存器txevt，用于对外发送Event。

txevt寄存器中各控制位域如表 7-15所示。



​                                                   **<center>表 7-15 txevt寄存器各控制位</center>**

| **域**       | **位** | **描述**                                                     |
| ------------ | ------ | ------------------------------------------------------------ |
| **TXEVT**    | 0      | 控制发送Event：                                                                                                                       如果向此位写1，则会触发Bumblebee内核的输出信号tx_evt产生一个单周期脉冲信号，作为对外的Event信号。                                                                                                   该比特位为自清比特位，即，向此位写入1之后，下一个周期其被自清为0。                           向此位写入0则无任何反应和操作。此位复位默认值为0 |
| **Reserved** | 31:1   | 未使用的域为常数0                                            |



### **7.5.15. wfe**<div id="7-5-15"></div>

Bumblebee内核自定义了一个CSR寄存器wfe，用于控制WFI指令的唤醒条件是使用中断还是使用Event。请参见第8.2.3节了解更多详情。

wfe寄存器中各控制位域如表 7-16所示。



​                                                        **<center>表 7-16 wfe寄存器各控制位</center>**

| **域**       | **位** | **描述**                                                     |
| ------------ | ------ | ------------------------------------------------------------ |
| **WFE**      | 0      | 控制WFI指令的唤醒条件是使用中断还是使用Event。                                                          0: 处理器内核进入休眠模式时，可以被中断和NMI唤醒。                                                  1：处理器内核进入休眠模式时，可以被Event和NMI唤醒。此位复位默认值为0。 |
| **Reserved** | 31:1   | 未使用的域为常数0                                            |

