TimeQuest Timing Analyzer report for FreqDivider_Demo
Fri Apr 23 12:14:46 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'FreqDivider:divider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'FreqDivider:divider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'FreqDivider:divider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'FreqDivider:divider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'FreqDivider:divider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'FreqDivider:divider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; FreqDivider_Demo                                    ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; CLOCK_50                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                   ;
; FreqDivider:divider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FreqDivider:divider|clkOut } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 201.09 MHz ; 201.09 MHz      ; CLOCK_50                   ;                                                ;
; 543.77 MHz ; 437.64 MHz      ; FreqDivider:divider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.973 ; -92.323       ;
; FreqDivider:divider|clkOut ; -0.839 ; -1.988        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FreqDivider:divider|clkOut ; 0.408 ; 0.000         ;
; CLOCK_50                   ; 0.654 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -45.405       ;
; FreqDivider:divider|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                              ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.973 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.889      ;
; -3.949 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.865      ;
; -3.925 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.841      ;
; -3.914 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.830      ;
; -3.896 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.812      ;
; -3.887 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.803      ;
; -3.866 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.782      ;
; -3.865 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.781      ;
; -3.831 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.747      ;
; -3.822 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.738      ;
; -3.795 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.711      ;
; -3.795 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.712      ;
; -3.776 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.693      ;
; -3.770 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.686      ;
; -3.765 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.682      ;
; -3.762 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.678      ;
; -3.754 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.671      ;
; -3.709 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.626      ;
; -3.680 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.597      ;
; -3.626 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.543      ;
; -3.600 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.516      ;
; -3.596 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.513      ;
; -3.583 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.500      ;
; -3.570 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.487      ;
; -3.525 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.442      ;
; -3.524 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.440      ;
; -3.496 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.082     ; 4.412      ;
; -3.433 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.350      ;
; -3.305 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.222      ;
; -3.289 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.206      ;
; -3.249 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.166      ;
; -3.198 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 4.115      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.880 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.797      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.821 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.738      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.788 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.705      ;
; -2.780 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
; -2.780 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.081     ; 3.697      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FreqDivider:divider|clkOut'                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.839 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 1.757      ;
; -0.754 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 1.672      ;
; -0.714 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 1.632      ;
; -0.435 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.331      ; 1.764      ;
; -0.409 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.331      ; 1.738      ;
; -0.336 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.331      ; 1.665      ;
; -0.304 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 1.222      ;
; -0.217 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 1.135      ;
; 0.031  ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.096     ; 0.871      ;
; 0.153  ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FreqDivider:divider|clkOut'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.408 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.454 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.096      ; 0.736      ;
; 0.591 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.507      ; 1.284      ;
; 0.660 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 0.926      ;
; 0.671 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.507      ; 1.364      ;
; 0.685 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.507      ; 1.378      ;
; 0.691 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 0.957      ;
; 0.977 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 1.243      ;
; 0.986 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 1.252      ;
; 0.991 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.080      ; 1.257      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                              ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.654 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.926      ;
; 0.660 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.926      ;
; 0.660 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.928      ;
; 0.681 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.948      ;
; 0.972 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.972 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.239      ;
; 0.973 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.241      ;
; 0.974 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.242      ;
; 0.984 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.251      ;
; 0.985 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.252      ;
; 0.985 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.251      ;
; 0.986 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.986 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.253      ;
; 0.987 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.253      ;
; 0.987 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.254      ;
; 0.988 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.256      ;
; 0.990 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.257      ;
; 0.990 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.256      ;
; 0.991 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.258      ;
; 0.992 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.992 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.259      ;
; 0.992 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.260      ;
; 1.093 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.093 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.361      ;
; 1.094 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.360      ;
; 1.095 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.362      ;
; 1.095 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.361      ;
; 1.096 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.098 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.098 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.365      ;
; 1.099 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 1.366      ;
; 1.099 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.099 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.365      ;
; 1.100 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.366      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+----------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                                           ;
+------------+-----------------+----------------------------+------------------------------------------------+
; 219.44 MHz ; 219.44 MHz      ; CLOCK_50                   ;                                                ;
; 606.06 MHz ; 437.64 MHz      ; FreqDivider:divider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+----------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.557 ; -83.285       ;
; FreqDivider:divider|clkOut ; -0.650 ; -1.486        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FreqDivider:divider|clkOut ; 0.364 ; 0.000         ;
; CLOCK_50                   ; 0.598 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -45.405       ;
; FreqDivider:divider|clkOut ; -1.285 ; -5.140        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.557 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.483      ;
; -3.519 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.445      ;
; -3.508 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.434      ;
; -3.505 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.431      ;
; -3.500 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.426      ;
; -3.477 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.403      ;
; -3.471 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.397      ;
; -3.469 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.395      ;
; -3.448 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.374      ;
; -3.409 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.335      ;
; -3.395 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.321      ;
; -3.379 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.305      ;
; -3.370 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.296      ;
; -3.360 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.286      ;
; -3.359 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.285      ;
; -3.340 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.266      ;
; -3.340 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.266      ;
; -3.312 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.238      ;
; -3.274 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.200      ;
; -3.236 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.162      ;
; -3.235 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.161      ;
; -3.202 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.128      ;
; -3.196 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.122      ;
; -3.184 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.110      ;
; -3.181 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.107      ;
; -3.119 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.045      ;
; -3.113 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.039      ;
; -3.102 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 4.028      ;
; -2.950 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.876      ;
; -2.922 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.848      ;
; -2.920 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.846      ;
; -2.841 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.073     ; 3.767      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.619 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.546      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.522 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.449      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.516 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.443      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.464 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.391      ;
; -2.454 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.381      ;
; -2.454 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.381      ;
; -2.454 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.381      ;
; -2.454 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.381      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FreqDivider:divider|clkOut'                                                                                                                          ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -0.650 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 1.576      ;
; -0.577 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 1.503      ;
; -0.549 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 1.475      ;
; -0.287 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.305      ; 1.591      ;
; -0.243 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.305      ; 1.547      ;
; -0.199 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.305      ; 1.503      ;
; -0.165 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 1.091      ;
; -0.099 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 1.025      ;
; 0.121  ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.089     ; 0.789      ;
; 0.243  ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.073     ; 0.683      ;
+--------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FreqDivider:divider|clkOut'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.364 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 0.608      ;
; 0.407 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.089      ; 0.667      ;
; 0.522 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.467      ; 1.160      ;
; 0.595 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.467      ; 1.233      ;
; 0.603 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 0.847      ;
; 0.605 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.467      ; 1.243      ;
; 0.628 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 0.872      ;
; 0.889 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 1.133      ;
; 0.890 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 1.134      ;
; 0.900 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.073      ; 1.144      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                               ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.598 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.848      ;
; 0.623 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.866      ;
; 0.884 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.884 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.888 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.889 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.891 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.136      ;
; 0.899 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.142      ;
; 0.900 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.143      ;
; 0.901 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.144      ;
; 0.902 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.902 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.147      ;
; 0.983 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.987 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.230      ;
; 0.988 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.988 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.231      ;
; 0.989 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.232      ;
; 0.994 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.994 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.994 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.237      ;
; 0.995 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.238      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -1.473 ; -28.281       ;
; FreqDivider:divider|clkOut ; 0.109  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; FreqDivider:divider|clkOut ; 0.188 ; 0.000         ;
; CLOCK_50                   ; 0.297 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLOCK_50                   ; -3.000 ; -38.030       ;
; FreqDivider:divider|clkOut ; -1.000 ; -4.000        ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.473 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.417      ;
; -1.448 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.392      ;
; -1.439 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.383      ;
; -1.439 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.383      ;
; -1.438 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.382      ;
; -1.434 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.378      ;
; -1.432 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.376      ;
; -1.415 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.359      ;
; -1.409 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.353      ;
; -1.407 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.351      ;
; -1.380 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.324      ;
; -1.377 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.321      ;
; -1.371 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.315      ;
; -1.371 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.315      ;
; -1.370 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.314      ;
; -1.365 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.309      ;
; -1.346 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.290      ;
; -1.336 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.280      ;
; -1.333 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.277      ;
; -1.321 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.265      ;
; -1.286 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.230      ;
; -1.277 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.221      ;
; -1.270 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.214      ;
; -1.266 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.210      ;
; -1.263 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.207      ;
; -1.247 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.191      ;
; -1.246 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.190      ;
; -1.195 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.139      ;
; -1.140 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.084      ;
; -1.119 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.063      ;
; -1.098 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.042      ;
; -1.090 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|clkOut        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.043     ; 2.034      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.898 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.843      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.889 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.834      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.809      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.857 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.802      ;
; -0.855 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.800      ;
; -0.855 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.800      ;
; -0.855 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.800      ;
; -0.855 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.800      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FreqDivider:divider|clkOut'                                                                                                                         ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.109 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.836      ;
; 0.156 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.789      ;
; 0.187 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.758      ;
; 0.299 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.152      ; 0.840      ;
; 0.313 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.152      ; 0.826      ;
; 0.359 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; 0.152      ; 0.780      ;
; 0.360 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.585      ;
; 0.402 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.543      ;
; 0.527 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.050     ; 0.410      ;
; 0.586 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 1.000        ; -0.042     ; 0.359      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FreqDivider:divider|clkOut'                                                                                                                          ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.188 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[0] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.314      ;
; 0.205 ; CounterUpDown4:Counter|s_count[3] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.050      ; 0.339      ;
; 0.277 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.244      ; 0.605      ;
; 0.301 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.427      ;
; 0.311 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.244      ; 0.639      ;
; 0.321 ; CounterUpDown4:Counter|s_count[2] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.447      ;
; 0.323 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[3] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.244      ; 0.651      ;
; 0.450 ; CounterUpDown4:Counter|s_count[1] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.576      ;
; 0.459 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[1] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.585      ;
; 0.462 ; CounterUpDown4:Counter|s_count[0] ; CounterUpDown4:Counter|s_count[2] ; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 0.000        ; 0.042      ; 0.588      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.297 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.423      ;
; 0.298 ; FreqDivider:divider|s_counter[31] ; FreqDivider:divider|s_counter[31] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.299 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.428      ;
; 0.310 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[0]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.436      ;
; 0.405 ; FreqDivider:divider|clkOut        ; FreqDivider:divider|clkOut        ; FreqDivider:divider|clkOut ; CLOCK_50    ; 0.000        ; 1.645      ; 2.269      ;
; 0.446 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.572      ;
; 0.447 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.574      ;
; 0.449 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.449 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.575      ;
; 0.457 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.457 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[1]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.458 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.458 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.584      ;
; 0.459 ; FreqDivider:divider|s_counter[30] ; FreqDivider:divider|s_counter[31] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.459 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.585      ;
; 0.460 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; FreqDivider:divider|s_counter[6]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.460 ; FreqDivider:divider|s_counter[0]  ; FreqDivider:divider|s_counter[2]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.461 ; FreqDivider:divider|s_counter[14] ; FreqDivider:divider|s_counter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:divider|s_counter[2]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:divider|s_counter[16] ; FreqDivider:divider|s_counter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:divider|s_counter[22] ; FreqDivider:divider|s_counter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.461 ; FreqDivider:divider|s_counter[8]  ; FreqDivider:divider|s_counter[10] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; FreqDivider:divider|s_counter[4]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:divider|s_counter[12] ; FreqDivider:divider|s_counter[14] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:divider|s_counter[20] ; FreqDivider:divider|s_counter[22] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:divider|s_counter[18] ; FreqDivider:divider|s_counter[20] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:divider|s_counter[10] ; FreqDivider:divider|s_counter[12] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.462 ; FreqDivider:divider|s_counter[24] ; FreqDivider:divider|s_counter[26] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.588      ;
; 0.463 ; FreqDivider:divider|s_counter[28] ; FreqDivider:divider|s_counter[30] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.463 ; FreqDivider:divider|s_counter[26] ; FreqDivider:divider|s_counter[28] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.589      ;
; 0.509 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[17] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.635      ;
; 0.510 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[7]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[15] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.510 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[5]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.636      ;
; 0.511 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[3]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[23] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[7]  ; FreqDivider:divider|s_counter[9]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[29] ; FreqDivider:divider|s_counter[31] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[11] ; FreqDivider:divider|s_counter[13] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[19] ; FreqDivider:divider|s_counter[21] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[17] ; FreqDivider:divider|s_counter[19] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.511 ; FreqDivider:divider|s_counter[27] ; FreqDivider:divider|s_counter[29] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.637      ;
; 0.512 ; FreqDivider:divider|s_counter[9]  ; FreqDivider:divider|s_counter[11] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; FreqDivider:divider|s_counter[23] ; FreqDivider:divider|s_counter[25] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; FreqDivider:divider|s_counter[25] ; FreqDivider:divider|s_counter[27] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.512 ; FreqDivider:divider|s_counter[15] ; FreqDivider:divider|s_counter[18] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; FreqDivider:divider|s_counter[5]  ; FreqDivider:divider|s_counter[8]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; FreqDivider:divider|s_counter[13] ; FreqDivider:divider|s_counter[16] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; FreqDivider:divider|s_counter[3]  ; FreqDivider:divider|s_counter[6]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; FreqDivider:divider|s_counter[1]  ; FreqDivider:divider|s_counter[4]  ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; FreqDivider:divider|s_counter[21] ; FreqDivider:divider|s_counter[24] ; CLOCK_50                   ; CLOCK_50    ; 0.000        ; 0.042      ; 0.640      ;
+-------+-----------------------------------+-----------------------------------+----------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Clock                       ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -3.973  ; 0.188 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                   ; -3.973  ; 0.297 ; N/A      ; N/A     ; -3.000              ;
;  FreqDivider:divider|clkOut ; -0.839  ; 0.188 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -94.311 ; 0.0   ; 0.0      ; 0.0     ; -50.545             ;
;  CLOCK_50                   ; -92.323 ; 0.000 ; N/A      ; N/A     ; -45.405             ;
;  FreqDivider:divider|clkOut ; -1.988  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+-----------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 1616     ; 0        ; 0        ; 0        ;
; FreqDivider:divider|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 10       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; CLOCK_50                   ; CLOCK_50                   ; 1616     ; 0        ; 0        ; 0        ;
; FreqDivider:divider|clkOut ; CLOCK_50                   ; 1        ; 1        ; 0        ; 0        ;
; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; 10       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; CLOCK_50                   ; CLOCK_50                   ; Base ; Constrained ;
; FreqDivider:divider|clkOut ; FreqDivider:divider|clkOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri Apr 23 12:14:44 2021
Info: Command: quartus_sta FreqDivider_Demo -c FreqDivider_Demo
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FreqDivider_Demo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name FreqDivider:divider|clkOut FreqDivider:divider|clkOut
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.973
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.973             -92.323 CLOCK_50 
    Info (332119):    -0.839              -1.988 FreqDivider:divider|clkOut 
Info (332146): Worst-case hold slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 FreqDivider:divider|clkOut 
    Info (332119):     0.654               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285              -5.140 FreqDivider:divider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.557             -83.285 CLOCK_50 
    Info (332119):    -0.650              -1.486 FreqDivider:divider|clkOut 
Info (332146): Worst-case hold slack is 0.364
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.364               0.000 FreqDivider:divider|clkOut 
    Info (332119):     0.598               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.405 CLOCK_50 
    Info (332119):    -1.285              -5.140 FreqDivider:divider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.473
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.473             -28.281 CLOCK_50 
    Info (332119):     0.109               0.000 FreqDivider:divider|clkOut 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 FreqDivider:divider|clkOut 
    Info (332119):     0.297               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.030 CLOCK_50 
    Info (332119):    -1.000              -4.000 FreqDivider:divider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4833 megabytes
    Info: Processing ended: Fri Apr 23 12:14:46 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


