I"<p>Low oversampling에서는 ADC가 circuit imperfection에 엄청 민감해진다.
32~256정도를 쓰고, 4,8정도가 low oversampling이다.</p>

<p>ADC에서 사용하는 clock이 더 낮아야 interrupt가 덜 걸린다?
interrupt가 뭐지
interrupt map은 또 뭐지</p>

<p>Hard-working LNADC:
지금까지는 ADC 앞단에 많은 amplifier들이 쓰였고, 이 amplifier들이 power를 엄청나게 먹었다.
정작 ADC는 power를 거의 안먹었다.</p>

<p>여기서 amplifier를 안쓰면? 신호가 작으니 SNR이 아주 안좋게 들어올 것이다.
이때는 ADC가 먹는 power를 올려서 SNR을 개선해야 한다.</p>

<p>이러면 또 power가 그게 그거일 수도 있지만, 어쨌든 Amplifier 빼고 ADC만 쓰자는 이야기다.</p>

<p>Flash ADC
양자화 기준점마다 비교기를 두고 샘플된 인풋에 대해 모든 비교기가 동시에 동작하는 방식의 ADC. 속도가 매우 빠르다는 장점이 있지만 N-bit 변환을 위해 2^N - 1개의 비교기가 필요하므로 고해상도에는 적합하지 않고 전력 소모가 심하다. 보통 5bit 이하에 저해상도이면서 고속 동작을 요구하는 어플리케이션에 이용된다.
SAR ADC
하나의 비교기와 Capacitor [3]-DAC을 이용한 ADC. 샘플된 인풋을 1개의 비교기가 양자화하고, 그 값에 따라 Capacitor-DAC을 스위칭해서 양자화 기준점을 바꾼다. 바뀐 기준점에 대해 비교기는 재귀적으로 동작한다. 따라서 기본적으로 N-bit 변환을 위해 비교기가 N번 동작하는 방식이다. Capacitor-DAC을 스위칭하는 디지털 로직 속도에 변환 속도가 많은 영향을 받기 때문에 공정이 진화해오면서 많은 수혜를 받은 구조이다. Flash보다는 이론적으로 느리지만 단 한개의 비교기만을 이용하기 때문에 전력소모가 매우 적고 고해상도로도 구현 가능하다. 게다가 면적도 적고 비교기 간의 미스매치를 보정해줄 필요도 없어 여러모로 장점이 많다. 어플리케이션에 맞게 속도와 해상도를 조절하기도 좋기 때문에, 폭넓은 분야에 사용된다.
Pipelined ADC
ADC를 내부적으로 두 개 이상의 스테이지를 구성해서 동작하는 방식. 스테이지간엔 보통 OP-amp와 capacitor를 이용해 이전 스테이지의 전압 정보를 증폭시켜 다음 스테이지로 전달한다. 고속이면서 고해상도를 가지기 위해서 필수적인 구조이다. 최근에는 공정 기술의 발달로 SAR의 속도는 비약적으로 향상된 데 반해, 정통적인 아날로그 회로인 OP-amp는 저전압 구조에도 적합하지 않은데다가 속도 향상도 크지 않아서 속도 향상에 병목이 걸려있다. 그래도 한 개의 스테이지로 구성된 ADC에는 한계가 있기 때문에 연구는 꾸준히 진행되고 있으며, 최근엔 OP-amp를 제거하고 Ring-amp나 Dynamic-Amp를 이용해서 Pipelined 구조를 구성하는 시도도 많이 이루어지고 있다. 또한 각 스테이지의 ADC를 SAR 방식으로 구성한 Pipelined SAR ADC 구조 역시 연구가 활발히 진행중이다.
Noise-Shaping SAR ADC
SAR의 변환 이후 남은 잔여물을 인풋 쪽으로 피드백시켜서 에러의 양을 최소화 시키는 방식. DSM ADC와 SAR ADC의 장점을 합친 방식이라고 볼 수 있다. 해상도를 높이기 위해선 DSM과 마찬가지로 오버샘플링이 필수적인데, 최근엔 SAR ADC의 변환 속도가 꽤나 빨라지면서 중간 주파수대역에서 고해상도를 가지는 어플리케이션에 주로 이용되고 있다.
Single-slope (or dual-slope) ADC
비교기 인풋에 샘플된 인풋과 ramp 신호를 양자화기준점의 개수 만큼 비교하는 방식. 예를 들어 10bit를 구성하기 위해선 ramp 신호를 비교기 인풋에 인가하고 비교기를 1023번 동작시킨다. Flash ADC보다 나을 게 없어보이지만, 비교기를 한 개만 쓰기 때문에 많은 에러 소스로부터 자유롭다. 따라서 오히려 매우 고해상도를 목표로 하기 적합한 구조이지만, 대신 속도가 매우 느리다는 단점이 있다.
Delta sigma modulator (DSM) ADC
기존의 ADC는 모두 고정된 양자화 기준점을 가지고 한 번에 샘플된 인풋이 어느 기준점에 가장 가깝냐 판단하는 것으로 변환하였다. 즉 Flash든 SAR든 그 기준점을 어떻게 만드냐만 다를 뿐, 근본적으로 기준점에 갖다 대고 즉각적으로 비교한다는 것은 동일하다. 하지만 DSM은 기존의 ADC들은 한 번만 변환해서 알 값들을 추가적으로 샘플하는 오버샘플링 과정을 갖는다. 이는 샘플링 속도보다 인풋의 속도가 매우 느리다면, 필터링을 통해 양자화 에러를 원래의 고정된 값보다 줄일 수 있기 때문이다. 예를 들어 인풋이 고정된 값이라고 생각해보자. 인풋은 0.75로 꾸준히 유지되고, 양자화 기준점은 0.5 한개밖에 없다. (즉 1bit ADC이다.)
DSM은 이 0.75를 꾸준히 샘플하고, 비교기값에 따라 인풋에 feedback 한다. 이렇게 되면 비교기의 아웃풋은 111011101110..을 반복하게 된다.(전통적인 1차 DSM이라면) 여기서 1과 0의 개수를 평균낸다면(이는 저역통과 필터를 통과시킨다는 말과 같다.) 어떻게 될까? 평균값은 0.75가 된다. 즉 1bit ADC로도 정확한 input값을 예측할 수 있는 것이다. 이러한 방식의 ADC는 초창기엔 너무 많은 로직들이 필요하고, 속도 제한이 많아서 인정받지 못했지만 지금은 오디오 분야에서 초고해상도 변환을 위해선 필수적인 방법이다.</p>

<p>나무위키 ADC, DAC 문서 정리</p>
:ET