41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 720 414 787 395 0
wadr_0
20 654 414 721 395 0
wadr_1
8 606 396 655 347 1 0
8 672 396 721 347 1 0
22 612 348 767 328 0 \NUL
Write Register Address
20 480 414 547 395 0
adr2_1
20 546 414 613 395 0
adr2_0
20 366 414 433 395 0
adr1_0
20 300 414 367 395 0
adr1_1
19 166 108 233 89 0
reg0_2
19 154 84 221 65 0
reg0_3
19 190 156 257 137 0
reg0_0
19 178 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 322 108 389 89 0
reg1_2
19 310 84 377 65 0
reg1_3
19 346 156 413 137 0
reg1_0
19 334 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 478 108 545 89 0
reg2_2
19 466 84 533 65 0
reg2_3
19 502 156 569 137 0
reg2_0
19 490 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 634 108 701 89 0
reg3_2
19 622 84 689 65 0
reg3_3
19 658 156 725 137 0
reg3_0
19 646 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
19 640 264 707 245 0
alu_2
19 628 240 695 221 0
alu_3
19 664 312 731 293 0
alu_0
19 652 288 719 269 0
alu_1
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 288 55 239 1 1
8 6 192 55 143 1 1
20 66 414 133 395 0
sel
20 60 210 127 191 0
clear
20 150 510 217 491 0
kpad_3
20 138 534 205 515 0
kpad_2
20 132 558 199 539 0
kpad_1
20 120 582 187 563 0
kpad_0
19 328 264 395 245 0
in1_2
19 316 240 383 221 0
in1_3
19 352 312 419 293 0
in1_0
19 340 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
19 166 264 233 245 0
kpad_2
19 154 240 221 221 0
kpad_3
19 190 312 257 293 0
kpad_0
19 178 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
20 60 294 127 275 0
update
22 12 240 121 220 0 \NUL
Update Register
19 484 264 551 245 0
in2_2
19 472 240 539 221 0
in2_3
19 508 312 575 293 0
in2_0
19 496 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
1 655 404 652 371
1 721 404 718 371
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 52 167 61 200
1 58 371 67 404
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 52 263 61 284
1 210 74 259 74
1 222 98 259 80
1 234 122 259 86
1 246 146 259 92
1 366 74 415 74
1 378 98 415 80
1 390 122 415 86
1 402 146 415 92
1 522 74 571 74
1 534 98 571 80
1 546 122 571 86
1 558 146 571 92
1 678 74 727 74
1 690 98 727 80
1 702 122 727 86
1 714 146 727 92
1 210 230 259 230
1 222 254 259 236
1 234 278 259 242
1 246 302 259 248
1 372 230 421 230
1 384 254 421 236
1 396 278 421 242
1 408 302 421 248
1 528 230 577 230
1 540 254 577 236
1 552 278 577 242
1 564 302 577 248
1 684 230 733 230
1 696 254 733 236
1 708 278 733 242
1 720 302 733 248
38 2
22 294 42 484 22 0 \NUL
Placeholder signal/recievers
22 18 480 388 460 0 \NUL
These are only present so circuit simulates without error
22 18 504 290 484 0 \NUL
Remove these once logic is implemented
22 18 528 266 508 0 \NUL
You are permitted to modify this page
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
24 244 183 293 111 1 1 1
24 248 291 297 219 1 1 1
24 246 395 295 323 1 1 1
24 245 500 294 428 1 1 1
19 117 199 184 180 0
clear
19 116 303 183 284 0
clear
19 95 405 162 386 0
clear
15 202 137 251 88
15 203 250 252 201
15 201 349 250 300
15 201 455 250 406
19 160 354 227 335 0
kpad2l
19 168 458 235 439 0
kpad3l
19 166 141 233 122 0
kpad0l
19 148 249 215 230 0
kpad1l
19 149 164 208 145 0
Reg_0s
19 149 269 208 250 0
Reg_0s
19 161 374 220 355 0
Reg_0s
19 170 480 229 461 0
Reg_0s
22 196 540 267 520 0 \NUL
Register 0
20 298 113 357 94 0
Reg00o
20 300 220 359 201 0
Reg01o
20 304 327 363 308 0
Reg02o
20 296 437 355 418 0
Reg03o
24 522 179 571 107 1 1 1
24 526 287 575 215 1 1 1
24 524 391 573 319 1 1 1
24 523 496 572 424 1 1 1
19 414 192 481 173 0
clear
19 412 296 479 277 0
clear
19 414 505 481 486 0
clear
15 480 133 529 84
15 481 246 530 197
15 479 345 528 296
15 479 451 528 402
19 438 349 505 330 0
kpad2l
19 447 453 514 434 0
kpad3l
19 427 137 494 118 0
kpad0l
19 426 245 493 226 0
kpad1l
19 427 160 486 141 0
Reg_1s
19 427 265 486 246 0
Reg_1s
19 439 370 498 351 0
Reg_1s
19 448 476 507 457 0
Reg_1s
22 474 536 545 516 0 \NUL
Register 1
20 571 116 630 97 0
Reg10o
20 576 222 635 203 0
Reg11o
20 571 325 630 306 0
Reg12o
20 570 432 629 413 0
Reg13o
22 354 47 462 27 0 \NUL
Register Page 1
19 116 518 183 499 0
clear
5 191 210 240 161 0
5 191 315 240 266 0
5 190 417 239 368 0
5 187 527 236 478 0
19 414 401 481 382 0
clear
5 480 199 529 150 0
5 482 302 531 253 0
5 487 411 536 362 0
5 480 520 529 471 0
22 75 78 793 58 0 \NUL
Flip/Flops that take the keypad output and selected register if triggered then takes bit to Register Display Page
22 246 562 532 542 0 \NUL
Also include clear functions and default to 0
22 313 587 490 567 0 \NUL
Page for Registers 0 and 1
1 258 113 248 112
1 249 225 262 221
1 260 325 247 324
1 259 430 247 430
1 249 239 204 239
1 247 343 216 344
1 246 448 224 448
1 245 149 205 154
1 249 257 205 259
1 247 361 217 364
1 246 466 226 470
1 299 103 290 131
1 301 210 294 239
1 292 343 305 317
1 291 448 297 427
1 536 109 526 108
1 527 221 540 217
1 538 321 525 320
1 537 426 525 426
1 523 127 483 127
1 527 235 482 235
1 525 339 494 339
1 524 444 503 443
1 523 145 483 150
1 527 253 483 255
1 525 357 495 360
1 524 462 504 466
1 568 127 572 106
1 572 235 577 212
1 570 339 572 315
1 569 444 571 422
1 245 131 222 131
1 237 185 258 179
1 173 189 192 185
1 172 293 192 290
1 237 290 262 287
1 151 395 191 392
1 236 392 260 391
1 233 502 259 496
1 172 508 188 502
1 481 174 470 182
1 526 174 536 175
1 468 286 483 277
1 528 277 540 283
1 470 391 488 386
1 533 386 538 387
1 526 495 537 492
1 470 495 481 495
38 4
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
24 161 211 210 139 1 1 1
24 165 319 214 247 1 1 1
24 163 423 212 351 1 1 1
24 162 528 211 456 1 1 1
19 44 229 111 210 0
clear
19 54 328 121 309 0
clear
19 61 434 128 415 0
clear
19 56 541 123 522 0
clear
15 108 153 157 104
15 120 278 169 229
15 118 377 167 328
15 118 483 167 434
19 77 381 144 362 0
kpad2l
19 85 486 152 467 0
kpad3l
19 66 169 133 150 0
kpad0l
19 65 277 132 258 0
kpad1l
19 66 192 125 173 0
Reg_2s
19 66 297 125 278 0
Reg_2s
19 78 402 137 383 0
Reg_2s
19 87 508 146 489 0
Reg_2s
22 113 568 184 548 0 \NUL
Register 2
24 390 210 439 138 1 1 1
24 394 318 443 246 1 1 1
24 392 422 441 350 1 1 1
24 391 527 440 455 1 1 1
19 249 222 316 203 0
clear
19 251 329 318 310 0
clear
19 252 432 319 413 0
clear
19 243 542 310 523 0
clear
15 348 164 397 115
15 349 277 398 228
15 347 376 396 327
15 347 482 396 433
19 306 380 373 361 0
kpad2l
19 314 485 381 466 0
kpad3l
19 295 168 362 149 0
kpad0l
19 294 276 361 257 0
kpad1l
19 295 191 354 172 0
Reg_3s
19 295 296 354 277 0
Reg_3s
19 307 401 366 382 0
Reg_3s
19 316 507 375 488 0
Reg_3s
22 342 567 413 547 0 \NUL
Register 3
22 365 39 473 19 0 \NUL
Register Page 2
20 213 141 272 122 0
Reg20o
20 214 252 273 233 0
Reg21o
20 211 360 270 341 0
Reg22o
20 209 471 268 452 0
Reg23o
20 461 151 520 132 0
Reg30o
20 456 243 515 224 0
Reg31o
20 457 347 516 328 0
Reg32o
20 468 447 527 428 0
Reg33o
5 116 238 165 189 0
5 119 337 168 288 0
5 126 442 175 393 0
5 122 551 171 502 0
5 342 232 391 183 0
5 347 335 396 286 0
5 318 444 367 395 0
5 317 556 366 507 0
22 66 78 784 58 0 \NUL
Flip/Flops that take the keypad output and selected register if triggered then takes bit to Register Display Page
22 494 198 780 178 0 \NUL
Also include clear functions and default to 0
22 555 242 732 222 0 \NUL
Page for Registers 2 and 3
1 175 141 154 128
1 166 253 179 249
1 177 353 164 352
1 176 458 164 458
1 166 267 121 267
1 164 371 133 371
1 163 476 141 476
1 166 285 122 287
1 164 389 134 392
1 163 494 143 498
1 404 140 394 139
1 395 252 408 248
1 406 352 393 351
1 405 457 393 457
1 391 158 351 158
1 395 266 350 266
1 393 370 362 370
1 392 475 370 475
1 391 176 351 181
1 395 284 351 286
1 393 388 363 391
1 392 493 372 497
1 211 267 215 242
1 209 371 212 350
1 208 476 210 461
1 436 158 462 141
1 440 266 457 233
1 207 159 214 131
1 438 370 458 337
1 437 475 469 437
1 162 177 122 182
1 162 159 122 159
1 162 213 175 207
1 100 219 117 213
1 110 318 120 312
1 165 312 179 315
1 117 424 127 417
1 172 417 177 419
1 112 531 123 526
1 168 526 176 524
1 305 212 343 207
1 388 207 404 206
1 348 310 307 319
1 393 310 408 314
1 308 422 319 419
1 364 419 406 418
1 299 532 318 531
1 363 531 405 523
38 5
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
19 53 536 120 517 0
update
19 119 476 186 457 0
wadr_0
19 86 507 153 488 0
wadr_1
19 40 433 107 414 0
update
19 106 373 173 354 0
wadr_0
19 73 404 140 385 0
wadr_1
19 29 337 96 318 0
update
19 95 277 162 258 0
wadr_0
19 62 308 129 289 0
wadr_1
19 33 234 100 215 0
update
19 99 174 166 155 0
wadr_0
19 66 205 133 186 0
wadr_1
3 259 228 308 179 1 0
3 265 317 314 268 1 0
3 263 413 312 364 1 0
3 263 523 312 474 1 0
5 180 188 229 139 0
5 148 220 197 171 0
22 153 245 281 225 0 \NUL
Register 1 Selector
22 128 135 256 115 0 \NUL
Register 0 Selector
22 163 352 291 332 0 \NUL
Register 2 Selector
22 140 448 268 428 0 \NUL
Register 3 Selector
22 299 33 454 13 0 \NUL
Register Selector Logic
20 339 212 398 193 0
Reg_0s
20 341 302 400 283 0
Reg_1s
20 343 397 402 378 0
Reg_2s
20 349 508 408 489 0
Reg_3s
5 154 318 203 269 0
5 189 394 238 345 0
22 416 108 702 88 0 \NUL
Uses AND to gates decide selected register
22 310 131 793 111 0 \NUL
Depending on selected write address and if update was pressed to decide
22 460 155 711 135 0 \NUL
Which register was chosen to write on
1 181 163 155 164
1 260 189 226 163
1 149 195 122 195
1 260 203 194 195
1 264 484 175 466
1 264 498 142 497
1 340 202 305 203
1 342 292 311 292
1 344 387 309 388
1 350 498 309 498
1 264 512 109 526
1 264 402 96 423
1 266 306 85 327
1 260 217 89 224
1 151 267 266 278
1 118 298 155 293
1 200 293 266 292
1 162 363 190 369
1 235 369 264 374
1 129 394 264 388
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 300 68 489 48 0 \NUL
Register Display Page Logic
20 130 188 197 169 0
reg0_3
20 130 206 197 187 0
reg0_2
20 130 224 197 205 0
reg0_1
20 130 242 197 223 0
reg0_0
20 325 189 392 170 0
reg1_3
20 325 207 392 188 0
reg1_2
20 325 225 392 206 0
reg1_1
20 325 243 392 224 0
reg1_0
20 136 374 203 355 0
reg2_3
20 136 392 203 373 0
reg2_2
20 136 410 203 391 0
reg2_1
20 136 428 203 409 0
reg2_0
20 327 365 394 346 0
reg3_3
20 327 383 394 364 0
reg3_2
20 327 401 394 382 0
reg3_1
20 327 419 394 400 0
reg3_0
19 252 425 311 406 0
Reg30o
19 251 404 310 385 0
Reg31o
19 251 384 310 365 0
Reg32o
19 250 363 309 344 0
Reg33o
19 48 241 107 222 0
Reg00o
19 47 222 106 203 0
Reg01o
19 46 205 105 186 0
Reg02o
19 45 187 104 168 0
Reg03o
19 54 430 113 411 0
Reg20o
19 53 411 112 392 0
Reg21o
19 53 392 112 373 0
Reg22o
19 53 374 112 355 0
Reg23o
19 247 245 306 226 0
Reg10o
19 248 225 307 206 0
Reg11o
19 249 206 308 187 0
Reg12o
19 249 187 308 168 0
Reg13o
22 33 297 197 277 0 \NUL
Register 0 Display Logic
22 241 293 405 273 0 \NUL
Register 1 Display Logic
22 34 479 198 459 0 \NUL
Register 2 Display Logic
22 251 475 415 455 0 \NUL
Register 3 Display Logic
22 150 128 748 108 0 \NUL
Carries Logic from registers 0-4 and assigns each bit a sender for the respective display bit
1 131 178 101 177
1 131 196 102 195
1 131 214 103 212
1 131 232 104 231
1 137 364 109 364
1 137 382 109 382
1 137 400 109 401
1 137 418 110 420
1 326 179 305 177
1 326 197 305 196
1 326 215 304 215
1 326 233 303 235
1 328 355 306 353
1 328 373 307 374
1 328 391 307 394
1 328 409 308 415
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 291 63 464 43 0 \NUL
Keypad Select Page Logic
20 454 139 513 120 0
kpad3l
20 455 235 514 216 0
kpad2l
20 453 324 512 305 0
kpad1l
20 453 418 512 399 0
kpad0l
31 356 171 405 86 0 2
31 357 270 406 185 0 2
31 356 362 405 277 0 2
31 354 457 403 372 0 2
19 286 450 345 431 0
sel
19 280 354 339 335 0
sel
19 287 264 346 245 0
sel
19 288 166 347 147 0
sel
19 223 118 282 99 0
alu_3
19 279 216 338 197 0
alu_2
19 278 309 337 290 0
alu_1
19 278 406 337 387 0
alu_0
19 224 141 283 122 0
kpad_3
19 284 240 343 221 0
kpad_2
19 278 332 337 313 0
kpad_1
19 283 429 342 410 0
kpad_0
14 242 199 291 150
14 173 299 222 250
14 196 393 245 344
14 214 503 263 454
22 582 128 616 108 0 \NUL
Bit 3
22 578 153 617 133 0 \NUL
 MSB
22 590 413 624 393 0 \NUL
Bit 0
22 590 435 621 415 0 \NUL
LSB
22 583 319 617 299 0 \NUL
Bit 1
22 579 235 613 215 0 \NUL
Bit 2
22 149 537 672 517 0 \NUL
Muxes that use saved ALU Output and Keypad output with select latch as trigger
22 148 558 665 538 0 \NUL
Bases at output 0 and will use bit output for Register input to display and store 
1 344 156 357 155
1 343 254 358 254
1 336 344 357 346
1 342 440 355 441
1 402 125 455 129
1 403 224 456 225
1 402 316 454 314
1 400 411 454 408
1 288 174 357 167
1 219 274 358 266
1 242 368 357 358
1 260 478 355 453
1 280 131 357 131
1 279 108 357 125
1 358 224 335 206
1 358 230 340 230
1 357 316 334 299
1 357 322 334 322
1 355 411 334 396
1 355 417 339 419
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
22 281 33 546 13 0 \NUL
ALU Selector Page with Read Addresses
19 149 130 208 111 0
Reg03o
19 149 110 208 91 0
Reg13o
19 149 90 208 71 0
Reg23o
19 149 71 208 52 0
Reg33o
31 309 126 358 41 0 1
19 209 144 276 125 0
adr1_1
19 212 164 279 145 0
adr1_0
20 372 89 439 70 0
in1_3
19 143 243 202 224 0
Reg02o
19 143 223 202 204 0
Reg12o
19 143 203 202 184 0
Reg22o
19 143 184 202 165 0
Reg32o
31 303 239 352 154 0 1
19 164 264 231 245 0
adr1_1
19 161 287 228 268 0
adr1_0
20 366 202 433 183 0
in1_2
19 147 368 206 349 0
Reg01o
19 147 348 206 329 0
Reg11o
19 147 328 206 309 0
Reg21o
19 147 309 206 290 0
Reg31o
31 307 364 356 279 0 1
19 145 387 212 368 0
adr1_1
19 147 408 214 389 0
adr1_0
20 370 327 437 308 0
in1_1
19 152 490 211 471 0
Reg00o
19 152 470 211 451 0
Reg10o
19 152 450 211 431 0
Reg20o
19 152 431 211 412 0
Reg30o
31 312 486 361 401 0 1
19 216 513 283 494 0
adr1_1
19 235 534 302 515 0
adr1_0
20 375 449 442 430 0
in1_0
19 454 137 513 118 0
Reg03o
19 454 117 513 98 0
Reg13o
19 454 97 513 78 0
Reg23o
19 454 78 513 59 0
Reg33o
31 614 133 663 48 0 1
19 456 158 523 139 0
adr2_1
19 505 179 572 160 0
adr2_0
20 677 96 744 77 0
in2_3
19 448 250 507 231 0
Reg02o
19 448 230 507 211 0
Reg12o
19 448 210 507 191 0
Reg22o
19 448 191 507 172 0
Reg32o
31 608 246 657 161 0 1
19 449 273 516 254 0
adr2_1
19 450 295 517 276 0
adr2_0
20 671 209 738 190 0
in2_2
19 452 375 511 356 0
Reg01o
19 452 355 511 336 0
Reg11o
19 452 335 511 316 0
Reg21o
19 452 316 511 297 0
Reg31o
31 612 371 661 286 0 1
19 447 395 514 376 0
adr2_1
19 444 415 511 396 0
adr2_0
20 675 334 742 315 0
in2_1
19 457 497 516 478 0
Reg00o
19 457 477 516 458 0
Reg10o
19 457 457 516 438 0
Reg20o
19 457 438 516 419 0
Reg30o
31 617 493 666 408 0 1
19 521 520 588 501 0
adr2_1
19 540 541 607 522 0
adr2_0
20 684 455 751 436 0
in2_0
14 255 272 304 223
14 259 421 308 372
14 276 552 325 503
14 258 178 307 129
14 569 170 618 121
14 562 284 611 235
14 564 425 613 376
14 576 558 625 509
22 335 523 436 503 0 \NUL
ALU Register 1
22 659 526 760 506 0 \NUL
ALU Register 2
22 36 577 789 557 0 \NUL
Takes outputs from all registers, then uses MUXs and Read Adresses 1 and 2 to decide which Registers values will
22 264 598 595 578 0 \NUL
 be ALU Input 1 or 2. Output is ALU 1 and 2 bits 0-4
22 40 463 124 443 0 \NUL
ALU 1 Reg 0
22 59 346 143 326 0 \NUL
ALU 1 Reg 1
22 53 210 137 190 0 \NUL
ALU 1 Reg 2
22 48 142 132 122 0 \NUL
ALU 1 Reg 3
22 693 142 777 122 0 \NUL
ALU 2 Reg 3
22 699 245 783 225 0 \NUL
ALU 2 Reg 2
22 694 372 778 352 0 \NUL
ALU 2 Reg 1
22 678 489 762 469 0 \NUL
ALU 2 Reg 0
1 310 68 205 61
1 310 74 205 80
1 310 80 205 100
1 310 86 205 120
1 355 80 373 79
1 265 134 310 104
1 268 154 310 110
1 304 181 199 174
1 304 187 199 193
1 304 193 199 213
1 304 199 199 233
1 349 193 367 192
1 220 254 304 217
1 217 277 304 223
1 308 306 203 299
1 308 312 203 318
1 308 318 203 338
1 308 324 203 358
1 353 318 371 317
1 201 377 308 342
1 203 398 308 348
1 313 428 208 421
1 313 434 208 440
1 313 440 208 460
1 313 446 208 480
1 358 440 376 439
1 272 503 313 464
1 291 524 313 470
1 615 75 510 68
1 615 81 510 87
1 615 87 510 107
1 615 93 510 127
1 660 87 678 86
1 512 148 615 111
1 561 169 615 117
1 609 188 504 181
1 609 194 504 200
1 609 200 504 220
1 609 206 504 240
1 654 200 672 199
1 505 263 609 224
1 506 285 609 230
1 613 313 508 306
1 613 319 508 325
1 613 325 508 345
1 613 331 508 365
1 658 325 676 324
1 503 385 613 349
1 500 405 613 355
1 618 435 513 428
1 618 441 513 447
1 618 447 513 467
1 618 453 513 487
1 663 447 685 445
1 577 510 618 471
1 596 531 618 477
1 310 122 304 153
1 304 235 301 247
1 308 360 305 396
1 313 482 322 527
1 615 129 615 145
1 609 242 608 259
1 613 367 610 400
1 618 489 622 533
38 9
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 111 10 0 \NUL
Cesario, Ethan
22 12 54 72 34 0 \NUL
ecesario
22 12 102 131 82 0 \NUL
CSE 12, Fall 2021
31 115 204 164 119 0 2
19 42 162 101 143 0
in1_2
19 43 181 102 162 0
in1_3
19 44 201 103 182 0
in2_0
31 116 288 165 203 0 2
19 43 246 102 227 0
in1_1
19 44 265 103 246 0
in1_2
19 45 285 104 266 0
in2_0
31 116 374 165 289 0 2
19 43 332 102 313 0
in1_0
19 44 351 103 332 0
in1_1
19 45 371 104 352 0
in2_0
31 115 459 164 374 0 2
19 47 435 106 416 0
in1_0
19 44 456 103 437 0
in2_0
14 3 434 52 385
20 170 168 229 149 0
sft0_3
20 170 251 229 232 0
sft0_2
20 167 338 226 319 0
sft0_1
20 171 423 230 404 0
sft0_0
31 303 209 352 124 0 2
19 230 167 289 148 0
sft0_1
19 231 186 290 167 0
sft0_3
19 232 206 291 187 0
in2_1
31 304 293 353 208 0 2
19 231 251 290 232 0
sft0_0
19 232 270 291 251 0
sft0_2
19 233 290 292 271 0
in2_1
31 304 379 353 294 0 2
19 232 356 291 337 0
sft0_1
19 233 376 292 357 0
in2_1
31 303 464 352 379 0 2
19 230 422 289 403 0
sft0_3
19 232 461 291 442 0
in2_1
14 170 461 219 412
20 358 173 417 154 0
alu_3
20 358 256 417 237 0
alu_2
20 360 343 419 324 0
alu_1
20 359 428 418 409 0
alu_0
14 0 407 49 358
14 4 321 53 272
14 7 232 56 183
14 4 489 53 440
14 162 402 211 353
14 172 316 221 267
14 150 232 199 183
14 213 504 262 455
14 229 327 278 278
22 276 61 460 41 0 \NUL
ALU Circular Left Shift Logic
22 58 534 149 514 0 \NUL
First Rotation
22 229 532 339 512 0 \NUL
Second Rotation
22 460 277 719 257 0 \NUL
Each bit has 2 MUX, first will rotate one
22 508 303 653 283 0 \NUL
Second will rotate two
22 10 561 493 541 0 \NUL
Takes Inputs from ALU 1 then uses muxes to shift each bit if ALU 2 bit is 1
22 15 589 436 569 0 \NUL
Output from first rotation will then be used for possible rotation 2
22 363 503 784 483 0 \NUL
Sender outputs in second column is used for ALU output Display
1 98 152 116 158
1 99 171 116 164
1 100 191 116 188
1 99 236 117 242
1 100 255 117 248
1 101 275 117 272
1 99 322 117 328
1 100 341 117 334
1 101 361 117 358
1 100 446 116 443
1 161 158 171 158
1 162 242 171 241
1 162 328 168 328
1 161 413 172 413
1 286 157 304 163
1 287 176 304 169
1 288 196 304 193
1 287 241 305 247
1 288 260 305 253
1 289 280 305 277
1 288 346 305 339
1 289 366 305 363
1 286 412 304 418
1 288 451 304 448
1 216 436 304 424
1 349 163 359 163
1 350 247 359 246
1 350 333 361 333
1 349 418 360 418
1 53 207 116 200
1 50 296 117 284
1 46 382 117 370
1 50 464 116 455
1 259 479 304 460
1 208 377 305 375
1 218 291 305 289
1 196 207 304 205
1 116 413 49 409
1 116 419 103 425
1 275 302 305 333
39 16777215
47 0
40 1 6 6
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34


