"use strict";(self.webpackChunkcomputer_architecture=self.webpackChunkcomputer_architecture||[]).push([[9082],{5680:(e,r,t)=>{t.d(r,{xA:()=>s,yg:()=>f});var i=t(6540);function a(e,r,t){return r in e?Object.defineProperty(e,r,{value:t,enumerable:!0,configurable:!0,writable:!0}):e[r]=t,e}function n(e,r){var t=Object.keys(e);if(Object.getOwnPropertySymbols){var i=Object.getOwnPropertySymbols(e);r&&(i=i.filter((function(r){return Object.getOwnPropertyDescriptor(e,r).enumerable}))),t.push.apply(t,i)}return t}function l(e){for(var r=1;r<arguments.length;r++){var t=null!=arguments[r]?arguments[r]:{};r%2?n(Object(t),!0).forEach((function(r){a(e,r,t[r])})):Object.getOwnPropertyDescriptors?Object.defineProperties(e,Object.getOwnPropertyDescriptors(t)):n(Object(t)).forEach((function(r){Object.defineProperty(e,r,Object.getOwnPropertyDescriptor(t,r))}))}return e}function o(e,r){if(null==e)return{};var t,i,a=function(e,r){if(null==e)return{};var t,i,a={},n=Object.keys(e);for(i=0;i<n.length;i++)t=n[i],r.indexOf(t)>=0||(a[t]=e[t]);return a}(e,r);if(Object.getOwnPropertySymbols){var n=Object.getOwnPropertySymbols(e);for(i=0;i<n.length;i++)t=n[i],r.indexOf(t)>=0||Object.prototype.propertyIsEnumerable.call(e,t)&&(a[t]=e[t])}return a}var u=i.createContext({}),c=function(e){var r=i.useContext(u),t=r;return e&&(t="function"==typeof e?e(r):l(l({},r),e)),t},s=function(e){var r=c(e.components);return i.createElement(u.Provider,{value:r},e.children)},m="mdxType",p={inlineCode:"code",wrapper:function(e){var r=e.children;return i.createElement(i.Fragment,{},r)}},d=i.forwardRef((function(e,r){var t=e.components,a=e.mdxType,n=e.originalType,u=e.parentName,s=o(e,["components","mdxType","originalType","parentName"]),m=c(t),d=a,f=m["".concat(u,".").concat(d)]||m[d]||p[d]||n;return t?i.createElement(f,l(l({ref:r},s),{},{components:t})):i.createElement(f,l({ref:r},s))}));function f(e,r){var t=arguments,a=r&&r.mdxType;if("string"==typeof e||a){var n=t.length,l=new Array(n);l[0]=d;var o={};for(var u in r)hasOwnProperty.call(r,u)&&(o[u]=r[u]);o.originalType=e,o[m]="string"==typeof e?e:a,l[1]=o;for(var c=2;c<n;c++)l[c]=t[c];return i.createElement.apply(null,l)}return i.createElement.apply(null,t)}d.displayName="MDXCreateElement"},8567:(e,r,t)=>{t.r(r),t.d(r,{assets:()=>u,contentTitle:()=>l,default:()=>p,frontMatter:()=>n,metadata:()=>o,toc:()=>c});var i=t(8168),a=(t(6540),t(5680));const n={},l="Practice: Memory",o={unversionedId:"Lab4 - Verilog/Memorie/Exercitii/README",id:"Lab4 - Verilog/Memorie/Exercitii/README",title:"Practice: Memory",description:"- Implementa\u021bi modulul register pornind de la declara\u021bia din fi\u0219ierul register.v. Semnalele oe \u0219i we reprezint\u0103 Output Enable, respectiv Write Enable.",source:"@site/docs/Lab4 - Verilog/Memorie/Exercitii/README.md",sourceDirName:"Lab4 - Verilog/Memorie/Exercitii",slug:"/Lab4 - Verilog/Memorie/Exercitii/",permalink:"/computer-architecture/Lab4 - Verilog/Memorie/Exercitii/",draft:!1,tags:[],version:"current",frontMatter:{},sidebar:"sidebar",previous:{title:"Memorie",permalink:"/computer-architecture/Lab4 - Verilog/Memorie/Lectura/"},next:{title:"Template Chapter",permalink:"/computer-architecture/Template Chapter/"}},u={},c=[],s={toc:c},m="wrapper";function p(e){let{components:r,...t}=e;return(0,a.yg)(m,(0,i.A)({},s,t,{components:r,mdxType:"MDXLayout"}),(0,a.yg)("h1",{id:"practice-memory"},"Practice: Memory"),(0,a.yg)("ul",null,(0,a.yg)("li",{parentName:"ul"},"Implementa\u021bi modulul register pornind de la declara\u021bia din fi\u0219ierul register.v. Semnalele oe \u0219i we reprezint\u0103 Output Enable, respectiv Write Enable.\noe controleaz\u0103 ie\u0219irea registrului. C\xe2nd oe este high ie\u0219irea este activ\u0103 av\xe2nd valoarea memorat\u0103 de registru. C\xe2nd oe este low ie\u0219irea va fi 0. Acest semnal trebuie s\u0103 fie asincron: modificarea lui va avea efect imediat asupra ie\u0219irii \u0219i nu se va a\u0219tepta tranzi\u021bia semnalului de ceas.\nwe controleaz\u0103 scrierea \xeen registru. C\xe2nd we este high registrul va memora valoarea aflat\u0103 \xeen semnalul de intrare. C\xe2nd we este low valoarea registrului nu se va modifica, ignor\xe2nd practic semnalul de intrare. Acest semnal trebuie s\u0103 fie sincron: modificarea valorii memorate de registru se face doar \xeen momentul tranzi\u021biei semnalului de ceas.\nSemnalul disp_out este folosit pentru afi\u0219are/debugging pe display, iar valoarea acestuia trebuie s\u0103 fie cea memorat\u0103 de registru \xeen momentul curent. \xcen mod normal acest semnal nu este prezent \xeentr-un calculator. Acest semnal nu trebuie s\u0103 fie afectat de oe, valoarea disponibil\u0103 pe disp_out fiind \xeen orice moment egal\u0103 cu valoarea memorat\u0103 de registru.\nSemnalul de reset rst_n este activ pe low (0).\nHint: Pute\u021bi folosi operatorul condi\u0163ional.\nParametriza\u021bi modulul register astfel \xeenc\xe2t data de intrare \u0219i ie\u0219ire din registru s\u0103 aib\u0103 o dimensiune configurabil\u0103.\nHint: Utiliza\u021bi construc\u021bia de limbaj parameter\nPornind de la interfa\u021ba modulului sequential_multiplier din scheletul de cod, implementa\u021bi un automat de st\u0103ri care s\u0103 foloseasc\u0103 instan\u021be parametrizate ale modulului register pentru a \xeendeplini urm\u0103toarele func\u021bionalit\u0103\u021bi:\nLa activarea semnalului write s\u0103 se scrie pe c\xe2te un registru (parametrizat corespunz\u0103tor) valorile semnalelor a \u0219i b\nLa activarea semnalului multiply s\u0103 fie extrase valorile din cele dou\u0103 registre, s\u0103 se \xeenmul\u021beasc\u0103 \u0219i s\u0103 se adauge pe un al treilea registru.\nLa activarea semnalului display, semnalul out s\u0103 primeasc\u0103 valoarea aflat\u0103 pe cel de-al treilea registru.\nPrioritatea celor trei semnale este dat\u0103 de ordinea \xeen care au fost descrise (e.g. dac\u0103 write este activ, se ignor\u0103 semnalele multiply \u0219i display; dac\u0103 multiply este activ, se ignor\u0103 semnalul display)"),(0,a.yg)("li",{parentName:"ul"},"Vi se pune la dispozi\u021bie un RAM de tip Block Memory Generator instan\u021biat \xeen modulul ram_reader. Completa\u021bi modulul astfel \xeenc\xe2t s\u0103 pute\u021bi gestiona citirea din memorie de la o adres\u0103 am_out \xeen momentul \xeen care semnalul read este activ (1).")))}p.isMDXComponent=!0}}]);