Neste projeto, foi desenvolvido em processador na linguagem de descrição de Hardware: Verilog HDL. Esse processador tem sua arquitetura baseada na arquitetura MIPS, 
é monocíclico e atende a um conjunto de intruções específico.
