Classic Timing Analyzer report for reg_group
Mon Dec 09 22:09:22 2024
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.881 ns    ; dr[0] ; R2[6] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 13.874 ns   ; R0[4] ; s[4]  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 17.230 ns   ; dr[0] ; d[7]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.072 ns    ; i[0]  ; R0[0] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 14     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------+
; tsu                                                          ;
+-------+--------------+------------+-------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To    ; To Clock ;
+-------+--------------+------------+-------+-------+----------+
; N/A   ; None         ; 7.881 ns   ; dr[0] ; R2[6] ; clk      ;
; N/A   ; None         ; 7.844 ns   ; dr[0] ; R2[4] ; clk      ;
; N/A   ; None         ; 7.844 ns   ; dr[0] ; R2[5] ; clk      ;
; N/A   ; None         ; 7.844 ns   ; dr[0] ; R2[7] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[0] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[1] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[2] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[3] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[4] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[5] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[6] ; clk      ;
; N/A   ; None         ; 7.834 ns   ; dr[0] ; R3[7] ; clk      ;
; N/A   ; None         ; 7.186 ns   ; dr[1] ; R2[6] ; clk      ;
; N/A   ; None         ; 7.149 ns   ; dr[1] ; R2[4] ; clk      ;
; N/A   ; None         ; 7.149 ns   ; dr[1] ; R2[5] ; clk      ;
; N/A   ; None         ; 7.149 ns   ; dr[1] ; R2[7] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[0] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[1] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[2] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[3] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[4] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[5] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[6] ; clk      ;
; N/A   ; None         ; 7.135 ns   ; dr[1] ; R3[7] ; clk      ;
; N/A   ; None         ; 7.104 ns   ; dr[0] ; R1[4] ; clk      ;
; N/A   ; None         ; 7.104 ns   ; dr[0] ; R1[5] ; clk      ;
; N/A   ; None         ; 7.104 ns   ; dr[0] ; R1[6] ; clk      ;
; N/A   ; None         ; 7.104 ns   ; dr[0] ; R1[7] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[0] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[1] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[2] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[3] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[4] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[5] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[6] ; clk      ;
; N/A   ; None         ; 7.080 ns   ; dr[0] ; R0[7] ; clk      ;
; N/A   ; None         ; 6.765 ns   ; dr[0] ; R1[0] ; clk      ;
; N/A   ; None         ; 6.765 ns   ; dr[0] ; R1[1] ; clk      ;
; N/A   ; None         ; 6.765 ns   ; dr[0] ; R1[2] ; clk      ;
; N/A   ; None         ; 6.765 ns   ; dr[0] ; R1[3] ; clk      ;
; N/A   ; None         ; 6.763 ns   ; dr[0] ; R2[0] ; clk      ;
; N/A   ; None         ; 6.763 ns   ; dr[0] ; R2[1] ; clk      ;
; N/A   ; None         ; 6.763 ns   ; dr[0] ; R2[2] ; clk      ;
; N/A   ; None         ; 6.763 ns   ; dr[0] ; R2[3] ; clk      ;
; N/A   ; None         ; 6.407 ns   ; dr[1] ; R1[4] ; clk      ;
; N/A   ; None         ; 6.407 ns   ; dr[1] ; R1[5] ; clk      ;
; N/A   ; None         ; 6.407 ns   ; dr[1] ; R1[6] ; clk      ;
; N/A   ; None         ; 6.407 ns   ; dr[1] ; R1[7] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[0] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[1] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[2] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[3] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[4] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[5] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[6] ; clk      ;
; N/A   ; None         ; 6.382 ns   ; dr[1] ; R0[7] ; clk      ;
; N/A   ; None         ; 6.196 ns   ; i[4]  ; R2[4] ; clk      ;
; N/A   ; None         ; 6.195 ns   ; i[4]  ; R3[4] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R1[0] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R2[0] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R2[1] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R1[1] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R1[2] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R2[2] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R2[3] ; clk      ;
; N/A   ; None         ; 6.068 ns   ; dr[1] ; R1[3] ; clk      ;
; N/A   ; None         ; 5.800 ns   ; i[4]  ; R1[4] ; clk      ;
; N/A   ; None         ; 5.800 ns   ; i[4]  ; R0[4] ; clk      ;
; N/A   ; None         ; 5.748 ns   ; i[7]  ; R1[7] ; clk      ;
; N/A   ; None         ; 5.747 ns   ; i[7]  ; R0[7] ; clk      ;
; N/A   ; None         ; 5.518 ns   ; i[3]  ; R1[3] ; clk      ;
; N/A   ; None         ; 5.515 ns   ; i[3]  ; R2[3] ; clk      ;
; N/A   ; None         ; 5.373 ns   ; i[7]  ; R2[7] ; clk      ;
; N/A   ; None         ; 5.373 ns   ; i[7]  ; R3[7] ; clk      ;
; N/A   ; None         ; 5.302 ns   ; i[6]  ; R1[6] ; clk      ;
; N/A   ; None         ; 5.299 ns   ; i[6]  ; R0[6] ; clk      ;
; N/A   ; None         ; 5.289 ns   ; i[3]  ; R3[3] ; clk      ;
; N/A   ; None         ; 5.264 ns   ; i[5]  ; R2[5] ; clk      ;
; N/A   ; None         ; 5.264 ns   ; i[5]  ; R3[5] ; clk      ;
; N/A   ; None         ; 5.262 ns   ; i[5]  ; R1[5] ; clk      ;
; N/A   ; None         ; 5.262 ns   ; i[5]  ; R0[5] ; clk      ;
; N/A   ; None         ; 5.243 ns   ; i[6]  ; R2[6] ; clk      ;
; N/A   ; None         ; 4.927 ns   ; i[6]  ; R3[6] ; clk      ;
; N/A   ; None         ; 4.924 ns   ; i[3]  ; R0[3] ; clk      ;
; N/A   ; None         ; 4.898 ns   ; i[2]  ; R3[2] ; clk      ;
; N/A   ; None         ; 4.859 ns   ; i[2]  ; R0[2] ; clk      ;
; N/A   ; None         ; 4.854 ns   ; i[2]  ; R2[2] ; clk      ;
; N/A   ; None         ; 4.853 ns   ; i[2]  ; R1[2] ; clk      ;
; N/A   ; None         ; 3.037 ns   ; we    ; R2[6] ; clk      ;
; N/A   ; None         ; 3.000 ns   ; we    ; R2[4] ; clk      ;
; N/A   ; None         ; 3.000 ns   ; we    ; R2[5] ; clk      ;
; N/A   ; None         ; 3.000 ns   ; we    ; R2[7] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[0] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[1] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[2] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[3] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[4] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[5] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[6] ; clk      ;
; N/A   ; None         ; 2.949 ns   ; we    ; R3[7] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[0] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[1] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[2] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[3] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[4] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[5] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[6] ; clk      ;
; N/A   ; None         ; 2.238 ns   ; we    ; R0[7] ; clk      ;
; N/A   ; None         ; 2.205 ns   ; we    ; R1[4] ; clk      ;
; N/A   ; None         ; 2.205 ns   ; we    ; R1[5] ; clk      ;
; N/A   ; None         ; 2.205 ns   ; we    ; R1[6] ; clk      ;
; N/A   ; None         ; 2.205 ns   ; we    ; R1[7] ; clk      ;
; N/A   ; None         ; 1.919 ns   ; we    ; R2[0] ; clk      ;
; N/A   ; None         ; 1.919 ns   ; we    ; R2[1] ; clk      ;
; N/A   ; None         ; 1.919 ns   ; we    ; R2[2] ; clk      ;
; N/A   ; None         ; 1.919 ns   ; we    ; R2[3] ; clk      ;
; N/A   ; None         ; 1.866 ns   ; we    ; R1[0] ; clk      ;
; N/A   ; None         ; 1.866 ns   ; we    ; R1[1] ; clk      ;
; N/A   ; None         ; 1.866 ns   ; we    ; R1[2] ; clk      ;
; N/A   ; None         ; 1.866 ns   ; we    ; R1[3] ; clk      ;
; N/A   ; None         ; 0.534 ns   ; i[0]  ; R3[0] ; clk      ;
; N/A   ; None         ; 0.423 ns   ; i[1]  ; R3[1] ; clk      ;
; N/A   ; None         ; 0.397 ns   ; i[0]  ; R1[0] ; clk      ;
; N/A   ; None         ; 0.397 ns   ; i[0]  ; R2[0] ; clk      ;
; N/A   ; None         ; 0.396 ns   ; i[1]  ; R1[1] ; clk      ;
; N/A   ; None         ; 0.391 ns   ; i[1]  ; R2[1] ; clk      ;
; N/A   ; None         ; 0.277 ns   ; i[1]  ; R0[1] ; clk      ;
; N/A   ; None         ; 0.194 ns   ; i[0]  ; R0[0] ; clk      ;
+-------+--------------+------------+-------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 13.874 ns  ; R0[4] ; s[4] ; clk        ;
; N/A   ; None         ; 12.524 ns  ; R1[1] ; d[1] ; clk        ;
; N/A   ; None         ; 11.924 ns  ; R0[6] ; s[6] ; clk        ;
; N/A   ; None         ; 11.786 ns  ; R0[0] ; d[0] ; clk        ;
; N/A   ; None         ; 11.716 ns  ; R2[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.657 ns  ; R2[6] ; d[6] ; clk        ;
; N/A   ; None         ; 11.629 ns  ; R1[7] ; d[7] ; clk        ;
; N/A   ; None         ; 11.407 ns  ; R3[4] ; s[4] ; clk        ;
; N/A   ; None         ; 11.393 ns  ; R0[7] ; d[7] ; clk        ;
; N/A   ; None         ; 11.381 ns  ; R0[5] ; s[5] ; clk        ;
; N/A   ; None         ; 11.199 ns  ; R2[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.165 ns  ; R3[0] ; d[0] ; clk        ;
; N/A   ; None         ; 11.131 ns  ; R1[4] ; d[4] ; clk        ;
; N/A   ; None         ; 11.063 ns  ; R0[1] ; d[1] ; clk        ;
; N/A   ; None         ; 10.996 ns  ; R3[7] ; s[7] ; clk        ;
; N/A   ; None         ; 10.991 ns  ; R0[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.955 ns  ; R0[7] ; s[7] ; clk        ;
; N/A   ; None         ; 10.722 ns  ; R1[5] ; s[5] ; clk        ;
; N/A   ; None         ; 10.642 ns  ; R2[0] ; d[0] ; clk        ;
; N/A   ; None         ; 10.613 ns  ; R2[6] ; s[6] ; clk        ;
; N/A   ; None         ; 10.455 ns  ; R1[3] ; d[3] ; clk        ;
; N/A   ; None         ; 10.453 ns  ; R1[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.423 ns  ; R0[2] ; s[2] ; clk        ;
; N/A   ; None         ; 10.381 ns  ; R3[1] ; s[1] ; clk        ;
; N/A   ; None         ; 10.320 ns  ; R2[2] ; d[2] ; clk        ;
; N/A   ; None         ; 10.318 ns  ; R0[6] ; d[6] ; clk        ;
; N/A   ; None         ; 10.314 ns  ; R1[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.288 ns  ; R1[7] ; s[7] ; clk        ;
; N/A   ; None         ; 10.072 ns  ; R0[5] ; d[5] ; clk        ;
; N/A   ; None         ; 10.017 ns  ; R1[2] ; d[2] ; clk        ;
; N/A   ; None         ; 9.995 ns   ; R2[3] ; d[3] ; clk        ;
; N/A   ; None         ; 9.972 ns   ; R2[1] ; d[1] ; clk        ;
; N/A   ; None         ; 9.919 ns   ; R0[4] ; d[4] ; clk        ;
; N/A   ; None         ; 9.886 ns   ; R3[2] ; s[2] ; clk        ;
; N/A   ; None         ; 9.867 ns   ; R0[3] ; s[3] ; clk        ;
; N/A   ; None         ; 9.845 ns   ; R0[3] ; d[3] ; clk        ;
; N/A   ; None         ; 9.825 ns   ; R0[2] ; d[2] ; clk        ;
; N/A   ; None         ; 9.818 ns   ; R1[0] ; d[0] ; clk        ;
; N/A   ; None         ; 9.814 ns   ; R3[6] ; s[6] ; clk        ;
; N/A   ; None         ; 9.807 ns   ; R3[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.802 ns   ; R3[3] ; s[3] ; clk        ;
; N/A   ; None         ; 9.712 ns   ; R1[4] ; s[4] ; clk        ;
; N/A   ; None         ; 9.698 ns   ; R0[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.517 ns   ; R1[6] ; d[6] ; clk        ;
; N/A   ; None         ; 9.507 ns   ; R2[0] ; s[0] ; clk        ;
; N/A   ; None         ; 9.331 ns   ; R2[5] ; d[5] ; clk        ;
; N/A   ; None         ; 9.093 ns   ; R2[7] ; d[7] ; clk        ;
; N/A   ; None         ; 9.081 ns   ; R2[1] ; s[1] ; clk        ;
; N/A   ; None         ; 9.026 ns   ; R2[2] ; s[2] ; clk        ;
; N/A   ; None         ; 8.935 ns   ; R3[5] ; s[5] ; clk        ;
; N/A   ; None         ; 8.860 ns   ; R3[7] ; d[7] ; clk        ;
; N/A   ; None         ; 8.759 ns   ; R2[7] ; s[7] ; clk        ;
; N/A   ; None         ; 8.711 ns   ; R1[0] ; s[0] ; clk        ;
; N/A   ; None         ; 8.701 ns   ; R2[5] ; s[5] ; clk        ;
; N/A   ; None         ; 8.641 ns   ; R3[1] ; d[1] ; clk        ;
; N/A   ; None         ; 8.538 ns   ; R1[6] ; s[6] ; clk        ;
; N/A   ; None         ; 8.314 ns   ; R3[4] ; d[4] ; clk        ;
; N/A   ; None         ; 8.239 ns   ; R3[6] ; d[6] ; clk        ;
; N/A   ; None         ; 8.222 ns   ; R1[3] ; s[3] ; clk        ;
; N/A   ; None         ; 8.220 ns   ; R3[3] ; d[3] ; clk        ;
; N/A   ; None         ; 8.214 ns   ; R3[2] ; d[2] ; clk        ;
; N/A   ; None         ; 8.029 ns   ; R1[2] ; s[2] ; clk        ;
; N/A   ; None         ; 7.659 ns   ; R2[3] ; s[3] ; clk        ;
; N/A   ; None         ; 7.617 ns   ; R3[5] ; d[5] ; clk        ;
+-------+--------------+------------+-------+------+------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+-------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To   ;
+-------+-------------------+-----------------+-------+------+
; N/A   ; None              ; 17.230 ns       ; dr[0] ; d[7] ;
; N/A   ; None              ; 16.899 ns       ; dr[0] ; d[1] ;
; N/A   ; None              ; 16.234 ns       ; sr[0] ; s[4] ;
; N/A   ; None              ; 16.161 ns       ; sr[1] ; s[4] ;
; N/A   ; None              ; 16.153 ns       ; dr[0] ; d[6] ;
; N/A   ; None              ; 15.950 ns       ; dr[1] ; d[7] ;
; N/A   ; None              ; 15.907 ns       ; dr[0] ; d[5] ;
; N/A   ; None              ; 15.754 ns       ; dr[0] ; d[4] ;
; N/A   ; None              ; 15.742 ns       ; dr[0] ; d[0] ;
; N/A   ; None              ; 15.682 ns       ; dr[0] ; d[3] ;
; N/A   ; None              ; 15.662 ns       ; dr[0] ; d[2] ;
; N/A   ; None              ; 15.599 ns       ; sr[1] ; s[6] ;
; N/A   ; None              ; 15.440 ns       ; dr[1] ; d[1] ;
; N/A   ; None              ; 15.242 ns       ; sr[0] ; s[5] ;
; N/A   ; None              ; 15.178 ns       ; sr[0] ; s[1] ;
; N/A   ; None              ; 14.998 ns       ; sr[0] ; s[6] ;
; N/A   ; None              ; 14.876 ns       ; dr[1] ; d[6] ;
; N/A   ; None              ; 14.848 ns       ; sr[1] ; s[5] ;
; N/A   ; None              ; 14.808 ns       ; sr[0] ; s[7] ;
; N/A   ; None              ; 14.625 ns       ; dr[1] ; d[5] ;
; N/A   ; None              ; 14.616 ns       ; dr[1] ; d[0] ;
; N/A   ; None              ; 14.613 ns       ; sr[1] ; s[1] ;
; N/A   ; None              ; 14.474 ns       ; dr[1] ; d[4] ;
; N/A   ; None              ; 14.412 ns       ; sr[1] ; s[7] ;
; N/A   ; None              ; 14.404 ns       ; dr[1] ; d[3] ;
; N/A   ; None              ; 14.384 ns       ; dr[1] ; d[2] ;
; N/A   ; None              ; 13.353 ns       ; sr[0] ; s[0] ;
; N/A   ; None              ; 13.273 ns       ; sr[0] ; s[2] ;
; N/A   ; None              ; 13.183 ns       ; sr[1] ; s[2] ;
; N/A   ; None              ; 12.943 ns       ; sr[0] ; s[3] ;
; N/A   ; None              ; 12.942 ns       ; sr[1] ; s[0] ;
; N/A   ; None              ; 12.377 ns       ; sr[1] ; s[3] ;
+-------+-------------------+-----------------+-------+------+


+--------------------------------------------------------------------+
; th                                                                 ;
+---------------+-------------+-----------+-------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To    ; To Clock ;
+---------------+-------------+-----------+-------+-------+----------+
; N/A           ; None        ; 0.072 ns  ; i[0]  ; R0[0] ; clk      ;
; N/A           ; None        ; -0.011 ns ; i[1]  ; R0[1] ; clk      ;
; N/A           ; None        ; -0.125 ns ; i[1]  ; R2[1] ; clk      ;
; N/A           ; None        ; -0.130 ns ; i[1]  ; R1[1] ; clk      ;
; N/A           ; None        ; -0.131 ns ; i[0]  ; R1[0] ; clk      ;
; N/A           ; None        ; -0.131 ns ; i[0]  ; R2[0] ; clk      ;
; N/A           ; None        ; -0.157 ns ; i[1]  ; R3[1] ; clk      ;
; N/A           ; None        ; -0.268 ns ; i[0]  ; R3[0] ; clk      ;
; N/A           ; None        ; -1.600 ns ; we    ; R1[0] ; clk      ;
; N/A           ; None        ; -1.600 ns ; we    ; R1[1] ; clk      ;
; N/A           ; None        ; -1.600 ns ; we    ; R1[2] ; clk      ;
; N/A           ; None        ; -1.600 ns ; we    ; R1[3] ; clk      ;
; N/A           ; None        ; -1.653 ns ; we    ; R2[0] ; clk      ;
; N/A           ; None        ; -1.653 ns ; we    ; R2[1] ; clk      ;
; N/A           ; None        ; -1.653 ns ; we    ; R2[2] ; clk      ;
; N/A           ; None        ; -1.653 ns ; we    ; R2[3] ; clk      ;
; N/A           ; None        ; -1.939 ns ; we    ; R1[4] ; clk      ;
; N/A           ; None        ; -1.939 ns ; we    ; R1[5] ; clk      ;
; N/A           ; None        ; -1.939 ns ; we    ; R1[6] ; clk      ;
; N/A           ; None        ; -1.939 ns ; we    ; R1[7] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[0] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[1] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[2] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[3] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[4] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[5] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[6] ; clk      ;
; N/A           ; None        ; -1.972 ns ; we    ; R0[7] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[0] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[1] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[2] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[3] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[4] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[5] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[6] ; clk      ;
; N/A           ; None        ; -2.683 ns ; we    ; R3[7] ; clk      ;
; N/A           ; None        ; -2.734 ns ; we    ; R2[4] ; clk      ;
; N/A           ; None        ; -2.734 ns ; we    ; R2[5] ; clk      ;
; N/A           ; None        ; -2.734 ns ; we    ; R2[7] ; clk      ;
; N/A           ; None        ; -2.771 ns ; we    ; R2[6] ; clk      ;
; N/A           ; None        ; -4.587 ns ; i[2]  ; R1[2] ; clk      ;
; N/A           ; None        ; -4.588 ns ; i[2]  ; R2[2] ; clk      ;
; N/A           ; None        ; -4.593 ns ; i[2]  ; R0[2] ; clk      ;
; N/A           ; None        ; -4.632 ns ; i[2]  ; R3[2] ; clk      ;
; N/A           ; None        ; -4.658 ns ; i[3]  ; R0[3] ; clk      ;
; N/A           ; None        ; -4.661 ns ; i[6]  ; R3[6] ; clk      ;
; N/A           ; None        ; -4.977 ns ; i[6]  ; R2[6] ; clk      ;
; N/A           ; None        ; -4.996 ns ; i[5]  ; R1[5] ; clk      ;
; N/A           ; None        ; -4.996 ns ; i[5]  ; R0[5] ; clk      ;
; N/A           ; None        ; -4.998 ns ; i[5]  ; R2[5] ; clk      ;
; N/A           ; None        ; -4.998 ns ; i[5]  ; R3[5] ; clk      ;
; N/A           ; None        ; -5.023 ns ; i[3]  ; R3[3] ; clk      ;
; N/A           ; None        ; -5.033 ns ; i[6]  ; R0[6] ; clk      ;
; N/A           ; None        ; -5.036 ns ; i[6]  ; R1[6] ; clk      ;
; N/A           ; None        ; -5.107 ns ; i[7]  ; R2[7] ; clk      ;
; N/A           ; None        ; -5.107 ns ; i[7]  ; R3[7] ; clk      ;
; N/A           ; None        ; -5.249 ns ; i[3]  ; R2[3] ; clk      ;
; N/A           ; None        ; -5.252 ns ; i[3]  ; R1[3] ; clk      ;
; N/A           ; None        ; -5.481 ns ; i[7]  ; R0[7] ; clk      ;
; N/A           ; None        ; -5.482 ns ; i[7]  ; R1[7] ; clk      ;
; N/A           ; None        ; -5.534 ns ; i[4]  ; R1[4] ; clk      ;
; N/A           ; None        ; -5.534 ns ; i[4]  ; R0[4] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R1[0] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R2[0] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R2[1] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R1[1] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R1[2] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R2[2] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R2[3] ; clk      ;
; N/A           ; None        ; -5.802 ns ; dr[1] ; R1[3] ; clk      ;
; N/A           ; None        ; -5.929 ns ; i[4]  ; R3[4] ; clk      ;
; N/A           ; None        ; -5.930 ns ; i[4]  ; R2[4] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[0] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[1] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[2] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[3] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[4] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[5] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[6] ; clk      ;
; N/A           ; None        ; -6.116 ns ; dr[1] ; R0[7] ; clk      ;
; N/A           ; None        ; -6.141 ns ; dr[1] ; R1[4] ; clk      ;
; N/A           ; None        ; -6.141 ns ; dr[1] ; R1[5] ; clk      ;
; N/A           ; None        ; -6.141 ns ; dr[1] ; R1[6] ; clk      ;
; N/A           ; None        ; -6.141 ns ; dr[1] ; R1[7] ; clk      ;
; N/A           ; None        ; -6.497 ns ; dr[0] ; R2[0] ; clk      ;
; N/A           ; None        ; -6.497 ns ; dr[0] ; R2[1] ; clk      ;
; N/A           ; None        ; -6.497 ns ; dr[0] ; R2[2] ; clk      ;
; N/A           ; None        ; -6.497 ns ; dr[0] ; R2[3] ; clk      ;
; N/A           ; None        ; -6.499 ns ; dr[0] ; R1[0] ; clk      ;
; N/A           ; None        ; -6.499 ns ; dr[0] ; R1[1] ; clk      ;
; N/A           ; None        ; -6.499 ns ; dr[0] ; R1[2] ; clk      ;
; N/A           ; None        ; -6.499 ns ; dr[0] ; R1[3] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[0] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[1] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[2] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[3] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[4] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[5] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[6] ; clk      ;
; N/A           ; None        ; -6.814 ns ; dr[0] ; R0[7] ; clk      ;
; N/A           ; None        ; -6.838 ns ; dr[0] ; R1[4] ; clk      ;
; N/A           ; None        ; -6.838 ns ; dr[0] ; R1[5] ; clk      ;
; N/A           ; None        ; -6.838 ns ; dr[0] ; R1[6] ; clk      ;
; N/A           ; None        ; -6.838 ns ; dr[0] ; R1[7] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[0] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[1] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[2] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[3] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[4] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[5] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[6] ; clk      ;
; N/A           ; None        ; -6.869 ns ; dr[1] ; R3[7] ; clk      ;
; N/A           ; None        ; -6.883 ns ; dr[1] ; R2[4] ; clk      ;
; N/A           ; None        ; -6.883 ns ; dr[1] ; R2[5] ; clk      ;
; N/A           ; None        ; -6.883 ns ; dr[1] ; R2[7] ; clk      ;
; N/A           ; None        ; -6.920 ns ; dr[1] ; R2[6] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[0] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[1] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[2] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[3] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[4] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[5] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[6] ; clk      ;
; N/A           ; None        ; -7.568 ns ; dr[0] ; R3[7] ; clk      ;
; N/A           ; None        ; -7.578 ns ; dr[0] ; R2[4] ; clk      ;
; N/A           ; None        ; -7.578 ns ; dr[0] ; R2[5] ; clk      ;
; N/A           ; None        ; -7.578 ns ; dr[0] ; R2[7] ; clk      ;
; N/A           ; None        ; -7.615 ns ; dr[0] ; R2[6] ; clk      ;
+---------------+-------------+-----------+-------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 09 22:09:22 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off reg_group -c reg_group --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "R2[6]" (data pin = "dr[0]", clock pin = "clk") is 7.881 ns
    Info: + Longest pin to register delay is 10.670 ns
        Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_9; Fanout = 16; PIN Node = 'dr[0]'
        Info: 2: + IC(7.215 ns) + CELL(0.202 ns) = 8.362 ns; Loc. = LCCOMB_X13_Y4_N26; Fanout = 8; COMB Node = 'Decoder0~1'
        Info: 3: + IC(1.453 ns) + CELL(0.855 ns) = 10.670 ns; Loc. = LCFF_X9_Y3_N9; Fanout = 2; REG Node = 'R2[6]'
        Info: Total cell delay = 2.002 ns ( 18.76 % )
        Info: Total interconnect delay = 8.668 ns ( 81.24 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.749 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X9_Y3_N9; Fanout = 2; REG Node = 'R2[6]'
        Info: Total cell delay = 1.766 ns ( 64.24 % )
        Info: Total interconnect delay = 0.983 ns ( 35.76 % )
Info: tco from clock "clk" to destination pin "s[4]" through register "R0[4]" is 13.874 ns
    Info: + Longest clock path from clock "clk" to source register is 2.748 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X12_Y4_N27; Fanout = 2; REG Node = 'R0[4]'
        Info: Total cell delay = 1.766 ns ( 64.26 % )
        Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 10.822 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X12_Y4_N27; Fanout = 2; REG Node = 'R0[4]'
        Info: 2: + IC(1.934 ns) + CELL(0.616 ns) = 2.550 ns; Loc. = LCCOMB_X20_Y4_N16; Fanout = 1; COMB Node = 'Mux3~0'
        Info: 3: + IC(1.799 ns) + CELL(0.206 ns) = 4.555 ns; Loc. = LCCOMB_X12_Y4_N24; Fanout = 1; COMB Node = 'Mux3~1'
        Info: 4: + IC(3.211 ns) + CELL(3.056 ns) = 10.822 ns; Loc. = PIN_100; Fanout = 0; PIN Node = 's[4]'
        Info: Total cell delay = 3.878 ns ( 35.83 % )
        Info: Total interconnect delay = 6.944 ns ( 64.17 % )
Info: Longest tpd from source pin "dr[0]" to destination pin "d[7]" is 17.230 ns
    Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_9; Fanout = 16; PIN Node = 'dr[0]'
    Info: 2: + IC(7.713 ns) + CELL(0.624 ns) = 9.282 ns; Loc. = LCCOMB_X12_Y4_N30; Fanout = 1; COMB Node = 'Mux8~0'
    Info: 3: + IC(1.881 ns) + CELL(0.651 ns) = 11.814 ns; Loc. = LCCOMB_X20_Y4_N20; Fanout = 1; COMB Node = 'Mux8~1'
    Info: 4: + IC(2.186 ns) + CELL(3.230 ns) = 17.230 ns; Loc. = PIN_104; Fanout = 0; PIN Node = 'd[7]'
    Info: Total cell delay = 5.450 ns ( 31.63 % )
    Info: Total interconnect delay = 11.780 ns ( 68.37 % )
Info: th for register "R0[0]" (data pin = "i[0]", clock pin = "clk") is 0.072 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.748 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.839 ns) + CELL(0.666 ns) = 2.748 ns; Loc. = LCFF_X12_Y4_N9; Fanout = 2; REG Node = 'R0[0]'
        Info: Total cell delay = 1.766 ns ( 64.26 % )
        Info: Total interconnect delay = 0.982 ns ( 35.74 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 2.982 ns
        Info: 1: + IC(0.000 ns) + CELL(1.090 ns) = 1.090 ns; Loc. = PIN_18; Fanout = 4; PIN Node = 'i[0]'
        Info: 2: + IC(1.582 ns) + CELL(0.202 ns) = 2.874 ns; Loc. = LCCOMB_X12_Y4_N8; Fanout = 1; COMB Node = 'R0[0]~8'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 2.982 ns; Loc. = LCFF_X12_Y4_N9; Fanout = 2; REG Node = 'R0[0]'
        Info: Total cell delay = 1.400 ns ( 46.95 % )
        Info: Total interconnect delay = 1.582 ns ( 53.05 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Mon Dec 09 22:09:22 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


