N-Metalloxid-Halbleiter-Logik verwendet n-Typ (-) MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) zur Realisierung von Logikgates und anderen digitalen Schaltungen. Diese nMOS-Transistoren arbeiten, indem eine Inversionsschicht in einem p-Transistorkörper erzeugt wird. Diese Inversionsschicht, genannt n-Kanal, kann Elektronen zwischen n-Quellen- und Drain-Anschlüssen leiten. Der n-Kanal wird durch Anlegen von Spannung an den dritten Anschluß, das Gate genannt, erzeugt. Wie andere MOSFETs haben nMOS-Transistoren vier Betriebsarten: Cut-off (oder Subthreshold), Triode, Sättigung (manchmal aktiv genannt) und Geschwindigkeitsssättigung. Übersicht MOS steht für Metalloxid-Halbleiter, wobei die Art und Weise, wie MOS-Transistoren ursprünglich, überwiegend vor den 1970er Jahren, mit Gates aus Metall, typischerweise Aluminium, aufgebaut wurden. Seit 1970 haben die meisten MOS-Schaltungen aber selbstjustierte Gates aus polykristallinem Silizium verwendet, eine Technologie, die von Federico Faggin auf Fairchild Semiconductor entwickelt wurde. Diese Silizium-Gatter werden noch in den meisten Arten von MOSFET-basierten integrierten Schaltungen verwendet, obwohl Metall-Gatter (Al oder Cu) in den frühen 2000er Jahren für bestimmte Arten von Hochgeschwindigkeitsschaltungen, wie Hochleistungs-Mikroprozessoren, wieder auftauchen. Bei den MOSFETs handelt es sich um n-Typ Erweiterungsmodustransistoren, die in einem sogenannten "Pull-Down-Netzwerk" (PDN) zwischen dem logischen Gate-Ausgang und negativer Versorgungsspannung (typischerweise Masse) angeordnet sind. Zwischen der positiven Versorgungsspannung und jedem logischen Gateausgang wird ein Pull up (d.h. eine Last, die als Widerstand gedacht werden kann, siehe unten) gelegt. Jedes logische Gatter, einschließlich des logischen Inverters, kann dann dadurch realisiert werden, dass ein Netz von Parallel- und/oder Serienschaltungen so ausgelegt ist, dass, wenn der gewünschte Ausgang für eine bestimmte Kombination von booleischen Eingangswerten Null (oder falsch) ist, die PDN aktiv ist, so dass mindestens ein Transistor einen Strompfad zwischen der negativen Versorgung und dem Ausgang ermöglicht. Dies bewirkt einen Spannungsabfall über die Last und damit eine niedrige Spannung am Ausgang, die die Null darstellt. Als Beispiel ist hier ein NOR-Gatter in schematischer NMOS implementiert. Ist entweder der Eingang A oder der Eingang B hoch (logic 1, = True), wirkt der jeweilige MOS-Transistor als sehr geringer Widerstand zwischen dem Ausgang und der negativen Versorgung, wodurch der zu niedrige Ausgang gedrückt wird (logic 0, = False). Wenn beide A und B hoch sind, sind beide Transistoren leitend, wodurch eine noch geringere Widerstandsbahn gegen Masse entsteht. Der einzige Fall, bei dem der Ausgang hoch ist, ist, wenn beide Transistoren ausgeschaltet sind, was nur dann auftritt, wenn beide A und B niedrig sind, so dass die Wahrheitstabelle eines NOR-Gatters erfüllt wird: Ein MOSFET kann als Widerstand betrieben werden, so dass die gesamte Schaltung nur mit n-Kanal-MOSFETs realisiert werden kann. NMOS-Schaltungen sind langsam zum Übergang von niedrig zu hoch. Beim Übergang von Hoch auf Tief bieten die Transistoren einen niedrigen Widerstand und die kapazitive Ladung am Ausgang entwässert sehr schnell (ähnlich der Entladung eines Kondensators durch einen sehr niedrigen Widerstand). Aber der Widerstand zwischen dem Ausgang und der positiven Versorgungsschiene ist viel größer, so dass der niedrige bis hohe Übergang länger dauert (ähnlich zum Laden eines Kondensators durch einen hohen Wertwiderstand). Mit einem Widerstand des niedrigeren Wertes wird der Prozess beschleunigt, erhöht aber auch die statische Leistungsableitung. Eine bessere (und häufigste) Möglichkeit, die Gates schneller zu machen, ist jedoch, Depletion-Mode-Transistoren anstelle von Erweiterungs-Mode-Transistoren als Lasten zu verwenden. Dies wird als Depletion-load-NMOS-Logik bezeichnet. Seit vielen Jahren waren NMOS-Schaltungen viel schneller als vergleichbare PMOS- und CMOS-Schaltungen, die viel langsamere p-Kanal-Transistoren verwenden mussten. Es war auch einfacher, NMOS als CMOS herzustellen, da letztere p-Kanal-Transistoren in speziellen n-wells auf dem p-Substrat implementieren muss. Der wesentliche Nachteil bei NMOS (und den meisten anderen Logikfamilien) besteht darin, dass ein Gleichstrom durch ein logisches Gatter fließen muss, auch wenn der Ausgang in einem stationären Zustand ist (unter bei NMOS). Dies bedeutet statische Leistungsableitung, d.h. Stromabfluss auch dann, wenn die Schaltung nicht geschaltet ist. Eine ähnliche Situation ergibt sich in modernen Hochgeschwindigkeits-, Hochdichte-CMOS-Schaltungen (Mikroprozessoren, etc.), die auch eine signifikante statische Stromverzug aufweisen, obwohl dies auf Leckage, nicht auf Vorspannung zurückzuführen ist. Allerdings haben ältere und/oder langsamere statische CMOS-Schaltungen, die für ASICs, SRAM usw. verwendet werden, typischerweise einen sehr geringen statischen Stromverbrauch. Zusätzlich, wie in DTL, TTL, ECL usw., machen die asymmetrischen Eingangslogikpegel NMOS- und PMOS-Schaltungen geräuschanfälliger als CMOS. Diese Nachteile sind der Grund, warum die CMOS-Logik die meisten dieser Typen in den meisten Hochgeschwindigkeits-Digitalschaltungen, wie z.B. Mikroprozessoren, supplantiert hat (der Tatsache, dass CMOS ursprünglich sehr langsam war im Vergleich zu Logik-Gattern, die mit bipolaren Transistoren aufgebaut sind). Geschichte Der MOSFET wurde 1959 vom ägyptischen Ingenieur Mohamed M. Atalla und koreanischen Ingenieur Dawon Kahng in Bell Labs erfunden und 1960 demonstriert. Sie fertigten sowohl PMOS- als auch NMOS-Geräte mit einem 20 μm-Verfahren. Die NMOS-Geräte waren jedoch unpraktisch, und nur der PMOS-Typ waren praktische Geräte. Im Jahr 1965 fertigten Chih-Tang Sah, Otto Leistiko und A.S Grove auf Fairchild Semiconductor mehrere NMOS-Geräte mit Kanallängen zwischen 8 μm und 65 μm. Dale L. Critchlow und Robert H. Dennard bei IBM produzierten auch NMOS-Geräte in den 1960er Jahren. Das erste IBM NMOS-Produkt war ein Speicherchip mit 1 kb-Daten und 50–100 ns Zugriffszeit, der Anfang der 1970er-Jahre in die großtechnische Fertigung eintrat. Dies führte dazu, dass MOS-Halbleiterspeicher frühere bipolare und ferrite-core-Speichertechnologien in den 1970er Jahren ersetzten. Die frühesten Mikroprozessoren in den frühen 1970er Jahren waren PMOS-Prozessoren, die zunächst die frühe Mikroprozessorindustrie dominierten. Im Jahr 1973 war NECs μCOM-4 ein früher NMOS-Mikroprozessor, der vom NEC LSI-Team hergestellt wurde, bestehend aus fünf Forschern unter der Leitung von Sohichi Suzuki. In den späten 1970er Jahren hatten NMOS-Mikroprozessoren PMOS-Prozessoren übernommen. 1975 wurden CMOS-Mikroprozessoren eingeführt. CMOS-Prozessoren wurden jedoch erst in den 1980er Jahren dominant. CMOS war zunächst langsamer als die NMOS-Logik, daher wurde NMOS in den 1970er Jahren häufiger für Computer verwendet. Der Intel 5101 (1 kb SRAM) CMOS-Speicherchip (1974) hatte eine Zugriffszeit von 800 ns, während der damals schnellste NMOS-Chip, der Intel 2147 (4 kb SRAM) HMOS-Speicherchip (1976), eine Zugriffszeit von 55/70 ns hatte.Im Jahr 1978 hat ein Hitachi-Forschungsteam unter der Leitung von Toshiaki Masuhara den Twin-well Hi-CM47-Prozess eingeführt, kM61 Der Hitachi HM6147 Chip konnte mit der Leistung (55/70 ns Zugriff) des Intel 2147 HMOS-Chips übereinstimmen, während der HM6147 auch deutlich weniger Strom verbrauchte (15 mA) als der 2147 (110 mA). Mit vergleichbarer Leistung und viel weniger Stromverbrauch übernahm der Twin-well CMOS-Prozess schließlich NMOS als den häufigsten Halbleiter-Produktionsprozess für Computer in den 1980er Jahren. In den 1980er Jahren überholten CMOS-Mikroprozessoren NMOS-Mikroprozessoren. Siehe auch PMOS-Logik Depletion-load NMOS-Logik (einschließlich der Prozesse HMOS (hohe Dichte, Kurzkanal MOS), HMOS-II, HMOS-III usw. Eine Familie von hochleistungsfähigen Herstellungsprozessen für Abreicherungs-Last NMOS Logikschaltungen, die von Intel in den späten 1970er Jahren entwickelt und seit vielen Jahren verwendet wurde. Aus diesen NMOS-Prozessen stammen mehrere CMOS-Herstellungsverfahren wie CHMOS, CHMOS-II, CHMOS-III usw. direkt. Referenzen Externe Links Medien im Zusammenhang mit MOS bei Wikimedia Commons