//MACRO MÓDULO (jerarquía DESCENDENTE)
module ejercicio_11(iSelect,oDisplay1,oDisplay2,oDisplay3,
 oDisplay4,oDisplay5,oDisplay6);
input [2:0] iSelect;
output [6:0] oDisplay1,oDisplay2,oDisplay3,oDisplay4,oDisplay5,oDisplay6;
wire [3:0] dato1, dato2, dato3, dato4, dato5, dato6;
wire [5:0] display_n;
wire [3:0] iA = 4'h5;
mydeco3to6 IC01(display_n,iSelect); //mydeco3to6(Y,D)
mymux4to4 IC02(dato1,iA,display_n[0]); //mymux4to4(Y,A,S)
mymux4to4 IC03(dato2,iA,display_n[1]);
mymux4to4 IC04(dato3,iA,display_n[2]);
mymux4to4 IC05(dato4,iA,display_n[3]);
mymux4to4 IC06(dato5,iA,display_n[4]);
mymux4to4 IC07(dato6,iA,display_n[5]);
mydeco_display7 IC08(oDisplay1,dato1); //mydeco_display7(Seg,A)
mydeco_display7 IC09(oDisplay2,dato2);
mydeco_display7 IC10(oDisplay3,dato3);
mydeco_display7 IC11(oDisplay4,dato4);
mydeco_display7 IC12(oDisplay5,dato5);
mydeco_display7 IC13(oDisplay6,dato6);
endmodule
//Submódulo: DECODIFICADOR binario a 7 seg. (Modelado de comportamiento)
module mydeco_display7(Seg,A);
input [3:0] A;
output reg [6:0] Seg; //Seg[6]=a, Seg[5]=b, ... , Seg[1]=f, Seg[0]=g
always @*
case (A) 
4'b0000 : Seg <= 7'b0000001; //Hexadecimal 0 (0000001)
4'b0001 : Seg <= 7'b1111001; //Hexadecimal 1 (1001111)
4'b0010 : Seg <= 7'b0100100; //Hexadecimal 2 (0010010)
4'b0011 : Seg <= 7'b0110000; //Hexadecimal 3 (0000110)
4'b0100 : Seg <= 7'b0011001; //Hexadecimal 4 (1001100)
4'b0101 : Seg <= 7'b0010010; //Hexadecimal 5 (0100100)
4'b0110 : Seg <= 7'b0000010; //Hexadecimal 6 (0100000)
4'b0111 : Seg <= 7'b1111000; //Hexadecimal 7 (0001111)
4'b1000 : Seg <= 7'b0000000; //Hexadecimal 8 (0000000)
4'b1001 : Seg <= 7'b0011000; //Hexadecimal 9 (0001100)
4'b1010 : Seg <= 7'b0001000; //Hexadecimal A (0001000)
default : Seg <= 7'b1111111; //Apaga el display (1111111)
endcase
endmodule
//Submódulo: MULTIPLEXOR 4 a 4 (Modelado de flujo de datos)
module mymux4to4(Y,A,S);
input [3:0] A;
input S;
output [3:0] Y;
assign Y = S ? A : 4'b1111;
endmodule
//Submódulo: DECODIFICADOR 3 a 6 (Modelado de nivel de compuertas)
module mydeco3to6(Y,D);
input [2:0] D;
output [5:0] Y;
wire A, B, C;
wire Anot, Bnot, Cnot;
buf (A,D[0]);
buf (B,D[1]);
buf (C,D[2]);
not (Anot,D[0]);
not (Bnot,D[1]);
not (Cnot,D[2]);
and g1(Y[0],Cnot,Bnot,A); //001
and g2(Y[1],Cnot,B,Anot); //010
and g3(Y[2],Cnot,B,A); //011
and g4(Y[3],C,Bnot,Anot); //100
and g5(Y[4],C,Bnot,A); //101
and g6(Y[5],C,B,Anot); //110
endmodule