\documentclass[12pt, a4paper]{article}
\input{../LatexGloves/latex_math_header.tex}

\renewcommand{\labelenumii}{\theenumii}
\renewcommand{\theenumii}{\theenumi.\arabic{enumii}.}

\graphicspath{{images/}}


\title{Конспект к экзамену по билетам (архаичные ЭВМ) \\ 1-й семестр} 

\author{
  \vova
  \and
  Скаков Павел Сергеевич (лектор)\\
  \texttt{t.me/pavelxs}
}

\date{\today}



\begin{document}

\maketitle
\newpage
\tableofcontents
\newpage


\section{Введение}

Максимально сжатый материал: если читатель не знаком с курсом, возможно, 
стоит сначала изучить конспект Тимофея на Overleaf.


\section{Названия билетов (ровно как в оригинале)}

\begin{enumerate}
    \item Устройство памяти
    \begin{enumerate}
        \item Элементная база вычислительной системы: логические элементы, триггеры.
        \item Оперативная память: статическая/динамическая, организация.
        \item Оперативная память: характеристики, типы динамической памяти. NUMA.
        \item Кэш-память.
        \item Протоколы когерентности кэш-памяти.
        \item Носители информации: магнитные, оптические и на основе флеш-памяти. RAID.
    \end{enumerate}
    
    
    \item Архитектура процессорных систем
    \begin{enumerate}
        \item Архитектура фон Неймана и её альтернативы.
        \item Архитектура набора команд (ISA) и микроархитектура.
        \item Конвейерная архитектура. Конвейер MIPS.
        \item Проблемы конвейера (hazards) и пути их решения.
        \item Суперскалярная и VLIW архитектуры. Спекулятивное исполнение. Уязвимости классов Spectre и Meltdown.
        \item Многоядерные/многопроцессорные системы, одновременная многопоточность (SMT/HT).
    \end{enumerate}
\end{enumerate}

Нужно ответить на два вопроса: по одному из каждой части. Пользоваться ничем нельзя, отвечать сразу.


\section{Устройство памяти: О чём говорить при каждом из билетов?}


\subsection{Элементная база вычислительной системы: логические элементы, триггеры.}

Европейские и американские обозначения логических элементов

Полусумматоры и сумматоры (медиана + $XOR$ или два полусумматора + $OR$)

RS-триггер, каноническая и енаиболее эффективная версия — через два ИЛИ-НЕ.

Проблемы высоких частот и малого размера, «В Ethernet соотношение сигнал/шум — как разговаривать рядом с турбиной самолёта»

$\Longrightarrow$ Синхронная версия RS-триггера, D-триггер через «не» на входе.



\subsubsection{MEM}

Декодер 3to8 (для каждого из 8 выходов $AND$ от трёх, возможно, инвертированных входов) 
$\Longrightarrow$ мультиплексор ($3 + 8 → 1$) и демультиплексор ($3 + 1 → 8$).

Из этого можно сделать модуль памяти «Mem» на 8 бит: 

Входы: 3 адресных бита, $R/W$, $C$ (clock), $D$ (запись, если выбран режим $W$).

Выход: «Q» — если выбран режим $R$ (не обязательно только в этому случае)
— на нём значение, соответствующее биту по адресу $\overline{A_0 \! A_1 \! A_2}$.


\subsubsection{JK-триггер}

JK-триггер (Входы $J, K$, синхронный, $\Lleftarrow$ умеет инвертировать состояние при двух единицах). 
Крафтится из двух RS-триггеров с тактированием в противофазе, 
на вход первого кроме оригинальных входов $J, K$ через «AND» даётся то, 
что запомнил второй (то есть что было на первом до начала такта).
В нормальной версии результат ($Q$ и $\tilde Q$) берётся из выходов первого триггера.

\subsubsection{Физические основы работы логических элементов}

Нас интересуют в основном транзисторы.
По многим причинам победила $CMOS$-логика, конструирующая только транзисторы (причём полевые)
для конструкции элементов. Это позволяет минимизировать потребляемую энергию, так как ток течёт только при переключении.
В отличие от полевых транзисторов (где он нужен через базу для поддержания открытого состояния),
а также $NMOS$ логики, где он течёт по резистору в некоторых случаях (когда транзистор открыт).

В случае $CMOS$ логики расход энергии растёт при увеличении частоты почти линейно по понятным причинам.

\begin{figure}[h!]
    \centering
    \includegraphics[width=\textwidth]{images/general_cmos_element_scheme.png}
    \caption{Общий принцип построения схем в CMOS логике}
    \label{fig:cmos_general}
\end{figure}
\FloatBarrier

В качестве элементарных частиц используем $NOT, NAND, NOR$ (нельзя сделать $AND$ и $OR$ эффективнее, чем соответствующий $NAND/NOR \circ NOT$)

Fun Fact: можно сделать $NOR$ и $NAND$ на много входов эффективнее, чем просто внешне композировать (например, для трёх — 6 вместо 8-и).


\subsubsection{Дребезг контактов}

Кнопки из реальной жизни при нажатии не сразу устанавливается в новой состояние, а сначала колеблется. 
Это назвается Contact bounce (дребезг контактов). Причём чем старше и некачественнее контакты, тем дольше будет происходить bouncing.

Есть несколько подходов к борьбе с ним. Бывает, программно, бывает аппаратно.
Причём криме вопросов реализации возникают ещё и концептуальные. 
Проще всего реагировать на нажатие с запозданием: по истечении времени с начала или с последнего изменения.
Другой вариант — реагировать как только произошло изменение после затишья, но после этого игнорировать дребезг, пока не установится.
Однако, если у нас не просто бинарная кнопка с одним контактом «нажат/не нажат», 
а имеющая положения «не нажата, положение 1 и положение 2» и мы хотим на выход подавать бинарный сигнал в виде последнего «ка\'санного» контакта, 
то всё гораздо очевиднее и у нас есть ультимативное решение через триггер и, возможно, транзистор.
Не забыть про подтягивающие резисторы.




\subsection{Оперативная память: статическая/динамическая, организация.}

Папмять располагают в 2D решётчатой структуре.

Количество проводов $\propto cols + rows  \Rightarrow O(\sqrt{memory\_size})$

$Row$ отвечает за выбор ряда. Если он ноль, ячейка вообще не работает.

Если подаётся $true$, ячейка открывается. Можно считывать информацию с соответствующих $Col$ и $\overline{Col}$.
Также можно записывать на эти входы.


Статическая память строится как 

\begin{center}
    \begin{tabular}{|| m{10em} | m{10em} | m{12em} ||} 
     \hline
     &                          \textbf{Статическая память}  & \textbf{Динамическая память} \\ [0.5ex] 
     \hline\hline
     Скорость &                 быстрая             & медленная \\ 
     \hline 
     Количество транзисторов &  Много (≈6)          & Мало (обычно один + кондерсатор) \\ 
     \hline
     Надёжность &  Наличествует          & Постоянно дегенерирует $\Rightarrow$ надо регенерировать  \\
     \hline
     Примеры &  Регистры, кэш          & Оперативная память, видеопамять  \\
     \hline
    \end{tabular}
\end{center}

Параметры, по которым оценивается память:
\begin{center}
    Объём, 
    
    скорость доступа («latency»), 
    
    скорость передачи («throughput», пропускная способность)
\end{center}

Уязвимость Raw-Hammer: если очень долго обращаться к ячейкам, соседним с данной, можно установить её в ноль.




\subsection{Оперативная память: характеристики, типы динамической памяти. NUMA.}

Адресуемся в порядке: старшие биты адреса — номер строки, младшие — номер столбца.

Типичные интерфейсные выводы оперативки:

\begin{itemize}
    \item 
\end{itemize}

Порядок работы с памятью: 
\begin{enumerate}
    \item Процессор сообщает о таймингах
    \item Всё время идет синхронизация 
    \item Выбор строки $\Rightarrow$ модуль динамической памяти заносит строку в статическую
    \item Работа со строкой: запрос адреса
    \item После передачи данных и выбора следующей строки происходит «закрытие» старой 
    — в динамические ячейки вновь записываются данные из статической строки.
    \item 
\end{enumerate}

Что какие тайминги означают?

Аббривеатуры: 
\begin{itemize}
    \item $RAS$ — Row Access Strobe — сигнал выборки строки
    \item $CAS$ — Column Access Strobe — $—"—$ столбца
\end{itemize}

\begin{itemize}
    \item $CL$ — CAS Latency — с получения адреса столбца до ответа
    \item $t_{RCD}$ — RAS to CAS Delay — открытие строки
    \item $t_{RAS}$ — 
\end{itemize}

Производители обычно указывают либо 4 тайминга:

\begin{equation*}
    CL - t_{RCD} - t_{RP} - t_{RAS}
\end{equation*}

Либо только $CL$.

Причём измеряется это в количестве тактов при какой-то заданной частоте.



Существуют двух- и более портовые ячейки памяти. Есть тот же бит, но много интерфейсных транзисторов.
На каждый — новые «$Col_k$», «$Row_k$»

На практике используется редко, так как сложно изготавливать. 

Бывают ещё многобанковая память — несколько матриц, процессор работает с ними отдельно.
Другой вариант — многоранговая память, когда процессор видит одну память, но на самом деле их несколько.
Но так большая нагрузка на модуль памяти (тот $PU$, который внутри планки оперативки).



\subsection{Кэш-память.}

Это такой большой костыль, возникший из-за того, что процессоры стали быстрее памяти.
Находится близко к вычислительным ядрам, на кристале процессора.
Делает то, о чём говорит его название: кэширует запросы к памяти.
Имеет меньший размер, чем оперативка, но работает быстрее.

«look aside» vs. «look through»

«write through» vs. «write back»


\subsection{Протоколы когерентности кэш-памяти.}

Зачем нужно поддержание когерентности? (пример с DeadLock-ом из-за отсутствия когерентности).
Можно решать на уровне пргограммиста, можно — на уровне железа. 
Второе лучше, так как может учитывать контекст исполнения. 
То есть сбрасывать кэш может быть не нужно, если, например, он сейчас только у этого ядра.


Обозначения сигналов:

\begin{itemize}
    \item \textcolor{red}{PR} — это ядро изволиои хотеть читать
    \item \textcolor{red}{PW} — это ядро изволиои хотеть писать
    \item \textcolor{green}{BR} — этот кэш отправляет по шине запрос на чтение
    \item \textcolor{green}{BRfO} — этот кэш отправляет по шине запрос на чтение + получение Ownership
    \item \textcolor{green}{BU} — этот кэш уже имеет данные, но хочет стать единственным владельцем, говорит другим «кыш»
    \item \textcolor{blue}{BR} — этот кэш получает по шине от другого кэша запрос на чтение
    \item \textcolor{blue}{BRfO} — этот кэш получает по шине от другого кэша запрос + получение Ownership
    \item \textcolor{blue}{BU} — \textbf{другой} кэш уже имеет данные, но хочет стать единственным владельцем, говорит другим «кыш»
    \item \textcolor{green}{Data} — ответ данными
    \item \textcolor{green}{DataW} — ответ данными + запись в оперативку
\end{itemize}

$MSI$:

\begin{itemize}
    \item $M$ — Modified — уникальное изменённое состояние кэш-линии
    \item $S$ — Shared — точная закэшированная копия оперативки
    \item $I$ — Invalid — данная кэш-линия отсутствует в кэше.
\end{itemize}

Важно, что из кэша могут выселять, тогда при $M$ мы записываем в память.

$MESI$ — решает проблему, что при любом \textcolor{red}{PW} из состояния $S$ отправляем всем сигнал \textcolor{green}{BU}.
Это забивает шину, хотя большая часть данных используется только в одном ядре.

Добавляется состояние $E$ — «exclusive» — уникальная, но всё ещё копия оперативной памяти.

Тут становится важно, кто отвечает на запрос о $BR$. Если память, переходим в $E$, иначе — в $S$.
И отвечать на запрос, конечно, становится обязательным.

$MESIF$. Добавляется состояние $F$ — Forwarded. Передаётся как эстафета, живёт у последнего прочитавшего Shared.
Если кто-то выкинул, то новым прижётся идти в оперативную память.


Другой вариант — $MOESI$. Состояние $O$ — Owner — появляется, если кто-то хочет прочитать данные, а они Modified.

Раньше в $Intel$ был $MESIF$, в AMD — $MOESI$, теперь — неизвестно.

\subsection{Носители информации: магнитные, оптические и на основе флеш-памяти. RAID.}

Дискреты

Cylinder-Head-Sector

В каждом секторе ≈512 байт. В каждом хранится адрес, CRC, а потом ещё ECC поверх всего.

HDD

LDA — Logical block adressing (теперь количество секторов уменьшают ближе к центру => адресацией занимается кто-то другой)

Эффективнее делать секторы побольше (сейчас — 4кБ), чтобы качественнее исправлять, но так как все захардкодили 512, 
диски притворяются, что у них столько и есть. Но если нужно весь сектор, плохо, так как читаем его 8 раз.

SMART — Self Monitoring And Reporting System

Shingled-винчестеры

Оптичекие диски

Секторы расположены в форме спирали, информация — есть дырка или нет, делать и проверять их наличие может лазер.

Бывает несколько слоёв: фокусировка лазера.

Audio CD: не нужны CRC и ECC.




и плёнки.

Флеш-память: используются тарнзисторы с плавающим затвором, в которые можно заселять или выселять электроны.

RAID — комбинация дисков для увеличения скорости и/или отказоустойчивости.


\section{Архитектура процессорных систем: О чём говорить при каждом из билетов?}

\subsection{Архитектура фон Неймана и её альтернативы.}

\begin{enumerate}
    \item Двоичная система счисления (главное — не 10-ная)
    \item Наличие чётких (абсолбтных и постоянных) адресов (vs. Машина Тьюринга)
    \item Последовательное выполнение инстукций (vs. Конвейер)
    \item Общая память для инструкций и данных (vs. Гарвардская)
\end{enumerate}



\subsection{Архитектура набора команд (ISA) и микроархитектура.}

Стековая, кумулятивная, Reg-Reg, Reg-Mem.




\section{Appendix}

\subsection{Получение каждого хазарда}

\subsection{Data хазарды}

Вознкают, если новые блихко расположенные инструкции зависимы от результатов предыдущих.

\subsubsection{RaW Data}

Сначала какая-то инструкция пишет, потому другая должна прочитать, что она записала, но читает старые данные $\Rightarrow$ hazard.

Пример: из $MIPS$.



\subsubsection{WaR Data}

Сначала какая-то инструкция читает, потому другая должна записать, но записывает раньше и первая читает новые данные вместо старых $\Rightarrow$ hazard.

Пример: из SuperScalar (OoO/OoO).

DIV R1, R2, R3

ADD R4, R1, R5

SUB R5, R6, R7

Если SS исполнит SUB раньше DIV (оно ведь от него не зависит?!), а это сделать хочется, так как умный конвейер занят,
то ADD считает новые данные вместо старых, так как выполнится после DIV, то есть и после SUB.

Одно из решений — аппаратно изменять соответствие между пользовательскими регистрами ($R_i$) 
и аппаратными.


\subsubsection{WaW Data}

Запись данных происходит не в том порядке, в результате оказывается не то значение.

Пример: из SuperScalar.
Берём наивный InO/OoO.

Div R1, R2, R3

Add R1, R4, R5



\subsubsection{Control}

Возникает из-за инструкций передачи контроля.
Если выполнять $JMP$ на $EX$, то на конвейер зайдёт ещё две команды, что плохо.
На $MIPS$ решают переносом его в $ID$ + докуменацией, что есть Delay Slot.


\subsubsection{Struct}

Не хватает скорости памяти. Одновременно к ней обращаются IF и MEM.
Побеждает MEM. 

Решения: либо успользовать гарвардскую архитектуру, либо ускорять память, либо по конвейеру отправляются NOP-ы.



\end{document}