行政院國家科學委員會專題研究計畫成果報告 
WiMAX無線通訊系統軟體模擬平台(II)－子計畫五   
  WiMAX實體層之FPGA雛形系統驗證(II)  
FPGA Prototyping Verification for WiMAX Physical Layer(II) 
計畫編號：NSC 96-2218-E-027-011 
執行期間：96年8月1日 至 97年7月31日 
主持人：李文達 台北科技大學電子工程系 副教授 
 
一、 中文摘要 
    WiMAX 是一項新興的無線通信技術，能提供面
向互聯網的高速連接。本計畫以 IEEE Standard 802.16e
建構出一通道編解碼器之超大型積體電路架構，以
Verilog HDL 來撰寫整個系統，針對實體層做硬體電路
設計模擬、測試，以驗證“WiMAX 實體層通道編解碼
軟體模擬平台”子計畫。最後我們實際使用 Xilinx 
Virtex-4 ML402 之 FPGA 系統予以驗證。驗證結果在信
號雜訊 4~5db 下我們可得到一良好信號解碼輸出，且
軟體及硬體錯誤更正功能比較，幾乎一致。上述晶片設
計具有低功率、小面積、低成本優點，未來可供新型
SOC 通訊系統之應用。 
 
二、 計畫的緣由與目的 
    隨著無線通訊傳輸的蓬勃發展，一些新的通訊傳輸
協定不斷被提出及演進，這其中又以第四代行動通訊為
一重要趨勢，而 WiMAX 為其中的系統規劃之ㄧ。
WiMAX 能提供面向互聯網的高速連接，無論在傳輸
距離、數據傳輸速度、建網成本方面都是一個很理想的
寬頻無線接入解決方案[1] [2]。 
    在現在的通訊系統中，資料傳輸的可靠度一直是個
重要的課題，由於資料在通道的傳輸過程中，往往會受
到雜訊的干擾，使得原本傳輸的資料摻雜錯誤序列在其
中，而造成在接收端接收到錯誤的資料。因此，良好的
錯誤更正碼可以有效地應用在資料傳輸過程中，以降低
資料的錯誤率 [3]。本計畫主要是實現一 WiMAX 
(802.16e)之無線通訊系統實體層通道編解碼之晶片設
計，藉由實體層硬體電路設計模擬、測試，設計一通道
編解碼硬體電路以驗證“WiMAX 實體層通道編解碼
軟體模擬平台”子計畫[4]。整個雛形系統驗證是採用
verilog 之硬體描述語言來做硬體設計，並以 Xilinx 之
Virtex-4 ML402 FPGA 為實體驗證平台。藉由對系統之
整合，模擬信號加入高斯雜訊(AWGN)，最後並下載到
Xilinx Virtex-4 ML402 FPGA 系統做實體驗證。 
 
三、 研究方法及成果 
3.1 WiMAX 通道編解碼器系統 
 WiMAX 通道編解碼系統如圖一所示。主要由前端
編碼器與後端解碼器所組成。 
 
 
圖一、通道編解碼系統方塊圖 
 
3.1.1 編碼器 
    通道編碼電路主要為傳送端部分，以編碼為主軸。
主要可由亂數化(Randomizer)、迴旋碼(Convoluational 
code)及交錯器(Interleaver)三部份所組成，如圖二所
 
圖四、 腓特比之格狀圖 
 
   在說明腓特比演算法之前，我們先定義一些名詞 
  (1)碼句(Code word) Cw(i,j):由狀態 Si 轉移到狀態 Sj                                    
所對應的編碼器輸出。 
  (2)分支計量值(Branch metric) Bm(i,j,t):在時間 t，接     
收到的碼語碼句之間的相似度(Likelihood)，一般   
以漢明距離(Hamming distance)來表示。 
  (3)路徑計量值(Path metric) Pm(i,j,t):在時間 t，接收到 
    的碼與由狀態 Si轉移到狀態 Sj 之間的相似度。 
  (4)存活計量值(Survivor metric) Sm(j,t):在時間 t，進入 
    狀態 Sj的最小路徑計量值。 
  (5)存活序列(Survivor sequence):到達目前狀態之前所 
    有經過狀態的序列。 
Cw(i,j)、Bm(i,j,t)、Pm(i,j,t)、Sm(j,t)之間的關係可用下式
表示。 
)(),(),,( trjiCwtjiBm ∗∗=  
)1,(),,(),,( −+= tjSmtjiBmtjiPm  
其中，r(t)為單位時間 t 所接收到的碼句 
   ∗∗ 為漢明距離之運算 
腓特比演算法如下 
步驟一：從單位時間 t=1 開始，計算進入每一狀態之單
一路徑的路徑計量值 Pm(i,j,t)，並記錄每一狀
態之存活路徑與存活計量值 Sm(j,t)。 
步驟二：t 增加 1，對於每一狀態，將所有進入此狀態
的路徑，分別計算其路徑計量值 Pm(i,j,t)。在
每 一狀態中，將含有最小路徑計量值的路徑
和其  值記錄起來，其值為存活計量值
Sm(j,t)，並將其餘的路徑全部給刪除。 
步驟三：如果 t＜L+m 則重複步驟二;否則停止。其中 L 
       為訊息序列的長度，m 為編碼器中所能記憶之
級數。在最後，含有最小的存活計量值的路徑即可當作
解碼之路徑。 
 
3.1.2.3 解亂數化 
    解亂數化作用方法為將通道編碼打散的資料與予
重新排列，其作用原理與亂數化一樣。 
 
3.2 編解碼器之 VLSI 架構 
3.2.1 亂數化 
    圖五為 IEEE 802.16e 的無線傳輸系統所使用的資
料亂數化方式。此亂數器是由十五個移位暫存器及互斥
或閘(XOR)所組成。此方式傳送的方法，先將資料依序
重要性分類，之後較為重要的位元與亂數器作 XOR 運
算先傳送；不重要的位元與亂數器作 XOR 運算後傳
送，依序此方式完成資料的亂數化。 
 
 
 
 
 
 
 
圖五、十五位元亂數器 
 
3.2.2 迴旋碼 
    在 IEEE 802.16e 協定中，Reed-Solomon 碼編碼後
的碼字序列接著進入迴旋碼編碼器，如圖六所示。
RS-CC 中的迴旋碼產生多項式為(171,133)、碼率 1/2、
限制長度(constraint length) 7 的二位元迴旋碼為母碼所
產生，圖六為此迴旋碼的編碼器。 
 
圖六、迴旋碼的編碼器 
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
1 0 1 0 1 0 0 0 1 1 1 0 1 1 0
initialization sequence
Randomized 
data output
Serialized data input
(MSB first)
00000011 ...
碼的資料預先載入 MAP 外部的輸入緩衝區，此緩衝區
記憶體是由 Xilinx Coregen IP 所產生，使用此 IP 所產
生的輸入緩衝區記憶體可以利用.coe 檔來定義其初設
值，在此我們驗證時所選用的 FPGA 實驗板為 Xilinx 
HW-V4-ML402，我們將 ISE 最後所產生的燒錄檔案，
透過下載纜線燒錄進入 FPGA 晶片，再使用 ChipScope 
Pro 擷取輸出的波型，來比對解碼資料的正確性，是否
達成錯誤更正的效果。 
 
 
 
 
 
 
 
 
 
 
 
圖九、 FPGA 設計流程 
在驗證通道編解碼錯誤更正效能，將模擬受到雜訊
干擾的資料送到解碼器，與使用 WiMAX 實體層通道
編解碼軟體模擬平台結果進行比對，如圖十所示。在信
號雜訊 4~5db 下我們可得到一良好信號解碼輸出。
FPGA 實體驗證上，依據 IEEE802.16e 傳輸的規格，利
用 ChipScope Pro 擷取輸出的波型，圖十一為編碼輸
出。圖十二為解碼輸出。最後我們實際使用 Xilinx 
Virtex-4 ML402 之 FPGA 系統予以驗證。驗證結果我們
可得到一良好信號解碼輸出，且軟體及硬體錯誤更正功
能比較，幾乎一致[10]。 
圖十、錯誤更正效能分析圖 
圖十一、在 ChipScope 上之編碼輸出 
圖十二、在 ChipScope 上之解碼輸出 
表一與表二為設計此一編解碼系統硬體規格與工
作頻率。圖十三與圖十四為透過 Xilinx ISE 所最佳化編
解碼之 FPGA 佈局及繞線圖。 
表一、通道編碼器之FPGA設計規格表 
FPGA device 
Xilinx Virtex-4 
(xc4vsx35ff668-10) 
Code rate 1/2 
Constraint length 7 
Slice Flip Flops 418 
4 input LUTs 647 
Working frequency 119.97MHz 
表二、通道解碼器之FPGA設計規格表 
FPGA device 
Xilinx Virtex-4 
(xc4vsx35ff668-10) 
Code rate 1/2 
Constraint length 7 
Decoding algorithm Viterbi algorithm 
Slice Flip Flops 2786 
4 input LUTs 4732 
Working frequency 53.10MHz 
