TimeQuest Timing Analyzer report for CompleteTransmitter
Mon Oct 10 20:15:36 2022
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CompleteTransmitter                                             ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C5T144C6                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 374.95 MHz ; 374.95 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.667 ; -49.109       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.713 ; -12.403       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.049 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.667 ; Controller:inst5|state.estado_0  ; Piso:inst|dataOut                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.703      ;
; -1.663 ; Controller:inst5|state.estado_0  ; Piso:inst|loadShift              ; clk          ; clk         ; 1.000        ; 0.003      ; 2.702      ;
; -1.658 ; Controller:inst5|state.estado_8  ; Piso:inst|dataOut                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.694      ;
; -1.656 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.690      ;
; -1.656 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.690      ;
; -1.654 ; Controller:inst5|state.estado_8  ; Piso:inst|loadShift              ; clk          ; clk         ; 1.000        ; 0.003      ; 2.693      ;
; -1.633 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.668      ;
; -1.579 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.614      ;
; -1.576 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.610      ;
; -1.576 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.610      ;
; -1.543 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.577      ;
; -1.543 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.577      ;
; -1.524 ; Controller:inst5|state.estado_6  ; Piso:inst|dataOut                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.560      ;
; -1.520 ; Controller:inst5|state.estado_6  ; Piso:inst|loadShift              ; clk          ; clk         ; 1.000        ; 0.003      ; 2.559      ;
; -1.507 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; -0.003     ; 2.540      ;
; -1.507 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.543      ;
; -1.506 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.540      ;
; -1.504 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.540      ;
; -1.500 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.535      ;
; -1.468 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.468 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.468 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.468 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.468 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.504      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.456 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.494      ;
; -1.453 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.489      ;
; -1.449 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.483      ;
; -1.449 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.483      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.447 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.485      ;
; -1.436 ; Piso:inst|counter[1]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.470      ;
; -1.436 ; Piso:inst|counter[1]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.470      ;
; -1.426 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.460      ;
; -1.393 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.427      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.388 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.380 ; Controller:inst5|state.estado_7  ; Piso:inst|dataOut                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.378 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.415      ;
; -1.376 ; Controller:inst5|state.estado_7  ; Piso:inst|loadShift              ; clk          ; clk         ; 1.000        ; 0.003      ; 2.415      ;
; -1.374 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.410      ;
; -1.368 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 1.000        ; 0.001      ; 2.405      ;
; -1.356 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.392      ;
; -1.356 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.392      ;
; -1.355 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.355 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.355 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.355 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.355 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.329 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.004     ; 2.361      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.313 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.002      ; 2.351      ;
; -1.311 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.345      ;
; -1.311 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.345      ;
; -1.308 ; Piso:inst|counter[6]             ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.342      ;
; -1.308 ; Piso:inst|counter[6]             ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.342      ;
; -1.306 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.342      ;
; -1.299 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.333      ;
; -1.286 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|dataOut                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.323      ;
; -1.286 ; Piso:inst|counter[1]             ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; -0.002     ; 2.320      ;
; -1.283 ; Controller:inst5|state.estado_8  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.000      ; 2.319      ;
; -1.283 ; Controller:inst5|state.estado_8  ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.319      ;
; -1.282 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|loadShift              ; clk          ; clk         ; 1.000        ; 0.004      ; 2.322      ;
; -1.278 ; Controller:inst5|state.estado_8  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.314      ;
; -1.270 ; Piso:inst|counter[0]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; -0.002     ; 2.304      ;
; -1.264 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; -0.001     ; 2.299      ;
; -1.261 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 2.297      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.663 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.931      ;
; 0.672 ; Controller:inst5|state.estado_2  ; Controller:inst5|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.720 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.986      ;
; 0.747 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.012      ;
; 0.793 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.797 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.806 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.074      ;
; 0.809 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.820 ; Controller:inst5|state.estado_7  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.086      ;
; 0.822 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.830 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.097      ;
; 0.838 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.848 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.850 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.116      ;
; 0.922 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.188      ;
; 0.930 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.973 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.238      ;
; 0.997 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.263      ;
; 1.001 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.267      ;
; 1.055 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.321      ;
; 1.061 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.329      ;
; 1.062 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.328      ;
; 1.067 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.331      ;
; 1.070 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.075 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.075 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.341      ;
; 1.080 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.346      ;
; 1.091 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.002     ; 1.355      ;
; 1.095 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.360      ;
; 1.099 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.364      ;
; 1.110 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.118 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.385      ;
; 1.180 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.446      ;
; 1.192 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.458      ;
; 1.196 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.196 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.462      ;
; 1.212 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.477      ;
; 1.222 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.489      ;
; 1.223 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.251 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.517      ;
; 1.263 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; Piso:inst|counter[2]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.267 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.272 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.537      ;
; 1.295 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.317 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.583      ;
; 1.322 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.588      ;
; 1.338 ; Piso:inst|counter[2]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.604      ;
; 1.338 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.604      ;
; 1.355 ; Controller:inst5|state.estado_1  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.621      ;
; 1.378 ; Controller:inst5|state.estado_0  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.643      ;
; 1.378 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.646      ;
; 1.393 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.660      ;
; 1.393 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.659      ;
; 1.396 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.663      ;
; 1.396 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.662      ;
; 1.402 ; Piso:inst|counter[6]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.666      ;
; 1.405 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.407 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.672      ;
; 1.409 ; Piso:inst|counter[2]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.675      ;
; 1.413 ; Controller:inst5|state.estado_3  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.679      ;
; 1.419 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.685      ;
; 1.424 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.691      ;
; 1.432 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.697      ;
; 1.439 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.706      ;
; 1.449 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.717      ;
; 1.464 ; Piso:inst|counter[1]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.730      ;
; 1.473 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.738      ;
; 1.476 ; Piso:inst|counter[0]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.742      ;
; 1.480 ; Piso:inst|counter[2]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.746      ;
; 1.484 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.750      ;
; 1.486 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.752      ;
; 1.496 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.761      ;
; 1.505 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.772      ;
; 1.510 ; Controller:inst5|state.estado_2  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.001      ; 1.777      ;
; 1.510 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.777      ;
; 1.520 ; Piso:inst|counter[3]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.788      ;
; 1.531 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.797      ;
; 1.535 ; Piso:inst|counter[1]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.801      ;
; 1.543 ; Piso:inst|counter[7]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.002     ; 1.807      ;
; 1.547 ; Piso:inst|counter[0]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.813      ;
; 1.552 ; BitStuffer:inst2|state.estado_5  ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.818      ;
; 1.554 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.820      ;
; 1.554 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.816      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                        ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.713 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.748      ;
; -0.713 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.748      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.452 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; -0.001     ; 1.487      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.413 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.279 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.279 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.049 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.049 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.315      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.183 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.002      ; 1.451      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.222 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.487      ;
; 1.483 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.748      ;
; 1.483 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.748      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_5|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.744 ; 0.744 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.794 ; 0.794 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 3.974 ; 3.974 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.747 ; 0.747 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.931 ; 0.931 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
; valid      ; clk        ; 5.884 ; 5.884 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.514 ; -0.514 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -3.945 ; -3.945 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -4.003 ; -4.003 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -3.795 ; -3.795 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.514 ; -0.514 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.564 ; -0.564 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -3.592 ; -3.592 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -4.059 ; -4.059 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -3.812 ; -3.812 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.517 ; -0.517 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -3.744 ; -3.744 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -4.323 ; -4.323 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -4.209 ; -4.209 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.517 ; -0.517 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.701 ; -0.701 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -3.536 ; -3.536 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -3.790 ; -3.790 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -4.286 ; -4.286 ; Rise       ; clk             ;
; valid      ; clk        ; -4.287 ; -4.287 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.065 ; 7.065 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.991 ; 6.991 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.081 ; 6.081 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.078 ; 6.078 ; Rise       ; clk             ;
; outPiso       ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.168 ; 7.168 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.294 ; 6.294 ; Rise       ; clk             ;
; ready         ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.118 ; 6.118 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 7.097 ; 7.097 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 6.522 ; 6.522 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.704 ; 6.704 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 6.757 ; 6.757 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.081 ; 6.081 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.078 ; 6.078 ; Rise       ; clk             ;
; outPiso       ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
; outPlus       ; clk        ; 6.656 ; 6.656 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.294 ; 6.294 ; Rise       ; clk             ;
; ready         ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.118 ; 6.118 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.283 ; -4.951        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.093 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.590 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -42.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.283 ; Controller:inst5|state.estado_8  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.281 ; Controller:inst5|state.estado_8  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.003      ; 1.316      ;
; -0.272 ; Controller:inst5|state.estado_0  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.304      ;
; -0.270 ; Controller:inst5|state.estado_0  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.003      ; 1.305      ;
; -0.255 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.285      ;
; -0.255 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.285      ;
; -0.211 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.241      ;
; -0.211 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.241      ;
; -0.204 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.234      ;
; -0.204 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.234      ;
; -0.201 ; Controller:inst5|state.estado_6  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.233      ;
; -0.199 ; Controller:inst5|state.estado_6  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.003      ; 1.234      ;
; -0.191 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.222      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.191 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.225      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.180 ; Controller:inst5|state.estado_0  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.214      ;
; -0.171 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.203      ;
; -0.165 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.196      ;
; -0.160 ; Piso:inst|counter[1]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.190      ;
; -0.160 ; Piso:inst|counter[1]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.190      ;
; -0.148 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.179      ;
; -0.141 ; Controller:inst5|state.estado_7  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.173      ;
; -0.139 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.171      ;
; -0.139 ; Controller:inst5|state.estado_7  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.003      ; 1.174      ;
; -0.137 ; Piso:inst|counter[0]             ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.167      ;
; -0.133 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.163      ;
; -0.133 ; Piso:inst|counter[7]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.163      ;
; -0.130 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.128 ; Controller:inst5|state.estado_0  ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.159      ;
; -0.127 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.127 ; Piso:inst|counter[5]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.159      ;
; -0.125 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.155      ;
; -0.125 ; Piso:inst|counter[2]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; -0.002     ; 1.155      ;
; -0.123 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.155      ;
; -0.123 ; Piso:inst|counter[3]             ; Piso:inst|\piso:temp[7]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.155      ;
; -0.121 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_5 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.153      ;
; -0.120 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.120 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.120 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.120 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.120 ; Piso:inst|counter[4]             ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.152      ;
; -0.117 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|dataOut               ; clk          ; clk         ; 1.000        ; 0.001      ; 1.150      ;
; -0.115 ; BitStuffer:inst2|state.estado_6  ; Piso:inst|loadShift             ; clk          ; clk         ; 1.000        ; 0.004      ; 1.151      ;
; -0.114 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; -0.003     ; 1.143      ;
; -0.114 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.146      ;
; -0.113 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_6 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.145      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_0 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_2 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_3 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.112 ; Controller:inst5|state.estado_8  ; BitStuffer:inst2|state.estado_6 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[0]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[1]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[2]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[4]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[5]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[6]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|counter[7]            ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[1]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[2]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[3]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[5]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.109 ; Controller:inst5|state.estado_6  ; Piso:inst|\piso:temp[6]         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.143      ;
; -0.105 ; Controller:inst5|state.estado_8  ; Piso:inst|counter[3]            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[0]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
; -0.105 ; Controller:inst5|state.estado_8  ; Piso:inst|\piso:temp[4]         ; clk          ; clk         ; 1.000        ; 0.000      ; 1.137      ;
+--------+----------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; NrziDecoder:inst3|state          ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; DiffEncoder:inst4|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_0  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; BitStuffer:inst2|state.estado_3  ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.327 ; Piso:inst|\piso:temp[5]          ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; Piso:inst|\piso:temp[1]          ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; Controller:inst5|state.estado_2  ; Controller:inst5|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.342 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.357 ; Piso:inst|counter[1]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; Piso:inst|counter[0]             ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; Piso:inst|counter[2]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; Piso:inst|counter[4]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Piso:inst|counter[7]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.373 ; Piso:inst|counter[5]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; Piso:inst|counter[6]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.527      ;
; 0.378 ; BitStuffer:inst2|state.estado_0  ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.531      ;
; 0.381 ; Controller:inst5|state.estado_7  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; BitStuffer:inst2|state.estado_6  ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.398 ; Piso:inst|\piso:temp[4]          ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.552      ;
; 0.408 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_7  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.561      ;
; 0.412 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.564      ;
; 0.417 ; Piso:inst|\piso:temp[7]          ; Piso:inst|dataOut                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.451 ; Controller:inst5|state.estado_5  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.607      ;
; 0.460 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.613      ;
; 0.463 ; NrziDecoder:inst3|state          ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.615      ;
; 0.466 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.491 ; Controller:inst5|state.estado_6  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.643      ;
; 0.495 ; Piso:inst|counter[1]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; Controller:inst5|state.estado_1  ; Controller:inst5|state.estado_2  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.649      ;
; 0.500 ; Piso:inst|counter[0]             ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.503 ; Piso:inst|\piso:temp[0]          ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.657      ;
; 0.505 ; Piso:inst|counter[4]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.507 ; Piso:inst|\piso:temp[6]          ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.657      ;
; 0.510 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.661      ;
; 0.513 ; Piso:inst|counter[6]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; Piso:inst|counter[5]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; Piso:inst|\piso:temp[2]          ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.518 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.669      ;
; 0.518 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.670      ;
; 0.523 ; Piso:inst|\piso:temp[3]          ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; -0.002     ; 0.673      ;
; 0.535 ; Piso:inst|counter[0]             ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; Piso:inst|counter[2]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; Piso:inst|counter[4]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; BitStuffer:inst2|state.estado_2  ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_5  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.697      ;
; 0.547 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; Piso:inst|counter[5]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.553 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.704      ;
; 0.565 ; Piso:inst|counter[1]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.572 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.723      ;
; 0.575 ; Piso:inst|counter[2]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; Piso:inst|counter[4]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.729      ;
; 0.586 ; DiffEncoder:inst4|state.estado_4 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.739      ;
; 0.586 ; Piso:inst|counter[3]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.740      ;
; 0.600 ; Piso:inst|counter[1]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.605 ; Piso:inst|counter[0]             ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.757      ;
; 0.610 ; Piso:inst|counter[2]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612 ; Controller:inst5|state.estado_0  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; Controller:inst5|state.estado_3  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.768      ;
; 0.617 ; Controller:inst5|state.estado_1  ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.770      ;
; 0.619 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; Piso:inst|counter[3]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.775      ;
; 0.624 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.777      ;
; 0.627 ; Piso:inst|counter[6]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.777      ;
; 0.627 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_8  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.779      ;
; 0.635 ; DiffEncoder:inst4|state.estado_2 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.786      ;
; 0.635 ; Piso:inst|counter[1]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.636 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_0  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; Controller:inst5|state.estado_8  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.788      ;
; 0.637 ; DiffEncoder:inst4|state.estado_5 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.790      ;
; 0.640 ; Piso:inst|counter[0]             ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.645 ; BitStuffer:inst2|state.estado_0  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.001      ; 0.798      ;
; 0.645 ; Piso:inst|counter[2]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.650 ; Controller:inst5|state.estado_4  ; Controller:inst5|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.656 ; DiffEncoder:inst4|state.estado_3 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; Piso:inst|counter[3]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.810      ;
; 0.659 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; DiffEncoder:inst4|state.estado_1 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; Controller:inst5|state.estado_2  ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; Controller:inst5|state.estado_2  ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.670 ; Piso:inst|counter[1]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; Piso:inst|counter[0]             ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.681 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.832      ;
; 0.681 ; DiffEncoder:inst4|state.estado_0 ; Controller:inst5|state.estado_6  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; Piso:inst|counter[7]             ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; -0.002     ; 0.835      ;
; 0.691 ; Piso:inst|counter[3]             ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.845      ;
; 0.692 ; Piso:inst|loadShift              ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.004     ; 0.840      ;
; 0.696 ; Piso:inst|dataOut                ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.847      ;
; 0.699 ; BitStuffer:inst2|state.estado_6  ; Controller:inst5|state.estado_4  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.851      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                       ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.093 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.939      ;
; 0.093 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 1.000        ; 0.000      ; 0.939      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.208 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 1.000        ; -0.001     ; 0.823      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.226 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 1.000        ; 0.002      ; 0.808      ;
; 0.290 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
; 0.290 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 1.000        ; 0.000      ; 0.742      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                        ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.590 ; Controller:inst5|state.estado_0 ; NrziDecoder:inst3|state          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_0 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[3]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[4]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.590 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[7]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.742      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[0]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[1]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[2]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[4]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[5]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[6]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|counter[7]             ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[1]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[2]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[3]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[5]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.654 ; Controller:inst5|state.estado_0 ; Piso:inst|\piso:temp[6]          ; clk          ; clk         ; 0.000        ; 0.002      ; 0.808      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_0  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_1 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_4 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_5 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_2  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_3  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_4  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_5  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.672 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_6  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.823      ;
; 0.787 ; Controller:inst5|state.estado_0 ; DiffEncoder:inst4|state.estado_3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
; 0.787 ; Controller:inst5|state.estado_0 ; BitStuffer:inst2|state.estado_1  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
+-------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitStuffer:inst2|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst5|state.estado_8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DiffEncoder:inst4|state.estado_5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NrziDecoder:inst3|state          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|\piso:temp[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|counter[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|dataOut                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Piso:inst|loadShift              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Piso:inst|loadShift              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_0|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_1|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_2|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_3|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|state.estado_4|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|state.estado_5|clk         ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 2.298 ; 2.298 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 2.272 ; 2.272 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 2.273 ; 2.273 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 2.175 ; 2.175 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.127 ; 0.127 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.141 ; 0.141 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 2.091 ; 2.091 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 2.298 ; 2.298 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 2.186 ; 2.186 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 2.500 ; 2.500 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 2.201 ; 2.201 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 2.458 ; 2.458 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 2.401 ; 2.401 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.121 ; 0.121 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.223 ; 0.223 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 2.067 ; 2.067 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 2.176 ; 2.176 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 2.500 ; 2.500 ; Rise       ; clk             ;
; valid      ; clk        ; 3.081 ; 3.081 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.007 ; -0.007 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.152 ; -2.152 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.007 ; -0.007 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.021 ; -0.021 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.001 ; -0.001 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.081 ; -2.081 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.338 ; -2.338 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.281 ; -2.281 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.001 ; -0.001 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.103 ; -0.103 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.056 ; -2.056 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.380 ; -2.380 ; Rise       ; clk             ;
; valid      ; clk        ; -2.370 ; -2.370 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.911 ; 3.911 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.832 ; 3.832 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.816 ; 3.816 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.910 ; 3.910 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; ready         ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; ready         ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.667  ; 0.215 ; -0.713   ; 0.590   ; -1.380              ;
;  clk             ; -1.667  ; 0.215 ; -0.713   ; 0.590   ; -1.380              ;
; Design-wide TNS  ; -49.109 ; 0.0   ; -12.403  ; 0.0     ; -42.38              ;
;  clk             ; -49.109 ; 0.000 ; -12.403  ; 0.000   ; -42.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; dataIn[*]  ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; 4.175 ; 4.175 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; 4.233 ; 4.233 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; 4.025 ; 4.025 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; 0.744 ; 0.744 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; 0.794 ; 0.794 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; 3.822 ; 3.822 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; 4.289 ; 4.289 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; 4.042 ; 4.042 ; Rise       ; clk             ;
; sync[*]    ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; 3.974 ; 3.974 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; 4.553 ; 4.553 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; 4.439 ; 4.439 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; 0.747 ; 0.747 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; 0.931 ; 0.931 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; 4.516 ; 4.516 ; Rise       ; clk             ;
; valid      ; clk        ; 5.884 ; 5.884 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; dataIn[*]  ; clk        ; -0.007 ; -0.007 ; Rise       ; clk             ;
;  dataIn[0] ; clk        ; -2.152 ; -2.152 ; Rise       ; clk             ;
;  dataIn[1] ; clk        ; -2.153 ; -2.153 ; Rise       ; clk             ;
;  dataIn[2] ; clk        ; -2.055 ; -2.055 ; Rise       ; clk             ;
;  dataIn[3] ; clk        ; -0.007 ; -0.007 ; Rise       ; clk             ;
;  dataIn[4] ; clk        ; -0.021 ; -0.021 ; Rise       ; clk             ;
;  dataIn[5] ; clk        ; -1.971 ; -1.971 ; Rise       ; clk             ;
;  dataIn[6] ; clk        ; -2.178 ; -2.178 ; Rise       ; clk             ;
;  dataIn[7] ; clk        ; -2.066 ; -2.066 ; Rise       ; clk             ;
; sync[*]    ; clk        ; -0.001 ; -0.001 ; Rise       ; clk             ;
;  sync[0]   ; clk        ; -2.081 ; -2.081 ; Rise       ; clk             ;
;  sync[1]   ; clk        ; -2.338 ; -2.338 ; Rise       ; clk             ;
;  sync[2]   ; clk        ; -2.281 ; -2.281 ; Rise       ; clk             ;
;  sync[3]   ; clk        ; -0.001 ; -0.001 ; Rise       ; clk             ;
;  sync[4]   ; clk        ; -0.103 ; -0.103 ; Rise       ; clk             ;
;  sync[5]   ; clk        ; -1.947 ; -1.947 ; Rise       ; clk             ;
;  sync[6]   ; clk        ; -2.056 ; -2.056 ; Rise       ; clk             ;
;  sync[7]   ; clk        ; -2.380 ; -2.380 ; Rise       ; clk             ;
; valid      ; clk        ; -2.370 ; -2.370 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 7.166 ; 7.166 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 7.065 ; 7.065 ; Rise       ; clk             ;
; enableOut     ; clk        ; 6.085 ; 6.085 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 6.991 ; 6.991 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 6.970 ; 6.970 ; Rise       ; clk             ;
; loadShift     ; clk        ; 6.081 ; 6.081 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 6.078 ; 6.078 ; Rise       ; clk             ;
; outPiso       ; clk        ; 5.929 ; 5.929 ; Rise       ; clk             ;
; outPlus       ; clk        ; 7.168 ; 7.168 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 6.294 ; 6.294 ; Rise       ; clk             ;
; ready         ; clk        ; 6.278 ; 6.278 ; Rise       ; clk             ;
; resetOut      ; clk        ; 6.118 ; 6.118 ; Rise       ; clk             ;
; stuffing      ; clk        ; 6.140 ; 6.140 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; OutMinus      ; clk        ; 3.900 ; 3.900 ; Rise       ; clk             ;
; enableNrzi    ; clk        ; 3.576 ; 3.576 ; Rise       ; clk             ;
; enableOut     ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
; enablePiso    ; clk        ; 3.674 ; 3.674 ; Rise       ; clk             ;
; enableStuffer ; clk        ; 3.744 ; 3.744 ; Rise       ; clk             ;
; loadShift     ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outNrzi       ; clk        ; 3.446 ; 3.446 ; Rise       ; clk             ;
; outPiso       ; clk        ; 3.371 ; 3.371 ; Rise       ; clk             ;
; outPlus       ; clk        ; 3.694 ; 3.694 ; Rise       ; clk             ;
; outStuffer    ; clk        ; 3.502 ; 3.502 ; Rise       ; clk             ;
; ready         ; clk        ; 3.496 ; 3.496 ; Rise       ; clk             ;
; resetOut      ; clk        ; 3.463 ; 3.463 ; Rise       ; clk             ;
; stuffing      ; clk        ; 3.470 ; 3.470 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 393      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 393      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 25    ; 25   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Oct 10 20:15:34 2022
Info: Command: quartus_sta CompleteTransmitter -c CompleteTransmitter
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CompleteTransmitter.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.667
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.667       -49.109 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.713       -12.403 clk 
Info (332146): Worst-case removal slack is 1.049
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.049         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.283        -4.951 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.093         0.000 clk 
Info (332146): Worst-case removal slack is 0.590
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.590         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -42.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 355 megabytes
    Info: Processing ended: Mon Oct 10 20:15:36 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


