m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 d/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim
Ealu
Z1 w1539103956
Z2 DPx4 ieee 15 std_logic_arith 0 22 [G314=:2zXJ`VORJe1J@Z1
Z3 DPx4 ieee 18 std_logic_unsigned 0 22 ;eZjO2D4ZDz<]0>8AL<ne1
Z4 DPx3 std 6 textio 0 22 zE1`LPoLg^DX3Oz^4Fj1K3
Z5 DPx4 ieee 14 std_logic_1164 0 22 eNV`TJ_GofJTzYa?f<@Oe1
R0
Z6 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu.vhd
Z7 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu.vhd
l0
L15
VcBa>0[5]EgBPoF[SY0W:S3
!s100 PZenWJ@F@Xc]_f<F91A7N1
Z8 OL;C;10.6c;65
32
Z9 !s110 1539107481
!i10b 1
Z10 !s108 1539107481.000000
Z11 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu.vhd|
Z12 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu.vhd|
!i113 0
Z13 o-work work -2002 -explicit
Z14 tExplicit 1 CvgOpt 0
Artl
R2
R3
R4
R5
DEx4 work 3 alu 0 22 cBa>0[5]EgBPoF[SY0W:S3
l44
L25
VfX49[`ndffSe6a?oF?6^d1
!s100 K9NLN<81bS`k@S61M4PJ;1
R8
32
R9
!i10b 1
R10
R11
R12
!i113 0
R13
R14
Ealu_control
Z15 w1539107389
R2
R3
R4
R5
R0
Z16 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu_control.vhd
Z17 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu_control.vhd
l0
L13
Vg4cZUei`zIj3SD3S4l;@23
!s100 22aO[0nRMh;Qdo^IHMZf70
R8
32
R9
!i10b 1
R10
Z18 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu_control.vhd|
Z19 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/alu_control.vhd|
!i113 0
R13
R14
Artl
R2
R3
R4
R5
DEx4 work 11 alu_control 0 22 g4cZUei`zIj3SD3S4l;@23
l51
L23
V5ZFR@z0EA32c7`APWOKQ<3
!s100 `iRNR[XJi_X4j[E?n74O@2
R8
32
R9
!i10b 1
R10
R18
R19
!i113 0
R13
R14
Econtrol_unit
Z20 w1539107445
R2
R3
R4
R5
R0
Z21 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/control_unit.vhd
Z22 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/control_unit.vhd
l0
L13
Ve45^]bbVC[6kI1:bhD5>U0
!s100 9<4kfZeX[n[aT^AMBdc1]2
R8
32
R9
!i10b 1
R10
Z23 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/control_unit.vhd|
Z24 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/control_unit.vhd|
!i113 0
R13
R14
Artl
R2
R3
R4
R5
DEx4 work 12 control_unit 0 22 e45^]bbVC[6kI1:bhD5>U0
l53
L33
VTK]4T9ML7Vae`DT_H>2V>2
!s100 GbzIBgWOk^<a51bWk_;WF3
R8
32
R9
!i10b 1
R10
R23
R24
!i113 0
R13
R14
Ememory
Z25 w1539104049
Z26 DPx4 ieee 16 std_logic_textio 0 22 V5TSK`;aJKC<l]CEg1>mz1
R3
R2
R5
R4
R0
Z27 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/memory.vhd
Z28 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/memory.vhd
l0
L18
V^iac4o:AOa[9gdDHggQ>]1
!s100 O>YVld9S6TWBfm]zzz3>R1
R8
32
R9
!i10b 1
R10
Z29 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/memory.vhd|
Z30 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/memory.vhd|
!i113 0
R13
R14
Abehavioral
R26
R3
R2
R5
R4
DEx4 work 6 memory 0 22 ^iac4o:AOa[9gdDHggQ>]1
l40
L33
Vj11BKgXej7U4k_dh7cPUY1
!s100 YaS_m8K5SeB=1=lOb5eXb1
R8
32
R9
!i10b 1
R10
R29
R30
!i113 0
R13
R14
Eprocessor
Z31 w1539105907
R2
R3
R4
R5
R0
Z32 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/processor.vhd
Z33 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/processor.vhd
l0
L13
V6QC68P`96K`9>j0UJB<V_2
!s100 DeFRMge0?[BK<NAlFPVJ93
R8
32
R9
!i10b 1
R10
Z34 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/processor.vhd|
Z35 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/processor.vhd|
!i113 0
R13
R14
Artl
R2
R3
R4
R5
DEx4 work 9 processor 0 22 6QC68P`96K`9>j0UJB<V_2
l180
L29
VXg<10cU_1K9K<:7z28KhU2
!s100 QHa3=0njaGeFI`LZT841k2
R8
32
R9
!i10b 1
R10
R34
R35
!i113 0
R13
R14
Eprocessor_tb
Z36 w1539104019
R3
R2
R4
R5
R0
Z37 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/processor_tb.vhd
Z38 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/processor_tb.vhd
l0
L14
Vn`iYfnL@@TOSm@niYeVzi1
!s100 TP3]zWZd=AR;5i]B7@Jo^2
R8
32
R9
!i10b 1
R10
Z39 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/processor_tb.vhd|
!s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/processor_tb.vhd|
!i113 0
R13
R14
Atb
R3
R2
R4
R5
Z40 DEx4 work 12 processor_tb 0 22 n`iYfnL@@TOSm@niYeVzi1
l78
L22
Z41 VnN1dhKU@CeAWB;cR;l_V03
Z42 !s100 85cGzL=U]3DlT?f>_7fMG0
R8
32
R9
!i10b 1
R10
R39
Z43 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/sim/processor_tb.vhd|
!i113 0
R13
R14
Ereg_bank
Z44 w1539107430
R2
R3
R4
R5
R0
Z45 8/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/reg_bank.vhd
Z46 F/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/reg_bank.vhd
l0
L15
VaFXNMmko5=TdWT=?ei6Ol1
!s100 hZOz[lAz;U[1aZ;<22;iO0
R8
32
R9
!i10b 1
R10
Z47 !s90 -reportprogress|300|-work|work|-2002|-explicit|-vopt|-stats=none|/home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/reg_bank.vhd|
Z48 !s107 /home/alumnos/e361902/Arquitectura-de-Ordenadores/Pr_1/Segmentado/rtl/reg_bank.vhd|
!i113 0
R13
R14
Artl
R2
R3
R4
R5
DEx4 work 8 reg_bank 0 22 aFXNMmko5=TdWT=?ei6Ol1
l36
L29
V88<7Vj<nnJB2<f5;0Doa90
!s100 PZ8BZD@N8hA;bQ<hIchmb1
R8
32
R9
!i10b 1
R10
R47
R48
!i113 0
R13
R14
