常用逻辑电路
与门：逻辑乘
或门：逻辑加
非门（反相器）：逻辑非（求反）
异或门：逻辑异或（两个输入相同为1，相异为0），
与非们：相与后求反
触发器：能将输入记忆下来，一个触发器存储一个二进制
R-S触发器
S:置位：输出为1
R:复位：输出为0
R-S触发器的两种实现：与非门，或非门
对于与非门，R端与S端都是低电平有效（即S=0,R=0时有效）R=1,S=1时（两端均无效的）保持不变；R=0,S=0不允许发生
对于或非门，R端与S端都是高电平有效（即S=1,R=1时有效）R=0,S=0时保持不变（两端均无效记忆下来）；R=1,S=1不允许发生
For more information，see https://www.zhihu.com/question/52484126    http://125.75.235.126:1517/dzjsjcyjns/scos/ZYKC201104_B05_9_1_1/index_1.html
D触发器：数据触发器
   常用的没有S端，输出Q端状态由 时钟脉冲CLK上升沿或下降沿（上升沿使能或下降沿使能）时D端状态决定。D=1,触发器为1，D=0，触发器=0
   R端称为CLR端（置0端）
寄存器：D触发组成，一个D 构成一位寄存器，8位存储器由8个D触发器组成
  缓冲寄存器
    buffer：暂存数据
  移位寄存器
    shifting register（锁存以及移位数据），可将串行输入变为并行输出（此时D触发器串接而成，前一个触发输出端作为后一个触发器输入端），
    或将并行输入变成串行输出
  计数器
    具有累计时钟脉冲的逻辑电路：对输入的CLK信号进行加1或减1
    对于n位计数器，累加计数器累加了2的n次方个脉冲后，输出变成0，这称为“溢出”
  计算机信息传输采用总线形式：计算机一般有三类总线：数据总线/地址总线/控制总线
  为防止信息干扰，挂到总线上的寄存器，存储器等都要具备三态功能，有三态门（输入端，输出端，使能端）
  使能端为1，三态门打开，使能端为0，三态门呈高阻态（CPU对挂在总线上的器件不访问时，三态门应为高阻态）

寄存器的输出通过三态门与数据总线相连；寄存器+三态门构成三台缓冲寄存器，作为微控制器的输入接口
 数据总线上可以接上很多寄存器，CPU通过数据总线分时对寄存器进行访问
 输出接口必须具备锁存功能（锁存器），输入接口必须具备三态功能（三态缓存器）
存储器
 常用术语
    位（bit）
    字节（byte）--D7 D6 D5 D4 D3 D2 D1
    word(字)-2个字节；16位微处理器或微型计算机使用
    双字：32位二进制数
    字长：数据线位数：CPU可直接处理的数据位数
存储器分类
 用来存放程序和数据，是计算机具有记忆功能
 ROM(read only memory):掉电后
 信息不丢失，用来存储固化微控制器应用程序代码，字库，表格和常数
   PROM
   OTRROM
   EPROM
   EEPROM(Electrically Erasable Programmable Read Only Memory)- 电檫除
   Flash ROM
     掉电信息不丢失，但可随时改写，相当于RAM(相对写速度较慢)
     方便实现芯片擦除和程序写入，实现微控制器 在系统编程和调试
     集成度高，容量大成本低，寿命长
 数据存储器RAM
 掉电信息丢失
   DRAM(电容器保存，保存时间短)
   SRAM（不掉电数据就不会丢失，访问速度快，存储简单）
存储器结构和寻址
存储矩阵（大量缓冲寄存器）--一个缓冲寄存器对应一个存储单元（个数决定存储器容量，每个存储单元有一个固定编号，即存储单元的地址），对于8位控制器，存放8位二进制信息，一个字节信息
地址译码器：CPU用来寻找存储单元的地址--输入CPU地址总线信号，译码成 与地址单元 对应的   存储单元
三态双向缓冲器：实现数据输入输出控制：CPU 读：三态 从里向外打开；写：从外到里打开，数据写入存储单元中
读写控制逻辑：微控制器发出，控制三态双向缓存器方向，实现对存储器的读写操作
引脚：数据线，地址线，控制线，电源线

存储单元和地址
 
 地址译码器：输入 存储器的地址引脚，连接到微控制器的地址线
  微控制器的地址线n根-对应可寻址范围2的n次方
 
 存储器芯片的地址线数目决定其容量
 微控制器地址线数量决定其寻址能力
 
 存储单元地址 和其中的内容不一样
 前者 相当房间编号，后者相当 房间内容
 
 存储器性能指标
 速度
 容量（存储单元数*数据线位数）： 存储器芯片容量由 其 地址线位数 决定，每个存储单元位数 由 数据线决定
 功耗
 可靠性
