# MiSTer PGM Core Development

![MiSTer PGM](https://img.shields.io/badge/Platform-MiSTer_FPGA-orange)
![Build Status](https://github.com/siuildransi/MiSTer_PGM/workflows/Build%20MiSTer%20Core/badge.svg)

N√∫cleo para la placa arcade **PolyGame Master (PGM)** de IGS, implementado para la plataforma **MiSTer FPGA** (Cyclone V).

---

## üìå Documentaci√≥n Detallada

| Documento | Contenido |
| :--- | :--- |
| üèóÔ∏è [Arquitectura y Memoria](docs/memory.md) | Mapa de direcciones, arbitraje SDRAM, buses y CDC |
| üì∫ [Motor de Video](docs/video.md) | Sprites con zoom, capas TX/BG, line buffers y mixer |
| üîä [Sistema de Sonido](docs/audio.md) | Z80, ICS2115, latches de comunicaci√≥n y TDM |
| üïπÔ∏è [Controles e I/O](docs/io.md) | Mapeo de joysticks, botones, monedas y sistema |
| ‚öôÔ∏è [CI/CD y Compilaci√≥n](docs/ci_cd.md) | GitHub Actions, compilaci√≥n local con Quartus |

---

## üõ†Ô∏è Resumen T√©cnico

### Componentes Implementados

| Componente | M√≥dulo | Reloj | Estado |
| :--- | :--- | :--- | :--- |
| CPU principal | `fx68k` (68000) | ~12.5 MHz (CLK_50M/4) | ‚úÖ Funcional |
| CPU de sonido | `T80s` (Z80) | ~6.25 MHz (CLK_50M/8) | ‚úÖ Funcional |
| Sintetizador | `ics2115.sv` | clk_8m | ‚úÖ 32 voces TDM |
| Motor de video | `pgm_video.sv` | clk_vid (~25.175 MHz) | ‚úÖ Sprites + TX + BG |
| √Årbitro SDRAM | en `PGM.sv` | CLK_50M | ‚úÖ CPU > Video > Audio |
| RAM de trabajo | `dpram_dc.sv` √ó 2 | 20MHz / video_clk | ‚úÖ True Dual-Port |

> **‚ö†Ô∏è NOTA SOBRE RELOJES**: Los relojes de CPU son divisores simples de 50MHz, no frecuencias exactas del hardware PGM original (20MHz y 8.468MHz). Para una implementaci√≥n ciclo-exacta futura, se necesitar√≠a un PLL adicional con estas frecuencias.

### √Årbol de Archivos del Proyecto

```
PGM/
‚îú‚îÄ‚îÄ emu.sv                          # Top-level MiSTer (relojes, HPS, routing)
‚îú‚îÄ‚îÄ PGM.sv                          # M√≥dulo principal (CPUs, memoria, √°rbitro)
‚îú‚îÄ‚îÄ PGM.qpf / PGM.qsf              # Proyecto Quartus
‚îú‚îÄ‚îÄ files.qip                       # Lista de archivos fuente para s√≠ntesis
‚îú‚îÄ‚îÄ Demon Front.mra                 # Archivo MRA de ejemplo
‚îú‚îÄ‚îÄ rtl/
‚îÇ   ‚îú‚îÄ‚îÄ pll.v                       # PLL: 50MHz ‚Üí 25.175MHz (video)
‚îÇ   ‚îú‚îÄ‚îÄ dpram_dc.sv                 # True Dual-Port RAM (dual clock)
‚îÇ   ‚îú‚îÄ‚îÄ audio/
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ ics2115.sv              # Sintetizador wavetable 32 voces
‚îÇ   ‚îú‚îÄ‚îÄ video/
‚îÇ   ‚îÇ   ‚îú‚îÄ‚îÄ pgm_video.sv            # Motor de video completo
‚îÇ   ‚îÇ   ‚îî‚îÄ‚îÄ dpram.sv                # Single-clock DPRAM (line buffers)
‚îÇ   ‚îî‚îÄ‚îÄ cpu/
‚îÇ       ‚îú‚îÄ‚îÄ fx68k/                  # Core 68000 (subm√≥dulo git)
‚îÇ       ‚îî‚îÄ‚îÄ T80/                    # Core Z80 (subm√≥dulo git)
‚îú‚îÄ‚îÄ docs/                           # Documentaci√≥n t√©cnica
‚îî‚îÄ‚îÄ .github/workflows/ci_build.yml  # Pipeline CI/CD
```

### Carga de Software (MRA/ioctl)

El core utiliza carga segmentada controlada por `ioctl_index`:

| `ioctl_index` | Destino | Descripci√≥n |
| :--- | :--- | :--- |
| `0` | SDRAM (DDRAM) | BIOS + P-ROM + datos gr√°ficos y de sonido |
| `1` | Sound RAM (dpram_dc) | Firmware Z80 (cargado a RAM privada del Z80) |

> **‚ö†Ô∏è IMPORTANTE**: La Sound RAM se carga v√≠a Puerto A del `dpram_dc` a 50MHz (`ioctl_download && ioctl_wr && ioctl_index == 1`). El Z80 accede por Puerto B a clk_8m. **NO cambiar** el orden de los puertos en `sound_ram` sin actualizar ambos lados.

## üöÄ C√≥mo Empezar

1. Clonar recursivamente: `git clone --recursive <url>`
2. Abrir en **Quartus Prime Lite Edition 17.0** ‚Üí `PGM.qpf`
3. Compilar o usar el pipeline de **GitHub Actions**

> **‚ö†Ô∏è SUBM√ìDULOS**: Los cores de CPU (`fx68k`, `T80`) son subm√≥dulos git. Sin `--recursive`, la compilaci√≥n fallar√° por archivos faltantes.

---

## ‚ö†Ô∏è Notas Cr√≠ticas para Desarrollo Futuro

### Se√±ales que NO deben modificarse sin cuidado

| Se√±al/M√≥dulo | Raz√≥n |
| :--- | :--- |
| `DDRAM_CLK` en `emu.sv` | **DEBE ser `CLK_50M`**. Si se pone a `1'b0`, el controlador DDR no funciona |
| `CLK_VIDEO` en `emu.sv` | **DEBE ser salida de PLL** (requisito Quartus para clock switching) |
| Puertos I/O del ICS2115 | Son **`0x02`/`0x03`** del Z80, NO `0x80`. Ver `PGM.sv` l√≠neas 257-258 |
| `sound_ack_hold` en `PGM.sv` | Handshake CDC cr√≠tico (50MHz‚Üí8MHz). No simplificar a pulso simple |
| `dpram_dc` puertos A/B | Puerto A = loader/CPU (50MHz/20MHz), Puerto B = Z80/video. No intercambiar |

### Errores Comunes Ya Resueltos
1. **Multiple drivers**: No crear dos bloques `always @(posedge clk)` que escriban a la misma se√±al (ejemplo: `ics2115.sv` ten√≠a escritura duplicada a `cur_reg_addr`).
2. **Variables combinacionales en bloques secuenciales**: Usar `wire`/`assign` para c√°lculos intermedios, no `reg` con `=` dentro de `always @(posedge clk)`.
3. **Asignaciones faltantes**: `CLK_VIDEO`, `CE_PIXEL`, `VGA_SL`, `VIDEO_ARX`, `VIDEO_ARY` deben estar definidas en `emu.sv` o Quartus generar√° errores de puertos sin conectar.

---
## üìú Cr√©ditos
Desarrollado para la comunidad MiSTer FPGA. Basado en la documentaci√≥n t√©cnica de MAME y el esfuerzo de ingenier√≠a inversa de la arquitectura IGS.
