module sync (
	input logic clk,
	input logic reset,
	output logic int_osc,
	output logic [24:0] counter
	);
	
	
// HSOSC instantiation ////////////////////////////////////
//HSOSC #(.CLKHF_DIV(2'b01)) 
	//hf_osc (.CLKHFPU(1'b1), .CLKHFEN(1'b1), .CLKHF(int_osc)); ??USING CLK
///////////////////////////////////////////////////////////
	
	
// Counter block //////////////////////////
always_ff @(posedge clk) begin //CLK
    if (!reset)
		counter <= 25'b0;
    else
        counter <= counter + 1'b1;
end
//////////////////////////////////////////
	
	
endmodule