{
  "module_name": "rzn1-pinctrl.h",
  "hash_id": "2d3e569dffdaef9e9e9c0cc9cb5dd7287f478924113b235f5998809065913e10",
  "original_prompt": "Ingested from linux-6.6.14/include/dt-bindings/pinctrl/rzn1-pinctrl.h",
  "human_readable_source": " \n \n#ifndef __DT_BINDINGS_RZN1_PINCTRL_H\n#define __DT_BINDINGS_RZN1_PINCTRL_H\n\n#define RZN1_PINMUX(_gpio, _func) \\\n\t(((_func) << 8) | (_gpio))\n\n \n#define RZN1_FUNC_HIGHZ\t\t\t\t0\n#define RZN1_FUNC_0L\t\t\t\t1\n#define RZN1_FUNC_CLK_ETH_MII_RGMII_RMII\t2\n#define RZN1_FUNC_CLK_ETH_NAND\t\t\t3\n#define RZN1_FUNC_QSPI\t\t\t\t4\n#define RZN1_FUNC_SDIO\t\t\t\t5\n#define RZN1_FUNC_LCD\t\t\t\t6\n#define RZN1_FUNC_LCD_E\t\t\t\t7\n#define RZN1_FUNC_MSEBIM\t\t\t8\n#define RZN1_FUNC_MSEBIS\t\t\t9\n#define RZN1_FUNC_L2_OFFSET\t\t\t10\t \n\n#define RZN1_FUNC_HIGHZ1\t\t\t(RZN1_FUNC_L2_OFFSET + 0)\n#define RZN1_FUNC_ETHERCAT\t\t\t(RZN1_FUNC_L2_OFFSET + 1)\n#define RZN1_FUNC_SERCOS3\t\t\t(RZN1_FUNC_L2_OFFSET + 2)\n#define RZN1_FUNC_SDIO_E\t\t\t(RZN1_FUNC_L2_OFFSET + 3)\n#define RZN1_FUNC_ETH_MDIO\t\t\t(RZN1_FUNC_L2_OFFSET + 4)\n#define RZN1_FUNC_ETH_MDIO_E1\t\t\t(RZN1_FUNC_L2_OFFSET + 5)\n#define RZN1_FUNC_USB\t\t\t\t(RZN1_FUNC_L2_OFFSET + 6)\n#define RZN1_FUNC_MSEBIM_E\t\t\t(RZN1_FUNC_L2_OFFSET + 7)\n#define RZN1_FUNC_MSEBIS_E\t\t\t(RZN1_FUNC_L2_OFFSET + 8)\n#define RZN1_FUNC_RSV\t\t\t\t(RZN1_FUNC_L2_OFFSET + 9)\n#define RZN1_FUNC_RSV_E\t\t\t\t(RZN1_FUNC_L2_OFFSET + 10)\n#define RZN1_FUNC_RSV_E1\t\t\t(RZN1_FUNC_L2_OFFSET + 11)\n#define RZN1_FUNC_UART0_I\t\t\t(RZN1_FUNC_L2_OFFSET + 12)\n#define RZN1_FUNC_UART0_I_E\t\t\t(RZN1_FUNC_L2_OFFSET + 13)\n#define RZN1_FUNC_UART1_I\t\t\t(RZN1_FUNC_L2_OFFSET + 14)\n#define RZN1_FUNC_UART1_I_E\t\t\t(RZN1_FUNC_L2_OFFSET + 15)\n#define RZN1_FUNC_UART2_I\t\t\t(RZN1_FUNC_L2_OFFSET + 16)\n#define RZN1_FUNC_UART2_I_E\t\t\t(RZN1_FUNC_L2_OFFSET + 17)\n#define RZN1_FUNC_UART0\t\t\t\t(RZN1_FUNC_L2_OFFSET + 18)\n#define RZN1_FUNC_UART0_E\t\t\t(RZN1_FUNC_L2_OFFSET + 19)\n#define RZN1_FUNC_UART1\t\t\t\t(RZN1_FUNC_L2_OFFSET + 20)\n#define RZN1_FUNC_UART1_E\t\t\t(RZN1_FUNC_L2_OFFSET + 21)\n#define RZN1_FUNC_UART2\t\t\t\t(RZN1_FUNC_L2_OFFSET + 22)\n#define RZN1_FUNC_UART2_E\t\t\t(RZN1_FUNC_L2_OFFSET + 23)\n#define RZN1_FUNC_UART3\t\t\t\t(RZN1_FUNC_L2_OFFSET + 24)\n#define RZN1_FUNC_UART3_E\t\t\t(RZN1_FUNC_L2_OFFSET + 25)\n#define RZN1_FUNC_UART4\t\t\t\t(RZN1_FUNC_L2_OFFSET + 26)\n#define RZN1_FUNC_UART4_E\t\t\t(RZN1_FUNC_L2_OFFSET + 27)\n#define RZN1_FUNC_UART5\t\t\t\t(RZN1_FUNC_L2_OFFSET + 28)\n#define RZN1_FUNC_UART5_E\t\t\t(RZN1_FUNC_L2_OFFSET + 29)\n#define RZN1_FUNC_UART6\t\t\t\t(RZN1_FUNC_L2_OFFSET + 30)\n#define RZN1_FUNC_UART6_E\t\t\t(RZN1_FUNC_L2_OFFSET + 31)\n#define RZN1_FUNC_UART7\t\t\t\t(RZN1_FUNC_L2_OFFSET + 32)\n#define RZN1_FUNC_UART7_E\t\t\t(RZN1_FUNC_L2_OFFSET + 33)\n#define RZN1_FUNC_SPI0_M\t\t\t(RZN1_FUNC_L2_OFFSET + 34)\n#define RZN1_FUNC_SPI0_M_E\t\t\t(RZN1_FUNC_L2_OFFSET + 35)\n#define RZN1_FUNC_SPI1_M\t\t\t(RZN1_FUNC_L2_OFFSET + 36)\n#define RZN1_FUNC_SPI1_M_E\t\t\t(RZN1_FUNC_L2_OFFSET + 37)\n#define RZN1_FUNC_SPI2_M\t\t\t(RZN1_FUNC_L2_OFFSET + 38)\n#define RZN1_FUNC_SPI2_M_E\t\t\t(RZN1_FUNC_L2_OFFSET + 39)\n#define RZN1_FUNC_SPI3_M\t\t\t(RZN1_FUNC_L2_OFFSET + 40)\n#define RZN1_FUNC_SPI3_M_E\t\t\t(RZN1_FUNC_L2_OFFSET + 41)\n#define RZN1_FUNC_SPI4_S\t\t\t(RZN1_FUNC_L2_OFFSET + 42)\n#define RZN1_FUNC_SPI4_S_E\t\t\t(RZN1_FUNC_L2_OFFSET + 43)\n#define RZN1_FUNC_SPI5_S\t\t\t(RZN1_FUNC_L2_OFFSET + 44)\n#define RZN1_FUNC_SPI5_S_E\t\t\t(RZN1_FUNC_L2_OFFSET + 45)\n#define RZN1_FUNC_SGPIO0_M\t\t\t(RZN1_FUNC_L2_OFFSET + 46)\n#define RZN1_FUNC_SGPIO1_M\t\t\t(RZN1_FUNC_L2_OFFSET + 47)\n#define RZN1_FUNC_GPIO\t\t\t\t(RZN1_FUNC_L2_OFFSET + 48)\n#define RZN1_FUNC_CAN\t\t\t\t(RZN1_FUNC_L2_OFFSET + 49)\n#define RZN1_FUNC_I2C\t\t\t\t(RZN1_FUNC_L2_OFFSET + 50)\n#define RZN1_FUNC_SAFE\t\t\t\t(RZN1_FUNC_L2_OFFSET + 51)\n#define RZN1_FUNC_PTO_PWM\t\t\t(RZN1_FUNC_L2_OFFSET + 52)\n#define RZN1_FUNC_PTO_PWM1\t\t\t(RZN1_FUNC_L2_OFFSET + 53)\n#define RZN1_FUNC_PTO_PWM2\t\t\t(RZN1_FUNC_L2_OFFSET + 54)\n#define RZN1_FUNC_PTO_PWM3\t\t\t(RZN1_FUNC_L2_OFFSET + 55)\n#define RZN1_FUNC_PTO_PWM4\t\t\t(RZN1_FUNC_L2_OFFSET + 56)\n#define RZN1_FUNC_DELTA_SIGMA\t\t\t(RZN1_FUNC_L2_OFFSET + 57)\n#define RZN1_FUNC_SGPIO2_M\t\t\t(RZN1_FUNC_L2_OFFSET + 58)\n#define RZN1_FUNC_SGPIO3_M\t\t\t(RZN1_FUNC_L2_OFFSET + 59)\n#define RZN1_FUNC_SGPIO4_S\t\t\t(RZN1_FUNC_L2_OFFSET + 60)\n#define RZN1_FUNC_MAC_MTIP_SWITCH\t\t(RZN1_FUNC_L2_OFFSET + 61)\n\n#define RZN1_FUNC_MDIO_OFFSET\t\t\t(RZN1_FUNC_L2_OFFSET + 62)\n\n \n#define RZN1_FUNC_MDIO0_HIGHZ\t\t\t(RZN1_FUNC_MDIO_OFFSET + 0)\n#define RZN1_FUNC_MDIO0_GMAC0\t\t\t(RZN1_FUNC_MDIO_OFFSET + 1)\n#define RZN1_FUNC_MDIO0_GMAC1\t\t\t(RZN1_FUNC_MDIO_OFFSET + 2)\n#define RZN1_FUNC_MDIO0_ECAT\t\t\t(RZN1_FUNC_MDIO_OFFSET + 3)\n#define RZN1_FUNC_MDIO0_S3_MDIO0\t\t(RZN1_FUNC_MDIO_OFFSET + 4)\n#define RZN1_FUNC_MDIO0_S3_MDIO1\t\t(RZN1_FUNC_MDIO_OFFSET + 5)\n#define RZN1_FUNC_MDIO0_HWRTOS\t\t\t(RZN1_FUNC_MDIO_OFFSET + 6)\n#define RZN1_FUNC_MDIO0_SWITCH\t\t\t(RZN1_FUNC_MDIO_OFFSET + 7)\n \n#define RZN1_FUNC_MDIO0_E1_HIGHZ\t\t(RZN1_FUNC_MDIO_OFFSET + 8)\n#define RZN1_FUNC_MDIO0_E1_GMAC0\t\t(RZN1_FUNC_MDIO_OFFSET + 9)\n#define RZN1_FUNC_MDIO0_E1_GMAC1\t\t(RZN1_FUNC_MDIO_OFFSET + 10)\n#define RZN1_FUNC_MDIO0_E1_ECAT\t\t\t(RZN1_FUNC_MDIO_OFFSET + 11)\n#define RZN1_FUNC_MDIO0_E1_S3_MDIO0\t\t(RZN1_FUNC_MDIO_OFFSET + 12)\n#define RZN1_FUNC_MDIO0_E1_S3_MDIO1\t\t(RZN1_FUNC_MDIO_OFFSET + 13)\n#define RZN1_FUNC_MDIO0_E1_HWRTOS\t\t(RZN1_FUNC_MDIO_OFFSET + 14)\n#define RZN1_FUNC_MDIO0_E1_SWITCH\t\t(RZN1_FUNC_MDIO_OFFSET + 15)\n\n \n#define RZN1_FUNC_MDIO1_HIGHZ\t\t\t(RZN1_FUNC_MDIO_OFFSET + 16)\n#define RZN1_FUNC_MDIO1_GMAC0\t\t\t(RZN1_FUNC_MDIO_OFFSET + 17)\n#define RZN1_FUNC_MDIO1_GMAC1\t\t\t(RZN1_FUNC_MDIO_OFFSET + 18)\n#define RZN1_FUNC_MDIO1_ECAT\t\t\t(RZN1_FUNC_MDIO_OFFSET + 19)\n#define RZN1_FUNC_MDIO1_S3_MDIO0\t\t(RZN1_FUNC_MDIO_OFFSET + 20)\n#define RZN1_FUNC_MDIO1_S3_MDIO1\t\t(RZN1_FUNC_MDIO_OFFSET + 21)\n#define RZN1_FUNC_MDIO1_HWRTOS\t\t\t(RZN1_FUNC_MDIO_OFFSET + 22)\n#define RZN1_FUNC_MDIO1_SWITCH\t\t\t(RZN1_FUNC_MDIO_OFFSET + 23)\n \n#define RZN1_FUNC_MDIO1_E1_HIGHZ\t\t(RZN1_FUNC_MDIO_OFFSET + 24)\n#define RZN1_FUNC_MDIO1_E1_GMAC0\t\t(RZN1_FUNC_MDIO_OFFSET + 25)\n#define RZN1_FUNC_MDIO1_E1_GMAC1\t\t(RZN1_FUNC_MDIO_OFFSET + 26)\n#define RZN1_FUNC_MDIO1_E1_ECAT\t\t\t(RZN1_FUNC_MDIO_OFFSET + 27)\n#define RZN1_FUNC_MDIO1_E1_S3_MDIO0\t\t(RZN1_FUNC_MDIO_OFFSET + 28)\n#define RZN1_FUNC_MDIO1_E1_S3_MDIO1\t\t(RZN1_FUNC_MDIO_OFFSET + 29)\n#define RZN1_FUNC_MDIO1_E1_HWRTOS\t\t(RZN1_FUNC_MDIO_OFFSET + 30)\n#define RZN1_FUNC_MDIO1_E1_SWITCH\t\t(RZN1_FUNC_MDIO_OFFSET + 31)\n\n#define RZN1_FUNC_MAX\t\t\t\t(RZN1_FUNC_MDIO_OFFSET + 32)\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}