============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  01:45:23 pm
  Module:                 ms_serial_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

         Instance           Cells  Cell Area  Net Area  Total Area  Wireload     
---------------------------------------------------------------------------------
ms_serial_by4_mul_synth       288       1209         0        1209    <none> (D) 
  TOP                         288       1209         0        1209    <none> (D) 
    genblk2.stoch2bin         136        779         0         779    <none> (D) 
      ctr                      81        425         0         425    <none> (D) 
        add_55_25              16        138         0         138    <none> (D) 
      par_ctr                  49        340         0         340    <none> (D) 
        p1                     22        150         0         150    <none> (D) 
          p1                    9         59         0          59    <none> (D) 
            p1                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
            p0                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
          p0                    9         59         0          59    <none> (D) 
            p1                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
            p0                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
        p0                     22        150         0         150    <none> (D) 
          p1                    9         59         0          59    <none> (D) 
            p1                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
            p0                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
          p0                    9         59         0          59    <none> (D) 
            p1                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
            p0                  3         18         0          18    <none> (D) 
              fa0               1          9         0           9    <none> (D) 
              ha1               1          5         0           5    <none> (D) 
              ha0               1          5         0           5    <none> (D) 
    genblk1[4].genblk1.sng     17         57         0          57    <none> (D) 
      ctr                       8         37         0          37    <none> (D) 
    genblk1[3].genblk1.sng     16         54         0          54    <none> (D) 
      ctr                       7         34         0          34    <none> (D) 
    genblk1[2].genblk1.sng     16         54         0          54    <none> (D) 
      ctr                       7         34         0          34    <none> (D) 
    genblk1[1].genblk1.sng     16         54         0          54    <none> (D) 
      ctr                       7         34         0          34    <none> (D) 
    genblk1[0].genblk1.sng     16         54         0          54    <none> (D) 
      ctr                       7         34         0          34    <none> (D) 

 (D) = wireload is default in technology library
