4.5实验绪果分析
本文选用CadencePI仿真软件作为对照实验•仿真实例为一块长为420mil, 宽为310mil的长方形印刷电路板，其申，m和n的值均为8.选取的去耦电容组 合如表4・1所示.图4-9显示了去耦电容对于阻抗的影响，其中蓝色线为不加去 耦电容的阻抗曲线，黑色线为加入去耦电容的单节点仿真的阻抗曲线.可以发现 在高频段，去耦电容对阻抗起了降低作用，该电源/地平面不加去耦电容时其谐振 频率为260MHz»
<4-1去耦电容的配备表
序号
电容值
谐振频率
图4-9去耦电容对电源/地平面阻抗的彩响
在进行多节点仿真时，在电路板的(xm=5, %=2)和(xra=6, *=2)处添加两 个最大幅度为1A的干扰源，同时设置去耦电容在不同的位置，如图4-10所示.
53
图4T0两种不同的去耦电容摆放位置
图4-10中两种不同的去耦电容摆放位置的全仿真结果如图4-11所示。其中 黄色线段为4-10里上图的仿真结果，红色线段为下图的仿真结果。
Frequency [Hr]
X2741140Y787401_S2_Sl	X2741140Y7S7401_S2,Sl
B4-11去耦电容的分布対电源阻杭遗戒的彫响
在图4-11中不难发现，频率越高，电源/地平面的阻抗对去耦电容的位置越 敏感。结合图4-10中去耦电容距离噪声源的位置差别，可以发现当去耦电容离
噪声源较近时，同一点观测到的阻抗随频率下降的曲线越尖锐，去耦电容对于噪 声响应的速度越敏感。
当使用“路”分析法对两种情况进行计算时，其主要差别在于传输矩阵级 联相乘的顺序不同。将两个端口的坐标点分别设在(%TO=1,丸=5)和(xm=7, yn=5),依据方程组4-27求得级联网络的阻抗矩阵，求得在信号频率/为 300MHz时，二者的阻抗分别为250.64mG和146.576mG,计算时间分别为 0.0012s和0.007s。与全波仿真之间的误差分别为20.11mf)和20.897mG,误差 偏移程度分别为8%和14%。在“路”分析法的等效中，默认两电平面的中间 介质为理想的FR4材料，然而在实际电路中，中间部分包含信号的走线层，信 号与地平面之间同样会形成电容，但由于其走线的不确定性，无法根据网格进 行量化分析，这是造成这种误差的主要原因。
