INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/A.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'A'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/B.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'B'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/contatore.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'counter_modN'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/delay.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'delay'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/entita_A.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'entita_A'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/entita_B.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'entita_B'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/memoriaB.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'memoriaB'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/romA.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'romA'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sources_1/new/unitaoperativaB.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'unitaoperativaB'
INFO: [VRFC 10-163] Analyzing VHDL file "D:/ASDI/Rifai_es/tesina/ES_8_1/ES_8_1/ES_8_1.srcs/sim_1/new/B_tb.vhd" into library xil_defaultlib
INFO: [VRFC 10-3107] analyzing entity 'B_tb'
