<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN" "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">
<html><head> <meta http-equiv="Content-Type" content="text/html; charset=windows-1252"><meta http-equiv="Pragma" content="no-cache"><meta http-equiv="Expires" content="-1">  <title> Master MI, UJF/UFRIMA2G INP/Ensimag, gestion de projets étudiants </title>  <link rel="StyleSheet" href="Master%20MI,%20UJF_UFRIMA2G%20INP_Ensimag,%20gestion%20de%20projets%20%C3%A9tudiants_files/main.css" type="text/css"></head> <body><hr><center><input value="Fermer" onclick="javascript:window.close()" type="submit"><input value="Imprimer" onclick="javascript:window.print()" type="submit"></center><h3>Titre : Modélisation de protocole de cohérence de cache distribué</h3><h4>Sujet proposé dans : M2R Informatique, Projet --- Magistere, M2</h4><h4>Responsable(s) : </h4><ul>Florence Perronnin <a href="mailto:Florence.Perronnin@imag.fr">(Florence.Perronnin@imag.fr)</a> <a href="http://lig.imag.fr/Equipes/ficheEquipe.php?idEquipe=12">LIG-INRIA-MESCAL</a><li>Jean-Marc Vincent <a href="mailto:Jean-Marc.Vincent@imag.fr">(Jean-Marc.Vincent@imag.fr)</a> <a href="http://lig.imag.fr/Equipes/ficheEquipe.php?idEquipe=12">LIG-INRIA-MESCAL</a></li></ul><b>Mots-clés : </b>mémoire distribuée, architecture multi-coeurs, modélisation analytique<br><b>Durée du projet : </b>5 à 6 mois, possibilité de continuer en thèse<br><b>Nombre maximal d'étudiants : </b>1<br><b>Places disponibles : </b>1<br><b>Interrogation effectuée le : </b>03 juin 2015, à 10 heures 06<br><hr><br><h3><center>Description</center></h3><p><strong>Lieu du stage:</strong><br><br>stage co-encadré LIG-Inria (Montbonnot) et CEA<br>3 contacts: Yves.Durand@cea.fr, Florence.Perronnin@imag.fr, Jean-Marc.Vincent@imag.fr<br>&nbsp;</p><p><strong>Contexte</strong><br><br>On
 cherche à caractériser les performances de variantes de protocoles de 
cohérence mémoire pour des systèmes multiprocesseurs distribués. En 
s’appuyant sur des cas concrets, on développera un modèle analytique qui
 combinera la modélisation paramétrique à grain fin au niveau des 
couples caches/processeurs et une approche plus abstraite (par ex. 
chaines de Markov, file d’attentes) pour les interactions entre les 
groupes de processeurs, l’infrastructure et la mémoire centrale. <br><br>Le
 projet s’inscrit dans la stratégie du laboratoire de conception 
numérique LISAN : en abordant de manière systématique le dimensionnement
 des systèmes distribués, on souhaite augmenter la productivité globale 
de la conception. Une des thématiques du laboratoire est la 
réalisation&nbsp; de systèmes hétérogènes&nbsp; à mémoire cohérente, en 
intégrant des mémoires on-chip, des sous-systèmes mémoires hétérogènes, 
etc.<br>On utilisera l’expérience CEA acquise en conception de cache 
cohérent issue de projets précédents (TSAR, SHARP,etc.) et de sujets 
parallèles (cache 3D robuste). <br>Ce projet est également stratégique 
pour l’équipe MESCAL du LIG/Inria qui développe des modèles analytiques 
de performances des systèmes distribués afin d’assurer leur passage à 
l’échelle.<br><br><strong>Objectifs</strong><br><br>Ce projet d’analyse 
de protocole de cohérence de cache nécessite de développer et d'affiner 
des modèles analytiques de la mémoire distribuée afin de tenir compte 
d’architectures nouvelles en mutation rapide. Ces modèles seront ensuite
 implémentés et validés pour pouvoir être exploités dans une perspective
 de dimensionnement d’architecture et de recommandations fonctionnelles.<br><br><strong>Travail demandé</strong><br><br>Bibliographie sur la modélisation analytique des performances de mémoires distribuée<br>Modéliser le sous-système mémoire des architectures multi-coeurs de nouvelle génération<br>Extraire des campagnes de simulation les paramètres d’intérêt<br>Développer le logiciel de résolution du modèle en s’appuyant sur les outils de l’état de l'art<br>Valider les prédictions par comparaison avec la simulation<br>Comparer les performances de différents protocoles de cohérence <br>Exploiter le modèle pour faire des recommandations de dimensionnement<br>&nbsp;</p><p><strong>Profil souhaité</strong><br><br>M2R ou fin d’études ingénieur (équivalent M2). Compétences souhaitées:<br><br>Connaissances en architectures parallèles<br>Bases mathématiques<br>Anglais professionnel (écrit et oral). </p><p><br><strong>Bibliographie</strong><br><br>[HCC95]
 Chien-Yuan Huang, Shi-Chung Chang, and Chern-Lin Chen. Performance 
evaluation of a cache-coherent multi-processor by iterative mean value 
analysis. Performance evaluation, 23(1) :31–52, 1995.<br><br>[JCSM96] 
Bruce L Jacob, Peter M Chen, Seth R Silverman, and Trevor N Mudge. An 
analytical model for designing memory hierarchies. Computers, IEEE 
Transactions on, 45(10) :1180–1194, 1996.<br><br>[MHS12] Milo MK Martin,
 Mark D Hill, and Daniel J Sorin. Why on-chip cache coherence is here to
 stay. Communications of the ACM, 55(7) :78–89, 2012.<br><br>[SDR01] G 
Edward Suh, Srinivas Devadas, and Larry Rudolph. Analytical cache models
 with applications to cache partitioning. In Proceedings of the 15th 
international conference on Supercomputing, pages 1–12. ACM, 2001.<br><br>[SVS+95]
 Sinisa Srbljic, Zvonko G Vranesic, Michael Stumm, Leo Budin, et al. 
Models for performance prediction of cache coherence protocols. 
Computer, 1995.</p><hr><center><input value="Fermer" onclick="javascript:window.close()" type="submit"><input value="Imprimer" onclick="javascript:window.print()" type="submit"></center>
</body></html>