//4x1 mux in data flow modelling
module mux(
    input i0, i1, i2, i3, s1, s2,
    output out
);
assign out = ({s1, s2} == 2'b00) ? i0 :
             ({s1, s2} == 2'b01) ? i1 :
             ({s1, s2} == 2'b10) ? i2 : i3;
endmodule
