#ifndef __GSMHWIO_MSM8974_H__
#define __GSMHWIO_MSM8974_H__
/*
===========================================================================
*/
/**
  @file gsmhwio.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following modules:
    MODEM_TOP

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2012-2013 Qualcomm Technologies, Inc.
  All Rights Reserved.
  QUALCOMM Proprietary and Confidential.

  ===========================================================================

  $Header: //commercial/MPSS.JO.2.0.c1.4/Main/modem_proc/geran/gcommon/inc/gsmhwio_msm8974.h#1 $
  $DateTime: 2016/12/13 08:00:21 $
  $Author: mplcsds1 $

  ===========================================================================
*/

#include "msmhwiobase.h"
#include "HALhwio.h"

/*----------------------------------------------------------------------------
 * MODULE: MSS_QDSP6SS_L2VIC
 *--------------------------------------------------------------------------*/

#define MSS_QDSP6SS_L2VIC_REG_BASE                                   (MSS_TOP_BASE      + 0x00110000)

#define HWIO_MSS_QDSP6SS_L2VIC_VID_ADDR                              (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000000)
#define HWIO_MSS_QDSP6SS_L2VIC_VID_RMSK                                   0x3ff
#define HWIO_MSS_QDSP6SS_L2VIC_VID_IN          \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_VID_ADDR, HWIO_MSS_QDSP6SS_L2VIC_VID_RMSK)
#define HWIO_MSS_QDSP6SS_L2VIC_VID_INM(m)      \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_VID_ADDR, m)
#define HWIO_MSS_QDSP6SS_L2VIC_VID_VID_BMSK                               0x3ff
#define HWIO_MSS_QDSP6SS_L2VIC_VID_VID_SHFT                                 0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ADDR(n)                   (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000100 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_RMSK                      0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_MAXn                              31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_INI(n)        \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ADDR(n), HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_RMSK)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_INMI(n,mask)    \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ADDR(n), mask)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ADDR(n),mask,val,HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_INI(n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ENABLE_BMSK               0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLEn_ENABLE_SHFT                      0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_ADDR(n)             (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000180 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_RMSK                0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_MAXn                        31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_CLEAR_BMSK          0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_CLEARn_CLEAR_SHFT                 0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_ADDR(n)               (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000200 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_RMSK                  0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_MAXn                          31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_SET_BMSK              0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_ENABLE_SETn_SET_SHFT                     0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_ADDR(n)                     (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000280 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_RMSK                        0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_MAXn                                31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_INI(n)        \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_ADDR(n), HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_RMSK)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_INMI(n,mask)    \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_ADDR(n), mask)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_ADDR(n),mask,val,HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_INI(n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_SRC_TYPE_BMSK               0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_TYPEn_SRC_TYPE_SHFT                      0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_ADDR(n)                   (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000380 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_RMSK                      0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_MAXn                              31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_INI(n)        \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_ADDR(n), HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_RMSK)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_INMI(n,mask)    \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_ADDR(n), mask)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_STATUS_BMSK               0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_STATUSn_STATUS_SHFT                      0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_ADDR(n)                    (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000400 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_RMSK                       0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_MAXn                               31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_CLEAR_BMSK                 0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_CLEARn_CLEAR_SHFT                        0x0

#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_ADDR(n)                     (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000480 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_RMSK                        0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_MAXn                                31
#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_OUTI(n,val)    \
        out_dword(HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_ADDR(n),val)
#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_SW_INT_BMSK                 0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_SOFT_INTn_SW_INT_SHFT                        0x0

#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_ADDR(n)                  (MSS_QDSP6SS_L2VIC_REG_BASE      + 0x00000500 + 0x4 * (n))
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_RMSK                     0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_MAXn                             31
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_INI(n)        \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_ADDR(n), HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_RMSK)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_INMI(n,mask)    \
        in_dword_masked(HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_ADDR(n), mask)
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_STATUS_BMSK              0xffffffff
#define HWIO_MSS_QDSP6SS_L2VIC_INT_PENDINGn_STATUS_SHFT                     0x0


/*----------------------------------------------------------------------------
 * MODULE: MODEM_TOP
 *--------------------------------------------------------------------------*/

#define MODEM_TOP_REG_BASE                                                                  (MSS_TOP_BASE      + 0x00300000)

#define HWIO_MEM_POOL_MEM_PAGE0_START_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000c0000)
#define HWIO_MEM_POOL_MEM_PAGE0_START_RMSK                                                  0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE0_START_IN          \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE0_START_ADDR, HWIO_MEM_POOL_MEM_PAGE0_START_RMSK)
#define HWIO_MEM_POOL_MEM_PAGE0_START_INM(m)      \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE0_START_ADDR, m)
#define HWIO_MEM_POOL_MEM_PAGE0_START_OUT(v)      \
        out_dword(HWIO_MEM_POOL_MEM_PAGE0_START_ADDR,v)
#define HWIO_MEM_POOL_MEM_PAGE0_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MEM_POOL_MEM_PAGE0_START_ADDR,m,v,HWIO_MEM_POOL_MEM_PAGE0_START_IN)
#define HWIO_MEM_POOL_MEM_PAGE0_START_Z_BMSK                                                0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE0_START_Z_SHFT                                                       0x0

#define HWIO_MEM_POOL_MEM_PAGE0_END_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000cfffc)
#define HWIO_MEM_POOL_MEM_PAGE0_END_RMSK                                                    0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE0_END_IN          \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE0_END_ADDR, HWIO_MEM_POOL_MEM_PAGE0_END_RMSK)
#define HWIO_MEM_POOL_MEM_PAGE0_END_INM(m)      \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE0_END_ADDR, m)
#define HWIO_MEM_POOL_MEM_PAGE0_END_OUT(v)      \
        out_dword(HWIO_MEM_POOL_MEM_PAGE0_END_ADDR,v)
#define HWIO_MEM_POOL_MEM_PAGE0_END_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MEM_POOL_MEM_PAGE0_END_ADDR,m,v,HWIO_MEM_POOL_MEM_PAGE0_END_IN)
#define HWIO_MEM_POOL_MEM_PAGE0_END_Z_BMSK                                                  0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE0_END_Z_SHFT                                                         0x0

#define HWIO_MEM_POOL_MEM_PAGE1_START_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000d0000)
#define HWIO_MEM_POOL_MEM_PAGE1_START_RMSK                                                  0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE1_START_IN          \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE1_START_ADDR, HWIO_MEM_POOL_MEM_PAGE1_START_RMSK)
#define HWIO_MEM_POOL_MEM_PAGE1_START_INM(m)      \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE1_START_ADDR, m)
#define HWIO_MEM_POOL_MEM_PAGE1_START_OUT(v)      \
        out_dword(HWIO_MEM_POOL_MEM_PAGE1_START_ADDR,v)
#define HWIO_MEM_POOL_MEM_PAGE1_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MEM_POOL_MEM_PAGE1_START_ADDR,m,v,HWIO_MEM_POOL_MEM_PAGE1_START_IN)
#define HWIO_MEM_POOL_MEM_PAGE1_START_Z_BMSK                                                0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE1_START_Z_SHFT                                                       0x0

#define HWIO_MEM_POOL_MEM_PAGE1_END_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000dfffc)
#define HWIO_MEM_POOL_MEM_PAGE1_END_RMSK                                                    0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE1_END_IN          \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE1_END_ADDR, HWIO_MEM_POOL_MEM_PAGE1_END_RMSK)
#define HWIO_MEM_POOL_MEM_PAGE1_END_INM(m)      \
        in_dword_masked(HWIO_MEM_POOL_MEM_PAGE1_END_ADDR, m)
#define HWIO_MEM_POOL_MEM_PAGE1_END_OUT(v)      \
        out_dword(HWIO_MEM_POOL_MEM_PAGE1_END_ADDR,v)
#define HWIO_MEM_POOL_MEM_PAGE1_END_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MEM_POOL_MEM_PAGE1_END_ADDR,m,v,HWIO_MEM_POOL_MEM_PAGE1_END_IN)
#define HWIO_MEM_POOL_MEM_PAGE1_END_Z_BMSK                                                  0xffffffff
#define HWIO_MEM_POOL_MEM_PAGE1_END_Z_SHFT                                                         0x0

#define HWIO_VPE_ENABLE_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00080000)
#define HWIO_VPE_ENABLE_RMSK                                                                       0x1
#define HWIO_VPE_ENABLE_IN          \
        in_dword_masked(HWIO_VPE_ENABLE_ADDR, HWIO_VPE_ENABLE_RMSK)
#define HWIO_VPE_ENABLE_INM(m)      \
        in_dword_masked(HWIO_VPE_ENABLE_ADDR, m)
#define HWIO_VPE_ENABLE_OUT(v)      \
        out_dword(HWIO_VPE_ENABLE_ADDR,v)
#define HWIO_VPE_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_ENABLE_ADDR,m,v,HWIO_VPE_ENABLE_IN)
#define HWIO_VPE_ENABLE_VPE_ENABLE_BMSK                                                            0x1
#define HWIO_VPE_ENABLE_VPE_ENABLE_SHFT                                                            0x0

#define HWIO_VPE_CLK_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00080004)
#define HWIO_VPE_CLK_CTL_RMSK                                                                     0x7f
#define HWIO_VPE_CLK_CTL_IN          \
        in_dword_masked(HWIO_VPE_CLK_CTL_ADDR, HWIO_VPE_CLK_CTL_RMSK)
#define HWIO_VPE_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_VPE_CLK_CTL_ADDR, m)
#define HWIO_VPE_CLK_CTL_OUT(v)      \
        out_dword(HWIO_VPE_CLK_CTL_ADDR,v)
#define HWIO_VPE_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_CLK_CTL_ADDR,m,v,HWIO_VPE_CLK_CTL_IN)
#define HWIO_VPE_CLK_CTL_MPBR_TRIG_CLK_EN_BMSK                                                    0x40
#define HWIO_VPE_CLK_CTL_MPBR_TRIG_CLK_EN_SHFT                                                     0x6
#define HWIO_VPE_CLK_CTL_MPBR_CLK_EN_BMSK                                                         0x20
#define HWIO_VPE_CLK_CTL_MPBR_CLK_EN_SHFT                                                          0x5
#define HWIO_VPE_CLK_CTL_LMEM_CLK_EN_BMSK                                                         0x10
#define HWIO_VPE_CLK_CTL_LMEM_CLK_EN_SHFT                                                          0x4
#define HWIO_VPE_CLK_CTL_IU_IRQ_CLK_EN_BMSK                                                        0x8
#define HWIO_VPE_CLK_CTL_IU_IRQ_CLK_EN_SHFT                                                        0x3
#define HWIO_VPE_CLK_CTL_IU_CLK_EN_BMSK                                                            0x4
#define HWIO_VPE_CLK_CTL_IU_CLK_EN_SHFT                                                            0x2
#define HWIO_VPE_CLK_CTL_DMEM_CLK_EN_BMSK                                                          0x2
#define HWIO_VPE_CLK_CTL_DMEM_CLK_EN_SHFT                                                          0x1
#define HWIO_VPE_CLK_CTL_PMEM_CLK_EN_BMSK                                                          0x1
#define HWIO_VPE_CLK_CTL_PMEM_CLK_EN_SHFT                                                          0x0

#define HWIO_VPE_VU_CLK_EN_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00080008)
#define HWIO_VPE_VU_CLK_EN_RMSK                                                                    0xf
#define HWIO_VPE_VU_CLK_EN_IN          \
        in_dword_masked(HWIO_VPE_VU_CLK_EN_ADDR, HWIO_VPE_VU_CLK_EN_RMSK)
#define HWIO_VPE_VU_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_VPE_VU_CLK_EN_ADDR, m)
#define HWIO_VPE_VU_CLK_EN_OUT(v)      \
        out_dword(HWIO_VPE_VU_CLK_EN_ADDR,v)
#define HWIO_VPE_VU_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_VU_CLK_EN_ADDR,m,v,HWIO_VPE_VU_CLK_EN_IN)
#define HWIO_VPE_VU_CLK_EN_VPE_VU3_CLK_EN_BMSK                                                     0x8
#define HWIO_VPE_VU_CLK_EN_VPE_VU3_CLK_EN_SHFT                                                     0x3
#define HWIO_VPE_VU_CLK_EN_VPE_VU2_CLK_EN_BMSK                                                     0x4
#define HWIO_VPE_VU_CLK_EN_VPE_VU2_CLK_EN_SHFT                                                     0x2
#define HWIO_VPE_VU_CLK_EN_VPE_VU1_CLK_EN_BMSK                                                     0x2
#define HWIO_VPE_VU_CLK_EN_VPE_VU1_CLK_EN_SHFT                                                     0x1
#define HWIO_VPE_VU_CLK_EN_VPE_VU0_CLK_EN_BMSK                                                     0x1
#define HWIO_VPE_VU_CLK_EN_VPE_VU0_CLK_EN_SHFT                                                     0x0

#define HWIO_VPE_PWR_SEQ_EN_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0008000c)
#define HWIO_VPE_PWR_SEQ_EN_RMSK                                                                   0xf
#define HWIO_VPE_PWR_SEQ_EN_IN          \
        in_dword_masked(HWIO_VPE_PWR_SEQ_EN_ADDR, HWIO_VPE_PWR_SEQ_EN_RMSK)
#define HWIO_VPE_PWR_SEQ_EN_INM(m)      \
        in_dword_masked(HWIO_VPE_PWR_SEQ_EN_ADDR, m)
#define HWIO_VPE_PWR_SEQ_EN_OUT(v)      \
        out_dword(HWIO_VPE_PWR_SEQ_EN_ADDR,v)
#define HWIO_VPE_PWR_SEQ_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_PWR_SEQ_EN_ADDR,m,v,HWIO_VPE_PWR_SEQ_EN_IN)
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU3_PWR_SEQ_EN_BMSK                                                0x8
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU3_PWR_SEQ_EN_SHFT                                                0x3
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU2_PWR_SEQ_EN_BMSK                                                0x4
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU2_PWR_SEQ_EN_SHFT                                                0x2
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU1_PWR_SEQ_EN_BMSK                                                0x2
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU1_PWR_SEQ_EN_SHFT                                                0x1
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU0_PWR_SEQ_EN_BMSK                                                0x1
#define HWIO_VPE_PWR_SEQ_EN_VPE_VU0_PWR_SEQ_EN_SHFT                                                0x0

#define HWIO_VPE_MODE_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00080010)
#define HWIO_VPE_MODE_CTL_RMSK                                                                   0xfff
#define HWIO_VPE_MODE_CTL_IN          \
        in_dword_masked(HWIO_VPE_MODE_CTL_ADDR, HWIO_VPE_MODE_CTL_RMSK)
#define HWIO_VPE_MODE_CTL_INM(m)      \
        in_dword_masked(HWIO_VPE_MODE_CTL_ADDR, m)
#define HWIO_VPE_MODE_CTL_OUT(v)      \
        out_dword(HWIO_VPE_MODE_CTL_ADDR,v)
#define HWIO_VPE_MODE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_MODE_CTL_ADDR,m,v,HWIO_VPE_MODE_CTL_IN)
#define HWIO_VPE_MODE_CTL_VPE_SPARE1_MODE_BMSK                                                   0x800
#define HWIO_VPE_MODE_CTL_VPE_SPARE1_MODE_SHFT                                                     0xb
#define HWIO_VPE_MODE_CTL_VPE_SPARE0_MODE_BMSK                                                   0x400
#define HWIO_VPE_MODE_CTL_VPE_SPARE0_MODE_SHFT                                                     0xa
#define HWIO_VPE_MODE_CTL_VPE_PMEM_SLP_EN_BMSK                                                   0x200
#define HWIO_VPE_MODE_CTL_VPE_PMEM_SLP_EN_SHFT                                                     0x9
#define HWIO_VPE_MODE_CTL_VPE_LMEM_SLP_EN_BMSK                                                   0x100
#define HWIO_VPE_MODE_CTL_VPE_LMEM_SLP_EN_SHFT                                                     0x8
#define HWIO_VPE_MODE_CTL_VPE_RAM_GATE_MODE_BMSK                                                  0x80
#define HWIO_VPE_MODE_CTL_VPE_RAM_GATE_MODE_SHFT                                                   0x7
#define HWIO_VPE_MODE_CTL_VPE_LMEM_MODE_BMSK                                                      0x40
#define HWIO_VPE_MODE_CTL_VPE_LMEM_MODE_SHFT                                                       0x6
#define HWIO_VPE_MODE_CTL_VPE_MPBR_MODE_BMSK                                                      0x20
#define HWIO_VPE_MODE_CTL_VPE_MPBR_MODE_SHFT                                                       0x5
#define HWIO_VPE_MODE_CTL_VPE_IU_MODE_BMSK                                                        0x10
#define HWIO_VPE_MODE_CTL_VPE_IU_MODE_SHFT                                                         0x4
#define HWIO_VPE_MODE_CTL_VPE_VU3_MODE_BMSK                                                        0x8
#define HWIO_VPE_MODE_CTL_VPE_VU3_MODE_SHFT                                                        0x3
#define HWIO_VPE_MODE_CTL_VPE_VU2_MODE_BMSK                                                        0x4
#define HWIO_VPE_MODE_CTL_VPE_VU2_MODE_SHFT                                                        0x2
#define HWIO_VPE_MODE_CTL_VPE_VU1_MODE_BMSK                                                        0x2
#define HWIO_VPE_MODE_CTL_VPE_VU1_MODE_SHFT                                                        0x1
#define HWIO_VPE_MODE_CTL_VPE_VU0_MODE_BMSK                                                        0x1
#define HWIO_VPE_MODE_CTL_VPE_VU0_MODE_SHFT                                                        0x0

#define HWIO_VPE_PWR_SEQ_THRES_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00080014)
#define HWIO_VPE_PWR_SEQ_THRES_RMSK                                                           0x3fffff
#define HWIO_VPE_PWR_SEQ_THRES_IN          \
        in_dword_masked(HWIO_VPE_PWR_SEQ_THRES_ADDR, HWIO_VPE_PWR_SEQ_THRES_RMSK)
#define HWIO_VPE_PWR_SEQ_THRES_INM(m)      \
        in_dword_masked(HWIO_VPE_PWR_SEQ_THRES_ADDR, m)
#define HWIO_VPE_PWR_SEQ_THRES_OUT(v)      \
        out_dword(HWIO_VPE_PWR_SEQ_THRES_ADDR,v)
#define HWIO_VPE_PWR_SEQ_THRES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_PWR_SEQ_THRES_ADDR,m,v,HWIO_VPE_PWR_SEQ_THRES_IN)
#define HWIO_VPE_PWR_SEQ_THRES_VPE_PWR_SEQ_THRES_BMSK                                         0x3fffff
#define HWIO_VPE_PWR_SEQ_THRES_VPE_PWR_SEQ_THRES_SHFT                                              0x0

#define HWIO_VPE_PWR_GATING_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00080018)
#define HWIO_VPE_PWR_GATING_STATUS_RMSK                                                          0x3ff
#define HWIO_VPE_PWR_GATING_STATUS_IN          \
        in_dword_masked(HWIO_VPE_PWR_GATING_STATUS_ADDR, HWIO_VPE_PWR_GATING_STATUS_RMSK)
#define HWIO_VPE_PWR_GATING_STATUS_INM(m)      \
        in_dword_masked(HWIO_VPE_PWR_GATING_STATUS_ADDR, m)
#define HWIO_VPE_PWR_GATING_STATUS_VPE_PMEM_SLP_BMSK                                             0x200
#define HWIO_VPE_PWR_GATING_STATUS_VPE_PMEM_SLP_SHFT                                               0x9
#define HWIO_VPE_PWR_GATING_STATUS_VPE_LMEM_SLP_BMSK                                             0x100
#define HWIO_VPE_PWR_GATING_STATUS_VPE_LMEM_SLP_SHFT                                               0x8
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU3_PWR_ON_BMSK                                            0x80
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU3_PWR_ON_SHFT                                             0x7
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU2_PWR_ON_BMSK                                            0x40
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU2_PWR_ON_SHFT                                             0x6
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU1_PWR_ON_BMSK                                            0x20
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU1_PWR_ON_SHFT                                             0x5
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU0_PWR_ON_BMSK                                            0x10
#define HWIO_VPE_PWR_GATING_STATUS_VPE_VU0_PWR_ON_SHFT                                             0x4
#define HWIO_VPE_PWR_GATING_STATUS_VPE_3_IDLE_BMSK                                                 0x8
#define HWIO_VPE_PWR_GATING_STATUS_VPE_3_IDLE_SHFT                                                 0x3
#define HWIO_VPE_PWR_GATING_STATUS_VPE_2_IDLE_BMSK                                                 0x4
#define HWIO_VPE_PWR_GATING_STATUS_VPE_2_IDLE_SHFT                                                 0x2
#define HWIO_VPE_PWR_GATING_STATUS_VPE_1_IDLE_BMSK                                                 0x2
#define HWIO_VPE_PWR_GATING_STATUS_VPE_1_IDLE_SHFT                                                 0x1
#define HWIO_VPE_PWR_GATING_STATUS_VPE_0_IDLE_BMSK                                                 0x1
#define HWIO_VPE_PWR_GATING_STATUS_VPE_0_IDLE_SHFT                                                 0x0

#define HWIO_VPE_AHB_MPBR_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0008001c)
#define HWIO_VPE_AHB_MPBR_CTL_RMSK                                                                 0x7
#define HWIO_VPE_AHB_MPBR_CTL_IN          \
        in_dword_masked(HWIO_VPE_AHB_MPBR_CTL_ADDR, HWIO_VPE_AHB_MPBR_CTL_RMSK)
#define HWIO_VPE_AHB_MPBR_CTL_INM(m)      \
        in_dword_masked(HWIO_VPE_AHB_MPBR_CTL_ADDR, m)
#define HWIO_VPE_AHB_MPBR_CTL_OUT(v)      \
        out_dword(HWIO_VPE_AHB_MPBR_CTL_ADDR,v)
#define HWIO_VPE_AHB_MPBR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_AHB_MPBR_CTL_ADDR,m,v,HWIO_VPE_AHB_MPBR_CTL_IN)
#define HWIO_VPE_AHB_MPBR_CTL_VPE_AHB_MPBR_ADDR_BMSK                                               0x4
#define HWIO_VPE_AHB_MPBR_CTL_VPE_AHB_MPBR_ADDR_SHFT                                               0x2
#define HWIO_VPE_AHB_MPBR_CTL_VPE_AHB_MPBR_VPID_BMSK                                               0x3
#define HWIO_VPE_AHB_MPBR_CTL_VPE_AHB_MPBR_VPID_SHFT                                               0x0

#define HWIO_VPE_AHB_MPBR_WDATA_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00080020)
#define HWIO_VPE_AHB_MPBR_WDATA_RMSK                                                        0xffffffff
#define HWIO_VPE_AHB_MPBR_WDATA_OUT(v)      \
        out_dword(HWIO_VPE_AHB_MPBR_WDATA_ADDR,v)
#define HWIO_VPE_AHB_MPBR_WDATA_VPE_AHB_MPBR_WDATA_BMSK                                     0xffffffff
#define HWIO_VPE_AHB_MPBR_WDATA_VPE_AHB_MPBR_WDATA_SHFT                                            0x0

#define HWIO_VPE_AHB_MPBR_RDATA_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00080024)
#define HWIO_VPE_AHB_MPBR_RDATA_RMSK                                                        0xffffffff
#define HWIO_VPE_AHB_MPBR_RDATA_IN          \
        in_dword_masked(HWIO_VPE_AHB_MPBR_RDATA_ADDR, HWIO_VPE_AHB_MPBR_RDATA_RMSK)
#define HWIO_VPE_AHB_MPBR_RDATA_INM(m)      \
        in_dword_masked(HWIO_VPE_AHB_MPBR_RDATA_ADDR, m)
#define HWIO_VPE_AHB_MPBR_RDATA_VPE_AHB_MPBR_RDATA_BMSK                                     0xffffffff
#define HWIO_VPE_AHB_MPBR_RDATA_VPE_AHB_MPBR_RDATA_SHFT                                            0x0

#define HWIO_VPE_AHB_MPBR_CH_EN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00080028)
#define HWIO_VPE_AHB_MPBR_CH_EN_RMSK                                                               0xf
#define HWIO_VPE_AHB_MPBR_CH_EN_IN          \
        in_dword_masked(HWIO_VPE_AHB_MPBR_CH_EN_ADDR, HWIO_VPE_AHB_MPBR_CH_EN_RMSK)
#define HWIO_VPE_AHB_MPBR_CH_EN_INM(m)      \
        in_dword_masked(HWIO_VPE_AHB_MPBR_CH_EN_ADDR, m)
#define HWIO_VPE_AHB_MPBR_CH_EN_OUT(v)      \
        out_dword(HWIO_VPE_AHB_MPBR_CH_EN_ADDR,v)
#define HWIO_VPE_AHB_MPBR_CH_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_AHB_MPBR_CH_EN_ADDR,m,v,HWIO_VPE_AHB_MPBR_CH_EN_IN)
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH3_SEL_BMSK                                                  0x8
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH3_SEL_SHFT                                                  0x3
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH2_SEL_BMSK                                                  0x4
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH2_SEL_SHFT                                                  0x2
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH1_SEL_BMSK                                                  0x2
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH1_SEL_SHFT                                                  0x1
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH0_SEL_BMSK                                                  0x1
#define HWIO_VPE_AHB_MPBR_CH_EN_MPBR_CH0_SEL_SHFT                                                  0x0

#define HWIO_VPE_IU_IRQ_PEND_WDATA_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0008002c)
#define HWIO_VPE_IU_IRQ_PEND_WDATA_RMSK                                                     0xffffffff
#define HWIO_VPE_IU_IRQ_PEND_WDATA_OUT(v)      \
        out_dword(HWIO_VPE_IU_IRQ_PEND_WDATA_ADDR,v)
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP3_IRQ_PEND_BMSK                                        0xff000000
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP3_IRQ_PEND_SHFT                                              0x18
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP2_IRQ_PEND_BMSK                                          0xff0000
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP2_IRQ_PEND_SHFT                                              0x10
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP1_IRQ_PEND_BMSK                                            0xff00
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP1_IRQ_PEND_SHFT                                               0x8
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP0_IRQ_PEND_BMSK                                              0xff
#define HWIO_VPE_IU_IRQ_PEND_WDATA_VP0_IRQ_PEND_SHFT                                               0x0

#define HWIO_VPE_IU_IRQ_PEND_RDATA_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00080030)
#define HWIO_VPE_IU_IRQ_PEND_RDATA_RMSK                                                     0xffffffff
#define HWIO_VPE_IU_IRQ_PEND_RDATA_IN          \
        in_dword_masked(HWIO_VPE_IU_IRQ_PEND_RDATA_ADDR, HWIO_VPE_IU_IRQ_PEND_RDATA_RMSK)
#define HWIO_VPE_IU_IRQ_PEND_RDATA_INM(m)      \
        in_dword_masked(HWIO_VPE_IU_IRQ_PEND_RDATA_ADDR, m)
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP3_IRQ_PEND_BMSK                                        0xff000000
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP3_IRQ_PEND_SHFT                                              0x18
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP2_IRQ_PEND_BMSK                                          0xff0000
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP2_IRQ_PEND_SHFT                                              0x10
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP1_IRQ_PEND_BMSK                                            0xff00
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP1_IRQ_PEND_SHFT                                               0x8
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP0_IRQ_PEND_BMSK                                              0xff
#define HWIO_VPE_IU_IRQ_PEND_RDATA_VP0_IRQ_PEND_SHFT                                               0x0

#define HWIO_VPE_MVP_SCHEDULE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00080034)
#define HWIO_VPE_MVP_SCHEDULE_RMSK                                                          0xffffffff
#define HWIO_VPE_MVP_SCHEDULE_IN          \
        in_dword_masked(HWIO_VPE_MVP_SCHEDULE_ADDR, HWIO_VPE_MVP_SCHEDULE_RMSK)
#define HWIO_VPE_MVP_SCHEDULE_INM(m)      \
        in_dword_masked(HWIO_VPE_MVP_SCHEDULE_ADDR, m)
#define HWIO_VPE_MVP_SCHEDULE_OUT(v)      \
        out_dword(HWIO_VPE_MVP_SCHEDULE_ADDR,v)
#define HWIO_VPE_MVP_SCHEDULE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_MVP_SCHEDULE_ADDR,m,v,HWIO_VPE_MVP_SCHEDULE_IN)
#define HWIO_VPE_MVP_SCHEDULE_SLOT_0_ID_BMSK                                                0xc0000000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_0_ID_SHFT                                                      0x1e
#define HWIO_VPE_MVP_SCHEDULE_SLOT_1_ID_BMSK                                                0x30000000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_1_ID_SHFT                                                      0x1c
#define HWIO_VPE_MVP_SCHEDULE_SLOT_2_ID_BMSK                                                 0xc000000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_2_ID_SHFT                                                      0x1a
#define HWIO_VPE_MVP_SCHEDULE_SLOT_3_ID_BMSK                                                 0x3000000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_3_ID_SHFT                                                      0x18
#define HWIO_VPE_MVP_SCHEDULE_SLOT_4_ID_BMSK                                                  0xc00000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_4_ID_SHFT                                                      0x16
#define HWIO_VPE_MVP_SCHEDULE_SLOT_5_ID_BMSK                                                  0x300000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_5_ID_SHFT                                                      0x14
#define HWIO_VPE_MVP_SCHEDULE_SLOT_6_ID_BMSK                                                   0xc0000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_6_ID_SHFT                                                      0x12
#define HWIO_VPE_MVP_SCHEDULE_SLOT_7_ID_BMSK                                                   0x30000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_7_ID_SHFT                                                      0x10
#define HWIO_VPE_MVP_SCHEDULE_SLOT_8_ID_BMSK                                                    0xc000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_8_ID_SHFT                                                       0xe
#define HWIO_VPE_MVP_SCHEDULE_SLOT_9_ID_BMSK                                                    0x3000
#define HWIO_VPE_MVP_SCHEDULE_SLOT_9_ID_SHFT                                                       0xc
#define HWIO_VPE_MVP_SCHEDULE_SLOT_10_ID_BMSK                                                    0xc00
#define HWIO_VPE_MVP_SCHEDULE_SLOT_10_ID_SHFT                                                      0xa
#define HWIO_VPE_MVP_SCHEDULE_SLOT_11_ID_BMSK                                                    0x300
#define HWIO_VPE_MVP_SCHEDULE_SLOT_11_ID_SHFT                                                      0x8
#define HWIO_VPE_MVP_SCHEDULE_SLOT_12_ID_BMSK                                                     0xc0
#define HWIO_VPE_MVP_SCHEDULE_SLOT_12_ID_SHFT                                                      0x6
#define HWIO_VPE_MVP_SCHEDULE_SLOT_13_ID_BMSK                                                     0x30
#define HWIO_VPE_MVP_SCHEDULE_SLOT_13_ID_SHFT                                                      0x4
#define HWIO_VPE_MVP_SCHEDULE_SLOT_14_ID_BMSK                                                      0xc
#define HWIO_VPE_MVP_SCHEDULE_SLOT_14_ID_SHFT                                                      0x2
#define HWIO_VPE_MVP_SCHEDULE_SLOT_15_ID_BMSK                                                      0x3
#define HWIO_VPE_MVP_SCHEDULE_SLOT_15_ID_SHFT                                                      0x0

#define HWIO_VPE_DBG_EN_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00080040)
#define HWIO_VPE_DBG_EN_RMSK                                                                       0x1
#define HWIO_VPE_DBG_EN_IN          \
        in_dword_masked(HWIO_VPE_DBG_EN_ADDR, HWIO_VPE_DBG_EN_RMSK)
#define HWIO_VPE_DBG_EN_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_EN_ADDR, m)
#define HWIO_VPE_DBG_EN_OUT(v)      \
        out_dword(HWIO_VPE_DBG_EN_ADDR,v)
#define HWIO_VPE_DBG_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_DBG_EN_ADDR,m,v,HWIO_VPE_DBG_EN_IN)
#define HWIO_VPE_DBG_EN_DBG_EN_BMSK                                                                0x1
#define HWIO_VPE_DBG_EN_DBG_EN_SHFT                                                                0x0

#define HWIO_VPE_DBG_HWTRACE_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00080044)
#define HWIO_VPE_DBG_HWTRACE_CTL_RMSK                                                              0xf
#define HWIO_VPE_DBG_HWTRACE_CTL_IN          \
        in_dword_masked(HWIO_VPE_DBG_HWTRACE_CTL_ADDR, HWIO_VPE_DBG_HWTRACE_CTL_RMSK)
#define HWIO_VPE_DBG_HWTRACE_CTL_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_HWTRACE_CTL_ADDR, m)
#define HWIO_VPE_DBG_HWTRACE_CTL_OUT(v)      \
        out_dword(HWIO_VPE_DBG_HWTRACE_CTL_ADDR,v)
#define HWIO_VPE_DBG_HWTRACE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_DBG_HWTRACE_CTL_ADDR,m,v,HWIO_VPE_DBG_HWTRACE_CTL_IN)
#define HWIO_VPE_DBG_HWTRACE_CTL_VP3_HWTRACE_EN_BMSK                                               0x8
#define HWIO_VPE_DBG_HWTRACE_CTL_VP3_HWTRACE_EN_SHFT                                               0x3
#define HWIO_VPE_DBG_HWTRACE_CTL_VP2_HWTRACE_EN_BMSK                                               0x4
#define HWIO_VPE_DBG_HWTRACE_CTL_VP2_HWTRACE_EN_SHFT                                               0x2
#define HWIO_VPE_DBG_HWTRACE_CTL_VP1_HWTRACE_EN_BMSK                                               0x2
#define HWIO_VPE_DBG_HWTRACE_CTL_VP1_HWTRACE_EN_SHFT                                               0x1
#define HWIO_VPE_DBG_HWTRACE_CTL_VP0_HWTRACE_EN_BMSK                                               0x1
#define HWIO_VPE_DBG_HWTRACE_CTL_VP0_HWTRACE_EN_SHFT                                               0x0

#define HWIO_VPE_DBG_PCTRACE_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00080048)
#define HWIO_VPE_DBG_PCTRACE_CTL_RMSK                                                              0xf
#define HWIO_VPE_DBG_PCTRACE_CTL_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCTRACE_CTL_ADDR, HWIO_VPE_DBG_PCTRACE_CTL_RMSK)
#define HWIO_VPE_DBG_PCTRACE_CTL_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCTRACE_CTL_ADDR, m)
#define HWIO_VPE_DBG_PCTRACE_CTL_OUT(v)      \
        out_dword(HWIO_VPE_DBG_PCTRACE_CTL_ADDR,v)
#define HWIO_VPE_DBG_PCTRACE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_DBG_PCTRACE_CTL_ADDR,m,v,HWIO_VPE_DBG_PCTRACE_CTL_IN)
#define HWIO_VPE_DBG_PCTRACE_CTL_VP3_PCTRACE_EN_BMSK                                               0x8
#define HWIO_VPE_DBG_PCTRACE_CTL_VP3_PCTRACE_EN_SHFT                                               0x3
#define HWIO_VPE_DBG_PCTRACE_CTL_VP2_PCTRACE_EN_BMSK                                               0x4
#define HWIO_VPE_DBG_PCTRACE_CTL_VP2_PCTRACE_EN_SHFT                                               0x2
#define HWIO_VPE_DBG_PCTRACE_CTL_VP1_PCTRACE_EN_BMSK                                               0x2
#define HWIO_VPE_DBG_PCTRACE_CTL_VP1_PCTRACE_EN_SHFT                                               0x1
#define HWIO_VPE_DBG_PCTRACE_CTL_VP0_PCTRACE_EN_BMSK                                               0x1
#define HWIO_VPE_DBG_PCTRACE_CTL_VP0_PCTRACE_EN_SHFT                                               0x0

#define HWIO_VPE_DBG_PCBUF_STAT_VP0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0008004c)
#define HWIO_VPE_DBG_PCBUF_STAT_VP0_RMSK                                                           0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP0_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP0_ADDR, HWIO_VPE_DBG_PCBUF_STAT_VP0_RMSK)
#define HWIO_VPE_DBG_PCBUF_STAT_VP0_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP0_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_STAT_VP0_NUM_WORDS_BMSK                                                 0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP0_NUM_WORDS_SHFT                                                 0x0

#define HWIO_VPE_DBG_PCBUF_STAT_VP1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080050)
#define HWIO_VPE_DBG_PCBUF_STAT_VP1_RMSK                                                           0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP1_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP1_ADDR, HWIO_VPE_DBG_PCBUF_STAT_VP1_RMSK)
#define HWIO_VPE_DBG_PCBUF_STAT_VP1_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP1_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_STAT_VP1_NUM_WORDS_BMSK                                                 0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP1_NUM_WORDS_SHFT                                                 0x0

#define HWIO_VPE_DBG_PCBUF_STAT_VP2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080054)
#define HWIO_VPE_DBG_PCBUF_STAT_VP2_RMSK                                                           0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP2_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP2_ADDR, HWIO_VPE_DBG_PCBUF_STAT_VP2_RMSK)
#define HWIO_VPE_DBG_PCBUF_STAT_VP2_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP2_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_STAT_VP2_NUM_WORDS_BMSK                                                 0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP2_NUM_WORDS_SHFT                                                 0x0

#define HWIO_VPE_DBG_PCBUF_STAT_VP3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080058)
#define HWIO_VPE_DBG_PCBUF_STAT_VP3_RMSK                                                           0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP3_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP3_ADDR, HWIO_VPE_DBG_PCBUF_STAT_VP3_RMSK)
#define HWIO_VPE_DBG_PCBUF_STAT_VP3_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_STAT_VP3_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_STAT_VP3_NUM_WORDS_BMSK                                                 0x7
#define HWIO_VPE_DBG_PCBUF_STAT_VP3_NUM_WORDS_SHFT                                                 0x0

#define HWIO_VPE_DBG_PCBUF_DATA_VP0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080060)
#define HWIO_VPE_DBG_PCBUF_DATA_VP0_RMSK                                                    0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP0_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP0_ADDR, HWIO_VPE_DBG_PCBUF_DATA_VP0_RMSK)
#define HWIO_VPE_DBG_PCBUF_DATA_VP0_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP0_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_DATA_VP0_PCTRACE_DATA_BMSK                                       0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP0_PCTRACE_DATA_SHFT                                              0x0

#define HWIO_VPE_DBG_PCBUF_DATA_VP1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080064)
#define HWIO_VPE_DBG_PCBUF_DATA_VP1_RMSK                                                    0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP1_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP1_ADDR, HWIO_VPE_DBG_PCBUF_DATA_VP1_RMSK)
#define HWIO_VPE_DBG_PCBUF_DATA_VP1_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP1_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_DATA_VP1_PCTRACE_DATA_BMSK                                       0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP1_PCTRACE_DATA_SHFT                                              0x0

#define HWIO_VPE_DBG_PCBUF_DATA_VP2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00080068)
#define HWIO_VPE_DBG_PCBUF_DATA_VP2_RMSK                                                    0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP2_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP2_ADDR, HWIO_VPE_DBG_PCBUF_DATA_VP2_RMSK)
#define HWIO_VPE_DBG_PCBUF_DATA_VP2_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP2_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_DATA_VP2_PCTRACE_DATA_BMSK                                       0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP2_PCTRACE_DATA_SHFT                                              0x0

#define HWIO_VPE_DBG_PCBUF_DATA_VP3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0008006c)
#define HWIO_VPE_DBG_PCBUF_DATA_VP3_RMSK                                                    0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP3_IN          \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP3_ADDR, HWIO_VPE_DBG_PCBUF_DATA_VP3_RMSK)
#define HWIO_VPE_DBG_PCBUF_DATA_VP3_INM(m)      \
        in_dword_masked(HWIO_VPE_DBG_PCBUF_DATA_VP3_ADDR, m)
#define HWIO_VPE_DBG_PCBUF_DATA_VP3_PCTRACE_DATA_BMSK                                       0xffffffff
#define HWIO_VPE_DBG_PCBUF_DATA_VP3_PCTRACE_DATA_SHFT                                              0x0

#define HWIO_VPE_DMEM_START_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00081000)
#define HWIO_VPE_DMEM_START_RMSK                                                            0xffffffff
#define HWIO_VPE_DMEM_START_IN          \
        in_dword_masked(HWIO_VPE_DMEM_START_ADDR, HWIO_VPE_DMEM_START_RMSK)
#define HWIO_VPE_DMEM_START_INM(m)      \
        in_dword_masked(HWIO_VPE_DMEM_START_ADDR, m)
#define HWIO_VPE_DMEM_START_OUT(v)      \
        out_dword(HWIO_VPE_DMEM_START_ADDR,v)
#define HWIO_VPE_DMEM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_DMEM_START_ADDR,m,v,HWIO_VPE_DMEM_START_IN)
#define HWIO_VPE_DMEM_START_DATA_BMSK                                                       0xffffffff
#define HWIO_VPE_DMEM_START_DATA_SHFT                                                              0x0

#define HWIO_VPE_DMEM_END_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00086ffc)
#define HWIO_VPE_DMEM_END_RMSK                                                              0xffffffff
#define HWIO_VPE_DMEM_END_IN          \
        in_dword_masked(HWIO_VPE_DMEM_END_ADDR, HWIO_VPE_DMEM_END_RMSK)
#define HWIO_VPE_DMEM_END_INM(m)      \
        in_dword_masked(HWIO_VPE_DMEM_END_ADDR, m)
#define HWIO_VPE_DMEM_END_OUT(v)      \
        out_dword(HWIO_VPE_DMEM_END_ADDR,v)
#define HWIO_VPE_DMEM_END_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_DMEM_END_ADDR,m,v,HWIO_VPE_DMEM_END_IN)
#define HWIO_VPE_DMEM_END_DATA_BMSK                                                         0xffffffff
#define HWIO_VPE_DMEM_END_DATA_SHFT                                                                0x0

#define HWIO_VPE_PMEM_START_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00087000)
#define HWIO_VPE_PMEM_START_RMSK                                                            0xffffffff
#define HWIO_VPE_PMEM_START_IN          \
        in_dword_masked(HWIO_VPE_PMEM_START_ADDR, HWIO_VPE_PMEM_START_RMSK)
#define HWIO_VPE_PMEM_START_INM(m)      \
        in_dword_masked(HWIO_VPE_PMEM_START_ADDR, m)
#define HWIO_VPE_PMEM_START_OUT(v)      \
        out_dword(HWIO_VPE_PMEM_START_ADDR,v)
#define HWIO_VPE_PMEM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_PMEM_START_ADDR,m,v,HWIO_VPE_PMEM_START_IN)
#define HWIO_VPE_PMEM_START_DATA_BMSK                                                       0xffffffff
#define HWIO_VPE_PMEM_START_DATA_SHFT                                                              0x0

#define HWIO_VPE_PMEM_END_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x000aaffc)
#define HWIO_VPE_PMEM_END_RMSK                                                              0xffffffff
#define HWIO_VPE_PMEM_END_IN          \
        in_dword_masked(HWIO_VPE_PMEM_END_ADDR, HWIO_VPE_PMEM_END_RMSK)
#define HWIO_VPE_PMEM_END_INM(m)      \
        in_dword_masked(HWIO_VPE_PMEM_END_ADDR, m)
#define HWIO_VPE_PMEM_END_OUT(v)      \
        out_dword(HWIO_VPE_PMEM_END_ADDR,v)
#define HWIO_VPE_PMEM_END_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VPE_PMEM_END_ADDR,m,v,HWIO_VPE_PMEM_END_IN)
#define HWIO_VPE_PMEM_END_DATA_BMSK                                                         0xffffffff
#define HWIO_VPE_PMEM_END_DATA_SHFT                                                                0x0

#define HWIO_TX_ENABLE_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00070000)
#define HWIO_TX_ENABLE_RMSK                                                                       0x21
#define HWIO_TX_ENABLE_IN          \
        in_dword_masked(HWIO_TX_ENABLE_ADDR, HWIO_TX_ENABLE_RMSK)
#define HWIO_TX_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TX_ENABLE_ADDR, m)
#define HWIO_TX_ENABLE_OUT(v)      \
        out_dword(HWIO_TX_ENABLE_ADDR,v)
#define HWIO_TX_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_ENABLE_ADDR,m,v,HWIO_TX_ENABLE_IN)
#define HWIO_TX_ENABLE_DAC0_GSM_SDM_EN_BMSK                                                       0x20
#define HWIO_TX_ENABLE_DAC0_GSM_SDM_EN_SHFT                                                        0x5
#define HWIO_TX_ENABLE_ENABLE_BMSK                                                                 0x1
#define HWIO_TX_ENABLE_ENABLE_SHFT                                                                 0x0

#define HWIO_TX_MODE_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x00070004)
#define HWIO_TX_MODE_RMSK                                                                        0xbff
#define HWIO_TX_MODE_IN          \
        in_dword_masked(HWIO_TX_MODE_ADDR, HWIO_TX_MODE_RMSK)
#define HWIO_TX_MODE_INM(m)      \
        in_dword_masked(HWIO_TX_MODE_ADDR, m)
#define HWIO_TX_MODE_OUT(v)      \
        out_dword(HWIO_TX_MODE_ADDR,v)
#define HWIO_TX_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MODE_ADDR,m,v,HWIO_TX_MODE_IN)
#define HWIO_TX_MODE_UMTS_TX_EN_C1_BMSK                                                          0x800
#define HWIO_TX_MODE_UMTS_TX_EN_C1_SHFT                                                            0xb
#define HWIO_TX_MODE_TXR1_EN_BMSK                                                                0x200
#define HWIO_TX_MODE_TXR1_EN_SHFT                                                                  0x9
#define HWIO_TX_MODE_TXR0_EN_BMSK                                                                0x100
#define HWIO_TX_MODE_TXR0_EN_SHFT                                                                  0x8
#define HWIO_TX_MODE_TXC1_EN_BMSK                                                                 0x80
#define HWIO_TX_MODE_TXC1_EN_SHFT                                                                  0x7
#define HWIO_TX_MODE_TXC0_EN_BMSK                                                                 0x40
#define HWIO_TX_MODE_TXC0_EN_SHFT                                                                  0x6
#define HWIO_TX_MODE_OFDMA_TX_EN_BMSK                                                             0x20
#define HWIO_TX_MODE_OFDMA_TX_EN_SHFT                                                              0x5
#define HWIO_TX_MODE_UMTS_TX_EN_BMSK                                                              0x10
#define HWIO_TX_MODE_UMTS_TX_EN_SHFT                                                               0x4
#define HWIO_TX_MODE_CDMA_TX_EN_BMSK                                                               0x8
#define HWIO_TX_MODE_CDMA_TX_EN_SHFT                                                               0x3
#define HWIO_TX_MODE_TX_MEM_EN_BMSK                                                                0x4
#define HWIO_TX_MODE_TX_MEM_EN_SHFT                                                                0x2
#define HWIO_TX_MODE_SYS_MODE_BMSK                                                                 0x3
#define HWIO_TX_MODE_SYS_MODE_SHFT                                                                 0x0

#define HWIO_TX_DAC_OUTPUT_SEL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00070008)
#define HWIO_TX_DAC_OUTPUT_SEL_RMSK                                                                0x7
#define HWIO_TX_DAC_OUTPUT_SEL_IN          \
        in_dword_masked(HWIO_TX_DAC_OUTPUT_SEL_ADDR, HWIO_TX_DAC_OUTPUT_SEL_RMSK)
#define HWIO_TX_DAC_OUTPUT_SEL_INM(m)      \
        in_dword_masked(HWIO_TX_DAC_OUTPUT_SEL_ADDR, m)
#define HWIO_TX_DAC_OUTPUT_SEL_OUT(v)      \
        out_dword(HWIO_TX_DAC_OUTPUT_SEL_ADDR,v)
#define HWIO_TX_DAC_OUTPUT_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_DAC_OUTPUT_SEL_ADDR,m,v,HWIO_TX_DAC_OUTPUT_SEL_IN)
#define HWIO_TX_DAC_OUTPUT_SEL_SWP_BMSK                                                            0x4
#define HWIO_TX_DAC_OUTPUT_SEL_SWP_SHFT                                                            0x2
#define HWIO_TX_DAC_OUTPUT_SEL_TX1_BMSK                                                            0x2
#define HWIO_TX_DAC_OUTPUT_SEL_TX1_SHFT                                                            0x1
#define HWIO_TX_DAC_OUTPUT_SEL_TX0_BMSK                                                            0x1
#define HWIO_TX_DAC_OUTPUT_SEL_TX0_SHFT                                                            0x0

#define HWIO_TX_MEM_ACCESS_CFG_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00070010)
#define HWIO_TX_MEM_ACCESS_CFG_RMSK                                                                0x1
#define HWIO_TX_MEM_ACCESS_CFG_IN          \
        in_dword_masked(HWIO_TX_MEM_ACCESS_CFG_ADDR, HWIO_TX_MEM_ACCESS_CFG_RMSK)
#define HWIO_TX_MEM_ACCESS_CFG_INM(m)      \
        in_dword_masked(HWIO_TX_MEM_ACCESS_CFG_ADDR, m)
#define HWIO_TX_MEM_ACCESS_CFG_OUT(v)      \
        out_dword(HWIO_TX_MEM_ACCESS_CFG_ADDR,v)
#define HWIO_TX_MEM_ACCESS_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEM_ACCESS_CFG_ADDR,m,v,HWIO_TX_MEM_ACCESS_CFG_IN)
#define HWIO_TX_MEM_ACCESS_CFG_AHB_ENDIAN_BMSK                                                     0x1
#define HWIO_TX_MEM_ACCESS_CFG_AHB_ENDIAN_SHFT                                                     0x0

#define HWIO_TXR_CTRL_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x00070014)
#define HWIO_TXR_CTRL_RMSK                                                                         0x3
#define HWIO_TXR_CTRL_IN          \
        in_dword_masked(HWIO_TXR_CTRL_ADDR, HWIO_TXR_CTRL_RMSK)
#define HWIO_TXR_CTRL_INM(m)      \
        in_dword_masked(HWIO_TXR_CTRL_ADDR, m)
#define HWIO_TXR_CTRL_OUT(v)      \
        out_dword(HWIO_TXR_CTRL_ADDR,v)
#define HWIO_TXR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_CTRL_ADDR,m,v,HWIO_TXR_CTRL_IN)
#define HWIO_TXR_CTRL_TXR1_INPUT_SEL_BMSK                                                          0x2
#define HWIO_TXR_CTRL_TXR1_INPUT_SEL_SHFT                                                          0x1
#define HWIO_TXR_CTRL_TXR0_INPUT_SEL_BMSK                                                          0x1
#define HWIO_TXR_CTRL_TXR0_INPUT_SEL_SHFT                                                          0x0

#define HWIO_TX_MEM_PAGE_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00070018)
#define HWIO_TX_MEM_PAGE_RMSK                                                                     0xff
#define HWIO_TX_MEM_PAGE_IN          \
        in_dword_masked(HWIO_TX_MEM_PAGE_ADDR, HWIO_TX_MEM_PAGE_RMSK)
#define HWIO_TX_MEM_PAGE_INM(m)      \
        in_dword_masked(HWIO_TX_MEM_PAGE_ADDR, m)
#define HWIO_TX_MEM_PAGE_OUT(v)      \
        out_dword(HWIO_TX_MEM_PAGE_ADDR,v)
#define HWIO_TX_MEM_PAGE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEM_PAGE_ADDR,m,v,HWIO_TX_MEM_PAGE_IN)
#define HWIO_TX_MEM_PAGE_PAGE_SEL_BMSK                                                            0xff
#define HWIO_TX_MEM_PAGE_PAGE_SEL_SHFT                                                             0x0

#define HWIO_TX_MEMPOOL_WR_INTF_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007001c)
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_RMSK                                                          0x1f
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_IN          \
        in_dword_masked(HWIO_TX_MEMPOOL_WR_INTF_CTL_ADDR, HWIO_TX_MEMPOOL_WR_INTF_CTL_RMSK)
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_MEMPOOL_WR_INTF_CTL_ADDR, m)
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_OUT(v)      \
        out_dword(HWIO_TX_MEMPOOL_WR_INTF_CTL_ADDR,v)
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEMPOOL_WR_INTF_CTL_ADDR,m,v,HWIO_TX_MEMPOOL_WR_INTF_CTL_IN)
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_INPUT_SEL_BMSK                                                0x1e
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_INPUT_SEL_SHFT                                                 0x1
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_WR_EN_BMSK                                                     0x1
#define HWIO_TX_MEMPOOL_WR_INTF_CTL_WR_EN_SHFT                                                     0x0

#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00070020)
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_RMSK                                                  0xffffffff
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_IN          \
        in_dword_masked(HWIO_TX_MEMPOOL_WR_INTF_EVENT_ADDR, HWIO_TX_MEMPOOL_WR_INTF_EVENT_RMSK)
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_INM(m)      \
        in_dword_masked(HWIO_TX_MEMPOOL_WR_INTF_EVENT_ADDR, m)
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_OUT(v)      \
        out_dword(HWIO_TX_MEMPOOL_WR_INTF_EVENT_ADDR,v)
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEMPOOL_WR_INTF_EVENT_ADDR,m,v,HWIO_TX_MEMPOOL_WR_INTF_EVENT_IN)
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_COMP_CNT_LIMIT_BMSK                                   0xffff0000
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_COMP_CNT_LIMIT_SHFT                                         0x10
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_COMP_CNT_VAL_BMSK                                         0xffff
#define HWIO_TX_MEMPOOL_WR_INTF_EVENT_COMP_CNT_VAL_SHFT                                            0x0

#define HWIO_TX_MEMPOOL_RD_INTF_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00070024)
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_RMSK                                                          0x1f
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_IN          \
        in_dword_masked(HWIO_TX_MEMPOOL_RD_INTF_CTL_ADDR, HWIO_TX_MEMPOOL_RD_INTF_CTL_RMSK)
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_MEMPOOL_RD_INTF_CTL_ADDR, m)
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_OUT(v)      \
        out_dword(HWIO_TX_MEMPOOL_RD_INTF_CTL_ADDR,v)
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEMPOOL_RD_INTF_CTL_ADDR,m,v,HWIO_TX_MEMPOOL_RD_INTF_CTL_IN)
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_OUTPUT_SEL_BMSK                                               0x1e
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_OUTPUT_SEL_SHFT                                                0x1
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_RD_EN_BMSK                                                     0x1
#define HWIO_TX_MEMPOOL_RD_INTF_CTL_RD_EN_SHFT                                                     0x0

#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00070028)
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_RMSK                                                  0xffffffff
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_IN          \
        in_dword_masked(HWIO_TX_MEMPOOL_RD_INTF_EVENT_ADDR, HWIO_TX_MEMPOOL_RD_INTF_EVENT_RMSK)
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_INM(m)      \
        in_dword_masked(HWIO_TX_MEMPOOL_RD_INTF_EVENT_ADDR, m)
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_OUT(v)      \
        out_dword(HWIO_TX_MEMPOOL_RD_INTF_EVENT_ADDR,v)
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEMPOOL_RD_INTF_EVENT_ADDR,m,v,HWIO_TX_MEMPOOL_RD_INTF_EVENT_IN)
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_COMP_CNT_LIMIT_BMSK                                   0xffff0000
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_COMP_CNT_LIMIT_SHFT                                         0x10
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_COMP_CNT_VAL_BMSK                                         0xffff
#define HWIO_TX_MEMPOOL_RD_INTF_EVENT_COMP_CNT_VAL_SHFT                                            0x0

#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_ADDR(c)                                                (MODEM_TOP_REG_BASE      + 0x0007002c + 0x4 * (c))
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_RMSK                                                         0xff
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_MAXc                                                            1
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_INI(c)        \
        in_dword_masked(HWIO_TX_STMR_TRIG_FRAC_CNT_c_ADDR(c), HWIO_TX_STMR_TRIG_FRAC_CNT_c_RMSK)
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_STMR_TRIG_FRAC_CNT_c_ADDR(c), mask)
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_OUTI(c,val)    \
        out_dword(HWIO_TX_STMR_TRIG_FRAC_CNT_c_ADDR(c),val)
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_STMR_TRIG_FRAC_CNT_c_ADDR(c),mask,val,HWIO_TX_STMR_TRIG_FRAC_CNT_c_INI(c))
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_CNT_BMSK                                                     0xff
#define HWIO_TX_STMR_TRIG_FRAC_CNT_c_CNT_SHFT                                                      0x0

#define HWIO_TX_FRAME_STB_FRAC_CNT_c_ADDR(c)                                                (MODEM_TOP_REG_BASE      + 0x00070034 + 0x4 * (c))
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_RMSK                                                         0xff
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_MAXc                                                            1
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_INI(c)        \
        in_dword_masked(HWIO_TX_FRAME_STB_FRAC_CNT_c_ADDR(c), HWIO_TX_FRAME_STB_FRAC_CNT_c_RMSK)
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_FRAME_STB_FRAC_CNT_c_ADDR(c), mask)
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_CNT_BMSK                                                     0xff
#define HWIO_TX_FRAME_STB_FRAC_CNT_c_CNT_SHFT                                                      0x0

#define HWIO_TX_MISR_CTRL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0007003c)
#define HWIO_TX_MISR_CTRL_RMSK                                                                    0x3f
#define HWIO_TX_MISR_CTRL_IN          \
        in_dword_masked(HWIO_TX_MISR_CTRL_ADDR, HWIO_TX_MISR_CTRL_RMSK)
#define HWIO_TX_MISR_CTRL_INM(m)      \
        in_dword_masked(HWIO_TX_MISR_CTRL_ADDR, m)
#define HWIO_TX_MISR_CTRL_OUT(v)      \
        out_dword(HWIO_TX_MISR_CTRL_ADDR,v)
#define HWIO_TX_MISR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MISR_CTRL_ADDR,m,v,HWIO_TX_MISR_CTRL_IN)
#define HWIO_TX_MISR_CTRL_CAP_STB_SEL_BMSK                                                        0x3c
#define HWIO_TX_MISR_CTRL_CAP_STB_SEL_SHFT                                                         0x2
#define HWIO_TX_MISR_CTRL_DATA_SEL_BMSK                                                            0x2
#define HWIO_TX_MISR_CTRL_DATA_SEL_SHFT                                                            0x1
#define HWIO_TX_MISR_CTRL_ENABLE_BMSK                                                              0x1
#define HWIO_TX_MISR_CTRL_ENABLE_SHFT                                                              0x0

#define HWIO_TX_MISR_RD_DATA_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00070040)
#define HWIO_TX_MISR_RD_DATA_RMSK                                                           0xffffffff
#define HWIO_TX_MISR_RD_DATA_IN          \
        in_dword_masked(HWIO_TX_MISR_RD_DATA_ADDR, HWIO_TX_MISR_RD_DATA_RMSK)
#define HWIO_TX_MISR_RD_DATA_INM(m)      \
        in_dword_masked(HWIO_TX_MISR_RD_DATA_ADDR, m)
#define HWIO_TX_MISR_RD_DATA_VALUE_BMSK                                                     0xffffffff
#define HWIO_TX_MISR_RD_DATA_VALUE_SHFT                                                            0x0

#define HWIO_TX_MISR_CAP_CMD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00070044)
#define HWIO_TX_MISR_CAP_CMD_RMSK                                                                  0x1
#define HWIO_TX_MISR_CAP_CMD_OUT(v)      \
        out_dword(HWIO_TX_MISR_CAP_CMD_ADDR,v)
#define HWIO_TX_MISR_CAP_CMD_CAPTURE_BMSK                                                          0x1
#define HWIO_TX_MISR_CAP_CMD_CAPTURE_SHFT                                                          0x0

#define HWIO_TX_TDS_CTRL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00070048)
#define HWIO_TX_TDS_CTRL_RMSK                                                                      0x1
#define HWIO_TX_TDS_CTRL_IN          \
        in_dword_masked(HWIO_TX_TDS_CTRL_ADDR, HWIO_TX_TDS_CTRL_RMSK)
#define HWIO_TX_TDS_CTRL_INM(m)      \
        in_dword_masked(HWIO_TX_TDS_CTRL_ADDR, m)
#define HWIO_TX_TDS_CTRL_OUT(v)      \
        out_dword(HWIO_TX_TDS_CTRL_ADDR,v)
#define HWIO_TX_TDS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TDS_CTRL_ADDR,m,v,HWIO_TX_TDS_CTRL_IN)
#define HWIO_TX_TDS_CTRL_ENABLE_BMSK                                                               0x1
#define HWIO_TX_TDS_CTRL_ENABLE_SHFT                                                               0x0

#define HWIO_TX_TECH_MUX_CTRL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007004c)
#define HWIO_TX_TECH_MUX_CTRL_RMSK                                                                 0x7
#define HWIO_TX_TECH_MUX_CTRL_IN          \
        in_dword_masked(HWIO_TX_TECH_MUX_CTRL_ADDR, HWIO_TX_TECH_MUX_CTRL_RMSK)
#define HWIO_TX_TECH_MUX_CTRL_INM(m)      \
        in_dword_masked(HWIO_TX_TECH_MUX_CTRL_ADDR, m)
#define HWIO_TX_TECH_MUX_CTRL_OUT(v)      \
        out_dword(HWIO_TX_TECH_MUX_CTRL_ADDR,v)
#define HWIO_TX_TECH_MUX_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TECH_MUX_CTRL_ADDR,m,v,HWIO_TX_TECH_MUX_CTRL_IN)
#define HWIO_TX_TECH_MUX_CTRL_TDS_TXC_BMSK                                                         0x4
#define HWIO_TX_TECH_MUX_CTRL_TDS_TXC_SHFT                                                         0x2
#define HWIO_TX_TECH_MUX_CTRL_LTE_TXC_BMSK                                                         0x2
#define HWIO_TX_TECH_MUX_CTRL_LTE_TXC_SHFT                                                         0x1
#define HWIO_TX_TECH_MUX_CTRL_UMTS_TXC_BMSK                                                        0x1
#define HWIO_TX_TECH_MUX_CTRL_UMTS_TXC_SHFT                                                        0x0

#define HWIO_HARQ_DONE_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00070050)
#define HWIO_HARQ_DONE_STATUS_RMSK                                                                 0xf
#define HWIO_HARQ_DONE_STATUS_IN          \
        in_dword_masked(HWIO_HARQ_DONE_STATUS_ADDR, HWIO_HARQ_DONE_STATUS_RMSK)
#define HWIO_HARQ_DONE_STATUS_INM(m)      \
        in_dword_masked(HWIO_HARQ_DONE_STATUS_ADDR, m)
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK1_C1_BMSK                                              0x8
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK1_C1_SHFT                                              0x3
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK1_C0_BMSK                                              0x4
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK1_C0_SHFT                                              0x2
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK0_C1_BMSK                                              0x2
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK0_C1_SHFT                                              0x1
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK0_C0_BMSK                                              0x1
#define HWIO_HARQ_DONE_STATUS_HARQ_DONE_BANK0_C0_SHFT                                              0x0

#define HWIO_TX_MODE_c_ADDR(c)                                                              (MODEM_TOP_REG_BASE      + 0x00070054 + 0x4 * (c))
#define HWIO_TX_MODE_c_RMSK                                                                        0xf
#define HWIO_TX_MODE_c_MAXc                                                                          1
#define HWIO_TX_MODE_c_INI(c)        \
        in_dword_masked(HWIO_TX_MODE_c_ADDR(c), HWIO_TX_MODE_c_RMSK)
#define HWIO_TX_MODE_c_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_MODE_c_ADDR(c), mask)
#define HWIO_TX_MODE_c_OUTI(c,val)    \
        out_dword(HWIO_TX_MODE_c_ADDR(c),val)
#define HWIO_TX_MODE_c_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_MODE_c_ADDR(c),mask,val,HWIO_TX_MODE_c_INI(c))
#define HWIO_TX_MODE_c_TX_DAC_OUTPUT_SEL_BMSK                                                      0x8
#define HWIO_TX_MODE_c_TX_DAC_OUTPUT_SEL_SHFT                                                      0x3
#define HWIO_TX_MODE_c_TXR_INPUT_SEL_BMSK                                                          0x4
#define HWIO_TX_MODE_c_TXR_INPUT_SEL_SHFT                                                          0x2
#define HWIO_TX_MODE_c_TXR_EN_BMSK                                                                 0x2
#define HWIO_TX_MODE_c_TXR_EN_SHFT                                                                 0x1
#define HWIO_TX_MODE_c_TXC_EN_BMSK                                                                 0x1
#define HWIO_TX_MODE_c_TXC_EN_SHFT                                                                 0x0

#define HWIO_TX_MODE_COMMON_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007005c)
#define HWIO_TX_MODE_COMMON_RMSK                                                                   0xf
#define HWIO_TX_MODE_COMMON_IN          \
        in_dword_masked(HWIO_TX_MODE_COMMON_ADDR, HWIO_TX_MODE_COMMON_RMSK)
#define HWIO_TX_MODE_COMMON_INM(m)      \
        in_dword_masked(HWIO_TX_MODE_COMMON_ADDR, m)
#define HWIO_TX_MODE_COMMON_OUT(v)      \
        out_dword(HWIO_TX_MODE_COMMON_ADDR,v)
#define HWIO_TX_MODE_COMMON_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MODE_COMMON_ADDR,m,v,HWIO_TX_MODE_COMMON_IN)
#define HWIO_TX_MODE_COMMON_SWP_DAC_OUTPUT_SEL_BMSK                                                0x8
#define HWIO_TX_MODE_COMMON_SWP_DAC_OUTPUT_SEL_SHFT                                                0x3
#define HWIO_TX_MODE_COMMON_TX_MEM_EN_BMSK                                                         0x4
#define HWIO_TX_MODE_COMMON_TX_MEM_EN_SHFT                                                         0x2
#define HWIO_TX_MODE_COMMON_SYS_MODE_BMSK                                                          0x3
#define HWIO_TX_MODE_COMMON_SYS_MODE_SHFT                                                          0x0

#define HWIO_TX_MODE_OFDMA_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00070060)
#define HWIO_TX_MODE_OFDMA_RMSK                                                                    0x1
#define HWIO_TX_MODE_OFDMA_IN          \
        in_dword_masked(HWIO_TX_MODE_OFDMA_ADDR, HWIO_TX_MODE_OFDMA_RMSK)
#define HWIO_TX_MODE_OFDMA_INM(m)      \
        in_dword_masked(HWIO_TX_MODE_OFDMA_ADDR, m)
#define HWIO_TX_MODE_OFDMA_OUT(v)      \
        out_dword(HWIO_TX_MODE_OFDMA_ADDR,v)
#define HWIO_TX_MODE_OFDMA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MODE_OFDMA_ADDR,m,v,HWIO_TX_MODE_OFDMA_IN)
#define HWIO_TX_MODE_OFDMA_OFDMA_TX_EN_BMSK                                                        0x1
#define HWIO_TX_MODE_OFDMA_OFDMA_TX_EN_SHFT                                                        0x0

#define HWIO_TX_MODE_CDMA_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00070064)
#define HWIO_TX_MODE_CDMA_RMSK                                                                     0x1
#define HWIO_TX_MODE_CDMA_IN          \
        in_dword_masked(HWIO_TX_MODE_CDMA_ADDR, HWIO_TX_MODE_CDMA_RMSK)
#define HWIO_TX_MODE_CDMA_INM(m)      \
        in_dword_masked(HWIO_TX_MODE_CDMA_ADDR, m)
#define HWIO_TX_MODE_CDMA_OUT(v)      \
        out_dword(HWIO_TX_MODE_CDMA_ADDR,v)
#define HWIO_TX_MODE_CDMA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MODE_CDMA_ADDR,m,v,HWIO_TX_MODE_CDMA_IN)
#define HWIO_TX_MODE_CDMA_CDMA_TX_EN_BMSK                                                          0x1
#define HWIO_TX_MODE_CDMA_CDMA_TX_EN_SHFT                                                          0x0

#define HWIO_TX_MODE_UMTS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00070068)
#define HWIO_TX_MODE_UMTS_RMSK                                                                     0x3
#define HWIO_TX_MODE_UMTS_IN          \
        in_dword_masked(HWIO_TX_MODE_UMTS_ADDR, HWIO_TX_MODE_UMTS_RMSK)
#define HWIO_TX_MODE_UMTS_INM(m)      \
        in_dword_masked(HWIO_TX_MODE_UMTS_ADDR, m)
#define HWIO_TX_MODE_UMTS_OUT(v)      \
        out_dword(HWIO_TX_MODE_UMTS_ADDR,v)
#define HWIO_TX_MODE_UMTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MODE_UMTS_ADDR,m,v,HWIO_TX_MODE_UMTS_IN)
#define HWIO_TX_MODE_UMTS_UMTS_TX_EN_C1_BMSK                                                       0x2
#define HWIO_TX_MODE_UMTS_UMTS_TX_EN_C1_SHFT                                                       0x1
#define HWIO_TX_MODE_UMTS_UMTS_TX_EN_BMSK                                                          0x1
#define HWIO_TX_MODE_UMTS_UMTS_TX_EN_SHFT                                                          0x0

#define HWIO_TX_ENABLE_GSM_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0007006c)
#define HWIO_TX_ENABLE_GSM_RMSK                                                                    0x1
#define HWIO_TX_ENABLE_GSM_IN          \
        in_dword_masked(HWIO_TX_ENABLE_GSM_ADDR, HWIO_TX_ENABLE_GSM_RMSK)
#define HWIO_TX_ENABLE_GSM_INM(m)      \
        in_dword_masked(HWIO_TX_ENABLE_GSM_ADDR, m)
#define HWIO_TX_ENABLE_GSM_OUT(v)      \
        out_dword(HWIO_TX_ENABLE_GSM_ADDR,v)
#define HWIO_TX_ENABLE_GSM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_ENABLE_GSM_ADDR,m,v,HWIO_TX_ENABLE_GSM_IN)
#define HWIO_TX_ENABLE_GSM_DAC0_GSM_SDM_EN_BMSK                                                    0x1
#define HWIO_TX_ENABLE_GSM_DAC0_GSM_SDM_EN_SHFT                                                    0x0

#define HWIO_TXC_MEM_TEST_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00070070)
#define HWIO_TXC_MEM_TEST_RMSK                                                                  0x3fff
#define HWIO_TXC_MEM_TEST_IN          \
        in_dword_masked(HWIO_TXC_MEM_TEST_ADDR, HWIO_TXC_MEM_TEST_RMSK)
#define HWIO_TXC_MEM_TEST_INM(m)      \
        in_dword_masked(HWIO_TXC_MEM_TEST_ADDR, m)
#define HWIO_TXC_MEM_TEST_OUT(v)      \
        out_dword(HWIO_TXC_MEM_TEST_ADDR,v)
#define HWIO_TXC_MEM_TEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_MEM_TEST_ADDR,m,v,HWIO_TXC_MEM_TEST_IN)
#define HWIO_TXC_MEM_TEST_MODE_BMSK                                                             0x3000
#define HWIO_TXC_MEM_TEST_MODE_SHFT                                                                0xc
#define HWIO_TXC_MEM_TEST_WRAPADDR_BMSK                                                          0xfff
#define HWIO_TXC_MEM_TEST_WRAPADDR_SHFT                                                            0x0

#define HWIO_MOD_MODE_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x00071000)
#define HWIO_MOD_MODE_RMSK                                                                         0xf
#define HWIO_MOD_MODE_IN          \
        in_dword_masked(HWIO_MOD_MODE_ADDR, HWIO_MOD_MODE_RMSK)
#define HWIO_MOD_MODE_INM(m)      \
        in_dword_masked(HWIO_MOD_MODE_ADDR, m)
#define HWIO_MOD_MODE_OUT(v)      \
        out_dword(HWIO_MOD_MODE_ADDR,v)
#define HWIO_MOD_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_MODE_ADDR,m,v,HWIO_MOD_MODE_IN)
#define HWIO_MOD_MODE_SDO_MODE_BMSK                                                                0x8
#define HWIO_MOD_MODE_SDO_MODE_SHFT                                                                0x3
#define HWIO_MOD_MODE_MOD_1X_EN_BMSK                                                               0x4
#define HWIO_MOD_MODE_MOD_1X_EN_SHFT                                                               0x2
#define HWIO_MOD_MODE_DO_REV_BMSK                                                                  0x2
#define HWIO_MOD_MODE_DO_REV_SHFT                                                                  0x1
#define HWIO_MOD_MODE_MOD_DO_EN_BMSK                                                               0x1
#define HWIO_MOD_MODE_MOD_DO_EN_SHFT                                                               0x0

#define HWIO_I_PN_STATE_01_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00071004)
#define HWIO_I_PN_STATE_01_RMSK                                                                 0x7fff
#define HWIO_I_PN_STATE_01_IN          \
        in_dword_masked(HWIO_I_PN_STATE_01_ADDR, HWIO_I_PN_STATE_01_RMSK)
#define HWIO_I_PN_STATE_01_INM(m)      \
        in_dword_masked(HWIO_I_PN_STATE_01_ADDR, m)
#define HWIO_I_PN_STATE_01_OUT(v)      \
        out_dword(HWIO_I_PN_STATE_01_ADDR,v)
#define HWIO_I_PN_STATE_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_I_PN_STATE_01_ADDR,m,v,HWIO_I_PN_STATE_01_IN)
#define HWIO_I_PN_STATE_01_DATA_BMSK                                                            0x7fff
#define HWIO_I_PN_STATE_01_DATA_SHFT                                                               0x0

#define HWIO_Q_PN_STATE_01_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00071008)
#define HWIO_Q_PN_STATE_01_RMSK                                                                 0x7fff
#define HWIO_Q_PN_STATE_01_IN          \
        in_dword_masked(HWIO_Q_PN_STATE_01_ADDR, HWIO_Q_PN_STATE_01_RMSK)
#define HWIO_Q_PN_STATE_01_INM(m)      \
        in_dword_masked(HWIO_Q_PN_STATE_01_ADDR, m)
#define HWIO_Q_PN_STATE_01_OUT(v)      \
        out_dword(HWIO_Q_PN_STATE_01_ADDR,v)
#define HWIO_Q_PN_STATE_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_Q_PN_STATE_01_ADDR,m,v,HWIO_Q_PN_STATE_01_IN)
#define HWIO_Q_PN_STATE_01_DATA_BMSK                                                            0x7fff
#define HWIO_Q_PN_STATE_01_DATA_SHFT                                                               0x0

#define HWIO_U_PN_STATE_03_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0007100c)
#define HWIO_U_PN_STATE_03_RMSK                                                             0xffffffff
#define HWIO_U_PN_STATE_03_IN          \
        in_dword_masked(HWIO_U_PN_STATE_03_ADDR, HWIO_U_PN_STATE_03_RMSK)
#define HWIO_U_PN_STATE_03_INM(m)      \
        in_dword_masked(HWIO_U_PN_STATE_03_ADDR, m)
#define HWIO_U_PN_STATE_03_OUT(v)      \
        out_dword(HWIO_U_PN_STATE_03_ADDR,v)
#define HWIO_U_PN_STATE_03_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_STATE_03_ADDR,m,v,HWIO_U_PN_STATE_03_IN)
#define HWIO_U_PN_STATE_03_DATA_BMSK                                                        0xffffffff
#define HWIO_U_PN_STATE_03_DATA_SHFT                                                               0x0

#define HWIO_U_PN_STATE_45_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00071010)
#define HWIO_U_PN_STATE_45_RMSK                                                                  0x3ff
#define HWIO_U_PN_STATE_45_IN          \
        in_dword_masked(HWIO_U_PN_STATE_45_ADDR, HWIO_U_PN_STATE_45_RMSK)
#define HWIO_U_PN_STATE_45_INM(m)      \
        in_dword_masked(HWIO_U_PN_STATE_45_ADDR, m)
#define HWIO_U_PN_STATE_45_OUT(v)      \
        out_dword(HWIO_U_PN_STATE_45_ADDR,v)
#define HWIO_U_PN_STATE_45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_STATE_45_ADDR,m,v,HWIO_U_PN_STATE_45_IN)
#define HWIO_U_PN_STATE_45_U_PN_STATE_BMSK                                                       0x3ff
#define HWIO_U_PN_STATE_45_U_PN_STATE_SHFT                                                         0x0

#define HWIO_U_PN_STATE_BOZO_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00071014)
#define HWIO_U_PN_STATE_BOZO_RMSK                                                                  0x1
#define HWIO_U_PN_STATE_BOZO_IN          \
        in_dword_masked(HWIO_U_PN_STATE_BOZO_ADDR, HWIO_U_PN_STATE_BOZO_RMSK)
#define HWIO_U_PN_STATE_BOZO_INM(m)      \
        in_dword_masked(HWIO_U_PN_STATE_BOZO_ADDR, m)
#define HWIO_U_PN_STATE_BOZO_OUT(v)      \
        out_dword(HWIO_U_PN_STATE_BOZO_ADDR,v)
#define HWIO_U_PN_STATE_BOZO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_STATE_BOZO_ADDR,m,v,HWIO_U_PN_STATE_BOZO_IN)
#define HWIO_U_PN_STATE_BOZO_BOZO_BMSK                                                             0x1
#define HWIO_U_PN_STATE_BOZO_BOZO_SHFT                                                             0x0

#define HWIO_U_PN_MASK_03_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00071018)
#define HWIO_U_PN_MASK_03_RMSK                                                              0xffffffff
#define HWIO_U_PN_MASK_03_IN          \
        in_dword_masked(HWIO_U_PN_MASK_03_ADDR, HWIO_U_PN_MASK_03_RMSK)
#define HWIO_U_PN_MASK_03_INM(m)      \
        in_dword_masked(HWIO_U_PN_MASK_03_ADDR, m)
#define HWIO_U_PN_MASK_03_OUT(v)      \
        out_dword(HWIO_U_PN_MASK_03_ADDR,v)
#define HWIO_U_PN_MASK_03_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_MASK_03_ADDR,m,v,HWIO_U_PN_MASK_03_IN)
#define HWIO_U_PN_MASK_03_DATA_BMSK                                                         0xffffffff
#define HWIO_U_PN_MASK_03_DATA_SHFT                                                                0x0

#define HWIO_U_PN_MASK_45_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0007101c)
#define HWIO_U_PN_MASK_45_RMSK                                                                   0x3ff
#define HWIO_U_PN_MASK_45_IN          \
        in_dword_masked(HWIO_U_PN_MASK_45_ADDR, HWIO_U_PN_MASK_45_RMSK)
#define HWIO_U_PN_MASK_45_INM(m)      \
        in_dword_masked(HWIO_U_PN_MASK_45_ADDR, m)
#define HWIO_U_PN_MASK_45_OUT(v)      \
        out_dword(HWIO_U_PN_MASK_45_ADDR,v)
#define HWIO_U_PN_MASK_45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_MASK_45_ADDR,m,v,HWIO_U_PN_MASK_45_IN)
#define HWIO_U_PN_MASK_45_DATA_BMSK                                                              0x3ff
#define HWIO_U_PN_MASK_45_DATA_SHFT                                                                0x0

#define HWIO_FRAME_OFF_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00071020)
#define HWIO_FRAME_OFF_RMSK                                                                        0xf
#define HWIO_FRAME_OFF_IN          \
        in_dword_masked(HWIO_FRAME_OFF_ADDR, HWIO_FRAME_OFF_RMSK)
#define HWIO_FRAME_OFF_INM(m)      \
        in_dword_masked(HWIO_FRAME_OFF_ADDR, m)
#define HWIO_FRAME_OFF_OUT(v)      \
        out_dword(HWIO_FRAME_OFF_ADDR,v)
#define HWIO_FRAME_OFF_OUTM(m,v) \
        out_dword_masked_ns(HWIO_FRAME_OFF_ADDR,m,v,HWIO_FRAME_OFF_IN)
#define HWIO_FRAME_OFF_REV_OFF_20M_BMSK                                                            0xf
#define HWIO_FRAME_OFF_REV_OFF_20M_SHFT                                                            0x0

#define HWIO_MOD_STMR_MODIFIER_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071024)
#define HWIO_MOD_STMR_MODIFIER_RMSK                                                           0x3fffff
#define HWIO_MOD_STMR_MODIFIER_IN          \
        in_dword_masked(HWIO_MOD_STMR_MODIFIER_ADDR, HWIO_MOD_STMR_MODIFIER_RMSK)
#define HWIO_MOD_STMR_MODIFIER_INM(m)      \
        in_dword_masked(HWIO_MOD_STMR_MODIFIER_ADDR, m)
#define HWIO_MOD_STMR_MODIFIER_OUT(v)      \
        out_dword(HWIO_MOD_STMR_MODIFIER_ADDR,v)
#define HWIO_MOD_STMR_MODIFIER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_STMR_MODIFIER_ADDR,m,v,HWIO_MOD_STMR_MODIFIER_IN)
#define HWIO_MOD_STMR_MODIFIER_DATA_BMSK                                                      0x3fffff
#define HWIO_MOD_STMR_MODIFIER_DATA_SHFT                                                           0x0

#define HWIO_MOD_ADVRET_SLEW_CNT_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00071028)
#define HWIO_MOD_ADVRET_SLEW_CNT_RMSK                                                             0x1f
#define HWIO_MOD_ADVRET_SLEW_CNT_IN          \
        in_dword_masked(HWIO_MOD_ADVRET_SLEW_CNT_ADDR, HWIO_MOD_ADVRET_SLEW_CNT_RMSK)
#define HWIO_MOD_ADVRET_SLEW_CNT_INM(m)      \
        in_dword_masked(HWIO_MOD_ADVRET_SLEW_CNT_ADDR, m)
#define HWIO_MOD_ADVRET_SLEW_CNT_OUT(v)      \
        out_dword(HWIO_MOD_ADVRET_SLEW_CNT_ADDR,v)
#define HWIO_MOD_ADVRET_SLEW_CNT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_ADVRET_SLEW_CNT_ADDR,m,v,HWIO_MOD_ADVRET_SLEW_CNT_IN)
#define HWIO_MOD_ADVRET_SLEW_CNT_SLEW_CNT_BMSK                                                    0x1f
#define HWIO_MOD_ADVRET_SLEW_CNT_SLEW_CNT_SHFT                                                     0x0

#define HWIO_MOD_ADVRET_CMD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007102c)
#define HWIO_MOD_ADVRET_CMD_RMSK                                                                   0x1
#define HWIO_MOD_ADVRET_CMD_OUT(v)      \
        out_dword(HWIO_MOD_ADVRET_CMD_ADDR,v)
#define HWIO_MOD_ADVRET_CMD_ADV_RET_SW_BMSK                                                        0x1
#define HWIO_MOD_ADVRET_CMD_ADV_RET_SW_SHFT                                                        0x0

#define HWIO_MOD_STMR_CTRL_REG_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071030)
#define HWIO_MOD_STMR_CTRL_REG_RMSK                                                                0xf
#define HWIO_MOD_STMR_CTRL_REG_IN          \
        in_dword_masked(HWIO_MOD_STMR_CTRL_REG_ADDR, HWIO_MOD_STMR_CTRL_REG_RMSK)
#define HWIO_MOD_STMR_CTRL_REG_INM(m)      \
        in_dword_masked(HWIO_MOD_STMR_CTRL_REG_ADDR, m)
#define HWIO_MOD_STMR_CTRL_REG_OUT(v)      \
        out_dword(HWIO_MOD_STMR_CTRL_REG_ADDR,v)
#define HWIO_MOD_STMR_CTRL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_STMR_CTRL_REG_ADDR,m,v,HWIO_MOD_STMR_CTRL_REG_IN)
#define HWIO_MOD_STMR_CTRL_REG_RST_INTF_CNT_BMSK                                                   0x8
#define HWIO_MOD_STMR_CTRL_REG_RST_INTF_CNT_SHFT                                                   0x3
#define HWIO_MOD_STMR_CTRL_REG_TX_LC_STATE_LD_BMSK                                                 0x4
#define HWIO_MOD_STMR_CTRL_REG_TX_LC_STATE_LD_SHFT                                                 0x2
#define HWIO_MOD_STMR_CTRL_REG_OFFSET_LD_IMMD_BMSK                                                 0x2
#define HWIO_MOD_STMR_CTRL_REG_OFFSET_LD_IMMD_SHFT                                                 0x1
#define HWIO_MOD_STMR_CTRL_REG_TX_MASK_BMSK                                                        0x1
#define HWIO_MOD_STMR_CTRL_REG_TX_MASK_SHFT                                                        0x0

#define HWIO_MOD_STMR_CMD_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00071034)
#define HWIO_MOD_STMR_CMD_RMSK                                                                     0x3
#define HWIO_MOD_STMR_CMD_OUT(v)      \
        out_dword(HWIO_MOD_STMR_CMD_ADDR,v)
#define HWIO_MOD_STMR_CMD_LOAD_STMR_TX_MODE_CMD_BMSK                                               0x2
#define HWIO_MOD_STMR_CMD_LOAD_STMR_TX_MODE_CMD_SHFT                                               0x1
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_BMSK                                                          0x1
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_SHFT                                                          0x0

#define HWIO_MOD_TX_TIME_LATCH_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071044)
#define HWIO_MOD_TX_TIME_LATCH_RMSK                                                                0x1
#define HWIO_MOD_TX_TIME_LATCH_OUT(v)      \
        out_dword(HWIO_MOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_MOD_TX_TIME_LATCH_LATCH_BMSK                                                          0x1
#define HWIO_MOD_TX_TIME_LATCH_LATCH_SHFT                                                          0x0

#define HWIO_MOD_TX_TIME_RD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071048)
#define HWIO_MOD_TX_TIME_RD_RMSK                                                              0x3fffff
#define HWIO_MOD_TX_TIME_RD_IN          \
        in_dword_masked(HWIO_MOD_TX_TIME_RD_ADDR, HWIO_MOD_TX_TIME_RD_RMSK)
#define HWIO_MOD_TX_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_MOD_TX_TIME_RD_ADDR, m)
#define HWIO_MOD_TX_TIME_RD_DATA_BMSK                                                         0x3fffff
#define HWIO_MOD_TX_TIME_RD_DATA_SHFT                                                              0x0

#define HWIO_MOD_CH1_TIMING_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007104c)
#define HWIO_MOD_CH1_TIMING_CTL_RMSK                                                               0x3
#define HWIO_MOD_CH1_TIMING_CTL_IN          \
        in_dword_masked(HWIO_MOD_CH1_TIMING_CTL_ADDR, HWIO_MOD_CH1_TIMING_CTL_RMSK)
#define HWIO_MOD_CH1_TIMING_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_CH1_TIMING_CTL_ADDR, m)
#define HWIO_MOD_CH1_TIMING_CTL_OUT(v)      \
        out_dword(HWIO_MOD_CH1_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH1_TIMING_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH1_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH1_TIMING_CTL_IN)
#define HWIO_MOD_CH1_TIMING_CTL_CH1_BEGIN_ENC_TIME_BMSK                                            0x3
#define HWIO_MOD_CH1_TIMING_CTL_CH1_BEGIN_ENC_TIME_SHFT                                            0x0

#define HWIO_MOD_CH2_TIMING_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071050)
#define HWIO_MOD_CH2_TIMING_CTL_RMSK                                                               0x3
#define HWIO_MOD_CH2_TIMING_CTL_IN          \
        in_dword_masked(HWIO_MOD_CH2_TIMING_CTL_ADDR, HWIO_MOD_CH2_TIMING_CTL_RMSK)
#define HWIO_MOD_CH2_TIMING_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_TIMING_CTL_ADDR, m)
#define HWIO_MOD_CH2_TIMING_CTL_OUT(v)      \
        out_dword(HWIO_MOD_CH2_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH2_TIMING_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH2_TIMING_CTL_IN)
#define HWIO_MOD_CH2_TIMING_CTL_CH2_BEGIN_ENC_TIME_BMSK                                            0x3
#define HWIO_MOD_CH2_TIMING_CTL_CH2_BEGIN_ENC_TIME_SHFT                                            0x0

#define HWIO_MOD_CH3_TIMING_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071054)
#define HWIO_MOD_CH3_TIMING_CTL_RMSK                                                               0x7
#define HWIO_MOD_CH3_TIMING_CTL_IN          \
        in_dword_masked(HWIO_MOD_CH3_TIMING_CTL_ADDR, HWIO_MOD_CH3_TIMING_CTL_RMSK)
#define HWIO_MOD_CH3_TIMING_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_TIMING_CTL_ADDR, m)
#define HWIO_MOD_CH3_TIMING_CTL_OUT(v)      \
        out_dword(HWIO_MOD_CH3_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH3_TIMING_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH3_TIMING_CTL_IN)
#define HWIO_MOD_CH3_TIMING_CTL_CH3_PCG_CNT_BMSK                                                   0x4
#define HWIO_MOD_CH3_TIMING_CTL_CH3_PCG_CNT_SHFT                                                   0x2
#define HWIO_MOD_CH3_TIMING_CTL_CH3_BEGIN_ENC_TIME_BMSK                                            0x3
#define HWIO_MOD_CH3_TIMING_CTL_CH3_BEGIN_ENC_TIME_SHFT                                            0x0

#define HWIO_MOD_WCOVER_SEL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071058)
#define HWIO_MOD_WCOVER_SEL_RMSK                                                                 0xfff
#define HWIO_MOD_WCOVER_SEL_IN          \
        in_dword_masked(HWIO_MOD_WCOVER_SEL_ADDR, HWIO_MOD_WCOVER_SEL_RMSK)
#define HWIO_MOD_WCOVER_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_WCOVER_SEL_ADDR, m)
#define HWIO_MOD_WCOVER_SEL_OUT(v)      \
        out_dword(HWIO_MOD_WCOVER_SEL_ADDR,v)
#define HWIO_MOD_WCOVER_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_WCOVER_SEL_ADDR,m,v,HWIO_MOD_WCOVER_SEL_IN)
#define HWIO_MOD_WCOVER_SEL_CH1_WALSHCOVER_SEL_BMSK                                              0xf00
#define HWIO_MOD_WCOVER_SEL_CH1_WALSHCOVER_SEL_SHFT                                                0x8
#define HWIO_MOD_WCOVER_SEL_CH2_WALSHCOVER_SEL_BMSK                                               0xf0
#define HWIO_MOD_WCOVER_SEL_CH2_WALSHCOVER_SEL_SHFT                                                0x4
#define HWIO_MOD_WCOVER_SEL_CH3_WALSHCOVER_SEL_BMSK                                                0xf
#define HWIO_MOD_WCOVER_SEL_CH3_WALSHCOVER_SEL_SHFT                                                0x0

#define HWIO_MOD_CH1_ENC_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007105c)
#define HWIO_MOD_CH1_ENC_CTL_RMSK                                                               0x3fff
#define HWIO_MOD_CH1_ENC_CTL_IN          \
        in_dword_masked(HWIO_MOD_CH1_ENC_CTL_ADDR, HWIO_MOD_CH1_ENC_CTL_RMSK)
#define HWIO_MOD_CH1_ENC_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_CH1_ENC_CTL_ADDR, m)
#define HWIO_MOD_CH1_ENC_CTL_OUT(v)      \
        out_dword(HWIO_MOD_CH1_ENC_CTL_ADDR,v)
#define HWIO_MOD_CH1_ENC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH1_ENC_CTL_ADDR,m,v,HWIO_MOD_CH1_ENC_CTL_IN)
#define HWIO_MOD_CH1_ENC_CTL_CH1_CRC_LEN_BMSK                                                   0x3e00
#define HWIO_MOD_CH1_ENC_CTL_CH1_CRC_LEN_SHFT                                                      0x9
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_BMSK                                                  0x180
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_SHFT                                                    0x7
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_BMSK                                                   0x70
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_SHFT                                                    0x4
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_BMSK                                                     0x8
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_SHFT                                                     0x3
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_BMSK                                                   0x6
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_SHFT                                                   0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_EN_BMSK                                                           0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_EN_SHFT                                                           0x0

#define HWIO_MOD_CH1_CRC_POLY_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071060)
#define HWIO_MOD_CH1_CRC_POLY_RMSK                                                              0xffff
#define HWIO_MOD_CH1_CRC_POLY_IN          \
        in_dword_masked(HWIO_MOD_CH1_CRC_POLY_ADDR, HWIO_MOD_CH1_CRC_POLY_RMSK)
#define HWIO_MOD_CH1_CRC_POLY_INM(m)      \
        in_dword_masked(HWIO_MOD_CH1_CRC_POLY_ADDR, m)
#define HWIO_MOD_CH1_CRC_POLY_OUT(v)      \
        out_dword(HWIO_MOD_CH1_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH1_CRC_POLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH1_CRC_POLY_ADDR,m,v,HWIO_MOD_CH1_CRC_POLY_IN)
#define HWIO_MOD_CH1_CRC_POLY_DATA_BMSK                                                         0xffff
#define HWIO_MOD_CH1_CRC_POLY_DATA_SHFT                                                            0x0

#define HWIO_MOD_CH1_PUNCT_PATN_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071064)
#define HWIO_MOD_CH1_PUNCT_PATN_1_RMSK                                                            0xff
#define HWIO_MOD_CH1_PUNCT_PATN_1_IN          \
        in_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR, HWIO_MOD_CH1_PUNCT_PATN_1_RMSK)
#define HWIO_MOD_CH1_PUNCT_PATN_1_INM(m)      \
        in_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR, m)
#define HWIO_MOD_CH1_PUNCT_PATN_1_OUT(v)      \
        out_dword(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH1_PUNCT_PATN_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH1_PUNCT_PATN_1_IN)
#define HWIO_MOD_CH1_PUNCT_PATN_1_DCCH_PUNCT_PATTERN_23_16_BMSK                                   0xff
#define HWIO_MOD_CH1_PUNCT_PATN_1_DCCH_PUNCT_PATTERN_23_16_SHFT                                    0x0

#define HWIO_MOD_CH1_PUNCT_PATN_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071068)
#define HWIO_MOD_CH1_PUNCT_PATN_0_RMSK                                                          0xffff
#define HWIO_MOD_CH1_PUNCT_PATN_0_IN          \
        in_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR, HWIO_MOD_CH1_PUNCT_PATN_0_RMSK)
#define HWIO_MOD_CH1_PUNCT_PATN_0_INM(m)      \
        in_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR, m)
#define HWIO_MOD_CH1_PUNCT_PATN_0_OUT(v)      \
        out_dword(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH1_PUNCT_PATN_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH1_PUNCT_PATN_0_IN)
#define HWIO_MOD_CH1_PUNCT_PATN_0_DCCH_PUNCT_PATTERN_15_0_BMSK                                  0xffff
#define HWIO_MOD_CH1_PUNCT_PATN_0_DCCH_PUNCT_PATTERN_15_0_SHFT                                     0x0

#define HWIO_MOD_CH2_ENC_CTL_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007106c)
#define HWIO_MOD_CH2_ENC_CTL_0_RMSK                                                            0x39f6f
#define HWIO_MOD_CH2_ENC_CTL_0_IN          \
        in_dword_masked(HWIO_MOD_CH2_ENC_CTL_0_ADDR, HWIO_MOD_CH2_ENC_CTL_0_RMSK)
#define HWIO_MOD_CH2_ENC_CTL_0_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_ENC_CTL_0_ADDR, m)
#define HWIO_MOD_CH2_ENC_CTL_0_OUT(v)      \
        out_dword(HWIO_MOD_CH2_ENC_CTL_0_ADDR,v)
#define HWIO_MOD_CH2_ENC_CTL_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_ENC_CTL_0_ADDR,m,v,HWIO_MOD_CH2_ENC_CTL_0_IN)
#define HWIO_MOD_CH2_ENC_CTL_0_TX_TONE_RATE_SEL_BMSK                                           0x30000
#define HWIO_MOD_CH2_ENC_CTL_0_TX_TONE_RATE_SEL_SHFT                                              0x10
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_TX_TONE_EN_BMSK                                              0x8000
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_TX_TONE_EN_SHFT                                                 0xf
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CRC_LENGTH_BMSK                                              0x1f00
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CRC_LENGTH_SHFT                                                 0x8
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_BMSK                                                 0x60
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_SHFT                                                  0x5
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_BMSK                                                   0xc
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_SHFT                                                   0x2
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_BMSK                                                        0x2
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_SHFT                                                        0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_EN_BMSK                                                         0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_EN_SHFT                                                         0x0

#define HWIO_MOD_CH2_ENC_CTL_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071070)
#define HWIO_MOD_CH2_ENC_CTL_1_RMSK                                                               0x1f
#define HWIO_MOD_CH2_ENC_CTL_1_IN          \
        in_dword_masked(HWIO_MOD_CH2_ENC_CTL_1_ADDR, HWIO_MOD_CH2_ENC_CTL_1_RMSK)
#define HWIO_MOD_CH2_ENC_CTL_1_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_ENC_CTL_1_ADDR, m)
#define HWIO_MOD_CH2_ENC_CTL_1_OUT(v)      \
        out_dword(HWIO_MOD_CH2_ENC_CTL_1_ADDR,v)
#define HWIO_MOD_CH2_ENC_CTL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_ENC_CTL_1_ADDR,m,v,HWIO_MOD_CH2_ENC_CTL_1_IN)
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_BMSK                                                 0x1c
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_SHFT                                                  0x2
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_BMSK                                                 0x3
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_SHFT                                                 0x0

#define HWIO_MOD_CH2_CRC_POLY_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071074)
#define HWIO_MOD_CH2_CRC_POLY_RMSK                                                              0xffff
#define HWIO_MOD_CH2_CRC_POLY_IN          \
        in_dword_masked(HWIO_MOD_CH2_CRC_POLY_ADDR, HWIO_MOD_CH2_CRC_POLY_RMSK)
#define HWIO_MOD_CH2_CRC_POLY_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_CRC_POLY_ADDR, m)
#define HWIO_MOD_CH2_CRC_POLY_OUT(v)      \
        out_dword(HWIO_MOD_CH2_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH2_CRC_POLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_CRC_POLY_ADDR,m,v,HWIO_MOD_CH2_CRC_POLY_IN)
#define HWIO_MOD_CH2_CRC_POLY_DATA_BMSK                                                         0xffff
#define HWIO_MOD_CH2_CRC_POLY_DATA_SHFT                                                            0x0

#define HWIO_MOD_CH2_PUNCT_PATN_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071078)
#define HWIO_MOD_CH2_PUNCT_PATN_1_RMSK                                                           0x1ff
#define HWIO_MOD_CH2_PUNCT_PATN_1_IN          \
        in_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR, HWIO_MOD_CH2_PUNCT_PATN_1_RMSK)
#define HWIO_MOD_CH2_PUNCT_PATN_1_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR, m)
#define HWIO_MOD_CH2_PUNCT_PATN_1_OUT(v)      \
        out_dword(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH2_PUNCT_PATN_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH2_PUNCT_PATN_1_IN)
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_24_16_BMSK                                     0x1ff
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_24_16_SHFT                                       0x0

#define HWIO_MOD_CH2_PUNCT_PATN_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007107c)
#define HWIO_MOD_CH2_PUNCT_PATN_0_RMSK                                                          0xffff
#define HWIO_MOD_CH2_PUNCT_PATN_0_IN          \
        in_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR, HWIO_MOD_CH2_PUNCT_PATN_0_RMSK)
#define HWIO_MOD_CH2_PUNCT_PATN_0_INM(m)      \
        in_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR, m)
#define HWIO_MOD_CH2_PUNCT_PATN_0_OUT(v)      \
        out_dword(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH2_PUNCT_PATN_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH2_PUNCT_PATN_0_IN)
#define HWIO_MOD_CH2_PUNCT_PATN_0_FCH_PUNCPATTERN_15_0_BMSK                                     0xffff
#define HWIO_MOD_CH2_PUNCT_PATN_0_FCH_PUNCPATTERN_15_0_SHFT                                        0x0

#define HWIO_MOD_CH3_ENC_CTL_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071110)
#define HWIO_MOD_CH3_ENC_CTL_0_RMSK                                                             0x7fff
#define HWIO_MOD_CH3_ENC_CTL_0_IN          \
        in_dword_masked(HWIO_MOD_CH3_ENC_CTL_0_ADDR, HWIO_MOD_CH3_ENC_CTL_0_RMSK)
#define HWIO_MOD_CH3_ENC_CTL_0_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_ENC_CTL_0_ADDR, m)
#define HWIO_MOD_CH3_ENC_CTL_0_OUT(v)      \
        out_dword(HWIO_MOD_CH3_ENC_CTL_0_ADDR,v)
#define HWIO_MOD_CH3_ENC_CTL_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_ENC_CTL_0_ADDR,m,v,HWIO_MOD_CH3_ENC_CTL_0_IN)
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_LTU_EN_BMSK                                                  0x4000
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_LTU_EN_SHFT                                                     0xe
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_BMSK                                                0x2000
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_SHFT                                                   0xd
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CRC_LENGTH_BMSK                                              0x1f00
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CRC_LENGTH_SHFT                                                 0x8
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_BMSK                                                 0xc0
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_SHFT                                                  0x6
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_BMSK                                                  0x3e
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_SHFT                                                   0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_EN_BMSK                                                         0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_EN_SHFT                                                         0x0

#define HWIO_MOD_CH3_ENC_CTL_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071114)
#define HWIO_MOD_CH3_ENC_CTL_1_RMSK                                                             0x3eff
#define HWIO_MOD_CH3_ENC_CTL_1_IN          \
        in_dword_masked(HWIO_MOD_CH3_ENC_CTL_1_ADDR, HWIO_MOD_CH3_ENC_CTL_1_RMSK)
#define HWIO_MOD_CH3_ENC_CTL_1_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_ENC_CTL_1_ADDR, m)
#define HWIO_MOD_CH3_ENC_CTL_1_OUT(v)      \
        out_dword(HWIO_MOD_CH3_ENC_CTL_1_ADDR,v)
#define HWIO_MOD_CH3_ENC_CTL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_ENC_CTL_1_ADDR,m,v,HWIO_MOD_CH3_ENC_CTL_1_IN)
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_BMSK                                                  0x3000
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_SHFT                                                     0xc
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_BMSK                                                   0xe00
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_SHFT                                                     0x9
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_BMSK                                                0xe0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_SHFT                                                 0x5
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_BMSK                                                       0x1c
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_SHFT                                                        0x2
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_BMSK                                                 0x3
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_SHFT                                                 0x0

#define HWIO_MOD_CH3_CRC_POLY_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007111c)
#define HWIO_MOD_CH3_CRC_POLY_RMSK                                                              0xffff
#define HWIO_MOD_CH3_CRC_POLY_IN          \
        in_dword_masked(HWIO_MOD_CH3_CRC_POLY_ADDR, HWIO_MOD_CH3_CRC_POLY_RMSK)
#define HWIO_MOD_CH3_CRC_POLY_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_CRC_POLY_ADDR, m)
#define HWIO_MOD_CH3_CRC_POLY_OUT(v)      \
        out_dword(HWIO_MOD_CH3_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH3_CRC_POLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_CRC_POLY_ADDR,m,v,HWIO_MOD_CH3_CRC_POLY_IN)
#define HWIO_MOD_CH3_CRC_POLY_DATA_BMSK                                                         0xffff
#define HWIO_MOD_CH3_CRC_POLY_DATA_SHFT                                                            0x0

#define HWIO_MOD_CH3_PUNCT_PATN_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071120)
#define HWIO_MOD_CH3_PUNCT_PATN_1_RMSK                                                            0xff
#define HWIO_MOD_CH3_PUNCT_PATN_1_IN          \
        in_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR, HWIO_MOD_CH3_PUNCT_PATN_1_RMSK)
#define HWIO_MOD_CH3_PUNCT_PATN_1_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR, m)
#define HWIO_MOD_CH3_PUNCT_PATN_1_OUT(v)      \
        out_dword(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH3_PUNCT_PATN_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH3_PUNCT_PATN_1_IN)
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_BMSK                                      0xff
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_SHFT                                       0x0

#define HWIO_MOD_CH3_PUNCT_PATN_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071124)
#define HWIO_MOD_CH3_PUNCT_PATN_0_RMSK                                                          0xffff
#define HWIO_MOD_CH3_PUNCT_PATN_0_IN          \
        in_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR, HWIO_MOD_CH3_PUNCT_PATN_0_RMSK)
#define HWIO_MOD_CH3_PUNCT_PATN_0_INM(m)      \
        in_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR, m)
#define HWIO_MOD_CH3_PUNCT_PATN_0_OUT(v)      \
        out_dword(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH3_PUNCT_PATN_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH3_PUNCT_PATN_0_IN)
#define HWIO_MOD_CH3_PUNCT_PATN_0_SCH_PUNCPATTERN_15_0_BMSK                                     0xffff
#define HWIO_MOD_CH3_PUNCT_PATN_0_SCH_PUNCPATTERN_15_0_SHFT                                        0x0

#define HWIO_MOD_SCH_LTU_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00071130)
#define HWIO_MOD_SCH_LTU_CTL_RMSK                                                                0xfff
#define HWIO_MOD_SCH_LTU_CTL_IN          \
        in_dword_masked(HWIO_MOD_SCH_LTU_CTL_ADDR, HWIO_MOD_SCH_LTU_CTL_RMSK)
#define HWIO_MOD_SCH_LTU_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_SCH_LTU_CTL_ADDR, m)
#define HWIO_MOD_SCH_LTU_CTL_OUT(v)      \
        out_dword(HWIO_MOD_SCH_LTU_CTL_ADDR,v)
#define HWIO_MOD_SCH_LTU_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SCH_LTU_CTL_ADDR,m,v,HWIO_MOD_SCH_LTU_CTL_IN)
#define HWIO_MOD_SCH_LTU_CTL_SCH_LTU_SIZE_BMSK                                                   0xfff
#define HWIO_MOD_SCH_LTU_CTL_SCH_LTU_SIZE_SHFT                                                     0x0

#define HWIO_MOD_MISC_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00071098)
#define HWIO_MOD_MISC_CTL_RMSK                                                                 0x1df20
#define HWIO_MOD_MISC_CTL_IN          \
        in_dword_masked(HWIO_MOD_MISC_CTL_ADDR, HWIO_MOD_MISC_CTL_RMSK)
#define HWIO_MOD_MISC_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_MISC_CTL_ADDR, m)
#define HWIO_MOD_MISC_CTL_OUT(v)      \
        out_dword(HWIO_MOD_MISC_CTL_ADDR,v)
#define HWIO_MOD_MISC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_MISC_CTL_ADDR,m,v,HWIO_MOD_MISC_CTL_IN)
#define HWIO_MOD_MISC_CTL_EN_IQ_MM_BMSK                                                        0x10000
#define HWIO_MOD_MISC_CTL_EN_IQ_MM_SHFT                                                           0x10
#define HWIO_MOD_MISC_CTL_IS95A_MODE_BMSK                                                       0x8000
#define HWIO_MOD_MISC_CTL_IS95A_MODE_SHFT                                                          0xf
#define HWIO_MOD_MISC_CTL_TRAFFIC_BMSK                                                          0x4000
#define HWIO_MOD_MISC_CTL_TRAFFIC_SHFT                                                             0xe
#define HWIO_MOD_MISC_CTL_RETRANS_DIS_BMSK                                                      0x1000
#define HWIO_MOD_MISC_CTL_RETRANS_DIS_SHFT                                                         0xc
#define HWIO_MOD_MISC_CTL_FCH_EIGHTH_GATE_EN_BMSK                                                0x800
#define HWIO_MOD_MISC_CTL_FCH_EIGHTH_GATE_EN_SHFT                                                  0xb
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_BMSK                                                  0x600
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_SHFT                                                    0x9
#define HWIO_MOD_MISC_CTL_CDMA2000_PICH_EN_BMSK                                                  0x100
#define HWIO_MOD_MISC_CTL_CDMA2000_PICH_EN_SHFT                                                    0x8
#define HWIO_MOD_MISC_CTL_IS95A_ACCESS_CH_BMSK                                                    0x20
#define HWIO_MOD_MISC_CTL_IS95A_ACCESS_CH_SHFT                                                     0x5

#define HWIO_MOD_WSYM_STATE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000710a0)
#define HWIO_MOD_WSYM_STATE_RMSK                                                                  0xff
#define HWIO_MOD_WSYM_STATE_IN          \
        in_dword_masked(HWIO_MOD_WSYM_STATE_ADDR, HWIO_MOD_WSYM_STATE_RMSK)
#define HWIO_MOD_WSYM_STATE_INM(m)      \
        in_dword_masked(HWIO_MOD_WSYM_STATE_ADDR, m)
#define HWIO_MOD_WSYM_STATE_OUT(v)      \
        out_dword(HWIO_MOD_WSYM_STATE_ADDR,v)
#define HWIO_MOD_WSYM_STATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_WSYM_STATE_ADDR,m,v,HWIO_MOD_WSYM_STATE_IN)
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_WCHIP_BMSK                                                   0xfc
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_WCHIP_SHFT                                                    0x2
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_PN_BMSK                                                       0x3
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_PN_SHFT                                                       0x0

#define HWIO_MOD_PICH_PCBIT_DATA_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000710b0)
#define HWIO_MOD_PICH_PCBIT_DATA_RMSK                                                           0xffff
#define HWIO_MOD_PICH_PCBIT_DATA_IN          \
        in_dword_masked(HWIO_MOD_PICH_PCBIT_DATA_ADDR, HWIO_MOD_PICH_PCBIT_DATA_RMSK)
#define HWIO_MOD_PICH_PCBIT_DATA_INM(m)      \
        in_dword_masked(HWIO_MOD_PICH_PCBIT_DATA_ADDR, m)
#define HWIO_MOD_PICH_PCBIT_DATA_OUT(v)      \
        out_dword(HWIO_MOD_PICH_PCBIT_DATA_ADDR,v)
#define HWIO_MOD_PICH_PCBIT_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_PICH_PCBIT_DATA_ADDR,m,v,HWIO_MOD_PICH_PCBIT_DATA_IN)
#define HWIO_MOD_PICH_PCBIT_DATA_DATA_BMSK                                                      0xffff
#define HWIO_MOD_PICH_PCBIT_DATA_DATA_SHFT                                                         0x0

#define HWIO_MOD_PICH_PCBIT_MASK_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000710b4)
#define HWIO_MOD_PICH_PCBIT_MASK_RMSK                                                           0xffff
#define HWIO_MOD_PICH_PCBIT_MASK_IN          \
        in_dword_masked(HWIO_MOD_PICH_PCBIT_MASK_ADDR, HWIO_MOD_PICH_PCBIT_MASK_RMSK)
#define HWIO_MOD_PICH_PCBIT_MASK_INM(m)      \
        in_dword_masked(HWIO_MOD_PICH_PCBIT_MASK_ADDR, m)
#define HWIO_MOD_PICH_PCBIT_MASK_OUT(v)      \
        out_dword(HWIO_MOD_PICH_PCBIT_MASK_ADDR,v)
#define HWIO_MOD_PICH_PCBIT_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_PICH_PCBIT_MASK_ADDR,m,v,HWIO_MOD_PICH_PCBIT_MASK_IN)
#define HWIO_MOD_PICH_PCBIT_MASK_DATA_BMSK                                                      0xffff
#define HWIO_MOD_PICH_PCBIT_MASK_DATA_SHFT                                                         0x0

#define HWIO_MOD_STATUS_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x000710b8)
#define HWIO_MOD_STATUS_RMSK                                                                      0x7f
#define HWIO_MOD_STATUS_IN          \
        in_dword_masked(HWIO_MOD_STATUS_ADDR, HWIO_MOD_STATUS_RMSK)
#define HWIO_MOD_STATUS_INM(m)      \
        in_dword_masked(HWIO_MOD_STATUS_ADDR, m)
#define HWIO_MOD_STATUS_CH1_CH2_ENC_POS_ERR_BMSK                                                  0x40
#define HWIO_MOD_STATUS_CH1_CH2_ENC_POS_ERR_SHFT                                                   0x6
#define HWIO_MOD_STATUS_CH1_ENC_BMSK                                                              0x20
#define HWIO_MOD_STATUS_CH1_ENC_SHFT                                                               0x5
#define HWIO_MOD_STATUS_CH1_ENC_WR_ERROR_BMSK                                                     0x10
#define HWIO_MOD_STATUS_CH1_ENC_WR_ERROR_SHFT                                                      0x4
#define HWIO_MOD_STATUS_CH3_ENC_BMSK                                                               0x8
#define HWIO_MOD_STATUS_CH3_ENC_SHFT                                                               0x3
#define HWIO_MOD_STATUS_CH3_ENC_WR_ERROR_BMSK                                                      0x4
#define HWIO_MOD_STATUS_CH3_ENC_WR_ERROR_SHFT                                                      0x2
#define HWIO_MOD_STATUS_CH2_ENC_BMSK                                                               0x2
#define HWIO_MOD_STATUS_CH2_ENC_SHFT                                                               0x1
#define HWIO_MOD_STATUS_CH2_ENC_WR_ERROR_BMSK                                                      0x1
#define HWIO_MOD_STATUS_CH2_ENC_WR_ERROR_SHFT                                                      0x0

#define HWIO_MASK_DATA_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x000710bc)
#define HWIO_MASK_DATA_RMSK                                                                        0x1
#define HWIO_MASK_DATA_IN          \
        in_dword_masked(HWIO_MASK_DATA_ADDR, HWIO_MASK_DATA_RMSK)
#define HWIO_MASK_DATA_INM(m)      \
        in_dword_masked(HWIO_MASK_DATA_ADDR, m)
#define HWIO_MASK_DATA_DATA_BMSK                                                                   0x1
#define HWIO_MASK_DATA_DATA_SHFT                                                                   0x0

#define HWIO_MOD_IQ_MM_COEFF_A_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000710cc)
#define HWIO_MOD_IQ_MM_COEFF_A_RMSK                                                            0x1ffff
#define HWIO_MOD_IQ_MM_COEFF_A_IN          \
        in_dword_masked(HWIO_MOD_IQ_MM_COEFF_A_ADDR, HWIO_MOD_IQ_MM_COEFF_A_RMSK)
#define HWIO_MOD_IQ_MM_COEFF_A_INM(m)      \
        in_dword_masked(HWIO_MOD_IQ_MM_COEFF_A_ADDR, m)
#define HWIO_MOD_IQ_MM_COEFF_A_OUT(v)      \
        out_dword(HWIO_MOD_IQ_MM_COEFF_A_ADDR,v)
#define HWIO_MOD_IQ_MM_COEFF_A_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_IQ_MM_COEFF_A_ADDR,m,v,HWIO_MOD_IQ_MM_COEFF_A_IN)
#define HWIO_MOD_IQ_MM_COEFF_A_COEFF_A_BMSK                                                    0x1ffff
#define HWIO_MOD_IQ_MM_COEFF_A_COEFF_A_SHFT                                                        0x0

#define HWIO_MOD_IQ_MM_COEFF_B_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000710d0)
#define HWIO_MOD_IQ_MM_COEFF_B_RMSK                                                            0x1ffff
#define HWIO_MOD_IQ_MM_COEFF_B_IN          \
        in_dword_masked(HWIO_MOD_IQ_MM_COEFF_B_ADDR, HWIO_MOD_IQ_MM_COEFF_B_RMSK)
#define HWIO_MOD_IQ_MM_COEFF_B_INM(m)      \
        in_dword_masked(HWIO_MOD_IQ_MM_COEFF_B_ADDR, m)
#define HWIO_MOD_IQ_MM_COEFF_B_OUT(v)      \
        out_dword(HWIO_MOD_IQ_MM_COEFF_B_ADDR,v)
#define HWIO_MOD_IQ_MM_COEFF_B_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_IQ_MM_COEFF_B_ADDR,m,v,HWIO_MOD_IQ_MM_COEFF_B_IN)
#define HWIO_MOD_IQ_MM_COEFF_B_COEFF_B_BMSK                                                    0x1ffff
#define HWIO_MOD_IQ_MM_COEFF_B_COEFF_B_SHFT                                                        0x0

#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000710d4)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_RMSK                                                        0xffff
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_IN          \
        in_dword_masked(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR, HWIO_MOD_VAR_GAIN_SHIFT_DLY_RMSK)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_INM(m)      \
        in_dword_masked(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR, m)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_OUT(v)      \
        out_dword(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR,v)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR,m,v,HWIO_MOD_VAR_GAIN_SHIFT_DLY_IN)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_MOD_VAR_GAIN_SHIFT_DLY_BMSK                                 0xffff
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_MOD_VAR_GAIN_SHIFT_DLY_SHFT                                    0x0

#define HWIO_MOD_CORDIC_DLY_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000710d8)
#define HWIO_MOD_CORDIC_DLY_RMSK                                                                  0xff
#define HWIO_MOD_CORDIC_DLY_IN          \
        in_dword_masked(HWIO_MOD_CORDIC_DLY_ADDR, HWIO_MOD_CORDIC_DLY_RMSK)
#define HWIO_MOD_CORDIC_DLY_INM(m)      \
        in_dword_masked(HWIO_MOD_CORDIC_DLY_ADDR, m)
#define HWIO_MOD_CORDIC_DLY_OUT(v)      \
        out_dword(HWIO_MOD_CORDIC_DLY_ADDR,v)
#define HWIO_MOD_CORDIC_DLY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CORDIC_DLY_ADDR,m,v,HWIO_MOD_CORDIC_DLY_IN)
#define HWIO_MOD_CORDIC_DLY_MOD_CORDIC_PHLD_DLY_BMSK                                              0xff
#define HWIO_MOD_CORDIC_DLY_MOD_CORDIC_PHLD_DLY_SHFT                                               0x0

#define HWIO_MOD_TEST_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x000710dc)
#define HWIO_MOD_TEST_CTL_RMSK                                                                  0x205e
#define HWIO_MOD_TEST_CTL_IN          \
        in_dword_masked(HWIO_MOD_TEST_CTL_ADDR, HWIO_MOD_TEST_CTL_RMSK)
#define HWIO_MOD_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_CTL_ADDR, m)
#define HWIO_MOD_TEST_CTL_OUT(v)      \
        out_dword(HWIO_MOD_TEST_CTL_ADDR,v)
#define HWIO_MOD_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_CTL_ADDR,m,v,HWIO_MOD_TEST_CTL_IN)
#define HWIO_MOD_TEST_CTL_PCH_GATE_5MS_LAT_BMSK                                                 0x2000
#define HWIO_MOD_TEST_CTL_PCH_GATE_5MS_LAT_SHFT                                                    0xd
#define HWIO_MOD_TEST_CTL_TX_SPECTRAL_INVERSION_BMSK                                              0x40
#define HWIO_MOD_TEST_CTL_TX_SPECTRAL_INVERSION_SHFT                                               0x6
#define HWIO_MOD_TEST_CTL_TX_DATA_CTL_BMSK                                                        0x10
#define HWIO_MOD_TEST_CTL_TX_DATA_CTL_SHFT                                                         0x4
#define HWIO_MOD_TEST_CTL_MASK_CTL_BMSK                                                            0xc
#define HWIO_MOD_TEST_CTL_MASK_CTL_SHFT                                                            0x2
#define HWIO_MOD_TEST_CTL_SET_IQ_HIGH_BMSK                                                         0x2
#define HWIO_MOD_TEST_CTL_SET_IQ_HIGH_SHFT                                                         0x1

#define HWIO_REVMOD_PN_LONG_STATE_H_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00071138)
#define HWIO_REVMOD_PN_LONG_STATE_H_RMSK                                                         0x3ff
#define HWIO_REVMOD_PN_LONG_STATE_H_IN          \
        in_dword_masked(HWIO_REVMOD_PN_LONG_STATE_H_ADDR, HWIO_REVMOD_PN_LONG_STATE_H_RMSK)
#define HWIO_REVMOD_PN_LONG_STATE_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PN_LONG_STATE_H_ADDR, m)
#define HWIO_REVMOD_PN_LONG_STATE_H_OUT(v)      \
        out_dword(HWIO_REVMOD_PN_LONG_STATE_H_ADDR,v)
#define HWIO_REVMOD_PN_LONG_STATE_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PN_LONG_STATE_H_ADDR,m,v,HWIO_REVMOD_PN_LONG_STATE_H_IN)
#define HWIO_REVMOD_PN_LONG_STATE_H_DATA_BMSK                                                    0x3ff
#define HWIO_REVMOD_PN_LONG_STATE_H_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_PN_LONG_STATE_L_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007113c)
#define HWIO_REVMOD_PN_LONG_STATE_L_RMSK                                                    0xffffffff
#define HWIO_REVMOD_PN_LONG_STATE_L_IN          \
        in_dword_masked(HWIO_REVMOD_PN_LONG_STATE_L_ADDR, HWIO_REVMOD_PN_LONG_STATE_L_RMSK)
#define HWIO_REVMOD_PN_LONG_STATE_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PN_LONG_STATE_L_ADDR, m)
#define HWIO_REVMOD_PN_LONG_STATE_L_OUT(v)      \
        out_dword(HWIO_REVMOD_PN_LONG_STATE_L_ADDR,v)
#define HWIO_REVMOD_PN_LONG_STATE_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PN_LONG_STATE_L_ADDR,m,v,HWIO_REVMOD_PN_LONG_STATE_L_IN)
#define HWIO_REVMOD_PN_LONG_STATE_L_DATA_BMSK                                               0xffffffff
#define HWIO_REVMOD_PN_LONG_STATE_L_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071140)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_0_PN_I_LONG_MASK_H_ADDR, HWIO_REVMOD_0_PN_I_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_PN_I_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_0_PN_I_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_PN_I_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_0_PN_I_LONG_MASK_H_IN)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_0_PN_I_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071144)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_0_PN_I_LONG_MASK_L_ADDR, HWIO_REVMOD_0_PN_I_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_PN_I_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_0_PN_I_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_PN_I_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_0_PN_I_LONG_MASK_L_IN)
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_0_PN_I_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071148)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_1_PN_I_LONG_MASK_H_ADDR, HWIO_REVMOD_1_PN_I_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_PN_I_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_1_PN_I_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_PN_I_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_1_PN_I_LONG_MASK_H_IN)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_1_PN_I_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007114c)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_1_PN_I_LONG_MASK_L_ADDR, HWIO_REVMOD_1_PN_I_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_PN_I_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_1_PN_I_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_PN_I_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_1_PN_I_LONG_MASK_L_IN)
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_1_PN_I_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071150)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_2_PN_I_LONG_MASK_H_ADDR, HWIO_REVMOD_2_PN_I_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_PN_I_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_2_PN_I_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_PN_I_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_2_PN_I_LONG_MASK_H_IN)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_2_PN_I_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071154)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_2_PN_I_LONG_MASK_L_ADDR, HWIO_REVMOD_2_PN_I_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_PN_I_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_2_PN_I_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_PN_I_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_2_PN_I_LONG_MASK_L_IN)
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_2_PN_I_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071158)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_0_PN_Q_LONG_MASK_H_ADDR, HWIO_REVMOD_0_PN_Q_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_PN_Q_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_0_PN_Q_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_PN_Q_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_0_PN_Q_LONG_MASK_H_IN)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007115c)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_0_PN_Q_LONG_MASK_L_ADDR, HWIO_REVMOD_0_PN_Q_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_PN_Q_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_0_PN_Q_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_PN_Q_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_0_PN_Q_LONG_MASK_L_IN)
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_0_PN_Q_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071160)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_1_PN_Q_LONG_MASK_H_ADDR, HWIO_REVMOD_1_PN_Q_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_PN_Q_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_1_PN_Q_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_PN_Q_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_1_PN_Q_LONG_MASK_H_IN)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071164)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_1_PN_Q_LONG_MASK_L_ADDR, HWIO_REVMOD_1_PN_Q_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_PN_Q_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_1_PN_Q_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_PN_Q_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_1_PN_Q_LONG_MASK_L_IN)
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_1_PN_Q_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00071168)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_RMSK                                                      0x3ff
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_IN          \
        in_dword_masked(HWIO_REVMOD_2_PN_Q_LONG_MASK_H_ADDR, HWIO_REVMOD_2_PN_Q_LONG_MASK_H_RMSK)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_PN_Q_LONG_MASK_H_ADDR, m)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_OUT(v)      \
        out_dword(HWIO_REVMOD_2_PN_Q_LONG_MASK_H_ADDR,v)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_PN_Q_LONG_MASK_H_ADDR,m,v,HWIO_REVMOD_2_PN_Q_LONG_MASK_H_IN)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_DATA_BMSK                                                 0x3ff
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_H_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007116c)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_RMSK                                                 0xffffffff
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_IN          \
        in_dword_masked(HWIO_REVMOD_2_PN_Q_LONG_MASK_L_ADDR, HWIO_REVMOD_2_PN_Q_LONG_MASK_L_RMSK)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_PN_Q_LONG_MASK_L_ADDR, m)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_OUT(v)      \
        out_dword(HWIO_REVMOD_2_PN_Q_LONG_MASK_L_ADDR,v)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_PN_Q_LONG_MASK_L_ADDR,m,v,HWIO_REVMOD_2_PN_Q_LONG_MASK_L_IN)
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_DATA_BMSK                                            0xffffffff
#define HWIO_REVMOD_2_PN_Q_LONG_MASK_L_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_0_MCDO_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071170)
#define HWIO_REVMOD_0_MCDO_CTL_RMSK                                                            0x10007
#define HWIO_REVMOD_0_MCDO_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_0_MCDO_CTL_ADDR, HWIO_REVMOD_0_MCDO_CTL_RMSK)
#define HWIO_REVMOD_0_MCDO_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_MCDO_CTL_ADDR, m)
#define HWIO_REVMOD_0_MCDO_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_0_MCDO_CTL_ADDR,v)
#define HWIO_REVMOD_0_MCDO_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_MCDO_CTL_ADDR,m,v,HWIO_REVMOD_0_MCDO_CTL_IN)
#define HWIO_REVMOD_0_MCDO_CTL_EN_BMSK                                                         0x10000
#define HWIO_REVMOD_0_MCDO_CTL_EN_SHFT                                                            0x10
#define HWIO_REVMOD_0_MCDO_CTL_FOC_CTL_BMSK                                                        0x7
#define HWIO_REVMOD_0_MCDO_CTL_FOC_CTL_SHFT                                                        0x0

#define HWIO_REVMOD_1_MCDO_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071174)
#define HWIO_REVMOD_1_MCDO_CTL_RMSK                                                            0x10007
#define HWIO_REVMOD_1_MCDO_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_1_MCDO_CTL_ADDR, HWIO_REVMOD_1_MCDO_CTL_RMSK)
#define HWIO_REVMOD_1_MCDO_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_MCDO_CTL_ADDR, m)
#define HWIO_REVMOD_1_MCDO_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_1_MCDO_CTL_ADDR,v)
#define HWIO_REVMOD_1_MCDO_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_MCDO_CTL_ADDR,m,v,HWIO_REVMOD_1_MCDO_CTL_IN)
#define HWIO_REVMOD_1_MCDO_CTL_EN_BMSK                                                         0x10000
#define HWIO_REVMOD_1_MCDO_CTL_EN_SHFT                                                            0x10
#define HWIO_REVMOD_1_MCDO_CTL_FOC_CTL_BMSK                                                        0x7
#define HWIO_REVMOD_1_MCDO_CTL_FOC_CTL_SHFT                                                        0x0

#define HWIO_REVMOD_2_MCDO_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071178)
#define HWIO_REVMOD_2_MCDO_CTL_RMSK                                                            0x10007
#define HWIO_REVMOD_2_MCDO_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_2_MCDO_CTL_ADDR, HWIO_REVMOD_2_MCDO_CTL_RMSK)
#define HWIO_REVMOD_2_MCDO_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_MCDO_CTL_ADDR, m)
#define HWIO_REVMOD_2_MCDO_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_2_MCDO_CTL_ADDR,v)
#define HWIO_REVMOD_2_MCDO_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_MCDO_CTL_ADDR,m,v,HWIO_REVMOD_2_MCDO_CTL_IN)
#define HWIO_REVMOD_2_MCDO_CTL_EN_BMSK                                                         0x10000
#define HWIO_REVMOD_2_MCDO_CTL_EN_SHFT                                                            0x10
#define HWIO_REVMOD_2_MCDO_CTL_FOC_CTL_BMSK                                                        0x7
#define HWIO_REVMOD_2_MCDO_CTL_FOC_CTL_SHFT                                                        0x0

#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007117c)
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_RMSK                                                         0x7
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_0_MCDO_FOC_PN_CTL_ADDR, HWIO_REVMOD_0_MCDO_FOC_PN_CTL_RMSK)
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_MCDO_FOC_PN_CTL_ADDR, m)
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_0_MCDO_FOC_PN_CTL_ADDR,v)
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_MCDO_FOC_PN_CTL_ADDR,m,v,HWIO_REVMOD_0_MCDO_FOC_PN_CTL_IN)
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_PN_CTL_BMSK                                                  0x7
#define HWIO_REVMOD_0_MCDO_FOC_PN_CTL_PN_CTL_SHFT                                                  0x0

#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071180)
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_RMSK                                                         0x7
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_1_MCDO_FOC_PN_CTL_ADDR, HWIO_REVMOD_1_MCDO_FOC_PN_CTL_RMSK)
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_MCDO_FOC_PN_CTL_ADDR, m)
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_1_MCDO_FOC_PN_CTL_ADDR,v)
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_MCDO_FOC_PN_CTL_ADDR,m,v,HWIO_REVMOD_1_MCDO_FOC_PN_CTL_IN)
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_PN_CTL_BMSK                                                  0x7
#define HWIO_REVMOD_1_MCDO_FOC_PN_CTL_PN_CTL_SHFT                                                  0x0

#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071184)
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_RMSK                                                         0x7
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_2_MCDO_FOC_PN_CTL_ADDR, HWIO_REVMOD_2_MCDO_FOC_PN_CTL_RMSK)
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_MCDO_FOC_PN_CTL_ADDR, m)
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_2_MCDO_FOC_PN_CTL_ADDR,v)
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_MCDO_FOC_PN_CTL_ADDR,m,v,HWIO_REVMOD_2_MCDO_FOC_PN_CTL_IN)
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_PN_CTL_BMSK                                                  0x7
#define HWIO_REVMOD_2_MCDO_FOC_PN_CTL_PN_CTL_SHFT                                                  0x0

#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00071188)
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_RMSK                                                       0x7
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_ADDR, HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_RMSK)
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_ADDR, m)
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_ADDR,v)
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_ADDR,m,v,HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_IN)
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_TRAFFIC_CTL_BMSK                                           0x7
#define HWIO_REVMOD_MCDO_TRAFFIC_PN_CTL_TRAFFIC_CTL_SHFT                                           0x0

#define HWIO_REVMOD_PN_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0007118c)
#define HWIO_REVMOD_PN_CTL_RMSK                                                                    0xf
#define HWIO_REVMOD_PN_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_PN_CTL_ADDR, HWIO_REVMOD_PN_CTL_RMSK)
#define HWIO_REVMOD_PN_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PN_CTL_ADDR, m)
#define HWIO_REVMOD_PN_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_PN_CTL_ADDR,v)
#define HWIO_REVMOD_PN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PN_CTL_ADDR,m,v,HWIO_REVMOD_PN_CTL_IN)
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_BMSK                                                          0x8
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_SHFT                                                          0x3
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_BMSK                                                  0x4
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_SHFT                                                  0x2
#define HWIO_REVMOD_PN_CTL_PN_I_LONG_CODE_LOAD_BMSK                                                0x2
#define HWIO_REVMOD_PN_CTL_PN_I_LONG_CODE_LOAD_SHFT                                                0x1
#define HWIO_REVMOD_PN_CTL_PN_Q_LONG_CODE_LOAD_BMSK                                                0x1
#define HWIO_REVMOD_PN_CTL_PN_Q_LONG_CODE_LOAD_SHFT                                                0x0

#define HWIO_REVMOD_FRAME_OFFSET_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00071190)
#define HWIO_REVMOD_FRAME_OFFSET_RMSK                                                              0xf
#define HWIO_REVMOD_FRAME_OFFSET_IN          \
        in_dword_masked(HWIO_REVMOD_FRAME_OFFSET_ADDR, HWIO_REVMOD_FRAME_OFFSET_RMSK)
#define HWIO_REVMOD_FRAME_OFFSET_INM(m)      \
        in_dword_masked(HWIO_REVMOD_FRAME_OFFSET_ADDR, m)
#define HWIO_REVMOD_FRAME_OFFSET_OUT(v)      \
        out_dword(HWIO_REVMOD_FRAME_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRAME_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_FRAME_OFFSET_ADDR,m,v,HWIO_REVMOD_FRAME_OFFSET_IN)
#define HWIO_REVMOD_FRAME_OFFSET_DATA_BMSK                                                         0xf
#define HWIO_REVMOD_FRAME_OFFSET_DATA_SHFT                                                         0x0

#define HWIO_REVMOD_TIME_STAMP_CTL_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00071194)
#define HWIO_REVMOD_TIME_STAMP_CTL_RMSK                                                            0x1
#define HWIO_REVMOD_TIME_STAMP_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_CTL_ADDR, HWIO_REVMOD_TIME_STAMP_CTL_RMSK)
#define HWIO_REVMOD_TIME_STAMP_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_CTL_ADDR, m)
#define HWIO_REVMOD_TIME_STAMP_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_TIME_STAMP_CTL_ADDR,v)
#define HWIO_REVMOD_TIME_STAMP_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_TIME_STAMP_CTL_ADDR,m,v,HWIO_REVMOD_TIME_STAMP_CTL_IN)
#define HWIO_REVMOD_TIME_STAMP_CTL_DATA_BMSK                                                       0x1
#define HWIO_REVMOD_TIME_STAMP_CTL_DATA_SHFT                                                       0x0

#define HWIO_REVMOD_TIME_STAMP_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071198)
#define HWIO_REVMOD_TIME_STAMP_RMSK                                                             0x1fff
#define HWIO_REVMOD_TIME_STAMP_IN          \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_ADDR, HWIO_REVMOD_TIME_STAMP_RMSK)
#define HWIO_REVMOD_TIME_STAMP_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_ADDR, m)
#define HWIO_REVMOD_TIME_STAMP_FRAME_COUNT_BMSK                                                 0x1fc0
#define HWIO_REVMOD_TIME_STAMP_FRAME_COUNT_SHFT                                                    0x6
#define HWIO_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_BMSK                                         0x3f
#define HWIO_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_SHFT                                          0x0

#define HWIO_REVMOD_TIME_STAMP2_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007119c)
#define HWIO_REVMOD_TIME_STAMP2_RMSK                                                            0xffff
#define HWIO_REVMOD_TIME_STAMP2_IN          \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP2_ADDR, HWIO_REVMOD_TIME_STAMP2_RMSK)
#define HWIO_REVMOD_TIME_STAMP2_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP2_ADDR, m)
#define HWIO_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_BMSK                                          0x8000
#define HWIO_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_SHFT                                             0xf
#define HWIO_REVMOD_TIME_STAMP2_ZEROS_BMSK                                                      0x7e00
#define HWIO_REVMOD_TIME_STAMP2_ZEROS_SHFT                                                         0x9
#define HWIO_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_BMSK                                      0x1ff
#define HWIO_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_SHFT                                        0x0

#define HWIO_REVMOD_FRM_CNT_OFFSET_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000711a0)
#define HWIO_REVMOD_FRM_CNT_OFFSET_RMSK                                                           0x7f
#define HWIO_REVMOD_FRM_CNT_OFFSET_IN          \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR, HWIO_REVMOD_FRM_CNT_OFFSET_RMSK)
#define HWIO_REVMOD_FRM_CNT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR, m)
#define HWIO_REVMOD_FRM_CNT_OFFSET_OUT(v)      \
        out_dword(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRM_CNT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR,m,v,HWIO_REVMOD_FRM_CNT_OFFSET_IN)
#define HWIO_REVMOD_FRM_CNT_OFFSET_DATA_BMSK                                                      0x7f
#define HWIO_REVMOD_FRM_CNT_OFFSET_DATA_SHFT                                                       0x0

#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000711a4)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_RMSK                                                        0x1
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, HWIO_REVMOD_FRM_CNT_OFFSET_CTL_RMSK)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, m)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,v)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,m,v,HWIO_REVMOD_FRM_CNT_OFFSET_CTL_IN)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_DATA_BMSK                                                   0x1
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_DATA_SHFT                                                   0x0

#define HWIO_REVMOD_TX_TIME_LATCH_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000711a8)
#define HWIO_REVMOD_TX_TIME_LATCH_RMSK                                                             0x1
#define HWIO_REVMOD_TX_TIME_LATCH_OUT(v)      \
        out_dword(HWIO_REVMOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_REVMOD_TX_TIME_LATCH_LATCH_BMSK                                                       0x1
#define HWIO_REVMOD_TX_TIME_LATCH_LATCH_SHFT                                                       0x0

#define HWIO_REVMOD_TX_TIME_RD_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000711ac)
#define HWIO_REVMOD_TX_TIME_RD_RMSK                                                          0x3ffffff
#define HWIO_REVMOD_TX_TIME_RD_IN          \
        in_dword_masked(HWIO_REVMOD_TX_TIME_RD_ADDR, HWIO_REVMOD_TX_TIME_RD_RMSK)
#define HWIO_REVMOD_TX_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TX_TIME_RD_ADDR, m)
#define HWIO_REVMOD_TX_TIME_RD_DATA_BMSK                                                     0x3ffffff
#define HWIO_REVMOD_TX_TIME_RD_DATA_SHFT                                                           0x0

#define HWIO_REVMOD_FRAME_INT_OFFSET_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000711b0)
#define HWIO_REVMOD_FRAME_INT_OFFSET_RMSK                                                      0x3ffff
#define HWIO_REVMOD_FRAME_INT_OFFSET_IN          \
        in_dword_masked(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR, HWIO_REVMOD_FRAME_INT_OFFSET_RMSK)
#define HWIO_REVMOD_FRAME_INT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR, m)
#define HWIO_REVMOD_FRAME_INT_OFFSET_OUT(v)      \
        out_dword(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRAME_INT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR,m,v,HWIO_REVMOD_FRAME_INT_OFFSET_IN)
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_BMSK                                                   0x20000
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_SHFT                                                      0x11
#define HWIO_REVMOD_FRAME_INT_OFFSET_CHIP_BMSK                                                 0x1fff0
#define HWIO_REVMOD_FRAME_INT_OFFSET_CHIP_SHFT                                                     0x4
#define HWIO_REVMOD_FRAME_INT_OFFSET_SLOT_BMSK                                                     0xf
#define HWIO_REVMOD_FRAME_INT_OFFSET_SLOT_SHFT                                                     0x0

#define HWIO_REVMOD_ENC_RATE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000711b4)
#define HWIO_REVMOD_ENC_RATE_RMSK                                                                  0xf
#define HWIO_REVMOD_ENC_RATE_IN          \
        in_dword_masked(HWIO_REVMOD_ENC_RATE_ADDR, HWIO_REVMOD_ENC_RATE_RMSK)
#define HWIO_REVMOD_ENC_RATE_INM(m)      \
        in_dword_masked(HWIO_REVMOD_ENC_RATE_ADDR, m)
#define HWIO_REVMOD_ENC_RATE_OUT(v)      \
        out_dword(HWIO_REVMOD_ENC_RATE_ADDR,v)
#define HWIO_REVMOD_ENC_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_ENC_RATE_ADDR,m,v,HWIO_REVMOD_ENC_RATE_IN)
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_BMSK                                                         0xf
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_SHFT                                                         0x0

#define HWIO_REVMOD_EDI_CONTROL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000711b8)
#define HWIO_REVMOD_EDI_CONTROL_RMSK                                                               0x6
#define HWIO_REVMOD_EDI_CONTROL_IN          \
        in_dword_masked(HWIO_REVMOD_EDI_CONTROL_ADDR, HWIO_REVMOD_EDI_CONTROL_RMSK)
#define HWIO_REVMOD_EDI_CONTROL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_EDI_CONTROL_ADDR, m)
#define HWIO_REVMOD_EDI_CONTROL_OUT(v)      \
        out_dword(HWIO_REVMOD_EDI_CONTROL_ADDR,v)
#define HWIO_REVMOD_EDI_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_EDI_CONTROL_ADDR,m,v,HWIO_REVMOD_EDI_CONTROL_IN)
#define HWIO_REVMOD_EDI_CONTROL_EDI_ABORT_BMSK                                                     0x4
#define HWIO_REVMOD_EDI_CONTROL_EDI_ABORT_SHFT                                                     0x2
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_BMSK                                                       0x2
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_SHFT                                                       0x1

#define HWIO_REVMOD_EDI_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000711e4)
#define HWIO_REVMOD_EDI_STATUS_RMSK                                                                0x1
#define HWIO_REVMOD_EDI_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_EDI_STATUS_ADDR, HWIO_REVMOD_EDI_STATUS_RMSK)
#define HWIO_REVMOD_EDI_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_EDI_STATUS_ADDR, m)
#define HWIO_REVMOD_EDI_STATUS_EDI_READY_BMSK                                                      0x1
#define HWIO_REVMOD_EDI_STATUS_EDI_READY_SHFT                                                      0x0

#define HWIO_REVMOD_TENC_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000711bc)
#define HWIO_REVMOD_TENC_CTL_RMSK                                                                  0x1
#define HWIO_REVMOD_TENC_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_TENC_CTL_ADDR, HWIO_REVMOD_TENC_CTL_RMSK)
#define HWIO_REVMOD_TENC_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TENC_CTL_ADDR, m)
#define HWIO_REVMOD_TENC_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_TENC_CTL_ADDR,v)
#define HWIO_REVMOD_TENC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_TENC_CTL_ADDR,m,v,HWIO_REVMOD_TENC_CTL_IN)
#define HWIO_REVMOD_TENC_CTL_DATA_BMSK                                                             0x1
#define HWIO_REVMOD_TENC_CTL_DATA_SHFT                                                             0x0

#define HWIO_REVMOD_TENC_STATUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000711c0)
#define HWIO_REVMOD_TENC_STATUS_RMSK                                                               0x7
#define HWIO_REVMOD_TENC_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_TENC_STATUS_ADDR, HWIO_REVMOD_TENC_STATUS_RMSK)
#define HWIO_REVMOD_TENC_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TENC_STATUS_ADDR, m)
#define HWIO_REVMOD_TENC_STATUS_ENC_WAIT_STATUS_BMSK                                               0x4
#define HWIO_REVMOD_TENC_STATUS_ENC_WAIT_STATUS_SHFT                                               0x2
#define HWIO_REVMOD_TENC_STATUS_TDM_EDO_ERR_BMSK                                                   0x2
#define HWIO_REVMOD_TENC_STATUS_TDM_EDO_ERR_SHFT                                                   0x1
#define HWIO_REVMOD_TENC_STATUS_EDI_READY_BMSK                                                     0x1
#define HWIO_REVMOD_TENC_STATUS_EDI_READY_SHFT                                                     0x0

#define HWIO_REVMOD_0_INBUF_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000711c4)
#define HWIO_REVMOD_0_INBUF_STATUS_RMSK                                                           0x1f
#define HWIO_REVMOD_0_INBUF_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_0_INBUF_STATUS_ADDR, HWIO_REVMOD_0_INBUF_STATUS_RMSK)
#define HWIO_REVMOD_0_INBUF_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_INBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_0_INBUF_STATUS_ENC_PROG_BMSK                                                  0x10
#define HWIO_REVMOD_0_INBUF_STATUS_ENC_PROG_SHFT                                                   0x4
#define HWIO_REVMOD_0_INBUF_STATUS_ENC_MUX_BMSK                                                    0xc
#define HWIO_REVMOD_0_INBUF_STATUS_ENC_MUX_SHFT                                                    0x2
#define HWIO_REVMOD_0_INBUF_STATUS_INBUF_MUX_BMSK                                                  0x3
#define HWIO_REVMOD_0_INBUF_STATUS_INBUF_MUX_SHFT                                                  0x0

#define HWIO_REVMOD_1_INBUF_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000711c8)
#define HWIO_REVMOD_1_INBUF_STATUS_RMSK                                                           0x1f
#define HWIO_REVMOD_1_INBUF_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_1_INBUF_STATUS_ADDR, HWIO_REVMOD_1_INBUF_STATUS_RMSK)
#define HWIO_REVMOD_1_INBUF_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_INBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_1_INBUF_STATUS_ENC_PROG_BMSK                                                  0x10
#define HWIO_REVMOD_1_INBUF_STATUS_ENC_PROG_SHFT                                                   0x4
#define HWIO_REVMOD_1_INBUF_STATUS_ENC_MUX_BMSK                                                    0xc
#define HWIO_REVMOD_1_INBUF_STATUS_ENC_MUX_SHFT                                                    0x2
#define HWIO_REVMOD_1_INBUF_STATUS_INBUF_MUX_BMSK                                                  0x3
#define HWIO_REVMOD_1_INBUF_STATUS_INBUF_MUX_SHFT                                                  0x0

#define HWIO_REVMOD_2_INBUF_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000711cc)
#define HWIO_REVMOD_2_INBUF_STATUS_RMSK                                                           0x1f
#define HWIO_REVMOD_2_INBUF_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_2_INBUF_STATUS_ADDR, HWIO_REVMOD_2_INBUF_STATUS_RMSK)
#define HWIO_REVMOD_2_INBUF_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_INBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_2_INBUF_STATUS_ENC_PROG_BMSK                                                  0x10
#define HWIO_REVMOD_2_INBUF_STATUS_ENC_PROG_SHFT                                                   0x4
#define HWIO_REVMOD_2_INBUF_STATUS_ENC_MUX_BMSK                                                    0xc
#define HWIO_REVMOD_2_INBUF_STATUS_ENC_MUX_SHFT                                                    0x2
#define HWIO_REVMOD_2_INBUF_STATUS_INBUF_MUX_BMSK                                                  0x3
#define HWIO_REVMOD_2_INBUF_STATUS_INBUF_MUX_SHFT                                                  0x0

#define HWIO_REVMOD_OUTBUF_STATUS_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000711d0)
#define HWIO_REVMOD_OUTBUF_STATUS_RMSK                                                             0x1
#define HWIO_REVMOD_OUTBUF_STATUS_IN          \
        in_dword_masked(HWIO_REVMOD_OUTBUF_STATUS_ADDR, HWIO_REVMOD_OUTBUF_STATUS_RMSK)
#define HWIO_REVMOD_OUTBUF_STATUS_INM(m)      \
        in_dword_masked(HWIO_REVMOD_OUTBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_OUTBUF_STATUS_RD_MUX_BMSK                                                      0x1
#define HWIO_REVMOD_OUTBUF_STATUS_RD_MUX_SHFT                                                      0x0

#define HWIO_REVMOD_RRI_REQUEST_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000711d4)
#define HWIO_REVMOD_RRI_REQUEST_RMSK                                                               0xf
#define HWIO_REVMOD_RRI_REQUEST_IN          \
        in_dword_masked(HWIO_REVMOD_RRI_REQUEST_ADDR, HWIO_REVMOD_RRI_REQUEST_RMSK)
#define HWIO_REVMOD_RRI_REQUEST_INM(m)      \
        in_dword_masked(HWIO_REVMOD_RRI_REQUEST_ADDR, m)
#define HWIO_REVMOD_RRI_REQUEST_OUT(v)      \
        out_dword(HWIO_REVMOD_RRI_REQUEST_ADDR,v)
#define HWIO_REVMOD_RRI_REQUEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_RRI_REQUEST_ADDR,m,v,HWIO_REVMOD_RRI_REQUEST_IN)
#define HWIO_REVMOD_RRI_REQUEST_ACCESS_PILOT_BMSK                                                  0x8
#define HWIO_REVMOD_RRI_REQUEST_ACCESS_PILOT_SHFT                                                  0x3
#define HWIO_REVMOD_RRI_REQUEST_RRI_REQUEST_BMSK                                                   0x7
#define HWIO_REVMOD_RRI_REQUEST_RRI_REQUEST_SHFT                                                   0x0

#define HWIO_REVMOD_MOD_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000711d8)
#define HWIO_REVMOD_MOD_CTL_RMSK                                                                   0x1
#define HWIO_REVMOD_MOD_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_MOD_CTL_ADDR, HWIO_REVMOD_MOD_CTL_RMSK)
#define HWIO_REVMOD_MOD_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_MOD_CTL_ADDR, m)
#define HWIO_REVMOD_MOD_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_MOD_CTL_ADDR,v)
#define HWIO_REVMOD_MOD_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_MOD_CTL_ADDR,m,v,HWIO_REVMOD_MOD_CTL_IN)
#define HWIO_REVMOD_MOD_CTL_IQ_MOD_CTL_BMSK                                                        0x1
#define HWIO_REVMOD_MOD_CTL_IQ_MOD_CTL_SHFT                                                        0x0

#define HWIO_REVMOD_ENC_MODE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000711dc)
#define HWIO_REVMOD_ENC_MODE_RMSK                                                                  0x4
#define HWIO_REVMOD_ENC_MODE_IN          \
        in_dword_masked(HWIO_REVMOD_ENC_MODE_ADDR, HWIO_REVMOD_ENC_MODE_RMSK)
#define HWIO_REVMOD_ENC_MODE_INM(m)      \
        in_dword_masked(HWIO_REVMOD_ENC_MODE_ADDR, m)
#define HWIO_REVMOD_ENC_MODE_OUT(v)      \
        out_dword(HWIO_REVMOD_ENC_MODE_ADDR,v)
#define HWIO_REVMOD_ENC_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_ENC_MODE_ADDR,m,v,HWIO_REVMOD_ENC_MODE_IN)
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_BMSK                                                      0x4
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_SHFT                                                      0x2

#define HWIO_REVMOD_PA_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000711e0)
#define HWIO_REVMOD_PA_CTL_RMSK                                                                   0x16
#define HWIO_REVMOD_PA_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_PA_CTL_ADDR, HWIO_REVMOD_PA_CTL_RMSK)
#define HWIO_REVMOD_PA_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PA_CTL_ADDR, m)
#define HWIO_REVMOD_PA_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_PA_CTL_ADDR,v)
#define HWIO_REVMOD_PA_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PA_CTL_ADDR,m,v,HWIO_REVMOD_PA_CTL_IN)
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_BMSK                                                       0x10
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_SHFT                                                        0x4
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_BMSK                                                       0x4
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_SHFT                                                       0x2
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_BMSK                                                        0x2
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_SHFT                                                        0x1

#define HWIO_MOD_CDMA_TX_INT_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000711f8)
#define HWIO_MOD_CDMA_TX_INT_STATUS_RMSK                                                          0x3f
#define HWIO_MOD_CDMA_TX_INT_STATUS_IN          \
        in_dword_masked(HWIO_MOD_CDMA_TX_INT_STATUS_ADDR, HWIO_MOD_CDMA_TX_INT_STATUS_RMSK)
#define HWIO_MOD_CDMA_TX_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_MOD_CDMA_TX_INT_STATUS_ADDR, m)
#define HWIO_MOD_CDMA_TX_INT_STATUS_SDO_FRAME_INT_BMSK                                            0x20
#define HWIO_MOD_CDMA_TX_INT_STATUS_SDO_FRAME_INT_SHFT                                             0x5
#define HWIO_MOD_CDMA_TX_INT_STATUS_FRAME_INT_BMSK                                                0x10
#define HWIO_MOD_CDMA_TX_INT_STATUS_FRAME_INT_SHFT                                                 0x4
#define HWIO_MOD_CDMA_TX_INT_STATUS_MOD_TX_FR_INT_BMSK                                             0x8
#define HWIO_MOD_CDMA_TX_INT_STATUS_MOD_TX_FR_INT_SHFT                                             0x3
#define HWIO_MOD_CDMA_TX_INT_STATUS_SDO_PER_SLOT_INT_BMSK                                          0x4
#define HWIO_MOD_CDMA_TX_INT_STATUS_SDO_PER_SLOT_INT_SHFT                                          0x2
#define HWIO_MOD_CDMA_TX_INT_STATUS_PER_SLOT_INT_BMSK                                              0x2
#define HWIO_MOD_CDMA_TX_INT_STATUS_PER_SLOT_INT_SHFT                                              0x1
#define HWIO_MOD_CDMA_TX_INT_STATUS_MOD_TX_1_25_MS_INT_BMSK                                        0x1
#define HWIO_MOD_CDMA_TX_INT_STATUS_MOD_TX_1_25_MS_INT_SHFT                                        0x0

#define HWIO_MOD_CDMA_TX_INT_CLR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000711fc)
#define HWIO_MOD_CDMA_TX_INT_CLR_RMSK                                                             0x3f
#define HWIO_MOD_CDMA_TX_INT_CLR_OUT(v)      \
        out_dword(HWIO_MOD_CDMA_TX_INT_CLR_ADDR,v)
#define HWIO_MOD_CDMA_TX_INT_CLR_SDO_FRAME_INT_CLR_BMSK                                           0x20
#define HWIO_MOD_CDMA_TX_INT_CLR_SDO_FRAME_INT_CLR_SHFT                                            0x5
#define HWIO_MOD_CDMA_TX_INT_CLR_FRAME_INT_CLR_BMSK                                               0x10
#define HWIO_MOD_CDMA_TX_INT_CLR_FRAME_INT_CLR_SHFT                                                0x4
#define HWIO_MOD_CDMA_TX_INT_CLR_MOD_TX_FR_INT_CLR_BMSK                                            0x8
#define HWIO_MOD_CDMA_TX_INT_CLR_MOD_TX_FR_INT_CLR_SHFT                                            0x3
#define HWIO_MOD_CDMA_TX_INT_CLR_SDO_PER_SLOT_INT_CLR_BMSK                                         0x4
#define HWIO_MOD_CDMA_TX_INT_CLR_SDO_PER_SLOT_INT_CLR_SHFT                                         0x2
#define HWIO_MOD_CDMA_TX_INT_CLR_PER_SLOT_INT_CLR_BMSK                                             0x2
#define HWIO_MOD_CDMA_TX_INT_CLR_PER_SLOT_INT_CLR_SHFT                                             0x1
#define HWIO_MOD_CDMA_TX_INT_CLR_MOD_TX_1_25_MS_INT_CLR_BMSK                                       0x1
#define HWIO_MOD_CDMA_TX_INT_CLR_MOD_TX_1_25_MS_INT_CLR_SHFT                                       0x0

#define HWIO_MOD_CDMA_TX_INT_EN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071200)
#define HWIO_MOD_CDMA_TX_INT_EN_RMSK                                                              0x3f
#define HWIO_MOD_CDMA_TX_INT_EN_IN          \
        in_dword_masked(HWIO_MOD_CDMA_TX_INT_EN_ADDR, HWIO_MOD_CDMA_TX_INT_EN_RMSK)
#define HWIO_MOD_CDMA_TX_INT_EN_INM(m)      \
        in_dword_masked(HWIO_MOD_CDMA_TX_INT_EN_ADDR, m)
#define HWIO_MOD_CDMA_TX_INT_EN_OUT(v)      \
        out_dword(HWIO_MOD_CDMA_TX_INT_EN_ADDR,v)
#define HWIO_MOD_CDMA_TX_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CDMA_TX_INT_EN_ADDR,m,v,HWIO_MOD_CDMA_TX_INT_EN_IN)
#define HWIO_MOD_CDMA_TX_INT_EN_SDO_FRAME_INT_EN_BMSK                                             0x20
#define HWIO_MOD_CDMA_TX_INT_EN_SDO_FRAME_INT_EN_SHFT                                              0x5
#define HWIO_MOD_CDMA_TX_INT_EN_FRAME_INT_EN_BMSK                                                 0x10
#define HWIO_MOD_CDMA_TX_INT_EN_FRAME_INT_EN_SHFT                                                  0x4
#define HWIO_MOD_CDMA_TX_INT_EN_MOD_TX_FR_INT_EN_BMSK                                              0x8
#define HWIO_MOD_CDMA_TX_INT_EN_MOD_TX_FR_INT_EN_SHFT                                              0x3
#define HWIO_MOD_CDMA_TX_INT_EN_SDO_PER_SLOT_INT_EN_BMSK                                           0x4
#define HWIO_MOD_CDMA_TX_INT_EN_SDO_PER_SLOT_INT_EN_SHFT                                           0x2
#define HWIO_MOD_CDMA_TX_INT_EN_PER_SLOT_INT_EN_BMSK                                               0x2
#define HWIO_MOD_CDMA_TX_INT_EN_PER_SLOT_INT_EN_SHFT                                               0x1
#define HWIO_MOD_CDMA_TX_INT_EN_MOD_TX_1_25_MS_INT_EN_BMSK                                         0x1
#define HWIO_MOD_CDMA_TX_INT_EN_MOD_TX_1_25_MS_INT_EN_SHFT                                         0x0

#define HWIO_MOD_SDO_SLOT_OFFSET_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00071220)
#define HWIO_MOD_SDO_SLOT_OFFSET_RMSK                                                              0xf
#define HWIO_MOD_SDO_SLOT_OFFSET_IN          \
        in_dword_masked(HWIO_MOD_SDO_SLOT_OFFSET_ADDR, HWIO_MOD_SDO_SLOT_OFFSET_RMSK)
#define HWIO_MOD_SDO_SLOT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_MOD_SDO_SLOT_OFFSET_ADDR, m)
#define HWIO_MOD_SDO_SLOT_OFFSET_OUT(v)      \
        out_dword(HWIO_MOD_SDO_SLOT_OFFSET_ADDR,v)
#define HWIO_MOD_SDO_SLOT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SDO_SLOT_OFFSET_ADDR,m,v,HWIO_MOD_SDO_SLOT_OFFSET_IN)
#define HWIO_MOD_SDO_SLOT_OFFSET_SLOT_OFFSET_BMSK                                                  0xf
#define HWIO_MOD_SDO_SLOT_OFFSET_SLOT_OFFSET_SHFT                                                  0x0

#define HWIO_MOD_SDO_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00071224)
#define HWIO_MOD_SDO_CTL_RMSK                                                                      0x1
#define HWIO_MOD_SDO_CTL_IN          \
        in_dword_masked(HWIO_MOD_SDO_CTL_ADDR, HWIO_MOD_SDO_CTL_RMSK)
#define HWIO_MOD_SDO_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_SDO_CTL_ADDR, m)
#define HWIO_MOD_SDO_CTL_OUT(v)      \
        out_dword(HWIO_MOD_SDO_CTL_ADDR,v)
#define HWIO_MOD_SDO_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SDO_CTL_ADDR,m,v,HWIO_MOD_SDO_CTL_IN)
#define HWIO_MOD_SDO_CTL_MEM_SRC_SEL_BMSK                                                          0x1
#define HWIO_MOD_SDO_CTL_MEM_SRC_SEL_SHFT                                                          0x0

#define HWIO_MOD_SDO_CNTR_RESET_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071228)
#define HWIO_MOD_SDO_CNTR_RESET_RMSK                                                               0x1
#define HWIO_MOD_SDO_CNTR_RESET_IN          \
        in_dword_masked(HWIO_MOD_SDO_CNTR_RESET_ADDR, HWIO_MOD_SDO_CNTR_RESET_RMSK)
#define HWIO_MOD_SDO_CNTR_RESET_INM(m)      \
        in_dword_masked(HWIO_MOD_SDO_CNTR_RESET_ADDR, m)
#define HWIO_MOD_SDO_CNTR_RESET_OUT(v)      \
        out_dword(HWIO_MOD_SDO_CNTR_RESET_ADDR,v)
#define HWIO_MOD_SDO_CNTR_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SDO_CNTR_RESET_ADDR,m,v,HWIO_MOD_SDO_CNTR_RESET_IN)
#define HWIO_MOD_SDO_CNTR_RESET_SDO_TIMING_CLR_BMSK                                                0x1
#define HWIO_MOD_SDO_CNTR_RESET_SDO_TIMING_CLR_SHFT                                                0x0

#define HWIO_REVMOD_0_DSP_INBUF_MUX_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007122c)
#define HWIO_REVMOD_0_DSP_INBUF_MUX_RMSK                                                           0x3
#define HWIO_REVMOD_0_DSP_INBUF_MUX_IN          \
        in_dword_masked(HWIO_REVMOD_0_DSP_INBUF_MUX_ADDR, HWIO_REVMOD_0_DSP_INBUF_MUX_RMSK)
#define HWIO_REVMOD_0_DSP_INBUF_MUX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_DSP_INBUF_MUX_ADDR, m)
#define HWIO_REVMOD_0_DSP_INBUF_MUX_OUT(v)      \
        out_dword(HWIO_REVMOD_0_DSP_INBUF_MUX_ADDR,v)
#define HWIO_REVMOD_0_DSP_INBUF_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_DSP_INBUF_MUX_ADDR,m,v,HWIO_REVMOD_0_DSP_INBUF_MUX_IN)
#define HWIO_REVMOD_0_DSP_INBUF_MUX_DATA_BMSK                                                      0x3
#define HWIO_REVMOD_0_DSP_INBUF_MUX_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_0_DSP_RRI_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071230)
#define HWIO_REVMOD_0_DSP_RRI_RMSK                                                                0x3f
#define HWIO_REVMOD_0_DSP_RRI_IN          \
        in_dword_masked(HWIO_REVMOD_0_DSP_RRI_ADDR, HWIO_REVMOD_0_DSP_RRI_RMSK)
#define HWIO_REVMOD_0_DSP_RRI_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_DSP_RRI_ADDR, m)
#define HWIO_REVMOD_0_DSP_RRI_OUT(v)      \
        out_dword(HWIO_REVMOD_0_DSP_RRI_ADDR,v)
#define HWIO_REVMOD_0_DSP_RRI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_DSP_RRI_ADDR,m,v,HWIO_REVMOD_0_DSP_RRI_IN)
#define HWIO_REVMOD_0_DSP_RRI_RR_INDEX_BMSK                                                       0x3c
#define HWIO_REVMOD_0_DSP_RRI_RR_INDEX_SHFT                                                        0x2
#define HWIO_REVMOD_0_DSP_RRI_SUBPKG_INDEX_BMSK                                                    0x3
#define HWIO_REVMOD_0_DSP_RRI_SUBPKG_INDEX_SHFT                                                    0x0

#define HWIO_REVMOD_0_DSC_VALUE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071234)
#define HWIO_REVMOD_0_DSC_VALUE_RMSK                                                               0xf
#define HWIO_REVMOD_0_DSC_VALUE_IN          \
        in_dword_masked(HWIO_REVMOD_0_DSC_VALUE_ADDR, HWIO_REVMOD_0_DSC_VALUE_RMSK)
#define HWIO_REVMOD_0_DSC_VALUE_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_DSC_VALUE_ADDR, m)
#define HWIO_REVMOD_0_DSC_VALUE_OUT(v)      \
        out_dword(HWIO_REVMOD_0_DSC_VALUE_ADDR,v)
#define HWIO_REVMOD_0_DSC_VALUE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_DSC_VALUE_ADDR,m,v,HWIO_REVMOD_0_DSC_VALUE_IN)
#define HWIO_REVMOD_0_DSC_VALUE_TRANSMIT_ONQ_BMSK                                                  0x8
#define HWIO_REVMOD_0_DSC_VALUE_TRANSMIT_ONQ_SHFT                                                  0x3
#define HWIO_REVMOD_0_DSC_VALUE_DATA_BMSK                                                          0x7
#define HWIO_REVMOD_0_DSC_VALUE_DATA_SHFT                                                          0x0

#define HWIO_REVMOD_0_DRC_CODE_INDEX_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071238)
#define HWIO_REVMOD_0_DRC_CODE_INDEX_RMSK                                                          0xf
#define HWIO_REVMOD_0_DRC_CODE_INDEX_IN          \
        in_dword_masked(HWIO_REVMOD_0_DRC_CODE_INDEX_ADDR, HWIO_REVMOD_0_DRC_CODE_INDEX_RMSK)
#define HWIO_REVMOD_0_DRC_CODE_INDEX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_DRC_CODE_INDEX_ADDR, m)
#define HWIO_REVMOD_0_DRC_CODE_INDEX_OUT(v)      \
        out_dword(HWIO_REVMOD_0_DRC_CODE_INDEX_ADDR,v)
#define HWIO_REVMOD_0_DRC_CODE_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_DRC_CODE_INDEX_ADDR,m,v,HWIO_REVMOD_0_DRC_CODE_INDEX_IN)
#define HWIO_REVMOD_0_DRC_CODE_INDEX_DATA_BMSK                                                     0xf
#define HWIO_REVMOD_0_DRC_CODE_INDEX_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_0_DRC_WALSH_COVER_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007123c)
#define HWIO_REVMOD_0_DRC_WALSH_COVER_RMSK                                                        0x2f
#define HWIO_REVMOD_0_DRC_WALSH_COVER_IN          \
        in_dword_masked(HWIO_REVMOD_0_DRC_WALSH_COVER_ADDR, HWIO_REVMOD_0_DRC_WALSH_COVER_RMSK)
#define HWIO_REVMOD_0_DRC_WALSH_COVER_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_DRC_WALSH_COVER_ADDR, m)
#define HWIO_REVMOD_0_DRC_WALSH_COVER_OUT(v)      \
        out_dword(HWIO_REVMOD_0_DRC_WALSH_COVER_ADDR,v)
#define HWIO_REVMOD_0_DRC_WALSH_COVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_DRC_WALSH_COVER_ADDR,m,v,HWIO_REVMOD_0_DRC_WALSH_COVER_IN)
#define HWIO_REVMOD_0_DRC_WALSH_COVER_TRANSMIT_ONI_BMSK                                           0x20
#define HWIO_REVMOD_0_DRC_WALSH_COVER_TRANSMIT_ONI_SHFT                                            0x5
#define HWIO_REVMOD_0_DRC_WALSH_COVER_WALSH_CODE_BMSK                                              0x8
#define HWIO_REVMOD_0_DRC_WALSH_COVER_WALSH_CODE_SHFT                                              0x3
#define HWIO_REVMOD_0_DRC_WALSH_COVER_DATA_BMSK                                                    0x7
#define HWIO_REVMOD_0_DRC_WALSH_COVER_DATA_SHFT                                                    0x0

#define HWIO_REVMOD_0_ACK_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071240)
#define HWIO_REVMOD_0_ACK_CTL_RMSK                                                                0x5d
#define HWIO_REVMOD_0_ACK_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_0_ACK_CTL_ADDR, HWIO_REVMOD_0_ACK_CTL_RMSK)
#define HWIO_REVMOD_0_ACK_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_ACK_CTL_ADDR, m)
#define HWIO_REVMOD_0_ACK_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_0_ACK_CTL_ADDR,v)
#define HWIO_REVMOD_0_ACK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_ACK_CTL_ADDR,m,v,HWIO_REVMOD_0_ACK_CTL_IN)
#define HWIO_REVMOD_0_ACK_CTL_TRANSMIT_ONQ_BMSK                                                   0x40
#define HWIO_REVMOD_0_ACK_CTL_TRANSMIT_ONQ_SHFT                                                    0x6
#define HWIO_REVMOD_0_ACK_CTL_WALSH_CODE_BMSK                                                     0x18
#define HWIO_REVMOD_0_ACK_CTL_WALSH_CODE_SHFT                                                      0x3
#define HWIO_REVMOD_0_ACK_CTL_DSP_CRC_VAL_BMSK                                                     0x4
#define HWIO_REVMOD_0_ACK_CTL_DSP_CRC_VAL_SHFT                                                     0x2
#define HWIO_REVMOD_0_ACK_CTL_ACK_EN_BMSK                                                          0x1
#define HWIO_REVMOD_0_ACK_CTL_ACK_EN_SHFT                                                          0x0

#define HWIO_REVMOD_1_DSP_INBUF_MUX_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00071244)
#define HWIO_REVMOD_1_DSP_INBUF_MUX_RMSK                                                           0x3
#define HWIO_REVMOD_1_DSP_INBUF_MUX_IN          \
        in_dword_masked(HWIO_REVMOD_1_DSP_INBUF_MUX_ADDR, HWIO_REVMOD_1_DSP_INBUF_MUX_RMSK)
#define HWIO_REVMOD_1_DSP_INBUF_MUX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_DSP_INBUF_MUX_ADDR, m)
#define HWIO_REVMOD_1_DSP_INBUF_MUX_OUT(v)      \
        out_dword(HWIO_REVMOD_1_DSP_INBUF_MUX_ADDR,v)
#define HWIO_REVMOD_1_DSP_INBUF_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_DSP_INBUF_MUX_ADDR,m,v,HWIO_REVMOD_1_DSP_INBUF_MUX_IN)
#define HWIO_REVMOD_1_DSP_INBUF_MUX_DATA_BMSK                                                      0x3
#define HWIO_REVMOD_1_DSP_INBUF_MUX_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_1_DSP_RRI_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071248)
#define HWIO_REVMOD_1_DSP_RRI_RMSK                                                                0x3f
#define HWIO_REVMOD_1_DSP_RRI_IN          \
        in_dword_masked(HWIO_REVMOD_1_DSP_RRI_ADDR, HWIO_REVMOD_1_DSP_RRI_RMSK)
#define HWIO_REVMOD_1_DSP_RRI_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_DSP_RRI_ADDR, m)
#define HWIO_REVMOD_1_DSP_RRI_OUT(v)      \
        out_dword(HWIO_REVMOD_1_DSP_RRI_ADDR,v)
#define HWIO_REVMOD_1_DSP_RRI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_DSP_RRI_ADDR,m,v,HWIO_REVMOD_1_DSP_RRI_IN)
#define HWIO_REVMOD_1_DSP_RRI_RR_INDEX_BMSK                                                       0x3c
#define HWIO_REVMOD_1_DSP_RRI_RR_INDEX_SHFT                                                        0x2
#define HWIO_REVMOD_1_DSP_RRI_SUBPKG_INDEX_BMSK                                                    0x3
#define HWIO_REVMOD_1_DSP_RRI_SUBPKG_INDEX_SHFT                                                    0x0

#define HWIO_REVMOD_1_DSC_VALUE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007124c)
#define HWIO_REVMOD_1_DSC_VALUE_RMSK                                                               0xf
#define HWIO_REVMOD_1_DSC_VALUE_IN          \
        in_dword_masked(HWIO_REVMOD_1_DSC_VALUE_ADDR, HWIO_REVMOD_1_DSC_VALUE_RMSK)
#define HWIO_REVMOD_1_DSC_VALUE_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_DSC_VALUE_ADDR, m)
#define HWIO_REVMOD_1_DSC_VALUE_OUT(v)      \
        out_dword(HWIO_REVMOD_1_DSC_VALUE_ADDR,v)
#define HWIO_REVMOD_1_DSC_VALUE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_DSC_VALUE_ADDR,m,v,HWIO_REVMOD_1_DSC_VALUE_IN)
#define HWIO_REVMOD_1_DSC_VALUE_TRANSMIT_ONQ_BMSK                                                  0x8
#define HWIO_REVMOD_1_DSC_VALUE_TRANSMIT_ONQ_SHFT                                                  0x3
#define HWIO_REVMOD_1_DSC_VALUE_DATA_BMSK                                                          0x7
#define HWIO_REVMOD_1_DSC_VALUE_DATA_SHFT                                                          0x0

#define HWIO_REVMOD_1_DRC_CODE_INDEX_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071250)
#define HWIO_REVMOD_1_DRC_CODE_INDEX_RMSK                                                          0xf
#define HWIO_REVMOD_1_DRC_CODE_INDEX_IN          \
        in_dword_masked(HWIO_REVMOD_1_DRC_CODE_INDEX_ADDR, HWIO_REVMOD_1_DRC_CODE_INDEX_RMSK)
#define HWIO_REVMOD_1_DRC_CODE_INDEX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_DRC_CODE_INDEX_ADDR, m)
#define HWIO_REVMOD_1_DRC_CODE_INDEX_OUT(v)      \
        out_dword(HWIO_REVMOD_1_DRC_CODE_INDEX_ADDR,v)
#define HWIO_REVMOD_1_DRC_CODE_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_DRC_CODE_INDEX_ADDR,m,v,HWIO_REVMOD_1_DRC_CODE_INDEX_IN)
#define HWIO_REVMOD_1_DRC_CODE_INDEX_DATA_BMSK                                                     0xf
#define HWIO_REVMOD_1_DRC_CODE_INDEX_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_1_DRC_WALSH_COVER_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071254)
#define HWIO_REVMOD_1_DRC_WALSH_COVER_RMSK                                                        0x2f
#define HWIO_REVMOD_1_DRC_WALSH_COVER_IN          \
        in_dword_masked(HWIO_REVMOD_1_DRC_WALSH_COVER_ADDR, HWIO_REVMOD_1_DRC_WALSH_COVER_RMSK)
#define HWIO_REVMOD_1_DRC_WALSH_COVER_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_DRC_WALSH_COVER_ADDR, m)
#define HWIO_REVMOD_1_DRC_WALSH_COVER_OUT(v)      \
        out_dword(HWIO_REVMOD_1_DRC_WALSH_COVER_ADDR,v)
#define HWIO_REVMOD_1_DRC_WALSH_COVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_DRC_WALSH_COVER_ADDR,m,v,HWIO_REVMOD_1_DRC_WALSH_COVER_IN)
#define HWIO_REVMOD_1_DRC_WALSH_COVER_TRANSMIT_ONI_BMSK                                           0x20
#define HWIO_REVMOD_1_DRC_WALSH_COVER_TRANSMIT_ONI_SHFT                                            0x5
#define HWIO_REVMOD_1_DRC_WALSH_COVER_WALSH_CODE_BMSK                                              0x8
#define HWIO_REVMOD_1_DRC_WALSH_COVER_WALSH_CODE_SHFT                                              0x3
#define HWIO_REVMOD_1_DRC_WALSH_COVER_DATA_BMSK                                                    0x7
#define HWIO_REVMOD_1_DRC_WALSH_COVER_DATA_SHFT                                                    0x0

#define HWIO_REVMOD_1_ACK_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071258)
#define HWIO_REVMOD_1_ACK_CTL_RMSK                                                                0x5d
#define HWIO_REVMOD_1_ACK_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_1_ACK_CTL_ADDR, HWIO_REVMOD_1_ACK_CTL_RMSK)
#define HWIO_REVMOD_1_ACK_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_ACK_CTL_ADDR, m)
#define HWIO_REVMOD_1_ACK_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_1_ACK_CTL_ADDR,v)
#define HWIO_REVMOD_1_ACK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_ACK_CTL_ADDR,m,v,HWIO_REVMOD_1_ACK_CTL_IN)
#define HWIO_REVMOD_1_ACK_CTL_TRANSMIT_ONQ_BMSK                                                   0x40
#define HWIO_REVMOD_1_ACK_CTL_TRANSMIT_ONQ_SHFT                                                    0x6
#define HWIO_REVMOD_1_ACK_CTL_WALSH_CODE_BMSK                                                     0x18
#define HWIO_REVMOD_1_ACK_CTL_WALSH_CODE_SHFT                                                      0x3
#define HWIO_REVMOD_1_ACK_CTL_DSP_CRC_VAL_BMSK                                                     0x4
#define HWIO_REVMOD_1_ACK_CTL_DSP_CRC_VAL_SHFT                                                     0x2
#define HWIO_REVMOD_1_ACK_CTL_ACK_EN_BMSK                                                          0x1
#define HWIO_REVMOD_1_ACK_CTL_ACK_EN_SHFT                                                          0x0

#define HWIO_REVMOD_2_DSP_INBUF_MUX_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007125c)
#define HWIO_REVMOD_2_DSP_INBUF_MUX_RMSK                                                           0x3
#define HWIO_REVMOD_2_DSP_INBUF_MUX_IN          \
        in_dword_masked(HWIO_REVMOD_2_DSP_INBUF_MUX_ADDR, HWIO_REVMOD_2_DSP_INBUF_MUX_RMSK)
#define HWIO_REVMOD_2_DSP_INBUF_MUX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_DSP_INBUF_MUX_ADDR, m)
#define HWIO_REVMOD_2_DSP_INBUF_MUX_OUT(v)      \
        out_dword(HWIO_REVMOD_2_DSP_INBUF_MUX_ADDR,v)
#define HWIO_REVMOD_2_DSP_INBUF_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_DSP_INBUF_MUX_ADDR,m,v,HWIO_REVMOD_2_DSP_INBUF_MUX_IN)
#define HWIO_REVMOD_2_DSP_INBUF_MUX_DATA_BMSK                                                      0x3
#define HWIO_REVMOD_2_DSP_INBUF_MUX_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_2_DSP_RRI_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071260)
#define HWIO_REVMOD_2_DSP_RRI_RMSK                                                                0x3f
#define HWIO_REVMOD_2_DSP_RRI_IN          \
        in_dword_masked(HWIO_REVMOD_2_DSP_RRI_ADDR, HWIO_REVMOD_2_DSP_RRI_RMSK)
#define HWIO_REVMOD_2_DSP_RRI_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_DSP_RRI_ADDR, m)
#define HWIO_REVMOD_2_DSP_RRI_OUT(v)      \
        out_dword(HWIO_REVMOD_2_DSP_RRI_ADDR,v)
#define HWIO_REVMOD_2_DSP_RRI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_DSP_RRI_ADDR,m,v,HWIO_REVMOD_2_DSP_RRI_IN)
#define HWIO_REVMOD_2_DSP_RRI_RR_INDEX_BMSK                                                       0x3c
#define HWIO_REVMOD_2_DSP_RRI_RR_INDEX_SHFT                                                        0x2
#define HWIO_REVMOD_2_DSP_RRI_SUBPKG_INDEX_BMSK                                                    0x3
#define HWIO_REVMOD_2_DSP_RRI_SUBPKG_INDEX_SHFT                                                    0x0

#define HWIO_REVMOD_2_DSC_VALUE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071264)
#define HWIO_REVMOD_2_DSC_VALUE_RMSK                                                               0xf
#define HWIO_REVMOD_2_DSC_VALUE_IN          \
        in_dword_masked(HWIO_REVMOD_2_DSC_VALUE_ADDR, HWIO_REVMOD_2_DSC_VALUE_RMSK)
#define HWIO_REVMOD_2_DSC_VALUE_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_DSC_VALUE_ADDR, m)
#define HWIO_REVMOD_2_DSC_VALUE_OUT(v)      \
        out_dword(HWIO_REVMOD_2_DSC_VALUE_ADDR,v)
#define HWIO_REVMOD_2_DSC_VALUE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_DSC_VALUE_ADDR,m,v,HWIO_REVMOD_2_DSC_VALUE_IN)
#define HWIO_REVMOD_2_DSC_VALUE_TRANSMIT_ONQ_BMSK                                                  0x8
#define HWIO_REVMOD_2_DSC_VALUE_TRANSMIT_ONQ_SHFT                                                  0x3
#define HWIO_REVMOD_2_DSC_VALUE_DATA_BMSK                                                          0x7
#define HWIO_REVMOD_2_DSC_VALUE_DATA_SHFT                                                          0x0

#define HWIO_REVMOD_2_DRC_CODE_INDEX_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071268)
#define HWIO_REVMOD_2_DRC_CODE_INDEX_RMSK                                                          0xf
#define HWIO_REVMOD_2_DRC_CODE_INDEX_IN          \
        in_dword_masked(HWIO_REVMOD_2_DRC_CODE_INDEX_ADDR, HWIO_REVMOD_2_DRC_CODE_INDEX_RMSK)
#define HWIO_REVMOD_2_DRC_CODE_INDEX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_DRC_CODE_INDEX_ADDR, m)
#define HWIO_REVMOD_2_DRC_CODE_INDEX_OUT(v)      \
        out_dword(HWIO_REVMOD_2_DRC_CODE_INDEX_ADDR,v)
#define HWIO_REVMOD_2_DRC_CODE_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_DRC_CODE_INDEX_ADDR,m,v,HWIO_REVMOD_2_DRC_CODE_INDEX_IN)
#define HWIO_REVMOD_2_DRC_CODE_INDEX_DATA_BMSK                                                     0xf
#define HWIO_REVMOD_2_DRC_CODE_INDEX_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_2_DRC_WALSH_COVER_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007126c)
#define HWIO_REVMOD_2_DRC_WALSH_COVER_RMSK                                                        0x2f
#define HWIO_REVMOD_2_DRC_WALSH_COVER_IN          \
        in_dword_masked(HWIO_REVMOD_2_DRC_WALSH_COVER_ADDR, HWIO_REVMOD_2_DRC_WALSH_COVER_RMSK)
#define HWIO_REVMOD_2_DRC_WALSH_COVER_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_DRC_WALSH_COVER_ADDR, m)
#define HWIO_REVMOD_2_DRC_WALSH_COVER_OUT(v)      \
        out_dword(HWIO_REVMOD_2_DRC_WALSH_COVER_ADDR,v)
#define HWIO_REVMOD_2_DRC_WALSH_COVER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_DRC_WALSH_COVER_ADDR,m,v,HWIO_REVMOD_2_DRC_WALSH_COVER_IN)
#define HWIO_REVMOD_2_DRC_WALSH_COVER_TRANSMIT_ONI_BMSK                                           0x20
#define HWIO_REVMOD_2_DRC_WALSH_COVER_TRANSMIT_ONI_SHFT                                            0x5
#define HWIO_REVMOD_2_DRC_WALSH_COVER_WALSH_CODE_BMSK                                              0x8
#define HWIO_REVMOD_2_DRC_WALSH_COVER_WALSH_CODE_SHFT                                              0x3
#define HWIO_REVMOD_2_DRC_WALSH_COVER_DATA_BMSK                                                    0x7
#define HWIO_REVMOD_2_DRC_WALSH_COVER_DATA_SHFT                                                    0x0

#define HWIO_REVMOD_2_ACK_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071270)
#define HWIO_REVMOD_2_ACK_CTL_RMSK                                                                0x5d
#define HWIO_REVMOD_2_ACK_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_2_ACK_CTL_ADDR, HWIO_REVMOD_2_ACK_CTL_RMSK)
#define HWIO_REVMOD_2_ACK_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_ACK_CTL_ADDR, m)
#define HWIO_REVMOD_2_ACK_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_2_ACK_CTL_ADDR,v)
#define HWIO_REVMOD_2_ACK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_ACK_CTL_ADDR,m,v,HWIO_REVMOD_2_ACK_CTL_IN)
#define HWIO_REVMOD_2_ACK_CTL_TRANSMIT_ONQ_BMSK                                                   0x40
#define HWIO_REVMOD_2_ACK_CTL_TRANSMIT_ONQ_SHFT                                                    0x6
#define HWIO_REVMOD_2_ACK_CTL_WALSH_CODE_BMSK                                                     0x18
#define HWIO_REVMOD_2_ACK_CTL_WALSH_CODE_SHFT                                                      0x3
#define HWIO_REVMOD_2_ACK_CTL_DSP_CRC_VAL_BMSK                                                     0x4
#define HWIO_REVMOD_2_ACK_CTL_DSP_CRC_VAL_SHFT                                                     0x2
#define HWIO_REVMOD_2_ACK_CTL_ACK_EN_BMSK                                                          0x1
#define HWIO_REVMOD_2_ACK_CTL_ACK_EN_SHFT                                                          0x0

#define HWIO_REVMOD_DSP_ENC_DATA_MUX_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071274)
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_RMSK                                                        0x3ff
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_IN          \
        in_dword_masked(HWIO_REVMOD_DSP_ENC_DATA_MUX_ADDR, HWIO_REVMOD_DSP_ENC_DATA_MUX_RMSK)
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_DSP_ENC_DATA_MUX_ADDR, m)
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_OUT(v)      \
        out_dword(HWIO_REVMOD_DSP_ENC_DATA_MUX_ADDR,v)
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_DSP_ENC_DATA_MUX_ADDR,m,v,HWIO_REVMOD_DSP_ENC_DATA_MUX_IN)
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_ENC_C_SEL_BMSK                                              0x3c0
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_ENC_C_SEL_SHFT                                                0x6
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_MEM_GRP_SEL_BMSK                                             0x3c
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_MEM_GRP_SEL_SHFT                                              0x2
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_DATA_BMSK                                                     0x3
#define HWIO_REVMOD_DSP_ENC_DATA_MUX_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_SCRAMB_INIT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071278)
#define HWIO_REVMOD_SCRAMB_INIT_RMSK                                                           0x1ffff
#define HWIO_REVMOD_SCRAMB_INIT_IN          \
        in_dword_masked(HWIO_REVMOD_SCRAMB_INIT_ADDR, HWIO_REVMOD_SCRAMB_INIT_RMSK)
#define HWIO_REVMOD_SCRAMB_INIT_INM(m)      \
        in_dword_masked(HWIO_REVMOD_SCRAMB_INIT_ADDR, m)
#define HWIO_REVMOD_SCRAMB_INIT_OUT(v)      \
        out_dword(HWIO_REVMOD_SCRAMB_INIT_ADDR,v)
#define HWIO_REVMOD_SCRAMB_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_SCRAMB_INIT_ADDR,m,v,HWIO_REVMOD_SCRAMB_INIT_IN)
#define HWIO_REVMOD_SCRAMB_INIT_DATA_BMSK                                                      0x1ffff
#define HWIO_REVMOD_SCRAMB_INIT_DATA_SHFT                                                          0x0

#define HWIO_REVMOD_START_ENC_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007127c)
#define HWIO_REVMOD_START_ENC_RMSK                                                                 0x1
#define HWIO_REVMOD_START_ENC_OUT(v)      \
        out_dword(HWIO_REVMOD_START_ENC_ADDR,v)
#define HWIO_REVMOD_START_ENC_DATA_BMSK                                                            0x1
#define HWIO_REVMOD_START_ENC_DATA_SHFT                                                            0x0

#define HWIO_REVMOD_RATE_INDEX_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071280)
#define HWIO_REVMOD_RATE_INDEX_RMSK                                                                0xf
#define HWIO_REVMOD_RATE_INDEX_IN          \
        in_dword_masked(HWIO_REVMOD_RATE_INDEX_ADDR, HWIO_REVMOD_RATE_INDEX_RMSK)
#define HWIO_REVMOD_RATE_INDEX_INM(m)      \
        in_dword_masked(HWIO_REVMOD_RATE_INDEX_ADDR, m)
#define HWIO_REVMOD_RATE_INDEX_ACCESS_PILOT_BMSK                                                   0x8
#define HWIO_REVMOD_RATE_INDEX_ACCESS_PILOT_SHFT                                                   0x3
#define HWIO_REVMOD_RATE_INDEX_RRI_INDEX_BMSK                                                      0x7
#define HWIO_REVMOD_RATE_INDEX_RRI_INDEX_SHFT                                                      0x0

#define HWIO_SDO_DSP_GAIN_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00071284)
#define HWIO_SDO_DSP_GAIN_RMSK                                                                    0xff
#define HWIO_SDO_DSP_GAIN_IN          \
        in_dword_masked(HWIO_SDO_DSP_GAIN_ADDR, HWIO_SDO_DSP_GAIN_RMSK)
#define HWIO_SDO_DSP_GAIN_INM(m)      \
        in_dword_masked(HWIO_SDO_DSP_GAIN_ADDR, m)
#define HWIO_SDO_DSP_GAIN_OUT(v)      \
        out_dword(HWIO_SDO_DSP_GAIN_ADDR,v)
#define HWIO_SDO_DSP_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SDO_DSP_GAIN_ADDR,m,v,HWIO_SDO_DSP_GAIN_IN)
#define HWIO_SDO_DSP_GAIN_DSP_GAIN_BMSK                                                           0xff
#define HWIO_SDO_DSP_GAIN_DSP_GAIN_SHFT                                                            0x0

#define HWIO_REVMOD_0_ROT_PHASE_INIT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071294)
#define HWIO_REVMOD_0_ROT_PHASE_INIT_RMSK                                                     0x7fffff
#define HWIO_REVMOD_0_ROT_PHASE_INIT_IN          \
        in_dword_masked(HWIO_REVMOD_0_ROT_PHASE_INIT_ADDR, HWIO_REVMOD_0_ROT_PHASE_INIT_RMSK)
#define HWIO_REVMOD_0_ROT_PHASE_INIT_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_ROT_PHASE_INIT_ADDR, m)
#define HWIO_REVMOD_0_ROT_PHASE_INIT_OUT(v)      \
        out_dword(HWIO_REVMOD_0_ROT_PHASE_INIT_ADDR,v)
#define HWIO_REVMOD_0_ROT_PHASE_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_ROT_PHASE_INIT_ADDR,m,v,HWIO_REVMOD_0_ROT_PHASE_INIT_IN)
#define HWIO_REVMOD_0_ROT_PHASE_INIT_DATA_BMSK                                                0x7fffff
#define HWIO_REVMOD_0_ROT_PHASE_INIT_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_1_ROT_PHASE_INIT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071298)
#define HWIO_REVMOD_1_ROT_PHASE_INIT_RMSK                                                     0x7fffff
#define HWIO_REVMOD_1_ROT_PHASE_INIT_IN          \
        in_dword_masked(HWIO_REVMOD_1_ROT_PHASE_INIT_ADDR, HWIO_REVMOD_1_ROT_PHASE_INIT_RMSK)
#define HWIO_REVMOD_1_ROT_PHASE_INIT_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_ROT_PHASE_INIT_ADDR, m)
#define HWIO_REVMOD_1_ROT_PHASE_INIT_OUT(v)      \
        out_dword(HWIO_REVMOD_1_ROT_PHASE_INIT_ADDR,v)
#define HWIO_REVMOD_1_ROT_PHASE_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_ROT_PHASE_INIT_ADDR,m,v,HWIO_REVMOD_1_ROT_PHASE_INIT_IN)
#define HWIO_REVMOD_1_ROT_PHASE_INIT_DATA_BMSK                                                0x7fffff
#define HWIO_REVMOD_1_ROT_PHASE_INIT_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_2_ROT_PHASE_INIT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007129c)
#define HWIO_REVMOD_2_ROT_PHASE_INIT_RMSK                                                     0x7fffff
#define HWIO_REVMOD_2_ROT_PHASE_INIT_IN          \
        in_dword_masked(HWIO_REVMOD_2_ROT_PHASE_INIT_ADDR, HWIO_REVMOD_2_ROT_PHASE_INIT_RMSK)
#define HWIO_REVMOD_2_ROT_PHASE_INIT_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_ROT_PHASE_INIT_ADDR, m)
#define HWIO_REVMOD_2_ROT_PHASE_INIT_OUT(v)      \
        out_dword(HWIO_REVMOD_2_ROT_PHASE_INIT_ADDR,v)
#define HWIO_REVMOD_2_ROT_PHASE_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_ROT_PHASE_INIT_ADDR,m,v,HWIO_REVMOD_2_ROT_PHASE_INIT_IN)
#define HWIO_REVMOD_2_ROT_PHASE_INIT_DATA_BMSK                                                0x7fffff
#define HWIO_REVMOD_2_ROT_PHASE_INIT_DATA_SHFT                                                     0x0

#define HWIO_REVMOD_0_ROT_FREQ_STEP_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000712a0)
#define HWIO_REVMOD_0_ROT_FREQ_STEP_RMSK                                                      0x7fffff
#define HWIO_REVMOD_0_ROT_FREQ_STEP_IN          \
        in_dword_masked(HWIO_REVMOD_0_ROT_FREQ_STEP_ADDR, HWIO_REVMOD_0_ROT_FREQ_STEP_RMSK)
#define HWIO_REVMOD_0_ROT_FREQ_STEP_INM(m)      \
        in_dword_masked(HWIO_REVMOD_0_ROT_FREQ_STEP_ADDR, m)
#define HWIO_REVMOD_0_ROT_FREQ_STEP_OUT(v)      \
        out_dword(HWIO_REVMOD_0_ROT_FREQ_STEP_ADDR,v)
#define HWIO_REVMOD_0_ROT_FREQ_STEP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_0_ROT_FREQ_STEP_ADDR,m,v,HWIO_REVMOD_0_ROT_FREQ_STEP_IN)
#define HWIO_REVMOD_0_ROT_FREQ_STEP_DATA_BMSK                                                 0x7fffff
#define HWIO_REVMOD_0_ROT_FREQ_STEP_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_1_ROT_FREQ_STEP_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000712a4)
#define HWIO_REVMOD_1_ROT_FREQ_STEP_RMSK                                                      0x7fffff
#define HWIO_REVMOD_1_ROT_FREQ_STEP_IN          \
        in_dword_masked(HWIO_REVMOD_1_ROT_FREQ_STEP_ADDR, HWIO_REVMOD_1_ROT_FREQ_STEP_RMSK)
#define HWIO_REVMOD_1_ROT_FREQ_STEP_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1_ROT_FREQ_STEP_ADDR, m)
#define HWIO_REVMOD_1_ROT_FREQ_STEP_OUT(v)      \
        out_dword(HWIO_REVMOD_1_ROT_FREQ_STEP_ADDR,v)
#define HWIO_REVMOD_1_ROT_FREQ_STEP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1_ROT_FREQ_STEP_ADDR,m,v,HWIO_REVMOD_1_ROT_FREQ_STEP_IN)
#define HWIO_REVMOD_1_ROT_FREQ_STEP_DATA_BMSK                                                 0x7fffff
#define HWIO_REVMOD_1_ROT_FREQ_STEP_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_2_ROT_FREQ_STEP_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000712a8)
#define HWIO_REVMOD_2_ROT_FREQ_STEP_RMSK                                                      0x7fffff
#define HWIO_REVMOD_2_ROT_FREQ_STEP_IN          \
        in_dword_masked(HWIO_REVMOD_2_ROT_FREQ_STEP_ADDR, HWIO_REVMOD_2_ROT_FREQ_STEP_RMSK)
#define HWIO_REVMOD_2_ROT_FREQ_STEP_INM(m)      \
        in_dword_masked(HWIO_REVMOD_2_ROT_FREQ_STEP_ADDR, m)
#define HWIO_REVMOD_2_ROT_FREQ_STEP_OUT(v)      \
        out_dword(HWIO_REVMOD_2_ROT_FREQ_STEP_ADDR,v)
#define HWIO_REVMOD_2_ROT_FREQ_STEP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_2_ROT_FREQ_STEP_ADDR,m,v,HWIO_REVMOD_2_ROT_FREQ_STEP_IN)
#define HWIO_REVMOD_2_ROT_FREQ_STEP_DATA_BMSK                                                 0x7fffff
#define HWIO_REVMOD_2_ROT_FREQ_STEP_DATA_SHFT                                                      0x0

#define HWIO_REVMOD_ROT_FREQ_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000712ac)
#define HWIO_REVMOD_ROT_FREQ_CTL_RMSK                                                              0x7
#define HWIO_REVMOD_ROT_FREQ_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_ROT_FREQ_CTL_ADDR, HWIO_REVMOD_ROT_FREQ_CTL_RMSK)
#define HWIO_REVMOD_ROT_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_ROT_FREQ_CTL_ADDR, m)
#define HWIO_REVMOD_ROT_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_ROT_FREQ_CTL_ADDR,v)
#define HWIO_REVMOD_ROT_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_ROT_FREQ_CTL_ADDR,m,v,HWIO_REVMOD_ROT_FREQ_CTL_IN)
#define HWIO_REVMOD_ROT_FREQ_CTL_CORDIC_1X_TST_EN_BMSK                                             0x4
#define HWIO_REVMOD_ROT_FREQ_CTL_CORDIC_1X_TST_EN_SHFT                                             0x2
#define HWIO_REVMOD_ROT_FREQ_CTL_TX_DIS_BIAS_BMSK                                                  0x2
#define HWIO_REVMOD_ROT_FREQ_CTL_TX_DIS_BIAS_SHFT                                                  0x1
#define HWIO_REVMOD_ROT_FREQ_CTL_CORDIC_TST_EN_BMSK                                                0x1
#define HWIO_REVMOD_ROT_FREQ_CTL_CORDIC_TST_EN_SHFT                                                0x0

#define HWIO_REVMOD_ROTANGLE_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000712b0)
#define HWIO_REVMOD_ROTANGLE_0_RMSK                                                            0x3ffff
#define HWIO_REVMOD_ROTANGLE_0_IN          \
        in_dword_masked(HWIO_REVMOD_ROTANGLE_0_ADDR, HWIO_REVMOD_ROTANGLE_0_RMSK)
#define HWIO_REVMOD_ROTANGLE_0_INM(m)      \
        in_dword_masked(HWIO_REVMOD_ROTANGLE_0_ADDR, m)
#define HWIO_REVMOD_ROTANGLE_0_OUT(v)      \
        out_dword(HWIO_REVMOD_ROTANGLE_0_ADDR,v)
#define HWIO_REVMOD_ROTANGLE_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_ROTANGLE_0_ADDR,m,v,HWIO_REVMOD_ROTANGLE_0_IN)
#define HWIO_REVMOD_ROTANGLE_0_PA_STATE01_ANGLE_BMSK                                           0x3fe00
#define HWIO_REVMOD_ROTANGLE_0_PA_STATE01_ANGLE_SHFT                                               0x9
#define HWIO_REVMOD_ROTANGLE_0_PA_STATE00_ANGLE_BMSK                                             0x1ff
#define HWIO_REVMOD_ROTANGLE_0_PA_STATE00_ANGLE_SHFT                                               0x0

#define HWIO_REVMOD_ROTANGLE_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000712b4)
#define HWIO_REVMOD_ROTANGLE_1_RMSK                                                            0x3ffff
#define HWIO_REVMOD_ROTANGLE_1_IN          \
        in_dword_masked(HWIO_REVMOD_ROTANGLE_1_ADDR, HWIO_REVMOD_ROTANGLE_1_RMSK)
#define HWIO_REVMOD_ROTANGLE_1_INM(m)      \
        in_dword_masked(HWIO_REVMOD_ROTANGLE_1_ADDR, m)
#define HWIO_REVMOD_ROTANGLE_1_OUT(v)      \
        out_dword(HWIO_REVMOD_ROTANGLE_1_ADDR,v)
#define HWIO_REVMOD_ROTANGLE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_ROTANGLE_1_ADDR,m,v,HWIO_REVMOD_ROTANGLE_1_IN)
#define HWIO_REVMOD_ROTANGLE_1_PA_STATE11_ANGLE_BMSK                                           0x3fe00
#define HWIO_REVMOD_ROTANGLE_1_PA_STATE11_ANGLE_SHFT                                               0x9
#define HWIO_REVMOD_ROTANGLE_1_PA_STATE10_ANGLE_BMSK                                             0x1ff
#define HWIO_REVMOD_ROTANGLE_1_PA_STATE10_ANGLE_SHFT                                               0x0

#define HWIO_REVMOD_TX_SYS_TIME_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000712b8)
#define HWIO_REVMOD_TX_SYS_TIME_RMSK                                                           0xf07ff
#define HWIO_REVMOD_TX_SYS_TIME_IN          \
        in_dword_masked(HWIO_REVMOD_TX_SYS_TIME_ADDR, HWIO_REVMOD_TX_SYS_TIME_RMSK)
#define HWIO_REVMOD_TX_SYS_TIME_INM(m)      \
        in_dword_masked(HWIO_REVMOD_TX_SYS_TIME_ADDR, m)
#define HWIO_REVMOD_TX_SYS_TIME_SLOT_CNT_BMSK                                                  0xf0000
#define HWIO_REVMOD_TX_SYS_TIME_SLOT_CNT_SHFT                                                     0x10
#define HWIO_REVMOD_TX_SYS_TIME_CHIP_NUMBER_BMSK                                                 0x7ff
#define HWIO_REVMOD_TX_SYS_TIME_CHIP_NUMBER_SHFT                                                   0x0

#define HWIO_MOD_TX_SYS_TIME_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000712bc)
#define HWIO_MOD_TX_SYS_TIME_RMSK                                                             0x7f07ff
#define HWIO_MOD_TX_SYS_TIME_IN          \
        in_dword_masked(HWIO_MOD_TX_SYS_TIME_ADDR, HWIO_MOD_TX_SYS_TIME_RMSK)
#define HWIO_MOD_TX_SYS_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_TX_SYS_TIME_ADDR, m)
#define HWIO_MOD_TX_SYS_TIME_FRAME_NUMBER_BMSK                                                0x700000
#define HWIO_MOD_TX_SYS_TIME_FRAME_NUMBER_SHFT                                                    0x14
#define HWIO_MOD_TX_SYS_TIME_PCG_NUMBER_BMSK                                                   0xf0000
#define HWIO_MOD_TX_SYS_TIME_PCG_NUMBER_SHFT                                                      0x10
#define HWIO_MOD_TX_SYS_TIME_CHIP_NUMBER_BMSK                                                    0x7ff
#define HWIO_MOD_TX_SYS_TIME_CHIP_NUMBER_SHFT                                                      0x0

#define HWIO_MOD_0_GAIN_0_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071300)
#define HWIO_MOD_0_GAIN_0_1_RMSK                                                            0x7fff7fff
#define HWIO_MOD_0_GAIN_0_1_IN          \
        in_dword_masked(HWIO_MOD_0_GAIN_0_1_ADDR, HWIO_MOD_0_GAIN_0_1_RMSK)
#define HWIO_MOD_0_GAIN_0_1_INM(m)      \
        in_dword_masked(HWIO_MOD_0_GAIN_0_1_ADDR, m)
#define HWIO_MOD_0_GAIN_0_1_OUT(v)      \
        out_dword(HWIO_MOD_0_GAIN_0_1_ADDR,v)
#define HWIO_MOD_0_GAIN_0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_GAIN_0_1_ADDR,m,v,HWIO_MOD_0_GAIN_0_1_IN)
#define HWIO_MOD_0_GAIN_0_1_GAIN_0_BMSK                                                     0x7fff0000
#define HWIO_MOD_0_GAIN_0_1_GAIN_0_SHFT                                                           0x10
#define HWIO_MOD_0_GAIN_0_1_GAIN_1_BMSK                                                         0x7fff
#define HWIO_MOD_0_GAIN_0_1_GAIN_1_SHFT                                                            0x0

#define HWIO_MOD_0_GAIN_2_3_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071304)
#define HWIO_MOD_0_GAIN_2_3_RMSK                                                            0x7fff7fff
#define HWIO_MOD_0_GAIN_2_3_IN          \
        in_dword_masked(HWIO_MOD_0_GAIN_2_3_ADDR, HWIO_MOD_0_GAIN_2_3_RMSK)
#define HWIO_MOD_0_GAIN_2_3_INM(m)      \
        in_dword_masked(HWIO_MOD_0_GAIN_2_3_ADDR, m)
#define HWIO_MOD_0_GAIN_2_3_OUT(v)      \
        out_dword(HWIO_MOD_0_GAIN_2_3_ADDR,v)
#define HWIO_MOD_0_GAIN_2_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_GAIN_2_3_ADDR,m,v,HWIO_MOD_0_GAIN_2_3_IN)
#define HWIO_MOD_0_GAIN_2_3_GAIN_2_BMSK                                                     0x7fff0000
#define HWIO_MOD_0_GAIN_2_3_GAIN_2_SHFT                                                           0x10
#define HWIO_MOD_0_GAIN_2_3_GAIN_3_BMSK                                                         0x7fff
#define HWIO_MOD_0_GAIN_2_3_GAIN_3_SHFT                                                            0x0

#define HWIO_MOD_0_GAIN_4_5_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071308)
#define HWIO_MOD_0_GAIN_4_5_RMSK                                                            0x7fff7fff
#define HWIO_MOD_0_GAIN_4_5_IN          \
        in_dword_masked(HWIO_MOD_0_GAIN_4_5_ADDR, HWIO_MOD_0_GAIN_4_5_RMSK)
#define HWIO_MOD_0_GAIN_4_5_INM(m)      \
        in_dword_masked(HWIO_MOD_0_GAIN_4_5_ADDR, m)
#define HWIO_MOD_0_GAIN_4_5_OUT(v)      \
        out_dword(HWIO_MOD_0_GAIN_4_5_ADDR,v)
#define HWIO_MOD_0_GAIN_4_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_GAIN_4_5_ADDR,m,v,HWIO_MOD_0_GAIN_4_5_IN)
#define HWIO_MOD_0_GAIN_4_5_GAIN_4_BMSK                                                     0x7fff0000
#define HWIO_MOD_0_GAIN_4_5_GAIN_4_SHFT                                                           0x10
#define HWIO_MOD_0_GAIN_4_5_GAIN_5_BMSK                                                         0x7fff
#define HWIO_MOD_0_GAIN_4_5_GAIN_5_SHFT                                                            0x0

#define HWIO_MOD_0_GAIN_6_7_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007130c)
#define HWIO_MOD_0_GAIN_6_7_RMSK                                                            0x7fff7fff
#define HWIO_MOD_0_GAIN_6_7_IN          \
        in_dword_masked(HWIO_MOD_0_GAIN_6_7_ADDR, HWIO_MOD_0_GAIN_6_7_RMSK)
#define HWIO_MOD_0_GAIN_6_7_INM(m)      \
        in_dword_masked(HWIO_MOD_0_GAIN_6_7_ADDR, m)
#define HWIO_MOD_0_GAIN_6_7_OUT(v)      \
        out_dword(HWIO_MOD_0_GAIN_6_7_ADDR,v)
#define HWIO_MOD_0_GAIN_6_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_GAIN_6_7_ADDR,m,v,HWIO_MOD_0_GAIN_6_7_IN)
#define HWIO_MOD_0_GAIN_6_7_GAIN_6_BMSK                                                     0x7fff0000
#define HWIO_MOD_0_GAIN_6_7_GAIN_6_SHFT                                                           0x10
#define HWIO_MOD_0_GAIN_6_7_GAIN_7_BMSK                                                         0x7fff
#define HWIO_MOD_0_GAIN_6_7_GAIN_7_SHFT                                                            0x0

#define HWIO_MOD_0_GAIN_8_9_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071310)
#define HWIO_MOD_0_GAIN_8_9_RMSK                                                            0x7fff7fff
#define HWIO_MOD_0_GAIN_8_9_IN          \
        in_dword_masked(HWIO_MOD_0_GAIN_8_9_ADDR, HWIO_MOD_0_GAIN_8_9_RMSK)
#define HWIO_MOD_0_GAIN_8_9_INM(m)      \
        in_dword_masked(HWIO_MOD_0_GAIN_8_9_ADDR, m)
#define HWIO_MOD_0_GAIN_8_9_OUT(v)      \
        out_dword(HWIO_MOD_0_GAIN_8_9_ADDR,v)
#define HWIO_MOD_0_GAIN_8_9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_GAIN_8_9_ADDR,m,v,HWIO_MOD_0_GAIN_8_9_IN)
#define HWIO_MOD_0_GAIN_8_9_GAIN_8_BMSK                                                     0x7fff0000
#define HWIO_MOD_0_GAIN_8_9_GAIN_8_SHFT                                                           0x10
#define HWIO_MOD_0_GAIN_8_9_GAIN_9_BMSK                                                         0x7fff
#define HWIO_MOD_0_GAIN_8_9_GAIN_9_SHFT                                                            0x0

#define HWIO_MOD_1_GAIN_0_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071314)
#define HWIO_MOD_1_GAIN_0_1_RMSK                                                            0x7fff7fff
#define HWIO_MOD_1_GAIN_0_1_IN          \
        in_dword_masked(HWIO_MOD_1_GAIN_0_1_ADDR, HWIO_MOD_1_GAIN_0_1_RMSK)
#define HWIO_MOD_1_GAIN_0_1_INM(m)      \
        in_dword_masked(HWIO_MOD_1_GAIN_0_1_ADDR, m)
#define HWIO_MOD_1_GAIN_0_1_OUT(v)      \
        out_dword(HWIO_MOD_1_GAIN_0_1_ADDR,v)
#define HWIO_MOD_1_GAIN_0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_GAIN_0_1_ADDR,m,v,HWIO_MOD_1_GAIN_0_1_IN)
#define HWIO_MOD_1_GAIN_0_1_GAIN_0_BMSK                                                     0x7fff0000
#define HWIO_MOD_1_GAIN_0_1_GAIN_0_SHFT                                                           0x10
#define HWIO_MOD_1_GAIN_0_1_GAIN_1_BMSK                                                         0x7fff
#define HWIO_MOD_1_GAIN_0_1_GAIN_1_SHFT                                                            0x0

#define HWIO_MOD_1_GAIN_2_3_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071318)
#define HWIO_MOD_1_GAIN_2_3_RMSK                                                            0x7fff7fff
#define HWIO_MOD_1_GAIN_2_3_IN          \
        in_dword_masked(HWIO_MOD_1_GAIN_2_3_ADDR, HWIO_MOD_1_GAIN_2_3_RMSK)
#define HWIO_MOD_1_GAIN_2_3_INM(m)      \
        in_dword_masked(HWIO_MOD_1_GAIN_2_3_ADDR, m)
#define HWIO_MOD_1_GAIN_2_3_OUT(v)      \
        out_dword(HWIO_MOD_1_GAIN_2_3_ADDR,v)
#define HWIO_MOD_1_GAIN_2_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_GAIN_2_3_ADDR,m,v,HWIO_MOD_1_GAIN_2_3_IN)
#define HWIO_MOD_1_GAIN_2_3_GAIN_2_BMSK                                                     0x7fff0000
#define HWIO_MOD_1_GAIN_2_3_GAIN_2_SHFT                                                           0x10
#define HWIO_MOD_1_GAIN_2_3_GAIN_3_BMSK                                                         0x7fff
#define HWIO_MOD_1_GAIN_2_3_GAIN_3_SHFT                                                            0x0

#define HWIO_MOD_1_GAIN_4_5_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007131c)
#define HWIO_MOD_1_GAIN_4_5_RMSK                                                            0x7fff7fff
#define HWIO_MOD_1_GAIN_4_5_IN          \
        in_dword_masked(HWIO_MOD_1_GAIN_4_5_ADDR, HWIO_MOD_1_GAIN_4_5_RMSK)
#define HWIO_MOD_1_GAIN_4_5_INM(m)      \
        in_dword_masked(HWIO_MOD_1_GAIN_4_5_ADDR, m)
#define HWIO_MOD_1_GAIN_4_5_OUT(v)      \
        out_dword(HWIO_MOD_1_GAIN_4_5_ADDR,v)
#define HWIO_MOD_1_GAIN_4_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_GAIN_4_5_ADDR,m,v,HWIO_MOD_1_GAIN_4_5_IN)
#define HWIO_MOD_1_GAIN_4_5_GAIN_4_BMSK                                                     0x7fff0000
#define HWIO_MOD_1_GAIN_4_5_GAIN_4_SHFT                                                           0x10
#define HWIO_MOD_1_GAIN_4_5_GAIN_5_BMSK                                                         0x7fff
#define HWIO_MOD_1_GAIN_4_5_GAIN_5_SHFT                                                            0x0

#define HWIO_MOD_1_GAIN_6_7_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071320)
#define HWIO_MOD_1_GAIN_6_7_RMSK                                                            0x7fff7fff
#define HWIO_MOD_1_GAIN_6_7_IN          \
        in_dword_masked(HWIO_MOD_1_GAIN_6_7_ADDR, HWIO_MOD_1_GAIN_6_7_RMSK)
#define HWIO_MOD_1_GAIN_6_7_INM(m)      \
        in_dword_masked(HWIO_MOD_1_GAIN_6_7_ADDR, m)
#define HWIO_MOD_1_GAIN_6_7_OUT(v)      \
        out_dword(HWIO_MOD_1_GAIN_6_7_ADDR,v)
#define HWIO_MOD_1_GAIN_6_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_GAIN_6_7_ADDR,m,v,HWIO_MOD_1_GAIN_6_7_IN)
#define HWIO_MOD_1_GAIN_6_7_GAIN_6_BMSK                                                     0x7fff0000
#define HWIO_MOD_1_GAIN_6_7_GAIN_6_SHFT                                                           0x10
#define HWIO_MOD_1_GAIN_6_7_GAIN_7_BMSK                                                         0x7fff
#define HWIO_MOD_1_GAIN_6_7_GAIN_7_SHFT                                                            0x0

#define HWIO_MOD_1_GAIN_8_9_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071324)
#define HWIO_MOD_1_GAIN_8_9_RMSK                                                            0x7fff7fff
#define HWIO_MOD_1_GAIN_8_9_IN          \
        in_dword_masked(HWIO_MOD_1_GAIN_8_9_ADDR, HWIO_MOD_1_GAIN_8_9_RMSK)
#define HWIO_MOD_1_GAIN_8_9_INM(m)      \
        in_dword_masked(HWIO_MOD_1_GAIN_8_9_ADDR, m)
#define HWIO_MOD_1_GAIN_8_9_OUT(v)      \
        out_dword(HWIO_MOD_1_GAIN_8_9_ADDR,v)
#define HWIO_MOD_1_GAIN_8_9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_GAIN_8_9_ADDR,m,v,HWIO_MOD_1_GAIN_8_9_IN)
#define HWIO_MOD_1_GAIN_8_9_GAIN_8_BMSK                                                     0x7fff0000
#define HWIO_MOD_1_GAIN_8_9_GAIN_8_SHFT                                                           0x10
#define HWIO_MOD_1_GAIN_8_9_GAIN_9_BMSK                                                         0x7fff
#define HWIO_MOD_1_GAIN_8_9_GAIN_9_SHFT                                                            0x0

#define HWIO_MOD_2_GAIN_0_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071328)
#define HWIO_MOD_2_GAIN_0_1_RMSK                                                            0x7fff7fff
#define HWIO_MOD_2_GAIN_0_1_IN          \
        in_dword_masked(HWIO_MOD_2_GAIN_0_1_ADDR, HWIO_MOD_2_GAIN_0_1_RMSK)
#define HWIO_MOD_2_GAIN_0_1_INM(m)      \
        in_dword_masked(HWIO_MOD_2_GAIN_0_1_ADDR, m)
#define HWIO_MOD_2_GAIN_0_1_OUT(v)      \
        out_dword(HWIO_MOD_2_GAIN_0_1_ADDR,v)
#define HWIO_MOD_2_GAIN_0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_GAIN_0_1_ADDR,m,v,HWIO_MOD_2_GAIN_0_1_IN)
#define HWIO_MOD_2_GAIN_0_1_GAIN_0_BMSK                                                     0x7fff0000
#define HWIO_MOD_2_GAIN_0_1_GAIN_0_SHFT                                                           0x10
#define HWIO_MOD_2_GAIN_0_1_GAIN_1_BMSK                                                         0x7fff
#define HWIO_MOD_2_GAIN_0_1_GAIN_1_SHFT                                                            0x0

#define HWIO_MOD_2_GAIN_2_3_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007132c)
#define HWIO_MOD_2_GAIN_2_3_RMSK                                                            0x7fff7fff
#define HWIO_MOD_2_GAIN_2_3_IN          \
        in_dword_masked(HWIO_MOD_2_GAIN_2_3_ADDR, HWIO_MOD_2_GAIN_2_3_RMSK)
#define HWIO_MOD_2_GAIN_2_3_INM(m)      \
        in_dword_masked(HWIO_MOD_2_GAIN_2_3_ADDR, m)
#define HWIO_MOD_2_GAIN_2_3_OUT(v)      \
        out_dword(HWIO_MOD_2_GAIN_2_3_ADDR,v)
#define HWIO_MOD_2_GAIN_2_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_GAIN_2_3_ADDR,m,v,HWIO_MOD_2_GAIN_2_3_IN)
#define HWIO_MOD_2_GAIN_2_3_GAIN_2_BMSK                                                     0x7fff0000
#define HWIO_MOD_2_GAIN_2_3_GAIN_2_SHFT                                                           0x10
#define HWIO_MOD_2_GAIN_2_3_GAIN_3_BMSK                                                         0x7fff
#define HWIO_MOD_2_GAIN_2_3_GAIN_3_SHFT                                                            0x0

#define HWIO_MOD_2_GAIN_4_5_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071330)
#define HWIO_MOD_2_GAIN_4_5_RMSK                                                            0x7fff7fff
#define HWIO_MOD_2_GAIN_4_5_IN          \
        in_dword_masked(HWIO_MOD_2_GAIN_4_5_ADDR, HWIO_MOD_2_GAIN_4_5_RMSK)
#define HWIO_MOD_2_GAIN_4_5_INM(m)      \
        in_dword_masked(HWIO_MOD_2_GAIN_4_5_ADDR, m)
#define HWIO_MOD_2_GAIN_4_5_OUT(v)      \
        out_dword(HWIO_MOD_2_GAIN_4_5_ADDR,v)
#define HWIO_MOD_2_GAIN_4_5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_GAIN_4_5_ADDR,m,v,HWIO_MOD_2_GAIN_4_5_IN)
#define HWIO_MOD_2_GAIN_4_5_GAIN_4_BMSK                                                     0x7fff0000
#define HWIO_MOD_2_GAIN_4_5_GAIN_4_SHFT                                                           0x10
#define HWIO_MOD_2_GAIN_4_5_GAIN_5_BMSK                                                         0x7fff
#define HWIO_MOD_2_GAIN_4_5_GAIN_5_SHFT                                                            0x0

#define HWIO_MOD_2_GAIN_6_7_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071334)
#define HWIO_MOD_2_GAIN_6_7_RMSK                                                            0x7fff7fff
#define HWIO_MOD_2_GAIN_6_7_IN          \
        in_dword_masked(HWIO_MOD_2_GAIN_6_7_ADDR, HWIO_MOD_2_GAIN_6_7_RMSK)
#define HWIO_MOD_2_GAIN_6_7_INM(m)      \
        in_dword_masked(HWIO_MOD_2_GAIN_6_7_ADDR, m)
#define HWIO_MOD_2_GAIN_6_7_OUT(v)      \
        out_dword(HWIO_MOD_2_GAIN_6_7_ADDR,v)
#define HWIO_MOD_2_GAIN_6_7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_GAIN_6_7_ADDR,m,v,HWIO_MOD_2_GAIN_6_7_IN)
#define HWIO_MOD_2_GAIN_6_7_GAIN_6_BMSK                                                     0x7fff0000
#define HWIO_MOD_2_GAIN_6_7_GAIN_6_SHFT                                                           0x10
#define HWIO_MOD_2_GAIN_6_7_GAIN_7_BMSK                                                         0x7fff
#define HWIO_MOD_2_GAIN_6_7_GAIN_7_SHFT                                                            0x0

#define HWIO_MOD_2_GAIN_8_9_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071338)
#define HWIO_MOD_2_GAIN_8_9_RMSK                                                            0x7fff7fff
#define HWIO_MOD_2_GAIN_8_9_IN          \
        in_dword_masked(HWIO_MOD_2_GAIN_8_9_ADDR, HWIO_MOD_2_GAIN_8_9_RMSK)
#define HWIO_MOD_2_GAIN_8_9_INM(m)      \
        in_dword_masked(HWIO_MOD_2_GAIN_8_9_ADDR, m)
#define HWIO_MOD_2_GAIN_8_9_OUT(v)      \
        out_dword(HWIO_MOD_2_GAIN_8_9_ADDR,v)
#define HWIO_MOD_2_GAIN_8_9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_GAIN_8_9_ADDR,m,v,HWIO_MOD_2_GAIN_8_9_IN)
#define HWIO_MOD_2_GAIN_8_9_GAIN_8_BMSK                                                     0x7fff0000
#define HWIO_MOD_2_GAIN_8_9_GAIN_8_SHFT                                                           0x10
#define HWIO_MOD_2_GAIN_8_9_GAIN_9_BMSK                                                         0x7fff
#define HWIO_MOD_2_GAIN_8_9_GAIN_9_SHFT                                                            0x0

#define HWIO_MOD_1X_GAIN_10_11_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007133c)
#define HWIO_MOD_1X_GAIN_10_11_RMSK                                                         0x7fff7fff
#define HWIO_MOD_1X_GAIN_10_11_IN          \
        in_dword_masked(HWIO_MOD_1X_GAIN_10_11_ADDR, HWIO_MOD_1X_GAIN_10_11_RMSK)
#define HWIO_MOD_1X_GAIN_10_11_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_GAIN_10_11_ADDR, m)
#define HWIO_MOD_1X_GAIN_10_11_OUT(v)      \
        out_dword(HWIO_MOD_1X_GAIN_10_11_ADDR,v)
#define HWIO_MOD_1X_GAIN_10_11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_GAIN_10_11_ADDR,m,v,HWIO_MOD_1X_GAIN_10_11_IN)
#define HWIO_MOD_1X_GAIN_10_11_GAIN_10_BMSK                                                 0x7fff0000
#define HWIO_MOD_1X_GAIN_10_11_GAIN_10_SHFT                                                       0x10
#define HWIO_MOD_1X_GAIN_10_11_GAIN_11_BMSK                                                     0x7fff
#define HWIO_MOD_1X_GAIN_10_11_GAIN_11_SHFT                                                        0x0

#define HWIO_MOD_1X_GAIN_12_13_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071340)
#define HWIO_MOD_1X_GAIN_12_13_RMSK                                                         0x7fff7fff
#define HWIO_MOD_1X_GAIN_12_13_IN          \
        in_dword_masked(HWIO_MOD_1X_GAIN_12_13_ADDR, HWIO_MOD_1X_GAIN_12_13_RMSK)
#define HWIO_MOD_1X_GAIN_12_13_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_GAIN_12_13_ADDR, m)
#define HWIO_MOD_1X_GAIN_12_13_OUT(v)      \
        out_dword(HWIO_MOD_1X_GAIN_12_13_ADDR,v)
#define HWIO_MOD_1X_GAIN_12_13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_GAIN_12_13_ADDR,m,v,HWIO_MOD_1X_GAIN_12_13_IN)
#define HWIO_MOD_1X_GAIN_12_13_GAIN_12_BMSK                                                 0x7fff0000
#define HWIO_MOD_1X_GAIN_12_13_GAIN_12_SHFT                                                       0x10
#define HWIO_MOD_1X_GAIN_12_13_GAIN_13_BMSK                                                     0x7fff
#define HWIO_MOD_1X_GAIN_12_13_GAIN_13_SHFT                                                        0x0

#define HWIO_MOD_1X_GAIN_14_15_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071344)
#define HWIO_MOD_1X_GAIN_14_15_RMSK                                                         0x7fff0000
#define HWIO_MOD_1X_GAIN_14_15_IN          \
        in_dword_masked(HWIO_MOD_1X_GAIN_14_15_ADDR, HWIO_MOD_1X_GAIN_14_15_RMSK)
#define HWIO_MOD_1X_GAIN_14_15_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_GAIN_14_15_ADDR, m)
#define HWIO_MOD_1X_GAIN_14_15_OUT(v)      \
        out_dword(HWIO_MOD_1X_GAIN_14_15_ADDR,v)
#define HWIO_MOD_1X_GAIN_14_15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_GAIN_14_15_ADDR,m,v,HWIO_MOD_1X_GAIN_14_15_IN)
#define HWIO_MOD_1X_GAIN_14_15_GAIN_14_BMSK                                                 0x7fff0000
#define HWIO_MOD_1X_GAIN_14_15_GAIN_14_SHFT                                                       0x10

#define HWIO_MOD_0_BETAP_GAIN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071410)
#define HWIO_MOD_0_BETAP_GAIN_RMSK                                                             0x103ff
#define HWIO_MOD_0_BETAP_GAIN_IN          \
        in_dword_masked(HWIO_MOD_0_BETAP_GAIN_ADDR, HWIO_MOD_0_BETAP_GAIN_RMSK)
#define HWIO_MOD_0_BETAP_GAIN_INM(m)      \
        in_dword_masked(HWIO_MOD_0_BETAP_GAIN_ADDR, m)
#define HWIO_MOD_0_BETAP_GAIN_OUT(v)      \
        out_dword(HWIO_MOD_0_BETAP_GAIN_ADDR,v)
#define HWIO_MOD_0_BETAP_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_BETAP_GAIN_ADDR,m,v,HWIO_MOD_0_BETAP_GAIN_IN)
#define HWIO_MOD_0_BETAP_GAIN_BETA_PGAIN_SEL_BMSK                                              0x10000
#define HWIO_MOD_0_BETAP_GAIN_BETA_PGAIN_SEL_SHFT                                                 0x10
#define HWIO_MOD_0_BETAP_GAIN_BETAP_GAIN_BMSK                                                    0x3ff
#define HWIO_MOD_0_BETAP_GAIN_BETAP_GAIN_SHFT                                                      0x0

#define HWIO_MOD_1_BETAP_GAIN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071414)
#define HWIO_MOD_1_BETAP_GAIN_RMSK                                                             0x103ff
#define HWIO_MOD_1_BETAP_GAIN_IN          \
        in_dword_masked(HWIO_MOD_1_BETAP_GAIN_ADDR, HWIO_MOD_1_BETAP_GAIN_RMSK)
#define HWIO_MOD_1_BETAP_GAIN_INM(m)      \
        in_dword_masked(HWIO_MOD_1_BETAP_GAIN_ADDR, m)
#define HWIO_MOD_1_BETAP_GAIN_OUT(v)      \
        out_dword(HWIO_MOD_1_BETAP_GAIN_ADDR,v)
#define HWIO_MOD_1_BETAP_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_BETAP_GAIN_ADDR,m,v,HWIO_MOD_1_BETAP_GAIN_IN)
#define HWIO_MOD_1_BETAP_GAIN_BETA_PGAIN_SEL_BMSK                                              0x10000
#define HWIO_MOD_1_BETAP_GAIN_BETA_PGAIN_SEL_SHFT                                                 0x10
#define HWIO_MOD_1_BETAP_GAIN_BETAP_GAIN_BMSK                                                    0x3ff
#define HWIO_MOD_1_BETAP_GAIN_BETAP_GAIN_SHFT                                                      0x0

#define HWIO_MOD_2_BETAP_GAIN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071418)
#define HWIO_MOD_2_BETAP_GAIN_RMSK                                                             0x103ff
#define HWIO_MOD_2_BETAP_GAIN_IN          \
        in_dword_masked(HWIO_MOD_2_BETAP_GAIN_ADDR, HWIO_MOD_2_BETAP_GAIN_RMSK)
#define HWIO_MOD_2_BETAP_GAIN_INM(m)      \
        in_dword_masked(HWIO_MOD_2_BETAP_GAIN_ADDR, m)
#define HWIO_MOD_2_BETAP_GAIN_OUT(v)      \
        out_dword(HWIO_MOD_2_BETAP_GAIN_ADDR,v)
#define HWIO_MOD_2_BETAP_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_BETAP_GAIN_ADDR,m,v,HWIO_MOD_2_BETAP_GAIN_IN)
#define HWIO_MOD_2_BETAP_GAIN_BETA_PGAIN_SEL_BMSK                                              0x10000
#define HWIO_MOD_2_BETAP_GAIN_BETA_PGAIN_SEL_SHFT                                                 0x10
#define HWIO_MOD_2_BETAP_GAIN_BETAP_GAIN_BMSK                                                    0x3ff
#define HWIO_MOD_2_BETAP_GAIN_BETAP_GAIN_SHFT                                                      0x0

#define HWIO_MOD_BETAP_UPDATE_TIME_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007141c)
#define HWIO_MOD_BETAP_UPDATE_TIME_RMSK                                                         0x3fff
#define HWIO_MOD_BETAP_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_BETAP_UPDATE_TIME_ADDR, HWIO_MOD_BETAP_UPDATE_TIME_RMSK)
#define HWIO_MOD_BETAP_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_BETAP_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_BETAP_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_BETAP_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_BETAP_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_BETAP_UPDATE_TIME_ADDR,m,v,HWIO_MOD_BETAP_UPDATE_TIME_IN)
#define HWIO_MOD_BETAP_UPDATE_TIME_BETAP_UT_BMSK                                                0x3fff
#define HWIO_MOD_BETAP_UPDATE_TIME_BETAP_UT_SHFT                                                   0x0

#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00071420)
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_RMSK                                                   0x3fff
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_ADDR, HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_RMSK)
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_ADDR,m,v,HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_IN)
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_PA_RANGE_UT_BMSK                                       0x3fff
#define HWIO_MOD_DO_PA_RANGE_UPDATE_TIME_PA_RANGE_UT_SHFT                                          0x0

#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00071350)
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_RMSK                                                   0x3fff
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_ADDR, HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_RMSK)
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_ADDR,m,v,HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_IN)
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_PA_RANGE_UT_BMSK                                       0x3fff
#define HWIO_MOD_1X_PA_RANGE_UPDATE_TIME_PA_RANGE_UT_SHFT                                          0x0

#define HWIO_MOD_DO_PA_RANGE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00071424)
#define HWIO_MOD_DO_PA_RANGE_RMSK                                                                  0x3
#define HWIO_MOD_DO_PA_RANGE_IN          \
        in_dword_masked(HWIO_MOD_DO_PA_RANGE_ADDR, HWIO_MOD_DO_PA_RANGE_RMSK)
#define HWIO_MOD_DO_PA_RANGE_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_PA_RANGE_ADDR, m)
#define HWIO_MOD_DO_PA_RANGE_OUT(v)      \
        out_dword(HWIO_MOD_DO_PA_RANGE_ADDR,v)
#define HWIO_MOD_DO_PA_RANGE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_PA_RANGE_ADDR,m,v,HWIO_MOD_DO_PA_RANGE_IN)
#define HWIO_MOD_DO_PA_RANGE_PA_RANGE_DO_BMSK                                                      0x3
#define HWIO_MOD_DO_PA_RANGE_PA_RANGE_DO_SHFT                                                      0x0

#define HWIO_MOD_1X_PA_RANGE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00071428)
#define HWIO_MOD_1X_PA_RANGE_RMSK                                                                  0x3
#define HWIO_MOD_1X_PA_RANGE_IN          \
        in_dword_masked(HWIO_MOD_1X_PA_RANGE_ADDR, HWIO_MOD_1X_PA_RANGE_RMSK)
#define HWIO_MOD_1X_PA_RANGE_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_PA_RANGE_ADDR, m)
#define HWIO_MOD_1X_PA_RANGE_OUT(v)      \
        out_dword(HWIO_MOD_1X_PA_RANGE_ADDR,v)
#define HWIO_MOD_1X_PA_RANGE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_PA_RANGE_ADDR,m,v,HWIO_MOD_1X_PA_RANGE_IN)
#define HWIO_MOD_1X_PA_RANGE_PA_RANGE_1X_BMSK                                                      0x3
#define HWIO_MOD_1X_PA_RANGE_PA_RANGE_1X_SHFT                                                      0x0

#define HWIO_MOD_1X_UPDATE_TIME_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007142c)
#define HWIO_MOD_1X_UPDATE_TIME_CTL_RMSK                                                    0x3fff0272
#define HWIO_MOD_1X_UPDATE_TIME_CTL_IN          \
        in_dword_masked(HWIO_MOD_1X_UPDATE_TIME_CTL_ADDR, HWIO_MOD_1X_UPDATE_TIME_CTL_RMSK)
#define HWIO_MOD_1X_UPDATE_TIME_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_UPDATE_TIME_CTL_ADDR, m)
#define HWIO_MOD_1X_UPDATE_TIME_CTL_OUT(v)      \
        out_dword(HWIO_MOD_1X_UPDATE_TIME_CTL_ADDR,v)
#define HWIO_MOD_1X_UPDATE_TIME_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_UPDATE_TIME_CTL_ADDR,m,v,HWIO_MOD_1X_UPDATE_TIME_CTL_IN)
#define HWIO_MOD_1X_UPDATE_TIME_CTL_UT_CMP_MASK_BMSK                                        0x3fff0000
#define HWIO_MOD_1X_UPDATE_TIME_CTL_UT_CMP_MASK_SHFT                                              0x10
#define HWIO_MOD_1X_UPDATE_TIME_CTL_MOD_BAND_CMP_EN_BMSK                                         0x200
#define HWIO_MOD_1X_UPDATE_TIME_CTL_MOD_BAND_CMP_EN_SHFT                                           0x9
#define HWIO_MOD_1X_UPDATE_TIME_CTL_LOAD_STMR_CMP_EN_BMSK                                         0x40
#define HWIO_MOD_1X_UPDATE_TIME_CTL_LOAD_STMR_CMP_EN_SHFT                                          0x6
#define HWIO_MOD_1X_UPDATE_TIME_CTL_BETAP_CMP_EN_BMSK                                             0x20
#define HWIO_MOD_1X_UPDATE_TIME_CTL_BETAP_CMP_EN_SHFT                                              0x5
#define HWIO_MOD_1X_UPDATE_TIME_CTL_TXC_VALID_CMP_EN_BMSK                                         0x10
#define HWIO_MOD_1X_UPDATE_TIME_CTL_TXC_VALID_CMP_EN_SHFT                                          0x4
#define HWIO_MOD_1X_UPDATE_TIME_CTL_PA_R_CMP_EN_BMSK                                               0x2
#define HWIO_MOD_1X_UPDATE_TIME_CTL_PA_R_CMP_EN_SHFT                                               0x1

#define HWIO_MOD_DO_UPDATE_TIME_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007134c)
#define HWIO_MOD_DO_UPDATE_TIME_CTL_RMSK                                                    0x3fff0213
#define HWIO_MOD_DO_UPDATE_TIME_CTL_IN          \
        in_dword_masked(HWIO_MOD_DO_UPDATE_TIME_CTL_ADDR, HWIO_MOD_DO_UPDATE_TIME_CTL_RMSK)
#define HWIO_MOD_DO_UPDATE_TIME_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_UPDATE_TIME_CTL_ADDR, m)
#define HWIO_MOD_DO_UPDATE_TIME_CTL_OUT(v)      \
        out_dword(HWIO_MOD_DO_UPDATE_TIME_CTL_ADDR,v)
#define HWIO_MOD_DO_UPDATE_TIME_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_UPDATE_TIME_CTL_ADDR,m,v,HWIO_MOD_DO_UPDATE_TIME_CTL_IN)
#define HWIO_MOD_DO_UPDATE_TIME_CTL_UT_CMP_MASK_BMSK                                        0x3fff0000
#define HWIO_MOD_DO_UPDATE_TIME_CTL_UT_CMP_MASK_SHFT                                              0x10
#define HWIO_MOD_DO_UPDATE_TIME_CTL_MOD_BAND_CMP_EN_BMSK                                         0x200
#define HWIO_MOD_DO_UPDATE_TIME_CTL_MOD_BAND_CMP_EN_SHFT                                           0x9
#define HWIO_MOD_DO_UPDATE_TIME_CTL_TXC_VALID_CMP_EN_BMSK                                         0x10
#define HWIO_MOD_DO_UPDATE_TIME_CTL_TXC_VALID_CMP_EN_SHFT                                          0x4
#define HWIO_MOD_DO_UPDATE_TIME_CTL_PA_R_CMP_EN_BMSK                                               0x2
#define HWIO_MOD_DO_UPDATE_TIME_CTL_PA_R_CMP_EN_SHFT                                               0x1
#define HWIO_MOD_DO_UPDATE_TIME_CTL_BETAP_CMP_EN_BMSK                                              0x1
#define HWIO_MOD_DO_UPDATE_TIME_CTL_BETAP_CMP_EN_SHFT                                              0x0

#define HWIO_MOD_MDSP_MISC_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00071430)
#define HWIO_MOD_MDSP_MISC_CTL_RMSK                                                                0x1
#define HWIO_MOD_MDSP_MISC_CTL_IN          \
        in_dword_masked(HWIO_MOD_MDSP_MISC_CTL_ADDR, HWIO_MOD_MDSP_MISC_CTL_RMSK)
#define HWIO_MOD_MDSP_MISC_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_MDSP_MISC_CTL_ADDR, m)
#define HWIO_MOD_MDSP_MISC_CTL_OUT(v)      \
        out_dword(HWIO_MOD_MDSP_MISC_CTL_ADDR,v)
#define HWIO_MOD_MDSP_MISC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_MDSP_MISC_CTL_ADDR,m,v,HWIO_MOD_MDSP_MISC_CTL_IN)
#define HWIO_MOD_MDSP_MISC_CTL_TXC_1X_VALID_SEL_BMSK                                               0x1
#define HWIO_MOD_MDSP_MISC_CTL_TXC_1X_VALID_SEL_SHFT                                               0x0

#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00071348)
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_RMSK                                                  0x3fff
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_ADDR, HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_RMSK)
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_ADDR,m,v,HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_IN)
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_TXC_DO_VALID_UT_BMSK                                  0x3fff
#define HWIO_MOD_DO_TXC_VALID_UPDATE_TIME_TXC_DO_VALID_UT_SHFT                                     0x0

#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00071434)
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_RMSK                                                  0x3fff
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_ADDR, HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_RMSK)
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_ADDR,m,v,HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_IN)
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_TXC_1X_VALID_UT_BMSK                                  0x3fff
#define HWIO_MOD_1X_TXC_VALID_UPDATE_TIME_TXC_1X_VALID_UT_SHFT                                     0x0

#define HWIO_MOD_TXC_VALID_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00071438)
#define HWIO_MOD_TXC_VALID_RMSK                                                                    0x1
#define HWIO_MOD_TXC_VALID_IN          \
        in_dword_masked(HWIO_MOD_TXC_VALID_ADDR, HWIO_MOD_TXC_VALID_RMSK)
#define HWIO_MOD_TXC_VALID_INM(m)      \
        in_dword_masked(HWIO_MOD_TXC_VALID_ADDR, m)
#define HWIO_MOD_TXC_VALID_OUT(v)      \
        out_dword(HWIO_MOD_TXC_VALID_ADDR,v)
#define HWIO_MOD_TXC_VALID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TXC_VALID_ADDR,m,v,HWIO_MOD_TXC_VALID_IN)
#define HWIO_MOD_TXC_VALID_TXC_VALID_BMSK                                                          0x1
#define HWIO_MOD_TXC_VALID_TXC_VALID_SHFT                                                          0x0

#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007143c)
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_RMSK                                                       0x1
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_IN          \
        in_dword_masked(HWIO_MOD_384CHIP_GAIN_UPDATE_EN_ADDR, HWIO_MOD_384CHIP_GAIN_UPDATE_EN_RMSK)
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_INM(m)      \
        in_dword_masked(HWIO_MOD_384CHIP_GAIN_UPDATE_EN_ADDR, m)
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_OUT(v)      \
        out_dword(HWIO_MOD_384CHIP_GAIN_UPDATE_EN_ADDR,v)
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_384CHIP_GAIN_UPDATE_EN_ADDR,m,v,HWIO_MOD_384CHIP_GAIN_UPDATE_EN_IN)
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_GAIN_UPDATE_EN_BMSK                                        0x1
#define HWIO_MOD_384CHIP_GAIN_UPDATE_EN_GAIN_UPDATE_EN_SHFT                                        0x0

#define HWIO_MOD_DSP_SDO_MEM_DATA_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071440)
#define HWIO_MOD_DSP_SDO_MEM_DATA_RMSK                                                         0xfffff
#define HWIO_MOD_DSP_SDO_MEM_DATA_OUT(v)      \
        out_dword(HWIO_MOD_DSP_SDO_MEM_DATA_ADDR,v)
#define HWIO_MOD_DSP_SDO_MEM_DATA_DATA_BMSK                                                    0xfffff
#define HWIO_MOD_DSP_SDO_MEM_DATA_DATA_SHFT                                                        0x0

#define HWIO_MOD_DSP_SDO_MEM_WR_DONE_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071444)
#define HWIO_MOD_DSP_SDO_MEM_WR_DONE_RMSK                                                          0x1
#define HWIO_MOD_DSP_SDO_MEM_WR_DONE_OUT(v)      \
        out_dword(HWIO_MOD_DSP_SDO_MEM_WR_DONE_ADDR,v)
#define HWIO_MOD_DSP_SDO_MEM_WR_DONE_DONE_BMSK                                                     0x1
#define HWIO_MOD_DSP_SDO_MEM_WR_DONE_DONE_SHFT                                                     0x0

#define HWIO_MOD_DSP_SDO_RATE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071448)
#define HWIO_MOD_DSP_SDO_RATE_RMSK                                                                 0x3
#define HWIO_MOD_DSP_SDO_RATE_IN          \
        in_dword_masked(HWIO_MOD_DSP_SDO_RATE_ADDR, HWIO_MOD_DSP_SDO_RATE_RMSK)
#define HWIO_MOD_DSP_SDO_RATE_INM(m)      \
        in_dword_masked(HWIO_MOD_DSP_SDO_RATE_ADDR, m)
#define HWIO_MOD_DSP_SDO_RATE_OUT(v)      \
        out_dword(HWIO_MOD_DSP_SDO_RATE_ADDR,v)
#define HWIO_MOD_DSP_SDO_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DSP_SDO_RATE_ADDR,m,v,HWIO_MOD_DSP_SDO_RATE_IN)
#define HWIO_MOD_DSP_SDO_RATE_RATE_BMSK                                                            0x3
#define HWIO_MOD_DSP_SDO_RATE_RATE_SHFT                                                            0x0

#define HWIO_MOD_1X_BETAP_GAIN_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007144c)
#define HWIO_MOD_1X_BETAP_GAIN_RMSK                                                            0x103ff
#define HWIO_MOD_1X_BETAP_GAIN_IN          \
        in_dword_masked(HWIO_MOD_1X_BETAP_GAIN_ADDR, HWIO_MOD_1X_BETAP_GAIN_RMSK)
#define HWIO_MOD_1X_BETAP_GAIN_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_BETAP_GAIN_ADDR, m)
#define HWIO_MOD_1X_BETAP_GAIN_OUT(v)      \
        out_dword(HWIO_MOD_1X_BETAP_GAIN_ADDR,v)
#define HWIO_MOD_1X_BETAP_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_BETAP_GAIN_ADDR,m,v,HWIO_MOD_1X_BETAP_GAIN_IN)
#define HWIO_MOD_1X_BETAP_GAIN_BETA_PGAIN_SEL_BMSK                                             0x10000
#define HWIO_MOD_1X_BETAP_GAIN_BETA_PGAIN_SEL_SHFT                                                0x10
#define HWIO_MOD_1X_BETAP_GAIN_BETAP_GAIN_BMSK                                                   0x3ff
#define HWIO_MOD_1X_BETAP_GAIN_BETAP_GAIN_SHFT                                                     0x0

#define HWIO_MOD_1X_BETAP_UPDATE_TIME_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071450)
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_RMSK                                                      0x3fff
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_1X_BETAP_UPDATE_TIME_ADDR, HWIO_MOD_1X_BETAP_UPDATE_TIME_RMSK)
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_BETAP_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_1X_BETAP_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_BETAP_UPDATE_TIME_ADDR,m,v,HWIO_MOD_1X_BETAP_UPDATE_TIME_IN)
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_BETAP_1X_UT_BMSK                                          0x3fff
#define HWIO_MOD_1X_BETAP_UPDATE_TIME_BETAP_1X_UT_SHFT                                             0x0

#define HWIO_REVMOD_1X_ROT_PHASE_INIT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071454)
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_RMSK                                                    0x7fffff
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_IN          \
        in_dword_masked(HWIO_REVMOD_1X_ROT_PHASE_INIT_ADDR, HWIO_REVMOD_1X_ROT_PHASE_INIT_RMSK)
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1X_ROT_PHASE_INIT_ADDR, m)
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_OUT(v)      \
        out_dword(HWIO_REVMOD_1X_ROT_PHASE_INIT_ADDR,v)
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1X_ROT_PHASE_INIT_ADDR,m,v,HWIO_REVMOD_1X_ROT_PHASE_INIT_IN)
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_DATA_BMSK                                               0x7fffff
#define HWIO_REVMOD_1X_ROT_PHASE_INIT_DATA_SHFT                                                    0x0

#define HWIO_REVMOD_1X_ROT_FREQ_STEP_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071458)
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_RMSK                                                     0x7fffff
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_IN          \
        in_dword_masked(HWIO_REVMOD_1X_ROT_FREQ_STEP_ADDR, HWIO_REVMOD_1X_ROT_FREQ_STEP_RMSK)
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_INM(m)      \
        in_dword_masked(HWIO_REVMOD_1X_ROT_FREQ_STEP_ADDR, m)
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_OUT(v)      \
        out_dword(HWIO_REVMOD_1X_ROT_FREQ_STEP_ADDR,v)
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_1X_ROT_FREQ_STEP_ADDR,m,v,HWIO_REVMOD_1X_ROT_FREQ_STEP_IN)
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_DATA_BMSK                                                0x7fffff
#define HWIO_REVMOD_1X_ROT_FREQ_STEP_DATA_SHFT                                                     0x0

#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007145c)
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_RMSK                                                     0x3fff
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_LOAD_STMR_UPDATE_TIME_ADDR, HWIO_MOD_LOAD_STMR_UPDATE_TIME_RMSK)
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_LOAD_STMR_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_LOAD_STMR_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_LOAD_STMR_UPDATE_TIME_ADDR,m,v,HWIO_MOD_LOAD_STMR_UPDATE_TIME_IN)
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_LOAD_STMR_UT_BMSK                                        0x3fff
#define HWIO_MOD_LOAD_STMR_UPDATE_TIME_LOAD_STMR_UT_SHFT                                           0x0

#define HWIO_MOD_1X_BAND_EN_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071464)
#define HWIO_MOD_1X_BAND_EN_RMSK                                                                   0x3
#define HWIO_MOD_1X_BAND_EN_IN          \
        in_dword_masked(HWIO_MOD_1X_BAND_EN_ADDR, HWIO_MOD_1X_BAND_EN_RMSK)
#define HWIO_MOD_1X_BAND_EN_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_BAND_EN_ADDR, m)
#define HWIO_MOD_1X_BAND_EN_OUT(v)      \
        out_dword(HWIO_MOD_1X_BAND_EN_ADDR,v)
#define HWIO_MOD_1X_BAND_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_BAND_EN_ADDR,m,v,HWIO_MOD_1X_BAND_EN_IN)
#define HWIO_MOD_1X_BAND_EN_TX1_1X_EN_BMSK                                                         0x2
#define HWIO_MOD_1X_BAND_EN_TX1_1X_EN_SHFT                                                         0x1
#define HWIO_MOD_1X_BAND_EN_TX0_1X_EN_BMSK                                                         0x1
#define HWIO_MOD_1X_BAND_EN_TX0_1X_EN_SHFT                                                         0x0

#define HWIO_MOD_DO_BAND_EN_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00071468)
#define HWIO_MOD_DO_BAND_EN_RMSK                                                                  0x3f
#define HWIO_MOD_DO_BAND_EN_IN          \
        in_dword_masked(HWIO_MOD_DO_BAND_EN_ADDR, HWIO_MOD_DO_BAND_EN_RMSK)
#define HWIO_MOD_DO_BAND_EN_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_BAND_EN_ADDR, m)
#define HWIO_MOD_DO_BAND_EN_OUT(v)      \
        out_dword(HWIO_MOD_DO_BAND_EN_ADDR,v)
#define HWIO_MOD_DO_BAND_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_BAND_EN_ADDR,m,v,HWIO_MOD_DO_BAND_EN_IN)
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C2_EN_BMSK                                                     0x20
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C2_EN_SHFT                                                      0x5
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C1_EN_BMSK                                                     0x10
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C1_EN_SHFT                                                      0x4
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C0_EN_BMSK                                                      0x8
#define HWIO_MOD_DO_BAND_EN_TX1_DO_C0_EN_SHFT                                                      0x3
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C2_EN_BMSK                                                      0x4
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C2_EN_SHFT                                                      0x2
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C1_EN_BMSK                                                      0x2
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C1_EN_SHFT                                                      0x1
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C0_EN_BMSK                                                      0x1
#define HWIO_MOD_DO_BAND_EN_TX0_DO_C0_EN_SHFT                                                      0x0

#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007146c)
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_RMSK                                                    0x3fff
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_1X_BAND_EN_UPDATE_TIME_ADDR, HWIO_MOD_1X_BAND_EN_UPDATE_TIME_RMSK)
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_BAND_EN_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_1X_BAND_EN_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_BAND_EN_UPDATE_TIME_ADDR,m,v,HWIO_MOD_1X_BAND_EN_UPDATE_TIME_IN)
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_TX_1X_UT_BMSK                                           0x3fff
#define HWIO_MOD_1X_BAND_EN_UPDATE_TIME_TX_1X_UT_SHFT                                              0x0

#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00071470)
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_RMSK                                                    0x3fff
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_IN          \
        in_dword_masked(HWIO_MOD_DO_BAND_EN_UPDATE_TIME_ADDR, HWIO_MOD_DO_BAND_EN_UPDATE_TIME_RMSK)
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_BAND_EN_UPDATE_TIME_ADDR, m)
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_OUT(v)      \
        out_dword(HWIO_MOD_DO_BAND_EN_UPDATE_TIME_ADDR,v)
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_BAND_EN_UPDATE_TIME_ADDR,m,v,HWIO_MOD_DO_BAND_EN_UPDATE_TIME_IN)
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_TX_DO_UT_BMSK                                           0x3fff
#define HWIO_MOD_DO_BAND_EN_UPDATE_TIME_TX_DO_UT_SHFT                                              0x0

#define HWIO_MOD_PRED_CLIP_EN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071480)
#define HWIO_MOD_PRED_CLIP_EN_RMSK                                                                0x1f
#define HWIO_MOD_PRED_CLIP_EN_IN          \
        in_dword_masked(HWIO_MOD_PRED_CLIP_EN_ADDR, HWIO_MOD_PRED_CLIP_EN_RMSK)
#define HWIO_MOD_PRED_CLIP_EN_INM(m)      \
        in_dword_masked(HWIO_MOD_PRED_CLIP_EN_ADDR, m)
#define HWIO_MOD_PRED_CLIP_EN_OUT(v)      \
        out_dword(HWIO_MOD_PRED_CLIP_EN_ADDR,v)
#define HWIO_MOD_PRED_CLIP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_PRED_CLIP_EN_ADDR,m,v,HWIO_MOD_PRED_CLIP_EN_IN)
#define HWIO_MOD_PRED_CLIP_EN_MOD_PRED_BYPASS_BMSK                                                0x10
#define HWIO_MOD_PRED_CLIP_EN_MOD_PRED_BYPASS_SHFT                                                 0x4
#define HWIO_MOD_PRED_CLIP_EN_MOD_PRED_CLIP_EN_BMSK                                                0xf
#define HWIO_MOD_PRED_CLIP_EN_MOD_PRED_CLIP_EN_SHFT                                                0x0

#define HWIO_MOD_0_PRED_THRES_OVERID_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071484)
#define HWIO_MOD_0_PRED_THRES_OVERID_RMSK                                                          0x1
#define HWIO_MOD_0_PRED_THRES_OVERID_IN          \
        in_dword_masked(HWIO_MOD_0_PRED_THRES_OVERID_ADDR, HWIO_MOD_0_PRED_THRES_OVERID_RMSK)
#define HWIO_MOD_0_PRED_THRES_OVERID_INM(m)      \
        in_dword_masked(HWIO_MOD_0_PRED_THRES_OVERID_ADDR, m)
#define HWIO_MOD_0_PRED_THRES_OVERID_OUT(v)      \
        out_dword(HWIO_MOD_0_PRED_THRES_OVERID_ADDR,v)
#define HWIO_MOD_0_PRED_THRES_OVERID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_0_PRED_THRES_OVERID_ADDR,m,v,HWIO_MOD_0_PRED_THRES_OVERID_IN)
#define HWIO_MOD_0_PRED_THRES_OVERID_MOD_0_PRED_THRES_OVERID_BMSK                                  0x1
#define HWIO_MOD_0_PRED_THRES_OVERID_MOD_0_PRED_THRES_OVERID_SHFT                                  0x0

#define HWIO_MOD_1_PRED_THRES_OVERID_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071488)
#define HWIO_MOD_1_PRED_THRES_OVERID_RMSK                                                          0x1
#define HWIO_MOD_1_PRED_THRES_OVERID_IN          \
        in_dword_masked(HWIO_MOD_1_PRED_THRES_OVERID_ADDR, HWIO_MOD_1_PRED_THRES_OVERID_RMSK)
#define HWIO_MOD_1_PRED_THRES_OVERID_INM(m)      \
        in_dword_masked(HWIO_MOD_1_PRED_THRES_OVERID_ADDR, m)
#define HWIO_MOD_1_PRED_THRES_OVERID_OUT(v)      \
        out_dword(HWIO_MOD_1_PRED_THRES_OVERID_ADDR,v)
#define HWIO_MOD_1_PRED_THRES_OVERID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1_PRED_THRES_OVERID_ADDR,m,v,HWIO_MOD_1_PRED_THRES_OVERID_IN)
#define HWIO_MOD_1_PRED_THRES_OVERID_MOD_1_PRED_THRES_OVERID_BMSK                                  0x1
#define HWIO_MOD_1_PRED_THRES_OVERID_MOD_1_PRED_THRES_OVERID_SHFT                                  0x0

#define HWIO_MOD_2_PRED_THRES_OVERID_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007148c)
#define HWIO_MOD_2_PRED_THRES_OVERID_RMSK                                                          0x1
#define HWIO_MOD_2_PRED_THRES_OVERID_IN          \
        in_dword_masked(HWIO_MOD_2_PRED_THRES_OVERID_ADDR, HWIO_MOD_2_PRED_THRES_OVERID_RMSK)
#define HWIO_MOD_2_PRED_THRES_OVERID_INM(m)      \
        in_dword_masked(HWIO_MOD_2_PRED_THRES_OVERID_ADDR, m)
#define HWIO_MOD_2_PRED_THRES_OVERID_OUT(v)      \
        out_dword(HWIO_MOD_2_PRED_THRES_OVERID_ADDR,v)
#define HWIO_MOD_2_PRED_THRES_OVERID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_PRED_THRES_OVERID_ADDR,m,v,HWIO_MOD_2_PRED_THRES_OVERID_IN)
#define HWIO_MOD_2_PRED_THRES_OVERID_MOD_2_PRED_THRES_OVERID_BMSK                                  0x1
#define HWIO_MOD_2_PRED_THRES_OVERID_MOD_2_PRED_THRES_OVERID_SHFT                                  0x0

#define HWIO_MOD_1X_PRED_THRES_OVERID_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071490)
#define HWIO_MOD_1X_PRED_THRES_OVERID_RMSK                                                         0x1
#define HWIO_MOD_1X_PRED_THRES_OVERID_IN          \
        in_dword_masked(HWIO_MOD_1X_PRED_THRES_OVERID_ADDR, HWIO_MOD_1X_PRED_THRES_OVERID_RMSK)
#define HWIO_MOD_1X_PRED_THRES_OVERID_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_PRED_THRES_OVERID_ADDR, m)
#define HWIO_MOD_1X_PRED_THRES_OVERID_OUT(v)      \
        out_dword(HWIO_MOD_1X_PRED_THRES_OVERID_ADDR,v)
#define HWIO_MOD_1X_PRED_THRES_OVERID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_PRED_THRES_OVERID_ADDR,m,v,HWIO_MOD_1X_PRED_THRES_OVERID_IN)
#define HWIO_MOD_1X_PRED_THRES_OVERID_MOD_1X_PRED_THRES_OVERID_BMSK                                0x1
#define HWIO_MOD_1X_PRED_THRES_OVERID_MOD_1X_PRED_THRES_OVERID_SHFT                                0x0

#define HWIO_MOD_PRED_GLOBAL_THRES_01_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071494)
#define HWIO_MOD_PRED_GLOBAL_THRES_01_RMSK                                                  0xffffffff
#define HWIO_MOD_PRED_GLOBAL_THRES_01_IN          \
        in_dword_masked(HWIO_MOD_PRED_GLOBAL_THRES_01_ADDR, HWIO_MOD_PRED_GLOBAL_THRES_01_RMSK)
#define HWIO_MOD_PRED_GLOBAL_THRES_01_INM(m)      \
        in_dword_masked(HWIO_MOD_PRED_GLOBAL_THRES_01_ADDR, m)
#define HWIO_MOD_PRED_GLOBAL_THRES_01_OUT(v)      \
        out_dword(HWIO_MOD_PRED_GLOBAL_THRES_01_ADDR,v)
#define HWIO_MOD_PRED_GLOBAL_THRES_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_PRED_GLOBAL_THRES_01_ADDR,m,v,HWIO_MOD_PRED_GLOBAL_THRES_01_IN)
#define HWIO_MOD_PRED_GLOBAL_THRES_01_MOD_PRED_GLOBAL_THRES_01_BMSK                         0xffffffff
#define HWIO_MOD_PRED_GLOBAL_THRES_01_MOD_PRED_GLOBAL_THRES_01_SHFT                                0x0

#define HWIO_MOD_01_PRED_LOCAL_THRES_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071498)
#define HWIO_MOD_01_PRED_LOCAL_THRES_RMSK                                                   0xffffffff
#define HWIO_MOD_01_PRED_LOCAL_THRES_IN          \
        in_dword_masked(HWIO_MOD_01_PRED_LOCAL_THRES_ADDR, HWIO_MOD_01_PRED_LOCAL_THRES_RMSK)
#define HWIO_MOD_01_PRED_LOCAL_THRES_INM(m)      \
        in_dword_masked(HWIO_MOD_01_PRED_LOCAL_THRES_ADDR, m)
#define HWIO_MOD_01_PRED_LOCAL_THRES_OUT(v)      \
        out_dword(HWIO_MOD_01_PRED_LOCAL_THRES_ADDR,v)
#define HWIO_MOD_01_PRED_LOCAL_THRES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_01_PRED_LOCAL_THRES_ADDR,m,v,HWIO_MOD_01_PRED_LOCAL_THRES_IN)
#define HWIO_MOD_01_PRED_LOCAL_THRES_MOD_01_PRED_LOCAL_THRES_BMSK                           0xffffffff
#define HWIO_MOD_01_PRED_LOCAL_THRES_MOD_01_PRED_LOCAL_THRES_SHFT                                  0x0

#define HWIO_MOD_2_PRED_LOCAL_THRES_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007149c)
#define HWIO_MOD_2_PRED_LOCAL_THRES_RMSK                                                        0xffff
#define HWIO_MOD_2_PRED_LOCAL_THRES_IN          \
        in_dword_masked(HWIO_MOD_2_PRED_LOCAL_THRES_ADDR, HWIO_MOD_2_PRED_LOCAL_THRES_RMSK)
#define HWIO_MOD_2_PRED_LOCAL_THRES_INM(m)      \
        in_dword_masked(HWIO_MOD_2_PRED_LOCAL_THRES_ADDR, m)
#define HWIO_MOD_2_PRED_LOCAL_THRES_OUT(v)      \
        out_dword(HWIO_MOD_2_PRED_LOCAL_THRES_ADDR,v)
#define HWIO_MOD_2_PRED_LOCAL_THRES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_2_PRED_LOCAL_THRES_ADDR,m,v,HWIO_MOD_2_PRED_LOCAL_THRES_IN)
#define HWIO_MOD_2_PRED_LOCAL_THRES_MOD_2_PRED_LOCAL_THRES_BMSK                                 0xffff
#define HWIO_MOD_2_PRED_LOCAL_THRES_MOD_2_PRED_LOCAL_THRES_SHFT                                    0x0

#define HWIO_MOD_1X_PRED_LOCAL_THRES_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000714a0)
#define HWIO_MOD_1X_PRED_LOCAL_THRES_RMSK                                                       0xffff
#define HWIO_MOD_1X_PRED_LOCAL_THRES_IN          \
        in_dword_masked(HWIO_MOD_1X_PRED_LOCAL_THRES_ADDR, HWIO_MOD_1X_PRED_LOCAL_THRES_RMSK)
#define HWIO_MOD_1X_PRED_LOCAL_THRES_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_PRED_LOCAL_THRES_ADDR, m)
#define HWIO_MOD_1X_PRED_LOCAL_THRES_OUT(v)      \
        out_dword(HWIO_MOD_1X_PRED_LOCAL_THRES_ADDR,v)
#define HWIO_MOD_1X_PRED_LOCAL_THRES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_PRED_LOCAL_THRES_ADDR,m,v,HWIO_MOD_1X_PRED_LOCAL_THRES_IN)
#define HWIO_MOD_1X_PRED_LOCAL_THRES_MOD_2_PRED_LOCAL_THRES_BMSK                                0xffff
#define HWIO_MOD_1X_PRED_LOCAL_THRES_MOD_2_PRED_LOCAL_THRES_SHFT                                   0x0

#define HWIO_MOD_STALL_SEL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000714b0)
#define HWIO_MOD_STALL_SEL_RMSK                                                                    0x3
#define HWIO_MOD_STALL_SEL_IN          \
        in_dword_masked(HWIO_MOD_STALL_SEL_ADDR, HWIO_MOD_STALL_SEL_RMSK)
#define HWIO_MOD_STALL_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_STALL_SEL_ADDR, m)
#define HWIO_MOD_STALL_SEL_OUT(v)      \
        out_dword(HWIO_MOD_STALL_SEL_ADDR,v)
#define HWIO_MOD_STALL_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_STALL_SEL_ADDR,m,v,HWIO_MOD_STALL_SEL_IN)
#define HWIO_MOD_STALL_SEL_MOD_STALL_SEL_DO_BMSK                                                   0x2
#define HWIO_MOD_STALL_SEL_MOD_STALL_SEL_DO_SHFT                                                   0x1
#define HWIO_MOD_STALL_SEL_MOD_STALL_SEL_1X_BMSK                                                   0x1
#define HWIO_MOD_STALL_SEL_MOD_STALL_SEL_1X_SHFT                                                   0x0

#define HWIO_MOD_OFFLINE_DIV_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000714b4)
#define HWIO_MOD_OFFLINE_DIV_RMSK                                                                  0x1
#define HWIO_MOD_OFFLINE_DIV_IN          \
        in_dword_masked(HWIO_MOD_OFFLINE_DIV_ADDR, HWIO_MOD_OFFLINE_DIV_RMSK)
#define HWIO_MOD_OFFLINE_DIV_INM(m)      \
        in_dword_masked(HWIO_MOD_OFFLINE_DIV_ADDR, m)
#define HWIO_MOD_OFFLINE_DIV_OUT(v)      \
        out_dword(HWIO_MOD_OFFLINE_DIV_ADDR,v)
#define HWIO_MOD_OFFLINE_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_OFFLINE_DIV_ADDR,m,v,HWIO_MOD_OFFLINE_DIV_IN)
#define HWIO_MOD_OFFLINE_DIV_MOD_OFFLINE_DIV_BMSK                                                  0x1
#define HWIO_MOD_OFFLINE_DIV_MOD_OFFLINE_DIV_SHFT                                                  0x0

#define HWIO_MOD_PWR_CTRL_WR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000714d4)
#define HWIO_MOD_PWR_CTRL_WR_RMSK                                                                  0x1
#define HWIO_MOD_PWR_CTRL_WR_IN          \
        in_dword_masked(HWIO_MOD_PWR_CTRL_WR_ADDR, HWIO_MOD_PWR_CTRL_WR_RMSK)
#define HWIO_MOD_PWR_CTRL_WR_INM(m)      \
        in_dword_masked(HWIO_MOD_PWR_CTRL_WR_ADDR, m)
#define HWIO_MOD_PWR_CTRL_WR_OUT(v)      \
        out_dword(HWIO_MOD_PWR_CTRL_WR_ADDR,v)
#define HWIO_MOD_PWR_CTRL_WR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_PWR_CTRL_WR_ADDR,m,v,HWIO_MOD_PWR_CTRL_WR_IN)
#define HWIO_MOD_PWR_CTRL_WR_MOD_PWR_CTRL_WR_BMSK                                                  0x1
#define HWIO_MOD_PWR_CTRL_WR_MOD_PWR_CTRL_WR_SHFT                                                  0x0

#define HWIO_I_PN_STATE_SLAM_01_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000714d8)
#define HWIO_I_PN_STATE_SLAM_01_RMSK                                                            0x7fff
#define HWIO_I_PN_STATE_SLAM_01_IN          \
        in_dword_masked(HWIO_I_PN_STATE_SLAM_01_ADDR, HWIO_I_PN_STATE_SLAM_01_RMSK)
#define HWIO_I_PN_STATE_SLAM_01_INM(m)      \
        in_dword_masked(HWIO_I_PN_STATE_SLAM_01_ADDR, m)
#define HWIO_I_PN_STATE_SLAM_01_OUT(v)      \
        out_dword(HWIO_I_PN_STATE_SLAM_01_ADDR,v)
#define HWIO_I_PN_STATE_SLAM_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_I_PN_STATE_SLAM_01_ADDR,m,v,HWIO_I_PN_STATE_SLAM_01_IN)
#define HWIO_I_PN_STATE_SLAM_01_DATA_BMSK                                                       0x7fff
#define HWIO_I_PN_STATE_SLAM_01_DATA_SHFT                                                          0x0

#define HWIO_Q_PN_STATE_SLAM_01_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000714dc)
#define HWIO_Q_PN_STATE_SLAM_01_RMSK                                                            0x7fff
#define HWIO_Q_PN_STATE_SLAM_01_IN          \
        in_dword_masked(HWIO_Q_PN_STATE_SLAM_01_ADDR, HWIO_Q_PN_STATE_SLAM_01_RMSK)
#define HWIO_Q_PN_STATE_SLAM_01_INM(m)      \
        in_dword_masked(HWIO_Q_PN_STATE_SLAM_01_ADDR, m)
#define HWIO_Q_PN_STATE_SLAM_01_OUT(v)      \
        out_dword(HWIO_Q_PN_STATE_SLAM_01_ADDR,v)
#define HWIO_Q_PN_STATE_SLAM_01_OUTM(m,v) \
        out_dword_masked_ns(HWIO_Q_PN_STATE_SLAM_01_ADDR,m,v,HWIO_Q_PN_STATE_SLAM_01_IN)
#define HWIO_Q_PN_STATE_SLAM_01_DATA_BMSK                                                       0x7fff
#define HWIO_Q_PN_STATE_SLAM_01_DATA_SHFT                                                          0x0

#define HWIO_U_PN_STATE_SLAM_03_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000714e0)
#define HWIO_U_PN_STATE_SLAM_03_RMSK                                                        0xffffffff
#define HWIO_U_PN_STATE_SLAM_03_IN          \
        in_dword_masked(HWIO_U_PN_STATE_SLAM_03_ADDR, HWIO_U_PN_STATE_SLAM_03_RMSK)
#define HWIO_U_PN_STATE_SLAM_03_INM(m)      \
        in_dword_masked(HWIO_U_PN_STATE_SLAM_03_ADDR, m)
#define HWIO_U_PN_STATE_SLAM_03_OUT(v)      \
        out_dword(HWIO_U_PN_STATE_SLAM_03_ADDR,v)
#define HWIO_U_PN_STATE_SLAM_03_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_STATE_SLAM_03_ADDR,m,v,HWIO_U_PN_STATE_SLAM_03_IN)
#define HWIO_U_PN_STATE_SLAM_03_U_PN_STATE_SLAM_BMSK                                        0xffffffff
#define HWIO_U_PN_STATE_SLAM_03_U_PN_STATE_SLAM_SHFT                                               0x0

#define HWIO_U_PN_STATE_SLAM_45_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000714e4)
#define HWIO_U_PN_STATE_SLAM_45_RMSK                                                             0x3ff
#define HWIO_U_PN_STATE_SLAM_45_IN          \
        in_dword_masked(HWIO_U_PN_STATE_SLAM_45_ADDR, HWIO_U_PN_STATE_SLAM_45_RMSK)
#define HWIO_U_PN_STATE_SLAM_45_INM(m)      \
        in_dword_masked(HWIO_U_PN_STATE_SLAM_45_ADDR, m)
#define HWIO_U_PN_STATE_SLAM_45_OUT(v)      \
        out_dword(HWIO_U_PN_STATE_SLAM_45_ADDR,v)
#define HWIO_U_PN_STATE_SLAM_45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_STATE_SLAM_45_ADDR,m,v,HWIO_U_PN_STATE_SLAM_45_IN)
#define HWIO_U_PN_STATE_SLAM_45_U_PN_STATE_SLAM_BMSK                                             0x3ff
#define HWIO_U_PN_STATE_SLAM_45_U_PN_STATE_SLAM_SHFT                                               0x0

#define HWIO_U_PN_MASK_SLAM_03_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000714e8)
#define HWIO_U_PN_MASK_SLAM_03_RMSK                                                         0xffffffff
#define HWIO_U_PN_MASK_SLAM_03_IN          \
        in_dword_masked(HWIO_U_PN_MASK_SLAM_03_ADDR, HWIO_U_PN_MASK_SLAM_03_RMSK)
#define HWIO_U_PN_MASK_SLAM_03_INM(m)      \
        in_dword_masked(HWIO_U_PN_MASK_SLAM_03_ADDR, m)
#define HWIO_U_PN_MASK_SLAM_03_OUT(v)      \
        out_dword(HWIO_U_PN_MASK_SLAM_03_ADDR,v)
#define HWIO_U_PN_MASK_SLAM_03_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_MASK_SLAM_03_ADDR,m,v,HWIO_U_PN_MASK_SLAM_03_IN)
#define HWIO_U_PN_MASK_SLAM_03_DATA_BMSK                                                    0xffffffff
#define HWIO_U_PN_MASK_SLAM_03_DATA_SHFT                                                           0x0

#define HWIO_U_PN_MASK_SLAM_45_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000714ec)
#define HWIO_U_PN_MASK_SLAM_45_RMSK                                                              0x3ff
#define HWIO_U_PN_MASK_SLAM_45_IN          \
        in_dword_masked(HWIO_U_PN_MASK_SLAM_45_ADDR, HWIO_U_PN_MASK_SLAM_45_RMSK)
#define HWIO_U_PN_MASK_SLAM_45_INM(m)      \
        in_dword_masked(HWIO_U_PN_MASK_SLAM_45_ADDR, m)
#define HWIO_U_PN_MASK_SLAM_45_OUT(v)      \
        out_dword(HWIO_U_PN_MASK_SLAM_45_ADDR,v)
#define HWIO_U_PN_MASK_SLAM_45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_U_PN_MASK_SLAM_45_ADDR,m,v,HWIO_U_PN_MASK_SLAM_45_IN)
#define HWIO_U_PN_MASK_SLAM_45_DATA_BMSK                                                         0x3ff
#define HWIO_U_PN_MASK_SLAM_45_DATA_SHFT                                                           0x0

#define HWIO_MOD_1X_ENC_TRIGGER_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000714f0)
#define HWIO_MOD_1X_ENC_TRIGGER_RMSK                                                               0x7
#define HWIO_MOD_1X_ENC_TRIGGER_OUT(v)      \
        out_dword(HWIO_MOD_1X_ENC_TRIGGER_ADDR,v)
#define HWIO_MOD_1X_ENC_TRIGGER_MOD_1X_ENC_TRIGGER_BMSK                                            0x7
#define HWIO_MOD_1X_ENC_TRIGGER_MOD_1X_ENC_TRIGGER_SHFT                                            0x0

#define HWIO_MOD_DBR_MASKING_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000714f8)
#define HWIO_MOD_DBR_MASKING_RMSK                                                               0xffff
#define HWIO_MOD_DBR_MASKING_IN          \
        in_dword_masked(HWIO_MOD_DBR_MASKING_ADDR, HWIO_MOD_DBR_MASKING_RMSK)
#define HWIO_MOD_DBR_MASKING_INM(m)      \
        in_dword_masked(HWIO_MOD_DBR_MASKING_ADDR, m)
#define HWIO_MOD_DBR_MASKING_MOD_DBR_MASKING_BMSK                                               0xffff
#define HWIO_MOD_DBR_MASKING_MOD_DBR_MASKING_SHFT                                                  0x0

#define HWIO_MOD_DO_PREFILL_MODE_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000714fc)
#define HWIO_MOD_DO_PREFILL_MODE_RMSK                                                              0x1
#define HWIO_MOD_DO_PREFILL_MODE_OUT(v)      \
        out_dword(HWIO_MOD_DO_PREFILL_MODE_ADDR,v)
#define HWIO_MOD_DO_PREFILL_MODE_MOD_DO_PREFILL_MODE_BMSK                                          0x1
#define HWIO_MOD_DO_PREFILL_MODE_MOD_DO_PREFILL_MODE_SHFT                                          0x0

#define HWIO_MOD_1X_PREFILL_MODE_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007150c)
#define HWIO_MOD_1X_PREFILL_MODE_RMSK                                                              0x1
#define HWIO_MOD_1X_PREFILL_MODE_OUT(v)      \
        out_dword(HWIO_MOD_1X_PREFILL_MODE_ADDR,v)
#define HWIO_MOD_1X_PREFILL_MODE_MOD_1X_PREFILL_MODE_BMSK                                          0x1
#define HWIO_MOD_1X_PREFILL_MODE_MOD_1X_PREFILL_MODE_SHFT                                          0x0

#define HWIO_MOD_CHAIN_0_CARRIER_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00071500)
#define HWIO_MOD_CHAIN_0_CARRIER_RMSK                                                              0xf
#define HWIO_MOD_CHAIN_0_CARRIER_IN          \
        in_dword_masked(HWIO_MOD_CHAIN_0_CARRIER_ADDR, HWIO_MOD_CHAIN_0_CARRIER_RMSK)
#define HWIO_MOD_CHAIN_0_CARRIER_INM(m)      \
        in_dword_masked(HWIO_MOD_CHAIN_0_CARRIER_ADDR, m)
#define HWIO_MOD_CHAIN_0_CARRIER_OUT(v)      \
        out_dword(HWIO_MOD_CHAIN_0_CARRIER_ADDR,v)
#define HWIO_MOD_CHAIN_0_CARRIER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CHAIN_0_CARRIER_ADDR,m,v,HWIO_MOD_CHAIN_0_CARRIER_IN)
#define HWIO_MOD_CHAIN_0_CARRIER_MOD_CHAIN_0_CARRIER_BMSK                                          0xf
#define HWIO_MOD_CHAIN_0_CARRIER_MOD_CHAIN_0_CARRIER_SHFT                                          0x0

#define HWIO_MOD_CHAIN_1_CARRIER_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00071504)
#define HWIO_MOD_CHAIN_1_CARRIER_RMSK                                                              0xf
#define HWIO_MOD_CHAIN_1_CARRIER_IN          \
        in_dword_masked(HWIO_MOD_CHAIN_1_CARRIER_ADDR, HWIO_MOD_CHAIN_1_CARRIER_RMSK)
#define HWIO_MOD_CHAIN_1_CARRIER_INM(m)      \
        in_dword_masked(HWIO_MOD_CHAIN_1_CARRIER_ADDR, m)
#define HWIO_MOD_CHAIN_1_CARRIER_OUT(v)      \
        out_dword(HWIO_MOD_CHAIN_1_CARRIER_ADDR,v)
#define HWIO_MOD_CHAIN_1_CARRIER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_CHAIN_1_CARRIER_ADDR,m,v,HWIO_MOD_CHAIN_1_CARRIER_IN)
#define HWIO_MOD_CHAIN_1_CARRIER_MOD_CHAIN_1_CARRIER_BMSK                                          0xf
#define HWIO_MOD_CHAIN_1_CARRIER_MOD_CHAIN_1_CARRIER_SHFT                                          0x0

#define HWIO_MOD_CHAIN_CARRIER_CMD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00071508)
#define HWIO_MOD_CHAIN_CARRIER_CMD_RMSK                                                            0x3
#define HWIO_MOD_CHAIN_CARRIER_CMD_OUT(v)      \
        out_dword(HWIO_MOD_CHAIN_CARRIER_CMD_ADDR,v)
#define HWIO_MOD_CHAIN_CARRIER_CMD_MOD_CHAIN_1_CARRIER_CMD_BMSK                                    0x2
#define HWIO_MOD_CHAIN_CARRIER_CMD_MOD_CHAIN_1_CARRIER_CMD_SHFT                                    0x1
#define HWIO_MOD_CHAIN_CARRIER_CMD_MOD_CHAIN_0_CARRIER_CMD_BMSK                                    0x1
#define HWIO_MOD_CHAIN_CARRIER_CMD_MOD_CHAIN_0_CARRIER_CMD_SHFT                                    0x0

#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00071600)
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_RMSK                                                   0x3ffff
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_IN          \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_OFFSET_ADDR, HWIO_REVMOD_SAMPLE_COUNT_OFFSET_RMSK)
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_OFFSET_ADDR, m)
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_OUT(v)      \
        out_dword(HWIO_REVMOD_SAMPLE_COUNT_OFFSET_ADDR,v)
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_SAMPLE_COUNT_OFFSET_ADDR,m,v,HWIO_REVMOD_SAMPLE_COUNT_OFFSET_IN)
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_REVMOD_SAMPLE_COUNT_OFFSET_BMSK                        0x3ffff
#define HWIO_REVMOD_SAMPLE_COUNT_OFFSET_REVMOD_SAMPLE_COUNT_OFFSET_SHFT                            0x0

#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00071604)
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_RMSK                                                      0x3ffff
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_IN          \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_ADJ_ADDR, HWIO_REVMOD_SAMPLE_COUNT_ADJ_RMSK)
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_INM(m)      \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_ADJ_ADDR, m)
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_OUT(v)      \
        out_dword(HWIO_REVMOD_SAMPLE_COUNT_ADJ_ADDR,v)
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_SAMPLE_COUNT_ADJ_ADDR,m,v,HWIO_REVMOD_SAMPLE_COUNT_ADJ_IN)
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_REVMOD_SAMPLE_COUNT_ADJ_BMSK                              0x3ffff
#define HWIO_REVMOD_SAMPLE_COUNT_ADJ_REVMOD_SAMPLE_COUNT_ADJ_SHFT                                  0x0

#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00071608)
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_RMSK                                                      0xd
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_IN          \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_STROBES_ADDR, HWIO_REVMOD_SAMPLE_COUNT_STROBES_RMSK)
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_INM(m)      \
        in_dword_masked(HWIO_REVMOD_SAMPLE_COUNT_STROBES_ADDR, m)
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_OUT(v)      \
        out_dword(HWIO_REVMOD_SAMPLE_COUNT_STROBES_ADDR,v)
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_SAMPLE_COUNT_STROBES_ADDR,m,v,HWIO_REVMOD_SAMPLE_COUNT_STROBES_IN)
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_CHIPX8_DISABLE_BMSK                                       0x8
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_CHIPX8_DISABLE_SHFT                                       0x3
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_MODTIME_UPDATE_BMSK                                       0x4
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_MODTIME_UPDATE_SHFT                                       0x2
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_HDR_RTC_ADJ_BMSK                                          0x1
#define HWIO_REVMOD_SAMPLE_COUNT_STROBES_HDR_RTC_ADJ_SHFT                                          0x0

#define HWIO_MP_PN_SLAM_LONG_STATE_03_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007160c)
#define HWIO_MP_PN_SLAM_LONG_STATE_03_RMSK                                                  0xffffffff
#define HWIO_MP_PN_SLAM_LONG_STATE_03_IN          \
        in_dword_masked(HWIO_MP_PN_SLAM_LONG_STATE_03_ADDR, HWIO_MP_PN_SLAM_LONG_STATE_03_RMSK)
#define HWIO_MP_PN_SLAM_LONG_STATE_03_INM(m)      \
        in_dword_masked(HWIO_MP_PN_SLAM_LONG_STATE_03_ADDR, m)
#define HWIO_MP_PN_SLAM_LONG_STATE_03_OUT(v)      \
        out_dword(HWIO_MP_PN_SLAM_LONG_STATE_03_ADDR,v)
#define HWIO_MP_PN_SLAM_LONG_STATE_03_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MP_PN_SLAM_LONG_STATE_03_ADDR,m,v,HWIO_MP_PN_SLAM_LONG_STATE_03_IN)
#define HWIO_MP_PN_SLAM_LONG_STATE_03_MP_PN_SLAM_LONG_STATE_BMSK                            0xffffffff
#define HWIO_MP_PN_SLAM_LONG_STATE_03_MP_PN_SLAM_LONG_STATE_SHFT                                   0x0

#define HWIO_MP_PN_SLAM_LONG_STATE_45_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071610)
#define HWIO_MP_PN_SLAM_LONG_STATE_45_RMSK                                                       0x3ff
#define HWIO_MP_PN_SLAM_LONG_STATE_45_IN          \
        in_dword_masked(HWIO_MP_PN_SLAM_LONG_STATE_45_ADDR, HWIO_MP_PN_SLAM_LONG_STATE_45_RMSK)
#define HWIO_MP_PN_SLAM_LONG_STATE_45_INM(m)      \
        in_dword_masked(HWIO_MP_PN_SLAM_LONG_STATE_45_ADDR, m)
#define HWIO_MP_PN_SLAM_LONG_STATE_45_OUT(v)      \
        out_dword(HWIO_MP_PN_SLAM_LONG_STATE_45_ADDR,v)
#define HWIO_MP_PN_SLAM_LONG_STATE_45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MP_PN_SLAM_LONG_STATE_45_ADDR,m,v,HWIO_MP_PN_SLAM_LONG_STATE_45_IN)
#define HWIO_MP_PN_SLAM_LONG_STATE_45_MP_PN_SLAM_LONG_STATE_BMSK                                 0x3ff
#define HWIO_MP_PN_SLAM_LONG_STATE_45_MP_PN_SLAM_LONG_STATE_SHFT                                   0x0

#define HWIO_MOD_TXC0_STB_SEL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071614)
#define HWIO_MOD_TXC0_STB_SEL_RMSK                                                                 0x7
#define HWIO_MOD_TXC0_STB_SEL_IN          \
        in_dword_masked(HWIO_MOD_TXC0_STB_SEL_ADDR, HWIO_MOD_TXC0_STB_SEL_RMSK)
#define HWIO_MOD_TXC0_STB_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_TXC0_STB_SEL_ADDR, m)
#define HWIO_MOD_TXC0_STB_SEL_OUT(v)      \
        out_dword(HWIO_MOD_TXC0_STB_SEL_ADDR,v)
#define HWIO_MOD_TXC0_STB_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TXC0_STB_SEL_ADDR,m,v,HWIO_MOD_TXC0_STB_SEL_IN)
#define HWIO_MOD_TXC0_STB_SEL_MOD_TXC0_STB_SEL_BMSK                                                0x7
#define HWIO_MOD_TXC0_STB_SEL_MOD_TXC0_STB_SEL_SHFT                                                0x0

#define HWIO_MOD_TXC1_STB_SEL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071618)
#define HWIO_MOD_TXC1_STB_SEL_RMSK                                                                 0x7
#define HWIO_MOD_TXC1_STB_SEL_IN          \
        in_dword_masked(HWIO_MOD_TXC1_STB_SEL_ADDR, HWIO_MOD_TXC1_STB_SEL_RMSK)
#define HWIO_MOD_TXC1_STB_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_TXC1_STB_SEL_ADDR, m)
#define HWIO_MOD_TXC1_STB_SEL_OUT(v)      \
        out_dword(HWIO_MOD_TXC1_STB_SEL_ADDR,v)
#define HWIO_MOD_TXC1_STB_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TXC1_STB_SEL_ADDR,m,v,HWIO_MOD_TXC1_STB_SEL_IN)
#define HWIO_MOD_TXC1_STB_SEL_MOD_TXC1_STB_SEL_BMSK                                                0x7
#define HWIO_MOD_TXC1_STB_SEL_MOD_TXC1_STB_SEL_SHFT                                                0x0

#define HWIO_MOD_TEST_BUS_IN_SELECT_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007161c)
#define HWIO_MOD_TEST_BUS_IN_SELECT_RMSK                                                          0x3f
#define HWIO_MOD_TEST_BUS_IN_SELECT_IN          \
        in_dword_masked(HWIO_MOD_TEST_BUS_IN_SELECT_ADDR, HWIO_MOD_TEST_BUS_IN_SELECT_RMSK)
#define HWIO_MOD_TEST_BUS_IN_SELECT_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_BUS_IN_SELECT_ADDR, m)
#define HWIO_MOD_TEST_BUS_IN_SELECT_OUT(v)      \
        out_dword(HWIO_MOD_TEST_BUS_IN_SELECT_ADDR,v)
#define HWIO_MOD_TEST_BUS_IN_SELECT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_BUS_IN_SELECT_ADDR,m,v,HWIO_MOD_TEST_BUS_IN_SELECT_IN)
#define HWIO_MOD_TEST_BUS_IN_SELECT_MOD_TEST_BUS_IN_SELECT_BMSK                                   0x3f
#define HWIO_MOD_TEST_BUS_IN_SELECT_MOD_TEST_BUS_IN_SELECT_SHFT                                    0x0

#define HWIO_MOD_SB_DO_OFFSET_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00071628)
#define HWIO_MOD_SB_DO_OFFSET_RMSK                                                             0xfffff
#define HWIO_MOD_SB_DO_OFFSET_IN          \
        in_dword_masked(HWIO_MOD_SB_DO_OFFSET_ADDR, HWIO_MOD_SB_DO_OFFSET_RMSK)
#define HWIO_MOD_SB_DO_OFFSET_INM(m)      \
        in_dword_masked(HWIO_MOD_SB_DO_OFFSET_ADDR, m)
#define HWIO_MOD_SB_DO_OFFSET_OUT(v)      \
        out_dword(HWIO_MOD_SB_DO_OFFSET_ADDR,v)
#define HWIO_MOD_SB_DO_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SB_DO_OFFSET_ADDR,m,v,HWIO_MOD_SB_DO_OFFSET_IN)
#define HWIO_MOD_SB_DO_OFFSET_SB_DO_OFFSET_BMSK                                                0xfffff
#define HWIO_MOD_SB_DO_OFFSET_SB_DO_OFFSET_SHFT                                                    0x0

#define HWIO_MOD_SB_1X_OFFSET_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007162c)
#define HWIO_MOD_SB_1X_OFFSET_RMSK                                                             0xfffff
#define HWIO_MOD_SB_1X_OFFSET_IN          \
        in_dword_masked(HWIO_MOD_SB_1X_OFFSET_ADDR, HWIO_MOD_SB_1X_OFFSET_RMSK)
#define HWIO_MOD_SB_1X_OFFSET_INM(m)      \
        in_dword_masked(HWIO_MOD_SB_1X_OFFSET_ADDR, m)
#define HWIO_MOD_SB_1X_OFFSET_OUT(v)      \
        out_dword(HWIO_MOD_SB_1X_OFFSET_ADDR,v)
#define HWIO_MOD_SB_1X_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SB_1X_OFFSET_ADDR,m,v,HWIO_MOD_SB_1X_OFFSET_IN)
#define HWIO_MOD_SB_1X_OFFSET_SB_1X_OFFSET_BMSK                                                0xfffff
#define HWIO_MOD_SB_1X_OFFSET_SB_1X_OFFSET_SHFT                                                    0x0

#define HWIO_MOD_1X_STROBE_OFFSET_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071630)
#define HWIO_MOD_1X_STROBE_OFFSET_RMSK                                                         0xfffff
#define HWIO_MOD_1X_STROBE_OFFSET_IN          \
        in_dword_masked(HWIO_MOD_1X_STROBE_OFFSET_ADDR, HWIO_MOD_1X_STROBE_OFFSET_RMSK)
#define HWIO_MOD_1X_STROBE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_MOD_1X_STROBE_OFFSET_ADDR, m)
#define HWIO_MOD_1X_STROBE_OFFSET_OUT(v)      \
        out_dword(HWIO_MOD_1X_STROBE_OFFSET_ADDR,v)
#define HWIO_MOD_1X_STROBE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_1X_STROBE_OFFSET_ADDR,m,v,HWIO_MOD_1X_STROBE_OFFSET_IN)
#define HWIO_MOD_1X_STROBE_OFFSET_STROBE_OFFSET_1X_BMSK                                        0xfffff
#define HWIO_MOD_1X_STROBE_OFFSET_STROBE_OFFSET_1X_SHFT                                            0x0

#define HWIO_MOD_DO_STROBE_OFFSET_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00071634)
#define HWIO_MOD_DO_STROBE_OFFSET_RMSK                                                         0xfffff
#define HWIO_MOD_DO_STROBE_OFFSET_IN          \
        in_dword_masked(HWIO_MOD_DO_STROBE_OFFSET_ADDR, HWIO_MOD_DO_STROBE_OFFSET_RMSK)
#define HWIO_MOD_DO_STROBE_OFFSET_INM(m)      \
        in_dword_masked(HWIO_MOD_DO_STROBE_OFFSET_ADDR, m)
#define HWIO_MOD_DO_STROBE_OFFSET_OUT(v)      \
        out_dword(HWIO_MOD_DO_STROBE_OFFSET_ADDR,v)
#define HWIO_MOD_DO_STROBE_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_DO_STROBE_OFFSET_ADDR,m,v,HWIO_MOD_DO_STROBE_OFFSET_IN)
#define HWIO_MOD_DO_STROBE_OFFSET_STROBE_OFFSET_DO_BMSK                                        0xfffff
#define HWIO_MOD_DO_STROBE_OFFSET_STROBE_OFFSET_DO_SHFT                                            0x0

#define HWIO_MOD_STREAM_WRITER_SEL_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00071638)
#define HWIO_MOD_STREAM_WRITER_SEL_RMSK                                                          0xfff
#define HWIO_MOD_STREAM_WRITER_SEL_IN          \
        in_dword_masked(HWIO_MOD_STREAM_WRITER_SEL_ADDR, HWIO_MOD_STREAM_WRITER_SEL_RMSK)
#define HWIO_MOD_STREAM_WRITER_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_STREAM_WRITER_SEL_ADDR, m)
#define HWIO_MOD_STREAM_WRITER_SEL_OUT(v)      \
        out_dword(HWIO_MOD_STREAM_WRITER_SEL_ADDR,v)
#define HWIO_MOD_STREAM_WRITER_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_STREAM_WRITER_SEL_ADDR,m,v,HWIO_MOD_STREAM_WRITER_SEL_IN)
#define HWIO_MOD_STREAM_WRITER_SEL_MOD_STREAM_WRITER_BKEND_SEL_BMSK                              0xfc0
#define HWIO_MOD_STREAM_WRITER_SEL_MOD_STREAM_WRITER_BKEND_SEL_SHFT                                0x6
#define HWIO_MOD_STREAM_WRITER_SEL_MOD_STREAM_WRITER_SEL_BMSK                                     0x3f
#define HWIO_MOD_STREAM_WRITER_SEL_MOD_STREAM_WRITER_SEL_SHFT                                      0x0

#define HWIO_REVMOD_PREFILL_SLOT_NUM_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007163c)
#define HWIO_REVMOD_PREFILL_SLOT_NUM_RMSK                                                          0xf
#define HWIO_REVMOD_PREFILL_SLOT_NUM_IN          \
        in_dword_masked(HWIO_REVMOD_PREFILL_SLOT_NUM_ADDR, HWIO_REVMOD_PREFILL_SLOT_NUM_RMSK)
#define HWIO_REVMOD_PREFILL_SLOT_NUM_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PREFILL_SLOT_NUM_ADDR, m)
#define HWIO_REVMOD_PREFILL_SLOT_NUM_OUT(v)      \
        out_dword(HWIO_REVMOD_PREFILL_SLOT_NUM_ADDR,v)
#define HWIO_REVMOD_PREFILL_SLOT_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PREFILL_SLOT_NUM_ADDR,m,v,HWIO_REVMOD_PREFILL_SLOT_NUM_IN)
#define HWIO_REVMOD_PREFILL_SLOT_NUM_PREFILL_SLOT_NUM_BMSK                                         0xf
#define HWIO_REVMOD_PREFILL_SLOT_NUM_PREFILL_SLOT_NUM_SHFT                                         0x0

#define HWIO_REVMOD_PREFILL_FRAME_NUM_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00071640)
#define HWIO_REVMOD_PREFILL_FRAME_NUM_RMSK                                                        0x7f
#define HWIO_REVMOD_PREFILL_FRAME_NUM_IN          \
        in_dword_masked(HWIO_REVMOD_PREFILL_FRAME_NUM_ADDR, HWIO_REVMOD_PREFILL_FRAME_NUM_RMSK)
#define HWIO_REVMOD_PREFILL_FRAME_NUM_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PREFILL_FRAME_NUM_ADDR, m)
#define HWIO_REVMOD_PREFILL_FRAME_NUM_OUT(v)      \
        out_dword(HWIO_REVMOD_PREFILL_FRAME_NUM_ADDR,v)
#define HWIO_REVMOD_PREFILL_FRAME_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PREFILL_FRAME_NUM_ADDR,m,v,HWIO_REVMOD_PREFILL_FRAME_NUM_IN)
#define HWIO_REVMOD_PREFILL_FRAME_NUM_PREFILL_FRAME_NUM_BMSK                                      0x7f
#define HWIO_REVMOD_PREFILL_FRAME_NUM_PREFILL_FRAME_NUM_SHFT                                       0x0

#define HWIO_REVMOD_PREFILL_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071644)
#define HWIO_REVMOD_PREFILL_CTL_RMSK                                                               0x1
#define HWIO_REVMOD_PREFILL_CTL_IN          \
        in_dword_masked(HWIO_REVMOD_PREFILL_CTL_ADDR, HWIO_REVMOD_PREFILL_CTL_RMSK)
#define HWIO_REVMOD_PREFILL_CTL_INM(m)      \
        in_dword_masked(HWIO_REVMOD_PREFILL_CTL_ADDR, m)
#define HWIO_REVMOD_PREFILL_CTL_OUT(v)      \
        out_dword(HWIO_REVMOD_PREFILL_CTL_ADDR,v)
#define HWIO_REVMOD_PREFILL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_REVMOD_PREFILL_CTL_ADDR,m,v,HWIO_REVMOD_PREFILL_CTL_IN)
#define HWIO_REVMOD_PREFILL_CTL_PREFILL_DISABLE_BMSK                                               0x1
#define HWIO_REVMOD_PREFILL_CTL_PREFILL_DISABLE_SHFT                                               0x0

#define HWIO_MP_SHORT_PN_I_SLAM_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00071648)
#define HWIO_MP_SHORT_PN_I_SLAM_RMSK                                                            0x7fff
#define HWIO_MP_SHORT_PN_I_SLAM_IN          \
        in_dword_masked(HWIO_MP_SHORT_PN_I_SLAM_ADDR, HWIO_MP_SHORT_PN_I_SLAM_RMSK)
#define HWIO_MP_SHORT_PN_I_SLAM_INM(m)      \
        in_dword_masked(HWIO_MP_SHORT_PN_I_SLAM_ADDR, m)
#define HWIO_MP_SHORT_PN_I_SLAM_OUT(v)      \
        out_dword(HWIO_MP_SHORT_PN_I_SLAM_ADDR,v)
#define HWIO_MP_SHORT_PN_I_SLAM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MP_SHORT_PN_I_SLAM_ADDR,m,v,HWIO_MP_SHORT_PN_I_SLAM_IN)
#define HWIO_MP_SHORT_PN_I_SLAM_MP_SHORT_PN_I_SLAM_BMSK                                         0x7fff
#define HWIO_MP_SHORT_PN_I_SLAM_MP_SHORT_PN_I_SLAM_SHFT                                            0x0

#define HWIO_MP_SHORT_PN_Q_SLAM_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007164c)
#define HWIO_MP_SHORT_PN_Q_SLAM_RMSK                                                            0x7fff
#define HWIO_MP_SHORT_PN_Q_SLAM_IN          \
        in_dword_masked(HWIO_MP_SHORT_PN_Q_SLAM_ADDR, HWIO_MP_SHORT_PN_Q_SLAM_RMSK)
#define HWIO_MP_SHORT_PN_Q_SLAM_INM(m)      \
        in_dword_masked(HWIO_MP_SHORT_PN_Q_SLAM_ADDR, m)
#define HWIO_MP_SHORT_PN_Q_SLAM_OUT(v)      \
        out_dword(HWIO_MP_SHORT_PN_Q_SLAM_ADDR,v)
#define HWIO_MP_SHORT_PN_Q_SLAM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MP_SHORT_PN_Q_SLAM_ADDR,m,v,HWIO_MP_SHORT_PN_Q_SLAM_IN)
#define HWIO_MP_SHORT_PN_Q_SLAM_MP_SHORT_PN_Q_SLAM_BMSK                                         0x7fff
#define HWIO_MP_SHORT_PN_Q_SLAM_MP_SHORT_PN_Q_SLAM_SHFT                                            0x0

#define HWIO_MOD_SB_SVDO_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00071650)
#define HWIO_MOD_SB_SVDO_CTL_RMSK                                                                  0x7
#define HWIO_MOD_SB_SVDO_CTL_IN          \
        in_dword_masked(HWIO_MOD_SB_SVDO_CTL_ADDR, HWIO_MOD_SB_SVDO_CTL_RMSK)
#define HWIO_MOD_SB_SVDO_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_SB_SVDO_CTL_ADDR, m)
#define HWIO_MOD_SB_SVDO_CTL_OUT(v)      \
        out_dword(HWIO_MOD_SB_SVDO_CTL_ADDR,v)
#define HWIO_MOD_SB_SVDO_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SB_SVDO_CTL_ADDR,m,v,HWIO_MOD_SB_SVDO_CTL_IN)
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_DO1X_BMSK                                                 0x4
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_DO1X_SHFT                                                 0x2
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_1XDO_BMSK                                                 0x2
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_1XDO_SHFT                                                 0x1
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_SIM_BMSK                                                  0x1
#define HWIO_MOD_SB_SVDO_CTL_MOD_SB_SVDO_SIM_SHFT                                                  0x0

#define HWIO_MOD_ERAM_DATA_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00072000)
#define HWIO_MOD_ERAM_DATA_RMSK                                                             0xffffffff
#define HWIO_MOD_ERAM_DATA_OUT(v)      \
        out_dword(HWIO_MOD_ERAM_DATA_ADDR,v)
#define HWIO_MOD_ERAM_DATA_DATA_BMSK                                                        0xffffffff
#define HWIO_MOD_ERAM_DATA_DATA_SHFT                                                               0x0

#define HWIO_MOD_ERAM_DATA_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00072908)
#define HWIO_MOD_ERAM_DATA_CTL_RMSK                                                             0x3fff
#define HWIO_MOD_ERAM_DATA_CTL_IN          \
        in_dword_masked(HWIO_MOD_ERAM_DATA_CTL_ADDR, HWIO_MOD_ERAM_DATA_CTL_RMSK)
#define HWIO_MOD_ERAM_DATA_CTL_INM(m)      \
        in_dword_masked(HWIO_MOD_ERAM_DATA_CTL_ADDR, m)
#define HWIO_MOD_ERAM_DATA_CTL_OUT(v)      \
        out_dword(HWIO_MOD_ERAM_DATA_CTL_ADDR,v)
#define HWIO_MOD_ERAM_DATA_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_ERAM_DATA_CTL_ADDR,m,v,HWIO_MOD_ERAM_DATA_CTL_IN)
#define HWIO_MOD_ERAM_DATA_CTL_MCDO_CARRIER_SEL_BMSK                                            0x3c00
#define HWIO_MOD_ERAM_DATA_CTL_MCDO_CARRIER_SEL_SHFT                                               0xa
#define HWIO_MOD_ERAM_DATA_CTL_MCDO_ERAM_SEL_BMSK                                                0x300
#define HWIO_MOD_ERAM_DATA_CTL_MCDO_ERAM_SEL_SHFT                                                  0x8
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_BMSK                                         0x80
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_SHFT                                          0x7
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_BMSK                                                      0x60
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_SHFT                                                       0x5
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_BMSK                                                 0x10
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_SHFT                                                  0x4
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_BMSK                                                    0xc
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_SHFT                                                    0x2
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_BMSK                                                       0x3
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_SHFT                                                       0x0

#define HWIO_MOD_ERAM_WR_DONE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007290c)
#define HWIO_MOD_ERAM_WR_DONE_RMSK                                                                 0x1
#define HWIO_MOD_ERAM_WR_DONE_OUT(v)      \
        out_dword(HWIO_MOD_ERAM_WR_DONE_ADDR,v)
#define HWIO_MOD_ERAM_WR_DONE_DONE_BMSK                                                            0x1
#define HWIO_MOD_ERAM_WR_DONE_DONE_SHFT                                                            0x0

#define HWIO_MOD_TEST_MEM_MODE_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00072910)
#define HWIO_MOD_TEST_MEM_MODE_RMSK                                                                0x1
#define HWIO_MOD_TEST_MEM_MODE_IN          \
        in_dword_masked(HWIO_MOD_TEST_MEM_MODE_ADDR, HWIO_MOD_TEST_MEM_MODE_RMSK)
#define HWIO_MOD_TEST_MEM_MODE_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_MEM_MODE_ADDR, m)
#define HWIO_MOD_TEST_MEM_MODE_OUT(v)      \
        out_dword(HWIO_MOD_TEST_MEM_MODE_ADDR,v)
#define HWIO_MOD_TEST_MEM_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_MEM_MODE_ADDR,m,v,HWIO_MOD_TEST_MEM_MODE_IN)
#define HWIO_MOD_TEST_MEM_MODE_MODE_BMSK                                                           0x1
#define HWIO_MOD_TEST_MEM_MODE_MODE_SHFT                                                           0x0

#define HWIO_MOD_TEST_MEM_SEL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00072914)
#define HWIO_MOD_TEST_MEM_SEL_RMSK                                                                0x3f
#define HWIO_MOD_TEST_MEM_SEL_IN          \
        in_dword_masked(HWIO_MOD_TEST_MEM_SEL_ADDR, HWIO_MOD_TEST_MEM_SEL_RMSK)
#define HWIO_MOD_TEST_MEM_SEL_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_MEM_SEL_ADDR, m)
#define HWIO_MOD_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_MOD_TEST_MEM_SEL_ADDR,v)
#define HWIO_MOD_TEST_MEM_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_MEM_SEL_ADDR,m,v,HWIO_MOD_TEST_MEM_SEL_IN)
#define HWIO_MOD_TEST_MEM_SEL_SEL_BMSK                                                            0x3f
#define HWIO_MOD_TEST_MEM_SEL_SEL_SHFT                                                             0x0

#define HWIO_MOD_TEST_MEM_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00072918)
#define HWIO_MOD_TEST_MEM_ADDR_RMSK                                                              0x7ff
#define HWIO_MOD_TEST_MEM_ADDR_IN          \
        in_dword_masked(HWIO_MOD_TEST_MEM_ADDR_ADDR, HWIO_MOD_TEST_MEM_ADDR_RMSK)
#define HWIO_MOD_TEST_MEM_ADDR_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_MEM_ADDR_ADDR, m)
#define HWIO_MOD_TEST_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_MOD_TEST_MEM_ADDR_ADDR,v)
#define HWIO_MOD_TEST_MEM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_MEM_ADDR_ADDR,m,v,HWIO_MOD_TEST_MEM_ADDR_IN)
#define HWIO_MOD_TEST_MEM_ADDR_ADDR_BMSK                                                         0x7ff
#define HWIO_MOD_TEST_MEM_ADDR_ADDR_SHFT                                                           0x0

#define HWIO_MOD_TEST_MEM_DATA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007291c)
#define HWIO_MOD_TEST_MEM_DATA_RMSK                                                         0xffffffff
#define HWIO_MOD_TEST_MEM_DATA_IN          \
        in_dword_masked(HWIO_MOD_TEST_MEM_DATA_ADDR, HWIO_MOD_TEST_MEM_DATA_RMSK)
#define HWIO_MOD_TEST_MEM_DATA_INM(m)      \
        in_dword_masked(HWIO_MOD_TEST_MEM_DATA_ADDR, m)
#define HWIO_MOD_TEST_MEM_DATA_OUT(v)      \
        out_dword(HWIO_MOD_TEST_MEM_DATA_ADDR,v)
#define HWIO_MOD_TEST_MEM_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_TEST_MEM_DATA_ADDR,m,v,HWIO_MOD_TEST_MEM_DATA_IN)
#define HWIO_MOD_TEST_MEM_DATA_DATA_BMSK                                                    0xffffffff
#define HWIO_MOD_TEST_MEM_DATA_DATA_SHFT                                                           0x0

#define HWIO_MOD_SDO_MEM_DATA_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00072928)
#define HWIO_MOD_SDO_MEM_DATA_RMSK                                                             0xfffff
#define HWIO_MOD_SDO_MEM_DATA_IN          \
        in_dword_masked(HWIO_MOD_SDO_MEM_DATA_ADDR, HWIO_MOD_SDO_MEM_DATA_RMSK)
#define HWIO_MOD_SDO_MEM_DATA_INM(m)      \
        in_dword_masked(HWIO_MOD_SDO_MEM_DATA_ADDR, m)
#define HWIO_MOD_SDO_MEM_DATA_OUT(v)      \
        out_dword(HWIO_MOD_SDO_MEM_DATA_ADDR,v)
#define HWIO_MOD_SDO_MEM_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MOD_SDO_MEM_DATA_ADDR,m,v,HWIO_MOD_SDO_MEM_DATA_IN)
#define HWIO_MOD_SDO_MEM_DATA_DATA_BMSK                                                        0xfffff
#define HWIO_MOD_SDO_MEM_DATA_DATA_SHFT                                                            0x0

#define HWIO_MOD_SDO_MEM_WR_DONE_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007292c)
#define HWIO_MOD_SDO_MEM_WR_DONE_RMSK                                                              0x1
#define HWIO_MOD_SDO_MEM_WR_DONE_OUT(v)      \
        out_dword(HWIO_MOD_SDO_MEM_WR_DONE_ADDR,v)
#define HWIO_MOD_SDO_MEM_WR_DONE_DONE_BMSK                                                         0x1
#define HWIO_MOD_SDO_MEM_WR_DONE_DONE_SHFT                                                         0x0

#define HWIO_TX_TRBLK_PARAM_TRCHc_ADDR(c)                                                   (MODEM_TOP_REG_BASE      + 0x00074000 + 0x4 * (c))
#define HWIO_TX_TRBLK_PARAM_TRCHc_RMSK                                                      0x1fff1f1f
#define HWIO_TX_TRBLK_PARAM_TRCHc_MAXc                                                               7
#define HWIO_TX_TRBLK_PARAM_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_TRBLK_PARAM_TRCHc_ADDR(c),val)
#define HWIO_TX_TRBLK_PARAM_TRCHc_TRBLK_SIZE_BMSK                                           0x1fff0000
#define HWIO_TX_TRBLK_PARAM_TRCHc_TRBLK_SIZE_SHFT                                                 0x10
#define HWIO_TX_TRBLK_PARAM_TRCHc_CRC_SIZE_BMSK                                                 0x1f00
#define HWIO_TX_TRBLK_PARAM_TRCHc_CRC_SIZE_SHFT                                                    0x8
#define HWIO_TX_TRBLK_PARAM_TRCHc_NUM_TRBLKS_BMSK                                                 0x1f
#define HWIO_TX_TRBLK_PARAM_TRCHc_NUM_TRBLKS_SHFT                                                  0x0

#define HWIO_TX_ERAMB_ADDR_TRCHc_ADDR(c)                                                    (MODEM_TOP_REG_BASE      + 0x00074020 + 0x4 * (c))
#define HWIO_TX_ERAMB_ADDR_TRCHc_RMSK                                                            0x3ff
#define HWIO_TX_ERAMB_ADDR_TRCHc_MAXc                                                                7
#define HWIO_TX_ERAMB_ADDR_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_ERAMB_ADDR_TRCHc_ADDR(c),val)
#define HWIO_TX_ERAMB_ADDR_TRCHc_DATA9_0_BMSK                                                    0x3ff
#define HWIO_TX_ERAMB_ADDR_TRCHc_DATA9_0_SHFT                                                      0x0

#define HWIO_TX_CODING_PARAM_TRCHc_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x00074040 + 0x4 * (c))
#define HWIO_TX_CODING_PARAM_TRCHc_RMSK                                                     0x7fffcf03
#define HWIO_TX_CODING_PARAM_TRCHc_MAXc                                                              7
#define HWIO_TX_CODING_PARAM_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_CODING_PARAM_TRCHc_ADDR(c),val)
#define HWIO_TX_CODING_PARAM_TRCHc_NUM_PRE_RM_BITS_BMSK                                     0x7fff0000
#define HWIO_TX_CODING_PARAM_TRCHc_NUM_PRE_RM_BITS_SHFT                                           0x10
#define HWIO_TX_CODING_PARAM_TRCHc_TRCH_TTI_BMSK                                                0xc000
#define HWIO_TX_CODING_PARAM_TRCHc_TRCH_TTI_SHFT                                                   0xe
#define HWIO_TX_CODING_PARAM_TRCHc_NUM_CODE_SEGS_BMSK                                            0xf00
#define HWIO_TX_CODING_PARAM_TRCHc_NUM_CODE_SEGS_SHFT                                              0x8
#define HWIO_TX_CODING_PARAM_TRCHc_CODING_RATE_TYPE_BMSK                                           0x3
#define HWIO_TX_CODING_PARAM_TRCHc_CODING_RATE_TYPE_SHFT                                           0x0

#define HWIO_TX_CODE_SEG_SIZE_TRCHc_ADDR(c)                                                 (MODEM_TOP_REG_BASE      + 0x00074060 + 0x4 * (c))
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_RMSK                                                    0x803f1fff
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_MAXc                                                             7
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_CODE_SEG_SIZE_TRCHc_ADDR(c),val)
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_PUNCTURE_FLAG_BMSK                                      0x80000000
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_PUNCTURE_FLAG_SHFT                                            0x1f
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_NUM_FILLER_BITS_BMSK                                      0x3f0000
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_NUM_FILLER_BITS_SHFT                                          0x10
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_NUM_BITS_CODE_SEG_BMSK                                      0x1fff
#define HWIO_TX_CODE_SEG_SIZE_TRCHc_NUM_BITS_CODE_SEG_SHFT                                         0x0

#define HWIO_TX_RM_EINI_TRCHc_ADDR(c)                                                       (MODEM_TOP_REG_BASE      + 0x00074080 + 0x4 * (c))
#define HWIO_TX_RM_EINI_TRCHc_RMSK                                                          0xffffffff
#define HWIO_TX_RM_EINI_TRCHc_MAXc                                                                   7
#define HWIO_TX_RM_EINI_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_RM_EINI_TRCHc_ADDR(c),val)
#define HWIO_TX_RM_EINI_TRCHc_INITIAL_ERROR2_BMSK                                           0xffff0000
#define HWIO_TX_RM_EINI_TRCHc_INITIAL_ERROR2_SHFT                                                 0x10
#define HWIO_TX_RM_EINI_TRCHc_INITIAL_ERROR1_BMSK                                               0xffff
#define HWIO_TX_RM_EINI_TRCHc_INITIAL_ERROR1_SHFT                                                  0x0

#define HWIO_TX_RM_EMINUS_TRCHc_ADDR(c)                                                     (MODEM_TOP_REG_BASE      + 0x000740a0 + 0x4 * (c))
#define HWIO_TX_RM_EMINUS_TRCHc_RMSK                                                        0xffffffff
#define HWIO_TX_RM_EMINUS_TRCHc_MAXc                                                                 7
#define HWIO_TX_RM_EMINUS_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_RM_EMINUS_TRCHc_ADDR(c),val)
#define HWIO_TX_RM_EMINUS_TRCHc_EMINUS2_BMSK                                                0xffff0000
#define HWIO_TX_RM_EMINUS_TRCHc_EMINUS2_SHFT                                                      0x10
#define HWIO_TX_RM_EMINUS_TRCHc_EMINUS1_BMSK                                                    0xffff
#define HWIO_TX_RM_EMINUS_TRCHc_EMINUS1_SHFT                                                       0x0

#define HWIO_TX_RM_EPLUS_TRCHc_ADDR(c)                                                      (MODEM_TOP_REG_BASE      + 0x000740c0 + 0x4 * (c))
#define HWIO_TX_RM_EPLUS_TRCHc_RMSK                                                         0xffffffff
#define HWIO_TX_RM_EPLUS_TRCHc_MAXc                                                                  7
#define HWIO_TX_RM_EPLUS_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_RM_EPLUS_TRCHc_ADDR(c),val)
#define HWIO_TX_RM_EPLUS_TRCHc_EPLUS2_BMSK                                                  0xffff0000
#define HWIO_TX_RM_EPLUS_TRCHc_EPLUS2_SHFT                                                        0x10
#define HWIO_TX_RM_EPLUS_TRCHc_EPLUS1_BMSK                                                      0xffff
#define HWIO_TX_RM_EPLUS_TRCHc_EPLUS1_SHFT                                                         0x0

#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_ADDR(c)                                            (MODEM_TOP_REG_BASE      + 0x000740e0 + 0x4 * (c))
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_RMSK                                               0xffff311f
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_MAXc                                                        7
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_ADDR(c),val)
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_COLUMNS_MINUS1_BMSK                            0xff000000
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_COLUMNS_MINUS1_SHFT                                  0x18
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_COLUMN_BMSK                                     0xff0000
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_COLUMN_SHFT                                         0x10
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_ROW_INDEX_BMSK                                     0x3000
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_ROW_INDEX_SHFT                                        0xc
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BIT_EXCH_BMSK                                  0x100
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BIT_EXCH_SHFT                                    0x8
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BMSK                                            0x1f
#define HWIO_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_SHFT                                             0x0

#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_ADDR(c)                                            (MODEM_TOP_REG_BASE      + 0x00074100 + 0x4 * (c))
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_RMSK                                                 0x3f01ff
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_MAXc                                                        7
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_ADDR(c),val)
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUM_INDEX_BMSK                                 0x3f0000
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUM_INDEX_SHFT                                     0x10
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUMBER_BMSK                                       0x1ff
#define HWIO_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUMBER_SHFT                                         0x0

#define HWIO_TX_TRCH_MUX_ORDER_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00074120)
#define HWIO_TX_TRCH_MUX_ORDER_RMSK                                                            0x701ff
#define HWIO_TX_TRCH_MUX_ORDER_OUT(v)      \
        out_dword(HWIO_TX_TRCH_MUX_ORDER_ADDR,v)
#define HWIO_TX_TRCH_MUX_ORDER_TRCH_CFG1_INDEX_BMSK                                            0x70000
#define HWIO_TX_TRCH_MUX_ORDER_TRCH_CFG1_INDEX_SHFT                                               0x10
#define HWIO_TX_TRCH_MUX_ORDER_TRCH_START_ADDR_BMSK                                              0x1ff
#define HWIO_TX_TRCH_MUX_ORDER_TRCH_START_ADDR_SHFT                                                0x0

#define HWIO_TX_ENC_TIMING_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007412c)
#define HWIO_TX_ENC_TIMING_CTL_RMSK                                                         0x80000000
#define HWIO_TX_ENC_TIMING_CTL_OUT(v)      \
        out_dword(HWIO_TX_ENC_TIMING_CTL_ADDR,v)
#define HWIO_TX_ENC_TIMING_CTL_START_ENC_NOW_BMSK                                           0x80000000
#define HWIO_TX_ENC_TIMING_CTL_START_ENC_NOW_SHFT                                                 0x1f

#define HWIO_TX_ERAM_AB_TRCHS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00074130)
#define HWIO_TX_ERAM_AB_TRCHS_RMSK                                                               0xf0f
#define HWIO_TX_ERAM_AB_TRCHS_IN          \
        in_dword_masked(HWIO_TX_ERAM_AB_TRCHS_ADDR, HWIO_TX_ERAM_AB_TRCHS_RMSK)
#define HWIO_TX_ERAM_AB_TRCHS_INM(m)      \
        in_dword_masked(HWIO_TX_ERAM_AB_TRCHS_ADDR, m)
#define HWIO_TX_ERAM_AB_TRCHS_OUT(v)      \
        out_dword(HWIO_TX_ERAM_AB_TRCHS_ADDR,v)
#define HWIO_TX_ERAM_AB_TRCHS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_ERAM_AB_TRCHS_ADDR,m,v,HWIO_TX_ERAM_AB_TRCHS_IN)
#define HWIO_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_BMSK                                              0xf00
#define HWIO_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_SHFT                                                0x8
#define HWIO_TX_ERAM_AB_TRCHS_NUM_ERAMA_TRCHS_BMSK                                                 0xf
#define HWIO_TX_ERAM_AB_TRCHS_NUM_ERAMA_TRCHS_SHFT                                                 0x0

#define HWIO_TX_ERAMA_INCRACC_INIT_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00074134)
#define HWIO_TX_ERAMA_INCRACC_INIT_RMSK                                                            0x1
#define HWIO_TX_ERAMA_INCRACC_INIT_OUT(v)      \
        out_dword(HWIO_TX_ERAMA_INCRACC_INIT_ADDR,v)
#define HWIO_TX_ERAMA_INCRACC_INIT_TX_ERAMA_INIT_BMSK                                              0x1
#define HWIO_TX_ERAMA_INCRACC_INIT_TX_ERAMA_INIT_SHFT                                              0x0

#define HWIO_TX_DPDCH_OVSF_NUM_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00074138)
#define HWIO_TX_DPDCH_OVSF_NUM_RMSK                                                               0xff
#define HWIO_TX_DPDCH_OVSF_NUM_IN          \
        in_dword_masked(HWIO_TX_DPDCH_OVSF_NUM_ADDR, HWIO_TX_DPDCH_OVSF_NUM_RMSK)
#define HWIO_TX_DPDCH_OVSF_NUM_INM(m)      \
        in_dword_masked(HWIO_TX_DPDCH_OVSF_NUM_ADDR, m)
#define HWIO_TX_DPDCH_OVSF_NUM_OUT(v)      \
        out_dword(HWIO_TX_DPDCH_OVSF_NUM_ADDR,v)
#define HWIO_TX_DPDCH_OVSF_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_DPDCH_OVSF_NUM_ADDR,m,v,HWIO_TX_DPDCH_OVSF_NUM_IN)
#define HWIO_TX_DPDCH_OVSF_NUM_TX_DPDCH_OVSF_NUM_BMSK                                             0xff
#define HWIO_TX_DPDCH_OVSF_NUM_TX_DPDCH_OVSF_NUM_SHFT                                              0x0

#define HWIO_TX_DATA_SPR_FACTOR_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007413c)
#define HWIO_TX_DATA_SPR_FACTOR_RMSK                                                               0x7
#define HWIO_TX_DATA_SPR_FACTOR_IN          \
        in_dword_masked(HWIO_TX_DATA_SPR_FACTOR_ADDR, HWIO_TX_DATA_SPR_FACTOR_RMSK)
#define HWIO_TX_DATA_SPR_FACTOR_INM(m)      \
        in_dword_masked(HWIO_TX_DATA_SPR_FACTOR_ADDR, m)
#define HWIO_TX_DATA_SPR_FACTOR_OUT(v)      \
        out_dword(HWIO_TX_DATA_SPR_FACTOR_ADDR,v)
#define HWIO_TX_DATA_SPR_FACTOR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_DATA_SPR_FACTOR_ADDR,m,v,HWIO_TX_DATA_SPR_FACTOR_IN)
#define HWIO_TX_DATA_SPR_FACTOR_TX_DATA_SPR_FACTOR_BMSK                                            0x7
#define HWIO_TX_DATA_SPR_FACTOR_TX_DATA_SPR_FACTOR_SHFT                                            0x0

#define HWIO_TX_SCR_CODE_INIT_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00074140)
#define HWIO_TX_SCR_CODE_INIT_RMSK                                                          0x81ffffff
#define HWIO_TX_SCR_CODE_INIT_IN          \
        in_dword_masked(HWIO_TX_SCR_CODE_INIT_ADDR, HWIO_TX_SCR_CODE_INIT_RMSK)
#define HWIO_TX_SCR_CODE_INIT_INM(m)      \
        in_dword_masked(HWIO_TX_SCR_CODE_INIT_ADDR, m)
#define HWIO_TX_SCR_CODE_INIT_OUT(v)      \
        out_dword(HWIO_TX_SCR_CODE_INIT_ADDR,v)
#define HWIO_TX_SCR_CODE_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_SCR_CODE_INIT_ADDR,m,v,HWIO_TX_SCR_CODE_INIT_IN)
#define HWIO_TX_SCR_CODE_INIT_SCR_CODE_TYPE_BMSK                                            0x80000000
#define HWIO_TX_SCR_CODE_INIT_SCR_CODE_TYPE_SHFT                                                  0x1f
#define HWIO_TX_SCR_CODE_INIT_SCR_CODE_INIT_BMSK                                             0x1ffffff
#define HWIO_TX_SCR_CODE_INIT_SCR_CODE_INIT_SHFT                                                   0x0

#define HWIO_TX_PHY_CH_TYPE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007414c)
#define HWIO_TX_PHY_CH_TYPE_RMSK                                                                   0x3
#define HWIO_TX_PHY_CH_TYPE_IN          \
        in_dword_masked(HWIO_TX_PHY_CH_TYPE_ADDR, HWIO_TX_PHY_CH_TYPE_RMSK)
#define HWIO_TX_PHY_CH_TYPE_INM(m)      \
        in_dword_masked(HWIO_TX_PHY_CH_TYPE_ADDR, m)
#define HWIO_TX_PHY_CH_TYPE_OUT(v)      \
        out_dword(HWIO_TX_PHY_CH_TYPE_ADDR,v)
#define HWIO_TX_PHY_CH_TYPE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_PHY_CH_TYPE_ADDR,m,v,HWIO_TX_PHY_CH_TYPE_IN)
#define HWIO_TX_PHY_CH_TYPE_TX_PHY_CH_TYPE_BMSK                                                    0x3
#define HWIO_TX_PHY_CH_TYPE_TX_PHY_CH_TYPE_SHFT                                                    0x0

#define HWIO_TX_GENERAL_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00074150)
#define HWIO_TX_GENERAL_CTL_RMSK                                                                  0x80
#define HWIO_TX_GENERAL_CTL_IN          \
        in_dword_masked(HWIO_TX_GENERAL_CTL_ADDR, HWIO_TX_GENERAL_CTL_RMSK)
#define HWIO_TX_GENERAL_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_GENERAL_CTL_ADDR, m)
#define HWIO_TX_GENERAL_CTL_OUT(v)      \
        out_dword(HWIO_TX_GENERAL_CTL_ADDR,v)
#define HWIO_TX_GENERAL_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_GENERAL_CTL_ADDR,m,v,HWIO_TX_GENERAL_CTL_IN)
#define HWIO_TX_GENERAL_CTL_R99_ENDIAN_BMSK                                                       0x80
#define HWIO_TX_GENERAL_CTL_R99_ENDIAN_SHFT                                                        0x7

#define HWIO_TX_TEST_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0007415c)
#define HWIO_TX_TEST_CTL_RMSK                                                                    0x6fb
#define HWIO_TX_TEST_CTL_IN          \
        in_dword_masked(HWIO_TX_TEST_CTL_ADDR, HWIO_TX_TEST_CTL_RMSK)
#define HWIO_TX_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_CTL_ADDR, m)
#define HWIO_TX_TEST_CTL_OUT(v)      \
        out_dword(HWIO_TX_TEST_CTL_ADDR,v)
#define HWIO_TX_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_CTL_ADDR,m,v,HWIO_TX_TEST_CTL_IN)
#define HWIO_TX_TEST_CTL_TEST_TONE_SEL_BMSK                                                      0x600
#define HWIO_TX_TEST_CTL_TEST_TONE_SEL_SHFT                                                        0x9
#define HWIO_TX_TEST_CTL_TX_TEST_BUS_EN_BMSK                                                      0x80
#define HWIO_TX_TEST_CTL_TX_TEST_BUS_EN_SHFT                                                       0x7
#define HWIO_TX_TEST_CTL_TX_TEST_BUS_SEL_BMSK                                                     0x78
#define HWIO_TX_TEST_CTL_TX_TEST_BUS_SEL_SHFT                                                      0x3
#define HWIO_TX_TEST_CTL_SET_IQ_HIGH_BMSK                                                          0x2
#define HWIO_TX_TEST_CTL_SET_IQ_HIGH_SHFT                                                          0x1
#define HWIO_TX_TEST_CTL_TX_TONE_ENA_BMSK                                                          0x1
#define HWIO_TX_TEST_CTL_TX_TONE_ENA_SHFT                                                          0x0

#define HWIO_TX_ERAMA_INCRACC_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00074160)
#define HWIO_TX_ERAMA_INCRACC_RMSK                                                          0xffffffff
#define HWIO_TX_ERAMA_INCRACC_OUT(v)      \
        out_dword(HWIO_TX_ERAMA_INCRACC_ADDR,v)
#define HWIO_TX_ERAMA_INCRACC_ERAMA_DATA_W0_BMSK                                            0xffffffff
#define HWIO_TX_ERAMA_INCRACC_ERAMA_DATA_W0_SHFT                                                   0x0

#define HWIO_TX_CIPHER_CK0_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x00074164 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK0_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK0_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK0_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK0_m_ADDR(m), HWIO_TX_CIPHER_CK0_m_RMSK)
#define HWIO_TX_CIPHER_CK0_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK0_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK0_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK0_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK0_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK0_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK0_m_INI(m))
#define HWIO_TX_CIPHER_CK0_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK0_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_CIPHER_CK1_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x00074174 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK1_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK1_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK1_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK1_m_ADDR(m), HWIO_TX_CIPHER_CK1_m_RMSK)
#define HWIO_TX_CIPHER_CK1_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK1_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK1_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK1_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK1_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK1_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK1_m_INI(m))
#define HWIO_TX_CIPHER_CK1_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK1_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_CIPHER_CK2_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x00074184 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK2_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK2_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK2_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK2_m_ADDR(m), HWIO_TX_CIPHER_CK2_m_RMSK)
#define HWIO_TX_CIPHER_CK2_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK2_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK2_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK2_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK2_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK2_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK2_m_INI(m))
#define HWIO_TX_CIPHER_CK2_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK2_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_CIPHER_CK3_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x00074194 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK3_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK3_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK3_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK3_m_ADDR(m), HWIO_TX_CIPHER_CK3_m_RMSK)
#define HWIO_TX_CIPHER_CK3_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK3_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK3_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK3_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK3_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK3_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK3_m_INI(m))
#define HWIO_TX_CIPHER_CK3_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK3_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_CIPHER_CK4_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x000741a4 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK4_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK4_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK4_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK4_m_ADDR(m), HWIO_TX_CIPHER_CK4_m_RMSK)
#define HWIO_TX_CIPHER_CK4_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK4_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK4_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK4_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK4_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK4_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK4_m_INI(m))
#define HWIO_TX_CIPHER_CK4_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK4_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_CIPHER_CK5_m_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x000741b4 + 0x4 * (m))
#define HWIO_TX_CIPHER_CK5_m_RMSK                                                           0xffffffff
#define HWIO_TX_CIPHER_CK5_m_MAXm                                                                    3
#define HWIO_TX_CIPHER_CK5_m_INI(m)        \
        in_dword_masked(HWIO_TX_CIPHER_CK5_m_ADDR(m), HWIO_TX_CIPHER_CK5_m_RMSK)
#define HWIO_TX_CIPHER_CK5_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TX_CIPHER_CK5_m_ADDR(m), mask)
#define HWIO_TX_CIPHER_CK5_m_OUTI(m,val)    \
        out_dword(HWIO_TX_CIPHER_CK5_m_ADDR(m),val)
#define HWIO_TX_CIPHER_CK5_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TX_CIPHER_CK5_m_ADDR(m),mask,val,HWIO_TX_CIPHER_CK5_m_INI(m))
#define HWIO_TX_CIPHER_CK5_m_DATA31_0_BMSK                                                  0xffffffff
#define HWIO_TX_CIPHER_CK5_m_DATA31_0_SHFT                                                         0x0

#define HWIO_TX_FILLER_POLARITY_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000741c4)
#define HWIO_TX_FILLER_POLARITY_RMSK                                                               0x3
#define HWIO_TX_FILLER_POLARITY_IN          \
        in_dword_masked(HWIO_TX_FILLER_POLARITY_ADDR, HWIO_TX_FILLER_POLARITY_RMSK)
#define HWIO_TX_FILLER_POLARITY_INM(m)      \
        in_dword_masked(HWIO_TX_FILLER_POLARITY_ADDR, m)
#define HWIO_TX_FILLER_POLARITY_OUT(v)      \
        out_dword(HWIO_TX_FILLER_POLARITY_ADDR,v)
#define HWIO_TX_FILLER_POLARITY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_FILLER_POLARITY_ADDR,m,v,HWIO_TX_FILLER_POLARITY_IN)
#define HWIO_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_BMSK                                            0x2
#define HWIO_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_SHFT                                            0x1
#define HWIO_TX_FILLER_POLARITY_CODE_SEG_FILLER_BIT_BMSK                                           0x1
#define HWIO_TX_FILLER_POLARITY_CODE_SEG_FILLER_BIT_SHFT                                           0x0

#define HWIO_TX_STATUS_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x000741c8)
#define HWIO_TX_STATUS_RMSK                                                                      0x75f
#define HWIO_TX_STATUS_IN          \
        in_dword_masked(HWIO_TX_STATUS_ADDR, HWIO_TX_STATUS_RMSK)
#define HWIO_TX_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_STATUS_ADDR, m)
#define HWIO_TX_STATUS_EUL_ERAM_DATA_OVF_BMSK                                                    0x400
#define HWIO_TX_STATUS_EUL_ERAM_DATA_OVF_SHFT                                                      0xa
#define HWIO_TX_STATUS_EUL_RMRAM_SEL_BMSK                                                        0x200
#define HWIO_TX_STATUS_EUL_RMRAM_SEL_SHFT                                                          0x9
#define HWIO_TX_STATUS_EUL_TURBO_ENC_ACTIVE_BMSK                                                 0x100
#define HWIO_TX_STATUS_EUL_TURBO_ENC_ACTIVE_SHFT                                                   0x8
#define HWIO_TX_STATUS_EUL_ENC_ERROR_BMSK                                                         0x40
#define HWIO_TX_STATUS_EUL_ENC_ERROR_SHFT                                                          0x6
#define HWIO_TX_STATUS_TRCH_NUMBER_BMSK                                                           0x1c
#define HWIO_TX_STATUS_TRCH_NUMBER_SHFT                                                            0x2
#define HWIO_TX_STATUS_ENC_IN_PROGRESS_BMSK                                                        0x2
#define HWIO_TX_STATUS_ENC_IN_PROGRESS_SHFT                                                        0x1
#define HWIO_TX_STATUS_ENC_ERROR_BMSK                                                              0x1
#define HWIO_TX_STATUS_ENC_ERROR_SHFT                                                              0x0

#define HWIO_TX_HW_CLK_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000741cc)
#define HWIO_TX_HW_CLK_CTL_RMSK                                                                  0x107
#define HWIO_TX_HW_CLK_CTL_IN          \
        in_dword_masked(HWIO_TX_HW_CLK_CTL_ADDR, HWIO_TX_HW_CLK_CTL_RMSK)
#define HWIO_TX_HW_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_HW_CLK_CTL_ADDR, m)
#define HWIO_TX_HW_CLK_CTL_OUT(v)      \
        out_dword(HWIO_TX_HW_CLK_CTL_ADDR,v)
#define HWIO_TX_HW_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_HW_CLK_CTL_ADDR,m,v,HWIO_TX_HW_CLK_CTL_IN)
#define HWIO_TX_HW_CLK_CTL_EUL_ENC_HW_LCG_ENA_BMSK                                               0x100
#define HWIO_TX_HW_CLK_CTL_EUL_ENC_HW_LCG_ENA_SHFT                                                 0x8
#define HWIO_TX_HW_CLK_CTL_TENC_HW_LCG_ENA_BMSK                                                    0x4
#define HWIO_TX_HW_CLK_CTL_TENC_HW_LCG_ENA_SHFT                                                    0x2
#define HWIO_TX_HW_CLK_CTL_ENCODING_HW_LCG_ENA_BMSK                                                0x2
#define HWIO_TX_HW_CLK_CTL_ENCODING_HW_LCG_ENA_SHFT                                                0x1
#define HWIO_TX_HW_CLK_CTL_ENC_FEND_HW_LCG_ENA_BMSK                                                0x1
#define HWIO_TX_HW_CLK_CTL_ENC_FEND_HW_LCG_ENA_SHFT                                                0x0

#define HWIO_TX_ARM_CLK_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000741d0)
#define HWIO_TX_ARM_CLK_CTL_RMSK                                                                 0x107
#define HWIO_TX_ARM_CLK_CTL_IN          \
        in_dword_masked(HWIO_TX_ARM_CLK_CTL_ADDR, HWIO_TX_ARM_CLK_CTL_RMSK)
#define HWIO_TX_ARM_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_ARM_CLK_CTL_ADDR, m)
#define HWIO_TX_ARM_CLK_CTL_OUT(v)      \
        out_dword(HWIO_TX_ARM_CLK_CTL_ADDR,v)
#define HWIO_TX_ARM_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_ARM_CLK_CTL_ADDR,m,v,HWIO_TX_ARM_CLK_CTL_IN)
#define HWIO_TX_ARM_CLK_CTL_EUL_ENC_CLK_OVERRIDE_BMSK                                            0x100
#define HWIO_TX_ARM_CLK_CTL_EUL_ENC_CLK_OVERRIDE_SHFT                                              0x8
#define HWIO_TX_ARM_CLK_CTL_TENC_CLK_OVERRIDE_BMSK                                                 0x4
#define HWIO_TX_ARM_CLK_CTL_TENC_CLK_OVERRIDE_SHFT                                                 0x2
#define HWIO_TX_ARM_CLK_CTL_ENCODING_CLK_OVERRIDE_BMSK                                             0x2
#define HWIO_TX_ARM_CLK_CTL_ENCODING_CLK_OVERRIDE_SHFT                                             0x1
#define HWIO_TX_ARM_CLK_CTL_ENC_FEND_CLK_OVERRIDE_BMSK                                             0x1
#define HWIO_TX_ARM_CLK_CTL_ENC_FEND_CLK_OVERRIDE_SHFT                                             0x0

#define HWIO_TX_CLK_STATUS_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000741d4)
#define HWIO_TX_CLK_STATUS_RMSK                                                                  0x107
#define HWIO_TX_CLK_STATUS_IN          \
        in_dword_masked(HWIO_TX_CLK_STATUS_ADDR, HWIO_TX_CLK_STATUS_RMSK)
#define HWIO_TX_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_CLK_STATUS_ADDR, m)
#define HWIO_TX_CLK_STATUS_EUL_ENCODING_CLK_IS_OFF_BMSK                                          0x100
#define HWIO_TX_CLK_STATUS_EUL_ENCODING_CLK_IS_OFF_SHFT                                            0x8
#define HWIO_TX_CLK_STATUS_TENC_CLK_IS_OFF_BMSK                                                    0x4
#define HWIO_TX_CLK_STATUS_TENC_CLK_IS_OFF_SHFT                                                    0x2
#define HWIO_TX_CLK_STATUS_ENCODING_CLK_IS_OFF_BMSK                                                0x2
#define HWIO_TX_CLK_STATUS_ENCODING_CLK_IS_OFF_SHFT                                                0x1
#define HWIO_TX_CLK_STATUS_ENC_FEND_CLK_IS_OFF_BMSK                                                0x1
#define HWIO_TX_CLK_STATUS_ENC_FEND_CLK_IS_OFF_SHFT                                                0x0

#define HWIO_TX_HSDPCCH_OVSF_NUM_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000741d8)
#define HWIO_TX_HSDPCCH_OVSF_NUM_RMSK                                                             0xff
#define HWIO_TX_HSDPCCH_OVSF_NUM_IN          \
        in_dword_masked(HWIO_TX_HSDPCCH_OVSF_NUM_ADDR, HWIO_TX_HSDPCCH_OVSF_NUM_RMSK)
#define HWIO_TX_HSDPCCH_OVSF_NUM_INM(m)      \
        in_dword_masked(HWIO_TX_HSDPCCH_OVSF_NUM_ADDR, m)
#define HWIO_TX_HSDPCCH_OVSF_NUM_OUT(v)      \
        out_dword(HWIO_TX_HSDPCCH_OVSF_NUM_ADDR,v)
#define HWIO_TX_HSDPCCH_OVSF_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_HSDPCCH_OVSF_NUM_ADDR,m,v,HWIO_TX_HSDPCCH_OVSF_NUM_IN)
#define HWIO_TX_HSDPCCH_OVSF_NUM_TX_HSDPCCH_OVSF_NUM_BMSK                                         0xff
#define HWIO_TX_HSDPCCH_OVSF_NUM_TX_HSDPCCH_OVSF_NUM_SHFT                                          0x0

#define HWIO_TX_EUL_ERAM_MEMORY_BANK_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000741e4)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_RMSK                                                          0x9
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_IN          \
        in_dword_masked(HWIO_TX_EUL_ERAM_MEMORY_BANK_ADDR, HWIO_TX_EUL_ERAM_MEMORY_BANK_RMSK)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_ERAM_MEMORY_BANK_ADDR, m)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_OUT(v)      \
        out_dword(HWIO_TX_EUL_ERAM_MEMORY_BANK_ADDR,v)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_ERAM_MEMORY_BANK_ADDR,m,v,HWIO_TX_EUL_ERAM_MEMORY_BANK_IN)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_EUL_HARQ_TTI_MODE_BMSK                                        0x8
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_EUL_HARQ_TTI_MODE_SHFT                                        0x3
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_EUL_SW_WRITE_BANK_BMSK                                        0x1
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_EUL_SW_WRITE_BANK_SHFT                                        0x0

#define HWIO_TX_EUL_INCRACC_INIT_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000741e8)
#define HWIO_TX_EUL_INCRACC_INIT_RMSK                                                              0x1
#define HWIO_TX_EUL_INCRACC_INIT_OUT(v)      \
        out_dword(HWIO_TX_EUL_INCRACC_INIT_ADDR,v)
#define HWIO_TX_EUL_INCRACC_INIT_TX_EUL_ERAM_INIT_BMSK                                             0x1
#define HWIO_TX_EUL_INCRACC_INIT_TX_EUL_ERAM_INIT_SHFT                                             0x0

#define HWIO_TX_EUL_ERAM_INCRACC_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000741f0)
#define HWIO_TX_EUL_ERAM_INCRACC_RMSK                                                       0xffffffff
#define HWIO_TX_EUL_ERAM_INCRACC_OUT(v)      \
        out_dword(HWIO_TX_EUL_ERAM_INCRACC_ADDR,v)
#define HWIO_TX_EUL_ERAM_INCRACC_E_ERAM_DATA_BMSK                                           0xffffffff
#define HWIO_TX_EUL_ERAM_INCRACC_E_ERAM_DATA_SHFT                                                  0x0

#define HWIO_TX_EUL_CODING_PARAM_BANKc_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x00074214 + 0x4 * (c))
#define HWIO_TX_EUL_CODING_PARAM_BANKc_RMSK                                                   0x1fffff
#define HWIO_TX_EUL_CODING_PARAM_BANKc_MAXc                                                          1
#define HWIO_TX_EUL_CODING_PARAM_BANKc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_CODING_PARAM_BANKc_ADDR(c), HWIO_TX_EUL_CODING_PARAM_BANKc_RMSK)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_CODING_PARAM_BANKc_ADDR(c), mask)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_CODING_PARAM_BANKc_ADDR(c),val)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_CODING_PARAM_BANKc_ADDR(c),mask,val,HWIO_TX_EUL_CODING_PARAM_BANKc_INI(c))
#define HWIO_TX_EUL_CODING_PARAM_BANKc_NUM_CODE_SEGS_BMSK                                     0x1e0000
#define HWIO_TX_EUL_CODING_PARAM_BANKc_NUM_CODE_SEGS_SHFT                                         0x11
#define HWIO_TX_EUL_CODING_PARAM_BANKc_NUM_PRE_RM_BITS_BMSK                                    0x1ffff
#define HWIO_TX_EUL_CODING_PARAM_BANKc_NUM_PRE_RM_BITS_SHFT                                        0x0

#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c)                                             (MODEM_TOP_REG_BASE      + 0x00074234 + 0x4 * (c))
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_RMSK                                                   0x7ffff
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_MAXc                                                         1
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c), HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_RMSK)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c), mask)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c),val)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c),mask,val,HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_INI(c))
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_FILLER_BITS_BMSK                                   0x7e000
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_FILLER_BITS_SHFT                                       0xd
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_BITS_CODE_SEG_BMSK                                  0x1fff
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_BITS_CODE_SEG_SHFT                                     0x0

#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c)                                        (MODEM_TOP_REG_BASE      + 0x00074254 + 0x4 * (c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_RMSK                                             0xffffff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_MAXc                                                    1
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c), HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_RMSK)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c), mask)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c),val)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c),mask,val,HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INI(c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_COLUMNS_MINUS1_BMSK                          0xff0000
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_COLUMNS_MINUS1_SHFT                              0x10
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_COLUMN_BMSK                                   0xff00
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_COLUMN_SHFT                                      0x8
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_ROW_INDEX_BMSK                                   0xc0
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_ROW_INDEX_SHFT                                    0x6
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BIT_EXCH_BMSK                               0x20
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BIT_EXCH_SHFT                                0x5
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BMSK                                        0x1f
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_SHFT                                         0x0

#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c)                                        (MODEM_TOP_REG_BASE      + 0x00074274 + 0x4 * (c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_RMSK                                               0x7fff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_MAXc                                                    1
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c), HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_RMSK)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c), mask)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c),val)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c),mask,val,HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INI(c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUM_INDEX_BMSK                               0x7e00
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUM_INDEX_SHFT                                  0x9
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUMBER_BMSK                                   0x1ff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUMBER_SHFT                                     0x0

#define HWIO_TX_TEST_MEM_MODE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00074294)
#define HWIO_TX_TEST_MEM_MODE_RMSK                                                              0x1fff
#define HWIO_TX_TEST_MEM_MODE_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_MODE_ADDR, HWIO_TX_TEST_MEM_MODE_RMSK)
#define HWIO_TX_TEST_MEM_MODE_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_MODE_ADDR, m)
#define HWIO_TX_TEST_MEM_MODE_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_MODE_ADDR,v)
#define HWIO_TX_TEST_MEM_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_MODE_ADDR,m,v,HWIO_TX_TEST_MEM_MODE_IN)
#define HWIO_TX_TEST_MEM_MODE_DATA_BMSK                                                         0x1fff
#define HWIO_TX_TEST_MEM_MODE_DATA_SHFT                                                            0x0

#define HWIO_TX_TEST_MEM_SEL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00074298)
#define HWIO_TX_TEST_MEM_SEL_RMSK                                                               0x1fff
#define HWIO_TX_TEST_MEM_SEL_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_SEL_ADDR, HWIO_TX_TEST_MEM_SEL_RMSK)
#define HWIO_TX_TEST_MEM_SEL_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_SEL_ADDR, m)
#define HWIO_TX_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_SEL_ADDR,v)
#define HWIO_TX_TEST_MEM_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_SEL_ADDR,m,v,HWIO_TX_TEST_MEM_SEL_IN)
#define HWIO_TX_TEST_MEM_SEL_DATA_BMSK                                                          0x1fff
#define HWIO_TX_TEST_MEM_SEL_DATA_SHFT                                                             0x0

#define HWIO_TX_TXC_VALID_FALL_TIME_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000742b0)
#define HWIO_TX_TXC_VALID_FALL_TIME_RMSK                                                         0x1ff
#define HWIO_TX_TXC_VALID_FALL_TIME_IN          \
        in_dword_masked(HWIO_TX_TXC_VALID_FALL_TIME_ADDR, HWIO_TX_TXC_VALID_FALL_TIME_RMSK)
#define HWIO_TX_TXC_VALID_FALL_TIME_INM(m)      \
        in_dword_masked(HWIO_TX_TXC_VALID_FALL_TIME_ADDR, m)
#define HWIO_TX_TXC_VALID_FALL_TIME_OUT(v)      \
        out_dword(HWIO_TX_TXC_VALID_FALL_TIME_ADDR,v)
#define HWIO_TX_TXC_VALID_FALL_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TXC_VALID_FALL_TIME_ADDR,m,v,HWIO_TX_TXC_VALID_FALL_TIME_IN)
#define HWIO_TX_TXC_VALID_FALL_TIME_VALUE_BMSK                                                   0x1ff
#define HWIO_TX_TXC_VALID_FALL_TIME_VALUE_SHFT                                                     0x0

#define HWIO_TX_W_OFFL_ENC_FRAME_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000742b4)
#define HWIO_TX_W_OFFL_ENC_FRAME_RMSK                                                              0x7
#define HWIO_TX_W_OFFL_ENC_FRAME_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_ENC_FRAME_ADDR, HWIO_TX_W_OFFL_ENC_FRAME_RMSK)
#define HWIO_TX_W_OFFL_ENC_FRAME_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_ENC_FRAME_ADDR, m)
#define HWIO_TX_W_OFFL_ENC_FRAME_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_ENC_FRAME_ADDR,v)
#define HWIO_TX_W_OFFL_ENC_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_W_OFFL_ENC_FRAME_ADDR,m,v,HWIO_TX_W_OFFL_ENC_FRAME_IN)
#define HWIO_TX_W_OFFL_ENC_FRAME_FRAME_CNT_BMSK                                                    0x7
#define HWIO_TX_W_OFFL_ENC_FRAME_FRAME_CNT_SHFT                                                    0x0

#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000742b8)
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_RMSK                                                        0xff
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_HSDPCCH_OFFSET_ADDR, HWIO_TX_W_OFFL_HSDPCCH_OFFSET_RMSK)
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_HSDPCCH_OFFSET_ADDR, m)
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_HSDPCCH_OFFSET_ADDR,v)
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_W_OFFL_HSDPCCH_OFFSET_ADDR,m,v,HWIO_TX_W_OFFL_HSDPCCH_OFFSET_IN)
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_HSDPCCH_OFFSET_BMSK                                         0xff
#define HWIO_TX_W_OFFL_HSDPCCH_OFFSET_HSDPCCH_OFFSET_SHFT                                          0x0

#define HWIO_TX_TEST_MEM_ADDR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000742c4)
#define HWIO_TX_TEST_MEM_ADDR_RMSK                                                              0x1fff
#define HWIO_TX_TEST_MEM_ADDR_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_ADDR_ADDR, HWIO_TX_TEST_MEM_ADDR_RMSK)
#define HWIO_TX_TEST_MEM_ADDR_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_ADDR_ADDR, m)
#define HWIO_TX_TEST_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_ADDR_ADDR,v)
#define HWIO_TX_TEST_MEM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_ADDR_ADDR,m,v,HWIO_TX_TEST_MEM_ADDR_IN)
#define HWIO_TX_TEST_MEM_ADDR_ADDR_BMSK                                                         0x1fff
#define HWIO_TX_TEST_MEM_ADDR_ADDR_SHFT                                                            0x0

#define HWIO_TX_TEST_MEM_WDATA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000742c8)
#define HWIO_TX_TEST_MEM_WDATA_RMSK                                                         0xffffffff
#define HWIO_TX_TEST_MEM_WDATA_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_WDATA_ADDR,v)
#define HWIO_TX_TEST_MEM_WDATA_DATA_BMSK                                                    0xffffffff
#define HWIO_TX_TEST_MEM_WDATA_DATA_SHFT                                                           0x0

#define HWIO_TX_TEST_MEM_RDATA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000742cc)
#define HWIO_TX_TEST_MEM_RDATA_RMSK                                                         0xffffffff
#define HWIO_TX_TEST_MEM_RDATA_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_RDATA_ADDR, HWIO_TX_TEST_MEM_RDATA_RMSK)
#define HWIO_TX_TEST_MEM_RDATA_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_RDATA_ADDR, m)
#define HWIO_TX_TEST_MEM_RDATA_DATA_BMSK                                                    0xffffffff
#define HWIO_TX_TEST_MEM_RDATA_DATA_SHFT                                                           0x0

#define HWIO_TX_SCR_CODE_INIT_C1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00074540)
#define HWIO_TX_SCR_CODE_INIT_C1_RMSK                                                       0x81ffffff
#define HWIO_TX_SCR_CODE_INIT_C1_IN          \
        in_dword_masked(HWIO_TX_SCR_CODE_INIT_C1_ADDR, HWIO_TX_SCR_CODE_INIT_C1_RMSK)
#define HWIO_TX_SCR_CODE_INIT_C1_INM(m)      \
        in_dword_masked(HWIO_TX_SCR_CODE_INIT_C1_ADDR, m)
#define HWIO_TX_SCR_CODE_INIT_C1_OUT(v)      \
        out_dword(HWIO_TX_SCR_CODE_INIT_C1_ADDR,v)
#define HWIO_TX_SCR_CODE_INIT_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_SCR_CODE_INIT_C1_ADDR,m,v,HWIO_TX_SCR_CODE_INIT_C1_IN)
#define HWIO_TX_SCR_CODE_INIT_C1_SCR_CODE_TYPE_BMSK                                         0x80000000
#define HWIO_TX_SCR_CODE_INIT_C1_SCR_CODE_TYPE_SHFT                                               0x1f
#define HWIO_TX_SCR_CODE_INIT_C1_SCR_CODE_INIT_BMSK                                          0x1ffffff
#define HWIO_TX_SCR_CODE_INIT_C1_SCR_CODE_INIT_SHFT                                                0x0

#define HWIO_TX_TEST_CTL_C1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007455c)
#define HWIO_TX_TEST_CTL_C1_RMSK                                                                 0x6fb
#define HWIO_TX_TEST_CTL_C1_IN          \
        in_dword_masked(HWIO_TX_TEST_CTL_C1_ADDR, HWIO_TX_TEST_CTL_C1_RMSK)
#define HWIO_TX_TEST_CTL_C1_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_CTL_C1_ADDR, m)
#define HWIO_TX_TEST_CTL_C1_OUT(v)      \
        out_dword(HWIO_TX_TEST_CTL_C1_ADDR,v)
#define HWIO_TX_TEST_CTL_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_CTL_C1_ADDR,m,v,HWIO_TX_TEST_CTL_C1_IN)
#define HWIO_TX_TEST_CTL_C1_TEST_TONE_SEL_BMSK                                                   0x600
#define HWIO_TX_TEST_CTL_C1_TEST_TONE_SEL_SHFT                                                     0x9
#define HWIO_TX_TEST_CTL_C1_TX_TEST_BUS_EN_BMSK                                                   0x80
#define HWIO_TX_TEST_CTL_C1_TX_TEST_BUS_EN_SHFT                                                    0x7
#define HWIO_TX_TEST_CTL_C1_TX_TEST_BUS_SEL_BMSK                                                  0x78
#define HWIO_TX_TEST_CTL_C1_TX_TEST_BUS_SEL_SHFT                                                   0x3
#define HWIO_TX_TEST_CTL_C1_SET_IQ_HIGH_BMSK                                                       0x2
#define HWIO_TX_TEST_CTL_C1_SET_IQ_HIGH_SHFT                                                       0x1
#define HWIO_TX_TEST_CTL_C1_TX_TONE_ENA_BMSK                                                       0x1
#define HWIO_TX_TEST_CTL_C1_TX_TONE_ENA_SHFT                                                       0x0

#define HWIO_TX_FILLER_POLARITY_C1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000745c4)
#define HWIO_TX_FILLER_POLARITY_C1_RMSK                                                            0x1
#define HWIO_TX_FILLER_POLARITY_C1_IN          \
        in_dword_masked(HWIO_TX_FILLER_POLARITY_C1_ADDR, HWIO_TX_FILLER_POLARITY_C1_RMSK)
#define HWIO_TX_FILLER_POLARITY_C1_INM(m)      \
        in_dword_masked(HWIO_TX_FILLER_POLARITY_C1_ADDR, m)
#define HWIO_TX_FILLER_POLARITY_C1_OUT(v)      \
        out_dword(HWIO_TX_FILLER_POLARITY_C1_ADDR,v)
#define HWIO_TX_FILLER_POLARITY_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_FILLER_POLARITY_C1_ADDR,m,v,HWIO_TX_FILLER_POLARITY_C1_IN)
#define HWIO_TX_FILLER_POLARITY_C1_CODE_SEG_FILLER_BIT_BMSK                                        0x1
#define HWIO_TX_FILLER_POLARITY_C1_CODE_SEG_FILLER_BIT_SHFT                                        0x0

#define HWIO_TX_STATUS_C1_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x000745c8)
#define HWIO_TX_STATUS_C1_RMSK                                                                   0x740
#define HWIO_TX_STATUS_C1_IN          \
        in_dword_masked(HWIO_TX_STATUS_C1_ADDR, HWIO_TX_STATUS_C1_RMSK)
#define HWIO_TX_STATUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_STATUS_C1_ADDR, m)
#define HWIO_TX_STATUS_C1_EUL_ERAM_DATA_OVF_BMSK                                                 0x400
#define HWIO_TX_STATUS_C1_EUL_ERAM_DATA_OVF_SHFT                                                   0xa
#define HWIO_TX_STATUS_C1_EUL_RMRAM_SEL_BMSK                                                     0x200
#define HWIO_TX_STATUS_C1_EUL_RMRAM_SEL_SHFT                                                       0x9
#define HWIO_TX_STATUS_C1_EUL_TURBO_ENC_ACTIVE_BMSK                                              0x100
#define HWIO_TX_STATUS_C1_EUL_TURBO_ENC_ACTIVE_SHFT                                                0x8
#define HWIO_TX_STATUS_C1_EUL_ENC_ERROR_BMSK                                                      0x40
#define HWIO_TX_STATUS_C1_EUL_ENC_ERROR_SHFT                                                       0x6

#define HWIO_TX_HW_CLK_CTL_C1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000745cc)
#define HWIO_TX_HW_CLK_CTL_C1_RMSK                                                                 0x1
#define HWIO_TX_HW_CLK_CTL_C1_IN          \
        in_dword_masked(HWIO_TX_HW_CLK_CTL_C1_ADDR, HWIO_TX_HW_CLK_CTL_C1_RMSK)
#define HWIO_TX_HW_CLK_CTL_C1_INM(m)      \
        in_dword_masked(HWIO_TX_HW_CLK_CTL_C1_ADDR, m)
#define HWIO_TX_HW_CLK_CTL_C1_OUT(v)      \
        out_dword(HWIO_TX_HW_CLK_CTL_C1_ADDR,v)
#define HWIO_TX_HW_CLK_CTL_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_HW_CLK_CTL_C1_ADDR,m,v,HWIO_TX_HW_CLK_CTL_C1_IN)
#define HWIO_TX_HW_CLK_CTL_C1_EUL_ENC_HW_LCG_ENA_C1_BMSK                                           0x1
#define HWIO_TX_HW_CLK_CTL_C1_EUL_ENC_HW_LCG_ENA_C1_SHFT                                           0x0

#define HWIO_TX_ARM_CLK_CTL_C1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000745d0)
#define HWIO_TX_ARM_CLK_CTL_C1_RMSK                                                                0x1
#define HWIO_TX_ARM_CLK_CTL_C1_IN          \
        in_dword_masked(HWIO_TX_ARM_CLK_CTL_C1_ADDR, HWIO_TX_ARM_CLK_CTL_C1_RMSK)
#define HWIO_TX_ARM_CLK_CTL_C1_INM(m)      \
        in_dword_masked(HWIO_TX_ARM_CLK_CTL_C1_ADDR, m)
#define HWIO_TX_ARM_CLK_CTL_C1_OUT(v)      \
        out_dword(HWIO_TX_ARM_CLK_CTL_C1_ADDR,v)
#define HWIO_TX_ARM_CLK_CTL_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_ARM_CLK_CTL_C1_ADDR,m,v,HWIO_TX_ARM_CLK_CTL_C1_IN)
#define HWIO_TX_ARM_CLK_CTL_C1_EUL_ENC_CLK_OVERRIDE_C1_BMSK                                        0x1
#define HWIO_TX_ARM_CLK_CTL_C1_EUL_ENC_CLK_OVERRIDE_C1_SHFT                                        0x0

#define HWIO_TX_CLK_STATUS_C1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000745d4)
#define HWIO_TX_CLK_STATUS_C1_RMSK                                                                 0x1
#define HWIO_TX_CLK_STATUS_C1_IN          \
        in_dword_masked(HWIO_TX_CLK_STATUS_C1_ADDR, HWIO_TX_CLK_STATUS_C1_RMSK)
#define HWIO_TX_CLK_STATUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_CLK_STATUS_C1_ADDR, m)
#define HWIO_TX_CLK_STATUS_C1_EUL_ENCODING_CLK_IS_OFF_C1_BMSK                                      0x1
#define HWIO_TX_CLK_STATUS_C1_EUL_ENCODING_CLK_IS_OFF_C1_SHFT                                      0x0

#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000745e4)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_RMSK                                                       0x9
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_ADDR, HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_RMSK)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_ADDR, m)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_ADDR,v)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_ADDR,m,v,HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_IN)
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_EUL_HARQ_TTI_MODE_BMSK                                     0x8
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_EUL_HARQ_TTI_MODE_SHFT                                     0x3
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_EUL_SW_WRITE_BANK_BMSK                                     0x1
#define HWIO_TX_EUL_ERAM_MEMORY_BANK_C1_EUL_SW_WRITE_BANK_SHFT                                     0x0

#define HWIO_TX_EUL_INCRACC_INIT_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000745e8)
#define HWIO_TX_EUL_INCRACC_INIT_C1_RMSK                                                           0x1
#define HWIO_TX_EUL_INCRACC_INIT_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_INCRACC_INIT_C1_ADDR,v)
#define HWIO_TX_EUL_INCRACC_INIT_C1_TX_EUL_ERAM_INIT_BMSK                                          0x1
#define HWIO_TX_EUL_INCRACC_INIT_C1_TX_EUL_ERAM_INIT_SHFT                                          0x0

#define HWIO_TX_EUL_ERAM_INCRACC_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000745f0)
#define HWIO_TX_EUL_ERAM_INCRACC_C1_RMSK                                                    0xffffffff
#define HWIO_TX_EUL_ERAM_INCRACC_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_ERAM_INCRACC_C1_ADDR,v)
#define HWIO_TX_EUL_ERAM_INCRACC_C1_E_ERAM_DATA_BMSK                                        0xffffffff
#define HWIO_TX_EUL_ERAM_INCRACC_C1_E_ERAM_DATA_SHFT                                               0x0

#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_ADDR(c)                                           (MODEM_TOP_REG_BASE      + 0x00074614 + 0x4 * (c))
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_RMSK                                                0x1fffff
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_MAXc                                                       1
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_CODING_PARAM_BANKc_C1_ADDR(c), HWIO_TX_EUL_CODING_PARAM_BANKc_C1_RMSK)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_CODING_PARAM_BANKc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_CODING_PARAM_BANKc_C1_ADDR(c),val)
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_CODING_PARAM_BANKc_C1_ADDR(c),mask,val,HWIO_TX_EUL_CODING_PARAM_BANKc_C1_INI(c))
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_NUM_CODE_SEGS_BMSK                                  0x1e0000
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_NUM_CODE_SEGS_SHFT                                      0x11
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_NUM_PRE_RM_BITS_BMSK                                 0x1ffff
#define HWIO_TX_EUL_CODING_PARAM_BANKc_C1_NUM_PRE_RM_BITS_SHFT                                     0x0

#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_ADDR(c)                                          (MODEM_TOP_REG_BASE      + 0x00074634 + 0x4 * (c))
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_RMSK                                                0x7ffff
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_MAXc                                                      1
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_ADDR(c), HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_RMSK)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_ADDR(c),val)
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_ADDR(c),mask,val,HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_INI(c))
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_NUM_FILLER_BITS_BMSK                                0x7e000
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_NUM_FILLER_BITS_SHFT                                    0xd
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_NUM_BITS_CODE_SEG_BMSK                               0x1fff
#define HWIO_TX_EUL_CODE_SEG_SIZE_BANKc_C1_NUM_BITS_CODE_SEG_SHFT                                  0x0

#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_ADDR(c)                                     (MODEM_TOP_REG_BASE      + 0x00074654 + 0x4 * (c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_RMSK                                          0xffffff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_MAXc                                                 1
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_ADDR(c), HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_RMSK)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_ADDR(c),val)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_ADDR(c),mask,val,HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_INI(c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_NUM_COLUMNS_MINUS1_BMSK                       0xff0000
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_NUM_COLUMNS_MINUS1_SHFT                           0x10
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_COLUMN_BMSK                                0xff00
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_COLUMN_SHFT                                   0x8
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_NUM_ROW_INDEX_BMSK                                0xc0
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_NUM_ROW_INDEX_SHFT                                 0x6
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_ROW_BIT_EXCH_BMSK                            0x20
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_ROW_BIT_EXCH_SHFT                             0x5
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_ROW_BMSK                                     0x1f
#define HWIO_TX_EUL_TURBO_INTLV_PARAM0_BANKc_C1_LAST_ROW_SHFT                                      0x0

#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_ADDR(c)                                     (MODEM_TOP_REG_BASE      + 0x00074674 + 0x4 * (c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_RMSK                                            0x7fff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_MAXc                                                 1
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_ADDR(c), HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_RMSK)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_ADDR(c),val)
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_ADDR(c),mask,val,HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_INI(c))
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_PRIME_NUM_INDEX_BMSK                            0x7e00
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_PRIME_NUM_INDEX_SHFT                               0x9
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_PRIME_NUMBER_BMSK                                0x1ff
#define HWIO_TX_EUL_TURBO_INTLV_PARAM1_BANKc_C1_PRIME_NUMBER_SHFT                                  0x0

#define HWIO_TX_TEST_MEM_MODE_C1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00074694)
#define HWIO_TX_TEST_MEM_MODE_C1_RMSK                                                             0x3f
#define HWIO_TX_TEST_MEM_MODE_C1_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_MODE_C1_ADDR, HWIO_TX_TEST_MEM_MODE_C1_RMSK)
#define HWIO_TX_TEST_MEM_MODE_C1_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_MODE_C1_ADDR, m)
#define HWIO_TX_TEST_MEM_MODE_C1_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_MODE_C1_ADDR,v)
#define HWIO_TX_TEST_MEM_MODE_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_MODE_C1_ADDR,m,v,HWIO_TX_TEST_MEM_MODE_C1_IN)
#define HWIO_TX_TEST_MEM_MODE_C1_DATA_BMSK                                                        0x3f
#define HWIO_TX_TEST_MEM_MODE_C1_DATA_SHFT                                                         0x0

#define HWIO_TX_TEST_MEM_SEL_C1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00074698)
#define HWIO_TX_TEST_MEM_SEL_C1_RMSK                                                              0x3f
#define HWIO_TX_TEST_MEM_SEL_C1_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_SEL_C1_ADDR, HWIO_TX_TEST_MEM_SEL_C1_RMSK)
#define HWIO_TX_TEST_MEM_SEL_C1_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_SEL_C1_ADDR, m)
#define HWIO_TX_TEST_MEM_SEL_C1_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_SEL_C1_ADDR,v)
#define HWIO_TX_TEST_MEM_SEL_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_SEL_C1_ADDR,m,v,HWIO_TX_TEST_MEM_SEL_C1_IN)
#define HWIO_TX_TEST_MEM_SEL_C1_DATA_BMSK                                                         0x3f
#define HWIO_TX_TEST_MEM_SEL_C1_DATA_SHFT                                                          0x0

#define HWIO_TX_TEST_MEM_ADDR_C1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000746c4)
#define HWIO_TX_TEST_MEM_ADDR_C1_RMSK                                                           0x1fff
#define HWIO_TX_TEST_MEM_ADDR_C1_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_ADDR_C1_ADDR, HWIO_TX_TEST_MEM_ADDR_C1_RMSK)
#define HWIO_TX_TEST_MEM_ADDR_C1_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_ADDR_C1_ADDR, m)
#define HWIO_TX_TEST_MEM_ADDR_C1_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_ADDR_C1_ADDR,v)
#define HWIO_TX_TEST_MEM_ADDR_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_TEST_MEM_ADDR_C1_ADDR,m,v,HWIO_TX_TEST_MEM_ADDR_C1_IN)
#define HWIO_TX_TEST_MEM_ADDR_C1_ADDR_BMSK                                                      0x1fff
#define HWIO_TX_TEST_MEM_ADDR_C1_ADDR_SHFT                                                         0x0

#define HWIO_TX_TEST_MEM_WDATA_C1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000746c8)
#define HWIO_TX_TEST_MEM_WDATA_C1_RMSK                                                      0xffffffff
#define HWIO_TX_TEST_MEM_WDATA_C1_OUT(v)      \
        out_dword(HWIO_TX_TEST_MEM_WDATA_C1_ADDR,v)
#define HWIO_TX_TEST_MEM_WDATA_C1_DATA_BMSK                                                 0xffffffff
#define HWIO_TX_TEST_MEM_WDATA_C1_DATA_SHFT                                                        0x0

#define HWIO_TX_TEST_MEM_RDATA_C1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000746cc)
#define HWIO_TX_TEST_MEM_RDATA_C1_RMSK                                                      0xffffffff
#define HWIO_TX_TEST_MEM_RDATA_C1_IN          \
        in_dword_masked(HWIO_TX_TEST_MEM_RDATA_C1_ADDR, HWIO_TX_TEST_MEM_RDATA_C1_RMSK)
#define HWIO_TX_TEST_MEM_RDATA_C1_INM(m)      \
        in_dword_masked(HWIO_TX_TEST_MEM_RDATA_C1_ADDR, m)
#define HWIO_TX_TEST_MEM_RDATA_C1_DATA_BMSK                                                 0xffffffff
#define HWIO_TX_TEST_MEM_RDATA_C1_DATA_SHFT                                                        0x0

#define HWIO_TX_CTL_CH_BIT_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00075000)
#define HWIO_TX_CTL_CH_BIT_RMSK                                                                    0x1
#define HWIO_TX_CTL_CH_BIT_IN          \
        in_dword_masked(HWIO_TX_CTL_CH_BIT_ADDR, HWIO_TX_CTL_CH_BIT_RMSK)
#define HWIO_TX_CTL_CH_BIT_INM(m)      \
        in_dword_masked(HWIO_TX_CTL_CH_BIT_ADDR, m)
#define HWIO_TX_CTL_CH_BIT_OUT(v)      \
        out_dword(HWIO_TX_CTL_CH_BIT_ADDR,v)
#define HWIO_TX_CTL_CH_BIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_CTL_CH_BIT_ADDR,m,v,HWIO_TX_CTL_CH_BIT_IN)
#define HWIO_TX_CTL_CH_BIT_DATA0_BMSK                                                              0x1
#define HWIO_TX_CTL_CH_BIT_DATA0_SHFT                                                              0x0

#define HWIO_TX_RACH_CPCH_ENA_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00075004)
#define HWIO_TX_RACH_CPCH_ENA_RMSK                                                                 0x3
#define HWIO_TX_RACH_CPCH_ENA_IN          \
        in_dword_masked(HWIO_TX_RACH_CPCH_ENA_ADDR, HWIO_TX_RACH_CPCH_ENA_RMSK)
#define HWIO_TX_RACH_CPCH_ENA_INM(m)      \
        in_dword_masked(HWIO_TX_RACH_CPCH_ENA_ADDR, m)
#define HWIO_TX_RACH_CPCH_ENA_OUT(v)      \
        out_dword(HWIO_TX_RACH_CPCH_ENA_ADDR,v)
#define HWIO_TX_RACH_CPCH_ENA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RACH_CPCH_ENA_ADDR,m,v,HWIO_TX_RACH_CPCH_ENA_IN)
#define HWIO_TX_RACH_CPCH_ENA_RACH_CPCH_ENA_BMSK                                                   0x3
#define HWIO_TX_RACH_CPCH_ENA_RACH_CPCH_ENA_SHFT                                                   0x0

#define HWIO_TX_RACH_SUCC_SIG_INDEX_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075008)
#define HWIO_TX_RACH_SUCC_SIG_INDEX_RMSK                                                           0xf
#define HWIO_TX_RACH_SUCC_SIG_INDEX_IN          \
        in_dword_masked(HWIO_TX_RACH_SUCC_SIG_INDEX_ADDR, HWIO_TX_RACH_SUCC_SIG_INDEX_RMSK)
#define HWIO_TX_RACH_SUCC_SIG_INDEX_INM(m)      \
        in_dword_masked(HWIO_TX_RACH_SUCC_SIG_INDEX_ADDR, m)
#define HWIO_TX_RACH_SUCC_SIG_INDEX_OUT(v)      \
        out_dword(HWIO_TX_RACH_SUCC_SIG_INDEX_ADDR,v)
#define HWIO_TX_RACH_SUCC_SIG_INDEX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RACH_SUCC_SIG_INDEX_ADDR,m,v,HWIO_TX_RACH_SUCC_SIG_INDEX_IN)
#define HWIO_TX_RACH_SUCC_SIG_INDEX_DATA3_0_BMSK                                                   0xf
#define HWIO_TX_RACH_SUCC_SIG_INDEX_DATA3_0_SHFT                                                   0x0

#define HWIO_TX_RACH_CTL_OVSF_NUM_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007500c)
#define HWIO_TX_RACH_CTL_OVSF_NUM_RMSK                                                            0xff
#define HWIO_TX_RACH_CTL_OVSF_NUM_IN          \
        in_dword_masked(HWIO_TX_RACH_CTL_OVSF_NUM_ADDR, HWIO_TX_RACH_CTL_OVSF_NUM_RMSK)
#define HWIO_TX_RACH_CTL_OVSF_NUM_INM(m)      \
        in_dword_masked(HWIO_TX_RACH_CTL_OVSF_NUM_ADDR, m)
#define HWIO_TX_RACH_CTL_OVSF_NUM_OUT(v)      \
        out_dword(HWIO_TX_RACH_CTL_OVSF_NUM_ADDR,v)
#define HWIO_TX_RACH_CTL_OVSF_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RACH_CTL_OVSF_NUM_ADDR,m,v,HWIO_TX_RACH_CTL_OVSF_NUM_IN)
#define HWIO_TX_RACH_CTL_OVSF_NUM_DATA7_0_BMSK                                                    0xff
#define HWIO_TX_RACH_CTL_OVSF_NUM_DATA7_0_SHFT                                                     0x0

#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00075010)
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_RMSK                                                     0xffff
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_IN          \
        in_dword_masked(HWIO_TX_RACH_CPCH_PREAMBLE_SIG_ADDR, HWIO_TX_RACH_CPCH_PREAMBLE_SIG_RMSK)
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_INM(m)      \
        in_dword_masked(HWIO_TX_RACH_CPCH_PREAMBLE_SIG_ADDR, m)
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_OUT(v)      \
        out_dword(HWIO_TX_RACH_CPCH_PREAMBLE_SIG_ADDR,v)
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RACH_CPCH_PREAMBLE_SIG_ADDR,m,v,HWIO_TX_RACH_CPCH_PREAMBLE_SIG_IN)
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_DATA15_0_BMSK                                            0xffff
#define HWIO_TX_RACH_CPCH_PREAMBLE_SIG_DATA15_0_SHFT                                               0x0

#define HWIO_TX_HSDPCCH_DATA_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00075020)
#define HWIO_TX_HSDPCCH_DATA_RMSK                                                                0x3ff
#define HWIO_TX_HSDPCCH_DATA_IN          \
        in_dword_masked(HWIO_TX_HSDPCCH_DATA_ADDR, HWIO_TX_HSDPCCH_DATA_RMSK)
#define HWIO_TX_HSDPCCH_DATA_INM(m)      \
        in_dword_masked(HWIO_TX_HSDPCCH_DATA_ADDR, m)
#define HWIO_TX_HSDPCCH_DATA_OUT(v)      \
        out_dword(HWIO_TX_HSDPCCH_DATA_ADDR,v)
#define HWIO_TX_HSDPCCH_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_HSDPCCH_DATA_ADDR,m,v,HWIO_TX_HSDPCCH_DATA_IN)
#define HWIO_TX_HSDPCCH_DATA_TX_HSDPCCH_DATA_VAL_BMSK                                            0x3ff
#define HWIO_TX_HSDPCCH_DATA_TX_HSDPCCH_DATA_VAL_SHFT                                              0x0

#define HWIO_TX_MDSP_BETA_GAIN_0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00075028)
#define HWIO_TX_MDSP_BETA_GAIN_0_RMSK                                                       0x7fff7fff
#define HWIO_TX_MDSP_BETA_GAIN_0_IN          \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_0_ADDR, HWIO_TX_MDSP_BETA_GAIN_0_RMSK)
#define HWIO_TX_MDSP_BETA_GAIN_0_INM(m)      \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_0_ADDR, m)
#define HWIO_TX_MDSP_BETA_GAIN_0_OUT(v)      \
        out_dword(HWIO_TX_MDSP_BETA_GAIN_0_ADDR,v)
#define HWIO_TX_MDSP_BETA_GAIN_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MDSP_BETA_GAIN_0_ADDR,m,v,HWIO_TX_MDSP_BETA_GAIN_0_IN)
#define HWIO_TX_MDSP_BETA_GAIN_0_SPR_GAIN_DATA_BMSK                                         0x7fff0000
#define HWIO_TX_MDSP_BETA_GAIN_0_SPR_GAIN_DATA_SHFT                                               0x10
#define HWIO_TX_MDSP_BETA_GAIN_0_SPR_GAIN_CTL_BMSK                                              0x7fff
#define HWIO_TX_MDSP_BETA_GAIN_0_SPR_GAIN_CTL_SHFT                                                 0x0

#define HWIO_TX_MDSP_BETA_GAIN_1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007502c)
#define HWIO_TX_MDSP_BETA_GAIN_1_RMSK                                                       0x7fff7fff
#define HWIO_TX_MDSP_BETA_GAIN_1_IN          \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_1_ADDR, HWIO_TX_MDSP_BETA_GAIN_1_RMSK)
#define HWIO_TX_MDSP_BETA_GAIN_1_INM(m)      \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_1_ADDR, m)
#define HWIO_TX_MDSP_BETA_GAIN_1_OUT(v)      \
        out_dword(HWIO_TX_MDSP_BETA_GAIN_1_ADDR,v)
#define HWIO_TX_MDSP_BETA_GAIN_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MDSP_BETA_GAIN_1_ADDR,m,v,HWIO_TX_MDSP_BETA_GAIN_1_IN)
#define HWIO_TX_MDSP_BETA_GAIN_1_SPR_GAIN_HSDPCCH_BMSK                                      0x7fff0000
#define HWIO_TX_MDSP_BETA_GAIN_1_SPR_GAIN_HSDPCCH_SHFT                                            0x10
#define HWIO_TX_MDSP_BETA_GAIN_1_SPR_GAIN_PREAMBLE_BMSK                                         0x7fff
#define HWIO_TX_MDSP_BETA_GAIN_1_SPR_GAIN_PREAMBLE_SHFT                                            0x0

#define HWIO_TX_EUL_HW_ENC_START_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00075030)
#define HWIO_TX_EUL_HW_ENC_START_RMSK                                                              0x1
#define HWIO_TX_EUL_HW_ENC_START_OUT(v)      \
        out_dword(HWIO_TX_EUL_HW_ENC_START_ADDR,v)
#define HWIO_TX_EUL_HW_ENC_START_TX_EUL_HW_ENC_START_BMSK                                          0x1
#define HWIO_TX_EUL_HW_ENC_START_TX_EUL_HW_ENC_START_SHFT                                          0x0

#define HWIO_TX_EUL_ENC_BANK_CFG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00075034)
#define HWIO_TX_EUL_ENC_BANK_CFG_RMSK                                                              0x1
#define HWIO_TX_EUL_ENC_BANK_CFG_IN          \
        in_dword_masked(HWIO_TX_EUL_ENC_BANK_CFG_ADDR, HWIO_TX_EUL_ENC_BANK_CFG_RMSK)
#define HWIO_TX_EUL_ENC_BANK_CFG_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_ENC_BANK_CFG_ADDR, m)
#define HWIO_TX_EUL_ENC_BANK_CFG_OUT(v)      \
        out_dword(HWIO_TX_EUL_ENC_BANK_CFG_ADDR,v)
#define HWIO_TX_EUL_ENC_BANK_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_ENC_BANK_CFG_ADDR,m,v,HWIO_TX_EUL_ENC_BANK_CFG_IN)
#define HWIO_TX_EUL_ENC_BANK_CFG_BANK_ENC_INDEX_BMSK                                               0x1
#define HWIO_TX_EUL_ENC_BANK_CFG_BANK_ENC_INDEX_SHFT                                               0x0

#define HWIO_TX_EUL_RM_SYS_EINI_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00075038)
#define HWIO_TX_EUL_RM_SYS_EINI_RMSK                                                           0x1ffff
#define HWIO_TX_EUL_RM_SYS_EINI_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EINI_ADDR, HWIO_TX_EUL_RM_SYS_EINI_RMSK)
#define HWIO_TX_EUL_RM_SYS_EINI_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EINI_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_EINI_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_EINI_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_EINI_ADDR,m,v,HWIO_TX_EUL_RM_SYS_EINI_IN)
#define HWIO_TX_EUL_RM_SYS_EINI_EUL_PUNCT_EN_SYS_BMSK                                          0x10000
#define HWIO_TX_EUL_RM_SYS_EINI_EUL_PUNCT_EN_SYS_SHFT                                             0x10
#define HWIO_TX_EUL_RM_SYS_EINI_INITIAL_ERROR_S_BMSK                                            0xffff
#define HWIO_TX_EUL_RM_SYS_EINI_INITIAL_ERROR_S_SHFT                                               0x0

#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007503c)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_RMSK                                                0xffffffff
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR, HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_RMSK)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR,m,v,HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_IN)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_EPLUS_S_BMSK                                        0xffff0000
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_EPLUS_S_SHFT                                              0x10
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_EMINUS_S_BMSK                                           0xffff
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_EMINUS_S_SHFT                                              0x0

#define HWIO_TX_EUL_RM_P1_EINI_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00075040)
#define HWIO_TX_EUL_RM_P1_EINI_RMSK                                                            0x1ffff
#define HWIO_TX_EUL_RM_P1_EINI_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EINI_ADDR, HWIO_TX_EUL_RM_P1_EINI_RMSK)
#define HWIO_TX_EUL_RM_P1_EINI_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EINI_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EINI_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EINI_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EINI_ADDR,m,v,HWIO_TX_EUL_RM_P1_EINI_IN)
#define HWIO_TX_EUL_RM_P1_EINI_EUL_PUNCT_EN_PARITY_BMSK                                        0x10000
#define HWIO_TX_EUL_RM_P1_EINI_EUL_PUNCT_EN_PARITY_SHFT                                           0x10
#define HWIO_TX_EUL_RM_P1_EINI_INITIAL_ERROR_P1_BMSK                                            0xffff
#define HWIO_TX_EUL_RM_P1_EINI_INITIAL_ERROR_P1_SHFT                                               0x0

#define HWIO_TX_EUL_RM_P1_EPLUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00075044)
#define HWIO_TX_EUL_RM_P1_EPLUS_RMSK                                                           0x1ffff
#define HWIO_TX_EUL_RM_P1_EPLUS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EPLUS_ADDR, HWIO_TX_EUL_RM_P1_EPLUS_RMSK)
#define HWIO_TX_EUL_RM_P1_EPLUS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EPLUS_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EPLUS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EPLUS_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EPLUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EPLUS_ADDR,m,v,HWIO_TX_EUL_RM_P1_EPLUS_IN)
#define HWIO_TX_EUL_RM_P1_EPLUS_EPLUS_P1_BMSK                                                  0x1ffff
#define HWIO_TX_EUL_RM_P1_EPLUS_EPLUS_P1_SHFT                                                      0x0

#define HWIO_TX_EUL_RM_P1_EMINUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00075048)
#define HWIO_TX_EUL_RM_P1_EMINUS_RMSK                                                          0x1ffff
#define HWIO_TX_EUL_RM_P1_EMINUS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EMINUS_ADDR, HWIO_TX_EUL_RM_P1_EMINUS_RMSK)
#define HWIO_TX_EUL_RM_P1_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EMINUS_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EMINUS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EMINUS_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EMINUS_ADDR,m,v,HWIO_TX_EUL_RM_P1_EMINUS_IN)
#define HWIO_TX_EUL_RM_P1_EMINUS_EMINUS_P1_BMSK                                                0x1ffff
#define HWIO_TX_EUL_RM_P1_EMINUS_EMINUS_P1_SHFT                                                    0x0

#define HWIO_TX_EUL_RM_P2_EINI_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007504c)
#define HWIO_TX_EUL_RM_P2_EINI_RMSK                                                             0xffff
#define HWIO_TX_EUL_RM_P2_EINI_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EINI_ADDR, HWIO_TX_EUL_RM_P2_EINI_RMSK)
#define HWIO_TX_EUL_RM_P2_EINI_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EINI_ADDR, m)
#define HWIO_TX_EUL_RM_P2_EINI_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P2_EINI_ADDR,v)
#define HWIO_TX_EUL_RM_P2_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P2_EINI_ADDR,m,v,HWIO_TX_EUL_RM_P2_EINI_IN)
#define HWIO_TX_EUL_RM_P2_EINI_INITIAL_ERROR_P2_BMSK                                            0xffff
#define HWIO_TX_EUL_RM_P2_EINI_INITIAL_ERROR_P2_SHFT                                               0x0

#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00075050)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_RMSK                                                 0xffffffff
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR, HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_RMSK)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR, m)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR,v)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR,m,v,HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_IN)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_EPLUS_P2_BMSK                                        0xffff0000
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_EPLUS_P2_SHFT                                              0x10
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_EMINUS_P2_BMSK                                           0xffff
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_EMINUS_P2_SHFT                                              0x0

#define HWIO_TX_EUL_RM_SYS_NUMBITS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00075054)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_RMSK                                                         0xffff
#define HWIO_TX_EUL_RM_SYS_NUMBITS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_NUMBITS_ADDR, HWIO_TX_EUL_RM_SYS_NUMBITS_RMSK)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_NUMBITS_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_NUMBITS_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_NUMBITS_ADDR,m,v,HWIO_TX_EUL_RM_SYS_NUMBITS_IN)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_NT_SYS_NUMBITS_BMSK                                          0xffff
#define HWIO_TX_EUL_RM_SYS_NUMBITS_NT_SYS_NUMBITS_SHFT                                             0x0

#define HWIO_TX_EUL_RM_P1P2_NUMBITS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075058)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_RMSK                                                    0x7fff7fff
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1P2_NUMBITS_ADDR, HWIO_TX_EUL_RM_P1P2_NUMBITS_RMSK)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1P2_NUMBITS_ADDR, m)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1P2_NUMBITS_ADDR,v)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1P2_NUMBITS_ADDR,m,v,HWIO_TX_EUL_RM_P1P2_NUMBITS_IN)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_NT_P2_NUMBITS_BMSK                                      0x7fff0000
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_NT_P2_NUMBITS_SHFT                                            0x10
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_NT_P1_NUMBITS_BMSK                                          0x7fff
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_NT_P1_NUMBITS_SHFT                                             0x0

#define HWIO_TX_EUL_NUMBITS_EDPDCHc_ADDR(c)                                                 (MODEM_TOP_REG_BASE      + 0x0007505c + 0x4 * (c))
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_RMSK                                                        0x7fff
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_MAXc                                                             3
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_NUMBITS_EDPDCHc_ADDR(c), HWIO_TX_EUL_NUMBITS_EDPDCHc_RMSK)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_NUMBITS_EDPDCHc_ADDR(c), mask)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_NUMBITS_EDPDCHc_ADDR(c),val)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_NUMBITS_EDPDCHc_ADDR(c),mask,val,HWIO_TX_EUL_NUMBITS_EDPDCHc_INI(c))
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_NUMBITS_BMSK                                                0x7fff
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_NUMBITS_SHFT                                                   0x0

#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007506c)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_RMSK                                                    0x7ff07ff
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_RAM_BASE_ADDR_ADDR, HWIO_TX_EUL_RM_RAM_BASE_ADDR_RMSK)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_RAM_BASE_ADDR_ADDR, m)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_RAM_BASE_ADDR_ADDR,v)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_RAM_BASE_ADDR_ADDR,m,v,HWIO_TX_EUL_RM_RAM_BASE_ADDR_IN)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_AREA2_RM_BASE_ADDR_BMSK                                 0x7ff0000
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_AREA2_RM_BASE_ADDR_SHFT                                      0x10
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_AREA1_RM_BASE_ADDR_BMSK                                     0x7ff
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_AREA1_RM_BASE_ADDR_SHFT                                       0x0

#define HWIO_TX_EUL_CONFIG_EDPDCH_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00075070)
#define HWIO_TX_EUL_CONFIG_EDPDCH_RMSK                                                             0x7
#define HWIO_TX_EUL_CONFIG_EDPDCH_IN          \
        in_dword_masked(HWIO_TX_EUL_CONFIG_EDPDCH_ADDR, HWIO_TX_EUL_CONFIG_EDPDCH_RMSK)
#define HWIO_TX_EUL_CONFIG_EDPDCH_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_CONFIG_EDPDCH_ADDR, m)
#define HWIO_TX_EUL_CONFIG_EDPDCH_OUT(v)      \
        out_dword(HWIO_TX_EUL_CONFIG_EDPDCH_ADDR,v)
#define HWIO_TX_EUL_CONFIG_EDPDCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_CONFIG_EDPDCH_ADDR,m,v,HWIO_TX_EUL_CONFIG_EDPDCH_IN)
#define HWIO_TX_EUL_CONFIG_EDPDCH_EUL_16QAM_MODE_BMSK                                              0x4
#define HWIO_TX_EUL_CONFIG_EDPDCH_EUL_16QAM_MODE_SHFT                                              0x2
#define HWIO_TX_EUL_CONFIG_EDPDCH_CH_3_4_ENABLE_BMSK                                               0x2
#define HWIO_TX_EUL_CONFIG_EDPDCH_CH_3_4_ENABLE_SHFT                                               0x1
#define HWIO_TX_EUL_CONFIG_EDPDCH_I_Q_SELECT_BMSK                                                  0x1
#define HWIO_TX_EUL_CONFIG_EDPDCH_I_Q_SELECT_SHFT                                                  0x0

#define HWIO_TX_EUL_PARAMS_EDPDCHc_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x00075074 + 0x4 * (c))
#define HWIO_TX_EUL_PARAMS_EDPDCHc_RMSK                                                          0x7ff
#define HWIO_TX_EUL_PARAMS_EDPDCHc_MAXc                                                              3
#define HWIO_TX_EUL_PARAMS_EDPDCHc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPDCHc_ADDR(c), HWIO_TX_EUL_PARAMS_EDPDCHc_RMSK)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPDCHc_ADDR(c), mask)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_PARAMS_EDPDCHc_ADDR(c),val)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_PARAMS_EDPDCHc_ADDR(c),mask,val,HWIO_TX_EUL_PARAMS_EDPDCHc_INI(c))
#define HWIO_TX_EUL_PARAMS_EDPDCHc_EDPDCH_OVSFNUM_BMSK                                           0x7f8
#define HWIO_TX_EUL_PARAMS_EDPDCHc_EDPDCH_OVSFNUM_SHFT                                             0x3
#define HWIO_TX_EUL_PARAMS_EDPDCHc_EDPDCH_SF_BMSK                                                  0x7
#define HWIO_TX_EUL_PARAMS_EDPDCHc_EDPDCH_SF_SHFT                                                  0x0

#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00075084 + 0x4 * (c))
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_RMSK                                                      0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_MAXc                                                           3
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_ADDR(c), HWIO_TX_EUL_BETA_GAIN_EDPDCHc_RMSK)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_ADDR(c), mask)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_ADDR(c),val)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_ADDR(c),mask,val,HWIO_TX_EUL_BETA_GAIN_EDPDCHc_INI(c))
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_BETA_GAIN_BMSK                                            0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_BETA_GAIN_SHFT                                               0x0

#define HWIO_TX_EUL_EDPCCH_DATA_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00075094)
#define HWIO_TX_EUL_EDPCCH_DATA_RMSK                                                        0x3fffffff
#define HWIO_TX_EUL_EDPCCH_DATA_IN          \
        in_dword_masked(HWIO_TX_EUL_EDPCCH_DATA_ADDR, HWIO_TX_EUL_EDPCCH_DATA_RMSK)
#define HWIO_TX_EUL_EDPCCH_DATA_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_EDPCCH_DATA_ADDR, m)
#define HWIO_TX_EUL_EDPCCH_DATA_OUT(v)      \
        out_dword(HWIO_TX_EUL_EDPCCH_DATA_ADDR,v)
#define HWIO_TX_EUL_EDPCCH_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_EDPCCH_DATA_ADDR,m,v,HWIO_TX_EUL_EDPCCH_DATA_IN)
#define HWIO_TX_EUL_EDPCCH_DATA_TX_EUL_EDPCCH_DATA_BMSK                                     0x3fffffff
#define HWIO_TX_EUL_EDPCCH_DATA_TX_EUL_EDPCCH_DATA_SHFT                                            0x0

#define HWIO_TX_EUL_PARAMS_EDPCCH_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00075098)
#define HWIO_TX_EUL_PARAMS_EDPCCH_RMSK                                                           0x7ff
#define HWIO_TX_EUL_PARAMS_EDPCCH_IN          \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPCCH_ADDR, HWIO_TX_EUL_PARAMS_EDPCCH_RMSK)
#define HWIO_TX_EUL_PARAMS_EDPCCH_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPCCH_ADDR, m)
#define HWIO_TX_EUL_PARAMS_EDPCCH_OUT(v)      \
        out_dword(HWIO_TX_EUL_PARAMS_EDPCCH_ADDR,v)
#define HWIO_TX_EUL_PARAMS_EDPCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_PARAMS_EDPCCH_ADDR,m,v,HWIO_TX_EUL_PARAMS_EDPCCH_IN)
#define HWIO_TX_EUL_PARAMS_EDPCCH_EDPCCH_OVSFNUM_BMSK                                            0x7f8
#define HWIO_TX_EUL_PARAMS_EDPCCH_EDPCCH_OVSFNUM_SHFT                                              0x3
#define HWIO_TX_EUL_PARAMS_EDPCCH_EDPCCH_SF_BMSK                                                   0x7
#define HWIO_TX_EUL_PARAMS_EDPCCH_EDPCCH_SF_SHFT                                                   0x0

#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007509c)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_RMSK                                                       0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_IN          \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPCCH_ADDR, HWIO_TX_EUL_BETA_GAIN_EDPCCH_RMSK)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPCCH_ADDR, m)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_OUT(v)      \
        out_dword(HWIO_TX_EUL_BETA_GAIN_EDPCCH_ADDR,v)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_BETA_GAIN_EDPCCH_ADDR,m,v,HWIO_TX_EUL_BETA_GAIN_EDPCCH_IN)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_BETA_GAIN_BMSK                                             0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_BETA_GAIN_SHFT                                                0x0

#define HWIO_TX_EUL_MDSP_STATUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000750a0)
#define HWIO_TX_EUL_MDSP_STATUS_RMSK                                                               0xc
#define HWIO_TX_EUL_MDSP_STATUS_IN          \
        in_dword_masked(HWIO_TX_EUL_MDSP_STATUS_ADDR, HWIO_TX_EUL_MDSP_STATUS_RMSK)
#define HWIO_TX_EUL_MDSP_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_MDSP_STATUS_ADDR, m)
#define HWIO_TX_EUL_MDSP_STATUS_TURBO_ENC_STATUS_BMSK                                              0xc
#define HWIO_TX_EUL_MDSP_STATUS_TURBO_ENC_STATUS_SHFT                                              0x2

#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000750a4)
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_RMSK                                                         0x1
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_OUT(v)      \
        out_dword(HWIO_TX_EUL_MDSP_STATUS_CLEAR_ADDR,v)
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_EUL_MDSP_STATUS_CLEAR_BMSK                                   0x1
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_EUL_MDSP_STATUS_CLEAR_SHFT                                   0x0

#define HWIO_TX_MDSP_CLIPPING_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000750ac)
#define HWIO_TX_MDSP_CLIPPING_RMSK                                                               0xfff
#define HWIO_TX_MDSP_CLIPPING_IN          \
        in_dword_masked(HWIO_TX_MDSP_CLIPPING_ADDR, HWIO_TX_MDSP_CLIPPING_RMSK)
#define HWIO_TX_MDSP_CLIPPING_INM(m)      \
        in_dword_masked(HWIO_TX_MDSP_CLIPPING_ADDR, m)
#define HWIO_TX_MDSP_CLIPPING_OUT(v)      \
        out_dword(HWIO_TX_MDSP_CLIPPING_ADDR,v)
#define HWIO_TX_MDSP_CLIPPING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MDSP_CLIPPING_ADDR,m,v,HWIO_TX_MDSP_CLIPPING_IN)
#define HWIO_TX_MDSP_CLIPPING_BYPASS_PRED_CLIP_BMSK                                              0x800
#define HWIO_TX_MDSP_CLIPPING_BYPASS_PRED_CLIP_SHFT                                                0xb
#define HWIO_TX_MDSP_CLIPPING_PRED_CLIP_THRESHOLD_BMSK                                           0x7ff
#define HWIO_TX_MDSP_CLIPPING_PRED_CLIP_THRESHOLD_SHFT                                             0x0

#define HWIO_TX_W_OFFL_EN_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x000750b0)
#define HWIO_TX_W_OFFL_EN_RMSK                                                                     0x1
#define HWIO_TX_W_OFFL_EN_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_EN_ADDR, HWIO_TX_W_OFFL_EN_RMSK)
#define HWIO_TX_W_OFFL_EN_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_EN_ADDR, m)
#define HWIO_TX_W_OFFL_EN_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_EN_ADDR,v)
#define HWIO_TX_W_OFFL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_W_OFFL_EN_ADDR,m,v,HWIO_TX_W_OFFL_EN_IN)
#define HWIO_TX_W_OFFL_EN_OFFLINE_EN_BMSK                                                          0x1
#define HWIO_TX_W_OFFL_EN_OFFLINE_EN_SHFT                                                          0x0

#define HWIO_TX_W_OFFL_ADVRET_CMD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000750b4)
#define HWIO_TX_W_OFFL_ADVRET_CMD_RMSK                                                             0x3
#define HWIO_TX_W_OFFL_ADVRET_CMD_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_ADVRET_CMD_ADDR,v)
#define HWIO_TX_W_OFFL_ADVRET_CMD_RETARD_BMSK                                                      0x2
#define HWIO_TX_W_OFFL_ADVRET_CMD_RETARD_SHFT                                                      0x1
#define HWIO_TX_W_OFFL_ADVRET_CMD_ADVANCE_BMSK                                                     0x1
#define HWIO_TX_W_OFFL_ADVRET_CMD_ADVANCE_SHFT                                                     0x0

#define HWIO_TX_W_OFFL_DTX_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000750b8)
#define HWIO_TX_W_OFFL_DTX_RMSK                                                                    0x1
#define HWIO_TX_W_OFFL_DTX_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_DTX_ADDR, HWIO_TX_W_OFFL_DTX_RMSK)
#define HWIO_TX_W_OFFL_DTX_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_DTX_ADDR, m)
#define HWIO_TX_W_OFFL_DTX_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_DTX_ADDR,v)
#define HWIO_TX_W_OFFL_DTX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_W_OFFL_DTX_ADDR,m,v,HWIO_TX_W_OFFL_DTX_IN)
#define HWIO_TX_W_OFFL_DTX_DTX_BMSK                                                                0x1
#define HWIO_TX_W_OFFL_DTX_DTX_SHFT                                                                0x0

#define HWIO_TX_W_OFFL_TIME_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000750bc)
#define HWIO_TX_W_OFFL_TIME_STATUS_RMSK                                                        0x7ffff
#define HWIO_TX_W_OFFL_TIME_STATUS_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_TIME_STATUS_ADDR, HWIO_TX_W_OFFL_TIME_STATUS_RMSK)
#define HWIO_TX_W_OFFL_TIME_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_TIME_STATUS_ADDR, m)
#define HWIO_TX_W_OFFL_TIME_STATUS_BPG_CNT_BMSK                                                0x7f800
#define HWIO_TX_W_OFFL_TIME_STATUS_BPG_CNT_SHFT                                                    0xb
#define HWIO_TX_W_OFFL_TIME_STATUS_CHIP_CNT_BMSK                                                 0x7f8
#define HWIO_TX_W_OFFL_TIME_STATUS_CHIP_CNT_SHFT                                                   0x3
#define HWIO_TX_W_OFFL_TIME_STATUS_CX8_CNT_BMSK                                                    0x7
#define HWIO_TX_W_OFFL_TIME_STATUS_CX8_CNT_SHFT                                                    0x0

#define HWIO_TX_CTL_CH_BIT_C1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00075400)
#define HWIO_TX_CTL_CH_BIT_C1_RMSK                                                                 0x1
#define HWIO_TX_CTL_CH_BIT_C1_IN          \
        in_dword_masked(HWIO_TX_CTL_CH_BIT_C1_ADDR, HWIO_TX_CTL_CH_BIT_C1_RMSK)
#define HWIO_TX_CTL_CH_BIT_C1_INM(m)      \
        in_dword_masked(HWIO_TX_CTL_CH_BIT_C1_ADDR, m)
#define HWIO_TX_CTL_CH_BIT_C1_OUT(v)      \
        out_dword(HWIO_TX_CTL_CH_BIT_C1_ADDR,v)
#define HWIO_TX_CTL_CH_BIT_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_CTL_CH_BIT_C1_ADDR,m,v,HWIO_TX_CTL_CH_BIT_C1_IN)
#define HWIO_TX_CTL_CH_BIT_C1_DATA0_BMSK                                                           0x1
#define HWIO_TX_CTL_CH_BIT_C1_DATA0_SHFT                                                           0x0

#define HWIO_TX_MDSP_BETA_GAIN_0_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075428)
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_RMSK                                                        0x7fff
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_IN          \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_0_C1_ADDR, HWIO_TX_MDSP_BETA_GAIN_0_C1_RMSK)
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_INM(m)      \
        in_dword_masked(HWIO_TX_MDSP_BETA_GAIN_0_C1_ADDR, m)
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_OUT(v)      \
        out_dword(HWIO_TX_MDSP_BETA_GAIN_0_C1_ADDR,v)
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MDSP_BETA_GAIN_0_C1_ADDR,m,v,HWIO_TX_MDSP_BETA_GAIN_0_C1_IN)
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_SPR_GAIN_CTL_BMSK                                           0x7fff
#define HWIO_TX_MDSP_BETA_GAIN_0_C1_SPR_GAIN_CTL_SHFT                                              0x0

#define HWIO_TX_EUL_HW_ENC_START_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075430)
#define HWIO_TX_EUL_HW_ENC_START_C1_RMSK                                                           0x1
#define HWIO_TX_EUL_HW_ENC_START_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_HW_ENC_START_C1_ADDR,v)
#define HWIO_TX_EUL_HW_ENC_START_C1_TX_EUL_HW_ENC_START_BMSK                                       0x1
#define HWIO_TX_EUL_HW_ENC_START_C1_TX_EUL_HW_ENC_START_SHFT                                       0x0

#define HWIO_TX_EUL_ENC_BANK_CFG_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075434)
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_RMSK                                                           0x1
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_ENC_BANK_CFG_C1_ADDR, HWIO_TX_EUL_ENC_BANK_CFG_C1_RMSK)
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_ENC_BANK_CFG_C1_ADDR, m)
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_ENC_BANK_CFG_C1_ADDR,v)
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_ENC_BANK_CFG_C1_ADDR,m,v,HWIO_TX_EUL_ENC_BANK_CFG_C1_IN)
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_BANK_ENC_INDEX_BMSK                                            0x1
#define HWIO_TX_EUL_ENC_BANK_CFG_C1_BANK_ENC_INDEX_SHFT                                            0x0

#define HWIO_TX_EUL_RM_SYS_EINI_C1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00075438)
#define HWIO_TX_EUL_RM_SYS_EINI_C1_RMSK                                                        0x1ffff
#define HWIO_TX_EUL_RM_SYS_EINI_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EINI_C1_ADDR, HWIO_TX_EUL_RM_SYS_EINI_C1_RMSK)
#define HWIO_TX_EUL_RM_SYS_EINI_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EINI_C1_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_EINI_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_EINI_C1_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_EINI_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_EINI_C1_ADDR,m,v,HWIO_TX_EUL_RM_SYS_EINI_C1_IN)
#define HWIO_TX_EUL_RM_SYS_EINI_C1_EUL_PUNCT_EN_SYS_BMSK                                       0x10000
#define HWIO_TX_EUL_RM_SYS_EINI_C1_EUL_PUNCT_EN_SYS_SHFT                                          0x10
#define HWIO_TX_EUL_RM_SYS_EINI_C1_INITIAL_ERROR_S_BMSK                                         0xffff
#define HWIO_TX_EUL_RM_SYS_EINI_C1_INITIAL_ERROR_S_SHFT                                            0x0

#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0007543c)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_RMSK                                             0xffffffff
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_ADDR, HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_RMSK)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_ADDR,m,v,HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_IN)
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_EPLUS_S_BMSK                                     0xffff0000
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_EPLUS_S_SHFT                                           0x10
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_EMINUS_S_BMSK                                        0xffff
#define HWIO_TX_EUL_RM_SYS_EPLUS_EMINUS_C1_EMINUS_S_SHFT                                           0x0

#define HWIO_TX_EUL_RM_P1_EINI_C1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00075440)
#define HWIO_TX_EUL_RM_P1_EINI_C1_RMSK                                                         0x1ffff
#define HWIO_TX_EUL_RM_P1_EINI_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EINI_C1_ADDR, HWIO_TX_EUL_RM_P1_EINI_C1_RMSK)
#define HWIO_TX_EUL_RM_P1_EINI_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EINI_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EINI_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EINI_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EINI_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EINI_C1_ADDR,m,v,HWIO_TX_EUL_RM_P1_EINI_C1_IN)
#define HWIO_TX_EUL_RM_P1_EINI_C1_EUL_PUNCT_EN_PARITY_BMSK                                     0x10000
#define HWIO_TX_EUL_RM_P1_EINI_C1_EUL_PUNCT_EN_PARITY_SHFT                                        0x10
#define HWIO_TX_EUL_RM_P1_EINI_C1_INITIAL_ERROR_P1_BMSK                                         0xffff
#define HWIO_TX_EUL_RM_P1_EINI_C1_INITIAL_ERROR_P1_SHFT                                            0x0

#define HWIO_TX_EUL_RM_P1_EPLUS_C1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00075444)
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_RMSK                                                        0x1ffff
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EPLUS_C1_ADDR, HWIO_TX_EUL_RM_P1_EPLUS_C1_RMSK)
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EPLUS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EPLUS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EPLUS_C1_ADDR,m,v,HWIO_TX_EUL_RM_P1_EPLUS_C1_IN)
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_EPLUS_P1_BMSK                                               0x1ffff
#define HWIO_TX_EUL_RM_P1_EPLUS_C1_EPLUS_P1_SHFT                                                   0x0

#define HWIO_TX_EUL_RM_P1_EMINUS_C1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00075448)
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_RMSK                                                       0x1ffff
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EMINUS_C1_ADDR, HWIO_TX_EUL_RM_P1_EMINUS_C1_RMSK)
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1_EMINUS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1_EMINUS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1_EMINUS_C1_ADDR,m,v,HWIO_TX_EUL_RM_P1_EMINUS_C1_IN)
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_EMINUS_P1_BMSK                                             0x1ffff
#define HWIO_TX_EUL_RM_P1_EMINUS_C1_EMINUS_P1_SHFT                                                 0x0

#define HWIO_TX_EUL_RM_P2_EINI_C1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007544c)
#define HWIO_TX_EUL_RM_P2_EINI_C1_RMSK                                                          0xffff
#define HWIO_TX_EUL_RM_P2_EINI_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EINI_C1_ADDR, HWIO_TX_EUL_RM_P2_EINI_C1_RMSK)
#define HWIO_TX_EUL_RM_P2_EINI_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EINI_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P2_EINI_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P2_EINI_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P2_EINI_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P2_EINI_C1_ADDR,m,v,HWIO_TX_EUL_RM_P2_EINI_C1_IN)
#define HWIO_TX_EUL_RM_P2_EINI_C1_INITIAL_ERROR_P2_BMSK                                         0xffff
#define HWIO_TX_EUL_RM_P2_EINI_C1_INITIAL_ERROR_P2_SHFT                                            0x0

#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00075450)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_RMSK                                              0xffffffff
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_ADDR, HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_RMSK)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_ADDR,m,v,HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_IN)
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_EPLUS_P2_BMSK                                     0xffff0000
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_EPLUS_P2_SHFT                                           0x10
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_EMINUS_P2_BMSK                                        0xffff
#define HWIO_TX_EUL_RM_P2_EPLUS_EMINUS_C1_EMINUS_P2_SHFT                                           0x0

#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00075454)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_RMSK                                                      0xffff
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_NUMBITS_C1_ADDR, HWIO_TX_EUL_RM_SYS_NUMBITS_C1_RMSK)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_SYS_NUMBITS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_SYS_NUMBITS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_SYS_NUMBITS_C1_ADDR,m,v,HWIO_TX_EUL_RM_SYS_NUMBITS_C1_IN)
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_NT_SYS_NUMBITS_BMSK                                       0xffff
#define HWIO_TX_EUL_RM_SYS_NUMBITS_C1_NT_SYS_NUMBITS_SHFT                                          0x0

#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00075458)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_RMSK                                                 0x7fff7fff
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_ADDR, HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_RMSK)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_ADDR, m)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_ADDR,v)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_ADDR,m,v,HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_IN)
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_NT_P2_NUMBITS_BMSK                                   0x7fff0000
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_NT_P2_NUMBITS_SHFT                                         0x10
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_NT_P1_NUMBITS_BMSK                                       0x7fff
#define HWIO_TX_EUL_RM_P1P2_NUMBITS_C1_NT_P1_NUMBITS_SHFT                                          0x0

#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x0007545c + 0x4 * (c))
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_RMSK                                                     0x7fff
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_MAXc                                                          3
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_ADDR(c), HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_RMSK)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_ADDR(c),val)
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_ADDR(c),mask,val,HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_INI(c))
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_NUMBITS_BMSK                                             0x7fff
#define HWIO_TX_EUL_NUMBITS_EDPDCHc_C1_NUMBITS_SHFT                                                0x0

#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007546c)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_RMSK                                                 0x7ff07ff
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_ADDR, HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_RMSK)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_ADDR, m)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_ADDR,v)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_ADDR,m,v,HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_IN)
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_AREA2_RM_BASE_ADDR_BMSK                              0x7ff0000
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_AREA2_RM_BASE_ADDR_SHFT                                   0x10
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_AREA1_RM_BASE_ADDR_BMSK                                  0x7ff
#define HWIO_TX_EUL_RM_RAM_BASE_ADDR_C1_AREA1_RM_BASE_ADDR_SHFT                                    0x0

#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00075470)
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_RMSK                                                          0x7
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_CONFIG_EDPDCH_C1_ADDR, HWIO_TX_EUL_CONFIG_EDPDCH_C1_RMSK)
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_CONFIG_EDPDCH_C1_ADDR, m)
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_CONFIG_EDPDCH_C1_ADDR,v)
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_CONFIG_EDPDCH_C1_ADDR,m,v,HWIO_TX_EUL_CONFIG_EDPDCH_C1_IN)
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_EUL_16QAM_MODE_BMSK                                           0x4
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_EUL_16QAM_MODE_SHFT                                           0x2
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_CH_3_4_ENABLE_BMSK                                            0x2
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_CH_3_4_ENABLE_SHFT                                            0x1
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_I_Q_SELECT_BMSK                                               0x1
#define HWIO_TX_EUL_CONFIG_EDPDCH_C1_I_Q_SELECT_SHFT                                               0x0

#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00075474 + 0x4 * (c))
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_RMSK                                                       0x7ff
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_MAXc                                                           3
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPDCHc_C1_ADDR(c), HWIO_TX_EUL_PARAMS_EDPDCHc_C1_RMSK)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPDCHc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_PARAMS_EDPDCHc_C1_ADDR(c),val)
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_PARAMS_EDPDCHc_C1_ADDR(c),mask,val,HWIO_TX_EUL_PARAMS_EDPDCHc_C1_INI(c))
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_EDPDCH_OVSFNUM_BMSK                                        0x7f8
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_EDPDCH_OVSFNUM_SHFT                                          0x3
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_EDPDCH_SF_BMSK                                               0x7
#define HWIO_TX_EUL_PARAMS_EDPDCHc_C1_EDPDCH_SF_SHFT                                               0x0

#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_ADDR(c)                                            (MODEM_TOP_REG_BASE      + 0x00075484 + 0x4 * (c))
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_RMSK                                                   0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_MAXc                                                        3
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_INI(c)        \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_ADDR(c), HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_RMSK)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_ADDR(c), mask)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_OUTI(c,val)    \
        out_dword(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_ADDR(c),val)
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_ADDR(c),mask,val,HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_INI(c))
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_BETA_GAIN_BMSK                                         0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPDCHc_C1_BETA_GAIN_SHFT                                            0x0

#define HWIO_TX_EUL_EDPCCH_DATA_C1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00075494)
#define HWIO_TX_EUL_EDPCCH_DATA_C1_RMSK                                                     0x3fffffff
#define HWIO_TX_EUL_EDPCCH_DATA_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_EDPCCH_DATA_C1_ADDR, HWIO_TX_EUL_EDPCCH_DATA_C1_RMSK)
#define HWIO_TX_EUL_EDPCCH_DATA_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_EDPCCH_DATA_C1_ADDR, m)
#define HWIO_TX_EUL_EDPCCH_DATA_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_EDPCCH_DATA_C1_ADDR,v)
#define HWIO_TX_EUL_EDPCCH_DATA_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_EDPCCH_DATA_C1_ADDR,m,v,HWIO_TX_EUL_EDPCCH_DATA_C1_IN)
#define HWIO_TX_EUL_EDPCCH_DATA_C1_TX_EUL_EDPCCH_DATA_BMSK                                  0x3fffffff
#define HWIO_TX_EUL_EDPCCH_DATA_C1_TX_EUL_EDPCCH_DATA_SHFT                                         0x0

#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00075498)
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_RMSK                                                        0x7ff
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPCCH_C1_ADDR, HWIO_TX_EUL_PARAMS_EDPCCH_C1_RMSK)
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_PARAMS_EDPCCH_C1_ADDR, m)
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_PARAMS_EDPCCH_C1_ADDR,v)
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_PARAMS_EDPCCH_C1_ADDR,m,v,HWIO_TX_EUL_PARAMS_EDPCCH_C1_IN)
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_EDPCCH_OVSFNUM_BMSK                                         0x7f8
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_EDPCCH_OVSFNUM_SHFT                                           0x3
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_EDPCCH_SF_BMSK                                                0x7
#define HWIO_TX_EUL_PARAMS_EDPCCH_C1_EDPCCH_SF_SHFT                                                0x0

#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007549c)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_RMSK                                                    0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_ADDR, HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_RMSK)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_ADDR, m)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_ADDR,v)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_ADDR,m,v,HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_IN)
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_BETA_GAIN_BMSK                                          0x7fff
#define HWIO_TX_EUL_BETA_GAIN_EDPCCH_C1_BETA_GAIN_SHFT                                             0x0

#define HWIO_TX_EUL_MDSP_STATUS_C1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000754a0)
#define HWIO_TX_EUL_MDSP_STATUS_C1_RMSK                                                            0xc
#define HWIO_TX_EUL_MDSP_STATUS_C1_IN          \
        in_dword_masked(HWIO_TX_EUL_MDSP_STATUS_C1_ADDR, HWIO_TX_EUL_MDSP_STATUS_C1_RMSK)
#define HWIO_TX_EUL_MDSP_STATUS_C1_INM(m)      \
        in_dword_masked(HWIO_TX_EUL_MDSP_STATUS_C1_ADDR, m)
#define HWIO_TX_EUL_MDSP_STATUS_C1_TURBO_ENC_STATUS_BMSK                                           0xc
#define HWIO_TX_EUL_MDSP_STATUS_C1_TURBO_ENC_STATUS_SHFT                                           0x2

#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000754a4)
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_RMSK                                                      0x1
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_OUT(v)      \
        out_dword(HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_ADDR,v)
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_EUL_MDSP_STATUS_CLEAR_BMSK                                0x1
#define HWIO_TX_EUL_MDSP_STATUS_CLEAR_C1_EUL_MDSP_STATUS_CLEAR_SHFT                                0x0

#define HWIO_TX_W_OFFL_DTX_C1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000754b8)
#define HWIO_TX_W_OFFL_DTX_C1_RMSK                                                                 0x1
#define HWIO_TX_W_OFFL_DTX_C1_IN          \
        in_dword_masked(HWIO_TX_W_OFFL_DTX_C1_ADDR, HWIO_TX_W_OFFL_DTX_C1_RMSK)
#define HWIO_TX_W_OFFL_DTX_C1_INM(m)      \
        in_dword_masked(HWIO_TX_W_OFFL_DTX_C1_ADDR, m)
#define HWIO_TX_W_OFFL_DTX_C1_OUT(v)      \
        out_dword(HWIO_TX_W_OFFL_DTX_C1_ADDR,v)
#define HWIO_TX_W_OFFL_DTX_C1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_W_OFFL_DTX_C1_ADDR,m,v,HWIO_TX_W_OFFL_DTX_C1_IN)
#define HWIO_TX_W_OFFL_DTX_C1_DTX_BMSK                                                             0x1
#define HWIO_TX_W_OFFL_DTX_C1_DTX_SHFT                                                             0x0

#define HWIO_TX_MIXER_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x000754c0)
#define HWIO_TX_MIXER_CTL_RMSK                                                                     0x3
#define HWIO_TX_MIXER_CTL_IN          \
        in_dword_masked(HWIO_TX_MIXER_CTL_ADDR, HWIO_TX_MIXER_CTL_RMSK)
#define HWIO_TX_MIXER_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_MIXER_CTL_ADDR, m)
#define HWIO_TX_MIXER_CTL_OUT(v)      \
        out_dword(HWIO_TX_MIXER_CTL_ADDR,v)
#define HWIO_TX_MIXER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MIXER_CTL_ADDR,m,v,HWIO_TX_MIXER_CTL_IN)
#define HWIO_TX_MIXER_CTL_PRIMARY_CARRIER_BMSK                                                     0x2
#define HWIO_TX_MIXER_CTL_PRIMARY_CARRIER_SHFT                                                     0x1
#define HWIO_TX_MIXER_CTL_MIXER_EN_BMSK                                                            0x1
#define HWIO_TX_MIXER_CTL_MIXER_EN_SHFT                                                            0x0

#define HWIO_TX_PDA_CTRL_WD_Cc_ADDR(c)                                                      (MODEM_TOP_REG_BASE      + 0x000754c4 + 0x8 * (c))
#define HWIO_TX_PDA_CTRL_WD_Cc_RMSK                                                           0x3fffff
#define HWIO_TX_PDA_CTRL_WD_Cc_MAXc                                                                  1
#define HWIO_TX_PDA_CTRL_WD_Cc_INI(c)        \
        in_dword_masked(HWIO_TX_PDA_CTRL_WD_Cc_ADDR(c), HWIO_TX_PDA_CTRL_WD_Cc_RMSK)
#define HWIO_TX_PDA_CTRL_WD_Cc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_PDA_CTRL_WD_Cc_ADDR(c), mask)
#define HWIO_TX_PDA_CTRL_WD_Cc_OUTI(c,val)    \
        out_dword(HWIO_TX_PDA_CTRL_WD_Cc_ADDR(c),val)
#define HWIO_TX_PDA_CTRL_WD_Cc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_PDA_CTRL_WD_Cc_ADDR(c),mask,val,HWIO_TX_PDA_CTRL_WD_Cc_INI(c))
#define HWIO_TX_PDA_CTRL_WD_Cc_TX_PDA_CTRL_WD_BMSK                                            0x3fffff
#define HWIO_TX_PDA_CTRL_WD_Cc_TX_PDA_CTRL_WD_SHFT                                                 0x0

#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x000754c8 + 0x8 * (c))
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_RMSK                                                    0x3fffff
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_MAXc                                                           1
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_INI(c)        \
        in_dword_masked(HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_ADDR(c), HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_RMSK)
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_INMI(c,mask)    \
        in_dword_masked(HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_ADDR(c), mask)
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_OUTI(c,val)    \
        out_dword(HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_ADDR(c),val)
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_ADDR(c),mask,val,HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_INI(c))
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_TX_PDA_CTRL_WD_OFFSET_BMSK                              0x3fffff
#define HWIO_TX_PDA_CTRL_WD_OFFSET_Cc_TX_PDA_CTRL_WD_OFFSET_SHFT                                   0x0

#define HWIO_TX_SMART_CLIP_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000754d4)
#define HWIO_TX_SMART_CLIP_CTL_RMSK                                                         0x3fffffff
#define HWIO_TX_SMART_CLIP_CTL_IN          \
        in_dword_masked(HWIO_TX_SMART_CLIP_CTL_ADDR, HWIO_TX_SMART_CLIP_CTL_RMSK)
#define HWIO_TX_SMART_CLIP_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_SMART_CLIP_CTL_ADDR, m)
#define HWIO_TX_SMART_CLIP_CTL_OUT(v)      \
        out_dword(HWIO_TX_SMART_CLIP_CTL_ADDR,v)
#define HWIO_TX_SMART_CLIP_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_SMART_CLIP_CTL_ADDR,m,v,HWIO_TX_SMART_CLIP_CTL_IN)
#define HWIO_TX_SMART_CLIP_CTL_SMART_CLIP_EN_BMSK                                           0x20000000
#define HWIO_TX_SMART_CLIP_CTL_SMART_CLIP_EN_SHFT                                                 0x1d
#define HWIO_TX_SMART_CLIP_CTL_DC_COEFF_EN_BMSK                                             0x10000000
#define HWIO_TX_SMART_CLIP_CTL_DC_COEFF_EN_SHFT                                                   0x1c
#define HWIO_TX_SMART_CLIP_CTL_ACLR_GAIN_BMSK                                                0xfc00000
#define HWIO_TX_SMART_CLIP_CTL_ACLR_GAIN_SHFT                                                     0x16
#define HWIO_TX_SMART_CLIP_CTL_EVM_GAIN_BMSK                                                  0x3f0000
#define HWIO_TX_SMART_CLIP_CTL_EVM_GAIN_SHFT                                                      0x10
#define HWIO_TX_SMART_CLIP_CTL_SMART_CLIP_THRESH_BMSK                                           0xffff
#define HWIO_TX_SMART_CLIP_CTL_SMART_CLIP_THRESH_SHFT                                              0x0

#define HWIO_O_TX_TEST_MODE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00076000)
#define HWIO_O_TX_TEST_MODE_RMSK                                                                  0xff
#define HWIO_O_TX_TEST_MODE_IN          \
        in_dword_masked(HWIO_O_TX_TEST_MODE_ADDR, HWIO_O_TX_TEST_MODE_RMSK)
#define HWIO_O_TX_TEST_MODE_INM(m)      \
        in_dword_masked(HWIO_O_TX_TEST_MODE_ADDR, m)
#define HWIO_O_TX_TEST_MODE_OUT(v)      \
        out_dword(HWIO_O_TX_TEST_MODE_ADDR,v)
#define HWIO_O_TX_TEST_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_TEST_MODE_ADDR,m,v,HWIO_O_TX_TEST_MODE_IN)
#define HWIO_O_TX_TEST_MODE_DBG_BUS_SEL_BMSK                                                      0xf0
#define HWIO_O_TX_TEST_MODE_DBG_BUS_SEL_SHFT                                                       0x4
#define HWIO_O_TX_TEST_MODE_WMORE_TEST_BMSK                                                        0x8
#define HWIO_O_TX_TEST_MODE_WMORE_TEST_SHFT                                                        0x3
#define HWIO_O_TX_TEST_MODE_SCME_TEST_BMSK                                                         0x4
#define HWIO_O_TX_TEST_MODE_SCME_TEST_SHFT                                                         0x2
#define HWIO_O_TX_TEST_MODE_SCME_OUT_TEST_BMSK                                                     0x2
#define HWIO_O_TX_TEST_MODE_SCME_OUT_TEST_SHFT                                                     0x1
#define HWIO_O_TX_TEST_MODE_LTE_ENC_MOD_TEST_BMSK                                                  0x1
#define HWIO_O_TX_TEST_MODE_LTE_ENC_MOD_TEST_SHFT                                                  0x0

#define HWIO_O_TX_CLK_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00076004)
#define HWIO_O_TX_CLK_CTL_RMSK                                                                    0x75
#define HWIO_O_TX_CLK_CTL_IN          \
        in_dword_masked(HWIO_O_TX_CLK_CTL_ADDR, HWIO_O_TX_CLK_CTL_RMSK)
#define HWIO_O_TX_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_O_TX_CLK_CTL_ADDR, m)
#define HWIO_O_TX_CLK_CTL_OUT(v)      \
        out_dword(HWIO_O_TX_CLK_CTL_ADDR,v)
#define HWIO_O_TX_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_CLK_CTL_ADDR,m,v,HWIO_O_TX_CLK_CTL_IN)
#define HWIO_O_TX_CLK_CTL_WMORE_HW_LCG_EN_BMSK                                                    0x40
#define HWIO_O_TX_CLK_CTL_WMORE_HW_LCG_EN_SHFT                                                     0x6
#define HWIO_O_TX_CLK_CTL_SCME_IFFT_HW_LCG_EN_BMSK                                                0x20
#define HWIO_O_TX_CLK_CTL_SCME_IFFT_HW_LCG_EN_SHFT                                                 0x5
#define HWIO_O_TX_CLK_CTL_SCME_DFT_HW_LCG_EN_BMSK                                                 0x10
#define HWIO_O_TX_CLK_CTL_SCME_DFT_HW_LCG_EN_SHFT                                                  0x4
#define HWIO_O_TX_CLK_CTL_LTE_MOD_HW_LCG_EN_BMSK                                                   0x4
#define HWIO_O_TX_CLK_CTL_LTE_MOD_HW_LCG_EN_SHFT                                                   0x2
#define HWIO_O_TX_CLK_CTL_LTE_ENC_HW_LCG_EN_BMSK                                                   0x1
#define HWIO_O_TX_CLK_CTL_LTE_ENC_HW_LCG_EN_SHFT                                                   0x0

#define HWIO_O_TX_SW_CLK_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00076008)
#define HWIO_O_TX_SW_CLK_CTL_RMSK                                                                 0x75
#define HWIO_O_TX_SW_CLK_CTL_IN          \
        in_dword_masked(HWIO_O_TX_SW_CLK_CTL_ADDR, HWIO_O_TX_SW_CLK_CTL_RMSK)
#define HWIO_O_TX_SW_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_O_TX_SW_CLK_CTL_ADDR, m)
#define HWIO_O_TX_SW_CLK_CTL_OUT(v)      \
        out_dword(HWIO_O_TX_SW_CLK_CTL_ADDR,v)
#define HWIO_O_TX_SW_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_SW_CLK_CTL_ADDR,m,v,HWIO_O_TX_SW_CLK_CTL_IN)
#define HWIO_O_TX_SW_CLK_CTL_WMORE_SW_LCG_CTL_BMSK                                                0x40
#define HWIO_O_TX_SW_CLK_CTL_WMORE_SW_LCG_CTL_SHFT                                                 0x6
#define HWIO_O_TX_SW_CLK_CTL_SCME_IFFT_SW_LCG_CTL_BMSK                                            0x20
#define HWIO_O_TX_SW_CLK_CTL_SCME_IFFT_SW_LCG_CTL_SHFT                                             0x5
#define HWIO_O_TX_SW_CLK_CTL_SCME_DFT_SW_LCG_CTL_BMSK                                             0x10
#define HWIO_O_TX_SW_CLK_CTL_SCME_DFT_SW_LCG_CTL_SHFT                                              0x4
#define HWIO_O_TX_SW_CLK_CTL_LTE_MOD_SW_LCG_CTL_BMSK                                               0x4
#define HWIO_O_TX_SW_CLK_CTL_LTE_MOD_SW_LCG_CTL_SHFT                                               0x2
#define HWIO_O_TX_SW_CLK_CTL_LTE_ENC_SW_LCG_CTL_BMSK                                               0x1
#define HWIO_O_TX_SW_CLK_CTL_LTE_ENC_SW_LCG_CTL_SHFT                                               0x0

#define HWIO_O_TX_CLK_STATUS_REG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007600c)
#define HWIO_O_TX_CLK_STATUS_REG_RMSK                                                             0x1f
#define HWIO_O_TX_CLK_STATUS_REG_IN          \
        in_dword_masked(HWIO_O_TX_CLK_STATUS_REG_ADDR, HWIO_O_TX_CLK_STATUS_REG_RMSK)
#define HWIO_O_TX_CLK_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_O_TX_CLK_STATUS_REG_ADDR, m)
#define HWIO_O_TX_CLK_STATUS_REG_WMORE_CLK_STATUS_BMSK                                            0x10
#define HWIO_O_TX_CLK_STATUS_REG_WMORE_CLK_STATUS_SHFT                                             0x4
#define HWIO_O_TX_CLK_STATUS_REG_SCME_IFFT_CLK_STATUS_BMSK                                         0x8
#define HWIO_O_TX_CLK_STATUS_REG_SCME_IFFT_CLK_STATUS_SHFT                                         0x3
#define HWIO_O_TX_CLK_STATUS_REG_SCME_DFT_CLK_STATUS_BMSK                                          0x4
#define HWIO_O_TX_CLK_STATUS_REG_SCME_DFT_CLK_STATUS_SHFT                                          0x2
#define HWIO_O_TX_CLK_STATUS_REG_LTE_MOD_CLK_STATUS_BMSK                                           0x2
#define HWIO_O_TX_CLK_STATUS_REG_LTE_MOD_CLK_STATUS_SHFT                                           0x1
#define HWIO_O_TX_CLK_STATUS_REG_LTE_ENC_CLK_STATUS_BMSK                                           0x1
#define HWIO_O_TX_CLK_STATUS_REG_LTE_ENC_CLK_STATUS_SHFT                                           0x0

#define HWIO_O_TX_ENCODER_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00076010)
#define HWIO_O_TX_ENCODER_STATUS_RMSK                                                           0x1fff
#define HWIO_O_TX_ENCODER_STATUS_IN          \
        in_dword_masked(HWIO_O_TX_ENCODER_STATUS_ADDR, HWIO_O_TX_ENCODER_STATUS_RMSK)
#define HWIO_O_TX_ENCODER_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_TX_ENCODER_STATUS_ADDR, m)
#define HWIO_O_TX_ENCODER_STATUS_ACTIVE_BMSK                                                    0x1000
#define HWIO_O_TX_ENCODER_STATUS_ACTIVE_SHFT                                                       0xc
#define HWIO_O_TX_ENCODER_STATUS_ACTIVE_TASK_INDEX_BMSK                                          0xfff
#define HWIO_O_TX_ENCODER_STATUS_ACTIVE_TASK_INDEX_SHFT                                            0x0

#define HWIO_O_TX_HW_IDLE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00076014)
#define HWIO_O_TX_HW_IDLE_RMSK                                                                    0x3f
#define HWIO_O_TX_HW_IDLE_IN          \
        in_dword_masked(HWIO_O_TX_HW_IDLE_ADDR, HWIO_O_TX_HW_IDLE_RMSK)
#define HWIO_O_TX_HW_IDLE_INM(m)      \
        in_dword_masked(HWIO_O_TX_HW_IDLE_ADDR, m)
#define HWIO_O_TX_HW_IDLE_TX_ENC_IDLE_BMSK                                                        0x20
#define HWIO_O_TX_HW_IDLE_TX_ENC_IDLE_SHFT                                                         0x5
#define HWIO_O_TX_HW_IDLE_TX_RLCC_IDLE_BMSK                                                       0x10
#define HWIO_O_TX_HW_IDLE_TX_RLCC_IDLE_SHFT                                                        0x4
#define HWIO_O_TX_HW_IDLE_TX_MOD_IDLE_BMSK                                                         0x8
#define HWIO_O_TX_HW_IDLE_TX_MOD_IDLE_SHFT                                                         0x3
#define HWIO_O_TX_HW_IDLE_TX_WAVGEN_IDLE_BMSK                                                      0x4
#define HWIO_O_TX_HW_IDLE_TX_WAVGEN_IDLE_SHFT                                                      0x2
#define HWIO_O_TX_HW_IDLE_TX_PUSH_ENG_IDLE_BMSK                                                    0x2
#define HWIO_O_TX_HW_IDLE_TX_PUSH_ENG_IDLE_SHFT                                                    0x1
#define HWIO_O_TX_HW_IDLE_TX_TM_IDLE_BMSK                                                          0x1
#define HWIO_O_TX_HW_IDLE_TX_TM_IDLE_SHFT                                                          0x0

#define HWIO_O_TX_BUS_TIMEOUT_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00076018)
#define HWIO_O_TX_BUS_TIMEOUT_RMSK                                                             0x1ffff
#define HWIO_O_TX_BUS_TIMEOUT_IN          \
        in_dword_masked(HWIO_O_TX_BUS_TIMEOUT_ADDR, HWIO_O_TX_BUS_TIMEOUT_RMSK)
#define HWIO_O_TX_BUS_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_O_TX_BUS_TIMEOUT_ADDR, m)
#define HWIO_O_TX_BUS_TIMEOUT_OUT(v)      \
        out_dword(HWIO_O_TX_BUS_TIMEOUT_ADDR,v)
#define HWIO_O_TX_BUS_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_BUS_TIMEOUT_ADDR,m,v,HWIO_O_TX_BUS_TIMEOUT_IN)
#define HWIO_O_TX_BUS_TIMEOUT_TIME_OUT_EN_BMSK                                                 0x10000
#define HWIO_O_TX_BUS_TIMEOUT_TIME_OUT_EN_SHFT                                                    0x10
#define HWIO_O_TX_BUS_TIMEOUT_BUS_TIMEOUT_VAL_BMSK                                              0xffff
#define HWIO_O_TX_BUS_TIMEOUT_BUS_TIMEOUT_VAL_SHFT                                                 0x0

#define HWIO_O_TX_WMORE_INT_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007601c)
#define HWIO_O_TX_WMORE_INT_STATUS_RMSK                                                            0x1
#define HWIO_O_TX_WMORE_INT_STATUS_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_INT_STATUS_ADDR, HWIO_O_TX_WMORE_INT_STATUS_RMSK)
#define HWIO_O_TX_WMORE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_INT_STATUS_ADDR, m)
#define HWIO_O_TX_WMORE_INT_STATUS_NO_TASK_INTI_BMSK                                               0x1
#define HWIO_O_TX_WMORE_INT_STATUS_NO_TASK_INTI_SHFT                                               0x0

#define HWIO_O_TX_WMORE_INT_CLEAR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076020)
#define HWIO_O_TX_WMORE_INT_CLEAR_RMSK                                                             0x1
#define HWIO_O_TX_WMORE_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_INT_CLEAR_ADDR,v)
#define HWIO_O_TX_WMORE_INT_CLEAR_TX_WMORE_INT_CLEAR_BMSK                                          0x1
#define HWIO_O_TX_WMORE_INT_CLEAR_TX_WMORE_INT_CLEAR_SHFT                                          0x0

#define HWIO_O_TX_WMORE_TX_PWRDWN_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076024)
#define HWIO_O_TX_WMORE_TX_PWRDWN_RMSK                                                             0x1
#define HWIO_O_TX_WMORE_TX_PWRDWN_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_TX_PWRDWN_ADDR, HWIO_O_TX_WMORE_TX_PWRDWN_RMSK)
#define HWIO_O_TX_WMORE_TX_PWRDWN_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_TX_PWRDWN_ADDR, m)
#define HWIO_O_TX_WMORE_TX_PWRDWN_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_TX_PWRDWN_ADDR,v)
#define HWIO_O_TX_WMORE_TX_PWRDWN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_TX_PWRDWN_ADDR,m,v,HWIO_O_TX_WMORE_TX_PWRDWN_IN)
#define HWIO_O_TX_WMORE_TX_PWRDWN_TX_WMORE_TX_PWRDWN_BMSK                                          0x1
#define HWIO_O_TX_WMORE_TX_PWRDWN_TX_WMORE_TX_PWRDWN_SHFT                                          0x0

#define HWIO_O_TX_L0_DEC_ACK_BITS_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076028)
#define HWIO_O_TX_L0_DEC_ACK_BITS_RMSK                                                         0xfffff
#define HWIO_O_TX_L0_DEC_ACK_BITS_IN          \
        in_dword_masked(HWIO_O_TX_L0_DEC_ACK_BITS_ADDR, HWIO_O_TX_L0_DEC_ACK_BITS_RMSK)
#define HWIO_O_TX_L0_DEC_ACK_BITS_INM(m)      \
        in_dword_masked(HWIO_O_TX_L0_DEC_ACK_BITS_ADDR, m)
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY3_BMSK                                          0xf0000
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY3_SHFT                                             0x10
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY3_BMSK                                                0x8000
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY3_SHFT                                                   0xf
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY2_BMSK                                           0x7800
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY2_SHFT                                              0xb
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY2_BMSK                                                 0x400
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY2_SHFT                                                   0xa
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY1_BMSK                                            0x3c0
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY1_SHFT                                              0x6
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY1_BMSK                                                  0x20
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY1_SHFT                                                   0x5
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY0_BMSK                                             0x1e
#define HWIO_O_TX_L0_DEC_ACK_BITS_SUBFR_ID_COPY0_SHFT                                              0x1
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY0_BMSK                                                   0x1
#define HWIO_O_TX_L0_DEC_ACK_BITS_ACK_COPY0_SHFT                                                   0x0

#define HWIO_O_TX_L1_DEC_ACK_BITS_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007602c)
#define HWIO_O_TX_L1_DEC_ACK_BITS_RMSK                                                         0xfffff
#define HWIO_O_TX_L1_DEC_ACK_BITS_IN          \
        in_dword_masked(HWIO_O_TX_L1_DEC_ACK_BITS_ADDR, HWIO_O_TX_L1_DEC_ACK_BITS_RMSK)
#define HWIO_O_TX_L1_DEC_ACK_BITS_INM(m)      \
        in_dword_masked(HWIO_O_TX_L1_DEC_ACK_BITS_ADDR, m)
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY3_BMSK                                          0xf0000
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY3_SHFT                                             0x10
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY3_BMSK                                                0x8000
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY3_SHFT                                                   0xf
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY2_BMSK                                           0x7800
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY2_SHFT                                              0xb
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY2_BMSK                                                 0x400
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY2_SHFT                                                   0xa
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY1_BMSK                                            0x3c0
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY1_SHFT                                              0x6
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY1_BMSK                                                  0x20
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY1_SHFT                                                   0x5
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY0_BMSK                                             0x1e
#define HWIO_O_TX_L1_DEC_ACK_BITS_SUBFR_ID_COPY0_SHFT                                              0x1
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY0_BMSK                                                   0x1
#define HWIO_O_TX_L1_DEC_ACK_BITS_ACK_COPY0_SHFT                                                   0x0

#define HWIO_O_TX_WMORE_CLIP_THR1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076030)
#define HWIO_O_TX_WMORE_CLIP_THR1_RMSK                                                           0x7ff
#define HWIO_O_TX_WMORE_CLIP_THR1_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_THR1_ADDR, HWIO_O_TX_WMORE_CLIP_THR1_RMSK)
#define HWIO_O_TX_WMORE_CLIP_THR1_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_THR1_ADDR, m)
#define HWIO_O_TX_WMORE_CLIP_THR1_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_CLIP_THR1_ADDR,v)
#define HWIO_O_TX_WMORE_CLIP_THR1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_CLIP_THR1_ADDR,m,v,HWIO_O_TX_WMORE_CLIP_THR1_IN)
#define HWIO_O_TX_WMORE_CLIP_THR1_CLIP_THR1_BMSK                                                 0x7ff
#define HWIO_O_TX_WMORE_CLIP_THR1_CLIP_THR1_SHFT                                                   0x0

#define HWIO_O_TX_WMORE_CLIP_THR2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076034)
#define HWIO_O_TX_WMORE_CLIP_THR2_RMSK                                                           0x7ff
#define HWIO_O_TX_WMORE_CLIP_THR2_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_THR2_ADDR, HWIO_O_TX_WMORE_CLIP_THR2_RMSK)
#define HWIO_O_TX_WMORE_CLIP_THR2_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_THR2_ADDR, m)
#define HWIO_O_TX_WMORE_CLIP_THR2_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_CLIP_THR2_ADDR,v)
#define HWIO_O_TX_WMORE_CLIP_THR2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_CLIP_THR2_ADDR,m,v,HWIO_O_TX_WMORE_CLIP_THR2_IN)
#define HWIO_O_TX_WMORE_CLIP_THR2_CLIP_THR2_BMSK                                                 0x7ff
#define HWIO_O_TX_WMORE_CLIP_THR2_CLIP_THR2_SHFT                                                   0x0

#define HWIO_O_TX_WMORE_TS2_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00076038)
#define HWIO_O_TX_WMORE_TS2_RMSK                                                                0xffff
#define HWIO_O_TX_WMORE_TS2_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_TS2_ADDR, HWIO_O_TX_WMORE_TS2_RMSK)
#define HWIO_O_TX_WMORE_TS2_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_TS2_ADDR, m)
#define HWIO_O_TX_WMORE_TS2_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_TS2_ADDR,v)
#define HWIO_O_TX_WMORE_TS2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_TS2_ADDR,m,v,HWIO_O_TX_WMORE_TS2_IN)
#define HWIO_O_TX_WMORE_TS2_TS2_BMSK                                                            0xffff
#define HWIO_O_TX_WMORE_TS2_TS2_SHFT                                                               0x0

#define HWIO_O_TX_WMORE_TS1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007603c)
#define HWIO_O_TX_WMORE_TS1_RMSK                                                                0xffff
#define HWIO_O_TX_WMORE_TS1_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_TS1_ADDR, HWIO_O_TX_WMORE_TS1_RMSK)
#define HWIO_O_TX_WMORE_TS1_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_TS1_ADDR, m)
#define HWIO_O_TX_WMORE_TS1_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_TS1_ADDR,v)
#define HWIO_O_TX_WMORE_TS1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_TS1_ADDR,m,v,HWIO_O_TX_WMORE_TS1_IN)
#define HWIO_O_TX_WMORE_TS1_TS1_BMSK                                                            0xffff
#define HWIO_O_TX_WMORE_TS1_TS1_SHFT                                                               0x0

#define HWIO_O_TX_WMORE_CLIP_ENABLE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076040)
#define HWIO_O_TX_WMORE_CLIP_ENABLE_RMSK                                                           0x1
#define HWIO_O_TX_WMORE_CLIP_ENABLE_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_ENABLE_ADDR, HWIO_O_TX_WMORE_CLIP_ENABLE_RMSK)
#define HWIO_O_TX_WMORE_CLIP_ENABLE_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_CLIP_ENABLE_ADDR, m)
#define HWIO_O_TX_WMORE_CLIP_ENABLE_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_CLIP_ENABLE_ADDR,v)
#define HWIO_O_TX_WMORE_CLIP_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_CLIP_ENABLE_ADDR,m,v,HWIO_O_TX_WMORE_CLIP_ENABLE_IN)
#define HWIO_O_TX_WMORE_CLIP_ENABLE_CLIP_ENABLE_BMSK                                               0x1
#define HWIO_O_TX_WMORE_CLIP_ENABLE_CLIP_ENABLE_SHFT                                               0x0

#define HWIO_O_TX_WMORE_NOTCH_ENABLE_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076044)
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_RMSK                                                          0x1
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ENABLE_ADDR, HWIO_O_TX_WMORE_NOTCH_ENABLE_RMSK)
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ENABLE_ADDR, m)
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_NOTCH_ENABLE_ADDR,v)
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_NOTCH_ENABLE_ADDR,m,v,HWIO_O_TX_WMORE_NOTCH_ENABLE_IN)
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_NOTCH_ENABLE_BMSK                                             0x1
#define HWIO_O_TX_WMORE_NOTCH_ENABLE_NOTCH_ENABLE_SHFT                                             0x0

#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076048)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_RMSK                                                        0xff
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ALPHA_I_ADDR, HWIO_O_TX_WMORE_NOTCH_ALPHA_I_RMSK)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ALPHA_I_ADDR, m)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_NOTCH_ALPHA_I_ADDR,v)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_NOTCH_ALPHA_I_ADDR,m,v,HWIO_O_TX_WMORE_NOTCH_ALPHA_I_IN)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_NOTCH_ALPHA_I_BMSK                                          0xff
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_I_NOTCH_ALPHA_I_SHFT                                           0x0

#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007604c)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_RMSK                                                        0xff
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_ADDR, HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_RMSK)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_ADDR, m)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_ADDR,v)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_ADDR,m,v,HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_IN)
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_NOTCH_ALPHA_Q_BMSK                                          0xff
#define HWIO_O_TX_WMORE_NOTCH_ALPHA_Q_NOTCH_ALPHA_Q_SHFT                                           0x0

#define HWIO_O_TX_WMORE_NOTCH_BETA_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00076050)
#define HWIO_O_TX_WMORE_NOTCH_BETA_RMSK                                                           0xff
#define HWIO_O_TX_WMORE_NOTCH_BETA_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_BETA_ADDR, HWIO_O_TX_WMORE_NOTCH_BETA_RMSK)
#define HWIO_O_TX_WMORE_NOTCH_BETA_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_BETA_ADDR, m)
#define HWIO_O_TX_WMORE_NOTCH_BETA_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_NOTCH_BETA_ADDR,v)
#define HWIO_O_TX_WMORE_NOTCH_BETA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_NOTCH_BETA_ADDR,m,v,HWIO_O_TX_WMORE_NOTCH_BETA_IN)
#define HWIO_O_TX_WMORE_NOTCH_BETA_NOTCH_BETA_BMSK                                                0xff
#define HWIO_O_TX_WMORE_NOTCH_BETA_NOTCH_BETA_SHFT                                                 0x0

#define HWIO_O_TX_WMORE_NOTCH_TS1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076054)
#define HWIO_O_TX_WMORE_NOTCH_TS1_RMSK                                                          0xffff
#define HWIO_O_TX_WMORE_NOTCH_TS1_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_TS1_ADDR, HWIO_O_TX_WMORE_NOTCH_TS1_RMSK)
#define HWIO_O_TX_WMORE_NOTCH_TS1_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_NOTCH_TS1_ADDR, m)
#define HWIO_O_TX_WMORE_NOTCH_TS1_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_NOTCH_TS1_ADDR,v)
#define HWIO_O_TX_WMORE_NOTCH_TS1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_NOTCH_TS1_ADDR,m,v,HWIO_O_TX_WMORE_NOTCH_TS1_IN)
#define HWIO_O_TX_WMORE_NOTCH_TS1_NOTCH_TS1_BMSK                                                0xffff
#define HWIO_O_TX_WMORE_NOTCH_TS1_NOTCH_TS1_SHFT                                                   0x0

#define HWIO_O_TX_WMORE_IFFT_SIZE_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00076058)
#define HWIO_O_TX_WMORE_IFFT_SIZE_RMSK                                                             0x1
#define HWIO_O_TX_WMORE_IFFT_SIZE_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_IFFT_SIZE_ADDR, HWIO_O_TX_WMORE_IFFT_SIZE_RMSK)
#define HWIO_O_TX_WMORE_IFFT_SIZE_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_IFFT_SIZE_ADDR, m)
#define HWIO_O_TX_WMORE_IFFT_SIZE_OUT(v)      \
        out_dword(HWIO_O_TX_WMORE_IFFT_SIZE_ADDR,v)
#define HWIO_O_TX_WMORE_IFFT_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_TX_WMORE_IFFT_SIZE_ADDR,m,v,HWIO_O_TX_WMORE_IFFT_SIZE_IN)
#define HWIO_O_TX_WMORE_IFFT_SIZE_IFFT_SIZE_BMSK                                                   0x1
#define HWIO_O_TX_WMORE_IFFT_SIZE_IFFT_SIZE_SHFT                                                   0x0

#define HWIO_TD_TX_RM_EINI_ERUCCH_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c000)
#define HWIO_TD_TX_RM_EINI_ERUCCH_RMSK                                                          0xffff
#define HWIO_TD_TX_RM_EINI_ERUCCH_IN          \
        in_dword_masked(HWIO_TD_TX_RM_EINI_ERUCCH_ADDR, HWIO_TD_TX_RM_EINI_ERUCCH_RMSK)
#define HWIO_TD_TX_RM_EINI_ERUCCH_INM(m)      \
        in_dword_masked(HWIO_TD_TX_RM_EINI_ERUCCH_ADDR, m)
#define HWIO_TD_TX_RM_EINI_ERUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_RM_EINI_ERUCCH_ADDR,v)
#define HWIO_TD_TX_RM_EINI_ERUCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_RM_EINI_ERUCCH_ADDR,m,v,HWIO_TD_TX_RM_EINI_ERUCCH_IN)
#define HWIO_TD_TX_RM_EINI_ERUCCH_INITIAL_ERROR_ERUCCH_BMSK                                     0xffff
#define HWIO_TD_TX_RM_EINI_ERUCCH_INITIAL_ERROR_ERUCCH_SHFT                                        0x0

#define HWIO_TD_TX_RM_EMINUS_ERUCCH_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c004)
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_RMSK                                                        0xffff
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_IN          \
        in_dword_masked(HWIO_TD_TX_RM_EMINUS_ERUCCH_ADDR, HWIO_TD_TX_RM_EMINUS_ERUCCH_RMSK)
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_INM(m)      \
        in_dword_masked(HWIO_TD_TX_RM_EMINUS_ERUCCH_ADDR, m)
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_RM_EMINUS_ERUCCH_ADDR,v)
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_RM_EMINUS_ERUCCH_ADDR,m,v,HWIO_TD_TX_RM_EMINUS_ERUCCH_IN)
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_EMINUS_ERUCCH_BMSK                                          0xffff
#define HWIO_TD_TX_RM_EMINUS_ERUCCH_EMINUS_ERUCCH_SHFT                                             0x0

#define HWIO_TD_TX_RM_EPLUS_ERUCCH_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c008)
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_RMSK                                                         0xffff
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_IN          \
        in_dword_masked(HWIO_TD_TX_RM_EPLUS_ERUCCH_ADDR, HWIO_TD_TX_RM_EPLUS_ERUCCH_RMSK)
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_INM(m)      \
        in_dword_masked(HWIO_TD_TX_RM_EPLUS_ERUCCH_ADDR, m)
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_RM_EPLUS_ERUCCH_ADDR,v)
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_RM_EPLUS_ERUCCH_ADDR,m,v,HWIO_TD_TX_RM_EPLUS_ERUCCH_IN)
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_EPLUS_ERUCCH_BMSK                                            0xffff
#define HWIO_TD_TX_RM_EPLUS_ERUCCH_EPLUS_ERUCCH_SHFT                                               0x0

#define HWIO_TD_TX_NEW_FRAME_SW_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007c00c)
#define HWIO_TD_TX_NEW_FRAME_SW_RMSK                                                               0x1
#define HWIO_TD_TX_NEW_FRAME_SW_OUT(v)      \
        out_dword(HWIO_TD_TX_NEW_FRAME_SW_ADDR,v)
#define HWIO_TD_TX_NEW_FRAME_SW_NEW_FRAME_SW_BMSK                                                  0x1
#define HWIO_TD_TX_NEW_FRAME_SW_NEW_FRAME_SW_SHFT                                                  0x0

#define HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0007c010)
#define HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_RMSK                                                    0x1
#define HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_OUT(v)      \
        out_dword(HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_ADDR,v)
#define HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_START_ENC_NOW_DCH_PACH_BMSK                             0x1
#define HWIO_TD_TX_ENC_TIMING_CTL_DCH_RACH_START_ENC_NOW_DCH_PACH_SHFT                             0x0

#define HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0007c014)
#define HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_RMSK                                                      0x1
#define HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_ADDR,v)
#define HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_START_ENC_NOW_ERUCCH_BMSK                                 0x1
#define HWIO_TD_TX_ENC_TIMING_CTL_ERUCCH_START_ENC_NOW_ERUCCH_SHFT                                 0x0

#define HWIO_TD_TX_ERAM_AB_TRCHS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007c018)
#define HWIO_TD_TX_ERAM_AB_TRCHS_RMSK                                                            0xfff
#define HWIO_TD_TX_ERAM_AB_TRCHS_IN          \
        in_dword_masked(HWIO_TD_TX_ERAM_AB_TRCHS_ADDR, HWIO_TD_TX_ERAM_AB_TRCHS_RMSK)
#define HWIO_TD_TX_ERAM_AB_TRCHS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_ERAM_AB_TRCHS_ADDR, m)
#define HWIO_TD_TX_ERAM_AB_TRCHS_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAM_AB_TRCHS_ADDR,v)
#define HWIO_TD_TX_ERAM_AB_TRCHS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_ERAM_AB_TRCHS_ADDR,m,v,HWIO_TD_TX_ERAM_AB_TRCHS_IN)
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_CCTRCH2_BMSK                                   0xf00
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_CCTRCH2_SHFT                                     0x8
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_CCTRCH1_BMSK                                    0xf0
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ACTIVE_TRCHS_CCTRCH1_SHFT                                     0x4
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ERAMA_TRCHS_BMSK                                              0xf
#define HWIO_TD_TX_ERAM_AB_TRCHS_NUM_ERAMA_TRCHS_SHFT                                              0x0

#define HWIO_TD_TX_ERAMA_INCRACC_INIT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007c01c)
#define HWIO_TD_TX_ERAMA_INCRACC_INIT_RMSK                                                         0x1
#define HWIO_TD_TX_ERAMA_INCRACC_INIT_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAMA_INCRACC_INIT_ADDR,v)
#define HWIO_TD_TX_ERAMA_INCRACC_INIT_TD_TX_ERAMA_INIT_BMSK                                        0x1
#define HWIO_TD_TX_ERAMA_INCRACC_INIT_TD_TX_ERAMA_INIT_SHFT                                        0x0

#define HWIO_TD_TX_ENDIAN_FRMT_CTL_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c020)
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_RMSK                                                            0x3
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_IN          \
        in_dword_masked(HWIO_TD_TX_ENDIAN_FRMT_CTL_ADDR, HWIO_TD_TX_ENDIAN_FRMT_CTL_RMSK)
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_ENDIAN_FRMT_CTL_ADDR, m)
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_OUT(v)      \
        out_dword(HWIO_TD_TX_ENDIAN_FRMT_CTL_ADDR,v)
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_ENDIAN_FRMT_CTL_ADDR,m,v,HWIO_TD_TX_ENDIAN_FRMT_CTL_IN)
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_ENDIAN_FRMT_BMSK                                                0x3
#define HWIO_TD_TX_ENDIAN_FRMT_CTL_ENDIAN_FRMT_SHFT                                                0x0

#define HWIO_TD_TX_TEST_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007c024)
#define HWIO_TD_TX_TEST_CTL_RMSK                                                                  0x3f
#define HWIO_TD_TX_TEST_CTL_IN          \
        in_dword_masked(HWIO_TD_TX_TEST_CTL_ADDR, HWIO_TD_TX_TEST_CTL_RMSK)
#define HWIO_TD_TX_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TEST_CTL_ADDR, m)
#define HWIO_TD_TX_TEST_CTL_OUT(v)      \
        out_dword(HWIO_TD_TX_TEST_CTL_ADDR,v)
#define HWIO_TD_TX_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TEST_CTL_ADDR,m,v,HWIO_TD_TX_TEST_CTL_IN)
#define HWIO_TD_TX_TEST_CTL_TD_TX_TEST_BUS_SEL_BMSK                                               0x3e
#define HWIO_TD_TX_TEST_CTL_TD_TX_TEST_BUS_SEL_SHFT                                                0x1
#define HWIO_TD_TX_TEST_CTL_TD_TX_TEST_BUS_EN_BMSK                                                 0x1
#define HWIO_TD_TX_TEST_CTL_TD_TX_TEST_BUS_EN_SHFT                                                 0x0

#define HWIO_TD_TX_CIPHER_CK0_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c030 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK0_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK0_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK0_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK0_m_ADDR(m), HWIO_TD_TX_CIPHER_CK0_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK0_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK0_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK0_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK0_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK0_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK0_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK0_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK0_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK0_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_CIPHER_CK1_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c040 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK1_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK1_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK1_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK1_m_ADDR(m), HWIO_TD_TX_CIPHER_CK1_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK1_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK1_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK1_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK1_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK1_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK1_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK1_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK1_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK1_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_CIPHER_CK2_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c050 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK2_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK2_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK2_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK2_m_ADDR(m), HWIO_TD_TX_CIPHER_CK2_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK2_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK2_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK2_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK2_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK2_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK2_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK2_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK2_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK2_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_CIPHER_CK3_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c060 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK3_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK3_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK3_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK3_m_ADDR(m), HWIO_TD_TX_CIPHER_CK3_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK3_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK3_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK3_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK3_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK3_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK3_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK3_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK3_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK3_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_CIPHER_CK4_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c070 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK4_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK4_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK4_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK4_m_ADDR(m), HWIO_TD_TX_CIPHER_CK4_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK4_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK4_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK4_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK4_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK4_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK4_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK4_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK4_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK4_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_CIPHER_CK5_m_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x0007c080 + 0x4 * (m))
#define HWIO_TD_TX_CIPHER_CK5_m_RMSK                                                        0xffffffff
#define HWIO_TD_TX_CIPHER_CK5_m_MAXm                                                                 3
#define HWIO_TD_TX_CIPHER_CK5_m_INI(m)        \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK5_m_ADDR(m), HWIO_TD_TX_CIPHER_CK5_m_RMSK)
#define HWIO_TD_TX_CIPHER_CK5_m_INMI(m,mask)    \
        in_dword_masked(HWIO_TD_TX_CIPHER_CK5_m_ADDR(m), mask)
#define HWIO_TD_TX_CIPHER_CK5_m_OUTI(m,val)    \
        out_dword(HWIO_TD_TX_CIPHER_CK5_m_ADDR(m),val)
#define HWIO_TD_TX_CIPHER_CK5_m_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_CIPHER_CK5_m_ADDR(m),mask,val,HWIO_TD_TX_CIPHER_CK5_m_INI(m))
#define HWIO_TD_TX_CIPHER_CK5_m_DATA31_0_BMSK                                               0xffffffff
#define HWIO_TD_TX_CIPHER_CK5_m_DATA31_0_SHFT                                                      0x0

#define HWIO_TD_TX_FILLER_POLARITY_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c090)
#define HWIO_TD_TX_FILLER_POLARITY_RMSK                                                            0x3
#define HWIO_TD_TX_FILLER_POLARITY_IN          \
        in_dword_masked(HWIO_TD_TX_FILLER_POLARITY_ADDR, HWIO_TD_TX_FILLER_POLARITY_RMSK)
#define HWIO_TD_TX_FILLER_POLARITY_INM(m)      \
        in_dword_masked(HWIO_TD_TX_FILLER_POLARITY_ADDR, m)
#define HWIO_TD_TX_FILLER_POLARITY_OUT(v)      \
        out_dword(HWIO_TD_TX_FILLER_POLARITY_ADDR,v)
#define HWIO_TD_TX_FILLER_POLARITY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_FILLER_POLARITY_ADDR,m,v,HWIO_TD_TX_FILLER_POLARITY_IN)
#define HWIO_TD_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_CCTRCH2_BMSK                                 0x2
#define HWIO_TD_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_CCTRCH2_SHFT                                 0x1
#define HWIO_TD_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_CCTRCH1_BMSK                                 0x1
#define HWIO_TD_TX_FILLER_POLARITY_RFRM_EQ_FILLER_BIT_CCTRCH1_SHFT                                 0x0

#define HWIO_TD_TX_ERUCCH_DATAc_ADDR(c)                                                     (MODEM_TOP_REG_BASE      + 0x0007c094 + 0x4 * (c))
#define HWIO_TD_TX_ERUCCH_DATAc_RMSK                                                        0xffffffff
#define HWIO_TD_TX_ERUCCH_DATAc_MAXc                                                                 1
#define HWIO_TD_TX_ERUCCH_DATAc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_ERUCCH_DATAc_ADDR(c),val)
#define HWIO_TD_TX_ERUCCH_DATAc_ERUCCH_DATA_BMSK                                            0xffffffff
#define HWIO_TD_TX_ERUCCH_DATAc_ERUCCH_DATA_SHFT                                                   0x0

#define HWIO_TD_TX_TTI_ERUCCH_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007c0a0)
#define HWIO_TD_TX_TTI_ERUCCH_RMSK                                                                 0x1
#define HWIO_TD_TX_TTI_ERUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_TTI_ERUCCH_ADDR,v)
#define HWIO_TD_TX_TTI_ERUCCH_ERUCCH_TTI_BMSK                                                      0x1
#define HWIO_TD_TX_TTI_ERUCCH_ERUCCH_TTI_SHFT                                                      0x0

#define HWIO_TD_TX_STATUS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0007c0a4)
#define HWIO_TD_TX_STATUS_RMSK                                                                     0xf
#define HWIO_TD_TX_STATUS_IN          \
        in_dword_masked(HWIO_TD_TX_STATUS_ADDR, HWIO_TD_TX_STATUS_RMSK)
#define HWIO_TD_TX_STATUS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_STATUS_ADDR, m)
#define HWIO_TD_TX_STATUS_DCH_ENC_ERROR_BMSK                                                       0x8
#define HWIO_TD_TX_STATUS_DCH_ENC_ERROR_SHFT                                                       0x3
#define HWIO_TD_TX_STATUS_CRC_CIPHER_IN_PROGRESS_BMSK                                              0x4
#define HWIO_TD_TX_STATUS_CRC_CIPHER_IN_PROGRESS_SHFT                                              0x2
#define HWIO_TD_TX_STATUS_DCH_ENC_IN_PROGRESS_BMSK                                                 0x2
#define HWIO_TD_TX_STATUS_DCH_ENC_IN_PROGRESS_SHFT                                                 0x1
#define HWIO_TD_TX_STATUS_EUL_ENC_IN_PROGRESS_BMSK                                                 0x1
#define HWIO_TD_TX_STATUS_EUL_ENC_IN_PROGRESS_SHFT                                                 0x0

#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007c0a8)
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_RMSK                                                       0x1
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_ADDR, HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_RMSK)
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_ADDR, m)
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_ADDR,v)
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_ADDR,m,v,HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_IN)
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_EUL_SW_WRITE_BANK_BMSK                                     0x1
#define HWIO_TD_TX_EUL_ERAM_MEMORY_BANK_EUL_SW_WRITE_BANK_SHFT                                     0x0

#define HWIO_TD_TX_EUL_INCRACC_INIT_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c0ac)
#define HWIO_TD_TX_EUL_INCRACC_INIT_RMSK                                                           0x1
#define HWIO_TD_TX_EUL_INCRACC_INIT_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_INCRACC_INIT_ADDR,v)
#define HWIO_TD_TX_EUL_INCRACC_INIT_TD_TX_EUL_ERAM_INIT_BMSK                                       0x1
#define HWIO_TD_TX_EUL_INCRACC_INIT_TD_TX_EUL_ERAM_INIT_SHFT                                       0x0

#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_ADDR(c)                                           (MODEM_TOP_REG_BASE      + 0x0007c0b0 + 0x4 * (c))
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_RMSK                                                 0x7ffff
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_MAXc                                                       1
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_EUL_CODING_PARAM_BANKc_ADDR(c), HWIO_TD_TX_EUL_CODING_PARAM_BANKc_RMSK)
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_EUL_CODING_PARAM_BANKc_ADDR(c), mask)
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_EUL_CODING_PARAM_BANKc_ADDR(c),val)
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_CODING_PARAM_BANKc_ADDR(c),mask,val,HWIO_TD_TX_EUL_CODING_PARAM_BANKc_INI(c))
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_NUM_CODE_SEGS_BMSK                                   0x60000
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_NUM_CODE_SEGS_SHFT                                      0x11
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_NUM_PRE_RM_BITS_BMSK                                 0x1ffff
#define HWIO_TD_TX_EUL_CODING_PARAM_BANKc_NUM_PRE_RM_BITS_SHFT                                     0x0

#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c)                                          (MODEM_TOP_REG_BASE      + 0x0007c0d0 + 0x4 * (c))
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_RMSK                                                0x7ffff
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_MAXc                                                      1
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c), HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_RMSK)
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c), mask)
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c),val)
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_ADDR(c),mask,val,HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_INI(c))
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_FILLER_BITS_BMSK                                0x7e000
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_FILLER_BITS_SHFT                                    0xd
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_BITS_CODE_SEG_BMSK                               0x1fff
#define HWIO_TD_TX_EUL_CODE_SEG_SIZE_BANKc_NUM_BITS_CODE_SEG_SHFT                                  0x0

#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c)                                     (MODEM_TOP_REG_BASE      + 0x0007c0f0 + 0x4 * (c))
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_RMSK                                          0xffffff
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_MAXc                                                 1
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c), HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_RMSK)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c), mask)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c),val)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_ADDR(c),mask,val,HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_INI(c))
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_COLUMNS_MINUS1_BMSK                       0xff0000
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_COLUMNS_MINUS1_SHFT                           0x10
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_COLUMN_BMSK                                0xff00
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_COLUMN_SHFT                                   0x8
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_ROW_INDEX_BMSK                                0xc0
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_NUM_ROW_INDEX_SHFT                                 0x6
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BIT_EXCH_BMSK                            0x20
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BIT_EXCH_SHFT                             0x5
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_BMSK                                     0x1f
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM0_BANKc_LAST_ROW_SHFT                                      0x0

#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c)                                     (MODEM_TOP_REG_BASE      + 0x0007c110 + 0x4 * (c))
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_RMSK                                            0x7fff
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_MAXc                                                 1
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c), HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_RMSK)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c), mask)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c),val)
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_ADDR(c),mask,val,HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_INI(c))
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUM_INDEX_BMSK                            0x7e00
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUM_INDEX_SHFT                               0x9
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUMBER_BMSK                                0x1ff
#define HWIO_TD_TX_EUL_TURBO_INTLV_PARAM1_BANKc_PRIME_NUMBER_SHFT                                  0x0

#define HWIO_TD_TX_TEST_MEM_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007c130)
#define HWIO_TD_TX_TEST_MEM_SEL_RMSK                                                          0xffffff
#define HWIO_TD_TX_TEST_MEM_SEL_IN          \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_SEL_ADDR, HWIO_TD_TX_TEST_MEM_SEL_RMSK)
#define HWIO_TD_TX_TEST_MEM_SEL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_SEL_ADDR, m)
#define HWIO_TD_TX_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_TD_TX_TEST_MEM_SEL_ADDR,v)
#define HWIO_TD_TX_TEST_MEM_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TEST_MEM_SEL_ADDR,m,v,HWIO_TD_TX_TEST_MEM_SEL_IN)
#define HWIO_TD_TX_TEST_MEM_SEL_DATA_BMSK                                                     0xffffff
#define HWIO_TD_TX_TEST_MEM_SEL_DATA_SHFT                                                          0x0

#define HWIO_TD_TX_TXC_VALID_FALL_TIME_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007c134)
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_RMSK                                                      0x1ff
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_IN          \
        in_dword_masked(HWIO_TD_TX_TXC_VALID_FALL_TIME_ADDR, HWIO_TD_TX_TXC_VALID_FALL_TIME_RMSK)
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TXC_VALID_FALL_TIME_ADDR, m)
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_OUT(v)      \
        out_dword(HWIO_TD_TX_TXC_VALID_FALL_TIME_ADDR,v)
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TXC_VALID_FALL_TIME_ADDR,m,v,HWIO_TD_TX_TXC_VALID_FALL_TIME_IN)
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_VALUE_BMSK                                                0x1ff
#define HWIO_TD_TX_TXC_VALID_FALL_TIME_VALUE_SHFT                                                  0x0

#define HWIO_TD_TX_OFFL_ENC_FRAME_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c138)
#define HWIO_TD_TX_OFFL_ENC_FRAME_RMSK                                                             0x7
#define HWIO_TD_TX_OFFL_ENC_FRAME_IN          \
        in_dword_masked(HWIO_TD_TX_OFFL_ENC_FRAME_ADDR, HWIO_TD_TX_OFFL_ENC_FRAME_RMSK)
#define HWIO_TD_TX_OFFL_ENC_FRAME_INM(m)      \
        in_dword_masked(HWIO_TD_TX_OFFL_ENC_FRAME_ADDR, m)
#define HWIO_TD_TX_OFFL_ENC_FRAME_OUT(v)      \
        out_dword(HWIO_TD_TX_OFFL_ENC_FRAME_ADDR,v)
#define HWIO_TD_TX_OFFL_ENC_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_OFFL_ENC_FRAME_ADDR,m,v,HWIO_TD_TX_OFFL_ENC_FRAME_IN)
#define HWIO_TD_TX_OFFL_ENC_FRAME_FRAME_CNT_BMSK                                                   0x7
#define HWIO_TD_TX_OFFL_ENC_FRAME_FRAME_CNT_SHFT                                                   0x0

#define HWIO_TD_TX_TEST_MEM_ADDR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007c13c)
#define HWIO_TD_TX_TEST_MEM_ADDR_RMSK                                                           0x1fff
#define HWIO_TD_TX_TEST_MEM_ADDR_IN          \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_ADDR_ADDR, HWIO_TD_TX_TEST_MEM_ADDR_RMSK)
#define HWIO_TD_TX_TEST_MEM_ADDR_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_ADDR_ADDR, m)
#define HWIO_TD_TX_TEST_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_TD_TX_TEST_MEM_ADDR_ADDR,v)
#define HWIO_TD_TX_TEST_MEM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TEST_MEM_ADDR_ADDR,m,v,HWIO_TD_TX_TEST_MEM_ADDR_IN)
#define HWIO_TD_TX_TEST_MEM_ADDR_ADDR_BMSK                                                      0x1fff
#define HWIO_TD_TX_TEST_MEM_ADDR_ADDR_SHFT                                                         0x0

#define HWIO_TD_TX_TEST_MEM_WDATA_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c140)
#define HWIO_TD_TX_TEST_MEM_WDATA_RMSK                                                      0xffffffff
#define HWIO_TD_TX_TEST_MEM_WDATA_OUT(v)      \
        out_dword(HWIO_TD_TX_TEST_MEM_WDATA_ADDR,v)
#define HWIO_TD_TX_TEST_MEM_WDATA_DATA_BMSK                                                 0xffffffff
#define HWIO_TD_TX_TEST_MEM_WDATA_DATA_SHFT                                                        0x0

#define HWIO_TD_TX_TEST_MEM_RDATA_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c144)
#define HWIO_TD_TX_TEST_MEM_RDATA_RMSK                                                      0xffffffff
#define HWIO_TD_TX_TEST_MEM_RDATA_IN          \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_RDATA_ADDR, HWIO_TD_TX_TEST_MEM_RDATA_RMSK)
#define HWIO_TD_TX_TEST_MEM_RDATA_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TEST_MEM_RDATA_ADDR, m)
#define HWIO_TD_TX_TEST_MEM_RDATA_DATA_BMSK                                                 0xffffffff
#define HWIO_TD_TX_TEST_MEM_RDATA_DATA_SHFT                                                        0x0

#define HWIO_TD_TX_CCTRCH_SI_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007c148)
#define HWIO_TD_TX_CCTRCH_SI_RMSK                                                                  0x3
#define HWIO_TD_TX_CCTRCH_SI_IN          \
        in_dword_masked(HWIO_TD_TX_CCTRCH_SI_ADDR, HWIO_TD_TX_CCTRCH_SI_RMSK)
#define HWIO_TD_TX_CCTRCH_SI_INM(m)      \
        in_dword_masked(HWIO_TD_TX_CCTRCH_SI_ADDR, m)
#define HWIO_TD_TX_CCTRCH_SI_OUT(v)      \
        out_dword(HWIO_TD_TX_CCTRCH_SI_ADDR,v)
#define HWIO_TD_TX_CCTRCH_SI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_CCTRCH_SI_ADDR,m,v,HWIO_TD_TX_CCTRCH_SI_IN)
#define HWIO_TD_TX_CCTRCH_SI_CCTRCH_2_SI_TYPE_BMSK                                                 0x2
#define HWIO_TD_TX_CCTRCH_SI_CCTRCH_2_SI_TYPE_SHFT                                                 0x1
#define HWIO_TD_TX_CCTRCH_SI_CCTRCH_1_SI_TYPE_BMSK                                                 0x1
#define HWIO_TD_TX_CCTRCH_SI_CCTRCH_1_SI_TYPE_SHFT                                                 0x0

#define HWIO_TD_TX_CCTRCH_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c14c)
#define HWIO_TD_TX_CCTRCH_ADDR_RMSK                                                            0xfffff
#define HWIO_TD_TX_CCTRCH_ADDR_IN          \
        in_dword_masked(HWIO_TD_TX_CCTRCH_ADDR_ADDR, HWIO_TD_TX_CCTRCH_ADDR_RMSK)
#define HWIO_TD_TX_CCTRCH_ADDR_INM(m)      \
        in_dword_masked(HWIO_TD_TX_CCTRCH_ADDR_ADDR, m)
#define HWIO_TD_TX_CCTRCH_ADDR_OUT(v)      \
        out_dword(HWIO_TD_TX_CCTRCH_ADDR_ADDR,v)
#define HWIO_TD_TX_CCTRCH_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_CCTRCH_ADDR_ADDR,m,v,HWIO_TD_TX_CCTRCH_ADDR_IN)
#define HWIO_TD_TX_CCTRCH_ADDR_CCTRCH_2_ADDR_DPCH_BMSK                                         0xffc00
#define HWIO_TD_TX_CCTRCH_ADDR_CCTRCH_2_ADDR_DPCH_SHFT                                             0xa
#define HWIO_TD_TX_CCTRCH_ADDR_CCTRCH_1_ADDR_DPCH_BMSK                                           0x3ff
#define HWIO_TD_TX_CCTRCH_ADDR_CCTRCH_1_ADDR_DPCH_SHFT                                             0x0

#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c150)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_RMSK                                               0x7ff07ff
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_ADDR, HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_SLOT2_DATA_NUM_BMSK                                0x7ff0000
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_SLOT2_DATA_NUM_SHFT                                     0x10
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_SLOT1_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH1_SLOT1_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c154)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_RMSK                                               0x7ff07ff
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_ADDR, HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_SLOT4_DATA_NUM_BMSK                                0x7ff0000
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_SLOT4_DATA_NUM_SHFT                                     0x10
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_SLOT3_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH1_SLOT3_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c158)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_RMSK                                                   0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_ADDR, HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_SLOT5_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH1_SLOT5_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c15c)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_RMSK                                               0x7ff07ff
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_ADDR, HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_SLOT2_DATA_NUM_BMSK                                0x7ff0000
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_SLOT2_DATA_NUM_SHFT                                     0x10
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_SLOT1_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM0_CCTRCH2_SLOT1_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c160)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_RMSK                                               0x7ff07ff
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_ADDR, HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_SLOT4_DATA_NUM_BMSK                                0x7ff0000
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_SLOT4_DATA_NUM_SHFT                                     0x10
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_SLOT3_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM1_CCTRCH2_SLOT3_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c164)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_RMSK                                                   0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_ADDR, HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_RMSK)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_ADDR, m)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_ADDR,v)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_ADDR,m,v,HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_IN)
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_SLOT5_DATA_NUM_BMSK                                    0x7ff
#define HWIO_TD_TX_SLOT_DATA_NUM2_CCTRCH2_SLOT5_DATA_NUM_SHFT                                      0x0

#define HWIO_TD_TX_EUL_MOD_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c168)
#define HWIO_TD_TX_EUL_MOD_CTL_RMSK                                                                0xb
#define HWIO_TD_TX_EUL_MOD_CTL_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_MOD_CTL_ADDR, HWIO_TD_TX_EUL_MOD_CTL_RMSK)
#define HWIO_TD_TX_EUL_MOD_CTL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_MOD_CTL_ADDR, m)
#define HWIO_TD_TX_EUL_MOD_CTL_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_MOD_CTL_ADDR,v)
#define HWIO_TD_TX_EUL_MOD_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_MOD_CTL_ADDR,m,v,HWIO_TD_TX_EUL_MOD_CTL_IN)
#define HWIO_TD_TX_EUL_MOD_CTL_MOD_MODE_BMSK                                                       0x8
#define HWIO_TD_TX_EUL_MOD_CTL_MOD_MODE_SHFT                                                       0x3
#define HWIO_TD_TX_EUL_MOD_CTL_CONSTELLATION_REARRANGE_BMSK                                        0x3
#define HWIO_TD_TX_EUL_MOD_CTL_CONSTELLATION_REARRANGE_SHFT                                        0x0

#define HWIO_TD_TX_EUL_HW_ENC_START_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c16c)
#define HWIO_TD_TX_EUL_HW_ENC_START_RMSK                                                           0x1
#define HWIO_TD_TX_EUL_HW_ENC_START_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_HW_ENC_START_ADDR,v)
#define HWIO_TD_TX_EUL_HW_ENC_START_EUL_HW_ENC_START_BMSK                                          0x1
#define HWIO_TD_TX_EUL_HW_ENC_START_EUL_HW_ENC_START_SHFT                                          0x0

#define HWIO_TD_TX_EUL_ENC_BANK_CFG_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c170)
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_RMSK                                                           0x1
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_ENC_BANK_CFG_ADDR, HWIO_TD_TX_EUL_ENC_BANK_CFG_RMSK)
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_ENC_BANK_CFG_ADDR, m)
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_ENC_BANK_CFG_ADDR,v)
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_ENC_BANK_CFG_ADDR,m,v,HWIO_TD_TX_EUL_ENC_BANK_CFG_IN)
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_BANK_ENC_INDEX_BMSK                                            0x1
#define HWIO_TD_TX_EUL_ENC_BANK_CFG_BANK_ENC_INDEX_SHFT                                            0x0

#define HWIO_TD_TX_EUL_RM_SYS_EINI_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c174)
#define HWIO_TD_TX_EUL_RM_SYS_EINI_RMSK                                                        0x1ffff
#define HWIO_TD_TX_EUL_RM_SYS_EINI_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_EINI_ADDR, HWIO_TD_TX_EUL_RM_SYS_EINI_RMSK)
#define HWIO_TD_TX_EUL_RM_SYS_EINI_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_EINI_ADDR, m)
#define HWIO_TD_TX_EUL_RM_SYS_EINI_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_SYS_EINI_ADDR,v)
#define HWIO_TD_TX_EUL_RM_SYS_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_SYS_EINI_ADDR,m,v,HWIO_TD_TX_EUL_RM_SYS_EINI_IN)
#define HWIO_TD_TX_EUL_RM_SYS_EINI_EUL_PUNCT_EN_SYS_BMSK                                       0x10000
#define HWIO_TD_TX_EUL_RM_SYS_EINI_EUL_PUNCT_EN_SYS_SHFT                                          0x10
#define HWIO_TD_TX_EUL_RM_SYS_EINI_INITIAL_ERROR_S_BMSK                                         0xffff
#define HWIO_TD_TX_EUL_RM_SYS_EINI_INITIAL_ERROR_S_SHFT                                            0x0

#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0007c178)
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_RMSK                                             0xffffffff
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR, HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_RMSK)
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_ADDR,m,v,HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_IN)
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_EPLUS_S_BMSK                                     0xffff0000
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_EPLUS_S_SHFT                                           0x10
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_EMINUS_S_BMSK                                        0xffff
#define HWIO_TD_TX_EUL_RM_SYS_EPLUS_EMINUS_EMINUS_S_SHFT                                           0x0

#define HWIO_TD_TX_EUL_RM_P1_EINI_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c17c)
#define HWIO_TD_TX_EUL_RM_P1_EINI_RMSK                                                         0x1ffff
#define HWIO_TD_TX_EUL_RM_P1_EINI_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EINI_ADDR, HWIO_TD_TX_EUL_RM_P1_EINI_RMSK)
#define HWIO_TD_TX_EUL_RM_P1_EINI_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EINI_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P1_EINI_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P1_EINI_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P1_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P1_EINI_ADDR,m,v,HWIO_TD_TX_EUL_RM_P1_EINI_IN)
#define HWIO_TD_TX_EUL_RM_P1_EINI_EUL_PUNCT_EN_PARITY_BMSK                                     0x10000
#define HWIO_TD_TX_EUL_RM_P1_EINI_EUL_PUNCT_EN_PARITY_SHFT                                        0x10
#define HWIO_TD_TX_EUL_RM_P1_EINI_INITIAL_ERROR_P1_BMSK                                         0xffff
#define HWIO_TD_TX_EUL_RM_P1_EINI_INITIAL_ERROR_P1_SHFT                                            0x0

#define HWIO_TD_TX_EUL_RM_P1_EPLUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c180)
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_RMSK                                                         0xffff
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EPLUS_ADDR, HWIO_TD_TX_EUL_RM_P1_EPLUS_RMSK)
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EPLUS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P1_EPLUS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P1_EPLUS_ADDR,m,v,HWIO_TD_TX_EUL_RM_P1_EPLUS_IN)
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_EPLUS_P1_BMSK                                                0xffff
#define HWIO_TD_TX_EUL_RM_P1_EPLUS_EPLUS_P1_SHFT                                                   0x0

#define HWIO_TD_TX_EUL_RM_P1_EMINUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c184)
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_RMSK                                                        0xffff
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EMINUS_ADDR, HWIO_TD_TX_EUL_RM_P1_EMINUS_RMSK)
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1_EMINUS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P1_EMINUS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P1_EMINUS_ADDR,m,v,HWIO_TD_TX_EUL_RM_P1_EMINUS_IN)
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_EMINUS_P1_BMSK                                              0xffff
#define HWIO_TD_TX_EUL_RM_P1_EMINUS_EMINUS_P1_SHFT                                                 0x0

#define HWIO_TD_TX_EUL_RM_P2_EINI_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c188)
#define HWIO_TD_TX_EUL_RM_P2_EINI_RMSK                                                          0xffff
#define HWIO_TD_TX_EUL_RM_P2_EINI_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P2_EINI_ADDR, HWIO_TD_TX_EUL_RM_P2_EINI_RMSK)
#define HWIO_TD_TX_EUL_RM_P2_EINI_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P2_EINI_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P2_EINI_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P2_EINI_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P2_EINI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P2_EINI_ADDR,m,v,HWIO_TD_TX_EUL_RM_P2_EINI_IN)
#define HWIO_TD_TX_EUL_RM_P2_EINI_INITIAL_ERROR_P2_BMSK                                         0xffff
#define HWIO_TD_TX_EUL_RM_P2_EINI_INITIAL_ERROR_P2_SHFT                                            0x0

#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c18c)
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_RMSK                                              0xffffffff
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR, HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_RMSK)
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_ADDR,m,v,HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_IN)
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_EPLUS_P2_BMSK                                     0xffff0000
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_EPLUS_P2_SHFT                                           0x10
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_EMINUS_P2_BMSK                                        0xffff
#define HWIO_TD_TX_EUL_RM_P2_EPLUS_EMINUS_EMINUS_P2_SHFT                                           0x0

#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007c190)
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_RMSK                                                      0xffff
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_NUMBITS_ADDR, HWIO_TD_TX_EUL_RM_SYS_NUMBITS_RMSK)
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_SYS_NUMBITS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_SYS_NUMBITS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_SYS_NUMBITS_ADDR,m,v,HWIO_TD_TX_EUL_RM_SYS_NUMBITS_IN)
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_NT_SYS_NUMBITS_BMSK                                       0xffff
#define HWIO_TD_TX_EUL_RM_SYS_NUMBITS_NT_SYS_NUMBITS_SHFT                                          0x0

#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007c194)
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_RMSK                                                 0xffffffff
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_ADDR, HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_RMSK)
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_ADDR, m)
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_ADDR,v)
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_ADDR,m,v,HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_IN)
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_NT_P2_NUMBITS_BMSK                                   0xffff0000
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_NT_P2_NUMBITS_SHFT                                         0x10
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_NT_P1_NUMBITS_BMSK                                       0xffff
#define HWIO_TD_TX_EUL_RM_P1P2_NUMBITS_NT_P1_NUMBITS_SHFT                                          0x0

#define HWIO_TD_TX_EUL_NUMBITS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c198)
#define HWIO_TD_TX_EUL_NUMBITS_RMSK                                                             0xffff
#define HWIO_TD_TX_EUL_NUMBITS_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_NUMBITS_ADDR, HWIO_TD_TX_EUL_NUMBITS_RMSK)
#define HWIO_TD_TX_EUL_NUMBITS_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_NUMBITS_ADDR, m)
#define HWIO_TD_TX_EUL_NUMBITS_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_NUMBITS_ADDR,v)
#define HWIO_TD_TX_EUL_NUMBITS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_NUMBITS_ADDR,m,v,HWIO_TD_TX_EUL_NUMBITS_IN)
#define HWIO_TD_TX_EUL_NUMBITS_NUMBITS_BMSK                                                     0xffff
#define HWIO_TD_TX_EUL_NUMBITS_NUMBITS_SHFT                                                        0x0

#define HWIO_TD_TX_EUL_RM_BANK_SEL_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c19c)
#define HWIO_TD_TX_EUL_RM_BANK_SEL_RMSK                                                            0x1
#define HWIO_TD_TX_EUL_RM_BANK_SEL_IN          \
        in_dword_masked(HWIO_TD_TX_EUL_RM_BANK_SEL_ADDR, HWIO_TD_TX_EUL_RM_BANK_SEL_RMSK)
#define HWIO_TD_TX_EUL_RM_BANK_SEL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUL_RM_BANK_SEL_ADDR, m)
#define HWIO_TD_TX_EUL_RM_BANK_SEL_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_RM_BANK_SEL_ADDR,v)
#define HWIO_TD_TX_EUL_RM_BANK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUL_RM_BANK_SEL_ADDR,m,v,HWIO_TD_TX_EUL_RM_BANK_SEL_IN)
#define HWIO_TD_TX_EUL_RM_BANK_SEL_EUL_RM_BANK_SEL_BMSK                                            0x1
#define HWIO_TD_TX_EUL_RM_BANK_SEL_EUL_RM_BANK_SEL_SHFT                                            0x0

#define HWIO_TD_TX_STATUS_CLR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007c1a4)
#define HWIO_TD_TX_STATUS_CLR_RMSK                                                                 0x1
#define HWIO_TD_TX_STATUS_CLR_OUT(v)      \
        out_dword(HWIO_TD_TX_STATUS_CLR_ADDR,v)
#define HWIO_TD_TX_STATUS_CLR_DCH_ENC_ERROR_CLR_BMSK                                               0x1
#define HWIO_TD_TX_STATUS_CLR_DCH_ENC_ERROR_CLR_SHFT                                               0x0

#define HWIO_TD_TX_ERUCCH_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c1a8)
#define HWIO_TD_TX_ERUCCH_ADDR_RMSK                                                              0x3ff
#define HWIO_TD_TX_ERUCCH_ADDR_IN          \
        in_dword_masked(HWIO_TD_TX_ERUCCH_ADDR_ADDR, HWIO_TD_TX_ERUCCH_ADDR_RMSK)
#define HWIO_TD_TX_ERUCCH_ADDR_INM(m)      \
        in_dword_masked(HWIO_TD_TX_ERUCCH_ADDR_ADDR, m)
#define HWIO_TD_TX_ERUCCH_ADDR_OUT(v)      \
        out_dword(HWIO_TD_TX_ERUCCH_ADDR_ADDR,v)
#define HWIO_TD_TX_ERUCCH_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_ERUCCH_ADDR_ADDR,m,v,HWIO_TD_TX_ERUCCH_ADDR_IN)
#define HWIO_TD_TX_ERUCCH_ADDR_ERUCCH_ADDRH_BMSK                                                 0x3ff
#define HWIO_TD_TX_ERUCCH_ADDR_ERUCCH_ADDRH_SHFT                                                   0x0

#define HWIO_TD_TX_SPR_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0007c400)
#define HWIO_TD_TX_SPR_RMSK                                                                  0x7ff07ff
#define HWIO_TD_TX_SPR_IN          \
        in_dword_masked(HWIO_TD_TX_SPR_ADDR, HWIO_TD_TX_SPR_RMSK)
#define HWIO_TD_TX_SPR_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SPR_ADDR, m)
#define HWIO_TD_TX_SPR_OUT(v)      \
        out_dword(HWIO_TD_TX_SPR_ADDR,v)
#define HWIO_TD_TX_SPR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SPR_ADDR,m,v,HWIO_TD_TX_SPR_IN)
#define HWIO_TD_TX_SPR_PHY_ODD_SPR_FACTOR_BMSK                                               0x7000000
#define HWIO_TD_TX_SPR_PHY_ODD_SPR_FACTOR_SHFT                                                    0x18
#define HWIO_TD_TX_SPR_PHY_ODD_OVSF_NUM_BMSK                                                  0xff0000
#define HWIO_TD_TX_SPR_PHY_ODD_OVSF_NUM_SHFT                                                      0x10
#define HWIO_TD_TX_SPR_PHY_EVEN_SPR_FACTOR_BMSK                                                  0x700
#define HWIO_TD_TX_SPR_PHY_EVEN_SPR_FACTOR_SHFT                                                    0x8
#define HWIO_TD_TX_SPR_TD_TX_PHY_EVEN_OVSF_NUM_BMSK                                               0xff
#define HWIO_TD_TX_SPR_TD_TX_PHY_EVEN_OVSF_NUM_SHFT                                                0x0

#define HWIO_TD_TX_SCR_CODE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0007c404)
#define HWIO_TD_TX_SCR_CODE_RMSK                                                                0xffff
#define HWIO_TD_TX_SCR_CODE_IN          \
        in_dword_masked(HWIO_TD_TX_SCR_CODE_ADDR, HWIO_TD_TX_SCR_CODE_RMSK)
#define HWIO_TD_TX_SCR_CODE_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SCR_CODE_ADDR, m)
#define HWIO_TD_TX_SCR_CODE_OUT(v)      \
        out_dword(HWIO_TD_TX_SCR_CODE_ADDR,v)
#define HWIO_TD_TX_SCR_CODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SCR_CODE_ADDR,m,v,HWIO_TD_TX_SCR_CODE_IN)
#define HWIO_TD_TX_SCR_CODE_SCR_CODE_INIT_BMSK                                                  0xffff
#define HWIO_TD_TX_SCR_CODE_SCR_CODE_INIT_SHFT                                                     0x0

#define HWIO_TD_TX_SYNC_ULc_ADDR(c)                                                         (MODEM_TOP_REG_BASE      + 0x0007c408 + 0x4 * (c))
#define HWIO_TD_TX_SYNC_ULc_RMSK                                                            0xffffffff
#define HWIO_TD_TX_SYNC_ULc_MAXc                                                                     3
#define HWIO_TD_TX_SYNC_ULc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_SYNC_ULc_ADDR(c), HWIO_TD_TX_SYNC_ULc_RMSK)
#define HWIO_TD_TX_SYNC_ULc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_SYNC_ULc_ADDR(c), mask)
#define HWIO_TD_TX_SYNC_ULc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_SYNC_ULc_ADDR(c),val)
#define HWIO_TD_TX_SYNC_ULc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_SYNC_ULc_ADDR(c),mask,val,HWIO_TD_TX_SYNC_ULc_INI(c))
#define HWIO_TD_TX_SYNC_ULc_SYNC_UL_BMSK                                                    0xffffffff
#define HWIO_TD_TX_SYNC_ULc_SYNC_UL_SHFT                                                           0x0

#define HWIO_TD_TX_MIDAMBLEc_ADDR(c)                                                        (MODEM_TOP_REG_BASE      + 0x0007c418 + 0x4 * (c))
#define HWIO_TD_TX_MIDAMBLEc_RMSK                                                           0xffffffff
#define HWIO_TD_TX_MIDAMBLEc_MAXc                                                                    3
#define HWIO_TD_TX_MIDAMBLEc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_MIDAMBLEc_ADDR(c), HWIO_TD_TX_MIDAMBLEc_RMSK)
#define HWIO_TD_TX_MIDAMBLEc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_MIDAMBLEc_ADDR(c), mask)
#define HWIO_TD_TX_MIDAMBLEc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_MIDAMBLEc_ADDR(c),val)
#define HWIO_TD_TX_MIDAMBLEc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_MIDAMBLEc_ADDR(c),mask,val,HWIO_TD_TX_MIDAMBLEc_INI(c))
#define HWIO_TD_TX_MIDAMBLEc_MIDAMBLE_BMSK                                                  0xffffffff
#define HWIO_TD_TX_MIDAMBLEc_MIDAMBLE_SHFT                                                         0x0

#define HWIO_TD_TX_MIDAMBLE_SHIFT_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007c428)
#define HWIO_TD_TX_MIDAMBLE_SHIFT_RMSK                                                        0x7f007f
#define HWIO_TD_TX_MIDAMBLE_SHIFT_IN          \
        in_dword_masked(HWIO_TD_TX_MIDAMBLE_SHIFT_ADDR, HWIO_TD_TX_MIDAMBLE_SHIFT_RMSK)
#define HWIO_TD_TX_MIDAMBLE_SHIFT_INM(m)      \
        in_dword_masked(HWIO_TD_TX_MIDAMBLE_SHIFT_ADDR, m)
#define HWIO_TD_TX_MIDAMBLE_SHIFT_OUT(v)      \
        out_dword(HWIO_TD_TX_MIDAMBLE_SHIFT_ADDR,v)
#define HWIO_TD_TX_MIDAMBLE_SHIFT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_MIDAMBLE_SHIFT_ADDR,m,v,HWIO_TD_TX_MIDAMBLE_SHIFT_IN)
#define HWIO_TD_TX_MIDAMBLE_SHIFT_MIDAMBLE_SHIFT_PHY_ODD_BMSK                                 0x7f0000
#define HWIO_TD_TX_MIDAMBLE_SHIFT_MIDAMBLE_SHIFT_PHY_ODD_SHFT                                     0x10
#define HWIO_TD_TX_MIDAMBLE_SHIFT_MIDAMBLE_SHIFT_PHY_EVEN_BMSK                                    0x7f
#define HWIO_TD_TX_MIDAMBLE_SHIFT_MIDAMBLE_SHIFT_PHY_EVEN_SHFT                                     0x0

#define HWIO_TD_TX_TFCI_PHY_EVEN_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007c42c)
#define HWIO_TD_TX_TFCI_PHY_EVEN_RMSK                                                           0xffff
#define HWIO_TD_TX_TFCI_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_TFCI_PHY_EVEN_ADDR, HWIO_TD_TX_TFCI_PHY_EVEN_RMSK)
#define HWIO_TD_TX_TFCI_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TFCI_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_TFCI_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_TFCI_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_TFCI_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TFCI_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_TFCI_PHY_EVEN_IN)
#define HWIO_TD_TX_TFCI_PHY_EVEN_TFCI_PHY_EVEN_BMSK                                             0xffff
#define HWIO_TD_TX_TFCI_PHY_EVEN_TFCI_PHY_EVEN_SHFT                                                0x0

#define HWIO_TD_TX_TFCI_PHY_ODD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007c430)
#define HWIO_TD_TX_TFCI_PHY_ODD_RMSK                                                            0xffff
#define HWIO_TD_TX_TFCI_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_TFCI_PHY_ODD_ADDR, HWIO_TD_TX_TFCI_PHY_ODD_RMSK)
#define HWIO_TD_TX_TFCI_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TFCI_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_TFCI_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_TFCI_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_TFCI_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TFCI_PHY_ODD_ADDR,m,v,HWIO_TD_TX_TFCI_PHY_ODD_IN)
#define HWIO_TD_TX_TFCI_PHY_ODD_TFCI_PHY_ODD_BMSK                                               0xffff
#define HWIO_TD_TX_TFCI_PHY_ODD_TFCI_PHY_ODD_SHFT                                                  0x0

#define HWIO_TD_TX_TPC_PHY_EVEN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007c434)
#define HWIO_TD_TX_TPC_PHY_EVEN_RMSK                                                        0xffffffff
#define HWIO_TD_TX_TPC_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_TPC_PHY_EVEN_ADDR, HWIO_TD_TX_TPC_PHY_EVEN_RMSK)
#define HWIO_TD_TX_TPC_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TPC_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_TPC_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_TPC_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_TPC_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TPC_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_TPC_PHY_EVEN_IN)
#define HWIO_TD_TX_TPC_PHY_EVEN_TPC_PHY_EVEN_BMSK                                           0xffffffff
#define HWIO_TD_TX_TPC_PHY_EVEN_TPC_PHY_EVEN_SHFT                                                  0x0

#define HWIO_TD_TX_TPC_PHY_ODD_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c438)
#define HWIO_TD_TX_TPC_PHY_ODD_RMSK                                                         0xffffffff
#define HWIO_TD_TX_TPC_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_TPC_PHY_ODD_ADDR, HWIO_TD_TX_TPC_PHY_ODD_RMSK)
#define HWIO_TD_TX_TPC_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_TPC_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_TPC_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_TPC_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_TPC_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_TPC_PHY_ODD_ADDR,m,v,HWIO_TD_TX_TPC_PHY_ODD_IN)
#define HWIO_TD_TX_TPC_PHY_ODD_TPC_PHY_ODD_BMSK                                             0xffffffff
#define HWIO_TD_TX_TPC_PHY_ODD_TPC_PHY_ODD_SHFT                                                    0x0

#define HWIO_TD_TX_SS_PHY_EVEN_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0007c440)
#define HWIO_TD_TX_SS_PHY_EVEN_RMSK                                                         0xffffffff
#define HWIO_TD_TX_SS_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_SS_PHY_EVEN_ADDR, HWIO_TD_TX_SS_PHY_EVEN_RMSK)
#define HWIO_TD_TX_SS_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SS_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_SS_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_SS_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_SS_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SS_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_SS_PHY_EVEN_IN)
#define HWIO_TD_TX_SS_PHY_EVEN_SS_PHY_EVEN_BMSK                                             0xffffffff
#define HWIO_TD_TX_SS_PHY_EVEN_SS_PHY_EVEN_SHFT                                                    0x0

#define HWIO_TD_TX_SS_PHY_ODD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007c444)
#define HWIO_TD_TX_SS_PHY_ODD_RMSK                                                          0xffffffff
#define HWIO_TD_TX_SS_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_SS_PHY_ODD_ADDR, HWIO_TD_TX_SS_PHY_ODD_RMSK)
#define HWIO_TD_TX_SS_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SS_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_SS_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_SS_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_SS_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SS_PHY_ODD_ADDR,m,v,HWIO_TD_TX_SS_PHY_ODD_IN)
#define HWIO_TD_TX_SS_PHY_ODD_SS_PHY_ODD_BMSK                                               0xffffffff
#define HWIO_TD_TX_SS_PHY_ODD_SS_PHY_ODD_SHFT                                                      0x0

#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007c448)
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_RMSK                                                  0x7fff7fff
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_PHY_EVEN_ADDR, HWIO_TD_TX_BETA_GAIN_PHY_EVEN_RMSK)
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_BETA_GAIN_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_BETA_GAIN_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_BETA_GAIN_PHY_EVEN_IN)
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_MIDAMBLE_GAIN_PHY_EVEN_BMSK                           0x7fff0000
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_MIDAMBLE_GAIN_PHY_EVEN_SHFT                                 0x10
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_BETA_GAIN_PHY_EVEN_BMSK                                   0x7fff
#define HWIO_TD_TX_BETA_GAIN_PHY_EVEN_BETA_GAIN_PHY_EVEN_SHFT                                      0x0

#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007c44c)
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_RMSK                                                   0x7fff7fff
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_PHY_ODD_ADDR, HWIO_TD_TX_BETA_GAIN_PHY_ODD_RMSK)
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_BETA_GAIN_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_BETA_GAIN_PHY_ODD_ADDR,m,v,HWIO_TD_TX_BETA_GAIN_PHY_ODD_IN)
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_MIDAMBLE_GAIN_PHY_ODD_BMSK                             0x7fff0000
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_MIDAMBLE_GAIN_PHY_ODD_SHFT                                   0x10
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_BETA_GAIN_PHY_ODD_BMSK                                     0x7fff
#define HWIO_TD_TX_BETA_GAIN_PHY_ODD_BETA_GAIN_PHY_ODD_SHFT                                        0x0

#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007c450)
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_RMSK                                                       0x7fff
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_IN          \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_SYNC_UL_ADDR, HWIO_TD_TX_BETA_GAIN_SYNC_UL_RMSK)
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_INM(m)      \
        in_dword_masked(HWIO_TD_TX_BETA_GAIN_SYNC_UL_ADDR, m)
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_OUT(v)      \
        out_dword(HWIO_TD_TX_BETA_GAIN_SYNC_UL_ADDR,v)
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_BETA_GAIN_SYNC_UL_ADDR,m,v,HWIO_TD_TX_BETA_GAIN_SYNC_UL_IN)
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_BETA_GAIN_SYNC_UL_BMSK                                     0x7fff
#define HWIO_TD_TX_BETA_GAIN_SYNC_UL_BETA_GAIN_SYNC_UL_SHFT                                        0x0

#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007c454)
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_RMSK                                                      0x1ffbf
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_CTL_PHY_EVEN_ADDR, HWIO_TD_TX_SLOT_CTL_PHY_EVEN_RMSK)
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_CTL_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_CTL_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_CTL_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_SLOT_CTL_PHY_EVEN_IN)
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_EUCCH_EN_PHY_EVEN_BMSK                                    0x1e000
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_EUCCH_EN_PHY_EVEN_SHFT                                        0xd
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TFCI_BIT_NUM_PHY_EVEN_BMSK                                 0x1c00
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TFCI_BIT_NUM_PHY_EVEN_SHFT                                    0xa
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TPC_SS_BIT_NUM_PHY_EVEN_BMSK                                0x380
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TPC_SS_BIT_NUM_PHY_EVEN_SHFT                                  0x7
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_DPCH_EVEN_BMSK                                               0x20
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_DPCH_EVEN_SHFT                                                0x5
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_SYNC_UL_TS_BMSK                                              0x18
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_SYNC_UL_TS_SHFT                                               0x3
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TYPE_PHY_EVEN_BMSK                                            0x7
#define HWIO_TD_TX_SLOT_CTL_PHY_EVEN_TYPE_PHY_EVEN_SHFT                                            0x0

#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007c458)
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_RMSK                                                    0x7ff07ff
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_IN          \
        in_dword_masked(HWIO_TD_TX_NUM_DATA_PHY_EVEN_ADDR, HWIO_TD_TX_NUM_DATA_PHY_EVEN_RMSK)
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_NUM_DATA_PHY_EVEN_ADDR, m)
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_OUT(v)      \
        out_dword(HWIO_TD_TX_NUM_DATA_PHY_EVEN_ADDR,v)
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_NUM_DATA_PHY_EVEN_ADDR,m,v,HWIO_TD_TX_NUM_DATA_PHY_EVEN_IN)
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_DATA2_BIT_NUM_PHY_EVEN_BMSK                             0x7ff0000
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_DATA2_BIT_NUM_PHY_EVEN_SHFT                                  0x10
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_DATA1_BIT_NUM_PHY_EVEN_BMSK                                 0x7ff
#define HWIO_TD_TX_NUM_DATA_PHY_EVEN_DATA1_BIT_NUM_PHY_EVEN_SHFT                                   0x0

#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c45c)
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_RMSK                                                        0x7fef
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_SLOT_CTL_PHY_ODD_ADDR, HWIO_TD_TX_SLOT_CTL_PHY_ODD_RMSK)
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_SLOT_CTL_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_SLOT_CTL_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_SLOT_CTL_PHY_ODD_ADDR,m,v,HWIO_TD_TX_SLOT_CTL_PHY_ODD_IN)
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_EUCCH_EN_PHY_ODD_BMSK                                       0x7800
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_EUCCH_EN_PHY_ODD_SHFT                                          0xb
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TFCI_BIT_NUM_PHY_ODD_BMSK                                    0x700
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TFCI_BIT_NUM_PHY_ODD_SHFT                                      0x8
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TPC_SS_BIT_NUM_PHY_ODD_BMSK                                   0xe0
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TPC_SS_BIT_NUM_PHY_ODD_SHFT                                    0x5
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_DPCH_ODD_BMSK                                                  0x8
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_DPCH_ODD_SHFT                                                  0x3
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TYPE_PHY_ODD_BMSK                                              0x7
#define HWIO_TD_TX_SLOT_CTL_PHY_ODD_TYPE_PHY_ODD_SHFT                                              0x0

#define HWIO_TD_TX_NUM_DATA_PHY_ODD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c460)
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_RMSK                                                     0x7ff07ff
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_IN          \
        in_dword_masked(HWIO_TD_TX_NUM_DATA_PHY_ODD_ADDR, HWIO_TD_TX_NUM_DATA_PHY_ODD_RMSK)
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_INM(m)      \
        in_dword_masked(HWIO_TD_TX_NUM_DATA_PHY_ODD_ADDR, m)
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_OUT(v)      \
        out_dword(HWIO_TD_TX_NUM_DATA_PHY_ODD_ADDR,v)
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_NUM_DATA_PHY_ODD_ADDR,m,v,HWIO_TD_TX_NUM_DATA_PHY_ODD_IN)
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_DATA2_BIT_NUM_PHY_ODD_BMSK                               0x7ff0000
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_DATA2_BIT_NUM_PHY_ODD_SHFT                                    0x10
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_DATA1_BIT_NUM_PHY_ODD_BMSK                                   0x7ff
#define HWIO_TD_TX_NUM_DATA_PHY_ODD_DATA1_BIT_NUM_PHY_ODD_SHFT                                     0x0

#define HWIO_TD_TX_EUCCH_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0007c464)
#define HWIO_TD_TX_EUCCH_RMSK                                                               0xffffffff
#define HWIO_TD_TX_EUCCH_IN          \
        in_dword_masked(HWIO_TD_TX_EUCCH_ADDR, HWIO_TD_TX_EUCCH_RMSK)
#define HWIO_TD_TX_EUCCH_INM(m)      \
        in_dword_masked(HWIO_TD_TX_EUCCH_ADDR, m)
#define HWIO_TD_TX_EUCCH_OUT(v)      \
        out_dword(HWIO_TD_TX_EUCCH_ADDR,v)
#define HWIO_TD_TX_EUCCH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_EUCCH_ADDR,m,v,HWIO_TD_TX_EUCCH_IN)
#define HWIO_TD_TX_EUCCH_PHY_EUCCH_BMSK                                                     0xffffffff
#define HWIO_TD_TX_EUCCH_PHY_EUCCH_SHFT                                                            0x0

#define HWIO_TD_TX_HSSICHc_ADDR(c)                                                          (MODEM_TOP_REG_BASE      + 0x0007c468 + 0x4 * (c))
#define HWIO_TD_TX_HSSICHc_RMSK                                                             0xffffffff
#define HWIO_TD_TX_HSSICHc_MAXc                                                                      2
#define HWIO_TD_TX_HSSICHc_INI(c)        \
        in_dword_masked(HWIO_TD_TX_HSSICHc_ADDR(c), HWIO_TD_TX_HSSICHc_RMSK)
#define HWIO_TD_TX_HSSICHc_INMI(c,mask)    \
        in_dword_masked(HWIO_TD_TX_HSSICHc_ADDR(c), mask)
#define HWIO_TD_TX_HSSICHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_HSSICHc_ADDR(c),val)
#define HWIO_TD_TX_HSSICHc_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_TD_TX_HSSICHc_ADDR(c),mask,val,HWIO_TD_TX_HSSICHc_INI(c))
#define HWIO_TD_TX_HSSICHc_PHY_HSSICH_BMSK                                                  0xffffffff
#define HWIO_TD_TX_HSSICHc_PHY_HSSICH_SHFT                                                         0x0

#define HWIO_TD_TX_NEW_SUBFRAME_FW_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c474)
#define HWIO_TD_TX_NEW_SUBFRAME_FW_RMSK                                                            0x3
#define HWIO_TD_TX_NEW_SUBFRAME_FW_IN          \
        in_dword_masked(HWIO_TD_TX_NEW_SUBFRAME_FW_ADDR, HWIO_TD_TX_NEW_SUBFRAME_FW_RMSK)
#define HWIO_TD_TX_NEW_SUBFRAME_FW_INM(m)      \
        in_dword_masked(HWIO_TD_TX_NEW_SUBFRAME_FW_ADDR, m)
#define HWIO_TD_TX_NEW_SUBFRAME_FW_OUT(v)      \
        out_dword(HWIO_TD_TX_NEW_SUBFRAME_FW_ADDR,v)
#define HWIO_TD_TX_NEW_SUBFRAME_FW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_NEW_SUBFRAME_FW_ADDR,m,v,HWIO_TD_TX_NEW_SUBFRAME_FW_IN)
#define HWIO_TD_TX_NEW_SUBFRAME_FW_NEW_SUBFRAME_FW_BMSK                                            0x3
#define HWIO_TD_TX_NEW_SUBFRAME_FW_NEW_SUBFRAME_FW_SHFT                                            0x0

#define HWIO_TD_TX_MDSP_CLIPPING_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007c478)
#define HWIO_TD_TX_MDSP_CLIPPING_RMSK                                                            0xfff
#define HWIO_TD_TX_MDSP_CLIPPING_IN          \
        in_dword_masked(HWIO_TD_TX_MDSP_CLIPPING_ADDR, HWIO_TD_TX_MDSP_CLIPPING_RMSK)
#define HWIO_TD_TX_MDSP_CLIPPING_INM(m)      \
        in_dword_masked(HWIO_TD_TX_MDSP_CLIPPING_ADDR, m)
#define HWIO_TD_TX_MDSP_CLIPPING_OUT(v)      \
        out_dword(HWIO_TD_TX_MDSP_CLIPPING_ADDR,v)
#define HWIO_TD_TX_MDSP_CLIPPING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_MDSP_CLIPPING_ADDR,m,v,HWIO_TD_TX_MDSP_CLIPPING_IN)
#define HWIO_TD_TX_MDSP_CLIPPING_BYPASS_PRED_CLIP_BMSK                                           0x800
#define HWIO_TD_TX_MDSP_CLIPPING_BYPASS_PRED_CLIP_SHFT                                             0xb
#define HWIO_TD_TX_MDSP_CLIPPING_PRED_CLIP_THRESHOLD_BMSK                                        0x7ff
#define HWIO_TD_TX_MDSP_CLIPPING_PRED_CLIP_THRESHOLD_SHFT                                          0x0

#define HWIO_TD_TX_OFFL_EN_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0007c47c)
#define HWIO_TD_TX_OFFL_EN_RMSK                                                                    0x1
#define HWIO_TD_TX_OFFL_EN_IN          \
        in_dword_masked(HWIO_TD_TX_OFFL_EN_ADDR, HWIO_TD_TX_OFFL_EN_RMSK)
#define HWIO_TD_TX_OFFL_EN_INM(m)      \
        in_dword_masked(HWIO_TD_TX_OFFL_EN_ADDR, m)
#define HWIO_TD_TX_OFFL_EN_OUT(v)      \
        out_dword(HWIO_TD_TX_OFFL_EN_ADDR,v)
#define HWIO_TD_TX_OFFL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_OFFL_EN_ADDR,m,v,HWIO_TD_TX_OFFL_EN_IN)
#define HWIO_TD_TX_OFFL_EN_OFFLINE_EN_BMSK                                                         0x1
#define HWIO_TD_TX_OFFL_EN_OFFLINE_EN_SHFT                                                         0x0

#define HWIO_TD_TX_GP_NUM_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0007c480)
#define HWIO_TD_TX_GP_NUM_RMSK                                                              0x1fff1fff
#define HWIO_TD_TX_GP_NUM_IN          \
        in_dword_masked(HWIO_TD_TX_GP_NUM_ADDR, HWIO_TD_TX_GP_NUM_RMSK)
#define HWIO_TD_TX_GP_NUM_INM(m)      \
        in_dword_masked(HWIO_TD_TX_GP_NUM_ADDR, m)
#define HWIO_TD_TX_GP_NUM_OUT(v)      \
        out_dword(HWIO_TD_TX_GP_NUM_ADDR,v)
#define HWIO_TD_TX_GP_NUM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_GP_NUM_ADDR,m,v,HWIO_TD_TX_GP_NUM_IN)
#define HWIO_TD_TX_GP_NUM_NUM_GP_TS_BMSK                                                    0x1fff0000
#define HWIO_TD_TX_GP_NUM_NUM_GP_TS_SHFT                                                          0x10
#define HWIO_TD_TX_GP_NUM_NUM_GP_SYNC_UL_BMSK                                                   0x1fff
#define HWIO_TD_TX_GP_NUM_NUM_GP_SYNC_UL_SHFT                                                      0x0

#define HWIO_TD_TX_BBF_WINDOW_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007c484)
#define HWIO_TD_TX_BBF_WINDOW_RMSK                                                           0xfff0fff
#define HWIO_TD_TX_BBF_WINDOW_IN          \
        in_dword_masked(HWIO_TD_TX_BBF_WINDOW_ADDR, HWIO_TD_TX_BBF_WINDOW_RMSK)
#define HWIO_TD_TX_BBF_WINDOW_INM(m)      \
        in_dword_masked(HWIO_TD_TX_BBF_WINDOW_ADDR, m)
#define HWIO_TD_TX_BBF_WINDOW_OUT(v)      \
        out_dword(HWIO_TD_TX_BBF_WINDOW_ADDR,v)
#define HWIO_TD_TX_BBF_WINDOW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_TX_BBF_WINDOW_ADDR,m,v,HWIO_TD_TX_BBF_WINDOW_IN)
#define HWIO_TD_TX_BBF_WINDOW_HW_DP_DELAY_BMSK                                               0xfff0000
#define HWIO_TD_TX_BBF_WINDOW_HW_DP_DELAY_SHFT                                                    0x10
#define HWIO_TD_TX_BBF_WINDOW_WINDOW_RISE_DELAY_BMSK                                             0xfff
#define HWIO_TD_TX_BBF_WINDOW_WINDOW_RISE_DELAY_SHFT                                               0x0

#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_ADDR(c)                                                (MODEM_TOP_REG_BASE      + 0x0007c800 + 0x4 * (c))
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_RMSK                                                   0x1fff03ff
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_MAXc                                                            7
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_TRBLK_PARAM_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_TRBLK_SIZE_BMSK                                        0x1fff0000
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_TRBLK_SIZE_SHFT                                              0x10
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_CRC_SIZE_BMSK                                               0x3e0
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_CRC_SIZE_SHFT                                                 0x5
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_NUM_TRBLKS_BMSK                                              0x1f
#define HWIO_TD_TX_TRBLK_PARAM_TRCHc_NUM_TRBLKS_SHFT                                               0x0

#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_ADDR(c)                                                 (MODEM_TOP_REG_BASE      + 0x0007c820 + 0x4 * (c))
#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_RMSK                                                         0x1ff
#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_MAXc                                                             7
#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_ERAMB_ADDR_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_DATA8_0_BMSK                                                 0x1ff
#define HWIO_TD_TX_ERAMB_ADDR_TRCHc_DATA8_0_SHFT                                                   0x0

#define HWIO_TD_TX_CODING_PARAM_TRCHc_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x0007c840 + 0x4 * (c))
#define HWIO_TD_TX_CODING_PARAM_TRCHc_RMSK                                                  0xfffe01ff
#define HWIO_TD_TX_CODING_PARAM_TRCHc_MAXc                                                           7
#define HWIO_TD_TX_CODING_PARAM_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_CODING_PARAM_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_CODING_PARAM_TRCHc_NUM_PRE_RM_BITS_BMSK                                  0xfffe0000
#define HWIO_TD_TX_CODING_PARAM_TRCHc_NUM_PRE_RM_BITS_SHFT                                        0x11
#define HWIO_TD_TX_CODING_PARAM_TRCHc_TRCH_TTI_BMSK                                              0x1c0
#define HWIO_TD_TX_CODING_PARAM_TRCHc_TRCH_TTI_SHFT                                                0x6
#define HWIO_TD_TX_CODING_PARAM_TRCHc_NUM_CODE_SEGS_BMSK                                          0x3c
#define HWIO_TD_TX_CODING_PARAM_TRCHc_NUM_CODE_SEGS_SHFT                                           0x2
#define HWIO_TD_TX_CODING_PARAM_TRCHc_CODING_RATE_TYPE_BMSK                                        0x3
#define HWIO_TD_TX_CODING_PARAM_TRCHc_CODING_RATE_TYPE_SHFT                                        0x0

#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x0007c860 + 0x4 * (c))
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_RMSK                                                   0x7f1fff
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_MAXc                                                          7
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_PUNCTURE_FLAG_BMSK                                     0x400000
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_PUNCTURE_FLAG_SHFT                                         0x16
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_NUM_FILLER_BITS_BMSK                                   0x3f0000
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_NUM_FILLER_BITS_SHFT                                       0x10
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_NUM_BITS_CODE_SEG_BMSK                                   0x1fff
#define HWIO_TD_TX_CODE_SEG_SIZE_TRCHc_NUM_BITS_CODE_SEG_SHFT                                      0x0

#define HWIO_TD_TX_RM_EINI_TRCHc_ADDR(c)                                                    (MODEM_TOP_REG_BASE      + 0x0007c880 + 0x4 * (c))
#define HWIO_TD_TX_RM_EINI_TRCHc_RMSK                                                       0xffffffff
#define HWIO_TD_TX_RM_EINI_TRCHc_MAXc                                                                7
#define HWIO_TD_TX_RM_EINI_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_RM_EINI_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_RM_EINI_TRCHc_INITIAL_ERROR2_BMSK                                        0xffff0000
#define HWIO_TD_TX_RM_EINI_TRCHc_INITIAL_ERROR2_SHFT                                              0x10
#define HWIO_TD_TX_RM_EINI_TRCHc_INITIAL_ERROR1_BMSK                                            0xffff
#define HWIO_TD_TX_RM_EINI_TRCHc_INITIAL_ERROR1_SHFT                                               0x0

#define HWIO_TD_TX_RM_EMINUS_TRCHc_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0007c8a0 + 0x4 * (c))
#define HWIO_TD_TX_RM_EMINUS_TRCHc_RMSK                                                     0xffffffff
#define HWIO_TD_TX_RM_EMINUS_TRCHc_MAXc                                                              7
#define HWIO_TD_TX_RM_EMINUS_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_RM_EMINUS_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_RM_EMINUS_TRCHc_EMINUS2_BMSK                                             0xffff0000
#define HWIO_TD_TX_RM_EMINUS_TRCHc_EMINUS2_SHFT                                                   0x10
#define HWIO_TD_TX_RM_EMINUS_TRCHc_EMINUS1_BMSK                                                 0xffff
#define HWIO_TD_TX_RM_EMINUS_TRCHc_EMINUS1_SHFT                                                    0x0

#define HWIO_TD_TX_RM_EPLUS_TRCHc_ADDR(c)                                                   (MODEM_TOP_REG_BASE      + 0x0007c8c0 + 0x4 * (c))
#define HWIO_TD_TX_RM_EPLUS_TRCHc_RMSK                                                      0xffffffff
#define HWIO_TD_TX_RM_EPLUS_TRCHc_MAXc                                                               7
#define HWIO_TD_TX_RM_EPLUS_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_RM_EPLUS_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_RM_EPLUS_TRCHc_EPLUS2_BMSK                                               0xffff0000
#define HWIO_TD_TX_RM_EPLUS_TRCHc_EPLUS2_SHFT                                                     0x10
#define HWIO_TD_TX_RM_EPLUS_TRCHc_EPLUS1_BMSK                                                   0xffff
#define HWIO_TD_TX_RM_EPLUS_TRCHc_EPLUS1_SHFT                                                      0x0

#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_ADDR(c)                                         (MODEM_TOP_REG_BASE      + 0x0007c8e0 + 0x4 * (c))
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_RMSK                                            0xffff00ff
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_MAXc                                                     7
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_COLUMNS_MINUS1_BMSK                         0xff000000
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_COLUMNS_MINUS1_SHFT                               0x18
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_COLUMN_BMSK                                  0xff0000
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_COLUMN_SHFT                                      0x10
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_ROW_INDEX_BMSK                                    0xc0
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_NUM_ROW_INDEX_SHFT                                     0x6
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BIT_EXCH_BMSK                                0x20
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BIT_EXCH_SHFT                                 0x5
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_BMSK                                         0x1f
#define HWIO_TD_TX_TURBO_INTLV_PARAM0_TRCHc_LAST_ROW_SHFT                                          0x0

#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_ADDR(c)                                         (MODEM_TOP_REG_BASE      + 0x0007c900 + 0x4 * (c))
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_RMSK                                              0x3f01ff
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_MAXc                                                     7
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_OUTI(c,val)    \
        out_dword(HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_ADDR(c),val)
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUM_INDEX_BMSK                              0x3f0000
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUM_INDEX_SHFT                                  0x10
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUMBER_BMSK                                    0x1ff
#define HWIO_TD_TX_TURBO_INTLV_PARAM1_TRCHc_PRIME_NUMBER_SHFT                                      0x0

#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c920)
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_RMSK                                                 0x701ff
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_OUT(v)      \
        out_dword(HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_ADDR,v)
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_TRCH_CFG1_INDEX_CCTRCH1_BMSK                         0x70000
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_TRCH_CFG1_INDEX_CCTRCH1_SHFT                            0x10
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_TRCH_START_ADDR_CCTRCH1_BMSK                           0x1ff
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH1_TRCH_START_ADDR_CCTRCH1_SHFT                             0x0

#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0007c924)
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_RMSK                                                 0x701ff
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_OUT(v)      \
        out_dword(HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_ADDR,v)
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_TRCH_CFG1_INDEX_CCTRCH2_BMSK                         0x70000
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_TRCH_CFG1_INDEX_CCTRCH2_SHFT                            0x10
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_TRCH_START_ADDR_CCTRCH2_BMSK                           0x1ff
#define HWIO_TD_TX_TRCH_MUX_ORDER_CCTRCH2_TRCH_START_ADDR_CCTRCH2_SHFT                             0x0

#define HWIO_TD_TX_ERAMA_INCRACC_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c928)
#define HWIO_TD_TX_ERAMA_INCRACC_0_RMSK                                                     0xffffffff
#define HWIO_TD_TX_ERAMA_INCRACC_0_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAMA_INCRACC_0_ADDR,v)
#define HWIO_TD_TX_ERAMA_INCRACC_0_ERAMA_DATA_W0_BMSK                                       0xffffffff
#define HWIO_TD_TX_ERAMA_INCRACC_0_ERAMA_DATA_W0_SHFT                                              0x0

#define HWIO_TD_TX_ERAMA_INCRACC_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c92c)
#define HWIO_TD_TX_ERAMA_INCRACC_1_RMSK                                                          0x7ff
#define HWIO_TD_TX_ERAMA_INCRACC_1_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAMA_INCRACC_1_ADDR,v)
#define HWIO_TD_TX_ERAMA_INCRACC_1_CIPHERING_EN_W0_BMSK                                          0x400
#define HWIO_TD_TX_ERAMA_INCRACC_1_CIPHERING_EN_W0_SHFT                                            0xa
#define HWIO_TD_TX_ERAMA_INCRACC_1_WILL_CONTINUE_W0_BMSK                                         0x200
#define HWIO_TD_TX_ERAMA_INCRACC_1_WILL_CONTINUE_W0_SHFT                                           0x9
#define HWIO_TD_TX_ERAMA_INCRACC_1_HEADER_SIZE_W0_BMSK                                           0x1f8
#define HWIO_TD_TX_ERAMA_INCRACC_1_HEADER_SIZE_W0_SHFT                                             0x3
#define HWIO_TD_TX_ERAMA_INCRACC_1_ERAMA_TRCH_INDEX_W0_BMSK                                        0x7
#define HWIO_TD_TX_ERAMA_INCRACC_1_ERAMA_TRCH_INDEX_W0_SHFT                                        0x0

#define HWIO_TD_TX_ERAMA_INCRACC_2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c930)
#define HWIO_TD_TX_ERAMA_INCRACC_2_RMSK                                                     0x1fffffff
#define HWIO_TD_TX_ERAMA_INCRACC_2_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAMA_INCRACC_2_ADDR,v)
#define HWIO_TD_TX_ERAMA_INCRACC_2_ALGORITHM_W1_BMSK                                        0x10000000
#define HWIO_TD_TX_ERAMA_INCRACC_2_ALGORITHM_W1_SHFT                                              0x1c
#define HWIO_TD_TX_ERAMA_INCRACC_2_CIPHERING_OFFSET_W1_BMSK                                  0xf800000
#define HWIO_TD_TX_ERAMA_INCRACC_2_CIPHERING_OFFSET_W1_SHFT                                       0x17
#define HWIO_TD_TX_ERAMA_INCRACC_2_CK_INDEX_W1_BMSK                                           0x700000
#define HWIO_TD_TX_ERAMA_INCRACC_2_CK_INDEX_W1_SHFT                                               0x14
#define HWIO_TD_TX_ERAMA_INCRACC_2_DIRECTION_W1_BMSK                                           0x80000
#define HWIO_TD_TX_ERAMA_INCRACC_2_DIRECTION_W1_SHFT                                              0x13
#define HWIO_TD_TX_ERAMA_INCRACC_2_BEARER_W1_BMSK                                              0x7c000
#define HWIO_TD_TX_ERAMA_INCRACC_2_BEARER_W1_SHFT                                                  0xe
#define HWIO_TD_TX_ERAMA_INCRACC_2_LENGTH_W1_BMSK                                               0x3fff
#define HWIO_TD_TX_ERAMA_INCRACC_2_LENGTH_W1_SHFT                                                  0x0

#define HWIO_TD_TX_ERAMA_INCRACC_3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007c934)
#define HWIO_TD_TX_ERAMA_INCRACC_3_RMSK                                                     0xffffffff
#define HWIO_TD_TX_ERAMA_INCRACC_3_OUT(v)      \
        out_dword(HWIO_TD_TX_ERAMA_INCRACC_3_ADDR,v)
#define HWIO_TD_TX_ERAMA_INCRACC_3_COUNT_W1_BMSK                                            0xffffffff
#define HWIO_TD_TX_ERAMA_INCRACC_3_COUNT_W1_SHFT                                                   0x0

#define HWIO_TD_TX_EUL_ERAM_INCRACC_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007c938)
#define HWIO_TD_TX_EUL_ERAM_INCRACC_RMSK                                                    0xffffffff
#define HWIO_TD_TX_EUL_ERAM_INCRACC_OUT(v)      \
        out_dword(HWIO_TD_TX_EUL_ERAM_INCRACC_ADDR,v)
#define HWIO_TD_TX_EUL_ERAM_INCRACC_E_ERAM_DATA_BMSK                                        0xffffffff
#define HWIO_TD_TX_EUL_ERAM_INCRACC_E_ERAM_DATA_SHFT                                               0x0

#define HWIO_TX_MEM_START_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0007b000)
#define HWIO_TX_MEM_START_RMSK                                                              0xffffffff
#define HWIO_TX_MEM_START_IN          \
        in_dword_masked(HWIO_TX_MEM_START_ADDR, HWIO_TX_MEM_START_RMSK)
#define HWIO_TX_MEM_START_INM(m)      \
        in_dword_masked(HWIO_TX_MEM_START_ADDR, m)
#define HWIO_TX_MEM_START_OUT(v)      \
        out_dword(HWIO_TX_MEM_START_ADDR,v)
#define HWIO_TX_MEM_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_MEM_START_ADDR,m,v,HWIO_TX_MEM_START_IN)
#define HWIO_TX_MEM_START_DATA_BMSK                                                         0xffffffff
#define HWIO_TX_MEM_START_DATA_SHFT                                                                0x0

#define HWIO_TXC_TECH_SEL_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00077000)
#define HWIO_TXC_TECH_SEL_A0_RMSK                                                                  0x7
#define HWIO_TXC_TECH_SEL_A0_IN          \
        in_dword_masked(HWIO_TXC_TECH_SEL_A0_ADDR, HWIO_TXC_TECH_SEL_A0_RMSK)
#define HWIO_TXC_TECH_SEL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_TECH_SEL_A0_ADDR, m)
#define HWIO_TXC_TECH_SEL_A0_OUT(v)      \
        out_dword(HWIO_TXC_TECH_SEL_A0_ADDR,v)
#define HWIO_TXC_TECH_SEL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TECH_SEL_A0_ADDR,m,v,HWIO_TXC_TECH_SEL_A0_IN)
#define HWIO_TXC_TECH_SEL_A0_TECH_SEL_BMSK                                                         0x7
#define HWIO_TXC_TECH_SEL_A0_TECH_SEL_SHFT                                                         0x0

#define HWIO_TXC_DP_CFG_A0_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00077004)
#define HWIO_TXC_DP_CFG_A0_RMSK                                                             0xfffffffe
#define HWIO_TXC_DP_CFG_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_A0_ADDR, HWIO_TXC_DP_CFG_A0_RMSK)
#define HWIO_TXC_DP_CFG_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_A0_ADDR, m)
#define HWIO_TXC_DP_CFG_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_CFG_A0_ADDR,v)
#define HWIO_TXC_DP_CFG_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_CFG_A0_ADDR,m,v,HWIO_TXC_DP_CFG_A0_IN)
#define HWIO_TXC_DP_CFG_A0_EP_SORU_ENABLE_BMSK                                              0x80000000
#define HWIO_TXC_DP_CFG_A0_EP_SORU_ENABLE_SHFT                                                    0x1f
#define HWIO_TXC_DP_CFG_A0_DP_PRUP2_MC_ENABLE_BMSK                                          0x40000000
#define HWIO_TXC_DP_CFG_A0_DP_PRUP2_MC_ENABLE_SHFT                                                0x1e
#define HWIO_TXC_DP_CFG_A0_DP_PRUP1_MC_ENABLE_BMSK                                          0x20000000
#define HWIO_TXC_DP_CFG_A0_DP_PRUP1_MC_ENABLE_SHFT                                                0x1d
#define HWIO_TXC_DP_CFG_A0_DP_SORU_ENABLE_BMSK                                              0x10000000
#define HWIO_TXC_DP_CFG_A0_DP_SORU_ENABLE_SHFT                                                    0x1c
#define HWIO_TXC_DP_CFG_A0_DP_SAWEQ_NUMTAPS_BMSK                                             0xc000000
#define HWIO_TXC_DP_CFG_A0_DP_SAWEQ_NUMTAPS_SHFT                                                  0x1a
#define HWIO_TXC_DP_CFG_A0_EP_PEQ1_ENABLE_BMSK                                               0x2000000
#define HWIO_TXC_DP_CFG_A0_EP_PEQ1_ENABLE_SHFT                                                    0x19
#define HWIO_TXC_DP_CFG_A0_DP_BBPD_ENABLE_BMSK                                               0x1000000
#define HWIO_TXC_DP_CFG_A0_DP_BBPD_ENABLE_SHFT                                                    0x18
#define HWIO_TXC_DP_CFG_A0_DP_UP2_ENABLE_BMSK                                                 0x800000
#define HWIO_TXC_DP_CFG_A0_DP_UP2_ENABLE_SHFT                                                     0x17
#define HWIO_TXC_DP_CFG_A0_DP_UP1_ENABLE_BMSK                                                 0x400000
#define HWIO_TXC_DP_CFG_A0_DP_UP1_ENABLE_SHFT                                                     0x16
#define HWIO_TXC_DP_CFG_A0_DP_PEQ2_ENABLE_BMSK                                                0x200000
#define HWIO_TXC_DP_CFG_A0_DP_PEQ2_ENABLE_SHFT                                                    0x15
#define HWIO_TXC_DP_CFG_A0_DP_PEQ1_ENABLE_BMSK                                                0x100000
#define HWIO_TXC_DP_CFG_A0_DP_PEQ1_ENABLE_SHFT                                                    0x14
#define HWIO_TXC_DP_CFG_A0_DP_IQMC_ENABLE_BMSK                                                 0x80000
#define HWIO_TXC_DP_CFG_A0_DP_IQMC_ENABLE_SHFT                                                    0x13
#define HWIO_TXC_DP_CFG_A0_ACC_PHASE_ENABLE_BMSK                                               0x40000
#define HWIO_TXC_DP_CFG_A0_ACC_PHASE_ENABLE_SHFT                                                  0x12
#define HWIO_TXC_DP_CFG_A0_PP_PHASE_RFPD_ENABLE_BMSK                                           0x20000
#define HWIO_TXC_DP_CFG_A0_PP_PHASE_RFPD_ENABLE_SHFT                                              0x11
#define HWIO_TXC_DP_CFG_A0_DP_PHASE_RFPD_ENABLE_BMSK                                           0x10000
#define HWIO_TXC_DP_CFG_A0_DP_PHASE_RFPD_ENABLE_SHFT                                              0x10
#define HWIO_TXC_DP_CFG_A0_EP_ENV_RFPD_ENABLE_BMSK                                              0x8000
#define HWIO_TXC_DP_CFG_A0_EP_ENV_RFPD_ENABLE_SHFT                                                 0xf
#define HWIO_TXC_DP_CFG_A0_DP_ENV_RFPD_ENABLE_BMSK                                              0x4000
#define HWIO_TXC_DP_CFG_A0_DP_ENV_RFPD_ENABLE_SHFT                                                 0xe
#define HWIO_TXC_DP_CFG_A0_PP_PHASE_OVR_ENABLE_BMSK                                             0x2000
#define HWIO_TXC_DP_CFG_A0_PP_PHASE_OVR_ENABLE_SHFT                                                0xd
#define HWIO_TXC_DP_CFG_A0_DP_PHASE_OVR_ENABLE_BMSK                                             0x1000
#define HWIO_TXC_DP_CFG_A0_DP_PHASE_OVR_ENABLE_SHFT                                                0xc
#define HWIO_TXC_DP_CFG_A0_EP_ENV_OVR_ENABLE_BMSK                                                0x800
#define HWIO_TXC_DP_CFG_A0_EP_ENV_OVR_ENABLE_SHFT                                                  0xb
#define HWIO_TXC_DP_CFG_A0_DP_ENV_OVR_ENABLE_BMSK                                                0x400
#define HWIO_TXC_DP_CFG_A0_DP_ENV_OVR_ENABLE_SHFT                                                  0xa
#define HWIO_TXC_DP_CFG_A0_POLAR_CONV_ENABLE_BMSK                                                0x200
#define HWIO_TXC_DP_CFG_A0_POLAR_CONV_ENABLE_SHFT                                                  0x9
#define HWIO_TXC_DP_CFG_A0_PP_PATH_ENABLE_BMSK                                                   0x100
#define HWIO_TXC_DP_CFG_A0_PP_PATH_ENABLE_SHFT                                                     0x8
#define HWIO_TXC_DP_CFG_A0_EP_PATH_ENABLE_BMSK                                                    0x80
#define HWIO_TXC_DP_CFG_A0_EP_PATH_ENABLE_SHFT                                                     0x7
#define HWIO_TXC_DP_CFG_A0_DP_IQ_PATH_ENABLE_BMSK                                                 0x40
#define HWIO_TXC_DP_CFG_A0_DP_IQ_PATH_ENABLE_SHFT                                                  0x6
#define HWIO_TXC_DP_CFG_A0_DP_ENV_SCALE_ENABLE_BMSK                                               0x20
#define HWIO_TXC_DP_CFG_A0_DP_ENV_SCALE_ENABLE_SHFT                                                0x5
#define HWIO_TXC_DP_CFG_A0_DP_PRUP2_ENABLE_BMSK                                                   0x10
#define HWIO_TXC_DP_CFG_A0_DP_PRUP2_ENABLE_SHFT                                                    0x4
#define HWIO_TXC_DP_CFG_A0_DP_PRUP1_ENABLE_BMSK                                                    0x8
#define HWIO_TXC_DP_CFG_A0_DP_PRUP1_ENABLE_SHFT                                                    0x3
#define HWIO_TXC_DP_CFG_A0_EP_DT_ENABLE_BMSK                                                       0x4
#define HWIO_TXC_DP_CFG_A0_EP_DT_ENABLE_SHFT                                                       0x2
#define HWIO_TXC_DP_CFG_A0_TWO_SAMPLES_CYCLE_BMSK                                                  0x2
#define HWIO_TXC_DP_CFG_A0_TWO_SAMPLES_CYCLE_SHFT                                                  0x1

#define HWIO_TXC_DP_CFG_2_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00077008)
#define HWIO_TXC_DP_CFG_2_A0_RMSK                                                                  0x3
#define HWIO_TXC_DP_CFG_2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_2_A0_ADDR, HWIO_TXC_DP_CFG_2_A0_RMSK)
#define HWIO_TXC_DP_CFG_2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_2_A0_ADDR, m)
#define HWIO_TXC_DP_CFG_2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_CFG_2_A0_ADDR,v)
#define HWIO_TXC_DP_CFG_2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_CFG_2_A0_ADDR,m,v,HWIO_TXC_DP_CFG_2_A0_IN)
#define HWIO_TXC_DP_CFG_2_A0_DP_UP2_MC_ENABLE_BMSK                                                 0x2
#define HWIO_TXC_DP_CFG_2_A0_DP_UP2_MC_ENABLE_SHFT                                                 0x1
#define HWIO_TXC_DP_CFG_2_A0_EP_PEQ2_ENABLE_BMSK                                                   0x1
#define HWIO_TXC_DP_CFG_2_A0_EP_PEQ2_ENABLE_SHFT                                                   0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00077010)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_RMSK                                                        0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_A0_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_A0_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_A0_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_SCALE_VAL_A0_ADDR,v)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_SCALE_VAL_A0_ADDR,m,v,HWIO_TXC_DP_ENV_SCALE_VAL_A0_IN)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_DP_ENV_SCALE_VAL_BMSK                                       0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_A0_DP_ENV_SCALE_VAL_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00077014)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_RMSK                                                   0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_ADDR,m,v,HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_IN)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_DP_ENV_SCALE_VAL_BMSK                                  0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A0_DP_ENV_SCALE_VAL_SHFT                                    0x0

#define HWIO_TXC_DP_RAMP_ARM_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00077024)
#define HWIO_TXC_DP_RAMP_ARM_A0_RMSK                                                               0x1
#define HWIO_TXC_DP_RAMP_ARM_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_ARM_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_ARM_A0_DP_PA_LUT_ARM_BMSK                                                 0x1
#define HWIO_TXC_DP_RAMP_ARM_A0_DP_PA_LUT_ARM_SHFT                                                 0x0

#define HWIO_TXC_DP_RAMP_START_TIME_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00077028)
#define HWIO_TXC_DP_RAMP_START_TIME_A0_RMSK                                                    0xfffff
#define HWIO_TXC_DP_RAMP_START_TIME_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_START_TIME_A0_ADDR, HWIO_TXC_DP_RAMP_START_TIME_A0_RMSK)
#define HWIO_TXC_DP_RAMP_START_TIME_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_START_TIME_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_START_TIME_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_START_TIME_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_START_TIME_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_START_TIME_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_START_TIME_A0_IN)
#define HWIO_TXC_DP_RAMP_START_TIME_A0_PA_ENV_TRANSITION_START_TIME_BMSK                       0xfffff
#define HWIO_TXC_DP_RAMP_START_TIME_A0_PA_ENV_TRANSITION_START_TIME_SHFT                           0x0

#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00077038)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_RMSK                                                     0x7fff
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_ADDR, HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_IN)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_LENGTH_BMSK                                              0x7f00
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_LENGTH_SHFT                                                 0x8
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_START_ADDRESS_BMSK                                         0xff
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A0_START_ADDRESS_SHFT                                          0x0

#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007703c)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_RMSK                                                     0x7fff
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_ADDR, HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_IN)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_LENGTH_BMSK                                              0x7f00
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_LENGTH_SHFT                                                 0x8
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_START_ADDRESS_BMSK                                         0xff
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A0_START_ADDRESS_SHFT                                          0x0

#define HWIO_TXC_DP_RAMP_GAP_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00077040)
#define HWIO_TXC_DP_RAMP_GAP_A0_RMSK                                                            0xffff
#define HWIO_TXC_DP_RAMP_GAP_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_GAP_A0_ADDR, HWIO_TXC_DP_RAMP_GAP_A0_RMSK)
#define HWIO_TXC_DP_RAMP_GAP_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_GAP_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_GAP_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_GAP_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_GAP_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_GAP_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_GAP_A0_IN)
#define HWIO_TXC_DP_RAMP_GAP_A0_TRANSITION_GAP_BMSK                                             0xffff
#define HWIO_TXC_DP_RAMP_GAP_A0_TRANSITION_GAP_SHFT                                                0x0

#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00077080)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_RMSK                                                       0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_A0_ADDR, HWIO_TXC_DP_PHASE_OVR_VAL_A0_RMSK)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_A0_ADDR, m)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_PHASE_OVR_VAL_A0_ADDR,v)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PHASE_OVR_VAL_A0_ADDR,m,v,HWIO_TXC_DP_PHASE_OVR_VAL_A0_IN)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_DP_PHASE_OVR_VAL_BMSK                                      0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_A0_DP_PHASE_OVR_VAL_SHFT                                         0x0

#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00077084)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_RMSK                                                       0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_A0_ADDR, HWIO_TXC_PP_PHASE_OVR_VAL_A0_RMSK)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_A0_ADDR, m)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_PP_PHASE_OVR_VAL_A0_ADDR,v)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_PHASE_OVR_VAL_A0_ADDR,m,v,HWIO_TXC_PP_PHASE_OVR_VAL_A0_IN)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_PP_PHASE_OVR_VAL_BMSK                                      0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_A0_PP_PHASE_OVR_VAL_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_OVR_VAL_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00077088)
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_RMSK                                                         0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_A0_ADDR, HWIO_TXC_DP_ENV_OVR_VAL_A0_RMSK)
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_A0_ADDR, m)
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_OVR_VAL_A0_ADDR,v)
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_OVR_VAL_A0_ADDR,m,v,HWIO_TXC_DP_ENV_OVR_VAL_A0_IN)
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_DP_ENV_OVR_VAL_BMSK                                          0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_A0_DP_ENV_OVR_VAL_SHFT                                             0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007708c)
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_RMSK                                                         0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_A0_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_A0_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_A0_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_ENV_OVR_VAL_A0_ADDR,v)
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_ENV_OVR_VAL_A0_ADDR,m,v,HWIO_TXC_EP_ENV_OVR_VAL_A0_IN)
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_EP_ENV_OVR_VAL_BMSK                                          0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_A0_EP_ENV_OVR_VAL_SHFT                                             0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00077090)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_RMSK                                                    0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_ADDR,v)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_ADDR,m,v,HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_IN)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_EP_ENV_OVR_VAL_BMSK                                     0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A0_EP_ENV_OVR_VAL_SHFT                                        0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000770a0)
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_RMSK                                                   0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INC_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INC_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INC_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_DP_ROT_PHASE_INC_BMSK                                  0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_A0_DP_ROT_PHASE_INC_SHFT                                         0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000770a4)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_RMSK                                              0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_DP_ROT_PHASE_INC_BMSK                             0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A0_DP_ROT_PHASE_INC_SHFT                                    0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000770a8)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_RMSK                                                  0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INIT_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INIT_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INIT_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_DP_ROT_PHASE_INIT_BMSK                                0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_A0_DP_ROT_PHASE_INIT_SHFT                                       0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x000770ac)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_RMSK                                             0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_DP_ROT_PHASE_INIT_BMSK                           0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A0_DP_ROT_PHASE_INIT_SHFT                                  0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000770b0)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_RMSK                                                      0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_DP_ROT_PHASE_SHIFT_BMSK                                   0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A0_DP_ROT_PHASE_SHIFT_SHFT                                     0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000770b4)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_RMSK                                                 0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_IN)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_DP_ROT_PHASE_SHIFT_BMSK                              0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A0_DP_ROT_PHASE_SHIFT_SHFT                                0x0

#define HWIO_TXC_DP_IQ_GAIN_A0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000770b8)
#define HWIO_TXC_DP_IQ_GAIN_A0_RMSK                                                             0xffff
#define HWIO_TXC_DP_IQ_GAIN_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_A0_ADDR, HWIO_TXC_DP_IQ_GAIN_A0_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_A0_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQ_GAIN_A0_ADDR,v)
#define HWIO_TXC_DP_IQ_GAIN_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQ_GAIN_A0_ADDR,m,v,HWIO_TXC_DP_IQ_GAIN_A0_IN)
#define HWIO_TXC_DP_IQ_GAIN_A0_DP_IQ_GAIN_BMSK                                                  0xffff
#define HWIO_TXC_DP_IQ_GAIN_A0_DP_IQ_GAIN_SHFT                                                     0x0

#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000770bc)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_SET2_A0_ADDR, HWIO_TXC_DP_IQ_GAIN_SET2_A0_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQ_GAIN_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQ_GAIN_SET2_A0_ADDR,m,v,HWIO_TXC_DP_IQ_GAIN_SET2_A0_IN)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_DP_IQ_GAIN_BMSK                                             0xffff
#define HWIO_TXC_DP_IQ_GAIN_SET2_A0_DP_IQ_GAIN_SHFT                                                0x0

#define HWIO_TXC_DP_IQMC_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000770d0)
#define HWIO_TXC_DP_IQMC_A0_RMSK                                                            0x3fffffff
#define HWIO_TXC_DP_IQMC_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_A0_ADDR, HWIO_TXC_DP_IQMC_A0_RMSK)
#define HWIO_TXC_DP_IQMC_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_A0_ADDR, m)
#define HWIO_TXC_DP_IQMC_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQMC_A0_ADDR,v)
#define HWIO_TXC_DP_IQMC_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQMC_A0_ADDR,m,v,HWIO_TXC_DP_IQMC_A0_IN)
#define HWIO_TXC_DP_IQMC_A0_IQMC_ALPHA_M1_BMSK                                              0x3fff8000
#define HWIO_TXC_DP_IQMC_A0_IQMC_ALPHA_M1_SHFT                                                     0xf
#define HWIO_TXC_DP_IQMC_A0_IQMC_BETA_BMSK                                                      0x7fff
#define HWIO_TXC_DP_IQMC_A0_IQMC_BETA_SHFT                                                         0x0

#define HWIO_TXC_DP_IQMC_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000770d4)
#define HWIO_TXC_DP_IQMC_SET2_A0_RMSK                                                       0x3fffffff
#define HWIO_TXC_DP_IQMC_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_SET2_A0_ADDR, HWIO_TXC_DP_IQMC_SET2_A0_RMSK)
#define HWIO_TXC_DP_IQMC_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_IQMC_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQMC_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_IQMC_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQMC_SET2_A0_ADDR,m,v,HWIO_TXC_DP_IQMC_SET2_A0_IN)
#define HWIO_TXC_DP_IQMC_SET2_A0_IQMC_ALPHA_M1_BMSK                                         0x3fff8000
#define HWIO_TXC_DP_IQMC_SET2_A0_IQMC_ALPHA_M1_SHFT                                                0xf
#define HWIO_TXC_DP_IQMC_SET2_A0_IQMC_BETA_BMSK                                                 0x7fff
#define HWIO_TXC_DP_IQMC_SET2_A0_IQMC_BETA_SHFT                                                    0x0

#define HWIO_TXC_DP_PEQ1_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000770d8)
#define HWIO_TXC_DP_PEQ1_A0_RMSK                                                              0x3fffff
#define HWIO_TXC_DP_PEQ1_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_A0_ADDR, HWIO_TXC_DP_PEQ1_A0_RMSK)
#define HWIO_TXC_DP_PEQ1_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ1_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ1_A0_ADDR,v)
#define HWIO_TXC_DP_PEQ1_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ1_A0_ADDR,m,v,HWIO_TXC_DP_PEQ1_A0_IN)
#define HWIO_TXC_DP_PEQ1_A0_DP_SORU_GAIN_BMSK                                                 0x200000
#define HWIO_TXC_DP_PEQ1_A0_DP_SORU_GAIN_SHFT                                                     0x15
#define HWIO_TXC_DP_PEQ1_A0_DP_SORU_ALPHA2_BMSK                                               0x1ff000
#define HWIO_TXC_DP_PEQ1_A0_DP_SORU_ALPHA2_SHFT                                                    0xc
#define HWIO_TXC_DP_PEQ1_A0_DP_PEQ1_BMSK                                                         0xfff
#define HWIO_TXC_DP_PEQ1_A0_DP_PEQ1_SHFT                                                           0x0

#define HWIO_TXC_DP_PEQ1_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000770dc)
#define HWIO_TXC_DP_PEQ1_SET2_A0_RMSK                                                         0x3fffff
#define HWIO_TXC_DP_PEQ1_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_SET2_A0_ADDR, HWIO_TXC_DP_PEQ1_SET2_A0_RMSK)
#define HWIO_TXC_DP_PEQ1_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ1_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ1_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_PEQ1_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ1_SET2_A0_ADDR,m,v,HWIO_TXC_DP_PEQ1_SET2_A0_IN)
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_SORU_GAIN_BMSK                                            0x200000
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_SORU_GAIN_SHFT                                                0x15
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_SORU_ALPHA2_BMSK                                          0x1ff000
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_SORU_ALPHA2_SHFT                                               0xc
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_PEQ1_BMSK                                                    0xfff
#define HWIO_TXC_DP_PEQ1_SET2_A0_DP_PEQ1_SHFT                                                      0x0

#define HWIO_TXC_DP_PEQ2_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000770f0)
#define HWIO_TXC_DP_PEQ2_A0_RMSK                                                                 0x1ff
#define HWIO_TXC_DP_PEQ2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_A0_ADDR, HWIO_TXC_DP_PEQ2_A0_RMSK)
#define HWIO_TXC_DP_PEQ2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ2_A0_ADDR,v)
#define HWIO_TXC_DP_PEQ2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ2_A0_ADDR,m,v,HWIO_TXC_DP_PEQ2_A0_IN)
#define HWIO_TXC_DP_PEQ2_A0_DP_PEQ2_BMSK                                                         0x1ff
#define HWIO_TXC_DP_PEQ2_A0_DP_PEQ2_SHFT                                                           0x0

#define HWIO_TXC_DP_PEQ2_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000770f4)
#define HWIO_TXC_DP_PEQ2_SET2_A0_RMSK                                                            0x1ff
#define HWIO_TXC_DP_PEQ2_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_SET2_A0_ADDR, HWIO_TXC_DP_PEQ2_SET2_A0_RMSK)
#define HWIO_TXC_DP_PEQ2_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ2_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ2_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_PEQ2_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ2_SET2_A0_ADDR,m,v,HWIO_TXC_DP_PEQ2_SET2_A0_IN)
#define HWIO_TXC_DP_PEQ2_SET2_A0_DP_PEQ2_BMSK                                                    0x1ff
#define HWIO_TXC_DP_PEQ2_SET2_A0_DP_PEQ2_SHFT                                                      0x0

#define HWIO_TXC_DP_DCOC_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000770f8)
#define HWIO_TXC_DP_DCOC_A0_RMSK                                                             0xfffffff
#define HWIO_TXC_DP_DCOC_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_A0_ADDR, HWIO_TXC_DP_DCOC_A0_RMSK)
#define HWIO_TXC_DP_DCOC_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_A0_ADDR, m)
#define HWIO_TXC_DP_DCOC_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_DCOC_A0_ADDR,v)
#define HWIO_TXC_DP_DCOC_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_DCOC_A0_ADDR,m,v,HWIO_TXC_DP_DCOC_A0_IN)
#define HWIO_TXC_DP_DCOC_A0_DP_DCOC_I_BMSK                                                   0xfffc000
#define HWIO_TXC_DP_DCOC_A0_DP_DCOC_I_SHFT                                                         0xe
#define HWIO_TXC_DP_DCOC_A0_DP_DCOC_Q_BMSK                                                      0x3fff
#define HWIO_TXC_DP_DCOC_A0_DP_DCOC_Q_SHFT                                                         0x0

#define HWIO_TXC_DP_DCOC_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000770fc)
#define HWIO_TXC_DP_DCOC_SET2_A0_RMSK                                                        0xfffffff
#define HWIO_TXC_DP_DCOC_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_SET2_A0_ADDR, HWIO_TXC_DP_DCOC_SET2_A0_RMSK)
#define HWIO_TXC_DP_DCOC_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_SET2_A0_ADDR, m)
#define HWIO_TXC_DP_DCOC_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_DCOC_SET2_A0_ADDR,v)
#define HWIO_TXC_DP_DCOC_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_DCOC_SET2_A0_ADDR,m,v,HWIO_TXC_DP_DCOC_SET2_A0_IN)
#define HWIO_TXC_DP_DCOC_SET2_A0_DP_DCOC_I_BMSK                                              0xfffc000
#define HWIO_TXC_DP_DCOC_SET2_A0_DP_DCOC_I_SHFT                                                    0xe
#define HWIO_TXC_DP_DCOC_SET2_A0_DP_DCOC_Q_BMSK                                                 0x3fff
#define HWIO_TXC_DP_DCOC_SET2_A0_DP_DCOC_Q_SHFT                                                    0x0

#define HWIO_TXC_DM1_CFG_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077100)
#define HWIO_TXC_DM1_CFG_A0_RMSK                                                                0xffff
#define HWIO_TXC_DM1_CFG_A0_IN          \
        in_dword_masked(HWIO_TXC_DM1_CFG_A0_ADDR, HWIO_TXC_DM1_CFG_A0_RMSK)
#define HWIO_TXC_DM1_CFG_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DM1_CFG_A0_ADDR, m)
#define HWIO_TXC_DM1_CFG_A0_OUT(v)      \
        out_dword(HWIO_TXC_DM1_CFG_A0_ADDR,v)
#define HWIO_TXC_DM1_CFG_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DM1_CFG_A0_ADDR,m,v,HWIO_TXC_DM1_CFG_A0_IN)
#define HWIO_TXC_DM1_CFG_A0_DM1_SEL_MODE_BMSK                                                   0xc000
#define HWIO_TXC_DM1_CFG_A0_DM1_SEL_MODE_SHFT                                                      0xe
#define HWIO_TXC_DM1_CFG_A0_PP_COARSE_TAU_BMSK                                                  0x3f80
#define HWIO_TXC_DM1_CFG_A0_PP_COARSE_TAU_SHFT                                                     0x7
#define HWIO_TXC_DM1_CFG_A0_DP_EP_COARSE_TAU_BMSK                                                 0x7f
#define HWIO_TXC_DM1_CFG_A0_DP_EP_COARSE_TAU_SHFT                                                  0x0

#define HWIO_TXC_EP_GAIN_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077160)
#define HWIO_TXC_EP_GAIN_A0_RMSK                                                                0x3fff
#define HWIO_TXC_EP_GAIN_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_A0_ADDR, HWIO_TXC_EP_GAIN_A0_RMSK)
#define HWIO_TXC_EP_GAIN_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_A0_ADDR, m)
#define HWIO_TXC_EP_GAIN_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_GAIN_A0_ADDR,v)
#define HWIO_TXC_EP_GAIN_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_GAIN_A0_ADDR,m,v,HWIO_TXC_EP_GAIN_A0_IN)
#define HWIO_TXC_EP_GAIN_A0_EP_GAIN_BMSK                                                        0x3fff
#define HWIO_TXC_EP_GAIN_A0_EP_GAIN_SHFT                                                           0x0

#define HWIO_TXC_EP_GAIN_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00077164)
#define HWIO_TXC_EP_GAIN_SET2_A0_RMSK                                                           0x3fff
#define HWIO_TXC_EP_GAIN_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_SET2_A0_ADDR, HWIO_TXC_EP_GAIN_SET2_A0_RMSK)
#define HWIO_TXC_EP_GAIN_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_SET2_A0_ADDR, m)
#define HWIO_TXC_EP_GAIN_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_GAIN_SET2_A0_ADDR,v)
#define HWIO_TXC_EP_GAIN_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_GAIN_SET2_A0_ADDR,m,v,HWIO_TXC_EP_GAIN_SET2_A0_IN)
#define HWIO_TXC_EP_GAIN_SET2_A0_EP_GAIN_BMSK                                                   0x3fff
#define HWIO_TXC_EP_GAIN_SET2_A0_EP_GAIN_SHFT                                                      0x0

#define HWIO_TXC_EP_PEQ1_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077168)
#define HWIO_TXC_EP_PEQ1_A0_RMSK                                                              0x3fffff
#define HWIO_TXC_EP_PEQ1_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_A0_ADDR, HWIO_TXC_EP_PEQ1_A0_RMSK)
#define HWIO_TXC_EP_PEQ1_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_A0_ADDR, m)
#define HWIO_TXC_EP_PEQ1_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ1_A0_ADDR,v)
#define HWIO_TXC_EP_PEQ1_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ1_A0_ADDR,m,v,HWIO_TXC_EP_PEQ1_A0_IN)
#define HWIO_TXC_EP_PEQ1_A0_EP_SORU_GAIN_BMSK                                                 0x200000
#define HWIO_TXC_EP_PEQ1_A0_EP_SORU_GAIN_SHFT                                                     0x15
#define HWIO_TXC_EP_PEQ1_A0_EP_SORU_ALPHA2_BMSK                                               0x1ff000
#define HWIO_TXC_EP_PEQ1_A0_EP_SORU_ALPHA2_SHFT                                                    0xc
#define HWIO_TXC_EP_PEQ1_A0_EP_PEQ1_BMSK                                                         0xfff
#define HWIO_TXC_EP_PEQ1_A0_EP_PEQ1_SHFT                                                           0x0

#define HWIO_TXC_EP_PEQ1_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007716c)
#define HWIO_TXC_EP_PEQ1_SET2_A0_RMSK                                                         0x3fffff
#define HWIO_TXC_EP_PEQ1_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_SET2_A0_ADDR, HWIO_TXC_EP_PEQ1_SET2_A0_RMSK)
#define HWIO_TXC_EP_PEQ1_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_SET2_A0_ADDR, m)
#define HWIO_TXC_EP_PEQ1_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ1_SET2_A0_ADDR,v)
#define HWIO_TXC_EP_PEQ1_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ1_SET2_A0_ADDR,m,v,HWIO_TXC_EP_PEQ1_SET2_A0_IN)
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_SORU_GAIN_BMSK                                            0x200000
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_SORU_GAIN_SHFT                                                0x15
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_SORU_ALPHA2_BMSK                                          0x1ff000
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_SORU_ALPHA2_SHFT                                               0xc
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_PEQ1_BMSK                                                    0xfff
#define HWIO_TXC_EP_PEQ1_SET2_A0_EP_PEQ1_SHFT                                                      0x0

#define HWIO_TXC_EP_DCOC_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077170)
#define HWIO_TXC_EP_DCOC_A0_RMSK                                                                0x3fff
#define HWIO_TXC_EP_DCOC_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_A0_ADDR, HWIO_TXC_EP_DCOC_A0_RMSK)
#define HWIO_TXC_EP_DCOC_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_A0_ADDR, m)
#define HWIO_TXC_EP_DCOC_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_DCOC_A0_ADDR,v)
#define HWIO_TXC_EP_DCOC_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DCOC_A0_ADDR,m,v,HWIO_TXC_EP_DCOC_A0_IN)
#define HWIO_TXC_EP_DCOC_A0_EP_DCOC_BMSK                                                        0x3fff
#define HWIO_TXC_EP_DCOC_A0_EP_DCOC_SHFT                                                           0x0

#define HWIO_TXC_EP_DCOC_SET2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00077174)
#define HWIO_TXC_EP_DCOC_SET2_A0_RMSK                                                           0x3fff
#define HWIO_TXC_EP_DCOC_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_SET2_A0_ADDR, HWIO_TXC_EP_DCOC_SET2_A0_RMSK)
#define HWIO_TXC_EP_DCOC_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_SET2_A0_ADDR, m)
#define HWIO_TXC_EP_DCOC_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_DCOC_SET2_A0_ADDR,v)
#define HWIO_TXC_EP_DCOC_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DCOC_SET2_A0_ADDR,m,v,HWIO_TXC_EP_DCOC_SET2_A0_IN)
#define HWIO_TXC_EP_DCOC_SET2_A0_EP_DCOC_BMSK                                                   0x3fff
#define HWIO_TXC_EP_DCOC_SET2_A0_EP_DCOC_SHFT                                                      0x0

#define HWIO_TXC_EP_DM2_FINE_TAU_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077178)
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_RMSK                                                           0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_A0_ADDR, HWIO_TXC_EP_DM2_FINE_TAU_A0_RMSK)
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_A0_ADDR, m)
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_DM2_FINE_TAU_A0_ADDR,v)
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DM2_FINE_TAU_A0_ADDR,m,v,HWIO_TXC_EP_DM2_FINE_TAU_A0_IN)
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_EP_DM2_FINE_TAU_BMSK                                           0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_A0_EP_DM2_FINE_TAU_SHFT                                           0x0

#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007717c)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_RMSK                                                          0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_A0_ADDR, HWIO_TXC_EP_DM3_FRAC_TAU_A0_RMSK)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_A0_ADDR, m)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_DM3_FRAC_TAU_A0_ADDR,v)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DM3_FRAC_TAU_A0_ADDR,m,v,HWIO_TXC_EP_DM3_FRAC_TAU_A0_IN)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_EP_DM3_FRAC_TAU_BMSK                                          0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_A0_EP_DM3_FRAC_TAU_SHFT                                           0x0

#define HWIO_TXC_PP_GAIN_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077180)
#define HWIO_TXC_PP_GAIN_A0_RMSK                                                                0xffff
#define HWIO_TXC_PP_GAIN_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_GAIN_A0_ADDR, HWIO_TXC_PP_GAIN_A0_RMSK)
#define HWIO_TXC_PP_GAIN_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_GAIN_A0_ADDR, m)
#define HWIO_TXC_PP_GAIN_A0_OUT(v)      \
        out_dword(HWIO_TXC_PP_GAIN_A0_ADDR,v)
#define HWIO_TXC_PP_GAIN_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_GAIN_A0_ADDR,m,v,HWIO_TXC_PP_GAIN_A0_IN)
#define HWIO_TXC_PP_GAIN_A0_PP_GAIN_BMSK                                                        0xffff
#define HWIO_TXC_PP_GAIN_A0_PP_GAIN_SHFT                                                           0x0

#define HWIO_TXC_PP_SPILL_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00077190)
#define HWIO_TXC_PP_SPILL_A0_RMSK                                                            0x3ffff01
#define HWIO_TXC_PP_SPILL_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_SPILL_A0_ADDR, HWIO_TXC_PP_SPILL_A0_RMSK)
#define HWIO_TXC_PP_SPILL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_SPILL_A0_ADDR, m)
#define HWIO_TXC_PP_SPILL_A0_OUT(v)      \
        out_dword(HWIO_TXC_PP_SPILL_A0_ADDR,v)
#define HWIO_TXC_PP_SPILL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_SPILL_A0_ADDR,m,v,HWIO_TXC_PP_SPILL_A0_IN)
#define HWIO_TXC_PP_SPILL_A0_LIMIT_BMSK                                                      0x3ffff00
#define HWIO_TXC_PP_SPILL_A0_LIMIT_SHFT                                                            0x8
#define HWIO_TXC_PP_SPILL_A0_ENABLE_BMSK                                                           0x1
#define HWIO_TXC_PP_SPILL_A0_ENABLE_SHFT                                                           0x0

#define HWIO_TXC_EP_PEQ2_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00077198)
#define HWIO_TXC_EP_PEQ2_A0_RMSK                                                                 0x1ff
#define HWIO_TXC_EP_PEQ2_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ2_A0_ADDR, HWIO_TXC_EP_PEQ2_A0_RMSK)
#define HWIO_TXC_EP_PEQ2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ2_A0_ADDR, m)
#define HWIO_TXC_EP_PEQ2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ2_A0_ADDR,v)
#define HWIO_TXC_EP_PEQ2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ2_A0_ADDR,m,v,HWIO_TXC_EP_PEQ2_A0_IN)
#define HWIO_TXC_EP_PEQ2_A0_EP_PEQ2_BMSK                                                         0x1ff
#define HWIO_TXC_EP_PEQ2_A0_EP_PEQ2_SHFT                                                           0x0

#define HWIO_TXC_TIMESTAMP_T1_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000771a0)
#define HWIO_TXC_TIMESTAMP_T1_A0_RMSK                                                          0xfffff
#define HWIO_TXC_TIMESTAMP_T1_A0_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T1_A0_ADDR, HWIO_TXC_TIMESTAMP_T1_A0_RMSK)
#define HWIO_TXC_TIMESTAMP_T1_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T1_A0_ADDR, m)
#define HWIO_TXC_TIMESTAMP_T1_A0_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_T1_A0_ADDR,v)
#define HWIO_TXC_TIMESTAMP_T1_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_T1_A0_ADDR,m,v,HWIO_TXC_TIMESTAMP_T1_A0_IN)
#define HWIO_TXC_TIMESTAMP_T1_A0_TIMESTAMP_T1_BMSK                                             0xfffff
#define HWIO_TXC_TIMESTAMP_T1_A0_TIMESTAMP_T1_SHFT                                                 0x0

#define HWIO_TXC_TIMESTAMP_T2_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000771a8)
#define HWIO_TXC_TIMESTAMP_T2_A0_RMSK                                                          0xfffff
#define HWIO_TXC_TIMESTAMP_T2_A0_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T2_A0_ADDR, HWIO_TXC_TIMESTAMP_T2_A0_RMSK)
#define HWIO_TXC_TIMESTAMP_T2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T2_A0_ADDR, m)
#define HWIO_TXC_TIMESTAMP_T2_A0_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_T2_A0_ADDR,v)
#define HWIO_TXC_TIMESTAMP_T2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_T2_A0_ADDR,m,v,HWIO_TXC_TIMESTAMP_T2_A0_IN)
#define HWIO_TXC_TIMESTAMP_T2_A0_TIMESTAMP_T2_BMSK                                             0xfffff
#define HWIO_TXC_TIMESTAMP_T2_A0_TIMESTAMP_T2_SHFT                                                 0x0

#define HWIO_TXC_TIMESTAMP_REUSE_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000771b0)
#define HWIO_TXC_TIMESTAMP_REUSE_A0_RMSK                                                           0x1
#define HWIO_TXC_TIMESTAMP_REUSE_A0_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_REUSE_A0_ADDR, HWIO_TXC_TIMESTAMP_REUSE_A0_RMSK)
#define HWIO_TXC_TIMESTAMP_REUSE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_REUSE_A0_ADDR, m)
#define HWIO_TXC_TIMESTAMP_REUSE_A0_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_REUSE_A0_ADDR,v)
#define HWIO_TXC_TIMESTAMP_REUSE_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_REUSE_A0_ADDR,m,v,HWIO_TXC_TIMESTAMP_REUSE_A0_IN)
#define HWIO_TXC_TIMESTAMP_REUSE_A0_TIMESTAMP_REUSE_MODE_BMSK                                      0x1
#define HWIO_TXC_TIMESTAMP_REUSE_A0_TIMESTAMP_REUSE_MODE_SHFT                                      0x0

#define HWIO_TXC_SAMPLE_COUNT_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000771b4)
#define HWIO_TXC_SAMPLE_COUNT_A0_RMSK                                                          0xfffff
#define HWIO_TXC_SAMPLE_COUNT_A0_IN          \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_A0_ADDR, HWIO_TXC_SAMPLE_COUNT_A0_RMSK)
#define HWIO_TXC_SAMPLE_COUNT_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_A0_ADDR, m)
#define HWIO_TXC_SAMPLE_COUNT_A0_SAMPLE_COUNT_BMSK                                             0xfffff
#define HWIO_TXC_SAMPLE_COUNT_A0_SAMPLE_COUNT_SHFT                                                 0x0

#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000771b8)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_RMSK                                                      0xfffff
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_IN          \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_CTL_A0_ADDR, HWIO_TXC_SAMPLE_COUNT_CTL_A0_RMSK)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_CTL_A0_ADDR, m)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_OUT(v)      \
        out_dword(HWIO_TXC_SAMPLE_COUNT_CTL_A0_ADDR,v)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_SAMPLE_COUNT_CTL_A0_ADDR,m,v,HWIO_TXC_SAMPLE_COUNT_CTL_A0_IN)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_SAMPLE_COUNT_CTL_BMSK                                     0xfffff
#define HWIO_TXC_SAMPLE_COUNT_CTL_A0_SAMPLE_COUNT_CTL_SHFT                                         0x0

#define HWIO_TXC_REF_ARM_A0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000771c0)
#define HWIO_TXC_REF_ARM_A0_RMSK                                                                   0x1
#define HWIO_TXC_REF_ARM_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_ARM_A0_ADDR,v)
#define HWIO_TXC_REF_ARM_A0_REF_ARM_BMSK                                                           0x1
#define HWIO_TXC_REF_ARM_A0_REF_ARM_SHFT                                                           0x0

#define HWIO_TXC_REF_DWN_FACTOR_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771c4)
#define HWIO_TXC_REF_DWN_FACTOR_A0_RMSK                                                           0x1f
#define HWIO_TXC_REF_DWN_FACTOR_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_DWN_FACTOR_A0_ADDR, HWIO_TXC_REF_DWN_FACTOR_A0_RMSK)
#define HWIO_TXC_REF_DWN_FACTOR_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_DWN_FACTOR_A0_ADDR, m)
#define HWIO_TXC_REF_DWN_FACTOR_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_DWN_FACTOR_A0_ADDR,v)
#define HWIO_TXC_REF_DWN_FACTOR_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_DWN_FACTOR_A0_ADDR,m,v,HWIO_TXC_REF_DWN_FACTOR_A0_IN)
#define HWIO_TXC_REF_DWN_FACTOR_A0_REF_DWN_FACTOR_BMSK                                            0x1f
#define HWIO_TXC_REF_DWN_FACTOR_A0_REF_DWN_FACTOR_SHFT                                             0x0

#define HWIO_TXC_REF_NUM_SAMPLES_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000771c8)
#define HWIO_TXC_REF_NUM_SAMPLES_A0_RMSK                                                          0x7f
#define HWIO_TXC_REF_NUM_SAMPLES_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_NUM_SAMPLES_A0_ADDR, HWIO_TXC_REF_NUM_SAMPLES_A0_RMSK)
#define HWIO_TXC_REF_NUM_SAMPLES_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_NUM_SAMPLES_A0_ADDR, m)
#define HWIO_TXC_REF_NUM_SAMPLES_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_NUM_SAMPLES_A0_ADDR,v)
#define HWIO_TXC_REF_NUM_SAMPLES_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_NUM_SAMPLES_A0_ADDR,m,v,HWIO_TXC_REF_NUM_SAMPLES_A0_IN)
#define HWIO_TXC_REF_NUM_SAMPLES_A0_REF_NUM_SAMPLES_BMSK                                          0x7f
#define HWIO_TXC_REF_NUM_SAMPLES_A0_REF_NUM_SAMPLES_SHFT                                           0x0

#define HWIO_TXC_REF_START_TIME_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771cc)
#define HWIO_TXC_REF_START_TIME_A0_RMSK                                                        0xfffff
#define HWIO_TXC_REF_START_TIME_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_START_TIME_A0_ADDR, HWIO_TXC_REF_START_TIME_A0_RMSK)
#define HWIO_TXC_REF_START_TIME_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_START_TIME_A0_ADDR, m)
#define HWIO_TXC_REF_START_TIME_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_START_TIME_A0_ADDR,v)
#define HWIO_TXC_REF_START_TIME_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_START_TIME_A0_ADDR,m,v,HWIO_TXC_REF_START_TIME_A0_IN)
#define HWIO_TXC_REF_START_TIME_A0_REF_START_TIME_BMSK                                         0xfffff
#define HWIO_TXC_REF_START_TIME_A0_REF_START_TIME_SHFT                                             0x0

#define HWIO_TXC_REF_STATUS_A0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000771d0)
#define HWIO_TXC_REF_STATUS_A0_RMSK                                                                0x1
#define HWIO_TXC_REF_STATUS_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_STATUS_A0_ADDR, HWIO_TXC_REF_STATUS_A0_RMSK)
#define HWIO_TXC_REF_STATUS_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_STATUS_A0_ADDR, m)
#define HWIO_TXC_REF_STATUS_A0_REF_STATUS_BMSK                                                     0x1
#define HWIO_TXC_REF_STATUS_A0_REF_STATUS_SHFT                                                     0x0

#define HWIO_TXC_REF_PEAK_POWER_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771d4)
#define HWIO_TXC_REF_PEAK_POWER_A0_RMSK                                                     0xffffffff
#define HWIO_TXC_REF_PEAK_POWER_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_PEAK_POWER_A0_ADDR, HWIO_TXC_REF_PEAK_POWER_A0_RMSK)
#define HWIO_TXC_REF_PEAK_POWER_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_PEAK_POWER_A0_ADDR, m)
#define HWIO_TXC_REF_PEAK_POWER_A0_REF_PEAK_POWER_BMSK                                      0xffffffff
#define HWIO_TXC_REF_PEAK_POWER_A0_REF_PEAK_POWER_SHFT                                             0x0

#define HWIO_TXC_REF_RMS_POWER_M_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000771d8)
#define HWIO_TXC_REF_RMS_POWER_M_A0_RMSK                                                    0xffffffff
#define HWIO_TXC_REF_RMS_POWER_M_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_M_A0_ADDR, HWIO_TXC_REF_RMS_POWER_M_A0_RMSK)
#define HWIO_TXC_REF_RMS_POWER_M_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_M_A0_ADDR, m)
#define HWIO_TXC_REF_RMS_POWER_M_A0_REF_RMS_POWER_M_BMSK                                    0xffffffff
#define HWIO_TXC_REF_RMS_POWER_M_A0_REF_RMS_POWER_M_SHFT                                           0x0

#define HWIO_TXC_REF_RMS_POWER_L_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000771dc)
#define HWIO_TXC_REF_RMS_POWER_L_A0_RMSK                                                       0x1ffff
#define HWIO_TXC_REF_RMS_POWER_L_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_L_A0_ADDR, HWIO_TXC_REF_RMS_POWER_L_A0_RMSK)
#define HWIO_TXC_REF_RMS_POWER_L_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_L_A0_ADDR, m)
#define HWIO_TXC_REF_RMS_POWER_L_A0_REF_RMS_POWER_L_BMSK                                       0x1ffff
#define HWIO_TXC_REF_RMS_POWER_L_A0_REF_RMS_POWER_L_SHFT                                           0x0

#define HWIO_TXC_REF_MODE_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000771e0)
#define HWIO_TXC_REF_MODE_A0_RMSK                                                                  0x3
#define HWIO_TXC_REF_MODE_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_MODE_A0_ADDR, HWIO_TXC_REF_MODE_A0_RMSK)
#define HWIO_TXC_REF_MODE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_MODE_A0_ADDR, m)
#define HWIO_TXC_REF_MODE_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_MODE_A0_ADDR,v)
#define HWIO_TXC_REF_MODE_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_MODE_A0_ADDR,m,v,HWIO_TXC_REF_MODE_A0_IN)
#define HWIO_TXC_REF_MODE_A0_REF_MODE_BMSK                                                         0x3
#define HWIO_TXC_REF_MODE_A0_REF_MODE_SHFT                                                         0x0

#define HWIO_TXC_REF_I_GAIN_VAL_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771e4)
#define HWIO_TXC_REF_I_GAIN_VAL_A0_RMSK                                                           0xff
#define HWIO_TXC_REF_I_GAIN_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_I_GAIN_VAL_A0_ADDR, HWIO_TXC_REF_I_GAIN_VAL_A0_RMSK)
#define HWIO_TXC_REF_I_GAIN_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_I_GAIN_VAL_A0_ADDR, m)
#define HWIO_TXC_REF_I_GAIN_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_I_GAIN_VAL_A0_ADDR,v)
#define HWIO_TXC_REF_I_GAIN_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_I_GAIN_VAL_A0_ADDR,m,v,HWIO_TXC_REF_I_GAIN_VAL_A0_IN)
#define HWIO_TXC_REF_I_GAIN_VAL_A0_REF_I_GAIN_VAL_BMSK                                            0xff
#define HWIO_TXC_REF_I_GAIN_VAL_A0_REF_I_GAIN_VAL_SHFT                                             0x0

#define HWIO_TXC_REF_Q_GAIN_VAL_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771e8)
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_RMSK                                                           0xff
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_Q_GAIN_VAL_A0_ADDR, HWIO_TXC_REF_Q_GAIN_VAL_A0_RMSK)
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_Q_GAIN_VAL_A0_ADDR, m)
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_Q_GAIN_VAL_A0_ADDR,v)
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_Q_GAIN_VAL_A0_ADDR,m,v,HWIO_TXC_REF_Q_GAIN_VAL_A0_IN)
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_REF_Q_GAIN_VAL_BMSK                                            0xff
#define HWIO_TXC_REF_Q_GAIN_VAL_A0_REF_Q_GAIN_VAL_SHFT                                             0x0

#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000771ec)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_RMSK                                                      0x1
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_IN          \
        in_dword_masked(HWIO_TXC_REF_POWERCALC_OR_LOG_A0_ADDR, HWIO_TXC_REF_POWERCALC_OR_LOG_A0_RMSK)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_POWERCALC_OR_LOG_A0_ADDR, m)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_OUT(v)      \
        out_dword(HWIO_TXC_REF_POWERCALC_OR_LOG_A0_ADDR,v)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_POWERCALC_OR_LOG_A0_ADDR,m,v,HWIO_TXC_REF_POWERCALC_OR_LOG_A0_IN)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_REF_POWERCALC_OR_LOG_BMSK                                 0x1
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A0_REF_POWERCALC_OR_LOG_SHFT                                 0x0

#define HWIO_TXC_TESTBUS_SELECT_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000771f0)
#define HWIO_TXC_TESTBUS_SELECT_A0_RMSK                                                           0xff
#define HWIO_TXC_TESTBUS_SELECT_A0_IN          \
        in_dword_masked(HWIO_TXC_TESTBUS_SELECT_A0_ADDR, HWIO_TXC_TESTBUS_SELECT_A0_RMSK)
#define HWIO_TXC_TESTBUS_SELECT_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_TESTBUS_SELECT_A0_ADDR, m)
#define HWIO_TXC_TESTBUS_SELECT_A0_OUT(v)      \
        out_dword(HWIO_TXC_TESTBUS_SELECT_A0_ADDR,v)
#define HWIO_TXC_TESTBUS_SELECT_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TESTBUS_SELECT_A0_ADDR,m,v,HWIO_TXC_TESTBUS_SELECT_A0_IN)
#define HWIO_TXC_TESTBUS_SELECT_A0_TESTBUS_OUTPUT_SELECT_BMSK                                     0xf0
#define HWIO_TXC_TESTBUS_SELECT_A0_TESTBUS_OUTPUT_SELECT_SHFT                                      0x4
#define HWIO_TXC_TESTBUS_SELECT_A0_TESTBUS_INPUT_SELECT_BMSK                                       0xf
#define HWIO_TXC_TESTBUS_SELECT_A0_TESTBUS_INPUT_SELECT_SHFT                                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077200)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF0_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF0_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF0_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF0_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF0_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077204)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF1_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF1_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF1_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF1_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF1_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077208)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF2_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF2_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF2_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF2_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF2_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007720c)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF3_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF3_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF3_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF3_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF3_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077210)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF4_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF4_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF4_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF4_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF4_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077214)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF5_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF5_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF5_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF5_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF5_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077218)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF6_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF6_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF6_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF6_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF6_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007721c)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF7_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF7_A0_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF7_A0_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF7_A0_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF7_A0_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_AMAM_PENDING_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00077220)
#define HWIO_TXC_AMAM_PENDING_A0_RMSK                                                           0x7fff
#define HWIO_TXC_AMAM_PENDING_A0_IN          \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_A0_ADDR, HWIO_TXC_AMAM_PENDING_A0_RMSK)
#define HWIO_TXC_AMAM_PENDING_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_A0_ADDR, m)
#define HWIO_TXC_AMAM_PENDING_A0_OUT(v)      \
        out_dword(HWIO_TXC_AMAM_PENDING_A0_ADDR,v)
#define HWIO_TXC_AMAM_PENDING_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMAM_PENDING_A0_ADDR,m,v,HWIO_TXC_AMAM_PENDING_A0_IN)
#define HWIO_TXC_AMAM_PENDING_A0_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_AMAM_PENDING_A0_SIZE_SHFT                                                         0xc
#define HWIO_TXC_AMAM_PENDING_A0_BANK_BMSK                                                       0xf00
#define HWIO_TXC_AMAM_PENDING_A0_BANK_SHFT                                                         0x8
#define HWIO_TXC_AMAM_PENDING_A0_BASE_BMSK                                                        0xff
#define HWIO_TXC_AMAM_PENDING_A0_BASE_SHFT                                                         0x0

#define HWIO_TXC_AMPM_PENDING_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00077224)
#define HWIO_TXC_AMPM_PENDING_A0_RMSK                                                           0x7fff
#define HWIO_TXC_AMPM_PENDING_A0_IN          \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_A0_ADDR, HWIO_TXC_AMPM_PENDING_A0_RMSK)
#define HWIO_TXC_AMPM_PENDING_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_A0_ADDR, m)
#define HWIO_TXC_AMPM_PENDING_A0_OUT(v)      \
        out_dword(HWIO_TXC_AMPM_PENDING_A0_ADDR,v)
#define HWIO_TXC_AMPM_PENDING_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMPM_PENDING_A0_ADDR,m,v,HWIO_TXC_AMPM_PENDING_A0_IN)
#define HWIO_TXC_AMPM_PENDING_A0_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_AMPM_PENDING_A0_SIZE_SHFT                                                         0xc
#define HWIO_TXC_AMPM_PENDING_A0_BANK_BMSK                                                       0xf00
#define HWIO_TXC_AMPM_PENDING_A0_BANK_SHFT                                                         0x8
#define HWIO_TXC_AMPM_PENDING_A0_BASE_BMSK                                                        0xff
#define HWIO_TXC_AMPM_PENDING_A0_BASE_SHFT                                                         0x0

#define HWIO_TXC_EPDT_PENDING_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00077228)
#define HWIO_TXC_EPDT_PENDING_A0_RMSK                                                           0x7fff
#define HWIO_TXC_EPDT_PENDING_A0_IN          \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_A0_ADDR, HWIO_TXC_EPDT_PENDING_A0_RMSK)
#define HWIO_TXC_EPDT_PENDING_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_A0_ADDR, m)
#define HWIO_TXC_EPDT_PENDING_A0_OUT(v)      \
        out_dword(HWIO_TXC_EPDT_PENDING_A0_ADDR,v)
#define HWIO_TXC_EPDT_PENDING_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EPDT_PENDING_A0_ADDR,m,v,HWIO_TXC_EPDT_PENDING_A0_IN)
#define HWIO_TXC_EPDT_PENDING_A0_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_EPDT_PENDING_A0_SIZE_SHFT                                                         0xc
#define HWIO_TXC_EPDT_PENDING_A0_BANK_BMSK                                                       0xf00
#define HWIO_TXC_EPDT_PENDING_A0_BANK_SHFT                                                         0x8
#define HWIO_TXC_EPDT_PENDING_A0_BASE_BMSK                                                        0xff
#define HWIO_TXC_EPDT_PENDING_A0_BASE_SHFT                                                         0x0

#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007722c)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_RMSK                                                       0xf
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_ADDR, HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_IN)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_BANK_BMSK                                                  0xf
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A0_BANK_SHFT                                                  0x0

#define HWIO_TXC_AMAM_PENDING_SET2_A0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00077230)
#define HWIO_TXC_AMAM_PENDING_SET2_A0_RMSK                                                      0x7fff
#define HWIO_TXC_AMAM_PENDING_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_SET2_A0_ADDR, HWIO_TXC_AMAM_PENDING_SET2_A0_RMSK)
#define HWIO_TXC_AMAM_PENDING_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_SET2_A0_ADDR, m)
#define HWIO_TXC_AMAM_PENDING_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_AMAM_PENDING_SET2_A0_ADDR,v)
#define HWIO_TXC_AMAM_PENDING_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMAM_PENDING_SET2_A0_ADDR,m,v,HWIO_TXC_AMAM_PENDING_SET2_A0_IN)
#define HWIO_TXC_AMAM_PENDING_SET2_A0_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_AMAM_PENDING_SET2_A0_SIZE_SHFT                                                    0xc
#define HWIO_TXC_AMAM_PENDING_SET2_A0_BANK_BMSK                                                  0xf00
#define HWIO_TXC_AMAM_PENDING_SET2_A0_BANK_SHFT                                                    0x8
#define HWIO_TXC_AMAM_PENDING_SET2_A0_BASE_BMSK                                                   0xff
#define HWIO_TXC_AMAM_PENDING_SET2_A0_BASE_SHFT                                                    0x0

#define HWIO_TXC_AMPM_PENDING_SET2_A0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00077234)
#define HWIO_TXC_AMPM_PENDING_SET2_A0_RMSK                                                      0x7fff
#define HWIO_TXC_AMPM_PENDING_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_SET2_A0_ADDR, HWIO_TXC_AMPM_PENDING_SET2_A0_RMSK)
#define HWIO_TXC_AMPM_PENDING_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_SET2_A0_ADDR, m)
#define HWIO_TXC_AMPM_PENDING_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_AMPM_PENDING_SET2_A0_ADDR,v)
#define HWIO_TXC_AMPM_PENDING_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMPM_PENDING_SET2_A0_ADDR,m,v,HWIO_TXC_AMPM_PENDING_SET2_A0_IN)
#define HWIO_TXC_AMPM_PENDING_SET2_A0_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_AMPM_PENDING_SET2_A0_SIZE_SHFT                                                    0xc
#define HWIO_TXC_AMPM_PENDING_SET2_A0_BANK_BMSK                                                  0xf00
#define HWIO_TXC_AMPM_PENDING_SET2_A0_BANK_SHFT                                                    0x8
#define HWIO_TXC_AMPM_PENDING_SET2_A0_BASE_BMSK                                                   0xff
#define HWIO_TXC_AMPM_PENDING_SET2_A0_BASE_SHFT                                                    0x0

#define HWIO_TXC_EPDT_PENDING_SET2_A0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00077238)
#define HWIO_TXC_EPDT_PENDING_SET2_A0_RMSK                                                      0x7fff
#define HWIO_TXC_EPDT_PENDING_SET2_A0_IN          \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_SET2_A0_ADDR, HWIO_TXC_EPDT_PENDING_SET2_A0_RMSK)
#define HWIO_TXC_EPDT_PENDING_SET2_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_SET2_A0_ADDR, m)
#define HWIO_TXC_EPDT_PENDING_SET2_A0_OUT(v)      \
        out_dword(HWIO_TXC_EPDT_PENDING_SET2_A0_ADDR,v)
#define HWIO_TXC_EPDT_PENDING_SET2_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EPDT_PENDING_SET2_A0_ADDR,m,v,HWIO_TXC_EPDT_PENDING_SET2_A0_IN)
#define HWIO_TXC_EPDT_PENDING_SET2_A0_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_EPDT_PENDING_SET2_A0_SIZE_SHFT                                                    0xc
#define HWIO_TXC_EPDT_PENDING_SET2_A0_BANK_BMSK                                                  0xf00
#define HWIO_TXC_EPDT_PENDING_SET2_A0_BANK_SHFT                                                    0x8
#define HWIO_TXC_EPDT_PENDING_SET2_A0_BASE_BMSK                                                   0xff
#define HWIO_TXC_EPDT_PENDING_SET2_A0_BASE_SHFT                                                    0x0

#define HWIO_TXC_AMAM_ACTIVE_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00077240)
#define HWIO_TXC_AMAM_ACTIVE_A0_RMSK                                                            0x7fff
#define HWIO_TXC_AMAM_ACTIVE_A0_IN          \
        in_dword_masked(HWIO_TXC_AMAM_ACTIVE_A0_ADDR, HWIO_TXC_AMAM_ACTIVE_A0_RMSK)
#define HWIO_TXC_AMAM_ACTIVE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_ACTIVE_A0_ADDR, m)
#define HWIO_TXC_AMAM_ACTIVE_A0_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_AMAM_ACTIVE_A0_SIZE_SHFT                                                          0xc
#define HWIO_TXC_AMAM_ACTIVE_A0_BANK_BMSK                                                        0xf00
#define HWIO_TXC_AMAM_ACTIVE_A0_BANK_SHFT                                                          0x8
#define HWIO_TXC_AMAM_ACTIVE_A0_BASE_BMSK                                                         0xff
#define HWIO_TXC_AMAM_ACTIVE_A0_BASE_SHFT                                                          0x0

#define HWIO_TXC_AMPM_ACTIVE_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00077244)
#define HWIO_TXC_AMPM_ACTIVE_A0_RMSK                                                            0x7fff
#define HWIO_TXC_AMPM_ACTIVE_A0_IN          \
        in_dword_masked(HWIO_TXC_AMPM_ACTIVE_A0_ADDR, HWIO_TXC_AMPM_ACTIVE_A0_RMSK)
#define HWIO_TXC_AMPM_ACTIVE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_ACTIVE_A0_ADDR, m)
#define HWIO_TXC_AMPM_ACTIVE_A0_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_AMPM_ACTIVE_A0_SIZE_SHFT                                                          0xc
#define HWIO_TXC_AMPM_ACTIVE_A0_BANK_BMSK                                                        0xf00
#define HWIO_TXC_AMPM_ACTIVE_A0_BANK_SHFT                                                          0x8
#define HWIO_TXC_AMPM_ACTIVE_A0_BASE_BMSK                                                         0xff
#define HWIO_TXC_AMPM_ACTIVE_A0_BASE_SHFT                                                          0x0

#define HWIO_TXC_EPDT_ACTIVE_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00077248)
#define HWIO_TXC_EPDT_ACTIVE_A0_RMSK                                                            0x7fff
#define HWIO_TXC_EPDT_ACTIVE_A0_IN          \
        in_dword_masked(HWIO_TXC_EPDT_ACTIVE_A0_ADDR, HWIO_TXC_EPDT_ACTIVE_A0_RMSK)
#define HWIO_TXC_EPDT_ACTIVE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_ACTIVE_A0_ADDR, m)
#define HWIO_TXC_EPDT_ACTIVE_A0_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_EPDT_ACTIVE_A0_SIZE_SHFT                                                          0xc
#define HWIO_TXC_EPDT_ACTIVE_A0_BANK_BMSK                                                        0xf00
#define HWIO_TXC_EPDT_ACTIVE_A0_BANK_SHFT                                                          0x8
#define HWIO_TXC_EPDT_ACTIVE_A0_BASE_BMSK                                                         0xff
#define HWIO_TXC_EPDT_ACTIVE_A0_BASE_SHFT                                                          0x0

#define HWIO_TXC_RAMP_ACTIVE_A0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007724c)
#define HWIO_TXC_RAMP_ACTIVE_A0_RMSK                                                             0xfff
#define HWIO_TXC_RAMP_ACTIVE_A0_IN          \
        in_dword_masked(HWIO_TXC_RAMP_ACTIVE_A0_ADDR, HWIO_TXC_RAMP_ACTIVE_A0_RMSK)
#define HWIO_TXC_RAMP_ACTIVE_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_RAMP_ACTIVE_A0_ADDR, m)
#define HWIO_TXC_RAMP_ACTIVE_A0_BANK_BMSK                                                        0xf00
#define HWIO_TXC_RAMP_ACTIVE_A0_BANK_SHFT                                                          0x8
#define HWIO_TXC_RAMP_ACTIVE_A0_BASE_BMSK                                                         0xff
#define HWIO_TXC_RAMP_ACTIVE_A0_BASE_SHFT                                                          0x0

#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00077250)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_RMSK                                                       0xf
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_ADDR, HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_IN)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_BANK_BMSK                                                  0xf
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A0_BANK_SHFT                                                  0x0

#define HWIO_TXC_DP_CFG_LATCHED_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00077300)
#define HWIO_TXC_DP_CFG_LATCHED_A0_RMSK                                                     0xffffffff
#define HWIO_TXC_DP_CFG_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_LATCHED_A0_ADDR, HWIO_TXC_DP_CFG_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_CFG_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_CFG_LATCHED_A0_TXC_DP_CFG_LATCHED_BMSK                                  0xffffffff
#define HWIO_TXC_DP_CFG_LATCHED_A0_TXC_DP_CFG_LATCHED_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00077304)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_RMSK                                                0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_TXC_DP_ENV_SCALE_VAL_LATCHED_BMSK                   0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A0_TXC_DP_ENV_SCALE_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00077308)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_RMSK                                               0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_ADDR, HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_TXC_DP_PHASE_OVR_VAL_LATCHED_BMSK                  0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A0_TXC_DP_PHASE_OVR_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_ADDR                                           (MODEM_TOP_REG_BASE      + 0x0007730c)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_RMSK                                               0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_ADDR, HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_RMSK)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_TXC_PP_PHASE_OVR_VAL_LATCHED_BMSK                  0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A0_TXC_PP_PHASE_OVR_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00077310)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_RMSK                                                 0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_ADDR, HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_TXC_DP_ENV_OVR_VAL_LATCHED_BMSK                      0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A0_TXC_DP_ENV_OVR_VAL_LATCHED_SHFT                         0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00077314)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_RMSK                                                 0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_TXC_EP_ENV_OVR_VAL_LATCHED_BMSK                      0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A0_TXC_EP_ENV_OVR_VAL_LATCHED_SHFT                         0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00077318)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_RMSK                                           0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_TXC_DP_ROT_PHASE_INC_LATCHED_BMSK              0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A0_TXC_DP_ROT_PHASE_INC_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0007731c)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_RMSK                                          0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_TXC_DP_ROT_PHASE_INIT_LATCHED_BMSK            0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A0_TXC_DP_ROT_PHASE_INIT_LATCHED_SHFT                   0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00077320)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_RMSK                                              0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_TXC_DP_ROT_PHASE_SHIFT_LATCHED_BMSK               0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A0_TXC_DP_ROT_PHASE_SHIFT_LATCHED_SHFT                 0x0

#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00077324)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_RMSK                                                     0xffff
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_ADDR, HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_TXC_DP_IQ_GAIN_LATCHED_BMSK                              0xffff
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A0_TXC_DP_IQ_GAIN_LATCHED_SHFT                                 0x0

#define HWIO_TXC_DP_IQMC_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077328)
#define HWIO_TXC_DP_IQMC_LATCHED_A0_RMSK                                                    0x3fffffff
#define HWIO_TXC_DP_IQMC_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_LATCHED_A0_ADDR, HWIO_TXC_DP_IQMC_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_IQMC_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_IQMC_LATCHED_A0_TXC_DP_IQMC_LATCHED_BMSK                                0x3fffffff
#define HWIO_TXC_DP_IQMC_LATCHED_A0_TXC_DP_IQMC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_PEQ1_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007732c)
#define HWIO_TXC_DP_PEQ1_LATCHED_A0_RMSK                                                      0x3fffff
#define HWIO_TXC_DP_PEQ1_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_LATCHED_A0_ADDR, HWIO_TXC_DP_PEQ1_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_PEQ1_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ1_LATCHED_A0_TXC_DP_PEQ1_LATCHED_BMSK                                  0x3fffff
#define HWIO_TXC_DP_PEQ1_LATCHED_A0_TXC_DP_PEQ1_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_PEQ2_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077330)
#define HWIO_TXC_DP_PEQ2_LATCHED_A0_RMSK                                                         0x1ff
#define HWIO_TXC_DP_PEQ2_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_LATCHED_A0_ADDR, HWIO_TXC_DP_PEQ2_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_PEQ2_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_PEQ2_LATCHED_A0_TXC_DP_PEQ2_LATCHED_BMSK                                     0x1ff
#define HWIO_TXC_DP_PEQ2_LATCHED_A0_TXC_DP_PEQ2_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_DCOC_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077334)
#define HWIO_TXC_DP_DCOC_LATCHED_A0_RMSK                                                     0xfffffff
#define HWIO_TXC_DP_DCOC_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_LATCHED_A0_ADDR, HWIO_TXC_DP_DCOC_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_DCOC_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_DCOC_LATCHED_A0_TXC_DP_DCOC_LATCHED_BMSK                                 0xfffffff
#define HWIO_TXC_DP_DCOC_LATCHED_A0_TXC_DP_DCOC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DM1_CFG_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077338)
#define HWIO_TXC_DM1_CFG_LATCHED_A0_RMSK                                                        0xffff
#define HWIO_TXC_DM1_CFG_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DM1_CFG_LATCHED_A0_ADDR, HWIO_TXC_DM1_CFG_LATCHED_A0_RMSK)
#define HWIO_TXC_DM1_CFG_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DM1_CFG_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DM1_CFG_LATCHED_A0_TXC_DM1_CFG_LATCHED_BMSK                                    0xffff
#define HWIO_TXC_DM1_CFG_LATCHED_A0_TXC_DM1_CFG_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_GAIN_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007733c)
#define HWIO_TXC_EP_GAIN_LATCHED_A0_RMSK                                                        0x3fff
#define HWIO_TXC_EP_GAIN_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_LATCHED_A0_ADDR, HWIO_TXC_EP_GAIN_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_GAIN_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_GAIN_LATCHED_A0_TXC_EP_GAIN_LATCHED_BMSK                                    0x3fff
#define HWIO_TXC_EP_GAIN_LATCHED_A0_TXC_EP_GAIN_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_PEQ1_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077340)
#define HWIO_TXC_EP_PEQ1_LATCHED_A0_RMSK                                                      0x3fffff
#define HWIO_TXC_EP_PEQ1_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_LATCHED_A0_ADDR, HWIO_TXC_EP_PEQ1_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_PEQ1_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_PEQ1_LATCHED_A0_TXC_EP_PEQ1_LATCHED_BMSK                                  0x3fffff
#define HWIO_TXC_EP_PEQ1_LATCHED_A0_TXC_EP_PEQ1_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_DCOC_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077344)
#define HWIO_TXC_EP_DCOC_LATCHED_A0_RMSK                                                        0x3fff
#define HWIO_TXC_EP_DCOC_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_LATCHED_A0_ADDR, HWIO_TXC_EP_DCOC_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_DCOC_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_DCOC_LATCHED_A0_TXC_EP_DCOC_LATCHED_BMSK                                    0x3fff
#define HWIO_TXC_EP_DCOC_LATCHED_A0_TXC_EP_DCOC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077348)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_RMSK                                                   0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_ADDR, HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_TXC_EP_DM2_FINE_TAU_LATCHED_BMSK                       0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A0_TXC_EP_DM2_FINE_TAU_LATCHED_SHFT                       0x0

#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007734c)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_RMSK                                                  0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_ADDR, HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_TXC_EP_DM3_FRAC_TAU_LATCHED_BMSK                      0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A0_TXC_EP_DM3_FRAC_TAU_LATCHED_SHFT                       0x0

#define HWIO_TXC_PP_GAIN_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077350)
#define HWIO_TXC_PP_GAIN_LATCHED_A0_RMSK                                                        0xffff
#define HWIO_TXC_PP_GAIN_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_GAIN_LATCHED_A0_ADDR, HWIO_TXC_PP_GAIN_LATCHED_A0_RMSK)
#define HWIO_TXC_PP_GAIN_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_GAIN_LATCHED_A0_ADDR, m)
#define HWIO_TXC_PP_GAIN_LATCHED_A0_TXC_PP_GAIN_LATCHED_BMSK                                    0xffff
#define HWIO_TXC_PP_GAIN_LATCHED_A0_TXC_PP_GAIN_LATCHED_SHFT                                       0x0

#define HWIO_TXC_PP_SPILL_LATCHED_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00077354)
#define HWIO_TXC_PP_SPILL_LATCHED_A0_RMSK                                                      0x7ffff
#define HWIO_TXC_PP_SPILL_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_PP_SPILL_LATCHED_A0_ADDR, HWIO_TXC_PP_SPILL_LATCHED_A0_RMSK)
#define HWIO_TXC_PP_SPILL_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_SPILL_LATCHED_A0_ADDR, m)
#define HWIO_TXC_PP_SPILL_LATCHED_A0_TXC_PP_SPILL_LATCHED_BMSK                                 0x7ffff
#define HWIO_TXC_PP_SPILL_LATCHED_A0_TXC_PP_SPILL_LATCHED_SHFT                                     0x0

#define HWIO_TXC_EP_PEQ2_LATCHED_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00077358)
#define HWIO_TXC_EP_PEQ2_LATCHED_A0_RMSK                                                         0x1ff
#define HWIO_TXC_EP_PEQ2_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ2_LATCHED_A0_ADDR, HWIO_TXC_EP_PEQ2_LATCHED_A0_RMSK)
#define HWIO_TXC_EP_PEQ2_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ2_LATCHED_A0_ADDR, m)
#define HWIO_TXC_EP_PEQ2_LATCHED_A0_TXC_EP_PEQ2_LATCHED_BMSK                                     0x1ff
#define HWIO_TXC_EP_PEQ2_LATCHED_A0_TXC_EP_PEQ2_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_CFG_2_LATCHED_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007735c)
#define HWIO_TXC_DP_CFG_2_LATCHED_A0_RMSK                                                          0xf
#define HWIO_TXC_DP_CFG_2_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_2_LATCHED_A0_ADDR, HWIO_TXC_DP_CFG_2_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_CFG_2_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_2_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_CFG_2_LATCHED_A0_TXC_DP_CFG_2_LATCHED_BMSK                                     0xf
#define HWIO_TXC_DP_CFG_2_LATCHED_A0_TXC_DP_CFG_2_LATCHED_SHFT                                     0x0

#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077380)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_TXC_DP_SAWEQ_COEFF0_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A0_TXC_DP_SAWEQ_COEFF0_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077384)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_TXC_DP_SAWEQ_COEFF1_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A0_TXC_DP_SAWEQ_COEFF1_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077388)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_TXC_DP_SAWEQ_COEFF2_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A0_TXC_DP_SAWEQ_COEFF2_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007738c)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_TXC_DP_SAWEQ_COEFF3_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A0_TXC_DP_SAWEQ_COEFF3_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077390)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_TXC_DP_SAWEQ_COEFF4_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A0_TXC_DP_SAWEQ_COEFF4_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077394)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_TXC_DP_SAWEQ_COEFF5_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A0_TXC_DP_SAWEQ_COEFF5_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00077398)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_TXC_DP_SAWEQ_COEFF6_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A0_TXC_DP_SAWEQ_COEFF6_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007739c)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_ADDR, HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_TXC_DP_SAWEQ_COEFF7_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A0_TXC_DP_SAWEQ_COEFF7_LATCHED_SHFT                       0x0

#define HWIO_TXR_IQ_DAC_A0_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00079000)
#define HWIO_TXR_IQ_DAC_A0_RMSK                                                                   0x7f
#define HWIO_TXR_IQ_DAC_A0_IN          \
        in_dword_masked(HWIO_TXR_IQ_DAC_A0_ADDR, HWIO_TXR_IQ_DAC_A0_RMSK)
#define HWIO_TXR_IQ_DAC_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_IQ_DAC_A0_ADDR, m)
#define HWIO_TXR_IQ_DAC_A0_OUT(v)      \
        out_dword(HWIO_TXR_IQ_DAC_A0_ADDR,v)
#define HWIO_TXR_IQ_DAC_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_IQ_DAC_A0_ADDR,m,v,HWIO_TXR_IQ_DAC_A0_IN)
#define HWIO_TXR_IQ_DAC_A0_OPERATION_MODE_BMSK                                                    0x60
#define HWIO_TXR_IQ_DAC_A0_OPERATION_MODE_SHFT                                                     0x5
#define HWIO_TXR_IQ_DAC_A0_SLAVE_MODE_BMSK                                                        0x10
#define HWIO_TXR_IQ_DAC_A0_SLAVE_MODE_SHFT                                                         0x4
#define HWIO_TXR_IQ_DAC_A0_SECOND_UPX2_EN_BMSK                                                     0x8
#define HWIO_TXR_IQ_DAC_A0_SECOND_UPX2_EN_SHFT                                                     0x3
#define HWIO_TXR_IQ_DAC_A0_FIRST_UPX2_EN_BMSK                                                      0x4
#define HWIO_TXR_IQ_DAC_A0_FIRST_UPX2_EN_SHFT                                                      0x2
#define HWIO_TXR_IQ_DAC_A0_UPX8_EN_BMSK                                                            0x2
#define HWIO_TXR_IQ_DAC_A0_UPX8_EN_SHFT                                                            0x1
#define HWIO_TXR_IQ_DAC_A0_SPECTRAL_INVERSION_BMSK                                                 0x1
#define HWIO_TXR_IQ_DAC_A0_SPECTRAL_INVERSION_SHFT                                                 0x0

#define HWIO_TXR_STR_CTRL_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00079008)
#define HWIO_TXR_STR_CTRL_A0_RMSK                                                                  0xf
#define HWIO_TXR_STR_CTRL_A0_IN          \
        in_dword_masked(HWIO_TXR_STR_CTRL_A0_ADDR, HWIO_TXR_STR_CTRL_A0_RMSK)
#define HWIO_TXR_STR_CTRL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_STR_CTRL_A0_ADDR, m)
#define HWIO_TXR_STR_CTRL_A0_OUT(v)      \
        out_dword(HWIO_TXR_STR_CTRL_A0_ADDR,v)
#define HWIO_TXR_STR_CTRL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_STR_CTRL_A0_ADDR,m,v,HWIO_TXR_STR_CTRL_A0_IN)
#define HWIO_TXR_STR_CTRL_A0_STR_MODE_SEL_BMSK                                                     0x8
#define HWIO_TXR_STR_CTRL_A0_STR_MODE_SEL_SHFT                                                     0x3
#define HWIO_TXR_STR_CTRL_A0_MODE_WR_PTR_VAL_BMSK                                                  0x7
#define HWIO_TXR_STR_CTRL_A0_MODE_WR_PTR_VAL_SHFT                                                  0x0

#define HWIO_TXR_PDA_CTRL_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007900c)
#define HWIO_TXR_PDA_CTRL_A0_RMSK                                                           0xffffffff
#define HWIO_TXR_PDA_CTRL_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_A0_ADDR, HWIO_TXR_PDA_CTRL_A0_RMSK)
#define HWIO_TXR_PDA_CTRL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_A0_ADDR, m)
#define HWIO_TXR_PDA_CTRL_A0_OUT(v)      \
        out_dword(HWIO_TXR_PDA_CTRL_A0_ADDR,v)
#define HWIO_TXR_PDA_CTRL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_CTRL_A0_ADDR,m,v,HWIO_TXR_PDA_CTRL_A0_IN)
#define HWIO_TXR_PDA_CTRL_A0_PDA_CTRL_WD_BMSK                                               0xffffffff
#define HWIO_TXR_PDA_CTRL_A0_PDA_CTRL_WD_SHFT                                                      0x0

#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00079010)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_RMSK                                                        0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_ADDR, HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_RMSK)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_ADDR, m)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_OUT(v)      \
        out_dword(HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_ADDR,v)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_ADDR,m,v,HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_IN)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_UPDATE_CTRL_BMSK                                            0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A0_UPDATE_CTRL_SHFT                                            0x0

#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00079014)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_RMSK                                                 0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_ADDR, HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_RMSK)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_ADDR, m)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_OUT(v)      \
        out_dword(HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_ADDR,v)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_ADDR,m,v,HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_IN)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_PDA_CTRL_WD_OFFSET_BMSK                              0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A0_PDA_CTRL_WD_OFFSET_SHFT                                     0x0

#define HWIO_TXR_PDA_OFFSET_CMD_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00079018)
#define HWIO_TXR_PDA_OFFSET_CMD_A0_RMSK                                                            0x1
#define HWIO_TXR_PDA_OFFSET_CMD_A0_OUT(v)      \
        out_dword(HWIO_TXR_PDA_OFFSET_CMD_A0_ADDR,v)
#define HWIO_TXR_PDA_OFFSET_CMD_A0_WR_PDA_OFFSET_BMSK                                              0x1
#define HWIO_TXR_PDA_OFFSET_CMD_A0_WR_PDA_OFFSET_SHFT                                              0x0

#define HWIO_TXR_PPDSM_CTL_A0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007901c)
#define HWIO_TXR_PPDSM_CTL_A0_RMSK                                                                 0x3
#define HWIO_TXR_PPDSM_CTL_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_A0_ADDR, HWIO_TXR_PPDSM_CTL_A0_RMSK)
#define HWIO_TXR_PPDSM_CTL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_A0_ADDR, m)
#define HWIO_TXR_PPDSM_CTL_A0_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_CTL_A0_ADDR,v)
#define HWIO_TXR_PPDSM_CTL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_CTL_A0_ADDR,m,v,HWIO_TXR_PPDSM_CTL_A0_IN)
#define HWIO_TXR_PPDSM_CTL_A0_EV_MODE_SEL_BMSK                                                     0x2
#define HWIO_TXR_PPDSM_CTL_A0_EV_MODE_SEL_SHFT                                                     0x1
#define HWIO_TXR_PPDSM_CTL_A0_BIT_REDUCE_BMSK                                                      0x1
#define HWIO_TXR_PPDSM_CTL_A0_BIT_REDUCE_SHFT                                                      0x0

#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00079020)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_RMSK                                                 0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_ADDR, HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_ADDR,v)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_ADDR,m,v,HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_IN)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_VALUE_BMSK                                           0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A0_VALUE_SHFT                                                  0x0

#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00079024)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_RMSK                                                      0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_A0_ADDR, HWIO_TXR_PPDSM_OVERRIDE_REP_A0_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_A0_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_OVERRIDE_REP_A0_ADDR,v)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_OVERRIDE_REP_A0_ADDR,m,v,HWIO_TXR_PPDSM_OVERRIDE_REP_A0_IN)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_LEN_BMSK                                                  0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A0_LEN_SHFT                                                    0x0

#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00079028)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_RMSK                                                    0xffffffff
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_IN          \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_A_A0_ADDR, HWIO_TXR_FIFO_PTR_DIFF_A_A0_RMSK)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_A_A0_ADDR, m)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF3_BMSK                                               0xff000000
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF3_SHFT                                                     0x18
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF2_BMSK                                                 0xff0000
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF2_SHFT                                                     0x10
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF1_BMSK                                                   0xff00
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF1_SHFT                                                      0x8
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF0_BMSK                                                     0xff
#define HWIO_TXR_FIFO_PTR_DIFF_A_A0_DIF0_SHFT                                                      0x0

#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007902c)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_RMSK                                                    0xffffffff
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_IN          \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_B_A0_ADDR, HWIO_TXR_FIFO_PTR_DIFF_B_A0_RMSK)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_B_A0_ADDR, m)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF7_BMSK                                               0xff000000
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF7_SHFT                                                     0x18
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF6_BMSK                                                 0xff0000
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF6_SHFT                                                     0x10
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF5_BMSK                                                   0xff00
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF5_SHFT                                                      0x8
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF4_BMSK                                                     0xff
#define HWIO_TXR_FIFO_PTR_DIFF_B_A0_DIF4_SHFT                                                      0x0

#define HWIO_TXR_FIFO_STATUS_A_A0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00079030)
#define HWIO_TXR_FIFO_STATUS_A_A0_RMSK                                                      0x3fffffff
#define HWIO_TXR_FIFO_STATUS_A_A0_IN          \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_A_A0_ADDR, HWIO_TXR_FIFO_STATUS_A_A0_RMSK)
#define HWIO_TXR_FIFO_STATUS_A_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_A_A0_ADDR, m)
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR4_BMSK                                              0x3f000000
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR4_SHFT                                                    0x18
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR3_BMSK                                                0xfc0000
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR3_SHFT                                                    0x12
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR2_BMSK                                                 0x3f000
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR2_SHFT                                                     0xc
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR1_BMSK                                                   0xfc0
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR1_SHFT                                                     0x6
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR0_BMSK                                                    0x3f
#define HWIO_TXR_FIFO_STATUS_A_A0_WR_PTR0_SHFT                                                     0x0

#define HWIO_TXR_FIFO_STATUS_B_A0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00079034)
#define HWIO_TXR_FIFO_STATUS_B_A0_RMSK                                                         0x3ffff
#define HWIO_TXR_FIFO_STATUS_B_A0_IN          \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_B_A0_ADDR, HWIO_TXR_FIFO_STATUS_B_A0_RMSK)
#define HWIO_TXR_FIFO_STATUS_B_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_B_A0_ADDR, m)
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR7_BMSK                                                 0x3f000
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR7_SHFT                                                     0xc
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR6_BMSK                                                   0xfc0
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR6_SHFT                                                     0x6
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR5_BMSK                                                    0x3f
#define HWIO_TXR_FIFO_STATUS_B_A0_WR_PTR5_SHFT                                                     0x0

#define HWIO_TXR_FIFO_CMD_A0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00079038)
#define HWIO_TXR_FIFO_CMD_A0_RMSK                                                                  0x3
#define HWIO_TXR_FIFO_CMD_A0_OUT(v)      \
        out_dword(HWIO_TXR_FIFO_CMD_A0_ADDR,v)
#define HWIO_TXR_FIFO_CMD_A0_RD_PTR_ADJ_BMSK                                                       0x2
#define HWIO_TXR_FIFO_CMD_A0_RD_PTR_ADJ_SHFT                                                       0x1
#define HWIO_TXR_FIFO_CMD_A0_UPDATE_PTR_BMSK                                                       0x1
#define HWIO_TXR_FIFO_CMD_A0_UPDATE_PTR_SHFT                                                       0x0

#define HWIO_TXR_FIFO_CTRL_A0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007903c)
#define HWIO_TXR_FIFO_CTRL_A0_RMSK                                                                0xcc
#define HWIO_TXR_FIFO_CTRL_A0_IN          \
        in_dword_masked(HWIO_TXR_FIFO_CTRL_A0_ADDR, HWIO_TXR_FIFO_CTRL_A0_RMSK)
#define HWIO_TXR_FIFO_CTRL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_CTRL_A0_ADDR, m)
#define HWIO_TXR_FIFO_CTRL_A0_OUT(v)      \
        out_dword(HWIO_TXR_FIFO_CTRL_A0_ADDR,v)
#define HWIO_TXR_FIFO_CTRL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_FIFO_CTRL_A0_ADDR,m,v,HWIO_TXR_FIFO_CTRL_A0_IN)
#define HWIO_TXR_FIFO_CTRL_A0_PTR_OP_VAL_BMSK                                                     0xc0
#define HWIO_TXR_FIFO_CTRL_A0_PTR_OP_VAL_SHFT                                                      0x6
#define HWIO_TXR_FIFO_CTRL_A0_RD_PTR_ADJ_BMSK                                                      0xc
#define HWIO_TXR_FIFO_CTRL_A0_RD_PTR_ADJ_SHFT                                                      0x2

#define HWIO_TXR_STREAM_IF_CTRL_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00079040)
#define HWIO_TXR_STREAM_IF_CTRL_A0_RMSK                                                           0x3f
#define HWIO_TXR_STREAM_IF_CTRL_A0_IN          \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_A0_ADDR, HWIO_TXR_STREAM_IF_CTRL_A0_RMSK)
#define HWIO_TXR_STREAM_IF_CTRL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_A0_ADDR, m)
#define HWIO_TXR_STREAM_IF_CTRL_A0_OUT(v)      \
        out_dword(HWIO_TXR_STREAM_IF_CTRL_A0_ADDR,v)
#define HWIO_TXR_STREAM_IF_CTRL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_STREAM_IF_CTRL_A0_ADDR,m,v,HWIO_TXR_STREAM_IF_CTRL_A0_IN)
#define HWIO_TXR_STREAM_IF_CTRL_A0_FORMAT_BMSK                                                    0x30
#define HWIO_TXR_STREAM_IF_CTRL_A0_FORMAT_SHFT                                                     0x4
#define HWIO_TXR_STREAM_IF_CTRL_A0_OUT_SEL_BMSK                                                    0xc
#define HWIO_TXR_STREAM_IF_CTRL_A0_OUT_SEL_SHFT                                                    0x2
#define HWIO_TXR_STREAM_IF_CTRL_A0_IN_SEL_BMSK                                                     0x3
#define HWIO_TXR_STREAM_IF_CTRL_A0_IN_SEL_SHFT                                                     0x0

#define HWIO_TXR_FMT_CONV_CTL_A0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00079050)
#define HWIO_TXR_FMT_CONV_CTL_A0_RMSK                                                              0x1
#define HWIO_TXR_FMT_CONV_CTL_A0_IN          \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_A0_ADDR, HWIO_TXR_FMT_CONV_CTL_A0_RMSK)
#define HWIO_TXR_FMT_CONV_CTL_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_A0_ADDR, m)
#define HWIO_TXR_FMT_CONV_CTL_A0_OUT(v)      \
        out_dword(HWIO_TXR_FMT_CONV_CTL_A0_ADDR,v)
#define HWIO_TXR_FMT_CONV_CTL_A0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_FMT_CONV_CTL_A0_ADDR,m,v,HWIO_TXR_FMT_CONV_CTL_A0_IN)
#define HWIO_TXR_FMT_CONV_CTL_A0_BYPASS_FORMAT_CONVERSION_BMSK                                     0x1
#define HWIO_TXR_FMT_CONV_CTL_A0_BYPASS_FORMAT_CONVERSION_SHFT                                     0x0

#define HWIO_TXR_IQ_DAC_CURRENT_A0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00079054)
#define HWIO_TXR_IQ_DAC_CURRENT_A0_RMSK                                                           0x7f
#define HWIO_TXR_IQ_DAC_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_IQ_DAC_CURRENT_A0_ADDR, HWIO_TXR_IQ_DAC_CURRENT_A0_RMSK)
#define HWIO_TXR_IQ_DAC_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_IQ_DAC_CURRENT_A0_ADDR, m)
#define HWIO_TXR_IQ_DAC_CURRENT_A0_OPERATION_MODE_BMSK                                            0x60
#define HWIO_TXR_IQ_DAC_CURRENT_A0_OPERATION_MODE_SHFT                                             0x5
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SLAVE_MODE_BMSK                                                0x10
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SLAVE_MODE_SHFT                                                 0x4
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SECOND_UPX2_EN_BMSK                                             0x8
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SECOND_UPX2_EN_SHFT                                             0x3
#define HWIO_TXR_IQ_DAC_CURRENT_A0_FIRST_UPX2_EN_BMSK                                              0x4
#define HWIO_TXR_IQ_DAC_CURRENT_A0_FIRST_UPX2_EN_SHFT                                              0x2
#define HWIO_TXR_IQ_DAC_CURRENT_A0_UPX8_EN_BMSK                                                    0x2
#define HWIO_TXR_IQ_DAC_CURRENT_A0_UPX8_EN_SHFT                                                    0x1
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SPECTRAL_INVERSION_BMSK                                         0x1
#define HWIO_TXR_IQ_DAC_CURRENT_A0_SPECTRAL_INVERSION_SHFT                                         0x0

#define HWIO_TXR_STR_CTRL_CURRENT_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00079058)
#define HWIO_TXR_STR_CTRL_CURRENT_A0_RMSK                                                          0xf
#define HWIO_TXR_STR_CTRL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_STR_CTRL_CURRENT_A0_ADDR, HWIO_TXR_STR_CTRL_CURRENT_A0_RMSK)
#define HWIO_TXR_STR_CTRL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_STR_CTRL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_STR_CTRL_CURRENT_A0_STR_MODE_SEL_BMSK                                             0x8
#define HWIO_TXR_STR_CTRL_CURRENT_A0_STR_MODE_SEL_SHFT                                             0x3
#define HWIO_TXR_STR_CTRL_CURRENT_A0_MODE_WR_PTR_VAL_BMSK                                          0x7
#define HWIO_TXR_STR_CTRL_CURRENT_A0_MODE_WR_PTR_VAL_SHFT                                          0x0

#define HWIO_TXR_PDA_CTRL_CURRENT_A0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007905c)
#define HWIO_TXR_PDA_CTRL_CURRENT_A0_RMSK                                                   0xffffffff
#define HWIO_TXR_PDA_CTRL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_CURRENT_A0_ADDR, HWIO_TXR_PDA_CTRL_CURRENT_A0_RMSK)
#define HWIO_TXR_PDA_CTRL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PDA_CTRL_CURRENT_A0_PDA_CTRL_WD_BMSK                                       0xffffffff
#define HWIO_TXR_PDA_CTRL_CURRENT_A0_PDA_CTRL_WD_SHFT                                              0x0

#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00079060)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_RMSK                                                0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_ADDR, HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_RMSK)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_UPDATE_CTRL_BMSK                                    0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A0_UPDATE_CTRL_SHFT                                    0x0

#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00079064)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_RMSK                                         0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_ADDR, HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_RMSK)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_PDA_CTRL_WD_OFFSET_BMSK                      0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A0_PDA_CTRL_WD_OFFSET_SHFT                             0x0

#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00079068)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_RMSK                                                    0x1
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_ADDR, HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_RMSK)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_WR_PDA_OFFSET_BMSK                                      0x1
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A0_WR_PDA_OFFSET_SHFT                                      0x0

#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007906c)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_RMSK                                                         0x3
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_CURRENT_A0_ADDR, HWIO_TXR_PPDSM_CTL_CURRENT_A0_RMSK)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_EV_MODE_SEL_BMSK                                             0x2
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_EV_MODE_SEL_SHFT                                             0x1
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_BIT_REDUCE_BMSK                                              0x1
#define HWIO_TXR_PPDSM_CTL_CURRENT_A0_BIT_REDUCE_SHFT                                              0x0

#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00079070)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_RMSK                                         0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_ADDR, HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_VALUE_BMSK                                   0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A0_VALUE_SHFT                                          0x0

#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00079074)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_RMSK                                              0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_ADDR, HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_LEN_BMSK                                          0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A0_LEN_SHFT                                            0x0

#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00079078)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_RMSK                                                   0x3f
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_ADDR, HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_RMSK)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_FORMAT_BMSK                                            0x30
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_FORMAT_SHFT                                             0x4
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_OUT_SEL_BMSK                                            0xc
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_OUT_SEL_SHFT                                            0x2
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_IN_SEL_BMSK                                             0x3
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A0_IN_SEL_SHFT                                             0x0

#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0007907c)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_RMSK                                                      0x1
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_IN          \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_ADDR, HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_RMSK)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_INM(m)      \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_ADDR, m)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_BYPASS_FORMAT_CONVERSION_BMSK                             0x1
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A0_BYPASS_FORMAT_CONVERSION_SHFT                             0x0

#define HWIO_TXC_TECH_SEL_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00078000)
#define HWIO_TXC_TECH_SEL_A1_RMSK                                                                  0x7
#define HWIO_TXC_TECH_SEL_A1_IN          \
        in_dword_masked(HWIO_TXC_TECH_SEL_A1_ADDR, HWIO_TXC_TECH_SEL_A1_RMSK)
#define HWIO_TXC_TECH_SEL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_TECH_SEL_A1_ADDR, m)
#define HWIO_TXC_TECH_SEL_A1_OUT(v)      \
        out_dword(HWIO_TXC_TECH_SEL_A1_ADDR,v)
#define HWIO_TXC_TECH_SEL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TECH_SEL_A1_ADDR,m,v,HWIO_TXC_TECH_SEL_A1_IN)
#define HWIO_TXC_TECH_SEL_A1_TECH_SEL_BMSK                                                         0x7
#define HWIO_TXC_TECH_SEL_A1_TECH_SEL_SHFT                                                         0x0

#define HWIO_TXC_DP_CFG_A1_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00078004)
#define HWIO_TXC_DP_CFG_A1_RMSK                                                             0xfffffffe
#define HWIO_TXC_DP_CFG_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_A1_ADDR, HWIO_TXC_DP_CFG_A1_RMSK)
#define HWIO_TXC_DP_CFG_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_A1_ADDR, m)
#define HWIO_TXC_DP_CFG_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_CFG_A1_ADDR,v)
#define HWIO_TXC_DP_CFG_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_CFG_A1_ADDR,m,v,HWIO_TXC_DP_CFG_A1_IN)
#define HWIO_TXC_DP_CFG_A1_EP_SORU_ENABLE_BMSK                                              0x80000000
#define HWIO_TXC_DP_CFG_A1_EP_SORU_ENABLE_SHFT                                                    0x1f
#define HWIO_TXC_DP_CFG_A1_DP_PRUP2_MC_ENABLE_BMSK                                          0x40000000
#define HWIO_TXC_DP_CFG_A1_DP_PRUP2_MC_ENABLE_SHFT                                                0x1e
#define HWIO_TXC_DP_CFG_A1_DP_PRUP1_MC_ENABLE_BMSK                                          0x20000000
#define HWIO_TXC_DP_CFG_A1_DP_PRUP1_MC_ENABLE_SHFT                                                0x1d
#define HWIO_TXC_DP_CFG_A1_DP_SORU_ENABLE_BMSK                                              0x10000000
#define HWIO_TXC_DP_CFG_A1_DP_SORU_ENABLE_SHFT                                                    0x1c
#define HWIO_TXC_DP_CFG_A1_DP_SAWEQ_NUMTAPS_BMSK                                             0xc000000
#define HWIO_TXC_DP_CFG_A1_DP_SAWEQ_NUMTAPS_SHFT                                                  0x1a
#define HWIO_TXC_DP_CFG_A1_EP_PEQ1_ENABLE_BMSK                                               0x2000000
#define HWIO_TXC_DP_CFG_A1_EP_PEQ1_ENABLE_SHFT                                                    0x19
#define HWIO_TXC_DP_CFG_A1_DP_BBPD_ENABLE_BMSK                                               0x1000000
#define HWIO_TXC_DP_CFG_A1_DP_BBPD_ENABLE_SHFT                                                    0x18
#define HWIO_TXC_DP_CFG_A1_DP_UP2_ENABLE_BMSK                                                 0x800000
#define HWIO_TXC_DP_CFG_A1_DP_UP2_ENABLE_SHFT                                                     0x17
#define HWIO_TXC_DP_CFG_A1_DP_UP1_ENABLE_BMSK                                                 0x400000
#define HWIO_TXC_DP_CFG_A1_DP_UP1_ENABLE_SHFT                                                     0x16
#define HWIO_TXC_DP_CFG_A1_DP_PEQ2_ENABLE_BMSK                                                0x200000
#define HWIO_TXC_DP_CFG_A1_DP_PEQ2_ENABLE_SHFT                                                    0x15
#define HWIO_TXC_DP_CFG_A1_DP_PEQ1_ENABLE_BMSK                                                0x100000
#define HWIO_TXC_DP_CFG_A1_DP_PEQ1_ENABLE_SHFT                                                    0x14
#define HWIO_TXC_DP_CFG_A1_DP_IQMC_ENABLE_BMSK                                                 0x80000
#define HWIO_TXC_DP_CFG_A1_DP_IQMC_ENABLE_SHFT                                                    0x13
#define HWIO_TXC_DP_CFG_A1_ACC_PHASE_ENABLE_BMSK                                               0x40000
#define HWIO_TXC_DP_CFG_A1_ACC_PHASE_ENABLE_SHFT                                                  0x12
#define HWIO_TXC_DP_CFG_A1_PP_PHASE_RFPD_ENABLE_BMSK                                           0x20000
#define HWIO_TXC_DP_CFG_A1_PP_PHASE_RFPD_ENABLE_SHFT                                              0x11
#define HWIO_TXC_DP_CFG_A1_DP_PHASE_RFPD_ENABLE_BMSK                                           0x10000
#define HWIO_TXC_DP_CFG_A1_DP_PHASE_RFPD_ENABLE_SHFT                                              0x10
#define HWIO_TXC_DP_CFG_A1_EP_ENV_RFPD_ENABLE_BMSK                                              0x8000
#define HWIO_TXC_DP_CFG_A1_EP_ENV_RFPD_ENABLE_SHFT                                                 0xf
#define HWIO_TXC_DP_CFG_A1_DP_ENV_RFPD_ENABLE_BMSK                                              0x4000
#define HWIO_TXC_DP_CFG_A1_DP_ENV_RFPD_ENABLE_SHFT                                                 0xe
#define HWIO_TXC_DP_CFG_A1_PP_PHASE_OVR_ENABLE_BMSK                                             0x2000
#define HWIO_TXC_DP_CFG_A1_PP_PHASE_OVR_ENABLE_SHFT                                                0xd
#define HWIO_TXC_DP_CFG_A1_DP_PHASE_OVR_ENABLE_BMSK                                             0x1000
#define HWIO_TXC_DP_CFG_A1_DP_PHASE_OVR_ENABLE_SHFT                                                0xc
#define HWIO_TXC_DP_CFG_A1_EP_ENV_OVR_ENABLE_BMSK                                                0x800
#define HWIO_TXC_DP_CFG_A1_EP_ENV_OVR_ENABLE_SHFT                                                  0xb
#define HWIO_TXC_DP_CFG_A1_DP_ENV_OVR_ENABLE_BMSK                                                0x400
#define HWIO_TXC_DP_CFG_A1_DP_ENV_OVR_ENABLE_SHFT                                                  0xa
#define HWIO_TXC_DP_CFG_A1_POLAR_CONV_ENABLE_BMSK                                                0x200
#define HWIO_TXC_DP_CFG_A1_POLAR_CONV_ENABLE_SHFT                                                  0x9
#define HWIO_TXC_DP_CFG_A1_PP_PATH_ENABLE_BMSK                                                   0x100
#define HWIO_TXC_DP_CFG_A1_PP_PATH_ENABLE_SHFT                                                     0x8
#define HWIO_TXC_DP_CFG_A1_EP_PATH_ENABLE_BMSK                                                    0x80
#define HWIO_TXC_DP_CFG_A1_EP_PATH_ENABLE_SHFT                                                     0x7
#define HWIO_TXC_DP_CFG_A1_DP_IQ_PATH_ENABLE_BMSK                                                 0x40
#define HWIO_TXC_DP_CFG_A1_DP_IQ_PATH_ENABLE_SHFT                                                  0x6
#define HWIO_TXC_DP_CFG_A1_DP_ENV_SCALE_ENABLE_BMSK                                               0x20
#define HWIO_TXC_DP_CFG_A1_DP_ENV_SCALE_ENABLE_SHFT                                                0x5
#define HWIO_TXC_DP_CFG_A1_DP_PRUP2_ENABLE_BMSK                                                   0x10
#define HWIO_TXC_DP_CFG_A1_DP_PRUP2_ENABLE_SHFT                                                    0x4
#define HWIO_TXC_DP_CFG_A1_DP_PRUP1_ENABLE_BMSK                                                    0x8
#define HWIO_TXC_DP_CFG_A1_DP_PRUP1_ENABLE_SHFT                                                    0x3
#define HWIO_TXC_DP_CFG_A1_EP_DT_ENABLE_BMSK                                                       0x4
#define HWIO_TXC_DP_CFG_A1_EP_DT_ENABLE_SHFT                                                       0x2
#define HWIO_TXC_DP_CFG_A1_TWO_SAMPLES_CYCLE_BMSK                                                  0x2
#define HWIO_TXC_DP_CFG_A1_TWO_SAMPLES_CYCLE_SHFT                                                  0x1

#define HWIO_TXC_DP_CFG_2_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00078008)
#define HWIO_TXC_DP_CFG_2_A1_RMSK                                                                  0x3
#define HWIO_TXC_DP_CFG_2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_2_A1_ADDR, HWIO_TXC_DP_CFG_2_A1_RMSK)
#define HWIO_TXC_DP_CFG_2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_2_A1_ADDR, m)
#define HWIO_TXC_DP_CFG_2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_CFG_2_A1_ADDR,v)
#define HWIO_TXC_DP_CFG_2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_CFG_2_A1_ADDR,m,v,HWIO_TXC_DP_CFG_2_A1_IN)
#define HWIO_TXC_DP_CFG_2_A1_DP_UP2_MC_ENABLE_BMSK                                                 0x2
#define HWIO_TXC_DP_CFG_2_A1_DP_UP2_MC_ENABLE_SHFT                                                 0x1
#define HWIO_TXC_DP_CFG_2_A1_EP_PEQ2_ENABLE_BMSK                                                   0x1
#define HWIO_TXC_DP_CFG_2_A1_EP_PEQ2_ENABLE_SHFT                                                   0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00078010)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_RMSK                                                        0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_A1_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_A1_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_A1_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_SCALE_VAL_A1_ADDR,v)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_SCALE_VAL_A1_ADDR,m,v,HWIO_TXC_DP_ENV_SCALE_VAL_A1_IN)
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_DP_ENV_SCALE_VAL_BMSK                                       0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_A1_DP_ENV_SCALE_VAL_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00078014)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_RMSK                                                   0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_ADDR,m,v,HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_IN)
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_DP_ENV_SCALE_VAL_BMSK                                  0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_SET2_A1_DP_ENV_SCALE_VAL_SHFT                                    0x0

#define HWIO_TXC_DP_RAMP_ARM_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00078024)
#define HWIO_TXC_DP_RAMP_ARM_A1_RMSK                                                               0x1
#define HWIO_TXC_DP_RAMP_ARM_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_ARM_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_ARM_A1_DP_PA_LUT_ARM_BMSK                                                 0x1
#define HWIO_TXC_DP_RAMP_ARM_A1_DP_PA_LUT_ARM_SHFT                                                 0x0

#define HWIO_TXC_DP_RAMP_START_TIME_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00078028)
#define HWIO_TXC_DP_RAMP_START_TIME_A1_RMSK                                                    0xfffff
#define HWIO_TXC_DP_RAMP_START_TIME_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_START_TIME_A1_ADDR, HWIO_TXC_DP_RAMP_START_TIME_A1_RMSK)
#define HWIO_TXC_DP_RAMP_START_TIME_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_START_TIME_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_START_TIME_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_START_TIME_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_START_TIME_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_START_TIME_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_START_TIME_A1_IN)
#define HWIO_TXC_DP_RAMP_START_TIME_A1_PA_ENV_TRANSITION_START_TIME_BMSK                       0xfffff
#define HWIO_TXC_DP_RAMP_START_TIME_A1_PA_ENV_TRANSITION_START_TIME_SHFT                           0x0

#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00078038)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_RMSK                                                     0x7fff
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_ADDR, HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_IN)
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_LENGTH_BMSK                                              0x7f00
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_LENGTH_SHFT                                                 0x8
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_START_ADDRESS_BMSK                                         0xff
#define HWIO_TXC_DP_RAMP_SLOT_A_CFG_A1_START_ADDRESS_SHFT                                          0x0

#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007803c)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_RMSK                                                     0x7fff
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_ADDR, HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_IN)
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_LENGTH_BMSK                                              0x7f00
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_LENGTH_SHFT                                                 0x8
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_START_ADDRESS_BMSK                                         0xff
#define HWIO_TXC_DP_RAMP_SLOT_B_CFG_A1_START_ADDRESS_SHFT                                          0x0

#define HWIO_TXC_DP_RAMP_GAP_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00078040)
#define HWIO_TXC_DP_RAMP_GAP_A1_RMSK                                                            0xffff
#define HWIO_TXC_DP_RAMP_GAP_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_GAP_A1_ADDR, HWIO_TXC_DP_RAMP_GAP_A1_RMSK)
#define HWIO_TXC_DP_RAMP_GAP_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_GAP_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_GAP_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_GAP_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_GAP_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_GAP_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_GAP_A1_IN)
#define HWIO_TXC_DP_RAMP_GAP_A1_TRANSITION_GAP_BMSK                                             0xffff
#define HWIO_TXC_DP_RAMP_GAP_A1_TRANSITION_GAP_SHFT                                                0x0

#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00078080)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_RMSK                                                       0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_A1_ADDR, HWIO_TXC_DP_PHASE_OVR_VAL_A1_RMSK)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_A1_ADDR, m)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_PHASE_OVR_VAL_A1_ADDR,v)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PHASE_OVR_VAL_A1_ADDR,m,v,HWIO_TXC_DP_PHASE_OVR_VAL_A1_IN)
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_DP_PHASE_OVR_VAL_BMSK                                      0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_A1_DP_PHASE_OVR_VAL_SHFT                                         0x0

#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00078084)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_RMSK                                                       0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_A1_ADDR, HWIO_TXC_PP_PHASE_OVR_VAL_A1_RMSK)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_A1_ADDR, m)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_PP_PHASE_OVR_VAL_A1_ADDR,v)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_PHASE_OVR_VAL_A1_ADDR,m,v,HWIO_TXC_PP_PHASE_OVR_VAL_A1_IN)
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_PP_PHASE_OVR_VAL_BMSK                                      0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_A1_PP_PHASE_OVR_VAL_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_OVR_VAL_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00078088)
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_RMSK                                                         0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_A1_ADDR, HWIO_TXC_DP_ENV_OVR_VAL_A1_RMSK)
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_A1_ADDR, m)
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ENV_OVR_VAL_A1_ADDR,v)
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ENV_OVR_VAL_A1_ADDR,m,v,HWIO_TXC_DP_ENV_OVR_VAL_A1_IN)
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_DP_ENV_OVR_VAL_BMSK                                          0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_A1_DP_ENV_OVR_VAL_SHFT                                             0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007808c)
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_RMSK                                                         0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_A1_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_A1_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_A1_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_ENV_OVR_VAL_A1_ADDR,v)
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_ENV_OVR_VAL_A1_ADDR,m,v,HWIO_TXC_EP_ENV_OVR_VAL_A1_IN)
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_EP_ENV_OVR_VAL_BMSK                                          0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_A1_EP_ENV_OVR_VAL_SHFT                                             0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00078090)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_RMSK                                                    0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_ADDR,v)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_ADDR,m,v,HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_IN)
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_EP_ENV_OVR_VAL_BMSK                                     0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_SET2_A1_EP_ENV_OVR_VAL_SHFT                                        0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000780a0)
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_RMSK                                                   0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INC_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INC_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INC_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_DP_ROT_PHASE_INC_BMSK                                  0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_A1_DP_ROT_PHASE_INC_SHFT                                         0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000780a4)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_RMSK                                              0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_DP_ROT_PHASE_INC_BMSK                             0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_SET2_A1_DP_ROT_PHASE_INC_SHFT                                    0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000780a8)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_RMSK                                                  0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INIT_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INIT_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INIT_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_DP_ROT_PHASE_INIT_BMSK                                0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_A1_DP_ROT_PHASE_INIT_SHFT                                       0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x000780ac)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_RMSK                                             0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_DP_ROT_PHASE_INIT_BMSK                           0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_SET2_A1_DP_ROT_PHASE_INIT_SHFT                                  0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000780b0)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_RMSK                                                      0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_DP_ROT_PHASE_SHIFT_BMSK                                   0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_A1_DP_ROT_PHASE_SHIFT_SHFT                                     0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000780b4)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_RMSK                                                 0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_ADDR,m,v,HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_IN)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_DP_ROT_PHASE_SHIFT_BMSK                              0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_SET2_A1_DP_ROT_PHASE_SHIFT_SHFT                                0x0

#define HWIO_TXC_DP_IQ_GAIN_A1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000780b8)
#define HWIO_TXC_DP_IQ_GAIN_A1_RMSK                                                             0xffff
#define HWIO_TXC_DP_IQ_GAIN_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_A1_ADDR, HWIO_TXC_DP_IQ_GAIN_A1_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_A1_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQ_GAIN_A1_ADDR,v)
#define HWIO_TXC_DP_IQ_GAIN_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQ_GAIN_A1_ADDR,m,v,HWIO_TXC_DP_IQ_GAIN_A1_IN)
#define HWIO_TXC_DP_IQ_GAIN_A1_DP_IQ_GAIN_BMSK                                                  0xffff
#define HWIO_TXC_DP_IQ_GAIN_A1_DP_IQ_GAIN_SHFT                                                     0x0

#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000780bc)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_SET2_A1_ADDR, HWIO_TXC_DP_IQ_GAIN_SET2_A1_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQ_GAIN_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQ_GAIN_SET2_A1_ADDR,m,v,HWIO_TXC_DP_IQ_GAIN_SET2_A1_IN)
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_DP_IQ_GAIN_BMSK                                             0xffff
#define HWIO_TXC_DP_IQ_GAIN_SET2_A1_DP_IQ_GAIN_SHFT                                                0x0

#define HWIO_TXC_DP_IQMC_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000780d0)
#define HWIO_TXC_DP_IQMC_A1_RMSK                                                            0x3fffffff
#define HWIO_TXC_DP_IQMC_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_A1_ADDR, HWIO_TXC_DP_IQMC_A1_RMSK)
#define HWIO_TXC_DP_IQMC_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_A1_ADDR, m)
#define HWIO_TXC_DP_IQMC_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQMC_A1_ADDR,v)
#define HWIO_TXC_DP_IQMC_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQMC_A1_ADDR,m,v,HWIO_TXC_DP_IQMC_A1_IN)
#define HWIO_TXC_DP_IQMC_A1_IQMC_ALPHA_M1_BMSK                                              0x3fff8000
#define HWIO_TXC_DP_IQMC_A1_IQMC_ALPHA_M1_SHFT                                                     0xf
#define HWIO_TXC_DP_IQMC_A1_IQMC_BETA_BMSK                                                      0x7fff
#define HWIO_TXC_DP_IQMC_A1_IQMC_BETA_SHFT                                                         0x0

#define HWIO_TXC_DP_IQMC_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000780d4)
#define HWIO_TXC_DP_IQMC_SET2_A1_RMSK                                                       0x3fffffff
#define HWIO_TXC_DP_IQMC_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_SET2_A1_ADDR, HWIO_TXC_DP_IQMC_SET2_A1_RMSK)
#define HWIO_TXC_DP_IQMC_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_IQMC_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_IQMC_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_IQMC_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_IQMC_SET2_A1_ADDR,m,v,HWIO_TXC_DP_IQMC_SET2_A1_IN)
#define HWIO_TXC_DP_IQMC_SET2_A1_IQMC_ALPHA_M1_BMSK                                         0x3fff8000
#define HWIO_TXC_DP_IQMC_SET2_A1_IQMC_ALPHA_M1_SHFT                                                0xf
#define HWIO_TXC_DP_IQMC_SET2_A1_IQMC_BETA_BMSK                                                 0x7fff
#define HWIO_TXC_DP_IQMC_SET2_A1_IQMC_BETA_SHFT                                                    0x0

#define HWIO_TXC_DP_PEQ1_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000780d8)
#define HWIO_TXC_DP_PEQ1_A1_RMSK                                                              0x3fffff
#define HWIO_TXC_DP_PEQ1_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_A1_ADDR, HWIO_TXC_DP_PEQ1_A1_RMSK)
#define HWIO_TXC_DP_PEQ1_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ1_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ1_A1_ADDR,v)
#define HWIO_TXC_DP_PEQ1_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ1_A1_ADDR,m,v,HWIO_TXC_DP_PEQ1_A1_IN)
#define HWIO_TXC_DP_PEQ1_A1_DP_SORU_GAIN_BMSK                                                 0x200000
#define HWIO_TXC_DP_PEQ1_A1_DP_SORU_GAIN_SHFT                                                     0x15
#define HWIO_TXC_DP_PEQ1_A1_DP_SORU_ALPHA2_BMSK                                               0x1ff000
#define HWIO_TXC_DP_PEQ1_A1_DP_SORU_ALPHA2_SHFT                                                    0xc
#define HWIO_TXC_DP_PEQ1_A1_DP_PEQ1_BMSK                                                         0xfff
#define HWIO_TXC_DP_PEQ1_A1_DP_PEQ1_SHFT                                                           0x0

#define HWIO_TXC_DP_PEQ1_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000780dc)
#define HWIO_TXC_DP_PEQ1_SET2_A1_RMSK                                                         0x3fffff
#define HWIO_TXC_DP_PEQ1_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_SET2_A1_ADDR, HWIO_TXC_DP_PEQ1_SET2_A1_RMSK)
#define HWIO_TXC_DP_PEQ1_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ1_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ1_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_PEQ1_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ1_SET2_A1_ADDR,m,v,HWIO_TXC_DP_PEQ1_SET2_A1_IN)
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_SORU_GAIN_BMSK                                            0x200000
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_SORU_GAIN_SHFT                                                0x15
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_SORU_ALPHA2_BMSK                                          0x1ff000
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_SORU_ALPHA2_SHFT                                               0xc
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_PEQ1_BMSK                                                    0xfff
#define HWIO_TXC_DP_PEQ1_SET2_A1_DP_PEQ1_SHFT                                                      0x0

#define HWIO_TXC_DP_PEQ2_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000780f0)
#define HWIO_TXC_DP_PEQ2_A1_RMSK                                                                 0x1ff
#define HWIO_TXC_DP_PEQ2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_A1_ADDR, HWIO_TXC_DP_PEQ2_A1_RMSK)
#define HWIO_TXC_DP_PEQ2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ2_A1_ADDR,v)
#define HWIO_TXC_DP_PEQ2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ2_A1_ADDR,m,v,HWIO_TXC_DP_PEQ2_A1_IN)
#define HWIO_TXC_DP_PEQ2_A1_DP_PEQ2_BMSK                                                         0x1ff
#define HWIO_TXC_DP_PEQ2_A1_DP_PEQ2_SHFT                                                           0x0

#define HWIO_TXC_DP_PEQ2_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000780f4)
#define HWIO_TXC_DP_PEQ2_SET2_A1_RMSK                                                            0x1ff
#define HWIO_TXC_DP_PEQ2_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_SET2_A1_ADDR, HWIO_TXC_DP_PEQ2_SET2_A1_RMSK)
#define HWIO_TXC_DP_PEQ2_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ2_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_PEQ2_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_PEQ2_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_PEQ2_SET2_A1_ADDR,m,v,HWIO_TXC_DP_PEQ2_SET2_A1_IN)
#define HWIO_TXC_DP_PEQ2_SET2_A1_DP_PEQ2_BMSK                                                    0x1ff
#define HWIO_TXC_DP_PEQ2_SET2_A1_DP_PEQ2_SHFT                                                      0x0

#define HWIO_TXC_DP_DCOC_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000780f8)
#define HWIO_TXC_DP_DCOC_A1_RMSK                                                             0xfffffff
#define HWIO_TXC_DP_DCOC_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_A1_ADDR, HWIO_TXC_DP_DCOC_A1_RMSK)
#define HWIO_TXC_DP_DCOC_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_A1_ADDR, m)
#define HWIO_TXC_DP_DCOC_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_DCOC_A1_ADDR,v)
#define HWIO_TXC_DP_DCOC_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_DCOC_A1_ADDR,m,v,HWIO_TXC_DP_DCOC_A1_IN)
#define HWIO_TXC_DP_DCOC_A1_DP_DCOC_I_BMSK                                                   0xfffc000
#define HWIO_TXC_DP_DCOC_A1_DP_DCOC_I_SHFT                                                         0xe
#define HWIO_TXC_DP_DCOC_A1_DP_DCOC_Q_BMSK                                                      0x3fff
#define HWIO_TXC_DP_DCOC_A1_DP_DCOC_Q_SHFT                                                         0x0

#define HWIO_TXC_DP_DCOC_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000780fc)
#define HWIO_TXC_DP_DCOC_SET2_A1_RMSK                                                        0xfffffff
#define HWIO_TXC_DP_DCOC_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_SET2_A1_ADDR, HWIO_TXC_DP_DCOC_SET2_A1_RMSK)
#define HWIO_TXC_DP_DCOC_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_SET2_A1_ADDR, m)
#define HWIO_TXC_DP_DCOC_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_DCOC_SET2_A1_ADDR,v)
#define HWIO_TXC_DP_DCOC_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_DCOC_SET2_A1_ADDR,m,v,HWIO_TXC_DP_DCOC_SET2_A1_IN)
#define HWIO_TXC_DP_DCOC_SET2_A1_DP_DCOC_I_BMSK                                              0xfffc000
#define HWIO_TXC_DP_DCOC_SET2_A1_DP_DCOC_I_SHFT                                                    0xe
#define HWIO_TXC_DP_DCOC_SET2_A1_DP_DCOC_Q_BMSK                                                 0x3fff
#define HWIO_TXC_DP_DCOC_SET2_A1_DP_DCOC_Q_SHFT                                                    0x0

#define HWIO_TXC_DM1_CFG_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078100)
#define HWIO_TXC_DM1_CFG_A1_RMSK                                                                0xffff
#define HWIO_TXC_DM1_CFG_A1_IN          \
        in_dword_masked(HWIO_TXC_DM1_CFG_A1_ADDR, HWIO_TXC_DM1_CFG_A1_RMSK)
#define HWIO_TXC_DM1_CFG_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DM1_CFG_A1_ADDR, m)
#define HWIO_TXC_DM1_CFG_A1_OUT(v)      \
        out_dword(HWIO_TXC_DM1_CFG_A1_ADDR,v)
#define HWIO_TXC_DM1_CFG_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DM1_CFG_A1_ADDR,m,v,HWIO_TXC_DM1_CFG_A1_IN)
#define HWIO_TXC_DM1_CFG_A1_DM1_SEL_MODE_BMSK                                                   0xc000
#define HWIO_TXC_DM1_CFG_A1_DM1_SEL_MODE_SHFT                                                      0xe
#define HWIO_TXC_DM1_CFG_A1_PP_COARSE_TAU_BMSK                                                  0x3f80
#define HWIO_TXC_DM1_CFG_A1_PP_COARSE_TAU_SHFT                                                     0x7
#define HWIO_TXC_DM1_CFG_A1_DP_EP_COARSE_TAU_BMSK                                                 0x7f
#define HWIO_TXC_DM1_CFG_A1_DP_EP_COARSE_TAU_SHFT                                                  0x0

#define HWIO_TXC_EP_GAIN_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078160)
#define HWIO_TXC_EP_GAIN_A1_RMSK                                                                0x3fff
#define HWIO_TXC_EP_GAIN_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_A1_ADDR, HWIO_TXC_EP_GAIN_A1_RMSK)
#define HWIO_TXC_EP_GAIN_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_A1_ADDR, m)
#define HWIO_TXC_EP_GAIN_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_GAIN_A1_ADDR,v)
#define HWIO_TXC_EP_GAIN_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_GAIN_A1_ADDR,m,v,HWIO_TXC_EP_GAIN_A1_IN)
#define HWIO_TXC_EP_GAIN_A1_EP_GAIN_BMSK                                                        0x3fff
#define HWIO_TXC_EP_GAIN_A1_EP_GAIN_SHFT                                                           0x0

#define HWIO_TXC_EP_GAIN_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00078164)
#define HWIO_TXC_EP_GAIN_SET2_A1_RMSK                                                           0x3fff
#define HWIO_TXC_EP_GAIN_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_SET2_A1_ADDR, HWIO_TXC_EP_GAIN_SET2_A1_RMSK)
#define HWIO_TXC_EP_GAIN_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_SET2_A1_ADDR, m)
#define HWIO_TXC_EP_GAIN_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_GAIN_SET2_A1_ADDR,v)
#define HWIO_TXC_EP_GAIN_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_GAIN_SET2_A1_ADDR,m,v,HWIO_TXC_EP_GAIN_SET2_A1_IN)
#define HWIO_TXC_EP_GAIN_SET2_A1_EP_GAIN_BMSK                                                   0x3fff
#define HWIO_TXC_EP_GAIN_SET2_A1_EP_GAIN_SHFT                                                      0x0

#define HWIO_TXC_EP_PEQ1_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078168)
#define HWIO_TXC_EP_PEQ1_A1_RMSK                                                              0x3fffff
#define HWIO_TXC_EP_PEQ1_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_A1_ADDR, HWIO_TXC_EP_PEQ1_A1_RMSK)
#define HWIO_TXC_EP_PEQ1_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_A1_ADDR, m)
#define HWIO_TXC_EP_PEQ1_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ1_A1_ADDR,v)
#define HWIO_TXC_EP_PEQ1_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ1_A1_ADDR,m,v,HWIO_TXC_EP_PEQ1_A1_IN)
#define HWIO_TXC_EP_PEQ1_A1_EP_SORU_GAIN_BMSK                                                 0x200000
#define HWIO_TXC_EP_PEQ1_A1_EP_SORU_GAIN_SHFT                                                     0x15
#define HWIO_TXC_EP_PEQ1_A1_EP_SORU_ALPHA2_BMSK                                               0x1ff000
#define HWIO_TXC_EP_PEQ1_A1_EP_SORU_ALPHA2_SHFT                                                    0xc
#define HWIO_TXC_EP_PEQ1_A1_EP_PEQ1_BMSK                                                         0xfff
#define HWIO_TXC_EP_PEQ1_A1_EP_PEQ1_SHFT                                                           0x0

#define HWIO_TXC_EP_PEQ1_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007816c)
#define HWIO_TXC_EP_PEQ1_SET2_A1_RMSK                                                         0x3fffff
#define HWIO_TXC_EP_PEQ1_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_SET2_A1_ADDR, HWIO_TXC_EP_PEQ1_SET2_A1_RMSK)
#define HWIO_TXC_EP_PEQ1_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_SET2_A1_ADDR, m)
#define HWIO_TXC_EP_PEQ1_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ1_SET2_A1_ADDR,v)
#define HWIO_TXC_EP_PEQ1_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ1_SET2_A1_ADDR,m,v,HWIO_TXC_EP_PEQ1_SET2_A1_IN)
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_SORU_GAIN_BMSK                                            0x200000
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_SORU_GAIN_SHFT                                                0x15
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_SORU_ALPHA2_BMSK                                          0x1ff000
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_SORU_ALPHA2_SHFT                                               0xc
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_PEQ1_BMSK                                                    0xfff
#define HWIO_TXC_EP_PEQ1_SET2_A1_EP_PEQ1_SHFT                                                      0x0

#define HWIO_TXC_EP_DCOC_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078170)
#define HWIO_TXC_EP_DCOC_A1_RMSK                                                                0x3fff
#define HWIO_TXC_EP_DCOC_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_A1_ADDR, HWIO_TXC_EP_DCOC_A1_RMSK)
#define HWIO_TXC_EP_DCOC_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_A1_ADDR, m)
#define HWIO_TXC_EP_DCOC_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_DCOC_A1_ADDR,v)
#define HWIO_TXC_EP_DCOC_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DCOC_A1_ADDR,m,v,HWIO_TXC_EP_DCOC_A1_IN)
#define HWIO_TXC_EP_DCOC_A1_EP_DCOC_BMSK                                                        0x3fff
#define HWIO_TXC_EP_DCOC_A1_EP_DCOC_SHFT                                                           0x0

#define HWIO_TXC_EP_DCOC_SET2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00078174)
#define HWIO_TXC_EP_DCOC_SET2_A1_RMSK                                                           0x3fff
#define HWIO_TXC_EP_DCOC_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_SET2_A1_ADDR, HWIO_TXC_EP_DCOC_SET2_A1_RMSK)
#define HWIO_TXC_EP_DCOC_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_SET2_A1_ADDR, m)
#define HWIO_TXC_EP_DCOC_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_DCOC_SET2_A1_ADDR,v)
#define HWIO_TXC_EP_DCOC_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DCOC_SET2_A1_ADDR,m,v,HWIO_TXC_EP_DCOC_SET2_A1_IN)
#define HWIO_TXC_EP_DCOC_SET2_A1_EP_DCOC_BMSK                                                   0x3fff
#define HWIO_TXC_EP_DCOC_SET2_A1_EP_DCOC_SHFT                                                      0x0

#define HWIO_TXC_EP_DM2_FINE_TAU_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078178)
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_RMSK                                                           0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_A1_ADDR, HWIO_TXC_EP_DM2_FINE_TAU_A1_RMSK)
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_A1_ADDR, m)
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_DM2_FINE_TAU_A1_ADDR,v)
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DM2_FINE_TAU_A1_ADDR,m,v,HWIO_TXC_EP_DM2_FINE_TAU_A1_IN)
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_EP_DM2_FINE_TAU_BMSK                                           0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_A1_EP_DM2_FINE_TAU_SHFT                                           0x0

#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007817c)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_RMSK                                                          0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_A1_ADDR, HWIO_TXC_EP_DM3_FRAC_TAU_A1_RMSK)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_A1_ADDR, m)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_DM3_FRAC_TAU_A1_ADDR,v)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_DM3_FRAC_TAU_A1_ADDR,m,v,HWIO_TXC_EP_DM3_FRAC_TAU_A1_IN)
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_EP_DM3_FRAC_TAU_BMSK                                          0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_A1_EP_DM3_FRAC_TAU_SHFT                                           0x0

#define HWIO_TXC_PP_GAIN_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078180)
#define HWIO_TXC_PP_GAIN_A1_RMSK                                                                0xffff
#define HWIO_TXC_PP_GAIN_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_GAIN_A1_ADDR, HWIO_TXC_PP_GAIN_A1_RMSK)
#define HWIO_TXC_PP_GAIN_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_GAIN_A1_ADDR, m)
#define HWIO_TXC_PP_GAIN_A1_OUT(v)      \
        out_dword(HWIO_TXC_PP_GAIN_A1_ADDR,v)
#define HWIO_TXC_PP_GAIN_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_GAIN_A1_ADDR,m,v,HWIO_TXC_PP_GAIN_A1_IN)
#define HWIO_TXC_PP_GAIN_A1_PP_GAIN_BMSK                                                        0xffff
#define HWIO_TXC_PP_GAIN_A1_PP_GAIN_SHFT                                                           0x0

#define HWIO_TXC_PP_SPILL_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00078190)
#define HWIO_TXC_PP_SPILL_A1_RMSK                                                            0x3ffff01
#define HWIO_TXC_PP_SPILL_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_SPILL_A1_ADDR, HWIO_TXC_PP_SPILL_A1_RMSK)
#define HWIO_TXC_PP_SPILL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_SPILL_A1_ADDR, m)
#define HWIO_TXC_PP_SPILL_A1_OUT(v)      \
        out_dword(HWIO_TXC_PP_SPILL_A1_ADDR,v)
#define HWIO_TXC_PP_SPILL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_PP_SPILL_A1_ADDR,m,v,HWIO_TXC_PP_SPILL_A1_IN)
#define HWIO_TXC_PP_SPILL_A1_LIMIT_BMSK                                                      0x3ffff00
#define HWIO_TXC_PP_SPILL_A1_LIMIT_SHFT                                                            0x8
#define HWIO_TXC_PP_SPILL_A1_ENABLE_BMSK                                                           0x1
#define HWIO_TXC_PP_SPILL_A1_ENABLE_SHFT                                                           0x0

#define HWIO_TXC_EP_PEQ2_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00078198)
#define HWIO_TXC_EP_PEQ2_A1_RMSK                                                                 0x1ff
#define HWIO_TXC_EP_PEQ2_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ2_A1_ADDR, HWIO_TXC_EP_PEQ2_A1_RMSK)
#define HWIO_TXC_EP_PEQ2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ2_A1_ADDR, m)
#define HWIO_TXC_EP_PEQ2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EP_PEQ2_A1_ADDR,v)
#define HWIO_TXC_EP_PEQ2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EP_PEQ2_A1_ADDR,m,v,HWIO_TXC_EP_PEQ2_A1_IN)
#define HWIO_TXC_EP_PEQ2_A1_EP_PEQ2_BMSK                                                         0x1ff
#define HWIO_TXC_EP_PEQ2_A1_EP_PEQ2_SHFT                                                           0x0

#define HWIO_TXC_TIMESTAMP_T1_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000781a0)
#define HWIO_TXC_TIMESTAMP_T1_A1_RMSK                                                          0xfffff
#define HWIO_TXC_TIMESTAMP_T1_A1_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T1_A1_ADDR, HWIO_TXC_TIMESTAMP_T1_A1_RMSK)
#define HWIO_TXC_TIMESTAMP_T1_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T1_A1_ADDR, m)
#define HWIO_TXC_TIMESTAMP_T1_A1_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_T1_A1_ADDR,v)
#define HWIO_TXC_TIMESTAMP_T1_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_T1_A1_ADDR,m,v,HWIO_TXC_TIMESTAMP_T1_A1_IN)
#define HWIO_TXC_TIMESTAMP_T1_A1_TIMESTAMP_T1_BMSK                                             0xfffff
#define HWIO_TXC_TIMESTAMP_T1_A1_TIMESTAMP_T1_SHFT                                                 0x0

#define HWIO_TXC_TIMESTAMP_T2_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000781a8)
#define HWIO_TXC_TIMESTAMP_T2_A1_RMSK                                                          0xfffff
#define HWIO_TXC_TIMESTAMP_T2_A1_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T2_A1_ADDR, HWIO_TXC_TIMESTAMP_T2_A1_RMSK)
#define HWIO_TXC_TIMESTAMP_T2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_T2_A1_ADDR, m)
#define HWIO_TXC_TIMESTAMP_T2_A1_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_T2_A1_ADDR,v)
#define HWIO_TXC_TIMESTAMP_T2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_T2_A1_ADDR,m,v,HWIO_TXC_TIMESTAMP_T2_A1_IN)
#define HWIO_TXC_TIMESTAMP_T2_A1_TIMESTAMP_T2_BMSK                                             0xfffff
#define HWIO_TXC_TIMESTAMP_T2_A1_TIMESTAMP_T2_SHFT                                                 0x0

#define HWIO_TXC_TIMESTAMP_REUSE_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000781b0)
#define HWIO_TXC_TIMESTAMP_REUSE_A1_RMSK                                                           0x1
#define HWIO_TXC_TIMESTAMP_REUSE_A1_IN          \
        in_dword_masked(HWIO_TXC_TIMESTAMP_REUSE_A1_ADDR, HWIO_TXC_TIMESTAMP_REUSE_A1_RMSK)
#define HWIO_TXC_TIMESTAMP_REUSE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_TIMESTAMP_REUSE_A1_ADDR, m)
#define HWIO_TXC_TIMESTAMP_REUSE_A1_OUT(v)      \
        out_dword(HWIO_TXC_TIMESTAMP_REUSE_A1_ADDR,v)
#define HWIO_TXC_TIMESTAMP_REUSE_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TIMESTAMP_REUSE_A1_ADDR,m,v,HWIO_TXC_TIMESTAMP_REUSE_A1_IN)
#define HWIO_TXC_TIMESTAMP_REUSE_A1_TIMESTAMP_REUSE_MODE_BMSK                                      0x1
#define HWIO_TXC_TIMESTAMP_REUSE_A1_TIMESTAMP_REUSE_MODE_SHFT                                      0x0

#define HWIO_TXC_SAMPLE_COUNT_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000781b4)
#define HWIO_TXC_SAMPLE_COUNT_A1_RMSK                                                          0xfffff
#define HWIO_TXC_SAMPLE_COUNT_A1_IN          \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_A1_ADDR, HWIO_TXC_SAMPLE_COUNT_A1_RMSK)
#define HWIO_TXC_SAMPLE_COUNT_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_A1_ADDR, m)
#define HWIO_TXC_SAMPLE_COUNT_A1_SAMPLE_COUNT_BMSK                                             0xfffff
#define HWIO_TXC_SAMPLE_COUNT_A1_SAMPLE_COUNT_SHFT                                                 0x0

#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000781b8)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_RMSK                                                      0xfffff
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_IN          \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_CTL_A1_ADDR, HWIO_TXC_SAMPLE_COUNT_CTL_A1_RMSK)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_SAMPLE_COUNT_CTL_A1_ADDR, m)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_OUT(v)      \
        out_dword(HWIO_TXC_SAMPLE_COUNT_CTL_A1_ADDR,v)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_SAMPLE_COUNT_CTL_A1_ADDR,m,v,HWIO_TXC_SAMPLE_COUNT_CTL_A1_IN)
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_SAMPLE_COUNT_CTL_BMSK                                     0xfffff
#define HWIO_TXC_SAMPLE_COUNT_CTL_A1_SAMPLE_COUNT_CTL_SHFT                                         0x0

#define HWIO_TXC_REF_ARM_A1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000781c0)
#define HWIO_TXC_REF_ARM_A1_RMSK                                                                   0x1
#define HWIO_TXC_REF_ARM_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_ARM_A1_ADDR,v)
#define HWIO_TXC_REF_ARM_A1_REF_ARM_BMSK                                                           0x1
#define HWIO_TXC_REF_ARM_A1_REF_ARM_SHFT                                                           0x0

#define HWIO_TXC_REF_DWN_FACTOR_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781c4)
#define HWIO_TXC_REF_DWN_FACTOR_A1_RMSK                                                           0x1f
#define HWIO_TXC_REF_DWN_FACTOR_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_DWN_FACTOR_A1_ADDR, HWIO_TXC_REF_DWN_FACTOR_A1_RMSK)
#define HWIO_TXC_REF_DWN_FACTOR_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_DWN_FACTOR_A1_ADDR, m)
#define HWIO_TXC_REF_DWN_FACTOR_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_DWN_FACTOR_A1_ADDR,v)
#define HWIO_TXC_REF_DWN_FACTOR_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_DWN_FACTOR_A1_ADDR,m,v,HWIO_TXC_REF_DWN_FACTOR_A1_IN)
#define HWIO_TXC_REF_DWN_FACTOR_A1_REF_DWN_FACTOR_BMSK                                            0x1f
#define HWIO_TXC_REF_DWN_FACTOR_A1_REF_DWN_FACTOR_SHFT                                             0x0

#define HWIO_TXC_REF_NUM_SAMPLES_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000781c8)
#define HWIO_TXC_REF_NUM_SAMPLES_A1_RMSK                                                          0x7f
#define HWIO_TXC_REF_NUM_SAMPLES_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_NUM_SAMPLES_A1_ADDR, HWIO_TXC_REF_NUM_SAMPLES_A1_RMSK)
#define HWIO_TXC_REF_NUM_SAMPLES_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_NUM_SAMPLES_A1_ADDR, m)
#define HWIO_TXC_REF_NUM_SAMPLES_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_NUM_SAMPLES_A1_ADDR,v)
#define HWIO_TXC_REF_NUM_SAMPLES_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_NUM_SAMPLES_A1_ADDR,m,v,HWIO_TXC_REF_NUM_SAMPLES_A1_IN)
#define HWIO_TXC_REF_NUM_SAMPLES_A1_REF_NUM_SAMPLES_BMSK                                          0x7f
#define HWIO_TXC_REF_NUM_SAMPLES_A1_REF_NUM_SAMPLES_SHFT                                           0x0

#define HWIO_TXC_REF_START_TIME_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781cc)
#define HWIO_TXC_REF_START_TIME_A1_RMSK                                                        0xfffff
#define HWIO_TXC_REF_START_TIME_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_START_TIME_A1_ADDR, HWIO_TXC_REF_START_TIME_A1_RMSK)
#define HWIO_TXC_REF_START_TIME_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_START_TIME_A1_ADDR, m)
#define HWIO_TXC_REF_START_TIME_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_START_TIME_A1_ADDR,v)
#define HWIO_TXC_REF_START_TIME_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_START_TIME_A1_ADDR,m,v,HWIO_TXC_REF_START_TIME_A1_IN)
#define HWIO_TXC_REF_START_TIME_A1_REF_START_TIME_BMSK                                         0xfffff
#define HWIO_TXC_REF_START_TIME_A1_REF_START_TIME_SHFT                                             0x0

#define HWIO_TXC_REF_STATUS_A1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000781d0)
#define HWIO_TXC_REF_STATUS_A1_RMSK                                                                0x1
#define HWIO_TXC_REF_STATUS_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_STATUS_A1_ADDR, HWIO_TXC_REF_STATUS_A1_RMSK)
#define HWIO_TXC_REF_STATUS_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_STATUS_A1_ADDR, m)
#define HWIO_TXC_REF_STATUS_A1_REF_STATUS_BMSK                                                     0x1
#define HWIO_TXC_REF_STATUS_A1_REF_STATUS_SHFT                                                     0x0

#define HWIO_TXC_REF_PEAK_POWER_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781d4)
#define HWIO_TXC_REF_PEAK_POWER_A1_RMSK                                                     0xffffffff
#define HWIO_TXC_REF_PEAK_POWER_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_PEAK_POWER_A1_ADDR, HWIO_TXC_REF_PEAK_POWER_A1_RMSK)
#define HWIO_TXC_REF_PEAK_POWER_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_PEAK_POWER_A1_ADDR, m)
#define HWIO_TXC_REF_PEAK_POWER_A1_REF_PEAK_POWER_BMSK                                      0xffffffff
#define HWIO_TXC_REF_PEAK_POWER_A1_REF_PEAK_POWER_SHFT                                             0x0

#define HWIO_TXC_REF_RMS_POWER_M_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000781d8)
#define HWIO_TXC_REF_RMS_POWER_M_A1_RMSK                                                    0xffffffff
#define HWIO_TXC_REF_RMS_POWER_M_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_M_A1_ADDR, HWIO_TXC_REF_RMS_POWER_M_A1_RMSK)
#define HWIO_TXC_REF_RMS_POWER_M_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_M_A1_ADDR, m)
#define HWIO_TXC_REF_RMS_POWER_M_A1_REF_RMS_POWER_M_BMSK                                    0xffffffff
#define HWIO_TXC_REF_RMS_POWER_M_A1_REF_RMS_POWER_M_SHFT                                           0x0

#define HWIO_TXC_REF_RMS_POWER_L_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000781dc)
#define HWIO_TXC_REF_RMS_POWER_L_A1_RMSK                                                       0x1ffff
#define HWIO_TXC_REF_RMS_POWER_L_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_L_A1_ADDR, HWIO_TXC_REF_RMS_POWER_L_A1_RMSK)
#define HWIO_TXC_REF_RMS_POWER_L_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_RMS_POWER_L_A1_ADDR, m)
#define HWIO_TXC_REF_RMS_POWER_L_A1_REF_RMS_POWER_L_BMSK                                       0x1ffff
#define HWIO_TXC_REF_RMS_POWER_L_A1_REF_RMS_POWER_L_SHFT                                           0x0

#define HWIO_TXC_REF_MODE_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000781e0)
#define HWIO_TXC_REF_MODE_A1_RMSK                                                                  0x3
#define HWIO_TXC_REF_MODE_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_MODE_A1_ADDR, HWIO_TXC_REF_MODE_A1_RMSK)
#define HWIO_TXC_REF_MODE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_MODE_A1_ADDR, m)
#define HWIO_TXC_REF_MODE_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_MODE_A1_ADDR,v)
#define HWIO_TXC_REF_MODE_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_MODE_A1_ADDR,m,v,HWIO_TXC_REF_MODE_A1_IN)
#define HWIO_TXC_REF_MODE_A1_REF_MODE_BMSK                                                         0x3
#define HWIO_TXC_REF_MODE_A1_REF_MODE_SHFT                                                         0x0

#define HWIO_TXC_REF_I_GAIN_VAL_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781e4)
#define HWIO_TXC_REF_I_GAIN_VAL_A1_RMSK                                                           0xff
#define HWIO_TXC_REF_I_GAIN_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_I_GAIN_VAL_A1_ADDR, HWIO_TXC_REF_I_GAIN_VAL_A1_RMSK)
#define HWIO_TXC_REF_I_GAIN_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_I_GAIN_VAL_A1_ADDR, m)
#define HWIO_TXC_REF_I_GAIN_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_I_GAIN_VAL_A1_ADDR,v)
#define HWIO_TXC_REF_I_GAIN_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_I_GAIN_VAL_A1_ADDR,m,v,HWIO_TXC_REF_I_GAIN_VAL_A1_IN)
#define HWIO_TXC_REF_I_GAIN_VAL_A1_REF_I_GAIN_VAL_BMSK                                            0xff
#define HWIO_TXC_REF_I_GAIN_VAL_A1_REF_I_GAIN_VAL_SHFT                                             0x0

#define HWIO_TXC_REF_Q_GAIN_VAL_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781e8)
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_RMSK                                                           0xff
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_Q_GAIN_VAL_A1_ADDR, HWIO_TXC_REF_Q_GAIN_VAL_A1_RMSK)
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_Q_GAIN_VAL_A1_ADDR, m)
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_Q_GAIN_VAL_A1_ADDR,v)
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_Q_GAIN_VAL_A1_ADDR,m,v,HWIO_TXC_REF_Q_GAIN_VAL_A1_IN)
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_REF_Q_GAIN_VAL_BMSK                                            0xff
#define HWIO_TXC_REF_Q_GAIN_VAL_A1_REF_Q_GAIN_VAL_SHFT                                             0x0

#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000781ec)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_RMSK                                                      0x1
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_IN          \
        in_dword_masked(HWIO_TXC_REF_POWERCALC_OR_LOG_A1_ADDR, HWIO_TXC_REF_POWERCALC_OR_LOG_A1_RMSK)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_REF_POWERCALC_OR_LOG_A1_ADDR, m)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_OUT(v)      \
        out_dword(HWIO_TXC_REF_POWERCALC_OR_LOG_A1_ADDR,v)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_REF_POWERCALC_OR_LOG_A1_ADDR,m,v,HWIO_TXC_REF_POWERCALC_OR_LOG_A1_IN)
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_REF_POWERCALC_OR_LOG_BMSK                                 0x1
#define HWIO_TXC_REF_POWERCALC_OR_LOG_A1_REF_POWERCALC_OR_LOG_SHFT                                 0x0

#define HWIO_TXC_TESTBUS_SELECT_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000781f0)
#define HWIO_TXC_TESTBUS_SELECT_A1_RMSK                                                           0xff
#define HWIO_TXC_TESTBUS_SELECT_A1_IN          \
        in_dword_masked(HWIO_TXC_TESTBUS_SELECT_A1_ADDR, HWIO_TXC_TESTBUS_SELECT_A1_RMSK)
#define HWIO_TXC_TESTBUS_SELECT_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_TESTBUS_SELECT_A1_ADDR, m)
#define HWIO_TXC_TESTBUS_SELECT_A1_OUT(v)      \
        out_dword(HWIO_TXC_TESTBUS_SELECT_A1_ADDR,v)
#define HWIO_TXC_TESTBUS_SELECT_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_TESTBUS_SELECT_A1_ADDR,m,v,HWIO_TXC_TESTBUS_SELECT_A1_IN)
#define HWIO_TXC_TESTBUS_SELECT_A1_TESTBUS_OUTPUT_SELECT_BMSK                                     0xf0
#define HWIO_TXC_TESTBUS_SELECT_A1_TESTBUS_OUTPUT_SELECT_SHFT                                      0x4
#define HWIO_TXC_TESTBUS_SELECT_A1_TESTBUS_INPUT_SELECT_BMSK                                       0xf
#define HWIO_TXC_TESTBUS_SELECT_A1_TESTBUS_INPUT_SELECT_SHFT                                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078200)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF0_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF0_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF0_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF0_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF0_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078204)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF1_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF1_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF1_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF1_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF1_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078208)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF2_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF2_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF2_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF2_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF2_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007820c)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF3_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF3_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF3_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF3_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF3_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078210)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF4_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF4_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF4_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF4_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF4_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078214)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF5_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF5_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF5_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF5_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF5_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078218)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF6_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF6_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF6_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF6_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF6_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007821c)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_RMSK                                                        0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF7_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_SAWEQ_COEFF7_A1_ADDR,v)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_SAWEQ_COEFF7_A1_ADDR,m,v,HWIO_TXC_DP_SAWEQ_COEFF7_A1_IN)
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_DP_SAWEQ_COI_BMSK                                           0xff00
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_DP_SAWEQ_COI_SHFT                                              0x8
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_DP_SAWEQ_COQ_BMSK                                             0xff
#define HWIO_TXC_DP_SAWEQ_COEFF7_A1_DP_SAWEQ_COQ_SHFT                                              0x0

#define HWIO_TXC_AMAM_PENDING_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00078220)
#define HWIO_TXC_AMAM_PENDING_A1_RMSK                                                           0x7fff
#define HWIO_TXC_AMAM_PENDING_A1_IN          \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_A1_ADDR, HWIO_TXC_AMAM_PENDING_A1_RMSK)
#define HWIO_TXC_AMAM_PENDING_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_A1_ADDR, m)
#define HWIO_TXC_AMAM_PENDING_A1_OUT(v)      \
        out_dword(HWIO_TXC_AMAM_PENDING_A1_ADDR,v)
#define HWIO_TXC_AMAM_PENDING_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMAM_PENDING_A1_ADDR,m,v,HWIO_TXC_AMAM_PENDING_A1_IN)
#define HWIO_TXC_AMAM_PENDING_A1_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_AMAM_PENDING_A1_SIZE_SHFT                                                         0xc
#define HWIO_TXC_AMAM_PENDING_A1_BANK_BMSK                                                       0xf00
#define HWIO_TXC_AMAM_PENDING_A1_BANK_SHFT                                                         0x8
#define HWIO_TXC_AMAM_PENDING_A1_BASE_BMSK                                                        0xff
#define HWIO_TXC_AMAM_PENDING_A1_BASE_SHFT                                                         0x0

#define HWIO_TXC_AMPM_PENDING_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00078224)
#define HWIO_TXC_AMPM_PENDING_A1_RMSK                                                           0x7fff
#define HWIO_TXC_AMPM_PENDING_A1_IN          \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_A1_ADDR, HWIO_TXC_AMPM_PENDING_A1_RMSK)
#define HWIO_TXC_AMPM_PENDING_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_A1_ADDR, m)
#define HWIO_TXC_AMPM_PENDING_A1_OUT(v)      \
        out_dword(HWIO_TXC_AMPM_PENDING_A1_ADDR,v)
#define HWIO_TXC_AMPM_PENDING_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMPM_PENDING_A1_ADDR,m,v,HWIO_TXC_AMPM_PENDING_A1_IN)
#define HWIO_TXC_AMPM_PENDING_A1_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_AMPM_PENDING_A1_SIZE_SHFT                                                         0xc
#define HWIO_TXC_AMPM_PENDING_A1_BANK_BMSK                                                       0xf00
#define HWIO_TXC_AMPM_PENDING_A1_BANK_SHFT                                                         0x8
#define HWIO_TXC_AMPM_PENDING_A1_BASE_BMSK                                                        0xff
#define HWIO_TXC_AMPM_PENDING_A1_BASE_SHFT                                                         0x0

#define HWIO_TXC_EPDT_PENDING_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00078228)
#define HWIO_TXC_EPDT_PENDING_A1_RMSK                                                           0x7fff
#define HWIO_TXC_EPDT_PENDING_A1_IN          \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_A1_ADDR, HWIO_TXC_EPDT_PENDING_A1_RMSK)
#define HWIO_TXC_EPDT_PENDING_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_A1_ADDR, m)
#define HWIO_TXC_EPDT_PENDING_A1_OUT(v)      \
        out_dword(HWIO_TXC_EPDT_PENDING_A1_ADDR,v)
#define HWIO_TXC_EPDT_PENDING_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EPDT_PENDING_A1_ADDR,m,v,HWIO_TXC_EPDT_PENDING_A1_IN)
#define HWIO_TXC_EPDT_PENDING_A1_SIZE_BMSK                                                      0x7000
#define HWIO_TXC_EPDT_PENDING_A1_SIZE_SHFT                                                         0xc
#define HWIO_TXC_EPDT_PENDING_A1_BANK_BMSK                                                       0xf00
#define HWIO_TXC_EPDT_PENDING_A1_BANK_SHFT                                                         0x8
#define HWIO_TXC_EPDT_PENDING_A1_BASE_BMSK                                                        0xff
#define HWIO_TXC_EPDT_PENDING_A1_BASE_SHFT                                                         0x0

#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0007822c)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_RMSK                                                       0xf
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_ADDR, HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_IN)
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_BANK_BMSK                                                  0xf
#define HWIO_TXC_DP_RAMP_SLOT_B_ADDR_A1_BANK_SHFT                                                  0x0

#define HWIO_TXC_AMAM_PENDING_SET2_A1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00078230)
#define HWIO_TXC_AMAM_PENDING_SET2_A1_RMSK                                                      0x7fff
#define HWIO_TXC_AMAM_PENDING_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_SET2_A1_ADDR, HWIO_TXC_AMAM_PENDING_SET2_A1_RMSK)
#define HWIO_TXC_AMAM_PENDING_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_PENDING_SET2_A1_ADDR, m)
#define HWIO_TXC_AMAM_PENDING_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_AMAM_PENDING_SET2_A1_ADDR,v)
#define HWIO_TXC_AMAM_PENDING_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMAM_PENDING_SET2_A1_ADDR,m,v,HWIO_TXC_AMAM_PENDING_SET2_A1_IN)
#define HWIO_TXC_AMAM_PENDING_SET2_A1_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_AMAM_PENDING_SET2_A1_SIZE_SHFT                                                    0xc
#define HWIO_TXC_AMAM_PENDING_SET2_A1_BANK_BMSK                                                  0xf00
#define HWIO_TXC_AMAM_PENDING_SET2_A1_BANK_SHFT                                                    0x8
#define HWIO_TXC_AMAM_PENDING_SET2_A1_BASE_BMSK                                                   0xff
#define HWIO_TXC_AMAM_PENDING_SET2_A1_BASE_SHFT                                                    0x0

#define HWIO_TXC_AMPM_PENDING_SET2_A1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00078234)
#define HWIO_TXC_AMPM_PENDING_SET2_A1_RMSK                                                      0x7fff
#define HWIO_TXC_AMPM_PENDING_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_SET2_A1_ADDR, HWIO_TXC_AMPM_PENDING_SET2_A1_RMSK)
#define HWIO_TXC_AMPM_PENDING_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_PENDING_SET2_A1_ADDR, m)
#define HWIO_TXC_AMPM_PENDING_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_AMPM_PENDING_SET2_A1_ADDR,v)
#define HWIO_TXC_AMPM_PENDING_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_AMPM_PENDING_SET2_A1_ADDR,m,v,HWIO_TXC_AMPM_PENDING_SET2_A1_IN)
#define HWIO_TXC_AMPM_PENDING_SET2_A1_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_AMPM_PENDING_SET2_A1_SIZE_SHFT                                                    0xc
#define HWIO_TXC_AMPM_PENDING_SET2_A1_BANK_BMSK                                                  0xf00
#define HWIO_TXC_AMPM_PENDING_SET2_A1_BANK_SHFT                                                    0x8
#define HWIO_TXC_AMPM_PENDING_SET2_A1_BASE_BMSK                                                   0xff
#define HWIO_TXC_AMPM_PENDING_SET2_A1_BASE_SHFT                                                    0x0

#define HWIO_TXC_EPDT_PENDING_SET2_A1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00078238)
#define HWIO_TXC_EPDT_PENDING_SET2_A1_RMSK                                                      0x7fff
#define HWIO_TXC_EPDT_PENDING_SET2_A1_IN          \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_SET2_A1_ADDR, HWIO_TXC_EPDT_PENDING_SET2_A1_RMSK)
#define HWIO_TXC_EPDT_PENDING_SET2_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_PENDING_SET2_A1_ADDR, m)
#define HWIO_TXC_EPDT_PENDING_SET2_A1_OUT(v)      \
        out_dword(HWIO_TXC_EPDT_PENDING_SET2_A1_ADDR,v)
#define HWIO_TXC_EPDT_PENDING_SET2_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_EPDT_PENDING_SET2_A1_ADDR,m,v,HWIO_TXC_EPDT_PENDING_SET2_A1_IN)
#define HWIO_TXC_EPDT_PENDING_SET2_A1_SIZE_BMSK                                                 0x7000
#define HWIO_TXC_EPDT_PENDING_SET2_A1_SIZE_SHFT                                                    0xc
#define HWIO_TXC_EPDT_PENDING_SET2_A1_BANK_BMSK                                                  0xf00
#define HWIO_TXC_EPDT_PENDING_SET2_A1_BANK_SHFT                                                    0x8
#define HWIO_TXC_EPDT_PENDING_SET2_A1_BASE_BMSK                                                   0xff
#define HWIO_TXC_EPDT_PENDING_SET2_A1_BASE_SHFT                                                    0x0

#define HWIO_TXC_AMAM_ACTIVE_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00078240)
#define HWIO_TXC_AMAM_ACTIVE_A1_RMSK                                                            0x7fff
#define HWIO_TXC_AMAM_ACTIVE_A1_IN          \
        in_dword_masked(HWIO_TXC_AMAM_ACTIVE_A1_ADDR, HWIO_TXC_AMAM_ACTIVE_A1_RMSK)
#define HWIO_TXC_AMAM_ACTIVE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMAM_ACTIVE_A1_ADDR, m)
#define HWIO_TXC_AMAM_ACTIVE_A1_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_AMAM_ACTIVE_A1_SIZE_SHFT                                                          0xc
#define HWIO_TXC_AMAM_ACTIVE_A1_BANK_BMSK                                                        0xf00
#define HWIO_TXC_AMAM_ACTIVE_A1_BANK_SHFT                                                          0x8
#define HWIO_TXC_AMAM_ACTIVE_A1_BASE_BMSK                                                         0xff
#define HWIO_TXC_AMAM_ACTIVE_A1_BASE_SHFT                                                          0x0

#define HWIO_TXC_AMPM_ACTIVE_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00078244)
#define HWIO_TXC_AMPM_ACTIVE_A1_RMSK                                                            0x7fff
#define HWIO_TXC_AMPM_ACTIVE_A1_IN          \
        in_dword_masked(HWIO_TXC_AMPM_ACTIVE_A1_ADDR, HWIO_TXC_AMPM_ACTIVE_A1_RMSK)
#define HWIO_TXC_AMPM_ACTIVE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_AMPM_ACTIVE_A1_ADDR, m)
#define HWIO_TXC_AMPM_ACTIVE_A1_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_AMPM_ACTIVE_A1_SIZE_SHFT                                                          0xc
#define HWIO_TXC_AMPM_ACTIVE_A1_BANK_BMSK                                                        0xf00
#define HWIO_TXC_AMPM_ACTIVE_A1_BANK_SHFT                                                          0x8
#define HWIO_TXC_AMPM_ACTIVE_A1_BASE_BMSK                                                         0xff
#define HWIO_TXC_AMPM_ACTIVE_A1_BASE_SHFT                                                          0x0

#define HWIO_TXC_EPDT_ACTIVE_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00078248)
#define HWIO_TXC_EPDT_ACTIVE_A1_RMSK                                                            0x7fff
#define HWIO_TXC_EPDT_ACTIVE_A1_IN          \
        in_dword_masked(HWIO_TXC_EPDT_ACTIVE_A1_ADDR, HWIO_TXC_EPDT_ACTIVE_A1_RMSK)
#define HWIO_TXC_EPDT_ACTIVE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EPDT_ACTIVE_A1_ADDR, m)
#define HWIO_TXC_EPDT_ACTIVE_A1_SIZE_BMSK                                                       0x7000
#define HWIO_TXC_EPDT_ACTIVE_A1_SIZE_SHFT                                                          0xc
#define HWIO_TXC_EPDT_ACTIVE_A1_BANK_BMSK                                                        0xf00
#define HWIO_TXC_EPDT_ACTIVE_A1_BANK_SHFT                                                          0x8
#define HWIO_TXC_EPDT_ACTIVE_A1_BASE_BMSK                                                         0xff
#define HWIO_TXC_EPDT_ACTIVE_A1_BASE_SHFT                                                          0x0

#define HWIO_TXC_RAMP_ACTIVE_A1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007824c)
#define HWIO_TXC_RAMP_ACTIVE_A1_RMSK                                                             0xfff
#define HWIO_TXC_RAMP_ACTIVE_A1_IN          \
        in_dword_masked(HWIO_TXC_RAMP_ACTIVE_A1_ADDR, HWIO_TXC_RAMP_ACTIVE_A1_RMSK)
#define HWIO_TXC_RAMP_ACTIVE_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_RAMP_ACTIVE_A1_ADDR, m)
#define HWIO_TXC_RAMP_ACTIVE_A1_BANK_BMSK                                                        0xf00
#define HWIO_TXC_RAMP_ACTIVE_A1_BANK_SHFT                                                          0x8
#define HWIO_TXC_RAMP_ACTIVE_A1_BASE_BMSK                                                         0xff
#define HWIO_TXC_RAMP_ACTIVE_A1_BASE_SHFT                                                          0x0

#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00078250)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_RMSK                                                       0xf
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_ADDR, HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_RMSK)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_ADDR, m)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_OUT(v)      \
        out_dword(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_ADDR,v)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_ADDR,m,v,HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_IN)
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_BANK_BMSK                                                  0xf
#define HWIO_TXC_DP_RAMP_SLOT_A_ADDR_A1_BANK_SHFT                                                  0x0

#define HWIO_TXC_DP_CFG_LATCHED_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00078300)
#define HWIO_TXC_DP_CFG_LATCHED_A1_RMSK                                                     0xffffffff
#define HWIO_TXC_DP_CFG_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_LATCHED_A1_ADDR, HWIO_TXC_DP_CFG_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_CFG_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_CFG_LATCHED_A1_TXC_DP_CFG_LATCHED_BMSK                                  0xffffffff
#define HWIO_TXC_DP_CFG_LATCHED_A1_TXC_DP_CFG_LATCHED_SHFT                                         0x0

#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00078304)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_RMSK                                                0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_ADDR, HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_TXC_DP_ENV_SCALE_VAL_LATCHED_BMSK                   0x7ff
#define HWIO_TXC_DP_ENV_SCALE_VAL_LATCHED_A1_TXC_DP_ENV_SCALE_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00078308)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_RMSK                                               0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_ADDR, HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_TXC_DP_PHASE_OVR_VAL_LATCHED_BMSK                  0xffff
#define HWIO_TXC_DP_PHASE_OVR_VAL_LATCHED_A1_TXC_DP_PHASE_OVR_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_ADDR                                           (MODEM_TOP_REG_BASE      + 0x0007830c)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_RMSK                                               0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_ADDR, HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_RMSK)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_TXC_PP_PHASE_OVR_VAL_LATCHED_BMSK                  0xffff
#define HWIO_TXC_PP_PHASE_OVR_VAL_LATCHED_A1_TXC_PP_PHASE_OVR_VAL_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00078310)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_RMSK                                                 0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_ADDR, HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_TXC_DP_ENV_OVR_VAL_LATCHED_BMSK                      0xffff
#define HWIO_TXC_DP_ENV_OVR_VAL_LATCHED_A1_TXC_DP_ENV_OVR_VAL_LATCHED_SHFT                         0x0

#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00078314)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_RMSK                                                 0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_ADDR, HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_TXC_EP_ENV_OVR_VAL_LATCHED_BMSK                      0xffff
#define HWIO_TXC_EP_ENV_OVR_VAL_LATCHED_A1_TXC_EP_ENV_OVR_VAL_LATCHED_SHFT                         0x0

#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_ADDR                                           (MODEM_TOP_REG_BASE      + 0x00078318)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_RMSK                                           0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_TXC_DP_ROT_PHASE_INC_LATCHED_BMSK              0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INC_LATCHED_A1_TXC_DP_ROT_PHASE_INC_LATCHED_SHFT                     0x0

#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0007831c)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_RMSK                                          0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_TXC_DP_ROT_PHASE_INIT_LATCHED_BMSK            0x1fffffff
#define HWIO_TXC_DP_ROT_PHASE_INIT_LATCHED_A1_TXC_DP_ROT_PHASE_INIT_LATCHED_SHFT                   0x0

#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00078320)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_RMSK                                              0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_ADDR, HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_TXC_DP_ROT_PHASE_SHIFT_LATCHED_BMSK               0x3ff
#define HWIO_TXC_DP_ROT_PHASE_SHIFT_LATCHED_A1_TXC_DP_ROT_PHASE_SHIFT_LATCHED_SHFT                 0x0

#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00078324)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_RMSK                                                     0xffff
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_ADDR, HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_TXC_DP_IQ_GAIN_LATCHED_BMSK                              0xffff
#define HWIO_TXC_DP_IQ_GAIN_LATCHED_A1_TXC_DP_IQ_GAIN_LATCHED_SHFT                                 0x0

#define HWIO_TXC_DP_IQMC_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078328)
#define HWIO_TXC_DP_IQMC_LATCHED_A1_RMSK                                                    0x3fffffff
#define HWIO_TXC_DP_IQMC_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_IQMC_LATCHED_A1_ADDR, HWIO_TXC_DP_IQMC_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_IQMC_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_IQMC_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_IQMC_LATCHED_A1_TXC_DP_IQMC_LATCHED_BMSK                                0x3fffffff
#define HWIO_TXC_DP_IQMC_LATCHED_A1_TXC_DP_IQMC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_PEQ1_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007832c)
#define HWIO_TXC_DP_PEQ1_LATCHED_A1_RMSK                                                      0x3fffff
#define HWIO_TXC_DP_PEQ1_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ1_LATCHED_A1_ADDR, HWIO_TXC_DP_PEQ1_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_PEQ1_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ1_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ1_LATCHED_A1_TXC_DP_PEQ1_LATCHED_BMSK                                  0x3fffff
#define HWIO_TXC_DP_PEQ1_LATCHED_A1_TXC_DP_PEQ1_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_PEQ2_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078330)
#define HWIO_TXC_DP_PEQ2_LATCHED_A1_RMSK                                                         0x1ff
#define HWIO_TXC_DP_PEQ2_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_PEQ2_LATCHED_A1_ADDR, HWIO_TXC_DP_PEQ2_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_PEQ2_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_PEQ2_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_PEQ2_LATCHED_A1_TXC_DP_PEQ2_LATCHED_BMSK                                     0x1ff
#define HWIO_TXC_DP_PEQ2_LATCHED_A1_TXC_DP_PEQ2_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_DCOC_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078334)
#define HWIO_TXC_DP_DCOC_LATCHED_A1_RMSK                                                     0xfffffff
#define HWIO_TXC_DP_DCOC_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_DCOC_LATCHED_A1_ADDR, HWIO_TXC_DP_DCOC_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_DCOC_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_DCOC_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_DCOC_LATCHED_A1_TXC_DP_DCOC_LATCHED_BMSK                                 0xfffffff
#define HWIO_TXC_DP_DCOC_LATCHED_A1_TXC_DP_DCOC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DM1_CFG_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078338)
#define HWIO_TXC_DM1_CFG_LATCHED_A1_RMSK                                                        0xffff
#define HWIO_TXC_DM1_CFG_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DM1_CFG_LATCHED_A1_ADDR, HWIO_TXC_DM1_CFG_LATCHED_A1_RMSK)
#define HWIO_TXC_DM1_CFG_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DM1_CFG_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DM1_CFG_LATCHED_A1_TXC_DM1_CFG_LATCHED_BMSK                                    0xffff
#define HWIO_TXC_DM1_CFG_LATCHED_A1_TXC_DM1_CFG_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_GAIN_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007833c)
#define HWIO_TXC_EP_GAIN_LATCHED_A1_RMSK                                                        0x3fff
#define HWIO_TXC_EP_GAIN_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_GAIN_LATCHED_A1_ADDR, HWIO_TXC_EP_GAIN_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_GAIN_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_GAIN_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_GAIN_LATCHED_A1_TXC_EP_GAIN_LATCHED_BMSK                                    0x3fff
#define HWIO_TXC_EP_GAIN_LATCHED_A1_TXC_EP_GAIN_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_PEQ1_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078340)
#define HWIO_TXC_EP_PEQ1_LATCHED_A1_RMSK                                                      0x3fffff
#define HWIO_TXC_EP_PEQ1_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ1_LATCHED_A1_ADDR, HWIO_TXC_EP_PEQ1_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_PEQ1_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ1_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_PEQ1_LATCHED_A1_TXC_EP_PEQ1_LATCHED_BMSK                                  0x3fffff
#define HWIO_TXC_EP_PEQ1_LATCHED_A1_TXC_EP_PEQ1_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_DCOC_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078344)
#define HWIO_TXC_EP_DCOC_LATCHED_A1_RMSK                                                        0x3fff
#define HWIO_TXC_EP_DCOC_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DCOC_LATCHED_A1_ADDR, HWIO_TXC_EP_DCOC_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_DCOC_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DCOC_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_DCOC_LATCHED_A1_TXC_EP_DCOC_LATCHED_BMSK                                    0x3fff
#define HWIO_TXC_EP_DCOC_LATCHED_A1_TXC_EP_DCOC_LATCHED_SHFT                                       0x0

#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078348)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_RMSK                                                   0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_ADDR, HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_TXC_EP_DM2_FINE_TAU_LATCHED_BMSK                       0x3
#define HWIO_TXC_EP_DM2_FINE_TAU_LATCHED_A1_TXC_EP_DM2_FINE_TAU_LATCHED_SHFT                       0x0

#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007834c)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_RMSK                                                  0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_ADDR, HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_TXC_EP_DM3_FRAC_TAU_LATCHED_BMSK                      0x7f
#define HWIO_TXC_EP_DM3_FRAC_TAU_LATCHED_A1_TXC_EP_DM3_FRAC_TAU_LATCHED_SHFT                       0x0

#define HWIO_TXC_PP_GAIN_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078350)
#define HWIO_TXC_PP_GAIN_LATCHED_A1_RMSK                                                        0xffff
#define HWIO_TXC_PP_GAIN_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_GAIN_LATCHED_A1_ADDR, HWIO_TXC_PP_GAIN_LATCHED_A1_RMSK)
#define HWIO_TXC_PP_GAIN_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_GAIN_LATCHED_A1_ADDR, m)
#define HWIO_TXC_PP_GAIN_LATCHED_A1_TXC_PP_GAIN_LATCHED_BMSK                                    0xffff
#define HWIO_TXC_PP_GAIN_LATCHED_A1_TXC_PP_GAIN_LATCHED_SHFT                                       0x0

#define HWIO_TXC_PP_SPILL_LATCHED_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00078354)
#define HWIO_TXC_PP_SPILL_LATCHED_A1_RMSK                                                      0x7ffff
#define HWIO_TXC_PP_SPILL_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_PP_SPILL_LATCHED_A1_ADDR, HWIO_TXC_PP_SPILL_LATCHED_A1_RMSK)
#define HWIO_TXC_PP_SPILL_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_PP_SPILL_LATCHED_A1_ADDR, m)
#define HWIO_TXC_PP_SPILL_LATCHED_A1_TXC_PP_SPILL_LATCHED_BMSK                                 0x7ffff
#define HWIO_TXC_PP_SPILL_LATCHED_A1_TXC_PP_SPILL_LATCHED_SHFT                                     0x0

#define HWIO_TXC_EP_PEQ2_LATCHED_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00078358)
#define HWIO_TXC_EP_PEQ2_LATCHED_A1_RMSK                                                         0x1ff
#define HWIO_TXC_EP_PEQ2_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_EP_PEQ2_LATCHED_A1_ADDR, HWIO_TXC_EP_PEQ2_LATCHED_A1_RMSK)
#define HWIO_TXC_EP_PEQ2_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_EP_PEQ2_LATCHED_A1_ADDR, m)
#define HWIO_TXC_EP_PEQ2_LATCHED_A1_TXC_EP_PEQ2_LATCHED_BMSK                                     0x1ff
#define HWIO_TXC_EP_PEQ2_LATCHED_A1_TXC_EP_PEQ2_LATCHED_SHFT                                       0x0

#define HWIO_TXC_DP_CFG_2_LATCHED_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007835c)
#define HWIO_TXC_DP_CFG_2_LATCHED_A1_RMSK                                                          0xf
#define HWIO_TXC_DP_CFG_2_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_CFG_2_LATCHED_A1_ADDR, HWIO_TXC_DP_CFG_2_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_CFG_2_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_CFG_2_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_CFG_2_LATCHED_A1_TXC_DP_CFG_2_LATCHED_BMSK                                     0xf
#define HWIO_TXC_DP_CFG_2_LATCHED_A1_TXC_DP_CFG_2_LATCHED_SHFT                                     0x0

#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078380)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_TXC_DP_SAWEQ_COEFF0_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF0_LATCHED_A1_TXC_DP_SAWEQ_COEFF0_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078384)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_TXC_DP_SAWEQ_COEFF1_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF1_LATCHED_A1_TXC_DP_SAWEQ_COEFF1_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078388)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_TXC_DP_SAWEQ_COEFF2_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF2_LATCHED_A1_TXC_DP_SAWEQ_COEFF2_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007838c)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_TXC_DP_SAWEQ_COEFF3_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF3_LATCHED_A1_TXC_DP_SAWEQ_COEFF3_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078390)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_TXC_DP_SAWEQ_COEFF4_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF4_LATCHED_A1_TXC_DP_SAWEQ_COEFF4_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078394)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_TXC_DP_SAWEQ_COEFF5_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF5_LATCHED_A1_TXC_DP_SAWEQ_COEFF5_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00078398)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_TXC_DP_SAWEQ_COEFF6_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF6_LATCHED_A1_TXC_DP_SAWEQ_COEFF6_LATCHED_SHFT                       0x0

#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0007839c)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_RMSK                                                0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_IN          \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_ADDR, HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_RMSK)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_INM(m)      \
        in_dword_masked(HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_ADDR, m)
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_TXC_DP_SAWEQ_COEFF7_LATCHED_BMSK                    0xffff
#define HWIO_TXC_DP_SAWEQ_COEFF7_LATCHED_A1_TXC_DP_SAWEQ_COEFF7_LATCHED_SHFT                       0x0

#define HWIO_TXR_IQ_DAC_A1_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0007a000)
#define HWIO_TXR_IQ_DAC_A1_RMSK                                                                   0x7f
#define HWIO_TXR_IQ_DAC_A1_IN          \
        in_dword_masked(HWIO_TXR_IQ_DAC_A1_ADDR, HWIO_TXR_IQ_DAC_A1_RMSK)
#define HWIO_TXR_IQ_DAC_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_IQ_DAC_A1_ADDR, m)
#define HWIO_TXR_IQ_DAC_A1_OUT(v)      \
        out_dword(HWIO_TXR_IQ_DAC_A1_ADDR,v)
#define HWIO_TXR_IQ_DAC_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_IQ_DAC_A1_ADDR,m,v,HWIO_TXR_IQ_DAC_A1_IN)
#define HWIO_TXR_IQ_DAC_A1_OPERATION_MODE_BMSK                                                    0x60
#define HWIO_TXR_IQ_DAC_A1_OPERATION_MODE_SHFT                                                     0x5
#define HWIO_TXR_IQ_DAC_A1_SLAVE_MODE_BMSK                                                        0x10
#define HWIO_TXR_IQ_DAC_A1_SLAVE_MODE_SHFT                                                         0x4
#define HWIO_TXR_IQ_DAC_A1_SECOND_UPX2_EN_BMSK                                                     0x8
#define HWIO_TXR_IQ_DAC_A1_SECOND_UPX2_EN_SHFT                                                     0x3
#define HWIO_TXR_IQ_DAC_A1_FIRST_UPX2_EN_BMSK                                                      0x4
#define HWIO_TXR_IQ_DAC_A1_FIRST_UPX2_EN_SHFT                                                      0x2
#define HWIO_TXR_IQ_DAC_A1_UPX8_EN_BMSK                                                            0x2
#define HWIO_TXR_IQ_DAC_A1_UPX8_EN_SHFT                                                            0x1
#define HWIO_TXR_IQ_DAC_A1_SPECTRAL_INVERSION_BMSK                                                 0x1
#define HWIO_TXR_IQ_DAC_A1_SPECTRAL_INVERSION_SHFT                                                 0x0

#define HWIO_TXR_STR_CTRL_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007a008)
#define HWIO_TXR_STR_CTRL_A1_RMSK                                                                  0xf
#define HWIO_TXR_STR_CTRL_A1_IN          \
        in_dword_masked(HWIO_TXR_STR_CTRL_A1_ADDR, HWIO_TXR_STR_CTRL_A1_RMSK)
#define HWIO_TXR_STR_CTRL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_STR_CTRL_A1_ADDR, m)
#define HWIO_TXR_STR_CTRL_A1_OUT(v)      \
        out_dword(HWIO_TXR_STR_CTRL_A1_ADDR,v)
#define HWIO_TXR_STR_CTRL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_STR_CTRL_A1_ADDR,m,v,HWIO_TXR_STR_CTRL_A1_IN)
#define HWIO_TXR_STR_CTRL_A1_STR_MODE_SEL_BMSK                                                     0x8
#define HWIO_TXR_STR_CTRL_A1_STR_MODE_SEL_SHFT                                                     0x3
#define HWIO_TXR_STR_CTRL_A1_MODE_WR_PTR_VAL_BMSK                                                  0x7
#define HWIO_TXR_STR_CTRL_A1_MODE_WR_PTR_VAL_SHFT                                                  0x0

#define HWIO_TXR_PDA_CTRL_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007a00c)
#define HWIO_TXR_PDA_CTRL_A1_RMSK                                                           0xffffffff
#define HWIO_TXR_PDA_CTRL_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_A1_ADDR, HWIO_TXR_PDA_CTRL_A1_RMSK)
#define HWIO_TXR_PDA_CTRL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_A1_ADDR, m)
#define HWIO_TXR_PDA_CTRL_A1_OUT(v)      \
        out_dword(HWIO_TXR_PDA_CTRL_A1_ADDR,v)
#define HWIO_TXR_PDA_CTRL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_CTRL_A1_ADDR,m,v,HWIO_TXR_PDA_CTRL_A1_IN)
#define HWIO_TXR_PDA_CTRL_A1_PDA_CTRL_WD_BMSK                                               0xffffffff
#define HWIO_TXR_PDA_CTRL_A1_PDA_CTRL_WD_SHFT                                                      0x0

#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007a010)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_RMSK                                                        0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_ADDR, HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_RMSK)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_ADDR, m)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_OUT(v)      \
        out_dword(HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_ADDR,v)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_ADDR,m,v,HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_IN)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_UPDATE_CTRL_BMSK                                            0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_A1_UPDATE_CTRL_SHFT                                            0x0

#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007a014)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_RMSK                                                 0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_ADDR, HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_RMSK)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_ADDR, m)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_OUT(v)      \
        out_dword(HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_ADDR,v)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_ADDR,m,v,HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_IN)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_PDA_CTRL_WD_OFFSET_BMSK                              0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_A1_PDA_CTRL_WD_OFFSET_SHFT                                     0x0

#define HWIO_TXR_PDA_OFFSET_CMD_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007a018)
#define HWIO_TXR_PDA_OFFSET_CMD_A1_RMSK                                                            0x1
#define HWIO_TXR_PDA_OFFSET_CMD_A1_OUT(v)      \
        out_dword(HWIO_TXR_PDA_OFFSET_CMD_A1_ADDR,v)
#define HWIO_TXR_PDA_OFFSET_CMD_A1_WR_PDA_OFFSET_BMSK                                              0x1
#define HWIO_TXR_PDA_OFFSET_CMD_A1_WR_PDA_OFFSET_SHFT                                              0x0

#define HWIO_TXR_PPDSM_CTL_A1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007a01c)
#define HWIO_TXR_PPDSM_CTL_A1_RMSK                                                                 0x3
#define HWIO_TXR_PPDSM_CTL_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_A1_ADDR, HWIO_TXR_PPDSM_CTL_A1_RMSK)
#define HWIO_TXR_PPDSM_CTL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_A1_ADDR, m)
#define HWIO_TXR_PPDSM_CTL_A1_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_CTL_A1_ADDR,v)
#define HWIO_TXR_PPDSM_CTL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_CTL_A1_ADDR,m,v,HWIO_TXR_PPDSM_CTL_A1_IN)
#define HWIO_TXR_PPDSM_CTL_A1_EV_MODE_SEL_BMSK                                                     0x2
#define HWIO_TXR_PPDSM_CTL_A1_EV_MODE_SEL_SHFT                                                     0x1
#define HWIO_TXR_PPDSM_CTL_A1_BIT_REDUCE_BMSK                                                      0x1
#define HWIO_TXR_PPDSM_CTL_A1_BIT_REDUCE_SHFT                                                      0x0

#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007a020)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_RMSK                                                 0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_ADDR, HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_ADDR,v)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_ADDR,m,v,HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_IN)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_VALUE_BMSK                                           0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_A1_VALUE_SHFT                                                  0x0

#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0007a024)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_RMSK                                                      0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_A1_ADDR, HWIO_TXR_PPDSM_OVERRIDE_REP_A1_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_A1_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_OUT(v)      \
        out_dword(HWIO_TXR_PPDSM_OVERRIDE_REP_A1_ADDR,v)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_PPDSM_OVERRIDE_REP_A1_ADDR,m,v,HWIO_TXR_PPDSM_OVERRIDE_REP_A1_IN)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_LEN_BMSK                                                  0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_A1_LEN_SHFT                                                    0x0

#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007a028)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_RMSK                                                    0xffffffff
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_IN          \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_A_A1_ADDR, HWIO_TXR_FIFO_PTR_DIFF_A_A1_RMSK)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_A_A1_ADDR, m)
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF3_BMSK                                               0xff000000
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF3_SHFT                                                     0x18
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF2_BMSK                                                 0xff0000
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF2_SHFT                                                     0x10
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF1_BMSK                                                   0xff00
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF1_SHFT                                                      0x8
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF0_BMSK                                                     0xff
#define HWIO_TXR_FIFO_PTR_DIFF_A_A1_DIF0_SHFT                                                      0x0

#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007a02c)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_RMSK                                                    0xffffffff
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_IN          \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_B_A1_ADDR, HWIO_TXR_FIFO_PTR_DIFF_B_A1_RMSK)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_PTR_DIFF_B_A1_ADDR, m)
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF7_BMSK                                               0xff000000
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF7_SHFT                                                     0x18
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF6_BMSK                                                 0xff0000
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF6_SHFT                                                     0x10
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF5_BMSK                                                   0xff00
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF5_SHFT                                                      0x8
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF4_BMSK                                                     0xff
#define HWIO_TXR_FIFO_PTR_DIFF_B_A1_DIF4_SHFT                                                      0x0

#define HWIO_TXR_FIFO_STATUS_A_A1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007a030)
#define HWIO_TXR_FIFO_STATUS_A_A1_RMSK                                                      0x3fffffff
#define HWIO_TXR_FIFO_STATUS_A_A1_IN          \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_A_A1_ADDR, HWIO_TXR_FIFO_STATUS_A_A1_RMSK)
#define HWIO_TXR_FIFO_STATUS_A_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_A_A1_ADDR, m)
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR4_BMSK                                              0x3f000000
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR4_SHFT                                                    0x18
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR3_BMSK                                                0xfc0000
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR3_SHFT                                                    0x12
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR2_BMSK                                                 0x3f000
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR2_SHFT                                                     0xc
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR1_BMSK                                                   0xfc0
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR1_SHFT                                                     0x6
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR0_BMSK                                                    0x3f
#define HWIO_TXR_FIFO_STATUS_A_A1_WR_PTR0_SHFT                                                     0x0

#define HWIO_TXR_FIFO_STATUS_B_A1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0007a034)
#define HWIO_TXR_FIFO_STATUS_B_A1_RMSK                                                         0x3ffff
#define HWIO_TXR_FIFO_STATUS_B_A1_IN          \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_B_A1_ADDR, HWIO_TXR_FIFO_STATUS_B_A1_RMSK)
#define HWIO_TXR_FIFO_STATUS_B_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_STATUS_B_A1_ADDR, m)
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR7_BMSK                                                 0x3f000
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR7_SHFT                                                     0xc
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR6_BMSK                                                   0xfc0
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR6_SHFT                                                     0x6
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR5_BMSK                                                    0x3f
#define HWIO_TXR_FIFO_STATUS_B_A1_WR_PTR5_SHFT                                                     0x0

#define HWIO_TXR_FIFO_CMD_A1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0007a038)
#define HWIO_TXR_FIFO_CMD_A1_RMSK                                                                  0x3
#define HWIO_TXR_FIFO_CMD_A1_OUT(v)      \
        out_dword(HWIO_TXR_FIFO_CMD_A1_ADDR,v)
#define HWIO_TXR_FIFO_CMD_A1_RD_PTR_ADJ_BMSK                                                       0x2
#define HWIO_TXR_FIFO_CMD_A1_RD_PTR_ADJ_SHFT                                                       0x1
#define HWIO_TXR_FIFO_CMD_A1_UPDATE_PTR_BMSK                                                       0x1
#define HWIO_TXR_FIFO_CMD_A1_UPDATE_PTR_SHFT                                                       0x0

#define HWIO_TXR_FIFO_CTRL_A1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0007a03c)
#define HWIO_TXR_FIFO_CTRL_A1_RMSK                                                                0xcc
#define HWIO_TXR_FIFO_CTRL_A1_IN          \
        in_dword_masked(HWIO_TXR_FIFO_CTRL_A1_ADDR, HWIO_TXR_FIFO_CTRL_A1_RMSK)
#define HWIO_TXR_FIFO_CTRL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FIFO_CTRL_A1_ADDR, m)
#define HWIO_TXR_FIFO_CTRL_A1_OUT(v)      \
        out_dword(HWIO_TXR_FIFO_CTRL_A1_ADDR,v)
#define HWIO_TXR_FIFO_CTRL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_FIFO_CTRL_A1_ADDR,m,v,HWIO_TXR_FIFO_CTRL_A1_IN)
#define HWIO_TXR_FIFO_CTRL_A1_PTR_OP_VAL_BMSK                                                     0xc0
#define HWIO_TXR_FIFO_CTRL_A1_PTR_OP_VAL_SHFT                                                      0x6
#define HWIO_TXR_FIFO_CTRL_A1_RD_PTR_ADJ_BMSK                                                      0xc
#define HWIO_TXR_FIFO_CTRL_A1_RD_PTR_ADJ_SHFT                                                      0x2

#define HWIO_TXR_STREAM_IF_CTRL_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007a040)
#define HWIO_TXR_STREAM_IF_CTRL_A1_RMSK                                                           0x3f
#define HWIO_TXR_STREAM_IF_CTRL_A1_IN          \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_A1_ADDR, HWIO_TXR_STREAM_IF_CTRL_A1_RMSK)
#define HWIO_TXR_STREAM_IF_CTRL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_A1_ADDR, m)
#define HWIO_TXR_STREAM_IF_CTRL_A1_OUT(v)      \
        out_dword(HWIO_TXR_STREAM_IF_CTRL_A1_ADDR,v)
#define HWIO_TXR_STREAM_IF_CTRL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_STREAM_IF_CTRL_A1_ADDR,m,v,HWIO_TXR_STREAM_IF_CTRL_A1_IN)
#define HWIO_TXR_STREAM_IF_CTRL_A1_FORMAT_BMSK                                                    0x30
#define HWIO_TXR_STREAM_IF_CTRL_A1_FORMAT_SHFT                                                     0x4
#define HWIO_TXR_STREAM_IF_CTRL_A1_OUT_SEL_BMSK                                                    0xc
#define HWIO_TXR_STREAM_IF_CTRL_A1_OUT_SEL_SHFT                                                    0x2
#define HWIO_TXR_STREAM_IF_CTRL_A1_IN_SEL_BMSK                                                     0x3
#define HWIO_TXR_STREAM_IF_CTRL_A1_IN_SEL_SHFT                                                     0x0

#define HWIO_TXR_FMT_CONV_CTL_A1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0007a050)
#define HWIO_TXR_FMT_CONV_CTL_A1_RMSK                                                              0x1
#define HWIO_TXR_FMT_CONV_CTL_A1_IN          \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_A1_ADDR, HWIO_TXR_FMT_CONV_CTL_A1_RMSK)
#define HWIO_TXR_FMT_CONV_CTL_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_A1_ADDR, m)
#define HWIO_TXR_FMT_CONV_CTL_A1_OUT(v)      \
        out_dword(HWIO_TXR_FMT_CONV_CTL_A1_ADDR,v)
#define HWIO_TXR_FMT_CONV_CTL_A1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TXR_FMT_CONV_CTL_A1_ADDR,m,v,HWIO_TXR_FMT_CONV_CTL_A1_IN)
#define HWIO_TXR_FMT_CONV_CTL_A1_BYPASS_FORMAT_CONVERSION_BMSK                                     0x1
#define HWIO_TXR_FMT_CONV_CTL_A1_BYPASS_FORMAT_CONVERSION_SHFT                                     0x0

#define HWIO_TXR_IQ_DAC_CURRENT_A1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0007a054)
#define HWIO_TXR_IQ_DAC_CURRENT_A1_RMSK                                                           0x7f
#define HWIO_TXR_IQ_DAC_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_IQ_DAC_CURRENT_A1_ADDR, HWIO_TXR_IQ_DAC_CURRENT_A1_RMSK)
#define HWIO_TXR_IQ_DAC_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_IQ_DAC_CURRENT_A1_ADDR, m)
#define HWIO_TXR_IQ_DAC_CURRENT_A1_OPERATION_MODE_BMSK                                            0x60
#define HWIO_TXR_IQ_DAC_CURRENT_A1_OPERATION_MODE_SHFT                                             0x5
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SLAVE_MODE_BMSK                                                0x10
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SLAVE_MODE_SHFT                                                 0x4
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SECOND_UPX2_EN_BMSK                                             0x8
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SECOND_UPX2_EN_SHFT                                             0x3
#define HWIO_TXR_IQ_DAC_CURRENT_A1_FIRST_UPX2_EN_BMSK                                              0x4
#define HWIO_TXR_IQ_DAC_CURRENT_A1_FIRST_UPX2_EN_SHFT                                              0x2
#define HWIO_TXR_IQ_DAC_CURRENT_A1_UPX8_EN_BMSK                                                    0x2
#define HWIO_TXR_IQ_DAC_CURRENT_A1_UPX8_EN_SHFT                                                    0x1
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SPECTRAL_INVERSION_BMSK                                         0x1
#define HWIO_TXR_IQ_DAC_CURRENT_A1_SPECTRAL_INVERSION_SHFT                                         0x0

#define HWIO_TXR_STR_CTRL_CURRENT_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007a058)
#define HWIO_TXR_STR_CTRL_CURRENT_A1_RMSK                                                          0xf
#define HWIO_TXR_STR_CTRL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_STR_CTRL_CURRENT_A1_ADDR, HWIO_TXR_STR_CTRL_CURRENT_A1_RMSK)
#define HWIO_TXR_STR_CTRL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_STR_CTRL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_STR_CTRL_CURRENT_A1_STR_MODE_SEL_BMSK                                             0x8
#define HWIO_TXR_STR_CTRL_CURRENT_A1_STR_MODE_SEL_SHFT                                             0x3
#define HWIO_TXR_STR_CTRL_CURRENT_A1_MODE_WR_PTR_VAL_BMSK                                          0x7
#define HWIO_TXR_STR_CTRL_CURRENT_A1_MODE_WR_PTR_VAL_SHFT                                          0x0

#define HWIO_TXR_PDA_CTRL_CURRENT_A1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007a05c)
#define HWIO_TXR_PDA_CTRL_CURRENT_A1_RMSK                                                   0xffffffff
#define HWIO_TXR_PDA_CTRL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_CURRENT_A1_ADDR, HWIO_TXR_PDA_CTRL_CURRENT_A1_RMSK)
#define HWIO_TXR_PDA_CTRL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PDA_CTRL_CURRENT_A1_PDA_CTRL_WD_BMSK                                       0xffffffff
#define HWIO_TXR_PDA_CTRL_CURRENT_A1_PDA_CTRL_WD_SHFT                                              0x0

#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0007a060)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_RMSK                                                0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_ADDR, HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_RMSK)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_UPDATE_CTRL_BMSK                                    0x1
#define HWIO_TXR_PDA_WD_UPDATE_CTRL_CURRENT_A1_UPDATE_CTRL_SHFT                                    0x0

#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0007a064)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_RMSK                                         0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_ADDR, HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_RMSK)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_PDA_CTRL_WD_OFFSET_BMSK                      0xffffffff
#define HWIO_TXR_PDA_CTRL_WD_OFFSET_CURRENT_A1_PDA_CTRL_WD_OFFSET_SHFT                             0x0

#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0007a068)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_RMSK                                                    0x1
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_ADDR, HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_RMSK)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_WR_PDA_OFFSET_BMSK                                      0x1
#define HWIO_TXR_PDA_OFFSET_CMD_CURRENT_A1_WR_PDA_OFFSET_SHFT                                      0x0

#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007a06c)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_RMSK                                                         0x3
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_CURRENT_A1_ADDR, HWIO_TXR_PPDSM_CTL_CURRENT_A1_RMSK)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_CTL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_EV_MODE_SEL_BMSK                                             0x2
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_EV_MODE_SEL_SHFT                                             0x1
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_BIT_REDUCE_BMSK                                              0x1
#define HWIO_TXR_PPDSM_CTL_CURRENT_A1_BIT_REDUCE_SHFT                                              0x0

#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0007a070)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_RMSK                                         0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_ADDR, HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_VALUE_BMSK                                   0xffffffff
#define HWIO_TXR_PPDSM_OVERRIDE_VAL_CURRENT_A1_VALUE_SHFT                                          0x0

#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0007a074)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_RMSK                                              0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_ADDR, HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_RMSK)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_ADDR, m)
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_LEN_BMSK                                          0x1ff
#define HWIO_TXR_PPDSM_OVERRIDE_REP_CURRENT_A1_LEN_SHFT                                            0x0

#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0007a078)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_RMSK                                                   0x3f
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_ADDR, HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_RMSK)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_FORMAT_BMSK                                            0x30
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_FORMAT_SHFT                                             0x4
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_OUT_SEL_BMSK                                            0xc
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_OUT_SEL_SHFT                                            0x2
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_IN_SEL_BMSK                                             0x3
#define HWIO_TXR_STREAM_IF_CTRL_CURRENT_A1_IN_SEL_SHFT                                             0x0

#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0007a07c)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_RMSK                                                      0x1
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_IN          \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_ADDR, HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_RMSK)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_INM(m)      \
        in_dword_masked(HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_ADDR, m)
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_BYPASS_FORMAT_CONVERSION_BMSK                             0x1
#define HWIO_TXR_FMT_CONV_CTL_CURRENT_A1_BYPASS_FORMAT_CONVERSION_SHFT                             0x0

#define HWIO_TX_RDR_CFG0_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00070f00)
#define HWIO_TX_RDR_CFG0_RMSK                                                                0x1ffffff
#define HWIO_TX_RDR_CFG0_IN          \
        in_dword_masked(HWIO_TX_RDR_CFG0_ADDR, HWIO_TX_RDR_CFG0_RMSK)
#define HWIO_TX_RDR_CFG0_INM(m)      \
        in_dword_masked(HWIO_TX_RDR_CFG0_ADDR, m)
#define HWIO_TX_RDR_CFG0_OUT(v)      \
        out_dword(HWIO_TX_RDR_CFG0_ADDR,v)
#define HWIO_TX_RDR_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RDR_CFG0_ADDR,m,v,HWIO_TX_RDR_CFG0_IN)
#define HWIO_TX_RDR_CFG0_INIT_BANK_BMSK                                                      0x1c00000
#define HWIO_TX_RDR_CFG0_INIT_BANK_SHFT                                                           0x16
#define HWIO_TX_RDR_CFG0_MAX_BANK_BMSK                                                        0x380000
#define HWIO_TX_RDR_CFG0_MAX_BANK_SHFT                                                            0x13
#define HWIO_TX_RDR_CFG0_MIN_BANK_BMSK                                                         0x70000
#define HWIO_TX_RDR_CFG0_MIN_BANK_SHFT                                                            0x10
#define HWIO_TX_RDR_CFG0_VBUF_LEN_BMSK                                                          0xffff
#define HWIO_TX_RDR_CFG0_VBUF_LEN_SHFT                                                             0x0

#define HWIO_TX_RDR_CFG1_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00070f04)
#define HWIO_TX_RDR_CFG1_RMSK                                                                   0x1fff
#define HWIO_TX_RDR_CFG1_IN          \
        in_dword_masked(HWIO_TX_RDR_CFG1_ADDR, HWIO_TX_RDR_CFG1_RMSK)
#define HWIO_TX_RDR_CFG1_INM(m)      \
        in_dword_masked(HWIO_TX_RDR_CFG1_ADDR, m)
#define HWIO_TX_RDR_CFG1_OUT(v)      \
        out_dword(HWIO_TX_RDR_CFG1_ADDR,v)
#define HWIO_TX_RDR_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RDR_CFG1_ADDR,m,v,HWIO_TX_RDR_CFG1_IN)
#define HWIO_TX_RDR_CFG1_START_LINE_BMSK                                                        0x1fff
#define HWIO_TX_RDR_CFG1_START_LINE_SHFT                                                           0x0

#define HWIO_TX_RDR_XFER_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00070f08)
#define HWIO_TX_RDR_XFER_CTL_RMSK                                                               0x1fff
#define HWIO_TX_RDR_XFER_CTL_IN          \
        in_dword_masked(HWIO_TX_RDR_XFER_CTL_ADDR, HWIO_TX_RDR_XFER_CTL_RMSK)
#define HWIO_TX_RDR_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_RDR_XFER_CTL_ADDR, m)
#define HWIO_TX_RDR_XFER_CTL_OUT(v)      \
        out_dword(HWIO_TX_RDR_XFER_CTL_ADDR,v)
#define HWIO_TX_RDR_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RDR_XFER_CTL_ADDR,m,v,HWIO_TX_RDR_XFER_CTL_IN)
#define HWIO_TX_RDR_XFER_CTL_XFER_EN_BMSK                                                       0x1000
#define HWIO_TX_RDR_XFER_CTL_XFER_EN_SHFT                                                          0xc
#define HWIO_TX_RDR_XFER_CTL_XFER_LEN_BMSK                                                       0xfff
#define HWIO_TX_RDR_XFER_CTL_XFER_LEN_SHFT                                                         0x0

#define HWIO_TX_WRTR_CFG0_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00070f0c)
#define HWIO_TX_WRTR_CFG0_RMSK                                                               0x1ffffff
#define HWIO_TX_WRTR_CFG0_IN          \
        in_dword_masked(HWIO_TX_WRTR_CFG0_ADDR, HWIO_TX_WRTR_CFG0_RMSK)
#define HWIO_TX_WRTR_CFG0_INM(m)      \
        in_dword_masked(HWIO_TX_WRTR_CFG0_ADDR, m)
#define HWIO_TX_WRTR_CFG0_OUT(v)      \
        out_dword(HWIO_TX_WRTR_CFG0_ADDR,v)
#define HWIO_TX_WRTR_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_WRTR_CFG0_ADDR,m,v,HWIO_TX_WRTR_CFG0_IN)
#define HWIO_TX_WRTR_CFG0_INIT_BANK_BMSK                                                     0x1c00000
#define HWIO_TX_WRTR_CFG0_INIT_BANK_SHFT                                                          0x16
#define HWIO_TX_WRTR_CFG0_MAX_BANK_BMSK                                                       0x380000
#define HWIO_TX_WRTR_CFG0_MAX_BANK_SHFT                                                           0x13
#define HWIO_TX_WRTR_CFG0_MIN_BANK_BMSK                                                        0x70000
#define HWIO_TX_WRTR_CFG0_MIN_BANK_SHFT                                                           0x10
#define HWIO_TX_WRTR_CFG0_VBUF_LEN_BMSK                                                         0xffff
#define HWIO_TX_WRTR_CFG0_VBUF_LEN_SHFT                                                            0x0

#define HWIO_TX_WRTR_CFG1_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00070f10)
#define HWIO_TX_WRTR_CFG1_RMSK                                                                  0x1fff
#define HWIO_TX_WRTR_CFG1_IN          \
        in_dword_masked(HWIO_TX_WRTR_CFG1_ADDR, HWIO_TX_WRTR_CFG1_RMSK)
#define HWIO_TX_WRTR_CFG1_INM(m)      \
        in_dword_masked(HWIO_TX_WRTR_CFG1_ADDR, m)
#define HWIO_TX_WRTR_CFG1_OUT(v)      \
        out_dword(HWIO_TX_WRTR_CFG1_ADDR,v)
#define HWIO_TX_WRTR_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_WRTR_CFG1_ADDR,m,v,HWIO_TX_WRTR_CFG1_IN)
#define HWIO_TX_WRTR_CFG1_START_LINE_BMSK                                                       0x1fff
#define HWIO_TX_WRTR_CFG1_START_LINE_SHFT                                                          0x0

#define HWIO_TX_WRTR_XFER_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00070f14)
#define HWIO_TX_WRTR_XFER_CTL_RMSK                                                              0x1fff
#define HWIO_TX_WRTR_XFER_CTL_IN          \
        in_dword_masked(HWIO_TX_WRTR_XFER_CTL_ADDR, HWIO_TX_WRTR_XFER_CTL_RMSK)
#define HWIO_TX_WRTR_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_WRTR_XFER_CTL_ADDR, m)
#define HWIO_TX_WRTR_XFER_CTL_OUT(v)      \
        out_dword(HWIO_TX_WRTR_XFER_CTL_ADDR,v)
#define HWIO_TX_WRTR_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_WRTR_XFER_CTL_ADDR,m,v,HWIO_TX_WRTR_XFER_CTL_IN)
#define HWIO_TX_WRTR_XFER_CTL_XFER_EN_BMSK                                                      0x1000
#define HWIO_TX_WRTR_XFER_CTL_XFER_EN_SHFT                                                         0xc
#define HWIO_TX_WRTR_XFER_CTL_XFER_LEN_BMSK                                                      0xfff
#define HWIO_TX_WRTR_XFER_CTL_XFER_LEN_SHFT                                                        0x0

#define HWIO_TX_BRDG_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00070f18)
#define HWIO_TX_BRDG_CTL_RMSK                                                                      0x3
#define HWIO_TX_BRDG_CTL_IN          \
        in_dword_masked(HWIO_TX_BRDG_CTL_ADDR, HWIO_TX_BRDG_CTL_RMSK)
#define HWIO_TX_BRDG_CTL_INM(m)      \
        in_dword_masked(HWIO_TX_BRDG_CTL_ADDR, m)
#define HWIO_TX_BRDG_CTL_OUT(v)      \
        out_dword(HWIO_TX_BRDG_CTL_ADDR,v)
#define HWIO_TX_BRDG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_BRDG_CTL_ADDR,m,v,HWIO_TX_BRDG_CTL_IN)
#define HWIO_TX_BRDG_CTL_DIS_CGC_ON_XFER_EN_BMSK                                                   0x2
#define HWIO_TX_BRDG_CTL_DIS_CGC_ON_XFER_EN_SHFT                                                   0x1
#define HWIO_TX_BRDG_CTL_EN_DONE_EVENT_BMSK                                                        0x1
#define HWIO_TX_BRDG_CTL_EN_DONE_EVENT_SHFT                                                        0x0

#define HWIO_TX_BRDG_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00070f1c)
#define HWIO_TX_BRDG_STATUS_RMSK                                                                   0x3
#define HWIO_TX_BRDG_STATUS_IN          \
        in_dword_masked(HWIO_TX_BRDG_STATUS_ADDR, HWIO_TX_BRDG_STATUS_RMSK)
#define HWIO_TX_BRDG_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_BRDG_STATUS_ADDR, m)
#define HWIO_TX_BRDG_STATUS_BRDG_STATUS_BMSK                                                       0x3
#define HWIO_TX_BRDG_STATUS_BRDG_STATUS_SHFT                                                       0x0

#define HWIO_TX_BRDG_CLEAR_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00070f20)
#define HWIO_TX_BRDG_CLEAR_RMSK                                                                    0x3
#define HWIO_TX_BRDG_CLEAR_IN          \
        in_dword_masked(HWIO_TX_BRDG_CLEAR_ADDR, HWIO_TX_BRDG_CLEAR_RMSK)
#define HWIO_TX_BRDG_CLEAR_INM(m)      \
        in_dword_masked(HWIO_TX_BRDG_CLEAR_ADDR, m)
#define HWIO_TX_BRDG_CLEAR_OUT(v)      \
        out_dword(HWIO_TX_BRDG_CLEAR_ADDR,v)
#define HWIO_TX_BRDG_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_BRDG_CLEAR_ADDR,m,v,HWIO_TX_BRDG_CLEAR_IN)
#define HWIO_TX_BRDG_CLEAR_CLEAR_BMSK                                                              0x3
#define HWIO_TX_BRDG_CLEAR_CLEAR_SHFT                                                              0x0

#define HWIO_TX_RDR_VBUF_ADDR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00070f24)
#define HWIO_TX_RDR_VBUF_ADDR_RMSK                                                              0xffff
#define HWIO_TX_RDR_VBUF_ADDR_IN          \
        in_dword_masked(HWIO_TX_RDR_VBUF_ADDR_ADDR, HWIO_TX_RDR_VBUF_ADDR_RMSK)
#define HWIO_TX_RDR_VBUF_ADDR_INM(m)      \
        in_dword_masked(HWIO_TX_RDR_VBUF_ADDR_ADDR, m)
#define HWIO_TX_RDR_VBUF_ADDR_OUT(v)      \
        out_dword(HWIO_TX_RDR_VBUF_ADDR_ADDR,v)
#define HWIO_TX_RDR_VBUF_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_RDR_VBUF_ADDR_ADDR,m,v,HWIO_TX_RDR_VBUF_ADDR_IN)
#define HWIO_TX_RDR_VBUF_ADDR_VBUF_RADDR_BMSK                                                   0xffff
#define HWIO_TX_RDR_VBUF_ADDR_VBUF_RADDR_SHFT                                                      0x0

#define HWIO_TX_WRTR_VBUF_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00070f28)
#define HWIO_TX_WRTR_VBUF_ADDR_RMSK                                                             0xffff
#define HWIO_TX_WRTR_VBUF_ADDR_IN          \
        in_dword_masked(HWIO_TX_WRTR_VBUF_ADDR_ADDR, HWIO_TX_WRTR_VBUF_ADDR_RMSK)
#define HWIO_TX_WRTR_VBUF_ADDR_INM(m)      \
        in_dword_masked(HWIO_TX_WRTR_VBUF_ADDR_ADDR, m)
#define HWIO_TX_WRTR_VBUF_ADDR_OUT(v)      \
        out_dword(HWIO_TX_WRTR_VBUF_ADDR_ADDR,v)
#define HWIO_TX_WRTR_VBUF_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_WRTR_VBUF_ADDR_ADDR,m,v,HWIO_TX_WRTR_VBUF_ADDR_IN)
#define HWIO_TX_WRTR_VBUF_ADDR_VBUF_WADDR_BMSK                                                  0xffff
#define HWIO_TX_WRTR_VBUF_ADDR_VBUF_WADDR_SHFT                                                     0x0

#define HWIO_TXC_MEM_BANKb_ADDRc_ADDR(c,b)                                                  (MODEM_TOP_REG_BASE      + 0x0007d000 + 0x400 * (b)+0x4 * (c))
#define HWIO_TXC_MEM_BANKb_ADDRc_RMSK                                                       0xffffffff
#define HWIO_TXC_MEM_BANKb_ADDRc_MAXc                                                              255
#define HWIO_TXC_MEM_BANKb_ADDRc_MAXb                                                               11
#define HWIO_TXC_MEM_BANKb_ADDRc_INI2(c,b)        \
        in_dword_masked(HWIO_TXC_MEM_BANKb_ADDRc_ADDR(c,b), HWIO_TXC_MEM_BANKb_ADDRc_RMSK)
#define HWIO_TXC_MEM_BANKb_ADDRc_INMI2(c,b,mask)    \
        in_dword_masked(HWIO_TXC_MEM_BANKb_ADDRc_ADDR(c,b), mask)
#define HWIO_TXC_MEM_BANKb_ADDRc_OUTI2(c,b,val)    \
        out_dword(HWIO_TXC_MEM_BANKb_ADDRc_ADDR(c,b),val)
#define HWIO_TXC_MEM_BANKb_ADDRc_OUTMI2(c,b,mask,val) \
        out_dword_masked_ns(HWIO_TXC_MEM_BANKb_ADDRc_ADDR(c,b),mask,val,HWIO_TXC_MEM_BANKb_ADDRc_INI2(c,b))
#define HWIO_TXC_MEM_BANKb_ADDRc_DATA_BMSK                                                  0xffffffff
#define HWIO_TXC_MEM_BANKb_ADDRc_DATA_SHFT                                                         0x0

#define HWIO_O_TX_WMORE_STATUS_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076200)
#define HWIO_O_TX_WMORE_STATUS_WORD0_RMSK                                                   0xe0000000
#define HWIO_O_TX_WMORE_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_O_TX_WMORE_STATUS_WORD0_ADDR, HWIO_O_TX_WMORE_STATUS_WORD0_RMSK)
#define HWIO_O_TX_WMORE_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_O_TX_WMORE_STATUS_WORD0_ADDR, m)
#define HWIO_O_TX_WMORE_STATUS_WORD0_PE_READY_BMSK                                          0x80000000
#define HWIO_O_TX_WMORE_STATUS_WORD0_PE_READY_SHFT                                                0x1f
#define HWIO_O_TX_WMORE_STATUS_WORD0_CMD_ACK_BMSK                                           0x40000000
#define HWIO_O_TX_WMORE_STATUS_WORD0_CMD_ACK_SHFT                                                 0x1e
#define HWIO_O_TX_WMORE_STATUS_WORD0_CMD_ERROR_BMSK                                         0x20000000
#define HWIO_O_TX_WMORE_STATUS_WORD0_CMD_ERROR_SHFT                                               0x1d

#define HWIO_TX_LTE_WMORE_WORD0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076300)
#define HWIO_TX_LTE_WMORE_WORD0_RMSK                                                          0xfc0000
#define HWIO_TX_LTE_WMORE_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD0_ADDR, HWIO_TX_LTE_WMORE_WORD0_RMSK)
#define HWIO_TX_LTE_WMORE_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD0_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD0_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD0_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD0_IN)
#define HWIO_TX_LTE_WMORE_WORD0_OPCODE_BMSK                                                   0xfc0000
#define HWIO_TX_LTE_WMORE_WORD0_OPCODE_SHFT                                                       0x12

#define HWIO_TX_LTE_WMORE_WORD1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076304)
#define HWIO_TX_LTE_WMORE_WORD1_RMSK                                                          0xffffff
#define HWIO_TX_LTE_WMORE_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD1_ADDR, HWIO_TX_LTE_WMORE_WORD1_RMSK)
#define HWIO_TX_LTE_WMORE_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD1_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD1_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD1_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD1_IN)
#define HWIO_TX_LTE_WMORE_WORD1_BANDWIDTH_SELECT_BMSK                                         0xe00000
#define HWIO_TX_LTE_WMORE_WORD1_BANDWIDTH_SELECT_SHFT                                             0x15
#define HWIO_TX_LTE_WMORE_WORD1_LTE_CPI_INVERT_BMSK                                           0x100000
#define HWIO_TX_LTE_WMORE_WORD1_LTE_CPI_INVERT_SHFT                                               0x14
#define HWIO_TX_LTE_WMORE_WORD1_BAND13_FILTER_BMSK                                             0xc0000
#define HWIO_TX_LTE_WMORE_WORD1_BAND13_FILTER_SHFT                                                0x12
#define HWIO_TX_LTE_WMORE_WORD1_ANTENNA_WEIGHTING_I_0_BMSK                                     0x3fe00
#define HWIO_TX_LTE_WMORE_WORD1_ANTENNA_WEIGHTING_I_0_SHFT                                         0x9
#define HWIO_TX_LTE_WMORE_WORD1_ANTENNA_WEIGHTING_Q_0_BMSK                                       0x1ff
#define HWIO_TX_LTE_WMORE_WORD1_ANTENNA_WEIGHTING_Q_0_SHFT                                         0x0

#define HWIO_TX_LTE_WMORE_WORD2_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076308)
#define HWIO_TX_LTE_WMORE_WORD2_RMSK                                                           0x3ffff
#define HWIO_TX_LTE_WMORE_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD2_ADDR, HWIO_TX_LTE_WMORE_WORD2_RMSK)
#define HWIO_TX_LTE_WMORE_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD2_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD2_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD2_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD2_IN)
#define HWIO_TX_LTE_WMORE_WORD2_ANTENNA_WEIGHTING_I_1_BMSK                                     0x3fe00
#define HWIO_TX_LTE_WMORE_WORD2_ANTENNA_WEIGHTING_I_1_SHFT                                         0x9
#define HWIO_TX_LTE_WMORE_WORD2_ANTENNA_WEIGHTING_Q_1_BMSK                                       0x1ff
#define HWIO_TX_LTE_WMORE_WORD2_ANTENNA_WEIGHTING_Q_1_SHFT                                         0x0

#define HWIO_TX_LTE_WMORE_WORD3_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007630c)
#define HWIO_TX_LTE_WMORE_WORD3_RMSK                                                        0xffffffff
#define HWIO_TX_LTE_WMORE_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD3_ADDR, HWIO_TX_LTE_WMORE_WORD3_RMSK)
#define HWIO_TX_LTE_WMORE_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD3_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD3_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD3_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD3_IN)
#define HWIO_TX_LTE_WMORE_WORD3_ANT_WEIGHTING_SELECT_BMSK                                   0xfffc0000
#define HWIO_TX_LTE_WMORE_WORD3_ANT_WEIGHTING_SELECT_SHFT                                         0x12
#define HWIO_TX_LTE_WMORE_WORD3_WINDOWING_DURATION_BMSK                                        0x3e000
#define HWIO_TX_LTE_WMORE_WORD3_WINDOWING_DURATION_SHFT                                            0xd
#define HWIO_TX_LTE_WMORE_WORD3_CP_TYPE_BMSK                                                    0x1000
#define HWIO_TX_LTE_WMORE_WORD3_CP_TYPE_SHFT                                                       0xc
#define HWIO_TX_LTE_WMORE_WORD3_CP_LENGTH_0_BMSK                                                 0xfff
#define HWIO_TX_LTE_WMORE_WORD3_CP_LENGTH_0_SHFT                                                   0x0

#define HWIO_TX_LTE_WMORE_WORD4_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076310)
#define HWIO_TX_LTE_WMORE_WORD4_RMSK                                                        0xffffff00
#define HWIO_TX_LTE_WMORE_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD4_ADDR, HWIO_TX_LTE_WMORE_WORD4_RMSK)
#define HWIO_TX_LTE_WMORE_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD4_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD4_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD4_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD4_IN)
#define HWIO_TX_LTE_WMORE_WORD4_CP_LENGTH_1_BMSK                                            0xfff00000
#define HWIO_TX_LTE_WMORE_WORD4_CP_LENGTH_1_SHFT                                                  0x14
#define HWIO_TX_LTE_WMORE_WORD4_CP_LENGTH_2_BMSK                                               0xfff00
#define HWIO_TX_LTE_WMORE_WORD4_CP_LENGTH_2_SHFT                                                   0x8

#define HWIO_TX_LTE_WMORE_WORD5_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076314)
#define HWIO_TX_LTE_WMORE_WORD5_RMSK                                                         0xfffffff
#define HWIO_TX_LTE_WMORE_WORD5_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD5_ADDR, HWIO_TX_LTE_WMORE_WORD5_RMSK)
#define HWIO_TX_LTE_WMORE_WORD5_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD5_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD5_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD5_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD5_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD5_IN)
#define HWIO_TX_LTE_WMORE_WORD5_CP_LENGTH_SELECT_BMSK                                        0xfffffff
#define HWIO_TX_LTE_WMORE_WORD5_CP_LENGTH_SELECT_SHFT                                              0x0

#define HWIO_TX_LTE_WMORE_WORD6_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00076318)
#define HWIO_TX_LTE_WMORE_WORD6_RMSK                                                        0xffffffff
#define HWIO_TX_LTE_WMORE_WORD6_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD6_ADDR, HWIO_TX_LTE_WMORE_WORD6_RMSK)
#define HWIO_TX_LTE_WMORE_WORD6_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD6_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD6_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD6_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD6_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD6_IN)
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_EF_SYM_COUNT_BMSK                                   0xf0000000
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_EF_SYM_COUNT_SHFT                                         0x1c
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_EF_OFFSET_BMSK                                       0xfff0000
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_EF_OFFSET_SHFT                                            0x10
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_LR_SYM_COUNT_BMSK                                       0xf000
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_LR_SYM_COUNT_SHFT                                          0xc
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_LR_OFFSET_BMSK                                           0xfff
#define HWIO_TX_LTE_WMORE_WORD6_PA_NULL_LR_OFFSET_SHFT                                             0x0

#define HWIO_TX_LTE_WMORE_WORD7_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0007631c)
#define HWIO_TX_LTE_WMORE_WORD7_RMSK                                                        0xc0000000
#define HWIO_TX_LTE_WMORE_WORD7_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD7_ADDR, HWIO_TX_LTE_WMORE_WORD7_RMSK)
#define HWIO_TX_LTE_WMORE_WORD7_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_WORD7_ADDR, m)
#define HWIO_TX_LTE_WMORE_WORD7_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_WORD7_ADDR,v)
#define HWIO_TX_LTE_WMORE_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_WORD7_ADDR,m,v,HWIO_TX_LTE_WMORE_WORD7_IN)
#define HWIO_TX_LTE_WMORE_WORD7_EF_LR_ENABLE_BMSK                                           0xc0000000
#define HWIO_TX_LTE_WMORE_WORD7_EF_LR_ENABLE_SHFT                                                 0x1e

#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076400)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_RMSK                                                    0xfc0000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD0_ADDR, HWIO_TX_LTE_WMORE_UPPTS_WORD0_RMSK)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD0_ADDR, m)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_UPPTS_WORD0_ADDR,v)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_UPPTS_WORD0_ADDR,m,v,HWIO_TX_LTE_WMORE_UPPTS_WORD0_IN)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_OPCODE_BMSK                                             0xfc0000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD0_OPCODE_SHFT                                                 0x12

#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076404)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_RMSK                                                    0xffffff
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD1_ADDR, HWIO_TX_LTE_WMORE_UPPTS_WORD1_RMSK)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD1_ADDR, m)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_UPPTS_WORD1_ADDR,v)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_UPPTS_WORD1_ADDR,m,v,HWIO_TX_LTE_WMORE_UPPTS_WORD1_IN)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_BANDWIDTH_SELECT_BMSK                                   0xe00000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_BANDWIDTH_SELECT_SHFT                                       0x15
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_LTE_CPI_INVERT_BMSK                                     0x100000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_LTE_CPI_INVERT_SHFT                                         0x14
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_BAND13_FILTER_BMSK                                       0xc0000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_BAND13_FILTER_SHFT                                          0x12
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_ANTENNA_WEIGHTING_I_0_BMSK                               0x3fe00
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_ANTENNA_WEIGHTING_I_0_SHFT                                   0x9
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_ANTENNA_WEIGHTING_Q_0_BMSK                                 0x1ff
#define HWIO_TX_LTE_WMORE_UPPTS_WORD1_ANTENNA_WEIGHTING_Q_0_SHFT                                   0x0

#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076408)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_RMSK                                                  0xffffe003
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD2_ADDR, HWIO_TX_LTE_WMORE_UPPTS_WORD2_RMSK)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD2_ADDR, m)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_UPPTS_WORD2_ADDR,v)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_UPPTS_WORD2_ADDR,m,v,HWIO_TX_LTE_WMORE_UPPTS_WORD2_IN)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_WINDOWING_DURATION_BMSK                               0xf8000000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_WINDOWING_DURATION_SHFT                                     0x1b
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_UPPTS_TYPE_BMSK                                        0x6000000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_UPPTS_TYPE_SHFT                                             0x19
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_CP_LENGTH_0_BMSK                                       0x1ffe000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_CP_LENGTH_0_SHFT                                             0xd
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_EF_LR_ENABLE_BMSK                                            0x3
#define HWIO_TX_LTE_WMORE_UPPTS_WORD2_EF_LR_ENABLE_SHFT                                            0x0

#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0007640c)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_RMSK                                                  0xffffffff
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD3_ADDR, HWIO_TX_LTE_WMORE_UPPTS_WORD3_RMSK)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_UPPTS_WORD3_ADDR, m)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_UPPTS_WORD3_ADDR,v)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_UPPTS_WORD3_ADDR,m,v,HWIO_TX_LTE_WMORE_UPPTS_WORD3_IN)
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_EF_SYM_COUNT_BMSK                             0xf0000000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_EF_SYM_COUNT_SHFT                                   0x1c
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_EF_OFFSET_BMSK                                 0xfff0000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_EF_OFFSET_SHFT                                      0x10
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_LR_SYM_COUNT_BMSK                                 0xf000
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_LR_SYM_COUNT_SHFT                                    0xc
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_LR_OFFSET_BMSK                                     0xfff
#define HWIO_TX_LTE_WMORE_UPPTS_WORD3_PA_NULL_LR_OFFSET_SHFT                                       0x0

#define HWIO_TX_LTE_WMORE_PRACH_WORD0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076500)
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_RMSK                                                    0xfc0000
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD0_ADDR, HWIO_TX_LTE_WMORE_PRACH_WORD0_RMSK)
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD0_ADDR, m)
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_PRACH_WORD0_ADDR,v)
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_PRACH_WORD0_ADDR,m,v,HWIO_TX_LTE_WMORE_PRACH_WORD0_IN)
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_OPCODE_BMSK                                             0xfc0000
#define HWIO_TX_LTE_WMORE_PRACH_WORD0_OPCODE_SHFT                                                 0x12

#define HWIO_TX_LTE_WMORE_PRACH_WORD1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076504)
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_RMSK                                                    0xffffff
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD1_ADDR, HWIO_TX_LTE_WMORE_PRACH_WORD1_RMSK)
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD1_ADDR, m)
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_PRACH_WORD1_ADDR,v)
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_PRACH_WORD1_ADDR,m,v,HWIO_TX_LTE_WMORE_PRACH_WORD1_IN)
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_BANDWIDTH_SELECT_BMSK                                   0xe00000
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_BANDWIDTH_SELECT_SHFT                                       0x15
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_LTE_CPI_INVERT_BMSK                                     0x100000
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_LTE_CPI_INVERT_SHFT                                         0x14
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_BAND13_FILTER_BMSK                                       0xc0000
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_BAND13_FILTER_SHFT                                          0x12
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_ANTENNA_WEIGHTING_I_0_BMSK                               0x3fe00
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_ANTENNA_WEIGHTING_I_0_SHFT                                   0x9
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_ANTENNA_WEIGHTING_Q_0_BMSK                                 0x1ff
#define HWIO_TX_LTE_WMORE_PRACH_WORD1_ANTENNA_WEIGHTING_Q_0_SHFT                                   0x0

#define HWIO_TX_LTE_WMORE_PRACH_WORD2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00076508)
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_RMSK                                                  0xfffff000
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD2_ADDR, HWIO_TX_LTE_WMORE_PRACH_WORD2_RMSK)
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_WMORE_PRACH_WORD2_ADDR, m)
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_WMORE_PRACH_WORD2_ADDR,v)
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_WMORE_PRACH_WORD2_ADDR,m,v,HWIO_TX_LTE_WMORE_PRACH_WORD2_IN)
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_WINDOWING_DURATION_BMSK                               0xf8000000
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_WINDOWING_DURATION_SHFT                                     0x1b
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_PRACH_FORMAT_BMSK                                      0x7000000
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_PRACH_FORMAT_SHFT                                           0x18
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_CP_LENGTH_0_BMSK                                        0xfff000
#define HWIO_TX_LTE_WMORE_PRACH_WORD2_CP_LENGTH_0_SHFT                                             0xc

#define HWIO_O_TX_ENC_STATUS_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00076600)
#define HWIO_O_TX_ENC_STATUS_WORD0_RMSK                                                     0xe0000000
#define HWIO_O_TX_ENC_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_O_TX_ENC_STATUS_WORD0_ADDR, HWIO_O_TX_ENC_STATUS_WORD0_RMSK)
#define HWIO_O_TX_ENC_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_O_TX_ENC_STATUS_WORD0_ADDR, m)
#define HWIO_O_TX_ENC_STATUS_WORD0_PE_READY_BMSK                                            0x80000000
#define HWIO_O_TX_ENC_STATUS_WORD0_PE_READY_SHFT                                                  0x1f
#define HWIO_O_TX_ENC_STATUS_WORD0_CMD_ACK_BMSK                                             0x40000000
#define HWIO_O_TX_ENC_STATUS_WORD0_CMD_ACK_SHFT                                                   0x1e
#define HWIO_O_TX_ENC_STATUS_WORD0_CMD_ERROR_BMSK                                           0x20000000
#define HWIO_O_TX_ENC_STATUS_WORD0_CMD_ERROR_SHFT                                                 0x1d

#define HWIO_TX_LTE_PUSCH_ENC_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076700)
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_RMSK                                                      0xfc09ff
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD0_ADDR, HWIO_TX_LTE_PUSCH_ENC_WORD0_RMSK)
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD0_ADDR, m)
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_ENC_WORD0_ADDR,v)
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_ENC_WORD0_ADDR,m,v,HWIO_TX_LTE_PUSCH_ENC_WORD0_IN)
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_TBCRC_COMPUTE_EN_BMSK                                        0x800
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_TBCRC_COMPUTE_EN_SHFT                                          0xb
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_HARQ_BANK_SEL_BMSK                                           0x100
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_HARQ_BANK_SEL_SHFT                                             0x8
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_C_P_BMSK                                                      0xf0
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_C_P_SHFT                                                       0x4
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_C_M_BMSK                                                       0xf
#define HWIO_TX_LTE_PUSCH_ENC_WORD0_C_M_SHFT                                                       0x0

#define HWIO_TX_LTE_PUSCH_ENC_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076704)
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD1_ADDR, HWIO_TX_LTE_PUSCH_ENC_WORD1_RMSK)
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD1_ADDR, m)
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_ENC_WORD1_ADDR,v)
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_ENC_WORD1_ADDR,m,v,HWIO_TX_LTE_PUSCH_ENC_WORD1_IN)
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_NUM_FILLER_BMSK                                         0xfc000000
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_NUM_FILLER_SHFT                                               0x1a
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_K_PLUS_BMSK                                              0x3ffe000
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_K_PLUS_SHFT                                                    0xd
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_K_MINUS_BMSK                                                0x1fff
#define HWIO_TX_LTE_PUSCH_ENC_WORD1_K_MINUS_SHFT                                                   0x0

#define HWIO_TX_LTE_PUSCH_ENC_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076708)
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_RMSK                                                    0x7fff7fff
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD2_ADDR, HWIO_TX_LTE_PUSCH_ENC_WORD2_RMSK)
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD2_ADDR, m)
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_ENC_WORD2_ADDR,v)
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_ENC_WORD2_ADDR,m,v,HWIO_TX_LTE_PUSCH_ENC_WORD2_IN)
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_RM_START_POS_M_BMSK                                     0x7fff0000
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_RM_START_POS_M_SHFT                                           0x10
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_RM_START_POS_P_BMSK                                         0x7fff
#define HWIO_TX_LTE_PUSCH_ENC_WORD2_RM_START_POS_P_SHFT                                            0x0

#define HWIO_TX_LTE_PUSCH_ENC_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007670c)
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_RMSK                                                          0xff
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD3_ADDR, HWIO_TX_LTE_PUSCH_ENC_WORD3_RMSK)
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD3_ADDR, m)
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_ENC_WORD3_ADDR,v)
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_ENC_WORD3_ADDR,m,v,HWIO_TX_LTE_PUSCH_ENC_WORD3_IN)
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_XC_P_BMSK                                                     0xf0
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_XC_P_SHFT                                                      0x4
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_XC_M_BMSK                                                      0xf
#define HWIO_TX_LTE_PUSCH_ENC_WORD3_XC_M_SHFT                                                      0x0

#define HWIO_TX_LTE_PUSCH_ENC_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076710)
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD4_ADDR, HWIO_TX_LTE_PUSCH_ENC_WORD4_RMSK)
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_ENC_WORD4_ADDR, m)
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_ENC_WORD4_ADDR,v)
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_ENC_WORD4_ADDR,m,v,HWIO_TX_LTE_PUSCH_ENC_WORD4_IN)
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_XMIT_PLUS_BMSK                                          0xffff0000
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_XMIT_PLUS_SHFT                                                0x10
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_XMIT_MINUS_BMSK                                             0xffff
#define HWIO_TX_LTE_PUSCH_ENC_WORD4_XMIT_MINUS_SHFT                                                0x0

#define HWIO_O_TX_MOD_STATUS_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00076800)
#define HWIO_O_TX_MOD_STATUS_WORD0_RMSK                                                     0xe0000000
#define HWIO_O_TX_MOD_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_O_TX_MOD_STATUS_WORD0_ADDR, HWIO_O_TX_MOD_STATUS_WORD0_RMSK)
#define HWIO_O_TX_MOD_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_O_TX_MOD_STATUS_WORD0_ADDR, m)
#define HWIO_O_TX_MOD_STATUS_WORD0_PE_READY_BMSK                                            0x80000000
#define HWIO_O_TX_MOD_STATUS_WORD0_PE_READY_SHFT                                                  0x1f
#define HWIO_O_TX_MOD_STATUS_WORD0_CMD_ACK_BMSK                                             0x40000000
#define HWIO_O_TX_MOD_STATUS_WORD0_CMD_ACK_SHFT                                                   0x1e
#define HWIO_O_TX_MOD_STATUS_WORD0_CMD_ERROR_BMSK                                           0x20000000
#define HWIO_O_TX_MOD_STATUS_WORD0_CMD_ERROR_SHFT                                                 0x1d

#define HWIO_TX_LTE_PUSCH_MOD_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076900)
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_RMSK                                                      0xfc0fff
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD0_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD0_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD0_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD0_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD0_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD0_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_SRS_TM_ODD_BMSK                                              0x800
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_SRS_TM_ODD_SHFT                                                0xb
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_SRS_FREQ_CTL_BMSK                                            0x7ff
#define HWIO_TX_LTE_PUSCH_MOD_WORD0_SRS_FREQ_CTL_SHFT                                              0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076904)
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_RMSK                                                     0x3ffff7f
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD1_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD1_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD1_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD1_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD1_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD1_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_MODE_BMSK                                            0x3000000
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_MODE_SHFT                                                 0x18
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_BETA_GAIN_BMSK                                        0xffff00
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_BETA_GAIN_SHFT                                             0x8
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_NUM_RB_BMSK                                               0x7f
#define HWIO_TX_LTE_PUSCH_MOD_WORD1_SRS_NUM_RB_SHFT                                                0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076908)
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_RMSK                                                      0xffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD2_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD2_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD2_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD2_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD2_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD2_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_ACK_NAK_RM_LENGTH_BMSK                                    0xfff800
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_ACK_NAK_RM_LENGTH_SHFT                                         0xb
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_NUM_LAYERS_BMSK                                              0x400
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_NUM_LAYERS_SHFT                                                0xa
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_CTL_ONLY_BMSK                                                0x200
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_CTL_ONLY_SHFT                                                  0x9
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_MOD_TYPE_BMSK                                                0x100
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_MOD_TYPE_SHFT                                                  0x8
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_CP_TYPE_BMSK                                                  0x80
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_CP_TYPE_SHFT                                                   0x7
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_NUM_RB_BMSK                                                   0x7f
#define HWIO_TX_LTE_PUSCH_MOD_WORD2_NUM_RB_SHFT                                                    0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007690c)
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_RMSK                                                      0x107c00
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD3_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD3_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD3_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD3_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD3_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD3_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_NAK_SCRAMB_EN_BMSK                                    0x100000
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_NAK_SCRAMB_EN_SHFT                                        0x14
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_SCRAMB_SEQ_INDEX_BMSK                                   0x6000
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_SCRAMB_SEQ_INDEX_SHFT                                      0xd
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_NAK_INP_LENGTH_BMSK                                     0x1c00
#define HWIO_TX_LTE_PUSCH_MOD_WORD3_ACK_NAK_INP_LENGTH_SHFT                                        0xa

#define HWIO_TX_LTE_PUSCH_MOD_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076910)
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD4_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD4_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD4_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD4_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD4_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD4_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_DEMOD_RS_ALPHA0_BMSK                                    0xffe00000
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_DEMOD_RS_ALPHA0_SHFT                                          0x15
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_DEMOD_RS_BETA0_BMSK                                       0x1fffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD4_DEMOD_RS_BETA0_SHFT                                            0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076914)
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD5_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD5_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD5_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD5_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD5_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD5_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_DEMOD_RS_GAMMA0_BMSK                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD5_DEMOD_RS_GAMMA0_SHFT                                           0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD6_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076918)
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD6_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD6_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD6_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD6_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD6_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD6_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_DEMOD_RS_ALPHA1_BMSK                                    0xffe00000
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_DEMOD_RS_ALPHA1_SHFT                                          0x15
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_DEMOD_RS_BETA1_BMSK                                       0x1fffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD6_DEMOD_RS_BETA1_SHFT                                            0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD7_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0007691c)
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD7_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD7_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD7_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD7_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD7_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD7_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_DEMOD_RS_GAMMA1_BMSK                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD7_DEMOD_RS_GAMMA1_SHFT                                           0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD8_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076920)
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD8_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD8_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD8_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD8_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD8_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD8_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_SRS_ALPHA_BMSK                                          0xffe00000
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_SRS_ALPHA_SHFT                                                0x15
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_SRS_BETA_BMSK                                             0x1fffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD8_SRS_BETA_SHFT                                                  0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD9_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076924)
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD9_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD9_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD9_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD9_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD9_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD9_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_SRS_GAMMA_BMSK                                          0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD9_SRS_GAMMA_SHFT                                                 0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD10_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076928)
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_RMSK                                                   0x7fffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD10_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD10_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD10_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD10_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD10_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD10_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_SCR_INIT_BMSK                                          0x7fffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD10_SCR_INIT_SHFT                                                 0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD11_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007692c)
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD11_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD11_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD11_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD11_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD11_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD11_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_CTL_GAIN_BMSK                                          0xffff0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_CTL_GAIN_SHFT                                                0x10
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_DATA_GAIN_BMSK                                             0xffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD11_DATA_GAIN_SHFT                                                0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD12_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076930)
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_RMSK                                                    0xfff0fff
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD12_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD12_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD12_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD12_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD12_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD12_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_TM_FMI_SLOT1_BMSK                                 0x8000000
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_TM_FMI_SLOT1_SHFT                                      0x1b
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_FREQ_CTL_SLOT1_BMSK                               0x7ff0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_FREQ_CTL_SLOT1_SHFT                                    0x10
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_TM_FMI_SLOT0_BMSK                                     0x800
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_TM_FMI_SLOT0_SHFT                                       0xb
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_FREQ_CTL_SLOT0_BMSK                                   0x7ff
#define HWIO_TX_LTE_PUSCH_MOD_WORD12_PUSCH_FREQ_CTL_SLOT0_SHFT                                     0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD13_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076934)
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD13_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD13_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD13_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD13_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD13_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD13_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_CQI_BITS_W0_BMSK                                       0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD13_CQI_BITS_W0_SHFT                                              0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD14_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076938)
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD14_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD14_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD14_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD14_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD14_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD14_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_CQI_BITS_W1_BMSK                                       0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD14_CQI_BITS_W1_SHFT                                              0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD15_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007693c)
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RMSK                                                   0xff001fff
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD15_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD15_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD15_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD15_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD15_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD15_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_CQI_INP_LENGTH_BMSK                                    0xff000000
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_CQI_INP_LENGTH_SHFT                                          0x18
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_RM_LENGTH_BMSK                                    0x1ff0
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_RM_LENGTH_SHFT                                       0x4
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_INP_LENGTH_BMSK                                      0xc
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_INP_LENGTH_SHFT                                      0x2
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_BMSK                                                 0x3
#define HWIO_TX_LTE_PUSCH_MOD_WORD15_RANK_IND_SHFT                                                 0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD16_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076940)
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD16_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD16_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD16_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD16_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD16_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD16_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_SCME_DFT_SHIFT_SEL_BMSK                                0xfffff000
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_SCME_DFT_SHIFT_SEL_SHFT                                       0xc
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_SCME_IFFT_SHIFT_SEL_BMSK                                    0xfff
#define HWIO_TX_LTE_PUSCH_MOD_WORD16_SCME_IFFT_SHIFT_SEL_SHFT                                      0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD17_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076944)
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD17_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD17_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD17_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD17_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD17_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD17_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_SCME_SCALE_SRS_BMSK                                    0xffff0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_SCME_SCALE_SRS_SHFT                                          0x10
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_SCME_SCALE_BMSK                                            0xffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD17_SCME_SCALE_SHFT                                               0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD18_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076948)
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_RMSK                                                   0x3fffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD18_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD18_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD18_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD18_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD18_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD18_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_CQI_RM_LENGTH_BMSK                                     0x3fff0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_CQI_RM_LENGTH_SHFT                                           0x10
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_SCME_SCALE_DEMODRS_BMSK                                    0xffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD18_SCME_SCALE_DEMODRS_SHFT                                       0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD19_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0007694c)
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_RMSK                                                   0x8fff0fff
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD19_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD19_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD19_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD19_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD19_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD19_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_HALFTONE_SHIFT_EN_BMSK                            0x80000000
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_HALFTONE_SHIFT_EN_SHFT                                  0x1f
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_IFFT_SHIFT_SEL_DEMODRS_BMSK                        0xfff0000
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_IFFT_SHIFT_SEL_DEMODRS_SHFT                             0x10
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_IFFT_SHIFT_SEL_SRS_BMSK                                0xfff
#define HWIO_TX_LTE_PUSCH_MOD_WORD19_SCME_IFFT_SHIFT_SEL_SRS_SHFT                                  0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD20_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076950)
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD20_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD20_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD20_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD20_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD20_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD20_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_CQI_BITS_W2_BMSK                                       0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD20_CQI_BITS_W2_SHFT                                              0x0

#define HWIO_TX_LTE_PUSCH_MOD_WORD21_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076954)
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD21_ADDR, HWIO_TX_LTE_PUSCH_MOD_WORD21_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_WORD21_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_WORD21_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_WORD21_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_WORD21_IN)
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_CQI_BITS_W3_BMSK                                       0xffffffff
#define HWIO_TX_LTE_PUSCH_MOD_WORD21_CQI_BITS_W3_SHFT                                              0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a00)
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_RMSK                                                      0xfc0fff
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD0_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD0_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD0_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD0_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD0_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD0_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_SRS_TM_ODD_BMSK                                              0x800
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_SRS_TM_ODD_SHFT                                                0xb
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_SRS_FREQ_CTL_BMSK                                            0x7ff
#define HWIO_TX_LTE_PUCCH_MOD_WORD0_SRS_FREQ_CTL_SHFT                                              0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a04)
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_RMSK                                                     0x3ffff7f
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD1_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD1_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD1_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD1_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD1_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD1_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_MODE_BMSK                                            0x3000000
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_MODE_SHFT                                                 0x18
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_BETA_GAIN_BMSK                                        0xffff00
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_BETA_GAIN_SHFT                                             0x8
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_NUM_RB_BMSK                                               0x7f
#define HWIO_TX_LTE_PUCCH_MOD_WORD1_SRS_NUM_RB_SHFT                                                0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a08)
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_RMSK                                                    0xffff0f1f
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD2_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD2_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD2_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD2_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD2_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD2_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CQI_DATA_BMSK                                           0xffff0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CQI_DATA_SHFT                                                 0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CQI_LENGTH_BMSK                                              0xf00
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CQI_LENGTH_SHFT                                                0x8
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_NUM_LAYERS_BMSK                                               0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_NUM_LAYERS_SHFT                                                0x4
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_PUCCH_FORMAT_BMSK                                              0xe
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_PUCCH_FORMAT_SHFT                                              0x1
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CP_TYPE_BMSK                                                   0x1
#define HWIO_TX_LTE_PUCCH_MOD_WORD2_CP_TYPE_SHFT                                                   0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a0c)
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_RMSK                                                    0xffff3333
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD3_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD3_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD3_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD3_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD3_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD3_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_BETA_GAIN_BMSK                                      0xffff0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_BETA_GAIN_SHFT                                            0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_DEMOD_RS_OS_INDEX_SLOT1_HYP0_BMSK                           0x3000
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_DEMOD_RS_OS_INDEX_SLOT1_HYP0_SHFT                              0xc
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_DEMOD_RS_OS_INDEX_SLOT0_HYP0_BMSK                            0x300
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_DEMOD_RS_OS_INDEX_SLOT0_HYP0_SHFT                              0x8
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_OS_INDEX_SLOT1_HYP0_BMSK                                  0x30
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_OS_INDEX_SLOT1_HYP0_SHFT                                   0x4
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_OS_INDEX_SLOT0_HYP0_BMSK                                   0x3
#define HWIO_TX_LTE_PUCCH_MOD_WORD3_CTL_OS_INDEX_SLOT0_HYP0_SHFT                                   0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a10)
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD4_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD4_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD4_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD4_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD4_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD4_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM7_HYP0_BMSK                            0xf0000000
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM7_HYP0_SHFT                                  0x1c
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM6_HYP0_BMSK                             0xf000000
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM6_HYP0_SHFT                                  0x18
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM5_HYP0_BMSK                              0xf00000
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM5_HYP0_SHFT                                  0x14
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM4_HYP0_BMSK                               0xf0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM4_HYP0_SHFT                                  0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM3_HYP0_BMSK                                0xf000
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM3_HYP0_SHFT                                   0xc
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM2_HYP0_BMSK                                 0xf00
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM2_HYP0_SHFT                                   0x8
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM1_HYP0_BMSK                                  0xf0
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM1_HYP0_SHFT                                   0x4
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM0_HYP0_BMSK                                   0xf
#define HWIO_TX_LTE_PUCCH_MOD_WORD4_SPR_CYC_SHIFT_SYM0_HYP0_SHFT                                   0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a14)
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_RMSK                                                      0xffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD5_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD5_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD5_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD5_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD5_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD5_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM13_HYP0_BMSK                             0xf00000
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM13_HYP0_SHFT                                 0x14
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM12_HYP0_BMSK                              0xf0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM12_HYP0_SHFT                                 0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM11_HYP0_BMSK                               0xf000
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM11_HYP0_SHFT                                  0xc
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM10_HYP0_BMSK                                0xf00
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM10_HYP0_SHFT                                  0x8
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM9_HYP0_BMSK                                  0xf0
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM9_HYP0_SHFT                                   0x4
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM8_HYP0_BMSK                                   0xf
#define HWIO_TX_LTE_PUCCH_MOD_WORD5_SPR_CYC_SHIFT_SYM8_HYP0_SHFT                                   0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD6_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a18)
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD6_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD6_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD6_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD6_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD6_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD6_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_SRS_ALPHA_BMSK                                          0xffe00000
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_SRS_ALPHA_SHFT                                                0x15
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_SRS_BETA_BMSK                                             0x1fffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD6_SRS_BETA_SHFT                                                  0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD7_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a1c)
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD7_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD7_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD7_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD7_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD7_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD7_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_SRS_GAMMA_BMSK                                          0xffffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD7_SRS_GAMMA_SHFT                                                 0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD8_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a20)
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_RMSK                                                       0x28400
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD8_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD8_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD8_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD8_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD8_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD8_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_NOCQI_SCRAMB_SEQ_INDEX_SLOT1_HYP0_BMSK                     0x20000
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_NOCQI_SCRAMB_SEQ_INDEX_SLOT1_HYP0_SHFT                        0x11
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_NOCQI_SCRAMB_SEQ_INDEX_SLOT0_HYP0_BMSK                      0x8000
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_NOCQI_SCRAMB_SEQ_INDEX_SLOT0_HYP0_SHFT                         0xf
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_ACK_NAK_MOD_TYPE_BMSK                                        0x400
#define HWIO_TX_LTE_PUCCH_MOD_WORD8_ACK_NAK_MOD_TYPE_SHFT                                          0xa

#define HWIO_TX_LTE_PUCCH_MOD_WORD9_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076a24)
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_RMSK                                                    0x7fffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD9_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD9_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD9_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD9_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD9_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD9_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_SCR_INIT_BMSK                                           0x7fffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD9_SCR_INIT_SHFT                                                  0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD10_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076a28)
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_RMSK                                                       0xffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD10_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD10_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD10_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD10_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD10_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD10_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_SPR_GROUP_NUM_SLOT0_HYP0_BMSK                              0xf800
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_SPR_GROUP_NUM_SLOT0_HYP0_SHFT                                 0xb
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_ACK_FREQ_CTL_SLOT0_HYP0_BMSK                                0x7ff
#define HWIO_TX_LTE_PUCCH_MOD_WORD10_ACK_FREQ_CTL_SLOT0_HYP0_SHFT                                  0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD11_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076a2c)
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_RMSK                                                       0xffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD11_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD11_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD11_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD11_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD11_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD11_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_SPR_GROUP_NUM_SLOT1_HYP0_BMSK                              0xf800
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_SPR_GROUP_NUM_SLOT1_HYP0_SHFT                                 0xb
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_ACK_FREQ_CTL_SLOT1_HYP0_BMSK                                0x7ff
#define HWIO_TX_LTE_PUCCH_MOD_WORD11_ACK_FREQ_CTL_SLOT1_HYP0_SHFT                                  0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD12_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076a30)
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_RMSK                                                   0xffffffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD12_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD12_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD12_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD12_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD12_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD12_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_SCME_SCALE_SRS_BMSK                                    0xffff0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_SCME_SCALE_SRS_SHFT                                          0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_SCME_SCALE_BMSK                                            0xffff
#define HWIO_TX_LTE_PUCCH_MOD_WORD12_SCME_SCALE_SHFT                                               0x0

#define HWIO_TX_LTE_PUCCH_MOD_WORD13_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00076a34)
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_RMSK                                                   0x8fff0fff
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD13_ADDR, HWIO_TX_LTE_PUCCH_MOD_WORD13_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_WORD13_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_WORD13_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_WORD13_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_WORD13_IN)
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_HALFTONE_SHIFT_EN_BMSK                            0x80000000
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_HALFTONE_SHIFT_EN_SHFT                                  0x1f
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_IFFT_SHIFT_SEL_SRS_BMSK                            0xfff0000
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_IFFT_SHIFT_SEL_SRS_SHFT                                 0x10
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_IFFT_SHIFT_SEL_BMSK                                    0xfff
#define HWIO_TX_LTE_PUCCH_MOD_WORD13_SCME_IFFT_SHIFT_SEL_SHFT                                      0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b00)
#define HWIO_TX_LTE_PRACH_MOD_WORD0_RMSK                                                      0xfc0001
#define HWIO_TX_LTE_PRACH_MOD_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD0_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD0_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD0_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD0_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD0_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD0_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TX_LTE_PRACH_MOD_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TX_LTE_PRACH_MOD_WORD0_PRACH_TYPE_BMSK                                                0x1
#define HWIO_TX_LTE_PRACH_MOD_WORD0_PRACH_TYPE_SHFT                                                0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b04)
#define HWIO_TX_LTE_PRACH_MOD_WORD1_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PRACH_MOD_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD1_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD1_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD1_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD1_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD1_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD1_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD1_ALPHA_BMSK                                              0xffe00000
#define HWIO_TX_LTE_PRACH_MOD_WORD1_ALPHA_SHFT                                                    0x15
#define HWIO_TX_LTE_PRACH_MOD_WORD1_BETA_BMSK                                                 0x1fffff
#define HWIO_TX_LTE_PRACH_MOD_WORD1_BETA_SHFT                                                      0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b08)
#define HWIO_TX_LTE_PRACH_MOD_WORD2_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_PRACH_MOD_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD2_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD2_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD2_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD2_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD2_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD2_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD2_GAMMA_BMSK                                              0xffffffff
#define HWIO_TX_LTE_PRACH_MOD_WORD2_GAMMA_SHFT                                                     0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b0c)
#define HWIO_TX_LTE_PRACH_MOD_WORD3_RMSK                                                        0xffff
#define HWIO_TX_LTE_PRACH_MOD_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD3_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD3_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD3_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD3_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD3_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD3_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD3_RACH_GAIN_BMSK                                              0xffff
#define HWIO_TX_LTE_PRACH_MOD_WORD3_RACH_GAIN_SHFT                                                 0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b10)
#define HWIO_TX_LTE_PRACH_MOD_WORD4_RMSK                                                    0x1fffffff
#define HWIO_TX_LTE_PRACH_MOD_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD4_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD4_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD4_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD4_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD4_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD4_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_HALFTONE_SHIFT_EN_BMSK                             0x10000000
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_HALFTONE_SHIFT_EN_SHFT                                   0x1c
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_IFFT_SHIFT_SEL_BMSK                                 0xfff0000
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_IFFT_SHIFT_SEL_SHFT                                      0x10
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_SCALE_BMSK                                             0xffff
#define HWIO_TX_LTE_PRACH_MOD_WORD4_SCME_SCALE_SHFT                                                0x0

#define HWIO_TX_LTE_PRACH_MOD_WORD5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076b14)
#define HWIO_TX_LTE_PRACH_MOD_WORD5_RMSK                                                         0x7ff
#define HWIO_TX_LTE_PRACH_MOD_WORD5_IN          \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD5_ADDR, HWIO_TX_LTE_PRACH_MOD_WORD5_RMSK)
#define HWIO_TX_LTE_PRACH_MOD_WORD5_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PRACH_MOD_WORD5_ADDR, m)
#define HWIO_TX_LTE_PRACH_MOD_WORD5_OUT(v)      \
        out_dword(HWIO_TX_LTE_PRACH_MOD_WORD5_ADDR,v)
#define HWIO_TX_LTE_PRACH_MOD_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PRACH_MOD_WORD5_ADDR,m,v,HWIO_TX_LTE_PRACH_MOD_WORD5_IN)
#define HWIO_TX_LTE_PRACH_MOD_WORD5_PRACH_FREQ_CTL_BMSK                                          0x7ff
#define HWIO_TX_LTE_PRACH_MOD_WORD5_PRACH_FREQ_CTL_SHFT                                            0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c00)
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_RMSK                                                      0xfc0fff
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD0_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD0_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD0_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD0_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD0_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD0_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_SRS1_TM_ODD_BMSK                                             0x800
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_SRS1_TM_ODD_SHFT                                               0xb
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_SRS1_FREQ_CTL_BMSK                                           0x7ff
#define HWIO_TX_LTE_UPPTS_MOD_WORD0_SRS1_FREQ_CTL_SHFT                                             0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c04)
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_RMSK                                                    0x1fffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD1_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD1_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD1_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD1_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD1_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD1_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_CP_TYPE_BMSK                                            0x10000000
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_CP_TYPE_SHFT                                                  0x1c
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_TM_ODD_BMSK                                         0x8000000
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_TM_ODD_SHFT                                              0x1b
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_FREQ_CTL_BMSK                                       0x7ff0000
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_FREQ_CTL_SHFT                                            0x10
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS1_NUM_RB_BMSK                                            0xfe00
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS1_NUM_RB_SHFT                                               0x9
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_NUM_RB_BMSK                                             0x1fc
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_SRS0_NUM_RB_SHFT                                               0x2
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_UPPTS_TYPE_BMSK                                                0x3
#define HWIO_TX_LTE_UPPTS_MOD_WORD1_UPPTS_TYPE_SHFT                                                0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c08)
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD2_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD2_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD2_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD2_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD2_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD2_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_SRS1_BETA_GAIN_BMSK                                     0xffff0000
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_SRS1_BETA_GAIN_SHFT                                           0x10
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_RACH_SRS0_BETA_GAIN_BMSK                                    0xffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD2_RACH_SRS0_BETA_GAIN_SHFT                                       0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c0c)
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD3_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD3_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD3_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD3_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD3_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD3_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_SRS0_RACH_ALPHA_BMSK                                    0xffe00000
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_SRS0_RACH_ALPHA_SHFT                                          0x15
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_SRS0_RACH_BETA_BMSK                                       0x1fffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD3_SRS0_RACH_BETA_SHFT                                            0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c10)
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD4_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD4_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD4_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD4_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD4_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD4_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_SRS0_RACH_GAMMA_BMSK                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD4_SRS0_RACH_GAMMA_SHFT                                           0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c14)
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD5_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD5_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD5_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD5_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD5_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD5_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_SRS1_ALPHA_BMSK                                         0xffe00000
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_SRS1_ALPHA_SHFT                                               0x15
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_SRS1_BETA_BMSK                                            0x1fffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD5_SRS1_BETA_SHFT                                                 0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD6_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c18)
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD6_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD6_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD6_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD6_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD6_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD6_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_SRS1_GAMMA_BMSK                                         0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD6_SRS1_GAMMA_SHFT                                                0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD7_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c1c)
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_RMSK                                                    0x8fff0fff
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD7_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD7_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD7_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD7_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD7_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD7_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_HALFTONE_SHIFT_EN_BMSK                             0x80000000
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_HALFTONE_SHIFT_EN_SHFT                                   0x1f
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_IFFT_SHIFT_SEL_SRS1_BMSK                            0xfff0000
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_IFFT_SHIFT_SEL_SRS1_SHFT                                 0x10
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_IFFT_SHIFT_SEL_RACH_SRS0_BMSK                           0xfff
#define HWIO_TX_LTE_UPPTS_MOD_WORD7_SCME_IFFT_SHIFT_SEL_RACH_SRS0_SHFT                             0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD8_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c20)
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_RMSK                                                    0xffffffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD8_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD8_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD8_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD8_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD8_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD8_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_SCME_SCALE_SRS1_BMSK                                    0xffff0000
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_SCME_SCALE_SRS1_SHFT                                          0x10
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_SCME_SCALE_RACH_SRS0_BMSK                                   0xffff
#define HWIO_TX_LTE_UPPTS_MOD_WORD8_SCME_SCALE_RACH_SRS0_SHFT                                      0x0

#define HWIO_TX_LTE_UPPTS_MOD_WORD9_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00076c24)
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_RMSK                                                         0x7ff
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_IN          \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD9_ADDR, HWIO_TX_LTE_UPPTS_MOD_WORD9_RMSK)
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_UPPTS_MOD_WORD9_ADDR, m)
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_OUT(v)      \
        out_dword(HWIO_TX_LTE_UPPTS_MOD_WORD9_ADDR,v)
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_UPPTS_MOD_WORD9_ADDR,m,v,HWIO_TX_LTE_UPPTS_MOD_WORD9_IN)
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_UPPTS_PRACH_FREQ_CTL_BMSK                                    0x7ff
#define HWIO_TX_LTE_UPPTS_MOD_WORD9_UPPTS_PRACH_FREQ_CTL_SHFT                                      0x0

#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00076d00)
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_RMSK                                                  0xfc000f
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ADDR, HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_RMSK)
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ADDR, m)
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ADDR,v)
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ADDR,m,v,HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_IN)
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_OPCODE_BMSK                                           0xfc0000
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_OPCODE_SHFT                                               0x12
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ACK_NAK_OPT1_BMSK                                          0xc
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ACK_NAK_OPT1_SHFT                                          0x2
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ACK_NAK_OPT0_BMSK                                          0x3
#define HWIO_TX_LTE_PUSCH_MOD_ACK_WORD0_ACK_NAK_OPT0_SHFT                                          0x0

#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00076e00)
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_RMSK                                                  0xfc0003
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_IN          \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ADDR, HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_RMSK)
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_INM(m)      \
        in_dword_masked(HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ADDR, m)
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_OUT(v)      \
        out_dword(HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ADDR,v)
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ADDR,m,v,HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_IN)
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_OPCODE_BMSK                                           0xfc0000
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_OPCODE_SHFT                                               0x12
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ACK_NAK_HYP0_BMSK                                          0x3
#define HWIO_TX_LTE_PUCCH_MOD_ACK_WORD0_ACK_NAK_HYP0_SHFT                                          0x0

#define HWIO_RXFE_ENABLE_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00060000)
#define HWIO_RXFE_ENABLE_RMSK                                                                      0x3
#define HWIO_RXFE_ENABLE_IN          \
        in_dword_masked(HWIO_RXFE_ENABLE_ADDR, HWIO_RXFE_ENABLE_RMSK)
#define HWIO_RXFE_ENABLE_INM(m)      \
        in_dword_masked(HWIO_RXFE_ENABLE_ADDR, m)
#define HWIO_RXFE_ENABLE_OUT(v)      \
        out_dword(HWIO_RXFE_ENABLE_ADDR,v)
#define HWIO_RXFE_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ENABLE_ADDR,m,v,HWIO_RXFE_ENABLE_IN)
#define HWIO_RXFE_ENABLE_TEMP_BMSK                                                                 0x2
#define HWIO_RXFE_ENABLE_TEMP_SHFT                                                                 0x1
#define HWIO_RXFE_ENABLE_ENABLE_BMSK                                                               0x1
#define HWIO_RXFE_ENABLE_ENABLE_SHFT                                                               0x0

#define HWIO_RXFE_ADCa_LOGIC_CFG_ADDR(a)                                                    (MODEM_TOP_REG_BASE      + 0x00060200 + 0x4 * (a))
#define HWIO_RXFE_ADCa_LOGIC_CFG_RMSK                                                              0x1
#define HWIO_RXFE_ADCa_LOGIC_CFG_MAXa                                                                3
#define HWIO_RXFE_ADCa_LOGIC_CFG_INI(a)        \
        in_dword_masked(HWIO_RXFE_ADCa_LOGIC_CFG_ADDR(a), HWIO_RXFE_ADCa_LOGIC_CFG_RMSK)
#define HWIO_RXFE_ADCa_LOGIC_CFG_INMI(a,mask)    \
        in_dword_masked(HWIO_RXFE_ADCa_LOGIC_CFG_ADDR(a), mask)
#define HWIO_RXFE_ADCa_LOGIC_CFG_OUTI(a,val)    \
        out_dword(HWIO_RXFE_ADCa_LOGIC_CFG_ADDR(a),val)
#define HWIO_RXFE_ADCa_LOGIC_CFG_OUTMI(a,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_ADCa_LOGIC_CFG_ADDR(a),mask,val,HWIO_RXFE_ADCa_LOGIC_CFG_INI(a))
#define HWIO_RXFE_ADCa_LOGIC_CFG_PACK4_EN_BMSK                                                     0x1
#define HWIO_RXFE_ADCa_LOGIC_CFG_PACK4_EN_SHFT                                                     0x0

#define HWIO_RXFE_WBw_ADCMUX_CFG_ADDR(w)                                                    (MODEM_TOP_REG_BASE      + 0x00060004 + 0x4 * (w))
#define HWIO_RXFE_WBw_ADCMUX_CFG_RMSK                                                              0x3
#define HWIO_RXFE_WBw_ADCMUX_CFG_MAXw                                                                3
#define HWIO_RXFE_WBw_ADCMUX_CFG_INI(w)        \
        in_dword_masked(HWIO_RXFE_WBw_ADCMUX_CFG_ADDR(w), HWIO_RXFE_WBw_ADCMUX_CFG_RMSK)
#define HWIO_RXFE_WBw_ADCMUX_CFG_INMI(w,mask)    \
        in_dword_masked(HWIO_RXFE_WBw_ADCMUX_CFG_ADDR(w), mask)
#define HWIO_RXFE_WBw_ADCMUX_CFG_OUTI(w,val)    \
        out_dword(HWIO_RXFE_WBw_ADCMUX_CFG_ADDR(w),val)
#define HWIO_RXFE_WBw_ADCMUX_CFG_OUTMI(w,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WBw_ADCMUX_CFG_ADDR(w),mask,val,HWIO_RXFE_WBw_ADCMUX_CFG_INI(w))
#define HWIO_RXFE_WBw_ADCMUX_CFG_ADC_SEL_BMSK                                                      0x3
#define HWIO_RXFE_WBw_ADCMUX_CFG_ADC_SEL_SHFT                                                      0x0

#define HWIO_RXFE_NBn_WBMUX_CFG_ADDR(n)                                                     (MODEM_TOP_REG_BASE      + 0x00060100 + 0x4 * (n))
#define HWIO_RXFE_NBn_WBMUX_CFG_RMSK                                                               0x3
#define HWIO_RXFE_NBn_WBMUX_CFG_MAXn                                                                 6
#define HWIO_RXFE_NBn_WBMUX_CFG_INI(n)        \
        in_dword_masked(HWIO_RXFE_NBn_WBMUX_CFG_ADDR(n), HWIO_RXFE_NBn_WBMUX_CFG_RMSK)
#define HWIO_RXFE_NBn_WBMUX_CFG_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_NBn_WBMUX_CFG_ADDR(n), mask)
#define HWIO_RXFE_NBn_WBMUX_CFG_OUTI(n,val)    \
        out_dword(HWIO_RXFE_NBn_WBMUX_CFG_ADDR(n),val)
#define HWIO_RXFE_NBn_WBMUX_CFG_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NBn_WBMUX_CFG_ADDR(n),mask,val,HWIO_RXFE_NBn_WBMUX_CFG_INI(n))
#define HWIO_RXFE_NBn_WBMUX_CFG_WB_SEL_BMSK                                                        0x3
#define HWIO_RXFE_NBn_WBMUX_CFG_WB_SEL_SHFT                                                        0x0

#define HWIO_RXFE_TOP_STATUS_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00060020)
#define HWIO_RXFE_TOP_STATUS_RMSK                                                               0x1fff
#define HWIO_RXFE_TOP_STATUS_IN          \
        in_dword_masked(HWIO_RXFE_TOP_STATUS_ADDR, HWIO_RXFE_TOP_STATUS_RMSK)
#define HWIO_RXFE_TOP_STATUS_INM(m)      \
        in_dword_masked(HWIO_RXFE_TOP_STATUS_ADDR, m)
#define HWIO_RXFE_TOP_STATUS_NB6_ACTIVE_BMSK                                                    0x1000
#define HWIO_RXFE_TOP_STATUS_NB6_ACTIVE_SHFT                                                       0xc
#define HWIO_RXFE_TOP_STATUS_NB5_ACTIVE_BMSK                                                     0x800
#define HWIO_RXFE_TOP_STATUS_NB5_ACTIVE_SHFT                                                       0xb
#define HWIO_RXFE_TOP_STATUS_NB4_ACTIVE_BMSK                                                     0x400
#define HWIO_RXFE_TOP_STATUS_NB4_ACTIVE_SHFT                                                       0xa
#define HWIO_RXFE_TOP_STATUS_NB3_ACTIVE_BMSK                                                     0x200
#define HWIO_RXFE_TOP_STATUS_NB3_ACTIVE_SHFT                                                       0x9
#define HWIO_RXFE_TOP_STATUS_NB2_ACTIVE_BMSK                                                     0x100
#define HWIO_RXFE_TOP_STATUS_NB2_ACTIVE_SHFT                                                       0x8
#define HWIO_RXFE_TOP_STATUS_NB1_ACTIVE_BMSK                                                      0x80
#define HWIO_RXFE_TOP_STATUS_NB1_ACTIVE_SHFT                                                       0x7
#define HWIO_RXFE_TOP_STATUS_NB0_ACTIVE_BMSK                                                      0x40
#define HWIO_RXFE_TOP_STATUS_NB0_ACTIVE_SHFT                                                       0x6
#define HWIO_RXFE_TOP_STATUS_WB3_ACTIVE_BMSK                                                      0x20
#define HWIO_RXFE_TOP_STATUS_WB3_ACTIVE_SHFT                                                       0x5
#define HWIO_RXFE_TOP_STATUS_WB2_ACTIVE_BMSK                                                      0x10
#define HWIO_RXFE_TOP_STATUS_WB2_ACTIVE_SHFT                                                       0x4
#define HWIO_RXFE_TOP_STATUS_WB1_ACTIVE_BMSK                                                       0x8
#define HWIO_RXFE_TOP_STATUS_WB1_ACTIVE_SHFT                                                       0x3
#define HWIO_RXFE_TOP_STATUS_WB0_ACTIVE_BMSK                                                       0x4
#define HWIO_RXFE_TOP_STATUS_WB0_ACTIVE_SHFT                                                       0x2
#define HWIO_RXFE_TOP_STATUS_RXFE_MP_CLK_ON_BMSK                                                   0x2
#define HWIO_RXFE_TOP_STATUS_RXFE_MP_CLK_ON_SHFT                                                   0x1
#define HWIO_RXFE_TOP_STATUS_RXFE_CORE_CLK_ON_BMSK                                                 0x1
#define HWIO_RXFE_TOP_STATUS_RXFE_CORE_CLK_ON_SHFT                                                 0x0

#define HWIO_RXFE_RFIF_UPDATE_CMD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00060280)
#define HWIO_RXFE_RFIF_UPDATE_CMD_RMSK                                                             0xf
#define HWIO_RXFE_RFIF_UPDATE_CMD_OUT(v)      \
        out_dword(HWIO_RXFE_RFIF_UPDATE_CMD_ADDR,v)
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_3_UPDATED_BMSK                                              0x8
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_3_UPDATED_SHFT                                              0x3
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_2_UPDATED_BMSK                                              0x4
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_2_UPDATED_SHFT                                              0x2
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_1_UPDATED_BMSK                                              0x2
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_1_UPDATED_SHFT                                              0x1
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_0_UPDATED_BMSK                                              0x1
#define HWIO_RXFE_RFIF_UPDATE_CMD_RFIF_0_UPDATED_SHFT                                              0x0

#define HWIO_RXFE_DBG_ENABLES_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00060030)
#define HWIO_RXFE_DBG_ENABLES_RMSK                                                               0x7ff
#define HWIO_RXFE_DBG_ENABLES_IN          \
        in_dword_masked(HWIO_RXFE_DBG_ENABLES_ADDR, HWIO_RXFE_DBG_ENABLES_RMSK)
#define HWIO_RXFE_DBG_ENABLES_INM(m)      \
        in_dword_masked(HWIO_RXFE_DBG_ENABLES_ADDR, m)
#define HWIO_RXFE_DBG_ENABLES_OUT(v)      \
        out_dword(HWIO_RXFE_DBG_ENABLES_ADDR,v)
#define HWIO_RXFE_DBG_ENABLES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_DBG_ENABLES_ADDR,m,v,HWIO_RXFE_DBG_ENABLES_IN)
#define HWIO_RXFE_DBG_ENABLES_NB6_DBG_ENABLE_BMSK                                                0x400
#define HWIO_RXFE_DBG_ENABLES_NB6_DBG_ENABLE_SHFT                                                  0xa
#define HWIO_RXFE_DBG_ENABLES_NB5_DBG_ENABLE_BMSK                                                0x200
#define HWIO_RXFE_DBG_ENABLES_NB5_DBG_ENABLE_SHFT                                                  0x9
#define HWIO_RXFE_DBG_ENABLES_NB4_DBG_ENABLE_BMSK                                                0x100
#define HWIO_RXFE_DBG_ENABLES_NB4_DBG_ENABLE_SHFT                                                  0x8
#define HWIO_RXFE_DBG_ENABLES_NB3_DBG_ENABLE_BMSK                                                 0x80
#define HWIO_RXFE_DBG_ENABLES_NB3_DBG_ENABLE_SHFT                                                  0x7
#define HWIO_RXFE_DBG_ENABLES_NB2_DBG_ENABLE_BMSK                                                 0x40
#define HWIO_RXFE_DBG_ENABLES_NB2_DBG_ENABLE_SHFT                                                  0x6
#define HWIO_RXFE_DBG_ENABLES_NB1_DBG_ENABLE_BMSK                                                 0x20
#define HWIO_RXFE_DBG_ENABLES_NB1_DBG_ENABLE_SHFT                                                  0x5
#define HWIO_RXFE_DBG_ENABLES_NB0_DBG_ENABLE_BMSK                                                 0x10
#define HWIO_RXFE_DBG_ENABLES_NB0_DBG_ENABLE_SHFT                                                  0x4
#define HWIO_RXFE_DBG_ENABLES_WB3_DBG_ENABLE_BMSK                                                  0x8
#define HWIO_RXFE_DBG_ENABLES_WB3_DBG_ENABLE_SHFT                                                  0x3
#define HWIO_RXFE_DBG_ENABLES_WB2_DBG_ENABLE_BMSK                                                  0x4
#define HWIO_RXFE_DBG_ENABLES_WB2_DBG_ENABLE_SHFT                                                  0x2
#define HWIO_RXFE_DBG_ENABLES_WB1_DBG_ENABLE_BMSK                                                  0x2
#define HWIO_RXFE_DBG_ENABLES_WB1_DBG_ENABLE_SHFT                                                  0x1
#define HWIO_RXFE_DBG_ENABLES_WB0_DBG_ENABLE_BMSK                                                  0x1
#define HWIO_RXFE_DBG_ENABLES_WB0_DBG_ENABLE_SHFT                                                  0x0

#define HWIO_RXFE_DBG_PROBE_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00060034)
#define HWIO_RXFE_DBG_PROBE_CTL_RMSK                                                         0x3ffffff
#define HWIO_RXFE_DBG_PROBE_CTL_IN          \
        in_dword_masked(HWIO_RXFE_DBG_PROBE_CTL_ADDR, HWIO_RXFE_DBG_PROBE_CTL_RMSK)
#define HWIO_RXFE_DBG_PROBE_CTL_INM(m)      \
        in_dword_masked(HWIO_RXFE_DBG_PROBE_CTL_ADDR, m)
#define HWIO_RXFE_DBG_PROBE_CTL_OUT(v)      \
        out_dword(HWIO_RXFE_DBG_PROBE_CTL_ADDR,v)
#define HWIO_RXFE_DBG_PROBE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_DBG_PROBE_CTL_ADDR,m,v,HWIO_RXFE_DBG_PROBE_CTL_IN)
#define HWIO_RXFE_DBG_PROBE_CTL_NB6_DBG_POINT_SEL_BMSK                                       0x3000000
#define HWIO_RXFE_DBG_PROBE_CTL_NB6_DBG_POINT_SEL_SHFT                                            0x18
#define HWIO_RXFE_DBG_PROBE_CTL_NB5_DBG_POINT_SEL_BMSK                                        0xc00000
#define HWIO_RXFE_DBG_PROBE_CTL_NB5_DBG_POINT_SEL_SHFT                                            0x16
#define HWIO_RXFE_DBG_PROBE_CTL_NB4_DBG_POINT_SEL_BMSK                                        0x300000
#define HWIO_RXFE_DBG_PROBE_CTL_NB4_DBG_POINT_SEL_SHFT                                            0x14
#define HWIO_RXFE_DBG_PROBE_CTL_NB3_DBG_POINT_SEL_BMSK                                         0xc0000
#define HWIO_RXFE_DBG_PROBE_CTL_NB3_DBG_POINT_SEL_SHFT                                            0x12
#define HWIO_RXFE_DBG_PROBE_CTL_NB2_DBG_POINT_SEL_BMSK                                         0x30000
#define HWIO_RXFE_DBG_PROBE_CTL_NB2_DBG_POINT_SEL_SHFT                                            0x10
#define HWIO_RXFE_DBG_PROBE_CTL_NB1_DBG_POINT_SEL_BMSK                                          0xc000
#define HWIO_RXFE_DBG_PROBE_CTL_NB1_DBG_POINT_SEL_SHFT                                             0xe
#define HWIO_RXFE_DBG_PROBE_CTL_NB0_DBG_POINT_SEL_BMSK                                          0x3000
#define HWIO_RXFE_DBG_PROBE_CTL_NB0_DBG_POINT_SEL_SHFT                                             0xc
#define HWIO_RXFE_DBG_PROBE_CTL_WB3_DBG_POINT_SEL_BMSK                                           0xe00
#define HWIO_RXFE_DBG_PROBE_CTL_WB3_DBG_POINT_SEL_SHFT                                             0x9
#define HWIO_RXFE_DBG_PROBE_CTL_WB2_DBG_POINT_SEL_BMSK                                           0x1c0
#define HWIO_RXFE_DBG_PROBE_CTL_WB2_DBG_POINT_SEL_SHFT                                             0x6
#define HWIO_RXFE_DBG_PROBE_CTL_WB1_DBG_POINT_SEL_BMSK                                            0x38
#define HWIO_RXFE_DBG_PROBE_CTL_WB1_DBG_POINT_SEL_SHFT                                             0x3
#define HWIO_RXFE_DBG_PROBE_CTL_WB0_DBG_POINT_SEL_BMSK                                             0x7
#define HWIO_RXFE_DBG_PROBE_CTL_WB0_DBG_POINT_SEL_SHFT                                             0x0

#define HWIO_RXFE_DBG_CMD_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0006006c)
#define HWIO_RXFE_DBG_CMD_RMSK                                                                  0x3fff
#define HWIO_RXFE_DBG_CMD_OUT(v)      \
        out_dword(HWIO_RXFE_DBG_CMD_ADDR,v)
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR6_BMSK                                               0x2000
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR6_SHFT                                                  0xd
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR5_BMSK                                               0x1000
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR5_SHFT                                                  0xc
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR4_BMSK                                                0x800
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR4_SHFT                                                  0xb
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR3_BMSK                                                0x400
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR3_SHFT                                                  0xa
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR2_BMSK                                                0x200
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR2_SHFT                                                  0x9
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR1_BMSK                                                0x100
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR1_SHFT                                                  0x8
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR0_BMSK                                                 0x80
#define HWIO_RXFE_DBG_CMD_STOP_IMM_TRIG_WTR0_SHFT                                                  0x7
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR6_BMSK                                                0x40
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR6_SHFT                                                 0x6
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR5_BMSK                                                0x20
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR5_SHFT                                                 0x5
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR4_BMSK                                                0x10
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR4_SHFT                                                 0x4
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR3_BMSK                                                 0x8
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR3_SHFT                                                 0x3
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR2_BMSK                                                 0x4
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR2_SHFT                                                 0x2
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR1_BMSK                                                 0x2
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR1_SHFT                                                 0x1
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR0_BMSK                                                 0x1
#define HWIO_RXFE_DBG_CMD_START_IMM_TRIG_WTR0_SHFT                                                 0x0

#define HWIO_RXFE_PBS_CFG_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00060070)
#define HWIO_RXFE_PBS_CFG_RMSK                                                                   0x3ff
#define HWIO_RXFE_PBS_CFG_IN          \
        in_dword_masked(HWIO_RXFE_PBS_CFG_ADDR, HWIO_RXFE_PBS_CFG_RMSK)
#define HWIO_RXFE_PBS_CFG_INM(m)      \
        in_dword_masked(HWIO_RXFE_PBS_CFG_ADDR, m)
#define HWIO_RXFE_PBS_CFG_OUT(v)      \
        out_dword(HWIO_RXFE_PBS_CFG_ADDR,v)
#define HWIO_RXFE_PBS_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_PBS_CFG_ADDR,m,v,HWIO_RXFE_PBS_CFG_IN)
#define HWIO_RXFE_PBS_CFG_PBS_WIDE_WORD_EN_BMSK                                                  0x200
#define HWIO_RXFE_PBS_CFG_PBS_WIDE_WORD_EN_SHFT                                                    0x9
#define HWIO_RXFE_PBS_CFG_PBS_FULL_MARK_BMSK                                                     0x1f0
#define HWIO_RXFE_PBS_CFG_PBS_FULL_MARK_SHFT                                                       0x4
#define HWIO_RXFE_PBS_CFG_PBS_SAMPX_SEL_BMSK                                                       0xe
#define HWIO_RXFE_PBS_CFG_PBS_SAMPX_SEL_SHFT                                                       0x1
#define HWIO_RXFE_PBS_CFG_PBS_EN_BMSK                                                              0x1
#define HWIO_RXFE_PBS_CFG_PBS_EN_SHFT                                                              0x0

#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060074)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_RMSK                                                    0x3fffff
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT0_CFG0_ADDR, HWIO_RXFE_CMNNOTCH_FILT0_CFG0_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT0_CFG0_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT0_CFG0_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT0_CFG0_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT0_CFG0_IN)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_LEFT_SHIFT_BMSK                                         0x3c0000
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_LEFT_SHIFT_SHFT                                             0x12
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_PHASE_INCR_REAL_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG0_PHASE_INCR_REAL_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060078)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_RMSK                                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT0_CFG1_ADDR, HWIO_RXFE_CMNNOTCH_FILT0_CFG1_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT0_CFG1_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT0_CFG1_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT0_CFG1_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT0_CFG1_IN)
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_PHASE_INCR_IMAG_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT0_CFG1_PHASE_INCR_IMAG_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006007c)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_RMSK                                                    0x3fffff
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT1_CFG0_ADDR, HWIO_RXFE_CMNNOTCH_FILT1_CFG0_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT1_CFG0_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT1_CFG0_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT1_CFG0_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT1_CFG0_IN)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_LEFT_SHIFT_BMSK                                         0x3c0000
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_LEFT_SHIFT_SHFT                                             0x12
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_PHASE_INCR_REAL_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG0_PHASE_INCR_REAL_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060080)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_RMSK                                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT1_CFG1_ADDR, HWIO_RXFE_CMNNOTCH_FILT1_CFG1_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT1_CFG1_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT1_CFG1_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT1_CFG1_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT1_CFG1_IN)
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_PHASE_INCR_IMAG_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT1_CFG1_PHASE_INCR_IMAG_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060084)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_RMSK                                                    0x3fffff
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT2_CFG0_ADDR, HWIO_RXFE_CMNNOTCH_FILT2_CFG0_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT2_CFG0_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT2_CFG0_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT2_CFG0_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT2_CFG0_IN)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_LEFT_SHIFT_BMSK                                         0x3c0000
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_LEFT_SHIFT_SHFT                                             0x12
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_PHASE_INCR_REAL_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG0_PHASE_INCR_REAL_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060088)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_RMSK                                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT2_CFG1_ADDR, HWIO_RXFE_CMNNOTCH_FILT2_CFG1_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT2_CFG1_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT2_CFG1_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT2_CFG1_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT2_CFG1_IN)
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_PHASE_INCR_IMAG_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT2_CFG1_PHASE_INCR_IMAG_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006008c)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_RMSK                                                    0x3fffff
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT3_CFG0_ADDR, HWIO_RXFE_CMNNOTCH_FILT3_CFG0_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT3_CFG0_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT3_CFG0_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT3_CFG0_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT3_CFG0_IN)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_LEFT_SHIFT_BMSK                                         0x3c0000
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_LEFT_SHIFT_SHFT                                             0x12
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_PHASE_INCR_REAL_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG0_PHASE_INCR_REAL_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060090)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_RMSK                                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT3_CFG1_ADDR, HWIO_RXFE_CMNNOTCH_FILT3_CFG1_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT3_CFG1_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT3_CFG1_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT3_CFG1_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT3_CFG1_IN)
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_PHASE_INCR_IMAG_BMSK                                     0x3ffff
#define HWIO_RXFE_CMNNOTCH_FILT3_CFG1_PHASE_INCR_IMAG_SHFT                                         0x0

#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060094)
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_RMSK                                                        0x1f
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT01_CFG_ADDR, HWIO_RXFE_CMNNOTCH_FILT01_CFG_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT01_CFG_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT01_CFG_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT01_CFG_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT01_CFG_IN)
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_FILT01_ENABLE_BMSK                                          0x18
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_FILT01_ENABLE_SHFT                                           0x3
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_FILT01_WB_SEL_BMSK                                           0x7
#define HWIO_RXFE_CMNNOTCH_FILT01_CFG_FILT01_WB_SEL_SHFT                                           0x0

#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00060098)
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_RMSK                                                        0x1f
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_IN          \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT23_CFG_ADDR, HWIO_RXFE_CMNNOTCH_FILT23_CFG_RMSK)
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_INM(m)      \
        in_dword_masked(HWIO_RXFE_CMNNOTCH_FILT23_CFG_ADDR, m)
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_OUT(v)      \
        out_dword(HWIO_RXFE_CMNNOTCH_FILT23_CFG_ADDR,v)
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_CMNNOTCH_FILT23_CFG_ADDR,m,v,HWIO_RXFE_CMNNOTCH_FILT23_CFG_IN)
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_FILT23_ENABLE_BMSK                                          0x18
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_FILT23_ENABLE_SHFT                                           0x3
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_FILT23_WB_SEL_BMSK                                           0x7
#define HWIO_RXFE_CMNNOTCH_FILT23_CFG_FILT23_WB_SEL_SHFT                                           0x0

#define HWIO_RXFE_ACI_FILT0_CFG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0006009c)
#define HWIO_RXFE_ACI_FILT0_CFG_RMSK                                                               0xf
#define HWIO_RXFE_ACI_FILT0_CFG_IN          \
        in_dword_masked(HWIO_RXFE_ACI_FILT0_CFG_ADDR, HWIO_RXFE_ACI_FILT0_CFG_RMSK)
#define HWIO_RXFE_ACI_FILT0_CFG_INM(m)      \
        in_dword_masked(HWIO_RXFE_ACI_FILT0_CFG_ADDR, m)
#define HWIO_RXFE_ACI_FILT0_CFG_OUT(v)      \
        out_dword(HWIO_RXFE_ACI_FILT0_CFG_ADDR,v)
#define HWIO_RXFE_ACI_FILT0_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ACI_FILT0_CFG_ADDR,m,v,HWIO_RXFE_ACI_FILT0_CFG_IN)
#define HWIO_RXFE_ACI_FILT0_CFG_NB_SEL_BMSK                                                        0xe
#define HWIO_RXFE_ACI_FILT0_CFG_NB_SEL_SHFT                                                        0x1
#define HWIO_RXFE_ACI_FILT0_CFG_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_ACI_FILT0_CFG_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_ACI_FILT1_CFG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0006021c)
#define HWIO_RXFE_ACI_FILT1_CFG_RMSK                                                               0xf
#define HWIO_RXFE_ACI_FILT1_CFG_IN          \
        in_dword_masked(HWIO_RXFE_ACI_FILT1_CFG_ADDR, HWIO_RXFE_ACI_FILT1_CFG_RMSK)
#define HWIO_RXFE_ACI_FILT1_CFG_INM(m)      \
        in_dword_masked(HWIO_RXFE_ACI_FILT1_CFG_ADDR, m)
#define HWIO_RXFE_ACI_FILT1_CFG_OUT(v)      \
        out_dword(HWIO_RXFE_ACI_FILT1_CFG_ADDR,v)
#define HWIO_RXFE_ACI_FILT1_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ACI_FILT1_CFG_ADDR,m,v,HWIO_RXFE_ACI_FILT1_CFG_IN)
#define HWIO_RXFE_ACI_FILT1_CFG_NB_SEL_BMSK                                                        0xe
#define HWIO_RXFE_ACI_FILT1_CFG_NB_SEL_SHFT                                                        0x1
#define HWIO_RXFE_ACI_FILT1_CFG_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_ACI_FILT1_CFG_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_TOP_SPARE_REG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00060300)
#define HWIO_RXFE_TOP_SPARE_REG_RMSK                                                        0xffffffff
#define HWIO_RXFE_TOP_SPARE_REG_IN          \
        in_dword_masked(HWIO_RXFE_TOP_SPARE_REG_ADDR, HWIO_RXFE_TOP_SPARE_REG_RMSK)
#define HWIO_RXFE_TOP_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_RXFE_TOP_SPARE_REG_ADDR, m)
#define HWIO_RXFE_TOP_SPARE_REG_OUT(v)      \
        out_dword(HWIO_RXFE_TOP_SPARE_REG_ADDR,v)
#define HWIO_RXFE_TOP_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_TOP_SPARE_REG_ADDR,m,v,HWIO_RXFE_TOP_SPARE_REG_IN)
#define HWIO_RXFE_TOP_SPARE_REG_SPARE_BITS_31_0_BMSK                                        0xffffffff
#define HWIO_RXFE_TOP_SPARE_REG_SPARE_BITS_31_0_SHFT                                               0x0

#define HWIO_RXFE_ADC_TEST1_REG_ADC0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062000)
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC0_ADDR, HWIO_RXFE_ADC_TEST1_REG_ADC0_RMSK)
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC0_ADDR, m)
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST1_REG_ADC0_ADDR,v)
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST1_REG_ADC0_ADDR,m,v,HWIO_RXFE_ADC_TEST1_REG_ADC0_IN)
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_TEST1_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC0_TEST1_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST2_REG_ADC0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062004)
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC0_ADDR, HWIO_RXFE_ADC_TEST2_REG_ADC0_RMSK)
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC0_ADDR, m)
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST2_REG_ADC0_ADDR,v)
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST2_REG_ADC0_ADDR,m,v,HWIO_RXFE_ADC_TEST2_REG_ADC0_IN)
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_TEST2_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC0_TEST2_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST3_REG_ADC0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062008)
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC0_ADDR, HWIO_RXFE_ADC_TEST3_REG_ADC0_RMSK)
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC0_ADDR, m)
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST3_REG_ADC0_ADDR,v)
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST3_REG_ADC0_ADDR,m,v,HWIO_RXFE_ADC_TEST3_REG_ADC0_IN)
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_TEST3_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC0_TEST3_SHFT                                                    0x0

#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006200c)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_RMSK                                                        0x7
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC0_ADDR, HWIO_RXFE_ADC_CONTROL_REG_ADC0_RMSK)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC0_ADDR, m)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONTROL_REG_ADC0_ADDR,v)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONTROL_REG_ADC0_ADDR,m,v,HWIO_RXFE_ADC_CONTROL_REG_ADC0_IN)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_INPUT_CLOCK_ENABLE_BMSK                                     0x4
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_INPUT_CLOCK_ENABLE_SHFT                                     0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_OUTPUT_CLOCK_ENABLE_BMSK                                    0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_OUTPUT_CLOCK_ENABLE_SHFT                                    0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_SLEEP_N_BMSK                                                0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC0_SLEEP_N_SHFT                                                0x0

#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00062010)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_RMSK                                                  0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC0_ADDR, HWIO_RXFE_ADC_CONFIG_REG_ADC0_RMSK)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC0_ADDR, m)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONFIG_REG_ADC0_ADDR,v)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONFIG_REG_ADC0_ADDR,m,v,HWIO_RXFE_ADC_CONFIG_REG_ADC0_IN)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_CONFIG_BMSK                                           0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC0_CONFIG_SHFT                                                  0x0

#define HWIO_RXFE_ADC_TEST1_REG_ADC1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062100)
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC1_ADDR, HWIO_RXFE_ADC_TEST1_REG_ADC1_RMSK)
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC1_ADDR, m)
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST1_REG_ADC1_ADDR,v)
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST1_REG_ADC1_ADDR,m,v,HWIO_RXFE_ADC_TEST1_REG_ADC1_IN)
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_TEST1_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC1_TEST1_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST2_REG_ADC1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062104)
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC1_ADDR, HWIO_RXFE_ADC_TEST2_REG_ADC1_RMSK)
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC1_ADDR, m)
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST2_REG_ADC1_ADDR,v)
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST2_REG_ADC1_ADDR,m,v,HWIO_RXFE_ADC_TEST2_REG_ADC1_IN)
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_TEST2_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC1_TEST2_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST3_REG_ADC1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062108)
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC1_ADDR, HWIO_RXFE_ADC_TEST3_REG_ADC1_RMSK)
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC1_ADDR, m)
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST3_REG_ADC1_ADDR,v)
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST3_REG_ADC1_ADDR,m,v,HWIO_RXFE_ADC_TEST3_REG_ADC1_IN)
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_TEST3_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC1_TEST3_SHFT                                                    0x0

#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006210c)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_RMSK                                                        0x7
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC1_ADDR, HWIO_RXFE_ADC_CONTROL_REG_ADC1_RMSK)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC1_ADDR, m)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONTROL_REG_ADC1_ADDR,v)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONTROL_REG_ADC1_ADDR,m,v,HWIO_RXFE_ADC_CONTROL_REG_ADC1_IN)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_INPUT_CLOCK_ENABLE_BMSK                                     0x4
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_INPUT_CLOCK_ENABLE_SHFT                                     0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_OUTPUT_CLOCK_ENABLE_BMSK                                    0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_OUTPUT_CLOCK_ENABLE_SHFT                                    0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_SLEEP_N_BMSK                                                0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC1_SLEEP_N_SHFT                                                0x0

#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00062110)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_RMSK                                                  0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC1_ADDR, HWIO_RXFE_ADC_CONFIG_REG_ADC1_RMSK)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC1_ADDR, m)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONFIG_REG_ADC1_ADDR,v)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONFIG_REG_ADC1_ADDR,m,v,HWIO_RXFE_ADC_CONFIG_REG_ADC1_IN)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_CONFIG_BMSK                                           0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC1_CONFIG_SHFT                                                  0x0

#define HWIO_RXFE_ADC_TEST1_REG_ADC2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062200)
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC2_ADDR, HWIO_RXFE_ADC_TEST1_REG_ADC2_RMSK)
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC2_ADDR, m)
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST1_REG_ADC2_ADDR,v)
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST1_REG_ADC2_ADDR,m,v,HWIO_RXFE_ADC_TEST1_REG_ADC2_IN)
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_TEST1_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC2_TEST1_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST2_REG_ADC2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062204)
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC2_ADDR, HWIO_RXFE_ADC_TEST2_REG_ADC2_RMSK)
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC2_ADDR, m)
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST2_REG_ADC2_ADDR,v)
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST2_REG_ADC2_ADDR,m,v,HWIO_RXFE_ADC_TEST2_REG_ADC2_IN)
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_TEST2_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC2_TEST2_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST3_REG_ADC2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062208)
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC2_ADDR, HWIO_RXFE_ADC_TEST3_REG_ADC2_RMSK)
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC2_ADDR, m)
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST3_REG_ADC2_ADDR,v)
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST3_REG_ADC2_ADDR,m,v,HWIO_RXFE_ADC_TEST3_REG_ADC2_IN)
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_TEST3_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC2_TEST3_SHFT                                                    0x0

#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006220c)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_RMSK                                                        0x7
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC2_ADDR, HWIO_RXFE_ADC_CONTROL_REG_ADC2_RMSK)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC2_ADDR, m)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONTROL_REG_ADC2_ADDR,v)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONTROL_REG_ADC2_ADDR,m,v,HWIO_RXFE_ADC_CONTROL_REG_ADC2_IN)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_INPUT_CLOCK_ENABLE_BMSK                                     0x4
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_INPUT_CLOCK_ENABLE_SHFT                                     0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_OUTPUT_CLOCK_ENABLE_BMSK                                    0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_OUTPUT_CLOCK_ENABLE_SHFT                                    0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_SLEEP_N_BMSK                                                0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC2_SLEEP_N_SHFT                                                0x0

#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00062210)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_RMSK                                                  0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC2_ADDR, HWIO_RXFE_ADC_CONFIG_REG_ADC2_RMSK)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC2_ADDR, m)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONFIG_REG_ADC2_ADDR,v)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONFIG_REG_ADC2_ADDR,m,v,HWIO_RXFE_ADC_CONFIG_REG_ADC2_IN)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_CONFIG_BMSK                                           0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC2_CONFIG_SHFT                                                  0x0

#define HWIO_RXFE_ADC_TEST1_REG_ADC3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062300)
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC3_ADDR, HWIO_RXFE_ADC_TEST1_REG_ADC3_RMSK)
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST1_REG_ADC3_ADDR, m)
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST1_REG_ADC3_ADDR,v)
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST1_REG_ADC3_ADDR,m,v,HWIO_RXFE_ADC_TEST1_REG_ADC3_IN)
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_TEST1_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST1_REG_ADC3_TEST1_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST2_REG_ADC3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062304)
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC3_ADDR, HWIO_RXFE_ADC_TEST2_REG_ADC3_RMSK)
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST2_REG_ADC3_ADDR, m)
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST2_REG_ADC3_ADDR,v)
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST2_REG_ADC3_ADDR,m,v,HWIO_RXFE_ADC_TEST2_REG_ADC3_IN)
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_TEST2_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST2_REG_ADC3_TEST2_SHFT                                                    0x0

#define HWIO_RXFE_ADC_TEST3_REG_ADC3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00062308)
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_RMSK                                                   0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_IN          \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC3_ADDR, HWIO_RXFE_ADC_TEST3_REG_ADC3_RMSK)
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_TEST3_REG_ADC3_ADDR, m)
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_TEST3_REG_ADC3_ADDR,v)
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_TEST3_REG_ADC3_ADDR,m,v,HWIO_RXFE_ADC_TEST3_REG_ADC3_IN)
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_TEST3_BMSK                                             0xffffffff
#define HWIO_RXFE_ADC_TEST3_REG_ADC3_TEST3_SHFT                                                    0x0

#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006230c)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_RMSK                                                        0x7
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC3_ADDR, HWIO_RXFE_ADC_CONTROL_REG_ADC3_RMSK)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONTROL_REG_ADC3_ADDR, m)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONTROL_REG_ADC3_ADDR,v)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONTROL_REG_ADC3_ADDR,m,v,HWIO_RXFE_ADC_CONTROL_REG_ADC3_IN)
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_INPUT_CLOCK_ENABLE_BMSK                                     0x4
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_INPUT_CLOCK_ENABLE_SHFT                                     0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_OUTPUT_CLOCK_ENABLE_BMSK                                    0x2
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_OUTPUT_CLOCK_ENABLE_SHFT                                    0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_SLEEP_N_BMSK                                                0x1
#define HWIO_RXFE_ADC_CONTROL_REG_ADC3_SLEEP_N_SHFT                                                0x0

#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00062310)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_RMSK                                                  0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_IN          \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC3_ADDR, HWIO_RXFE_ADC_CONFIG_REG_ADC3_RMSK)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_INM(m)      \
        in_dword_masked(HWIO_RXFE_ADC_CONFIG_REG_ADC3_ADDR, m)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_OUT(v)      \
        out_dword(HWIO_RXFE_ADC_CONFIG_REG_ADC3_ADDR,v)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_ADC_CONFIG_REG_ADC3_ADDR,m,v,HWIO_RXFE_ADC_CONFIG_REG_ADC3_IN)
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_CONFIG_BMSK                                           0xffffffff
#define HWIO_RXFE_ADC_CONFIG_REG_ADC3_CONFIG_SHFT                                                  0x0

#define HWIO_RXFE_WB_TOP_CTL_WB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00064004)
#define HWIO_RXFE_WB_TOP_CTL_WB0_RMSK                                                             0x7f
#define HWIO_RXFE_WB_TOP_CTL_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB0_ADDR, HWIO_RXFE_WB_TOP_CTL_WB0_RMSK)
#define HWIO_RXFE_WB_TOP_CTL_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB0_ADDR, m)
#define HWIO_RXFE_WB_TOP_CTL_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CTL_WB0_ADDR,v)
#define HWIO_RXFE_WB_TOP_CTL_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_TOP_CTL_WB0_ADDR,m,v,HWIO_RXFE_WB_TOP_CTL_WB0_IN)
#define HWIO_RXFE_WB_TOP_CTL_WB0_REGULATOR_BYPASS_BMSK                                            0x40
#define HWIO_RXFE_WB_TOP_CTL_WB0_REGULATOR_BYPASS_SHFT                                             0x6
#define HWIO_RXFE_WB_TOP_CTL_WB0_CAPT_ON_TRIG_BMSK                                                0x20
#define HWIO_RXFE_WB_TOP_CTL_WB0_CAPT_ON_TRIG_SHFT                                                 0x5
#define HWIO_RXFE_WB_TOP_CTL_WB0_LOAD_ON_TRIG_BMSK                                                0x10
#define HWIO_RXFE_WB_TOP_CTL_WB0_LOAD_ON_TRIG_SHFT                                                 0x4
#define HWIO_RXFE_WB_TOP_CTL_WB0_STSP_ON_TRIG_BMSK                                                 0xc
#define HWIO_RXFE_WB_TOP_CTL_WB0_STSP_ON_TRIG_SHFT                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB0_TRIG_SRC_SEL_BMSK                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB0_TRIG_SRC_SEL_SHFT                                                 0x1
#define HWIO_RXFE_WB_TOP_CTL_WB0_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_WB_TOP_CTL_WB0_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_WB_TOP_CMD_WB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00064008)
#define HWIO_RXFE_WB_TOP_CMD_WB0_RMSK                                                              0x7
#define HWIO_RXFE_WB_TOP_CMD_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CMD_WB0_ADDR,v)
#define HWIO_RXFE_WB_TOP_CMD_WB0_WB_STOPGATE_IMM_TRIG_BMSK                                         0x4
#define HWIO_RXFE_WB_TOP_CMD_WB0_WB_STOPGATE_IMM_TRIG_SHFT                                         0x2
#define HWIO_RXFE_WB_TOP_CMD_WB0_WB_STOPGATE_ARM_BMSK                                              0x2
#define HWIO_RXFE_WB_TOP_CMD_WB0_WB_STOPGATE_ARM_SHFT                                              0x1
#define HWIO_RXFE_WB_TOP_CMD_WB0_SWI_STMR_TRIG_BMSK                                                0x1
#define HWIO_RXFE_WB_TOP_CMD_WB0_SWI_STMR_TRIG_SHFT                                                0x0

#define HWIO_RXFE_WB_TOP_STATUS_WB0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006400c)
#define HWIO_RXFE_WB_TOP_STATUS_WB0_RMSK                                                           0x7
#define HWIO_RXFE_WB_TOP_STATUS_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB0_ADDR, HWIO_RXFE_WB_TOP_STATUS_WB0_RMSK)
#define HWIO_RXFE_WB_TOP_STATUS_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB0_ADDR, m)
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_GATE_OPEN_BMSK                                              0x4
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_GATE_OPEN_SHFT                                              0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_STOPGATE_TRIGGERED_BMSK                                     0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_STOPGATE_TRIGGERED_SHFT                                     0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_STOPGATE_ARMED_BMSK                                         0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB0_WB_STOPGATE_ARMED_SHFT                                         0x0

#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00064010)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_RMSK                                        0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064014)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_RMSK                                               0x7007fff
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_ADDR, HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_RMSK)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_ADDR, m)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDT_ARMED_BMSK                               0x4000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDT_ARMED_SHFT                                    0x1a
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDT_TRIGGERED_BMSK                           0x2000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDT_TRIGGERED_SHFT                                0x19
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDATED_BMSK                                  0x1000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_IQMC_UPDATED_SHFT                                       0x18
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDT_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDT_ARMED_SHFT                                     0xe
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDT_TRIGGERED_BMSK                              0x2000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDT_TRIGGERED_SHFT                                 0xd
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDATED_BMSK                                     0x1000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_UPDATED_SHFT                                        0xc
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_START_ARMED_BMSK                                  0x800
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_START_ARMED_SHFT                                    0xb
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_START_TRIGGERED_BMSK                              0x400
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_START_TRIGGERED_SHFT                                0xa
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STARTED_BMSK                                      0x200
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STARTED_SHFT                                        0x9
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOP_ARMED_BMSK                                   0x100
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOP_ARMED_SHFT                                     0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOP_TRIGGERED_BMSK                                0x80
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOP_TRIGGERED_SHFT                                 0x7
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOPPED_BMSK                                       0x40
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBDC_STOPPED_SHFT                                        0x6
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB0_WBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_WB_EC_CFG_WB0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00064018)
#define HWIO_RXFE_WB_EC_CFG_WB0_RMSK                                                               0x1
#define HWIO_RXFE_WB_EC_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB0_ADDR, HWIO_RXFE_WB_EC_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_EC_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_EC_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_EC_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_EC_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_EC_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_EC_CFG_WB0_IN)
#define HWIO_RXFE_WB_EC_CFG_WB0_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_WB_EC_CFG_WB0_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006401c)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_RMSK                                                         0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB0_ADDR, HWIO_RXFE_WB_VSHIFTER_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSHIFTER_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSHIFTER_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_VSHIFTER_CFG_WB0_IN)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_SHIFT_BMSK                                                   0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB0_SHIFT_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_CFG_WB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00064020)
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB0_ADDR, HWIO_RXFE_WB_WBPWR_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_WBPWR_CFG_WB0_IN)
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_DEC_FACTOR_BMSK                                                0x38
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_DEC_FACTOR_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_START_ALWAYS_ARMED_BMSK                                         0x4
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_START_ALWAYS_ARMED_SHFT                                         0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_ENABLE_PREFILTER_BMSK                                           0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_ENABLE_PREFILTER_SHFT                                           0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB0_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_WB_WBPWR_CMD_WB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00064024)
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CMD_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB0_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00064028)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006402c)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB0_ADDR, HWIO_RXFE_WB_WBPWR_START_MASK_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_MASK_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_MASK_WB0_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_MASK_WB0_IN)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB0_MASK_SHFT                                                0x0

#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00064030)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00064034)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_RMSK                                               0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_ADDR, HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB0_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00064038)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_RMSK                                                0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_ADDR, HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB0_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006403c)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_ADDR, HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_RMSK)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB0_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_WB_WBDC_CFG_WB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00064040)
#define HWIO_RXFE_WB_WBDC_CFG_WB0_RMSK                                                          0x7fff
#define HWIO_RXFE_WB_WBDC_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB0_ADDR, HWIO_RXFE_WB_WBDC_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_CFG_WB0_IN)
#define HWIO_RXFE_WB_WBDC_CFG_WB0_LSHIFT_UPDATE_DELAY_BMSK                                      0x7fe0
#define HWIO_RXFE_WB_WBDC_CFG_WB0_LSHIFT_UPDATE_DELAY_SHFT                                         0x5
#define HWIO_RXFE_WB_WBDC_CFG_WB0_LSHIFT_SBI_MODE_EN_BMSK                                         0x10
#define HWIO_RXFE_WB_WBDC_CFG_WB0_LSHIFT_SBI_MODE_EN_SHFT                                          0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB0_OVRD_ENABLE_BMSK                                                 0x8
#define HWIO_RXFE_WB_WBDC_CFG_WB0_OVRD_ENABLE_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBDC_CFG_WB0_ACC_UPDATE_MODE_BMSK                                             0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB0_ACC_UPDATE_MODE_SHFT                                             0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB0_DC_CAN_BYPASS_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB0_DC_CAN_BYPASS_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB0_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB0_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00064044)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_RMSK                                                       0x1f
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_BYPASS_BMSK                                                0x10
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_BYPASS_SHFT                                                 0x4
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB0_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00064048)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_RMSK                                                        0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB0_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_CMD_WB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006404c)
#define HWIO_RXFE_WB_WBDC_CMD_WB0_RMSK                                                            0xff
#define HWIO_RXFE_WB_WBDC_CMD_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CMD_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CMD_WB0_LSHIFT_UPDT_CMD_BMSK                                            0x80
#define HWIO_RXFE_WB_WBDC_CMD_WB0_LSHIFT_UPDT_CMD_SHFT                                             0x7
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_CLR_BMSK                                                    0x40
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_CLR_SHFT                                                     0x6
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_UPDT_IMM_TRIG_BMSK                                          0x20
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_UPDT_IMM_TRIG_SHFT                                           0x5
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_UPDT_ARM_BMSK                                               0x10
#define HWIO_RXFE_WB_WBDC_CMD_WB0_ACC_UPDT_ARM_SHFT                                                0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB0_START_IMM_TRIG_BMSK                                              0x8
#define HWIO_RXFE_WB_WBDC_CMD_WB0_START_IMM_TRIG_SHFT                                              0x3
#define HWIO_RXFE_WB_WBDC_CMD_WB0_START_ARM_BMSK                                                   0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB0_START_ARM_SHFT                                                   0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB0_STOP_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB0_STOP_IMM_TRIG_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB0_STOP_ARM_BMSK                                                    0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB0_STOP_ARM_SHFT                                                    0x0

#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00064050)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00064054)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00064058)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006405c)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_RMSK                                                  0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_DELAY_VALUE_BMSK                                      0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB0_DELAY_VALUE_SHFT                                        0x0

#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00064060)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_OVRD_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_I_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_I_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_I_WB0_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_OVRD_I_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB0_OVRD_I_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00064064)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_OVRD_Q_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB0_OVRD_Q_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064068)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB0_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006406c)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB0_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064070)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB0_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064074)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB0_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064078)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB0_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006407c)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB0_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064080)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB0_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064084)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB0_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064088)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB0_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006408c)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB0_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064090)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB0_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064094)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB0_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CFG_WB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000640d8)
#define HWIO_RXFE_WB_VSRC_CFG_WB0_RMSK                                                        0x3fffff
#define HWIO_RXFE_WB_VSRC_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB0_ADDR, HWIO_RXFE_WB_VSRC_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_VSRC_CFG_WB0_IN)
#define HWIO_RXFE_WB_VSRC_CFG_WB0_SINC3_EN_BMSK                                               0x200000
#define HWIO_RXFE_WB_VSRC_CFG_WB0_SINC3_EN_SHFT                                                   0x15
#define HWIO_RXFE_WB_VSRC_CFG_WB0_T1BYT2_BMSK                                                 0x1fc000
#define HWIO_RXFE_WB_VSRC_CFG_WB0_T1BYT2_SHFT                                                      0xe
#define HWIO_RXFE_WB_VSRC_CFG_WB0_TIMING_OFFSET_BMSK                                            0x3fff
#define HWIO_RXFE_WB_VSRC_CFG_WB0_TIMING_OFFSET_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000640dc)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_ADDR, HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_ADDR,m,v,HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_IN)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_T2BYT1M1_BMSK                                        0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB0_T2BYT1M1_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_CMD_WB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000640e0)
#define HWIO_RXFE_WB_VSRC_CMD_WB0_RMSK                                                            0x1f
#define HWIO_RXFE_WB_VSRC_CMD_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CMD_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CMD_WB0_IMM_SNAPSHOT_BMSK                                               0x10
#define HWIO_RXFE_WB_VSRC_CMD_WB0_IMM_SNAPSHOT_SHFT                                                0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB0_SCTR_LOAD_BMSK                                                   0x8
#define HWIO_RXFE_WB_VSRC_CMD_WB0_SCTR_LOAD_SHFT                                                   0x3
#define HWIO_RXFE_WB_VSRC_CMD_WB0_APPLY_TIMING_OFFSET_BMSK                                         0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB0_APPLY_TIMING_OFFSET_SHFT                                         0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB0_VSRC_UPDT_IMM_TRIG_BMSK                                          0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB0_VSRC_UPDT_IMM_TRIG_SHFT                                          0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB0_VSRC_UPDT_ARM_BMSK                                               0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB0_VSRC_UPDT_ARM_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_STATUS_WB0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000640e4)
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_RMSK                                                          0x7
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB0_ADDR, HWIO_RXFE_WB_VSRC_STATUS_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDATED_BMSK                                             0x4
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDATED_SHFT                                             0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDT_TRIGGERED_BMSK                                      0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDT_TRIGGERED_SHFT                                      0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDT_ARMED_BMSK                                          0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB0_VSRC_UPDT_ARMED_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000640e8)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000640ec)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_RMSK                                                    0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_ADDR, HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_T1BYT2_BMSK                                             0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB0_T1BYT2_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000640f0)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_ADDR, HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_T2BYT1M1_BMSK                                   0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB0_T2BYT1M1_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_ADDR                                          (MODEM_TOP_REG_BASE      + 0x000640f4)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_RMSK                                          0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_ADDR, HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_SCTR_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB0_SCTR_SHFT                                            0x0

#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000640f8)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_RMSK                                                  0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_ADDR, HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_WA_COUNT_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB0_WA_COUNT_SHFT                                                0x0

#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000640fc)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_ADDR, HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_SCTR_SNAPSHOT_BMSK                              0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB0_SCTR_SNAPSHOT_SHFT                                     0x0

#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00064100)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_RMSK                                             0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_ADDR, HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_RMSK)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_ADDR, m)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_ACC_SNAPSHOT_BMSK                                0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB0_ACC_SNAPSHOT_SHFT                                       0x0

#define HWIO_RXFE_WB_GDA_WB0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00064104)
#define HWIO_RXFE_WB_GDA_WB0_RMSK                                                                  0xf
#define HWIO_RXFE_WB_GDA_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB0_ADDR, HWIO_RXFE_WB_GDA_WB0_RMSK)
#define HWIO_RXFE_WB_GDA_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB0_ADDR, m)
#define HWIO_RXFE_WB_GDA_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_GDA_WB0_ADDR,v)
#define HWIO_RXFE_WB_GDA_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_GDA_WB0_ADDR,m,v,HWIO_RXFE_WB_GDA_WB0_IN)
#define HWIO_RXFE_WB_GDA_WB0_EN4_BMSK                                                              0x8
#define HWIO_RXFE_WB_GDA_WB0_EN4_SHFT                                                              0x3
#define HWIO_RXFE_WB_GDA_WB0_EN3_BMSK                                                              0x4
#define HWIO_RXFE_WB_GDA_WB0_EN3_SHFT                                                              0x2
#define HWIO_RXFE_WB_GDA_WB0_EN2_BMSK                                                              0x2
#define HWIO_RXFE_WB_GDA_WB0_EN2_SHFT                                                              0x1
#define HWIO_RXFE_WB_GDA_WB0_EN1_BMSK                                                              0x1
#define HWIO_RXFE_WB_GDA_WB0_EN1_SHFT                                                              0x0

#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00064108)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_RMSK                                                        0x3f
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB0_ADDR, HWIO_RXFE_WB_DEC_FILT_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_DEC_FILT_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_DEC_FILT_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_DEC_FILT_CFG_WB0_IN)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC3_MODE_BMSK                                              0x30
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC3_MODE_SHFT                                               0x4
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC2_MODE_BMSK                                               0xc
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC2_MODE_SHFT                                               0x2
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC1_MODE_BMSK                                               0x3
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB0_DEC1_MODE_SHFT                                               0x0

#define HWIO_RXFE_WB_IQMC_CFG0_WB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006410c)
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_RMSK                                                          0xfff
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB0_ADDR, HWIO_RXFE_WB_IQMC_CFG0_WB0_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB0_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG0_WB0_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG0_WB0_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG0_WB0_IN)
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_BYPASS_BMSK                                                   0x800
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_BYPASS_SHFT                                                     0xb
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_UPDATE_MODE_BMSK                                              0x400
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_UPDATE_MODE_SHFT                                                0xa
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_DELAY_VALUE_BMSK                                              0x3ff
#define HWIO_RXFE_WB_IQMC_CFG0_WB0_DELAY_VALUE_SHFT                                                0x0

#define HWIO_RXFE_WB_IQMC_CFG1_WB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00064110)
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_RMSK                                                      0x3ffffff
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB0_ADDR, HWIO_RXFE_WB_IQMC_CFG1_WB0_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB0_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG1_WB0_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG1_WB0_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG1_WB0_IN)
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_B_BMSK                                                    0x3ffe000
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_B_SHFT                                                          0xd
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_A_BMSK                                                       0x1fff
#define HWIO_RXFE_WB_IQMC_CFG1_WB0_A_SHFT                                                          0x0

#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00064114)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_RMSK                                                 0x3ffffff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_ADDR, HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_RMSK)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_B_BMSK                                               0x3ffe000
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_B_SHFT                                                     0xd
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_A_BMSK                                                  0x1fff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB0_A_SHFT                                                     0x0

#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00064118)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_RMSK                                                        0x3
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_UPDATE_IMM_TRIG_BMSK                                        0x2
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_UPDATE_IMM_TRIG_SHFT                                        0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_UPDATE_ARM_BMSK                                             0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB0_UPDATE_ARM_SHFT                                             0x0

#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006411c)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ADDR, HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_RMSK)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ADDR, m)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ADDR,m,v,HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_IN)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB0_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x00064128 + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_RMSK                                                0x3fffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_LEFT_SHIFT_BMSK                                     0x3c0000
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_LEFT_SHIFT_SHFT                                         0x12
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_PHASE_INCR_REAL_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB0_PHASE_INCR_REAL_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x0006412c + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_RMSK                                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_PHASE_INCR_IMAG_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB0_PHASE_INCR_IMAG_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00064138)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_RMSK                                                     0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_ADDR, HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_ADDR, m)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_ADDR,v)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_ADDR,m,v,HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_IN)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_FILT01_ENABLE_BMSK                                       0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB0_FILT01_ENABLE_SHFT                                       0x0

#define HWIO_RXFE_WB_SPARE_REG_WB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006417c)
#define HWIO_RXFE_WB_SPARE_REG_WB0_RMSK                                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB0_IN          \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB0_ADDR, HWIO_RXFE_WB_SPARE_REG_WB0_RMSK)
#define HWIO_RXFE_WB_SPARE_REG_WB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB0_ADDR, m)
#define HWIO_RXFE_WB_SPARE_REG_WB0_OUT(v)      \
        out_dword(HWIO_RXFE_WB_SPARE_REG_WB0_ADDR,v)
#define HWIO_RXFE_WB_SPARE_REG_WB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_SPARE_REG_WB0_ADDR,m,v,HWIO_RXFE_WB_SPARE_REG_WB0_IN)
#define HWIO_RXFE_WB_SPARE_REG_WB0_SPARE_BITS_15_0_BMSK                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB0_SPARE_BITS_15_0_SHFT                                            0x0

#define HWIO_RXFE_WB_TOP_CTL_WB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00065004)
#define HWIO_RXFE_WB_TOP_CTL_WB1_RMSK                                                             0x7f
#define HWIO_RXFE_WB_TOP_CTL_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB1_ADDR, HWIO_RXFE_WB_TOP_CTL_WB1_RMSK)
#define HWIO_RXFE_WB_TOP_CTL_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB1_ADDR, m)
#define HWIO_RXFE_WB_TOP_CTL_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CTL_WB1_ADDR,v)
#define HWIO_RXFE_WB_TOP_CTL_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_TOP_CTL_WB1_ADDR,m,v,HWIO_RXFE_WB_TOP_CTL_WB1_IN)
#define HWIO_RXFE_WB_TOP_CTL_WB1_REGULATOR_BYPASS_BMSK                                            0x40
#define HWIO_RXFE_WB_TOP_CTL_WB1_REGULATOR_BYPASS_SHFT                                             0x6
#define HWIO_RXFE_WB_TOP_CTL_WB1_CAPT_ON_TRIG_BMSK                                                0x20
#define HWIO_RXFE_WB_TOP_CTL_WB1_CAPT_ON_TRIG_SHFT                                                 0x5
#define HWIO_RXFE_WB_TOP_CTL_WB1_LOAD_ON_TRIG_BMSK                                                0x10
#define HWIO_RXFE_WB_TOP_CTL_WB1_LOAD_ON_TRIG_SHFT                                                 0x4
#define HWIO_RXFE_WB_TOP_CTL_WB1_STSP_ON_TRIG_BMSK                                                 0xc
#define HWIO_RXFE_WB_TOP_CTL_WB1_STSP_ON_TRIG_SHFT                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB1_TRIG_SRC_SEL_BMSK                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB1_TRIG_SRC_SEL_SHFT                                                 0x1
#define HWIO_RXFE_WB_TOP_CTL_WB1_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_WB_TOP_CTL_WB1_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_WB_TOP_CMD_WB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00065008)
#define HWIO_RXFE_WB_TOP_CMD_WB1_RMSK                                                              0x7
#define HWIO_RXFE_WB_TOP_CMD_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CMD_WB1_ADDR,v)
#define HWIO_RXFE_WB_TOP_CMD_WB1_WB_STOPGATE_IMM_TRIG_BMSK                                         0x4
#define HWIO_RXFE_WB_TOP_CMD_WB1_WB_STOPGATE_IMM_TRIG_SHFT                                         0x2
#define HWIO_RXFE_WB_TOP_CMD_WB1_WB_STOPGATE_ARM_BMSK                                              0x2
#define HWIO_RXFE_WB_TOP_CMD_WB1_WB_STOPGATE_ARM_SHFT                                              0x1
#define HWIO_RXFE_WB_TOP_CMD_WB1_SWI_STMR_TRIG_BMSK                                                0x1
#define HWIO_RXFE_WB_TOP_CMD_WB1_SWI_STMR_TRIG_SHFT                                                0x0

#define HWIO_RXFE_WB_TOP_STATUS_WB1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006500c)
#define HWIO_RXFE_WB_TOP_STATUS_WB1_RMSK                                                           0x7
#define HWIO_RXFE_WB_TOP_STATUS_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB1_ADDR, HWIO_RXFE_WB_TOP_STATUS_WB1_RMSK)
#define HWIO_RXFE_WB_TOP_STATUS_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB1_ADDR, m)
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_GATE_OPEN_BMSK                                              0x4
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_GATE_OPEN_SHFT                                              0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_STOPGATE_TRIGGERED_BMSK                                     0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_STOPGATE_TRIGGERED_SHFT                                     0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_STOPGATE_ARMED_BMSK                                         0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB1_WB_STOPGATE_ARMED_SHFT                                         0x0

#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00065010)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_RMSK                                        0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065014)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_RMSK                                               0x7007fff
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_ADDR, HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_RMSK)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_ADDR, m)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDT_ARMED_BMSK                               0x4000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDT_ARMED_SHFT                                    0x1a
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDT_TRIGGERED_BMSK                           0x2000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDT_TRIGGERED_SHFT                                0x19
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDATED_BMSK                                  0x1000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_IQMC_UPDATED_SHFT                                       0x18
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDT_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDT_ARMED_SHFT                                     0xe
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDT_TRIGGERED_BMSK                              0x2000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDT_TRIGGERED_SHFT                                 0xd
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDATED_BMSK                                     0x1000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_UPDATED_SHFT                                        0xc
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_START_ARMED_BMSK                                  0x800
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_START_ARMED_SHFT                                    0xb
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_START_TRIGGERED_BMSK                              0x400
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_START_TRIGGERED_SHFT                                0xa
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STARTED_BMSK                                      0x200
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STARTED_SHFT                                        0x9
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOP_ARMED_BMSK                                   0x100
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOP_ARMED_SHFT                                     0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOP_TRIGGERED_BMSK                                0x80
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOP_TRIGGERED_SHFT                                 0x7
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOPPED_BMSK                                       0x40
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBDC_STOPPED_SHFT                                        0x6
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB1_WBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_WB_EC_CFG_WB1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00065018)
#define HWIO_RXFE_WB_EC_CFG_WB1_RMSK                                                               0x1
#define HWIO_RXFE_WB_EC_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB1_ADDR, HWIO_RXFE_WB_EC_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_EC_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_EC_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_EC_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_EC_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_EC_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_EC_CFG_WB1_IN)
#define HWIO_RXFE_WB_EC_CFG_WB1_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_WB_EC_CFG_WB1_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006501c)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_RMSK                                                         0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB1_ADDR, HWIO_RXFE_WB_VSHIFTER_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSHIFTER_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSHIFTER_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_VSHIFTER_CFG_WB1_IN)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_SHIFT_BMSK                                                   0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB1_SHIFT_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_CFG_WB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00065020)
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB1_ADDR, HWIO_RXFE_WB_WBPWR_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_WBPWR_CFG_WB1_IN)
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_DEC_FACTOR_BMSK                                                0x38
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_DEC_FACTOR_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_START_ALWAYS_ARMED_BMSK                                         0x4
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_START_ALWAYS_ARMED_SHFT                                         0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_ENABLE_PREFILTER_BMSK                                           0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_ENABLE_PREFILTER_SHFT                                           0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB1_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_WB_WBPWR_CMD_WB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00065024)
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CMD_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB1_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00065028)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006502c)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB1_ADDR, HWIO_RXFE_WB_WBPWR_START_MASK_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_MASK_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_MASK_WB1_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_MASK_WB1_IN)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB1_MASK_SHFT                                                0x0

#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00065030)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00065034)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_RMSK                                               0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_ADDR, HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB1_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00065038)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_RMSK                                                0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_ADDR, HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB1_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006503c)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_ADDR, HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_RMSK)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB1_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_WB_WBDC_CFG_WB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00065040)
#define HWIO_RXFE_WB_WBDC_CFG_WB1_RMSK                                                          0x7fff
#define HWIO_RXFE_WB_WBDC_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB1_ADDR, HWIO_RXFE_WB_WBDC_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_CFG_WB1_IN)
#define HWIO_RXFE_WB_WBDC_CFG_WB1_LSHIFT_UPDATE_DELAY_BMSK                                      0x7fe0
#define HWIO_RXFE_WB_WBDC_CFG_WB1_LSHIFT_UPDATE_DELAY_SHFT                                         0x5
#define HWIO_RXFE_WB_WBDC_CFG_WB1_LSHIFT_SBI_MODE_EN_BMSK                                         0x10
#define HWIO_RXFE_WB_WBDC_CFG_WB1_LSHIFT_SBI_MODE_EN_SHFT                                          0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB1_OVRD_ENABLE_BMSK                                                 0x8
#define HWIO_RXFE_WB_WBDC_CFG_WB1_OVRD_ENABLE_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBDC_CFG_WB1_ACC_UPDATE_MODE_BMSK                                             0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB1_ACC_UPDATE_MODE_SHFT                                             0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB1_DC_CAN_BYPASS_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB1_DC_CAN_BYPASS_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB1_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB1_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00065044)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_RMSK                                                       0x1f
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_BYPASS_BMSK                                                0x10
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_BYPASS_SHFT                                                 0x4
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB1_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00065048)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_RMSK                                                        0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB1_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_CMD_WB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006504c)
#define HWIO_RXFE_WB_WBDC_CMD_WB1_RMSK                                                            0xff
#define HWIO_RXFE_WB_WBDC_CMD_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CMD_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CMD_WB1_LSHIFT_UPDT_CMD_BMSK                                            0x80
#define HWIO_RXFE_WB_WBDC_CMD_WB1_LSHIFT_UPDT_CMD_SHFT                                             0x7
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_CLR_BMSK                                                    0x40
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_CLR_SHFT                                                     0x6
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_UPDT_IMM_TRIG_BMSK                                          0x20
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_UPDT_IMM_TRIG_SHFT                                           0x5
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_UPDT_ARM_BMSK                                               0x10
#define HWIO_RXFE_WB_WBDC_CMD_WB1_ACC_UPDT_ARM_SHFT                                                0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB1_START_IMM_TRIG_BMSK                                              0x8
#define HWIO_RXFE_WB_WBDC_CMD_WB1_START_IMM_TRIG_SHFT                                              0x3
#define HWIO_RXFE_WB_WBDC_CMD_WB1_START_ARM_BMSK                                                   0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB1_START_ARM_SHFT                                                   0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB1_STOP_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB1_STOP_IMM_TRIG_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB1_STOP_ARM_BMSK                                                    0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB1_STOP_ARM_SHFT                                                    0x0

#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00065050)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00065054)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00065058)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006505c)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_RMSK                                                  0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_DELAY_VALUE_BMSK                                      0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB1_DELAY_VALUE_SHFT                                        0x0

#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00065060)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_OVRD_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_I_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_I_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_I_WB1_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_OVRD_I_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB1_OVRD_I_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00065064)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_OVRD_Q_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB1_OVRD_Q_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065068)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB1_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006506c)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB1_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065070)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB1_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065074)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB1_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065078)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB1_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006507c)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB1_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065080)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB1_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065084)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB1_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065088)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB1_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006508c)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB1_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065090)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB1_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065094)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB1_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CFG_WB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000650d8)
#define HWIO_RXFE_WB_VSRC_CFG_WB1_RMSK                                                        0x3fffff
#define HWIO_RXFE_WB_VSRC_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB1_ADDR, HWIO_RXFE_WB_VSRC_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_VSRC_CFG_WB1_IN)
#define HWIO_RXFE_WB_VSRC_CFG_WB1_SINC3_EN_BMSK                                               0x200000
#define HWIO_RXFE_WB_VSRC_CFG_WB1_SINC3_EN_SHFT                                                   0x15
#define HWIO_RXFE_WB_VSRC_CFG_WB1_T1BYT2_BMSK                                                 0x1fc000
#define HWIO_RXFE_WB_VSRC_CFG_WB1_T1BYT2_SHFT                                                      0xe
#define HWIO_RXFE_WB_VSRC_CFG_WB1_TIMING_OFFSET_BMSK                                            0x3fff
#define HWIO_RXFE_WB_VSRC_CFG_WB1_TIMING_OFFSET_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000650dc)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_ADDR, HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_ADDR,m,v,HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_IN)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_T2BYT1M1_BMSK                                        0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB1_T2BYT1M1_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_CMD_WB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000650e0)
#define HWIO_RXFE_WB_VSRC_CMD_WB1_RMSK                                                            0x1f
#define HWIO_RXFE_WB_VSRC_CMD_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CMD_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CMD_WB1_IMM_SNAPSHOT_BMSK                                               0x10
#define HWIO_RXFE_WB_VSRC_CMD_WB1_IMM_SNAPSHOT_SHFT                                                0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB1_SCTR_LOAD_BMSK                                                   0x8
#define HWIO_RXFE_WB_VSRC_CMD_WB1_SCTR_LOAD_SHFT                                                   0x3
#define HWIO_RXFE_WB_VSRC_CMD_WB1_APPLY_TIMING_OFFSET_BMSK                                         0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB1_APPLY_TIMING_OFFSET_SHFT                                         0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB1_VSRC_UPDT_IMM_TRIG_BMSK                                          0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB1_VSRC_UPDT_IMM_TRIG_SHFT                                          0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB1_VSRC_UPDT_ARM_BMSK                                               0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB1_VSRC_UPDT_ARM_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_STATUS_WB1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000650e4)
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_RMSK                                                          0x7
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB1_ADDR, HWIO_RXFE_WB_VSRC_STATUS_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDATED_BMSK                                             0x4
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDATED_SHFT                                             0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDT_TRIGGERED_BMSK                                      0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDT_TRIGGERED_SHFT                                      0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDT_ARMED_BMSK                                          0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB1_VSRC_UPDT_ARMED_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000650e8)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000650ec)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_RMSK                                                    0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_ADDR, HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_T1BYT2_BMSK                                             0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB1_T1BYT2_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000650f0)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_ADDR, HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_T2BYT1M1_BMSK                                   0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB1_T2BYT1M1_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_ADDR                                          (MODEM_TOP_REG_BASE      + 0x000650f4)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_RMSK                                          0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_ADDR, HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_SCTR_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB1_SCTR_SHFT                                            0x0

#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000650f8)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_RMSK                                                  0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_ADDR, HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_WA_COUNT_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB1_WA_COUNT_SHFT                                                0x0

#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000650fc)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_ADDR, HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_SCTR_SNAPSHOT_BMSK                              0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB1_SCTR_SNAPSHOT_SHFT                                     0x0

#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00065100)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_RMSK                                             0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_ADDR, HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_RMSK)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_ADDR, m)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_ACC_SNAPSHOT_BMSK                                0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB1_ACC_SNAPSHOT_SHFT                                       0x0

#define HWIO_RXFE_WB_GDA_WB1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00065104)
#define HWIO_RXFE_WB_GDA_WB1_RMSK                                                                  0xf
#define HWIO_RXFE_WB_GDA_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB1_ADDR, HWIO_RXFE_WB_GDA_WB1_RMSK)
#define HWIO_RXFE_WB_GDA_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB1_ADDR, m)
#define HWIO_RXFE_WB_GDA_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_GDA_WB1_ADDR,v)
#define HWIO_RXFE_WB_GDA_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_GDA_WB1_ADDR,m,v,HWIO_RXFE_WB_GDA_WB1_IN)
#define HWIO_RXFE_WB_GDA_WB1_EN4_BMSK                                                              0x8
#define HWIO_RXFE_WB_GDA_WB1_EN4_SHFT                                                              0x3
#define HWIO_RXFE_WB_GDA_WB1_EN3_BMSK                                                              0x4
#define HWIO_RXFE_WB_GDA_WB1_EN3_SHFT                                                              0x2
#define HWIO_RXFE_WB_GDA_WB1_EN2_BMSK                                                              0x2
#define HWIO_RXFE_WB_GDA_WB1_EN2_SHFT                                                              0x1
#define HWIO_RXFE_WB_GDA_WB1_EN1_BMSK                                                              0x1
#define HWIO_RXFE_WB_GDA_WB1_EN1_SHFT                                                              0x0

#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00065108)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_RMSK                                                        0x3f
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB1_ADDR, HWIO_RXFE_WB_DEC_FILT_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_DEC_FILT_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_DEC_FILT_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_DEC_FILT_CFG_WB1_IN)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC3_MODE_BMSK                                              0x30
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC3_MODE_SHFT                                               0x4
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC2_MODE_BMSK                                               0xc
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC2_MODE_SHFT                                               0x2
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC1_MODE_BMSK                                               0x3
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB1_DEC1_MODE_SHFT                                               0x0

#define HWIO_RXFE_WB_IQMC_CFG0_WB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006510c)
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_RMSK                                                          0xfff
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB1_ADDR, HWIO_RXFE_WB_IQMC_CFG0_WB1_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB1_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG0_WB1_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG0_WB1_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG0_WB1_IN)
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_BYPASS_BMSK                                                   0x800
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_BYPASS_SHFT                                                     0xb
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_UPDATE_MODE_BMSK                                              0x400
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_UPDATE_MODE_SHFT                                                0xa
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_DELAY_VALUE_BMSK                                              0x3ff
#define HWIO_RXFE_WB_IQMC_CFG0_WB1_DELAY_VALUE_SHFT                                                0x0

#define HWIO_RXFE_WB_IQMC_CFG1_WB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00065110)
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_RMSK                                                      0x3ffffff
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB1_ADDR, HWIO_RXFE_WB_IQMC_CFG1_WB1_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB1_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG1_WB1_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG1_WB1_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG1_WB1_IN)
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_B_BMSK                                                    0x3ffe000
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_B_SHFT                                                          0xd
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_A_BMSK                                                       0x1fff
#define HWIO_RXFE_WB_IQMC_CFG1_WB1_A_SHFT                                                          0x0

#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00065114)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_RMSK                                                 0x3ffffff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_ADDR, HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_RMSK)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_B_BMSK                                               0x3ffe000
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_B_SHFT                                                     0xd
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_A_BMSK                                                  0x1fff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB1_A_SHFT                                                     0x0

#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00065118)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_RMSK                                                        0x3
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_UPDATE_IMM_TRIG_BMSK                                        0x2
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_UPDATE_IMM_TRIG_SHFT                                        0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_UPDATE_ARM_BMSK                                             0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB1_UPDATE_ARM_SHFT                                             0x0

#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006511c)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ADDR, HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_RMSK)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ADDR, m)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ADDR,m,v,HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_IN)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB1_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x00065128 + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_RMSK                                                0x3fffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_LEFT_SHIFT_BMSK                                     0x3c0000
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_LEFT_SHIFT_SHFT                                         0x12
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_PHASE_INCR_REAL_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB1_PHASE_INCR_REAL_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x0006512c + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_RMSK                                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_PHASE_INCR_IMAG_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB1_PHASE_INCR_IMAG_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00065138)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_RMSK                                                     0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_ADDR, HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_ADDR, m)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_ADDR,v)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_ADDR,m,v,HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_IN)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_FILT01_ENABLE_BMSK                                       0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB1_FILT01_ENABLE_SHFT                                       0x0

#define HWIO_RXFE_WB_SPARE_REG_WB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006517c)
#define HWIO_RXFE_WB_SPARE_REG_WB1_RMSK                                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB1_IN          \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB1_ADDR, HWIO_RXFE_WB_SPARE_REG_WB1_RMSK)
#define HWIO_RXFE_WB_SPARE_REG_WB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB1_ADDR, m)
#define HWIO_RXFE_WB_SPARE_REG_WB1_OUT(v)      \
        out_dword(HWIO_RXFE_WB_SPARE_REG_WB1_ADDR,v)
#define HWIO_RXFE_WB_SPARE_REG_WB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_SPARE_REG_WB1_ADDR,m,v,HWIO_RXFE_WB_SPARE_REG_WB1_IN)
#define HWIO_RXFE_WB_SPARE_REG_WB1_SPARE_BITS_15_0_BMSK                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB1_SPARE_BITS_15_0_SHFT                                            0x0

#define HWIO_RXFE_WB_TOP_CTL_WB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00066004)
#define HWIO_RXFE_WB_TOP_CTL_WB2_RMSK                                                             0x7f
#define HWIO_RXFE_WB_TOP_CTL_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB2_ADDR, HWIO_RXFE_WB_TOP_CTL_WB2_RMSK)
#define HWIO_RXFE_WB_TOP_CTL_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB2_ADDR, m)
#define HWIO_RXFE_WB_TOP_CTL_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CTL_WB2_ADDR,v)
#define HWIO_RXFE_WB_TOP_CTL_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_TOP_CTL_WB2_ADDR,m,v,HWIO_RXFE_WB_TOP_CTL_WB2_IN)
#define HWIO_RXFE_WB_TOP_CTL_WB2_REGULATOR_BYPASS_BMSK                                            0x40
#define HWIO_RXFE_WB_TOP_CTL_WB2_REGULATOR_BYPASS_SHFT                                             0x6
#define HWIO_RXFE_WB_TOP_CTL_WB2_CAPT_ON_TRIG_BMSK                                                0x20
#define HWIO_RXFE_WB_TOP_CTL_WB2_CAPT_ON_TRIG_SHFT                                                 0x5
#define HWIO_RXFE_WB_TOP_CTL_WB2_LOAD_ON_TRIG_BMSK                                                0x10
#define HWIO_RXFE_WB_TOP_CTL_WB2_LOAD_ON_TRIG_SHFT                                                 0x4
#define HWIO_RXFE_WB_TOP_CTL_WB2_STSP_ON_TRIG_BMSK                                                 0xc
#define HWIO_RXFE_WB_TOP_CTL_WB2_STSP_ON_TRIG_SHFT                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB2_TRIG_SRC_SEL_BMSK                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB2_TRIG_SRC_SEL_SHFT                                                 0x1
#define HWIO_RXFE_WB_TOP_CTL_WB2_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_WB_TOP_CTL_WB2_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_WB_TOP_CMD_WB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00066008)
#define HWIO_RXFE_WB_TOP_CMD_WB2_RMSK                                                              0x7
#define HWIO_RXFE_WB_TOP_CMD_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CMD_WB2_ADDR,v)
#define HWIO_RXFE_WB_TOP_CMD_WB2_WB_STOPGATE_IMM_TRIG_BMSK                                         0x4
#define HWIO_RXFE_WB_TOP_CMD_WB2_WB_STOPGATE_IMM_TRIG_SHFT                                         0x2
#define HWIO_RXFE_WB_TOP_CMD_WB2_WB_STOPGATE_ARM_BMSK                                              0x2
#define HWIO_RXFE_WB_TOP_CMD_WB2_WB_STOPGATE_ARM_SHFT                                              0x1
#define HWIO_RXFE_WB_TOP_CMD_WB2_SWI_STMR_TRIG_BMSK                                                0x1
#define HWIO_RXFE_WB_TOP_CMD_WB2_SWI_STMR_TRIG_SHFT                                                0x0

#define HWIO_RXFE_WB_TOP_STATUS_WB2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006600c)
#define HWIO_RXFE_WB_TOP_STATUS_WB2_RMSK                                                           0x7
#define HWIO_RXFE_WB_TOP_STATUS_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB2_ADDR, HWIO_RXFE_WB_TOP_STATUS_WB2_RMSK)
#define HWIO_RXFE_WB_TOP_STATUS_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB2_ADDR, m)
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_GATE_OPEN_BMSK                                              0x4
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_GATE_OPEN_SHFT                                              0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_STOPGATE_TRIGGERED_BMSK                                     0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_STOPGATE_TRIGGERED_SHFT                                     0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_STOPGATE_ARMED_BMSK                                         0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB2_WB_STOPGATE_ARMED_SHFT                                         0x0

#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00066010)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_RMSK                                        0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066014)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_RMSK                                               0x7007fff
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_ADDR, HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_RMSK)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_ADDR, m)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDT_ARMED_BMSK                               0x4000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDT_ARMED_SHFT                                    0x1a
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDT_TRIGGERED_BMSK                           0x2000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDT_TRIGGERED_SHFT                                0x19
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDATED_BMSK                                  0x1000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_IQMC_UPDATED_SHFT                                       0x18
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDT_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDT_ARMED_SHFT                                     0xe
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDT_TRIGGERED_BMSK                              0x2000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDT_TRIGGERED_SHFT                                 0xd
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDATED_BMSK                                     0x1000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_UPDATED_SHFT                                        0xc
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_START_ARMED_BMSK                                  0x800
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_START_ARMED_SHFT                                    0xb
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_START_TRIGGERED_BMSK                              0x400
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_START_TRIGGERED_SHFT                                0xa
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STARTED_BMSK                                      0x200
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STARTED_SHFT                                        0x9
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOP_ARMED_BMSK                                   0x100
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOP_ARMED_SHFT                                     0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOP_TRIGGERED_BMSK                                0x80
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOP_TRIGGERED_SHFT                                 0x7
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOPPED_BMSK                                       0x40
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBDC_STOPPED_SHFT                                        0x6
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB2_WBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_WB_EC_CFG_WB2_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00066018)
#define HWIO_RXFE_WB_EC_CFG_WB2_RMSK                                                               0x1
#define HWIO_RXFE_WB_EC_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB2_ADDR, HWIO_RXFE_WB_EC_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_EC_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_EC_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_EC_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_EC_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_EC_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_EC_CFG_WB2_IN)
#define HWIO_RXFE_WB_EC_CFG_WB2_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_WB_EC_CFG_WB2_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006601c)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_RMSK                                                         0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB2_ADDR, HWIO_RXFE_WB_VSHIFTER_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSHIFTER_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSHIFTER_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_VSHIFTER_CFG_WB2_IN)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_SHIFT_BMSK                                                   0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB2_SHIFT_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_CFG_WB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00066020)
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB2_ADDR, HWIO_RXFE_WB_WBPWR_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_WBPWR_CFG_WB2_IN)
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_DEC_FACTOR_BMSK                                                0x38
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_DEC_FACTOR_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_START_ALWAYS_ARMED_BMSK                                         0x4
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_START_ALWAYS_ARMED_SHFT                                         0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_ENABLE_PREFILTER_BMSK                                           0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_ENABLE_PREFILTER_SHFT                                           0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB2_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_WB_WBPWR_CMD_WB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00066024)
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CMD_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB2_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00066028)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006602c)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB2_ADDR, HWIO_RXFE_WB_WBPWR_START_MASK_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_MASK_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_MASK_WB2_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_MASK_WB2_IN)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB2_MASK_SHFT                                                0x0

#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00066030)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00066034)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_RMSK                                               0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_ADDR, HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB2_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00066038)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_RMSK                                                0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_ADDR, HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB2_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006603c)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_ADDR, HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_RMSK)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB2_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_WB_WBDC_CFG_WB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00066040)
#define HWIO_RXFE_WB_WBDC_CFG_WB2_RMSK                                                          0x7fff
#define HWIO_RXFE_WB_WBDC_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB2_ADDR, HWIO_RXFE_WB_WBDC_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_CFG_WB2_IN)
#define HWIO_RXFE_WB_WBDC_CFG_WB2_LSHIFT_UPDATE_DELAY_BMSK                                      0x7fe0
#define HWIO_RXFE_WB_WBDC_CFG_WB2_LSHIFT_UPDATE_DELAY_SHFT                                         0x5
#define HWIO_RXFE_WB_WBDC_CFG_WB2_LSHIFT_SBI_MODE_EN_BMSK                                         0x10
#define HWIO_RXFE_WB_WBDC_CFG_WB2_LSHIFT_SBI_MODE_EN_SHFT                                          0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB2_OVRD_ENABLE_BMSK                                                 0x8
#define HWIO_RXFE_WB_WBDC_CFG_WB2_OVRD_ENABLE_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBDC_CFG_WB2_ACC_UPDATE_MODE_BMSK                                             0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB2_ACC_UPDATE_MODE_SHFT                                             0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB2_DC_CAN_BYPASS_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB2_DC_CAN_BYPASS_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB2_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB2_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00066044)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_RMSK                                                       0x1f
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_BYPASS_BMSK                                                0x10
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_BYPASS_SHFT                                                 0x4
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB2_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00066048)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_RMSK                                                        0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB2_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_CMD_WB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006604c)
#define HWIO_RXFE_WB_WBDC_CMD_WB2_RMSK                                                            0xff
#define HWIO_RXFE_WB_WBDC_CMD_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CMD_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CMD_WB2_LSHIFT_UPDT_CMD_BMSK                                            0x80
#define HWIO_RXFE_WB_WBDC_CMD_WB2_LSHIFT_UPDT_CMD_SHFT                                             0x7
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_CLR_BMSK                                                    0x40
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_CLR_SHFT                                                     0x6
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_UPDT_IMM_TRIG_BMSK                                          0x20
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_UPDT_IMM_TRIG_SHFT                                           0x5
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_UPDT_ARM_BMSK                                               0x10
#define HWIO_RXFE_WB_WBDC_CMD_WB2_ACC_UPDT_ARM_SHFT                                                0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB2_START_IMM_TRIG_BMSK                                              0x8
#define HWIO_RXFE_WB_WBDC_CMD_WB2_START_IMM_TRIG_SHFT                                              0x3
#define HWIO_RXFE_WB_WBDC_CMD_WB2_START_ARM_BMSK                                                   0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB2_START_ARM_SHFT                                                   0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB2_STOP_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB2_STOP_IMM_TRIG_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB2_STOP_ARM_BMSK                                                    0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB2_STOP_ARM_SHFT                                                    0x0

#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00066050)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00066054)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00066058)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006605c)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_RMSK                                                  0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_DELAY_VALUE_BMSK                                      0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB2_DELAY_VALUE_SHFT                                        0x0

#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00066060)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_OVRD_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_I_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_I_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_I_WB2_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_OVRD_I_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB2_OVRD_I_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00066064)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_OVRD_Q_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB2_OVRD_Q_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066068)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB2_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006606c)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB2_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066070)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB2_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066074)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB2_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066078)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB2_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006607c)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB2_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066080)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB2_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066084)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB2_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066088)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB2_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006608c)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB2_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066090)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB2_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066094)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB2_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CFG_WB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000660d8)
#define HWIO_RXFE_WB_VSRC_CFG_WB2_RMSK                                                        0x3fffff
#define HWIO_RXFE_WB_VSRC_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB2_ADDR, HWIO_RXFE_WB_VSRC_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_VSRC_CFG_WB2_IN)
#define HWIO_RXFE_WB_VSRC_CFG_WB2_SINC3_EN_BMSK                                               0x200000
#define HWIO_RXFE_WB_VSRC_CFG_WB2_SINC3_EN_SHFT                                                   0x15
#define HWIO_RXFE_WB_VSRC_CFG_WB2_T1BYT2_BMSK                                                 0x1fc000
#define HWIO_RXFE_WB_VSRC_CFG_WB2_T1BYT2_SHFT                                                      0xe
#define HWIO_RXFE_WB_VSRC_CFG_WB2_TIMING_OFFSET_BMSK                                            0x3fff
#define HWIO_RXFE_WB_VSRC_CFG_WB2_TIMING_OFFSET_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000660dc)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_ADDR, HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_ADDR,m,v,HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_IN)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_T2BYT1M1_BMSK                                        0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB2_T2BYT1M1_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_CMD_WB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000660e0)
#define HWIO_RXFE_WB_VSRC_CMD_WB2_RMSK                                                            0x1f
#define HWIO_RXFE_WB_VSRC_CMD_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CMD_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CMD_WB2_IMM_SNAPSHOT_BMSK                                               0x10
#define HWIO_RXFE_WB_VSRC_CMD_WB2_IMM_SNAPSHOT_SHFT                                                0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB2_SCTR_LOAD_BMSK                                                   0x8
#define HWIO_RXFE_WB_VSRC_CMD_WB2_SCTR_LOAD_SHFT                                                   0x3
#define HWIO_RXFE_WB_VSRC_CMD_WB2_APPLY_TIMING_OFFSET_BMSK                                         0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB2_APPLY_TIMING_OFFSET_SHFT                                         0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB2_VSRC_UPDT_IMM_TRIG_BMSK                                          0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB2_VSRC_UPDT_IMM_TRIG_SHFT                                          0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB2_VSRC_UPDT_ARM_BMSK                                               0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB2_VSRC_UPDT_ARM_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_STATUS_WB2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000660e4)
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_RMSK                                                          0x7
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB2_ADDR, HWIO_RXFE_WB_VSRC_STATUS_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDATED_BMSK                                             0x4
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDATED_SHFT                                             0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDT_TRIGGERED_BMSK                                      0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDT_TRIGGERED_SHFT                                      0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDT_ARMED_BMSK                                          0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB2_VSRC_UPDT_ARMED_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000660e8)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000660ec)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_RMSK                                                    0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_ADDR, HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_T1BYT2_BMSK                                             0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB2_T1BYT2_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000660f0)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_ADDR, HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_T2BYT1M1_BMSK                                   0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB2_T2BYT1M1_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_ADDR                                          (MODEM_TOP_REG_BASE      + 0x000660f4)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_RMSK                                          0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_ADDR, HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_SCTR_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB2_SCTR_SHFT                                            0x0

#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000660f8)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_RMSK                                                  0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_ADDR, HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_WA_COUNT_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB2_WA_COUNT_SHFT                                                0x0

#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000660fc)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_ADDR, HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_SCTR_SNAPSHOT_BMSK                              0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB2_SCTR_SNAPSHOT_SHFT                                     0x0

#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00066100)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_RMSK                                             0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_ADDR, HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_RMSK)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_ADDR, m)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_ACC_SNAPSHOT_BMSK                                0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB2_ACC_SNAPSHOT_SHFT                                       0x0

#define HWIO_RXFE_WB_GDA_WB2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00066104)
#define HWIO_RXFE_WB_GDA_WB2_RMSK                                                                  0xf
#define HWIO_RXFE_WB_GDA_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB2_ADDR, HWIO_RXFE_WB_GDA_WB2_RMSK)
#define HWIO_RXFE_WB_GDA_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB2_ADDR, m)
#define HWIO_RXFE_WB_GDA_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_GDA_WB2_ADDR,v)
#define HWIO_RXFE_WB_GDA_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_GDA_WB2_ADDR,m,v,HWIO_RXFE_WB_GDA_WB2_IN)
#define HWIO_RXFE_WB_GDA_WB2_EN4_BMSK                                                              0x8
#define HWIO_RXFE_WB_GDA_WB2_EN4_SHFT                                                              0x3
#define HWIO_RXFE_WB_GDA_WB2_EN3_BMSK                                                              0x4
#define HWIO_RXFE_WB_GDA_WB2_EN3_SHFT                                                              0x2
#define HWIO_RXFE_WB_GDA_WB2_EN2_BMSK                                                              0x2
#define HWIO_RXFE_WB_GDA_WB2_EN2_SHFT                                                              0x1
#define HWIO_RXFE_WB_GDA_WB2_EN1_BMSK                                                              0x1
#define HWIO_RXFE_WB_GDA_WB2_EN1_SHFT                                                              0x0

#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00066108)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_RMSK                                                        0x3f
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB2_ADDR, HWIO_RXFE_WB_DEC_FILT_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_DEC_FILT_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_DEC_FILT_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_DEC_FILT_CFG_WB2_IN)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC3_MODE_BMSK                                              0x30
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC3_MODE_SHFT                                               0x4
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC2_MODE_BMSK                                               0xc
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC2_MODE_SHFT                                               0x2
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC1_MODE_BMSK                                               0x3
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB2_DEC1_MODE_SHFT                                               0x0

#define HWIO_RXFE_WB_IQMC_CFG0_WB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006610c)
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_RMSK                                                          0xfff
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB2_ADDR, HWIO_RXFE_WB_IQMC_CFG0_WB2_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB2_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG0_WB2_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG0_WB2_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG0_WB2_IN)
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_BYPASS_BMSK                                                   0x800
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_BYPASS_SHFT                                                     0xb
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_UPDATE_MODE_BMSK                                              0x400
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_UPDATE_MODE_SHFT                                                0xa
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_DELAY_VALUE_BMSK                                              0x3ff
#define HWIO_RXFE_WB_IQMC_CFG0_WB2_DELAY_VALUE_SHFT                                                0x0

#define HWIO_RXFE_WB_IQMC_CFG1_WB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00066110)
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_RMSK                                                      0x3ffffff
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB2_ADDR, HWIO_RXFE_WB_IQMC_CFG1_WB2_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB2_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG1_WB2_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG1_WB2_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG1_WB2_IN)
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_B_BMSK                                                    0x3ffe000
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_B_SHFT                                                          0xd
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_A_BMSK                                                       0x1fff
#define HWIO_RXFE_WB_IQMC_CFG1_WB2_A_SHFT                                                          0x0

#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00066114)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_RMSK                                                 0x3ffffff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_ADDR, HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_RMSK)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_B_BMSK                                               0x3ffe000
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_B_SHFT                                                     0xd
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_A_BMSK                                                  0x1fff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB2_A_SHFT                                                     0x0

#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00066118)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_RMSK                                                        0x3
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_UPDATE_IMM_TRIG_BMSK                                        0x2
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_UPDATE_IMM_TRIG_SHFT                                        0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_UPDATE_ARM_BMSK                                             0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB2_UPDATE_ARM_SHFT                                             0x0

#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006611c)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ADDR, HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_RMSK)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ADDR, m)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ADDR,m,v,HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_IN)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB2_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x00066128 + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_RMSK                                                0x3fffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_LEFT_SHIFT_BMSK                                     0x3c0000
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_LEFT_SHIFT_SHFT                                         0x12
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_PHASE_INCR_REAL_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB2_PHASE_INCR_REAL_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x0006612c + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_RMSK                                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_PHASE_INCR_IMAG_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB2_PHASE_INCR_IMAG_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00066138)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_RMSK                                                     0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_ADDR, HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_ADDR, m)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_ADDR,v)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_ADDR,m,v,HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_IN)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_FILT01_ENABLE_BMSK                                       0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB2_FILT01_ENABLE_SHFT                                       0x0

#define HWIO_RXFE_WB_SPARE_REG_WB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006617c)
#define HWIO_RXFE_WB_SPARE_REG_WB2_RMSK                                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB2_IN          \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB2_ADDR, HWIO_RXFE_WB_SPARE_REG_WB2_RMSK)
#define HWIO_RXFE_WB_SPARE_REG_WB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB2_ADDR, m)
#define HWIO_RXFE_WB_SPARE_REG_WB2_OUT(v)      \
        out_dword(HWIO_RXFE_WB_SPARE_REG_WB2_ADDR,v)
#define HWIO_RXFE_WB_SPARE_REG_WB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_SPARE_REG_WB2_ADDR,m,v,HWIO_RXFE_WB_SPARE_REG_WB2_IN)
#define HWIO_RXFE_WB_SPARE_REG_WB2_SPARE_BITS_15_0_BMSK                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB2_SPARE_BITS_15_0_SHFT                                            0x0

#define HWIO_RXFE_WB_TOP_CTL_WB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00067004)
#define HWIO_RXFE_WB_TOP_CTL_WB3_RMSK                                                             0x7f
#define HWIO_RXFE_WB_TOP_CTL_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB3_ADDR, HWIO_RXFE_WB_TOP_CTL_WB3_RMSK)
#define HWIO_RXFE_WB_TOP_CTL_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_CTL_WB3_ADDR, m)
#define HWIO_RXFE_WB_TOP_CTL_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CTL_WB3_ADDR,v)
#define HWIO_RXFE_WB_TOP_CTL_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_TOP_CTL_WB3_ADDR,m,v,HWIO_RXFE_WB_TOP_CTL_WB3_IN)
#define HWIO_RXFE_WB_TOP_CTL_WB3_REGULATOR_BYPASS_BMSK                                            0x40
#define HWIO_RXFE_WB_TOP_CTL_WB3_REGULATOR_BYPASS_SHFT                                             0x6
#define HWIO_RXFE_WB_TOP_CTL_WB3_CAPT_ON_TRIG_BMSK                                                0x20
#define HWIO_RXFE_WB_TOP_CTL_WB3_CAPT_ON_TRIG_SHFT                                                 0x5
#define HWIO_RXFE_WB_TOP_CTL_WB3_LOAD_ON_TRIG_BMSK                                                0x10
#define HWIO_RXFE_WB_TOP_CTL_WB3_LOAD_ON_TRIG_SHFT                                                 0x4
#define HWIO_RXFE_WB_TOP_CTL_WB3_STSP_ON_TRIG_BMSK                                                 0xc
#define HWIO_RXFE_WB_TOP_CTL_WB3_STSP_ON_TRIG_SHFT                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB3_TRIG_SRC_SEL_BMSK                                                 0x2
#define HWIO_RXFE_WB_TOP_CTL_WB3_TRIG_SRC_SEL_SHFT                                                 0x1
#define HWIO_RXFE_WB_TOP_CTL_WB3_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_WB_TOP_CTL_WB3_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_WB_TOP_CMD_WB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00067008)
#define HWIO_RXFE_WB_TOP_CMD_WB3_RMSK                                                              0x7
#define HWIO_RXFE_WB_TOP_CMD_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_TOP_CMD_WB3_ADDR,v)
#define HWIO_RXFE_WB_TOP_CMD_WB3_WB_STOPGATE_IMM_TRIG_BMSK                                         0x4
#define HWIO_RXFE_WB_TOP_CMD_WB3_WB_STOPGATE_IMM_TRIG_SHFT                                         0x2
#define HWIO_RXFE_WB_TOP_CMD_WB3_WB_STOPGATE_ARM_BMSK                                              0x2
#define HWIO_RXFE_WB_TOP_CMD_WB3_WB_STOPGATE_ARM_SHFT                                              0x1
#define HWIO_RXFE_WB_TOP_CMD_WB3_SWI_STMR_TRIG_BMSK                                                0x1
#define HWIO_RXFE_WB_TOP_CMD_WB3_SWI_STMR_TRIG_SHFT                                                0x0

#define HWIO_RXFE_WB_TOP_STATUS_WB3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006700c)
#define HWIO_RXFE_WB_TOP_STATUS_WB3_RMSK                                                           0x7
#define HWIO_RXFE_WB_TOP_STATUS_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB3_ADDR, HWIO_RXFE_WB_TOP_STATUS_WB3_RMSK)
#define HWIO_RXFE_WB_TOP_STATUS_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TOP_STATUS_WB3_ADDR, m)
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_GATE_OPEN_BMSK                                              0x4
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_GATE_OPEN_SHFT                                              0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_STOPGATE_TRIGGERED_BMSK                                     0x2
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_STOPGATE_TRIGGERED_SHFT                                     0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_STOPGATE_ARMED_BMSK                                         0x1
#define HWIO_RXFE_WB_TOP_STATUS_WB3_WB_STOPGATE_ARMED_SHFT                                         0x0

#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00067010)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_RMSK                                        0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_WB_STOPGATE_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067014)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_RMSK                                               0x7007fff
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_ADDR, HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_RMSK)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_ADDR, m)
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDT_ARMED_BMSK                               0x4000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDT_ARMED_SHFT                                    0x1a
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDT_TRIGGERED_BMSK                           0x2000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDT_TRIGGERED_SHFT                                0x19
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDATED_BMSK                                  0x1000000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_IQMC_UPDATED_SHFT                                       0x18
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDT_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDT_ARMED_SHFT                                     0xe
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDT_TRIGGERED_BMSK                              0x2000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDT_TRIGGERED_SHFT                                 0xd
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDATED_BMSK                                     0x1000
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_UPDATED_SHFT                                        0xc
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_START_ARMED_BMSK                                  0x800
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_START_ARMED_SHFT                                    0xb
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_START_TRIGGERED_BMSK                              0x400
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_START_TRIGGERED_SHFT                                0xa
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STARTED_BMSK                                      0x200
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STARTED_SHFT                                        0x9
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOP_ARMED_BMSK                                   0x100
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOP_ARMED_SHFT                                     0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOP_TRIGGERED_BMSK                                0x80
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOP_TRIGGERED_SHFT                                 0x7
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOPPED_BMSK                                       0x40
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBDC_STOPPED_SHFT                                        0x6
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_WB_TIMINGCTL_STATUS_WB3_WBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_WB_EC_CFG_WB3_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00067018)
#define HWIO_RXFE_WB_EC_CFG_WB3_RMSK                                                               0x1
#define HWIO_RXFE_WB_EC_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB3_ADDR, HWIO_RXFE_WB_EC_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_EC_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_EC_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_EC_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_EC_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_EC_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_EC_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_EC_CFG_WB3_IN)
#define HWIO_RXFE_WB_EC_CFG_WB3_ENABLE_BMSK                                                        0x1
#define HWIO_RXFE_WB_EC_CFG_WB3_ENABLE_SHFT                                                        0x0

#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006701c)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_RMSK                                                         0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB3_ADDR, HWIO_RXFE_WB_VSHIFTER_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSHIFTER_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSHIFTER_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSHIFTER_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_VSHIFTER_CFG_WB3_IN)
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_SHIFT_BMSK                                                   0x3
#define HWIO_RXFE_WB_VSHIFTER_CFG_WB3_SHIFT_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_CFG_WB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00067020)
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB3_ADDR, HWIO_RXFE_WB_WBPWR_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_WBPWR_CFG_WB3_IN)
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_DEC_FACTOR_BMSK                                                0x38
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_DEC_FACTOR_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_START_ALWAYS_ARMED_BMSK                                         0x4
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_START_ALWAYS_ARMED_SHFT                                         0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_ENABLE_PREFILTER_BMSK                                           0x2
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_ENABLE_PREFILTER_SHFT                                           0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_WB_WBPWR_CFG_WB3_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_WB_WBPWR_CMD_WB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00067024)
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_RMSK                                                           0x3f
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_CMD_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_WB_WBPWR_CMD_WB3_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00067028)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006702c)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB3_ADDR, HWIO_RXFE_WB_WBPWR_START_MASK_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_START_MASK_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_START_MASK_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_START_MASK_WB3_ADDR,m,v,HWIO_RXFE_WB_WBPWR_START_MASK_WB3_IN)
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_START_MASK_WB3_MASK_SHFT                                                0x0

#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00067030)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBPWR_STOP_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00067034)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_RMSK                                               0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_ADDR, HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBPWR_FINAL_ACC_WB3_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00067038)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_RMSK                                                0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_ADDR, HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBPWR_CURR_ACC_WB3_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006703c)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_ADDR, HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_RMSK)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_WBPWR_MAX_ACC_WB3_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_WB_WBDC_CFG_WB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00067040)
#define HWIO_RXFE_WB_WBDC_CFG_WB3_RMSK                                                          0x7fff
#define HWIO_RXFE_WB_WBDC_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB3_ADDR, HWIO_RXFE_WB_WBDC_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_CFG_WB3_IN)
#define HWIO_RXFE_WB_WBDC_CFG_WB3_LSHIFT_UPDATE_DELAY_BMSK                                      0x7fe0
#define HWIO_RXFE_WB_WBDC_CFG_WB3_LSHIFT_UPDATE_DELAY_SHFT                                         0x5
#define HWIO_RXFE_WB_WBDC_CFG_WB3_LSHIFT_SBI_MODE_EN_BMSK                                         0x10
#define HWIO_RXFE_WB_WBDC_CFG_WB3_LSHIFT_SBI_MODE_EN_SHFT                                          0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB3_OVRD_ENABLE_BMSK                                                 0x8
#define HWIO_RXFE_WB_WBDC_CFG_WB3_OVRD_ENABLE_SHFT                                                 0x3
#define HWIO_RXFE_WB_WBDC_CFG_WB3_ACC_UPDATE_MODE_BMSK                                             0x4
#define HWIO_RXFE_WB_WBDC_CFG_WB3_ACC_UPDATE_MODE_SHFT                                             0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB3_DC_CAN_BYPASS_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CFG_WB3_DC_CAN_BYPASS_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB3_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_WB_WBDC_CFG_WB3_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00067044)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_RMSK                                                       0x1f
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_BYPASS_BMSK                                                0x10
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_BYPASS_SHFT                                                 0x4
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST1_CFG_WB3_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00067048)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_RMSK                                                        0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_LEFT_SHIFT_BMSK                                             0xf
#define HWIO_RXFE_WB_WBDC_EST2_CFG_WB3_LEFT_SHIFT_SHFT                                             0x0

#define HWIO_RXFE_WB_WBDC_CMD_WB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006704c)
#define HWIO_RXFE_WB_WBDC_CMD_WB3_RMSK                                                            0xff
#define HWIO_RXFE_WB_WBDC_CMD_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_CMD_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_CMD_WB3_LSHIFT_UPDT_CMD_BMSK                                            0x80
#define HWIO_RXFE_WB_WBDC_CMD_WB3_LSHIFT_UPDT_CMD_SHFT                                             0x7
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_CLR_BMSK                                                    0x40
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_CLR_SHFT                                                     0x6
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_UPDT_IMM_TRIG_BMSK                                          0x20
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_UPDT_IMM_TRIG_SHFT                                           0x5
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_UPDT_ARM_BMSK                                               0x10
#define HWIO_RXFE_WB_WBDC_CMD_WB3_ACC_UPDT_ARM_SHFT                                                0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB3_START_IMM_TRIG_BMSK                                              0x8
#define HWIO_RXFE_WB_WBDC_CMD_WB3_START_IMM_TRIG_SHFT                                              0x3
#define HWIO_RXFE_WB_WBDC_CMD_WB3_START_ARM_BMSK                                                   0x4
#define HWIO_RXFE_WB_WBDC_CMD_WB3_START_ARM_SHFT                                                   0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB3_STOP_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_WB_WBDC_CMD_WB3_STOP_IMM_TRIG_SHFT                                               0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB3_STOP_ARM_BMSK                                                    0x1
#define HWIO_RXFE_WB_WBDC_CMD_WB3_STOP_ARM_SHFT                                                    0x0

#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ADDR                                      (MODEM_TOP_REG_BASE      + 0x00067050)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_RMSK                                      0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_WB_WBDC_START_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00067054)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_WBDC_STOP_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ADDR                                     (MODEM_TOP_REG_BASE      + 0x00067058)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_RMSK                                     0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_WB_WBDC_UPDATE_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006705c)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_RMSK                                                  0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_ADDR, HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_IN)
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_DELAY_VALUE_BMSK                                      0x3ff
#define HWIO_RXFE_WB_WBDC_UPDATE_DELAY_WB3_DELAY_VALUE_SHFT                                        0x0

#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00067060)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_OVRD_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_I_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_I_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_I_WB3_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_OVRD_I_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_I_WB3_OVRD_I_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00067064)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_RMSK                                                      0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_IN)
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_OVRD_Q_BMSK                                               0x3ffff
#define HWIO_RXFE_WB_WBDC_OVRD_Q_WB3_OVRD_Q_SHFT                                                   0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067068)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_I_WB3_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006706c)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_CURR_Q_WB3_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067070)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_I_WB3_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067074)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_PREV_Q_WB3_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067078)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_I_WB3_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006707c)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST1_LOAD_Q_WB3_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067080)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_CURR_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_I_WB3_CURR_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067084)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_CURR_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_CURR_Q_WB3_CURR_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067088)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_PREV_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_I_WB3_PREV_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006708c)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_PREV_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_PREV_Q_WB3_PREV_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067090)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_LOAD_I_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_I_WB3_LOAD_I_SHFT                                              0x0

#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067094)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_RMSK                                              0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_ADDR, HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_RMSK)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_ADDR, m)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_ADDR,v)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_ADDR,m,v,HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_IN)
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_LOAD_Q_BMSK                                       0xffffffff
#define HWIO_RXFE_WB_WBDC_EST2_LOAD_Q_WB3_LOAD_Q_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CFG_WB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000670d8)
#define HWIO_RXFE_WB_VSRC_CFG_WB3_RMSK                                                        0x3fffff
#define HWIO_RXFE_WB_VSRC_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB3_ADDR, HWIO_RXFE_WB_VSRC_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_VSRC_CFG_WB3_IN)
#define HWIO_RXFE_WB_VSRC_CFG_WB3_SINC3_EN_BMSK                                               0x200000
#define HWIO_RXFE_WB_VSRC_CFG_WB3_SINC3_EN_SHFT                                                   0x15
#define HWIO_RXFE_WB_VSRC_CFG_WB3_T1BYT2_BMSK                                                 0x1fc000
#define HWIO_RXFE_WB_VSRC_CFG_WB3_T1BYT2_SHFT                                                      0xe
#define HWIO_RXFE_WB_VSRC_CFG_WB3_TIMING_OFFSET_BMSK                                            0x3fff
#define HWIO_RXFE_WB_VSRC_CFG_WB3_TIMING_OFFSET_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000670dc)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_RMSK                                                 0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_ADDR, HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_ADDR,m,v,HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_IN)
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_T2BYT1M1_BMSK                                        0xffffffff
#define HWIO_RXFE_WB_VSRC_T2BYT1M1_WB3_T2BYT1M1_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_CMD_WB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000670e0)
#define HWIO_RXFE_WB_VSRC_CMD_WB3_RMSK                                                            0x1f
#define HWIO_RXFE_WB_VSRC_CMD_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_CMD_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_CMD_WB3_IMM_SNAPSHOT_BMSK                                               0x10
#define HWIO_RXFE_WB_VSRC_CMD_WB3_IMM_SNAPSHOT_SHFT                                                0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB3_SCTR_LOAD_BMSK                                                   0x8
#define HWIO_RXFE_WB_VSRC_CMD_WB3_SCTR_LOAD_SHFT                                                   0x3
#define HWIO_RXFE_WB_VSRC_CMD_WB3_APPLY_TIMING_OFFSET_BMSK                                         0x4
#define HWIO_RXFE_WB_VSRC_CMD_WB3_APPLY_TIMING_OFFSET_SHFT                                         0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB3_VSRC_UPDT_IMM_TRIG_BMSK                                          0x2
#define HWIO_RXFE_WB_VSRC_CMD_WB3_VSRC_UPDT_IMM_TRIG_SHFT                                          0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB3_VSRC_UPDT_ARM_BMSK                                               0x1
#define HWIO_RXFE_WB_VSRC_CMD_WB3_VSRC_UPDT_ARM_SHFT                                               0x0

#define HWIO_RXFE_WB_VSRC_STATUS_WB3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000670e4)
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_RMSK                                                          0x7
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB3_ADDR, HWIO_RXFE_WB_VSRC_STATUS_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_STATUS_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDATED_BMSK                                             0x4
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDATED_SHFT                                             0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDT_TRIGGERED_BMSK                                      0x2
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDT_TRIGGERED_SHFT                                      0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDT_ARMED_BMSK                                          0x1
#define HWIO_RXFE_WB_VSRC_STATUS_WB3_VSRC_UPDT_ARMED_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000670e8)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_VSRC_UPDT_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000670ec)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_RMSK                                                    0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_ADDR, HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_T1BYT2_BMSK                                             0x7f
#define HWIO_RXFE_WB_VSRC_CURR_T1BYT2_WB3_T1BYT2_SHFT                                              0x0

#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000670f0)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_ADDR, HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_T2BYT1M1_BMSK                                   0xffffffff
#define HWIO_RXFE_WB_VSRC_CURR_T2BYT1M1_WB3_T2BYT1M1_SHFT                                          0x0

#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_ADDR                                          (MODEM_TOP_REG_BASE      + 0x000670f4)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_RMSK                                          0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_ADDR, HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_SCTR_BMSK                                     0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_LOAD_VALUE_WB3_SCTR_SHFT                                            0x0

#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000670f8)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_RMSK                                                  0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_ADDR, HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_ADDR,v)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_ADDR,m,v,HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_IN)
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_WA_COUNT_BMSK                                         0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_WA_WB3_WA_COUNT_SHFT                                                0x0

#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000670fc)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_RMSK                                            0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_ADDR, HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_SCTR_SNAPSHOT_BMSK                              0xffffffff
#define HWIO_RXFE_WB_VSRC_SCTR_SNAPSHOT_WB3_SCTR_SNAPSHOT_SHFT                                     0x0

#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00067100)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_RMSK                                             0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_ADDR, HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_RMSK)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_ADDR, m)
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_ACC_SNAPSHOT_BMSK                                0xffffffff
#define HWIO_RXFE_WB_VSRC_ACC_SNAPSHOT_WB3_ACC_SNAPSHOT_SHFT                                       0x0

#define HWIO_RXFE_WB_GDA_WB3_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00067104)
#define HWIO_RXFE_WB_GDA_WB3_RMSK                                                                  0xf
#define HWIO_RXFE_WB_GDA_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB3_ADDR, HWIO_RXFE_WB_GDA_WB3_RMSK)
#define HWIO_RXFE_WB_GDA_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_GDA_WB3_ADDR, m)
#define HWIO_RXFE_WB_GDA_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_GDA_WB3_ADDR,v)
#define HWIO_RXFE_WB_GDA_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_GDA_WB3_ADDR,m,v,HWIO_RXFE_WB_GDA_WB3_IN)
#define HWIO_RXFE_WB_GDA_WB3_EN4_BMSK                                                              0x8
#define HWIO_RXFE_WB_GDA_WB3_EN4_SHFT                                                              0x3
#define HWIO_RXFE_WB_GDA_WB3_EN3_BMSK                                                              0x4
#define HWIO_RXFE_WB_GDA_WB3_EN3_SHFT                                                              0x2
#define HWIO_RXFE_WB_GDA_WB3_EN2_BMSK                                                              0x2
#define HWIO_RXFE_WB_GDA_WB3_EN2_SHFT                                                              0x1
#define HWIO_RXFE_WB_GDA_WB3_EN1_BMSK                                                              0x1
#define HWIO_RXFE_WB_GDA_WB3_EN1_SHFT                                                              0x0

#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00067108)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_RMSK                                                        0x3f
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB3_ADDR, HWIO_RXFE_WB_DEC_FILT_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_DEC_FILT_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_DEC_FILT_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_DEC_FILT_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_DEC_FILT_CFG_WB3_IN)
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC3_MODE_BMSK                                              0x30
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC3_MODE_SHFT                                               0x4
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC2_MODE_BMSK                                               0xc
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC2_MODE_SHFT                                               0x2
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC1_MODE_BMSK                                               0x3
#define HWIO_RXFE_WB_DEC_FILT_CFG_WB3_DEC1_MODE_SHFT                                               0x0

#define HWIO_RXFE_WB_IQMC_CFG0_WB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006710c)
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_RMSK                                                          0xfff
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB3_ADDR, HWIO_RXFE_WB_IQMC_CFG0_WB3_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG0_WB3_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG0_WB3_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG0_WB3_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG0_WB3_IN)
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_BYPASS_BMSK                                                   0x800
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_BYPASS_SHFT                                                     0xb
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_UPDATE_MODE_BMSK                                              0x400
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_UPDATE_MODE_SHFT                                                0xa
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_DELAY_VALUE_BMSK                                              0x3ff
#define HWIO_RXFE_WB_IQMC_CFG0_WB3_DELAY_VALUE_SHFT                                                0x0

#define HWIO_RXFE_WB_IQMC_CFG1_WB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00067110)
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_RMSK                                                      0x3ffffff
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB3_ADDR, HWIO_RXFE_WB_IQMC_CFG1_WB3_RMSK)
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CFG1_WB3_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_CFG1_WB3_ADDR,v)
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_CFG1_WB3_ADDR,m,v,HWIO_RXFE_WB_IQMC_CFG1_WB3_IN)
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_B_BMSK                                                    0x3ffe000
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_B_SHFT                                                          0xd
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_A_BMSK                                                       0x1fff
#define HWIO_RXFE_WB_IQMC_CFG1_WB3_A_SHFT                                                          0x0

#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00067114)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_RMSK                                                 0x3ffffff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_ADDR, HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_RMSK)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_ADDR, m)
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_B_BMSK                                               0x3ffe000
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_B_SHFT                                                     0xd
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_A_BMSK                                                  0x1fff
#define HWIO_RXFE_WB_IQMC_CURR_VALS_WB3_A_SHFT                                                     0x0

#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00067118)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_RMSK                                                        0x3
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_UPDATE_IMM_TRIG_BMSK                                        0x2
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_UPDATE_IMM_TRIG_SHFT                                        0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_UPDATE_ARM_BMSK                                             0x1
#define HWIO_RXFE_WB_IQMC_UPDT_CMD_WB3_UPDATE_ARM_SHFT                                             0x0

#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006711c)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_RMSK                                       0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ADDR, HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_RMSK)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ADDR, m)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ADDR,v)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ADDR,m,v,HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_IN)
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_WB_IQMC_UPDT_ACTION_SAMPLE_WB3_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x00067128 + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_RMSK                                                0x3fffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_LEFT_SHIFT_BMSK                                     0x3c0000
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_LEFT_SHIFT_SHFT                                         0x12
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_PHASE_INCR_REAL_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG0_WB3_PHASE_INCR_REAL_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_ADDR(n)                                           (MODEM_TOP_REG_BASE      + 0x0006712c + 0x8 * (n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_RMSK                                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_MAXn                                                       1
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_INI(n)        \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_ADDR(n), HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_ADDR(n), mask)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_OUTI(n,val)    \
        out_dword(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_ADDR(n),val)
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_ADDR(n),mask,val,HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_INI(n))
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_PHASE_INCR_IMAG_BMSK                                 0x3ffff
#define HWIO_RXFE_WB_NOTCH_FILTn_CFG1_WB3_PHASE_INCR_IMAG_SHFT                                     0x0

#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00067138)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_RMSK                                                     0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_ADDR, HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_RMSK)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_ADDR, m)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_ADDR,v)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_ADDR,m,v,HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_IN)
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_FILT01_ENABLE_BMSK                                       0x3
#define HWIO_RXFE_WB_NOTCH_FILT01_CFG_WB3_FILT01_ENABLE_SHFT                                       0x0

#define HWIO_RXFE_WB_SPARE_REG_WB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006717c)
#define HWIO_RXFE_WB_SPARE_REG_WB3_RMSK                                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB3_IN          \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB3_ADDR, HWIO_RXFE_WB_SPARE_REG_WB3_RMSK)
#define HWIO_RXFE_WB_SPARE_REG_WB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_WB_SPARE_REG_WB3_ADDR, m)
#define HWIO_RXFE_WB_SPARE_REG_WB3_OUT(v)      \
        out_dword(HWIO_RXFE_WB_SPARE_REG_WB3_ADDR,v)
#define HWIO_RXFE_WB_SPARE_REG_WB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WB_SPARE_REG_WB3_ADDR,m,v,HWIO_RXFE_WB_SPARE_REG_WB3_IN)
#define HWIO_RXFE_WB_SPARE_REG_WB3_SPARE_BITS_15_0_BMSK                                         0xffff
#define HWIO_RXFE_WB_SPARE_REG_WB3_SPARE_BITS_15_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068000)
#define HWIO_RXFE_NB_TOP_CTL_NB0_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB0_ADDR, HWIO_RXFE_NB_TOP_CTL_NB0_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB0_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB0_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB0_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB0_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB0_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB0_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB0_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB0_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00068004)
#define HWIO_RXFE_NB_GATE_CMD_NB0_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB0_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB0_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB0_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB0_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB0_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00068008)
#define HWIO_RXFE_NB_GATE_STATUS_NB0_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB0_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB0_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB0_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB0_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB0_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB0_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB0_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB0_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB0_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006800c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00068010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB0_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068014)
#define HWIO_RXFE_NB_CSR_CFG_NB0_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB0_ADDR, HWIO_RXFE_NB_CSR_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB0_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB0_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB0_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB0_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB0_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB0_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB0_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB0_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB0_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB0_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB0_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068018)
#define HWIO_RXFE_NB_CSR_CMD_NB0_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB0_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB0_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB0_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB0_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB0_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006801c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ADDR                                    (MODEM_TOP_REG_BASE      + 0x00068020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00068024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB0_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006803c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB0_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00068200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB0_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00068204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB0_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00068040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB0_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB0_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB0_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB0_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB0_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB0_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB0_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068044)
#define HWIO_RXFE_NB_EQ_MODE_NB0_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB0_ADDR, HWIO_RXFE_NB_EQ_MODE_NB0_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB0_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB0_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB0_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB0_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB0_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB0_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068048)
#define HWIO_RXFE_NB_ICI_CFG_NB0_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB0_ADDR, HWIO_RXFE_NB_ICI_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB0_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB0_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB0_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB0_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB0_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB0_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB0_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB0_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006804c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB0_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB0_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB0_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB0_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB0_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB0_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB0_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB0_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB0_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB0_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB0_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB0_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB0_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB0_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB0_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB0_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00068078)
#define HWIO_RXFE_NB_GDA_NB0_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB0_ADDR, HWIO_RXFE_NB_GDA_NB0_RMSK)
#define HWIO_RXFE_NB_GDA_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB0_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB0_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB0_ADDR,m,v,HWIO_RXFE_NB_GDA_NB0_IN)
#define HWIO_RXFE_NB_GDA_NB0_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB0_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB0_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB0_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB0_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB0_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006807c)
#define HWIO_RXFE_NB_NBDC_CFG_NB0_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB0_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB0_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB0_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB0_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00068094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB0_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00068098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB0_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000680bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB0_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB0_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB0_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000680c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB0_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ADDR                                     (MODEM_TOP_REG_BASE      + 0x000680c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000680c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB0_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB0_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB0_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB0_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ADDR                                      (MODEM_TOP_REG_BASE      + 0x000680cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000680d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB0_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000680d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB0_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000680d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB0_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000680dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB0_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB0_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB0_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB0_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB0_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB0_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB0_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB0_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB0_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB0_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB0_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB0_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB0_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000680e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB0_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000680e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB0_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000680ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB0_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB0_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB0_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB0_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB0_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000680f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000680f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB0_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000680f8)
#define HWIO_RXFE_NB_TRUNC_NB0_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB0_ADDR, HWIO_RXFE_NB_TRUNC_NB0_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB0_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB0_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB0_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB0_IN)
#define HWIO_RXFE_NB_TRUNC_NB0_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB0_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB0_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB0_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB0_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB0_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000680fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB0_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068100)
#define HWIO_RXFE_NB_WTR_CFG_NB0_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB0_ADDR, HWIO_RXFE_NB_WTR_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB0_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB0_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB0_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB0_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB0_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB0_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB0_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00068104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB0_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00068108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB0_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006810c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB0_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00068110)
#define HWIO_RXFE_NB_WTR_CMD_NB0_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB0_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB0_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB0_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB0_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB0_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB0_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB0_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB0_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00068114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00068118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB0_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006811c)
#define HWIO_RXFE_NB_WTR_STATUS_NB0_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB0_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB0_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB0_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB0_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB0_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB0_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB0_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB0_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00068120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB0_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00068128)
#define HWIO_RXFE_NB_SPARE_REG_NB0_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB0_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB0_ADDR, HWIO_RXFE_NB_SPARE_REG_NB0_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB0_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB0_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB0_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB0_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB0_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB0_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB0_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB0_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069000)
#define HWIO_RXFE_NB_TOP_CTL_NB1_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB1_ADDR, HWIO_RXFE_NB_TOP_CTL_NB1_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB1_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB1_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB1_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB1_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB1_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB1_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB1_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB1_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00069004)
#define HWIO_RXFE_NB_GATE_CMD_NB1_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB1_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB1_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB1_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB1_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB1_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00069008)
#define HWIO_RXFE_NB_GATE_STATUS_NB1_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB1_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB1_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB1_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB1_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB1_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB1_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB1_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB1_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB1_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006900c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00069010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB1_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069014)
#define HWIO_RXFE_NB_CSR_CFG_NB1_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB1_ADDR, HWIO_RXFE_NB_CSR_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB1_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB1_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB1_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB1_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB1_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB1_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB1_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB1_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB1_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB1_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB1_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069018)
#define HWIO_RXFE_NB_CSR_CMD_NB1_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB1_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB1_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB1_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB1_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB1_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006901c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ADDR                                    (MODEM_TOP_REG_BASE      + 0x00069020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00069024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB1_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006903c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB1_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_ADDR                                         (MODEM_TOP_REG_BASE      + 0x00069200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB1_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00069204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB1_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00069040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB1_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB1_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB1_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB1_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB1_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB1_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB1_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069044)
#define HWIO_RXFE_NB_EQ_MODE_NB1_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB1_ADDR, HWIO_RXFE_NB_EQ_MODE_NB1_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB1_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB1_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB1_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB1_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB1_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB1_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069048)
#define HWIO_RXFE_NB_ICI_CFG_NB1_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB1_ADDR, HWIO_RXFE_NB_ICI_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB1_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB1_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB1_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB1_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB1_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB1_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB1_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB1_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006904c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB1_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB1_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB1_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB1_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB1_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB1_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB1_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB1_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB1_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB1_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB1_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB1_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB1_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB1_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB1_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00069078)
#define HWIO_RXFE_NB_GDA_NB1_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB1_ADDR, HWIO_RXFE_NB_GDA_NB1_RMSK)
#define HWIO_RXFE_NB_GDA_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB1_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB1_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB1_ADDR,m,v,HWIO_RXFE_NB_GDA_NB1_IN)
#define HWIO_RXFE_NB_GDA_NB1_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB1_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB1_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB1_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB1_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB1_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006907c)
#define HWIO_RXFE_NB_NBDC_CFG_NB1_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB1_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB1_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB1_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB1_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00069094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB1_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00069098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB1_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000690bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB1_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB1_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB1_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000690c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB1_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ADDR                                     (MODEM_TOP_REG_BASE      + 0x000690c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000690c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB1_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB1_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB1_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB1_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ADDR                                      (MODEM_TOP_REG_BASE      + 0x000690cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000690d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB1_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000690d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB1_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000690d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB1_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000690dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB1_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB1_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB1_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB1_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB1_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB1_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB1_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB1_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB1_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB1_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB1_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB1_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB1_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000690e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB1_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000690e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB1_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000690ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB1_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB1_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB1_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB1_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB1_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x000690f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000690f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB1_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000690f8)
#define HWIO_RXFE_NB_TRUNC_NB1_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB1_ADDR, HWIO_RXFE_NB_TRUNC_NB1_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB1_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB1_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB1_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB1_IN)
#define HWIO_RXFE_NB_TRUNC_NB1_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB1_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB1_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB1_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB1_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB1_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x000690fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB1_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069100)
#define HWIO_RXFE_NB_WTR_CFG_NB1_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB1_ADDR, HWIO_RXFE_NB_WTR_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB1_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB1_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB1_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB1_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB1_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB1_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB1_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00069104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB1_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00069108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB1_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006910c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB1_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00069110)
#define HWIO_RXFE_NB_WTR_CMD_NB1_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB1_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB1_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB1_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB1_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB1_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB1_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB1_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB1_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ADDR                                       (MODEM_TOP_REG_BASE      + 0x00069114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ADDR                                        (MODEM_TOP_REG_BASE      + 0x00069118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB1_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006911c)
#define HWIO_RXFE_NB_WTR_STATUS_NB1_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB1_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB1_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB1_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB1_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB1_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB1_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB1_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB1_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00069120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB1_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00069128)
#define HWIO_RXFE_NB_SPARE_REG_NB1_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB1_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB1_ADDR, HWIO_RXFE_NB_SPARE_REG_NB1_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB1_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB1_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB1_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB1_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB1_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB1_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB1_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB1_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a000)
#define HWIO_RXFE_NB_TOP_CTL_NB2_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB2_ADDR, HWIO_RXFE_NB_TOP_CTL_NB2_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB2_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB2_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB2_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB2_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB2_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB2_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB2_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB2_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006a004)
#define HWIO_RXFE_NB_GATE_CMD_NB2_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB2_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB2_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB2_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB2_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB2_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0006a008)
#define HWIO_RXFE_NB_GATE_STATUS_NB2_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB2_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB2_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB2_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB2_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB2_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB2_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB2_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB2_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB2_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006a00c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006a010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB2_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a014)
#define HWIO_RXFE_NB_CSR_CFG_NB2_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB2_ADDR, HWIO_RXFE_NB_CSR_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB2_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB2_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB2_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB2_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB2_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB2_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB2_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB2_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB2_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB2_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB2_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a018)
#define HWIO_RXFE_NB_CSR_CMD_NB2_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB2_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB2_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB2_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB2_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB2_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006a01c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ADDR                                    (MODEM_TOP_REG_BASE      + 0x0006a020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006a024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB2_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006a03c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB2_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0006a200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB2_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0006a204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB2_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006a040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB2_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB2_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB2_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB2_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB2_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB2_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB2_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a044)
#define HWIO_RXFE_NB_EQ_MODE_NB2_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB2_ADDR, HWIO_RXFE_NB_EQ_MODE_NB2_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB2_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB2_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB2_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB2_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB2_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB2_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a048)
#define HWIO_RXFE_NB_ICI_CFG_NB2_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB2_ADDR, HWIO_RXFE_NB_ICI_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB2_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB2_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB2_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB2_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB2_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB2_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB2_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB2_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006a04c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB2_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB2_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB2_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB2_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB2_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB2_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB2_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB2_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB2_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB2_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB2_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB2_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB2_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB2_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB2_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB2_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006a078)
#define HWIO_RXFE_NB_GDA_NB2_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB2_ADDR, HWIO_RXFE_NB_GDA_NB2_RMSK)
#define HWIO_RXFE_NB_GDA_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB2_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB2_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB2_ADDR,m,v,HWIO_RXFE_NB_GDA_NB2_IN)
#define HWIO_RXFE_NB_GDA_NB2_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB2_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB2_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB2_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB2_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB2_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006a07c)
#define HWIO_RXFE_NB_NBDC_CFG_NB2_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB2_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB2_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB2_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB2_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006a094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB2_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006a098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB2_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006a0bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB2_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB2_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB2_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006a0c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB2_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ADDR                                     (MODEM_TOP_REG_BASE      + 0x0006a0c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006a0c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB2_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB2_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB2_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB2_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0006a0cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006a0d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB2_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006a0d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB2_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006a0d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB2_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006a0dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB2_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB2_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB2_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB2_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB2_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB2_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB2_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB2_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB2_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB2_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB2_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB2_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB2_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006a0e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB2_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006a0e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB2_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006a0ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB2_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB2_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB2_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB2_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB2_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006a0f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006a0f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB2_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB2_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0006a0f8)
#define HWIO_RXFE_NB_TRUNC_NB2_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB2_ADDR, HWIO_RXFE_NB_TRUNC_NB2_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB2_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB2_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB2_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB2_IN)
#define HWIO_RXFE_NB_TRUNC_NB2_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB2_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB2_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB2_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB2_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB2_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006a0fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB2_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a100)
#define HWIO_RXFE_NB_WTR_CFG_NB2_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB2_ADDR, HWIO_RXFE_NB_WTR_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB2_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB2_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB2_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB2_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB2_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB2_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB2_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006a104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB2_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006a108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB2_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006a10c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB2_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006a110)
#define HWIO_RXFE_NB_WTR_CMD_NB2_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB2_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB2_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB2_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB2_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB2_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB2_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB2_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB2_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006a114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ADDR                                        (MODEM_TOP_REG_BASE      + 0x0006a118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB2_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006a11c)
#define HWIO_RXFE_NB_WTR_STATUS_NB2_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB2_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB2_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB2_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB2_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB2_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB2_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB2_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB2_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006a120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB2_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006a128)
#define HWIO_RXFE_NB_SPARE_REG_NB2_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB2_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB2_ADDR, HWIO_RXFE_NB_SPARE_REG_NB2_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB2_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB2_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB2_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB2_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB2_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB2_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB2_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB2_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b000)
#define HWIO_RXFE_NB_TOP_CTL_NB3_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB3_ADDR, HWIO_RXFE_NB_TOP_CTL_NB3_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB3_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB3_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB3_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB3_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB3_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB3_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB3_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB3_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006b004)
#define HWIO_RXFE_NB_GATE_CMD_NB3_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB3_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB3_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB3_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB3_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB3_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0006b008)
#define HWIO_RXFE_NB_GATE_STATUS_NB3_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB3_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB3_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB3_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB3_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB3_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB3_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB3_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB3_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB3_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006b00c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006b010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB3_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b014)
#define HWIO_RXFE_NB_CSR_CFG_NB3_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB3_ADDR, HWIO_RXFE_NB_CSR_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB3_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB3_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB3_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB3_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB3_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB3_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB3_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB3_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB3_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB3_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB3_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b018)
#define HWIO_RXFE_NB_CSR_CMD_NB3_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB3_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB3_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB3_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB3_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB3_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006b01c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ADDR                                    (MODEM_TOP_REG_BASE      + 0x0006b020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006b024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB3_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006b03c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB3_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0006b200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB3_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0006b204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB3_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006b040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB3_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB3_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB3_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB3_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB3_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB3_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB3_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b044)
#define HWIO_RXFE_NB_EQ_MODE_NB3_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB3_ADDR, HWIO_RXFE_NB_EQ_MODE_NB3_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB3_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB3_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB3_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB3_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB3_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB3_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b048)
#define HWIO_RXFE_NB_ICI_CFG_NB3_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB3_ADDR, HWIO_RXFE_NB_ICI_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB3_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB3_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB3_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB3_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB3_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB3_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB3_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB3_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006b04c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB3_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB3_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB3_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB3_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB3_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB3_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB3_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB3_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB3_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB3_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB3_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB3_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB3_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB3_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB3_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB3_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB3_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006b078)
#define HWIO_RXFE_NB_GDA_NB3_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB3_ADDR, HWIO_RXFE_NB_GDA_NB3_RMSK)
#define HWIO_RXFE_NB_GDA_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB3_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB3_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB3_ADDR,m,v,HWIO_RXFE_NB_GDA_NB3_IN)
#define HWIO_RXFE_NB_GDA_NB3_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB3_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB3_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB3_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB3_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB3_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006b07c)
#define HWIO_RXFE_NB_NBDC_CFG_NB3_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB3_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB3_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB3_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB3_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006b094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB3_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006b098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB3_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006b0bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB3_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB3_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB3_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006b0c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB3_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ADDR                                     (MODEM_TOP_REG_BASE      + 0x0006b0c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006b0c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB3_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB3_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB3_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB3_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0006b0cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006b0d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB3_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006b0d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB3_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006b0d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB3_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006b0dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB3_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB3_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB3_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB3_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB3_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB3_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB3_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB3_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB3_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB3_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB3_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB3_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB3_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006b0e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB3_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006b0e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB3_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006b0ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB3_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB3_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB3_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB3_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB3_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006b0f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006b0f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB3_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB3_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0006b0f8)
#define HWIO_RXFE_NB_TRUNC_NB3_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB3_ADDR, HWIO_RXFE_NB_TRUNC_NB3_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB3_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB3_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB3_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB3_IN)
#define HWIO_RXFE_NB_TRUNC_NB3_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB3_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB3_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB3_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB3_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB3_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006b0fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB3_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b100)
#define HWIO_RXFE_NB_WTR_CFG_NB3_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB3_ADDR, HWIO_RXFE_NB_WTR_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB3_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB3_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB3_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB3_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB3_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB3_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB3_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006b104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB3_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006b108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB3_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006b10c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB3_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006b110)
#define HWIO_RXFE_NB_WTR_CMD_NB3_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB3_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB3_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB3_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB3_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB3_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB3_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB3_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB3_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006b114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ADDR                                        (MODEM_TOP_REG_BASE      + 0x0006b118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB3_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006b11c)
#define HWIO_RXFE_NB_WTR_STATUS_NB3_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB3_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB3_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB3_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB3_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB3_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB3_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB3_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB3_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006b120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB3_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006b128)
#define HWIO_RXFE_NB_SPARE_REG_NB3_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB3_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB3_ADDR, HWIO_RXFE_NB_SPARE_REG_NB3_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB3_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB3_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB3_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB3_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB3_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB3_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB3_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB3_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c000)
#define HWIO_RXFE_NB_TOP_CTL_NB4_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB4_ADDR, HWIO_RXFE_NB_TOP_CTL_NB4_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB4_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB4_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB4_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB4_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB4_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB4_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB4_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB4_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006c004)
#define HWIO_RXFE_NB_GATE_CMD_NB4_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB4_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB4_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB4_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB4_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB4_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0006c008)
#define HWIO_RXFE_NB_GATE_STATUS_NB4_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB4_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB4_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB4_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB4_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB4_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB4_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB4_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB4_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB4_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006c00c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006c010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB4_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c014)
#define HWIO_RXFE_NB_CSR_CFG_NB4_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB4_ADDR, HWIO_RXFE_NB_CSR_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB4_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB4_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB4_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB4_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB4_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB4_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB4_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB4_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB4_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB4_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB4_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c018)
#define HWIO_RXFE_NB_CSR_CMD_NB4_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB4_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB4_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB4_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB4_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB4_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006c01c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ADDR                                    (MODEM_TOP_REG_BASE      + 0x0006c020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006c024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB4_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006c03c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB4_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0006c200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB4_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0006c204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB4_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006c040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB4_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB4_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB4_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB4_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB4_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB4_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB4_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c044)
#define HWIO_RXFE_NB_EQ_MODE_NB4_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB4_ADDR, HWIO_RXFE_NB_EQ_MODE_NB4_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB4_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB4_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB4_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB4_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB4_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB4_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c048)
#define HWIO_RXFE_NB_ICI_CFG_NB4_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB4_ADDR, HWIO_RXFE_NB_ICI_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB4_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB4_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB4_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB4_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB4_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB4_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB4_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB4_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006c04c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB4_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB4_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB4_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB4_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB4_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB4_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB4_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB4_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB4_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB4_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB4_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB4_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB4_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB4_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB4_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB4_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB4_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006c078)
#define HWIO_RXFE_NB_GDA_NB4_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB4_ADDR, HWIO_RXFE_NB_GDA_NB4_RMSK)
#define HWIO_RXFE_NB_GDA_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB4_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB4_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB4_ADDR,m,v,HWIO_RXFE_NB_GDA_NB4_IN)
#define HWIO_RXFE_NB_GDA_NB4_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB4_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB4_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB4_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB4_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB4_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006c07c)
#define HWIO_RXFE_NB_NBDC_CFG_NB4_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB4_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB4_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB4_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB4_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006c094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB4_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006c098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB4_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB4_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006c0bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB4_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB4_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB4_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB4_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006c0c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB4_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ADDR                                     (MODEM_TOP_REG_BASE      + 0x0006c0c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006c0c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB4_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB4_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB4_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB4_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0006c0cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006c0d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB4_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006c0d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB4_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006c0d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB4_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006c0dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB4_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB4_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB4_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB4_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB4_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB4_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB4_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB4_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB4_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB4_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB4_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB4_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB4_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006c0e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB4_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006c0e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB4_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006c0ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB4_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB4_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB4_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB4_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB4_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006c0f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006c0f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB4_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB4_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0006c0f8)
#define HWIO_RXFE_NB_TRUNC_NB4_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB4_ADDR, HWIO_RXFE_NB_TRUNC_NB4_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB4_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB4_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB4_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB4_IN)
#define HWIO_RXFE_NB_TRUNC_NB4_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB4_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB4_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB4_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB4_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB4_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006c0fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB4_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c100)
#define HWIO_RXFE_NB_WTR_CFG_NB4_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB4_ADDR, HWIO_RXFE_NB_WTR_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB4_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB4_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB4_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB4_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB4_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB4_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB4_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006c104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB4_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006c108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB4_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006c10c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB4_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006c110)
#define HWIO_RXFE_NB_WTR_CMD_NB4_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB4_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB4_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB4_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB4_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB4_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB4_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB4_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB4_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006c114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ADDR                                        (MODEM_TOP_REG_BASE      + 0x0006c118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB4_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006c11c)
#define HWIO_RXFE_NB_WTR_STATUS_NB4_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB4_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB4_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB4_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB4_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB4_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB4_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB4_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB4_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006c120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB4_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB4_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006c128)
#define HWIO_RXFE_NB_SPARE_REG_NB4_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB4_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB4_ADDR, HWIO_RXFE_NB_SPARE_REG_NB4_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB4_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB4_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB4_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB4_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB4_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB4_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB4_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB4_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d000)
#define HWIO_RXFE_NB_TOP_CTL_NB5_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB5_ADDR, HWIO_RXFE_NB_TOP_CTL_NB5_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB5_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB5_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB5_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB5_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB5_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB5_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB5_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB5_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006d004)
#define HWIO_RXFE_NB_GATE_CMD_NB5_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB5_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB5_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB5_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB5_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB5_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0006d008)
#define HWIO_RXFE_NB_GATE_STATUS_NB5_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB5_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB5_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB5_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB5_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB5_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB5_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB5_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB5_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB5_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006d00c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006d010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB5_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d014)
#define HWIO_RXFE_NB_CSR_CFG_NB5_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB5_ADDR, HWIO_RXFE_NB_CSR_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB5_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB5_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB5_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB5_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB5_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB5_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB5_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB5_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB5_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB5_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB5_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d018)
#define HWIO_RXFE_NB_CSR_CMD_NB5_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB5_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB5_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB5_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB5_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB5_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006d01c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ADDR                                    (MODEM_TOP_REG_BASE      + 0x0006d020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006d024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB5_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006d03c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB5_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0006d200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB5_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0006d204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB5_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006d040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB5_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB5_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB5_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB5_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB5_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB5_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB5_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d044)
#define HWIO_RXFE_NB_EQ_MODE_NB5_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB5_ADDR, HWIO_RXFE_NB_EQ_MODE_NB5_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB5_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB5_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB5_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB5_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB5_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB5_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d048)
#define HWIO_RXFE_NB_ICI_CFG_NB5_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB5_ADDR, HWIO_RXFE_NB_ICI_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB5_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB5_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB5_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB5_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB5_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB5_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB5_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB5_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006d04c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB5_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB5_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB5_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB5_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB5_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB5_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB5_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB5_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB5_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB5_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB5_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB5_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB5_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB5_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB5_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB5_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB5_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006d078)
#define HWIO_RXFE_NB_GDA_NB5_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB5_ADDR, HWIO_RXFE_NB_GDA_NB5_RMSK)
#define HWIO_RXFE_NB_GDA_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB5_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB5_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB5_ADDR,m,v,HWIO_RXFE_NB_GDA_NB5_IN)
#define HWIO_RXFE_NB_GDA_NB5_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB5_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB5_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB5_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB5_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB5_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006d07c)
#define HWIO_RXFE_NB_NBDC_CFG_NB5_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB5_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB5_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB5_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB5_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006d094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB5_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006d098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB5_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB5_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006d0bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB5_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB5_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB5_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB5_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006d0c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB5_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ADDR                                     (MODEM_TOP_REG_BASE      + 0x0006d0c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006d0c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB5_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB5_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB5_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB5_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0006d0cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006d0d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB5_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006d0d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB5_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006d0d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB5_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006d0dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB5_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB5_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB5_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB5_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB5_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB5_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB5_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB5_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB5_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB5_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB5_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB5_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB5_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006d0e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB5_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006d0e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB5_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006d0ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB5_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB5_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB5_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB5_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB5_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006d0f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006d0f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB5_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB5_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0006d0f8)
#define HWIO_RXFE_NB_TRUNC_NB5_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB5_ADDR, HWIO_RXFE_NB_TRUNC_NB5_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB5_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB5_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB5_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB5_IN)
#define HWIO_RXFE_NB_TRUNC_NB5_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB5_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB5_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB5_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB5_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB5_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006d0fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB5_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d100)
#define HWIO_RXFE_NB_WTR_CFG_NB5_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB5_ADDR, HWIO_RXFE_NB_WTR_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB5_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB5_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB5_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB5_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB5_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB5_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB5_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006d104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB5_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006d108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB5_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006d10c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB5_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006d110)
#define HWIO_RXFE_NB_WTR_CMD_NB5_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB5_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB5_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB5_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB5_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB5_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB5_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB5_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB5_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006d114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ADDR                                        (MODEM_TOP_REG_BASE      + 0x0006d118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB5_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006d11c)
#define HWIO_RXFE_NB_WTR_STATUS_NB5_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB5_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB5_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB5_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB5_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB5_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB5_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB5_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB5_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006d120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB5_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB5_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006d128)
#define HWIO_RXFE_NB_SPARE_REG_NB5_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB5_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB5_ADDR, HWIO_RXFE_NB_SPARE_REG_NB5_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB5_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB5_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB5_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB5_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB5_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB5_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB5_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB5_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_NB_TOP_CTL_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e000)
#define HWIO_RXFE_NB_TOP_CTL_NB6_RMSK                                                              0x7
#define HWIO_RXFE_NB_TOP_CTL_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB6_ADDR, HWIO_RXFE_NB_TOP_CTL_NB6_RMSK)
#define HWIO_RXFE_NB_TOP_CTL_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TOP_CTL_NB6_ADDR, m)
#define HWIO_RXFE_NB_TOP_CTL_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TOP_CTL_NB6_ADDR,v)
#define HWIO_RXFE_NB_TOP_CTL_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TOP_CTL_NB6_ADDR,m,v,HWIO_RXFE_NB_TOP_CTL_NB6_IN)
#define HWIO_RXFE_NB_TOP_CTL_NB6_STSP_ON_TRIG_BMSK                                                 0x6
#define HWIO_RXFE_NB_TOP_CTL_NB6_STSP_ON_TRIG_SHFT                                                 0x1
#define HWIO_RXFE_NB_TOP_CTL_NB6_CLEAR_BMSK                                                        0x1
#define HWIO_RXFE_NB_TOP_CTL_NB6_CLEAR_SHFT                                                        0x0

#define HWIO_RXFE_NB_GATE_CMD_NB6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006e004)
#define HWIO_RXFE_NB_GATE_CMD_NB6_RMSK                                                             0x3
#define HWIO_RXFE_NB_GATE_CMD_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_CMD_NB6_ADDR,v)
#define HWIO_RXFE_NB_GATE_CMD_NB6_IMM_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_NB_GATE_CMD_NB6_IMM_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_NB_GATE_CMD_NB6_ARM_BMSK                                                         0x1
#define HWIO_RXFE_NB_GATE_CMD_NB6_ARM_SHFT                                                         0x0

#define HWIO_RXFE_NB_GATE_STATUS_NB6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0006e008)
#define HWIO_RXFE_NB_GATE_STATUS_NB6_RMSK                                                          0x7
#define HWIO_RXFE_NB_GATE_STATUS_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB6_ADDR, HWIO_RXFE_NB_GATE_STATUS_NB6_RMSK)
#define HWIO_RXFE_NB_GATE_STATUS_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_STATUS_NB6_ADDR, m)
#define HWIO_RXFE_NB_GATE_STATUS_NB6_OPEN_BMSK                                                     0x4
#define HWIO_RXFE_NB_GATE_STATUS_NB6_OPEN_SHFT                                                     0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB6_TRIGGERED_BMSK                                                0x2
#define HWIO_RXFE_NB_GATE_STATUS_NB6_TRIGGERED_SHFT                                                0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB6_ARMED_BMSK                                                    0x1
#define HWIO_RXFE_NB_GATE_STATUS_NB6_ARMED_SHFT                                                    0x0

#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ADDR                                            (MODEM_TOP_REG_BASE      + 0x0006e00c)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_RMSK                                            0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                              0xffffffff
#define HWIO_RXFE_NB_GATE_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                                     0x0

#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006e010)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_RMSK                                                  0x7fff
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_ADDR, HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_RMSK)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_ADDR, m)
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_ARMED_BMSK                                  0x4000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_ARMED_SHFT                                     0xe
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_UPDATE_TRIGGERED_BMSK                       0x2000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_UPDATE_TRIGGERED_SHFT                          0xd
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_UPDATED_BMSK                                0x1000
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_DVGA_GAIN_UPDATED_SHFT                                   0xc
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATE_ARMED_BMSK                             0x800
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATE_ARMED_SHFT                               0xb
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATE_TRIGGERED_BMSK                         0x400
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATE_TRIGGERED_SHFT                           0xa
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATED_BMSK                                  0x200
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_FREQ_UPDATED_SHFT                                    0x9
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATE_ARMED_BMSK                            0x100
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATE_ARMED_SHFT                              0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATE_TRIGGERED_BMSK                         0x80
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATE_TRIGGERED_SHFT                          0x7
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATED_BMSK                                  0x40
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_CSR_PHASE_UPDATED_SHFT                                   0x6
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_START_ARMED_BMSK                                  0x20
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_START_ARMED_SHFT                                   0x5
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_START_TRIGGERED_BMSK                              0x10
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_START_TRIGGERED_SHFT                               0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STARTED_BMSK                                       0x8
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STARTED_SHFT                                       0x3
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOP_ARMED_BMSK                                    0x4
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOP_ARMED_SHFT                                    0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOP_TRIGGERED_BMSK                                0x2
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOP_TRIGGERED_SHFT                                0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOPPED_BMSK                                       0x1
#define HWIO_RXFE_NB_TIMINGCTL_STATUS_NB6_NBPWR_STOPPED_SHFT                                       0x0

#define HWIO_RXFE_NB_CSR_CFG_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e014)
#define HWIO_RXFE_NB_CSR_CFG_NB6_RMSK                                                           0xffff
#define HWIO_RXFE_NB_CSR_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB6_ADDR, HWIO_RXFE_NB_CSR_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_CSR_CFG_NB6_IN)
#define HWIO_RXFE_NB_CSR_CFG_NB6_RESRVED_15_13_BMSK                                             0xe000
#define HWIO_RXFE_NB_CSR_CFG_NB6_RESRVED_15_13_SHFT                                                0xd
#define HWIO_RXFE_NB_CSR_CFG_NB6_LOCATION_BMSK                                                  0x1000
#define HWIO_RXFE_NB_CSR_CFG_NB6_LOCATION_SHFT                                                     0xc
#define HWIO_RXFE_NB_CSR_CFG_NB6_BYPASS_BMSK                                                     0x800
#define HWIO_RXFE_NB_CSR_CFG_NB6_BYPASS_SHFT                                                       0xb
#define HWIO_RXFE_NB_CSR_CFG_NB6_UPDATE_MODE_BMSK                                                0x400
#define HWIO_RXFE_NB_CSR_CFG_NB6_UPDATE_MODE_SHFT                                                  0xa
#define HWIO_RXFE_NB_CSR_CFG_NB6_DELAY_VALUE_BMSK                                                0x3ff
#define HWIO_RXFE_NB_CSR_CFG_NB6_DELAY_VALUE_SHFT                                                  0x0

#define HWIO_RXFE_NB_CSR_CMD_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e018)
#define HWIO_RXFE_NB_CSR_CMD_NB6_RMSK                                                             0x1f
#define HWIO_RXFE_NB_CSR_CMD_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_CMD_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASE_ACCUM_CLR_BMSK                                             0x10
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASE_ACCUM_CLR_SHFT                                              0x4
#define HWIO_RXFE_NB_CSR_CMD_NB6_FREQUPD_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_CSR_CMD_NB6_FREQUPD_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_CSR_CMD_NB6_FREQUPD_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_CSR_CMD_NB6_FREQUPD_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASEUPD_IMM_TRIG_BMSK                                            0x2
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASEUPD_IMM_TRIG_SHFT                                            0x1
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASEUPD_ARM_BMSK                                                 0x1
#define HWIO_RXFE_NB_CSR_CMD_NB6_PHASEUPD_ARM_SHFT                                                 0x0

#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0006e01c)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_RMSK                                   0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                     0xffffffff
#define HWIO_RXFE_NB_CSR_PHASEUPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                            0x0

#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ADDR                                    (MODEM_TOP_REG_BASE      + 0x0006e020)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_RMSK                                    0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                      0xffffffff
#define HWIO_RXFE_NB_CSR_FREQUPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                             0x0

#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006e024)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_RMSK                                                   0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_ADDR, HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_ADDR,m,v,HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_IN)
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_CSR_PHASE_OFFSET_BMSK                                  0x3ff
#define HWIO_RXFE_NB_CSR_PHASE_OFFSET_NB6_CSR_PHASE_OFFSET_SHFT                                    0x0

#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006e03c)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_RMSK                                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_ADDR, HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_ADDR,v)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_ADDR,m,v,HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_IN)
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_CSR_FREQ_OFFSET_BMSK                               0x1fffffff
#define HWIO_RXFE_NB_CSR_FREQ_OFFSET_NB6_CSR_FREQ_OFFSET_SHFT                                      0x0

#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_ADDR                                         (MODEM_TOP_REG_BASE      + 0x0006e200)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_RMSK                                              0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_ADDR, HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_CURR_PHASE_OFFSET_BMSK                            0x3ff
#define HWIO_RXFE_NB_CSR_CURR_PHASE_OFFSET_NB6_CURR_PHASE_OFFSET_SHFT                              0x0

#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0006e204)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_RMSK                                          0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_ADDR, HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_RMSK)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_ADDR, m)
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_CURR_FREQ_OFFSET_BMSK                         0x1fffffff
#define HWIO_RXFE_NB_CSR_CURR_FREQ_OFFSET_NB6_CURR_FREQ_OFFSET_SHFT                                0x0

#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006e040)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_RMSK                                                        0xff
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB6_ADDR, HWIO_RXFE_NB_DEC_FILT_CTL_NB6_RMSK)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DEC_FILT_CTL_NB6_ADDR, m)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DEC_FILT_CTL_NB6_ADDR,v)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DEC_FILT_CTL_NB6_ADDR,m,v,HWIO_RXFE_NB_DEC_FILT_CTL_NB6_IN)
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC7_DS2_DIS_BMSK                                           0x80
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC7_DS2_DIS_SHFT                                            0x7
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC7_MODE_BMSK                                              0x60
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC7_MODE_SHFT                                               0x5
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC6_MODE_BMSK                                              0x18
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC6_MODE_SHFT                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC5_MODE_BMSK                                               0x4
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC5_MODE_SHFT                                               0x2
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC4_MODE_BMSK                                               0x3
#define HWIO_RXFE_NB_DEC_FILT_CTL_NB6_DEC4_MODE_SHFT                                               0x0

#define HWIO_RXFE_NB_EQ_MODE_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e044)
#define HWIO_RXFE_NB_EQ_MODE_NB6_RMSK                                                              0x3
#define HWIO_RXFE_NB_EQ_MODE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB6_ADDR, HWIO_RXFE_NB_EQ_MODE_NB6_RMSK)
#define HWIO_RXFE_NB_EQ_MODE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_EQ_MODE_NB6_ADDR, m)
#define HWIO_RXFE_NB_EQ_MODE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_EQ_MODE_NB6_ADDR,v)
#define HWIO_RXFE_NB_EQ_MODE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_EQ_MODE_NB6_ADDR,m,v,HWIO_RXFE_NB_EQ_MODE_NB6_IN)
#define HWIO_RXFE_NB_EQ_MODE_NB6_MODE_BMSK                                                         0x3
#define HWIO_RXFE_NB_EQ_MODE_NB6_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_ICI_CFG_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e048)
#define HWIO_RXFE_NB_ICI_CFG_NB6_RMSK                                                             0xff
#define HWIO_RXFE_NB_ICI_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB6_ADDR, HWIO_RXFE_NB_ICI_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_ICI_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_ICI_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_ICI_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_ICI_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_ICI_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_ICI_CFG_NB6_IN)
#define HWIO_RXFE_NB_ICI_CFG_NB6_TRUNC_BITS_BMSK                                                  0xe0
#define HWIO_RXFE_NB_ICI_CFG_NB6_TRUNC_BITS_SHFT                                                   0x5
#define HWIO_RXFE_NB_ICI_CFG_NB6_LENGTH_BMSK                                                      0x1e
#define HWIO_RXFE_NB_ICI_CFG_NB6_LENGTH_SHFT                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB6_BYPASS_BMSK                                                       0x1
#define HWIO_RXFE_NB_ICI_CFG_NB6_BYPASS_SHFT                                                       0x0

#define HWIO_RXFE_NB_ICI_COEFc_NB6_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0006e04c + 0x4 * (c))
#define HWIO_RXFE_NB_ICI_COEFc_NB6_RMSK                                                        0xfffff
#define HWIO_RXFE_NB_ICI_COEFc_NB6_MAXc                                                             10
#define HWIO_RXFE_NB_ICI_COEFc_NB6_INI(c)        \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB6_ADDR(c), HWIO_RXFE_NB_ICI_COEFc_NB6_RMSK)
#define HWIO_RXFE_NB_ICI_COEFc_NB6_INMI(c,mask)    \
        in_dword_masked(HWIO_RXFE_NB_ICI_COEFc_NB6_ADDR(c), mask)
#define HWIO_RXFE_NB_ICI_COEFc_NB6_OUTI(c,val)    \
        out_dword(HWIO_RXFE_NB_ICI_COEFc_NB6_ADDR(c),val)
#define HWIO_RXFE_NB_ICI_COEFc_NB6_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_NB_ICI_COEFc_NB6_ADDR(c),mask,val,HWIO_RXFE_NB_ICI_COEFc_NB6_INI(c))
#define HWIO_RXFE_NB_ICI_COEFc_NB6_Q_BMSK                                                      0xffc00
#define HWIO_RXFE_NB_ICI_COEFc_NB6_Q_SHFT                                                          0xa
#define HWIO_RXFE_NB_ICI_COEFc_NB6_I_BMSK                                                        0x3ff
#define HWIO_RXFE_NB_ICI_COEFc_NB6_I_SHFT                                                          0x0

#define HWIO_RXFE_NB_GDA_NB6_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006e078)
#define HWIO_RXFE_NB_GDA_NB6_RMSK                                                                  0x7
#define HWIO_RXFE_NB_GDA_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB6_ADDR, HWIO_RXFE_NB_GDA_NB6_RMSK)
#define HWIO_RXFE_NB_GDA_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_GDA_NB6_ADDR, m)
#define HWIO_RXFE_NB_GDA_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_GDA_NB6_ADDR,v)
#define HWIO_RXFE_NB_GDA_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_GDA_NB6_ADDR,m,v,HWIO_RXFE_NB_GDA_NB6_IN)
#define HWIO_RXFE_NB_GDA_NB6_EN3_BMSK                                                              0x4
#define HWIO_RXFE_NB_GDA_NB6_EN3_SHFT                                                              0x2
#define HWIO_RXFE_NB_GDA_NB6_EN2_BMSK                                                              0x2
#define HWIO_RXFE_NB_GDA_NB6_EN2_SHFT                                                              0x1
#define HWIO_RXFE_NB_GDA_NB6_EN1_BMSK                                                              0x1
#define HWIO_RXFE_NB_GDA_NB6_EN1_SHFT                                                              0x0

#define HWIO_RXFE_NB_NBDC_CFG_NB6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006e07c)
#define HWIO_RXFE_NB_NBDC_CFG_NB6_RMSK                                                             0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB6_ADDR, HWIO_RXFE_NB_NBDC_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_NBDC_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBDC_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBDC_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_NBDC_CFG_NB6_IN)
#define HWIO_RXFE_NB_NBDC_CFG_NB6_ENABLE_BMSK                                                      0x1
#define HWIO_RXFE_NB_NBDC_CFG_NB6_ENABLE_SHFT                                                      0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006e094)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_COMPVAL_I_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_I_NB6_COMPVAL_I_SHFT                                             0x0

#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006e098)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_RMSK                                                   0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_ADDR, HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_RMSK)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_ADDR,m,v,HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_IN)
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_COMPVAL_Q_BMSK                                         0x3ffff
#define HWIO_RXFE_NB_NBDC_COMPVAL_Q_NB6_COMPVAL_Q_SHFT                                             0x0

#define HWIO_RXFE_NB_NBPWR_CFG_NB6_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006e0bc)
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB6_ADDR, HWIO_RXFE_NB_NBPWR_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_NBPWR_CFG_NB6_IN)
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_ROUND_MODE_BMSK                                                0x38
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_ROUND_MODE_SHFT                                                 0x3
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_FEEDFORWARD_MODE_BMSK                                           0x4
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_FEEDFORWARD_MODE_SHFT                                           0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_START_ALWAYS_ARMED_BMSK                                         0x2
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_START_ALWAYS_ARMED_SHFT                                         0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_ENABLE_BMSK                                                     0x1
#define HWIO_RXFE_NB_NBPWR_CFG_NB6_ENABLE_SHFT                                                     0x0

#define HWIO_RXFE_NB_NBPWR_CMD_NB6_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006e0c0)
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_RMSK                                                           0x3f
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_CMD_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_ACC_CLR_BMSK                                                   0x20
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_ACC_CLR_SHFT                                                    0x5
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_MAX_CLR_BMSK                                                   0x10
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_MAX_CLR_SHFT                                                    0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_START_IMM_TRIG_BMSK                                             0x8
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_START_IMM_TRIG_SHFT                                             0x3
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_START_ARM_BMSK                                                  0x4
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_START_ARM_SHFT                                                  0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_STOP_IMM_TRIG_BMSK                                              0x2
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_STOP_IMM_TRIG_SHFT                                              0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_STOP_ARM_BMSK                                                   0x1
#define HWIO_RXFE_NB_NBPWR_CMD_NB6_STOP_ARM_SHFT                                                   0x0

#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ADDR                                     (MODEM_TOP_REG_BASE      + 0x0006e0c4)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_RMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                              0x0

#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0006e0c8)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_RMSK                                              0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB6_ADDR, HWIO_RXFE_NB_NBPWR_START_MASK_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_START_MASK_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_START_MASK_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_START_MASK_NB6_ADDR,m,v,HWIO_RXFE_NB_NBPWR_START_MASK_NB6_IN)
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_MASK_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_START_MASK_NB6_MASK_SHFT                                                0x0

#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0006e0cc)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_RMSK                                      0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                        0xffffffff
#define HWIO_RXFE_NB_NBPWR_STOP_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                               0x0

#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006e0d0)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_RMSK                                               0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_ADDR, HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_FINAL_ACC_BMSK                                     0xffffffff
#define HWIO_RXFE_NB_NBPWR_FINAL_ACC_NB6_FINAL_ACC_SHFT                                            0x0

#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006e0d4)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_ADDR, HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_CURR_ACC_BMSK                                       0xffffffff
#define HWIO_RXFE_NB_NBPWR_CURR_ACC_NB6_CURR_ACC_SHFT                                              0x0

#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0006e0d8)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_RMSK                                                 0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_ADDR, HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_RMSK)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_ADDR, m)
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_MAX_ACC_BMSK                                         0xffffffff
#define HWIO_RXFE_NB_NBPWR_MAX_ACC_NB6_MAX_ACC_SHFT                                                0x0

#define HWIO_RXFE_NB_DVGA_CFG_NB6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006e0dc)
#define HWIO_RXFE_NB_DVGA_CFG_NB6_RMSK                                                          0x3fff
#define HWIO_RXFE_NB_DVGA_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB6_ADDR, HWIO_RXFE_NB_DVGA_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_DVGA_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_DVGA_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_DVGA_CFG_NB6_IN)
#define HWIO_RXFE_NB_DVGA_CFG_NB6_UPDATE_DELAY_BMSK                                             0x3ff0
#define HWIO_RXFE_NB_DVGA_CFG_NB6_UPDATE_DELAY_SHFT                                                0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB6_ALWAYS_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_DVGA_CFG_NB6_ALWAYS_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_DVGA_CFG_NB6_UPDATE_MODE_BMSK                                                 0x4
#define HWIO_RXFE_NB_DVGA_CFG_NB6_UPDATE_MODE_SHFT                                                 0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB6_OVERRIDE_BMSK                                                    0x2
#define HWIO_RXFE_NB_DVGA_CFG_NB6_OVERRIDE_SHFT                                                    0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB6_BYPASS_BMSK                                                      0x1
#define HWIO_RXFE_NB_DVGA_CFG_NB6_BYPASS_SHFT                                                      0x0

#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006e0e0)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_RMSK                                                     0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_ADDR, HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_RMSK)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_ADDR, m)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_ADDR,m,v,HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_IN)
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_RXFE_GAIN_BMSK                                           0x7ff
#define HWIO_RXFE_NB_DVGA_RXFE_GAIN_NB6_RXFE_GAIN_SHFT                                             0x0

#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006e0e8)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_RMSK                                            0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_ADDR, HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_RMSK)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_ADDR, m)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_ADDR,m,v,HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_IN)
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_OVERRIDE_DVGA_GAIN_BMSK                         0x7ff
#define HWIO_RXFE_NB_DVGA_OVERRIDE_DVGA_GAIN_NB6_OVERRIDE_DVGA_GAIN_SHFT                           0x0

#define HWIO_RXFE_NB_DVGA_CMD_NB6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0006e0ec)
#define HWIO_RXFE_NB_DVGA_CMD_NB6_RMSK                                                             0x6
#define HWIO_RXFE_NB_DVGA_CMD_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_CMD_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_CMD_NB6_UPDT_ARM_BMSK                                                    0x4
#define HWIO_RXFE_NB_DVGA_CMD_NB6_UPDT_ARM_SHFT                                                    0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB6_UPDT_IMM_TRIG_BMSK                                               0x2
#define HWIO_RXFE_NB_DVGA_CMD_NB6_UPDT_IMM_TRIG_SHFT                                               0x1

#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006e0f0)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0006e0f4)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_RMSK                                                0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_ADDR, HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_RMSK)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_ADDR, m)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_ADDR,v)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_ADDR,m,v,HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_IN)
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_MASK_BMSK                                           0xffffffff
#define HWIO_RXFE_NB_DVGA_UPDT_MASK_NB6_MASK_SHFT                                                  0x0

#define HWIO_RXFE_NB_TRUNC_NB6_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0006e0f8)
#define HWIO_RXFE_NB_TRUNC_NB6_RMSK                                                               0x3f
#define HWIO_RXFE_NB_TRUNC_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB6_ADDR, HWIO_RXFE_NB_TRUNC_NB6_RMSK)
#define HWIO_RXFE_NB_TRUNC_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_TRUNC_NB6_ADDR, m)
#define HWIO_RXFE_NB_TRUNC_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_TRUNC_NB6_ADDR,v)
#define HWIO_RXFE_NB_TRUNC_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_TRUNC_NB6_ADDR,m,v,HWIO_RXFE_NB_TRUNC_NB6_IN)
#define HWIO_RXFE_NB_TRUNC_NB6_ROUND_MODE_BMSK                                                    0x20
#define HWIO_RXFE_NB_TRUNC_NB6_ROUND_MODE_SHFT                                                     0x5
#define HWIO_RXFE_NB_TRUNC_NB6_ROUND_ENABLE_BMSK                                                  0x10
#define HWIO_RXFE_NB_TRUNC_NB6_ROUND_ENABLE_SHFT                                                   0x4
#define HWIO_RXFE_NB_TRUNC_NB6_TRUNC_BITS_BMSK                                                     0xf
#define HWIO_RXFE_NB_TRUNC_NB6_TRUNC_BITS_SHFT                                                     0x0

#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0006e0fc)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_RMSK                                                      0xf
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_ADDR, HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_IN)
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_PCFL_FORMAT_SEL_BMSK                                      0xe
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_PCFL_FORMAT_SEL_SHFT                                      0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_BYPASS_N_BMSK                                             0x1
#define HWIO_RXFE_NB_FIXED2FLOAT_CFG_NB6_BYPASS_N_SHFT                                             0x0

#define HWIO_RXFE_NB_WTR_CFG_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e100)
#define HWIO_RXFE_NB_WTR_CFG_NB6_RMSK                                                          0x3ffff
#define HWIO_RXFE_NB_WTR_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB6_ADDR, HWIO_RXFE_NB_WTR_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_CFG_NB6_IN)
#define HWIO_RXFE_NB_WTR_CFG_NB6_THRES_OR_LAST_ADDR_BMSK                                       0x3fffc
#define HWIO_RXFE_NB_WTR_CFG_NB6_THRES_OR_LAST_ADDR_SHFT                                           0x2
#define HWIO_RXFE_NB_WTR_CFG_NB6_USE_THRES_ADDR_BMSK                                               0x2
#define HWIO_RXFE_NB_WTR_CFG_NB6_USE_THRES_ADDR_SHFT                                               0x1
#define HWIO_RXFE_NB_WTR_CFG_NB6_MODE_BMSK                                                         0x1
#define HWIO_RXFE_NB_WTR_CFG_NB6_MODE_SHFT                                                         0x0

#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006e104)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_RMSK                                                   0x17fffff
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_ADDR, HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_IN)
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_DS_BY_2_BMSK                                           0x1000000
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_DS_BY_2_SHFT                                                0x18
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_OFFSET_BMSK                                             0x7fff80
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_OFFSET_SHFT                                                  0x7
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P5_BMSK                                           0x60
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P5_SHFT                                            0x5
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P3_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P3_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P2_BMSK                                            0xf
#define HWIO_RXFE_NB_WTR_FUNC_CFG_NB6_BUFF_SIZE_P2_SHFT                                            0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006e108)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_RMSK                                                        0xff
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_USE_FUNC_DATA_BMSK                                          0x80
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_USE_FUNC_DATA_SHFT                                           0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_STOP_MODE_BMSK                                              0x40
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_STOP_MODE_SHFT                                               0x6
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_MCTR_SEL_BMSK                                               0x30
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_MCTR_SEL_SHFT                                                0x4
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_HL_SEL_BMSK                                                  0x8
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_HL_SEL_SHFT                                                  0x3
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_INPUT_SEL_BMSK                                               0x7
#define HWIO_RXFE_NB_WTR_DBG_CFG0_NB6_INPUT_SEL_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0006e10c)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_RMSK                                                  0xffffffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_ADDR, HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_IN)
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_WA_ADDR_BMSK                                          0xffff0000
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_WA_ADDR_SHFT                                                0x10
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_INIT_ADDR_BMSK                                            0xffff
#define HWIO_RXFE_NB_WTR_DBG_CFG1_NB6_INIT_ADDR_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_CMD_NB6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0006e110)
#define HWIO_RXFE_NB_WTR_CMD_NB6_RMSK                                                              0xf
#define HWIO_RXFE_NB_WTR_CMD_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_CMD_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_CMD_NB6_CLEAR_LA_DONE_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_CMD_NB6_CLEAR_LA_DONE_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_CMD_NB6_RESEVED_BIT_3_BMSK                                                0x4
#define HWIO_RXFE_NB_WTR_CMD_NB6_RESEVED_BIT_3_SHFT                                                0x2
#define HWIO_RXFE_NB_WTR_CMD_NB6_STOP_ARM_BMSK                                                     0x2
#define HWIO_RXFE_NB_WTR_CMD_NB6_STOP_ARM_SHFT                                                     0x1
#define HWIO_RXFE_NB_WTR_CMD_NB6_START_ARM_BMSK                                                    0x1
#define HWIO_RXFE_NB_WTR_CMD_NB6_START_ARM_SHFT                                                    0x0

#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ADDR                                       (MODEM_TOP_REG_BASE      + 0x0006e114)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_RMSK                                       0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                         0xffffffff
#define HWIO_RXFE_NB_WTR_START_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                                0x0

#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ADDR                                        (MODEM_TOP_REG_BASE      + 0x0006e118)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_RMSK                                        0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ADDR, HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ADDR,v)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ADDR,m,v,HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_IN)
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ACTION_SAMPLE_BMSK                          0xffffffff
#define HWIO_RXFE_NB_WTR_STOP_ACTION_SAMPLE_NB6_ACTION_SAMPLE_SHFT                                 0x0

#define HWIO_RXFE_NB_WTR_STATUS_NB6_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0006e11c)
#define HWIO_RXFE_NB_WTR_STATUS_NB6_RMSK                                                          0x7f
#define HWIO_RXFE_NB_WTR_STATUS_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB6_ADDR, HWIO_RXFE_NB_WTR_STATUS_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_STATUS_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_STATUS_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_STATUS_NB6_LA_DONE_BMSK                                                  0x40
#define HWIO_RXFE_NB_WTR_STATUS_NB6_LA_DONE_SHFT                                                   0x6
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOPPED_BMSK                                                  0x20
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOPPED_SHFT                                                   0x5
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOP_TRIGGERED_BMSK                                           0x10
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOP_TRIGGERED_SHFT                                            0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOP_ARMED_BMSK                                                0x8
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STOP_ARMED_SHFT                                                0x3
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STARTED_BMSK                                                   0x4
#define HWIO_RXFE_NB_WTR_STATUS_NB6_STARTED_SHFT                                                   0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB6_START_TRIGGERED_BMSK                                           0x2
#define HWIO_RXFE_NB_WTR_STATUS_NB6_START_TRIGGERED_SHFT                                           0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB6_START_ARMED_BMSK                                               0x1
#define HWIO_RXFE_NB_WTR_STATUS_NB6_START_ARMED_SHFT                                               0x0

#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_ADDR                                             (MODEM_TOP_REG_BASE      + 0x0006e120)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_RMSK                                                 0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_ADDR, HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_RMSK)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_ADDR, m)
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_SNAPSHOT_BMSK                                        0xffff
#define HWIO_RXFE_NB_WTR_ADDR_SNAPSHOT_NB6_SNAPSHOT_SHFT                                           0x0

#define HWIO_RXFE_NB_SPARE_REG_NB6_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0006e128)
#define HWIO_RXFE_NB_SPARE_REG_NB6_RMSK                                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB6_IN          \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB6_ADDR, HWIO_RXFE_NB_SPARE_REG_NB6_RMSK)
#define HWIO_RXFE_NB_SPARE_REG_NB6_INM(m)      \
        in_dword_masked(HWIO_RXFE_NB_SPARE_REG_NB6_ADDR, m)
#define HWIO_RXFE_NB_SPARE_REG_NB6_OUT(v)      \
        out_dword(HWIO_RXFE_NB_SPARE_REG_NB6_ADDR,v)
#define HWIO_RXFE_NB_SPARE_REG_NB6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_NB_SPARE_REG_NB6_ADDR,m,v,HWIO_RXFE_NB_SPARE_REG_NB6_IN)
#define HWIO_RXFE_NB_SPARE_REG_NB6_SPARE_BITS_31_0_BMSK                                         0xffff
#define HWIO_RXFE_NB_SPARE_REG_NB6_SPARE_BITS_31_0_SHFT                                            0x0

#define HWIO_RXFE_WRTRm_CFG0_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x0006f000 + 0x8 * (m))
#define HWIO_RXFE_WRTRm_CFG0_RMSK                                                           0x1fffffff
#define HWIO_RXFE_WRTRm_CFG0_MAXm                                                                    6
#define HWIO_RXFE_WRTRm_CFG0_INI(m)        \
        in_dword_masked(HWIO_RXFE_WRTRm_CFG0_ADDR(m), HWIO_RXFE_WRTRm_CFG0_RMSK)
#define HWIO_RXFE_WRTRm_CFG0_INMI(m,mask)    \
        in_dword_masked(HWIO_RXFE_WRTRm_CFG0_ADDR(m), mask)
#define HWIO_RXFE_WRTRm_CFG0_OUTI(m,val)    \
        out_dword(HWIO_RXFE_WRTRm_CFG0_ADDR(m),val)
#define HWIO_RXFE_WRTRm_CFG0_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WRTRm_CFG0_ADDR(m),mask,val,HWIO_RXFE_WRTRm_CFG0_INI(m))
#define HWIO_RXFE_WRTRm_CFG0_Q_SIZE_BMSK                                                    0x1e000000
#define HWIO_RXFE_WRTRm_CFG0_Q_SIZE_SHFT                                                          0x19
#define HWIO_RXFE_WRTRm_CFG0_INIT_BANK_BMSK                                                  0x1c00000
#define HWIO_RXFE_WRTRm_CFG0_INIT_BANK_SHFT                                                       0x16
#define HWIO_RXFE_WRTRm_CFG0_MAX_BANK_BMSK                                                    0x380000
#define HWIO_RXFE_WRTRm_CFG0_MAX_BANK_SHFT                                                        0x13
#define HWIO_RXFE_WRTRm_CFG0_MIN_BANK_BMSK                                                     0x70000
#define HWIO_RXFE_WRTRm_CFG0_MIN_BANK_SHFT                                                        0x10
#define HWIO_RXFE_WRTRm_CFG0_VBUF_LEN_BMSK                                                      0xffff
#define HWIO_RXFE_WRTRm_CFG0_VBUF_LEN_SHFT                                                         0x0

#define HWIO_RXFE_WRTRm_CFG1_ADDR(m)                                                        (MODEM_TOP_REG_BASE      + 0x0006f004 + 0x8 * (m))
#define HWIO_RXFE_WRTRm_CFG1_RMSK                                                               0x1fff
#define HWIO_RXFE_WRTRm_CFG1_MAXm                                                                    6
#define HWIO_RXFE_WRTRm_CFG1_INI(m)        \
        in_dword_masked(HWIO_RXFE_WRTRm_CFG1_ADDR(m), HWIO_RXFE_WRTRm_CFG1_RMSK)
#define HWIO_RXFE_WRTRm_CFG1_INMI(m,mask)    \
        in_dword_masked(HWIO_RXFE_WRTRm_CFG1_ADDR(m), mask)
#define HWIO_RXFE_WRTRm_CFG1_OUTI(m,val)    \
        out_dword(HWIO_RXFE_WRTRm_CFG1_ADDR(m),val)
#define HWIO_RXFE_WRTRm_CFG1_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_WRTRm_CFG1_ADDR(m),mask,val,HWIO_RXFE_WRTRm_CFG1_INI(m))
#define HWIO_RXFE_WRTRm_CFG1_START_LINE_BMSK                                                    0x1fff
#define HWIO_RXFE_WRTRm_CFG1_START_LINE_SHFT                                                       0x0

#define HWIO_RXFE_WRTR_XFER_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0006f038)
#define HWIO_RXFE_WRTR_XFER_CTL_RMSK                                                              0x7f
#define HWIO_RXFE_WRTR_XFER_CTL_IN          \
        in_dword_masked(HWIO_RXFE_WRTR_XFER_CTL_ADDR, HWIO_RXFE_WRTR_XFER_CTL_RMSK)
#define HWIO_RXFE_WRTR_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_RXFE_WRTR_XFER_CTL_ADDR, m)
#define HWIO_RXFE_WRTR_XFER_CTL_OUT(v)      \
        out_dword(HWIO_RXFE_WRTR_XFER_CTL_ADDR,v)
#define HWIO_RXFE_WRTR_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_WRTR_XFER_CTL_ADDR,m,v,HWIO_RXFE_WRTR_XFER_CTL_IN)
#define HWIO_RXFE_WRTR_XFER_CTL_XFER_EN_BMSK                                                      0x7f
#define HWIO_RXFE_WRTR_XFER_CTL_XFER_EN_SHFT                                                       0x0

#define HWIO_RXFE_BRDG_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0006f03c)
#define HWIO_RXFE_BRDG_CTL_RMSK                                                                    0x7
#define HWIO_RXFE_BRDG_CTL_IN          \
        in_dword_masked(HWIO_RXFE_BRDG_CTL_ADDR, HWIO_RXFE_BRDG_CTL_RMSK)
#define HWIO_RXFE_BRDG_CTL_INM(m)      \
        in_dword_masked(HWIO_RXFE_BRDG_CTL_ADDR, m)
#define HWIO_RXFE_BRDG_CTL_OUT(v)      \
        out_dword(HWIO_RXFE_BRDG_CTL_ADDR,v)
#define HWIO_RXFE_BRDG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_BRDG_CTL_ADDR,m,v,HWIO_RXFE_BRDG_CTL_IN)
#define HWIO_RXFE_BRDG_CTL_DIS_CGC_ON_XFER_EN_BMSK                                                 0x4
#define HWIO_RXFE_BRDG_CTL_DIS_CGC_ON_XFER_EN_SHFT                                                 0x2
#define HWIO_RXFE_BRDG_CTL_EN_DONE_EVENT_BMSK                                                      0x2
#define HWIO_RXFE_BRDG_CTL_EN_DONE_EVENT_SHFT                                                      0x1
#define HWIO_RXFE_BRDG_CTL_EN_BUF_OVF_EVENT_BMSK                                                   0x1
#define HWIO_RXFE_BRDG_CTL_EN_BUF_OVF_EVENT_SHFT                                                   0x0

#define HWIO_RXFE_BRDG_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0006f040)
#define HWIO_RXFE_BRDG_STATUS_RMSK                                                              0x3fff
#define HWIO_RXFE_BRDG_STATUS_IN          \
        in_dword_masked(HWIO_RXFE_BRDG_STATUS_ADDR, HWIO_RXFE_BRDG_STATUS_RMSK)
#define HWIO_RXFE_BRDG_STATUS_INM(m)      \
        in_dword_masked(HWIO_RXFE_BRDG_STATUS_ADDR, m)
#define HWIO_RXFE_BRDG_STATUS_BUF_OVF_BMSK                                                      0x3f80
#define HWIO_RXFE_BRDG_STATUS_BUF_OVF_SHFT                                                         0x7
#define HWIO_RXFE_BRDG_STATUS_BRDG_STATUS_BMSK                                                    0x7f
#define HWIO_RXFE_BRDG_STATUS_BRDG_STATUS_SHFT                                                     0x0

#define HWIO_RXFE_BRDG_CLEAR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0006f044)
#define HWIO_RXFE_BRDG_CLEAR_RMSK                                                                 0x7f
#define HWIO_RXFE_BRDG_CLEAR_IN          \
        in_dword_masked(HWIO_RXFE_BRDG_CLEAR_ADDR, HWIO_RXFE_BRDG_CLEAR_RMSK)
#define HWIO_RXFE_BRDG_CLEAR_INM(m)      \
        in_dword_masked(HWIO_RXFE_BRDG_CLEAR_ADDR, m)
#define HWIO_RXFE_BRDG_CLEAR_OUT(v)      \
        out_dword(HWIO_RXFE_BRDG_CLEAR_ADDR,v)
#define HWIO_RXFE_BRDG_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RXFE_BRDG_CLEAR_ADDR,m,v,HWIO_RXFE_BRDG_CLEAR_IN)
#define HWIO_RXFE_BRDG_CLEAR_CLEAR_BMSK                                                           0x7f
#define HWIO_RXFE_BRDG_CLEAR_CLEAR_SHFT                                                            0x0

#define HWIO_DEMBACK_EN_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00040000)
#define HWIO_DEMBACK_EN_RMSK                                                                       0x1
#define HWIO_DEMBACK_EN_IN          \
        in_dword_masked(HWIO_DEMBACK_EN_ADDR, HWIO_DEMBACK_EN_RMSK)
#define HWIO_DEMBACK_EN_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_EN_ADDR, m)
#define HWIO_DEMBACK_EN_OUT(v)      \
        out_dword(HWIO_DEMBACK_EN_ADDR,v)
#define HWIO_DEMBACK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_EN_ADDR,m,v,HWIO_DEMBACK_EN_IN)
#define HWIO_DEMBACK_EN_DEMBACK_EN_BMSK                                                            0x1
#define HWIO_DEMBACK_EN_DEMBACK_EN_SHFT                                                            0x0

#define HWIO_DEMBACK_MODE_SEL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00040004)
#define HWIO_DEMBACK_MODE_SEL_RMSK                                                                 0xf
#define HWIO_DEMBACK_MODE_SEL_IN          \
        in_dword_masked(HWIO_DEMBACK_MODE_SEL_ADDR, HWIO_DEMBACK_MODE_SEL_RMSK)
#define HWIO_DEMBACK_MODE_SEL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_MODE_SEL_ADDR, m)
#define HWIO_DEMBACK_MODE_SEL_OUT(v)      \
        out_dword(HWIO_DEMBACK_MODE_SEL_ADDR,v)
#define HWIO_DEMBACK_MODE_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_MODE_SEL_ADDR,m,v,HWIO_DEMBACK_MODE_SEL_IN)
#define HWIO_DEMBACK_MODE_SEL_MODE_SEL_BMSK                                                        0xf
#define HWIO_DEMBACK_MODE_SEL_MODE_SEL_SHFT                                                        0x0

#define HWIO_DEMBACK_AHB_ERR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00040008)
#define HWIO_DEMBACK_AHB_ERR_RMSK                                                              0x7ffff
#define HWIO_DEMBACK_AHB_ERR_IN          \
        in_dword_masked(HWIO_DEMBACK_AHB_ERR_ADDR, HWIO_DEMBACK_AHB_ERR_RMSK)
#define HWIO_DEMBACK_AHB_ERR_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_AHB_ERR_ADDR, m)
#define HWIO_DEMBACK_AHB_ERR_RD_ERR_BMSK                                                       0x40000
#define HWIO_DEMBACK_AHB_ERR_RD_ERR_SHFT                                                          0x12
#define HWIO_DEMBACK_AHB_ERR_WR_ERR_BMSK                                                       0x20000
#define HWIO_DEMBACK_AHB_ERR_WR_ERR_SHFT                                                          0x11
#define HWIO_DEMBACK_AHB_ERR_ERR_ADDR_BMSK                                                     0x1ffff
#define HWIO_DEMBACK_AHB_ERR_ERR_ADDR_SHFT                                                         0x0

#define HWIO_TESTBUS_EN_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x0004000c)
#define HWIO_TESTBUS_EN_RMSK                                                                    0x7fff
#define HWIO_TESTBUS_EN_IN          \
        in_dword_masked(HWIO_TESTBUS_EN_ADDR, HWIO_TESTBUS_EN_RMSK)
#define HWIO_TESTBUS_EN_INM(m)      \
        in_dword_masked(HWIO_TESTBUS_EN_ADDR, m)
#define HWIO_TESTBUS_EN_OUT(v)      \
        out_dword(HWIO_TESTBUS_EN_ADDR,v)
#define HWIO_TESTBUS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TESTBUS_EN_ADDR,m,v,HWIO_TESTBUS_EN_IN)
#define HWIO_TESTBUS_EN_TESTBUS_SEL_BMSK                                                        0x7ffe
#define HWIO_TESTBUS_EN_TESTBUS_SEL_SHFT                                                           0x1
#define HWIO_TESTBUS_EN_TESTBUS_EN_BMSK                                                            0x1
#define HWIO_TESTBUS_EN_TESTBUS_EN_SHFT                                                            0x0

#define HWIO_DEMBACK_MM_RDRm_CFG0_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00041000 + 0xC * (m))
#define HWIO_DEMBACK_MM_RDRm_CFG0_RMSK                                                       0x3ffffff
#define HWIO_DEMBACK_MM_RDRm_CFG0_MAXm                                                               2
#define HWIO_DEMBACK_MM_RDRm_CFG0_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_CFG0_ADDR(m), HWIO_DEMBACK_MM_RDRm_CFG0_RMSK)
#define HWIO_DEMBACK_MM_RDRm_CFG0_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_CFG0_ADDR(m), mask)
#define HWIO_DEMBACK_MM_RDRm_CFG0_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_MM_RDRm_CFG0_ADDR(m),val)
#define HWIO_DEMBACK_MM_RDRm_CFG0_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_MM_RDRm_CFG0_ADDR(m),mask,val,HWIO_DEMBACK_MM_RDRm_CFG0_INI(m))
#define HWIO_DEMBACK_MM_RDRm_CFG0_Q_SIZE_BMSK                                                0x2000000
#define HWIO_DEMBACK_MM_RDRm_CFG0_Q_SIZE_SHFT                                                     0x19
#define HWIO_DEMBACK_MM_RDRm_CFG0_INIT_BANK_BMSK                                             0x1c00000
#define HWIO_DEMBACK_MM_RDRm_CFG0_INIT_BANK_SHFT                                                  0x16
#define HWIO_DEMBACK_MM_RDRm_CFG0_MAX_BANK_BMSK                                               0x380000
#define HWIO_DEMBACK_MM_RDRm_CFG0_MAX_BANK_SHFT                                                   0x13
#define HWIO_DEMBACK_MM_RDRm_CFG0_MIN_BANK_BMSK                                                0x70000
#define HWIO_DEMBACK_MM_RDRm_CFG0_MIN_BANK_SHFT                                                   0x10
#define HWIO_DEMBACK_MM_RDRm_CFG0_VBUF_LEN_BMSK                                                 0xffff
#define HWIO_DEMBACK_MM_RDRm_CFG0_VBUF_LEN_SHFT                                                    0x0

#define HWIO_DEMBACK_MM_RDRm_CFG1_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00041004 + 0xC * (m))
#define HWIO_DEMBACK_MM_RDRm_CFG1_RMSK                                                          0x1fff
#define HWIO_DEMBACK_MM_RDRm_CFG1_MAXm                                                               2
#define HWIO_DEMBACK_MM_RDRm_CFG1_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_CFG1_ADDR(m), HWIO_DEMBACK_MM_RDRm_CFG1_RMSK)
#define HWIO_DEMBACK_MM_RDRm_CFG1_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_CFG1_ADDR(m), mask)
#define HWIO_DEMBACK_MM_RDRm_CFG1_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_MM_RDRm_CFG1_ADDR(m),val)
#define HWIO_DEMBACK_MM_RDRm_CFG1_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_MM_RDRm_CFG1_ADDR(m),mask,val,HWIO_DEMBACK_MM_RDRm_CFG1_INI(m))
#define HWIO_DEMBACK_MM_RDRm_CFG1_START_LINE_BMSK                                               0x1fff
#define HWIO_DEMBACK_MM_RDRm_CFG1_START_LINE_SHFT                                                  0x0

#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_ADDR(m)                                               (MODEM_TOP_REG_BASE      + 0x00041008 + 0xC * (m))
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_RMSK                                                        0x1f
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_MAXm                                                           2
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_XFER_CTL_ADDR(m), HWIO_DEMBACK_MM_RDRm_XFER_CTL_RMSK)
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_MM_RDRm_XFER_CTL_ADDR(m), mask)
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_MM_RDRm_XFER_CTL_ADDR(m),val)
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_MM_RDRm_XFER_CTL_ADDR(m),mask,val,HWIO_DEMBACK_MM_RDRm_XFER_CTL_INI(m))
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_XFER_EN_BMSK                                                0x10
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_XFER_EN_SHFT                                                 0x4
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_OP_MODE_BMSK                                                 0xc
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_OP_MODE_SHFT                                                 0x2
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_DATA_MODE_BMSK                                               0x3
#define HWIO_DEMBACK_MM_RDRm_XFER_CTL_DATA_MODE_SHFT                                               0x0

#define HWIO_DEMBACK_RDR3_CFG0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00041024)
#define HWIO_DEMBACK_RDR3_CFG0_RMSK                                                          0x1ffffff
#define HWIO_DEMBACK_RDR3_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_RDR3_CFG0_ADDR, HWIO_DEMBACK_RDR3_CFG0_RMSK)
#define HWIO_DEMBACK_RDR3_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_RDR3_CFG0_ADDR, m)
#define HWIO_DEMBACK_RDR3_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_RDR3_CFG0_ADDR,v)
#define HWIO_DEMBACK_RDR3_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_RDR3_CFG0_ADDR,m,v,HWIO_DEMBACK_RDR3_CFG0_IN)
#define HWIO_DEMBACK_RDR3_CFG0_INIT_BANK_BMSK                                                0x1c00000
#define HWIO_DEMBACK_RDR3_CFG0_INIT_BANK_SHFT                                                     0x16
#define HWIO_DEMBACK_RDR3_CFG0_MAX_BANK_BMSK                                                  0x380000
#define HWIO_DEMBACK_RDR3_CFG0_MAX_BANK_SHFT                                                      0x13
#define HWIO_DEMBACK_RDR3_CFG0_MIN_BANK_BMSK                                                   0x70000
#define HWIO_DEMBACK_RDR3_CFG0_MIN_BANK_SHFT                                                      0x10
#define HWIO_DEMBACK_RDR3_CFG0_VBUF_LEN_BMSK                                                    0xffff
#define HWIO_DEMBACK_RDR3_CFG0_VBUF_LEN_SHFT                                                       0x0

#define HWIO_DEMBACK_RDR3_CFG1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00041028)
#define HWIO_DEMBACK_RDR3_CFG1_RMSK                                                             0x1fff
#define HWIO_DEMBACK_RDR3_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_RDR3_CFG1_ADDR, HWIO_DEMBACK_RDR3_CFG1_RMSK)
#define HWIO_DEMBACK_RDR3_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_RDR3_CFG1_ADDR, m)
#define HWIO_DEMBACK_RDR3_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_RDR3_CFG1_ADDR,v)
#define HWIO_DEMBACK_RDR3_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_RDR3_CFG1_ADDR,m,v,HWIO_DEMBACK_RDR3_CFG1_IN)
#define HWIO_DEMBACK_RDR3_CFG1_START_LINE_BMSK                                                  0x1fff
#define HWIO_DEMBACK_RDR3_CFG1_START_LINE_SHFT                                                     0x0

#define HWIO_DEMBACK_RDR3_XFER_CTL_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004102c)
#define HWIO_DEMBACK_RDR3_XFER_CTL_RMSK                                                            0x1
#define HWIO_DEMBACK_RDR3_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_RDR3_XFER_CTL_ADDR, HWIO_DEMBACK_RDR3_XFER_CTL_RMSK)
#define HWIO_DEMBACK_RDR3_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_RDR3_XFER_CTL_ADDR, m)
#define HWIO_DEMBACK_RDR3_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_RDR3_XFER_CTL_ADDR,v)
#define HWIO_DEMBACK_RDR3_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_RDR3_XFER_CTL_ADDR,m,v,HWIO_DEMBACK_RDR3_XFER_CTL_IN)
#define HWIO_DEMBACK_RDR3_XFER_CTL_XFER_EN_BMSK                                                    0x1
#define HWIO_DEMBACK_RDR3_XFER_CTL_XFER_EN_SHFT                                                    0x0

#define HWIO_DEMBACK_NN_RDRm_CFG0_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00041030 + 0xC * (m))
#define HWIO_DEMBACK_NN_RDRm_CFG0_RMSK                                                       0x7ffffff
#define HWIO_DEMBACK_NN_RDRm_CFG0_MAXm                                                               1
#define HWIO_DEMBACK_NN_RDRm_CFG0_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_CFG0_ADDR(m), HWIO_DEMBACK_NN_RDRm_CFG0_RMSK)
#define HWIO_DEMBACK_NN_RDRm_CFG0_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_CFG0_ADDR(m), mask)
#define HWIO_DEMBACK_NN_RDRm_CFG0_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_NN_RDRm_CFG0_ADDR(m),val)
#define HWIO_DEMBACK_NN_RDRm_CFG0_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDRm_CFG0_ADDR(m),mask,val,HWIO_DEMBACK_NN_RDRm_CFG0_INI(m))
#define HWIO_DEMBACK_NN_RDRm_CFG0_Q_SIZE_BMSK                                                0x6000000
#define HWIO_DEMBACK_NN_RDRm_CFG0_Q_SIZE_SHFT                                                     0x19
#define HWIO_DEMBACK_NN_RDRm_CFG0_INIT_BANK_BMSK                                             0x1c00000
#define HWIO_DEMBACK_NN_RDRm_CFG0_INIT_BANK_SHFT                                                  0x16
#define HWIO_DEMBACK_NN_RDRm_CFG0_MAX_BANK_BMSK                                               0x380000
#define HWIO_DEMBACK_NN_RDRm_CFG0_MAX_BANK_SHFT                                                   0x13
#define HWIO_DEMBACK_NN_RDRm_CFG0_MIN_BANK_BMSK                                                0x70000
#define HWIO_DEMBACK_NN_RDRm_CFG0_MIN_BANK_SHFT                                                   0x10
#define HWIO_DEMBACK_NN_RDRm_CFG0_VBUF_LEN_BMSK                                                 0xffff
#define HWIO_DEMBACK_NN_RDRm_CFG0_VBUF_LEN_SHFT                                                    0x0

#define HWIO_DEMBACK_NN_RDRm_CFG1_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00041034 + 0xC * (m))
#define HWIO_DEMBACK_NN_RDRm_CFG1_RMSK                                                          0x1fff
#define HWIO_DEMBACK_NN_RDRm_CFG1_MAXm                                                               1
#define HWIO_DEMBACK_NN_RDRm_CFG1_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_CFG1_ADDR(m), HWIO_DEMBACK_NN_RDRm_CFG1_RMSK)
#define HWIO_DEMBACK_NN_RDRm_CFG1_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_CFG1_ADDR(m), mask)
#define HWIO_DEMBACK_NN_RDRm_CFG1_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_NN_RDRm_CFG1_ADDR(m),val)
#define HWIO_DEMBACK_NN_RDRm_CFG1_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDRm_CFG1_ADDR(m),mask,val,HWIO_DEMBACK_NN_RDRm_CFG1_INI(m))
#define HWIO_DEMBACK_NN_RDRm_CFG1_START_LINE_BMSK                                               0x1fff
#define HWIO_DEMBACK_NN_RDRm_CFG1_START_LINE_SHFT                                                  0x0

#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_ADDR(m)                                               (MODEM_TOP_REG_BASE      + 0x00041038 + 0xC * (m))
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_RMSK                                                         0x7
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_MAXm                                                           1
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_XFER_CTL_ADDR(m), HWIO_DEMBACK_NN_RDRm_XFER_CTL_RMSK)
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_NN_RDRm_XFER_CTL_ADDR(m), mask)
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_NN_RDRm_XFER_CTL_ADDR(m),val)
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDRm_XFER_CTL_ADDR(m),mask,val,HWIO_DEMBACK_NN_RDRm_XFER_CTL_INI(m))
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_XFER_EN_BMSK                                                 0x4
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_XFER_EN_SHFT                                                 0x2
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_DATA_MODE_BMSK                                               0x3
#define HWIO_DEMBACK_NN_RDRm_XFER_CTL_DATA_MODE_SHFT                                               0x0

#define HWIO_DEMBACK_NN_RDR2_CFG0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00041048)
#define HWIO_DEMBACK_NN_RDR2_CFG0_RMSK                                                       0x7ffffff
#define HWIO_DEMBACK_NN_RDR2_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_CFG0_ADDR, HWIO_DEMBACK_NN_RDR2_CFG0_RMSK)
#define HWIO_DEMBACK_NN_RDR2_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_CFG0_ADDR, m)
#define HWIO_DEMBACK_NN_RDR2_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR2_CFG0_ADDR,v)
#define HWIO_DEMBACK_NN_RDR2_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR2_CFG0_ADDR,m,v,HWIO_DEMBACK_NN_RDR2_CFG0_IN)
#define HWIO_DEMBACK_NN_RDR2_CFG0_Q_SIZE_BMSK                                                0x6000000
#define HWIO_DEMBACK_NN_RDR2_CFG0_Q_SIZE_SHFT                                                     0x19
#define HWIO_DEMBACK_NN_RDR2_CFG0_INIT_BANK_BMSK                                             0x1c00000
#define HWIO_DEMBACK_NN_RDR2_CFG0_INIT_BANK_SHFT                                                  0x16
#define HWIO_DEMBACK_NN_RDR2_CFG0_MAX_BANK_BMSK                                               0x380000
#define HWIO_DEMBACK_NN_RDR2_CFG0_MAX_BANK_SHFT                                                   0x13
#define HWIO_DEMBACK_NN_RDR2_CFG0_MIN_BANK_BMSK                                                0x70000
#define HWIO_DEMBACK_NN_RDR2_CFG0_MIN_BANK_SHFT                                                   0x10
#define HWIO_DEMBACK_NN_RDR2_CFG0_VBUF_LEN_BMSK                                                 0xffff
#define HWIO_DEMBACK_NN_RDR2_CFG0_VBUF_LEN_SHFT                                                    0x0

#define HWIO_DEMBACK_NN_RDR2_CFG1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004104c)
#define HWIO_DEMBACK_NN_RDR2_CFG1_RMSK                                                          0x1fff
#define HWIO_DEMBACK_NN_RDR2_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_CFG1_ADDR, HWIO_DEMBACK_NN_RDR2_CFG1_RMSK)
#define HWIO_DEMBACK_NN_RDR2_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_CFG1_ADDR, m)
#define HWIO_DEMBACK_NN_RDR2_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR2_CFG1_ADDR,v)
#define HWIO_DEMBACK_NN_RDR2_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR2_CFG1_ADDR,m,v,HWIO_DEMBACK_NN_RDR2_CFG1_IN)
#define HWIO_DEMBACK_NN_RDR2_CFG1_START_LINE_BMSK                                               0x1fff
#define HWIO_DEMBACK_NN_RDR2_CFG1_START_LINE_SHFT                                                  0x0

#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00041050)
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_RMSK                                                         0x1
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_XFER_CTL_ADDR, HWIO_DEMBACK_NN_RDR2_XFER_CTL_RMSK)
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR2_XFER_CTL_ADDR, m)
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR2_XFER_CTL_ADDR,v)
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR2_XFER_CTL_ADDR,m,v,HWIO_DEMBACK_NN_RDR2_XFER_CTL_IN)
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_XFER_EN_BMSK                                                 0x1
#define HWIO_DEMBACK_NN_RDR2_XFER_CTL_XFER_EN_SHFT                                                 0x0

#define HWIO_DEMBACK_NN_RDR3_CFG0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00041054)
#define HWIO_DEMBACK_NN_RDR3_CFG0_RMSK                                                       0xfffffff
#define HWIO_DEMBACK_NN_RDR3_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_CFG0_ADDR, HWIO_DEMBACK_NN_RDR3_CFG0_RMSK)
#define HWIO_DEMBACK_NN_RDR3_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_CFG0_ADDR, m)
#define HWIO_DEMBACK_NN_RDR3_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR3_CFG0_ADDR,v)
#define HWIO_DEMBACK_NN_RDR3_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR3_CFG0_ADDR,m,v,HWIO_DEMBACK_NN_RDR3_CFG0_IN)
#define HWIO_DEMBACK_NN_RDR3_CFG0_Q_SIZE_BMSK                                                0x8000000
#define HWIO_DEMBACK_NN_RDR3_CFG0_Q_SIZE_SHFT                                                     0x1b
#define HWIO_DEMBACK_NN_RDR3_CFG0_INIT_BANK_BMSK                                             0x7000000
#define HWIO_DEMBACK_NN_RDR3_CFG0_INIT_BANK_SHFT                                                  0x18
#define HWIO_DEMBACK_NN_RDR3_CFG0_MAX_BANK_BMSK                                               0xe00000
#define HWIO_DEMBACK_NN_RDR3_CFG0_MAX_BANK_SHFT                                                   0x15
#define HWIO_DEMBACK_NN_RDR3_CFG0_MIN_BANK_BMSK                                               0x1c0000
#define HWIO_DEMBACK_NN_RDR3_CFG0_MIN_BANK_SHFT                                                   0x12
#define HWIO_DEMBACK_NN_RDR3_CFG0_VBUF_LEN_BMSK                                                0x3ffff
#define HWIO_DEMBACK_NN_RDR3_CFG0_VBUF_LEN_SHFT                                                    0x0

#define HWIO_DEMBACK_NN_RDR3_CFG1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00041058)
#define HWIO_DEMBACK_NN_RDR3_CFG1_RMSK                                                          0x1fff
#define HWIO_DEMBACK_NN_RDR3_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_CFG1_ADDR, HWIO_DEMBACK_NN_RDR3_CFG1_RMSK)
#define HWIO_DEMBACK_NN_RDR3_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_CFG1_ADDR, m)
#define HWIO_DEMBACK_NN_RDR3_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR3_CFG1_ADDR,v)
#define HWIO_DEMBACK_NN_RDR3_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR3_CFG1_ADDR,m,v,HWIO_DEMBACK_NN_RDR3_CFG1_IN)
#define HWIO_DEMBACK_NN_RDR3_CFG1_START_LINE_BMSK                                               0x1fff
#define HWIO_DEMBACK_NN_RDR3_CFG1_START_LINE_SHFT                                                  0x0

#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004105c)
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_RMSK                                                         0x7
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_XFER_CTL_ADDR, HWIO_DEMBACK_NN_RDR3_XFER_CTL_RMSK)
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_NN_RDR3_XFER_CTL_ADDR, m)
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_NN_RDR3_XFER_CTL_ADDR,v)
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_NN_RDR3_XFER_CTL_ADDR,m,v,HWIO_DEMBACK_NN_RDR3_XFER_CTL_IN)
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_XFER_EN_BMSK                                                 0x4
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_XFER_EN_SHFT                                                 0x2
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_DATA_MODE_BMSK                                               0x3
#define HWIO_DEMBACK_NN_RDR3_XFER_CTL_DATA_MODE_SHFT                                               0x0

#define HWIO_DEMBACK_WRTRm_CFG0_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x00041060 + 0xC * (m))
#define HWIO_DEMBACK_WRTRm_CFG0_RMSK                                                         0x3ffffff
#define HWIO_DEMBACK_WRTRm_CFG0_MAXm                                                                 1
#define HWIO_DEMBACK_WRTRm_CFG0_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_WRTRm_CFG0_ADDR(m), HWIO_DEMBACK_WRTRm_CFG0_RMSK)
#define HWIO_DEMBACK_WRTRm_CFG0_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_WRTRm_CFG0_ADDR(m), mask)
#define HWIO_DEMBACK_WRTRm_CFG0_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_WRTRm_CFG0_ADDR(m),val)
#define HWIO_DEMBACK_WRTRm_CFG0_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTRm_CFG0_ADDR(m),mask,val,HWIO_DEMBACK_WRTRm_CFG0_INI(m))
#define HWIO_DEMBACK_WRTRm_CFG0_Q_SIZE_BMSK                                                  0x2000000
#define HWIO_DEMBACK_WRTRm_CFG0_Q_SIZE_SHFT                                                       0x19
#define HWIO_DEMBACK_WRTRm_CFG0_INIT_BANK_BMSK                                               0x1c00000
#define HWIO_DEMBACK_WRTRm_CFG0_INIT_BANK_SHFT                                                    0x16
#define HWIO_DEMBACK_WRTRm_CFG0_MAX_BANK_BMSK                                                 0x380000
#define HWIO_DEMBACK_WRTRm_CFG0_MAX_BANK_SHFT                                                     0x13
#define HWIO_DEMBACK_WRTRm_CFG0_MIN_BANK_BMSK                                                  0x70000
#define HWIO_DEMBACK_WRTRm_CFG0_MIN_BANK_SHFT                                                     0x10
#define HWIO_DEMBACK_WRTRm_CFG0_VBUF_LEN_BMSK                                                   0xffff
#define HWIO_DEMBACK_WRTRm_CFG0_VBUF_LEN_SHFT                                                      0x0

#define HWIO_DEMBACK_WRTRm_CFG1_ADDR(m)                                                     (MODEM_TOP_REG_BASE      + 0x00041064 + 0xC * (m))
#define HWIO_DEMBACK_WRTRm_CFG1_RMSK                                                            0x1fff
#define HWIO_DEMBACK_WRTRm_CFG1_MAXm                                                                 1
#define HWIO_DEMBACK_WRTRm_CFG1_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_WRTRm_CFG1_ADDR(m), HWIO_DEMBACK_WRTRm_CFG1_RMSK)
#define HWIO_DEMBACK_WRTRm_CFG1_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_WRTRm_CFG1_ADDR(m), mask)
#define HWIO_DEMBACK_WRTRm_CFG1_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_WRTRm_CFG1_ADDR(m),val)
#define HWIO_DEMBACK_WRTRm_CFG1_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTRm_CFG1_ADDR(m),mask,val,HWIO_DEMBACK_WRTRm_CFG1_INI(m))
#define HWIO_DEMBACK_WRTRm_CFG1_START_LINE_BMSK                                                 0x1fff
#define HWIO_DEMBACK_WRTRm_CFG1_START_LINE_SHFT                                                    0x0

#define HWIO_DEMBACK_WRTRm_XFER_CTL_ADDR(m)                                                 (MODEM_TOP_REG_BASE      + 0x00041068 + 0xC * (m))
#define HWIO_DEMBACK_WRTRm_XFER_CTL_RMSK                                                           0x7
#define HWIO_DEMBACK_WRTRm_XFER_CTL_MAXm                                                             1
#define HWIO_DEMBACK_WRTRm_XFER_CTL_INI(m)        \
        in_dword_masked(HWIO_DEMBACK_WRTRm_XFER_CTL_ADDR(m), HWIO_DEMBACK_WRTRm_XFER_CTL_RMSK)
#define HWIO_DEMBACK_WRTRm_XFER_CTL_INMI(m,mask)    \
        in_dword_masked(HWIO_DEMBACK_WRTRm_XFER_CTL_ADDR(m), mask)
#define HWIO_DEMBACK_WRTRm_XFER_CTL_OUTI(m,val)    \
        out_dword(HWIO_DEMBACK_WRTRm_XFER_CTL_ADDR(m),val)
#define HWIO_DEMBACK_WRTRm_XFER_CTL_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTRm_XFER_CTL_ADDR(m),mask,val,HWIO_DEMBACK_WRTRm_XFER_CTL_INI(m))
#define HWIO_DEMBACK_WRTRm_XFER_CTL_XFER_EN_BMSK                                                   0x4
#define HWIO_DEMBACK_WRTRm_XFER_CTL_XFER_EN_SHFT                                                   0x2
#define HWIO_DEMBACK_WRTRm_XFER_CTL_DATA_MODE_BMSK                                                 0x3
#define HWIO_DEMBACK_WRTRm_XFER_CTL_DATA_MODE_SHFT                                                 0x0

#define HWIO_DEMBACK_WRTR2_CFG0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00041078)
#define HWIO_DEMBACK_WRTR2_CFG0_RMSK                                                         0x3ffffff
#define HWIO_DEMBACK_WRTR2_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR2_CFG0_ADDR, HWIO_DEMBACK_WRTR2_CFG0_RMSK)
#define HWIO_DEMBACK_WRTR2_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR2_CFG0_ADDR, m)
#define HWIO_DEMBACK_WRTR2_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR2_CFG0_ADDR,v)
#define HWIO_DEMBACK_WRTR2_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR2_CFG0_ADDR,m,v,HWIO_DEMBACK_WRTR2_CFG0_IN)
#define HWIO_DEMBACK_WRTR2_CFG0_Q_SIZE_BMSK                                                  0x2000000
#define HWIO_DEMBACK_WRTR2_CFG0_Q_SIZE_SHFT                                                       0x19
#define HWIO_DEMBACK_WRTR2_CFG0_INIT_BANK_BMSK                                               0x1c00000
#define HWIO_DEMBACK_WRTR2_CFG0_INIT_BANK_SHFT                                                    0x16
#define HWIO_DEMBACK_WRTR2_CFG0_MAX_BANK_BMSK                                                 0x380000
#define HWIO_DEMBACK_WRTR2_CFG0_MAX_BANK_SHFT                                                     0x13
#define HWIO_DEMBACK_WRTR2_CFG0_MIN_BANK_BMSK                                                  0x70000
#define HWIO_DEMBACK_WRTR2_CFG0_MIN_BANK_SHFT                                                     0x10
#define HWIO_DEMBACK_WRTR2_CFG0_VBUF_LEN_BMSK                                                   0xffff
#define HWIO_DEMBACK_WRTR2_CFG0_VBUF_LEN_SHFT                                                      0x0

#define HWIO_DEMBACK_WRTR2_CFG1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0004107c)
#define HWIO_DEMBACK_WRTR2_CFG1_RMSK                                                            0x1fff
#define HWIO_DEMBACK_WRTR2_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR2_CFG1_ADDR, HWIO_DEMBACK_WRTR2_CFG1_RMSK)
#define HWIO_DEMBACK_WRTR2_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR2_CFG1_ADDR, m)
#define HWIO_DEMBACK_WRTR2_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR2_CFG1_ADDR,v)
#define HWIO_DEMBACK_WRTR2_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR2_CFG1_ADDR,m,v,HWIO_DEMBACK_WRTR2_CFG1_IN)
#define HWIO_DEMBACK_WRTR2_CFG1_START_LINE_BMSK                                                 0x1fff
#define HWIO_DEMBACK_WRTR2_CFG1_START_LINE_SHFT                                                    0x0

#define HWIO_DEMBACK_WRTR2_XFER_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00041080)
#define HWIO_DEMBACK_WRTR2_XFER_CTL_RMSK                                                           0x1
#define HWIO_DEMBACK_WRTR2_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR2_XFER_CTL_ADDR, HWIO_DEMBACK_WRTR2_XFER_CTL_RMSK)
#define HWIO_DEMBACK_WRTR2_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR2_XFER_CTL_ADDR, m)
#define HWIO_DEMBACK_WRTR2_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR2_XFER_CTL_ADDR,v)
#define HWIO_DEMBACK_WRTR2_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR2_XFER_CTL_ADDR,m,v,HWIO_DEMBACK_WRTR2_XFER_CTL_IN)
#define HWIO_DEMBACK_WRTR2_XFER_CTL_XFER_EN_BMSK                                                   0x1
#define HWIO_DEMBACK_WRTR2_XFER_CTL_XFER_EN_SHFT                                                   0x0

#define HWIO_DEMBACK_WRTR3_CFG0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00041084)
#define HWIO_DEMBACK_WRTR3_CFG0_RMSK                                                         0x1ffffff
#define HWIO_DEMBACK_WRTR3_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR3_CFG0_ADDR, HWIO_DEMBACK_WRTR3_CFG0_RMSK)
#define HWIO_DEMBACK_WRTR3_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR3_CFG0_ADDR, m)
#define HWIO_DEMBACK_WRTR3_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR3_CFG0_ADDR,v)
#define HWIO_DEMBACK_WRTR3_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR3_CFG0_ADDR,m,v,HWIO_DEMBACK_WRTR3_CFG0_IN)
#define HWIO_DEMBACK_WRTR3_CFG0_INIT_BANK_BMSK                                               0x1c00000
#define HWIO_DEMBACK_WRTR3_CFG0_INIT_BANK_SHFT                                                    0x16
#define HWIO_DEMBACK_WRTR3_CFG0_MAX_BANK_BMSK                                                 0x380000
#define HWIO_DEMBACK_WRTR3_CFG0_MAX_BANK_SHFT                                                     0x13
#define HWIO_DEMBACK_WRTR3_CFG0_MIN_BANK_BMSK                                                  0x70000
#define HWIO_DEMBACK_WRTR3_CFG0_MIN_BANK_SHFT                                                     0x10
#define HWIO_DEMBACK_WRTR3_CFG0_VBUF_LEN_BMSK                                                   0xffff
#define HWIO_DEMBACK_WRTR3_CFG0_VBUF_LEN_SHFT                                                      0x0

#define HWIO_DEMBACK_WRTR3_CFG1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00041088)
#define HWIO_DEMBACK_WRTR3_CFG1_RMSK                                                            0x1fff
#define HWIO_DEMBACK_WRTR3_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR3_CFG1_ADDR, HWIO_DEMBACK_WRTR3_CFG1_RMSK)
#define HWIO_DEMBACK_WRTR3_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR3_CFG1_ADDR, m)
#define HWIO_DEMBACK_WRTR3_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR3_CFG1_ADDR,v)
#define HWIO_DEMBACK_WRTR3_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR3_CFG1_ADDR,m,v,HWIO_DEMBACK_WRTR3_CFG1_IN)
#define HWIO_DEMBACK_WRTR3_CFG1_START_LINE_BMSK                                                 0x1fff
#define HWIO_DEMBACK_WRTR3_CFG1_START_LINE_SHFT                                                    0x0

#define HWIO_DEMBACK_WRTR3_XFER_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0004108c)
#define HWIO_DEMBACK_WRTR3_XFER_CTL_RMSK                                                           0x1
#define HWIO_DEMBACK_WRTR3_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_WRTR3_XFER_CTL_ADDR, HWIO_DEMBACK_WRTR3_XFER_CTL_RMSK)
#define HWIO_DEMBACK_WRTR3_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_WRTR3_XFER_CTL_ADDR, m)
#define HWIO_DEMBACK_WRTR3_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_WRTR3_XFER_CTL_ADDR,v)
#define HWIO_DEMBACK_WRTR3_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_WRTR3_XFER_CTL_ADDR,m,v,HWIO_DEMBACK_WRTR3_XFER_CTL_IN)
#define HWIO_DEMBACK_WRTR3_XFER_CTL_XFER_EN_BMSK                                                   0x1
#define HWIO_DEMBACK_WRTR3_XFER_CTL_XFER_EN_SHFT                                                   0x0

#define HWIO_DEMBACK_BRDG_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00041090)
#define HWIO_DEMBACK_BRDG_CTL_RMSK                                                                 0x3
#define HWIO_DEMBACK_BRDG_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_BRDG_CTL_ADDR, HWIO_DEMBACK_BRDG_CTL_RMSK)
#define HWIO_DEMBACK_BRDG_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BRDG_CTL_ADDR, m)
#define HWIO_DEMBACK_BRDG_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_BRDG_CTL_ADDR,v)
#define HWIO_DEMBACK_BRDG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_BRDG_CTL_ADDR,m,v,HWIO_DEMBACK_BRDG_CTL_IN)
#define HWIO_DEMBACK_BRDG_CTL_DIS_CGC_ON_XFER_EN_BMSK                                              0x2
#define HWIO_DEMBACK_BRDG_CTL_DIS_CGC_ON_XFER_EN_SHFT                                              0x1
#define HWIO_DEMBACK_BRDG_CTL_EN_DONE_EVENT_BMSK                                                   0x1
#define HWIO_DEMBACK_BRDG_CTL_EN_DONE_EVENT_SHFT                                                   0x0

#define HWIO_DEMBACK_BRDG_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00041094)
#define HWIO_DEMBACK_BRDG_STATUS_RMSK                                                            0xfff
#define HWIO_DEMBACK_BRDG_STATUS_IN          \
        in_dword_masked(HWIO_DEMBACK_BRDG_STATUS_ADDR, HWIO_DEMBACK_BRDG_STATUS_RMSK)
#define HWIO_DEMBACK_BRDG_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BRDG_STATUS_ADDR, m)
#define HWIO_DEMBACK_BRDG_STATUS_BRDG_STATUS_BMSK                                                0xfff
#define HWIO_DEMBACK_BRDG_STATUS_BRDG_STATUS_SHFT                                                  0x0

#define HWIO_DEMBACK_BRDG_CLEAR_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00041098)
#define HWIO_DEMBACK_BRDG_CLEAR_RMSK                                                             0xfff
#define HWIO_DEMBACK_BRDG_CLEAR_IN          \
        in_dword_masked(HWIO_DEMBACK_BRDG_CLEAR_ADDR, HWIO_DEMBACK_BRDG_CLEAR_RMSK)
#define HWIO_DEMBACK_BRDG_CLEAR_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BRDG_CLEAR_ADDR, m)
#define HWIO_DEMBACK_BRDG_CLEAR_OUT(v)      \
        out_dword(HWIO_DEMBACK_BRDG_CLEAR_ADDR,v)
#define HWIO_DEMBACK_BRDG_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_BRDG_CLEAR_ADDR,m,v,HWIO_DEMBACK_BRDG_CLEAR_IN)
#define HWIO_DEMBACK_BRDG_CLEAR_CLEAR_BMSK                                                       0xfff
#define HWIO_DEMBACK_BRDG_CLEAR_CLEAR_SHFT                                                         0x0

#define HWIO_DEMBACK_DBG_CFG0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004109c)
#define HWIO_DEMBACK_DBG_CFG0_RMSK                                                           0x1ffffff
#define HWIO_DEMBACK_DBG_CFG0_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_CFG0_ADDR, HWIO_DEMBACK_DBG_CFG0_RMSK)
#define HWIO_DEMBACK_DBG_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_CFG0_ADDR, m)
#define HWIO_DEMBACK_DBG_CFG0_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_CFG0_ADDR,v)
#define HWIO_DEMBACK_DBG_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_CFG0_ADDR,m,v,HWIO_DEMBACK_DBG_CFG0_IN)
#define HWIO_DEMBACK_DBG_CFG0_INIT_BANK_BMSK                                                 0x1c00000
#define HWIO_DEMBACK_DBG_CFG0_INIT_BANK_SHFT                                                      0x16
#define HWIO_DEMBACK_DBG_CFG0_MAX_BANK_BMSK                                                   0x380000
#define HWIO_DEMBACK_DBG_CFG0_MAX_BANK_SHFT                                                       0x13
#define HWIO_DEMBACK_DBG_CFG0_MIN_BANK_BMSK                                                    0x70000
#define HWIO_DEMBACK_DBG_CFG0_MIN_BANK_SHFT                                                       0x10
#define HWIO_DEMBACK_DBG_CFG0_VBUF_LEN_BMSK                                                     0xffff
#define HWIO_DEMBACK_DBG_CFG0_VBUF_LEN_SHFT                                                        0x0

#define HWIO_DEMBACK_DBG_CFG1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000410a0)
#define HWIO_DEMBACK_DBG_CFG1_RMSK                                                              0x1fff
#define HWIO_DEMBACK_DBG_CFG1_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_CFG1_ADDR, HWIO_DEMBACK_DBG_CFG1_RMSK)
#define HWIO_DEMBACK_DBG_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_CFG1_ADDR, m)
#define HWIO_DEMBACK_DBG_CFG1_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_CFG1_ADDR,v)
#define HWIO_DEMBACK_DBG_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_CFG1_ADDR,m,v,HWIO_DEMBACK_DBG_CFG1_IN)
#define HWIO_DEMBACK_DBG_CFG1_START_LINE_BMSK                                                   0x1fff
#define HWIO_DEMBACK_DBG_CFG1_START_LINE_SHFT                                                      0x0

#define HWIO_DEMBACK_DBG_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000410a4)
#define HWIO_DEMBACK_DBG_CTL_RMSK                                                            0xfffff7f
#define HWIO_DEMBACK_DBG_CTL_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_CTL_ADDR, HWIO_DEMBACK_DBG_CTL_RMSK)
#define HWIO_DEMBACK_DBG_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_CTL_ADDR, m)
#define HWIO_DEMBACK_DBG_CTL_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_CTL_ADDR,v)
#define HWIO_DEMBACK_DBG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_CTL_ADDR,m,v,HWIO_DEMBACK_DBG_CTL_IN)
#define HWIO_DEMBACK_DBG_CTL_DELIMITER_PATTERN_BMSK                                          0xfffff00
#define HWIO_DEMBACK_DBG_CTL_DELIMITER_PATTERN_SHFT                                                0x8
#define HWIO_DEMBACK_DBG_CTL_MUX_SEL_BMSK                                                         0x70
#define HWIO_DEMBACK_DBG_CTL_MUX_SEL_SHFT                                                          0x4
#define HWIO_DEMBACK_DBG_CTL_LOG_ALL_CYCLES_EN_BMSK                                                0x8
#define HWIO_DEMBACK_DBG_CTL_LOG_ALL_CYCLES_EN_SHFT                                                0x3
#define HWIO_DEMBACK_DBG_CTL_TRIGGER_LOGIC_EN_BMSK                                                 0x4
#define HWIO_DEMBACK_DBG_CTL_TRIGGER_LOGIC_EN_SHFT                                                 0x2
#define HWIO_DEMBACK_DBG_CTL_TRIGGER_SEQUENCE_EN_BMSK                                              0x2
#define HWIO_DEMBACK_DBG_CTL_TRIGGER_SEQUENCE_EN_SHFT                                              0x1
#define HWIO_DEMBACK_DBG_CTL_TRACE_EN_BMSK                                                         0x1
#define HWIO_DEMBACK_DBG_CTL_TRACE_EN_SHFT                                                         0x0

#define HWIO_DEMBACK_DBG_MATCH_MASK0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000410a8)
#define HWIO_DEMBACK_DBG_MATCH_MASK0_RMSK                                                   0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_MASK0_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_MASK0_ADDR, HWIO_DEMBACK_DBG_MATCH_MASK0_RMSK)
#define HWIO_DEMBACK_DBG_MATCH_MASK0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_MASK0_ADDR, m)
#define HWIO_DEMBACK_DBG_MATCH_MASK0_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_MATCH_MASK0_ADDR,v)
#define HWIO_DEMBACK_DBG_MATCH_MASK0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_MATCH_MASK0_ADDR,m,v,HWIO_DEMBACK_DBG_MATCH_MASK0_IN)
#define HWIO_DEMBACK_DBG_MATCH_MASK0_MATCH_MASK0_BMSK                                       0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_MASK0_MATCH_MASK0_SHFT                                              0x0

#define HWIO_DEMBACK_DBG_MATCH_MASK1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000410ac)
#define HWIO_DEMBACK_DBG_MATCH_MASK1_RMSK                                                   0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_MASK1_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_MASK1_ADDR, HWIO_DEMBACK_DBG_MATCH_MASK1_RMSK)
#define HWIO_DEMBACK_DBG_MATCH_MASK1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_MASK1_ADDR, m)
#define HWIO_DEMBACK_DBG_MATCH_MASK1_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_MATCH_MASK1_ADDR,v)
#define HWIO_DEMBACK_DBG_MATCH_MASK1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_MATCH_MASK1_ADDR,m,v,HWIO_DEMBACK_DBG_MATCH_MASK1_IN)
#define HWIO_DEMBACK_DBG_MATCH_MASK1_MATCH_MASK1_BMSK                                       0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_MASK1_MATCH_MASK1_SHFT                                              0x0

#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000410b0)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_RMSK                                                0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_PATTERN0_ADDR, HWIO_DEMBACK_DBG_MATCH_PATTERN0_RMSK)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_PATTERN0_ADDR, m)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_MATCH_PATTERN0_ADDR,v)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_MATCH_PATTERN0_ADDR,m,v,HWIO_DEMBACK_DBG_MATCH_PATTERN0_IN)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_MATCH_PATTERN0_BMSK                                 0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_PATTERN0_MATCH_PATTERN0_SHFT                                        0x0

#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000410b4)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_RMSK                                                0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_PATTERN1_ADDR, HWIO_DEMBACK_DBG_MATCH_PATTERN1_RMSK)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_MATCH_PATTERN1_ADDR, m)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_MATCH_PATTERN1_ADDR,v)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_MATCH_PATTERN1_ADDR,m,v,HWIO_DEMBACK_DBG_MATCH_PATTERN1_IN)
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_MATCH_PATTERN1_BMSK                                 0xffffffff
#define HWIO_DEMBACK_DBG_MATCH_PATTERN1_MATCH_PATTERN1_SHFT                                        0x0

#define HWIO_DEMBACK_DBG_TRACE_LEN_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000410b8)
#define HWIO_DEMBACK_DBG_TRACE_LEN_RMSK                                                         0xffff
#define HWIO_DEMBACK_DBG_TRACE_LEN_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_TRACE_LEN_ADDR, HWIO_DEMBACK_DBG_TRACE_LEN_RMSK)
#define HWIO_DEMBACK_DBG_TRACE_LEN_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_TRACE_LEN_ADDR, m)
#define HWIO_DEMBACK_DBG_TRACE_LEN_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_TRACE_LEN_ADDR,v)
#define HWIO_DEMBACK_DBG_TRACE_LEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_TRACE_LEN_ADDR,m,v,HWIO_DEMBACK_DBG_TRACE_LEN_IN)
#define HWIO_DEMBACK_DBG_TRACE_LEN_TRACE_LEN_BMSK                                               0xffff
#define HWIO_DEMBACK_DBG_TRACE_LEN_TRACE_LEN_SHFT                                                  0x0

#define HWIO_DEMBACK_DBG_WINDOW_LEN_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000410bc)
#define HWIO_DEMBACK_DBG_WINDOW_LEN_RMSK                                                           0xf
#define HWIO_DEMBACK_DBG_WINDOW_LEN_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_WINDOW_LEN_ADDR, HWIO_DEMBACK_DBG_WINDOW_LEN_RMSK)
#define HWIO_DEMBACK_DBG_WINDOW_LEN_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_WINDOW_LEN_ADDR, m)
#define HWIO_DEMBACK_DBG_WINDOW_LEN_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_WINDOW_LEN_ADDR,v)
#define HWIO_DEMBACK_DBG_WINDOW_LEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_WINDOW_LEN_ADDR,m,v,HWIO_DEMBACK_DBG_WINDOW_LEN_IN)
#define HWIO_DEMBACK_DBG_WINDOW_LEN_WINDOW_LEN_BMSK                                                0xf
#define HWIO_DEMBACK_DBG_WINDOW_LEN_WINDOW_LEN_SHFT                                                0x0

#define HWIO_DEMBACK_DBG_TRIGGER_LEN_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000410c0)
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_RMSK                                                         0xff
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_IN          \
        in_dword_masked(HWIO_DEMBACK_DBG_TRIGGER_LEN_ADDR, HWIO_DEMBACK_DBG_TRIGGER_LEN_RMSK)
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_DBG_TRIGGER_LEN_ADDR, m)
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_OUT(v)      \
        out_dword(HWIO_DEMBACK_DBG_TRIGGER_LEN_ADDR,v)
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_DBG_TRIGGER_LEN_ADDR,m,v,HWIO_DEMBACK_DBG_TRIGGER_LEN_IN)
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_TRIGGER_LEN_BMSK                                             0xff
#define HWIO_DEMBACK_DBG_TRIGGER_LEN_TRIGGER_LEN_SHFT                                              0x0

#define HWIO_LTE_DBE_PHICH_STATUS_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00042000)
#define HWIO_LTE_DBE_PHICH_STATUS_RMSK                                                        0x3f003f
#define HWIO_LTE_DBE_PHICH_STATUS_IN          \
        in_dword_masked(HWIO_LTE_DBE_PHICH_STATUS_ADDR, HWIO_LTE_DBE_PHICH_STATUS_RMSK)
#define HWIO_LTE_DBE_PHICH_STATUS_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PHICH_STATUS_ADDR, m)
#define HWIO_LTE_DBE_PHICH_STATUS_LLR_VALUE_PHICH_2_BMSK                                      0x3f0000
#define HWIO_LTE_DBE_PHICH_STATUS_LLR_VALUE_PHICH_2_SHFT                                          0x10
#define HWIO_LTE_DBE_PHICH_STATUS_LLR_VALUE_PHICH_1_BMSK                                          0x3f
#define HWIO_LTE_DBE_PHICH_STATUS_LLR_VALUE_PHICH_1_SHFT                                           0x0

#define HWIO_LTE_DBE_PCFICH_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00042004)
#define HWIO_LTE_DBE_PCFICH_STATUS_RMSK                                                     0xff3f3f3f
#define HWIO_LTE_DBE_PCFICH_STATUS_IN          \
        in_dword_masked(HWIO_LTE_DBE_PCFICH_STATUS_ADDR, HWIO_LTE_DBE_PCFICH_STATUS_RMSK)
#define HWIO_LTE_DBE_PCFICH_STATUS_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PCFICH_STATUS_ADDR, m)
#define HWIO_LTE_DBE_PCFICH_STATUS_CFI_DETECTED_BMSK                                        0xc0000000
#define HWIO_LTE_DBE_PCFICH_STATUS_CFI_DETECTED_SHFT                                              0x1e
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI_RSVD_BMSK                                        0x3f000000
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI_RSVD_SHFT                                              0x18
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI3_BMSK                                              0x3f0000
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI3_SHFT                                                  0x10
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI2_BMSK                                                0x3f00
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI2_SHFT                                                   0x8
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI1_BMSK                                                  0x3f
#define HWIO_LTE_DBE_PCFICH_STATUS_LLR_CFI1_SHFT                                                   0x0

#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00042008)
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_RMSK                                          0x7fffffff
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_IN          \
        in_dword_masked(HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_ADDR, HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_RMSK)
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_ADDR, m)
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_OUT(v)      \
        out_dword(HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_ADDR,v)
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_ADDR,m,v,HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_IN)
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_FF_X1_SEED_BMSK                               0x7fffffff
#define HWIO_LTE_DBE_SCRAMBLE_SEED_FF_X1_SEED_FF_X1_SEED_SHFT                                      0x0

#define HWIO_LTE_DBE_TESTBUS_ENABLE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0004200c)
#define HWIO_LTE_DBE_TESTBUS_ENABLE_RMSK                                                    0xffffffff
#define HWIO_LTE_DBE_TESTBUS_ENABLE_IN          \
        in_dword_masked(HWIO_LTE_DBE_TESTBUS_ENABLE_ADDR, HWIO_LTE_DBE_TESTBUS_ENABLE_RMSK)
#define HWIO_LTE_DBE_TESTBUS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_TESTBUS_ENABLE_ADDR, m)
#define HWIO_LTE_DBE_TESTBUS_ENABLE_OUT(v)      \
        out_dword(HWIO_LTE_DBE_TESTBUS_ENABLE_ADDR,v)
#define HWIO_LTE_DBE_TESTBUS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DBE_TESTBUS_ENABLE_ADDR,m,v,HWIO_LTE_DBE_TESTBUS_ENABLE_IN)
#define HWIO_LTE_DBE_TESTBUS_ENABLE_FRAME_IDX_VALUE_BMSK                                    0xffc00000
#define HWIO_LTE_DBE_TESTBUS_ENABLE_FRAME_IDX_VALUE_SHFT                                          0x16
#define HWIO_LTE_DBE_TESTBUS_ENABLE_SUBF_IDX_VALUE_BMSK                                       0x3c0000
#define HWIO_LTE_DBE_TESTBUS_ENABLE_SUBF_IDX_VALUE_SHFT                                           0x12
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TB_IDX_VALUE_BMSK                                          0x3c000
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TB_IDX_VALUE_SHFT                                              0xe
#define HWIO_LTE_DBE_TESTBUS_ENABLE_CB_IDX_VALUE_BMSK                                           0x3c00
#define HWIO_LTE_DBE_TESTBUS_ENABLE_CB_IDX_VALUE_SHFT                                              0xa
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_SW_DBG_TAG_BMSK                                          0x200
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_SW_DBG_TAG_SHFT                                            0x9
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_FRAME_IDX_BMSK                                           0x100
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_FRAME_IDX_SHFT                                             0x8
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_SUBF_IDX_BMSK                                             0x80
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_SUBF_IDX_SHFT                                              0x7
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_TB_IDX_BMSK                                               0x40
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_TB_IDX_SHFT                                                0x6
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_CB_IDX_BMSK                                               0x20
#define HWIO_LTE_DBE_TESTBUS_ENABLE_USE_CB_IDX_SHFT                                                0x5
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TESTBUS_SEL_BMSK                                              0x1e
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TESTBUS_SEL_SHFT                                               0x1
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TESTBUS_EN_BMSK                                                0x1
#define HWIO_LTE_DBE_TESTBUS_ENABLE_TESTBUS_EN_SHFT                                                0x0

#define HWIO_LTE_DBE_TESTBUS_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00042010)
#define HWIO_LTE_DBE_TESTBUS_STATUS_RMSK                                                    0xffffffff
#define HWIO_LTE_DBE_TESTBUS_STATUS_IN          \
        in_dword_masked(HWIO_LTE_DBE_TESTBUS_STATUS_ADDR, HWIO_LTE_DBE_TESTBUS_STATUS_RMSK)
#define HWIO_LTE_DBE_TESTBUS_STATUS_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_TESTBUS_STATUS_ADDR, m)
#define HWIO_LTE_DBE_TESTBUS_STATUS_TESTBUS_DATA_BMSK                                       0xffffffff
#define HWIO_LTE_DBE_TESTBUS_STATUS_TESTBUS_DATA_SHFT                                              0x0

#define HWIO_LTE_DBE_PBCH_CMD_COUNT_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00042014)
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_RMSK                                                    0xffffffff
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PBCH_CMD_COUNT_ADDR, HWIO_LTE_DBE_PBCH_CMD_COUNT_RMSK)
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PBCH_CMD_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_DEINT_COUNT_BMSK                                        0xffff0000
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_DEINT_COUNT_SHFT                                              0x10
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_FOH_COUNT_BMSK                                              0xffff
#define HWIO_LTE_DBE_PBCH_CMD_COUNT_FOH_COUNT_SHFT                                                 0x0

#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00042018)
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_RMSK                                                   0xffffffff
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PDCCH_CMD_COUNT_ADDR, HWIO_LTE_DBE_PDCCH_CMD_COUNT_RMSK)
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PDCCH_CMD_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_DEINT_COUNT_BMSK                                       0xffff0000
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_DEINT_COUNT_SHFT                                             0x10
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_REG_REORDER_COUNT_BMSK                                     0xffff
#define HWIO_LTE_DBE_PDCCH_CMD_COUNT_REG_REORDER_COUNT_SHFT                                        0x0

#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004201c)
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_RMSK                                                   0xffffffff
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PDSCH_CMD_COUNT_ADDR, HWIO_LTE_DBE_PDSCH_CMD_COUNT_RMSK)
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PDSCH_CMD_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_DEINT_COUNT_BMSK                                       0xffff0000
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_DEINT_COUNT_SHFT                                             0x10
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_DESCR_COUNT_BMSK                                           0xffff
#define HWIO_LTE_DBE_PDSCH_CMD_COUNT_DESCR_COUNT_SHFT                                              0x0

#define HWIO_LTE_DBE_PBCH_DONE_COUNT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00042020)
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_RMSK                                                   0xffffffff
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PBCH_DONE_COUNT_ADDR, HWIO_LTE_DBE_PBCH_DONE_COUNT_RMSK)
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PBCH_DONE_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_DEINT_COUNT_BMSK                                       0xffff0000
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_DEINT_COUNT_SHFT                                             0x10
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_FOH_COUNT_BMSK                                             0xffff
#define HWIO_LTE_DBE_PBCH_DONE_COUNT_FOH_COUNT_SHFT                                                0x0

#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00042024)
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_RMSK                                                  0xffffffff
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PDCCH_DONE_COUNT_ADDR, HWIO_LTE_DBE_PDCCH_DONE_COUNT_RMSK)
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PDCCH_DONE_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_DEINT_COUNT_BMSK                                      0xffff0000
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_DEINT_COUNT_SHFT                                            0x10
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_REG_REORDER_COUNT_BMSK                                    0xffff
#define HWIO_LTE_DBE_PDCCH_DONE_COUNT_REG_REORDER_COUNT_SHFT                                       0x0

#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00042028)
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_RMSK                                                  0xffffffff
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_IN          \
        in_dword_masked(HWIO_LTE_DBE_PDSCH_DONE_COUNT_ADDR, HWIO_LTE_DBE_PDSCH_DONE_COUNT_RMSK)
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_INM(m)      \
        in_dword_masked(HWIO_LTE_DBE_PDSCH_DONE_COUNT_ADDR, m)
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_DEINT_COUNT_BMSK                                      0xffff0000
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_DEINT_COUNT_SHFT                                            0x10
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_DESCR_COUNT_BMSK                                          0xffff
#define HWIO_LTE_DBE_PDSCH_DONE_COUNT_DESCR_COUNT_SHFT                                             0x0

#define HWIO_TESTBUS_ENABLE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00043000)
#define HWIO_TESTBUS_ENABLE_RMSK                                                                0x7fff
#define HWIO_TESTBUS_ENABLE_IN          \
        in_dword_masked(HWIO_TESTBUS_ENABLE_ADDR, HWIO_TESTBUS_ENABLE_RMSK)
#define HWIO_TESTBUS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TESTBUS_ENABLE_ADDR, m)
#define HWIO_TESTBUS_ENABLE_OUT(v)      \
        out_dword(HWIO_TESTBUS_ENABLE_ADDR,v)
#define HWIO_TESTBUS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TESTBUS_ENABLE_ADDR,m,v,HWIO_TESTBUS_ENABLE_IN)
#define HWIO_TESTBUS_ENABLE_TESTBUS_SEL_BMSK                                                    0x7ffe
#define HWIO_TESTBUS_ENABLE_TESTBUS_SEL_SHFT                                                       0x1
#define HWIO_TESTBUS_ENABLE_TESTBUS_EN_BMSK                                                        0x1
#define HWIO_TESTBUS_ENABLE_TESTBUS_EN_SHFT                                                        0x0

#define HWIO_TESTBUS_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00043004)
#define HWIO_TESTBUS_STATUS_RMSK                                                            0xffffffff
#define HWIO_TESTBUS_STATUS_IN          \
        in_dword_masked(HWIO_TESTBUS_STATUS_ADDR, HWIO_TESTBUS_STATUS_RMSK)
#define HWIO_TESTBUS_STATUS_INM(m)      \
        in_dword_masked(HWIO_TESTBUS_STATUS_ADDR, m)
#define HWIO_TESTBUS_STATUS_TESTBUS_DATA_BMSK                                               0xffffffff
#define HWIO_TESTBUS_STATUS_TESTBUS_DATA_SHFT                                                      0x0

#define HWIO_DBACK_AMP_EST0_n_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00044000 + 0x8 * (n))
#define HWIO_DBACK_AMP_EST0_n_RMSK                                                            0x1fffff
#define HWIO_DBACK_AMP_EST0_n_MAXn                                                                   5
#define HWIO_DBACK_AMP_EST0_n_INI(n)        \
        in_dword_masked(HWIO_DBACK_AMP_EST0_n_ADDR(n), HWIO_DBACK_AMP_EST0_n_RMSK)
#define HWIO_DBACK_AMP_EST0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DBACK_AMP_EST0_n_ADDR(n), mask)
#define HWIO_DBACK_AMP_EST0_n_AMP_EST_BMSK                                                    0x1fffff
#define HWIO_DBACK_AMP_EST0_n_AMP_EST_SHFT                                                         0x0

#define HWIO_DBACK_ENG_EST0_n_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00044004 + 0x8 * (n))
#define HWIO_DBACK_ENG_EST0_n_RMSK                                                          0x3fffffff
#define HWIO_DBACK_ENG_EST0_n_MAXn                                                                   5
#define HWIO_DBACK_ENG_EST0_n_INI(n)        \
        in_dword_masked(HWIO_DBACK_ENG_EST0_n_ADDR(n), HWIO_DBACK_ENG_EST0_n_RMSK)
#define HWIO_DBACK_ENG_EST0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DBACK_ENG_EST0_n_ADDR(n), mask)
#define HWIO_DBACK_ENG_EST0_n_POWER_EST_BMSK                                                0x3fffffff
#define HWIO_DBACK_ENG_EST0_n_POWER_EST_SHFT                                                       0x0

#define HWIO_DBACK_AMP_EST1_n_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00044030 + 0x8 * (n))
#define HWIO_DBACK_AMP_EST1_n_RMSK                                                            0x1fffff
#define HWIO_DBACK_AMP_EST1_n_MAXn                                                                   5
#define HWIO_DBACK_AMP_EST1_n_INI(n)        \
        in_dword_masked(HWIO_DBACK_AMP_EST1_n_ADDR(n), HWIO_DBACK_AMP_EST1_n_RMSK)
#define HWIO_DBACK_AMP_EST1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DBACK_AMP_EST1_n_ADDR(n), mask)
#define HWIO_DBACK_AMP_EST1_n_AMP_EST_BMSK                                                    0x1fffff
#define HWIO_DBACK_AMP_EST1_n_AMP_EST_SHFT                                                         0x0

#define HWIO_DBACK_ENG_EST1_n_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00044034 + 0x8 * (n))
#define HWIO_DBACK_ENG_EST1_n_RMSK                                                          0x3fffffff
#define HWIO_DBACK_ENG_EST1_n_MAXn                                                                   5
#define HWIO_DBACK_ENG_EST1_n_INI(n)        \
        in_dword_masked(HWIO_DBACK_ENG_EST1_n_ADDR(n), HWIO_DBACK_ENG_EST1_n_RMSK)
#define HWIO_DBACK_ENG_EST1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DBACK_ENG_EST1_n_ADDR(n), mask)
#define HWIO_DBACK_ENG_EST1_n_POWER_EST_BMSK                                                0x3fffffff
#define HWIO_DBACK_ENG_EST1_n_POWER_EST_SHFT                                                       0x0

#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_ADDR(c)                                           (MODEM_TOP_REG_BASE      + 0x00044060 + 0xC * (c))
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_RMSK                                                   0xfff
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_MAXc                                                       9
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_ADDR(c), HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_RMSK)
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_PART1_DECODE_DATA_BMSK                                 0xfff
#define HWIO_DBACK_HS_CHc_PART1_DEC_DATA0_PART1_DECODE_DATA_SHFT                                   0x0

#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ADDR(c)                                            (MODEM_TOP_REG_BASE      + 0x00044064 + 0xC * (c))
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_RMSK                                               0xffff0ff0
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_MAXc                                                        9
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ADDR(c), HWIO_DBACK_HS_CHc_PART1_DEC_STAT_RMSK)
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ENERGY_METRIC_BMSK                                 0xffff0000
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ENERGY_METRIC_SHFT                                       0x10
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_QUALITY_BIT_BMSK                                        0x800
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_QUALITY_BIT_SHFT                                          0xb
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ERROR_CNT_BMSK                                          0x7f0
#define HWIO_DBACK_HS_CHc_PART1_DEC_STAT_ERROR_CNT_SHFT                                            0x4

#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x00044068 + 0xC * (c))
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_RMSK                                                 0x3fff03ff
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_MAXc                                                          9
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT1_AE_EST_ADDR(c), HWIO_DBACK_HS_CHc_SLOT1_AE_EST_RMSK)
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT1_AE_EST_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_SLOT1_ENG_EST_BMSK                                   0x3fff0000
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_SLOT1_ENG_EST_SHFT                                         0x10
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_SLOT1_AMP_EST_BMSK                                        0x3ff
#define HWIO_DBACK_HS_CHc_SLOT1_AE_EST_SLOT1_AMP_EST_SHFT                                          0x0

#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_ADDR(c)                                           (MODEM_TOP_REG_BASE      + 0x000440d8 + 0x10 * (c))
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_RMSK                                              0xffffffff
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_MAXc                                                       9
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_ADDR(c), HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_RMSK)
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_PART2_DATA_LSB_BMSK                               0xffff0000
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_PART2_DATA_LSB_SHFT                                     0x10
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_PART2_CRC_BMSK                                        0xffff
#define HWIO_DBACK_HS_CHc_PART2_DEC_DATA1_PART2_CRC_SHFT                                           0x0

#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ADDR(c)                                            (MODEM_TOP_REG_BASE      + 0x000440dc + 0x10 * (c))
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_RMSK                                               0xffff0fff
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_MAXc                                                        9
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ADDR(c), HWIO_DBACK_HS_CHc_PART2_DEC_STAT_RMSK)
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ENERGY_METRIC_BMSK                                 0xffff0000
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ENERGY_METRIC_SHFT                                       0x10
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_QUALITY_BIT_BMSK                                        0x800
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_QUALITY_BIT_SHFT                                          0xb
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ERROR_CNT_BMSK                                          0x7f0
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_ERROR_CNT_SHFT                                            0x4
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_PART2_DATA_MSB_BMSK                                       0xf
#define HWIO_DBACK_HS_CHc_PART2_DEC_STAT_PART2_DATA_MSB_SHFT                                       0x0

#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x000440e0 + 0x10 * (c))
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_RMSK                                                 0x3fff03ff
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_MAXc                                                          9
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT2_AE_EST_ADDR(c), HWIO_DBACK_HS_CHc_SLOT2_AE_EST_RMSK)
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT2_AE_EST_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_SLOT2_ENG_EST_BMSK                                   0x3fff0000
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_SLOT2_ENG_EST_SHFT                                         0x10
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_SLOT2_AMP_EST_BMSK                                        0x3ff
#define HWIO_DBACK_HS_CHc_SLOT2_AE_EST_SLOT2_AMP_EST_SHFT                                          0x0

#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_ADDR(c)                                              (MODEM_TOP_REG_BASE      + 0x000440e4 + 0x10 * (c))
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_RMSK                                                 0x3fff03ff
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_MAXc                                                          9
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_INI(c)        \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT3_AE_EST_ADDR(c), HWIO_DBACK_HS_CHc_SLOT3_AE_EST_RMSK)
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_HS_CHc_SLOT3_AE_EST_ADDR(c), mask)
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_SLOT3_ENG_EST_BMSK                                   0x3fff0000
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_SLOT3_ENG_EST_SHFT                                         0x10
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_SLOT3_AMP_EST_BMSK                                        0x3ff
#define HWIO_DBACK_HS_CHc_SLOT3_AE_EST_SLOT3_AMP_EST_SHFT                                          0x0

#define HWIO_DBACK_EAGCH_DEC_DATA_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00044178)
#define HWIO_DBACK_EAGCH_DEC_DATA_RMSK                                                        0xffffff
#define HWIO_DBACK_EAGCH_DEC_DATA_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_DEC_DATA_ADDR, HWIO_DBACK_EAGCH_DEC_DATA_RMSK)
#define HWIO_DBACK_EAGCH_DEC_DATA_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_DEC_DATA_ADDR, m)
#define HWIO_DBACK_EAGCH_DEC_DATA_DATA_BMSK                                                   0xffffff
#define HWIO_DBACK_EAGCH_DEC_DATA_DATA_SHFT                                                        0x0

#define HWIO_DBACK_EAGCH_DEC_STAT_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004417c)
#define HWIO_DBACK_EAGCH_DEC_STAT_RMSK                                                      0xffff0ff0
#define HWIO_DBACK_EAGCH_DEC_STAT_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_DEC_STAT_ADDR, HWIO_DBACK_EAGCH_DEC_STAT_RMSK)
#define HWIO_DBACK_EAGCH_DEC_STAT_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_DEC_STAT_ADDR, m)
#define HWIO_DBACK_EAGCH_DEC_STAT_ENERGY_METRIC_BMSK                                        0xffff0000
#define HWIO_DBACK_EAGCH_DEC_STAT_ENERGY_METRIC_SHFT                                              0x10
#define HWIO_DBACK_EAGCH_DEC_STAT_QUALITY_BIT_BMSK                                               0x800
#define HWIO_DBACK_EAGCH_DEC_STAT_QUALITY_BIT_SHFT                                                 0xb
#define HWIO_DBACK_EAGCH_DEC_STAT_ERROR_CNT_BMSK                                                 0x7f0
#define HWIO_DBACK_EAGCH_DEC_STAT_ERROR_CNT_SHFT                                                   0x4

#define HWIO_DBACK_EAGCH_METRIC_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00044180)
#define HWIO_DBACK_EAGCH_METRIC_RMSK                                                        0x7f7f7f7f
#define HWIO_DBACK_EAGCH_METRIC_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_METRIC_ADDR, HWIO_DBACK_EAGCH_METRIC_RMSK)
#define HWIO_DBACK_EAGCH_METRIC_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_METRIC_ADDR, m)
#define HWIO_DBACK_EAGCH_METRIC_SECOND_BEST_STATE_METRIC_BMSK                               0x7f000000
#define HWIO_DBACK_EAGCH_METRIC_SECOND_BEST_STATE_METRIC_SHFT                                     0x18
#define HWIO_DBACK_EAGCH_METRIC_WORST_STATE_METRIC_BMSK                                       0x7f0000
#define HWIO_DBACK_EAGCH_METRIC_WORST_STATE_METRIC_SHFT                                           0x10
#define HWIO_DBACK_EAGCH_METRIC_BEST_STATE_METRIC_BMSK                                          0x7f00
#define HWIO_DBACK_EAGCH_METRIC_BEST_STATE_METRIC_SHFT                                             0x8
#define HWIO_DBACK_EAGCH_METRIC_ZERO_STATE_METRIC_BMSK                                            0x7f
#define HWIO_DBACK_EAGCH_METRIC_ZERO_STATE_METRIC_SHFT                                             0x0

#define HWIO_DBACK_HSSCCH_CTL1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00044184)
#define HWIO_DBACK_HSSCCH_CTL1_RMSK                                                          0x1ffc1ff
#define HWIO_DBACK_HSSCCH_CTL1_IN          \
        in_dword_masked(HWIO_DBACK_HSSCCH_CTL1_ADDR, HWIO_DBACK_HSSCCH_CTL1_RMSK)
#define HWIO_DBACK_HSSCCH_CTL1_INM(m)      \
        in_dword_masked(HWIO_DBACK_HSSCCH_CTL1_ADDR, m)
#define HWIO_DBACK_HSSCCH_CTL1_OUT(v)      \
        out_dword(HWIO_DBACK_HSSCCH_CTL1_ADDR,v)
#define HWIO_DBACK_HSSCCH_CTL1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_HSSCCH_CTL1_ADDR,m,v,HWIO_DBACK_HSSCCH_CTL1_IN)
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_AE_EN_BMSK                                            0x1000000
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_AE_EN_SHFT                                                 0x18
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_PART1_TYPE_SEL_BMSK                                    0xffc000
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_PART1_TYPE_SEL_SHFT                                         0xe
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_PART1_FIRST_IDX_BMSK                                      0x1f0
#define HWIO_DBACK_HSSCCH_CTL1_HS_SCCH_PART1_FIRST_IDX_SHFT                                        0x4
#define HWIO_DBACK_HSSCCH_CTL1_NUM_HS_SCCH_PART1_BMSK                                              0xf
#define HWIO_DBACK_HSSCCH_CTL1_NUM_HS_SCCH_PART1_SHFT                                              0x0

#define HWIO_DBACK_HSSCCH_CTL2_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00044188)
#define HWIO_DBACK_HSSCCH_CTL2_RMSK                                                         0xfffff1ff
#define HWIO_DBACK_HSSCCH_CTL2_IN          \
        in_dword_masked(HWIO_DBACK_HSSCCH_CTL2_ADDR, HWIO_DBACK_HSSCCH_CTL2_RMSK)
#define HWIO_DBACK_HSSCCH_CTL2_INM(m)      \
        in_dword_masked(HWIO_DBACK_HSSCCH_CTL2_ADDR, m)
#define HWIO_DBACK_HSSCCH_CTL2_OUT(v)      \
        out_dword(HWIO_DBACK_HSSCCH_CTL2_ADDR,v)
#define HWIO_DBACK_HSSCCH_CTL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_HSSCCH_CTL2_ADDR,m,v,HWIO_DBACK_HSSCCH_CTL2_IN)
#define HWIO_DBACK_HSSCCH_CTL2_HS_SCCH_PART2_TYPE_SEL_BMSK                                  0xfffff000
#define HWIO_DBACK_HSSCCH_CTL2_HS_SCCH_PART2_TYPE_SEL_SHFT                                         0xc
#define HWIO_DBACK_HSSCCH_CTL2_HS_SCCH_PART2_FIRST_IDX_BMSK                                      0x1f0
#define HWIO_DBACK_HSSCCH_CTL2_HS_SCCH_PART2_FIRST_IDX_SHFT                                        0x4
#define HWIO_DBACK_HSSCCH_CTL2_NUM_HS_SCCH_PART2_BMSK                                              0xf
#define HWIO_DBACK_HSSCCH_CTL2_NUM_HS_SCCH_PART2_SHFT                                              0x0

#define HWIO_HS_SCCH_PART2_DECODE_MAP_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004418c)
#define HWIO_HS_SCCH_PART2_DECODE_MAP_RMSK                                                       0x3ff
#define HWIO_HS_SCCH_PART2_DECODE_MAP_IN          \
        in_dword_masked(HWIO_HS_SCCH_PART2_DECODE_MAP_ADDR, HWIO_HS_SCCH_PART2_DECODE_MAP_RMSK)
#define HWIO_HS_SCCH_PART2_DECODE_MAP_INM(m)      \
        in_dword_masked(HWIO_HS_SCCH_PART2_DECODE_MAP_ADDR, m)
#define HWIO_HS_SCCH_PART2_DECODE_MAP_OUT(v)      \
        out_dword(HWIO_HS_SCCH_PART2_DECODE_MAP_ADDR,v)
#define HWIO_HS_SCCH_PART2_DECODE_MAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HS_SCCH_PART2_DECODE_MAP_ADDR,m,v,HWIO_HS_SCCH_PART2_DECODE_MAP_IN)
#define HWIO_HS_SCCH_PART2_DECODE_MAP_HS_SCCH_PART2_DECODE_MAP_BMSK                              0x3ff
#define HWIO_HS_SCCH_PART2_DECODE_MAP_HS_SCCH_PART2_DECODE_MAP_SHFT                                0x0

#define HWIO_DBACK_CHc_UEID_MASK_0_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x00044190 + 0x4 * (c))
#define HWIO_DBACK_CHc_UEID_MASK_0_RMSK                                                     0xffffffff
#define HWIO_DBACK_CHc_UEID_MASK_0_MAXc                                                              9
#define HWIO_DBACK_CHc_UEID_MASK_0_INI(c)        \
        in_dword_masked(HWIO_DBACK_CHc_UEID_MASK_0_ADDR(c), HWIO_DBACK_CHc_UEID_MASK_0_RMSK)
#define HWIO_DBACK_CHc_UEID_MASK_0_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_CHc_UEID_MASK_0_ADDR(c), mask)
#define HWIO_DBACK_CHc_UEID_MASK_0_OUTI(c,val)    \
        out_dword(HWIO_DBACK_CHc_UEID_MASK_0_ADDR(c),val)
#define HWIO_DBACK_CHc_UEID_MASK_0_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_DBACK_CHc_UEID_MASK_0_ADDR(c),mask,val,HWIO_DBACK_CHc_UEID_MASK_0_INI(c))
#define HWIO_DBACK_CHc_UEID_MASK_0_UEID_MASK_31_0_BMSK                                      0xffffffff
#define HWIO_DBACK_CHc_UEID_MASK_0_UEID_MASK_31_0_SHFT                                             0x0

#define HWIO_DBACK_CHc_UEID_MASK_1_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x000441b8 + 0x4 * (c))
#define HWIO_DBACK_CHc_UEID_MASK_1_RMSK                                                           0xff
#define HWIO_DBACK_CHc_UEID_MASK_1_MAXc                                                              9
#define HWIO_DBACK_CHc_UEID_MASK_1_INI(c)        \
        in_dword_masked(HWIO_DBACK_CHc_UEID_MASK_1_ADDR(c), HWIO_DBACK_CHc_UEID_MASK_1_RMSK)
#define HWIO_DBACK_CHc_UEID_MASK_1_INMI(c,mask)    \
        in_dword_masked(HWIO_DBACK_CHc_UEID_MASK_1_ADDR(c), mask)
#define HWIO_DBACK_CHc_UEID_MASK_1_OUTI(c,val)    \
        out_dword(HWIO_DBACK_CHc_UEID_MASK_1_ADDR(c),val)
#define HWIO_DBACK_CHc_UEID_MASK_1_OUTMI(c,mask,val) \
        out_dword_masked_ns(HWIO_DBACK_CHc_UEID_MASK_1_ADDR(c),mask,val,HWIO_DBACK_CHc_UEID_MASK_1_INI(c))
#define HWIO_DBACK_CHc_UEID_MASK_1_UEID_MASK_39_32_BMSK                                           0xff
#define HWIO_DBACK_CHc_UEID_MASK_1_UEID_MASK_39_32_SHFT                                            0x0

#define HWIO_DBACK_HSSCCH_PART1_TRIGGER_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000441e0)
#define HWIO_DBACK_HSSCCH_PART1_TRIGGER_RMSK                                                       0x1
#define HWIO_DBACK_HSSCCH_PART1_TRIGGER_OUT(v)      \
        out_dword(HWIO_DBACK_HSSCCH_PART1_TRIGGER_ADDR,v)
#define HWIO_DBACK_HSSCCH_PART1_TRIGGER_TRIGGER_BMSK                                               0x1
#define HWIO_DBACK_HSSCCH_PART1_TRIGGER_TRIGGER_SHFT                                               0x0

#define HWIO_DBACK_HSSCCH_YAM_THRES_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000441e4)
#define HWIO_DBACK_HSSCCH_YAM_THRES_RMSK                                                           0xf
#define HWIO_DBACK_HSSCCH_YAM_THRES_IN          \
        in_dword_masked(HWIO_DBACK_HSSCCH_YAM_THRES_ADDR, HWIO_DBACK_HSSCCH_YAM_THRES_RMSK)
#define HWIO_DBACK_HSSCCH_YAM_THRES_INM(m)      \
        in_dword_masked(HWIO_DBACK_HSSCCH_YAM_THRES_ADDR, m)
#define HWIO_DBACK_HSSCCH_YAM_THRES_OUT(v)      \
        out_dword(HWIO_DBACK_HSSCCH_YAM_THRES_ADDR,v)
#define HWIO_DBACK_HSSCCH_YAM_THRES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_HSSCCH_YAM_THRES_ADDR,m,v,HWIO_DBACK_HSSCCH_YAM_THRES_IN)
#define HWIO_DBACK_HSSCCH_YAM_THRES_HS_SCCH_YAM_THRESHOLD_BMSK                                     0xf
#define HWIO_DBACK_HSSCCH_YAM_THRES_HS_SCCH_YAM_THRESHOLD_SHFT                                     0x0

#define HWIO_DBACK_HSSCCH_PART2_TRIGGER_ADDR                                                (MODEM_TOP_REG_BASE      + 0x000441e8)
#define HWIO_DBACK_HSSCCH_PART2_TRIGGER_RMSK                                                       0x1
#define HWIO_DBACK_HSSCCH_PART2_TRIGGER_OUT(v)      \
        out_dword(HWIO_DBACK_HSSCCH_PART2_TRIGGER_ADDR,v)
#define HWIO_DBACK_HSSCCH_PART2_TRIGGER_TRIGGER_BMSK                                               0x1
#define HWIO_DBACK_HSSCCH_PART2_TRIGGER_TRIGGER_SHFT                                               0x0

#define HWIO_DBACK_HSSCCH_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000441ec)
#define HWIO_DBACK_HSSCCH_STATUS_RMSK                                                        0x3ff03ff
#define HWIO_DBACK_HSSCCH_STATUS_IN          \
        in_dword_masked(HWIO_DBACK_HSSCCH_STATUS_ADDR, HWIO_DBACK_HSSCCH_STATUS_RMSK)
#define HWIO_DBACK_HSSCCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_DBACK_HSSCCH_STATUS_ADDR, m)
#define HWIO_DBACK_HSSCCH_STATUS_HS_SCCH_PART2_ENA_BMSK                                      0x3ff0000
#define HWIO_DBACK_HSSCCH_STATUS_HS_SCCH_PART2_ENA_SHFT                                           0x10
#define HWIO_DBACK_HSSCCH_STATUS_HS_SCCH_PART1_ENA_BMSK                                          0x3ff
#define HWIO_DBACK_HSSCCH_STATUS_HS_SCCH_PART1_ENA_SHFT                                            0x0

#define HWIO_DBACK_EAGCH_CONFIG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000441f0)
#define HWIO_DBACK_EAGCH_CONFIG_RMSK                                                             0x7ff
#define HWIO_DBACK_EAGCH_CONFIG_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_CONFIG_ADDR, HWIO_DBACK_EAGCH_CONFIG_RMSK)
#define HWIO_DBACK_EAGCH_CONFIG_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_CONFIG_ADDR, m)
#define HWIO_DBACK_EAGCH_CONFIG_OUT(v)      \
        out_dword(HWIO_DBACK_EAGCH_CONFIG_ADDR,v)
#define HWIO_DBACK_EAGCH_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_EAGCH_CONFIG_ADDR,m,v,HWIO_DBACK_EAGCH_CONFIG_IN)
#define HWIO_DBACK_EAGCH_CONFIG_EAGCH_OFFSET_BMSK                                                0x7ff
#define HWIO_DBACK_EAGCH_CONFIG_EAGCH_OFFSET_SHFT                                                  0x0

#define HWIO_DBACK_EAGCH_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000441f4)
#define HWIO_DBACK_EAGCH_CTL_RMSK                                                                  0xf
#define HWIO_DBACK_EAGCH_CTL_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_CTL_ADDR, HWIO_DBACK_EAGCH_CTL_RMSK)
#define HWIO_DBACK_EAGCH_CTL_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_CTL_ADDR, m)
#define HWIO_DBACK_EAGCH_CTL_OUT(v)      \
        out_dword(HWIO_DBACK_EAGCH_CTL_ADDR,v)
#define HWIO_DBACK_EAGCH_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_EAGCH_CTL_ADDR,m,v,HWIO_DBACK_EAGCH_CTL_IN)
#define HWIO_DBACK_EAGCH_CTL_COMB_EN_BMSK                                                          0x8
#define HWIO_DBACK_EAGCH_CTL_COMB_EN_SHFT                                                          0x3
#define HWIO_DBACK_EAGCH_CTL_ROUND_SEL_BMSK                                                        0x6
#define HWIO_DBACK_EAGCH_CTL_ROUND_SEL_SHFT                                                        0x1
#define HWIO_DBACK_EAGCH_CTL_DECODE_EN_BMSK                                                        0x1
#define HWIO_DBACK_EAGCH_CTL_DECODE_EN_SHFT                                                        0x0

#define HWIO_DBACK_EAGCH_TRIGGER_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000441f8)
#define HWIO_DBACK_EAGCH_TRIGGER_RMSK                                                              0x1
#define HWIO_DBACK_EAGCH_TRIGGER_OUT(v)      \
        out_dword(HWIO_DBACK_EAGCH_TRIGGER_ADDR,v)
#define HWIO_DBACK_EAGCH_TRIGGER_TRIGGER_BMSK                                                      0x1
#define HWIO_DBACK_EAGCH_TRIGGER_TRIGGER_SHFT                                                      0x0

#define HWIO_DBACK_EAGCH_RM_PATTERN_k_ADDR(k)                                               (MODEM_TOP_REG_BASE      + 0x000441fc + 0x4 * (k))
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_RMSK                                                  0xffffffff
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_MAXk                                                           2
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_INI(k)        \
        in_dword_masked(HWIO_DBACK_EAGCH_RM_PATTERN_k_ADDR(k), HWIO_DBACK_EAGCH_RM_PATTERN_k_RMSK)
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_INMI(k,mask)    \
        in_dword_masked(HWIO_DBACK_EAGCH_RM_PATTERN_k_ADDR(k), mask)
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_OUTI(k,val)    \
        out_dword(HWIO_DBACK_EAGCH_RM_PATTERN_k_ADDR(k),val)
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_OUTMI(k,mask,val) \
        out_dword_masked_ns(HWIO_DBACK_EAGCH_RM_PATTERN_k_ADDR(k),mask,val,HWIO_DBACK_EAGCH_RM_PATTERN_k_INI(k))
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_DATA_BMSK                                             0xffffffff
#define HWIO_DBACK_EAGCH_RM_PATTERN_k_DATA_SHFT                                                    0x0

#define HWIO_DBACK_HS_EUL_CTL_CH_RST_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00044208)
#define HWIO_DBACK_HS_EUL_CTL_CH_RST_RMSK                                                          0x1
#define HWIO_DBACK_HS_EUL_CTL_CH_RST_OUT(v)      \
        out_dword(HWIO_DBACK_HS_EUL_CTL_CH_RST_ADDR,v)
#define HWIO_DBACK_HS_EUL_CTL_CH_RST_RESET_BMSK                                                    0x1
#define HWIO_DBACK_HS_EUL_CTL_CH_RST_RESET_SHFT                                                    0x0

#define HWIO_DBACK_NONHS_WCB_SIZE_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004420c)
#define HWIO_DBACK_NONHS_WCB_SIZE_RMSK                                                            0x3f
#define HWIO_DBACK_NONHS_WCB_SIZE_IN          \
        in_dword_masked(HWIO_DBACK_NONHS_WCB_SIZE_ADDR, HWIO_DBACK_NONHS_WCB_SIZE_RMSK)
#define HWIO_DBACK_NONHS_WCB_SIZE_INM(m)      \
        in_dword_masked(HWIO_DBACK_NONHS_WCB_SIZE_ADDR, m)
#define HWIO_DBACK_NONHS_WCB_SIZE_OUT(v)      \
        out_dword(HWIO_DBACK_NONHS_WCB_SIZE_ADDR,v)
#define HWIO_DBACK_NONHS_WCB_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_NONHS_WCB_SIZE_ADDR,m,v,HWIO_DBACK_NONHS_WCB_SIZE_IN)
#define HWIO_DBACK_NONHS_WCB_SIZE_NONHS_WCB_SIZE_BMSK                                             0x3f
#define HWIO_DBACK_NONHS_WCB_SIZE_NONHS_WCB_SIZE_SHFT                                              0x0

#define HWIO_DBACK_HS_WCB_SIZE_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00044210)
#define HWIO_DBACK_HS_WCB_SIZE_RMSK                                                               0x1f
#define HWIO_DBACK_HS_WCB_SIZE_IN          \
        in_dword_masked(HWIO_DBACK_HS_WCB_SIZE_ADDR, HWIO_DBACK_HS_WCB_SIZE_RMSK)
#define HWIO_DBACK_HS_WCB_SIZE_INM(m)      \
        in_dword_masked(HWIO_DBACK_HS_WCB_SIZE_ADDR, m)
#define HWIO_DBACK_HS_WCB_SIZE_OUT(v)      \
        out_dword(HWIO_DBACK_HS_WCB_SIZE_ADDR,v)
#define HWIO_DBACK_HS_WCB_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_HS_WCB_SIZE_ADDR,m,v,HWIO_DBACK_HS_WCB_SIZE_IN)
#define HWIO_DBACK_HS_WCB_SIZE_HS_WCB_SIZE_BMSK                                                   0x1f
#define HWIO_DBACK_HS_WCB_SIZE_HS_WCB_SIZE_SHFT                                                    0x0

#define HWIO_DBACK_PART1_INT_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00044214)
#define HWIO_DBACK_PART1_INT_STATUS_RMSK                                                         0x3ff
#define HWIO_DBACK_PART1_INT_STATUS_IN          \
        in_dword_masked(HWIO_DBACK_PART1_INT_STATUS_ADDR, HWIO_DBACK_PART1_INT_STATUS_RMSK)
#define HWIO_DBACK_PART1_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_DBACK_PART1_INT_STATUS_ADDR, m)
#define HWIO_DBACK_PART1_INT_STATUS_HSSCCH_PART1_DONE_BMSK                                       0x3ff
#define HWIO_DBACK_PART1_INT_STATUS_HSSCCH_PART1_DONE_SHFT                                         0x0

#define HWIO_DBACK_PART1_INT_CLR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00044218)
#define HWIO_DBACK_PART1_INT_CLR_RMSK                                                            0x3ff
#define HWIO_DBACK_PART1_INT_CLR_OUT(v)      \
        out_dword(HWIO_DBACK_PART1_INT_CLR_ADDR,v)
#define HWIO_DBACK_PART1_INT_CLR_HSSCCH_PART1_DONE_BMSK                                          0x3ff
#define HWIO_DBACK_PART1_INT_CLR_HSSCCH_PART1_DONE_SHFT                                            0x0

#define HWIO_DBACK_PART1_INT_EN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0004421c)
#define HWIO_DBACK_PART1_INT_EN_RMSK                                                             0x3ff
#define HWIO_DBACK_PART1_INT_EN_IN          \
        in_dword_masked(HWIO_DBACK_PART1_INT_EN_ADDR, HWIO_DBACK_PART1_INT_EN_RMSK)
#define HWIO_DBACK_PART1_INT_EN_INM(m)      \
        in_dword_masked(HWIO_DBACK_PART1_INT_EN_ADDR, m)
#define HWIO_DBACK_PART1_INT_EN_OUT(v)      \
        out_dword(HWIO_DBACK_PART1_INT_EN_ADDR,v)
#define HWIO_DBACK_PART1_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_PART1_INT_EN_ADDR,m,v,HWIO_DBACK_PART1_INT_EN_IN)
#define HWIO_DBACK_PART1_INT_EN_HSSCCH_PART1_DONE_BMSK                                           0x3ff
#define HWIO_DBACK_PART1_INT_EN_HSSCCH_PART1_DONE_SHFT                                             0x0

#define HWIO_DBACK_PART2_INT_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00044220)
#define HWIO_DBACK_PART2_INT_STATUS_RMSK                                                         0x3ff
#define HWIO_DBACK_PART2_INT_STATUS_IN          \
        in_dword_masked(HWIO_DBACK_PART2_INT_STATUS_ADDR, HWIO_DBACK_PART2_INT_STATUS_RMSK)
#define HWIO_DBACK_PART2_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_DBACK_PART2_INT_STATUS_ADDR, m)
#define HWIO_DBACK_PART2_INT_STATUS_HSSCCH_PART2_DONE_BMSK                                       0x3ff
#define HWIO_DBACK_PART2_INT_STATUS_HSSCCH_PART2_DONE_SHFT                                         0x0

#define HWIO_DBACK_PART2_INT_CLR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00044224)
#define HWIO_DBACK_PART2_INT_CLR_RMSK                                                            0x3ff
#define HWIO_DBACK_PART2_INT_CLR_OUT(v)      \
        out_dword(HWIO_DBACK_PART2_INT_CLR_ADDR,v)
#define HWIO_DBACK_PART2_INT_CLR_HSSCCH_PART2_DONE_BMSK                                          0x3ff
#define HWIO_DBACK_PART2_INT_CLR_HSSCCH_PART2_DONE_SHFT                                            0x0

#define HWIO_DBACK_PART2_INT_EN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00044228)
#define HWIO_DBACK_PART2_INT_EN_RMSK                                                             0x3ff
#define HWIO_DBACK_PART2_INT_EN_IN          \
        in_dword_masked(HWIO_DBACK_PART2_INT_EN_ADDR, HWIO_DBACK_PART2_INT_EN_RMSK)
#define HWIO_DBACK_PART2_INT_EN_INM(m)      \
        in_dword_masked(HWIO_DBACK_PART2_INT_EN_ADDR, m)
#define HWIO_DBACK_PART2_INT_EN_OUT(v)      \
        out_dword(HWIO_DBACK_PART2_INT_EN_ADDR,v)
#define HWIO_DBACK_PART2_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_PART2_INT_EN_ADDR,m,v,HWIO_DBACK_PART2_INT_EN_IN)
#define HWIO_DBACK_PART2_INT_EN_HSSCCH_PART2_DONE_BMSK                                           0x3ff
#define HWIO_DBACK_PART2_INT_EN_HSSCCH_PART2_DONE_SHFT                                             0x0

#define HWIO_DBACK_EAGCH_INT_EN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0004422c)
#define HWIO_DBACK_EAGCH_INT_EN_RMSK                                                               0x1
#define HWIO_DBACK_EAGCH_INT_EN_IN          \
        in_dword_masked(HWIO_DBACK_EAGCH_INT_EN_ADDR, HWIO_DBACK_EAGCH_INT_EN_RMSK)
#define HWIO_DBACK_EAGCH_INT_EN_INM(m)      \
        in_dword_masked(HWIO_DBACK_EAGCH_INT_EN_ADDR, m)
#define HWIO_DBACK_EAGCH_INT_EN_OUT(v)      \
        out_dword(HWIO_DBACK_EAGCH_INT_EN_ADDR,v)
#define HWIO_DBACK_EAGCH_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_EAGCH_INT_EN_ADDR,m,v,HWIO_DBACK_EAGCH_INT_EN_IN)
#define HWIO_DBACK_EAGCH_INT_EN_EAGCH_DONE_BMSK                                                    0x1
#define HWIO_DBACK_EAGCH_INT_EN_EAGCH_DONE_SHFT                                                    0x0

#define HWIO_DBACK_TEST_MEM_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00044230)
#define HWIO_DBACK_TEST_MEM_SEL_RMSK                                                               0x7
#define HWIO_DBACK_TEST_MEM_SEL_IN          \
        in_dword_masked(HWIO_DBACK_TEST_MEM_SEL_ADDR, HWIO_DBACK_TEST_MEM_SEL_RMSK)
#define HWIO_DBACK_TEST_MEM_SEL_INM(m)      \
        in_dword_masked(HWIO_DBACK_TEST_MEM_SEL_ADDR, m)
#define HWIO_DBACK_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_DBACK_TEST_MEM_SEL_ADDR,v)
#define HWIO_DBACK_TEST_MEM_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_TEST_MEM_SEL_ADDR,m,v,HWIO_DBACK_TEST_MEM_SEL_IN)
#define HWIO_DBACK_TEST_MEM_SEL_DRM_RAM_SEL_BMSK                                                   0x4
#define HWIO_DBACK_TEST_MEM_SEL_DRM_RAM_SEL_SHFT                                                   0x2
#define HWIO_DBACK_TEST_MEM_SEL_WCB_RAM_SEL_BMSK                                                   0x2
#define HWIO_DBACK_TEST_MEM_SEL_WCB_RAM_SEL_SHFT                                                   0x1
#define HWIO_DBACK_TEST_MEM_SEL_HSC_RAM_SEL_BMSK                                                   0x1
#define HWIO_DBACK_TEST_MEM_SEL_HSC_RAM_SEL_SHFT                                                   0x0

#define HWIO_DBACK_TEST_BUS_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00044234)
#define HWIO_DBACK_TEST_BUS_SEL_RMSK                                                        0x8000007f
#define HWIO_DBACK_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_DBACK_TEST_BUS_SEL_ADDR, HWIO_DBACK_TEST_BUS_SEL_RMSK)
#define HWIO_DBACK_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_DBACK_TEST_BUS_SEL_ADDR, m)
#define HWIO_DBACK_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_DBACK_TEST_BUS_SEL_ADDR,v)
#define HWIO_DBACK_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_TEST_BUS_SEL_ADDR,m,v,HWIO_DBACK_TEST_BUS_SEL_IN)
#define HWIO_DBACK_TEST_BUS_SEL_TEST_BUS_EN_BMSK                                            0x80000000
#define HWIO_DBACK_TEST_BUS_SEL_TEST_BUS_EN_SHFT                                                  0x1f
#define HWIO_DBACK_TEST_BUS_SEL_SEL_BMSK                                                          0x7f
#define HWIO_DBACK_TEST_BUS_SEL_SEL_SHFT                                                           0x0

#define HWIO_DBACK_MEM_ADDR_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00044238)
#define HWIO_DBACK_MEM_ADDR_RMSK                                                                0x1fff
#define HWIO_DBACK_MEM_ADDR_IN          \
        in_dword_masked(HWIO_DBACK_MEM_ADDR_ADDR, HWIO_DBACK_MEM_ADDR_RMSK)
#define HWIO_DBACK_MEM_ADDR_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_ADDR_ADDR, m)
#define HWIO_DBACK_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_ADDR_ADDR,v)
#define HWIO_DBACK_MEM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_ADDR_ADDR,m,v,HWIO_DBACK_MEM_ADDR_IN)
#define HWIO_DBACK_MEM_ADDR_ADDR_BMSK                                                           0x1fff
#define HWIO_DBACK_MEM_ADDR_ADDR_SHFT                                                              0x0

#define HWIO_DBACK_MEM_DATA0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004423c)
#define HWIO_DBACK_MEM_DATA0_RMSK                                                           0xffffffff
#define HWIO_DBACK_MEM_DATA0_IN          \
        in_dword_masked(HWIO_DBACK_MEM_DATA0_ADDR, HWIO_DBACK_MEM_DATA0_RMSK)
#define HWIO_DBACK_MEM_DATA0_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_DATA0_ADDR, m)
#define HWIO_DBACK_MEM_DATA0_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_DATA0_ADDR,v)
#define HWIO_DBACK_MEM_DATA0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_DATA0_ADDR,m,v,HWIO_DBACK_MEM_DATA0_IN)
#define HWIO_DBACK_MEM_DATA0_DATA_31_0_BMSK                                                 0xffffffff
#define HWIO_DBACK_MEM_DATA0_DATA_31_0_SHFT                                                        0x0

#define HWIO_DBACK_MEM_DATA1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00044240)
#define HWIO_DBACK_MEM_DATA1_RMSK                                                           0xffffffff
#define HWIO_DBACK_MEM_DATA1_IN          \
        in_dword_masked(HWIO_DBACK_MEM_DATA1_ADDR, HWIO_DBACK_MEM_DATA1_RMSK)
#define HWIO_DBACK_MEM_DATA1_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_DATA1_ADDR, m)
#define HWIO_DBACK_MEM_DATA1_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_DATA1_ADDR,v)
#define HWIO_DBACK_MEM_DATA1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_DATA1_ADDR,m,v,HWIO_DBACK_MEM_DATA1_IN)
#define HWIO_DBACK_MEM_DATA1_DATA_63_32_BMSK                                                0xffffffff
#define HWIO_DBACK_MEM_DATA1_DATA_63_32_SHFT                                                       0x0

#define HWIO_DBACK_MEM_DATA2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00044244)
#define HWIO_DBACK_MEM_DATA2_RMSK                                                           0xffffffff
#define HWIO_DBACK_MEM_DATA2_IN          \
        in_dword_masked(HWIO_DBACK_MEM_DATA2_ADDR, HWIO_DBACK_MEM_DATA2_RMSK)
#define HWIO_DBACK_MEM_DATA2_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_DATA2_ADDR, m)
#define HWIO_DBACK_MEM_DATA2_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_DATA2_ADDR,v)
#define HWIO_DBACK_MEM_DATA2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_DATA2_ADDR,m,v,HWIO_DBACK_MEM_DATA2_IN)
#define HWIO_DBACK_MEM_DATA2_DATA_95_64_BMSK                                                0xffffffff
#define HWIO_DBACK_MEM_DATA2_DATA_95_64_SHFT                                                       0x0

#define HWIO_DBACK_MEM_DATA3_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00044248)
#define HWIO_DBACK_MEM_DATA3_RMSK                                                           0xffffffff
#define HWIO_DBACK_MEM_DATA3_IN          \
        in_dword_masked(HWIO_DBACK_MEM_DATA3_ADDR, HWIO_DBACK_MEM_DATA3_RMSK)
#define HWIO_DBACK_MEM_DATA3_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_DATA3_ADDR, m)
#define HWIO_DBACK_MEM_DATA3_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_DATA3_ADDR,v)
#define HWIO_DBACK_MEM_DATA3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_DATA3_ADDR,m,v,HWIO_DBACK_MEM_DATA3_IN)
#define HWIO_DBACK_MEM_DATA3_DATA_127_96_BMSK                                               0xffffffff
#define HWIO_DBACK_MEM_DATA3_DATA_127_96_SHFT                                                      0x0

#define HWIO_DBACK_MEM_DATA4_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004424c)
#define HWIO_DBACK_MEM_DATA4_RMSK                                                               0xffff
#define HWIO_DBACK_MEM_DATA4_IN          \
        in_dword_masked(HWIO_DBACK_MEM_DATA4_ADDR, HWIO_DBACK_MEM_DATA4_RMSK)
#define HWIO_DBACK_MEM_DATA4_INM(m)      \
        in_dword_masked(HWIO_DBACK_MEM_DATA4_ADDR, m)
#define HWIO_DBACK_MEM_DATA4_OUT(v)      \
        out_dword(HWIO_DBACK_MEM_DATA4_ADDR,v)
#define HWIO_DBACK_MEM_DATA4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBACK_MEM_DATA4_ADDR,m,v,HWIO_DBACK_MEM_DATA4_IN)
#define HWIO_DBACK_MEM_DATA4_DATA_143_128_BMSK                                                  0xffff
#define HWIO_DBACK_MEM_DATA4_DATA_143_128_SHFT                                                     0x0

#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00045000 + 0xC * (c))
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_RMSK                                                  0xffffffff
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_MAXc                                                           3
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_DATA0_ADDR(c), HWIO_T_DBACK_HS_CHc_DEC_DATA0_RMSK)
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_DATA0_ADDR(c), mask)
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_DECODE_DATA_BMSK                                      0xffffffff
#define HWIO_T_DBACK_HS_CHc_DEC_DATA0_DECODE_DATA_SHFT                                             0x0

#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00045004 + 0xC * (c))
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_RMSK                                                     0x3ffff
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_MAXc                                                           3
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_DATA1_ADDR(c), HWIO_T_DBACK_HS_CHc_DEC_DATA1_RMSK)
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_DATA1_ADDR(c), mask)
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_DECODE_DATA_BMSK                                         0x3ffff
#define HWIO_T_DBACK_HS_CHc_DEC_DATA1_DECODE_DATA_SHFT                                             0x0

#define HWIO_T_DBACK_HS_CHc_DEC_STAT_ADDR(c)                                                (MODEM_TOP_REG_BASE      + 0x00045008 + 0xC * (c))
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_RMSK                                                   0xffff0ff0
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_MAXc                                                            3
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_STAT_ADDR(c), HWIO_T_DBACK_HS_CHc_DEC_STAT_RMSK)
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_HS_CHc_DEC_STAT_ADDR(c), mask)
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_ENERGY_METRIC_BMSK                                     0xffff0000
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_ENERGY_METRIC_SHFT                                           0x10
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_QUALITY_BIT_BMSK                                            0x800
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_QUALITY_BIT_SHFT                                              0xb
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_ERROR_CNT_BMSK                                              0x7f0
#define HWIO_T_DBACK_HS_CHc_DEC_STAT_ERROR_CNT_SHFT                                                0x4

#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00045030 + 0x10 * (c))
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_RMSK                                                  0xffffffff
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_MAXc                                                           3
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_DATA0_ADDR(c), HWIO_T_DBACK_EAGCHc_DEC_DATA0_RMSK)
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_DATA0_ADDR(c), mask)
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_DATA_BMSK                                             0xffffffff
#define HWIO_T_DBACK_EAGCHc_DEC_DATA0_DATA_SHFT                                                    0x0

#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_ADDR(c)                                               (MODEM_TOP_REG_BASE      + 0x00045034 + 0x10 * (c))
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_RMSK                                                      0x3fff
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_MAXc                                                           3
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_DATA1_ADDR(c), HWIO_T_DBACK_EAGCHc_DEC_DATA1_RMSK)
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_DATA1_ADDR(c), mask)
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_DATA_BMSK                                                 0x3fff
#define HWIO_T_DBACK_EAGCHc_DEC_DATA1_DATA_SHFT                                                    0x0

#define HWIO_T_DBACK_EAGCHc_DEC_STAT_ADDR(c)                                                (MODEM_TOP_REG_BASE      + 0x00045038 + 0x10 * (c))
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_RMSK                                                   0xffff0ff0
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_MAXc                                                            3
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_STAT_ADDR(c), HWIO_T_DBACK_EAGCHc_DEC_STAT_RMSK)
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_DEC_STAT_ADDR(c), mask)
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_ENERGY_METRIC_BMSK                                     0xffff0000
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_ENERGY_METRIC_SHFT                                           0x10
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_QUALITY_BIT_BMSK                                            0x800
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_QUALITY_BIT_SHFT                                              0xb
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_ERROR_CNT_BMSK                                              0x7f0
#define HWIO_T_DBACK_EAGCHc_DEC_STAT_ERROR_CNT_SHFT                                                0x4

#define HWIO_T_DBACK_EAGCHc_METRIC_ADDR(c)                                                  (MODEM_TOP_REG_BASE      + 0x0004503c + 0x10 * (c))
#define HWIO_T_DBACK_EAGCHc_METRIC_RMSK                                                     0x7f7f7f7f
#define HWIO_T_DBACK_EAGCHc_METRIC_MAXc                                                              3
#define HWIO_T_DBACK_EAGCHc_METRIC_INI(c)        \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_METRIC_ADDR(c), HWIO_T_DBACK_EAGCHc_METRIC_RMSK)
#define HWIO_T_DBACK_EAGCHc_METRIC_INMI(c,mask)    \
        in_dword_masked(HWIO_T_DBACK_EAGCHc_METRIC_ADDR(c), mask)
#define HWIO_T_DBACK_EAGCHc_METRIC_SECOND_BEST_STATE_METRIC_BMSK                            0x7f000000
#define HWIO_T_DBACK_EAGCHc_METRIC_SECOND_BEST_STATE_METRIC_SHFT                                  0x18
#define HWIO_T_DBACK_EAGCHc_METRIC_WORST_STATE_METRIC_BMSK                                    0x7f0000
#define HWIO_T_DBACK_EAGCHc_METRIC_WORST_STATE_METRIC_SHFT                                        0x10
#define HWIO_T_DBACK_EAGCHc_METRIC_BEST_STATE_METRIC_BMSK                                       0x7f00
#define HWIO_T_DBACK_EAGCHc_METRIC_BEST_STATE_METRIC_SHFT                                          0x8
#define HWIO_T_DBACK_EAGCHc_METRIC_ZERO_STATE_METRIC_BMSK                                         0x7f
#define HWIO_T_DBACK_EAGCHc_METRIC_ZERO_STATE_METRIC_SHFT                                          0x0

#define HWIO_T_DBACK_FPACH_DEC_DATA0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00045070)
#define HWIO_T_DBACK_FPACH_DEC_DATA0_RMSK                                                   0xffffffff
#define HWIO_T_DBACK_FPACH_DEC_DATA0_IN          \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_DATA0_ADDR, HWIO_T_DBACK_FPACH_DEC_DATA0_RMSK)
#define HWIO_T_DBACK_FPACH_DEC_DATA0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_DATA0_ADDR, m)
#define HWIO_T_DBACK_FPACH_DEC_DATA0_DEC_DATA_BMSK                                          0xffffffff
#define HWIO_T_DBACK_FPACH_DEC_DATA0_DEC_DATA_SHFT                                                 0x0

#define HWIO_T_DBACK_FPACH_DEC_DATA1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00045074)
#define HWIO_T_DBACK_FPACH_DEC_DATA1_RMSK                                                         0xff
#define HWIO_T_DBACK_FPACH_DEC_DATA1_IN          \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_DATA1_ADDR, HWIO_T_DBACK_FPACH_DEC_DATA1_RMSK)
#define HWIO_T_DBACK_FPACH_DEC_DATA1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_DATA1_ADDR, m)
#define HWIO_T_DBACK_FPACH_DEC_DATA1_DEC_DATA_BMSK                                                0xff
#define HWIO_T_DBACK_FPACH_DEC_DATA1_DEC_DATA_SHFT                                                 0x0

#define HWIO_T_DBACK_FPACH_DEC_STAT_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00045078)
#define HWIO_T_DBACK_FPACH_DEC_STAT_RMSK                                                    0xffff0ff0
#define HWIO_T_DBACK_FPACH_DEC_STAT_IN          \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_STAT_ADDR, HWIO_T_DBACK_FPACH_DEC_STAT_RMSK)
#define HWIO_T_DBACK_FPACH_DEC_STAT_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_FPACH_DEC_STAT_ADDR, m)
#define HWIO_T_DBACK_FPACH_DEC_STAT_ENERGY_METRIC_BMSK                                      0xffff0000
#define HWIO_T_DBACK_FPACH_DEC_STAT_ENERGY_METRIC_SHFT                                            0x10
#define HWIO_T_DBACK_FPACH_DEC_STAT_QUALITY_BIT_BMSK                                             0x800
#define HWIO_T_DBACK_FPACH_DEC_STAT_QUALITY_BIT_SHFT                                               0xb
#define HWIO_T_DBACK_FPACH_DEC_STAT_ERROR_CNT_BMSK                                               0x7f0
#define HWIO_T_DBACK_FPACH_DEC_STAT_ERROR_CNT_SHFT                                                 0x4

#define HWIO_T_DBACK_TEST_MEM_SEL_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004507c)
#define HWIO_T_DBACK_TEST_MEM_SEL_RMSK                                                             0x3
#define HWIO_T_DBACK_TEST_MEM_SEL_IN          \
        in_dword_masked(HWIO_T_DBACK_TEST_MEM_SEL_ADDR, HWIO_T_DBACK_TEST_MEM_SEL_RMSK)
#define HWIO_T_DBACK_TEST_MEM_SEL_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_TEST_MEM_SEL_ADDR, m)
#define HWIO_T_DBACK_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_T_DBACK_TEST_MEM_SEL_ADDR,v)
#define HWIO_T_DBACK_TEST_MEM_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_TEST_MEM_SEL_ADDR,m,v,HWIO_T_DBACK_TEST_MEM_SEL_IN)
#define HWIO_T_DBACK_TEST_MEM_SEL_DRM_RAM_SEL_BMSK                                                 0x2
#define HWIO_T_DBACK_TEST_MEM_SEL_DRM_RAM_SEL_SHFT                                                 0x1
#define HWIO_T_DBACK_TEST_MEM_SEL_WCB_RAM_SEL_BMSK                                                 0x1
#define HWIO_T_DBACK_TEST_MEM_SEL_WCB_RAM_SEL_SHFT                                                 0x0

#define HWIO_T_DBACK_TEST_BUS_SEL_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00045080)
#define HWIO_T_DBACK_TEST_BUS_SEL_RMSK                                                      0x8000003f
#define HWIO_T_DBACK_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_T_DBACK_TEST_BUS_SEL_ADDR, HWIO_T_DBACK_TEST_BUS_SEL_RMSK)
#define HWIO_T_DBACK_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_TEST_BUS_SEL_ADDR, m)
#define HWIO_T_DBACK_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_T_DBACK_TEST_BUS_SEL_ADDR,v)
#define HWIO_T_DBACK_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_TEST_BUS_SEL_ADDR,m,v,HWIO_T_DBACK_TEST_BUS_SEL_IN)
#define HWIO_T_DBACK_TEST_BUS_SEL_TEST_BUS_EN_BMSK                                          0x80000000
#define HWIO_T_DBACK_TEST_BUS_SEL_TEST_BUS_EN_SHFT                                                0x1f
#define HWIO_T_DBACK_TEST_BUS_SEL_SEL_BMSK                                                        0x3f
#define HWIO_T_DBACK_TEST_BUS_SEL_SEL_SHFT                                                         0x0

#define HWIO_T_DBACK_MEM_ADDR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00045084)
#define HWIO_T_DBACK_MEM_ADDR_RMSK                                                              0x1fff
#define HWIO_T_DBACK_MEM_ADDR_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_ADDR_ADDR, HWIO_T_DBACK_MEM_ADDR_RMSK)
#define HWIO_T_DBACK_MEM_ADDR_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_ADDR_ADDR, m)
#define HWIO_T_DBACK_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_ADDR_ADDR,v)
#define HWIO_T_DBACK_MEM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_ADDR_ADDR,m,v,HWIO_T_DBACK_MEM_ADDR_IN)
#define HWIO_T_DBACK_MEM_ADDR_ADDR_BMSK                                                         0x1fff
#define HWIO_T_DBACK_MEM_ADDR_ADDR_SHFT                                                            0x0

#define HWIO_T_DBACK_MEM_DATA0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00045088)
#define HWIO_T_DBACK_MEM_DATA0_RMSK                                                         0xffffffff
#define HWIO_T_DBACK_MEM_DATA0_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA0_ADDR, HWIO_T_DBACK_MEM_DATA0_RMSK)
#define HWIO_T_DBACK_MEM_DATA0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA0_ADDR, m)
#define HWIO_T_DBACK_MEM_DATA0_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_DATA0_ADDR,v)
#define HWIO_T_DBACK_MEM_DATA0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_DATA0_ADDR,m,v,HWIO_T_DBACK_MEM_DATA0_IN)
#define HWIO_T_DBACK_MEM_DATA0_DATA_31_0_BMSK                                               0xffffffff
#define HWIO_T_DBACK_MEM_DATA0_DATA_31_0_SHFT                                                      0x0

#define HWIO_T_DBACK_MEM_DATA1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0004508c)
#define HWIO_T_DBACK_MEM_DATA1_RMSK                                                         0xffffffff
#define HWIO_T_DBACK_MEM_DATA1_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA1_ADDR, HWIO_T_DBACK_MEM_DATA1_RMSK)
#define HWIO_T_DBACK_MEM_DATA1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA1_ADDR, m)
#define HWIO_T_DBACK_MEM_DATA1_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_DATA1_ADDR,v)
#define HWIO_T_DBACK_MEM_DATA1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_DATA1_ADDR,m,v,HWIO_T_DBACK_MEM_DATA1_IN)
#define HWIO_T_DBACK_MEM_DATA1_DATA_63_32_BMSK                                              0xffffffff
#define HWIO_T_DBACK_MEM_DATA1_DATA_63_32_SHFT                                                     0x0

#define HWIO_T_DBACK_MEM_DATA2_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00045090)
#define HWIO_T_DBACK_MEM_DATA2_RMSK                                                         0xffffffff
#define HWIO_T_DBACK_MEM_DATA2_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA2_ADDR, HWIO_T_DBACK_MEM_DATA2_RMSK)
#define HWIO_T_DBACK_MEM_DATA2_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA2_ADDR, m)
#define HWIO_T_DBACK_MEM_DATA2_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_DATA2_ADDR,v)
#define HWIO_T_DBACK_MEM_DATA2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_DATA2_ADDR,m,v,HWIO_T_DBACK_MEM_DATA2_IN)
#define HWIO_T_DBACK_MEM_DATA2_DATA_95_64_BMSK                                              0xffffffff
#define HWIO_T_DBACK_MEM_DATA2_DATA_95_64_SHFT                                                     0x0

#define HWIO_T_DBACK_MEM_DATA3_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00045094)
#define HWIO_T_DBACK_MEM_DATA3_RMSK                                                         0xffffffff
#define HWIO_T_DBACK_MEM_DATA3_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA3_ADDR, HWIO_T_DBACK_MEM_DATA3_RMSK)
#define HWIO_T_DBACK_MEM_DATA3_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA3_ADDR, m)
#define HWIO_T_DBACK_MEM_DATA3_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_DATA3_ADDR,v)
#define HWIO_T_DBACK_MEM_DATA3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_DATA3_ADDR,m,v,HWIO_T_DBACK_MEM_DATA3_IN)
#define HWIO_T_DBACK_MEM_DATA3_DATA_127_96_BMSK                                             0xffffffff
#define HWIO_T_DBACK_MEM_DATA3_DATA_127_96_SHFT                                                    0x0

#define HWIO_T_DBACK_MEM_DATA4_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00045098)
#define HWIO_T_DBACK_MEM_DATA4_RMSK                                                             0xffff
#define HWIO_T_DBACK_MEM_DATA4_IN          \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA4_ADDR, HWIO_T_DBACK_MEM_DATA4_RMSK)
#define HWIO_T_DBACK_MEM_DATA4_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_MEM_DATA4_ADDR, m)
#define HWIO_T_DBACK_MEM_DATA4_OUT(v)      \
        out_dword(HWIO_T_DBACK_MEM_DATA4_ADDR,v)
#define HWIO_T_DBACK_MEM_DATA4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_MEM_DATA4_ADDR,m,v,HWIO_T_DBACK_MEM_DATA4_IN)
#define HWIO_T_DBACK_MEM_DATA4_DATA_143_128_BMSK                                                0xffff
#define HWIO_T_DBACK_MEM_DATA4_DATA_143_128_SHFT                                                   0x0

#define HWIO_DINT_CFG_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x00046000)
#define HWIO_DINT_CFG_RMSK                                                                       0xfff
#define HWIO_DINT_CFG_OUT(v)      \
        out_dword(HWIO_DINT_CFG_ADDR,v)
#define HWIO_DINT_CFG_L_ODD_RAM_PAGE_SEL_BMSK                                                    0x800
#define HWIO_DINT_CFG_L_ODD_RAM_PAGE_SEL_SHFT                                                      0xb
#define HWIO_DINT_CFG_M_ODD_RAM_PAGE_SEL_BMSK                                                    0x400
#define HWIO_DINT_CFG_M_ODD_RAM_PAGE_SEL_SHFT                                                      0xa
#define HWIO_DINT_CFG_N_ODD_RAM_PAGE_SEL_BMSK                                                    0x200
#define HWIO_DINT_CFG_N_ODD_RAM_PAGE_SEL_SHFT                                                      0x9
#define HWIO_DINT_CFG_P_ODD_RAM_PAGE_SEL_BMSK                                                    0x100
#define HWIO_DINT_CFG_P_ODD_RAM_PAGE_SEL_SHFT                                                      0x8
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_BMSK                                                         0xff
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_SHFT                                                          0x0

#define HWIO_DINT_CHw_CFG_ADDR(w)                                                           (MODEM_TOP_REG_BASE      + 0x00046004 + 0x4 * (w))
#define HWIO_DINT_CHw_CFG_RMSK                                                                     0xc
#define HWIO_DINT_CHw_CFG_MAXw                                                                       2
#define HWIO_DINT_CHw_CFG_OUTI(w,val)    \
        out_dword(HWIO_DINT_CHw_CFG_ADDR(w),val)
#define HWIO_DINT_CHw_CFG_SYNC_CHAN_80M_BND_BMSK                                                   0x8
#define HWIO_DINT_CHw_CFG_SYNC_CHAN_80M_BND_SHFT                                                   0x3
#define HWIO_DINT_CHw_CFG_NEXT_20M_BND_BMSK                                                        0x4
#define HWIO_DINT_CHw_CFG_NEXT_20M_BND_SHFT                                                        0x2

#define HWIO_TD_BLOCK_SIZE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00046014)
#define HWIO_TD_BLOCK_SIZE_RMSK                                                                 0xffff
#define HWIO_TD_BLOCK_SIZE_OUT(v)      \
        out_dword(HWIO_TD_BLOCK_SIZE_ADDR,v)
#define HWIO_TD_BLOCK_SIZE_DATA_BMSK                                                            0xffff
#define HWIO_TD_BLOCK_SIZE_DATA_SHFT                                                               0x0

#define HWIO_TD_INTLV_CFG_LO_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00046018)
#define HWIO_TD_INTLV_CFG_LO_RMSK                                                                  0x7
#define HWIO_TD_INTLV_CFG_LO_OUT(v)      \
        out_dword(HWIO_TD_INTLV_CFG_LO_ADDR,v)
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_BMSK                                                        0x7
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_SHFT                                                        0x0

#define HWIO_TD_INTLV_CFG_HI_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004601c)
#define HWIO_TD_INTLV_CFG_HI_RMSK                                                               0xffff
#define HWIO_TD_INTLV_CFG_HI_OUT(v)      \
        out_dword(HWIO_TD_INTLV_CFG_HI_ADDR,v)
#define HWIO_TD_INTLV_CFG_HI_INTLV_COLS_BMSK                                                    0xff00
#define HWIO_TD_INTLV_CFG_HI_INTLV_COLS_SHFT                                                       0x8
#define HWIO_TD_INTLV_CFG_HI_INTLV_ROWS_BMSK                                                      0xff
#define HWIO_TD_INTLV_CFG_HI_INTLV_ROWS_SHFT                                                       0x0

#define HWIO_TD_INTLV_SIZE_LO_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00046020)
#define HWIO_TD_INTLV_SIZE_LO_RMSK                                                              0x1fff
#define HWIO_TD_INTLV_SIZE_LO_OUT(v)      \
        out_dword(HWIO_TD_INTLV_SIZE_LO_ADDR,v)
#define HWIO_TD_INTLV_SIZE_LO_TD_INTLV_LEN_X1_BMSK                                              0x1fff
#define HWIO_TD_INTLV_SIZE_LO_TD_INTLV_LEN_X1_SHFT                                                 0x0

#define HWIO_TD_PUNCT_LO_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00046024)
#define HWIO_TD_PUNCT_LO_RMSK                                                                   0xffff
#define HWIO_TD_PUNCT_LO_OUT(v)      \
        out_dword(HWIO_TD_PUNCT_LO_ADDR,v)
#define HWIO_TD_PUNCT_LO_PUNCT_PATTERN_BMSK                                                     0xff00
#define HWIO_TD_PUNCT_LO_PUNCT_PATTERN_SHFT                                                        0x8
#define HWIO_TD_PUNCT_LO_PUNCT_LENGTH_BMSK                                                        0xf8
#define HWIO_TD_PUNCT_LO_PUNCT_LENGTH_SHFT                                                         0x3
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_BMSK                                                        0x4
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_SHFT                                                        0x2
#define HWIO_TD_PUNCT_LO_CODE_RATE_BMSK                                                            0x3
#define HWIO_TD_PUNCT_LO_CODE_RATE_SHFT                                                            0x0

#define HWIO_TD_PUNCT_HI_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00046028)
#define HWIO_TD_PUNCT_HI_RMSK                                                                   0xffff
#define HWIO_TD_PUNCT_HI_OUT(v)      \
        out_dword(HWIO_TD_PUNCT_HI_ADDR,v)
#define HWIO_TD_PUNCT_HI_PUNCT_PATTERN_BMSK                                                     0xffff
#define HWIO_TD_PUNCT_HI_PUNCT_PATTERN_SHFT                                                        0x0

#define HWIO_DINT_PKT_OFFSET_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00046030)
#define HWIO_DINT_PKT_OFFSET_RMSK                                                                 0x7f
#define HWIO_DINT_PKT_OFFSET_OUT(v)      \
        out_dword(HWIO_DINT_PKT_OFFSET_ADDR,v)
#define HWIO_DINT_PKT_OFFSET_PACKET_OFFSET_BMSK                                                   0x78
#define HWIO_DINT_PKT_OFFSET_PACKET_OFFSET_SHFT                                                    0x3
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_BMSK                                                      0x7
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_SHFT                                                      0x0

#define HWIO_DINT_PKT_CFG_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046034)
#define HWIO_DINT_PKT_CFG_RMSK                                                                  0xffff
#define HWIO_DINT_PKT_CFG_IN          \
        in_dword_masked(HWIO_DINT_PKT_CFG_ADDR, HWIO_DINT_PKT_CFG_RMSK)
#define HWIO_DINT_PKT_CFG_INM(m)      \
        in_dword_masked(HWIO_DINT_PKT_CFG_ADDR, m)
#define HWIO_DINT_PKT_CFG_OUT(v)      \
        out_dword(HWIO_DINT_PKT_CFG_ADDR,v)
#define HWIO_DINT_PKT_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_PKT_CFG_ADDR,m,v,HWIO_DINT_PKT_CFG_IN)
#define HWIO_DINT_PKT_CFG_DINT_PKG_CFG_BMSK                                                     0xffff
#define HWIO_DINT_PKT_CFG_DINT_PKG_CFG_SHFT                                                        0x0

#define HWIO_DINT_TASK_OFFSET_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00046038)
#define HWIO_DINT_TASK_OFFSET_RMSK                                                                0x7f
#define HWIO_DINT_TASK_OFFSET_OUT(v)      \
        out_dword(HWIO_DINT_TASK_OFFSET_ADDR,v)
#define HWIO_DINT_TASK_OFFSET_DATA1_BMSK                                                          0x60
#define HWIO_DINT_TASK_OFFSET_DATA1_SHFT                                                           0x5
#define HWIO_DINT_TASK_OFFSET_DATA2_BMSK                                                          0x1e
#define HWIO_DINT_TASK_OFFSET_DATA2_SHFT                                                           0x1
#define HWIO_DINT_TASK_OFFSET_DATA3_BMSK                                                           0x1
#define HWIO_DINT_TASK_OFFSET_DATA3_SHFT                                                           0x0

#define HWIO_DINT_TASK_LIST_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0004603c)
#define HWIO_DINT_TASK_LIST_RMSK                                                                0xffff
#define HWIO_DINT_TASK_LIST_IN          \
        in_dword_masked(HWIO_DINT_TASK_LIST_ADDR, HWIO_DINT_TASK_LIST_RMSK)
#define HWIO_DINT_TASK_LIST_INM(m)      \
        in_dword_masked(HWIO_DINT_TASK_LIST_ADDR, m)
#define HWIO_DINT_TASK_LIST_OUT(v)      \
        out_dword(HWIO_DINT_TASK_LIST_ADDR,v)
#define HWIO_DINT_TASK_LIST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_TASK_LIST_ADDR,m,v,HWIO_DINT_TASK_LIST_IN)
#define HWIO_DINT_TASK_LIST_DINT_TASK_LIST_BMSK                                                 0xffff
#define HWIO_DINT_TASK_LIST_DINT_TASK_LIST_SHFT                                                    0x0

#define HWIO_TST_SYNC_DINT_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00046040)
#define HWIO_TST_SYNC_DINT_RMSK                                                                 0x7ff7
#define HWIO_TST_SYNC_DINT_OUT(v)      \
        out_dword(HWIO_TST_SYNC_DINT_ADDR,v)
#define HWIO_TST_SYNC_DINT_TD_SYNC_BMSK                                                         0x4000
#define HWIO_TST_SYNC_DINT_TD_SYNC_SHFT                                                            0xe
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM1_REQ_BMSK                                               0x2000
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM1_REQ_SHFT                                                  0xd
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM0_REQ_BMSK                                               0x1000
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM0_REQ_SHFT                                                  0xc
#define HWIO_TST_SYNC_DINT_TD_DEINT_RESET_BMSK                                                   0x800
#define HWIO_TST_SYNC_DINT_TD_DEINT_RESET_SHFT                                                     0xb
#define HWIO_TST_SYNC_DINT_TD_DEINT_ADDR_SKIP_BMSK                                               0x400
#define HWIO_TST_SYNC_DINT_TD_DEINT_ADDR_SKIP_SHFT                                                 0xa
#define HWIO_TST_SYNC_DINT_TD_DEINT_STROBE_BMSK                                                  0x200
#define HWIO_TST_SYNC_DINT_TD_DEINT_STROBE_SHFT                                                    0x9
#define HWIO_TST_SYNC_DINT_TD_DONE_BMSK                                                          0x100
#define HWIO_TST_SYNC_DINT_TD_DONE_SHFT                                                            0x8
#define HWIO_TST_SYNC_DINT_VD_SYNC_BMSK                                                           0x80
#define HWIO_TST_SYNC_DINT_VD_SYNC_SHFT                                                            0x7
#define HWIO_TST_SYNC_DINT_SYMS_ACK_BMSK                                                          0x40
#define HWIO_TST_SYNC_DINT_SYMS_ACK_SHFT                                                           0x6
#define HWIO_TST_SYNC_DINT_VD_DONE_BMSK                                                           0x20
#define HWIO_TST_SYNC_DINT_VD_DONE_SHFT                                                            0x5
#define HWIO_TST_SYNC_DINT_SYNC80_BMSK                                                            0x10
#define HWIO_TST_SYNC_DINT_SYNC80_SHFT                                                             0x4
#define HWIO_TST_SYNC_DINT_SYNC20_BMSK                                                             0x4
#define HWIO_TST_SYNC_DINT_SYNC20_SHFT                                                             0x2
#define HWIO_TST_SYNC_DINT_SYNC5_BMSK                                                              0x2
#define HWIO_TST_SYNC_DINT_SYNC5_SHFT                                                              0x1
#define HWIO_TST_SYNC_DINT_SYNC_SLOT_BMSK                                                          0x1
#define HWIO_TST_SYNC_DINT_SYNC_SLOT_SHFT                                                          0x0

#define HWIO_TST_CH0_SYMS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046044)
#define HWIO_TST_CH0_SYMS_RMSK                                                                   0xfff
#define HWIO_TST_CH0_SYMS_OUT(v)      \
        out_dword(HWIO_TST_CH0_SYMS_ADDR,v)
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_Q_BMSK                                                   0xfc0
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_Q_SHFT                                                     0x6
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_I_BMSK                                                    0x3f
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_I_SHFT                                                     0x0

#define HWIO_TST_CH1_SYMS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046048)
#define HWIO_TST_CH1_SYMS_RMSK                                                                   0xfff
#define HWIO_TST_CH1_SYMS_OUT(v)      \
        out_dword(HWIO_TST_CH1_SYMS_ADDR,v)
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_Q_BMSK                                                   0xfc0
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_Q_SHFT                                                     0x6
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_I_BMSK                                                    0x3f
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_I_SHFT                                                     0x0

#define HWIO_TST_CH2_SYMS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0004604c)
#define HWIO_TST_CH2_SYMS_RMSK                                                                   0xfff
#define HWIO_TST_CH2_SYMS_OUT(v)      \
        out_dword(HWIO_TST_CH2_SYMS_ADDR,v)
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_Q_BMSK                                                   0xfc0
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_Q_SHFT                                                     0x6
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_I_BMSK                                                    0x3f
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_I_SHFT                                                     0x0

#define HWIO_TST_SEL_DINT_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046054)
#define HWIO_TST_SEL_DINT_RMSK                                                                    0x1f
#define HWIO_TST_SEL_DINT_OUT(v)      \
        out_dword(HWIO_TST_SEL_DINT_ADDR,v)
#define HWIO_TST_SEL_DINT_TST_Q_CHAN_EN_BMSK                                                      0x10
#define HWIO_TST_SEL_DINT_TST_Q_CHAN_EN_SHFT                                                       0x4
#define HWIO_TST_SEL_DINT_TST_SEL_OB_BMSK                                                          0x8
#define HWIO_TST_SEL_DINT_TST_SEL_OB_SHFT                                                          0x3
#define HWIO_TST_SEL_DINT_TST_SEL_TD_BMSK                                                          0x4
#define HWIO_TST_SEL_DINT_TST_SEL_TD_SHFT                                                          0x2
#define HWIO_TST_SEL_DINT_TST_SEL_VD_BMSK                                                          0x2
#define HWIO_TST_SEL_DINT_TST_SEL_VD_SHFT                                                          0x1
#define HWIO_TST_SEL_DINT_TST_SEL_DEM_LOC_BMSK                                                     0x1
#define HWIO_TST_SEL_DINT_TST_SEL_DEM_LOC_SHFT                                                     0x0

#define HWIO_DINT_OTD_CFG_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046058)
#define HWIO_DINT_OTD_CFG_RMSK                                                                     0x3
#define HWIO_DINT_OTD_CFG_IN          \
        in_dword_masked(HWIO_DINT_OTD_CFG_ADDR, HWIO_DINT_OTD_CFG_RMSK)
#define HWIO_DINT_OTD_CFG_INM(m)      \
        in_dword_masked(HWIO_DINT_OTD_CFG_ADDR, m)
#define HWIO_DINT_OTD_CFG_OUT(v)      \
        out_dword(HWIO_DINT_OTD_CFG_ADDR,v)
#define HWIO_DINT_OTD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_OTD_CFG_ADDR,m,v,HWIO_DINT_OTD_CFG_IN)
#define HWIO_DINT_OTD_CFG_OTD_SEL_BMSK                                                             0x2
#define HWIO_DINT_OTD_CFG_OTD_SEL_SHFT                                                             0x1
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_BMSK                                                       0x1
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_SHFT                                                       0x0

#define HWIO_TST_SYS_TIME_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00046070)
#define HWIO_TST_SYS_TIME_RMSK                                                                  0x1fff
#define HWIO_TST_SYS_TIME_IN          \
        in_dword_masked(HWIO_TST_SYS_TIME_ADDR, HWIO_TST_SYS_TIME_RMSK)
#define HWIO_TST_SYS_TIME_INM(m)      \
        in_dword_masked(HWIO_TST_SYS_TIME_ADDR, m)
#define HWIO_TST_SYS_TIME_OUT(v)      \
        out_dword(HWIO_TST_SYS_TIME_ADDR,v)
#define HWIO_TST_SYS_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TST_SYS_TIME_ADDR,m,v,HWIO_TST_SYS_TIME_IN)
#define HWIO_TST_SYS_TIME_TST_SYS_TIME_BMSK                                                     0x1fff
#define HWIO_TST_SYS_TIME_TST_SYS_TIME_SHFT                                                        0x0

#define HWIO_DEINT_DBG_BUS_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00046074)
#define HWIO_DEINT_DBG_BUS_CTL_RMSK                                                               0x3f
#define HWIO_DEINT_DBG_BUS_CTL_IN          \
        in_dword_masked(HWIO_DEINT_DBG_BUS_CTL_ADDR, HWIO_DEINT_DBG_BUS_CTL_RMSK)
#define HWIO_DEINT_DBG_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_DEINT_DBG_BUS_CTL_ADDR, m)
#define HWIO_DEINT_DBG_BUS_CTL_OUT(v)      \
        out_dword(HWIO_DEINT_DBG_BUS_CTL_ADDR,v)
#define HWIO_DEINT_DBG_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEINT_DBG_BUS_CTL_ADDR,m,v,HWIO_DEINT_DBG_BUS_CTL_IN)
#define HWIO_DEINT_DBG_BUS_CTL_DBG_MODE_BMSK                                                      0x3e
#define HWIO_DEINT_DBG_BUS_CTL_DBG_MODE_SHFT                                                       0x1
#define HWIO_DEINT_DBG_BUS_CTL_DBG_BUS_OUT_EN_BMSK                                                 0x1
#define HWIO_DEINT_DBG_BUS_CTL_DBG_BUS_OUT_EN_SHFT                                                 0x0

#define HWIO_DEC_CLR_INT_STATUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00046084)
#define HWIO_DEC_CLR_INT_STATUS_RMSK                                                               0x3
#define HWIO_DEC_CLR_INT_STATUS_OUT(v)      \
        out_dword(HWIO_DEC_CLR_INT_STATUS_ADDR,v)
#define HWIO_DEC_CLR_INT_STATUS_VD_CLR_STATUS_BMSK                                                 0x2
#define HWIO_DEC_CLR_INT_STATUS_VD_CLR_STATUS_SHFT                                                 0x1
#define HWIO_DEC_CLR_INT_STATUS_TD_CLR_STATUS_BMSK                                                 0x1
#define HWIO_DEC_CLR_INT_STATUS_TD_CLR_STATUS_SHFT                                                 0x0

#define HWIO_DEINT_CLK_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00046088)
#define HWIO_DEINT_CLK_STATUS_RMSK                                                                 0xf
#define HWIO_DEINT_CLK_STATUS_IN          \
        in_dword_masked(HWIO_DEINT_CLK_STATUS_ADDR, HWIO_DEINT_CLK_STATUS_RMSK)
#define HWIO_DEINT_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEINT_CLK_STATUS_ADDR, m)
#define HWIO_DEINT_CLK_STATUS_CLK_MODEM_IS_OFF_BMSK                                                0xf
#define HWIO_DEINT_CLK_STATUS_CLK_MODEM_IS_OFF_SHFT                                                0x0

#define HWIO_DEC_DONE_INT_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004608c)
#define HWIO_DEC_DONE_INT_STATUS_RMSK                                                              0x3
#define HWIO_DEC_DONE_INT_STATUS_IN          \
        in_dword_masked(HWIO_DEC_DONE_INT_STATUS_ADDR, HWIO_DEC_DONE_INT_STATUS_RMSK)
#define HWIO_DEC_DONE_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEC_DONE_INT_STATUS_ADDR, m)
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_BMSK                                               0x2
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_SHFT                                               0x1
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_BMSK                                               0x1
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_SHFT                                               0x0

#define HWIO_DEINT_TASK_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00046090)
#define HWIO_DEINT_TASK_STATUS_RMSK                                                             0x1e7f
#define HWIO_DEINT_TASK_STATUS_IN          \
        in_dword_masked(HWIO_DEINT_TASK_STATUS_ADDR, HWIO_DEINT_TASK_STATUS_RMSK)
#define HWIO_DEINT_TASK_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEINT_TASK_STATUS_ADDR, m)
#define HWIO_DEINT_TASK_STATUS_FCH_EGTH_DEC_DONE_BMSK                                           0x1000
#define HWIO_DEINT_TASK_STATUS_FCH_EGTH_DEC_DONE_SHFT                                              0xc
#define HWIO_DEINT_TASK_STATUS_FCH_QRTR_DEC_DONE_BMSK                                            0x800
#define HWIO_DEINT_TASK_STATUS_FCH_QRTR_DEC_DONE_SHFT                                              0xb
#define HWIO_DEINT_TASK_STATUS_FCH_HALF_DEC_DONE_BMSK                                            0x400
#define HWIO_DEINT_TASK_STATUS_FCH_HALF_DEC_DONE_SHFT                                              0xa
#define HWIO_DEINT_TASK_STATUS_FCH_FULL_DEC_DONE_BMSK                                            0x200
#define HWIO_DEINT_TASK_STATUS_FCH_FULL_DEC_DONE_SHFT                                              0x9
#define HWIO_DEINT_TASK_STATUS_DEC_DONE_BMSK                                                      0x40
#define HWIO_DEINT_TASK_STATUS_DEC_DONE_SHFT                                                       0x6
#define HWIO_DEINT_TASK_STATUS_TASK_ID_BMSK                                                       0x3f
#define HWIO_DEINT_TASK_STATUS_TASK_ID_SHFT                                                        0x0

#define HWIO_DEINT_FRMHYP_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00046094)
#define HWIO_DEINT_FRMHYP_STATUS_RMSK                                                            0xfff
#define HWIO_DEINT_FRMHYP_STATUS_IN          \
        in_dword_masked(HWIO_DEINT_FRMHYP_STATUS_ADDR, HWIO_DEINT_FRMHYP_STATUS_RMSK)
#define HWIO_DEINT_FRMHYP_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEINT_FRMHYP_STATUS_ADDR, m)
#define HWIO_DEINT_FRMHYP_STATUS_DATA1_BMSK                                                      0xf00
#define HWIO_DEINT_FRMHYP_STATUS_DATA1_SHFT                                                        0x8
#define HWIO_DEINT_FRMHYP_STATUS_DATA2_BMSK                                                       0xf0
#define HWIO_DEINT_FRMHYP_STATUS_DATA2_SHFT                                                        0x4
#define HWIO_DEINT_FRMHYP_STATUS_DATA3_BMSK                                                        0xf
#define HWIO_DEINT_FRMHYP_STATUS_DATA3_SHFT                                                        0x0

#define HWIO_DINT_VD_RD_ADDR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00046098)
#define HWIO_DINT_VD_RD_ADDR_RMSK                                                               0xffff
#define HWIO_DINT_VD_RD_ADDR_IN          \
        in_dword_masked(HWIO_DINT_VD_RD_ADDR_ADDR, HWIO_DINT_VD_RD_ADDR_RMSK)
#define HWIO_DINT_VD_RD_ADDR_INM(m)      \
        in_dword_masked(HWIO_DINT_VD_RD_ADDR_ADDR, m)
#define HWIO_DINT_VD_RD_ADDR_DATA_BMSK                                                          0xffff
#define HWIO_DINT_VD_RD_ADDR_DATA_SHFT                                                             0x0

#define HWIO_DINT_FCH_CFG0_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0004609c)
#define HWIO_DINT_FCH_CFG0_RMSK                                                                    0xf
#define HWIO_DINT_FCH_CFG0_IN          \
        in_dword_masked(HWIO_DINT_FCH_CFG0_ADDR, HWIO_DINT_FCH_CFG0_RMSK)
#define HWIO_DINT_FCH_CFG0_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_CFG0_ADDR, m)
#define HWIO_DINT_FCH_CFG0_OUT(v)      \
        out_dword(HWIO_DINT_FCH_CFG0_ADDR,v)
#define HWIO_DINT_FCH_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_CFG0_ADDR,m,v,HWIO_DINT_FCH_CFG0_IN)
#define HWIO_DINT_FCH_CFG0_RD_VD_LIN_ADDR_BMSK                                                     0x8
#define HWIO_DINT_FCH_CFG0_RD_VD_LIN_ADDR_SHFT                                                     0x3
#define HWIO_DINT_FCH_CFG0_CHAN_ID_BMSK                                                            0x6
#define HWIO_DINT_FCH_CFG0_CHAN_ID_SHFT                                                            0x1
#define HWIO_DINT_FCH_CFG0_CHAINBACK_DEPTH_BMSK                                                    0x1
#define HWIO_DINT_FCH_CFG0_CHAINBACK_DEPTH_SHFT                                                    0x0

#define HWIO_DINT_FCH_CFG1_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x000460a0)
#define HWIO_DINT_FCH_CFG1_RMSK                                                             0x1fffffff
#define HWIO_DINT_FCH_CFG1_IN          \
        in_dword_masked(HWIO_DINT_FCH_CFG1_ADDR, HWIO_DINT_FCH_CFG1_RMSK)
#define HWIO_DINT_FCH_CFG1_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_CFG1_ADDR, m)
#define HWIO_DINT_FCH_CFG1_OUT(v)      \
        out_dword(HWIO_DINT_FCH_CFG1_ADDR,v)
#define HWIO_DINT_FCH_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_CFG1_ADDR,m,v,HWIO_DINT_FCH_CFG1_IN)
#define HWIO_DINT_FCH_CFG1_LTU_LEN_BMSK                                                     0x1ff00000
#define HWIO_DINT_FCH_CFG1_LTU_LEN_SHFT                                                           0x14
#define HWIO_DINT_FCH_CFG1_NUM_LTU_FRM_BMSK                                                    0xf0000
#define HWIO_DINT_FCH_CFG1_NUM_LTU_FRM_SHFT                                                       0x10
#define HWIO_DINT_FCH_CFG1_LTU_CRC_BMSK                                                         0xffff
#define HWIO_DINT_FCH_CFG1_LTU_CRC_SHFT                                                            0x0

#define HWIO_DINT_FCH_TRIGGER_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000460a4)
#define HWIO_DINT_FCH_TRIGGER_RMSK                                                            0x3ff3ff
#define HWIO_DINT_FCH_TRIGGER_IN          \
        in_dword_masked(HWIO_DINT_FCH_TRIGGER_ADDR, HWIO_DINT_FCH_TRIGGER_RMSK)
#define HWIO_DINT_FCH_TRIGGER_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_TRIGGER_ADDR, m)
#define HWIO_DINT_FCH_TRIGGER_OUT(v)      \
        out_dword(HWIO_DINT_FCH_TRIGGER_ADDR,v)
#define HWIO_DINT_FCH_TRIGGER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_TRIGGER_ADDR,m,v,HWIO_DINT_FCH_TRIGGER_IN)
#define HWIO_DINT_FCH_TRIGGER_FCH_RAM_RD_BANK_BMSK                                            0x200000
#define HWIO_DINT_FCH_TRIGGER_FCH_RAM_RD_BANK_SHFT                                                0x15
#define HWIO_DINT_FCH_TRIGGER_TRIGGER_BMSK                                                    0x100000
#define HWIO_DINT_FCH_TRIGGER_TRIGGER_SHFT                                                        0x14
#define HWIO_DINT_FCH_TRIGGER_FCH_FULL_HYP_DEC_INT_EN_BMSK                                     0x80000
#define HWIO_DINT_FCH_TRIGGER_FCH_FULL_HYP_DEC_INT_EN_SHFT                                        0x13
#define HWIO_DINT_FCH_TRIGGER_FCH_HALF_HYP_DEC_INT_EN_BMSK                                     0x40000
#define HWIO_DINT_FCH_TRIGGER_FCH_HALF_HYP_DEC_INT_EN_SHFT                                        0x12
#define HWIO_DINT_FCH_TRIGGER_FCH_QRTR_HYP_DEC_INT_EN_BMSK                                     0x20000
#define HWIO_DINT_FCH_TRIGGER_FCH_QRTR_HYP_DEC_INT_EN_SHFT                                        0x11
#define HWIO_DINT_FCH_TRIGGER_FCH_EGTH_HYP_DEC_INT_EN_BMSK                                     0x10000
#define HWIO_DINT_FCH_TRIGGER_FCH_EGTH_HYP_DEC_INT_EN_SHFT                                        0x10
#define HWIO_DINT_FCH_TRIGGER_FCH_FULL_HYP_EN_BMSK                                              0x8000
#define HWIO_DINT_FCH_TRIGGER_FCH_FULL_HYP_EN_SHFT                                                 0xf
#define HWIO_DINT_FCH_TRIGGER_FCH_HALF_HYP_EN_BMSK                                              0x4000
#define HWIO_DINT_FCH_TRIGGER_FCH_HALF_HYP_EN_SHFT                                                 0xe
#define HWIO_DINT_FCH_TRIGGER_FCH_QRTR_HYP_EN_BMSK                                              0x2000
#define HWIO_DINT_FCH_TRIGGER_FCH_QRTR_HYP_EN_SHFT                                                 0xd
#define HWIO_DINT_FCH_TRIGGER_FCH_EGTH_HYP_EN_BMSK                                              0x1000
#define HWIO_DINT_FCH_TRIGGER_FCH_EGTH_HYP_EN_SHFT                                                 0xc
#define HWIO_DINT_FCH_TRIGGER_VALID_SYM_SIZE_BMSK                                                0x3ff
#define HWIO_DINT_FCH_TRIGGER_VALID_SYM_SIZE_SHFT                                                  0x0

#define HWIO_DINT_FCH_WR_BANK_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000460a8)
#define HWIO_DINT_FCH_WR_BANK_RMSK                                                                 0x1
#define HWIO_DINT_FCH_WR_BANK_IN          \
        in_dword_masked(HWIO_DINT_FCH_WR_BANK_ADDR, HWIO_DINT_FCH_WR_BANK_RMSK)
#define HWIO_DINT_FCH_WR_BANK_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_WR_BANK_ADDR, m)
#define HWIO_DINT_FCH_WR_BANK_FCH_RAM_WR_BANK_BMSK                                                 0x1
#define HWIO_DINT_FCH_WR_BANK_FCH_RAM_WR_BANK_SHFT                                                 0x0

#define HWIO_DINT_FCH_EGTH_HYP_CFG0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460ac)
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_RMSK                                                     0xfff7fff
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_IN          \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG0_ADDR, HWIO_DINT_FCH_EGTH_HYP_CFG0_RMSK)
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG0_ADDR, m)
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_OUT(v)      \
        out_dword(HWIO_DINT_FCH_EGTH_HYP_CFG0_ADDR,v)
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_EGTH_HYP_CFG0_ADDR,m,v,HWIO_DINT_FCH_EGTH_HYP_CFG0_IN)
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_CODE_RATE_BMSK                                           0xc000000
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_CODE_RATE_SHFT                                                0x1a
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_SYMBOL_REPEAT_BMSK                                       0x3000000
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_SYMBOL_REPEAT_SHFT                                            0x18
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_INTLV_COLS_BMSK                                           0xff0000
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_INTLV_COLS_SHFT                                               0x10
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_ROW_WIDTH_BMSK                                              0x7000
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_ROW_WIDTH_SHFT                                                 0xc
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_YM_THRESH_BMSK                                               0xf00
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_YM_THRESH_SHFT                                                 0x8
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_SMT_SCALAR_BMSK                                               0xff
#define HWIO_DINT_FCH_EGTH_HYP_CFG0_SMT_SCALAR_SHFT                                                0x0

#define HWIO_DINT_FCH_EGTH_HYP_CFG1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460b0)
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_RMSK                                                     0x3ff03ff
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_IN          \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG1_ADDR, HWIO_DINT_FCH_EGTH_HYP_CFG1_RMSK)
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG1_ADDR, m)
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_OUT(v)      \
        out_dword(HWIO_DINT_FCH_EGTH_HYP_CFG1_ADDR,v)
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_EGTH_HYP_CFG1_ADDR,m,v,HWIO_DINT_FCH_EGTH_HYP_CFG1_IN)
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_BLOCK_SIZE_BMSK                                          0x3ff0000
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_BLOCK_SIZE_SHFT                                               0x10
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_BMSK                                   0x3ff
#define HWIO_DINT_FCH_EGTH_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_SHFT                                     0x0

#define HWIO_DINT_FCH_EGTH_HYP_CFG2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460b4)
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_RMSK                                                    0x3fffffff
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_IN          \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG2_ADDR, HWIO_DINT_FCH_EGTH_HYP_CFG2_RMSK)
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG2_ADDR, m)
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_OUT(v)      \
        out_dword(HWIO_DINT_FCH_EGTH_HYP_CFG2_ADDR,v)
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_EGTH_HYP_CFG2_ADDR,m,v,HWIO_DINT_FCH_EGTH_HYP_CFG2_IN)
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_PUNCT_LENGTH_BMSK                                       0x3e000000
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_PUNCT_LENGTH_SHFT                                             0x19
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_PUNCT_PATTERN_BMSK                                       0x1ffffff
#define HWIO_DINT_FCH_EGTH_HYP_CFG2_PUNCT_PATTERN_SHFT                                             0x0

#define HWIO_DINT_FCH_EGTH_HYP_CFG3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460b8)
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_RMSK                                                      0xbfffff
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_IN          \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG3_ADDR, HWIO_DINT_FCH_EGTH_HYP_CFG3_RMSK)
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_EGTH_HYP_CFG3_ADDR, m)
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_OUT(v)      \
        out_dword(HWIO_DINT_FCH_EGTH_HYP_CFG3_ADDR,v)
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_EGTH_HYP_CFG3_ADDR,m,v,HWIO_DINT_FCH_EGTH_HYP_CFG3_IN)
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_FULL_TRACEBACK_BMSK                                       0x800000
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_FULL_TRACEBACK_SHFT                                           0x17
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_MTVA_MAX_PATH_BMSK                                        0x300000
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_MTVA_MAX_PATH_SHFT                                            0x14
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_MTVA_YM_THRESH_BMSK                                        0xf0000
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_MTVA_YM_THRESH_SHFT                                           0x10
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_PL_CRC_BMSK                                                 0xffff
#define HWIO_DINT_FCH_EGTH_HYP_CFG3_PL_CRC_SHFT                                                    0x0

#define HWIO_DINT_FCH_QRTR_HYP_CFG0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460bc)
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_RMSK                                                     0xfff7fff
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_IN          \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG0_ADDR, HWIO_DINT_FCH_QRTR_HYP_CFG0_RMSK)
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG0_ADDR, m)
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_OUT(v)      \
        out_dword(HWIO_DINT_FCH_QRTR_HYP_CFG0_ADDR,v)
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_QRTR_HYP_CFG0_ADDR,m,v,HWIO_DINT_FCH_QRTR_HYP_CFG0_IN)
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_CODE_RATE_BMSK                                           0xc000000
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_CODE_RATE_SHFT                                                0x1a
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_SYMBOL_REPEAT_BMSK                                       0x3000000
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_SYMBOL_REPEAT_SHFT                                            0x18
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_INTLV_COLS_BMSK                                           0xff0000
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_INTLV_COLS_SHFT                                               0x10
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_ROW_WIDTH_BMSK                                              0x7000
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_ROW_WIDTH_SHFT                                                 0xc
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_YM_THRESH_BMSK                                               0xf00
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_YM_THRESH_SHFT                                                 0x8
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_SMT_SCALAR_BMSK                                               0xff
#define HWIO_DINT_FCH_QRTR_HYP_CFG0_SMT_SCALAR_SHFT                                                0x0

#define HWIO_DINT_FCH_QRTR_HYP_CFG1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460c0)
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_RMSK                                                     0x3ff03ff
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_IN          \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG1_ADDR, HWIO_DINT_FCH_QRTR_HYP_CFG1_RMSK)
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG1_ADDR, m)
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_OUT(v)      \
        out_dword(HWIO_DINT_FCH_QRTR_HYP_CFG1_ADDR,v)
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_QRTR_HYP_CFG1_ADDR,m,v,HWIO_DINT_FCH_QRTR_HYP_CFG1_IN)
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_BLOCK_SIZE_BMSK                                          0x3ff0000
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_BLOCK_SIZE_SHFT                                               0x10
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_BMSK                                   0x3ff
#define HWIO_DINT_FCH_QRTR_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_SHFT                                     0x0

#define HWIO_DINT_FCH_QRTR_HYP_CFG2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460c4)
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_RMSK                                                    0x3fffffff
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_IN          \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG2_ADDR, HWIO_DINT_FCH_QRTR_HYP_CFG2_RMSK)
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG2_ADDR, m)
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_OUT(v)      \
        out_dword(HWIO_DINT_FCH_QRTR_HYP_CFG2_ADDR,v)
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_QRTR_HYP_CFG2_ADDR,m,v,HWIO_DINT_FCH_QRTR_HYP_CFG2_IN)
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_PUNCT_LENGTH_BMSK                                       0x3e000000
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_PUNCT_LENGTH_SHFT                                             0x19
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_PUNCT_PATTERN_BMSK                                       0x1ffffff
#define HWIO_DINT_FCH_QRTR_HYP_CFG2_PUNCT_PATTERN_SHFT                                             0x0

#define HWIO_DINT_FCH_QRTR_HYP_CFG3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460c8)
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_RMSK                                                      0xbfffff
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_IN          \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG3_ADDR, HWIO_DINT_FCH_QRTR_HYP_CFG3_RMSK)
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_QRTR_HYP_CFG3_ADDR, m)
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_OUT(v)      \
        out_dword(HWIO_DINT_FCH_QRTR_HYP_CFG3_ADDR,v)
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_QRTR_HYP_CFG3_ADDR,m,v,HWIO_DINT_FCH_QRTR_HYP_CFG3_IN)
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_FULL_TRACEBACK_BMSK                                       0x800000
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_FULL_TRACEBACK_SHFT                                           0x17
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_MTVA_MAX_PATH_BMSK                                        0x300000
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_MTVA_MAX_PATH_SHFT                                            0x14
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_MTVA_YM_THRESH_BMSK                                        0xf0000
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_MTVA_YM_THRESH_SHFT                                           0x10
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_PL_CRC_BMSK                                                 0xffff
#define HWIO_DINT_FCH_QRTR_HYP_CFG3_PL_CRC_SHFT                                                    0x0

#define HWIO_DINT_FCH_HALF_HYP_CFG0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460cc)
#define HWIO_DINT_FCH_HALF_HYP_CFG0_RMSK                                                     0xfff7fff
#define HWIO_DINT_FCH_HALF_HYP_CFG0_IN          \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG0_ADDR, HWIO_DINT_FCH_HALF_HYP_CFG0_RMSK)
#define HWIO_DINT_FCH_HALF_HYP_CFG0_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG0_ADDR, m)
#define HWIO_DINT_FCH_HALF_HYP_CFG0_OUT(v)      \
        out_dword(HWIO_DINT_FCH_HALF_HYP_CFG0_ADDR,v)
#define HWIO_DINT_FCH_HALF_HYP_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_HALF_HYP_CFG0_ADDR,m,v,HWIO_DINT_FCH_HALF_HYP_CFG0_IN)
#define HWIO_DINT_FCH_HALF_HYP_CFG0_CODE_RATE_BMSK                                           0xc000000
#define HWIO_DINT_FCH_HALF_HYP_CFG0_CODE_RATE_SHFT                                                0x1a
#define HWIO_DINT_FCH_HALF_HYP_CFG0_SYMBOL_REPEAT_BMSK                                       0x3000000
#define HWIO_DINT_FCH_HALF_HYP_CFG0_SYMBOL_REPEAT_SHFT                                            0x18
#define HWIO_DINT_FCH_HALF_HYP_CFG0_INTLV_COLS_BMSK                                           0xff0000
#define HWIO_DINT_FCH_HALF_HYP_CFG0_INTLV_COLS_SHFT                                               0x10
#define HWIO_DINT_FCH_HALF_HYP_CFG0_ROW_WIDTH_BMSK                                              0x7000
#define HWIO_DINT_FCH_HALF_HYP_CFG0_ROW_WIDTH_SHFT                                                 0xc
#define HWIO_DINT_FCH_HALF_HYP_CFG0_YM_THRESH_BMSK                                               0xf00
#define HWIO_DINT_FCH_HALF_HYP_CFG0_YM_THRESH_SHFT                                                 0x8
#define HWIO_DINT_FCH_HALF_HYP_CFG0_SMT_SCALAR_BMSK                                               0xff
#define HWIO_DINT_FCH_HALF_HYP_CFG0_SMT_SCALAR_SHFT                                                0x0

#define HWIO_DINT_FCH_HALF_HYP_CFG1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460d0)
#define HWIO_DINT_FCH_HALF_HYP_CFG1_RMSK                                                     0x3ff03ff
#define HWIO_DINT_FCH_HALF_HYP_CFG1_IN          \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG1_ADDR, HWIO_DINT_FCH_HALF_HYP_CFG1_RMSK)
#define HWIO_DINT_FCH_HALF_HYP_CFG1_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG1_ADDR, m)
#define HWIO_DINT_FCH_HALF_HYP_CFG1_OUT(v)      \
        out_dword(HWIO_DINT_FCH_HALF_HYP_CFG1_ADDR,v)
#define HWIO_DINT_FCH_HALF_HYP_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_HALF_HYP_CFG1_ADDR,m,v,HWIO_DINT_FCH_HALF_HYP_CFG1_IN)
#define HWIO_DINT_FCH_HALF_HYP_CFG1_BLOCK_SIZE_BMSK                                          0x3ff0000
#define HWIO_DINT_FCH_HALF_HYP_CFG1_BLOCK_SIZE_SHFT                                               0x10
#define HWIO_DINT_FCH_HALF_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_BMSK                                   0x3ff
#define HWIO_DINT_FCH_HALF_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_SHFT                                     0x0

#define HWIO_DINT_FCH_HALF_HYP_CFG2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460d4)
#define HWIO_DINT_FCH_HALF_HYP_CFG2_RMSK                                                    0x3fffffff
#define HWIO_DINT_FCH_HALF_HYP_CFG2_IN          \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG2_ADDR, HWIO_DINT_FCH_HALF_HYP_CFG2_RMSK)
#define HWIO_DINT_FCH_HALF_HYP_CFG2_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG2_ADDR, m)
#define HWIO_DINT_FCH_HALF_HYP_CFG2_OUT(v)      \
        out_dword(HWIO_DINT_FCH_HALF_HYP_CFG2_ADDR,v)
#define HWIO_DINT_FCH_HALF_HYP_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_HALF_HYP_CFG2_ADDR,m,v,HWIO_DINT_FCH_HALF_HYP_CFG2_IN)
#define HWIO_DINT_FCH_HALF_HYP_CFG2_PUNCT_LENGTH_BMSK                                       0x3e000000
#define HWIO_DINT_FCH_HALF_HYP_CFG2_PUNCT_LENGTH_SHFT                                             0x19
#define HWIO_DINT_FCH_HALF_HYP_CFG2_PUNCT_PATTERN_BMSK                                       0x1ffffff
#define HWIO_DINT_FCH_HALF_HYP_CFG2_PUNCT_PATTERN_SHFT                                             0x0

#define HWIO_DINT_FCH_HALF_HYP_CFG3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460d8)
#define HWIO_DINT_FCH_HALF_HYP_CFG3_RMSK                                                      0xbfffff
#define HWIO_DINT_FCH_HALF_HYP_CFG3_IN          \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG3_ADDR, HWIO_DINT_FCH_HALF_HYP_CFG3_RMSK)
#define HWIO_DINT_FCH_HALF_HYP_CFG3_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_HALF_HYP_CFG3_ADDR, m)
#define HWIO_DINT_FCH_HALF_HYP_CFG3_OUT(v)      \
        out_dword(HWIO_DINT_FCH_HALF_HYP_CFG3_ADDR,v)
#define HWIO_DINT_FCH_HALF_HYP_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_HALF_HYP_CFG3_ADDR,m,v,HWIO_DINT_FCH_HALF_HYP_CFG3_IN)
#define HWIO_DINT_FCH_HALF_HYP_CFG3_FULL_TRACEBACK_BMSK                                       0x800000
#define HWIO_DINT_FCH_HALF_HYP_CFG3_FULL_TRACEBACK_SHFT                                           0x17
#define HWIO_DINT_FCH_HALF_HYP_CFG3_MTVA_MAX_PATH_BMSK                                        0x300000
#define HWIO_DINT_FCH_HALF_HYP_CFG3_MTVA_MAX_PATH_SHFT                                            0x14
#define HWIO_DINT_FCH_HALF_HYP_CFG3_MTVA_YM_THRESH_BMSK                                        0xf0000
#define HWIO_DINT_FCH_HALF_HYP_CFG3_MTVA_YM_THRESH_SHFT                                           0x10
#define HWIO_DINT_FCH_HALF_HYP_CFG3_PL_CRC_BMSK                                                 0xffff
#define HWIO_DINT_FCH_HALF_HYP_CFG3_PL_CRC_SHFT                                                    0x0

#define HWIO_DINT_FCH_FULL_HYP_CFG0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460dc)
#define HWIO_DINT_FCH_FULL_HYP_CFG0_RMSK                                                     0xfff7fff
#define HWIO_DINT_FCH_FULL_HYP_CFG0_IN          \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG0_ADDR, HWIO_DINT_FCH_FULL_HYP_CFG0_RMSK)
#define HWIO_DINT_FCH_FULL_HYP_CFG0_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG0_ADDR, m)
#define HWIO_DINT_FCH_FULL_HYP_CFG0_OUT(v)      \
        out_dword(HWIO_DINT_FCH_FULL_HYP_CFG0_ADDR,v)
#define HWIO_DINT_FCH_FULL_HYP_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_FULL_HYP_CFG0_ADDR,m,v,HWIO_DINT_FCH_FULL_HYP_CFG0_IN)
#define HWIO_DINT_FCH_FULL_HYP_CFG0_CODE_RATE_BMSK                                           0xc000000
#define HWIO_DINT_FCH_FULL_HYP_CFG0_CODE_RATE_SHFT                                                0x1a
#define HWIO_DINT_FCH_FULL_HYP_CFG0_SYMBOL_REPEAT_BMSK                                       0x3000000
#define HWIO_DINT_FCH_FULL_HYP_CFG0_SYMBOL_REPEAT_SHFT                                            0x18
#define HWIO_DINT_FCH_FULL_HYP_CFG0_INTLV_COLS_BMSK                                           0xff0000
#define HWIO_DINT_FCH_FULL_HYP_CFG0_INTLV_COLS_SHFT                                               0x10
#define HWIO_DINT_FCH_FULL_HYP_CFG0_ROW_WIDTH_BMSK                                              0x7000
#define HWIO_DINT_FCH_FULL_HYP_CFG0_ROW_WIDTH_SHFT                                                 0xc
#define HWIO_DINT_FCH_FULL_HYP_CFG0_YM_THRESH_BMSK                                               0xf00
#define HWIO_DINT_FCH_FULL_HYP_CFG0_YM_THRESH_SHFT                                                 0x8
#define HWIO_DINT_FCH_FULL_HYP_CFG0_SMT_SCALAR_BMSK                                               0xff
#define HWIO_DINT_FCH_FULL_HYP_CFG0_SMT_SCALAR_SHFT                                                0x0

#define HWIO_DINT_FCH_FULL_HYP_CFG1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460e0)
#define HWIO_DINT_FCH_FULL_HYP_CFG1_RMSK                                                     0x3ff03ff
#define HWIO_DINT_FCH_FULL_HYP_CFG1_IN          \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG1_ADDR, HWIO_DINT_FCH_FULL_HYP_CFG1_RMSK)
#define HWIO_DINT_FCH_FULL_HYP_CFG1_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG1_ADDR, m)
#define HWIO_DINT_FCH_FULL_HYP_CFG1_OUT(v)      \
        out_dword(HWIO_DINT_FCH_FULL_HYP_CFG1_ADDR,v)
#define HWIO_DINT_FCH_FULL_HYP_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_FULL_HYP_CFG1_ADDR,m,v,HWIO_DINT_FCH_FULL_HYP_CFG1_IN)
#define HWIO_DINT_FCH_FULL_HYP_CFG1_BLOCK_SIZE_BMSK                                          0x3ff0000
#define HWIO_DINT_FCH_FULL_HYP_CFG1_BLOCK_SIZE_SHFT                                               0x10
#define HWIO_DINT_FCH_FULL_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_BMSK                                   0x3ff
#define HWIO_DINT_FCH_FULL_HYP_CFG1_VD_OUTBUF_ADDR_OFFSET_SHFT                                     0x0

#define HWIO_DINT_FCH_FULL_HYP_CFG2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460e4)
#define HWIO_DINT_FCH_FULL_HYP_CFG2_RMSK                                                    0x3fffffff
#define HWIO_DINT_FCH_FULL_HYP_CFG2_IN          \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG2_ADDR, HWIO_DINT_FCH_FULL_HYP_CFG2_RMSK)
#define HWIO_DINT_FCH_FULL_HYP_CFG2_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG2_ADDR, m)
#define HWIO_DINT_FCH_FULL_HYP_CFG2_OUT(v)      \
        out_dword(HWIO_DINT_FCH_FULL_HYP_CFG2_ADDR,v)
#define HWIO_DINT_FCH_FULL_HYP_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_FULL_HYP_CFG2_ADDR,m,v,HWIO_DINT_FCH_FULL_HYP_CFG2_IN)
#define HWIO_DINT_FCH_FULL_HYP_CFG2_PUNCT_LENGTH_BMSK                                       0x3e000000
#define HWIO_DINT_FCH_FULL_HYP_CFG2_PUNCT_LENGTH_SHFT                                             0x19
#define HWIO_DINT_FCH_FULL_HYP_CFG2_PUNCT_PATTERN_BMSK                                       0x1ffffff
#define HWIO_DINT_FCH_FULL_HYP_CFG2_PUNCT_PATTERN_SHFT                                             0x0

#define HWIO_DINT_FCH_FULL_HYP_CFG3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000460e8)
#define HWIO_DINT_FCH_FULL_HYP_CFG3_RMSK                                                      0xbfffff
#define HWIO_DINT_FCH_FULL_HYP_CFG3_IN          \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG3_ADDR, HWIO_DINT_FCH_FULL_HYP_CFG3_RMSK)
#define HWIO_DINT_FCH_FULL_HYP_CFG3_INM(m)      \
        in_dword_masked(HWIO_DINT_FCH_FULL_HYP_CFG3_ADDR, m)
#define HWIO_DINT_FCH_FULL_HYP_CFG3_OUT(v)      \
        out_dword(HWIO_DINT_FCH_FULL_HYP_CFG3_ADDR,v)
#define HWIO_DINT_FCH_FULL_HYP_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DINT_FCH_FULL_HYP_CFG3_ADDR,m,v,HWIO_DINT_FCH_FULL_HYP_CFG3_IN)
#define HWIO_DINT_FCH_FULL_HYP_CFG3_FULL_TRACEBACK_BMSK                                       0x800000
#define HWIO_DINT_FCH_FULL_HYP_CFG3_FULL_TRACEBACK_SHFT                                           0x17
#define HWIO_DINT_FCH_FULL_HYP_CFG3_MTVA_MAX_PATH_BMSK                                        0x300000
#define HWIO_DINT_FCH_FULL_HYP_CFG3_MTVA_MAX_PATH_SHFT                                            0x14
#define HWIO_DINT_FCH_FULL_HYP_CFG3_MTVA_YM_THRESH_BMSK                                        0xf0000
#define HWIO_DINT_FCH_FULL_HYP_CFG3_MTVA_YM_THRESH_SHFT                                           0x10
#define HWIO_DINT_FCH_FULL_HYP_CFG3_PL_CRC_BMSK                                                 0xffff
#define HWIO_DINT_FCH_FULL_HYP_CFG3_PL_CRC_SHFT                                                    0x0

#define HWIO_HDR_DINT_STATUS_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00047024)
#define HWIO_HDR_DINT_STATUS_RMSK                                                                  0x2
#define HWIO_HDR_DINT_STATUS_IN          \
        in_dword_masked(HWIO_HDR_DINT_STATUS_ADDR, HWIO_HDR_DINT_STATUS_RMSK)
#define HWIO_HDR_DINT_STATUS_INM(m)      \
        in_dword_masked(HWIO_HDR_DINT_STATUS_ADDR, m)
#define HWIO_HDR_DINT_STATUS_DEINT_ACTIVE_BMSK                                                     0x2
#define HWIO_HDR_DINT_STATUS_DEINT_ACTIVE_SHFT                                                     0x1

#define HWIO_HDR_DINT_DGB_BUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00047080)
#define HWIO_HDR_DINT_DGB_BUS_RMSK                                                                0x1e
#define HWIO_HDR_DINT_DGB_BUS_OUT(v)      \
        out_dword(HWIO_HDR_DINT_DGB_BUS_ADDR,v)
#define HWIO_HDR_DINT_DGB_BUS_DBG_BUS_SEL_BMSK                                                    0x1c
#define HWIO_HDR_DINT_DGB_BUS_DBG_BUS_SEL_SHFT                                                     0x2
#define HWIO_HDR_DINT_DGB_BUS_DBG_BUS_EN_BMSK                                                      0x2
#define HWIO_HDR_DINT_DGB_BUS_DBG_BUS_EN_SHFT                                                      0x1

#define HWIO_HDR_DINT_CLK_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00047084)
#define HWIO_HDR_DINT_CLK_STATUS_RMSK                                                              0x3
#define HWIO_HDR_DINT_CLK_STATUS_IN          \
        in_dword_masked(HWIO_HDR_DINT_CLK_STATUS_ADDR, HWIO_HDR_DINT_CLK_STATUS_RMSK)
#define HWIO_HDR_DINT_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_HDR_DINT_CLK_STATUS_ADDR, m)
#define HWIO_HDR_DINT_CLK_STATUS_HDEINT_BRIF_CLK_IS_OFF_BMSK                                       0x2
#define HWIO_HDR_DINT_CLK_STATUS_HDEINT_BRIF_CLK_IS_OFF_SHFT                                       0x1
#define HWIO_HDR_DINT_CLK_STATUS_HDEINT_CLK_IS_OFF_BMSK                                            0x1
#define HWIO_HDR_DINT_CLK_STATUS_HDEINT_CLK_IS_OFF_SHFT                                            0x0

#define HWIO_SVD_TBVD_CLK_STATUS_REG_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00048000)
#define HWIO_SVD_TBVD_CLK_STATUS_REG_RMSK                                                          0xf
#define HWIO_SVD_TBVD_CLK_STATUS_REG_IN          \
        in_dword_masked(HWIO_SVD_TBVD_CLK_STATUS_REG_ADDR, HWIO_SVD_TBVD_CLK_STATUS_REG_RMSK)
#define HWIO_SVD_TBVD_CLK_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_SVD_TBVD_CLK_STATUS_REG_ADDR, m)
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_UMTS_IF_STAT_CLK_STATUS_BMSK                              0x8
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_UMTS_IF_STAT_CLK_STATUS_SHFT                              0x3
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_UMTS_IF_MAIN_CLK_STATUS_BMSK                              0x4
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_UMTS_IF_MAIN_CLK_STATUS_SHFT                              0x2
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_CORE_CLK_STATUS_BMSK                                      0x2
#define HWIO_SVD_TBVD_CLK_STATUS_REG_SVD_CORE_CLK_STATUS_SHFT                                      0x1
#define HWIO_SVD_TBVD_CLK_STATUS_REG_TBVD_CLK_STATUS_BMSK                                          0x1
#define HWIO_SVD_TBVD_CLK_STATUS_REG_TBVD_CLK_STATUS_SHFT                                          0x0

#define HWIO_SVD_TBVD_HW_IDLE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00048004)
#define HWIO_SVD_TBVD_HW_IDLE_RMSK                                                                 0x3
#define HWIO_SVD_TBVD_HW_IDLE_IN          \
        in_dword_masked(HWIO_SVD_TBVD_HW_IDLE_ADDR, HWIO_SVD_TBVD_HW_IDLE_RMSK)
#define HWIO_SVD_TBVD_HW_IDLE_INM(m)      \
        in_dword_masked(HWIO_SVD_TBVD_HW_IDLE_ADDR, m)
#define HWIO_SVD_TBVD_HW_IDLE_SVD_IDLE_BMSK                                                        0x2
#define HWIO_SVD_TBVD_HW_IDLE_SVD_IDLE_SHFT                                                        0x1
#define HWIO_SVD_TBVD_HW_IDLE_TBVD_IDLE_BMSK                                                       0x1
#define HWIO_SVD_TBVD_HW_IDLE_TBVD_IDLE_SHFT                                                       0x0

#define HWIO_SVD_TBVD_TESTBUS_ENABLE_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00048008)
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_RMSK                                                    0xff0f007
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_IN          \
        in_dword_masked(HWIO_SVD_TBVD_TESTBUS_ENABLE_ADDR, HWIO_SVD_TBVD_TESTBUS_ENABLE_RMSK)
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_SVD_TBVD_TESTBUS_ENABLE_ADDR, m)
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_OUT(v)      \
        out_dword(HWIO_SVD_TBVD_TESTBUS_ENABLE_ADDR,v)
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SVD_TBVD_TESTBUS_ENABLE_ADDR,m,v,HWIO_SVD_TBVD_TESTBUS_ENABLE_IN)
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TASK_CTRL_TESTBUS_SEL_BMSK                         0xf000000
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TASK_CTRL_TESTBUS_SEL_SHFT                              0x18
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_SVD_TESTBUS_SEL_BMSK                                     0xf00000
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_SVD_TESTBUS_SEL_SHFT                                         0x14
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TESTBUS_SEL_BMSK                                      0xf000
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TESTBUS_SEL_SHFT                                         0xc
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TASK_CTRL_TESTBUS_EN_BMSK                                0x4
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TASK_CTRL_TESTBUS_EN_SHFT                                0x2
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_SVD_TESTBUS_EN_BMSK                                           0x2
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_SVD_TESTBUS_EN_SHFT                                           0x1
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TESTBUS_EN_BMSK                                          0x1
#define HWIO_SVD_TBVD_TESTBUS_ENABLE_TBVD_TESTBUS_EN_SHFT                                          0x0

#define HWIO_SVD_MODE_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x0004800c)
#define HWIO_SVD_MODE_RMSK                                                                        0x1f
#define HWIO_SVD_MODE_OUT(v)      \
        out_dword(HWIO_SVD_MODE_ADDR,v)
#define HWIO_SVD_MODE_FLUSH_BMSK                                                                  0x10
#define HWIO_SVD_MODE_FLUSH_SHFT                                                                   0x4
#define HWIO_SVD_MODE_INITMODE_2_0_BMSK                                                            0xe
#define HWIO_SVD_MODE_INITMODE_2_0_SHFT                                                            0x1
#define HWIO_SVD_MODE_PACKET_BMSK                                                                  0x1
#define HWIO_SVD_MODE_PACKET_SHFT                                                                  0x0

#define HWIO_SVD_POLY2IJ_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00048010)
#define HWIO_SVD_POLY2IJ_RMSK                                                                   0x3fff
#define HWIO_SVD_POLY2IJ_OUT(v)      \
        out_dword(HWIO_SVD_POLY2IJ_ADDR,v)
#define HWIO_SVD_POLY2IJ_POLY2J_6_0_BMSK                                                        0x3f80
#define HWIO_SVD_POLY2IJ_POLY2J_6_0_SHFT                                                           0x7
#define HWIO_SVD_POLY2IJ_POLY2I_6_0_BMSK                                                          0x7f
#define HWIO_SVD_POLY2IJ_POLY2I_6_0_SHFT                                                           0x0

#define HWIO_SVD_POLY3IJ_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00048014)
#define HWIO_SVD_POLY3IJ_RMSK                                                                   0x3fff
#define HWIO_SVD_POLY3IJ_OUT(v)      \
        out_dword(HWIO_SVD_POLY3IJ_ADDR,v)
#define HWIO_SVD_POLY3IJ_POLY3J_6_0_BMSK                                                        0x3f80
#define HWIO_SVD_POLY3IJ_POLY3J_6_0_SHFT                                                           0x7
#define HWIO_SVD_POLY3IJ_POLY3I_6_0_BMSK                                                          0x7f
#define HWIO_SVD_POLY3IJ_POLY3I_6_0_SHFT                                                           0x0

#define HWIO_SVD_POLY3K_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00048018)
#define HWIO_SVD_POLY3K_RMSK                                                                      0x7f
#define HWIO_SVD_POLY3K_OUT(v)      \
        out_dword(HWIO_SVD_POLY3K_ADDR,v)
#define HWIO_SVD_POLY3K_POLY3K_6_0_BMSK                                                           0x7f
#define HWIO_SVD_POLY3K_POLY3K_6_0_SHFT                                                            0x0

#define HWIO_SVD_POLY4IJ_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0004801c)
#define HWIO_SVD_POLY4IJ_RMSK                                                                   0x3fff
#define HWIO_SVD_POLY4IJ_OUT(v)      \
        out_dword(HWIO_SVD_POLY4IJ_ADDR,v)
#define HWIO_SVD_POLY4IJ_POLY4J_6_0_BMSK                                                        0x3f80
#define HWIO_SVD_POLY4IJ_POLY4J_6_0_SHFT                                                           0x7
#define HWIO_SVD_POLY4IJ_POLY4I_6_0_BMSK                                                          0x7f
#define HWIO_SVD_POLY4IJ_POLY4I_6_0_SHFT                                                           0x0

#define HWIO_SVD_POLY4KL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00048020)
#define HWIO_SVD_POLY4KL_RMSK                                                                   0x3fff
#define HWIO_SVD_POLY4KL_OUT(v)      \
        out_dword(HWIO_SVD_POLY4KL_ADDR,v)
#define HWIO_SVD_POLY4KL_POLY4L_6_0_BMSK                                                        0x3f80
#define HWIO_SVD_POLY4KL_POLY4L_6_0_SHFT                                                           0x7
#define HWIO_SVD_POLY4KL_POLY4K_6_0_BMSK                                                          0x7f
#define HWIO_SVD_POLY4KL_POLY4K_6_0_SHFT                                                           0x0

#define HWIO_SVD_TESTCON_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00048024)
#define HWIO_SVD_TESTCON_RMSK                                                                      0x3
#define HWIO_SVD_TESTCON_OUT(v)      \
        out_dword(HWIO_SVD_TESTCON_ADDR,v)
#define HWIO_SVD_TESTCON_TEST_CONTROL_1_0_BMSK                                                     0x3
#define HWIO_SVD_TESTCON_TEST_CONTROL_1_0_SHFT                                                     0x0

#define HWIO_SVD_TESTOUT_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00048028)
#define HWIO_SVD_TESTOUT_RMSK                                                               0xffffffff
#define HWIO_SVD_TESTOUT_IN          \
        in_dword_masked(HWIO_SVD_TESTOUT_ADDR, HWIO_SVD_TESTOUT_RMSK)
#define HWIO_SVD_TESTOUT_INM(m)      \
        in_dword_masked(HWIO_SVD_TESTOUT_ADDR, m)
#define HWIO_SVD_TESTOUT_TESTOUT_15_0_BMSK                                                  0xffffffff
#define HWIO_SVD_TESTOUT_TESTOUT_15_0_SHFT                                                         0x0

#define HWIO_SVD_TEST_MEM_SEL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004802c)
#define HWIO_SVD_TEST_MEM_SEL_RMSK                                                                0x7f
#define HWIO_SVD_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_SVD_TEST_MEM_SEL_ADDR,v)
#define HWIO_SVD_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                                    0x40
#define HWIO_SVD_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                                     0x6
#define HWIO_SVD_TEST_MEM_SEL_RAM_SEL_BMSK                                                        0x3f
#define HWIO_SVD_TEST_MEM_SEL_RAM_SEL_SHFT                                                         0x0

#define HWIO_SVD_TEST_MEM_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00048030)
#define HWIO_SVD_TEST_MEM_ADDR_RMSK                                                              0x7ff
#define HWIO_SVD_TEST_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_SVD_TEST_MEM_ADDR_ADDR,v)
#define HWIO_SVD_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                                                0x7ff
#define HWIO_SVD_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                                  0x0

#define HWIO_SVD_TEST_MEM_WRITE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00048034)
#define HWIO_SVD_TEST_MEM_WRITE_RMSK                                                        0xffffffff
#define HWIO_SVD_TEST_MEM_WRITE_OUT(v)      \
        out_dword(HWIO_SVD_TEST_MEM_WRITE_ADDR,v)
#define HWIO_SVD_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                                         0xffffffff
#define HWIO_SVD_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                                                0x0

#define HWIO_SVD_TEST_MEM_READ0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00048038)
#define HWIO_SVD_TEST_MEM_READ0_RMSK                                                        0xffffffff
#define HWIO_SVD_TEST_MEM_READ0_IN          \
        in_dword_masked(HWIO_SVD_TEST_MEM_READ0_ADDR, HWIO_SVD_TEST_MEM_READ0_RMSK)
#define HWIO_SVD_TEST_MEM_READ0_INM(m)      \
        in_dword_masked(HWIO_SVD_TEST_MEM_READ0_ADDR, m)
#define HWIO_SVD_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                                         0xffffffff
#define HWIO_SVD_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                                                0x0

#define HWIO_SVD_TEST_MEM_READ1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0004803c)
#define HWIO_SVD_TEST_MEM_READ1_RMSK                                                        0xffffffff
#define HWIO_SVD_TEST_MEM_READ1_IN          \
        in_dword_masked(HWIO_SVD_TEST_MEM_READ1_ADDR, HWIO_SVD_TEST_MEM_READ1_RMSK)
#define HWIO_SVD_TEST_MEM_READ1_INM(m)      \
        in_dword_masked(HWIO_SVD_TEST_MEM_READ1_ADDR, m)
#define HWIO_SVD_TEST_MEM_READ1_TEST_MEM_READ1_BMSK                                         0xffffffff
#define HWIO_SVD_TEST_MEM_READ1_TEST_MEM_READ1_SHFT                                                0x0

#define HWIO_SVD_TEST_MEM_DIN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00048040)
#define HWIO_SVD_TEST_MEM_DIN_RMSK                                                          0xffffffff
#define HWIO_SVD_TEST_MEM_DIN_OUT(v)      \
        out_dword(HWIO_SVD_TEST_MEM_DIN_ADDR,v)
#define HWIO_SVD_TEST_MEM_DIN_TEST_MEM_DIN_BMSK                                             0xffffffff
#define HWIO_SVD_TEST_MEM_DIN_TEST_MEM_DIN_SHFT                                                    0x0

#define HWIO_TBVD_DEBUG_MEM_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00048044)
#define HWIO_TBVD_DEBUG_MEM_CMD_RMSK                                                           0x3ffff
#define HWIO_TBVD_DEBUG_MEM_CMD_IN          \
        in_dword_masked(HWIO_TBVD_DEBUG_MEM_CMD_ADDR, HWIO_TBVD_DEBUG_MEM_CMD_RMSK)
#define HWIO_TBVD_DEBUG_MEM_CMD_INM(m)      \
        in_dword_masked(HWIO_TBVD_DEBUG_MEM_CMD_ADDR, m)
#define HWIO_TBVD_DEBUG_MEM_CMD_OUT(v)      \
        out_dword(HWIO_TBVD_DEBUG_MEM_CMD_ADDR,v)
#define HWIO_TBVD_DEBUG_MEM_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_DEBUG_MEM_CMD_ADDR,m,v,HWIO_TBVD_DEBUG_MEM_CMD_IN)
#define HWIO_TBVD_DEBUG_MEM_CMD_DEBUG_EN_BMSK                                                  0x20000
#define HWIO_TBVD_DEBUG_MEM_CMD_DEBUG_EN_SHFT                                                     0x11
#define HWIO_TBVD_DEBUG_MEM_CMD_READ_BMSK                                                      0x10000
#define HWIO_TBVD_DEBUG_MEM_CMD_READ_SHFT                                                         0x10
#define HWIO_TBVD_DEBUG_MEM_CMD_ADDRESS_BMSK                                                    0xfff0
#define HWIO_TBVD_DEBUG_MEM_CMD_ADDRESS_SHFT                                                       0x4
#define HWIO_TBVD_DEBUG_MEM_CMD_WORD_SEL_BMSK                                                      0x8
#define HWIO_TBVD_DEBUG_MEM_CMD_WORD_SEL_SHFT                                                      0x3
#define HWIO_TBVD_DEBUG_MEM_CMD_RAM_GRP_IDX_BMSK                                                   0x7
#define HWIO_TBVD_DEBUG_MEM_CMD_RAM_GRP_IDX_SHFT                                                   0x0

#define HWIO_TBVD_DEBUG_MEM_WR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00048048)
#define HWIO_TBVD_DEBUG_MEM_WR_RMSK                                                         0xffffffff
#define HWIO_TBVD_DEBUG_MEM_WR_OUT(v)      \
        out_dword(HWIO_TBVD_DEBUG_MEM_WR_ADDR,v)
#define HWIO_TBVD_DEBUG_MEM_WR_WR_DATA_BMSK                                                 0xffffffff
#define HWIO_TBVD_DEBUG_MEM_WR_WR_DATA_SHFT                                                        0x0

#define HWIO_TBVD_DEBUG_MEM_RD_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0004804c)
#define HWIO_TBVD_DEBUG_MEM_RD_RMSK                                                         0xffffffff
#define HWIO_TBVD_DEBUG_MEM_RD_IN          \
        in_dword_masked(HWIO_TBVD_DEBUG_MEM_RD_ADDR, HWIO_TBVD_DEBUG_MEM_RD_RMSK)
#define HWIO_TBVD_DEBUG_MEM_RD_INM(m)      \
        in_dword_masked(HWIO_TBVD_DEBUG_MEM_RD_ADDR, m)
#define HWIO_TBVD_DEBUG_MEM_RD_RD_DATA_BMSK                                                 0xffffffff
#define HWIO_TBVD_DEBUG_MEM_RD_RD_DATA_SHFT                                                        0x0

#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049000)
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_RMSK                                              0xe0000000
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_ADDR, HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_RMSK)
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_PE_READY_BMSK                                     0x80000000
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_PE_READY_SHFT                                           0x1f
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_CMD_ACK_BMSK                                      0x40000000
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_CMD_ACK_SHFT                                            0x1e
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_CMD_ERROR_BMSK                                    0x20000000
#define HWIO_LTE_DEMBACK_SCH_STATUS_WORD0_CMD_ERROR_SHFT                                          0x1d

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049100)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD0_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049104)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD1_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049108)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD2_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004910c)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD3_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049110)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD4_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_ADDR                                              (MODEM_TOP_REG_BASE      + 0x00049114)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_ADDR, HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_RMSK)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_ADDR, m)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_ADDR,v)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_ADDR,m,v,HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_IN)
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_SCH_SHARED_WORD5_DATA_SHFT                                                0x0

#define HWIO_PDSCH_HARQ_CFG_WORD0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049200)
#define HWIO_PDSCH_HARQ_CFG_WORD0_RMSK                                                        0xfc0000
#define HWIO_PDSCH_HARQ_CFG_WORD0_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD0_ADDR, HWIO_PDSCH_HARQ_CFG_WORD0_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD0_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD0_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD0_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD0_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD0_OPCODE_BMSK                                                 0xfc0000
#define HWIO_PDSCH_HARQ_CFG_WORD0_OPCODE_SHFT                                                     0x12

#define HWIO_PDSCH_HARQ_CFG_WORD1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049204)
#define HWIO_PDSCH_HARQ_CFG_WORD1_RMSK                                                      0xffffffff
#define HWIO_PDSCH_HARQ_CFG_WORD1_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD1_ADDR, HWIO_PDSCH_HARQ_CFG_WORD1_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD1_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD1_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD1_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD1_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY15_BMSK                                 0xc0000000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY15_SHFT                                       0x1e
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY14_BMSK                                 0x30000000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY14_SHFT                                       0x1c
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY13_BMSK                                  0xc000000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY13_SHFT                                       0x1a
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY12_BMSK                                  0x3000000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY12_SHFT                                       0x18
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY11_BMSK                                   0xc00000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY11_SHFT                                       0x16
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY10_BMSK                                   0x300000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY10_SHFT                                       0x14
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY9_BMSK                                     0xc0000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY9_SHFT                                        0x12
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY8_BMSK                                     0x30000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY8_SHFT                                        0x10
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY7_BMSK                                      0xc000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY7_SHFT                                         0xe
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY6_BMSK                                      0x3000
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY6_SHFT                                         0xc
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY5_BMSK                                       0xc00
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY5_SHFT                                         0xa
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY4_BMSK                                       0x300
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY4_SHFT                                         0x8
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY3_BMSK                                        0xc0
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY3_SHFT                                         0x6
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY2_BMSK                                        0x30
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY2_SHFT                                         0x4
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY1_BMSK                                         0xc
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY1_SHFT                                         0x2
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY0_BMSK                                         0x3
#define HWIO_PDSCH_HARQ_CFG_WORD1_COMPAND_3BIT_ENTRY0_SHFT                                         0x0

#define HWIO_PDSCH_HARQ_CFG_WORD2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049208)
#define HWIO_PDSCH_HARQ_CFG_WORD2_RMSK                                                      0xffffffff
#define HWIO_PDSCH_HARQ_CFG_WORD2_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD2_ADDR, HWIO_PDSCH_HARQ_CFG_WORD2_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD2_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD2_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD2_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD2_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY31_BMSK                                 0xc0000000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY31_SHFT                                       0x1e
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY30_BMSK                                 0x30000000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY30_SHFT                                       0x1c
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY29_BMSK                                  0xc000000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY29_SHFT                                       0x1a
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY28_BMSK                                  0x3000000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY28_SHFT                                       0x18
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY27_BMSK                                   0xc00000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY27_SHFT                                       0x16
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY26_BMSK                                   0x300000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY26_SHFT                                       0x14
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY25_BMSK                                    0xc0000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY25_SHFT                                       0x12
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY24_BMSK                                    0x30000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY24_SHFT                                       0x10
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY23_BMSK                                     0xc000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY23_SHFT                                        0xe
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY22_BMSK                                     0x3000
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY22_SHFT                                        0xc
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY21_BMSK                                      0xc00
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY21_SHFT                                        0xa
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY20_BMSK                                      0x300
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY20_SHFT                                        0x8
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY19_BMSK                                       0xc0
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY19_SHFT                                        0x6
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY18_BMSK                                       0x30
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY18_SHFT                                        0x4
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY17_BMSK                                        0xc
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY17_SHFT                                        0x2
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY16_BMSK                                        0x3
#define HWIO_PDSCH_HARQ_CFG_WORD2_COMPAND_3BIT_ENTRY16_SHFT                                        0x0

#define HWIO_PDSCH_HARQ_CFG_WORD3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004920c)
#define HWIO_PDSCH_HARQ_CFG_WORD3_RMSK                                                         0xfffff
#define HWIO_PDSCH_HARQ_CFG_WORD3_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD3_ADDR, HWIO_PDSCH_HARQ_CFG_WORD3_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD3_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD3_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD3_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD3_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY3_BMSK                                 0xf8000
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY3_SHFT                                     0xf
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY2_BMSK                                  0x7c00
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY2_SHFT                                     0xa
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY1_BMSK                                   0x3e0
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY1_SHFT                                     0x5
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY0_BMSK                                    0x1f
#define HWIO_PDSCH_HARQ_CFG_WORD3_INV_COMPAND_3BIT_ENTRY0_SHFT                                     0x0

#define HWIO_PDSCH_HARQ_CFG_WORD4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049210)
#define HWIO_PDSCH_HARQ_CFG_WORD4_RMSK                                                      0x3fffffff
#define HWIO_PDSCH_HARQ_CFG_WORD4_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD4_ADDR, HWIO_PDSCH_HARQ_CFG_WORD4_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD4_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD4_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD4_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD4_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY9_BMSK                                  0x38000000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY9_SHFT                                        0x1b
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY8_BMSK                                   0x7000000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY8_SHFT                                        0x18
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY7_BMSK                                    0xe00000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY7_SHFT                                        0x15
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY6_BMSK                                    0x1c0000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY6_SHFT                                        0x12
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY5_BMSK                                     0x38000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY5_SHFT                                         0xf
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY4_BMSK                                      0x7000
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY4_SHFT                                         0xc
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY3_BMSK                                       0xe00
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY3_SHFT                                         0x9
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY2_BMSK                                       0x1c0
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY2_SHFT                                         0x6
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY1_BMSK                                        0x38
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY1_SHFT                                         0x3
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY0_BMSK                                         0x7
#define HWIO_PDSCH_HARQ_CFG_WORD4_COMPAND_4BIT_ENTRY0_SHFT                                         0x0

#define HWIO_PDSCH_HARQ_CFG_WORD5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049214)
#define HWIO_PDSCH_HARQ_CFG_WORD5_RMSK                                                      0x3fffffff
#define HWIO_PDSCH_HARQ_CFG_WORD5_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD5_ADDR, HWIO_PDSCH_HARQ_CFG_WORD5_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD5_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD5_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD5_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD5_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY19_BMSK                                 0x38000000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY19_SHFT                                       0x1b
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY18_BMSK                                  0x7000000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY18_SHFT                                       0x18
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY17_BMSK                                   0xe00000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY17_SHFT                                       0x15
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY16_BMSK                                   0x1c0000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY16_SHFT                                       0x12
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY15_BMSK                                    0x38000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY15_SHFT                                        0xf
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY14_BMSK                                     0x7000
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY14_SHFT                                        0xc
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY13_BMSK                                      0xe00
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY13_SHFT                                        0x9
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY12_BMSK                                      0x1c0
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY12_SHFT                                        0x6
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY11_BMSK                                       0x38
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY11_SHFT                                        0x3
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY10_BMSK                                        0x7
#define HWIO_PDSCH_HARQ_CFG_WORD5_COMPAND_4BIT_ENTRY10_SHFT                                        0x0

#define HWIO_PDSCH_HARQ_CFG_WORD6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049218)
#define HWIO_PDSCH_HARQ_CFG_WORD6_RMSK                                                      0x3fffffff
#define HWIO_PDSCH_HARQ_CFG_WORD6_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD6_ADDR, HWIO_PDSCH_HARQ_CFG_WORD6_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD6_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD6_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD6_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD6_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY29_BMSK                                 0x38000000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY29_SHFT                                       0x1b
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY28_BMSK                                  0x7000000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY28_SHFT                                       0x18
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY27_BMSK                                   0xe00000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY27_SHFT                                       0x15
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY26_BMSK                                   0x1c0000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY26_SHFT                                       0x12
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY25_BMSK                                    0x38000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY25_SHFT                                        0xf
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY24_BMSK                                     0x7000
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY24_SHFT                                        0xc
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY23_BMSK                                      0xe00
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY23_SHFT                                        0x9
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY22_BMSK                                      0x1c0
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY22_SHFT                                        0x6
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY21_BMSK                                       0x38
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY21_SHFT                                        0x3
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY20_BMSK                                        0x7
#define HWIO_PDSCH_HARQ_CFG_WORD6_COMPAND_4BIT_ENTRY20_SHFT                                        0x0

#define HWIO_PDSCH_HARQ_CFG_WORD7_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004921c)
#define HWIO_PDSCH_HARQ_CFG_WORD7_RMSK                                                       0xfffff3f
#define HWIO_PDSCH_HARQ_CFG_WORD7_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD7_ADDR, HWIO_PDSCH_HARQ_CFG_WORD7_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD7_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD7_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD7_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD7_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY3_BMSK                               0xf800000
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY3_SHFT                                    0x17
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY2_BMSK                                0x7c0000
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY2_SHFT                                    0x12
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY1_BMSK                                 0x3e000
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY1_SHFT                                     0xd
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY0_BMSK                                  0x1f00
#define HWIO_PDSCH_HARQ_CFG_WORD7_INV_COMPAND_4BIT_ENTRY0_SHFT                                     0x8
#define HWIO_PDSCH_HARQ_CFG_WORD7_COMPAND_4BIT_ENTRY31_BMSK                                       0x38
#define HWIO_PDSCH_HARQ_CFG_WORD7_COMPAND_4BIT_ENTRY31_SHFT                                        0x3
#define HWIO_PDSCH_HARQ_CFG_WORD7_COMPAND_4BIT_ENTRY30_BMSK                                        0x7
#define HWIO_PDSCH_HARQ_CFG_WORD7_COMPAND_4BIT_ENTRY30_SHFT                                        0x0

#define HWIO_PDSCH_HARQ_CFG_WORD8_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00049220)
#define HWIO_PDSCH_HARQ_CFG_WORD8_RMSK                                                         0xfffff
#define HWIO_PDSCH_HARQ_CFG_WORD8_IN          \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD8_ADDR, HWIO_PDSCH_HARQ_CFG_WORD8_RMSK)
#define HWIO_PDSCH_HARQ_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_PDSCH_HARQ_CFG_WORD8_ADDR, m)
#define HWIO_PDSCH_HARQ_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_PDSCH_HARQ_CFG_WORD8_ADDR,v)
#define HWIO_PDSCH_HARQ_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_HARQ_CFG_WORD8_ADDR,m,v,HWIO_PDSCH_HARQ_CFG_WORD8_IN)
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY7_BMSK                                 0xf8000
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY7_SHFT                                     0xf
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY6_BMSK                                  0x7c00
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY6_SHFT                                     0xa
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY5_BMSK                                   0x3e0
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY5_SHFT                                     0x5
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY4_BMSK                                    0x1f
#define HWIO_PDSCH_HARQ_CFG_WORD8_INV_COMPAND_4BIT_ENTRY4_SHFT                                     0x0

#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a000)
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_RMSK                                              0xe0000000
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_ADDR, HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_RMSK)
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_PE_READY_BMSK                                     0x80000000
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_PE_READY_SHFT                                           0x1f
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_CMD_ACK_BMSK                                      0x40000000
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_CMD_ACK_SHFT                                            0x1e
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_CMD_ERROR_BMSK                                    0x20000000
#define HWIO_LTE_DEMBACK_CCH_STATUS_WORD0_CMD_ERROR_SHFT                                          0x1d

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a100)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD0_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a104)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD1_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a108)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD2_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a10c)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD3_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a110)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD4_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a114)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD5_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a118)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD6_DATA_SHFT                                                0x0

#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004a11c)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_RMSK                                              0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_IN          \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_ADDR, HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_RMSK)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_INM(m)      \
        in_dword_masked(HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_ADDR, m)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_OUT(v)      \
        out_dword(HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_ADDR,v)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_ADDR,m,v,HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_IN)
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_DATA_BMSK                                         0xffffffff
#define HWIO_LTE_DEMBACK_CCH_SHARED_WORD7_DATA_SHFT                                                0x0

#define HWIO_PDCCH_DEINT_CFG_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a200)
#define HWIO_PDCCH_DEINT_CFG_WORD0_RMSK                                                       0xfc0000
#define HWIO_PDCCH_DEINT_CFG_WORD0_IN          \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD0_ADDR, HWIO_PDCCH_DEINT_CFG_WORD0_RMSK)
#define HWIO_PDCCH_DEINT_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD0_ADDR, m)
#define HWIO_PDCCH_DEINT_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_PDCCH_DEINT_CFG_WORD0_ADDR,v)
#define HWIO_PDCCH_DEINT_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_DEINT_CFG_WORD0_ADDR,m,v,HWIO_PDCCH_DEINT_CFG_WORD0_IN)
#define HWIO_PDCCH_DEINT_CFG_WORD0_OPCODE_BMSK                                                0xfc0000
#define HWIO_PDCCH_DEINT_CFG_WORD0_OPCODE_SHFT                                                    0x12

#define HWIO_PDCCH_DEINT_CFG_WORD1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a204)
#define HWIO_PDCCH_DEINT_CFG_WORD1_RMSK                                                      0xfffffff
#define HWIO_PDCCH_DEINT_CFG_WORD1_IN          \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD1_ADDR, HWIO_PDCCH_DEINT_CFG_WORD1_RMSK)
#define HWIO_PDCCH_DEINT_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD1_ADDR, m)
#define HWIO_PDCCH_DEINT_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_PDCCH_DEINT_CFG_WORD1_ADDR,v)
#define HWIO_PDCCH_DEINT_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_DEINT_CFG_WORD1_ADDR,m,v,HWIO_PDCCH_DEINT_CFG_WORD1_IN)
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB3_BMSK                                    0xc000000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB3_SHFT                                         0x1a
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB2_BMSK                                    0x3000000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB2_SHFT                                         0x18
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB1_BMSK                                     0xc00000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB1_SHFT                                         0x16
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB0_BMSK                                     0x300000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REGS_PER_RB_SYMB0_SHFT                                         0x14
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB3_BMSK                                       0xe0000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB3_SHFT                                          0x11
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB2_BMSK                                       0x1c000
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB2_SHFT                                           0xe
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB1_BMSK                                        0x3800
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB1_SHFT                                           0xb
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB0_BMSK                                         0x700
#define HWIO_PDCCH_DEINT_CFG_WORD1_REG_HEIGHT_SYMB0_SHFT                                           0x8
#define HWIO_PDCCH_DEINT_CFG_WORD1_NUM_RB_BMSK                                                    0xff
#define HWIO_PDCCH_DEINT_CFG_WORD1_NUM_RB_SHFT                                                     0x0

#define HWIO_PDCCH_DEINT_CFG_WORD2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a208)
#define HWIO_PDCCH_DEINT_CFG_WORD2_RMSK                                                     0x7f7f7f7f
#define HWIO_PDCCH_DEINT_CFG_WORD2_IN          \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD2_ADDR, HWIO_PDCCH_DEINT_CFG_WORD2_RMSK)
#define HWIO_PDCCH_DEINT_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_PDCCH_DEINT_CFG_WORD2_ADDR, m)
#define HWIO_PDCCH_DEINT_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_PDCCH_DEINT_CFG_WORD2_ADDR,v)
#define HWIO_PDCCH_DEINT_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_DEINT_CFG_WORD2_ADDR,m,v,HWIO_PDCCH_DEINT_CFG_WORD2_IN)
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_UE_PAYLOAD_SIZE1_BMSK                              0x7f000000
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_UE_PAYLOAD_SIZE1_SHFT                                    0x18
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_UE_PAYLOAD_SIZE0_BMSK                                0x7f0000
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_UE_PAYLOAD_SIZE0_SHFT                                    0x10
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_CM_PAYLOAD_SIZE1_BMSK                                  0x7f00
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_CM_PAYLOAD_SIZE1_SHFT                                     0x8
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_CM_PAYLOAD_SIZE0_BMSK                                    0x7f
#define HWIO_PDCCH_DEINT_CFG_WORD2_PDCCH_CM_PAYLOAD_SIZE0_SHFT                                     0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a300)
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_RMSK                                                     0xfc0000
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD0_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD0_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD0_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD0_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD0_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD0_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_SYMBOL0_REG_MAP_0_WORD0_OPCODE_SHFT                                                  0x12

#define HWIO_SYMBOL0_REG_MAP_0_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a304)
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD1_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD1_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD1_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD1_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD1_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD1_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_SYMBOL0_REG_MAP0_31_0_BMSK                             0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD1_SYMBOL0_REG_MAP0_31_0_SHFT                                    0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a308)
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD2_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD2_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD2_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD2_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD2_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD2_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_SYMBOL0_REG_MAP0_63_32_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD2_SYMBOL0_REG_MAP0_63_32_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a30c)
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD3_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD3_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD3_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD3_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD3_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD3_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_SYMBOL0_REG_MAP0_95_64_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD3_SYMBOL0_REG_MAP0_95_64_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a310)
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD4_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD4_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD4_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD4_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD4_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD4_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_SYMBOL0_REG_MAP0_127_96_BMSK                           0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD4_SYMBOL0_REG_MAP0_127_96_SHFT                                  0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a314)
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD5_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD5_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD5_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD5_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD5_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD5_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_SYMBOL0_REG_MAP0_159_128_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD5_SYMBOL0_REG_MAP0_159_128_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a318)
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD6_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD6_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD6_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD6_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD6_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD6_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_SYMBOL0_REG_MAP0_191_160_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_0_WORD6_SYMBOL0_REG_MAP0_191_160_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_0_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a31c)
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_RMSK                                                         0xff
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD7_ADDR, HWIO_SYMBOL0_REG_MAP_0_WORD7_RMSK)
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_0_WORD7_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_0_WORD7_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_0_WORD7_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_0_WORD7_IN)
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_SYMBOL0_REG_MAP0_199_192_BMSK                                0xff
#define HWIO_SYMBOL0_REG_MAP_0_WORD7_SYMBOL0_REG_MAP0_199_192_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a400)
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_RMSK                                                     0xfc0000
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD0_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD0_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD0_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD0_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD0_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD0_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_SYMBOL0_REG_MAP_1_WORD0_OPCODE_SHFT                                                  0x12

#define HWIO_SYMBOL0_REG_MAP_1_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a404)
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD1_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD1_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD1_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD1_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD1_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD1_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_SYMBOL0_REG_MAP1_31_0_BMSK                             0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD1_SYMBOL0_REG_MAP1_31_0_SHFT                                    0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a408)
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD2_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD2_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD2_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD2_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD2_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD2_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_SYMBOL0_REG_MAP1_63_32_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD2_SYMBOL0_REG_MAP1_63_32_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a40c)
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD3_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD3_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD3_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD3_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD3_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD3_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_SYMBOL0_REG_MAP1_95_64_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD3_SYMBOL0_REG_MAP1_95_64_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a410)
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD4_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD4_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD4_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD4_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD4_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD4_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_SYMBOL0_REG_MAP1_127_96_BMSK                           0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD4_SYMBOL0_REG_MAP1_127_96_SHFT                                  0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a414)
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD5_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD5_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD5_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD5_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD5_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD5_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_SYMBOL0_REG_MAP1_159_128_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD5_SYMBOL0_REG_MAP1_159_128_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a418)
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD6_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD6_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD6_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD6_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD6_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD6_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_SYMBOL0_REG_MAP1_191_160_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_1_WORD6_SYMBOL0_REG_MAP1_191_160_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_1_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a41c)
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_RMSK                                                         0xff
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD7_ADDR, HWIO_SYMBOL0_REG_MAP_1_WORD7_RMSK)
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_1_WORD7_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_1_WORD7_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_1_WORD7_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_1_WORD7_IN)
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_SYMBOL0_REG_MAP1_199_192_BMSK                                0xff
#define HWIO_SYMBOL0_REG_MAP_1_WORD7_SYMBOL0_REG_MAP1_199_192_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a500)
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_RMSK                                                     0xfc0000
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD0_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD0_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD0_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD0_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD0_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD0_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_SYMBOL0_REG_MAP_2_WORD0_OPCODE_SHFT                                                  0x12

#define HWIO_SYMBOL0_REG_MAP_2_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a504)
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD1_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD1_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD1_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD1_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD1_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD1_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_SYMBOL0_REG_MAP2_31_0_BMSK                             0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD1_SYMBOL0_REG_MAP2_31_0_SHFT                                    0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a508)
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD2_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD2_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD2_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD2_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD2_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD2_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_SYMBOL0_REG_MAP2_63_32_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD2_SYMBOL0_REG_MAP2_63_32_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a50c)
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD3_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD3_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD3_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD3_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD3_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD3_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_SYMBOL0_REG_MAP2_95_64_BMSK                            0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD3_SYMBOL0_REG_MAP2_95_64_SHFT                                   0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a510)
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD4_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD4_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD4_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD4_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD4_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD4_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_SYMBOL0_REG_MAP2_127_96_BMSK                           0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD4_SYMBOL0_REG_MAP2_127_96_SHFT                                  0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a514)
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD5_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD5_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD5_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD5_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD5_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD5_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_SYMBOL0_REG_MAP2_159_128_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD5_SYMBOL0_REG_MAP2_159_128_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a518)
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_RMSK                                                   0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD6_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD6_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD6_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD6_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD6_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD6_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_SYMBOL0_REG_MAP2_191_160_BMSK                          0xffffffff
#define HWIO_SYMBOL0_REG_MAP_2_WORD6_SYMBOL0_REG_MAP2_191_160_SHFT                                 0x0

#define HWIO_SYMBOL0_REG_MAP_2_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a51c)
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_RMSK                                                         0xff
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD7_ADDR, HWIO_SYMBOL0_REG_MAP_2_WORD7_RMSK)
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL0_REG_MAP_2_WORD7_ADDR, m)
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL0_REG_MAP_2_WORD7_ADDR,v)
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL0_REG_MAP_2_WORD7_ADDR,m,v,HWIO_SYMBOL0_REG_MAP_2_WORD7_IN)
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_SYMBOL0_REG_MAP2_199_192_BMSK                                0xff
#define HWIO_SYMBOL0_REG_MAP_2_WORD7_SYMBOL0_REG_MAP2_199_192_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a600)
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_RMSK                                                     0xfc0000
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD0_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD0_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD0_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD0_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD0_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD0_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_SYMBOL1_REG_MAP_0_WORD0_OPCODE_SHFT                                                  0x12

#define HWIO_SYMBOL1_REG_MAP_0_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a604)
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD1_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD1_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD1_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD1_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD1_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD1_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_SYMBOL1_REG_MAP0_31_0_BMSK                             0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD1_SYMBOL1_REG_MAP0_31_0_SHFT                                    0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a608)
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD2_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD2_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD2_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD2_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD2_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD2_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_SYMBOL1_REG_MAP0_63_32_BMSK                            0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD2_SYMBOL1_REG_MAP0_63_32_SHFT                                   0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a60c)
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD3_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD3_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD3_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD3_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD3_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD3_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_SYMBOL1_REG_MAP0_95_64_BMSK                            0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD3_SYMBOL1_REG_MAP0_95_64_SHFT                                   0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a610)
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD4_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD4_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD4_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD4_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD4_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD4_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_SYMBOL1_REG_MAP0_127_96_BMSK                           0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD4_SYMBOL1_REG_MAP0_127_96_SHFT                                  0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a614)
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD5_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD5_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD5_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD5_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD5_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD5_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_SYMBOL1_REG_MAP0_159_128_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD5_SYMBOL1_REG_MAP0_159_128_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a618)
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD6_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD6_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD6_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD6_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD6_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD6_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_SYMBOL1_REG_MAP0_191_160_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD6_SYMBOL1_REG_MAP0_191_160_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a61c)
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD7_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD7_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD7_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD7_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD7_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD7_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_SYMBOL1_REG_MAP0_223_192_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD7_SYMBOL1_REG_MAP0_223_192_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD8_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a620)
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD8_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD8_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD8_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD8_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD8_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD8_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_SYMBOL1_REG_MAP0_255_224_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD8_SYMBOL1_REG_MAP0_255_224_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD9_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a624)
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD9_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD9_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD9_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD9_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD9_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD9_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_SYMBOL1_REG_MAP0_287_256_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_0_WORD9_SYMBOL1_REG_MAP0_287_256_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_0_WORD10_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004a628)
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_RMSK                                                       0xfff
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD10_ADDR, HWIO_SYMBOL1_REG_MAP_0_WORD10_RMSK)
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_0_WORD10_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_0_WORD10_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_0_WORD10_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_0_WORD10_IN)
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_SYMBOL1_REG_MAP0_299_288_BMSK                              0xfff
#define HWIO_SYMBOL1_REG_MAP_0_WORD10_SYMBOL1_REG_MAP0_299_288_SHFT                                0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a700)
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_RMSK                                                     0xfc0000
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD0_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD0_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD0_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD0_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD0_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD0_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_SYMBOL1_REG_MAP_1_WORD0_OPCODE_SHFT                                                  0x12

#define HWIO_SYMBOL1_REG_MAP_1_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a704)
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD1_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD1_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD1_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD1_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD1_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD1_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_SYMBOL1_REG_MAP1_31_0_BMSK                             0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD1_SYMBOL1_REG_MAP1_31_0_SHFT                                    0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a708)
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD2_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD2_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD2_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD2_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD2_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD2_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_SYMBOL1_REG_MAP1_63_32_BMSK                            0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD2_SYMBOL1_REG_MAP1_63_32_SHFT                                   0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a70c)
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD3_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD3_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD3_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD3_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD3_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD3_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_SYMBOL1_REG_MAP1_95_64_BMSK                            0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD3_SYMBOL1_REG_MAP1_95_64_SHFT                                   0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a710)
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD4_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD4_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD4_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD4_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD4_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD4_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_SYMBOL1_REG_MAP1_127_96_BMSK                           0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD4_SYMBOL1_REG_MAP1_127_96_SHFT                                  0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a714)
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD5_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD5_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD5_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD5_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD5_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD5_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_SYMBOL1_REG_MAP1_159_128_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD5_SYMBOL1_REG_MAP1_159_128_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a718)
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD6_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD6_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD6_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD6_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD6_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD6_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_SYMBOL1_REG_MAP1_191_160_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD6_SYMBOL1_REG_MAP1_191_160_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a71c)
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD7_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD7_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD7_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD7_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD7_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD7_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_SYMBOL1_REG_MAP1_223_192_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD7_SYMBOL1_REG_MAP1_223_192_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD8_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a720)
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD8_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD8_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD8_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD8_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD8_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD8_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_SYMBOL1_REG_MAP1_255_224_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD8_SYMBOL1_REG_MAP1_255_224_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD9_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004a724)
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_RMSK                                                   0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD9_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD9_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD9_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD9_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD9_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD9_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_SYMBOL1_REG_MAP1_287_256_BMSK                          0xffffffff
#define HWIO_SYMBOL1_REG_MAP_1_WORD9_SYMBOL1_REG_MAP1_287_256_SHFT                                 0x0

#define HWIO_SYMBOL1_REG_MAP_1_WORD10_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004a728)
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_RMSK                                                       0xfff
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_IN          \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD10_ADDR, HWIO_SYMBOL1_REG_MAP_1_WORD10_RMSK)
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_INM(m)      \
        in_dword_masked(HWIO_SYMBOL1_REG_MAP_1_WORD10_ADDR, m)
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_OUT(v)      \
        out_dword(HWIO_SYMBOL1_REG_MAP_1_WORD10_ADDR,v)
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL1_REG_MAP_1_WORD10_ADDR,m,v,HWIO_SYMBOL1_REG_MAP_1_WORD10_IN)
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_SYMBOL1_REG_MAP1_299_288_BMSK                              0xfff
#define HWIO_SYMBOL1_REG_MAP_1_WORD10_SYMBOL1_REG_MAP1_299_288_SHFT                                0x0

#define HWIO_SYMBOL2_REG_MAP_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a800)
#define HWIO_SYMBOL2_REG_MAP_WORD0_RMSK                                                       0xfc0000
#define HWIO_SYMBOL2_REG_MAP_WORD0_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD0_ADDR, HWIO_SYMBOL2_REG_MAP_WORD0_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD0_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD0_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD0_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD0_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD0_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD0_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD0_OPCODE_BMSK                                                0xfc0000
#define HWIO_SYMBOL2_REG_MAP_WORD0_OPCODE_SHFT                                                    0x12

#define HWIO_SYMBOL2_REG_MAP_WORD1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a804)
#define HWIO_SYMBOL2_REG_MAP_WORD1_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD1_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD1_ADDR, HWIO_SYMBOL2_REG_MAP_WORD1_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD1_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD1_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD1_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD1_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD1_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD1_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD1_SYMBOL2_REG_MAP_31_0_BMSK                                0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD1_SYMBOL2_REG_MAP_31_0_SHFT                                       0x0

#define HWIO_SYMBOL2_REG_MAP_WORD2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a808)
#define HWIO_SYMBOL2_REG_MAP_WORD2_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD2_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD2_ADDR, HWIO_SYMBOL2_REG_MAP_WORD2_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD2_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD2_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD2_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD2_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD2_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD2_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD2_SYMBOL2_REG_MAP_63_32_BMSK                               0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD2_SYMBOL2_REG_MAP_63_32_SHFT                                      0x0

#define HWIO_SYMBOL2_REG_MAP_WORD3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a80c)
#define HWIO_SYMBOL2_REG_MAP_WORD3_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD3_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD3_ADDR, HWIO_SYMBOL2_REG_MAP_WORD3_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD3_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD3_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD3_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD3_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD3_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD3_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD3_SYMBOL2_REG_MAP_95_64_BMSK                               0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD3_SYMBOL2_REG_MAP_95_64_SHFT                                      0x0

#define HWIO_SYMBOL2_REG_MAP_WORD4_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a810)
#define HWIO_SYMBOL2_REG_MAP_WORD4_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD4_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD4_ADDR, HWIO_SYMBOL2_REG_MAP_WORD4_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD4_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD4_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD4_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD4_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD4_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD4_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD4_SYMBOL2_REG_MAP_127_96_BMSK                              0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD4_SYMBOL2_REG_MAP_127_96_SHFT                                     0x0

#define HWIO_SYMBOL2_REG_MAP_WORD5_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a814)
#define HWIO_SYMBOL2_REG_MAP_WORD5_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD5_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD5_ADDR, HWIO_SYMBOL2_REG_MAP_WORD5_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD5_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD5_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD5_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD5_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD5_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD5_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD5_SYMBOL2_REG_MAP_159_128_BMSK                             0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD5_SYMBOL2_REG_MAP_159_128_SHFT                                    0x0

#define HWIO_SYMBOL2_REG_MAP_WORD6_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a818)
#define HWIO_SYMBOL2_REG_MAP_WORD6_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD6_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD6_ADDR, HWIO_SYMBOL2_REG_MAP_WORD6_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD6_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD6_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD6_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD6_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD6_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD6_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD6_SYMBOL2_REG_MAP_191_160_BMSK                             0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD6_SYMBOL2_REG_MAP_191_160_SHFT                                    0x0

#define HWIO_SYMBOL2_REG_MAP_WORD7_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a81c)
#define HWIO_SYMBOL2_REG_MAP_WORD7_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD7_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD7_ADDR, HWIO_SYMBOL2_REG_MAP_WORD7_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD7_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD7_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD7_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD7_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD7_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD7_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD7_SYMBOL2_REG_MAP_223_192_BMSK                             0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD7_SYMBOL2_REG_MAP_223_192_SHFT                                    0x0

#define HWIO_SYMBOL2_REG_MAP_WORD8_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a820)
#define HWIO_SYMBOL2_REG_MAP_WORD8_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD8_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD8_ADDR, HWIO_SYMBOL2_REG_MAP_WORD8_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD8_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD8_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD8_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD8_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD8_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD8_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD8_SYMBOL2_REG_MAP_255_224_BMSK                             0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD8_SYMBOL2_REG_MAP_255_224_SHFT                                    0x0

#define HWIO_SYMBOL2_REG_MAP_WORD9_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a824)
#define HWIO_SYMBOL2_REG_MAP_WORD9_RMSK                                                     0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD9_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD9_ADDR, HWIO_SYMBOL2_REG_MAP_WORD9_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD9_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD9_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD9_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD9_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD9_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD9_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD9_SYMBOL2_REG_MAP_287_256_BMSK                             0xffffffff
#define HWIO_SYMBOL2_REG_MAP_WORD9_SYMBOL2_REG_MAP_287_256_SHFT                                    0x0

#define HWIO_SYMBOL2_REG_MAP_WORD10_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0004a828)
#define HWIO_SYMBOL2_REG_MAP_WORD10_RMSK                                                         0xfff
#define HWIO_SYMBOL2_REG_MAP_WORD10_IN          \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD10_ADDR, HWIO_SYMBOL2_REG_MAP_WORD10_RMSK)
#define HWIO_SYMBOL2_REG_MAP_WORD10_INM(m)      \
        in_dword_masked(HWIO_SYMBOL2_REG_MAP_WORD10_ADDR, m)
#define HWIO_SYMBOL2_REG_MAP_WORD10_OUT(v)      \
        out_dword(HWIO_SYMBOL2_REG_MAP_WORD10_ADDR,v)
#define HWIO_SYMBOL2_REG_MAP_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SYMBOL2_REG_MAP_WORD10_ADDR,m,v,HWIO_SYMBOL2_REG_MAP_WORD10_IN)
#define HWIO_SYMBOL2_REG_MAP_WORD10_SYMBOL2_REG_MAP_299_288_BMSK                                 0xfff
#define HWIO_SYMBOL2_REG_MAP_WORD10_SYMBOL2_REG_MAP_299_288_SHFT                                   0x0

#define HWIO_PBCH_DEINT_CFG_WORD0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a900)
#define HWIO_PBCH_DEINT_CFG_WORD0_RMSK                                                        0xfc0000
#define HWIO_PBCH_DEINT_CFG_WORD0_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD0_ADDR, HWIO_PBCH_DEINT_CFG_WORD0_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD0_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD0_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD0_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD0_IN)
#define HWIO_PBCH_DEINT_CFG_WORD0_OPCODE_BMSK                                                 0xfc0000
#define HWIO_PBCH_DEINT_CFG_WORD0_OPCODE_SHFT                                                     0x12

#define HWIO_PBCH_DEINT_CFG_WORD1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a904)
#define HWIO_PBCH_DEINT_CFG_WORD1_RMSK                                                         0x3f3ff
#define HWIO_PBCH_DEINT_CFG_WORD1_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD1_ADDR, HWIO_PBCH_DEINT_CFG_WORD1_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD1_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD1_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD1_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD1_IN)
#define HWIO_PBCH_DEINT_CFG_WORD1_PBCH_PAYLOAD_SIZE_BMSK                                       0x3f000
#define HWIO_PBCH_DEINT_CFG_WORD1_PBCH_PAYLOAD_SIZE_SHFT                                           0xc
#define HWIO_PBCH_DEINT_CFG_WORD1_PBCH_LLR_LENGTH_BMSK                                           0x3ff
#define HWIO_PBCH_DEINT_CFG_WORD1_PBCH_LLR_LENGTH_SHFT                                             0x0

#define HWIO_PBCH_DEINT_CFG_WORD2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a908)
#define HWIO_PBCH_DEINT_CFG_WORD2_RMSK                                                      0xffffffff
#define HWIO_PBCH_DEINT_CFG_WORD2_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD2_ADDR, HWIO_PBCH_DEINT_CFG_WORD2_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD2_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD2_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD2_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD2_IN)
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_3_BMSK                                  0xff000000
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_3_SHFT                                        0x18
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_2_BMSK                                    0xff0000
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_2_SHFT                                        0x10
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_1_BMSK                                      0xff00
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_1_SHFT                                         0x8
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_0_BMSK                                        0xff
#define HWIO_PBCH_DEINT_CFG_WORD2_PBCH_START_OFFSET_0_SHFT                                         0x0

#define HWIO_PBCH_DEINT_CFG_WORD3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a90c)
#define HWIO_PBCH_DEINT_CFG_WORD3_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD3_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD3_ADDR, HWIO_PBCH_DEINT_CFG_WORD3_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD3_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD3_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD3_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD3_IN)
#define HWIO_PBCH_DEINT_CFG_WORD3_CINIT_FRAME_OFF0_0_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD3_CINIT_FRAME_OFF0_0_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a910)
#define HWIO_PBCH_DEINT_CFG_WORD4_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD4_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD4_ADDR, HWIO_PBCH_DEINT_CFG_WORD4_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD4_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD4_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD4_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD4_IN)
#define HWIO_PBCH_DEINT_CFG_WORD4_CINIT_FRAME_OFF0_1_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD4_CINIT_FRAME_OFF0_1_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a914)
#define HWIO_PBCH_DEINT_CFG_WORD5_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD5_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD5_ADDR, HWIO_PBCH_DEINT_CFG_WORD5_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD5_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD5_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD5_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD5_IN)
#define HWIO_PBCH_DEINT_CFG_WORD5_CINIT_FRAME_OFF1_0_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD5_CINIT_FRAME_OFF1_0_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a918)
#define HWIO_PBCH_DEINT_CFG_WORD6_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD6_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD6_ADDR, HWIO_PBCH_DEINT_CFG_WORD6_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD6_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD6_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD6_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD6_IN)
#define HWIO_PBCH_DEINT_CFG_WORD6_CINIT_FRAME_OFF1_1_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD6_CINIT_FRAME_OFF1_1_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD7_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a91c)
#define HWIO_PBCH_DEINT_CFG_WORD7_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD7_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD7_ADDR, HWIO_PBCH_DEINT_CFG_WORD7_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD7_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD7_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD7_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD7_IN)
#define HWIO_PBCH_DEINT_CFG_WORD7_CINIT_FRAME_OFF2_0_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD7_CINIT_FRAME_OFF2_0_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD8_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a920)
#define HWIO_PBCH_DEINT_CFG_WORD8_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD8_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD8_ADDR, HWIO_PBCH_DEINT_CFG_WORD8_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD8_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD8_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD8_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD8_IN)
#define HWIO_PBCH_DEINT_CFG_WORD8_CINIT_FRAME_OFF2_1_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD8_CINIT_FRAME_OFF2_1_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD9_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004a924)
#define HWIO_PBCH_DEINT_CFG_WORD9_RMSK                                                      0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD9_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD9_ADDR, HWIO_PBCH_DEINT_CFG_WORD9_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD9_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD9_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD9_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD9_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD9_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD9_IN)
#define HWIO_PBCH_DEINT_CFG_WORD9_CINIT_FRAME_OFF3_0_BMSK                                   0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD9_CINIT_FRAME_OFF3_0_SHFT                                          0x0

#define HWIO_PBCH_DEINT_CFG_WORD10_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004a928)
#define HWIO_PBCH_DEINT_CFG_WORD10_RMSK                                                     0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD10_IN          \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD10_ADDR, HWIO_PBCH_DEINT_CFG_WORD10_RMSK)
#define HWIO_PBCH_DEINT_CFG_WORD10_INM(m)      \
        in_dword_masked(HWIO_PBCH_DEINT_CFG_WORD10_ADDR, m)
#define HWIO_PBCH_DEINT_CFG_WORD10_OUT(v)      \
        out_dword(HWIO_PBCH_DEINT_CFG_WORD10_ADDR,v)
#define HWIO_PBCH_DEINT_CFG_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_DEINT_CFG_WORD10_ADDR,m,v,HWIO_PBCH_DEINT_CFG_WORD10_IN)
#define HWIO_PBCH_DEINT_CFG_WORD10_CINIT_FRAME_OFF3_1_BMSK                                  0x7fffffff
#define HWIO_PBCH_DEINT_CFG_WORD10_CINIT_FRAME_OFF3_1_SHFT                                         0x0

#define HWIO_PDCCH_REG_REORDER_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004aa00)
#define HWIO_PDCCH_REG_REORDER_WORD0_RMSK                                                   0xf0fc3fff
#define HWIO_PDCCH_REG_REORDER_WORD0_IN          \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD0_ADDR, HWIO_PDCCH_REG_REORDER_WORD0_RMSK)
#define HWIO_PDCCH_REG_REORDER_WORD0_INM(m)      \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD0_ADDR, m)
#define HWIO_PDCCH_REG_REORDER_WORD0_OUT(v)      \
        out_dword(HWIO_PDCCH_REG_REORDER_WORD0_ADDR,v)
#define HWIO_PDCCH_REG_REORDER_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_REG_REORDER_WORD0_ADDR,m,v,HWIO_PDCCH_REG_REORDER_WORD0_IN)
#define HWIO_PDCCH_REG_REORDER_WORD0_SW_DBG_TAG_BMSK                                        0xf0000000
#define HWIO_PDCCH_REG_REORDER_WORD0_SW_DBG_TAG_SHFT                                              0x1c
#define HWIO_PDCCH_REG_REORDER_WORD0_OPCODE_BMSK                                              0xfc0000
#define HWIO_PDCCH_REG_REORDER_WORD0_OPCODE_SHFT                                                  0x12
#define HWIO_PDCCH_REG_REORDER_WORD0_FRAME_IDX_BMSK                                             0x3ff0
#define HWIO_PDCCH_REG_REORDER_WORD0_FRAME_IDX_SHFT                                                0x4
#define HWIO_PDCCH_REG_REORDER_WORD0_SUBF_IDX_BMSK                                                 0xf
#define HWIO_PDCCH_REG_REORDER_WORD0_SUBF_IDX_SHFT                                                 0x0

#define HWIO_PDCCH_REG_REORDER_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004aa04)
#define HWIO_PDCCH_REG_REORDER_WORD1_RMSK                                                   0xfffff01f
#define HWIO_PDCCH_REG_REORDER_WORD1_IN          \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD1_ADDR, HWIO_PDCCH_REG_REORDER_WORD1_RMSK)
#define HWIO_PDCCH_REG_REORDER_WORD1_INM(m)      \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD1_ADDR, m)
#define HWIO_PDCCH_REG_REORDER_WORD1_OUT(v)      \
        out_dword(HWIO_PDCCH_REG_REORDER_WORD1_ADDR,v)
#define HWIO_PDCCH_REG_REORDER_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_REG_REORDER_WORD1_ADDR,m,v,HWIO_PDCCH_REG_REORDER_WORD1_IN)
#define HWIO_PDCCH_REG_REORDER_WORD1_PDCCH_MP_START_ADDRESS_BMSK                            0xffff0000
#define HWIO_PDCCH_REG_REORDER_WORD1_PDCCH_MP_START_ADDRESS_SHFT                                  0x10
#define HWIO_PDCCH_REG_REORDER_WORD1_NUM_REG_MOD9_CFI3_BMSK                                     0xf000
#define HWIO_PDCCH_REG_REORDER_WORD1_NUM_REG_MOD9_CFI3_SHFT                                        0xc
#define HWIO_PDCCH_REG_REORDER_WORD1_SYMBOL1_REG_MAP_INDEX_BMSK                                   0x10
#define HWIO_PDCCH_REG_REORDER_WORD1_SYMBOL1_REG_MAP_INDEX_SHFT                                    0x4
#define HWIO_PDCCH_REG_REORDER_WORD1_SYMBOL0_REG_MAP_INDEX_BMSK                                    0xc
#define HWIO_PDCCH_REG_REORDER_WORD1_SYMBOL0_REG_MAP_INDEX_SHFT                                    0x2
#define HWIO_PDCCH_REG_REORDER_WORD1_NUM_PHICH_SYMBOLS_BMSK                                        0x3
#define HWIO_PDCCH_REG_REORDER_WORD1_NUM_PHICH_SYMBOLS_SHFT                                        0x0

#define HWIO_PDCCH_REG_REORDER_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004aa08)
#define HWIO_PDCCH_REG_REORDER_WORD2_RMSK                                                   0x3fffffff
#define HWIO_PDCCH_REG_REORDER_WORD2_IN          \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD2_ADDR, HWIO_PDCCH_REG_REORDER_WORD2_RMSK)
#define HWIO_PDCCH_REG_REORDER_WORD2_INM(m)      \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD2_ADDR, m)
#define HWIO_PDCCH_REG_REORDER_WORD2_OUT(v)      \
        out_dword(HWIO_PDCCH_REG_REORDER_WORD2_ADDR,v)
#define HWIO_PDCCH_REG_REORDER_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_REG_REORDER_WORD2_ADDR,m,v,HWIO_PDCCH_REG_REORDER_WORD2_IN)
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI3_BMSK                          0x3e000000
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI3_SHFT                                0x19
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI3_BMSK                           0x1f00000
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI3_SHFT                                0x14
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI2_BMSK                             0xf8000
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI2_SHFT                                 0xf
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI2_BMSK                              0x7c00
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI2_SHFT                                 0xa
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI1_BMSK                               0x3e0
#define HWIO_PDCCH_REG_REORDER_WORD2_COL_INDEX_FIRST_REG_CFI1_SHFT                                 0x5
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI1_BMSK                                0x1f
#define HWIO_PDCCH_REG_REORDER_WORD2_ROW_INDEX_FIRST_REG_CFI1_SHFT                                 0x0

#define HWIO_PDCCH_REG_REORDER_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004aa0c)
#define HWIO_PDCCH_REG_REORDER_WORD3_RMSK                                                   0x7ff7ff7f
#define HWIO_PDCCH_REG_REORDER_WORD3_IN          \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD3_ADDR, HWIO_PDCCH_REG_REORDER_WORD3_RMSK)
#define HWIO_PDCCH_REG_REORDER_WORD3_INM(m)      \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD3_ADDR, m)
#define HWIO_PDCCH_REG_REORDER_WORD3_OUT(v)      \
        out_dword(HWIO_PDCCH_REG_REORDER_WORD3_ADDR,v)
#define HWIO_PDCCH_REG_REORDER_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_REG_REORDER_WORD3_ADDR,m,v,HWIO_PDCCH_REG_REORDER_WORD3_IN)
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI3_BMSK                                      0x7f000000
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI3_SHFT                                            0x18
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_REG_MOD9_CFI2_BMSK                                   0xf00000
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_REG_MOD9_CFI2_SHFT                                       0x14
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI2_BMSK                                         0x7f000
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI2_SHFT                                             0xc
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_REG_MOD9_CFI1_BMSK                                      0xf00
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_REG_MOD9_CFI1_SHFT                                        0x8
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI1_BMSK                                            0x7f
#define HWIO_PDCCH_REG_REORDER_WORD3_NUM_CCE_CFI1_SHFT                                             0x0

#define HWIO_PDCCH_REG_REORDER_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004aa10)
#define HWIO_PDCCH_REG_REORDER_WORD4_RMSK                                                   0x7fffffff
#define HWIO_PDCCH_REG_REORDER_WORD4_IN          \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD4_ADDR, HWIO_PDCCH_REG_REORDER_WORD4_RMSK)
#define HWIO_PDCCH_REG_REORDER_WORD4_INM(m)      \
        in_dword_masked(HWIO_PDCCH_REG_REORDER_WORD4_ADDR, m)
#define HWIO_PDCCH_REG_REORDER_WORD4_OUT(v)      \
        out_dword(HWIO_PDCCH_REG_REORDER_WORD4_ADDR,v)
#define HWIO_PDCCH_REG_REORDER_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDCCH_REG_REORDER_WORD4_ADDR,m,v,HWIO_PDCCH_REG_REORDER_WORD4_IN)
#define HWIO_PDCCH_REG_REORDER_WORD4_PDCCH_FF_X2_SCRAMBLE_SEED_BMSK                         0x7fffffff
#define HWIO_PDCCH_REG_REORDER_WORD4_PDCCH_FF_X2_SCRAMBLE_SEED_SHFT                                0x0

#define HWIO_PBCH_FOH_WORD0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0004ab00)
#define HWIO_PBCH_FOH_WORD0_RMSK                                                            0xf0fc3fff
#define HWIO_PBCH_FOH_WORD0_IN          \
        in_dword_masked(HWIO_PBCH_FOH_WORD0_ADDR, HWIO_PBCH_FOH_WORD0_RMSK)
#define HWIO_PBCH_FOH_WORD0_INM(m)      \
        in_dword_masked(HWIO_PBCH_FOH_WORD0_ADDR, m)
#define HWIO_PBCH_FOH_WORD0_OUT(v)      \
        out_dword(HWIO_PBCH_FOH_WORD0_ADDR,v)
#define HWIO_PBCH_FOH_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_FOH_WORD0_ADDR,m,v,HWIO_PBCH_FOH_WORD0_IN)
#define HWIO_PBCH_FOH_WORD0_SW_DBG_TAG_BMSK                                                 0xf0000000
#define HWIO_PBCH_FOH_WORD0_SW_DBG_TAG_SHFT                                                       0x1c
#define HWIO_PBCH_FOH_WORD0_OPCODE_BMSK                                                       0xfc0000
#define HWIO_PBCH_FOH_WORD0_OPCODE_SHFT                                                           0x12
#define HWIO_PBCH_FOH_WORD0_FRAME_IDX_BMSK                                                      0x3ff0
#define HWIO_PBCH_FOH_WORD0_FRAME_IDX_SHFT                                                         0x4
#define HWIO_PBCH_FOH_WORD0_SUBF_IDX_BMSK                                                          0xf
#define HWIO_PBCH_FOH_WORD0_SUBF_IDX_SHFT                                                          0x0

#define HWIO_PBCH_FOH_WORD1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0004ab04)
#define HWIO_PBCH_FOH_WORD1_RMSK                                                            0xfffff77f
#define HWIO_PBCH_FOH_WORD1_IN          \
        in_dword_masked(HWIO_PBCH_FOH_WORD1_ADDR, HWIO_PBCH_FOH_WORD1_RMSK)
#define HWIO_PBCH_FOH_WORD1_INM(m)      \
        in_dword_masked(HWIO_PBCH_FOH_WORD1_ADDR, m)
#define HWIO_PBCH_FOH_WORD1_OUT(v)      \
        out_dword(HWIO_PBCH_FOH_WORD1_ADDR,v)
#define HWIO_PBCH_FOH_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_FOH_WORD1_ADDR,m,v,HWIO_PBCH_FOH_WORD1_IN)
#define HWIO_PBCH_FOH_WORD1_CURR_FRAME_PBCH_MP_START_ADDR_BMSK                              0xffff0000
#define HWIO_PBCH_FOH_WORD1_CURR_FRAME_PBCH_MP_START_ADDR_SHFT                                    0x10
#define HWIO_PBCH_FOH_WORD1_PREV_FRAME_MASK_BMSK                                                0xf000
#define HWIO_PBCH_FOH_WORD1_PREV_FRAME_MASK_SHFT                                                   0xc
#define HWIO_PBCH_FOH_WORD1_FOH_RESET_BMSK                                                       0x400
#define HWIO_PBCH_FOH_WORD1_FOH_RESET_SHFT                                                         0xa
#define HWIO_PBCH_FOH_WORD1_FOH_STATE_BMSK                                                       0x300
#define HWIO_PBCH_FOH_WORD1_FOH_STATE_SHFT                                                         0x8
#define HWIO_PBCH_FOH_WORD1_ACH_MASK_BMSK                                                         0x70
#define HWIO_PBCH_FOH_WORD1_ACH_MASK_SHFT                                                          0x4
#define HWIO_PBCH_FOH_WORD1_FOH_MASK_BMSK                                                          0xf
#define HWIO_PBCH_FOH_WORD1_FOH_MASK_SHFT                                                          0x0

#define HWIO_PBCH_FOH_WORD2_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0004ab08)
#define HWIO_PBCH_FOH_WORD2_RMSK                                                                0xffff
#define HWIO_PBCH_FOH_WORD2_IN          \
        in_dword_masked(HWIO_PBCH_FOH_WORD2_ADDR, HWIO_PBCH_FOH_WORD2_RMSK)
#define HWIO_PBCH_FOH_WORD2_INM(m)      \
        in_dword_masked(HWIO_PBCH_FOH_WORD2_ADDR, m)
#define HWIO_PBCH_FOH_WORD2_OUT(v)      \
        out_dword(HWIO_PBCH_FOH_WORD2_ADDR,v)
#define HWIO_PBCH_FOH_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_FOH_WORD2_ADDR,m,v,HWIO_PBCH_FOH_WORD2_IN)
#define HWIO_PBCH_FOH_WORD2_PREV_FRAMES_PBCH_MP_START_ADDR_BMSK                                 0xffff
#define HWIO_PBCH_FOH_WORD2_PREV_FRAMES_PBCH_MP_START_ADDR_SHFT                                    0x0

#define HWIO_PDSCH_REENC_TB_CFG_WORD0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004b100)
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_RMSK                                                    0xffffff
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD0_ADDR, HWIO_PDSCH_REENC_TB_CFG_WORD0_RMSK)
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD0_ADDR, m)
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_TB_CFG_WORD0_ADDR,v)
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_TB_CFG_WORD0_ADDR,m,v,HWIO_PDSCH_REENC_TB_CFG_WORD0_IN)
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_OPCODE_BMSK                                             0xfc0000
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_OPCODE_SHFT                                                 0x12
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_DECOB_START_ADDR_BMSK                                    0x3fffc
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_DECOB_START_ADDR_SHFT                                        0x2
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_DECOB_START_BYTE_BMSK                                        0x3
#define HWIO_PDSCH_REENC_TB_CFG_WORD0_DECOB_START_BYTE_SHFT                                        0x0

#define HWIO_PDSCH_REENC_TB_CFG_WORD1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004b104)
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_RMSK                                                      0xffff
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD1_ADDR, HWIO_PDSCH_REENC_TB_CFG_WORD1_RMSK)
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD1_ADDR, m)
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_TB_CFG_WORD1_ADDR,v)
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_TB_CFG_WORD1_ADDR,m,v,HWIO_PDSCH_REENC_TB_CFG_WORD1_IN)
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_REENC_OUTPUT_START_ADDR_BMSK                              0xffff
#define HWIO_PDSCH_REENC_TB_CFG_WORD1_REENC_OUTPUT_START_ADDR_SHFT                                 0x0

#define HWIO_PDSCH_REENC_TB_CFG_WORD2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004b108)
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_RMSK                                                  0x7fffffff
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD2_ADDR, HWIO_PDSCH_REENC_TB_CFG_WORD2_RMSK)
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_TB_CFG_WORD2_ADDR, m)
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_TB_CFG_WORD2_ADDR,v)
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_TB_CFG_WORD2_ADDR,m,v,HWIO_PDSCH_REENC_TB_CFG_WORD2_IN)
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_CINIT_1_BMSK                                          0x7fffffff
#define HWIO_PDSCH_REENC_TB_CFG_WORD2_CINIT_1_SHFT                                                 0x0

#define HWIO_PDSCH_REENC_CB_WORD0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004b200)
#define HWIO_PDSCH_REENC_CB_WORD0_RMSK                                                       0x3fc1fff
#define HWIO_PDSCH_REENC_CB_WORD0_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD0_ADDR, HWIO_PDSCH_REENC_CB_WORD0_RMSK)
#define HWIO_PDSCH_REENC_CB_WORD0_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD0_ADDR, m)
#define HWIO_PDSCH_REENC_CB_WORD0_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_CB_WORD0_ADDR,v)
#define HWIO_PDSCH_REENC_CB_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_CB_WORD0_ADDR,m,v,HWIO_PDSCH_REENC_CB_WORD0_IN)
#define HWIO_PDSCH_REENC_CB_WORD0_LAST_CBLK_BMSK                                             0x2000000
#define HWIO_PDSCH_REENC_CB_WORD0_LAST_CBLK_SHFT                                                  0x19
#define HWIO_PDSCH_REENC_CB_WORD0_FIRST_CBLK_BMSK                                            0x1000000
#define HWIO_PDSCH_REENC_CB_WORD0_FIRST_CBLK_SHFT                                                 0x18
#define HWIO_PDSCH_REENC_CB_WORD0_OPCODE_BMSK                                                 0xfc0000
#define HWIO_PDSCH_REENC_CB_WORD0_OPCODE_SHFT                                                     0x12
#define HWIO_PDSCH_REENC_CB_WORD0_CBLK_SZ_BMSK                                                  0x1fff
#define HWIO_PDSCH_REENC_CB_WORD0_CBLK_SZ_SHFT                                                     0x0

#define HWIO_PDSCH_REENC_CB_WORD1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004b204)
#define HWIO_PDSCH_REENC_CB_WORD1_RMSK                                                         0x1ffff
#define HWIO_PDSCH_REENC_CB_WORD1_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD1_ADDR, HWIO_PDSCH_REENC_CB_WORD1_RMSK)
#define HWIO_PDSCH_REENC_CB_WORD1_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD1_ADDR, m)
#define HWIO_PDSCH_REENC_CB_WORD1_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_CB_WORD1_ADDR,v)
#define HWIO_PDSCH_REENC_CB_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_CB_WORD1_ADDR,m,v,HWIO_PDSCH_REENC_CB_WORD1_IN)
#define HWIO_PDSCH_REENC_CB_WORD1_E_SZ_BMSK                                                    0x1ffff
#define HWIO_PDSCH_REENC_CB_WORD1_E_SZ_SHFT                                                        0x0

#define HWIO_PDSCH_REENC_CB_WORD2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004b208)
#define HWIO_PDSCH_REENC_CB_WORD2_RMSK                                                      0x7fff7fff
#define HWIO_PDSCH_REENC_CB_WORD2_IN          \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD2_ADDR, HWIO_PDSCH_REENC_CB_WORD2_RMSK)
#define HWIO_PDSCH_REENC_CB_WORD2_INM(m)      \
        in_dword_masked(HWIO_PDSCH_REENC_CB_WORD2_ADDR, m)
#define HWIO_PDSCH_REENC_CB_WORD2_OUT(v)      \
        out_dword(HWIO_PDSCH_REENC_CB_WORD2_ADDR,v)
#define HWIO_PDSCH_REENC_CB_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDSCH_REENC_CB_WORD2_ADDR,m,v,HWIO_PDSCH_REENC_CB_WORD2_IN)
#define HWIO_PDSCH_REENC_CB_WORD2_CIR_BUF_OFFSET_BMSK                                       0x7fff0000
#define HWIO_PDSCH_REENC_CB_WORD2_CIR_BUF_OFFSET_SHFT                                             0x10
#define HWIO_PDSCH_REENC_CB_WORD2_CIR_BUF_SZ_BMSK                                               0x7fff
#define HWIO_PDSCH_REENC_CB_WORD2_CIR_BUF_SZ_SHFT                                                  0x0

#define HWIO_PBCH_REENC_WORD0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004b300)
#define HWIO_PBCH_REENC_WORD0_RMSK                                                            0xfcffff
#define HWIO_PBCH_REENC_WORD0_IN          \
        in_dword_masked(HWIO_PBCH_REENC_WORD0_ADDR, HWIO_PBCH_REENC_WORD0_RMSK)
#define HWIO_PBCH_REENC_WORD0_INM(m)      \
        in_dword_masked(HWIO_PBCH_REENC_WORD0_ADDR, m)
#define HWIO_PBCH_REENC_WORD0_OUT(v)      \
        out_dword(HWIO_PBCH_REENC_WORD0_ADDR,v)
#define HWIO_PBCH_REENC_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_REENC_WORD0_ADDR,m,v,HWIO_PBCH_REENC_WORD0_IN)
#define HWIO_PBCH_REENC_WORD0_OPCODE_BMSK                                                     0xfc0000
#define HWIO_PBCH_REENC_WORD0_OPCODE_SHFT                                                         0x12
#define HWIO_PBCH_REENC_WORD0_REENC_OUTPUT_START_ADDR_BMSK                                      0xffff
#define HWIO_PBCH_REENC_WORD0_REENC_OUTPUT_START_ADDR_SHFT                                         0x0

#define HWIO_PBCH_REENC_WORD1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004b304)
#define HWIO_PBCH_REENC_WORD1_RMSK                                                           0x1ffffff
#define HWIO_PBCH_REENC_WORD1_IN          \
        in_dword_masked(HWIO_PBCH_REENC_WORD1_ADDR, HWIO_PBCH_REENC_WORD1_RMSK)
#define HWIO_PBCH_REENC_WORD1_INM(m)      \
        in_dword_masked(HWIO_PBCH_REENC_WORD1_ADDR, m)
#define HWIO_PBCH_REENC_WORD1_OUT(v)      \
        out_dword(HWIO_PBCH_REENC_WORD1_ADDR,v)
#define HWIO_PBCH_REENC_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_REENC_WORD1_ADDR,m,v,HWIO_PBCH_REENC_WORD1_IN)
#define HWIO_PBCH_REENC_WORD1_CP_TYPE_BMSK                                                   0x1000000
#define HWIO_PBCH_REENC_WORD1_CP_TYPE_SHFT                                                        0x18
#define HWIO_PBCH_REENC_WORD1_PBCH_DATA_BMSK                                                  0xffffff
#define HWIO_PBCH_REENC_WORD1_PBCH_DATA_SHFT                                                       0x0

#define HWIO_PBCH_REENC_WORD2_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004b308)
#define HWIO_PBCH_REENC_WORD2_RMSK                                                               0x7ff
#define HWIO_PBCH_REENC_WORD2_IN          \
        in_dword_masked(HWIO_PBCH_REENC_WORD2_ADDR, HWIO_PBCH_REENC_WORD2_RMSK)
#define HWIO_PBCH_REENC_WORD2_INM(m)      \
        in_dword_masked(HWIO_PBCH_REENC_WORD2_ADDR, m)
#define HWIO_PBCH_REENC_WORD2_OUT(v)      \
        out_dword(HWIO_PBCH_REENC_WORD2_ADDR,v)
#define HWIO_PBCH_REENC_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PBCH_REENC_WORD2_ADDR,m,v,HWIO_PBCH_REENC_WORD2_IN)
#define HWIO_PBCH_REENC_WORD2_TX_ANT_TYPE_BMSK                                                   0x600
#define HWIO_PBCH_REENC_WORD2_TX_ANT_TYPE_SHFT                                                     0x9
#define HWIO_PBCH_REENC_WORD2_CINIT_1_BMSK                                                       0x1ff
#define HWIO_PBCH_REENC_WORD2_CINIT_1_SHFT                                                         0x0

#define HWIO_W_DBACK_HS_SHARED_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c100)
#define HWIO_W_DBACK_HS_SHARED_WORD0_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD0_ADDR, HWIO_W_DBACK_HS_SHARED_WORD0_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD0_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD0_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD0_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD0_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD0_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD0_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c104)
#define HWIO_W_DBACK_HS_SHARED_WORD1_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD1_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD1_ADDR, HWIO_W_DBACK_HS_SHARED_WORD1_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD1_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD1_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD1_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD1_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD1_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD1_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD1_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD1_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD2_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c108)
#define HWIO_W_DBACK_HS_SHARED_WORD2_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD2_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD2_ADDR, HWIO_W_DBACK_HS_SHARED_WORD2_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD2_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD2_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD2_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD2_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD2_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD2_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD2_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD2_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD3_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c10c)
#define HWIO_W_DBACK_HS_SHARED_WORD3_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD3_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD3_ADDR, HWIO_W_DBACK_HS_SHARED_WORD3_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD3_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD3_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD3_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD3_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD3_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD3_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD3_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD3_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD4_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c110)
#define HWIO_W_DBACK_HS_SHARED_WORD4_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD4_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD4_ADDR, HWIO_W_DBACK_HS_SHARED_WORD4_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD4_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD4_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD4_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD4_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD4_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD4_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD4_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD4_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD5_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c114)
#define HWIO_W_DBACK_HS_SHARED_WORD5_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD5_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD5_ADDR, HWIO_W_DBACK_HS_SHARED_WORD5_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD5_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD5_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD5_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD5_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD5_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD5_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD5_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD5_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD6_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c118)
#define HWIO_W_DBACK_HS_SHARED_WORD6_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD6_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD6_ADDR, HWIO_W_DBACK_HS_SHARED_WORD6_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD6_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD6_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD6_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD6_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD6_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD6_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD6_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD6_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD7_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c11c)
#define HWIO_W_DBACK_HS_SHARED_WORD7_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD7_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD7_ADDR, HWIO_W_DBACK_HS_SHARED_WORD7_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD7_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD7_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD7_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD7_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD7_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD7_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD7_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD7_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD8_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c120)
#define HWIO_W_DBACK_HS_SHARED_WORD8_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD8_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD8_ADDR, HWIO_W_DBACK_HS_SHARED_WORD8_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD8_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD8_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD8_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD8_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD8_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD8_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD8_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD8_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD9_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0004c124)
#define HWIO_W_DBACK_HS_SHARED_WORD9_RMSK                                                   0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD9_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD9_ADDR, HWIO_W_DBACK_HS_SHARED_WORD9_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD9_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD9_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD9_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD9_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD9_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD9_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD9_DATA_BMSK                                              0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD9_DATA_SHFT                                                     0x0

#define HWIO_W_DBACK_HS_SHARED_WORD10_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c128)
#define HWIO_W_DBACK_HS_SHARED_WORD10_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD10_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD10_ADDR, HWIO_W_DBACK_HS_SHARED_WORD10_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD10_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD10_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD10_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD10_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD10_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD10_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD10_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD10_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD11_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c12c)
#define HWIO_W_DBACK_HS_SHARED_WORD11_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD11_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD11_ADDR, HWIO_W_DBACK_HS_SHARED_WORD11_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD11_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD11_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD11_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD11_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD11_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD11_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD11_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD11_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD12_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c130)
#define HWIO_W_DBACK_HS_SHARED_WORD12_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD12_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD12_ADDR, HWIO_W_DBACK_HS_SHARED_WORD12_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD12_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD12_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD12_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD12_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD12_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD12_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD12_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD12_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD13_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c134)
#define HWIO_W_DBACK_HS_SHARED_WORD13_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD13_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD13_ADDR, HWIO_W_DBACK_HS_SHARED_WORD13_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD13_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD13_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD13_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD13_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD13_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD13_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD13_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD13_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD14_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c138)
#define HWIO_W_DBACK_HS_SHARED_WORD14_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD14_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD14_ADDR, HWIO_W_DBACK_HS_SHARED_WORD14_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD14_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD14_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD14_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD14_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD14_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD14_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD14_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD14_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD15_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c13c)
#define HWIO_W_DBACK_HS_SHARED_WORD15_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD15_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD15_ADDR, HWIO_W_DBACK_HS_SHARED_WORD15_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD15_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD15_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD15_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD15_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD15_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD15_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD15_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD15_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD16_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c140)
#define HWIO_W_DBACK_HS_SHARED_WORD16_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD16_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD16_ADDR, HWIO_W_DBACK_HS_SHARED_WORD16_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD16_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD16_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD16_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD16_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD16_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD16_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD16_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD16_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD17_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c144)
#define HWIO_W_DBACK_HS_SHARED_WORD17_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD17_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD17_ADDR, HWIO_W_DBACK_HS_SHARED_WORD17_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD17_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD17_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD17_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD17_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD17_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD17_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD17_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD17_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD18_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c148)
#define HWIO_W_DBACK_HS_SHARED_WORD18_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD18_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD18_ADDR, HWIO_W_DBACK_HS_SHARED_WORD18_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD18_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD18_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD18_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD18_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD18_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD18_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD18_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD18_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD19_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c14c)
#define HWIO_W_DBACK_HS_SHARED_WORD19_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD19_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD19_ADDR, HWIO_W_DBACK_HS_SHARED_WORD19_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD19_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD19_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD19_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD19_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD19_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD19_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD19_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD19_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD20_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c150)
#define HWIO_W_DBACK_HS_SHARED_WORD20_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD20_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD20_ADDR, HWIO_W_DBACK_HS_SHARED_WORD20_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD20_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD20_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD20_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD20_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD20_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD20_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD20_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD20_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD20_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD21_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c154)
#define HWIO_W_DBACK_HS_SHARED_WORD21_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD21_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD21_ADDR, HWIO_W_DBACK_HS_SHARED_WORD21_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD21_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD21_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD21_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD21_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD21_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD21_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD21_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD21_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD21_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD22_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c158)
#define HWIO_W_DBACK_HS_SHARED_WORD22_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD22_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD22_ADDR, HWIO_W_DBACK_HS_SHARED_WORD22_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD22_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD22_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD22_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD22_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD22_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD22_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD22_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD22_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD22_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD23_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c15c)
#define HWIO_W_DBACK_HS_SHARED_WORD23_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD23_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD23_ADDR, HWIO_W_DBACK_HS_SHARED_WORD23_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD23_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD23_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD23_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD23_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD23_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD23_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD23_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD23_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD24_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c160)
#define HWIO_W_DBACK_HS_SHARED_WORD24_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD24_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD24_ADDR, HWIO_W_DBACK_HS_SHARED_WORD24_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD24_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD24_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD24_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD24_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD24_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD24_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD24_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD24_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD24_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD25_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c164)
#define HWIO_W_DBACK_HS_SHARED_WORD25_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD25_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD25_ADDR, HWIO_W_DBACK_HS_SHARED_WORD25_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD25_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD25_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD25_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD25_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD25_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD25_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD25_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD25_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD25_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD26_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c168)
#define HWIO_W_DBACK_HS_SHARED_WORD26_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD26_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD26_ADDR, HWIO_W_DBACK_HS_SHARED_WORD26_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD26_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD26_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD26_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD26_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD26_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD26_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD26_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD26_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD26_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD27_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c16c)
#define HWIO_W_DBACK_HS_SHARED_WORD27_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD27_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD27_ADDR, HWIO_W_DBACK_HS_SHARED_WORD27_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD27_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD27_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD27_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD27_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD27_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD27_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD27_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD27_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD27_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD28_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c170)
#define HWIO_W_DBACK_HS_SHARED_WORD28_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD28_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD28_ADDR, HWIO_W_DBACK_HS_SHARED_WORD28_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD28_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD28_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD28_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD28_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD28_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD28_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD28_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD28_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD28_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD29_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c174)
#define HWIO_W_DBACK_HS_SHARED_WORD29_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD29_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD29_ADDR, HWIO_W_DBACK_HS_SHARED_WORD29_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD29_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD29_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD29_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD29_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD29_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD29_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD29_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD29_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD29_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD30_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c178)
#define HWIO_W_DBACK_HS_SHARED_WORD30_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD30_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD30_ADDR, HWIO_W_DBACK_HS_SHARED_WORD30_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD30_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD30_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD30_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD30_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD30_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD30_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD30_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD30_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD30_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD31_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c17c)
#define HWIO_W_DBACK_HS_SHARED_WORD31_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD31_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD31_ADDR, HWIO_W_DBACK_HS_SHARED_WORD31_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD31_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD31_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD31_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD31_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD31_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD31_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD31_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD31_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD31_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD32_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c180)
#define HWIO_W_DBACK_HS_SHARED_WORD32_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD32_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD32_ADDR, HWIO_W_DBACK_HS_SHARED_WORD32_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD32_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD32_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD32_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD32_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD32_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD32_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD32_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD32_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD33_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c184)
#define HWIO_W_DBACK_HS_SHARED_WORD33_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD33_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD33_ADDR, HWIO_W_DBACK_HS_SHARED_WORD33_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD33_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD33_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD33_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD33_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD33_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD33_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD33_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD33_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD33_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD34_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c188)
#define HWIO_W_DBACK_HS_SHARED_WORD34_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD34_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD34_ADDR, HWIO_W_DBACK_HS_SHARED_WORD34_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD34_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD34_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD34_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD34_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD34_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD34_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD34_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD34_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD34_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD35_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c18c)
#define HWIO_W_DBACK_HS_SHARED_WORD35_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD35_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD35_ADDR, HWIO_W_DBACK_HS_SHARED_WORD35_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD35_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD35_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD35_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD35_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD35_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD35_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD35_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD35_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD35_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD36_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c190)
#define HWIO_W_DBACK_HS_SHARED_WORD36_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD36_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD36_ADDR, HWIO_W_DBACK_HS_SHARED_WORD36_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD36_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD36_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD36_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD36_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD36_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD36_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD36_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD36_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD36_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD37_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c194)
#define HWIO_W_DBACK_HS_SHARED_WORD37_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD37_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD37_ADDR, HWIO_W_DBACK_HS_SHARED_WORD37_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD37_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD37_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD37_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD37_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD37_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD37_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD37_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD37_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD37_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD38_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c198)
#define HWIO_W_DBACK_HS_SHARED_WORD38_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD38_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD38_ADDR, HWIO_W_DBACK_HS_SHARED_WORD38_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD38_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD38_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD38_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD38_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD38_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD38_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD38_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD38_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD38_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD39_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c19c)
#define HWIO_W_DBACK_HS_SHARED_WORD39_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD39_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD39_ADDR, HWIO_W_DBACK_HS_SHARED_WORD39_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD39_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD39_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD39_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD39_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD39_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD39_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD39_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD39_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD39_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD40_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1a0)
#define HWIO_W_DBACK_HS_SHARED_WORD40_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD40_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD40_ADDR, HWIO_W_DBACK_HS_SHARED_WORD40_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD40_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD40_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD40_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD40_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD40_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD40_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD40_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD40_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD40_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD41_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1a4)
#define HWIO_W_DBACK_HS_SHARED_WORD41_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD41_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD41_ADDR, HWIO_W_DBACK_HS_SHARED_WORD41_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD41_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD41_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD41_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD41_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD41_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD41_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD41_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD41_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD41_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD42_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1a8)
#define HWIO_W_DBACK_HS_SHARED_WORD42_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD42_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD42_ADDR, HWIO_W_DBACK_HS_SHARED_WORD42_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD42_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD42_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD42_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD42_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD42_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD42_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD42_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD42_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD42_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD43_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1ac)
#define HWIO_W_DBACK_HS_SHARED_WORD43_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD43_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD43_ADDR, HWIO_W_DBACK_HS_SHARED_WORD43_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD43_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD43_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD43_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD43_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD43_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD43_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD43_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD43_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD43_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD44_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1b0)
#define HWIO_W_DBACK_HS_SHARED_WORD44_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD44_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD44_ADDR, HWIO_W_DBACK_HS_SHARED_WORD44_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD44_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD44_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD44_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD44_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD44_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD44_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD44_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD44_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD44_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD45_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1b4)
#define HWIO_W_DBACK_HS_SHARED_WORD45_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD45_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD45_ADDR, HWIO_W_DBACK_HS_SHARED_WORD45_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD45_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD45_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD45_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD45_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD45_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD45_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD45_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD45_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD45_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD46_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1b8)
#define HWIO_W_DBACK_HS_SHARED_WORD46_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD46_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD46_ADDR, HWIO_W_DBACK_HS_SHARED_WORD46_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD46_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD46_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD46_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD46_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD46_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD46_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD46_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD46_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD46_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD47_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1bc)
#define HWIO_W_DBACK_HS_SHARED_WORD47_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD47_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD47_ADDR, HWIO_W_DBACK_HS_SHARED_WORD47_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD47_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD47_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD47_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD47_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD47_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD47_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD47_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD47_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD47_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD48_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1c0)
#define HWIO_W_DBACK_HS_SHARED_WORD48_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD48_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD48_ADDR, HWIO_W_DBACK_HS_SHARED_WORD48_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD48_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD48_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD48_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD48_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD48_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD48_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD48_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD48_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD48_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD49_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1c4)
#define HWIO_W_DBACK_HS_SHARED_WORD49_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD49_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD49_ADDR, HWIO_W_DBACK_HS_SHARED_WORD49_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD49_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD49_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD49_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD49_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD49_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD49_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD49_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD49_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD49_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD50_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1c8)
#define HWIO_W_DBACK_HS_SHARED_WORD50_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD50_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD50_ADDR, HWIO_W_DBACK_HS_SHARED_WORD50_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD50_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD50_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD50_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD50_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD50_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD50_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD50_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD50_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD50_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD51_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1cc)
#define HWIO_W_DBACK_HS_SHARED_WORD51_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD51_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD51_ADDR, HWIO_W_DBACK_HS_SHARED_WORD51_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD51_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD51_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD51_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD51_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD51_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD51_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD51_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD51_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD51_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD52_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1d0)
#define HWIO_W_DBACK_HS_SHARED_WORD52_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD52_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD52_ADDR, HWIO_W_DBACK_HS_SHARED_WORD52_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD52_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD52_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD52_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD52_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD52_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD52_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD52_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD52_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD52_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD53_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1d4)
#define HWIO_W_DBACK_HS_SHARED_WORD53_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD53_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD53_ADDR, HWIO_W_DBACK_HS_SHARED_WORD53_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD53_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD53_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD53_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD53_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD53_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD53_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD53_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD53_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD53_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD54_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1d8)
#define HWIO_W_DBACK_HS_SHARED_WORD54_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD54_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD54_ADDR, HWIO_W_DBACK_HS_SHARED_WORD54_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD54_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD54_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD54_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD54_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD54_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD54_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD54_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD54_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD54_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD55_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1dc)
#define HWIO_W_DBACK_HS_SHARED_WORD55_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD55_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD55_ADDR, HWIO_W_DBACK_HS_SHARED_WORD55_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD55_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD55_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD55_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD55_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD55_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD55_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD55_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD55_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD55_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD56_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1e0)
#define HWIO_W_DBACK_HS_SHARED_WORD56_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD56_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD56_ADDR, HWIO_W_DBACK_HS_SHARED_WORD56_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD56_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD56_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD56_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD56_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD56_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD56_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD56_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD56_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD56_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_SHARED_WORD57_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0004c1e4)
#define HWIO_W_DBACK_HS_SHARED_WORD57_RMSK                                                  0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD57_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD57_ADDR, HWIO_W_DBACK_HS_SHARED_WORD57_RMSK)
#define HWIO_W_DBACK_HS_SHARED_WORD57_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_SHARED_WORD57_ADDR, m)
#define HWIO_W_DBACK_HS_SHARED_WORD57_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_SHARED_WORD57_ADDR,v)
#define HWIO_W_DBACK_HS_SHARED_WORD57_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_SHARED_WORD57_ADDR,m,v,HWIO_W_DBACK_HS_SHARED_WORD57_IN)
#define HWIO_W_DBACK_HS_SHARED_WORD57_DATA_BMSK                                             0xffffffff
#define HWIO_W_DBACK_HS_SHARED_WORD57_DATA_SHFT                                                    0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_ADDR                                          (MODEM_TOP_REG_BASE      + 0x0004c200)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_RMSK                                            0xfc0003
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_OPCODE_BMSK                                     0xfc0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_OPCODE_SHFT                                         0x12
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_FIRST_CB_BMSK                                        0x2
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_FIRST_CB_SHFT                                        0x1
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_TDECIB_IDX_BMSK                                      0x1
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_WORD0_TDECIB_IDX_SHFT                                      0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c300)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_RMSK                                        0xfc0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_BMSK                                 0xfc0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_SHFT                                     0x12

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c304)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RMSK                                      0xffff9fff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_EINI_RM1_BMSK                             0xffff0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_EINI_RM1_SHFT                                   0x10
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RM1_TYPE_BMSK                                 0x8000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RM1_TYPE_SHFT                                    0xf
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_BMSK                            0x1fff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_SHFT                               0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c308)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_RMSK                                        0x1fffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_NUM_CODE_BLK_BMSK                           0x1e0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_NUM_CODE_BLK_SHFT                               0x11
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_EPLUS1_RM1_BMSK                              0x1ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_EPLUS1_RM1_SHFT                                  0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c30c)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_RMSK                                         0x1ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_EMINUS1_RM1_BMSK                             0x1ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_EMINUS1_RM1_SHFT                                 0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c310)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_RMSK                                      0xffffffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EPLUS2_RM1_BMSK                           0xffff0000
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EPLUS2_RM1_SHFT                                 0x10
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EMINUS2_RM1_BMSK                              0xffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EMINUS2_RM1_SHFT                                 0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c314)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_RMSK                                         0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_DRMB_SYS_RD_START_ADDRESS_BMSK               0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_DRMB_SYS_RD_START_ADDRESS_SHFT                   0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c318)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_RMSK                                         0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_DRMB_P1_RD_START_ADDRESS_BMSK                0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_DRMB_P1_RD_START_ADDRESS_SHFT                    0x0

#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004c31c)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_RMSK                                         0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_IN          \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR, HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_RMSK)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR, m)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR,v)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR,m,v,HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_IN)
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_DRMB_P2_RD_START_ADDRESS_BMSK                0x3ffff
#define HWIO_W_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_DRMB_P2_RD_START_ADDRESS_SHFT                    0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD0_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d100)
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD0_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD0_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD0_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD0_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD0_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD0_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD0_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD1_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d104)
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD1_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD1_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD1_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD1_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD1_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD1_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD1_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD2_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d108)
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD2_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD2_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD2_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD2_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD2_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD2_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD2_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD3_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d10c)
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD3_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD3_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD3_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD3_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD3_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD3_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD3_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD4_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d110)
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD4_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD4_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD4_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD4_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD4_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD4_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD4_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD5_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d114)
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD5_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD5_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD5_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD5_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD5_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD5_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD5_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD6_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d118)
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD6_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD6_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD6_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD6_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD6_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD6_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD6_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_SHARED_WORD7_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0004d11c)
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_RMSK                                                0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD7_ADDR, HWIO_W_DBACK_NONHS_SHARED_WORD7_RMSK)
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_SHARED_WORD7_ADDR, m)
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_SHARED_WORD7_ADDR,v)
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_SHARED_WORD7_ADDR,m,v,HWIO_W_DBACK_NONHS_SHARED_WORD7_IN)
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_DATA_BMSK                                           0xffffffff
#define HWIO_W_DBACK_NONHS_SHARED_WORD7_DATA_SHFT                                                  0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d200)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_RMSK                                                 0xfc0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_OPCODE_BMSK                                          0xfc0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD0_OPCODE_SHFT                                              0x12

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d204)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_COL_2_BMSK                                0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_COL_2_SHFT                                      0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_COL_1_BMSK                                    0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_COL_1_SHFT                                       0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d208)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_WCB_ADDR_COL_4_BMSK                                0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_WCB_ADDR_COL_4_SHFT                                      0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_WCB_ADDR_COL_3_BMSK                                    0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD2_WCB_ADDR_COL_3_SHFT                                       0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d20c)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_WCB_ADDR_COL_6_BMSK                                0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_WCB_ADDR_COL_6_SHFT                                      0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_WCB_ADDR_COL_5_BMSK                                    0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD3_WCB_ADDR_COL_5_SHFT                                       0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d210)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_WCB_ADDR_COL_8_BMSK                                0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_WCB_ADDR_COL_8_SHFT                                      0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_WCB_ADDR_COL_7_BMSK                                    0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD4_WCB_ADDR_COL_7_SHFT                                       0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d214)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_WCB_ADDR_COL_10_BMSK                               0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_WCB_ADDR_COL_10_SHFT                                     0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_WCB_ADDR_COL_9_BMSK                                    0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD5_WCB_ADDR_COL_9_SHFT                                       0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d218)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_WCB_ADDR_COL_12_BMSK                               0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_WCB_ADDR_COL_12_SHFT                                     0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_WCB_ADDR_COL_11_BMSK                                   0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD6_WCB_ADDR_COL_11_SHFT                                      0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d21c)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_WCB_ADDR_COL_14_BMSK                               0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_WCB_ADDR_COL_14_SHFT                                     0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_WCB_ADDR_COL_13_BMSK                                   0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD7_WCB_ADDR_COL_13_SHFT                                      0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d220)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_WCB_ADDR_COL_16_BMSK                               0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_WCB_ADDR_COL_16_SHFT                                     0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_WCB_ADDR_COL_15_BMSK                                   0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD8_WCB_ADDR_COL_15_SHFT                                      0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004d224)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_RMSK                                               0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_WCB_ADDR_COL_18_BMSK                               0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_WCB_ADDR_COL_18_SHFT                                     0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_WCB_ADDR_COL_17_BMSK                                   0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD9_WCB_ADDR_COL_17_SHFT                                      0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d228)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_RMSK                                              0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_WCB_ADDR_COL_20_BMSK                              0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_WCB_ADDR_COL_20_SHFT                                    0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_WCB_ADDR_COL_19_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD10_WCB_ADDR_COL_19_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d22c)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_RMSK                                              0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_WCB_ADDR_COL_22_BMSK                              0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_WCB_ADDR_COL_22_SHFT                                    0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_WCB_ADDR_COL_21_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD11_WCB_ADDR_COL_21_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d230)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_RMSK                                              0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_WCB_ADDR_COL_24_BMSK                              0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_WCB_ADDR_COL_24_SHFT                                    0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_WCB_ADDR_COL_23_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD12_WCB_ADDR_COL_23_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d234)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_RMSK                                              0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_WCB_ADDR_COL_26_BMSK                              0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_WCB_ADDR_COL_26_SHFT                                    0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_WCB_ADDR_COL_25_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD13_WCB_ADDR_COL_25_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d238)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_RMSK                                              0x7fff7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_WCB_ADDR_COL_28_BMSK                              0x7fff0000
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_WCB_ADDR_COL_28_SHFT                                    0x10
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_WCB_ADDR_COL_27_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD14_WCB_ADDR_COL_27_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004d23c)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_RMSK                                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_ADDR, HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_RMSK)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_ADDR, m)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_ADDR,v)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_ADDR,m,v,HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_IN)
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_WCB_ADDR_COL_29_BMSK                                  0x7fff
#define HWIO_W_DBACK_NONHS_DRM_CFG_WORD15_WCB_ADDR_COL_29_SHFT                                     0x0

#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0004d300)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_RMSK                                     0xfc001f
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR, HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_RMSK)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR, m)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR,v)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR,m,v,HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_IN)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_BMSK                              0xfc0000
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_SHFT                                  0x12
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_NUM_CODED_BLK_BMSK                           0x1f
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_NUM_CODED_BLK_SHFT                            0x0

#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0004d304)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_RMSK                                   0xdfff87ff
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_IN          \
        in_dword_masked(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR, HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_RMSK)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR, m)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR,v)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR,m,v,HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_IN)
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRM_SCALE_FACTOR_BMSK                  0xc0000000
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRM_SCALE_FACTOR_SHFT                        0x1e
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_BMSK                     0x1fff0000
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_SHFT                           0x10
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_STORAGE_DIR_BMSK                           0x8000
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_STORAGE_DIR_SHFT                              0xf
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRMB_START_ADDRESS_BMSK                     0x7ff
#define HWIO_W_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRMB_START_ADDRESS_SHFT                       0x0

#define HWIO_T_DBACK_SHARED_WORD0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e100)
#define HWIO_T_DBACK_SHARED_WORD0_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD0_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD0_ADDR, HWIO_T_DBACK_SHARED_WORD0_RMSK)
#define HWIO_T_DBACK_SHARED_WORD0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD0_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD0_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD0_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD0_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD0_IN)
#define HWIO_T_DBACK_SHARED_WORD0_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD0_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e104)
#define HWIO_T_DBACK_SHARED_WORD1_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD1_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD1_ADDR, HWIO_T_DBACK_SHARED_WORD1_RMSK)
#define HWIO_T_DBACK_SHARED_WORD1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD1_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD1_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD1_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD1_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD1_IN)
#define HWIO_T_DBACK_SHARED_WORD1_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD1_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e108)
#define HWIO_T_DBACK_SHARED_WORD2_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD2_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD2_ADDR, HWIO_T_DBACK_SHARED_WORD2_RMSK)
#define HWIO_T_DBACK_SHARED_WORD2_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD2_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD2_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD2_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD2_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD2_IN)
#define HWIO_T_DBACK_SHARED_WORD2_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD2_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e10c)
#define HWIO_T_DBACK_SHARED_WORD3_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD3_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD3_ADDR, HWIO_T_DBACK_SHARED_WORD3_RMSK)
#define HWIO_T_DBACK_SHARED_WORD3_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD3_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD3_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD3_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD3_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD3_IN)
#define HWIO_T_DBACK_SHARED_WORD3_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD3_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e110)
#define HWIO_T_DBACK_SHARED_WORD4_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD4_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD4_ADDR, HWIO_T_DBACK_SHARED_WORD4_RMSK)
#define HWIO_T_DBACK_SHARED_WORD4_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD4_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD4_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD4_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD4_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD4_IN)
#define HWIO_T_DBACK_SHARED_WORD4_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD4_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD5_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e114)
#define HWIO_T_DBACK_SHARED_WORD5_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD5_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD5_ADDR, HWIO_T_DBACK_SHARED_WORD5_RMSK)
#define HWIO_T_DBACK_SHARED_WORD5_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD5_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD5_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD5_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD5_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD5_IN)
#define HWIO_T_DBACK_SHARED_WORD5_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD5_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD6_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e118)
#define HWIO_T_DBACK_SHARED_WORD6_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD6_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD6_ADDR, HWIO_T_DBACK_SHARED_WORD6_RMSK)
#define HWIO_T_DBACK_SHARED_WORD6_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD6_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD6_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD6_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD6_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD6_IN)
#define HWIO_T_DBACK_SHARED_WORD6_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD6_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD7_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e11c)
#define HWIO_T_DBACK_SHARED_WORD7_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD7_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD7_ADDR, HWIO_T_DBACK_SHARED_WORD7_RMSK)
#define HWIO_T_DBACK_SHARED_WORD7_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD7_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD7_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD7_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD7_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD7_IN)
#define HWIO_T_DBACK_SHARED_WORD7_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD7_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD8_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e120)
#define HWIO_T_DBACK_SHARED_WORD8_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD8_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD8_ADDR, HWIO_T_DBACK_SHARED_WORD8_RMSK)
#define HWIO_T_DBACK_SHARED_WORD8_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD8_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD8_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD8_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD8_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD8_IN)
#define HWIO_T_DBACK_SHARED_WORD8_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD8_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD9_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004e124)
#define HWIO_T_DBACK_SHARED_WORD9_RMSK                                                      0xffffffff
#define HWIO_T_DBACK_SHARED_WORD9_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD9_ADDR, HWIO_T_DBACK_SHARED_WORD9_RMSK)
#define HWIO_T_DBACK_SHARED_WORD9_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD9_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD9_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD9_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD9_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD9_IN)
#define HWIO_T_DBACK_SHARED_WORD9_DATA_BMSK                                                 0xffffffff
#define HWIO_T_DBACK_SHARED_WORD9_DATA_SHFT                                                        0x0

#define HWIO_T_DBACK_SHARED_WORD10_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e128)
#define HWIO_T_DBACK_SHARED_WORD10_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD10_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD10_ADDR, HWIO_T_DBACK_SHARED_WORD10_RMSK)
#define HWIO_T_DBACK_SHARED_WORD10_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD10_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD10_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD10_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD10_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD10_IN)
#define HWIO_T_DBACK_SHARED_WORD10_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD10_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD11_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e12c)
#define HWIO_T_DBACK_SHARED_WORD11_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD11_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD11_ADDR, HWIO_T_DBACK_SHARED_WORD11_RMSK)
#define HWIO_T_DBACK_SHARED_WORD11_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD11_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD11_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD11_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD11_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD11_IN)
#define HWIO_T_DBACK_SHARED_WORD11_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD11_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD12_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e130)
#define HWIO_T_DBACK_SHARED_WORD12_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD12_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD12_ADDR, HWIO_T_DBACK_SHARED_WORD12_RMSK)
#define HWIO_T_DBACK_SHARED_WORD12_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD12_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD12_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD12_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD12_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD12_IN)
#define HWIO_T_DBACK_SHARED_WORD12_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD12_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD13_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e134)
#define HWIO_T_DBACK_SHARED_WORD13_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD13_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD13_ADDR, HWIO_T_DBACK_SHARED_WORD13_RMSK)
#define HWIO_T_DBACK_SHARED_WORD13_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD13_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD13_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD13_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD13_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD13_IN)
#define HWIO_T_DBACK_SHARED_WORD13_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD13_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD14_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e138)
#define HWIO_T_DBACK_SHARED_WORD14_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD14_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD14_ADDR, HWIO_T_DBACK_SHARED_WORD14_RMSK)
#define HWIO_T_DBACK_SHARED_WORD14_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD14_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD14_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD14_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD14_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD14_IN)
#define HWIO_T_DBACK_SHARED_WORD14_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD14_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD15_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e13c)
#define HWIO_T_DBACK_SHARED_WORD15_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD15_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD15_ADDR, HWIO_T_DBACK_SHARED_WORD15_RMSK)
#define HWIO_T_DBACK_SHARED_WORD15_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD15_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD15_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD15_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD15_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD15_IN)
#define HWIO_T_DBACK_SHARED_WORD15_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD15_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD16_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e140)
#define HWIO_T_DBACK_SHARED_WORD16_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD16_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD16_ADDR, HWIO_T_DBACK_SHARED_WORD16_RMSK)
#define HWIO_T_DBACK_SHARED_WORD16_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD16_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD16_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD16_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD16_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD16_IN)
#define HWIO_T_DBACK_SHARED_WORD16_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD16_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD17_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e144)
#define HWIO_T_DBACK_SHARED_WORD17_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD17_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD17_ADDR, HWIO_T_DBACK_SHARED_WORD17_RMSK)
#define HWIO_T_DBACK_SHARED_WORD17_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD17_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD17_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD17_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD17_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD17_IN)
#define HWIO_T_DBACK_SHARED_WORD17_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD17_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD18_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e148)
#define HWIO_T_DBACK_SHARED_WORD18_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD18_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD18_ADDR, HWIO_T_DBACK_SHARED_WORD18_RMSK)
#define HWIO_T_DBACK_SHARED_WORD18_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD18_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD18_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD18_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD18_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD18_IN)
#define HWIO_T_DBACK_SHARED_WORD18_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD18_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD19_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e14c)
#define HWIO_T_DBACK_SHARED_WORD19_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD19_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD19_ADDR, HWIO_T_DBACK_SHARED_WORD19_RMSK)
#define HWIO_T_DBACK_SHARED_WORD19_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD19_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD19_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD19_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD19_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD19_IN)
#define HWIO_T_DBACK_SHARED_WORD19_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD19_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD20_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e150)
#define HWIO_T_DBACK_SHARED_WORD20_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD20_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD20_ADDR, HWIO_T_DBACK_SHARED_WORD20_RMSK)
#define HWIO_T_DBACK_SHARED_WORD20_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD20_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD20_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD20_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD20_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD20_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD20_IN)
#define HWIO_T_DBACK_SHARED_WORD20_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD20_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD21_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e154)
#define HWIO_T_DBACK_SHARED_WORD21_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD21_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD21_ADDR, HWIO_T_DBACK_SHARED_WORD21_RMSK)
#define HWIO_T_DBACK_SHARED_WORD21_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD21_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD21_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD21_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD21_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD21_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD21_IN)
#define HWIO_T_DBACK_SHARED_WORD21_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD21_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD22_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e158)
#define HWIO_T_DBACK_SHARED_WORD22_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD22_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD22_ADDR, HWIO_T_DBACK_SHARED_WORD22_RMSK)
#define HWIO_T_DBACK_SHARED_WORD22_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD22_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD22_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD22_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD22_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD22_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD22_IN)
#define HWIO_T_DBACK_SHARED_WORD22_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD22_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD23_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e15c)
#define HWIO_T_DBACK_SHARED_WORD23_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD23_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD23_ADDR, HWIO_T_DBACK_SHARED_WORD23_RMSK)
#define HWIO_T_DBACK_SHARED_WORD23_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD23_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD23_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD23_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD23_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD23_IN)
#define HWIO_T_DBACK_SHARED_WORD23_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD23_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD24_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e160)
#define HWIO_T_DBACK_SHARED_WORD24_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD24_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD24_ADDR, HWIO_T_DBACK_SHARED_WORD24_RMSK)
#define HWIO_T_DBACK_SHARED_WORD24_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD24_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD24_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD24_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD24_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD24_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD24_IN)
#define HWIO_T_DBACK_SHARED_WORD24_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD24_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD25_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e164)
#define HWIO_T_DBACK_SHARED_WORD25_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD25_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD25_ADDR, HWIO_T_DBACK_SHARED_WORD25_RMSK)
#define HWIO_T_DBACK_SHARED_WORD25_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD25_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD25_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD25_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD25_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD25_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD25_IN)
#define HWIO_T_DBACK_SHARED_WORD25_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD25_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD26_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e168)
#define HWIO_T_DBACK_SHARED_WORD26_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD26_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD26_ADDR, HWIO_T_DBACK_SHARED_WORD26_RMSK)
#define HWIO_T_DBACK_SHARED_WORD26_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD26_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD26_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD26_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD26_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD26_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD26_IN)
#define HWIO_T_DBACK_SHARED_WORD26_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD26_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD27_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e16c)
#define HWIO_T_DBACK_SHARED_WORD27_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD27_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD27_ADDR, HWIO_T_DBACK_SHARED_WORD27_RMSK)
#define HWIO_T_DBACK_SHARED_WORD27_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD27_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD27_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD27_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD27_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD27_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD27_IN)
#define HWIO_T_DBACK_SHARED_WORD27_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD27_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD28_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e170)
#define HWIO_T_DBACK_SHARED_WORD28_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD28_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD28_ADDR, HWIO_T_DBACK_SHARED_WORD28_RMSK)
#define HWIO_T_DBACK_SHARED_WORD28_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD28_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD28_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD28_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD28_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD28_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD28_IN)
#define HWIO_T_DBACK_SHARED_WORD28_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD28_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD29_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e174)
#define HWIO_T_DBACK_SHARED_WORD29_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD29_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD29_ADDR, HWIO_T_DBACK_SHARED_WORD29_RMSK)
#define HWIO_T_DBACK_SHARED_WORD29_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD29_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD29_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD29_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD29_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD29_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD29_IN)
#define HWIO_T_DBACK_SHARED_WORD29_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD29_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD30_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e178)
#define HWIO_T_DBACK_SHARED_WORD30_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD30_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD30_ADDR, HWIO_T_DBACK_SHARED_WORD30_RMSK)
#define HWIO_T_DBACK_SHARED_WORD30_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD30_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD30_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD30_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD30_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD30_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD30_IN)
#define HWIO_T_DBACK_SHARED_WORD30_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD30_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD31_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e17c)
#define HWIO_T_DBACK_SHARED_WORD31_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD31_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD31_ADDR, HWIO_T_DBACK_SHARED_WORD31_RMSK)
#define HWIO_T_DBACK_SHARED_WORD31_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD31_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD31_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD31_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD31_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD31_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD31_IN)
#define HWIO_T_DBACK_SHARED_WORD31_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD31_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD32_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e180)
#define HWIO_T_DBACK_SHARED_WORD32_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD32_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD32_ADDR, HWIO_T_DBACK_SHARED_WORD32_RMSK)
#define HWIO_T_DBACK_SHARED_WORD32_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD32_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD32_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD32_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD32_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD32_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD32_IN)
#define HWIO_T_DBACK_SHARED_WORD32_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD32_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD33_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e184)
#define HWIO_T_DBACK_SHARED_WORD33_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD33_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD33_ADDR, HWIO_T_DBACK_SHARED_WORD33_RMSK)
#define HWIO_T_DBACK_SHARED_WORD33_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD33_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD33_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD33_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD33_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD33_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD33_IN)
#define HWIO_T_DBACK_SHARED_WORD33_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD33_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD34_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e188)
#define HWIO_T_DBACK_SHARED_WORD34_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD34_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD34_ADDR, HWIO_T_DBACK_SHARED_WORD34_RMSK)
#define HWIO_T_DBACK_SHARED_WORD34_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD34_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD34_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD34_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD34_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD34_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD34_IN)
#define HWIO_T_DBACK_SHARED_WORD34_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD34_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD35_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e18c)
#define HWIO_T_DBACK_SHARED_WORD35_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD35_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD35_ADDR, HWIO_T_DBACK_SHARED_WORD35_RMSK)
#define HWIO_T_DBACK_SHARED_WORD35_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD35_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD35_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD35_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD35_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD35_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD35_IN)
#define HWIO_T_DBACK_SHARED_WORD35_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD35_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD36_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e190)
#define HWIO_T_DBACK_SHARED_WORD36_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD36_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD36_ADDR, HWIO_T_DBACK_SHARED_WORD36_RMSK)
#define HWIO_T_DBACK_SHARED_WORD36_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD36_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD36_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD36_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD36_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD36_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD36_IN)
#define HWIO_T_DBACK_SHARED_WORD36_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD36_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_SHARED_WORD37_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0004e194)
#define HWIO_T_DBACK_SHARED_WORD37_RMSK                                                     0xffffffff
#define HWIO_T_DBACK_SHARED_WORD37_IN          \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD37_ADDR, HWIO_T_DBACK_SHARED_WORD37_RMSK)
#define HWIO_T_DBACK_SHARED_WORD37_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_SHARED_WORD37_ADDR, m)
#define HWIO_T_DBACK_SHARED_WORD37_OUT(v)      \
        out_dword(HWIO_T_DBACK_SHARED_WORD37_ADDR,v)
#define HWIO_T_DBACK_SHARED_WORD37_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_SHARED_WORD37_ADDR,m,v,HWIO_T_DBACK_SHARED_WORD37_IN)
#define HWIO_T_DBACK_SHARED_WORD37_DATA_BMSK                                                0xffffffff
#define HWIO_T_DBACK_SHARED_WORD37_DATA_SHFT                                                       0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e200)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_RMSK                                                 0xfc0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_OPCODE_BMSK                                          0xfc0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD0_OPCODE_SHFT                                              0x12

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e204)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_RMSK                                                  0xf7f7f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_DEINT_MODE_BMSK                                       0x80000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_DEINT_MODE_SHFT                                          0x13
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_NUM_OF_TS_BMSK                                        0x70000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_NUM_OF_TS_SHFT                                           0x10
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_SF0_BMSK                                      0x7f00
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_SF0_SHFT                                         0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_SF1_BMSK                                        0x7f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD1_WCB_ADDR_SF1_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e208)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_RMSK                                                0x7efffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_CH_CAP_G2_0_BMSK                                    0x7e00000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_CH_CAP_G2_0_SHFT                                         0x15
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_NUM_CHS_G2_0_BMSK                                     0xf0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_NUM_CHS_G2_0_SHFT                                        0x10
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_SF1_CH_0_BMSK                                          0x8000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_SF1_CH_0_SHFT                                             0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_CH_CAP_G1_0_BMSK                                       0x7fe0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_CH_CAP_G1_0_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_NUM_CHS_G1_0_BMSK                                        0x1f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD2_NUM_CHS_G1_0_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e20c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_RMSK                                                    0x7ef
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_CH_CAP_G3_0_BMSK                                        0x7e0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_CH_CAP_G3_0_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_NUM_CHS_G3_0_BMSK                                         0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD3_NUM_CHS_G3_0_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e210)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_RMSK                                                0x7efffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_CH_CAP_G2_1_BMSK                                    0x7e00000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_CH_CAP_G2_1_SHFT                                         0x15
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_NUM_CHS_G2_1_BMSK                                     0xf0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_NUM_CHS_G2_1_SHFT                                        0x10
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_SF1_CH_1_BMSK                                          0x8000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_SF1_CH_1_SHFT                                             0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_CH_CAP_G1_1_BMSK                                       0x7fe0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_CH_CAP_G1_1_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_NUM_CHS_G1_1_BMSK                                        0x1f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD4_NUM_CHS_G1_1_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e214)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_RMSK                                                    0x7ef
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_CH_CAP_G3_1_BMSK                                        0x7e0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_CH_CAP_G3_1_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_NUM_CHS_G3_1_BMSK                                         0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD5_NUM_CHS_G3_1_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e218)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_RMSK                                                0x7efffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_CH_CAP_G2_2_BMSK                                    0x7e00000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_CH_CAP_G2_2_SHFT                                         0x15
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_NUM_CHS_G2_2_BMSK                                     0xf0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_NUM_CHS_G2_2_SHFT                                        0x10
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_SF1_CH_2_BMSK                                          0x8000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_SF1_CH_2_SHFT                                             0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_CH_CAP_G1_2_BMSK                                       0x7fe0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_CH_CAP_G1_2_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_NUM_CHS_G1_2_BMSK                                        0x1f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD6_NUM_CHS_G1_2_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e21c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_RMSK                                                    0x7ef
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_CH_CAP_G3_2_BMSK                                        0x7e0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_CH_CAP_G3_2_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_NUM_CHS_G3_2_BMSK                                         0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD7_NUM_CHS_G3_2_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e220)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_RMSK                                                0x7efffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_CH_CAP_G2_3_BMSK                                    0x7e00000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_CH_CAP_G2_3_SHFT                                         0x15
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_NUM_CHS_G2_3_BMSK                                     0xf0000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_NUM_CHS_G2_3_SHFT                                        0x10
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_SF1_CH_3_BMSK                                          0x8000
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_SF1_CH_3_SHFT                                             0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_CH_CAP_G1_3_BMSK                                       0x7fe0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_CH_CAP_G1_3_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_NUM_CHS_G1_3_BMSK                                        0x1f
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD8_NUM_CHS_G1_3_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0004e224)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_RMSK                                                    0x7ef
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_CH_CAP_G3_3_BMSK                                        0x7e0
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_CH_CAP_G3_3_SHFT                                          0x5
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_NUM_CHS_G3_3_BMSK                                         0xf
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD9_NUM_CHS_G3_3_SHFT                                         0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e228)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_XINTER_SF0_0_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_XINTER_SF0_0_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_SLOPE0_RND_SF0_0_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_SLOPE0_RND_SF0_0_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_SLOPE0_M_SF0_0_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD10_LLR1_SLOPE0_M_SF0_0_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e22c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_XINFLEC_SF0_0_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_XINFLEC_SF0_0_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_SLOPE1_RND_SF0_0_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_SLOPE1_RND_SF0_0_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_SLOPE1_M_SF0_0_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD11_LLR1_SLOPE1_M_SF0_0_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e230)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_XINTER_SF1_0_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_XINTER_SF1_0_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_SLOPE0_RND_SF1_0_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_SLOPE0_RND_SF1_0_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_SLOPE0_M_SF1_0_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD12_LLR1_SLOPE0_M_SF1_0_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e234)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_XINFLEC_SF1_0_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_XINFLEC_SF1_0_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_SLOPE1_RND_SF1_0_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_SLOPE1_RND_SF1_0_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_SLOPE1_M_SF1_0_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD13_LLR1_SLOPE1_M_SF1_0_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e238)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_XINTER_SF0_1_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_XINTER_SF0_1_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_SLOPE0_RND_SF0_1_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_SLOPE0_RND_SF0_1_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_SLOPE0_M_SF0_1_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD14_LLR1_SLOPE0_M_SF0_1_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e23c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_XINFLEC_SF0_1_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_XINFLEC_SF0_1_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_SLOPE1_RND_SF0_1_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_SLOPE1_RND_SF0_1_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_SLOPE1_M_SF0_1_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD15_LLR1_SLOPE1_M_SF0_1_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e240)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_XINTER_SF1_1_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_XINTER_SF1_1_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_SLOPE0_RND_SF1_1_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_SLOPE0_RND_SF1_1_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_SLOPE0_M_SF1_1_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD16_LLR1_SLOPE0_M_SF1_1_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e244)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_XINFLEC_SF1_1_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_XINFLEC_SF1_1_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_SLOPE1_RND_SF1_1_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_SLOPE1_RND_SF1_1_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_SLOPE1_M_SF1_1_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD17_LLR1_SLOPE1_M_SF1_1_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e248)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_XINTER_SF0_2_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_XINTER_SF0_2_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_SLOPE0_RND_SF0_2_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_SLOPE0_RND_SF0_2_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_SLOPE0_M_SF0_2_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD18_LLR1_SLOPE0_M_SF0_2_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e24c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_XINFLEC_SF0_2_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_XINFLEC_SF0_2_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_SLOPE1_RND_SF0_2_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_SLOPE1_RND_SF0_2_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_SLOPE1_M_SF0_2_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD19_LLR1_SLOPE1_M_SF0_2_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e250)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_XINTER_SF1_2_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_XINTER_SF1_2_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_SLOPE0_RND_SF1_2_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_SLOPE0_RND_SF1_2_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_SLOPE0_M_SF1_2_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD20_LLR1_SLOPE0_M_SF1_2_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e254)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_XINFLEC_SF1_2_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_XINFLEC_SF1_2_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_SLOPE1_RND_SF1_2_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_SLOPE1_RND_SF1_2_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_SLOPE1_M_SF1_2_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD21_LLR1_SLOPE1_M_SF1_2_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e258)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_XINTER_SF0_3_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_XINTER_SF0_3_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_SLOPE0_RND_SF0_3_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_SLOPE0_RND_SF0_3_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_SLOPE0_M_SF0_3_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD22_LLR1_SLOPE0_M_SF0_3_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e25c)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_XINFLEC_SF0_3_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_XINFLEC_SF0_3_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_SLOPE1_RND_SF0_3_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_SLOPE1_RND_SF0_3_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_SLOPE1_M_SF0_3_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD23_LLR1_SLOPE1_M_SF0_3_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e260)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_RMSK                                              0x7fffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_XINTER_SF1_3_BMSK                            0x7ffff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_XINTER_SF1_3_SHFT                                   0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_SLOPE0_RND_SF1_3_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_SLOPE0_RND_SF1_3_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_SLOPE0_M_SF1_3_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD24_LLR1_SLOPE0_M_SF1_3_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0004e264)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_RMSK                                                0xffffff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_ADDR, HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_RMSK)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_ADDR, m)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_ADDR,v)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_ADDR,m,v,HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_IN)
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_XINFLEC_SF1_3_BMSK                             0xfff800
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_XINFLEC_SF1_3_SHFT                                  0xb
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_SLOPE1_RND_SF1_3_BMSK                             0x700
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_SLOPE1_RND_SF1_3_SHFT                               0x8
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_SLOPE1_M_SF1_3_BMSK                                0xff
#define HWIO_T_DBACK_NONHS_DRM_CFG_WORD25_LLR1_SLOPE1_M_SF1_3_SHFT                                 0x0

#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0004e300)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_RMSK                                     0xfc001f
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR, HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_RMSK)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR, m)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR,v)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_ADDR,m,v,HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_IN)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_BMSK                              0xfc0000
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_SHFT                                  0x12
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_NUM_CODED_BLK_BMSK                           0x1f
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD0_NUM_CODED_BLK_SHFT                            0x0

#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR                                   (MODEM_TOP_REG_BASE      + 0x0004e304)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_RMSK                                   0xdfff87ff
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_IN          \
        in_dword_masked(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR, HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_RMSK)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR, m)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR,v)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_ADDR,m,v,HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_IN)
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRM_SCALE_FACTOR_BMSK                  0xc0000000
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRM_SCALE_FACTOR_SHFT                        0x1e
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_BMSK                     0x1fff0000
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_SHFT                           0x10
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_STORAGE_DIR_BMSK                           0x8000
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_STORAGE_DIR_SHFT                              0xf
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRMB_START_ADDRESS_BMSK                     0x7ff
#define HWIO_T_DBACK_NONHS_TD_DECIB_WRITER_CFG_WORD1_DRMB_START_ADDRESS_SHFT                       0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e400)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_RMSK                                        0xfc0000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_BMSK                                 0xfc0000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD0_OPCODE_SHFT                                     0x12

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e404)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RMSK                                      0xffff9fff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_EINI_RM1_BMSK                             0xffff0000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_EINI_RM1_SHFT                                   0x10
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RM1_TYPE_BMSK                                 0x8000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_RM1_TYPE_SHFT                                    0xf
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_BMSK                            0x1fff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD1_CODE_BLK_SIZE_SHFT                               0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e408)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_RMSK                                        0x1fffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_NUM_CODE_BLK_BMSK                           0x1e0000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_NUM_CODE_BLK_SHFT                               0x11
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_EPLUS1_RM1_BMSK                              0x1ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD2_EPLUS1_RM1_SHFT                                  0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e40c)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_RMSK                                         0x1ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_EMINUS1_RM1_BMSK                             0x1ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD3_EMINUS1_RM1_SHFT                                 0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e410)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_RMSK                                      0xffffffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EPLUS2_RM1_BMSK                           0xffff0000
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EPLUS2_RM1_SHFT                                 0x10
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EMINUS2_RM1_BMSK                              0xffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD4_EMINUS2_RM1_SHFT                                 0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e414)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_RMSK                                         0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_DRMB_SYS_RD_START_ADDRESS_BMSK               0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD5_DRMB_SYS_RD_START_ADDRESS_SHFT                   0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e418)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_RMSK                                         0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_DRMB_P1_RD_START_ADDRESS_BMSK                0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD6_DRMB_P1_RD_START_ADDRESS_SHFT                    0x0

#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR                                      (MODEM_TOP_REG_BASE      + 0x0004e41c)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_RMSK                                         0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_IN          \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR, HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_RMSK)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR, m)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR,v)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_ADDR,m,v,HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_IN)
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_DRMB_P2_RD_START_ADDRESS_BMSK                0x3ffff
#define HWIO_T_DBACK_HS_TD_DECIB_WRITER_CFG_WORD7_DRMB_P2_RD_START_ADDRESS_SHFT                    0x0

#define HWIO_HDR_DEINT_CFG_WORD0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f100)
#define HWIO_HDR_DEINT_CFG_WORD0_RMSK                                                         0xfc0000
#define HWIO_HDR_DEINT_CFG_WORD0_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD0_ADDR, HWIO_HDR_DEINT_CFG_WORD0_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD0_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD0_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD0_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD0_IN)
#define HWIO_HDR_DEINT_CFG_WORD0_OPCODE_BMSK                                                  0xfc0000
#define HWIO_HDR_DEINT_CFG_WORD0_OPCODE_SHFT                                                      0x12

#define HWIO_HDR_DEINT_CFG_WORD1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f104)
#define HWIO_HDR_DEINT_CFG_WORD1_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD1_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD1_ADDR, HWIO_HDR_DEINT_CFG_WORD1_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD1_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD1_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD1_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD1_IN)
#define HWIO_HDR_DEINT_CFG_WORD1_C2I_EST_SEG_0_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD1_C2I_EST_SEG_0_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f108)
#define HWIO_HDR_DEINT_CFG_WORD2_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD2_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD2_ADDR, HWIO_HDR_DEINT_CFG_WORD2_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD2_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD2_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD2_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD2_IN)
#define HWIO_HDR_DEINT_CFG_WORD2_C2I_EST_SEG_1_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD2_C2I_EST_SEG_1_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f10c)
#define HWIO_HDR_DEINT_CFG_WORD3_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD3_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD3_ADDR, HWIO_HDR_DEINT_CFG_WORD3_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD3_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD3_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD3_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD3_IN)
#define HWIO_HDR_DEINT_CFG_WORD3_C2I_EST_SEG_2_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD3_C2I_EST_SEG_2_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD4_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f110)
#define HWIO_HDR_DEINT_CFG_WORD4_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD4_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD4_ADDR, HWIO_HDR_DEINT_CFG_WORD4_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD4_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD4_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD4_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD4_IN)
#define HWIO_HDR_DEINT_CFG_WORD4_C2I_EST_SEG_3_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD4_C2I_EST_SEG_3_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD5_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f114)
#define HWIO_HDR_DEINT_CFG_WORD5_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD5_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD5_ADDR, HWIO_HDR_DEINT_CFG_WORD5_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD5_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD5_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD5_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD5_IN)
#define HWIO_HDR_DEINT_CFG_WORD5_C2I_EST_SEG_4_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD5_C2I_EST_SEG_4_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD6_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f118)
#define HWIO_HDR_DEINT_CFG_WORD6_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD6_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD6_ADDR, HWIO_HDR_DEINT_CFG_WORD6_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD6_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD6_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD6_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD6_IN)
#define HWIO_HDR_DEINT_CFG_WORD6_C2I_EST_SEG_5_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD6_C2I_EST_SEG_5_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD7_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f11c)
#define HWIO_HDR_DEINT_CFG_WORD7_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD7_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD7_ADDR, HWIO_HDR_DEINT_CFG_WORD7_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD7_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD7_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD7_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD7_IN)
#define HWIO_HDR_DEINT_CFG_WORD7_C2I_EST_SEG_6_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD7_C2I_EST_SEG_6_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD8_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f120)
#define HWIO_HDR_DEINT_CFG_WORD8_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD8_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD8_ADDR, HWIO_HDR_DEINT_CFG_WORD8_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD8_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD8_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD8_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD8_IN)
#define HWIO_HDR_DEINT_CFG_WORD8_C2I_EST_SEG_7_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD8_C2I_EST_SEG_7_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD9_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0004f124)
#define HWIO_HDR_DEINT_CFG_WORD9_RMSK                                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD9_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD9_ADDR, HWIO_HDR_DEINT_CFG_WORD9_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD9_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD9_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD9_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD9_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD9_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD9_IN)
#define HWIO_HDR_DEINT_CFG_WORD9_C2I_EST_SEG_8_BMSK                                            0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD9_C2I_EST_SEG_8_SHFT                                                0x0

#define HWIO_HDR_DEINT_CFG_WORD10_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f128)
#define HWIO_HDR_DEINT_CFG_WORD10_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD10_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD10_ADDR, HWIO_HDR_DEINT_CFG_WORD10_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD10_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD10_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD10_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD10_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD10_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD10_IN)
#define HWIO_HDR_DEINT_CFG_WORD10_C2I_EST_SEG_9_BMSK                                           0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD10_C2I_EST_SEG_9_SHFT                                               0x0

#define HWIO_HDR_DEINT_CFG_WORD11_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f12c)
#define HWIO_HDR_DEINT_CFG_WORD11_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD11_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD11_ADDR, HWIO_HDR_DEINT_CFG_WORD11_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD11_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD11_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD11_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD11_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD11_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD11_IN)
#define HWIO_HDR_DEINT_CFG_WORD11_C2I_EST_SEG_10_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD11_C2I_EST_SEG_10_SHFT                                              0x0

#define HWIO_HDR_DEINT_CFG_WORD12_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f130)
#define HWIO_HDR_DEINT_CFG_WORD12_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD12_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD12_ADDR, HWIO_HDR_DEINT_CFG_WORD12_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD12_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD12_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD12_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD12_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD12_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD12_IN)
#define HWIO_HDR_DEINT_CFG_WORD12_C2I_EST_SEG_11_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD12_C2I_EST_SEG_11_SHFT                                              0x0

#define HWIO_HDR_DEINT_CFG_WORD13_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f134)
#define HWIO_HDR_DEINT_CFG_WORD13_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD13_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD13_ADDR, HWIO_HDR_DEINT_CFG_WORD13_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD13_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD13_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD13_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD13_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD13_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD13_IN)
#define HWIO_HDR_DEINT_CFG_WORD13_C2I_EST_SEG_12_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD13_C2I_EST_SEG_12_SHFT                                              0x0

#define HWIO_HDR_DEINT_CFG_WORD14_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f138)
#define HWIO_HDR_DEINT_CFG_WORD14_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD14_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD14_ADDR, HWIO_HDR_DEINT_CFG_WORD14_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD14_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD14_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD14_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD14_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD14_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD14_IN)
#define HWIO_HDR_DEINT_CFG_WORD14_C2I_EST_SEG_13_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD14_C2I_EST_SEG_13_SHFT                                              0x0

#define HWIO_HDR_DEINT_CFG_WORD15_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f13c)
#define HWIO_HDR_DEINT_CFG_WORD15_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD15_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD15_ADDR, HWIO_HDR_DEINT_CFG_WORD15_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD15_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD15_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD15_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD15_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD15_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD15_IN)
#define HWIO_HDR_DEINT_CFG_WORD15_C2I_EST_SEG_14_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD15_C2I_EST_SEG_14_SHFT                                              0x0

#define HWIO_HDR_DEINT_CFG_WORD16_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0004f140)
#define HWIO_HDR_DEINT_CFG_WORD16_RMSK                                                         0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD16_IN          \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD16_ADDR, HWIO_HDR_DEINT_CFG_WORD16_RMSK)
#define HWIO_HDR_DEINT_CFG_WORD16_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_CFG_WORD16_ADDR, m)
#define HWIO_HDR_DEINT_CFG_WORD16_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_CFG_WORD16_ADDR,v)
#define HWIO_HDR_DEINT_CFG_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_CFG_WORD16_ADDR,m,v,HWIO_HDR_DEINT_CFG_WORD16_IN)
#define HWIO_HDR_DEINT_CFG_WORD16_C2I_EST_SEG_15_BMSK                                          0x3ffff
#define HWIO_HDR_DEINT_CFG_WORD16_C2I_EST_SEG_15_SHFT                                              0x0

#define HWIO_HDR_DEINT_WORD0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f200)
#define HWIO_HDR_DEINT_WORD0_RMSK                                                             0xfc0000
#define HWIO_HDR_DEINT_WORD0_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD0_ADDR, HWIO_HDR_DEINT_WORD0_RMSK)
#define HWIO_HDR_DEINT_WORD0_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD0_ADDR, m)
#define HWIO_HDR_DEINT_WORD0_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD0_ADDR,v)
#define HWIO_HDR_DEINT_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD0_ADDR,m,v,HWIO_HDR_DEINT_WORD0_IN)
#define HWIO_HDR_DEINT_WORD0_OPCODE_BMSK                                                      0xfc0000
#define HWIO_HDR_DEINT_WORD0_OPCODE_SHFT                                                          0x12

#define HWIO_HDR_DEINT_WORD1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f204)
#define HWIO_HDR_DEINT_WORD1_RMSK                                                           0x1fff3c00
#define HWIO_HDR_DEINT_WORD1_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD1_ADDR, HWIO_HDR_DEINT_WORD1_RMSK)
#define HWIO_HDR_DEINT_WORD1_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD1_ADDR, m)
#define HWIO_HDR_DEINT_WORD1_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD1_ADDR,v)
#define HWIO_HDR_DEINT_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD1_ADDR,m,v,HWIO_HDR_DEINT_WORD1_IN)
#define HWIO_HDR_DEINT_WORD1_FRAME_SIZE_BMSK                                                0x1fff0000
#define HWIO_HDR_DEINT_WORD1_FRAME_SIZE_SHFT                                                      0x10
#define HWIO_HDR_DEINT_WORD1_CODE_RATE_BMSK                                                     0x3000
#define HWIO_HDR_DEINT_WORD1_CODE_RATE_SHFT                                                        0xc
#define HWIO_HDR_DEINT_WORD1_SYMBOL_TYPE_BMSK                                                    0xc00
#define HWIO_HDR_DEINT_WORD1_SYMBOL_TYPE_SHFT                                                      0xa

#define HWIO_HDR_DEINT_WORD2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f208)
#define HWIO_HDR_DEINT_WORD2_RMSK                                                           0x7fff3fff
#define HWIO_HDR_DEINT_WORD2_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD2_ADDR, HWIO_HDR_DEINT_WORD2_RMSK)
#define HWIO_HDR_DEINT_WORD2_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD2_ADDR, m)
#define HWIO_HDR_DEINT_WORD2_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD2_ADDR,v)
#define HWIO_HDR_DEINT_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD2_ADDR,m,v,HWIO_HDR_DEINT_WORD2_IN)
#define HWIO_HDR_DEINT_WORD2_K_BMSK                                                         0x7ff00000
#define HWIO_HDR_DEINT_WORD2_K_SHFT                                                               0x14
#define HWIO_HDR_DEINT_WORD2_M_BMSK                                                            0xf0000
#define HWIO_HDR_DEINT_WORD2_M_SHFT                                                               0x10
#define HWIO_HDR_DEINT_WORD2_N_BMSK                                                             0x3fff
#define HWIO_HDR_DEINT_WORD2_N_SHFT                                                                0x0

#define HWIO_HDR_DEINT_WORD3_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f20c)
#define HWIO_HDR_DEINT_WORD3_RMSK                                                               0xff1f
#define HWIO_HDR_DEINT_WORD3_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD3_ADDR, HWIO_HDR_DEINT_WORD3_RMSK)
#define HWIO_HDR_DEINT_WORD3_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD3_ADDR, m)
#define HWIO_HDR_DEINT_WORD3_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD3_ADDR,v)
#define HWIO_HDR_DEINT_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD3_ADDR,m,v,HWIO_HDR_DEINT_WORD3_IN)
#define HWIO_HDR_DEINT_WORD3_LEVEL_SWAP_BMSK                                                    0x8000
#define HWIO_HDR_DEINT_WORD3_LEVEL_SWAP_SHFT                                                       0xf
#define HWIO_HDR_DEINT_WORD3_LEVEL_INC_BMSK                                                     0x7f00
#define HWIO_HDR_DEINT_WORD3_LEVEL_INC_SHFT                                                        0x8
#define HWIO_HDR_DEINT_WORD3_D_PARAM_BMSK                                                         0x1f
#define HWIO_HDR_DEINT_WORD3_D_PARAM_SHFT                                                          0x0

#define HWIO_HDR_DEINT_WORD4_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f210)
#define HWIO_HDR_DEINT_WORD4_RMSK                                                           0x3fffffff
#define HWIO_HDR_DEINT_WORD4_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD4_ADDR, HWIO_HDR_DEINT_WORD4_RMSK)
#define HWIO_HDR_DEINT_WORD4_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD4_ADDR, m)
#define HWIO_HDR_DEINT_WORD4_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD4_ADDR,v)
#define HWIO_HDR_DEINT_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD4_ADDR,m,v,HWIO_HDR_DEINT_WORD4_IN)
#define HWIO_HDR_DEINT_WORD4_POST_COMB_THR_BMSK                                             0x3ffe0000
#define HWIO_HDR_DEINT_WORD4_POST_COMB_THR_SHFT                                                   0x11
#define HWIO_HDR_DEINT_WORD4_POST_COMB_INC_BMSK                                                0x1fff0
#define HWIO_HDR_DEINT_WORD4_POST_COMB_INC_SHFT                                                    0x4
#define HWIO_HDR_DEINT_WORD4_POST_COMB_ITER_BMSK                                                   0xf
#define HWIO_HDR_DEINT_WORD4_POST_COMB_ITER_SHFT                                                   0x0

#define HWIO_HDR_DEINT_WORD5_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f214)
#define HWIO_HDR_DEINT_WORD5_RMSK                                                               0x1fff
#define HWIO_HDR_DEINT_WORD5_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD5_ADDR, HWIO_HDR_DEINT_WORD5_RMSK)
#define HWIO_HDR_DEINT_WORD5_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD5_ADDR, m)
#define HWIO_HDR_DEINT_WORD5_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD5_ADDR,v)
#define HWIO_HDR_DEINT_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD5_ADDR,m,v,HWIO_HDR_DEINT_WORD5_IN)
#define HWIO_HDR_DEINT_WORD5_INTLV_LEN_M1_BMSK                                                  0x1fff
#define HWIO_HDR_DEINT_WORD5_INTLV_LEN_M1_SHFT                                                     0x0

#define HWIO_HDR_DEINT_WORD6_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f218)
#define HWIO_HDR_DEINT_WORD6_RMSK                                                                  0xf
#define HWIO_HDR_DEINT_WORD6_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD6_ADDR, HWIO_HDR_DEINT_WORD6_RMSK)
#define HWIO_HDR_DEINT_WORD6_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD6_ADDR, m)
#define HWIO_HDR_DEINT_WORD6_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD6_ADDR,v)
#define HWIO_HDR_DEINT_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD6_ADDR,m,v,HWIO_HDR_DEINT_WORD6_IN)
#define HWIO_HDR_DEINT_WORD6_LLR_BIAS_PT_BMSK                                                      0xf
#define HWIO_HDR_DEINT_WORD6_LLR_BIAS_PT_SHFT                                                      0x0

#define HWIO_HDR_DEINT_WORD7_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f21c)
#define HWIO_HDR_DEINT_WORD7_RMSK                                                              0x1ffff
#define HWIO_HDR_DEINT_WORD7_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD7_ADDR, HWIO_HDR_DEINT_WORD7_RMSK)
#define HWIO_HDR_DEINT_WORD7_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD7_ADDR, m)
#define HWIO_HDR_DEINT_WORD7_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD7_ADDR,v)
#define HWIO_HDR_DEINT_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD7_ADDR,m,v,HWIO_HDR_DEINT_WORD7_IN)
#define HWIO_HDR_DEINT_WORD7_SCRAMBLE_SEED_BMSK                                                0x1ffff
#define HWIO_HDR_DEINT_WORD7_SCRAMBLE_SEED_SHFT                                                    0x0

#define HWIO_HDR_DEINT_WORD8_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f220)
#define HWIO_HDR_DEINT_WORD8_RMSK                                                              0x1ffff
#define HWIO_HDR_DEINT_WORD8_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD8_ADDR, HWIO_HDR_DEINT_WORD8_RMSK)
#define HWIO_HDR_DEINT_WORD8_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD8_ADDR, m)
#define HWIO_HDR_DEINT_WORD8_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD8_ADDR,v)
#define HWIO_HDR_DEINT_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD8_ADDR,m,v,HWIO_HDR_DEINT_WORD8_IN)
#define HWIO_HDR_DEINT_WORD8_SCRAMBLE_MASK_0_BMSK                                              0x1ffff
#define HWIO_HDR_DEINT_WORD8_SCRAMBLE_MASK_0_SHFT                                                  0x0

#define HWIO_HDR_DEINT_WORD9_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0004f224)
#define HWIO_HDR_DEINT_WORD9_RMSK                                                              0x1ffff
#define HWIO_HDR_DEINT_WORD9_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD9_ADDR, HWIO_HDR_DEINT_WORD9_RMSK)
#define HWIO_HDR_DEINT_WORD9_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD9_ADDR, m)
#define HWIO_HDR_DEINT_WORD9_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD9_ADDR,v)
#define HWIO_HDR_DEINT_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD9_ADDR,m,v,HWIO_HDR_DEINT_WORD9_IN)
#define HWIO_HDR_DEINT_WORD9_SCRAMBLE_MASK_1_BMSK                                              0x1ffff
#define HWIO_HDR_DEINT_WORD9_SCRAMBLE_MASK_1_SHFT                                                  0x0

#define HWIO_HDR_DEINT_WORD10_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004f228)
#define HWIO_HDR_DEINT_WORD10_RMSK                                                             0x1ffff
#define HWIO_HDR_DEINT_WORD10_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD10_ADDR, HWIO_HDR_DEINT_WORD10_RMSK)
#define HWIO_HDR_DEINT_WORD10_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD10_ADDR, m)
#define HWIO_HDR_DEINT_WORD10_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD10_ADDR,v)
#define HWIO_HDR_DEINT_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD10_ADDR,m,v,HWIO_HDR_DEINT_WORD10_IN)
#define HWIO_HDR_DEINT_WORD10_SCRAMBLE_MASK_2_BMSK                                             0x1ffff
#define HWIO_HDR_DEINT_WORD10_SCRAMBLE_MASK_2_SHFT                                                 0x0

#define HWIO_HDR_DEINT_WORD11_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004f22c)
#define HWIO_HDR_DEINT_WORD11_RMSK                                                             0x1ffff
#define HWIO_HDR_DEINT_WORD11_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD11_ADDR, HWIO_HDR_DEINT_WORD11_RMSK)
#define HWIO_HDR_DEINT_WORD11_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD11_ADDR, m)
#define HWIO_HDR_DEINT_WORD11_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD11_ADDR,v)
#define HWIO_HDR_DEINT_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD11_ADDR,m,v,HWIO_HDR_DEINT_WORD11_IN)
#define HWIO_HDR_DEINT_WORD11_SCRAMBLE_MASK_3_BMSK                                             0x1ffff
#define HWIO_HDR_DEINT_WORD11_SCRAMBLE_MASK_3_SHFT                                                 0x0

#define HWIO_HDR_DEINT_WORD12_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004f230)
#define HWIO_HDR_DEINT_WORD12_RMSK                                                             0x1ffff
#define HWIO_HDR_DEINT_WORD12_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD12_ADDR, HWIO_HDR_DEINT_WORD12_RMSK)
#define HWIO_HDR_DEINT_WORD12_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD12_ADDR, m)
#define HWIO_HDR_DEINT_WORD12_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD12_ADDR,v)
#define HWIO_HDR_DEINT_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD12_ADDR,m,v,HWIO_HDR_DEINT_WORD12_IN)
#define HWIO_HDR_DEINT_WORD12_SCRAMBLE_MASK_4_BMSK                                             0x1ffff
#define HWIO_HDR_DEINT_WORD12_SCRAMBLE_MASK_4_SHFT                                                 0x0

#define HWIO_HDR_DEINT_WORD13_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0004f234)
#define HWIO_HDR_DEINT_WORD13_RMSK                                                             0x1ffff
#define HWIO_HDR_DEINT_WORD13_IN          \
        in_dword_masked(HWIO_HDR_DEINT_WORD13_ADDR, HWIO_HDR_DEINT_WORD13_RMSK)
#define HWIO_HDR_DEINT_WORD13_INM(m)      \
        in_dword_masked(HWIO_HDR_DEINT_WORD13_ADDR, m)
#define HWIO_HDR_DEINT_WORD13_OUT(v)      \
        out_dword(HWIO_HDR_DEINT_WORD13_ADDR,v)
#define HWIO_HDR_DEINT_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_DEINT_WORD13_ADDR,m,v,HWIO_HDR_DEINT_WORD13_IN)
#define HWIO_HDR_DEINT_WORD13_SCRAMBLE_MASK_5_BMSK                                             0x1ffff
#define HWIO_HDR_DEINT_WORD13_SCRAMBLE_MASK_5_SHFT                                                 0x0

#define HWIO_TBVD_CCH_STATUS_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00050000)
#define HWIO_TBVD_CCH_STATUS_WORD0_RMSK                                                     0xe0000000
#define HWIO_TBVD_CCH_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_TBVD_CCH_STATUS_WORD0_ADDR, HWIO_TBVD_CCH_STATUS_WORD0_RMSK)
#define HWIO_TBVD_CCH_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_STATUS_WORD0_ADDR, m)
#define HWIO_TBVD_CCH_STATUS_WORD0_PE_READY_BMSK                                            0x80000000
#define HWIO_TBVD_CCH_STATUS_WORD0_PE_READY_SHFT                                                  0x1f
#define HWIO_TBVD_CCH_STATUS_WORD0_CMD_ACK_BMSK                                             0x40000000
#define HWIO_TBVD_CCH_STATUS_WORD0_CMD_ACK_SHFT                                                   0x1e
#define HWIO_TBVD_CCH_STATUS_WORD0_CMD_ERROR_BMSK                                           0x20000000
#define HWIO_TBVD_CCH_STATUS_WORD0_CMD_ERROR_SHFT                                                 0x1d

#define HWIO_TBVD_CCH_LTE_CFG_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050100)
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_RMSK                                                      0xfc01ff
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD0_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD0_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD0_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD0_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD0_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD0_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_OPCODE_BMSK                                               0xfc0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_OPCODE_SHFT                                                   0x12
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_PBCH_SIZE_BMSK                                               0x1fc
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_PBCH_SIZE_SHFT                                                 0x2
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_VDEC_CODE_RATE_BMSK                                            0x3
#define HWIO_TBVD_CCH_LTE_CFG_WORD0_VDEC_CODE_RATE_SHFT                                            0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050104)
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD1_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD1_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD1_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD1_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD1_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD1_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_CRC_POLY_BMSK                                           0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_CRC_POLY_SHFT                                                 0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_PBCH_EXT_LENGTH_BMSK                                        0xff80
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_PBCH_EXT_LENGTH_SHFT                                           0x7
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_PBCH_START_OFFSET_BMSK                                        0x7f
#define HWIO_TBVD_CCH_LTE_CFG_WORD1_PBCH_START_OFFSET_SHFT                                         0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050108)
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD2_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD2_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD2_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD2_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD2_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD2_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_PBCH_ANT_2_CRC_MASK_BMSK                                0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_PBCH_ANT_2_CRC_MASK_SHFT                                      0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_PBCH_ANT_1_CRC_MASK_BMSK                                    0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD2_PBCH_ANT_1_CRC_MASK_SHFT                                       0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD3_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0005010c)
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_RMSK                                                        0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD3_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD3_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD3_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD3_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD3_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD3_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_PBCH_ANT_3_CRC_MASK_BMSK                                    0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD3_PBCH_ANT_3_CRC_MASK_SHFT                                       0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD4_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050110)
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD4_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD4_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD4_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD4_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD4_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD4_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_RNTI_1_BMSK                                             0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_RNTI_1_SHFT                                                   0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_RNTI_0_BMSK                                                 0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD4_RNTI_0_SHFT                                                    0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD5_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050114)
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD5_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD5_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD5_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD5_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD5_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD5_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_RNTI_3_BMSK                                             0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_RNTI_3_SHFT                                                   0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_RNTI_2_BMSK                                                 0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD5_RNTI_2_SHFT                                                    0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD6_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050118)
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD6_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD6_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD6_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD6_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD6_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD6_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_RNTI_5_BMSK                                             0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_RNTI_5_SHFT                                                   0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_RNTI_4_BMSK                                                 0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD6_RNTI_4_SHFT                                                    0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD7_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0005011c)
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD7_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD7_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD7_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD7_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD7_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD7_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_RNTI_7_BMSK                                             0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_RNTI_7_SHFT                                                   0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_RNTI_6_BMSK                                                 0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD7_RNTI_6_SHFT                                                    0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD8_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050120)
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD8_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD8_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD8_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD8_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD8_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD8_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_RNTI_9_BMSK                                             0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_RNTI_9_SHFT                                                   0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_RNTI_8_BMSK                                                 0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD8_RNTI_8_SHFT                                                    0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD9_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00050124)
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_RMSK                                                    0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD9_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD9_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD9_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD9_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD9_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD9_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_RNTI_11_BMSK                                            0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_RNTI_11_SHFT                                                  0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_RNTI_10_BMSK                                                0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD9_RNTI_10_SHFT                                                   0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD10_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050128)
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD10_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD10_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD10_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD10_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD10_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD10_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_RNTI_13_BMSK                                           0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_RNTI_13_SHFT                                                 0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_RNTI_12_BMSK                                               0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD10_RNTI_12_SHFT                                                  0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD11_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0005012c)
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD11_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD11_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD11_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD11_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD11_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD11_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_RNTI_15_BMSK                                           0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_RNTI_15_SHFT                                                 0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_RNTI_14_BMSK                                               0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD11_RNTI_14_SHFT                                                  0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD12_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050130)
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_RMSK                                                   0x7f7f7f7f
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD12_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD12_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD12_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD12_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD12_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD12_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_UE_PAYLOAD_SIZE1_BMSK                            0x7f000000
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_UE_PAYLOAD_SIZE1_SHFT                                  0x18
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_UE_PAYLOAD_SIZE0_BMSK                              0x7f0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_UE_PAYLOAD_SIZE0_SHFT                                  0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_CM_PAYLOAD_SIZE1_BMSK                                0x7f00
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_CM_PAYLOAD_SIZE1_SHFT                                   0x8
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_CM_PAYLOAD_SIZE0_BMSK                                  0x7f
#define HWIO_TBVD_CCH_LTE_CFG_WORD12_PDCCH_CM_PAYLOAD_SIZE0_SHFT                                   0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD13_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050134)
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_RMSK                                                   0xffff0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD13_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD13_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD13_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD13_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD13_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD13_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_PDCCH_CM_TBVD_EXT_LENGTH0_BMSK                         0xff800000
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_PDCCH_CM_TBVD_EXT_LENGTH0_SHFT                               0x17
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_PDCCH_CM_TBVD_START_OFFSET0_BMSK                         0x7f0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD13_PDCCH_CM_TBVD_START_OFFSET0_SHFT                             0x10

#define HWIO_TBVD_CCH_LTE_CFG_WORD14_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050138)
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD14_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD14_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD14_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD14_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD14_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD14_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_UE_TBVD_EXT_LENGTH0_BMSK                         0xff800000
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_UE_TBVD_EXT_LENGTH0_SHFT                               0x17
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_UE_TBVD_START_OFFSET0_BMSK                         0x7f0000
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_UE_TBVD_START_OFFSET0_SHFT                             0x10
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_CM_TBVD_EXT_LENGTH1_BMSK                             0xff80
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_CM_TBVD_EXT_LENGTH1_SHFT                                0x7
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_CM_TBVD_START_OFFSET1_BMSK                             0x7f
#define HWIO_TBVD_CCH_LTE_CFG_WORD14_PDCCH_CM_TBVD_START_OFFSET1_SHFT                              0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD15_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0005013c)
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_RMSK                                                       0xffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD15_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD15_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD15_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD15_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD15_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD15_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_PDCCH_UE_TBVD_EXT_LENGTH1_BMSK                             0xff80
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_PDCCH_UE_TBVD_EXT_LENGTH1_SHFT                                0x7
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_PDCCH_UE_TBVD_START_OFFSET1_BMSK                             0x7f
#define HWIO_TBVD_CCH_LTE_CFG_WORD15_PDCCH_UE_TBVD_START_OFFSET1_SHFT                              0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD16_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050140)
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD16_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD16_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD16_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD16_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD16_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD16_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_DL_SCHED_HYP_MASK_0_BMSK                               0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD16_DL_SCHED_HYP_MASK_0_SHFT                                      0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD17_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050144)
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD17_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD17_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD17_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD17_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD17_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD17_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_DL_SCHED_HYP_MASK_1_BMSK                               0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD17_DL_SCHED_HYP_MASK_1_SHFT                                      0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD18_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00050148)
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD18_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD18_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD18_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD18_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD18_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD18_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_DL_SCHED_HYP_MASK_2_BMSK                               0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD18_DL_SCHED_HYP_MASK_2_SHFT                                      0x0

#define HWIO_TBVD_CCH_LTE_CFG_WORD19_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0005014c)
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_RMSK                                                   0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD19_ADDR, HWIO_TBVD_CCH_LTE_CFG_WORD19_RMSK)
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_CFG_WORD19_ADDR, m)
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_CFG_WORD19_ADDR,v)
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_CFG_WORD19_ADDR,m,v,HWIO_TBVD_CCH_LTE_CFG_WORD19_IN)
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_DL_SCHED_HYP_MASK_3_BMSK                               0xffffffff
#define HWIO_TBVD_CCH_LTE_CFG_WORD19_DL_SCHED_HYP_MASK_3_SHFT                                      0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050200)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_RMSK                                                    0xfc0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD0_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD0_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD0_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD0_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD0_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD0_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_OPCODE_BMSK                                             0xfc0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD0_OPCODE_SHFT                                                 0x12

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050204)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_RMSK                                                  0xffffffff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD1_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD1_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD1_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD1_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD1_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD1_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_COMMON_SZ1_RNTI_MASK_BMSK                             0xffff0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_COMMON_SZ1_RNTI_MASK_SHFT                                   0x10
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_COMMON_SZ0_RNTI_MASK_BMSK                                 0xffff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD1_COMMON_SZ0_RNTI_MASK_SHFT                                    0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050208)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_RMSK                                                  0xffff0303
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD2_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD2_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD2_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD2_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD2_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD2_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_UE_RNTI_MASK_BMSK                                     0xffff0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_UE_RNTI_MASK_SHFT                                           0x10
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_UE_SIZE_MASK_BMSK                                          0x300
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_UE_SIZE_MASK_SHFT                                            0x8
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_COMMON_SIZE_MASK_BMSK                                        0x3
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD2_COMMON_SIZE_MASK_SHFT                                        0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0005020c)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_RMSK                                                  0x3fffffff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD3_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD3_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD3_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD3_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD3_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD3_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG4_LAST_DECODE_INDEX_CFI0_BMSK                   0x38000000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG4_LAST_DECODE_INDEX_CFI0_SHFT                         0x1b
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI2_BMSK                    0x7000000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI2_SHFT                         0x18
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI1_BMSK                     0xe00000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI1_SHFT                         0x15
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI0_BMSK                     0x1c0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_UE_AGG8_LAST_DECODE_INDEX_CFI0_SHFT                         0x12
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI2_BMSK                  0x38000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI2_SHFT                      0xf
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI1_BMSK                   0x7000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI1_SHFT                      0xc
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI0_BMSK                    0xe00
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG4_LAST_DECODE_INDEX_CFI0_SHFT                      0x9
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI2_BMSK                    0x1c0
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI2_SHFT                      0x6
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI1_BMSK                     0x38
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI1_SHFT                      0x3
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI0_BMSK                      0x7
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD3_COMMON_AGG8_LAST_DECODE_INDEX_CFI0_SHFT                      0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050210)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_RMSK                                                  0x3fffffff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD4_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD4_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD4_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD4_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD4_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD4_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI2_BMSK                       0x30000000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI2_SHFT                             0x1c
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI1_BMSK                        0xc000000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI1_SHFT                             0x1a
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI0_BMSK                        0x3000000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_COMMON_AGG_LEVEL_MASK_CFI0_SHFT                             0x18
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI2_BMSK                     0xe00000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI2_SHFT                         0x15
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI1_BMSK                     0x1c0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI1_SHFT                         0x12
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI0_BMSK                      0x38000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG1_LAST_DECODE_INDEX_CFI0_SHFT                          0xf
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI2_BMSK                       0x7000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI2_SHFT                          0xc
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI1_BMSK                        0xe00
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI1_SHFT                          0x9
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI0_BMSK                        0x1c0
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG2_LAST_DECODE_INDEX_CFI0_SHFT                          0x6
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG4_LAST_DECODE_INDEX_CFI2_BMSK                         0x38
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG4_LAST_DECODE_INDEX_CFI2_SHFT                          0x3
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG4_LAST_DECODE_INDEX_CFI1_BMSK                          0x7
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD4_UE_AGG4_LAST_DECODE_INDEX_CFI1_SHFT                          0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050214)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_RMSK                                                       0xfff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD5_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD5_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD5_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD5_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD5_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD5_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI2_BMSK                                0xf00
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI2_SHFT                                  0x8
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI1_BMSK                                 0xf0
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI1_SHFT                                  0x4
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI0_BMSK                                  0xf
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD5_UE_AGG_LEVEL_MASK_CFI0_SHFT                                  0x0

#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00050218)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_RMSK                                                   0x3ff03ff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_IN          \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD6_ADDR, HWIO_TBVD_CCH_LTE_PDCCH_WORD6_RMSK)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_INM(m)      \
        in_dword_masked(HWIO_TBVD_CCH_LTE_PDCCH_WORD6_ADDR, m)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_OUT(v)      \
        out_dword(HWIO_TBVD_CCH_LTE_PDCCH_WORD6_ADDR,v)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TBVD_CCH_LTE_PDCCH_WORD6_ADDR,m,v,HWIO_TBVD_CCH_LTE_PDCCH_WORD6_IN)
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_DECOB_HEADER_DEST_ADDR_BMSK                            0x3ff0000
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_DECOB_HEADER_DEST_ADDR_SHFT                                 0x10
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_DECOB_DATA_DEST_ADDR_BMSK                                  0x3ff
#define HWIO_TBVD_CCH_LTE_PDCCH_WORD6_DECOB_DATA_DEST_ADDR_SHFT                                    0x0

#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00050300)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_RMSK                                            0xfc01fc
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_IN          \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ADDR, HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_RMSK)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_INM(m)      \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ADDR, m)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_OUT(v)      \
        out_dword(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ADDR,v)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ADDR,m,v,HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_IN)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_OPCODE_BMSK                                     0xfc0000
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_OPCODE_SHFT                                         0x12
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ACH_MASK_BMSK                                      0x1c0
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_ACH_MASK_SHFT                                        0x6
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_FOH_MASK_BMSK                                       0x3c
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD0_FOH_MASK_SHFT                                        0x2

#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00050304)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_RMSK                                                 0xf
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_IN          \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_ADDR, HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_RMSK)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_INM(m)      \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_ADDR, m)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_OUT(v)      \
        out_dword(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_ADDR,v)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_ADDR,m,v,HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_IN)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_SUBF_IDX_BMSK                                        0xf
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD1_SUBF_IDX_SHFT                                        0x0

#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_ADDR                                          (MODEM_TOP_REG_BASE      + 0x00050308)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_RMSK                                           0x3ff03ff
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_IN          \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_ADDR, HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_RMSK)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_INM(m)      \
        in_dword_masked(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_ADDR, m)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_OUT(v)      \
        out_dword(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_ADDR,v)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_ADDR,m,v,HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_IN)
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_DECOB_HEADER_DEST_ADDR_BMSK                    0x3ff0000
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_DECOB_HEADER_DEST_ADDR_SHFT                         0x10
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_DECOB_DATA_DEST_ADDR_BMSK                          0x3ff
#define HWIO_DEC_O_CCH_W_NONHS_LTE_PBCH_WORD2_DECOB_DATA_DEST_ADDR_SHFT                            0x0

#define HWIO_DEMBACK_ENABLE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00054000)
#define HWIO_DEMBACK_ENABLE_RMSK                                                                   0x1
#define HWIO_DEMBACK_ENABLE_IN          \
        in_dword_masked(HWIO_DEMBACK_ENABLE_ADDR, HWIO_DEMBACK_ENABLE_RMSK)
#define HWIO_DEMBACK_ENABLE_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_ENABLE_ADDR, m)
#define HWIO_DEMBACK_ENABLE_OUT(v)      \
        out_dword(HWIO_DEMBACK_ENABLE_ADDR,v)
#define HWIO_DEMBACK_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_ENABLE_ADDR,m,v,HWIO_DEMBACK_ENABLE_IN)
#define HWIO_DEMBACK_ENABLE_DEMBACK_ENABLE_BMSK                                                    0x1
#define HWIO_DEMBACK_ENABLE_DEMBACK_ENABLE_SHFT                                                    0x0

#define HWIO_DEMBACK_BUFF_MODE_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00054004)
#define HWIO_DEMBACK_BUFF_MODE_RMSK                                                               0x3f
#define HWIO_DEMBACK_BUFF_MODE_IN          \
        in_dword_masked(HWIO_DEMBACK_BUFF_MODE_ADDR, HWIO_DEMBACK_BUFF_MODE_RMSK)
#define HWIO_DEMBACK_BUFF_MODE_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BUFF_MODE_ADDR, m)
#define HWIO_DEMBACK_BUFF_MODE_OUT(v)      \
        out_dword(HWIO_DEMBACK_BUFF_MODE_ADDR,v)
#define HWIO_DEMBACK_BUFF_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_BUFF_MODE_ADDR,m,v,HWIO_DEMBACK_BUFF_MODE_IN)
#define HWIO_DEMBACK_BUFF_MODE_SVD_RD_ENDIAN_MODE_BMSK                                            0x20
#define HWIO_DEMBACK_BUFF_MODE_SVD_RD_ENDIAN_MODE_SHFT                                             0x5
#define HWIO_DEMBACK_BUFF_MODE_MICRO_ACCESS_BMSK                                                  0x10
#define HWIO_DEMBACK_BUFF_MODE_MICRO_ACCESS_SHFT                                                   0x4
#define HWIO_DEMBACK_BUFF_MODE_MODE_SEL_BMSK                                                       0xf
#define HWIO_DEMBACK_BUFF_MODE_MODE_SEL_SHFT                                                       0x0

#define HWIO_DEMBACK_BUFF_MEM_CMD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00054010)
#define HWIO_DEMBACK_BUFF_MEM_CMD_RMSK                                                        0x1fffff
#define HWIO_DEMBACK_BUFF_MEM_CMD_IN          \
        in_dword_masked(HWIO_DEMBACK_BUFF_MEM_CMD_ADDR, HWIO_DEMBACK_BUFF_MEM_CMD_RMSK)
#define HWIO_DEMBACK_BUFF_MEM_CMD_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BUFF_MEM_CMD_ADDR, m)
#define HWIO_DEMBACK_BUFF_MEM_CMD_OUT(v)      \
        out_dword(HWIO_DEMBACK_BUFF_MEM_CMD_ADDR,v)
#define HWIO_DEMBACK_BUFF_MEM_CMD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMBACK_BUFF_MEM_CMD_ADDR,m,v,HWIO_DEMBACK_BUFF_MEM_CMD_IN)
#define HWIO_DEMBACK_BUFF_MEM_CMD_READ_BMSK                                                   0x100000
#define HWIO_DEMBACK_BUFF_MEM_CMD_READ_SHFT                                                       0x14
#define HWIO_DEMBACK_BUFF_MEM_CMD_ADDRESS_BMSK                                                 0xfff80
#define HWIO_DEMBACK_BUFF_MEM_CMD_ADDRESS_SHFT                                                     0x7
#define HWIO_DEMBACK_BUFF_MEM_CMD_WORD_SEL_BMSK                                                   0x40
#define HWIO_DEMBACK_BUFF_MEM_CMD_WORD_SEL_SHFT                                                    0x6
#define HWIO_DEMBACK_BUFF_MEM_CMD_RAM_GRP_IDX_BMSK                                                0x3c
#define HWIO_DEMBACK_BUFF_MEM_CMD_RAM_GRP_IDX_SHFT                                                 0x2
#define HWIO_DEMBACK_BUFF_MEM_CMD_RAM_BANK_IDX_BMSK                                                0x3
#define HWIO_DEMBACK_BUFF_MEM_CMD_RAM_BANK_IDX_SHFT                                                0x0

#define HWIO_DEMBACK_BUFF_MEM_WR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00054014)
#define HWIO_DEMBACK_BUFF_MEM_WR_RMSK                                                       0xffffffff
#define HWIO_DEMBACK_BUFF_MEM_WR_OUT(v)      \
        out_dword(HWIO_DEMBACK_BUFF_MEM_WR_ADDR,v)
#define HWIO_DEMBACK_BUFF_MEM_WR_WR_DATA_BMSK                                               0xffffffff
#define HWIO_DEMBACK_BUFF_MEM_WR_WR_DATA_SHFT                                                      0x0

#define HWIO_DEMBACK_BUFF_MEM_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00054018)
#define HWIO_DEMBACK_BUFF_MEM_RD_RMSK                                                       0xffffffff
#define HWIO_DEMBACK_BUFF_MEM_RD_IN          \
        in_dword_masked(HWIO_DEMBACK_BUFF_MEM_RD_ADDR, HWIO_DEMBACK_BUFF_MEM_RD_RMSK)
#define HWIO_DEMBACK_BUFF_MEM_RD_INM(m)      \
        in_dword_masked(HWIO_DEMBACK_BUFF_MEM_RD_ADDR, m)
#define HWIO_DEMBACK_BUFF_MEM_RD_RD_DATA_BMSK                                               0xffffffff
#define HWIO_DEMBACK_BUFF_MEM_RD_RD_DATA_SHFT                                                      0x0

#define HWIO_TDEC_CLK_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003c000)
#define HWIO_TDEC_CLK_CTL_RMSK                                                                     0x3
#define HWIO_TDEC_CLK_CTL_IN          \
        in_dword_masked(HWIO_TDEC_CLK_CTL_ADDR, HWIO_TDEC_CLK_CTL_RMSK)
#define HWIO_TDEC_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_TDEC_CLK_CTL_ADDR, m)
#define HWIO_TDEC_CLK_CTL_OUT(v)      \
        out_dword(HWIO_TDEC_CLK_CTL_ADDR,v)
#define HWIO_TDEC_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDEC_CLK_CTL_ADDR,m,v,HWIO_TDEC_CLK_CTL_IN)
#define HWIO_TDEC_CLK_CTL_TD_HW_LCG_EN_BMSK                                                        0x2
#define HWIO_TDEC_CLK_CTL_TD_HW_LCG_EN_SHFT                                                        0x1
#define HWIO_TDEC_CLK_CTL_TDEC_ENABLE_BMSK                                                         0x1
#define HWIO_TDEC_CLK_CTL_TDEC_ENABLE_SHFT                                                         0x0

#define HWIO_TDEC_SW_CLK_EN_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c004)
#define HWIO_TDEC_SW_CLK_EN_RMSK                                                                   0xf
#define HWIO_TDEC_SW_CLK_EN_IN          \
        in_dword_masked(HWIO_TDEC_SW_CLK_EN_ADDR, HWIO_TDEC_SW_CLK_EN_RMSK)
#define HWIO_TDEC_SW_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TDEC_SW_CLK_EN_ADDR, m)
#define HWIO_TDEC_SW_CLK_EN_OUT(v)      \
        out_dword(HWIO_TDEC_SW_CLK_EN_ADDR,v)
#define HWIO_TDEC_SW_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDEC_SW_CLK_EN_ADDR,m,v,HWIO_TDEC_SW_CLK_EN_IN)
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_COMMON_BMSK                                              0x8
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_COMMON_SHFT                                              0x3
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_CDMA_BMSK                                                0x4
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_CDMA_SHFT                                                0x2
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_UNIFIED_BMSK                                             0x2
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_UNIFIED_SHFT                                             0x1
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_BMSK                                                     0x1
#define HWIO_TDEC_SW_CLK_EN_TD_SW_CLK_CTL_SHFT                                                     0x0

#define HWIO_TDEC_CLK_STATUS_REG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003c008)
#define HWIO_TDEC_CLK_STATUS_REG_RMSK                                                              0xf
#define HWIO_TDEC_CLK_STATUS_REG_IN          \
        in_dword_masked(HWIO_TDEC_CLK_STATUS_REG_ADDR, HWIO_TDEC_CLK_STATUS_REG_RMSK)
#define HWIO_TDEC_CLK_STATUS_REG_INM(m)      \
        in_dword_masked(HWIO_TDEC_CLK_STATUS_REG_ADDR, m)
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_COMMON_STATUS_BMSK                                  0x8
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_COMMON_STATUS_SHFT                                  0x3
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_CDMA_STATUS_BMSK                                    0x4
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_CDMA_STATUS_SHFT                                    0x2
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_UNIFIED_STATUS_BMSK                                 0x2
#define HWIO_TDEC_CLK_STATUS_REG_TD_SW_CLK_CTL_UNIFIED_STATUS_SHFT                                 0x1
#define HWIO_TDEC_CLK_STATUS_REG_TD_CLK_STATUS_BMSK                                                0x1
#define HWIO_TDEC_CLK_STATUS_REG_TD_CLK_STATUS_SHFT                                                0x0

#define HWIO_TDEC_MODE_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0003c00c)
#define HWIO_TDEC_MODE_CTL_RMSK                                                                    0x7
#define HWIO_TDEC_MODE_CTL_IN          \
        in_dword_masked(HWIO_TDEC_MODE_CTL_ADDR, HWIO_TDEC_MODE_CTL_RMSK)
#define HWIO_TDEC_MODE_CTL_INM(m)      \
        in_dword_masked(HWIO_TDEC_MODE_CTL_ADDR, m)
#define HWIO_TDEC_MODE_CTL_OUT(v)      \
        out_dword(HWIO_TDEC_MODE_CTL_ADDR,v)
#define HWIO_TDEC_MODE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDEC_MODE_CTL_ADDR,m,v,HWIO_TDEC_MODE_CTL_IN)
#define HWIO_TDEC_MODE_CTL_STANDARD_BMSK                                                           0x7
#define HWIO_TDEC_MODE_CTL_STANDARD_SHFT                                                           0x0

#define HWIO_TDECIB_CLK_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c010)
#define HWIO_TDECIB_CLK_CTL_RMSK                                                              0xffffff
#define HWIO_TDECIB_CLK_CTL_IN          \
        in_dword_masked(HWIO_TDECIB_CLK_CTL_ADDR, HWIO_TDECIB_CLK_CTL_RMSK)
#define HWIO_TDECIB_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_TDECIB_CLK_CTL_ADDR, m)
#define HWIO_TDECIB_CLK_CTL_OUT(v)      \
        out_dword(HWIO_TDECIB_CLK_CTL_ADDR,v)
#define HWIO_TDECIB_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDECIB_CLK_CTL_ADDR,m,v,HWIO_TDECIB_CLK_CTL_IN)
#define HWIO_TDECIB_CLK_CTL_MAP3_P1_FWD_CTL_BMSK                                              0x800000
#define HWIO_TDECIB_CLK_CTL_MAP3_P1_FWD_CTL_SHFT                                                  0x17
#define HWIO_TDECIB_CLK_CTL_MAP3_P1_RVS_CTL_BMSK                                              0x400000
#define HWIO_TDECIB_CLK_CTL_MAP3_P1_RVS_CTL_SHFT                                                  0x16
#define HWIO_TDECIB_CLK_CTL_MAP2_P1_FWD_CTL_BMSK                                              0x200000
#define HWIO_TDECIB_CLK_CTL_MAP2_P1_FWD_CTL_SHFT                                                  0x15
#define HWIO_TDECIB_CLK_CTL_MAP2_P1_RVS_CTL_BMSK                                              0x100000
#define HWIO_TDECIB_CLK_CTL_MAP2_P1_RVS_CTL_SHFT                                                  0x14
#define HWIO_TDECIB_CLK_CTL_MAP1_P1_FWD_CTL_BMSK                                               0x80000
#define HWIO_TDECIB_CLK_CTL_MAP1_P1_FWD_CTL_SHFT                                                  0x13
#define HWIO_TDECIB_CLK_CTL_MAP1_P1_RVS_CTL_BMSK                                               0x40000
#define HWIO_TDECIB_CLK_CTL_MAP1_P1_RVS_CTL_SHFT                                                  0x12
#define HWIO_TDECIB_CLK_CTL_MAP0_P1_FWD_CTL_BMSK                                               0x20000
#define HWIO_TDECIB_CLK_CTL_MAP0_P1_FWD_CTL_SHFT                                                  0x11
#define HWIO_TDECIB_CLK_CTL_MAP0_P1_RVS_CTL_BMSK                                               0x10000
#define HWIO_TDECIB_CLK_CTL_MAP0_P1_RVS_CTL_SHFT                                                  0x10
#define HWIO_TDECIB_CLK_CTL_MAP3_P0_FWD_CTL_BMSK                                                0x8000
#define HWIO_TDECIB_CLK_CTL_MAP3_P0_FWD_CTL_SHFT                                                   0xf
#define HWIO_TDECIB_CLK_CTL_MAP3_P0_RVS_CTL_BMSK                                                0x4000
#define HWIO_TDECIB_CLK_CTL_MAP3_P0_RVS_CTL_SHFT                                                   0xe
#define HWIO_TDECIB_CLK_CTL_MAP2_P0_FWD_CTL_BMSK                                                0x2000
#define HWIO_TDECIB_CLK_CTL_MAP2_P0_FWD_CTL_SHFT                                                   0xd
#define HWIO_TDECIB_CLK_CTL_MAP2_P0_RVS_CTL_BMSK                                                0x1000
#define HWIO_TDECIB_CLK_CTL_MAP2_P0_RVS_CTL_SHFT                                                   0xc
#define HWIO_TDECIB_CLK_CTL_MAP1_P0_FWD_CTL_BMSK                                                 0x800
#define HWIO_TDECIB_CLK_CTL_MAP1_P0_FWD_CTL_SHFT                                                   0xb
#define HWIO_TDECIB_CLK_CTL_MAP1_P0_RVS_CTL_BMSK                                                 0x400
#define HWIO_TDECIB_CLK_CTL_MAP1_P0_RVS_CTL_SHFT                                                   0xa
#define HWIO_TDECIB_CLK_CTL_MAP0_P0_FWD_CTL_BMSK                                                 0x200
#define HWIO_TDECIB_CLK_CTL_MAP0_P0_FWD_CTL_SHFT                                                   0x9
#define HWIO_TDECIB_CLK_CTL_MAP0_P0_RVS_CTL_BMSK                                                 0x100
#define HWIO_TDECIB_CLK_CTL_MAP0_P0_RVS_CTL_SHFT                                                   0x8
#define HWIO_TDECIB_CLK_CTL_MAP3_S_FWD_CTL_BMSK                                                   0x80
#define HWIO_TDECIB_CLK_CTL_MAP3_S_FWD_CTL_SHFT                                                    0x7
#define HWIO_TDECIB_CLK_CTL_MAP3_S_RVS_CTL_BMSK                                                   0x40
#define HWIO_TDECIB_CLK_CTL_MAP3_S_RVS_CTL_SHFT                                                    0x6
#define HWIO_TDECIB_CLK_CTL_MAP2_S_FWD_CTL_BMSK                                                   0x20
#define HWIO_TDECIB_CLK_CTL_MAP2_S_FWD_CTL_SHFT                                                    0x5
#define HWIO_TDECIB_CLK_CTL_MAP2_S_RVS_CTL_BMSK                                                   0x10
#define HWIO_TDECIB_CLK_CTL_MAP2_S_RVS_CTL_SHFT                                                    0x4
#define HWIO_TDECIB_CLK_CTL_MAP1_S_FWD_CTL_BMSK                                                    0x8
#define HWIO_TDECIB_CLK_CTL_MAP1_S_FWD_CTL_SHFT                                                    0x3
#define HWIO_TDECIB_CLK_CTL_MAP1_S_RVS_CTL_BMSK                                                    0x4
#define HWIO_TDECIB_CLK_CTL_MAP1_S_RVS_CTL_SHFT                                                    0x2
#define HWIO_TDECIB_CLK_CTL_MAP0_S_FWD_CTL_BMSK                                                    0x2
#define HWIO_TDECIB_CLK_CTL_MAP0_S_FWD_CTL_SHFT                                                    0x1
#define HWIO_TDECIB_CLK_CTL_MAP0_S_RVS_CTL_BMSK                                                    0x1
#define HWIO_TDECIB_CLK_CTL_MAP0_S_RVS_CTL_SHFT                                                    0x0

#define HWIO_TDECIB_SW_CLK_EN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003c014)
#define HWIO_TDECIB_SW_CLK_EN_RMSK                                                            0xffffff
#define HWIO_TDECIB_SW_CLK_EN_IN          \
        in_dword_masked(HWIO_TDECIB_SW_CLK_EN_ADDR, HWIO_TDECIB_SW_CLK_EN_RMSK)
#define HWIO_TDECIB_SW_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TDECIB_SW_CLK_EN_ADDR, m)
#define HWIO_TDECIB_SW_CLK_EN_OUT(v)      \
        out_dword(HWIO_TDECIB_SW_CLK_EN_ADDR,v)
#define HWIO_TDECIB_SW_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDECIB_SW_CLK_EN_ADDR,m,v,HWIO_TDECIB_SW_CLK_EN_IN)
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P1_FWD_SW_CLK_CTL_BMSK                                     0x800000
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P1_FWD_SW_CLK_CTL_SHFT                                         0x17
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P1_RVS_SW_CLK_CTL_BMSK                                     0x400000
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P1_RVS_SW_CLK_CTL_SHFT                                         0x16
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P1_FWD_SW_CLK_CTL_BMSK                                     0x200000
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P1_FWD_SW_CLK_CTL_SHFT                                         0x15
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P1_RVS_SW_CLK_CTL_BMSK                                     0x100000
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P1_RVS_SW_CLK_CTL_SHFT                                         0x14
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P1_FWD_SW_CLK_CTL_BMSK                                      0x80000
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P1_FWD_SW_CLK_CTL_SHFT                                         0x13
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P1_RVS_SW_CLK_CTL_BMSK                                      0x40000
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P1_RVS_SW_CLK_CTL_SHFT                                         0x12
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P1_FWD_SW_CLK_CTL_BMSK                                      0x20000
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P1_FWD_SW_CLK_CTL_SHFT                                         0x11
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P1_RVS_SW_CLK_CTL_BMSK                                      0x10000
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P1_RVS_SW_CLK_CTL_SHFT                                         0x10
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P0_FWD_SW_CLK_CTL_BMSK                                       0x8000
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P0_FWD_SW_CLK_CTL_SHFT                                          0xf
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P0_RVS_SW_CLK_CTL_BMSK                                       0x4000
#define HWIO_TDECIB_SW_CLK_EN_MAP3_P0_RVS_SW_CLK_CTL_SHFT                                          0xe
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P0_FWD_SW_CLK_CTL_BMSK                                       0x2000
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P0_FWD_SW_CLK_CTL_SHFT                                          0xd
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P0_RVS_SW_CLK_CTL_BMSK                                       0x1000
#define HWIO_TDECIB_SW_CLK_EN_MAP2_P0_RVS_SW_CLK_CTL_SHFT                                          0xc
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P0_FWD_SW_CLK_CTL_BMSK                                        0x800
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P0_FWD_SW_CLK_CTL_SHFT                                          0xb
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P0_RVS_SW_CLK_CTL_BMSK                                        0x400
#define HWIO_TDECIB_SW_CLK_EN_MAP1_P0_RVS_SW_CLK_CTL_SHFT                                          0xa
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P0_FWD_SW_CLK_CTL_BMSK                                        0x200
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P0_FWD_SW_CLK_CTL_SHFT                                          0x9
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P0_RVS_SW_CLK_CTL_BMSK                                        0x100
#define HWIO_TDECIB_SW_CLK_EN_MAP0_P0_RVS_SW_CLK_CTL_SHFT                                          0x8
#define HWIO_TDECIB_SW_CLK_EN_MAP3_S_FWD_SW_CLK_CTL_BMSK                                          0x80
#define HWIO_TDECIB_SW_CLK_EN_MAP3_S_FWD_SW_CLK_CTL_SHFT                                           0x7
#define HWIO_TDECIB_SW_CLK_EN_MAP3_S_RVS_SW_CLK_CTL_BMSK                                          0x40
#define HWIO_TDECIB_SW_CLK_EN_MAP3_S_RVS_SW_CLK_CTL_SHFT                                           0x6
#define HWIO_TDECIB_SW_CLK_EN_MAP2_S_FWD_SW_CLK_CTL_BMSK                                          0x20
#define HWIO_TDECIB_SW_CLK_EN_MAP2_S_FWD_SW_CLK_CTL_SHFT                                           0x5
#define HWIO_TDECIB_SW_CLK_EN_MAP2_S_RVS_SW_CLK_CTL_BMSK                                          0x10
#define HWIO_TDECIB_SW_CLK_EN_MAP2_S_RVS_SW_CLK_CTL_SHFT                                           0x4
#define HWIO_TDECIB_SW_CLK_EN_MAP1_S_FWD_SW_CLK_CTL_BMSK                                           0x8
#define HWIO_TDECIB_SW_CLK_EN_MAP1_S_FWD_SW_CLK_CTL_SHFT                                           0x3
#define HWIO_TDECIB_SW_CLK_EN_MAP1_S_RVS_SW_CLK_CTL_BMSK                                           0x4
#define HWIO_TDECIB_SW_CLK_EN_MAP1_S_RVS_SW_CLK_CTL_SHFT                                           0x2
#define HWIO_TDECIB_SW_CLK_EN_MAP0_S_FWD_SW_CLK_CTL_BMSK                                           0x2
#define HWIO_TDECIB_SW_CLK_EN_MAP0_S_FWD_SW_CLK_CTL_SHFT                                           0x1
#define HWIO_TDECIB_SW_CLK_EN_MAP0_S_RVS_SW_CLK_CTL_BMSK                                           0x1
#define HWIO_TDECIB_SW_CLK_EN_MAP0_S_RVS_SW_CLK_CTL_SHFT                                           0x0

#define HWIO_TDECIB_CLK_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003c018)
#define HWIO_TDECIB_CLK_STATUS_RMSK                                                           0xffffff
#define HWIO_TDECIB_CLK_STATUS_IN          \
        in_dword_masked(HWIO_TDECIB_CLK_STATUS_ADDR, HWIO_TDECIB_CLK_STATUS_RMSK)
#define HWIO_TDECIB_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDECIB_CLK_STATUS_ADDR, m)
#define HWIO_TDECIB_CLK_STATUS_MAP3_P1_FWD_CLK_STATUS_BMSK                                    0x800000
#define HWIO_TDECIB_CLK_STATUS_MAP3_P1_FWD_CLK_STATUS_SHFT                                        0x17
#define HWIO_TDECIB_CLK_STATUS_MAP3_P1_RVS_CLK_STATUS_BMSK                                    0x400000
#define HWIO_TDECIB_CLK_STATUS_MAP3_P1_RVS_CLK_STATUS_SHFT                                        0x16
#define HWIO_TDECIB_CLK_STATUS_MAP2_P1_FWD_CLK_STATUS_BMSK                                    0x200000
#define HWIO_TDECIB_CLK_STATUS_MAP2_P1_FWD_CLK_STATUS_SHFT                                        0x15
#define HWIO_TDECIB_CLK_STATUS_MAP2_P1_RVS_CLK_STATUS_BMSK                                    0x100000
#define HWIO_TDECIB_CLK_STATUS_MAP2_P1_RVS_CLK_STATUS_SHFT                                        0x14
#define HWIO_TDECIB_CLK_STATUS_MAP1_P1_FWD_CLK_STATUS_BMSK                                     0x80000
#define HWIO_TDECIB_CLK_STATUS_MAP1_P1_FWD_CLK_STATUS_SHFT                                        0x13
#define HWIO_TDECIB_CLK_STATUS_MAP1_P1_RVS_CLK_STATUS_BMSK                                     0x40000
#define HWIO_TDECIB_CLK_STATUS_MAP1_P1_RVS_CLK_STATUS_SHFT                                        0x12
#define HWIO_TDECIB_CLK_STATUS_MAP0_P1_FWD_CLK_STATUS_BMSK                                     0x20000
#define HWIO_TDECIB_CLK_STATUS_MAP0_P1_FWD_CLK_STATUS_SHFT                                        0x11
#define HWIO_TDECIB_CLK_STATUS_MAP0_P1_RVS_CLK_STATUS_BMSK                                     0x10000
#define HWIO_TDECIB_CLK_STATUS_MAP0_P1_RVS_CLK_STATUS_SHFT                                        0x10
#define HWIO_TDECIB_CLK_STATUS_MAP3_P0_FWD_CLK_STATUS_BMSK                                      0x8000
#define HWIO_TDECIB_CLK_STATUS_MAP3_P0_FWD_CLK_STATUS_SHFT                                         0xf
#define HWIO_TDECIB_CLK_STATUS_MAP3_P0_RVS_CLK_STATUS_BMSK                                      0x4000
#define HWIO_TDECIB_CLK_STATUS_MAP3_P0_RVS_CLK_STATUS_SHFT                                         0xe
#define HWIO_TDECIB_CLK_STATUS_MAP2_P0_FWD_CLK_STATUS_BMSK                                      0x2000
#define HWIO_TDECIB_CLK_STATUS_MAP2_P0_FWD_CLK_STATUS_SHFT                                         0xd
#define HWIO_TDECIB_CLK_STATUS_MAP2_P0_RVS_CLK_STATUS_BMSK                                      0x1000
#define HWIO_TDECIB_CLK_STATUS_MAP2_P0_RVS_CLK_STATUS_SHFT                                         0xc
#define HWIO_TDECIB_CLK_STATUS_MAP1_P0_FWD_CLK_STATUS_BMSK                                       0x800
#define HWIO_TDECIB_CLK_STATUS_MAP1_P0_FWD_CLK_STATUS_SHFT                                         0xb
#define HWIO_TDECIB_CLK_STATUS_MAP1_P0_RVS_CLK_STATUS_BMSK                                       0x400
#define HWIO_TDECIB_CLK_STATUS_MAP1_P0_RVS_CLK_STATUS_SHFT                                         0xa
#define HWIO_TDECIB_CLK_STATUS_MAP0_P0_FWD_CLK_STATUS_BMSK                                       0x200
#define HWIO_TDECIB_CLK_STATUS_MAP0_P0_FWD_CLK_STATUS_SHFT                                         0x9
#define HWIO_TDECIB_CLK_STATUS_MAP0_P0_RVS_CLK_STATUS_BMSK                                       0x100
#define HWIO_TDECIB_CLK_STATUS_MAP0_P0_RVS_CLK_STATUS_SHFT                                         0x8
#define HWIO_TDECIB_CLK_STATUS_MAP3_S_FWD_CLK_STATUS_BMSK                                         0x80
#define HWIO_TDECIB_CLK_STATUS_MAP3_S_FWD_CLK_STATUS_SHFT                                          0x7
#define HWIO_TDECIB_CLK_STATUS_MAP3_S_RVS_CLK_STATUS_BMSK                                         0x40
#define HWIO_TDECIB_CLK_STATUS_MAP3_S_RVS_CLK_STATUS_SHFT                                          0x6
#define HWIO_TDECIB_CLK_STATUS_MAP2_S_FWD_CLK_STATUS_BMSK                                         0x20
#define HWIO_TDECIB_CLK_STATUS_MAP2_S_FWD_CLK_STATUS_SHFT                                          0x5
#define HWIO_TDECIB_CLK_STATUS_MAP2_S_RVS_CLK_STATUS_BMSK                                         0x10
#define HWIO_TDECIB_CLK_STATUS_MAP2_S_RVS_CLK_STATUS_SHFT                                          0x4
#define HWIO_TDECIB_CLK_STATUS_MAP1_S_FWD_CLK_STATUS_BMSK                                          0x8
#define HWIO_TDECIB_CLK_STATUS_MAP1_S_FWD_CLK_STATUS_SHFT                                          0x3
#define HWIO_TDECIB_CLK_STATUS_MAP1_S_RVS_CLK_STATUS_BMSK                                          0x4
#define HWIO_TDECIB_CLK_STATUS_MAP1_S_RVS_CLK_STATUS_SHFT                                          0x2
#define HWIO_TDECIB_CLK_STATUS_MAP0_S_FWD_CLK_STATUS_BMSK                                          0x2
#define HWIO_TDECIB_CLK_STATUS_MAP0_S_FWD_CLK_STATUS_SHFT                                          0x1
#define HWIO_TDECIB_CLK_STATUS_MAP0_S_RVS_CLK_STATUS_BMSK                                          0x1
#define HWIO_TDECIB_CLK_STATUS_MAP0_S_RVS_CLK_STATUS_SHFT                                          0x0

#define HWIO_TD_COMMON_CFG0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c020)
#define HWIO_TD_COMMON_CFG0_RMSK                                                                   0xf
#define HWIO_TD_COMMON_CFG0_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG0_ADDR, HWIO_TD_COMMON_CFG0_RMSK)
#define HWIO_TD_COMMON_CFG0_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG0_ADDR, m)
#define HWIO_TD_COMMON_CFG0_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG0_ADDR,v)
#define HWIO_TD_COMMON_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG0_ADDR,m,v,HWIO_TD_COMMON_CFG0_IN)
#define HWIO_TD_COMMON_CFG0_CRC_WIDTH_SEL_BMSK                                                     0xc
#define HWIO_TD_COMMON_CFG0_CRC_WIDTH_SEL_SHFT                                                     0x2
#define HWIO_TD_COMMON_CFG0_UNUSED_1_BMSK                                                          0x2
#define HWIO_TD_COMMON_CFG0_UNUSED_1_SHFT                                                          0x1
#define HWIO_TD_COMMON_CFG0_IRQ_TIMING_SEL_BMSK                                                    0x1
#define HWIO_TD_COMMON_CFG0_IRQ_TIMING_SEL_SHFT                                                    0x0

#define HWIO_TD_COMMON_CFG1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c024)
#define HWIO_TD_COMMON_CFG1_RMSK                                                            0x7fffffff
#define HWIO_TD_COMMON_CFG1_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG1_ADDR, HWIO_TD_COMMON_CFG1_RMSK)
#define HWIO_TD_COMMON_CFG1_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG1_ADDR, m)
#define HWIO_TD_COMMON_CFG1_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG1_ADDR,v)
#define HWIO_TD_COMMON_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG1_ADDR,m,v,HWIO_TD_COMMON_CFG1_IN)
#define HWIO_TD_COMMON_CFG1_LLR_SCALE_SEL_BMSK                                              0x78000000
#define HWIO_TD_COMMON_CFG1_LLR_SCALE_SEL_SHFT                                                    0x1b
#define HWIO_TD_COMMON_CFG1_MIN_LLR_BMSK                                                     0x7ffe000
#define HWIO_TD_COMMON_CFG1_MIN_LLR_SHFT                                                           0xd
#define HWIO_TD_COMMON_CFG1_INTLV_LEN_M1_BMSK                                                   0x1fff
#define HWIO_TD_COMMON_CFG1_INTLV_LEN_M1_SHFT                                                      0x0

#define HWIO_TD_COMMON_CFG2_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c028)
#define HWIO_TD_COMMON_CFG2_RMSK                                                            0xffffffff
#define HWIO_TD_COMMON_CFG2_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG2_ADDR, HWIO_TD_COMMON_CFG2_RMSK)
#define HWIO_TD_COMMON_CFG2_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG2_ADDR, m)
#define HWIO_TD_COMMON_CFG2_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG2_ADDR,v)
#define HWIO_TD_COMMON_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG2_ADDR,m,v,HWIO_TD_COMMON_CFG2_IN)
#define HWIO_TD_COMMON_CFG2_NUM_TD_MAP_BMSK                                                 0xc0000000
#define HWIO_TD_COMMON_CFG2_NUM_TD_MAP_SHFT                                                       0x1e
#define HWIO_TD_COMMON_CFG2_EARLY_TERM_EN_BMSK                                              0x20000000
#define HWIO_TD_COMMON_CFG2_EARLY_TERM_EN_SHFT                                                    0x1d
#define HWIO_TD_COMMON_CFG2_MAX_ITER_BMSK                                                   0x1e000000
#define HWIO_TD_COMMON_CFG2_MAX_ITER_SHFT                                                         0x19
#define HWIO_TD_COMMON_CFG2_MIN_ITER_BMSK                                                    0x1e00000
#define HWIO_TD_COMMON_CFG2_MIN_ITER_SHFT                                                         0x15
#define HWIO_TD_COMMON_CFG2_LAST_ROW_M1_BMSK                                                  0x1f0000
#define HWIO_TD_COMMON_CFG2_LAST_ROW_M1_SHFT                                                      0x10
#define HWIO_TD_COMMON_CFG2_LAST_COL_M1_BMSK                                                    0xff00
#define HWIO_TD_COMMON_CFG2_LAST_COL_M1_SHFT                                                       0x8
#define HWIO_TD_COMMON_CFG2_NUM_COL_M1_BMSK                                                       0xff
#define HWIO_TD_COMMON_CFG2_NUM_COL_M1_SHFT                                                        0x0

#define HWIO_TD_COMMON_CFG3_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c02c)
#define HWIO_TD_COMMON_CFG3_RMSK                                                            0xffffffff
#define HWIO_TD_COMMON_CFG3_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG3_ADDR, HWIO_TD_COMMON_CFG3_RMSK)
#define HWIO_TD_COMMON_CFG3_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG3_ADDR, m)
#define HWIO_TD_COMMON_CFG3_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG3_ADDR,v)
#define HWIO_TD_COMMON_CFG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG3_ADDR,m,v,HWIO_TD_COMMON_CFG3_IN)
#define HWIO_TD_COMMON_CFG3_UNUSED_31_BMSK                                                  0x80000000
#define HWIO_TD_COMMON_CFG3_UNUSED_31_SHFT                                                        0x1f
#define HWIO_TD_COMMON_CFG3_FWD2_SEQ_ROW_BND_BMSK                                           0x7c000000
#define HWIO_TD_COMMON_CFG3_FWD2_SEQ_ROW_BND_SHFT                                                 0x1a
#define HWIO_TD_COMMON_CFG3_FWD1_SEQ_ROW_BND_BMSK                                            0x3e00000
#define HWIO_TD_COMMON_CFG3_FWD1_SEQ_ROW_BND_SHFT                                                 0x15
#define HWIO_TD_COMMON_CFG3_FWD0_SEQ_ROW_BND_BMSK                                             0x1f0000
#define HWIO_TD_COMMON_CFG3_FWD0_SEQ_ROW_BND_SHFT                                                 0x10
#define HWIO_TD_COMMON_CFG3_UNUSED_15_BMSK                                                      0x8000
#define HWIO_TD_COMMON_CFG3_UNUSED_15_SHFT                                                         0xf
#define HWIO_TD_COMMON_CFG3_FWD2_ITV_ROW_BND_BMSK                                               0x7c00
#define HWIO_TD_COMMON_CFG3_FWD2_ITV_ROW_BND_SHFT                                                  0xa
#define HWIO_TD_COMMON_CFG3_FWD1_ITV_ROW_BND_BMSK                                                0x3e0
#define HWIO_TD_COMMON_CFG3_FWD1_ITV_ROW_BND_SHFT                                                  0x5
#define HWIO_TD_COMMON_CFG3_FWD0_ITV_ROW_BND_BMSK                                                 0x1f
#define HWIO_TD_COMMON_CFG3_FWD0_ITV_ROW_BND_SHFT                                                  0x0

#define HWIO_TD_COMMON_CFG4_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c030)
#define HWIO_TD_COMMON_CFG4_RMSK                                                            0xffffffff
#define HWIO_TD_COMMON_CFG4_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG4_ADDR, HWIO_TD_COMMON_CFG4_RMSK)
#define HWIO_TD_COMMON_CFG4_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG4_ADDR, m)
#define HWIO_TD_COMMON_CFG4_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG4_ADDR,v)
#define HWIO_TD_COMMON_CFG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG4_ADDR,m,v,HWIO_TD_COMMON_CFG4_IN)
#define HWIO_TD_COMMON_CFG4_UNUSED_31_24_BMSK                                               0xff000000
#define HWIO_TD_COMMON_CFG4_UNUSED_31_24_SHFT                                                     0x18
#define HWIO_TD_COMMON_CFG4_FWD2_ITV_COL_BND_BMSK                                             0xff0000
#define HWIO_TD_COMMON_CFG4_FWD2_ITV_COL_BND_SHFT                                                 0x10
#define HWIO_TD_COMMON_CFG4_FWD1_ITV_COL_BND_BMSK                                               0xff00
#define HWIO_TD_COMMON_CFG4_FWD1_ITV_COL_BND_SHFT                                                  0x8
#define HWIO_TD_COMMON_CFG4_FWD0_ITV_COL_BND_BMSK                                                 0xff
#define HWIO_TD_COMMON_CFG4_FWD0_ITV_COL_BND_SHFT                                                  0x0

#define HWIO_TD_COMMON_CFG5_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003c034)
#define HWIO_TD_COMMON_CFG5_RMSK                                                            0xffffffff
#define HWIO_TD_COMMON_CFG5_IN          \
        in_dword_masked(HWIO_TD_COMMON_CFG5_ADDR, HWIO_TD_COMMON_CFG5_RMSK)
#define HWIO_TD_COMMON_CFG5_INM(m)      \
        in_dword_masked(HWIO_TD_COMMON_CFG5_ADDR, m)
#define HWIO_TD_COMMON_CFG5_OUT(v)      \
        out_dword(HWIO_TD_COMMON_CFG5_ADDR,v)
#define HWIO_TD_COMMON_CFG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_COMMON_CFG5_ADDR,m,v,HWIO_TD_COMMON_CFG5_IN)
#define HWIO_TD_COMMON_CFG5_UNUSED_31_24_BMSK                                               0xff000000
#define HWIO_TD_COMMON_CFG5_UNUSED_31_24_SHFT                                                     0x18
#define HWIO_TD_COMMON_CFG5_FWD2_SEQ_COL_BND_BMSK                                             0xff0000
#define HWIO_TD_COMMON_CFG5_FWD2_SEQ_COL_BND_SHFT                                                 0x10
#define HWIO_TD_COMMON_CFG5_FWD1_SEQ_COL_BND_BMSK                                               0xff00
#define HWIO_TD_COMMON_CFG5_FWD1_SEQ_COL_BND_SHFT                                                  0x8
#define HWIO_TD_COMMON_CFG5_FWD0_SEQ_COL_BND_BMSK                                                 0xff
#define HWIO_TD_COMMON_CFG5_FWD0_SEQ_COL_BND_SHFT                                                  0x0

#define HWIO_TD_COMMON_START_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c038)
#define HWIO_TD_COMMON_START_RMSK                                                                  0x1
#define HWIO_TD_COMMON_START_OUT(v)      \
        out_dword(HWIO_TD_COMMON_START_ADDR,v)
#define HWIO_TD_COMMON_START_TD_START_BMSK                                                         0x1
#define HWIO_TD_COMMON_START_TD_START_SHFT                                                         0x0

#define HWIO_TD_1X_CFG_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0003c03c)
#define HWIO_TD_1X_CFG_RMSK                                                                      0x3ff
#define HWIO_TD_1X_CFG_IN          \
        in_dword_masked(HWIO_TD_1X_CFG_ADDR, HWIO_TD_1X_CFG_RMSK)
#define HWIO_TD_1X_CFG_INM(m)      \
        in_dword_masked(HWIO_TD_1X_CFG_ADDR, m)
#define HWIO_TD_1X_CFG_OUT(v)      \
        out_dword(HWIO_TD_1X_CFG_ADDR,v)
#define HWIO_TD_1X_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_1X_CFG_ADDR,m,v,HWIO_TD_1X_CFG_IN)
#define HWIO_TD_1X_CFG_DEC_BIAS_BMSK                                                             0x200
#define HWIO_TD_1X_CFG_DEC_BIAS_SHFT                                                               0x9
#define HWIO_TD_1X_CFG_UNUSED_8_7_BMSK                                                           0x180
#define HWIO_TD_1X_CFG_UNUSED_8_7_SHFT                                                             0x7
#define HWIO_TD_1X_CFG_CONSEC_CRC_M1_BMSK                                                         0x78
#define HWIO_TD_1X_CFG_CONSEC_CRC_M1_SHFT                                                          0x3
#define HWIO_TD_1X_CFG_UNUSED_2_1_BMSK                                                             0x6
#define HWIO_TD_1X_CFG_UNUSED_2_1_SHFT                                                             0x1
#define HWIO_TD_1X_CFG_TDECIB_IDX_BMSK                                                             0x1
#define HWIO_TD_1X_CFG_TDECIB_IDX_SHFT                                                             0x0

#define HWIO_TD_1X_DECOB_WRITE_PTR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003c040)
#define HWIO_TD_1X_DECOB_WRITE_PTR_RMSK                                                         0x1fff
#define HWIO_TD_1X_DECOB_WRITE_PTR_IN          \
        in_dword_masked(HWIO_TD_1X_DECOB_WRITE_PTR_ADDR, HWIO_TD_1X_DECOB_WRITE_PTR_RMSK)
#define HWIO_TD_1X_DECOB_WRITE_PTR_INM(m)      \
        in_dword_masked(HWIO_TD_1X_DECOB_WRITE_PTR_ADDR, m)
#define HWIO_TD_1X_DECOB_WRITE_PTR_OUT(v)      \
        out_dword(HWIO_TD_1X_DECOB_WRITE_PTR_ADDR,v)
#define HWIO_TD_1X_DECOB_WRITE_PTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TD_1X_DECOB_WRITE_PTR_ADDR,m,v,HWIO_TD_1X_DECOB_WRITE_PTR_IN)
#define HWIO_TD_1X_DECOB_WRITE_PTR_WR_PTR_BMSK                                                  0x1fff
#define HWIO_TD_1X_DECOB_WRITE_PTR_WR_PTR_SHFT                                                     0x0

#define HWIO_TDEC_HW_IDLE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003c044)
#define HWIO_TDEC_HW_IDLE_RMSK                                                                     0x1
#define HWIO_TDEC_HW_IDLE_IN          \
        in_dword_masked(HWIO_TDEC_HW_IDLE_ADDR, HWIO_TDEC_HW_IDLE_RMSK)
#define HWIO_TDEC_HW_IDLE_INM(m)      \
        in_dword_masked(HWIO_TDEC_HW_IDLE_ADDR, m)
#define HWIO_TDEC_HW_IDLE_TD_IDLE_BMSK                                                             0x1
#define HWIO_TDEC_HW_IDLE_TD_IDLE_SHFT                                                             0x0

#define HWIO_TDEC_PING_STATUS_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003c048)
#define HWIO_TDEC_PING_STATUS_0_RMSK                                                        0xffffffff
#define HWIO_TDEC_PING_STATUS_0_IN          \
        in_dword_masked(HWIO_TDEC_PING_STATUS_0_ADDR, HWIO_TDEC_PING_STATUS_0_RMSK)
#define HWIO_TDEC_PING_STATUS_0_INM(m)      \
        in_dword_masked(HWIO_TDEC_PING_STATUS_0_ADDR, m)
#define HWIO_TDEC_PING_STATUS_0_CRC_FAIL_BMSK                                               0x80000000
#define HWIO_TDEC_PING_STATUS_0_CRC_FAIL_SHFT                                                     0x1f
#define HWIO_TDEC_PING_STATUS_0_EARLY_TERM_BMSK                                             0x40000000
#define HWIO_TDEC_PING_STATUS_0_EARLY_TERM_SHFT                                                   0x1e
#define HWIO_TDEC_PING_STATUS_0_UNUSED_29_28_BMSK                                           0x30000000
#define HWIO_TDEC_PING_STATUS_0_UNUSED_29_28_SHFT                                                 0x1c
#define HWIO_TDEC_PING_STATUS_0_ITERATIONS_RUN_BMSK                                          0xf000000
#define HWIO_TDEC_PING_STATUS_0_ITERATIONS_RUN_SHFT                                               0x18
#define HWIO_TDEC_PING_STATUS_0_UNUSED_23_21_BMSK                                             0xe00000
#define HWIO_TDEC_PING_STATUS_0_UNUSED_23_21_SHFT                                                 0x15
#define HWIO_TDEC_PING_STATUS_0_ENERGY_METRIC_BMSK                                            0x1fffff
#define HWIO_TDEC_PING_STATUS_0_ENERGY_METRIC_SHFT                                                 0x0

#define HWIO_TDEC_PING_STATUS_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003c04c)
#define HWIO_TDEC_PING_STATUS_1_RMSK                                                        0xffffffff
#define HWIO_TDEC_PING_STATUS_1_IN          \
        in_dword_masked(HWIO_TDEC_PING_STATUS_1_ADDR, HWIO_TDEC_PING_STATUS_1_RMSK)
#define HWIO_TDEC_PING_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_TDEC_PING_STATUS_1_ADDR, m)
#define HWIO_TDEC_PING_STATUS_1_UNUSED_31_23_BMSK                                           0xff800000
#define HWIO_TDEC_PING_STATUS_1_UNUSED_31_23_SHFT                                                 0x17
#define HWIO_TDEC_PING_STATUS_1_PKT_LENGTH_BMSK                                               0x7fc000
#define HWIO_TDEC_PING_STATUS_1_PKT_LENGTH_SHFT                                                    0xe
#define HWIO_TDEC_PING_STATUS_1_MIN_LLR_BMSK                                                    0x3fff
#define HWIO_TDEC_PING_STATUS_1_MIN_LLR_SHFT                                                       0x0

#define HWIO_TDEC_PONG_STATUS_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003c050)
#define HWIO_TDEC_PONG_STATUS_0_RMSK                                                        0xffffffff
#define HWIO_TDEC_PONG_STATUS_0_IN          \
        in_dword_masked(HWIO_TDEC_PONG_STATUS_0_ADDR, HWIO_TDEC_PONG_STATUS_0_RMSK)
#define HWIO_TDEC_PONG_STATUS_0_INM(m)      \
        in_dword_masked(HWIO_TDEC_PONG_STATUS_0_ADDR, m)
#define HWIO_TDEC_PONG_STATUS_0_CRC_FAIL_BMSK                                               0x80000000
#define HWIO_TDEC_PONG_STATUS_0_CRC_FAIL_SHFT                                                     0x1f
#define HWIO_TDEC_PONG_STATUS_0_EARLY_TERM_BMSK                                             0x40000000
#define HWIO_TDEC_PONG_STATUS_0_EARLY_TERM_SHFT                                                   0x1e
#define HWIO_TDEC_PONG_STATUS_0_UNUSED_29_28_BMSK                                           0x30000000
#define HWIO_TDEC_PONG_STATUS_0_UNUSED_29_28_SHFT                                                 0x1c
#define HWIO_TDEC_PONG_STATUS_0_ITERATIONS_RUN_BMSK                                          0xf000000
#define HWIO_TDEC_PONG_STATUS_0_ITERATIONS_RUN_SHFT                                               0x18
#define HWIO_TDEC_PONG_STATUS_0_UNUSED_23_21_BMSK                                             0xe00000
#define HWIO_TDEC_PONG_STATUS_0_UNUSED_23_21_SHFT                                                 0x15
#define HWIO_TDEC_PONG_STATUS_0_ENERGY_METRIC_BMSK                                            0x1fffff
#define HWIO_TDEC_PONG_STATUS_0_ENERGY_METRIC_SHFT                                                 0x0

#define HWIO_TDEC_PONG_STATUS_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003c054)
#define HWIO_TDEC_PONG_STATUS_1_RMSK                                                        0xffffffff
#define HWIO_TDEC_PONG_STATUS_1_IN          \
        in_dword_masked(HWIO_TDEC_PONG_STATUS_1_ADDR, HWIO_TDEC_PONG_STATUS_1_RMSK)
#define HWIO_TDEC_PONG_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_TDEC_PONG_STATUS_1_ADDR, m)
#define HWIO_TDEC_PONG_STATUS_1_UNUSED_31_23_BMSK                                           0xff800000
#define HWIO_TDEC_PONG_STATUS_1_UNUSED_31_23_SHFT                                                 0x17
#define HWIO_TDEC_PONG_STATUS_1_PKT_LENGTH_BMSK                                               0x7fc000
#define HWIO_TDEC_PONG_STATUS_1_PKT_LENGTH_SHFT                                                    0xe
#define HWIO_TDEC_PONG_STATUS_1_MIN_LLR_BMSK                                                    0x3fff
#define HWIO_TDEC_PONG_STATUS_1_MIN_LLR_SHFT                                                       0x0

#define HWIO_TDEC_GERAN_STATUS_0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003c058)
#define HWIO_TDEC_GERAN_STATUS_0_RMSK                                                       0xffffffff
#define HWIO_TDEC_GERAN_STATUS_0_IN          \
        in_dword_masked(HWIO_TDEC_GERAN_STATUS_0_ADDR, HWIO_TDEC_GERAN_STATUS_0_RMSK)
#define HWIO_TDEC_GERAN_STATUS_0_INM(m)      \
        in_dword_masked(HWIO_TDEC_GERAN_STATUS_0_ADDR, m)
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_31_BMSK                                             0x80000000
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_31_SHFT                                                   0x1f
#define HWIO_TDEC_GERAN_STATUS_0_EARLY_TERM_BMSK                                            0x40000000
#define HWIO_TDEC_GERAN_STATUS_0_EARLY_TERM_SHFT                                                  0x1e
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_29_28_BMSK                                          0x30000000
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_29_28_SHFT                                                0x1c
#define HWIO_TDEC_GERAN_STATUS_0_ITERATIONS_RUN_BMSK                                         0xf000000
#define HWIO_TDEC_GERAN_STATUS_0_ITERATIONS_RUN_SHFT                                              0x18
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_23_21_BMSK                                            0xe00000
#define HWIO_TDEC_GERAN_STATUS_0_UNUSED_23_21_SHFT                                                0x15
#define HWIO_TDEC_GERAN_STATUS_0_ENERGY_METRIC_BMSK                                           0x1fffff
#define HWIO_TDEC_GERAN_STATUS_0_ENERGY_METRIC_SHFT                                                0x0

#define HWIO_TDEC_GERAN_STATUS_1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003c05c)
#define HWIO_TDEC_GERAN_STATUS_1_RMSK                                                       0xffffffff
#define HWIO_TDEC_GERAN_STATUS_1_IN          \
        in_dword_masked(HWIO_TDEC_GERAN_STATUS_1_ADDR, HWIO_TDEC_GERAN_STATUS_1_RMSK)
#define HWIO_TDEC_GERAN_STATUS_1_INM(m)      \
        in_dword_masked(HWIO_TDEC_GERAN_STATUS_1_ADDR, m)
#define HWIO_TDEC_GERAN_STATUS_1_UNUSED_31_28_BMSK                                          0xf0000000
#define HWIO_TDEC_GERAN_STATUS_1_UNUSED_31_28_SHFT                                                0x1c
#define HWIO_TDEC_GERAN_STATUS_1_DLSLOT_IDX_BMSK                                             0xf000000
#define HWIO_TDEC_GERAN_STATUS_1_DLSLOT_IDX_SHFT                                                  0x18
#define HWIO_TDEC_GERAN_STATUS_1_UNUSED_23_22_BMSK                                            0xc00000
#define HWIO_TDEC_GERAN_STATUS_1_UNUSED_23_22_SHFT                                                0x16
#define HWIO_TDEC_GERAN_STATUS_1_CS_IDX_BMSK                                                  0x3c0000
#define HWIO_TDEC_GERAN_STATUS_1_CS_IDX_SHFT                                                      0x12
#define HWIO_TDEC_GERAN_STATUS_1_RLCBLK_IDX_BMSK                                               0x3c000
#define HWIO_TDEC_GERAN_STATUS_1_RLCBLK_IDX_SHFT                                                   0xe
#define HWIO_TDEC_GERAN_STATUS_1_MIN_LLR_BMSK                                                   0x3fff
#define HWIO_TDEC_GERAN_STATUS_1_MIN_LLR_SHFT                                                      0x0

#define HWIO_TDEC_TESTBUS_ENABLE_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003c060)
#define HWIO_TDEC_TESTBUS_ENABLE_RMSK                                                        0xff0ff0f
#define HWIO_TDEC_TESTBUS_ENABLE_IN          \
        in_dword_masked(HWIO_TDEC_TESTBUS_ENABLE_ADDR, HWIO_TDEC_TESTBUS_ENABLE_RMSK)
#define HWIO_TDEC_TESTBUS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TDEC_TESTBUS_ENABLE_ADDR, m)
#define HWIO_TDEC_TESTBUS_ENABLE_OUT(v)      \
        out_dword(HWIO_TDEC_TESTBUS_ENABLE_ADDR,v)
#define HWIO_TDEC_TESTBUS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDEC_TESTBUS_ENABLE_ADDR,m,v,HWIO_TDEC_TESTBUS_ENABLE_IN)
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_TASK_CTRL_TESTBUS_SEL_BMSK                             0xf000000
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_TASK_CTRL_TESTBUS_SEL_SHFT                                  0x18
#define HWIO_TDEC_TESTBUS_ENABLE_TDECIB_TESTBUS_SEL_BMSK                                      0xf00000
#define HWIO_TDEC_TESTBUS_ENABLE_TDECIB_TESTBUS_SEL_SHFT                                          0x14
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_POST_PROC_SEL_BMSK                                        0xf000
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_POST_PROC_SEL_SHFT                                           0xc
#define HWIO_TDEC_TESTBUS_ENABLE_TD_TESTBUS_SEL_BMSK                                             0xf00
#define HWIO_TDEC_TESTBUS_ENABLE_TD_TESTBUS_SEL_SHFT                                               0x8
#define HWIO_TDEC_TESTBUS_ENABLE_TD_TESTBUS_EN_BMSK                                                0x8
#define HWIO_TDEC_TESTBUS_ENABLE_TD_TESTBUS_EN_SHFT                                                0x3
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_TASK_CTRL_TESTBUS_EN_BMSK                                    0x4
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_TASK_CTRL_TESTBUS_EN_SHFT                                    0x2
#define HWIO_TDEC_TESTBUS_ENABLE_TDECIB_TESTBUS_EN_BMSK                                            0x2
#define HWIO_TDEC_TESTBUS_ENABLE_TDECIB_TESTBUS_EN_SHFT                                            0x1
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_POST_PROC_EN_BMSK                                            0x1
#define HWIO_TDEC_TESTBUS_ENABLE_TDEC_POST_PROC_EN_SHFT                                            0x0

#define HWIO_TDEC_TESTBUS_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003c064)
#define HWIO_TDEC_TESTBUS_STATUS_RMSK                                                       0xffffffff
#define HWIO_TDEC_TESTBUS_STATUS_IN          \
        in_dword_masked(HWIO_TDEC_TESTBUS_STATUS_ADDR, HWIO_TDEC_TESTBUS_STATUS_RMSK)
#define HWIO_TDEC_TESTBUS_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDEC_TESTBUS_STATUS_ADDR, m)
#define HWIO_TDEC_TESTBUS_STATUS_TEST_BUS_DATA_BMSK                                         0xffffffff
#define HWIO_TDEC_TESTBUS_STATUS_TEST_BUS_DATA_SHFT                                                0x0

#define HWIO_DECIB_PAGE_ID_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0003c068)
#define HWIO_DECIB_PAGE_ID_RMSK                                                                  0x3ff
#define HWIO_DECIB_PAGE_ID_IN          \
        in_dword_masked(HWIO_DECIB_PAGE_ID_ADDR, HWIO_DECIB_PAGE_ID_RMSK)
#define HWIO_DECIB_PAGE_ID_INM(m)      \
        in_dword_masked(HWIO_DECIB_PAGE_ID_ADDR, m)
#define HWIO_DECIB_PAGE_ID_OUT(v)      \
        out_dword(HWIO_DECIB_PAGE_ID_ADDR,v)
#define HWIO_DECIB_PAGE_ID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DECIB_PAGE_ID_ADDR,m,v,HWIO_DECIB_PAGE_ID_IN)
#define HWIO_DECIB_PAGE_ID_MICRO_EN_BMSK                                                         0x200
#define HWIO_DECIB_PAGE_ID_MICRO_EN_SHFT                                                           0x9
#define HWIO_DECIB_PAGE_ID_UNUSED_8_4_BMSK                                                       0x1f0
#define HWIO_DECIB_PAGE_ID_UNUSED_8_4_SHFT                                                         0x4
#define HWIO_DECIB_PAGE_ID_BUF_TYPE_BMSK                                                           0xc
#define HWIO_DECIB_PAGE_ID_BUF_TYPE_SHFT                                                           0x2
#define HWIO_DECIB_PAGE_ID_PAGE_ID_BMSK                                                            0x2
#define HWIO_DECIB_PAGE_ID_PAGE_ID_SHFT                                                            0x1
#define HWIO_DECIB_PAGE_ID_BUF_ID_BMSK                                                             0x1
#define HWIO_DECIB_PAGE_ID_BUF_ID_SHFT                                                             0x0

#define HWIO_TDEC_AHB_ERROR_ADDR_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0003c070)
#define HWIO_TDEC_AHB_ERROR_ADDR_RD_RMSK                                                        0xffff
#define HWIO_TDEC_AHB_ERROR_ADDR_RD_IN          \
        in_dword_masked(HWIO_TDEC_AHB_ERROR_ADDR_RD_ADDR, HWIO_TDEC_AHB_ERROR_ADDR_RD_RMSK)
#define HWIO_TDEC_AHB_ERROR_ADDR_RD_INM(m)      \
        in_dword_masked(HWIO_TDEC_AHB_ERROR_ADDR_RD_ADDR, m)
#define HWIO_TDEC_AHB_ERROR_ADDR_RD_C_ADDRESS_BMSK                                              0xffff
#define HWIO_TDEC_AHB_ERROR_ADDR_RD_C_ADDRESS_SHFT                                                 0x0

#define HWIO_TEST_CRC_000_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c074)
#define HWIO_TEST_CRC_000_RD_RMSK                                                               0x3fff
#define HWIO_TEST_CRC_000_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_000_RD_ADDR, HWIO_TEST_CRC_000_RD_RMSK)
#define HWIO_TEST_CRC_000_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_000_RD_ADDR, m)
#define HWIO_TEST_CRC_000_RD_CRC_STATUS_BMSK                                                    0x3fff
#define HWIO_TEST_CRC_000_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_001_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c078)
#define HWIO_TEST_CRC_001_RD_RMSK                                                               0x3fff
#define HWIO_TEST_CRC_001_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_001_RD_ADDR, HWIO_TEST_CRC_001_RD_RMSK)
#define HWIO_TEST_CRC_001_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_001_RD_ADDR, m)
#define HWIO_TEST_CRC_001_RD_CRC_STATUS_BMSK                                                    0x3fff
#define HWIO_TEST_CRC_001_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_010_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c07c)
#define HWIO_TEST_CRC_010_RD_RMSK                                                                  0x1
#define HWIO_TEST_CRC_010_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_010_RD_ADDR, HWIO_TEST_CRC_010_RD_RMSK)
#define HWIO_TEST_CRC_010_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_010_RD_ADDR, m)
#define HWIO_TEST_CRC_010_RD_CRC_STATUS_BMSK                                                       0x1
#define HWIO_TEST_CRC_010_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_011_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c080)
#define HWIO_TEST_CRC_011_RD_RMSK                                                                  0x1
#define HWIO_TEST_CRC_011_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_011_RD_ADDR, HWIO_TEST_CRC_011_RD_RMSK)
#define HWIO_TEST_CRC_011_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_011_RD_ADDR, m)
#define HWIO_TEST_CRC_011_RD_CRC_STATUS_BMSK                                                       0x1
#define HWIO_TEST_CRC_011_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_100_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c084)
#define HWIO_TEST_CRC_100_RD_RMSK                                                               0x3fff
#define HWIO_TEST_CRC_100_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_100_RD_ADDR, HWIO_TEST_CRC_100_RD_RMSK)
#define HWIO_TEST_CRC_100_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_100_RD_ADDR, m)
#define HWIO_TEST_CRC_100_RD_CRC_STATUS_BMSK                                                    0x3fff
#define HWIO_TEST_CRC_100_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_101_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c088)
#define HWIO_TEST_CRC_101_RD_RMSK                                                               0x3fff
#define HWIO_TEST_CRC_101_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_101_RD_ADDR, HWIO_TEST_CRC_101_RD_RMSK)
#define HWIO_TEST_CRC_101_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_101_RD_ADDR, m)
#define HWIO_TEST_CRC_101_RD_CRC_STATUS_BMSK                                                    0x3fff
#define HWIO_TEST_CRC_101_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_110_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c08c)
#define HWIO_TEST_CRC_110_RD_RMSK                                                                  0x1
#define HWIO_TEST_CRC_110_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_110_RD_ADDR, HWIO_TEST_CRC_110_RD_RMSK)
#define HWIO_TEST_CRC_110_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_110_RD_ADDR, m)
#define HWIO_TEST_CRC_110_RD_CRC_STATUS_BMSK                                                       0x1
#define HWIO_TEST_CRC_110_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_TEST_CRC_111_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003c090)
#define HWIO_TEST_CRC_111_RD_RMSK                                                                  0x1
#define HWIO_TEST_CRC_111_RD_IN          \
        in_dword_masked(HWIO_TEST_CRC_111_RD_ADDR, HWIO_TEST_CRC_111_RD_RMSK)
#define HWIO_TEST_CRC_111_RD_INM(m)      \
        in_dword_masked(HWIO_TEST_CRC_111_RD_ADDR, m)
#define HWIO_TEST_CRC_111_RD_CRC_STATUS_BMSK                                                       0x1
#define HWIO_TEST_CRC_111_RD_CRC_STATUS_SHFT                                                       0x0

#define HWIO_A2_TEST_SW_CFG_DATA0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003c094)
#define HWIO_A2_TEST_SW_CFG_DATA0_RMSK                                                      0xffffffff
#define HWIO_A2_TEST_SW_CFG_DATA0_IN          \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA0_ADDR, HWIO_A2_TEST_SW_CFG_DATA0_RMSK)
#define HWIO_A2_TEST_SW_CFG_DATA0_INM(m)      \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA0_ADDR, m)
#define HWIO_A2_TEST_SW_CFG_DATA0_OUT(v)      \
        out_dword(HWIO_A2_TEST_SW_CFG_DATA0_ADDR,v)
#define HWIO_A2_TEST_SW_CFG_DATA0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_TEST_SW_CFG_DATA0_ADDR,m,v,HWIO_A2_TEST_SW_CFG_DATA0_IN)
#define HWIO_A2_TEST_SW_CFG_DATA0_DBG_CFG_DATA0_BMSK                                        0xffffffff
#define HWIO_A2_TEST_SW_CFG_DATA0_DBG_CFG_DATA0_SHFT                                               0x0

#define HWIO_A2_TEST_SW_CFG_DATA1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003c098)
#define HWIO_A2_TEST_SW_CFG_DATA1_RMSK                                                      0xffffffff
#define HWIO_A2_TEST_SW_CFG_DATA1_IN          \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA1_ADDR, HWIO_A2_TEST_SW_CFG_DATA1_RMSK)
#define HWIO_A2_TEST_SW_CFG_DATA1_INM(m)      \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA1_ADDR, m)
#define HWIO_A2_TEST_SW_CFG_DATA1_OUT(v)      \
        out_dword(HWIO_A2_TEST_SW_CFG_DATA1_ADDR,v)
#define HWIO_A2_TEST_SW_CFG_DATA1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_TEST_SW_CFG_DATA1_ADDR,m,v,HWIO_A2_TEST_SW_CFG_DATA1_IN)
#define HWIO_A2_TEST_SW_CFG_DATA1_DBG_CFG_DATA1_BMSK                                        0xffffffff
#define HWIO_A2_TEST_SW_CFG_DATA1_DBG_CFG_DATA1_SHFT                                               0x0

#define HWIO_A2_TEST_SW_CFG_DATA2_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003c09c)
#define HWIO_A2_TEST_SW_CFG_DATA2_RMSK                                                      0xffffffff
#define HWIO_A2_TEST_SW_CFG_DATA2_IN          \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA2_ADDR, HWIO_A2_TEST_SW_CFG_DATA2_RMSK)
#define HWIO_A2_TEST_SW_CFG_DATA2_INM(m)      \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA2_ADDR, m)
#define HWIO_A2_TEST_SW_CFG_DATA2_OUT(v)      \
        out_dword(HWIO_A2_TEST_SW_CFG_DATA2_ADDR,v)
#define HWIO_A2_TEST_SW_CFG_DATA2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_TEST_SW_CFG_DATA2_ADDR,m,v,HWIO_A2_TEST_SW_CFG_DATA2_IN)
#define HWIO_A2_TEST_SW_CFG_DATA2_DBG_DECOB_LENGTH_BMSK                                     0xffffc000
#define HWIO_A2_TEST_SW_CFG_DATA2_DBG_DECOB_LENGTH_SHFT                                            0xe
#define HWIO_A2_TEST_SW_CFG_DATA2_DBG_DECOB_START_ADDR_BMSK                                     0x3fff
#define HWIO_A2_TEST_SW_CFG_DATA2_DBG_DECOB_START_ADDR_SHFT                                        0x0

#define HWIO_A2_TEST_SW_CFG_DATA3_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003c0a0)
#define HWIO_A2_TEST_SW_CFG_DATA3_RMSK                                                             0x3
#define HWIO_A2_TEST_SW_CFG_DATA3_IN          \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA3_ADDR, HWIO_A2_TEST_SW_CFG_DATA3_RMSK)
#define HWIO_A2_TEST_SW_CFG_DATA3_INM(m)      \
        in_dword_masked(HWIO_A2_TEST_SW_CFG_DATA3_ADDR, m)
#define HWIO_A2_TEST_SW_CFG_DATA3_OUT(v)      \
        out_dword(HWIO_A2_TEST_SW_CFG_DATA3_ADDR,v)
#define HWIO_A2_TEST_SW_CFG_DATA3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_TEST_SW_CFG_DATA3_ADDR,m,v,HWIO_A2_TEST_SW_CFG_DATA3_IN)
#define HWIO_A2_TEST_SW_CFG_DATA3_DBG_TRBLK_CRC_PASS_BMSK                                          0x2
#define HWIO_A2_TEST_SW_CFG_DATA3_DBG_TRBLK_CRC_PASS_SHFT                                          0x1
#define HWIO_A2_TEST_SW_CFG_DATA3_DBG_A2_DECOB_INTF_EN_BMSK                                        0x1
#define HWIO_A2_TEST_SW_CFG_DATA3_DBG_A2_DECOB_INTF_EN_SHFT                                        0x0

#define HWIO_A2_TEST_SW_CFG_DATA4_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003c0a4)
#define HWIO_A2_TEST_SW_CFG_DATA4_RMSK                                                             0x1
#define HWIO_A2_TEST_SW_CFG_DATA4_OUT(v)      \
        out_dword(HWIO_A2_TEST_SW_CFG_DATA4_ADDR,v)
#define HWIO_A2_TEST_SW_CFG_DATA4_DBG_TRBLK_DONE_BMSK                                              0x1
#define HWIO_A2_TEST_SW_CFG_DATA4_DBG_TRBLK_DONE_SHFT                                              0x0

#define HWIO_TD_CFG_STATUS_WORD0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003d000)
#define HWIO_TD_CFG_STATUS_WORD0_RMSK                                                       0xe0000000
#define HWIO_TD_CFG_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_TD_CFG_STATUS_WORD0_ADDR, HWIO_TD_CFG_STATUS_WORD0_RMSK)
#define HWIO_TD_CFG_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_TD_CFG_STATUS_WORD0_ADDR, m)
#define HWIO_TD_CFG_STATUS_WORD0_PE_READY_BMSK                                              0x80000000
#define HWIO_TD_CFG_STATUS_WORD0_PE_READY_SHFT                                                    0x1f
#define HWIO_TD_CFG_STATUS_WORD0_CMD_ACK_BMSK                                               0x40000000
#define HWIO_TD_CFG_STATUS_WORD0_CMD_ACK_SHFT                                                     0x1e
#define HWIO_TD_CFG_STATUS_WORD0_CMD_ERROR_BMSK                                             0x20000000
#define HWIO_TD_CFG_STATUS_WORD0_CMD_ERROR_SHFT                                                   0x1d

#define HWIO_LTE_CFG_WORD0_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0003d100)
#define HWIO_LTE_CFG_WORD0_RMSK                                                               0xfc0001
#define HWIO_LTE_CFG_WORD0_IN          \
        in_dword_masked(HWIO_LTE_CFG_WORD0_ADDR, HWIO_LTE_CFG_WORD0_RMSK)
#define HWIO_LTE_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_LTE_CFG_WORD0_ADDR, m)
#define HWIO_LTE_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_LTE_CFG_WORD0_ADDR,v)
#define HWIO_LTE_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_CFG_WORD0_ADDR,m,v,HWIO_LTE_CFG_WORD0_IN)
#define HWIO_LTE_CFG_WORD0_OPCODE_BMSK                                                        0xfc0000
#define HWIO_LTE_CFG_WORD0_OPCODE_SHFT                                                            0x12
#define HWIO_LTE_CFG_WORD0_TD_DEC_BIAS_BMSK                                                        0x1
#define HWIO_LTE_CFG_WORD0_TD_DEC_BIAS_SHFT                                                        0x0

#define HWIO_LTE_CFG_WORD1_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0003d104)
#define HWIO_LTE_CFG_WORD1_RMSK                                                               0x1fffff
#define HWIO_LTE_CFG_WORD1_IN          \
        in_dword_masked(HWIO_LTE_CFG_WORD1_ADDR, HWIO_LTE_CFG_WORD1_RMSK)
#define HWIO_LTE_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_LTE_CFG_WORD1_ADDR, m)
#define HWIO_LTE_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_LTE_CFG_WORD1_ADDR,v)
#define HWIO_LTE_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_CFG_WORD1_ADDR,m,v,HWIO_LTE_CFG_WORD1_IN)
#define HWIO_LTE_CFG_WORD1_CONSEC_CRC_PASS_BMSK                                               0x1e0000
#define HWIO_LTE_CFG_WORD1_CONSEC_CRC_PASS_SHFT                                                   0x11
#define HWIO_LTE_CFG_WORD1_MIN_LLR_THRESHOLD_BMSK                                              0x1fff8
#define HWIO_LTE_CFG_WORD1_MIN_LLR_THRESHOLD_SHFT                                                  0x3
#define HWIO_LTE_CFG_WORD1_EARLY_TERM_EN_BMSK                                                      0x4
#define HWIO_LTE_CFG_WORD1_EARLY_TERM_EN_SHFT                                                      0x2
#define HWIO_LTE_CFG_WORD1_TDEC_CODE_RATE_BMSK                                                     0x3
#define HWIO_LTE_CFG_WORD1_TDEC_CODE_RATE_SHFT                                                     0x0

#define HWIO_LTE_CFG_WORD2_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x0003d108)
#define HWIO_LTE_CFG_WORD2_RMSK                                                               0xffffff
#define HWIO_LTE_CFG_WORD2_IN          \
        in_dword_masked(HWIO_LTE_CFG_WORD2_ADDR, HWIO_LTE_CFG_WORD2_RMSK)
#define HWIO_LTE_CFG_WORD2_INM(m)      \
        in_dword_masked(HWIO_LTE_CFG_WORD2_ADDR, m)
#define HWIO_LTE_CFG_WORD2_OUT(v)      \
        out_dword(HWIO_LTE_CFG_WORD2_ADDR,v)
#define HWIO_LTE_CFG_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_CFG_WORD2_ADDR,m,v,HWIO_LTE_CFG_WORD2_IN)
#define HWIO_LTE_CFG_WORD2_LTE_CRC24_TB_BMSK                                                  0xffffff
#define HWIO_LTE_CFG_WORD2_LTE_CRC24_TB_SHFT                                                       0x0

#define HWIO_W_TD_CFG_WORD0_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d200)
#define HWIO_W_TD_CFG_WORD0_0_RMSK                                                            0xfc0007
#define HWIO_W_TD_CFG_WORD0_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD0_0_ADDR, HWIO_W_TD_CFG_WORD0_0_RMSK)
#define HWIO_W_TD_CFG_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD0_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD0_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD0_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD0_0_ADDR,m,v,HWIO_W_TD_CFG_WORD0_0_IN)
#define HWIO_W_TD_CFG_WORD0_0_OPCODE_BMSK                                                     0xfc0000
#define HWIO_W_TD_CFG_WORD0_0_OPCODE_SHFT                                                         0x12
#define HWIO_W_TD_CFG_WORD0_0_CRC_TYPE_NONHS_BMSK                                                  0x7
#define HWIO_W_TD_CFG_WORD0_0_CRC_TYPE_NONHS_SHFT                                                  0x0

#define HWIO_W_TD_CFG_WORD1_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d204)
#define HWIO_W_TD_CFG_WORD1_0_RMSK                                                          0xfffeffff
#define HWIO_W_TD_CFG_WORD1_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD1_0_ADDR, HWIO_W_TD_CFG_WORD1_0_RMSK)
#define HWIO_W_TD_CFG_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD1_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD1_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD1_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD1_0_ADDR,m,v,HWIO_W_TD_CFG_WORD1_0_IN)
#define HWIO_W_TD_CFG_WORD1_0_EVENT_IDX_BMSK                                                0x80000000
#define HWIO_W_TD_CFG_WORD1_0_EVENT_IDX_SHFT                                                      0x1f
#define HWIO_W_TD_CFG_WORD1_0_HS_NONHS_N_BMSK                                               0x40000000
#define HWIO_W_TD_CFG_WORD1_0_HS_NONHS_N_SHFT                                                     0x1e
#define HWIO_W_TD_CFG_WORD1_0_NUM_TR_BLK_NONHS_BMSK                                         0x3f000000
#define HWIO_W_TD_CFG_WORD1_0_NUM_TR_BLK_NONHS_SHFT                                               0x18
#define HWIO_W_TD_CFG_WORD1_0_NUM_PADDED_BITS_BMSK                                            0xfc0000
#define HWIO_W_TD_CFG_WORD1_0_NUM_PADDED_BITS_SHFT                                                0x12
#define HWIO_W_TD_CFG_WORD1_0_EARLY_TERM_EN_BMSK                                               0x20000
#define HWIO_W_TD_CFG_WORD1_0_EARLY_TERM_EN_SHFT                                                  0x11
#define HWIO_W_TD_CFG_WORD1_0_TR_BLK_SIZE_BMSK                                                  0xffff
#define HWIO_W_TD_CFG_WORD1_0_TR_BLK_SIZE_SHFT                                                     0x0

#define HWIO_W_TD_CFG_WORD2_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d208)
#define HWIO_W_TD_CFG_WORD2_0_RMSK                                                          0xffff3fff
#define HWIO_W_TD_CFG_WORD2_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD2_0_ADDR, HWIO_W_TD_CFG_WORD2_0_RMSK)
#define HWIO_W_TD_CFG_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD2_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD2_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD2_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD2_0_ADDR,m,v,HWIO_W_TD_CFG_WORD2_0_IN)
#define HWIO_W_TD_CFG_WORD2_0_TD_DEC_BIAS_BMSK                                              0x80000000
#define HWIO_W_TD_CFG_WORD2_0_TD_DEC_BIAS_SHFT                                                    0x1f
#define HWIO_W_TD_CFG_WORD2_0_HITRX2_MIN_LLR_THRESHOLD_BMSK                                 0x7fff0000
#define HWIO_W_TD_CFG_WORD2_0_HITRX2_MIN_LLR_THRESHOLD_SHFT                                       0x10
#define HWIO_W_TD_CFG_WORD2_0_MIN_LLR_THRESHOLD_BMSK                                            0x3fff
#define HWIO_W_TD_CFG_WORD2_0_MIN_LLR_THRESHOLD_SHFT                                               0x0

#define HWIO_W_TD_CFG_WORD3_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d20c)
#define HWIO_W_TD_CFG_WORD3_0_RMSK                                                          0xfff80078
#define HWIO_W_TD_CFG_WORD3_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD3_0_ADDR, HWIO_W_TD_CFG_WORD3_0_RMSK)
#define HWIO_W_TD_CFG_WORD3_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD3_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD3_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD3_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD3_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD3_0_ADDR,m,v,HWIO_W_TD_CFG_WORD3_0_IN)
#define HWIO_W_TD_CFG_WORD3_0_NUM_TD_MAP_BMSK                                               0xc0000000
#define HWIO_W_TD_CFG_WORD3_0_NUM_TD_MAP_SHFT                                                     0x1e
#define HWIO_W_TD_CFG_WORD3_0_NUM_ROW_INDEX_BMSK                                            0x30000000
#define HWIO_W_TD_CFG_WORD3_0_NUM_ROW_INDEX_SHFT                                                  0x1c
#define HWIO_W_TD_CFG_WORD3_0_NUM_COLUMN_BMSK                                                0xff00000
#define HWIO_W_TD_CFG_WORD3_0_NUM_COLUMN_SHFT                                                     0x14
#define HWIO_W_TD_CFG_WORD3_0_LAST_ROW_BIT_EXCH_BMSK                                           0x80000
#define HWIO_W_TD_CFG_WORD3_0_LAST_ROW_BIT_EXCH_SHFT                                              0x13
#define HWIO_W_TD_CFG_WORD3_0_MIN_ITERATION_NUM_BMSK                                              0x78
#define HWIO_W_TD_CFG_WORD3_0_MIN_ITERATION_NUM_SHFT                                               0x3

#define HWIO_W_TD_CFG_WORD4_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d210)
#define HWIO_W_TD_CFG_WORD4_0_RMSK                                                          0xffffffff
#define HWIO_W_TD_CFG_WORD4_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD4_0_ADDR, HWIO_W_TD_CFG_WORD4_0_RMSK)
#define HWIO_W_TD_CFG_WORD4_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD4_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD4_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD4_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD4_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD4_0_ADDR,m,v,HWIO_W_TD_CFG_WORD4_0_IN)
#define HWIO_W_TD_CFG_WORD4_0_LLR_SCALE_SEL_BMSK                                            0xf0000000
#define HWIO_W_TD_CFG_WORD4_0_LLR_SCALE_SEL_SHFT                                                  0x1c
#define HWIO_W_TD_CFG_WORD4_0_PRIME_NUM_BMSK                                                 0xff80000
#define HWIO_W_TD_CFG_WORD4_0_PRIME_NUM_SHFT                                                      0x13
#define HWIO_W_TD_CFG_WORD4_0_PRIME_NUM_INDEX_BMSK                                             0x7e000
#define HWIO_W_TD_CFG_WORD4_0_PRIME_NUM_INDEX_SHFT                                                 0xd
#define HWIO_W_TD_CFG_WORD4_0_LAST_ROW_BMSK                                                     0x1f00
#define HWIO_W_TD_CFG_WORD4_0_LAST_ROW_SHFT                                                        0x8
#define HWIO_W_TD_CFG_WORD4_0_LAST_COLUMN_BMSK                                                    0xff
#define HWIO_W_TD_CFG_WORD4_0_LAST_COLUMN_SHFT                                                     0x0

#define HWIO_W_TD_CFG_WORD5_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d214)
#define HWIO_W_TD_CFG_WORD5_0_RMSK                                                          0x7fff7fff
#define HWIO_W_TD_CFG_WORD5_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD5_0_ADDR, HWIO_W_TD_CFG_WORD5_0_RMSK)
#define HWIO_W_TD_CFG_WORD5_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD5_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD5_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD5_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD5_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD5_0_ADDR,m,v,HWIO_W_TD_CFG_WORD5_0_IN)
#define HWIO_W_TD_CFG_WORD5_0_FWD2_SEQ_ROW_BND_BMSK                                         0x7c000000
#define HWIO_W_TD_CFG_WORD5_0_FWD2_SEQ_ROW_BND_SHFT                                               0x1a
#define HWIO_W_TD_CFG_WORD5_0_FWD1_SEQ_ROW_BND_BMSK                                          0x3e00000
#define HWIO_W_TD_CFG_WORD5_0_FWD1_SEQ_ROW_BND_SHFT                                               0x15
#define HWIO_W_TD_CFG_WORD5_0_FWD0_SEQ_ROW_BND_BMSK                                           0x1f0000
#define HWIO_W_TD_CFG_WORD5_0_FWD0_SEQ_ROW_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD5_0_FWD2_ITV_ROW_BND_BMSK                                             0x7c00
#define HWIO_W_TD_CFG_WORD5_0_FWD2_ITV_ROW_BND_SHFT                                                0xa
#define HWIO_W_TD_CFG_WORD5_0_FWD1_ITV_ROW_BND_BMSK                                              0x3e0
#define HWIO_W_TD_CFG_WORD5_0_FWD1_ITV_ROW_BND_SHFT                                                0x5
#define HWIO_W_TD_CFG_WORD5_0_FWD0_ITV_ROW_BND_BMSK                                               0x1f
#define HWIO_W_TD_CFG_WORD5_0_FWD0_ITV_ROW_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD6_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d218)
#define HWIO_W_TD_CFG_WORD6_0_RMSK                                                            0xffffff
#define HWIO_W_TD_CFG_WORD6_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD6_0_ADDR, HWIO_W_TD_CFG_WORD6_0_RMSK)
#define HWIO_W_TD_CFG_WORD6_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD6_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD6_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD6_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD6_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD6_0_ADDR,m,v,HWIO_W_TD_CFG_WORD6_0_IN)
#define HWIO_W_TD_CFG_WORD6_0_FWD2_ITV_COL_BND_BMSK                                           0xff0000
#define HWIO_W_TD_CFG_WORD6_0_FWD2_ITV_COL_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD6_0_FWD1_ITV_COL_BND_BMSK                                             0xff00
#define HWIO_W_TD_CFG_WORD6_0_FWD1_ITV_COL_BND_SHFT                                                0x8
#define HWIO_W_TD_CFG_WORD6_0_FWD0_ITV_COL_BND_BMSK                                               0xff
#define HWIO_W_TD_CFG_WORD6_0_FWD0_ITV_COL_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD7_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d21c)
#define HWIO_W_TD_CFG_WORD7_0_RMSK                                                            0xffffff
#define HWIO_W_TD_CFG_WORD7_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD7_0_ADDR, HWIO_W_TD_CFG_WORD7_0_RMSK)
#define HWIO_W_TD_CFG_WORD7_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD7_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD7_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD7_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD7_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD7_0_ADDR,m,v,HWIO_W_TD_CFG_WORD7_0_IN)
#define HWIO_W_TD_CFG_WORD7_0_FWD2_SEQ_COL_BND_BMSK                                           0xff0000
#define HWIO_W_TD_CFG_WORD7_0_FWD2_SEQ_COL_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD7_0_FWD1_SEQ_COL_BND_BMSK                                             0xff00
#define HWIO_W_TD_CFG_WORD7_0_FWD1_SEQ_COL_BND_SHFT                                                0x8
#define HWIO_W_TD_CFG_WORD7_0_FWD0_SEQ_COL_BND_BMSK                                               0xff
#define HWIO_W_TD_CFG_WORD7_0_FWD0_SEQ_COL_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD8_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d220)
#define HWIO_W_TD_CFG_WORD8_0_RMSK                                                          0xffffffff
#define HWIO_W_TD_CFG_WORD8_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD8_0_ADDR, HWIO_W_TD_CFG_WORD8_0_RMSK)
#define HWIO_W_TD_CFG_WORD8_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD8_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD8_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD8_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD8_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD8_0_ADDR,m,v,HWIO_W_TD_CFG_WORD8_0_IN)
#define HWIO_W_TD_CFG_WORD8_0_DEC_OB_DATA_START_ADDR_BMSK                                   0xffff0000
#define HWIO_W_TD_CFG_WORD8_0_DEC_OB_DATA_START_ADDR_SHFT                                         0x10
#define HWIO_W_TD_CFG_WORD8_0_UE_ID_HS_BMSK                                                     0xffff
#define HWIO_W_TD_CFG_WORD8_0_UE_ID_HS_SHFT                                                        0x0

#define HWIO_W_TD_CFG_WORD9_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d224)
#define HWIO_W_TD_CFG_WORD9_0_RMSK                                                              0x1fff
#define HWIO_W_TD_CFG_WORD9_0_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD9_0_ADDR, HWIO_W_TD_CFG_WORD9_0_RMSK)
#define HWIO_W_TD_CFG_WORD9_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD9_0_ADDR, m)
#define HWIO_W_TD_CFG_WORD9_0_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD9_0_ADDR,v)
#define HWIO_W_TD_CFG_WORD9_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD9_0_ADDR,m,v,HWIO_W_TD_CFG_WORD9_0_IN)
#define HWIO_W_TD_CFG_WORD9_0_CB_SZ_BMSK                                                        0x1fff
#define HWIO_W_TD_CFG_WORD9_0_CB_SZ_SHFT                                                           0x0

#define HWIO_W_TD_CFG_WORD0_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d300)
#define HWIO_W_TD_CFG_WORD0_1_RMSK                                                            0xfc0007
#define HWIO_W_TD_CFG_WORD0_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD0_1_ADDR, HWIO_W_TD_CFG_WORD0_1_RMSK)
#define HWIO_W_TD_CFG_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD0_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD0_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD0_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD0_1_ADDR,m,v,HWIO_W_TD_CFG_WORD0_1_IN)
#define HWIO_W_TD_CFG_WORD0_1_OPCODE_BMSK                                                     0xfc0000
#define HWIO_W_TD_CFG_WORD0_1_OPCODE_SHFT                                                         0x12
#define HWIO_W_TD_CFG_WORD0_1_CRC_TYPE_NONHS_BMSK                                                  0x7
#define HWIO_W_TD_CFG_WORD0_1_CRC_TYPE_NONHS_SHFT                                                  0x0

#define HWIO_W_TD_CFG_WORD1_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d304)
#define HWIO_W_TD_CFG_WORD1_1_RMSK                                                          0xfffeffff
#define HWIO_W_TD_CFG_WORD1_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD1_1_ADDR, HWIO_W_TD_CFG_WORD1_1_RMSK)
#define HWIO_W_TD_CFG_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD1_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD1_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD1_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD1_1_ADDR,m,v,HWIO_W_TD_CFG_WORD1_1_IN)
#define HWIO_W_TD_CFG_WORD1_1_EVENT_IDX_BMSK                                                0x80000000
#define HWIO_W_TD_CFG_WORD1_1_EVENT_IDX_SHFT                                                      0x1f
#define HWIO_W_TD_CFG_WORD1_1_HS_NONHS_N_BMSK                                               0x40000000
#define HWIO_W_TD_CFG_WORD1_1_HS_NONHS_N_SHFT                                                     0x1e
#define HWIO_W_TD_CFG_WORD1_1_NUM_TR_BLK_NONHS_BMSK                                         0x3f000000
#define HWIO_W_TD_CFG_WORD1_1_NUM_TR_BLK_NONHS_SHFT                                               0x18
#define HWIO_W_TD_CFG_WORD1_1_NUM_PADDED_BITS_BMSK                                            0xfc0000
#define HWIO_W_TD_CFG_WORD1_1_NUM_PADDED_BITS_SHFT                                                0x12
#define HWIO_W_TD_CFG_WORD1_1_EARLY_TERM_EN_BMSK                                               0x20000
#define HWIO_W_TD_CFG_WORD1_1_EARLY_TERM_EN_SHFT                                                  0x11
#define HWIO_W_TD_CFG_WORD1_1_TR_BLK_SIZE_BMSK                                                  0xffff
#define HWIO_W_TD_CFG_WORD1_1_TR_BLK_SIZE_SHFT                                                     0x0

#define HWIO_W_TD_CFG_WORD2_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d308)
#define HWIO_W_TD_CFG_WORD2_1_RMSK                                                          0xffff3fff
#define HWIO_W_TD_CFG_WORD2_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD2_1_ADDR, HWIO_W_TD_CFG_WORD2_1_RMSK)
#define HWIO_W_TD_CFG_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD2_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD2_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD2_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD2_1_ADDR,m,v,HWIO_W_TD_CFG_WORD2_1_IN)
#define HWIO_W_TD_CFG_WORD2_1_TD_DEC_BIAS_BMSK                                              0x80000000
#define HWIO_W_TD_CFG_WORD2_1_TD_DEC_BIAS_SHFT                                                    0x1f
#define HWIO_W_TD_CFG_WORD2_1_HITRX2_MIN_LLR_THRESHOLD_BMSK                                 0x7fff0000
#define HWIO_W_TD_CFG_WORD2_1_HITRX2_MIN_LLR_THRESHOLD_SHFT                                       0x10
#define HWIO_W_TD_CFG_WORD2_1_MIN_LLR_THRESHOLD_BMSK                                            0x3fff
#define HWIO_W_TD_CFG_WORD2_1_MIN_LLR_THRESHOLD_SHFT                                               0x0

#define HWIO_W_TD_CFG_WORD3_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d30c)
#define HWIO_W_TD_CFG_WORD3_1_RMSK                                                          0xfff80078
#define HWIO_W_TD_CFG_WORD3_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD3_1_ADDR, HWIO_W_TD_CFG_WORD3_1_RMSK)
#define HWIO_W_TD_CFG_WORD3_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD3_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD3_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD3_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD3_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD3_1_ADDR,m,v,HWIO_W_TD_CFG_WORD3_1_IN)
#define HWIO_W_TD_CFG_WORD3_1_NUM_TD_MAP_BMSK                                               0xc0000000
#define HWIO_W_TD_CFG_WORD3_1_NUM_TD_MAP_SHFT                                                     0x1e
#define HWIO_W_TD_CFG_WORD3_1_NUM_ROW_INDEX_BMSK                                            0x30000000
#define HWIO_W_TD_CFG_WORD3_1_NUM_ROW_INDEX_SHFT                                                  0x1c
#define HWIO_W_TD_CFG_WORD3_1_NUM_COLUMN_BMSK                                                0xff00000
#define HWIO_W_TD_CFG_WORD3_1_NUM_COLUMN_SHFT                                                     0x14
#define HWIO_W_TD_CFG_WORD3_1_LAST_ROW_BIT_EXCH_BMSK                                           0x80000
#define HWIO_W_TD_CFG_WORD3_1_LAST_ROW_BIT_EXCH_SHFT                                              0x13
#define HWIO_W_TD_CFG_WORD3_1_MIN_ITERATION_NUM_BMSK                                              0x78
#define HWIO_W_TD_CFG_WORD3_1_MIN_ITERATION_NUM_SHFT                                               0x3

#define HWIO_W_TD_CFG_WORD4_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d310)
#define HWIO_W_TD_CFG_WORD4_1_RMSK                                                          0xffffffff
#define HWIO_W_TD_CFG_WORD4_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD4_1_ADDR, HWIO_W_TD_CFG_WORD4_1_RMSK)
#define HWIO_W_TD_CFG_WORD4_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD4_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD4_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD4_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD4_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD4_1_ADDR,m,v,HWIO_W_TD_CFG_WORD4_1_IN)
#define HWIO_W_TD_CFG_WORD4_1_LLR_SCALE_SEL_BMSK                                            0xf0000000
#define HWIO_W_TD_CFG_WORD4_1_LLR_SCALE_SEL_SHFT                                                  0x1c
#define HWIO_W_TD_CFG_WORD4_1_PRIME_NUM_BMSK                                                 0xff80000
#define HWIO_W_TD_CFG_WORD4_1_PRIME_NUM_SHFT                                                      0x13
#define HWIO_W_TD_CFG_WORD4_1_PRIME_NUM_INDEX_BMSK                                             0x7e000
#define HWIO_W_TD_CFG_WORD4_1_PRIME_NUM_INDEX_SHFT                                                 0xd
#define HWIO_W_TD_CFG_WORD4_1_LAST_ROW_BMSK                                                     0x1f00
#define HWIO_W_TD_CFG_WORD4_1_LAST_ROW_SHFT                                                        0x8
#define HWIO_W_TD_CFG_WORD4_1_LAST_COLUMN_BMSK                                                    0xff
#define HWIO_W_TD_CFG_WORD4_1_LAST_COLUMN_SHFT                                                     0x0

#define HWIO_W_TD_CFG_WORD5_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d314)
#define HWIO_W_TD_CFG_WORD5_1_RMSK                                                          0x7fff7fff
#define HWIO_W_TD_CFG_WORD5_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD5_1_ADDR, HWIO_W_TD_CFG_WORD5_1_RMSK)
#define HWIO_W_TD_CFG_WORD5_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD5_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD5_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD5_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD5_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD5_1_ADDR,m,v,HWIO_W_TD_CFG_WORD5_1_IN)
#define HWIO_W_TD_CFG_WORD5_1_FWD2_SEQ_ROW_BND_BMSK                                         0x7c000000
#define HWIO_W_TD_CFG_WORD5_1_FWD2_SEQ_ROW_BND_SHFT                                               0x1a
#define HWIO_W_TD_CFG_WORD5_1_FWD1_SEQ_ROW_BND_BMSK                                          0x3e00000
#define HWIO_W_TD_CFG_WORD5_1_FWD1_SEQ_ROW_BND_SHFT                                               0x15
#define HWIO_W_TD_CFG_WORD5_1_FWD0_SEQ_ROW_BND_BMSK                                           0x1f0000
#define HWIO_W_TD_CFG_WORD5_1_FWD0_SEQ_ROW_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD5_1_FWD2_ITV_ROW_BND_BMSK                                             0x7c00
#define HWIO_W_TD_CFG_WORD5_1_FWD2_ITV_ROW_BND_SHFT                                                0xa
#define HWIO_W_TD_CFG_WORD5_1_FWD1_ITV_ROW_BND_BMSK                                              0x3e0
#define HWIO_W_TD_CFG_WORD5_1_FWD1_ITV_ROW_BND_SHFT                                                0x5
#define HWIO_W_TD_CFG_WORD5_1_FWD0_ITV_ROW_BND_BMSK                                               0x1f
#define HWIO_W_TD_CFG_WORD5_1_FWD0_ITV_ROW_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD6_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d318)
#define HWIO_W_TD_CFG_WORD6_1_RMSK                                                            0xffffff
#define HWIO_W_TD_CFG_WORD6_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD6_1_ADDR, HWIO_W_TD_CFG_WORD6_1_RMSK)
#define HWIO_W_TD_CFG_WORD6_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD6_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD6_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD6_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD6_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD6_1_ADDR,m,v,HWIO_W_TD_CFG_WORD6_1_IN)
#define HWIO_W_TD_CFG_WORD6_1_FWD2_ITV_COL_BND_BMSK                                           0xff0000
#define HWIO_W_TD_CFG_WORD6_1_FWD2_ITV_COL_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD6_1_FWD1_ITV_COL_BND_BMSK                                             0xff00
#define HWIO_W_TD_CFG_WORD6_1_FWD1_ITV_COL_BND_SHFT                                                0x8
#define HWIO_W_TD_CFG_WORD6_1_FWD0_ITV_COL_BND_BMSK                                               0xff
#define HWIO_W_TD_CFG_WORD6_1_FWD0_ITV_COL_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD7_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d31c)
#define HWIO_W_TD_CFG_WORD7_1_RMSK                                                            0xffffff
#define HWIO_W_TD_CFG_WORD7_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD7_1_ADDR, HWIO_W_TD_CFG_WORD7_1_RMSK)
#define HWIO_W_TD_CFG_WORD7_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD7_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD7_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD7_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD7_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD7_1_ADDR,m,v,HWIO_W_TD_CFG_WORD7_1_IN)
#define HWIO_W_TD_CFG_WORD7_1_FWD2_SEQ_COL_BND_BMSK                                           0xff0000
#define HWIO_W_TD_CFG_WORD7_1_FWD2_SEQ_COL_BND_SHFT                                               0x10
#define HWIO_W_TD_CFG_WORD7_1_FWD1_SEQ_COL_BND_BMSK                                             0xff00
#define HWIO_W_TD_CFG_WORD7_1_FWD1_SEQ_COL_BND_SHFT                                                0x8
#define HWIO_W_TD_CFG_WORD7_1_FWD0_SEQ_COL_BND_BMSK                                               0xff
#define HWIO_W_TD_CFG_WORD7_1_FWD0_SEQ_COL_BND_SHFT                                                0x0

#define HWIO_W_TD_CFG_WORD8_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d320)
#define HWIO_W_TD_CFG_WORD8_1_RMSK                                                          0xffffffff
#define HWIO_W_TD_CFG_WORD8_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD8_1_ADDR, HWIO_W_TD_CFG_WORD8_1_RMSK)
#define HWIO_W_TD_CFG_WORD8_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD8_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD8_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD8_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD8_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD8_1_ADDR,m,v,HWIO_W_TD_CFG_WORD8_1_IN)
#define HWIO_W_TD_CFG_WORD8_1_DEC_OB_DATA_START_ADDR_BMSK                                   0xffff0000
#define HWIO_W_TD_CFG_WORD8_1_DEC_OB_DATA_START_ADDR_SHFT                                         0x10
#define HWIO_W_TD_CFG_WORD8_1_UE_ID_HS_BMSK                                                     0xffff
#define HWIO_W_TD_CFG_WORD8_1_UE_ID_HS_SHFT                                                        0x0

#define HWIO_W_TD_CFG_WORD9_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003d324)
#define HWIO_W_TD_CFG_WORD9_1_RMSK                                                              0x1fff
#define HWIO_W_TD_CFG_WORD9_1_IN          \
        in_dword_masked(HWIO_W_TD_CFG_WORD9_1_ADDR, HWIO_W_TD_CFG_WORD9_1_RMSK)
#define HWIO_W_TD_CFG_WORD9_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_CFG_WORD9_1_ADDR, m)
#define HWIO_W_TD_CFG_WORD9_1_OUT(v)      \
        out_dword(HWIO_W_TD_CFG_WORD9_1_ADDR,v)
#define HWIO_W_TD_CFG_WORD9_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_CFG_WORD9_1_ADDR,m,v,HWIO_W_TD_CFG_WORD9_1_IN)
#define HWIO_W_TD_CFG_WORD9_1_CB_SZ_BMSK                                                        0x1fff
#define HWIO_W_TD_CFG_WORD9_1_CB_SZ_SHFT                                                           0x0

#define HWIO_LTE_TRBLK_CFG_WORD0_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d400)
#define HWIO_LTE_TRBLK_CFG_WORD0_0_RMSK                                                       0xfc0000
#define HWIO_LTE_TRBLK_CFG_WORD0_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD0_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD0_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD0_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD0_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD0_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD0_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD0_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD0_0_OPCODE_BMSK                                                0xfc0000
#define HWIO_LTE_TRBLK_CFG_WORD0_0_OPCODE_SHFT                                                    0x12

#define HWIO_LTE_TRBLK_CFG_WORD1_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d404)
#define HWIO_LTE_TRBLK_CFG_WORD1_0_RMSK                                                     0xfefffdff
#define HWIO_LTE_TRBLK_CFG_WORD1_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD1_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD1_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD1_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD1_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD1_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD1_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD1_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD1_0_EVENT_IDX_BMSK                                           0x80000000
#define HWIO_LTE_TRBLK_CFG_WORD1_0_EVENT_IDX_SHFT                                                 0x1f
#define HWIO_LTE_TRBLK_CFG_WORD1_0_NUM_FILLER_BIT_BMSK                                      0x7e000000
#define HWIO_LTE_TRBLK_CFG_WORD1_0_NUM_FILLER_BIT_SHFT                                            0x19
#define HWIO_LTE_TRBLK_CFG_WORD1_0_SFN_INDEX_BMSK                                             0xffc000
#define HWIO_LTE_TRBLK_CFG_WORD1_0_SFN_INDEX_SHFT                                                  0xe
#define HWIO_LTE_TRBLK_CFG_WORD1_0_SUBFRAME_INDEX_BMSK                                          0x3c00
#define HWIO_LTE_TRBLK_CFG_WORD1_0_SUBFRAME_INDEX_SHFT                                             0xa
#define HWIO_LTE_TRBLK_CFG_WORD1_0_NUM_TD_MAP_BMSK                                               0x180
#define HWIO_LTE_TRBLK_CFG_WORD1_0_NUM_TD_MAP_SHFT                                                 0x7
#define HWIO_LTE_TRBLK_CFG_WORD1_0_TEST_TB_EN_BMSK                                                0x40
#define HWIO_LTE_TRBLK_CFG_WORD1_0_TEST_TB_EN_SHFT                                                 0x6
#define HWIO_LTE_TRBLK_CFG_WORD1_0_TEST_TB_SEQ_BMSK                                               0x30
#define HWIO_LTE_TRBLK_CFG_WORD1_0_TEST_TB_SEQ_SHFT                                                0x4
#define HWIO_LTE_TRBLK_CFG_WORD1_0_LLR_SCALE_SEL_BMSK                                              0xf
#define HWIO_LTE_TRBLK_CFG_WORD1_0_LLR_SCALE_SEL_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD2_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d408)
#define HWIO_LTE_TRBLK_CFG_WORD2_0_RMSK                                                     0xfc03ffff
#define HWIO_LTE_TRBLK_CFG_WORD2_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD2_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD2_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD2_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD2_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD2_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD2_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD2_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD2_0_CRC_WIDTH_SEL_BMSK                                       0xc0000000
#define HWIO_LTE_TRBLK_CFG_WORD2_0_CRC_WIDTH_SEL_SHFT                                             0x1e
#define HWIO_LTE_TRBLK_CFG_WORD2_0_MIN_ITERATION_NUM_BMSK                                   0x3c000000
#define HWIO_LTE_TRBLK_CFG_WORD2_0_MIN_ITERATION_NUM_SHFT                                         0x1a
#define HWIO_LTE_TRBLK_CFG_WORD2_0_TR_BLK_SZ_BMSK                                              0x3ffff
#define HWIO_LTE_TRBLK_CFG_WORD2_0_TR_BLK_SZ_SHFT                                                  0x0

#define HWIO_LTE_TRBLK_CFG_WORD3_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d40c)
#define HWIO_LTE_TRBLK_CFG_WORD3_0_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD3_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD3_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD3_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD3_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD3_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD3_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD3_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD3_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD3_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD3_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD3_0_SW_CFG_DATA_0_BMSK                                       0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD3_0_SW_CFG_DATA_0_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD4_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d410)
#define HWIO_LTE_TRBLK_CFG_WORD4_0_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD4_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD4_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD4_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD4_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD4_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD4_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD4_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD4_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD4_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD4_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD4_0_SW_CFG_DATA_1_BMSK                                       0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD4_0_SW_CFG_DATA_1_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD5_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d414)
#define HWIO_LTE_TRBLK_CFG_WORD5_0_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD5_0_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD5_0_ADDR, HWIO_LTE_TRBLK_CFG_WORD5_0_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD5_0_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD5_0_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD5_0_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD5_0_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD5_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD5_0_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD5_0_IN)
#define HWIO_LTE_TRBLK_CFG_WORD5_0_DECOB_HEADER_DEST_ADDR_BMSK                              0xffff0000
#define HWIO_LTE_TRBLK_CFG_WORD5_0_DECOB_HEADER_DEST_ADDR_SHFT                                    0x10
#define HWIO_LTE_TRBLK_CFG_WORD5_0_DECOB_DATA_DEST_ADDR_BMSK                                    0xffff
#define HWIO_LTE_TRBLK_CFG_WORD5_0_DECOB_DATA_DEST_ADDR_SHFT                                       0x0

#define HWIO_LTE_TRBLK_CFG_WORD0_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d500)
#define HWIO_LTE_TRBLK_CFG_WORD0_1_RMSK                                                       0xfc0000
#define HWIO_LTE_TRBLK_CFG_WORD0_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD0_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD0_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD0_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD0_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD0_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD0_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD0_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD0_1_OPCODE_BMSK                                                0xfc0000
#define HWIO_LTE_TRBLK_CFG_WORD0_1_OPCODE_SHFT                                                    0x12

#define HWIO_LTE_TRBLK_CFG_WORD1_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d504)
#define HWIO_LTE_TRBLK_CFG_WORD1_1_RMSK                                                     0xfefffdff
#define HWIO_LTE_TRBLK_CFG_WORD1_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD1_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD1_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD1_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD1_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD1_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD1_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD1_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD1_1_EVENT_IDX_BMSK                                           0x80000000
#define HWIO_LTE_TRBLK_CFG_WORD1_1_EVENT_IDX_SHFT                                                 0x1f
#define HWIO_LTE_TRBLK_CFG_WORD1_1_NUM_FILLER_BIT_BMSK                                      0x7e000000
#define HWIO_LTE_TRBLK_CFG_WORD1_1_NUM_FILLER_BIT_SHFT                                            0x19
#define HWIO_LTE_TRBLK_CFG_WORD1_1_SFN_INDEX_BMSK                                             0xffc000
#define HWIO_LTE_TRBLK_CFG_WORD1_1_SFN_INDEX_SHFT                                                  0xe
#define HWIO_LTE_TRBLK_CFG_WORD1_1_SUBFRAME_INDEX_BMSK                                          0x3c00
#define HWIO_LTE_TRBLK_CFG_WORD1_1_SUBFRAME_INDEX_SHFT                                             0xa
#define HWIO_LTE_TRBLK_CFG_WORD1_1_NUM_TD_MAP_BMSK                                               0x180
#define HWIO_LTE_TRBLK_CFG_WORD1_1_NUM_TD_MAP_SHFT                                                 0x7
#define HWIO_LTE_TRBLK_CFG_WORD1_1_TEST_TB_EN_BMSK                                                0x40
#define HWIO_LTE_TRBLK_CFG_WORD1_1_TEST_TB_EN_SHFT                                                 0x6
#define HWIO_LTE_TRBLK_CFG_WORD1_1_TEST_TB_SEQ_BMSK                                               0x30
#define HWIO_LTE_TRBLK_CFG_WORD1_1_TEST_TB_SEQ_SHFT                                                0x4
#define HWIO_LTE_TRBLK_CFG_WORD1_1_LLR_SCALE_SEL_BMSK                                              0xf
#define HWIO_LTE_TRBLK_CFG_WORD1_1_LLR_SCALE_SEL_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD2_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d508)
#define HWIO_LTE_TRBLK_CFG_WORD2_1_RMSK                                                     0xfc03ffff
#define HWIO_LTE_TRBLK_CFG_WORD2_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD2_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD2_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD2_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD2_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD2_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD2_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD2_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD2_1_CRC_WIDTH_SEL_BMSK                                       0xc0000000
#define HWIO_LTE_TRBLK_CFG_WORD2_1_CRC_WIDTH_SEL_SHFT                                             0x1e
#define HWIO_LTE_TRBLK_CFG_WORD2_1_MIN_ITERATION_NUM_BMSK                                   0x3c000000
#define HWIO_LTE_TRBLK_CFG_WORD2_1_MIN_ITERATION_NUM_SHFT                                         0x1a
#define HWIO_LTE_TRBLK_CFG_WORD2_1_TR_BLK_SZ_BMSK                                              0x3ffff
#define HWIO_LTE_TRBLK_CFG_WORD2_1_TR_BLK_SZ_SHFT                                                  0x0

#define HWIO_LTE_TRBLK_CFG_WORD3_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d50c)
#define HWIO_LTE_TRBLK_CFG_WORD3_1_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD3_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD3_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD3_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD3_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD3_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD3_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD3_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD3_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD3_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD3_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD3_1_SW_CFG_DATA_0_BMSK                                       0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD3_1_SW_CFG_DATA_0_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD4_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d510)
#define HWIO_LTE_TRBLK_CFG_WORD4_1_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD4_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD4_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD4_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD4_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD4_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD4_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD4_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD4_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD4_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD4_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD4_1_SW_CFG_DATA_1_BMSK                                       0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD4_1_SW_CFG_DATA_1_SHFT                                              0x0

#define HWIO_LTE_TRBLK_CFG_WORD5_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003d514)
#define HWIO_LTE_TRBLK_CFG_WORD5_1_RMSK                                                     0xffffffff
#define HWIO_LTE_TRBLK_CFG_WORD5_1_IN          \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD5_1_ADDR, HWIO_LTE_TRBLK_CFG_WORD5_1_RMSK)
#define HWIO_LTE_TRBLK_CFG_WORD5_1_INM(m)      \
        in_dword_masked(HWIO_LTE_TRBLK_CFG_WORD5_1_ADDR, m)
#define HWIO_LTE_TRBLK_CFG_WORD5_1_OUT(v)      \
        out_dword(HWIO_LTE_TRBLK_CFG_WORD5_1_ADDR,v)
#define HWIO_LTE_TRBLK_CFG_WORD5_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_TRBLK_CFG_WORD5_1_ADDR,m,v,HWIO_LTE_TRBLK_CFG_WORD5_1_IN)
#define HWIO_LTE_TRBLK_CFG_WORD5_1_DECOB_HEADER_DEST_ADDR_BMSK                              0xffff0000
#define HWIO_LTE_TRBLK_CFG_WORD5_1_DECOB_HEADER_DEST_ADDR_SHFT                                    0x10
#define HWIO_LTE_TRBLK_CFG_WORD5_1_DECOB_DATA_DEST_ADDR_BMSK                                    0xffff
#define HWIO_LTE_TRBLK_CFG_WORD5_1_DECOB_DATA_DEST_ADDR_SHFT                                       0x0

#define HWIO_GERAN_TD_CFG_WORD0_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d600)
#define HWIO_GERAN_TD_CFG_WORD0_0_RMSK                                                        0xfc0f83
#define HWIO_GERAN_TD_CFG_WORD0_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD0_0_ADDR, HWIO_GERAN_TD_CFG_WORD0_0_RMSK)
#define HWIO_GERAN_TD_CFG_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD0_0_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD0_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD0_0_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD0_0_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD0_0_IN)
#define HWIO_GERAN_TD_CFG_WORD0_0_OPCODE_BMSK                                                 0xfc0000
#define HWIO_GERAN_TD_CFG_WORD0_0_OPCODE_SHFT                                                     0x12
#define HWIO_GERAN_TD_CFG_WORD0_0_TD_DEC_BIAS_BMSK                                               0x800
#define HWIO_GERAN_TD_CFG_WORD0_0_TD_DEC_BIAS_SHFT                                                 0xb
#define HWIO_GERAN_TD_CFG_WORD0_0_LLR_SCALE_SEL_BMSK                                             0x780
#define HWIO_GERAN_TD_CFG_WORD0_0_LLR_SCALE_SEL_SHFT                                               0x7
#define HWIO_GERAN_TD_CFG_WORD0_0_NUM_TD_MAP_BMSK                                                  0x3
#define HWIO_GERAN_TD_CFG_WORD0_0_NUM_TD_MAP_SHFT                                                  0x0

#define HWIO_GERAN_TD_CFG_WORD1_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d604)
#define HWIO_GERAN_TD_CFG_WORD1_0_RMSK                                                      0x40000078
#define HWIO_GERAN_TD_CFG_WORD1_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD1_0_ADDR, HWIO_GERAN_TD_CFG_WORD1_0_RMSK)
#define HWIO_GERAN_TD_CFG_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD1_0_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD1_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD1_0_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD1_0_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD1_0_IN)
#define HWIO_GERAN_TD_CFG_WORD1_0_EARLY_TERM_EN_BMSK                                        0x40000000
#define HWIO_GERAN_TD_CFG_WORD1_0_EARLY_TERM_EN_SHFT                                              0x1e
#define HWIO_GERAN_TD_CFG_WORD1_0_MIN_ITERATION_NUM_BMSK                                          0x78
#define HWIO_GERAN_TD_CFG_WORD1_0_MIN_ITERATION_NUM_SHFT                                           0x3

#define HWIO_GERAN_TD_CFG_WORD2_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d608)
#define HWIO_GERAN_TD_CFG_WORD2_0_RMSK                                                      0x7fff3fff
#define HWIO_GERAN_TD_CFG_WORD2_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD2_0_ADDR, HWIO_GERAN_TD_CFG_WORD2_0_RMSK)
#define HWIO_GERAN_TD_CFG_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD2_0_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD2_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD2_0_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD2_0_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD2_0_IN)
#define HWIO_GERAN_TD_CFG_WORD2_0_HITRX2_MIN_LLR_THRESHOLD_BMSK                             0x7fff0000
#define HWIO_GERAN_TD_CFG_WORD2_0_HITRX2_MIN_LLR_THRESHOLD_SHFT                                   0x10
#define HWIO_GERAN_TD_CFG_WORD2_0_MIN_LLR_THRESHOLD_BMSK                                        0x3fff
#define HWIO_GERAN_TD_CFG_WORD2_0_MIN_LLR_THRESHOLD_SHFT                                           0x0

#define HWIO_GERAN_TD_CFG_WORD3_0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d60c)
#define HWIO_GERAN_TD_CFG_WORD3_0_RMSK                                                          0xffff
#define HWIO_GERAN_TD_CFG_WORD3_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD3_0_ADDR, HWIO_GERAN_TD_CFG_WORD3_0_RMSK)
#define HWIO_GERAN_TD_CFG_WORD3_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD3_0_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD3_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD3_0_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD3_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD3_0_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD3_0_IN)
#define HWIO_GERAN_TD_CFG_WORD3_0_DECOB_DATA_DEST_ADDR_BMSK                                     0xffff
#define HWIO_GERAN_TD_CFG_WORD3_0_DECOB_DATA_DEST_ADDR_SHFT                                        0x0

#define HWIO_GERAN_TD_CFG_WORD0_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d700)
#define HWIO_GERAN_TD_CFG_WORD0_1_RMSK                                                        0xfc0f83
#define HWIO_GERAN_TD_CFG_WORD0_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD0_1_ADDR, HWIO_GERAN_TD_CFG_WORD0_1_RMSK)
#define HWIO_GERAN_TD_CFG_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD0_1_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD0_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD0_1_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD0_1_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD0_1_IN)
#define HWIO_GERAN_TD_CFG_WORD0_1_OPCODE_BMSK                                                 0xfc0000
#define HWIO_GERAN_TD_CFG_WORD0_1_OPCODE_SHFT                                                     0x12
#define HWIO_GERAN_TD_CFG_WORD0_1_TD_DEC_BIAS_BMSK                                               0x800
#define HWIO_GERAN_TD_CFG_WORD0_1_TD_DEC_BIAS_SHFT                                                 0xb
#define HWIO_GERAN_TD_CFG_WORD0_1_LLR_SCALE_SEL_BMSK                                             0x780
#define HWIO_GERAN_TD_CFG_WORD0_1_LLR_SCALE_SEL_SHFT                                               0x7
#define HWIO_GERAN_TD_CFG_WORD0_1_NUM_TD_MAP_BMSK                                                  0x3
#define HWIO_GERAN_TD_CFG_WORD0_1_NUM_TD_MAP_SHFT                                                  0x0

#define HWIO_GERAN_TD_CFG_WORD1_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d704)
#define HWIO_GERAN_TD_CFG_WORD1_1_RMSK                                                      0x40000078
#define HWIO_GERAN_TD_CFG_WORD1_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD1_1_ADDR, HWIO_GERAN_TD_CFG_WORD1_1_RMSK)
#define HWIO_GERAN_TD_CFG_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD1_1_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD1_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD1_1_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD1_1_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD1_1_IN)
#define HWIO_GERAN_TD_CFG_WORD1_1_EARLY_TERM_EN_BMSK                                        0x40000000
#define HWIO_GERAN_TD_CFG_WORD1_1_EARLY_TERM_EN_SHFT                                              0x1e
#define HWIO_GERAN_TD_CFG_WORD1_1_MIN_ITERATION_NUM_BMSK                                          0x78
#define HWIO_GERAN_TD_CFG_WORD1_1_MIN_ITERATION_NUM_SHFT                                           0x3

#define HWIO_GERAN_TD_CFG_WORD2_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d708)
#define HWIO_GERAN_TD_CFG_WORD2_1_RMSK                                                      0x7fff3fff
#define HWIO_GERAN_TD_CFG_WORD2_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD2_1_ADDR, HWIO_GERAN_TD_CFG_WORD2_1_RMSK)
#define HWIO_GERAN_TD_CFG_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD2_1_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD2_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD2_1_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD2_1_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD2_1_IN)
#define HWIO_GERAN_TD_CFG_WORD2_1_HITRX2_MIN_LLR_THRESHOLD_BMSK                             0x7fff0000
#define HWIO_GERAN_TD_CFG_WORD2_1_HITRX2_MIN_LLR_THRESHOLD_SHFT                                   0x10
#define HWIO_GERAN_TD_CFG_WORD2_1_MIN_LLR_THRESHOLD_BMSK                                        0x3fff
#define HWIO_GERAN_TD_CFG_WORD2_1_MIN_LLR_THRESHOLD_SHFT                                           0x0

#define HWIO_GERAN_TD_CFG_WORD3_1_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003d70c)
#define HWIO_GERAN_TD_CFG_WORD3_1_RMSK                                                          0xffff
#define HWIO_GERAN_TD_CFG_WORD3_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD3_1_ADDR, HWIO_GERAN_TD_CFG_WORD3_1_RMSK)
#define HWIO_GERAN_TD_CFG_WORD3_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_CFG_WORD3_1_ADDR, m)
#define HWIO_GERAN_TD_CFG_WORD3_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_CFG_WORD3_1_ADDR,v)
#define HWIO_GERAN_TD_CFG_WORD3_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_CFG_WORD3_1_ADDR,m,v,HWIO_GERAN_TD_CFG_WORD3_1_IN)
#define HWIO_GERAN_TD_CFG_WORD3_1_DECOB_DATA_DEST_ADDR_BMSK                                     0xffff
#define HWIO_GERAN_TD_CFG_WORD3_1_DECOB_DATA_DEST_ADDR_SHFT                                        0x0

#define HWIO_HDR_TD_CFG_WORD0_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d800)
#define HWIO_HDR_TD_CFG_WORD0_0_RMSK                                                          0xfc0e1f
#define HWIO_HDR_TD_CFG_WORD0_0_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD0_0_ADDR, HWIO_HDR_TD_CFG_WORD0_0_RMSK)
#define HWIO_HDR_TD_CFG_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD0_0_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD0_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD0_0_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD0_0_ADDR,m,v,HWIO_HDR_TD_CFG_WORD0_0_IN)
#define HWIO_HDR_TD_CFG_WORD0_0_OPCODE_BMSK                                                   0xfc0000
#define HWIO_HDR_TD_CFG_WORD0_0_OPCODE_SHFT                                                       0x12
#define HWIO_HDR_TD_CFG_WORD0_0_EVENT_IDX_BMSK                                                   0x800
#define HWIO_HDR_TD_CFG_WORD0_0_EVENT_IDX_SHFT                                                     0xb
#define HWIO_HDR_TD_CFG_WORD0_0_CRC_WIDTH_SEL_BMSK                                               0x600
#define HWIO_HDR_TD_CFG_WORD0_0_CRC_WIDTH_SEL_SHFT                                                 0x9
#define HWIO_HDR_TD_CFG_WORD0_0_EARLY_TERM_EN_BMSK                                                0x10
#define HWIO_HDR_TD_CFG_WORD0_0_EARLY_TERM_EN_SHFT                                                 0x4
#define HWIO_HDR_TD_CFG_WORD0_0_LLR_SCALE_SEL_BMSK                                                 0xf
#define HWIO_HDR_TD_CFG_WORD0_0_LLR_SCALE_SEL_SHFT                                                 0x0

#define HWIO_HDR_TD_CFG_WORD1_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d804)
#define HWIO_HDR_TD_CFG_WORD1_0_RMSK                                                        0xfffffffb
#define HWIO_HDR_TD_CFG_WORD1_0_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD1_0_ADDR, HWIO_HDR_TD_CFG_WORD1_0_RMSK)
#define HWIO_HDR_TD_CFG_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD1_0_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD1_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD1_0_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD1_0_ADDR,m,v,HWIO_HDR_TD_CFG_WORD1_0_IN)
#define HWIO_HDR_TD_CFG_WORD1_0_MAX_ITER_BMSK                                               0xf0000000
#define HWIO_HDR_TD_CFG_WORD1_0_MAX_ITER_SHFT                                                     0x1c
#define HWIO_HDR_TD_CFG_WORD1_0_MIN_ITER_BMSK                                                0xf000000
#define HWIO_HDR_TD_CFG_WORD1_0_MIN_ITER_SHFT                                                     0x18
#define HWIO_HDR_TD_CFG_WORD1_0_MIN_LLR_BMSK                                                  0xfffc00
#define HWIO_HDR_TD_CFG_WORD1_0_MIN_LLR_SHFT                                                       0xa
#define HWIO_HDR_TD_CFG_WORD1_0_DEC_BIAS_BMSK                                                    0x200
#define HWIO_HDR_TD_CFG_WORD1_0_DEC_BIAS_SHFT                                                      0x9
#define HWIO_HDR_TD_CFG_WORD1_0_NUM_TD_MAP_BMSK                                                  0x180
#define HWIO_HDR_TD_CFG_WORD1_0_NUM_TD_MAP_SHFT                                                    0x7
#define HWIO_HDR_TD_CFG_WORD1_0_CONSEC_CRC_M1_BMSK                                                0x78
#define HWIO_HDR_TD_CFG_WORD1_0_CONSEC_CRC_M1_SHFT                                                 0x3
#define HWIO_HDR_TD_CFG_WORD1_0_CODE_RATE_BMSK                                                     0x3
#define HWIO_HDR_TD_CFG_WORD1_0_CODE_RATE_SHFT                                                     0x0

#define HWIO_HDR_TD_CFG_WORD2_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d808)
#define HWIO_HDR_TD_CFG_WORD2_0_RMSK                                                        0xffffffff
#define HWIO_HDR_TD_CFG_WORD2_0_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD2_0_ADDR, HWIO_HDR_TD_CFG_WORD2_0_RMSK)
#define HWIO_HDR_TD_CFG_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD2_0_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD2_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD2_0_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD2_0_ADDR,m,v,HWIO_HDR_TD_CFG_WORD2_0_IN)
#define HWIO_HDR_TD_CFG_WORD2_0_WR_PTR_HD_BMSK                                              0xffff0000
#define HWIO_HDR_TD_CFG_WORD2_0_WR_PTR_HD_SHFT                                                    0x10
#define HWIO_HDR_TD_CFG_WORD2_0_WR_PTR_DATA_BMSK                                                0xffff
#define HWIO_HDR_TD_CFG_WORD2_0_WR_PTR_DATA_SHFT                                                   0x0

#define HWIO_HDR_TD_CFG_WORD0_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d900)
#define HWIO_HDR_TD_CFG_WORD0_1_RMSK                                                          0xfc0e1f
#define HWIO_HDR_TD_CFG_WORD0_1_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD0_1_ADDR, HWIO_HDR_TD_CFG_WORD0_1_RMSK)
#define HWIO_HDR_TD_CFG_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD0_1_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD0_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD0_1_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD0_1_ADDR,m,v,HWIO_HDR_TD_CFG_WORD0_1_IN)
#define HWIO_HDR_TD_CFG_WORD0_1_OPCODE_BMSK                                                   0xfc0000
#define HWIO_HDR_TD_CFG_WORD0_1_OPCODE_SHFT                                                       0x12
#define HWIO_HDR_TD_CFG_WORD0_1_EVENT_IDX_BMSK                                                   0x800
#define HWIO_HDR_TD_CFG_WORD0_1_EVENT_IDX_SHFT                                                     0xb
#define HWIO_HDR_TD_CFG_WORD0_1_CRC_WIDTH_SEL_BMSK                                               0x600
#define HWIO_HDR_TD_CFG_WORD0_1_CRC_WIDTH_SEL_SHFT                                                 0x9
#define HWIO_HDR_TD_CFG_WORD0_1_EARLY_TERM_EN_BMSK                                                0x10
#define HWIO_HDR_TD_CFG_WORD0_1_EARLY_TERM_EN_SHFT                                                 0x4
#define HWIO_HDR_TD_CFG_WORD0_1_LLR_SCALE_SEL_BMSK                                                 0xf
#define HWIO_HDR_TD_CFG_WORD0_1_LLR_SCALE_SEL_SHFT                                                 0x0

#define HWIO_HDR_TD_CFG_WORD1_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d904)
#define HWIO_HDR_TD_CFG_WORD1_1_RMSK                                                        0xfffffffb
#define HWIO_HDR_TD_CFG_WORD1_1_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD1_1_ADDR, HWIO_HDR_TD_CFG_WORD1_1_RMSK)
#define HWIO_HDR_TD_CFG_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD1_1_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD1_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD1_1_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD1_1_ADDR,m,v,HWIO_HDR_TD_CFG_WORD1_1_IN)
#define HWIO_HDR_TD_CFG_WORD1_1_MAX_ITER_BMSK                                               0xf0000000
#define HWIO_HDR_TD_CFG_WORD1_1_MAX_ITER_SHFT                                                     0x1c
#define HWIO_HDR_TD_CFG_WORD1_1_MIN_ITER_BMSK                                                0xf000000
#define HWIO_HDR_TD_CFG_WORD1_1_MIN_ITER_SHFT                                                     0x18
#define HWIO_HDR_TD_CFG_WORD1_1_MIN_LLR_BMSK                                                  0xfffc00
#define HWIO_HDR_TD_CFG_WORD1_1_MIN_LLR_SHFT                                                       0xa
#define HWIO_HDR_TD_CFG_WORD1_1_DEC_BIAS_BMSK                                                    0x200
#define HWIO_HDR_TD_CFG_WORD1_1_DEC_BIAS_SHFT                                                      0x9
#define HWIO_HDR_TD_CFG_WORD1_1_NUM_TD_MAP_BMSK                                                  0x180
#define HWIO_HDR_TD_CFG_WORD1_1_NUM_TD_MAP_SHFT                                                    0x7
#define HWIO_HDR_TD_CFG_WORD1_1_CONSEC_CRC_M1_BMSK                                                0x78
#define HWIO_HDR_TD_CFG_WORD1_1_CONSEC_CRC_M1_SHFT                                                 0x3
#define HWIO_HDR_TD_CFG_WORD1_1_CODE_RATE_BMSK                                                     0x3
#define HWIO_HDR_TD_CFG_WORD1_1_CODE_RATE_SHFT                                                     0x0

#define HWIO_HDR_TD_CFG_WORD2_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003d908)
#define HWIO_HDR_TD_CFG_WORD2_1_RMSK                                                        0xffffffff
#define HWIO_HDR_TD_CFG_WORD2_1_IN          \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD2_1_ADDR, HWIO_HDR_TD_CFG_WORD2_1_RMSK)
#define HWIO_HDR_TD_CFG_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_CFG_WORD2_1_ADDR, m)
#define HWIO_HDR_TD_CFG_WORD2_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_CFG_WORD2_1_ADDR,v)
#define HWIO_HDR_TD_CFG_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_CFG_WORD2_1_ADDR,m,v,HWIO_HDR_TD_CFG_WORD2_1_IN)
#define HWIO_HDR_TD_CFG_WORD2_1_WR_PTR_HD_BMSK                                              0xffff0000
#define HWIO_HDR_TD_CFG_WORD2_1_WR_PTR_HD_SHFT                                                    0x10
#define HWIO_HDR_TD_CFG_WORD2_1_WR_PTR_DATA_BMSK                                                0xffff
#define HWIO_HDR_TD_CFG_WORD2_1_WR_PTR_DATA_SHFT                                                   0x0

#define HWIO_TD_STATUS_WORD0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003e000)
#define HWIO_TD_STATUS_WORD0_RMSK                                                           0xe0000000
#define HWIO_TD_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_TD_STATUS_WORD0_ADDR, HWIO_TD_STATUS_WORD0_RMSK)
#define HWIO_TD_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_TD_STATUS_WORD0_ADDR, m)
#define HWIO_TD_STATUS_WORD0_PE_READY_BMSK                                                  0x80000000
#define HWIO_TD_STATUS_WORD0_PE_READY_SHFT                                                        0x1f
#define HWIO_TD_STATUS_WORD0_CMD_ACK_BMSK                                                   0x40000000
#define HWIO_TD_STATUS_WORD0_CMD_ACK_SHFT                                                         0x1e
#define HWIO_TD_STATUS_WORD0_CMD_ERROR_BMSK                                                 0x20000000
#define HWIO_TD_STATUS_WORD0_CMD_ERROR_SHFT                                                       0x1d

#define HWIO_W_TD_WORD0_0_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003e100)
#define HWIO_W_TD_WORD0_0_RMSK                                                                0xfc1f07
#define HWIO_W_TD_WORD0_0_IN          \
        in_dword_masked(HWIO_W_TD_WORD0_0_ADDR, HWIO_W_TD_WORD0_0_RMSK)
#define HWIO_W_TD_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_W_TD_WORD0_0_ADDR, m)
#define HWIO_W_TD_WORD0_0_OUT(v)      \
        out_dword(HWIO_W_TD_WORD0_0_ADDR,v)
#define HWIO_W_TD_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_WORD0_0_ADDR,m,v,HWIO_W_TD_WORD0_0_IN)
#define HWIO_W_TD_WORD0_0_OPCODE_BMSK                                                         0xfc0000
#define HWIO_W_TD_WORD0_0_OPCODE_SHFT                                                             0x12
#define HWIO_W_TD_WORD0_0_MAX_ITERATION_NUM_BMSK                                                0x1e00
#define HWIO_W_TD_WORD0_0_MAX_ITERATION_NUM_SHFT                                                   0x9
#define HWIO_W_TD_WORD0_0_CFG_IDX_BMSK                                                           0x100
#define HWIO_W_TD_WORD0_0_CFG_IDX_SHFT                                                             0x8
#define HWIO_W_TD_WORD0_0_TDECIB_IDX_BMSK                                                          0x4
#define HWIO_W_TD_WORD0_0_TDECIB_IDX_SHFT                                                          0x2
#define HWIO_W_TD_WORD0_0_FIRST_CB_BMSK                                                            0x2
#define HWIO_W_TD_WORD0_0_FIRST_CB_SHFT                                                            0x1
#define HWIO_W_TD_WORD0_0_LAST_CB_BMSK                                                             0x1
#define HWIO_W_TD_WORD0_0_LAST_CB_SHFT                                                             0x0

#define HWIO_W_TD_WORD0_1_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003e200)
#define HWIO_W_TD_WORD0_1_RMSK                                                                0xfc1f07
#define HWIO_W_TD_WORD0_1_IN          \
        in_dword_masked(HWIO_W_TD_WORD0_1_ADDR, HWIO_W_TD_WORD0_1_RMSK)
#define HWIO_W_TD_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_W_TD_WORD0_1_ADDR, m)
#define HWIO_W_TD_WORD0_1_OUT(v)      \
        out_dword(HWIO_W_TD_WORD0_1_ADDR,v)
#define HWIO_W_TD_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_W_TD_WORD0_1_ADDR,m,v,HWIO_W_TD_WORD0_1_IN)
#define HWIO_W_TD_WORD0_1_OPCODE_BMSK                                                         0xfc0000
#define HWIO_W_TD_WORD0_1_OPCODE_SHFT                                                             0x12
#define HWIO_W_TD_WORD0_1_MAX_ITERATION_NUM_BMSK                                                0x1e00
#define HWIO_W_TD_WORD0_1_MAX_ITERATION_NUM_SHFT                                                   0x9
#define HWIO_W_TD_WORD0_1_CFG_IDX_BMSK                                                           0x100
#define HWIO_W_TD_WORD0_1_CFG_IDX_SHFT                                                             0x8
#define HWIO_W_TD_WORD0_1_TDECIB_IDX_BMSK                                                          0x4
#define HWIO_W_TD_WORD0_1_TDECIB_IDX_SHFT                                                          0x2
#define HWIO_W_TD_WORD0_1_FIRST_CB_BMSK                                                            0x2
#define HWIO_W_TD_WORD0_1_FIRST_CB_SHFT                                                            0x1
#define HWIO_W_TD_WORD0_1_LAST_CB_BMSK                                                             0x1
#define HWIO_W_TD_WORD0_1_LAST_CB_SHFT                                                             0x0

#define HWIO_LTE_PDSCH_WORD0_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e300)
#define HWIO_LTE_PDSCH_WORD0_0_RMSK                                                           0xfc000f
#define HWIO_LTE_PDSCH_WORD0_0_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD0_0_ADDR, HWIO_LTE_PDSCH_WORD0_0_RMSK)
#define HWIO_LTE_PDSCH_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD0_0_ADDR, m)
#define HWIO_LTE_PDSCH_WORD0_0_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD0_0_ADDR,v)
#define HWIO_LTE_PDSCH_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD0_0_ADDR,m,v,HWIO_LTE_PDSCH_WORD0_0_IN)
#define HWIO_LTE_PDSCH_WORD0_0_OPCODE_BMSK                                                    0xfc0000
#define HWIO_LTE_PDSCH_WORD0_0_OPCODE_SHFT                                                        0x12
#define HWIO_LTE_PDSCH_WORD0_0_CBLK_IDX_BMSK                                                       0xf
#define HWIO_LTE_PDSCH_WORD0_0_CBLK_IDX_SHFT                                                       0x0

#define HWIO_LTE_PDSCH_WORD1_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e304)
#define HWIO_LTE_PDSCH_WORD1_0_RMSK                                                         0xffffffff
#define HWIO_LTE_PDSCH_WORD1_0_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD1_0_ADDR, HWIO_LTE_PDSCH_WORD1_0_RMSK)
#define HWIO_LTE_PDSCH_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD1_0_ADDR, m)
#define HWIO_LTE_PDSCH_WORD1_0_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD1_0_ADDR,v)
#define HWIO_LTE_PDSCH_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD1_0_ADDR,m,v,HWIO_LTE_PDSCH_WORD1_0_IN)
#define HWIO_LTE_PDSCH_WORD1_0_TDECIB_IDX_BMSK                                              0x80000000
#define HWIO_LTE_PDSCH_WORD1_0_TDECIB_IDX_SHFT                                                    0x1f
#define HWIO_LTE_PDSCH_WORD1_0_CFG_IDX_BMSK                                                 0x40000000
#define HWIO_LTE_PDSCH_WORD1_0_CFG_IDX_SHFT                                                       0x1e
#define HWIO_LTE_PDSCH_WORD1_0_CBLK_F1_BMSK                                                 0x3fff0000
#define HWIO_LTE_PDSCH_WORD1_0_CBLK_F1_SHFT                                                       0x10
#define HWIO_LTE_PDSCH_WORD1_0_CB_BYPASS_BMSK                                                   0x8000
#define HWIO_LTE_PDSCH_WORD1_0_CB_BYPASS_SHFT                                                      0xf
#define HWIO_LTE_PDSCH_WORD1_0_LAST_CBLK_BMSK                                                   0x4000
#define HWIO_LTE_PDSCH_WORD1_0_LAST_CBLK_SHFT                                                      0xe
#define HWIO_LTE_PDSCH_WORD1_0_FIRST_CBLK_BMSK                                                  0x2000
#define HWIO_LTE_PDSCH_WORD1_0_FIRST_CBLK_SHFT                                                     0xd
#define HWIO_LTE_PDSCH_WORD1_0_CBLK_SZ_BMSK                                                     0x1fff
#define HWIO_LTE_PDSCH_WORD1_0_CBLK_SZ_SHFT                                                        0x0

#define HWIO_LTE_PDSCH_WORD2_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e308)
#define HWIO_LTE_PDSCH_WORD2_0_RMSK                                                            0x3ffff
#define HWIO_LTE_PDSCH_WORD2_0_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD2_0_ADDR, HWIO_LTE_PDSCH_WORD2_0_RMSK)
#define HWIO_LTE_PDSCH_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD2_0_ADDR, m)
#define HWIO_LTE_PDSCH_WORD2_0_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD2_0_ADDR,v)
#define HWIO_LTE_PDSCH_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD2_0_ADDR,m,v,HWIO_LTE_PDSCH_WORD2_0_IN)
#define HWIO_LTE_PDSCH_WORD2_0_MAX_ITERATION_NUM_BMSK                                          0x3c000
#define HWIO_LTE_PDSCH_WORD2_0_MAX_ITERATION_NUM_SHFT                                              0xe
#define HWIO_LTE_PDSCH_WORD2_0_CBLK_F2_BMSK                                                     0x3fff
#define HWIO_LTE_PDSCH_WORD2_0_CBLK_F2_SHFT                                                        0x0

#define HWIO_LTE_PDSCH_WORD0_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e400)
#define HWIO_LTE_PDSCH_WORD0_1_RMSK                                                           0xfc000f
#define HWIO_LTE_PDSCH_WORD0_1_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD0_1_ADDR, HWIO_LTE_PDSCH_WORD0_1_RMSK)
#define HWIO_LTE_PDSCH_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD0_1_ADDR, m)
#define HWIO_LTE_PDSCH_WORD0_1_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD0_1_ADDR,v)
#define HWIO_LTE_PDSCH_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD0_1_ADDR,m,v,HWIO_LTE_PDSCH_WORD0_1_IN)
#define HWIO_LTE_PDSCH_WORD0_1_OPCODE_BMSK                                                    0xfc0000
#define HWIO_LTE_PDSCH_WORD0_1_OPCODE_SHFT                                                        0x12
#define HWIO_LTE_PDSCH_WORD0_1_CBLK_IDX_BMSK                                                       0xf
#define HWIO_LTE_PDSCH_WORD0_1_CBLK_IDX_SHFT                                                       0x0

#define HWIO_LTE_PDSCH_WORD1_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e404)
#define HWIO_LTE_PDSCH_WORD1_1_RMSK                                                         0xffffffff
#define HWIO_LTE_PDSCH_WORD1_1_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD1_1_ADDR, HWIO_LTE_PDSCH_WORD1_1_RMSK)
#define HWIO_LTE_PDSCH_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD1_1_ADDR, m)
#define HWIO_LTE_PDSCH_WORD1_1_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD1_1_ADDR,v)
#define HWIO_LTE_PDSCH_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD1_1_ADDR,m,v,HWIO_LTE_PDSCH_WORD1_1_IN)
#define HWIO_LTE_PDSCH_WORD1_1_TDECIB_IDX_BMSK                                              0x80000000
#define HWIO_LTE_PDSCH_WORD1_1_TDECIB_IDX_SHFT                                                    0x1f
#define HWIO_LTE_PDSCH_WORD1_1_CFG_IDX_BMSK                                                 0x40000000
#define HWIO_LTE_PDSCH_WORD1_1_CFG_IDX_SHFT                                                       0x1e
#define HWIO_LTE_PDSCH_WORD1_1_CBLK_F1_BMSK                                                 0x3fff0000
#define HWIO_LTE_PDSCH_WORD1_1_CBLK_F1_SHFT                                                       0x10
#define HWIO_LTE_PDSCH_WORD1_1_CB_BYPASS_BMSK                                                   0x8000
#define HWIO_LTE_PDSCH_WORD1_1_CB_BYPASS_SHFT                                                      0xf
#define HWIO_LTE_PDSCH_WORD1_1_LAST_CBLK_BMSK                                                   0x4000
#define HWIO_LTE_PDSCH_WORD1_1_LAST_CBLK_SHFT                                                      0xe
#define HWIO_LTE_PDSCH_WORD1_1_FIRST_CBLK_BMSK                                                  0x2000
#define HWIO_LTE_PDSCH_WORD1_1_FIRST_CBLK_SHFT                                                     0xd
#define HWIO_LTE_PDSCH_WORD1_1_CBLK_SZ_BMSK                                                     0x1fff
#define HWIO_LTE_PDSCH_WORD1_1_CBLK_SZ_SHFT                                                        0x0

#define HWIO_LTE_PDSCH_WORD2_1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003e408)
#define HWIO_LTE_PDSCH_WORD2_1_RMSK                                                            0x3ffff
#define HWIO_LTE_PDSCH_WORD2_1_IN          \
        in_dword_masked(HWIO_LTE_PDSCH_WORD2_1_ADDR, HWIO_LTE_PDSCH_WORD2_1_RMSK)
#define HWIO_LTE_PDSCH_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_LTE_PDSCH_WORD2_1_ADDR, m)
#define HWIO_LTE_PDSCH_WORD2_1_OUT(v)      \
        out_dword(HWIO_LTE_PDSCH_WORD2_1_ADDR,v)
#define HWIO_LTE_PDSCH_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LTE_PDSCH_WORD2_1_ADDR,m,v,HWIO_LTE_PDSCH_WORD2_1_IN)
#define HWIO_LTE_PDSCH_WORD2_1_MAX_ITERATION_NUM_BMSK                                          0x3c000
#define HWIO_LTE_PDSCH_WORD2_1_MAX_ITERATION_NUM_SHFT                                              0xe
#define HWIO_LTE_PDSCH_WORD2_1_CBLK_F2_BMSK                                                     0x3fff
#define HWIO_LTE_PDSCH_WORD2_1_CBLK_F2_SHFT                                                        0x0

#define HWIO_GERAN_TD_WORD0_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e500)
#define HWIO_GERAN_TD_WORD0_0_RMSK                                                            0xfc0fff
#define HWIO_GERAN_TD_WORD0_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD0_0_ADDR, HWIO_GERAN_TD_WORD0_0_RMSK)
#define HWIO_GERAN_TD_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD0_0_ADDR, m)
#define HWIO_GERAN_TD_WORD0_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD0_0_ADDR,v)
#define HWIO_GERAN_TD_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD0_0_ADDR,m,v,HWIO_GERAN_TD_WORD0_0_IN)
#define HWIO_GERAN_TD_WORD0_0_OPCODE_BMSK                                                     0xfc0000
#define HWIO_GERAN_TD_WORD0_0_OPCODE_SHFT                                                         0x12
#define HWIO_GERAN_TD_WORD0_0_DLSLOT_IDX_BMSK                                                    0xf00
#define HWIO_GERAN_TD_WORD0_0_DLSLOT_IDX_SHFT                                                      0x8
#define HWIO_GERAN_TD_WORD0_0_CS_IDX_BMSK                                                         0xf0
#define HWIO_GERAN_TD_WORD0_0_CS_IDX_SHFT                                                          0x4
#define HWIO_GERAN_TD_WORD0_0_RLCBLK_IDX_BMSK                                                      0xf
#define HWIO_GERAN_TD_WORD0_0_RLCBLK_IDX_SHFT                                                      0x0

#define HWIO_GERAN_TD_WORD1_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e504)
#define HWIO_GERAN_TD_WORD1_0_RMSK                                                          0x30079fff
#define HWIO_GERAN_TD_WORD1_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD1_0_ADDR, HWIO_GERAN_TD_WORD1_0_RMSK)
#define HWIO_GERAN_TD_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD1_0_ADDR, m)
#define HWIO_GERAN_TD_WORD1_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD1_0_ADDR,v)
#define HWIO_GERAN_TD_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD1_0_ADDR,m,v,HWIO_GERAN_TD_WORD1_0_IN)
#define HWIO_GERAN_TD_WORD1_0_TDECIB_IDX_BMSK                                               0x20000000
#define HWIO_GERAN_TD_WORD1_0_TDECIB_IDX_SHFT                                                     0x1d
#define HWIO_GERAN_TD_WORD1_0_CFG_IDX_BMSK                                                  0x10000000
#define HWIO_GERAN_TD_WORD1_0_CFG_IDX_SHFT                                                        0x1c
#define HWIO_GERAN_TD_WORD1_0_MAX_ITERATION_NUM_BMSK                                           0x78000
#define HWIO_GERAN_TD_WORD1_0_MAX_ITERATION_NUM_SHFT                                               0xf
#define HWIO_GERAN_TD_WORD1_0_RLCBLK_SZ_BMSK                                                    0x1fff
#define HWIO_GERAN_TD_WORD1_0_RLCBLK_SZ_SHFT                                                       0x0

#define HWIO_GERAN_TD_WORD2_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e508)
#define HWIO_GERAN_TD_WORD2_0_RMSK                                                              0x7ff0
#define HWIO_GERAN_TD_WORD2_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD2_0_ADDR, HWIO_GERAN_TD_WORD2_0_RMSK)
#define HWIO_GERAN_TD_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD2_0_ADDR, m)
#define HWIO_GERAN_TD_WORD2_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD2_0_ADDR,v)
#define HWIO_GERAN_TD_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD2_0_ADDR,m,v,HWIO_GERAN_TD_WORD2_0_IN)
#define HWIO_GERAN_TD_WORD2_0_LAST_ROW_BIT_EXCH_BMSK                                            0x4000
#define HWIO_GERAN_TD_WORD2_0_LAST_ROW_BIT_EXCH_SHFT                                               0xe
#define HWIO_GERAN_TD_WORD2_0_NUM_ROW_INDEX_BMSK                                                0x3000
#define HWIO_GERAN_TD_WORD2_0_NUM_ROW_INDEX_SHFT                                                   0xc
#define HWIO_GERAN_TD_WORD2_0_NUM_COLUMN_BMSK                                                    0xff0
#define HWIO_GERAN_TD_WORD2_0_NUM_COLUMN_SHFT                                                      0x4

#define HWIO_GERAN_TD_WORD3_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e50c)
#define HWIO_GERAN_TD_WORD3_0_RMSK                                                           0xfffffff
#define HWIO_GERAN_TD_WORD3_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD3_0_ADDR, HWIO_GERAN_TD_WORD3_0_RMSK)
#define HWIO_GERAN_TD_WORD3_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD3_0_ADDR, m)
#define HWIO_GERAN_TD_WORD3_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD3_0_ADDR,v)
#define HWIO_GERAN_TD_WORD3_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD3_0_ADDR,m,v,HWIO_GERAN_TD_WORD3_0_IN)
#define HWIO_GERAN_TD_WORD3_0_PRIME_NUM_BMSK                                                 0xff80000
#define HWIO_GERAN_TD_WORD3_0_PRIME_NUM_SHFT                                                      0x13
#define HWIO_GERAN_TD_WORD3_0_PRIME_NUM_INDEX_BMSK                                             0x7e000
#define HWIO_GERAN_TD_WORD3_0_PRIME_NUM_INDEX_SHFT                                                 0xd
#define HWIO_GERAN_TD_WORD3_0_LAST_ROW_BMSK                                                     0x1f00
#define HWIO_GERAN_TD_WORD3_0_LAST_ROW_SHFT                                                        0x8
#define HWIO_GERAN_TD_WORD3_0_LAST_COLUMN_BMSK                                                    0xff
#define HWIO_GERAN_TD_WORD3_0_LAST_COLUMN_SHFT                                                     0x0

#define HWIO_GERAN_TD_WORD4_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e514)
#define HWIO_GERAN_TD_WORD4_0_RMSK                                                          0x7fff7fff
#define HWIO_GERAN_TD_WORD4_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD4_0_ADDR, HWIO_GERAN_TD_WORD4_0_RMSK)
#define HWIO_GERAN_TD_WORD4_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD4_0_ADDR, m)
#define HWIO_GERAN_TD_WORD4_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD4_0_ADDR,v)
#define HWIO_GERAN_TD_WORD4_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD4_0_ADDR,m,v,HWIO_GERAN_TD_WORD4_0_IN)
#define HWIO_GERAN_TD_WORD4_0_FWD2_SEQ_ROW_BND_BMSK                                         0x7c000000
#define HWIO_GERAN_TD_WORD4_0_FWD2_SEQ_ROW_BND_SHFT                                               0x1a
#define HWIO_GERAN_TD_WORD4_0_FWD1_SEQ_ROW_BND_BMSK                                          0x3e00000
#define HWIO_GERAN_TD_WORD4_0_FWD1_SEQ_ROW_BND_SHFT                                               0x15
#define HWIO_GERAN_TD_WORD4_0_FWD0_SEQ_ROW_BND_BMSK                                           0x1f0000
#define HWIO_GERAN_TD_WORD4_0_FWD0_SEQ_ROW_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD4_0_FWD2_ITV_ROW_BND_BMSK                                             0x7c00
#define HWIO_GERAN_TD_WORD4_0_FWD2_ITV_ROW_BND_SHFT                                                0xa
#define HWIO_GERAN_TD_WORD4_0_FWD1_ITV_ROW_BND_BMSK                                              0x3e0
#define HWIO_GERAN_TD_WORD4_0_FWD1_ITV_ROW_BND_SHFT                                                0x5
#define HWIO_GERAN_TD_WORD4_0_FWD0_ITV_ROW_BND_BMSK                                               0x1f
#define HWIO_GERAN_TD_WORD4_0_FWD0_ITV_ROW_BND_SHFT                                                0x0

#define HWIO_GERAN_TD_WORD5_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e518)
#define HWIO_GERAN_TD_WORD5_0_RMSK                                                            0xffffff
#define HWIO_GERAN_TD_WORD5_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD5_0_ADDR, HWIO_GERAN_TD_WORD5_0_RMSK)
#define HWIO_GERAN_TD_WORD5_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD5_0_ADDR, m)
#define HWIO_GERAN_TD_WORD5_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD5_0_ADDR,v)
#define HWIO_GERAN_TD_WORD5_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD5_0_ADDR,m,v,HWIO_GERAN_TD_WORD5_0_IN)
#define HWIO_GERAN_TD_WORD5_0_FWD2_ITV_COL_BND_BMSK                                           0xff0000
#define HWIO_GERAN_TD_WORD5_0_FWD2_ITV_COL_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD5_0_FWD1_ITV_COL_BND_BMSK                                             0xff00
#define HWIO_GERAN_TD_WORD5_0_FWD1_ITV_COL_BND_SHFT                                                0x8
#define HWIO_GERAN_TD_WORD5_0_FWD0_ITV_COL_BND_BMSK                                               0xff
#define HWIO_GERAN_TD_WORD5_0_FWD0_ITV_COL_BND_SHFT                                                0x0

#define HWIO_GERAN_TD_WORD6_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e51c)
#define HWIO_GERAN_TD_WORD6_0_RMSK                                                            0xffffff
#define HWIO_GERAN_TD_WORD6_0_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD6_0_ADDR, HWIO_GERAN_TD_WORD6_0_RMSK)
#define HWIO_GERAN_TD_WORD6_0_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD6_0_ADDR, m)
#define HWIO_GERAN_TD_WORD6_0_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD6_0_ADDR,v)
#define HWIO_GERAN_TD_WORD6_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD6_0_ADDR,m,v,HWIO_GERAN_TD_WORD6_0_IN)
#define HWIO_GERAN_TD_WORD6_0_FWD2_SEQ_COL_BND_BMSK                                           0xff0000
#define HWIO_GERAN_TD_WORD6_0_FWD2_SEQ_COL_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD6_0_FWD1_SEQ_COL_BND_BMSK                                             0xff00
#define HWIO_GERAN_TD_WORD6_0_FWD1_SEQ_COL_BND_SHFT                                                0x8
#define HWIO_GERAN_TD_WORD6_0_FWD0_SEQ_COL_BND_BMSK                                               0xff
#define HWIO_GERAN_TD_WORD6_0_FWD0_SEQ_COL_BND_SHFT                                                0x0

#define HWIO_GERAN_TD_WORD0_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e600)
#define HWIO_GERAN_TD_WORD0_1_RMSK                                                            0xfc0fff
#define HWIO_GERAN_TD_WORD0_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD0_1_ADDR, HWIO_GERAN_TD_WORD0_1_RMSK)
#define HWIO_GERAN_TD_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD0_1_ADDR, m)
#define HWIO_GERAN_TD_WORD0_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD0_1_ADDR,v)
#define HWIO_GERAN_TD_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD0_1_ADDR,m,v,HWIO_GERAN_TD_WORD0_1_IN)
#define HWIO_GERAN_TD_WORD0_1_OPCODE_BMSK                                                     0xfc0000
#define HWIO_GERAN_TD_WORD0_1_OPCODE_SHFT                                                         0x12
#define HWIO_GERAN_TD_WORD0_1_DLSLOT_IDX_BMSK                                                    0xf00
#define HWIO_GERAN_TD_WORD0_1_DLSLOT_IDX_SHFT                                                      0x8
#define HWIO_GERAN_TD_WORD0_1_CS_IDX_BMSK                                                         0xf0
#define HWIO_GERAN_TD_WORD0_1_CS_IDX_SHFT                                                          0x4
#define HWIO_GERAN_TD_WORD0_1_RLCBLK_IDX_BMSK                                                      0xf
#define HWIO_GERAN_TD_WORD0_1_RLCBLK_IDX_SHFT                                                      0x0

#define HWIO_GERAN_TD_WORD1_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e604)
#define HWIO_GERAN_TD_WORD1_1_RMSK                                                          0x30079fff
#define HWIO_GERAN_TD_WORD1_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD1_1_ADDR, HWIO_GERAN_TD_WORD1_1_RMSK)
#define HWIO_GERAN_TD_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD1_1_ADDR, m)
#define HWIO_GERAN_TD_WORD1_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD1_1_ADDR,v)
#define HWIO_GERAN_TD_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD1_1_ADDR,m,v,HWIO_GERAN_TD_WORD1_1_IN)
#define HWIO_GERAN_TD_WORD1_1_TDECIB_IDX_BMSK                                               0x20000000
#define HWIO_GERAN_TD_WORD1_1_TDECIB_IDX_SHFT                                                     0x1d
#define HWIO_GERAN_TD_WORD1_1_CFG_IDX_BMSK                                                  0x10000000
#define HWIO_GERAN_TD_WORD1_1_CFG_IDX_SHFT                                                        0x1c
#define HWIO_GERAN_TD_WORD1_1_MAX_ITERATION_NUM_BMSK                                           0x78000
#define HWIO_GERAN_TD_WORD1_1_MAX_ITERATION_NUM_SHFT                                               0xf
#define HWIO_GERAN_TD_WORD1_1_RLCBLK_SZ_BMSK                                                    0x1fff
#define HWIO_GERAN_TD_WORD1_1_RLCBLK_SZ_SHFT                                                       0x0

#define HWIO_GERAN_TD_WORD2_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e608)
#define HWIO_GERAN_TD_WORD2_1_RMSK                                                              0x7ff0
#define HWIO_GERAN_TD_WORD2_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD2_1_ADDR, HWIO_GERAN_TD_WORD2_1_RMSK)
#define HWIO_GERAN_TD_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD2_1_ADDR, m)
#define HWIO_GERAN_TD_WORD2_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD2_1_ADDR,v)
#define HWIO_GERAN_TD_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD2_1_ADDR,m,v,HWIO_GERAN_TD_WORD2_1_IN)
#define HWIO_GERAN_TD_WORD2_1_LAST_ROW_BIT_EXCH_BMSK                                            0x4000
#define HWIO_GERAN_TD_WORD2_1_LAST_ROW_BIT_EXCH_SHFT                                               0xe
#define HWIO_GERAN_TD_WORD2_1_NUM_ROW_INDEX_BMSK                                                0x3000
#define HWIO_GERAN_TD_WORD2_1_NUM_ROW_INDEX_SHFT                                                   0xc
#define HWIO_GERAN_TD_WORD2_1_NUM_COLUMN_BMSK                                                    0xff0
#define HWIO_GERAN_TD_WORD2_1_NUM_COLUMN_SHFT                                                      0x4

#define HWIO_GERAN_TD_WORD3_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e60c)
#define HWIO_GERAN_TD_WORD3_1_RMSK                                                           0xfffffff
#define HWIO_GERAN_TD_WORD3_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD3_1_ADDR, HWIO_GERAN_TD_WORD3_1_RMSK)
#define HWIO_GERAN_TD_WORD3_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD3_1_ADDR, m)
#define HWIO_GERAN_TD_WORD3_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD3_1_ADDR,v)
#define HWIO_GERAN_TD_WORD3_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD3_1_ADDR,m,v,HWIO_GERAN_TD_WORD3_1_IN)
#define HWIO_GERAN_TD_WORD3_1_PRIME_NUM_BMSK                                                 0xff80000
#define HWIO_GERAN_TD_WORD3_1_PRIME_NUM_SHFT                                                      0x13
#define HWIO_GERAN_TD_WORD3_1_PRIME_NUM_INDEX_BMSK                                             0x7e000
#define HWIO_GERAN_TD_WORD3_1_PRIME_NUM_INDEX_SHFT                                                 0xd
#define HWIO_GERAN_TD_WORD3_1_LAST_ROW_BMSK                                                     0x1f00
#define HWIO_GERAN_TD_WORD3_1_LAST_ROW_SHFT                                                        0x8
#define HWIO_GERAN_TD_WORD3_1_LAST_COLUMN_BMSK                                                    0xff
#define HWIO_GERAN_TD_WORD3_1_LAST_COLUMN_SHFT                                                     0x0

#define HWIO_GERAN_TD_WORD4_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e614)
#define HWIO_GERAN_TD_WORD4_1_RMSK                                                          0x7fff7fff
#define HWIO_GERAN_TD_WORD4_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD4_1_ADDR, HWIO_GERAN_TD_WORD4_1_RMSK)
#define HWIO_GERAN_TD_WORD4_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD4_1_ADDR, m)
#define HWIO_GERAN_TD_WORD4_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD4_1_ADDR,v)
#define HWIO_GERAN_TD_WORD4_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD4_1_ADDR,m,v,HWIO_GERAN_TD_WORD4_1_IN)
#define HWIO_GERAN_TD_WORD4_1_FWD2_SEQ_ROW_BND_BMSK                                         0x7c000000
#define HWIO_GERAN_TD_WORD4_1_FWD2_SEQ_ROW_BND_SHFT                                               0x1a
#define HWIO_GERAN_TD_WORD4_1_FWD1_SEQ_ROW_BND_BMSK                                          0x3e00000
#define HWIO_GERAN_TD_WORD4_1_FWD1_SEQ_ROW_BND_SHFT                                               0x15
#define HWIO_GERAN_TD_WORD4_1_FWD0_SEQ_ROW_BND_BMSK                                           0x1f0000
#define HWIO_GERAN_TD_WORD4_1_FWD0_SEQ_ROW_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD4_1_FWD2_ITV_ROW_BND_BMSK                                             0x7c00
#define HWIO_GERAN_TD_WORD4_1_FWD2_ITV_ROW_BND_SHFT                                                0xa
#define HWIO_GERAN_TD_WORD4_1_FWD1_ITV_ROW_BND_BMSK                                              0x3e0
#define HWIO_GERAN_TD_WORD4_1_FWD1_ITV_ROW_BND_SHFT                                                0x5
#define HWIO_GERAN_TD_WORD4_1_FWD0_ITV_ROW_BND_BMSK                                               0x1f
#define HWIO_GERAN_TD_WORD4_1_FWD0_ITV_ROW_BND_SHFT                                                0x0

#define HWIO_GERAN_TD_WORD5_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e618)
#define HWIO_GERAN_TD_WORD5_1_RMSK                                                            0xffffff
#define HWIO_GERAN_TD_WORD5_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD5_1_ADDR, HWIO_GERAN_TD_WORD5_1_RMSK)
#define HWIO_GERAN_TD_WORD5_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD5_1_ADDR, m)
#define HWIO_GERAN_TD_WORD5_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD5_1_ADDR,v)
#define HWIO_GERAN_TD_WORD5_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD5_1_ADDR,m,v,HWIO_GERAN_TD_WORD5_1_IN)
#define HWIO_GERAN_TD_WORD5_1_FWD2_ITV_COL_BND_BMSK                                           0xff0000
#define HWIO_GERAN_TD_WORD5_1_FWD2_ITV_COL_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD5_1_FWD1_ITV_COL_BND_BMSK                                             0xff00
#define HWIO_GERAN_TD_WORD5_1_FWD1_ITV_COL_BND_SHFT                                                0x8
#define HWIO_GERAN_TD_WORD5_1_FWD0_ITV_COL_BND_BMSK                                               0xff
#define HWIO_GERAN_TD_WORD5_1_FWD0_ITV_COL_BND_SHFT                                                0x0

#define HWIO_GERAN_TD_WORD6_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003e61c)
#define HWIO_GERAN_TD_WORD6_1_RMSK                                                            0xffffff
#define HWIO_GERAN_TD_WORD6_1_IN          \
        in_dword_masked(HWIO_GERAN_TD_WORD6_1_ADDR, HWIO_GERAN_TD_WORD6_1_RMSK)
#define HWIO_GERAN_TD_WORD6_1_INM(m)      \
        in_dword_masked(HWIO_GERAN_TD_WORD6_1_ADDR, m)
#define HWIO_GERAN_TD_WORD6_1_OUT(v)      \
        out_dword(HWIO_GERAN_TD_WORD6_1_ADDR,v)
#define HWIO_GERAN_TD_WORD6_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GERAN_TD_WORD6_1_ADDR,m,v,HWIO_GERAN_TD_WORD6_1_IN)
#define HWIO_GERAN_TD_WORD6_1_FWD2_SEQ_COL_BND_BMSK                                           0xff0000
#define HWIO_GERAN_TD_WORD6_1_FWD2_SEQ_COL_BND_SHFT                                               0x10
#define HWIO_GERAN_TD_WORD6_1_FWD1_SEQ_COL_BND_BMSK                                             0xff00
#define HWIO_GERAN_TD_WORD6_1_FWD1_SEQ_COL_BND_SHFT                                                0x8
#define HWIO_GERAN_TD_WORD6_1_FWD0_SEQ_COL_BND_BMSK                                               0xff
#define HWIO_GERAN_TD_WORD6_1_FWD0_SEQ_COL_BND_SHFT                                                0x0

#define HWIO_HDR_TD_WORD0_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e700)
#define HWIO_HDR_TD_WORD0_0_RMSK                                                              0xfc0001
#define HWIO_HDR_TD_WORD0_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD0_0_ADDR, HWIO_HDR_TD_WORD0_0_RMSK)
#define HWIO_HDR_TD_WORD0_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD0_0_ADDR, m)
#define HWIO_HDR_TD_WORD0_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD0_0_ADDR,v)
#define HWIO_HDR_TD_WORD0_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD0_0_ADDR,m,v,HWIO_HDR_TD_WORD0_0_IN)
#define HWIO_HDR_TD_WORD0_0_OPCODE_BMSK                                                       0xfc0000
#define HWIO_HDR_TD_WORD0_0_OPCODE_SHFT                                                           0x12
#define HWIO_HDR_TD_WORD0_0_CFG_IDX_BMSK                                                           0x1
#define HWIO_HDR_TD_WORD0_0_CFG_IDX_SHFT                                                           0x0

#define HWIO_HDR_TD_WORD1_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e704)
#define HWIO_HDR_TD_WORD1_0_RMSK                                                             0x81fffff
#define HWIO_HDR_TD_WORD1_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD1_0_ADDR, HWIO_HDR_TD_WORD1_0_RMSK)
#define HWIO_HDR_TD_WORD1_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD1_0_ADDR, m)
#define HWIO_HDR_TD_WORD1_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD1_0_ADDR,v)
#define HWIO_HDR_TD_WORD1_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD1_0_ADDR,m,v,HWIO_HDR_TD_WORD1_0_IN)
#define HWIO_HDR_TD_WORD1_0_TDECIB_IDX_BMSK                                                  0x8000000
#define HWIO_HDR_TD_WORD1_0_TDECIB_IDX_SHFT                                                       0x1b
#define HWIO_HDR_TD_WORD1_0_LAST_ROW_M1_BMSK                                                  0x1f0000
#define HWIO_HDR_TD_WORD1_0_LAST_ROW_M1_SHFT                                                      0x10
#define HWIO_HDR_TD_WORD1_0_LAST_COL_M1_BMSK                                                    0xff00
#define HWIO_HDR_TD_WORD1_0_LAST_COL_M1_SHFT                                                       0x8
#define HWIO_HDR_TD_WORD1_0_NUM_COL_M1_BMSK                                                       0xff
#define HWIO_HDR_TD_WORD1_0_NUM_COL_M1_SHFT                                                        0x0

#define HWIO_HDR_TD_WORD2_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e708)
#define HWIO_HDR_TD_WORD2_0_RMSK                                                            0x7fff7fff
#define HWIO_HDR_TD_WORD2_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD2_0_ADDR, HWIO_HDR_TD_WORD2_0_RMSK)
#define HWIO_HDR_TD_WORD2_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD2_0_ADDR, m)
#define HWIO_HDR_TD_WORD2_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD2_0_ADDR,v)
#define HWIO_HDR_TD_WORD2_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD2_0_ADDR,m,v,HWIO_HDR_TD_WORD2_0_IN)
#define HWIO_HDR_TD_WORD2_0_FWD2_SEQ_ROW_BND_BMSK                                           0x7c000000
#define HWIO_HDR_TD_WORD2_0_FWD2_SEQ_ROW_BND_SHFT                                                 0x1a
#define HWIO_HDR_TD_WORD2_0_FWD1_SEQ_ROW_BND_BMSK                                            0x3e00000
#define HWIO_HDR_TD_WORD2_0_FWD1_SEQ_ROW_BND_SHFT                                                 0x15
#define HWIO_HDR_TD_WORD2_0_FWD0_SEQ_ROW_BND_BMSK                                             0x1f0000
#define HWIO_HDR_TD_WORD2_0_FWD0_SEQ_ROW_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD2_0_FWD2_ITV_ROW_BND_BMSK                                               0x7c00
#define HWIO_HDR_TD_WORD2_0_FWD2_ITV_ROW_BND_SHFT                                                  0xa
#define HWIO_HDR_TD_WORD2_0_FWD1_ITV_ROW_BND_BMSK                                                0x3e0
#define HWIO_HDR_TD_WORD2_0_FWD1_ITV_ROW_BND_SHFT                                                  0x5
#define HWIO_HDR_TD_WORD2_0_FWD0_ITV_ROW_BND_BMSK                                                 0x1f
#define HWIO_HDR_TD_WORD2_0_FWD0_ITV_ROW_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD3_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e70c)
#define HWIO_HDR_TD_WORD3_0_RMSK                                                              0xffffff
#define HWIO_HDR_TD_WORD3_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD3_0_ADDR, HWIO_HDR_TD_WORD3_0_RMSK)
#define HWIO_HDR_TD_WORD3_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD3_0_ADDR, m)
#define HWIO_HDR_TD_WORD3_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD3_0_ADDR,v)
#define HWIO_HDR_TD_WORD3_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD3_0_ADDR,m,v,HWIO_HDR_TD_WORD3_0_IN)
#define HWIO_HDR_TD_WORD3_0_FWD2_ITV_COL_BND_BMSK                                             0xff0000
#define HWIO_HDR_TD_WORD3_0_FWD2_ITV_COL_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD3_0_FWD1_ITV_COL_BND_BMSK                                               0xff00
#define HWIO_HDR_TD_WORD3_0_FWD1_ITV_COL_BND_SHFT                                                  0x8
#define HWIO_HDR_TD_WORD3_0_FWD0_ITV_COL_BND_BMSK                                                 0xff
#define HWIO_HDR_TD_WORD3_0_FWD0_ITV_COL_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD4_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e710)
#define HWIO_HDR_TD_WORD4_0_RMSK                                                              0xffffff
#define HWIO_HDR_TD_WORD4_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD4_0_ADDR, HWIO_HDR_TD_WORD4_0_RMSK)
#define HWIO_HDR_TD_WORD4_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD4_0_ADDR, m)
#define HWIO_HDR_TD_WORD4_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD4_0_ADDR,v)
#define HWIO_HDR_TD_WORD4_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD4_0_ADDR,m,v,HWIO_HDR_TD_WORD4_0_IN)
#define HWIO_HDR_TD_WORD4_0_FWD2_SEQ_COL_BND_BMSK                                             0xff0000
#define HWIO_HDR_TD_WORD4_0_FWD2_SEQ_COL_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD4_0_FWD1_SEQ_COL_BND_BMSK                                               0xff00
#define HWIO_HDR_TD_WORD4_0_FWD1_SEQ_COL_BND_SHFT                                                  0x8
#define HWIO_HDR_TD_WORD4_0_FWD0_SEQ_COL_BND_BMSK                                                 0xff
#define HWIO_HDR_TD_WORD4_0_FWD0_SEQ_COL_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD5_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e714)
#define HWIO_HDR_TD_WORD5_0_RMSK                                                                0x1fff
#define HWIO_HDR_TD_WORD5_0_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD5_0_ADDR, HWIO_HDR_TD_WORD5_0_RMSK)
#define HWIO_HDR_TD_WORD5_0_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD5_0_ADDR, m)
#define HWIO_HDR_TD_WORD5_0_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD5_0_ADDR,v)
#define HWIO_HDR_TD_WORD5_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD5_0_ADDR,m,v,HWIO_HDR_TD_WORD5_0_IN)
#define HWIO_HDR_TD_WORD5_0_INTLV_LEN_M1_BMSK                                                   0x1fff
#define HWIO_HDR_TD_WORD5_0_INTLV_LEN_M1_SHFT                                                      0x0

#define HWIO_HDR_TD_WORD0_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e800)
#define HWIO_HDR_TD_WORD0_1_RMSK                                                              0xfc0001
#define HWIO_HDR_TD_WORD0_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD0_1_ADDR, HWIO_HDR_TD_WORD0_1_RMSK)
#define HWIO_HDR_TD_WORD0_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD0_1_ADDR, m)
#define HWIO_HDR_TD_WORD0_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD0_1_ADDR,v)
#define HWIO_HDR_TD_WORD0_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD0_1_ADDR,m,v,HWIO_HDR_TD_WORD0_1_IN)
#define HWIO_HDR_TD_WORD0_1_OPCODE_BMSK                                                       0xfc0000
#define HWIO_HDR_TD_WORD0_1_OPCODE_SHFT                                                           0x12
#define HWIO_HDR_TD_WORD0_1_CFG_IDX_BMSK                                                           0x1
#define HWIO_HDR_TD_WORD0_1_CFG_IDX_SHFT                                                           0x0

#define HWIO_HDR_TD_WORD1_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e804)
#define HWIO_HDR_TD_WORD1_1_RMSK                                                             0x81fffff
#define HWIO_HDR_TD_WORD1_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD1_1_ADDR, HWIO_HDR_TD_WORD1_1_RMSK)
#define HWIO_HDR_TD_WORD1_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD1_1_ADDR, m)
#define HWIO_HDR_TD_WORD1_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD1_1_ADDR,v)
#define HWIO_HDR_TD_WORD1_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD1_1_ADDR,m,v,HWIO_HDR_TD_WORD1_1_IN)
#define HWIO_HDR_TD_WORD1_1_TDECIB_IDX_BMSK                                                  0x8000000
#define HWIO_HDR_TD_WORD1_1_TDECIB_IDX_SHFT                                                       0x1b
#define HWIO_HDR_TD_WORD1_1_LAST_ROW_M1_BMSK                                                  0x1f0000
#define HWIO_HDR_TD_WORD1_1_LAST_ROW_M1_SHFT                                                      0x10
#define HWIO_HDR_TD_WORD1_1_LAST_COL_M1_BMSK                                                    0xff00
#define HWIO_HDR_TD_WORD1_1_LAST_COL_M1_SHFT                                                       0x8
#define HWIO_HDR_TD_WORD1_1_NUM_COL_M1_BMSK                                                       0xff
#define HWIO_HDR_TD_WORD1_1_NUM_COL_M1_SHFT                                                        0x0

#define HWIO_HDR_TD_WORD2_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e808)
#define HWIO_HDR_TD_WORD2_1_RMSK                                                            0x7fff7fff
#define HWIO_HDR_TD_WORD2_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD2_1_ADDR, HWIO_HDR_TD_WORD2_1_RMSK)
#define HWIO_HDR_TD_WORD2_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD2_1_ADDR, m)
#define HWIO_HDR_TD_WORD2_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD2_1_ADDR,v)
#define HWIO_HDR_TD_WORD2_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD2_1_ADDR,m,v,HWIO_HDR_TD_WORD2_1_IN)
#define HWIO_HDR_TD_WORD2_1_FWD2_SEQ_ROW_BND_BMSK                                           0x7c000000
#define HWIO_HDR_TD_WORD2_1_FWD2_SEQ_ROW_BND_SHFT                                                 0x1a
#define HWIO_HDR_TD_WORD2_1_FWD1_SEQ_ROW_BND_BMSK                                            0x3e00000
#define HWIO_HDR_TD_WORD2_1_FWD1_SEQ_ROW_BND_SHFT                                                 0x15
#define HWIO_HDR_TD_WORD2_1_FWD0_SEQ_ROW_BND_BMSK                                             0x1f0000
#define HWIO_HDR_TD_WORD2_1_FWD0_SEQ_ROW_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD2_1_FWD2_ITV_ROW_BND_BMSK                                               0x7c00
#define HWIO_HDR_TD_WORD2_1_FWD2_ITV_ROW_BND_SHFT                                                  0xa
#define HWIO_HDR_TD_WORD2_1_FWD1_ITV_ROW_BND_BMSK                                                0x3e0
#define HWIO_HDR_TD_WORD2_1_FWD1_ITV_ROW_BND_SHFT                                                  0x5
#define HWIO_HDR_TD_WORD2_1_FWD0_ITV_ROW_BND_BMSK                                                 0x1f
#define HWIO_HDR_TD_WORD2_1_FWD0_ITV_ROW_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD3_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e80c)
#define HWIO_HDR_TD_WORD3_1_RMSK                                                              0xffffff
#define HWIO_HDR_TD_WORD3_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD3_1_ADDR, HWIO_HDR_TD_WORD3_1_RMSK)
#define HWIO_HDR_TD_WORD3_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD3_1_ADDR, m)
#define HWIO_HDR_TD_WORD3_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD3_1_ADDR,v)
#define HWIO_HDR_TD_WORD3_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD3_1_ADDR,m,v,HWIO_HDR_TD_WORD3_1_IN)
#define HWIO_HDR_TD_WORD3_1_FWD2_ITV_COL_BND_BMSK                                             0xff0000
#define HWIO_HDR_TD_WORD3_1_FWD2_ITV_COL_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD3_1_FWD1_ITV_COL_BND_BMSK                                               0xff00
#define HWIO_HDR_TD_WORD3_1_FWD1_ITV_COL_BND_SHFT                                                  0x8
#define HWIO_HDR_TD_WORD3_1_FWD0_ITV_COL_BND_BMSK                                                 0xff
#define HWIO_HDR_TD_WORD3_1_FWD0_ITV_COL_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD4_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e810)
#define HWIO_HDR_TD_WORD4_1_RMSK                                                              0xffffff
#define HWIO_HDR_TD_WORD4_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD4_1_ADDR, HWIO_HDR_TD_WORD4_1_RMSK)
#define HWIO_HDR_TD_WORD4_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD4_1_ADDR, m)
#define HWIO_HDR_TD_WORD4_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD4_1_ADDR,v)
#define HWIO_HDR_TD_WORD4_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD4_1_ADDR,m,v,HWIO_HDR_TD_WORD4_1_IN)
#define HWIO_HDR_TD_WORD4_1_FWD2_SEQ_COL_BND_BMSK                                             0xff0000
#define HWIO_HDR_TD_WORD4_1_FWD2_SEQ_COL_BND_SHFT                                                 0x10
#define HWIO_HDR_TD_WORD4_1_FWD1_SEQ_COL_BND_BMSK                                               0xff00
#define HWIO_HDR_TD_WORD4_1_FWD1_SEQ_COL_BND_SHFT                                                  0x8
#define HWIO_HDR_TD_WORD4_1_FWD0_SEQ_COL_BND_BMSK                                                 0xff
#define HWIO_HDR_TD_WORD4_1_FWD0_SEQ_COL_BND_SHFT                                                  0x0

#define HWIO_HDR_TD_WORD5_1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003e814)
#define HWIO_HDR_TD_WORD5_1_RMSK                                                                0x1fff
#define HWIO_HDR_TD_WORD5_1_IN          \
        in_dword_masked(HWIO_HDR_TD_WORD5_1_ADDR, HWIO_HDR_TD_WORD5_1_RMSK)
#define HWIO_HDR_TD_WORD5_1_INM(m)      \
        in_dword_masked(HWIO_HDR_TD_WORD5_1_ADDR, m)
#define HWIO_HDR_TD_WORD5_1_OUT(v)      \
        out_dword(HWIO_HDR_TD_WORD5_1_ADDR,v)
#define HWIO_HDR_TD_WORD5_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_TD_WORD5_1_ADDR,m,v,HWIO_HDR_TD_WORD5_1_IN)
#define HWIO_HDR_TD_WORD5_1_INTLV_LEN_M1_BMSK                                                   0x1fff
#define HWIO_HDR_TD_WORD5_1_INTLV_LEN_M1_SHFT                                                      0x0

#define HWIO_TDECIB_MEM_START_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003f000)
#define HWIO_TDECIB_MEM_START_RMSK                                                          0xffffffff
#define HWIO_TDECIB_MEM_START_OUT(v)      \
        out_dword(HWIO_TDECIB_MEM_START_ADDR,v)
#define HWIO_TDECIB_MEM_START_DATA_BMSK                                                     0xffffffff
#define HWIO_TDECIB_MEM_START_DATA_SHFT                                                            0x0

#define HWIO_TDECIB_MEM_END_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003fffc)
#define HWIO_TDECIB_MEM_END_RMSK                                                            0xffffffff
#define HWIO_TDECIB_MEM_END_OUT(v)      \
        out_dword(HWIO_TDECIB_MEM_END_ADDR,v)
#define HWIO_TDECIB_MEM_END_DATA_BMSK                                                       0xffffffff
#define HWIO_TDECIB_MEM_END_DATA_SHFT                                                              0x0

#define HWIO_MEMSS_ENABLE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00038000)
#define HWIO_MEMSS_ENABLE_RMSK                                                                     0x1
#define HWIO_MEMSS_ENABLE_IN          \
        in_dword_masked(HWIO_MEMSS_ENABLE_ADDR, HWIO_MEMSS_ENABLE_RMSK)
#define HWIO_MEMSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MEMSS_ENABLE_ADDR, m)
#define HWIO_MEMSS_ENABLE_OUT(v)      \
        out_dword(HWIO_MEMSS_ENABLE_ADDR,v)
#define HWIO_MEMSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MEMSS_ENABLE_ADDR,m,v,HWIO_MEMSS_ENABLE_IN)
#define HWIO_MEMSS_ENABLE_MEMSS_ENABLE_BMSK                                                        0x1
#define HWIO_MEMSS_ENABLE_MEMSS_ENABLE_SHFT                                                        0x0

#define HWIO_MEM_PL_BRDG_CHm_CFG0_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00038004 + 0xC * (m))
#define HWIO_MEM_PL_BRDG_CHm_CFG0_RMSK                                                      0x1fffffff
#define HWIO_MEM_PL_BRDG_CHm_CFG0_MAXm                                                               1
#define HWIO_MEM_PL_BRDG_CHm_CFG0_INI(m)        \
        in_dword_masked(HWIO_MEM_PL_BRDG_CHm_CFG0_ADDR(m), HWIO_MEM_PL_BRDG_CHm_CFG0_RMSK)
#define HWIO_MEM_PL_BRDG_CHm_CFG0_INMI(m,mask)    \
        in_dword_masked(HWIO_MEM_PL_BRDG_CHm_CFG0_ADDR(m), mask)
#define HWIO_MEM_PL_BRDG_CHm_CFG0_OUTI(m,val)    \
        out_dword(HWIO_MEM_PL_BRDG_CHm_CFG0_ADDR(m),val)
#define HWIO_MEM_PL_BRDG_CHm_CFG0_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_MEM_PL_BRDG_CHm_CFG0_ADDR(m),mask,val,HWIO_MEM_PL_BRDG_CHm_CFG0_INI(m))
#define HWIO_MEM_PL_BRDG_CHm_CFG0_Q_SIZE_BMSK                                               0x1e000000
#define HWIO_MEM_PL_BRDG_CHm_CFG0_Q_SIZE_SHFT                                                     0x19
#define HWIO_MEM_PL_BRDG_CHm_CFG0_INIT_BANK_BMSK                                             0x1c00000
#define HWIO_MEM_PL_BRDG_CHm_CFG0_INIT_BANK_SHFT                                                  0x16
#define HWIO_MEM_PL_BRDG_CHm_CFG0_MAX_BANK_BMSK                                               0x380000
#define HWIO_MEM_PL_BRDG_CHm_CFG0_MAX_BANK_SHFT                                                   0x13
#define HWIO_MEM_PL_BRDG_CHm_CFG0_MIN_BANK_BMSK                                                0x70000
#define HWIO_MEM_PL_BRDG_CHm_CFG0_MIN_BANK_SHFT                                                   0x10
#define HWIO_MEM_PL_BRDG_CHm_CFG0_VBUF_LEN_BMSK                                                 0xffff
#define HWIO_MEM_PL_BRDG_CHm_CFG0_VBUF_LEN_SHFT                                                    0x0

#define HWIO_MEM_PL_BRDG_CHm_CFG1_ADDR(m)                                                   (MODEM_TOP_REG_BASE      + 0x00038008 + 0xC * (m))
#define HWIO_MEM_PL_BRDG_CHm_CFG1_RMSK                                                      0xffffffff
#define HWIO_MEM_PL_BRDG_CHm_CFG1_MAXm                                                               1
#define HWIO_MEM_PL_BRDG_CHm_CFG1_INI(m)        \
        in_dword_masked(HWIO_MEM_PL_BRDG_CHm_CFG1_ADDR(m), HWIO_MEM_PL_BRDG_CHm_CFG1_RMSK)
#define HWIO_MEM_PL_BRDG_CHm_CFG1_INMI(m,mask)    \
        in_dword_masked(HWIO_MEM_PL_BRDG_CHm_CFG1_ADDR(m), mask)
#define HWIO_MEM_PL_BRDG_CHm_CFG1_OUTI(m,val)    \
        out_dword(HWIO_MEM_PL_BRDG_CHm_CFG1_ADDR(m),val)
#define HWIO_MEM_PL_BRDG_CHm_CFG1_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_MEM_PL_BRDG_CHm_CFG1_ADDR(m),mask,val,HWIO_MEM_PL_BRDG_CHm_CFG1_INI(m))
#define HWIO_MEM_PL_BRDG_CHm_CFG1_XFER_EN_BMSK                                              0x80000000
#define HWIO_MEM_PL_BRDG_CHm_CFG1_XFER_EN_SHFT                                                    0x1f
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_BIAS_WR_BMSK                                           0x7c000000
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_BIAS_WR_SHFT                                                 0x1a
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_MODE_WR_BMSK                                            0x3800000
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_MODE_WR_SHFT                                                 0x17
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_BIAS_RD_BMSK                                             0x7c0000
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_BIAS_RD_SHFT                                                 0x12
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_MODE_RD_BMSK                                              0x38000
#define HWIO_MEM_PL_BRDG_CHm_CFG1_FC_MODE_RD_SHFT                                                  0xf
#define HWIO_MEM_PL_BRDG_CHm_CFG1_START_LINE_BMSK                                               0x7fff
#define HWIO_MEM_PL_BRDG_CHm_CFG1_START_LINE_SHFT                                                  0x0

#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_ADDR(m)                                                (MODEM_TOP_REG_BASE      + 0x0003800c + 0xC * (m))
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_RMSK                                                          0x3
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_MAXm                                                            1
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_INI(m)        \
        in_dword_masked(HWIO_MEM_PL_MEM_CHm_PAGE_NUM_ADDR(m), HWIO_MEM_PL_MEM_CHm_PAGE_NUM_RMSK)
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_INMI(m,mask)    \
        in_dword_masked(HWIO_MEM_PL_MEM_CHm_PAGE_NUM_ADDR(m), mask)
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_OUTI(m,val)    \
        out_dword(HWIO_MEM_PL_MEM_CHm_PAGE_NUM_ADDR(m),val)
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_OUTMI(m,mask,val) \
        out_dword_masked_ns(HWIO_MEM_PL_MEM_CHm_PAGE_NUM_ADDR(m),mask,val,HWIO_MEM_PL_MEM_CHm_PAGE_NUM_INI(m))
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_PAGE_NUM_BMSK                                                 0x3
#define HWIO_MEM_PL_MEM_CHm_PAGE_NUM_PAGE_NUM_SHFT                                                 0x0

#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0003801c)
#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_RMSK                                                           0x1
#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_IN          \
        in_dword_masked(HWIO_MEM_PL_MEMSS_SLAVE_ERR_ADDR, HWIO_MEM_PL_MEMSS_SLAVE_ERR_RMSK)
#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_INM(m)      \
        in_dword_masked(HWIO_MEM_PL_MEMSS_SLAVE_ERR_ADDR, m)
#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_SLAVE_ERR_BMSK                                                 0x1
#define HWIO_MEM_PL_MEMSS_SLAVE_ERR_SLAVE_ERR_SHFT                                                 0x0

#define HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00038020)
#define HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_RMSK                                                       0x1
#define HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_OUT(v)      \
        out_dword(HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_ADDR,v)
#define HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_CLEAR_ERR_BMSK                                             0x1
#define HWIO_MEM_PL_MEMSS_CLR_SLAVE_ERR_CLEAR_ERR_SHFT                                             0x0

#define HWIO_MEM_PL_BNK_GRPm_SLT_k_ADDR(k,m)                                                (MODEM_TOP_REG_BASE      + 0x00038400 + 0x4 * (k)+0x80 * (m))
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_RMSK                                                            0x3
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_MAXk                                                             31
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_MAXm                                                              1
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_INI2(k,m)        \
        in_dword_masked(HWIO_MEM_PL_BNK_GRPm_SLT_k_ADDR(k,m), HWIO_MEM_PL_BNK_GRPm_SLT_k_RMSK)
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_INMI2(k,m,mask)    \
        in_dword_masked(HWIO_MEM_PL_BNK_GRPm_SLT_k_ADDR(k,m), mask)
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_OUTI2(k,m,val)    \
        out_dword(HWIO_MEM_PL_BNK_GRPm_SLT_k_ADDR(k,m),val)
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_OUTMI2(k,m,mask,val) \
        out_dword_masked_ns(HWIO_MEM_PL_BNK_GRPm_SLT_k_ADDR(k,m),mask,val,HWIO_MEM_PL_BNK_GRPm_SLT_k_INI2(k,m))
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_WINNER_ID_BMSK                                                  0x3
#define HWIO_MEM_PL_BNK_GRPm_SLT_k_WINNER_ID_SHFT                                                  0x0

#define HWIO_MEM_PL_TDM_UPDATE_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00038500)
#define HWIO_MEM_PL_TDM_UPDATE_RMSK                                                                0x1
#define HWIO_MEM_PL_TDM_UPDATE_OUT(v)      \
        out_dword(HWIO_MEM_PL_TDM_UPDATE_ADDR,v)
#define HWIO_MEM_PL_TDM_UPDATE_UPDATE_TDM_CONFIG_BMSK                                              0x1
#define HWIO_MEM_PL_TDM_UPDATE_UPDATE_TDM_CONFIG_SHFT                                              0x0

#define HWIO_USRCH_STATUS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00030000)
#define HWIO_USRCH_STATUS_RMSK                                                              0xffffffff
#define HWIO_USRCH_STATUS_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_ADDR, HWIO_USRCH_STATUS_RMSK)
#define HWIO_USRCH_STATUS_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_ADDR, m)
#define HWIO_USRCH_STATUS_USRCH_DBG_STATUS_BMSK                                             0xffffffff
#define HWIO_USRCH_STATUS_USRCH_DBG_STATUS_SHFT                                                    0x0

#define HWIO_USRCH_CONFIG_WORD0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030100)
#define HWIO_USRCH_CONFIG_WORD0_RMSK                                                        0x80005f00
#define HWIO_USRCH_CONFIG_WORD0_IN          \
        in_dword_masked(HWIO_USRCH_CONFIG_WORD0_ADDR, HWIO_USRCH_CONFIG_WORD0_RMSK)
#define HWIO_USRCH_CONFIG_WORD0_INM(m)      \
        in_dword_masked(HWIO_USRCH_CONFIG_WORD0_ADDR, m)
#define HWIO_USRCH_CONFIG_WORD0_OUT(v)      \
        out_dword(HWIO_USRCH_CONFIG_WORD0_ADDR,v)
#define HWIO_USRCH_CONFIG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_CONFIG_WORD0_ADDR,m,v,HWIO_USRCH_CONFIG_WORD0_IN)
#define HWIO_USRCH_CONFIG_WORD0_USRCH_ENABLE_BMSK                                           0x80000000
#define HWIO_USRCH_CONFIG_WORD0_USRCH_ENABLE_SHFT                                                 0x1f
#define HWIO_USRCH_CONFIG_WORD0_EN_DP_DONE_BMSK                                                 0x4000
#define HWIO_USRCH_CONFIG_WORD0_EN_DP_DONE_SHFT                                                    0xe
#define HWIO_USRCH_CONFIG_WORD0_TESTBUS_SEL_BMSK                                                0x1f00
#define HWIO_USRCH_CONFIG_WORD0_TESTBUS_SEL_SHFT                                                   0x8

#define HWIO_USRCH_ACC_WORD0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030200)
#define HWIO_USRCH_ACC_WORD0_RMSK                                                             0xfc0fff
#define HWIO_USRCH_ACC_WORD0_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD0_ADDR, HWIO_USRCH_ACC_WORD0_RMSK)
#define HWIO_USRCH_ACC_WORD0_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD0_ADDR, m)
#define HWIO_USRCH_ACC_WORD0_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD0_ADDR,v)
#define HWIO_USRCH_ACC_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD0_ADDR,m,v,HWIO_USRCH_ACC_WORD0_IN)
#define HWIO_USRCH_ACC_WORD0_OPCODE_BMSK                                                      0xfc0000
#define HWIO_USRCH_ACC_WORD0_OPCODE_SHFT                                                          0x12
#define HWIO_USRCH_ACC_WORD0_WINDOW_SIZE_BMSK                                                    0xfff
#define HWIO_USRCH_ACC_WORD0_WINDOW_SIZE_SHFT                                                      0x0

#define HWIO_USRCH_ACC_WORD1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030204)
#define HWIO_USRCH_ACC_WORD1_RMSK                                                           0xffffffff
#define HWIO_USRCH_ACC_WORD1_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD1_ADDR, HWIO_USRCH_ACC_WORD1_RMSK)
#define HWIO_USRCH_ACC_WORD1_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD1_ADDR, m)
#define HWIO_USRCH_ACC_WORD1_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD1_ADDR,v)
#define HWIO_USRCH_ACC_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD1_ADDR,m,v,HWIO_USRCH_ACC_WORD1_IN)
#define HWIO_USRCH_ACC_WORD1_FREQ_OFFSET_BMSK                                               0xffff0000
#define HWIO_USRCH_ACC_WORD1_FREQ_OFFSET_SHFT                                                     0x10
#define HWIO_USRCH_ACC_WORD1_PHASE_ACCUM_BYP_BMSK                                               0x8000
#define HWIO_USRCH_ACC_WORD1_PHASE_ACCUM_BYP_SHFT                                                  0xf
#define HWIO_USRCH_ACC_WORD1_SSRV_START_ADDR_BMSK                                               0x7fff
#define HWIO_USRCH_ACC_WORD1_SSRV_START_ADDR_SHFT                                                  0x0

#define HWIO_USRCH_ACC_WORD2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030208)
#define HWIO_USRCH_ACC_WORD2_RMSK                                                           0xffffffff
#define HWIO_USRCH_ACC_WORD2_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD2_ADDR, HWIO_USRCH_ACC_WORD2_RMSK)
#define HWIO_USRCH_ACC_WORD2_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD2_ADDR, m)
#define HWIO_USRCH_ACC_WORD2_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD2_ADDR,v)
#define HWIO_USRCH_ACC_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD2_ADDR,m,v,HWIO_USRCH_ACC_WORD2_IN)
#define HWIO_USRCH_ACC_WORD2_OVSF_NUM_BMSK                                                  0xff000000
#define HWIO_USRCH_ACC_WORD2_OVSF_NUM_SHFT                                                        0x18
#define HWIO_USRCH_ACC_WORD2_PHASE_ACC_INIT_BMSK                                              0xffffff
#define HWIO_USRCH_ACC_WORD2_PHASE_ACC_INIT_SHFT                                                   0x0

#define HWIO_USRCH_ACC_WORD3_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003020c)
#define HWIO_USRCH_ACC_WORD3_RMSK                                                           0x7fffffff
#define HWIO_USRCH_ACC_WORD3_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD3_ADDR, HWIO_USRCH_ACC_WORD3_RMSK)
#define HWIO_USRCH_ACC_WORD3_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD3_ADDR, m)
#define HWIO_USRCH_ACC_WORD3_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD3_ADDR,v)
#define HWIO_USRCH_ACC_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD3_ADDR,m,v,HWIO_USRCH_ACC_WORD3_IN)
#define HWIO_USRCH_ACC_WORD3_SCR_CODE_BMSK                                                  0x7fff0000
#define HWIO_USRCH_ACC_WORD3_SCR_CODE_SHFT                                                        0x10
#define HWIO_USRCH_ACC_WORD3_PN_COUNT_INIT_BMSK                                                 0xffff
#define HWIO_USRCH_ACC_WORD3_PN_COUNT_INIT_SHFT                                                    0x0

#define HWIO_USRCH_ACC_WORD4_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030210)
#define HWIO_USRCH_ACC_WORD4_RMSK                                                             0x7fffff
#define HWIO_USRCH_ACC_WORD4_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD4_ADDR, HWIO_USRCH_ACC_WORD4_RMSK)
#define HWIO_USRCH_ACC_WORD4_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD4_ADDR, m)
#define HWIO_USRCH_ACC_WORD4_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD4_ADDR,v)
#define HWIO_USRCH_ACC_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD4_ADDR,m,v,HWIO_USRCH_ACC_WORD4_IN)
#define HWIO_USRCH_ACC_WORD4_SRCH_TYPE_BMSK                                                   0x400000
#define HWIO_USRCH_ACC_WORD4_SRCH_TYPE_SHFT                                                       0x16
#define HWIO_USRCH_ACC_WORD4_NAS_TT_ENA_BMSK                                                  0x200000
#define HWIO_USRCH_ACC_WORD4_NAS_TT_ENA_SHFT                                                      0x15
#define HWIO_USRCH_ACC_WORD4_STTD_MODE_BMSK                                                   0x100000
#define HWIO_USRCH_ACC_WORD4_STTD_MODE_SHFT                                                       0x14
#define HWIO_USRCH_ACC_WORD4_RXF_CARRIER_SEL_BMSK                                              0x80000
#define HWIO_USRCH_ACC_WORD4_RXF_CARRIER_SEL_SHFT                                                 0x13
#define HWIO_USRCH_ACC_WORD4_RXF_ANT_SEL_BMSK                                                  0x40000
#define HWIO_USRCH_ACC_WORD4_RXF_ANT_SEL_SHFT                                                     0x12
#define HWIO_USRCH_ACC_WORD4_COH_ONLY_BMSK                                                     0x20000
#define HWIO_USRCH_ACC_WORD4_COH_ONLY_SHFT                                                        0x11
#define HWIO_USRCH_ACC_WORD4_COH_FIRST_ACC_BMSK                                                0x10000
#define HWIO_USRCH_ACC_WORD4_COH_FIRST_ACC_SHFT                                                   0x10
#define HWIO_USRCH_ACC_WORD4_NCOH_FIRST_ACC_BMSK                                                0x8000
#define HWIO_USRCH_ACC_WORD4_NCOH_FIRST_ACC_SHFT                                                   0xf
#define HWIO_USRCH_ACC_WORD4_NCOH_RAM_SEL_BMSK                                                  0x6000
#define HWIO_USRCH_ACC_WORD4_NCOH_RAM_SEL_SHFT                                                     0xd
#define HWIO_USRCH_ACC_WORD4_NCOH_START_ADDR_BMSK                                               0x1fff
#define HWIO_USRCH_ACC_WORD4_NCOH_START_ADDR_SHFT                                                  0x0

#define HWIO_USRCH_ACC_WORD5_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030214)
#define HWIO_USRCH_ACC_WORD5_RMSK                                                           0xff7ffffe
#define HWIO_USRCH_ACC_WORD5_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD5_ADDR, HWIO_USRCH_ACC_WORD5_RMSK)
#define HWIO_USRCH_ACC_WORD5_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD5_ADDR, m)
#define HWIO_USRCH_ACC_WORD5_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD5_ADDR,v)
#define HWIO_USRCH_ACC_WORD5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD5_ADDR,m,v,HWIO_USRCH_ACC_WORD5_IN)
#define HWIO_USRCH_ACC_WORD5_COH_RESET_LEN_BMSK                                             0xc0000000
#define HWIO_USRCH_ACC_WORD5_COH_RESET_LEN_SHFT                                                   0x1e
#define HWIO_USRCH_ACC_WORD5_COH_RESET_LEN_ITN_BMSK                                         0x3f000000
#define HWIO_USRCH_ACC_WORD5_COH_RESET_LEN_ITN_SHFT                                               0x18
#define HWIO_USRCH_ACC_WORD5_NCOH_INTEG_LEN_BMSK                                              0x7f0000
#define HWIO_USRCH_ACC_WORD5_NCOH_INTEG_LEN_SHFT                                                  0x10
#define HWIO_USRCH_ACC_WORD5_STG1_SCALE_BMSK                                                    0xe000
#define HWIO_USRCH_ACC_WORD5_STG1_SCALE_SHFT                                                       0xd
#define HWIO_USRCH_ACC_WORD5_STG1_ROUND_BMSK                                                    0x1c00
#define HWIO_USRCH_ACC_WORD5_STG1_ROUND_SHFT                                                       0xa
#define HWIO_USRCH_ACC_WORD5_STG2_ROUND_BMSK                                                     0x300
#define HWIO_USRCH_ACC_WORD5_STG2_ROUND_SHFT                                                       0x8
#define HWIO_USRCH_ACC_WORD5_STG3_ROUND_BMSK                                                      0xc0
#define HWIO_USRCH_ACC_WORD5_STG3_ROUND_SHFT                                                       0x6
#define HWIO_USRCH_ACC_WORD5_STG4_ROUND_BMSK                                                      0x38
#define HWIO_USRCH_ACC_WORD5_STG4_ROUND_SHFT                                                       0x3
#define HWIO_USRCH_ACC_WORD5_INTERP_OFFSET_BMSK                                                    0x6
#define HWIO_USRCH_ACC_WORD5_INTERP_OFFSET_SHFT                                                    0x1

#define HWIO_USRCH_ACC_WORD6_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030218)
#define HWIO_USRCH_ACC_WORD6_RMSK                                                           0xffffffff
#define HWIO_USRCH_ACC_WORD6_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD6_ADDR, HWIO_USRCH_ACC_WORD6_RMSK)
#define HWIO_USRCH_ACC_WORD6_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD6_ADDR, m)
#define HWIO_USRCH_ACC_WORD6_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD6_ADDR,v)
#define HWIO_USRCH_ACC_WORD6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD6_ADDR,m,v,HWIO_USRCH_ACC_WORD6_IN)
#define HWIO_USRCH_ACC_WORD6_ADD_SUB_0_BMSK                                                 0xffffffff
#define HWIO_USRCH_ACC_WORD6_ADD_SUB_0_SHFT                                                        0x0

#define HWIO_USRCH_ACC_WORD7_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003021c)
#define HWIO_USRCH_ACC_WORD7_RMSK                                                           0xffffffff
#define HWIO_USRCH_ACC_WORD7_IN          \
        in_dword_masked(HWIO_USRCH_ACC_WORD7_ADDR, HWIO_USRCH_ACC_WORD7_RMSK)
#define HWIO_USRCH_ACC_WORD7_INM(m)      \
        in_dword_masked(HWIO_USRCH_ACC_WORD7_ADDR, m)
#define HWIO_USRCH_ACC_WORD7_OUT(v)      \
        out_dword(HWIO_USRCH_ACC_WORD7_ADDR,v)
#define HWIO_USRCH_ACC_WORD7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_ACC_WORD7_ADDR,m,v,HWIO_USRCH_ACC_WORD7_IN)
#define HWIO_USRCH_ACC_WORD7_ADD_SUB_1_BMSK                                                 0xffffffff
#define HWIO_USRCH_ACC_WORD7_ADD_SUB_1_SHFT                                                        0x0

#define HWIO_USRCH_PEAK_SORT_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00030300)
#define HWIO_USRCH_PEAK_SORT_WORD0_RMSK                                                       0xfc0e01
#define HWIO_USRCH_PEAK_SORT_WORD0_IN          \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD0_ADDR, HWIO_USRCH_PEAK_SORT_WORD0_RMSK)
#define HWIO_USRCH_PEAK_SORT_WORD0_INM(m)      \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD0_ADDR, m)
#define HWIO_USRCH_PEAK_SORT_WORD0_OUT(v)      \
        out_dword(HWIO_USRCH_PEAK_SORT_WORD0_ADDR,v)
#define HWIO_USRCH_PEAK_SORT_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_PEAK_SORT_WORD0_ADDR,m,v,HWIO_USRCH_PEAK_SORT_WORD0_IN)
#define HWIO_USRCH_PEAK_SORT_WORD0_OPCODE_BMSK                                                0xfc0000
#define HWIO_USRCH_PEAK_SORT_WORD0_OPCODE_SHFT                                                    0x12
#define HWIO_USRCH_PEAK_SORT_WORD0_PEAK_SORT_MODE_BMSK                                           0xc00
#define HWIO_USRCH_PEAK_SORT_WORD0_PEAK_SORT_MODE_SHFT                                             0xa
#define HWIO_USRCH_PEAK_SORT_WORD0_PEAK_DETECT_FIRST_BMSK                                        0x200
#define HWIO_USRCH_PEAK_SORT_WORD0_PEAK_DETECT_FIRST_SHFT                                          0x9
#define HWIO_USRCH_PEAK_SORT_WORD0_STORE_VECTOR_EN_BMSK                                            0x1
#define HWIO_USRCH_PEAK_SORT_WORD0_STORE_VECTOR_EN_SHFT                                            0x0

#define HWIO_USRCH_PEAK_SORT_WORD1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00030304)
#define HWIO_USRCH_PEAK_SORT_WORD1_RMSK                                                     0xfffffff0
#define HWIO_USRCH_PEAK_SORT_WORD1_IN          \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD1_ADDR, HWIO_USRCH_PEAK_SORT_WORD1_RMSK)
#define HWIO_USRCH_PEAK_SORT_WORD1_INM(m)      \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD1_ADDR, m)
#define HWIO_USRCH_PEAK_SORT_WORD1_OUT(v)      \
        out_dword(HWIO_USRCH_PEAK_SORT_WORD1_ADDR,v)
#define HWIO_USRCH_PEAK_SORT_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_PEAK_SORT_WORD1_ADDR,m,v,HWIO_USRCH_PEAK_SORT_WORD1_IN)
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_RAM_SEL_BMSK                                     0xc0000000
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_RAM_SEL_SHFT                                           0x1e
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_START_ADDR_BMSK                                  0x3ffe0000
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_START_ADDR_SHFT                                        0x11
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_END_ADDR_BMSK                                       0x1fff0
#define HWIO_USRCH_PEAK_SORT_WORD1_PS_NCOH_END_ADDR_SHFT                                           0x4

#define HWIO_USRCH_PEAK_SORT_WORD2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00030308)
#define HWIO_USRCH_PEAK_SORT_WORD2_RMSK                                                     0xffff0000
#define HWIO_USRCH_PEAK_SORT_WORD2_IN          \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD2_ADDR, HWIO_USRCH_PEAK_SORT_WORD2_RMSK)
#define HWIO_USRCH_PEAK_SORT_WORD2_INM(m)      \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD2_ADDR, m)
#define HWIO_USRCH_PEAK_SORT_WORD2_OUT(v)      \
        out_dword(HWIO_USRCH_PEAK_SORT_WORD2_ADDR,v)
#define HWIO_USRCH_PEAK_SORT_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_PEAK_SORT_WORD2_ADDR,m,v,HWIO_USRCH_PEAK_SORT_WORD2_IN)
#define HWIO_USRCH_PEAK_SORT_WORD2_ENERGY_THRESH_BMSK                                       0xffff0000
#define HWIO_USRCH_PEAK_SORT_WORD2_ENERGY_THRESH_SHFT                                             0x10

#define HWIO_USRCH_PEAK_SORT_WORD3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003030c)
#define HWIO_USRCH_PEAK_SORT_WORD3_RMSK                                                     0x8fffffff
#define HWIO_USRCH_PEAK_SORT_WORD3_IN          \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD3_ADDR, HWIO_USRCH_PEAK_SORT_WORD3_RMSK)
#define HWIO_USRCH_PEAK_SORT_WORD3_INM(m)      \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD3_ADDR, m)
#define HWIO_USRCH_PEAK_SORT_WORD3_OUT(v)      \
        out_dword(HWIO_USRCH_PEAK_SORT_WORD3_ADDR,v)
#define HWIO_USRCH_PEAK_SORT_WORD3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_PEAK_SORT_WORD3_ADDR,m,v,HWIO_USRCH_PEAK_SORT_WORD3_IN)
#define HWIO_USRCH_PEAK_SORT_WORD3_ADDR_TYPE_BMSK                                           0x80000000
#define HWIO_USRCH_PEAK_SORT_WORD3_ADDR_TYPE_SHFT                                                 0x1f
#define HWIO_USRCH_PEAK_SORT_WORD3_XFER_LEN_BMSK                                             0xfff0000
#define HWIO_USRCH_PEAK_SORT_WORD3_XFER_LEN_SHFT                                                  0x10
#define HWIO_USRCH_PEAK_SORT_WORD3_SRC_ADDRESS_BMSK                                             0xffff
#define HWIO_USRCH_PEAK_SORT_WORD3_SRC_ADDRESS_SHFT                                                0x0

#define HWIO_USRCH_PEAK_SORT_WORD4_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00030310)
#define HWIO_USRCH_PEAK_SORT_WORD4_RMSK                                                     0xffffffff
#define HWIO_USRCH_PEAK_SORT_WORD4_IN          \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD4_ADDR, HWIO_USRCH_PEAK_SORT_WORD4_RMSK)
#define HWIO_USRCH_PEAK_SORT_WORD4_INM(m)      \
        in_dword_masked(HWIO_USRCH_PEAK_SORT_WORD4_ADDR, m)
#define HWIO_USRCH_PEAK_SORT_WORD4_OUT(v)      \
        out_dword(HWIO_USRCH_PEAK_SORT_WORD4_ADDR,v)
#define HWIO_USRCH_PEAK_SORT_WORD4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_USRCH_PEAK_SORT_WORD4_ADDR,m,v,HWIO_USRCH_PEAK_SORT_WORD4_IN)
#define HWIO_USRCH_PEAK_SORT_WORD4_DEST_ADDRESS_BMSK                                        0xffffffff
#define HWIO_USRCH_PEAK_SORT_WORD4_DEST_ADDRESS_SHFT                                               0x0

#define HWIO_USRCH_CMD_WORD0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00030400)
#define HWIO_USRCH_CMD_WORD0_RMSK                                                                  0x3
#define HWIO_USRCH_CMD_WORD0_OUT(v)      \
        out_dword(HWIO_USRCH_CMD_WORD0_ADDR,v)
#define HWIO_USRCH_CMD_WORD0_USRCH_PS_START_BMSK                                                   0x2
#define HWIO_USRCH_CMD_WORD0_USRCH_PS_START_SHFT                                                   0x1
#define HWIO_USRCH_CMD_WORD0_USRCH_ACC_START_BMSK                                                  0x1
#define HWIO_USRCH_CMD_WORD0_USRCH_ACC_START_SHFT                                                  0x0

#define HWIO_USRCH_STATUS_BUS_0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030410)
#define HWIO_USRCH_STATUS_BUS_0_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_0_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_0_ADDR, HWIO_USRCH_STATUS_BUS_0_RMSK)
#define HWIO_USRCH_STATUS_BUS_0_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_0_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_0_LAST_CMD_BMSK                                               0xfc000000
#define HWIO_USRCH_STATUS_BUS_0_LAST_CMD_SHFT                                                     0x1a
#define HWIO_USRCH_STATUS_BUS_0_BUSY_BMSK                                                    0x2000000
#define HWIO_USRCH_STATUS_BUS_0_BUSY_SHFT                                                         0x19
#define HWIO_USRCH_STATUS_BUS_0_SRCH_DONE_BMSK                                               0x1000000
#define HWIO_USRCH_STATUS_BUS_0_SRCH_DONE_SHFT                                                    0x18
#define HWIO_USRCH_STATUS_BUS_0_MASTER_ST_BMSK                                                0xf00000
#define HWIO_USRCH_STATUS_BUS_0_MASTER_ST_SHFT                                                    0x14
#define HWIO_USRCH_STATUS_BUS_0_UNUSED_BITS19_17_BMSK                                          0xe0000
#define HWIO_USRCH_STATUS_BUS_0_UNUSED_BITS19_17_SHFT                                             0x11
#define HWIO_USRCH_STATUS_BUS_0_STORE_VEC_BUSY_BMSK                                            0x10000
#define HWIO_USRCH_STATUS_BUS_0_STORE_VEC_BUSY_SHFT                                               0x10
#define HWIO_USRCH_STATUS_BUS_0_UNUSED_BITS15_0_BMSK                                            0xffff
#define HWIO_USRCH_STATUS_BUS_0_UNUSED_BITS15_0_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030414)
#define HWIO_USRCH_STATUS_BUS_1_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_1_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_1_ADDR, HWIO_USRCH_STATUS_BUS_1_RMSK)
#define HWIO_USRCH_STATUS_BUS_1_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_1_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_1_UMTS_PN_INTF_BMSK                                           0xffffffff
#define HWIO_USRCH_STATUS_BUS_1_UMTS_PN_INTF_SHFT                                                  0x0

#define HWIO_USRCH_STATUS_BUS_2_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030418)
#define HWIO_USRCH_STATUS_BUS_2_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_2_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_2_ADDR, HWIO_USRCH_STATUS_BUS_2_RMSK)
#define HWIO_USRCH_STATUS_BUS_2_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_2_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_2_CMD_TRIGGER_BMSK                                            0x80000000
#define HWIO_USRCH_STATUS_BUS_2_CMD_TRIGGER_SHFT                                                  0x1f
#define HWIO_USRCH_STATUS_BUS_2_PE_CMD_DONE_BMSK                                            0x40000000
#define HWIO_USRCH_STATUS_BUS_2_PE_CMD_DONE_SHFT                                                  0x1e
#define HWIO_USRCH_STATUS_BUS_2_CMD_OPCODE_BMSK                                             0x3f000000
#define HWIO_USRCH_STATUS_BUS_2_CMD_OPCODE_SHFT                                                   0x18
#define HWIO_USRCH_STATUS_BUS_2_MASTER_STATE_BMSK                                             0xe00000
#define HWIO_USRCH_STATUS_BUS_2_MASTER_STATE_SHFT                                                 0x15
#define HWIO_USRCH_STATUS_BUS_2_DP_DONE_BMSK                                                  0x100000
#define HWIO_USRCH_STATUS_BUS_2_DP_DONE_SHFT                                                      0x14
#define HWIO_USRCH_STATUS_BUS_2_ACC_START_BMSK                                                 0x80000
#define HWIO_USRCH_STATUS_BUS_2_ACC_START_SHFT                                                    0x13
#define HWIO_USRCH_STATUS_BUS_2_ACC_DONE_BMSK                                                  0x40000
#define HWIO_USRCH_STATUS_BUS_2_ACC_DONE_SHFT                                                     0x12
#define HWIO_USRCH_STATUS_BUS_2_PS_START_BMSK                                                  0x20000
#define HWIO_USRCH_STATUS_BUS_2_PS_START_SHFT                                                     0x11
#define HWIO_USRCH_STATUS_BUS_2_PS_DONE_BMSK                                                   0x10000
#define HWIO_USRCH_STATUS_BUS_2_PS_DONE_SHFT                                                      0x10
#define HWIO_USRCH_STATUS_BUS_2_UNUSED_BITS15_0_BMSK                                            0xffff
#define HWIO_USRCH_STATUS_BUS_2_UNUSED_BITS15_0_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_3_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003041c)
#define HWIO_USRCH_STATUS_BUS_3_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_3_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_3_ADDR, HWIO_USRCH_STATUS_BUS_3_RMSK)
#define HWIO_USRCH_STATUS_BUS_3_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_3_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_3_MASTER_STATE_BMSK                                           0xf0000000
#define HWIO_USRCH_STATUS_BUS_3_MASTER_STATE_SHFT                                                 0x1c
#define HWIO_USRCH_STATUS_BUS_3_CNP_STATE_BMSK                                               0xff00000
#define HWIO_USRCH_STATUS_BUS_3_CNP_STATE_SHFT                                                    0x14
#define HWIO_USRCH_STATUS_BUS_3_CNS_STATE_BMSK                                                 0xf0000
#define HWIO_USRCH_STATUS_BUS_3_CNS_STATE_SHFT                                                    0x10
#define HWIO_USRCH_STATUS_BUS_3_PS_STATE_BMSK                                                   0xf000
#define HWIO_USRCH_STATUS_BUS_3_PS_STATE_SHFT                                                      0xc
#define HWIO_USRCH_STATUS_BUS_3_MEM_CTRL_STATE_BMSK                                              0xf00
#define HWIO_USRCH_STATUS_BUS_3_MEM_CTRL_STATE_SHFT                                                0x8
#define HWIO_USRCH_STATUS_BUS_3_UNUSED_BITS7_0_BMSK                                               0xff
#define HWIO_USRCH_STATUS_BUS_3_UNUSED_BITS7_0_SHFT                                                0x0

#define HWIO_USRCH_STATUS_BUS_4_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030420)
#define HWIO_USRCH_STATUS_BUS_4_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_4_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_4_ADDR, HWIO_USRCH_STATUS_BUS_4_RMSK)
#define HWIO_USRCH_STATUS_BUS_4_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_4_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_4_CNP_STATE_BMSK                                              0xff000000
#define HWIO_USRCH_STATUS_BUS_4_CNP_STATE_SHFT                                                    0x18
#define HWIO_USRCH_STATUS_BUS_4_ACC_START_BMSK                                                0x800000
#define HWIO_USRCH_STATUS_BUS_4_ACC_START_SHFT                                                    0x17
#define HWIO_USRCH_STATUS_BUS_4_ACC_DONE_BMSK                                                 0x400000
#define HWIO_USRCH_STATUS_BUS_4_ACC_DONE_SHFT                                                     0x16
#define HWIO_USRCH_STATUS_BUS_4_SS_VALID_BMSK                                                 0x200000
#define HWIO_USRCH_STATUS_BUS_4_SS_VALID_SHFT                                                     0x15
#define HWIO_USRCH_STATUS_BUS_4_SS_READY_BMSK                                                 0x100000
#define HWIO_USRCH_STATUS_BUS_4_SS_READY_SHFT                                                     0x14
#define HWIO_USRCH_STATUS_BUS_4_SS_DATA_EN_BMSK                                                0x80000
#define HWIO_USRCH_STATUS_BUS_4_SS_DATA_EN_SHFT                                                   0x13
#define HWIO_USRCH_STATUS_BUS_4_PNS_VALID_BMSK                                                 0x40000
#define HWIO_USRCH_STATUS_BUS_4_PNS_VALID_SHFT                                                    0x12
#define HWIO_USRCH_STATUS_BUS_4_PNS_READY_BMSK                                                 0x20000
#define HWIO_USRCH_STATUS_BUS_4_PNS_READY_SHFT                                                    0x11
#define HWIO_USRCH_STATUS_BUS_4_PNG_VALID_BMSK                                                 0x10000
#define HWIO_USRCH_STATUS_BUS_4_PNG_VALID_SHFT                                                    0x10
#define HWIO_USRCH_STATUS_BUS_4_CNS_IDLE_BMSK                                                   0x8000
#define HWIO_USRCH_STATUS_BUS_4_CNS_IDLE_SHFT                                                      0xf
#define HWIO_USRCH_STATUS_BUS_4_CNS_COMP_P1_BMSK                                                0x4000
#define HWIO_USRCH_STATUS_BUS_4_CNS_COMP_P1_SHFT                                                   0xe
#define HWIO_USRCH_STATUS_BUS_4_COH_RST_LEN_CNTR_EQ_1_BMSK                                      0x2000
#define HWIO_USRCH_STATUS_BUS_4_COH_RST_LEN_CNTR_EQ_1_SHFT                                         0xd
#define HWIO_USRCH_STATUS_BUS_4_COH_ITR_CNTR_CO_BMSK                                            0x1000
#define HWIO_USRCH_STATUS_BUS_4_COH_ITR_CNTR_CO_SHFT                                               0xc
#define HWIO_USRCH_STATUS_BUS_4_NCOH_ITR_CNTR_CO_BMSK                                            0x800
#define HWIO_USRCH_STATUS_BUS_4_NCOH_ITR_CNTR_CO_SHFT                                              0xb
#define HWIO_USRCH_STATUS_BUS_4_WIN_LEN_DONE_BMSK                                                0x400
#define HWIO_USRCH_STATUS_BUS_4_WIN_LEN_DONE_SHFT                                                  0xa
#define HWIO_USRCH_STATUS_BUS_4_OFFSET_CNTR_MAX_BMSK                                             0x200
#define HWIO_USRCH_STATUS_BUS_4_OFFSET_CNTR_MAX_SHFT                                               0x9
#define HWIO_USRCH_STATUS_BUS_4_ACC_EN_BMSK                                                      0x100
#define HWIO_USRCH_STATUS_BUS_4_ACC_EN_SHFT                                                        0x8
#define HWIO_USRCH_STATUS_BUS_4_INC_CNTR_BMSK                                                     0x80
#define HWIO_USRCH_STATUS_BUS_4_INC_CNTR_SHFT                                                      0x7
#define HWIO_USRCH_STATUS_BUS_4_TRIG_CNS_BMSK                                                     0x40
#define HWIO_USRCH_STATUS_BUS_4_TRIG_CNS_SHFT                                                      0x6
#define HWIO_USRCH_STATUS_BUS_4_UPDATE_EN_BMSK                                                    0x20
#define HWIO_USRCH_STATUS_BUS_4_UPDATE_EN_SHFT                                                     0x5
#define HWIO_USRCH_STATUS_BUS_4_UNUSED_BITS4_0_BMSK                                               0x1f
#define HWIO_USRCH_STATUS_BUS_4_UNUSED_BITS4_0_SHFT                                                0x0

#define HWIO_USRCH_STATUS_BUS_5_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030424)
#define HWIO_USRCH_STATUS_BUS_5_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_5_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_5_ADDR, HWIO_USRCH_STATUS_BUS_5_RMSK)
#define HWIO_USRCH_STATUS_BUS_5_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_5_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_5_CNS_STATE_BMSK                                              0xff000000
#define HWIO_USRCH_STATUS_BUS_5_CNS_STATE_SHFT                                                    0x18
#define HWIO_USRCH_STATUS_BUS_5_TRIG_CNS_BMSK                                                 0x800000
#define HWIO_USRCH_STATUS_BUS_5_TRIG_CNS_SHFT                                                     0x17
#define HWIO_USRCH_STATUS_BUS_5_NAS_TT_MODE_BMSK                                              0x400000
#define HWIO_USRCH_STATUS_BUS_5_NAS_TT_MODE_SHFT                                                  0x16
#define HWIO_USRCH_STATUS_BUS_5_OFFSET_CNTR_MAX_BMSK                                          0x200000
#define HWIO_USRCH_STATUS_BUS_5_OFFSET_CNTR_MAX_SHFT                                              0x15
#define HWIO_USRCH_STATUS_BUS_5_FIRST_COH_ITR_BMSK                                            0x100000
#define HWIO_USRCH_STATUS_BUS_5_FIRST_COH_ITR_SHFT                                                0x14
#define HWIO_USRCH_STATUS_BUS_5_COH_RAM_LAST_BMSK                                              0x80000
#define HWIO_USRCH_STATUS_BUS_5_COH_RAM_LAST_SHFT                                                 0x13
#define HWIO_USRCH_STATUS_BUS_5_COH_RAM_WR_P0_BMSK                                             0x40000
#define HWIO_USRCH_STATUS_BUS_5_COH_RAM_WR_P0_SHFT                                                0x12
#define HWIO_USRCH_STATUS_BUS_5_COH_ITR_CNTR2_MAX_DELAY_BMSK                                   0x20000
#define HWIO_USRCH_STATUS_BUS_5_COH_ITR_CNTR2_MAX_DELAY_SHFT                                      0x11
#define HWIO_USRCH_STATUS_BUS_5_FIRST_NCOH_ITR_BMSK                                            0x10000
#define HWIO_USRCH_STATUS_BUS_5_FIRST_NCOH_ITR_SHFT                                               0x10
#define HWIO_USRCH_STATUS_BUS_5_NCOH_RAM_LAST_BMSK                                              0x8000
#define HWIO_USRCH_STATUS_BUS_5_NCOH_RAM_LAST_SHFT                                                 0xf
#define HWIO_USRCH_STATUS_BUS_5_NCOH_RAM_WR_P0_BMSK                                             0x4000
#define HWIO_USRCH_STATUS_BUS_5_NCOH_RAM_WR_P0_SHFT                                                0xe
#define HWIO_USRCH_STATUS_BUS_5_NCOH_ITR_CNTR2_CO_BMSK                                          0x2000
#define HWIO_USRCH_STATUS_BUS_5_NCOH_ITR_CNTR2_CO_SHFT                                             0xd
#define HWIO_USRCH_STATUS_BUS_5_WIN_LEN_DONE_BMSK                                               0x1000
#define HWIO_USRCH_STATUS_BUS_5_WIN_LEN_DONE_SHFT                                                  0xc
#define HWIO_USRCH_STATUS_BUS_5_DATA_ENABLE_BMSK                                                 0x800
#define HWIO_USRCH_STATUS_BUS_5_DATA_ENABLE_SHFT                                                   0xb
#define HWIO_USRCH_STATUS_BUS_5_OFFSET_CNTR_EN_BMSK                                              0x400
#define HWIO_USRCH_STATUS_BUS_5_OFFSET_CNTR_EN_SHFT                                                0xa
#define HWIO_USRCH_STATUS_BUS_5_INC_OFFSET_CNTR_BMSK                                             0x200
#define HWIO_USRCH_STATUS_BUS_5_INC_OFFSET_CNTR_SHFT                                               0x9
#define HWIO_USRCH_STATUS_BUS_5_CNS_COMP_BMSK                                                    0x100
#define HWIO_USRCH_STATUS_BUS_5_CNS_COMP_SHFT                                                      0x8
#define HWIO_USRCH_STATUS_BUS_5_UNUSED_BITS7_0_BMSK                                               0xff
#define HWIO_USRCH_STATUS_BUS_5_UNUSED_BITS7_0_SHFT                                                0x0

#define HWIO_USRCH_STATUS_BUS_6_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030428)
#define HWIO_USRCH_STATUS_BUS_6_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_6_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_6_ADDR, HWIO_USRCH_STATUS_BUS_6_RMSK)
#define HWIO_USRCH_STATUS_BUS_6_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_6_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_6_COH_RST_LEN_CNTR_LD_BMSK                                    0x80000000
#define HWIO_USRCH_STATUS_BUS_6_COH_RST_LEN_CNTR_LD_SHFT                                          0x1f
#define HWIO_USRCH_STATUS_BUS_6_INC_CNTR_BMSK                                               0x40000000
#define HWIO_USRCH_STATUS_BUS_6_INC_CNTR_SHFT                                                     0x1e
#define HWIO_USRCH_STATUS_BUS_6_COH_RST_LEN_CNTR_BMSK                                       0x3fe00000
#define HWIO_USRCH_STATUS_BUS_6_COH_RST_LEN_CNTR_SHFT                                             0x15
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR_EN_BMSK                                          0x100000
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR_EN_SHFT                                              0x14
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR2_EN_BMSK                                          0x80000
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR2_EN_SHFT                                             0x13
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR_BMSK                                              0x7e000
#define HWIO_USRCH_STATUS_BUS_6_COH_ITR_CNTR_SHFT                                                  0xd
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR_CO_BMSK                                           0x1000
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR_CO_SHFT                                              0xc
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR2_EN_BMSK                                           0x800
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR2_EN_SHFT                                             0xb
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR_BMSK                                               0x7f0
#define HWIO_USRCH_STATUS_BUS_6_NCOH_ITR_CNTR_SHFT                                                 0x4
#define HWIO_USRCH_STATUS_BUS_6_UNUSED_BITS3_0_BMSK                                                0xf
#define HWIO_USRCH_STATUS_BUS_6_UNUSED_BITS3_0_SHFT                                                0x0

#define HWIO_USRCH_STATUS_BUS_7_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003042c)
#define HWIO_USRCH_STATUS_BUS_7_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_7_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_7_ADDR, HWIO_USRCH_STATUS_BUS_7_RMSK)
#define HWIO_USRCH_STATUS_BUS_7_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_7_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_ACC_EN_OUT_BMSK                                   0x80000000
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_ACC_EN_OUT_SHFT                                         0x1f
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_CNTR_BMSK                                         0x7f000000
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_CNTR_SHFT                                               0x18
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_ACCUM_BMSK                                          0xffffff
#define HWIO_USRCH_STATUS_BUS_7_ROT_PHASE_ACCUM_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_8_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030430)
#define HWIO_USRCH_STATUS_BUS_8_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_8_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_8_ADDR, HWIO_USRCH_STATUS_BUS_8_RMSK)
#define HWIO_USRCH_STATUS_BUS_8_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_8_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_8_UNUSED_BITS31_24_BMSK                                       0xff000000
#define HWIO_USRCH_STATUS_BUS_8_UNUSED_BITS31_24_SHFT                                             0x18
#define HWIO_USRCH_STATUS_BUS_8_PNS_NUM_VEC_BMSK                                              0xfffc00
#define HWIO_USRCH_STATUS_BUS_8_PNS_NUM_VEC_SHFT                                                   0xa
#define HWIO_USRCH_STATUS_BUS_8_SS_VALID_BMSK                                                    0x200
#define HWIO_USRCH_STATUS_BUS_8_SS_VALID_SHFT                                                      0x9
#define HWIO_USRCH_STATUS_BUS_8_SS_READY_BMSK                                                    0x100
#define HWIO_USRCH_STATUS_BUS_8_SS_READY_SHFT                                                      0x8
#define HWIO_USRCH_STATUS_BUS_8_INC_CNTR_BMSK                                                     0x80
#define HWIO_USRCH_STATUS_BUS_8_INC_CNTR_SHFT                                                      0x7
#define HWIO_USRCH_STATUS_BUS_8_INC_OFFSET_CNTR_BMSK                                              0x40
#define HWIO_USRCH_STATUS_BUS_8_INC_OFFSET_CNTR_SHFT                                               0x6
#define HWIO_USRCH_STATUS_BUS_8_OFFSET_CNTR_BMSK                                                  0x3f
#define HWIO_USRCH_STATUS_BUS_8_OFFSET_CNTR_SHFT                                                   0x0

#define HWIO_USRCH_STATUS_BUS_9_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00030434)
#define HWIO_USRCH_STATUS_BUS_9_RMSK                                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_9_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_9_ADDR, HWIO_USRCH_STATUS_BUS_9_RMSK)
#define HWIO_USRCH_STATUS_BUS_9_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_9_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_9_UNUSED_BITS31_24_BMSK                                       0xff000000
#define HWIO_USRCH_STATUS_BUS_9_UNUSED_BITS31_24_SHFT                                             0x18
#define HWIO_USRCH_STATUS_BUS_9_ROT_START_PHASE_BMSK                                          0xffffff
#define HWIO_USRCH_STATUS_BUS_9_ROT_START_PHASE_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_10_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030438)
#define HWIO_USRCH_STATUS_BUS_10_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_10_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_10_ADDR, HWIO_USRCH_STATUS_BUS_10_RMSK)
#define HWIO_USRCH_STATUS_BUS_10_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_10_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_10_UNUSED_BITS31_20_BMSK                                      0xfff00000
#define HWIO_USRCH_STATUS_BUS_10_UNUSED_BITS31_20_SHFT                                            0x14
#define HWIO_USRCH_STATUS_BUS_10_SAMPLE_INTPLT_OT_BMSK                                         0xfffff
#define HWIO_USRCH_STATUS_BUS_10_SAMPLE_INTPLT_OT_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_11_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003043c)
#define HWIO_USRCH_STATUS_BUS_11_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_11_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_11_ADDR, HWIO_USRCH_STATUS_BUS_11_RMSK)
#define HWIO_USRCH_STATUS_BUS_11_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_11_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_11_UNUSED_BITS31_20_BMSK                                      0xfff00000
#define HWIO_USRCH_STATUS_BUS_11_UNUSED_BITS31_20_SHFT                                            0x14
#define HWIO_USRCH_STATUS_BUS_11_SAMPLE_INTPLT_LATE_BMSK                                       0xfffff
#define HWIO_USRCH_STATUS_BUS_11_SAMPLE_INTPLT_LATE_SHFT                                           0x0

#define HWIO_USRCH_STATUS_BUS_12_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030440)
#define HWIO_USRCH_STATUS_BUS_12_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_12_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_12_ADDR, HWIO_USRCH_STATUS_BUS_12_RMSK)
#define HWIO_USRCH_STATUS_BUS_12_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_12_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_12_UNUSED_BITS31_30_BMSK                                      0xc0000000
#define HWIO_USRCH_STATUS_BUS_12_UNUSED_BITS31_30_SHFT                                            0x1e
#define HWIO_USRCH_STATUS_BUS_12_INTPLT_OUT_ONTIME_BMSK                                     0x3fff0000
#define HWIO_USRCH_STATUS_BUS_12_INTPLT_OUT_ONTIME_SHFT                                           0x10
#define HWIO_USRCH_STATUS_BUS_12_UNUSED_BITS15_14_BMSK                                          0xc000
#define HWIO_USRCH_STATUS_BUS_12_UNUSED_BITS15_14_SHFT                                             0xe
#define HWIO_USRCH_STATUS_BUS_12_INTPLT_OUT_LATE_BMSK                                           0x3fff
#define HWIO_USRCH_STATUS_BUS_12_INTPLT_OUT_LATE_SHFT                                              0x0

#define HWIO_USRCH_STATUS_BUS_13_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030444)
#define HWIO_USRCH_STATUS_BUS_13_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_13_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_13_ADDR, HWIO_USRCH_STATUS_BUS_13_RMSK)
#define HWIO_USRCH_STATUS_BUS_13_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_13_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_13_UNUSED_BITS31_BMSK                                         0x80000000
#define HWIO_USRCH_STATUS_BUS_13_UNUSED_BITS31_SHFT                                               0x1f
#define HWIO_USRCH_STATUS_BUS_13_SAMPLE_X0_OUT_I_BMSK                                       0x7fff0000
#define HWIO_USRCH_STATUS_BUS_13_SAMPLE_X0_OUT_I_SHFT                                             0x10
#define HWIO_USRCH_STATUS_BUS_13_UNUSED_BITS15_BMSK                                             0x8000
#define HWIO_USRCH_STATUS_BUS_13_UNUSED_BITS15_SHFT                                                0xf
#define HWIO_USRCH_STATUS_BUS_13_SAMPLE_X0_OUT_Q_BMSK                                           0x7fff
#define HWIO_USRCH_STATUS_BUS_13_SAMPLE_X0_OUT_Q_SHFT                                              0x0

#define HWIO_USRCH_STATUS_BUS_14_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030448)
#define HWIO_USRCH_STATUS_BUS_14_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_14_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_14_ADDR, HWIO_USRCH_STATUS_BUS_14_RMSK)
#define HWIO_USRCH_STATUS_BUS_14_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_14_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_14_UNUSED_BITS31_BMSK                                         0x80000000
#define HWIO_USRCH_STATUS_BUS_14_UNUSED_BITS31_SHFT                                               0x1f
#define HWIO_USRCH_STATUS_BUS_14_SAMPLE_Y0_OUT_I_BMSK                                       0x7fff0000
#define HWIO_USRCH_STATUS_BUS_14_SAMPLE_Y0_OUT_I_SHFT                                             0x10
#define HWIO_USRCH_STATUS_BUS_14_UNUSED_BITS15_BMSK                                             0x8000
#define HWIO_USRCH_STATUS_BUS_14_UNUSED_BITS15_SHFT                                                0xf
#define HWIO_USRCH_STATUS_BUS_14_SAMPLE_Y0_OUT_Q_BMSK                                           0x7fff
#define HWIO_USRCH_STATUS_BUS_14_SAMPLE_Y0_OUT_Q_SHFT                                              0x0

#define HWIO_USRCH_STATUS_BUS_15_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003044c)
#define HWIO_USRCH_STATUS_BUS_15_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_15_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_15_ADDR, HWIO_USRCH_STATUS_BUS_15_RMSK)
#define HWIO_USRCH_STATUS_BUS_15_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_15_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_15_UNUSED_BITS31_27_BMSK                                      0xf8000000
#define HWIO_USRCH_STATUS_BUS_15_UNUSED_BITS31_27_SHFT                                            0x1b
#define HWIO_USRCH_STATUS_BUS_15_X0_STG2_I_BMSK                                              0x7ff0000
#define HWIO_USRCH_STATUS_BUS_15_X0_STG2_I_SHFT                                                   0x10
#define HWIO_USRCH_STATUS_BUS_15_UNUSED_BITS15_11_BMSK                                          0xf800
#define HWIO_USRCH_STATUS_BUS_15_UNUSED_BITS15_11_SHFT                                             0xb
#define HWIO_USRCH_STATUS_BUS_15_X0_STG2_Q_BMSK                                                  0x7ff
#define HWIO_USRCH_STATUS_BUS_15_X0_STG2_Q_SHFT                                                    0x0

#define HWIO_USRCH_STATUS_BUS_16_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030450)
#define HWIO_USRCH_STATUS_BUS_16_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_16_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_16_ADDR, HWIO_USRCH_STATUS_BUS_16_RMSK)
#define HWIO_USRCH_STATUS_BUS_16_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_16_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_16_UNUSED_BITS31_27_BMSK                                      0xf8000000
#define HWIO_USRCH_STATUS_BUS_16_UNUSED_BITS31_27_SHFT                                            0x1b
#define HWIO_USRCH_STATUS_BUS_16_Y0_STG2_I_BMSK                                              0x7ff0000
#define HWIO_USRCH_STATUS_BUS_16_Y0_STG2_I_SHFT                                                   0x10
#define HWIO_USRCH_STATUS_BUS_16_UNUSED_BITS15_11_BMSK                                          0xf800
#define HWIO_USRCH_STATUS_BUS_16_UNUSED_BITS15_11_SHFT                                             0xb
#define HWIO_USRCH_STATUS_BUS_16_Y0_STG2_Q_BMSK                                                  0x7ff
#define HWIO_USRCH_STATUS_BUS_16_Y0_STG2_Q_SHFT                                                    0x0

#define HWIO_USRCH_STATUS_BUS_17_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030454)
#define HWIO_USRCH_STATUS_BUS_17_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_17_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_17_ADDR, HWIO_USRCH_STATUS_BUS_17_RMSK)
#define HWIO_USRCH_STATUS_BUS_17_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_17_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_17_UNUSED_BITS31_26_BMSK                                      0xfc000000
#define HWIO_USRCH_STATUS_BUS_17_UNUSED_BITS31_26_SHFT                                            0x1a
#define HWIO_USRCH_STATUS_BUS_17_COH_ENERGY_0_PRI_BMSK                                       0x3ffffff
#define HWIO_USRCH_STATUS_BUS_17_COH_ENERGY_0_PRI_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_18_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030458)
#define HWIO_USRCH_STATUS_BUS_18_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_18_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_18_ADDR, HWIO_USRCH_STATUS_BUS_18_RMSK)
#define HWIO_USRCH_STATUS_BUS_18_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_18_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_18_UNUSED_BITS31_26_BMSK                                      0xfc000000
#define HWIO_USRCH_STATUS_BUS_18_UNUSED_BITS31_26_SHFT                                            0x1a
#define HWIO_USRCH_STATUS_BUS_18_COH_ENERGY_1_PRI_BMSK                                       0x3ffffff
#define HWIO_USRCH_STATUS_BUS_18_COH_ENERGY_1_PRI_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_19_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003045c)
#define HWIO_USRCH_STATUS_BUS_19_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_19_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_19_ADDR, HWIO_USRCH_STATUS_BUS_19_RMSK)
#define HWIO_USRCH_STATUS_BUS_19_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_19_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_19_UNUSED_BITS31_26_BMSK                                      0xfc000000
#define HWIO_USRCH_STATUS_BUS_19_UNUSED_BITS31_26_SHFT                                            0x1a
#define HWIO_USRCH_STATUS_BUS_19_COH_ENERGY_0_DIV_BMSK                                       0x3ffffff
#define HWIO_USRCH_STATUS_BUS_19_COH_ENERGY_0_DIV_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_20_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030460)
#define HWIO_USRCH_STATUS_BUS_20_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_20_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_20_ADDR, HWIO_USRCH_STATUS_BUS_20_RMSK)
#define HWIO_USRCH_STATUS_BUS_20_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_20_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_20_UNUSED_BITS31_26_BMSK                                      0xfc000000
#define HWIO_USRCH_STATUS_BUS_20_UNUSED_BITS31_26_SHFT                                            0x1a
#define HWIO_USRCH_STATUS_BUS_20_COH_ENERGY_1_DIV_BMSK                                       0x3ffffff
#define HWIO_USRCH_STATUS_BUS_20_COH_ENERGY_1_DIV_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_21_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030464)
#define HWIO_USRCH_STATUS_BUS_21_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_21_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_21_ADDR, HWIO_USRCH_STATUS_BUS_21_RMSK)
#define HWIO_USRCH_STATUS_BUS_21_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_21_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_21_UNUSED_BITS31_21_BMSK                                      0xffe00000
#define HWIO_USRCH_STATUS_BUS_21_UNUSED_BITS31_21_SHFT                                            0x15
#define HWIO_USRCH_STATUS_BUS_21_COH_RAM_WR_BMSK                                              0x100000
#define HWIO_USRCH_STATUS_BUS_21_COH_RAM_WR_SHFT                                                  0x14
#define HWIO_USRCH_STATUS_BUS_21_COH_RAM_ADDR_BMSK                                             0xfc000
#define HWIO_USRCH_STATUS_BUS_21_COH_RAM_ADDR_SHFT                                                 0xe
#define HWIO_USRCH_STATUS_BUS_21_NCOH_RAM_WR_BMSK                                               0x2000
#define HWIO_USRCH_STATUS_BUS_21_NCOH_RAM_WR_SHFT                                                  0xd
#define HWIO_USRCH_STATUS_BUS_21_NCOH_RAM_ADDR_BMSK                                             0x1fff
#define HWIO_USRCH_STATUS_BUS_21_NCOH_RAM_ADDR_SHFT                                                0x0

#define HWIO_USRCH_STATUS_BUS_22_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030468)
#define HWIO_USRCH_STATUS_BUS_22_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_22_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_22_ADDR, HWIO_USRCH_STATUS_BUS_22_RMSK)
#define HWIO_USRCH_STATUS_BUS_22_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_22_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_22_UNUSED_BITS31_28_BMSK                                      0xf0000000
#define HWIO_USRCH_STATUS_BUS_22_UNUSED_BITS31_28_SHFT                                            0x1c
#define HWIO_USRCH_STATUS_BUS_22_STATE_BMSK                                                  0xf000000
#define HWIO_USRCH_STATUS_BUS_22_STATE_SHFT                                                       0x18
#define HWIO_USRCH_STATUS_BUS_22_IIF2EMPTY_BMSK                                               0x800000
#define HWIO_USRCH_STATUS_BUS_22_IIF2EMPTY_SHFT                                                   0x17
#define HWIO_USRCH_STATUS_BUS_22_IIF2MEM_BMSK                                                 0x400000
#define HWIO_USRCH_STATUS_BUS_22_IIF2MEM_SHFT                                                     0x16
#define HWIO_USRCH_STATUS_BUS_22_IIF_VAL_BMSK                                                 0x200000
#define HWIO_USRCH_STATUS_BUS_22_IIF_VAL_SHFT                                                     0x15
#define HWIO_USRCH_STATUS_BUS_22_IIF_ACK_BMSK                                                 0x100000
#define HWIO_USRCH_STATUS_BUS_22_IIF_ACK_SHFT                                                     0x14
#define HWIO_USRCH_STATUS_BUS_22_OIF2EMPTY_BMSK                                                0x80000
#define HWIO_USRCH_STATUS_BUS_22_OIF2EMPTY_SHFT                                                   0x13
#define HWIO_USRCH_STATUS_BUS_22_OIF2MEM_BMSK                                                  0x40000
#define HWIO_USRCH_STATUS_BUS_22_OIF2MEM_SHFT                                                     0x12
#define HWIO_USRCH_STATUS_BUS_22_OIF_RDY_BMSK                                                  0x20000
#define HWIO_USRCH_STATUS_BUS_22_OIF_RDY_SHFT                                                     0x11
#define HWIO_USRCH_STATUS_BUS_22_OIF_VAL_BMSK                                                  0x10000
#define HWIO_USRCH_STATUS_BUS_22_OIF_VAL_SHFT                                                     0x10
#define HWIO_USRCH_STATUS_BUS_22_ACC_BUSY_BMSK                                                  0x8000
#define HWIO_USRCH_STATUS_BUS_22_ACC_BUSY_SHFT                                                     0xf
#define HWIO_USRCH_STATUS_BUS_22_ACC_MEM_BUSY_BMSK                                              0x4000
#define HWIO_USRCH_STATUS_BUS_22_ACC_MEM_BUSY_SHFT                                                 0xe
#define HWIO_USRCH_STATUS_BUS_22_PS_BUSY_BMSK                                                   0x2000
#define HWIO_USRCH_STATUS_BUS_22_PS_BUSY_SHFT                                                      0xd
#define HWIO_USRCH_STATUS_BUS_22_PS_MEM_BUSY_BMSK                                               0x1000
#define HWIO_USRCH_STATUS_BUS_22_PS_MEM_BUSY_SHFT                                                  0xc
#define HWIO_USRCH_STATUS_BUS_22_IIF_EN_BMSK                                                     0x800
#define HWIO_USRCH_STATUS_BUS_22_IIF_EN_SHFT                                                       0xb
#define HWIO_USRCH_STATUS_BUS_22_OIF_EN_BMSK                                                     0x400
#define HWIO_USRCH_STATUS_BUS_22_OIF_EN_SHFT                                                       0xa
#define HWIO_USRCH_STATUS_BUS_22_OIF_REG_EN_BMSK                                                 0x200
#define HWIO_USRCH_STATUS_BUS_22_OIF_REG_EN_SHFT                                                   0x9
#define HWIO_USRCH_STATUS_BUS_22_BUSY_BMSK                                                       0x100
#define HWIO_USRCH_STATUS_BUS_22_BUSY_SHFT                                                         0x8
#define HWIO_USRCH_STATUS_BUS_22_UNUSED_BITS7_0_BMSK                                              0xff
#define HWIO_USRCH_STATUS_BUS_22_UNUSED_BITS7_0_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_23_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003046c)
#define HWIO_USRCH_STATUS_BUS_23_RMSK                                                       0xfc000000
#define HWIO_USRCH_STATUS_BUS_23_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_23_ADDR, HWIO_USRCH_STATUS_BUS_23_RMSK)
#define HWIO_USRCH_STATUS_BUS_23_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_23_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_23_UNUSED_BITS31_29_BMSK                                      0xe0000000
#define HWIO_USRCH_STATUS_BUS_23_UNUSED_BITS31_29_SHFT                                            0x1d
#define HWIO_USRCH_STATUS_BUS_23_UMTS_DP_DONE_BMSK                                          0x10000000
#define HWIO_USRCH_STATUS_BUS_23_UMTS_DP_DONE_SHFT                                                0x1c
#define HWIO_USRCH_STATUS_BUS_23_UNUSED_BITS27_26_BMSK                                       0xc000000
#define HWIO_USRCH_STATUS_BUS_23_UNUSED_BITS27_26_SHFT                                            0x1a

#define HWIO_USRCH_STATUS_BUS_24_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030470)
#define HWIO_USRCH_STATUS_BUS_24_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_24_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_24_ADDR, HWIO_USRCH_STATUS_BUS_24_RMSK)
#define HWIO_USRCH_STATUS_BUS_24_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_24_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_24_WR_ADDR_BMSK                                               0xff000000
#define HWIO_USRCH_STATUS_BUS_24_WR_ADDR_SHFT                                                     0x18
#define HWIO_USRCH_STATUS_BUS_24_WR_DATA_BMSK                                                 0xff0000
#define HWIO_USRCH_STATUS_BUS_24_WR_DATA_SHFT                                                     0x10
#define HWIO_USRCH_STATUS_BUS_24_UNUSED_BITS_BMSK                                               0xc000
#define HWIO_USRCH_STATUS_BUS_24_UNUSED_BITS_SHFT                                                  0xe
#define HWIO_USRCH_STATUS_BUS_24_BURST_COMPLETE_BMSK                                            0x2000
#define HWIO_USRCH_STATUS_BUS_24_BURST_COMPLETE_SHFT                                               0xd
#define HWIO_USRCH_STATUS_BUS_24_WR_BURST_CNT_BMSK                                              0x1800
#define HWIO_USRCH_STATUS_BUS_24_WR_BURST_CNT_SHFT                                                 0xb
#define HWIO_USRCH_STATUS_BUS_24_RECEIVED_BURST_CNT_BMSK                                         0x700
#define HWIO_USRCH_STATUS_BUS_24_RECEIVED_BURST_CNT_SHFT                                           0x8
#define HWIO_USRCH_STATUS_BUS_24_WR_BUF_BMSK                                                      0x80
#define HWIO_USRCH_STATUS_BUS_24_WR_BUF_SHFT                                                       0x7
#define HWIO_USRCH_STATUS_BUS_24_WR_REQ_BMSK                                                      0x40
#define HWIO_USRCH_STATUS_BUS_24_WR_REQ_SHFT                                                       0x6
#define HWIO_USRCH_STATUS_BUS_24_WR_ACK_BMSK                                                      0x20
#define HWIO_USRCH_STATUS_BUS_24_WR_ACK_SHFT                                                       0x5
#define HWIO_USRCH_STATUS_BUS_24_WR_BURST_BMSK                                                    0x10
#define HWIO_USRCH_STATUS_BUS_24_WR_BURST_SHFT                                                     0x4
#define HWIO_USRCH_STATUS_BUS_24_WR_READY_BMSK                                                     0x8
#define HWIO_USRCH_STATUS_BUS_24_WR_READY_SHFT                                                     0x3
#define HWIO_USRCH_STATUS_BUS_24_STREAM_DMA_STATE_BMSK                                             0x7
#define HWIO_USRCH_STATUS_BUS_24_STREAM_DMA_STATE_SHFT                                             0x0

#define HWIO_USRCH_STATUS_BUS_25_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030474)
#define HWIO_USRCH_STATUS_BUS_25_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_25_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_25_ADDR, HWIO_USRCH_STATUS_BUS_25_RMSK)
#define HWIO_USRCH_STATUS_BUS_25_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_25_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_25_UNUSED_BITS31_19_BMSK                                      0xfff80000
#define HWIO_USRCH_STATUS_BUS_25_UNUSED_BITS31_19_SHFT                                            0x13
#define HWIO_USRCH_STATUS_BUS_25_CORE2DMA_DATA_VAL_BMSK                                        0x40000
#define HWIO_USRCH_STATUS_BUS_25_CORE2DMA_DATA_VAL_SHFT                                           0x12
#define HWIO_USRCH_STATUS_BUS_25_DMA2CORE_DATA_RDY_BMSK                                        0x20000
#define HWIO_USRCH_STATUS_BUS_25_DMA2CORE_DATA_RDY_SHFT                                           0x11
#define HWIO_USRCH_STATUS_BUS_25_DMA2CORE_MEM_ADDR_BMSK                                        0x1ffff
#define HWIO_USRCH_STATUS_BUS_25_DMA2CORE_MEM_ADDR_SHFT                                            0x0

#define HWIO_USRCH_STATUS_BUS_26_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030478)
#define HWIO_USRCH_STATUS_BUS_26_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_26_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_26_ADDR, HWIO_USRCH_STATUS_BUS_26_RMSK)
#define HWIO_USRCH_STATUS_BUS_26_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_26_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_26_UNUSED_BITS31_22_BMSK                                      0xffc00000
#define HWIO_USRCH_STATUS_BUS_26_UNUSED_BITS31_22_SHFT                                            0x16
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_REQ_BMSK                                           0x200000
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_REQ_SHFT                                               0x15
#define HWIO_USRCH_STATUS_BUS_26_SSRV2UMTS_FRAME_BMSK                                         0x100000
#define HWIO_USRCH_STATUS_BUS_26_SSRV2UMTS_FRAME_SHFT                                             0x14
#define HWIO_USRCH_STATUS_BUS_26_SSRV2UMTS_VALID_BMSK                                          0x80000
#define HWIO_USRCH_STATUS_BUS_26_SSRV2UMTS_VALID_SHFT                                             0x13
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_VBUF_SEL_BMSK                                       0x70000
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_VBUF_SEL_SHFT                                          0x10
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_ADDR_BMSK                                            0xffff
#define HWIO_USRCH_STATUS_BUS_26_UMTS2SSRV_ADDR_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_27_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003047c)
#define HWIO_USRCH_STATUS_BUS_27_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_27_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_27_ADDR, HWIO_USRCH_STATUS_BUS_27_RMSK)
#define HWIO_USRCH_STATUS_BUS_27_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_27_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_27_SSRV2UMTS_DATA_BMSK                                        0xffffffff
#define HWIO_USRCH_STATUS_BUS_27_SSRV2UMTS_DATA_SHFT                                               0x0

#define HWIO_USRCH_STATUS_BUS_28_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030480)
#define HWIO_USRCH_STATUS_BUS_28_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_28_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_28_ADDR, HWIO_USRCH_STATUS_BUS_28_RMSK)
#define HWIO_USRCH_STATUS_BUS_28_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_28_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_28_PN_IN_BMSK                                                 0xc0000000
#define HWIO_USRCH_STATUS_BUS_28_PN_IN_SHFT                                                       0x1e
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_REQ_BMSK                                             0x20000000
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_REQ_SHFT                                                   0x1d
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_ACK_BMSK                                             0x10000000
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_ACK_SHFT                                                   0x1c
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_DATA_VALID_BMSK                                       0x8000000
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_DATA_VALID_SHFT                                            0x1b
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_SCR_CODE_BMSK                                         0x7fff000
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_SCR_CODE_SHFT                                               0xc
#define HWIO_USRCH_STATUS_BUS_28_NAS_TT_MODE_BMSK                                                0x800
#define HWIO_USRCH_STATUS_BUS_28_NAS_TT_MODE_SHFT                                                  0xb
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_ADDR_BMSK                                                 0x7ff
#define HWIO_USRCH_STATUS_BUS_28_PNSRV_ADDR_SHFT                                                   0x0

#define HWIO_USRCH_STATUS_BUS_29_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030484)
#define HWIO_USRCH_STATUS_BUS_29_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_29_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_29_ADDR, HWIO_USRCH_STATUS_BUS_29_RMSK)
#define HWIO_USRCH_STATUS_BUS_29_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_29_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_29_PNSRV_I_VEC_BMSK                                           0xffffffff
#define HWIO_USRCH_STATUS_BUS_29_PNSRV_I_VEC_SHFT                                                  0x0

#define HWIO_USRCH_STATUS_BUS_30_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00030488)
#define HWIO_USRCH_STATUS_BUS_30_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_30_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_30_ADDR, HWIO_USRCH_STATUS_BUS_30_RMSK)
#define HWIO_USRCH_STATUS_BUS_30_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_30_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_30_PNSRV_Q_VEC_BMSK                                           0xffffffff
#define HWIO_USRCH_STATUS_BUS_30_PNSRV_Q_VEC_SHFT                                                  0x0

#define HWIO_USRCH_STATUS_BUS_31_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003048c)
#define HWIO_USRCH_STATUS_BUS_31_RMSK                                                       0xffffffff
#define HWIO_USRCH_STATUS_BUS_31_IN          \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_31_ADDR, HWIO_USRCH_STATUS_BUS_31_RMSK)
#define HWIO_USRCH_STATUS_BUS_31_INM(m)      \
        in_dword_masked(HWIO_USRCH_STATUS_BUS_31_ADDR, m)
#define HWIO_USRCH_STATUS_BUS_31_UNUSED_BITS31_24_BMSK                                      0xff000000
#define HWIO_USRCH_STATUS_BUS_31_UNUSED_BITS31_24_SHFT                                            0x18
#define HWIO_USRCH_STATUS_BUS_31_PNS_TRIG_BMSK                                                0x800000
#define HWIO_USRCH_STATUS_BUS_31_PNS_TRIG_SHFT                                                    0x17
#define HWIO_USRCH_STATUS_BUS_31_PNSRV_REQ_BMSK                                               0x400000
#define HWIO_USRCH_STATUS_BUS_31_PNSRV_REQ_SHFT                                                   0x16
#define HWIO_USRCH_STATUS_BUS_31_PNSRV_ACK_BMSK                                               0x200000
#define HWIO_USRCH_STATUS_BUS_31_PNSRV_ACK_SHFT                                                   0x15
#define HWIO_USRCH_STATUS_BUS_31_PNS_VALID_BMSK                                               0x100000
#define HWIO_USRCH_STATUS_BUS_31_PNS_VALID_SHFT                                                   0x14
#define HWIO_USRCH_STATUS_BUS_31_PNS_READY_BMSK                                                0x80000
#define HWIO_USRCH_STATUS_BUS_31_PNS_READY_SHFT                                                   0x13
#define HWIO_USRCH_STATUS_BUS_31_PNS_DONE_BMSK                                                 0x40000
#define HWIO_USRCH_STATUS_BUS_31_PNS_DONE_SHFT                                                    0x12
#define HWIO_USRCH_STATUS_BUS_31_PN_IN_BMSK                                                    0x30000
#define HWIO_USRCH_STATUS_BUS_31_PN_IN_SHFT                                                       0x10
#define HWIO_USRCH_STATUS_BUS_31_PNS_ADDR_BMSK                                                  0xffff
#define HWIO_USRCH_STATUS_BUS_31_PNS_ADDR_SHFT                                                     0x0

#define HWIO_USRCH_PS_RESULT_0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00030490)
#define HWIO_USRCH_PS_RESULT_0_RMSK                                                         0xffffffff
#define HWIO_USRCH_PS_RESULT_0_IN          \
        in_dword_masked(HWIO_USRCH_PS_RESULT_0_ADDR, HWIO_USRCH_PS_RESULT_0_RMSK)
#define HWIO_USRCH_PS_RESULT_0_INM(m)      \
        in_dword_masked(HWIO_USRCH_PS_RESULT_0_ADDR, m)
#define HWIO_USRCH_PS_RESULT_0_PEAK_ENERGY_BMSK                                             0xffff0000
#define HWIO_USRCH_PS_RESULT_0_PEAK_ENERGY_SHFT                                                   0x10
#define HWIO_USRCH_PS_RESULT_0_PEAK_INDEX_BMSK                                                  0xe000
#define HWIO_USRCH_PS_RESULT_0_PEAK_INDEX_SHFT                                                     0xd
#define HWIO_USRCH_PS_RESULT_0_NCOH_RAM_ADDR_BMSK                                               0x1fff
#define HWIO_USRCH_PS_RESULT_0_NCOH_RAM_ADDR_SHFT                                                  0x0

#define HWIO_USRCH_PS_RESULT_1_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00030494)
#define HWIO_USRCH_PS_RESULT_1_WORD0_RMSK                                                   0xffffffff
#define HWIO_USRCH_PS_RESULT_1_WORD0_IN          \
        in_dword_masked(HWIO_USRCH_PS_RESULT_1_WORD0_ADDR, HWIO_USRCH_PS_RESULT_1_WORD0_RMSK)
#define HWIO_USRCH_PS_RESULT_1_WORD0_INM(m)      \
        in_dword_masked(HWIO_USRCH_PS_RESULT_1_WORD0_ADDR, m)
#define HWIO_USRCH_PS_RESULT_1_WORD0_PEAK_ENERGY_BMSK                                       0xffff0000
#define HWIO_USRCH_PS_RESULT_1_WORD0_PEAK_ENERGY_SHFT                                             0x10
#define HWIO_USRCH_PS_RESULT_1_WORD0_PEAK_INDEX_BMSK                                            0xe000
#define HWIO_USRCH_PS_RESULT_1_WORD0_PEAK_INDEX_SHFT                                               0xd
#define HWIO_USRCH_PS_RESULT_1_WORD0_NCOH_RAM_ADDR_BMSK                                         0x1fff
#define HWIO_USRCH_PS_RESULT_1_WORD0_NCOH_RAM_ADDR_SHFT                                            0x0

#define HWIO_USRCH_PS_RESULT_1_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00030498)
#define HWIO_USRCH_PS_RESULT_1_WORD1_RMSK                                                   0xffffffff
#define HWIO_USRCH_PS_RESULT_1_WORD1_IN          \
        in_dword_masked(HWIO_USRCH_PS_RESULT_1_WORD1_ADDR, HWIO_USRCH_PS_RESULT_1_WORD1_RMSK)
#define HWIO_USRCH_PS_RESULT_1_WORD1_INM(m)      \
        in_dword_masked(HWIO_USRCH_PS_RESULT_1_WORD1_ADDR, m)
#define HWIO_USRCH_PS_RESULT_1_WORD1_PEAK_ENERGY_LATE_BMSK                                  0xffff0000
#define HWIO_USRCH_PS_RESULT_1_WORD1_PEAK_ENERGY_LATE_SHFT                                        0x10
#define HWIO_USRCH_PS_RESULT_1_WORD1_PEAK_ENERGY_EARLY_BMSK                                     0xffff
#define HWIO_USRCH_PS_RESULT_1_WORD1_PEAK_ENERGY_EARLY_SHFT                                        0x0

#define HWIO_DEMSS_RDR0_CFG0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00032000)
#define HWIO_DEMSS_RDR0_CFG0_RMSK                                                            0x1ffffff
#define HWIO_DEMSS_RDR0_CFG0_IN          \
        in_dword_masked(HWIO_DEMSS_RDR0_CFG0_ADDR, HWIO_DEMSS_RDR0_CFG0_RMSK)
#define HWIO_DEMSS_RDR0_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR0_CFG0_ADDR, m)
#define HWIO_DEMSS_RDR0_CFG0_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR0_CFG0_ADDR,v)
#define HWIO_DEMSS_RDR0_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR0_CFG0_ADDR,m,v,HWIO_DEMSS_RDR0_CFG0_IN)
#define HWIO_DEMSS_RDR0_CFG0_INIT_BANK_BMSK                                                  0x1c00000
#define HWIO_DEMSS_RDR0_CFG0_INIT_BANK_SHFT                                                       0x16
#define HWIO_DEMSS_RDR0_CFG0_MAX_BANK_BMSK                                                    0x380000
#define HWIO_DEMSS_RDR0_CFG0_MAX_BANK_SHFT                                                        0x13
#define HWIO_DEMSS_RDR0_CFG0_MIN_BANK_BMSK                                                     0x70000
#define HWIO_DEMSS_RDR0_CFG0_MIN_BANK_SHFT                                                        0x10
#define HWIO_DEMSS_RDR0_CFG0_VBUF_LEN_BMSK                                                      0xffff
#define HWIO_DEMSS_RDR0_CFG0_VBUF_LEN_SHFT                                                         0x0

#define HWIO_DEMSS_RDR0_CFG1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00032004)
#define HWIO_DEMSS_RDR0_CFG1_RMSK                                                               0x1fff
#define HWIO_DEMSS_RDR0_CFG1_IN          \
        in_dword_masked(HWIO_DEMSS_RDR0_CFG1_ADDR, HWIO_DEMSS_RDR0_CFG1_RMSK)
#define HWIO_DEMSS_RDR0_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR0_CFG1_ADDR, m)
#define HWIO_DEMSS_RDR0_CFG1_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR0_CFG1_ADDR,v)
#define HWIO_DEMSS_RDR0_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR0_CFG1_ADDR,m,v,HWIO_DEMSS_RDR0_CFG1_IN)
#define HWIO_DEMSS_RDR0_CFG1_START_LINE_BMSK                                                    0x1fff
#define HWIO_DEMSS_RDR0_CFG1_START_LINE_SHFT                                                       0x0

#define HWIO_DEMSS_RDR0_XFER_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00032008)
#define HWIO_DEMSS_RDR0_XFER_CTL_RMSK                                                              0x1
#define HWIO_DEMSS_RDR0_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_RDR0_XFER_CTL_ADDR, HWIO_DEMSS_RDR0_XFER_CTL_RMSK)
#define HWIO_DEMSS_RDR0_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR0_XFER_CTL_ADDR, m)
#define HWIO_DEMSS_RDR0_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR0_XFER_CTL_ADDR,v)
#define HWIO_DEMSS_RDR0_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR0_XFER_CTL_ADDR,m,v,HWIO_DEMSS_RDR0_XFER_CTL_IN)
#define HWIO_DEMSS_RDR0_XFER_CTL_XFER_EN_BMSK                                                      0x1
#define HWIO_DEMSS_RDR0_XFER_CTL_XFER_EN_SHFT                                                      0x0

#define HWIO_DEMSS_RDR1_CFG0_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x0003200c + 0x8 * (n))
#define HWIO_DEMSS_RDR1_CFG0_n_RMSK                                                          0x1ffffff
#define HWIO_DEMSS_RDR1_CFG0_n_MAXn                                                                  1
#define HWIO_DEMSS_RDR1_CFG0_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR1_CFG0_n_ADDR(n), HWIO_DEMSS_RDR1_CFG0_n_RMSK)
#define HWIO_DEMSS_RDR1_CFG0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR1_CFG0_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR1_CFG0_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR1_CFG0_n_ADDR(n),val)
#define HWIO_DEMSS_RDR1_CFG0_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR1_CFG0_n_ADDR(n),mask,val,HWIO_DEMSS_RDR1_CFG0_n_INI(n))
#define HWIO_DEMSS_RDR1_CFG0_n_INIT_BANK_BMSK                                                0x1c00000
#define HWIO_DEMSS_RDR1_CFG0_n_INIT_BANK_SHFT                                                     0x16
#define HWIO_DEMSS_RDR1_CFG0_n_MAX_BANK_BMSK                                                  0x380000
#define HWIO_DEMSS_RDR1_CFG0_n_MAX_BANK_SHFT                                                      0x13
#define HWIO_DEMSS_RDR1_CFG0_n_MIN_BANK_BMSK                                                   0x70000
#define HWIO_DEMSS_RDR1_CFG0_n_MIN_BANK_SHFT                                                      0x10
#define HWIO_DEMSS_RDR1_CFG0_n_VBUF_LEN_BMSK                                                    0xffff
#define HWIO_DEMSS_RDR1_CFG0_n_VBUF_LEN_SHFT                                                       0x0

#define HWIO_DEMSS_RDR1_CFG1_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00032010 + 0x8 * (n))
#define HWIO_DEMSS_RDR1_CFG1_n_RMSK                                                             0x1fff
#define HWIO_DEMSS_RDR1_CFG1_n_MAXn                                                                  1
#define HWIO_DEMSS_RDR1_CFG1_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR1_CFG1_n_ADDR(n), HWIO_DEMSS_RDR1_CFG1_n_RMSK)
#define HWIO_DEMSS_RDR1_CFG1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR1_CFG1_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR1_CFG1_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR1_CFG1_n_ADDR(n),val)
#define HWIO_DEMSS_RDR1_CFG1_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR1_CFG1_n_ADDR(n),mask,val,HWIO_DEMSS_RDR1_CFG1_n_INI(n))
#define HWIO_DEMSS_RDR1_CFG1_n_START_LINE_BMSK                                                  0x1fff
#define HWIO_DEMSS_RDR1_CFG1_n_START_LINE_SHFT                                                     0x0

#define HWIO_DEMSS_RDR1_XFER_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003201c)
#define HWIO_DEMSS_RDR1_XFER_CTL_RMSK                                                              0x1
#define HWIO_DEMSS_RDR1_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_RDR1_XFER_CTL_ADDR, HWIO_DEMSS_RDR1_XFER_CTL_RMSK)
#define HWIO_DEMSS_RDR1_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR1_XFER_CTL_ADDR, m)
#define HWIO_DEMSS_RDR1_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR1_XFER_CTL_ADDR,v)
#define HWIO_DEMSS_RDR1_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR1_XFER_CTL_ADDR,m,v,HWIO_DEMSS_RDR1_XFER_CTL_IN)
#define HWIO_DEMSS_RDR1_XFER_CTL_XFER_EN_BMSK                                                      0x1
#define HWIO_DEMSS_RDR1_XFER_CTL_XFER_EN_SHFT                                                      0x0

#define HWIO_DEMSS_RDR2_CFG0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00032020)
#define HWIO_DEMSS_RDR2_CFG0_RMSK                                                            0x1ffffff
#define HWIO_DEMSS_RDR2_CFG0_IN          \
        in_dword_masked(HWIO_DEMSS_RDR2_CFG0_ADDR, HWIO_DEMSS_RDR2_CFG0_RMSK)
#define HWIO_DEMSS_RDR2_CFG0_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR2_CFG0_ADDR, m)
#define HWIO_DEMSS_RDR2_CFG0_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR2_CFG0_ADDR,v)
#define HWIO_DEMSS_RDR2_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR2_CFG0_ADDR,m,v,HWIO_DEMSS_RDR2_CFG0_IN)
#define HWIO_DEMSS_RDR2_CFG0_INIT_BANK_BMSK                                                  0x1c00000
#define HWIO_DEMSS_RDR2_CFG0_INIT_BANK_SHFT                                                       0x16
#define HWIO_DEMSS_RDR2_CFG0_MAX_BANK_BMSK                                                    0x380000
#define HWIO_DEMSS_RDR2_CFG0_MAX_BANK_SHFT                                                        0x13
#define HWIO_DEMSS_RDR2_CFG0_MIN_BANK_BMSK                                                     0x70000
#define HWIO_DEMSS_RDR2_CFG0_MIN_BANK_SHFT                                                        0x10
#define HWIO_DEMSS_RDR2_CFG0_VBUF_LEN_BMSK                                                      0xffff
#define HWIO_DEMSS_RDR2_CFG0_VBUF_LEN_SHFT                                                         0x0

#define HWIO_DEMSS_RDR2_CFG1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00032024)
#define HWIO_DEMSS_RDR2_CFG1_RMSK                                                               0x1fff
#define HWIO_DEMSS_RDR2_CFG1_IN          \
        in_dword_masked(HWIO_DEMSS_RDR2_CFG1_ADDR, HWIO_DEMSS_RDR2_CFG1_RMSK)
#define HWIO_DEMSS_RDR2_CFG1_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR2_CFG1_ADDR, m)
#define HWIO_DEMSS_RDR2_CFG1_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR2_CFG1_ADDR,v)
#define HWIO_DEMSS_RDR2_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR2_CFG1_ADDR,m,v,HWIO_DEMSS_RDR2_CFG1_IN)
#define HWIO_DEMSS_RDR2_CFG1_START_LINE_BMSK                                                    0x1fff
#define HWIO_DEMSS_RDR2_CFG1_START_LINE_SHFT                                                       0x0

#define HWIO_DEMSS_RDR2_XFER_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00032028)
#define HWIO_DEMSS_RDR2_XFER_CTL_RMSK                                                              0x1
#define HWIO_DEMSS_RDR2_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_RDR2_XFER_CTL_ADDR, HWIO_DEMSS_RDR2_XFER_CTL_RMSK)
#define HWIO_DEMSS_RDR2_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR2_XFER_CTL_ADDR, m)
#define HWIO_DEMSS_RDR2_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR2_XFER_CTL_ADDR,v)
#define HWIO_DEMSS_RDR2_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR2_XFER_CTL_ADDR,m,v,HWIO_DEMSS_RDR2_XFER_CTL_IN)
#define HWIO_DEMSS_RDR2_XFER_CTL_XFER_EN_BMSK                                                      0x1
#define HWIO_DEMSS_RDR2_XFER_CTL_XFER_EN_SHFT                                                      0x0

#define HWIO_DEMSS_RDR3_CFG0_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x0003202c + 0x8 * (n))
#define HWIO_DEMSS_RDR3_CFG0_n_RMSK                                                          0x1ffffff
#define HWIO_DEMSS_RDR3_CFG0_n_MAXn                                                                  7
#define HWIO_DEMSS_RDR3_CFG0_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR3_CFG0_n_ADDR(n), HWIO_DEMSS_RDR3_CFG0_n_RMSK)
#define HWIO_DEMSS_RDR3_CFG0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR3_CFG0_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR3_CFG0_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR3_CFG0_n_ADDR(n),val)
#define HWIO_DEMSS_RDR3_CFG0_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR3_CFG0_n_ADDR(n),mask,val,HWIO_DEMSS_RDR3_CFG0_n_INI(n))
#define HWIO_DEMSS_RDR3_CFG0_n_INIT_BANK_BMSK                                                0x1c00000
#define HWIO_DEMSS_RDR3_CFG0_n_INIT_BANK_SHFT                                                     0x16
#define HWIO_DEMSS_RDR3_CFG0_n_MAX_BANK_BMSK                                                  0x380000
#define HWIO_DEMSS_RDR3_CFG0_n_MAX_BANK_SHFT                                                      0x13
#define HWIO_DEMSS_RDR3_CFG0_n_MIN_BANK_BMSK                                                   0x70000
#define HWIO_DEMSS_RDR3_CFG0_n_MIN_BANK_SHFT                                                      0x10
#define HWIO_DEMSS_RDR3_CFG0_n_VBUF_LEN_BMSK                                                    0xffff
#define HWIO_DEMSS_RDR3_CFG0_n_VBUF_LEN_SHFT                                                       0x0

#define HWIO_DEMSS_RDR3_CFG1_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00032030 + 0x8 * (n))
#define HWIO_DEMSS_RDR3_CFG1_n_RMSK                                                             0x1fff
#define HWIO_DEMSS_RDR3_CFG1_n_MAXn                                                                  7
#define HWIO_DEMSS_RDR3_CFG1_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR3_CFG1_n_ADDR(n), HWIO_DEMSS_RDR3_CFG1_n_RMSK)
#define HWIO_DEMSS_RDR3_CFG1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR3_CFG1_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR3_CFG1_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR3_CFG1_n_ADDR(n),val)
#define HWIO_DEMSS_RDR3_CFG1_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR3_CFG1_n_ADDR(n),mask,val,HWIO_DEMSS_RDR3_CFG1_n_INI(n))
#define HWIO_DEMSS_RDR3_CFG1_n_START_LINE_BMSK                                                  0x1fff
#define HWIO_DEMSS_RDR3_CFG1_n_START_LINE_SHFT                                                     0x0

#define HWIO_DEMSS_RDR3_XFER_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003206c)
#define HWIO_DEMSS_RDR3_XFER_CTL_RMSK                                                              0x1
#define HWIO_DEMSS_RDR3_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_RDR3_XFER_CTL_ADDR, HWIO_DEMSS_RDR3_XFER_CTL_RMSK)
#define HWIO_DEMSS_RDR3_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR3_XFER_CTL_ADDR, m)
#define HWIO_DEMSS_RDR3_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR3_XFER_CTL_ADDR,v)
#define HWIO_DEMSS_RDR3_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR3_XFER_CTL_ADDR,m,v,HWIO_DEMSS_RDR3_XFER_CTL_IN)
#define HWIO_DEMSS_RDR3_XFER_CTL_XFER_EN_BMSK                                                      0x1
#define HWIO_DEMSS_RDR3_XFER_CTL_XFER_EN_SHFT                                                      0x0

#define HWIO_DEMSS_RDR4_CFG0_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00032070 + 0x8 * (n))
#define HWIO_DEMSS_RDR4_CFG0_n_RMSK                                                          0x1ffffff
#define HWIO_DEMSS_RDR4_CFG0_n_MAXn                                                                  3
#define HWIO_DEMSS_RDR4_CFG0_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR4_CFG0_n_ADDR(n), HWIO_DEMSS_RDR4_CFG0_n_RMSK)
#define HWIO_DEMSS_RDR4_CFG0_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR4_CFG0_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR4_CFG0_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR4_CFG0_n_ADDR(n),val)
#define HWIO_DEMSS_RDR4_CFG0_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR4_CFG0_n_ADDR(n),mask,val,HWIO_DEMSS_RDR4_CFG0_n_INI(n))
#define HWIO_DEMSS_RDR4_CFG0_n_INIT_BANK_BMSK                                                0x1c00000
#define HWIO_DEMSS_RDR4_CFG0_n_INIT_BANK_SHFT                                                     0x16
#define HWIO_DEMSS_RDR4_CFG0_n_MAX_BANK_BMSK                                                  0x380000
#define HWIO_DEMSS_RDR4_CFG0_n_MAX_BANK_SHFT                                                      0x13
#define HWIO_DEMSS_RDR4_CFG0_n_MIN_BANK_BMSK                                                   0x70000
#define HWIO_DEMSS_RDR4_CFG0_n_MIN_BANK_SHFT                                                      0x10
#define HWIO_DEMSS_RDR4_CFG0_n_VBUF_LEN_BMSK                                                    0xffff
#define HWIO_DEMSS_RDR4_CFG0_n_VBUF_LEN_SHFT                                                       0x0

#define HWIO_DEMSS_RDR4_CFG1_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00032074 + 0x8 * (n))
#define HWIO_DEMSS_RDR4_CFG1_n_RMSK                                                             0x1fff
#define HWIO_DEMSS_RDR4_CFG1_n_MAXn                                                                  3
#define HWIO_DEMSS_RDR4_CFG1_n_INI(n)        \
        in_dword_masked(HWIO_DEMSS_RDR4_CFG1_n_ADDR(n), HWIO_DEMSS_RDR4_CFG1_n_RMSK)
#define HWIO_DEMSS_RDR4_CFG1_n_INMI(n,mask)    \
        in_dword_masked(HWIO_DEMSS_RDR4_CFG1_n_ADDR(n), mask)
#define HWIO_DEMSS_RDR4_CFG1_n_OUTI(n,val)    \
        out_dword(HWIO_DEMSS_RDR4_CFG1_n_ADDR(n),val)
#define HWIO_DEMSS_RDR4_CFG1_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEMSS_RDR4_CFG1_n_ADDR(n),mask,val,HWIO_DEMSS_RDR4_CFG1_n_INI(n))
#define HWIO_DEMSS_RDR4_CFG1_n_START_LINE_BMSK                                                  0x1fff
#define HWIO_DEMSS_RDR4_CFG1_n_START_LINE_SHFT                                                     0x0

#define HWIO_DEMSS_RDR4_XFER_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00032090)
#define HWIO_DEMSS_RDR4_XFER_CTL_RMSK                                                              0x1
#define HWIO_DEMSS_RDR4_XFER_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_RDR4_XFER_CTL_ADDR, HWIO_DEMSS_RDR4_XFER_CTL_RMSK)
#define HWIO_DEMSS_RDR4_XFER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_RDR4_XFER_CTL_ADDR, m)
#define HWIO_DEMSS_RDR4_XFER_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_RDR4_XFER_CTL_ADDR,v)
#define HWIO_DEMSS_RDR4_XFER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_RDR4_XFER_CTL_ADDR,m,v,HWIO_DEMSS_RDR4_XFER_CTL_IN)
#define HWIO_DEMSS_RDR4_XFER_CTL_XFER_EN_BMSK                                                      0x1
#define HWIO_DEMSS_RDR4_XFER_CTL_XFER_EN_SHFT                                                      0x0

#define HWIO_DEMSS_BRDG_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00032094)
#define HWIO_DEMSS_BRDG_CTL_RMSK                                                                   0x3
#define HWIO_DEMSS_BRDG_CTL_IN          \
        in_dword_masked(HWIO_DEMSS_BRDG_CTL_ADDR, HWIO_DEMSS_BRDG_CTL_RMSK)
#define HWIO_DEMSS_BRDG_CTL_INM(m)      \
        in_dword_masked(HWIO_DEMSS_BRDG_CTL_ADDR, m)
#define HWIO_DEMSS_BRDG_CTL_OUT(v)      \
        out_dword(HWIO_DEMSS_BRDG_CTL_ADDR,v)
#define HWIO_DEMSS_BRDG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEMSS_BRDG_CTL_ADDR,m,v,HWIO_DEMSS_BRDG_CTL_IN)
#define HWIO_DEMSS_BRDG_CTL_DIS_CGC_ON_XFER_EN_BMSK                                                0x2
#define HWIO_DEMSS_BRDG_CTL_DIS_CGC_ON_XFER_EN_SHFT                                                0x1
#define HWIO_DEMSS_BRDG_CTL_EN_DONE_EVENT_BMSK                                                     0x1
#define HWIO_DEMSS_BRDG_CTL_EN_DONE_EVENT_SHFT                                                     0x0

#define HWIO_DEMSS_BRDG_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00032098)
#define HWIO_DEMSS_BRDG_STATUS_RMSK                                                               0x1f
#define HWIO_DEMSS_BRDG_STATUS_IN          \
        in_dword_masked(HWIO_DEMSS_BRDG_STATUS_ADDR, HWIO_DEMSS_BRDG_STATUS_RMSK)
#define HWIO_DEMSS_BRDG_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEMSS_BRDG_STATUS_ADDR, m)
#define HWIO_DEMSS_BRDG_STATUS_BRDG_STATUS_BMSK                                                   0x1f
#define HWIO_DEMSS_BRDG_STATUS_BRDG_STATUS_SHFT                                                    0x0

#define HWIO_DEMSS_BRDG_CLEAR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003209c)
#define HWIO_DEMSS_BRDG_CLEAR_RMSK                                                                0x1f
#define HWIO_DEMSS_BRDG_CLEAR_OUT(v)      \
        out_dword(HWIO_DEMSS_BRDG_CLEAR_ADDR,v)
#define HWIO_DEMSS_BRDG_CLEAR_CLEAR_BMSK                                                          0x1f
#define HWIO_DEMSS_BRDG_CLEAR_CLEAR_SHFT                                                           0x0

#define HWIO_QLIC_TASK_FIFO_START_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00033000)
#define HWIO_QLIC_TASK_FIFO_START_RMSK                                                      0xfffffffc
#define HWIO_QLIC_TASK_FIFO_START_IN          \
        in_dword_masked(HWIO_QLIC_TASK_FIFO_START_ADDR, HWIO_QLIC_TASK_FIFO_START_RMSK)
#define HWIO_QLIC_TASK_FIFO_START_INM(m)      \
        in_dword_masked(HWIO_QLIC_TASK_FIFO_START_ADDR, m)
#define HWIO_QLIC_TASK_FIFO_START_OUT(v)      \
        out_dword(HWIO_QLIC_TASK_FIFO_START_ADDR,v)
#define HWIO_QLIC_TASK_FIFO_START_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_TASK_FIFO_START_ADDR,m,v,HWIO_QLIC_TASK_FIFO_START_IN)
#define HWIO_QLIC_TASK_FIFO_START_TASK_FIFO_BASE_PTR_BMSK                                   0xfffffffc
#define HWIO_QLIC_TASK_FIFO_START_TASK_FIFO_BASE_PTR_SHFT                                          0x2

#define HWIO_QLIC_TASK_FIFO_END_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00033004)
#define HWIO_QLIC_TASK_FIFO_END_RMSK                                                        0xfffffffc
#define HWIO_QLIC_TASK_FIFO_END_IN          \
        in_dword_masked(HWIO_QLIC_TASK_FIFO_END_ADDR, HWIO_QLIC_TASK_FIFO_END_RMSK)
#define HWIO_QLIC_TASK_FIFO_END_INM(m)      \
        in_dword_masked(HWIO_QLIC_TASK_FIFO_END_ADDR, m)
#define HWIO_QLIC_TASK_FIFO_END_OUT(v)      \
        out_dword(HWIO_QLIC_TASK_FIFO_END_ADDR,v)
#define HWIO_QLIC_TASK_FIFO_END_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_TASK_FIFO_END_ADDR,m,v,HWIO_QLIC_TASK_FIFO_END_IN)
#define HWIO_QLIC_TASK_FIFO_END_TASK_FIFO_END_PTR_BMSK                                      0xfffffffc
#define HWIO_QLIC_TASK_FIFO_END_TASK_FIFO_END_PTR_SHFT                                             0x2

#define HWIO_QLIC_TASK_WR_PTR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00033008)
#define HWIO_QLIC_TASK_WR_PTR_RMSK                                                          0xfffffffc
#define HWIO_QLIC_TASK_WR_PTR_IN          \
        in_dword_masked(HWIO_QLIC_TASK_WR_PTR_ADDR, HWIO_QLIC_TASK_WR_PTR_RMSK)
#define HWIO_QLIC_TASK_WR_PTR_INM(m)      \
        in_dword_masked(HWIO_QLIC_TASK_WR_PTR_ADDR, m)
#define HWIO_QLIC_TASK_WR_PTR_OUT(v)      \
        out_dword(HWIO_QLIC_TASK_WR_PTR_ADDR,v)
#define HWIO_QLIC_TASK_WR_PTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_TASK_WR_PTR_ADDR,m,v,HWIO_QLIC_TASK_WR_PTR_IN)
#define HWIO_QLIC_TASK_WR_PTR_TASK_WR_PTR_BMSK                                              0xfffffffc
#define HWIO_QLIC_TASK_WR_PTR_TASK_WR_PTR_SHFT                                                     0x2

#define HWIO_QLIC_TASK_RD_PTR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003300c)
#define HWIO_QLIC_TASK_RD_PTR_RMSK                                                          0xfffffffc
#define HWIO_QLIC_TASK_RD_PTR_IN          \
        in_dword_masked(HWIO_QLIC_TASK_RD_PTR_ADDR, HWIO_QLIC_TASK_RD_PTR_RMSK)
#define HWIO_QLIC_TASK_RD_PTR_INM(m)      \
        in_dword_masked(HWIO_QLIC_TASK_RD_PTR_ADDR, m)
#define HWIO_QLIC_TASK_RD_PTR_OUT(v)      \
        out_dword(HWIO_QLIC_TASK_RD_PTR_ADDR,v)
#define HWIO_QLIC_TASK_RD_PTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_TASK_RD_PTR_ADDR,m,v,HWIO_QLIC_TASK_RD_PTR_IN)
#define HWIO_QLIC_TASK_RD_PTR_TASK_RD_PTR_BMSK                                              0xfffffffc
#define HWIO_QLIC_TASK_RD_PTR_TASK_RD_PTR_SHFT                                                     0x2

#define HWIO_QLIC_CTL_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x00033010)
#define HWIO_QLIC_CTL_RMSK                                                                         0x3
#define HWIO_QLIC_CTL_IN          \
        in_dword_masked(HWIO_QLIC_CTL_ADDR, HWIO_QLIC_CTL_RMSK)
#define HWIO_QLIC_CTL_INM(m)      \
        in_dword_masked(HWIO_QLIC_CTL_ADDR, m)
#define HWIO_QLIC_CTL_OUT(v)      \
        out_dword(HWIO_QLIC_CTL_ADDR,v)
#define HWIO_QLIC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_CTL_ADDR,m,v,HWIO_QLIC_CTL_IN)
#define HWIO_QLIC_CTL_QLIC_EN_BMSK                                                                 0x2
#define HWIO_QLIC_CTL_QLIC_EN_SHFT                                                                 0x1
#define HWIO_QLIC_CTL_QLIC_CLR_BMSK                                                                0x1
#define HWIO_QLIC_CTL_QLIC_CLR_SHFT                                                                0x0

#define HWIO_QLIC_TASK_STATUS_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033014)
#define HWIO_QLIC_TASK_STATUS_RD_RMSK                                                       0xfffffffc
#define HWIO_QLIC_TASK_STATUS_RD_IN          \
        in_dword_masked(HWIO_QLIC_TASK_STATUS_RD_ADDR, HWIO_QLIC_TASK_STATUS_RD_RMSK)
#define HWIO_QLIC_TASK_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_QLIC_TASK_STATUS_RD_ADDR, m)
#define HWIO_QLIC_TASK_STATUS_RD_TASK_PROC_PTR_BMSK                                         0xfffffffc
#define HWIO_QLIC_TASK_STATUS_RD_TASK_PROC_PTR_SHFT                                                0x2

#define HWIO_QLIC_ENGINE_IIR_SCALE_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00033018)
#define HWIO_QLIC_ENGINE_IIR_SCALE_RMSK                                                            0xf
#define HWIO_QLIC_ENGINE_IIR_SCALE_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_IIR_SCALE_ADDR, HWIO_QLIC_ENGINE_IIR_SCALE_RMSK)
#define HWIO_QLIC_ENGINE_IIR_SCALE_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_IIR_SCALE_ADDR, m)
#define HWIO_QLIC_ENGINE_IIR_SCALE_OUT(v)      \
        out_dword(HWIO_QLIC_ENGINE_IIR_SCALE_ADDR,v)
#define HWIO_QLIC_ENGINE_IIR_SCALE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ENGINE_IIR_SCALE_ADDR,m,v,HWIO_QLIC_ENGINE_IIR_SCALE_IN)
#define HWIO_QLIC_ENGINE_IIR_SCALE_IIR_SCALE_BMSK                                                  0xf
#define HWIO_QLIC_ENGINE_IIR_SCALE_IIR_SCALE_SHFT                                                  0x0

#define HWIO_QLIC_ENGINE_NORM_SECn_RD_ADDR(n)                                               (MODEM_TOP_REG_BASE      + 0x0003301c + 0x4 * (n))
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_RMSK                                                       0x3ff
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_MAXn                                                           9
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_INI(n)        \
        in_dword_masked(HWIO_QLIC_ENGINE_NORM_SECn_RD_ADDR(n), HWIO_QLIC_ENGINE_NORM_SECn_RD_RMSK)
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_QLIC_ENGINE_NORM_SECn_RD_ADDR(n), mask)
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_NORM_VAL_BMSK                                              0x3ff
#define HWIO_QLIC_ENGINE_NORM_SECn_RD_NORM_VAL_SHFT                                                0x0

#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_ADDR(n)                                              (MODEM_TOP_REG_BASE      + 0x00033044 + 0x4 * (n))
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_RMSK                                                     0x7fff
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_MAXn                                                          9
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_INI(n)        \
        in_dword_masked(HWIO_QLIC_ENGINE_NOISE_SECn_RD_ADDR(n), HWIO_QLIC_ENGINE_NOISE_SECn_RD_RMSK)
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_QLIC_ENGINE_NOISE_SECn_RD_ADDR(n), mask)
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_NOISE_VAL_BMSK                                           0x7fff
#define HWIO_QLIC_ENGINE_NOISE_SECn_RD_NOISE_VAL_SHFT                                              0x0

#define HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0003306c)
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_RMSK                                                         0x7fc
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDR, HWIO_QLIC_ENGINE_O_RAM_ADDR_RMSK)
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDR, m)
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_OUT(v)      \
        out_dword(HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDR,v)
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDR,m,v,HWIO_QLIC_ENGINE_O_RAM_ADDR_IN)
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDRESS_BMSK                                                 0x7fc
#define HWIO_QLIC_ENGINE_O_RAM_ADDR_ADDRESS_SHFT                                                   0x2

#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00033070)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RMSK                                             0x7fff7fff
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_ADDR, HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RMSK)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_ADDR, m)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RAM_DATA3_BMSK                                   0x7fff0000
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RAM_DATA3_SHFT                                         0x10
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RAM_DATA2_BMSK                                       0x7fff
#define HWIO_QLIC_ENGINE_O_RAM_DATA_MSB_RD_RAM_DATA2_SHFT                                          0x0

#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00033074)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RMSK                                             0x7fff7fff
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_ADDR, HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RMSK)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_ADDR, m)
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RAM_DATA1_BMSK                                   0x7fff0000
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RAM_DATA1_SHFT                                         0x10
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RAM_DATA0_BMSK                                       0x7fff
#define HWIO_QLIC_ENGINE_O_RAM_DATA_LSB_RD_RAM_DATA0_SHFT                                          0x0

#define HWIO_QLIC_STATE_FW_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00033080)
#define HWIO_QLIC_STATE_FW_RMSK                                                                   0xf0
#define HWIO_QLIC_STATE_FW_IN          \
        in_dword_masked(HWIO_QLIC_STATE_FW_ADDR, HWIO_QLIC_STATE_FW_RMSK)
#define HWIO_QLIC_STATE_FW_INM(m)      \
        in_dword_masked(HWIO_QLIC_STATE_FW_ADDR, m)
#define HWIO_QLIC_STATE_FW_TASK_CTL_STATE_BMSK                                                    0xf0
#define HWIO_QLIC_STATE_FW_TASK_CTL_STATE_SHFT                                                     0x4

#define HWIO_QLIC_TEST_CONFIG_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00033084)
#define HWIO_QLIC_TEST_CONFIG_RMSK                                                                0x7f
#define HWIO_QLIC_TEST_CONFIG_IN          \
        in_dword_masked(HWIO_QLIC_TEST_CONFIG_ADDR, HWIO_QLIC_TEST_CONFIG_RMSK)
#define HWIO_QLIC_TEST_CONFIG_INM(m)      \
        in_dword_masked(HWIO_QLIC_TEST_CONFIG_ADDR, m)
#define HWIO_QLIC_TEST_CONFIG_OUT(v)      \
        out_dword(HWIO_QLIC_TEST_CONFIG_ADDR,v)
#define HWIO_QLIC_TEST_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_TEST_CONFIG_ADDR,m,v,HWIO_QLIC_TEST_CONFIG_IN)
#define HWIO_QLIC_TEST_CONFIG_DBG_EN_BMSK                                                         0x40
#define HWIO_QLIC_TEST_CONFIG_DBG_EN_SHFT                                                          0x6
#define HWIO_QLIC_TEST_CONFIG_TESTBUS_SEL_BMSK                                                    0x3f
#define HWIO_QLIC_TEST_CONFIG_TESTBUS_SEL_SHFT                                                     0x0

#define HWIO_QLIC_TESTBUS_FW_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00033088)
#define HWIO_QLIC_TESTBUS_FW_RMSK                                                           0xffffffff
#define HWIO_QLIC_TESTBUS_FW_IN          \
        in_dword_masked(HWIO_QLIC_TESTBUS_FW_ADDR, HWIO_QLIC_TESTBUS_FW_RMSK)
#define HWIO_QLIC_TESTBUS_FW_INM(m)      \
        in_dword_masked(HWIO_QLIC_TESTBUS_FW_ADDR, m)
#define HWIO_QLIC_TESTBUS_FW_TESTBUS_BMSK                                                   0xffffffff
#define HWIO_QLIC_TESTBUS_FW_TESTBUS_SHFT                                                          0x0

#define HWIO_QLIC_MTI_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00033400)
#define HWIO_QLIC_MTI_CTL_RMSK                                                                 0xfffff
#define HWIO_QLIC_MTI_CTL_OUT(v)      \
        out_dword(HWIO_QLIC_MTI_CTL_ADDR,v)
#define HWIO_QLIC_MTI_CTL_MTI_ADDR_BMSK                                                        0xffe00
#define HWIO_QLIC_MTI_CTL_MTI_ADDR_SHFT                                                            0x9
#define HWIO_QLIC_MTI_CTL_COMBRAM1_EN_BMSK                                                       0x100
#define HWIO_QLIC_MTI_CTL_COMBRAM1_EN_SHFT                                                         0x8
#define HWIO_QLIC_MTI_CTL_COMBRAM0_EN_BMSK                                                        0x80
#define HWIO_QLIC_MTI_CTL_COMBRAM0_EN_SHFT                                                         0x7
#define HWIO_QLIC_MTI_CTL_SECRAM_EN_BMSK                                                          0x40
#define HWIO_QLIC_MTI_CTL_SECRAM_EN_SHFT                                                           0x6
#define HWIO_QLIC_MTI_CTL_O_RAM_EN_BMSK                                                           0x20
#define HWIO_QLIC_MTI_CTL_O_RAM_EN_SHFT                                                            0x5
#define HWIO_QLIC_MTI_CTL_FERAM1_EN_BMSK                                                          0x10
#define HWIO_QLIC_MTI_CTL_FERAM1_EN_SHFT                                                           0x4
#define HWIO_QLIC_MTI_CTL_FERAM0_EN_BMSK                                                           0x8
#define HWIO_QLIC_MTI_CTL_FERAM0_EN_SHFT                                                           0x3
#define HWIO_QLIC_MTI_CTL_MTI_WE_BMSK                                                              0x4
#define HWIO_QLIC_MTI_CTL_MTI_WE_SHFT                                                              0x2
#define HWIO_QLIC_MTI_CTL_MTI_OE_BMSK                                                              0x2
#define HWIO_QLIC_MTI_CTL_MTI_OE_SHFT                                                              0x1
#define HWIO_QLIC_MTI_CTL_MTI_TE_BMSK                                                              0x1
#define HWIO_QLIC_MTI_CTL_MTI_TE_SHFT                                                              0x0

#define HWIO_QLIC_FERAM0_WORD0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033404)
#define HWIO_QLIC_FERAM0_WORD0_RMSK                                                           0xffffff
#define HWIO_QLIC_FERAM0_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD0_ADDR, HWIO_QLIC_FERAM0_WORD0_RMSK)
#define HWIO_QLIC_FERAM0_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD0_ADDR, m)
#define HWIO_QLIC_FERAM0_WORD0_FERAM0_WORD0_BMSK                                              0xffffff
#define HWIO_QLIC_FERAM0_WORD0_FERAM0_WORD0_SHFT                                                   0x0

#define HWIO_QLIC_FERAM0_WORD1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033408)
#define HWIO_QLIC_FERAM0_WORD1_RMSK                                                           0xffffff
#define HWIO_QLIC_FERAM0_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD1_ADDR, HWIO_QLIC_FERAM0_WORD1_RMSK)
#define HWIO_QLIC_FERAM0_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD1_ADDR, m)
#define HWIO_QLIC_FERAM0_WORD1_FERAM0_WORD1_BMSK                                              0xffffff
#define HWIO_QLIC_FERAM0_WORD1_FERAM0_WORD1_SHFT                                                   0x0

#define HWIO_QLIC_FERAM1_WORD0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003340c)
#define HWIO_QLIC_FERAM1_WORD0_RMSK                                                           0xffffff
#define HWIO_QLIC_FERAM1_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD0_ADDR, HWIO_QLIC_FERAM1_WORD0_RMSK)
#define HWIO_QLIC_FERAM1_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD0_ADDR, m)
#define HWIO_QLIC_FERAM1_WORD0_FERAM1_WORD0_BMSK                                              0xffffff
#define HWIO_QLIC_FERAM1_WORD0_FERAM1_WORD0_SHFT                                                   0x0

#define HWIO_QLIC_FERAM1_WORD1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033410)
#define HWIO_QLIC_FERAM1_WORD1_RMSK                                                           0xffffff
#define HWIO_QLIC_FERAM1_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD1_ADDR, HWIO_QLIC_FERAM1_WORD1_RMSK)
#define HWIO_QLIC_FERAM1_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD1_ADDR, m)
#define HWIO_QLIC_FERAM1_WORD1_FERAM1_WORD1_BMSK                                              0xffffff
#define HWIO_QLIC_FERAM1_WORD1_FERAM1_WORD1_SHFT                                                   0x0

#define HWIO_QLIC_OMGRAM_WORD0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033414)
#define HWIO_QLIC_OMGRAM_WORD0_RMSK                                                         0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD0_ADDR, HWIO_QLIC_OMGRAM_WORD0_RMSK)
#define HWIO_QLIC_OMGRAM_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD0_ADDR, m)
#define HWIO_QLIC_OMGRAM_WORD0_O_RAM_WORD0_BMSK                                             0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD0_O_RAM_WORD0_SHFT                                                    0x0

#define HWIO_QLIC_OMGRAM_WORD1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033418)
#define HWIO_QLIC_OMGRAM_WORD1_RMSK                                                         0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD1_ADDR, HWIO_QLIC_OMGRAM_WORD1_RMSK)
#define HWIO_QLIC_OMGRAM_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD1_ADDR, m)
#define HWIO_QLIC_OMGRAM_WORD1_O_RAM_WORD1_BMSK                                             0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD1_O_RAM_WORD1_SHFT                                                    0x0

#define HWIO_QLIC_SECRAM_WORD0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003341c)
#define HWIO_QLIC_SECRAM_WORD0_RMSK                                                         0xffffffff
#define HWIO_QLIC_SECRAM_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD0_ADDR, HWIO_QLIC_SECRAM_WORD0_RMSK)
#define HWIO_QLIC_SECRAM_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD0_ADDR, m)
#define HWIO_QLIC_SECRAM_WORD0_SECRAM_WORD0_BMSK                                            0xffffffff
#define HWIO_QLIC_SECRAM_WORD0_SECRAM_WORD0_SHFT                                                   0x0

#define HWIO_QLIC_SECRAM_WORD1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033420)
#define HWIO_QLIC_SECRAM_WORD1_RMSK                                                         0xffffffff
#define HWIO_QLIC_SECRAM_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD1_ADDR, HWIO_QLIC_SECRAM_WORD1_RMSK)
#define HWIO_QLIC_SECRAM_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD1_ADDR, m)
#define HWIO_QLIC_SECRAM_WORD1_SECRAM_WORD1_BMSK                                            0xffffffff
#define HWIO_QLIC_SECRAM_WORD1_SECRAM_WORD1_SHFT                                                   0x0

#define HWIO_QLIC_SECRAM_WORD2_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00033424)
#define HWIO_QLIC_SECRAM_WORD2_RMSK                                                         0xffffffff
#define HWIO_QLIC_SECRAM_WORD2_IN          \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD2_ADDR, HWIO_QLIC_SECRAM_WORD2_RMSK)
#define HWIO_QLIC_SECRAM_WORD2_INM(m)      \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD2_ADDR, m)
#define HWIO_QLIC_SECRAM_WORD2_SECRAM_WORD1_BMSK                                            0xffffffff
#define HWIO_QLIC_SECRAM_WORD2_SECRAM_WORD1_SHFT                                                   0x0

#define HWIO_QLIC_COMBRAM0_WORD0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033428)
#define HWIO_QLIC_COMBRAM0_WORD0_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD0_ADDR, HWIO_QLIC_COMBRAM0_WORD0_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD0_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD0_COMBRAM0_WORD0_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD0_COMBRAM0_WORD0_SHFT                                               0x0

#define HWIO_QLIC_COMBRAM0_WORD1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003342c)
#define HWIO_QLIC_COMBRAM0_WORD1_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD1_ADDR, HWIO_QLIC_COMBRAM0_WORD1_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD1_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD1_COMBRAM0_WORD1_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD1_COMBRAM0_WORD1_SHFT                                               0x0

#define HWIO_QLIC_COMBRAM0_WORD2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033430)
#define HWIO_QLIC_COMBRAM0_WORD2_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD2_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD2_ADDR, HWIO_QLIC_COMBRAM0_WORD2_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD2_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD2_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD2_COMBRAM0_WORD2_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD2_COMBRAM0_WORD2_SHFT                                               0x0

#define HWIO_QLIC_COMBRAM1_WORD0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033434)
#define HWIO_QLIC_COMBRAM1_WORD0_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD0_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD0_ADDR, HWIO_QLIC_COMBRAM1_WORD0_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD0_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD0_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD0_COMBRAM1_WORD0_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD0_COMBRAM1_WORD0_SHFT                                               0x0

#define HWIO_QLIC_COMBRAM1_WORD1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033438)
#define HWIO_QLIC_COMBRAM1_WORD1_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD1_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD1_ADDR, HWIO_QLIC_COMBRAM1_WORD1_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD1_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD1_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD1_COMBRAM1_WORD1_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD1_COMBRAM1_WORD1_SHFT                                               0x0

#define HWIO_QLIC_COMBRAM1_WORD2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003343c)
#define HWIO_QLIC_COMBRAM1_WORD2_RMSK                                                       0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD2_IN          \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD2_ADDR, HWIO_QLIC_COMBRAM1_WORD2_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD2_INM(m)      \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD2_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD2_COMBRAM1_WORD2_BMSK                                        0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD2_COMBRAM1_WORD2_SHFT                                               0x0

#define HWIO_QLIC_STATE_SW_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00033440)
#define HWIO_QLIC_STATE_SW_RMSK                                                                   0xf0
#define HWIO_QLIC_STATE_SW_IN          \
        in_dword_masked(HWIO_QLIC_STATE_SW_ADDR, HWIO_QLIC_STATE_SW_RMSK)
#define HWIO_QLIC_STATE_SW_INM(m)      \
        in_dword_masked(HWIO_QLIC_STATE_SW_ADDR, m)
#define HWIO_QLIC_STATE_SW_TASK_CTL_STATE_BMSK                                                    0xf0
#define HWIO_QLIC_STATE_SW_TASK_CTL_STATE_SHFT                                                     0x4

#define HWIO_QLIC_TESTBUS_SW_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0003344c)
#define HWIO_QLIC_TESTBUS_SW_RMSK                                                           0xffffffff
#define HWIO_QLIC_TESTBUS_SW_IN          \
        in_dword_masked(HWIO_QLIC_TESTBUS_SW_ADDR, HWIO_QLIC_TESTBUS_SW_RMSK)
#define HWIO_QLIC_TESTBUS_SW_INM(m)      \
        in_dword_masked(HWIO_QLIC_TESTBUS_SW_ADDR, m)
#define HWIO_QLIC_TESTBUS_SW_TESTBUS_BMSK                                                   0xffffffff
#define HWIO_QLIC_TESTBUS_SW_TESTBUS_SHFT                                                          0x0

#define HWIO_QLIC_FE_TASK_WORD_0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033800)
#define HWIO_QLIC_FE_TASK_WORD_0_RMSK                                                       0xe003ffff
#define HWIO_QLIC_FE_TASK_WORD_0_IN          \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_0_ADDR, HWIO_QLIC_FE_TASK_WORD_0_RMSK)
#define HWIO_QLIC_FE_TASK_WORD_0_INM(m)      \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_0_ADDR, m)
#define HWIO_QLIC_FE_TASK_WORD_0_OUT(v)      \
        out_dword(HWIO_QLIC_FE_TASK_WORD_0_ADDR,v)
#define HWIO_QLIC_FE_TASK_WORD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_FE_TASK_WORD_0_ADDR,m,v,HWIO_QLIC_FE_TASK_WORD_0_IN)
#define HWIO_QLIC_FE_TASK_WORD_0_TASK_TYPE_BMSK                                             0xc0000000
#define HWIO_QLIC_FE_TASK_WORD_0_TASK_TYPE_SHFT                                                   0x1e
#define HWIO_QLIC_FE_TASK_WORD_0_TASK_DONE_INT_EN_BMSK                                      0x20000000
#define HWIO_QLIC_FE_TASK_WORD_0_TASK_DONE_INT_EN_SHFT                                            0x1d
#define HWIO_QLIC_FE_TASK_WORD_0_FIRST_FE_SUBTASK_BMSK                                         0x20000
#define HWIO_QLIC_FE_TASK_WORD_0_FIRST_FE_SUBTASK_SHFT                                            0x11
#define HWIO_QLIC_FE_TASK_WORD_0_LAST_FE_SUBTASK_BMSK                                          0x10000
#define HWIO_QLIC_FE_TASK_WORD_0_LAST_FE_SUBTASK_SHFT                                             0x10
#define HWIO_QLIC_FE_TASK_WORD_0_IMMED_TRIG_BMSK                                                0x8000
#define HWIO_QLIC_FE_TASK_WORD_0_IMMED_TRIG_SHFT                                                   0xf
#define HWIO_QLIC_FE_TASK_WORD_0_ACTION_TIME_BMSK                                               0x7fff
#define HWIO_QLIC_FE_TASK_WORD_0_ACTION_TIME_SHFT                                                  0x0

#define HWIO_QLIC_FE_TASK_WORD_1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033804)
#define HWIO_QLIC_FE_TASK_WORD_1_RMSK                                                          0x37fff
#define HWIO_QLIC_FE_TASK_WORD_1_IN          \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_1_ADDR, HWIO_QLIC_FE_TASK_WORD_1_RMSK)
#define HWIO_QLIC_FE_TASK_WORD_1_INM(m)      \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_1_ADDR, m)
#define HWIO_QLIC_FE_TASK_WORD_1_OUT(v)      \
        out_dword(HWIO_QLIC_FE_TASK_WORD_1_ADDR,v)
#define HWIO_QLIC_FE_TASK_WORD_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_FE_TASK_WORD_1_ADDR,m,v,HWIO_QLIC_FE_TASK_WORD_1_IN)
#define HWIO_QLIC_FE_TASK_WORD_1_ANT_SEL_BMSK                                                  0x30000
#define HWIO_QLIC_FE_TASK_WORD_1_ANT_SEL_SHFT                                                     0x10
#define HWIO_QLIC_FE_TASK_WORD_1_SSRV_ADDR_BMSK                                                 0x7fff
#define HWIO_QLIC_FE_TASK_WORD_1_SSRV_ADDR_SHFT                                                    0x0

#define HWIO_QLIC_FE_TASK_WORD_2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033808)
#define HWIO_QLIC_FE_TASK_WORD_2_RMSK                                                        0x7ff07ff
#define HWIO_QLIC_FE_TASK_WORD_2_IN          \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_2_ADDR, HWIO_QLIC_FE_TASK_WORD_2_RMSK)
#define HWIO_QLIC_FE_TASK_WORD_2_INM(m)      \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_2_ADDR, m)
#define HWIO_QLIC_FE_TASK_WORD_2_OUT(v)      \
        out_dword(HWIO_QLIC_FE_TASK_WORD_2_ADDR,v)
#define HWIO_QLIC_FE_TASK_WORD_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_FE_TASK_WORD_2_ADDR,m,v,HWIO_QLIC_FE_TASK_WORD_2_IN)
#define HWIO_QLIC_FE_TASK_WORD_2_PRM_ANT_WEIGHT_I_BMSK                                       0x7ff0000
#define HWIO_QLIC_FE_TASK_WORD_2_PRM_ANT_WEIGHT_I_SHFT                                            0x10
#define HWIO_QLIC_FE_TASK_WORD_2_PRM_ANT_WEIGHT_Q_BMSK                                           0x7ff
#define HWIO_QLIC_FE_TASK_WORD_2_PRM_ANT_WEIGHT_Q_SHFT                                             0x0

#define HWIO_QLIC_FE_TASK_WORD_3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003380c)
#define HWIO_QLIC_FE_TASK_WORD_3_RMSK                                                        0x7ff07ff
#define HWIO_QLIC_FE_TASK_WORD_3_IN          \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_3_ADDR, HWIO_QLIC_FE_TASK_WORD_3_RMSK)
#define HWIO_QLIC_FE_TASK_WORD_3_INM(m)      \
        in_dword_masked(HWIO_QLIC_FE_TASK_WORD_3_ADDR, m)
#define HWIO_QLIC_FE_TASK_WORD_3_OUT(v)      \
        out_dword(HWIO_QLIC_FE_TASK_WORD_3_ADDR,v)
#define HWIO_QLIC_FE_TASK_WORD_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_FE_TASK_WORD_3_ADDR,m,v,HWIO_QLIC_FE_TASK_WORD_3_IN)
#define HWIO_QLIC_FE_TASK_WORD_3_ALT_ANT_WEIGHT_I_BMSK                                       0x7ff0000
#define HWIO_QLIC_FE_TASK_WORD_3_ALT_ANT_WEIGHT_I_SHFT                                            0x10
#define HWIO_QLIC_FE_TASK_WORD_3_ALT_ANT_WEIGHT_Q_BMSK                                           0x7ff
#define HWIO_QLIC_FE_TASK_WORD_3_ALT_ANT_WEIGHT_Q_SHFT                                             0x0

#define HWIO_QLIC_ENGINE_TASK_WORD_0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00033810)
#define HWIO_QLIC_ENGINE_TASK_WORD_0_RMSK                                                   0xf87fc7ff
#define HWIO_QLIC_ENGINE_TASK_WORD_0_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_TASK_WORD_0_ADDR, HWIO_QLIC_ENGINE_TASK_WORD_0_RMSK)
#define HWIO_QLIC_ENGINE_TASK_WORD_0_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_TASK_WORD_0_ADDR, m)
#define HWIO_QLIC_ENGINE_TASK_WORD_0_OUT(v)      \
        out_dword(HWIO_QLIC_ENGINE_TASK_WORD_0_ADDR,v)
#define HWIO_QLIC_ENGINE_TASK_WORD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ENGINE_TASK_WORD_0_ADDR,m,v,HWIO_QLIC_ENGINE_TASK_WORD_0_IN)
#define HWIO_QLIC_ENGINE_TASK_WORD_0_TASK_TYPE_BMSK                                         0xc0000000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_TASK_TYPE_SHFT                                               0x1e
#define HWIO_QLIC_ENGINE_TASK_WORD_0_TASK_DONE_INT_EN_BMSK                                  0x20000000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_TASK_DONE_INT_EN_SHFT                                        0x1d
#define HWIO_QLIC_ENGINE_TASK_WORD_0_QLIC_DISABLE_BMSK                                      0x10000000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_QLIC_DISABLE_SHFT                                            0x1c
#define HWIO_QLIC_ENGINE_TASK_WORD_0_SECTOR_INIT_BMSK                                        0x8000000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_SECTOR_INIT_SHFT                                             0x1b
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PILOT512_DISABLE_BMSK                                    0x400000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PILOT512_DISABLE_SHFT                                        0x16
#define HWIO_QLIC_ENGINE_TASK_WORD_0_QOF_FN_BMSK                                              0x300000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_QOF_FN_SHFT                                                  0x14
#define HWIO_QLIC_ENGINE_TASK_WORD_0_SECTOR_ID_BMSK                                            0xf0000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_SECTOR_ID_SHFT                                               0x10
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PN_TIME_BMSK                                               0xc000
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PN_TIME_SHFT                                                  0xe
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PN_ADDR_BMSK                                                0x7ff
#define HWIO_QLIC_ENGINE_TASK_WORD_0_PN_ADDR_SHFT                                                  0x0

#define HWIO_QLIC_ENGINE_TASK_WORD_1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00033814)
#define HWIO_QLIC_ENGINE_TASK_WORD_1_RMSK                                                   0x83ff7fff
#define HWIO_QLIC_ENGINE_TASK_WORD_1_IN          \
        in_dword_masked(HWIO_QLIC_ENGINE_TASK_WORD_1_ADDR, HWIO_QLIC_ENGINE_TASK_WORD_1_RMSK)
#define HWIO_QLIC_ENGINE_TASK_WORD_1_INM(m)      \
        in_dword_masked(HWIO_QLIC_ENGINE_TASK_WORD_1_ADDR, m)
#define HWIO_QLIC_ENGINE_TASK_WORD_1_OUT(v)      \
        out_dword(HWIO_QLIC_ENGINE_TASK_WORD_1_ADDR,v)
#define HWIO_QLIC_ENGINE_TASK_WORD_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ENGINE_TASK_WORD_1_ADDR,m,v,HWIO_QLIC_ENGINE_TASK_WORD_1_IN)
#define HWIO_QLIC_ENGINE_TASK_WORD_1_FW_EN_BMSK                                             0x80000000
#define HWIO_QLIC_ENGINE_TASK_WORD_1_FW_EN_SHFT                                                   0x1f
#define HWIO_QLIC_ENGINE_TASK_WORD_1_NORM_VAL_BMSK                                           0x3ff0000
#define HWIO_QLIC_ENGINE_TASK_WORD_1_NORM_VAL_SHFT                                                0x10
#define HWIO_QLIC_ENGINE_TASK_WORD_1_BIAS_VAL_BMSK                                              0x7fff
#define HWIO_QLIC_ENGINE_TASK_WORD_1_BIAS_VAL_SHFT                                                 0x0

#define HWIO_QLIC_BE_TASK_WORD_0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033820)
#define HWIO_QLIC_BE_TASK_WORD_0_RMSK                                                       0xe00fc000
#define HWIO_QLIC_BE_TASK_WORD_0_IN          \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_0_ADDR, HWIO_QLIC_BE_TASK_WORD_0_RMSK)
#define HWIO_QLIC_BE_TASK_WORD_0_INM(m)      \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_0_ADDR, m)
#define HWIO_QLIC_BE_TASK_WORD_0_OUT(v)      \
        out_dword(HWIO_QLIC_BE_TASK_WORD_0_ADDR,v)
#define HWIO_QLIC_BE_TASK_WORD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_BE_TASK_WORD_0_ADDR,m,v,HWIO_QLIC_BE_TASK_WORD_0_IN)
#define HWIO_QLIC_BE_TASK_WORD_0_TASK_TYPE_BMSK                                             0xc0000000
#define HWIO_QLIC_BE_TASK_WORD_0_TASK_TYPE_SHFT                                                   0x1e
#define HWIO_QLIC_BE_TASK_WORD_0_TASK_DONE_INT_EN_BMSK                                      0x20000000
#define HWIO_QLIC_BE_TASK_WORD_0_TASK_DONE_INT_EN_SHFT                                            0x1d
#define HWIO_QLIC_BE_TASK_WORD_0_SEC_ID_BMSK                                                   0xf0000
#define HWIO_QLIC_BE_TASK_WORD_0_SEC_ID_SHFT                                                      0x10
#define HWIO_QLIC_BE_TASK_WORD_0_PN_TIME_BMSK                                                   0xc000
#define HWIO_QLIC_BE_TASK_WORD_0_PN_TIME_SHFT                                                      0xe

#define HWIO_QLIC_BE_TASK_WORD_1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033824)
#define HWIO_QLIC_BE_TASK_WORD_1_RMSK                                                          0x20fff
#define HWIO_QLIC_BE_TASK_WORD_1_IN          \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_1_ADDR, HWIO_QLIC_BE_TASK_WORD_1_RMSK)
#define HWIO_QLIC_BE_TASK_WORD_1_INM(m)      \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_1_ADDR, m)
#define HWIO_QLIC_BE_TASK_WORD_1_OUT(v)      \
        out_dword(HWIO_QLIC_BE_TASK_WORD_1_ADDR,v)
#define HWIO_QLIC_BE_TASK_WORD_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_BE_TASK_WORD_1_ADDR,m,v,HWIO_QLIC_BE_TASK_WORD_1_IN)
#define HWIO_QLIC_BE_TASK_WORD_1_DIV_MODE_BMSK                                                 0x20000
#define HWIO_QLIC_BE_TASK_WORD_1_DIV_MODE_SHFT                                                    0x11
#define HWIO_QLIC_BE_TASK_WORD_1_COMB_RAM_ADDR_BMSK                                              0xfff
#define HWIO_QLIC_BE_TASK_WORD_1_COMB_RAM_ADDR_SHFT                                                0x0

#define HWIO_QLIC_BE_TASK_WORD_2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00033828)
#define HWIO_QLIC_BE_TASK_WORD_2_RMSK                                                        0x7ff07ff
#define HWIO_QLIC_BE_TASK_WORD_2_IN          \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_2_ADDR, HWIO_QLIC_BE_TASK_WORD_2_RMSK)
#define HWIO_QLIC_BE_TASK_WORD_2_INM(m)      \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_2_ADDR, m)
#define HWIO_QLIC_BE_TASK_WORD_2_OUT(v)      \
        out_dword(HWIO_QLIC_BE_TASK_WORD_2_ADDR,v)
#define HWIO_QLIC_BE_TASK_WORD_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_BE_TASK_WORD_2_ADDR,m,v,HWIO_QLIC_BE_TASK_WORD_2_IN)
#define HWIO_QLIC_BE_TASK_WORD_2_PRM_ANT_CH_EST_I_BMSK                                       0x7ff0000
#define HWIO_QLIC_BE_TASK_WORD_2_PRM_ANT_CH_EST_I_SHFT                                            0x10
#define HWIO_QLIC_BE_TASK_WORD_2_PRM_ANT_CH_EST_Q_BMSK                                           0x7ff
#define HWIO_QLIC_BE_TASK_WORD_2_PRM_ANT_CH_EST_Q_SHFT                                             0x0

#define HWIO_QLIC_BE_TASK_WORD_3_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003382c)
#define HWIO_QLIC_BE_TASK_WORD_3_RMSK                                                        0x7ff07ff
#define HWIO_QLIC_BE_TASK_WORD_3_IN          \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_3_ADDR, HWIO_QLIC_BE_TASK_WORD_3_RMSK)
#define HWIO_QLIC_BE_TASK_WORD_3_INM(m)      \
        in_dword_masked(HWIO_QLIC_BE_TASK_WORD_3_ADDR, m)
#define HWIO_QLIC_BE_TASK_WORD_3_OUT(v)      \
        out_dword(HWIO_QLIC_BE_TASK_WORD_3_ADDR,v)
#define HWIO_QLIC_BE_TASK_WORD_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_BE_TASK_WORD_3_ADDR,m,v,HWIO_QLIC_BE_TASK_WORD_3_IN)
#define HWIO_QLIC_BE_TASK_WORD_3_ALT_ANT_CH_EST_I_BMSK                                       0x7ff0000
#define HWIO_QLIC_BE_TASK_WORD_3_ALT_ANT_CH_EST_I_SHFT                                            0x10
#define HWIO_QLIC_BE_TASK_WORD_3_ALT_ANT_CH_EST_Q_BMSK                                           0x7ff
#define HWIO_QLIC_BE_TASK_WORD_3_ALT_ANT_CH_EST_Q_SHFT                                             0x0

#define HWIO_QLIC_ERAM_TASK_WORD_0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00033830)
#define HWIO_QLIC_ERAM_TASK_WORD_0_RMSK                                                     0xe000ffff
#define HWIO_QLIC_ERAM_TASK_WORD_0_IN          \
        in_dword_masked(HWIO_QLIC_ERAM_TASK_WORD_0_ADDR, HWIO_QLIC_ERAM_TASK_WORD_0_RMSK)
#define HWIO_QLIC_ERAM_TASK_WORD_0_INM(m)      \
        in_dword_masked(HWIO_QLIC_ERAM_TASK_WORD_0_ADDR, m)
#define HWIO_QLIC_ERAM_TASK_WORD_0_OUT(v)      \
        out_dword(HWIO_QLIC_ERAM_TASK_WORD_0_ADDR,v)
#define HWIO_QLIC_ERAM_TASK_WORD_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ERAM_TASK_WORD_0_ADDR,m,v,HWIO_QLIC_ERAM_TASK_WORD_0_IN)
#define HWIO_QLIC_ERAM_TASK_WORD_0_TASK_TYPE_BMSK                                           0xc0000000
#define HWIO_QLIC_ERAM_TASK_WORD_0_TASK_TYPE_SHFT                                                 0x1e
#define HWIO_QLIC_ERAM_TASK_WORD_0_TASK_DONE_INT_EN_BMSK                                    0x20000000
#define HWIO_QLIC_ERAM_TASK_WORD_0_TASK_DONE_INT_EN_SHFT                                          0x1d
#define HWIO_QLIC_ERAM_TASK_WORD_0_IMMED_TRIG_BMSK                                              0x8000
#define HWIO_QLIC_ERAM_TASK_WORD_0_IMMED_TRIG_SHFT                                                 0xf
#define HWIO_QLIC_ERAM_TASK_WORD_0_ACTION_TIME_BMSK                                             0x7fff
#define HWIO_QLIC_ERAM_TASK_WORD_0_ACTION_TIME_SHFT                                                0x0

#define HWIO_QLIC_ERAM_TASK_WORD_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00033834)
#define HWIO_QLIC_ERAM_TASK_WORD_1_RMSK                                                        0x2ff7f
#define HWIO_QLIC_ERAM_TASK_WORD_1_IN          \
        in_dword_masked(HWIO_QLIC_ERAM_TASK_WORD_1_ADDR, HWIO_QLIC_ERAM_TASK_WORD_1_RMSK)
#define HWIO_QLIC_ERAM_TASK_WORD_1_INM(m)      \
        in_dword_masked(HWIO_QLIC_ERAM_TASK_WORD_1_ADDR, m)
#define HWIO_QLIC_ERAM_TASK_WORD_1_OUT(v)      \
        out_dword(HWIO_QLIC_ERAM_TASK_WORD_1_ADDR,v)
#define HWIO_QLIC_ERAM_TASK_WORD_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_QLIC_ERAM_TASK_WORD_1_ADDR,m,v,HWIO_QLIC_ERAM_TASK_WORD_1_IN)
#define HWIO_QLIC_ERAM_TASK_WORD_1_DIV_MODE_BMSK                                               0x20000
#define HWIO_QLIC_ERAM_TASK_WORD_1_DIV_MODE_SHFT                                                  0x11
#define HWIO_QLIC_ERAM_TASK_WORD_1_CLEAR_LEN_BMSK                                               0xff00
#define HWIO_QLIC_ERAM_TASK_WORD_1_CLEAR_LEN_SHFT                                                  0x8
#define HWIO_QLIC_ERAM_TASK_WORD_1_START_ADDR_BMSK                                                0x7f
#define HWIO_QLIC_ERAM_TASK_WORD_1_START_ADDR_SHFT                                                 0x0

#define HWIO_EDGE_ENABLE_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00034000)
#define HWIO_EDGE_ENABLE_RMSK                                                                      0x1
#define HWIO_EDGE_ENABLE_IN          \
        in_dword_masked(HWIO_EDGE_ENABLE_ADDR, HWIO_EDGE_ENABLE_RMSK)
#define HWIO_EDGE_ENABLE_INM(m)      \
        in_dword_masked(HWIO_EDGE_ENABLE_ADDR, m)
#define HWIO_EDGE_ENABLE_OUT(v)      \
        out_dword(HWIO_EDGE_ENABLE_ADDR,v)
#define HWIO_EDGE_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EDGE_ENABLE_ADDR,m,v,HWIO_EDGE_ENABLE_IN)
#define HWIO_EDGE_ENABLE_ENABLE_BMSK                                                               0x1
#define HWIO_EDGE_ENABLE_ENABLE_SHFT                                                               0x0

#define HWIO_TEST_PT_CTL_RW_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034004)
#define HWIO_TEST_PT_CTL_RW_RMSK                                                                  0x3f
#define HWIO_TEST_PT_CTL_RW_IN          \
        in_dword_masked(HWIO_TEST_PT_CTL_RW_ADDR, HWIO_TEST_PT_CTL_RW_RMSK)
#define HWIO_TEST_PT_CTL_RW_INM(m)      \
        in_dword_masked(HWIO_TEST_PT_CTL_RW_ADDR, m)
#define HWIO_TEST_PT_CTL_RW_OUT(v)      \
        out_dword(HWIO_TEST_PT_CTL_RW_ADDR,v)
#define HWIO_TEST_PT_CTL_RW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TEST_PT_CTL_RW_ADDR,m,v,HWIO_TEST_PT_CTL_RW_IN)
#define HWIO_TEST_PT_CTL_RW_LOG_EN_BMSK                                                           0x20
#define HWIO_TEST_PT_CTL_RW_LOG_EN_SHFT                                                            0x5
#define HWIO_TEST_PT_CTL_RW_BLK_SEL_BMSK                                                          0x10
#define HWIO_TEST_PT_CTL_RW_BLK_SEL_SHFT                                                           0x4
#define HWIO_TEST_PT_CTL_RW_BUS_SEL_BMSK                                                           0xf
#define HWIO_TEST_PT_CTL_RW_BUS_SEL_SHFT                                                           0x0

#define HWIO_ENCRYPT_ACC_RESET_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00034100)
#define HWIO_ENCRYPT_ACC_RESET_RMSK                                                                0x1
#define HWIO_ENCRYPT_ACC_RESET_IN          \
        in_dword_masked(HWIO_ENCRYPT_ACC_RESET_ADDR, HWIO_ENCRYPT_ACC_RESET_RMSK)
#define HWIO_ENCRYPT_ACC_RESET_INM(m)      \
        in_dword_masked(HWIO_ENCRYPT_ACC_RESET_ADDR, m)
#define HWIO_ENCRYPT_ACC_RESET_OUT(v)      \
        out_dword(HWIO_ENCRYPT_ACC_RESET_ADDR,v)
#define HWIO_ENCRYPT_ACC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_ENCRYPT_ACC_RESET_ADDR,m,v,HWIO_ENCRYPT_ACC_RESET_IN)
#define HWIO_ENCRYPT_ACC_RESET_RESET_BMSK                                                          0x1
#define HWIO_ENCRYPT_ACC_RESET_RESET_SHFT                                                          0x0

#define HWIO_ENCRYPT_ACC_CGC_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00034104)
#define HWIO_ENCRYPT_ACC_CGC_CTL_RMSK                                                              0xf
#define HWIO_ENCRYPT_ACC_CGC_CTL_IN          \
        in_dword_masked(HWIO_ENCRYPT_ACC_CGC_CTL_ADDR, HWIO_ENCRYPT_ACC_CGC_CTL_RMSK)
#define HWIO_ENCRYPT_ACC_CGC_CTL_INM(m)      \
        in_dword_masked(HWIO_ENCRYPT_ACC_CGC_CTL_ADDR, m)
#define HWIO_ENCRYPT_ACC_CGC_CTL_OUT(v)      \
        out_dword(HWIO_ENCRYPT_ACC_CGC_CTL_ADDR,v)
#define HWIO_ENCRYPT_ACC_CGC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_ENCRYPT_ACC_CGC_CTL_ADDR,m,v,HWIO_ENCRYPT_ACC_CGC_CTL_IN)
#define HWIO_ENCRYPT_ACC_CGC_CTL_GEA_CGC_SW_EN_BMSK                                                0x8
#define HWIO_ENCRYPT_ACC_CGC_CTL_GEA_CGC_SW_EN_SHFT                                                0x3
#define HWIO_ENCRYPT_ACC_CGC_CTL_GEA_CGC_CTL_BMSK                                                  0x4
#define HWIO_ENCRYPT_ACC_CGC_CTL_GEA_CGC_CTL_SHFT                                                  0x2
#define HWIO_ENCRYPT_ACC_CGC_CTL_A5_CGC_SW_EN_BMSK                                                 0x2
#define HWIO_ENCRYPT_ACC_CGC_CTL_A5_CGC_SW_EN_SHFT                                                 0x1
#define HWIO_ENCRYPT_ACC_CGC_CTL_A5_CGC_CTL_BMSK                                                   0x1
#define HWIO_ENCRYPT_ACC_CGC_CTL_A5_CGC_CTL_SHFT                                                   0x0

#define HWIO_ENCRYPT_ACC_CGC_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00034108)
#define HWIO_ENCRYPT_ACC_CGC_STATUS_RMSK                                                           0xf
#define HWIO_ENCRYPT_ACC_CGC_STATUS_IN          \
        in_dword_masked(HWIO_ENCRYPT_ACC_CGC_STATUS_ADDR, HWIO_ENCRYPT_ACC_CGC_STATUS_RMSK)
#define HWIO_ENCRYPT_ACC_CGC_STATUS_INM(m)      \
        in_dword_masked(HWIO_ENCRYPT_ACC_CGC_STATUS_ADDR, m)
#define HWIO_ENCRYPT_ACC_CGC_STATUS_GEA_CGC_CTL_STATUS_BMSK                                        0x8
#define HWIO_ENCRYPT_ACC_CGC_STATUS_GEA_CGC_CTL_STATUS_SHFT                                        0x3
#define HWIO_ENCRYPT_ACC_CGC_STATUS_GEA_CLK_STATUS_BMSK                                            0x4
#define HWIO_ENCRYPT_ACC_CGC_STATUS_GEA_CLK_STATUS_SHFT                                            0x2
#define HWIO_ENCRYPT_ACC_CGC_STATUS_A5_CGC_CTL_STATUS_BMSK                                         0x2
#define HWIO_ENCRYPT_ACC_CGC_STATUS_A5_CGC_CTL_STATUS_SHFT                                         0x1
#define HWIO_ENCRYPT_ACC_CGC_STATUS_A5_CLK_STATUS_BMSK                                             0x1
#define HWIO_ENCRYPT_ACC_CGC_STATUS_A5_CLK_STATUS_SHFT                                             0x0

#define HWIO_GEA_CONFIG_0_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003410c)
#define HWIO_GEA_CONFIG_0_RMSK                                                                  0x3fff
#define HWIO_GEA_CONFIG_0_IN          \
        in_dword_masked(HWIO_GEA_CONFIG_0_ADDR, HWIO_GEA_CONFIG_0_RMSK)
#define HWIO_GEA_CONFIG_0_INM(m)      \
        in_dword_masked(HWIO_GEA_CONFIG_0_ADDR, m)
#define HWIO_GEA_CONFIG_0_OUT(v)      \
        out_dword(HWIO_GEA_CONFIG_0_ADDR,v)
#define HWIO_GEA_CONFIG_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GEA_CONFIG_0_ADDR,m,v,HWIO_GEA_CONFIG_0_IN)
#define HWIO_GEA_CONFIG_0_GEA12_BIG_ENDIAN_BMSK                                                 0x2000
#define HWIO_GEA_CONFIG_0_GEA12_BIG_ENDIAN_SHFT                                                    0xd
#define HWIO_GEA_CONFIG_0_GEA12_PREPEND_X_ZEROS_BMSK                                            0x1f00
#define HWIO_GEA_CONFIG_0_GEA12_PREPEND_X_ZEROS_SHFT                                               0x8
#define HWIO_GEA_CONFIG_0_GEA_DIRECTION_DATA_BIT_BMSK                                             0x80
#define HWIO_GEA_CONFIG_0_GEA_DIRECTION_DATA_BIT_SHFT                                              0x7
#define HWIO_GEA_CONFIG_0_GEA_SHIFT_INTO_MSB_ENA_BMSK                                             0x40
#define HWIO_GEA_CONFIG_0_GEA_SHIFT_INTO_MSB_ENA_SHFT                                              0x6
#define HWIO_GEA_CONFIG_0_GEA12_KEY_STREAM_GEN_CMD_BMSK                                           0x20
#define HWIO_GEA_CONFIG_0_GEA12_KEY_STREAM_GEN_CMD_SHFT                                            0x5
#define HWIO_GEA_CONFIG_0_GEA12_AUTOGEN_ENA_BMSK                                                  0x10
#define HWIO_GEA_CONFIG_0_GEA12_AUTOGEN_ENA_SHFT                                                   0x4
#define HWIO_GEA_CONFIG_0_GEA12_32OCTETS_MODE_BMSK                                                 0x8
#define HWIO_GEA_CONFIG_0_GEA12_32OCTETS_MODE_SHFT                                                 0x3
#define HWIO_GEA_CONFIG_0_GEA_MODE_BMSK                                                            0x6
#define HWIO_GEA_CONFIG_0_GEA_MODE_SHFT                                                            0x1
#define HWIO_GEA_CONFIG_0_GEA_TRIGGER_BMSK                                                         0x1
#define HWIO_GEA_CONFIG_0_GEA_TRIGGER_SHFT                                                         0x0

#define HWIO_GEA_INPUT_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00034110)
#define HWIO_GEA_INPUT_RMSK                                                                 0xffffffff
#define HWIO_GEA_INPUT_IN          \
        in_dword_masked(HWIO_GEA_INPUT_ADDR, HWIO_GEA_INPUT_RMSK)
#define HWIO_GEA_INPUT_INM(m)      \
        in_dword_masked(HWIO_GEA_INPUT_ADDR, m)
#define HWIO_GEA_INPUT_OUT(v)      \
        out_dword(HWIO_GEA_INPUT_ADDR,v)
#define HWIO_GEA_INPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GEA_INPUT_ADDR,m,v,HWIO_GEA_INPUT_IN)
#define HWIO_GEA_INPUT_FRAME_DEPENDENT_INPUT_BMSK                                           0xffffffff
#define HWIO_GEA_INPUT_FRAME_DEPENDENT_INPUT_SHFT                                                  0x0

#define HWIO_GEA_KC_n_ADDR(n)                                                               (MODEM_TOP_REG_BASE      + 0x00034114 + 0x4 * (n))
#define HWIO_GEA_KC_n_RMSK                                                                  0xffffffff
#define HWIO_GEA_KC_n_MAXn                                                                           3
#define HWIO_GEA_KC_n_INI(n)        \
        in_dword_masked(HWIO_GEA_KC_n_ADDR(n), HWIO_GEA_KC_n_RMSK)
#define HWIO_GEA_KC_n_INMI(n,mask)    \
        in_dword_masked(HWIO_GEA_KC_n_ADDR(n), mask)
#define HWIO_GEA_KC_n_OUTI(n,val)    \
        out_dword(HWIO_GEA_KC_n_ADDR(n),val)
#define HWIO_GEA_KC_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_GEA_KC_n_ADDR(n),mask,val,HWIO_GEA_KC_n_INI(n))
#define HWIO_GEA_KC_n_CIPHER_KEY_BMSK                                                       0xffffffff
#define HWIO_GEA_KC_n_CIPHER_KEY_SHFT                                                              0x0

#define HWIO_GEA34_KS_LENGTH_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00034124)
#define HWIO_GEA34_KS_LENGTH_RMSK                                                               0x3fff
#define HWIO_GEA34_KS_LENGTH_IN          \
        in_dword_masked(HWIO_GEA34_KS_LENGTH_ADDR, HWIO_GEA34_KS_LENGTH_RMSK)
#define HWIO_GEA34_KS_LENGTH_INM(m)      \
        in_dword_masked(HWIO_GEA34_KS_LENGTH_ADDR, m)
#define HWIO_GEA34_KS_LENGTH_OUT(v)      \
        out_dword(HWIO_GEA34_KS_LENGTH_ADDR,v)
#define HWIO_GEA34_KS_LENGTH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GEA34_KS_LENGTH_ADDR,m,v,HWIO_GEA34_KS_LENGTH_IN)
#define HWIO_GEA34_KS_LENGTH_KEY_STREAM_LENGTH_BMSK                                             0x3fff
#define HWIO_GEA34_KS_LENGTH_KEY_STREAM_LENGTH_SHFT                                                0x0

#define HWIO_GEA34_STATUS_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00034128)
#define HWIO_GEA34_STATUS_RMSK                                                                   0x7ff
#define HWIO_GEA34_STATUS_IN          \
        in_dword_masked(HWIO_GEA34_STATUS_ADDR, HWIO_GEA34_STATUS_RMSK)
#define HWIO_GEA34_STATUS_INM(m)      \
        in_dword_masked(HWIO_GEA34_STATUS_ADDR, m)
#define HWIO_GEA34_STATUS_GEA34_KG_BLKCNT_BMSK                                                   0x7f8
#define HWIO_GEA34_STATUS_GEA34_KG_BLKCNT_SHFT                                                     0x3
#define HWIO_GEA34_STATUS_GEA34_IDLE_BMSK                                                          0x4
#define HWIO_GEA34_STATUS_GEA34_IDLE_SHFT                                                          0x2
#define HWIO_GEA34_STATUS_FIFO_FILLED_BMSK                                                         0x2
#define HWIO_GEA34_STATUS_FIFO_FILLED_SHFT                                                         0x1
#define HWIO_GEA34_STATUS_FIFO_EMPTY_BMSK                                                          0x1
#define HWIO_GEA34_STATUS_FIFO_EMPTY_SHFT                                                          0x0

#define HWIO_GEA34_KEY_STRM_DOUT_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003412c)
#define HWIO_GEA34_KEY_STRM_DOUT_RMSK                                                       0xffffffff
#define HWIO_GEA34_KEY_STRM_DOUT_IN          \
        in_dword_masked(HWIO_GEA34_KEY_STRM_DOUT_ADDR, HWIO_GEA34_KEY_STRM_DOUT_RMSK)
#define HWIO_GEA34_KEY_STRM_DOUT_INM(m)      \
        in_dword_masked(HWIO_GEA34_KEY_STRM_DOUT_ADDR, m)
#define HWIO_GEA34_KEY_STRM_DOUT_KEYSTREAM_BMSK                                             0xffffffff
#define HWIO_GEA34_KEY_STRM_DOUT_KEYSTREAM_SHFT                                                    0x0

#define HWIO_AMBA_KEY_STRM_WORDn_RD_ADDR(n)                                                 (MODEM_TOP_REG_BASE      + 0x00034130 + 0x4 * (n))
#define HWIO_AMBA_KEY_STRM_WORDn_RD_RMSK                                                    0xffffffff
#define HWIO_AMBA_KEY_STRM_WORDn_RD_MAXn                                                             7
#define HWIO_AMBA_KEY_STRM_WORDn_RD_INI(n)        \
        in_dword_masked(HWIO_AMBA_KEY_STRM_WORDn_RD_ADDR(n), HWIO_AMBA_KEY_STRM_WORDn_RD_RMSK)
#define HWIO_AMBA_KEY_STRM_WORDn_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_AMBA_KEY_STRM_WORDn_RD_ADDR(n), mask)
#define HWIO_AMBA_KEY_STRM_WORDn_RD_GEA12_KEYSTREAM_BMSK                                    0xffffffff
#define HWIO_AMBA_KEY_STRM_WORDn_RD_GEA12_KEYSTREAM_SHFT                                           0x0

#define HWIO_AMBA_KEY_STRM_STATUS_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00034150)
#define HWIO_AMBA_KEY_STRM_STATUS_RMSK                                                      0x800000ff
#define HWIO_AMBA_KEY_STRM_STATUS_IN          \
        in_dword_masked(HWIO_AMBA_KEY_STRM_STATUS_ADDR, HWIO_AMBA_KEY_STRM_STATUS_RMSK)
#define HWIO_AMBA_KEY_STRM_STATUS_INM(m)      \
        in_dword_masked(HWIO_AMBA_KEY_STRM_STATUS_ADDR, m)
#define HWIO_AMBA_KEY_STRM_STATUS_GEA12_ACTIVE_BMSK                                         0x80000000
#define HWIO_AMBA_KEY_STRM_STATUS_GEA12_ACTIVE_SHFT                                               0x1f
#define HWIO_AMBA_KEY_STRM_STATUS_GEA12_STATUS_BMSK                                               0xff
#define HWIO_AMBA_KEY_STRM_STATUS_GEA12_STATUS_SHFT                                                0x0

#define HWIO_AFIVE_CONFIG_0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034154)
#define HWIO_AFIVE_CONFIG_0_RMSK                                                                  0xff
#define HWIO_AFIVE_CONFIG_0_IN          \
        in_dword_masked(HWIO_AFIVE_CONFIG_0_ADDR, HWIO_AFIVE_CONFIG_0_RMSK)
#define HWIO_AFIVE_CONFIG_0_INM(m)      \
        in_dword_masked(HWIO_AFIVE_CONFIG_0_ADDR, m)
#define HWIO_AFIVE_CONFIG_0_OUT(v)      \
        out_dword(HWIO_AFIVE_CONFIG_0_ADDR,v)
#define HWIO_AFIVE_CONFIG_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AFIVE_CONFIG_0_ADDR,m,v,HWIO_AFIVE_CONFIG_0_IN)
#define HWIO_AFIVE_CONFIG_0_CONTINUE_2NDBLK_BMSK                                                  0x80
#define HWIO_AFIVE_CONFIG_0_CONTINUE_2NDBLK_SHFT                                                   0x7
#define HWIO_AFIVE_CONFIG_0_AFIVE34_DONE_MASK_BMSK                                                0x40
#define HWIO_AFIVE_CONFIG_0_AFIVE34_DONE_MASK_SHFT                                                 0x6
#define HWIO_AFIVE_CONFIG_0_AFIVE12_DONE_MASK_BMSK                                                0x20
#define HWIO_AFIVE_CONFIG_0_AFIVE12_DONE_MASK_SHFT                                                 0x5
#define HWIO_AFIVE_CONFIG_0_BLK_IDX_CFG_BMSK                                                      0x10
#define HWIO_AFIVE_CONFIG_0_BLK_IDX_CFG_SHFT                                                       0x4
#define HWIO_AFIVE_CONFIG_0_BLK_SIZE_CFG_BMSK                                                      0x8
#define HWIO_AFIVE_CONFIG_0_BLK_SIZE_CFG_SHFT                                                      0x3
#define HWIO_AFIVE_CONFIG_0_AFIVE_MODE_BMSK                                                        0x6
#define HWIO_AFIVE_CONFIG_0_AFIVE_MODE_SHFT                                                        0x1
#define HWIO_AFIVE_CONFIG_0_AFIVE_GO_BMSK                                                          0x1
#define HWIO_AFIVE_CONFIG_0_AFIVE_GO_SHFT                                                          0x0

#define HWIO_AFIVE_INPUT_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00034158)
#define HWIO_AFIVE_INPUT_RMSK                                                                 0x3fffff
#define HWIO_AFIVE_INPUT_IN          \
        in_dword_masked(HWIO_AFIVE_INPUT_ADDR, HWIO_AFIVE_INPUT_RMSK)
#define HWIO_AFIVE_INPUT_INM(m)      \
        in_dword_masked(HWIO_AFIVE_INPUT_ADDR, m)
#define HWIO_AFIVE_INPUT_OUT(v)      \
        out_dword(HWIO_AFIVE_INPUT_ADDR,v)
#define HWIO_AFIVE_INPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_AFIVE_INPUT_ADDR,m,v,HWIO_AFIVE_INPUT_IN)
#define HWIO_AFIVE_INPUT_INPUT_BMSK                                                           0x3fffff
#define HWIO_AFIVE_INPUT_INPUT_SHFT                                                                0x0

#define HWIO_AFIVE_KC_n_ADDR(n)                                                             (MODEM_TOP_REG_BASE      + 0x0003415c + 0x4 * (n))
#define HWIO_AFIVE_KC_n_RMSK                                                                0xffffffff
#define HWIO_AFIVE_KC_n_MAXn                                                                         3
#define HWIO_AFIVE_KC_n_INI(n)        \
        in_dword_masked(HWIO_AFIVE_KC_n_ADDR(n), HWIO_AFIVE_KC_n_RMSK)
#define HWIO_AFIVE_KC_n_INMI(n,mask)    \
        in_dword_masked(HWIO_AFIVE_KC_n_ADDR(n), mask)
#define HWIO_AFIVE_KC_n_OUTI(n,val)    \
        out_dword(HWIO_AFIVE_KC_n_ADDR(n),val)
#define HWIO_AFIVE_KC_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_AFIVE_KC_n_ADDR(n),mask,val,HWIO_AFIVE_KC_n_INI(n))
#define HWIO_AFIVE_KC_n_CIPHER_KEY_BMSK                                                     0xffffffff
#define HWIO_AFIVE_KC_n_CIPHER_KEY_SHFT                                                            0x0

#define HWIO_AFIVE_KEY_STRM_WORDn_RD_ADDR(n)                                                (MODEM_TOP_REG_BASE      + 0x0003416c + 0x4 * (n))
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_RMSK                                                   0xffffffff
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_MAXn                                                           10
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_INI(n)        \
        in_dword_masked(HWIO_AFIVE_KEY_STRM_WORDn_RD_ADDR(n), HWIO_AFIVE_KEY_STRM_WORDn_RD_RMSK)
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_AFIVE_KEY_STRM_WORDn_RD_ADDR(n), mask)
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_KEY_STREAM_BLOCK_BMSK                                  0xffffffff
#define HWIO_AFIVE_KEY_STRM_WORDn_RD_KEY_STREAM_BLOCK_SHFT                                         0x0

#define HWIO_AFIVE34_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034198)
#define HWIO_AFIVE34_STATUS_RMSK                                                                  0xff
#define HWIO_AFIVE34_STATUS_IN          \
        in_dword_masked(HWIO_AFIVE34_STATUS_ADDR, HWIO_AFIVE34_STATUS_RMSK)
#define HWIO_AFIVE34_STATUS_INM(m)      \
        in_dword_masked(HWIO_AFIVE34_STATUS_ADDR, m)
#define HWIO_AFIVE34_STATUS_KG_BLKCNT_BMSK                                                        0xff
#define HWIO_AFIVE34_STATUS_KG_BLKCNT_SHFT                                                         0x0

#define HWIO_EEQ_RESET_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00034200)
#define HWIO_EEQ_RESET_RMSK                                                                        0x1
#define HWIO_EEQ_RESET_IN          \
        in_dword_masked(HWIO_EEQ_RESET_ADDR, HWIO_EEQ_RESET_RMSK)
#define HWIO_EEQ_RESET_INM(m)      \
        in_dword_masked(HWIO_EEQ_RESET_ADDR, m)
#define HWIO_EEQ_RESET_OUT(v)      \
        out_dword(HWIO_EEQ_RESET_ADDR,v)
#define HWIO_EEQ_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EEQ_RESET_ADDR,m,v,HWIO_EEQ_RESET_IN)
#define HWIO_EEQ_RESET_RESET_BMSK                                                                  0x1
#define HWIO_EEQ_RESET_RESET_SHFT                                                                  0x0

#define HWIO_EEQ_CGC_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00034204)
#define HWIO_EEQ_CGC_CTL_RMSK                                                                      0x3
#define HWIO_EEQ_CGC_CTL_IN          \
        in_dword_masked(HWIO_EEQ_CGC_CTL_ADDR, HWIO_EEQ_CGC_CTL_RMSK)
#define HWIO_EEQ_CGC_CTL_INM(m)      \
        in_dword_masked(HWIO_EEQ_CGC_CTL_ADDR, m)
#define HWIO_EEQ_CGC_CTL_OUT(v)      \
        out_dword(HWIO_EEQ_CGC_CTL_ADDR,v)
#define HWIO_EEQ_CGC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EEQ_CGC_CTL_ADDR,m,v,HWIO_EEQ_CGC_CTL_IN)
#define HWIO_EEQ_CGC_CTL_CGC_SW_EN_BMSK                                                            0x2
#define HWIO_EEQ_CGC_CTL_CGC_SW_EN_SHFT                                                            0x1
#define HWIO_EEQ_CGC_CTL_CGC_CTL_BMSK                                                              0x1
#define HWIO_EEQ_CGC_CTL_CGC_CTL_SHFT                                                              0x0

#define HWIO_EEQ_CGC_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034208)
#define HWIO_EEQ_CGC_STATUS_RMSK                                                                   0x3
#define HWIO_EEQ_CGC_STATUS_IN          \
        in_dword_masked(HWIO_EEQ_CGC_STATUS_ADDR, HWIO_EEQ_CGC_STATUS_RMSK)
#define HWIO_EEQ_CGC_STATUS_INM(m)      \
        in_dword_masked(HWIO_EEQ_CGC_STATUS_ADDR, m)
#define HWIO_EEQ_CGC_STATUS_CGC_CTL_STATUS_BMSK                                                    0x2
#define HWIO_EEQ_CGC_STATUS_CGC_CTL_STATUS_SHFT                                                    0x1
#define HWIO_EEQ_CGC_STATUS_CLK_STATUS_BMSK                                                        0x1
#define HWIO_EEQ_CGC_STATUS_CLK_STATUS_SHFT                                                        0x0

#define HWIO_EEQ_TRIGGER_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0003420c)
#define HWIO_EEQ_TRIGGER_RMSK                                                                      0x1
#define HWIO_EEQ_TRIGGER_OUT(v)      \
        out_dword(HWIO_EEQ_TRIGGER_ADDR,v)
#define HWIO_EEQ_TRIGGER_EEQ_TRIGGER_BMSK                                                          0x1
#define HWIO_EEQ_TRIGGER_EEQ_TRIGGER_SHFT                                                          0x0

#define HWIO_EEQ_CONFIG_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00034210)
#define HWIO_EEQ_CONFIG_RMSK                                                                 0x1ffffff
#define HWIO_EEQ_CONFIG_IN          \
        in_dword_masked(HWIO_EEQ_CONFIG_ADDR, HWIO_EEQ_CONFIG_RMSK)
#define HWIO_EEQ_CONFIG_INM(m)      \
        in_dword_masked(HWIO_EEQ_CONFIG_ADDR, m)
#define HWIO_EEQ_CONFIG_OUT(v)      \
        out_dword(HWIO_EEQ_CONFIG_ADDR,v)
#define HWIO_EEQ_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EEQ_CONFIG_ADDR,m,v,HWIO_EEQ_CONFIG_IN)
#define HWIO_EEQ_CONFIG_CHT_DISABLE_BMSK                                                     0x1000000
#define HWIO_EEQ_CONFIG_CHT_DISABLE_SHFT                                                          0x18
#define HWIO_EEQ_CONFIG_SDE_SIGN_FLIP_BMSK                                                    0x800000
#define HWIO_EEQ_CONFIG_SDE_SIGN_FLIP_SHFT                                                        0x17
#define HWIO_EEQ_CONFIG_SDE_SCALE_THRESHOLD_BMSK                                              0x7fc000
#define HWIO_EEQ_CONFIG_SDE_SCALE_THRESHOLD_SHFT                                                   0xe
#define HWIO_EEQ_CONFIG_SDE_SCALE_BMSK                                                          0x3c00
#define HWIO_EEQ_CONFIG_SDE_SCALE_SHFT                                                             0xa
#define HWIO_EEQ_CONFIG_T_OFFSET_SDE_SEL_BMSK                                                    0x300
#define HWIO_EEQ_CONFIG_T_OFFSET_SDE_SEL_SHFT                                                      0x8
#define HWIO_EEQ_CONFIG_T_OFFSET_CHT_SEL_BMSK                                                     0xc0
#define HWIO_EEQ_CONFIG_T_OFFSET_CHT_SEL_SHFT                                                      0x6
#define HWIO_EEQ_CONFIG_CHT_STEP_SIZE_BMSK                                                        0x38
#define HWIO_EEQ_CONFIG_CHT_STEP_SIZE_SHFT                                                         0x3
#define HWIO_EEQ_CONFIG_WMF_SCALE_BMSK                                                             0x7
#define HWIO_EEQ_CONFIG_WMF_SCALE_SHFT                                                             0x0

#define HWIO_INIT_HD_BITS_REV_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00034214)
#define HWIO_INIT_HD_BITS_REV_RMSK                                                             0x3ffff
#define HWIO_INIT_HD_BITS_REV_IN          \
        in_dword_masked(HWIO_INIT_HD_BITS_REV_ADDR, HWIO_INIT_HD_BITS_REV_RMSK)
#define HWIO_INIT_HD_BITS_REV_INM(m)      \
        in_dword_masked(HWIO_INIT_HD_BITS_REV_ADDR, m)
#define HWIO_INIT_HD_BITS_REV_OUT(v)      \
        out_dword(HWIO_INIT_HD_BITS_REV_ADDR,v)
#define HWIO_INIT_HD_BITS_REV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_HD_BITS_REV_ADDR,m,v,HWIO_INIT_HD_BITS_REV_IN)
#define HWIO_INIT_HD_BITS_REV_REV_HD_0_BMSK                                                    0x38000
#define HWIO_INIT_HD_BITS_REV_REV_HD_0_SHFT                                                        0xf
#define HWIO_INIT_HD_BITS_REV_REV_HD_1_BMSK                                                     0x7000
#define HWIO_INIT_HD_BITS_REV_REV_HD_1_SHFT                                                        0xc
#define HWIO_INIT_HD_BITS_REV_REV_HD_2_BMSK                                                      0xe00
#define HWIO_INIT_HD_BITS_REV_REV_HD_2_SHFT                                                        0x9
#define HWIO_INIT_HD_BITS_REV_REV_HD_3_BMSK                                                      0x1c0
#define HWIO_INIT_HD_BITS_REV_REV_HD_3_SHFT                                                        0x6
#define HWIO_INIT_HD_BITS_REV_REV_HD_4_BMSK                                                       0x38
#define HWIO_INIT_HD_BITS_REV_REV_HD_4_SHFT                                                        0x3
#define HWIO_INIT_HD_BITS_REV_REV_HD_5_BMSK                                                        0x7
#define HWIO_INIT_HD_BITS_REV_REV_HD_5_SHFT                                                        0x0

#define HWIO_INIT_HD_BITS_FWD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00034218)
#define HWIO_INIT_HD_BITS_FWD_RMSK                                                             0x3ffff
#define HWIO_INIT_HD_BITS_FWD_IN          \
        in_dword_masked(HWIO_INIT_HD_BITS_FWD_ADDR, HWIO_INIT_HD_BITS_FWD_RMSK)
#define HWIO_INIT_HD_BITS_FWD_INM(m)      \
        in_dword_masked(HWIO_INIT_HD_BITS_FWD_ADDR, m)
#define HWIO_INIT_HD_BITS_FWD_OUT(v)      \
        out_dword(HWIO_INIT_HD_BITS_FWD_ADDR,v)
#define HWIO_INIT_HD_BITS_FWD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_HD_BITS_FWD_ADDR,m,v,HWIO_INIT_HD_BITS_FWD_IN)
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_0_BMSK                                                    0x38000
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_0_SHFT                                                        0xf
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_1_BMSK                                                     0x7000
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_1_SHFT                                                        0xc
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_2_BMSK                                                      0xe00
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_2_SHFT                                                        0x9
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_3_BMSK                                                      0x1c0
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_3_SHFT                                                        0x6
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_4_BMSK                                                       0x38
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_4_SHFT                                                        0x3
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_5_BMSK                                                        0x7
#define HWIO_INIT_HD_BITS_FWD_FWD_HD_5_SHFT                                                        0x0

#define HWIO_WMF_DMA_BASE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003421c)
#define HWIO_WMF_DMA_BASE_RMSK                                                              0xfffffffc
#define HWIO_WMF_DMA_BASE_IN          \
        in_dword_masked(HWIO_WMF_DMA_BASE_ADDR, HWIO_WMF_DMA_BASE_RMSK)
#define HWIO_WMF_DMA_BASE_INM(m)      \
        in_dword_masked(HWIO_WMF_DMA_BASE_ADDR, m)
#define HWIO_WMF_DMA_BASE_OUT(v)      \
        out_dword(HWIO_WMF_DMA_BASE_ADDR,v)
#define HWIO_WMF_DMA_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_WMF_DMA_BASE_ADDR,m,v,HWIO_WMF_DMA_BASE_IN)
#define HWIO_WMF_DMA_BASE_ADDR_BMSK                                                         0xfffffffc
#define HWIO_WMF_DMA_BASE_ADDR_SHFT                                                                0x2

#define HWIO_SOFT_DEC_BASE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00034220)
#define HWIO_SOFT_DEC_BASE_RMSK                                                             0xfffffffc
#define HWIO_SOFT_DEC_BASE_IN          \
        in_dword_masked(HWIO_SOFT_DEC_BASE_ADDR, HWIO_SOFT_DEC_BASE_RMSK)
#define HWIO_SOFT_DEC_BASE_INM(m)      \
        in_dword_masked(HWIO_SOFT_DEC_BASE_ADDR, m)
#define HWIO_SOFT_DEC_BASE_OUT(v)      \
        out_dword(HWIO_SOFT_DEC_BASE_ADDR,v)
#define HWIO_SOFT_DEC_BASE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SOFT_DEC_BASE_ADDR,m,v,HWIO_SOFT_DEC_BASE_IN)
#define HWIO_SOFT_DEC_BASE_ADDR_BMSK                                                        0xfffffffc
#define HWIO_SOFT_DEC_BASE_ADDR_SHFT                                                               0x2

#define HWIO_INIT_CH_EST0_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00034224)
#define HWIO_INIT_CH_EST0_RMSK                                                              0xffffffff
#define HWIO_INIT_CH_EST0_IN          \
        in_dword_masked(HWIO_INIT_CH_EST0_ADDR, HWIO_INIT_CH_EST0_RMSK)
#define HWIO_INIT_CH_EST0_INM(m)      \
        in_dword_masked(HWIO_INIT_CH_EST0_ADDR, m)
#define HWIO_INIT_CH_EST0_OUT(v)      \
        out_dword(HWIO_INIT_CH_EST0_ADDR,v)
#define HWIO_INIT_CH_EST0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_CH_EST0_ADDR,m,v,HWIO_INIT_CH_EST0_IN)
#define HWIO_INIT_CH_EST0_F1_BMSK                                                           0xffff0000
#define HWIO_INIT_CH_EST0_F1_SHFT                                                                 0x10
#define HWIO_INIT_CH_EST0_F0_BMSK                                                               0xffff
#define HWIO_INIT_CH_EST0_F0_SHFT                                                                  0x0

#define HWIO_INIT_CH_EST1_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00034228)
#define HWIO_INIT_CH_EST1_RMSK                                                              0xffffffff
#define HWIO_INIT_CH_EST1_IN          \
        in_dword_masked(HWIO_INIT_CH_EST1_ADDR, HWIO_INIT_CH_EST1_RMSK)
#define HWIO_INIT_CH_EST1_INM(m)      \
        in_dword_masked(HWIO_INIT_CH_EST1_ADDR, m)
#define HWIO_INIT_CH_EST1_OUT(v)      \
        out_dword(HWIO_INIT_CH_EST1_ADDR,v)
#define HWIO_INIT_CH_EST1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_CH_EST1_ADDR,m,v,HWIO_INIT_CH_EST1_IN)
#define HWIO_INIT_CH_EST1_F3_BMSK                                                           0xffff0000
#define HWIO_INIT_CH_EST1_F3_SHFT                                                                 0x10
#define HWIO_INIT_CH_EST1_F2_BMSK                                                               0xffff
#define HWIO_INIT_CH_EST1_F2_SHFT                                                                  0x0

#define HWIO_INIT_CH_EST2_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0003422c)
#define HWIO_INIT_CH_EST2_RMSK                                                              0xffffffff
#define HWIO_INIT_CH_EST2_IN          \
        in_dword_masked(HWIO_INIT_CH_EST2_ADDR, HWIO_INIT_CH_EST2_RMSK)
#define HWIO_INIT_CH_EST2_INM(m)      \
        in_dword_masked(HWIO_INIT_CH_EST2_ADDR, m)
#define HWIO_INIT_CH_EST2_OUT(v)      \
        out_dword(HWIO_INIT_CH_EST2_ADDR,v)
#define HWIO_INIT_CH_EST2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_CH_EST2_ADDR,m,v,HWIO_INIT_CH_EST2_IN)
#define HWIO_INIT_CH_EST2_F5_BMSK                                                           0xffff0000
#define HWIO_INIT_CH_EST2_F5_SHFT                                                                 0x10
#define HWIO_INIT_CH_EST2_F4_BMSK                                                               0xffff
#define HWIO_INIT_CH_EST2_F4_SHFT                                                                  0x0

#define HWIO_INIT_CH_EST3_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00034230)
#define HWIO_INIT_CH_EST3_RMSK                                                                  0xffff
#define HWIO_INIT_CH_EST3_IN          \
        in_dword_masked(HWIO_INIT_CH_EST3_ADDR, HWIO_INIT_CH_EST3_RMSK)
#define HWIO_INIT_CH_EST3_INM(m)      \
        in_dword_masked(HWIO_INIT_CH_EST3_ADDR, m)
#define HWIO_INIT_CH_EST3_OUT(v)      \
        out_dword(HWIO_INIT_CH_EST3_ADDR,v)
#define HWIO_INIT_CH_EST3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_INIT_CH_EST3_ADDR,m,v,HWIO_INIT_CH_EST3_IN)
#define HWIO_INIT_CH_EST3_F6_BMSK                                                               0xffff
#define HWIO_INIT_CH_EST3_F6_SHFT                                                                  0x0

#define HWIO_REV_NOISE_POWER_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00034234)
#define HWIO_REV_NOISE_POWER_RMSK                                                            0x1ffffff
#define HWIO_REV_NOISE_POWER_IN          \
        in_dword_masked(HWIO_REV_NOISE_POWER_ADDR, HWIO_REV_NOISE_POWER_RMSK)
#define HWIO_REV_NOISE_POWER_INM(m)      \
        in_dword_masked(HWIO_REV_NOISE_POWER_ADDR, m)
#define HWIO_REV_NOISE_POWER_VALUE_BMSK                                                      0x1ffffff
#define HWIO_REV_NOISE_POWER_VALUE_SHFT                                                            0x0

#define HWIO_FWD_NOISE_POWER_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00034238)
#define HWIO_FWD_NOISE_POWER_RMSK                                                            0x1ffffff
#define HWIO_FWD_NOISE_POWER_IN          \
        in_dword_masked(HWIO_FWD_NOISE_POWER_ADDR, HWIO_FWD_NOISE_POWER_RMSK)
#define HWIO_FWD_NOISE_POWER_INM(m)      \
        in_dword_masked(HWIO_FWD_NOISE_POWER_ADDR, m)
#define HWIO_FWD_NOISE_POWER_VALUE_BMSK                                                      0x1ffffff
#define HWIO_FWD_NOISE_POWER_VALUE_SHFT                                                            0x0

#define HWIO_REV_SEMIBURST_HD_BITS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003423c)
#define HWIO_REV_SEMIBURST_HD_BITS_RMSK                                                     0x3fffffff
#define HWIO_REV_SEMIBURST_HD_BITS_IN          \
        in_dword_masked(HWIO_REV_SEMIBURST_HD_BITS_ADDR, HWIO_REV_SEMIBURST_HD_BITS_RMSK)
#define HWIO_REV_SEMIBURST_HD_BITS_INM(m)      \
        in_dword_masked(HWIO_REV_SEMIBURST_HD_BITS_ADDR, m)
#define HWIO_REV_SEMIBURST_HD_BITS_VALUE_BMSK                                               0x3fffffff
#define HWIO_REV_SEMIBURST_HD_BITS_VALUE_SHFT                                                      0x0

#define HWIO_FWD_SEMIBURST_HD_BITS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00034240)
#define HWIO_FWD_SEMIBURST_HD_BITS_RMSK                                                     0x3fffffff
#define HWIO_FWD_SEMIBURST_HD_BITS_IN          \
        in_dword_masked(HWIO_FWD_SEMIBURST_HD_BITS_ADDR, HWIO_FWD_SEMIBURST_HD_BITS_RMSK)
#define HWIO_FWD_SEMIBURST_HD_BITS_INM(m)      \
        in_dword_masked(HWIO_FWD_SEMIBURST_HD_BITS_ADDR, m)
#define HWIO_FWD_SEMIBURST_HD_BITS_VALUE_BMSK                                               0x3fffffff
#define HWIO_FWD_SEMIBURST_HD_BITS_VALUE_SHFT                                                      0x0

#define HWIO_EVMOD_CGC_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00034300)
#define HWIO_EVMOD_CGC_CTL_RMSK                                                                    0x3
#define HWIO_EVMOD_CGC_CTL_IN          \
        in_dword_masked(HWIO_EVMOD_CGC_CTL_ADDR, HWIO_EVMOD_CGC_CTL_RMSK)
#define HWIO_EVMOD_CGC_CTL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CGC_CTL_ADDR, m)
#define HWIO_EVMOD_CGC_CTL_OUT(v)      \
        out_dword(HWIO_EVMOD_CGC_CTL_ADDR,v)
#define HWIO_EVMOD_CGC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_CGC_CTL_ADDR,m,v,HWIO_EVMOD_CGC_CTL_IN)
#define HWIO_EVMOD_CGC_CTL_CGC_SW_EN_BMSK                                                          0x2
#define HWIO_EVMOD_CGC_CTL_CGC_SW_EN_SHFT                                                          0x1
#define HWIO_EVMOD_CGC_CTL_CGC_CTL_BMSK                                                            0x1
#define HWIO_EVMOD_CGC_CTL_CGC_CTL_SHFT                                                            0x0

#define HWIO_EVMOD_CGC_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00034304)
#define HWIO_EVMOD_CGC_STATUS_RMSK                                                                 0x3
#define HWIO_EVMOD_CGC_STATUS_IN          \
        in_dword_masked(HWIO_EVMOD_CGC_STATUS_ADDR, HWIO_EVMOD_CGC_STATUS_RMSK)
#define HWIO_EVMOD_CGC_STATUS_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CGC_STATUS_ADDR, m)
#define HWIO_EVMOD_CGC_STATUS_CGC_CTL_STATUS_BMSK                                                  0x2
#define HWIO_EVMOD_CGC_STATUS_CGC_CTL_STATUS_SHFT                                                  0x1
#define HWIO_EVMOD_CGC_STATUS_CLK_STATUS_BMSK                                                      0x1
#define HWIO_EVMOD_CGC_STATUS_CLK_STATUS_SHFT                                                      0x0

#define HWIO_EVMOD_DMA_START_ADDR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00034308)
#define HWIO_EVMOD_DMA_START_ADDR_RMSK                                                      0xfffffffc
#define HWIO_EVMOD_DMA_START_ADDR_IN          \
        in_dword_masked(HWIO_EVMOD_DMA_START_ADDR_ADDR, HWIO_EVMOD_DMA_START_ADDR_RMSK)
#define HWIO_EVMOD_DMA_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DMA_START_ADDR_ADDR, m)
#define HWIO_EVMOD_DMA_START_ADDR_OUT(v)      \
        out_dword(HWIO_EVMOD_DMA_START_ADDR_ADDR,v)
#define HWIO_EVMOD_DMA_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DMA_START_ADDR_ADDR,m,v,HWIO_EVMOD_DMA_START_ADDR_IN)
#define HWIO_EVMOD_DMA_START_ADDR_DMA_START_ADDR_BMSK                                       0xfffffffc
#define HWIO_EVMOD_DMA_START_ADDR_DMA_START_ADDR_SHFT                                              0x2

#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0003430c)
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_RMSK                                                    0xfffffffc
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_IN          \
        in_dword_masked(HWIO_EVMOD_DMA_CIRC_BUF_TOP_ADDR, HWIO_EVMOD_DMA_CIRC_BUF_TOP_RMSK)
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DMA_CIRC_BUF_TOP_ADDR, m)
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_OUT(v)      \
        out_dword(HWIO_EVMOD_DMA_CIRC_BUF_TOP_ADDR,v)
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DMA_CIRC_BUF_TOP_ADDR,m,v,HWIO_EVMOD_DMA_CIRC_BUF_TOP_IN)
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_DMA_CIRC_BUF_TOP_BMSK                                   0xfffffffc
#define HWIO_EVMOD_DMA_CIRC_BUF_TOP_DMA_CIRC_BUF_TOP_SHFT                                          0x2

#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00034310)
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_RMSK                                                          0xff
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_IN          \
        in_dword_masked(HWIO_EVMOD_DMA_CIRC_BUF_LEN_ADDR, HWIO_EVMOD_DMA_CIRC_BUF_LEN_RMSK)
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DMA_CIRC_BUF_LEN_ADDR, m)
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_OUT(v)      \
        out_dword(HWIO_EVMOD_DMA_CIRC_BUF_LEN_ADDR,v)
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DMA_CIRC_BUF_LEN_ADDR,m,v,HWIO_EVMOD_DMA_CIRC_BUF_LEN_IN)
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_DMA_CIRC_BUF_LEN_BMSK                                         0xff
#define HWIO_EVMOD_DMA_CIRC_BUF_LEN_DMA_CIRC_BUF_LEN_SHFT                                          0x0

#define HWIO_EVMOD_MODLTR_CONFIG_1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00034314)
#define HWIO_EVMOD_MODLTR_CONFIG_1_RMSK                                                        0xfffff
#define HWIO_EVMOD_MODLTR_CONFIG_1_IN          \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_1_ADDR, HWIO_EVMOD_MODLTR_CONFIG_1_RMSK)
#define HWIO_EVMOD_MODLTR_CONFIG_1_INM(m)      \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_1_ADDR, m)
#define HWIO_EVMOD_MODLTR_CONFIG_1_OUT(v)      \
        out_dword(HWIO_EVMOD_MODLTR_CONFIG_1_ADDR,v)
#define HWIO_EVMOD_MODLTR_CONFIG_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_MODLTR_CONFIG_1_ADDR,m,v,HWIO_EVMOD_MODLTR_CONFIG_1_IN)
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_8_BMSK                                       0xc0000
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_8_SHFT                                          0x12
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_7_BMSK                                       0x30000
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_7_SHFT                                          0x10
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_6_BMSK                                        0xc000
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_6_SHFT                                           0xe
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_5_BMSK                                        0x3000
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_5_SHFT                                           0xc
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_4_BMSK                                         0xc00
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_4_SHFT                                           0xa
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_3_BMSK                                         0x300
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_3_SHFT                                           0x8
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_2_BMSK                                          0xc0
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_2_SHFT                                           0x6
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_1_BMSK                                          0x30
#define HWIO_EVMOD_MODLTR_CONFIG_1_MOD_TYPE_BURST_1_SHFT                                           0x4
#define HWIO_EVMOD_MODLTR_CONFIG_1_NUM_BURSTS_BMSK                                                 0xe
#define HWIO_EVMOD_MODLTR_CONFIG_1_NUM_BURSTS_SHFT                                                 0x1
#define HWIO_EVMOD_MODLTR_CONFIG_1_CONT_MOD_ENA_BMSK                                               0x1
#define HWIO_EVMOD_MODLTR_CONFIG_1_CONT_MOD_ENA_SHFT                                               0x0

#define HWIO_EVMOD_MODLTR_CONFIG_2_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00034318)
#define HWIO_EVMOD_MODLTR_CONFIG_2_RMSK                                                     0xffffffff
#define HWIO_EVMOD_MODLTR_CONFIG_2_IN          \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_2_ADDR, HWIO_EVMOD_MODLTR_CONFIG_2_RMSK)
#define HWIO_EVMOD_MODLTR_CONFIG_2_INM(m)      \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_2_ADDR, m)
#define HWIO_EVMOD_MODLTR_CONFIG_2_OUT(v)      \
        out_dword(HWIO_EVMOD_MODLTR_CONFIG_2_ADDR,v)
#define HWIO_EVMOD_MODLTR_CONFIG_2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_MODLTR_CONFIG_2_ADDR,m,v,HWIO_EVMOD_MODLTR_CONFIG_2_IN)
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_4_BMSK                                         0xff000000
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_4_SHFT                                               0x18
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_3_BMSK                                           0xff0000
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_3_SHFT                                               0x10
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_2_BMSK                                             0xff00
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_2_SHFT                                                0x8
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_1_BMSK                                               0xff
#define HWIO_EVMOD_MODLTR_CONFIG_2_BURST_LEN_1_SHFT                                                0x0

#define HWIO_EVMOD_MODLTR_CONFIG_3_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0003431c)
#define HWIO_EVMOD_MODLTR_CONFIG_3_RMSK                                                     0xffffffff
#define HWIO_EVMOD_MODLTR_CONFIG_3_IN          \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_3_ADDR, HWIO_EVMOD_MODLTR_CONFIG_3_RMSK)
#define HWIO_EVMOD_MODLTR_CONFIG_3_INM(m)      \
        in_dword_masked(HWIO_EVMOD_MODLTR_CONFIG_3_ADDR, m)
#define HWIO_EVMOD_MODLTR_CONFIG_3_OUT(v)      \
        out_dword(HWIO_EVMOD_MODLTR_CONFIG_3_ADDR,v)
#define HWIO_EVMOD_MODLTR_CONFIG_3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_MODLTR_CONFIG_3_ADDR,m,v,HWIO_EVMOD_MODLTR_CONFIG_3_IN)
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_8_BMSK                                         0xff000000
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_8_SHFT                                               0x18
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_7_BMSK                                           0xff0000
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_7_SHFT                                               0x10
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_6_BMSK                                             0xff00
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_6_SHFT                                                0x8
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_5_BMSK                                               0xff
#define HWIO_EVMOD_MODLTR_CONFIG_3_BURST_LEN_5_SHFT                                                0x0

#define HWIO_EVMOD_MODLTR_ARM_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00034320)
#define HWIO_EVMOD_MODLTR_ARM_RMSK                                                                 0x1
#define HWIO_EVMOD_MODLTR_ARM_OUT(v)      \
        out_dword(HWIO_EVMOD_MODLTR_ARM_ADDR,v)
#define HWIO_EVMOD_MODLTR_ARM_MODLTR_ARM_BMSK                                                      0x1
#define HWIO_EVMOD_MODLTR_ARM_MODLTR_ARM_SHFT                                                      0x0

#define HWIO_EVMOD_C0_LUT_DATA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00034324)
#define HWIO_EVMOD_C0_LUT_DATA_RMSK                                                         0x801fffff
#define HWIO_EVMOD_C0_LUT_DATA_IN          \
        in_dword_masked(HWIO_EVMOD_C0_LUT_DATA_ADDR, HWIO_EVMOD_C0_LUT_DATA_RMSK)
#define HWIO_EVMOD_C0_LUT_DATA_INM(m)      \
        in_dword_masked(HWIO_EVMOD_C0_LUT_DATA_ADDR, m)
#define HWIO_EVMOD_C0_LUT_DATA_OUT(v)      \
        out_dword(HWIO_EVMOD_C0_LUT_DATA_ADDR,v)
#define HWIO_EVMOD_C0_LUT_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_C0_LUT_DATA_ADDR,m,v,HWIO_EVMOD_C0_LUT_DATA_IN)
#define HWIO_EVMOD_C0_LUT_DATA_R_W_BMSK                                                     0x80000000
#define HWIO_EVMOD_C0_LUT_DATA_R_W_SHFT                                                           0x1f
#define HWIO_EVMOD_C0_LUT_DATA_ADDR_BMSK                                                      0x1f0000
#define HWIO_EVMOD_C0_LUT_DATA_ADDR_SHFT                                                          0x10
#define HWIO_EVMOD_C0_LUT_DATA_DATA_BMSK                                                        0xffff
#define HWIO_EVMOD_C0_LUT_DATA_DATA_SHFT                                                           0x0

#define HWIO_EVMOD_C1_LUT_DATA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00034328)
#define HWIO_EVMOD_C1_LUT_DATA_RMSK                                                         0x801fffff
#define HWIO_EVMOD_C1_LUT_DATA_IN          \
        in_dword_masked(HWIO_EVMOD_C1_LUT_DATA_ADDR, HWIO_EVMOD_C1_LUT_DATA_RMSK)
#define HWIO_EVMOD_C1_LUT_DATA_INM(m)      \
        in_dword_masked(HWIO_EVMOD_C1_LUT_DATA_ADDR, m)
#define HWIO_EVMOD_C1_LUT_DATA_OUT(v)      \
        out_dword(HWIO_EVMOD_C1_LUT_DATA_ADDR,v)
#define HWIO_EVMOD_C1_LUT_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_C1_LUT_DATA_ADDR,m,v,HWIO_EVMOD_C1_LUT_DATA_IN)
#define HWIO_EVMOD_C1_LUT_DATA_R_W_BMSK                                                     0x80000000
#define HWIO_EVMOD_C1_LUT_DATA_R_W_SHFT                                                           0x1f
#define HWIO_EVMOD_C1_LUT_DATA_ADDR_BMSK                                                      0x1f0000
#define HWIO_EVMOD_C1_LUT_DATA_ADDR_SHFT                                                          0x10
#define HWIO_EVMOD_C1_LUT_DATA_DATA_BMSK                                                        0xffff
#define HWIO_EVMOD_C1_LUT_DATA_DATA_SHFT                                                           0x0

#define HWIO_EVMOD_CONST_MAP_GMSK_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003432c)
#define HWIO_EVMOD_CONST_MAP_GMSK_RMSK                                                           0xfff
#define HWIO_EVMOD_CONST_MAP_GMSK_IN          \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_GMSK_ADDR, HWIO_EVMOD_CONST_MAP_GMSK_RMSK)
#define HWIO_EVMOD_CONST_MAP_GMSK_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_GMSK_ADDR, m)
#define HWIO_EVMOD_CONST_MAP_GMSK_OUT(v)      \
        out_dword(HWIO_EVMOD_CONST_MAP_GMSK_ADDR,v)
#define HWIO_EVMOD_CONST_MAP_GMSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_CONST_MAP_GMSK_ADDR,m,v,HWIO_EVMOD_CONST_MAP_GMSK_IN)
#define HWIO_EVMOD_CONST_MAP_GMSK_GAIN_A_BMSK                                                    0xfff
#define HWIO_EVMOD_CONST_MAP_GMSK_GAIN_A_SHFT                                                      0x0

#define HWIO_EVMOD_CONST_MAP_EPSK_0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00034330)
#define HWIO_EVMOD_CONST_MAP_EPSK_0_RMSK                                                     0xfff0fff
#define HWIO_EVMOD_CONST_MAP_EPSK_0_IN          \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_EPSK_0_ADDR, HWIO_EVMOD_CONST_MAP_EPSK_0_RMSK)
#define HWIO_EVMOD_CONST_MAP_EPSK_0_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_EPSK_0_ADDR, m)
#define HWIO_EVMOD_CONST_MAP_EPSK_0_OUT(v)      \
        out_dword(HWIO_EVMOD_CONST_MAP_EPSK_0_ADDR,v)
#define HWIO_EVMOD_CONST_MAP_EPSK_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_CONST_MAP_EPSK_0_ADDR,m,v,HWIO_EVMOD_CONST_MAP_EPSK_0_IN)
#define HWIO_EVMOD_CONST_MAP_EPSK_0_GAIN_B_BMSK                                              0xfff0000
#define HWIO_EVMOD_CONST_MAP_EPSK_0_GAIN_B_SHFT                                                   0x10
#define HWIO_EVMOD_CONST_MAP_EPSK_0_GAIN_A_BMSK                                                  0xfff
#define HWIO_EVMOD_CONST_MAP_EPSK_0_GAIN_A_SHFT                                                    0x0

#define HWIO_EVMOD_CONST_MAP_EPSK_1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00034334)
#define HWIO_EVMOD_CONST_MAP_EPSK_1_RMSK                                                     0xfff0fff
#define HWIO_EVMOD_CONST_MAP_EPSK_1_IN          \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_EPSK_1_ADDR, HWIO_EVMOD_CONST_MAP_EPSK_1_RMSK)
#define HWIO_EVMOD_CONST_MAP_EPSK_1_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_EPSK_1_ADDR, m)
#define HWIO_EVMOD_CONST_MAP_EPSK_1_OUT(v)      \
        out_dword(HWIO_EVMOD_CONST_MAP_EPSK_1_ADDR,v)
#define HWIO_EVMOD_CONST_MAP_EPSK_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_CONST_MAP_EPSK_1_ADDR,m,v,HWIO_EVMOD_CONST_MAP_EPSK_1_IN)
#define HWIO_EVMOD_CONST_MAP_EPSK_1_GAIN_D_BMSK                                              0xfff0000
#define HWIO_EVMOD_CONST_MAP_EPSK_1_GAIN_D_SHFT                                                   0x10
#define HWIO_EVMOD_CONST_MAP_EPSK_1_GAIN_C_BMSK                                                  0xfff
#define HWIO_EVMOD_CONST_MAP_EPSK_1_GAIN_C_SHFT                                                    0x0

#define HWIO_EVMOD_CONST_MAP_QAM16_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00034338)
#define HWIO_EVMOD_CONST_MAP_QAM16_RMSK                                                      0xfff0fff
#define HWIO_EVMOD_CONST_MAP_QAM16_IN          \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_QAM16_ADDR, HWIO_EVMOD_CONST_MAP_QAM16_RMSK)
#define HWIO_EVMOD_CONST_MAP_QAM16_INM(m)      \
        in_dword_masked(HWIO_EVMOD_CONST_MAP_QAM16_ADDR, m)
#define HWIO_EVMOD_CONST_MAP_QAM16_OUT(v)      \
        out_dword(HWIO_EVMOD_CONST_MAP_QAM16_ADDR,v)
#define HWIO_EVMOD_CONST_MAP_QAM16_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_CONST_MAP_QAM16_ADDR,m,v,HWIO_EVMOD_CONST_MAP_QAM16_IN)
#define HWIO_EVMOD_CONST_MAP_QAM16_GAIN_B_BMSK                                               0xfff0000
#define HWIO_EVMOD_CONST_MAP_QAM16_GAIN_B_SHFT                                                    0x10
#define HWIO_EVMOD_CONST_MAP_QAM16_GAIN_A_BMSK                                                   0xfff
#define HWIO_EVMOD_CONST_MAP_QAM16_GAIN_A_SHFT                                                     0x0

#define HWIO_EVMOD_DPL_PAR_CTRL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003433c)
#define HWIO_EVMOD_DPL_PAR_CTRL_RMSK                                                               0x7
#define HWIO_EVMOD_DPL_PAR_CTRL_IN          \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_CTRL_ADDR, HWIO_EVMOD_DPL_PAR_CTRL_RMSK)
#define HWIO_EVMOD_DPL_PAR_CTRL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_CTRL_ADDR, m)
#define HWIO_EVMOD_DPL_PAR_CTRL_OUT(v)      \
        out_dword(HWIO_EVMOD_DPL_PAR_CTRL_ADDR,v)
#define HWIO_EVMOD_DPL_PAR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DPL_PAR_CTRL_ADDR,m,v,HWIO_EVMOD_DPL_PAR_CTRL_IN)
#define HWIO_EVMOD_DPL_PAR_CTRL_PAR_ENABLE_BMSK                                                    0x4
#define HWIO_EVMOD_DPL_PAR_CTRL_PAR_ENABLE_SHFT                                                    0x2
#define HWIO_EVMOD_DPL_PAR_CTRL_DPL_ENABLE_BMSK                                                    0x2
#define HWIO_EVMOD_DPL_PAR_CTRL_DPL_ENABLE_SHFT                                                    0x1
#define HWIO_EVMOD_DPL_PAR_CTRL_GLOBAL_ENABLE_BMSK                                                 0x1
#define HWIO_EVMOD_DPL_PAR_CTRL_GLOBAL_ENABLE_SHFT                                                 0x0

#define HWIO_EVMOD_DPL_CTRL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034340)
#define HWIO_EVMOD_DPL_CTRL_RMSK                                                            0xffffffff
#define HWIO_EVMOD_DPL_CTRL_IN          \
        in_dword_masked(HWIO_EVMOD_DPL_CTRL_ADDR, HWIO_EVMOD_DPL_CTRL_RMSK)
#define HWIO_EVMOD_DPL_CTRL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DPL_CTRL_ADDR, m)
#define HWIO_EVMOD_DPL_CTRL_OUT(v)      \
        out_dword(HWIO_EVMOD_DPL_CTRL_ADDR,v)
#define HWIO_EVMOD_DPL_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DPL_CTRL_ADDR,m,v,HWIO_EVMOD_DPL_CTRL_IN)
#define HWIO_EVMOD_DPL_CTRL_CORRECTION_GAIN_BMSK                                            0xffff0000
#define HWIO_EVMOD_DPL_CTRL_CORRECTION_GAIN_SHFT                                                  0x10
#define HWIO_EVMOD_DPL_CTRL_LIMIT_BMSK                                                          0xffff
#define HWIO_EVMOD_DPL_CTRL_LIMIT_SHFT                                                             0x0

#define HWIO_EVMOD_DPL_GAIN_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034344)
#define HWIO_EVMOD_DPL_GAIN_RMSK                                                                0xffff
#define HWIO_EVMOD_DPL_GAIN_IN          \
        in_dword_masked(HWIO_EVMOD_DPL_GAIN_ADDR, HWIO_EVMOD_DPL_GAIN_RMSK)
#define HWIO_EVMOD_DPL_GAIN_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DPL_GAIN_ADDR, m)
#define HWIO_EVMOD_DPL_GAIN_OUT(v)      \
        out_dword(HWIO_EVMOD_DPL_GAIN_ADDR,v)
#define HWIO_EVMOD_DPL_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DPL_GAIN_ADDR,m,v,HWIO_EVMOD_DPL_GAIN_IN)
#define HWIO_EVMOD_DPL_GAIN_LPF_GAIN_BMSK                                                       0xffff
#define HWIO_EVMOD_DPL_GAIN_LPF_GAIN_SHFT                                                          0x0

#define HWIO_EVMOD_PAR_CTRL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00034348)
#define HWIO_EVMOD_PAR_CTRL_RMSK                                                               0x1ffff
#define HWIO_EVMOD_PAR_CTRL_IN          \
        in_dword_masked(HWIO_EVMOD_PAR_CTRL_ADDR, HWIO_EVMOD_PAR_CTRL_RMSK)
#define HWIO_EVMOD_PAR_CTRL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_PAR_CTRL_ADDR, m)
#define HWIO_EVMOD_PAR_CTRL_OUT(v)      \
        out_dword(HWIO_EVMOD_PAR_CTRL_ADDR,v)
#define HWIO_EVMOD_PAR_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_PAR_CTRL_ADDR,m,v,HWIO_EVMOD_PAR_CTRL_IN)
#define HWIO_EVMOD_PAR_CTRL_LIMIT_BMSK                                                         0x1ffff
#define HWIO_EVMOD_PAR_CTRL_LIMIT_SHFT                                                             0x0

#define HWIO_EVMOD_PAR_LPF_GAIN_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003434c)
#define HWIO_EVMOD_PAR_LPF_GAIN_RMSK                                                            0xffff
#define HWIO_EVMOD_PAR_LPF_GAIN_IN          \
        in_dword_masked(HWIO_EVMOD_PAR_LPF_GAIN_ADDR, HWIO_EVMOD_PAR_LPF_GAIN_RMSK)
#define HWIO_EVMOD_PAR_LPF_GAIN_INM(m)      \
        in_dword_masked(HWIO_EVMOD_PAR_LPF_GAIN_ADDR, m)
#define HWIO_EVMOD_PAR_LPF_GAIN_OUT(v)      \
        out_dword(HWIO_EVMOD_PAR_LPF_GAIN_ADDR,v)
#define HWIO_EVMOD_PAR_LPF_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_PAR_LPF_GAIN_ADDR,m,v,HWIO_EVMOD_PAR_LPF_GAIN_IN)
#define HWIO_EVMOD_PAR_LPF_GAIN_LPF_GAIN_BMSK                                                   0xffff
#define HWIO_EVMOD_PAR_LPF_GAIN_LPF_GAIN_SHFT                                                      0x0

#define HWIO_EVMOD_PAR_CORRECTION_GAIN_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00034350)
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_RMSK                                                     0xffff
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_IN          \
        in_dword_masked(HWIO_EVMOD_PAR_CORRECTION_GAIN_ADDR, HWIO_EVMOD_PAR_CORRECTION_GAIN_RMSK)
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_INM(m)      \
        in_dword_masked(HWIO_EVMOD_PAR_CORRECTION_GAIN_ADDR, m)
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_OUT(v)      \
        out_dword(HWIO_EVMOD_PAR_CORRECTION_GAIN_ADDR,v)
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_PAR_CORRECTION_GAIN_ADDR,m,v,HWIO_EVMOD_PAR_CORRECTION_GAIN_IN)
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_CORRECTION_GAIN_BMSK                                     0xffff
#define HWIO_EVMOD_PAR_CORRECTION_GAIN_CORRECTION_GAIN_SHFT                                        0x0

#define HWIO_EVMOD_DPL_PAR_LPF_Hn_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00034354 + 0x4 * (n))
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_RMSK                                                           0xfff
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_MAXn                                                               7
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_INI(n)        \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_LPF_Hn_ADDR(n), HWIO_EVMOD_DPL_PAR_LPF_Hn_RMSK)
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_INMI(n,mask)    \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_LPF_Hn_ADDR(n), mask)
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_OUTI(n,val)    \
        out_dword(HWIO_EVMOD_DPL_PAR_LPF_Hn_ADDR(n),val)
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_EVMOD_DPL_PAR_LPF_Hn_ADDR(n),mask,val,HWIO_EVMOD_DPL_PAR_LPF_Hn_INI(n))
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_DATA_BMSK                                                      0xfff
#define HWIO_EVMOD_DPL_PAR_LPF_Hn_DATA_SHFT                                                        0x0

#define HWIO_EVMOD_TIMESTAMP_T1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00034374)
#define HWIO_EVMOD_TIMESTAMP_T1_RMSK                                                            0xffff
#define HWIO_EVMOD_TIMESTAMP_T1_IN          \
        in_dword_masked(HWIO_EVMOD_TIMESTAMP_T1_ADDR, HWIO_EVMOD_TIMESTAMP_T1_RMSK)
#define HWIO_EVMOD_TIMESTAMP_T1_INM(m)      \
        in_dword_masked(HWIO_EVMOD_TIMESTAMP_T1_ADDR, m)
#define HWIO_EVMOD_TIMESTAMP_T1_OUT(v)      \
        out_dword(HWIO_EVMOD_TIMESTAMP_T1_ADDR,v)
#define HWIO_EVMOD_TIMESTAMP_T1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_TIMESTAMP_T1_ADDR,m,v,HWIO_EVMOD_TIMESTAMP_T1_IN)
#define HWIO_EVMOD_TIMESTAMP_T1_TIMESTAMP_T1_BMSK                                               0xffff
#define HWIO_EVMOD_TIMESTAMP_T1_TIMESTAMP_T1_SHFT                                                  0x0

#define HWIO_EVMOD_SAMPLE_COUNT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00034378)
#define HWIO_EVMOD_SAMPLE_COUNT_RMSK                                                            0xffff
#define HWIO_EVMOD_SAMPLE_COUNT_IN          \
        in_dword_masked(HWIO_EVMOD_SAMPLE_COUNT_ADDR, HWIO_EVMOD_SAMPLE_COUNT_RMSK)
#define HWIO_EVMOD_SAMPLE_COUNT_INM(m)      \
        in_dword_masked(HWIO_EVMOD_SAMPLE_COUNT_ADDR, m)
#define HWIO_EVMOD_SAMPLE_COUNT_SAMPLE_COUNT_BMSK                                               0xffff
#define HWIO_EVMOD_SAMPLE_COUNT_SAMPLE_COUNT_SHFT                                                  0x0

#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0003437c)
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_RMSK                                                       0xffff
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_IN          \
        in_dword_masked(HWIO_EVMOD_SAMPLE_COUNT_CTRL_ADDR, HWIO_EVMOD_SAMPLE_COUNT_CTRL_RMSK)
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_SAMPLE_COUNT_CTRL_ADDR, m)
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_OUT(v)      \
        out_dword(HWIO_EVMOD_SAMPLE_COUNT_CTRL_ADDR,v)
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_SAMPLE_COUNT_CTRL_ADDR,m,v,HWIO_EVMOD_SAMPLE_COUNT_CTRL_IN)
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_ROLLOVER_BMSK                                              0xffff
#define HWIO_EVMOD_SAMPLE_COUNT_CTRL_ROLLOVER_SHFT                                                 0x0

#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00034380)
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_RMSK                                                         0x3
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_IN          \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_ADDR, HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_RMSK)
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_ADDR, m)
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_OUT(v)      \
        out_dword(HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_ADDR,v)
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_ADDR,m,v,HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_IN)
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_MODE_BMSK                                                    0x3
#define HWIO_EVMOD_DPL_PAR_DEBUG_CTRL_MODE_SHFT                                                    0x0

#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00034384)
#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_RMSK                                                      0xffff
#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_IN          \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_DEBUG_DATA_ADDR, HWIO_EVMOD_DPL_PAR_DEBUG_DATA_RMSK)
#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_INM(m)      \
        in_dword_masked(HWIO_EVMOD_DPL_PAR_DEBUG_DATA_ADDR, m)
#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_DEBUG_DATA_BMSK                                           0xffff
#define HWIO_EVMOD_DPL_PAR_DEBUG_DATA_DEBUG_DATA_SHFT                                              0x0

#define HWIO_CSRCH_ENABLE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00035000)
#define HWIO_CSRCH_ENABLE_RMSK                                                                     0x1
#define HWIO_CSRCH_ENABLE_IN          \
        in_dword_masked(HWIO_CSRCH_ENABLE_ADDR, HWIO_CSRCH_ENABLE_RMSK)
#define HWIO_CSRCH_ENABLE_INM(m)      \
        in_dword_masked(HWIO_CSRCH_ENABLE_ADDR, m)
#define HWIO_CSRCH_ENABLE_OUT(v)      \
        out_dword(HWIO_CSRCH_ENABLE_ADDR,v)
#define HWIO_CSRCH_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CSRCH_ENABLE_ADDR,m,v,HWIO_CSRCH_ENABLE_IN)
#define HWIO_CSRCH_ENABLE_ENABLE_BMSK                                                              0x1
#define HWIO_CSRCH_ENABLE_ENABLE_SHFT                                                              0x0

#define HWIO_SRCH_QUEUE_CMD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00035004)
#define HWIO_SRCH_QUEUE_CMD_RMSK                                                                   0x3
#define HWIO_SRCH_QUEUE_CMD_OUT(v)      \
        out_dword(HWIO_SRCH_QUEUE_CMD_ADDR,v)
#define HWIO_SRCH_QUEUE_CMD_ABORT_BMSK                                                             0x2
#define HWIO_SRCH_QUEUE_CMD_ABORT_SHFT                                                             0x1
#define HWIO_SRCH_QUEUE_CMD_START_BMSK                                                             0x1
#define HWIO_SRCH_QUEUE_CMD_START_SHFT                                                             0x0

#define HWIO_SRCH_QUEUE_CTL_0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00035008)
#define HWIO_SRCH_QUEUE_CTL_0_RMSK                                                                0x3f
#define HWIO_SRCH_QUEUE_CTL_0_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_CTL_0_ADDR, HWIO_SRCH_QUEUE_CTL_0_RMSK)
#define HWIO_SRCH_QUEUE_CTL_0_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_CTL_0_ADDR, m)
#define HWIO_SRCH_QUEUE_CTL_0_OUT(v)      \
        out_dword(HWIO_SRCH_QUEUE_CTL_0_ADDR,v)
#define HWIO_SRCH_QUEUE_CTL_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_QUEUE_CTL_0_ADDR,m,v,HWIO_SRCH_QUEUE_CTL_0_IN)
#define HWIO_SRCH_QUEUE_CTL_0_NUM_TASKS_BMSK                                                      0x3f
#define HWIO_SRCH_QUEUE_CTL_0_NUM_TASKS_SHFT                                                       0x0

#define HWIO_SRCH_QUEUE_CTL_1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003500c)
#define HWIO_SRCH_QUEUE_CTL_1_RMSK                                                          0xfffffffc
#define HWIO_SRCH_QUEUE_CTL_1_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_CTL_1_ADDR, HWIO_SRCH_QUEUE_CTL_1_RMSK)
#define HWIO_SRCH_QUEUE_CTL_1_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_CTL_1_ADDR, m)
#define HWIO_SRCH_QUEUE_CTL_1_OUT(v)      \
        out_dword(HWIO_SRCH_QUEUE_CTL_1_ADDR,v)
#define HWIO_SRCH_QUEUE_CTL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_QUEUE_CTL_1_ADDR,m,v,HWIO_SRCH_QUEUE_CTL_1_IN)
#define HWIO_SRCH_QUEUE_CTL_1_ADDRESS_BMSK                                                  0xfff00000
#define HWIO_SRCH_QUEUE_CTL_1_ADDRESS_SHFT                                                        0x14
#define HWIO_SRCH_QUEUE_CTL_1_TASK_ADDR_BMSK                                                   0xffffc
#define HWIO_SRCH_QUEUE_CTL_1_TASK_ADDR_SHFT                                                       0x2

#define HWIO_SRCH_QUEUE_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00035010)
#define HWIO_SRCH_QUEUE_STATUS_RMSK                                                            0x3ff3f
#define HWIO_SRCH_QUEUE_STATUS_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_STATUS_ADDR, HWIO_SRCH_QUEUE_STATUS_RMSK)
#define HWIO_SRCH_QUEUE_STATUS_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_STATUS_ADDR, m)
#define HWIO_SRCH_QUEUE_STATUS_VALID_TASKS_BMSK                                                0x3f000
#define HWIO_SRCH_QUEUE_STATUS_VALID_TASKS_SHFT                                                    0xc
#define HWIO_SRCH_QUEUE_STATUS_CURR_STATE_BMSK                                                   0xf00
#define HWIO_SRCH_QUEUE_STATUS_CURR_STATE_SHFT                                                     0x8
#define HWIO_SRCH_QUEUE_STATUS_CURR_TASK_BMSK                                                     0x3f
#define HWIO_SRCH_QUEUE_STATUS_CURR_TASK_SHFT                                                      0x0

#define HWIO_SRCH_QUEUE_WRITE_PTR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00035014)
#define HWIO_SRCH_QUEUE_WRITE_PTR_RMSK                                                      0xffffffff
#define HWIO_SRCH_QUEUE_WRITE_PTR_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_WRITE_PTR_ADDR, HWIO_SRCH_QUEUE_WRITE_PTR_RMSK)
#define HWIO_SRCH_QUEUE_WRITE_PTR_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_WRITE_PTR_ADDR, m)
#define HWIO_SRCH_QUEUE_WRITE_PTR_ANT1_BMSK                                                 0xffff0000
#define HWIO_SRCH_QUEUE_WRITE_PTR_ANT1_SHFT                                                       0x10
#define HWIO_SRCH_QUEUE_WRITE_PTR_ANT0_BMSK                                                     0xffff
#define HWIO_SRCH_QUEUE_WRITE_PTR_ANT0_SHFT                                                        0x0

#define HWIO_SRCH_QUEUE_CMP_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00035018)
#define HWIO_SRCH_QUEUE_CMP_RMSK                                                               0xfc000
#define HWIO_SRCH_QUEUE_CMP_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_CMP_ADDR, HWIO_SRCH_QUEUE_CMP_RMSK)
#define HWIO_SRCH_QUEUE_CMP_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_CMP_ADDR, m)
#define HWIO_SRCH_QUEUE_CMP_OUT(v)      \
        out_dword(HWIO_SRCH_QUEUE_CMP_ADDR,v)
#define HWIO_SRCH_QUEUE_CMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_QUEUE_CMP_ADDR,m,v,HWIO_SRCH_QUEUE_CMP_IN)
#define HWIO_SRCH_QUEUE_CMP_CARRIER_ANT1_BMSK                                                  0xe0000
#define HWIO_SRCH_QUEUE_CMP_CARRIER_ANT1_SHFT                                                     0x11
#define HWIO_SRCH_QUEUE_CMP_CARRIER_ANT0_BMSK                                                  0x1c000
#define HWIO_SRCH_QUEUE_CMP_CARRIER_ANT0_SHFT                                                      0xe

#define HWIO_SRCH_QUEUE_TST_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0003501c)
#define HWIO_SRCH_QUEUE_TST_RMSK                                                                   0x2
#define HWIO_SRCH_QUEUE_TST_IN          \
        in_dword_masked(HWIO_SRCH_QUEUE_TST_ADDR, HWIO_SRCH_QUEUE_TST_RMSK)
#define HWIO_SRCH_QUEUE_TST_INM(m)      \
        in_dword_masked(HWIO_SRCH_QUEUE_TST_ADDR, m)
#define HWIO_SRCH_QUEUE_TST_OUT(v)      \
        out_dword(HWIO_SRCH_QUEUE_TST_ADDR,v)
#define HWIO_SRCH_QUEUE_TST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_QUEUE_TST_ADDR,m,v,HWIO_SRCH_QUEUE_TST_IN)
#define HWIO_SRCH_QUEUE_TST_PN_DISABLE_BMSK                                                        0x2
#define HWIO_SRCH_QUEUE_TST_PN_DISABLE_SHFT                                                        0x1

#define HWIO_SRCH_TEST_MODE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00035020)
#define HWIO_SRCH_TEST_MODE_RMSK                                                                   0x7
#define HWIO_SRCH_TEST_MODE_IN          \
        in_dword_masked(HWIO_SRCH_TEST_MODE_ADDR, HWIO_SRCH_TEST_MODE_RMSK)
#define HWIO_SRCH_TEST_MODE_INM(m)      \
        in_dword_masked(HWIO_SRCH_TEST_MODE_ADDR, m)
#define HWIO_SRCH_TEST_MODE_OUT(v)      \
        out_dword(HWIO_SRCH_TEST_MODE_ADDR,v)
#define HWIO_SRCH_TEST_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_TEST_MODE_ADDR,m,v,HWIO_SRCH_TEST_MODE_IN)
#define HWIO_SRCH_TEST_MODE_MODE_BMSK                                                              0x7
#define HWIO_SRCH_TEST_MODE_MODE_SHFT                                                              0x0

#define HWIO_SRCH_TEST_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00035024)
#define HWIO_SRCH_TEST_STATUS_RMSK                                                          0xffffffff
#define HWIO_SRCH_TEST_STATUS_IN          \
        in_dword_masked(HWIO_SRCH_TEST_STATUS_ADDR, HWIO_SRCH_TEST_STATUS_RMSK)
#define HWIO_SRCH_TEST_STATUS_INM(m)      \
        in_dword_masked(HWIO_SRCH_TEST_STATUS_ADDR, m)
#define HWIO_SRCH_TEST_STATUS_TESTBUS_BMSK                                                  0xffffffff
#define HWIO_SRCH_TEST_STATUS_TESTBUS_SHFT                                                         0x0

#define HWIO_SRCH_OFFLINE_WRITE_PTR_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00035028)
#define HWIO_SRCH_OFFLINE_WRITE_PTR_RMSK                                                    0xffffffff
#define HWIO_SRCH_OFFLINE_WRITE_PTR_IN          \
        in_dword_masked(HWIO_SRCH_OFFLINE_WRITE_PTR_ADDR, HWIO_SRCH_OFFLINE_WRITE_PTR_RMSK)
#define HWIO_SRCH_OFFLINE_WRITE_PTR_INM(m)      \
        in_dword_masked(HWIO_SRCH_OFFLINE_WRITE_PTR_ADDR, m)
#define HWIO_SRCH_OFFLINE_WRITE_PTR_OUT(v)      \
        out_dword(HWIO_SRCH_OFFLINE_WRITE_PTR_ADDR,v)
#define HWIO_SRCH_OFFLINE_WRITE_PTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_SRCH_OFFLINE_WRITE_PTR_ADDR,m,v,HWIO_SRCH_OFFLINE_WRITE_PTR_IN)
#define HWIO_SRCH_OFFLINE_WRITE_PTR_ANT1_PTR_BMSK                                           0xffff0000
#define HWIO_SRCH_OFFLINE_WRITE_PTR_ANT1_PTR_SHFT                                                 0x10
#define HWIO_SRCH_OFFLINE_WRITE_PTR_ANT0_PTR_BMSK                                               0xffff
#define HWIO_SRCH_OFFLINE_WRITE_PTR_ANT0_PTR_SHFT                                                  0x0

#define HWIO_SRCH_SEARCH_CTL_DBG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003502c)
#define HWIO_SRCH_SEARCH_CTL_DBG_RMSK                                                       0x9f8fffff
#define HWIO_SRCH_SEARCH_CTL_DBG_IN          \
        in_dword_masked(HWIO_SRCH_SEARCH_CTL_DBG_ADDR, HWIO_SRCH_SEARCH_CTL_DBG_RMSK)
#define HWIO_SRCH_SEARCH_CTL_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_SEARCH_CTL_DBG_ADDR, m)
#define HWIO_SRCH_SEARCH_CTL_DBG_NUM_PILOT_BURST_BMSK                                       0x80000000
#define HWIO_SRCH_SEARCH_CTL_DBG_NUM_PILOT_BURST_SHFT                                             0x1f
#define HWIO_SRCH_SEARCH_CTL_DBG_WINDOW_MODE_BMSK                                           0x10000000
#define HWIO_SRCH_SEARCH_CTL_DBG_WINDOW_MODE_SHFT                                                 0x1c
#define HWIO_SRCH_SEARCH_CTL_DBG_SEARCHER_MODE_BMSK                                          0xc000000
#define HWIO_SRCH_SEARCH_CTL_DBG_SEARCHER_MODE_SHFT                                               0x1a
#define HWIO_SRCH_SEARCH_CTL_DBG_ROTATOR_BYPASS_BMSK                                         0x2000000
#define HWIO_SRCH_SEARCH_CTL_DBG_ROTATOR_BYPASS_SHFT                                              0x19
#define HWIO_SRCH_SEARCH_CTL_DBG_DIVERSITY_MODE_BMSK                                         0x1800000
#define HWIO_SRCH_SEARCH_CTL_DBG_DIVERSITY_MODE_SHFT                                              0x17
#define HWIO_SRCH_SEARCH_CTL_DBG_COH_INTEG_M_BMSK                                              0xfff80
#define HWIO_SRCH_SEARCH_CTL_DBG_COH_INTEG_M_SHFT                                                  0x7
#define HWIO_SRCH_SEARCH_CTL_DBG_NCOH_INTEG_N_BMSK                                                0x7f
#define HWIO_SRCH_SEARCH_CTL_DBG_NCOH_INTEG_N_SHFT                                                 0x0

#define HWIO_SRCH_WINDOW_CTL_DBG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00035030)
#define HWIO_SRCH_WINDOW_CTL_DBG_RMSK                                                       0x7fff7fff
#define HWIO_SRCH_WINDOW_CTL_DBG_IN          \
        in_dword_masked(HWIO_SRCH_WINDOW_CTL_DBG_ADDR, HWIO_SRCH_WINDOW_CTL_DBG_RMSK)
#define HWIO_SRCH_WINDOW_CTL_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_WINDOW_CTL_DBG_ADDR, m)
#define HWIO_SRCH_WINDOW_CTL_DBG_WINDOW_SIZE_BMSK                                           0x7fff0000
#define HWIO_SRCH_WINDOW_CTL_DBG_WINDOW_SIZE_SHFT                                                 0x10
#define HWIO_SRCH_WINDOW_CTL_DBG_PN_ADDR_BMSK                                                   0x7fff
#define HWIO_SRCH_WINDOW_CTL_DBG_PN_ADDR_SHFT                                                      0x0

#define HWIO_SRCH_SAMPLE_CTL1_DBG_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00035034)
#define HWIO_SRCH_SAMPLE_CTL1_DBG_RMSK                                                      0x3fff7fff
#define HWIO_SRCH_SAMPLE_CTL1_DBG_IN          \
        in_dword_masked(HWIO_SRCH_SAMPLE_CTL1_DBG_ADDR, HWIO_SRCH_SAMPLE_CTL1_DBG_RMSK)
#define HWIO_SRCH_SAMPLE_CTL1_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_SAMPLE_CTL1_DBG_ADDR, m)
#define HWIO_SRCH_SAMPLE_CTL1_DBG_ROT_FREQ_BMSK                                             0x3fff0000
#define HWIO_SRCH_SAMPLE_CTL1_DBG_ROT_FREQ_SHFT                                                   0x10
#define HWIO_SRCH_SAMPLE_CTL1_DBG_WRITE_ADDR_BMSK                                               0x7fff
#define HWIO_SRCH_SAMPLE_CTL1_DBG_WRITE_ADDR_SHFT                                                  0x0

#define HWIO_SRCH_SAMPLE_CTL2_DBG_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00035038)
#define HWIO_SRCH_SAMPLE_CTL2_DBG_RMSK                                                      0x7fffffff
#define HWIO_SRCH_SAMPLE_CTL2_DBG_IN          \
        in_dword_masked(HWIO_SRCH_SAMPLE_CTL2_DBG_ADDR, HWIO_SRCH_SAMPLE_CTL2_DBG_RMSK)
#define HWIO_SRCH_SAMPLE_CTL2_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_SAMPLE_CTL2_DBG_ADDR, m)
#define HWIO_SRCH_SAMPLE_CTL2_DBG_ROT_PHASE_BMSK                                            0x7ffff000
#define HWIO_SRCH_SAMPLE_CTL2_DBG_ROT_PHASE_SHFT                                                   0xc
#define HWIO_SRCH_SAMPLE_CTL2_DBG_READ_ADDR_BMSK                                                 0xfff
#define HWIO_SRCH_SAMPLE_CTL2_DBG_READ_ADDR_SHFT                                                   0x0

#define HWIO_SRCH_PILOT_CTL_DBG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003503c)
#define HWIO_SRCH_PILOT_CTL_DBG_RMSK                                                         0x7ff01ff
#define HWIO_SRCH_PILOT_CTL_DBG_IN          \
        in_dword_masked(HWIO_SRCH_PILOT_CTL_DBG_ADDR, HWIO_SRCH_PILOT_CTL_DBG_RMSK)
#define HWIO_SRCH_PILOT_CTL_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_PILOT_CTL_DBG_ADDR, m)
#define HWIO_SRCH_PILOT_CTL_DBG_QOF_SEL_BMSK                                                 0x6000000
#define HWIO_SRCH_PILOT_CTL_DBG_QOF_SEL_SHFT                                                      0x19
#define HWIO_SRCH_PILOT_CTL_DBG_WALSH_FN_BMSK                                                0x1ff0000
#define HWIO_SRCH_PILOT_CTL_DBG_WALSH_FN_SHFT                                                     0x10
#define HWIO_SRCH_PILOT_CTL_DBG_PN_OFFSET_BMSK                                                   0x1ff
#define HWIO_SRCH_PILOT_CTL_DBG_PN_OFFSET_SHFT                                                     0x0

#define HWIO_SRCH_RESULT_CTL_DBG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00035040)
#define HWIO_SRCH_RESULT_CTL_DBG_RMSK                                                       0x33ffffff
#define HWIO_SRCH_RESULT_CTL_DBG_IN          \
        in_dword_masked(HWIO_SRCH_RESULT_CTL_DBG_ADDR, HWIO_SRCH_RESULT_CTL_DBG_RMSK)
#define HWIO_SRCH_RESULT_CTL_DBG_INM(m)      \
        in_dword_masked(HWIO_SRCH_RESULT_CTL_DBG_ADDR, m)
#define HWIO_SRCH_RESULT_CTL_DBG_CARRIER_SEL_BMSK                                           0x30000000
#define HWIO_SRCH_RESULT_CTL_DBG_CARRIER_SEL_SHFT                                                 0x1c
#define HWIO_SRCH_RESULT_CTL_DBG_DATA_RESULT_CTL_BMSK                                        0x3800000
#define HWIO_SRCH_RESULT_CTL_DBG_DATA_RESULT_CTL_SHFT                                             0x17
#define HWIO_SRCH_RESULT_CTL_DBG_SCALING_BMSK                                                 0x700000
#define HWIO_SRCH_RESULT_CTL_DBG_SCALING_SHFT                                                     0x14
#define HWIO_SRCH_RESULT_CTL_DBG_FORMAT_BMSK                                                   0xc0000
#define HWIO_SRCH_RESULT_CTL_DBG_FORMAT_SHFT                                                      0x12
#define HWIO_SRCH_RESULT_CTL_DBG_ADDRESS_BMSK                                                  0x3ffff
#define HWIO_SRCH_RESULT_CTL_DBG_ADDRESS_SHFT                                                      0x0

#define HWIO_FING_STATUS_RD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00036000)
#define HWIO_FING_STATUS_RD_RMSK                                                            0xe000ffff
#define HWIO_FING_STATUS_RD_IN          \
        in_dword_masked(HWIO_FING_STATUS_RD_ADDR, HWIO_FING_STATUS_RD_RMSK)
#define HWIO_FING_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_FING_STATUS_RD_ADDR, m)
#define HWIO_FING_STATUS_RD_FN_EARLY_BMSK                                                   0x80000000
#define HWIO_FING_STATUS_RD_FN_EARLY_SHFT                                                         0x1f
#define HWIO_FING_STATUS_RD_FN_DEASSIGN_BMSK                                                0x40000000
#define HWIO_FING_STATUS_RD_FN_DEASSIGN_SHFT                                                      0x1e
#define HWIO_FING_STATUS_RD_FN_PDCCH_EN_BMSK                                                0x20000000
#define HWIO_FING_STATUS_RD_FN_PDCCH_EN_SHFT                                                      0x1d
#define HWIO_FING_STATUS_RD_FN_PILOT_LEN_BMSK                                                   0xc000
#define HWIO_FING_STATUS_RD_FN_PILOT_LEN_SHFT                                                      0xe
#define HWIO_FING_STATUS_RD_FN_PILOT_LAST_BMSK                                                  0x2000
#define HWIO_FING_STATUS_RD_FN_PILOT_LAST_SHFT                                                     0xd
#define HWIO_FING_STATUS_RD_FN_AUX_ON_BMSK                                                      0x1000
#define HWIO_FING_STATUS_RD_FN_AUX_ON_SHFT                                                         0xc
#define HWIO_FING_STATUS_RD_FN_DIV_MODE_BMSK                                                     0xc00
#define HWIO_FING_STATUS_RD_FN_DIV_MODE_SHFT                                                       0xa
#define HWIO_FING_STATUS_RD_FN_Q_CHAN_OFF_BMSK                                                   0x200
#define HWIO_FING_STATUS_RD_FN_Q_CHAN_OFF_SHFT                                                     0x9
#define HWIO_FING_STATUS_RD_FN_SUPP_QOF_EN_BMSK                                                  0x100
#define HWIO_FING_STATUS_RD_FN_SUPP_QOF_EN_SHFT                                                    0x8
#define HWIO_FING_STATUS_RD_FN_FUND_QOF_EN_BMSK                                                   0x80
#define HWIO_FING_STATUS_RD_FN_FUND_QOF_EN_SHFT                                                    0x7
#define HWIO_FING_STATUS_RD_FN_SUPP_QOF_EN_DIV_BMSK                                               0x40
#define HWIO_FING_STATUS_RD_FN_SUPP_QOF_EN_DIV_SHFT                                                0x6
#define HWIO_FING_STATUS_RD_FN_FUND_QOF_EN_DIV_BMSK                                               0x20
#define HWIO_FING_STATUS_RD_FN_FUND_QOF_EN_DIV_SHFT                                                0x5
#define HWIO_FING_STATUS_RD_FN_MMSE_EN_BMSK                                                       0x10
#define HWIO_FING_STATUS_RD_FN_MMSE_EN_SHFT                                                        0x4
#define HWIO_FING_STATUS_RD_FN_ROT_BYPASS_BMSK                                                     0x8
#define HWIO_FING_STATUS_RD_FN_ROT_BYPASS_SHFT                                                     0x3
#define HWIO_FING_STATUS_RD_FN_ANTENNA_NUM_BMSK                                                    0x4
#define HWIO_FING_STATUS_RD_FN_ANTENNA_NUM_SHFT                                                    0x2
#define HWIO_FING_STATUS_RD_FN_RECEIVE_DIV_BMSK                                                    0x2
#define HWIO_FING_STATUS_RD_FN_RECEIVE_DIV_SHFT                                                    0x1
#define HWIO_FING_STATUS_RD_FN_INIT_FING_BMSK                                                      0x1
#define HWIO_FING_STATUS_RD_FN_INIT_FING_SHFT                                                      0x0

#define HWIO_FING_DESKEW_ADDR_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00036004)
#define HWIO_FING_DESKEW_ADDR_RD_RMSK                                                            0x1ff
#define HWIO_FING_DESKEW_ADDR_RD_IN          \
        in_dword_masked(HWIO_FING_DESKEW_ADDR_RD_ADDR, HWIO_FING_DESKEW_ADDR_RD_RMSK)
#define HWIO_FING_DESKEW_ADDR_RD_INM(m)      \
        in_dword_masked(HWIO_FING_DESKEW_ADDR_RD_ADDR, m)
#define HWIO_FING_DESKEW_ADDR_RD_FN_DESKEW_INDEX_BMSK                                            0x1ff
#define HWIO_FING_DESKEW_ADDR_RD_FN_DESKEW_INDEX_SHFT                                              0x0

#define HWIO_FING_SLOT_SYM_NUM_RD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00036008)
#define HWIO_FING_SLOT_SYM_NUM_RD_RMSK                                                        0x3f001f
#define HWIO_FING_SLOT_SYM_NUM_RD_IN          \
        in_dword_masked(HWIO_FING_SLOT_SYM_NUM_RD_ADDR, HWIO_FING_SLOT_SYM_NUM_RD_RMSK)
#define HWIO_FING_SLOT_SYM_NUM_RD_INM(m)      \
        in_dword_masked(HWIO_FING_SLOT_SYM_NUM_RD_ADDR, m)
#define HWIO_FING_SLOT_SYM_NUM_RD_SLOT_CNT_BMSK                                               0x3f0000
#define HWIO_FING_SLOT_SYM_NUM_RD_SLOT_CNT_SHFT                                                   0x10
#define HWIO_FING_SLOT_SYM_NUM_RD_SYM_CNT_BMSK                                                    0x1f
#define HWIO_FING_SLOT_SYM_NUM_RD_SYM_CNT_SHFT                                                     0x0

#define HWIO_FING_CHAN_ENABLE_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003600c)
#define HWIO_FING_CHAN_ENABLE_RD_RMSK                                                       0xe0000fff
#define HWIO_FING_CHAN_ENABLE_RD_IN          \
        in_dword_masked(HWIO_FING_CHAN_ENABLE_RD_ADDR, HWIO_FING_CHAN_ENABLE_RD_RMSK)
#define HWIO_FING_CHAN_ENABLE_RD_INM(m)      \
        in_dword_masked(HWIO_FING_CHAN_ENABLE_RD_ADDR, m)
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH2_EN_BMSK                                          0x80000000
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH2_EN_SHFT                                                0x1f
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH1_EN_BMSK                                          0x40000000
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH1_EN_SHFT                                                0x1e
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH3_EN_BMSK                                          0x20000000
#define HWIO_FING_CHAN_ENABLE_RD_FN_HW_CH3_EN_SHFT                                                0x1d
#define HWIO_FING_CHAN_ENABLE_RD_FN_CHAN_EN_BMSK                                                 0xfff
#define HWIO_FING_CHAN_ENABLE_RD_FN_CHAN_EN_SHFT                                                   0x0

#define HWIO_FING_ON_TIME_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00036010)
#define HWIO_FING_ON_TIME_RD_RMSK                                                           0xff00ff00
#define HWIO_FING_ON_TIME_RD_IN          \
        in_dword_masked(HWIO_FING_ON_TIME_RD_ADDR, HWIO_FING_ON_TIME_RD_RMSK)
#define HWIO_FING_ON_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_FING_ON_TIME_RD_ADDR, m)
#define HWIO_FING_ON_TIME_RD_I_SYM_BMSK                                                     0xff000000
#define HWIO_FING_ON_TIME_RD_I_SYM_SHFT                                                           0x18
#define HWIO_FING_ON_TIME_RD_Q_SYM_BMSK                                                         0xff00
#define HWIO_FING_ON_TIME_RD_Q_SYM_SHFT                                                            0x8

#define HWIO_FING_ON_TIME_DIV_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00036014)
#define HWIO_FING_ON_TIME_DIV_RD_RMSK                                                       0xff00ff00
#define HWIO_FING_ON_TIME_DIV_RD_IN          \
        in_dword_masked(HWIO_FING_ON_TIME_DIV_RD_ADDR, HWIO_FING_ON_TIME_DIV_RD_RMSK)
#define HWIO_FING_ON_TIME_DIV_RD_INM(m)      \
        in_dword_masked(HWIO_FING_ON_TIME_DIV_RD_ADDR, m)
#define HWIO_FING_ON_TIME_DIV_RD_I_SYM_BMSK                                                 0xff000000
#define HWIO_FING_ON_TIME_DIV_RD_I_SYM_SHFT                                                       0x18
#define HWIO_FING_ON_TIME_DIV_RD_Q_SYM_BMSK                                                     0xff00
#define HWIO_FING_ON_TIME_DIV_RD_Q_SYM_SHFT                                                        0x8

#define HWIO_FING_SYM_CH0_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00036018)
#define HWIO_FING_SYM_CH0_RD_RMSK                                                           0xff00ff00
#define HWIO_FING_SYM_CH0_RD_IN          \
        in_dword_masked(HWIO_FING_SYM_CH0_RD_ADDR, HWIO_FING_SYM_CH0_RD_RMSK)
#define HWIO_FING_SYM_CH0_RD_INM(m)      \
        in_dword_masked(HWIO_FING_SYM_CH0_RD_ADDR, m)
#define HWIO_FING_SYM_CH0_RD_I_SYM_BMSK                                                     0xff000000
#define HWIO_FING_SYM_CH0_RD_I_SYM_SHFT                                                           0x18
#define HWIO_FING_SYM_CH0_RD_Q_SYM_BMSK                                                         0xff00
#define HWIO_FING_SYM_CH0_RD_Q_SYM_SHFT                                                            0x8

#define HWIO_FING_SYM_CH0_DIV_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003601c)
#define HWIO_FING_SYM_CH0_DIV_RD_RMSK                                                       0xff00ff00
#define HWIO_FING_SYM_CH0_DIV_RD_IN          \
        in_dword_masked(HWIO_FING_SYM_CH0_DIV_RD_ADDR, HWIO_FING_SYM_CH0_DIV_RD_RMSK)
#define HWIO_FING_SYM_CH0_DIV_RD_INM(m)      \
        in_dword_masked(HWIO_FING_SYM_CH0_DIV_RD_ADDR, m)
#define HWIO_FING_SYM_CH0_DIV_RD_I_SYM_BMSK                                                 0xff000000
#define HWIO_FING_SYM_CH0_DIV_RD_I_SYM_SHFT                                                       0x18
#define HWIO_FING_SYM_CH0_DIV_RD_Q_SYM_BMSK                                                     0xff00
#define HWIO_FING_SYM_CH0_DIV_RD_Q_SYM_SHFT                                                        0x8

#define HWIO_FING_EARLY_LATE_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00036020)
#define HWIO_FING_EARLY_LATE_RD_RMSK                                                        0xff00ff00
#define HWIO_FING_EARLY_LATE_RD_IN          \
        in_dword_masked(HWIO_FING_EARLY_LATE_RD_ADDR, HWIO_FING_EARLY_LATE_RD_RMSK)
#define HWIO_FING_EARLY_LATE_RD_INM(m)      \
        in_dword_masked(HWIO_FING_EARLY_LATE_RD_ADDR, m)
#define HWIO_FING_EARLY_LATE_RD_I_SYM_BMSK                                                  0xff000000
#define HWIO_FING_EARLY_LATE_RD_I_SYM_SHFT                                                        0x18
#define HWIO_FING_EARLY_LATE_RD_Q_SYM_BMSK                                                      0xff00
#define HWIO_FING_EARLY_LATE_RD_Q_SYM_SHFT                                                         0x8

#define HWIO_FING_EARLY_LATE_DIV_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00036024)
#define HWIO_FING_EARLY_LATE_DIV_RD_RMSK                                                    0xff00ff00
#define HWIO_FING_EARLY_LATE_DIV_RD_IN          \
        in_dword_masked(HWIO_FING_EARLY_LATE_DIV_RD_ADDR, HWIO_FING_EARLY_LATE_DIV_RD_RMSK)
#define HWIO_FING_EARLY_LATE_DIV_RD_INM(m)      \
        in_dword_masked(HWIO_FING_EARLY_LATE_DIV_RD_ADDR, m)
#define HWIO_FING_EARLY_LATE_DIV_RD_I_SYM_BMSK                                              0xff000000
#define HWIO_FING_EARLY_LATE_DIV_RD_I_SYM_SHFT                                                    0x18
#define HWIO_FING_EARLY_LATE_DIV_RD_Q_SYM_BMSK                                                  0xff00
#define HWIO_FING_EARLY_LATE_DIV_RD_Q_SYM_SHFT                                                     0x8

#define HWIO_FINGER_POSITION_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00036028)
#define HWIO_FINGER_POSITION_RD_RMSK                                                           0x3ffff
#define HWIO_FINGER_POSITION_RD_IN          \
        in_dword_masked(HWIO_FINGER_POSITION_RD_ADDR, HWIO_FINGER_POSITION_RD_RMSK)
#define HWIO_FINGER_POSITION_RD_INM(m)      \
        in_dword_masked(HWIO_FINGER_POSITION_RD_ADDR, m)
#define HWIO_FINGER_POSITION_RD_PN_POSITION_BMSK                                               0x3ffff
#define HWIO_FINGER_POSITION_RD_PN_POSITION_SHFT                                                   0x0

#define HWIO_FINGER_PN_OFFSET_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003602c)
#define HWIO_FINGER_PN_OFFSET_RD_RMSK                                                            0x1ff
#define HWIO_FINGER_PN_OFFSET_RD_IN          \
        in_dword_masked(HWIO_FINGER_PN_OFFSET_RD_ADDR, HWIO_FINGER_PN_OFFSET_RD_RMSK)
#define HWIO_FINGER_PN_OFFSET_RD_INM(m)      \
        in_dword_masked(HWIO_FINGER_PN_OFFSET_RD_ADDR, m)
#define HWIO_FINGER_PN_OFFSET_RD_PILOT_PN_OFFSET_BMSK                                            0x1ff
#define HWIO_FINGER_PN_OFFSET_RD_PILOT_PN_OFFSET_SHFT                                              0x0

#define HWIO_FING_MMSE_RXX_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00036030)
#define HWIO_FING_MMSE_RXX_RD_RMSK                                                          0xffffffff
#define HWIO_FING_MMSE_RXX_RD_IN          \
        in_dword_masked(HWIO_FING_MMSE_RXX_RD_ADDR, HWIO_FING_MMSE_RXX_RD_RMSK)
#define HWIO_FING_MMSE_RXX_RD_INM(m)      \
        in_dword_masked(HWIO_FING_MMSE_RXX_RD_ADDR, m)
#define HWIO_FING_MMSE_RXX_RD_I_SYM_BMSK                                                    0xffff0000
#define HWIO_FING_MMSE_RXX_RD_I_SYM_SHFT                                                          0x10
#define HWIO_FING_MMSE_RXX_RD_Q_SYM_BMSK                                                        0xffff
#define HWIO_FING_MMSE_RXX_RD_Q_SYM_SHFT                                                           0x0

#define HWIO_FING_MMSE_RE_RXY_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00036034)
#define HWIO_FING_MMSE_RE_RXY_RD_RMSK                                                       0xffffffff
#define HWIO_FING_MMSE_RE_RXY_RD_IN          \
        in_dword_masked(HWIO_FING_MMSE_RE_RXY_RD_ADDR, HWIO_FING_MMSE_RE_RXY_RD_RMSK)
#define HWIO_FING_MMSE_RE_RXY_RD_INM(m)      \
        in_dword_masked(HWIO_FING_MMSE_RE_RXY_RD_ADDR, m)
#define HWIO_FING_MMSE_RE_RXY_RD_I_SYM_BMSK                                                 0xffff0000
#define HWIO_FING_MMSE_RE_RXY_RD_I_SYM_SHFT                                                       0x10
#define HWIO_FING_MMSE_RE_RXY_RD_Q_SYM_BMSK                                                     0xffff
#define HWIO_FING_MMSE_RE_RXY_RD_Q_SYM_SHFT                                                        0x0

#define HWIO_FING_MMSE_RYY_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00036038)
#define HWIO_FING_MMSE_RYY_RD_RMSK                                                          0xffffffff
#define HWIO_FING_MMSE_RYY_RD_IN          \
        in_dword_masked(HWIO_FING_MMSE_RYY_RD_ADDR, HWIO_FING_MMSE_RYY_RD_RMSK)
#define HWIO_FING_MMSE_RYY_RD_INM(m)      \
        in_dword_masked(HWIO_FING_MMSE_RYY_RD_ADDR, m)
#define HWIO_FING_MMSE_RYY_RD_I_SYM_BMSK                                                    0xffff0000
#define HWIO_FING_MMSE_RYY_RD_I_SYM_SHFT                                                          0x10
#define HWIO_FING_MMSE_RYY_RD_Q_SYM_BMSK                                                        0xffff
#define HWIO_FING_MMSE_RYY_RD_Q_SYM_SHFT                                                           0x0

#define HWIO_FING_MMSE_IM_RXY_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0003603c)
#define HWIO_FING_MMSE_IM_RXY_RD_RMSK                                                       0xffffffff
#define HWIO_FING_MMSE_IM_RXY_RD_IN          \
        in_dword_masked(HWIO_FING_MMSE_IM_RXY_RD_ADDR, HWIO_FING_MMSE_IM_RXY_RD_RMSK)
#define HWIO_FING_MMSE_IM_RXY_RD_INM(m)      \
        in_dword_masked(HWIO_FING_MMSE_IM_RXY_RD_ADDR, m)
#define HWIO_FING_MMSE_IM_RXY_RD_I_SYM_BMSK                                                 0xffff0000
#define HWIO_FING_MMSE_IM_RXY_RD_I_SYM_SHFT                                                       0x10
#define HWIO_FING_MMSE_IM_RXY_RD_Q_SYM_BMSK                                                     0xffff
#define HWIO_FING_MMSE_IM_RXY_RD_Q_SYM_SHFT                                                        0x0

#define HWIO_COMB_DESKEW_ADDR_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00036040)
#define HWIO_COMB_DESKEW_ADDR_RD_RMSK                                                              0xf
#define HWIO_COMB_DESKEW_ADDR_RD_IN          \
        in_dword_masked(HWIO_COMB_DESKEW_ADDR_RD_ADDR, HWIO_COMB_DESKEW_ADDR_RD_RMSK)
#define HWIO_COMB_DESKEW_ADDR_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_DESKEW_ADDR_RD_ADDR, m)
#define HWIO_COMB_DESKEW_ADDR_RD_DESKEW_INDEX_BMSK                                                 0xf
#define HWIO_COMB_DESKEW_ADDR_RD_DESKEW_INDEX_SHFT                                                 0x0

#define HWIO_COMB_STATUS13_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00036044)
#define HWIO_COMB_STATUS13_RD_RMSK                                                          0xdf000000
#define HWIO_COMB_STATUS13_RD_IN          \
        in_dword_masked(HWIO_COMB_STATUS13_RD_ADDR, HWIO_COMB_STATUS13_RD_RMSK)
#define HWIO_COMB_STATUS13_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_STATUS13_RD_ADDR, m)
#define HWIO_COMB_STATUS13_RD_QPCH_EN_BMSK                                                  0x80000000
#define HWIO_COMB_STATUS13_RD_QPCH_EN_SHFT                                                        0x1f
#define HWIO_COMB_STATUS13_RD_FT_ENABLE_BMSK                                                0x40000000
#define HWIO_COMB_STATUS13_RD_FT_ENABLE_SHFT                                                      0x1e
#define HWIO_COMB_STATUS13_RD_PC_DECISION_BMSK                                              0x10000000
#define HWIO_COMB_STATUS13_RD_PC_DECISION_SHFT                                                    0x1c
#define HWIO_COMB_STATUS13_RD_PC_SYMBOL_BMSK                                                 0x8000000
#define HWIO_COMB_STATUS13_RD_PC_SYMBOL_SHFT                                                      0x1b
#define HWIO_COMB_STATUS13_RD_LONG_PN_SCRAM_I_CH0_BMSK                                       0x4000000
#define HWIO_COMB_STATUS13_RD_LONG_PN_SCRAM_I_CH0_SHFT                                            0x1a
#define HWIO_COMB_STATUS13_RD_Q_CHAN_OFF_BMSK                                                0x2000000
#define HWIO_COMB_STATUS13_RD_Q_CHAN_OFF_SHFT                                                     0x19
#define HWIO_COMB_STATUS13_RD_SYM_DECISION_CH0_BMSK                                          0x1000000
#define HWIO_COMB_STATUS13_RD_SYM_DECISION_CH0_SHFT                                               0x18

#define HWIO_COMB_STATUS15_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00036048)
#define HWIO_COMB_STATUS15_RD_RMSK                                                           0x9780c5c
#define HWIO_COMB_STATUS15_RD_IN          \
        in_dword_masked(HWIO_COMB_STATUS15_RD_ADDR, HWIO_COMB_STATUS15_RD_RMSK)
#define HWIO_COMB_STATUS15_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_STATUS15_RD_ADDR, m)
#define HWIO_COMB_STATUS15_RD_PC_SYMBOL_BMSK                                                 0x8000000
#define HWIO_COMB_STATUS15_RD_PC_SYMBOL_SHFT                                                      0x1b
#define HWIO_COMB_STATUS15_RD_CACKCH_EN_BMSK                                                 0x1000000
#define HWIO_COMB_STATUS15_RD_CACKCH_EN_SHFT                                                      0x18
#define HWIO_COMB_STATUS15_RD_CH0_DISABLE_BMSK                                                0x400000
#define HWIO_COMB_STATUS15_RD_CH0_DISABLE_SHFT                                                    0x16
#define HWIO_COMB_STATUS15_RD_PC_DECISION_CP_BMSK                                             0x200000
#define HWIO_COMB_STATUS15_RD_PC_DECISION_CP_SHFT                                                 0x15
#define HWIO_COMB_STATUS15_RD_Q_CHAN_OFF_BMSK                                                 0x100000
#define HWIO_COMB_STATUS15_RD_Q_CHAN_OFF_SHFT                                                     0x14
#define HWIO_COMB_STATUS15_RD_TOT_PC_DECISION_BMSK                                             0x80000
#define HWIO_COMB_STATUS15_RD_TOT_PC_DECISION_SHFT                                                0x13
#define HWIO_COMB_STATUS15_RD_LONG_PN_SCRAM_I_CH1_BMSK                                           0x800
#define HWIO_COMB_STATUS15_RD_LONG_PN_SCRAM_I_CH1_SHFT                                             0xb
#define HWIO_COMB_STATUS15_RD_LONG_PN_SCRAM_Q_CH1_BMSK                                           0x400
#define HWIO_COMB_STATUS15_RD_LONG_PN_SCRAM_Q_CH1_SHFT                                             0xa
#define HWIO_COMB_STATUS15_RD_QPCH_EN_BMSK                                                        0x40
#define HWIO_COMB_STATUS15_RD_QPCH_EN_SHFT                                                         0x6
#define HWIO_COMB_STATUS15_RD_QP_I_ON_BMSK                                                        0x10
#define HWIO_COMB_STATUS15_RD_QP_I_ON_SHFT                                                         0x4
#define HWIO_COMB_STATUS15_RD_QP_Q_ON_BMSK                                                         0x8
#define HWIO_COMB_STATUS15_RD_QP_Q_ON_SHFT                                                         0x3
#define HWIO_COMB_STATUS15_RD_FRAME_END_BMSK                                                       0x4
#define HWIO_COMB_STATUS15_RD_FRAME_END_SHFT                                                       0x2

#define HWIO_COMB_STATUS16_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x0003604c)
#define HWIO_COMB_STATUS16_RD_RMSK                                                          0xf704f838
#define HWIO_COMB_STATUS16_RD_IN          \
        in_dword_masked(HWIO_COMB_STATUS16_RD_ADDR, HWIO_COMB_STATUS16_RD_RMSK)
#define HWIO_COMB_STATUS16_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_STATUS16_RD_ADDR, m)
#define HWIO_COMB_STATUS16_RD_BETA_DECISION1_BMSK                                           0x80000000
#define HWIO_COMB_STATUS16_RD_BETA_DECISION1_SHFT                                                 0x1f
#define HWIO_COMB_STATUS16_RD_BETA_DECISION2_BMSK                                           0x40000000
#define HWIO_COMB_STATUS16_RD_BETA_DECISION2_SHFT                                                 0x1e
#define HWIO_COMB_STATUS16_RD_FPC_DECISION1_BMSK                                            0x20000000
#define HWIO_COMB_STATUS16_RD_FPC_DECISION1_SHFT                                                  0x1d
#define HWIO_COMB_STATUS16_RD_FPC_DECISION2_BMSK                                            0x10000000
#define HWIO_COMB_STATUS16_RD_FPC_DECISION2_SHFT                                                  0x1c
#define HWIO_COMB_STATUS16_RD_FPC_SELECT_BMSK                                                0x4000000
#define HWIO_COMB_STATUS16_RD_FPC_SELECT_SHFT                                                     0x1a
#define HWIO_COMB_STATUS16_RD_FRAME_END_BMSK                                                 0x2000000
#define HWIO_COMB_STATUS16_RD_FRAME_END_SHFT                                                      0x19
#define HWIO_COMB_STATUS16_RD_FPC_ENABLE_BMSK                                                0x1000000
#define HWIO_COMB_STATUS16_RD_FPC_ENABLE_SHFT                                                     0x18
#define HWIO_COMB_STATUS16_RD_PC_DECISION_BMSK                                                 0x40000
#define HWIO_COMB_STATUS16_RD_PC_DECISION_SHFT                                                    0x12
#define HWIO_COMB_STATUS16_RD_QP_I_ON_BMSK                                                      0x8000
#define HWIO_COMB_STATUS16_RD_QP_I_ON_SHFT                                                         0xf
#define HWIO_COMB_STATUS16_RD_QP_Q_ON_BMSK                                                      0x4000
#define HWIO_COMB_STATUS16_RD_QP_Q_ON_SHFT                                                         0xe
#define HWIO_COMB_STATUS16_RD_QP_DECISION_BMSK                                                  0x2000
#define HWIO_COMB_STATUS16_RD_QP_DECISION_SHFT                                                     0xd
#define HWIO_COMB_STATUS16_RD_FIRST_PCG_BMSK                                                    0x1000
#define HWIO_COMB_STATUS16_RD_FIRST_PCG_SHFT                                                       0xc
#define HWIO_COMB_STATUS16_RD_FRAME_5MS_END_BMSK                                                 0x800
#define HWIO_COMB_STATUS16_RD_FRAME_5MS_END_SHFT                                                   0xb
#define HWIO_COMB_STATUS16_RD_OFFLINE_ACTIVE_BMSK                                                 0x20
#define HWIO_COMB_STATUS16_RD_OFFLINE_ACTIVE_SHFT                                                  0x5
#define HWIO_COMB_STATUS16_RD_DCCH_ACTIVE_BMSK                                                    0x18
#define HWIO_COMB_STATUS16_RD_DCCH_ACTIVE_SHFT                                                     0x3

#define HWIO_COMB_BETA_CH0_SW_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00036050)
#define HWIO_COMB_BETA_CH0_SW_RD_RMSK                                                       0xff000000
#define HWIO_COMB_BETA_CH0_SW_RD_IN          \
        in_dword_masked(HWIO_COMB_BETA_CH0_SW_RD_ADDR, HWIO_COMB_BETA_CH0_SW_RD_RMSK)
#define HWIO_COMB_BETA_CH0_SW_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_BETA_CH0_SW_RD_ADDR, m)
#define HWIO_COMB_BETA_CH0_SW_RD_BETA_BMSK                                                  0xff000000
#define HWIO_COMB_BETA_CH0_SW_RD_BETA_SHFT                                                        0x18

#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00036054)
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_RMSK                                                   0xffffffff
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_IN          \
        in_dword_masked(HWIO_COMB_PN_SCRAM_IQ_CH0_RD_ADDR, HWIO_COMB_PN_SCRAM_IQ_CH0_RD_RMSK)
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_PN_SCRAM_IQ_CH0_RD_ADDR, m)
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_PN_I_BMSK                                              0xffff0000
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_PN_I_SHFT                                                    0x10
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_PN_Q_BMSK                                                  0xffff
#define HWIO_COMB_PN_SCRAM_IQ_CH0_RD_PN_Q_SHFT                                                     0x0

#define HWIO_COMB_SYS_TIME_RD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00036058)
#define HWIO_COMB_SYS_TIME_RD_RMSK                                                          0x1fff001f
#define HWIO_COMB_SYS_TIME_RD_IN          \
        in_dword_masked(HWIO_COMB_SYS_TIME_RD_ADDR, HWIO_COMB_SYS_TIME_RD_RMSK)
#define HWIO_COMB_SYS_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_SYS_TIME_RD_ADDR, m)
#define HWIO_COMB_SYS_TIME_RD_FRAME_CNT_BMSK                                                0x1ff00000
#define HWIO_COMB_SYS_TIME_RD_FRAME_CNT_SHFT                                                      0x14
#define HWIO_COMB_SYS_TIME_RD_PCG_CNT_BMSK                                                     0xf0000
#define HWIO_COMB_SYS_TIME_RD_PCG_CNT_SHFT                                                        0x10
#define HWIO_COMB_SYS_TIME_RD_COMB_64CHIP_CNT_BMSK                                                0x1f
#define HWIO_COMB_SYS_TIME_RD_COMB_64CHIP_CNT_SHFT                                                 0x0

#define HWIO_FING_ROT_FREQ_WR_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00037000)
#define HWIO_FING_ROT_FREQ_WR_RMSK                                                          0xffe0001f
#define HWIO_FING_ROT_FREQ_WR_OUT(v)      \
        out_dword(HWIO_FING_ROT_FREQ_WR_ADDR,v)
#define HWIO_FING_ROT_FREQ_WR_ESTIMATE_BMSK                                                 0xffe00000
#define HWIO_FING_ROT_FREQ_WR_ESTIMATE_SHFT                                                       0x15
#define HWIO_FING_ROT_FREQ_WR_QOF_SEC_RD_EN_BMSK                                                  0x10
#define HWIO_FING_ROT_FREQ_WR_QOF_SEC_RD_EN_SHFT                                                   0x4
#define HWIO_FING_ROT_FREQ_WR_QLIC_QOF_SEC_ID_BMSK                                                 0xf
#define HWIO_FING_ROT_FREQ_WR_QLIC_QOF_SEC_ID_SHFT                                                 0x0

#define HWIO_FING_ROT_PHASE_WR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037004)
#define HWIO_FING_ROT_PHASE_WR_RMSK                                                         0xffff0000
#define HWIO_FING_ROT_PHASE_WR_OUT(v)      \
        out_dword(HWIO_FING_ROT_PHASE_WR_ADDR,v)
#define HWIO_FING_ROT_PHASE_WR_PHASE_BMSK                                                   0xffff0000
#define HWIO_FING_ROT_PHASE_WR_PHASE_SHFT                                                         0x10

#define HWIO_FING_IQ_PILOT0_WR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037008)
#define HWIO_FING_IQ_PILOT0_WR_RMSK                                                          0x7ff07ff
#define HWIO_FING_IQ_PILOT0_WR_OUT(v)      \
        out_dword(HWIO_FING_IQ_PILOT0_WR_ADDR,v)
#define HWIO_FING_IQ_PILOT0_WR_I_CHAN_BMSK                                                   0x7ff0000
#define HWIO_FING_IQ_PILOT0_WR_I_CHAN_SHFT                                                        0x10
#define HWIO_FING_IQ_PILOT0_WR_Q_CHAN_BMSK                                                       0x7ff
#define HWIO_FING_IQ_PILOT0_WR_Q_CHAN_SHFT                                                         0x0

#define HWIO_FING_IQ_PILOT1_WR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003700c)
#define HWIO_FING_IQ_PILOT1_WR_RMSK                                                          0x7ff07ff
#define HWIO_FING_IQ_PILOT1_WR_OUT(v)      \
        out_dword(HWIO_FING_IQ_PILOT1_WR_ADDR,v)
#define HWIO_FING_IQ_PILOT1_WR_I_CHAN_BMSK                                                   0x7ff0000
#define HWIO_FING_IQ_PILOT1_WR_I_CHAN_SHFT                                                        0x10
#define HWIO_FING_IQ_PILOT1_WR_Q_CHAN_BMSK                                                       0x7ff
#define HWIO_FING_IQ_PILOT1_WR_Q_CHAN_SHFT                                                         0x0

#define HWIO_FING_QLIC_IQ_CH_ESTn_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00037010 + 0x4 * (n))
#define HWIO_FING_QLIC_IQ_CH_ESTn_RMSK                                                       0x7ff07ff
#define HWIO_FING_QLIC_IQ_CH_ESTn_MAXn                                                               1
#define HWIO_FING_QLIC_IQ_CH_ESTn_OUTI(n,val)    \
        out_dword(HWIO_FING_QLIC_IQ_CH_ESTn_ADDR(n),val)
#define HWIO_FING_QLIC_IQ_CH_ESTn_I_CHAN_BMSK                                                0x7ff0000
#define HWIO_FING_QLIC_IQ_CH_ESTn_I_CHAN_SHFT                                                     0x10
#define HWIO_FING_QLIC_IQ_CH_ESTn_Q_CHAN_BMSK                                                    0x7ff
#define HWIO_FING_QLIC_IQ_CH_ESTn_Q_CHAN_SHFT                                                      0x0

#define HWIO_FING_QLIC_CFG_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00037018)
#define HWIO_FING_QLIC_CFG_RMSK                                                             0x7fff007f
#define HWIO_FING_QLIC_CFG_OUT(v)      \
        out_dword(HWIO_FING_QLIC_CFG_ADDR,v)
#define HWIO_FING_QLIC_CFG_QLIC_PN_POS_BMSK                                                 0x7fff0000
#define HWIO_FING_QLIC_CFG_QLIC_PN_POS_SHFT                                                       0x10
#define HWIO_FING_QLIC_CFG_QLIC_SEC_ID_BMSK                                                       0x78
#define HWIO_FING_QLIC_CFG_QLIC_SEC_ID_SHFT                                                        0x3
#define HWIO_FING_QLIC_CFG_FFE_REQ_EN_BMSK                                                         0x4
#define HWIO_FING_QLIC_CFG_FFE_REQ_EN_SHFT                                                         0x2
#define HWIO_FING_QLIC_CFG_COMB_ERAM_EN_BMSK                                                       0x2
#define HWIO_FING_QLIC_CFG_COMB_ERAM_EN_SHFT                                                       0x1
#define HWIO_FING_QLIC_CFG_SEC_ERAM_EN_BMSK                                                        0x1
#define HWIO_FING_QLIC_CFG_SEC_ERAM_EN_SHFT                                                        0x0

#define HWIO_FING_RESULT_TCM_ADDR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0003701c)
#define HWIO_FING_RESULT_TCM_ADDR_RMSK                                                       0x3fffffc
#define HWIO_FING_RESULT_TCM_ADDR_OUT(v)      \
        out_dword(HWIO_FING_RESULT_TCM_ADDR_ADDR,v)
#define HWIO_FING_RESULT_TCM_ADDR_TCM_START_ADDR_LO_BMSK                                     0x3fffffc
#define HWIO_FING_RESULT_TCM_ADDR_TCM_START_ADDR_LO_SHFT                                           0x2

#define HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00037100 + 0x40 * (n))
#define HWIO_DEM1X_Fn_PILOT_IMMED_RMSK                                                           0xfff
#define HWIO_DEM1X_Fn_PILOT_IMMED_MAXn                                                               7
#define HWIO_DEM1X_Fn_PILOT_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n), HWIO_DEM1X_Fn_PILOT_IMMED_RMSK)
#define HWIO_DEM1X_Fn_PILOT_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_PILOT_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n),val)
#define HWIO_DEM1X_Fn_PILOT_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n),mask,val,HWIO_DEM1X_Fn_PILOT_IMMED_INI(n))
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_BMSK                                              0x800
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_SHFT                                                0xb
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_BMSK                                                 0x600
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_SHFT                                                   0x9
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_PN_OFFSET_BMSK                                           0x1ff
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_PN_OFFSET_SHFT                                             0x0

#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n)                                               (MODEM_TOP_REG_BASE      + 0x00037104 + 0x40 * (n))
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_RMSK                                                        0x7f
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_MAXn                                                           7
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n), HWIO_DEM1X_Fn_DIVERSITY_IMMED_RMSK)
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n),val)
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n),mask,val,HWIO_DEM1X_Fn_DIVERSITY_IMMED_INI(n))
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_CARRIER_SEL_BMSK                                            0x70
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_CARRIER_SEL_SHFT                                             0x4
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_MMSE_EN_BMSK                                                 0x8
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_MMSE_EN_SHFT                                                 0x3
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_PRIMARY_ANT_BMSK                                             0x4
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_PRIMARY_ANT_SHFT                                             0x2
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_BMSK                                                0x3
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_SHFT                                                0x0

#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(m,n)                                            (MODEM_TOP_REG_BASE      + 0x00037108 + 0x40 * (n)+0x4 * (m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_RMSK                                                      0xfff
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_MAXm                                                         11
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_MAXn                                                          7
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INI2(m,n)        \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(m,n), HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_RMSK)
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INMI2(m,n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(m,n), mask)
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_OUTI2(m,n,val)    \
        out_dword(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(m,n),val)
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_OUTMI2(m,n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(m,n),mask,val,HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INI2(m,n))
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_WALSH_CODE_BMSK                                           0xff8
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_WALSH_CODE_SHFT                                             0x3
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_QOF_SEL_BMSK                                                0x6
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_QOF_SEL_SHFT                                                0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ENABLE_BMSK                                                 0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ENABLE_SHFT                                                 0x0

#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(m,n)                                            (MODEM_TOP_REG_BASE      + 0x00037308 + 0x40 * (n)+0x4 * (m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_RMSK                                                      0xfff
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_MAXm                                                         11
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_MAXn                                                          7
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INI2(m,n)        \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(m,n), HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_RMSK)
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INMI2(m,n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(m,n), mask)
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_OUTI2(m,n,val)    \
        out_dword(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(m,n),val)
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_OUTMI2(m,n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(m,n),mask,val,HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INI2(m,n))
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_WALSH_CODE_BMSK                                           0xff8
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_WALSH_CODE_SHFT                                             0x3
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_QOF_SEL_BMSK                                                0x6
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_QOF_SEL_SHFT                                                0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ENABLE_BMSK                                                 0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ENABLE_SHFT                                                 0x0

#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00037138 + 0x40 * (n))
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RMSK                                                           0xff
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_MAXn                                                              7
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n), HWIO_DEM1X_Fn_HW_CH1_IMMED_RMSK)
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n),val)
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n),mask,val,HWIO_DEM1X_Fn_HW_CH1_IMMED_INI(n))
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RND_BMSK                                                       0xc0
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RND_SHFT                                                        0x6
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_BMSK                                                  0x3e
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_SHFT                                                   0x1
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ENABLE_BMSK                                                     0x1
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ENABLE_SHFT                                                     0x0

#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00037338 + 0x40 * (n))
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RMSK                                                           0xff
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_MAXn                                                              7
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n), HWIO_DEM1X_Fn_HW_CH1_FRAME_RMSK)
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n),val)
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n),mask,val,HWIO_DEM1X_Fn_HW_CH1_FRAME_INI(n))
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RND_BMSK                                                       0xc0
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RND_SHFT                                                        0x6
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_BMSK                                                  0x3e
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_SHFT                                                   0x1
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ENABLE_BMSK                                                     0x1
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ENABLE_SHFT                                                     0x0

#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x0003713c + 0x40 * (n))
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RMSK                                                          0x3ff
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_MAXn                                                              7
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n), HWIO_DEM1X_Fn_HW_CH2_IMMED_RMSK)
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n),val)
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n),mask,val,HWIO_DEM1X_Fn_HW_CH2_IMMED_INI(n))
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_BMSK                                               0x300
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_SHFT                                                 0x8
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RND_BMSK                                                       0xc0
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RND_SHFT                                                        0x6
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_BMSK                                                  0x3e
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_SHFT                                                   0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ENABLE_BMSK                                                     0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ENABLE_SHFT                                                     0x0

#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x0003733c + 0x40 * (n))
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RMSK                                                          0x3ff
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_MAXn                                                              7
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_INI(n)        \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n), HWIO_DEM1X_Fn_HW_CH2_FRAME_RMSK)
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n),val)
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n),mask,val,HWIO_DEM1X_Fn_HW_CH2_FRAME_INI(n))
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_BMSK                                               0x300
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_SHFT                                                 0x8
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RND_BMSK                                                       0xc0
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RND_SHFT                                                        0x6
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_BMSK                                                  0x3e
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_SHFT                                                   0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ENABLE_BMSK                                                     0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ENABLE_SHFT                                                     0x0

#define HWIO_DEM1X_SYNC_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00037800)
#define HWIO_DEM1X_SYNC_RMSK                                                                       0x7
#define HWIO_DEM1X_SYNC_OUT(v)      \
        out_dword(HWIO_DEM1X_SYNC_ADDR,v)
#define HWIO_DEM1X_SYNC_REF_COUNT_BMSK                                                             0x4
#define HWIO_DEM1X_SYNC_REF_COUNT_SHFT                                                             0x2
#define HWIO_DEM1X_SYNC_LC_STATE_BMSK                                                              0x2
#define HWIO_DEM1X_SYNC_LC_STATE_SHFT                                                              0x1
#define HWIO_DEM1X_SYNC_COMB_TIME_BMSK                                                             0x1
#define HWIO_DEM1X_SYNC_COMB_TIME_SHFT                                                             0x0

#define HWIO_DEM1X_LATCH_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00037804)
#define HWIO_DEM1X_LATCH_RMSK                                                                      0x7
#define HWIO_DEM1X_LATCH_OUT(v)      \
        out_dword(HWIO_DEM1X_LATCH_ADDR,v)
#define HWIO_DEM1X_LATCH_REF_COUNT_BMSK                                                            0x4
#define HWIO_DEM1X_LATCH_REF_COUNT_SHFT                                                            0x2
#define HWIO_DEM1X_LATCH_LC_STATE_BMSK                                                             0x2
#define HWIO_DEM1X_LATCH_LC_STATE_SHFT                                                             0x1
#define HWIO_DEM1X_LATCH_COMB_TIME_BMSK                                                            0x1
#define HWIO_DEM1X_LATCH_COMB_TIME_SHFT                                                            0x0

#define HWIO_DEM1X_TRACKING_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00037808)
#define HWIO_DEM1X_TRACKING_RMSK                                                                   0xf
#define HWIO_DEM1X_TRACKING_IN          \
        in_dword_masked(HWIO_DEM1X_TRACKING_ADDR, HWIO_DEM1X_TRACKING_RMSK)
#define HWIO_DEM1X_TRACKING_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TRACKING_ADDR, m)
#define HWIO_DEM1X_TRACKING_OUT(v)      \
        out_dword(HWIO_DEM1X_TRACKING_ADDR,v)
#define HWIO_DEM1X_TRACKING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_TRACKING_ADDR,m,v,HWIO_DEM1X_TRACKING_IN)
#define HWIO_DEM1X_TRACKING_FINGER_BMSK                                                            0xe
#define HWIO_DEM1X_TRACKING_FINGER_SHFT                                                            0x1
#define HWIO_DEM1X_TRACKING_ENABLE_BMSK                                                            0x1
#define HWIO_DEM1X_TRACKING_ENABLE_SHFT                                                            0x0

#define HWIO_DEM1X_FRAME_OFFSET_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0003780c)
#define HWIO_DEM1X_FRAME_OFFSET_RMSK                                                              0x1f
#define HWIO_DEM1X_FRAME_OFFSET_IN          \
        in_dword_masked(HWIO_DEM1X_FRAME_OFFSET_ADDR, HWIO_DEM1X_FRAME_OFFSET_RMSK)
#define HWIO_DEM1X_FRAME_OFFSET_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FRAME_OFFSET_ADDR, m)
#define HWIO_DEM1X_FRAME_OFFSET_OUT(v)      \
        out_dword(HWIO_DEM1X_FRAME_OFFSET_ADDR,v)
#define HWIO_DEM1X_FRAME_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FRAME_OFFSET_ADDR,m,v,HWIO_DEM1X_FRAME_OFFSET_IN)
#define HWIO_DEM1X_FRAME_OFFSET_MODE_BMSK                                                         0x10
#define HWIO_DEM1X_FRAME_OFFSET_MODE_SHFT                                                          0x4
#define HWIO_DEM1X_FRAME_OFFSET_DATA_BMSK                                                          0xf
#define HWIO_DEM1X_FRAME_OFFSET_DATA_SHFT                                                          0x0

#define HWIO_DEM1X_OFFLINE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00037810)
#define HWIO_DEM1X_OFFLINE_RMSK                                                             0x7fffffff
#define HWIO_DEM1X_OFFLINE_IN          \
        in_dword_masked(HWIO_DEM1X_OFFLINE_ADDR, HWIO_DEM1X_OFFLINE_RMSK)
#define HWIO_DEM1X_OFFLINE_INM(m)      \
        in_dword_masked(HWIO_DEM1X_OFFLINE_ADDR, m)
#define HWIO_DEM1X_OFFLINE_OUT(v)      \
        out_dword(HWIO_DEM1X_OFFLINE_ADDR,v)
#define HWIO_DEM1X_OFFLINE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_OFFLINE_ADDR,m,v,HWIO_DEM1X_OFFLINE_IN)
#define HWIO_DEM1X_OFFLINE_ENABLE_BMSK                                                      0x40000000
#define HWIO_DEM1X_OFFLINE_ENABLE_SHFT                                                            0x1e
#define HWIO_DEM1X_OFFLINE_START_VAL_BMSK                                                   0x3fff8000
#define HWIO_DEM1X_OFFLINE_START_VAL_SHFT                                                          0xf
#define HWIO_DEM1X_OFFLINE_STOP_VAL_BMSK                                                        0x7fff
#define HWIO_DEM1X_OFFLINE_STOP_VAL_SHFT                                                           0x0

#define HWIO_DEM1X_REF_COUNT_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00037814)
#define HWIO_DEM1X_REF_COUNT_RMSK                                                              0x3ffff
#define HWIO_DEM1X_REF_COUNT_IN          \
        in_dword_masked(HWIO_DEM1X_REF_COUNT_ADDR, HWIO_DEM1X_REF_COUNT_RMSK)
#define HWIO_DEM1X_REF_COUNT_INM(m)      \
        in_dword_masked(HWIO_DEM1X_REF_COUNT_ADDR, m)
#define HWIO_DEM1X_REF_COUNT_LATCHED_BMSK                                                      0x3ffff
#define HWIO_DEM1X_REF_COUNT_LATCHED_SHFT                                                          0x0

#define HWIO_DEM1X_RTC_ADJUST_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00037818)
#define HWIO_DEM1X_RTC_ADJUST_RMSK                                                                 0x7
#define HWIO_DEM1X_RTC_ADJUST_IN          \
        in_dword_masked(HWIO_DEM1X_RTC_ADJUST_ADDR, HWIO_DEM1X_RTC_ADJUST_RMSK)
#define HWIO_DEM1X_RTC_ADJUST_INM(m)      \
        in_dword_masked(HWIO_DEM1X_RTC_ADJUST_ADDR, m)
#define HWIO_DEM1X_RTC_ADJUST_OUT(v)      \
        out_dword(HWIO_DEM1X_RTC_ADJUST_ADDR,v)
#define HWIO_DEM1X_RTC_ADJUST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_RTC_ADJUST_ADDR,m,v,HWIO_DEM1X_RTC_ADJUST_IN)
#define HWIO_DEM1X_RTC_ADJUST_SYM_DLY_BMSK                                                         0x7
#define HWIO_DEM1X_RTC_ADJUST_SYM_DLY_SHFT                                                         0x0

#define HWIO_DEM1X_RTF_CTL_SEL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0003781c)
#define HWIO_DEM1X_RTF_CTL_SEL_RMSK                                                                0x3
#define HWIO_DEM1X_RTF_CTL_SEL_IN          \
        in_dword_masked(HWIO_DEM1X_RTF_CTL_SEL_ADDR, HWIO_DEM1X_RTF_CTL_SEL_RMSK)
#define HWIO_DEM1X_RTF_CTL_SEL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_RTF_CTL_SEL_ADDR, m)
#define HWIO_DEM1X_RTF_CTL_SEL_OUT(v)      \
        out_dword(HWIO_DEM1X_RTF_CTL_SEL_ADDR,v)
#define HWIO_DEM1X_RTF_CTL_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_RTF_CTL_SEL_ADDR,m,v,HWIO_DEM1X_RTF_CTL_SEL_IN)
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_BMSK                                                       0x2
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_SHFT                                                       0x1
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_BMSK                                                        0x1
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_SHFT                                                        0x0

#define HWIO_DEM1X_FINGER_MERGE_F8_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00037820)
#define HWIO_DEM1X_FINGER_MERGE_F8_RMSK                                                     0xffffffff
#define HWIO_DEM1X_FINGER_MERGE_F8_IN          \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_F8_ADDR, HWIO_DEM1X_FINGER_MERGE_F8_RMSK)
#define HWIO_DEM1X_FINGER_MERGE_F8_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_F8_ADDR, m)
#define HWIO_DEM1X_FINGER_MERGE_F8_OUT(v)      \
        out_dword(HWIO_DEM1X_FINGER_MERGE_F8_ADDR,v)
#define HWIO_DEM1X_FINGER_MERGE_F8_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FINGER_MERGE_F8_ADDR,m,v,HWIO_DEM1X_FINGER_MERGE_F8_IN)
#define HWIO_DEM1X_FINGER_MERGE_F8_CHECK_EN_BMSK                                            0xfffffff0
#define HWIO_DEM1X_FINGER_MERGE_F8_CHECK_EN_SHFT                                                   0x4
#define HWIO_DEM1X_FINGER_MERGE_F8_THRESH_BMSK                                                     0xf
#define HWIO_DEM1X_FINGER_MERGE_F8_THRESH_SHFT                                                     0x0

#define HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037a00)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_RMSK                                                   0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_LOAD_IN          \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR, HWIO_DEM1X_COMBINER_TIME_LOAD_RMSK)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_INM(m)      \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR, m)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_OUT(v)      \
        out_dword(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR,v)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR,m,v,HWIO_DEM1X_COMBINER_TIME_LOAD_IN)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_SYS_TIME_BMSK                                          0x7f00000
#define HWIO_DEM1X_COMBINER_TIME_LOAD_SYS_TIME_SHFT                                               0x14
#define HWIO_DEM1X_COMBINER_TIME_LOAD_TIMECHIPX8_BMSK                                          0xfffff
#define HWIO_DEM1X_COMBINER_TIME_LOAD_TIMECHIPX8_SHFT                                              0x0

#define HWIO_DEM1X_ARM_COMBINER_SLAM_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00037a04)
#define HWIO_DEM1X_ARM_COMBINER_SLAM_RMSK                                                          0x1
#define HWIO_DEM1X_ARM_COMBINER_SLAM_OUT(v)      \
        out_dword(HWIO_DEM1X_ARM_COMBINER_SLAM_ADDR,v)
#define HWIO_DEM1X_ARM_COMBINER_SLAM_SET_BMSK                                                      0x1
#define HWIO_DEM1X_ARM_COMBINER_SLAM_SET_SHFT                                                      0x0

#define HWIO_DEM1X_SLEW_COMBINER_TIME_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037a08)
#define HWIO_DEM1X_SLEW_COMBINER_TIME_RMSK                                                   0x7ffffff
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OUT(v)      \
        out_dword(HWIO_DEM1X_SLEW_COMBINER_TIME_ADDR,v)
#define HWIO_DEM1X_SLEW_COMBINER_TIME_UPP_SYS_TIME_BMSK                                      0x7f00000
#define HWIO_DEM1X_SLEW_COMBINER_TIME_UPP_SYS_TIME_SHFT                                           0x14
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OFFSET_BMSK                                              0xfffff
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OFFSET_SHFT                                                  0x0

#define HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a0c)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_RMSK                                                    0xffffffff
#define HWIO_DEM1X_LC_STATE_LOAD_LO_IN          \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR, HWIO_DEM1X_LC_STATE_LOAD_LO_RMSK)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_INM(m)      \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_OUT(v)      \
        out_dword(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR,v)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR,m,v,HWIO_DEM1X_LC_STATE_LOAD_LO_IN)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_DATA_BMSK                                               0xffffffff
#define HWIO_DEM1X_LC_STATE_LOAD_LO_DATA_SHFT                                                      0x0

#define HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a10)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_RMSK                                                         0x3ff
#define HWIO_DEM1X_LC_STATE_LOAD_HI_IN          \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR, HWIO_DEM1X_LC_STATE_LOAD_HI_RMSK)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_INM(m)      \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_OUT(v)      \
        out_dword(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR,v)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR,m,v,HWIO_DEM1X_LC_STATE_LOAD_HI_IN)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_DATA_BMSK                                                    0x3ff
#define HWIO_DEM1X_LC_STATE_LOAD_HI_DATA_SHFT                                                      0x0

#define HWIO_DEM1X_ARM_LC_STATE_LOAD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00037a14)
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_RMSK                                                          0x1
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_OUT(v)      \
        out_dword(HWIO_DEM1X_ARM_LC_STATE_LOAD_ADDR,v)
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_SET_BMSK                                                      0x1
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_SET_SHFT                                                      0x0

#define HWIO_DEM1X_COMBINER_TIME_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037a18)
#define HWIO_DEM1X_COMBINER_TIME_RMSK                                                        0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_IN          \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_ADDR, HWIO_DEM1X_COMBINER_TIME_RMSK)
#define HWIO_DEM1X_COMBINER_TIME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_ADDR, m)
#define HWIO_DEM1X_COMBINER_TIME_LATCHED_BMSK                                                0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_LATCHED_SHFT                                                      0x0

#define HWIO_DEM1X_FRAME_COUNT_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037a1c)
#define HWIO_DEM1X_FRAME_COUNT_RMSK                                                               0x3f
#define HWIO_DEM1X_FRAME_COUNT_IN          \
        in_dword_masked(HWIO_DEM1X_FRAME_COUNT_ADDR, HWIO_DEM1X_FRAME_COUNT_RMSK)
#define HWIO_DEM1X_FRAME_COUNT_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FRAME_COUNT_ADDR, m)
#define HWIO_DEM1X_FRAME_COUNT_FRAME_BMSK                                                         0x30
#define HWIO_DEM1X_FRAME_COUNT_FRAME_SHFT                                                          0x4
#define HWIO_DEM1X_FRAME_COUNT_PCG_BMSK                                                            0xf
#define HWIO_DEM1X_FRAME_COUNT_PCG_SHFT                                                            0x0

#define HWIO_DEM1X_LC_STATE_LO_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037a20)
#define HWIO_DEM1X_LC_STATE_LO_RMSK                                                         0xffffffff
#define HWIO_DEM1X_LC_STATE_LO_IN          \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LO_ADDR, HWIO_DEM1X_LC_STATE_LO_RMSK)
#define HWIO_DEM1X_LC_STATE_LO_INM(m)      \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LO_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LO_LATCHED_BMSK                                                 0xffffffff
#define HWIO_DEM1X_LC_STATE_LO_LATCHED_SHFT                                                        0x0

#define HWIO_DEM1X_LC_STATE_HI_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037a24)
#define HWIO_DEM1X_LC_STATE_HI_RMSK                                                              0x3ff
#define HWIO_DEM1X_LC_STATE_HI_IN          \
        in_dword_masked(HWIO_DEM1X_LC_STATE_HI_ADDR, HWIO_DEM1X_LC_STATE_HI_RMSK)
#define HWIO_DEM1X_LC_STATE_HI_INM(m)      \
        in_dword_masked(HWIO_DEM1X_LC_STATE_HI_ADDR, m)
#define HWIO_DEM1X_LC_STATE_HI_LATCHED_BMSK                                                      0x3ff
#define HWIO_DEM1X_LC_STATE_HI_LATCHED_SHFT                                                        0x0

#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00037a28)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_RMSK                                                        0xf
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_IN          \
        in_dword_masked(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR, HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_RMSK)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR, m)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_OUT(v)      \
        out_dword(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR,v)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR,m,v,HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_IN)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_POWER_CTL_PCT_BMSK                                          0x8
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_POWER_CTL_PCT_SHFT                                          0x3
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PUNC_POS_SEL_BMSK                                           0x4
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PUNC_POS_SEL_SHFT                                           0x2
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PC_EVEN_BMSK                                                0x2
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PC_EVEN_SHFT                                                0x1
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ERASE_EN_BMSK                                               0x1
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ERASE_EN_SHFT                                               0x0

#define HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037a2c)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_RMSK                                                  0xffffffff
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_IN          \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR, HWIO_DEM1X_COMMON_REV_PWR_CTL_RMSK)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR, m)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_OUT(v)      \
        out_dword(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR,v)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR,m,v,HWIO_DEM1X_COMMON_REV_PWR_CTL_IN)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET4_BMSK                                     0xfe000000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET4_SHFT                                           0x19
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET3_BMSK                                      0x1fc0000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET3_SHFT                                           0x12
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_PC_RATE_SEL_BMSK                                         0x3c000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_PC_RATE_SEL_SHFT                                             0xe
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET2_BMSK                                         0x3f80
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET2_SHFT                                            0x7
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET1_BMSK                                           0x7f
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET1_SHFT                                            0x0

#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00037a30)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_RMSK                                                    0xfffff
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_IN          \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR, HWIO_DEM1X_COMMON_REV_PWR_CTL2_RMSK)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INM(m)      \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR, m)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_OUT(v)      \
        out_dword(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR,v)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR,m,v,HWIO_DEM1X_COMMON_REV_PWR_CTL2_IN)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_VALID_SECTOR_BMSK                                       0xfc000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_VALID_SECTOR_SHFT                                           0xe
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET6_BMSK                                        0x3f80
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET6_SHFT                                           0x7
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET5_BMSK                                          0x7f
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET5_SHFT                                           0x0

#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00037a34)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_RMSK                                                   0xffffffff
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR, HWIO_DEM1X_FWD_PWR_CTL_IMMED_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_IMMED_IN)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_WALSH_GAIN_BMSK                                        0xffff0000
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_WALSH_GAIN_SHFT                                              0x10
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_FPC_SEL_BMSK                                               0xffff
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_FPC_SEL_SHFT                                                  0x0

#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00037a38)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_RMSK                                                   0xffffffff
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR, HWIO_DEM1X_FWD_PWR_CTL_FRAME_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_FRAME_IN)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_WALSH_GAIN_BMSK                                        0xffff0000
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_WALSH_GAIN_SHFT                                              0x10
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_FPC_SEL_BMSK                                               0xffff
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_FPC_SEL_SHFT                                                  0x0

#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037a3c)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_RMSK                                                     0xfffff
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_IN          \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR, HWIO_DEM1X_FWD_PWR_CTL_TIMING_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_OUT(v)      \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_TIMING_IN)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_DSP_BMSK                                         0xf8000
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_DSP_SHFT                                             0xf
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_BMSK                                              0x7c00
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_SHFT                                                 0xa
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS2_BMSK                                                  0x3e0
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS2_SHFT                                                    0x5
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS1_BMSK                                                   0x1f
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS1_SHFT                                                    0x0

#define HWIO_DEM1X_BETA_TIMING_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037a40)
#define HWIO_DEM1X_BETA_TIMING_RMSK                                                              0x3ff
#define HWIO_DEM1X_BETA_TIMING_IN          \
        in_dword_masked(HWIO_DEM1X_BETA_TIMING_ADDR, HWIO_DEM1X_BETA_TIMING_RMSK)
#define HWIO_DEM1X_BETA_TIMING_INM(m)      \
        in_dword_masked(HWIO_DEM1X_BETA_TIMING_ADDR, m)
#define HWIO_DEM1X_BETA_TIMING_OUT(v)      \
        out_dword(HWIO_DEM1X_BETA_TIMING_ADDR,v)
#define HWIO_DEM1X_BETA_TIMING_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_BETA_TIMING_ADDR,m,v,HWIO_DEM1X_BETA_TIMING_IN)
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION2_BMSK                                               0x3e0
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION2_SHFT                                                 0x5
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION1_BMSK                                                0x1f
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION1_SHFT                                                 0x0

#define HWIO_DEM1X_TIME_INT1_ENABLE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a44)
#define HWIO_DEM1X_TIME_INT1_ENABLE_RMSK                                                        0xffff
#define HWIO_DEM1X_TIME_INT1_ENABLE_IN          \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR, HWIO_DEM1X_TIME_INT1_ENABLE_RMSK)
#define HWIO_DEM1X_TIME_INT1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR, m)
#define HWIO_DEM1X_TIME_INT1_ENABLE_OUT(v)      \
        out_dword(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR,v)
#define HWIO_DEM1X_TIME_INT1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR,m,v,HWIO_DEM1X_TIME_INT1_ENABLE_IN)
#define HWIO_DEM1X_TIME_INT1_ENABLE_TIME_INT1_EN_BMSK                                           0xffff
#define HWIO_DEM1X_TIME_INT1_ENABLE_TIME_INT1_EN_SHFT                                              0x0

#define HWIO_DEM1X_TIME_INT1_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a48)
#define HWIO_DEM1X_TIME_INT1_STATUS_RMSK                                                        0xffff
#define HWIO_DEM1X_TIME_INT1_STATUS_IN          \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_STATUS_ADDR, HWIO_DEM1X_TIME_INT1_STATUS_RMSK)
#define HWIO_DEM1X_TIME_INT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_STATUS_ADDR, m)
#define HWIO_DEM1X_TIME_INT1_STATUS_TIME_INT1_STATUS_BMSK                                       0xffff
#define HWIO_DEM1X_TIME_INT1_STATUS_TIME_INT1_STATUS_SHFT                                          0x0

#define HWIO_DEM1X_TIME_INT1_CLEAR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00037a4c)
#define HWIO_DEM1X_TIME_INT1_CLEAR_RMSK                                                         0xffff
#define HWIO_DEM1X_TIME_INT1_CLEAR_OUT(v)      \
        out_dword(HWIO_DEM1X_TIME_INT1_CLEAR_ADDR,v)
#define HWIO_DEM1X_TIME_INT1_CLEAR_TIME_INT1_CLEAR_BMSK                                         0xffff
#define HWIO_DEM1X_TIME_INT1_CLEAR_TIME_INT1_CLEAR_SHFT                                            0x0

#define HWIO_DEM1X_TIME_INT2_ENABLE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a50)
#define HWIO_DEM1X_TIME_INT2_ENABLE_RMSK                                                        0xffff
#define HWIO_DEM1X_TIME_INT2_ENABLE_IN          \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR, HWIO_DEM1X_TIME_INT2_ENABLE_RMSK)
#define HWIO_DEM1X_TIME_INT2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR, m)
#define HWIO_DEM1X_TIME_INT2_ENABLE_OUT(v)      \
        out_dword(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR,v)
#define HWIO_DEM1X_TIME_INT2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR,m,v,HWIO_DEM1X_TIME_INT2_ENABLE_IN)
#define HWIO_DEM1X_TIME_INT2_ENABLE_TIME_INT2_EN_BMSK                                           0xffff
#define HWIO_DEM1X_TIME_INT2_ENABLE_TIME_INT2_EN_SHFT                                              0x0

#define HWIO_DEM1X_TIME_INT2_STATUS_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037a54)
#define HWIO_DEM1X_TIME_INT2_STATUS_RMSK                                                        0xffff
#define HWIO_DEM1X_TIME_INT2_STATUS_IN          \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_STATUS_ADDR, HWIO_DEM1X_TIME_INT2_STATUS_RMSK)
#define HWIO_DEM1X_TIME_INT2_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_STATUS_ADDR, m)
#define HWIO_DEM1X_TIME_INT2_STATUS_TIME_INT2_STATUS_BMSK                                       0xffff
#define HWIO_DEM1X_TIME_INT2_STATUS_TIME_INT2_STATUS_SHFT                                          0x0

#define HWIO_DEM1X_TIME_INT2_CLEAR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00037a58)
#define HWIO_DEM1X_TIME_INT2_CLEAR_RMSK                                                         0xffff
#define HWIO_DEM1X_TIME_INT2_CLEAR_OUT(v)      \
        out_dword(HWIO_DEM1X_TIME_INT2_CLEAR_ADDR,v)
#define HWIO_DEM1X_TIME_INT2_CLEAR_TIME_INT2_CLEAR_BMSK                                         0xffff
#define HWIO_DEM1X_TIME_INT2_CLEAR_TIME_INT2_CLEAR_SHFT                                            0x0

#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n)                                             (MODEM_TOP_REG_BASE      + 0x00037a5c + 0x8 * (n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_RMSK                                                0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_MAXn                                                         2
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n), HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_RMSK)
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n),val)
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n),mask,val,HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INI(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_DATA_BMSK                                           0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n)                                             (MODEM_TOP_REG_BASE      + 0x00037a60 + 0x8 * (n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_RMSK                                                     0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_MAXn                                                         2
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INI(n)        \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n), HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_RMSK)
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n),val)
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n),mask,val,HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INI(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_DATA_BMSK                                                0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00037a74)
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_RMSK                                                0xffffffff
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_ADDR, HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_RMSK)
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_ADDR, m)
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_ADDR,v)
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_ADDR,m,v,HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_IN)
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_DATA_BMSK                                           0xffffffff
#define HWIO_DEM1X_CH7_LC_MASK_LO_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00037a78)
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_RMSK                                                     0x3ff
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_ADDR, HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_RMSK)
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_ADDR, m)
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_ADDR,v)
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_ADDR,m,v,HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_IN)
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_DATA_BMSK                                                0x3ff
#define HWIO_DEM1X_CH7_LC_MASK_HI_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00037a7c)
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_RMSK                                                0xffffffff
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_ADDR, HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_RMSK)
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_ADDR, m)
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_ADDR,v)
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_ADDR,m,v,HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_IN)
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_DATA_BMSK                                           0xffffffff
#define HWIO_DEM1X_CH8_LC_MASK_LO_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00037a80)
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_RMSK                                                     0x3ff
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_ADDR, HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_RMSK)
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_ADDR, m)
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_ADDR,v)
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_ADDR,m,v,HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_IN)
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_DATA_BMSK                                                0x3ff
#define HWIO_DEM1X_CH8_LC_MASK_HI_IMMED_DATA_SHFT                                                  0x0

#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n)                                          (MODEM_TOP_REG_BASE      + 0x00037a84 + 0x8 * (n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_RMSK                                             0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_MAXn                                                      2
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INI(n)        \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n), HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n),val)
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n),mask,val,HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INI(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_DATA_BMSK                                        0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n)                                          (MODEM_TOP_REG_BASE      + 0x00037a88 + 0x8 * (n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_RMSK                                                  0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_MAXn                                                      2
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INI(n)        \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n), HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n),val)
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n),mask,val,HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INI(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_DATA_BMSK                                             0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00037a9c)
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_RMSK                                             0xffffffff
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_IN          \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_ADDR, HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_ADDR, m)
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_OUT(v)      \
        out_dword(HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_ADDR,v)
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_ADDR,m,v,HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_IN)
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_DATA_BMSK                                        0xffffffff
#define HWIO_DEM1X_CH7_LC_MASK_LO_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00037aa0)
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_RMSK                                                  0x3ff
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_IN          \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_ADDR, HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_ADDR, m)
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_OUT(v)      \
        out_dword(HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_ADDR,v)
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_ADDR,m,v,HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_IN)
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_DATA_BMSK                                             0x3ff
#define HWIO_DEM1X_CH7_LC_MASK_HI_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00037aa4)
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_RMSK                                             0xffffffff
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_IN          \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_ADDR, HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_ADDR, m)
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_OUT(v)      \
        out_dword(HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_ADDR,v)
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_ADDR,m,v,HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_IN)
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_DATA_BMSK                                        0xffffffff
#define HWIO_DEM1X_CH8_LC_MASK_LO_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00037aa8)
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_RMSK                                                  0x3ff
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_IN          \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_ADDR, HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_RMSK)
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_ADDR, m)
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_OUT(v)      \
        out_dword(HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_ADDR,v)
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_ADDR,m,v,HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_IN)
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_DATA_BMSK                                             0x3ff
#define HWIO_DEM1X_CH8_LC_MASK_HI_SPN_ROLL_DATA_SHFT                                               0x0

#define HWIO_DEM1X_COMBINER_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037aac)
#define HWIO_DEM1X_COMBINER_CTL_RMSK                                                             0xfff
#define HWIO_DEM1X_COMBINER_CTL_IN          \
        in_dword_masked(HWIO_DEM1X_COMBINER_CTL_ADDR, HWIO_DEM1X_COMBINER_CTL_RMSK)
#define HWIO_DEM1X_COMBINER_CTL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_COMBINER_CTL_ADDR, m)
#define HWIO_DEM1X_COMBINER_CTL_OUT(v)      \
        out_dword(HWIO_DEM1X_COMBINER_CTL_ADDR,v)
#define HWIO_DEM1X_COMBINER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_COMBINER_CTL_ADDR,m,v,HWIO_DEM1X_COMBINER_CTL_IN)
#define HWIO_DEM1X_COMBINER_CTL_PILOT_GATING_MASK_BMSK                                           0xff0
#define HWIO_DEM1X_COMBINER_CTL_PILOT_GATING_MASK_SHFT                                             0x4
#define HWIO_DEM1X_COMBINER_CTL_FPC_EN_BMSK                                                        0x8
#define HWIO_DEM1X_COMBINER_CTL_FPC_EN_SHFT                                                        0x3
#define HWIO_DEM1X_COMBINER_CTL_FREQ_TRACK_EN_BMSK                                                 0x4
#define HWIO_DEM1X_COMBINER_CTL_FREQ_TRACK_EN_SHFT                                                 0x2
#define HWIO_DEM1X_COMBINER_CTL_Q_CHAN_OFF_BMSK                                                    0x2
#define HWIO_DEM1X_COMBINER_CTL_Q_CHAN_OFF_SHFT                                                    0x1
#define HWIO_DEM1X_COMBINER_CTL_ENABLE_BMSK                                                        0x1
#define HWIO_DEM1X_COMBINER_CTL_ENABLE_SHFT                                                        0x0

#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037ab0)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_RMSK                                                        0xff
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR, HWIO_DEM1X_FW_CH_ENABLE_IMMED_RMSK)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR, m)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR,v)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR,m,v,HWIO_DEM1X_FW_CH_ENABLE_IMMED_IN)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ENABLE_BMSK                                                 0xff
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ENABLE_SHFT                                                  0x0

#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037ab4)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_RMSK                                                        0xff
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR, HWIO_DEM1X_FW_CH_ENABLE_FRAME_RMSK)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR, m)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR,v)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR,m,v,HWIO_DEM1X_FW_CH_ENABLE_FRAME_IN)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ENABLE_BMSK                                                 0xff
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ENABLE_SHFT                                                  0x0

#define HWIO_DEM1X_CHANNEL0_IMMED_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ab8)
#define HWIO_DEM1X_CHANNEL0_IMMED_RMSK                                                      0x1fffc3ff
#define HWIO_DEM1X_CHANNEL0_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_IMMED_ADDR, HWIO_DEM1X_CHANNEL0_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL0_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL0_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL0_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL0_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL0_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL0_IMMED_IN)
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_I_ON_BMSK                                              0x10000000
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_I_ON_SHFT                                                    0x1c
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_Q_ON_BMSK                                               0x8000000
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_Q_ON_SHFT                                                    0x1b
#define HWIO_DEM1X_CHANNEL0_IMMED_OOK_POSITION_BMSK                                          0x7fc0000
#define HWIO_DEM1X_CHANNEL0_IMMED_OOK_POSITION_SHFT                                               0x12
#define HWIO_DEM1X_CHANNEL0_IMMED_QPCH_EN_BMSK                                                 0x20000
#define HWIO_DEM1X_CHANNEL0_IMMED_QPCH_EN_SHFT                                                    0x11
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_BMSK                                             0x10000
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_SHFT                                                0x10
#define HWIO_DEM1X_CHANNEL0_IMMED_RC4_BMSK                                                      0x8000
#define HWIO_DEM1X_CHANNEL0_IMMED_RC4_SHFT                                                         0xf
#define HWIO_DEM1X_CHANNEL0_IMMED_DCCH_ENABLE_BMSK                                              0x4000
#define HWIO_DEM1X_CHANNEL0_IMMED_DCCH_ENABLE_SHFT                                                 0xe
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SHFT                                                    0x8
#define HWIO_DEM1X_CHANNEL0_IMMED_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL0_IMMED_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL0_FRAME_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037abc)
#define HWIO_DEM1X_CHANNEL0_FRAME_RMSK                                                          0xc3ff
#define HWIO_DEM1X_CHANNEL0_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_FRAME_ADDR, HWIO_DEM1X_CHANNEL0_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL0_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL0_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL0_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL0_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL0_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL0_FRAME_IN)
#define HWIO_DEM1X_CHANNEL0_FRAME_RC4_BMSK                                                      0x8000
#define HWIO_DEM1X_CHANNEL0_FRAME_RC4_SHFT                                                         0xf
#define HWIO_DEM1X_CHANNEL0_FRAME_DCCH_ENABLE_BMSK                                              0x4000
#define HWIO_DEM1X_CHANNEL0_FRAME_DCCH_ENABLE_SHFT                                                 0xe
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SHFT                                                    0x8
#define HWIO_DEM1X_CHANNEL0_FRAME_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL0_FRAME_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL1_IMMED_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ac0)
#define HWIO_DEM1X_CHANNEL1_IMMED_RMSK                                                      0x1f07c3ff
#define HWIO_DEM1X_CHANNEL1_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_IMMED_ADDR, HWIO_DEM1X_CHANNEL1_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL1_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL1_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL1_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL1_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL1_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL1_IMMED_IN)
#define HWIO_DEM1X_CHANNEL1_IMMED_SPR_MASK_BMSK                                             0x1f000000
#define HWIO_DEM1X_CHANNEL1_IMMED_SPR_MASK_SHFT                                                   0x18
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_ACCUM_RND_BMSK                                       0x60000
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_ACCUM_RND_SHFT                                          0x11
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_BMSK                                             0x10000
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_SHFT                                                0x10
#define HWIO_DEM1X_CHANNEL1_IMMED_HW_EN_BMSK                                                    0x8000
#define HWIO_DEM1X_CHANNEL1_IMMED_HW_EN_SHFT                                                       0xf
#define HWIO_DEM1X_CHANNEL1_IMMED_DCCH_ENABLE_BMSK                                              0x4000
#define HWIO_DEM1X_CHANNEL1_IMMED_DCCH_ENABLE_SHFT                                                 0xe
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SHFT                                                    0x8
#define HWIO_DEM1X_CHANNEL1_IMMED_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL1_IMMED_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL1_FRAME_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ac4)
#define HWIO_DEM1X_CHANNEL1_FRAME_RMSK                                                      0x1f07c3ff
#define HWIO_DEM1X_CHANNEL1_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_FRAME_ADDR, HWIO_DEM1X_CHANNEL1_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL1_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL1_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL1_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL1_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL1_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL1_FRAME_IN)
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_BMSK                                             0x1f000000
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_SHFT                                                   0x18
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_ACCUM_RND_BMSK                                       0x60000
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_ACCUM_RND_SHFT                                          0x11
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_BMSK                                             0x10000
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_SHFT                                                0x10
#define HWIO_DEM1X_CHANNEL1_FRAME_HW_EN_BMSK                                                    0x8000
#define HWIO_DEM1X_CHANNEL1_FRAME_HW_EN_SHFT                                                       0xf
#define HWIO_DEM1X_CHANNEL1_FRAME_DCCH_ENABLE_BMSK                                              0x4000
#define HWIO_DEM1X_CHANNEL1_FRAME_DCCH_ENABLE_SHFT                                                 0xe
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SHFT                                                    0x8
#define HWIO_DEM1X_CHANNEL1_FRAME_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL1_FRAME_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL2_IMMED_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ac8)
#define HWIO_DEM1X_CHANNEL2_IMMED_RMSK                                                      0x7f07c0ff
#define HWIO_DEM1X_CHANNEL2_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_IMMED_ADDR, HWIO_DEM1X_CHANNEL2_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL2_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL2_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL2_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL2_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL2_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL2_IMMED_IN)
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_BMSK                                           0x60000000
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_SHFT                                                 0x1d
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_BMSK                                             0x1f000000
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_SHFT                                                   0x18
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_ACCUM_RND_BMSK                                       0x60000
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_ACCUM_RND_SHFT                                          0x11
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_BMSK                                             0x10000
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_SHFT                                                0x10
#define HWIO_DEM1X_CHANNEL2_IMMED_HW_EN_BMSK                                                    0x8000
#define HWIO_DEM1X_CHANNEL2_IMMED_HW_EN_SHFT                                                       0xf
#define HWIO_DEM1X_CHANNEL2_IMMED_PDCCH_1X_SEL_BMSK                                             0x4000
#define HWIO_DEM1X_CHANNEL2_IMMED_PDCCH_1X_SEL_SHFT                                                0xe
#define HWIO_DEM1X_CHANNEL2_IMMED_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL2_IMMED_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL2_FRAME_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037acc)
#define HWIO_DEM1X_CHANNEL2_FRAME_RMSK                                                      0x7f07c0ff
#define HWIO_DEM1X_CHANNEL2_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_FRAME_ADDR, HWIO_DEM1X_CHANNEL2_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL2_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL2_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL2_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL2_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL2_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL2_FRAME_IN)
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_BMSK                                           0x60000000
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_SHFT                                                 0x1d
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_BMSK                                             0x1f000000
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_SHFT                                                   0x18
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_ACCUM_RND_BMSK                                       0x60000
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_ACCUM_RND_SHFT                                          0x11
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_BMSK                                             0x10000
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_SHFT                                                0x10
#define HWIO_DEM1X_CHANNEL2_FRAME_HW_EN_BMSK                                                    0x8000
#define HWIO_DEM1X_CHANNEL2_FRAME_HW_EN_SHFT                                                       0xf
#define HWIO_DEM1X_CHANNEL2_FRAME_PDCCH_1X_SEL_BMSK                                             0x4000
#define HWIO_DEM1X_CHANNEL2_FRAME_PDCCH_1X_SEL_SHFT                                                0xe
#define HWIO_DEM1X_CHANNEL2_FRAME_SW_BETA_BMSK                                                    0xff
#define HWIO_DEM1X_CHANNEL2_FRAME_SW_BETA_SHFT                                                     0x0

#define HWIO_DEM1X_CHANNEL8_IMMED_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ad0)
#define HWIO_DEM1X_CHANNEL8_IMMED_RMSK                                                          0x8300
#define HWIO_DEM1X_CHANNEL8_IMMED_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_IMMED_ADDR, HWIO_DEM1X_CHANNEL8_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL8_IMMED_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL8_IMMED_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL8_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL8_IMMED_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL8_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL8_IMMED_IN)
#define HWIO_DEM1X_CHANNEL8_IMMED_CACKCH_EN_BMSK                                                0x8000
#define HWIO_DEM1X_CHANNEL8_IMMED_CACKCH_EN_SHFT                                                   0xf
#define HWIO_DEM1X_CHANNEL8_IMMED_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL8_IMMED_RATE_SEL_SHFT                                                    0x8

#define HWIO_DEM1X_CHANNEL8_FRAME_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037ad4)
#define HWIO_DEM1X_CHANNEL8_FRAME_RMSK                                                          0x8300
#define HWIO_DEM1X_CHANNEL8_FRAME_IN          \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_FRAME_ADDR, HWIO_DEM1X_CHANNEL8_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL8_FRAME_INM(m)      \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL8_FRAME_OUT(v)      \
        out_dword(HWIO_DEM1X_CHANNEL8_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL8_FRAME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_CHANNEL8_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL8_FRAME_IN)
#define HWIO_DEM1X_CHANNEL8_FRAME_CACKCH_EN_BMSK                                                0x8000
#define HWIO_DEM1X_CHANNEL8_FRAME_CACKCH_EN_SHFT                                                   0xf
#define HWIO_DEM1X_CHANNEL8_FRAME_RATE_SEL_BMSK                                                  0x300
#define HWIO_DEM1X_CHANNEL8_FRAME_RATE_SEL_SHFT                                                    0x8

#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00037ad8)
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_RMSK                                                  0xfffffff
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_OUT(v)      \
        out_dword(HWIO_DEM1X_SYS_TIME_GP_COMPARE_ADDR,v)
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_GP_INT_EN_BMSK                                        0x8000000
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_GP_INT_EN_SHFT                                             0x1b
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_SYS_TIME_GP_COMPARE_BMSK                              0x7ffffff
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_SYS_TIME_GP_COMPARE_SHFT                                    0x0

#define HWIO_DEM1X_LPN_ADV_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00037adc)
#define HWIO_DEM1X_LPN_ADV_RMSK                                                                    0x7
#define HWIO_DEM1X_LPN_ADV_IN          \
        in_dword_masked(HWIO_DEM1X_LPN_ADV_ADDR, HWIO_DEM1X_LPN_ADV_RMSK)
#define HWIO_DEM1X_LPN_ADV_INM(m)      \
        in_dword_masked(HWIO_DEM1X_LPN_ADV_ADDR, m)
#define HWIO_DEM1X_LPN_ADV_OUT(v)      \
        out_dword(HWIO_DEM1X_LPN_ADV_ADDR,v)
#define HWIO_DEM1X_LPN_ADV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_LPN_ADV_ADDR,m,v,HWIO_DEM1X_LPN_ADV_IN)
#define HWIO_DEM1X_LPN_ADV_SYM_ADV_BMSK                                                            0x7
#define HWIO_DEM1X_LPN_ADV_SYM_ADV_SHFT                                                            0x0

#define HWIO_FING_LOCK_WR_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00037c00)
#define HWIO_FING_LOCK_WR_RMSK                                                              0x80000000
#define HWIO_FING_LOCK_WR_OUT(v)      \
        out_dword(HWIO_FING_LOCK_WR_ADDR,v)
#define HWIO_FING_LOCK_WR_LOCK_BMSK                                                         0x80000000
#define HWIO_FING_LOCK_WR_LOCK_SHFT                                                               0x1f

#define HWIO_FING_PAGE_WR_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00037c04)
#define HWIO_FING_PAGE_WR_RMSK                                                                     0x7
#define HWIO_FING_PAGE_WR_OUT(v)      \
        out_dword(HWIO_FING_PAGE_WR_ADDR,v)
#define HWIO_FING_PAGE_WR_FINGER_BMSK                                                              0x7
#define HWIO_FING_PAGE_WR_FINGER_SHFT                                                              0x0

#define HWIO_FING_PROC_DONE_WR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037c08)
#define HWIO_FING_PROC_DONE_WR_RMSK                                                                0x1
#define HWIO_FING_PROC_DONE_WR_OUT(v)      \
        out_dword(HWIO_FING_PROC_DONE_WR_ADDR,v)
#define HWIO_FING_PROC_DONE_WR_DONE_BMSK                                                           0x1
#define HWIO_FING_PROC_DONE_WR_DONE_SHFT                                                           0x0

#define HWIO_FING_PAGE_RD_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00037c0c)
#define HWIO_FING_PAGE_RD_RMSK                                                                     0x7
#define HWIO_FING_PAGE_RD_IN          \
        in_dword_masked(HWIO_FING_PAGE_RD_ADDR, HWIO_FING_PAGE_RD_RMSK)
#define HWIO_FING_PAGE_RD_INM(m)      \
        in_dword_masked(HWIO_FING_PAGE_RD_ADDR, m)
#define HWIO_FING_PAGE_RD_FINGER_BMSK                                                              0x7
#define HWIO_FING_PAGE_RD_FINGER_SHFT                                                              0x0

#define HWIO_FING_SYM_CHn_RD_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x00037c0c + 0x4 * (n))
#define HWIO_FING_SYM_CHn_RD_RMSK                                                           0xff00ff00
#define HWIO_FING_SYM_CHn_RD_MAXn                                                                    2
#define HWIO_FING_SYM_CHn_RD_INI(n)        \
        in_dword_masked(HWIO_FING_SYM_CHn_RD_ADDR(n), HWIO_FING_SYM_CHn_RD_RMSK)
#define HWIO_FING_SYM_CHn_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_FING_SYM_CHn_RD_ADDR(n), mask)
#define HWIO_FING_SYM_CHn_RD_I_SYM_BMSK                                                     0xff000000
#define HWIO_FING_SYM_CHn_RD_I_SYM_SHFT                                                           0x18
#define HWIO_FING_SYM_CHn_RD_Q_SYM_BMSK                                                         0xff00
#define HWIO_FING_SYM_CHn_RD_Q_SYM_SHFT                                                            0x8

#define HWIO_FING_SYM_CH8_RD_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00037c18)
#define HWIO_FING_SYM_CH8_RD_RMSK                                                           0xff00ff00
#define HWIO_FING_SYM_CH8_RD_IN          \
        in_dword_masked(HWIO_FING_SYM_CH8_RD_ADDR, HWIO_FING_SYM_CH8_RD_RMSK)
#define HWIO_FING_SYM_CH8_RD_INM(m)      \
        in_dword_masked(HWIO_FING_SYM_CH8_RD_ADDR, m)
#define HWIO_FING_SYM_CH8_RD_I_SYM_BMSK                                                     0xff000000
#define HWIO_FING_SYM_CH8_RD_I_SYM_SHFT                                                           0x18
#define HWIO_FING_SYM_CH8_RD_Q_SYM_BMSK                                                         0xff00
#define HWIO_FING_SYM_CH8_RD_Q_SYM_SHFT                                                            0x8

#define HWIO_FING_SYM_CHn_DIV_RD_ADDR(n)                                                    (MODEM_TOP_REG_BASE      + 0x00037c18 + 0x4 * (n))
#define HWIO_FING_SYM_CHn_DIV_RD_RMSK                                                       0xff00ff00
#define HWIO_FING_SYM_CHn_DIV_RD_MAXn                                                                2
#define HWIO_FING_SYM_CHn_DIV_RD_INI(n)        \
        in_dword_masked(HWIO_FING_SYM_CHn_DIV_RD_ADDR(n), HWIO_FING_SYM_CHn_DIV_RD_RMSK)
#define HWIO_FING_SYM_CHn_DIV_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_FING_SYM_CHn_DIV_RD_ADDR(n), mask)
#define HWIO_FING_SYM_CHn_DIV_RD_I_SYM_BMSK                                                 0xff000000
#define HWIO_FING_SYM_CHn_DIV_RD_I_SYM_SHFT                                                       0x18
#define HWIO_FING_SYM_CHn_DIV_RD_Q_SYM_BMSK                                                     0xff00
#define HWIO_FING_SYM_CHn_DIV_RD_Q_SYM_SHFT                                                        0x8

#define HWIO_FING_SYM_CH8_DIV_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037c24)
#define HWIO_FING_SYM_CH8_DIV_RD_RMSK                                                       0xff00ff00
#define HWIO_FING_SYM_CH8_DIV_RD_IN          \
        in_dword_masked(HWIO_FING_SYM_CH8_DIV_RD_ADDR, HWIO_FING_SYM_CH8_DIV_RD_RMSK)
#define HWIO_FING_SYM_CH8_DIV_RD_INM(m)      \
        in_dword_masked(HWIO_FING_SYM_CH8_DIV_RD_ADDR, m)
#define HWIO_FING_SYM_CH8_DIV_RD_I_SYM_BMSK                                                 0xff000000
#define HWIO_FING_SYM_CH8_DIV_RD_I_SYM_SHFT                                                       0x18
#define HWIO_FING_SYM_CH8_DIV_RD_Q_SYM_BMSK                                                     0xff00
#define HWIO_FING_SYM_CH8_DIV_RD_Q_SYM_SHFT                                                        0x8

#define HWIO_COMB_TRK_LO_ADJ_WR_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037c28)
#define HWIO_COMB_TRK_LO_ADJ_WR_RMSK                                                        0xffff0000
#define HWIO_COMB_TRK_LO_ADJ_WR_OUT(v)      \
        out_dword(HWIO_COMB_TRK_LO_ADJ_WR_ADDR,v)
#define HWIO_COMB_TRK_LO_ADJ_WR_TRK_LO_ADJ_BMSK                                             0xffff0000
#define HWIO_COMB_TRK_LO_ADJ_WR_TRK_LO_ADJ_SHFT                                                   0x10

#define HWIO_COMB_CH1_IQ_ACC_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037c2c)
#define HWIO_COMB_CH1_IQ_ACC_RD_RMSK                                                            0xffff
#define HWIO_COMB_CH1_IQ_ACC_RD_IN          \
        in_dword_masked(HWIO_COMB_CH1_IQ_ACC_RD_ADDR, HWIO_COMB_CH1_IQ_ACC_RD_RMSK)
#define HWIO_COMB_CH1_IQ_ACC_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_CH1_IQ_ACC_RD_ADDR, m)
#define HWIO_COMB_CH1_IQ_ACC_RD_IQ_ACC_BMSK                                                     0xffff
#define HWIO_COMB_CH1_IQ_ACC_RD_IQ_ACC_SHFT                                                        0x0

#define HWIO_COMB_CH2_IQ_ACC_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037c30)
#define HWIO_COMB_CH2_IQ_ACC_RD_RMSK                                                        0xffffffff
#define HWIO_COMB_CH2_IQ_ACC_RD_IN          \
        in_dword_masked(HWIO_COMB_CH2_IQ_ACC_RD_ADDR, HWIO_COMB_CH2_IQ_ACC_RD_RMSK)
#define HWIO_COMB_CH2_IQ_ACC_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_CH2_IQ_ACC_RD_ADDR, m)
#define HWIO_COMB_CH2_IQ_ACC_RD_FPC_SCALE_BMSK                                              0xffff0000
#define HWIO_COMB_CH2_IQ_ACC_RD_FPC_SCALE_SHFT                                                    0x10
#define HWIO_COMB_CH2_IQ_ACC_RD_IQ_ACC_BMSK                                                     0xffff
#define HWIO_COMB_CH2_IQ_ACC_RD_IQ_ACC_SHFT                                                        0x0

#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00037c34)
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_RMSK                                                0xffffffff
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_IN          \
        in_dword_masked(HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_ADDR, HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_RMSK)
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_ADDR, m)
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_PN_I_BMSK                                           0xffff0000
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_PN_I_SHFT                                                 0x10
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_PN_Q_BMSK                                               0xffff
#define HWIO_COMB_PN_SCRAM_IQ_CACKCH_RD_PN_Q_SHFT                                                  0x0

#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00037c38)
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_RMSK                                                    0x3f003f
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_OUT(v)      \
        out_dword(HWIO_COMB_FUND_SOFT_DEC_IQ_WR_ADDR,v)
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_I_SOFTDEC_BMSK                                          0x3f0000
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_I_SOFTDEC_SHFT                                              0x10
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_Q_SOFTDEC_BMSK                                              0x3f
#define HWIO_COMB_FUND_SOFT_DEC_IQ_WR_Q_SOFTDEC_SHFT                                               0x0

#define HWIO_COMB_BETA_CH1_SW_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037c3c)
#define HWIO_COMB_BETA_CH1_SW_RD_RMSK                                                       0xff000000
#define HWIO_COMB_BETA_CH1_SW_RD_IN          \
        in_dword_masked(HWIO_COMB_BETA_CH1_SW_RD_ADDR, HWIO_COMB_BETA_CH1_SW_RD_RMSK)
#define HWIO_COMB_BETA_CH1_SW_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_BETA_CH1_SW_RD_ADDR, m)
#define HWIO_COMB_BETA_CH1_SW_RD_BETA_BMSK                                                  0xff000000
#define HWIO_COMB_BETA_CH1_SW_RD_BETA_SHFT                                                        0x18

#define HWIO_COMB_COUNT_RD_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00037c40)
#define HWIO_COMB_COUNT_RD_RMSK                                                                  0x7ff
#define HWIO_COMB_COUNT_RD_IN          \
        in_dword_masked(HWIO_COMB_COUNT_RD_ADDR, HWIO_COMB_COUNT_RD_RMSK)
#define HWIO_COMB_COUNT_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_COUNT_RD_ADDR, m)
#define HWIO_COMB_COUNT_RD_COMB_PCG_CNT_BMSK                                                     0x7e0
#define HWIO_COMB_COUNT_RD_COMB_PCG_CNT_SHFT                                                       0x5
#define HWIO_COMB_COUNT_RD_COMB_64CHIP_CNT_BMSK                                                   0x1f
#define HWIO_COMB_COUNT_RD_COMB_64CHIP_CNT_SHFT                                                    0x0

#define HWIO_COMB_FUND_DEINT_BUSY_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037c44)
#define HWIO_COMB_FUND_DEINT_BUSY_RMSK                                                      0x80000000
#define HWIO_COMB_FUND_DEINT_BUSY_IN          \
        in_dword_masked(HWIO_COMB_FUND_DEINT_BUSY_ADDR, HWIO_COMB_FUND_DEINT_BUSY_RMSK)
#define HWIO_COMB_FUND_DEINT_BUSY_INM(m)      \
        in_dword_masked(HWIO_COMB_FUND_DEINT_BUSY_ADDR, m)
#define HWIO_COMB_FUND_DEINT_BUSY_COMB_FUND_DEINT_BUSY_BMSK                                 0x80000000
#define HWIO_COMB_FUND_DEINT_BUSY_COMB_FUND_DEINT_BUSY_SHFT                                       0x1f

#define HWIO_COMB_CACKCH_STATUS_RD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00037c48)
#define HWIO_COMB_CACKCH_STATUS_RD_RMSK                                                     0x803f1fff
#define HWIO_COMB_CACKCH_STATUS_RD_IN          \
        in_dword_masked(HWIO_COMB_CACKCH_STATUS_RD_ADDR, HWIO_COMB_CACKCH_STATUS_RD_RMSK)
#define HWIO_COMB_CACKCH_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_COMB_CACKCH_STATUS_RD_ADDR, m)
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_DECISION_BMSK                                  0x80000000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_DECISION_SHFT                                        0x1f
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q5_BMSK                                      0x200000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q5_SHFT                                          0x15
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q4_BMSK                                      0x100000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q4_SHFT                                          0x14
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q3_BMSK                                       0x80000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q3_SHFT                                          0x13
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q2_BMSK                                       0x40000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q2_SHFT                                          0x12
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q1_BMSK                                       0x20000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q1_SHFT                                          0x11
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q0_BMSK                                       0x10000
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_Q0_SHFT                                          0x10
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_RANDOM_OFFSET_BMSK                                    0x1fc0
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_RANDOM_OFFSET_SHFT                                       0x6
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I5_BMSK                                          0x20
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I5_SHFT                                           0x5
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I4_BMSK                                          0x10
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I4_SHFT                                           0x4
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I3_BMSK                                           0x8
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I3_SHFT                                           0x3
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I2_BMSK                                           0x4
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I2_SHFT                                           0x2
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I1_BMSK                                           0x2
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I1_SHFT                                           0x1
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I0_BMSK                                           0x1
#define HWIO_COMB_CACKCH_STATUS_RD_CACKCH_PC_SYM_I0_SHFT                                           0x0

#define HWIO_COMB_FWD_LINK_PWR_CTRL_WR_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00037c4c)
#define HWIO_COMB_FWD_LINK_PWR_CTRL_WR_RMSK                                                 0x80000000
#define HWIO_COMB_FWD_LINK_PWR_CTRL_WR_OUT(v)      \
        out_dword(HWIO_COMB_FWD_LINK_PWR_CTRL_WR_ADDR,v)
#define HWIO_COMB_FWD_LINK_PWR_CTRL_WR_FPC_BIT_BMSK                                         0x80000000
#define HWIO_COMB_FWD_LINK_PWR_CTRL_WR_FPC_BIT_SHFT                                               0x1f

#define HWIO_DEM1X_FINGERn_FW_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00037c50 + 0x4 * (n))
#define HWIO_DEM1X_FINGERn_FW_RMSK                                                             0x7ffff
#define HWIO_DEM1X_FINGERn_FW_MAXn                                                                   7
#define HWIO_DEM1X_FINGERn_FW_INI(n)        \
        in_dword_masked(HWIO_DEM1X_FINGERn_FW_ADDR(n), HWIO_DEM1X_FINGERn_FW_RMSK)
#define HWIO_DEM1X_FINGERn_FW_INMI(n,mask)    \
        in_dword_masked(HWIO_DEM1X_FINGERn_FW_ADDR(n), mask)
#define HWIO_DEM1X_FINGERn_FW_OUTI(n,val)    \
        out_dword(HWIO_DEM1X_FINGERn_FW_ADDR(n),val)
#define HWIO_DEM1X_FINGERn_FW_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_DEM1X_FINGERn_FW_ADDR(n),mask,val,HWIO_DEM1X_FINGERn_FW_INI(n))
#define HWIO_DEM1X_FINGERn_FW_PN_POSITION_BMSK                                                 0x7fffe
#define HWIO_DEM1X_FINGERn_FW_PN_POSITION_SHFT                                                     0x1
#define HWIO_DEM1X_FINGERn_FW_ENABLE_BMSK                                                          0x1
#define HWIO_DEM1X_FINGERn_FW_ENABLE_SHFT                                                          0x0

#define HWIO_FING_TT_WR_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00037c70)
#define HWIO_FING_TT_WR_RMSK                                                                0x80000000
#define HWIO_FING_TT_WR_OUT(v)      \
        out_dword(HWIO_FING_TT_WR_ADDR,v)
#define HWIO_FING_TT_WR_TT_BMSK                                                             0x80000000
#define HWIO_FING_TT_WR_TT_SHFT                                                                   0x1f

#define HWIO_DEM1X_FING_DMA_CTRL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037c74)
#define HWIO_DEM1X_FING_DMA_CTRL_RMSK                                                             0xff
#define HWIO_DEM1X_FING_DMA_CTRL_IN          \
        in_dword_masked(HWIO_DEM1X_FING_DMA_CTRL_ADDR, HWIO_DEM1X_FING_DMA_CTRL_RMSK)
#define HWIO_DEM1X_FING_DMA_CTRL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FING_DMA_CTRL_ADDR, m)
#define HWIO_DEM1X_FING_DMA_CTRL_OUT(v)      \
        out_dword(HWIO_DEM1X_FING_DMA_CTRL_ADDR,v)
#define HWIO_DEM1X_FING_DMA_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FING_DMA_CTRL_ADDR,m,v,HWIO_DEM1X_FING_DMA_CTRL_IN)
#define HWIO_DEM1X_FING_DMA_CTRL_TCM_START_ADDR_HI_BMSK                                           0xfc
#define HWIO_DEM1X_FING_DMA_CTRL_TCM_START_ADDR_HI_SHFT                                            0x2
#define HWIO_DEM1X_FING_DMA_CTRL_DMA_EN_BMSK                                                       0x2
#define HWIO_DEM1X_FING_DMA_CTRL_DMA_EN_SHFT                                                       0x1
#define HWIO_DEM1X_FING_DMA_CTRL_DMA_PROC_DONE_EN_BMSK                                             0x1
#define HWIO_DEM1X_FING_DMA_CTRL_DMA_PROC_DONE_EN_SHFT                                             0x0

#define HWIO_DEM1X_FING_IRQ_DISABLE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00037c78)
#define HWIO_DEM1X_FING_IRQ_DISABLE_RMSK                                                          0xff
#define HWIO_DEM1X_FING_IRQ_DISABLE_IN          \
        in_dword_masked(HWIO_DEM1X_FING_IRQ_DISABLE_ADDR, HWIO_DEM1X_FING_IRQ_DISABLE_RMSK)
#define HWIO_DEM1X_FING_IRQ_DISABLE_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FING_IRQ_DISABLE_ADDR, m)
#define HWIO_DEM1X_FING_IRQ_DISABLE_OUT(v)      \
        out_dword(HWIO_DEM1X_FING_IRQ_DISABLE_ADDR,v)
#define HWIO_DEM1X_FING_IRQ_DISABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FING_IRQ_DISABLE_ADDR,m,v,HWIO_DEM1X_FING_IRQ_DISABLE_IN)
#define HWIO_DEM1X_FING_IRQ_DISABLE_IRQ_DISABLE_BMSK                                              0xff
#define HWIO_DEM1X_FING_IRQ_DISABLE_IRQ_DISABLE_SHFT                                               0x0

#define HWIO_DEM1X_FING_IRQ_CLEAR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037c7c)
#define HWIO_DEM1X_FING_IRQ_CLEAR_RMSK                                                            0xff
#define HWIO_DEM1X_FING_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_DEM1X_FING_IRQ_CLEAR_ADDR,v)
#define HWIO_DEM1X_FING_IRQ_CLEAR_IRQ_CLEAR_BMSK                                                  0xff
#define HWIO_DEM1X_FING_IRQ_CLEAR_IRQ_CLEAR_SHFT                                                   0x0

#define HWIO_DEM1X_FING_IRQ_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00037c80)
#define HWIO_DEM1X_FING_IRQ_STATUS_RMSK                                                           0xff
#define HWIO_DEM1X_FING_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_DEM1X_FING_IRQ_STATUS_ADDR, HWIO_DEM1X_FING_IRQ_STATUS_RMSK)
#define HWIO_DEM1X_FING_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FING_IRQ_STATUS_ADDR, m)
#define HWIO_DEM1X_FING_IRQ_STATUS_IRQ_STATUS_BMSK                                                0xff
#define HWIO_DEM1X_FING_IRQ_STATUS_IRQ_STATUS_SHFT                                                 0x0

#define HWIO_DEM1X_FFE_TEST_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00037e00)
#define HWIO_DEM1X_FFE_TEST_RMSK                                                                   0xf
#define HWIO_DEM1X_FFE_TEST_IN          \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_ADDR, HWIO_DEM1X_FFE_TEST_RMSK)
#define HWIO_DEM1X_FFE_TEST_INM(m)      \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_OUT(v)      \
        out_dword(HWIO_DEM1X_FFE_TEST_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_FFE_TEST_ADDR,m,v,HWIO_DEM1X_FFE_TEST_IN)
#define HWIO_DEM1X_FFE_TEST_QLIC_TEST_SEL_BMSK                                                     0x8
#define HWIO_DEM1X_FFE_TEST_QLIC_TEST_SEL_SHFT                                                     0x3
#define HWIO_DEM1X_FFE_TEST_CLK_GATE_DISABLE_BMSK                                                  0x4
#define HWIO_DEM1X_FFE_TEST_CLK_GATE_DISABLE_SHFT                                                  0x2
#define HWIO_DEM1X_FFE_TEST_PN_DISABLE_BMSK                                                        0x2
#define HWIO_DEM1X_FFE_TEST_PN_DISABLE_SHFT                                                        0x1
#define HWIO_DEM1X_FFE_TEST_ROT_BYPASS_BMSK                                                        0x1
#define HWIO_DEM1X_FFE_TEST_ROT_BYPASS_SHFT                                                        0x0

#define HWIO_DEM1X_TEST_MEM_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037e04)
#define HWIO_DEM1X_TEST_MEM_SEL_RMSK                                                             0x3ff
#define HWIO_DEM1X_TEST_MEM_SEL_OUT(v)      \
        out_dword(HWIO_DEM1X_TEST_MEM_SEL_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_SEL_SLICE_SEL_BMSK                                                   0x200
#define HWIO_DEM1X_TEST_MEM_SEL_SLICE_SEL_SHFT                                                     0x9
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_BMSK                                                     0x100
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_SHFT                                                       0x8
#define HWIO_DEM1X_TEST_MEM_SEL_TST_EN_N_BMSK                                                     0x80
#define HWIO_DEM1X_TEST_MEM_SEL_TST_EN_N_SHFT                                                      0x7
#define HWIO_DEM1X_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                                  0x40
#define HWIO_DEM1X_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                                   0x6
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_BMSK                                                      0x3f
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_SHFT                                                       0x0

#define HWIO_DEM1X_TEST_MEM_ADDR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037e08)
#define HWIO_DEM1X_TEST_MEM_ADDR_RMSK                                                            0x1ff
#define HWIO_DEM1X_TEST_MEM_ADDR_OUT(v)      \
        out_dword(HWIO_DEM1X_TEST_MEM_ADDR_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                                              0x1ff
#define HWIO_DEM1X_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                                0x0

#define HWIO_DEM1X_TEST_MEM_WRITE_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037e0c)
#define HWIO_DEM1X_TEST_MEM_WRITE_RMSK                                                      0xffffffff
#define HWIO_DEM1X_TEST_MEM_WRITE_OUT(v)      \
        out_dword(HWIO_DEM1X_TEST_MEM_WRITE_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                                       0xffffffff
#define HWIO_DEM1X_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                                              0x0

#define HWIO_DEM1X_TEST_MEM_READ0_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00037e10)
#define HWIO_DEM1X_TEST_MEM_READ0_RMSK                                                      0xffffffff
#define HWIO_DEM1X_TEST_MEM_READ0_IN          \
        in_dword_masked(HWIO_DEM1X_TEST_MEM_READ0_ADDR, HWIO_DEM1X_TEST_MEM_READ0_RMSK)
#define HWIO_DEM1X_TEST_MEM_READ0_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TEST_MEM_READ0_ADDR, m)
#define HWIO_DEM1X_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                                       0xffffffff
#define HWIO_DEM1X_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                                              0x0

#define HWIO_DEM1X_TEST_BUS_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00037e14)
#define HWIO_DEM1X_TEST_BUS_SEL_RMSK                                                             0x3ff
#define HWIO_DEM1X_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_DEM1X_TEST_BUS_SEL_ADDR, HWIO_DEM1X_TEST_BUS_SEL_RMSK)
#define HWIO_DEM1X_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TEST_BUS_SEL_ADDR, m)
#define HWIO_DEM1X_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_DEM1X_TEST_BUS_SEL_ADDR,v)
#define HWIO_DEM1X_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DEM1X_TEST_BUS_SEL_ADDR,m,v,HWIO_DEM1X_TEST_BUS_SEL_IN)
#define HWIO_DEM1X_TEST_BUS_SEL_TEST_BUS_SEL_BMSK                                                0x3fe
#define HWIO_DEM1X_TEST_BUS_SEL_TEST_BUS_SEL_SHFT                                                  0x1
#define HWIO_DEM1X_TEST_BUS_SEL_TEST_BUS_EN_BMSK                                                   0x1
#define HWIO_DEM1X_TEST_BUS_SEL_TEST_BUS_EN_SHFT                                                   0x0

#define HWIO_DEM1X_TEST_BUS_READ_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00037e18)
#define HWIO_DEM1X_TEST_BUS_READ_RMSK                                                       0xffffffff
#define HWIO_DEM1X_TEST_BUS_READ_IN          \
        in_dword_masked(HWIO_DEM1X_TEST_BUS_READ_ADDR, HWIO_DEM1X_TEST_BUS_READ_RMSK)
#define HWIO_DEM1X_TEST_BUS_READ_INM(m)      \
        in_dword_masked(HWIO_DEM1X_TEST_BUS_READ_ADDR, m)
#define HWIO_DEM1X_TEST_BUS_READ_TEST_BUS_READ_BMSK                                         0xffffffff
#define HWIO_DEM1X_TEST_BUS_READ_TEST_BUS_READ_SHFT                                                0x0

#define HWIO_CDMA_DEMOD_ENABLE_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00037e1c)
#define HWIO_CDMA_DEMOD_ENABLE_RMSK                                                                0x1
#define HWIO_CDMA_DEMOD_ENABLE_IN          \
        in_dword_masked(HWIO_CDMA_DEMOD_ENABLE_ADDR, HWIO_CDMA_DEMOD_ENABLE_RMSK)
#define HWIO_CDMA_DEMOD_ENABLE_INM(m)      \
        in_dword_masked(HWIO_CDMA_DEMOD_ENABLE_ADDR, m)
#define HWIO_CDMA_DEMOD_ENABLE_OUT(v)      \
        out_dword(HWIO_CDMA_DEMOD_ENABLE_ADDR,v)
#define HWIO_CDMA_DEMOD_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CDMA_DEMOD_ENABLE_ADDR,m,v,HWIO_CDMA_DEMOD_ENABLE_IN)
#define HWIO_CDMA_DEMOD_ENABLE_ENABLE_BMSK                                                         0x1
#define HWIO_CDMA_DEMOD_ENABLE_ENABLE_SHFT                                                         0x0

#define HWIO_PDMEM_MIN_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00000000)
#define HWIO_PDMEM_MIN_RMSK                                                                 0xffffffff
#define HWIO_PDMEM_MIN_IN          \
        in_dword_masked(HWIO_PDMEM_MIN_ADDR, HWIO_PDMEM_MIN_RMSK)
#define HWIO_PDMEM_MIN_INM(m)      \
        in_dword_masked(HWIO_PDMEM_MIN_ADDR, m)
#define HWIO_PDMEM_MIN_OUT(v)      \
        out_dword(HWIO_PDMEM_MIN_ADDR,v)
#define HWIO_PDMEM_MIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDMEM_MIN_ADDR,m,v,HWIO_PDMEM_MIN_IN)
#define HWIO_PDMEM_MIN_Z_BMSK                                                               0xffffffff
#define HWIO_PDMEM_MIN_Z_SHFT                                                                      0x0

#define HWIO_PDMEM_MAX_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0000fffc)
#define HWIO_PDMEM_MAX_RMSK                                                                 0xffffffff
#define HWIO_PDMEM_MAX_IN          \
        in_dword_masked(HWIO_PDMEM_MAX_ADDR, HWIO_PDMEM_MAX_RMSK)
#define HWIO_PDMEM_MAX_INM(m)      \
        in_dword_masked(HWIO_PDMEM_MAX_ADDR, m)
#define HWIO_PDMEM_MAX_OUT(v)      \
        out_dword(HWIO_PDMEM_MAX_ADDR,v)
#define HWIO_PDMEM_MAX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_PDMEM_MAX_ADDR,m,v,HWIO_PDMEM_MAX_IN)
#define HWIO_PDMEM_MAX_Z_BMSK                                                               0xffffffff
#define HWIO_PDMEM_MAX_Z_SHFT                                                                      0x0

#define HWIO_CCS_MSTS_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x0001fc00)
#define HWIO_CCS_MSTS_RMSK                                                                         0x7
#define HWIO_CCS_MSTS_IN          \
        in_dword_masked(HWIO_CCS_MSTS_ADDR, HWIO_CCS_MSTS_RMSK)
#define HWIO_CCS_MSTS_INM(m)      \
        in_dword_masked(HWIO_CCS_MSTS_ADDR, m)
#define HWIO_CCS_MSTS_LOCK_BMSK                                                                    0x4
#define HWIO_CCS_MSTS_LOCK_SHFT                                                                    0x2
#define HWIO_CCS_MSTS_SLEEPING_BMSK                                                                0x2
#define HWIO_CCS_MSTS_SLEEPING_SHFT                                                                0x1
#define HWIO_CCS_MSTS_SLEEPDEEP_BMSK                                                               0x1
#define HWIO_CCS_MSTS_SLEEPDEEP_SHFT                                                               0x0

#define HWIO_CCS_MCTL_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x0001fc04)
#define HWIO_CCS_MCTL_RMSK                                                                      0x1fff
#define HWIO_CCS_MCTL_IN          \
        in_dword_masked(HWIO_CCS_MCTL_ADDR, HWIO_CCS_MCTL_RMSK)
#define HWIO_CCS_MCTL_INM(m)      \
        in_dword_masked(HWIO_CCS_MCTL_ADDR, m)
#define HWIO_CCS_MCTL_OUT(v)      \
        out_dword(HWIO_CCS_MCTL_ADDR,v)
#define HWIO_CCS_MCTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_MCTL_ADDR,m,v,HWIO_CCS_MCTL_IN)
#define HWIO_CCS_MCTL_DSMODE_BMSK                                                               0x1000
#define HWIO_CCS_MCTL_DSMODE_SHFT                                                                  0xc
#define HWIO_CCS_MCTL_RFI_ENABLE_BMSK                                                            0x800
#define HWIO_CCS_MCTL_RFI_ENABLE_SHFT                                                              0xb
#define HWIO_CCS_MCTL_DMAC_ENABLE_BMSK                                                           0x7f8
#define HWIO_CCS_MCTL_DMAC_ENABLE_SHFT                                                             0x3
#define HWIO_CCS_MCTL_TMR_ENABLE_BMSK                                                              0x4
#define HWIO_CCS_MCTL_TMR_ENABLE_SHFT                                                              0x2
#define HWIO_CCS_MCTL_MON_ENABLE_BMSK                                                              0x2
#define HWIO_CCS_MCTL_MON_ENABLE_SHFT                                                              0x1
#define HWIO_CCS_MCTL_MP_ENABLE_BMSK                                                               0x1
#define HWIO_CCS_MCTL_MP_ENABLE_SHFT                                                               0x0

#define HWIO_CCS_IPC_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x0001fc08)
#define HWIO_CCS_IPC_RMSK                                                                         0xff
#define HWIO_CCS_IPC_OUT(v)      \
        out_dword(HWIO_CCS_IPC_ADDR,v)
#define HWIO_CCS_IPC_CCS3_BMSK                                                                    0x80
#define HWIO_CCS_IPC_CCS3_SHFT                                                                     0x7
#define HWIO_CCS_IPC_CCS2_BMSK                                                                    0x40
#define HWIO_CCS_IPC_CCS2_SHFT                                                                     0x6
#define HWIO_CCS_IPC_CCS1_BMSK                                                                    0x20
#define HWIO_CCS_IPC_CCS1_SHFT                                                                     0x5
#define HWIO_CCS_IPC_CCS0_BMSK                                                                    0x10
#define HWIO_CCS_IPC_CCS0_SHFT                                                                     0x4
#define HWIO_CCS_IPC_FW3_BMSK                                                                      0x8
#define HWIO_CCS_IPC_FW3_SHFT                                                                      0x3
#define HWIO_CCS_IPC_FW2_BMSK                                                                      0x4
#define HWIO_CCS_IPC_FW2_SHFT                                                                      0x2
#define HWIO_CCS_IPC_FW1_BMSK                                                                      0x2
#define HWIO_CCS_IPC_FW1_SHFT                                                                      0x1
#define HWIO_CCS_IPC_FW0_BMSK                                                                      0x1
#define HWIO_CCS_IPC_FW0_SHFT                                                                      0x0

#define HWIO_CCS_PIC0MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc0c)
#define HWIO_CCS_PIC0MSK_RMSK                                                                0x3ffffff
#define HWIO_CCS_PIC0MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC0MSK_ADDR, HWIO_CCS_PIC0MSK_RMSK)
#define HWIO_CCS_PIC0MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC0MSK_ADDR, m)
#define HWIO_CCS_PIC0MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC0MSK_ADDR,v)
#define HWIO_CCS_PIC0MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC0MSK_ADDR,m,v,HWIO_CCS_PIC0MSK_IN)
#define HWIO_CCS_PIC0MSK_MSK_BMSK                                                            0x3ffffff
#define HWIO_CCS_PIC0MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC0STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc10)
#define HWIO_CCS_PIC0STS_RMSK                                                                0x3ffffff
#define HWIO_CCS_PIC0STS_IN          \
        in_dword_masked(HWIO_CCS_PIC0STS_ADDR, HWIO_CCS_PIC0STS_RMSK)
#define HWIO_CCS_PIC0STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC0STS_ADDR, m)
#define HWIO_CCS_PIC0STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC0STS_ADDR,v)
#define HWIO_CCS_PIC0STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC0STS_ADDR,m,v,HWIO_CCS_PIC0STS_IN)
#define HWIO_CCS_PIC0STS_MON11_BMSK                                                          0x2000000
#define HWIO_CCS_PIC0STS_MON11_SHFT                                                               0x19
#define HWIO_CCS_PIC0STS_VPE_GP7_BMSK                                                        0x1000000
#define HWIO_CCS_PIC0STS_VPE_GP7_SHFT                                                             0x18
#define HWIO_CCS_PIC0STS_VPE_GP6_BMSK                                                         0x800000
#define HWIO_CCS_PIC0STS_VPE_GP6_SHFT                                                             0x17
#define HWIO_CCS_PIC0STS_VPE_GP5_BMSK                                                         0x400000
#define HWIO_CCS_PIC0STS_VPE_GP5_SHFT                                                             0x16
#define HWIO_CCS_PIC0STS_VPE_GP4_BMSK                                                         0x200000
#define HWIO_CCS_PIC0STS_VPE_GP4_SHFT                                                             0x15
#define HWIO_CCS_PIC0STS_VPE_GP3_BMSK                                                         0x100000
#define HWIO_CCS_PIC0STS_VPE_GP3_SHFT                                                             0x14
#define HWIO_CCS_PIC0STS_VPE_GP2_BMSK                                                          0x80000
#define HWIO_CCS_PIC0STS_VPE_GP2_SHFT                                                             0x13
#define HWIO_CCS_PIC0STS_VPE_GP1_BMSK                                                          0x40000
#define HWIO_CCS_PIC0STS_VPE_GP1_SHFT                                                             0x12
#define HWIO_CCS_PIC0STS_VPE_GP0_BMSK                                                          0x20000
#define HWIO_CCS_PIC0STS_VPE_GP0_SHFT                                                             0x11
#define HWIO_CCS_PIC0STS_MCDMA3_DONE_BMSK                                                      0x10000
#define HWIO_CCS_PIC0STS_MCDMA3_DONE_SHFT                                                         0x10
#define HWIO_CCS_PIC0STS_MCDMA2_DONE_BMSK                                                       0x8000
#define HWIO_CCS_PIC0STS_MCDMA2_DONE_SHFT                                                          0xf
#define HWIO_CCS_PIC0STS_MCDMA1_DONE_BMSK                                                       0x4000
#define HWIO_CCS_PIC0STS_MCDMA1_DONE_SHFT                                                          0xe
#define HWIO_CCS_PIC0STS_MCDMA0_DONE_BMSK                                                       0x2000
#define HWIO_CCS_PIC0STS_MCDMA0_DONE_SHFT                                                          0xd
#define HWIO_CCS_PIC0STS_LTE_DESCR_DONE_BMSK                                                    0x1000
#define HWIO_CCS_PIC0STS_LTE_DESCR_DONE_SHFT                                                       0xc
#define HWIO_CCS_PIC0STS_LTE_CCH_DEINT_DONE_BMSK                                                 0x800
#define HWIO_CCS_PIC0STS_LTE_CCH_DEINT_DONE_SHFT                                                   0xb
#define HWIO_CCS_PIC0STS_LTE_SCH_DEINT_DONE_BMSK                                                 0x400
#define HWIO_CCS_PIC0STS_LTE_SCH_DEINT_DONE_SHFT                                                   0xa
#define HWIO_CCS_PIC0STS_LTE_PDSCH_REENCODE_DONE_BMSK                                            0x200
#define HWIO_CCS_PIC0STS_LTE_PDSCH_REENCODE_DONE_SHFT                                              0x9
#define HWIO_CCS_PIC0STS_LTE_PBCH_REENCODE_DONE_BMSK                                             0x100
#define HWIO_CCS_PIC0STS_LTE_PBCH_REENCODE_DONE_SHFT                                               0x8
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PING_DONE_BMSK                                                 0x80
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PING_DONE_SHFT                                                  0x7
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PING_CRCPASS_BMSK                                              0x40
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PING_CRCPASS_SHFT                                               0x6
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PING_DONE_BMSK                                                0x20
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PING_DONE_SHFT                                                 0x5
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PING_CRCPASS_BMSK                                             0x10
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PING_CRCPASS_SHFT                                              0x4
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PONG_DONE_BMSK                                                  0x8
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PONG_DONE_SHFT                                                  0x3
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PONG_CRCPASS_BMSK                                               0x4
#define HWIO_CCS_PIC0STS_TDEC_CBLK_PONG_CRCPASS_SHFT                                               0x2
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PONG_DONE_BMSK                                                 0x2
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PONG_DONE_SHFT                                                 0x1
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PONG_CRCPASS_BMSK                                              0x1
#define HWIO_CCS_PIC0STS_TDEC_TRBLK_PONG_CRCPASS_SHFT                                              0x0

#define HWIO_CCS_PIC1MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc14)
#define HWIO_CCS_PIC1MSK_RMSK                                                                   0xffff
#define HWIO_CCS_PIC1MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC1MSK_ADDR, HWIO_CCS_PIC1MSK_RMSK)
#define HWIO_CCS_PIC1MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC1MSK_ADDR, m)
#define HWIO_CCS_PIC1MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC1MSK_ADDR,v)
#define HWIO_CCS_PIC1MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC1MSK_ADDR,m,v,HWIO_CCS_PIC1MSK_IN)
#define HWIO_CCS_PIC1MSK_MSK_BMSK                                                               0xffff
#define HWIO_CCS_PIC1MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC1STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc18)
#define HWIO_CCS_PIC1STS_RMSK                                                                   0xffff
#define HWIO_CCS_PIC1STS_IN          \
        in_dword_masked(HWIO_CCS_PIC1STS_ADDR, HWIO_CCS_PIC1STS_RMSK)
#define HWIO_CCS_PIC1STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC1STS_ADDR, m)
#define HWIO_CCS_PIC1STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC1STS_ADDR,v)
#define HWIO_CCS_PIC1STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC1STS_ADDR,m,v,HWIO_CCS_PIC1STS_IN)
#define HWIO_CCS_PIC1STS_UMTS_HS_AE_DONE_BMSK                                                   0x8000
#define HWIO_CCS_PIC1STS_UMTS_HS_AE_DONE_SHFT                                                      0xf
#define HWIO_CCS_PIC1STS_UMTS_HS_DRM2_DONE_BMSK                                                 0x4000
#define HWIO_CCS_PIC1STS_UMTS_HS_DRM2_DONE_SHFT                                                    0xe
#define HWIO_CCS_PIC1STS_UMTS_HS_DECIB_RDY_BMSK                                                 0x2000
#define HWIO_CCS_PIC1STS_UMTS_HS_DECIB_RDY_SHFT                                                    0xd
#define HWIO_CCS_PIC1STS_UMTS_NHS_DRM_DONE_BMSK                                                 0x1000
#define HWIO_CCS_PIC1STS_UMTS_NHS_DRM_DONE_SHFT                                                    0xc
#define HWIO_CCS_PIC1STS_UMTS_NHS_DECIB_RDY_BMSK                                                 0x800
#define HWIO_CCS_PIC1STS_UMTS_NHS_DECIB_RDY_SHFT                                                   0xb
#define HWIO_CCS_PIC1STS_UMTS_NHS_SVD_DONE_BMSK                                                  0x400
#define HWIO_CCS_PIC1STS_UMTS_NHS_SVD_DONE_SHFT                                                    0xa
#define HWIO_CCS_PIC1STS_TDS_HS_DRM2_DONE_BMSK                                                   0x200
#define HWIO_CCS_PIC1STS_TDS_HS_DRM2_DONE_SHFT                                                     0x9
#define HWIO_CCS_PIC1STS_TDS_HS_DECIB_RDY_BMSK                                                   0x100
#define HWIO_CCS_PIC1STS_TDS_HS_DECIB_RDY_SHFT                                                     0x8
#define HWIO_CCS_PIC1STS_TDS_HS_CCH_DONE_BMSK                                                     0x80
#define HWIO_CCS_PIC1STS_TDS_HS_CCH_DONE_SHFT                                                      0x7
#define HWIO_CCS_PIC1STS_TDS_NHS_DRM_DONE_BMSK                                                    0x40
#define HWIO_CCS_PIC1STS_TDS_NHS_DRM_DONE_SHFT                                                     0x6
#define HWIO_CCS_PIC1STS_TDS_NHS_DECIB_RDY_BMSK                                                   0x20
#define HWIO_CCS_PIC1STS_TDS_NHS_DECIB_RDY_SHFT                                                    0x5
#define HWIO_CCS_PIC1STS_TDS_NHS_SVD_DONE_BMSK                                                    0x10
#define HWIO_CCS_PIC1STS_TDS_NHS_SVD_DONE_SHFT                                                     0x4
#define HWIO_CCS_PIC1STS_TDS_NHS_WCB_RDY_BMSK                                                      0x8
#define HWIO_CCS_PIC1STS_TDS_NHS_WCB_RDY_SHFT                                                      0x3
#define HWIO_CCS_PIC1STS_SVD_DONE_BMSK                                                             0x4
#define HWIO_CCS_PIC1STS_SVD_DONE_SHFT                                                             0x2
#define HWIO_CCS_PIC1STS_SVD_CCH_CRCPASS_BMSK                                                      0x2
#define HWIO_CCS_PIC1STS_SVD_CCH_CRCPASS_SHFT                                                      0x1
#define HWIO_CCS_PIC1STS_HDR_DECIB_RDY_BMSK                                                        0x1
#define HWIO_CCS_PIC1STS_HDR_DECIB_RDY_SHFT                                                        0x0

#define HWIO_CCS_PIC2MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc1c)
#define HWIO_CCS_PIC2MSK_RMSK                                                                 0x3fffff
#define HWIO_CCS_PIC2MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC2MSK_ADDR, HWIO_CCS_PIC2MSK_RMSK)
#define HWIO_CCS_PIC2MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC2MSK_ADDR, m)
#define HWIO_CCS_PIC2MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC2MSK_ADDR,v)
#define HWIO_CCS_PIC2MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC2MSK_ADDR,m,v,HWIO_CCS_PIC2MSK_IN)
#define HWIO_CCS_PIC2MSK_MSK_BMSK                                                             0x3fffff
#define HWIO_CCS_PIC2MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC2STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc20)
#define HWIO_CCS_PIC2STS_RMSK                                                                 0x3fffff
#define HWIO_CCS_PIC2STS_IN          \
        in_dword_masked(HWIO_CCS_PIC2STS_ADDR, HWIO_CCS_PIC2STS_RMSK)
#define HWIO_CCS_PIC2STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC2STS_ADDR, m)
#define HWIO_CCS_PIC2STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC2STS_ADDR,v)
#define HWIO_CCS_PIC2STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC2STS_ADDR,m,v,HWIO_CCS_PIC2STS_IN)
#define HWIO_CCS_PIC2STS_MON10_BMSK                                                           0x200000
#define HWIO_CCS_PIC2STS_MON10_SHFT                                                               0x15
#define HWIO_CCS_PIC2STS_MON9_BMSK                                                            0x100000
#define HWIO_CCS_PIC2STS_MON9_SHFT                                                                0x14
#define HWIO_CCS_PIC2STS_DMAC7_DONE_BMSK                                                       0x80000
#define HWIO_CCS_PIC2STS_DMAC7_DONE_SHFT                                                          0x13
#define HWIO_CCS_PIC2STS_DMAC6_DONE_BMSK                                                       0x40000
#define HWIO_CCS_PIC2STS_DMAC6_DONE_SHFT                                                          0x12
#define HWIO_CCS_PIC2STS_DMAC5_DONE_BMSK                                                       0x20000
#define HWIO_CCS_PIC2STS_DMAC5_DONE_SHFT                                                          0x11
#define HWIO_CCS_PIC2STS_DMAC4_DONE_BMSK                                                       0x10000
#define HWIO_CCS_PIC2STS_DMAC4_DONE_SHFT                                                          0x10
#define HWIO_CCS_PIC2STS_DMAC3_DONE_BMSK                                                        0x8000
#define HWIO_CCS_PIC2STS_DMAC3_DONE_SHFT                                                           0xf
#define HWIO_CCS_PIC2STS_DMAC2_DONE_BMSK                                                        0x4000
#define HWIO_CCS_PIC2STS_DMAC2_DONE_SHFT                                                           0xe
#define HWIO_CCS_PIC2STS_DMAC1_DONE_BMSK                                                        0x2000
#define HWIO_CCS_PIC2STS_DMAC1_DONE_SHFT                                                           0xd
#define HWIO_CCS_PIC2STS_DMAC0_DONE_BMSK                                                        0x1000
#define HWIO_CCS_PIC2STS_DMAC0_DONE_SHFT                                                           0xc
#define HWIO_CCS_PIC2STS_FW3_BMSK                                                                0x800
#define HWIO_CCS_PIC2STS_FW3_SHFT                                                                  0xb
#define HWIO_CCS_PIC2STS_FW2_BMSK                                                                0x400
#define HWIO_CCS_PIC2STS_FW2_SHFT                                                                  0xa
#define HWIO_CCS_PIC2STS_FW1_BMSK                                                                0x200
#define HWIO_CCS_PIC2STS_FW1_SHFT                                                                  0x9
#define HWIO_CCS_PIC2STS_FW0_BMSK                                                                0x100
#define HWIO_CCS_PIC2STS_FW0_SHFT                                                                  0x8
#define HWIO_CCS_PIC2STS_VPE_GP15_BMSK                                                            0x80
#define HWIO_CCS_PIC2STS_VPE_GP15_SHFT                                                             0x7
#define HWIO_CCS_PIC2STS_VPE_GP14_BMSK                                                            0x40
#define HWIO_CCS_PIC2STS_VPE_GP14_SHFT                                                             0x6
#define HWIO_CCS_PIC2STS_VPE_GP13_BMSK                                                            0x20
#define HWIO_CCS_PIC2STS_VPE_GP13_SHFT                                                             0x5
#define HWIO_CCS_PIC2STS_VPE_GP12_BMSK                                                            0x10
#define HWIO_CCS_PIC2STS_VPE_GP12_SHFT                                                             0x4
#define HWIO_CCS_PIC2STS_VPE_GP11_BMSK                                                             0x8
#define HWIO_CCS_PIC2STS_VPE_GP11_SHFT                                                             0x3
#define HWIO_CCS_PIC2STS_VPE_GP10_BMSK                                                             0x4
#define HWIO_CCS_PIC2STS_VPE_GP10_SHFT                                                             0x2
#define HWIO_CCS_PIC2STS_VPE_GP9_BMSK                                                              0x2
#define HWIO_CCS_PIC2STS_VPE_GP9_SHFT                                                              0x1
#define HWIO_CCS_PIC2STS_VPE_GP8_BMSK                                                              0x1
#define HWIO_CCS_PIC2STS_VPE_GP8_SHFT                                                              0x0

#define HWIO_CCS_PIC3MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc24)
#define HWIO_CCS_PIC3MSK_RMSK                                                                     0x1f
#define HWIO_CCS_PIC3MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC3MSK_ADDR, HWIO_CCS_PIC3MSK_RMSK)
#define HWIO_CCS_PIC3MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC3MSK_ADDR, m)
#define HWIO_CCS_PIC3MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC3MSK_ADDR,v)
#define HWIO_CCS_PIC3MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC3MSK_ADDR,m,v,HWIO_CCS_PIC3MSK_IN)
#define HWIO_CCS_PIC3MSK_MSK_BMSK                                                                 0x1f
#define HWIO_CCS_PIC3MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC3STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc28)
#define HWIO_CCS_PIC3STS_RMSK                                                                     0x1f
#define HWIO_CCS_PIC3STS_IN          \
        in_dword_masked(HWIO_CCS_PIC3STS_ADDR, HWIO_CCS_PIC3STS_RMSK)
#define HWIO_CCS_PIC3STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC3STS_ADDR, m)
#define HWIO_CCS_PIC3STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC3STS_ADDR,v)
#define HWIO_CCS_PIC3STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC3STS_ADDR,m,v,HWIO_CCS_PIC3STS_IN)
#define HWIO_CCS_PIC3STS_MON4_BMSK                                                                0x10
#define HWIO_CCS_PIC3STS_MON4_SHFT                                                                 0x4
#define HWIO_CCS_PIC3STS_MON3_BMSK                                                                 0x8
#define HWIO_CCS_PIC3STS_MON3_SHFT                                                                 0x3
#define HWIO_CCS_PIC3STS_MON2_BMSK                                                                 0x4
#define HWIO_CCS_PIC3STS_MON2_SHFT                                                                 0x2
#define HWIO_CCS_PIC3STS_MON1_BMSK                                                                 0x2
#define HWIO_CCS_PIC3STS_MON1_SHFT                                                                 0x1
#define HWIO_CCS_PIC3STS_MON0_BMSK                                                                 0x1
#define HWIO_CCS_PIC3STS_MON0_SHFT                                                                 0x0

#define HWIO_CCS_PIC4MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc2c)
#define HWIO_CCS_PIC4MSK_RMSK                                                                     0xff
#define HWIO_CCS_PIC4MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC4MSK_ADDR, HWIO_CCS_PIC4MSK_RMSK)
#define HWIO_CCS_PIC4MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC4MSK_ADDR, m)
#define HWIO_CCS_PIC4MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC4MSK_ADDR,v)
#define HWIO_CCS_PIC4MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC4MSK_ADDR,m,v,HWIO_CCS_PIC4MSK_IN)
#define HWIO_CCS_PIC4MSK_MSK_BMSK                                                                 0xff
#define HWIO_CCS_PIC4MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC4STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc30)
#define HWIO_CCS_PIC4STS_RMSK                                                                     0xff
#define HWIO_CCS_PIC4STS_IN          \
        in_dword_masked(HWIO_CCS_PIC4STS_ADDR, HWIO_CCS_PIC4STS_RMSK)
#define HWIO_CCS_PIC4STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC4STS_ADDR, m)
#define HWIO_CCS_PIC4STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC4STS_ADDR,v)
#define HWIO_CCS_PIC4STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC4STS_ADDR,m,v,HWIO_CCS_PIC4STS_IN)
#define HWIO_CCS_PIC4STS_RFFE1_DONE_BMSK                                                          0x80
#define HWIO_CCS_PIC4STS_RFFE1_DONE_SHFT                                                           0x7
#define HWIO_CCS_PIC4STS_RFFE0_DONE_BMSK                                                          0x40
#define HWIO_CCS_PIC4STS_RFFE0_DONE_SHFT                                                           0x6
#define HWIO_CCS_PIC4STS_SSBI5_DONE_BMSK                                                          0x20
#define HWIO_CCS_PIC4STS_SSBI5_DONE_SHFT                                                           0x5
#define HWIO_CCS_PIC4STS_SSBI4_DONE_BMSK                                                          0x10
#define HWIO_CCS_PIC4STS_SSBI4_DONE_SHFT                                                           0x4
#define HWIO_CCS_PIC4STS_SSBI3_DONE_BMSK                                                           0x8
#define HWIO_CCS_PIC4STS_SSBI3_DONE_SHFT                                                           0x3
#define HWIO_CCS_PIC4STS_SSBI2_DONE_BMSK                                                           0x4
#define HWIO_CCS_PIC4STS_SSBI2_DONE_SHFT                                                           0x2
#define HWIO_CCS_PIC4STS_SSBI1_DONE_BMSK                                                           0x2
#define HWIO_CCS_PIC4STS_SSBI1_DONE_SHFT                                                           0x1
#define HWIO_CCS_PIC4STS_SSBI0_DONE_BMSK                                                           0x1
#define HWIO_CCS_PIC4STS_SSBI0_DONE_SHFT                                                           0x0

#define HWIO_CCS_PIC5MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc34)
#define HWIO_CCS_PIC5MSK_RMSK                                                                     0x1f
#define HWIO_CCS_PIC5MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC5MSK_ADDR, HWIO_CCS_PIC5MSK_RMSK)
#define HWIO_CCS_PIC5MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC5MSK_ADDR, m)
#define HWIO_CCS_PIC5MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC5MSK_ADDR,v)
#define HWIO_CCS_PIC5MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC5MSK_ADDR,m,v,HWIO_CCS_PIC5MSK_IN)
#define HWIO_CCS_PIC5MSK_MSK_BMSK                                                                 0x1f
#define HWIO_CCS_PIC5MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC5STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc38)
#define HWIO_CCS_PIC5STS_RMSK                                                                     0x1f
#define HWIO_CCS_PIC5STS_IN          \
        in_dword_masked(HWIO_CCS_PIC5STS_ADDR, HWIO_CCS_PIC5STS_RMSK)
#define HWIO_CCS_PIC5STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC5STS_ADDR, m)
#define HWIO_CCS_PIC5STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC5STS_ADDR,v)
#define HWIO_CCS_PIC5STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC5STS_ADDR,m,v,HWIO_CCS_PIC5STS_IN)
#define HWIO_CCS_PIC5STS_UMTS_SRCH_DONE_BMSK                                                      0x10
#define HWIO_CCS_PIC5STS_UMTS_SRCH_DONE_SHFT                                                       0x4
#define HWIO_CCS_PIC5STS_MON8_BMSK                                                                 0x8
#define HWIO_CCS_PIC5STS_MON8_SHFT                                                                 0x3
#define HWIO_CCS_PIC5STS_MON7_BMSK                                                                 0x4
#define HWIO_CCS_PIC5STS_MON7_SHFT                                                                 0x2
#define HWIO_CCS_PIC5STS_MON6_BMSK                                                                 0x2
#define HWIO_CCS_PIC5STS_MON6_SHFT                                                                 0x1
#define HWIO_CCS_PIC5STS_MON5_BMSK                                                                 0x1
#define HWIO_CCS_PIC5STS_MON5_SHFT                                                                 0x0

#define HWIO_CCS_PIC6MSK_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc3c)
#define HWIO_CCS_PIC6MSK_RMSK                                                                   0x7fff
#define HWIO_CCS_PIC6MSK_IN          \
        in_dword_masked(HWIO_CCS_PIC6MSK_ADDR, HWIO_CCS_PIC6MSK_RMSK)
#define HWIO_CCS_PIC6MSK_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC6MSK_ADDR, m)
#define HWIO_CCS_PIC6MSK_OUT(v)      \
        out_dword(HWIO_CCS_PIC6MSK_ADDR,v)
#define HWIO_CCS_PIC6MSK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC6MSK_ADDR,m,v,HWIO_CCS_PIC6MSK_IN)
#define HWIO_CCS_PIC6MSK_MSK_BMSK                                                               0x7fff
#define HWIO_CCS_PIC6MSK_MSK_SHFT                                                                  0x0

#define HWIO_CCS_PIC6STS_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x0001fc40)
#define HWIO_CCS_PIC6STS_RMSK                                                                   0x7fff
#define HWIO_CCS_PIC6STS_IN          \
        in_dword_masked(HWIO_CCS_PIC6STS_ADDR, HWIO_CCS_PIC6STS_RMSK)
#define HWIO_CCS_PIC6STS_INM(m)      \
        in_dword_masked(HWIO_CCS_PIC6STS_ADDR, m)
#define HWIO_CCS_PIC6STS_OUT(v)      \
        out_dword(HWIO_CCS_PIC6STS_ADDR,v)
#define HWIO_CCS_PIC6STS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_PIC6STS_ADDR,m,v,HWIO_CCS_PIC6STS_IN)
#define HWIO_CCS_PIC6STS_TMR3_TC_BMSK                                                           0x4000
#define HWIO_CCS_PIC6STS_TMR3_TC_SHFT                                                              0xe
#define HWIO_CCS_PIC6STS_TMR2_TC_BMSK                                                           0x2000
#define HWIO_CCS_PIC6STS_TMR2_TC_SHFT                                                              0xd
#define HWIO_CCS_PIC6STS_TMR1_TC_BMSK                                                           0x1000
#define HWIO_CCS_PIC6STS_TMR1_TC_SHFT                                                              0xc
#define HWIO_CCS_PIC6STS_TMR0_TC_BMSK                                                            0x800
#define HWIO_CCS_PIC6STS_TMR0_TC_SHFT                                                              0xb
#define HWIO_CCS_PIC6STS_AHB_ERR_BMSK                                                            0x400
#define HWIO_CCS_PIC6STS_AHB_ERR_SHFT                                                              0xa
#define HWIO_CCS_PIC6STS_RFFE1_ERR_BMSK                                                          0x200
#define HWIO_CCS_PIC6STS_RFFE1_ERR_SHFT                                                            0x9
#define HWIO_CCS_PIC6STS_RFFE0_ERR_BMSK                                                          0x100
#define HWIO_CCS_PIC6STS_RFFE0_ERR_SHFT                                                            0x8
#define HWIO_CCS_PIC6STS_SSBI5_ERR_BMSK                                                           0x80
#define HWIO_CCS_PIC6STS_SSBI5_ERR_SHFT                                                            0x7
#define HWIO_CCS_PIC6STS_SSBI4_ERR_BMSK                                                           0x40
#define HWIO_CCS_PIC6STS_SSBI4_ERR_SHFT                                                            0x6
#define HWIO_CCS_PIC6STS_SSBI3_ERR_BMSK                                                           0x20
#define HWIO_CCS_PIC6STS_SSBI3_ERR_SHFT                                                            0x5
#define HWIO_CCS_PIC6STS_SSBI2_ERR_BMSK                                                           0x10
#define HWIO_CCS_PIC6STS_SSBI2_ERR_SHFT                                                            0x4
#define HWIO_CCS_PIC6STS_SSBI1_ERR_BMSK                                                            0x8
#define HWIO_CCS_PIC6STS_SSBI1_ERR_SHFT                                                            0x3
#define HWIO_CCS_PIC6STS_SSBI0_ERR_BMSK                                                            0x4
#define HWIO_CCS_PIC6STS_SSBI0_ERR_SHFT                                                            0x2
#define HWIO_CCS_PIC6STS_BP1_BMSK                                                                  0x2
#define HWIO_CCS_PIC6STS_BP1_SHFT                                                                  0x1
#define HWIO_CCS_PIC6STS_BP0_BMSK                                                                  0x1
#define HWIO_CCS_PIC6STS_BP0_SHFT                                                                  0x0

#define HWIO_CCS_PIT_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x0001fc44)
#define HWIO_CCS_PIT_RMSK                                                                       0xffff
#define HWIO_CCS_PIT_IN          \
        in_dword_masked(HWIO_CCS_PIT_ADDR, HWIO_CCS_PIT_RMSK)
#define HWIO_CCS_PIT_INM(m)      \
        in_dword_masked(HWIO_CCS_PIT_ADDR, m)
#define HWIO_CCS_PIT_TMR3_ACT_BMSK                                                              0x8000
#define HWIO_CCS_PIT_TMR3_ACT_SHFT                                                                 0xf
#define HWIO_CCS_PIT_TMR2_ACT_BMSK                                                              0x4000
#define HWIO_CCS_PIT_TMR2_ACT_SHFT                                                                 0xe
#define HWIO_CCS_PIT_TMR1_ACT_BMSK                                                              0x2000
#define HWIO_CCS_PIT_TMR1_ACT_SHFT                                                                 0xd
#define HWIO_CCS_PIT_TMR0_ACT_BMSK                                                              0x1000
#define HWIO_CCS_PIT_TMR0_ACT_SHFT                                                                 0xc
#define HWIO_CCS_PIT_MON11_ACT_BMSK                                                              0x800
#define HWIO_CCS_PIT_MON11_ACT_SHFT                                                                0xb
#define HWIO_CCS_PIT_MON10_ACT_BMSK                                                              0x400
#define HWIO_CCS_PIT_MON10_ACT_SHFT                                                                0xa
#define HWIO_CCS_PIT_MON9_ACT_BMSK                                                               0x200
#define HWIO_CCS_PIT_MON9_ACT_SHFT                                                                 0x9
#define HWIO_CCS_PIT_MON8_ACT_BMSK                                                               0x100
#define HWIO_CCS_PIT_MON8_ACT_SHFT                                                                 0x8
#define HWIO_CCS_PIT_MON7_ACT_BMSK                                                                0x80
#define HWIO_CCS_PIT_MON7_ACT_SHFT                                                                 0x7
#define HWIO_CCS_PIT_MON6_ACT_BMSK                                                                0x40
#define HWIO_CCS_PIT_MON6_ACT_SHFT                                                                 0x6
#define HWIO_CCS_PIT_MON5_ACT_BMSK                                                                0x20
#define HWIO_CCS_PIT_MON5_ACT_SHFT                                                                 0x5
#define HWIO_CCS_PIT_MON4_ACT_BMSK                                                                0x10
#define HWIO_CCS_PIT_MON4_ACT_SHFT                                                                 0x4
#define HWIO_CCS_PIT_MON3_ACT_BMSK                                                                 0x8
#define HWIO_CCS_PIT_MON3_ACT_SHFT                                                                 0x3
#define HWIO_CCS_PIT_MON2_ACT_BMSK                                                                 0x4
#define HWIO_CCS_PIT_MON2_ACT_SHFT                                                                 0x2
#define HWIO_CCS_PIT_MON1_ACT_BMSK                                                                 0x2
#define HWIO_CCS_PIT_MON1_ACT_SHFT                                                                 0x1
#define HWIO_CCS_PIT_MON0_ACT_BMSK                                                                 0x1
#define HWIO_CCS_PIT_MON0_ACT_SHFT                                                                 0x0

#define HWIO_CCS_UTIME_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0001fc48)
#define HWIO_CCS_UTIME_RMSK                                                                   0x3fffff
#define HWIO_CCS_UTIME_IN          \
        in_dword_masked(HWIO_CCS_UTIME_ADDR, HWIO_CCS_UTIME_RMSK)
#define HWIO_CCS_UTIME_INM(m)      \
        in_dword_masked(HWIO_CCS_UTIME_ADDR, m)
#define HWIO_CCS_UTIME_UTIME_BMSK                                                             0x3fffff
#define HWIO_CCS_UTIME_UTIME_SHFT                                                                  0x0

#define HWIO_CCS_MONn_ADDR(n)                                                               (MODEM_TOP_REG_BASE      + 0x0001fc4c + 0x4 * (n))
#define HWIO_CCS_MONn_RMSK                                                                      0xfffe
#define HWIO_CCS_MONn_MAXn                                                                          11
#define HWIO_CCS_MONn_INI(n)        \
        in_dword_masked(HWIO_CCS_MONn_ADDR(n), HWIO_CCS_MONn_RMSK)
#define HWIO_CCS_MONn_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_MONn_ADDR(n), mask)
#define HWIO_CCS_MONn_OUTI(n,val)    \
        out_dword(HWIO_CCS_MONn_ADDR(n),val)
#define HWIO_CCS_MONn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_MONn_ADDR(n),mask,val,HWIO_CCS_MONn_INI(n))
#define HWIO_CCS_MONn_DISARM_BMSK                                                               0x8000
#define HWIO_CCS_MONn_DISARM_SHFT                                                                  0xf
#define HWIO_CCS_MONn_MONVAL_BMSK                                                               0x7ffe
#define HWIO_CCS_MONn_MONVAL_SHFT                                                                  0x1

#define HWIO_CCS_TMRn_ADDR(n)                                                               (MODEM_TOP_REG_BASE      + 0x0001fc7c + 0x4 * (n))
#define HWIO_CCS_TMRn_RMSK                                                                    0x1ffff8
#define HWIO_CCS_TMRn_MAXn                                                                           3
#define HWIO_CCS_TMRn_INI(n)        \
        in_dword_masked(HWIO_CCS_TMRn_ADDR(n), HWIO_CCS_TMRn_RMSK)
#define HWIO_CCS_TMRn_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_TMRn_ADDR(n), mask)
#define HWIO_CCS_TMRn_OUTI(n,val)    \
        out_dword(HWIO_CCS_TMRn_ADDR(n),val)
#define HWIO_CCS_TMRn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_TMRn_ADDR(n),mask,val,HWIO_CCS_TMRn_INI(n))
#define HWIO_CCS_TMRn_RETRIG_BMSK                                                             0x100000
#define HWIO_CCS_TMRn_RETRIG_SHFT                                                                 0x14
#define HWIO_CCS_TMRn_EVTSEL_BMSK                                                              0xf0000
#define HWIO_CCS_TMRn_EVTSEL_SHFT                                                                 0x10
#define HWIO_CCS_TMRn_COUNT_BMSK                                                                0xfff8
#define HWIO_CCS_TMRn_COUNT_SHFT                                                                   0x3

#define HWIO_CCS_DMAC_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x0001fc8c)
#define HWIO_CCS_DMAC_RMSK                                                                        0xff
#define HWIO_CCS_DMAC_IN          \
        in_dword_masked(HWIO_CCS_DMAC_ADDR, HWIO_CCS_DMAC_RMSK)
#define HWIO_CCS_DMAC_INM(m)      \
        in_dword_masked(HWIO_CCS_DMAC_ADDR, m)
#define HWIO_CCS_DMAC_CH7_ACT_BMSK                                                                0x80
#define HWIO_CCS_DMAC_CH7_ACT_SHFT                                                                 0x7
#define HWIO_CCS_DMAC_CH6_ACT_BMSK                                                                0x40
#define HWIO_CCS_DMAC_CH6_ACT_SHFT                                                                 0x6
#define HWIO_CCS_DMAC_CH5_ACT_BMSK                                                                0x20
#define HWIO_CCS_DMAC_CH5_ACT_SHFT                                                                 0x5
#define HWIO_CCS_DMAC_CH4_ACT_BMSK                                                                0x10
#define HWIO_CCS_DMAC_CH4_ACT_SHFT                                                                 0x4
#define HWIO_CCS_DMAC_CH3_ACT_BMSK                                                                 0x8
#define HWIO_CCS_DMAC_CH3_ACT_SHFT                                                                 0x3
#define HWIO_CCS_DMAC_CH2_ACT_BMSK                                                                 0x4
#define HWIO_CCS_DMAC_CH2_ACT_SHFT                                                                 0x2
#define HWIO_CCS_DMAC_CH1_ACT_BMSK                                                                 0x2
#define HWIO_CCS_DMAC_CH1_ACT_SHFT                                                                 0x1
#define HWIO_CCS_DMAC_CH0_ACT_BMSK                                                                 0x1
#define HWIO_CCS_DMAC_CH0_ACT_SHFT                                                                 0x0

#define HWIO_CCS_DMACnSRC_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fc90 + 0x10 * (n))
#define HWIO_CCS_DMACnSRC_RMSK                                                              0xffffffff
#define HWIO_CCS_DMACnSRC_MAXn                                                                       7
#define HWIO_CCS_DMACnSRC_INI(n)        \
        in_dword_masked(HWIO_CCS_DMACnSRC_ADDR(n), HWIO_CCS_DMACnSRC_RMSK)
#define HWIO_CCS_DMACnSRC_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_DMACnSRC_ADDR(n), mask)
#define HWIO_CCS_DMACnSRC_OUTI(n,val)    \
        out_dword(HWIO_CCS_DMACnSRC_ADDR(n),val)
#define HWIO_CCS_DMACnSRC_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_DMACnSRC_ADDR(n),mask,val,HWIO_CCS_DMACnSRC_INI(n))
#define HWIO_CCS_DMACnSRC_SRC_BMSK                                                          0xffffffff
#define HWIO_CCS_DMACnSRC_SRC_SHFT                                                                 0x0

#define HWIO_CCS_DMACnDST_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fc94 + 0x10 * (n))
#define HWIO_CCS_DMACnDST_RMSK                                                                0xfffffc
#define HWIO_CCS_DMACnDST_MAXn                                                                       7
#define HWIO_CCS_DMACnDST_INI(n)        \
        in_dword_masked(HWIO_CCS_DMACnDST_ADDR(n), HWIO_CCS_DMACnDST_RMSK)
#define HWIO_CCS_DMACnDST_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_DMACnDST_ADDR(n), mask)
#define HWIO_CCS_DMACnDST_OUTI(n,val)    \
        out_dword(HWIO_CCS_DMACnDST_ADDR(n),val)
#define HWIO_CCS_DMACnDST_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_DMACnDST_ADDR(n),mask,val,HWIO_CCS_DMACnDST_INI(n))
#define HWIO_CCS_DMACnDST_DST_BMSK                                                            0xfffffc
#define HWIO_CCS_DMACnDST_DST_SHFT                                                                 0x2

#define HWIO_CCS_DMACnLNK_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fc98 + 0x10 * (n))
#define HWIO_CCS_DMACnLNK_RMSK                                                                0xfffffc
#define HWIO_CCS_DMACnLNK_MAXn                                                                       7
#define HWIO_CCS_DMACnLNK_INI(n)        \
        in_dword_masked(HWIO_CCS_DMACnLNK_ADDR(n), HWIO_CCS_DMACnLNK_RMSK)
#define HWIO_CCS_DMACnLNK_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_DMACnLNK_ADDR(n), mask)
#define HWIO_CCS_DMACnLNK_OUTI(n,val)    \
        out_dword(HWIO_CCS_DMACnLNK_ADDR(n),val)
#define HWIO_CCS_DMACnLNK_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_DMACnLNK_ADDR(n),mask,val,HWIO_CCS_DMACnLNK_INI(n))
#define HWIO_CCS_DMACnLNK_LNK_BMSK                                                            0xfffffc
#define HWIO_CCS_DMACnLNK_LNK_SHFT                                                                 0x2

#define HWIO_CCS_DMACnCTL_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fc9c + 0x10 * (n))
#define HWIO_CCS_DMACnCTL_RMSK                                                              0x7f3f3ffc
#define HWIO_CCS_DMACnCTL_MAXn                                                                       7
#define HWIO_CCS_DMACnCTL_INI(n)        \
        in_dword_masked(HWIO_CCS_DMACnCTL_ADDR(n), HWIO_CCS_DMACnCTL_RMSK)
#define HWIO_CCS_DMACnCTL_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_DMACnCTL_ADDR(n), mask)
#define HWIO_CCS_DMACnCTL_OUTI(n,val)    \
        out_dword(HWIO_CCS_DMACnCTL_ADDR(n),val)
#define HWIO_CCS_DMACnCTL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_DMACnCTL_ADDR(n),mask,val,HWIO_CCS_DMACnCTL_INI(n))
#define HWIO_CCS_DMACnCTL_EVTDONE_BMSK                                                      0x40000000
#define HWIO_CCS_DMACnCTL_EVTDONE_SHFT                                                            0x1e
#define HWIO_CCS_DMACnCTL_INC4_BMSK                                                         0x20000000
#define HWIO_CCS_DMACnCTL_INC4_SHFT                                                               0x1d
#define HWIO_CCS_DMACnCTL_WRTBACK_BMSK                                                      0x10000000
#define HWIO_CCS_DMACnCTL_WRTBACK_SHFT                                                            0x1c
#define HWIO_CCS_DMACnCTL_FRZDST_BMSK                                                        0x8000000
#define HWIO_CCS_DMACnCTL_FRZDST_SHFT                                                             0x1b
#define HWIO_CCS_DMACnCTL_FRZSRC_BMSK                                                        0x4000000
#define HWIO_CCS_DMACnCTL_FRZSRC_SHFT                                                             0x1a
#define HWIO_CCS_DMACnCTL_DATSRC_BMSK                                                        0x2000000
#define HWIO_CCS_DMACnCTL_DATSRC_SHFT                                                             0x19
#define HWIO_CCS_DMACnCTL_WB4EXE_BMSK                                                        0x1000000
#define HWIO_CCS_DMACnCTL_WB4EXE_SHFT                                                             0x18
#define HWIO_CCS_DMACnCTL_WAITON_BMSK                                                         0x3f0000
#define HWIO_CCS_DMACnCTL_WAITON_SHFT                                                             0x10
#define HWIO_CCS_DMACnCTL_XLEN_BMSK                                                             0x3ffc
#define HWIO_CCS_DMACnCTL_XLEN_SHFT                                                                0x2

#define HWIO_CCS_RFI_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x0001fd10)
#define HWIO_CCS_RFI_RMSK                                                                       0xffff
#define HWIO_CCS_RFI_IN          \
        in_dword_masked(HWIO_CCS_RFI_ADDR, HWIO_CCS_RFI_RMSK)
#define HWIO_CCS_RFI_INM(m)      \
        in_dword_masked(HWIO_CCS_RFI_ADDR, m)
#define HWIO_CCS_RFI_RFFE1_B3_PERR_BMSK                                                         0x8000
#define HWIO_CCS_RFI_RFFE1_B3_PERR_SHFT                                                            0xf
#define HWIO_CCS_RFI_RFFE1_B2_PERR_BMSK                                                         0x4000
#define HWIO_CCS_RFI_RFFE1_B2_PERR_SHFT                                                            0xe
#define HWIO_CCS_RFI_RFFE1_B1_PERR_BMSK                                                         0x2000
#define HWIO_CCS_RFI_RFFE1_B1_PERR_SHFT                                                            0xd
#define HWIO_CCS_RFI_RFFE1_B0_PERR_BMSK                                                         0x1000
#define HWIO_CCS_RFI_RFFE1_B0_PERR_SHFT                                                            0xc
#define HWIO_CCS_RFI_RFFE0_B3_PERR_BMSK                                                          0x800
#define HWIO_CCS_RFI_RFFE0_B3_PERR_SHFT                                                            0xb
#define HWIO_CCS_RFI_RFFE0_B2_PERR_BMSK                                                          0x400
#define HWIO_CCS_RFI_RFFE0_B2_PERR_SHFT                                                            0xa
#define HWIO_CCS_RFI_RFFE0_B1_PERR_BMSK                                                          0x200
#define HWIO_CCS_RFI_RFFE0_B1_PERR_SHFT                                                            0x9
#define HWIO_CCS_RFI_RFFE0_B0_PERR_BMSK                                                          0x100
#define HWIO_CCS_RFI_RFFE0_B0_PERR_SHFT                                                            0x8
#define HWIO_CCS_RFI_RFFE1_ACT_BMSK                                                               0x80
#define HWIO_CCS_RFI_RFFE1_ACT_SHFT                                                                0x7
#define HWIO_CCS_RFI_RFFE0_ACT_BMSK                                                               0x40
#define HWIO_CCS_RFI_RFFE0_ACT_SHFT                                                                0x6
#define HWIO_CCS_RFI_SSBI5_ACT_BMSK                                                               0x20
#define HWIO_CCS_RFI_SSBI5_ACT_SHFT                                                                0x5
#define HWIO_CCS_RFI_SSBI4_ACT_BMSK                                                               0x10
#define HWIO_CCS_RFI_SSBI4_ACT_SHFT                                                                0x4
#define HWIO_CCS_RFI_SSBI3_ACT_BMSK                                                                0x8
#define HWIO_CCS_RFI_SSBI3_ACT_SHFT                                                                0x3
#define HWIO_CCS_RFI_SSBI2_ACT_BMSK                                                                0x4
#define HWIO_CCS_RFI_SSBI2_ACT_SHFT                                                                0x2
#define HWIO_CCS_RFI_SSBI1_ACT_BMSK                                                                0x2
#define HWIO_CCS_RFI_SSBI1_ACT_SHFT                                                                0x1
#define HWIO_CCS_RFI_SSBI0_ACT_BMSK                                                                0x1
#define HWIO_CCS_RFI_SSBI0_ACT_SHFT                                                                0x0

#define HWIO_CCS_SSBIn_ADDR(n)                                                              (MODEM_TOP_REG_BASE      + 0x0001fd14 + 0x8 * (n))
#define HWIO_CCS_SSBIn_RMSK                                                                        0x7
#define HWIO_CCS_SSBIn_MAXn                                                                          5
#define HWIO_CCS_SSBIn_INI(n)        \
        in_dword_masked(HWIO_CCS_SSBIn_ADDR(n), HWIO_CCS_SSBIn_RMSK)
#define HWIO_CCS_SSBIn_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_SSBIn_ADDR(n), mask)
#define HWIO_CCS_SSBIn_OUTI(n,val)    \
        out_dword(HWIO_CCS_SSBIn_ADDR(n),val)
#define HWIO_CCS_SSBIn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_SSBIn_ADDR(n),mask,val,HWIO_CCS_SSBIn_INI(n))
#define HWIO_CCS_SSBIn_RBDLY_BMSK                                                                  0x4
#define HWIO_CCS_SSBIn_RBDLY_SHFT                                                                  0x2
#define HWIO_CCS_SSBIn_MODE_BMSK                                                                   0x3
#define HWIO_CCS_SSBIn_MODE_SHFT                                                                   0x0

#define HWIO_CCS_SSBInDAT_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fd18 + 0x8 * (n))
#define HWIO_CCS_SSBInDAT_RMSK                                                              0xffffffff
#define HWIO_CCS_SSBInDAT_MAXn                                                                       5
#define HWIO_CCS_SSBInDAT_INI(n)        \
        in_dword_masked(HWIO_CCS_SSBInDAT_ADDR(n), HWIO_CCS_SSBInDAT_RMSK)
#define HWIO_CCS_SSBInDAT_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_SSBInDAT_ADDR(n), mask)
#define HWIO_CCS_SSBInDAT_OUTI(n,val)    \
        out_dword(HWIO_CCS_SSBInDAT_ADDR(n),val)
#define HWIO_CCS_SSBInDAT_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_SSBInDAT_ADDR(n),mask,val,HWIO_CCS_SSBInDAT_INI(n))
#define HWIO_CCS_SSBInDAT_B3_BMSK                                                           0xff000000
#define HWIO_CCS_SSBInDAT_B3_SHFT                                                                 0x18
#define HWIO_CCS_SSBInDAT_B2_BMSK                                                             0xff0000
#define HWIO_CCS_SSBInDAT_B2_SHFT                                                                 0x10
#define HWIO_CCS_SSBInDAT_B1_BMSK                                                               0xff00
#define HWIO_CCS_SSBInDAT_B1_SHFT                                                                  0x8
#define HWIO_CCS_SSBInDAT_B0_BMSK                                                                 0xff
#define HWIO_CCS_SSBInDAT_B0_SHFT                                                                  0x0

#define HWIO_CCS_GRFC_SET_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0001fd44)
#define HWIO_CCS_GRFC_SET_RMSK                                                              0xffffffff
#define HWIO_CCS_GRFC_SET_IN          \
        in_dword_masked(HWIO_CCS_GRFC_SET_ADDR, HWIO_CCS_GRFC_SET_RMSK)
#define HWIO_CCS_GRFC_SET_INM(m)      \
        in_dword_masked(HWIO_CCS_GRFC_SET_ADDR, m)
#define HWIO_CCS_GRFC_SET_OUT(v)      \
        out_dword(HWIO_CCS_GRFC_SET_ADDR,v)
#define HWIO_CCS_GRFC_SET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CCS_GRFC_SET_ADDR,m,v,HWIO_CCS_GRFC_SET_IN)
#define HWIO_CCS_GRFC_SET_SET_BMSK                                                          0xffffffff
#define HWIO_CCS_GRFC_SET_SET_SHFT                                                                 0x0

#define HWIO_CCS_GRFC_CLR_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0001fd48)
#define HWIO_CCS_GRFC_CLR_RMSK                                                              0xffffffff
#define HWIO_CCS_GRFC_CLR_OUT(v)      \
        out_dword(HWIO_CCS_GRFC_CLR_ADDR,v)
#define HWIO_CCS_GRFC_CLR_CLR_BMSK                                                          0xffffffff
#define HWIO_CCS_GRFC_CLR_CLR_SHFT                                                                 0x0

#define HWIO_CCS_RFFEn_ADDR(n)                                                              (MODEM_TOP_REG_BASE      + 0x0001fd4c + 0x8 * (n))
#define HWIO_CCS_RFFEn_RMSK                                                                 0x1fffffff
#define HWIO_CCS_RFFEn_MAXn                                                                          1
#define HWIO_CCS_RFFEn_INI(n)        \
        in_dword_masked(HWIO_CCS_RFFEn_ADDR(n), HWIO_CCS_RFFEn_RMSK)
#define HWIO_CCS_RFFEn_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_RFFEn_ADDR(n), mask)
#define HWIO_CCS_RFFEn_OUTI(n,val)    \
        out_dword(HWIO_CCS_RFFEn_ADDR(n),val)
#define HWIO_CCS_RFFEn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_RFFEn_ADDR(n),mask,val,HWIO_CCS_RFFEn_INI(n))
#define HWIO_CCS_RFFEn_AUTOX_BMSK                                                           0x10000000
#define HWIO_CCS_RFFEn_AUTOX_SHFT                                                                 0x1c
#define HWIO_CCS_RFFEn_CMD_BMSK                                                              0xc000000
#define HWIO_CCS_RFFEn_CMD_SHFT                                                                   0x1a
#define HWIO_CCS_RFFEn_RBDLY_BMSK                                                            0x2000000
#define HWIO_CCS_RFFEn_RBDLY_SHFT                                                                 0x19
#define HWIO_CCS_RFFEn_RBHRATE_BMSK                                                          0x1000000
#define HWIO_CCS_RFFEn_RBHRATE_SHFT                                                               0x18
#define HWIO_CCS_RFFEn_SID_BMSK                                                               0xf00000
#define HWIO_CCS_RFFEn_SID_SHFT                                                                   0x14
#define HWIO_CCS_RFFEn_XCNT_BMSK                                                               0xc0000
#define HWIO_CCS_RFFEn_XCNT_SHFT                                                                  0x12
#define HWIO_CCS_RFFEn_MODE_BMSK                                                               0x30000
#define HWIO_CCS_RFFEn_MODE_SHFT                                                                  0x10
#define HWIO_CCS_RFFEn_A_BMSK                                                                   0xffff
#define HWIO_CCS_RFFEn_A_SHFT                                                                      0x0

#define HWIO_CCS_RFFEnDAT_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x0001fd50 + 0x8 * (n))
#define HWIO_CCS_RFFEnDAT_RMSK                                                              0xffffffff
#define HWIO_CCS_RFFEnDAT_MAXn                                                                       1
#define HWIO_CCS_RFFEnDAT_INI(n)        \
        in_dword_masked(HWIO_CCS_RFFEnDAT_ADDR(n), HWIO_CCS_RFFEnDAT_RMSK)
#define HWIO_CCS_RFFEnDAT_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_RFFEnDAT_ADDR(n), mask)
#define HWIO_CCS_RFFEnDAT_OUTI(n,val)    \
        out_dword(HWIO_CCS_RFFEnDAT_ADDR(n),val)
#define HWIO_CCS_RFFEnDAT_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_RFFEnDAT_ADDR(n),mask,val,HWIO_CCS_RFFEnDAT_INI(n))
#define HWIO_CCS_RFFEnDAT_B3_BMSK                                                           0xff000000
#define HWIO_CCS_RFFEnDAT_B3_SHFT                                                                 0x18
#define HWIO_CCS_RFFEnDAT_B2_BMSK                                                             0xff0000
#define HWIO_CCS_RFFEnDAT_B2_SHFT                                                                 0x10
#define HWIO_CCS_RFFEnDAT_B1_BMSK                                                               0xff00
#define HWIO_CCS_RFFEnDAT_B1_SHFT                                                                  0x8
#define HWIO_CCS_RFFEnDAT_B0_BMSK                                                                 0xff
#define HWIO_CCS_RFFEnDAT_B0_SHFT                                                                  0x0

#define HWIO_CCS_BPn_ADDR(n)                                                                (MODEM_TOP_REG_BASE      + 0x0001fd5c + 0x4 * (n))
#define HWIO_CCS_BPn_RMSK                                                                   0x87fffffc
#define HWIO_CCS_BPn_MAXn                                                                            1
#define HWIO_CCS_BPn_INI(n)        \
        in_dword_masked(HWIO_CCS_BPn_ADDR(n), HWIO_CCS_BPn_RMSK)
#define HWIO_CCS_BPn_INMI(n,mask)    \
        in_dword_masked(HWIO_CCS_BPn_ADDR(n), mask)
#define HWIO_CCS_BPn_OUTI(n,val)    \
        out_dword(HWIO_CCS_BPn_ADDR(n),val)
#define HWIO_CCS_BPn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_CCS_BPn_ADDR(n),mask,val,HWIO_CCS_BPn_INI(n))
#define HWIO_CCS_BPn_NMI_BMSK                                                               0x80000000
#define HWIO_CCS_BPn_NMI_SHFT                                                                     0x1f
#define HWIO_CCS_BPn_DISARM_BMSK                                                             0x4000000
#define HWIO_CCS_BPn_DISARM_SHFT                                                                  0x1a
#define HWIO_CCS_BPn_DBUS_BMSK                                                               0x2000000
#define HWIO_CCS_BPn_DBUS_SHFT                                                                    0x19
#define HWIO_CCS_BPn_WRT_BMSK                                                                0x1000000
#define HWIO_CCS_BPn_WRT_SHFT                                                                     0x18
#define HWIO_CCS_BPn_A_BMSK                                                                   0xfffffc
#define HWIO_CCS_BPn_A_SHFT                                                                        0x2

#define HWIO_MTC_ENABLE_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00020000)
#define HWIO_MTC_ENABLE_RMSK                                                                       0x1
#define HWIO_MTC_ENABLE_IN          \
        in_dword_masked(HWIO_MTC_ENABLE_ADDR, HWIO_MTC_ENABLE_RMSK)
#define HWIO_MTC_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MTC_ENABLE_ADDR, m)
#define HWIO_MTC_ENABLE_OUT(v)      \
        out_dword(HWIO_MTC_ENABLE_ADDR,v)
#define HWIO_MTC_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_ENABLE_ADDR,m,v,HWIO_MTC_ENABLE_IN)
#define HWIO_MTC_ENABLE_ENABLE_BMSK                                                                0x1
#define HWIO_MTC_ENABLE_ENABLE_SHFT                                                                0x0

#define HWIO_MODEM_PWRUP_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020004)
#define HWIO_MODEM_PWRUP_RMSK                                                                      0xf
#define HWIO_MODEM_PWRUP_IN          \
        in_dword_masked(HWIO_MODEM_PWRUP_ADDR, HWIO_MODEM_PWRUP_RMSK)
#define HWIO_MODEM_PWRUP_INM(m)      \
        in_dword_masked(HWIO_MODEM_PWRUP_ADDR, m)
#define HWIO_MODEM_PWRUP_OUT(v)      \
        out_dword(HWIO_MODEM_PWRUP_ADDR,v)
#define HWIO_MODEM_PWRUP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MODEM_PWRUP_ADDR,m,v,HWIO_MODEM_PWRUP_IN)
#define HWIO_MODEM_PWRUP_DEMSS_BMSK                                                                0x8
#define HWIO_MODEM_PWRUP_DEMSS_SHFT                                                                0x3
#define HWIO_MODEM_PWRUP_TX_BMSK                                                                   0x4
#define HWIO_MODEM_PWRUP_TX_SHFT                                                                   0x2
#define HWIO_MODEM_PWRUP_TDEC_BMSK                                                                 0x2
#define HWIO_MODEM_PWRUP_TDEC_SHFT                                                                 0x1
#define HWIO_MODEM_PWRUP_DEMBACK_BMSK                                                              0x1
#define HWIO_MODEM_PWRUP_DEMBACK_SHFT                                                              0x0

#define HWIO_MODEM_PWRON_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020008)
#define HWIO_MODEM_PWRON_RMSK                                                                      0xf
#define HWIO_MODEM_PWRON_IN          \
        in_dword_masked(HWIO_MODEM_PWRON_ADDR, HWIO_MODEM_PWRON_RMSK)
#define HWIO_MODEM_PWRON_INM(m)      \
        in_dword_masked(HWIO_MODEM_PWRON_ADDR, m)
#define HWIO_MODEM_PWRON_DEMSS_BMSK                                                                0x8
#define HWIO_MODEM_PWRON_DEMSS_SHFT                                                                0x3
#define HWIO_MODEM_PWRON_TX_BMSK                                                                   0x4
#define HWIO_MODEM_PWRON_TX_SHFT                                                                   0x2
#define HWIO_MODEM_PWRON_TDEC_BMSK                                                                 0x2
#define HWIO_MODEM_PWRON_TDEC_SHFT                                                                 0x1
#define HWIO_MODEM_PWRON_DEMBACK_BMSK                                                              0x1
#define HWIO_MODEM_PWRON_DEMBACK_SHFT                                                              0x0

#define HWIO_MODEM_ID_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x0002000c)
#define HWIO_MODEM_ID_RMSK                                                                  0xffffffff
#define HWIO_MODEM_ID_IN          \
        in_dword_masked(HWIO_MODEM_ID_ADDR, HWIO_MODEM_ID_RMSK)
#define HWIO_MODEM_ID_INM(m)      \
        in_dword_masked(HWIO_MODEM_ID_ADDR, m)
#define HWIO_MODEM_ID_MAJOR_REV_BMSK                                                        0xffff0000
#define HWIO_MODEM_ID_MAJOR_REV_SHFT                                                              0x10
#define HWIO_MODEM_ID_MINOR_REV_BMSK                                                            0xffff
#define HWIO_MODEM_ID_MINOR_REV_SHFT                                                               0x0

#define HWIO_MODEM_FEATURE_EN_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020010)
#define HWIO_MODEM_FEATURE_EN_RMSK                                                              0x3fff
#define HWIO_MODEM_FEATURE_EN_IN          \
        in_dword_masked(HWIO_MODEM_FEATURE_EN_ADDR, HWIO_MODEM_FEATURE_EN_RMSK)
#define HWIO_MODEM_FEATURE_EN_INM(m)      \
        in_dword_masked(HWIO_MODEM_FEATURE_EN_ADDR, m)
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT3_EN_BMSK                                            0x2000
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT3_EN_SHFT                                               0xd
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT2_EN_BMSK                                            0x1000
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT2_EN_SHFT                                               0xc
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT1_EN_BMSK                                             0x800
#define HWIO_MODEM_FEATURE_EN_LTE_ABOVE_CAT1_EN_SHFT                                               0xb
#define HWIO_MODEM_FEATURE_EN_HSPA_DC_EN_BMSK                                                    0x400
#define HWIO_MODEM_FEATURE_EN_HSPA_DC_EN_SHFT                                                      0xa
#define HWIO_MODEM_FEATURE_EN_HSPA_MIMO_EN_BMSK                                                  0x200
#define HWIO_MODEM_FEATURE_EN_HSPA_MIMO_EN_SHFT                                                    0x9
#define HWIO_MODEM_FEATURE_EN_NAV_BMSK                                                           0x100
#define HWIO_MODEM_FEATURE_EN_NAV_SHFT                                                             0x8
#define HWIO_MODEM_FEATURE_EN_TDSCDMA_BMSK                                                        0x80
#define HWIO_MODEM_FEATURE_EN_TDSCDMA_SHFT                                                         0x7
#define HWIO_MODEM_FEATURE_EN_MODEM_BMSK                                                          0x40
#define HWIO_MODEM_FEATURE_EN_MODEM_SHFT                                                           0x6
#define HWIO_MODEM_FEATURE_EN_LTE_BMSK                                                            0x20
#define HWIO_MODEM_FEATURE_EN_LTE_SHFT                                                             0x5
#define HWIO_MODEM_FEATURE_EN_HSPA_BMSK                                                           0x10
#define HWIO_MODEM_FEATURE_EN_HSPA_SHFT                                                            0x4
#define HWIO_MODEM_FEATURE_EN_WCDMA_BMSK                                                           0x8
#define HWIO_MODEM_FEATURE_EN_WCDMA_SHFT                                                           0x3
#define HWIO_MODEM_FEATURE_EN_CDMA_DO_BMSK                                                         0x4
#define HWIO_MODEM_FEATURE_EN_CDMA_DO_SHFT                                                         0x2
#define HWIO_MODEM_FEATURE_EN_CDMA_1X_BMSK                                                         0x2
#define HWIO_MODEM_FEATURE_EN_CDMA_1X_SHFT                                                         0x1
#define HWIO_MODEM_FEATURE_EN_GSM_BMSK                                                             0x1
#define HWIO_MODEM_FEATURE_EN_GSM_SHFT                                                             0x0

#define HWIO_MODEM_OPTION_EN_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020014)
#define HWIO_MODEM_OPTION_EN_RMSK                                                           0xffffffff
#define HWIO_MODEM_OPTION_EN_IN          \
        in_dword_masked(HWIO_MODEM_OPTION_EN_ADDR, HWIO_MODEM_OPTION_EN_RMSK)
#define HWIO_MODEM_OPTION_EN_INM(m)      \
        in_dword_masked(HWIO_MODEM_OPTION_EN_ADDR, m)
#define HWIO_MODEM_OPTION_EN_OPTION_EN_BMSK                                                 0xffffffff
#define HWIO_MODEM_OPTION_EN_OPTION_EN_SHFT                                                        0x0

#define HWIO_MODEM_CLK_MP_CFG_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020018)
#define HWIO_MODEM_CLK_MP_CFG_RMSK                                                                0x3f
#define HWIO_MODEM_CLK_MP_CFG_IN          \
        in_dword_masked(HWIO_MODEM_CLK_MP_CFG_ADDR, HWIO_MODEM_CLK_MP_CFG_RMSK)
#define HWIO_MODEM_CLK_MP_CFG_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_MP_CFG_ADDR, m)
#define HWIO_MODEM_CLK_MP_CFG_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_MP_CFG_ADDR,v)
#define HWIO_MODEM_CLK_MP_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MODEM_CLK_MP_CFG_ADDR,m,v,HWIO_MODEM_CLK_MP_CFG_IN)
#define HWIO_MODEM_CLK_MP_CFG_DIV_BMSK                                                            0x3c
#define HWIO_MODEM_CLK_MP_CFG_DIV_SHFT                                                             0x2
#define HWIO_MODEM_CLK_MP_CFG_MUX_BMSK                                                             0x3
#define HWIO_MODEM_CLK_MP_CFG_MUX_SHFT                                                             0x0

#define HWIO_MODEM_CLK_MP_TRIG_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x0002001c)
#define HWIO_MODEM_CLK_MP_TRIG_RMSK                                                                0x1
#define HWIO_MODEM_CLK_MP_TRIG_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_MP_TRIG_ADDR,v)
#define HWIO_MODEM_CLK_MP_TRIG_DIV_BMSK                                                            0x1
#define HWIO_MODEM_CLK_MP_TRIG_DIV_SHFT                                                            0x0

#define HWIO_MODEM_CLK_MP_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020020)
#define HWIO_MODEM_CLK_MP_STATUS_RMSK                                                              0x1
#define HWIO_MODEM_CLK_MP_STATUS_IN          \
        in_dword_masked(HWIO_MODEM_CLK_MP_STATUS_ADDR, HWIO_MODEM_CLK_MP_STATUS_RMSK)
#define HWIO_MODEM_CLK_MP_STATUS_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_MP_STATUS_ADDR, m)
#define HWIO_MODEM_CLK_MP_STATUS_DIV_BMSK                                                          0x1
#define HWIO_MODEM_CLK_MP_STATUS_DIV_SHFT                                                          0x0

#define HWIO_MODEM_CLK_TDEC_CFG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020024)
#define HWIO_MODEM_CLK_TDEC_CFG_RMSK                                                              0x3f
#define HWIO_MODEM_CLK_TDEC_CFG_IN          \
        in_dword_masked(HWIO_MODEM_CLK_TDEC_CFG_ADDR, HWIO_MODEM_CLK_TDEC_CFG_RMSK)
#define HWIO_MODEM_CLK_TDEC_CFG_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_TDEC_CFG_ADDR, m)
#define HWIO_MODEM_CLK_TDEC_CFG_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_TDEC_CFG_ADDR,v)
#define HWIO_MODEM_CLK_TDEC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MODEM_CLK_TDEC_CFG_ADDR,m,v,HWIO_MODEM_CLK_TDEC_CFG_IN)
#define HWIO_MODEM_CLK_TDEC_CFG_DIV_BMSK                                                          0x3c
#define HWIO_MODEM_CLK_TDEC_CFG_DIV_SHFT                                                           0x2
#define HWIO_MODEM_CLK_TDEC_CFG_MUX_BMSK                                                           0x3
#define HWIO_MODEM_CLK_TDEC_CFG_MUX_SHFT                                                           0x0

#define HWIO_MODEM_CLK_TDEC_TRIG_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020028)
#define HWIO_MODEM_CLK_TDEC_TRIG_RMSK                                                              0x1
#define HWIO_MODEM_CLK_TDEC_TRIG_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_TDEC_TRIG_ADDR,v)
#define HWIO_MODEM_CLK_TDEC_TRIG_DIV_BMSK                                                          0x1
#define HWIO_MODEM_CLK_TDEC_TRIG_DIV_SHFT                                                          0x0

#define HWIO_MODEM_CLK_TDEC_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002002c)
#define HWIO_MODEM_CLK_TDEC_STATUS_RMSK                                                            0x1
#define HWIO_MODEM_CLK_TDEC_STATUS_IN          \
        in_dword_masked(HWIO_MODEM_CLK_TDEC_STATUS_ADDR, HWIO_MODEM_CLK_TDEC_STATUS_RMSK)
#define HWIO_MODEM_CLK_TDEC_STATUS_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_TDEC_STATUS_ADDR, m)
#define HWIO_MODEM_CLK_TDEC_STATUS_DIV_BMSK                                                        0x1
#define HWIO_MODEM_CLK_TDEC_STATUS_DIV_SHFT                                                        0x0

#define HWIO_MODEM_CLK_DBG_CFG_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020030)
#define HWIO_MODEM_CLK_DBG_CFG_RMSK                                                                0x7
#define HWIO_MODEM_CLK_DBG_CFG_IN          \
        in_dword_masked(HWIO_MODEM_CLK_DBG_CFG_ADDR, HWIO_MODEM_CLK_DBG_CFG_RMSK)
#define HWIO_MODEM_CLK_DBG_CFG_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_DBG_CFG_ADDR, m)
#define HWIO_MODEM_CLK_DBG_CFG_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_DBG_CFG_ADDR,v)
#define HWIO_MODEM_CLK_DBG_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MODEM_CLK_DBG_CFG_ADDR,m,v,HWIO_MODEM_CLK_DBG_CFG_IN)
#define HWIO_MODEM_CLK_DBG_CFG_MUX_BMSK                                                            0x7
#define HWIO_MODEM_CLK_DBG_CFG_MUX_SHFT                                                            0x0

#define HWIO_MODEM_CLK_SPARE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020034)
#define HWIO_MODEM_CLK_SPARE_RMSK                                                           0xffffffff
#define HWIO_MODEM_CLK_SPARE_IN          \
        in_dword_masked(HWIO_MODEM_CLK_SPARE_ADDR, HWIO_MODEM_CLK_SPARE_RMSK)
#define HWIO_MODEM_CLK_SPARE_INM(m)      \
        in_dword_masked(HWIO_MODEM_CLK_SPARE_ADDR, m)
#define HWIO_MODEM_CLK_SPARE_OUT(v)      \
        out_dword(HWIO_MODEM_CLK_SPARE_ADDR,v)
#define HWIO_MODEM_CLK_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MODEM_CLK_SPARE_ADDR,m,v,HWIO_MODEM_CLK_SPARE_IN)
#define HWIO_MODEM_CLK_SPARE_SPARE_BMSK                                                     0xffffffff
#define HWIO_MODEM_CLK_SPARE_SPARE_SHFT                                                            0x0

#define HWIO_MCDMA_RESET_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020400)
#define HWIO_MCDMA_RESET_RMSK                                                                      0x1
#define HWIO_MCDMA_RESET_OUT(v)      \
        out_dword(HWIO_MCDMA_RESET_ADDR,v)
#define HWIO_MCDMA_RESET_RESET_BMSK                                                                0x1
#define HWIO_MCDMA_RESET_RESET_SHFT                                                                0x0

#define HWIO_MCDMA_ENABLE_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0002049c)
#define HWIO_MCDMA_ENABLE_RMSK                                                                     0x1
#define HWIO_MCDMA_ENABLE_IN          \
        in_dword_masked(HWIO_MCDMA_ENABLE_ADDR, HWIO_MCDMA_ENABLE_RMSK)
#define HWIO_MCDMA_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MCDMA_ENABLE_ADDR, m)
#define HWIO_MCDMA_ENABLE_OUT(v)      \
        out_dword(HWIO_MCDMA_ENABLE_ADDR,v)
#define HWIO_MCDMA_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_ENABLE_ADDR,m,v,HWIO_MCDMA_ENABLE_IN)
#define HWIO_MCDMA_ENABLE_EN_BMSK                                                                  0x1
#define HWIO_MCDMA_ENABLE_EN_SHFT                                                                  0x0

#define HWIO_MCDMA_LOG_CH_BUSY_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020404)
#define HWIO_MCDMA_LOG_CH_BUSY_RMSK                                                              0x1ff
#define HWIO_MCDMA_LOG_CH_BUSY_IN          \
        in_dword_masked(HWIO_MCDMA_LOG_CH_BUSY_ADDR, HWIO_MCDMA_LOG_CH_BUSY_RMSK)
#define HWIO_MCDMA_LOG_CH_BUSY_INM(m)      \
        in_dword_masked(HWIO_MCDMA_LOG_CH_BUSY_ADDR, m)
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH3_BMSK                                                       0x100
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH3_SHFT                                                         0x8
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH2_BMSK                                                        0x80
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH2_SHFT                                                         0x7
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH1_BMSK                                                        0x40
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH1_SHFT                                                         0x6
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH0_BMSK                                                        0x20
#define HWIO_MCDMA_LOG_CH_BUSY_SW_CH0_SHFT                                                         0x5
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH4_BMSK                                                        0x10
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH4_SHFT                                                         0x4
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH3_BMSK                                                         0x8
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH3_SHFT                                                         0x3
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH2_BMSK                                                         0x4
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH2_SHFT                                                         0x2
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH1_BMSK                                                         0x2
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH1_SHFT                                                         0x1
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH0_BMSK                                                         0x1
#define HWIO_MCDMA_LOG_CH_BUSY_HW_CH0_SHFT                                                         0x0

#define HWIO_MCDMA_LOG_HW_CHn_SYNC_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00020408 + 0x4 * (n))
#define HWIO_MCDMA_LOG_HW_CHn_SYNC_RMSK                                                            0x1
#define HWIO_MCDMA_LOG_HW_CHn_SYNC_MAXn                                                              4
#define HWIO_MCDMA_LOG_HW_CHn_SYNC_OUTI(n,val)    \
        out_dword(HWIO_MCDMA_LOG_HW_CHn_SYNC_ADDR(n),val)
#define HWIO_MCDMA_LOG_HW_CHn_SYNC_SYNC_BMSK                                                       0x1
#define HWIO_MCDMA_LOG_HW_CHn_SYNC_SYNC_SHFT                                                       0x0

#define HWIO_MCDMA_LOG_HW_CHn_CTL_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00020420 + 0x4 * (n))
#define HWIO_MCDMA_LOG_HW_CHn_CTL_RMSK                                                            0x3f
#define HWIO_MCDMA_LOG_HW_CHn_CTL_MAXn                                                               4
#define HWIO_MCDMA_LOG_HW_CHn_CTL_INI(n)        \
        in_dword_masked(HWIO_MCDMA_LOG_HW_CHn_CTL_ADDR(n), HWIO_MCDMA_LOG_HW_CHn_CTL_RMSK)
#define HWIO_MCDMA_LOG_HW_CHn_CTL_INMI(n,mask)    \
        in_dword_masked(HWIO_MCDMA_LOG_HW_CHn_CTL_ADDR(n), mask)
#define HWIO_MCDMA_LOG_HW_CHn_CTL_OUTI(n,val)    \
        out_dword(HWIO_MCDMA_LOG_HW_CHn_CTL_ADDR(n),val)
#define HWIO_MCDMA_LOG_HW_CHn_CTL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_MCDMA_LOG_HW_CHn_CTL_ADDR(n),mask,val,HWIO_MCDMA_LOG_HW_CHn_CTL_INI(n))
#define HWIO_MCDMA_LOG_HW_CHn_CTL_PRI_BMSK                                                        0x30
#define HWIO_MCDMA_LOG_HW_CHn_CTL_PRI_SHFT                                                         0x4
#define HWIO_MCDMA_LOG_HW_CHn_CTL_WT_BMSK                                                          0xf
#define HWIO_MCDMA_LOG_HW_CHn_CTL_WT_SHFT                                                          0x0

#define HWIO_MCDMA_LOG_SW_CHn_RESET_ADDR(n)                                                 (MODEM_TOP_REG_BASE      + 0x00020438 + 0x4 * (n))
#define HWIO_MCDMA_LOG_SW_CHn_RESET_RMSK                                                           0x1
#define HWIO_MCDMA_LOG_SW_CHn_RESET_MAXn                                                             3
#define HWIO_MCDMA_LOG_SW_CHn_RESET_OUTI(n,val)    \
        out_dword(HWIO_MCDMA_LOG_SW_CHn_RESET_ADDR(n),val)
#define HWIO_MCDMA_LOG_SW_CHn_RESET_RESET_BMSK                                                     0x1
#define HWIO_MCDMA_LOG_SW_CHn_RESET_RESET_SHFT                                                     0x0

#define HWIO_MCDMA_LOG_SW_CHn_CTL_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x0002044c + 0x4 * (n))
#define HWIO_MCDMA_LOG_SW_CHn_CTL_RMSK                                                            0x3f
#define HWIO_MCDMA_LOG_SW_CHn_CTL_MAXn                                                               3
#define HWIO_MCDMA_LOG_SW_CHn_CTL_INI(n)        \
        in_dword_masked(HWIO_MCDMA_LOG_SW_CHn_CTL_ADDR(n), HWIO_MCDMA_LOG_SW_CHn_CTL_RMSK)
#define HWIO_MCDMA_LOG_SW_CHn_CTL_INMI(n,mask)    \
        in_dword_masked(HWIO_MCDMA_LOG_SW_CHn_CTL_ADDR(n), mask)
#define HWIO_MCDMA_LOG_SW_CHn_CTL_OUTI(n,val)    \
        out_dword(HWIO_MCDMA_LOG_SW_CHn_CTL_ADDR(n),val)
#define HWIO_MCDMA_LOG_SW_CHn_CTL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_MCDMA_LOG_SW_CHn_CTL_ADDR(n),mask,val,HWIO_MCDMA_LOG_SW_CHn_CTL_INI(n))
#define HWIO_MCDMA_LOG_SW_CHn_CTL_PRI_BMSK                                                        0x30
#define HWIO_MCDMA_LOG_SW_CHn_CTL_PRI_SHFT                                                         0x4
#define HWIO_MCDMA_LOG_SW_CHn_CTL_WT_BMSK                                                          0xf
#define HWIO_MCDMA_LOG_SW_CHn_CTL_WT_SHFT                                                          0x0

#define HWIO_MCDMA_PHY_CH_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020460)
#define HWIO_MCDMA_PHY_CH_CTL_RMSK                                                                 0xf
#define HWIO_MCDMA_PHY_CH_CTL_IN          \
        in_dword_masked(HWIO_MCDMA_PHY_CH_CTL_ADDR, HWIO_MCDMA_PHY_CH_CTL_RMSK)
#define HWIO_MCDMA_PHY_CH_CTL_INM(m)      \
        in_dword_masked(HWIO_MCDMA_PHY_CH_CTL_ADDR, m)
#define HWIO_MCDMA_PHY_CH_CTL_OUT(v)      \
        out_dword(HWIO_MCDMA_PHY_CH_CTL_ADDR,v)
#define HWIO_MCDMA_PHY_CH_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_PHY_CH_CTL_ADDR,m,v,HWIO_MCDMA_PHY_CH_CTL_IN)
#define HWIO_MCDMA_PHY_CH_CTL_OTX_CTL_BMSK                                                         0xc
#define HWIO_MCDMA_PHY_CH_CTL_OTX_CTL_SHFT                                                         0x2
#define HWIO_MCDMA_PHY_CH_CTL_BUF_CTL_BMSK                                                         0x3
#define HWIO_MCDMA_PHY_CH_CTL_BUF_CTL_SHFT                                                         0x0

#define HWIO_MCDMA_LOG_HW_CHn_DBG_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00020464 + 0x4 * (n))
#define HWIO_MCDMA_LOG_HW_CHn_DBG_RMSK                                                      0xffffffff
#define HWIO_MCDMA_LOG_HW_CHn_DBG_MAXn                                                               4
#define HWIO_MCDMA_LOG_HW_CHn_DBG_INI(n)        \
        in_dword_masked(HWIO_MCDMA_LOG_HW_CHn_DBG_ADDR(n), HWIO_MCDMA_LOG_HW_CHn_DBG_RMSK)
#define HWIO_MCDMA_LOG_HW_CHn_DBG_INMI(n,mask)    \
        in_dword_masked(HWIO_MCDMA_LOG_HW_CHn_DBG_ADDR(n), mask)
#define HWIO_MCDMA_LOG_HW_CHn_DBG_STATUS_BMSK                                               0xffffffff
#define HWIO_MCDMA_LOG_HW_CHn_DBG_STATUS_SHFT                                                      0x0

#define HWIO_MCDMA_LOG_SW_CHn_DBG_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00020478 + 0x4 * (n))
#define HWIO_MCDMA_LOG_SW_CHn_DBG_RMSK                                                      0xffffffff
#define HWIO_MCDMA_LOG_SW_CHn_DBG_MAXn                                                               3
#define HWIO_MCDMA_LOG_SW_CHn_DBG_INI(n)        \
        in_dword_masked(HWIO_MCDMA_LOG_SW_CHn_DBG_ADDR(n), HWIO_MCDMA_LOG_SW_CHn_DBG_RMSK)
#define HWIO_MCDMA_LOG_SW_CHn_DBG_INMI(n,mask)    \
        in_dword_masked(HWIO_MCDMA_LOG_SW_CHn_DBG_ADDR(n), mask)
#define HWIO_MCDMA_LOG_SW_CHn_DBG_STATUS_BMSK                                               0xffffffff
#define HWIO_MCDMA_LOG_SW_CHn_DBG_STATUS_SHFT                                                      0x0

#define HWIO_MCDMA_PHY_CH_DBG_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020488)
#define HWIO_MCDMA_PHY_CH_DBG_RMSK                                                          0xffffffff
#define HWIO_MCDMA_PHY_CH_DBG_IN          \
        in_dword_masked(HWIO_MCDMA_PHY_CH_DBG_ADDR, HWIO_MCDMA_PHY_CH_DBG_RMSK)
#define HWIO_MCDMA_PHY_CH_DBG_INM(m)      \
        in_dword_masked(HWIO_MCDMA_PHY_CH_DBG_ADDR, m)
#define HWIO_MCDMA_PHY_CH_DBG_STATUS_BMSK                                                   0xffffffff
#define HWIO_MCDMA_PHY_CH_DBG_STATUS_SHFT                                                          0x0

#define HWIO_MCDMA_VBUF_CFG_DBG_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0002048c)
#define HWIO_MCDMA_VBUF_CFG_DBG_RMSK                                                               0x1
#define HWIO_MCDMA_VBUF_CFG_DBG_OUT(v)      \
        out_dword(HWIO_MCDMA_VBUF_CFG_DBG_ADDR,v)
#define HWIO_MCDMA_VBUF_CFG_DBG_VBUF_RD_BMSK                                                       0x1
#define HWIO_MCDMA_VBUF_CFG_DBG_VBUF_RD_SHFT                                                       0x0

#define HWIO_MCDMA_VBUF_CFG_SEL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020490)
#define HWIO_MCDMA_VBUF_CFG_SEL_RMSK                                                               0x7
#define HWIO_MCDMA_VBUF_CFG_SEL_IN          \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_SEL_ADDR, HWIO_MCDMA_VBUF_CFG_SEL_RMSK)
#define HWIO_MCDMA_VBUF_CFG_SEL_INM(m)      \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_SEL_ADDR, m)
#define HWIO_MCDMA_VBUF_CFG_SEL_OUT(v)      \
        out_dword(HWIO_MCDMA_VBUF_CFG_SEL_ADDR,v)
#define HWIO_MCDMA_VBUF_CFG_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_VBUF_CFG_SEL_ADDR,m,v,HWIO_MCDMA_VBUF_CFG_SEL_IN)
#define HWIO_MCDMA_VBUF_CFG_SEL_VBUF_SEL_BMSK                                                      0x7
#define HWIO_MCDMA_VBUF_CFG_SEL_VBUF_SEL_SHFT                                                      0x0

#define HWIO_MCDMA_VBUF_CFG_RD0_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020494)
#define HWIO_MCDMA_VBUF_CFG_RD0_RMSK                                                        0x7fffffff
#define HWIO_MCDMA_VBUF_CFG_RD0_IN          \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_RD0_ADDR, HWIO_MCDMA_VBUF_CFG_RD0_RMSK)
#define HWIO_MCDMA_VBUF_CFG_RD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_RD0_ADDR, m)
#define HWIO_MCDMA_VBUF_CFG_RD0_VBUF_LEN_BMSK                                               0x7fff8000
#define HWIO_MCDMA_VBUF_CFG_RD0_VBUF_LEN_SHFT                                                      0xf
#define HWIO_MCDMA_VBUF_CFG_RD0_MIN_BANK_BMSK                                                   0x7000
#define HWIO_MCDMA_VBUF_CFG_RD0_MIN_BANK_SHFT                                                      0xc
#define HWIO_MCDMA_VBUF_CFG_RD0_MAX_BANK_BMSK                                                    0xe00
#define HWIO_MCDMA_VBUF_CFG_RD0_MAX_BANK_SHFT                                                      0x9
#define HWIO_MCDMA_VBUF_CFG_RD0_INIT_BANK_BMSK                                                   0x1c0
#define HWIO_MCDMA_VBUF_CFG_RD0_INIT_BANK_SHFT                                                     0x6
#define HWIO_MCDMA_VBUF_CFG_RD0_Q_SIZE_BMSK                                                       0x3c
#define HWIO_MCDMA_VBUF_CFG_RD0_Q_SIZE_SHFT                                                        0x2
#define HWIO_MCDMA_VBUF_CFG_RD0_DATA_MODE_BMSK                                                     0x3
#define HWIO_MCDMA_VBUF_CFG_RD0_DATA_MODE_SHFT                                                     0x0

#define HWIO_MCDMA_VBUF_CFG_RD1_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020498)
#define HWIO_MCDMA_VBUF_CFG_RD1_RMSK                                                            0xfff9
#define HWIO_MCDMA_VBUF_CFG_RD1_IN          \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_RD1_ADDR, HWIO_MCDMA_VBUF_CFG_RD1_RMSK)
#define HWIO_MCDMA_VBUF_CFG_RD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_VBUF_CFG_RD1_ADDR, m)
#define HWIO_MCDMA_VBUF_CFG_RD1_START_LINE_BMSK                                                 0xfff8
#define HWIO_MCDMA_VBUF_CFG_RD1_START_LINE_SHFT                                                    0x3
#define HWIO_MCDMA_VBUF_CFG_RD1_RD_BUSY_BMSK                                                       0x1
#define HWIO_MCDMA_VBUF_CFG_RD1_RD_BUSY_SHFT                                                       0x0

#define HWIO_A2_SW_RESET_THRD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020800)
#define HWIO_A2_SW_RESET_THRD_RMSK                                                                0x1f
#define HWIO_A2_SW_RESET_THRD_OUT(v)      \
        out_dword(HWIO_A2_SW_RESET_THRD_ADDR,v)
#define HWIO_A2_SW_RESET_THRD_SW_RESET_THRD_BMSK                                                  0x1f
#define HWIO_A2_SW_RESET_THRD_SW_RESET_THRD_SHFT                                                   0x0

#define HWIO_A2_SW_RESET_ACC_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020804)
#define HWIO_A2_SW_RESET_ACC_RMSK                                                                 0x3f
#define HWIO_A2_SW_RESET_ACC_OUT(v)      \
        out_dword(HWIO_A2_SW_RESET_ACC_ADDR,v)
#define HWIO_A2_SW_RESET_ACC_SW_RST_PREF_BMSK                                                     0x20
#define HWIO_A2_SW_RESET_ACC_SW_RST_PREF_SHFT                                                      0x5
#define HWIO_A2_SW_RESET_ACC_SW_RST_FRM_BMSK                                                      0x10
#define HWIO_A2_SW_RESET_ACC_SW_RST_FRM_SHFT                                                       0x4
#define HWIO_A2_SW_RESET_ACC_SW_RST_DFRM_BMSK                                                      0x8
#define HWIO_A2_SW_RESET_ACC_SW_RST_DFRM_SHFT                                                      0x3
#define HWIO_A2_SW_RESET_ACC_SW_RST_CIPH_BMSK                                                      0x4
#define HWIO_A2_SW_RESET_ACC_SW_RST_CIPH_SHFT                                                      0x2
#define HWIO_A2_SW_RESET_ACC_SW_RST_IPF_BMSK                                                       0x2
#define HWIO_A2_SW_RESET_ACC_SW_RST_IPF_SHFT                                                       0x1
#define HWIO_A2_SW_RESET_ACC_SW_RST_CRC_BMSK                                                       0x1
#define HWIO_A2_SW_RESET_ACC_SW_RST_CRC_SHFT                                                       0x0

#define HWIO_A2_TASKn_EN_ADDR(n)                                                            (MODEM_TOP_REG_BASE      + 0x00020808 + 0x4 * (n))
#define HWIO_A2_TASKn_EN_RMSK                                                                      0x1
#define HWIO_A2_TASKn_EN_MAXn                                                                        3
#define HWIO_A2_TASKn_EN_INI(n)        \
        in_dword_masked(HWIO_A2_TASKn_EN_ADDR(n), HWIO_A2_TASKn_EN_RMSK)
#define HWIO_A2_TASKn_EN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TASKn_EN_ADDR(n), mask)
#define HWIO_A2_TASKn_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_TASKn_EN_ADDR(n),val)
#define HWIO_A2_TASKn_EN_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_TASKn_EN_ADDR(n),mask,val,HWIO_A2_TASKn_EN_INI(n))
#define HWIO_A2_TASKn_EN_ENABLE_BMSK                                                               0x1
#define HWIO_A2_TASKn_EN_ENABLE_SHFT                                                               0x0

#define HWIO_A2_TASKn_WR_PTR_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x00020820 + 0x4 * (n))
#define HWIO_A2_TASKn_WR_PTR_RMSK                                                              0xfffff
#define HWIO_A2_TASKn_WR_PTR_MAXn                                                                    3
#define HWIO_A2_TASKn_WR_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_TASKn_WR_PTR_ADDR(n), HWIO_A2_TASKn_WR_PTR_RMSK)
#define HWIO_A2_TASKn_WR_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TASKn_WR_PTR_ADDR(n), mask)
#define HWIO_A2_TASKn_WR_PTR_OUTI(n,val)    \
        out_dword(HWIO_A2_TASKn_WR_PTR_ADDR(n),val)
#define HWIO_A2_TASKn_WR_PTR_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_TASKn_WR_PTR_ADDR(n),mask,val,HWIO_A2_TASKn_WR_PTR_INI(n))
#define HWIO_A2_TASKn_WR_PTR_WR_PTR_BMSK                                                       0xfffff
#define HWIO_A2_TASKn_WR_PTR_WR_PTR_SHFT                                                           0x0

#define HWIO_A2_TASKn_RD_PTR_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x00020840 + 0x4 * (n))
#define HWIO_A2_TASKn_RD_PTR_RMSK                                                           0xffffffff
#define HWIO_A2_TASKn_RD_PTR_MAXn                                                                    3
#define HWIO_A2_TASKn_RD_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_TASKn_RD_PTR_ADDR(n), HWIO_A2_TASKn_RD_PTR_RMSK)
#define HWIO_A2_TASKn_RD_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TASKn_RD_PTR_ADDR(n), mask)
#define HWIO_A2_TASKn_RD_PTR_RD_PTR_BMSK                                                    0xffffffff
#define HWIO_A2_TASKn_RD_PTR_RD_PTR_SHFT                                                           0x0

#define HWIO_A2_TASKn_RD_PTR_INIT_ADDR(n)                                                   (MODEM_TOP_REG_BASE      + 0x00020860 + 0x4 * (n))
#define HWIO_A2_TASKn_RD_PTR_INIT_RMSK                                                         0xfffff
#define HWIO_A2_TASKn_RD_PTR_INIT_MAXn                                                               3
#define HWIO_A2_TASKn_RD_PTR_INIT_INI(n)        \
        in_dword_masked(HWIO_A2_TASKn_RD_PTR_INIT_ADDR(n), HWIO_A2_TASKn_RD_PTR_INIT_RMSK)
#define HWIO_A2_TASKn_RD_PTR_INIT_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TASKn_RD_PTR_INIT_ADDR(n), mask)
#define HWIO_A2_TASKn_RD_PTR_INIT_OUTI(n,val)    \
        out_dword(HWIO_A2_TASKn_RD_PTR_INIT_ADDR(n),val)
#define HWIO_A2_TASKn_RD_PTR_INIT_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_TASKn_RD_PTR_INIT_ADDR(n),mask,val,HWIO_A2_TASKn_RD_PTR_INIT_INI(n))
#define HWIO_A2_TASKn_RD_PTR_INIT_ADDR_BMSK                                                    0xfffff
#define HWIO_A2_TASKn_RD_PTR_INIT_ADDR_SHFT                                                        0x0

#define HWIO_A2_TASKn_RD_PTR_INIT_EN_ADDR(n)                                                (MODEM_TOP_REG_BASE      + 0x00020880 + 0x4 * (n))
#define HWIO_A2_TASKn_RD_PTR_INIT_EN_RMSK                                                          0x1
#define HWIO_A2_TASKn_RD_PTR_INIT_EN_MAXn                                                            3
#define HWIO_A2_TASKn_RD_PTR_INIT_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_TASKn_RD_PTR_INIT_EN_ADDR(n),val)
#define HWIO_A2_TASKn_RD_PTR_INIT_EN_EN_BMSK                                                       0x1
#define HWIO_A2_TASKn_RD_PTR_INIT_EN_EN_SHFT                                                       0x0

#define HWIO_A2_QUEUE_UPPER_ADDR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000208b0)
#define HWIO_A2_QUEUE_UPPER_ADDR_RMSK                                                            0xfff
#define HWIO_A2_QUEUE_UPPER_ADDR_IN          \
        in_dword_masked(HWIO_A2_QUEUE_UPPER_ADDR_ADDR, HWIO_A2_QUEUE_UPPER_ADDR_RMSK)
#define HWIO_A2_QUEUE_UPPER_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_QUEUE_UPPER_ADDR_ADDR, m)
#define HWIO_A2_QUEUE_UPPER_ADDR_OUT(v)      \
        out_dword(HWIO_A2_QUEUE_UPPER_ADDR_ADDR,v)
#define HWIO_A2_QUEUE_UPPER_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_QUEUE_UPPER_ADDR_ADDR,m,v,HWIO_A2_QUEUE_UPPER_ADDR_IN)
#define HWIO_A2_QUEUE_UPPER_ADDR_ADDR_BMSK                                                       0xfff
#define HWIO_A2_QUEUE_UPPER_ADDR_ADDR_SHFT                                                         0x0

#define HWIO_A2_STATUSn_WR_EN_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x000208c8 + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_EN_RMSK                                                                 0x1
#define HWIO_A2_STATUSn_WR_EN_MAXn                                                                   4
#define HWIO_A2_STATUSn_WR_EN_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_EN_ADDR(n), HWIO_A2_STATUSn_WR_EN_RMSK)
#define HWIO_A2_STATUSn_WR_EN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_EN_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_WR_EN_ADDR(n),val)
#define HWIO_A2_STATUSn_WR_EN_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_STATUSn_WR_EN_ADDR(n),mask,val,HWIO_A2_STATUSn_WR_EN_INI(n))
#define HWIO_A2_STATUSn_WR_EN_ENABLE_BMSK                                                          0x1
#define HWIO_A2_STATUSn_WR_EN_ENABLE_SHFT                                                          0x0

#define HWIO_A2_STATUSn_WR_START_ADDR(n)                                                    (MODEM_TOP_REG_BASE      + 0x000208dc + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_START_RMSK                                                          0xfffff
#define HWIO_A2_STATUSn_WR_START_MAXn                                                                4
#define HWIO_A2_STATUSn_WR_START_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_START_ADDR(n), HWIO_A2_STATUSn_WR_START_RMSK)
#define HWIO_A2_STATUSn_WR_START_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_START_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_START_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_WR_START_ADDR(n),val)
#define HWIO_A2_STATUSn_WR_START_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_STATUSn_WR_START_ADDR(n),mask,val,HWIO_A2_STATUSn_WR_START_INI(n))
#define HWIO_A2_STATUSn_WR_START_ADDR_BMSK                                                     0xfffff
#define HWIO_A2_STATUSn_WR_START_ADDR_SHFT                                                         0x0

#define HWIO_A2_STATUSn_WR_END_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x000208f0 + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_END_RMSK                                                            0xfffff
#define HWIO_A2_STATUSn_WR_END_MAXn                                                                  4
#define HWIO_A2_STATUSn_WR_END_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_END_ADDR(n), HWIO_A2_STATUSn_WR_END_RMSK)
#define HWIO_A2_STATUSn_WR_END_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_END_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_END_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_WR_END_ADDR(n),val)
#define HWIO_A2_STATUSn_WR_END_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_STATUSn_WR_END_ADDR(n),mask,val,HWIO_A2_STATUSn_WR_END_INI(n))
#define HWIO_A2_STATUSn_WR_END_ADDR_BMSK                                                       0xfffff
#define HWIO_A2_STATUSn_WR_END_ADDR_SHFT                                                           0x0

#define HWIO_A2_STATUSn_WR_PTR_INIT_ADDR(n)                                                 (MODEM_TOP_REG_BASE      + 0x00020904 + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_PTR_INIT_RMSK                                                       0xfffff
#define HWIO_A2_STATUSn_WR_PTR_INIT_MAXn                                                             4
#define HWIO_A2_STATUSn_WR_PTR_INIT_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_INIT_ADDR(n), HWIO_A2_STATUSn_WR_PTR_INIT_RMSK)
#define HWIO_A2_STATUSn_WR_PTR_INIT_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_INIT_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_PTR_INIT_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_WR_PTR_INIT_ADDR(n),val)
#define HWIO_A2_STATUSn_WR_PTR_INIT_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_STATUSn_WR_PTR_INIT_ADDR(n),mask,val,HWIO_A2_STATUSn_WR_PTR_INIT_INI(n))
#define HWIO_A2_STATUSn_WR_PTR_INIT_ADDR_BMSK                                                  0xfffff
#define HWIO_A2_STATUSn_WR_PTR_INIT_ADDR_SHFT                                                      0x0

#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_ADDR(n)                                              (MODEM_TOP_REG_BASE      + 0x00020918 + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_RMSK                                                        0x1
#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_MAXn                                                          4
#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_WR_PTR_INIT_EN_ADDR(n),val)
#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_EN_BMSK                                                     0x1
#define HWIO_A2_STATUSn_WR_PTR_INIT_EN_EN_SHFT                                                     0x0

#define HWIO_A2_STATUSn_WR_PTR_CURRENT_ADDR(n)                                              (MODEM_TOP_REG_BASE      + 0x0002092c + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_RMSK                                                 0xffffffff
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_MAXn                                                          4
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_CURRENT_ADDR(n), HWIO_A2_STATUSn_WR_PTR_CURRENT_RMSK)
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_CURRENT_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_ADDR_BMSK                                            0xffffffff
#define HWIO_A2_STATUSn_WR_PTR_CURRENT_ADDR_SHFT                                                   0x0

#define HWIO_A2_STATUSn_WR_PTR_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00020940 + 0x4 * (n))
#define HWIO_A2_STATUSn_WR_PTR_RMSK                                                         0xffffffff
#define HWIO_A2_STATUSn_WR_PTR_MAXn                                                                  4
#define HWIO_A2_STATUSn_WR_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_ADDR(n), HWIO_A2_STATUSn_WR_PTR_RMSK)
#define HWIO_A2_STATUSn_WR_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_WR_PTR_ADDR(n), mask)
#define HWIO_A2_STATUSn_WR_PTR_ADDR_BMSK                                                    0xffffffff
#define HWIO_A2_STATUSn_WR_PTR_ADDR_SHFT                                                           0x0

#define HWIO_A2_STATUSn_RD_PTR_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00020954 + 0x4 * (n))
#define HWIO_A2_STATUSn_RD_PTR_RMSK                                                            0xfffff
#define HWIO_A2_STATUSn_RD_PTR_MAXn                                                                  4
#define HWIO_A2_STATUSn_RD_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_STATUSn_RD_PTR_ADDR(n), HWIO_A2_STATUSn_RD_PTR_RMSK)
#define HWIO_A2_STATUSn_RD_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_STATUSn_RD_PTR_ADDR(n), mask)
#define HWIO_A2_STATUSn_RD_PTR_OUTI(n,val)    \
        out_dword(HWIO_A2_STATUSn_RD_PTR_ADDR(n),val)
#define HWIO_A2_STATUSn_RD_PTR_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_STATUSn_RD_PTR_ADDR(n),mask,val,HWIO_A2_STATUSn_RD_PTR_INI(n))
#define HWIO_A2_STATUSn_RD_PTR_ADDR_BMSK                                                       0xfffff
#define HWIO_A2_STATUSn_RD_PTR_ADDR_SHFT                                                           0x0

#define HWIO_A2_FRAGn_THRESHOLD_ADDR(n)                                                     (MODEM_TOP_REG_BASE      + 0x000209c0 + 0x4 * (n))
#define HWIO_A2_FRAGn_THRESHOLD_RMSK                                                        0x7fffffff
#define HWIO_A2_FRAGn_THRESHOLD_MAXn                                                                 1
#define HWIO_A2_FRAGn_THRESHOLD_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_THRESHOLD_ADDR(n), HWIO_A2_FRAGn_THRESHOLD_RMSK)
#define HWIO_A2_FRAGn_THRESHOLD_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_THRESHOLD_ADDR(n), mask)
#define HWIO_A2_FRAGn_THRESHOLD_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_THRESHOLD_ADDR(n),val)
#define HWIO_A2_FRAGn_THRESHOLD_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_FRAGn_THRESHOLD_ADDR(n),mask,val,HWIO_A2_FRAGn_THRESHOLD_INI(n))
#define HWIO_A2_FRAGn_THRESHOLD_STOP_PER_BMSK                                               0x7fff0000
#define HWIO_A2_FRAGn_THRESHOLD_STOP_PER_SHFT                                                     0x10
#define HWIO_A2_FRAGn_THRESHOLD_SEND_IRQ_BMSK                                                   0xfffe
#define HWIO_A2_FRAGn_THRESHOLD_SEND_IRQ_SHFT                                                      0x1
#define HWIO_A2_FRAGn_THRESHOLD_EN_BMSK                                                            0x1
#define HWIO_A2_FRAGn_THRESHOLD_EN_SHFT                                                            0x0

#define HWIO_A2_FRAGn_REFILL_EN_ADDR(n)                                                     (MODEM_TOP_REG_BASE      + 0x000209c8 + 0x4 * (n))
#define HWIO_A2_FRAGn_REFILL_EN_RMSK                                                               0x1
#define HWIO_A2_FRAGn_REFILL_EN_MAXn                                                                 1
#define HWIO_A2_FRAGn_REFILL_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_REFILL_EN_ADDR(n),val)
#define HWIO_A2_FRAGn_REFILL_EN_EN_BMSK                                                            0x1
#define HWIO_A2_FRAGn_REFILL_EN_EN_SHFT                                                            0x0

#define HWIO_A2_FRAGn_LEN_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x000209d0 + 0x4 * (n))
#define HWIO_A2_FRAGn_LEN_RMSK                                                                   0xfff
#define HWIO_A2_FRAGn_LEN_MAXn                                                                       1
#define HWIO_A2_FRAGn_LEN_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_LEN_ADDR(n), HWIO_A2_FRAGn_LEN_RMSK)
#define HWIO_A2_FRAGn_LEN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_LEN_ADDR(n), mask)
#define HWIO_A2_FRAGn_LEN_LEN_BMSK                                                               0xfff
#define HWIO_A2_FRAGn_LEN_LEN_SHFT                                                                 0x0

#define HWIO_A2_FRAGn_ADDR_ADDR(n)                                                          (MODEM_TOP_REG_BASE      + 0x000209d8 + 0x4 * (n))
#define HWIO_A2_FRAGn_ADDR_RMSK                                                             0xffffffff
#define HWIO_A2_FRAGn_ADDR_MAXn                                                                      1
#define HWIO_A2_FRAGn_ADDR_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_ADDR_ADDR(n), HWIO_A2_FRAGn_ADDR_RMSK)
#define HWIO_A2_FRAGn_ADDR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_ADDR_ADDR(n), mask)
#define HWIO_A2_FRAGn_ADDR_ADDR_BMSK                                                        0xffffffff
#define HWIO_A2_FRAGn_ADDR_ADDR_SHFT                                                               0x0

#define HWIO_A2_FRAGn_PTR_ADDR(n)                                                           (MODEM_TOP_REG_BASE      + 0x000209e0 + 0x4 * (n))
#define HWIO_A2_FRAGn_PTR_RMSK                                                              0xffffffff
#define HWIO_A2_FRAGn_PTR_MAXn                                                                       1
#define HWIO_A2_FRAGn_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_PTR_ADDR(n), HWIO_A2_FRAGn_PTR_RMSK)
#define HWIO_A2_FRAGn_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_PTR_ADDR(n), mask)
#define HWIO_A2_FRAGn_PTR_PTR_BMSK                                                          0xffffffff
#define HWIO_A2_FRAGn_PTR_PTR_SHFT                                                                 0x0

#define HWIO_A2_FRAG_CACHE_LINE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000209e8)
#define HWIO_A2_FRAG_CACHE_LINE_RMSK                                                              0xff
#define HWIO_A2_FRAG_CACHE_LINE_IN          \
        in_dword_masked(HWIO_A2_FRAG_CACHE_LINE_ADDR, HWIO_A2_FRAG_CACHE_LINE_RMSK)
#define HWIO_A2_FRAG_CACHE_LINE_INM(m)      \
        in_dword_masked(HWIO_A2_FRAG_CACHE_LINE_ADDR, m)
#define HWIO_A2_FRAG_CACHE_LINE_OUT(v)      \
        out_dword(HWIO_A2_FRAG_CACHE_LINE_ADDR,v)
#define HWIO_A2_FRAG_CACHE_LINE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_FRAG_CACHE_LINE_ADDR,m,v,HWIO_A2_FRAG_CACHE_LINE_IN)
#define HWIO_A2_FRAG_CACHE_LINE_SIZE_BMSK                                                         0xff
#define HWIO_A2_FRAG_CACHE_LINE_SIZE_SHFT                                                          0x0

#define HWIO_A2_FRAG_CACHE_LINE_MASK_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000209ec)
#define HWIO_A2_FRAG_CACHE_LINE_MASK_RMSK                                                         0xff
#define HWIO_A2_FRAG_CACHE_LINE_MASK_IN          \
        in_dword_masked(HWIO_A2_FRAG_CACHE_LINE_MASK_ADDR, HWIO_A2_FRAG_CACHE_LINE_MASK_RMSK)
#define HWIO_A2_FRAG_CACHE_LINE_MASK_INM(m)      \
        in_dword_masked(HWIO_A2_FRAG_CACHE_LINE_MASK_ADDR, m)
#define HWIO_A2_FRAG_CACHE_LINE_MASK_OUT(v)      \
        out_dword(HWIO_A2_FRAG_CACHE_LINE_MASK_ADDR,v)
#define HWIO_A2_FRAG_CACHE_LINE_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_FRAG_CACHE_LINE_MASK_ADDR,m,v,HWIO_A2_FRAG_CACHE_LINE_MASK_IN)
#define HWIO_A2_FRAG_CACHE_LINE_MASK_MASK_BMSK                                                    0xff
#define HWIO_A2_FRAG_CACHE_LINE_MASK_MASK_SHFT                                                     0x0

#define HWIO_A2_FRAGn_TRANSFER_LEN_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x000209f0 + 0x4 * (n))
#define HWIO_A2_FRAGn_TRANSFER_LEN_RMSK                                                          0xfff
#define HWIO_A2_FRAGn_TRANSFER_LEN_MAXn                                                              1
#define HWIO_A2_FRAGn_TRANSFER_LEN_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_TRANSFER_LEN_ADDR(n), HWIO_A2_FRAGn_TRANSFER_LEN_RMSK)
#define HWIO_A2_FRAGn_TRANSFER_LEN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_TRANSFER_LEN_ADDR(n), mask)
#define HWIO_A2_FRAGn_TRANSFER_LEN_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_TRANSFER_LEN_ADDR(n),val)
#define HWIO_A2_FRAGn_TRANSFER_LEN_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_FRAGn_TRANSFER_LEN_ADDR(n),mask,val,HWIO_A2_FRAGn_TRANSFER_LEN_INI(n))
#define HWIO_A2_FRAGn_TRANSFER_LEN_TRANSFER_LEN_BMSK                                             0xfff
#define HWIO_A2_FRAGn_TRANSFER_LEN_TRANSFER_LEN_SHFT                                               0x0

#define HWIO_A2_FRAGn_HDR_LEN_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x000209f8 + 0x4 * (n))
#define HWIO_A2_FRAGn_HDR_LEN_RMSK                                                                0x7f
#define HWIO_A2_FRAGn_HDR_LEN_MAXn                                                                   1
#define HWIO_A2_FRAGn_HDR_LEN_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_HDR_LEN_ADDR(n), HWIO_A2_FRAGn_HDR_LEN_RMSK)
#define HWIO_A2_FRAGn_HDR_LEN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_HDR_LEN_ADDR(n), mask)
#define HWIO_A2_FRAGn_HDR_LEN_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_HDR_LEN_ADDR(n),val)
#define HWIO_A2_FRAGn_HDR_LEN_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_FRAGn_HDR_LEN_ADDR(n),mask,val,HWIO_A2_FRAGn_HDR_LEN_INI(n))
#define HWIO_A2_FRAGn_HDR_LEN_HDR_LEN_BMSK                                                        0x7f
#define HWIO_A2_FRAGn_HDR_LEN_HDR_LEN_SHFT                                                         0x0

#define HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR(n)                                              (MODEM_TOP_REG_BASE      + 0x00020a08 + 0x4 * (n))
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_RMSK                                                      0xfff
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_MAXn                                                          1
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR(n), HWIO_A2_FRAGn_QUEUE_START_ADDR_RMSK)
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR(n), mask)
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR(n),val)
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR(n),mask,val,HWIO_A2_FRAGn_QUEUE_START_ADDR_INI(n))
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR_BMSK                                                 0xfff
#define HWIO_A2_FRAGn_QUEUE_START_ADDR_ADDR_SHFT                                                   0x0

#define HWIO_A2_FRAGn_QUEUE_WR_PTR_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00020aa0 + 0x4 * (n))
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_RMSK                                                          0xfff
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_MAXn                                                              1
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_WR_PTR_ADDR(n), HWIO_A2_FRAGn_QUEUE_WR_PTR_RMSK)
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_WR_PTR_ADDR(n), mask)
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_QUEUE_WR_PTR_ADDR(n),val)
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_FRAGn_QUEUE_WR_PTR_ADDR(n),mask,val,HWIO_A2_FRAGn_QUEUE_WR_PTR_INI(n))
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_WR_PTR_BMSK                                                   0xfff
#define HWIO_A2_FRAGn_QUEUE_WR_PTR_WR_PTR_SHFT                                                     0x0

#define HWIO_A2_FRAGn_QUEUE_RD_PTR_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00020aa8 + 0x4 * (n))
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_RMSK                                                          0xfff
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_MAXn                                                              1
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_RD_PTR_ADDR(n), HWIO_A2_FRAGn_QUEUE_RD_PTR_RMSK)
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_FRAGn_QUEUE_RD_PTR_ADDR(n), mask)
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_RD_PTR_BMSK                                                   0xfff
#define HWIO_A2_FRAGn_QUEUE_RD_PTR_RD_PTR_SHFT                                                     0x0

#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_ADDR(n)                                                (MODEM_TOP_REG_BASE      + 0x00020acc + 0x4 * (n))
#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_RMSK                                                          0x1
#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_MAXn                                                            1
#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_OUTI(n,val)    \
        out_dword(HWIO_A2_FRAGn_RD_PTR_INIT_EN_ADDR(n),val)
#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_EN_BMSK                                                       0x1
#define HWIO_A2_FRAGn_RD_PTR_INIT_EN_EN_SHFT                                                       0x0

#define HWIO_A2_TIMERn_CFG_ADDR(n)                                                          (MODEM_TOP_REG_BASE      + 0x00020a10 + 0x4 * (n))
#define HWIO_A2_TIMERn_CFG_RMSK                                                                   0x1f
#define HWIO_A2_TIMERn_CFG_MAXn                                                                      3
#define HWIO_A2_TIMERn_CFG_INI(n)        \
        in_dword_masked(HWIO_A2_TIMERn_CFG_ADDR(n), HWIO_A2_TIMERn_CFG_RMSK)
#define HWIO_A2_TIMERn_CFG_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TIMERn_CFG_ADDR(n), mask)
#define HWIO_A2_TIMERn_CFG_OUTI(n,val)    \
        out_dword(HWIO_A2_TIMERn_CFG_ADDR(n),val)
#define HWIO_A2_TIMERn_CFG_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_TIMERn_CFG_ADDR(n),mask,val,HWIO_A2_TIMERn_CFG_INI(n))
#define HWIO_A2_TIMERn_CFG_IRQ_GATE_SEL_BMSK                                                      0x1c
#define HWIO_A2_TIMERn_CFG_IRQ_GATE_SEL_SHFT                                                       0x2
#define HWIO_A2_TIMERn_CFG_IRQ_GATE_BMSK                                                           0x2
#define HWIO_A2_TIMERn_CFG_IRQ_GATE_SHFT                                                           0x1
#define HWIO_A2_TIMERn_CFG_ENABLE_BMSK                                                             0x1
#define HWIO_A2_TIMERn_CFG_ENABLE_SHFT                                                             0x0

#define HWIO_A2_TIMERn_CMD_ADDR(n)                                                          (MODEM_TOP_REG_BASE      + 0x00020a20 + 0x4 * (n))
#define HWIO_A2_TIMERn_CMD_RMSK                                                                    0x1
#define HWIO_A2_TIMERn_CMD_MAXn                                                                      3
#define HWIO_A2_TIMERn_CMD_OUTI(n,val)    \
        out_dword(HWIO_A2_TIMERn_CMD_ADDR(n),val)
#define HWIO_A2_TIMERn_CMD_START_BMSK                                                              0x1
#define HWIO_A2_TIMERn_CMD_START_SHFT                                                              0x0

#define HWIO_A2_TIMERn_PERIOD_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00020a40 + 0x4 * (n))
#define HWIO_A2_TIMERn_PERIOD_RMSK                                                            0x3fffff
#define HWIO_A2_TIMERn_PERIOD_MAXn                                                                   3
#define HWIO_A2_TIMERn_PERIOD_INI(n)        \
        in_dword_masked(HWIO_A2_TIMERn_PERIOD_ADDR(n), HWIO_A2_TIMERn_PERIOD_RMSK)
#define HWIO_A2_TIMERn_PERIOD_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TIMERn_PERIOD_ADDR(n), mask)
#define HWIO_A2_TIMERn_PERIOD_OUTI(n,val)    \
        out_dword(HWIO_A2_TIMERn_PERIOD_ADDR(n),val)
#define HWIO_A2_TIMERn_PERIOD_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_TIMERn_PERIOD_ADDR(n),mask,val,HWIO_A2_TIMERn_PERIOD_INI(n))
#define HWIO_A2_TIMERn_PERIOD_PERIOD_BMSK                                                     0x3fffff
#define HWIO_A2_TIMERn_PERIOD_PERIOD_SHFT                                                          0x0

#define HWIO_A2_TIMERn_STATUS_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00020a50 + 0x4 * (n))
#define HWIO_A2_TIMERn_STATUS_RMSK                                                            0x3fffff
#define HWIO_A2_TIMERn_STATUS_MAXn                                                                   3
#define HWIO_A2_TIMERn_STATUS_INI(n)        \
        in_dword_masked(HWIO_A2_TIMERn_STATUS_ADDR(n), HWIO_A2_TIMERn_STATUS_RMSK)
#define HWIO_A2_TIMERn_STATUS_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_TIMERn_STATUS_ADDR(n), mask)
#define HWIO_A2_TIMERn_STATUS_TIME_BMSK                                                       0x3fffff
#define HWIO_A2_TIMERn_STATUS_TIME_SHFT                                                            0x0

#define HWIO_A2_PER_DL_CFG_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020a70)
#define HWIO_A2_PER_DL_CFG_RMSK                                                              0x7feffff
#define HWIO_A2_PER_DL_CFG_IN          \
        in_dword_masked(HWIO_A2_PER_DL_CFG_ADDR, HWIO_A2_PER_DL_CFG_RMSK)
#define HWIO_A2_PER_DL_CFG_INM(m)      \
        in_dword_masked(HWIO_A2_PER_DL_CFG_ADDR, m)
#define HWIO_A2_PER_DL_CFG_OUT(v)      \
        out_dword(HWIO_A2_PER_DL_CFG_ADDR,v)
#define HWIO_A2_PER_DL_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_PER_DL_CFG_ADDR,m,v,HWIO_A2_PER_DL_CFG_IN)
#define HWIO_A2_PER_DL_CFG_LINK_BAM_FACTOR_BMSK                                              0x7e00000
#define HWIO_A2_PER_DL_CFG_LINK_BAM_FACTOR_SHFT                                                   0x15
#define HWIO_A2_PER_DL_CFG_DESC_FULL_OVERWR_BMSK                                              0x100000
#define HWIO_A2_PER_DL_CFG_DESC_FULL_OVERWR_SHFT                                                  0x14
#define HWIO_A2_PER_DL_CFG_END_NON_BUFFERED_BMSK                                               0x80000
#define HWIO_A2_PER_DL_CFG_END_NON_BUFFERED_SHFT                                                  0x13
#define HWIO_A2_PER_DL_CFG_BUFFERED_TRANS_BMSK                                                 0x40000
#define HWIO_A2_PER_DL_CFG_BUFFERED_TRANS_SHFT                                                    0x12
#define HWIO_A2_PER_DL_CFG_DL_PIPE_FREE_SPLIT_BMSK                                             0x20000
#define HWIO_A2_PER_DL_CFG_DL_PIPE_FREE_SPLIT_SHFT                                                0x11
#define HWIO_A2_PER_DL_CFG_DL_PIPE_FREE_MIN_BMSK                                                0xffff
#define HWIO_A2_PER_DL_CFG_DL_PIPE_FREE_MIN_SHFT                                                   0x0

#define HWIO_A2_PERn_UL_CFG_ADDR(n)                                                         (MODEM_TOP_REG_BASE      + 0x00020a74 + 0x4 * (n))
#define HWIO_A2_PERn_UL_CFG_RMSK                                                              0xffffff
#define HWIO_A2_PERn_UL_CFG_MAXn                                                                     2
#define HWIO_A2_PERn_UL_CFG_INI(n)        \
        in_dword_masked(HWIO_A2_PERn_UL_CFG_ADDR(n), HWIO_A2_PERn_UL_CFG_RMSK)
#define HWIO_A2_PERn_UL_CFG_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_PERn_UL_CFG_ADDR(n), mask)
#define HWIO_A2_PERn_UL_CFG_OUTI(n,val)    \
        out_dword(HWIO_A2_PERn_UL_CFG_ADDR(n),val)
#define HWIO_A2_PERn_UL_CFG_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_A2_PERn_UL_CFG_ADDR(n),mask,val,HWIO_A2_PERn_UL_CFG_INI(n))
#define HWIO_A2_PERn_UL_CFG_UL_HW_STRM_ID_BMSK                                                0xf80000
#define HWIO_A2_PERn_UL_CFG_UL_HW_STRM_ID_SHFT                                                    0x13
#define HWIO_A2_PERn_UL_CFG_PER_EN_BMSK                                                        0x40000
#define HWIO_A2_PERn_UL_CFG_PER_EN_SHFT                                                           0x12
#define HWIO_A2_PERn_UL_CFG_PER_FLOW_CTL_BMSK                                                  0x20000
#define HWIO_A2_PERn_UL_CFG_PER_FLOW_CTL_SHFT                                                     0x11
#define HWIO_A2_PERn_UL_CFG_UL_PIPE_FILL_MIN_BMSK                                              0x1fffe
#define HWIO_A2_PERn_UL_CFG_UL_PIPE_FILL_MIN_SHFT                                                  0x1
#define HWIO_A2_PERn_UL_CFG_DFRM_EN_BMSK                                                           0x1
#define HWIO_A2_PERn_UL_CFG_DFRM_EN_SHFT                                                           0x0

#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00020a90)
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_RMSK                                                 0x7fff
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_IN          \
        in_dword_masked(HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_ADDR, HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_RMSK)
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_INM(m)      \
        in_dword_masked(HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_ADDR, m)
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_OUT(v)      \
        out_dword(HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_ADDR,v)
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_ADDR,m,v,HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_IN)
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_THRESHOLD_BMSK                                       0x7fff
#define HWIO_A2_DL_PHY_DEC_TRBLK_THRESHOLD_THRESHOLD_SHFT                                          0x0

#define HWIO_A2_DL_PHY_CFG_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020a94)
#define HWIO_A2_DL_PHY_CFG_RMSK                                                                   0x9f
#define HWIO_A2_DL_PHY_CFG_IN          \
        in_dword_masked(HWIO_A2_DL_PHY_CFG_ADDR, HWIO_A2_DL_PHY_CFG_RMSK)
#define HWIO_A2_DL_PHY_CFG_INM(m)      \
        in_dword_masked(HWIO_A2_DL_PHY_CFG_ADDR, m)
#define HWIO_A2_DL_PHY_CFG_OUT(v)      \
        out_dword(HWIO_A2_DL_PHY_CFG_ADDR,v)
#define HWIO_A2_DL_PHY_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DL_PHY_CFG_ADDR,m,v,HWIO_A2_DL_PHY_CFG_IN)
#define HWIO_A2_DL_PHY_CFG_PREFETCH_DISB_BMSK                                                     0x80
#define HWIO_A2_DL_PHY_CFG_PREFETCH_DISB_SHFT                                                      0x7
#define HWIO_A2_DL_PHY_CFG_DL_PHY_HW_STRM_ID_BMSK                                                 0x1f
#define HWIO_A2_DL_PHY_CFG_DL_PHY_HW_STRM_ID_SHFT                                                  0x0

#define HWIO_A2_HW_THRD_EN_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020a98)
#define HWIO_A2_HW_THRD_EN_RMSK                                                                    0x3
#define HWIO_A2_HW_THRD_EN_IN          \
        in_dword_masked(HWIO_A2_HW_THRD_EN_ADDR, HWIO_A2_HW_THRD_EN_RMSK)
#define HWIO_A2_HW_THRD_EN_INM(m)      \
        in_dword_masked(HWIO_A2_HW_THRD_EN_ADDR, m)
#define HWIO_A2_HW_THRD_EN_OUT(v)      \
        out_dword(HWIO_A2_HW_THRD_EN_ADDR,v)
#define HWIO_A2_HW_THRD_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_HW_THRD_EN_ADDR,m,v,HWIO_A2_HW_THRD_EN_IN)
#define HWIO_A2_HW_THRD_EN_UL_PER_HW_THRD_EN_BMSK                                                  0x2
#define HWIO_A2_HW_THRD_EN_UL_PER_HW_THRD_EN_SHFT                                                  0x1
#define HWIO_A2_HW_THRD_EN_LTE_DL_PHY_HW_THRD_EN_BMSK                                              0x1
#define HWIO_A2_HW_THRD_EN_LTE_DL_PHY_HW_THRD_EN_SHFT                                              0x0

#define HWIO_A2_LTE_DLPHY_CMD_ADDR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00020ab0)
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_RMSK                                                          0xfff
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_IN          \
        in_dword_masked(HWIO_A2_LTE_DLPHY_CMD_ADDR_ADDR, HWIO_A2_LTE_DLPHY_CMD_ADDR_RMSK)
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_LTE_DLPHY_CMD_ADDR_ADDR, m)
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_OUT(v)      \
        out_dword(HWIO_A2_LTE_DLPHY_CMD_ADDR_ADDR,v)
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_LTE_DLPHY_CMD_ADDR_ADDR,m,v,HWIO_A2_LTE_DLPHY_CMD_ADDR_IN)
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_START_ADDR_BMSK                                               0xfff
#define HWIO_A2_LTE_DLPHY_CMD_ADDR_START_ADDR_SHFT                                                 0x0

#define HWIO_A2_IP_FILT_FRAG_ADDR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00020ab4)
#define HWIO_A2_IP_FILT_FRAG_ADDR_RMSK                                                           0xfff
#define HWIO_A2_IP_FILT_FRAG_ADDR_IN          \
        in_dword_masked(HWIO_A2_IP_FILT_FRAG_ADDR_ADDR, HWIO_A2_IP_FILT_FRAG_ADDR_RMSK)
#define HWIO_A2_IP_FILT_FRAG_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_IP_FILT_FRAG_ADDR_ADDR, m)
#define HWIO_A2_IP_FILT_FRAG_ADDR_OUT(v)      \
        out_dword(HWIO_A2_IP_FILT_FRAG_ADDR_ADDR,v)
#define HWIO_A2_IP_FILT_FRAG_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_IP_FILT_FRAG_ADDR_ADDR,m,v,HWIO_A2_IP_FILT_FRAG_ADDR_IN)
#define HWIO_A2_IP_FILT_FRAG_ADDR_START_ADDR_BMSK                                                0xfff
#define HWIO_A2_IP_FILT_FRAG_ADDR_START_ADDR_SHFT                                                  0x0

#define HWIO_A2_MCDMA_DMA_IN_ADDR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00020ab8)
#define HWIO_A2_MCDMA_DMA_IN_ADDR_RMSK                                                           0xfff
#define HWIO_A2_MCDMA_DMA_IN_ADDR_IN          \
        in_dword_masked(HWIO_A2_MCDMA_DMA_IN_ADDR_ADDR, HWIO_A2_MCDMA_DMA_IN_ADDR_RMSK)
#define HWIO_A2_MCDMA_DMA_IN_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_DMA_IN_ADDR_ADDR, m)
#define HWIO_A2_MCDMA_DMA_IN_ADDR_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_DMA_IN_ADDR_ADDR,v)
#define HWIO_A2_MCDMA_DMA_IN_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_DMA_IN_ADDR_ADDR,m,v,HWIO_A2_MCDMA_DMA_IN_ADDR_IN)
#define HWIO_A2_MCDMA_DMA_IN_ADDR_START_ADDR_BMSK                                                0xfff
#define HWIO_A2_MCDMA_DMA_IN_ADDR_START_ADDR_SHFT                                                  0x0

#define HWIO_A2_MCDMA_DMA_OUT_ADDR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00020abc)
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_RMSK                                                          0xfff
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_IN          \
        in_dword_masked(HWIO_A2_MCDMA_DMA_OUT_ADDR_ADDR, HWIO_A2_MCDMA_DMA_OUT_ADDR_RMSK)
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_DMA_OUT_ADDR_ADDR, m)
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_DMA_OUT_ADDR_ADDR,v)
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_DMA_OUT_ADDR_ADDR,m,v,HWIO_A2_MCDMA_DMA_OUT_ADDR_IN)
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_START_ADDR_BMSK                                               0xfff
#define HWIO_A2_MCDMA_DMA_OUT_ADDR_START_ADDR_SHFT                                                 0x0

#define HWIO_A2_MCDMA_TASK_ADDR_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020ac0)
#define HWIO_A2_MCDMA_TASK_ADDR_RMSK                                                             0xfff
#define HWIO_A2_MCDMA_TASK_ADDR_IN          \
        in_dword_masked(HWIO_A2_MCDMA_TASK_ADDR_ADDR, HWIO_A2_MCDMA_TASK_ADDR_RMSK)
#define HWIO_A2_MCDMA_TASK_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_TASK_ADDR_ADDR, m)
#define HWIO_A2_MCDMA_TASK_ADDR_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_TASK_ADDR_ADDR,v)
#define HWIO_A2_MCDMA_TASK_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_TASK_ADDR_ADDR,m,v,HWIO_A2_MCDMA_TASK_ADDR_IN)
#define HWIO_A2_MCDMA_TASK_ADDR_START_ADDR_BMSK                                                  0xfff
#define HWIO_A2_MCDMA_TASK_ADDR_START_ADDR_SHFT                                                    0x0

#define HWIO_A2_MCDMA_BAM_NDP_ADDR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00020ac4)
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_RMSK                                                          0xfff
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_IN          \
        in_dword_masked(HWIO_A2_MCDMA_BAM_NDP_ADDR_ADDR, HWIO_A2_MCDMA_BAM_NDP_ADDR_RMSK)
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_BAM_NDP_ADDR_ADDR, m)
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_BAM_NDP_ADDR_ADDR,v)
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_BAM_NDP_ADDR_ADDR,m,v,HWIO_A2_MCDMA_BAM_NDP_ADDR_IN)
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_START_ADDR_BMSK                                               0xfff
#define HWIO_A2_MCDMA_BAM_NDP_ADDR_START_ADDR_SHFT                                                 0x0

#define HWIO_A2_DECOB_PREFETCH_ADDR_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00020ac8)
#define HWIO_A2_DECOB_PREFETCH_ADDR_RMSK                                                         0xfff
#define HWIO_A2_DECOB_PREFETCH_ADDR_IN          \
        in_dword_masked(HWIO_A2_DECOB_PREFETCH_ADDR_ADDR, HWIO_A2_DECOB_PREFETCH_ADDR_RMSK)
#define HWIO_A2_DECOB_PREFETCH_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_DECOB_PREFETCH_ADDR_ADDR, m)
#define HWIO_A2_DECOB_PREFETCH_ADDR_OUT(v)      \
        out_dword(HWIO_A2_DECOB_PREFETCH_ADDR_ADDR,v)
#define HWIO_A2_DECOB_PREFETCH_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DECOB_PREFETCH_ADDR_ADDR,m,v,HWIO_A2_DECOB_PREFETCH_ADDR_IN)
#define HWIO_A2_DECOB_PREFETCH_ADDR_START_ADDR_BMSK                                              0xfff
#define HWIO_A2_DECOB_PREFETCH_ADDR_START_ADDR_SHFT                                                0x0

#define HWIO_A2_MCDMA_OST_BRST_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020ad4)
#define HWIO_A2_MCDMA_OST_BRST_RMSK                                                             0x7777
#define HWIO_A2_MCDMA_OST_BRST_IN          \
        in_dword_masked(HWIO_A2_MCDMA_OST_BRST_ADDR, HWIO_A2_MCDMA_OST_BRST_RMSK)
#define HWIO_A2_MCDMA_OST_BRST_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_OST_BRST_ADDR, m)
#define HWIO_A2_MCDMA_OST_BRST_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_OST_BRST_ADDR,v)
#define HWIO_A2_MCDMA_OST_BRST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_OST_BRST_ADDR,m,v,HWIO_A2_MCDMA_OST_BRST_IN)
#define HWIO_A2_MCDMA_OST_BRST_CH3_BMSK                                                         0x7000
#define HWIO_A2_MCDMA_OST_BRST_CH3_SHFT                                                            0xc
#define HWIO_A2_MCDMA_OST_BRST_CH2_BMSK                                                          0x700
#define HWIO_A2_MCDMA_OST_BRST_CH2_SHFT                                                            0x8
#define HWIO_A2_MCDMA_OST_BRST_CH1_BMSK                                                           0x70
#define HWIO_A2_MCDMA_OST_BRST_CH1_SHFT                                                            0x4
#define HWIO_A2_MCDMA_OST_BRST_CH0_BMSK                                                            0x7
#define HWIO_A2_MCDMA_OST_BRST_CH0_SHFT                                                            0x0

#define HWIO_A2_MCDMA_MAX_BRST_SIZE_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00020ad8)
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_RMSK                                                        0x3333
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_IN          \
        in_dword_masked(HWIO_A2_MCDMA_MAX_BRST_SIZE_ADDR, HWIO_A2_MCDMA_MAX_BRST_SIZE_RMSK)
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_INM(m)      \
        in_dword_masked(HWIO_A2_MCDMA_MAX_BRST_SIZE_ADDR, m)
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_OUT(v)      \
        out_dword(HWIO_A2_MCDMA_MAX_BRST_SIZE_ADDR,v)
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_MCDMA_MAX_BRST_SIZE_ADDR,m,v,HWIO_A2_MCDMA_MAX_BRST_SIZE_IN)
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH3_BMSK                                                    0x3000
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH3_SHFT                                                       0xc
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH2_BMSK                                                     0x300
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH2_SHFT                                                       0x8
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH1_BMSK                                                      0x30
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH1_SHFT                                                       0x4
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH0_BMSK                                                       0x3
#define HWIO_A2_MCDMA_MAX_BRST_SIZE_CH0_SHFT                                                       0x0

#define HWIO_A2_HW_CLK_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020ae0)
#define HWIO_A2_HW_CLK_CTL_RMSK                                                                   0x1f
#define HWIO_A2_HW_CLK_CTL_IN          \
        in_dword_masked(HWIO_A2_HW_CLK_CTL_ADDR, HWIO_A2_HW_CLK_CTL_RMSK)
#define HWIO_A2_HW_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_A2_HW_CLK_CTL_ADDR, m)
#define HWIO_A2_HW_CLK_CTL_OUT(v)      \
        out_dword(HWIO_A2_HW_CLK_CTL_ADDR,v)
#define HWIO_A2_HW_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_HW_CLK_CTL_ADDR,m,v,HWIO_A2_HW_CLK_CTL_IN)
#define HWIO_A2_HW_CLK_CTL_DFRM_CLK_HW_EN_BMSK                                                    0x10
#define HWIO_A2_HW_CLK_CTL_DFRM_CLK_HW_EN_SHFT                                                     0x4
#define HWIO_A2_HW_CLK_CTL_FRM_CLK_HW_EN_BMSK                                                      0x8
#define HWIO_A2_HW_CLK_CTL_FRM_CLK_HW_EN_SHFT                                                      0x3
#define HWIO_A2_HW_CLK_CTL_IPF_CLK_HW_EN_BMSK                                                      0x4
#define HWIO_A2_HW_CLK_CTL_IPF_CLK_HW_EN_SHFT                                                      0x2
#define HWIO_A2_HW_CLK_CTL_CIPH_CLK_HW_EN_BMSK                                                     0x2
#define HWIO_A2_HW_CLK_CTL_CIPH_CLK_HW_EN_SHFT                                                     0x1
#define HWIO_A2_HW_CLK_CTL_SHRD_CLK_HW_EN_BMSK                                                     0x1
#define HWIO_A2_HW_CLK_CTL_SHRD_CLK_HW_EN_SHFT                                                     0x0

#define HWIO_A2_CLK_EN_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020ae4)
#define HWIO_A2_CLK_EN_CTL_RMSK                                                                   0x1f
#define HWIO_A2_CLK_EN_CTL_IN          \
        in_dword_masked(HWIO_A2_CLK_EN_CTL_ADDR, HWIO_A2_CLK_EN_CTL_RMSK)
#define HWIO_A2_CLK_EN_CTL_INM(m)      \
        in_dword_masked(HWIO_A2_CLK_EN_CTL_ADDR, m)
#define HWIO_A2_CLK_EN_CTL_OUT(v)      \
        out_dword(HWIO_A2_CLK_EN_CTL_ADDR,v)
#define HWIO_A2_CLK_EN_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_CLK_EN_CTL_ADDR,m,v,HWIO_A2_CLK_EN_CTL_IN)
#define HWIO_A2_CLK_EN_CTL_DFRM_CLK_EN_BMSK                                                       0x10
#define HWIO_A2_CLK_EN_CTL_DFRM_CLK_EN_SHFT                                                        0x4
#define HWIO_A2_CLK_EN_CTL_FRM_CLK_EN_BMSK                                                         0x8
#define HWIO_A2_CLK_EN_CTL_FRM_CLK_EN_SHFT                                                         0x3
#define HWIO_A2_CLK_EN_CTL_IPF_CLK_EN_BMSK                                                         0x4
#define HWIO_A2_CLK_EN_CTL_IPF_CLK_EN_SHFT                                                         0x2
#define HWIO_A2_CLK_EN_CTL_CIPH_CLK_EN_BMSK                                                        0x2
#define HWIO_A2_CLK_EN_CTL_CIPH_CLK_EN_SHFT                                                        0x1
#define HWIO_A2_CLK_EN_CTL_SHRD_CLK_EN_BMSK                                                        0x1
#define HWIO_A2_CLK_EN_CTL_SHRD_CLK_EN_SHFT                                                        0x0

#define HWIO_A2_CLK_STATUS_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00020ae8)
#define HWIO_A2_CLK_STATUS_RMSK                                                                   0x1f
#define HWIO_A2_CLK_STATUS_IN          \
        in_dword_masked(HWIO_A2_CLK_STATUS_ADDR, HWIO_A2_CLK_STATUS_RMSK)
#define HWIO_A2_CLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_A2_CLK_STATUS_ADDR, m)
#define HWIO_A2_CLK_STATUS_DFRM_CLK_HALT_BMSK                                                     0x10
#define HWIO_A2_CLK_STATUS_DFRM_CLK_HALT_SHFT                                                      0x4
#define HWIO_A2_CLK_STATUS_FRM_CLK_HALT_BMSK                                                       0x8
#define HWIO_A2_CLK_STATUS_FRM_CLK_HALT_SHFT                                                       0x3
#define HWIO_A2_CLK_STATUS_IPF_CLK_HALT_BMSK                                                       0x4
#define HWIO_A2_CLK_STATUS_IPF_CLK_HALT_SHFT                                                       0x2
#define HWIO_A2_CLK_STATUS_CIPH_CLK_HALT_BMSK                                                      0x2
#define HWIO_A2_CLK_STATUS_CIPH_CLK_HALT_SHFT                                                      0x1
#define HWIO_A2_CLK_STATUS_SHRD_CLK_HALT_BMSK                                                      0x1
#define HWIO_A2_CLK_STATUS_SHRD_CLK_HALT_SHFT                                                      0x0

#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00020aec)
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_RMSK                                                         0x1
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_IN          \
        in_dword_masked(HWIO_A2_UL_PER_1ST_PKT_INT_EN_ADDR, HWIO_A2_UL_PER_1ST_PKT_INT_EN_RMSK)
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_INM(m)      \
        in_dword_masked(HWIO_A2_UL_PER_1ST_PKT_INT_EN_ADDR, m)
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_OUT(v)      \
        out_dword(HWIO_A2_UL_PER_1ST_PKT_INT_EN_ADDR,v)
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_UL_PER_1ST_PKT_INT_EN_ADDR,m,v,HWIO_A2_UL_PER_1ST_PKT_INT_EN_IN)
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_UL_PER_1ST_PKT_EN_BMSK                                       0x1
#define HWIO_A2_UL_PER_1ST_PKT_INT_EN_UL_PER_1ST_PKT_EN_SHFT                                       0x0

#define HWIO_A2_DBG_LINK_RD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020af0)
#define HWIO_A2_DBG_LINK_RD_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_LINK_RD_IN          \
        in_dword_masked(HWIO_A2_DBG_LINK_RD_ADDR, HWIO_A2_DBG_LINK_RD_RMSK)
#define HWIO_A2_DBG_LINK_RD_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_LINK_RD_ADDR, m)
#define HWIO_A2_DBG_LINK_RD_LINK_BMSK                                                       0xffffffff
#define HWIO_A2_DBG_LINK_RD_LINK_SHFT                                                              0x0

#define HWIO_A2_DBG_FRAGn_LEN_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00020af8 + 0x4 * (n))
#define HWIO_A2_DBG_FRAGn_LEN_RMSK                                                             0xfffff
#define HWIO_A2_DBG_FRAGn_LEN_MAXn                                                                   4
#define HWIO_A2_DBG_FRAGn_LEN_INI(n)        \
        in_dword_masked(HWIO_A2_DBG_FRAGn_LEN_ADDR(n), HWIO_A2_DBG_FRAGn_LEN_RMSK)
#define HWIO_A2_DBG_FRAGn_LEN_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_DBG_FRAGn_LEN_ADDR(n), mask)
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_NEW_BMSK                                                    0x80000
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_NEW_SHFT                                                       0x13
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_AVAIL_BMSK                                                  0x40000
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_AVAIL_SHFT                                                     0x12
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_LEN_BMSK                                                    0x3ffff
#define HWIO_A2_DBG_FRAGn_LEN_FRAG_LEN_SHFT                                                        0x0

#define HWIO_A2_DBG_FRAGn_ADDR_CUR_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00020b0c + 0x4 * (n))
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_RMSK                                                     0xffffffff
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_MAXn                                                              4
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_INI(n)        \
        in_dword_masked(HWIO_A2_DBG_FRAGn_ADDR_CUR_ADDR(n), HWIO_A2_DBG_FRAGn_ADDR_CUR_RMSK)
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_DBG_FRAGn_ADDR_CUR_ADDR(n), mask)
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_FRAG_ADDR_CUR_BMSK                                       0xffffffff
#define HWIO_A2_DBG_FRAGn_ADDR_CUR_FRAG_ADDR_CUR_SHFT                                              0x0

#define HWIO_A2_DBG_FRAGn_ADDR_NXT_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00020b20 + 0x4 * (n))
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_RMSK                                                     0xffffffff
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_MAXn                                                              4
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_INI(n)        \
        in_dword_masked(HWIO_A2_DBG_FRAGn_ADDR_NXT_ADDR(n), HWIO_A2_DBG_FRAGn_ADDR_NXT_RMSK)
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_DBG_FRAGn_ADDR_NXT_ADDR(n), mask)
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_FRAG_ADDR_NXT_BMSK                                       0xffffffff
#define HWIO_A2_DBG_FRAGn_ADDR_NXT_FRAG_ADDR_NXT_SHFT                                              0x0

#define HWIO_A2_DBG_FRAGn_PTR_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00020b34 + 0x4 * (n))
#define HWIO_A2_DBG_FRAGn_PTR_RMSK                                                          0xffffffff
#define HWIO_A2_DBG_FRAGn_PTR_MAXn                                                                   4
#define HWIO_A2_DBG_FRAGn_PTR_INI(n)        \
        in_dword_masked(HWIO_A2_DBG_FRAGn_PTR_ADDR(n), HWIO_A2_DBG_FRAGn_PTR_RMSK)
#define HWIO_A2_DBG_FRAGn_PTR_INMI(n,mask)    \
        in_dword_masked(HWIO_A2_DBG_FRAGn_PTR_ADDR(n), mask)
#define HWIO_A2_DBG_FRAGn_PTR_FRAG_PTR_BMSK                                                 0xffffffff
#define HWIO_A2_DBG_FRAGn_PTR_FRAG_PTR_SHFT                                                        0x0

#define HWIO_A2_DBG_TRBLK_LENGTH_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020b60)
#define HWIO_A2_DBG_TRBLK_LENGTH_RMSK                                                          0x3ffff
#define HWIO_A2_DBG_TRBLK_LENGTH_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_LENGTH_ADDR, HWIO_A2_DBG_TRBLK_LENGTH_RMSK)
#define HWIO_A2_DBG_TRBLK_LENGTH_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_LENGTH_ADDR, m)
#define HWIO_A2_DBG_TRBLK_LENGTH_OUT(v)      \
        out_dword(HWIO_A2_DBG_TRBLK_LENGTH_ADDR,v)
#define HWIO_A2_DBG_TRBLK_LENGTH_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DBG_TRBLK_LENGTH_ADDR,m,v,HWIO_A2_DBG_TRBLK_LENGTH_IN)
#define HWIO_A2_DBG_TRBLK_LENGTH_LENGTH_BMSK                                                   0x3ffff
#define HWIO_A2_DBG_TRBLK_LENGTH_LENGTH_SHFT                                                       0x0

#define HWIO_A2_DBG_TRBLK_START_ADDR_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00020b64)
#define HWIO_A2_DBG_TRBLK_START_ADDR_RMSK                                                       0xffff
#define HWIO_A2_DBG_TRBLK_START_ADDR_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_START_ADDR_ADDR, HWIO_A2_DBG_TRBLK_START_ADDR_RMSK)
#define HWIO_A2_DBG_TRBLK_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_START_ADDR_ADDR, m)
#define HWIO_A2_DBG_TRBLK_START_ADDR_OUT(v)      \
        out_dword(HWIO_A2_DBG_TRBLK_START_ADDR_ADDR,v)
#define HWIO_A2_DBG_TRBLK_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DBG_TRBLK_START_ADDR_ADDR,m,v,HWIO_A2_DBG_TRBLK_START_ADDR_IN)
#define HWIO_A2_DBG_TRBLK_START_ADDR_START_ADDR_BMSK                                            0xffff
#define HWIO_A2_DBG_TRBLK_START_ADDR_START_ADDR_SHFT                                               0x0

#define HWIO_A2_DBG_TRBLK_SW_INFO0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00020b68)
#define HWIO_A2_DBG_TRBLK_SW_INFO0_RMSK                                                     0xffffffff
#define HWIO_A2_DBG_TRBLK_SW_INFO0_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_SW_INFO0_ADDR, HWIO_A2_DBG_TRBLK_SW_INFO0_RMSK)
#define HWIO_A2_DBG_TRBLK_SW_INFO0_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_SW_INFO0_ADDR, m)
#define HWIO_A2_DBG_TRBLK_SW_INFO0_OUT(v)      \
        out_dword(HWIO_A2_DBG_TRBLK_SW_INFO0_ADDR,v)
#define HWIO_A2_DBG_TRBLK_SW_INFO0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DBG_TRBLK_SW_INFO0_ADDR,m,v,HWIO_A2_DBG_TRBLK_SW_INFO0_IN)
#define HWIO_A2_DBG_TRBLK_SW_INFO0_DEC_SW_CFG_DATA0_BMSK                                    0xffffffff
#define HWIO_A2_DBG_TRBLK_SW_INFO0_DEC_SW_CFG_DATA0_SHFT                                           0x0

#define HWIO_A2_DBG_TRBLK_SW_INFO1_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00020b6c)
#define HWIO_A2_DBG_TRBLK_SW_INFO1_RMSK                                                     0xffffffff
#define HWIO_A2_DBG_TRBLK_SW_INFO1_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_SW_INFO1_ADDR, HWIO_A2_DBG_TRBLK_SW_INFO1_RMSK)
#define HWIO_A2_DBG_TRBLK_SW_INFO1_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_SW_INFO1_ADDR, m)
#define HWIO_A2_DBG_TRBLK_SW_INFO1_OUT(v)      \
        out_dword(HWIO_A2_DBG_TRBLK_SW_INFO1_ADDR,v)
#define HWIO_A2_DBG_TRBLK_SW_INFO1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DBG_TRBLK_SW_INFO1_ADDR,m,v,HWIO_A2_DBG_TRBLK_SW_INFO1_IN)
#define HWIO_A2_DBG_TRBLK_SW_INFO1_DEC_SW_CFG_DATA1_BMSK                                    0xffffffff
#define HWIO_A2_DBG_TRBLK_SW_INFO1_DEC_SW_CFG_DATA1_SHFT                                           0x0

#define HWIO_A2_DBG_TRBLK_TRIGGER_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00020b70)
#define HWIO_A2_DBG_TRBLK_TRIGGER_RMSK                                                             0x1
#define HWIO_A2_DBG_TRBLK_TRIGGER_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_TRIGGER_ADDR, HWIO_A2_DBG_TRBLK_TRIGGER_RMSK)
#define HWIO_A2_DBG_TRBLK_TRIGGER_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_TRIGGER_ADDR, m)
#define HWIO_A2_DBG_TRBLK_TRIGGER_OUT(v)      \
        out_dword(HWIO_A2_DBG_TRBLK_TRIGGER_ADDR,v)
#define HWIO_A2_DBG_TRBLK_TRIGGER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_DBG_TRBLK_TRIGGER_ADDR,m,v,HWIO_A2_DBG_TRBLK_TRIGGER_IN)
#define HWIO_A2_DBG_TRBLK_TRIGGER_TRIGGER_BMSK                                                     0x1
#define HWIO_A2_DBG_TRBLK_TRIGGER_TRIGGER_SHFT                                                     0x0

#define HWIO_A2_DBG_TRBLK_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020b74)
#define HWIO_A2_DBG_TRBLK_STATUS_RMSK                                                              0x1
#define HWIO_A2_DBG_TRBLK_STATUS_IN          \
        in_dword_masked(HWIO_A2_DBG_TRBLK_STATUS_ADDR, HWIO_A2_DBG_TRBLK_STATUS_RMSK)
#define HWIO_A2_DBG_TRBLK_STATUS_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TRBLK_STATUS_ADDR, m)
#define HWIO_A2_DBG_TRBLK_STATUS_BUSY_BMSK                                                         0x1
#define HWIO_A2_DBG_TRBLK_STATUS_BUSY_SHFT                                                         0x0

#define HWIO_A2_DBG_STRM_ID_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b80)
#define HWIO_A2_DBG_STRM_ID_RMSK                                                                0x3fff
#define HWIO_A2_DBG_STRM_ID_IN          \
        in_dword_masked(HWIO_A2_DBG_STRM_ID_ADDR, HWIO_A2_DBG_STRM_ID_RMSK)
#define HWIO_A2_DBG_STRM_ID_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_STRM_ID_ADDR, m)
#define HWIO_A2_DBG_STRM_ID_STRM_CONTENT_BMSK                                                   0x3fe0
#define HWIO_A2_DBG_STRM_ID_STRM_CONTENT_SHFT                                                      0x5
#define HWIO_A2_DBG_STRM_ID_STRM_ID_BMSK                                                          0x1f
#define HWIO_A2_DBG_STRM_ID_STRM_ID_SHFT                                                           0x0

#define HWIO_A2_DBG_DMA_SRC_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b84)
#define HWIO_A2_DBG_DMA_SRC_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DMA_SRC_IN          \
        in_dword_masked(HWIO_A2_DBG_DMA_SRC_ADDR, HWIO_A2_DBG_DMA_SRC_RMSK)
#define HWIO_A2_DBG_DMA_SRC_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DMA_SRC_ADDR, m)
#define HWIO_A2_DBG_DMA_SRC_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DMA_SRC_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_DMA_DST_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b8c)
#define HWIO_A2_DBG_DMA_DST_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DMA_DST_IN          \
        in_dword_masked(HWIO_A2_DBG_DMA_DST_ADDR, HWIO_A2_DBG_DMA_DST_RMSK)
#define HWIO_A2_DBG_DMA_DST_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DMA_DST_ADDR, m)
#define HWIO_A2_DBG_DMA_DST_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DMA_DST_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_DMA_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b90)
#define HWIO_A2_DBG_DMA_CTL_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DMA_CTL_IN          \
        in_dword_masked(HWIO_A2_DBG_DMA_CTL_ADDR, HWIO_A2_DBG_DMA_CTL_RMSK)
#define HWIO_A2_DBG_DMA_CTL_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DMA_CTL_ADDR, m)
#define HWIO_A2_DBG_DMA_CTL_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DMA_CTL_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_TASK_FETCHER_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020b94)
#define HWIO_A2_DBG_TASK_FETCHER_RMSK                                                       0xffffffff
#define HWIO_A2_DBG_TASK_FETCHER_IN          \
        in_dword_masked(HWIO_A2_DBG_TASK_FETCHER_ADDR, HWIO_A2_DBG_TASK_FETCHER_RMSK)
#define HWIO_A2_DBG_TASK_FETCHER_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_TASK_FETCHER_ADDR, m)
#define HWIO_A2_DBG_TASK_FETCHER_DBG_DATA_BMSK                                              0xffffffff
#define HWIO_A2_DBG_TASK_FETCHER_DBG_DATA_SHFT                                                     0x0

#define HWIO_A2_DBG_DL0_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b98)
#define HWIO_A2_DBG_DL0_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DL0_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_DL0_BAM_ADDR, HWIO_A2_DBG_DL0_BAM_RMSK)
#define HWIO_A2_DBG_DL0_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DL0_BAM_ADDR, m)
#define HWIO_A2_DBG_DL0_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DL0_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_DL1_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020b9c)
#define HWIO_A2_DBG_DL1_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DL1_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_DL1_BAM_ADDR, HWIO_A2_DBG_DL1_BAM_RMSK)
#define HWIO_A2_DBG_DL1_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DL1_BAM_ADDR, m)
#define HWIO_A2_DBG_DL1_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DL1_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_DL2_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020ba0)
#define HWIO_A2_DBG_DL2_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_DL2_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_DL2_BAM_ADDR, HWIO_A2_DBG_DL2_BAM_RMSK)
#define HWIO_A2_DBG_DL2_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DL2_BAM_ADDR, m)
#define HWIO_A2_DBG_DL2_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_DL2_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_UL0_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020ba4)
#define HWIO_A2_DBG_UL0_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_UL0_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_UL0_BAM_ADDR, HWIO_A2_DBG_UL0_BAM_RMSK)
#define HWIO_A2_DBG_UL0_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_UL0_BAM_ADDR, m)
#define HWIO_A2_DBG_UL0_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_UL0_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_UL1_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020ba8)
#define HWIO_A2_DBG_UL1_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_UL1_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_UL1_BAM_ADDR, HWIO_A2_DBG_UL1_BAM_RMSK)
#define HWIO_A2_DBG_UL1_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_UL1_BAM_ADDR, m)
#define HWIO_A2_DBG_UL1_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_UL1_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_UL2_BAM_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020bac)
#define HWIO_A2_DBG_UL2_BAM_RMSK                                                            0xffffffff
#define HWIO_A2_DBG_UL2_BAM_IN          \
        in_dword_masked(HWIO_A2_DBG_UL2_BAM_ADDR, HWIO_A2_DBG_UL2_BAM_RMSK)
#define HWIO_A2_DBG_UL2_BAM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_UL2_BAM_ADDR, m)
#define HWIO_A2_DBG_UL2_BAM_DBG_DATA_BMSK                                                   0xffffffff
#define HWIO_A2_DBG_UL2_BAM_DBG_DATA_SHFT                                                          0x0

#define HWIO_A2_DBG_FRM_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00020bb0)
#define HWIO_A2_DBG_FRM_RMSK                                                                0xffffffff
#define HWIO_A2_DBG_FRM_IN          \
        in_dword_masked(HWIO_A2_DBG_FRM_ADDR, HWIO_A2_DBG_FRM_RMSK)
#define HWIO_A2_DBG_FRM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_FRM_ADDR, m)
#define HWIO_A2_DBG_FRM_DBG_DATA_BMSK                                                       0xffffffff
#define HWIO_A2_DBG_FRM_DBG_DATA_SHFT                                                              0x0

#define HWIO_A2_DBG_DFRM_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bb4)
#define HWIO_A2_DBG_DFRM_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_DFRM_IN          \
        in_dword_masked(HWIO_A2_DBG_DFRM_ADDR, HWIO_A2_DBG_DFRM_RMSK)
#define HWIO_A2_DBG_DFRM_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_DFRM_ADDR, m)
#define HWIO_A2_DBG_DFRM_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_DFRM_DBG_DATA_SHFT                                                             0x0

#define HWIO_A2_DBG_CIPH_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bb8)
#define HWIO_A2_DBG_CIPH_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_CIPH_IN          \
        in_dword_masked(HWIO_A2_DBG_CIPH_ADDR, HWIO_A2_DBG_CIPH_RMSK)
#define HWIO_A2_DBG_CIPH_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_CIPH_ADDR, m)
#define HWIO_A2_DBG_CIPH_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_CIPH_DBG_DATA_SHFT                                                             0x0

#define HWIO_A2_DBG_IPF_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00020bbc)
#define HWIO_A2_DBG_IPF_RMSK                                                                0xffffffff
#define HWIO_A2_DBG_IPF_IN          \
        in_dword_masked(HWIO_A2_DBG_IPF_ADDR, HWIO_A2_DBG_IPF_RMSK)
#define HWIO_A2_DBG_IPF_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_IPF_ADDR, m)
#define HWIO_A2_DBG_IPF_DBG_DATA_BMSK                                                       0xffffffff
#define HWIO_A2_DBG_IPF_DBG_DATA_SHFT                                                              0x0

#define HWIO_A2_DBG_MIU0_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bc0)
#define HWIO_A2_DBG_MIU0_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_MIU0_IN          \
        in_dword_masked(HWIO_A2_DBG_MIU0_ADDR, HWIO_A2_DBG_MIU0_RMSK)
#define HWIO_A2_DBG_MIU0_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_MIU0_ADDR, m)
#define HWIO_A2_DBG_MIU0_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_MIU0_DBG_DATA_SHFT                                                             0x0

#define HWIO_A2_DBG_MIU1_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bc4)
#define HWIO_A2_DBG_MIU1_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_MIU1_IN          \
        in_dword_masked(HWIO_A2_DBG_MIU1_ADDR, HWIO_A2_DBG_MIU1_RMSK)
#define HWIO_A2_DBG_MIU1_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_MIU1_ADDR, m)
#define HWIO_A2_DBG_MIU1_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_MIU1_DBG_DATA_SHFT                                                             0x0

#define HWIO_A2_DBG_MIU2_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bc8)
#define HWIO_A2_DBG_MIU2_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_MIU2_IN          \
        in_dword_masked(HWIO_A2_DBG_MIU2_ADDR, HWIO_A2_DBG_MIU2_RMSK)
#define HWIO_A2_DBG_MIU2_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_MIU2_ADDR, m)
#define HWIO_A2_DBG_MIU2_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_MIU2_DBG_DATA_SHFT                                                             0x0

#define HWIO_A2_DBG_MIU3_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020bcc)
#define HWIO_A2_DBG_MIU3_RMSK                                                               0xffffffff
#define HWIO_A2_DBG_MIU3_IN          \
        in_dword_masked(HWIO_A2_DBG_MIU3_ADDR, HWIO_A2_DBG_MIU3_RMSK)
#define HWIO_A2_DBG_MIU3_INM(m)      \
        in_dword_masked(HWIO_A2_DBG_MIU3_ADDR, m)
#define HWIO_A2_DBG_MIU3_DBG_DATA_BMSK                                                      0xffffffff
#define HWIO_A2_DBG_MIU3_DBG_DATA_SHFT                                                             0x0

#define HWIO_DBG_RESET_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x00020c00)
#define HWIO_DBG_RESET_RMSK                                                                        0x1
#define HWIO_DBG_RESET_OUT(v)      \
        out_dword(HWIO_DBG_RESET_ADDR,v)
#define HWIO_DBG_RESET_SW_RESET_BMSK                                                               0x1
#define HWIO_DBG_RESET_SW_RESET_SHFT                                                               0x0

#define HWIO_DBG_ENABLE_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00020c04)
#define HWIO_DBG_ENABLE_RMSK                                                                       0x1
#define HWIO_DBG_ENABLE_IN          \
        in_dword_masked(HWIO_DBG_ENABLE_ADDR, HWIO_DBG_ENABLE_RMSK)
#define HWIO_DBG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_DBG_ENABLE_ADDR, m)
#define HWIO_DBG_ENABLE_OUT(v)      \
        out_dword(HWIO_DBG_ENABLE_ADDR,v)
#define HWIO_DBG_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ENABLE_ADDR,m,v,HWIO_DBG_ENABLE_IN)
#define HWIO_DBG_ENABLE_DBG_EN_BMSK                                                                0x1
#define HWIO_DBG_ENABLE_DBG_EN_SHFT                                                                0x0

#define HWIO_DBG_MUX_MASK_REQ_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020c08)
#define HWIO_DBG_MUX_MASK_REQ_RMSK                                                                 0x1
#define HWIO_DBG_MUX_MASK_REQ_OUT(v)      \
        out_dword(HWIO_DBG_MUX_MASK_REQ_ADDR,v)
#define HWIO_DBG_MUX_MASK_REQ_REQ_BMSK                                                             0x1
#define HWIO_DBG_MUX_MASK_REQ_REQ_SHFT                                                             0x0

#define HWIO_DBG_MUX_MASK_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00020c0c)
#define HWIO_DBG_MUX_MASK_RMSK                                                              0x3fffffff
#define HWIO_DBG_MUX_MASK_IN          \
        in_dword_masked(HWIO_DBG_MUX_MASK_ADDR, HWIO_DBG_MUX_MASK_RMSK)
#define HWIO_DBG_MUX_MASK_INM(m)      \
        in_dword_masked(HWIO_DBG_MUX_MASK_ADDR, m)
#define HWIO_DBG_MUX_MASK_OUT(v)      \
        out_dword(HWIO_DBG_MUX_MASK_ADDR,v)
#define HWIO_DBG_MUX_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_MUX_MASK_ADDR,m,v,HWIO_DBG_MUX_MASK_IN)
#define HWIO_DBG_MUX_MASK_VALUE_BMSK                                                        0x3fffffe0
#define HWIO_DBG_MUX_MASK_VALUE_SHFT                                                               0x5
#define HWIO_DBG_MUX_MASK_SEL_BMSK                                                                0x1f
#define HWIO_DBG_MUX_MASK_SEL_SHFT                                                                 0x0

#define HWIO_DBG_ERR_IRQ_MASK0_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c10)
#define HWIO_DBG_ERR_IRQ_MASK0_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK0_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK0_ADDR, HWIO_DBG_ERR_IRQ_MASK0_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK0_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK0_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK0_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK0_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK0_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK0_IN)
#define HWIO_DBG_ERR_IRQ_MASK0_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK0_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK1_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c14)
#define HWIO_DBG_ERR_IRQ_MASK1_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK1_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK1_ADDR, HWIO_DBG_ERR_IRQ_MASK1_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK1_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK1_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK1_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK1_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK1_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK1_IN)
#define HWIO_DBG_ERR_IRQ_MASK1_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK1_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK2_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c18)
#define HWIO_DBG_ERR_IRQ_MASK2_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK2_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK2_ADDR, HWIO_DBG_ERR_IRQ_MASK2_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK2_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK2_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK2_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK2_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK2_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK2_IN)
#define HWIO_DBG_ERR_IRQ_MASK2_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK2_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK3_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c1c)
#define HWIO_DBG_ERR_IRQ_MASK3_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK3_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK3_ADDR, HWIO_DBG_ERR_IRQ_MASK3_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK3_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK3_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK3_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK3_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK3_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK3_IN)
#define HWIO_DBG_ERR_IRQ_MASK3_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK3_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK4_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c20)
#define HWIO_DBG_ERR_IRQ_MASK4_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK4_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK4_ADDR, HWIO_DBG_ERR_IRQ_MASK4_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK4_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK4_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK4_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK4_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK4_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK4_IN)
#define HWIO_DBG_ERR_IRQ_MASK4_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK4_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK5_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c24)
#define HWIO_DBG_ERR_IRQ_MASK5_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK5_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK5_ADDR, HWIO_DBG_ERR_IRQ_MASK5_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK5_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK5_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK5_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK5_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK5_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK5_IN)
#define HWIO_DBG_ERR_IRQ_MASK5_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK5_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK6_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c28)
#define HWIO_DBG_ERR_IRQ_MASK6_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK6_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK6_ADDR, HWIO_DBG_ERR_IRQ_MASK6_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK6_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK6_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK6_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK6_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK6_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK6_IN)
#define HWIO_DBG_ERR_IRQ_MASK6_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK6_MASK_SHFT                                                           0x0

#define HWIO_DBG_ERR_IRQ_MASK7_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c2c)
#define HWIO_DBG_ERR_IRQ_MASK7_RMSK                                                         0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK7_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK7_ADDR, HWIO_DBG_ERR_IRQ_MASK7_RMSK)
#define HWIO_DBG_ERR_IRQ_MASK7_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_MASK7_ADDR, m)
#define HWIO_DBG_ERR_IRQ_MASK7_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_MASK7_ADDR,v)
#define HWIO_DBG_ERR_IRQ_MASK7_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_MASK7_ADDR,m,v,HWIO_DBG_ERR_IRQ_MASK7_IN)
#define HWIO_DBG_ERR_IRQ_MASK7_MASK_BMSK                                                    0xffffffff
#define HWIO_DBG_ERR_IRQ_MASK7_MASK_SHFT                                                           0x0

#define HWIO_DBG_START_ADDR_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020c30)
#define HWIO_DBG_START_ADDR_RMSK                                                            0xfffffffc
#define HWIO_DBG_START_ADDR_IN          \
        in_dword_masked(HWIO_DBG_START_ADDR_ADDR, HWIO_DBG_START_ADDR_RMSK)
#define HWIO_DBG_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_DBG_START_ADDR_ADDR, m)
#define HWIO_DBG_START_ADDR_OUT(v)      \
        out_dword(HWIO_DBG_START_ADDR_ADDR,v)
#define HWIO_DBG_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_START_ADDR_ADDR,m,v,HWIO_DBG_START_ADDR_IN)
#define HWIO_DBG_START_ADDR_START_ADDR_BMSK                                                 0xfffffffc
#define HWIO_DBG_START_ADDR_START_ADDR_SHFT                                                        0x2

#define HWIO_DBG_EXT_MEM_CNT_VAL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020c34)
#define HWIO_DBG_EXT_MEM_CNT_VAL_RMSK                                                            0x3ff
#define HWIO_DBG_EXT_MEM_CNT_VAL_IN          \
        in_dword_masked(HWIO_DBG_EXT_MEM_CNT_VAL_ADDR, HWIO_DBG_EXT_MEM_CNT_VAL_RMSK)
#define HWIO_DBG_EXT_MEM_CNT_VAL_INM(m)      \
        in_dword_masked(HWIO_DBG_EXT_MEM_CNT_VAL_ADDR, m)
#define HWIO_DBG_EXT_MEM_CNT_VAL_OUT(v)      \
        out_dword(HWIO_DBG_EXT_MEM_CNT_VAL_ADDR,v)
#define HWIO_DBG_EXT_MEM_CNT_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_EXT_MEM_CNT_VAL_ADDR,m,v,HWIO_DBG_EXT_MEM_CNT_VAL_IN)
#define HWIO_DBG_EXT_MEM_CNT_VAL_CNT_VAL_BMSK                                                    0x3ff
#define HWIO_DBG_EXT_MEM_CNT_VAL_CNT_VAL_SHFT                                                      0x0

#define HWIO_DBG_DATA_DST_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00020c38)
#define HWIO_DBG_DATA_DST_RMSK                                                                     0x1
#define HWIO_DBG_DATA_DST_IN          \
        in_dword_masked(HWIO_DBG_DATA_DST_ADDR, HWIO_DBG_DATA_DST_RMSK)
#define HWIO_DBG_DATA_DST_INM(m)      \
        in_dword_masked(HWIO_DBG_DATA_DST_ADDR, m)
#define HWIO_DBG_DATA_DST_OUT(v)      \
        out_dword(HWIO_DBG_DATA_DST_ADDR,v)
#define HWIO_DBG_DATA_DST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_DATA_DST_ADDR,m,v,HWIO_DBG_DATA_DST_IN)
#define HWIO_DBG_DATA_DST_DST_BMSK                                                                 0x1
#define HWIO_DBG_DATA_DST_DST_SHFT                                                                 0x0

#define HWIO_DBG_DBG_REG_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00020c3c)
#define HWIO_DBG_DBG_REG_RMSK                                                               0xffffffff
#define HWIO_DBG_DBG_REG_IN          \
        in_dword_masked(HWIO_DBG_DBG_REG_ADDR, HWIO_DBG_DBG_REG_RMSK)
#define HWIO_DBG_DBG_REG_INM(m)      \
        in_dword_masked(HWIO_DBG_DBG_REG_ADDR, m)
#define HWIO_DBG_DBG_REG_OUT(v)      \
        out_dword(HWIO_DBG_DBG_REG_ADDR,v)
#define HWIO_DBG_DBG_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_DBG_REG_ADDR,m,v,HWIO_DBG_DBG_REG_IN)
#define HWIO_DBG_DBG_REG_REQ_BMSK                                                           0xffffffff
#define HWIO_DBG_DBG_REG_REQ_SHFT                                                                  0x0

#define HWIO_DBG_SHRD_START_ADDR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020c40)
#define HWIO_DBG_SHRD_START_ADDR_RMSK                                                            0xfff
#define HWIO_DBG_SHRD_START_ADDR_IN          \
        in_dword_masked(HWIO_DBG_SHRD_START_ADDR_ADDR, HWIO_DBG_SHRD_START_ADDR_RMSK)
#define HWIO_DBG_SHRD_START_ADDR_INM(m)      \
        in_dword_masked(HWIO_DBG_SHRD_START_ADDR_ADDR, m)
#define HWIO_DBG_SHRD_START_ADDR_OUT(v)      \
        out_dword(HWIO_DBG_SHRD_START_ADDR_ADDR,v)
#define HWIO_DBG_SHRD_START_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_SHRD_START_ADDR_ADDR,m,v,HWIO_DBG_SHRD_START_ADDR_IN)
#define HWIO_DBG_SHRD_START_ADDR_START_ADDR_BMSK                                                 0xfff
#define HWIO_DBG_SHRD_START_ADDR_START_ADDR_SHFT                                                   0x0

#define HWIO_DBG_SHRD_END_ADDR_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00020c44)
#define HWIO_DBG_SHRD_END_ADDR_RMSK                                                              0xfff
#define HWIO_DBG_SHRD_END_ADDR_IN          \
        in_dword_masked(HWIO_DBG_SHRD_END_ADDR_ADDR, HWIO_DBG_SHRD_END_ADDR_RMSK)
#define HWIO_DBG_SHRD_END_ADDR_INM(m)      \
        in_dword_masked(HWIO_DBG_SHRD_END_ADDR_ADDR, m)
#define HWIO_DBG_SHRD_END_ADDR_OUT(v)      \
        out_dword(HWIO_DBG_SHRD_END_ADDR_ADDR,v)
#define HWIO_DBG_SHRD_END_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_SHRD_END_ADDR_ADDR,m,v,HWIO_DBG_SHRD_END_ADDR_IN)
#define HWIO_DBG_SHRD_END_ADDR_END_ADDR_BMSK                                                     0xfff
#define HWIO_DBG_SHRD_END_ADDR_END_ADDR_SHFT                                                       0x0

#define HWIO_DBG_ERR_IRQ_EN0_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020c48)
#define HWIO_DBG_ERR_IRQ_EN0_RMSK                                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_EN0_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN0_ADDR, HWIO_DBG_ERR_IRQ_EN0_RMSK)
#define HWIO_DBG_ERR_IRQ_EN0_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN0_ADDR, m)
#define HWIO_DBG_ERR_IRQ_EN0_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_EN0_ADDR,v)
#define HWIO_DBG_ERR_IRQ_EN0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_EN0_ADDR,m,v,HWIO_DBG_ERR_IRQ_EN0_IN)
#define HWIO_DBG_ERR_IRQ_EN0_IRQ_EN0_BMSK                                                   0xffffffff
#define HWIO_DBG_ERR_IRQ_EN0_IRQ_EN0_SHFT                                                          0x0

#define HWIO_DBG_ERR_IRQ_EN1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020c4c)
#define HWIO_DBG_ERR_IRQ_EN1_RMSK                                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_EN1_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN1_ADDR, HWIO_DBG_ERR_IRQ_EN1_RMSK)
#define HWIO_DBG_ERR_IRQ_EN1_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN1_ADDR, m)
#define HWIO_DBG_ERR_IRQ_EN1_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_EN1_ADDR,v)
#define HWIO_DBG_ERR_IRQ_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_EN1_ADDR,m,v,HWIO_DBG_ERR_IRQ_EN1_IN)
#define HWIO_DBG_ERR_IRQ_EN1_IRQ_EN1_BMSK                                                   0xffffffff
#define HWIO_DBG_ERR_IRQ_EN1_IRQ_EN1_SHFT                                                          0x0

#define HWIO_DBG_ERR_IRQ_EN2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020c50)
#define HWIO_DBG_ERR_IRQ_EN2_RMSK                                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_EN2_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN2_ADDR, HWIO_DBG_ERR_IRQ_EN2_RMSK)
#define HWIO_DBG_ERR_IRQ_EN2_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_EN2_ADDR, m)
#define HWIO_DBG_ERR_IRQ_EN2_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_EN2_ADDR,v)
#define HWIO_DBG_ERR_IRQ_EN2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_EN2_ADDR,m,v,HWIO_DBG_ERR_IRQ_EN2_IN)
#define HWIO_DBG_ERR_IRQ_EN2_IRQ_EN2_BMSK                                                   0xffffffff
#define HWIO_DBG_ERR_IRQ_EN2_IRQ_EN2_SHFT                                                          0x0

#define HWIO_DBG_ERR_IRQ_CLR0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020c54)
#define HWIO_DBG_ERR_IRQ_CLR0_RMSK                                                          0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR0_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR0_ADDR, HWIO_DBG_ERR_IRQ_CLR0_RMSK)
#define HWIO_DBG_ERR_IRQ_CLR0_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR0_ADDR, m)
#define HWIO_DBG_ERR_IRQ_CLR0_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_CLR0_ADDR,v)
#define HWIO_DBG_ERR_IRQ_CLR0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_CLR0_ADDR,m,v,HWIO_DBG_ERR_IRQ_CLR0_IN)
#define HWIO_DBG_ERR_IRQ_CLR0_IRQ_CLR0_BMSK                                                 0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR0_IRQ_CLR0_SHFT                                                        0x0

#define HWIO_DBG_ERR_IRQ_CLR1_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020c58)
#define HWIO_DBG_ERR_IRQ_CLR1_RMSK                                                          0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR1_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR1_ADDR, HWIO_DBG_ERR_IRQ_CLR1_RMSK)
#define HWIO_DBG_ERR_IRQ_CLR1_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR1_ADDR, m)
#define HWIO_DBG_ERR_IRQ_CLR1_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_CLR1_ADDR,v)
#define HWIO_DBG_ERR_IRQ_CLR1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_CLR1_ADDR,m,v,HWIO_DBG_ERR_IRQ_CLR1_IN)
#define HWIO_DBG_ERR_IRQ_CLR1_IRQ_CLR1_BMSK                                                 0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR1_IRQ_CLR1_SHFT                                                        0x0

#define HWIO_DBG_ERR_IRQ_CLR2_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00020c5c)
#define HWIO_DBG_ERR_IRQ_CLR2_RMSK                                                          0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR2_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR2_ADDR, HWIO_DBG_ERR_IRQ_CLR2_RMSK)
#define HWIO_DBG_ERR_IRQ_CLR2_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_CLR2_ADDR, m)
#define HWIO_DBG_ERR_IRQ_CLR2_OUT(v)      \
        out_dword(HWIO_DBG_ERR_IRQ_CLR2_ADDR,v)
#define HWIO_DBG_ERR_IRQ_CLR2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_ERR_IRQ_CLR2_ADDR,m,v,HWIO_DBG_ERR_IRQ_CLR2_IN)
#define HWIO_DBG_ERR_IRQ_CLR2_IRQ_CLR2_BMSK                                                 0xffffffff
#define HWIO_DBG_ERR_IRQ_CLR2_IRQ_CLR2_SHFT                                                        0x0

#define HWIO_DBG_ERR_IRQ_STATUS0_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020c60)
#define HWIO_DBG_ERR_IRQ_STATUS0_RMSK                                                       0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS0_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS0_ADDR, HWIO_DBG_ERR_IRQ_STATUS0_RMSK)
#define HWIO_DBG_ERR_IRQ_STATUS0_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS0_ADDR, m)
#define HWIO_DBG_ERR_IRQ_STATUS0_IRQ_STATUS0_BMSK                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS0_IRQ_STATUS0_SHFT                                                  0x0

#define HWIO_DBG_ERR_IRQ_STATUS1_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020c64)
#define HWIO_DBG_ERR_IRQ_STATUS1_RMSK                                                       0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS1_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS1_ADDR, HWIO_DBG_ERR_IRQ_STATUS1_RMSK)
#define HWIO_DBG_ERR_IRQ_STATUS1_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS1_ADDR, m)
#define HWIO_DBG_ERR_IRQ_STATUS1_IRQ_STATUS1_BMSK                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS1_IRQ_STATUS1_SHFT                                                  0x0

#define HWIO_DBG_ERR_IRQ_STATUS2_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00020c68)
#define HWIO_DBG_ERR_IRQ_STATUS2_RMSK                                                       0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS2_IN          \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS2_ADDR, HWIO_DBG_ERR_IRQ_STATUS2_RMSK)
#define HWIO_DBG_ERR_IRQ_STATUS2_INM(m)      \
        in_dword_masked(HWIO_DBG_ERR_IRQ_STATUS2_ADDR, m)
#define HWIO_DBG_ERR_IRQ_STATUS2_IRQ_STATUS2_BMSK                                           0xffffffff
#define HWIO_DBG_ERR_IRQ_STATUS2_IRQ_STATUS2_SHFT                                                  0x0

#define HWIO_DBG_MAX_OST_BURSTS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00020c6c)
#define HWIO_DBG_MAX_OST_BURSTS_RMSK                                                               0x7
#define HWIO_DBG_MAX_OST_BURSTS_IN          \
        in_dword_masked(HWIO_DBG_MAX_OST_BURSTS_ADDR, HWIO_DBG_MAX_OST_BURSTS_RMSK)
#define HWIO_DBG_MAX_OST_BURSTS_INM(m)      \
        in_dword_masked(HWIO_DBG_MAX_OST_BURSTS_ADDR, m)
#define HWIO_DBG_MAX_OST_BURSTS_OUT(v)      \
        out_dword(HWIO_DBG_MAX_OST_BURSTS_ADDR,v)
#define HWIO_DBG_MAX_OST_BURSTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_MAX_OST_BURSTS_ADDR,m,v,HWIO_DBG_MAX_OST_BURSTS_IN)
#define HWIO_DBG_MAX_OST_BURSTS_OST_BURSTS_BMSK                                                    0x7
#define HWIO_DBG_MAX_OST_BURSTS_OST_BURSTS_SHFT                                                    0x0

#define HWIO_DBG_DBG_CMD_REG_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00020c70)
#define HWIO_DBG_DBG_CMD_REG_RMSK                                                                  0x1
#define HWIO_DBG_DBG_CMD_REG_OUT(v)      \
        out_dword(HWIO_DBG_DBG_CMD_REG_ADDR,v)
#define HWIO_DBG_DBG_CMD_REG_CMD_REG_BMSK                                                          0x1
#define HWIO_DBG_DBG_CMD_REG_CMD_REG_SHFT                                                          0x0

#define HWIO_DBG_LOG_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00020c74)
#define HWIO_DBG_LOG_STATUS_RMSK                                                                   0x1
#define HWIO_DBG_LOG_STATUS_IN          \
        in_dword_masked(HWIO_DBG_LOG_STATUS_ADDR, HWIO_DBG_LOG_STATUS_RMSK)
#define HWIO_DBG_LOG_STATUS_INM(m)      \
        in_dword_masked(HWIO_DBG_LOG_STATUS_ADDR, m)
#define HWIO_DBG_LOG_STATUS_LOG_STATUS_BMSK                                                        0x1
#define HWIO_DBG_LOG_STATUS_LOG_STATUS_SHFT                                                        0x0

#define HWIO_DBG_PORT_MUX_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00020c78)
#define HWIO_DBG_PORT_MUX_RMSK                                                                     0x1
#define HWIO_DBG_PORT_MUX_IN          \
        in_dword_masked(HWIO_DBG_PORT_MUX_ADDR, HWIO_DBG_PORT_MUX_RMSK)
#define HWIO_DBG_PORT_MUX_INM(m)      \
        in_dword_masked(HWIO_DBG_PORT_MUX_ADDR, m)
#define HWIO_DBG_PORT_MUX_OUT(v)      \
        out_dword(HWIO_DBG_PORT_MUX_ADDR,v)
#define HWIO_DBG_PORT_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_PORT_MUX_ADDR,m,v,HWIO_DBG_PORT_MUX_IN)
#define HWIO_DBG_PORT_MUX_GRFC_SEL_BMSK                                                            0x1
#define HWIO_DBG_PORT_MUX_GRFC_SEL_SHFT                                                            0x0

#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0002100c)
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_RMSK                                                         0x1
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_IN          \
        in_dword_masked(HWIO_MTC_BRDG_MCDMA_RD_ENABLE_ADDR, HWIO_MTC_BRDG_MCDMA_RD_ENABLE_RMSK)
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_MCDMA_RD_ENABLE_ADDR, m)
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_OUT(v)      \
        out_dword(HWIO_MTC_BRDG_MCDMA_RD_ENABLE_ADDR,v)
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_BRDG_MCDMA_RD_ENABLE_ADDR,m,v,HWIO_MTC_BRDG_MCDMA_RD_ENABLE_IN)
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_EN_BMSK                                                      0x1
#define HWIO_MTC_BRDG_MCDMA_RD_ENABLE_EN_SHFT                                                      0x0

#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00021010)
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_RMSK                                                         0x1
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_IN          \
        in_dword_masked(HWIO_MTC_BRDG_MCDMA_WR_ENABLE_ADDR, HWIO_MTC_BRDG_MCDMA_WR_ENABLE_RMSK)
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_MCDMA_WR_ENABLE_ADDR, m)
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_OUT(v)      \
        out_dword(HWIO_MTC_BRDG_MCDMA_WR_ENABLE_ADDR,v)
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_BRDG_MCDMA_WR_ENABLE_ADDR,m,v,HWIO_MTC_BRDG_MCDMA_WR_ENABLE_IN)
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_EN_BMSK                                                      0x1
#define HWIO_MTC_BRDG_MCDMA_WR_ENABLE_EN_SHFT                                                      0x0

#define HWIO_MTC_BRDG_A2_RD_ENABLE_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00021014)
#define HWIO_MTC_BRDG_A2_RD_ENABLE_RMSK                                                            0x1
#define HWIO_MTC_BRDG_A2_RD_ENABLE_IN          \
        in_dword_masked(HWIO_MTC_BRDG_A2_RD_ENABLE_ADDR, HWIO_MTC_BRDG_A2_RD_ENABLE_RMSK)
#define HWIO_MTC_BRDG_A2_RD_ENABLE_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_A2_RD_ENABLE_ADDR, m)
#define HWIO_MTC_BRDG_A2_RD_ENABLE_OUT(v)      \
        out_dword(HWIO_MTC_BRDG_A2_RD_ENABLE_ADDR,v)
#define HWIO_MTC_BRDG_A2_RD_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_BRDG_A2_RD_ENABLE_ADDR,m,v,HWIO_MTC_BRDG_A2_RD_ENABLE_IN)
#define HWIO_MTC_BRDG_A2_RD_ENABLE_EN_BMSK                                                         0x1
#define HWIO_MTC_BRDG_A2_RD_ENABLE_EN_SHFT                                                         0x0

#define HWIO_MTC_BRDG_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00021000)
#define HWIO_MTC_BRDG_CTL_RMSK                                                                     0x3
#define HWIO_MTC_BRDG_CTL_IN          \
        in_dword_masked(HWIO_MTC_BRDG_CTL_ADDR, HWIO_MTC_BRDG_CTL_RMSK)
#define HWIO_MTC_BRDG_CTL_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_CTL_ADDR, m)
#define HWIO_MTC_BRDG_CTL_OUT(v)      \
        out_dword(HWIO_MTC_BRDG_CTL_ADDR,v)
#define HWIO_MTC_BRDG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_BRDG_CTL_ADDR,m,v,HWIO_MTC_BRDG_CTL_IN)
#define HWIO_MTC_BRDG_CTL_DIS_CGC_ON_XFER_EN_BMSK                                                  0x2
#define HWIO_MTC_BRDG_CTL_DIS_CGC_ON_XFER_EN_SHFT                                                  0x1
#define HWIO_MTC_BRDG_CTL_EN_DONE_EVENT_BMSK                                                       0x1
#define HWIO_MTC_BRDG_CTL_EN_DONE_EVENT_SHFT                                                       0x0

#define HWIO_MTC_BRDG_STATUS_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00021004)
#define HWIO_MTC_BRDG_STATUS_RMSK                                                                  0x7
#define HWIO_MTC_BRDG_STATUS_IN          \
        in_dword_masked(HWIO_MTC_BRDG_STATUS_ADDR, HWIO_MTC_BRDG_STATUS_RMSK)
#define HWIO_MTC_BRDG_STATUS_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_STATUS_ADDR, m)
#define HWIO_MTC_BRDG_STATUS_BRDG_STATUS_BMSK                                                      0x7
#define HWIO_MTC_BRDG_STATUS_BRDG_STATUS_SHFT                                                      0x0

#define HWIO_MTC_BRDG_CLEAR_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00021008)
#define HWIO_MTC_BRDG_CLEAR_RMSK                                                                   0x7
#define HWIO_MTC_BRDG_CLEAR_IN          \
        in_dword_masked(HWIO_MTC_BRDG_CLEAR_ADDR, HWIO_MTC_BRDG_CLEAR_RMSK)
#define HWIO_MTC_BRDG_CLEAR_INM(m)      \
        in_dword_masked(HWIO_MTC_BRDG_CLEAR_ADDR, m)
#define HWIO_MTC_BRDG_CLEAR_OUT(v)      \
        out_dword(HWIO_MTC_BRDG_CLEAR_ADDR,v)
#define HWIO_MTC_BRDG_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MTC_BRDG_CLEAR_ADDR,m,v,HWIO_MTC_BRDG_CLEAR_IN)
#define HWIO_MTC_BRDG_CLEAR_CLEAR_BMSK                                                             0x7
#define HWIO_MTC_BRDG_CLEAR_CLEAR_SHFT                                                             0x0

#define HWIO_A2_SHRD_MEM_BASE_MIN_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00022000)
#define HWIO_A2_SHRD_MEM_BASE_MIN_RMSK                                                      0xffffffff
#define HWIO_A2_SHRD_MEM_BASE_MIN_IN          \
        in_dword_masked(HWIO_A2_SHRD_MEM_BASE_MIN_ADDR, HWIO_A2_SHRD_MEM_BASE_MIN_RMSK)
#define HWIO_A2_SHRD_MEM_BASE_MIN_INM(m)      \
        in_dword_masked(HWIO_A2_SHRD_MEM_BASE_MIN_ADDR, m)
#define HWIO_A2_SHRD_MEM_BASE_MIN_OUT(v)      \
        out_dword(HWIO_A2_SHRD_MEM_BASE_MIN_ADDR,v)
#define HWIO_A2_SHRD_MEM_BASE_MIN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_SHRD_MEM_BASE_MIN_ADDR,m,v,HWIO_A2_SHRD_MEM_BASE_MIN_IN)
#define HWIO_A2_SHRD_MEM_BASE_MIN_DATA_BMSK                                                 0xffffffff
#define HWIO_A2_SHRD_MEM_BASE_MIN_DATA_SHFT                                                        0x0

#define HWIO_A2_SHRD_MEM_BASE_MAX_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x0002367c)
#define HWIO_A2_SHRD_MEM_BASE_MAX_RMSK                                                      0xffffffff
#define HWIO_A2_SHRD_MEM_BASE_MAX_IN          \
        in_dword_masked(HWIO_A2_SHRD_MEM_BASE_MAX_ADDR, HWIO_A2_SHRD_MEM_BASE_MAX_RMSK)
#define HWIO_A2_SHRD_MEM_BASE_MAX_INM(m)      \
        in_dword_masked(HWIO_A2_SHRD_MEM_BASE_MAX_ADDR, m)
#define HWIO_A2_SHRD_MEM_BASE_MAX_OUT(v)      \
        out_dword(HWIO_A2_SHRD_MEM_BASE_MAX_ADDR,v)
#define HWIO_A2_SHRD_MEM_BASE_MAX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_A2_SHRD_MEM_BASE_MAX_ADDR,m,v,HWIO_A2_SHRD_MEM_BASE_MAX_IN)
#define HWIO_A2_SHRD_MEM_BASE_MAX_DATA_BMSK                                                 0xffffffff
#define HWIO_A2_SHRD_MEM_BASE_MAX_DATA_SHFT                                                        0x0

#define HWIO_MCDMA_TS_STATUS_WORD0_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00024000)
#define HWIO_MCDMA_TS_STATUS_WORD0_RMSK                                                     0xfff00000
#define HWIO_MCDMA_TS_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_STATUS_WORD0_ADDR, HWIO_MCDMA_TS_STATUS_WORD0_RMSK)
#define HWIO_MCDMA_TS_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_STATUS_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH0_BMSK                                        0x80000000
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH0_SHFT                                              0x1f
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH0_BMSK                                         0x40000000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH0_SHFT                                               0x1e
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH0_BMSK                                       0x20000000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH0_SHFT                                             0x1d
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH1_BMSK                                        0x10000000
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH1_SHFT                                              0x1c
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH1_BMSK                                          0x8000000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH1_SHFT                                               0x1b
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH1_BMSK                                        0x4000000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH1_SHFT                                             0x1a
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH2_BMSK                                         0x2000000
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH2_SHFT                                              0x19
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH2_BMSK                                          0x1000000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH2_SHFT                                               0x18
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH2_BMSK                                         0x800000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH2_SHFT                                             0x17
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH3_BMSK                                          0x400000
#define HWIO_MCDMA_TS_STATUS_WORD0_PE_READY_CH3_SHFT                                              0x16
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH3_BMSK                                           0x200000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ACK_CH3_SHFT                                               0x15
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH3_BMSK                                         0x100000
#define HWIO_MCDMA_TS_STATUS_WORD0_CMD_ERROR_CH3_SHFT                                             0x14

#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00024100)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_RMSK                                                   0xfc03ffff
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_VBUF_CFG_WORD0_ADDR, HWIO_MCDMA_TS_VBUF_CFG_WORD0_RMSK)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_VBUF_CFG_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_VBUF_CFG_WORD0_ADDR,v)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_VBUF_CFG_WORD0_ADDR,m,v,HWIO_MCDMA_TS_VBUF_CFG_WORD0_IN)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_OPCODE_BMSK                                            0xfc000000
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_OPCODE_SHFT                                                  0x1a
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_VBUF_SEL_BMSK                                             0x38000
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_VBUF_SEL_SHFT                                                 0xf
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_DATA_MODE_BMSK                                             0x6000
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_DATA_MODE_SHFT                                                0xd
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_Q_SIZE_BMSK                                                0x1e00
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_Q_SIZE_SHFT                                                   0x9
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_INIT_BANK_BMSK                                              0x1c0
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_INIT_BANK_SHFT                                                0x6
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_MAX_BANK_BMSK                                                0x38
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_MAX_BANK_SHFT                                                 0x3
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_MIN_BANK_BMSK                                                 0x7
#define HWIO_MCDMA_TS_VBUF_CFG_WORD0_MIN_BANK_SHFT                                                 0x0

#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00024104)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_RMSK                                                   0x1fffffff
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_IN          \
        in_dword_masked(HWIO_MCDMA_TS_VBUF_CFG_WORD1_ADDR, HWIO_MCDMA_TS_VBUF_CFG_WORD1_RMSK)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_VBUF_CFG_WORD1_ADDR, m)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_VBUF_CFG_WORD1_ADDR,v)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_VBUF_CFG_WORD1_ADDR,m,v,HWIO_MCDMA_TS_VBUF_CFG_WORD1_IN)
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_START_LINE_BMSK                                        0x1fff0000
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_START_LINE_SHFT                                              0x10
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_VBUF_LEN_BMSK                                              0xffff
#define HWIO_MCDMA_TS_VBUF_CFG_WORD1_VBUF_LEN_SHFT                                                 0x0

#define HWIO_MCDMA_TS_DMA_CH0_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024200)
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_RMSK                                                    0xfffe0fff
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD0_ADDR, HWIO_MCDMA_TS_DMA_CH0_WORD0_RMSK)
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH0_WORD0_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH0_WORD0_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH0_WORD0_IN)
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_OPCODE_BMSK                                             0xfc000000
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_OPCODE_SHFT                                                   0x1a
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_FMT_CONV_BMSK                                            0x3c00000
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_FMT_CONV_SHFT                                                 0x16
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_FMT_BIAS_BMSK                                             0x3e0000
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_FMT_BIAS_SHFT                                                 0x11
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_STRM_BMSK                                                0x800
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_STRM_SHFT                                                  0xb
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_MP_VBUF_SEL_BMSK                                             0x700
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_MP_VBUF_SEL_SHFT                                               0x8
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_MAX_OUTSTANDING_BMSK                                      0xe0
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_MAX_OUTSTANDING_SHFT                                       0x5
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_MAX_BURST_SIZE_BMSK                                       0x18
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_MAX_BURST_SIZE_SHFT                                        0x3
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EN_DMA_DONE_BMSK                                               0x4
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EN_DMA_DONE_SHFT                                               0x2
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_DMA_BUF_BMSK                                                   0x2
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_DMA_BUF_SHFT                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_RWB_BMSK                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH0_WORD0_EXT_RWB_SHFT                                                   0x0

#define HWIO_MCDMA_TS_DMA_CH0_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024204)
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_RMSK                                                    0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD1_ADDR, HWIO_MCDMA_TS_DMA_CH0_WORD1_RMSK)
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD1_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH0_WORD1_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH0_WORD1_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH0_WORD1_IN)
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_EXT_WORD_ADDR_BMSK                                      0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH0_WORD1_EXT_WORD_ADDR_SHFT                                             0x2

#define HWIO_MCDMA_TS_DMA_CH0_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024208)
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_RMSK                                                    0xffffffff
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD2_ADDR, HWIO_MCDMA_TS_DMA_CH0_WORD2_RMSK)
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH0_WORD2_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH0_WORD2_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH0_WORD2_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH0_WORD2_IN)
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_MP_QSIZE_ADDR_BMSK                                      0xffff0000
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_MP_QSIZE_ADDR_SHFT                                            0x10
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_EXT_BYTE_LENGTH_BMSK                                        0xffff
#define HWIO_MCDMA_TS_DMA_CH0_WORD2_EXT_BYTE_LENGTH_SHFT                                           0x0

#define HWIO_MCDMA_TS_DMA_CH1_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024300)
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_RMSK                                                    0xfffe0fff
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD0_ADDR, HWIO_MCDMA_TS_DMA_CH1_WORD0_RMSK)
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH1_WORD0_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH1_WORD0_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH1_WORD0_IN)
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_OPCODE_BMSK                                             0xfc000000
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_OPCODE_SHFT                                                   0x1a
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_FMT_CONV_BMSK                                            0x3c00000
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_FMT_CONV_SHFT                                                 0x16
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_FMT_BIAS_BMSK                                             0x3e0000
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_FMT_BIAS_SHFT                                                 0x11
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_STRM_BMSK                                                0x800
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_STRM_SHFT                                                  0xb
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_MP_VBUF_SEL_BMSK                                             0x700
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_MP_VBUF_SEL_SHFT                                               0x8
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_MAX_OUTSTANDING_BMSK                                      0xe0
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_MAX_OUTSTANDING_SHFT                                       0x5
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_MAX_BURST_SIZE_BMSK                                       0x18
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_MAX_BURST_SIZE_SHFT                                        0x3
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EN_DMA_DONE_BMSK                                               0x4
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EN_DMA_DONE_SHFT                                               0x2
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_DMA_BUF_BMSK                                                   0x2
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_DMA_BUF_SHFT                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_RWB_BMSK                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH1_WORD0_EXT_RWB_SHFT                                                   0x0

#define HWIO_MCDMA_TS_DMA_CH1_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024304)
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_RMSK                                                    0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD1_ADDR, HWIO_MCDMA_TS_DMA_CH1_WORD1_RMSK)
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD1_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH1_WORD1_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH1_WORD1_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH1_WORD1_IN)
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_EXT_WORD_ADDR_BMSK                                      0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH1_WORD1_EXT_WORD_ADDR_SHFT                                             0x2

#define HWIO_MCDMA_TS_DMA_CH1_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024308)
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_RMSK                                                    0xffffffff
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD2_ADDR, HWIO_MCDMA_TS_DMA_CH1_WORD2_RMSK)
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH1_WORD2_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH1_WORD2_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH1_WORD2_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH1_WORD2_IN)
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_MP_QSIZE_ADDR_BMSK                                      0xffff0000
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_MP_QSIZE_ADDR_SHFT                                            0x10
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_EXT_BYTE_LENGTH_BMSK                                        0xffff
#define HWIO_MCDMA_TS_DMA_CH1_WORD2_EXT_BYTE_LENGTH_SHFT                                           0x0

#define HWIO_MCDMA_TS_DMA_CH2_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024400)
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_RMSK                                                    0xfffe0fff
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD0_ADDR, HWIO_MCDMA_TS_DMA_CH2_WORD0_RMSK)
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH2_WORD0_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH2_WORD0_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH2_WORD0_IN)
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_OPCODE_BMSK                                             0xfc000000
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_OPCODE_SHFT                                                   0x1a
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_FMT_CONV_BMSK                                            0x3c00000
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_FMT_CONV_SHFT                                                 0x16
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_FMT_BIAS_BMSK                                             0x3e0000
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_FMT_BIAS_SHFT                                                 0x11
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_STRM_BMSK                                                0x800
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_STRM_SHFT                                                  0xb
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_MP_VBUF_SEL_BMSK                                             0x700
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_MP_VBUF_SEL_SHFT                                               0x8
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_MAX_OUTSTANDING_BMSK                                      0xe0
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_MAX_OUTSTANDING_SHFT                                       0x5
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_MAX_BURST_SIZE_BMSK                                       0x18
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_MAX_BURST_SIZE_SHFT                                        0x3
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EN_DMA_DONE_BMSK                                               0x4
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EN_DMA_DONE_SHFT                                               0x2
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_DMA_BUF_BMSK                                                   0x2
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_DMA_BUF_SHFT                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_RWB_BMSK                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH2_WORD0_EXT_RWB_SHFT                                                   0x0

#define HWIO_MCDMA_TS_DMA_CH2_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024404)
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_RMSK                                                    0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD1_ADDR, HWIO_MCDMA_TS_DMA_CH2_WORD1_RMSK)
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD1_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH2_WORD1_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH2_WORD1_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH2_WORD1_IN)
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_EXT_WORD_ADDR_BMSK                                      0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH2_WORD1_EXT_WORD_ADDR_SHFT                                             0x2

#define HWIO_MCDMA_TS_DMA_CH2_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024408)
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_RMSK                                                    0xffffffff
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD2_ADDR, HWIO_MCDMA_TS_DMA_CH2_WORD2_RMSK)
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH2_WORD2_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH2_WORD2_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH2_WORD2_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH2_WORD2_IN)
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_MP_QSIZE_ADDR_BMSK                                      0xffff0000
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_MP_QSIZE_ADDR_SHFT                                            0x10
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_EXT_BYTE_LENGTH_BMSK                                        0xffff
#define HWIO_MCDMA_TS_DMA_CH2_WORD2_EXT_BYTE_LENGTH_SHFT                                           0x0

#define HWIO_MCDMA_TS_DMA_CH3_WORD0_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024500)
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_RMSK                                                    0xfffe0fff
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD0_ADDR, HWIO_MCDMA_TS_DMA_CH3_WORD0_RMSK)
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD0_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH3_WORD0_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH3_WORD0_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH3_WORD0_IN)
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_OPCODE_BMSK                                             0xfc000000
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_OPCODE_SHFT                                                   0x1a
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_FMT_CONV_BMSK                                            0x3c00000
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_FMT_CONV_SHFT                                                 0x16
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_FMT_BIAS_BMSK                                             0x3e0000
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_FMT_BIAS_SHFT                                                 0x11
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_STRM_BMSK                                                0x800
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_STRM_SHFT                                                  0xb
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_MP_VBUF_SEL_BMSK                                             0x700
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_MP_VBUF_SEL_SHFT                                               0x8
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_MAX_OUTSTANDING_BMSK                                      0xe0
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_MAX_OUTSTANDING_SHFT                                       0x5
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_MAX_BURST_SIZE_BMSK                                       0x18
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_MAX_BURST_SIZE_SHFT                                        0x3
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EN_DMA_DONE_BMSK                                               0x4
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EN_DMA_DONE_SHFT                                               0x2
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_DMA_BUF_BMSK                                                   0x2
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_DMA_BUF_SHFT                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_RWB_BMSK                                                   0x1
#define HWIO_MCDMA_TS_DMA_CH3_WORD0_EXT_RWB_SHFT                                                   0x0

#define HWIO_MCDMA_TS_DMA_CH3_WORD1_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024504)
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_RMSK                                                    0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD1_ADDR, HWIO_MCDMA_TS_DMA_CH3_WORD1_RMSK)
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD1_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH3_WORD1_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH3_WORD1_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH3_WORD1_IN)
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_EXT_WORD_ADDR_BMSK                                      0xfffffffc
#define HWIO_MCDMA_TS_DMA_CH3_WORD1_EXT_WORD_ADDR_SHFT                                             0x2

#define HWIO_MCDMA_TS_DMA_CH3_WORD2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00024508)
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_RMSK                                                    0xffffffff
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_IN          \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD2_ADDR, HWIO_MCDMA_TS_DMA_CH3_WORD2_RMSK)
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_INM(m)      \
        in_dword_masked(HWIO_MCDMA_TS_DMA_CH3_WORD2_ADDR, m)
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_OUT(v)      \
        out_dword(HWIO_MCDMA_TS_DMA_CH3_WORD2_ADDR,v)
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_MCDMA_TS_DMA_CH3_WORD2_ADDR,m,v,HWIO_MCDMA_TS_DMA_CH3_WORD2_IN)
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_MP_QSIZE_ADDR_BMSK                                      0xffff0000
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_MP_QSIZE_ADDR_SHFT                                            0x10
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_EXT_BYTE_LENGTH_BMSK                                        0xffff
#define HWIO_MCDMA_TS_DMA_CH3_WORD2_EXT_BYTE_LENGTH_SHFT                                           0x0

#define HWIO_DBG_STATUS_WORD0_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00024800)
#define HWIO_DBG_STATUS_WORD0_RMSK                                                          0xe0000000
#define HWIO_DBG_STATUS_WORD0_IN          \
        in_dword_masked(HWIO_DBG_STATUS_WORD0_ADDR, HWIO_DBG_STATUS_WORD0_RMSK)
#define HWIO_DBG_STATUS_WORD0_INM(m)      \
        in_dword_masked(HWIO_DBG_STATUS_WORD0_ADDR, m)
#define HWIO_DBG_STATUS_WORD0_PE_READY_BMSK                                                 0x80000000
#define HWIO_DBG_STATUS_WORD0_PE_READY_SHFT                                                       0x1f
#define HWIO_DBG_STATUS_WORD0_CMD_ACK_BMSK                                                  0x40000000
#define HWIO_DBG_STATUS_WORD0_CMD_ACK_SHFT                                                        0x1e
#define HWIO_DBG_STATUS_WORD0_CMD_ERROR_BMSK                                                0x20000000
#define HWIO_DBG_STATUS_WORD0_CMD_ERROR_SHFT                                                      0x1d

#define HWIO_DBG_TASK_WORD0_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00024900)
#define HWIO_DBG_TASK_WORD0_RMSK                                                            0xfc000001
#define HWIO_DBG_TASK_WORD0_IN          \
        in_dword_masked(HWIO_DBG_TASK_WORD0_ADDR, HWIO_DBG_TASK_WORD0_RMSK)
#define HWIO_DBG_TASK_WORD0_INM(m)      \
        in_dword_masked(HWIO_DBG_TASK_WORD0_ADDR, m)
#define HWIO_DBG_TASK_WORD0_OUT(v)      \
        out_dword(HWIO_DBG_TASK_WORD0_ADDR,v)
#define HWIO_DBG_TASK_WORD0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_TASK_WORD0_ADDR,m,v,HWIO_DBG_TASK_WORD0_IN)
#define HWIO_DBG_TASK_WORD0_OPCODE_BMSK                                                     0xfc000000
#define HWIO_DBG_TASK_WORD0_OPCODE_SHFT                                                           0x1a
#define HWIO_DBG_TASK_WORD0_CMD_DBG_TASK_BMSK                                                      0x1
#define HWIO_DBG_TASK_WORD0_CMD_DBG_TASK_SHFT                                                      0x0

#define HWIO_DBG_TASK_WORD1_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00024904)
#define HWIO_DBG_TASK_WORD1_RMSK                                                              0xffffff
#define HWIO_DBG_TASK_WORD1_IN          \
        in_dword_masked(HWIO_DBG_TASK_WORD1_ADDR, HWIO_DBG_TASK_WORD1_RMSK)
#define HWIO_DBG_TASK_WORD1_INM(m)      \
        in_dword_masked(HWIO_DBG_TASK_WORD1_ADDR, m)
#define HWIO_DBG_TASK_WORD1_OUT(v)      \
        out_dword(HWIO_DBG_TASK_WORD1_ADDR,v)
#define HWIO_DBG_TASK_WORD1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_DBG_TASK_WORD1_ADDR,m,v,HWIO_DBG_TASK_WORD1_IN)
#define HWIO_DBG_TASK_WORD1_DEBUG_TASK_BMSK                                                   0xffffff
#define HWIO_DBG_TASK_WORD1_DEBUG_TASK_SHFT                                                        0x0

#define HWIO_O_STMR_RESET_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00028000)
#define HWIO_O_STMR_RESET_RMSK                                                                     0x1
#define HWIO_O_STMR_RESET_OUT(v)      \
        out_dword(HWIO_O_STMR_RESET_ADDR,v)
#define HWIO_O_STMR_RESET_DATA0_BMSK                                                               0x1
#define HWIO_O_STMR_RESET_DATA0_SHFT                                                               0x0

#define HWIO_O_STMR_ST_EVENT_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00028004)
#define HWIO_O_STMR_ST_EVENT_CTL_RMSK                                                         0xffffff
#define HWIO_O_STMR_ST_EVENT_CTL_OUT(v)      \
        out_dword(HWIO_O_STMR_ST_EVENT_CTL_ADDR,v)
#define HWIO_O_STMR_ST_EVENT_CTL_SLEEP_ARM_BMSK                                               0x800000
#define HWIO_O_STMR_ST_EVENT_CTL_SLEEP_ARM_SHFT                                                   0x17
#define HWIO_O_STMR_ST_EVENT_CTL_ARM_ST_EVENT_BMSK                                            0x400000
#define HWIO_O_STMR_ST_EVENT_CTL_ARM_ST_EVENT_SHFT                                                0x16
#define HWIO_O_STMR_ST_EVENT_CTL_EVENT_TIME_BMSK                                              0x3fffff
#define HWIO_O_STMR_ST_EVENT_CTL_EVENT_TIME_SHFT                                                   0x0

#define HWIO_O_STMR_FCW_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00028008)
#define HWIO_O_STMR_FCW_RMSK                                                                0xffffffff
#define HWIO_O_STMR_FCW_IN          \
        in_dword_masked(HWIO_O_STMR_FCW_ADDR, HWIO_O_STMR_FCW_RMSK)
#define HWIO_O_STMR_FCW_INM(m)      \
        in_dword_masked(HWIO_O_STMR_FCW_ADDR, m)
#define HWIO_O_STMR_FCW_OUT(v)      \
        out_dword(HWIO_O_STMR_FCW_ADDR,v)
#define HWIO_O_STMR_FCW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_STMR_FCW_ADDR,m,v,HWIO_O_STMR_FCW_IN)
#define HWIO_O_STMR_FCW_FCW_INT_BMSK                                                        0xc0000000
#define HWIO_O_STMR_FCW_FCW_INT_SHFT                                                              0x1e
#define HWIO_O_STMR_FCW_FCW_FRAC_BMSK                                                       0x3fffffff
#define HWIO_O_STMR_FCW_FCW_FRAC_SHFT                                                              0x0

#define HWIO_O_STMR_MASK_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0002800c)
#define HWIO_O_STMR_MASK_CTL_RMSK                                                                  0x3
#define HWIO_O_STMR_MASK_CTL_IN          \
        in_dword_masked(HWIO_O_STMR_MASK_CTL_ADDR, HWIO_O_STMR_MASK_CTL_RMSK)
#define HWIO_O_STMR_MASK_CTL_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MASK_CTL_ADDR, m)
#define HWIO_O_STMR_MASK_CTL_OUT(v)      \
        out_dword(HWIO_O_STMR_MASK_CTL_ADDR,v)
#define HWIO_O_STMR_MASK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_STMR_MASK_CTL_ADDR,m,v,HWIO_O_STMR_MASK_CTL_IN)
#define HWIO_O_STMR_MASK_CTL_MASK_INT_BMSK                                                         0x3
#define HWIO_O_STMR_MASK_CTL_MASK_INT_SHFT                                                         0x0

#define HWIO_O_STMR_ENABLE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00028010)
#define HWIO_O_STMR_ENABLE_RMSK                                                                    0x1
#define HWIO_O_STMR_ENABLE_IN          \
        in_dword_masked(HWIO_O_STMR_ENABLE_ADDR, HWIO_O_STMR_ENABLE_RMSK)
#define HWIO_O_STMR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_O_STMR_ENABLE_ADDR, m)
#define HWIO_O_STMR_ENABLE_OUT(v)      \
        out_dword(HWIO_O_STMR_ENABLE_ADDR,v)
#define HWIO_O_STMR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_STMR_ENABLE_ADDR,m,v,HWIO_O_STMR_ENABLE_IN)
#define HWIO_O_STMR_ENABLE_MSTMR_EN_BMSK                                                           0x1
#define HWIO_O_STMR_ENABLE_MSTMR_EN_SHFT                                                           0x0

#define HWIO_O_STMR_TIMER_CMD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00028014)
#define HWIO_O_STMR_TIMER_CMD_RMSK                                                                 0x7
#define HWIO_O_STMR_TIMER_CMD_OUT(v)      \
        out_dword(HWIO_O_STMR_TIMER_CMD_ADDR,v)
#define HWIO_O_STMR_TIMER_CMD_MSTMR_CMD_BMSK                                                       0x7
#define HWIO_O_STMR_TIMER_CMD_MSTMR_CMD_SHFT                                                       0x0

#define HWIO_O_STMR_MSTMR_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00028018)
#define HWIO_O_STMR_MSTMR_RMSK                                                                0x3fffff
#define HWIO_O_STMR_MSTMR_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_ADDR, HWIO_O_STMR_MSTMR_RMSK)
#define HWIO_O_STMR_MSTMR_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_ADDR, m)
#define HWIO_O_STMR_MSTMR_MSTMR_TIME_BMSK                                                     0x3fffff
#define HWIO_O_STMR_MSTMR_MSTMR_TIME_SHFT                                                          0x0

#define HWIO_O_STMR_MSTMR_PHASE_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00028098)
#define HWIO_O_STMR_MSTMR_PHASE_RMSK                                                        0x3fffffff
#define HWIO_O_STMR_MSTMR_PHASE_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_PHASE_ADDR, HWIO_O_STMR_MSTMR_PHASE_RMSK)
#define HWIO_O_STMR_MSTMR_PHASE_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_PHASE_ADDR, m)
#define HWIO_O_STMR_MSTMR_PHASE_PHASE_VALUE_BMSK                                            0x3fffffff
#define HWIO_O_STMR_MSTMR_PHASE_PHASE_VALUE_SHFT                                                   0x0

#define HWIO_O_STMR_MSTMR_LD_VALUE_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002801c)
#define HWIO_O_STMR_MSTMR_LD_VALUE_RMSK                                                       0x3fffff
#define HWIO_O_STMR_MSTMR_LD_VALUE_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_LD_VALUE_ADDR, HWIO_O_STMR_MSTMR_LD_VALUE_RMSK)
#define HWIO_O_STMR_MSTMR_LD_VALUE_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_LD_VALUE_ADDR, m)
#define HWIO_O_STMR_MSTMR_LD_VALUE_OUT(v)      \
        out_dword(HWIO_O_STMR_MSTMR_LD_VALUE_ADDR,v)
#define HWIO_O_STMR_MSTMR_LD_VALUE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_STMR_MSTMR_LD_VALUE_ADDR,m,v,HWIO_O_STMR_MSTMR_LD_VALUE_IN)
#define HWIO_O_STMR_MSTMR_LD_VALUE_MSTMR_LD_VALUE_BMSK                                        0x3fffff
#define HWIO_O_STMR_MSTMR_LD_VALUE_MSTMR_LD_VALUE_SHFT                                             0x0

#define HWIO_O_STMR_MSTMR_WRAP_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00028020)
#define HWIO_O_STMR_MSTMR_WRAP_RMSK                                                           0x3fffff
#define HWIO_O_STMR_MSTMR_WRAP_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_WRAP_ADDR, HWIO_O_STMR_MSTMR_WRAP_RMSK)
#define HWIO_O_STMR_MSTMR_WRAP_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_WRAP_ADDR, m)
#define HWIO_O_STMR_MSTMR_WRAP_OUT(v)      \
        out_dword(HWIO_O_STMR_MSTMR_WRAP_ADDR,v)
#define HWIO_O_STMR_MSTMR_WRAP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_O_STMR_MSTMR_WRAP_ADDR,m,v,HWIO_O_STMR_MSTMR_WRAP_IN)
#define HWIO_O_STMR_MSTMR_WRAP_MSTMR_WRAP_VALUE_BMSK                                          0x3fffff
#define HWIO_O_STMR_MSTMR_WRAP_MSTMR_WRAP_VALUE_SHFT                                               0x0

#define HWIO_O_STMR_STROBE_CTL_n_ADDR(n)                                                    (MODEM_TOP_REG_BASE      + 0x00028024 + 0x4 * (n))
#define HWIO_O_STMR_STROBE_CTL_n_RMSK                                                        0x7ffffff
#define HWIO_O_STMR_STROBE_CTL_n_MAXn                                                               15
#define HWIO_O_STMR_STROBE_CTL_n_INI(n)        \
        in_dword_masked(HWIO_O_STMR_STROBE_CTL_n_ADDR(n), HWIO_O_STMR_STROBE_CTL_n_RMSK)
#define HWIO_O_STMR_STROBE_CTL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_O_STMR_STROBE_CTL_n_ADDR(n), mask)
#define HWIO_O_STMR_STROBE_CTL_n_OUTI(n,val)    \
        out_dword(HWIO_O_STMR_STROBE_CTL_n_ADDR(n),val)
#define HWIO_O_STMR_STROBE_CTL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_O_STMR_STROBE_CTL_n_ADDR(n),mask,val,HWIO_O_STMR_STROBE_CTL_n_INI(n))
#define HWIO_O_STMR_STROBE_CTL_n_INT_MAP_BMSK                                                0x7800000
#define HWIO_O_STMR_STROBE_CTL_n_INT_MAP_SHFT                                                     0x17
#define HWIO_O_STMR_STROBE_CTL_n_EVENT_EN_BMSK                                                0x400000
#define HWIO_O_STMR_STROBE_CTL_n_EVENT_EN_SHFT                                                    0x16
#define HWIO_O_STMR_STROBE_CTL_n_EVENT_REF_VALUE_BMSK                                         0x3fffff
#define HWIO_O_STMR_STROBE_CTL_n_EVENT_REF_VALUE_SHFT                                              0x0

#define HWIO_O_STMR_INT0_STATUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00028064)
#define HWIO_O_STMR_INT0_STATUS_RMSK                                                              0xff
#define HWIO_O_STMR_INT0_STATUS_IN          \
        in_dword_masked(HWIO_O_STMR_INT0_STATUS_ADDR, HWIO_O_STMR_INT0_STATUS_RMSK)
#define HWIO_O_STMR_INT0_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_STMR_INT0_STATUS_ADDR, m)
#define HWIO_O_STMR_INT0_STATUS_INT_STATUS_BMSK                                                   0xff
#define HWIO_O_STMR_INT0_STATUS_INT_STATUS_SHFT                                                    0x0

#define HWIO_O_STMR_INT0_CLR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028068)
#define HWIO_O_STMR_INT0_CLR_RMSK                                                                 0xff
#define HWIO_O_STMR_INT0_CLR_OUT(v)      \
        out_dword(HWIO_O_STMR_INT0_CLR_ADDR,v)
#define HWIO_O_STMR_INT0_CLR_INT_CLR_BMSK                                                         0xff
#define HWIO_O_STMR_INT0_CLR_INT_CLR_SHFT                                                          0x0

#define HWIO_O_STMR_INT1_STATUS_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0002806c)
#define HWIO_O_STMR_INT1_STATUS_RMSK                                                              0xff
#define HWIO_O_STMR_INT1_STATUS_IN          \
        in_dword_masked(HWIO_O_STMR_INT1_STATUS_ADDR, HWIO_O_STMR_INT1_STATUS_RMSK)
#define HWIO_O_STMR_INT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_STMR_INT1_STATUS_ADDR, m)
#define HWIO_O_STMR_INT1_STATUS_INT_STATUS_BMSK                                                   0xff
#define HWIO_O_STMR_INT1_STATUS_INT_STATUS_SHFT                                                    0x0

#define HWIO_O_STMR_INT1_CLR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028070)
#define HWIO_O_STMR_INT1_CLR_RMSK                                                                 0xff
#define HWIO_O_STMR_INT1_CLR_OUT(v)      \
        out_dword(HWIO_O_STMR_INT1_CLR_ADDR,v)
#define HWIO_O_STMR_INT1_CLR_INT_CLR_BMSK                                                         0xff
#define HWIO_O_STMR_INT1_CLR_INT_CLR_SHFT                                                          0x0

#define HWIO_O_STMR_STATUS_DUMP_CMD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028074)
#define HWIO_O_STMR_STATUS_DUMP_CMD_RMSK                                                           0x3
#define HWIO_O_STMR_STATUS_DUMP_CMD_OUT(v)      \
        out_dword(HWIO_O_STMR_STATUS_DUMP_CMD_ADDR,v)
#define HWIO_O_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_BMSK                                            0x3
#define HWIO_O_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_SHFT                                            0x0

#define HWIO_O_STMR_MSTMR_STATUS_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00028078)
#define HWIO_O_STMR_MSTMR_STATUS_RMSK                                                         0x3fffff
#define HWIO_O_STMR_MSTMR_STATUS_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_STATUS_ADDR, HWIO_O_STMR_MSTMR_STATUS_RMSK)
#define HWIO_O_STMR_MSTMR_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_STATUS_ADDR, m)
#define HWIO_O_STMR_MSTMR_STATUS_MSTMR_TIME_BMSK                                              0x3fffff
#define HWIO_O_STMR_MSTMR_STATUS_MSTMR_TIME_SHFT                                                   0x0

#define HWIO_O_STMR_MSTMR_PHASE_STATUS_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x0002807c)
#define HWIO_O_STMR_MSTMR_PHASE_STATUS_RMSK                                                 0x3fffffff
#define HWIO_O_STMR_MSTMR_PHASE_STATUS_IN          \
        in_dword_masked(HWIO_O_STMR_MSTMR_PHASE_STATUS_ADDR, HWIO_O_STMR_MSTMR_PHASE_STATUS_RMSK)
#define HWIO_O_STMR_MSTMR_PHASE_STATUS_INM(m)      \
        in_dword_masked(HWIO_O_STMR_MSTMR_PHASE_STATUS_ADDR, m)
#define HWIO_O_STMR_MSTMR_PHASE_STATUS_PHASE_VALUE_BMSK                                     0x3fffffff
#define HWIO_O_STMR_MSTMR_PHASE_STATUS_PHASE_VALUE_SHFT                                            0x0

#define HWIO_TDS_STMR_ENABLE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028400)
#define HWIO_TDS_STMR_ENABLE_RMSK                                                                  0x1
#define HWIO_TDS_STMR_ENABLE_OUT(v)      \
        out_dword(HWIO_TDS_STMR_ENABLE_ADDR,v)
#define HWIO_TDS_STMR_ENABLE_DATA0_BMSK                                                            0x1
#define HWIO_TDS_STMR_ENABLE_DATA0_SHFT                                                            0x0

#define HWIO_TDS_STMR_STATUS_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028404)
#define HWIO_TDS_STMR_STATUS_RMSK                                                                  0x1
#define HWIO_TDS_STMR_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_STATUS_ADDR, HWIO_TDS_STMR_STATUS_RMSK)
#define HWIO_TDS_STMR_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_STATUS_ADDR, m)
#define HWIO_TDS_STMR_STATUS_DATA0_BMSK                                                            0x1
#define HWIO_TDS_STMR_STATUS_DATA0_SHFT                                                            0x0

#define HWIO_TDS_STMR_FCW_CTL_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00028408)
#define HWIO_TDS_STMR_FCW_CTL_RMSK                                                          0xffffffff
#define HWIO_TDS_STMR_FCW_CTL_IN          \
        in_dword_masked(HWIO_TDS_STMR_FCW_CTL_ADDR, HWIO_TDS_STMR_FCW_CTL_RMSK)
#define HWIO_TDS_STMR_FCW_CTL_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_FCW_CTL_ADDR, m)
#define HWIO_TDS_STMR_FCW_CTL_OUT(v)      \
        out_dword(HWIO_TDS_STMR_FCW_CTL_ADDR,v)
#define HWIO_TDS_STMR_FCW_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDS_STMR_FCW_CTL_ADDR,m,v,HWIO_TDS_STMR_FCW_CTL_IN)
#define HWIO_TDS_STMR_FCW_CTL_FCW_INT_BMSK                                                  0xc0000000
#define HWIO_TDS_STMR_FCW_CTL_FCW_INT_SHFT                                                        0x1e
#define HWIO_TDS_STMR_FCW_CTL_FCW_FRAC_BMSK                                                 0x3fffffff
#define HWIO_TDS_STMR_FCW_CTL_FCW_FRAC_SHFT                                                        0x0

#define HWIO_TDS_STMR_RESET_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0002840c)
#define HWIO_TDS_STMR_RESET_RMSK                                                                   0x1
#define HWIO_TDS_STMR_RESET_OUT(v)      \
        out_dword(HWIO_TDS_STMR_RESET_ADDR,v)
#define HWIO_TDS_STMR_RESET_DATA0_BMSK                                                             0x1
#define HWIO_TDS_STMR_RESET_DATA0_SHFT                                                             0x0

#define HWIO_TDS_STMR_ST_EVENT_CMD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00028410)
#define HWIO_TDS_STMR_ST_EVENT_CMD_RMSK                                                            0x7
#define HWIO_TDS_STMR_ST_EVENT_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_ST_EVENT_CMD_ADDR,v)
#define HWIO_TDS_STMR_ST_EVENT_CMD_ST_EVENT_INT_BMSK                                               0x4
#define HWIO_TDS_STMR_ST_EVENT_CMD_ST_EVENT_INT_SHFT                                               0x2
#define HWIO_TDS_STMR_ST_EVENT_CMD_SLEEP_ARM_BMSK                                                  0x2
#define HWIO_TDS_STMR_ST_EVENT_CMD_SLEEP_ARM_SHFT                                                  0x1
#define HWIO_TDS_STMR_ST_EVENT_CMD_ARM_ST_EVENT_BMSK                                               0x1
#define HWIO_TDS_STMR_ST_EVENT_CMD_ARM_ST_EVENT_SHFT                                               0x0

#define HWIO_TDS_STMR_ST_EVENT_TIME_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028414)
#define HWIO_TDS_STMR_ST_EVENT_TIME_RMSK                                                        0x3fff
#define HWIO_TDS_STMR_ST_EVENT_TIME_IN          \
        in_dword_masked(HWIO_TDS_STMR_ST_EVENT_TIME_ADDR, HWIO_TDS_STMR_ST_EVENT_TIME_RMSK)
#define HWIO_TDS_STMR_ST_EVENT_TIME_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_ST_EVENT_TIME_ADDR, m)
#define HWIO_TDS_STMR_ST_EVENT_TIME_OUT(v)      \
        out_dword(HWIO_TDS_STMR_ST_EVENT_TIME_ADDR,v)
#define HWIO_TDS_STMR_ST_EVENT_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDS_STMR_ST_EVENT_TIME_ADDR,m,v,HWIO_TDS_STMR_ST_EVENT_TIME_IN)
#define HWIO_TDS_STMR_ST_EVENT_TIME_EVENT_TIME_SUBFRAME_BMSK                                    0x2000
#define HWIO_TDS_STMR_ST_EVENT_TIME_EVENT_TIME_SUBFRAME_SHFT                                       0xd
#define HWIO_TDS_STMR_ST_EVENT_TIME_EVENT_TIME_BMSK                                             0x1fff
#define HWIO_TDS_STMR_ST_EVENT_TIME_EVENT_TIME_SHFT                                                0x0

#define HWIO_TDS_STMR_WALLTIME_COUNT_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00028418)
#define HWIO_TDS_STMR_WALLTIME_COUNT_RMSK                                                   0x1fffffff
#define HWIO_TDS_STMR_WALLTIME_COUNT_IN          \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_COUNT_ADDR, HWIO_TDS_STMR_WALLTIME_COUNT_RMSK)
#define HWIO_TDS_STMR_WALLTIME_COUNT_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_COUNT_ADDR, m)
#define HWIO_TDS_STMR_WALLTIME_COUNT_SUBFRAME_COUNT_BMSK                                    0x1fff0000
#define HWIO_TDS_STMR_WALLTIME_COUNT_SUBFRAME_COUNT_SHFT                                          0x10
#define HWIO_TDS_STMR_WALLTIME_COUNT_CX8_COUNT_BMSK                                             0xffff
#define HWIO_TDS_STMR_WALLTIME_COUNT_CX8_COUNT_SHFT                                                0x0

#define HWIO_TDS_STMR_COMMON_PHASE_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002841c)
#define HWIO_TDS_STMR_COMMON_PHASE_RMSK                                                     0x3fffffff
#define HWIO_TDS_STMR_COMMON_PHASE_IN          \
        in_dword_masked(HWIO_TDS_STMR_COMMON_PHASE_ADDR, HWIO_TDS_STMR_COMMON_PHASE_RMSK)
#define HWIO_TDS_STMR_COMMON_PHASE_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_COMMON_PHASE_ADDR, m)
#define HWIO_TDS_STMR_COMMON_PHASE_PHASE_BMSK                                               0x3fffffff
#define HWIO_TDS_STMR_COMMON_PHASE_PHASE_SHFT                                                      0x0

#define HWIO_TDS_STMR_WALLTIME_CMD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00028420)
#define HWIO_TDS_STMR_WALLTIME_CMD_RMSK                                                            0x7
#define HWIO_TDS_STMR_WALLTIME_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_WALLTIME_CMD_ADDR,v)
#define HWIO_TDS_STMR_WALLTIME_CMD_WALL_TIME_CMD_BMSK                                              0x7
#define HWIO_TDS_STMR_WALLTIME_CMD_WALL_TIME_CMD_SHFT                                              0x0

#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_ADDR                                               (MODEM_TOP_REG_BASE      + 0x00028424)
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_RMSK                                               0x1fffffff
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_IN          \
        in_dword_masked(HWIO_TDS_STMR_WALL_TIME_MODIFIER_ADDR, HWIO_TDS_STMR_WALL_TIME_MODIFIER_RMSK)
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_WALL_TIME_MODIFIER_ADDR, m)
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_OUT(v)      \
        out_dword(HWIO_TDS_STMR_WALL_TIME_MODIFIER_ADDR,v)
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDS_STMR_WALL_TIME_MODIFIER_ADDR,m,v,HWIO_TDS_STMR_WALL_TIME_MODIFIER_IN)
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_WALL_TIME_MODIFIER_BMSK                            0x1fffffff
#define HWIO_TDS_STMR_WALL_TIME_MODIFIER_WALL_TIME_MODIFIER_SHFT                                   0x0

#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_ADDR(n)                                          (MODEM_TOP_REG_BASE      + 0x00028428 + 0x4 * (n))
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_RMSK                                                 0xffff
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_MAXn                                                      7
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_ADDR(n), HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_RMSK)
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_ADDR(n), mask)
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_ADDR(n),val)
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_ADDR(n),mask,val,HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_INI(n))
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_INT_ENABLE_BMSK                                      0x8000
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_INT_ENABLE_SHFT                                         0xf
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_SUBFRAME_COUNT_EN_BMSK                               0x4000
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_SUBFRAME_COUNT_EN_SHFT                                  0xe
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_FIRING_TIME_SUBFRAME_BMSK                            0x2000
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_FIRING_TIME_SUBFRAME_SHFT                               0xd
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_FIRING_TIME_BMSK                                     0x1fff
#define HWIO_TDS_STMR_WALLTIME_INT_EVENT_n_FIRING_TIME_SHFT                                        0x0

#define HWIO_TDS_STMR_WALLTIME_INT_CMD_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00028448)
#define HWIO_TDS_STMR_WALLTIME_INT_CMD_RMSK                                                       0xff
#define HWIO_TDS_STMR_WALLTIME_INT_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_WALLTIME_INT_CMD_ADDR,v)
#define HWIO_TDS_STMR_WALLTIME_INT_CMD_WALLTIME_INT_CLEAR_BMSK                                    0xff
#define HWIO_TDS_STMR_WALLTIME_INT_CMD_WALLTIME_INT_CLEAR_SHFT                                     0x0

#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_ADDR                                              (MODEM_TOP_REG_BASE      + 0x0002844c)
#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_RMSK                                                    0xff
#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_INT_STATUS_ADDR, HWIO_TDS_STMR_WALLTIME_INT_STATUS_RMSK)
#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_INT_STATUS_ADDR, m)
#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_WALLTIME_INT_STATUS_BMSK                                0xff
#define HWIO_TDS_STMR_WALLTIME_INT_STATUS_WALLTIME_INT_STATUS_SHFT                                 0x0

#define HWIO_TDS_STMR_RXTIME_COUNT_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00028450)
#define HWIO_TDS_STMR_RXTIME_COUNT_RMSK                                                     0x1fffffff
#define HWIO_TDS_STMR_RXTIME_COUNT_IN          \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_COUNT_ADDR, HWIO_TDS_STMR_RXTIME_COUNT_RMSK)
#define HWIO_TDS_STMR_RXTIME_COUNT_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_COUNT_ADDR, m)
#define HWIO_TDS_STMR_RXTIME_COUNT_SUBFRAME_COUNT_BMSK                                      0x1fff0000
#define HWIO_TDS_STMR_RXTIME_COUNT_SUBFRAME_COUNT_SHFT                                            0x10
#define HWIO_TDS_STMR_RXTIME_COUNT_CX8_COUNT_BMSK                                               0xffff
#define HWIO_TDS_STMR_RXTIME_COUNT_CX8_COUNT_SHFT                                                  0x0

#define HWIO_TDS_STMR_RXTIME_CMD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00028454)
#define HWIO_TDS_STMR_RXTIME_CMD_RMSK                                                              0x7
#define HWIO_TDS_STMR_RXTIME_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_RXTIME_CMD_ADDR,v)
#define HWIO_TDS_STMR_RXTIME_CMD_RX_TIME_CMD_BMSK                                                  0x7
#define HWIO_TDS_STMR_RXTIME_CMD_RX_TIME_CMD_SHFT                                                  0x0

#define HWIO_TDS_STMR_RX_TIME_MODIFIER_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00028458)
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_RMSK                                                 0x1fffffff
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_IN          \
        in_dword_masked(HWIO_TDS_STMR_RX_TIME_MODIFIER_ADDR, HWIO_TDS_STMR_RX_TIME_MODIFIER_RMSK)
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_RX_TIME_MODIFIER_ADDR, m)
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_OUT(v)      \
        out_dword(HWIO_TDS_STMR_RX_TIME_MODIFIER_ADDR,v)
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TDS_STMR_RX_TIME_MODIFIER_ADDR,m,v,HWIO_TDS_STMR_RX_TIME_MODIFIER_IN)
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_RX_TIME_MODIFIER_BMSK                                0x1fffffff
#define HWIO_TDS_STMR_RX_TIME_MODIFIER_RX_TIME_MODIFIER_SHFT                                       0x0

#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_ADDR(n)                                            (MODEM_TOP_REG_BASE      + 0x0002845c + 0x4 * (n))
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_RMSK                                                   0xffff
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_MAXn                                                       15
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_INT_EVENT_n_ADDR(n), HWIO_TDS_STMR_RXTIME_INT_EVENT_n_RMSK)
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_INT_EVENT_n_ADDR(n), mask)
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_TDS_STMR_RXTIME_INT_EVENT_n_ADDR(n),val)
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TDS_STMR_RXTIME_INT_EVENT_n_ADDR(n),mask,val,HWIO_TDS_STMR_RXTIME_INT_EVENT_n_INI(n))
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_INT_ENABLE_BMSK                                        0x8000
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_INT_ENABLE_SHFT                                           0xf
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_SUBFRAME_COUNT_EN_BMSK                                 0x4000
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_SUBFRAME_COUNT_EN_SHFT                                    0xe
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_FIRING_TIME_SUBFRAME_BMSK                              0x2000
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_FIRING_TIME_SUBFRAME_SHFT                                 0xd
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_FIRING_TIME_BMSK                                       0x1fff
#define HWIO_TDS_STMR_RXTIME_INT_EVENT_n_FIRING_TIME_SHFT                                          0x0

#define HWIO_TDS_STMR_RXTIME_INT_STATUS_ADDR                                                (MODEM_TOP_REG_BASE      + 0x0002849c)
#define HWIO_TDS_STMR_RXTIME_INT_STATUS_RMSK                                                    0xffff
#define HWIO_TDS_STMR_RXTIME_INT_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_INT_STATUS_ADDR, HWIO_TDS_STMR_RXTIME_INT_STATUS_RMSK)
#define HWIO_TDS_STMR_RXTIME_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_INT_STATUS_ADDR, m)
#define HWIO_TDS_STMR_RXTIME_INT_STATUS_RXTIME_INT_STATUS_BMSK                                  0xffff
#define HWIO_TDS_STMR_RXTIME_INT_STATUS_RXTIME_INT_STATUS_SHFT                                     0x0

#define HWIO_TDS_STMR_RXTIME_INT_CMD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000284a0)
#define HWIO_TDS_STMR_RXTIME_INT_CMD_RMSK                                                       0xffff
#define HWIO_TDS_STMR_RXTIME_INT_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_RXTIME_INT_CMD_ADDR,v)
#define HWIO_TDS_STMR_RXTIME_INT_CMD_RXTIME_INT_CLEAR_BMSK                                      0xffff
#define HWIO_TDS_STMR_RXTIME_INT_CMD_RXTIME_INT_CLEAR_SHFT                                         0x0

#define HWIO_TDS_STMR_STATUS_DUMP_CMD_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000284a4)
#define HWIO_TDS_STMR_STATUS_DUMP_CMD_RMSK                                                         0x1
#define HWIO_TDS_STMR_STATUS_DUMP_CMD_OUT(v)      \
        out_dword(HWIO_TDS_STMR_STATUS_DUMP_CMD_ADDR,v)
#define HWIO_TDS_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_BMSK                                          0x1
#define HWIO_TDS_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_SHFT                                          0x0

#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_ADDR                                            (MODEM_TOP_REG_BASE      + 0x000284a8)
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_RMSK                                            0x1fffffff
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_ADDR, HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_RMSK)
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_ADDR, m)
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_SUBFRAME_COUNT_BMSK                             0x1fff0000
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_SUBFRAME_COUNT_SHFT                                   0x10
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_CX8_COUNT_BMSK                                      0xffff
#define HWIO_TDS_STMR_WALLTIME_COUNT_STATUS_CX8_COUNT_SHFT                                         0x0

#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000284ac)
#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_RMSK                                              0x3fffffff
#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_COMMON_PHASE_STATUS_ADDR, HWIO_TDS_STMR_COMMON_PHASE_STATUS_RMSK)
#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_COMMON_PHASE_STATUS_ADDR, m)
#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_PHASE_BMSK                                        0x3fffffff
#define HWIO_TDS_STMR_COMMON_PHASE_STATUS_PHASE_SHFT                                               0x0

#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000284b0)
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_RMSK                                              0x1fffffff
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_IN          \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_COUNT_STATUS_ADDR, HWIO_TDS_STMR_RXTIME_COUNT_STATUS_RMSK)
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_INM(m)      \
        in_dword_masked(HWIO_TDS_STMR_RXTIME_COUNT_STATUS_ADDR, m)
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_SUBFRAME_COUNT_BMSK                               0x1fff0000
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_SUBFRAME_COUNT_SHFT                                     0x10
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_CX8_COUNT_BMSK                                        0xffff
#define HWIO_TDS_STMR_RXTIME_COUNT_STATUS_CX8_COUNT_SHFT                                           0x0

#define HWIO_TDS_STMR_TIME_SYNC_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000284b4)
#define HWIO_TDS_STMR_TIME_SYNC_CTL_RMSK                                                           0x3
#define HWIO_TDS_STMR_TIME_SYNC_CTL_OUT(v)      \
        out_dword(HWIO_TDS_STMR_TIME_SYNC_CTL_ADDR,v)
#define HWIO_TDS_STMR_TIME_SYNC_CTL_ON_LINE_START_SEL_BMSK                                         0x3
#define HWIO_TDS_STMR_TIME_SYNC_CTL_ON_LINE_START_SEL_SHFT                                         0x0

#define HWIO_VFR_EVENT_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x000284e8)
#define HWIO_VFR_EVENT_RMSK                                                                     0xffff
#define HWIO_VFR_EVENT_IN          \
        in_dword_masked(HWIO_VFR_EVENT_ADDR, HWIO_VFR_EVENT_RMSK)
#define HWIO_VFR_EVENT_INM(m)      \
        in_dword_masked(HWIO_VFR_EVENT_ADDR, m)
#define HWIO_VFR_EVENT_OUT(v)      \
        out_dword(HWIO_VFR_EVENT_ADDR,v)
#define HWIO_VFR_EVENT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VFR_EVENT_ADDR,m,v,HWIO_VFR_EVENT_IN)
#define HWIO_VFR_EVENT_VFR_ENABLE_BMSK                                                          0x8000
#define HWIO_VFR_EVENT_VFR_ENABLE_SHFT                                                             0xf
#define HWIO_VFR_EVENT_FIRING_TIME_FRAME_BMSK                                                   0x4000
#define HWIO_VFR_EVENT_FIRING_TIME_FRAME_SHFT                                                      0xe
#define HWIO_VFR_EVENT_FIRING_TIME_SUBFRAME_BMSK                                                0x2000
#define HWIO_VFR_EVENT_FIRING_TIME_SUBFRAME_SHFT                                                   0xd
#define HWIO_VFR_EVENT_FIRING_TIME_BMSK                                                         0x1fff
#define HWIO_VFR_EVENT_FIRING_TIME_SHFT                                                            0x0

#define HWIO_UNIV_STMR_RESET_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028800)
#define HWIO_UNIV_STMR_RESET_RMSK                                                                  0x1
#define HWIO_UNIV_STMR_RESET_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_RESET_ADDR,v)
#define HWIO_UNIV_STMR_RESET_DATA0_BMSK                                                            0x1
#define HWIO_UNIV_STMR_RESET_DATA0_SHFT                                                            0x0

#define HWIO_UNIV_STMR_ENABLE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00028804)
#define HWIO_UNIV_STMR_ENABLE_RMSK                                                                 0x1
#define HWIO_UNIV_STMR_ENABLE_IN          \
        in_dword_masked(HWIO_UNIV_STMR_ENABLE_ADDR, HWIO_UNIV_STMR_ENABLE_RMSK)
#define HWIO_UNIV_STMR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_ENABLE_ADDR, m)
#define HWIO_UNIV_STMR_ENABLE_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_ENABLE_ADDR,v)
#define HWIO_UNIV_STMR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_ENABLE_ADDR,m,v,HWIO_UNIV_STMR_ENABLE_IN)
#define HWIO_UNIV_STMR_ENABLE_MSTMR_EN_BMSK                                                        0x1
#define HWIO_UNIV_STMR_ENABLE_MSTMR_EN_SHFT                                                        0x0

#define HWIO_UNIV_STMR_MSTMR_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00028808)
#define HWIO_UNIV_STMR_MSTMR_RMSK                                                            0x7ffffff
#define HWIO_UNIV_STMR_MSTMR_IN          \
        in_dword_masked(HWIO_UNIV_STMR_MSTMR_ADDR, HWIO_UNIV_STMR_MSTMR_RMSK)
#define HWIO_UNIV_STMR_MSTMR_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_MSTMR_ADDR, m)
#define HWIO_UNIV_STMR_MSTMR_MSTMR_TIME_BMSK                                                 0x7ffffff
#define HWIO_UNIV_STMR_MSTMR_MSTMR_TIME_SHFT                                                       0x0

#define HWIO_UNIV_STMR_SYNC_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0002880c)
#define HWIO_UNIV_STMR_SYNC_CMD_RMSK                                                               0x1
#define HWIO_UNIV_STMR_SYNC_CMD_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_SYNC_CMD_ADDR,v)
#define HWIO_UNIV_STMR_SYNC_CMD_SYNC_BMSK                                                          0x1
#define HWIO_UNIV_STMR_SYNC_CMD_SYNC_SHFT                                                          0x0

#define HWIO_UNIV_STMR_MODIFIER_ADJ_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028810)
#define HWIO_UNIV_STMR_MODIFIER_ADJ_RMSK                                                           0x7
#define HWIO_UNIV_STMR_MODIFIER_ADJ_IN          \
        in_dword_masked(HWIO_UNIV_STMR_MODIFIER_ADJ_ADDR, HWIO_UNIV_STMR_MODIFIER_ADJ_RMSK)
#define HWIO_UNIV_STMR_MODIFIER_ADJ_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_MODIFIER_ADJ_ADDR, m)
#define HWIO_UNIV_STMR_MODIFIER_ADJ_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_MODIFIER_ADJ_ADDR,v)
#define HWIO_UNIV_STMR_MODIFIER_ADJ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_MODIFIER_ADJ_ADDR,m,v,HWIO_UNIV_STMR_MODIFIER_ADJ_IN)
#define HWIO_UNIV_STMR_MODIFIER_ADJ_ADJ_VAL_BMSK                                                   0x7
#define HWIO_UNIV_STMR_MODIFIER_ADJ_ADJ_VAL_SHFT                                                   0x0

#define HWIO_UNIV_STMR_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00028814)
#define HWIO_UNIV_STMR_STATUS_RMSK                                                                 0x1
#define HWIO_UNIV_STMR_STATUS_IN          \
        in_dword_masked(HWIO_UNIV_STMR_STATUS_ADDR, HWIO_UNIV_STMR_STATUS_RMSK)
#define HWIO_UNIV_STMR_STATUS_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_STATUS_ADDR, m)
#define HWIO_UNIV_STMR_STATUS_IN_SYNC_BMSK                                                         0x1
#define HWIO_UNIV_STMR_STATUS_IN_SYNC_SHFT                                                         0x0

#define HWIO_SYS_ONLINE_CTRLn_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00028818 + 0x4 * (n))
#define HWIO_SYS_ONLINE_CTRLn_RMSK                                                                0x7f
#define HWIO_SYS_ONLINE_CTRLn_MAXn                                                                   1
#define HWIO_SYS_ONLINE_CTRLn_INI(n)        \
        in_dword_masked(HWIO_SYS_ONLINE_CTRLn_ADDR(n), HWIO_SYS_ONLINE_CTRLn_RMSK)
#define HWIO_SYS_ONLINE_CTRLn_INMI(n,mask)    \
        in_dword_masked(HWIO_SYS_ONLINE_CTRLn_ADDR(n), mask)
#define HWIO_SYS_ONLINE_CTRLn_OUTI(n,val)    \
        out_dword(HWIO_SYS_ONLINE_CTRLn_ADDR(n),val)
#define HWIO_SYS_ONLINE_CTRLn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SYS_ONLINE_CTRLn_ADDR(n),mask,val,HWIO_SYS_ONLINE_CTRLn_INI(n))
#define HWIO_SYS_ONLINE_CTRLn_IRQ_EN_BMSK                                                         0x40
#define HWIO_SYS_ONLINE_CTRLn_IRQ_EN_SHFT                                                          0x6
#define HWIO_SYS_ONLINE_CTRLn_TDS_EN_BMSK                                                         0x20
#define HWIO_SYS_ONLINE_CTRLn_TDS_EN_SHFT                                                          0x5
#define HWIO_SYS_ONLINE_CTRLn_LTE_EN_BMSK                                                         0x10
#define HWIO_SYS_ONLINE_CTRLn_LTE_EN_SHFT                                                          0x4
#define HWIO_SYS_ONLINE_CTRLn_UMTS_EN_BMSK                                                         0x8
#define HWIO_SYS_ONLINE_CTRLn_UMTS_EN_SHFT                                                         0x3
#define HWIO_SYS_ONLINE_CTRLn_SYS_1X_EN_BMSK                                                       0x4
#define HWIO_SYS_ONLINE_CTRLn_SYS_1X_EN_SHFT                                                       0x2
#define HWIO_SYS_ONLINE_CTRLn_DO_EN_BMSK                                                           0x2
#define HWIO_SYS_ONLINE_CTRLn_DO_EN_SHFT                                                           0x1
#define HWIO_SYS_ONLINE_CTRLn_GSM_EN_BMSK                                                          0x1
#define HWIO_SYS_ONLINE_CTRLn_GSM_EN_SHFT                                                          0x0

#define HWIO_SYS_ONLINE_CMDn_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x00028820 + 0x4 * (n))
#define HWIO_SYS_ONLINE_CMDn_RMSK                                                                  0x1
#define HWIO_SYS_ONLINE_CMDn_MAXn                                                                    1
#define HWIO_SYS_ONLINE_CMDn_OUTI(n,val)    \
        out_dword(HWIO_SYS_ONLINE_CMDn_ADDR(n),val)
#define HWIO_SYS_ONLINE_CMDn_TRIG_BMSK                                                             0x1
#define HWIO_SYS_ONLINE_CMDn_TRIG_SHFT                                                             0x0

#define HWIO_SYS_ONLINE_TIMEn_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00028828 + 0x4 * (n))
#define HWIO_SYS_ONLINE_TIMEn_RMSK                                                           0x7ffffff
#define HWIO_SYS_ONLINE_TIMEn_MAXn                                                                   1
#define HWIO_SYS_ONLINE_TIMEn_INI(n)        \
        in_dword_masked(HWIO_SYS_ONLINE_TIMEn_ADDR(n), HWIO_SYS_ONLINE_TIMEn_RMSK)
#define HWIO_SYS_ONLINE_TIMEn_INMI(n,mask)    \
        in_dword_masked(HWIO_SYS_ONLINE_TIMEn_ADDR(n), mask)
#define HWIO_SYS_ONLINE_TIMEn_OUTI(n,val)    \
        out_dword(HWIO_SYS_ONLINE_TIMEn_ADDR(n),val)
#define HWIO_SYS_ONLINE_TIMEn_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_SYS_ONLINE_TIMEn_ADDR(n),mask,val,HWIO_SYS_ONLINE_TIMEn_INI(n))
#define HWIO_SYS_ONLINE_TIMEn_ONLINE_TIME_BMSK                                               0x7ffffff
#define HWIO_SYS_ONLINE_TIMEn_ONLINE_TIME_SHFT                                                     0x0

#define HWIO_SYS_ONLINE_STATUS_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00028830)
#define HWIO_SYS_ONLINE_STATUS_RMSK                                                                0x3
#define HWIO_SYS_ONLINE_STATUS_IN          \
        in_dword_masked(HWIO_SYS_ONLINE_STATUS_ADDR, HWIO_SYS_ONLINE_STATUS_RMSK)
#define HWIO_SYS_ONLINE_STATUS_INM(m)      \
        in_dword_masked(HWIO_SYS_ONLINE_STATUS_ADDR, m)
#define HWIO_SYS_ONLINE_STATUS_ONLINE_DONE_BMSK                                                    0x3
#define HWIO_SYS_ONLINE_STATUS_ONLINE_DONE_SHFT                                                    0x0

#define HWIO_UNIV_STMR_STATUS_DUMP_CMD_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00028834)
#define HWIO_UNIV_STMR_STATUS_DUMP_CMD_RMSK                                                        0x1
#define HWIO_UNIV_STMR_STATUS_DUMP_CMD_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_STATUS_DUMP_CMD_ADDR,v)
#define HWIO_UNIV_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_BMSK                                         0x1
#define HWIO_UNIV_STMR_STATUS_DUMP_CMD_STATUS_DUMP_UP_SHFT                                         0x0

#define HWIO_UNIV_STMR_TIME_STATUS_RD_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00028838)
#define HWIO_UNIV_STMR_TIME_STATUS_RD_RMSK                                                   0x7ffffff
#define HWIO_UNIV_STMR_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_UNIV_STMR_TIME_STATUS_RD_ADDR, HWIO_UNIV_STMR_TIME_STATUS_RD_RMSK)
#define HWIO_UNIV_STMR_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_TIME_STATUS_RD_ADDR, m)
#define HWIO_UNIV_STMR_TIME_STATUS_RD_TIME_BMSK                                              0x7ffffff
#define HWIO_UNIV_STMR_TIME_STATUS_RD_TIME_SHFT                                                    0x0

#define HWIO_O_STMR_TIME_STATUS_RD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002883c)
#define HWIO_O_STMR_TIME_STATUS_RD_RMSK                                                       0x3fffff
#define HWIO_O_STMR_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_O_STMR_TIME_STATUS_RD_ADDR, HWIO_O_STMR_TIME_STATUS_RD_RMSK)
#define HWIO_O_STMR_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_O_STMR_TIME_STATUS_RD_ADDR, m)
#define HWIO_O_STMR_TIME_STATUS_RD_TIME_BMSK                                                  0x3fffff
#define HWIO_O_STMR_TIME_STATUS_RD_TIME_SHFT                                                       0x0

#define HWIO_O_STMR_PHASE_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028840)
#define HWIO_O_STMR_PHASE_STATUS_RD_RMSK                                                         0x3ff
#define HWIO_O_STMR_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_O_STMR_PHASE_STATUS_RD_ADDR, HWIO_O_STMR_PHASE_STATUS_RD_RMSK)
#define HWIO_O_STMR_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_O_STMR_PHASE_STATUS_RD_ADDR, m)
#define HWIO_O_STMR_PHASE_STATUS_RD_PHASE_BMSK                                                   0x3ff
#define HWIO_O_STMR_PHASE_STATUS_RD_PHASE_SHFT                                                     0x0

#define HWIO_RTC_1X_TIME_STATUS_RD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00028844)
#define HWIO_RTC_1X_TIME_STATUS_RD_RMSK                                                     0xffffffff
#define HWIO_RTC_1X_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_RTC_1X_TIME_STATUS_RD_ADDR, HWIO_RTC_1X_TIME_STATUS_RD_RMSK)
#define HWIO_RTC_1X_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_1X_TIME_STATUS_RD_ADDR, m)
#define HWIO_RTC_1X_TIME_STATUS_RD_TIME_BMSK                                                0xffffffff
#define HWIO_RTC_1X_TIME_STATUS_RD_TIME_SHFT                                                       0x0

#define HWIO_TX_1X_TIME_STATUS_RD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00028848)
#define HWIO_TX_1X_TIME_STATUS_RD_RMSK                                                       0x3ffffff
#define HWIO_TX_1X_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_TX_1X_TIME_STATUS_RD_ADDR, HWIO_TX_1X_TIME_STATUS_RD_RMSK)
#define HWIO_TX_1X_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_TX_1X_TIME_STATUS_RD_ADDR, m)
#define HWIO_TX_1X_TIME_STATUS_RD_TIME_BMSK                                                  0x3ffffff
#define HWIO_TX_1X_TIME_STATUS_RD_TIME_SHFT                                                        0x0

#define HWIO_RTC_1X_PHASE_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0002884c)
#define HWIO_RTC_1X_PHASE_STATUS_RD_RMSK                                                         0x3ff
#define HWIO_RTC_1X_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_RTC_1X_PHASE_STATUS_RD_ADDR, HWIO_RTC_1X_PHASE_STATUS_RD_RMSK)
#define HWIO_RTC_1X_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_1X_PHASE_STATUS_RD_ADDR, m)
#define HWIO_RTC_1X_PHASE_STATUS_RD_PHASE_BMSK                                                   0x3ff
#define HWIO_RTC_1X_PHASE_STATUS_RD_PHASE_SHFT                                                     0x0

#define HWIO_RTC_HDR_TIME_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028850)
#define HWIO_RTC_HDR_TIME_STATUS_RD_RMSK                                                    0xffffffff
#define HWIO_RTC_HDR_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_RTC_HDR_TIME_STATUS_RD_ADDR, HWIO_RTC_HDR_TIME_STATUS_RD_RMSK)
#define HWIO_RTC_HDR_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_HDR_TIME_STATUS_RD_ADDR, m)
#define HWIO_RTC_HDR_TIME_STATUS_RD_TIME_BMSK                                               0xffffffff
#define HWIO_RTC_HDR_TIME_STATUS_RD_TIME_SHFT                                                      0x0

#define HWIO_RTC_HDR_PHASE_STATUS_RD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00028854)
#define HWIO_RTC_HDR_PHASE_STATUS_RD_RMSK                                                        0x3ff
#define HWIO_RTC_HDR_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_RTC_HDR_PHASE_STATUS_RD_ADDR, HWIO_RTC_HDR_PHASE_STATUS_RD_RMSK)
#define HWIO_RTC_HDR_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_HDR_PHASE_STATUS_RD_ADDR, m)
#define HWIO_RTC_HDR_PHASE_STATUS_RD_PHASE_BMSK                                                  0x3ff
#define HWIO_RTC_HDR_PHASE_STATUS_RD_PHASE_SHFT                                                    0x0

#define HWIO_GSM_TIME_STATUS_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00028858)
#define HWIO_GSM_TIME_STATUS_RD_RMSK                                                           0x3ffff
#define HWIO_GSM_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_GSM_TIME_STATUS_RD_ADDR, HWIO_GSM_TIME_STATUS_RD_RMSK)
#define HWIO_GSM_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_GSM_TIME_STATUS_RD_ADDR, m)
#define HWIO_GSM_TIME_STATUS_RD_TIME_BMSK                                                      0x3ffff
#define HWIO_GSM_TIME_STATUS_RD_TIME_SHFT                                                          0x0

#define HWIO_GSM_PHASE_STATUS_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x0002885c)
#define HWIO_GSM_PHASE_STATUS_RD_RMSK                                                            0x3ff
#define HWIO_GSM_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_GSM_PHASE_STATUS_RD_ADDR, HWIO_GSM_PHASE_STATUS_RD_RMSK)
#define HWIO_GSM_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_GSM_PHASE_STATUS_RD_ADDR, m)
#define HWIO_GSM_PHASE_STATUS_RD_PHASE_BMSK                                                      0x3ff
#define HWIO_GSM_PHASE_STATUS_RD_PHASE_SHFT                                                        0x0

#define HWIO_UMTS_STMR_TIME_STATUS_RD_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00028860)
#define HWIO_UMTS_STMR_TIME_STATUS_RD_RMSK                                                  0x7fffffff
#define HWIO_UMTS_STMR_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_UMTS_STMR_TIME_STATUS_RD_ADDR, HWIO_UMTS_STMR_TIME_STATUS_RD_RMSK)
#define HWIO_UMTS_STMR_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_UMTS_STMR_TIME_STATUS_RD_ADDR, m)
#define HWIO_UMTS_STMR_TIME_STATUS_RD_TIME_BMSK                                             0x7fffffff
#define HWIO_UMTS_STMR_TIME_STATUS_RD_TIME_SHFT                                                    0x0

#define HWIO_UMTS_TX_TIME_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00028864)
#define HWIO_UMTS_TX_TIME_STATUS_RD_RMSK                                                    0x7fffffff
#define HWIO_UMTS_TX_TIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_UMTS_TX_TIME_STATUS_RD_ADDR, HWIO_UMTS_TX_TIME_STATUS_RD_RMSK)
#define HWIO_UMTS_TX_TIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_UMTS_TX_TIME_STATUS_RD_ADDR, m)
#define HWIO_UMTS_TX_TIME_STATUS_RD_TIME_BMSK                                               0x7fffffff
#define HWIO_UMTS_TX_TIME_STATUS_RD_TIME_SHFT                                                      0x0

#define HWIO_UMTS_STMR_PHASE_STATUS_RD_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00028868)
#define HWIO_UMTS_STMR_PHASE_STATUS_RD_RMSK                                                      0x3ff
#define HWIO_UMTS_STMR_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_UMTS_STMR_PHASE_STATUS_RD_ADDR, HWIO_UMTS_STMR_PHASE_STATUS_RD_RMSK)
#define HWIO_UMTS_STMR_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_UMTS_STMR_PHASE_STATUS_RD_ADDR, m)
#define HWIO_UMTS_STMR_PHASE_STATUS_RD_PHASE_BMSK                                                0x3ff
#define HWIO_UMTS_STMR_PHASE_STATUS_RD_PHASE_SHFT                                                  0x0

#define HWIO_TDS_WALLTIME_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0002886c)
#define HWIO_TDS_WALLTIME_STATUS_RD_RMSK                                                    0x1fffffff
#define HWIO_TDS_WALLTIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_TDS_WALLTIME_STATUS_RD_ADDR, HWIO_TDS_WALLTIME_STATUS_RD_RMSK)
#define HWIO_TDS_WALLTIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_TDS_WALLTIME_STATUS_RD_ADDR, m)
#define HWIO_TDS_WALLTIME_STATUS_RD_TIME_BMSK                                               0x1fffffff
#define HWIO_TDS_WALLTIME_STATUS_RD_TIME_SHFT                                                      0x0

#define HWIO_TDS_RXTIME_STATUS_RD_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00028870)
#define HWIO_TDS_RXTIME_STATUS_RD_RMSK                                                      0x1fffffff
#define HWIO_TDS_RXTIME_STATUS_RD_IN          \
        in_dword_masked(HWIO_TDS_RXTIME_STATUS_RD_ADDR, HWIO_TDS_RXTIME_STATUS_RD_RMSK)
#define HWIO_TDS_RXTIME_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_TDS_RXTIME_STATUS_RD_ADDR, m)
#define HWIO_TDS_RXTIME_STATUS_RD_TIME_BMSK                                                 0x1fffffff
#define HWIO_TDS_RXTIME_STATUS_RD_TIME_SHFT                                                        0x0

#define HWIO_TDS_PHASE_STATUS_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00028874)
#define HWIO_TDS_PHASE_STATUS_RD_RMSK                                                            0x3ff
#define HWIO_TDS_PHASE_STATUS_RD_IN          \
        in_dword_masked(HWIO_TDS_PHASE_STATUS_RD_ADDR, HWIO_TDS_PHASE_STATUS_RD_RMSK)
#define HWIO_TDS_PHASE_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_TDS_PHASE_STATUS_RD_ADDR, m)
#define HWIO_TDS_PHASE_STATUS_RD_PHASE_BMSK                                                      0x3ff
#define HWIO_TDS_PHASE_STATUS_RD_PHASE_SHFT                                                        0x0

#define HWIO_RXFE_Cn_TRIG_CMD_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00028878 + 0x4 * (n))
#define HWIO_RXFE_Cn_TRIG_CMD_RMSK                                                                 0x1
#define HWIO_RXFE_Cn_TRIG_CMD_MAXn                                                                   3
#define HWIO_RXFE_Cn_TRIG_CMD_OUTI(n,val)    \
        out_dword(HWIO_RXFE_Cn_TRIG_CMD_ADDR(n),val)
#define HWIO_RXFE_Cn_TRIG_CMD_TRIG_BMSK                                                            0x1
#define HWIO_RXFE_Cn_TRIG_CMD_TRIG_SHFT                                                            0x0

#define HWIO_RXFE_Cn_TRIG_VAL_ADDR(n)                                                       (MODEM_TOP_REG_BASE      + 0x00028888 + 0x4 * (n))
#define HWIO_RXFE_Cn_TRIG_VAL_RMSK                                                            0x3fffff
#define HWIO_RXFE_Cn_TRIG_VAL_MAXn                                                                   3
#define HWIO_RXFE_Cn_TRIG_VAL_INI(n)        \
        in_dword_masked(HWIO_RXFE_Cn_TRIG_VAL_ADDR(n), HWIO_RXFE_Cn_TRIG_VAL_RMSK)
#define HWIO_RXFE_Cn_TRIG_VAL_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_Cn_TRIG_VAL_ADDR(n), mask)
#define HWIO_RXFE_Cn_TRIG_VAL_OUTI(n,val)    \
        out_dword(HWIO_RXFE_Cn_TRIG_VAL_ADDR(n),val)
#define HWIO_RXFE_Cn_TRIG_VAL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_RXFE_Cn_TRIG_VAL_ADDR(n),mask,val,HWIO_RXFE_Cn_TRIG_VAL_INI(n))
#define HWIO_RXFE_Cn_TRIG_VAL_RXFE_TRIG_TIME_BMSK                                             0x3fffff
#define HWIO_RXFE_Cn_TRIG_VAL_RXFE_TRIG_TIME_SHFT                                                  0x0

#define HWIO_RXFE_TRIG_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00028898)
#define HWIO_RXFE_TRIG_STATUS_RMSK                                                                 0xf
#define HWIO_RXFE_TRIG_STATUS_IN          \
        in_dword_masked(HWIO_RXFE_TRIG_STATUS_ADDR, HWIO_RXFE_TRIG_STATUS_RMSK)
#define HWIO_RXFE_TRIG_STATUS_INM(m)      \
        in_dword_masked(HWIO_RXFE_TRIG_STATUS_ADDR, m)
#define HWIO_RXFE_TRIG_STATUS_RXFE_C3_TRIG_BMSK                                                    0x8
#define HWIO_RXFE_TRIG_STATUS_RXFE_C3_TRIG_SHFT                                                    0x3
#define HWIO_RXFE_TRIG_STATUS_RXFE_C2_TRIG_BMSK                                                    0x4
#define HWIO_RXFE_TRIG_STATUS_RXFE_C2_TRIG_SHFT                                                    0x2
#define HWIO_RXFE_TRIG_STATUS_RXFE_C1_TRIG_BMSK                                                    0x2
#define HWIO_RXFE_TRIG_STATUS_RXFE_C1_TRIG_SHFT                                                    0x1
#define HWIO_RXFE_TRIG_STATUS_RXFE_C0_TRIG_BMSK                                                    0x1
#define HWIO_RXFE_TRIG_STATUS_RXFE_C0_TRIG_SHFT                                                    0x0

#define HWIO_RXFE_Cn_TRIG_RD_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x0002889c + 0x4 * (n))
#define HWIO_RXFE_Cn_TRIG_RD_RMSK                                                             0x3fffff
#define HWIO_RXFE_Cn_TRIG_RD_MAXn                                                                    3
#define HWIO_RXFE_Cn_TRIG_RD_INI(n)        \
        in_dword_masked(HWIO_RXFE_Cn_TRIG_RD_ADDR(n), HWIO_RXFE_Cn_TRIG_RD_RMSK)
#define HWIO_RXFE_Cn_TRIG_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_RXFE_Cn_TRIG_RD_ADDR(n), mask)
#define HWIO_RXFE_Cn_TRIG_RD_RXFE_TRIG_DUMP_BMSK                                              0x3fffff
#define HWIO_RXFE_Cn_TRIG_RD_RXFE_TRIG_DUMP_SHFT                                                   0x0

#define HWIO_TX_Cn_CTRL_SEL_ADDR(n)                                                         (MODEM_TOP_REG_BASE      + 0x000288ac + 0x4 * (n))
#define HWIO_TX_Cn_CTRL_SEL_RMSK                                                                   0x1
#define HWIO_TX_Cn_CTRL_SEL_MAXn                                                                     1
#define HWIO_TX_Cn_CTRL_SEL_INI(n)        \
        in_dword_masked(HWIO_TX_Cn_CTRL_SEL_ADDR(n), HWIO_TX_Cn_CTRL_SEL_RMSK)
#define HWIO_TX_Cn_CTRL_SEL_INMI(n,mask)    \
        in_dword_masked(HWIO_TX_Cn_CTRL_SEL_ADDR(n), mask)
#define HWIO_TX_Cn_CTRL_SEL_OUTI(n,val)    \
        out_dword(HWIO_TX_Cn_CTRL_SEL_ADDR(n),val)
#define HWIO_TX_Cn_CTRL_SEL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TX_Cn_CTRL_SEL_ADDR(n),mask,val,HWIO_TX_Cn_CTRL_SEL_INI(n))
#define HWIO_TX_Cn_CTRL_SEL_FR_STB_SEL_BMSK                                                        0x1
#define HWIO_TX_Cn_CTRL_SEL_FR_STB_SEL_SHFT                                                        0x0

#define HWIO_TX_Cn_TRIG_CMD_ADDR(n)                                                         (MODEM_TOP_REG_BASE      + 0x000288b4 + 0x4 * (n))
#define HWIO_TX_Cn_TRIG_CMD_RMSK                                                                   0x1
#define HWIO_TX_Cn_TRIG_CMD_MAXn                                                                     1
#define HWIO_TX_Cn_TRIG_CMD_OUTI(n,val)    \
        out_dword(HWIO_TX_Cn_TRIG_CMD_ADDR(n),val)
#define HWIO_TX_Cn_TRIG_CMD_TRIG_BMSK                                                              0x1
#define HWIO_TX_Cn_TRIG_CMD_TRIG_SHFT                                                              0x0

#define HWIO_TX_Cn_TRIG_VAL_ADDR(n)                                                         (MODEM_TOP_REG_BASE      + 0x000288bc + 0x4 * (n))
#define HWIO_TX_Cn_TRIG_VAL_RMSK                                                              0x3fffff
#define HWIO_TX_Cn_TRIG_VAL_MAXn                                                                     1
#define HWIO_TX_Cn_TRIG_VAL_INI(n)        \
        in_dword_masked(HWIO_TX_Cn_TRIG_VAL_ADDR(n), HWIO_TX_Cn_TRIG_VAL_RMSK)
#define HWIO_TX_Cn_TRIG_VAL_INMI(n,mask)    \
        in_dword_masked(HWIO_TX_Cn_TRIG_VAL_ADDR(n), mask)
#define HWIO_TX_Cn_TRIG_VAL_OUTI(n,val)    \
        out_dword(HWIO_TX_Cn_TRIG_VAL_ADDR(n),val)
#define HWIO_TX_Cn_TRIG_VAL_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TX_Cn_TRIG_VAL_ADDR(n),mask,val,HWIO_TX_Cn_TRIG_VAL_INI(n))
#define HWIO_TX_Cn_TRIG_VAL_TX_TRIG_TIME_BMSK                                                 0x3fffff
#define HWIO_TX_Cn_TRIG_VAL_TX_TRIG_TIME_SHFT                                                      0x0

#define HWIO_TX_TRIG_STATUS_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000288c4)
#define HWIO_TX_TRIG_STATUS_RMSK                                                                   0x3
#define HWIO_TX_TRIG_STATUS_IN          \
        in_dword_masked(HWIO_TX_TRIG_STATUS_ADDR, HWIO_TX_TRIG_STATUS_RMSK)
#define HWIO_TX_TRIG_STATUS_INM(m)      \
        in_dword_masked(HWIO_TX_TRIG_STATUS_ADDR, m)
#define HWIO_TX_TRIG_STATUS_TX_C1_TRIG_BMSK                                                        0x2
#define HWIO_TX_TRIG_STATUS_TX_C1_TRIG_SHFT                                                        0x1
#define HWIO_TX_TRIG_STATUS_TX_C0_TRIG_BMSK                                                        0x1
#define HWIO_TX_TRIG_STATUS_TX_C0_TRIG_SHFT                                                        0x0

#define HWIO_TX_Cn_TRIG_RD_ADDR(n)                                                          (MODEM_TOP_REG_BASE      + 0x000288c8 + 0x4 * (n))
#define HWIO_TX_Cn_TRIG_RD_RMSK                                                               0x3fffff
#define HWIO_TX_Cn_TRIG_RD_MAXn                                                                      1
#define HWIO_TX_Cn_TRIG_RD_INI(n)        \
        in_dword_masked(HWIO_TX_Cn_TRIG_RD_ADDR(n), HWIO_TX_Cn_TRIG_RD_RMSK)
#define HWIO_TX_Cn_TRIG_RD_INMI(n,mask)    \
        in_dword_masked(HWIO_TX_Cn_TRIG_RD_ADDR(n), mask)
#define HWIO_TX_Cn_TRIG_RD_TX_TRIG_DUMP_BMSK                                                  0x3fffff
#define HWIO_TX_Cn_TRIG_RD_TX_TRIG_DUMP_SHFT                                                       0x0

#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_ADDR(n)                                                (MODEM_TOP_REG_BASE      + 0x000288d0 + 0x4 * (n))
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_RMSK                                                     0x3fffff
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_MAXn                                                            1
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_INI(n)        \
        in_dword_masked(HWIO_UNIV_STMR_TX_SYNC_TIMEn_ADDR(n), HWIO_UNIV_STMR_TX_SYNC_TIMEn_RMSK)
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_INMI(n,mask)    \
        in_dword_masked(HWIO_UNIV_STMR_TX_SYNC_TIMEn_ADDR(n), mask)
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_MSTMR_TIME_BMSK                                          0x3fffff
#define HWIO_UNIV_STMR_TX_SYNC_TIMEn_MSTMR_TIME_SHFT                                               0x0

#define HWIO_UNIV_STMR_TRIG_CTRL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000288d8)
#define HWIO_UNIV_STMR_TRIG_CTRL_RMSK                                                         0x3fffff
#define HWIO_UNIV_STMR_TRIG_CTRL_IN          \
        in_dword_masked(HWIO_UNIV_STMR_TRIG_CTRL_ADDR, HWIO_UNIV_STMR_TRIG_CTRL_RMSK)
#define HWIO_UNIV_STMR_TRIG_CTRL_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_TRIG_CTRL_ADDR, m)
#define HWIO_UNIV_STMR_TRIG_CTRL_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_TRIG_CTRL_ADDR,v)
#define HWIO_UNIV_STMR_TRIG_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_TRIG_CTRL_ADDR,m,v,HWIO_UNIV_STMR_TRIG_CTRL_IN)
#define HWIO_UNIV_STMR_TRIG_CTRL_TMB_BOUNDARY_WRAP_BMSK                                       0x3fffff
#define HWIO_UNIV_STMR_TRIG_CTRL_TMB_BOUNDARY_WRAP_SHFT                                            0x0

#define HWIO_UNIV_STMR_TRIG_MASK_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000288dc)
#define HWIO_UNIV_STMR_TRIG_MASK_RMSK                                                         0x3fffff
#define HWIO_UNIV_STMR_TRIG_MASK_IN          \
        in_dword_masked(HWIO_UNIV_STMR_TRIG_MASK_ADDR, HWIO_UNIV_STMR_TRIG_MASK_RMSK)
#define HWIO_UNIV_STMR_TRIG_MASK_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_TRIG_MASK_ADDR, m)
#define HWIO_UNIV_STMR_TRIG_MASK_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_TRIG_MASK_ADDR,v)
#define HWIO_UNIV_STMR_TRIG_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_TRIG_MASK_ADDR,m,v,HWIO_UNIV_STMR_TRIG_MASK_IN)
#define HWIO_UNIV_STMR_TRIG_MASK_TMB_MASK_BMSK                                                0x3fffff
#define HWIO_UNIV_STMR_TRIG_MASK_TMB_MASK_SHFT                                                     0x0

#define HWIO_VFR_SEL_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x000288e0)
#define HWIO_VFR_SEL_RMSK                                                                          0x7
#define HWIO_VFR_SEL_IN          \
        in_dword_masked(HWIO_VFR_SEL_ADDR, HWIO_VFR_SEL_RMSK)
#define HWIO_VFR_SEL_INM(m)      \
        in_dword_masked(HWIO_VFR_SEL_ADDR, m)
#define HWIO_VFR_SEL_OUT(v)      \
        out_dword(HWIO_VFR_SEL_ADDR,v)
#define HWIO_VFR_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_VFR_SEL_ADDR,m,v,HWIO_VFR_SEL_IN)
#define HWIO_VFR_SEL_VFR_SEL_BMSK                                                                  0x7
#define HWIO_VFR_SEL_VFR_SEL_SHFT                                                                  0x0

#define HWIO_UNIV_STMR_SPARE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x000288e4)
#define HWIO_UNIV_STMR_SPARE_RMSK                                                           0xffffffff
#define HWIO_UNIV_STMR_SPARE_IN          \
        in_dword_masked(HWIO_UNIV_STMR_SPARE_ADDR, HWIO_UNIV_STMR_SPARE_RMSK)
#define HWIO_UNIV_STMR_SPARE_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_SPARE_ADDR, m)
#define HWIO_UNIV_STMR_SPARE_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_SPARE_ADDR,v)
#define HWIO_UNIV_STMR_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_SPARE_ADDR,m,v,HWIO_UNIV_STMR_SPARE_IN)
#define HWIO_UNIV_STMR_SPARE_SPARE_BMSK                                                     0xffffffff
#define HWIO_UNIV_STMR_SPARE_SPARE_SHFT                                                            0x0

#define HWIO_SYS_SLEEP_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000288e8)
#define HWIO_SYS_SLEEP_STATUS_RMSK                                                                0x3f
#define HWIO_SYS_SLEEP_STATUS_IN          \
        in_dword_masked(HWIO_SYS_SLEEP_STATUS_ADDR, HWIO_SYS_SLEEP_STATUS_RMSK)
#define HWIO_SYS_SLEEP_STATUS_INM(m)      \
        in_dword_masked(HWIO_SYS_SLEEP_STATUS_ADDR, m)
#define HWIO_SYS_SLEEP_STATUS_SLP_TDS_BMSK                                                        0x20
#define HWIO_SYS_SLEEP_STATUS_SLP_TDS_SHFT                                                         0x5
#define HWIO_SYS_SLEEP_STATUS_SLP_LTE_BMSK                                                        0x10
#define HWIO_SYS_SLEEP_STATUS_SLP_LTE_SHFT                                                         0x4
#define HWIO_SYS_SLEEP_STATUS_SLP_UMTS_BMSK                                                        0x8
#define HWIO_SYS_SLEEP_STATUS_SLP_UMTS_SHFT                                                        0x3
#define HWIO_SYS_SLEEP_STATUS_SLP_DO_BMSK                                                          0x4
#define HWIO_SYS_SLEEP_STATUS_SLP_DO_SHFT                                                          0x2
#define HWIO_SYS_SLEEP_STATUS_SLP_1X_BMSK                                                          0x2
#define HWIO_SYS_SLEEP_STATUS_SLP_1X_SHFT                                                          0x1
#define HWIO_SYS_SLEEP_STATUS_SLP_GSM_BMSK                                                         0x1
#define HWIO_SYS_SLEEP_STATUS_SLP_GSM_SHFT                                                         0x0

#define HWIO_UNIV_STMR_LD_CMD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000288ec)
#define HWIO_UNIV_STMR_LD_CMD_RMSK                                                                 0x1
#define HWIO_UNIV_STMR_LD_CMD_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_LD_CMD_ADDR,v)
#define HWIO_UNIV_STMR_LD_CMD_LOAD_BMSK                                                            0x1
#define HWIO_UNIV_STMR_LD_CMD_LOAD_SHFT                                                            0x0

#define HWIO_UNIV_STMR_MODIFIER_LD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000288f0)
#define HWIO_UNIV_STMR_MODIFIER_LD_RMSK                                                      0x7ffffff
#define HWIO_UNIV_STMR_MODIFIER_LD_IN          \
        in_dword_masked(HWIO_UNIV_STMR_MODIFIER_LD_ADDR, HWIO_UNIV_STMR_MODIFIER_LD_RMSK)
#define HWIO_UNIV_STMR_MODIFIER_LD_INM(m)      \
        in_dword_masked(HWIO_UNIV_STMR_MODIFIER_LD_ADDR, m)
#define HWIO_UNIV_STMR_MODIFIER_LD_OUT(v)      \
        out_dword(HWIO_UNIV_STMR_MODIFIER_LD_ADDR,v)
#define HWIO_UNIV_STMR_MODIFIER_LD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_UNIV_STMR_MODIFIER_LD_ADDR,m,v,HWIO_UNIV_STMR_MODIFIER_LD_IN)
#define HWIO_UNIV_STMR_MODIFIER_LD_LD_VAL_BMSK                                               0x7ffffff
#define HWIO_UNIV_STMR_MODIFIER_LD_LD_VAL_SHFT                                                     0x0

#define HWIO_UMTS_STMR_ENABLE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00029000)
#define HWIO_UMTS_STMR_ENABLE_RMSK                                                                 0x1
#define HWIO_UMTS_STMR_ENABLE_OUT(v)      \
        out_dword(HWIO_UMTS_STMR_ENABLE_ADDR,v)
#define HWIO_UMTS_STMR_ENABLE_DATA0_BMSK                                                           0x1
#define HWIO_UMTS_STMR_ENABLE_DATA0_SHFT                                                           0x0

#define HWIO_UMTS_STMR_STATUS_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00029004)
#define HWIO_UMTS_STMR_STATUS_RMSK                                                                 0x1
#define HWIO_UMTS_STMR_STATUS_IN          \
        in_dword_masked(HWIO_UMTS_STMR_STATUS_ADDR, HWIO_UMTS_STMR_STATUS_RMSK)
#define HWIO_UMTS_STMR_STATUS_INM(m)      \
        in_dword_masked(HWIO_UMTS_STMR_STATUS_ADDR, m)
#define HWIO_UMTS_STMR_STATUS_DATA0_BMSK                                                           0x1
#define HWIO_UMTS_STMR_STATUS_DATA0_SHFT                                                           0x0

#define HWIO_STMR_FCW_CTL_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00029008)
#define HWIO_STMR_FCW_CTL_RMSK                                                              0xffffffff
#define HWIO_STMR_FCW_CTL_IN          \
        in_dword_masked(HWIO_STMR_FCW_CTL_ADDR, HWIO_STMR_FCW_CTL_RMSK)
#define HWIO_STMR_FCW_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_FCW_CTL_ADDR, m)
#define HWIO_STMR_FCW_CTL_OUT(v)      \
        out_dword(HWIO_STMR_FCW_CTL_ADDR,v)
#define HWIO_STMR_FCW_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_FCW_CTL_ADDR,m,v,HWIO_STMR_FCW_CTL_IN)
#define HWIO_STMR_FCW_CTL_FCW_INT_BMSK                                                      0xc0000000
#define HWIO_STMR_FCW_CTL_FCW_INT_SHFT                                                            0x1e
#define HWIO_STMR_FCW_CTL_FCW_FRAC_BMSK                                                     0x3fffffff
#define HWIO_STMR_FCW_CTL_FCW_FRAC_SHFT                                                            0x0

#define HWIO_STMR_RESET_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x0002900c)
#define HWIO_STMR_RESET_RMSK                                                                       0x1
#define HWIO_STMR_RESET_OUT(v)      \
        out_dword(HWIO_STMR_RESET_ADDR,v)
#define HWIO_STMR_RESET_DATA0_BMSK                                                                 0x1
#define HWIO_STMR_RESET_DATA0_SHFT                                                                 0x0

#define HWIO_STMR_ST_EVENT_CTL_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00029010)
#define HWIO_STMR_ST_EVENT_CTL_RMSK                                                            0x7ffff
#define HWIO_STMR_ST_EVENT_CTL_IN          \
        in_dword_masked(HWIO_STMR_ST_EVENT_CTL_ADDR, HWIO_STMR_ST_EVENT_CTL_RMSK)
#define HWIO_STMR_ST_EVENT_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_ST_EVENT_CTL_ADDR, m)
#define HWIO_STMR_ST_EVENT_CTL_OUT(v)      \
        out_dword(HWIO_STMR_ST_EVENT_CTL_ADDR,v)
#define HWIO_STMR_ST_EVENT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_ST_EVENT_CTL_ADDR,m,v,HWIO_STMR_ST_EVENT_CTL_IN)
#define HWIO_STMR_ST_EVENT_CTL_ST_EVENT_INT_BMSK                                               0x40000
#define HWIO_STMR_ST_EVENT_CTL_ST_EVENT_INT_SHFT                                                  0x12
#define HWIO_STMR_ST_EVENT_CTL_SLEEP_ARM_BMSK                                                  0x20000
#define HWIO_STMR_ST_EVENT_CTL_SLEEP_ARM_SHFT                                                     0x11
#define HWIO_STMR_ST_EVENT_CTL_ARM_ST_EVENT_BMSK                                               0x10000
#define HWIO_STMR_ST_EVENT_CTL_ARM_ST_EVENT_SHFT                                                  0x10
#define HWIO_STMR_ST_EVENT_CTL_EVENT_TIME_BMSK                                                  0xffff
#define HWIO_STMR_ST_EVENT_CTL_EVENT_TIME_SHFT                                                     0x0

#define HWIO_STMR_TIME_CMD_PRI_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00029014)
#define HWIO_STMR_TIME_CMD_PRI_RMSK                                                                0x7
#define HWIO_STMR_TIME_CMD_PRI_OUT(v)      \
        out_dword(HWIO_STMR_TIME_CMD_PRI_ADDR,v)
#define HWIO_STMR_TIME_CMD_PRI_WALL_TIME_CMD_BMSK                                                  0x7
#define HWIO_STMR_TIME_CMD_PRI_WALL_TIME_CMD_SHFT                                                  0x0

#define HWIO_STMR_WALL_TIME_MODIFIER_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029018)
#define HWIO_STMR_WALL_TIME_MODIFIER_RMSK                                                   0x7fffffff
#define HWIO_STMR_WALL_TIME_MODIFIER_OUT(v)      \
        out_dword(HWIO_STMR_WALL_TIME_MODIFIER_ADDR,v)
#define HWIO_STMR_WALL_TIME_MODIFIER_WALL_TIME_MODIFIER_BMSK                                0x7fffffff
#define HWIO_STMR_WALL_TIME_MODIFIER_WALL_TIME_MODIFIER_SHFT                                       0x0

#define HWIO_STMR_STATUS_DUMP_CMD_PRI_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0002901c)
#define HWIO_STMR_STATUS_DUMP_CMD_PRI_RMSK                                                         0x3
#define HWIO_STMR_STATUS_DUMP_CMD_PRI_OUT(v)      \
        out_dword(HWIO_STMR_STATUS_DUMP_CMD_PRI_ADDR,v)
#define HWIO_STMR_STATUS_DUMP_CMD_PRI_STATUS_DUMP_UP_BMSK                                          0x3
#define HWIO_STMR_STATUS_DUMP_CMD_PRI_STATUS_DUMP_UP_SHFT                                          0x0

#define HWIO_STMR_REF_COUNT_STATUS_PRI_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00029020)
#define HWIO_STMR_REF_COUNT_STATUS_PRI_RMSK                                                 0x7fffffff
#define HWIO_STMR_REF_COUNT_STATUS_PRI_IN          \
        in_dword_masked(HWIO_STMR_REF_COUNT_STATUS_PRI_ADDR, HWIO_STMR_REF_COUNT_STATUS_PRI_RMSK)
#define HWIO_STMR_REF_COUNT_STATUS_PRI_INM(m)      \
        in_dword_masked(HWIO_STMR_REF_COUNT_STATUS_PRI_ADDR, m)
#define HWIO_STMR_REF_COUNT_STATUS_PRI_FRAME_NUM_BMSK                                       0x7ff80000
#define HWIO_STMR_REF_COUNT_STATUS_PRI_FRAME_NUM_SHFT                                             0x13
#define HWIO_STMR_REF_COUNT_STATUS_PRI_FRAME_REF_COUNT_BMSK                                    0x7ffff
#define HWIO_STMR_REF_COUNT_STATUS_PRI_FRAME_REF_COUNT_SHFT                                        0x0

#define HWIO_STMR_TX_TIME_STATUS_PRI_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029024)
#define HWIO_STMR_TX_TIME_STATUS_PRI_RMSK                                                   0x7fffffff
#define HWIO_STMR_TX_TIME_STATUS_PRI_IN          \
        in_dword_masked(HWIO_STMR_TX_TIME_STATUS_PRI_ADDR, HWIO_STMR_TX_TIME_STATUS_PRI_RMSK)
#define HWIO_STMR_TX_TIME_STATUS_PRI_INM(m)      \
        in_dword_masked(HWIO_STMR_TX_TIME_STATUS_PRI_ADDR, m)
#define HWIO_STMR_TX_TIME_STATUS_PRI_TX_TTI_COUNT_BMSK                                      0x7ff80000
#define HWIO_STMR_TX_TIME_STATUS_PRI_TX_TTI_COUNT_SHFT                                            0x13
#define HWIO_STMR_TX_TIME_STATUS_PRI_TX_FRAME_COUNT_BMSK                                       0x7ffff
#define HWIO_STMR_TX_TIME_STATUS_PRI_TX_FRAME_COUNT_SHFT                                           0x0

#define HWIO_STMR_Cd_COUNT_STATUS_ADDR(d)                                                   (MODEM_TOP_REG_BASE      + 0x00029028 + 0x4 * (d))
#define HWIO_STMR_Cd_COUNT_STATUS_RMSK                                                         0x7ffff
#define HWIO_STMR_Cd_COUNT_STATUS_MAXd                                                               2
#define HWIO_STMR_Cd_COUNT_STATUS_INI(d)        \
        in_dword_masked(HWIO_STMR_Cd_COUNT_STATUS_ADDR(d), HWIO_STMR_Cd_COUNT_STATUS_RMSK)
#define HWIO_STMR_Cd_COUNT_STATUS_INMI(d,mask)    \
        in_dword_masked(HWIO_STMR_Cd_COUNT_STATUS_ADDR(d), mask)
#define HWIO_STMR_Cd_COUNT_STATUS_CD_COUNT_STATUS_BMSK                                         0x7ffff
#define HWIO_STMR_Cd_COUNT_STATUS_CD_COUNT_STATUS_SHFT                                             0x0

#define HWIO_STMR_PHASE_PRI_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029038)
#define HWIO_STMR_PHASE_PRI_RMSK                                                            0x3fffffff
#define HWIO_STMR_PHASE_PRI_IN          \
        in_dword_masked(HWIO_STMR_PHASE_PRI_ADDR, HWIO_STMR_PHASE_PRI_RMSK)
#define HWIO_STMR_PHASE_PRI_INM(m)      \
        in_dword_masked(HWIO_STMR_PHASE_PRI_ADDR, m)
#define HWIO_STMR_PHASE_PRI_PHASE_PRI_BMSK                                                  0x3fffffff
#define HWIO_STMR_PHASE_PRI_PHASE_PRI_SHFT                                                         0x0

#define HWIO_STMR_REF_COUNT_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x0002903c)
#define HWIO_STMR_REF_COUNT_RMSK                                                             0xfffffff
#define HWIO_STMR_REF_COUNT_IN          \
        in_dword_masked(HWIO_STMR_REF_COUNT_ADDR, HWIO_STMR_REF_COUNT_RMSK)
#define HWIO_STMR_REF_COUNT_INM(m)      \
        in_dword_masked(HWIO_STMR_REF_COUNT_ADDR, m)
#define HWIO_STMR_REF_COUNT_FRAME_NUM_BMSK                                                   0xfff0000
#define HWIO_STMR_REF_COUNT_FRAME_NUM_SHFT                                                        0x10
#define HWIO_STMR_REF_COUNT_FRAME_REF_COUNT_BMSK                                                0xffff
#define HWIO_STMR_REF_COUNT_FRAME_REF_COUNT_SHFT                                                   0x0

#define HWIO_STMR_REF_PHASE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029318)
#define HWIO_STMR_REF_PHASE_RMSK                                                            0x3fffffff
#define HWIO_STMR_REF_PHASE_IN          \
        in_dword_masked(HWIO_STMR_REF_PHASE_ADDR, HWIO_STMR_REF_PHASE_RMSK)
#define HWIO_STMR_REF_PHASE_INM(m)      \
        in_dword_masked(HWIO_STMR_REF_PHASE_ADDR, m)
#define HWIO_STMR_REF_PHASE_UMTS_STMR_PHASE_BMSK                                            0x3fffffff
#define HWIO_STMR_REF_PHASE_UMTS_STMR_PHASE_SHFT                                                   0x0

#define HWIO_STMR_COMBINER_COUNTn_PRI_ADDR(n)                                               (MODEM_TOP_REG_BASE      + 0x00029040 + 0x4 * (n))
#define HWIO_STMR_COMBINER_COUNTn_PRI_RMSK                                                       0x7ff
#define HWIO_STMR_COMBINER_COUNTn_PRI_MAXn                                                           2
#define HWIO_STMR_COMBINER_COUNTn_PRI_INI(n)        \
        in_dword_masked(HWIO_STMR_COMBINER_COUNTn_PRI_ADDR(n), HWIO_STMR_COMBINER_COUNTn_PRI_RMSK)
#define HWIO_STMR_COMBINER_COUNTn_PRI_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_COMBINER_COUNTn_PRI_ADDR(n), mask)
#define HWIO_STMR_COMBINER_COUNTn_PRI_C_CFN_SUBFRAME_NUM_BMSK                                    0x700
#define HWIO_STMR_COMBINER_COUNTn_PRI_C_CFN_SUBFRAME_NUM_SHFT                                      0x8
#define HWIO_STMR_COMBINER_COUNTn_PRI_C_COUNT_BMSK                                                0xff
#define HWIO_STMR_COMBINER_COUNTn_PRI_C_COUNT_SHFT                                                 0x0

#define HWIO_STMR_CFN_COUNTn_ADDR(n)                                                        (MODEM_TOP_REG_BASE      + 0x00029050 + 0x4 * (n))
#define HWIO_STMR_CFN_COUNTn_RMSK                                                                 0xff
#define HWIO_STMR_CFN_COUNTn_MAXn                                                                    2
#define HWIO_STMR_CFN_COUNTn_INI(n)        \
        in_dword_masked(HWIO_STMR_CFN_COUNTn_ADDR(n), HWIO_STMR_CFN_COUNTn_RMSK)
#define HWIO_STMR_CFN_COUNTn_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_CFN_COUNTn_ADDR(n), mask)
#define HWIO_STMR_CFN_COUNTn_C_CFN_COUNT_BMSK                                                     0xff
#define HWIO_STMR_CFN_COUNTn_C_CFN_COUNT_SHFT                                                      0x0

#define HWIO_STMR_TIME_SYNC_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029060)
#define HWIO_STMR_TIME_SYNC_CTL_RMSK                                                              0xe3
#define HWIO_STMR_TIME_SYNC_CTL_OUT(v)      \
        out_dword(HWIO_STMR_TIME_SYNC_CTL_ADDR,v)
#define HWIO_STMR_TIME_SYNC_CTL_CN_ON_LINE_LOAD_EN_BMSK                                           0xe0
#define HWIO_STMR_TIME_SYNC_CTL_CN_ON_LINE_LOAD_EN_SHFT                                            0x5
#define HWIO_STMR_TIME_SYNC_CTL_ON_LINE_START_SEL_BMSK                                             0x3
#define HWIO_STMR_TIME_SYNC_CTL_ON_LINE_START_SEL_SHFT                                             0x0

#define HWIO_STMR_CN_MODIFIER_ON_LINE_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00029064)
#define HWIO_STMR_CN_MODIFIER_ON_LINE_RMSK                                                   0x7ffffff
#define HWIO_STMR_CN_MODIFIER_ON_LINE_OUT(v)      \
        out_dword(HWIO_STMR_CN_MODIFIER_ON_LINE_ADDR,v)
#define HWIO_STMR_CN_MODIFIER_ON_LINE_CN_MODIFIER_ON_LINE_BMSK                               0x7ffffff
#define HWIO_STMR_CN_MODIFIER_ON_LINE_CN_MODIFIER_ON_LINE_SHFT                                     0x0

#define HWIO_STMR_MISC_CTL_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029068)
#define HWIO_STMR_MISC_CTL_RMSK                                                                    0x1
#define HWIO_STMR_MISC_CTL_OUT(v)      \
        out_dword(HWIO_STMR_MISC_CTL_ADDR,v)
#define HWIO_STMR_MISC_CTL_SBI_TRANSFER_UNIT_BMSK                                                  0x1
#define HWIO_STMR_MISC_CTL_SBI_TRANSFER_UNIT_SHFT                                                  0x0

#define HWIO_STMR_TX_10MS_INT_OFFSET_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x0002906c)
#define HWIO_STMR_TX_10MS_INT_OFFSET_RMSK                                                         0x7f
#define HWIO_STMR_TX_10MS_INT_OFFSET_OUT(v)      \
        out_dword(HWIO_STMR_TX_10MS_INT_OFFSET_ADDR,v)
#define HWIO_STMR_TX_10MS_INT_OFFSET_TX_10MS_INT_OFFSET_BMSK                                      0x7f
#define HWIO_STMR_TX_10MS_INT_OFFSET_TX_10MS_INT_OFFSET_SHFT                                       0x0

#define HWIO_STMR_PROG_INT0_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00029070)
#define HWIO_STMR_PROG_INT0_STATUS_RMSK                                                         0xffff
#define HWIO_STMR_PROG_INT0_STATUS_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT0_STATUS_ADDR, HWIO_STMR_PROG_INT0_STATUS_RMSK)
#define HWIO_STMR_PROG_INT0_STATUS_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT0_STATUS_ADDR, m)
#define HWIO_STMR_PROG_INT0_STATUS_INT0_STATUS_BMSK                                             0xffff
#define HWIO_STMR_PROG_INT0_STATUS_INT0_STATUS_SHFT                                                0x0

#define HWIO_STMR_PROG_INT1_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00029074)
#define HWIO_STMR_PROG_INT1_STATUS_RMSK                                                         0xffff
#define HWIO_STMR_PROG_INT1_STATUS_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT1_STATUS_ADDR, HWIO_STMR_PROG_INT1_STATUS_RMSK)
#define HWIO_STMR_PROG_INT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT1_STATUS_ADDR, m)
#define HWIO_STMR_PROG_INT1_STATUS_INT1_STATUS_BMSK                                             0xffff
#define HWIO_STMR_PROG_INT1_STATUS_INT1_STATUS_SHFT                                                0x0

#define HWIO_STMR_PROG_INT2_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00029078)
#define HWIO_STMR_PROG_INT2_STATUS_RMSK                                                         0xffff
#define HWIO_STMR_PROG_INT2_STATUS_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT2_STATUS_ADDR, HWIO_STMR_PROG_INT2_STATUS_RMSK)
#define HWIO_STMR_PROG_INT2_STATUS_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT2_STATUS_ADDR, m)
#define HWIO_STMR_PROG_INT2_STATUS_INT2_STATUS_BMSK                                             0xffff
#define HWIO_STMR_PROG_INT2_STATUS_INT2_STATUS_SHFT                                                0x0

#define HWIO_STMR_PROG_INT0_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029080)
#define HWIO_STMR_PROG_INT0_CMD_RMSK                                                            0xffff
#define HWIO_STMR_PROG_INT0_CMD_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT0_CMD_ADDR,v)
#define HWIO_STMR_PROG_INT0_CMD_INT0_CLEAR_BMSK                                                 0xffff
#define HWIO_STMR_PROG_INT0_CMD_INT0_CLEAR_SHFT                                                    0x0

#define HWIO_STMR_PROG_INT1_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029084)
#define HWIO_STMR_PROG_INT1_CMD_RMSK                                                            0xffff
#define HWIO_STMR_PROG_INT1_CMD_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT1_CMD_ADDR,v)
#define HWIO_STMR_PROG_INT1_CMD_INT1_CLEAR_BMSK                                                 0xffff
#define HWIO_STMR_PROG_INT1_CMD_INT1_CLEAR_SHFT                                                    0x0

#define HWIO_STMR_PROG_INT2_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029088)
#define HWIO_STMR_PROG_INT2_CMD_RMSK                                                            0xffff
#define HWIO_STMR_PROG_INT2_CMD_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT2_CMD_ADDR,v)
#define HWIO_STMR_PROG_INT2_CMD_INT2_CLEAR_BMSK                                                 0xffff
#define HWIO_STMR_PROG_INT2_CMD_INT2_CLEAR_SHFT                                                    0x0

#define HWIO_STMR_PROG_INT0_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029090)
#define HWIO_STMR_PROG_INT0_CTL_RMSK                                                         0x7ffff00
#define HWIO_STMR_PROG_INT0_CTL_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT0_CTL_ADDR, HWIO_STMR_PROG_INT0_CTL_RMSK)
#define HWIO_STMR_PROG_INT0_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT0_CTL_ADDR, m)
#define HWIO_STMR_PROG_INT0_CTL_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT0_CTL_ADDR,v)
#define HWIO_STMR_PROG_INT0_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_PROG_INT0_CTL_ADDR,m,v,HWIO_STMR_PROG_INT0_CTL_IN)
#define HWIO_STMR_PROG_INT0_CTL_INT0_REF_SEL_BMSK                                            0x7000000
#define HWIO_STMR_PROG_INT0_CTL_INT0_REF_SEL_SHFT                                                 0x18
#define HWIO_STMR_PROG_INT0_CTL_INT0_OFFSET_BMSK                                              0xffff00
#define HWIO_STMR_PROG_INT0_CTL_INT0_OFFSET_SHFT                                                   0x8

#define HWIO_STMR_PROG_INT1_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029094)
#define HWIO_STMR_PROG_INT1_CTL_RMSK                                                         0x7ffff00
#define HWIO_STMR_PROG_INT1_CTL_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT1_CTL_ADDR, HWIO_STMR_PROG_INT1_CTL_RMSK)
#define HWIO_STMR_PROG_INT1_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT1_CTL_ADDR, m)
#define HWIO_STMR_PROG_INT1_CTL_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT1_CTL_ADDR,v)
#define HWIO_STMR_PROG_INT1_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_PROG_INT1_CTL_ADDR,m,v,HWIO_STMR_PROG_INT1_CTL_IN)
#define HWIO_STMR_PROG_INT1_CTL_INT1_REF_SEL_BMSK                                            0x7000000
#define HWIO_STMR_PROG_INT1_CTL_INT1_REF_SEL_SHFT                                                 0x18
#define HWIO_STMR_PROG_INT1_CTL_INT1_OFFSET_BMSK                                              0xffff00
#define HWIO_STMR_PROG_INT1_CTL_INT1_OFFSET_SHFT                                                   0x8

#define HWIO_STMR_PROG_INT2_CTL_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029098)
#define HWIO_STMR_PROG_INT2_CTL_RMSK                                                         0x7ffff00
#define HWIO_STMR_PROG_INT2_CTL_IN          \
        in_dword_masked(HWIO_STMR_PROG_INT2_CTL_ADDR, HWIO_STMR_PROG_INT2_CTL_RMSK)
#define HWIO_STMR_PROG_INT2_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_INT2_CTL_ADDR, m)
#define HWIO_STMR_PROG_INT2_CTL_OUT(v)      \
        out_dword(HWIO_STMR_PROG_INT2_CTL_ADDR,v)
#define HWIO_STMR_PROG_INT2_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_PROG_INT2_CTL_ADDR,m,v,HWIO_STMR_PROG_INT2_CTL_IN)
#define HWIO_STMR_PROG_INT2_CTL_INT2_REF_SEL_BMSK                                            0x7000000
#define HWIO_STMR_PROG_INT2_CTL_INT2_REF_SEL_SHFT                                                 0x18
#define HWIO_STMR_PROG_INT2_CTL_INT2_OFFSET_BMSK                                              0xffff00
#define HWIO_STMR_PROG_INT2_CTL_INT2_OFFSET_SHFT                                                   0x8

#define HWIO_STMR_INT0_EVENT_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x000290a0 + 0x4 * (n))
#define HWIO_STMR_INT0_EVENT_n_RMSK                                                         0x8000ffff
#define HWIO_STMR_INT0_EVENT_n_MAXn                                                                 15
#define HWIO_STMR_INT0_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_STMR_INT0_EVENT_n_ADDR(n), HWIO_STMR_INT0_EVENT_n_RMSK)
#define HWIO_STMR_INT0_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_INT0_EVENT_n_ADDR(n), mask)
#define HWIO_STMR_INT0_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_STMR_INT0_EVENT_n_ADDR(n),val)
#define HWIO_STMR_INT0_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_STMR_INT0_EVENT_n_ADDR(n),mask,val,HWIO_STMR_INT0_EVENT_n_INI(n))
#define HWIO_STMR_INT0_EVENT_n_INT_ENABLE_BMSK                                              0x80000000
#define HWIO_STMR_INT0_EVENT_n_INT_ENABLE_SHFT                                                    0x1f
#define HWIO_STMR_INT0_EVENT_n_FIRING_TIME_BMSK                                                 0xffff
#define HWIO_STMR_INT0_EVENT_n_FIRING_TIME_SHFT                                                    0x0

#define HWIO_STMR_INT1_EVENT_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x000290e0 + 0x4 * (n))
#define HWIO_STMR_INT1_EVENT_n_RMSK                                                         0x8000ffff
#define HWIO_STMR_INT1_EVENT_n_MAXn                                                                 15
#define HWIO_STMR_INT1_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_STMR_INT1_EVENT_n_ADDR(n), HWIO_STMR_INT1_EVENT_n_RMSK)
#define HWIO_STMR_INT1_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_INT1_EVENT_n_ADDR(n), mask)
#define HWIO_STMR_INT1_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_STMR_INT1_EVENT_n_ADDR(n),val)
#define HWIO_STMR_INT1_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_STMR_INT1_EVENT_n_ADDR(n),mask,val,HWIO_STMR_INT1_EVENT_n_INI(n))
#define HWIO_STMR_INT1_EVENT_n_INT_ENABLE_BMSK                                              0x80000000
#define HWIO_STMR_INT1_EVENT_n_INT_ENABLE_SHFT                                                    0x1f
#define HWIO_STMR_INT1_EVENT_n_FIRING_TIME_BMSK                                                 0xffff
#define HWIO_STMR_INT1_EVENT_n_FIRING_TIME_SHFT                                                    0x0

#define HWIO_STMR_INT2_EVENT_n_ADDR(n)                                                      (MODEM_TOP_REG_BASE      + 0x00029120 + 0x4 * (n))
#define HWIO_STMR_INT2_EVENT_n_RMSK                                                         0x8000ffff
#define HWIO_STMR_INT2_EVENT_n_MAXn                                                                 15
#define HWIO_STMR_INT2_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_STMR_INT2_EVENT_n_ADDR(n), HWIO_STMR_INT2_EVENT_n_RMSK)
#define HWIO_STMR_INT2_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_INT2_EVENT_n_ADDR(n), mask)
#define HWIO_STMR_INT2_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_STMR_INT2_EVENT_n_ADDR(n),val)
#define HWIO_STMR_INT2_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_STMR_INT2_EVENT_n_ADDR(n),mask,val,HWIO_STMR_INT2_EVENT_n_INI(n))
#define HWIO_STMR_INT2_EVENT_n_INT_ENABLE_BMSK                                              0x80000000
#define HWIO_STMR_INT2_EVENT_n_INT_ENABLE_SHFT                                                    0x1f
#define HWIO_STMR_INT2_EVENT_n_FIRING_TIME_BMSK                                                 0xffff
#define HWIO_STMR_INT2_EVENT_n_FIRING_TIME_SHFT                                                    0x0

#define HWIO_STMR_TIME_CMD_SNP_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x000291a0)
#define HWIO_STMR_TIME_CMD_SNP_RMSK                                                               0x37
#define HWIO_STMR_TIME_CMD_SNP_OUT(v)      \
        out_dword(HWIO_STMR_TIME_CMD_SNP_ADDR,v)
#define HWIO_STMR_TIME_CMD_SNP_TX_SYS_TIME_CMD_BMSK                                               0x30
#define HWIO_STMR_TIME_CMD_SNP_TX_SYS_TIME_CMD_SHFT                                                0x4
#define HWIO_STMR_TIME_CMD_SNP_WALL_TIME_CMD_BMSK                                                  0x7
#define HWIO_STMR_TIME_CMD_SNP_WALL_TIME_CMD_SHFT                                                  0x0

#define HWIO_STMR_TX_TARGET_REF_COUNT_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000291ac)
#define HWIO_STMR_TX_TARGET_REF_COUNT_RMSK                                                      0xffff
#define HWIO_STMR_TX_TARGET_REF_COUNT_OUT(v)      \
        out_dword(HWIO_STMR_TX_TARGET_REF_COUNT_ADDR,v)
#define HWIO_STMR_TX_TARGET_REF_COUNT_DATA15_0_BMSK                                             0xffff
#define HWIO_STMR_TX_TARGET_REF_COUNT_DATA15_0_SHFT                                                0x0

#define HWIO_STMR_TX_TIME_MODIFIER_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000291b0)
#define HWIO_STMR_TX_TIME_MODIFIER_RMSK                                                     0x7fffffff
#define HWIO_STMR_TX_TIME_MODIFIER_OUT(v)      \
        out_dword(HWIO_STMR_TX_TIME_MODIFIER_ADDR,v)
#define HWIO_STMR_TX_TIME_MODIFIER_DATA30_0_BMSK                                            0x7fffffff
#define HWIO_STMR_TX_TIME_MODIFIER_DATA30_0_SHFT                                                   0x0

#define HWIO_STMR_COMBINER_CMD_SNP_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000291b4)
#define HWIO_STMR_COMBINER_CMD_SNP_RMSK                                                           0x3f
#define HWIO_STMR_COMBINER_CMD_SNP_OUT(v)      \
        out_dword(HWIO_STMR_COMBINER_CMD_SNP_ADDR,v)
#define HWIO_STMR_COMBINER_CMD_SNP_C2_TIME_CMD_BMSK                                               0x30
#define HWIO_STMR_COMBINER_CMD_SNP_C2_TIME_CMD_SHFT                                                0x4
#define HWIO_STMR_COMBINER_CMD_SNP_C1_TIME_CMD_BMSK                                                0xc
#define HWIO_STMR_COMBINER_CMD_SNP_C1_TIME_CMD_SHFT                                                0x2
#define HWIO_STMR_COMBINER_CMD_SNP_C0_TIME_CMD_BMSK                                                0x3
#define HWIO_STMR_COMBINER_CMD_SNP_C0_TIME_CMD_SHFT                                                0x0

#define HWIO_STMR_Cd_TARGET_REF_COUNT_ADDR(d)                                               (MODEM_TOP_REG_BASE      + 0x000291b8 + 0x4 * (d))
#define HWIO_STMR_Cd_TARGET_REF_COUNT_RMSK                                                      0xffff
#define HWIO_STMR_Cd_TARGET_REF_COUNT_MAXd                                                           2
#define HWIO_STMR_Cd_TARGET_REF_COUNT_OUTI(d,val)    \
        out_dword(HWIO_STMR_Cd_TARGET_REF_COUNT_ADDR(d),val)
#define HWIO_STMR_Cd_TARGET_REF_COUNT_DATA15_0_BMSK                                             0xffff
#define HWIO_STMR_Cd_TARGET_REF_COUNT_DATA15_0_SHFT                                                0x0

#define HWIO_STMR_CFNd_MODIFIER_ADDR(d)                                                     (MODEM_TOP_REG_BASE      + 0x00029308 + 0x4 * (d))
#define HWIO_STMR_CFNd_MODIFIER_RMSK                                                              0xff
#define HWIO_STMR_CFNd_MODIFIER_MAXd                                                                 2
#define HWIO_STMR_CFNd_MODIFIER_OUTI(d,val)    \
        out_dword(HWIO_STMR_CFNd_MODIFIER_ADDR(d),val)
#define HWIO_STMR_CFNd_MODIFIER_C_CFN_MODIFIER_BMSK                                               0xff
#define HWIO_STMR_CFNd_MODIFIER_C_CFN_MODIFIER_SHFT                                                0x0

#define HWIO_STMR_Cd_MODIFIER_ADDR(d)                                                       (MODEM_TOP_REG_BASE      + 0x000291c8 + 0x4 * (d))
#define HWIO_STMR_Cd_MODIFIER_RMSK                                                           0x7ffffff
#define HWIO_STMR_Cd_MODIFIER_MAXd                                                                   2
#define HWIO_STMR_Cd_MODIFIER_OUTI(d,val)    \
        out_dword(HWIO_STMR_Cd_MODIFIER_ADDR(d),val)
#define HWIO_STMR_Cd_MODIFIER_DATA26_0_BMSK                                                  0x7ffffff
#define HWIO_STMR_Cd_MODIFIER_DATA26_0_SHFT                                                        0x0

#define HWIO_STMR_STATUS_DUMP_CMD_SNP_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000291d8)
#define HWIO_STMR_STATUS_DUMP_CMD_SNP_RMSK                                                         0x3
#define HWIO_STMR_STATUS_DUMP_CMD_SNP_OUT(v)      \
        out_dword(HWIO_STMR_STATUS_DUMP_CMD_SNP_ADDR,v)
#define HWIO_STMR_STATUS_DUMP_CMD_SNP_DATA1_0_BMSK                                                 0x3
#define HWIO_STMR_STATUS_DUMP_CMD_SNP_DATA1_0_SHFT                                                 0x0

#define HWIO_STMR_TX_TIME_STATUS_SNP_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000291dc)
#define HWIO_STMR_TX_TIME_STATUS_SNP_RMSK                                                   0x7fffffff
#define HWIO_STMR_TX_TIME_STATUS_SNP_IN          \
        in_dword_masked(HWIO_STMR_TX_TIME_STATUS_SNP_ADDR, HWIO_STMR_TX_TIME_STATUS_SNP_RMSK)
#define HWIO_STMR_TX_TIME_STATUS_SNP_INM(m)      \
        in_dword_masked(HWIO_STMR_TX_TIME_STATUS_SNP_ADDR, m)
#define HWIO_STMR_TX_TIME_STATUS_SNP_TX_TTI_COUNT_BMSK                                      0x7ff80000
#define HWIO_STMR_TX_TIME_STATUS_SNP_TX_TTI_COUNT_SHFT                                            0x13
#define HWIO_STMR_TX_TIME_STATUS_SNP_TX_FRAME_COUNT_BMSK                                       0x7ffff
#define HWIO_STMR_TX_TIME_STATUS_SNP_TX_FRAME_COUNT_SHFT                                           0x0

#define HWIO_STMR_REF_COUNT_STATUS_SNP_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000291e0)
#define HWIO_STMR_REF_COUNT_STATUS_SNP_RMSK                                                 0x7fffffff
#define HWIO_STMR_REF_COUNT_STATUS_SNP_IN          \
        in_dword_masked(HWIO_STMR_REF_COUNT_STATUS_SNP_ADDR, HWIO_STMR_REF_COUNT_STATUS_SNP_RMSK)
#define HWIO_STMR_REF_COUNT_STATUS_SNP_INM(m)      \
        in_dword_masked(HWIO_STMR_REF_COUNT_STATUS_SNP_ADDR, m)
#define HWIO_STMR_REF_COUNT_STATUS_SNP_FRAME_NUM_BMSK                                       0x7ff80000
#define HWIO_STMR_REF_COUNT_STATUS_SNP_FRAME_NUM_SHFT                                             0x13
#define HWIO_STMR_REF_COUNT_STATUS_SNP_FRAME_REF_COUNT_BMSK                                    0x7ffff
#define HWIO_STMR_REF_COUNT_STATUS_SNP_FRAME_REF_COUNT_SHFT                                        0x0

#define HWIO_STMR_PHASE_SNP_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x000291e8)
#define HWIO_STMR_PHASE_SNP_RMSK                                                            0x3fffffff
#define HWIO_STMR_PHASE_SNP_IN          \
        in_dword_masked(HWIO_STMR_PHASE_SNP_ADDR, HWIO_STMR_PHASE_SNP_RMSK)
#define HWIO_STMR_PHASE_SNP_INM(m)      \
        in_dword_masked(HWIO_STMR_PHASE_SNP_ADDR, m)
#define HWIO_STMR_PHASE_SNP_PHASE_SNP_BMSK                                                  0x3fffffff
#define HWIO_STMR_PHASE_SNP_PHASE_SNP_SHFT                                                         0x0

#define HWIO_STMR_TX_TIME_SNP_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000291ec)
#define HWIO_STMR_TX_TIME_SNP_RMSK                                                           0xfffffff
#define HWIO_STMR_TX_TIME_SNP_IN          \
        in_dword_masked(HWIO_STMR_TX_TIME_SNP_ADDR, HWIO_STMR_TX_TIME_SNP_RMSK)
#define HWIO_STMR_TX_TIME_SNP_INM(m)      \
        in_dword_masked(HWIO_STMR_TX_TIME_SNP_ADDR, m)
#define HWIO_STMR_TX_TIME_SNP_TX_TTI_COUNT_BMSK                                              0xfff0000
#define HWIO_STMR_TX_TIME_SNP_TX_TTI_COUNT_SHFT                                                   0x10
#define HWIO_STMR_TX_TIME_SNP_TX_FRAME_COUNT_BMSK                                               0xffff
#define HWIO_STMR_TX_TIME_SNP_TX_FRAME_COUNT_SHFT                                                  0x0

#define HWIO_STMR_PROG_SNP_INT0_STATUS_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000291f4)
#define HWIO_STMR_PROG_SNP_INT0_STATUS_RMSK                                                       0xff
#define HWIO_STMR_PROG_SNP_INT0_STATUS_IN          \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT0_STATUS_ADDR, HWIO_STMR_PROG_SNP_INT0_STATUS_RMSK)
#define HWIO_STMR_PROG_SNP_INT0_STATUS_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT0_STATUS_ADDR, m)
#define HWIO_STMR_PROG_SNP_INT0_STATUS_INT0_STATUS_BMSK                                           0xff
#define HWIO_STMR_PROG_SNP_INT0_STATUS_INT0_STATUS_SHFT                                            0x0

#define HWIO_STMR_PROG_SNP_INT1_STATUS_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000291f8)
#define HWIO_STMR_PROG_SNP_INT1_STATUS_RMSK                                                        0xf
#define HWIO_STMR_PROG_SNP_INT1_STATUS_IN          \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT1_STATUS_ADDR, HWIO_STMR_PROG_SNP_INT1_STATUS_RMSK)
#define HWIO_STMR_PROG_SNP_INT1_STATUS_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT1_STATUS_ADDR, m)
#define HWIO_STMR_PROG_SNP_INT1_STATUS_INT1_STATUS_BMSK                                            0xf
#define HWIO_STMR_PROG_SNP_INT1_STATUS_INT1_STATUS_SHFT                                            0x0

#define HWIO_STMR_PROG_SNP_INT0_CMD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029200)
#define HWIO_STMR_PROG_SNP_INT0_CMD_RMSK                                                          0xff
#define HWIO_STMR_PROG_SNP_INT0_CMD_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT0_CMD_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT0_CMD_INT0_CLEAR_BMSK                                               0xff
#define HWIO_STMR_PROG_SNP_INT0_CMD_INT0_CLEAR_SHFT                                                0x0

#define HWIO_STMR_PROG_SNP_INT1_CMD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029204)
#define HWIO_STMR_PROG_SNP_INT1_CMD_RMSK                                                           0xf
#define HWIO_STMR_PROG_SNP_INT1_CMD_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT1_CMD_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT1_CMD_INT1_CLEAR_BMSK                                                0xf
#define HWIO_STMR_PROG_SNP_INT1_CMD_INT1_CLEAR_SHFT                                                0x0

#define HWIO_STMR_PROG_SNP_INT0_SET_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0002920c)
#define HWIO_STMR_PROG_SNP_INT0_SET_RMSK                                                          0xff
#define HWIO_STMR_PROG_SNP_INT0_SET_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT0_SET_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT0_SET_INT0_SET_BMSK                                                 0xff
#define HWIO_STMR_PROG_SNP_INT0_SET_INT0_SET_SHFT                                                  0x0

#define HWIO_STMR_PROG_SNP_INT1_SET_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029210)
#define HWIO_STMR_PROG_SNP_INT1_SET_RMSK                                                           0xf
#define HWIO_STMR_PROG_SNP_INT1_SET_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT1_SET_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT1_SET_INT1_SET_BMSK                                                  0xf
#define HWIO_STMR_PROG_SNP_INT1_SET_INT1_SET_SHFT                                                  0x0

#define HWIO_STMR_PROG_SNP_INT0_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029218)
#define HWIO_STMR_PROG_SNP_INT0_CTL_RMSK                                                     0x3000000
#define HWIO_STMR_PROG_SNP_INT0_CTL_IN          \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT0_CTL_ADDR, HWIO_STMR_PROG_SNP_INT0_CTL_RMSK)
#define HWIO_STMR_PROG_SNP_INT0_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT0_CTL_ADDR, m)
#define HWIO_STMR_PROG_SNP_INT0_CTL_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT0_CTL_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT0_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_PROG_SNP_INT0_CTL_ADDR,m,v,HWIO_STMR_PROG_SNP_INT0_CTL_IN)
#define HWIO_STMR_PROG_SNP_INT0_CTL_INT0_REF_SEL_BMSK                                        0x3000000
#define HWIO_STMR_PROG_SNP_INT0_CTL_INT0_REF_SEL_SHFT                                             0x18

#define HWIO_STMR_PROG_SNP_INT1_CTL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0002921c)
#define HWIO_STMR_PROG_SNP_INT1_CTL_RMSK                                                     0x3000000
#define HWIO_STMR_PROG_SNP_INT1_CTL_IN          \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT1_CTL_ADDR, HWIO_STMR_PROG_SNP_INT1_CTL_RMSK)
#define HWIO_STMR_PROG_SNP_INT1_CTL_INM(m)      \
        in_dword_masked(HWIO_STMR_PROG_SNP_INT1_CTL_ADDR, m)
#define HWIO_STMR_PROG_SNP_INT1_CTL_OUT(v)      \
        out_dword(HWIO_STMR_PROG_SNP_INT1_CTL_ADDR,v)
#define HWIO_STMR_PROG_SNP_INT1_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_STMR_PROG_SNP_INT1_CTL_ADDR,m,v,HWIO_STMR_PROG_SNP_INT1_CTL_IN)
#define HWIO_STMR_PROG_SNP_INT1_CTL_INT1_REF_SEL_BMSK                                        0x3000000
#define HWIO_STMR_PROG_SNP_INT1_CTL_INT1_REF_SEL_SHFT                                             0x18

#define HWIO_STMR_SNP_INT0_EVENT_n_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00029224 + 0x4 * (n))
#define HWIO_STMR_SNP_INT0_EVENT_n_RMSK                                                     0x8000ffff
#define HWIO_STMR_SNP_INT0_EVENT_n_MAXn                                                              7
#define HWIO_STMR_SNP_INT0_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_STMR_SNP_INT0_EVENT_n_ADDR(n), HWIO_STMR_SNP_INT0_EVENT_n_RMSK)
#define HWIO_STMR_SNP_INT0_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_SNP_INT0_EVENT_n_ADDR(n), mask)
#define HWIO_STMR_SNP_INT0_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_STMR_SNP_INT0_EVENT_n_ADDR(n),val)
#define HWIO_STMR_SNP_INT0_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_STMR_SNP_INT0_EVENT_n_ADDR(n),mask,val,HWIO_STMR_SNP_INT0_EVENT_n_INI(n))
#define HWIO_STMR_SNP_INT0_EVENT_n_INT_ENABLE_BMSK                                          0x80000000
#define HWIO_STMR_SNP_INT0_EVENT_n_INT_ENABLE_SHFT                                                0x1f
#define HWIO_STMR_SNP_INT0_EVENT_n_FIRING_TIME_BMSK                                             0xffff
#define HWIO_STMR_SNP_INT0_EVENT_n_FIRING_TIME_SHFT                                                0x0

#define HWIO_STMR_SNP_INT1_EVENT_n_ADDR(n)                                                  (MODEM_TOP_REG_BASE      + 0x00029264 + 0x4 * (n))
#define HWIO_STMR_SNP_INT1_EVENT_n_RMSK                                                     0x8000ffff
#define HWIO_STMR_SNP_INT1_EVENT_n_MAXn                                                              3
#define HWIO_STMR_SNP_INT1_EVENT_n_INI(n)        \
        in_dword_masked(HWIO_STMR_SNP_INT1_EVENT_n_ADDR(n), HWIO_STMR_SNP_INT1_EVENT_n_RMSK)
#define HWIO_STMR_SNP_INT1_EVENT_n_INMI(n,mask)    \
        in_dword_masked(HWIO_STMR_SNP_INT1_EVENT_n_ADDR(n), mask)
#define HWIO_STMR_SNP_INT1_EVENT_n_OUTI(n,val)    \
        out_dword(HWIO_STMR_SNP_INT1_EVENT_n_ADDR(n),val)
#define HWIO_STMR_SNP_INT1_EVENT_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_STMR_SNP_INT1_EVENT_n_ADDR(n),mask,val,HWIO_STMR_SNP_INT1_EVENT_n_INI(n))
#define HWIO_STMR_SNP_INT1_EVENT_n_INT_ENABLE_BMSK                                          0x80000000
#define HWIO_STMR_SNP_INT1_EVENT_n_INT_ENABLE_SHFT                                                0x1f
#define HWIO_STMR_SNP_INT1_EVENT_n_FIRING_TIME_BMSK                                             0xffff
#define HWIO_STMR_SNP_INT1_EVENT_n_FIRING_TIME_SHFT                                                0x0

#define HWIO_CDMA_RTC_ENABLE_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00029800)
#define HWIO_CDMA_RTC_ENABLE_RMSK                                                                  0x1
#define HWIO_CDMA_RTC_ENABLE_IN          \
        in_dword_masked(HWIO_CDMA_RTC_ENABLE_ADDR, HWIO_CDMA_RTC_ENABLE_RMSK)
#define HWIO_CDMA_RTC_ENABLE_INM(m)      \
        in_dword_masked(HWIO_CDMA_RTC_ENABLE_ADDR, m)
#define HWIO_CDMA_RTC_ENABLE_OUT(v)      \
        out_dword(HWIO_CDMA_RTC_ENABLE_ADDR,v)
#define HWIO_CDMA_RTC_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_CDMA_RTC_ENABLE_ADDR,m,v,HWIO_CDMA_RTC_ENABLE_IN)
#define HWIO_CDMA_RTC_ENABLE_RTC_1X_CLK_EN_BMSK                                                    0x1
#define HWIO_CDMA_RTC_ENABLE_RTC_1X_CLK_EN_SHFT                                                    0x0

#define HWIO_RTC_FCW_CTL_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00029804)
#define HWIO_RTC_FCW_CTL_RMSK                                                               0xffffffff
#define HWIO_RTC_FCW_CTL_IN          \
        in_dword_masked(HWIO_RTC_FCW_CTL_ADDR, HWIO_RTC_FCW_CTL_RMSK)
#define HWIO_RTC_FCW_CTL_INM(m)      \
        in_dword_masked(HWIO_RTC_FCW_CTL_ADDR, m)
#define HWIO_RTC_FCW_CTL_OUT(v)      \
        out_dword(HWIO_RTC_FCW_CTL_ADDR,v)
#define HWIO_RTC_FCW_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_FCW_CTL_ADDR,m,v,HWIO_RTC_FCW_CTL_IN)
#define HWIO_RTC_FCW_CTL_FCW_INT_BMSK                                                       0xc0000000
#define HWIO_RTC_FCW_CTL_FCW_INT_SHFT                                                             0x1e
#define HWIO_RTC_FCW_CTL_FCW_FRAC_BMSK                                                      0x3fffffff
#define HWIO_RTC_FCW_CTL_FCW_FRAC_SHFT                                                             0x0

#define HWIO_RTC_CNT_1X_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00029808)
#define HWIO_RTC_CNT_1X_RMSK                                                                0x3fffffff
#define HWIO_RTC_CNT_1X_IN          \
        in_dword_masked(HWIO_RTC_CNT_1X_ADDR, HWIO_RTC_CNT_1X_RMSK)
#define HWIO_RTC_CNT_1X_INM(m)      \
        in_dword_masked(HWIO_RTC_CNT_1X_ADDR, m)
#define HWIO_RTC_CNT_1X_RTC_CNT_1X_BMSK                                                     0x3fffffff
#define HWIO_RTC_CNT_1X_RTC_CNT_1X_SHFT                                                            0x0

#define HWIO_RTC_PHASE_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0002994c)
#define HWIO_RTC_PHASE_RMSK                                                                 0xffffffff
#define HWIO_RTC_PHASE_IN          \
        in_dword_masked(HWIO_RTC_PHASE_ADDR, HWIO_RTC_PHASE_RMSK)
#define HWIO_RTC_PHASE_INM(m)      \
        in_dword_masked(HWIO_RTC_PHASE_ADDR, m)
#define HWIO_RTC_PHASE_CDMA_PHASE_SYNC_BMSK                                                 0xffffffff
#define HWIO_RTC_PHASE_CDMA_PHASE_SYNC_SHFT                                                        0x0

#define HWIO_RTC_SLEEP_ADDR                                                                 (MODEM_TOP_REG_BASE      + 0x0002980c)
#define HWIO_RTC_SLEEP_RMSK                                                                    0x3ffff
#define HWIO_RTC_SLEEP_OUT(v)      \
        out_dword(HWIO_RTC_SLEEP_ADDR,v)
#define HWIO_RTC_SLEEP_RTC_SLEEP_BMSK                                                          0x3ffff
#define HWIO_RTC_SLEEP_RTC_SLEEP_SHFT                                                              0x0

#define HWIO_RTC_OFFSET_ADDR                                                                (MODEM_TOP_REG_BASE      + 0x00029810)
#define HWIO_RTC_OFFSET_RMSK                                                                   0x3ffff
#define HWIO_RTC_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_OFFSET_ADDR,v)
#define HWIO_RTC_OFFSET_RTC_OFFSET_BMSK                                                        0x3ffff
#define HWIO_RTC_OFFSET_RTC_OFFSET_SHFT                                                            0x0

#define HWIO_RTC_LOAD_ADDR                                                                  (MODEM_TOP_REG_BASE      + 0x00029814)
#define HWIO_RTC_LOAD_RMSK                                                                  0xffffffff
#define HWIO_RTC_LOAD_OUT(v)      \
        out_dword(HWIO_RTC_LOAD_ADDR,v)
#define HWIO_RTC_LOAD_RTC_LOAD_BMSK                                                         0xffffffff
#define HWIO_RTC_LOAD_RTC_LOAD_SHFT                                                                0x0

#define HWIO_RTC_GP_COMPARE1_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00029818)
#define HWIO_RTC_GP_COMPARE1_RMSK                                                              0x3ffff
#define HWIO_RTC_GP_COMPARE1_OUT(v)      \
        out_dword(HWIO_RTC_GP_COMPARE1_ADDR,v)
#define HWIO_RTC_GP_COMPARE1_RTC_GP_COMPARE1_BMSK                                              0x3ffff
#define HWIO_RTC_GP_COMPARE1_RTC_GP_COMPARE1_SHFT                                                  0x0

#define HWIO_RTC_GP_COMPARE2_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0002981c)
#define HWIO_RTC_GP_COMPARE2_RMSK                                                              0x3ffff
#define HWIO_RTC_GP_COMPARE2_OUT(v)      \
        out_dword(HWIO_RTC_GP_COMPARE2_ADDR,v)
#define HWIO_RTC_GP_COMPARE2_RTC_GP_COMPARE2_BMSK                                              0x3ffff
#define HWIO_RTC_GP_COMPARE2_RTC_GP_COMPARE2_SHFT                                                  0x0

#define HWIO_CDMA_RTC_SYNC_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029820)
#define HWIO_CDMA_RTC_SYNC_RMSK                                                             0xffffffff
#define HWIO_CDMA_RTC_SYNC_IN          \
        in_dword_masked(HWIO_CDMA_RTC_SYNC_ADDR, HWIO_CDMA_RTC_SYNC_RMSK)
#define HWIO_CDMA_RTC_SYNC_INM(m)      \
        in_dword_masked(HWIO_CDMA_RTC_SYNC_ADDR, m)
#define HWIO_CDMA_RTC_SYNC_CDMA_RTC_SYNC_BMSK                                               0xffffffff
#define HWIO_CDMA_RTC_SYNC_CDMA_RTC_SYNC_SHFT                                                      0x0

#define HWIO_CDMA_PHASE_SYNC_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x00029824)
#define HWIO_CDMA_PHASE_SYNC_RMSK                                                           0xffffffff
#define HWIO_CDMA_PHASE_SYNC_IN          \
        in_dword_masked(HWIO_CDMA_PHASE_SYNC_ADDR, HWIO_CDMA_PHASE_SYNC_RMSK)
#define HWIO_CDMA_PHASE_SYNC_INM(m)      \
        in_dword_masked(HWIO_CDMA_PHASE_SYNC_ADDR, m)
#define HWIO_CDMA_PHASE_SYNC_CDMA_PHASE_SYNC_BMSK                                           0xffffffff
#define HWIO_CDMA_PHASE_SYNC_CDMA_PHASE_SYNC_SHFT                                                  0x0

#define HWIO_RTC_DIFF_1XHDR_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029830)
#define HWIO_RTC_DIFF_1XHDR_RMSK                                                               0x7ffff
#define HWIO_RTC_DIFF_1XHDR_IN          \
        in_dword_masked(HWIO_RTC_DIFF_1XHDR_ADDR, HWIO_RTC_DIFF_1XHDR_RMSK)
#define HWIO_RTC_DIFF_1XHDR_INM(m)      \
        in_dword_masked(HWIO_RTC_DIFF_1XHDR_ADDR, m)
#define HWIO_RTC_DIFF_1XHDR_RTC_DIFF_BMSK                                                      0x7ffff
#define HWIO_RTC_DIFF_1XHDR_RTC_DIFF_SHFT                                                          0x0

#define HWIO_RTC_CTL_ADDR                                                                   (MODEM_TOP_REG_BASE      + 0x00029834)
#define HWIO_RTC_CTL_RMSK                                                                         0x1f
#define HWIO_RTC_CTL_OUT(v)      \
        out_dword(HWIO_RTC_CTL_ADDR,v)
#define HWIO_RTC_CTL_ROLLOVER_INT_EN_BMSK                                                         0x10
#define HWIO_RTC_CTL_ROLLOVER_INT_EN_SHFT                                                          0x4
#define HWIO_RTC_CTL_RESET_HDR_BMSK                                                                0x8
#define HWIO_RTC_CTL_RESET_HDR_SHFT                                                                0x3
#define HWIO_RTC_CTL_RESET_1X_BMSK                                                                 0x4
#define HWIO_RTC_CTL_RESET_1X_SHFT                                                                 0x2
#define HWIO_RTC_CTL_SLEEP_EN_BMSK                                                                 0x2
#define HWIO_RTC_CTL_SLEEP_EN_SHFT                                                                 0x1
#define HWIO_RTC_CTL_RTC_ADJUST_BMSK                                                               0x1
#define HWIO_RTC_CTL_RTC_ADJUST_SHFT                                                               0x0

#define HWIO_RTC_TTRANS_CTL_1XHDR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00029848)
#define HWIO_RTC_TTRANS_CTL_1XHDR_RMSK                                                             0x7
#define HWIO_RTC_TTRANS_CTL_1XHDR_OUT(v)      \
        out_dword(HWIO_RTC_TTRANS_CTL_1XHDR_ADDR,v)
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_HDR_BMSK                                               0x4
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_HDR_SHFT                                               0x2
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_1X_BMSK                                                0x2
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_1X_SHFT                                                0x1
#define HWIO_RTC_TTRANS_CTL_1XHDR_IMMD_DUMP_BMSK                                                   0x1
#define HWIO_RTC_TTRANS_CTL_1XHDR_IMMD_DUMP_SHFT                                                   0x0

#define HWIO_RTC_DUMP_STATUS_1XHDR_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002984c)
#define HWIO_RTC_DUMP_STATUS_1XHDR_RMSK                                                            0x1
#define HWIO_RTC_DUMP_STATUS_1XHDR_IN          \
        in_dword_masked(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR, HWIO_RTC_DUMP_STATUS_1XHDR_RMSK)
#define HWIO_RTC_DUMP_STATUS_1XHDR_INM(m)      \
        in_dword_masked(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR, m)
#define HWIO_RTC_DUMP_STATUS_1XHDR_OUT(v)      \
        out_dword(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR,v)
#define HWIO_RTC_DUMP_STATUS_1XHDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR,m,v,HWIO_RTC_DUMP_STATUS_1XHDR_IN)
#define HWIO_RTC_DUMP_STATUS_1XHDR_DUMP_DONE_BMSK                                                  0x1
#define HWIO_RTC_DUMP_STATUS_1XHDR_DUMP_DONE_SHFT                                                  0x0

#define HWIO_RTC_TTRANS_TRIG_1X_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029850)
#define HWIO_RTC_TTRANS_TRIG_1X_RMSK                                                        0xffffffff
#define HWIO_RTC_TTRANS_TRIG_1X_OUT(v)      \
        out_dword(HWIO_RTC_TTRANS_TRIG_1X_ADDR,v)
#define HWIO_RTC_TTRANS_TRIG_1X_TRIG_VAL_BMSK                                               0xffffffff
#define HWIO_RTC_TTRANS_TRIG_1X_TRIG_VAL_SHFT                                                      0x0

#define HWIO_RTC_TTRANS_TRIG_HDR_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00029854)
#define HWIO_RTC_TTRANS_TRIG_HDR_RMSK                                                       0xffffffff
#define HWIO_RTC_TTRANS_TRIG_HDR_OUT(v)      \
        out_dword(HWIO_RTC_TTRANS_TRIG_HDR_ADDR,v)
#define HWIO_RTC_TTRANS_TRIG_HDR_TRIG_VAL_BMSK                                              0xffffffff
#define HWIO_RTC_TTRANS_TRIG_HDR_TRIG_VAL_SHFT                                                     0x0

#define HWIO_RTC_DUMP_1X_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00029858)
#define HWIO_RTC_DUMP_1X_RMSK                                                               0xffffffff
#define HWIO_RTC_DUMP_1X_IN          \
        in_dword_masked(HWIO_RTC_DUMP_1X_ADDR, HWIO_RTC_DUMP_1X_RMSK)
#define HWIO_RTC_DUMP_1X_INM(m)      \
        in_dword_masked(HWIO_RTC_DUMP_1X_ADDR, m)
#define HWIO_RTC_DUMP_1X_DUMP_VAL_BMSK                                                      0xffffffff
#define HWIO_RTC_DUMP_1X_DUMP_VAL_SHFT                                                             0x0

#define HWIO_RTC_DUMP_HDR_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x0002985c)
#define HWIO_RTC_DUMP_HDR_RMSK                                                              0xffffffff
#define HWIO_RTC_DUMP_HDR_IN          \
        in_dword_masked(HWIO_RTC_DUMP_HDR_ADDR, HWIO_RTC_DUMP_HDR_RMSK)
#define HWIO_RTC_DUMP_HDR_INM(m)      \
        in_dword_masked(HWIO_RTC_DUMP_HDR_ADDR, m)
#define HWIO_RTC_DUMP_HDR_DUMP_VAL_BMSK                                                     0xffffffff
#define HWIO_RTC_DUMP_HDR_DUMP_VAL_SHFT                                                            0x0

#define HWIO_PHASE_DUMP_1X_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029860)
#define HWIO_PHASE_DUMP_1X_RMSK                                                             0x3fffffff
#define HWIO_PHASE_DUMP_1X_IN          \
        in_dword_masked(HWIO_PHASE_DUMP_1X_ADDR, HWIO_PHASE_DUMP_1X_RMSK)
#define HWIO_PHASE_DUMP_1X_INM(m)      \
        in_dword_masked(HWIO_PHASE_DUMP_1X_ADDR, m)
#define HWIO_PHASE_DUMP_1X_DUMP_PH_BMSK                                                     0x3fffffff
#define HWIO_PHASE_DUMP_1X_DUMP_PH_SHFT                                                            0x0

#define HWIO_PHASE_DUMP_HDR_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029864)
#define HWIO_PHASE_DUMP_HDR_RMSK                                                            0x3fffffff
#define HWIO_PHASE_DUMP_HDR_IN          \
        in_dword_masked(HWIO_PHASE_DUMP_HDR_ADDR, HWIO_PHASE_DUMP_HDR_RMSK)
#define HWIO_PHASE_DUMP_HDR_INM(m)      \
        in_dword_masked(HWIO_PHASE_DUMP_HDR_ADDR, m)
#define HWIO_PHASE_DUMP_HDR_DUMP_PH_BMSK                                                    0x3fffffff
#define HWIO_PHASE_DUMP_HDR_DUMP_PH_SHFT                                                           0x0

#define HWIO_HDR_RTC_ENABLE_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029868)
#define HWIO_HDR_RTC_ENABLE_RMSK                                                                   0x1
#define HWIO_HDR_RTC_ENABLE_IN          \
        in_dword_masked(HWIO_HDR_RTC_ENABLE_ADDR, HWIO_HDR_RTC_ENABLE_RMSK)
#define HWIO_HDR_RTC_ENABLE_INM(m)      \
        in_dword_masked(HWIO_HDR_RTC_ENABLE_ADDR, m)
#define HWIO_HDR_RTC_ENABLE_OUT(v)      \
        out_dword(HWIO_HDR_RTC_ENABLE_ADDR,v)
#define HWIO_HDR_RTC_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_RTC_ENABLE_ADDR,m,v,HWIO_HDR_RTC_ENABLE_IN)
#define HWIO_HDR_RTC_ENABLE_RTC_HDR_CLK_EN_BMSK                                                    0x1
#define HWIO_HDR_RTC_ENABLE_RTC_HDR_CLK_EN_SHFT                                                    0x0

#define HWIO_HDR_RTC_FCW_CTL_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0002986c)
#define HWIO_HDR_RTC_FCW_CTL_RMSK                                                           0xffffffff
#define HWIO_HDR_RTC_FCW_CTL_IN          \
        in_dword_masked(HWIO_HDR_RTC_FCW_CTL_ADDR, HWIO_HDR_RTC_FCW_CTL_RMSK)
#define HWIO_HDR_RTC_FCW_CTL_INM(m)      \
        in_dword_masked(HWIO_HDR_RTC_FCW_CTL_ADDR, m)
#define HWIO_HDR_RTC_FCW_CTL_OUT(v)      \
        out_dword(HWIO_HDR_RTC_FCW_CTL_ADDR,v)
#define HWIO_HDR_RTC_FCW_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_HDR_RTC_FCW_CTL_ADDR,m,v,HWIO_HDR_RTC_FCW_CTL_IN)
#define HWIO_HDR_RTC_FCW_CTL_FCW_INT_BMSK                                                   0xc0000000
#define HWIO_HDR_RTC_FCW_CTL_FCW_INT_SHFT                                                         0x1e
#define HWIO_HDR_RTC_FCW_CTL_FCW_FRAC_BMSK                                                  0x3fffffff
#define HWIO_HDR_RTC_FCW_CTL_FCW_FRAC_SHFT                                                         0x0

#define HWIO_HDR_RTC_CNT_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00029870)
#define HWIO_HDR_RTC_CNT_RMSK                                                                   0xffff
#define HWIO_HDR_RTC_CNT_IN          \
        in_dword_masked(HWIO_HDR_RTC_CNT_ADDR, HWIO_HDR_RTC_CNT_RMSK)
#define HWIO_HDR_RTC_CNT_INM(m)      \
        in_dword_masked(HWIO_HDR_RTC_CNT_ADDR, m)
#define HWIO_HDR_RTC_CNT_HDR_RTC_CNT_BMSK                                                       0xffff
#define HWIO_HDR_RTC_CNT_HDR_RTC_CNT_SHFT                                                          0x0

#define HWIO_HDR_RTC_PHASE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029950)
#define HWIO_HDR_RTC_PHASE_RMSK                                                             0xffffffff
#define HWIO_HDR_RTC_PHASE_IN          \
        in_dword_masked(HWIO_HDR_RTC_PHASE_ADDR, HWIO_HDR_RTC_PHASE_RMSK)
#define HWIO_HDR_RTC_PHASE_INM(m)      \
        in_dword_masked(HWIO_HDR_RTC_PHASE_ADDR, m)
#define HWIO_HDR_RTC_PHASE_HDR_PHASE_BMSK                                                   0xffffffff
#define HWIO_HDR_RTC_PHASE_HDR_PHASE_SHFT                                                          0x0

#define HWIO_HDR_RTC_SLEEP_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029954)
#define HWIO_HDR_RTC_SLEEP_RMSK                                                                    0x1
#define HWIO_HDR_RTC_SLEEP_OUT(v)      \
        out_dword(HWIO_HDR_RTC_SLEEP_ADDR,v)
#define HWIO_HDR_RTC_SLEEP_CMD_BMSK                                                                0x1
#define HWIO_HDR_RTC_SLEEP_CMD_SHFT                                                                0x0

#define HWIO_HDR_RTC_ADJ_ADDR                                                               (MODEM_TOP_REG_BASE      + 0x00029874)
#define HWIO_HDR_RTC_ADJ_RMSK                                                                      0x1
#define HWIO_HDR_RTC_ADJ_OUT(v)      \
        out_dword(HWIO_HDR_RTC_ADJ_ADDR,v)
#define HWIO_HDR_RTC_ADJ_CMD_BMSK                                                                  0x1
#define HWIO_HDR_RTC_ADJ_CMD_SHFT                                                                  0x0

#define HWIO_HDR_RTC_MODIFIER_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00029878)
#define HWIO_HDR_RTC_MODIFIER_RMSK                                                          0x3fffffff
#define HWIO_HDR_RTC_MODIFIER_OUT(v)      \
        out_dword(HWIO_HDR_RTC_MODIFIER_ADDR,v)
#define HWIO_HDR_RTC_MODIFIER_VALUE_CX8_BMSK                                                0x3fffffff
#define HWIO_HDR_RTC_MODIFIER_VALUE_CX8_SHFT                                                       0x0

#define HWIO_HDR_TX_COMPARE_CNT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x0002987c)
#define HWIO_HDR_TX_COMPARE_CNT_RMSK                                                        0xffffffff
#define HWIO_HDR_TX_COMPARE_CNT_OUT(v)      \
        out_dword(HWIO_HDR_TX_COMPARE_CNT_ADDR,v)
#define HWIO_HDR_TX_COMPARE_CNT_TX_MASK_BMSK                                                0xfffe0000
#define HWIO_HDR_TX_COMPARE_CNT_TX_MASK_SHFT                                                      0x11
#define HWIO_HDR_TX_COMPARE_CNT_TX_CMP_INT_EN_BMSK                                             0x10000
#define HWIO_HDR_TX_COMPARE_CNT_TX_CMP_INT_EN_SHFT                                                0x10
#define HWIO_HDR_TX_COMPARE_CNT_TX_COMPARE_BMSK                                                 0xffff
#define HWIO_HDR_TX_COMPARE_CNT_TX_COMPARE_SHFT                                                    0x0

#define HWIO_HDR_TX_CAPTURE_CNT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029880)
#define HWIO_HDR_TX_CAPTURE_CNT_RMSK                                                            0xffff
#define HWIO_HDR_TX_CAPTURE_CNT_IN          \
        in_dword_masked(HWIO_HDR_TX_CAPTURE_CNT_ADDR, HWIO_HDR_TX_CAPTURE_CNT_RMSK)
#define HWIO_HDR_TX_CAPTURE_CNT_INM(m)      \
        in_dword_masked(HWIO_HDR_TX_CAPTURE_CNT_ADDR, m)
#define HWIO_HDR_TX_CAPTURE_CNT_TX_CAPTURE_CNT_BMSK                                             0xffff
#define HWIO_HDR_TX_CAPTURE_CNT_TX_CAPTURE_CNT_SHFT                                                0x0

#define HWIO_HDR_RX_COMPARE_CNT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029884)
#define HWIO_HDR_RX_COMPARE_CNT_RMSK                                                        0xffffffff
#define HWIO_HDR_RX_COMPARE_CNT_OUT(v)      \
        out_dword(HWIO_HDR_RX_COMPARE_CNT_ADDR,v)
#define HWIO_HDR_RX_COMPARE_CNT_RX_MASK_BMSK                                                0xfffe0000
#define HWIO_HDR_RX_COMPARE_CNT_RX_MASK_SHFT                                                      0x11
#define HWIO_HDR_RX_COMPARE_CNT_RX_CMP_INT_EN_BMSK                                             0x10000
#define HWIO_HDR_RX_COMPARE_CNT_RX_CMP_INT_EN_SHFT                                                0x10
#define HWIO_HDR_RX_COMPARE_CNT_RX_COMPARE_BMSK                                                 0xffff
#define HWIO_HDR_RX_COMPARE_CNT_RX_COMPARE_SHFT                                                    0x0

#define HWIO_HDR_RX_CAPTURE_CNT_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x00029888)
#define HWIO_HDR_RX_CAPTURE_CNT_RMSK                                                            0xffff
#define HWIO_HDR_RX_CAPTURE_CNT_IN          \
        in_dword_masked(HWIO_HDR_RX_CAPTURE_CNT_ADDR, HWIO_HDR_RX_CAPTURE_CNT_RMSK)
#define HWIO_HDR_RX_CAPTURE_CNT_INM(m)      \
        in_dword_masked(HWIO_HDR_RX_CAPTURE_CNT_ADDR, m)
#define HWIO_HDR_RX_CAPTURE_CNT_RX_CAPTURE_CNT_BMSK                                             0xffff
#define HWIO_HDR_RX_CAPTURE_CNT_RX_CAPTURE_CNT_SHFT                                                0x0

#define HWIO_HDR_MODTIME_REF_ADDR                                                           (MODEM_TOP_REG_BASE      + 0x0002988c)
#define HWIO_HDR_MODTIME_REF_RMSK                                                              0x3ffff
#define HWIO_HDR_MODTIME_REF_OUT(v)      \
        out_dword(HWIO_HDR_MODTIME_REF_ADDR,v)
#define HWIO_HDR_MODTIME_REF_HDR_MODTIME_REF_BMSK                                              0x3ffff
#define HWIO_HDR_MODTIME_REF_HDR_MODTIME_REF_SHFT                                                  0x0

#define HWIO_HDR_MPTIME_REF_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029890)
#define HWIO_HDR_MPTIME_REF_RMSK                                                               0x3ffff
#define HWIO_HDR_MPTIME_REF_OUT(v)      \
        out_dword(HWIO_HDR_MPTIME_REF_ADDR,v)
#define HWIO_HDR_MPTIME_REF_HDR_MPTIME_REF_BMSK                                                0x3ffff
#define HWIO_HDR_MPTIME_REF_HDR_MPTIME_REF_SHFT                                                    0x0

#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00029894)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_RMSK                                                    0x1
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_RMSK)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, m)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_OUT(v)      \
        out_dword(HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,v)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,m,v,HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_IN)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_DATA_BMSK                                               0x1
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_CTL_DATA_SHFT                                               0x0

#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x00029898)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_RMSK                                                       0x7f
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_REVMOD_FRM_CNT_OFFSET_ADDR,v)
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_DATA_BMSK                                                  0x7f
#define HWIO_RTC_REVMOD_FRM_CNT_OFFSET_DATA_SHFT                                                   0x0

#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_ADDR                                               (MODEM_TOP_REG_BASE      + 0x0002989c)
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_RMSK                                                  0x3ffff
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_REVMOD_FRAME_INT_OFFSET_ADDR,v)
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_EN_BMSK                                               0x20000
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_EN_SHFT                                                  0x11
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_CHIP_BMSK                                             0x1fff0
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_CHIP_SHFT                                                 0x4
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_SLOT_BMSK                                                 0xf
#define HWIO_RTC_REVMOD_FRAME_INT_OFFSET_SLOT_SHFT                                                 0x0

#define HWIO_RTC_REVMOD_TX_TIME_LATCH_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x000298a0)
#define HWIO_RTC_REVMOD_TX_TIME_LATCH_RMSK                                                         0x1
#define HWIO_RTC_REVMOD_TX_TIME_LATCH_OUT(v)      \
        out_dword(HWIO_RTC_REVMOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_RTC_REVMOD_TX_TIME_LATCH_LATCH_BMSK                                                   0x1
#define HWIO_RTC_REVMOD_TX_TIME_LATCH_LATCH_SHFT                                                   0x0

#define HWIO_RTC_REVMOD_TX_TIME_RD_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000298a4)
#define HWIO_RTC_REVMOD_TX_TIME_RD_RMSK                                                      0x3ffffff
#define HWIO_RTC_REVMOD_TX_TIME_RD_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_TX_TIME_RD_ADDR, HWIO_RTC_REVMOD_TX_TIME_RD_RMSK)
#define HWIO_RTC_REVMOD_TX_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_TX_TIME_RD_ADDR, m)
#define HWIO_RTC_REVMOD_TX_TIME_RD_DATA_BMSK                                                 0x3ffffff
#define HWIO_RTC_REVMOD_TX_TIME_RD_DATA_SHFT                                                       0x0

#define HWIO_RTC_REVMOD_TX_PHASE_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000298a8)
#define HWIO_RTC_REVMOD_TX_PHASE_RD_RMSK                                                    0xffffffff
#define HWIO_RTC_REVMOD_TX_PHASE_RD_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_TX_PHASE_RD_ADDR, HWIO_RTC_REVMOD_TX_PHASE_RD_RMSK)
#define HWIO_RTC_REVMOD_TX_PHASE_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_TX_PHASE_RD_ADDR, m)
#define HWIO_RTC_REVMOD_TX_PHASE_RD_DATA_BMSK                                               0xffffffff
#define HWIO_RTC_REVMOD_TX_PHASE_RD_DATA_SHFT                                                      0x0

#define HWIO_RTC_REVMOD_TX_SYS_TIME_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029948)
#define HWIO_RTC_REVMOD_TX_SYS_TIME_RMSK                                                       0xfffff
#define HWIO_RTC_REVMOD_TX_SYS_TIME_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_TX_SYS_TIME_ADDR, HWIO_RTC_REVMOD_TX_SYS_TIME_RMSK)
#define HWIO_RTC_REVMOD_TX_SYS_TIME_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_TX_SYS_TIME_ADDR, m)
#define HWIO_RTC_REVMOD_TX_SYS_TIME_SLOT_CNT_BMSK                                              0xf0000
#define HWIO_RTC_REVMOD_TX_SYS_TIME_SLOT_CNT_SHFT                                                 0x10
#define HWIO_RTC_REVMOD_TX_SYS_TIME_STUFFED_ZEROS_BMSK                                          0xf800
#define HWIO_RTC_REVMOD_TX_SYS_TIME_STUFFED_ZEROS_SHFT                                             0xb
#define HWIO_RTC_REVMOD_TX_SYS_TIME_CHIP_NUMBER_BMSK                                             0x7ff
#define HWIO_RTC_REVMOD_TX_SYS_TIME_CHIP_NUMBER_SHFT                                               0x0

#define HWIO_RTC_REVMOD_TIME_STAMP_CTL_ADDR                                                 (MODEM_TOP_REG_BASE      + 0x000298b4)
#define HWIO_RTC_REVMOD_TIME_STAMP_CTL_RMSK                                                        0x1
#define HWIO_RTC_REVMOD_TIME_STAMP_CTL_OUT(v)      \
        out_dword(HWIO_RTC_REVMOD_TIME_STAMP_CTL_ADDR,v)
#define HWIO_RTC_REVMOD_TIME_STAMP_CTL_DATA_BMSK                                                   0x1
#define HWIO_RTC_REVMOD_TIME_STAMP_CTL_DATA_SHFT                                                   0x0

#define HWIO_RTC_REVMOD_TIME_STAMP2_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000298b8)
#define HWIO_RTC_REVMOD_TIME_STAMP2_RMSK                                                        0xffff
#define HWIO_RTC_REVMOD_TIME_STAMP2_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_TIME_STAMP2_ADDR, HWIO_RTC_REVMOD_TIME_STAMP2_RMSK)
#define HWIO_RTC_REVMOD_TIME_STAMP2_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_TIME_STAMP2_ADDR, m)
#define HWIO_RTC_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_BMSK                                      0x8000
#define HWIO_RTC_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_SHFT                                         0xf
#define HWIO_RTC_REVMOD_TIME_STAMP2_ZEROS_BMSK                                                  0x7e00
#define HWIO_RTC_REVMOD_TIME_STAMP2_ZEROS_SHFT                                                     0x9
#define HWIO_RTC_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_BMSK                                  0x1ff
#define HWIO_RTC_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_SHFT                                    0x0

#define HWIO_RTC_REVMOD_TIME_STAMP_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000298bc)
#define HWIO_RTC_REVMOD_TIME_STAMP_RMSK                                                         0x1fff
#define HWIO_RTC_REVMOD_TIME_STAMP_IN          \
        in_dword_masked(HWIO_RTC_REVMOD_TIME_STAMP_ADDR, HWIO_RTC_REVMOD_TIME_STAMP_RMSK)
#define HWIO_RTC_REVMOD_TIME_STAMP_INM(m)      \
        in_dword_masked(HWIO_RTC_REVMOD_TIME_STAMP_ADDR, m)
#define HWIO_RTC_REVMOD_TIME_STAMP_FRAME_COUNT_BMSK                                             0x1fc0
#define HWIO_RTC_REVMOD_TIME_STAMP_FRAME_COUNT_SHFT                                                0x6
#define HWIO_RTC_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_BMSK                                     0x3f
#define HWIO_RTC_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_SHFT                                      0x0

#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_ADDR                                              (MODEM_TOP_REG_BASE      + 0x000298c0)
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_RMSK                                              0x1fffffff
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_OUT(v)      \
        out_dword(HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_ADDR,v)
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_UPDATE_EN_BMSK                                    0x10000000
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_UPDATE_EN_SHFT                                          0x1c
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_LOAD_STMR_MASK_BMSK                                0xfffc000
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_LOAD_STMR_MASK_SHFT                                      0xe
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_LOAD_STMR_UT_BMSK                                     0x3fff
#define HWIO_RTC_MOD_LOAD_STMR_UPDATE_CTL_LOAD_STMR_UT_SHFT                                        0x0

#define HWIO_RTC_MOD_TEST_POINT_DIN_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000298c4)
#define HWIO_RTC_MOD_TEST_POINT_DIN_RMSK                                                           0x1
#define HWIO_RTC_MOD_TEST_POINT_DIN_OUT(v)      \
        out_dword(HWIO_RTC_MOD_TEST_POINT_DIN_ADDR,v)
#define HWIO_RTC_MOD_TEST_POINT_DIN_SYNC_80M_BMSK                                                  0x1
#define HWIO_RTC_MOD_TEST_POINT_DIN_SYNC_80M_SHFT                                                  0x0

#define HWIO_RTC_MOD_TEST_POINT_SEL_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x000298c8)
#define HWIO_RTC_MOD_TEST_POINT_SEL_RMSK                                                           0x1
#define HWIO_RTC_MOD_TEST_POINT_SEL_OUT(v)      \
        out_dword(HWIO_RTC_MOD_TEST_POINT_SEL_ADDR,v)
#define HWIO_RTC_MOD_TEST_POINT_SEL_DATA_BMSK                                                      0x1
#define HWIO_RTC_MOD_TEST_POINT_SEL_DATA_SHFT                                                      0x0

#define HWIO_RTC_MOD_STMR_CMD_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x000298cc)
#define HWIO_RTC_MOD_STMR_CMD_RMSK                                                               0x1a0
#define HWIO_RTC_MOD_STMR_CMD_OUT(v)      \
        out_dword(HWIO_RTC_MOD_STMR_CMD_ADDR,v)
#define HWIO_RTC_MOD_STMR_CMD_LOAD_STMR_TX_MODE_CMD_BMSK                                         0x100
#define HWIO_RTC_MOD_STMR_CMD_LOAD_STMR_TX_MODE_CMD_SHFT                                           0x8
#define HWIO_RTC_MOD_STMR_CMD_LOAD_STMR_RELATIVE_SRC_SEL_BMSK                                     0x80
#define HWIO_RTC_MOD_STMR_CMD_LOAD_STMR_RELATIVE_SRC_SEL_SHFT                                      0x7
#define HWIO_RTC_MOD_STMR_CMD_BTF_LOAD_DIS_BMSK                                                   0x20
#define HWIO_RTC_MOD_STMR_CMD_BTF_LOAD_DIS_SHFT                                                    0x5

#define HWIO_RTC_MOD_ADVRET_CMD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000298d0)
#define HWIO_RTC_MOD_ADVRET_CMD_RMSK                                                              0x3f
#define HWIO_RTC_MOD_ADVRET_CMD_OUT(v)      \
        out_dword(HWIO_RTC_MOD_ADVRET_CMD_ADDR,v)
#define HWIO_RTC_MOD_ADVRET_CMD_SLEW_CNT_BMSK                                                     0x3e
#define HWIO_RTC_MOD_ADVRET_CMD_SLEW_CNT_SHFT                                                      0x1
#define HWIO_RTC_MOD_ADVRET_CMD_ADV_RET_SW_BMSK                                                    0x1
#define HWIO_RTC_MOD_ADVRET_CMD_ADV_RET_SW_SHFT                                                    0x0

#define HWIO_RTC_MOD_STMR_MODIFIER_1_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000298d4)
#define HWIO_RTC_MOD_STMR_MODIFIER_1_RMSK                                                         0x3f
#define HWIO_RTC_MOD_STMR_MODIFIER_1_OUT(v)      \
        out_dword(HWIO_RTC_MOD_STMR_MODIFIER_1_ADDR,v)
#define HWIO_RTC_MOD_STMR_MODIFIER_1_DATA_BMSK                                                    0x3f
#define HWIO_RTC_MOD_STMR_MODIFIER_1_DATA_SHFT                                                     0x0

#define HWIO_RTC_MOD_STMR_MODIFIER_0_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000298d8)
#define HWIO_RTC_MOD_STMR_MODIFIER_0_RMSK                                                       0xffff
#define HWIO_RTC_MOD_STMR_MODIFIER_0_OUT(v)      \
        out_dword(HWIO_RTC_MOD_STMR_MODIFIER_0_ADDR,v)
#define HWIO_RTC_MOD_STMR_MODIFIER_0_DATA_BMSK                                                  0xffff
#define HWIO_RTC_MOD_STMR_MODIFIER_0_DATA_SHFT                                                     0x0

#define HWIO_RTC_MOD_TX_SYS_TIME_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000298dc)
#define HWIO_RTC_MOD_TX_SYS_TIME_RMSK                                                         0x7fffff
#define HWIO_RTC_MOD_TX_SYS_TIME_IN          \
        in_dword_masked(HWIO_RTC_MOD_TX_SYS_TIME_ADDR, HWIO_RTC_MOD_TX_SYS_TIME_RMSK)
#define HWIO_RTC_MOD_TX_SYS_TIME_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_TX_SYS_TIME_ADDR, m)
#define HWIO_RTC_MOD_TX_SYS_TIME_FRAME_NUMEBER_BMSK                                           0x700000
#define HWIO_RTC_MOD_TX_SYS_TIME_FRAME_NUMEBER_SHFT                                               0x14
#define HWIO_RTC_MOD_TX_SYS_TIME_PCG_NUMBER_BMSK                                               0xf0000
#define HWIO_RTC_MOD_TX_SYS_TIME_PCG_NUMBER_SHFT                                                  0x10
#define HWIO_RTC_MOD_TX_SYS_TIME_ZERO_STUFF_BMSK                                                0xf800
#define HWIO_RTC_MOD_TX_SYS_TIME_ZERO_STUFF_SHFT                                                   0xb
#define HWIO_RTC_MOD_TX_SYS_TIME_CHIP_NUMBER_BMSK                                                0x7ff
#define HWIO_RTC_MOD_TX_SYS_TIME_CHIP_NUMBER_SHFT                                                  0x0

#define HWIO_RTC_MOD_TX_TIME_LATCH_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x000298e0)
#define HWIO_RTC_MOD_TX_TIME_LATCH_RMSK                                                            0x1
#define HWIO_RTC_MOD_TX_TIME_LATCH_OUT(v)      \
        out_dword(HWIO_RTC_MOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_RTC_MOD_TX_TIME_LATCH_LATCH_BMSK                                                      0x1
#define HWIO_RTC_MOD_TX_TIME_LATCH_LATCH_SHFT                                                      0x0

#define HWIO_RTC_MOD_TX_TIME_RD_ADDR                                                        (MODEM_TOP_REG_BASE      + 0x000298e4)
#define HWIO_RTC_MOD_TX_TIME_RD_RMSK                                                          0x3fffff
#define HWIO_RTC_MOD_TX_TIME_RD_IN          \
        in_dword_masked(HWIO_RTC_MOD_TX_TIME_RD_ADDR, HWIO_RTC_MOD_TX_TIME_RD_RMSK)
#define HWIO_RTC_MOD_TX_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_TX_TIME_RD_ADDR, m)
#define HWIO_RTC_MOD_TX_TIME_RD_DATA_BMSK                                                     0x3fffff
#define HWIO_RTC_MOD_TX_TIME_RD_DATA_SHFT                                                          0x0

#define HWIO_RTC_MOD_TX_PHASE_RD_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x000298e8)
#define HWIO_RTC_MOD_TX_PHASE_RD_RMSK                                                       0xffffffff
#define HWIO_RTC_MOD_TX_PHASE_RD_IN          \
        in_dword_masked(HWIO_RTC_MOD_TX_PHASE_RD_ADDR, HWIO_RTC_MOD_TX_PHASE_RD_RMSK)
#define HWIO_RTC_MOD_TX_PHASE_RD_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_TX_PHASE_RD_ADDR, m)
#define HWIO_RTC_MOD_TX_PHASE_RD_DATA_BMSK                                                  0xffffffff
#define HWIO_RTC_MOD_TX_PHASE_RD_DATA_SHFT                                                         0x0

#define HWIO_RTC_MOD_TX_TIME_DUMP_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x000298f8)
#define HWIO_RTC_MOD_TX_TIME_DUMP_RMSK                                                        0x3fffff
#define HWIO_RTC_MOD_TX_TIME_DUMP_IN          \
        in_dword_masked(HWIO_RTC_MOD_TX_TIME_DUMP_ADDR, HWIO_RTC_MOD_TX_TIME_DUMP_RMSK)
#define HWIO_RTC_MOD_TX_TIME_DUMP_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_TX_TIME_DUMP_ADDR, m)
#define HWIO_RTC_MOD_TX_TIME_DUMP_DATA_BMSK                                                   0x3fffff
#define HWIO_RTC_MOD_TX_TIME_DUMP_DATA_SHFT                                                        0x0

#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x000298fc)
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_RMSK                                                         0x1f
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_IN          \
        in_dword_masked(HWIO_RTC_MOD_SLOT_IRQ_OFFSET_ADDR, HWIO_RTC_MOD_SLOT_IRQ_OFFSET_RMSK)
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SLOT_IRQ_OFFSET_ADDR, m)
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SLOT_IRQ_OFFSET_ADDR,v)
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SLOT_IRQ_OFFSET_ADDR,m,v,HWIO_RTC_MOD_SLOT_IRQ_OFFSET_IN)
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_SYMBOL_OFFSET_BMSK                                           0x1f
#define HWIO_RTC_MOD_SLOT_IRQ_OFFSET_SYMBOL_OFFSET_SHFT                                            0x0

#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029900)
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_RMSK                                                          0x1
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_IN          \
        in_dword_masked(HWIO_RTC_MOD_SLOT_IRQ_ENABLE_ADDR, HWIO_RTC_MOD_SLOT_IRQ_ENABLE_RMSK)
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SLOT_IRQ_ENABLE_ADDR, m)
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SLOT_IRQ_ENABLE_ADDR,v)
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SLOT_IRQ_ENABLE_ADDR,m,v,HWIO_RTC_MOD_SLOT_IRQ_ENABLE_IN)
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_SLOT_INT_ENABLE_BMSK                                          0x1
#define HWIO_RTC_MOD_SLOT_IRQ_ENABLE_SLOT_INT_ENABLE_SHFT                                          0x0

#define HWIO_RTC_TX_PCG_INT_ENABLE_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00029904)
#define HWIO_RTC_TX_PCG_INT_ENABLE_RMSK                                                         0xffff
#define HWIO_RTC_TX_PCG_INT_ENABLE_IN          \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_ENABLE_ADDR, HWIO_RTC_TX_PCG_INT_ENABLE_RMSK)
#define HWIO_RTC_TX_PCG_INT_ENABLE_INM(m)      \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_ENABLE_ADDR, m)
#define HWIO_RTC_TX_PCG_INT_ENABLE_OUT(v)      \
        out_dword(HWIO_RTC_TX_PCG_INT_ENABLE_ADDR,v)
#define HWIO_RTC_TX_PCG_INT_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_TX_PCG_INT_ENABLE_ADDR,m,v,HWIO_RTC_TX_PCG_INT_ENABLE_IN)
#define HWIO_RTC_TX_PCG_INT_ENABLE_TX_PCG_INT_ENABLE_BMSK                                       0xffff
#define HWIO_RTC_TX_PCG_INT_ENABLE_TX_PCG_INT_ENABLE_SHFT                                          0x0

#define HWIO_RTC_TX_PCG_INT_CLEAR_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00029908)
#define HWIO_RTC_TX_PCG_INT_CLEAR_RMSK                                                          0xffff
#define HWIO_RTC_TX_PCG_INT_CLEAR_OUT(v)      \
        out_dword(HWIO_RTC_TX_PCG_INT_CLEAR_ADDR,v)
#define HWIO_RTC_TX_PCG_INT_CLEAR_TX_PCG_INT_CLEAR_BMSK                                         0xffff
#define HWIO_RTC_TX_PCG_INT_CLEAR_TX_PCG_INT_CLEAR_SHFT                                            0x0

#define HWIO_RTC_TX_PCG_INT_STATUS_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x0002990c)
#define HWIO_RTC_TX_PCG_INT_STATUS_RMSK                                                         0xffff
#define HWIO_RTC_TX_PCG_INT_STATUS_IN          \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_STATUS_ADDR, HWIO_RTC_TX_PCG_INT_STATUS_RMSK)
#define HWIO_RTC_TX_PCG_INT_STATUS_INM(m)      \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_STATUS_ADDR, m)
#define HWIO_RTC_TX_PCG_INT_STATUS_TX_PCG_INT_STATUS_BMSK                                       0xffff
#define HWIO_RTC_TX_PCG_INT_STATUS_TX_PCG_INT_STATUS_SHFT                                          0x0

#define HWIO_RTC_TX_PCG_INT_OFFSET_ADDR                                                     (MODEM_TOP_REG_BASE      + 0x00029910)
#define HWIO_RTC_TX_PCG_INT_OFFSET_RMSK                                                          0x7ff
#define HWIO_RTC_TX_PCG_INT_OFFSET_IN          \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_OFFSET_ADDR, HWIO_RTC_TX_PCG_INT_OFFSET_RMSK)
#define HWIO_RTC_TX_PCG_INT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_RTC_TX_PCG_INT_OFFSET_ADDR, m)
#define HWIO_RTC_TX_PCG_INT_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_TX_PCG_INT_OFFSET_ADDR,v)
#define HWIO_RTC_TX_PCG_INT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_TX_PCG_INT_OFFSET_ADDR,m,v,HWIO_RTC_TX_PCG_INT_OFFSET_IN)
#define HWIO_RTC_TX_PCG_INT_OFFSET_TX_PCG_INT_OFFSET_BMSK                                        0x7ff
#define HWIO_RTC_TX_PCG_INT_OFFSET_TX_PCG_INT_OFFSET_SHFT                                          0x0

#define HWIO_RTC_MOD_SYM_IRQ_CTL_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00029914)
#define HWIO_RTC_MOD_SYM_IRQ_CTL_RMSK                                                              0xf
#define HWIO_RTC_MOD_SYM_IRQ_CTL_IN          \
        in_dword_masked(HWIO_RTC_MOD_SYM_IRQ_CTL_ADDR, HWIO_RTC_MOD_SYM_IRQ_CTL_RMSK)
#define HWIO_RTC_MOD_SYM_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SYM_IRQ_CTL_ADDR, m)
#define HWIO_RTC_MOD_SYM_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SYM_IRQ_CTL_ADDR,v)
#define HWIO_RTC_MOD_SYM_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SYM_IRQ_CTL_ADDR,m,v,HWIO_RTC_MOD_SYM_IRQ_CTL_IN)
#define HWIO_RTC_MOD_SYM_IRQ_CTL_MODE_BMSK                                                         0xf
#define HWIO_RTC_MOD_SYM_IRQ_CTL_MODE_SHFT                                                         0x0

#define HWIO_RTC_TX_1_25MS_INT_OFFSET_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x0002991c)
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_RMSK                                                       0x7ff
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_IN          \
        in_dword_masked(HWIO_RTC_TX_1_25MS_INT_OFFSET_ADDR, HWIO_RTC_TX_1_25MS_INT_OFFSET_RMSK)
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_RTC_TX_1_25MS_INT_OFFSET_ADDR, m)
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_TX_1_25MS_INT_OFFSET_ADDR,v)
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_TX_1_25MS_INT_OFFSET_ADDR,m,v,HWIO_RTC_TX_1_25MS_INT_OFFSET_IN)
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_TX_1_25MS_INT_OFFSET_BMSK                                  0x7ff
#define HWIO_RTC_TX_1_25MS_INT_OFFSET_TX_1_25MS_INT_OFFSET_SHFT                                    0x0

#define HWIO_RTC_MOD_SDO_MODE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00029938)
#define HWIO_RTC_MOD_SDO_MODE_RMSK                                                                 0x1
#define HWIO_RTC_MOD_SDO_MODE_IN          \
        in_dword_masked(HWIO_RTC_MOD_SDO_MODE_ADDR, HWIO_RTC_MOD_SDO_MODE_RMSK)
#define HWIO_RTC_MOD_SDO_MODE_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SDO_MODE_ADDR, m)
#define HWIO_RTC_MOD_SDO_MODE_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SDO_MODE_ADDR,v)
#define HWIO_RTC_MOD_SDO_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SDO_MODE_ADDR,m,v,HWIO_RTC_MOD_SDO_MODE_IN)
#define HWIO_RTC_MOD_SDO_MODE_SDO_MODE_BMSK                                                        0x1
#define HWIO_RTC_MOD_SDO_MODE_SDO_MODE_SHFT                                                        0x0

#define HWIO_RTC_MOD_SDO_CNTR_RESET_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x0002993c)
#define HWIO_RTC_MOD_SDO_CNTR_RESET_RMSK                                                           0x1
#define HWIO_RTC_MOD_SDO_CNTR_RESET_IN          \
        in_dword_masked(HWIO_RTC_MOD_SDO_CNTR_RESET_ADDR, HWIO_RTC_MOD_SDO_CNTR_RESET_RMSK)
#define HWIO_RTC_MOD_SDO_CNTR_RESET_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SDO_CNTR_RESET_ADDR, m)
#define HWIO_RTC_MOD_SDO_CNTR_RESET_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SDO_CNTR_RESET_ADDR,v)
#define HWIO_RTC_MOD_SDO_CNTR_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SDO_CNTR_RESET_ADDR,m,v,HWIO_RTC_MOD_SDO_CNTR_RESET_IN)
#define HWIO_RTC_MOD_SDO_CNTR_RESET_SDO_TIMING_CLR_BMSK                                            0x1
#define HWIO_RTC_MOD_SDO_CNTR_RESET_SDO_TIMING_CLR_SHFT                                            0x0

#define HWIO_RTC_MOD_DSP_SDO_RATE_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00029940)
#define HWIO_RTC_MOD_DSP_SDO_RATE_RMSK                                                             0x3
#define HWIO_RTC_MOD_DSP_SDO_RATE_IN          \
        in_dword_masked(HWIO_RTC_MOD_DSP_SDO_RATE_ADDR, HWIO_RTC_MOD_DSP_SDO_RATE_RMSK)
#define HWIO_RTC_MOD_DSP_SDO_RATE_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_DSP_SDO_RATE_ADDR, m)
#define HWIO_RTC_MOD_DSP_SDO_RATE_OUT(v)      \
        out_dword(HWIO_RTC_MOD_DSP_SDO_RATE_ADDR,v)
#define HWIO_RTC_MOD_DSP_SDO_RATE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_DSP_SDO_RATE_ADDR,m,v,HWIO_RTC_MOD_DSP_SDO_RATE_IN)
#define HWIO_RTC_MOD_DSP_SDO_RATE_RATE_BMSK                                                        0x3
#define HWIO_RTC_MOD_DSP_SDO_RATE_RATE_SHFT                                                        0x0

#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029944)
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_RMSK                                                          0xf
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_IN          \
        in_dword_masked(HWIO_RTC_MOD_SDO_SLOT_OFFSET_ADDR, HWIO_RTC_MOD_SDO_SLOT_OFFSET_RMSK)
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_INM(m)      \
        in_dword_masked(HWIO_RTC_MOD_SDO_SLOT_OFFSET_ADDR, m)
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_OUT(v)      \
        out_dword(HWIO_RTC_MOD_SDO_SLOT_OFFSET_ADDR,v)
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_RTC_MOD_SDO_SLOT_OFFSET_ADDR,m,v,HWIO_RTC_MOD_SDO_SLOT_OFFSET_IN)
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_SLOT_OFFSET_BMSK                                              0xf
#define HWIO_RTC_MOD_SDO_SLOT_OFFSET_SLOT_OFFSET_SHFT                                              0x0

#define HWIO_G_STMR_RESET_ADDR                                                              (MODEM_TOP_REG_BASE      + 0x00029c00)
#define HWIO_G_STMR_RESET_RMSK                                                                     0x1
#define HWIO_G_STMR_RESET_OUT(v)      \
        out_dword(HWIO_G_STMR_RESET_ADDR,v)
#define HWIO_G_STMR_RESET_RESET_BMSK                                                               0x1
#define HWIO_G_STMR_RESET_RESET_SHFT                                                               0x0

#define HWIO_G_STMR_ENABLE_ADDR                                                             (MODEM_TOP_REG_BASE      + 0x00029c04)
#define HWIO_G_STMR_ENABLE_RMSK                                                                    0x1
#define HWIO_G_STMR_ENABLE_IN          \
        in_dword_masked(HWIO_G_STMR_ENABLE_ADDR, HWIO_G_STMR_ENABLE_RMSK)
#define HWIO_G_STMR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_G_STMR_ENABLE_ADDR, m)
#define HWIO_G_STMR_ENABLE_OUT(v)      \
        out_dword(HWIO_G_STMR_ENABLE_ADDR,v)
#define HWIO_G_STMR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_ENABLE_ADDR,m,v,HWIO_G_STMR_ENABLE_IN)
#define HWIO_G_STMR_ENABLE_ENABLE_BMSK                                                             0x1
#define HWIO_G_STMR_ENABLE_ENABLE_SHFT                                                             0x0

#define HWIO_G_STMR_FCW_CTL_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029c08)
#define HWIO_G_STMR_FCW_CTL_RMSK                                                            0x3fffffff
#define HWIO_G_STMR_FCW_CTL_IN          \
        in_dword_masked(HWIO_G_STMR_FCW_CTL_ADDR, HWIO_G_STMR_FCW_CTL_RMSK)
#define HWIO_G_STMR_FCW_CTL_INM(m)      \
        in_dword_masked(HWIO_G_STMR_FCW_CTL_ADDR, m)
#define HWIO_G_STMR_FCW_CTL_OUT(v)      \
        out_dword(HWIO_G_STMR_FCW_CTL_ADDR,v)
#define HWIO_G_STMR_FCW_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_FCW_CTL_ADDR,m,v,HWIO_G_STMR_FCW_CTL_IN)
#define HWIO_G_STMR_FCW_CTL_FCW_CTL_BMSK                                                    0x3fffffff
#define HWIO_G_STMR_FCW_CTL_FCW_CTL_SHFT                                                           0x0

#define HWIO_G_STMR_DCO_PHASE_ADDR                                                          (MODEM_TOP_REG_BASE      + 0x00029c0c)
#define HWIO_G_STMR_DCO_PHASE_RMSK                                                          0x3fffffff
#define HWIO_G_STMR_DCO_PHASE_IN          \
        in_dword_masked(HWIO_G_STMR_DCO_PHASE_ADDR, HWIO_G_STMR_DCO_PHASE_RMSK)
#define HWIO_G_STMR_DCO_PHASE_INM(m)      \
        in_dword_masked(HWIO_G_STMR_DCO_PHASE_ADDR, m)
#define HWIO_G_STMR_DCO_PHASE_DCO_PHASE_BMSK                                                0x3fffffff
#define HWIO_G_STMR_DCO_PHASE_DCO_PHASE_SHFT                                                       0x0

#define HWIO_G_STMR_TIME_RD_ADDR                                                            (MODEM_TOP_REG_BASE      + 0x00029c10)
#define HWIO_G_STMR_TIME_RD_RMSK                                                               0x3ffff
#define HWIO_G_STMR_TIME_RD_IN          \
        in_dword_masked(HWIO_G_STMR_TIME_RD_ADDR, HWIO_G_STMR_TIME_RD_RMSK)
#define HWIO_G_STMR_TIME_RD_INM(m)      \
        in_dword_masked(HWIO_G_STMR_TIME_RD_ADDR, m)
#define HWIO_G_STMR_TIME_RD_FRAME_NUM_BMSK                                                     0x30000
#define HWIO_G_STMR_TIME_RD_FRAME_NUM_SHFT                                                        0x10
#define HWIO_G_STMR_TIME_RD_FRAME_TIME_BMSK                                                     0xffff
#define HWIO_G_STMR_TIME_RD_FRAME_TIME_SHFT                                                        0x0

#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029c14)
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_RMSK                                                     0xffffff
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_IN          \
        in_dword_masked(HWIO_G_STMR_SW_IRQ_CONFIG_RW_ADDR, HWIO_G_STMR_SW_IRQ_CONFIG_RW_RMSK)
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_INM(m)      \
        in_dword_masked(HWIO_G_STMR_SW_IRQ_CONFIG_RW_ADDR, m)
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_OUT(v)      \
        out_dword(HWIO_G_STMR_SW_IRQ_CONFIG_RW_ADDR,v)
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_SW_IRQ_CONFIG_RW_ADDR,m,v,HWIO_G_STMR_SW_IRQ_CONFIG_RW_IN)
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_MSB_IGNORE_BMSK                                   0xf80000
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_MSB_IGNORE_SHFT                                       0x13
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_ENA_BMSK                                           0x40000
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_ENA_SHFT                                              0x12
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_TIME_BMSK                                          0x3ffff
#define HWIO_G_STMR_SW_IRQ_CONFIG_RW_SW_IRQ_TIME_SHFT                                              0x0

#define HWIO_G_STMR_TIME_TC_VALUE_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00029c18)
#define HWIO_G_STMR_TIME_TC_VALUE_RMSK                                                          0xffff
#define HWIO_G_STMR_TIME_TC_VALUE_IN          \
        in_dword_masked(HWIO_G_STMR_TIME_TC_VALUE_ADDR, HWIO_G_STMR_TIME_TC_VALUE_RMSK)
#define HWIO_G_STMR_TIME_TC_VALUE_INM(m)      \
        in_dword_masked(HWIO_G_STMR_TIME_TC_VALUE_ADDR, m)
#define HWIO_G_STMR_TIME_TC_VALUE_OUT(v)      \
        out_dword(HWIO_G_STMR_TIME_TC_VALUE_ADDR,v)
#define HWIO_G_STMR_TIME_TC_VALUE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_TIME_TC_VALUE_ADDR,m,v,HWIO_G_STMR_TIME_TC_VALUE_IN)
#define HWIO_G_STMR_TIME_TC_VALUE_TIME_TC_VALUE_BMSK                                            0xffff
#define HWIO_G_STMR_TIME_TC_VALUE_TIME_TC_VALUE_SHFT                                               0x0

#define HWIO_G_STMR_TIME_ORIDE_TC_CMD_ADDR                                                  (MODEM_TOP_REG_BASE      + 0x00029c1c)
#define HWIO_G_STMR_TIME_ORIDE_TC_CMD_RMSK                                                         0x1
#define HWIO_G_STMR_TIME_ORIDE_TC_CMD_OUT(v)      \
        out_dword(HWIO_G_STMR_TIME_ORIDE_TC_CMD_ADDR,v)
#define HWIO_G_STMR_TIME_ORIDE_TC_CMD_TIME_ORIDE_TC_CMD_BMSK                                       0x1
#define HWIO_G_STMR_TIME_ORIDE_TC_CMD_TIME_ORIDE_TC_CMD_SHFT                                       0x0

#define HWIO_G_STMR_TIME_ORIDE_TC_RD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029c20)
#define HWIO_G_STMR_TIME_ORIDE_TC_RD_RMSK                                                          0x1
#define HWIO_G_STMR_TIME_ORIDE_TC_RD_IN          \
        in_dword_masked(HWIO_G_STMR_TIME_ORIDE_TC_RD_ADDR, HWIO_G_STMR_TIME_ORIDE_TC_RD_RMSK)
#define HWIO_G_STMR_TIME_ORIDE_TC_RD_INM(m)      \
        in_dword_masked(HWIO_G_STMR_TIME_ORIDE_TC_RD_ADDR, m)
#define HWIO_G_STMR_TIME_ORIDE_TC_RD_TIME_ORIDE_TC_RD_BMSK                                         0x1
#define HWIO_G_STMR_TIME_ORIDE_TC_RD_TIME_ORIDE_TC_RD_SHFT                                         0x0

#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_ADDR                                            (MODEM_TOP_REG_BASE      + 0x00029c24)
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_RMSK                                                   0x1
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_OUT(v)      \
        out_dword(HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_ADDR,v)
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_VFR_IRQ_FRAME_ALIGN_CMD_BMSK                           0x1
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_CMD_VFR_IRQ_FRAME_ALIGN_CMD_SHFT                           0x0

#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_ADDR                                             (MODEM_TOP_REG_BASE      + 0x00029c28)
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_RMSK                                                    0x1
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_IN          \
        in_dword_masked(HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_ADDR, HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_RMSK)
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_INM(m)      \
        in_dword_masked(HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_ADDR, m)
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_VFR_IRQ_FRAME_ALIGN_RD_BMSK                             0x1
#define HWIO_G_STMR_VFR_IRQ_FRAME_ALIGN_RD_VFR_IRQ_FRAME_ALIGN_RD_SHFT                             0x0

#define HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_ADDR                                                (MODEM_TOP_REG_BASE      + 0x00029c2c)
#define HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_RMSK                                                       0x1
#define HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_OUT(v)      \
        out_dword(HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_ADDR,v)
#define HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_GEN_GO_TO_SLEEP_CMD_BMSK                                   0x1
#define HWIO_G_STMR_GEN_GO_TO_SLEEP_CMD_GEN_GO_TO_SLEEP_CMD_SHFT                                   0x0

#define HWIO_G_STMR_SLEEP_STATUS_RD_ADDR                                                    (MODEM_TOP_REG_BASE      + 0x00029c30)
#define HWIO_G_STMR_SLEEP_STATUS_RD_RMSK                                                           0x1
#define HWIO_G_STMR_SLEEP_STATUS_RD_IN          \
        in_dword_masked(HWIO_G_STMR_SLEEP_STATUS_RD_ADDR, HWIO_G_STMR_SLEEP_STATUS_RD_RMSK)
#define HWIO_G_STMR_SLEEP_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_G_STMR_SLEEP_STATUS_RD_ADDR, m)
#define HWIO_G_STMR_SLEEP_STATUS_RD_SLEEP_STATUS_RD_BMSK                                           0x1
#define HWIO_G_STMR_SLEEP_STATUS_RD_SLEEP_STATUS_RD_SHFT                                           0x0

#define HWIO_G_STMR_TIME_SYNC_CTL_ADDR                                                      (MODEM_TOP_REG_BASE      + 0x00029c34)
#define HWIO_G_STMR_TIME_SYNC_CTL_RMSK                                                             0x1
#define HWIO_G_STMR_TIME_SYNC_CTL_IN          \
        in_dword_masked(HWIO_G_STMR_TIME_SYNC_CTL_ADDR, HWIO_G_STMR_TIME_SYNC_CTL_RMSK)
#define HWIO_G_STMR_TIME_SYNC_CTL_INM(m)      \
        in_dword_masked(HWIO_G_STMR_TIME_SYNC_CTL_ADDR, m)
#define HWIO_G_STMR_TIME_SYNC_CTL_OUT(v)      \
        out_dword(HWIO_G_STMR_TIME_SYNC_CTL_ADDR,v)
#define HWIO_G_STMR_TIME_SYNC_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_TIME_SYNC_CTL_ADDR,m,v,HWIO_G_STMR_TIME_SYNC_CTL_IN)
#define HWIO_G_STMR_TIME_SYNC_CTL_ON_LINE_LOAD_EN_BMSK                                             0x1
#define HWIO_G_STMR_TIME_SYNC_CTL_ON_LINE_LOAD_EN_SHFT                                             0x0

#define HWIO_G_STMR_TIME_ON_LINE_ADDR                                                       (MODEM_TOP_REG_BASE      + 0x00029c38)
#define HWIO_G_STMR_TIME_ON_LINE_RMSK                                                          0x3ffff
#define HWIO_G_STMR_TIME_ON_LINE_IN          \
        in_dword_masked(HWIO_G_STMR_TIME_ON_LINE_ADDR, HWIO_G_STMR_TIME_ON_LINE_RMSK)
#define HWIO_G_STMR_TIME_ON_LINE_INM(m)      \
        in_dword_masked(HWIO_G_STMR_TIME_ON_LINE_ADDR, m)
#define HWIO_G_STMR_TIME_ON_LINE_OUT(v)      \
        out_dword(HWIO_G_STMR_TIME_ON_LINE_ADDR,v)
#define HWIO_G_STMR_TIME_ON_LINE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_TIME_ON_LINE_ADDR,m,v,HWIO_G_STMR_TIME_ON_LINE_IN)
#define HWIO_G_STMR_TIME_ON_LINE_TIME_ON_LINE_BMSK                                             0x3ffff
#define HWIO_G_STMR_TIME_ON_LINE_TIME_ON_LINE_SHFT                                                 0x0

#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_ADDR(n)                                               (MODEM_TOP_REG_BASE      + 0x00029c3c + 0x4 * (n))
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_RMSK                                                    0x7fffff
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_MAXn                                                           7
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_INI(n)        \
        in_dword_masked(HWIO_G_STMR_FW_IRQn_CONFIG_RW_ADDR(n), HWIO_G_STMR_FW_IRQn_CONFIG_RW_RMSK)
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_INMI(n,mask)    \
        in_dword_masked(HWIO_G_STMR_FW_IRQn_CONFIG_RW_ADDR(n), mask)
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_OUTI(n,val)    \
        out_dword(HWIO_G_STMR_FW_IRQn_CONFIG_RW_ADDR(n),val)
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_G_STMR_FW_IRQn_CONFIG_RW_ADDR(n),mask,val,HWIO_G_STMR_FW_IRQn_CONFIG_RW_INI(n))
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_FW_IRQN_MSB_IGNORE_BMSK                                 0x7c0000
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_FW_IRQN_MSB_IGNORE_SHFT                                     0x12
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_FW_IRQN_TIME_BMSK                                        0x3ffff
#define HWIO_G_STMR_FW_IRQn_CONFIG_RW_FW_IRQN_TIME_SHFT                                            0x0

#define HWIO_G_STMR_FW_IRQ_ENA_ADDR                                                         (MODEM_TOP_REG_BASE      + 0x00029c5c)
#define HWIO_G_STMR_FW_IRQ_ENA_RMSK                                                               0xff
#define HWIO_G_STMR_FW_IRQ_ENA_IN          \
        in_dword_masked(HWIO_G_STMR_FW_IRQ_ENA_ADDR, HWIO_G_STMR_FW_IRQ_ENA_RMSK)
#define HWIO_G_STMR_FW_IRQ_ENA_INM(m)      \
        in_dword_masked(HWIO_G_STMR_FW_IRQ_ENA_ADDR, m)
#define HWIO_G_STMR_FW_IRQ_ENA_OUT(v)      \
        out_dword(HWIO_G_STMR_FW_IRQ_ENA_ADDR,v)
#define HWIO_G_STMR_FW_IRQ_ENA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_G_STMR_FW_IRQ_ENA_ADDR,m,v,HWIO_G_STMR_FW_IRQ_ENA_IN)
#define HWIO_G_STMR_FW_IRQ_ENA_FW_IRQ_ENA_BMSK                                                    0xff
#define HWIO_G_STMR_FW_IRQ_ENA_FW_IRQ_ENA_SHFT                                                     0x0

#define HWIO_G_STMR_FW_IRQ_STATUS_RD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029c60)
#define HWIO_G_STMR_FW_IRQ_STATUS_RD_RMSK                                                         0xff
#define HWIO_G_STMR_FW_IRQ_STATUS_RD_IN          \
        in_dword_masked(HWIO_G_STMR_FW_IRQ_STATUS_RD_ADDR, HWIO_G_STMR_FW_IRQ_STATUS_RD_RMSK)
#define HWIO_G_STMR_FW_IRQ_STATUS_RD_INM(m)      \
        in_dword_masked(HWIO_G_STMR_FW_IRQ_STATUS_RD_ADDR, m)
#define HWIO_G_STMR_FW_IRQ_STATUS_RD_FW_IRQ_STATUS_RD_BMSK                                        0xff
#define HWIO_G_STMR_FW_IRQ_STATUS_RD_FW_IRQ_STATUS_RD_SHFT                                         0x0

#define HWIO_G_STMR_FW_IRQ_CLEAR_CMD_ADDR                                                   (MODEM_TOP_REG_BASE      + 0x00029c64)
#define HWIO_G_STMR_FW_IRQ_CLEAR_CMD_RMSK                                                         0xff
#define HWIO_G_STMR_FW_IRQ_CLEAR_CMD_OUT(v)      \
        out_dword(HWIO_G_STMR_FW_IRQ_CLEAR_CMD_ADDR,v)
#define HWIO_G_STMR_FW_IRQ_CLEAR_CMD_FW_IRQ_CLEAR_CMD_BMSK                                        0xff
#define HWIO_G_STMR_FW_IRQ_CLEAR_CMD_FW_IRQ_CLEAR_CMD_SHFT                                         0x0

#endif /* __GSMHWIO_MSM8974_H__ */

