# Prova Finale di Reti Logiche - AA 2021/2022

La Prova Finale di Reti Logiche dell'anno accademico 2021/2022 ha richiesto la consegna di un unico [file](project_reti_logiche.vhd) contenente il codice relativo alla descrizione del componente hardware da progettare e di una relazione che ne giustificasse le scelte implementative e ne mostrasse i risultati di simulazione.

## Specifica del progetto

La specifica del Progetto di Reti Logiche 2021/2022 chiede di implementare un modulo hardware (descritto in VHDL) che si interfacci con una memoria e che segua la seguente [specifica](PFRL_Specifica_21_22_V3.pdf). In breve, si tratta di un componente che implementi la *codifica convoluzionale 1/2*, che trova applicazione nel settore delle Telecomunicazioni come sistema di cifratura.

## Documentazione

La documentazione del progetto è consultabile [qui](relazione.pdf).

## Componenti del gruppo

- [__Matteo Spreafico__](https://github.com/MattBlue00)
- [__Ludovica Tassini__](https://github.com/LudoTassini)

## Note

Il progetto è stato valutato con un punteggio di 30/30.
