{"id": "1", "type": "单项选择题", "question": "01.下列部件不属于控制器的是()。 A.指令寄存器 B. 程序计数器 C.程序状态字寄存器 D. 时序电路", "answer_label": "C", "answer_explain": "控制器由程序计数器PC、指令寄存器IR、存储器地址寄存器MAR、存储器数据寄存器 MDR、 指令译码器、时序电路和微操作信号发生器等组成。程序状态字(PSW)寄存器属于运算器的组 成部分,PSW包括两个部分:一是状态标志,如进位标志(CF)、结果为零标志(ZF)等,大多 数指令的执行将影响到这些标志位;二是控制标志,如中断标志、陷阱标志等。", "answer": "C || 解析：控制器由程序计数器PC、指令寄存器IR、存储器地址寄存器MAR、存储器数据寄存器 MDR、 指令译码器、时序电路和微操作信号发生器等组成。程序状态字(PSW)寄存器属于运算器的组 成部分,PSW包括两个部分:一是状态标志,如进位标志(CF)、结果为零标志(ZF)等,大多 数指令的执行将影响到这些标志位;二是控制标志,如中断标志、陷阱标志等。"}
{"id": "2", "type": "单项选择题", "question": "02.通用寄存器是( )。 A.可存放指令的寄存器 B. 可存放程序状态字的寄存器 C.本身具有计数逻辑与移位逻辑的寄存器 D. 可编程指定多种功能的寄存器", "answer_label": "D", "answer_explain": "存放指令的寄存器是指令寄存器,选项A错误。存放程序状态字的寄存器是程序状态字寄存 器,选项B错误。通用寄存器本身并不一定具有计数逻辑和移位逻辑功能,选项C错误。", "answer": "D || 解析：存放指令的寄存器是指令寄存器,选项A错误。存放程序状态字的寄存器是程序状态字寄存 器,选项B错误。通用寄存器本身并不一定具有计数逻辑和移位逻辑功能,选项C错误。"}
{"id": "3", "type": "单项选择题", "question": "03. CPU中保存当前正在执行指令的寄存器是()。 A.指令寄存器 B. 指令译码器 C.数据寄存器 D. 地址寄存器", "answer_label": "A", "answer_explain": "指令寄存器用于存放当前正在执行的指令。", "answer": "A || 解析：指令寄存器用于存放当前正在执行的指令。"}
{"id": "4", "type": "单项选择题", "question": "04.在CPU中,跟踪后继指令地址的寄存器是( )。 A.指令寄存器 B. 程序计数器 C.地址寄存器 D.状态寄存器", "answer_label": "B", "answer_explain": "程序计数器用于存放下一条指令在主存储器中的地址,具有自增功能。", "answer": "B || 解析：程序计数器用于存放下一条指令在主存储器中的地址,具有自增功能。"}
{"id": "5", "type": "单项选择题", "question": "05.条件转移指令执行时所依据的条件来自()。 A. 指令寄存器 B. 标志寄存器 C.程序计数器 D. 地址寄存器", "answer_label": "B", "answer_explain": "指令寄存器用于存放当前正在执行的指令;程序计数器用于存放下一条指令的地址:地址寄 存器用于暂存指令或数据的地址;程序状态字寄存器用于保存系统的运行状态。条件转移指令执 行时,需要对标志寄存器的内容进行测试,判断是否满足转移条件。", "answer": "B || 解析：指令寄存器用于存放当前正在执行的指令;程序计数器用于存放下一条指令的地址:地址寄 存器用于暂存指令或数据的地址;程序状态字寄存器用于保存系统的运行状态。条件转移指令执 行时,需要对标志寄存器的内容进行测试,判断是否满足转移条件。"}
{"id": "6", "type": "单项选择题", "question": "06.在所谓的n位CPU中,n是指( )。 A.地址总线线数 B.数据总线线数 C.控制总线线数 D. 1/ 线数", "answer_label": "B", "answer_explain": "数据总线的位数与处理器的位数相同,它表示CPU一次能处理的数据的位数,即CPU的位数。", "answer": "B || 解析：数据总线的位数与处理器的位数相同,它表示CPU一次能处理的数据的位数,即CPU的位数。"}
{"id": "7", "type": "单项选择题", "question": "07.在CPU的寄存器中,()对用户是透明的。 A. 程序计数器 B. 状态寄存器 C.指令寄存器 D. 通用寄存器", "answer_label": "C", "answer_explain": "指令寄存器中存放当前正在执行的指令,不需要用户的任何干预,所以对用户是透明的。其 他三种寄存器的内容可由程序员指定。", "answer": "C || 解析：指令寄存器中存放当前正在执行的指令,不需要用户的任何干预,所以对用户是透明的。其 他三种寄存器的内容可由程序员指定。"}
{"id": "8", "type": "单项选择题", "question": "08. 指令()从主存储器中读出。 A. 总是根据程序计数器 B.有时根据程序计数器,有时根据转移指令 C.根据地址寄存器 D.有时根据程序计数器,有时根据地址寄存器", "answer_label": "A", "answer_explain": "CPU 根据程序计数器PC中的内容从主存储器中取指令。读者可能想到无条件转移指令或中 断返回指令,认为不一定总是根据PC读出。实际上,当前指令正在执行时,PC已经是下一条指 令的地址。若遇到无条件转移指令,则只需简单地用跳转地址覆盖原PC的内容即可,最终的结 果还是根据PC从主存储器中读出。地址寄存器用来指出所取数据在主存储器中的地址。", "answer": "A || 解析：CPU 根据程序计数器PC中的内容从主存储器中取指令。读者可能想到无条件转移指令或中 断返回指令,认为不一定总是根据PC读出。实际上,当前指令正在执行时,PC已经是下一条指 令的地址。若遇到无条件转移指令,则只需简单地用跳转地址覆盖原PC的内容即可,最终的结 果还是根据PC从主存储器中读出。地址寄存器用来指出所取数据在主存储器中的地址。"}
{"id": "9", "type": "单项选择题", "question": "09.程序计数器(PC)属于( )。 A.运算器 B. 控制器 C. 存储器 D. ALU", "answer_label": "B", "answer_explain": "控制器是计算机中处理指令的部件,包含程序计数器。", "answer": "B || 解析：控制器是计算机中处理指令的部件,包含程序计数器。"}
{"id": "10", "type": "单项选择题", "question": "10. 下面有关程序计数器(PC)的叙述中,错误的是( )。 A. PC中总是存放指令地址 B. PC的值由CPU在执行指令过程中进行修改 C.执行转移指令时,PC的值总是修改为转移指令的目标地址 D. PC的位数一般和存储器地址寄存器(MAR)的位数一样", "answer_label": "C", "answer_explain": "PC中存放下一条要执行的指令的地址,选项A正确。PC的值会根据CPU在执行指令的过程 中修改(确切地说是在取指周期),或自增,或转移到程序的某处,选项B正确。转移指令时,需 要判别转移是否成功,若成功则PC修改为转移指令的目标地址,否则下一条指令的地址仍然为PC 自增后的地址,选项C错误。PC的位数通常和MAR的位数一样,选项D正确。", "answer": "C || 解析：PC中存放下一条要执行的指令的地址,选项A正确。PC的值会根据CPU在执行指令的过程 中修改(确切地说是在取指周期),或自增,或转移到程序的某处,选项B正确。转移指令时,需 要判别转移是否成功,若成功则PC修改为转移指令的目标地址,否则下一条指令的地址仍然为PC 自增后的地址,选项C错误。PC的位数通常和MAR的位数一样,选项D正确。"}
{"id": "11", "type": "单项选择题", "question": "11.程序计数器(PC)可以使用字节地址或字地址,其位数取决于( )。 I. 存储器的容量 II. 机器字长 III. 指令字长 A. I B. 1和III C. II和III D. I、II和III", "answer_label": "B", "answer_explain": "程序计数器(PC)用于指出下一条指令在主存储器中的地址。可以用字节地址表示指令地址, 此时PC的位数与存储器地址的位数相等,而存储器地址的位数取决于存储器的容量;也可以用 字地址表示指令地址,这种情况下指令必须采用按边界对齐的方式存放,此时PC的位数= 存储 器地址的位数-log(指令字长的字节数)。可知,PC的位数取决于存储器的容量和指令字长。", "answer": "B || 解析：程序计数器(PC)用于指出下一条指令在主存储器中的地址。可以用字节地址表示指令地址, 此时PC的位数与存储器地址的位数相等,而存储器地址的位数取决于存储器的容量;也可以用 字地址表示指令地址,这种情况下指令必须采用按边界对齐的方式存放,此时PC的位数= 存储 器地址的位数-log(指令字长的字节数)。可知,PC的位数取决于存储器的容量和指令字长。"}
{"id": "12", "type": "单项选择题", "question": "12.下列关于程序计数器(PC)的叙述中,错误的是()。 A. 机器指令中不能显式地使用 PC B. 指令顺序执行时,PC值总是自动加1 C.调用指令执行后,PC值一定是被调用过程的入口地址 D. 无条件转移指令执行后,PC值一定是转移目标地址", "answer_label": "B", "answer_explain": "机器指令中不能显式地使用PC,PC的值是自增的,或者是由转移类指令设置的。指令顺序 执行时,PC自动加1,这里的“1”是指一条指令的长度,PC的值不一定总是自动加1,而是根 据指令长度来确定的,具体取决于指令长度占几个编址单位。其余说法均正确。", "answer": "B || 解析：机器指令中不能显式地使用PC,PC的值是自增的,或者是由转移类指令设置的。指令顺序 执行时,PC自动加1,这里的“1”是指一条指令的长度,PC的值不一定总是自动加1,而是根 据指令长度来确定的,具体取决于指令长度占几个编址单位。其余说法均正确。"}
{"id": "13", "type": "单项选择题", "question": "13.指令寄存器(IR)的位数取决于( )。 A. 存储器的容量 B.机器字长 C.指令字长 D. 存储字长", "answer_label": "C", "answer_explain": "指令寄存器中保存当前正在执行的指令,所以其位数取决于指令字长。", "answer": "C || 解析：指令寄存器中保存当前正在执行的指令,所以其位数取决于指令字长。"}
{"id": "14", "type": "单项选择题", "question": "14. CPU中通用寄存器的位数取决于( )。 A. 存储器的容量 B.指令的长度 C.机器字长 D. 都不对", "answer_label": "C", "answer_explain": "通用寄存器用于存放操作数和各种地址信息等,其位数与机器字长相等,因此便于操作控制。", "answer": "C || 解析：通用寄存器用于存放操作数和各种地址信息等,其位数与机器字长相等,因此便于操作控制。"}
{"id": "15", "type": "单项选择题", "question": "15. CPU中的通用寄存器,() A. 只能存放数据,不能存放地址 B. 可以存放数据和地址 C.既不能存放数据,又不能存放地址 D. 可以存放数据和地址,还可以替代指令寄存器", "answer_label": "B", "answer_explain": "通用寄存器供用户自由编程,可以存放数据和地址。而指令寄存器是专门用于存放指令的专 用寄存器,不能由通用寄存器代替。", "answer": "B || 解析：通用寄存器供用户自由编程,可以存放数据和地址。而指令寄存器是专门用于存放指令的专 用寄存器,不能由通用寄存器代替。"}
{"id": "16", "type": "单项选择题", "question": "16.在计算机系统中表示程序和机器运行状态的部件是()。 A. 程序计数器 B. 累加寄存器 C. 中断寄存器D.程序状态字寄存器", "answer_label": "D", "answer_explain": "程序状态字寄存器用于存放程序状态字,而程序状态字的各位表征程序和机器的运行状态, 如含有进位标志(CF)、结果为零标志(ZF)等。", "answer": "D || 解析：程序状态字寄存器用于存放程序状态字,而程序状态字的各位表征程序和机器的运行状态, 如含有进位标志(CF)、结果为零标志(ZF)等。"}
{"id": "17", "type": "单项选择题", "question": "17.状态寄存器用来存放() A.算术运算结果 B.逻辑运算结果 C.运算类型 D.算术、逻辑运算及测试指令的结果状态", "answer_label": "D", "answer_explain": "程序状态字寄存器用于保留算术、逻辑运算及测试指令的结果状态。", "answer": "D || 解析：程序状态字寄存器用于保留算术、逻辑运算及测试指令的结果状态。"}
{"id": "18", "type": "单项选择题", "question": "18.下列关于标志寄存器(EFLAGS寄存器或PSW寄存器)的叙述中,错误的是()。 A. 不需要像通用寄存器那样,对标志寄存器进行编号 B.条件转移指令根据其中的一些的标志位来确定PC的值 C.可以通过指令直接访问标志寄存器并修改它的值 D. 可以用它来存放执行指令得到的各种标志信息", "answer_label": "C", "answer_explain": "标志寄存器是专用寄存器,不需要编号,也不能在指令中直接指定编号来访问:标志寄存器 中的内容是执行指令的过程中,CPU根据指令执行的结果生成的各种标志信息,用户不能直接修 改它的值。标志寄存器中的标志位主要用于条件转移或条件设置类指令的条件判断。", "answer": "C || 解析：标志寄存器是专用寄存器,不需要编号,也不能在指令中直接指定编号来访问:标志寄存器 中的内容是执行指令的过程中,CPU根据指令执行的结果生成的各种标志信息,用户不能直接修 改它的值。标志寄存器中的标志位主要用于条件转移或条件设置类指令的条件判断。"}
{"id": "19", "type": "单项选择题", "question": "19. 控制器的全部功能是()。 A. 产生时序信号 B.从主存储器中取出指令并完成指令操作码译码 C. 从主存储器中取出指令、分析指令并产生有关的操作控制信号 D. 都不对", "answer_label": "C", "answer_explain": "控制器的功能是取指令、分析指令和执行指令,执行指令就是发出有关操作控制信号。", "answer": "C || 解析：控制器的功能是取指令、分析指令和执行指令,执行指令就是发出有关操作控制信号。"}
{"id": "20", "type": "单项选择题", "question": "20.指令译码是指对( )进行译码。 A. 整条指令 B. 指令的操作码字段 C.指令的地址码字段 D. 指令的地址", "answer_label": "B", "answer_explain": "指令包括操作码字段和地址码字段,但指令译码器仅对操作码字段进行译码,借以确定指令 的操作功能。", "answer": "B || 解析：指令包括操作码字段和地址码字段,但指令译码器仅对操作码字段进行译码,借以确定指令 的操作功能。"}
{"id": "21", "type": "单项选择题", "question": "21. CPU中不包括()。 A. 存储器地址寄存器 B. 指令寄存器 C. 地址译码器 D. 程序计数器", "answer_label": "C", "answer_explain": "地址译码器是主存等存储器的组成部分,其作用是根据输入的地址码唯一选定一个存储单 元,它不是CPU的组成部分。而MAR、IR、PC都是CPU的组成部分。", "answer": "C || 解析：地址译码器是主存等存储器的组成部分,其作用是根据输入的地址码唯一选定一个存储单 元,它不是CPU的组成部分。而MAR、IR、PC都是CPU的组成部分。"}
{"id": "22", "type": "单项选择题", "question": "22.以下关于计算机系统的概念中,正确的是()。 1. CPU不包括地址译码器 II. CPU的程序计数器中存放的是操作数地址 III. CPU中决定指令执行顺序的是程序计数器 IV. CPU的状态寄存器对用户是完全透明的 А. І. III B. III. IV С. II、III、IV D. I、III、IV", "answer_label": "A", "answer_explain": "地址译码器位于存储器,选项正确;程序计数器中存放的是欲执行指令的地址,选项II错误; 程序计数器决定程序的执行顺序,选项III正确;程序状态字寄存器对用户不透明,选项IV 错误。", "answer": "A || 解析：地址译码器位于存储器,选项正确;程序计数器中存放的是欲执行指令的地址,选项II错误; 程序计数器决定程序的执行顺序,选项III正确;程序状态字寄存器对用户不透明,选项IV 错误。"}
{"id": "23", "type": "单项选择题", "question": "23.间址周期结束后,CPU内寄存器MDR中的内容为( )。 A.指令 B. 操作数地址 C. 操作数 D.无法确定", "answer_label": "B", "answer_explain": "间址周期的作用是取操作数的有效地址,因此,间址周期结束后,MDR 中的内容为操作 数地址。", "answer": "B || 解析：间址周期的作用是取操作数的有效地址,因此,间址周期结束后,MDR 中的内容为操作 数地址。"}
{"id": "24", "type": "单项选择题", "question": "24.一台32位计算机的主存储器容量为4GB,按字节编址,存储字长和指令字长都是32位。 若指令按字边界对齐存放,则程序计数器(PC)的宽度至少是()。 A. 32位 B. 30位 C. 8位 D. 34位", "answer_label": "B", "answer_explain": "计算机按字节编址,指令字长为32位,占4字节,指令按字边界对齐方式存放,则指令存 放的起始地址必须是4字节的整数倍,4GB/4B=230,所以PC的宽度至少是30位。", "answer": "B || 解析：计算机按字节编址,指令字长为32位,占4字节,指令按字边界对齐方式存放,则指令存 放的起始地址必须是4字节的整数倍,4GB/4B=230,所以PC的宽度至少是30位。"}
{"id": "25", "type": "单项选择题", "question": "25.【2010统考真题】下列寄存器中,汇编语言程序员可见的是()。 A. 存储器地址寄存器(MAR) B.程序计数器(PC) C. 存储器数据寄存器(MDR) D. 指令寄存器(IR)", "answer_label": "B", "answer_explain": "汇编语言程序员可见的是程序计数器(PC),即汇编语言程序员通过汇编程序可以对某个寄 存器进行访问。汇编程序员可以通过指定待执行指令的地址来设置PC的值,如转移指令、子程 序调用指令等。而IR、MAR、MDR是CPU的内部工作寄存器,对程序员不可见。", "answer": "B || 解析：汇编语言程序员可见的是程序计数器(PC),即汇编语言程序员通过汇编程序可以对某个寄 存器进行访问。汇编程序员可以通过指定待执行指令的地址来设置PC的值,如转移指令、子程 序调用指令等。而IR、MAR、MDR是CPU的内部工作寄存器,对程序员不可见。"}
{"id": "26", "type": "单项选择题", "question": "26.【2016统考真题】某计算机的主存储器空间为4GB,字长为32位,按字节编址,采用 32 位字长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器 (IR)的位数至少分别是()。 A. 30, 30 B. 30, 32 C. 32,30 D. 32,32", "answer_label": "B", "answer_explain": "程序计数器(PC)用于指出下一条指令在内存中的地址,虽然可以用32位的地址来表示指 令地址,但实际上内存中最多只能存放4GB/32位=230条指令,所以可以用30位的字地址来表 示指令地址,这种情况下指令必须采用按边界对齐的方式存放,所以PC的位数至少是30位,即 PC给出的地址是字地址。题下已说明指令按字边界对齐的方式存放,也就是说,指令地址都是4 字节的整数倍,因此为了让PC的位数最少,可以采用字地址,取指令时将PC值左移2位到主存 中取指令。指令寄存器(IR)用于存放从内存中取出的指令,它取决于指令字长,所以IR的位 数至少是32位。", "answer": "B || 解析：程序计数器(PC)用于指出下一条指令在内存中的地址,虽然可以用32位的地址来表示指 令地址,但实际上内存中最多只能存放4GB/32位=230条指令,所以可以用30位的字地址来表 示指令地址,这种情况下指令必须采用按边界对齐的方式存放,所以PC的位数至少是30位,即 PC给出的地址是字地址。题下已说明指令按字边界对齐的方式存放,也就是说,指令地址都是4 字节的整数倍,因此为了让PC的位数最少,可以采用字地址,取指令时将PC值左移2位到主存 中取指令。指令寄存器(IR)用于存放从内存中取出的指令,它取决于指令字长,所以IR的位 数至少是32位。"}
{"id": "27", "type": "单项选择题", "question": "01.计算机工作的最小时间周期是()。 A. 时钟周期 B. 指令周期 C. 存取周期 D. 总线周期", "answer_label": "A", "answer_explain": "时钟周期是计算机内部最基本、最小的时间单位。指令周期是指完成一条指令所需的时间, 可以包含多个时钟周期。存取周期是指访问一次存储器(读或写)的时间,通常也包含多个时钟 周期。总线周期是指总线进行数据传输所需的时间,也可包含多个时钟周期。", "answer": "A || 解析：时钟周期是计算机内部最基本、最小的时间单位。指令周期是指完成一条指令所需的时间, 可以包含多个时钟周期。存取周期是指访问一次存储器(读或写)的时间,通常也包含多个时钟 周期。总线周期是指总线进行数据传输所需的时间,也可包含多个时钟周期。"}
{"id": "28", "type": "单项选择题", "question": "02.采用DMA方式传递数据时,每传送一个数据就要占用() A. 指令周期 B. 时钟周期 C. 中断周期 D. 存取周期", "answer_label": "D", "answer_explain": "在DMA的传输过程中,数据是直接在外设与内存之间传送的,外设通过DMA 控制器向内 存写入数据或从内存读取数据。每次DMA传输占用一个存取周期。", "answer": "D || 解析：在DMA的传输过程中,数据是直接在外设与内存之间传送的,外设通过DMA 控制器向内 存写入数据或从内存读取数据。每次DMA传输占用一个存取周期。"}
{"id": "29", "type": "单项选择题", "question": "03.指令周期是指( )。 A. CPU从主存取出一条指令的时间 B. CPU执行一条指令的时间 C. CPU从主存取出一条指令加上执行这条指令的时间 D. 时钟周期时间", "answer_label": "C", "answer_explain": "指令周期是指 CPU从主存取出一条指令加上执行这条指令的时间,间址周期不是必需的。", "answer": "C || 解析：指令周期是指 CPU从主存取出一条指令加上执行这条指令的时间,间址周期不是必需的。"}
{"id": "30", "type": "单项选择题", "question": "04.在一条无条件跳转指令的指令周期内,程序计数器(PC)的值被修改了()次。 A. 1 B. 2 C. 3 D. 不能确定", "answer_label": "B", "answer_explain": "首先在取指周期结束后,PC值自动加1;在执行周期中,PC值修改为要跳转到的地址。综 上,在一条无条件跳转指令的指令周期内,程序计数器(PC)的值被修改了2次。", "answer": "B || 解析：首先在取指周期结束后,PC值自动加1;在执行周期中,PC值修改为要跳转到的地址。综 上,在一条无条件跳转指令的指令周期内,程序计数器(PC)的值被修改了2次。"}
{"id": "31", "type": "单项选择题", "question": "05.取指操作后,程序计数器中存放的是(). A. 当前指令的地址 B.程序中指令的数量 C. 已执行的指令数量 D. 下一条指令的地址", "answer_label": "D", "answer_explain": "在取指操作后,程序计数器中的内容将被修改为下一条指令的地址,而不是当前指令的地址。", "answer": "D || 解析：在取指操作后,程序计数器中的内容将被修改为下一条指令的地址,而不是当前指令的地址。"}
{"id": "32", "type": "单项选择题", "question": "06.下列关于指令执行的叙述中,错误的是( ) A.指令周期的第一个操作是取指令 B. 为了进行取指操作,控制器需要得到相应的指令 C.取指操作是控制器自动进行的 D. 指令执行时有些操作是相同或相似的", "answer_label": "B", "answer_explain": "取指操作是自动进行的,控制器不需要得到相应的指令。", "answer": "B || 解析：取指操作是自动进行的,控制器不需要得到相应的指令。"}
{"id": "33", "type": "单项选择题", "question": "07.下列关于指令执行过程的叙述中,错误的是()。 A.取指操作是控制器固有的功能,不需要在操作码控制下完成 B. 所有指令的取指操作是相同的 C. 在指令长度相同的情况下,所有指令的取指操作是相同的 D. 中断周期是在指令执行完成后出现的", "answer_label": "B", "answer_explain": "不同长度的指令,其取指操作可能是不同的。例如,双字指令、三字指令与单字指令的取指 操作是不同的。", "answer": "B || 解析：不同长度的指令,其取指操作可能是不同的。例如,双字指令、三字指令与单字指令的取指 操作是不同的。"}
{"id": "34", "type": "单项选择题", "question": "08.下列关于指令周期的叙述中,错误的是()。 A.指令周期的第一个阶段一定是取指令阶段 B. 乘法指令和加法指令的指令周期总是一样长 C.一个指令周期可由若干时钟周期组成 D. 单周期CPU中的指令周期就是一个时钟周期", "answer_label": "B", "answer_explain": "无论哪种指令,指令周期的第一个阶段都是取指令(从主存中获得指令)。乘法指令通常比 加法指令复杂,若是多周期CPU,则乘法指令通常需要更多的时钟周期,选项B错误。多周期 CPU的指令周期由若干时钟周期组成。在单周期CPU中,指令执行的所有阶段(取指令、译码、 执行等)都在一个时钟周期内完成,因此其指令周期就是一个时钟周期。", "answer": "B || 解析：无论哪种指令,指令周期的第一个阶段都是取指令(从主存中获得指令)。乘法指令通常比 加法指令复杂,若是多周期CPU,则乘法指令通常需要更多的时钟周期,选项B错误。多周期 CPU的指令周期由若干时钟周期组成。在单周期CPU中,指令执行的所有阶段(取指令、译码、 执行等)都在一个时钟周期内完成,因此其指令周期就是一个时钟周期。"}
{"id": "35", "type": "单项选择题", "question": "09.下列关于CPU时钟信号的叙述中,错误的是( )。 A.处理器总是每来一个时钟信号就开始执行一条新的指令 B. 边沿触发指状态单元总在时钟上升沿或下降沿开始改变状态 C.时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定 D.每个时钟周期称为一个节拍,机器的主频就是时钟周期的倒数", "answer_label": "A", "answer_explain": "CPU 通过时钟信号定时执行指令,但并非每个时钟周期都会执行一条新指令。在多周期CPU 中,指令的执行被划分为多个阶段,每个时钟周期开始执行一个阶段,选项A错误。每个阶段的操 作通常由时钟信号的上升沿或下降沿触发,称为边沿触发,并且决定了状态元件(如寄存器)的状 态改变。为确保每个阶段都在一个时钟周期内完成,时钟周期必须足够长,以便数据能在最慢的组 合逻辑电路中传输,因此时钟周期通常根据相邻状态单元之间最长的组合逻辑延迟来确定。", "answer": "A || 解析：CPU 通过时钟信号定时执行指令,但并非每个时钟周期都会执行一条新指令。在多周期CPU 中,指令的执行被划分为多个阶段,每个时钟周期开始执行一个阶段,选项A错误。每个阶段的操 作通常由时钟信号的上升沿或下降沿触发,称为边沿触发,并且决定了状态元件(如寄存器)的状 态改变。为确保每个阶段都在一个时钟周期内完成,时钟周期必须足够长,以便数据能在最慢的组 合逻辑电路中传输,因此时钟周期通常根据相邻状态单元之间最长的组合逻辑延迟来确定。"}
{"id": "36", "type": "单项选择题", "question": "10.下列关于多周期CPU的说法中,合理的是()。 A.执行各条指令的时钟周期数相同,各时钟周期的长度均匀 B.执行各条指令的时钟周期数相同,各时钟周期的长度可变 C.执行各条指令的时钟周期数可变,各时钟周期的长度均匀 D. 执行各条指令的时钟周期数可变,各时钟周期的长度可变", "answer_label": "C", "answer_explain": "多周期 CPU 把指令的执行分为多个阶段来实现,每个阶段在一个时钟周期内完成,时钟周 期以最复杂的阶段所花的时间为准,阶段的划分原则是:将一条指令的执行过程尽量分成大致相 等的若干阶段。不同的指令(根据指令的复杂程度)所含的时钟周期数可以不同。", "answer": "C || 解析：多周期 CPU 把指令的执行分为多个阶段来实现,每个阶段在一个时钟周期内完成,时钟周 期以最复杂的阶段所花的时间为准,阶段的划分原则是:将一条指令的执行过程尽量分成大致相 等的若干阶段。不同的指令(根据指令的复杂程度)所含的时钟周期数可以不同。"}
{"id": "37", "type": "单项选择题", "question": "11.以下关于间址周期的描述中,正确的是()。 A. 所有指令的间址操作都是相同的 B.凡是存储器间接寻址的指令,它们的操作都是相同的 C.对于存储器间接寻址和寄存器间接寻址,它们的操作是不同的 D. 都不对", "answer_label": "C", "answer_explain": "指令的间址分为一次间址、两次间址和多次间址,因此它们的操作是不同的,选项A、B 错误。存储器间址通过形式地址访存,寄存器间址通过寄存器内容访存,选项C正确。", "answer": "C || 解析：指令的间址分为一次间址、两次间址和多次间址,因此它们的操作是不同的,选项A、B 错误。存储器间址通过形式地址访存,寄存器间址通过寄存器内容访存,选项C正确。"}
{"id": "38", "type": "单项选择题", "question": "12.( )可区分存储单元中存放的是指令还是数据。 A. 控制器 B.运算器 C. 存储器 D. 数据通路", "answer_label": "A", "answer_explain": "存储器本身无法区分存储单元中存放的是指令还是数据。而在控制器的控制下,计算机在不同 的阶段对存储器进行读/写操作时,取出的代码也就有不同的用处。而在取指阶段读出的二进制代码 为指令,在执行阶段读出的二进制代码则可能为数据:运算器和数据通路显然不能区分。", "answer": "A || 解析：存储器本身无法区分存储单元中存放的是指令还是数据。而在控制器的控制下,计算机在不同 的阶段对存储器进行读/写操作时,取出的代码也就有不同的用处。而在取指阶段读出的二进制代码 为指令,在执行阶段读出的二进制代码则可能为数据:运算器和数据通路显然不能区分。"}
{"id": "39", "type": "单项选择题", "question": "13.下列关于单周期CPU和多周期CPU的描述中,错误的是()。 A.执行任何指令,单周期CPU的时间都要小于多周期CPU B.单周期CPU部件冗余大,时间利用率低,多周期CPU则刚好相反 C.单周期CPU在1个时钟周期内执行一条指令,CPI = 1 D. 多周期CPU至少需要2个时钟周期才能执行一条指令,CPI>1", "answer_label": "A", "answer_explain": "单周期 CPU 执行任何指令的时间不一定都会小于多周期CPU,这取决于单周期CPU和多周 期CPU的时钟周期的长短,以及该指令在多周期CPU下所需的时钟周期数,所以选项A错误。", "answer": "A || 解析：单周期 CPU 执行任何指令的时间不一定都会小于多周期CPU,这取决于单周期CPU和多周 期CPU的时钟周期的长短,以及该指令在多周期CPU下所需的时钟周期数,所以选项A错误。"}
{"id": "40", "type": "单项选择题", "question": "14.【2009统考真题】冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU 区分它们的依据是( )。 A. 指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D. 指令和数据所在的存储单元", "answer_label": "C", "answer_explain": "虽然指令和数据都以二进制形式存放在存储器中,但CPU可以根据指令周期的不同阶段来 区分是指令还是数据,通常在取指阶段取出的是指令,在执行阶段取出的是数据。本题容易误选 选项A,需要清楚的是,CPU只有在确定取出的是指令后,才会将其操作码送去译码,因此不可 能依据译码的结果来区分指令和数据。", "answer": "C || 解析：虽然指令和数据都以二进制形式存放在存储器中,但CPU可以根据指令周期的不同阶段来 区分是指令还是数据,通常在取指阶段取出的是指令,在执行阶段取出的是数据。本题容易误选 选项A,需要清楚的是,CPU只有在确定取出的是指令后,才会将其操作码送去译码,因此不可 能依据译码的结果来区分指令和数据。"}
{"id": "41", "type": "单项选择题", "question": "15.【2011统考真题】假定不采用Cache 和指令预取技术,且机器处于“开中断”状态,则 在下列有关指令执行的叙述中,错误的是() A.每个指令周期中CPU都至少访存一次 B.每个指令周期一定大于或等于一个CPU时钟周期 C.空操作指令的指令周期中任何寄存器的內容都不会被改变 D. 当前程序在每条指令执行结束时都可能被外部中断打断", "answer_label": "C", "answer_explain": "因为不采用指令预取技术,每个指令周期都需要取指令,而不采用Cache技术,所以每次取 指令都至少要访存一次(当指令字长与存储字长相等且按边界对齐时),选项A正确。时钟周期 是CPU的最小时间单位,每个指令周期一定大于或等于一个CPU时钟周期,选项B正确。即使 是空操作指令,在取指操作结束后,PC也会自动加1,选项C错误。因为机器处于“开中断”状 态,所以在每条指令执行结束时都可能被外部中断打断。", "answer": "C || 解析：因为不采用指令预取技术,每个指令周期都需要取指令,而不采用Cache技术,所以每次取 指令都至少要访存一次(当指令字长与存储字长相等且按边界对齐时),选项A正确。时钟周期 是CPU的最小时间单位,每个指令周期一定大于或等于一个CPU时钟周期,选项B正确。即使 是空操作指令,在取指操作结束后,PC也会自动加1,选项C错误。因为机器处于“开中断”状 态,所以在每条指令执行结束时都可能被外部中断打断。"}
{"id": "42", "type": "单项选择题", "question": "01.下列不属于CPU数据通路结构的是() A.单总线结构 B. 多总线结构 C.部件内总线结构 D. 专用数据通路结构", "answer_label": "C", "answer_explain": "对CPU而言,数据通路的基本结构分为总线结构和专用数据通路结构,其中总线结构又分 为单总线结构、双总线结构、多总线结构。", "answer": "C || 解析：对CPU而言,数据通路的基本结构分为总线结构和专用数据通路结构,其中总线结构又分 为单总线结构、双总线结构、多总线结构。"}
{"id": "43", "type": "单项选择题", "question": "02.下列有关数据通路的叙述中,错误的是() A.数据通路由若干组合逻辑元件和时序逻辑元件连接而成 B. 数据通路的功能由控制部件送出的控制信号决定 C. ALU属于操作元件,包含在数据通路中 D. 通用寄存器属于状态元件,但不包含在数据通路中", "answer_label": "D", "answer_explain": "数据通路中的部件包括组合逻辑元件和时序逻辑元件。数据通路的功能由控制部件送出的控 制信号决定。数据通路中一个重要的组合逻辑元件为ALU,用于执行各类算术和逻辑运算;另一 个重要的元件为通用寄存器,属于时序逻辑元件。", "answer": "D || 解析：数据通路中的部件包括组合逻辑元件和时序逻辑元件。数据通路的功能由控制部件送出的控 制信号决定。数据通路中一个重要的组合逻辑元件为ALU,用于执行各类算术和逻辑运算;另一 个重要的元件为通用寄存器,属于时序逻辑元件。"}
{"id": "44", "type": "单项选择题", "question": "03.数据通路是由操作元件和状态元件通过总线或分散方式连接而成的进行数据存储、处理 和传送的路径,下列部件中属于状态元件的是()。 1. 算术逻辑部件 II. 译码器 III. 移位寄存器 IV. 存储器数据寄存器 Α. Ι. III B. II. III. V C. III, IV D. 1. IV", "answer_label": "C", "answer_explain": "操作元件的输出仅取决于当前的输入,不受时钟信号的控制,也没有存储数据的功能。状态 元件的最大特点是具有存储数据的功能。算术逻辑部件和译码器都不具有存储功能,属于操作元 件;移位寄存器和存储器数据寄存器属于不同功能的寄存器,具有存储功能,属于状态元件。", "answer": "C || 解析：操作元件的输出仅取决于当前的输入,不受时钟信号的控制,也没有存储数据的功能。状态 元件的最大特点是具有存储数据的功能。算术逻辑部件和译码器都不具有存储功能,属于操作元 件;移位寄存器和存储器数据寄存器属于不同功能的寄存器,具有存储功能,属于状态元件。"}
{"id": "45", "type": "单项选择题", "question": "04.下列关于采用单总线方式的CPU的说法中,正确的是()。 A. ALU的两个输入端及输出端都可与总线相连 B. ALU的两个输入端可以与总线相连,但输出端需通过暂存器与总线相连 C. ALU的一个输入端可以与总线相连,其输出端也可与总线相连 D. ALU只能有一个输入端可以与总线相连,另一输入端需通过暂存器与总线相连", "answer_label": "D", "answer_explain": "因为ALU 是一个组合逻辑元件,所以其运算过程中必须保持两个输入端的内容不变。又因 为CPU内部采用单总线结构,所以为了得到两个不同的操作数,ALU的一个输入端与总线相连, 另一个输入端需通过一个寄存器与总线相连。此外,ALU的输出端也不能直接与内部总线相连, 否则其输出又会通过总线反馈到输入端,影响运算结果,因此输出端需通过一个暂存器(用来暂 存结果的寄存器)与总线相连。", "answer": "D || 解析：因为ALU 是一个组合逻辑元件,所以其运算过程中必须保持两个输入端的内容不变。又因 为CPU内部采用单总线结构,所以为了得到两个不同的操作数,ALU的一个输入端与总线相连, 另一个输入端需通过一个寄存器与总线相连。此外,ALU的输出端也不能直接与内部总线相连, 否则其输出又会通过总线反馈到输入端,影响运算结果,因此输出端需通过一个暂存器(用来暂 存结果的寄存器)与总线相连。"}
{"id": "46", "type": "单项选择题", "question": "05. CPU 内部若多个部件共享一条总线,则每个部件与总线之间需设置一个常用的器件, CPU控制该器件的状态,实现某个部件与总线的连接或断开。该器件是()。 A. 触发器 B. 多路选择器 C. 三态门 D.与非门", "answer_label": "C", "answer_explain": "三态门可视为一种控制开关,由控制端决定信号线的通断,能输出到内部总线的部件均通过 一个三态门与内部总线相连,用于控制该部件与内部总线之间数据通路的连接与断开。", "answer": "C || 解析：三态门可视为一种控制开关,由控制端决定信号线的通断,能输出到内部总线的部件均通过 一个三态门与内部总线相连,用于控制该部件与内部总线之间数据通路的连接与断开。"}
{"id": "47", "type": "单项选择题", "question": "06. CPU内部电路通常采用总线连接方式,总线上信号流动的原则是( )。 1. 每个时刻只有一个器件发出信息 II. 每个时刻有一个或多个器件发出信息 III. 每个时刻只有一个器件接收信息 IV.每个时刻有一个或多个器件接收信息 A. 1. III B. I. IV C. II. III D. II. IV", "answer_label": "B", "answer_explain": "当CPU 内部电路采用总线连接方式时,总线上信号流动的原则如下:每个时刻只有一个器 件发出信息(否则会导致总线冲突),每个时刻可以有一个或多个器件接收信息。", "answer": "B || 解析：当CPU 内部电路采用总线连接方式时,总线上信号流动的原则如下:每个时刻只有一个器 件发出信息(否则会导致总线冲突),每个时刻可以有一个或多个器件接收信息。"}
{"id": "48", "type": "单项选择题", "question": "07.下列关于单周期数据通路和多周期数据通路的说法中,正确的是() A. 单周期CPU的CPI总比多周期CPU的CPI大 B. 单周期CPU的时钟周期通常比多周期CPU的时钟周期短 C.在一条指令执行过程中,单周期CPU中的每个控制信号取值一直不变,而多周期 CPU中的控制信号可能发生改变 D.在一条指令执行过程中,单周期数据通路和多周期数据通路中的每个部件都可使用多次", "answer_label": "C", "answer_explain": "多周期CPU中的指令通常需要多个时钟周期才能完成,CPI>1:单周期CPU的每条指令在 一个时钟周期内完成,CPI=1。单周期CPU的时钟周期取决于最复杂指令的执行时间,通常 比多周期 CPU的时钟周期长。在一条指令的执行过程中,单周期CPU的每个控制信号保持 不变,每个部件只能使用一次;多周期CPU的控制信号可能发生改变,同一个部件可使用多 次。", "answer": "C || 解析：多周期CPU中的指令通常需要多个时钟周期才能完成,CPI>1:单周期CPU的每条指令在 一个时钟周期内完成,CPI=1。单周期CPU的时钟周期取决于最复杂指令的执行时间,通常 比多周期 CPU的时钟周期长。在一条指令的执行过程中,单周期CPU的每个控制信号保持 不变,每个部件只能使用一次;多周期CPU的控制信号可能发生改变,同一个部件可使用多 次。"}
{"id": "49", "type": "单项选择题", "question": "08.采用CPU内部总线的数据通路与不采用CPU内部总线的数据通路相比,( )。 A.前者性能较高 B.后者的数据冲突问题较严重 C.前者的硬件量大,实现难度高 D.以上说法都不对", "answer_label": "D", "answer_explain": "采用CPU 内部总线方式的数据通路的特点:结构简单,实现容易,性能较低,存在较多的 冲突现象;不采用CPU内部总线方式的数据通路的特点:结构复杂,硬件量大,不易实现,性能 高,基本不存在数据冲突现象。", "answer": "D || 解析：采用CPU 内部总线方式的数据通路的特点:结构简单,实现容易,性能较低,存在较多的 冲突现象;不采用CPU内部总线方式的数据通路的特点:结构复杂,硬件量大,不易实现,性能 高,基本不存在数据冲突现象。"}
{"id": "50", "type": "单项选择题", "question": "09. CPU的读/写控制信号的作用是()。 A.决定数据总线上的数据流方向 B. 控制存储器操作的读/写类型 C.控制流入、流出存储器信息的方向 D.以上都是", "answer_label": "D", "answer_explain": "读/写控制信号线决定了是从存储器读还是向存储器写,显然选项A、B、C都正确。", "answer": "D || 解析：读/写控制信号线决定了是从存储器读还是向存储器写,显然选项A、B、C都正确。"}
{"id": "51", "type": "单项选择题", "question": "10.【2016统考真题】单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周 期处理器的叙述中,错误的是()。 A.可以采用单总线结构数据通路 B. 处理器时钟频率较低 C.在指令执行过程中控制信号不变 D. 每条指令的CPI为1", "answer_label": "A", "answer_explain": "单周期处理器中所有指令的指令周期为一个时钟周期,选项D正确。因为每条指令的CPI为1, 要考虑比较慢的指令,所以处理器的时钟频率较低,选项B正确。单总线数据通路将所有寄存器的 输入输出端都连接在一条公共通路上,一个时钟内只允许一次操作,无法完成指令的所有操作,选 项A错误。控制信号是CU根据指令操作码发出的信号,对于单周期处理器来说,每条指令的执行 只有一个时钟周期,而在一个时钟周期内控制信号并不会变化;若是多周期处理器,则指令的执行 需要多个时钟周期,在每个时钟周期控制器会发出不同信号,选项C正确。", "answer": "A || 解析：单周期处理器中所有指令的指令周期为一个时钟周期,选项D正确。因为每条指令的CPI为1, 要考虑比较慢的指令,所以处理器的时钟频率较低,选项B正确。单总线数据通路将所有寄存器的 输入输出端都连接在一条公共通路上,一个时钟内只允许一次操作,无法完成指令的所有操作,选 项A错误。控制信号是CU根据指令操作码发出的信号,对于单周期处理器来说,每条指令的执行 只有一个时钟周期,而在一个时钟周期内控制信号并不会变化;若是多周期处理器,则指令的执行 需要多个时钟周期,在每个时钟周期控制器会发出不同信号,选项C正确。"}
{"id": "52", "type": "单项选择题", "question": "11.【2021统考真题】下列关于数据通路的叙述中,错误的是()。 A. 数据通路包含ALU等组合逻辑(操作)元件 B. 数据通路包含寄存器等时序逻辑(状态)元件 C.数据通路不包含用于异常事件检测及响应的电路 D. 数据通路中的数据流动路径由控制信号进行控制", "answer_label": "C", "answer_explain": "指令执行过程中数据所经过的路径,包括路径上的部件,称为数据通路。ALU、通用寄存器、 状态寄存器、Cache、MMU、浮点运算逻辑、异常和中断处理逻辑等,都是指令执行过程中数据 流经的部件,都属于数据通路的一部分。数据通路中的数据流动路径由控制部件控制,控制部件 根据每条指令功能的不同,生成对数据通路的控制信号。选项C错误。", "answer": "C || 解析：指令执行过程中数据所经过的路径,包括路径上的部件,称为数据通路。ALU、通用寄存器、 状态寄存器、Cache、MMU、浮点运算逻辑、异常和中断处理逻辑等,都是指令执行过程中数据 流经的部件,都属于数据通路的一部分。数据通路中的数据流动路径由控制部件控制,控制部件 根据每条指令功能的不同,生成对数据通路的控制信号。选项C错误。"}
{"id": "53", "type": "单项选择题", "question": "12.【2023统考真题】数据通路由组合逻辑元件(操作元件)和时序逻辑元件(状态元件) 组成。下列给出的元件中,属于操作元件的是()。 I. 算术逻辑单元(ALU) II. 程序计数器(PC) III. 通用寄存器组(GPRs) IV. 多路选择器(MUX) A.仅1、II B.仅1、IV C.仅II、III D.仅1、II、IV", "answer_label": "B", "answer_explain": "组合逻辑元件(操作元件)不含存储信号的记忆单元,任何时刻产生的输出仅取决于当前的 输入,加法器、算术逻辑单元(ALU)、译码器、多路选择器、三态门等都属于操作元件。时序 逻辑元件(状态元件)包含存储信号的记忆单元,各类寄存器和存储器,如通用寄存器组、程序 计数器、状态/移位/暂存/锁存寄存器等,都属于状态元件。", "answer": "B || 解析：组合逻辑元件(操作元件)不含存储信号的记忆单元,任何时刻产生的输出仅取决于当前的 输入,加法器、算术逻辑单元(ALU)、译码器、多路选择器、三态门等都属于操作元件。时序 逻辑元件(状态元件)包含存储信号的记忆单元,各类寄存器和存储器,如通用寄存器组、程序 计数器、状态/移位/暂存/锁存寄存器等,都属于状态元件。"}
{"id": "54", "type": "单项选择题", "question": "01.取指令操作()。 A.受到上一条指令的操作码控制 B.受到当前指令的操作码控制 C.受到下一条指令的操作码控制 D. 是控制器固有的功能,不需要在操作码控制下进行", "answer_label": "D", "answer_explain": "取指令阶段完成的任务是将现行指令从主存中取出并送至指令寄存器,这个操作是公共的操 作,是每条指令都要进行的,与具体的指令无关,所以不需要操作码的控制。", "answer": "D || 解析：取指令阶段完成的任务是将现行指令从主存中取出并送至指令寄存器,这个操作是公共的操 作,是每条指令都要进行的,与具体的指令无关,所以不需要操作码的控制。"}
{"id": "55", "type": "单项选择题", "question": "02. 在组合逻辑控制器中,微操作控制信号的形成主要与()信号有关。 A.指令操作码和地址码 B. 指令译码信号和时钟 C.操作码和条件码 D. 状态信息和条件", "answer_label": "B", "answer_explain": "CU 的输入信号来源如下:①经指令译码器译码产生的指令信息;②时序系统产生的节拍信 号;③来自执行单元的反馈信息即标志。前两者是主要因素。", "answer": "B || 解析：CU 的输入信号来源如下:①经指令译码器译码产生的指令信息;②时序系统产生的节拍信 号;③来自执行单元的反馈信息即标志。前两者是主要因素。"}
{"id": "56", "type": "单项选择题", "question": "03. 在微程序控制器中,形成微程序入口地址的是( )。 A. 机器指令的地址码字段 B. 微指令的微地址码字段 C.机器指令的操作码字段 D. 微指令的微操作码字段", "answer_label": "C", "answer_explain": "执行公用的取指微程序从主存中取出机器指令后,由机器指令的操作码字段指出各个微程序 的入口地址(初始微地址)。", "answer": "C || 解析：执行公用的取指微程序从主存中取出机器指令后,由机器指令的操作码字段指出各个微程序 的入口地址(初始微地址)。"}
{"id": "57", "type": "单项选择题", "question": "04.下列不属于微指令结构设计所追求目标的是()。 A. 提高微程序的执行速度 B.提供微程序设计的灵活性 C.缩短微指令的长度 D. 增大控制存储器的容量", "answer_label": "D", "answer_explain": "微指令的设计目标和指令结构的设计目标类似,都是基于执行速度、灵活性和指令长度这三 个主要方面考虑的。而控制存储器容量的大小与微指令的设计目标无关。", "answer": "D || 解析：微指令的设计目标和指令结构的设计目标类似,都是基于执行速度、灵活性和指令长度这三 个主要方面考虑的。而控制存储器容量的大小与微指令的设计目标无关。"}
{"id": "58", "type": "单项选择题", "question": "05. 微程序控制器的速度比硬布线控制器慢,主要是因为( ) A.增加了从磁盘存储器读取微指令的时间 B.增加了从主存读取微指令的时间 C.增加了从指令寄存器读取微指令的时间 D.增加了从控制存储器读取微指令的时间", "answer_label": "D", "answer_explain": "在微程序控制中,控制存储器中存放有微指令,在执行时需要从中读出相应的微指令,从而 增加了时间消耗。", "answer": "D || 解析：在微程序控制中,控制存储器中存放有微指令,在执行时需要从中读出相应的微指令,从而 增加了时间消耗。"}
{"id": "59", "type": "单项选择题", "question": "06.下列关于微指令的说法中,错误的是()。 1.字段直接编码方式可用较少的二进制位数表示较多的微操作命令。若有两组互斥的 微命令,每组微命令的个数分别为4和9,则分别只需要2位和4位即可 II. 直接编码方式不用进行译码操作,微指令字段中的每一位都代表一个微命令 III. 垂直型微指令用较长的微程序结构换取较短的微指令结构,所以在执行效率和灵活 性两方面都高于水平型微指令 IV. 在字段间接编码方式中,某个字段的译码输出需要依靠另外某个字段的输出 A. II B. I. II С. І. Ш D. II. III IV", "answer_label": "C", "answer_explain": "字段直接编码方式为了缩短微指令字长而牺牲了速度,当微命令个数为4时需要3位,2位会 导致每个编码都输出一个微命令,而不能表示不输出,选项I错误。选项II正确。垂直型微指令的 缺点是微程序长、执行速度慢、工作效率低,选项III错误。在字段间接编码方式中,一个字段的 某些微命令要由另一个字段的某些微命令来解释,即依赖另一个字段的译码输出,选项IV正确。", "answer": "C || 解析：字段直接编码方式为了缩短微指令字长而牺牲了速度,当微命令个数为4时需要3位,2位会 导致每个编码都输出一个微命令,而不能表示不输出,选项I错误。选项II正确。垂直型微指令的 缺点是微程序长、执行速度慢、工作效率低,选项III错误。在字段间接编码方式中,一个字段的 某些微命令要由另一个字段的某些微命令来解释,即依赖另一个字段的译码输出,选项IV正确。"}
{"id": "60", "type": "单项选择题", "question": "07.微程序控制存储器属于( )的一部分。 A. 主存 B. 外存 C. CPU D. 缓存", "answer_label": "C", "answer_explain": "微程序控制存储器用来存放微程序,是微程序控制器的核心部件,属于CPU的一部分,而 不属于主存。", "answer": "C || 解析：微程序控制存储器用来存放微程序,是微程序控制器的核心部件,属于CPU的一部分,而 不属于主存。"}
{"id": "61", "type": "单项选择题", "question": "08.下列说法中,正确的是()。 A.采用徵程序控制器是为了提高速度 B.控制存储器由高速RAM电路组成 C.微指令计数器决定指令执行顺序 D.一条微指令存放在控制器的一个控制存储器单元中", "answer_label": "D", "answer_explain": "硬布线控制器采用硬件电路,速度较快,但设计难度大、成本高。微程序控制器的速度较慢, 但灵活性高。通常控制存储器采用ROM组成。微指令计数器决定了微指令执行的顺序。", "answer": "D || 解析：硬布线控制器采用硬件电路,速度较快,但设计难度大、成本高。微程序控制器的速度较慢, 但灵活性高。通常控制存储器采用ROM组成。微指令计数器决定了微指令执行的顺序。"}
{"id": "62", "type": "单项选择题", "question": "09.假设计算机A要求应用在实时性要求较高的场合,计算机B要求有较好的灵活性和可修 改性,则两台计算机的控制器应采用的设计方式分别是( )。 A. 计算机A和B都应采用硬布线控制器 B.计算机A和B都应采用微程序控制器 C.计算机A应采用硬布线控制器,计算机B应采用微程序控制器 D.计算机A应采用微程序控制器,计算机B应采用硬布线控制器", "answer_label": "C", "answer_explain": "实时性要求较高的场合通常需要能快速地响应和执行,硬布线控制器由硬件直接实现控制逻 辑,速度较快,非常适用于实时性要求较高的场合。灵活性和可修改性要求高时,适合采用微程 序控制器,因为微程序控制器可很方便地通过修改微程序来灵活调整控制逻辑。", "answer": "C || 解析：实时性要求较高的场合通常需要能快速地响应和执行,硬布线控制器由硬件直接实现控制逻 辑,速度较快,非常适用于实时性要求较高的场合。灵活性和可修改性要求高时,适合采用微程 序控制器,因为微程序控制器可很方便地通过修改微程序来灵活调整控制逻辑。"}
{"id": "63", "type": "单项选择题", "question": "10.在微程序控制器中,控制部件向执行部件发出的某个控制信号称为( )。 A. 微程序 B. 微指令 C. 微操作 D.  命令", "answer_label": "D", "answer_explain": "在微程序控制器中,控制部件向执行部件发出的控制信号称为微命令,微命令执行的操作称 为微操作。微指令则是若干微命令的集合,若干微指令的有序集合称为微程序。", "answer": "D || 解析：在微程序控制器中,控制部件向执行部件发出的控制信号称为微命令,微命令执行的操作称 为微操作。微指令则是若干微命令的集合,若干微指令的有序集合称为微程序。"}
{"id": "64", "type": "单项选择题", "question": "11. 在微程序控制器中,机器指令与微指令的关系是( )。 A.每条机器指令由一条微指令来执行 B.每条机器指令由若干微指令组成的微程序来解释执行 C.若干机器指令组成的程序可由一个微程序来执行 D. 每条机器指令由若干微程序执行", "answer_label": "B", "answer_explain": "在一个CPU周期中,一组实现一定功能的微命令的组合构成一条微指令,有序的微指令序 列构成一段微程序,微程序的作用是实现一条对应的机器指令。", "answer": "B || 解析：在一个CPU周期中,一组实现一定功能的微命令的组合构成一条微指令,有序的微指令序 列构成一段微程序,微程序的作用是实现一条对应的机器指令。"}
{"id": "65", "type": "单项选择题", "question": "12. 水平型微指令与垂直型微指令相比,() A.前者一次只能完成一个基本操作 B.后者一次只能完成一个基本操作 C.两者都是一次只能完成一个基本操作 D.两者都能一次完成多个基本操作", "answer_label": "B", "answer_explain": "一条水平型微指令能定义并执行几种并行的基本操作;一条垂直型微指令只能定义并执行一 种基本操作。", "answer": "B || 解析：一条水平型微指令能定义并执行几种并行的基本操作;一条垂直型微指令只能定义并执行一 种基本操作。"}
{"id": "66", "type": "单项选择题", "question": "13. 垂直型微指令的特点是()。 A.控制信号经过编码产生 B. 强调并行控制功能 C. 采用微操作码 D. 微指令格式垂直表示", "answer_label": "C", "answer_explain": "垂直型微指令是一种微指令格式,相比于水平型微指令而言的,并不是指令格式垂直表示, 在微指令中设置了微操作码字段,结构类似于机器指令格式。控制信号经过编码产生是一种控制 字段的编码方法,属于水平型微指令,强调并行控制功能是一种控制字段的设计目标,适合水平 型微指令而不适合垂直型微指令。", "answer": "C || 解析：垂直型微指令是一种微指令格式,相比于水平型微指令而言的,并不是指令格式垂直表示, 在微指令中设置了微操作码字段,结构类似于机器指令格式。控制信号经过编码产生是一种控制 字段的编码方法,属于水平型微指令,强调并行控制功能是一种控制字段的设计目标,适合水平 型微指令而不适合垂直型微指令。"}
{"id": "67", "type": "单项选择题", "question": "14.下列关于微命令的描述中,正确的是()。 A.同一个时钟周期中,可以同时出现的微命令叫相容性微命令 B. 同一个时钟周期中,可以同时出现的微命令叫互斥性微命令 C. 在执行过程中可能引起总线冲突的微命令叫互斥性微命令 D.同一个时钟周期中,不允许同时出现的微命令叫相容性微命令", "answer_label": "A", "answer_explain": "在同一个CPU周期中,可以同时出现的微命令叫相容性微命令,不允许同时出现的微命令 叫互斥性微命令。不允许同时出现的原因有可能是会引起总线冲突,也有可能是其他原因。", "answer": "A || 解析：在同一个CPU周期中,可以同时出现的微命令叫相容性微命令,不允许同时出现的微命令 叫互斥性微命令。不允许同时出现的原因有可能是会引起总线冲突,也有可能是其他原因。"}
{"id": "68", "type": "单项选择题", "question": "15.在微程序控制方式中,以下说法正确的是()。 1. 采用微程序控制器的处理器称为微处理器 II. 每条机器指令由一段微程序来解释执行 III. 在微指令的编码中,效率最低的是直接编码方式 IV.水平型微指令能充分利用数据通路的并行结构 А. І. B. II, IV C. I. III D. III、IV", "answer_label": "B", "answer_explain": "微处理器是相对于一些大型处理器而言的,与微程序控制器没有必然联系。不管是采用微程 序控制器,还是采用硬布线控制器,微机的CPU都是微处理器,选项1错误。微程序的设计思想 就是将每条机器指令编写成一个微程序,每个微程序包含若干微指令,每条微指令对应一个或几 个微操作命令,选项正确。直接编码方式中每位代表一个微命令,不需要译码,因此执行效率 最高,只是这种方式会使得微指令的位数大大增加,选项III 错误。一条水平型微指令能定义并 执行几种并行的基本操作,因此能够更充分利用数据通路的并行结构,选项IV正确。", "answer": "B || 解析：微处理器是相对于一些大型处理器而言的,与微程序控制器没有必然联系。不管是采用微程 序控制器,还是采用硬布线控制器,微机的CPU都是微处理器,选项1错误。微程序的设计思想 就是将每条机器指令编写成一个微程序,每个微程序包含若干微指令,每条微指令对应一个或几 个微操作命令,选项正确。直接编码方式中每位代表一个微命令,不需要译码,因此执行效率 最高,只是这种方式会使得微指令的位数大大增加,选项III 错误。一条水平型微指令能定义并 执行几种并行的基本操作,因此能够更充分利用数据通路的并行结构,选项IV正确。"}
{"id": "69", "type": "单项选择题", "question": "16.下列说法中,正确的是()。 1. 微程序控制方式和硬布线方式相比较,前者可以使指令的执行速度更快 II. 若采用微程序控制方式,则可用µPC取代PC III. 控制存储器可以用ROM 实现 IV.指令周期也称CPU时钟周期 A. I. III B. II. III C. 只有III D. I, III IV", "answer_label": "C", "answer_explain": "微程序控制方式采用编程方式来执行指令,而硬布线方式则采用硬件方式来执行指令,因此 硬布线方式速度较快,选项I错误。PC无法取代PC,因为它只在微程序中指向下一条微指令地 址的寄存器。因此它也必然不可能知道这段微程序执行完毕后下一条是什么指令,选项II错误。 每条微指令执行时所发出的控制信号是事先设计好的,不需要改变,因此存放所有控制信号的存 储器应为ROM,选项III正确。指令周期是从一条指令启动到下一条指令启动的间隔时间,而时 钟周期是计算机内部最基本、最小的时间单位,选项IV错误。", "answer": "C || 解析：微程序控制方式采用编程方式来执行指令,而硬布线方式则采用硬件方式来执行指令,因此 硬布线方式速度较快,选项I错误。PC无法取代PC,因为它只在微程序中指向下一条微指令地 址的寄存器。因此它也必然不可能知道这段微程序执行完毕后下一条是什么指令,选项II错误。 每条微指令执行时所发出的控制信号是事先设计好的,不需要改变,因此存放所有控制信号的存 储器应为ROM,选项III正确。指令周期是从一条指令启动到下一条指令启动的间隔时间,而时 钟周期是计算机内部最基本、最小的时间单位,选项IV错误。"}
{"id": "70", "type": "单项选择题", "question": "17.通常一条指令对应一个微程序,一个微程序的周期对应一个()。 A. 指令周期B. 主频周期 C. 时钟周期 D. 工作周期", "answer_label": "A", "answer_explain": "一条指令对应一个微程序,所以一个微程序的周期对应一个指令周期。", "answer": "A || 解析：一条指令对应一个微程序,所以一个微程序的周期对应一个指令周期。"}
{"id": "71", "type": "单项选择题", "question": "18.下列部件中属于控制部件的是()。 1. 指令寄存器 II. 操作控制器 III. 程序计数器 IV. 状态条件寄存器 A. 1. III IV B. I. II. С. I II, IV D. I II III IV", "answer_label": "B", "answer_explain": "CPU 控制器主要由三个部件组成:指令寄存器、程序计数器和操作控制器。状态条件寄存器 通常属于运算器的部件,保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容, 如运算结果进位标志(CF)、运算结果溢出标志(OF)等。", "answer": "B || 解析：CPU 控制器主要由三个部件组成:指令寄存器、程序计数器和操作控制器。状态条件寄存器 通常属于运算器的部件,保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容, 如运算结果进位标志(CF)、运算结果溢出标志(OF)等。"}
{"id": "72", "type": "单项选择题", "question": "19.为了确定下一条微指令的地址,通常采用断定方式,其基本思想是( )。 A.用程序计数器(PC)来产生后继微指令地址 B. 用微程序计数器(PC)来产生后继微指令地址 C.通过微指令后继地址字段由设计者指定或转移控制字段控制产生后继微指令地址 D.通过指令中指定一个专门字段来控制产生后继微指令地址", "answer_label": "C", "answer_explain": "断定法是指在微指令(后继地址字段)中直接明确指出下一条微指令的地址,这样相当于每 条都是转移微指令,此外,还有一些其他方法如条件测试和转移控制字段,也用于控制微指令的 寻址。因此,后继微指令地址可由微程序设计者指定,或者根据微指令所规定的转移控制字段控 制产生。", "answer": "C || 解析：断定法是指在微指令(后继地址字段)中直接明确指出下一条微指令的地址,这样相当于每 条都是转移微指令,此外,还有一些其他方法如条件测试和转移控制字段,也用于控制微指令的 寻址。因此,后继微指令地址可由微程序设计者指定,或者根据微指令所规定的转移控制字段控 制产生。"}
{"id": "73", "type": "单项选择题", "question": "20. 下图是某微程序控制器的基本结构,µPC是一个8位寄存器,µlR是一个32位寄存器,一 条机器指令平均由4条不同的微指令组成(不含取指部分),则下列描述中错误的是()。 A. 微指令的地址形成方式是增量法 B. 条件码来自标志寄存器 C.最多有64条不同的机器指令 D. 控制存储器的容量为1KB", "answer_label": "C", "answer_explain": "图中µPC 根据时钟信号进行自增“+1”操作,因此微指令的地址形成方式是增量(计数器) 法。转移微指令根据标志寄存器中的标志位来决定下一条微指令的地址。µPC的位数是8位,能 够指向256条微指令,其中包括若下取指微指令,因此机器指令的条数小于256/464,选项C 错误。控制存储器的容量为微指令所占用的存储空间,即256×32b=1KB。", "answer": "C || 解析：图中µPC 根据时钟信号进行自增“+1”操作,因此微指令的地址形成方式是增量(计数器) 法。转移微指令根据标志寄存器中的标志位来决定下一条微指令的地址。µPC的位数是8位,能 够指向256条微指令,其中包括若下取指微指令,因此机器指令的条数小于256/464,选项C 错误。控制存储器的容量为微指令所占用的存储空间,即256×32b=1KB。"}
{"id": "74", "type": "单项选择题", "question": "21.【2009统考真题】相对于微程序控制器,硬布线控制器的特点是( )。 A.指令执行速度慢,指令功能的修改和扩展容易 B.指令执行速度慢,指令功能的修改和扩展难 C.指令执行速度快,指令功能的修改和扩展容易 D. 指令执行速度快,指令功能的修改和扩展难", "answer_label": "D", "answer_explain": "微程序控制器采用了“存储程序”的原理,每条机器指令对应一个微程序,因此修改和扩 充容易,灵活性好,但每条指令的执行都要访问控制存储器,所以速度慢。硬布线控制器采用 专门的逻辑电路实现,其速度主要取决于逻辑电路的延迟,因此速度快,但修改和扩展困难, 灵活性差。", "answer": "D || 解析：微程序控制器采用了“存储程序”的原理,每条机器指令对应一个微程序,因此修改和扩 充容易,灵活性好,但每条指令的执行都要访问控制存储器,所以速度慢。硬布线控制器采用 专门的逻辑电路实现,其速度主要取决于逻辑电路的延迟,因此速度快,但修改和扩展困难, 灵活性差。"}
{"id": "75", "type": "单项选择题", "question": "22.【2012统考真题】某计算机的控制器采用微程序控制方式,微指令中的操作控制字段采 用字段直接编码法,共有33个微命令,构成5个互斥类,分别包含7.3.12、5和6 个微命令,则操作控制字段至少有( )。 A. 5位 B. 6位 C. 15位 D. 33位", "answer_label": "C", "answer_explain": "字段直接编码法将微命令字段分成若干小字段,互斥性微命令组合在同一字段中,相容性微 命令分在不同字段中,每个字段还要留出一个状态,表示本字段不发出任何微命令。5个互斥类, 分别包含7、3、12、5和6个微命令,需要3、2、4、3和3位,共15位。", "answer": "C || 解析：字段直接编码法将微命令字段分成若干小字段,互斥性微命令组合在同一字段中,相容性微 命令分在不同字段中,每个字段还要留出一个状态,表示本字段不发出任何微命令。5个互斥类, 分别包含7、3、12、5和6个微命令,需要3、2、4、3和3位,共15位。"}
{"id": "76", "type": "单项选择题", "question": "23.【2014统考真题】某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包 含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(后继地址字 段法)确定下条微指令地址,则微指令中后继地址字段的位数至少是()。 A. 5 B. 6 C. 8 D. 9", "answer_label": "C", "answer_explain": "计算机共有32条指令,各个指令对应的微程序平均为4条,则指令对应的微指令为32×4=128 条,而公共微指令还有2条,整个系统中微指令的条数共为128+2=130条,所以需要[log2130]= 8位才能寻址到130条微指令。", "answer": "C || 解析：计算机共有32条指令,各个指令对应的微程序平均为4条,则指令对应的微指令为32×4=128 条,而公共微指令还有2条,整个系统中微指令的条数共为128+2=130条,所以需要[log2130]= 8位才能寻址到130条微指令。"}
{"id": "77", "type": "单项选择题", "question": "24.【2017统考真题】下列关于主存储器(MM)和控制存储器(CS)的叙述,错误的是()。 A. MM在CPU外,CS在CPU内 B. MM按地址访问,CS按内容访问 C. MM 存储指令和数据,CS 存储微指令 D. MM用RAM和ROM实现,CS用ROM 实现", "answer_label": "B", "answer_explain": "主存储器(MM)在CPU外,用于存储指令和数据,由RAM和ROM实现(主要是RAM)。 控制存储器(CS)用来存放构成指令系统的所有微指令,是一种只读型存储器,机器运行时只读 不写,在CPU的控制器内。控制存储器按照微指令的地址访问。", "answer": "B || 解析：主存储器(MM)在CPU外,用于存储指令和数据,由RAM和ROM实现(主要是RAM)。 控制存储器(CS)用来存放构成指令系统的所有微指令,是一种只读型存储器,机器运行时只读 不写,在CPU的控制器内。控制存储器按照微指令的地址访问。"}
{"id": "78", "type": "单项选择题", "question": "25.【2019统考真题】下列有关处理器时钟信号的叙述中,错误的是( )。 A. 时钟信号由机器脉冲源发出的脉冲信号经整形和分频后形成 B.时钟信号的宽度称为时钟周期,时钟周期的倒数为机器主频 C.时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定 D. 处理器总是在每来一个时钟信号时就开始执行一条新的指令", "answer_label": "D", "answer_explain": "时钟信号的宽度称为时钟周期,时钟周期的倒数为机器主频。时钟信号由机器脉冲源发出的 脉冲信号经整形和分频后形成,时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确 定。对于单周期CPU,一个指令周期就是一个时钟周期,每个时钟周期执行一条新指令;对于多 周期CPU,每个指令周期(包含若干时钟周期)执行一条新指令;对于流水线CPU,只有在理想 情况下才能实现每个时钟周期执行一条新指令,选项D的描述有误。", "answer": "D || 解析：时钟信号的宽度称为时钟周期,时钟周期的倒数为机器主频。时钟信号由机器脉冲源发出的 脉冲信号经整形和分频后形成,时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确 定。对于单周期CPU,一个指令周期就是一个时钟周期,每个时钟周期执行一条新指令;对于多 周期CPU,每个指令周期(包含若干时钟周期)执行一条新指令;对于流水线CPU,只有在理想 情况下才能实现每个时钟周期执行一条新指令,选项D的描述有误。"}
{"id": "79", "type": "单项选择题", "question": "26.【2019统考真题】某指令的功能为 $R[r2]\\leftarrow R[r1]+M[R[rO]]$,其两个源操作数分别采用寄 存器、寄存器间接寻址方式。对于下列给定部件,该指令在取数及执行过程中需要用到 的是()。 1. 通用寄存器组(GPRs) II. 算术逻辑单元(ALU) III. 存储器(Memory) IV.指令译码器(ID) A.仅I、II B.仅I、II、III C.仅II、III、IV D.仅1、III、IV", "answer_label": "B", "answer_explain": "该指令的两个源操作数分别采用寄存器、寄存器间接寻址方式,因此在取数阶段需要用到通 用寄存器组(GPRs)和存储器(Memory);在执行阶段,两个源操作数相加需要用到算术逻辑单 元(ALU)。而指令译码器(ID)用于对操作码字段进行译码,向控制器提供特定的操作信号, 在取数及执行阶段用不到。", "answer": "B || 解析：该指令的两个源操作数分别采用寄存器、寄存器间接寻址方式,因此在取数阶段需要用到通 用寄存器组(GPRs)和存储器(Memory);在执行阶段,两个源操作数相加需要用到算术逻辑单 元(ALU)。而指令译码器(ID)用于对操作码字段进行译码,向控制器提供特定的操作信号, 在取数及执行阶段用不到。"}
{"id": "80", "type": "单项选择题", "question": "27.【2021统考真题】下列寄存器中,汇编语言程序员可见的是()。 . 指令寄存器 II. 微指令寄存器 III. 基址寄存器 IV.标志/状态寄存器 A.仅I、II B.仅I、IV C.仅II、IV D.仅III,IV", "answer_label": "D", "answer_explain": "汇编程序员可见的寄存器有基址寄存器(用于实现多道程序设计或者编制浮动程序)和状态 /标志寄存器、程序计数器PC及通用寄存器组:而MAR、MDR、IR是CPU的内部工作寄存器, 对汇编程序员不可见。微指令寄存器属于微程序控制器的组成部分,它是硬件设计者的任务,对 汇编程序员是透明的(不可见的)。", "answer": "D || 解析：汇编程序员可见的寄存器有基址寄存器(用于实现多道程序设计或者编制浮动程序)和状态 /标志寄存器、程序计数器PC及通用寄存器组:而MAR、MDR、IR是CPU的内部工作寄存器, 对汇编程序员不可见。微指令寄存器属于微程序控制器的组成部分,它是硬件设计者的任务,对 汇编程序员是透明的(不可见的)。"}
{"id": "81", "type": "单项选择题", "question": "28.【2021统考真题】通常情况下,将汇编语言程序中实现特定功能的指令序列定义成一条 伪指令(pseudoinstruction)。在下列选项中,CPU能理解并直接执行的是( )。 I. 伪指令 II. 微指令 III. 机器指令 IV. 汇编指令 A.仅I、IV B.仅II、III C.仅III、IV D.仅I、III IV", "answer_label": "B", "answer_explain": "高级语言程序、汇编语言程序都需要通过翻译程序来处理,生成机器语言程序后才能被CPU 执行。机器指令能被CPU理解并直接执行。微指令是CPU控制单元用于实现机器指令的更低层 次的指令。在微程序控制的CPU中,一条机器指令对应一个微程序,微程序是微指令的有序序列, 用来控制 CPU实现机器指令的过程,因此微指令也能被CPU理解并直接执行。", "answer": "B || 解析：高级语言程序、汇编语言程序都需要通过翻译程序来处理,生成机器语言程序后才能被CPU 执行。机器指令能被CPU理解并直接执行。微指令是CPU控制单元用于实现机器指令的更低层 次的指令。在微程序控制的CPU中,一条机器指令对应一个微程序,微程序是微指令的有序序列, 用来控制 CPU实现机器指令的过程,因此微指令也能被CPU理解并直接执行。"}
{"id": "82", "type": "单项选择题", "question": "01.以下关于“自陷”(Trap)异常的叙述中,错误的是( )。 A.“自陷”是人为预先设定的一种特定处理事件 B.可由访管指令或自陷指令的执行进入“自陷” C.一定是出现某种异常情况才会发生“自陷” D.“自陷“发生后CPU将进入操作系统内核程序并执行", "answer_label": "C", "answer_explain": "自陷是人为设定的特殊中断机制,不是出现某些异常情况而产生的,选项C错误。", "answer": "C || 解析：自陷是人为设定的特殊中断机制,不是出现某些异常情况而产生的,选项C错误。"}
{"id": "83", "type": "单项选择题", "question": "02.指令执行结果出现异常而引起的中断是()。 A. I/O 中断 B. 机器校验中断 C. 故障 D. 外部中断", "answer_label": "C", "answer_explain": "异常是CPU 执行指令过程中发生的与当前指令执行有关的意外事件,而中断请求则是CPU 外部的I/O 部件或时钟等向CPU发出的与当前指令执行无关的意外事件。指令执行结果出现异常 与当前指令执行有关,如运算溢出等,属于内中断中的故障。", "answer": "C || 解析：异常是CPU 执行指令过程中发生的与当前指令执行有关的意外事件,而中断请求则是CPU 外部的I/O 部件或时钟等向CPU发出的与当前指令执行无关的意外事件。指令执行结果出现异常 与当前指令执行有关,如运算溢出等,属于内中断中的故障。"}
{"id": "84", "type": "单项选择题", "question": "03.访问主存时发生的校验错误属于( )。 A. 故障 B. 自陷 C.终止 D. 外中断", "answer_label": "C", "answer_explain": "若在执行指令的过程中发生严重错误,如控制器出错、存储器校验错等,则程序将无法继续 执行,只能终止。严重情况下,甚至要调出中断服务程序来重启系统。", "answer": "C || 解析：若在执行指令的过程中发生严重错误,如控制器出错、存储器校验错等,则程序将无法继续 执行,只能终止。严重情况下,甚至要调出中断服务程序来重启系统。"}
{"id": "85", "type": "单项选择题", "question": "04.下列关于异常和中断响应的叙述中,错误的是()。 A. 异常事件检测由CPU在执行每一条指令的过程中进行 B.中断请求检测由CPU在每条指令执行结束、取下条指令之前进行 C. CPU 检测到异常事件后所做的处理和检测到中断请求后所做的处理完全相同 D. CPU在中断响应时会关中断、保存断点和程序状态并转到相应的中断服务程序", "answer_label": "C", "answer_explain": "CPU 对于异常和中断的响应处理大体是一致的,都需要保存断点和程序状态字并转到相应 的处理程序去执行,但有些细节并不一样。例如,检测到中断请求后,CPU必须通过“中断回答” 信号启动中断控制器进行中断查询,以确定当前发出的优先级最高的中断请求,并通过数据线获 取相应的中断类型号;而对于异常,CPU无须进行中断回答。", "answer": "C || 解析：CPU 对于异常和中断的响应处理大体是一致的,都需要保存断点和程序状态字并转到相应 的处理程序去执行,但有些细节并不一样。例如,检测到中断请求后,CPU必须通过“中断回答” 信号启动中断控制器进行中断查询,以确定当前发出的优先级最高的中断请求,并通过数据线获 取相应的中断类型号;而对于异常,CPU无须进行中断回答。"}
{"id": "86", "type": "单项选择题", "question": "05.下列给出的事件中,无须异常处理程序进行处理的是()。 A. 缺页故障 B. Cache 缺失 C. 地址越界 D. 除数为0", "answer_label": "B", "answer_explain": "缺页、地址越界和除数为0都是执行某条指令时可能发生的故障,需要调出操作系统内核中相 应的异常处理程序来处理,而Cache 缺失则由CPU硬件实现,无须调出异常处理程序进行处理。", "answer": "B || 解析：缺页、地址越界和除数为0都是执行某条指令时可能发生的故障,需要调出操作系统内核中相 应的异常处理程序来处理,而Cache 缺失则由CPU硬件实现,无须调出异常处理程序进行处理。"}
{"id": "87", "type": "单项选择题", "question": "06. CPU响应中断的时间是()。 A.一条指令执行结束 B. I/O设备提出中断 C.取指周期结束 D. 指令周期结束", "answer_label": "A", "answer_explain": "中断周期用于响应中断,若有中断,则在指令的执行周期后进入中断周期。", "answer": "A || 解析：中断周期用于响应中断,若有中断,则在指令的执行周期后进入中断周期。"}
{"id": "88", "type": "单项选择题", "question": "07.下列选项中,不属于外部中断事件的是()。 A.采样定时到 B. 无效操作码 C.打印机缺纸 D. 键盘缓冲满", "answer_label": "B", "answer_explain": "无效操作码是由CPU 在对某条指令译码时发现的,因此是内部异常。采样定时时间到、打 印机缺纸、键盘缓冲满都与当前指令的执行无关,是由CPU外部的中断源发出的中断请求。", "answer": "B || 解析：无效操作码是由CPU 在对某条指令译码时发现的,因此是内部异常。采样定时时间到、打 印机缺纸、键盘缓冲满都与当前指令的执行无关,是由CPU外部的中断源发出的中断请求。"}
{"id": "89", "type": "单项选择题", "question": "08.下列关于异常/中断机制与进程上下文切换机制的叙述中,错误的是()。 A.进程上下文切换和异常/中断响应两者都会产生异常控制流 B.进程上下文切换后,CPU执行的是另一个进程的代码 C. 响应异常/中断请求后,CPU执行的是内核程序的代码 D.进程上下文切换和异常/中断响应处理都通过执行内核程序实现", "answer_label": "D", "answer_explain": "在硬件层,CPU中有检测异常和中断事件并将控制转移到操作系统内核执行的机制;在操作 系统层,内核能通过进程的上下文切换将一个进程的执行转移到另一个进程的执行,它们都会产 生异常控制流。响应异常/中断请求后,CPU执行的是异常/中断服务程序,是操作系统的内核程 序。进程上下文切换由操作系统的内核程序实现,而异常/中断的响应则由硬件实现。", "answer": "D || 解析：在硬件层,CPU中有检测异常和中断事件并将控制转移到操作系统内核执行的机制;在操作 系统层,内核能通过进程的上下文切换将一个进程的执行转移到另一个进程的执行,它们都会产 生异常控制流。响应异常/中断请求后,CPU执行的是异常/中断服务程序,是操作系统的内核程 序。进程上下文切换由操作系统的内核程序实现,而异常/中断的响应则由硬件实现。\n补充知识\nCPU 所执行指令的地址序列称为CPU的控制流。在程序正常执行时,通过顺序执行指令或转移指 令得到的控制流称为正常控制流。在正常执行过程中,因遇到异常或中断事件而引起用户程序的正常执 行被打断所形成的意外控制流,称为异常控制流。"}
{"id": "90", "type": "单项选择题", "question": "09.异常或中断处理结束后,返回到被中断原程序继续执行的指令地址称为“断点”,下列 关于“断点”的说法中,错误的是()。 A.“陷阱”类异常的断点为陷阱指令下一条指令的地址 B.“故障”类异常的断点为当前发生异常的指令的地址 C.外部中断的断点总是当前刚执行完的指令的地址 D.“终止”类异常的断点可以是当前指令或下一条指令的地址", "answer_label": "C", "answer_explain": "外部中断请求信号的检测总是在一条指令执行完之后,取下一条指令之前。因此,若检测到 有外部中断请求,则响应中断请求并转到中断服务程序执行后,应返回到原来被中断的程序中已 经执行完成的指令的下一条指令执行,而不返回到刚执行完的指令执行。", "answer": "C || 解析：外部中断请求信号的检测总是在一条指令执行完之后,取下一条指令之前。因此,若检测到 有外部中断请求,则响应中断请求并转到中断服务程序执行后,应返回到原来被中断的程序中已 经执行完成的指令的下一条指令执行,而不返回到刚执行完的指令执行。"}
{"id": "91", "type": "单项选择题", "question": "10.【2015统考真题】内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort) 三类。下列有关内部异常的叙述中,错误的是()。 A. 内部异常的产生与当前执行指令相关 B. 内部异常的检测由CPU内部逻辑实现 C. 内部异常的响应发生在指令执行过程中 D. 内部异常处理后返回到发生异常的指令继续执行", "answer_label": "D", "answer_explain": "内部异常是指来自 CPU 内部产生的中断,如非法指令、地址非法、校验错、页面失效、运 算溢出和除数为零等,以上都是在指令的执行过程中产生的,选项A正确。内部异常的检测是由 CPU 自身完成的,不必通过外部的某个信号通知CPU,选项B正确。内部异常不能被屏蔽,一 旦出现应立即处理,选项C正确。对于非法指令、除数为零等异常,无法通过异常处理程序恢复 故障,因此不能回到原断点执行,必须终止进程的执行,选项D错误。", "answer": "D || 解析：内部异常是指来自 CPU 内部产生的中断,如非法指令、地址非法、校验错、页面失效、运 算溢出和除数为零等,以上都是在指令的执行过程中产生的,选项A正确。内部异常的检测是由 CPU 自身完成的,不必通过外部的某个信号通知CPU,选项B正确。内部异常不能被屏蔽,一 旦出现应立即处理,选项C正确。对于非法指令、除数为零等异常,无法通过异常处理程序恢复 故障,因此不能回到原断点执行,必须终止进程的执行,选项D错误。"}
{"id": "92", "type": "单项选择题", "question": "11.【2016统考真题】异常是指令执行过程中在处理器内部发生的特殊事件,中断是来自处 理器外部的请求事件。下列关于中断或异常情况的叙述中,错误的是()。 A.“访存时缺页”属于中断 B.“整数除以0”属于异常 C.“DMA传送结束”属于中断 D.“存储保护错”属于异常", "answer_label": "A", "answer_explain": "中断是指来自CPU 执行指令以外的事件,如设备发出的I/O结束中断,表示设备输入/输出 已完成,希望处理机能向设备发出下一个输入/输出请求,同时让完成输入/输出后的程序继续运 行。异常也称内中断,指源自CPU执行指令内部的事件。", "answer": "A || 解析：中断是指来自CPU 执行指令以外的事件,如设备发出的I/O结束中断,表示设备输入/输出 已完成,希望处理机能向设备发出下一个输入/输出请求,同时让完成输入/输出后的程序继续运 行。异常也称内中断,指源自CPU执行指令内部的事件。"}
{"id": "93", "type": "单项选择题", "question": "12.【2020统考真题】下列关于“自陷”(Trap,也称陷阱)的叙述中,错误的是()。 A.自陷是通过陷阱指令预先设定的一类外部中断事件 B. 自陷可用于实现程序调试时的断点设置和单步跟踪 C. 自陷发生后CPU将转去执行操作系统内核相应程序 D. 自陷处理完成后返回到陷阱指令的下一条指令执行", "answer_label": "A", "answer_explain": "自陷是一种内部异常,选项A错误。在x86中,用于程序调试的“断点设置”功能是通过自 陷机制实现的,选项B正确。执行到自陷指令时,无条件或有条件地自动调出操作系统内核程序 进行执行,选项C正确。CPU执行陷阱指令后,会自动地根据不同陷阱类型进行相应的处理,然 后返回到陷阱指令的下一条指令执行,选项D正确。", "answer": "A || 解析：自陷是一种内部异常,选项A错误。在x86中,用于程序调试的“断点设置”功能是通过自 陷机制实现的,选项B正确。执行到自陷指令时,无条件或有条件地自动调出操作系统内核程序 进行执行,选项C正确。CPU执行陷阱指令后,会自动地根据不同陷阱类型进行相应的处理,然 后返回到陷阱指令的下一条指令执行,选项D正确。"}
{"id": "94", "type": "单项选择题", "question": "13.【2021统考真题】异常事件在当前指令执行过程中进行检测,中断请求则在当前指令执 行后进行检测。下列事件中,相应处理程序执行后,必须回到当前指令重新执行的是()。 A. 系统调用 B. 页缺失 C. DMA传送结束 D. 打印机缺纸", "answer_label": "B", "answer_explain": "系统调用属于自陷,“断点”为自陷指令的下一条指令地址。DMA传送结束后,DMA控制 器需要向CPU发送中断请求,属于外中断,外中断的“断点”为下一条指令地址。打印机缺纸同 样属于外部中断。页缺失属于内部异常中的故障,“断点”为发生故障的指令地址,执行完缺页 异常处理程序之后必须返回发生故障的指令重新执行。", "answer": "B || 解析：系统调用属于自陷,“断点”为自陷指令的下一条指令地址。DMA传送结束后,DMA控制 器需要向CPU发送中断请求,属于外中断,外中断的“断点”为下一条指令地址。打印机缺纸同 样属于外部中断。页缺失属于内部异常中的故障,“断点”为发生故障的指令地址,执行完缺页 异常处理程序之后必须返回发生故障的指令重新执行。"}
{"id": "95", "type": "单项选择题", "question": "01.下列关于流水CPU基本概念的描述中,正确的是()。 A. 流水 CPU是以空间并行性为原理构造的处理器 B. 流水CPU一定是RISC 机器 C. 流水 CPU一定是多媒体CPU D. 流水 CPU是一种非常经济而实用的时间并行技术", "answer_label": "D", "answer_explain": "空间并行即资源重复,主要指多个功能部件共同执行同一任务的不同部分,典型的如多处理 机系统。时间并行即时间重叠,让多个功能部件在时间上相互错开,轮流重叠执行不同任务的相 同部分,因此流水CPU利用的是时间并行性,选项A错误。RISC都采用流水线技术,以提高资 源利用率。但反过来并不成立,因为大部分CISC同样采用了流水线技术,选项B错误。流水 CPU 和多媒体 CPU无必然联系,多媒体CPU是指能够处理多种媒体数据(如图像、音频、视频等) 的CPU,它通常具有特殊的指令集和功能部件,与流水CPU的概念不同,选项C错误。", "answer": "D || 解析：空间并行即资源重复,主要指多个功能部件共同执行同一任务的不同部分,典型的如多处理 机系统。时间并行即时间重叠,让多个功能部件在时间上相互错开,轮流重叠执行不同任务的相 同部分,因此流水CPU利用的是时间并行性,选项A错误。RISC都采用流水线技术,以提高资 源利用率。但反过来并不成立,因为大部分CISC同样采用了流水线技术,选项B错误。流水 CPU 和多媒体 CPU无必然联系,多媒体CPU是指能够处理多种媒体数据(如图像、音频、视频等) 的CPU,它通常具有特殊的指令集和功能部件,与流水CPU的概念不同,选项C错误。"}
{"id": "96", "type": "单项选择题", "question": "02.流水CPU是由一系列称为“段”的处理电路组成的。一个m段流水线稳定时的CPU的 吞吐能力,与m个并行部件的CPU的吞吐能力相比,( )。 A. 具有同等水平的吞吐能力 B. 不具备同等水平的吞吐能力 C.吞吐能力大于前者的吞吐能力 D.吞吐能力小于前者的吞吐能力", "answer_label": "A", "answer_explain": "吞吐能力是指单位时间内完成的指令数。m段流水线在第m个时钟周期后,每个时钟周期都 可以完成一条指令;而m个并行部件在m个时钟周期后能完成全部的m条指令,等价于平均每 个时钟周期完成一条指令。因此两者的吞吐能力等同。", "answer": "A || 解析：吞吐能力是指单位时间内完成的指令数。m段流水线在第m个时钟周期后,每个时钟周期都 可以完成一条指令;而m个并行部件在m个时钟周期后能完成全部的m条指令,等价于平均每 个时钟周期完成一条指令。因此两者的吞吐能力等同。"}
{"id": "97", "type": "单项选择题", "question": "03.设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为 I,若采用常 规标量单流水线处理机(处理机的度为1),连续执行12条指令,共需( ), Α. 12 ΔΙ Β. 14 ΔΙ C. 16 At D. 18 A1", "answer_label": "B", "answer_explain": "单流水线处理机执行12条指令的时间为(3+(12-1)) = 14ΔΙ", "answer": "B || 解析：单流水线处理机执行12条指令的时间为(3+(12-1)) = 14ΔΙ"}
{"id": "98", "type": "单项选择题", "question": "04.设指令由取指、分析、执行3个子部件完成,并且每个子部件的时间均为△I,若采用度 为4的超标量流水线处理机,连续执行20条指令,只需(), Α. 3 ΔΙ Β. 5 ΔΙ C. 7 A D. 9 A1", "answer_label": "C", "answer_explain": "这个超标量流水线处理机可以发送4条指令,所以执行指令的时间为(3+(20-4)/4) = 7ΔΙ ", "answer": "C || 解析：这个超标量流水线处理机可以发送4条指令,所以执行指令的时间为(3+(20-4)/4) = 7ΔΙ "}
{"id": "99", "type": "单项选择题", "question": "05.设指令流水线把一条指令分为取指、分析、执行3部分,3部分执行时间不等长,且3部 分的时间分别是 =2ns,1分=2ns, 1=1ns,则100条指令全部执行完毕需( )。 A. 163ns B. 183ns C. 193ns D. 203ns", "answer_label": "D", "answer_explain": "每个功能段的时间设定为取指、分析和执行部分的最长时间2ns,第一条指令在第5ns时执 行完毕,其余的99条指令每隔2ns执行完一条,所以100条指令全部执行完毕所需的时间为 (5+99 2)ns = 203ns.", "answer": "D || 解析：每个功能段的时间设定为取指、分析和执行部分的最长时间2ns,第一条指令在第5ns时执 行完毕,其余的99条指令每隔2ns执行完一条,所以100条指令全部执行完毕所需的时间为 (5+99 2)ns = 203ns."}
{"id": "100", "type": "单项选择题", "question": "06.下列关于指令流水线设计的叙述中,错误的是()。 A.指令执行过程中的各个子功能都需要包含在某个流水段中 B.所有子功能都必须按一定的顺序经过流水段 C.虽然各子功能所用实际时间可能不同,但经过每个流水段的时间都一样 D.任何时候各个流水段的功能部件都不可能执行空操作", "answer_label": "D", "answer_explain": "指令执行过程中的各个子功能都需要包含在某个流水段中,每条指令都会依次进入所有流水 段进行处理。不同指令的复杂度不同,所需的功能段不同,但为了保证指令流水线正常运行,流 水段个数以最复杂指令所用的功能段个数为准,流水段长度以最复杂的操作所花的时间为准。因 此,其他指令可以通过加入“空操作”功能段向最复杂的指令靠齐,", "answer": "D || 解析：指令执行过程中的各个子功能都需要包含在某个流水段中,每条指令都会依次进入所有流水 段进行处理。不同指令的复杂度不同,所需的功能段不同,但为了保证指令流水线正常运行,流 水段个数以最复杂指令所用的功能段个数为准,流水段长度以最复杂的操作所花的时间为准。因 此,其他指令可以通过加入“空操作”功能段向最复杂的指令靠齐,"}
{"id": "101", "type": "单项选择题", "question": "07.下列关于流水段寄存器的叙述中,正确的是()。 A.指令译码得到的控制信号需通过流水段寄存器传递到下一个流水段 B.每个流水段之间的流水段寄存器位数一定相同 C.每个流水段之间的流水段寄存器存放的信息一定相同 D.用户程序可以通过指令指定访问哪个流水段寄存器", "answer_label": "A", "answer_explain": "在某个时钟周期内,不同的流水段受不同指令的控制信号控制,执行不同指令的不同功能段, 在指令译码阶段由控制器产生指令各流水段的所有控制信号,分别在随后的各个时钟周期内被使 用,因此随后各流水段寄存器都要保存相应的控制信号,并通过流水段寄存器传递到下一个流水 段,A正确。不同流水段寄存器存放的信息不同,因此流水段寄存器位数不一定相同,流水段寄 存器对用户程序是透明的,用户程序不能通过指令指定访问哪个流水段寄存器。", "answer": "A || 解析：在某个时钟周期内,不同的流水段受不同指令的控制信号控制,执行不同指令的不同功能段, 在指令译码阶段由控制器产生指令各流水段的所有控制信号,分别在随后的各个时钟周期内被使 用,因此随后各流水段寄存器都要保存相应的控制信号,并通过流水段寄存器传递到下一个流水 段,A正确。不同流水段寄存器存放的信息不同,因此流水段寄存器位数不一定相同,流水段寄 存器对用户程序是透明的,用户程序不能通过指令指定访问哪个流水段寄存器。"}
{"id": "102", "type": "单项选择题", "question": "08.下列关于流水线数据通路的描述中,错误的是( )。 A.每个流水段由执行指令子功能的功能部件和流水段寄存器组成 B.控制信号仅作用在功能部件上,时钟信号仅作用在流水段寄存器上 C.在没有阻塞的情况下,PC的值在每个时钟周期都会改变 D. 取指令阶段和指令译码阶段不需要控制信号的控制", "answer_label": "B", "answer_explain": "在流水线数据通路中,时钟信号不仅作用在流水段寄存器上,还要作用在PC、各类寄存器、 存储器等状态元件上。每条指令的取指令阶段和指令译码阶段的功能都相同,是公共流水段,且 控制信号是指令译码之后才产生的,因此这两个阶段不需要控制信号。", "answer": "B || 解析：在流水线数据通路中,时钟信号不仅作用在流水段寄存器上,还要作用在PC、各类寄存器、 存储器等状态元件上。每条指令的取指令阶段和指令译码阶段的功能都相同,是公共流水段,且 控制信号是指令译码之后才产生的,因此这两个阶段不需要控制信号。"}
{"id": "103", "type": "单项选择题", "question": "09.下列关于结构冒险的叙述中,正确的是( ) 1. 结构冒险是指同时有多条指令使用同一个资源 II. 避免结构冒险的基本做法是使每个指令在相同流水段中使用相同的部件 III. 重复设置功能部件可以避免结构冒险 IV. 数据 Cache 和指令 Cache分离可解决两条指令同时分别取数据和取指令的冒险 A. I II, IV B. I. II. III С. I III, IV D. I、II、III和IV", "answer_label": "D", "answer_explain": "解决结构冒险的策略有两个方面(袁春风老师所撰教材中的结论):①一个部件每条指令只 能使用一次,且只能在特定阶段使用,可以避免一部分结构冒险;②通过设置多个独立的部件来 避免硬件资源冲突,例如可将寄存器的读口和写口分开,以及将指令Cache 和数据 Cache 分离等。 因此,四个说法都正确。", "answer": "D || 解析：解决结构冒险的策略有两个方面(袁春风老师所撰教材中的结论):①一个部件每条指令只 能使用一次,且只能在特定阶段使用,可以避免一部分结构冒险;②通过设置多个独立的部件来 避免硬件资源冲突,例如可将寄存器的读口和写口分开,以及将指令Cache 和数据 Cache 分离等。\n因此,四个说法都正确。"}
{"id": "104", "type": "单项选择题", "question": "10.指令流水线中出现数据相关时流水线将受阻,( )可解决数据相关问题。 A.增加硬件资源 B. 采用旁路技术 C.采用分支预测技术 D.以上都可以", "answer_label": "B", "answer_explain": "处理数据相关问题有两种方法:一种是暂停相关指令的执行,即暂停流水线,直到能够正确 读出寄存器操作数为止;另一种是采用专门的数据通路,直接把结果送到 ALU的输入端,这种 方法称为旁路技术。", "answer": "B || 解析：处理数据相关问题有两种方法:一种是暂停相关指令的执行,即暂停流水线,直到能够正确 读出寄存器操作数为止;另一种是采用专门的数据通路,直接把结果送到 ALU的输入端,这种 方法称为旁路技术。"}
{"id": "105", "type": "单项选择题", "question": "11.下列关于数据冒险和转发技术的叙述中,正确的是()。 . 并非所有数据冒险都能通过转发技术解决 II. 五段流水线中load-use 数据冒险会引起至少一个时钟周期的阻塞 III. 前面的分支指令和后面的ALU运算指令之间肯定不会发生数据冒险 A. 1. II B. I. III C. II. III D. I、II、III", "answer_label": "A", "answer_explain": "部分数据冒险可以通过转发技术解决,但有些数据冒险不行,例如load-use 类型的数据冒险 (当下一条指令需要用到本条指令的访存结果时)。load-use类型的数据冒险会引起一个或多个时 钟周期的阻塞,需要添加空操作指令解决。若ALU运算指令的某个操作数是分支指令转移后的执行 结果,就会发生数据冒险。例如,分支指令“slt rl, r2, r3”,其含义是若(r2)<(r3),则rl = 1;否则 r1 =0。若紧挨着一条ALU运算指令要用到r1的值,则会发生数据冒险。", "answer": "A || 解析：部分数据冒险可以通过转发技术解决,但有些数据冒险不行,例如load-use 类型的数据冒险 (当下一条指令需要用到本条指令的访存结果时)。load-use类型的数据冒险会引起一个或多个时 钟周期的阻塞,需要添加空操作指令解决。若ALU运算指令的某个操作数是分支指令转移后的执行 结果,就会发生数据冒险。例如,分支指令“slt rl, r2, r3”,其含义是若(r2)<(r3),则rl = 1;否则 r1 =0。若紧挨着一条ALU运算指令要用到r1的值,则会发生数据冒险。"}
{"id": "106", "type": "单项选择题", "question": "12.下列关于数据冒险的叙述中,正确的是()。 I. 数据冒险是指后面指令用到的数据还未来得及由前面的指令产生 II. 在发生数据冒险的指令之间插入空操作指令能避免数据冒险 III.采用转发(旁路)技术可以解决一部分数据冒险现象 IV.通过编译器调整指令顺序可解决部分数据冒险 A. I. II. IV B. I. II. П C. I. III. IV D. I. II. III和IV", "answer_label": "D", "answer_explain": "插入空操作指令,使相关指令延迟执行,可以避免数据冒险。采用转发技术,将数据通路中 生成的中间数据直接转发到ALU的输入端,可以解决部分数据冒险,但不能解决load-use 类型的 数据冒险。通过编译器调整相关指令的顺序,也可以解决部分数据冒险。", "answer": "D || 解析：插入空操作指令,使相关指令延迟执行,可以避免数据冒险。采用转发技术,将数据通路中 生成的中间数据直接转发到ALU的输入端,可以解决部分数据冒险,但不能解决load-use 类型的 数据冒险。通过编译器调整相关指令的顺序,也可以解决部分数据冒险。"}
{"id": "107", "type": "单项选择题", "question": "13.下列指令序列中,指令11和13、12和13之间发生数据相关。假定采用“取指、译码/ 取数、执行、访存、写回”五段流水线方式,那么在采用转发技术时,需要在指令 13 之前加入()条空操作指令才能使这段程序不发生数据冒险。 11: add r1, r0, 1 $\#(r1)\\leftarrow(r0)+1$ 12: load r3, 12(г2) $\#(r3)\\leftarrow M[(r2)+12]$ 13: add r5, r3, rl $\#(r5)\\leftarrow(r3)+(r1)$ A. 3 B. 2 C. 0 D. 1", "answer_label": "D", "answer_explain": "转发技术可以解决部分数据冒险,但不能解决load-use 类型的数据冒险。分析上述指令序列, 指令11在EX段结束时已得到rl的新值,采用转发技术后,指令13在ALU中用到的rl值可以 直接从EX/MEM流水段寄存器中取,可以解决指令11和13的数据冒险。指令12和13是load-use 类型的数据冒险,load指令只在MEM段结束时才能取到主存中的数据,然后送 MEM/WB 流水 段寄存器,在WB段的前半个周期才能将新值写入r3,但随后的add指令在EX阶段就要取r3的 值,因此会发生数据冒险。需要在add 指令之前插入一条空操作指令,这样在add指令的EX段 就可从MEM/WB流水段寄存器中取出load指令的最新结果。", "answer": "D || 解析：转发技术可以解决部分数据冒险,但不能解决load-use 类型的数据冒险。分析上述指令序列, 指令11在EX段结束时已得到rl的新值,采用转发技术后,指令13在ALU中用到的rl值可以 直接从EX/MEM流水段寄存器中取,可以解决指令11和13的数据冒险。指令12和13是load-use 类型的数据冒险,load指令只在MEM段结束时才能取到主存中的数据,然后送 MEM/WB 流水 段寄存器,在WB段的前半个周期才能将新值写入r3,但随后的add指令在EX阶段就要取r3的 值,因此会发生数据冒险。需要在add 指令之前插入一条空操作指令,这样在add指令的EX段 就可从MEM/WB流水段寄存器中取出load指令的最新结果。"}
{"id": "108", "type": "单项选择题", "question": "14.下面关于控制冒险的描述中,错误的是()。 1. 无条件转移指令不会发生控制冒险 II. 在分支指令加入若干空操作可以避免控制冒险 III. 采用转发(旁路)技术,可以解决部分控制冒险 IV.中断或异常也会引起控制冒险 V. 流水段的数量与控制冒险引发的开销无关 A. I. IV. V B. III. V C. I. III IV D. I. III. V", "answer_label": "D", "answer_explain": "直接转移指令的转移目标地址在执行阶段才确定,会发生控制冒险,选项I错误。插入空操 作可使条件转移指令的结果在取下一条有效指令之前确定,从而避免控制冒险,选项II正确。采 用转发技术,可以解决的是数据冒险,选项III错误。中断或异常会改变程序的执行流程,也会 引起控制冒险,选项IV正确。流水段的数量越多,意味着在转移结果确定之前,可能取出更多 的错误指令,从而需要更多的时间和资源来处理这些错误指令,选项V错误。", "answer": "D || 解析：直接转移指令的转移目标地址在执行阶段才确定,会发生控制冒险,选项I错误。插入空操 作可使条件转移指令的结果在取下一条有效指令之前确定,从而避免控制冒险,选项II正确。采 用转发技术,可以解决的是数据冒险,选项III错误。中断或异常会改变程序的执行流程,也会 引起控制冒险,选项IV正确。流水段的数量越多,意味着在转移结果确定之前,可能取出更多 的错误指令,从而需要更多的时间和资源来处理这些错误指令,选项V错误。"}
{"id": "109", "type": "单项选择题", "question": "15.下列关于分支预测的叙述中,正确的是()。 . 分支预测技术可用于处理控制冒险和数据冒险 II. 使用静态预测技术时,每次的预测结果是一样的 III. 动态预测技术通常比静态预测技术的预测成功率高 IV.若预测错误,已被错误放入流水线执行的指令必须被舍弃 А. І.  . III B. I, II IV C. II, III, IV D. I, II、III、IV", "answer_label": "C", "answer_explain": "分支预测技术用于处理控制冒险。静态预测技术假定分支总是不发生或者总是发生,每次预 测结果是一样的。动态预测技术根据之前条件跳转的比较结果来预测,根据局部性原理,其预测 成功率通常比静态预测技术高。预测错误时,已被错误放入流水线执行的指令必须被舍弃。", "answer": "C || 解析：分支预测技术用于处理控制冒险。静态预测技术假定分支总是不发生或者总是发生,每次预 测结果是一样的。动态预测技术根据之前条件跳转的比较结果来预测,根据局部性原理,其预测 成功率通常比静态预测技术高。预测错误时,已被错误放入流水线执行的指令必须被舍弃。"}
{"id": "110", "type": "单项选择题", "question": "16.下列关于指令流水线和指令执行效率的叙述中,错误的是()。 A.加倍增加流水段个数不能成倍提高指令执行效率 B.为了提高指令吞吐率,流水段个数应无限制地增加 C.增加流水段个数,可以提高处理器的时钟频率 D.随着流水段个数的增加,流水段之间缓存开销的比例增大", "answer_label": "B", "answer_explain": "适当增加流水段的个数,会使得每个流水段内的操作更简单,流水段的延迟更小,缩短了时 钟周期,从而可以提高时钟频率。但是,流水段之间的流水段寄存器也随之增多,增加了流水段 之间的额外缓存开销,因此加倍增加流水段个数不能成倍提高指令执行效率,且流水段个数也不 能无限制地增加。此外,随着流水段个数的增加,也将导致流水段的控制逻辑更复杂。", "answer": "B || 解析：适当增加流水段的个数,会使得每个流水段内的操作更简单,流水段的延迟更小,缩短了时 钟周期,从而可以提高时钟频率。但是,流水段之间的流水段寄存器也随之增多,增加了流水段 之间的额外缓存开销,因此加倍增加流水段个数不能成倍提高指令执行效率,且流水段个数也不 能无限制地增加。此外,随着流水段个数的增加,也将导致流水段的控制逻辑更复杂。"}
{"id": "111", "type": "单项选择题", "question": "17.设指令由取指、分析、执行三个子部件完成,并且每个子部件的时间均为1,若采用常 规标量单流水线处理机,连续执行8条指令,则该流水线的加速比为( )。 A. 3 B. 2 C. 3.4 D. 2.4", "answer_label": "D", "answer_explain": "采用流水线时,第一条指令完成的时间是31,以后每经过 都有一条指令完成,因此共需要 的时间为31+(8-1) =10t;而不采用流水线时,完成8条指令总共需要的时间为8×31=241,所 以流水线的加速比=24/ 101 = 2.4。", "answer": "D || 解析：采用流水线时,第一条指令完成的时间是31,以后每经过 都有一条指令完成,因此共需要 的时间为31+(8-1) =10t;而不采用流水线时,完成8条指令总共需要的时间为8×31=241,所 以流水线的加速比=24/ 101 = 2.4。"}
{"id": "112", "type": "单项选择题", "question": "18.下列关于超标量流水线的描述中,不正确的是()。 A. 在一个时钟周期内一条流水线可执行一条以上的指令 B.一条指令分为多段指令由不同电路单元完成 C.超标量通过内置多条流水线来同时执行多个处理器,其实质是以空间换取时间 D. 超标量流水线仅仅是指运算操作并行", "answer_label": "D", "answer_explain": "超标量流水线不仅指运算操作并行,还包括取指、译码、访存、写回等其他操作,超标量技 术使CPU在同一时间内执行多条指令,从而发挥更大的效率,选项D错误。", "answer": "D || 解析：超标量流水线不仅指运算操作并行,还包括取指、译码、访存、写回等其他操作,超标量技 术使CPU在同一时间内执行多条指令,从而发挥更大的效率,选项D错误。"}
{"id": "113", "type": "单项选择题", "question": "19.关于流水线技术的说法中,错误的是()。 A. 超标量技术需要配置多个功能部件和指令译码电路等 B. 与超标量技术和超流水线技术相比,超长指令字技术对优化编译器要求更高,而无 其他硬件要求 C.在按序流动的流水线中,只可能出现RAW 相关 D. 超流水线技术相当于将流水线再分段,从而提高每个周期内功能部件的使用次数", "answer_label": "B", "answer_explain": "要实现超标量技术,要求CPU 中配置多个功能部件和指令译码电路,以及多个寄存器和总 线,以便实现同时执行多个操作,选项A正确。超长指令字技术不仅对优化编译器要求更高,还 需要更多的硬件资源,如寄存器、功能部件、指令译码电路等,选项B错误。流水线按序流动, 肯定不会出现先读后写(WAR)相关和写后写(WAW)相关;只可能出现没等到上一条指令写 入而当前指令就读寄存器的错误,选项C正确。由超流水线技术的定义可知选项D正确。", "answer": "B || 解析：要实现超标量技术,要求CPU 中配置多个功能部件和指令译码电路,以及多个寄存器和总 线,以便实现同时执行多个操作,选项A正确。超长指令字技术不仅对优化编译器要求更高,还 需要更多的硬件资源,如寄存器、功能部件、指令译码电路等,选项B错误。流水线按序流动, 肯定不会出现先读后写(WAR)相关和写后写(WAW)相关;只可能出现没等到上一条指令写 入而当前指令就读寄存器的错误,选项C正确。由超流水线技术的定义可知选项D正确。"}
{"id": "114", "type": "单项选择题", "question": "20.【2009统考真题】某计算机的指令流水线由4个功能段组成,指令流经各功能段的时间 (忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU 周期至少是( )。 A. 90ns B. 80ns C. 70ns D. 60ns", "answer_label": "A", "answer_explain": "时钟周期应以各功能段的最长执行时间为准,否则用时长的流水段将不能正确完成。", "answer": "A || 解析：时钟周期应以各功能段的最长执行时间为准,否则用时长的流水段将不能正确完成。"}
{"id": "115", "type": "单项选择题", "question": "21.【2010统考真题】下列不会引起指令流水线阻塞的是()。 A. 数据旁路 B. 数据相关 C.条件转移 D. 资源冲突", "answer_label": "A", "answer_explain": "采用流水线方式,相邻或相近的两条指令可能因为存在某种关联,后一条指令不能按照原指 定的时钟周期运行,从而使流水线断流。有三种相关可能引起指令流水线阻塞:①结构相关,也 称资源相关;②数据相关:③控制相关,主要由转移指令引起。 数据旁路技术的主要思想是,不必等某条指令的执行结果送回到寄存器,再从寄存器中取出 该结果,而是直接将执行结果送到其他指令所需的地方,这样可以使流水线不发生停顿。", "answer": "A || 解析：采用流水线方式,相邻或相近的两条指令可能因为存在某种关联,后一条指令不能按照原指 定的时钟周期运行,从而使流水线断流。有三种相关可能引起指令流水线阻塞:①结构相关,也 称资源相关;②数据相关:③控制相关,主要由转移指令引起。\n数据旁路技术的主要思想是,不必等某条指令的执行结果送回到寄存器,再从寄存器中取出 该结果,而是直接将执行结果送到其他指令所需的地方,这样可以使流水线不发生停顿。"}
{"id": "116", "type": "单项选择题", "question": "22.【2011统考真题】下列指令系统的特点中,有利于实现指令流水线的是()。 . 指令格式规整且长度一致 II. 指令和数据按边界对齐存放 III. 只有LOAD/STORE指令才能对操作数进行存储访问 A.仅1、II B. 仅II、III C. 仅 III D. I II、III", "answer_label": "D", "answer_explain": "指令长度一致、按边界对齐存放、仅LOAD/STORE指令访存,这些都是RISC的特征,它 们使取指令、取操作数的操作简化且时间长度固定,能够有效地简化流水线的复杂度。", "answer": "D || 解析：指令长度一致、按边界对齐存放、仅LOAD/STORE指令访存,这些都是RISC的特征,它 们使取指令、取操作数的操作简化且时间长度固定,能够有效地简化流水线的复杂度。"}
{"id": "117", "type": "单项选择题", "question": "23.【2013统考真题】某CPU主频为1.03GHz,采用4级指令流水线,每个流水段的执行需 要1个时钟周期。假定CPU执行了100条指令,在其执行过程中,没有发生任何流水 线阻塞,此时流水线的吞吐率为( )。 A. 0.25×10条指令/秒 B. $97\\times10^{9}$ 条指令/秒 C. 1.0×10条指令/秒 D. $1.03\\times10^{9}$ 条指令/秒", "answer_label": "C", "answer_explain": "采用4级流水执行100条指令,在执行过程中共使用 $4+(100-1)=103$ 个时钟周期,如下图 所示。CPU的主频是1.03GHz,即每秒有1.03G个时钟周期。流水线的吞吐率为1.03G×100/103 = 1.0×10°条指令/秒。", "answer": "C || 解析：采用4级流水执行100条指令,在执行过程中共使用 $4+(100-1)=103$ 个时钟周期。CPU的主频是1.03GHz,即每秒有1.03G个时钟周期。流水线的吞吐率为1.03G×100/103 = 1.0×10°条指令/秒。"}
{"id": "118", "type": "单项选择题", "question": "24.【2014统考真题】采用指令Cache与数据Cache分离的主要目的是()。 A. 降低 Cache的缺失损失 B. 提高 Cache的命中率 C.降低CPU平均访存时间 D. 减少指令流水线资源冲突", "answer_label": "D", "answer_explain": "把指令Cache 与数据 Cache 分离后,取指和取数分别到不同的Cache中寻找,则指令流水线 中取指部分和取数部分就可以很好地避免冲突,即减少了指令流水线的冲突。", "answer": "D || 解析：把指令Cache 与数据 Cache 分离后,取指和取数分别到不同的Cache中寻找,则指令流水线 中取指部分和取数部分就可以很好地避免冲突,即减少了指令流水线的冲突。"}
{"id": "119", "type": "单项选择题", "question": "25.【2016统考真题】在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访存、 写回寄存器)中,下列指令序列存在数据冒险的指令对是()。 11: add R1, R2, R3; (R2) + (R3)→R1 12: add R5, R2, R4 ; (R2) + (R4)→R5 13: add R4, R5, R3 ; (R5)+(R3)→R4 14: add R5, R2, R6; (R2)+(R6) R5 A. 11和12 B. 12和13 C. 12和14 D. 13和14", "answer_label": "B", "answer_explain": "数据冒险即数据相关,指在一个程序中存在必须等前一条指令执行完才能执行后一条指令的 情况,此时这两条指令即为数据相关。当多条指令重叠处理时就会发生冲突。首先这两条指令发 生写后读相关,且两条指令在流水线中的执行情况(发生数据冒险)如下表所示。", "answer": "B || 解析：数据冒险即数据相关,指在一个程序中存在必须等前一条指令执行完才能执行后一条指令的 情况,此时这两条指令即为数据相关。当多条指令重叠处理时就会发生冲突。首先这两条指令发 生写后读相关,且两条指令在流水线中的执行情况(发生数据冒险)如下表所示。\n||时钟||\n|---|---|---|---|---|---|---|\n|指令|1|2|3|4|5|6|7|\n|12|取指|译码/读寄存器|运算|访存|写回|||\n|13||取指|译码/读寄存器|运算|访存|写回||\n指令12在时钟5时将结果写入寄存器R5,但指令13在时钟3时读R5。本来指令12应先写 入R5,指令13后读R5,结果变成指令13先读R5,指令12后写入R5,因此发生数据冲突。"}
{"id": "120", "type": "单项选择题", "question": "26.【2017统考真题】下列关于超标量流水线特性的叙述中,正确的是()。 1. 能缩短流水线功能段的处理时间 II. 能在一个时钟周期内同时发射多条指令 III. 能结合动态调度技术提高指令执行并行性 A. 仅II B. 仅I、III C.仅II、III D. I、II和III", "answer_label": "C", "answer_explain": "超标量是指在CPU中有一条以上的流水线,并且每个时钟周期内可以完成一条以上的指令, 其实质是以空间换时间。选项I错误,它不影响流水线功能段的处理时间;选项II、III正确。", "answer": "C || 解析：超标量是指在CPU中有一条以上的流水线,并且每个时钟周期内可以完成一条以上的指令, 其实质是以空间换时间。选项I错误,它不影响流水线功能段的处理时间;选项II、III正确。"}
{"id": "121", "type": "单项选择题", "question": "27.【2017统考真题】下列关于指令流水线数据通路的叙述中,错误的是()。 A. 包含生成控制信号的控制部件 B. 包含算术逻辑运算部件(ALU) C.包含通用寄存器组和取指部件 D. 由组合逻辑电路和时序逻辑电路组合而成", "answer_label": "A", "answer_explain": "数据在功能部件之间传送的路径称为数据通路,包括数据通路上流经的部件,如程序计数器、 ALU、通用寄存器、状态寄存器、异常和中断处理逻辑等。数据通路由控制部件控制,控制部件 根据每条指令功能的不同生成对数据通路的控制信号。因此,不包括控制部件。", "answer": "A || 解析：数据在功能部件之间传送的路径称为数据通路,包括数据通路上流经的部件,如程序计数器、 ALU、通用寄存器、状态寄存器、异常和中断处理逻辑等。数据通路由控制部件控制,控制部件 根据每条指令功能的不同生成对数据通路的控制信号。因此,不包括控制部件。"}
{"id": "122", "type": "单项选择题", "question": "28.【2018统考真题】若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件 A~E实现,各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps,采用流水线 方式执行指令,流水段寄存器延时为20ps,则CPU时钟周期至少为( )。 A. 60ps B. 70ps C. 80ps D. 100ps", "answer_label": "D", "answer_explain": "指令流水线中每个流水段的时间单位为一个时钟周期,题中指令流水线的指令需要用到A~ E五个部件,所以每个流水段时间应取最大部件时间80ps,此外还有流水段寄存器延时20ps,因 此CPU时钟周期至少是100ps。", "answer": "D || 解析：指令流水线中每个流水段的时间单位为一个时钟周期,题中指令流水线的指令需要用到A~ E五个部件,所以每个流水段时间应取最大部件时间80ps,此外还有流水段寄存器延时20ps,因 此CPU时钟周期至少是100ps。"}
{"id": "123", "type": "单项选择题", "question": "29.【2019统考真题】在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器 中,执行如下指令序列,其中s0、sl、s2、s3和12表示寄存器编号。 11: add s2, sl, so $//R[s2]\\leftarrow R[sl]+R[sO]$ 12: load s3, 0(12) $//R[s3]\\leftarrow M[R[t2]+0$ 13: add s2, s2, s3 $//R[s2]\\leftarrow R[s2]+R[s3]$ 14: store s2, 0(12) $//M[R[t2]+0]\\leftarrow R[s2]$ 下列指令对中,不存在数据冒险的是( )。 A. 11和13 B. 12和13 C. 12和14 D. 13和14", "answer_label": "C", "answer_explain": "数据冒险即数据相关,指在程序中存在必须等前一条指令执行完才能执行后一条指令的情 况,此时这两条指令即为数据相关。其中11和13、12和13、13和14均发生了写后读相关,因 此必须等相关的前一条指令执行完才能执行后一条指令。只有12和14不存在数据冒险。", "answer": "C || 解析：数据冒险即数据相关,指在程序中存在必须等前一条指令执行完才能执行后一条指令的情 况,此时这两条指令即为数据相关。其中11和13、12和13、13和14均发生了写后读相关,因 此必须等相关的前一条指令执行完才能执行后一条指令。只有12和14不存在数据冒险。"}
{"id": "124", "type": "单项选择题", "question": "30.【2020统考真题】下列给出的处理器类型中,理想情况下,CPI为1的是( ) I. 单周期CPU II. 多周期CPU III. 基本流水线CPU IV. 超标量流水线 CPU A.仅I、II B.仅I、III C.仅II、IV D.仅III、IV", "answer_label": "B", "answer_explain": "CPI 表示执行指令所需的时钟周期数。对于一个程序或一台机器来说,其CPI是指执行该程 序或机器指令集中的所有指令所需的平均时钟周期数。对于单周期CPU,令指令周期时钟周 期,CPI=1,选项1正确。对于多周期CPU,CPU的执行过程分成几个阶段,每个阶段用一个时 钟完成,每种指令所用的时钟数可以不同,CPI>1,选项II错误。对于基本流水线CPU,让每 个时钟周期流出一条指令,CPI=1,选项III正确。超标量流水线CPU在每个时钟周期内并发执 行多条独立的指令,每个时钟周期流出多条指令,CPI<1,选项IV错误。", "answer": "B || 解析：CPI 表示执行指令所需的时钟周期数。对于一个程序或一台机器来说,其CPI是指执行该程 序或机器指令集中的所有指令所需的平均时钟周期数。对于单周期CPU,令指令周期时钟周 期,CPI=1,选项1正确。对于多周期CPU,CPU的执行过程分成几个阶段,每个阶段用一个时 钟完成,每种指令所用的时钟数可以不同,CPI>1,选项II错误。对于基本流水线CPU,让每 个时钟周期流出一条指令,CPI=1,选项III正确。超标量流水线CPU在每个时钟周期内并发执 行多条独立的指令,每个时钟周期流出多条指令,CPI<1,选项IV错误。"}
{"id": "1", "type": "单项选择题", "question": "01. 按照 Flynn提出的计算机系统分类方法,多处理机属于( )。 A. SISD B. SIMD C. MISD D. MIMD", "answer_label": "D", "answer_explain": "Flynn 分类法将计算机体系结构分为SISD、SIMD、MISD和MIMD四类。常规的单处理器 属于SISD,常规的多处理机属于MIMD.", "answer": "D || 解析：Flynn 分类法将计算机体系结构分为SISD、SIMD、MISD和MIMD四类。常规的单处理器 属于SISD,常规的多处理机属于MIMD."}
{"id": "2", "type": "单项选择题", "question": "02.从体系结构的角度来看,阵列处理机属于( )结构。 A. SISD B. SIMD C. MIMD D. MISD", "answer_label": "B", "answer_explain": "阵列处理机包含一个计算阵列,此阵列由多个处理单元组成。它使用单一的控制部件控制多 个处理单元,使每个处理单元对各自的数据进行同样的操作,属于SIMD结构。", "answer": "B || 解析：阵列处理机包含一个计算阵列,此阵列由多个处理单元组成。它使用单一的控制部件控制多 个处理单元,使每个处理单元对各自的数据进行同样的操作,属于SIMD结构。"}
{"id": "3", "type": "单项选择题", "question": "03.以下机器中,不属于SIMD结构的是( )。 A. 并行处理机 B. 阵列处理机 C.向量处理机 D. 标量流水线处理机", "answer_label": "D", "answer_explain": "A、B和C通常可理解为同一种概念,是SIMD结构。标量流水线处理机是SISD结构。", "answer": "D || 解析：A、B和C通常可理解为同一种概念,是SIMD结构。标量流水线处理机是SISD结构。"}
{"id": "4", "type": "单项选择题", "question": "04.具有一个控制部件和多个处理单元的计算机系统属于( )结构。 A. SISD B. SIMD C. MISD D. MIMD", "answer_label": "B", "answer_explain": "单指令流多数据流(SIMD)结构的计算机通常由一个指令控制部件、多个处理单元组成, 不同处理单元执行的同一条指令所处理的数据可以不同。", "answer": "B || 解析：单指令流多数据流(SIMD)结构的计算机通常由一个指令控制部件、多个处理单元组成, 不同处理单元执行的同一条指令所处理的数据可以不同。"}
{"id": "5", "type": "单项选择题", "question": "05.下列关于超线程(HT)技术的描述中,正确的是( )。 A.超线程技术可以让四核的Intel Core i7处理器变成八核 B.超线程是一项硬件技术,能使系统性能大幅提升,与操作系统和应用软件无关 C.含有超线程技术的CPU需要芯片组的支持才能发挥技术优势 D. 超线程模拟出的每个CPU核都具有独立的资源,各自工作互不干扰", "answer_label": "C", "answer_explain": "超线程技术是在一个CPU中,提供两套线程处理单元,让单个处理器实现线程级并行。虽 然采用超线程技术能够同时执行两个线程,但是当两个线程同时需要某个资源时,其中一个线程 必须暂时挂起,直到这些资源空闲后才能继续运行。因此,超线程的性能并不等于两个CPU的性 能。而且,超线程技术的CPU需要芯片组、操作系统(如Windows 98不支持超线程技术)和应 用软件的支持,才能发挥该项技术的优势。双核技术是指将两个一样的CPU集成到一个封装内(或 者直接将两个CPU做成一个芯片),而超线程技术在CPU内部仅复制必要的线程资源来让两个线 程同时运行,能并行执行两个线程,模拟实体双核。仅选项C正确。", "answer": "C || 解析：超线程技术是在一个CPU中,提供两套线程处理单元,让单个处理器实现线程级并行。虽 然采用超线程技术能够同时执行两个线程,但是当两个线程同时需要某个资源时,其中一个线程 必须暂时挂起,直到这些资源空闲后才能继续运行。因此,超线程的性能并不等于两个CPU的性 能。而且,超线程技术的CPU需要芯片组、操作系统(如Windows 98不支持超线程技术)和应 用软件的支持,才能发挥该项技术的优势。双核技术是指将两个一样的CPU集成到一个封装内(或 者直接将两个CPU做成一个芯片),而超线程技术在CPU内部仅复制必要的线程资源来让两个线 程同时运行,能并行执行两个线程,模拟实体双核。仅选项C正确。"}
{"id": "6", "type": "单项选择题", "question": "06. 双核CPU和超线程CPU的共同点是()。 A.都有两个内核 B.都能同时执行两个运算 C.都包含两个CPU D.都不会出现争抢资源的现象", "answer_label": "B", "answer_explain": "超线程技术在CPU内部仅复制必要的线程资源,共享CPU的高速缓存和功能部件,让两个线 程可以并行执行,模拟双核CPU。当两个线程同时需要某个共享资源时,其中一个线程必须暂时挂 起,直到这些资源空闲后才能继续运行。仅选项B正确。", "answer": "B || 解析：超线程技术在CPU内部仅复制必要的线程资源,共享CPU的高速缓存和功能部件,让两个线 程可以并行执行,模拟双核CPU。当两个线程同时需要某个共享资源时,其中一个线程必须暂时挂 起,直到这些资源空闲后才能继续运行。仅选项B正确。"}
{"id": "7", "type": "单项选择题", "question": "07.下列关于双核技术的叙述中,正确的是()。 A. 双核是指主板上有两个CPU B.双核是利用超线程技术实现的 C. 双核是指在CPU上集成两个运算核心 D.双核CPU是时间并行的并行计算", "answer_label": "C", "answer_explain": "双核是指将两个CPU核心集成到一个封装中,核心也称内核,是CPU最重要的组成部分, 选项C正确。主板上有两个CPU属于多处理器。超线程技术是模拟实体双核,不能算作真正意 义上的双核。时间并行是指流水线技术,空间并行则是指硬件资源的重复,空间并行导致了两 类并行机的产生,按Flynn分类法分为SIMD和MIMD。", "answer": "C || 解析：双核是指将两个CPU核心集成到一个封装中,核心也称内核,是CPU最重要的组成部分, 选项C正确。主板上有两个CPU属于多处理器。超线程技术是模拟实体双核,不能算作真正意 义上的双核。时间并行是指流水线技术,空间并行则是指硬件资源的重复,空间并行导致了两 类并行机的产生,按Flynn分类法分为SIMD和MIMD。"}
{"id": "8", "type": "单项选择题", "question": "08.下列有关多核CPU和单核CPU的描述中,错误的是( )。 A. 双核的频率为2.4GHZ,那么其中每个核心的频率也是2.4GHZ B.同等性能下,采用双核CPU可以降低计算机系统的功耗和体积 C. 多核CPU共用一组内存,数据共享 D. 所有程序在多核CPU上运行速度都快", "answer_label": "D", "answer_explain": "多核CPU的核心通常都是对称的,因此2.4GHz双核CPU中两个核的主频也是2.4GHz。 期 CPU性能提升主要靠提高主频,导致功耗增大,发热量大,而且当主频提高到一定程度后, CPU性能的提升不再明显,后来转到增加CPU核心的方向,将2个核心集成到一个芯片内,提 供等同双CPU的性能,这显然也降低了CPU的体积。选项C显然正确。在多核CPU上运行一 个不支持多线程的程序,显然不能发挥多核CPU的优势,选项D错误。", "answer": "D || 解析：多核CPU的核心通常都是对称的,因此2.4GHz双核CPU中两个核的主频也是2.4GHz。 期 CPU性能提升主要靠提高主频,导致功耗增大,发热量大,而且当主频提高到一定程度后, CPU性能的提升不再明显,后来转到增加CPU核心的方向,将2个核心集成到一个芯片内,提 供等同双CPU的性能,这显然也降低了CPU的体积。选项C显然正确。在多核CPU上运行一 个不支持多线程的程序,显然不能发挥多核CPU的优势,选项D错误。"}
{"id": "9", "type": "单项选择题", "question": "09.下列关于多核CPU的描述中,正确的是()。 A.各核心完全对称,拥有各自的Cache B. 任何程序都可以同时在多个核心上运行 C.一颗CPU中集成了多个完整的执行内核,可同时进行多个运算 D.只有使用了多核CPU的计算机,才支持多任务操作系统", "answer_label": "C", "answer_explain": "多核CPU的各核心既可以有独自的Cache,又可以共享同一个Cache。只有支持多线程 的并行处理程序才能同时在多个核心上运行,发挥多核的优势。选项C正确。多任务系统 也称多道程序系统,可以运行在单核CPU上,宏观上并行,微观上串行。", "answer": "C || 解析：多核CPU的各核心既可以有独自的Cache,又可以共享同一个Cache。只有支持多线程 的并行处理程序才能同时在多个核心上运行,发挥多核的优势。选项C正确。多任务系统 也称多道程序系统,可以运行在单核CPU上,宏观上并行,微观上串行。"}
{"id": "10", "type": "单项选择题", "question": "10.下列关于多处理器的说法中,正确的是()。 1. 通常采用偶数路CPU,如2路、4路、6路等 II. NUMA构架比UMA构架的运算扩展性要强 III. UMA构架需要解决的重要问题是Cache 一致性 A. I B. 1和II C. 1和III D. I、II和III", "answer_label": "D", "answer_explain": "SMP 也称对称多处理器,一般采用偶数路CPU,选项I正确。UMA构架由于所有CPU共享 相同的内存,增加CPU路数会加大访存冲突,通常2或4路的性能最好,而NUMA理论上支持 无限扩展,选项II正确。UMA构架中所有CPU共享同一内存空间,每个CPU的Cache中都是 共享内存中的一部分副本,因此各CPU的Cache一致性是需要解决的重要问题,选项III 正确。", "answer": "D || 解析：SMP 也称对称多处理器,一般采用偶数路CPU,选项I正确。UMA构架由于所有CPU共享 相同的内存,增加CPU路数会加大访存冲突,通常2或4路的性能最好,而NUMA理论上支持 无限扩展,选项II正确。UMA构架中所有CPU共享同一内存空间,每个CPU的Cache中都是 共享内存中的一部分副本,因此各CPU的Cache一致性是需要解决的重要问题,选项III 正确。"}
{"id": "11", "type": "单项选择题", "question": "11.下列关于多核处理器的说法中,不正确的是()。 A. 多核处理器并不能使单线程程序的执行速度加快 B. 多核处理器在Flynn分类法中属于MIMD系统 C. 多核处理器实际上就是在一个CPU上集成了多个控制核心 D. 多核处理器通常比单核处理器的能耗更高", "answer_label": "C", "answer_explain": "单线程程序只有一个执行流,因此多核处理器并不能使其执行速度加快。多核处理器属于 Flynn 分类法的MIMD系统。多核处理器是在一颗CPU上集成了多个执行内核而非控制核心的处 理器,C错误。多核处理器可在一个时钟周期内处理多个并行任务,因此能耗通常更高。", "answer": "C || 解析：单线程程序只有一个执行流,因此多核处理器并不能使其执行速度加快。多核处理器属于 Flynn 分类法的MIMD系统。多核处理器是在一颗CPU上集成了多个执行内核而非控制核心的处 理器,C错误。多核处理器可在一个时钟周期内处理多个并行任务,因此能耗通常更高。"}
{"id": "12", "type": "单项选择题", "question": "12.【2022统考真题】下列关于并行处理技术的叙述中,不正确的是()。 A. 多核处理器属于MIMD结构 B. 向量处理器属于SIMD结构 C.硬件多线程技术只可用于多核处理器 D. SMP中所有处理器共享单一物理地址空间", "answer_label": "C", "answer_explain": "MIMD 结构分为多计算机系统和多处理器系统。向量处理器是SIMD的变体,属于SIMD结 构。硬件多线程技术在一个核中处理多个线程,可用于单核处理器,选项C错误。共享内存多处理 器(SMP)具有共享的单一物理地址空间,所有核都可通过存取指令来访问同一片主存地址空间。", "answer": "C || 解析：MIMD 结构分为多计算机系统和多处理器系统。向量处理器是SIMD的变体,属于SIMD结 构。硬件多线程技术在一个核中处理多个线程,可用于单核处理器,选项C错误。共享内存多处理 器(SMP)具有共享的单一物理地址空间,所有核都可通过存取指令来访问同一片主存地址空间。"}
