## 2.3 Exception Handling

El mecanismo de manejo de excepciones del ARM Cortex-A8 permite al procesador responder a eventos internos o externos que requieren atención inmediata, como interrupciones, errores de acceso a memoria o instrucciones inválidas. Al ocurrir una excepción, el procesador interrumpe temporalmente la ejecución normal, preserva el contexto actual y transfiere el control a una rutina de manejo específica.

### Comportamiento General

Cuando se detecta una excepción, el procesador:

1. **Preserva el estado actual** del sistema guardando el contenido del CPSR en el registro SPSR correspondiente al modo de excepción.
2. **Almacena la dirección de retorno** en el registro r14_mode, también conocido como Link Register (LR) del modo activo.
3. **Cambia al modo de excepción** adecuado (FIQ, IRQ, etc.).
4. **Salta a la dirección de la rutina de excepción**, determinada por la tabla de vectores.
5. **Desactiva interrupciones anidadas**, si es necesario, mediante los bits I y F del CPSR.

Al finalizar la rutina, el procesador puede regresar al contexto original restaurando el CPSR desde el SPSR y cargando el contador de programa (PC) con el valor guardado en r14_mode.

### Tipos de Excepciones

El procesador puede responder a diversas excepciones, cada una con su propio vector y modo:

* **Reset**: se ejecuta tras un reinicio del sistema.
* **Undefined Instruction**: al encontrar una instrucción no válida o no soportada.
* **Software Interrupt (SWI)**: invocada por el sistema mediante una instrucción específica, común para llamadas al sistema.
* **Prefetch Abort**: error al intentar leer instrucciones desde una dirección inválida.
* **Data Abort**: error en el acceso a datos desde memoria.
* **IRQ (Interrupt Request)**: interrupción normal generada por periféricos (por ejemplo, el DMTimer2).
* **FIQ (Fast Interrupt Request)**: interrupción rápida de alta prioridad.

> ⚠️ Si múltiples excepciones ocurren al mismo tiempo, el procesador las maneja en un orden fijo de prioridad, siendo **Reset** la más alta y **FIQ** más prioritaria que **IRQ**.

### Manejo de IRQ

La excepción **IRQ** se activa cuando se detecta un nivel bajo en la línea nIRQ. Durante su manejo:

* El procesador cambia al **modo IRQ**.
* Se guarda la dirección de retorno en r14_irq.
* Se salva el CPSR en SPSR_irq.
* Las IRQs se desactivan automáticamente (bit I = 1).
* El manejador puede retornar usando:

```asm
SUBS PC, R14_irq, #4
```

Esto restaura el CPSR desde el SPSR y salta de regreso a la instrucción siguiente a la interrumpida.

El bit IRQ en el registro **SCR** permite redirigir la excepción hacia el modo IRQ o al **Monitor mode** si se está usando TrustZone.

### Vectores de Excepción

El ARM Cortex-A8 utiliza una **tabla de vectores de excepción** para definir las direcciones de entrada de cada tipo de excepción. Estas pueden ubicarse en:

* **0x00000000** (vectores bajos)
* **0xFFFF0000** (vectores altos), si se habilita mediante CP15 c1 bit\[13].

Los registros **VBAR** (Vector Base Address Register) y **Monitor Vector Base Address Register** definen las bases para vectores en entornos seguros y no seguros. Los vectores altos no afectan al modo Monitor.