# Control Unit (Unidad de Control)

**Tipo**: Componente de Control Principal
**Estado**: ‚úÖ IMPLEMENTADO (Actualizado 2025-12-13)
**Ubicaci√≥n**: Circuit "Control Unit" + "FSM" en s-mips.circ
**Complejidad**: ‚≠ê‚≠ê‚≠ê Tricky
**Prioridad**: ‚úÖ COMPLETADO

## ‚úÖ ESTADO: IMPLEMENTADO

**ESTE COMPONENTE EST√Å IMPLEMENTADO - EL PROCESADOR FUNCIONA**

El Control Unit es el cerebro del procesador. Orquesta TODAS las operaciones:
- ‚úÖ Cu√°ndo cargar instrucciones
- ‚úÖ Cu√°ndo ejecutarlas
- ‚úÖ Cu√°ndo acceder a memoria
- ‚úÖ Cu√°ndo escribir resultados

**Control Unit implementado = Componentes coordinados = Procesador funcional ‚úÖ**

## Descripci√≥n

La Control Unit es una m√°quina de estados finitos (FSM) que coordina el ciclo de ejecuci√≥n de instrucciones. Es el director de orquesta que sincroniza [[Data Path]], [[Memory Control]] y todos los dem√°s componentes.

## Responsabilidades

1. **Fetch de Instrucciones**: Iniciar lectura de instrucci√≥n desde memoria
2. **Sincronizaci√≥n con RAM**: Esperar RT cycles de la RAM as√≠ncrona
3. **Carga de Instrucci√≥n**: Activar LOAD_I para cargar en [[Instruction Register]]
4. **Ejecuci√≥n**: Activar EXECUTE para que [[Data Path]] procese
5. **Acceso a Memoria**: Coordinar LW/SW/PUSH/POP con [[Memory Control]]
6. **Detenci√≥n**: Responder a se√±al HALT

## M√°quina de Estados

### Estados Principales

**Nota sobre cach√©s direct-mapped**: Se agregaron **4 estados** para soporte de cach√©s:
- `WAIT_INST_CACHE` y `WAIT_INST_MISS` para Instruction Cache
- `WAIT_DATA_CACHE` y `WAIT_DATA_MISS` para Data Cache

Estos estados solo se usan cuando las cach√©s est√°n habilitadas. Con cach√©s deshabilitadas (`I_CACHE_ENABLE=0`, `D_CACHE_ENABLE=0`), el FSM usa los caminos originales directos a Memory Control.

```mermaid
stateDiagram-v2
    [*] --> IDLE

    IDLE --> START_FETCH : CLK & !RESET
    note right of IDLE
        Esperando inicio
    end note

    START_FETCH --> WAIT_INST_CACHE : I_CACHE_ENABLE=1
    START_FETCH --> WAIT_INST_READ : I_CACHE_ENABLE=0 (bypass)
    note right of START_FETCH
        Iniciar lectura de instrucci√≥n
        Direcci√≥n = PC
        Decide entre cache o bypass
    end note

    WAIT_INST_CACHE --> LOAD_INST : I_CACHE_HIT = 1 (1 ciclo)
    WAIT_INST_CACHE --> WAIT_INST_MISS : I_CACHE_HIT = 0
    note right of WAIT_INST_CACHE
        Comparaci√≥n de tag (1 ciclo)
        Direct-mapped: responde inmediato
        HIT ‚Üí dato listo
        MISS ‚Üí ir a buscar a RAM
    end note

    WAIT_INST_MISS --> WAIT_INST_MISS : I_CACHE_READY = 0
    WAIT_INST_MISS --> LOAD_INST : I_CACHE_READY = 1
    note right of WAIT_INST_MISS
        Cach√© trayendo bloque de RAM
        Espera RT ciclos
        Cuando READY=1 ‚Üí dato disponible
    end note

    WAIT_INST_READ --> WAIT_INST_READ : MC_END = 0
    WAIT_INST_READ --> LOAD_INST : MC_END = 1
    note right of WAIT_INST_READ
        Bypass: Esperar RT cycles de RAM
        Polling de se√±al MC_END
    end note

    LOAD_INST --> EXECUTE_INST : LOAD_I = 1 (1 ciclo)
    note right of LOAD_INST
        Cargar instrucci√≥n en IR
        Data Path la decodifica
    end note

    EXECUTE_INST --> CHECK_INST : EXECUTE = 1 (1 ciclo)
    note right of EXECUTE_INST
        Data Path ejecuta
        ALU procesa, Branch calcula
    end note

    CHECK_INST --> HALT_STATE : HALT = 1
    CHECK_INST --> START_MEM_WRITE : MC_NEEDED = 1 & IS_WRITE = 1
    CHECK_INST --> START_MEM_READ : MC_NEEDED = 1 & IS_WRITE = 0
    CHECK_INST --> START_FETCH : MC_NEEDED = 0
    note right of CHECK_INST
        Revisar qu√© hacer despu√©s
    end note

    START_MEM_WRITE --> WAIT_DATA_CACHE : D_CACHE_ENABLE=1
    START_MEM_WRITE --> WAIT_WRITE : D_CACHE_ENABLE=0 (bypass)

    START_MEM_READ --> WAIT_DATA_CACHE : D_CACHE_ENABLE=1
    START_MEM_READ --> WAIT_READ : D_CACHE_ENABLE=0 (bypass)

    WAIT_DATA_CACHE --> CHECK_STACK : D_CACHE_HIT = 1 (1 ciclo)
    WAIT_DATA_CACHE --> WAIT_DATA_MISS : D_CACHE_HIT = 0
    note right of WAIT_DATA_CACHE
        Comparaci√≥n de tag (1 ciclo)
        Direct-mapped: responde inmediato
        HIT ‚Üí lectura/escritura completa
        MISS ‚Üí ir a buscar/escribir a RAM
    end note

    WAIT_DATA_MISS --> WAIT_DATA_MISS : D_CACHE_READY = 0
    WAIT_DATA_MISS --> CHECK_STACK : D_CACHE_READY = 1
    note right of WAIT_DATA_MISS
        Cach√© operando con RAM
        Espera RT (lectura) o WT (escritura)
        Cuando READY=1 ‚Üí operaci√≥n completa
    end note

    WAIT_WRITE --> WAIT_WRITE : MC_END = 0
    WAIT_WRITE --> CHECK_STACK : MC_END = 1

    WAIT_READ --> WAIT_READ : MC_END = 0
    WAIT_READ --> CHECK_STACK : MC_END = 1

    CHECK_STACK --> START_FETCH : Normal instruction
    CHECK_STACK --> START_MEM_READ : PUSH second cycle (read after write)
    CHECK_STACK --> START_MEM_WRITE : POP second cycle (write after read)
    note right of CHECK_STACK
        PUSH/POP requieren 2 accesos
    end note

    HALT_STATE --> HALT_STATE : Infinite loop
    note right of HALT_STATE
        Procesador detenido
    end note
```

### Tabla de Transiciones

**Nota**: Las filas marcadas con üîµ son para cuando cach√©s est√°n habilitadas. Direct-mapped cache responde HIT/MISS en 1 ciclo.

| Estado Actual       | Condici√≥n                  | Pr√≥ximo Estado      | Se√±ales Activas              |
| ------------------- | -------------------------- | ------------------- | ---------------------------- |
| IDLE                | CLK=1, RESET=0             | START_FETCH         | -                            |
| START_FETCH         | I_CACHE_ENABLE=1           | WAIT_INST_CACHE üîµ  | I_CACHE_REQ=1                |
| START_FETCH         | I_CACHE_ENABLE=0           | WAIT_INST_READ      | START_MC=1, R/W=0            |
| WAIT_INST_CACHE üîµ  | I_CACHE_HIT=1              | LOAD_INST           | - (dato listo en 1 ciclo)    |
| WAIT_INST_CACHE üîµ  | I_CACHE_HIT=0              | WAIT_INST_MISS      | - (cache va a RAM)           |
| WAIT_INST_MISS üîµ   | I_CACHE_READY=0            | WAIT_INST_MISS      | - (esperando RAM)            |
| WAIT_INST_MISS üîµ   | I_CACHE_READY=1            | LOAD_INST           | - (dato de RAM listo)        |
| WAIT_INST_READ      | MC_END=0                   | WAIT_INST_READ      | -                            |
| WAIT_INST_READ      | MC_END=1                   | LOAD_INST           | -                            |
| LOAD_INST           | -                          | EXECUTE_INST        | LOAD_I=1                     |
| EXECUTE_INST        | -                          | CHECK_INST          | EXECUTE=1                    |
| CHECK_INST          | HALT=1                     | HALT_STATE          | -                            |
| CHECK_INST          | MC_NEEDED=1, IS_WRITE=1    | START_MEM_WRITE     | -                            |
| CHECK_INST          | MC_NEEDED=1, IS_WRITE=0    | START_MEM_READ      | -                            |
| CHECK_INST          | MC_NEEDED=0                | START_FETCH         | -                            |
| START_MEM_WRITE     | D_CACHE_ENABLE=1           | WAIT_DATA_CACHE üîµ  | D_CACHE_WRITE_REQ=1          |
| START_MEM_WRITE     | D_CACHE_ENABLE=0           | WAIT_WRITE          | START_MC=1, R/W=1            |
| START_MEM_READ      | D_CACHE_ENABLE=1           | WAIT_DATA_CACHE üîµ  | D_CACHE_READ_REQ=1           |
| START_MEM_READ      | D_CACHE_ENABLE=0           | WAIT_READ           | START_MC=1, R/W=0            |
| WAIT_DATA_CACHE üîµ  | D_CACHE_HIT=1              | CHECK_STACK         | - (operaci√≥n en 1 ciclo)     |
| WAIT_DATA_CACHE üîµ  | D_CACHE_HIT=0              | WAIT_DATA_MISS      | - (cache va a RAM)           |
| WAIT_DATA_MISS üîµ   | D_CACHE_READY=0            | WAIT_DATA_MISS      | - (esperando RAM)            |
| WAIT_DATA_MISS üîµ   | D_CACHE_READY=1            | CHECK_STACK         | - (dato/escritura completa)  |
| WAIT_WRITE          | MC_END=0                   | WAIT_WRITE          | -                            |
| WAIT_WRITE          | MC_END=1                   | CHECK_STACK         | -                            |
| WAIT_READ           | MC_END=0                   | WAIT_READ           | -                            |
| WAIT_READ           | MC_END=1                   | CHECK_STACK         | -                            |
| CHECK_STACK         | !PUSH, !POP                | START_FETCH         | -                            |
| CHECK_STACK         | PUSH (1st cycle done)      | START_MEM_READ      | PUSH_LOAD=1                  |
| CHECK_STACK         | POP (1st cycle done)       | START_MEM_WRITE     | -                            |
| HALT_STATE          | Always                     | HALT_STATE          | -                            |

## Entradas

### Desde Sistema
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| `CLK` | 1 bit | Reloj del sistema |
| `RESET` | 1 bit | Reset sincr√≥nico |

### Desde [[Data Path]]
| Puerto        | Ancho | Descripci√≥n                               |
| ------------- | ----- | ----------------------------------------- |
| [[HALT]]      | 1 bit | Se√±al de instrucci√≥n HALT                 |
| [[MC_NEEDED]] | 1 bit | Indica que se necesita acceso a memoria (LW/SW/PUSH/POP)   |
| [[IS_WRITE]]  | 1 bit | Tipo de acceso: 0=lectura (LW/POP), 1=escritura (SW/PUSH)    |
| `PUSH`        | 1 bit | Se√±al de instrucci√≥n PUSH (para 2¬∫ ciclo de stack) |
| `POP`         | 1 bit | Se√±al de instrucci√≥n POP (para 2¬∫ ciclo de stack)  |

**Nota**: Estas se√±ales son generadas por el [[Instruction Decoder]] dentro del Data Path y expuestas como salidas del Data Path hacia Control Unit.

### Desde [[Memory Control]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[MC_END]] | 1 bit | Memory Control ha terminado operaci√≥n |

### Desde [[Cache System Overview|Cache System]] (Opcional)

| Puerto | Ancho | Descripci√≥n | Requerido |
|--------|-------|-------------|-----------|
| `I_CACHE_HIT` | 1 bit | Instruction Cache hit (1=hit, 0=miss). Direct-mapped ‚Üí responde en 1 ciclo | ‚úÖ Si I_CACHE_ENABLE=1 |
| `I_CACHE_READY` | 1 bit | Instruction Cache tiene dato listo para leer (solo relevante si hubo MISS) | ‚úÖ Si I_CACHE_ENABLE=1 |
| `D_CACHE_HIT` | 1 bit | Data Cache hit (1=hit, 0=miss). Direct-mapped ‚Üí responde en 1 ciclo | ‚úÖ Si D_CACHE_ENABLE=1 |
| `D_CACHE_READY` | 1 bit | Data Cache tiene dato listo para leer (solo relevante si hubo MISS) | ‚úÖ Si D_CACHE_ENABLE=1 |

**Nota sobre Cach√©s Direct-Mapped**:
- Las cach√©s responden **en 1 ciclo** si hay HIT o MISS (comparaci√≥n de tag)
- **Si HIT**: Dato disponible inmediatamente (1 ciclo total)
- **Si MISS**: Cach√© va a Memory Control ‚Üí toma RT/WT ciclos adicionales ‚Üí `READY=1` cuando termina

**Timing**:
- `CACHE_HIT` se eval√∫a despu√©s de 1 ciclo de comparaci√≥n de tag
- `CACHE_READY` se pone a 1 cuando: (a) hubo hit (inmediato), o (b) miss complet√≥ fetch de RAM

## Salidas

### Hacia [[Data Path]]

#### Se√±ales de Control Principales:

| Puerto | Ancho | Descripci√≥n | Estado |
|--------|-------|-------------|--------|
| [[LOAD_I]] | 1 bit | Carga instrucci√≥n en [[Instruction Register]] (Data Path lo recibe como `LOAD_INST`) | ‚úÖ NECESARIO |
| `EN` | 1 bit | Enable general del Data Path (habilitar procesamiento) | ‚úÖ NECESARIO |
| `CLK` | 1 bit | Reloj global del sistema | ‚úÖ GLOBAL |
| `RESET` | 1 bit | Reset sincr√≥nico global | ‚úÖ GLOBAL |

**Total: 4 se√±ales (2 de control + 2 globales)**

**Nota de nomenclatura**: Control Unit genera `LOAD_I`, pero Data Path lo recibe como `LOAD_INST`. Son el mismo pin f√≠sico con diferente nombre por claridad en documentaci√≥n.

#### Se√±ales Opcionales (Revisar necesidad en implementaci√≥n):

| Puerto | Ancho | Descripci√≥n | An√°lisis |
|--------|-------|-------------|----------|
| [[EXECUTE]] | 1 bit | Habilita ejecuci√≥n expl√≠cita en Data Path | ‚ö†Ô∏è **REVISAR**: ¬øData Path ejecuta autom√°ticamente cuando `EN=1` y hay instrucci√≥n cargada, o necesita pulso `EXECUTE` expl√≠cito? |
| `PUSH_LOAD` | 1 bit | Indica 2¬∫ ciclo de PUSH (cargar despu√©s de escribir) | ‚ö†Ô∏è **REVISAR**: ¬øRealmente necesario? PUSH puede manejarse internamente en FSM sin se√±al hacia Data Path |

**‚ö†Ô∏è IMPORTANTE - Verificar en Logisim**:

Estas se√±ales aparecen en la FSM de Control Unit pero **NO est√°n documentadas como entradas** en Data Path. Hay dos posibilidades:

1. **Si son necesarias**: Agregar `EXECUTE` y `PUSH_LOAD` como entradas en Data Path.md
2. **Si NO son necesarias**: Eliminar `EXECUTE` y `PUSH_LOAD` de esta documentaci√≥n

**Recomendaci√≥n temporal**: Verificar implementaci√≥n real en Logisim para determinar si estos pines existen f√≠sicamente.

### Hacia [[Memory Control]]
| Puerto | Ancho | Descripci√≥n |
|--------|-------|-------------|
| [[START_MC]] | 1 bit | Inicia operaci√≥n en Memory Control |
| `R/W` | 1 bit | Tipo de operaci√≥n: 0=read, 1=write |

### Hacia [[Cache System Overview|Cache System]] (Opcional)

| Puerto | Ancho | Descripci√≥n | Requerido |
|--------|-------|-------------|-----------|
| `I_CACHE_REQ` | 1 bit | Request a Instruction Cache (iniciar fetch de instrucci√≥n) | ‚úÖ Si I_CACHE_ENABLE=1 |
| `D_CACHE_READ_REQ` | 1 bit | Request de lectura a Data Cache (LW/POP) | ‚úÖ Si D_CACHE_ENABLE=1 |
| `D_CACHE_WRITE_REQ` | 1 bit | Request de escritura a Data Cache (SW/PUSH) | ‚úÖ Si D_CACHE_ENABLE=1 |

**Nota sobre Cach√©s**: Estas se√±ales solo se activan cuando las cach√©s est√°n habilitadas. En modo bypass (`I_CACHE_ENABLE=0` o `D_CACHE_ENABLE=0`), estas se√±ales permanecen en 0 y el sistema usa `START_MC` directamente.

## Timing de Instrucciones

**Nota**: Los timings asumen cach√©s deshabilitadas (bypass mode). Ver secci√≥n "Timing con Cach√©s" m√°s abajo para timings con cach√©s habilitadas.

### Instrucci√≥n Normal (sin memoria) - SIN CACH√âS
```
Ejemplo: ADD R1, R2, R3

Ciclo 1: START_FETCH ‚Üí WAIT_INST_READ
Ciclos 2-N: WAIT_INST_READ (N = RT cycles)
Ciclo N+1: LOAD_INST (LOAD_I=1)
Ciclo N+2: EXECUTE_INST (EXECUTE=1)
Ciclo N+3: CHECK_INST ‚Üí START_FETCH

Total: 3 + RT cycles (t√≠picamente 3 + 3 = 6 ciclos)
```

### Instrucci√≥n con Memoria (LW)
```
Ejemplo: LW R5, 0(R10)

Ciclos 1-(RT+3): Fetch de instrucci√≥n (igual que arriba)
Ciclo RT+4: START_MEM_READ
Ciclos RT+5-(RT+4+RT): WAIT_READ
Ciclo 2*RT+5: CHECK_STACK ‚Üí START_FETCH

Total: 5 + 2*RT cycles
```

### Instrucci√≥n con Memoria (SW)
```
Ejemplo: SW R5, 0(R10)

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_WRITE
Ciclos RT+5-(RT+4+WT): WAIT_WRITE
Ciclo RT+WT+5: CHECK_STACK ‚Üí START_FETCH

Total: 5 + RT + WT cycles
```

### Stack (PUSH)
```
Ejemplo: PUSH R7

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_WRITE (SP ya decrementado)
Ciclos RT+5-(RT+4+WT): WAIT_WRITE
Ciclo RT+WT+5: CHECK_STACK detecta PUSH
Ciclo RT+WT+6: START_MEM_READ (para siguiente instrucci√≥n de stack)
... (si no es POP, vuelve a START_FETCH)

Total: M√≠nimo 6 + RT + WT cycles
```

### Stack (POP)
```
Ejemplo: POP R8

Ciclos 1-(RT+3): Fetch de instrucci√≥n
Ciclo RT+4: START_MEM_READ (de memoria[SP])
Ciclos RT+5-(RT+4+RT): WAIT_READ
Ciclo 2*RT+5: CHECK_STACK detecta POP, SP incrementado
Ciclo 2*RT+6: START_FETCH

Total: 6 + 2*RT cycles
```

### Timing con Cach√©s Habilitadas

Cuando las cach√©s est√°n habilitadas (`I_CACHE_ENABLE=1` y/o `D_CACHE_ENABLE=1`), los timings mejoran significativamente en caso de cache hit.

#### Instrucci√≥n Normal (solo I-Cache habilitada)

**Cache Hit** (caso com√∫n, ~95% del tiempo):
```
Ejemplo: ADD R1, R2, R3

Ciclo 1: START_FETCH ‚Üí WAIT_INST_CACHE (I_CACHE_REQ=1)
Ciclo 2: WAIT_INST_CACHE compara tag ‚Üí I_CACHE_HIT=1 ‚Üí LOAD_INST
Ciclo 3: LOAD_INST (LOAD_I=1)
Ciclo 4: EXECUTE_INST (EXECUTE=1)
Ciclo 5: CHECK_INST ‚Üí START_FETCH

Total: 5 ciclos (vs 6 sin cache, si RT=3)
Mejora: 1 ciclo (16% m√°s r√°pido)
```

**Cache Miss** (caso raro, ~5% del tiempo):
```
Ejemplo: ADD R1, R2, R3

Ciclo 1: START_FETCH ‚Üí WAIT_INST_CACHE (I_CACHE_REQ=1)
Ciclo 2: WAIT_INST_CACHE compara tag ‚Üí I_CACHE_HIT=0 ‚Üí WAIT_INST_MISS
Ciclos 3-N: WAIT_INST_MISS (cach√© trae bloque de RAM, N = RT cycles)
Ciclo RT+2: WAIT_INST_MISS ‚Üí I_CACHE_READY=1 ‚Üí LOAD_INST
Ciclo RT+3: LOAD_INST (LOAD_I=1)
Ciclo RT+4: EXECUTE_INST (EXECUTE=1)
Ciclo RT+5: CHECK_INST ‚Üí START_FETCH

Total: 5 + RT cycles (vs 3 + RT sin cache)
Penalidad por miss: 2 ciclos extra vs sin cache
```

**Nota importante**: El miss tiene penalidad de 2 ciclos extras porque:
- 1 ciclo para comparar tag (detectar miss)
- 1 ciclo de overhead de control FSM
- RT ciclos para traer de RAM (igual que sin cache)

#### Instrucci√≥n LW (ambas cach√©s habilitadas)

**Double Hit** (I-Cache hit + D-Cache hit):
```
Ejemplo: LW R5, 0(R10)

Ciclo 1: START_FETCH ‚Üí WAIT_INST_CACHE
Ciclo 2: WAIT_INST_CACHE (tag match) ‚Üí I_CACHE_HIT=1 ‚Üí LOAD_INST
Ciclo 3: LOAD_INST ‚Üí EXECUTE_INST
Ciclo 4: EXECUTE_INST ‚Üí CHECK_INST ‚Üí START_MEM_READ ‚Üí WAIT_DATA_CACHE
Ciclo 5: WAIT_DATA_CACHE (tag match) ‚Üí D_CACHE_HIT=1 ‚Üí CHECK_STACK ‚Üí START_FETCH

Total: 5 ciclos (vs 2*RT+5 = 11 sin cache, si RT=3)
Mejora: 6 ciclos (54% m√°s r√°pido)
```

**I-Cache Hit + D-Cache Miss**:
```
Ejemplo: LW R5, 0(R10)

Ciclo 1: START_FETCH ‚Üí WAIT_INST_CACHE
Ciclo 2: WAIT_INST_CACHE ‚Üí I_CACHE_HIT=1 ‚Üí LOAD_INST
Ciclo 3: LOAD_INST ‚Üí EXECUTE_INST
Ciclo 4: EXECUTE_INST ‚Üí CHECK_INST ‚Üí START_MEM_READ ‚Üí WAIT_DATA_CACHE
Ciclo 5: WAIT_DATA_CACHE ‚Üí D_CACHE_HIT=0 ‚Üí WAIT_DATA_MISS
Ciclos 6-N: WAIT_DATA_MISS (cach√© trae de RAM, N = RT cycles)
Ciclo RT+5: WAIT_DATA_MISS ‚Üí D_CACHE_READY=1 ‚Üí CHECK_STACK ‚Üí START_FETCH

Total: 5 + RT cycles (vs 2*RT+5 sin cache)
Mejora: RT ciclos (50% si RT=3)
```

**I-Cache Miss + D-Cache Hit**:
```
Total: RT + 6 ciclos (vs 2*RT+5 sin cache)
Mejora: RT-1 ciclos
```

**Double Miss** (peor caso):
```
Total: 2*RT + 7 ciclos (vs 2*RT+5 sin cache)
Penalidad: 2 ciclos extra vs sin cache
```

#### Comparativa de Rendimiento

| Escenario | Sin Cach√©s | Solo I-Cache (hit) | I+D Cache (doble hit) | Mejora |
|-----------|------------|--------------------|-----------------------|--------|
| Instrucci√≥n ALU | 6 ciclos | 5 ciclos | 5 ciclos | 16% |
| LW/SW | 11 ciclos | 10 ciclos | 5 ciclos | 54% |
| Programa t√≠pico* | 100% | ~92% | ~60% | 40% |

\* Programa t√≠pico: 60% ALU, 30% memory, 10% branch. Asume 90% hit rate.

**Conclusi√≥n**: Las cach√©s reducen dram√°ticamente el tiempo de ejecuci√≥n, especialmente para instrucciones de memoria. El bypass permite deshabilitarlas si fallan, manteniendo funcionalidad b√°sica.

## Implementaci√≥n en Logisim

### Componentes Necesarios

1. **Registro de Estado**: 4 bits para codificar estados (16 estados posibles)
   - IDLE = 0000
   - START_FETCH = 0001
   - WAIT_INST_CACHE = 0010 üîµ (compara tag I-Cache, 1 ciclo)
   - WAIT_INST_MISS = 0011 üîµ (espera I-Cache traer de RAM)
   - WAIT_INST_READ = 0100 (bypass: espera Memory Control)
   - LOAD_INST = 0101
   - EXECUTE_INST = 0110
   - CHECK_INST = 0111
   - START_MEM_WRITE = 1000
   - START_MEM_READ = 1001
   - WAIT_DATA_CACHE = 1010 üîµ (compara tag D-Cache, 1 ciclo)
   - WAIT_DATA_MISS = 1011 üîµ (espera D-Cache operar con RAM)
   - WAIT_WRITE = 1100 (bypass: espera Memory Control)
   - WAIT_READ = 1101 (bypass: espera Memory Control)
   - CHECK_STACK = 1110
   - HALT_STATE = 1111

2. **L√≥gica Combinacional de Transiciones**: Comparadores + multiplexores
   - Input: Estado actual + se√±ales de entrada
   - Output: Pr√≥ximo estado

3. **Decodificador de Salidas**: Genera se√±ales de control seg√∫n estado
   - LOAD_I = 1 cuando estado = LOAD_INST
   - EXECUTE = 1 cuando estado = EXECUTE_INST
   - START_MC = 1 cuando estado = START_FETCH | START_MEM_WRITE | START_MEM_READ
   - etc.

### Pseudoc√≥digo

```verilog
// Par√°metros de configuraci√≥n
parameter I_CACHE_ENABLE = 1'b0;  // 0 = bypass a Memory Control
parameter D_CACHE_ENABLE = 1'b0;  // 0 = bypass a Memory Control

always @(posedge CLK) begin
    if (RESET)
        state <= IDLE;
    else
        case (state)
            IDLE:
                state <= START_FETCH;

            START_FETCH:
                if (I_CACHE_ENABLE == 1'b1)
                    state <= WAIT_INST_CACHE;  // Usar I-Cache
                else
                    state <= WAIT_INST_READ;    // Bypass: directo a MC

            WAIT_INST_CACHE:
                // Despu√©s de 1 ciclo, cach√© ya compar√≥ tag
                if (I_CACHE_HIT == 1'b1)
                    state <= LOAD_INST;         // HIT: dato listo inmediato
                else
                    state <= WAIT_INST_MISS;    // MISS: ir a buscar a RAM

            WAIT_INST_MISS:
                // Esperando que cach√© traiga bloque de RAM
                if (I_CACHE_READY)
                    state <= LOAD_INST;         // Dato de RAM ya disponible

            WAIT_INST_READ:
                if (MC_END)
                    state <= LOAD_INST;

            LOAD_INST:
                state <= EXECUTE_INST;

            EXECUTE_INST:
                state <= CHECK_INST;

            CHECK_INST:
                if (HALT)
                    state <= HALT_STATE;
                else if (MC_NEEDED && IS_WRITE)
                    state <= START_MEM_WRITE;
                else if (MC_NEEDED && !IS_WRITE)
                    state <= START_MEM_READ;
                else
                    state <= START_FETCH;

            START_MEM_WRITE:
                if (D_CACHE_ENABLE == 1'b1)
                    state <= WAIT_DATA_CACHE;  // Usar D-Cache
                else
                    state <= WAIT_WRITE;        // Bypass: directo a MC

            START_MEM_READ:
                if (D_CACHE_ENABLE == 1'b1)
                    state <= WAIT_DATA_CACHE;  // Usar D-Cache
                else
                    state <= WAIT_READ;         // Bypass: directo a MC

            WAIT_DATA_CACHE:
                // Despu√©s de 1 ciclo, cach√© ya compar√≥ tag
                if (D_CACHE_HIT == 1'b1)
                    state <= CHECK_STACK;       // HIT: lectura/escritura inmediata
                else
                    state <= WAIT_DATA_MISS;    // MISS: operar con RAM

            WAIT_DATA_MISS:
                // Esperando que cach√© complete operaci√≥n con RAM
                if (D_CACHE_READY)
                    state <= CHECK_STACK;       // Operaci√≥n completada

            WAIT_WRITE:
                if (MC_END)
                    state <= CHECK_STACK;

            WAIT_READ:
                if (MC_END)
                    state <= CHECK_STACK;

            CHECK_STACK:
                if (PUSH)
                    state <= START_MEM_READ;
                else if (POP)
                    state <= START_MEM_WRITE;
                else
                    state <= START_FETCH;

            HALT_STATE:
                state <= HALT_STATE;
        endcase
end

// Salidas combinacionales
assign LOAD_I = (state == LOAD_INST);
assign EXECUTE = (state == EXECUTE_INST);

// Se√±ales a Memory Control (solo si bypass)
assign START_MC = (I_CACHE_ENABLE == 1'b0 && state == START_FETCH) ||
                  (D_CACHE_ENABLE == 1'b0 && state == START_MEM_WRITE) ||
                  (D_CACHE_ENABLE == 1'b0 && state == START_MEM_READ);
assign R/W = (state == START_MEM_WRITE) || (state == WAIT_WRITE);

// Se√±ales a Cach√©s (solo si habilitadas)
assign I_CACHE_REQ = (I_CACHE_ENABLE == 1'b1 && state == START_FETCH);
assign D_CACHE_WRITE_REQ = (D_CACHE_ENABLE == 1'b1 && state == START_MEM_WRITE);
assign D_CACHE_READ_REQ = (D_CACHE_ENABLE == 1'b1 && state == START_MEM_READ);
```

## Coordinaci√≥n con Otros Componentes

### Con [[Data Path]]
```
Control Unit env√≠a: LOAD_I, EXECUTE
Data Path env√≠a: HALT, MC_NEEDED, IS_WRITE
```
**Secuencia**:
1. CU: LOAD_I=1 ‚Üí DP carga instrucci√≥n
2. CU: EXECUTE=1 ‚Üí DP ejecuta
3. DP: MC_NEEDED=1 (si LW/SW) ‚Üí CU coordina memoria

### Con [[Memory Control]]
```
Control Unit env√≠a: START_MC, R/W
Memory Control env√≠a: MC_END
```
**Secuencia**:
1. CU: START_MC=1 ‚Üí MC inicia operaci√≥n
2. CU espera polling MC_END
3. MC: MC_END=1 ‚Üí CU contin√∫a

### Ciclo Completo
```
1. CU fetch instrucci√≥n (via MC)
2. CU carga en IR (LOAD_I)
3. DP decodifica autom√°ticamente
4. CU ejecuta (EXECUTE)
5. DP procesa, genera MC_NEEDED si necesario
6. CU coordina memoria si MC_NEEDED=1
7. Volver a 1
```

## Estimaci√≥n de Trabajo

**Tiempo**: 7-10 d√≠as
**Dificultad**: Alta

**Desglose**:
1. Dise√±ar FSM completo (2 d√≠as)
2. Implementar registro de estado y transiciones (2 d√≠as)
3. Implementar decodificador de salidas (1 d√≠a)
4. Testing con instrucciones simples (2 d√≠as)
5. Testing con memoria (LW/SW) (1 d√≠a)
6. Testing con PUSH/POP (1 d√≠a)
7. Depuraci√≥n y ajustes (1-2 d√≠as)

## Verificaci√≥n

### Tests B√°sicos
1. Fetch y ejecuci√≥n de instrucci√≥n simple (ADD)
2. M√∫ltiples instrucciones secuenciales
3. Instrucci√≥n con memoria (LW)
4. Instrucci√≥n con escritura (SW)
5. PUSH y POP
6. HALT detiene correctamente

### Casos Cr√≠ticos
- RAM lenta (RT=10, WT=15): verificar espera correcta
- PUSH seguido de POP inmediato
- HALT en mitad de operaci√≥n de memoria

## Dependencias

**Requiere que existan**:
- [[Memory Control]] (para se√±al MC_END)
- [[Data Path]] (para se√±ales HALT, MC_NEEDED, IS_WRITE)

**Es requerido por**:
- TODO EL PROCESADOR (sin CU, nada funciona)

## Problemas Conocidos

**Estado actual**: üî¥ NO IMPLEMENTADO

**Impacto sin este componente**:
- ‚ùå Imposible cargar instrucciones
- ‚ùå Imposible ejecutar instrucciones
- ‚ùå Imposible acceder a memoria
- ‚ùå Data Path queda "congelado"
- ‚ùå Procesador completamente in√∫til

**Conclusi√≥n**: **ESTE ES EL COMPONENTE M√ÅS CR√çTICO FALTANTE**

## Integraci√≥n con Cach√©s (Sistema de Bypass)

### Par√°metros de Configuraci√≥n

Para permitir que el procesador funcione con o sin cach√©s, Control Unit debe incluir par√°metros de configuraci√≥n:

| Par√°metro | Tipo | Valor por Defecto | Descripci√≥n |
|-----------|------|-------------------|-------------|
| `I_CACHE_ENABLE` | 1 bit | 0 (deshabilitado) | Enable de Instruction Cache (0=bypass directo a Memory Control) |
| `D_CACHE_ENABLE` | 1 bit | 0 (deshabilitado) | Enable de Data Cache (0=bypass directo a Memory Control) |

### Estados de Cach√© Agregados

**Cuatro nuevos estados** fueron agregados al FSM para soporte de cach√©s direct-mapped:

1. **WAIT_INST_CACHE** (c√≥digo: 0010)
   - **Funci√≥n**: Compara tag en Instruction Cache (1 ciclo)
   - **Entrada**: desde `START_FETCH` si `I_CACHE_ENABLE=1`
   - **Salida HIT**: a `LOAD_INST` si `I_CACHE_HIT=1` (dato listo)
   - **Salida MISS**: a `WAIT_INST_MISS` si `I_CACHE_HIT=0` (ir a buscar a RAM)
   - **Duraci√≥n**: Siempre 1 ciclo (direct-mapped)

2. **WAIT_INST_MISS** (c√≥digo: 0011)
   - **Funci√≥n**: Espera mientras cach√© trae bloque de RAM
   - **Entrada**: desde `WAIT_INST_CACHE` si hubo miss
   - **Salida**: a `LOAD_INST` cuando `I_CACHE_READY=1`
   - **Duraci√≥n**: RT ciclos (tiempo de acceso a RAM)

3. **WAIT_DATA_CACHE** (c√≥digo: 1010)
   - **Funci√≥n**: Compara tag en Data Cache (1 ciclo)
   - **Entrada**: desde `START_MEM_READ` o `START_MEM_WRITE` si `D_CACHE_ENABLE=1`
   - **Salida HIT**: a `CHECK_STACK` si `D_CACHE_HIT=1` (lectura/escritura completa)
   - **Salida MISS**: a `WAIT_DATA_MISS` si `D_CACHE_HIT=0` (operar con RAM)
   - **Duraci√≥n**: Siempre 1 ciclo (direct-mapped)

4. **WAIT_DATA_MISS** (c√≥digo: 1011)
   - **Funci√≥n**: Espera mientras cach√© opera con RAM
   - **Entrada**: desde `WAIT_DATA_CACHE` si hubo miss
   - **Salida**: a `CHECK_STACK` cuando `D_CACHE_READY=1`
   - **Duraci√≥n**: RT ciclos (lectura) o WT ciclos (escritura)

**Ventaja de separar HIT/MISS**:
- Estados `WAIT_*_CACHE` son **siempre 1 ciclo** (comparaci√≥n de tag)
- Estados `WAIT_*_MISS` son **RT/WT ciclos** (acceso a RAM)
- FSM distingue claramente entre hit (r√°pido) y miss (lento)

### Modificaciones a Estados Existentes

#### START_FETCH (c√≥digo: 0001)

**ANTES** (sin cach√©s):
```verilog
START_FETCH:
    START_MC = 1;
    R/W = 0;
    next_state = WAIT_INST_READ;
```

**AHORA** (con soporte de cach√©s):
```verilog
START_FETCH:
    if (I_CACHE_ENABLE == 1'b1) begin
        // Usar Instruction Cache
        I_CACHE_REQ = 1;
        next_state = WAIT_INST_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 0;
        next_state = WAIT_INST_READ;
    end
```

#### START_MEM_READ (c√≥digo: 1010)

**ANTES** (sin cach√©s):
```verilog
START_MEM_READ:
    START_MC = 1;
    R/W = 0;
    next_state = WAIT_READ;
```

**AHORA** (con soporte de cach√©s):
```verilog
START_MEM_READ:
    if (D_CACHE_ENABLE == 1'b1) begin
        // Usar Data Cache para lectura
        D_CACHE_READ_REQ = 1;
        next_state = WAIT_DATA_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 0;
        next_state = WAIT_READ;
    end
```

#### START_MEM_WRITE (c√≥digo: 0111)

**ANTES** (sin cach√©s):
```verilog
START_MEM_WRITE:
    START_MC = 1;
    R/W = 1;
    next_state = WAIT_WRITE;
```

**AHORA** (con soporte de cach√©s):
```verilog
START_MEM_WRITE:
    if (D_CACHE_ENABLE == 1'b1) begin
        // Usar Data Cache para escritura
        D_CACHE_WRITE_REQ = 1;
        next_state = WAIT_DATA_CACHE;
    end
    else begin
        // Bypass: directo a Memory Control
        START_MC = 1;
        R/W = 1;
        next_state = WAIT_WRITE;
    end
```

### Sistema de Bypass

El dise√±o permite que las cach√©s fallen sin afectar al resto del CPU:

#### Modo 1: Cach√©s Deshabilitadas (Bypass Total)
```
I_CACHE_ENABLE = 0
D_CACHE_ENABLE = 0
```

- Control Unit se comunica directamente con Memory Control
- Estados `WAIT_INST_CACHE` y `WAIT_DATA_CACHE` nunca se alcanzan
- Sistema funciona exactamente igual que sin cach√©s instaladas
- **Uso**: Procesador sin cach√©s, o cach√©s fallan completamente

#### Modo 2: Solo I-Cache Habilitada
```
I_CACHE_ENABLE = 1
D_CACHE_ENABLE = 0
```

- Fetch de instrucciones: `START_FETCH ‚Üí WAIT_INST_CACHE ‚Üí LOAD_INST`
- Accesos a datos (LW/SW): `START_MEM_READ/WRITE ‚Üí WAIT_READ/WRITE` (bypass)
- **Uso**: Optimizar fetch de instrucciones, datos van a RAM directamente
- **Beneficio**: ~16% mejora en ALU, ~8% mejora en LW/SW

#### Modo 3: Solo D-Cache Habilitada
```
I_CACHE_ENABLE = 0
D_CACHE_ENABLE = 1
```

- Fetch de instrucciones: `START_FETCH ‚Üí WAIT_INST_READ` (bypass)
- Accesos a datos: `START_MEM_READ/WRITE ‚Üí WAIT_DATA_CACHE ‚Üí CHECK_STACK`
- **Uso**: Optimizar datos, instrucciones van a RAM directamente
- **Beneficio**: ~45% mejora en LW/SW, sin mejora en ALU

#### Modo 4: Ambas Cach√©s Habilitadas (M√°ximo Rendimiento)
```
I_CACHE_ENABLE = 1
D_CACHE_ENABLE = 1
```

- Fetch de instrucciones: `START_FETCH ‚Üí WAIT_INST_CACHE ‚Üí LOAD_INST`
- Accesos a datos: `START_MEM_READ/WRITE ‚Üí WAIT_DATA_CACHE ‚Üí CHECK_STACK`
- **Uso**: M√°ximo rendimiento
- **Beneficio**: ~40% mejora general (asumiendo 90% hit rate)
- **Consideraci√≥n**: Arbitraje en Memory Control si ambas tienen miss simult√°neo

### Implementaci√≥n en Logisim

#### Pasos para Integrar Cach√©s

1. **Agregar par√°metros** `I_CACHE_ENABLE` y `D_CACHE_ENABLE` como constantes (0/1)
2. **Agregar pines de entrada**:
   - `I_CACHE_READY` (desde Instruction Cache)
   - `D_CACHE_READY` (desde Data Cache)
   - Opcionalmente: `I_CACHE_HIT`, `D_CACHE_HIT` (para estad√≠sticas)

3. **Agregar pines de salida**:
   - `I_CACHE_REQ` (hacia Instruction Cache)
   - `D_CACHE_READ_REQ` (hacia Data Cache)
   - `D_CACHE_WRITE_REQ` (hacia Data Cache)

4. **Modificar l√≥gica de transiciones**:
   - En `START_FETCH`: agregar multiplexor que elige `WAIT_INST_CACHE` vs `WAIT_INST_READ` seg√∫n `I_CACHE_ENABLE`
   - En `START_MEM_READ`: agregar multiplexor que elige `WAIT_DATA_CACHE` vs `WAIT_READ` seg√∫n `D_CACHE_ENABLE`
   - En `START_MEM_WRITE`: agregar multiplexor que elige `WAIT_DATA_CACHE` vs `WAIT_WRITE` seg√∫n `D_CACHE_ENABLE`

5. **Agregar estados de espera de cach√©**:
   - `WAIT_INST_CACHE`: polling de `I_CACHE_READY`
   - `WAIT_DATA_CACHE`: polling de `D_CACHE_READY`

6. **Modificar decodificador de salidas**:
   ```verilog
   assign I_CACHE_REQ = (I_CACHE_ENABLE == 1'b1) && (state == START_FETCH);
   assign D_CACHE_READ_REQ = (D_CACHE_ENABLE == 1'b1) && (state == START_MEM_READ);
   assign D_CACHE_WRITE_REQ = (D_CACHE_ENABLE == 1'b1) && (state == START_MEM_WRITE);
   assign START_MC = ((I_CACHE_ENABLE == 1'b0) && (state == START_FETCH)) ||
                     ((D_CACHE_ENABLE == 1'b0) && (state == START_MEM_WRITE)) ||
                     ((D_CACHE_ENABLE == 1'b0) && (state == START_MEM_READ));
   ```

#### Testing del Sistema de Bypass

**Test 1: Bypass Total (sin cach√©s)**
- Configurar `I_CACHE_ENABLE=0`, `D_CACHE_ENABLE=0`
- Ejecutar programa completo (ej: tests/add.asm)
- Verificar que funciona igual que antes
- Verificar que `I_CACHE_REQ`, `D_CACHE_READ_REQ`, `D_CACHE_WRITE_REQ` permanecen en 0

**Test 2: Solo I-Cache**
- Configurar `I_CACHE_ENABLE=1`, `D_CACHE_ENABLE=0`
- Simular I-Cache con latch que devuelve `I_CACHE_READY=1` tras 1 ciclo
- Verificar que fetch mejora (5 ciclos vs 6)
- Verificar que accesos a datos usan bypass

**Test 3: Ambas Cach√©s**
- Configurar `I_CACHE_ENABLE=1`, `D_CACHE_ENABLE=1`
- Simular ambas cach√©s con latches
- Verificar timing completo (5 ciclos para LW con doble hit)

**Test 4: Fallo de Cach√©**
- Iniciar con `I_CACHE_ENABLE=1`, `D_CACHE_ENABLE=1`
- Durante ejecuci√≥n, desconectar cach√© f√≠sica
- Cambiar a `I_CACHE_ENABLE=0`, `D_CACHE_ENABLE=0`
- Verificar que procesador contin√∫a funcionando en modo bypass

### Diagrama de Conexiones

```
                    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
                    ‚îÇ    CONTROL UNIT         ‚îÇ
                    ‚îÇ                         ‚îÇ
  I_CACHE_READY ‚îÄ‚îÄ‚îÄ‚îÄ‚î§ Inputs (Cache)          ‚îÇ
  D_CACHE_READY ‚îÄ‚îÄ‚îÄ‚îÄ‚î§                         ‚îÇ
                    ‚îÇ                         ‚îÇ
                    ‚îÇ Outputs (Cache)         ‚îú‚îÄ‚îÄ‚îÄ‚îÄ I_CACHE_REQ
                    ‚îÇ                         ‚îú‚îÄ‚îÄ‚îÄ‚îÄ D_CACHE_READ_REQ
                    ‚îÇ                         ‚îú‚îÄ‚îÄ‚îÄ‚îÄ D_CACHE_WRITE_REQ
                    ‚îÇ                         ‚îÇ
                    ‚îÇ Parameters              ‚îÇ
                    ‚îÇ  I_CACHE_ENABLE = 0/1   ‚îÇ
                    ‚îÇ  D_CACHE_ENABLE = 0/1   ‚îÇ
                    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                              ‚îÇ ‚îÇ ‚îÇ
              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
              ‚Üì                 ‚Üì                 ‚Üì
    ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
    ‚îÇ Instruction     ‚îÇ ‚îÇ Data Cache   ‚îÇ ‚îÇ Memory       ‚îÇ
    ‚îÇ Cache           ‚îÇ ‚îÇ              ‚îÇ ‚îÇ Control      ‚îÇ
    ‚îÇ                 ‚îÇ ‚îÇ              ‚îÇ ‚îÇ              ‚îÇ
    ‚îÇ - I_CACHE_REQ   ‚îÇ ‚îÇ - READ_REQ   ‚îÇ ‚îÇ - START_MC   ‚îÇ
    ‚îÇ - I_CACHE_READY ‚îÇ ‚îÇ - WRITE_REQ  ‚îÇ ‚îÇ - MC_END     ‚îÇ
    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ - D_CACHE_   ‚îÇ ‚îÇ - R/W        ‚îÇ
                        ‚îÇ   READY      ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                        ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

Ver [[Cache System Overview]], [[GUIA-CONEXION-CACHES]], y [[CAMBIOS-FSM-CONTROL-UNIT-PARA-CACHES]] para detalles completos de integraci√≥n.

## Referencias

- Documentaci√≥n: `WORKFLOW_PROYECTO.md` Fase 2.2
- Documentaci√≥n: `S-MIPS_PROCESSOR_GUIDE_fixed.md` l√≠neas 123-185
- Ver tambi√©n: [[Memory Control]], [[Data Path]], [[Cache System Overview]]
- Inspiraci√≥n: `CPs/CP05.circ` ‚Üí M√°quinas de estados finitos
- Correcciones: `Correcciones de Conectividad - S-MIPS Processor.md`

---
**√öltima actualizaci√≥n**: 2025-12-14 (FSM corregido para direct-mapped cache con estados HIT/MISS separados)
**Estado**: üî¥ NO IMPLEMENTADO - BLOQUEANTE TOTAL
**Prioridad**: üö®üö®üö® M√ÅXIMA - IMPLEMENTAR PRIMERO
**Nota**: FSM con 4 estados de cach√© (WAIT_CACHE + WAIT_MISS) para distinguir HIT (1 ciclo) vs MISS (1+RT ciclos)
