41 2 0
38 1
8 252 396 301 347 1 0
8 318 396 367 347 1 0
22 258 348 424 328 0 \NUL
Read Register 1 Address
8 432 396 481 347 1 0
8 498 396 547 347 1 0
22 438 348 604 328 0 \NUL
Read Register 2 Address
20 480 414 539 395 0
adr2_1
20 546 414 605 395 0
adr2_0
20 366 414 425 395 0
adr1_0
20 300 414 359 395 0
adr1_1
19 174 108 233 89 0
reg0_2
19 162 84 221 65 0
reg0_3
19 198 156 257 137 0
reg0_0
19 186 132 245 113 0
reg0_1
11 258 108 285 10 0 1
22 144 36 255 16 0 \NUL
Register 0 Value
19 330 108 389 89 0
reg1_2
19 318 84 377 65 0
reg1_3
19 354 156 413 137 0
reg1_0
19 342 132 401 113 0
reg1_1
11 414 108 441 10 0 1
22 300 36 411 16 0 \NUL
Register 1 Value
19 486 108 545 89 0
reg2_2
19 474 84 533 65 0
reg2_3
19 510 156 569 137 0
reg2_0
19 498 132 557 113 0
reg2_1
11 570 108 597 10 0 1
22 456 36 567 16 0 \NUL
Register 2 Value
19 642 108 701 89 0
reg3_2
19 630 84 689 65 0
reg3_3
19 666 156 725 137 0
reg3_0
19 654 132 713 113 0
reg3_1
11 726 108 753 10 0 1
22 612 36 723 16 0 \NUL
Register 3 Value
11 732 264 759 166 0 1
22 648 192 724 172 0 \NUL
ALU Output
25 12 528 119 432
8 12 396 61 347 1 0
8 6 192 55 143 1 1
20 66 414 125 395 0
sel
20 60 210 119 191 0
clear
20 150 510 209 491 0
kpad_3
20 138 534 197 515 0
kpad_2
20 132 558 191 539 0
kpad_1
20 120 582 179 563 0
kpad_0
19 336 264 395 245 0
in1_2
19 324 240 383 221 0
in1_3
19 360 312 419 293 0
in1_0
19 348 288 407 269 0
in1_1
11 420 264 447 166 0 1
22 336 192 414 172 0 \NUL
ALU Input 1
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
19 174 264 233 245 0
kpad_2
19 162 240 221 221 0
kpad_3
19 198 312 257 293 0
kpad_0
19 186 288 245 269 0
kpad_1
11 258 264 285 166 0 1
22 150 192 249 172 0 \NUL
Keypad Output
22 12 144 117 124 0 \NUL
Clear Registers
22 18 324 100 304 0 \NUL
Store Select
19 492 264 551 245 0
in2_2
19 480 240 539 221 0
in2_3
19 516 312 575 293 0
in2_0
19 504 288 563 269 0
in2_1
11 576 264 603 166 0 1
22 492 192 570 172 0 \NUL
ALU Input 2
22 18 348 230 328 0 \NUL
0 = Keypad input, 1 = ALU result
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 228 450 478 430 0 \NUL
Select clear to initialize registers to 0.
22 228 474 557 454 0 \NUL
Select store select to choose which value to store.
22 228 498 508 478 0 \NUL
Choose read and write register addresses.
22 228 522 727 502 0 \NUL
Read addresses = reg sources of ALU inputs, Write address = reg to save to
22 228 546 480 526 0 \NUL
Press update to save value to register
22 228 594 668 574 0 \NUL
You are only permitted to modify the header comment on this page.
22 612 348 767 328 0 \NUL
Write Register Address
8 672 396 721 347 1 0
8 606 396 655 347 1 0
20 654 414 713 395 0
wadr_1
20 720 414 779 395 0
wadr_0
19 660 288 719 269 0
alu_1
19 672 312 731 293 0
alu_0
19 636 240 695 221 0
alu_3
19 648 264 707 245 0
alu_2
22 12 240 121 220 0 \NUL
Update Register
20 60 294 119 275 0
update
8 6 288 55 239 1 1
1 481 404 478 371
1 547 404 544 371
1 367 404 364 371
1 301 404 298 371
1 259 74 218 74
1 230 98 259 80
1 242 122 259 86
1 254 146 259 92
1 415 74 374 74
1 386 98 415 80
1 398 122 415 86
1 410 146 415 92
1 571 74 530 74
1 542 98 571 80
1 554 122 571 86
1 566 146 571 92
1 727 74 686 74
1 698 98 727 80
1 710 122 727 86
1 722 146 727 92
1 52 167 61 200
1 58 371 67 404
1 421 230 380 230
1 392 254 421 236
1 404 278 421 242
1 416 302 421 248
1 116 500 151 500
1 116 506 139 524
1 116 512 133 548
1 116 518 121 572
1 259 230 218 230
1 230 254 259 236
1 242 278 259 242
1 254 302 259 248
1 577 230 536 230
1 548 254 577 236
1 560 278 577 242
1 572 302 577 248
1 721 404 718 371
1 655 404 652 371
1 716 278 733 242
1 728 302 733 248
1 733 230 692 230
1 704 254 733 236
1 52 263 61 284
38 2
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
19 300 88 359 69 0
clear
20 440 89 499 70 0
CLR
5 374 104 423 55 0
20 552 348 611 329 0
reg0
20 521 307 580 288 0
reg1
20 516 261 575 242 0
reg2
20 510 196 569 177 0
reg3
19 321 220 380 201 0
update
19 336 267 395 248 0
update
19 340 315 399 296 0
update
19 383 371 442 352 0
update
5 385 352 434 303 0
5 401 306 450 257 0
5 391 260 440 211 0
5 371 203 420 154 0
3 481 362 530 313 0 0
3 459 317 508 268 0 0
3 446 275 495 226 0 0
3 429 212 478 163 0 0
19 71 309 130 290 0
wadr_0
19 69 285 128 266 0
wadr_1
14 140 345 189 296
31 197 305 246 220 0 4
22 66 428 719 408 0 \NUL
The input from the write address AND the update being pushed turns on the corresponding registers.
22 244 127 591 107 0 \NUL
clear is connected to CLR and sets the registers to 0.
1 375 79 356 78
1 420 79 441 79
1 439 361 482 351
1 460 306 396 305
1 447 264 392 257
1 377 210 430 201
1 386 327 243 265
1 431 327 482 323
1 447 281 460 278
1 243 259 402 281
1 437 235 447 236
1 392 235 243 253
1 417 178 430 173
1 243 247 372 178
1 127 299 198 289
1 125 275 198 283
1 198 301 186 320
1 475 187 511 186
1 492 250 517 251
1 505 292 522 297
1 553 338 527 337
38 3
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
20 145 452 204 433 0
r2
20 531 479 590 460 0
r0
20 506 277 565 258 0
r1
20 162 285 221 266 0
r3
19 355 267 414 248 0
alu_1
19 378 470 437 451 0
alu_0
19 17 274 76 255 0
alu_3
19 19 443 78 424 0
alu_2
19 377 491 436 472 0
kpad_0
19 354 287 413 268 0
kpad_1
19 20 464 79 445 0
kpad_2
19 17 296 76 277 0
kpad_3
19 377 511 436 492 0
sel
19 17 485 76 466 0
sel
19 354 307 413 288 0
sel
19 19 318 78 299 0
sel
14 396 540 445 491
31 456 517 505 432 0 2
14 381 336 430 287
31 441 313 490 228 0 2
14 25 514 74 465
31 85 491 134 406 0 2
14 33 347 82 298
31 93 324 142 239 0 2
22 38 166 571 146 0 \NUL
If the select switch is 1, the alu output will be stored in the user's chosen register.
22 38 188 545 168 0 \NUL
If the select switch is 0, the 4 registers will update based on the keypad input.
22 37 144 269 124 0 \NUL
r# is the input from the write select.
1 433 481 457 477
1 434 460 457 471
1 410 277 442 273
1 411 257 442 267
1 76 454 86 451
1 86 445 75 433
1 94 278 73 264
1 73 286 94 284
1 532 469 502 471
1 507 267 487 267
1 131 445 146 442
1 139 278 163 275
1 433 501 457 501
1 410 297 442 297
1 94 308 75 308
1 86 475 73 475
1 457 513 442 515
1 442 309 427 311
1 86 487 71 489
1 94 320 79 322
38 4
19 394 215 453 196 0
r3
19 466 337 525 318 0
r2
19 561 435 620 416 0
r1
19 404 518 463 499 0
r0
19 21 181 80 162 0
r3
19 86 304 145 285 0
r2
19 173 401 232 382 0
r1
19 35 506 94 487 0
r0
19 557 468 616 449 0
reg1
19 466 367 525 348 0
reg1
19 395 546 454 527 0
reg1
19 381 248 440 229 0
reg1
19 33 540 92 521 0
reg0
19 173 429 232 410 0
reg0
19 85 328 144 309 0
reg0
19 22 204 81 185 0
reg0
20 552 538 611 519 0
reg1_0
20 695 437 754 418 0
reg1_1
20 603 337 662 318 0
reg1_2
20 539 216 598 197 0
reg1_3
20 165 505 224 486 0
reg0_0
20 313 398 372 379 0
reg0_1
20 216 299 275 280 0
reg0_2
20 170 181 229 162 0
reg0_3
15 63 492 112 443
15 210 383 259 334
15 113 285 162 236
15 42 172 91 123
19 52 568 111 549 0
CLR
19 200 459 259 440 0
CLR
19 100 361 159 342 0
CLR
19 37 247 96 228 0
CLR
24 102 547 151 475 1 1 1
24 253 442 302 370 1 1 1
24 87 227 136 155 1 1 1
24 154 343 203 271 1 1 1
15 433 504 482 455
15 592 421 641 372
15 501 321 550 272
15 423 204 472 155
19 422 580 481 561 0
CLR
19 582 497 641 478 0
CLR
19 481 397 540 378 0
CLR
19 418 279 477 260 0
CLR
24 472 559 521 487 1 1 1
24 635 480 684 408 1 1 1
24 468 259 517 187 1 1 1
24 535 379 584 307 1 1 1
22 243 44 413 24 0 \NUL
Register 0 and Register 1
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 75 34 0 \NUL
chmagee
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 78 52 58 0 \NUL
Lab 2
22 199 67 431 47 0 \NUL
r# is the input from the write select.
22 197 90 575 70 0 \NUL
reg# is the input from the select bewteen alu and keypad..
22 195 114 574 94 0 \NUL
reg#_# is the output to it's respective bits in the registers.
22 191 136 527 116 0 \NUL
CLR sets all values to 0 if pushed on the first page.
1 450 205 469 207
1 522 327 536 327
1 617 425 636 428
1 460 508 473 507
1 91 496 103 495
1 254 390 229 391
1 155 291 142 294
1 88 175 77 171
1 469 225 437 238
1 536 345 522 357
1 636 446 613 458
1 473 525 451 536
1 254 408 229 419
1 103 513 89 530
1 155 309 141 318
1 88 193 78 194
1 518 507 553 528
1 696 427 681 428
1 581 327 604 327
1 514 207 540 206
1 133 175 171 171
1 200 291 217 289
1 299 390 314 388
1 148 495 166 495
1 116 477 109 467
1 267 372 256 358
1 168 273 159 260
1 101 157 88 147
1 116 543 108 558
1 267 438 256 449
1 168 339 156 351
1 101 223 93 237
1 486 489 479 479
1 649 410 638 396
1 549 309 547 296
1 482 189 469 179
1 486 555 478 570
1 649 476 638 487
1 549 375 537 387
1 482 255 474 269
38 5
19 417 224 476 205 0
r3
19 58 196 117 177 0
r3
19 104 312 163 293 0
r2
19 187 408 246 389 0
r1
19 73 496 132 477 0
r0
19 465 341 524 322 0
r2
19 549 434 608 415 0
r1
19 432 519 491 500 0
r0
19 416 541 475 522 0
reg3
19 540 459 599 440 0
reg3
19 455 366 514 347 0
reg3
19 405 258 464 239 0
reg3
19 70 521 129 502 0
reg2
19 176 435 235 416 0
reg2
19 90 334 149 315 0
reg2
19 51 219 110 200 0
reg2
20 562 521 621 502 0
reg3_0
20 680 435 739 416 0
reg3_1
20 608 339 667 320 0
reg3_2
20 556 225 615 206 0
reg3_3
20 209 499 268 480 0
reg2_0
20 317 410 376 391 0
reg2_1
20 247 314 306 295 0
reg2_2
20 197 202 256 183 0
reg2_3
22 243 44 413 24 0 \NUL
Register 2 and Register 3
15 458 505 507 456
15 573 419 622 370
15 502 325 551 276
15 451 212 500 163
19 447 581 506 562 0
CLR
19 563 495 622 476 0
CLR
19 489 401 548 382 0
CLR
19 446 287 505 268 0
CLR
24 497 560 546 488 1 1 1
24 616 478 665 406 1 1 1
24 496 267 545 195 1 1 1
24 543 383 592 311 1 1 1
15 100 487 149 438
15 213 395 262 346
15 142 301 191 252
15 91 188 140 139
19 89 563 148 544 0
CLR
19 203 471 262 452 0
CLR
19 129 377 188 358 0
CLR
19 86 263 145 244 0
CLR
24 139 542 188 470 1 1 1
24 256 454 305 382 1 1 1
24 136 243 185 171 1 1 1
24 183 359 232 287 1 1 1
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
22 12 54 75 34 0 \NUL
chmagee
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 78 52 58 0 \NUL
Lab 2
22 199 67 431 47 0 \NUL
r# is the input from the write select.
22 197 90 575 70 0 \NUL
reg# is the input from the select bewteen alu and keypad..
22 195 114 574 94 0 \NUL
reg#_# is the output to it's respective bits in the registers.
22 191 136 527 116 0 \NUL
CLR sets all values to 0 if pushed on the first page.
1 497 215 473 214
1 544 331 521 331
1 617 426 605 424
1 498 508 488 509
1 140 490 129 486
1 257 402 243 398
1 184 307 160 302
1 114 186 137 191
1 461 248 497 233
1 511 356 544 349
1 617 444 596 449
1 498 526 472 531
1 140 508 126 511
1 257 420 232 425
1 184 325 146 324
1 137 209 107 209
1 557 215 542 215
1 609 329 589 331
1 662 426 681 425
1 543 508 563 511
1 185 490 210 489
1 302 402 318 400
1 229 307 248 304
1 198 192 182 191
1 511 490 504 480
1 630 408 619 394
1 557 313 548 300
1 510 197 497 187
1 511 556 503 571
1 630 474 619 485
1 557 379 545 391
1 510 263 502 277
1 153 472 146 462
1 270 384 259 370
1 197 289 188 276
1 150 173 137 163
1 153 538 145 553
1 270 450 259 461
1 197 355 185 367
1 150 239 142 253
38 6
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 180 327 229 242 0 1
14 108 363 157 314
19 34 315 93 296 0
adr1_1
19 35 339 94 320 0
adr1_0
31 191 521 240 436 0 1
14 122 593 171 544
19 40 525 99 506 0
adr1_1
19 47 552 106 533 0
adr1_0
31 637 350 686 265 0 1
14 565 386 614 337
19 463 338 522 319 0
adr1_1
19 462 364 521 345 0
adr1_0
31 642 548 691 463 0 1
14 570 584 619 535
19 480 531 539 512 0
adr1_1
19 476 554 535 535 0
adr1_0
19 483 272 542 253 0
reg0_2
19 444 489 503 470 0
reg0_3
19 51 265 110 246 0
reg0_0
19 32 491 91 472 0
reg0_1
19 507 247 566 228 0
reg1_2
19 486 465 545 446 0
reg1_3
19 75 242 134 223 0
reg1_0
19 34 463 93 444 0
reg1_1
19 528 221 587 202 0
reg2_2
19 521 437 580 418 0
reg2_3
19 97 218 156 199 0
reg2_0
19 67 437 126 418 0
reg2_1
19 552 196 611 177 0
reg3_2
19 562 413 621 394 0
reg3_3
19 110 194 169 175 0
reg3_0
19 107 408 166 389 0
reg3_1
22 121 57 747 37 0 \NUL
The mux receives input about which register bit to store in which read address for the ALU input.
20 703 511 762 492 0
in1_3
20 697 314 756 295 0
in1_2
20 262 472 321 453 0
in1_1
20 244 292 303 273 0
in1_0
1 154 338 181 323
1 181 311 91 329
1 90 305 181 305
1 168 568 192 517
1 192 505 103 542
1 96 515 192 499
1 611 361 638 346
1 638 334 518 354
1 519 328 638 328
1 616 559 643 544
1 643 532 532 544
1 536 521 643 526
1 618 403 643 490
1 584 211 638 298
1 181 287 107 255
1 192 475 90 453
1 181 269 166 184
1 153 208 181 275
1 181 281 131 232
1 192 463 163 398
1 192 469 123 427
1 88 481 192 481
1 638 292 608 186
1 563 237 638 304
1 638 310 539 262
1 577 427 643 496
1 643 502 542 455
1 500 479 643 508
1 226 281 245 282
1 237 475 263 462
1 688 502 704 501
1 683 304 698 304
38 7
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 187 295 236 210 0 1
14 115 331 164 282
31 203 525 252 440 0 1
14 131 561 180 512
31 602 291 651 206 0 1
14 530 327 579 278
31 642 527 691 442 0 1
14 579 571 628 522
19 461 208 520 189 0
reg0_2
19 440 450 499 431 0
reg0_3
19 49 234 108 215 0
reg0_0
19 35 462 94 443 0
reg0_1
19 478 181 537 162 0
reg1_2
19 491 427 550 408 0
reg1_3
19 69 211 128 192 0
reg1_0
19 74 440 133 421 0
reg1_1
19 496 156 555 137 0
reg2_2
19 527 406 586 387 0
reg2_3
19 92 188 151 169 0
reg2_0
19 103 418 162 399 0
reg2_1
19 512 131 571 112 0
reg3_2
19 558 384 617 365 0
reg3_3
19 115 164 174 145 0
reg3_0
19 128 396 187 377 0
reg3_1
19 34 281 93 262 0
adr2_1
19 33 304 92 285 0
adr2_0
19 39 513 98 494 0
adr2_1
19 39 534 98 515 0
adr2_0
19 419 262 478 243 0
adr2_1
19 420 286 479 267 0
adr2_0
19 496 523 555 504 0
adr2_1
19 495 543 554 524 0
adr2_0
20 704 491 763 472 0
in2_3
20 660 255 719 236 0
in2_2
20 263 487 322 468 0
in2_1
20 252 259 311 240 0
in2_0
22 121 57 747 37 0 \NUL
The mux receives input about which register bit to store in which read address for the ALU input.
1 161 306 188 291
1 177 536 204 521
1 576 302 603 287
1 625 546 643 523
1 614 374 643 469
1 552 146 603 239
1 188 255 105 224
1 204 479 130 430
1 188 237 171 154
1 148 178 188 243
1 188 249 125 201
1 204 467 184 386
1 204 473 159 408
1 91 452 204 485
1 603 233 568 121
1 534 171 603 245
1 603 251 517 198
1 583 396 643 475
1 643 481 547 417
1 496 440 643 487
1 188 279 89 294
1 90 271 188 273
1 95 503 204 503
1 95 524 204 509
1 551 533 643 511
1 552 513 643 505
1 476 276 603 275
1 603 269 475 252
1 233 249 253 249
1 264 477 249 479
1 705 481 688 481
1 661 245 648 245
38 8
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
31 151 344 200 259 0 1
14 79 380 128 331
31 172 532 221 447 0 1
14 84 574 133 525
31 532 345 581 260 0 1
14 460 381 509 332
31 547 534 596 449 0 1
14 475 570 524 521
20 615 499 674 480 0
alu_3
20 598 308 657 289 0
alu_2
20 246 494 305 475 0
alu_1
20 216 303 275 284 0
alu_0
19 45 474 104 455 0
in2_0
19 11 497 70 478 0
in2_1
19 99 422 158 403 0
in2_2
19 79 449 138 430 0
in2_3
19 423 490 482 471 0
in2_3
19 443 468 502 449 0
in2_2
19 462 447 521 428 0
in2_1
19 481 427 540 408 0
in2_0
19 415 251 474 232 0
in2_3
19 386 309 445 290 0
in2_2
19 396 289 455 270 0
in2_1
19 406 271 465 252 0
in2_0
19 27 280 86 261 0
in2_3
19 37 261 96 242 0
in2_2
19 48 242 107 223 0
in2_1
19 18 300 77 281 0
in2_0
19 16 334 75 315 0
in1_1
19 16 352 75 333 0
in1_0
19 17 519 76 500 0
in1_1
19 17 537 76 518 0
in1_0
19 388 328 447 309 0
in1_1
19 388 346 447 327 0
in1_0
19 406 529 465 510 0
in1_1
19 406 547 465 528 0
in1_0
22 38 155 652 135 0 \NUL
The output from the MUXes are stored and 'rotated' to match the rotations an ALU would make.
22 39 180 450 160 0 \NUL
The outputs are then stored in the ALU Output on the first page.
1 125 355 152 340
1 130 549 173 528
1 506 356 533 341
1 521 545 548 530
1 462 537 548 518
1 548 512 462 519
1 444 336 533 329
1 533 323 444 318
1 72 324 152 322
1 152 328 72 342
1 173 510 73 509
1 173 516 73 527
1 548 476 537 417
1 518 437 548 482
1 548 488 499 458
1 479 480 548 494
1 533 305 442 299
1 452 279 533 299
1 462 261 533 293
1 533 287 471 241
1 152 286 104 232
1 93 251 152 292
1 152 298 83 270
1 152 304 74 290
1 173 474 155 412
1 135 439 173 480
1 173 486 101 464
1 67 487 173 492
1 599 298 578 299
1 217 293 197 298
1 218 486 247 484
1 593 488 616 489
38 9
38 10
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 11
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 12
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 13
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 14
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
38 15
22 12 78 52 58 0 \NUL
Lab 2
22 12 30 99 10 0 \NUL
Gee, Chantel
22 12 54 75 34 0 \NUL
chmagee
22 12 102 149 82 0 \NUL
CSE 12, Spring 2020
39 16777215
47 0
40 1 10 10
50 800 600
51 0 100
30
System
16
700
0
0
0
0
0
34
