[LOGIC_MODULE_DINPUT]
I1=1,1  #(ID, Channel)
I2=1,2

[LOGIC_MODULE_QUICK]
A1=1,3  #(ID, Channel)
A2=1,4

[LOGIC_MODULE_EDGE]
E1=1,3  #(ID, Channel)
E2=1,4

[LOGIC_MODULE_QUICK2]
B1=1,3  #(ID, Channel)
B2=1,4

[LOGIC_MODULE_QUICK3]
D1=1,3  #(ID, Channel)
D2=1,4

[LOGIC_MODULE_VAR]
V1=0 #(start value)
V2=0

[LOGIC_MODULE_CALC]
c1=V2 I1 OR I2                  #(AND, OR, XOR, NAND, NOR, INV)
C2=O2 I2 SET                   #(after SET, RESET, TIMETRIGGER state(dig_arr) is cleared)
C3=O2 I2 RESET
C4=V1 E1 TIMETRIGGER 60
C5=O4 V1
C6=o1 V2 XOR I1


[LOGIC_MODULE_DOUTPUT]
O1=1,S1,R1 (ID,Command_1, Command_0)
O2=2,S1,R1 (ID,Command_1, Command_0)