<!doctype html>
<html>
<head>
<meta name="viewport" content="width=device-width, initial-scale=1.0"><title>core.c source code [linux-4.14.y/arch/x86/events/intel/core.c] - Woboq Code Browser</title>
<link rel="stylesheet" href="../../../../../../data/qtcreator.css" title="QtCreator"/>
<link rel="alternate stylesheet" href="../../../../../../data/kdevelop.css" title="KDevelop"/>
<script type="text/javascript" src="../../../../../../data/jquery/jquery.min.js"></script>
<script type="text/javascript" src="../../../../../../data/jquery/jquery-ui.min.js"></script>
<script>var file = 'linux-4.14.y/arch/x86/events/intel/core.c'; var root_path = '../../../../..'; var data_path = '../../../../../../data';</script>
<script src='../../../../../../data/codebrowser.js'></script>
</head>
<body><div id='header'><h1 id='breadcrumb'><span>Browse the source code of </span><a href='../../../..'>linux-4.14.y</a>/<a href='../../..'>arch</a>/<a href='../..'>x86</a>/<a href='..'>events</a>/<a href='./'>intel</a>/<a href='core.c.html'>core.c</a></h1></div>
<hr/><div id='content'><table class="code">
<tr><th id="1">1</th><td><i>/*</i></td></tr>
<tr><th id="2">2</th><td><i> * Per core/cpu state</i></td></tr>
<tr><th id="3">3</th><td><i> *</i></td></tr>
<tr><th id="4">4</th><td><i> * Used to coordinate shared registers between HT threads or</i></td></tr>
<tr><th id="5">5</th><td><i> * among events on a single PMU.</i></td></tr>
<tr><th id="6">6</th><td><i> */</i></td></tr>
<tr><th id="7">7</th><td></td></tr>
<tr><th id="8">8</th><td><u>#define <dfn class="macro" id="_M/pr_fmt" data-ref="_M/pr_fmt">pr_fmt</dfn>(fmt) KBUILD_MODNAME ": " fmt</u></td></tr>
<tr><th id="9">9</th><td></td></tr>
<tr><th id="10">10</th><td><u>#include <a href="../../../../include/linux/stddef.h.html">&lt;linux/stddef.h&gt;</a></u></td></tr>
<tr><th id="11">11</th><td><u>#include <a href="../../../../include/linux/types.h.html">&lt;linux/types.h&gt;</a></u></td></tr>
<tr><th id="12">12</th><td><u>#include <a href="../../../../include/linux/init.h.html">&lt;linux/init.h&gt;</a></u></td></tr>
<tr><th id="13">13</th><td><u>#include <a href="../../../../include/linux/slab.h.html">&lt;linux/slab.h&gt;</a></u></td></tr>
<tr><th id="14">14</th><td><u>#include <a href="../../../../include/linux/export.h.html">&lt;linux/export.h&gt;</a></u></td></tr>
<tr><th id="15">15</th><td><u>#include <a href="../../../../include/linux/nmi.h.html">&lt;linux/nmi.h&gt;</a></u></td></tr>
<tr><th id="16">16</th><td></td></tr>
<tr><th id="17">17</th><td><u>#include <a href="../../include/asm/cpufeature.h.html">&lt;asm/cpufeature.h&gt;</a></u></td></tr>
<tr><th id="18">18</th><td><u>#include <a href="../../include/asm/hardirq.h.html">&lt;asm/hardirq.h&gt;</a></u></td></tr>
<tr><th id="19">19</th><td><u>#include <a href="../../include/asm/intel-family.h.html">&lt;asm/intel-family.h&gt;</a></u></td></tr>
<tr><th id="20">20</th><td><u>#include <a href="../../include/asm/apic.h.html">&lt;asm/apic.h&gt;</a></u></td></tr>
<tr><th id="21">21</th><td></td></tr>
<tr><th id="22">22</th><td><u>#include <a href="../perf_event.h.html">"../perf_event.h"</a></u></td></tr>
<tr><th id="23">23</th><td></td></tr>
<tr><th id="24">24</th><td><i  data-doc="intel_perfmon_event_map">/*</i></td></tr>
<tr><th id="25">25</th><td><i  data-doc="intel_perfmon_event_map"> * Intel PerfMon, used on Core and later.</i></td></tr>
<tr><th id="26">26</th><td><i  data-doc="intel_perfmon_event_map"> */</i></td></tr>
<tr><th id="27">27</th><td><em>static</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="intel_perfmon_event_map" title='intel_perfmon_event_map' data-type='u64 [10]' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</dfn>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_MAX" title='PERF_COUNT_HW_MAX' data-ref="PERF_COUNT_HW_MAX">PERF_COUNT_HW_MAX</a>] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="28">28</th><td>{</td></tr>
<tr><th id="29">29</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CPU_CYCLES" title='PERF_COUNT_HW_CPU_CYCLES' data-ref="PERF_COUNT_HW_CPU_CYCLES">PERF_COUNT_HW_CPU_CYCLES</a>]		= <var>0x003c</var>,</td></tr>
<tr><th id="30">30</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_INSTRUCTIONS" title='PERF_COUNT_HW_INSTRUCTIONS' data-ref="PERF_COUNT_HW_INSTRUCTIONS">PERF_COUNT_HW_INSTRUCTIONS</a>]		= <var>0x00c0</var>,</td></tr>
<tr><th id="31">31</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_REFERENCES" title='PERF_COUNT_HW_CACHE_REFERENCES' data-ref="PERF_COUNT_HW_CACHE_REFERENCES">PERF_COUNT_HW_CACHE_REFERENCES</a>]	= <var>0x4f2e</var>,</td></tr>
<tr><th id="32">32</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MISSES" title='PERF_COUNT_HW_CACHE_MISSES' data-ref="PERF_COUNT_HW_CACHE_MISSES">PERF_COUNT_HW_CACHE_MISSES</a>]		= <var>0x412e</var>,</td></tr>
<tr><th id="33">33</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_INSTRUCTIONS" title='PERF_COUNT_HW_BRANCH_INSTRUCTIONS' data-ref="PERF_COUNT_HW_BRANCH_INSTRUCTIONS">PERF_COUNT_HW_BRANCH_INSTRUCTIONS</a>]	= <var>0x00c4</var>,</td></tr>
<tr><th id="34">34</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_MISSES" title='PERF_COUNT_HW_BRANCH_MISSES' data-ref="PERF_COUNT_HW_BRANCH_MISSES">PERF_COUNT_HW_BRANCH_MISSES</a>]		= <var>0x00c5</var>,</td></tr>
<tr><th id="35">35</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BUS_CYCLES" title='PERF_COUNT_HW_BUS_CYCLES' data-ref="PERF_COUNT_HW_BUS_CYCLES">PERF_COUNT_HW_BUS_CYCLES</a>]		= <var>0x013c</var>,</td></tr>
<tr><th id="36">36</th><td>	[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_REF_CPU_CYCLES" title='PERF_COUNT_HW_REF_CPU_CYCLES' data-ref="PERF_COUNT_HW_REF_CPU_CYCLES">PERF_COUNT_HW_REF_CPU_CYCLES</a>]		= <var>0x0300</var>, <i>/* pseudo-encoding */</i></td></tr>
<tr><th id="37">37</th><td>};</td></tr>
<tr><th id="38">38</th><td></td></tr>
<tr><th id="39">39</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_core_event_constraints" title='intel_core_event_constraints' data-type='struct event_constraint [7]' data-ref="intel_core_event_constraints">intel_core_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="40">40</th><td>{</td></tr>
<tr><th id="41">41</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x11), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x11</var>, <var>0x2</var>), <i>/* FP_ASSIST */</i></td></tr>
<tr><th id="42">42</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x12), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x12</var>, <var>0x2</var>), <i>/* MUL */</i></td></tr>
<tr><th id="43">43</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x13), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x13</var>, <var>0x2</var>), <i>/* DIV */</i></td></tr>
<tr><th id="44">44</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0x14), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x14</var>, <var>0x1</var>), <i>/* CYCLES_DIV_BUSY */</i></td></tr>
<tr><th id="45">45</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x19), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x19</var>, <var>0x2</var>), <i>/* DELAYED_BYPASS */</i></td></tr>
<tr><th id="46">46</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0xc1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xc1</var>, <var>0x1</var>), <i>/* FP_COMP_INSTR_RET */</i></td></tr>
<tr><th id="47">47</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="48">48</th><td>};</td></tr>
<tr><th id="49">49</th><td></td></tr>
<tr><th id="50">50</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_core2_event_constraints" title='intel_core2_event_constraints' data-type='struct event_constraint [14]' data-ref="intel_core2_event_constraints">intel_core2_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="51">51</th><td>{</td></tr>
<tr><th id="52">52</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="53">53</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="54">54</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="55">55</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0x10), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x10</var>, <var>0x1</var>), <i>/* FP_COMP_OPS_EXE */</i></td></tr>
<tr><th id="56">56</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x11), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x11</var>, <var>0x2</var>), <i>/* FP_ASSIST */</i></td></tr>
<tr><th id="57">57</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x12), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x12</var>, <var>0x2</var>), <i>/* MUL */</i></td></tr>
<tr><th id="58">58</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x13), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x13</var>, <var>0x2</var>), <i>/* DIV */</i></td></tr>
<tr><th id="59">59</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0x14), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x14</var>, <var>0x1</var>), <i>/* CYCLES_DIV_BUSY */</i></td></tr>
<tr><th id="60">60</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0x18), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x18</var>, <var>0x1</var>), <i>/* IDLE_DURING_DIV */</i></td></tr>
<tr><th id="61">61</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x2) }, .code = (0x19), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x19</var>, <var>0x2</var>), <i>/* DELAYED_BYPASS */</i></td></tr>
<tr><th id="62">62</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0xa1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xa1</var>, <var>0x1</var>), <i>/* RS_UOPS_DISPATCH_CYCLES */</i></td></tr>
<tr><th id="63">63</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0xc9), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xc9</var>, <var>0x1</var>), <i>/* ITLB_MISS_RETIRED (T30-9) */</i></td></tr>
<tr><th id="64">64</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0xcb), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xcb</var>, <var>0x1</var>), <i>/* MEM_LOAD_RETIRED */</i></td></tr>
<tr><th id="65">65</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="66">66</th><td>};</td></tr>
<tr><th id="67">67</th><td></td></tr>
<tr><th id="68">68</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_nehalem_event_constraints" title='intel_nehalem_event_constraints' data-type='struct event_constraint [12]' data-ref="intel_nehalem_event_constraints">intel_nehalem_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="69">69</th><td>{</td></tr>
<tr><th id="70">70</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="71">71</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="72">72</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="73">73</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x40), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x40</var>, <var>0x3</var>), <i>/* L1D_CACHE_LD */</i></td></tr>
<tr><th id="74">74</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x41), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x41</var>, <var>0x3</var>), <i>/* L1D_CACHE_ST */</i></td></tr>
<tr><th id="75">75</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x42), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x42</var>, <var>0x3</var>), <i>/* L1D_CACHE_LOCK */</i></td></tr>
<tr><th id="76">76</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x43), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x43</var>, <var>0x3</var>), <i>/* L1D_ALL_REF */</i></td></tr>
<tr><th id="77">77</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x48), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x48</var>, <var>0x3</var>), <i>/* L1D_PEND_MISS */</i></td></tr>
<tr><th id="78">78</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x4e), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x4e</var>, <var>0x3</var>), <i>/* L1D_PREFETCH */</i></td></tr>
<tr><th id="79">79</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x51), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x51</var>, <var>0x3</var>), <i>/* L1D */</i></td></tr>
<tr><th id="80">80</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x63), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x63</var>, <var>0x3</var>), <i>/* CACHE_LOCK_CYCLES */</i></td></tr>
<tr><th id="81">81</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="82">82</th><td>};</td></tr>
<tr><th id="83">83</th><td></td></tr>
<tr><th id="84">84</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_nehalem_extra_regs" title='intel_nehalem_extra_regs' data-type='struct extra_reg [3]' data-ref="intel_nehalem_extra_regs">intel_nehalem_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="85">85</th><td>{</td></tr>
<tr><th id="86">86</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="87">87</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0xffff</var>, RSP_0),</td></tr>
<tr><th id="88">88</th><td>	<a class="macro" href="../perf_event.h.html#447" title="{ .event = (0x100b), .msr = (0x000003f6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_LDLAT, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG">INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG</a>(<var>0x100b</var>),</td></tr>
<tr><th id="89">89</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="90">90</th><td>};</td></tr>
<tr><th id="91">91</th><td></td></tr>
<tr><th id="92">92</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_westmere_event_constraints" title='intel_westmere_event_constraints' data-type='struct event_constraint [8]' data-ref="intel_westmere_event_constraints">intel_westmere_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="93">93</th><td>{</td></tr>
<tr><th id="94">94</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="95">95</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="96">96</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="97">97</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x51), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x51</var>, <var>0x3</var>), <i>/* L1D */</i></td></tr>
<tr><th id="98">98</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0x60), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x60</var>, <var>0x1</var>), <i>/* OFFCORE_REQUESTS_OUTSTANDING */</i></td></tr>
<tr><th id="99">99</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x3) }, .code = (0x63), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x3))); })) + (((((unsigned int) ((!!(((u64)0x3) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x3) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x3) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x3) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x63</var>, <var>0x3</var>), <i>/* CACHE_LOCK_CYCLES */</i></td></tr>
<tr><th id="100">100</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x1) }, .code = (0xb3), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xb3</var>, <var>0x1</var>), <i>/* SNOOPQ_REQUEST_OUTSTANDING */</i></td></tr>
<tr><th id="101">101</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="102">102</th><td>};</td></tr>
<tr><th id="103">103</th><td></td></tr>
<tr><th id="104">104</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_snb_event_constraints" title='intel_snb_event_constraints' data-type='struct event_constraint [17]' data-ref="intel_snb_event_constraints">intel_snb_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="105">105</th><td>{</td></tr>
<tr><th id="106">106</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="107">107</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="108">108</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="109">109</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x04a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x04a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.CYCLES_NO_DISPATCH */</i></td></tr>
<tr><th id="110">110</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x05a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x05a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.STALLS_L2_PENDING */</i></td></tr>
<tr><th id="111">111</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x02a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x02a3</var>, <var>0x4</var>), <i>/* CYCLE_ACTIVITY.CYCLES_L1D_PENDING */</i></td></tr>
<tr><th id="112">112</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x06a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x06a3</var>, <var>0x4</var>), <i>/* CYCLE_ACTIVITY.STALLS_L1D_PENDING */</i></td></tr>
<tr><th id="113">113</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x4) }, .code = (0x48), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0x48</var>, <var>0x4</var>), <i>/* L1D_PEND_MISS.PENDING */</i></td></tr>
<tr><th id="114">114</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x2) }, .code = (0x01c0), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x01c0</var>, <var>0x2</var>), <i>/* INST_RETIRED.PREC_DIST */</i></td></tr>
<tr><th id="115">115</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x8) }, .code = (0xcd), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x8))); })) + (((((unsigned int) ((!!(((u64)0x8) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xcd</var>, <var>0x8</var>), <i>/* MEM_TRANS_RETIRED.LOAD_LATENCY */</i></td></tr>
<tr><th id="116">116</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x04a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x04a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.CYCLES_NO_DISPATCH */</i></td></tr>
<tr><th id="117">117</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x02a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x02a3</var>, <var>0x4</var>), <i>/* CYCLE_ACTIVITY.CYCLES_L1D_PENDING */</i></td></tr>
<tr><th id="118">118</th><td></td></tr>
<tr><th id="119">119</th><td>	<i>/*</i></td></tr>
<tr><th id="120">120</th><td><i>	 * When HT is off these events can only run on the bottom 4 counters</i></td></tr>
<tr><th id="121">121</th><td><i>	 * When HT is on, they are impacted by the HT bug and require EXCL access</i></td></tr>
<tr><th id="122">122</th><td><i>	 */</i></td></tr>
<tr><th id="123">123</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd0), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd0</var>, <var>0xf</var>), <i>/* MEM_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="124">124</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd1</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="125">125</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd2), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd2</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_HIT_RETIRED.* */</i></td></tr>
<tr><th id="126">126</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd3), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd3</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_MISS_RETIRED.* */</i></td></tr>
<tr><th id="127">127</th><td></td></tr>
<tr><th id="128">128</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="129">129</th><td>};</td></tr>
<tr><th id="130">130</th><td></td></tr>
<tr><th id="131">131</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_ivb_event_constraints" title='intel_ivb_event_constraints' data-type='struct event_constraint [18]' data-ref="intel_ivb_event_constraints">intel_ivb_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="132">132</th><td>{</td></tr>
<tr><th id="133">133</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="134">134</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="135">135</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="136">136</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x0148), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x0148</var>, <var>0x4</var>), <i>/* L1D_PEND_MISS.PENDING */</i></td></tr>
<tr><th id="137">137</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x0279), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x0279</var>, <var>0xf</var>), <i>/* IDQ.EMTPY */</i></td></tr>
<tr><th id="138">138</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x019c), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x019c</var>, <var>0xf</var>), <i>/* IDQ_UOPS_NOT_DELIVERED.CORE */</i></td></tr>
<tr><th id="139">139</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x02a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x02a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.CYCLES_LDM_PENDING */</i></td></tr>
<tr><th id="140">140</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x04a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x04a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.CYCLES_NO_EXECUTE */</i></td></tr>
<tr><th id="141">141</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x05a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x05a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.STALLS_L2_PENDING */</i></td></tr>
<tr><th id="142">142</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x06a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x06a3</var>, <var>0xf</var>), <i>/* CYCLE_ACTIVITY.STALLS_LDM_PENDING */</i></td></tr>
<tr><th id="143">143</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x08a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x08a3</var>, <var>0x4</var>), <i>/* CYCLE_ACTIVITY.CYCLES_L1D_PENDING */</i></td></tr>
<tr><th id="144">144</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x0ca3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x0ca3</var>, <var>0x4</var>), <i>/* CYCLE_ACTIVITY.STALLS_L1D_PENDING */</i></td></tr>
<tr><th id="145">145</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x2) }, .code = (0x01c0), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x01c0</var>, <var>0x2</var>), <i>/* INST_RETIRED.PREC_DIST */</i></td></tr>
<tr><th id="146">146</th><td></td></tr>
<tr><th id="147">147</th><td>	<i>/*</i></td></tr>
<tr><th id="148">148</th><td><i>	 * When HT is off these events can only run on the bottom 4 counters</i></td></tr>
<tr><th id="149">149</th><td><i>	 * When HT is on, they are impacted by the HT bug and require EXCL access</i></td></tr>
<tr><th id="150">150</th><td><i>	 */</i></td></tr>
<tr><th id="151">151</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd0), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd0</var>, <var>0xf</var>), <i>/* MEM_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="152">152</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd1</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="153">153</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd2), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd2</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_HIT_RETIRED.* */</i></td></tr>
<tr><th id="154">154</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd3), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd3</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_MISS_RETIRED.* */</i></td></tr>
<tr><th id="155">155</th><td></td></tr>
<tr><th id="156">156</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="157">157</th><td>};</td></tr>
<tr><th id="158">158</th><td></td></tr>
<tr><th id="159">159</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_westmere_extra_regs" title='intel_westmere_extra_regs' data-type='struct extra_reg [4]' data-ref="intel_westmere_extra_regs">intel_westmere_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="160">160</th><td>{</td></tr>
<tr><th id="161">161</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="162">162</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0xffff</var>, RSP_0),</td></tr>
<tr><th id="163">163</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01bb), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01bb</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0xffff</var>, RSP_1),</td></tr>
<tr><th id="164">164</th><td>	<a class="macro" href="../perf_event.h.html#447" title="{ .event = (0x100b), .msr = (0x000003f6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_LDLAT, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG">INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG</a>(<var>0x100b</var>),</td></tr>
<tr><th id="165">165</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="166">166</th><td>};</td></tr>
<tr><th id="167">167</th><td></td></tr>
<tr><th id="168">168</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_v1_event_constraints" title='intel_v1_event_constraints' data-type='struct event_constraint [1]' data-ref="intel_v1_event_constraints">intel_v1_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="169">169</th><td>{</td></tr>
<tr><th id="170">170</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="171">171</th><td>};</td></tr>
<tr><th id="172">172</th><td></td></tr>
<tr><th id="173">173</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_gen_event_constraints" title='intel_gen_event_constraints' data-type='struct event_constraint [4]' data-ref="intel_gen_event_constraints">intel_gen_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="174">174</th><td>{</td></tr>
<tr><th id="175">175</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="176">176</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="177">177</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="178">178</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="179">179</th><td>};</td></tr>
<tr><th id="180">180</th><td></td></tr>
<tr><th id="181">181</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_slm_event_constraints" title='intel_slm_event_constraints' data-type='struct event_constraint [4]' data-ref="intel_slm_event_constraints">intel_slm_event_constraints</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="182">182</th><td>{</td></tr>
<tr><th id="183">183</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="184">184</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="185">185</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* pseudo CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="186">186</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="187">187</th><td>};</td></tr>
<tr><th id="188">188</th><td></td></tr>
<tr><th id="189">189</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_skl_event_constraints" title='intel_skl_event_constraints' data-type='struct event_constraint [10]' data-ref="intel_skl_event_constraints">intel_skl_event_constraints</dfn>[] = {</td></tr>
<tr><th id="190">190</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>),	<i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="191">191</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>),	<i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="192">192</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>),	<i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="193">193</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x2) }, .code = (0x1c0), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x1c0</var>, <var>0x2</var>),	<i>/* INST_RETIRED.PREC_DIST */</i></td></tr>
<tr><th id="194">194</th><td></td></tr>
<tr><th id="195">195</th><td>	<i>/*</i></td></tr>
<tr><th id="196">196</th><td><i>	 * when HT is off, these can only run on the bottom 4 counters</i></td></tr>
<tr><th id="197">197</th><td><i>	 */</i></td></tr>
<tr><th id="198">198</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd0), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd0</var>, <var>0xf</var>),	<i>/* MEM_INST_RETIRED.* */</i></td></tr>
<tr><th id="199">199</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd1</var>, <var>0xf</var>),	<i>/* MEM_LOAD_RETIRED.* */</i></td></tr>
<tr><th id="200">200</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd2), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd2</var>, <var>0xf</var>),	<i>/* MEM_LOAD_L3_HIT_RETIRED.* */</i></td></tr>
<tr><th id="201">201</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xcd), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xcd</var>, <var>0xf</var>),	<i>/* MEM_TRANS_RETIRED.* */</i></td></tr>
<tr><th id="202">202</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xc6), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xc6</var>, <var>0xf</var>),	<i>/* FRONTEND_RETIRED.* */</i></td></tr>
<tr><th id="203">203</th><td></td></tr>
<tr><th id="204">204</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="205">205</th><td>};</td></tr>
<tr><th id="206">206</th><td></td></tr>
<tr><th id="207">207</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_knl_extra_regs" title='intel_knl_extra_regs' data-type='struct extra_reg [3]' data-ref="intel_knl_extra_regs">intel_knl_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> = {</td></tr>
<tr><th id="208">208</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x799ffbb6e7ull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x799ffbb6e7ull</var>, RSP_0),</td></tr>
<tr><th id="209">209</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x02b7), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x399ffbffe7ull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x02b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x399ffbffe7ull</var>, RSP_1),</td></tr>
<tr><th id="210">210</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="211">211</th><td>};</td></tr>
<tr><th id="212">212</th><td></td></tr>
<tr><th id="213">213</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_snb_extra_regs" title='intel_snb_extra_regs' data-type='struct extra_reg [4]' data-ref="intel_snb_extra_regs">intel_snb_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> = {</td></tr>
<tr><th id="214">214</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="215">215</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3f807f8fffull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x3f807f8fffull</var>, RSP_0),</td></tr>
<tr><th id="216">216</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01bb), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3f807f8fffull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01bb</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x3f807f8fffull</var>, RSP_1),</td></tr>
<tr><th id="217">217</th><td>	<a class="macro" href="../perf_event.h.html#447" title="{ .event = (0x01cd), .msr = (0x000003f6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_LDLAT, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG">INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG</a>(<var>0x01cd</var>),</td></tr>
<tr><th id="218">218</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="219">219</th><td>};</td></tr>
<tr><th id="220">220</th><td></td></tr>
<tr><th id="221">221</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_snbep_extra_regs" title='intel_snbep_extra_regs' data-type='struct extra_reg [4]' data-ref="intel_snbep_extra_regs">intel_snbep_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> = {</td></tr>
<tr><th id="222">222</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="223">223</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3fffff8fffull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x3fffff8fffull</var>, RSP_0),</td></tr>
<tr><th id="224">224</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01bb), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3fffff8fffull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01bb</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x3fffff8fffull</var>, RSP_1),</td></tr>
<tr><th id="225">225</th><td>	<a class="macro" href="../perf_event.h.html#447" title="{ .event = (0x01cd), .msr = (0x000003f6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_LDLAT, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG">INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG</a>(<var>0x01cd</var>),</td></tr>
<tr><th id="226">226</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="227">227</th><td>};</td></tr>
<tr><th id="228">228</th><td></td></tr>
<tr><th id="229">229</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_skl_extra_regs" title='intel_skl_extra_regs' data-type='struct extra_reg [5]' data-ref="intel_skl_extra_regs">intel_skl_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> = {</td></tr>
<tr><th id="230">230</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3fffff8fffull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x3fffff8fffull</var>, RSP_0),</td></tr>
<tr><th id="231">231</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01bb), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x3fffff8fffull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01bb</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x3fffff8fffull</var>, RSP_1),</td></tr>
<tr><th id="232">232</th><td>	<a class="macro" href="../perf_event.h.html#447" title="{ .event = (0x01cd), .msr = (0x000003f6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0xffff), .idx = EXTRA_REG_LDLAT, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG">INTEL_UEVENT_PEBS_LDLAT_EXTRA_REG</a>(<var>0x01cd</var>),</td></tr>
<tr><th id="233">233</th><td>	<i>/*</i></td></tr>
<tr><th id="234">234</th><td><i>	 * Note the low 8 bits eventsel code is not a continuous field, containing</i></td></tr>
<tr><th id="235">235</th><td><i>	 * some #GPing bits. These are masked out.</i></td></tr>
<tr><th id="236">236</th><td><i>	 */</i></td></tr>
<tr><th id="237">237</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01c6), .msr = (0x000003f7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x7fff17), .idx = EXTRA_REG_FE, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01c6</var>, <a class="macro" href="../../include/asm/msr-index.h.html#163" title="0x000003f7" data-ref="_M/MSR_PEBS_FRONTEND">MSR_PEBS_FRONTEND</a>, <var>0x7fff17</var>, FE),</td></tr>
<tr><th id="238">238</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="239">239</th><td>};</td></tr>
<tr><th id="240">240</th><td></td></tr>
<tr><th id="241">241</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_mem_ld_nhm = { .attr = { .attr = {.name = &quot;mem-loads&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x0b,umask=0x10,ldlat=3&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(mem-loads,	mem_ld_nhm,	<q>"event=0x0b,umask=0x10,ldlat=3"</q>);</td></tr>
<tr><th id="242">242</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_mem_ld_snb = { .attr = { .attr = {.name = &quot;mem-loads&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xcd,umask=0x1,ldlat=3&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(mem-loads,	mem_ld_snb,	<q>"event=0xcd,umask=0x1,ldlat=3"</q>);</td></tr>
<tr><th id="243">243</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_mem_st_snb = { .attr = { .attr = {.name = &quot;mem-stores&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xcd,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(mem-stores,	mem_st_snb,	<q>"event=0xcd,umask=0x2"</q>);</td></tr>
<tr><th id="244">244</th><td></td></tr>
<tr><th id="245">245</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="nhm_events_attrs" title='nhm_events_attrs' data-type='struct attribute *[2]' data-ref="nhm_events_attrs">nhm_events_attrs</dfn>[] = {</td></tr>
<tr><th id="246">246</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_mem_ld_nhm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(mem_ld_nhm),</td></tr>
<tr><th id="247">247</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="248">248</th><td>};</td></tr>
<tr><th id="249">249</th><td></td></tr>
<tr><th id="250">250</th><td><i>/*</i></td></tr>
<tr><th id="251">251</th><td><i> * topdown events for Intel Core CPUs.</i></td></tr>
<tr><th id="252">252</th><td><i> *</i></td></tr>
<tr><th id="253">253</th><td><i> * The events are all in slots, which is a free slot in a 4 wide</i></td></tr>
<tr><th id="254">254</th><td><i> * pipeline. Some events are already reported in slots, for cycle</i></td></tr>
<tr><th id="255">255</th><td><i> * events we multiply by the pipeline width (4).</i></td></tr>
<tr><th id="256">256</th><td><i> *</i></td></tr>
<tr><th id="257">257</th><td><i> * With Hyper Threading on, topdown metrics are either summed or averaged</i></td></tr>
<tr><th id="258">258</th><td><i> * between the threads of a core: (count_t0 + count_t1).</i></td></tr>
<tr><th id="259">259</th><td><i> *</i></td></tr>
<tr><th id="260">260</th><td><i> * For the average case the metric is always scaled to pipeline width,</i></td></tr>
<tr><th id="261">261</th><td><i> * so we use factor 2 ((count_t0 + count_t1) / 2 * 4)</i></td></tr>
<tr><th id="262">262</th><td><i> */</i></td></tr>
<tr><th id="263">263</th><td></td></tr>
<tr><th id="264">264</th><td><a class="macro" href="../perf_event.h.html#687" title="static struct perf_pmu_events_ht_attr event_attr_td_total_slots = { .attr = { .attr = {.name = &quot;topdown-total-slots&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_ht_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str_noht = &quot;event=0x3c,umask=0x0&quot;, .event_str_ht = &quot;event=0x3c,umask=0x0,any=1&quot;, }" data-ref="_M/EVENT_ATTR_STR_HT">EVENT_ATTR_STR_HT</a>(topdown-total-slots, td_total_slots,</td></tr>
<tr><th id="265">265</th><td>	<q>"event=0x3c,umask=0x0"</q>,			<i>/* cpu_clk_unhalted.thread */</i></td></tr>
<tr><th id="266">266</th><td>	<q>"event=0x3c,umask=0x0,any=1"</q>);		<i>/* cpu_clk_unhalted.thread_any */</i></td></tr>
<tr><th id="267">267</th><td><a class="macro" href="../perf_event.h.html#687" title="static struct perf_pmu_events_ht_attr event_attr_td_total_slots_scale = { .attr = { .attr = {.name = &quot;topdown-total-slots.scale&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_ht_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str_noht = &quot;4&quot;, .event_str_ht = &quot;2&quot;, }" data-ref="_M/EVENT_ATTR_STR_HT">EVENT_ATTR_STR_HT</a>(topdown-total-slots.scale, td_total_slots_scale, <q>"4"</q>, <q>"2"</q>);</td></tr>
<tr><th id="268">268</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_issued = { .attr = { .attr = {.name = &quot;topdown-slots-issued&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xe,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-issued, td_slots_issued,</td></tr>
<tr><th id="269">269</th><td>	<q>"event=0xe,umask=0x1"</q>);			<i>/* uops_issued.any */</i></td></tr>
<tr><th id="270">270</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_retired = { .attr = { .attr = {.name = &quot;topdown-slots-retired&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc2,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-retired, td_slots_retired,</td></tr>
<tr><th id="271">271</th><td>	<q>"event=0xc2,umask=0x2"</q>);		<i>/* uops_retired.retire_slots */</i></td></tr>
<tr><th id="272">272</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_fetch_bubbles = { .attr = { .attr = {.name = &quot;topdown-fetch-bubbles&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x9c,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-fetch-bubbles, td_fetch_bubbles,</td></tr>
<tr><th id="273">273</th><td>	<q>"event=0x9c,umask=0x1"</q>);		<i>/* idq_uops_not_delivered_core */</i></td></tr>
<tr><th id="274">274</th><td><a class="macro" href="../perf_event.h.html#687" title="static struct perf_pmu_events_ht_attr event_attr_td_recovery_bubbles = { .attr = { .attr = {.name = &quot;topdown-recovery-bubbles&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_ht_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str_noht = &quot;event=0xd,umask=0x3,cmask=1&quot;, .event_str_ht = &quot;event=0xd,umask=0x3,cmask=1,any=1&quot;, }" data-ref="_M/EVENT_ATTR_STR_HT">EVENT_ATTR_STR_HT</a>(topdown-recovery-bubbles, td_recovery_bubbles,</td></tr>
<tr><th id="275">275</th><td>	<q>"event=0xd,umask=0x3,cmask=1"</q>,		<i>/* int_misc.recovery_cycles */</i></td></tr>
<tr><th id="276">276</th><td>	<q>"event=0xd,umask=0x3,cmask=1,any=1"</q>);	<i>/* int_misc.recovery_cycles_any */</i></td></tr>
<tr><th id="277">277</th><td><a class="macro" href="../perf_event.h.html#687" title="static struct perf_pmu_events_ht_attr event_attr_td_recovery_bubbles_scale = { .attr = { .attr = {.name = &quot;topdown-recovery-bubbles.scale&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_ht_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str_noht = &quot;4&quot;, .event_str_ht = &quot;2&quot;, }" data-ref="_M/EVENT_ATTR_STR_HT">EVENT_ATTR_STR_HT</a>(topdown-recovery-bubbles.scale, td_recovery_bubbles_scale,</td></tr>
<tr><th id="278">278</th><td>	<q>"4"</q>, <q>"2"</q>);</td></tr>
<tr><th id="279">279</th><td></td></tr>
<tr><th id="280">280</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="snb_events_attrs" title='snb_events_attrs' data-type='struct attribute *[10]' data-ref="snb_events_attrs">snb_events_attrs</dfn>[] = {</td></tr>
<tr><th id="281">281</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_mem_ld_snb.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(mem_ld_snb),</td></tr>
<tr><th id="282">282</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_mem_st_snb.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(mem_st_snb),</td></tr>
<tr><th id="283">283</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_issued.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_issued),</td></tr>
<tr><th id="284">284</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_retired.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_retired),</td></tr>
<tr><th id="285">285</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_fetch_bubbles.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_fetch_bubbles),</td></tr>
<tr><th id="286">286</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots),</td></tr>
<tr><th id="287">287</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_scale.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_scale),</td></tr>
<tr><th id="288">288</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_recovery_bubbles.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_recovery_bubbles),</td></tr>
<tr><th id="289">289</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_recovery_bubbles_scale.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_recovery_bubbles_scale),</td></tr>
<tr><th id="290">290</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="291">291</th><td>};</td></tr>
<tr><th id="292">292</th><td></td></tr>
<tr><th id="293">293</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_hsw_event_constraints" title='intel_hsw_event_constraints' data-type='struct event_constraint [14]' data-ref="intel_hsw_event_constraints">intel_hsw_event_constraints</dfn>[] = {</td></tr>
<tr><th id="294">294</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>), <i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="295">295</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>), <i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="296">296</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>), <i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="297">297</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x148), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x148</var>, <var>0x4</var>),	<i>/* L1D_PEND_MISS.PENDING */</i></td></tr>
<tr><th id="298">298</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x2) }, .code = (0x01c0), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x2))); })) + (((((unsigned int) ((!!(((u64)0x2) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x2) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x2) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x2) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x01c0</var>, <var>0x2</var>), <i>/* INST_RETIRED.PREC_DIST */</i></td></tr>
<tr><th id="299">299</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0x8) }, .code = (0xcd), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x8))); })) + (((((unsigned int) ((!!(((u64)0x8) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x8) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x8) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x8) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xcd</var>, <var>0x8</var>), <i>/* MEM_TRANS_RETIRED.LOAD_LATENCY */</i></td></tr>
<tr><th id="300">300</th><td>	<i>/* CYCLE_ACTIVITY.CYCLES_L1D_PENDING */</i></td></tr>
<tr><th id="301">301</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x08a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x08a3</var>, <var>0x4</var>),</td></tr>
<tr><th id="302">302</th><td>	<i>/* CYCLE_ACTIVITY.STALLS_L1D_PENDING */</i></td></tr>
<tr><th id="303">303</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x0ca3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x0ca3</var>, <var>0x4</var>),</td></tr>
<tr><th id="304">304</th><td>	<i>/* CYCLE_ACTIVITY.CYCLES_NO_EXECUTE */</i></td></tr>
<tr><th id="305">305</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0xf) }, .code = (0x04a3), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x04a3</var>, <var>0xf</var>),</td></tr>
<tr><th id="306">306</th><td></td></tr>
<tr><th id="307">307</th><td>	<i>/*</i></td></tr>
<tr><th id="308">308</th><td><i>	 * When HT is off these events can only run on the bottom 4 counters</i></td></tr>
<tr><th id="309">309</th><td><i>	 * When HT is on, they are impacted by the HT bug and require EXCL access</i></td></tr>
<tr><th id="310">310</th><td><i>	 */</i></td></tr>
<tr><th id="311">311</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd0), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd0</var>, <var>0xf</var>), <i>/* MEM_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="312">312</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd1</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_RETIRED.* */</i></td></tr>
<tr><th id="313">313</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd2), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd2</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_HIT_RETIRED.* */</i></td></tr>
<tr><th id="314">314</th><td>	<a class="macro" href="../perf_event.h.html#263" title="{ { .idxmsk64 = (0xf) }, .code = (0xd3), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0x0040, }" data-ref="_M/INTEL_EXCLEVT_CONSTRAINT">INTEL_EXCLEVT_CONSTRAINT</a>(<var>0xd3</var>, <var>0xf</var>), <i>/* MEM_LOAD_UOPS_LLC_MISS_RETIRED.* */</i></td></tr>
<tr><th id="315">315</th><td></td></tr>
<tr><th id="316">316</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="317">317</th><td>};</td></tr>
<tr><th id="318">318</th><td></td></tr>
<tr><th id="319">319</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="intel_bdw_event_constraints" title='intel_bdw_event_constraints' data-type='struct event_constraint [10]' data-ref="intel_bdw_event_constraints">intel_bdw_event_constraints</dfn>[] = {</td></tr>
<tr><th id="320">320</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+0))) }, .code = (0x00c0), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+0))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+0))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+0))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x00c0</var>, <var>0</var>),	<i>/* INST_RETIRED.ANY */</i></td></tr>
<tr><th id="321">321</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+1))) }, .code = (0x003c), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+1))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+1))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+1))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x003c</var>, <var>1</var>),	<i>/* CPU_CLK_UNHALTED.CORE */</i></td></tr>
<tr><th id="322">322</th><td>	<a class="macro" href="../perf_event.h.html#311" title="{ { .idxmsk64 = ((1ULL &lt;&lt; (32+2))) }, .code = (0x0300), .cmask = (((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)(1ULL &lt;&lt; (32+2))))); })) + (((((unsigned int) ((!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)(1ULL &lt;&lt; (32+2))) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)(1ULL &lt;&lt; (32+2))) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/FIXED_EVENT_CONSTRAINT">FIXED_EVENT_CONSTRAINT</a>(<var>0x0300</var>, <var>2</var>),	<i>/* CPU_CLK_UNHALTED.REF */</i></td></tr>
<tr><th id="323">323</th><td>	<a class="macro" href="../perf_event.h.html#317" title="{ { .idxmsk64 = (0x4) }, .code = (0x148), .cmask = ((0x0000FF00ULL | 0x000000FFULL)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UEVENT_CONSTRAINT">INTEL_UEVENT_CONSTRAINT</a>(<var>0x148</var>, <var>0x4</var>),	<i>/* L1D_PEND_MISS.PENDING */</i></td></tr>
<tr><th id="324">324</th><td>	<a class="macro" href="../perf_event.h.html#321" title="{ { .idxmsk64 = (0x4) }, .code = (0x8a3), .cmask = (0x000000FFULL|(0x8a3)), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_UBIT_EVENT_CONSTRAINT">INTEL_UBIT_EVENT_CONSTRAINT</a>(<var>0x8a3</var>, <var>0x4</var>),	<i>/* CYCLE_ACTIVITY.CYCLES_L1D_MISS */</i></td></tr>
<tr><th id="325">325</th><td>	<i>/*</i></td></tr>
<tr><th id="326">326</th><td><i>	 * when HT is off, these can only run on the bottom 4 counters</i></td></tr>
<tr><th id="327">327</th><td><i>	 */</i></td></tr>
<tr><th id="328">328</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd0), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd0</var>, <var>0xf</var>),	<i>/* MEM_INST_RETIRED.* */</i></td></tr>
<tr><th id="329">329</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd1), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd1</var>, <var>0xf</var>),	<i>/* MEM_LOAD_RETIRED.* */</i></td></tr>
<tr><th id="330">330</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xd2), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xd2</var>, <var>0xf</var>),	<i>/* MEM_LOAD_L3_HIT_RETIRED.* */</i></td></tr>
<tr><th id="331">331</th><td>	<a class="macro" href="../perf_event.h.html#294" title="{ { .idxmsk64 = (0xf) }, .code = (0xcd), .cmask = (0x000000FFULL), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0xf))); })) + (((((unsigned int) ((!!(((u64)0xf) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0xf) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0xf) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0xf) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_EVENT_CONSTRAINT">INTEL_EVENT_CONSTRAINT</a>(<var>0xcd</var>, <var>0xf</var>),	<i>/* MEM_TRANS_RETIRED.* */</i></td></tr>
<tr><th id="332">332</th><td>	<a class="macro" href="../perf_event.h.html#404" title="{ .weight = -1 }" data-ref="_M/EVENT_CONSTRAINT_END">EVENT_CONSTRAINT_END</a></td></tr>
<tr><th id="333">333</th><td>};</td></tr>
<tr><th id="334">334</th><td></td></tr>
<tr><th id="335">335</th><td><em>static</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def fn" id="intel_pmu_event_map" title='intel_pmu_event_map' data-type='u64 intel_pmu_event_map(int hw_event)' data-ref="intel_pmu_event_map">intel_pmu_event_map</dfn>(<em>int</em> <dfn class="local col1 decl" id="1hw_event" title='hw_event' data-type='int' data-ref="1hw_event">hw_event</dfn>)</td></tr>
<tr><th id="336">336</th><td>{</td></tr>
<tr><th id="337">337</th><td>	<b>return</b> <a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='r' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="local col1 ref" href="#1hw_event" title='hw_event' data-ref="1hw_event">hw_event</a>];</td></tr>
<tr><th id="338">338</th><td>}</td></tr>
<tr><th id="339">339</th><td></td></tr>
<tr><th id="340">340</th><td><i>/*</i></td></tr>
<tr><th id="341">341</th><td><i> * Notes on the events:</i></td></tr>
<tr><th id="342">342</th><td><i> * - data reads do not include code reads (comparable to earlier tables)</i></td></tr>
<tr><th id="343">343</th><td><i> * - data counts include speculative execution (except L1 write, dtlb, bpu)</i></td></tr>
<tr><th id="344">344</th><td><i> * - remote node access includes remote memory, remote cache, remote mmio.</i></td></tr>
<tr><th id="345">345</th><td><i> * - prefetches are not included in the counts.</i></td></tr>
<tr><th id="346">346</th><td><i> * - icache miss does not include decoded icache</i></td></tr>
<tr><th id="347">347</th><td><i> */</i></td></tr>
<tr><th id="348">348</th><td></td></tr>
<tr><th id="349">349</th><td><u>#define <dfn class="macro" id="_M/SKL_DEMAND_DATA_RD" data-ref="_M/SKL_DEMAND_DATA_RD">SKL_DEMAND_DATA_RD</dfn>		BIT_ULL(0)</u></td></tr>
<tr><th id="350">350</th><td><u>#define <dfn class="macro" id="_M/SKL_DEMAND_RFO" data-ref="_M/SKL_DEMAND_RFO">SKL_DEMAND_RFO</dfn>			BIT_ULL(1)</u></td></tr>
<tr><th id="351">351</th><td><u>#define <dfn class="macro" id="_M/SKL_ANY_RESPONSE" data-ref="_M/SKL_ANY_RESPONSE">SKL_ANY_RESPONSE</dfn>		BIT_ULL(16)</u></td></tr>
<tr><th id="352">352</th><td><u>#define <dfn class="macro" id="_M/SKL_SUPPLIER_NONE" data-ref="_M/SKL_SUPPLIER_NONE">SKL_SUPPLIER_NONE</dfn>		BIT_ULL(17)</u></td></tr>
<tr><th id="353">353</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS_LOCAL_DRAM" data-ref="_M/SKL_L3_MISS_LOCAL_DRAM">SKL_L3_MISS_LOCAL_DRAM</dfn>		BIT_ULL(26)</u></td></tr>
<tr><th id="354">354</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS_REMOTE_HOP0_DRAM" data-ref="_M/SKL_L3_MISS_REMOTE_HOP0_DRAM">SKL_L3_MISS_REMOTE_HOP0_DRAM</dfn>	BIT_ULL(27)</u></td></tr>
<tr><th id="355">355</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS_REMOTE_HOP1_DRAM" data-ref="_M/SKL_L3_MISS_REMOTE_HOP1_DRAM">SKL_L3_MISS_REMOTE_HOP1_DRAM</dfn>	BIT_ULL(28)</u></td></tr>
<tr><th id="356">356</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS_REMOTE_HOP2P_DRAM" data-ref="_M/SKL_L3_MISS_REMOTE_HOP2P_DRAM">SKL_L3_MISS_REMOTE_HOP2P_DRAM</dfn>	BIT_ULL(29)</u></td></tr>
<tr><th id="357">357</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS" data-ref="_M/SKL_L3_MISS">SKL_L3_MISS</dfn>			(SKL_L3_MISS_LOCAL_DRAM| \</u></td></tr>
<tr><th id="358">358</th><td><u>					 SKL_L3_MISS_REMOTE_HOP0_DRAM| \</u></td></tr>
<tr><th id="359">359</th><td><u>					 SKL_L3_MISS_REMOTE_HOP1_DRAM| \</u></td></tr>
<tr><th id="360">360</th><td><u>					 SKL_L3_MISS_REMOTE_HOP2P_DRAM)</u></td></tr>
<tr><th id="361">361</th><td><u>#define <dfn class="macro" id="_M/SKL_SPL_HIT" data-ref="_M/SKL_SPL_HIT">SKL_SPL_HIT</dfn>			BIT_ULL(30)</u></td></tr>
<tr><th id="362">362</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_NONE" data-ref="_M/SKL_SNOOP_NONE">SKL_SNOOP_NONE</dfn>			BIT_ULL(31)</u></td></tr>
<tr><th id="363">363</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_NOT_NEEDED" data-ref="_M/SKL_SNOOP_NOT_NEEDED">SKL_SNOOP_NOT_NEEDED</dfn>		BIT_ULL(32)</u></td></tr>
<tr><th id="364">364</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_MISS" data-ref="_M/SKL_SNOOP_MISS">SKL_SNOOP_MISS</dfn>			BIT_ULL(33)</u></td></tr>
<tr><th id="365">365</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_HIT_NO_FWD" data-ref="_M/SKL_SNOOP_HIT_NO_FWD">SKL_SNOOP_HIT_NO_FWD</dfn>		BIT_ULL(34)</u></td></tr>
<tr><th id="366">366</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_HIT_WITH_FWD" data-ref="_M/SKL_SNOOP_HIT_WITH_FWD">SKL_SNOOP_HIT_WITH_FWD</dfn>		BIT_ULL(35)</u></td></tr>
<tr><th id="367">367</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_HITM" data-ref="_M/SKL_SNOOP_HITM">SKL_SNOOP_HITM</dfn>			BIT_ULL(36)</u></td></tr>
<tr><th id="368">368</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_NON_DRAM" data-ref="_M/SKL_SNOOP_NON_DRAM">SKL_SNOOP_NON_DRAM</dfn>		BIT_ULL(37)</u></td></tr>
<tr><th id="369">369</th><td><u>#define <dfn class="macro" id="_M/SKL_ANY_SNOOP" data-ref="_M/SKL_ANY_SNOOP">SKL_ANY_SNOOP</dfn>			(SKL_SPL_HIT|SKL_SNOOP_NONE| \</u></td></tr>
<tr><th id="370">370</th><td><u>					 SKL_SNOOP_NOT_NEEDED|SKL_SNOOP_MISS| \</u></td></tr>
<tr><th id="371">371</th><td><u>					 SKL_SNOOP_HIT_NO_FWD|SKL_SNOOP_HIT_WITH_FWD| \</u></td></tr>
<tr><th id="372">372</th><td><u>					 SKL_SNOOP_HITM|SKL_SNOOP_NON_DRAM)</u></td></tr>
<tr><th id="373">373</th><td><u>#define <dfn class="macro" id="_M/SKL_DEMAND_READ" data-ref="_M/SKL_DEMAND_READ">SKL_DEMAND_READ</dfn>			SKL_DEMAND_DATA_RD</u></td></tr>
<tr><th id="374">374</th><td><u>#define <dfn class="macro" id="_M/SKL_SNOOP_DRAM" data-ref="_M/SKL_SNOOP_DRAM">SKL_SNOOP_DRAM</dfn>			(SKL_SNOOP_NONE| \</u></td></tr>
<tr><th id="375">375</th><td><u>					 SKL_SNOOP_NOT_NEEDED|SKL_SNOOP_MISS| \</u></td></tr>
<tr><th id="376">376</th><td><u>					 SKL_SNOOP_HIT_NO_FWD|SKL_SNOOP_HIT_WITH_FWD| \</u></td></tr>
<tr><th id="377">377</th><td><u>					 SKL_SNOOP_HITM|SKL_SPL_HIT)</u></td></tr>
<tr><th id="378">378</th><td><u>#define <dfn class="macro" id="_M/SKL_DEMAND_WRITE" data-ref="_M/SKL_DEMAND_WRITE">SKL_DEMAND_WRITE</dfn>		SKL_DEMAND_RFO</u></td></tr>
<tr><th id="379">379</th><td><u>#define <dfn class="macro" id="_M/SKL_LLC_ACCESS" data-ref="_M/SKL_LLC_ACCESS">SKL_LLC_ACCESS</dfn>			SKL_ANY_RESPONSE</u></td></tr>
<tr><th id="380">380</th><td><u>#define <dfn class="macro" id="_M/SKL_L3_MISS_REMOTE" data-ref="_M/SKL_L3_MISS_REMOTE">SKL_L3_MISS_REMOTE</dfn>		(SKL_L3_MISS_REMOTE_HOP0_DRAM| \</u></td></tr>
<tr><th id="381">381</th><td><u>					 SKL_L3_MISS_REMOTE_HOP1_DRAM| \</u></td></tr>
<tr><th id="382">382</th><td><u>					 SKL_L3_MISS_REMOTE_HOP2P_DRAM)</u></td></tr>
<tr><th id="383">383</th><td></td></tr>
<tr><th id="384">384</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="skl_hw_cache_event_ids" title='skl_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="skl_hw_cache_event_ids">skl_hw_cache_event_ids</dfn></td></tr>
<tr><th id="385">385</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="386">386</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="387">387</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="388">388</th><td>{</td></tr>
<tr><th id="389">389</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D ) ] = {</td></tr>
<tr><th id="390">390</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="391">391</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x81d0</var>,	<i>/* MEM_INST_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="392">392</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x151</var>,	<i>/* L1D.REPLACEMENT */</i></td></tr>
<tr><th id="393">393</th><td>	},</td></tr>
<tr><th id="394">394</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="395">395</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x82d0</var>,	<i>/* MEM_INST_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="396">396</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="397">397</th><td>	},</td></tr>
<tr><th id="398">398</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="399">399</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="400">400</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="401">401</th><td>	},</td></tr>
<tr><th id="402">402</th><td> },</td></tr>
<tr><th id="403">403</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="404">404</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="405">405</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="406">406</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x283</var>,	<i>/* ICACHE_64B.MISS */</i></td></tr>
<tr><th id="407">407</th><td>	},</td></tr>
<tr><th id="408">408</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="409">409</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="410">410</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="411">411</th><td>	},</td></tr>
<tr><th id="412">412</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="413">413</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="414">414</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="415">415</th><td>	},</td></tr>
<tr><th id="416">416</th><td> },</td></tr>
<tr><th id="417">417</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="418">418</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="419">419</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="420">420</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="421">421</th><td>	},</td></tr>
<tr><th id="422">422</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="423">423</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="424">424</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="425">425</th><td>	},</td></tr>
<tr><th id="426">426</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="427">427</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="428">428</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="429">429</th><td>	},</td></tr>
<tr><th id="430">430</th><td> },</td></tr>
<tr><th id="431">431</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="432">432</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="433">433</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x81d0</var>,	<i>/* MEM_INST_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="434">434</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0xe08</var>,	<i>/* DTLB_LOAD_MISSES.WALK_COMPLETED */</i></td></tr>
<tr><th id="435">435</th><td>	},</td></tr>
<tr><th id="436">436</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="437">437</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x82d0</var>,	<i>/* MEM_INST_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="438">438</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0xe49</var>,	<i>/* DTLB_STORE_MISSES.WALK_COMPLETED */</i></td></tr>
<tr><th id="439">439</th><td>	},</td></tr>
<tr><th id="440">440</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="441">441</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="442">442</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="443">443</th><td>	},</td></tr>
<tr><th id="444">444</th><td> },</td></tr>
<tr><th id="445">445</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="446">446</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="447">447</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x2085</var>,	<i>/* ITLB_MISSES.STLB_HIT */</i></td></tr>
<tr><th id="448">448</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0xe85</var>,	<i>/* ITLB_MISSES.WALK_COMPLETED */</i></td></tr>
<tr><th id="449">449</th><td>	},</td></tr>
<tr><th id="450">450</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="451">451</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="452">452</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="453">453</th><td>	},</td></tr>
<tr><th id="454">454</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="455">455</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="456">456</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="457">457</th><td>	},</td></tr>
<tr><th id="458">458</th><td> },</td></tr>
<tr><th id="459">459</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="460">460</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="461">461</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0xc4</var>,	<i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="462">462</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0xc5</var>,	<i>/* BR_MISP_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="463">463</th><td>	},</td></tr>
<tr><th id="464">464</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="465">465</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="466">466</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="467">467</th><td>	},</td></tr>
<tr><th id="468">468</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="469">469</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="470">470</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="471">471</th><td>	},</td></tr>
<tr><th id="472">472</th><td> },</td></tr>
<tr><th id="473">473</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="474">474</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="475">475</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="476">476</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="477">477</th><td>	},</td></tr>
<tr><th id="478">478</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="479">479</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="480">480</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="481">481</th><td>	},</td></tr>
<tr><th id="482">482</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="483">483</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="484">484</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="485">485</th><td>	},</td></tr>
<tr><th id="486">486</th><td> },</td></tr>
<tr><th id="487">487</th><td>};</td></tr>
<tr><th id="488">488</th><td></td></tr>
<tr><th id="489">489</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="skl_hw_cache_extra_regs" title='skl_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="skl_hw_cache_extra_regs">skl_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="490">490</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="491">491</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="492">492</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="493">493</th><td>{</td></tr>
<tr><th id="494">494</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="495">495</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="496">496</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#373" title="(1ULL &lt;&lt; (0))" data-ref="_M/SKL_DEMAND_READ">SKL_DEMAND_READ</a>|</td></tr>
<tr><th id="497">497</th><td>				       <a class="macro" href="#379" title="(1ULL &lt;&lt; (16))" data-ref="_M/SKL_LLC_ACCESS">SKL_LLC_ACCESS</a>|<a class="macro" href="#369" title="((1ULL &lt;&lt; (30))|(1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/SKL_ANY_SNOOP">SKL_ANY_SNOOP</a>,</td></tr>
<tr><th id="498">498</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#373" title="(1ULL &lt;&lt; (0))" data-ref="_M/SKL_DEMAND_READ">SKL_DEMAND_READ</a>|</td></tr>
<tr><th id="499">499</th><td>				       <a class="macro" href="#357" title="((1ULL &lt;&lt; (26))| (1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/SKL_L3_MISS">SKL_L3_MISS</a>|<a class="macro" href="#369" title="((1ULL &lt;&lt; (30))|(1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/SKL_ANY_SNOOP">SKL_ANY_SNOOP</a>|</td></tr>
<tr><th id="500">500</th><td>				       <a class="macro" href="#352" title="(1ULL &lt;&lt; (17))" data-ref="_M/SKL_SUPPLIER_NONE">SKL_SUPPLIER_NONE</a>,</td></tr>
<tr><th id="501">501</th><td>	},</td></tr>
<tr><th id="502">502</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="503">503</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#378" title="(1ULL &lt;&lt; (1))" data-ref="_M/SKL_DEMAND_WRITE">SKL_DEMAND_WRITE</a>|</td></tr>
<tr><th id="504">504</th><td>				       <a class="macro" href="#379" title="(1ULL &lt;&lt; (16))" data-ref="_M/SKL_LLC_ACCESS">SKL_LLC_ACCESS</a>|<a class="macro" href="#369" title="((1ULL &lt;&lt; (30))|(1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/SKL_ANY_SNOOP">SKL_ANY_SNOOP</a>,</td></tr>
<tr><th id="505">505</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#378" title="(1ULL &lt;&lt; (1))" data-ref="_M/SKL_DEMAND_WRITE">SKL_DEMAND_WRITE</a>|</td></tr>
<tr><th id="506">506</th><td>				       <a class="macro" href="#357" title="((1ULL &lt;&lt; (26))| (1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/SKL_L3_MISS">SKL_L3_MISS</a>|<a class="macro" href="#369" title="((1ULL &lt;&lt; (30))|(1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/SKL_ANY_SNOOP">SKL_ANY_SNOOP</a>|</td></tr>
<tr><th id="507">507</th><td>				       <a class="macro" href="#352" title="(1ULL &lt;&lt; (17))" data-ref="_M/SKL_SUPPLIER_NONE">SKL_SUPPLIER_NONE</a>,</td></tr>
<tr><th id="508">508</th><td>	},</td></tr>
<tr><th id="509">509</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="510">510</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="511">511</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="512">512</th><td>	},</td></tr>
<tr><th id="513">513</th><td> },</td></tr>
<tr><th id="514">514</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="515">515</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="516">516</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#373" title="(1ULL &lt;&lt; (0))" data-ref="_M/SKL_DEMAND_READ">SKL_DEMAND_READ</a>|</td></tr>
<tr><th id="517">517</th><td>				       <a class="macro" href="#353" title="(1ULL &lt;&lt; (26))" data-ref="_M/SKL_L3_MISS_LOCAL_DRAM">SKL_L3_MISS_LOCAL_DRAM</a>|<a class="macro" href="#374" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (30)))" data-ref="_M/SKL_SNOOP_DRAM">SKL_SNOOP_DRAM</a>,</td></tr>
<tr><th id="518">518</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#373" title="(1ULL &lt;&lt; (0))" data-ref="_M/SKL_DEMAND_READ">SKL_DEMAND_READ</a>|</td></tr>
<tr><th id="519">519</th><td>				       <a class="macro" href="#380" title="((1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/SKL_L3_MISS_REMOTE">SKL_L3_MISS_REMOTE</a>|<a class="macro" href="#374" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (30)))" data-ref="_M/SKL_SNOOP_DRAM">SKL_SNOOP_DRAM</a>,</td></tr>
<tr><th id="520">520</th><td>	},</td></tr>
<tr><th id="521">521</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="522">522</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#378" title="(1ULL &lt;&lt; (1))" data-ref="_M/SKL_DEMAND_WRITE">SKL_DEMAND_WRITE</a>|</td></tr>
<tr><th id="523">523</th><td>				       <a class="macro" href="#353" title="(1ULL &lt;&lt; (26))" data-ref="_M/SKL_L3_MISS_LOCAL_DRAM">SKL_L3_MISS_LOCAL_DRAM</a>|<a class="macro" href="#374" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (30)))" data-ref="_M/SKL_SNOOP_DRAM">SKL_SNOOP_DRAM</a>,</td></tr>
<tr><th id="524">524</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#378" title="(1ULL &lt;&lt; (1))" data-ref="_M/SKL_DEMAND_WRITE">SKL_DEMAND_WRITE</a>|</td></tr>
<tr><th id="525">525</th><td>				       <a class="macro" href="#380" title="((1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/SKL_L3_MISS_REMOTE">SKL_L3_MISS_REMOTE</a>|<a class="macro" href="#374" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (30)))" data-ref="_M/SKL_SNOOP_DRAM">SKL_SNOOP_DRAM</a>,</td></tr>
<tr><th id="526">526</th><td>	},</td></tr>
<tr><th id="527">527</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="528">528</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="529">529</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="530">530</th><td>	},</td></tr>
<tr><th id="531">531</th><td> },</td></tr>
<tr><th id="532">532</th><td>};</td></tr>
<tr><th id="533">533</th><td></td></tr>
<tr><th id="534">534</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_DATA_RD" data-ref="_M/SNB_DMND_DATA_RD">SNB_DMND_DATA_RD</dfn>	(1ULL &lt;&lt; 0)</u></td></tr>
<tr><th id="535">535</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_RFO" data-ref="_M/SNB_DMND_RFO">SNB_DMND_RFO</dfn>		(1ULL &lt;&lt; 1)</u></td></tr>
<tr><th id="536">536</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_IFETCH" data-ref="_M/SNB_DMND_IFETCH">SNB_DMND_IFETCH</dfn>		(1ULL &lt;&lt; 2)</u></td></tr>
<tr><th id="537">537</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_WB" data-ref="_M/SNB_DMND_WB">SNB_DMND_WB</dfn>		(1ULL &lt;&lt; 3)</u></td></tr>
<tr><th id="538">538</th><td><u>#define <dfn class="macro" id="_M/SNB_PF_DATA_RD" data-ref="_M/SNB_PF_DATA_RD">SNB_PF_DATA_RD</dfn>		(1ULL &lt;&lt; 4)</u></td></tr>
<tr><th id="539">539</th><td><u>#define <dfn class="macro" id="_M/SNB_PF_RFO" data-ref="_M/SNB_PF_RFO">SNB_PF_RFO</dfn>		(1ULL &lt;&lt; 5)</u></td></tr>
<tr><th id="540">540</th><td><u>#define <dfn class="macro" id="_M/SNB_PF_IFETCH" data-ref="_M/SNB_PF_IFETCH">SNB_PF_IFETCH</dfn>		(1ULL &lt;&lt; 6)</u></td></tr>
<tr><th id="541">541</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_DATA_RD" data-ref="_M/SNB_LLC_DATA_RD">SNB_LLC_DATA_RD</dfn>		(1ULL &lt;&lt; 7)</u></td></tr>
<tr><th id="542">542</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_RFO" data-ref="_M/SNB_LLC_RFO">SNB_LLC_RFO</dfn>		(1ULL &lt;&lt; 8)</u></td></tr>
<tr><th id="543">543</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_IFETCH" data-ref="_M/SNB_LLC_IFETCH">SNB_LLC_IFETCH</dfn>		(1ULL &lt;&lt; 9)</u></td></tr>
<tr><th id="544">544</th><td><u>#define <dfn class="macro" id="_M/SNB_BUS_LOCKS" data-ref="_M/SNB_BUS_LOCKS">SNB_BUS_LOCKS</dfn>		(1ULL &lt;&lt; 10)</u></td></tr>
<tr><th id="545">545</th><td><u>#define <dfn class="macro" id="_M/SNB_STRM_ST" data-ref="_M/SNB_STRM_ST">SNB_STRM_ST</dfn>		(1ULL &lt;&lt; 11)</u></td></tr>
<tr><th id="546">546</th><td><u>#define <dfn class="macro" id="_M/SNB_OTHER" data-ref="_M/SNB_OTHER">SNB_OTHER</dfn>		(1ULL &lt;&lt; 15)</u></td></tr>
<tr><th id="547">547</th><td><u>#define <dfn class="macro" id="_M/SNB_RESP_ANY" data-ref="_M/SNB_RESP_ANY">SNB_RESP_ANY</dfn>		(1ULL &lt;&lt; 16)</u></td></tr>
<tr><th id="548">548</th><td><u>#define <dfn class="macro" id="_M/SNB_NO_SUPP" data-ref="_M/SNB_NO_SUPP">SNB_NO_SUPP</dfn>		(1ULL &lt;&lt; 17)</u></td></tr>
<tr><th id="549">549</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_HITM" data-ref="_M/SNB_LLC_HITM">SNB_LLC_HITM</dfn>		(1ULL &lt;&lt; 18)</u></td></tr>
<tr><th id="550">550</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_HITE" data-ref="_M/SNB_LLC_HITE">SNB_LLC_HITE</dfn>		(1ULL &lt;&lt; 19)</u></td></tr>
<tr><th id="551">551</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_HITS" data-ref="_M/SNB_LLC_HITS">SNB_LLC_HITS</dfn>		(1ULL &lt;&lt; 20)</u></td></tr>
<tr><th id="552">552</th><td><u>#define <dfn class="macro" id="_M/SNB_LLC_HITF" data-ref="_M/SNB_LLC_HITF">SNB_LLC_HITF</dfn>		(1ULL &lt;&lt; 21)</u></td></tr>
<tr><th id="553">553</th><td><u>#define <dfn class="macro" id="_M/SNB_LOCAL" data-ref="_M/SNB_LOCAL">SNB_LOCAL</dfn>		(1ULL &lt;&lt; 22)</u></td></tr>
<tr><th id="554">554</th><td><u>#define <dfn class="macro" id="_M/SNB_REMOTE" data-ref="_M/SNB_REMOTE">SNB_REMOTE</dfn>		(0xffULL &lt;&lt; 23)</u></td></tr>
<tr><th id="555">555</th><td><u>#define <dfn class="macro" id="_M/SNB_SNP_NONE" data-ref="_M/SNB_SNP_NONE">SNB_SNP_NONE</dfn>		(1ULL &lt;&lt; 31)</u></td></tr>
<tr><th id="556">556</th><td><u>#define <dfn class="macro" id="_M/SNB_SNP_NOT_NEEDED" data-ref="_M/SNB_SNP_NOT_NEEDED">SNB_SNP_NOT_NEEDED</dfn>	(1ULL &lt;&lt; 32)</u></td></tr>
<tr><th id="557">557</th><td><u>#define <dfn class="macro" id="_M/SNB_SNP_MISS" data-ref="_M/SNB_SNP_MISS">SNB_SNP_MISS</dfn>		(1ULL &lt;&lt; 33)</u></td></tr>
<tr><th id="558">558</th><td><u>#define <dfn class="macro" id="_M/SNB_NO_FWD" data-ref="_M/SNB_NO_FWD">SNB_NO_FWD</dfn>		(1ULL &lt;&lt; 34)</u></td></tr>
<tr><th id="559">559</th><td><u>#define <dfn class="macro" id="_M/SNB_SNP_FWD" data-ref="_M/SNB_SNP_FWD">SNB_SNP_FWD</dfn>		(1ULL &lt;&lt; 35)</u></td></tr>
<tr><th id="560">560</th><td><u>#define <dfn class="macro" id="_M/SNB_HITM" data-ref="_M/SNB_HITM">SNB_HITM</dfn>		(1ULL &lt;&lt; 36)</u></td></tr>
<tr><th id="561">561</th><td><u>#define <dfn class="macro" id="_M/SNB_NON_DRAM" data-ref="_M/SNB_NON_DRAM">SNB_NON_DRAM</dfn>		(1ULL &lt;&lt; 37)</u></td></tr>
<tr><th id="562">562</th><td></td></tr>
<tr><th id="563">563</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_READ" data-ref="_M/SNB_DMND_READ">SNB_DMND_READ</dfn>		(SNB_DMND_DATA_RD|SNB_LLC_DATA_RD)</u></td></tr>
<tr><th id="564">564</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_WRITE" data-ref="_M/SNB_DMND_WRITE">SNB_DMND_WRITE</dfn>		(SNB_DMND_RFO|SNB_LLC_RFO)</u></td></tr>
<tr><th id="565">565</th><td><u>#define <dfn class="macro" id="_M/SNB_DMND_PREFETCH" data-ref="_M/SNB_DMND_PREFETCH">SNB_DMND_PREFETCH</dfn>	(SNB_PF_DATA_RD|SNB_PF_RFO)</u></td></tr>
<tr><th id="566">566</th><td></td></tr>
<tr><th id="567">567</th><td><u>#define <dfn class="macro" id="_M/SNB_SNP_ANY" data-ref="_M/SNB_SNP_ANY">SNB_SNP_ANY</dfn>		(SNB_SNP_NONE|SNB_SNP_NOT_NEEDED| \</u></td></tr>
<tr><th id="568">568</th><td><u>				 SNB_SNP_MISS|SNB_NO_FWD|SNB_SNP_FWD| \</u></td></tr>
<tr><th id="569">569</th><td><u>				 SNB_HITM)</u></td></tr>
<tr><th id="570">570</th><td></td></tr>
<tr><th id="571">571</th><td><u>#define <dfn class="macro" id="_M/SNB_DRAM_ANY" data-ref="_M/SNB_DRAM_ANY">SNB_DRAM_ANY</dfn>		(SNB_LOCAL|SNB_REMOTE|SNB_SNP_ANY)</u></td></tr>
<tr><th id="572">572</th><td><u>#define <dfn class="macro" id="_M/SNB_DRAM_REMOTE" data-ref="_M/SNB_DRAM_REMOTE">SNB_DRAM_REMOTE</dfn>		(SNB_REMOTE|SNB_SNP_ANY)</u></td></tr>
<tr><th id="573">573</th><td></td></tr>
<tr><th id="574">574</th><td><u>#define <dfn class="macro" id="_M/SNB_L3_ACCESS" data-ref="_M/SNB_L3_ACCESS">SNB_L3_ACCESS</dfn>		SNB_RESP_ANY</u></td></tr>
<tr><th id="575">575</th><td><u>#define <dfn class="macro" id="_M/SNB_L3_MISS" data-ref="_M/SNB_L3_MISS">SNB_L3_MISS</dfn>		(SNB_DRAM_ANY|SNB_NON_DRAM)</u></td></tr>
<tr><th id="576">576</th><td></td></tr>
<tr><th id="577">577</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="snb_hw_cache_extra_regs" title='snb_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="snb_hw_cache_extra_regs">snb_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="578">578</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="579">579</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="580">580</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="581">581</th><td>{</td></tr>
<tr><th id="582">582</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="583">583</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="584">584</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#563" title="((1ULL &lt;&lt; 0)|(1ULL &lt;&lt; 7))" data-ref="_M/SNB_DMND_READ">SNB_DMND_READ</a>|<a class="macro" href="#574" title="(1ULL &lt;&lt; 16)" data-ref="_M/SNB_L3_ACCESS">SNB_L3_ACCESS</a>,</td></tr>
<tr><th id="585">585</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#563" title="((1ULL &lt;&lt; 0)|(1ULL &lt;&lt; 7))" data-ref="_M/SNB_DMND_READ">SNB_DMND_READ</a>|<a class="macro" href="#575" title="(((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))|(1ULL &lt;&lt; 37))" data-ref="_M/SNB_L3_MISS">SNB_L3_MISS</a>,</td></tr>
<tr><th id="586">586</th><td>	},</td></tr>
<tr><th id="587">587</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="588">588</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#564" title="((1ULL &lt;&lt; 1)|(1ULL &lt;&lt; 8))" data-ref="_M/SNB_DMND_WRITE">SNB_DMND_WRITE</a>|<a class="macro" href="#574" title="(1ULL &lt;&lt; 16)" data-ref="_M/SNB_L3_ACCESS">SNB_L3_ACCESS</a>,</td></tr>
<tr><th id="589">589</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#564" title="((1ULL &lt;&lt; 1)|(1ULL &lt;&lt; 8))" data-ref="_M/SNB_DMND_WRITE">SNB_DMND_WRITE</a>|<a class="macro" href="#575" title="(((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))|(1ULL &lt;&lt; 37))" data-ref="_M/SNB_L3_MISS">SNB_L3_MISS</a>,</td></tr>
<tr><th id="590">590</th><td>	},</td></tr>
<tr><th id="591">591</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="592">592</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#565" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SNB_DMND_PREFETCH">SNB_DMND_PREFETCH</a>|<a class="macro" href="#574" title="(1ULL &lt;&lt; 16)" data-ref="_M/SNB_L3_ACCESS">SNB_L3_ACCESS</a>,</td></tr>
<tr><th id="593">593</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#565" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SNB_DMND_PREFETCH">SNB_DMND_PREFETCH</a>|<a class="macro" href="#575" title="(((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))|(1ULL &lt;&lt; 37))" data-ref="_M/SNB_L3_MISS">SNB_L3_MISS</a>,</td></tr>
<tr><th id="594">594</th><td>	},</td></tr>
<tr><th id="595">595</th><td> },</td></tr>
<tr><th id="596">596</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="597">597</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="598">598</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#563" title="((1ULL &lt;&lt; 0)|(1ULL &lt;&lt; 7))" data-ref="_M/SNB_DMND_READ">SNB_DMND_READ</a>|<a class="macro" href="#571" title="((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_ANY">SNB_DRAM_ANY</a>,</td></tr>
<tr><th id="599">599</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#563" title="((1ULL &lt;&lt; 0)|(1ULL &lt;&lt; 7))" data-ref="_M/SNB_DMND_READ">SNB_DMND_READ</a>|<a class="macro" href="#572" title="((0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_REMOTE">SNB_DRAM_REMOTE</a>,</td></tr>
<tr><th id="600">600</th><td>	},</td></tr>
<tr><th id="601">601</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="602">602</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#564" title="((1ULL &lt;&lt; 1)|(1ULL &lt;&lt; 8))" data-ref="_M/SNB_DMND_WRITE">SNB_DMND_WRITE</a>|<a class="macro" href="#571" title="((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_ANY">SNB_DRAM_ANY</a>,</td></tr>
<tr><th id="603">603</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#564" title="((1ULL &lt;&lt; 1)|(1ULL &lt;&lt; 8))" data-ref="_M/SNB_DMND_WRITE">SNB_DMND_WRITE</a>|<a class="macro" href="#572" title="((0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_REMOTE">SNB_DRAM_REMOTE</a>,</td></tr>
<tr><th id="604">604</th><td>	},</td></tr>
<tr><th id="605">605</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="606">606</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#565" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SNB_DMND_PREFETCH">SNB_DMND_PREFETCH</a>|<a class="macro" href="#571" title="((1ULL &lt;&lt; 22)|(0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_ANY">SNB_DRAM_ANY</a>,</td></tr>
<tr><th id="607">607</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#565" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SNB_DMND_PREFETCH">SNB_DMND_PREFETCH</a>|<a class="macro" href="#572" title="((0xffULL &lt;&lt; 23)|((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)))" data-ref="_M/SNB_DRAM_REMOTE">SNB_DRAM_REMOTE</a>,</td></tr>
<tr><th id="608">608</th><td>	},</td></tr>
<tr><th id="609">609</th><td> },</td></tr>
<tr><th id="610">610</th><td>};</td></tr>
<tr><th id="611">611</th><td></td></tr>
<tr><th id="612">612</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="snb_hw_cache_event_ids" title='snb_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="snb_hw_cache_event_ids">snb_hw_cache_event_ids</dfn></td></tr>
<tr><th id="613">613</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="614">614</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="615">615</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="616">616</th><td>{</td></tr>
<tr><th id="617">617</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="618">618</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="619">619</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0xf1d0</var>, <i>/* MEM_UOP_RETIRED.LOADS        */</i></td></tr>
<tr><th id="620">620</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0151</var>, <i>/* L1D.REPLACEMENT              */</i></td></tr>
<tr><th id="621">621</th><td>	},</td></tr>
<tr><th id="622">622</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="623">623</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0xf2d0</var>, <i>/* MEM_UOP_RETIRED.STORES       */</i></td></tr>
<tr><th id="624">624</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0851</var>, <i>/* L1D.ALL_M_REPLACEMENT        */</i></td></tr>
<tr><th id="625">625</th><td>	},</td></tr>
<tr><th id="626">626</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="627">627</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="628">628</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x024e</var>, <i>/* HW_PRE_REQ.DL1_MISS          */</i></td></tr>
<tr><th id="629">629</th><td>	},</td></tr>
<tr><th id="630">630</th><td> },</td></tr>
<tr><th id="631">631</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="632">632</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="633">633</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="634">634</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0280</var>, <i>/* ICACHE.MISSES */</i></td></tr>
<tr><th id="635">635</th><td>	},</td></tr>
<tr><th id="636">636</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="637">637</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="638">638</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="639">639</th><td>	},</td></tr>
<tr><th id="640">640</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="641">641</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="642">642</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="643">643</th><td>	},</td></tr>
<tr><th id="644">644</th><td> },</td></tr>
<tr><th id="645">645</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="646">646</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="647">647</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.LOCAL_CACHE */</i></td></tr>
<tr><th id="648">648</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="649">649</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.ANY_LLC_MISS */</i></td></tr>
<tr><th id="650">650</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="651">651</th><td>	},</td></tr>
<tr><th id="652">652</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="653">653</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.LOCAL_CACHE */</i></td></tr>
<tr><th id="654">654</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="655">655</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.ANY_LLC_MISS */</i></td></tr>
<tr><th id="656">656</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="657">657</th><td>	},</td></tr>
<tr><th id="658">658</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="659">659</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.LOCAL_CACHE */</i></td></tr>
<tr><th id="660">660</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="661">661</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.ANY_LLC_MISS */</i></td></tr>
<tr><th id="662">662</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="663">663</th><td>	},</td></tr>
<tr><th id="664">664</th><td> },</td></tr>
<tr><th id="665">665</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="666">666</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="667">667</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x81d0</var>, <i>/* MEM_UOP_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="668">668</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0108</var>, <i>/* DTLB_LOAD_MISSES.CAUSES_A_WALK */</i></td></tr>
<tr><th id="669">669</th><td>	},</td></tr>
<tr><th id="670">670</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="671">671</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x82d0</var>, <i>/* MEM_UOP_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="672">672</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0149</var>, <i>/* DTLB_STORE_MISSES.MISS_CAUSES_A_WALK */</i></td></tr>
<tr><th id="673">673</th><td>	},</td></tr>
<tr><th id="674">674</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="675">675</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="676">676</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="677">677</th><td>	},</td></tr>
<tr><th id="678">678</th><td> },</td></tr>
<tr><th id="679">679</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="680">680</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="681">681</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1085</var>, <i>/* ITLB_MISSES.STLB_HIT         */</i></td></tr>
<tr><th id="682">682</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0185</var>, <i>/* ITLB_MISSES.CAUSES_A_WALK    */</i></td></tr>
<tr><th id="683">683</th><td>	},</td></tr>
<tr><th id="684">684</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="685">685</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="686">686</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="687">687</th><td>	},</td></tr>
<tr><th id="688">688</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="689">689</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="690">690</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="691">691</th><td>	},</td></tr>
<tr><th id="692">692</th><td> },</td></tr>
<tr><th id="693">693</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="694">694</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="695">695</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="696">696</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x00c5</var>, <i>/* BR_MISP_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="697">697</th><td>	},</td></tr>
<tr><th id="698">698</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="699">699</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="700">700</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="701">701</th><td>	},</td></tr>
<tr><th id="702">702</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="703">703</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="704">704</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="705">705</th><td>	},</td></tr>
<tr><th id="706">706</th><td> },</td></tr>
<tr><th id="707">707</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="708">708</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="709">709</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="710">710</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="711">711</th><td>	},</td></tr>
<tr><th id="712">712</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="713">713</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="714">714</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="715">715</th><td>	},</td></tr>
<tr><th id="716">716</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="717">717</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="718">718</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="719">719</th><td>	},</td></tr>
<tr><th id="720">720</th><td> },</td></tr>
<tr><th id="721">721</th><td></td></tr>
<tr><th id="722">722</th><td>};</td></tr>
<tr><th id="723">723</th><td></td></tr>
<tr><th id="724">724</th><td><i>/*</i></td></tr>
<tr><th id="725">725</th><td><i> * Notes on the events:</i></td></tr>
<tr><th id="726">726</th><td><i> * - data reads do not include code reads (comparable to earlier tables)</i></td></tr>
<tr><th id="727">727</th><td><i> * - data counts include speculative execution (except L1 write, dtlb, bpu)</i></td></tr>
<tr><th id="728">728</th><td><i> * - remote node access includes remote memory, remote cache, remote mmio.</i></td></tr>
<tr><th id="729">729</th><td><i> * - prefetches are not included in the counts because they are not</i></td></tr>
<tr><th id="730">730</th><td><i> *   reliably counted.</i></td></tr>
<tr><th id="731">731</th><td><i> */</i></td></tr>
<tr><th id="732">732</th><td></td></tr>
<tr><th id="733">733</th><td><u>#define <dfn class="macro" id="_M/HSW_DEMAND_DATA_RD" data-ref="_M/HSW_DEMAND_DATA_RD">HSW_DEMAND_DATA_RD</dfn>		BIT_ULL(0)</u></td></tr>
<tr><th id="734">734</th><td><u>#define <dfn class="macro" id="_M/HSW_DEMAND_RFO" data-ref="_M/HSW_DEMAND_RFO">HSW_DEMAND_RFO</dfn>			BIT_ULL(1)</u></td></tr>
<tr><th id="735">735</th><td><u>#define <dfn class="macro" id="_M/HSW_ANY_RESPONSE" data-ref="_M/HSW_ANY_RESPONSE">HSW_ANY_RESPONSE</dfn>		BIT_ULL(16)</u></td></tr>
<tr><th id="736">736</th><td><u>#define <dfn class="macro" id="_M/HSW_SUPPLIER_NONE" data-ref="_M/HSW_SUPPLIER_NONE">HSW_SUPPLIER_NONE</dfn>		BIT_ULL(17)</u></td></tr>
<tr><th id="737">737</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS_LOCAL_DRAM" data-ref="_M/HSW_L3_MISS_LOCAL_DRAM">HSW_L3_MISS_LOCAL_DRAM</dfn>		BIT_ULL(22)</u></td></tr>
<tr><th id="738">738</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS_REMOTE_HOP0" data-ref="_M/HSW_L3_MISS_REMOTE_HOP0">HSW_L3_MISS_REMOTE_HOP0</dfn>		BIT_ULL(27)</u></td></tr>
<tr><th id="739">739</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS_REMOTE_HOP1" data-ref="_M/HSW_L3_MISS_REMOTE_HOP1">HSW_L3_MISS_REMOTE_HOP1</dfn>		BIT_ULL(28)</u></td></tr>
<tr><th id="740">740</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS_REMOTE_HOP2P" data-ref="_M/HSW_L3_MISS_REMOTE_HOP2P">HSW_L3_MISS_REMOTE_HOP2P</dfn>	BIT_ULL(29)</u></td></tr>
<tr><th id="741">741</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS" data-ref="_M/HSW_L3_MISS">HSW_L3_MISS</dfn>			(HSW_L3_MISS_LOCAL_DRAM| \</u></td></tr>
<tr><th id="742">742</th><td><u>					 HSW_L3_MISS_REMOTE_HOP0|HSW_L3_MISS_REMOTE_HOP1| \</u></td></tr>
<tr><th id="743">743</th><td><u>					 HSW_L3_MISS_REMOTE_HOP2P)</u></td></tr>
<tr><th id="744">744</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_NONE" data-ref="_M/HSW_SNOOP_NONE">HSW_SNOOP_NONE</dfn>			BIT_ULL(31)</u></td></tr>
<tr><th id="745">745</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_NOT_NEEDED" data-ref="_M/HSW_SNOOP_NOT_NEEDED">HSW_SNOOP_NOT_NEEDED</dfn>		BIT_ULL(32)</u></td></tr>
<tr><th id="746">746</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_MISS" data-ref="_M/HSW_SNOOP_MISS">HSW_SNOOP_MISS</dfn>			BIT_ULL(33)</u></td></tr>
<tr><th id="747">747</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_HIT_NO_FWD" data-ref="_M/HSW_SNOOP_HIT_NO_FWD">HSW_SNOOP_HIT_NO_FWD</dfn>		BIT_ULL(34)</u></td></tr>
<tr><th id="748">748</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_HIT_WITH_FWD" data-ref="_M/HSW_SNOOP_HIT_WITH_FWD">HSW_SNOOP_HIT_WITH_FWD</dfn>		BIT_ULL(35)</u></td></tr>
<tr><th id="749">749</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_HITM" data-ref="_M/HSW_SNOOP_HITM">HSW_SNOOP_HITM</dfn>			BIT_ULL(36)</u></td></tr>
<tr><th id="750">750</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_NON_DRAM" data-ref="_M/HSW_SNOOP_NON_DRAM">HSW_SNOOP_NON_DRAM</dfn>		BIT_ULL(37)</u></td></tr>
<tr><th id="751">751</th><td><u>#define <dfn class="macro" id="_M/HSW_ANY_SNOOP" data-ref="_M/HSW_ANY_SNOOP">HSW_ANY_SNOOP</dfn>			(HSW_SNOOP_NONE| \</u></td></tr>
<tr><th id="752">752</th><td><u>					 HSW_SNOOP_NOT_NEEDED|HSW_SNOOP_MISS| \</u></td></tr>
<tr><th id="753">753</th><td><u>					 HSW_SNOOP_HIT_NO_FWD|HSW_SNOOP_HIT_WITH_FWD| \</u></td></tr>
<tr><th id="754">754</th><td><u>					 HSW_SNOOP_HITM|HSW_SNOOP_NON_DRAM)</u></td></tr>
<tr><th id="755">755</th><td><u>#define <dfn class="macro" id="_M/HSW_SNOOP_DRAM" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</dfn>			(HSW_ANY_SNOOP &amp; ~HSW_SNOOP_NON_DRAM)</u></td></tr>
<tr><th id="756">756</th><td><u>#define <dfn class="macro" id="_M/HSW_DEMAND_READ" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</dfn>			HSW_DEMAND_DATA_RD</u></td></tr>
<tr><th id="757">757</th><td><u>#define <dfn class="macro" id="_M/HSW_DEMAND_WRITE" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</dfn>		HSW_DEMAND_RFO</u></td></tr>
<tr><th id="758">758</th><td><u>#define <dfn class="macro" id="_M/HSW_L3_MISS_REMOTE" data-ref="_M/HSW_L3_MISS_REMOTE">HSW_L3_MISS_REMOTE</dfn>		(HSW_L3_MISS_REMOTE_HOP0|\</u></td></tr>
<tr><th id="759">759</th><td><u>					 HSW_L3_MISS_REMOTE_HOP1|HSW_L3_MISS_REMOTE_HOP2P)</u></td></tr>
<tr><th id="760">760</th><td><u>#define <dfn class="macro" id="_M/HSW_LLC_ACCESS" data-ref="_M/HSW_LLC_ACCESS">HSW_LLC_ACCESS</dfn>			HSW_ANY_RESPONSE</u></td></tr>
<tr><th id="761">761</th><td></td></tr>
<tr><th id="762">762</th><td><u>#define <dfn class="macro" id="_M/BDW_L3_MISS_LOCAL" data-ref="_M/BDW_L3_MISS_LOCAL">BDW_L3_MISS_LOCAL</dfn>		BIT(26)</u></td></tr>
<tr><th id="763">763</th><td><u>#define <dfn class="macro" id="_M/BDW_L3_MISS" data-ref="_M/BDW_L3_MISS">BDW_L3_MISS</dfn>			(BDW_L3_MISS_LOCAL| \</u></td></tr>
<tr><th id="764">764</th><td><u>					 HSW_L3_MISS_REMOTE_HOP0|HSW_L3_MISS_REMOTE_HOP1| \</u></td></tr>
<tr><th id="765">765</th><td><u>					 HSW_L3_MISS_REMOTE_HOP2P)</u></td></tr>
<tr><th id="766">766</th><td></td></tr>
<tr><th id="767">767</th><td></td></tr>
<tr><th id="768">768</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="hsw_hw_cache_event_ids" title='hsw_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="hsw_hw_cache_event_ids">hsw_hw_cache_event_ids</dfn></td></tr>
<tr><th id="769">769</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="770">770</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="771">771</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="772">772</th><td>{</td></tr>
<tr><th id="773">773</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D ) ] = {</td></tr>
<tr><th id="774">774</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="775">775</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="776">776</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x151</var>,	<i>/* L1D.REPLACEMENT */</i></td></tr>
<tr><th id="777">777</th><td>	},</td></tr>
<tr><th id="778">778</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="779">779</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="780">780</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="781">781</th><td>	},</td></tr>
<tr><th id="782">782</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="783">783</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="784">784</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="785">785</th><td>	},</td></tr>
<tr><th id="786">786</th><td> },</td></tr>
<tr><th id="787">787</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="788">788</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="789">789</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="790">790</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x280</var>,	<i>/* ICACHE.MISSES */</i></td></tr>
<tr><th id="791">791</th><td>	},</td></tr>
<tr><th id="792">792</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="793">793</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="794">794</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="795">795</th><td>	},</td></tr>
<tr><th id="796">796</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="797">797</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="798">798</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="799">799</th><td>	},</td></tr>
<tr><th id="800">800</th><td> },</td></tr>
<tr><th id="801">801</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="802">802</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="803">803</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="804">804</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="805">805</th><td>	},</td></tr>
<tr><th id="806">806</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="807">807</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="808">808</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="809">809</th><td>	},</td></tr>
<tr><th id="810">810</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="811">811</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="812">812</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="813">813</th><td>	},</td></tr>
<tr><th id="814">814</th><td> },</td></tr>
<tr><th id="815">815</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="816">816</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="817">817</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="818">818</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x108</var>,	<i>/* DTLB_LOAD_MISSES.MISS_CAUSES_A_WALK */</i></td></tr>
<tr><th id="819">819</th><td>	},</td></tr>
<tr><th id="820">820</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="821">821</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="822">822</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x149</var>,	<i>/* DTLB_STORE_MISSES.MISS_CAUSES_A_WALK */</i></td></tr>
<tr><th id="823">823</th><td>	},</td></tr>
<tr><th id="824">824</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="825">825</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="826">826</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="827">827</th><td>	},</td></tr>
<tr><th id="828">828</th><td> },</td></tr>
<tr><th id="829">829</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="830">830</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="831">831</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x6085</var>,	<i>/* ITLB_MISSES.STLB_HIT */</i></td></tr>
<tr><th id="832">832</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x185</var>,	<i>/* ITLB_MISSES.MISS_CAUSES_A_WALK */</i></td></tr>
<tr><th id="833">833</th><td>	},</td></tr>
<tr><th id="834">834</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="835">835</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="836">836</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="837">837</th><td>	},</td></tr>
<tr><th id="838">838</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="839">839</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="840">840</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="841">841</th><td>	},</td></tr>
<tr><th id="842">842</th><td> },</td></tr>
<tr><th id="843">843</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="844">844</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="845">845</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0xc4</var>,	<i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="846">846</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0xc5</var>,	<i>/* BR_MISP_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="847">847</th><td>	},</td></tr>
<tr><th id="848">848</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="849">849</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="850">850</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="851">851</th><td>	},</td></tr>
<tr><th id="852">852</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="853">853</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="854">854</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="855">855</th><td>	},</td></tr>
<tr><th id="856">856</th><td> },</td></tr>
<tr><th id="857">857</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="858">858</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="859">859</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="860">860</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="861">861</th><td>	},</td></tr>
<tr><th id="862">862</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="863">863</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="864">864</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="865">865</th><td>	},</td></tr>
<tr><th id="866">866</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="867">867</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="868">868</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="869">869</th><td>	},</td></tr>
<tr><th id="870">870</th><td> },</td></tr>
<tr><th id="871">871</th><td>};</td></tr>
<tr><th id="872">872</th><td></td></tr>
<tr><th id="873">873</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="hsw_hw_cache_extra_regs" title='hsw_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="hsw_hw_cache_extra_regs">hsw_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="874">874</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="875">875</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="876">876</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="877">877</th><td>{</td></tr>
<tr><th id="878">878</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="879">879</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="880">880</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a>|</td></tr>
<tr><th id="881">881</th><td>				       <a class="macro" href="#760" title="(1ULL &lt;&lt; (16))" data-ref="_M/HSW_LLC_ACCESS">HSW_LLC_ACCESS</a>,</td></tr>
<tr><th id="882">882</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a>|</td></tr>
<tr><th id="883">883</th><td>				       <a class="macro" href="#741" title="((1ULL &lt;&lt; (22))| (1ULL &lt;&lt; (27))|(1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/HSW_L3_MISS">HSW_L3_MISS</a>|<a class="macro" href="#751" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_ANY_SNOOP">HSW_ANY_SNOOP</a>,</td></tr>
<tr><th id="884">884</th><td>	},</td></tr>
<tr><th id="885">885</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="886">886</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|</td></tr>
<tr><th id="887">887</th><td>				       <a class="macro" href="#760" title="(1ULL &lt;&lt; (16))" data-ref="_M/HSW_LLC_ACCESS">HSW_LLC_ACCESS</a>,</td></tr>
<tr><th id="888">888</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|</td></tr>
<tr><th id="889">889</th><td>				       <a class="macro" href="#741" title="((1ULL &lt;&lt; (22))| (1ULL &lt;&lt; (27))|(1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/HSW_L3_MISS">HSW_L3_MISS</a>|<a class="macro" href="#751" title="((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_ANY_SNOOP">HSW_ANY_SNOOP</a>,</td></tr>
<tr><th id="890">890</th><td>	},</td></tr>
<tr><th id="891">891</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="892">892</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="893">893</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="894">894</th><td>	},</td></tr>
<tr><th id="895">895</th><td> },</td></tr>
<tr><th id="896">896</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="897">897</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="898">898</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a>|</td></tr>
<tr><th id="899">899</th><td>				       <a class="macro" href="#737" title="(1ULL &lt;&lt; (22))" data-ref="_M/HSW_L3_MISS_LOCAL_DRAM">HSW_L3_MISS_LOCAL_DRAM</a>|</td></tr>
<tr><th id="900">900</th><td>				       <a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>,</td></tr>
<tr><th id="901">901</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a>|</td></tr>
<tr><th id="902">902</th><td>				       <a class="macro" href="#758" title="((1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))|(1ULL &lt;&lt; (29)))" data-ref="_M/HSW_L3_MISS_REMOTE">HSW_L3_MISS_REMOTE</a>|</td></tr>
<tr><th id="903">903</th><td>				       <a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>,</td></tr>
<tr><th id="904">904</th><td>	},</td></tr>
<tr><th id="905">905</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="906">906</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|</td></tr>
<tr><th id="907">907</th><td>				       <a class="macro" href="#737" title="(1ULL &lt;&lt; (22))" data-ref="_M/HSW_L3_MISS_LOCAL_DRAM">HSW_L3_MISS_LOCAL_DRAM</a>|</td></tr>
<tr><th id="908">908</th><td>				       <a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>,</td></tr>
<tr><th id="909">909</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|</td></tr>
<tr><th id="910">910</th><td>				       <a class="macro" href="#758" title="((1ULL &lt;&lt; (27))| (1ULL &lt;&lt; (28))|(1ULL &lt;&lt; (29)))" data-ref="_M/HSW_L3_MISS_REMOTE">HSW_L3_MISS_REMOTE</a>|</td></tr>
<tr><th id="911">911</th><td>				       <a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>,</td></tr>
<tr><th id="912">912</th><td>	},</td></tr>
<tr><th id="913">913</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="914">914</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="915">915</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="916">916</th><td>	},</td></tr>
<tr><th id="917">917</th><td> },</td></tr>
<tr><th id="918">918</th><td>};</td></tr>
<tr><th id="919">919</th><td></td></tr>
<tr><th id="920">920</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="westmere_hw_cache_event_ids" title='westmere_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="westmere_hw_cache_event_ids">westmere_hw_cache_event_ids</dfn></td></tr>
<tr><th id="921">921</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="922">922</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="923">923</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="924">924</th><td>{</td></tr>
<tr><th id="925">925</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="926">926</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="927">927</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x010b</var>, <i>/* MEM_INST_RETIRED.LOADS       */</i></td></tr>
<tr><th id="928">928</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0151</var>, <i>/* L1D.REPL                     */</i></td></tr>
<tr><th id="929">929</th><td>	},</td></tr>
<tr><th id="930">930</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="931">931</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x020b</var>, <i>/* MEM_INST_RETURED.STORES      */</i></td></tr>
<tr><th id="932">932</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0251</var>, <i>/* L1D.M_REPL                   */</i></td></tr>
<tr><th id="933">933</th><td>	},</td></tr>
<tr><th id="934">934</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="935">935</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x014e</var>, <i>/* L1D_PREFETCH.REQUESTS        */</i></td></tr>
<tr><th id="936">936</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x024e</var>, <i>/* L1D_PREFETCH.MISS            */</i></td></tr>
<tr><th id="937">937</th><td>	},</td></tr>
<tr><th id="938">938</th><td> },</td></tr>
<tr><th id="939">939</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="940">940</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="941">941</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0380</var>, <i>/* L1I.READS                    */</i></td></tr>
<tr><th id="942">942</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0280</var>, <i>/* L1I.MISSES                   */</i></td></tr>
<tr><th id="943">943</th><td>	},</td></tr>
<tr><th id="944">944</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="945">945</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="946">946</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="947">947</th><td>	},</td></tr>
<tr><th id="948">948</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="949">949</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="950">950</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="951">951</th><td>	},</td></tr>
<tr><th id="952">952</th><td> },</td></tr>
<tr><th id="953">953</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="954">954</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="955">955</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.LOCAL_CACHE */</i></td></tr>
<tr><th id="956">956</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="957">957</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.ANY_LLC_MISS */</i></td></tr>
<tr><th id="958">958</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="959">959</th><td>	},</td></tr>
<tr><th id="960">960</th><td>	<i>/*</i></td></tr>
<tr><th id="961">961</th><td><i>	 * Use RFO, not WRITEBACK, because a write miss would typically occur</i></td></tr>
<tr><th id="962">962</th><td><i>	 * on RFO.</i></td></tr>
<tr><th id="963">963</th><td><i>	 */</i></td></tr>
<tr><th id="964">964</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="965">965</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.LOCAL_CACHE */</i></td></tr>
<tr><th id="966">966</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="967">967</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.ANY_LLC_MISS */</i></td></tr>
<tr><th id="968">968</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="969">969</th><td>	},</td></tr>
<tr><th id="970">970</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="971">971</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.LOCAL_CACHE */</i></td></tr>
<tr><th id="972">972</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="973">973</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.ANY_LLC_MISS */</i></td></tr>
<tr><th id="974">974</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="975">975</th><td>	},</td></tr>
<tr><th id="976">976</th><td> },</td></tr>
<tr><th id="977">977</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="978">978</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="979">979</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x010b</var>, <i>/* MEM_INST_RETIRED.LOADS       */</i></td></tr>
<tr><th id="980">980</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0108</var>, <i>/* DTLB_LOAD_MISSES.ANY         */</i></td></tr>
<tr><th id="981">981</th><td>	},</td></tr>
<tr><th id="982">982</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="983">983</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x020b</var>, <i>/* MEM_INST_RETURED.STORES      */</i></td></tr>
<tr><th id="984">984</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x010c</var>, <i>/* MEM_STORE_RETIRED.DTLB_MISS  */</i></td></tr>
<tr><th id="985">985</th><td>	},</td></tr>
<tr><th id="986">986</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="987">987</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="988">988</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="989">989</th><td>	},</td></tr>
<tr><th id="990">990</th><td> },</td></tr>
<tr><th id="991">991</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="992">992</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="993">993</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01c0</var>, <i>/* INST_RETIRED.ANY_P           */</i></td></tr>
<tr><th id="994">994</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0185</var>, <i>/* ITLB_MISSES.ANY              */</i></td></tr>
<tr><th id="995">995</th><td>	},</td></tr>
<tr><th id="996">996</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="997">997</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="998">998</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="999">999</th><td>	},</td></tr>
<tr><th id="1000">1000</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1001">1001</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1002">1002</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1003">1003</th><td>	},</td></tr>
<tr><th id="1004">1004</th><td> },</td></tr>
<tr><th id="1005">1005</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="1006">1006</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1007">1007</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1008">1008</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x03e8</var>, <i>/* BPU_CLEARS.ANY               */</i></td></tr>
<tr><th id="1009">1009</th><td>	},</td></tr>
<tr><th id="1010">1010</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1011">1011</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1012">1012</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1013">1013</th><td>	},</td></tr>
<tr><th id="1014">1014</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1015">1015</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1016">1016</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1017">1017</th><td>	},</td></tr>
<tr><th id="1018">1018</th><td> },</td></tr>
<tr><th id="1019">1019</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="1020">1020</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1021">1021</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1022">1022</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1023">1023</th><td>	},</td></tr>
<tr><th id="1024">1024</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1025">1025</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1026">1026</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1027">1027</th><td>	},</td></tr>
<tr><th id="1028">1028</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1029">1029</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1030">1030</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1031">1031</th><td>	},</td></tr>
<tr><th id="1032">1032</th><td> },</td></tr>
<tr><th id="1033">1033</th><td>};</td></tr>
<tr><th id="1034">1034</th><td></td></tr>
<tr><th id="1035">1035</th><td><i>/*</i></td></tr>
<tr><th id="1036">1036</th><td><i> * Nehalem/Westmere MSR_OFFCORE_RESPONSE bits;</i></td></tr>
<tr><th id="1037">1037</th><td><i> * See IA32 SDM Vol 3B 30.6.1.3</i></td></tr>
<tr><th id="1038">1038</th><td><i> */</i></td></tr>
<tr><th id="1039">1039</th><td></td></tr>
<tr><th id="1040">1040</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_DATA_RD" data-ref="_M/NHM_DMND_DATA_RD">NHM_DMND_DATA_RD</dfn>	(1 &lt;&lt; 0)</u></td></tr>
<tr><th id="1041">1041</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_RFO" data-ref="_M/NHM_DMND_RFO">NHM_DMND_RFO</dfn>		(1 &lt;&lt; 1)</u></td></tr>
<tr><th id="1042">1042</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_IFETCH" data-ref="_M/NHM_DMND_IFETCH">NHM_DMND_IFETCH</dfn>		(1 &lt;&lt; 2)</u></td></tr>
<tr><th id="1043">1043</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_WB" data-ref="_M/NHM_DMND_WB">NHM_DMND_WB</dfn>		(1 &lt;&lt; 3)</u></td></tr>
<tr><th id="1044">1044</th><td><u>#define <dfn class="macro" id="_M/NHM_PF_DATA_RD" data-ref="_M/NHM_PF_DATA_RD">NHM_PF_DATA_RD</dfn>		(1 &lt;&lt; 4)</u></td></tr>
<tr><th id="1045">1045</th><td><u>#define <dfn class="macro" id="_M/NHM_PF_DATA_RFO" data-ref="_M/NHM_PF_DATA_RFO">NHM_PF_DATA_RFO</dfn>		(1 &lt;&lt; 5)</u></td></tr>
<tr><th id="1046">1046</th><td><u>#define <dfn class="macro" id="_M/NHM_PF_IFETCH" data-ref="_M/NHM_PF_IFETCH">NHM_PF_IFETCH</dfn>		(1 &lt;&lt; 6)</u></td></tr>
<tr><th id="1047">1047</th><td><u>#define <dfn class="macro" id="_M/NHM_OFFCORE_OTHER" data-ref="_M/NHM_OFFCORE_OTHER">NHM_OFFCORE_OTHER</dfn>	(1 &lt;&lt; 7)</u></td></tr>
<tr><th id="1048">1048</th><td><u>#define <dfn class="macro" id="_M/NHM_UNCORE_HIT" data-ref="_M/NHM_UNCORE_HIT">NHM_UNCORE_HIT</dfn>		(1 &lt;&lt; 8)</u></td></tr>
<tr><th id="1049">1049</th><td><u>#define <dfn class="macro" id="_M/NHM_OTHER_CORE_HIT_SNP" data-ref="_M/NHM_OTHER_CORE_HIT_SNP">NHM_OTHER_CORE_HIT_SNP</dfn>	(1 &lt;&lt; 9)</u></td></tr>
<tr><th id="1050">1050</th><td><u>#define <dfn class="macro" id="_M/NHM_OTHER_CORE_HITM" data-ref="_M/NHM_OTHER_CORE_HITM">NHM_OTHER_CORE_HITM</dfn>	(1 &lt;&lt; 10)</u></td></tr>
<tr><th id="1051">1051</th><td>        			<i>/* reserved */</i></td></tr>
<tr><th id="1052">1052</th><td><u>#define <dfn class="macro" id="_M/NHM_REMOTE_CACHE_FWD" data-ref="_M/NHM_REMOTE_CACHE_FWD">NHM_REMOTE_CACHE_FWD</dfn>	(1 &lt;&lt; 12)</u></td></tr>
<tr><th id="1053">1053</th><td><u>#define <dfn class="macro" id="_M/NHM_REMOTE_DRAM" data-ref="_M/NHM_REMOTE_DRAM">NHM_REMOTE_DRAM</dfn>		(1 &lt;&lt; 13)</u></td></tr>
<tr><th id="1054">1054</th><td><u>#define <dfn class="macro" id="_M/NHM_LOCAL_DRAM" data-ref="_M/NHM_LOCAL_DRAM">NHM_LOCAL_DRAM</dfn>		(1 &lt;&lt; 14)</u></td></tr>
<tr><th id="1055">1055</th><td><u>#define <dfn class="macro" id="_M/NHM_NON_DRAM" data-ref="_M/NHM_NON_DRAM">NHM_NON_DRAM</dfn>		(1 &lt;&lt; 15)</u></td></tr>
<tr><th id="1056">1056</th><td></td></tr>
<tr><th id="1057">1057</th><td><u>#define <dfn class="macro" id="_M/NHM_LOCAL" data-ref="_M/NHM_LOCAL">NHM_LOCAL</dfn>		(NHM_LOCAL_DRAM|NHM_REMOTE_CACHE_FWD)</u></td></tr>
<tr><th id="1058">1058</th><td><u>#define <dfn class="macro" id="_M/NHM_REMOTE" data-ref="_M/NHM_REMOTE">NHM_REMOTE</dfn>		(NHM_REMOTE_DRAM)</u></td></tr>
<tr><th id="1059">1059</th><td></td></tr>
<tr><th id="1060">1060</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_READ" data-ref="_M/NHM_DMND_READ">NHM_DMND_READ</dfn>		(NHM_DMND_DATA_RD)</u></td></tr>
<tr><th id="1061">1061</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_WRITE" data-ref="_M/NHM_DMND_WRITE">NHM_DMND_WRITE</dfn>		(NHM_DMND_RFO|NHM_DMND_WB)</u></td></tr>
<tr><th id="1062">1062</th><td><u>#define <dfn class="macro" id="_M/NHM_DMND_PREFETCH" data-ref="_M/NHM_DMND_PREFETCH">NHM_DMND_PREFETCH</dfn>	(NHM_PF_DATA_RD|NHM_PF_DATA_RFO)</u></td></tr>
<tr><th id="1063">1063</th><td></td></tr>
<tr><th id="1064">1064</th><td><u>#define <dfn class="macro" id="_M/NHM_L3_HIT" data-ref="_M/NHM_L3_HIT">NHM_L3_HIT</dfn>	(NHM_UNCORE_HIT|NHM_OTHER_CORE_HIT_SNP|NHM_OTHER_CORE_HITM)</u></td></tr>
<tr><th id="1065">1065</th><td><u>#define <dfn class="macro" id="_M/NHM_L3_MISS" data-ref="_M/NHM_L3_MISS">NHM_L3_MISS</dfn>	(NHM_NON_DRAM|NHM_LOCAL_DRAM|NHM_REMOTE_DRAM|NHM_REMOTE_CACHE_FWD)</u></td></tr>
<tr><th id="1066">1066</th><td><u>#define <dfn class="macro" id="_M/NHM_L3_ACCESS" data-ref="_M/NHM_L3_ACCESS">NHM_L3_ACCESS</dfn>	(NHM_L3_HIT|NHM_L3_MISS)</u></td></tr>
<tr><th id="1067">1067</th><td></td></tr>
<tr><th id="1068">1068</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="nehalem_hw_cache_extra_regs" title='nehalem_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="nehalem_hw_cache_extra_regs">nehalem_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="1069">1069</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1070">1070</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1071">1071</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1072">1072</th><td>{</td></tr>
<tr><th id="1073">1073</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1074">1074</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1075">1075</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1060" title="((1 &lt;&lt; 0))" data-ref="_M/NHM_DMND_READ">NHM_DMND_READ</a>|<a class="macro" href="#1066" title="(((1 &lt;&lt; 8)|(1 &lt;&lt; 9)|(1 &lt;&lt; 10))|((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12)))" data-ref="_M/NHM_L3_ACCESS">NHM_L3_ACCESS</a>,</td></tr>
<tr><th id="1076">1076</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1060" title="((1 &lt;&lt; 0))" data-ref="_M/NHM_DMND_READ">NHM_DMND_READ</a>|<a class="macro" href="#1065" title="((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12))" data-ref="_M/NHM_L3_MISS">NHM_L3_MISS</a>,</td></tr>
<tr><th id="1077">1077</th><td>	},</td></tr>
<tr><th id="1078">1078</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1079">1079</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1061" title="((1 &lt;&lt; 1)|(1 &lt;&lt; 3))" data-ref="_M/NHM_DMND_WRITE">NHM_DMND_WRITE</a>|<a class="macro" href="#1066" title="(((1 &lt;&lt; 8)|(1 &lt;&lt; 9)|(1 &lt;&lt; 10))|((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12)))" data-ref="_M/NHM_L3_ACCESS">NHM_L3_ACCESS</a>,</td></tr>
<tr><th id="1080">1080</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1061" title="((1 &lt;&lt; 1)|(1 &lt;&lt; 3))" data-ref="_M/NHM_DMND_WRITE">NHM_DMND_WRITE</a>|<a class="macro" href="#1065" title="((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12))" data-ref="_M/NHM_L3_MISS">NHM_L3_MISS</a>,</td></tr>
<tr><th id="1081">1081</th><td>	},</td></tr>
<tr><th id="1082">1082</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1083">1083</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1062" title="((1 &lt;&lt; 4)|(1 &lt;&lt; 5))" data-ref="_M/NHM_DMND_PREFETCH">NHM_DMND_PREFETCH</a>|<a class="macro" href="#1066" title="(((1 &lt;&lt; 8)|(1 &lt;&lt; 9)|(1 &lt;&lt; 10))|((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12)))" data-ref="_M/NHM_L3_ACCESS">NHM_L3_ACCESS</a>,</td></tr>
<tr><th id="1084">1084</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1062" title="((1 &lt;&lt; 4)|(1 &lt;&lt; 5))" data-ref="_M/NHM_DMND_PREFETCH">NHM_DMND_PREFETCH</a>|<a class="macro" href="#1065" title="((1 &lt;&lt; 15)|(1 &lt;&lt; 14)|(1 &lt;&lt; 13)|(1 &lt;&lt; 12))" data-ref="_M/NHM_L3_MISS">NHM_L3_MISS</a>,</td></tr>
<tr><th id="1085">1085</th><td>	},</td></tr>
<tr><th id="1086">1086</th><td> },</td></tr>
<tr><th id="1087">1087</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="1088">1088</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1089">1089</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1060" title="((1 &lt;&lt; 0))" data-ref="_M/NHM_DMND_READ">NHM_DMND_READ</a>|<a class="macro" href="#1057" title="((1 &lt;&lt; 14)|(1 &lt;&lt; 12))" data-ref="_M/NHM_LOCAL">NHM_LOCAL</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1090">1090</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1060" title="((1 &lt;&lt; 0))" data-ref="_M/NHM_DMND_READ">NHM_DMND_READ</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1091">1091</th><td>	},</td></tr>
<tr><th id="1092">1092</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1093">1093</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1061" title="((1 &lt;&lt; 1)|(1 &lt;&lt; 3))" data-ref="_M/NHM_DMND_WRITE">NHM_DMND_WRITE</a>|<a class="macro" href="#1057" title="((1 &lt;&lt; 14)|(1 &lt;&lt; 12))" data-ref="_M/NHM_LOCAL">NHM_LOCAL</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1094">1094</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1061" title="((1 &lt;&lt; 1)|(1 &lt;&lt; 3))" data-ref="_M/NHM_DMND_WRITE">NHM_DMND_WRITE</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1095">1095</th><td>	},</td></tr>
<tr><th id="1096">1096</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1097">1097</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1062" title="((1 &lt;&lt; 4)|(1 &lt;&lt; 5))" data-ref="_M/NHM_DMND_PREFETCH">NHM_DMND_PREFETCH</a>|<a class="macro" href="#1057" title="((1 &lt;&lt; 14)|(1 &lt;&lt; 12))" data-ref="_M/NHM_LOCAL">NHM_LOCAL</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1098">1098</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1062" title="((1 &lt;&lt; 4)|(1 &lt;&lt; 5))" data-ref="_M/NHM_DMND_PREFETCH">NHM_DMND_PREFETCH</a>|<a class="macro" href="#1058" title="((1 &lt;&lt; 13))" data-ref="_M/NHM_REMOTE">NHM_REMOTE</a>,</td></tr>
<tr><th id="1099">1099</th><td>	},</td></tr>
<tr><th id="1100">1100</th><td> },</td></tr>
<tr><th id="1101">1101</th><td>};</td></tr>
<tr><th id="1102">1102</th><td></td></tr>
<tr><th id="1103">1103</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="nehalem_hw_cache_event_ids" title='nehalem_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="nehalem_hw_cache_event_ids">nehalem_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1104">1104</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1105">1105</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1106">1106</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1107">1107</th><td>{</td></tr>
<tr><th id="1108">1108</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="1109">1109</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1110">1110</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x010b</var>, <i>/* MEM_INST_RETIRED.LOADS       */</i></td></tr>
<tr><th id="1111">1111</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0151</var>, <i>/* L1D.REPL                     */</i></td></tr>
<tr><th id="1112">1112</th><td>	},</td></tr>
<tr><th id="1113">1113</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1114">1114</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x020b</var>, <i>/* MEM_INST_RETURED.STORES      */</i></td></tr>
<tr><th id="1115">1115</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0251</var>, <i>/* L1D.M_REPL                   */</i></td></tr>
<tr><th id="1116">1116</th><td>	},</td></tr>
<tr><th id="1117">1117</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1118">1118</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x014e</var>, <i>/* L1D_PREFETCH.REQUESTS        */</i></td></tr>
<tr><th id="1119">1119</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x024e</var>, <i>/* L1D_PREFETCH.MISS            */</i></td></tr>
<tr><th id="1120">1120</th><td>	},</td></tr>
<tr><th id="1121">1121</th><td> },</td></tr>
<tr><th id="1122">1122</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="1123">1123</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1124">1124</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0380</var>, <i>/* L1I.READS                    */</i></td></tr>
<tr><th id="1125">1125</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0280</var>, <i>/* L1I.MISSES                   */</i></td></tr>
<tr><th id="1126">1126</th><td>	},</td></tr>
<tr><th id="1127">1127</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1128">1128</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1129">1129</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1130">1130</th><td>	},</td></tr>
<tr><th id="1131">1131</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1132">1132</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="1133">1133</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="1134">1134</th><td>	},</td></tr>
<tr><th id="1135">1135</th><td> },</td></tr>
<tr><th id="1136">1136</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1137">1137</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1138">1138</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.LOCAL_CACHE */</i></td></tr>
<tr><th id="1139">1139</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1140">1140</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.ANY_LLC_MISS */</i></td></tr>
<tr><th id="1141">1141</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1142">1142</th><td>	},</td></tr>
<tr><th id="1143">1143</th><td>	<i>/*</i></td></tr>
<tr><th id="1144">1144</th><td><i>	 * Use RFO, not WRITEBACK, because a write miss would typically occur</i></td></tr>
<tr><th id="1145">1145</th><td><i>	 * on RFO.</i></td></tr>
<tr><th id="1146">1146</th><td><i>	 */</i></td></tr>
<tr><th id="1147">1147</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1148">1148</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.LOCAL_CACHE */</i></td></tr>
<tr><th id="1149">1149</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1150">1150</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.ANY_LLC_MISS */</i></td></tr>
<tr><th id="1151">1151</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1152">1152</th><td>	},</td></tr>
<tr><th id="1153">1153</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1154">1154</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.LOCAL_CACHE */</i></td></tr>
<tr><th id="1155">1155</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1156">1156</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.ANY_LLC_MISS */</i></td></tr>
<tr><th id="1157">1157</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1158">1158</th><td>	},</td></tr>
<tr><th id="1159">1159</th><td> },</td></tr>
<tr><th id="1160">1160</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="1161">1161</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1162">1162</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f40</var>, <i>/* L1D_CACHE_LD.MESI   (alias)  */</i></td></tr>
<tr><th id="1163">1163</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0108</var>, <i>/* DTLB_LOAD_MISSES.ANY         */</i></td></tr>
<tr><th id="1164">1164</th><td>	},</td></tr>
<tr><th id="1165">1165</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1166">1166</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f41</var>, <i>/* L1D_CACHE_ST.MESI   (alias)  */</i></td></tr>
<tr><th id="1167">1167</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x010c</var>, <i>/* MEM_STORE_RETIRED.DTLB_MISS  */</i></td></tr>
<tr><th id="1168">1168</th><td>	},</td></tr>
<tr><th id="1169">1169</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1170">1170</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="1171">1171</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0</var>,</td></tr>
<tr><th id="1172">1172</th><td>	},</td></tr>
<tr><th id="1173">1173</th><td> },</td></tr>
<tr><th id="1174">1174</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="1175">1175</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1176">1176</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01c0</var>, <i>/* INST_RETIRED.ANY_P           */</i></td></tr>
<tr><th id="1177">1177</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x20c8</var>, <i>/* ITLB_MISS_RETIRED            */</i></td></tr>
<tr><th id="1178">1178</th><td>	},</td></tr>
<tr><th id="1179">1179</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1180">1180</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1181">1181</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1182">1182</th><td>	},</td></tr>
<tr><th id="1183">1183</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1184">1184</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1185">1185</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1186">1186</th><td>	},</td></tr>
<tr><th id="1187">1187</th><td> },</td></tr>
<tr><th id="1188">1188</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="1189">1189</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1190">1190</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1191">1191</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x03e8</var>, <i>/* BPU_CLEARS.ANY               */</i></td></tr>
<tr><th id="1192">1192</th><td>	},</td></tr>
<tr><th id="1193">1193</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1194">1194</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1195">1195</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1196">1196</th><td>	},</td></tr>
<tr><th id="1197">1197</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1198">1198</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1199">1199</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1200">1200</th><td>	},</td></tr>
<tr><th id="1201">1201</th><td> },</td></tr>
<tr><th id="1202">1202</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE) ] = {</td></tr>
<tr><th id="1203">1203</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1204">1204</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1205">1205</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1206">1206</th><td>	},</td></tr>
<tr><th id="1207">1207</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1208">1208</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1209">1209</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1210">1210</th><td>	},</td></tr>
<tr><th id="1211">1211</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1212">1212</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1213">1213</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1214">1214</th><td>	},</td></tr>
<tr><th id="1215">1215</th><td> },</td></tr>
<tr><th id="1216">1216</th><td>};</td></tr>
<tr><th id="1217">1217</th><td></td></tr>
<tr><th id="1218">1218</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="core2_hw_cache_event_ids" title='core2_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="core2_hw_cache_event_ids">core2_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1219">1219</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1220">1220</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1221">1221</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1222">1222</th><td>{</td></tr>
<tr><th id="1223">1223</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="1224">1224</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1225">1225</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f40</var>, <i>/* L1D_CACHE_LD.MESI          */</i></td></tr>
<tr><th id="1226">1226</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0140</var>, <i>/* L1D_CACHE_LD.I_STATE       */</i></td></tr>
<tr><th id="1227">1227</th><td>	},</td></tr>
<tr><th id="1228">1228</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1229">1229</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f41</var>, <i>/* L1D_CACHE_ST.MESI          */</i></td></tr>
<tr><th id="1230">1230</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0141</var>, <i>/* L1D_CACHE_ST.I_STATE       */</i></td></tr>
<tr><th id="1231">1231</th><td>	},</td></tr>
<tr><th id="1232">1232</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1233">1233</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x104e</var>, <i>/* L1D_PREFETCH.REQUESTS      */</i></td></tr>
<tr><th id="1234">1234</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1235">1235</th><td>	},</td></tr>
<tr><th id="1236">1236</th><td> },</td></tr>
<tr><th id="1237">1237</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="1238">1238</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1239">1239</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0080</var>, <i>/* L1I.READS                  */</i></td></tr>
<tr><th id="1240">1240</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0081</var>, <i>/* L1I.MISSES                 */</i></td></tr>
<tr><th id="1241">1241</th><td>	},</td></tr>
<tr><th id="1242">1242</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1243">1243</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1244">1244</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1245">1245</th><td>	},</td></tr>
<tr><th id="1246">1246</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1247">1247</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1248">1248</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1249">1249</th><td>	},</td></tr>
<tr><th id="1250">1250</th><td> },</td></tr>
<tr><th id="1251">1251</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1252">1252</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1253">1253</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x4f29</var>, <i>/* L2_LD.MESI                 */</i></td></tr>
<tr><th id="1254">1254</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x4129</var>, <i>/* L2_LD.ISTATE               */</i></td></tr>
<tr><th id="1255">1255</th><td>	},</td></tr>
<tr><th id="1256">1256</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1257">1257</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x4f2A</var>, <i>/* L2_ST.MESI                 */</i></td></tr>
<tr><th id="1258">1258</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x412A</var>, <i>/* L2_ST.ISTATE               */</i></td></tr>
<tr><th id="1259">1259</th><td>	},</td></tr>
<tr><th id="1260">1260</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1261">1261</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1262">1262</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1263">1263</th><td>	},</td></tr>
<tr><th id="1264">1264</th><td> },</td></tr>
<tr><th id="1265">1265</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="1266">1266</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1267">1267</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f40</var>, <i>/* L1D_CACHE_LD.MESI  (alias) */</i></td></tr>
<tr><th id="1268">1268</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0208</var>, <i>/* DTLB_MISSES.MISS_LD        */</i></td></tr>
<tr><th id="1269">1269</th><td>	},</td></tr>
<tr><th id="1270">1270</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1271">1271</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0f41</var>, <i>/* L1D_CACHE_ST.MESI  (alias) */</i></td></tr>
<tr><th id="1272">1272</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0808</var>, <i>/* DTLB_MISSES.MISS_ST        */</i></td></tr>
<tr><th id="1273">1273</th><td>	},</td></tr>
<tr><th id="1274">1274</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1275">1275</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1276">1276</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1277">1277</th><td>	},</td></tr>
<tr><th id="1278">1278</th><td> },</td></tr>
<tr><th id="1279">1279</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="1280">1280</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1281">1281</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c0</var>, <i>/* INST_RETIRED.ANY_P         */</i></td></tr>
<tr><th id="1282">1282</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x1282</var>, <i>/* ITLBMISSES                 */</i></td></tr>
<tr><th id="1283">1283</th><td>	},</td></tr>
<tr><th id="1284">1284</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1285">1285</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1286">1286</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1287">1287</th><td>	},</td></tr>
<tr><th id="1288">1288</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1289">1289</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1290">1290</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1291">1291</th><td>	},</td></tr>
<tr><th id="1292">1292</th><td> },</td></tr>
<tr><th id="1293">1293</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="1294">1294</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1295">1295</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ANY        */</i></td></tr>
<tr><th id="1296">1296</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x00c5</var>, <i>/* BP_INST_RETIRED.MISPRED    */</i></td></tr>
<tr><th id="1297">1297</th><td>	},</td></tr>
<tr><th id="1298">1298</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1299">1299</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1300">1300</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1301">1301</th><td>	},</td></tr>
<tr><th id="1302">1302</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1303">1303</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1304">1304</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1305">1305</th><td>	},</td></tr>
<tr><th id="1306">1306</th><td> },</td></tr>
<tr><th id="1307">1307</th><td>};</td></tr>
<tr><th id="1308">1308</th><td></td></tr>
<tr><th id="1309">1309</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="atom_hw_cache_event_ids" title='atom_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="atom_hw_cache_event_ids">atom_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1310">1310</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1311">1311</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1312">1312</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1313">1313</th><td>{</td></tr>
<tr><th id="1314">1314</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="1315">1315</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1316">1316</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x2140</var>, <i>/* L1D_CACHE.LD               */</i></td></tr>
<tr><th id="1317">1317</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1318">1318</th><td>	},</td></tr>
<tr><th id="1319">1319</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1320">1320</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x2240</var>, <i>/* L1D_CACHE.ST               */</i></td></tr>
<tr><th id="1321">1321</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1322">1322</th><td>	},</td></tr>
<tr><th id="1323">1323</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1324">1324</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0</var>,</td></tr>
<tr><th id="1325">1325</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1326">1326</th><td>	},</td></tr>
<tr><th id="1327">1327</th><td> },</td></tr>
<tr><th id="1328">1328</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="1329">1329</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1330">1330</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0380</var>, <i>/* L1I.READS                  */</i></td></tr>
<tr><th id="1331">1331</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0280</var>, <i>/* L1I.MISSES                 */</i></td></tr>
<tr><th id="1332">1332</th><td>	},</td></tr>
<tr><th id="1333">1333</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1334">1334</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1335">1335</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1336">1336</th><td>	},</td></tr>
<tr><th id="1337">1337</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1338">1338</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1339">1339</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1340">1340</th><td>	},</td></tr>
<tr><th id="1341">1341</th><td> },</td></tr>
<tr><th id="1342">1342</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1343">1343</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1344">1344</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x4f29</var>, <i>/* L2_LD.MESI                 */</i></td></tr>
<tr><th id="1345">1345</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x4129</var>, <i>/* L2_LD.ISTATE               */</i></td></tr>
<tr><th id="1346">1346</th><td>	},</td></tr>
<tr><th id="1347">1347</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1348">1348</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x4f2A</var>, <i>/* L2_ST.MESI                 */</i></td></tr>
<tr><th id="1349">1349</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x412A</var>, <i>/* L2_ST.ISTATE               */</i></td></tr>
<tr><th id="1350">1350</th><td>	},</td></tr>
<tr><th id="1351">1351</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1352">1352</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1353">1353</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1354">1354</th><td>	},</td></tr>
<tr><th id="1355">1355</th><td> },</td></tr>
<tr><th id="1356">1356</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="1357">1357</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1358">1358</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x2140</var>, <i>/* L1D_CACHE_LD.MESI  (alias) */</i></td></tr>
<tr><th id="1359">1359</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0508</var>, <i>/* DTLB_MISSES.MISS_LD        */</i></td></tr>
<tr><th id="1360">1360</th><td>	},</td></tr>
<tr><th id="1361">1361</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1362">1362</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x2240</var>, <i>/* L1D_CACHE_ST.MESI  (alias) */</i></td></tr>
<tr><th id="1363">1363</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0608</var>, <i>/* DTLB_MISSES.MISS_ST        */</i></td></tr>
<tr><th id="1364">1364</th><td>	},</td></tr>
<tr><th id="1365">1365</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1366">1366</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1367">1367</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1368">1368</th><td>	},</td></tr>
<tr><th id="1369">1369</th><td> },</td></tr>
<tr><th id="1370">1370</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="1371">1371</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1372">1372</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c0</var>, <i>/* INST_RETIRED.ANY_P         */</i></td></tr>
<tr><th id="1373">1373</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0282</var>, <i>/* ITLB.MISSES                */</i></td></tr>
<tr><th id="1374">1374</th><td>	},</td></tr>
<tr><th id="1375">1375</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1376">1376</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1377">1377</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1378">1378</th><td>	},</td></tr>
<tr><th id="1379">1379</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1380">1380</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1381">1381</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1382">1382</th><td>	},</td></tr>
<tr><th id="1383">1383</th><td> },</td></tr>
<tr><th id="1384">1384</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="1385">1385</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1386">1386</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ANY        */</i></td></tr>
<tr><th id="1387">1387</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x00c5</var>, <i>/* BP_INST_RETIRED.MISPRED    */</i></td></tr>
<tr><th id="1388">1388</th><td>	},</td></tr>
<tr><th id="1389">1389</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1390">1390</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1391">1391</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1392">1392</th><td>	},</td></tr>
<tr><th id="1393">1393</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1394">1394</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1395">1395</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1396">1396</th><td>	},</td></tr>
<tr><th id="1397">1397</th><td> },</td></tr>
<tr><th id="1398">1398</th><td>};</td></tr>
<tr><th id="1399">1399</th><td></td></tr>
<tr><th id="1400">1400</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_total_slots_slm = { .attr = { .attr = {.name = &quot;topdown-total-slots&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x3c&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-total-slots, td_total_slots_slm, <q>"event=0x3c"</q>);</td></tr>
<tr><th id="1401">1401</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_total_slots_scale_slm = { .attr = { .attr = {.name = &quot;topdown-total-slots.scale&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-total-slots.scale, td_total_slots_scale_slm, <q>"2"</q>);</td></tr>
<tr><th id="1402">1402</th><td><i>/* no_alloc_cycles.not_delivered */</i></td></tr>
<tr><th id="1403">1403</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_fetch_bubbles_slm = { .attr = { .attr = {.name = &quot;topdown-fetch-bubbles&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xca,umask=0x50&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-fetch-bubbles, td_fetch_bubbles_slm,</td></tr>
<tr><th id="1404">1404</th><td>	       <q>"event=0xca,umask=0x50"</q>);</td></tr>
<tr><th id="1405">1405</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_fetch_bubbles_scale_slm = { .attr = { .attr = {.name = &quot;topdown-fetch-bubbles.scale&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-fetch-bubbles.scale, td_fetch_bubbles_scale_slm, <q>"2"</q>);</td></tr>
<tr><th id="1406">1406</th><td><i>/* uops_retired.all */</i></td></tr>
<tr><th id="1407">1407</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_issued_slm = { .attr = { .attr = {.name = &quot;topdown-slots-issued&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc2,umask=0x10&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-issued, td_slots_issued_slm,</td></tr>
<tr><th id="1408">1408</th><td>	       <q>"event=0xc2,umask=0x10"</q>);</td></tr>
<tr><th id="1409">1409</th><td><i>/* uops_retired.all */</i></td></tr>
<tr><th id="1410">1410</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_retired_slm = { .attr = { .attr = {.name = &quot;topdown-slots-retired&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc2,umask=0x10&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-retired, td_slots_retired_slm,</td></tr>
<tr><th id="1411">1411</th><td>	       <q>"event=0xc2,umask=0x10"</q>);</td></tr>
<tr><th id="1412">1412</th><td></td></tr>
<tr><th id="1413">1413</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="slm_events_attrs" title='slm_events_attrs' data-type='struct attribute *[7]' data-ref="slm_events_attrs">slm_events_attrs</dfn>[] = {</td></tr>
<tr><th id="1414">1414</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_slm),</td></tr>
<tr><th id="1415">1415</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_scale_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_scale_slm),</td></tr>
<tr><th id="1416">1416</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_fetch_bubbles_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_fetch_bubbles_slm),</td></tr>
<tr><th id="1417">1417</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_fetch_bubbles_scale_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_fetch_bubbles_scale_slm),</td></tr>
<tr><th id="1418">1418</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_issued_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_issued_slm),</td></tr>
<tr><th id="1419">1419</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_retired_slm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_retired_slm),</td></tr>
<tr><th id="1420">1420</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="1421">1421</th><td>};</td></tr>
<tr><th id="1422">1422</th><td></td></tr>
<tr><th id="1423">1423</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_slm_extra_regs" title='intel_slm_extra_regs' data-type='struct extra_reg [3]' data-ref="intel_slm_extra_regs">intel_slm_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> =</td></tr>
<tr><th id="1424">1424</th><td>{</td></tr>
<tr><th id="1425">1425</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="1426">1426</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x768005ffffull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x768005ffffull</var>, RSP_0),</td></tr>
<tr><th id="1427">1427</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x02b7), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x368005ffffull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x02b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x368005ffffull</var>, RSP_1),</td></tr>
<tr><th id="1428">1428</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="1429">1429</th><td>};</td></tr>
<tr><th id="1430">1430</th><td></td></tr>
<tr><th id="1431">1431</th><td><u>#define <dfn class="macro" id="_M/SLM_DMND_READ" data-ref="_M/SLM_DMND_READ">SLM_DMND_READ</dfn>		SNB_DMND_DATA_RD</u></td></tr>
<tr><th id="1432">1432</th><td><u>#define <dfn class="macro" id="_M/SLM_DMND_WRITE" data-ref="_M/SLM_DMND_WRITE">SLM_DMND_WRITE</dfn>		SNB_DMND_RFO</u></td></tr>
<tr><th id="1433">1433</th><td><u>#define <dfn class="macro" id="_M/SLM_DMND_PREFETCH" data-ref="_M/SLM_DMND_PREFETCH">SLM_DMND_PREFETCH</dfn>	(SNB_PF_DATA_RD|SNB_PF_RFO)</u></td></tr>
<tr><th id="1434">1434</th><td></td></tr>
<tr><th id="1435">1435</th><td><u>#define <dfn class="macro" id="_M/SLM_SNP_ANY" data-ref="_M/SLM_SNP_ANY">SLM_SNP_ANY</dfn>		(SNB_SNP_NONE|SNB_SNP_MISS|SNB_NO_FWD|SNB_HITM)</u></td></tr>
<tr><th id="1436">1436</th><td><u>#define <dfn class="macro" id="_M/SLM_LLC_ACCESS" data-ref="_M/SLM_LLC_ACCESS">SLM_LLC_ACCESS</dfn>		SNB_RESP_ANY</u></td></tr>
<tr><th id="1437">1437</th><td><u>#define <dfn class="macro" id="_M/SLM_LLC_MISS" data-ref="_M/SLM_LLC_MISS">SLM_LLC_MISS</dfn>		(SLM_SNP_ANY|SNB_NON_DRAM)</u></td></tr>
<tr><th id="1438">1438</th><td></td></tr>
<tr><th id="1439">1439</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="slm_hw_cache_extra_regs" title='slm_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="slm_hw_cache_extra_regs">slm_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="1440">1440</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1441">1441</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1442">1442</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1443">1443</th><td>{</td></tr>
<tr><th id="1444">1444</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1445">1445</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1446">1446</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1431" title="(1ULL &lt;&lt; 0)" data-ref="_M/SLM_DMND_READ">SLM_DMND_READ</a>|<a class="macro" href="#1436" title="(1ULL &lt;&lt; 16)" data-ref="_M/SLM_LLC_ACCESS">SLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1447">1447</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1448">1448</th><td>	},</td></tr>
<tr><th id="1449">1449</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1450">1450</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1432" title="(1ULL &lt;&lt; 1)" data-ref="_M/SLM_DMND_WRITE">SLM_DMND_WRITE</a>|<a class="macro" href="#1436" title="(1ULL &lt;&lt; 16)" data-ref="_M/SLM_LLC_ACCESS">SLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1451">1451</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1432" title="(1ULL &lt;&lt; 1)" data-ref="_M/SLM_DMND_WRITE">SLM_DMND_WRITE</a>|<a class="macro" href="#1437" title="(((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/SLM_LLC_MISS">SLM_LLC_MISS</a>,</td></tr>
<tr><th id="1452">1452</th><td>	},</td></tr>
<tr><th id="1453">1453</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1454">1454</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <a class="macro" href="#1433" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SLM_DMND_PREFETCH">SLM_DMND_PREFETCH</a>|<a class="macro" href="#1436" title="(1ULL &lt;&lt; 16)" data-ref="_M/SLM_LLC_ACCESS">SLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1455">1455</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <a class="macro" href="#1433" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/SLM_DMND_PREFETCH">SLM_DMND_PREFETCH</a>|<a class="macro" href="#1437" title="(((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/SLM_LLC_MISS">SLM_LLC_MISS</a>,</td></tr>
<tr><th id="1456">1456</th><td>	},</td></tr>
<tr><th id="1457">1457</th><td> },</td></tr>
<tr><th id="1458">1458</th><td>};</td></tr>
<tr><th id="1459">1459</th><td></td></tr>
<tr><th id="1460">1460</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="slm_hw_cache_event_ids" title='slm_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="slm_hw_cache_event_ids">slm_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1461">1461</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1462">1462</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1463">1463</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] =</td></tr>
<tr><th id="1464">1464</th><td>{</td></tr>
<tr><th id="1465">1465</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D) ] = {</td></tr>
<tr><th id="1466">1466</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1467">1467</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1468">1468</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0104</var>, <i>/* LD_DCU_MISS */</i></td></tr>
<tr><th id="1469">1469</th><td>	},</td></tr>
<tr><th id="1470">1470</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1471">1471</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1472">1472</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1473">1473</th><td>	},</td></tr>
<tr><th id="1474">1474</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1475">1475</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1476">1476</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1477">1477</th><td>	},</td></tr>
<tr><th id="1478">1478</th><td> },</td></tr>
<tr><th id="1479">1479</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I ) ] = {</td></tr>
<tr><th id="1480">1480</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1481">1481</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x0380</var>, <i>/* ICACHE.ACCESSES */</i></td></tr>
<tr><th id="1482">1482</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0280</var>, <i>/* ICACGE.MISSES */</i></td></tr>
<tr><th id="1483">1483</th><td>	},</td></tr>
<tr><th id="1484">1484</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1485">1485</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1486">1486</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1487">1487</th><td>	},</td></tr>
<tr><th id="1488">1488</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1489">1489</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1490">1490</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1491">1491</th><td>	},</td></tr>
<tr><th id="1492">1492</th><td> },</td></tr>
<tr><th id="1493">1493</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL  ) ] = {</td></tr>
<tr><th id="1494">1494</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1495">1495</th><td>		<i>/* OFFCORE_RESPONSE.ANY_DATA.LOCAL_CACHE */</i></td></tr>
<tr><th id="1496">1496</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1497">1497</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1498">1498</th><td>	},</td></tr>
<tr><th id="1499">1499</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1500">1500</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.LOCAL_CACHE */</i></td></tr>
<tr><th id="1501">1501</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1502">1502</th><td>		<i>/* OFFCORE_RESPONSE.ANY_RFO.ANY_LLC_MISS */</i></td></tr>
<tr><th id="1503">1503</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1504">1504</th><td>	},</td></tr>
<tr><th id="1505">1505</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1506">1506</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.LOCAL_CACHE */</i></td></tr>
<tr><th id="1507">1507</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1508">1508</th><td>		<i>/* OFFCORE_RESPONSE.PREFETCH.ANY_LLC_MISS */</i></td></tr>
<tr><th id="1509">1509</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x01b7</var>,</td></tr>
<tr><th id="1510">1510</th><td>	},</td></tr>
<tr><th id="1511">1511</th><td> },</td></tr>
<tr><th id="1512">1512</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB) ] = {</td></tr>
<tr><th id="1513">1513</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1514">1514</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1515">1515</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x0804</var>, <i>/* LD_DTLB_MISS */</i></td></tr>
<tr><th id="1516">1516</th><td>	},</td></tr>
<tr><th id="1517">1517</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1518">1518</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1519">1519</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1520">1520</th><td>	},</td></tr>
<tr><th id="1521">1521</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1522">1522</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0</var>,</td></tr>
<tr><th id="1523">1523</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0</var>,</td></tr>
<tr><th id="1524">1524</th><td>	},</td></tr>
<tr><th id="1525">1525</th><td> },</td></tr>
<tr><th id="1526">1526</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB) ] = {</td></tr>
<tr><th id="1527">1527</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1528">1528</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c0</var>, <i>/* INST_RETIRED.ANY_P */</i></td></tr>
<tr><th id="1529">1529</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x40205</var>, <i>/* PAGE_WALKS.I_SIDE_WALKS */</i></td></tr>
<tr><th id="1530">1530</th><td>	},</td></tr>
<tr><th id="1531">1531</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1532">1532</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1533">1533</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1534">1534</th><td>	},</td></tr>
<tr><th id="1535">1535</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1536">1536</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1537">1537</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1538">1538</th><td>	},</td></tr>
<tr><th id="1539">1539</th><td> },</td></tr>
<tr><th id="1540">1540</th><td> [ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU ) ] = {</td></tr>
<tr><th id="1541">1541</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ) ] = {</td></tr>
<tr><th id="1542">1542</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = <var>0x00c4</var>, <i>/* BR_INST_RETIRED.ANY */</i></td></tr>
<tr><th id="1543">1543</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = <var>0x00c5</var>, <i>/* BP_INST_RETIRED.MISPRED */</i></td></tr>
<tr><th id="1544">1544</th><td>	},</td></tr>
<tr><th id="1545">1545</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE) ] = {</td></tr>
<tr><th id="1546">1546</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1547">1547</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1548">1548</th><td>	},</td></tr>
<tr><th id="1549">1549</th><td>	[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH) ] = {</td></tr>
<tr><th id="1550">1550</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS) ] = -<var>1</var>,</td></tr>
<tr><th id="1551">1551</th><td>		[ <a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)   ] = -<var>1</var>,</td></tr>
<tr><th id="1552">1552</th><td>	},</td></tr>
<tr><th id="1553">1553</th><td> },</td></tr>
<tr><th id="1554">1554</th><td>};</td></tr>
<tr><th id="1555">1555</th><td></td></tr>
<tr><th id="1556">1556</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_total_slots_glm = { .attr = { .attr = {.name = &quot;topdown-total-slots&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x3c&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-total-slots, td_total_slots_glm, <q>"event=0x3c"</q>);</td></tr>
<tr><th id="1557">1557</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_total_slots_scale_glm = { .attr = { .attr = {.name = &quot;topdown-total-slots.scale&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;3&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-total-slots.scale, td_total_slots_scale_glm, <q>"3"</q>);</td></tr>
<tr><th id="1558">1558</th><td><i>/* UOPS_NOT_DELIVERED.ANY */</i></td></tr>
<tr><th id="1559">1559</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_fetch_bubbles_glm = { .attr = { .attr = {.name = &quot;topdown-fetch-bubbles&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x9c&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-fetch-bubbles, td_fetch_bubbles_glm, <q>"event=0x9c"</q>);</td></tr>
<tr><th id="1560">1560</th><td><i>/* ISSUE_SLOTS_NOT_CONSUMED.RECOVERY */</i></td></tr>
<tr><th id="1561">1561</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_recovery_bubbles_glm = { .attr = { .attr = {.name = &quot;topdown-recovery-bubbles&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xca,umask=0x02&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-recovery-bubbles, td_recovery_bubbles_glm, <q>"event=0xca,umask=0x02"</q>);</td></tr>
<tr><th id="1562">1562</th><td><i>/* UOPS_RETIRED.ANY */</i></td></tr>
<tr><th id="1563">1563</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_retired_glm = { .attr = { .attr = {.name = &quot;topdown-slots-retired&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-retired, td_slots_retired_glm, <q>"event=0xc2"</q>);</td></tr>
<tr><th id="1564">1564</th><td><i>/* UOPS_ISSUED.ANY */</i></td></tr>
<tr><th id="1565">1565</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_td_slots_issued_glm = { .attr = { .attr = {.name = &quot;topdown-slots-issued&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x0e&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(topdown-slots-issued, td_slots_issued_glm, <q>"event=0x0e"</q>);</td></tr>
<tr><th id="1566">1566</th><td></td></tr>
<tr><th id="1567">1567</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="glm_events_attrs" title='glm_events_attrs' data-type='struct attribute *[7]' data-ref="glm_events_attrs">glm_events_attrs</dfn>[] = {</td></tr>
<tr><th id="1568">1568</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_glm),</td></tr>
<tr><th id="1569">1569</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_scale_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_scale_glm),</td></tr>
<tr><th id="1570">1570</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_fetch_bubbles_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_fetch_bubbles_glm),</td></tr>
<tr><th id="1571">1571</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_recovery_bubbles_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_recovery_bubbles_glm),</td></tr>
<tr><th id="1572">1572</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_issued_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_issued_glm),</td></tr>
<tr><th id="1573">1573</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_retired_glm.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_retired_glm),</td></tr>
<tr><th id="1574">1574</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="1575">1575</th><td>};</td></tr>
<tr><th id="1576">1576</th><td></td></tr>
<tr><th id="1577">1577</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> <dfn class="tu decl def" id="intel_glm_extra_regs" title='intel_glm_extra_regs' data-type='struct extra_reg [3]' data-ref="intel_glm_extra_regs">intel_glm_extra_regs</dfn>[] <a class="macro" href="../../include/asm/cache.h.html#11" title="__attribute__((__section__(&quot;.data..read_mostly&quot;)))" data-ref="_M/__read_mostly">__read_mostly</a> = {</td></tr>
<tr><th id="1578">1578</th><td>	<i>/* must define OFFCORE_RSP_X first, see intel_fixup_er() */</i></td></tr>
<tr><th id="1579">1579</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x01b7), .msr = (0x000001a6), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x760005ffbfull), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x01b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>, <var>0x760005ffbfull</var>, RSP_0),</td></tr>
<tr><th id="1580">1580</th><td>	<a class="macro" href="../perf_event.h.html#443" title="{ .event = (0x02b7), .msr = (0x000001a7), .config_mask = (0x000000FFULL | 0x0000FF00ULL), .valid_mask = (0x360005ffbfull), .idx = EXTRA_REG_RSP_1, .extra_msr_access = true, }" data-ref="_M/INTEL_UEVENT_EXTRA_REG">INTEL_UEVENT_EXTRA_REG</a>(<var>0x02b7</var>, <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>, <var>0x360005ffbfull</var>, RSP_1),</td></tr>
<tr><th id="1581">1581</th><td>	<a class="macro" href="../perf_event.h.html#453" title="{ .event = (0), .msr = (0), .config_mask = (0), .valid_mask = (0), .idx = EXTRA_REG_RSP_0, .extra_msr_access = true, }" data-ref="_M/EVENT_EXTRA_END">EVENT_EXTRA_END</a></td></tr>
<tr><th id="1582">1582</th><td>};</td></tr>
<tr><th id="1583">1583</th><td></td></tr>
<tr><th id="1584">1584</th><td><u>#define <dfn class="macro" id="_M/GLM_DEMAND_DATA_RD" data-ref="_M/GLM_DEMAND_DATA_RD">GLM_DEMAND_DATA_RD</dfn>		BIT_ULL(0)</u></td></tr>
<tr><th id="1585">1585</th><td><u>#define <dfn class="macro" id="_M/GLM_DEMAND_RFO" data-ref="_M/GLM_DEMAND_RFO">GLM_DEMAND_RFO</dfn>			BIT_ULL(1)</u></td></tr>
<tr><th id="1586">1586</th><td><u>#define <dfn class="macro" id="_M/GLM_ANY_RESPONSE" data-ref="_M/GLM_ANY_RESPONSE">GLM_ANY_RESPONSE</dfn>		BIT_ULL(16)</u></td></tr>
<tr><th id="1587">1587</th><td><u>#define <dfn class="macro" id="_M/GLM_SNP_NONE_OR_MISS" data-ref="_M/GLM_SNP_NONE_OR_MISS">GLM_SNP_NONE_OR_MISS</dfn>		BIT_ULL(33)</u></td></tr>
<tr><th id="1588">1588</th><td><u>#define <dfn class="macro" id="_M/GLM_DEMAND_READ" data-ref="_M/GLM_DEMAND_READ">GLM_DEMAND_READ</dfn>			GLM_DEMAND_DATA_RD</u></td></tr>
<tr><th id="1589">1589</th><td><u>#define <dfn class="macro" id="_M/GLM_DEMAND_WRITE" data-ref="_M/GLM_DEMAND_WRITE">GLM_DEMAND_WRITE</dfn>		GLM_DEMAND_RFO</u></td></tr>
<tr><th id="1590">1590</th><td><u>#define <dfn class="macro" id="_M/GLM_DEMAND_PREFETCH" data-ref="_M/GLM_DEMAND_PREFETCH">GLM_DEMAND_PREFETCH</dfn>		(SNB_PF_DATA_RD|SNB_PF_RFO)</u></td></tr>
<tr><th id="1591">1591</th><td><u>#define <dfn class="macro" id="_M/GLM_LLC_ACCESS" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</dfn>			GLM_ANY_RESPONSE</u></td></tr>
<tr><th id="1592">1592</th><td><u>#define <dfn class="macro" id="_M/GLM_SNP_ANY" data-ref="_M/GLM_SNP_ANY">GLM_SNP_ANY</dfn>			(GLM_SNP_NONE_OR_MISS|SNB_NO_FWD|SNB_HITM)</u></td></tr>
<tr><th id="1593">1593</th><td><u>#define <dfn class="macro" id="_M/GLM_LLC_MISS" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</dfn>			(GLM_SNP_ANY|SNB_NON_DRAM)</u></td></tr>
<tr><th id="1594">1594</th><td></td></tr>
<tr><th id="1595">1595</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="glm_hw_cache_event_ids" title='glm_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="glm_hw_cache_event_ids">glm_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1596">1596</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1597">1597</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1598">1598</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] = {</td></tr>
<tr><th id="1599">1599</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D)] = {</td></tr>
<tr><th id="1600">1600</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1601">1601</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="1602">1602</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1603">1603</th><td>		},</td></tr>
<tr><th id="1604">1604</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1605">1605</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="1606">1606</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1607">1607</th><td>		},</td></tr>
<tr><th id="1608">1608</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1609">1609</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1610">1610</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1611">1611</th><td>		},</td></tr>
<tr><th id="1612">1612</th><td>	},</td></tr>
<tr><th id="1613">1613</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I)] = {</td></tr>
<tr><th id="1614">1614</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1615">1615</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0380</var>,	<i>/* ICACHE.ACCESSES */</i></td></tr>
<tr><th id="1616">1616</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0280</var>,	<i>/* ICACHE.MISSES */</i></td></tr>
<tr><th id="1617">1617</th><td>		},</td></tr>
<tr><th id="1618">1618</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1619">1619</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1620">1620</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1621">1621</th><td>		},</td></tr>
<tr><th id="1622">1622</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1623">1623</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1624">1624</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1625">1625</th><td>		},</td></tr>
<tr><th id="1626">1626</th><td>	},</td></tr>
<tr><th id="1627">1627</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)] = {</td></tr>
<tr><th id="1628">1628</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1629">1629</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1630">1630</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1631">1631</th><td>		},</td></tr>
<tr><th id="1632">1632</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1633">1633</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1634">1634</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1635">1635</th><td>		},</td></tr>
<tr><th id="1636">1636</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1637">1637</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1638">1638</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1639">1639</th><td>		},</td></tr>
<tr><th id="1640">1640</th><td>	},</td></tr>
<tr><th id="1641">1641</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB)] = {</td></tr>
<tr><th id="1642">1642</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1643">1643</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="1644">1644</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1645">1645</th><td>		},</td></tr>
<tr><th id="1646">1646</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1647">1647</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="1648">1648</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1649">1649</th><td>		},</td></tr>
<tr><th id="1650">1650</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1651">1651</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1652">1652</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1653">1653</th><td>		},</td></tr>
<tr><th id="1654">1654</th><td>	},</td></tr>
<tr><th id="1655">1655</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB)] = {</td></tr>
<tr><th id="1656">1656</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1657">1657</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x00c0</var>,	<i>/* INST_RETIRED.ANY_P */</i></td></tr>
<tr><th id="1658">1658</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0481</var>,	<i>/* ITLB.MISS */</i></td></tr>
<tr><th id="1659">1659</th><td>		},</td></tr>
<tr><th id="1660">1660</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1661">1661</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1662">1662</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1663">1663</th><td>		},</td></tr>
<tr><th id="1664">1664</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1665">1665</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1666">1666</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1667">1667</th><td>		},</td></tr>
<tr><th id="1668">1668</th><td>	},</td></tr>
<tr><th id="1669">1669</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU)] = {</td></tr>
<tr><th id="1670">1670</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1671">1671</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x00c4</var>,	<i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1672">1672</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x00c5</var>,	<i>/* BR_MISP_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1673">1673</th><td>		},</td></tr>
<tr><th id="1674">1674</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1675">1675</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1676">1676</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1677">1677</th><td>		},</td></tr>
<tr><th id="1678">1678</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1679">1679</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1680">1680</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1681">1681</th><td>		},</td></tr>
<tr><th id="1682">1682</th><td>	},</td></tr>
<tr><th id="1683">1683</th><td>};</td></tr>
<tr><th id="1684">1684</th><td></td></tr>
<tr><th id="1685">1685</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="glm_hw_cache_extra_regs" title='glm_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="glm_hw_cache_extra_regs">glm_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="1686">1686</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1687">1687</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1688">1688</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] = {</td></tr>
<tr><th id="1689">1689</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)] = {</td></tr>
<tr><th id="1690">1690</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1691">1691</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <a class="macro" href="#1588" title="(1ULL &lt;&lt; (0))" data-ref="_M/GLM_DEMAND_READ">GLM_DEMAND_READ</a>|</td></tr>
<tr><th id="1692">1692</th><td>						  <a class="macro" href="#1591" title="(1ULL &lt;&lt; (16))" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1693">1693</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <a class="macro" href="#1588" title="(1ULL &lt;&lt; (0))" data-ref="_M/GLM_DEMAND_READ">GLM_DEMAND_READ</a>|</td></tr>
<tr><th id="1694">1694</th><td>						  <a class="macro" href="#1593" title="(((1ULL &lt;&lt; (33))|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</a>,</td></tr>
<tr><th id="1695">1695</th><td>		},</td></tr>
<tr><th id="1696">1696</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1697">1697</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <a class="macro" href="#1589" title="(1ULL &lt;&lt; (1))" data-ref="_M/GLM_DEMAND_WRITE">GLM_DEMAND_WRITE</a>|</td></tr>
<tr><th id="1698">1698</th><td>						  <a class="macro" href="#1591" title="(1ULL &lt;&lt; (16))" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1699">1699</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <a class="macro" href="#1589" title="(1ULL &lt;&lt; (1))" data-ref="_M/GLM_DEMAND_WRITE">GLM_DEMAND_WRITE</a>|</td></tr>
<tr><th id="1700">1700</th><td>						  <a class="macro" href="#1593" title="(((1ULL &lt;&lt; (33))|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</a>,</td></tr>
<tr><th id="1701">1701</th><td>		},</td></tr>
<tr><th id="1702">1702</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1703">1703</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <a class="macro" href="#1590" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/GLM_DEMAND_PREFETCH">GLM_DEMAND_PREFETCH</a>|</td></tr>
<tr><th id="1704">1704</th><td>						  <a class="macro" href="#1591" title="(1ULL &lt;&lt; (16))" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1705">1705</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <a class="macro" href="#1590" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/GLM_DEMAND_PREFETCH">GLM_DEMAND_PREFETCH</a>|</td></tr>
<tr><th id="1706">1706</th><td>						  <a class="macro" href="#1593" title="(((1ULL &lt;&lt; (33))|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</a>,</td></tr>
<tr><th id="1707">1707</th><td>		},</td></tr>
<tr><th id="1708">1708</th><td>	},</td></tr>
<tr><th id="1709">1709</th><td>};</td></tr>
<tr><th id="1710">1710</th><td></td></tr>
<tr><th id="1711">1711</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="glp_hw_cache_event_ids" title='glp_hw_cache_event_ids' data-type='const u64 [7][3][2]' data-ref="glp_hw_cache_event_ids">glp_hw_cache_event_ids</dfn></td></tr>
<tr><th id="1712">1712</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1713">1713</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1714">1714</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] = {</td></tr>
<tr><th id="1715">1715</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1D" data-ref="_M/C">C</a>(L1D)] = {</td></tr>
<tr><th id="1716">1716</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1717">1717</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="1718">1718</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1719">1719</th><td>		},</td></tr>
<tr><th id="1720">1720</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1721">1721</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="1722">1722</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1723">1723</th><td>		},</td></tr>
<tr><th id="1724">1724</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1725">1725</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1726">1726</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1727">1727</th><td>		},</td></tr>
<tr><th id="1728">1728</th><td>	},</td></tr>
<tr><th id="1729">1729</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_L1I" data-ref="_M/C">C</a>(L1I)] = {</td></tr>
<tr><th id="1730">1730</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1731">1731</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0380</var>,	<i>/* ICACHE.ACCESSES */</i></td></tr>
<tr><th id="1732">1732</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0280</var>,	<i>/* ICACHE.MISSES */</i></td></tr>
<tr><th id="1733">1733</th><td>		},</td></tr>
<tr><th id="1734">1734</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1735">1735</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1736">1736</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1737">1737</th><td>		},</td></tr>
<tr><th id="1738">1738</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1739">1739</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1740">1740</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1741">1741</th><td>		},</td></tr>
<tr><th id="1742">1742</th><td>	},</td></tr>
<tr><th id="1743">1743</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)] = {</td></tr>
<tr><th id="1744">1744</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1745">1745</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1746">1746</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1747">1747</th><td>		},</td></tr>
<tr><th id="1748">1748</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1749">1749</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1750">1750</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x1b7</var>,	<i>/* OFFCORE_RESPONSE */</i></td></tr>
<tr><th id="1751">1751</th><td>		},</td></tr>
<tr><th id="1752">1752</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1753">1753</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1754">1754</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1755">1755</th><td>		},</td></tr>
<tr><th id="1756">1756</th><td>	},</td></tr>
<tr><th id="1757">1757</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB)] = {</td></tr>
<tr><th id="1758">1758</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1759">1759</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x81d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_LOADS */</i></td></tr>
<tr><th id="1760">1760</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0xe08</var>,	<i>/* DTLB_LOAD_MISSES.WALK_COMPLETED */</i></td></tr>
<tr><th id="1761">1761</th><td>		},</td></tr>
<tr><th id="1762">1762</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1763">1763</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x82d0</var>,	<i>/* MEM_UOPS_RETIRED.ALL_STORES */</i></td></tr>
<tr><th id="1764">1764</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0xe49</var>,	<i>/* DTLB_STORE_MISSES.WALK_COMPLETED */</i></td></tr>
<tr><th id="1765">1765</th><td>		},</td></tr>
<tr><th id="1766">1766</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1767">1767</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1768">1768</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1769">1769</th><td>		},</td></tr>
<tr><th id="1770">1770</th><td>	},</td></tr>
<tr><th id="1771">1771</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_ITLB" data-ref="_M/C">C</a>(ITLB)] = {</td></tr>
<tr><th id="1772">1772</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1773">1773</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x00c0</var>,	<i>/* INST_RETIRED.ANY_P */</i></td></tr>
<tr><th id="1774">1774</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0481</var>,	<i>/* ITLB.MISS */</i></td></tr>
<tr><th id="1775">1775</th><td>		},</td></tr>
<tr><th id="1776">1776</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1777">1777</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1778">1778</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1779">1779</th><td>		},</td></tr>
<tr><th id="1780">1780</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1781">1781</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1782">1782</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1783">1783</th><td>		},</td></tr>
<tr><th id="1784">1784</th><td>	},</td></tr>
<tr><th id="1785">1785</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_BPU" data-ref="_M/C">C</a>(BPU)] = {</td></tr>
<tr><th id="1786">1786</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1787">1787</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x00c4</var>,	<i>/* BR_INST_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1788">1788</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x00c5</var>,	<i>/* BR_MISP_RETIRED.ALL_BRANCHES */</i></td></tr>
<tr><th id="1789">1789</th><td>		},</td></tr>
<tr><th id="1790">1790</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1791">1791</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1792">1792</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1793">1793</th><td>		},</td></tr>
<tr><th id="1794">1794</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1795">1795</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= -<var>1</var>,</td></tr>
<tr><th id="1796">1796</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= -<var>1</var>,</td></tr>
<tr><th id="1797">1797</th><td>		},</td></tr>
<tr><th id="1798">1798</th><td>	},</td></tr>
<tr><th id="1799">1799</th><td>};</td></tr>
<tr><th id="1800">1800</th><td></td></tr>
<tr><th id="1801">1801</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="glp_hw_cache_extra_regs" title='glp_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="glp_hw_cache_extra_regs">glp_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="1802">1802</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1803">1803</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1804">1804</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] = {</td></tr>
<tr><th id="1805">1805</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)] = {</td></tr>
<tr><th id="1806">1806</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1807">1807</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <a class="macro" href="#1588" title="(1ULL &lt;&lt; (0))" data-ref="_M/GLM_DEMAND_READ">GLM_DEMAND_READ</a>|</td></tr>
<tr><th id="1808">1808</th><td>						  <a class="macro" href="#1591" title="(1ULL &lt;&lt; (16))" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1809">1809</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <a class="macro" href="#1588" title="(1ULL &lt;&lt; (0))" data-ref="_M/GLM_DEMAND_READ">GLM_DEMAND_READ</a>|</td></tr>
<tr><th id="1810">1810</th><td>						  <a class="macro" href="#1593" title="(((1ULL &lt;&lt; (33))|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</a>,</td></tr>
<tr><th id="1811">1811</th><td>		},</td></tr>
<tr><th id="1812">1812</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1813">1813</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <a class="macro" href="#1589" title="(1ULL &lt;&lt; (1))" data-ref="_M/GLM_DEMAND_WRITE">GLM_DEMAND_WRITE</a>|</td></tr>
<tr><th id="1814">1814</th><td>						  <a class="macro" href="#1591" title="(1ULL &lt;&lt; (16))" data-ref="_M/GLM_LLC_ACCESS">GLM_LLC_ACCESS</a>,</td></tr>
<tr><th id="1815">1815</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <a class="macro" href="#1589" title="(1ULL &lt;&lt; (1))" data-ref="_M/GLM_DEMAND_WRITE">GLM_DEMAND_WRITE</a>|</td></tr>
<tr><th id="1816">1816</th><td>						  <a class="macro" href="#1593" title="(((1ULL &lt;&lt; (33))|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 36))|(1ULL &lt;&lt; 37))" data-ref="_M/GLM_LLC_MISS">GLM_LLC_MISS</a>,</td></tr>
<tr><th id="1817">1817</th><td>		},</td></tr>
<tr><th id="1818">1818</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1819">1819</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1820">1820</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]	= <var>0x0</var>,</td></tr>
<tr><th id="1821">1821</th><td>		},</td></tr>
<tr><th id="1822">1822</th><td>	},</td></tr>
<tr><th id="1823">1823</th><td>};</td></tr>
<tr><th id="1824">1824</th><td></td></tr>
<tr><th id="1825">1825</th><td><u>#define <dfn class="macro" id="_M/KNL_OT_L2_HITE" data-ref="_M/KNL_OT_L2_HITE">KNL_OT_L2_HITE</dfn>		BIT_ULL(19) /* Other Tile L2 Hit */</u></td></tr>
<tr><th id="1826">1826</th><td><u>#define <dfn class="macro" id="_M/KNL_OT_L2_HITF" data-ref="_M/KNL_OT_L2_HITF">KNL_OT_L2_HITF</dfn>		BIT_ULL(20) /* Other Tile L2 Hit */</u></td></tr>
<tr><th id="1827">1827</th><td><u>#define <dfn class="macro" id="_M/KNL_MCDRAM_LOCAL" data-ref="_M/KNL_MCDRAM_LOCAL">KNL_MCDRAM_LOCAL</dfn>	BIT_ULL(21)</u></td></tr>
<tr><th id="1828">1828</th><td><u>#define <dfn class="macro" id="_M/KNL_MCDRAM_FAR" data-ref="_M/KNL_MCDRAM_FAR">KNL_MCDRAM_FAR</dfn>		BIT_ULL(22)</u></td></tr>
<tr><th id="1829">1829</th><td><u>#define <dfn class="macro" id="_M/KNL_DDR_LOCAL" data-ref="_M/KNL_DDR_LOCAL">KNL_DDR_LOCAL</dfn>		BIT_ULL(23)</u></td></tr>
<tr><th id="1830">1830</th><td><u>#define <dfn class="macro" id="_M/KNL_DDR_FAR" data-ref="_M/KNL_DDR_FAR">KNL_DDR_FAR</dfn>		BIT_ULL(24)</u></td></tr>
<tr><th id="1831">1831</th><td><u>#define <dfn class="macro" id="_M/KNL_DRAM_ANY" data-ref="_M/KNL_DRAM_ANY">KNL_DRAM_ANY</dfn>		(KNL_MCDRAM_LOCAL | KNL_MCDRAM_FAR | \</u></td></tr>
<tr><th id="1832">1832</th><td><u>				    KNL_DDR_LOCAL | KNL_DDR_FAR)</u></td></tr>
<tr><th id="1833">1833</th><td><u>#define <dfn class="macro" id="_M/KNL_L2_READ" data-ref="_M/KNL_L2_READ">KNL_L2_READ</dfn>		SLM_DMND_READ</u></td></tr>
<tr><th id="1834">1834</th><td><u>#define <dfn class="macro" id="_M/KNL_L2_WRITE" data-ref="_M/KNL_L2_WRITE">KNL_L2_WRITE</dfn>		SLM_DMND_WRITE</u></td></tr>
<tr><th id="1835">1835</th><td><u>#define <dfn class="macro" id="_M/KNL_L2_PREFETCH" data-ref="_M/KNL_L2_PREFETCH">KNL_L2_PREFETCH</dfn>		SLM_DMND_PREFETCH</u></td></tr>
<tr><th id="1836">1836</th><td><u>#define <dfn class="macro" id="_M/KNL_L2_ACCESS" data-ref="_M/KNL_L2_ACCESS">KNL_L2_ACCESS</dfn>		SLM_LLC_ACCESS</u></td></tr>
<tr><th id="1837">1837</th><td><u>#define <dfn class="macro" id="_M/KNL_L2_MISS" data-ref="_M/KNL_L2_MISS">KNL_L2_MISS</dfn>		(KNL_OT_L2_HITE | KNL_OT_L2_HITF | \</u></td></tr>
<tr><th id="1838">1838</th><td><u>				   KNL_DRAM_ANY | SNB_SNP_ANY | \</u></td></tr>
<tr><th id="1839">1839</th><td><u>						  SNB_NON_DRAM)</u></td></tr>
<tr><th id="1840">1840</th><td></td></tr>
<tr><th id="1841">1841</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def" id="knl_hw_cache_extra_regs" title='knl_hw_cache_extra_regs' data-type='const u64 [7][3][2]' data-ref="knl_hw_cache_extra_regs">knl_hw_cache_extra_regs</dfn></td></tr>
<tr><th id="1842">1842</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MAX" title='PERF_COUNT_HW_CACHE_MAX' data-ref="PERF_COUNT_HW_CACHE_MAX">PERF_COUNT_HW_CACHE_MAX</a>]</td></tr>
<tr><th id="1843">1843</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_OP_MAX" title='PERF_COUNT_HW_CACHE_OP_MAX' data-ref="PERF_COUNT_HW_CACHE_OP_MAX">PERF_COUNT_HW_CACHE_OP_MAX</a>]</td></tr>
<tr><th id="1844">1844</th><td>				[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_RESULT_MAX" title='PERF_COUNT_HW_CACHE_RESULT_MAX' data-ref="PERF_COUNT_HW_CACHE_RESULT_MAX">PERF_COUNT_HW_CACHE_RESULT_MAX</a>] = {</td></tr>
<tr><th id="1845">1845</th><td>	[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)] = {</td></tr>
<tr><th id="1846">1846</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)] = {</td></tr>
<tr><th id="1847">1847</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)] = <a class="macro" href="#1833" title="(1ULL &lt;&lt; 0)" data-ref="_M/KNL_L2_READ">KNL_L2_READ</a> | <a class="macro" href="#1836" title="(1ULL &lt;&lt; 16)" data-ref="_M/KNL_L2_ACCESS">KNL_L2_ACCESS</a>,</td></tr>
<tr><th id="1848">1848</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]   = <var>0</var>,</td></tr>
<tr><th id="1849">1849</th><td>		},</td></tr>
<tr><th id="1850">1850</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)] = {</td></tr>
<tr><th id="1851">1851</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)] = <a class="macro" href="#1834" title="(1ULL &lt;&lt; 1)" data-ref="_M/KNL_L2_WRITE">KNL_L2_WRITE</a> | <a class="macro" href="#1836" title="(1ULL &lt;&lt; 16)" data-ref="_M/KNL_L2_ACCESS">KNL_L2_ACCESS</a>,</td></tr>
<tr><th id="1852">1852</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]   = <a class="macro" href="#1834" title="(1ULL &lt;&lt; 1)" data-ref="_M/KNL_L2_WRITE">KNL_L2_WRITE</a> | <a class="macro" href="#1837" title="((1ULL &lt;&lt; (19)) | (1ULL &lt;&lt; (20)) | ((1ULL &lt;&lt; (21)) | (1ULL &lt;&lt; (22)) | (1ULL &lt;&lt; (23)) | (1ULL &lt;&lt; (24))) | ((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)) | (1ULL &lt;&lt; 37))" data-ref="_M/KNL_L2_MISS">KNL_L2_MISS</a>,</td></tr>
<tr><th id="1853">1853</th><td>		},</td></tr>
<tr><th id="1854">1854</th><td>		[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_PREFETCH" data-ref="_M/C">C</a>(OP_PREFETCH)] = {</td></tr>
<tr><th id="1855">1855</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)] = <a class="macro" href="#1835" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/KNL_L2_PREFETCH">KNL_L2_PREFETCH</a> | <a class="macro" href="#1836" title="(1ULL &lt;&lt; 16)" data-ref="_M/KNL_L2_ACCESS">KNL_L2_ACCESS</a>,</td></tr>
<tr><th id="1856">1856</th><td>			[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)]   = <a class="macro" href="#1835" title="((1ULL &lt;&lt; 4)|(1ULL &lt;&lt; 5))" data-ref="_M/KNL_L2_PREFETCH">KNL_L2_PREFETCH</a> | <a class="macro" href="#1837" title="((1ULL &lt;&lt; (19)) | (1ULL &lt;&lt; (20)) | ((1ULL &lt;&lt; (21)) | (1ULL &lt;&lt; (22)) | (1ULL &lt;&lt; (23)) | (1ULL &lt;&lt; (24))) | ((1ULL &lt;&lt; 31)|(1ULL &lt;&lt; 32)| (1ULL &lt;&lt; 33)|(1ULL &lt;&lt; 34)|(1ULL &lt;&lt; 35)| (1ULL &lt;&lt; 36)) | (1ULL &lt;&lt; 37))" data-ref="_M/KNL_L2_MISS">KNL_L2_MISS</a>,</td></tr>
<tr><th id="1857">1857</th><td>		},</td></tr>
<tr><th id="1858">1858</th><td>	},</td></tr>
<tr><th id="1859">1859</th><td>};</td></tr>
<tr><th id="1860">1860</th><td></td></tr>
<tr><th id="1861">1861</th><td><i  data-doc="__intel_pmu_disable_all">/*</i></td></tr>
<tr><th id="1862">1862</th><td><i  data-doc="__intel_pmu_disable_all"> * Used from PMIs where the LBRs are already disabled.</i></td></tr>
<tr><th id="1863">1863</th><td><i  data-doc="__intel_pmu_disable_all"> *</i></td></tr>
<tr><th id="1864">1864</th><td><i  data-doc="__intel_pmu_disable_all"> * This function could be called consecutively. It is required to remain in</i></td></tr>
<tr><th id="1865">1865</th><td><i  data-doc="__intel_pmu_disable_all"> * disabled state if called consecutively.</i></td></tr>
<tr><th id="1866">1866</th><td><i  data-doc="__intel_pmu_disable_all"> *</i></td></tr>
<tr><th id="1867">1867</th><td><i  data-doc="__intel_pmu_disable_all"> * During consecutive calls, the same disable value will be written to related</i></td></tr>
<tr><th id="1868">1868</th><td><i  data-doc="__intel_pmu_disable_all"> * registers, so the PMU state remains unchanged.</i></td></tr>
<tr><th id="1869">1869</th><td><i  data-doc="__intel_pmu_disable_all"> *</i></td></tr>
<tr><th id="1870">1870</th><td><i  data-doc="__intel_pmu_disable_all"> * intel_bts events don't coexist with intel PMU's BTS events because of</i></td></tr>
<tr><th id="1871">1871</th><td><i  data-doc="__intel_pmu_disable_all"> * x86_add_exclusive(x86_lbr_exclusive_lbr); there's no need to keep them</i></td></tr>
<tr><th id="1872">1872</th><td><i  data-doc="__intel_pmu_disable_all"> * disabled around intel PMU's event batching etc, only inside the PMI handler.</i></td></tr>
<tr><th id="1873">1873</th><td><i  data-doc="__intel_pmu_disable_all"> */</i></td></tr>
<tr><th id="1874">1874</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="__intel_pmu_disable_all" title='__intel_pmu_disable_all' data-type='void __intel_pmu_disable_all()' data-ref="__intel_pmu_disable_all">__intel_pmu_disable_all</dfn>(<em>void</em>)</td></tr>
<tr><th id="1875">1875</th><td>{</td></tr>
<tr><th id="1876">1876</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col2 decl" id="2cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="2cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="1877">1877</th><td></td></tr>
<tr><th id="1878">1878</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>, <var>0</var>);</td></tr>
<tr><th id="1879">1879</th><td></td></tr>
<tr><th id="1880">1880</th><td>	<b>if</b> (<a class="macro" href="../../include/asm/bitops.h.html#349" title="(__builtin_constant_p(((32 + 16))) ? constant_test_bit(((32 + 16)), (cpuc-&gt;active_mask)) : variable_test_bit(((32 + 16)), (cpuc-&gt;active_mask)))" data-ref="_M/test_bit">test_bit</a>(<a class="macro" href="../../include/asm/perf_event.h.html#161" title="(32 + 16)" data-ref="_M/INTEL_PMC_IDX_FIXED_BTS">INTEL_PMC_IDX_FIXED_BTS</a>, <a class="local col2 ref" href="#2cpuc" title='cpuc' data-ref="2cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::active_mask" title='cpu_hw_events::active_mask' data-ref="cpu_hw_events::active_mask">active_mask</a>))</td></tr>
<tr><th id="1881">1881</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_disable_bts" title='intel_pmu_disable_bts' data-ref="intel_pmu_disable_bts">intel_pmu_disable_bts</a>();</td></tr>
<tr><th id="1882">1882</th><td></td></tr>
<tr><th id="1883">1883</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_disable_all" title='intel_pmu_pebs_disable_all' data-ref="intel_pmu_pebs_disable_all">intel_pmu_pebs_disable_all</a>();</td></tr>
<tr><th id="1884">1884</th><td>}</td></tr>
<tr><th id="1885">1885</th><td></td></tr>
<tr><th id="1886">1886</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_disable_all" title='intel_pmu_disable_all' data-type='void intel_pmu_disable_all()' data-ref="intel_pmu_disable_all">intel_pmu_disable_all</dfn>(<em>void</em>)</td></tr>
<tr><th id="1887">1887</th><td>{</td></tr>
<tr><th id="1888">1888</th><td>	<a class="tu ref fn" href="#__intel_pmu_disable_all" title='__intel_pmu_disable_all' data-use='c' data-ref="__intel_pmu_disable_all">__intel_pmu_disable_all</a>();</td></tr>
<tr><th id="1889">1889</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_disable_all" title='intel_pmu_lbr_disable_all' data-ref="intel_pmu_lbr_disable_all">intel_pmu_lbr_disable_all</a>();</td></tr>
<tr><th id="1890">1890</th><td>}</td></tr>
<tr><th id="1891">1891</th><td></td></tr>
<tr><th id="1892">1892</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="__intel_pmu_enable_all" title='__intel_pmu_enable_all' data-type='void __intel_pmu_enable_all(int added, bool pmi)' data-ref="__intel_pmu_enable_all">__intel_pmu_enable_all</dfn>(<em>int</em> <dfn class="local col3 decl" id="3added" title='added' data-type='int' data-ref="3added">added</dfn>, <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="local col4 decl" id="4pmi" title='pmi' data-type='bool' data-ref="4pmi">pmi</dfn>)</td></tr>
<tr><th id="1893">1893</th><td>{</td></tr>
<tr><th id="1894">1894</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col5 decl" id="5cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="5cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="1895">1895</th><td></td></tr>
<tr><th id="1896">1896</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_enable_all" title='intel_pmu_pebs_enable_all' data-ref="intel_pmu_pebs_enable_all">intel_pmu_pebs_enable_all</a>();</td></tr>
<tr><th id="1897">1897</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_enable_all" title='intel_pmu_lbr_enable_all' data-ref="intel_pmu_lbr_enable_all">intel_pmu_lbr_enable_all</a>(<a class="local col4 ref" href="#4pmi" title='pmi' data-ref="4pmi">pmi</a>);</td></tr>
<tr><th id="1898">1898</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>,</td></tr>
<tr><th id="1899">1899</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> &amp; ~<a class="local col5 ref" href="#5cpuc" title='cpuc' data-ref="5cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_guest_mask" title='cpu_hw_events::intel_ctrl_guest_mask' data-ref="cpu_hw_events::intel_ctrl_guest_mask">intel_ctrl_guest_mask</a>);</td></tr>
<tr><th id="1900">1900</th><td></td></tr>
<tr><th id="1901">1901</th><td>	<b>if</b> (<a class="macro" href="../../include/asm/bitops.h.html#349" title="(__builtin_constant_p(((32 + 16))) ? constant_test_bit(((32 + 16)), (cpuc-&gt;active_mask)) : variable_test_bit(((32 + 16)), (cpuc-&gt;active_mask)))" data-ref="_M/test_bit">test_bit</a>(<a class="macro" href="../../include/asm/perf_event.h.html#161" title="(32 + 16)" data-ref="_M/INTEL_PMC_IDX_FIXED_BTS">INTEL_PMC_IDX_FIXED_BTS</a>, <a class="local col5 ref" href="#5cpuc" title='cpuc' data-ref="5cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::active_mask" title='cpu_hw_events::active_mask' data-ref="cpu_hw_events::active_mask">active_mask</a>)) {</td></tr>
<tr><th id="1902">1902</th><td>		<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col6 decl" id="6event" title='event' data-type='struct perf_event *' data-ref="6event">event</dfn> =</td></tr>
<tr><th id="1903">1903</th><td>			<a class="local col5 ref" href="#5cpuc" title='cpuc' data-ref="5cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="macro" href="../../include/asm/perf_event.h.html#161" title="(32 + 16)" data-ref="_M/INTEL_PMC_IDX_FIXED_BTS">INTEL_PMC_IDX_FIXED_BTS</a>];</td></tr>
<tr><th id="1904">1904</th><td></td></tr>
<tr><th id="1905">1905</th><td>		<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!event); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (1905), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (47)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col6 ref" href="#6event" title='event' data-ref="6event">event</a>))</td></tr>
<tr><th id="1906">1906</th><td>			<b>return</b>;</td></tr>
<tr><th id="1907">1907</th><td></td></tr>
<tr><th id="1908">1908</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_enable_bts" title='intel_pmu_enable_bts' data-ref="intel_pmu_enable_bts">intel_pmu_enable_bts</a>(<a class="local col6 ref" href="#6event" title='event' data-ref="6event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a>);</td></tr>
<tr><th id="1909">1909</th><td>	}</td></tr>
<tr><th id="1910">1910</th><td>}</td></tr>
<tr><th id="1911">1911</th><td></td></tr>
<tr><th id="1912">1912</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_enable_all" title='intel_pmu_enable_all' data-type='void intel_pmu_enable_all(int added)' data-ref="intel_pmu_enable_all">intel_pmu_enable_all</dfn>(<em>int</em> <dfn class="local col7 decl" id="7added" title='added' data-type='int' data-ref="7added">added</dfn>)</td></tr>
<tr><th id="1913">1913</th><td>{</td></tr>
<tr><th id="1914">1914</th><td>	<a class="tu ref fn" href="#__intel_pmu_enable_all" title='__intel_pmu_enable_all' data-use='c' data-ref="__intel_pmu_enable_all">__intel_pmu_enable_all</a>(<a class="local col7 ref" href="#7added" title='added' data-ref="7added">added</a>, <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>);</td></tr>
<tr><th id="1915">1915</th><td>}</td></tr>
<tr><th id="1916">1916</th><td></td></tr>
<tr><th id="1917">1917</th><td><i  data-doc="intel_pmu_nhm_workaround">/*</i></td></tr>
<tr><th id="1918">1918</th><td><i  data-doc="intel_pmu_nhm_workaround"> * Workaround for:</i></td></tr>
<tr><th id="1919">1919</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   Intel Errata AAK100 (model 26)</i></td></tr>
<tr><th id="1920">1920</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   Intel Errata AAP53  (model 30)</i></td></tr>
<tr><th id="1921">1921</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   Intel Errata BD53   (model 44)</i></td></tr>
<tr><th id="1922">1922</th><td><i  data-doc="intel_pmu_nhm_workaround"> *</i></td></tr>
<tr><th id="1923">1923</th><td><i  data-doc="intel_pmu_nhm_workaround"> * The official story:</i></td></tr>
<tr><th id="1924">1924</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   These chips need to be 'reset' when adding counters by programming the</i></td></tr>
<tr><th id="1925">1925</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   magic three (non-counting) events 0x4300B5, 0x4300D2, and 0x4300B1 either</i></td></tr>
<tr><th id="1926">1926</th><td><i  data-doc="intel_pmu_nhm_workaround"> *   in sequence on the same PMC or on different PMCs.</i></td></tr>
<tr><th id="1927">1927</th><td><i  data-doc="intel_pmu_nhm_workaround"> *</i></td></tr>
<tr><th id="1928">1928</th><td><i  data-doc="intel_pmu_nhm_workaround"> * In practise it appears some of these events do in fact count, and</i></td></tr>
<tr><th id="1929">1929</th><td><i  data-doc="intel_pmu_nhm_workaround"> * we need to programm all 4 events.</i></td></tr>
<tr><th id="1930">1930</th><td><i  data-doc="intel_pmu_nhm_workaround"> */</i></td></tr>
<tr><th id="1931">1931</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_nhm_workaround" title='intel_pmu_nhm_workaround' data-type='void intel_pmu_nhm_workaround()' data-ref="intel_pmu_nhm_workaround">intel_pmu_nhm_workaround</dfn>(<em>void</em>)</td></tr>
<tr><th id="1932">1932</th><td>{</td></tr>
<tr><th id="1933">1933</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col8 decl" id="8cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="8cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="1934">1934</th><td>	<em>static</em> <em>const</em> <em>unsigned</em> <em>long</em> <dfn class="local col9 decl" id="9nhm_magic" title='nhm_magic' data-type='const unsigned long [4]' data-ref="9nhm_magic">nhm_magic</dfn>[<var>4</var>] = {</td></tr>
<tr><th id="1935">1935</th><td>		<var>0x4300B5</var>,</td></tr>
<tr><th id="1936">1936</th><td>		<var>0x4300D2</var>,</td></tr>
<tr><th id="1937">1937</th><td>		<var>0x4300B1</var>,</td></tr>
<tr><th id="1938">1938</th><td>		<var>0x4300B1</var></td></tr>
<tr><th id="1939">1939</th><td>	};</td></tr>
<tr><th id="1940">1940</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="10event" title='event' data-type='struct perf_event *' data-ref="10event">event</dfn>;</td></tr>
<tr><th id="1941">1941</th><td>	<em>int</em> <dfn class="local col1 decl" id="11i" title='i' data-type='int' data-ref="11i">i</dfn>;</td></tr>
<tr><th id="1942">1942</th><td></td></tr>
<tr><th id="1943">1943</th><td>	<i>/*</i></td></tr>
<tr><th id="1944">1944</th><td><i>	 * The Errata requires below steps:</i></td></tr>
<tr><th id="1945">1945</th><td><i>	 * 1) Clear MSR_IA32_PEBS_ENABLE and MSR_CORE_PERF_GLOBAL_CTRL;</i></td></tr>
<tr><th id="1946">1946</th><td><i>	 * 2) Configure 4 PERFEVTSELx with the magic events and clear</i></td></tr>
<tr><th id="1947">1947</th><td><i>	 *    the corresponding PMCx;</i></td></tr>
<tr><th id="1948">1948</th><td><i>	 * 3) set bit0~bit3 of MSR_CORE_PERF_GLOBAL_CTRL;</i></td></tr>
<tr><th id="1949">1949</th><td><i>	 * 4) Clear MSR_CORE_PERF_GLOBAL_CTRL;</i></td></tr>
<tr><th id="1950">1950</th><td><i>	 * 5) Clear 4 pairs of ERFEVTSELx and PMCx;</i></td></tr>
<tr><th id="1951">1951</th><td><i>	 */</i></td></tr>
<tr><th id="1952">1952</th><td></td></tr>
<tr><th id="1953">1953</th><td>	<i>/*</i></td></tr>
<tr><th id="1954">1954</th><td><i>	 * The real steps we choose are a little different from above.</i></td></tr>
<tr><th id="1955">1955</th><td><i>	 * A) To reduce MSR operations, we don't run step 1) as they</i></td></tr>
<tr><th id="1956">1956</th><td><i>	 *    are already cleared before this function is called;</i></td></tr>
<tr><th id="1957">1957</th><td><i>	 * B) Call x86_perf_event_update to save PMCx before configuring</i></td></tr>
<tr><th id="1958">1958</th><td><i>	 *    PERFEVTSELx with magic number;</i></td></tr>
<tr><th id="1959">1959</th><td><i>	 * C) With step 5), we do clear only when the PERFEVTSELx is</i></td></tr>
<tr><th id="1960">1960</th><td><i>	 *    not used currently.</i></td></tr>
<tr><th id="1961">1961</th><td><i>	 * D) Call x86_perf_event_set_period to restore PMCx;</i></td></tr>
<tr><th id="1962">1962</th><td><i>	 */</i></td></tr>
<tr><th id="1963">1963</th><td></td></tr>
<tr><th id="1964">1964</th><td>	<i>/* We always operate 4 pairs of PERF Counters */</i></td></tr>
<tr><th id="1965">1965</th><td>	<b>for</b> (<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> = <var>0</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> &lt; <var>4</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>++) {</td></tr>
<tr><th id="1966">1966</th><td>		<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a> = <a class="local col8 ref" href="#8cpuc" title='cpuc' data-ref="8cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>];</td></tr>
<tr><th id="1967">1967</th><td>		<b>if</b> (<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a>)</td></tr>
<tr><th id="1968">1968</th><td>			<a class="ref fn" href="../perf_event.h.html#x86_perf_event_update" title='x86_perf_event_update' data-ref="x86_perf_event_update">x86_perf_event_update</a>(<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a>);</td></tr>
<tr><th id="1969">1969</th><td>	}</td></tr>
<tr><th id="1970">1970</th><td></td></tr>
<tr><th id="1971">1971</th><td>	<b>for</b> (<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> = <var>0</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> &lt; <var>4</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>++) {</td></tr>
<tr><th id="1972">1972</th><td>		<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/perf_event.h.html#18" title="0x186" data-ref="_M/MSR_ARCH_PERFMON_EVENTSEL0">MSR_ARCH_PERFMON_EVENTSEL0</a> + <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>, <a class="local col9 ref" href="#9nhm_magic" title='nhm_magic' data-ref="9nhm_magic">nhm_magic</a>[<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>]);</td></tr>
<tr><th id="1973">1973</th><td>		<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/perf_event.h.html#15" title="0xc1" data-ref="_M/MSR_ARCH_PERFMON_PERFCTR0">MSR_ARCH_PERFMON_PERFCTR0</a> + <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>, <var>0x0</var>);</td></tr>
<tr><th id="1974">1974</th><td>	}</td></tr>
<tr><th id="1975">1975</th><td></td></tr>
<tr><th id="1976">1976</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>, <var>0xf</var>);</td></tr>
<tr><th id="1977">1977</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>, <var>0x0</var>);</td></tr>
<tr><th id="1978">1978</th><td></td></tr>
<tr><th id="1979">1979</th><td>	<b>for</b> (<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> = <var>0</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a> &lt; <var>4</var>; <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>++) {</td></tr>
<tr><th id="1980">1980</th><td>		<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a> = <a class="local col8 ref" href="#8cpuc" title='cpuc' data-ref="8cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>];</td></tr>
<tr><th id="1981">1981</th><td></td></tr>
<tr><th id="1982">1982</th><td>		<b>if</b> (<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a>) {</td></tr>
<tr><th id="1983">1983</th><td>			<a class="ref fn" href="../perf_event.h.html#x86_perf_event_set_period" title='x86_perf_event_set_period' data-ref="x86_perf_event_set_period">x86_perf_event_set_period</a>(<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a>);</td></tr>
<tr><th id="1984">1984</th><td>			<a class="ref fn" href="../perf_event.h.html#__x86_pmu_enable_event" title='__x86_pmu_enable_event' data-ref="__x86_pmu_enable_event">__x86_pmu_enable_event</a>(&amp;<a class="local col0 ref" href="#10event" title='event' data-ref="10event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>,</td></tr>
<tr><th id="1985">1985</th><td>					<a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>);</td></tr>
<tr><th id="1986">1986</th><td>		} <b>else</b></td></tr>
<tr><th id="1987">1987</th><td>			<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/perf_event.h.html#18" title="0x186" data-ref="_M/MSR_ARCH_PERFMON_EVENTSEL0">MSR_ARCH_PERFMON_EVENTSEL0</a> + <a class="local col1 ref" href="#11i" title='i' data-ref="11i">i</a>, <var>0x0</var>);</td></tr>
<tr><th id="1988">1988</th><td>	}</td></tr>
<tr><th id="1989">1989</th><td>}</td></tr>
<tr><th id="1990">1990</th><td></td></tr>
<tr><th id="1991">1991</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_nhm_enable_all" title='intel_pmu_nhm_enable_all' data-type='void intel_pmu_nhm_enable_all(int added)' data-ref="intel_pmu_nhm_enable_all">intel_pmu_nhm_enable_all</dfn>(<em>int</em> <dfn class="local col2 decl" id="12added" title='added' data-type='int' data-ref="12added">added</dfn>)</td></tr>
<tr><th id="1992">1992</th><td>{</td></tr>
<tr><th id="1993">1993</th><td>	<b>if</b> (<a class="local col2 ref" href="#12added" title='added' data-ref="12added">added</a>)</td></tr>
<tr><th id="1994">1994</th><td>		<a class="tu ref fn" href="#intel_pmu_nhm_workaround" title='intel_pmu_nhm_workaround' data-use='c' data-ref="intel_pmu_nhm_workaround">intel_pmu_nhm_workaround</a>();</td></tr>
<tr><th id="1995">1995</th><td>	<a class="tu ref fn" href="#intel_pmu_enable_all" title='intel_pmu_enable_all' data-use='c' data-ref="intel_pmu_enable_all">intel_pmu_enable_all</a>(<a class="local col2 ref" href="#12added" title='added' data-ref="12added">added</a>);</td></tr>
<tr><th id="1996">1996</th><td>}</td></tr>
<tr><th id="1997">1997</th><td></td></tr>
<tr><th id="1998">1998</th><td><em>static</em> <a class="macro" href="../../../../include/linux/compiler-gcc.h.html#95" title="inline __attribute__((always_inline, unused)) __attribute__((no_instrument_function))" data-ref="_M/inline"><b>inline</b></a> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def fn" id="intel_pmu_get_status" title='intel_pmu_get_status' data-type='u64 intel_pmu_get_status()' data-ref="intel_pmu_get_status">intel_pmu_get_status</dfn>(<em>void</em>)</td></tr>
<tr><th id="1999">1999</th><td>{</td></tr>
<tr><th id="2000">2000</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col3 decl" id="13status" title='status' data-type='u64' data-ref="13status">status</dfn>;</td></tr>
<tr><th id="2001">2001</th><td></td></tr>
<tr><th id="2002">2002</th><td>	<a class="macro" href="../../include/asm/paravirt.h.html#143" title="do { status = paravirt_read_msr(0x0000038e); } while (0)" data-ref="_M/rdmsrl">rdmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#709" title="0x0000038e" data-ref="_M/MSR_CORE_PERF_GLOBAL_STATUS">MSR_CORE_PERF_GLOBAL_STATUS</a>, <a class="local col3 ref" href="#13status" title='status' data-ref="13status">status</a>);</td></tr>
<tr><th id="2003">2003</th><td></td></tr>
<tr><th id="2004">2004</th><td>	<b>return</b> <a class="local col3 ref" href="#13status" title='status' data-ref="13status">status</a>;</td></tr>
<tr><th id="2005">2005</th><td>}</td></tr>
<tr><th id="2006">2006</th><td></td></tr>
<tr><th id="2007">2007</th><td><em>static</em> <a class="macro" href="../../../../include/linux/compiler-gcc.h.html#95" title="inline __attribute__((always_inline, unused)) __attribute__((no_instrument_function))" data-ref="_M/inline"><b>inline</b></a> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_ack_status" title='intel_pmu_ack_status' data-type='void intel_pmu_ack_status(u64 ack)' data-ref="intel_pmu_ack_status">intel_pmu_ack_status</dfn>(<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col4 decl" id="14ack" title='ack' data-type='u64' data-ref="14ack">ack</dfn>)</td></tr>
<tr><th id="2008">2008</th><td>{</td></tr>
<tr><th id="2009">2009</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#711" title="0x00000390" data-ref="_M/MSR_CORE_PERF_GLOBAL_OVF_CTRL">MSR_CORE_PERF_GLOBAL_OVF_CTRL</a>, <a class="local col4 ref" href="#14ack" title='ack' data-ref="14ack">ack</a>);</td></tr>
<tr><th id="2010">2010</th><td>}</td></tr>
<tr><th id="2011">2011</th><td></td></tr>
<tr><th id="2012">2012</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_disable_fixed" title='intel_pmu_disable_fixed' data-type='void intel_pmu_disable_fixed(struct hw_perf_event * hwc)' data-ref="intel_pmu_disable_fixed">intel_pmu_disable_fixed</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col5 decl" id="15hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="15hwc">hwc</dfn>)</td></tr>
<tr><th id="2013">2013</th><td>{</td></tr>
<tr><th id="2014">2014</th><td>	<em>int</em> <dfn class="local col6 decl" id="16idx" title='idx' data-type='int' data-ref="16idx">idx</dfn> = <a class="local col5 ref" href="#15hwc" title='hwc' data-ref="15hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a> - <a class="macro" href="../../include/asm/perf_event.h.html#11" title="32" data-ref="_M/INTEL_PMC_IDX_FIXED">INTEL_PMC_IDX_FIXED</a>;</td></tr>
<tr><th id="2015">2015</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col7 decl" id="17ctrl_val" title='ctrl_val' data-type='u64' data-ref="17ctrl_val">ctrl_val</dfn>, <dfn class="local col8 decl" id="18mask" title='mask' data-type='u64' data-ref="18mask">mask</dfn>;</td></tr>
<tr><th id="2016">2016</th><td></td></tr>
<tr><th id="2017">2017</th><td>	<a class="local col8 ref" href="#18mask" title='mask' data-ref="18mask">mask</a> = <var>0xfULL</var> &lt;&lt; (<a class="local col6 ref" href="#16idx" title='idx' data-ref="16idx">idx</a> * <var>4</var>);</td></tr>
<tr><th id="2018">2018</th><td></td></tr>
<tr><th id="2019">2019</th><td>	<a class="macro" href="../../include/asm/paravirt.h.html#143" title="do { ctrl_val = paravirt_read_msr(hwc-&gt;config_base); } while (0)" data-ref="_M/rdmsrl">rdmsrl</a>(<a class="local col5 ref" href="#15hwc" title='hwc' data-ref="15hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a>, <a class="local col7 ref" href="#17ctrl_val" title='ctrl_val' data-ref="17ctrl_val">ctrl_val</a>);</td></tr>
<tr><th id="2020">2020</th><td>	<a class="local col7 ref" href="#17ctrl_val" title='ctrl_val' data-ref="17ctrl_val">ctrl_val</a> &amp;= ~<a class="local col8 ref" href="#18mask" title='mask' data-ref="18mask">mask</a>;</td></tr>
<tr><th id="2021">2021</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="local col5 ref" href="#15hwc" title='hwc' data-ref="15hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a>, <a class="local col7 ref" href="#17ctrl_val" title='ctrl_val' data-ref="17ctrl_val">ctrl_val</a>);</td></tr>
<tr><th id="2022">2022</th><td>}</td></tr>
<tr><th id="2023">2023</th><td></td></tr>
<tr><th id="2024">2024</th><td><em>static</em> <a class="macro" href="../../../../include/linux/compiler-gcc.h.html#95" title="inline __attribute__((always_inline, unused)) __attribute__((no_instrument_function))" data-ref="_M/inline"><b>inline</b></a> <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="tu decl def fn" id="event_is_checkpointed" title='event_is_checkpointed' data-type='bool event_is_checkpointed(struct perf_event * event)' data-ref="event_is_checkpointed">event_is_checkpointed</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col9 decl" id="19event" title='event' data-type='struct perf_event *' data-ref="19event">event</dfn>)</td></tr>
<tr><th id="2025">2025</th><td>{</td></tr>
<tr><th id="2026">2026</th><td>	<b>return</b> (<a class="local col9 ref" href="#19event" title='event' data-ref="19event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#34" title="(1ULL &lt;&lt; 33)" data-ref="_M/HSW_IN_TX_CHECKPOINTED">HSW_IN_TX_CHECKPOINTED</a>) != <var>0</var>;</td></tr>
<tr><th id="2027">2027</th><td>}</td></tr>
<tr><th id="2028">2028</th><td></td></tr>
<tr><th id="2029">2029</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_disable_event" title='intel_pmu_disable_event' data-type='void intel_pmu_disable_event(struct perf_event * event)' data-ref="intel_pmu_disable_event">intel_pmu_disable_event</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="20event" title='event' data-type='struct perf_event *' data-ref="20event">event</dfn>)</td></tr>
<tr><th id="2030">2030</th><td>{</td></tr>
<tr><th id="2031">2031</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col1 decl" id="21hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="21hwc">hwc</dfn> = &amp;<a class="local col0 ref" href="#20event" title='event' data-ref="20event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>;</td></tr>
<tr><th id="2032">2032</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col2 decl" id="22cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="22cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="2033">2033</th><td></td></tr>
<tr><th id="2034">2034</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(hwc-&gt;idx == (32 + 16)), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a> == <a class="macro" href="../../include/asm/perf_event.h.html#161" title="(32 + 16)" data-ref="_M/INTEL_PMC_IDX_FIXED_BTS">INTEL_PMC_IDX_FIXED_BTS</a>)) {</td></tr>
<tr><th id="2035">2035</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_disable_bts" title='intel_pmu_disable_bts' data-ref="intel_pmu_disable_bts">intel_pmu_disable_bts</a>();</td></tr>
<tr><th id="2036">2036</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_drain_bts_buffer" title='intel_pmu_drain_bts_buffer' data-ref="intel_pmu_drain_bts_buffer">intel_pmu_drain_bts_buffer</a>();</td></tr>
<tr><th id="2037">2037</th><td>		<b>return</b>;</td></tr>
<tr><th id="2038">2038</th><td>	}</td></tr>
<tr><th id="2039">2039</th><td></td></tr>
<tr><th id="2040">2040</th><td>	<a class="local col2 ref" href="#22cpuc" title='cpuc' data-ref="22cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_guest_mask" title='cpu_hw_events::intel_ctrl_guest_mask' data-ref="cpu_hw_events::intel_ctrl_guest_mask">intel_ctrl_guest_mask</a> &amp;= ~(<var>1ull</var> &lt;&lt; <a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2041">2041</th><td>	<a class="local col2 ref" href="#22cpuc" title='cpuc' data-ref="22cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_host_mask" title='cpu_hw_events::intel_ctrl_host_mask' data-ref="cpu_hw_events::intel_ctrl_host_mask">intel_ctrl_host_mask</a> &amp;= ~(<var>1ull</var> &lt;&lt; <a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2042">2042</th><td>	<a class="local col2 ref" href="#22cpuc" title='cpuc' data-ref="22cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_cp_status" title='cpu_hw_events::intel_cp_status' data-ref="cpu_hw_events::intel_cp_status">intel_cp_status</a> &amp;= ~(<var>1ull</var> &lt;&lt; <a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2043">2043</th><td></td></tr>
<tr><th id="2044">2044</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(hwc-&gt;config_base == 0x38d), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a> == <a class="macro" href="../../include/asm/perf_event.h.html#135" title="0x38d" data-ref="_M/MSR_ARCH_PERFMON_FIXED_CTR_CTRL">MSR_ARCH_PERFMON_FIXED_CTR_CTRL</a>)) {</td></tr>
<tr><th id="2045">2045</th><td>		<a class="tu ref fn" href="#intel_pmu_disable_fixed" title='intel_pmu_disable_fixed' data-use='c' data-ref="intel_pmu_disable_fixed">intel_pmu_disable_fixed</a>(<a class="local col1 ref" href="#21hwc" title='hwc' data-ref="21hwc">hwc</a>);</td></tr>
<tr><th id="2046">2046</th><td>		<b>return</b>;</td></tr>
<tr><th id="2047">2047</th><td>	}</td></tr>
<tr><th id="2048">2048</th><td></td></tr>
<tr><th id="2049">2049</th><td>	<a class="ref fn" href="../perf_event.h.html#x86_pmu_disable_event" title='x86_pmu_disable_event' data-ref="x86_pmu_disable_event">x86_pmu_disable_event</a>(<a class="local col0 ref" href="#20event" title='event' data-ref="20event">event</a>);</td></tr>
<tr><th id="2050">2050</th><td></td></tr>
<tr><th id="2051">2051</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(event-&gt;attr.precise_ip), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col0 ref" href="#20event" title='event' data-ref="20event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a>))</td></tr>
<tr><th id="2052">2052</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_disable" title='intel_pmu_pebs_disable' data-ref="intel_pmu_pebs_disable">intel_pmu_pebs_disable</a>(<a class="local col0 ref" href="#20event" title='event' data-ref="20event">event</a>);</td></tr>
<tr><th id="2053">2053</th><td>}</td></tr>
<tr><th id="2054">2054</th><td></td></tr>
<tr><th id="2055">2055</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_del_event" title='intel_pmu_del_event' data-type='void intel_pmu_del_event(struct perf_event * event)' data-ref="intel_pmu_del_event">intel_pmu_del_event</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col3 decl" id="23event" title='event' data-type='struct perf_event *' data-ref="23event">event</dfn>)</td></tr>
<tr><th id="2056">2056</th><td>{</td></tr>
<tr><th id="2057">2057</th><td>	<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#needs_branch_stack" title='needs_branch_stack' data-ref="needs_branch_stack">needs_branch_stack</a>(<a class="local col3 ref" href="#23event" title='event' data-ref="23event">event</a>))</td></tr>
<tr><th id="2058">2058</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_del" title='intel_pmu_lbr_del' data-ref="intel_pmu_lbr_del">intel_pmu_lbr_del</a>(<a class="local col3 ref" href="#23event" title='event' data-ref="23event">event</a>);</td></tr>
<tr><th id="2059">2059</th><td>	<b>if</b> (<a class="local col3 ref" href="#23event" title='event' data-ref="23event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a>)</td></tr>
<tr><th id="2060">2060</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_del" title='intel_pmu_pebs_del' data-ref="intel_pmu_pebs_del">intel_pmu_pebs_del</a>(<a class="local col3 ref" href="#23event" title='event' data-ref="23event">event</a>);</td></tr>
<tr><th id="2061">2061</th><td>}</td></tr>
<tr><th id="2062">2062</th><td></td></tr>
<tr><th id="2063">2063</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_enable_fixed" title='intel_pmu_enable_fixed' data-type='void intel_pmu_enable_fixed(struct hw_perf_event * hwc)' data-ref="intel_pmu_enable_fixed">intel_pmu_enable_fixed</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col4 decl" id="24hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="24hwc">hwc</dfn>)</td></tr>
<tr><th id="2064">2064</th><td>{</td></tr>
<tr><th id="2065">2065</th><td>	<em>int</em> <dfn class="local col5 decl" id="25idx" title='idx' data-type='int' data-ref="25idx">idx</dfn> = <a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a> - <a class="macro" href="../../include/asm/perf_event.h.html#11" title="32" data-ref="_M/INTEL_PMC_IDX_FIXED">INTEL_PMC_IDX_FIXED</a>;</td></tr>
<tr><th id="2066">2066</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col6 decl" id="26ctrl_val" title='ctrl_val' data-type='u64' data-ref="26ctrl_val">ctrl_val</dfn>, <dfn class="local col7 decl" id="27bits" title='bits' data-type='u64' data-ref="27bits">bits</dfn>, <dfn class="local col8 decl" id="28mask" title='mask' data-type='u64' data-ref="28mask">mask</dfn>;</td></tr>
<tr><th id="2067">2067</th><td></td></tr>
<tr><th id="2068">2068</th><td>	<i>/*</i></td></tr>
<tr><th id="2069">2069</th><td><i>	 * Enable IRQ generation (0x8),</i></td></tr>
<tr><th id="2070">2070</th><td><i>	 * and enable ring-3 counting (0x2) and ring-0 counting (0x1)</i></td></tr>
<tr><th id="2071">2071</th><td><i>	 * if requested:</i></td></tr>
<tr><th id="2072">2072</th><td><i>	 */</i></td></tr>
<tr><th id="2073">2073</th><td>	<a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a> = <var>0x8ULL</var>;</td></tr>
<tr><th id="2074">2074</th><td>	<b>if</b> (<a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#23" title="(1ULL &lt;&lt; 16)" data-ref="_M/ARCH_PERFMON_EVENTSEL_USR">ARCH_PERFMON_EVENTSEL_USR</a>)</td></tr>
<tr><th id="2075">2075</th><td>		<a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a> |= <var>0x2</var>;</td></tr>
<tr><th id="2076">2076</th><td>	<b>if</b> (<a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#24" title="(1ULL &lt;&lt; 17)" data-ref="_M/ARCH_PERFMON_EVENTSEL_OS">ARCH_PERFMON_EVENTSEL_OS</a>)</td></tr>
<tr><th id="2077">2077</th><td>		<a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a> |= <var>0x1</var>;</td></tr>
<tr><th id="2078">2078</th><td></td></tr>
<tr><th id="2079">2079</th><td>	<i>/*</i></td></tr>
<tr><th id="2080">2080</th><td><i>	 * ANY bit is supported in v3 and up</i></td></tr>
<tr><th id="2081">2081</th><td><i>	 */</i></td></tr>
<tr><th id="2082">2082</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a> &gt; <var>2</var> &amp;&amp; <a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#28" title="(1ULL &lt;&lt; 21)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ANY">ARCH_PERFMON_EVENTSEL_ANY</a>)</td></tr>
<tr><th id="2083">2083</th><td>		<a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a> |= <var>0x4</var>;</td></tr>
<tr><th id="2084">2084</th><td></td></tr>
<tr><th id="2085">2085</th><td>	<a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a> &lt;&lt;= (<a class="local col5 ref" href="#25idx" title='idx' data-ref="25idx">idx</a> * <var>4</var>);</td></tr>
<tr><th id="2086">2086</th><td>	<a class="local col8 ref" href="#28mask" title='mask' data-ref="28mask">mask</a> = <var>0xfULL</var> &lt;&lt; (<a class="local col5 ref" href="#25idx" title='idx' data-ref="25idx">idx</a> * <var>4</var>);</td></tr>
<tr><th id="2087">2087</th><td></td></tr>
<tr><th id="2088">2088</th><td>	<a class="macro" href="../../include/asm/paravirt.h.html#143" title="do { ctrl_val = paravirt_read_msr(hwc-&gt;config_base); } while (0)" data-ref="_M/rdmsrl">rdmsrl</a>(<a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a>, <a class="local col6 ref" href="#26ctrl_val" title='ctrl_val' data-ref="26ctrl_val">ctrl_val</a>);</td></tr>
<tr><th id="2089">2089</th><td>	<a class="local col6 ref" href="#26ctrl_val" title='ctrl_val' data-ref="26ctrl_val">ctrl_val</a> &amp;= ~<a class="local col8 ref" href="#28mask" title='mask' data-ref="28mask">mask</a>;</td></tr>
<tr><th id="2090">2090</th><td>	<a class="local col6 ref" href="#26ctrl_val" title='ctrl_val' data-ref="26ctrl_val">ctrl_val</a> |= <a class="local col7 ref" href="#27bits" title='bits' data-ref="27bits">bits</a>;</td></tr>
<tr><th id="2091">2091</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="local col4 ref" href="#24hwc" title='hwc' data-ref="24hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a>, <a class="local col6 ref" href="#26ctrl_val" title='ctrl_val' data-ref="26ctrl_val">ctrl_val</a>);</td></tr>
<tr><th id="2092">2092</th><td>}</td></tr>
<tr><th id="2093">2093</th><td></td></tr>
<tr><th id="2094">2094</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_enable_event" title='intel_pmu_enable_event' data-type='void intel_pmu_enable_event(struct perf_event * event)' data-ref="intel_pmu_enable_event">intel_pmu_enable_event</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col9 decl" id="29event" title='event' data-type='struct perf_event *' data-ref="29event">event</dfn>)</td></tr>
<tr><th id="2095">2095</th><td>{</td></tr>
<tr><th id="2096">2096</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col0 decl" id="30hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="30hwc">hwc</dfn> = &amp;<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>;</td></tr>
<tr><th id="2097">2097</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col1 decl" id="31cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="31cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="2098">2098</th><td></td></tr>
<tr><th id="2099">2099</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(hwc-&gt;idx == (32 + 16)), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a> == <a class="macro" href="../../include/asm/perf_event.h.html#161" title="(32 + 16)" data-ref="_M/INTEL_PMC_IDX_FIXED_BTS">INTEL_PMC_IDX_FIXED_BTS</a>)) {</td></tr>
<tr><th id="2100">2100</th><td>		<b>if</b> (!<a class="macro" href="../../../../include/linux/percpu-defs.h.html#430" title="({ __this_cpu_preempt_check(&quot;read&quot;); ({ typeof(cpu_hw_events.enabled) pscr_ret__; do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events.enabled)) + 0))((void *)0); (void)__vpp_verify; } while (0); switch(sizeof(cpu_hw_events.enabled)) { case 1: pscr_ret__ = ({ typeof(cpu_hw_events.enabled) pfo_ret__; switch (sizeof(cpu_hw_events.enabled)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 2: pscr_ret__ = ({ typeof(cpu_hw_events.enabled) pfo_ret__; switch (sizeof(cpu_hw_events.enabled)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 4: pscr_ret__ = ({ typeof(cpu_hw_events.enabled) pfo_ret__; switch (sizeof(cpu_hw_events.enabled)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 8: pscr_ret__ = ({ typeof(cpu_hw_events.enabled) pfo_ret__; switch (sizeof(cpu_hw_events.enabled)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.enabled)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; default: __bad_size_call_parameter(); break; } pscr_ret__; }); })" data-ref="_M/__this_cpu_read">__this_cpu_read</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>.<a class="ref field" href="../perf_event.h.html#cpu_hw_events::enabled" title='cpu_hw_events::enabled' data-ref="cpu_hw_events::enabled">enabled</a>))</td></tr>
<tr><th id="2101">2101</th><td>			<b>return</b>;</td></tr>
<tr><th id="2102">2102</th><td></td></tr>
<tr><th id="2103">2103</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_enable_bts" title='intel_pmu_enable_bts' data-ref="intel_pmu_enable_bts">intel_pmu_enable_bts</a>(<a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a>);</td></tr>
<tr><th id="2104">2104</th><td>		<b>return</b>;</td></tr>
<tr><th id="2105">2105</th><td>	}</td></tr>
<tr><th id="2106">2106</th><td></td></tr>
<tr><th id="2107">2107</th><td>	<b>if</b> (<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_host" title='perf_event_attr::exclude_host' data-ref="perf_event_attr::exclude_host">exclude_host</a>)</td></tr>
<tr><th id="2108">2108</th><td>		<a class="local col1 ref" href="#31cpuc" title='cpuc' data-ref="31cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_guest_mask" title='cpu_hw_events::intel_ctrl_guest_mask' data-ref="cpu_hw_events::intel_ctrl_guest_mask">intel_ctrl_guest_mask</a> |= (<var>1ull</var> &lt;&lt; <a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2109">2109</th><td>	<b>if</b> (<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_guest" title='perf_event_attr::exclude_guest' data-ref="perf_event_attr::exclude_guest">exclude_guest</a>)</td></tr>
<tr><th id="2110">2110</th><td>		<a class="local col1 ref" href="#31cpuc" title='cpuc' data-ref="31cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_host_mask" title='cpu_hw_events::intel_ctrl_host_mask' data-ref="cpu_hw_events::intel_ctrl_host_mask">intel_ctrl_host_mask</a> |= (<var>1ull</var> &lt;&lt; <a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2111">2111</th><td></td></tr>
<tr><th id="2112">2112</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(event_is_checkpointed(event)), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="tu ref fn" href="#event_is_checkpointed" title='event_is_checkpointed' data-use='c' data-ref="event_is_checkpointed">event_is_checkpointed</a>(<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>)))</td></tr>
<tr><th id="2113">2113</th><td>		<a class="local col1 ref" href="#31cpuc" title='cpuc' data-ref="31cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_cp_status" title='cpu_hw_events::intel_cp_status' data-ref="cpu_hw_events::intel_cp_status">intel_cp_status</a> |= (<var>1ull</var> &lt;&lt; <a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>);</td></tr>
<tr><th id="2114">2114</th><td></td></tr>
<tr><th id="2115">2115</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(hwc-&gt;config_base == 0x38d), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::config_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config_base">config_base</a> == <a class="macro" href="../../include/asm/perf_event.h.html#135" title="0x38d" data-ref="_M/MSR_ARCH_PERFMON_FIXED_CTR_CTRL">MSR_ARCH_PERFMON_FIXED_CTR_CTRL</a>)) {</td></tr>
<tr><th id="2116">2116</th><td>		<a class="tu ref fn" href="#intel_pmu_enable_fixed" title='intel_pmu_enable_fixed' data-use='c' data-ref="intel_pmu_enable_fixed">intel_pmu_enable_fixed</a>(<a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>);</td></tr>
<tr><th id="2117">2117</th><td>		<b>return</b>;</td></tr>
<tr><th id="2118">2118</th><td>	}</td></tr>
<tr><th id="2119">2119</th><td></td></tr>
<tr><th id="2120">2120</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(event-&gt;attr.precise_ip), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a>))</td></tr>
<tr><th id="2121">2121</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_enable" title='intel_pmu_pebs_enable' data-ref="intel_pmu_pebs_enable">intel_pmu_pebs_enable</a>(<a class="local col9 ref" href="#29event" title='event' data-ref="29event">event</a>);</td></tr>
<tr><th id="2122">2122</th><td></td></tr>
<tr><th id="2123">2123</th><td>	<a class="ref fn" href="../perf_event.h.html#__x86_pmu_enable_event" title='__x86_pmu_enable_event' data-ref="__x86_pmu_enable_event">__x86_pmu_enable_event</a>(<a class="local col0 ref" href="#30hwc" title='hwc' data-ref="30hwc">hwc</a>, <a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>);</td></tr>
<tr><th id="2124">2124</th><td>}</td></tr>
<tr><th id="2125">2125</th><td></td></tr>
<tr><th id="2126">2126</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_add_event" title='intel_pmu_add_event' data-type='void intel_pmu_add_event(struct perf_event * event)' data-ref="intel_pmu_add_event">intel_pmu_add_event</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col2 decl" id="32event" title='event' data-type='struct perf_event *' data-ref="32event">event</dfn>)</td></tr>
<tr><th id="2127">2127</th><td>{</td></tr>
<tr><th id="2128">2128</th><td>	<b>if</b> (<a class="local col2 ref" href="#32event" title='event' data-ref="32event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a>)</td></tr>
<tr><th id="2129">2129</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_add" title='intel_pmu_pebs_add' data-ref="intel_pmu_pebs_add">intel_pmu_pebs_add</a>(<a class="local col2 ref" href="#32event" title='event' data-ref="32event">event</a>);</td></tr>
<tr><th id="2130">2130</th><td>	<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#needs_branch_stack" title='needs_branch_stack' data-ref="needs_branch_stack">needs_branch_stack</a>(<a class="local col2 ref" href="#32event" title='event' data-ref="32event">event</a>))</td></tr>
<tr><th id="2131">2131</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_add" title='intel_pmu_lbr_add' data-ref="intel_pmu_lbr_add">intel_pmu_lbr_add</a>(<a class="local col2 ref" href="#32event" title='event' data-ref="32event">event</a>);</td></tr>
<tr><th id="2132">2132</th><td>}</td></tr>
<tr><th id="2133">2133</th><td></td></tr>
<tr><th id="2134">2134</th><td><i>/*</i></td></tr>
<tr><th id="2135">2135</th><td><i> * Save and restart an expired event. Called by NMI contexts,</i></td></tr>
<tr><th id="2136">2136</th><td><i> * so it has to be careful about preempting normal event ops:</i></td></tr>
<tr><th id="2137">2137</th><td><i> */</i></td></tr>
<tr><th id="2138">2138</th><td><em>int</em> <dfn class="decl def fn" id="intel_pmu_save_and_restart" title='intel_pmu_save_and_restart' data-ref="intel_pmu_save_and_restart">intel_pmu_save_and_restart</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col3 decl" id="33event" title='event' data-type='struct perf_event *' data-ref="33event">event</dfn>)</td></tr>
<tr><th id="2139">2139</th><td>{</td></tr>
<tr><th id="2140">2140</th><td>	<a class="ref fn" href="../perf_event.h.html#x86_perf_event_update" title='x86_perf_event_update' data-ref="x86_perf_event_update">x86_perf_event_update</a>(<a class="local col3 ref" href="#33event" title='event' data-ref="33event">event</a>);</td></tr>
<tr><th id="2141">2141</th><td>	<i>/*</i></td></tr>
<tr><th id="2142">2142</th><td><i>	 * For a checkpointed counter always reset back to 0.  This</i></td></tr>
<tr><th id="2143">2143</th><td><i>	 * avoids a situation where the counter overflows, aborts the</i></td></tr>
<tr><th id="2144">2144</th><td><i>	 * transaction and is then set back to shortly before the</i></td></tr>
<tr><th id="2145">2145</th><td><i>	 * overflow, and overflows and aborts again.</i></td></tr>
<tr><th id="2146">2146</th><td><i>	 */</i></td></tr>
<tr><th id="2147">2147</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(event_is_checkpointed(event)), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="tu ref fn" href="#event_is_checkpointed" title='event_is_checkpointed' data-use='c' data-ref="event_is_checkpointed">event_is_checkpointed</a>(<a class="local col3 ref" href="#33event" title='event' data-ref="33event">event</a>))) {</td></tr>
<tr><th id="2148">2148</th><td>		<i>/* No race with NMIs because the counter should not be armed */</i></td></tr>
<tr><th id="2149">2149</th><td>		<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="local col3 ref" href="#33event" title='event' data-ref="33event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::event_base" title='hw_perf_event::(anonymous union)::(anonymous struct)::event_base' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::event_base">event_base</a>, <var>0</var>);</td></tr>
<tr><th id="2150">2150</th><td>		<a class="macro" href="../../../../include/asm-generic/local64.h.html#31" title="atomic_long_set(&amp;((&amp;(&amp;event-&gt;hw.prev_count)-&gt;a))-&gt;a, ((0)))" data-ref="_M/local64_set">local64_set</a>(&amp;<a class="local col3 ref" href="#33event" title='event' data-ref="33event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::prev_count" title='hw_perf_event::prev_count' data-ref="hw_perf_event::prev_count">prev_count</a>, <var>0</var>);</td></tr>
<tr><th id="2151">2151</th><td>	}</td></tr>
<tr><th id="2152">2152</th><td>	<b>return</b> <a class="ref fn" href="../perf_event.h.html#x86_perf_event_set_period" title='x86_perf_event_set_period' data-ref="x86_perf_event_set_period">x86_perf_event_set_period</a>(<a class="local col3 ref" href="#33event" title='event' data-ref="33event">event</a>);</td></tr>
<tr><th id="2153">2153</th><td>}</td></tr>
<tr><th id="2154">2154</th><td></td></tr>
<tr><th id="2155">2155</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_reset" title='intel_pmu_reset' data-type='void intel_pmu_reset()' data-ref="intel_pmu_reset">intel_pmu_reset</dfn>(<em>void</em>)</td></tr>
<tr><th id="2156">2156</th><td>{</td></tr>
<tr><th id="2157">2157</th><td>	<b>struct</b> <a class="type" href="../../include/asm/intel_ds.h.html#debug_store" title='debug_store' data-ref="debug_store">debug_store</a> *<dfn class="local col4 decl" id="34ds" title='ds' data-type='struct debug_store *' data-ref="34ds">ds</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#430" title="({ __this_cpu_preempt_check(&quot;read&quot;); ({ typeof(cpu_hw_events.ds) pscr_ret__; do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events.ds)) + 0))((void *)0); (void)__vpp_verify; } while (0); switch(sizeof(cpu_hw_events.ds)) { case 1: pscr_ret__ = ({ typeof(cpu_hw_events.ds) pfo_ret__; switch (sizeof(cpu_hw_events.ds)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 2: pscr_ret__ = ({ typeof(cpu_hw_events.ds) pfo_ret__; switch (sizeof(cpu_hw_events.ds)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 4: pscr_ret__ = ({ typeof(cpu_hw_events.ds) pfo_ret__; switch (sizeof(cpu_hw_events.ds)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 8: pscr_ret__ = ({ typeof(cpu_hw_events.ds) pfo_ret__; switch (sizeof(cpu_hw_events.ds)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_hw_events.ds)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; default: __bad_size_call_parameter(); break; } pscr_ret__; }); })" data-ref="_M/__this_cpu_read">__this_cpu_read</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>.<a class="ref field" href="../perf_event.h.html#cpu_hw_events::ds" title='cpu_hw_events::ds' data-ref="cpu_hw_events::ds">ds</a>);</td></tr>
<tr><th id="2158">2158</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col5 decl" id="35flags" title='flags' data-type='unsigned long' data-ref="35flags">flags</dfn>;</td></tr>
<tr><th id="2159">2159</th><td>	<em>int</em> <dfn class="local col6 decl" id="36idx" title='idx' data-type='int' data-ref="36idx">idx</dfn>;</td></tr>
<tr><th id="2160">2160</th><td></td></tr>
<tr><th id="2161">2161</th><td>	<b>if</b> (!<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>)</td></tr>
<tr><th id="2162">2162</th><td>		<b>return</b>;</td></tr>
<tr><th id="2163">2163</th><td></td></tr>
<tr><th id="2164">2164</th><td>	<a class="macro" href="../../../../include/linux/irqflags.h.html#139" title="do { do { ({ unsigned long __dummy; typeof(flags) __dummy2; (void)(&amp;__dummy == &amp;__dummy2); 1; }); flags = arch_local_irq_save(); } while (0); } while (0)" data-ref="_M/local_irq_save">local_irq_save</a>(<a class="local col5 ref" href="#35flags" title='flags' data-ref="35flags">flags</a>);</td></tr>
<tr><th id="2165">2165</th><td></td></tr>
<tr><th id="2166">2166</th><td>	<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;clearing PMU state on CPU#%d\n&quot;, (({ typeof(cpu_number) pscr_ret__; do { const void *__vpp_verify = (typeof((&amp;(cpu_number)) + 0))((void *)0); (void)__vpp_verify; } while (0); switch(sizeof(cpu_number)) { case 1: pscr_ret__ = ({ typeof(cpu_number) pfo_ret__; switch (sizeof(cpu_number)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 2: pscr_ret__ = ({ typeof(cpu_number) pfo_ret__; switch (sizeof(cpu_number)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 4: pscr_ret__ = ({ typeof(cpu_number) pfo_ret__; switch (sizeof(cpu_number)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; case 8: pscr_ret__ = ({ typeof(cpu_number) pfo_ret__; switch (sizeof(cpu_number)) { case 1: asm(&quot;mov&quot; &quot;b &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=q&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 2: asm(&quot;mov&quot; &quot;w &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 4: asm(&quot;mov&quot; &quot;l &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; case 8: asm(&quot;mov&quot; &quot;q &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot;&quot;,%0&quot; : &quot;=r&quot; (pfo_ret__) : &quot;m&quot; (cpu_number)); break; default: __bad_percpu_size(); } pfo_ret__; }); break; default: __bad_size_call_parameter(); break; } pscr_ret__; })))" data-ref="_M/pr_info">pr_info</a>(<q>"clearing PMU state on CPU#%d\n"</q>, smp_processor_id());</td></tr>
<tr><th id="2167">2167</th><td></td></tr>
<tr><th id="2168">2168</th><td>	<b>for</b> (<a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a> = <var>0</var>; <a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a> &lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>; <a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a>++) {</td></tr>
<tr><th id="2169">2169</th><td>		<a class="ref fn" href="../../include/asm/msr.h.html#wrmsrl_safe" title='wrmsrl_safe' data-ref="wrmsrl_safe">wrmsrl_safe</a>(<a class="ref fn" href="../perf_event.h.html#x86_pmu_config_addr" title='x86_pmu_config_addr' data-ref="x86_pmu_config_addr">x86_pmu_config_addr</a>(<a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a>), <var>0ull</var>);</td></tr>
<tr><th id="2170">2170</th><td>		<a class="ref fn" href="../../include/asm/msr.h.html#wrmsrl_safe" title='wrmsrl_safe' data-ref="wrmsrl_safe">wrmsrl_safe</a>(<a class="ref fn" href="../perf_event.h.html#x86_pmu_event_addr" title='x86_pmu_event_addr' data-ref="x86_pmu_event_addr">x86_pmu_event_addr</a>(<a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a>),  <var>0ull</var>);</td></tr>
<tr><th id="2171">2171</th><td>	}</td></tr>
<tr><th id="2172">2172</th><td>	<b>for</b> (<a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a> = <var>0</var>; <a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a> &lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a>; <a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a>++)</td></tr>
<tr><th id="2173">2173</th><td>		<a class="ref fn" href="../../include/asm/msr.h.html#wrmsrl_safe" title='wrmsrl_safe' data-ref="wrmsrl_safe">wrmsrl_safe</a>(<a class="macro" href="../../include/asm/perf_event.h.html#142" title="0x309" data-ref="_M/MSR_ARCH_PERFMON_FIXED_CTR0">MSR_ARCH_PERFMON_FIXED_CTR0</a> + <a class="local col6 ref" href="#36idx" title='idx' data-ref="36idx">idx</a>, <var>0ull</var>);</td></tr>
<tr><th id="2174">2174</th><td></td></tr>
<tr><th id="2175">2175</th><td>	<b>if</b> (<a class="local col4 ref" href="#34ds" title='ds' data-ref="34ds">ds</a>)</td></tr>
<tr><th id="2176">2176</th><td>		<a class="local col4 ref" href="#34ds" title='ds' data-ref="34ds">ds</a>-&gt;<a class="ref field" href="../../include/asm/intel_ds.h.html#debug_store::bts_index" title='debug_store::bts_index' data-ref="debug_store::bts_index">bts_index</a> = <a class="local col4 ref" href="#34ds" title='ds' data-ref="34ds">ds</a>-&gt;<a class="ref field" href="../../include/asm/intel_ds.h.html#debug_store::bts_buffer_base" title='debug_store::bts_buffer_base' data-ref="debug_store::bts_buffer_base">bts_buffer_base</a>;</td></tr>
<tr><th id="2177">2177</th><td></td></tr>
<tr><th id="2178">2178</th><td>	<i>/* Ack all overflows and disable fixed counters */</i></td></tr>
<tr><th id="2179">2179</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a> &gt;= <var>2</var>) {</td></tr>
<tr><th id="2180">2180</th><td>		<a class="tu ref fn" href="#intel_pmu_ack_status" title='intel_pmu_ack_status' data-use='c' data-ref="intel_pmu_ack_status">intel_pmu_ack_status</a>(<a class="tu ref fn" href="#intel_pmu_get_status" title='intel_pmu_get_status' data-use='c' data-ref="intel_pmu_get_status">intel_pmu_get_status</a>());</td></tr>
<tr><th id="2181">2181</th><td>		<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>, <var>0</var>);</td></tr>
<tr><th id="2182">2182</th><td>	}</td></tr>
<tr><th id="2183">2183</th><td></td></tr>
<tr><th id="2184">2184</th><td>	<i>/* Reset LBRs and LBR freezing */</i></td></tr>
<tr><th id="2185">2185</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>) {</td></tr>
<tr><th id="2186">2186</th><td>		<a class="ref fn" href="../../include/asm/processor.h.html#update_debugctlmsr" title='update_debugctlmsr' data-ref="update_debugctlmsr">update_debugctlmsr</a>(<a class="ref fn" href="../../include/asm/processor.h.html#get_debugctlmsr" title='get_debugctlmsr' data-ref="get_debugctlmsr">get_debugctlmsr</a>() &amp;</td></tr>
<tr><th id="2187">2187</th><td>			~(<a class="macro" href="../../include/asm/msr-index.h.html#159" title="(1UL &lt;&lt; 11)" data-ref="_M/DEBUGCTLMSR_FREEZE_LBRS_ON_PMI">DEBUGCTLMSR_FREEZE_LBRS_ON_PMI</a>|<a class="macro" href="../../include/asm/msr-index.h.html#151" title="(1UL &lt;&lt; 0)" data-ref="_M/DEBUGCTLMSR_LBR">DEBUGCTLMSR_LBR</a>));</td></tr>
<tr><th id="2188">2188</th><td>	}</td></tr>
<tr><th id="2189">2189</th><td></td></tr>
<tr><th id="2190">2190</th><td>	<a class="macro" href="../../../../include/linux/irqflags.h.html#143" title="do { do { ({ unsigned long __dummy; typeof(flags) __dummy2; (void)(&amp;__dummy == &amp;__dummy2); 1; }); arch_local_irq_restore(flags); } while (0); } while (0)" data-ref="_M/local_irq_restore">local_irq_restore</a>(<a class="local col5 ref" href="#35flags" title='flags' data-ref="35flags">flags</a>);</td></tr>
<tr><th id="2191">2191</th><td>}</td></tr>
<tr><th id="2192">2192</th><td></td></tr>
<tr><th id="2193">2193</th><td><i  data-doc="intel_pmu_handle_irq">/*</i></td></tr>
<tr><th id="2194">2194</th><td><i  data-doc="intel_pmu_handle_irq"> * This handler is triggered by the local APIC, so the APIC IRQ handling</i></td></tr>
<tr><th id="2195">2195</th><td><i  data-doc="intel_pmu_handle_irq"> * rules apply:</i></td></tr>
<tr><th id="2196">2196</th><td><i  data-doc="intel_pmu_handle_irq"> */</i></td></tr>
<tr><th id="2197">2197</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="intel_pmu_handle_irq" title='intel_pmu_handle_irq' data-type='int intel_pmu_handle_irq(struct pt_regs * regs)' data-ref="intel_pmu_handle_irq">intel_pmu_handle_irq</dfn>(<b>struct</b> <a class="type" href="../../include/asm/ptrace.h.html#pt_regs" title='pt_regs' data-ref="pt_regs">pt_regs</a> *<dfn class="local col7 decl" id="37regs" title='regs' data-type='struct pt_regs *' data-ref="37regs">regs</dfn>)</td></tr>
<tr><th id="2198">2198</th><td>{</td></tr>
<tr><th id="2199">2199</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_sample_data" title='perf_sample_data' data-ref="perf_sample_data">perf_sample_data</a> <dfn class="local col8 decl" id="38data" title='data' data-type='struct perf_sample_data' data-ref="38data">data</dfn>;</td></tr>
<tr><th id="2200">2200</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="39cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="39cpuc">cpuc</dfn>;</td></tr>
<tr><th id="2201">2201</th><td>	<em>int</em> <dfn class="local col0 decl" id="40bit" title='bit' data-type='int' data-ref="40bit">bit</dfn>, <dfn class="local col1 decl" id="41loops" title='loops' data-type='int' data-ref="41loops">loops</dfn>;</td></tr>
<tr><th id="2202">2202</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col2 decl" id="42status" title='status' data-type='u64' data-ref="42status">status</dfn>;</td></tr>
<tr><th id="2203">2203</th><td>	<em>int</em> <dfn class="local col3 decl" id="43handled" title='handled' data-type='int' data-ref="43handled">handled</dfn>;</td></tr>
<tr><th id="2204">2204</th><td>	<em>int</em> <dfn class="local col4 decl" id="44pmu_enabled" title='pmu_enabled' data-type='int' data-ref="44pmu_enabled">pmu_enabled</dfn>;</td></tr>
<tr><th id="2205">2205</th><td></td></tr>
<tr><th id="2206">2206</th><td>	<a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="2207">2207</th><td></td></tr>
<tr><th id="2208">2208</th><td>	<i>/*</i></td></tr>
<tr><th id="2209">2209</th><td><i>	 * Save the PMU state.</i></td></tr>
<tr><th id="2210">2210</th><td><i>	 * It needs to be restored when leaving the handler.</i></td></tr>
<tr><th id="2211">2211</th><td><i>	 */</i></td></tr>
<tr><th id="2212">2212</th><td>	<a class="local col4 ref" href="#44pmu_enabled" title='pmu_enabled' data-ref="44pmu_enabled">pmu_enabled</a> = <a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::enabled" title='cpu_hw_events::enabled' data-ref="cpu_hw_events::enabled">enabled</a>;</td></tr>
<tr><th id="2213">2213</th><td>	<i>/*</i></td></tr>
<tr><th id="2214">2214</th><td><i>	 * No known reason to not always do late ACK,</i></td></tr>
<tr><th id="2215">2215</th><td><i>	 * but just in case do it opt-in.</i></td></tr>
<tr><th id="2216">2216</th><td><i>	 */</i></td></tr>
<tr><th id="2217">2217</th><td>	<b>if</b> (!<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::late_ack" title='x86_pmu::late_ack' data-ref="x86_pmu::late_ack">late_ack</a>)</td></tr>
<tr><th id="2218">2218</th><td>		<a class="ref fn" href="../../include/asm/apic.h.html#apic_write" title='apic_write' data-ref="apic_write">apic_write</a>(<a class="macro" href="../../include/asm/apicdef.h.html#96" title="0x340" data-ref="_M/APIC_LVTPC">APIC_LVTPC</a>, <a class="macro" href="../../include/asm/apicdef.h.html#86" title="0x00400" data-ref="_M/APIC_DM_NMI">APIC_DM_NMI</a>);</td></tr>
<tr><th id="2219">2219</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_bts_disable_local" title='intel_bts_disable_local' data-ref="intel_bts_disable_local">intel_bts_disable_local</a>();</td></tr>
<tr><th id="2220">2220</th><td>	<a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::enabled" title='cpu_hw_events::enabled' data-ref="cpu_hw_events::enabled">enabled</a> = <var>0</var>;</td></tr>
<tr><th id="2221">2221</th><td>	<a class="tu ref fn" href="#__intel_pmu_disable_all" title='__intel_pmu_disable_all' data-use='c' data-ref="__intel_pmu_disable_all">__intel_pmu_disable_all</a>();</td></tr>
<tr><th id="2222">2222</th><td>	<a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a> = <a class="ref fn" href="../perf_event.h.html#intel_pmu_drain_bts_buffer" title='intel_pmu_drain_bts_buffer' data-ref="intel_pmu_drain_bts_buffer">intel_pmu_drain_bts_buffer</a>();</td></tr>
<tr><th id="2223">2223</th><td>	<a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a> += <a class="ref fn" href="../perf_event.h.html#intel_bts_interrupt" title='intel_bts_interrupt' data-ref="intel_bts_interrupt">intel_bts_interrupt</a>();</td></tr>
<tr><th id="2224">2224</th><td>	<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> = <a class="tu ref fn" href="#intel_pmu_get_status" title='intel_pmu_get_status' data-use='c' data-ref="intel_pmu_get_status">intel_pmu_get_status</a>();</td></tr>
<tr><th id="2225">2225</th><td>	<b>if</b> (!<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>)</td></tr>
<tr><th id="2226">2226</th><td>		<b>goto</b> <a class="lbl" href="#45done" data-ref="45done">done</a>;</td></tr>
<tr><th id="2227">2227</th><td></td></tr>
<tr><th id="2228">2228</th><td>	<a class="local col1 ref" href="#41loops" title='loops' data-ref="41loops">loops</a> = <var>0</var>;</td></tr>
<tr><th id="2229">2229</th><td><dfn class="lbl" id="46again" data-ref="46again">again</dfn>:</td></tr>
<tr><th id="2230">2230</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_read" title='intel_pmu_lbr_read' data-ref="intel_pmu_lbr_read">intel_pmu_lbr_read</a>();</td></tr>
<tr><th id="2231">2231</th><td>	<a class="tu ref fn" href="#intel_pmu_ack_status" title='intel_pmu_ack_status' data-use='c' data-ref="intel_pmu_ack_status">intel_pmu_ack_status</a>(<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>);</td></tr>
<tr><th id="2232">2232</th><td>	<b>if</b> (++<a class="local col1 ref" href="#41loops" title='loops' data-ref="41loops">loops</a> &gt; <var>100</var>) {</td></tr>
<tr><th id="2233">2233</th><td>		<em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="local col7 decl" id="47warned" title='warned' data-type='bool' data-ref="47warned">warned</dfn> = <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>;</td></tr>
<tr><th id="2234">2234</th><td>		<b>if</b> (!<a class="local col7 ref" href="#47warned" title='warned' data-ref="47warned">warned</a>) {</td></tr>
<tr><th id="2235">2235</th><td>			<a class="macro" href="../../../../include/asm-generic/bug.h.html#117" title="({ int __ret_warn_on = !!(1); if (__builtin_expect(!!(__ret_warn_on), 0)) do { printk(&quot;perfevents: irq loop stuck!\n&quot;); do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2235), &quot;i&quot; ((1 &lt;&lt; 0)|(((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (49)); }); } while (0); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN">WARN</a>(<var>1</var>, <q>"perfevents: irq loop stuck!\n"</q>);</td></tr>
<tr><th id="2236">2236</th><td>			<a class="ref fn" href="../../../../include/linux/perf_event.h.html#perf_event_print_debug" title='perf_event_print_debug' data-ref="perf_event_print_debug">perf_event_print_debug</a>();</td></tr>
<tr><th id="2237">2237</th><td>			<a class="local col7 ref" href="#47warned" title='warned' data-ref="47warned">warned</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="2238">2238</th><td>		}</td></tr>
<tr><th id="2239">2239</th><td>		<a class="tu ref fn" href="#intel_pmu_reset" title='intel_pmu_reset' data-use='c' data-ref="intel_pmu_reset">intel_pmu_reset</a>();</td></tr>
<tr><th id="2240">2240</th><td>		<b>goto</b> <a class="lbl" href="#45done" data-ref="45done">done</a>;</td></tr>
<tr><th id="2241">2241</th><td>	}</td></tr>
<tr><th id="2242">2242</th><td></td></tr>
<tr><th id="2243">2243</th><td>	<a class="macro" href="../../include/asm/hardirq.h.html#47" title="do { do { const void *__vpp_verify = (typeof((&amp;(irq_stat.apic_perf_irqs)) + 0))((void *)0); (void)__vpp_verify; } while (0); switch(sizeof(irq_stat.apic_perf_irqs)) { case 1: do { typedef typeof((irq_stat.apic_perf_irqs)) pao_T__; const int pao_ID__ = (__builtin_constant_p(1) &amp;&amp; ((1) == 1 || (1) == -1)) ? (int)(1) : 0; if (0) { pao_T__ pao_tmp__; pao_tmp__ = (1); (void)pao_tmp__; } switch (sizeof((irq_stat.apic_perf_irqs))) { case 1: if (pao_ID__ == 1) asm(&quot;incb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addb %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;qi&quot; ((pao_T__)(1))); break; case 2: if (pao_ID__ == 1) asm(&quot;incw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addw %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 4: if (pao_ID__ == 1) asm(&quot;incl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addl %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 8: if (pao_ID__ == 1) asm(&quot;incq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addq %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;re&quot; ((pao_T__)(1))); break; default: __bad_percpu_size(); } } while (0);break; case 2: do { typedef typeof((irq_stat.apic_perf_irqs)) pao_T__; const int pao_ID__ = (__builtin_constant_p(1) &amp;&amp; ((1) == 1 || (1) == -1)) ? (int)(1) : 0; if (0) { pao_T__ pao_tmp__; pao_tmp__ = (1); (void)pao_tmp__; } switch (sizeof((irq_stat.apic_perf_irqs))) { case 1: if (pao_ID__ == 1) asm(&quot;incb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addb %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;qi&quot; ((pao_T__)(1))); break; case 2: if (pao_ID__ == 1) asm(&quot;incw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addw %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 4: if (pao_ID__ == 1) asm(&quot;incl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addl %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 8: if (pao_ID__ == 1) asm(&quot;incq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addq %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;re&quot; ((pao_T__)(1))); break; default: __bad_percpu_size(); } } while (0);break; case 4: do { typedef typeof((irq_stat.apic_perf_irqs)) pao_T__; const int pao_ID__ = (__builtin_constant_p(1) &amp;&amp; ((1) == 1 || (1) == -1)) ? (int)(1) : 0; if (0) { pao_T__ pao_tmp__; pao_tmp__ = (1); (void)pao_tmp__; } switch (sizeof((irq_stat.apic_perf_irqs))) { case 1: if (pao_ID__ == 1) asm(&quot;incb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addb %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;qi&quot; ((pao_T__)(1))); break; case 2: if (pao_ID__ == 1) asm(&quot;incw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addw %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 4: if (pao_ID__ == 1) asm(&quot;incl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addl %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 8: if (pao_ID__ == 1) asm(&quot;incq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addq %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;re&quot; ((pao_T__)(1))); break; default: __bad_percpu_size(); } } while (0);break; case 8: do { typedef typeof((irq_stat.apic_perf_irqs)) pao_T__; const int pao_ID__ = (__builtin_constant_p(1) &amp;&amp; ((1) == 1 || (1) == -1)) ? (int)(1) : 0; if (0) { pao_T__ pao_tmp__; pao_tmp__ = (1); (void)pao_tmp__; } switch (sizeof((irq_stat.apic_perf_irqs))) { case 1: if (pao_ID__ == 1) asm(&quot;incb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decb &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addb %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;qi&quot; ((pao_T__)(1))); break; case 2: if (pao_ID__ == 1) asm(&quot;incw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decw &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addw %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 4: if (pao_ID__ == 1) asm(&quot;incl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decl &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addl %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;ri&quot; ((pao_T__)(1))); break; case 8: if (pao_ID__ == 1) asm(&quot;incq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else if (pao_ID__ == -1) asm(&quot;decq &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs))); else asm(&quot;addq %1, &quot;&quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;0&quot; : &quot;+m&quot; ((irq_stat.apic_perf_irqs)) : &quot;re&quot; ((pao_T__)(1))); break; default: __bad_percpu_size(); } } while (0);break; default: __bad_size_call_parameter();break; } } while (0)" data-ref="_M/inc_irq_stat">inc_irq_stat</a>(<a class="ref field" href="../../include/asm/hardirq.h.html#(anonymous)::apic_perf_irqs" title='(anonymous struct)::apic_perf_irqs' data-ref="(anonymous)::apic_perf_irqs">apic_perf_irqs</a>);</td></tr>
<tr><th id="2244">2244</th><td></td></tr>
<tr><th id="2245">2245</th><td></td></tr>
<tr><th id="2246">2246</th><td>	<i>/*</i></td></tr>
<tr><th id="2247">2247</th><td><i>	 * Ignore a range of extra bits in status that do not indicate</i></td></tr>
<tr><th id="2248">2248</th><td><i>	 * overflow by themselves.</i></td></tr>
<tr><th id="2249">2249</th><td><i>	 */</i></td></tr>
<tr><th id="2250">2250</th><td>	<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> &amp;= ~(<a class="macro" href="../../include/asm/perf_event.h.html#163" title="(1ULL &lt;&lt; (63))" data-ref="_M/GLOBAL_STATUS_COND_CHG">GLOBAL_STATUS_COND_CHG</a> |</td></tr>
<tr><th id="2251">2251</th><td>		    <a class="macro" href="../../include/asm/perf_event.h.html#166" title="(1ULL &lt;&lt; (60))" data-ref="_M/GLOBAL_STATUS_ASIF">GLOBAL_STATUS_ASIF</a> |</td></tr>
<tr><th id="2252">2252</th><td>		    <a class="macro" href="../../include/asm/perf_event.h.html#168" title="(1ULL &lt;&lt; (58))" data-ref="_M/GLOBAL_STATUS_LBRS_FROZEN">GLOBAL_STATUS_LBRS_FROZEN</a>);</td></tr>
<tr><th id="2253">2253</th><td>	<b>if</b> (!<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>)</td></tr>
<tr><th id="2254">2254</th><td>		<b>goto</b> <a class="lbl" href="#45done" data-ref="45done">done</a>;</td></tr>
<tr><th id="2255">2255</th><td>	<i>/*</i></td></tr>
<tr><th id="2256">2256</th><td><i>	 * In case multiple PEBS events are sampled at the same time,</i></td></tr>
<tr><th id="2257">2257</th><td><i>	 * it is possible to have GLOBAL_STATUS bit 62 set indicating</i></td></tr>
<tr><th id="2258">2258</th><td><i>	 * PEBS buffer overflow and also seeing at most 3 PEBS counters</i></td></tr>
<tr><th id="2259">2259</th><td><i>	 * having their bits set in the status register. This is a sign</i></td></tr>
<tr><th id="2260">2260</th><td><i>	 * that there was at least one PEBS record pending at the time</i></td></tr>
<tr><th id="2261">2261</th><td><i>	 * of the PMU interrupt. PEBS counters must only be processed</i></td></tr>
<tr><th id="2262">2262</th><td><i>	 * via the drain_pebs() calls and not via the regular sample</i></td></tr>
<tr><th id="2263">2263</th><td><i>	 * processing loop coming after that the function, otherwise</i></td></tr>
<tr><th id="2264">2264</th><td><i>	 * phony regular samples may be generated in the sampling buffer</i></td></tr>
<tr><th id="2265">2265</th><td><i>	 * not marked with the EXACT tag. Another possibility is to have</i></td></tr>
<tr><th id="2266">2266</th><td><i>	 * one PEBS event and at least one non-PEBS event whic hoverflows</i></td></tr>
<tr><th id="2267">2267</th><td><i>	 * while PEBS has armed. In this case, bit 62 of GLOBAL_STATUS will</i></td></tr>
<tr><th id="2268">2268</th><td><i>	 * not be set, yet the overflow status bit for the PEBS counter will</i></td></tr>
<tr><th id="2269">2269</th><td><i>	 * be on Skylake.</i></td></tr>
<tr><th id="2270">2270</th><td><i>	 *</i></td></tr>
<tr><th id="2271">2271</th><td><i>	 * To avoid this problem, we systematically ignore the PEBS-enabled</i></td></tr>
<tr><th id="2272">2272</th><td><i>	 * counters from the GLOBAL_STATUS mask and we always process PEBS</i></td></tr>
<tr><th id="2273">2273</th><td><i>	 * events via drain_pebs().</i></td></tr>
<tr><th id="2274">2274</th><td><i>	 */</i></td></tr>
<tr><th id="2275">2275</th><td>	<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> &amp;= ~(<a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::pebs_enabled" title='cpu_hw_events::pebs_enabled' data-ref="cpu_hw_events::pebs_enabled">pebs_enabled</a> &amp; <a class="macro" href="../perf_event.h.html#82" title="((1ULL &lt;&lt; 8) - 1)" data-ref="_M/PEBS_COUNTER_MASK">PEBS_COUNTER_MASK</a>);</td></tr>
<tr><th id="2276">2276</th><td></td></tr>
<tr><th id="2277">2277</th><td>	<i>/*</i></td></tr>
<tr><th id="2278">2278</th><td><i>	 * PEBS overflow sets bit 62 in the global status register</i></td></tr>
<tr><th id="2279">2279</th><td><i>	 */</i></td></tr>
<tr><th id="2280">2280</th><td>	<b>if</b> (<a class="ref fn" href="../../include/asm/bitops.h.html#__test_and_clear_bit" title='__test_and_clear_bit' data-ref="__test_and_clear_bit">__test_and_clear_bit</a>(<var>62</var>, (<em>unsigned</em> <em>long</em> *)&amp;<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>)) {</td></tr>
<tr><th id="2281">2281</th><td>		<a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a>++;</td></tr>
<tr><th id="2282">2282</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::drain_pebs" title='x86_pmu::drain_pebs' data-ref="x86_pmu::drain_pebs">drain_pebs</a>(<a class="local col7 ref" href="#37regs" title='regs' data-ref="37regs">regs</a>);</td></tr>
<tr><th id="2283">2283</th><td>		<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> &amp;= <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> | <a class="macro" href="../../include/asm/perf_event.h.html#169" title="(1ULL &lt;&lt; (55))" data-ref="_M/GLOBAL_STATUS_TRACE_TOPAPMI">GLOBAL_STATUS_TRACE_TOPAPMI</a>;</td></tr>
<tr><th id="2284">2284</th><td>	}</td></tr>
<tr><th id="2285">2285</th><td></td></tr>
<tr><th id="2286">2286</th><td>	<i>/*</i></td></tr>
<tr><th id="2287">2287</th><td><i>	 * Intel PT</i></td></tr>
<tr><th id="2288">2288</th><td><i>	 */</i></td></tr>
<tr><th id="2289">2289</th><td>	<b>if</b> (<a class="ref fn" href="../../include/asm/bitops.h.html#__test_and_clear_bit" title='__test_and_clear_bit' data-ref="__test_and_clear_bit">__test_and_clear_bit</a>(<var>55</var>, (<em>unsigned</em> <em>long</em> *)&amp;<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>)) {</td></tr>
<tr><th id="2290">2290</th><td>		<a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a>++;</td></tr>
<tr><th id="2291">2291</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pt_interrupt" title='intel_pt_interrupt' data-ref="intel_pt_interrupt">intel_pt_interrupt</a>();</td></tr>
<tr><th id="2292">2292</th><td>	}</td></tr>
<tr><th id="2293">2293</th><td></td></tr>
<tr><th id="2294">2294</th><td>	<i>/*</i></td></tr>
<tr><th id="2295">2295</th><td><i>	 * Checkpointed counters can lead to 'spurious' PMIs because the</i></td></tr>
<tr><th id="2296">2296</th><td><i>	 * rollback caused by the PMI will have cleared the overflow status</i></td></tr>
<tr><th id="2297">2297</th><td><i>	 * bit. Therefore always force probe these counters.</i></td></tr>
<tr><th id="2298">2298</th><td><i>	 */</i></td></tr>
<tr><th id="2299">2299</th><td>	<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> |= <a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_cp_status" title='cpu_hw_events::intel_cp_status' data-ref="cpu_hw_events::intel_cp_status">intel_cp_status</a>;</td></tr>
<tr><th id="2300">2300</th><td></td></tr>
<tr><th id="2301">2301</th><td>	<a class="macro" href="../../../../include/linux/bitops.h.html#40" title="for ((bit) = find_first_bit(((unsigned long *)&amp;status), (64)); (bit) &lt; (64); (bit) = find_next_bit(((unsigned long *)&amp;status), (64), (bit) + 1))" data-ref="_M/for_each_set_bit">for_each_set_bit</a>(<a class="local col0 ref" href="#40bit" title='bit' data-ref="40bit">bit</a>, (<em>unsigned</em> <em>long</em> *)&amp;<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>, <a class="macro" href="../../include/asm/perf_event.h.html#13" title="64" data-ref="_M/X86_PMC_IDX_MAX">X86_PMC_IDX_MAX</a>) {</td></tr>
<tr><th id="2302">2302</th><td>		<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col8 decl" id="48event" title='event' data-type='struct perf_event *' data-ref="48event">event</dfn> = <a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col0 ref" href="#40bit" title='bit' data-ref="40bit">bit</a>];</td></tr>
<tr><th id="2303">2303</th><td></td></tr>
<tr><th id="2304">2304</th><td>		<a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a>++;</td></tr>
<tr><th id="2305">2305</th><td></td></tr>
<tr><th id="2306">2306</th><td>		<b>if</b> (!<a class="macro" href="../../include/asm/bitops.h.html#349" title="(__builtin_constant_p((bit)) ? constant_test_bit((bit), (cpuc-&gt;active_mask)) : variable_test_bit((bit), (cpuc-&gt;active_mask)))" data-ref="_M/test_bit">test_bit</a>(<a class="local col0 ref" href="#40bit" title='bit' data-ref="40bit">bit</a>, <a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::active_mask" title='cpu_hw_events::active_mask' data-ref="cpu_hw_events::active_mask">active_mask</a>))</td></tr>
<tr><th id="2307">2307</th><td>			<b>continue</b>;</td></tr>
<tr><th id="2308">2308</th><td></td></tr>
<tr><th id="2309">2309</th><td>		<b>if</b> (!<a class="ref fn" href="#intel_pmu_save_and_restart" title='intel_pmu_save_and_restart' data-ref="intel_pmu_save_and_restart">intel_pmu_save_and_restart</a>(<a class="local col8 ref" href="#48event" title='event' data-ref="48event">event</a>))</td></tr>
<tr><th id="2310">2310</th><td>			<b>continue</b>;</td></tr>
<tr><th id="2311">2311</th><td></td></tr>
<tr><th id="2312">2312</th><td>		<a class="ref fn" href="../../../../include/linux/perf_event.h.html#perf_sample_data_init" title='perf_sample_data_init' data-ref="perf_sample_data_init">perf_sample_data_init</a>(&amp;<a class="local col8 ref" href="#38data" title='data' data-ref="38data">data</a>, <var>0</var>, <a class="local col8 ref" href="#48event" title='event' data-ref="48event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::last_period" title='hw_perf_event::last_period' data-ref="hw_perf_event::last_period">last_period</a>);</td></tr>
<tr><th id="2313">2313</th><td></td></tr>
<tr><th id="2314">2314</th><td>		<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#has_branch_stack" title='has_branch_stack' data-ref="has_branch_stack">has_branch_stack</a>(<a class="local col8 ref" href="#48event" title='event' data-ref="48event">event</a>))</td></tr>
<tr><th id="2315">2315</th><td>			<a class="local col8 ref" href="#38data" title='data' data-ref="38data">data</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_sample_data::br_stack" title='perf_sample_data::br_stack' data-ref="perf_sample_data::br_stack">br_stack</a> = &amp;<a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::lbr_stack" title='cpu_hw_events::lbr_stack' data-ref="cpu_hw_events::lbr_stack">lbr_stack</a>;</td></tr>
<tr><th id="2316">2316</th><td></td></tr>
<tr><th id="2317">2317</th><td>		<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#perf_event_overflow" title='perf_event_overflow' data-ref="perf_event_overflow">perf_event_overflow</a>(<a class="local col8 ref" href="#48event" title='event' data-ref="48event">event</a>, &amp;<a class="local col8 ref" href="#38data" title='data' data-ref="38data">data</a>, <a class="local col7 ref" href="#37regs" title='regs' data-ref="37regs">regs</a>))</td></tr>
<tr><th id="2318">2318</th><td>			<a class="ref fn" href="../perf_event.h.html#x86_pmu_stop" title='x86_pmu_stop' data-ref="x86_pmu_stop">x86_pmu_stop</a>(<a class="local col8 ref" href="#48event" title='event' data-ref="48event">event</a>, <var>0</var>);</td></tr>
<tr><th id="2319">2319</th><td>	}</td></tr>
<tr><th id="2320">2320</th><td></td></tr>
<tr><th id="2321">2321</th><td>	<i>/*</i></td></tr>
<tr><th id="2322">2322</th><td><i>	 * Repeat if there is more work to be done:</i></td></tr>
<tr><th id="2323">2323</th><td><i>	 */</i></td></tr>
<tr><th id="2324">2324</th><td>	<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a> = <a class="tu ref fn" href="#intel_pmu_get_status" title='intel_pmu_get_status' data-use='c' data-ref="intel_pmu_get_status">intel_pmu_get_status</a>();</td></tr>
<tr><th id="2325">2325</th><td>	<b>if</b> (<a class="local col2 ref" href="#42status" title='status' data-ref="42status">status</a>)</td></tr>
<tr><th id="2326">2326</th><td>		<b>goto</b> <a class="lbl" href="#46again" data-ref="46again">again</a>;</td></tr>
<tr><th id="2327">2327</th><td></td></tr>
<tr><th id="2328">2328</th><td><dfn class="lbl" id="45done" data-ref="45done">done</dfn>:</td></tr>
<tr><th id="2329">2329</th><td>	<i>/* Only restore PMU state when it's active. See x86_pmu_disable(). */</i></td></tr>
<tr><th id="2330">2330</th><td>	<a class="local col9 ref" href="#39cpuc" title='cpuc' data-ref="39cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::enabled" title='cpu_hw_events::enabled' data-ref="cpu_hw_events::enabled">enabled</a> = <a class="local col4 ref" href="#44pmu_enabled" title='pmu_enabled' data-ref="44pmu_enabled">pmu_enabled</a>;</td></tr>
<tr><th id="2331">2331</th><td>	<b>if</b> (<a class="local col4 ref" href="#44pmu_enabled" title='pmu_enabled' data-ref="44pmu_enabled">pmu_enabled</a>)</td></tr>
<tr><th id="2332">2332</th><td>		<a class="tu ref fn" href="#__intel_pmu_enable_all" title='__intel_pmu_enable_all' data-use='c' data-ref="__intel_pmu_enable_all">__intel_pmu_enable_all</a>(<var>0</var>, <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>);</td></tr>
<tr><th id="2333">2333</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_bts_enable_local" title='intel_bts_enable_local' data-ref="intel_bts_enable_local">intel_bts_enable_local</a>();</td></tr>
<tr><th id="2334">2334</th><td></td></tr>
<tr><th id="2335">2335</th><td>	<i>/*</i></td></tr>
<tr><th id="2336">2336</th><td><i>	 * Only unmask the NMI after the overflow counters</i></td></tr>
<tr><th id="2337">2337</th><td><i>	 * have been reset. This avoids spurious NMIs on</i></td></tr>
<tr><th id="2338">2338</th><td><i>	 * Haswell CPUs.</i></td></tr>
<tr><th id="2339">2339</th><td><i>	 */</i></td></tr>
<tr><th id="2340">2340</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::late_ack" title='x86_pmu::late_ack' data-ref="x86_pmu::late_ack">late_ack</a>)</td></tr>
<tr><th id="2341">2341</th><td>		<a class="ref fn" href="../../include/asm/apic.h.html#apic_write" title='apic_write' data-ref="apic_write">apic_write</a>(<a class="macro" href="../../include/asm/apicdef.h.html#96" title="0x340" data-ref="_M/APIC_LVTPC">APIC_LVTPC</a>, <a class="macro" href="../../include/asm/apicdef.h.html#86" title="0x00400" data-ref="_M/APIC_DM_NMI">APIC_DM_NMI</a>);</td></tr>
<tr><th id="2342">2342</th><td>	<b>return</b> <a class="local col3 ref" href="#43handled" title='handled' data-ref="43handled">handled</a>;</td></tr>
<tr><th id="2343">2343</th><td>}</td></tr>
<tr><th id="2344">2344</th><td></td></tr>
<tr><th id="2345">2345</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2346">2346</th><td><dfn class="tu decl def fn" id="intel_bts_constraints" title='intel_bts_constraints' data-type='struct event_constraint * intel_bts_constraints(struct perf_event * event)' data-ref="intel_bts_constraints">intel_bts_constraints</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col9 decl" id="49event" title='event' data-type='struct perf_event *' data-ref="49event">event</dfn>)</td></tr>
<tr><th id="2347">2347</th><td>{</td></tr>
<tr><th id="2348">2348</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col0 decl" id="50hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="50hwc">hwc</dfn> = &amp;<a class="local col9 ref" href="#49event" title='event' data-ref="49event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>;</td></tr>
<tr><th id="2349">2349</th><td>	<em>unsigned</em> <em>int</em> <dfn class="local col1 decl" id="51hw_event" title='hw_event' data-type='unsigned int' data-ref="51hw_event">hw_event</dfn>, <dfn class="local col2 decl" id="52bts_event" title='bts_event' data-type='unsigned int' data-ref="52bts_event">bts_event</dfn>;</td></tr>
<tr><th id="2350">2350</th><td></td></tr>
<tr><th id="2351">2351</th><td>	<b>if</b> (<a class="local col9 ref" href="#49event" title='event' data-ref="49event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::freq" title='perf_event_attr::freq' data-ref="perf_event_attr::freq">freq</a>)</td></tr>
<tr><th id="2352">2352</th><td>		<b>return</b> <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="2353">2353</th><td></td></tr>
<tr><th id="2354">2354</th><td>	<a class="local col1 ref" href="#51hw_event" title='hw_event' data-ref="51hw_event">hw_event</a> = <a class="local col0 ref" href="#50hwc" title='hwc' data-ref="50hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#46" title="(0x0000FF00ULL | 0x000000FFULL)" data-ref="_M/INTEL_ARCH_EVENT_MASK">INTEL_ARCH_EVENT_MASK</a>;</td></tr>
<tr><th id="2355">2355</th><td>	<a class="local col2 ref" href="#52bts_event" title='bts_event' data-ref="52bts_event">bts_event</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_map" title='x86_pmu::event_map' data-ref="x86_pmu::event_map">event_map</a>(<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_INSTRUCTIONS" title='PERF_COUNT_HW_BRANCH_INSTRUCTIONS' data-ref="PERF_COUNT_HW_BRANCH_INSTRUCTIONS">PERF_COUNT_HW_BRANCH_INSTRUCTIONS</a>);</td></tr>
<tr><th id="2356">2356</th><td></td></tr>
<tr><th id="2357">2357</th><td>	<b>if</b> (<a class="macro" href="../../../../include/linux/compiler.h.html#77" title="__builtin_expect(!!(hw_event == bts_event &amp;&amp; hwc-&gt;sample_period == 1), 0)" data-ref="_M/unlikely">unlikely</a>(<a class="local col1 ref" href="#51hw_event" title='hw_event' data-ref="51hw_event">hw_event</a> == <a class="local col2 ref" href="#52bts_event" title='bts_event' data-ref="52bts_event">bts_event</a> &amp;&amp; <a class="local col0 ref" href="#50hwc" title='hwc' data-ref="50hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::sample_period" title='hw_perf_event::sample_period' data-ref="hw_perf_event::sample_period">sample_period</a> == <var>1</var>))</td></tr>
<tr><th id="2358">2358</th><td>		<b>return</b> &amp;<a class="ref" href="../perf_event.h.html#bts_constraint" title='bts_constraint' data-ref="bts_constraint">bts_constraint</a>;</td></tr>
<tr><th id="2359">2359</th><td></td></tr>
<tr><th id="2360">2360</th><td>	<b>return</b> <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="2361">2361</th><td>}</td></tr>
<tr><th id="2362">2362</th><td></td></tr>
<tr><th id="2363">2363</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="intel_alt_er" title='intel_alt_er' data-type='int intel_alt_er(int idx, u64 config)' data-ref="intel_alt_er">intel_alt_er</dfn>(<em>int</em> <dfn class="local col3 decl" id="53idx" title='idx' data-type='int' data-ref="53idx">idx</dfn>, <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col4 decl" id="54config" title='config' data-type='u64' data-ref="54config">config</dfn>)</td></tr>
<tr><th id="2364">2364</th><td>{</td></tr>
<tr><th id="2365">2365</th><td>	<em>int</em> <dfn class="local col5 decl" id="55alt_idx" title='alt_idx' data-type='int' data-ref="55alt_idx">alt_idx</dfn> = <a class="local col3 ref" href="#53idx" title='idx' data-ref="53idx">idx</a>;</td></tr>
<tr><th id="2366">2366</th><td></td></tr>
<tr><th id="2367">2367</th><td>	<b>if</b> (!(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>))</td></tr>
<tr><th id="2368">2368</th><td>		<b>return</b> <a class="local col3 ref" href="#53idx" title='idx' data-ref="53idx">idx</a>;</td></tr>
<tr><th id="2369">2369</th><td></td></tr>
<tr><th id="2370">2370</th><td>	<b>if</b> (<a class="local col3 ref" href="#53idx" title='idx' data-ref="53idx">idx</a> == <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_0" title='EXTRA_REG_RSP_0' data-ref="EXTRA_REG_RSP_0">EXTRA_REG_RSP_0</a>)</td></tr>
<tr><th id="2371">2371</th><td>		<a class="local col5 ref" href="#55alt_idx" title='alt_idx' data-ref="55alt_idx">alt_idx</a> = <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_1" title='EXTRA_REG_RSP_1' data-ref="EXTRA_REG_RSP_1">EXTRA_REG_RSP_1</a>;</td></tr>
<tr><th id="2372">2372</th><td></td></tr>
<tr><th id="2373">2373</th><td>	<b>if</b> (<a class="local col3 ref" href="#53idx" title='idx' data-ref="53idx">idx</a> == <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_1" title='EXTRA_REG_RSP_1' data-ref="EXTRA_REG_RSP_1">EXTRA_REG_RSP_1</a>)</td></tr>
<tr><th id="2374">2374</th><td>		<a class="local col5 ref" href="#55alt_idx" title='alt_idx' data-ref="55alt_idx">alt_idx</a> = <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_0" title='EXTRA_REG_RSP_0' data-ref="EXTRA_REG_RSP_0">EXTRA_REG_RSP_0</a>;</td></tr>
<tr><th id="2375">2375</th><td></td></tr>
<tr><th id="2376">2376</th><td>	<b>if</b> (<a class="local col4 ref" href="#54config" title='config' data-ref="54config">config</a> &amp; ~<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a>[<a class="local col5 ref" href="#55alt_idx" title='alt_idx' data-ref="55alt_idx">alt_idx</a>].<a class="ref field" href="../perf_event.h.html#extra_reg::valid_mask" title='extra_reg::valid_mask' data-ref="extra_reg::valid_mask">valid_mask</a>)</td></tr>
<tr><th id="2377">2377</th><td>		<b>return</b> <a class="local col3 ref" href="#53idx" title='idx' data-ref="53idx">idx</a>;</td></tr>
<tr><th id="2378">2378</th><td></td></tr>
<tr><th id="2379">2379</th><td>	<b>return</b> <a class="local col5 ref" href="#55alt_idx" title='alt_idx' data-ref="55alt_idx">alt_idx</a>;</td></tr>
<tr><th id="2380">2380</th><td>}</td></tr>
<tr><th id="2381">2381</th><td></td></tr>
<tr><th id="2382">2382</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_fixup_er" title='intel_fixup_er' data-type='void intel_fixup_er(struct perf_event * event, int idx)' data-ref="intel_fixup_er">intel_fixup_er</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col6 decl" id="56event" title='event' data-type='struct perf_event *' data-ref="56event">event</dfn>, <em>int</em> <dfn class="local col7 decl" id="57idx" title='idx' data-type='int' data-ref="57idx">idx</dfn>)</td></tr>
<tr><th id="2383">2383</th><td>{</td></tr>
<tr><th id="2384">2384</th><td>	<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::extra_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::extra_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::extra_reg">extra_reg</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a> = <a class="local col7 ref" href="#57idx" title='idx' data-ref="57idx">idx</a>;</td></tr>
<tr><th id="2385">2385</th><td></td></tr>
<tr><th id="2386">2386</th><td>	<b>if</b> (<a class="local col7 ref" href="#57idx" title='idx' data-ref="57idx">idx</a> == <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_0" title='EXTRA_REG_RSP_0' data-ref="EXTRA_REG_RSP_0">EXTRA_REG_RSP_0</a>) {</td></tr>
<tr><th id="2387">2387</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp;= ~<a class="macro" href="../../include/asm/perf_event.h.html#46" title="(0x0000FF00ULL | 0x000000FFULL)" data-ref="_M/INTEL_ARCH_EVENT_MASK">INTEL_ARCH_EVENT_MASK</a>;</td></tr>
<tr><th id="2388">2388</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> |= <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a>[<a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_0" title='EXTRA_REG_RSP_0' data-ref="EXTRA_REG_RSP_0">EXTRA_REG_RSP_0</a>].<a class="ref field" href="../perf_event.h.html#extra_reg::event" title='extra_reg::event' data-ref="extra_reg::event">event</a>;</td></tr>
<tr><th id="2389">2389</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::extra_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::extra_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::extra_reg">extra_reg</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::reg" title='hw_perf_event_extra::reg' data-ref="hw_perf_event_extra::reg">reg</a> = <a class="macro" href="../../include/asm/msr-index.h.html#91" title="0x000001a6" data-ref="_M/MSR_OFFCORE_RSP_0">MSR_OFFCORE_RSP_0</a>;</td></tr>
<tr><th id="2390">2390</th><td>	} <b>else</b> <b>if</b> (<a class="local col7 ref" href="#57idx" title='idx' data-ref="57idx">idx</a> == <a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_1" title='EXTRA_REG_RSP_1' data-ref="EXTRA_REG_RSP_1">EXTRA_REG_RSP_1</a>) {</td></tr>
<tr><th id="2391">2391</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp;= ~<a class="macro" href="../../include/asm/perf_event.h.html#46" title="(0x0000FF00ULL | 0x000000FFULL)" data-ref="_M/INTEL_ARCH_EVENT_MASK">INTEL_ARCH_EVENT_MASK</a>;</td></tr>
<tr><th id="2392">2392</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> |= <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a>[<a class="enum" href="../perf_event.h.html#EXTRA_REG_RSP_1" title='EXTRA_REG_RSP_1' data-ref="EXTRA_REG_RSP_1">EXTRA_REG_RSP_1</a>].<a class="ref field" href="../perf_event.h.html#extra_reg::event" title='extra_reg::event' data-ref="extra_reg::event">event</a>;</td></tr>
<tr><th id="2393">2393</th><td>		<a class="local col6 ref" href="#56event" title='event' data-ref="56event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::extra_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::extra_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::extra_reg">extra_reg</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::reg" title='hw_perf_event_extra::reg' data-ref="hw_perf_event_extra::reg">reg</a> = <a class="macro" href="../../include/asm/msr-index.h.html#92" title="0x000001a7" data-ref="_M/MSR_OFFCORE_RSP_1">MSR_OFFCORE_RSP_1</a>;</td></tr>
<tr><th id="2394">2394</th><td>	}</td></tr>
<tr><th id="2395">2395</th><td>}</td></tr>
<tr><th id="2396">2396</th><td></td></tr>
<tr><th id="2397">2397</th><td><i  data-doc="__intel_shared_reg_get_constraints">/*</i></td></tr>
<tr><th id="2398">2398</th><td><i  data-doc="__intel_shared_reg_get_constraints"> * manage allocation of shared extra msr for certain events</i></td></tr>
<tr><th id="2399">2399</th><td><i  data-doc="__intel_shared_reg_get_constraints"> *</i></td></tr>
<tr><th id="2400">2400</th><td><i  data-doc="__intel_shared_reg_get_constraints"> * sharing can be:</i></td></tr>
<tr><th id="2401">2401</th><td><i  data-doc="__intel_shared_reg_get_constraints"> * per-cpu: to be shared between the various events on a single PMU</i></td></tr>
<tr><th id="2402">2402</th><td><i  data-doc="__intel_shared_reg_get_constraints"> * per-core: per-cpu + shared by HT threads</i></td></tr>
<tr><th id="2403">2403</th><td><i  data-doc="__intel_shared_reg_get_constraints"> */</i></td></tr>
<tr><th id="2404">2404</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2405">2405</th><td><dfn class="tu decl def fn" id="__intel_shared_reg_get_constraints" title='__intel_shared_reg_get_constraints' data-type='struct event_constraint * __intel_shared_reg_get_constraints(struct cpu_hw_events * cpuc, struct perf_event * event, struct hw_perf_event_extra * reg)' data-ref="__intel_shared_reg_get_constraints">__intel_shared_reg_get_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col8 decl" id="58cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="58cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2406">2406</th><td>				   <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col9 decl" id="59event" title='event' data-type='struct perf_event *' data-ref="59event">event</dfn>,</td></tr>
<tr><th id="2407">2407</th><td>				   <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra" title='hw_perf_event_extra' data-ref="hw_perf_event_extra">hw_perf_event_extra</a> *<dfn class="local col0 decl" id="60reg" title='reg' data-type='struct hw_perf_event_extra *' data-ref="60reg">reg</dfn>)</td></tr>
<tr><th id="2408">2408</th><td>{</td></tr>
<tr><th id="2409">2409</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col1 decl" id="61c" title='c' data-type='struct event_constraint *' data-ref="61c">c</dfn> = &amp;<a class="ref" href="../perf_event.h.html#emptyconstraint" title='emptyconstraint' data-ref="emptyconstraint">emptyconstraint</a>;</td></tr>
<tr><th id="2410">2410</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#er_account" title='er_account' data-ref="er_account">er_account</a> *<dfn class="local col2 decl" id="62era" title='era' data-type='struct er_account *' data-ref="62era">era</dfn>;</td></tr>
<tr><th id="2411">2411</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col3 decl" id="63flags" title='flags' data-type='unsigned long' data-ref="63flags">flags</dfn>;</td></tr>
<tr><th id="2412">2412</th><td>	<em>int</em> <dfn class="local col4 decl" id="64idx" title='idx' data-type='int' data-ref="64idx">idx</dfn> = <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a>;</td></tr>
<tr><th id="2413">2413</th><td></td></tr>
<tr><th id="2414">2414</th><td>	<i>/*</i></td></tr>
<tr><th id="2415">2415</th><td><i>	 * reg-&gt;alloc can be set due to existing state, so for fake cpuc we</i></td></tr>
<tr><th id="2416">2416</th><td><i>	 * need to ignore this, otherwise we might fail to allocate proper fake</i></td></tr>
<tr><th id="2417">2417</th><td><i>	 * state for this extra reg constraint. Also see the comment below.</i></td></tr>
<tr><th id="2418">2418</th><td><i>	 */</i></td></tr>
<tr><th id="2419">2419</th><td>	<b>if</b> (<a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::alloc" title='hw_perf_event_extra::alloc' data-ref="hw_perf_event_extra::alloc">alloc</a> &amp;&amp; !<a class="local col8 ref" href="#58cpuc" title='cpuc' data-ref="58cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a>)</td></tr>
<tr><th id="2420">2420</th><td>		<b>return</b> <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>; <i>/* call x86_get_event_constraint() */</i></td></tr>
<tr><th id="2421">2421</th><td></td></tr>
<tr><th id="2422">2422</th><td><dfn class="lbl" id="65again" data-ref="65again">again</dfn>:</td></tr>
<tr><th id="2423">2423</th><td>	<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a> = &amp;<a class="local col8 ref" href="#58cpuc" title='cpuc' data-ref="58cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::regs" title='intel_shared_regs::regs' data-ref="intel_shared_regs::regs">regs</a>[<a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a>];</td></tr>
<tr><th id="2424">2424</th><td>	<i>/*</i></td></tr>
<tr><th id="2425">2425</th><td><i>	 * we use spin_lock_irqsave() to avoid lockdep issues when</i></td></tr>
<tr><th id="2426">2426</th><td><i>	 * passing a fake cpuc</i></td></tr>
<tr><th id="2427">2427</th><td><i>	 */</i></td></tr>
<tr><th id="2428">2428</th><td>	<a class="macro" href="../../../../include/linux/spinlock.h.html#220" title="do { ({ unsigned long __dummy; typeof(flags) __dummy2; (void)(&amp;__dummy == &amp;__dummy2); 1; }); flags = _raw_spin_lock_irqsave(&amp;era-&gt;lock); } while (0)" data-ref="_M/raw_spin_lock_irqsave">raw_spin_lock_irqsave</a>(&amp;<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::lock" title='er_account::lock' data-ref="er_account::lock">lock</a>, <a class="local col3 ref" href="#63flags" title='flags' data-ref="63flags">flags</a>);</td></tr>
<tr><th id="2429">2429</th><td></td></tr>
<tr><th id="2430">2430</th><td>	<b>if</b> (!<a class="ref fn" href="../../include/asm/atomic.h.html#atomic_read" title='atomic_read' data-ref="atomic_read">atomic_read</a>(&amp;<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::ref" title='er_account::ref' data-ref="er_account::ref">ref</a>) || <a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::config" title='er_account::config' data-ref="er_account::config">config</a> == <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::config" title='hw_perf_event_extra::config' data-ref="hw_perf_event_extra::config">config</a>) {</td></tr>
<tr><th id="2431">2431</th><td></td></tr>
<tr><th id="2432">2432</th><td>		<i>/*</i></td></tr>
<tr><th id="2433">2433</th><td><i>		 * If its a fake cpuc -- as per validate_{group,event}() we</i></td></tr>
<tr><th id="2434">2434</th><td><i>		 * shouldn't touch event state and we can avoid doing so</i></td></tr>
<tr><th id="2435">2435</th><td><i>		 * since both will only call get_event_constraints() once</i></td></tr>
<tr><th id="2436">2436</th><td><i>		 * on each event, this avoids the need for reg-&gt;alloc.</i></td></tr>
<tr><th id="2437">2437</th><td><i>		 *</i></td></tr>
<tr><th id="2438">2438</th><td><i>		 * Not doing the ER fixup will only result in era-&gt;reg being</i></td></tr>
<tr><th id="2439">2439</th><td><i>		 * wrong, but since we won't actually try and program hardware</i></td></tr>
<tr><th id="2440">2440</th><td><i>		 * this isn't a problem either.</i></td></tr>
<tr><th id="2441">2441</th><td><i>		 */</i></td></tr>
<tr><th id="2442">2442</th><td>		<b>if</b> (!<a class="local col8 ref" href="#58cpuc" title='cpuc' data-ref="58cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a>) {</td></tr>
<tr><th id="2443">2443</th><td>			<b>if</b> (<a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a> != <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a>)</td></tr>
<tr><th id="2444">2444</th><td>				<a class="tu ref fn" href="#intel_fixup_er" title='intel_fixup_er' data-use='c' data-ref="intel_fixup_er">intel_fixup_er</a>(<a class="local col9 ref" href="#59event" title='event' data-ref="59event">event</a>, <a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a>);</td></tr>
<tr><th id="2445">2445</th><td></td></tr>
<tr><th id="2446">2446</th><td>			<i>/*</i></td></tr>
<tr><th id="2447">2447</th><td><i>			 * x86_schedule_events() can call get_event_constraints()</i></td></tr>
<tr><th id="2448">2448</th><td><i>			 * multiple times on events in the case of incremental</i></td></tr>
<tr><th id="2449">2449</th><td><i>			 * scheduling(). reg-&gt;alloc ensures we only do the ER</i></td></tr>
<tr><th id="2450">2450</th><td><i>			 * allocation once.</i></td></tr>
<tr><th id="2451">2451</th><td><i>			 */</i></td></tr>
<tr><th id="2452">2452</th><td>			<a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::alloc" title='hw_perf_event_extra::alloc' data-ref="hw_perf_event_extra::alloc">alloc</a> = <var>1</var>;</td></tr>
<tr><th id="2453">2453</th><td>		}</td></tr>
<tr><th id="2454">2454</th><td></td></tr>
<tr><th id="2455">2455</th><td>		<i>/* lock in msr value */</i></td></tr>
<tr><th id="2456">2456</th><td>		<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::config" title='er_account::config' data-ref="er_account::config">config</a> = <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::config" title='hw_perf_event_extra::config' data-ref="hw_perf_event_extra::config">config</a>;</td></tr>
<tr><th id="2457">2457</th><td>		<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::reg" title='er_account::reg' data-ref="er_account::reg">reg</a> = <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::reg" title='hw_perf_event_extra::reg' data-ref="hw_perf_event_extra::reg">reg</a>;</td></tr>
<tr><th id="2458">2458</th><td></td></tr>
<tr><th id="2459">2459</th><td>		<i>/* one more user */</i></td></tr>
<tr><th id="2460">2460</th><td>		<a class="ref fn" href="../../include/asm/atomic.h.html#atomic_inc" title='atomic_inc' data-ref="atomic_inc">atomic_inc</a>(&amp;<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::ref" title='er_account::ref' data-ref="er_account::ref">ref</a>);</td></tr>
<tr><th id="2461">2461</th><td></td></tr>
<tr><th id="2462">2462</th><td>		<i>/*</i></td></tr>
<tr><th id="2463">2463</th><td><i>		 * need to call x86_get_event_constraint()</i></td></tr>
<tr><th id="2464">2464</th><td><i>		 * to check if associated event has constraints</i></td></tr>
<tr><th id="2465">2465</th><td><i>		 */</i></td></tr>
<tr><th id="2466">2466</th><td>		<a class="local col1 ref" href="#61c" title='c' data-ref="61c">c</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="2467">2467</th><td>	} <b>else</b> {</td></tr>
<tr><th id="2468">2468</th><td>		<a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a> = <a class="tu ref fn" href="#intel_alt_er" title='intel_alt_er' data-use='c' data-ref="intel_alt_er">intel_alt_er</a>(<a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a>, <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::config" title='hw_perf_event_extra::config' data-ref="hw_perf_event_extra::config">config</a>);</td></tr>
<tr><th id="2469">2469</th><td>		<b>if</b> (<a class="local col4 ref" href="#64idx" title='idx' data-ref="64idx">idx</a> != <a class="local col0 ref" href="#60reg" title='reg' data-ref="60reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a>) {</td></tr>
<tr><th id="2470">2470</th><td>			<a class="macro" href="../../../../include/linux/spinlock.h.html#258" title="do { ({ unsigned long __dummy; typeof(flags) __dummy2; (void)(&amp;__dummy == &amp;__dummy2); 1; }); _raw_spin_unlock_irqrestore(&amp;era-&gt;lock, flags); } while (0)" data-ref="_M/raw_spin_unlock_irqrestore">raw_spin_unlock_irqrestore</a>(&amp;<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::lock" title='er_account::lock' data-ref="er_account::lock">lock</a>, <a class="local col3 ref" href="#63flags" title='flags' data-ref="63flags">flags</a>);</td></tr>
<tr><th id="2471">2471</th><td>			<b>goto</b> <a class="lbl" href="#65again" data-ref="65again">again</a>;</td></tr>
<tr><th id="2472">2472</th><td>		}</td></tr>
<tr><th id="2473">2473</th><td>	}</td></tr>
<tr><th id="2474">2474</th><td>	<a class="macro" href="../../../../include/linux/spinlock.h.html#258" title="do { ({ unsigned long __dummy; typeof(flags) __dummy2; (void)(&amp;__dummy == &amp;__dummy2); 1; }); _raw_spin_unlock_irqrestore(&amp;era-&gt;lock, flags); } while (0)" data-ref="_M/raw_spin_unlock_irqrestore">raw_spin_unlock_irqrestore</a>(&amp;<a class="local col2 ref" href="#62era" title='era' data-ref="62era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::lock" title='er_account::lock' data-ref="er_account::lock">lock</a>, <a class="local col3 ref" href="#63flags" title='flags' data-ref="63flags">flags</a>);</td></tr>
<tr><th id="2475">2475</th><td></td></tr>
<tr><th id="2476">2476</th><td>	<b>return</b> <a class="local col1 ref" href="#61c" title='c' data-ref="61c">c</a>;</td></tr>
<tr><th id="2477">2477</th><td>}</td></tr>
<tr><th id="2478">2478</th><td></td></tr>
<tr><th id="2479">2479</th><td><em>static</em> <em>void</em></td></tr>
<tr><th id="2480">2480</th><td><dfn class="tu decl def fn" id="__intel_shared_reg_put_constraints" title='__intel_shared_reg_put_constraints' data-type='void __intel_shared_reg_put_constraints(struct cpu_hw_events * cpuc, struct hw_perf_event_extra * reg)' data-ref="__intel_shared_reg_put_constraints">__intel_shared_reg_put_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col6 decl" id="66cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="66cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2481">2481</th><td>				   <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra" title='hw_perf_event_extra' data-ref="hw_perf_event_extra">hw_perf_event_extra</a> *<dfn class="local col7 decl" id="67reg" title='reg' data-type='struct hw_perf_event_extra *' data-ref="67reg">reg</dfn>)</td></tr>
<tr><th id="2482">2482</th><td>{</td></tr>
<tr><th id="2483">2483</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#er_account" title='er_account' data-ref="er_account">er_account</a> *<dfn class="local col8 decl" id="68era" title='era' data-type='struct er_account *' data-ref="68era">era</dfn>;</td></tr>
<tr><th id="2484">2484</th><td></td></tr>
<tr><th id="2485">2485</th><td>	<i>/*</i></td></tr>
<tr><th id="2486">2486</th><td><i>	 * Only put constraint if extra reg was actually allocated. Also takes</i></td></tr>
<tr><th id="2487">2487</th><td><i>	 * care of event which do not use an extra shared reg.</i></td></tr>
<tr><th id="2488">2488</th><td><i>	 *</i></td></tr>
<tr><th id="2489">2489</th><td><i>	 * Also, if this is a fake cpuc we shouldn't touch any event state</i></td></tr>
<tr><th id="2490">2490</th><td><i>	 * (reg-&gt;alloc) and we don't care about leaving inconsistent cpuc state</i></td></tr>
<tr><th id="2491">2491</th><td><i>	 * either since it'll be thrown out.</i></td></tr>
<tr><th id="2492">2492</th><td><i>	 */</i></td></tr>
<tr><th id="2493">2493</th><td>	<b>if</b> (!<a class="local col7 ref" href="#67reg" title='reg' data-ref="67reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::alloc" title='hw_perf_event_extra::alloc' data-ref="hw_perf_event_extra::alloc">alloc</a> || <a class="local col6 ref" href="#66cpuc" title='cpuc' data-ref="66cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a>)</td></tr>
<tr><th id="2494">2494</th><td>		<b>return</b>;</td></tr>
<tr><th id="2495">2495</th><td></td></tr>
<tr><th id="2496">2496</th><td>	<a class="local col8 ref" href="#68era" title='era' data-ref="68era">era</a> = &amp;<a class="local col6 ref" href="#66cpuc" title='cpuc' data-ref="66cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::regs" title='intel_shared_regs::regs' data-ref="intel_shared_regs::regs">regs</a>[<a class="local col7 ref" href="#67reg" title='reg' data-ref="67reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a>];</td></tr>
<tr><th id="2497">2497</th><td></td></tr>
<tr><th id="2498">2498</th><td>	<i>/* one fewer user */</i></td></tr>
<tr><th id="2499">2499</th><td>	<a class="ref fn" href="../../include/asm/atomic.h.html#atomic_dec" title='atomic_dec' data-ref="atomic_dec">atomic_dec</a>(&amp;<a class="local col8 ref" href="#68era" title='era' data-ref="68era">era</a>-&gt;<a class="ref field" href="../perf_event.h.html#er_account::ref" title='er_account::ref' data-ref="er_account::ref">ref</a>);</td></tr>
<tr><th id="2500">2500</th><td></td></tr>
<tr><th id="2501">2501</th><td>	<i>/* allocate again next time */</i></td></tr>
<tr><th id="2502">2502</th><td>	<a class="local col7 ref" href="#67reg" title='reg' data-ref="67reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::alloc" title='hw_perf_event_extra::alloc' data-ref="hw_perf_event_extra::alloc">alloc</a> = <var>0</var>;</td></tr>
<tr><th id="2503">2503</th><td>}</td></tr>
<tr><th id="2504">2504</th><td></td></tr>
<tr><th id="2505">2505</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2506">2506</th><td><dfn class="tu decl def fn" id="intel_shared_regs_constraints" title='intel_shared_regs_constraints' data-type='struct event_constraint * intel_shared_regs_constraints(struct cpu_hw_events * cpuc, struct perf_event * event)' data-ref="intel_shared_regs_constraints">intel_shared_regs_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="69cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="69cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2507">2507</th><td>			      <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="70event" title='event' data-type='struct perf_event *' data-ref="70event">event</dfn>)</td></tr>
<tr><th id="2508">2508</th><td>{</td></tr>
<tr><th id="2509">2509</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col1 decl" id="71c" title='c' data-type='struct event_constraint *' data-ref="71c">c</dfn> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>, *<dfn class="local col2 decl" id="72d" title='d' data-type='struct event_constraint *' data-ref="72d">d</dfn>;</td></tr>
<tr><th id="2510">2510</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra" title='hw_perf_event_extra' data-ref="hw_perf_event_extra">hw_perf_event_extra</a> *<dfn class="local col3 decl" id="73xreg" title='xreg' data-type='struct hw_perf_event_extra *' data-ref="73xreg">xreg</dfn>, *<dfn class="local col4 decl" id="74breg" title='breg' data-type='struct hw_perf_event_extra *' data-ref="74breg">breg</dfn>;</td></tr>
<tr><th id="2511">2511</th><td></td></tr>
<tr><th id="2512">2512</th><td>	<a class="local col3 ref" href="#73xreg" title='xreg' data-ref="73xreg">xreg</a> = &amp;<a class="local col0 ref" href="#70event" title='event' data-ref="70event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::extra_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::extra_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::extra_reg">extra_reg</a>;</td></tr>
<tr><th id="2513">2513</th><td>	<b>if</b> (<a class="local col3 ref" href="#73xreg" title='xreg' data-ref="73xreg">xreg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a> != <a class="enum" href="../perf_event.h.html#EXTRA_REG_NONE" title='EXTRA_REG_NONE' data-ref="EXTRA_REG_NONE">EXTRA_REG_NONE</a>) {</td></tr>
<tr><th id="2514">2514</th><td>		<a class="local col1 ref" href="#71c" title='c' data-ref="71c">c</a> = <a class="tu ref fn" href="#__intel_shared_reg_get_constraints" title='__intel_shared_reg_get_constraints' data-use='c' data-ref="__intel_shared_reg_get_constraints">__intel_shared_reg_get_constraints</a>(<a class="local col9 ref" href="#69cpuc" title='cpuc' data-ref="69cpuc">cpuc</a>, <a class="local col0 ref" href="#70event" title='event' data-ref="70event">event</a>, <a class="local col3 ref" href="#73xreg" title='xreg' data-ref="73xreg">xreg</a>);</td></tr>
<tr><th id="2515">2515</th><td>		<b>if</b> (<a class="local col1 ref" href="#71c" title='c' data-ref="71c">c</a> == &amp;<a class="ref" href="../perf_event.h.html#emptyconstraint" title='emptyconstraint' data-ref="emptyconstraint">emptyconstraint</a>)</td></tr>
<tr><th id="2516">2516</th><td>			<b>return</b> <a class="local col1 ref" href="#71c" title='c' data-ref="71c">c</a>;</td></tr>
<tr><th id="2517">2517</th><td>	}</td></tr>
<tr><th id="2518">2518</th><td>	<a class="local col4 ref" href="#74breg" title='breg' data-ref="74breg">breg</a> = &amp;<a class="local col0 ref" href="#70event" title='event' data-ref="70event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::branch_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::branch_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::branch_reg">branch_reg</a>;</td></tr>
<tr><th id="2519">2519</th><td>	<b>if</b> (<a class="local col4 ref" href="#74breg" title='breg' data-ref="74breg">breg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a> != <a class="enum" href="../perf_event.h.html#EXTRA_REG_NONE" title='EXTRA_REG_NONE' data-ref="EXTRA_REG_NONE">EXTRA_REG_NONE</a>) {</td></tr>
<tr><th id="2520">2520</th><td>		<a class="local col2 ref" href="#72d" title='d' data-ref="72d">d</a> = <a class="tu ref fn" href="#__intel_shared_reg_get_constraints" title='__intel_shared_reg_get_constraints' data-use='c' data-ref="__intel_shared_reg_get_constraints">__intel_shared_reg_get_constraints</a>(<a class="local col9 ref" href="#69cpuc" title='cpuc' data-ref="69cpuc">cpuc</a>, <a class="local col0 ref" href="#70event" title='event' data-ref="70event">event</a>, <a class="local col4 ref" href="#74breg" title='breg' data-ref="74breg">breg</a>);</td></tr>
<tr><th id="2521">2521</th><td>		<b>if</b> (<a class="local col2 ref" href="#72d" title='d' data-ref="72d">d</a> == &amp;<a class="ref" href="../perf_event.h.html#emptyconstraint" title='emptyconstraint' data-ref="emptyconstraint">emptyconstraint</a>) {</td></tr>
<tr><th id="2522">2522</th><td>			<a class="tu ref fn" href="#__intel_shared_reg_put_constraints" title='__intel_shared_reg_put_constraints' data-use='c' data-ref="__intel_shared_reg_put_constraints">__intel_shared_reg_put_constraints</a>(<a class="local col9 ref" href="#69cpuc" title='cpuc' data-ref="69cpuc">cpuc</a>, <a class="local col3 ref" href="#73xreg" title='xreg' data-ref="73xreg">xreg</a>);</td></tr>
<tr><th id="2523">2523</th><td>			<a class="local col1 ref" href="#71c" title='c' data-ref="71c">c</a> = <a class="local col2 ref" href="#72d" title='d' data-ref="72d">d</a>;</td></tr>
<tr><th id="2524">2524</th><td>		}</td></tr>
<tr><th id="2525">2525</th><td>	}</td></tr>
<tr><th id="2526">2526</th><td>	<b>return</b> <a class="local col1 ref" href="#71c" title='c' data-ref="71c">c</a>;</td></tr>
<tr><th id="2527">2527</th><td>}</td></tr>
<tr><th id="2528">2528</th><td></td></tr>
<tr><th id="2529">2529</th><td><b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2530">2530</th><td><dfn class="decl def fn" id="x86_get_event_constraints" title='x86_get_event_constraints' data-ref="x86_get_event_constraints">x86_get_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col5 decl" id="75cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="75cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col6 decl" id="76idx" title='idx' data-type='int' data-ref="76idx">idx</dfn>,</td></tr>
<tr><th id="2531">2531</th><td>			  <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col7 decl" id="77event" title='event' data-type='struct perf_event *' data-ref="77event">event</dfn>)</td></tr>
<tr><th id="2532">2532</th><td>{</td></tr>
<tr><th id="2533">2533</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col8 decl" id="78c" title='c' data-type='struct event_constraint *' data-ref="78c">c</dfn>;</td></tr>
<tr><th id="2534">2534</th><td></td></tr>
<tr><th id="2535">2535</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a>) {</td></tr>
<tr><th id="2536">2536</th><td>		<a class="macro" href="../perf_event.h.html#409" title="for ((c) = (x86_pmu.event_constraints); (c)-&gt;weight != -1; (c)++)" data-ref="_M/for_each_event_constraint">for_each_event_constraint</a>(<a class="local col8 ref" href="#78c" title='c' data-ref="78c">c</a>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a>) {</td></tr>
<tr><th id="2537">2537</th><td>			<b>if</b> ((<a class="local col7 ref" href="#77event" title='event' data-ref="77event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="local col8 ref" href="#78c" title='c' data-ref="78c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::cmask" title='event_constraint::cmask' data-ref="event_constraint::cmask">cmask</a>) == <a class="local col8 ref" href="#78c" title='c' data-ref="78c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::code" title='event_constraint::code' data-ref="event_constraint::code">code</a>) {</td></tr>
<tr><th id="2538">2538</th><td>				<a class="local col7 ref" href="#77event" title='event' data-ref="77event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> |= <a class="local col8 ref" href="#78c" title='c' data-ref="78c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a>;</td></tr>
<tr><th id="2539">2539</th><td>				<b>return</b> <a class="local col8 ref" href="#78c" title='c' data-ref="78c">c</a>;</td></tr>
<tr><th id="2540">2540</th><td>			}</td></tr>
<tr><th id="2541">2541</th><td>		}</td></tr>
<tr><th id="2542">2542</th><td>	}</td></tr>
<tr><th id="2543">2543</th><td></td></tr>
<tr><th id="2544">2544</th><td>	<b>return</b> &amp;<a class="ref" href="../perf_event.h.html#unconstrained" title='unconstrained' data-ref="unconstrained">unconstrained</a>;</td></tr>
<tr><th id="2545">2545</th><td>}</td></tr>
<tr><th id="2546">2546</th><td></td></tr>
<tr><th id="2547">2547</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2548">2548</th><td><dfn class="tu decl def fn" id="__intel_get_event_constraints" title='__intel_get_event_constraints' data-type='struct event_constraint * __intel_get_event_constraints(struct cpu_hw_events * cpuc, int idx, struct perf_event * event)' data-ref="__intel_get_event_constraints">__intel_get_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="79cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="79cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col0 decl" id="80idx" title='idx' data-type='int' data-ref="80idx">idx</dfn>,</td></tr>
<tr><th id="2549">2549</th><td>			    <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col1 decl" id="81event" title='event' data-type='struct perf_event *' data-ref="81event">event</dfn>)</td></tr>
<tr><th id="2550">2550</th><td>{</td></tr>
<tr><th id="2551">2551</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col2 decl" id="82c" title='c' data-type='struct event_constraint *' data-ref="82c">c</dfn>;</td></tr>
<tr><th id="2552">2552</th><td></td></tr>
<tr><th id="2553">2553</th><td>	<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a> = <a class="tu ref fn" href="#intel_bts_constraints" title='intel_bts_constraints' data-use='c' data-ref="intel_bts_constraints">intel_bts_constraints</a>(<a class="local col1 ref" href="#81event" title='event' data-ref="81event">event</a>);</td></tr>
<tr><th id="2554">2554</th><td>	<b>if</b> (<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>)</td></tr>
<tr><th id="2555">2555</th><td>		<b>return</b> <a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>;</td></tr>
<tr><th id="2556">2556</th><td></td></tr>
<tr><th id="2557">2557</th><td>	<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a> = <a class="tu ref fn" href="#intel_shared_regs_constraints" title='intel_shared_regs_constraints' data-use='c' data-ref="intel_shared_regs_constraints">intel_shared_regs_constraints</a>(<a class="local col9 ref" href="#79cpuc" title='cpuc' data-ref="79cpuc">cpuc</a>, <a class="local col1 ref" href="#81event" title='event' data-ref="81event">event</a>);</td></tr>
<tr><th id="2558">2558</th><td>	<b>if</b> (<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>)</td></tr>
<tr><th id="2559">2559</th><td>		<b>return</b> <a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>;</td></tr>
<tr><th id="2560">2560</th><td></td></tr>
<tr><th id="2561">2561</th><td>	<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a> = <a class="ref fn" href="../perf_event.h.html#intel_pebs_constraints" title='intel_pebs_constraints' data-ref="intel_pebs_constraints">intel_pebs_constraints</a>(<a class="local col1 ref" href="#81event" title='event' data-ref="81event">event</a>);</td></tr>
<tr><th id="2562">2562</th><td>	<b>if</b> (<a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>)</td></tr>
<tr><th id="2563">2563</th><td>		<b>return</b> <a class="local col2 ref" href="#82c" title='c' data-ref="82c">c</a>;</td></tr>
<tr><th id="2564">2564</th><td></td></tr>
<tr><th id="2565">2565</th><td>	<b>return</b> <a class="ref fn" href="#x86_get_event_constraints" title='x86_get_event_constraints' data-ref="x86_get_event_constraints">x86_get_event_constraints</a>(<a class="local col9 ref" href="#79cpuc" title='cpuc' data-ref="79cpuc">cpuc</a>, <a class="local col0 ref" href="#80idx" title='idx' data-ref="80idx">idx</a>, <a class="local col1 ref" href="#81event" title='event' data-ref="81event">event</a>);</td></tr>
<tr><th id="2566">2566</th><td>}</td></tr>
<tr><th id="2567">2567</th><td></td></tr>
<tr><th id="2568">2568</th><td><em>static</em> <em>void</em></td></tr>
<tr><th id="2569">2569</th><td><dfn class="tu decl def fn" id="intel_start_scheduling" title='intel_start_scheduling' data-type='void intel_start_scheduling(struct cpu_hw_events * cpuc)' data-ref="intel_start_scheduling">intel_start_scheduling</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col3 decl" id="83cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="83cpuc">cpuc</dfn>)</td></tr>
<tr><th id="2570">2570</th><td>{</td></tr>
<tr><th id="2571">2571</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col4 decl" id="84excl_cntrs" title='excl_cntrs' data-type='struct intel_excl_cntrs *' data-ref="84excl_cntrs">excl_cntrs</dfn> = <a class="local col3 ref" href="#83cpuc" title='cpuc' data-ref="83cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="2572">2572</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_states" title='intel_excl_states' data-ref="intel_excl_states">intel_excl_states</a> *<dfn class="local col5 decl" id="85xl" title='xl' data-type='struct intel_excl_states *' data-ref="85xl">xl</dfn>;</td></tr>
<tr><th id="2573">2573</th><td>	<em>int</em> <dfn class="local col6 decl" id="86tid" title='tid' data-type='int' data-ref="86tid">tid</dfn> = <a class="local col3 ref" href="#83cpuc" title='cpuc' data-ref="83cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>;</td></tr>
<tr><th id="2574">2574</th><td></td></tr>
<tr><th id="2575">2575</th><td>	<i>/*</i></td></tr>
<tr><th id="2576">2576</th><td><i>	 * nothing needed if in group validation mode</i></td></tr>
<tr><th id="2577">2577</th><td><i>	 */</i></td></tr>
<tr><th id="2578">2578</th><td>	<b>if</b> (<a class="local col3 ref" href="#83cpuc" title='cpuc' data-ref="83cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a> || !<a class="ref fn" href="../perf_event.h.html#is_ht_workaround_enabled" title='is_ht_workaround_enabled' data-ref="is_ht_workaround_enabled">is_ht_workaround_enabled</a>())</td></tr>
<tr><th id="2579">2579</th><td>		<b>return</b>;</td></tr>
<tr><th id="2580">2580</th><td></td></tr>
<tr><th id="2581">2581</th><td>	<i>/*</i></td></tr>
<tr><th id="2582">2582</th><td><i>	 * no exclusion needed</i></td></tr>
<tr><th id="2583">2583</th><td><i>	 */</i></td></tr>
<tr><th id="2584">2584</th><td>	<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!excl_cntrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2584), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (51)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col4 ref" href="#84excl_cntrs" title='excl_cntrs' data-ref="84excl_cntrs">excl_cntrs</a>))</td></tr>
<tr><th id="2585">2585</th><td>		<b>return</b>;</td></tr>
<tr><th id="2586">2586</th><td></td></tr>
<tr><th id="2587">2587</th><td>	<a class="local col5 ref" href="#85xl" title='xl' data-ref="85xl">xl</a> = &amp;<a class="local col4 ref" href="#84excl_cntrs" title='excl_cntrs' data-ref="84excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::states" title='intel_excl_cntrs::states' data-ref="intel_excl_cntrs::states">states</a>[<a class="local col6 ref" href="#86tid" title='tid' data-ref="86tid">tid</a>];</td></tr>
<tr><th id="2588">2588</th><td></td></tr>
<tr><th id="2589">2589</th><td>	<a class="local col5 ref" href="#85xl" title='xl' data-ref="85xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::sched_started" title='intel_excl_states::sched_started' data-ref="intel_excl_states::sched_started">sched_started</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="2590">2590</th><td>	<i>/*</i></td></tr>
<tr><th id="2591">2591</th><td><i>	 * lock shared state until we are done scheduling</i></td></tr>
<tr><th id="2592">2592</th><td><i>	 * in stop_event_scheduling()</i></td></tr>
<tr><th id="2593">2593</th><td><i>	 * makes scheduling appear as a transaction</i></td></tr>
<tr><th id="2594">2594</th><td><i>	 */</i></td></tr>
<tr><th id="2595">2595</th><td>	<a class="macro" href="../../../../include/linux/spinlock.h.html#196" title="_raw_spin_lock(&amp;excl_cntrs-&gt;lock)" data-ref="_M/raw_spin_lock">raw_spin_lock</a>(&amp;<a class="local col4 ref" href="#84excl_cntrs" title='excl_cntrs' data-ref="84excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="2596">2596</th><td>}</td></tr>
<tr><th id="2597">2597</th><td></td></tr>
<tr><th id="2598">2598</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_commit_scheduling" title='intel_commit_scheduling' data-type='void intel_commit_scheduling(struct cpu_hw_events * cpuc, int idx, int cntr)' data-ref="intel_commit_scheduling">intel_commit_scheduling</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col7 decl" id="87cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="87cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col8 decl" id="88idx" title='idx' data-type='int' data-ref="88idx">idx</dfn>, <em>int</em> <dfn class="local col9 decl" id="89cntr" title='cntr' data-type='int' data-ref="89cntr">cntr</dfn>)</td></tr>
<tr><th id="2599">2599</th><td>{</td></tr>
<tr><th id="2600">2600</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col0 decl" id="90excl_cntrs" title='excl_cntrs' data-type='struct intel_excl_cntrs *' data-ref="90excl_cntrs">excl_cntrs</dfn> = <a class="local col7 ref" href="#87cpuc" title='cpuc' data-ref="87cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="2601">2601</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col1 decl" id="91c" title='c' data-type='struct event_constraint *' data-ref="91c">c</dfn> = <a class="local col7 ref" href="#87cpuc" title='cpuc' data-ref="87cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::event_constraint" title='cpu_hw_events::event_constraint' data-ref="cpu_hw_events::event_constraint">event_constraint</a>[<a class="local col8 ref" href="#88idx" title='idx' data-ref="88idx">idx</a>];</td></tr>
<tr><th id="2602">2602</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_states" title='intel_excl_states' data-ref="intel_excl_states">intel_excl_states</a> *<dfn class="local col2 decl" id="92xl" title='xl' data-type='struct intel_excl_states *' data-ref="92xl">xl</dfn>;</td></tr>
<tr><th id="2603">2603</th><td>	<em>int</em> <dfn class="local col3 decl" id="93tid" title='tid' data-type='int' data-ref="93tid">tid</dfn> = <a class="local col7 ref" href="#87cpuc" title='cpuc' data-ref="87cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>;</td></tr>
<tr><th id="2604">2604</th><td></td></tr>
<tr><th id="2605">2605</th><td>	<b>if</b> (<a class="local col7 ref" href="#87cpuc" title='cpuc' data-ref="87cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a> || !<a class="ref fn" href="../perf_event.h.html#is_ht_workaround_enabled" title='is_ht_workaround_enabled' data-ref="is_ht_workaround_enabled">is_ht_workaround_enabled</a>())</td></tr>
<tr><th id="2606">2606</th><td>		<b>return</b>;</td></tr>
<tr><th id="2607">2607</th><td></td></tr>
<tr><th id="2608">2608</th><td>	<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!excl_cntrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2608), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (53)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col0 ref" href="#90excl_cntrs" title='excl_cntrs' data-ref="90excl_cntrs">excl_cntrs</a>))</td></tr>
<tr><th id="2609">2609</th><td>		<b>return</b>;</td></tr>
<tr><th id="2610">2610</th><td></td></tr>
<tr><th id="2611">2611</th><td>	<b>if</b> (!(<a class="local col1 ref" href="#91c" title='c' data-ref="91c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#68" title="0x0080" data-ref="_M/PERF_X86_EVENT_DYNAMIC">PERF_X86_EVENT_DYNAMIC</a>))</td></tr>
<tr><th id="2612">2612</th><td>		<b>return</b>;</td></tr>
<tr><th id="2613">2613</th><td></td></tr>
<tr><th id="2614">2614</th><td>	<a class="local col2 ref" href="#92xl" title='xl' data-ref="92xl">xl</a> = &amp;<a class="local col0 ref" href="#90excl_cntrs" title='excl_cntrs' data-ref="90excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::states" title='intel_excl_cntrs::states' data-ref="intel_excl_cntrs::states">states</a>[<a class="local col3 ref" href="#93tid" title='tid' data-ref="93tid">tid</a>];</td></tr>
<tr><th id="2615">2615</th><td></td></tr>
<tr><th id="2616">2616</th><td>	<a class="macro" href="../../../../include/linux/lockdep.h.html#535" title="do { (void)(&amp;excl_cntrs-&gt;lock); } while (0)" data-ref="_M/lockdep_assert_held">lockdep_assert_held</a>(&amp;<a class="local col0 ref" href="#90excl_cntrs" title='excl_cntrs' data-ref="90excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="2617">2617</th><td></td></tr>
<tr><th id="2618">2618</th><td>	<b>if</b> (<a class="local col1 ref" href="#91c" title='c' data-ref="91c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#67" title="0x0040" data-ref="_M/PERF_X86_EVENT_EXCL">PERF_X86_EVENT_EXCL</a>)</td></tr>
<tr><th id="2619">2619</th><td>		<a class="local col2 ref" href="#92xl" title='xl' data-ref="92xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::state" title='intel_excl_states::state' data-ref="intel_excl_states::state">state</a>[<a class="local col9 ref" href="#89cntr" title='cntr' data-ref="89cntr">cntr</a>] = <a class="enum" href="../perf_event.h.html#INTEL_EXCL_EXCLUSIVE" title='INTEL_EXCL_EXCLUSIVE' data-ref="INTEL_EXCL_EXCLUSIVE">INTEL_EXCL_EXCLUSIVE</a>;</td></tr>
<tr><th id="2620">2620</th><td>	<b>else</b></td></tr>
<tr><th id="2621">2621</th><td>		<a class="local col2 ref" href="#92xl" title='xl' data-ref="92xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::state" title='intel_excl_states::state' data-ref="intel_excl_states::state">state</a>[<a class="local col9 ref" href="#89cntr" title='cntr' data-ref="89cntr">cntr</a>] = <a class="enum" href="../perf_event.h.html#INTEL_EXCL_SHARED" title='INTEL_EXCL_SHARED' data-ref="INTEL_EXCL_SHARED">INTEL_EXCL_SHARED</a>;</td></tr>
<tr><th id="2622">2622</th><td>}</td></tr>
<tr><th id="2623">2623</th><td></td></tr>
<tr><th id="2624">2624</th><td><em>static</em> <em>void</em></td></tr>
<tr><th id="2625">2625</th><td><dfn class="tu decl def fn" id="intel_stop_scheduling" title='intel_stop_scheduling' data-type='void intel_stop_scheduling(struct cpu_hw_events * cpuc)' data-ref="intel_stop_scheduling">intel_stop_scheduling</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col4 decl" id="94cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="94cpuc">cpuc</dfn>)</td></tr>
<tr><th id="2626">2626</th><td>{</td></tr>
<tr><th id="2627">2627</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col5 decl" id="95excl_cntrs" title='excl_cntrs' data-type='struct intel_excl_cntrs *' data-ref="95excl_cntrs">excl_cntrs</dfn> = <a class="local col4 ref" href="#94cpuc" title='cpuc' data-ref="94cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="2628">2628</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_states" title='intel_excl_states' data-ref="intel_excl_states">intel_excl_states</a> *<dfn class="local col6 decl" id="96xl" title='xl' data-type='struct intel_excl_states *' data-ref="96xl">xl</dfn>;</td></tr>
<tr><th id="2629">2629</th><td>	<em>int</em> <dfn class="local col7 decl" id="97tid" title='tid' data-type='int' data-ref="97tid">tid</dfn> = <a class="local col4 ref" href="#94cpuc" title='cpuc' data-ref="94cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>;</td></tr>
<tr><th id="2630">2630</th><td></td></tr>
<tr><th id="2631">2631</th><td>	<i>/*</i></td></tr>
<tr><th id="2632">2632</th><td><i>	 * nothing needed if in group validation mode</i></td></tr>
<tr><th id="2633">2633</th><td><i>	 */</i></td></tr>
<tr><th id="2634">2634</th><td>	<b>if</b> (<a class="local col4 ref" href="#94cpuc" title='cpuc' data-ref="94cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a> || !<a class="ref fn" href="../perf_event.h.html#is_ht_workaround_enabled" title='is_ht_workaround_enabled' data-ref="is_ht_workaround_enabled">is_ht_workaround_enabled</a>())</td></tr>
<tr><th id="2635">2635</th><td>		<b>return</b>;</td></tr>
<tr><th id="2636">2636</th><td>	<i>/*</i></td></tr>
<tr><th id="2637">2637</th><td><i>	 * no exclusion needed</i></td></tr>
<tr><th id="2638">2638</th><td><i>	 */</i></td></tr>
<tr><th id="2639">2639</th><td>	<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!excl_cntrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2639), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (55)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col5 ref" href="#95excl_cntrs" title='excl_cntrs' data-ref="95excl_cntrs">excl_cntrs</a>))</td></tr>
<tr><th id="2640">2640</th><td>		<b>return</b>;</td></tr>
<tr><th id="2641">2641</th><td></td></tr>
<tr><th id="2642">2642</th><td>	<a class="local col6 ref" href="#96xl" title='xl' data-ref="96xl">xl</a> = &amp;<a class="local col5 ref" href="#95excl_cntrs" title='excl_cntrs' data-ref="95excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::states" title='intel_excl_cntrs::states' data-ref="intel_excl_cntrs::states">states</a>[<a class="local col7 ref" href="#97tid" title='tid' data-ref="97tid">tid</a>];</td></tr>
<tr><th id="2643">2643</th><td></td></tr>
<tr><th id="2644">2644</th><td>	<a class="local col6 ref" href="#96xl" title='xl' data-ref="96xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::sched_started" title='intel_excl_states::sched_started' data-ref="intel_excl_states::sched_started">sched_started</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>;</td></tr>
<tr><th id="2645">2645</th><td>	<i>/*</i></td></tr>
<tr><th id="2646">2646</th><td><i>	 * release shared state lock (acquired in intel_start_scheduling())</i></td></tr>
<tr><th id="2647">2647</th><td><i>	 */</i></td></tr>
<tr><th id="2648">2648</th><td>	<a class="macro" href="../../../../include/linux/spinlock.h.html#255" title="__raw_spin_unlock(&amp;excl_cntrs-&gt;lock)" data-ref="_M/raw_spin_unlock">raw_spin_unlock</a>(&amp;<a class="local col5 ref" href="#95excl_cntrs" title='excl_cntrs' data-ref="95excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="2649">2649</th><td>}</td></tr>
<tr><th id="2650">2650</th><td></td></tr>
<tr><th id="2651">2651</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2652">2652</th><td><dfn class="tu decl def fn" id="intel_get_excl_constraints" title='intel_get_excl_constraints' data-type='struct event_constraint * intel_get_excl_constraints(struct cpu_hw_events * cpuc, struct perf_event * event, int idx, struct event_constraint * c)' data-ref="intel_get_excl_constraints">intel_get_excl_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col8 decl" id="98cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="98cpuc">cpuc</dfn>, <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col9 decl" id="99event" title='event' data-type='struct perf_event *' data-ref="99event">event</dfn>,</td></tr>
<tr><th id="2653">2653</th><td>			   <em>int</em> <dfn class="local col0 decl" id="100idx" title='idx' data-type='int' data-ref="100idx">idx</dfn>, <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col1 decl" id="101c" title='c' data-type='struct event_constraint *' data-ref="101c">c</dfn>)</td></tr>
<tr><th id="2654">2654</th><td>{</td></tr>
<tr><th id="2655">2655</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col2 decl" id="102excl_cntrs" title='excl_cntrs' data-type='struct intel_excl_cntrs *' data-ref="102excl_cntrs">excl_cntrs</dfn> = <a class="local col8 ref" href="#98cpuc" title='cpuc' data-ref="98cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="2656">2656</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_states" title='intel_excl_states' data-ref="intel_excl_states">intel_excl_states</a> *<dfn class="local col3 decl" id="103xlo" title='xlo' data-type='struct intel_excl_states *' data-ref="103xlo">xlo</dfn>;</td></tr>
<tr><th id="2657">2657</th><td>	<em>int</em> <dfn class="local col4 decl" id="104tid" title='tid' data-type='int' data-ref="104tid">tid</dfn> = <a class="local col8 ref" href="#98cpuc" title='cpuc' data-ref="98cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>;</td></tr>
<tr><th id="2658">2658</th><td>	<em>int</em> <dfn class="local col5 decl" id="105is_excl" title='is_excl' data-type='int' data-ref="105is_excl">is_excl</dfn>, <dfn class="local col6 decl" id="106i" title='i' data-type='int' data-ref="106i">i</dfn>;</td></tr>
<tr><th id="2659">2659</th><td></td></tr>
<tr><th id="2660">2660</th><td>	<i>/*</i></td></tr>
<tr><th id="2661">2661</th><td><i>	 * validating a group does not require</i></td></tr>
<tr><th id="2662">2662</th><td><i>	 * enforcing cross-thread  exclusion</i></td></tr>
<tr><th id="2663">2663</th><td><i>	 */</i></td></tr>
<tr><th id="2664">2664</th><td>	<b>if</b> (<a class="local col8 ref" href="#98cpuc" title='cpuc' data-ref="98cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a> || !<a class="ref fn" href="../perf_event.h.html#is_ht_workaround_enabled" title='is_ht_workaround_enabled' data-ref="is_ht_workaround_enabled">is_ht_workaround_enabled</a>())</td></tr>
<tr><th id="2665">2665</th><td>		<b>return</b> <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>;</td></tr>
<tr><th id="2666">2666</th><td></td></tr>
<tr><th id="2667">2667</th><td>	<i>/*</i></td></tr>
<tr><th id="2668">2668</th><td><i>	 * no exclusion needed</i></td></tr>
<tr><th id="2669">2669</th><td><i>	 */</i></td></tr>
<tr><th id="2670">2670</th><td>	<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!excl_cntrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2670), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (57)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col2 ref" href="#102excl_cntrs" title='excl_cntrs' data-ref="102excl_cntrs">excl_cntrs</a>))</td></tr>
<tr><th id="2671">2671</th><td>		<b>return</b> <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>;</td></tr>
<tr><th id="2672">2672</th><td></td></tr>
<tr><th id="2673">2673</th><td>	<i>/*</i></td></tr>
<tr><th id="2674">2674</th><td><i>	 * because we modify the constraint, we need</i></td></tr>
<tr><th id="2675">2675</th><td><i>	 * to make a copy. Static constraints come</i></td></tr>
<tr><th id="2676">2676</th><td><i>	 * from static const tables.</i></td></tr>
<tr><th id="2677">2677</th><td><i>	 *</i></td></tr>
<tr><th id="2678">2678</th><td><i>	 * only needed when constraint has not yet</i></td></tr>
<tr><th id="2679">2679</th><td><i>	 * been cloned (marked dynamic)</i></td></tr>
<tr><th id="2680">2680</th><td><i>	 */</i></td></tr>
<tr><th id="2681">2681</th><td>	<b>if</b> (!(<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#68" title="0x0080" data-ref="_M/PERF_X86_EVENT_DYNAMIC">PERF_X86_EVENT_DYNAMIC</a>)) {</td></tr>
<tr><th id="2682">2682</th><td>		<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col7 decl" id="107cx" title='cx' data-type='struct event_constraint *' data-ref="107cx">cx</dfn>;</td></tr>
<tr><th id="2683">2683</th><td></td></tr>
<tr><th id="2684">2684</th><td>		<i>/*</i></td></tr>
<tr><th id="2685">2685</th><td><i>		 * grab pre-allocated constraint entry</i></td></tr>
<tr><th id="2686">2686</th><td><i>		 */</i></td></tr>
<tr><th id="2687">2687</th><td>		<a class="local col7 ref" href="#107cx" title='cx' data-ref="107cx">cx</a> = &amp;<a class="local col8 ref" href="#98cpuc" title='cpuc' data-ref="98cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a>[<a class="local col0 ref" href="#100idx" title='idx' data-ref="100idx">idx</a>];</td></tr>
<tr><th id="2688">2688</th><td></td></tr>
<tr><th id="2689">2689</th><td>		<i>/*</i></td></tr>
<tr><th id="2690">2690</th><td><i>		 * initialize dynamic constraint</i></td></tr>
<tr><th id="2691">2691</th><td><i>		 * with static constraint</i></td></tr>
<tr><th id="2692">2692</th><td><i>		 */</i></td></tr>
<tr><th id="2693">2693</th><td>		*<a class="local col7 ref" href="#107cx" title='cx' data-ref="107cx">cx</a> = *<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>;</td></tr>
<tr><th id="2694">2694</th><td></td></tr>
<tr><th id="2695">2695</th><td>		<i>/*</i></td></tr>
<tr><th id="2696">2696</th><td><i>		 * mark constraint as dynamic, so we</i></td></tr>
<tr><th id="2697">2697</th><td><i>		 * can free it later on</i></td></tr>
<tr><th id="2698">2698</th><td><i>		 */</i></td></tr>
<tr><th id="2699">2699</th><td>		<a class="local col7 ref" href="#107cx" title='cx' data-ref="107cx">cx</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#68" title="0x0080" data-ref="_M/PERF_X86_EVENT_DYNAMIC">PERF_X86_EVENT_DYNAMIC</a>;</td></tr>
<tr><th id="2700">2700</th><td>		<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a> = <a class="local col7 ref" href="#107cx" title='cx' data-ref="107cx">cx</a>;</td></tr>
<tr><th id="2701">2701</th><td>	}</td></tr>
<tr><th id="2702">2702</th><td></td></tr>
<tr><th id="2703">2703</th><td>	<i>/*</i></td></tr>
<tr><th id="2704">2704</th><td><i>	 * From here on, the constraint is dynamic.</i></td></tr>
<tr><th id="2705">2705</th><td><i>	 * Either it was just allocated above, or it</i></td></tr>
<tr><th id="2706">2706</th><td><i>	 * was allocated during a earlier invocation</i></td></tr>
<tr><th id="2707">2707</th><td><i>	 * of this function</i></td></tr>
<tr><th id="2708">2708</th><td><i>	 */</i></td></tr>
<tr><th id="2709">2709</th><td></td></tr>
<tr><th id="2710">2710</th><td>	<i>/*</i></td></tr>
<tr><th id="2711">2711</th><td><i>	 * state of sibling HT</i></td></tr>
<tr><th id="2712">2712</th><td><i>	 */</i></td></tr>
<tr><th id="2713">2713</th><td>	<a class="local col3 ref" href="#103xlo" title='xlo' data-ref="103xlo">xlo</a> = &amp;<a class="local col2 ref" href="#102excl_cntrs" title='excl_cntrs' data-ref="102excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::states" title='intel_excl_cntrs::states' data-ref="intel_excl_cntrs::states">states</a>[<a class="local col4 ref" href="#104tid" title='tid' data-ref="104tid">tid</a> ^ <var>1</var>];</td></tr>
<tr><th id="2714">2714</th><td></td></tr>
<tr><th id="2715">2715</th><td>	<i>/*</i></td></tr>
<tr><th id="2716">2716</th><td><i>	 * event requires exclusive counter access</i></td></tr>
<tr><th id="2717">2717</th><td><i>	 * across HT threads</i></td></tr>
<tr><th id="2718">2718</th><td><i>	 */</i></td></tr>
<tr><th id="2719">2719</th><td>	<a class="local col5 ref" href="#105is_excl" title='is_excl' data-ref="105is_excl">is_excl</a> = <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#67" title="0x0040" data-ref="_M/PERF_X86_EVENT_EXCL">PERF_X86_EVENT_EXCL</a>;</td></tr>
<tr><th id="2720">2720</th><td>	<b>if</b> (<a class="local col5 ref" href="#105is_excl" title='is_excl' data-ref="105is_excl">is_excl</a> &amp;&amp; !(<a class="local col9 ref" href="#99event" title='event' data-ref="99event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#70" title="0x0200" data-ref="_M/PERF_X86_EVENT_EXCL_ACCT">PERF_X86_EVENT_EXCL_ACCT</a>)) {</td></tr>
<tr><th id="2721">2721</th><td>		<a class="local col9 ref" href="#99event" title='event' data-ref="99event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#70" title="0x0200" data-ref="_M/PERF_X86_EVENT_EXCL_ACCT">PERF_X86_EVENT_EXCL_ACCT</a>;</td></tr>
<tr><th id="2722">2722</th><td>		<b>if</b> (!<a class="local col8 ref" href="#98cpuc" title='cpuc' data-ref="98cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::n_excl" title='cpu_hw_events::n_excl' data-ref="cpu_hw_events::n_excl">n_excl</a>++)</td></tr>
<tr><th id="2723">2723</th><td>			<a class="macro" href="../../../../include/linux/compiler.h.html#262" title="({ union { typeof(excl_cntrs-&gt;has_exclusive[tid]) __val; char __c[1]; } __u = { .__val = ( typeof(excl_cntrs-&gt;has_exclusive[tid])) (1) }; __write_once_size(&amp;(excl_cntrs-&gt;has_exclusive[tid]), __u.__c, sizeof(excl_cntrs-&gt;has_exclusive[tid])); __u.__val; })" data-ref="_M/WRITE_ONCE">WRITE_ONCE</a>(<a class="local col2 ref" href="#102excl_cntrs" title='excl_cntrs' data-ref="102excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::(anonymous)::has_exclusive" title='intel_excl_cntrs::(anonymous union)::has_exclusive' data-ref="intel_excl_cntrs::(anonymous)::has_exclusive">has_exclusive</a>[<a class="local col4 ref" href="#104tid" title='tid' data-ref="104tid">tid</a>], <var>1</var>);</td></tr>
<tr><th id="2724">2724</th><td>	}</td></tr>
<tr><th id="2725">2725</th><td></td></tr>
<tr><th id="2726">2726</th><td>	<i>/*</i></td></tr>
<tr><th id="2727">2727</th><td><i>	 * Modify static constraint with current dynamic</i></td></tr>
<tr><th id="2728">2728</th><td><i>	 * state of thread</i></td></tr>
<tr><th id="2729">2729</th><td><i>	 *</i></td></tr>
<tr><th id="2730">2730</th><td><i>	 * EXCLUSIVE: sibling counter measuring exclusive event</i></td></tr>
<tr><th id="2731">2731</th><td><i>	 * SHARED   : sibling counter measuring non-exclusive event</i></td></tr>
<tr><th id="2732">2732</th><td><i>	 * UNUSED   : sibling counter unused</i></td></tr>
<tr><th id="2733">2733</th><td><i>	 */</i></td></tr>
<tr><th id="2734">2734</th><td>	<a class="macro" href="../../../../include/linux/bitops.h.html#40" title="for ((i) = find_first_bit((c-&gt;idxmsk), (64)); (i) &lt; (64); (i) = find_next_bit((c-&gt;idxmsk), (64), (i) + 1))" data-ref="_M/for_each_set_bit">for_each_set_bit</a>(<a class="local col6 ref" href="#106i" title='i' data-ref="106i">i</a>, <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk" title='event_constraint::(anonymous union)::idxmsk' data-ref="event_constraint::(anonymous)::idxmsk">idxmsk</a>, <a class="macro" href="../../include/asm/perf_event.h.html#13" title="64" data-ref="_M/X86_PMC_IDX_MAX">X86_PMC_IDX_MAX</a>) {</td></tr>
<tr><th id="2735">2735</th><td>		<i>/*</i></td></tr>
<tr><th id="2736">2736</th><td><i>		 * exclusive event in sibling counter</i></td></tr>
<tr><th id="2737">2737</th><td><i>		 * our corresponding counter cannot be used</i></td></tr>
<tr><th id="2738">2738</th><td><i>		 * regardless of our event</i></td></tr>
<tr><th id="2739">2739</th><td><i>		 */</i></td></tr>
<tr><th id="2740">2740</th><td>		<b>if</b> (<a class="local col3 ref" href="#103xlo" title='xlo' data-ref="103xlo">xlo</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::state" title='intel_excl_states::state' data-ref="intel_excl_states::state">state</a>[<a class="local col6 ref" href="#106i" title='i' data-ref="106i">i</a>] == <a class="enum" href="../perf_event.h.html#INTEL_EXCL_EXCLUSIVE" title='INTEL_EXCL_EXCLUSIVE' data-ref="INTEL_EXCL_EXCLUSIVE">INTEL_EXCL_EXCLUSIVE</a>)</td></tr>
<tr><th id="2741">2741</th><td>			<a class="ref fn" href="../../include/asm/bitops.h.html#__clear_bit" title='__clear_bit' data-ref="__clear_bit">__clear_bit</a>(<a class="local col6 ref" href="#106i" title='i' data-ref="106i">i</a>, <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk" title='event_constraint::(anonymous union)::idxmsk' data-ref="event_constraint::(anonymous)::idxmsk">idxmsk</a>);</td></tr>
<tr><th id="2742">2742</th><td>		<i>/*</i></td></tr>
<tr><th id="2743">2743</th><td><i>		 * if measuring an exclusive event, sibling</i></td></tr>
<tr><th id="2744">2744</th><td><i>		 * measuring non-exclusive, then counter cannot</i></td></tr>
<tr><th id="2745">2745</th><td><i>		 * be used</i></td></tr>
<tr><th id="2746">2746</th><td><i>		 */</i></td></tr>
<tr><th id="2747">2747</th><td>		<b>if</b> (<a class="local col5 ref" href="#105is_excl" title='is_excl' data-ref="105is_excl">is_excl</a> &amp;&amp; <a class="local col3 ref" href="#103xlo" title='xlo' data-ref="103xlo">xlo</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::state" title='intel_excl_states::state' data-ref="intel_excl_states::state">state</a>[<a class="local col6 ref" href="#106i" title='i' data-ref="106i">i</a>] == <a class="enum" href="../perf_event.h.html#INTEL_EXCL_SHARED" title='INTEL_EXCL_SHARED' data-ref="INTEL_EXCL_SHARED">INTEL_EXCL_SHARED</a>)</td></tr>
<tr><th id="2748">2748</th><td>			<a class="ref fn" href="../../include/asm/bitops.h.html#__clear_bit" title='__clear_bit' data-ref="__clear_bit">__clear_bit</a>(<a class="local col6 ref" href="#106i" title='i' data-ref="106i">i</a>, <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk" title='event_constraint::(anonymous union)::idxmsk' data-ref="event_constraint::(anonymous)::idxmsk">idxmsk</a>);</td></tr>
<tr><th id="2749">2749</th><td>	}</td></tr>
<tr><th id="2750">2750</th><td></td></tr>
<tr><th id="2751">2751</th><td>	<i>/*</i></td></tr>
<tr><th id="2752">2752</th><td><i>	 * recompute actual bit weight for scheduling algorithm</i></td></tr>
<tr><th id="2753">2753</th><td><i>	 */</i></td></tr>
<tr><th id="2754">2754</th><td>	<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::weight" title='event_constraint::weight' data-ref="event_constraint::weight">weight</a> = <a class="macro" href="../../../../include/asm-generic/bitops/const_hweight.h.html#29" title="(__builtin_constant_p(c-&gt;idxmsk64) ? (((((unsigned int) ((!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 0))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 1))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 2))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 3))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 4))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 5))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 6))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))) : __arch_hweight64(c-&gt;idxmsk64))" data-ref="_M/hweight64">hweight64</a>(<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a>);</td></tr>
<tr><th id="2755">2755</th><td></td></tr>
<tr><th id="2756">2756</th><td>	<i>/*</i></td></tr>
<tr><th id="2757">2757</th><td><i>	 * if we return an empty mask, then switch</i></td></tr>
<tr><th id="2758">2758</th><td><i>	 * back to static empty constraint to avoid</i></td></tr>
<tr><th id="2759">2759</th><td><i>	 * the cost of freeing later on</i></td></tr>
<tr><th id="2760">2760</th><td><i>	 */</i></td></tr>
<tr><th id="2761">2761</th><td>	<b>if</b> (<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::weight" title='event_constraint::weight' data-ref="event_constraint::weight">weight</a> == <var>0</var>)</td></tr>
<tr><th id="2762">2762</th><td>		<a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a> = &amp;<a class="ref" href="../perf_event.h.html#emptyconstraint" title='emptyconstraint' data-ref="emptyconstraint">emptyconstraint</a>;</td></tr>
<tr><th id="2763">2763</th><td></td></tr>
<tr><th id="2764">2764</th><td>	<b>return</b> <a class="local col1 ref" href="#101c" title='c' data-ref="101c">c</a>;</td></tr>
<tr><th id="2765">2765</th><td>}</td></tr>
<tr><th id="2766">2766</th><td></td></tr>
<tr><th id="2767">2767</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="2768">2768</th><td><dfn class="tu decl def fn" id="intel_get_event_constraints" title='intel_get_event_constraints' data-type='struct event_constraint * intel_get_event_constraints(struct cpu_hw_events * cpuc, int idx, struct perf_event * event)' data-ref="intel_get_event_constraints">intel_get_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col8 decl" id="108cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="108cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col9 decl" id="109idx" title='idx' data-type='int' data-ref="109idx">idx</dfn>,</td></tr>
<tr><th id="2769">2769</th><td>			    <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="110event" title='event' data-type='struct perf_event *' data-ref="110event">event</dfn>)</td></tr>
<tr><th id="2770">2770</th><td>{</td></tr>
<tr><th id="2771">2771</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col1 decl" id="111c1" title='c1' data-type='struct event_constraint *' data-ref="111c1">c1</dfn> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="2772">2772</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col2 decl" id="112c2" title='c2' data-type='struct event_constraint *' data-ref="112c2">c2</dfn>;</td></tr>
<tr><th id="2773">2773</th><td></td></tr>
<tr><th id="2774">2774</th><td>	<b>if</b> (<a class="local col9 ref" href="#109idx" title='idx' data-ref="109idx">idx</a> &gt;= <var>0</var>) <i>/* fake does &lt; 0 */</i></td></tr>
<tr><th id="2775">2775</th><td>		<a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a> = <a class="local col8 ref" href="#108cpuc" title='cpuc' data-ref="108cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::event_constraint" title='cpu_hw_events::event_constraint' data-ref="cpu_hw_events::event_constraint">event_constraint</a>[<a class="local col9 ref" href="#109idx" title='idx' data-ref="109idx">idx</a>];</td></tr>
<tr><th id="2776">2776</th><td></td></tr>
<tr><th id="2777">2777</th><td>	<i>/*</i></td></tr>
<tr><th id="2778">2778</th><td><i>	 * first time only</i></td></tr>
<tr><th id="2779">2779</th><td><i>	 * - static constraint: no change across incremental scheduling calls</i></td></tr>
<tr><th id="2780">2780</th><td><i>	 * - dynamic constraint: handled by intel_get_excl_constraints()</i></td></tr>
<tr><th id="2781">2781</th><td><i>	 */</i></td></tr>
<tr><th id="2782">2782</th><td>	<a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a> = <a class="tu ref fn" href="#__intel_get_event_constraints" title='__intel_get_event_constraints' data-use='c' data-ref="__intel_get_event_constraints">__intel_get_event_constraints</a>(<a class="local col8 ref" href="#108cpuc" title='cpuc' data-ref="108cpuc">cpuc</a>, <a class="local col9 ref" href="#109idx" title='idx' data-ref="109idx">idx</a>, <a class="local col0 ref" href="#110event" title='event' data-ref="110event">event</a>);</td></tr>
<tr><th id="2783">2783</th><td>	<b>if</b> (<a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a> &amp;&amp; (<a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::flags" title='event_constraint::flags' data-ref="event_constraint::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#68" title="0x0080" data-ref="_M/PERF_X86_EVENT_DYNAMIC">PERF_X86_EVENT_DYNAMIC</a>)) {</td></tr>
<tr><th id="2784">2784</th><td>		<a class="ref fn" href="../../../../include/linux/bitmap.h.html#bitmap_copy" title='bitmap_copy' data-ref="bitmap_copy">bitmap_copy</a>(<a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk" title='event_constraint::(anonymous union)::idxmsk' data-ref="event_constraint::(anonymous)::idxmsk">idxmsk</a>, <a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk" title='event_constraint::(anonymous union)::idxmsk' data-ref="event_constraint::(anonymous)::idxmsk">idxmsk</a>, <a class="macro" href="../../include/asm/perf_event.h.html#13" title="64" data-ref="_M/X86_PMC_IDX_MAX">X86_PMC_IDX_MAX</a>);</td></tr>
<tr><th id="2785">2785</th><td>		<a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::weight" title='event_constraint::weight' data-ref="event_constraint::weight">weight</a> = <a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::weight" title='event_constraint::weight' data-ref="event_constraint::weight">weight</a>;</td></tr>
<tr><th id="2786">2786</th><td>		<a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a> = <a class="local col1 ref" href="#111c1" title='c1' data-ref="111c1">c1</a>;</td></tr>
<tr><th id="2787">2787</th><td>	}</td></tr>
<tr><th id="2788">2788</th><td></td></tr>
<tr><th id="2789">2789</th><td>	<b>if</b> (<a class="local col8 ref" href="#108cpuc" title='cpuc' data-ref="108cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>)</td></tr>
<tr><th id="2790">2790</th><td>		<b>return</b> <a class="tu ref fn" href="#intel_get_excl_constraints" title='intel_get_excl_constraints' data-use='c' data-ref="intel_get_excl_constraints">intel_get_excl_constraints</a>(<a class="local col8 ref" href="#108cpuc" title='cpuc' data-ref="108cpuc">cpuc</a>, <a class="local col0 ref" href="#110event" title='event' data-ref="110event">event</a>, <a class="local col9 ref" href="#109idx" title='idx' data-ref="109idx">idx</a>, <a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a>);</td></tr>
<tr><th id="2791">2791</th><td></td></tr>
<tr><th id="2792">2792</th><td>	<b>return</b> <a class="local col2 ref" href="#112c2" title='c2' data-ref="112c2">c2</a>;</td></tr>
<tr><th id="2793">2793</th><td>}</td></tr>
<tr><th id="2794">2794</th><td></td></tr>
<tr><th id="2795">2795</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_put_excl_constraints" title='intel_put_excl_constraints' data-type='void intel_put_excl_constraints(struct cpu_hw_events * cpuc, struct perf_event * event)' data-ref="intel_put_excl_constraints">intel_put_excl_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col3 decl" id="113cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="113cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2796">2796</th><td>		<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col4 decl" id="114event" title='event' data-type='struct perf_event *' data-ref="114event">event</dfn>)</td></tr>
<tr><th id="2797">2797</th><td>{</td></tr>
<tr><th id="2798">2798</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col5 decl" id="115hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="115hwc">hwc</dfn> = &amp;<a class="local col4 ref" href="#114event" title='event' data-ref="114event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>;</td></tr>
<tr><th id="2799">2799</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col6 decl" id="116excl_cntrs" title='excl_cntrs' data-type='struct intel_excl_cntrs *' data-ref="116excl_cntrs">excl_cntrs</dfn> = <a class="local col3 ref" href="#113cpuc" title='cpuc' data-ref="113cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="2800">2800</th><td>	<em>int</em> <dfn class="local col7 decl" id="117tid" title='tid' data-type='int' data-ref="117tid">tid</dfn> = <a class="local col3 ref" href="#113cpuc" title='cpuc' data-ref="113cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>;</td></tr>
<tr><th id="2801">2801</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_states" title='intel_excl_states' data-ref="intel_excl_states">intel_excl_states</a> *<dfn class="local col8 decl" id="118xl" title='xl' data-type='struct intel_excl_states *' data-ref="118xl">xl</dfn>;</td></tr>
<tr><th id="2802">2802</th><td></td></tr>
<tr><th id="2803">2803</th><td>	<i>/*</i></td></tr>
<tr><th id="2804">2804</th><td><i>	 * nothing needed if in group validation mode</i></td></tr>
<tr><th id="2805">2805</th><td><i>	 */</i></td></tr>
<tr><th id="2806">2806</th><td>	<b>if</b> (<a class="local col3 ref" href="#113cpuc" title='cpuc' data-ref="113cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::is_fake" title='cpu_hw_events::is_fake' data-ref="cpu_hw_events::is_fake">is_fake</a>)</td></tr>
<tr><th id="2807">2807</th><td>		<b>return</b>;</td></tr>
<tr><th id="2808">2808</th><td></td></tr>
<tr><th id="2809">2809</th><td>	<b>if</b> (<a class="macro" href="../../../../include/asm-generic/bug.h.html#66" title="({ int __ret_warn_on = !!(!excl_cntrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (2809), &quot;i&quot; ((1 &lt;&lt; 0)|((1 &lt;&lt; 1)|((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (59)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON_ONCE">WARN_ON_ONCE</a>(!<a class="local col6 ref" href="#116excl_cntrs" title='excl_cntrs' data-ref="116excl_cntrs">excl_cntrs</a>))</td></tr>
<tr><th id="2810">2810</th><td>		<b>return</b>;</td></tr>
<tr><th id="2811">2811</th><td></td></tr>
<tr><th id="2812">2812</th><td>	<b>if</b> (<a class="local col5 ref" href="#115hwc" title='hwc' data-ref="115hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#70" title="0x0200" data-ref="_M/PERF_X86_EVENT_EXCL_ACCT">PERF_X86_EVENT_EXCL_ACCT</a>) {</td></tr>
<tr><th id="2813">2813</th><td>		<a class="local col5 ref" href="#115hwc" title='hwc' data-ref="115hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> &amp;= ~<a class="macro" href="../perf_event.h.html#70" title="0x0200" data-ref="_M/PERF_X86_EVENT_EXCL_ACCT">PERF_X86_EVENT_EXCL_ACCT</a>;</td></tr>
<tr><th id="2814">2814</th><td>		<b>if</b> (!--<a class="local col3 ref" href="#113cpuc" title='cpuc' data-ref="113cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::n_excl" title='cpu_hw_events::n_excl' data-ref="cpu_hw_events::n_excl">n_excl</a>)</td></tr>
<tr><th id="2815">2815</th><td>			<a class="macro" href="../../../../include/linux/compiler.h.html#262" title="({ union { typeof(excl_cntrs-&gt;has_exclusive[tid]) __val; char __c[1]; } __u = { .__val = ( typeof(excl_cntrs-&gt;has_exclusive[tid])) (0) }; __write_once_size(&amp;(excl_cntrs-&gt;has_exclusive[tid]), __u.__c, sizeof(excl_cntrs-&gt;has_exclusive[tid])); __u.__val; })" data-ref="_M/WRITE_ONCE">WRITE_ONCE</a>(<a class="local col6 ref" href="#116excl_cntrs" title='excl_cntrs' data-ref="116excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::(anonymous)::has_exclusive" title='intel_excl_cntrs::(anonymous union)::has_exclusive' data-ref="intel_excl_cntrs::(anonymous)::has_exclusive">has_exclusive</a>[<a class="local col7 ref" href="#117tid" title='tid' data-ref="117tid">tid</a>], <var>0</var>);</td></tr>
<tr><th id="2816">2816</th><td>	}</td></tr>
<tr><th id="2817">2817</th><td></td></tr>
<tr><th id="2818">2818</th><td>	<i>/*</i></td></tr>
<tr><th id="2819">2819</th><td><i>	 * If event was actually assigned, then mark the counter state as</i></td></tr>
<tr><th id="2820">2820</th><td><i>	 * unused now.</i></td></tr>
<tr><th id="2821">2821</th><td><i>	 */</i></td></tr>
<tr><th id="2822">2822</th><td>	<b>if</b> (<a class="local col5 ref" href="#115hwc" title='hwc' data-ref="115hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a> &gt;= <var>0</var>) {</td></tr>
<tr><th id="2823">2823</th><td>		<a class="local col8 ref" href="#118xl" title='xl' data-ref="118xl">xl</a> = &amp;<a class="local col6 ref" href="#116excl_cntrs" title='excl_cntrs' data-ref="116excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::states" title='intel_excl_cntrs::states' data-ref="intel_excl_cntrs::states">states</a>[<a class="local col7 ref" href="#117tid" title='tid' data-ref="117tid">tid</a>];</td></tr>
<tr><th id="2824">2824</th><td></td></tr>
<tr><th id="2825">2825</th><td>		<i>/*</i></td></tr>
<tr><th id="2826">2826</th><td><i>		 * put_constraint may be called from x86_schedule_events()</i></td></tr>
<tr><th id="2827">2827</th><td><i>		 * which already has the lock held so here make locking</i></td></tr>
<tr><th id="2828">2828</th><td><i>		 * conditional.</i></td></tr>
<tr><th id="2829">2829</th><td><i>		 */</i></td></tr>
<tr><th id="2830">2830</th><td>		<b>if</b> (!<a class="local col8 ref" href="#118xl" title='xl' data-ref="118xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::sched_started" title='intel_excl_states::sched_started' data-ref="intel_excl_states::sched_started">sched_started</a>)</td></tr>
<tr><th id="2831">2831</th><td>			<a class="macro" href="../../../../include/linux/spinlock.h.html#196" title="_raw_spin_lock(&amp;excl_cntrs-&gt;lock)" data-ref="_M/raw_spin_lock">raw_spin_lock</a>(&amp;<a class="local col6 ref" href="#116excl_cntrs" title='excl_cntrs' data-ref="116excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="2832">2832</th><td></td></tr>
<tr><th id="2833">2833</th><td>		<a class="local col8 ref" href="#118xl" title='xl' data-ref="118xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::state" title='intel_excl_states::state' data-ref="intel_excl_states::state">state</a>[<a class="local col5 ref" href="#115hwc" title='hwc' data-ref="115hwc">hwc</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::idx" title='hw_perf_event::(anonymous union)::(anonymous struct)::idx' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::idx">idx</a>] = <a class="enum" href="../perf_event.h.html#INTEL_EXCL_UNUSED" title='INTEL_EXCL_UNUSED' data-ref="INTEL_EXCL_UNUSED">INTEL_EXCL_UNUSED</a>;</td></tr>
<tr><th id="2834">2834</th><td></td></tr>
<tr><th id="2835">2835</th><td>		<b>if</b> (!<a class="local col8 ref" href="#118xl" title='xl' data-ref="118xl">xl</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_states::sched_started" title='intel_excl_states::sched_started' data-ref="intel_excl_states::sched_started">sched_started</a>)</td></tr>
<tr><th id="2836">2836</th><td>			<a class="macro" href="../../../../include/linux/spinlock.h.html#255" title="__raw_spin_unlock(&amp;excl_cntrs-&gt;lock)" data-ref="_M/raw_spin_unlock">raw_spin_unlock</a>(&amp;<a class="local col6 ref" href="#116excl_cntrs" title='excl_cntrs' data-ref="116excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="2837">2837</th><td>	}</td></tr>
<tr><th id="2838">2838</th><td>}</td></tr>
<tr><th id="2839">2839</th><td></td></tr>
<tr><th id="2840">2840</th><td><em>static</em> <em>void</em></td></tr>
<tr><th id="2841">2841</th><td><dfn class="tu decl def fn" id="intel_put_shared_regs_event_constraints" title='intel_put_shared_regs_event_constraints' data-type='void intel_put_shared_regs_event_constraints(struct cpu_hw_events * cpuc, struct perf_event * event)' data-ref="intel_put_shared_regs_event_constraints">intel_put_shared_regs_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="119cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="119cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2842">2842</th><td>					<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="120event" title='event' data-type='struct perf_event *' data-ref="120event">event</dfn>)</td></tr>
<tr><th id="2843">2843</th><td>{</td></tr>
<tr><th id="2844">2844</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra" title='hw_perf_event_extra' data-ref="hw_perf_event_extra">hw_perf_event_extra</a> *<dfn class="local col1 decl" id="121reg" title='reg' data-type='struct hw_perf_event_extra *' data-ref="121reg">reg</dfn>;</td></tr>
<tr><th id="2845">2845</th><td></td></tr>
<tr><th id="2846">2846</th><td>	<a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a> = &amp;<a class="local col0 ref" href="#120event" title='event' data-ref="120event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::extra_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::extra_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::extra_reg">extra_reg</a>;</td></tr>
<tr><th id="2847">2847</th><td>	<b>if</b> (<a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a> != <a class="enum" href="../perf_event.h.html#EXTRA_REG_NONE" title='EXTRA_REG_NONE' data-ref="EXTRA_REG_NONE">EXTRA_REG_NONE</a>)</td></tr>
<tr><th id="2848">2848</th><td>		<a class="tu ref fn" href="#__intel_shared_reg_put_constraints" title='__intel_shared_reg_put_constraints' data-use='c' data-ref="__intel_shared_reg_put_constraints">__intel_shared_reg_put_constraints</a>(<a class="local col9 ref" href="#119cpuc" title='cpuc' data-ref="119cpuc">cpuc</a>, <a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a>);</td></tr>
<tr><th id="2849">2849</th><td></td></tr>
<tr><th id="2850">2850</th><td>	<a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a> = &amp;<a class="local col0 ref" href="#120event" title='event' data-ref="120event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::branch_reg" title='hw_perf_event::(anonymous union)::(anonymous struct)::branch_reg' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::branch_reg">branch_reg</a>;</td></tr>
<tr><th id="2851">2851</th><td>	<b>if</b> (<a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event_extra::idx" title='hw_perf_event_extra::idx' data-ref="hw_perf_event_extra::idx">idx</a> != <a class="enum" href="../perf_event.h.html#EXTRA_REG_NONE" title='EXTRA_REG_NONE' data-ref="EXTRA_REG_NONE">EXTRA_REG_NONE</a>)</td></tr>
<tr><th id="2852">2852</th><td>		<a class="tu ref fn" href="#__intel_shared_reg_put_constraints" title='__intel_shared_reg_put_constraints' data-use='c' data-ref="__intel_shared_reg_put_constraints">__intel_shared_reg_put_constraints</a>(<a class="local col9 ref" href="#119cpuc" title='cpuc' data-ref="119cpuc">cpuc</a>, <a class="local col1 ref" href="#121reg" title='reg' data-ref="121reg">reg</a>);</td></tr>
<tr><th id="2853">2853</th><td>}</td></tr>
<tr><th id="2854">2854</th><td></td></tr>
<tr><th id="2855">2855</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_put_event_constraints" title='intel_put_event_constraints' data-type='void intel_put_event_constraints(struct cpu_hw_events * cpuc, struct perf_event * event)' data-ref="intel_put_event_constraints">intel_put_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col2 decl" id="122cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="122cpuc">cpuc</dfn>,</td></tr>
<tr><th id="2856">2856</th><td>					<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col3 decl" id="123event" title='event' data-type='struct perf_event *' data-ref="123event">event</dfn>)</td></tr>
<tr><th id="2857">2857</th><td>{</td></tr>
<tr><th id="2858">2858</th><td>	<a class="tu ref fn" href="#intel_put_shared_regs_event_constraints" title='intel_put_shared_regs_event_constraints' data-use='c' data-ref="intel_put_shared_regs_event_constraints">intel_put_shared_regs_event_constraints</a>(<a class="local col2 ref" href="#122cpuc" title='cpuc' data-ref="122cpuc">cpuc</a>, <a class="local col3 ref" href="#123event" title='event' data-ref="123event">event</a>);</td></tr>
<tr><th id="2859">2859</th><td></td></tr>
<tr><th id="2860">2860</th><td>	<i>/*</i></td></tr>
<tr><th id="2861">2861</th><td><i>	 * is PMU has exclusive counter restrictions, then</i></td></tr>
<tr><th id="2862">2862</th><td><i>	 * all events are subject to and must call the</i></td></tr>
<tr><th id="2863">2863</th><td><i>	 * put_excl_constraints() routine</i></td></tr>
<tr><th id="2864">2864</th><td><i>	 */</i></td></tr>
<tr><th id="2865">2865</th><td>	<b>if</b> (<a class="local col2 ref" href="#122cpuc" title='cpuc' data-ref="122cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>)</td></tr>
<tr><th id="2866">2866</th><td>		<a class="tu ref fn" href="#intel_put_excl_constraints" title='intel_put_excl_constraints' data-use='c' data-ref="intel_put_excl_constraints">intel_put_excl_constraints</a>(<a class="local col2 ref" href="#122cpuc" title='cpuc' data-ref="122cpuc">cpuc</a>, <a class="local col3 ref" href="#123event" title='event' data-ref="123event">event</a>);</td></tr>
<tr><th id="2867">2867</th><td>}</td></tr>
<tr><th id="2868">2868</th><td></td></tr>
<tr><th id="2869">2869</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pebs_aliases_core2" title='intel_pebs_aliases_core2' data-type='void intel_pebs_aliases_core2(struct perf_event * event)' data-ref="intel_pebs_aliases_core2">intel_pebs_aliases_core2</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col4 decl" id="124event" title='event' data-type='struct perf_event *' data-ref="124event">event</dfn>)</td></tr>
<tr><th id="2870">2870</th><td>{</td></tr>
<tr><th id="2871">2871</th><td>	<b>if</b> ((<a class="local col4 ref" href="#124event" title='event' data-ref="124event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>) == <var>0x003c</var>) {</td></tr>
<tr><th id="2872">2872</th><td>		<i>/*</i></td></tr>
<tr><th id="2873">2873</th><td><i>		 * Use an alternative encoding for CPU_CLK_UNHALTED.THREAD_P</i></td></tr>
<tr><th id="2874">2874</th><td><i>		 * (0x003c) so that we can use it with PEBS.</i></td></tr>
<tr><th id="2875">2875</th><td><i>		 *</i></td></tr>
<tr><th id="2876">2876</th><td><i>		 * The regular CPU_CLK_UNHALTED.THREAD_P event (0x003c) isn't</i></td></tr>
<tr><th id="2877">2877</th><td><i>		 * PEBS capable. However we can use INST_RETIRED.ANY_P</i></td></tr>
<tr><th id="2878">2878</th><td><i>		 * (0x00c0), which is a PEBS capable event, to get the same</i></td></tr>
<tr><th id="2879">2879</th><td><i>		 * count.</i></td></tr>
<tr><th id="2880">2880</th><td><i>		 *</i></td></tr>
<tr><th id="2881">2881</th><td><i>		 * INST_RETIRED.ANY_P counts the number of cycles that retires</i></td></tr>
<tr><th id="2882">2882</th><td><i>		 * CNTMASK instructions. By setting CNTMASK to a value (16)</i></td></tr>
<tr><th id="2883">2883</th><td><i>		 * larger than the maximum number of instructions that can be</i></td></tr>
<tr><th id="2884">2884</th><td><i>		 * retired per cycle (4) and then inverting the condition, we</i></td></tr>
<tr><th id="2885">2885</th><td><i>		 * count all cycles that retire 16 or less instructions, which</i></td></tr>
<tr><th id="2886">2886</th><td><i>		 * is every cycle.</i></td></tr>
<tr><th id="2887">2887</th><td><i>		 *</i></td></tr>
<tr><th id="2888">2888</th><td><i>		 * Thereby we gain a PEBS capable cycle counter.</i></td></tr>
<tr><th id="2889">2889</th><td><i>		 */</i></td></tr>
<tr><th id="2890">2890</th><td>		<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col5 decl" id="125alt_config" title='alt_config' data-type='u64' data-ref="125alt_config">alt_config</dfn> = <a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xc0, .inv=1, .cmask=16}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xc0</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>16</var>);</td></tr>
<tr><th id="2891">2891</th><td></td></tr>
<tr><th id="2892">2892</th><td>		<a class="local col5 ref" href="#125alt_config" title='alt_config' data-ref="125alt_config">alt_config</a> |= (<a class="local col4 ref" href="#124event" title='event' data-ref="124event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; ~<a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>);</td></tr>
<tr><th id="2893">2893</th><td>		<a class="local col4 ref" href="#124event" title='event' data-ref="124event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> = <a class="local col5 ref" href="#125alt_config" title='alt_config' data-ref="125alt_config">alt_config</a>;</td></tr>
<tr><th id="2894">2894</th><td>	}</td></tr>
<tr><th id="2895">2895</th><td>}</td></tr>
<tr><th id="2896">2896</th><td></td></tr>
<tr><th id="2897">2897</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pebs_aliases_snb" title='intel_pebs_aliases_snb' data-type='void intel_pebs_aliases_snb(struct perf_event * event)' data-ref="intel_pebs_aliases_snb">intel_pebs_aliases_snb</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col6 decl" id="126event" title='event' data-type='struct perf_event *' data-ref="126event">event</dfn>)</td></tr>
<tr><th id="2898">2898</th><td>{</td></tr>
<tr><th id="2899">2899</th><td>	<b>if</b> ((<a class="local col6 ref" href="#126event" title='event' data-ref="126event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>) == <var>0x003c</var>) {</td></tr>
<tr><th id="2900">2900</th><td>		<i>/*</i></td></tr>
<tr><th id="2901">2901</th><td><i>		 * Use an alternative encoding for CPU_CLK_UNHALTED.THREAD_P</i></td></tr>
<tr><th id="2902">2902</th><td><i>		 * (0x003c) so that we can use it with PEBS.</i></td></tr>
<tr><th id="2903">2903</th><td><i>		 *</i></td></tr>
<tr><th id="2904">2904</th><td><i>		 * The regular CPU_CLK_UNHALTED.THREAD_P event (0x003c) isn't</i></td></tr>
<tr><th id="2905">2905</th><td><i>		 * PEBS capable. However we can use UOPS_RETIRED.ALL</i></td></tr>
<tr><th id="2906">2906</th><td><i>		 * (0x01c2), which is a PEBS capable event, to get the same</i></td></tr>
<tr><th id="2907">2907</th><td><i>		 * count.</i></td></tr>
<tr><th id="2908">2908</th><td><i>		 *</i></td></tr>
<tr><th id="2909">2909</th><td><i>		 * UOPS_RETIRED.ALL counts the number of cycles that retires</i></td></tr>
<tr><th id="2910">2910</th><td><i>		 * CNTMASK micro-ops. By setting CNTMASK to a value (16)</i></td></tr>
<tr><th id="2911">2911</th><td><i>		 * larger than the maximum number of micro-ops that can be</i></td></tr>
<tr><th id="2912">2912</th><td><i>		 * retired per cycle (4) and then inverting the condition, we</i></td></tr>
<tr><th id="2913">2913</th><td><i>		 * count all cycles that retire 16 or less micro-ops, which</i></td></tr>
<tr><th id="2914">2914</th><td><i>		 * is every cycle.</i></td></tr>
<tr><th id="2915">2915</th><td><i>		 *</i></td></tr>
<tr><th id="2916">2916</th><td><i>		 * Thereby we gain a PEBS capable cycle counter.</i></td></tr>
<tr><th id="2917">2917</th><td><i>		 */</i></td></tr>
<tr><th id="2918">2918</th><td>		<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col7 decl" id="127alt_config" title='alt_config' data-type='u64' data-ref="127alt_config">alt_config</dfn> = <a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xc2, .umask=0x01, .inv=1, .cmask=16}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xc2</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>16</var>);</td></tr>
<tr><th id="2919">2919</th><td></td></tr>
<tr><th id="2920">2920</th><td>		<a class="local col7 ref" href="#127alt_config" title='alt_config' data-ref="127alt_config">alt_config</a> |= (<a class="local col6 ref" href="#126event" title='event' data-ref="126event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; ~<a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>);</td></tr>
<tr><th id="2921">2921</th><td>		<a class="local col6 ref" href="#126event" title='event' data-ref="126event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> = <a class="local col7 ref" href="#127alt_config" title='alt_config' data-ref="127alt_config">alt_config</a>;</td></tr>
<tr><th id="2922">2922</th><td>	}</td></tr>
<tr><th id="2923">2923</th><td>}</td></tr>
<tr><th id="2924">2924</th><td></td></tr>
<tr><th id="2925">2925</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pebs_aliases_precdist" title='intel_pebs_aliases_precdist' data-type='void intel_pebs_aliases_precdist(struct perf_event * event)' data-ref="intel_pebs_aliases_precdist">intel_pebs_aliases_precdist</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col8 decl" id="128event" title='event' data-type='struct perf_event *' data-ref="128event">event</dfn>)</td></tr>
<tr><th id="2926">2926</th><td>{</td></tr>
<tr><th id="2927">2927</th><td>	<b>if</b> ((<a class="local col8 ref" href="#128event" title='event' data-ref="128event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>) == <var>0x003c</var>) {</td></tr>
<tr><th id="2928">2928</th><td>		<i>/*</i></td></tr>
<tr><th id="2929">2929</th><td><i>		 * Use an alternative encoding for CPU_CLK_UNHALTED.THREAD_P</i></td></tr>
<tr><th id="2930">2930</th><td><i>		 * (0x003c) so that we can use it with PEBS.</i></td></tr>
<tr><th id="2931">2931</th><td><i>		 *</i></td></tr>
<tr><th id="2932">2932</th><td><i>		 * The regular CPU_CLK_UNHALTED.THREAD_P event (0x003c) isn't</i></td></tr>
<tr><th id="2933">2933</th><td><i>		 * PEBS capable. However we can use INST_RETIRED.PREC_DIST</i></td></tr>
<tr><th id="2934">2934</th><td><i>		 * (0x01c0), which is a PEBS capable event, to get the same</i></td></tr>
<tr><th id="2935">2935</th><td><i>		 * count.</i></td></tr>
<tr><th id="2936">2936</th><td><i>		 *</i></td></tr>
<tr><th id="2937">2937</th><td><i>		 * The PREC_DIST event has special support to minimize sample</i></td></tr>
<tr><th id="2938">2938</th><td><i>		 * shadowing effects. One drawback is that it can be</i></td></tr>
<tr><th id="2939">2939</th><td><i>		 * only programmed on counter 1, but that seems like an</i></td></tr>
<tr><th id="2940">2940</th><td><i>		 * acceptable trade off.</i></td></tr>
<tr><th id="2941">2941</th><td><i>		 */</i></td></tr>
<tr><th id="2942">2942</th><td>		<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col9 decl" id="129alt_config" title='alt_config' data-type='u64' data-ref="129alt_config">alt_config</dfn> = <a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xc0, .umask=0x01, .inv=1, .cmask=16}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xc0</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>16</var>);</td></tr>
<tr><th id="2943">2943</th><td></td></tr>
<tr><th id="2944">2944</th><td>		<a class="local col9 ref" href="#129alt_config" title='alt_config' data-ref="129alt_config">alt_config</a> |= (<a class="local col8 ref" href="#128event" title='event' data-ref="128event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; ~<a class="macro" href="../../include/asm/perf_event.h.html#49" title="(0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)" data-ref="_M/X86_RAW_EVENT_MASK">X86_RAW_EVENT_MASK</a>);</td></tr>
<tr><th id="2945">2945</th><td>		<a class="local col8 ref" href="#128event" title='event' data-ref="128event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> = <a class="local col9 ref" href="#129alt_config" title='alt_config' data-ref="129alt_config">alt_config</a>;</td></tr>
<tr><th id="2946">2946</th><td>	}</td></tr>
<tr><th id="2947">2947</th><td>}</td></tr>
<tr><th id="2948">2948</th><td></td></tr>
<tr><th id="2949">2949</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pebs_aliases_ivb" title='intel_pebs_aliases_ivb' data-type='void intel_pebs_aliases_ivb(struct perf_event * event)' data-ref="intel_pebs_aliases_ivb">intel_pebs_aliases_ivb</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="130event" title='event' data-type='struct perf_event *' data-ref="130event">event</dfn>)</td></tr>
<tr><th id="2950">2950</th><td>{</td></tr>
<tr><th id="2951">2951</th><td>	<b>if</b> (<a class="local col0 ref" href="#130event" title='event' data-ref="130event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a> &lt; <var>3</var>)</td></tr>
<tr><th id="2952">2952</th><td>		<b>return</b> <a class="tu ref fn" href="#intel_pebs_aliases_snb" title='intel_pebs_aliases_snb' data-use='c' data-ref="intel_pebs_aliases_snb">intel_pebs_aliases_snb</a>(<a class="local col0 ref" href="#130event" title='event' data-ref="130event">event</a>);</td></tr>
<tr><th id="2953">2953</th><td>	<b>return</b> <a class="tu ref fn" href="#intel_pebs_aliases_precdist" title='intel_pebs_aliases_precdist' data-use='c' data-ref="intel_pebs_aliases_precdist">intel_pebs_aliases_precdist</a>(<a class="local col0 ref" href="#130event" title='event' data-ref="130event">event</a>);</td></tr>
<tr><th id="2954">2954</th><td>}</td></tr>
<tr><th id="2955">2955</th><td></td></tr>
<tr><th id="2956">2956</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pebs_aliases_skl" title='intel_pebs_aliases_skl' data-type='void intel_pebs_aliases_skl(struct perf_event * event)' data-ref="intel_pebs_aliases_skl">intel_pebs_aliases_skl</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col1 decl" id="131event" title='event' data-type='struct perf_event *' data-ref="131event">event</dfn>)</td></tr>
<tr><th id="2957">2957</th><td>{</td></tr>
<tr><th id="2958">2958</th><td>	<b>if</b> (<a class="local col1 ref" href="#131event" title='event' data-ref="131event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a> &lt; <var>3</var>)</td></tr>
<tr><th id="2959">2959</th><td>		<b>return</b> <a class="tu ref fn" href="#intel_pebs_aliases_core2" title='intel_pebs_aliases_core2' data-use='c' data-ref="intel_pebs_aliases_core2">intel_pebs_aliases_core2</a>(<a class="local col1 ref" href="#131event" title='event' data-ref="131event">event</a>);</td></tr>
<tr><th id="2960">2960</th><td>	<b>return</b> <a class="tu ref fn" href="#intel_pebs_aliases_precdist" title='intel_pebs_aliases_precdist' data-use='c' data-ref="intel_pebs_aliases_precdist">intel_pebs_aliases_precdist</a>(<a class="local col1 ref" href="#131event" title='event' data-ref="131event">event</a>);</td></tr>
<tr><th id="2961">2961</th><td>}</td></tr>
<tr><th id="2962">2962</th><td></td></tr>
<tr><th id="2963">2963</th><td><em>static</em> <em>unsigned</em> <em>long</em> <dfn class="tu decl def fn" id="intel_pmu_free_running_flags" title='intel_pmu_free_running_flags' data-type='unsigned long intel_pmu_free_running_flags(struct perf_event * event)' data-ref="intel_pmu_free_running_flags">intel_pmu_free_running_flags</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col2 decl" id="132event" title='event' data-type='struct perf_event *' data-ref="132event">event</dfn>)</td></tr>
<tr><th id="2964">2964</th><td>{</td></tr>
<tr><th id="2965">2965</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col3 decl" id="133flags" title='flags' data-type='unsigned long' data-ref="133flags">flags</dfn> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::free_running_flags" title='x86_pmu::free_running_flags' data-ref="x86_pmu::free_running_flags">free_running_flags</a>;</td></tr>
<tr><th id="2966">2966</th><td></td></tr>
<tr><th id="2967">2967</th><td>	<b>if</b> (<a class="local col2 ref" href="#132event" title='event' data-ref="132event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::use_clockid" title='perf_event_attr::use_clockid' data-ref="perf_event_attr::use_clockid">use_clockid</a>)</td></tr>
<tr><th id="2968">2968</th><td>		<a class="local col3 ref" href="#133flags" title='flags' data-ref="133flags">flags</a> &amp;= ~<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_SAMPLE_TIME" title='PERF_SAMPLE_TIME' data-ref="PERF_SAMPLE_TIME">PERF_SAMPLE_TIME</a>;</td></tr>
<tr><th id="2969">2969</th><td>	<b>if</b> (!<a class="local col2 ref" href="#132event" title='event' data-ref="132event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_kernel" title='perf_event_attr::exclude_kernel' data-ref="perf_event_attr::exclude_kernel">exclude_kernel</a>)</td></tr>
<tr><th id="2970">2970</th><td>		<a class="local col3 ref" href="#133flags" title='flags' data-ref="133flags">flags</a> &amp;= ~<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_SAMPLE_REGS_USER" title='PERF_SAMPLE_REGS_USER' data-ref="PERF_SAMPLE_REGS_USER">PERF_SAMPLE_REGS_USER</a>;</td></tr>
<tr><th id="2971">2971</th><td>	<b>if</b> (<a class="local col2 ref" href="#132event" title='event' data-ref="132event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::sample_regs_user" title='perf_event_attr::sample_regs_user' data-ref="perf_event_attr::sample_regs_user">sample_regs_user</a> &amp; ~<a class="macro" href="../perf_event.h.html#98" title="(PERF_REG_X86_AX | PERF_REG_X86_BX | PERF_REG_X86_CX | PERF_REG_X86_DX | PERF_REG_X86_DI | PERF_REG_X86_SI | PERF_REG_X86_SP | PERF_REG_X86_BP | PERF_REG_X86_IP | PERF_REG_X86_FLAGS | PERF_REG_X86_R8 | PERF_REG_X86_R9 | PERF_REG_X86_R10 | PERF_REG_X86_R11 | PERF_REG_X86_R12 | PERF_REG_X86_R13 | PERF_REG_X86_R14 | PERF_REG_X86_R15)" data-ref="_M/PEBS_REGS">PEBS_REGS</a>)</td></tr>
<tr><th id="2972">2972</th><td>		<a class="local col3 ref" href="#133flags" title='flags' data-ref="133flags">flags</a> &amp;= ~(<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_SAMPLE_REGS_USER" title='PERF_SAMPLE_REGS_USER' data-ref="PERF_SAMPLE_REGS_USER">PERF_SAMPLE_REGS_USER</a> | <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_SAMPLE_REGS_INTR" title='PERF_SAMPLE_REGS_INTR' data-ref="PERF_SAMPLE_REGS_INTR">PERF_SAMPLE_REGS_INTR</a>);</td></tr>
<tr><th id="2973">2973</th><td>	<b>return</b> <a class="local col3 ref" href="#133flags" title='flags' data-ref="133flags">flags</a>;</td></tr>
<tr><th id="2974">2974</th><td>}</td></tr>
<tr><th id="2975">2975</th><td></td></tr>
<tr><th id="2976">2976</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="intel_pmu_hw_config" title='intel_pmu_hw_config' data-type='int intel_pmu_hw_config(struct perf_event * event)' data-ref="intel_pmu_hw_config">intel_pmu_hw_config</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col4 decl" id="134event" title='event' data-type='struct perf_event *' data-ref="134event">event</dfn>)</td></tr>
<tr><th id="2977">2977</th><td>{</td></tr>
<tr><th id="2978">2978</th><td>	<em>int</em> <dfn class="local col5 decl" id="135ret" title='ret' data-type='int' data-ref="135ret">ret</dfn> = <a class="ref fn" href="../perf_event.h.html#x86_pmu_hw_config" title='x86_pmu_hw_config' data-ref="x86_pmu_hw_config">x86_pmu_hw_config</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>);</td></tr>
<tr><th id="2979">2979</th><td></td></tr>
<tr><th id="2980">2980</th><td>	<b>if</b> (<a class="local col5 ref" href="#135ret" title='ret' data-ref="135ret">ret</a>)</td></tr>
<tr><th id="2981">2981</th><td>		<b>return</b> <a class="local col5 ref" href="#135ret" title='ret' data-ref="135ret">ret</a>;</td></tr>
<tr><th id="2982">2982</th><td></td></tr>
<tr><th id="2983">2983</th><td>	<b>if</b> (<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a>) {</td></tr>
<tr><th id="2984">2984</th><td>		<b>if</b> (!<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::freq" title='perf_event_attr::freq' data-ref="perf_event_attr::freq">freq</a>) {</td></tr>
<tr><th id="2985">2985</th><td>			<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#71" title="0x0400" data-ref="_M/PERF_X86_EVENT_AUTO_RELOAD">PERF_X86_EVENT_AUTO_RELOAD</a>;</td></tr>
<tr><th id="2986">2986</th><td>			<b>if</b> (!(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::sample_type" title='perf_event_attr::sample_type' data-ref="perf_event_attr::sample_type">sample_type</a> &amp;</td></tr>
<tr><th id="2987">2987</th><td>			      ~<a class="tu ref fn" href="#intel_pmu_free_running_flags" title='intel_pmu_free_running_flags' data-use='c' data-ref="intel_pmu_free_running_flags">intel_pmu_free_running_flags</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>)))</td></tr>
<tr><th id="2988">2988</th><td>				<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::flags" title='hw_perf_event::(anonymous union)::(anonymous struct)::flags' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#72" title="0x0800" data-ref="_M/PERF_X86_EVENT_FREERUNNING">PERF_X86_EVENT_FREERUNNING</a>;</td></tr>
<tr><th id="2989">2989</th><td>		}</td></tr>
<tr><th id="2990">2990</th><td>		<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a>)</td></tr>
<tr><th id="2991">2991</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>);</td></tr>
<tr><th id="2992">2992</th><td>	}</td></tr>
<tr><th id="2993">2993</th><td></td></tr>
<tr><th id="2994">2994</th><td>	<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#needs_branch_stack" title='needs_branch_stack' data-ref="needs_branch_stack">needs_branch_stack</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>)) {</td></tr>
<tr><th id="2995">2995</th><td>		<a class="local col5 ref" href="#135ret" title='ret' data-ref="135ret">ret</a> = <a class="ref fn" href="../perf_event.h.html#intel_pmu_setup_lbr_filter" title='intel_pmu_setup_lbr_filter' data-ref="intel_pmu_setup_lbr_filter">intel_pmu_setup_lbr_filter</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>);</td></tr>
<tr><th id="2996">2996</th><td>		<b>if</b> (<a class="local col5 ref" href="#135ret" title='ret' data-ref="135ret">ret</a>)</td></tr>
<tr><th id="2997">2997</th><td>			<b>return</b> <a class="local col5 ref" href="#135ret" title='ret' data-ref="135ret">ret</a>;</td></tr>
<tr><th id="2998">2998</th><td></td></tr>
<tr><th id="2999">2999</th><td>		<i>/*</i></td></tr>
<tr><th id="3000">3000</th><td><i>		 * BTS is set up earlier in this path, so don't account twice</i></td></tr>
<tr><th id="3001">3001</th><td><i>		 */</i></td></tr>
<tr><th id="3002">3002</th><td>		<b>if</b> (!<a class="ref fn" href="../perf_event.h.html#intel_pmu_has_bts" title='intel_pmu_has_bts' data-ref="intel_pmu_has_bts">intel_pmu_has_bts</a>(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>)) {</td></tr>
<tr><th id="3003">3003</th><td>			<i>/* disallow lbr if conflicting events are present */</i></td></tr>
<tr><th id="3004">3004</th><td>			<b>if</b> (<a class="ref fn" href="../perf_event.h.html#x86_add_exclusive" title='x86_add_exclusive' data-ref="x86_add_exclusive">x86_add_exclusive</a>(<a class="enum" href="../perf_event.h.html#x86_lbr_exclusive_lbr" title='x86_lbr_exclusive_lbr' data-ref="x86_lbr_exclusive_lbr">x86_lbr_exclusive_lbr</a>))</td></tr>
<tr><th id="3005">3005</th><td>				<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#20" title="16" data-ref="_M/EBUSY">EBUSY</a>;</td></tr>
<tr><th id="3006">3006</th><td></td></tr>
<tr><th id="3007">3007</th><td>			<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::destroy" title='perf_event::destroy' data-ref="perf_event::destroy">destroy</a> = <a class="ref fn" href="../perf_event.h.html#hw_perf_lbr_event_destroy" title='hw_perf_lbr_event_destroy' data-ref="hw_perf_lbr_event_destroy">hw_perf_lbr_event_destroy</a>;</td></tr>
<tr><th id="3008">3008</th><td>		}</td></tr>
<tr><th id="3009">3009</th><td>	}</td></tr>
<tr><th id="3010">3010</th><td></td></tr>
<tr><th id="3011">3011</th><td>	<b>if</b> (<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::type" title='perf_event_attr::type' data-ref="perf_event_attr::type">type</a> != <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_TYPE_RAW" title='PERF_TYPE_RAW' data-ref="PERF_TYPE_RAW">PERF_TYPE_RAW</a>)</td></tr>
<tr><th id="3012">3012</th><td>		<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3013">3013</th><td></td></tr>
<tr><th id="3014">3014</th><td>	<b>if</b> (!(<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::config" title='perf_event_attr::config' data-ref="perf_event_attr::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#28" title="(1ULL &lt;&lt; 21)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ANY">ARCH_PERFMON_EVENTSEL_ANY</a>))</td></tr>
<tr><th id="3015">3015</th><td>		<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3016">3016</th><td></td></tr>
<tr><th id="3017">3017</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a> &lt; <var>3</var>)</td></tr>
<tr><th id="3018">3018</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#26" title="22" data-ref="_M/EINVAL">EINVAL</a>;</td></tr>
<tr><th id="3019">3019</th><td></td></tr>
<tr><th id="3020">3020</th><td>	<b>if</b> (<a class="ref fn" href="../../../../include/linux/perf_event.h.html#perf_paranoid_cpu" title='perf_paranoid_cpu' data-ref="perf_paranoid_cpu">perf_paranoid_cpu</a>() &amp;&amp; !<a class="ref fn" href="../../../../include/linux/capability.h.html#capable" title='capable' data-ref="capable">capable</a>(<a class="macro" href="../../../../include/uapi/linux/capability.h.html#278" title="21" data-ref="_M/CAP_SYS_ADMIN">CAP_SYS_ADMIN</a>))</td></tr>
<tr><th id="3021">3021</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#17" title="13" data-ref="_M/EACCES">EACCES</a>;</td></tr>
<tr><th id="3022">3022</th><td></td></tr>
<tr><th id="3023">3023</th><td>	<a class="local col4 ref" href="#134event" title='event' data-ref="134event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> |= <a class="macro" href="../../include/asm/perf_event.h.html#28" title="(1ULL &lt;&lt; 21)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ANY">ARCH_PERFMON_EVENTSEL_ANY</a>;</td></tr>
<tr><th id="3024">3024</th><td></td></tr>
<tr><th id="3025">3025</th><td>	<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3026">3026</th><td>}</td></tr>
<tr><th id="3027">3027</th><td></td></tr>
<tr><th id="3028">3028</th><td><b>struct</b> <a class="type" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr" title='perf_guest_switch_msr' data-ref="perf_guest_switch_msr">perf_guest_switch_msr</a> *<dfn class="decl def fn" id="perf_guest_get_msrs" title='perf_guest_get_msrs' data-ref="perf_guest_get_msrs">perf_guest_get_msrs</dfn>(<em>int</em> *<dfn class="local col6 decl" id="136nr" title='nr' data-type='int *' data-ref="136nr">nr</dfn>)</td></tr>
<tr><th id="3029">3029</th><td>{</td></tr>
<tr><th id="3030">3030</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::guest_get_msrs" title='x86_pmu::guest_get_msrs' data-ref="x86_pmu::guest_get_msrs">guest_get_msrs</a>)</td></tr>
<tr><th id="3031">3031</th><td>		<b>return</b> <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::guest_get_msrs" title='x86_pmu::guest_get_msrs' data-ref="x86_pmu::guest_get_msrs">guest_get_msrs</a>(<a class="local col6 ref" href="#136nr" title='nr' data-ref="136nr">nr</a>);</td></tr>
<tr><th id="3032">3032</th><td>	*<a class="local col6 ref" href="#136nr" title='nr' data-ref="136nr">nr</a> = <var>0</var>;</td></tr>
<tr><th id="3033">3033</th><td>	<b>return</b> <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3034">3034</th><td>}</td></tr>
<tr><th id="3035">3035</th><td><a class="macro" href="../../../../include/linux/export.h.html#106" title="extern typeof(perf_guest_get_msrs) perf_guest_get_msrs; static const char __kstrtab_perf_guest_get_msrs[] __attribute__((section(&quot;__ksymtab_strings&quot;), aligned(1))) = &quot;perf_guest_get_msrs&quot;; static const struct kernel_symbol __ksymtab_perf_guest_get_msrs __attribute__((__used__)) __attribute__((section(&quot;___ksymtab&quot; &quot;_gpl&quot; &quot;+&quot; &quot;perf_guest_get_msrs&quot;), used)) = { (unsigned long)&amp;perf_guest_get_msrs, __kstrtab_perf_guest_get_msrs }" data-ref="_M/EXPORT_SYMBOL_GPL">EXPORT_SYMBOL_GPL</a>(<a class="decl fn" href="#perf_guest_get_msrs" title='perf_guest_get_msrs' data-ref="perf_guest_get_msrs"><a class="ref fn" href="#perf_guest_get_msrs" title='perf_guest_get_msrs' data-ref="perf_guest_get_msrs"><a class="ref fn" href="#perf_guest_get_msrs" title='perf_guest_get_msrs' data-ref="perf_guest_get_msrs"><a class="ref fn" href="#perf_guest_get_msrs" title='perf_guest_get_msrs' data-ref="perf_guest_get_msrs">perf_guest_get_msrs</a></a></a></a>);</td></tr>
<tr><th id="3036">3036</th><td></td></tr>
<tr><th id="3037">3037</th><td><em>static</em> <b>struct</b> <a class="type" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr" title='perf_guest_switch_msr' data-ref="perf_guest_switch_msr">perf_guest_switch_msr</a> *<dfn class="tu decl def fn" id="intel_guest_get_msrs" title='intel_guest_get_msrs' data-type='struct perf_guest_switch_msr * intel_guest_get_msrs(int * nr)' data-ref="intel_guest_get_msrs">intel_guest_get_msrs</dfn>(<em>int</em> *<dfn class="local col7 decl" id="137nr" title='nr' data-type='int *' data-ref="137nr">nr</dfn>)</td></tr>
<tr><th id="3038">3038</th><td>{</td></tr>
<tr><th id="3039">3039</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col8 decl" id="138cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="138cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="3040">3040</th><td>	<b>struct</b> <a class="type" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr" title='perf_guest_switch_msr' data-ref="perf_guest_switch_msr">perf_guest_switch_msr</a> *<dfn class="local col9 decl" id="139arr" title='arr' data-type='struct perf_guest_switch_msr *' data-ref="139arr">arr</dfn> = <a class="local col8 ref" href="#138cpuc" title='cpuc' data-ref="138cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::guest_switch_msrs" title='cpu_hw_events::guest_switch_msrs' data-ref="cpu_hw_events::guest_switch_msrs">guest_switch_msrs</a>;</td></tr>
<tr><th id="3041">3041</th><td></td></tr>
<tr><th id="3042">3042</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>0</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::msr" title='perf_guest_switch_msr::msr' data-ref="perf_guest_switch_msr::msr">msr</a> = <a class="macro" href="../../include/asm/msr-index.h.html#710" title="0x0000038f" data-ref="_M/MSR_CORE_PERF_GLOBAL_CTRL">MSR_CORE_PERF_GLOBAL_CTRL</a>;</td></tr>
<tr><th id="3043">3043</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>0</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::host" title='perf_guest_switch_msr::host' data-ref="perf_guest_switch_msr::host">host</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> &amp; ~<a class="local col8 ref" href="#138cpuc" title='cpuc' data-ref="138cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_guest_mask" title='cpu_hw_events::intel_ctrl_guest_mask' data-ref="cpu_hw_events::intel_ctrl_guest_mask">intel_ctrl_guest_mask</a>;</td></tr>
<tr><th id="3044">3044</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>0</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::guest" title='perf_guest_switch_msr::guest' data-ref="perf_guest_switch_msr::guest">guest</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> &amp; ~<a class="local col8 ref" href="#138cpuc" title='cpuc' data-ref="138cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::intel_ctrl_host_mask" title='cpu_hw_events::intel_ctrl_host_mask' data-ref="cpu_hw_events::intel_ctrl_host_mask">intel_ctrl_host_mask</a>;</td></tr>
<tr><th id="3045">3045</th><td>	<i>/*</i></td></tr>
<tr><th id="3046">3046</th><td><i>	 * If PMU counter has PEBS enabled it is not enough to disable counter</i></td></tr>
<tr><th id="3047">3047</th><td><i>	 * on a guest entry since PEBS memory write can overshoot guest entry</i></td></tr>
<tr><th id="3048">3048</th><td><i>	 * and corrupt guest memory. Disabling PEBS solves the problem.</i></td></tr>
<tr><th id="3049">3049</th><td><i>	 */</i></td></tr>
<tr><th id="3050">3050</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>1</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::msr" title='perf_guest_switch_msr::msr' data-ref="perf_guest_switch_msr::msr">msr</a> = <a class="macro" href="../../include/asm/msr-index.h.html#110" title="0x000003f1" data-ref="_M/MSR_IA32_PEBS_ENABLE">MSR_IA32_PEBS_ENABLE</a>;</td></tr>
<tr><th id="3051">3051</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>1</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::host" title='perf_guest_switch_msr::host' data-ref="perf_guest_switch_msr::host">host</a> = <a class="local col8 ref" href="#138cpuc" title='cpuc' data-ref="138cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::pebs_enabled" title='cpu_hw_events::pebs_enabled' data-ref="cpu_hw_events::pebs_enabled">pebs_enabled</a>;</td></tr>
<tr><th id="3052">3052</th><td>	<a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>[<var>1</var>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::guest" title='perf_guest_switch_msr::guest' data-ref="perf_guest_switch_msr::guest">guest</a> = <var>0</var>;</td></tr>
<tr><th id="3053">3053</th><td></td></tr>
<tr><th id="3054">3054</th><td>	*<a class="local col7 ref" href="#137nr" title='nr' data-ref="137nr">nr</a> = <var>2</var>;</td></tr>
<tr><th id="3055">3055</th><td>	<b>return</b> <a class="local col9 ref" href="#139arr" title='arr' data-ref="139arr">arr</a>;</td></tr>
<tr><th id="3056">3056</th><td>}</td></tr>
<tr><th id="3057">3057</th><td></td></tr>
<tr><th id="3058">3058</th><td><em>static</em> <b>struct</b> <a class="type" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr" title='perf_guest_switch_msr' data-ref="perf_guest_switch_msr">perf_guest_switch_msr</a> *<dfn class="tu decl def fn" id="core_guest_get_msrs" title='core_guest_get_msrs' data-type='struct perf_guest_switch_msr * core_guest_get_msrs(int * nr)' data-ref="core_guest_get_msrs">core_guest_get_msrs</dfn>(<em>int</em> *<dfn class="local col0 decl" id="140nr" title='nr' data-type='int *' data-ref="140nr">nr</dfn>)</td></tr>
<tr><th id="3059">3059</th><td>{</td></tr>
<tr><th id="3060">3060</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col1 decl" id="141cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="141cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="3061">3061</th><td>	<b>struct</b> <a class="type" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr" title='perf_guest_switch_msr' data-ref="perf_guest_switch_msr">perf_guest_switch_msr</a> *<dfn class="local col2 decl" id="142arr" title='arr' data-type='struct perf_guest_switch_msr *' data-ref="142arr">arr</dfn> = <a class="local col1 ref" href="#141cpuc" title='cpuc' data-ref="141cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::guest_switch_msrs" title='cpu_hw_events::guest_switch_msrs' data-ref="cpu_hw_events::guest_switch_msrs">guest_switch_msrs</a>;</td></tr>
<tr><th id="3062">3062</th><td>	<em>int</em> <dfn class="local col3 decl" id="143idx" title='idx' data-type='int' data-ref="143idx">idx</dfn>;</td></tr>
<tr><th id="3063">3063</th><td></td></tr>
<tr><th id="3064">3064</th><td>	<b>for</b> (<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a> = <var>0</var>; <a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a> &lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>; <a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>++)  {</td></tr>
<tr><th id="3065">3065</th><td>		<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col4 decl" id="144event" title='event' data-type='struct perf_event *' data-ref="144event">event</dfn> = <a class="local col1 ref" href="#141cpuc" title='cpuc' data-ref="141cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>];</td></tr>
<tr><th id="3066">3066</th><td></td></tr>
<tr><th id="3067">3067</th><td>		<a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::msr" title='perf_guest_switch_msr::msr' data-ref="perf_guest_switch_msr::msr">msr</a> = <a class="ref fn" href="../perf_event.h.html#x86_pmu_config_addr" title='x86_pmu_config_addr' data-ref="x86_pmu_config_addr">x86_pmu_config_addr</a>(<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>);</td></tr>
<tr><th id="3068">3068</th><td>		<a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::host" title='perf_guest_switch_msr::host' data-ref="perf_guest_switch_msr::host">host</a> = <a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::guest" title='perf_guest_switch_msr::guest' data-ref="perf_guest_switch_msr::guest">guest</a> = <var>0</var>;</td></tr>
<tr><th id="3069">3069</th><td></td></tr>
<tr><th id="3070">3070</th><td>		<b>if</b> (!<a class="macro" href="../../include/asm/bitops.h.html#349" title="(__builtin_constant_p((idx)) ? constant_test_bit((idx), (cpuc-&gt;active_mask)) : variable_test_bit((idx), (cpuc-&gt;active_mask)))" data-ref="_M/test_bit">test_bit</a>(<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>, <a class="local col1 ref" href="#141cpuc" title='cpuc' data-ref="141cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::active_mask" title='cpu_hw_events::active_mask' data-ref="cpu_hw_events::active_mask">active_mask</a>))</td></tr>
<tr><th id="3071">3071</th><td>			<b>continue</b>;</td></tr>
<tr><th id="3072">3072</th><td></td></tr>
<tr><th id="3073">3073</th><td>		<a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::host" title='perf_guest_switch_msr::host' data-ref="perf_guest_switch_msr::host">host</a> = <a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::guest" title='perf_guest_switch_msr::guest' data-ref="perf_guest_switch_msr::guest">guest</a> =</td></tr>
<tr><th id="3074">3074</th><td>			<a class="local col4 ref" href="#144event" title='event' data-ref="144event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> | <a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>;</td></tr>
<tr><th id="3075">3075</th><td></td></tr>
<tr><th id="3076">3076</th><td>		<b>if</b> (<a class="local col4 ref" href="#144event" title='event' data-ref="144event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_host" title='perf_event_attr::exclude_host' data-ref="perf_event_attr::exclude_host">exclude_host</a>)</td></tr>
<tr><th id="3077">3077</th><td>			<a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::host" title='perf_guest_switch_msr::host' data-ref="perf_guest_switch_msr::host">host</a> &amp;= ~<a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>;</td></tr>
<tr><th id="3078">3078</th><td>		<b>else</b> <b>if</b> (<a class="local col4 ref" href="#144event" title='event' data-ref="144event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_guest" title='perf_event_attr::exclude_guest' data-ref="perf_event_attr::exclude_guest">exclude_guest</a>)</td></tr>
<tr><th id="3079">3079</th><td>			<a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>[<a class="local col3 ref" href="#143idx" title='idx' data-ref="143idx">idx</a>].<a class="ref field" href="../../include/asm/perf_event.h.html#perf_guest_switch_msr::guest" title='perf_guest_switch_msr::guest' data-ref="perf_guest_switch_msr::guest">guest</a> &amp;= ~<a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>;</td></tr>
<tr><th id="3080">3080</th><td>	}</td></tr>
<tr><th id="3081">3081</th><td></td></tr>
<tr><th id="3082">3082</th><td>	*<a class="local col0 ref" href="#140nr" title='nr' data-ref="140nr">nr</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>;</td></tr>
<tr><th id="3083">3083</th><td>	<b>return</b> <a class="local col2 ref" href="#142arr" title='arr' data-ref="142arr">arr</a>;</td></tr>
<tr><th id="3084">3084</th><td>}</td></tr>
<tr><th id="3085">3085</th><td></td></tr>
<tr><th id="3086">3086</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="core_pmu_enable_event" title='core_pmu_enable_event' data-type='void core_pmu_enable_event(struct perf_event * event)' data-ref="core_pmu_enable_event">core_pmu_enable_event</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col5 decl" id="145event" title='event' data-type='struct perf_event *' data-ref="145event">event</dfn>)</td></tr>
<tr><th id="3087">3087</th><td>{</td></tr>
<tr><th id="3088">3088</th><td>	<b>if</b> (!<a class="local col5 ref" href="#145event" title='event' data-ref="145event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_host" title='perf_event_attr::exclude_host' data-ref="perf_event_attr::exclude_host">exclude_host</a>)</td></tr>
<tr><th id="3089">3089</th><td>		<a class="ref fn" href="../perf_event.h.html#x86_pmu_enable_event" title='x86_pmu_enable_event' data-ref="x86_pmu_enable_event">x86_pmu_enable_event</a>(<a class="local col5 ref" href="#145event" title='event' data-ref="145event">event</a>);</td></tr>
<tr><th id="3090">3090</th><td>}</td></tr>
<tr><th id="3091">3091</th><td></td></tr>
<tr><th id="3092">3092</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="core_pmu_enable_all" title='core_pmu_enable_all' data-type='void core_pmu_enable_all(int added)' data-ref="core_pmu_enable_all">core_pmu_enable_all</dfn>(<em>int</em> <dfn class="local col6 decl" id="146added" title='added' data-type='int' data-ref="146added">added</dfn>)</td></tr>
<tr><th id="3093">3093</th><td>{</td></tr>
<tr><th id="3094">3094</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col7 decl" id="147cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="147cpuc">cpuc</dfn> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#239" title="({ do { const void *__vpp_verify = (typeof((&amp;cpu_hw_events) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long tcp_ptr__; asm volatile(&quot;add &quot; &quot;%%&quot;&quot;gs&quot;&quot;:&quot; &quot;%&quot; &quot;1&quot; &quot;, %0&quot; : &quot;=r&quot; (tcp_ptr__) : &quot;m&quot; (this_cpu_off), &quot;0&quot; (&amp;cpu_hw_events)); (typeof(*(&amp;cpu_hw_events)) *)tcp_ptr__; }); })" data-ref="_M/this_cpu_ptr">this_cpu_ptr</a>(&amp;<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>);</td></tr>
<tr><th id="3095">3095</th><td>	<em>int</em> <dfn class="local col8 decl" id="148idx" title='idx' data-type='int' data-ref="148idx">idx</dfn>;</td></tr>
<tr><th id="3096">3096</th><td></td></tr>
<tr><th id="3097">3097</th><td>	<b>for</b> (<a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a> = <var>0</var>; <a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a> &lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>; <a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a>++) {</td></tr>
<tr><th id="3098">3098</th><td>		<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#hw_perf_event" title='hw_perf_event' data-ref="hw_perf_event">hw_perf_event</a> *<dfn class="local col9 decl" id="149hwc" title='hwc' data-type='struct hw_perf_event *' data-ref="149hwc">hwc</dfn> = &amp;<a class="local col7 ref" href="#147cpuc" title='cpuc' data-ref="147cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a>]-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>;</td></tr>
<tr><th id="3099">3099</th><td></td></tr>
<tr><th id="3100">3100</th><td>		<b>if</b> (!<a class="macro" href="../../include/asm/bitops.h.html#349" title="(__builtin_constant_p((idx)) ? constant_test_bit((idx), (cpuc-&gt;active_mask)) : variable_test_bit((idx), (cpuc-&gt;active_mask)))" data-ref="_M/test_bit">test_bit</a>(<a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a>, <a class="local col7 ref" href="#147cpuc" title='cpuc' data-ref="147cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::active_mask" title='cpu_hw_events::active_mask' data-ref="cpu_hw_events::active_mask">active_mask</a>) ||</td></tr>
<tr><th id="3101">3101</th><td>				<a class="local col7 ref" href="#147cpuc" title='cpuc' data-ref="147cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::events" title='cpu_hw_events::events' data-ref="cpu_hw_events::events">events</a>[<a class="local col8 ref" href="#148idx" title='idx' data-ref="148idx">idx</a>]-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::exclude_host" title='perf_event_attr::exclude_host' data-ref="perf_event_attr::exclude_host">exclude_host</a>)</td></tr>
<tr><th id="3102">3102</th><td>			<b>continue</b>;</td></tr>
<tr><th id="3103">3103</th><td></td></tr>
<tr><th id="3104">3104</th><td>		<a class="ref fn" href="../perf_event.h.html#__x86_pmu_enable_event" title='__x86_pmu_enable_event' data-ref="__x86_pmu_enable_event">__x86_pmu_enable_event</a>(<a class="local col9 ref" href="#149hwc" title='hwc' data-ref="149hwc">hwc</a>, <a class="macro" href="../../include/asm/perf_event.h.html#29" title="(1ULL &lt;&lt; 22)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ENABLE">ARCH_PERFMON_EVENTSEL_ENABLE</a>);</td></tr>
<tr><th id="3105">3105</th><td>	}</td></tr>
<tr><th id="3106">3106</th><td>}</td></tr>
<tr><th id="3107">3107</th><td></td></tr>
<tr><th id="3108">3108</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="hsw_hw_config" title='hsw_hw_config' data-type='int hsw_hw_config(struct perf_event * event)' data-ref="hsw_hw_config">hsw_hw_config</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="150event" title='event' data-type='struct perf_event *' data-ref="150event">event</dfn>)</td></tr>
<tr><th id="3109">3109</th><td>{</td></tr>
<tr><th id="3110">3110</th><td>	<em>int</em> <dfn class="local col1 decl" id="151ret" title='ret' data-type='int' data-ref="151ret">ret</dfn> = <a class="tu ref fn" href="#intel_pmu_hw_config" title='intel_pmu_hw_config' data-use='c' data-ref="intel_pmu_hw_config">intel_pmu_hw_config</a>(<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>);</td></tr>
<tr><th id="3111">3111</th><td></td></tr>
<tr><th id="3112">3112</th><td>	<b>if</b> (<a class="local col1 ref" href="#151ret" title='ret' data-ref="151ret">ret</a>)</td></tr>
<tr><th id="3113">3113</th><td>		<b>return</b> <a class="local col1 ref" href="#151ret" title='ret' data-ref="151ret">ret</a>;</td></tr>
<tr><th id="3114">3114</th><td>	<b>if</b> (!<a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+11)) &amp;&amp; ( (((( 9*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+11))) ? constant_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#244" title="( 9*32+11)" data-ref="_M/X86_FEATURE_RTM">X86_FEATURE_RTM</a>) &amp;&amp; !<a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+ 4)) &amp;&amp; ( (((( 9*32+ 4))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+ 4))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+ 4))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+ 4))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; (0) )) || (((( 9*32+ 4))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; (0) )) || (((( 9*32+ 4))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (((( 9*32+ 4))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+ 4))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+ 4))) ? constant_test_bit((( 9*32+ 4)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+ 4)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#238" title="( 9*32+ 4)" data-ref="_M/X86_FEATURE_HLE">X86_FEATURE_HLE</a>))</td></tr>
<tr><th id="3115">3115</th><td>		<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3116">3116</th><td>	<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> |= <a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::config" title='perf_event_attr::config' data-ref="perf_event_attr::config">config</a> &amp; (<a class="macro" href="../../include/asm/perf_event.h.html#33" title="(1ULL &lt;&lt; 32)" data-ref="_M/HSW_IN_TX">HSW_IN_TX</a>|<a class="macro" href="../../include/asm/perf_event.h.html#34" title="(1ULL &lt;&lt; 33)" data-ref="_M/HSW_IN_TX_CHECKPOINTED">HSW_IN_TX_CHECKPOINTED</a>);</td></tr>
<tr><th id="3117">3117</th><td></td></tr>
<tr><th id="3118">3118</th><td>	<i>/*</i></td></tr>
<tr><th id="3119">3119</th><td><i>	 * IN_TX/IN_TX-CP filters are not supported by the Haswell PMU with</i></td></tr>
<tr><th id="3120">3120</th><td><i>	 * PEBS or in ANY thread mode. Since the results are non-sensical forbid</i></td></tr>
<tr><th id="3121">3121</th><td><i>	 * this combination.</i></td></tr>
<tr><th id="3122">3122</th><td><i>	 */</i></td></tr>
<tr><th id="3123">3123</th><td>	<b>if</b> ((<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; (<a class="macro" href="../../include/asm/perf_event.h.html#33" title="(1ULL &lt;&lt; 32)" data-ref="_M/HSW_IN_TX">HSW_IN_TX</a>|<a class="macro" href="../../include/asm/perf_event.h.html#34" title="(1ULL &lt;&lt; 33)" data-ref="_M/HSW_IN_TX_CHECKPOINTED">HSW_IN_TX_CHECKPOINTED</a>)) &amp;&amp;</td></tr>
<tr><th id="3124">3124</th><td>	     ((<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#28" title="(1ULL &lt;&lt; 21)" data-ref="_M/ARCH_PERFMON_EVENTSEL_ANY">ARCH_PERFMON_EVENTSEL_ANY</a>) ||</td></tr>
<tr><th id="3125">3125</th><td>	      <a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a> &gt; <var>0</var>))</td></tr>
<tr><th id="3126">3126</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno.h.html#78" title="95" data-ref="_M/EOPNOTSUPP">EOPNOTSUPP</a>;</td></tr>
<tr><th id="3127">3127</th><td></td></tr>
<tr><th id="3128">3128</th><td>	<b>if</b> (<a class="tu ref fn" href="#event_is_checkpointed" title='event_is_checkpointed' data-use='c' data-ref="event_is_checkpointed">event_is_checkpointed</a>(<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>)) {</td></tr>
<tr><th id="3129">3129</th><td>		<i>/*</i></td></tr>
<tr><th id="3130">3130</th><td><i>		 * Sampling of checkpointed events can cause situations where</i></td></tr>
<tr><th id="3131">3131</th><td><i>		 * the CPU constantly aborts because of a overflow, which is</i></td></tr>
<tr><th id="3132">3132</th><td><i>		 * then checkpointed back and ignored. Forbid checkpointing</i></td></tr>
<tr><th id="3133">3133</th><td><i>		 * for sampling.</i></td></tr>
<tr><th id="3134">3134</th><td><i>		 *</i></td></tr>
<tr><th id="3135">3135</th><td><i>		 * But still allow a long sampling period, so that perf stat</i></td></tr>
<tr><th id="3136">3136</th><td><i>		 * from KVM works.</i></td></tr>
<tr><th id="3137">3137</th><td><i>		 */</i></td></tr>
<tr><th id="3138">3138</th><td>		<b>if</b> (<a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::(anonymous)::sample_period" title='perf_event_attr::(anonymous union)::sample_period' data-ref="perf_event_attr::(anonymous)::sample_period">sample_period</a> &gt; <var>0</var> &amp;&amp;</td></tr>
<tr><th id="3139">3139</th><td>		    <a class="local col0 ref" href="#150event" title='event' data-ref="150event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::(anonymous)::sample_period" title='perf_event_attr::(anonymous union)::sample_period' data-ref="perf_event_attr::(anonymous)::sample_period">sample_period</a> &lt; <var>0x7fffffff</var>)</td></tr>
<tr><th id="3140">3140</th><td>			<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno.h.html#78" title="95" data-ref="_M/EOPNOTSUPP">EOPNOTSUPP</a>;</td></tr>
<tr><th id="3141">3141</th><td>	}</td></tr>
<tr><th id="3142">3142</th><td>	<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3143">3143</th><td>}</td></tr>
<tr><th id="3144">3144</th><td></td></tr>
<tr><th id="3145">3145</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="counter0_constraint" title='counter0_constraint' data-type='struct event_constraint' data-ref="counter0_constraint">counter0_constraint</dfn> =</td></tr>
<tr><th id="3146">3146</th><td>			<a class="macro" href="../perf_event.h.html#345" title="{ { .idxmsk64 = (0x1) }, .code = (0), .cmask = (((1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL | (1ULL &lt;&lt; 21) | (1ULL &lt;&lt; 19) | (1ULL &lt;&lt; 32) | (1ULL &lt;&lt; 33))), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x1))); })) + (((((unsigned int) ((!!(((u64)0x1) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x1) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x1) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x1) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/INTEL_ALL_EVENT_CONSTRAINT">INTEL_ALL_EVENT_CONSTRAINT</a>(<var>0</var>, <var>0x1</var>);</td></tr>
<tr><th id="3147">3147</th><td></td></tr>
<tr><th id="3148">3148</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> <dfn class="tu decl def" id="counter2_constraint" title='counter2_constraint' data-type='struct event_constraint' data-ref="counter2_constraint">counter2_constraint</dfn> =</td></tr>
<tr><th id="3149">3149</th><td>			<a class="macro" href="../perf_event.h.html#260" title="{ { .idxmsk64 = (0x4) }, .code = (0), .cmask = (0), .weight = (((sizeof(struct { int:(-!!(!__builtin_constant_p((u64)0x4))); })) + (((((unsigned int) ((!!(((u64)0x4) &amp; (1ULL &lt;&lt; 0))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 1))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 2))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 3))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 4))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 5))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 6))) + (!!(((u64)0x4) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!((((u64)0x4) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((((u64)0x4) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))))), .overlap = (0), .flags = 0, }" data-ref="_M/EVENT_CONSTRAINT">EVENT_CONSTRAINT</a>(<var>0</var>, <var>0x4</var>, <var>0</var>);</td></tr>
<tr><th id="3150">3150</th><td></td></tr>
<tr><th id="3151">3151</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="3152">3152</th><td><dfn class="tu decl def fn" id="hsw_get_event_constraints" title='hsw_get_event_constraints' data-type='struct event_constraint * hsw_get_event_constraints(struct cpu_hw_events * cpuc, int idx, struct perf_event * event)' data-ref="hsw_get_event_constraints">hsw_get_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col2 decl" id="152cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="152cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col3 decl" id="153idx" title='idx' data-type='int' data-ref="153idx">idx</dfn>,</td></tr>
<tr><th id="3153">3153</th><td>			  <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col4 decl" id="154event" title='event' data-type='struct perf_event *' data-ref="154event">event</dfn>)</td></tr>
<tr><th id="3154">3154</th><td>{</td></tr>
<tr><th id="3155">3155</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col5 decl" id="155c" title='c' data-type='struct event_constraint *' data-ref="155c">c</dfn>;</td></tr>
<tr><th id="3156">3156</th><td></td></tr>
<tr><th id="3157">3157</th><td>	<a class="local col5 ref" href="#155c" title='c' data-ref="155c">c</a> = <a class="tu ref fn" href="#intel_get_event_constraints" title='intel_get_event_constraints' data-use='c' data-ref="intel_get_event_constraints">intel_get_event_constraints</a>(<a class="local col2 ref" href="#152cpuc" title='cpuc' data-ref="152cpuc">cpuc</a>, <a class="local col3 ref" href="#153idx" title='idx' data-ref="153idx">idx</a>, <a class="local col4 ref" href="#154event" title='event' data-ref="154event">event</a>);</td></tr>
<tr><th id="3158">3158</th><td></td></tr>
<tr><th id="3159">3159</th><td>	<i>/* Handle special quirk on in_tx_checkpointed only in counter 2 */</i></td></tr>
<tr><th id="3160">3160</th><td>	<b>if</b> (<a class="local col4 ref" href="#154event" title='event' data-ref="154event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#34" title="(1ULL &lt;&lt; 33)" data-ref="_M/HSW_IN_TX_CHECKPOINTED">HSW_IN_TX_CHECKPOINTED</a>) {</td></tr>
<tr><th id="3161">3161</th><td>		<b>if</b> (<a class="local col5 ref" href="#155c" title='c' data-ref="155c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a> &amp; (<var>1U</var> &lt;&lt; <var>2</var>))</td></tr>
<tr><th id="3162">3162</th><td>			<b>return</b> &amp;<a class="tu ref" href="#counter2_constraint" title='counter2_constraint' data-use='a' data-ref="counter2_constraint">counter2_constraint</a>;</td></tr>
<tr><th id="3163">3163</th><td>		<b>return</b> &amp;<a class="ref" href="../perf_event.h.html#emptyconstraint" title='emptyconstraint' data-ref="emptyconstraint">emptyconstraint</a>;</td></tr>
<tr><th id="3164">3164</th><td>	}</td></tr>
<tr><th id="3165">3165</th><td></td></tr>
<tr><th id="3166">3166</th><td>	<b>return</b> <a class="local col5 ref" href="#155c" title='c' data-ref="155c">c</a>;</td></tr>
<tr><th id="3167">3167</th><td>}</td></tr>
<tr><th id="3168">3168</th><td></td></tr>
<tr><th id="3169">3169</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *</td></tr>
<tr><th id="3170">3170</th><td><dfn class="tu decl def fn" id="glp_get_event_constraints" title='glp_get_event_constraints' data-type='struct event_constraint * glp_get_event_constraints(struct cpu_hw_events * cpuc, int idx, struct perf_event * event)' data-ref="glp_get_event_constraints">glp_get_event_constraints</dfn>(<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col6 decl" id="156cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="156cpuc">cpuc</dfn>, <em>int</em> <dfn class="local col7 decl" id="157idx" title='idx' data-type='int' data-ref="157idx">idx</dfn>,</td></tr>
<tr><th id="3171">3171</th><td>			  <b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col8 decl" id="158event" title='event' data-type='struct perf_event *' data-ref="158event">event</dfn>)</td></tr>
<tr><th id="3172">3172</th><td>{</td></tr>
<tr><th id="3173">3173</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col9 decl" id="159c" title='c' data-type='struct event_constraint *' data-ref="159c">c</dfn>;</td></tr>
<tr><th id="3174">3174</th><td></td></tr>
<tr><th id="3175">3175</th><td>	<i>/* :ppp means to do reduced skid PEBS which is PMC0 only. */</i></td></tr>
<tr><th id="3176">3176</th><td>	<b>if</b> (<a class="local col8 ref" href="#158event" title='event' data-ref="158event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::attr" title='perf_event::attr' data-ref="perf_event::attr">attr</a>.<a class="ref field" href="../../../../include/uapi/linux/perf_event.h.html#perf_event_attr::precise_ip" title='perf_event_attr::precise_ip' data-ref="perf_event_attr::precise_ip">precise_ip</a> == <var>3</var>)</td></tr>
<tr><th id="3177">3177</th><td>		<b>return</b> &amp;<a class="tu ref" href="#counter0_constraint" title='counter0_constraint' data-use='a' data-ref="counter0_constraint">counter0_constraint</a>;</td></tr>
<tr><th id="3178">3178</th><td></td></tr>
<tr><th id="3179">3179</th><td>	<a class="local col9 ref" href="#159c" title='c' data-ref="159c">c</a> = <a class="tu ref fn" href="#intel_get_event_constraints" title='intel_get_event_constraints' data-use='c' data-ref="intel_get_event_constraints">intel_get_event_constraints</a>(<a class="local col6 ref" href="#156cpuc" title='cpuc' data-ref="156cpuc">cpuc</a>, <a class="local col7 ref" href="#157idx" title='idx' data-ref="157idx">idx</a>, <a class="local col8 ref" href="#158event" title='event' data-ref="158event">event</a>);</td></tr>
<tr><th id="3180">3180</th><td></td></tr>
<tr><th id="3181">3181</th><td>	<b>return</b> <a class="local col9 ref" href="#159c" title='c' data-ref="159c">c</a>;</td></tr>
<tr><th id="3182">3182</th><td>}</td></tr>
<tr><th id="3183">3183</th><td></td></tr>
<tr><th id="3184">3184</th><td><i  data-doc="bdw_limit_period">/*</i></td></tr>
<tr><th id="3185">3185</th><td><i  data-doc="bdw_limit_period"> * Broadwell:</i></td></tr>
<tr><th id="3186">3186</th><td><i  data-doc="bdw_limit_period"> *</i></td></tr>
<tr><th id="3187">3187</th><td><i  data-doc="bdw_limit_period"> * The INST_RETIRED.ALL period always needs to have lowest 6 bits cleared</i></td></tr>
<tr><th id="3188">3188</th><td><i  data-doc="bdw_limit_period"> * (BDM55) and it must not use a period smaller than 100 (BDM11). We combine</i></td></tr>
<tr><th id="3189">3189</th><td><i  data-doc="bdw_limit_period"> * the two to enforce a minimum period of 128 (the smallest value that has bits</i></td></tr>
<tr><th id="3190">3190</th><td><i  data-doc="bdw_limit_period"> * 0-5 cleared and &gt;= 100).</i></td></tr>
<tr><th id="3191">3191</th><td><i  data-doc="bdw_limit_period"> *</i></td></tr>
<tr><th id="3192">3192</th><td><i  data-doc="bdw_limit_period"> * Because of how the code in x86_perf_event_set_period() works, the truncation</i></td></tr>
<tr><th id="3193">3193</th><td><i  data-doc="bdw_limit_period"> * of the lower 6 bits is 'harmless' as we'll occasionally add a longer period</i></td></tr>
<tr><th id="3194">3194</th><td><i  data-doc="bdw_limit_period"> * to make up for the 'lost' events due to carrying the 'error' in period_left.</i></td></tr>
<tr><th id="3195">3195</th><td><i  data-doc="bdw_limit_period"> *</i></td></tr>
<tr><th id="3196">3196</th><td><i  data-doc="bdw_limit_period"> * Therefore the effective (average) period matches the requested period,</i></td></tr>
<tr><th id="3197">3197</th><td><i  data-doc="bdw_limit_period"> * despite coarser hardware granularity.</i></td></tr>
<tr><th id="3198">3198</th><td><i  data-doc="bdw_limit_period"> */</i></td></tr>
<tr><th id="3199">3199</th><td><em>static</em> <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="tu decl def fn" id="bdw_limit_period" title='bdw_limit_period' data-type='u64 bdw_limit_period(struct perf_event * event, u64 left)' data-ref="bdw_limit_period">bdw_limit_period</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event" title='perf_event' data-ref="perf_event">perf_event</a> *<dfn class="local col0 decl" id="160event" title='event' data-type='struct perf_event *' data-ref="160event">event</dfn>, <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col1 decl" id="161left" title='left' data-type='u64' data-ref="161left">left</dfn>)</td></tr>
<tr><th id="3200">3200</th><td>{</td></tr>
<tr><th id="3201">3201</th><td>	<b>if</b> ((<a class="local col0 ref" href="#160event" title='event' data-ref="160event">event</a>-&gt;<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_event::hw" title='perf_event::hw' data-ref="perf_event::hw">hw</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#hw_perf_event::(anonymousunion)::(anonymous)::config" title='hw_perf_event::(anonymous union)::(anonymous struct)::config' data-ref="hw_perf_event::(anonymousunion)::(anonymous)::config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#46" title="(0x0000FF00ULL | 0x000000FFULL)" data-ref="_M/INTEL_ARCH_EVENT_MASK">INTEL_ARCH_EVENT_MASK</a>) ==</td></tr>
<tr><th id="3202">3202</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xc0, .umask=0x01}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xc0</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>)) {</td></tr>
<tr><th id="3203">3203</th><td>		<b>if</b> (<a class="local col1 ref" href="#161left" title='left' data-ref="161left">left</a> &lt; <var>128</var>)</td></tr>
<tr><th id="3204">3204</th><td>			<a class="local col1 ref" href="#161left" title='left' data-ref="161left">left</a> = <var>128</var>;</td></tr>
<tr><th id="3205">3205</th><td>		<a class="local col1 ref" href="#161left" title='left' data-ref="161left">left</a> &amp;= ~<var>0x3fULL</var>;</td></tr>
<tr><th id="3206">3206</th><td>	}</td></tr>
<tr><th id="3207">3207</th><td>	<b>return</b> <a class="local col1 ref" href="#161left" title='left' data-ref="161left">left</a>;</td></tr>
<tr><th id="3208">3208</th><td>}</td></tr>
<tr><th id="3209">3209</th><td></td></tr>
<tr><th id="3210">3210</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t event_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:0-7&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3210(void) ; if (__cond) __compiletime_assert_3210(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:0-7&quot; &quot;\n&quot;); } static struct device_attribute format_attr_event = { .attr = { .name = &quot;event&quot;, .mode = (00400|00040|00004) }, .show = event_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(event,	<q>"config:0-7"</q>	);</td></tr>
<tr><th id="3211">3211</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t umask_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:8-15&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3211(void) ; if (__cond) __compiletime_assert_3211(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:8-15&quot; &quot;\n&quot;); } static struct device_attribute format_attr_umask = { .attr = { .name = &quot;umask&quot;, .mode = (00400|00040|00004) }, .show = umask_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(umask,	<q>"config:8-15"</q>	);</td></tr>
<tr><th id="3212">3212</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t edge_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:18&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3212(void) ; if (__cond) __compiletime_assert_3212(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:18&quot; &quot;\n&quot;); } static struct device_attribute format_attr_edge = { .attr = { .name = &quot;edge&quot;, .mode = (00400|00040|00004) }, .show = edge_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(edge,	<q>"config:18"</q>	);</td></tr>
<tr><th id="3213">3213</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t pc_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:19&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3213(void) ; if (__cond) __compiletime_assert_3213(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:19&quot; &quot;\n&quot;); } static struct device_attribute format_attr_pc = { .attr = { .name = &quot;pc&quot;, .mode = (00400|00040|00004) }, .show = pc_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(pc,	<q>"config:19"</q>	);</td></tr>
<tr><th id="3214">3214</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t any_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:21&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3214(void) ; if (__cond) __compiletime_assert_3214(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:21&quot; &quot;\n&quot;); } static struct device_attribute format_attr_any = { .attr = { .name = &quot;any&quot;, .mode = (00400|00040|00004) }, .show = any_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(any,	<q>"config:21"</q>	); <i>/* v3 + */</i></td></tr>
<tr><th id="3215">3215</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t inv_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:23&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3215(void) ; if (__cond) __compiletime_assert_3215(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:23&quot; &quot;\n&quot;); } static struct device_attribute format_attr_inv = { .attr = { .name = &quot;inv&quot;, .mode = (00400|00040|00004) }, .show = inv_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(inv,	<q>"config:23"</q>	);</td></tr>
<tr><th id="3216">3216</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t cmask_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:24-31&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3216(void) ; if (__cond) __compiletime_assert_3216(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:24-31&quot; &quot;\n&quot;); } static struct device_attribute format_attr_cmask = { .attr = { .name = &quot;cmask&quot;, .mode = (00400|00040|00004) }, .show = cmask_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(cmask,	<q>"config:24-31"</q>	);</td></tr>
<tr><th id="3217">3217</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t in_tx_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:32&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3217(void) ; if (__cond) __compiletime_assert_3217(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:32&quot; &quot;\n&quot;); } static struct device_attribute format_attr_in_tx = { .attr = { .name = &quot;in_tx&quot;, .mode = (00400|00040|00004) }, .show = in_tx_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(in_tx,  <q>"config:32"</q>);</td></tr>
<tr><th id="3218">3218</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t in_tx_cp_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config:33&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3218(void) ; if (__cond) __compiletime_assert_3218(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config:33&quot; &quot;\n&quot;); } static struct device_attribute format_attr_in_tx_cp = { .attr = { .name = &quot;in_tx_cp&quot;, .mode = (00400|00040|00004) }, .show = in_tx_cp_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(in_tx_cp, <q>"config:33"</q>);</td></tr>
<tr><th id="3219">3219</th><td></td></tr>
<tr><th id="3220">3220</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="intel_arch_formats_attr" title='intel_arch_formats_attr' data-type='struct attribute *[7]' data-ref="intel_arch_formats_attr">intel_arch_formats_attr</dfn>[] = {</td></tr>
<tr><th id="3221">3221</th><td>	&amp;<a class="ref" href="#3210" title='format_attr_event' data-ref="format_attr_event">format_attr_event</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3222">3222</th><td>	&amp;<a class="ref" href="#3211" title='format_attr_umask' data-ref="format_attr_umask">format_attr_umask</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3223">3223</th><td>	&amp;<a class="ref" href="#3212" title='format_attr_edge' data-ref="format_attr_edge">format_attr_edge</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3224">3224</th><td>	&amp;<a class="ref" href="#3213" title='format_attr_pc' data-ref="format_attr_pc">format_attr_pc</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3225">3225</th><td>	&amp;<a class="ref" href="#3215" title='format_attr_inv' data-ref="format_attr_inv">format_attr_inv</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3226">3226</th><td>	&amp;<a class="ref" href="#3216" title='format_attr_cmask' data-ref="format_attr_cmask">format_attr_cmask</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3227">3227</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="3228">3228</th><td>};</td></tr>
<tr><th id="3229">3229</th><td></td></tr>
<tr><th id="3230">3230</th><td><a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="decl def fn" id="intel_event_sysfs_show" title='intel_event_sysfs_show' data-ref="intel_event_sysfs_show">intel_event_sysfs_show</dfn>(<em>char</em> *<dfn class="local col2 decl" id="162page" title='page' data-type='char *' data-ref="162page">page</dfn>, <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col3 decl" id="163config" title='config' data-type='u64' data-ref="163config">config</dfn>)</td></tr>
<tr><th id="3231">3231</th><td>{</td></tr>
<tr><th id="3232">3232</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col4 decl" id="164event" title='event' data-type='u64' data-ref="164event">event</dfn> = (<a class="local col3 ref" href="#163config" title='config' data-ref="163config">config</a> &amp; <a class="macro" href="../../include/asm/perf_event.h.html#21" title="0x000000FFULL" data-ref="_M/ARCH_PERFMON_EVENTSEL_EVENT">ARCH_PERFMON_EVENTSEL_EVENT</a>);</td></tr>
<tr><th id="3233">3233</th><td></td></tr>
<tr><th id="3234">3234</th><td>	<b>return</b> <a class="ref fn" href="../perf_event.h.html#x86_event_sysfs_show" title='x86_event_sysfs_show' data-ref="x86_event_sysfs_show">x86_event_sysfs_show</a>(<a class="local col2 ref" href="#162page" title='page' data-ref="162page">page</a>, <a class="local col3 ref" href="#163config" title='config' data-ref="163config">config</a>, <a class="local col4 ref" href="#164event" title='event' data-ref="164event">event</a>);</td></tr>
<tr><th id="3235">3235</th><td>}</td></tr>
<tr><th id="3236">3236</th><td></td></tr>
<tr><th id="3237">3237</th><td><b>struct</b> <a class="type" href="../perf_event.h.html#intel_shared_regs" title='intel_shared_regs' data-ref="intel_shared_regs">intel_shared_regs</a> *<dfn class="decl def fn" id="allocate_shared_regs" title='allocate_shared_regs' data-ref="allocate_shared_regs">allocate_shared_regs</dfn>(<em>int</em> <dfn class="local col5 decl" id="165cpu" title='cpu' data-type='int' data-ref="165cpu">cpu</dfn>)</td></tr>
<tr><th id="3238">3238</th><td>{</td></tr>
<tr><th id="3239">3239</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_shared_regs" title='intel_shared_regs' data-ref="intel_shared_regs">intel_shared_regs</a> *<dfn class="local col6 decl" id="166regs" title='regs' data-type='struct intel_shared_regs *' data-ref="166regs">regs</dfn>;</td></tr>
<tr><th id="3240">3240</th><td>	<em>int</em> <dfn class="local col7 decl" id="167i" title='i' data-type='int' data-ref="167i">i</dfn>;</td></tr>
<tr><th id="3241">3241</th><td></td></tr>
<tr><th id="3242">3242</th><td>	<a class="local col6 ref" href="#166regs" title='regs' data-ref="166regs">regs</a> = <a class="ref fn" href="../../../../include/linux/slab.h.html#kzalloc_node" title='kzalloc_node' data-ref="kzalloc_node">kzalloc_node</a>(<b>sizeof</b>(<b>struct</b> <a class="type" href="../perf_event.h.html#intel_shared_regs" title='intel_shared_regs' data-ref="intel_shared_regs">intel_shared_regs</a>),</td></tr>
<tr><th id="3243">3243</th><td>			    <a class="macro" href="../../../../include/linux/gfp.h.html#278" title="((( gfp_t)(0x400000u|0x1000000u)) | (( gfp_t)0x40u) | (( gfp_t)0x80u))" data-ref="_M/GFP_KERNEL">GFP_KERNEL</a>, <a class="macro" href="../../../../include/asm-generic/topology.h.html#35" title="((void)(cpu),0)" data-ref="_M/cpu_to_node">cpu_to_node</a>(<a class="local col5 ref" href="#165cpu" title='cpu' data-ref="165cpu">cpu</a>));</td></tr>
<tr><th id="3244">3244</th><td>	<b>if</b> (<a class="local col6 ref" href="#166regs" title='regs' data-ref="166regs">regs</a>) {</td></tr>
<tr><th id="3245">3245</th><td>		<i>/*</i></td></tr>
<tr><th id="3246">3246</th><td><i>		 * initialize the locks to keep lockdep happy</i></td></tr>
<tr><th id="3247">3247</th><td><i>		 */</i></td></tr>
<tr><th id="3248">3248</th><td>		<b>for</b> (<a class="local col7 ref" href="#167i" title='i' data-ref="167i">i</a> = <var>0</var>; <a class="local col7 ref" href="#167i" title='i' data-ref="167i">i</a> &lt; <a class="enum" href="../perf_event.h.html#EXTRA_REG_MAX" title='EXTRA_REG_MAX' data-ref="EXTRA_REG_MAX">EXTRA_REG_MAX</a>; <a class="local col7 ref" href="#167i" title='i' data-ref="167i">i</a>++)</td></tr>
<tr><th id="3249">3249</th><td>			<a class="macro" href="../../../../include/linux/spinlock.h.html#104" title="do { *(&amp;regs-&gt;regs[i].lock) = (raw_spinlock_t) { .raw_lock = { { (0) } }, }; } while (0)" data-ref="_M/raw_spin_lock_init">raw_spin_lock_init</a>(&amp;<a class="local col6 ref" href="#166regs" title='regs' data-ref="166regs">regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::regs" title='intel_shared_regs::regs' data-ref="intel_shared_regs::regs">regs</a>[<a class="local col7 ref" href="#167i" title='i' data-ref="167i">i</a>].<a class="ref field" href="../perf_event.h.html#er_account::lock" title='er_account::lock' data-ref="er_account::lock">lock</a>);</td></tr>
<tr><th id="3250">3250</th><td></td></tr>
<tr><th id="3251">3251</th><td>		<a class="local col6 ref" href="#166regs" title='regs' data-ref="166regs">regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::core_id" title='intel_shared_regs::core_id' data-ref="intel_shared_regs::core_id">core_id</a> = -<var>1</var>;</td></tr>
<tr><th id="3252">3252</th><td>	}</td></tr>
<tr><th id="3253">3253</th><td>	<b>return</b> <a class="local col6 ref" href="#166regs" title='regs' data-ref="166regs">regs</a>;</td></tr>
<tr><th id="3254">3254</th><td>}</td></tr>
<tr><th id="3255">3255</th><td></td></tr>
<tr><th id="3256">3256</th><td><em>static</em> <b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="tu decl def fn" id="allocate_excl_cntrs" title='allocate_excl_cntrs' data-type='struct intel_excl_cntrs * allocate_excl_cntrs(int cpu)' data-ref="allocate_excl_cntrs">allocate_excl_cntrs</dfn>(<em>int</em> <dfn class="local col8 decl" id="168cpu" title='cpu' data-type='int' data-ref="168cpu">cpu</dfn>)</td></tr>
<tr><th id="3257">3257</th><td>{</td></tr>
<tr><th id="3258">3258</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col9 decl" id="169c" title='c' data-type='struct intel_excl_cntrs *' data-ref="169c">c</dfn>;</td></tr>
<tr><th id="3259">3259</th><td></td></tr>
<tr><th id="3260">3260</th><td>	<a class="local col9 ref" href="#169c" title='c' data-ref="169c">c</a> = <a class="ref fn" href="../../../../include/linux/slab.h.html#kzalloc_node" title='kzalloc_node' data-ref="kzalloc_node">kzalloc_node</a>(<b>sizeof</b>(<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a>),</td></tr>
<tr><th id="3261">3261</th><td>			 <a class="macro" href="../../../../include/linux/gfp.h.html#278" title="((( gfp_t)(0x400000u|0x1000000u)) | (( gfp_t)0x40u) | (( gfp_t)0x80u))" data-ref="_M/GFP_KERNEL">GFP_KERNEL</a>, <a class="macro" href="../../../../include/asm-generic/topology.h.html#35" title="((void)(cpu),0)" data-ref="_M/cpu_to_node">cpu_to_node</a>(<a class="local col8 ref" href="#168cpu" title='cpu' data-ref="168cpu">cpu</a>));</td></tr>
<tr><th id="3262">3262</th><td>	<b>if</b> (<a class="local col9 ref" href="#169c" title='c' data-ref="169c">c</a>) {</td></tr>
<tr><th id="3263">3263</th><td>		<a class="macro" href="../../../../include/linux/spinlock.h.html#104" title="do { *(&amp;c-&gt;lock) = (raw_spinlock_t) { .raw_lock = { { (0) } }, }; } while (0)" data-ref="_M/raw_spin_lock_init">raw_spin_lock_init</a>(&amp;<a class="local col9 ref" href="#169c" title='c' data-ref="169c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::lock" title='intel_excl_cntrs::lock' data-ref="intel_excl_cntrs::lock">lock</a>);</td></tr>
<tr><th id="3264">3264</th><td>		<a class="local col9 ref" href="#169c" title='c' data-ref="169c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::core_id" title='intel_excl_cntrs::core_id' data-ref="intel_excl_cntrs::core_id">core_id</a> = -<var>1</var>;</td></tr>
<tr><th id="3265">3265</th><td>	}</td></tr>
<tr><th id="3266">3266</th><td>	<b>return</b> <a class="local col9 ref" href="#169c" title='c' data-ref="169c">c</a>;</td></tr>
<tr><th id="3267">3267</th><td>}</td></tr>
<tr><th id="3268">3268</th><td></td></tr>
<tr><th id="3269">3269</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="intel_pmu_cpu_prepare" title='intel_pmu_cpu_prepare' data-type='int intel_pmu_cpu_prepare(int cpu)' data-ref="intel_pmu_cpu_prepare">intel_pmu_cpu_prepare</dfn>(<em>int</em> <dfn class="local col0 decl" id="170cpu" title='cpu' data-type='int' data-ref="170cpu">cpu</dfn>)</td></tr>
<tr><th id="3270">3270</th><td>{</td></tr>
<tr><th id="3271">3271</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col1 decl" id="171cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="171cpuc">cpuc</dfn> = &amp;<a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col0 ref" href="#170cpu" title='cpu' data-ref="170cpu">cpu</a>);</td></tr>
<tr><th id="3272">3272</th><td></td></tr>
<tr><th id="3273">3273</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> || <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_sel_map" title='x86_pmu::lbr_sel_map' data-ref="x86_pmu::lbr_sel_map">lbr_sel_map</a>) {</td></tr>
<tr><th id="3274">3274</th><td>		<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a> = <a class="ref fn" href="#allocate_shared_regs" title='allocate_shared_regs' data-ref="allocate_shared_regs">allocate_shared_regs</a>(<a class="local col0 ref" href="#170cpu" title='cpu' data-ref="170cpu">cpu</a>);</td></tr>
<tr><th id="3275">3275</th><td>		<b>if</b> (!<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>)</td></tr>
<tr><th id="3276">3276</th><td>			<b>goto</b> <a class="lbl" href="#172err" data-ref="172err">err</a>;</td></tr>
<tr><th id="3277">3277</th><td>	}</td></tr>
<tr><th id="3278">3278</th><td></td></tr>
<tr><th id="3279">3279</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#667" title="0x4" data-ref="_M/PMU_FL_EXCL_CNTRS">PMU_FL_EXCL_CNTRS</a>) {</td></tr>
<tr><th id="3280">3280</th><td>		<a class="typedef" href="../../../../include/linux/types.h.html#size_t" title='size_t' data-type='__kernel_size_t' data-ref="size_t">size_t</a> <dfn class="local col3 decl" id="173sz" title='sz' data-type='size_t' data-ref="173sz">sz</dfn> = <a class="macro" href="../../include/asm/perf_event.h.html#13" title="64" data-ref="_M/X86_PMC_IDX_MAX">X86_PMC_IDX_MAX</a> * <b>sizeof</b>(<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a>);</td></tr>
<tr><th id="3281">3281</th><td></td></tr>
<tr><th id="3282">3282</th><td>		<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a> = <a class="ref fn" href="../../../../include/linux/slab.h.html#kzalloc" title='kzalloc' data-ref="kzalloc">kzalloc</a>(<a class="local col3 ref" href="#173sz" title='sz' data-ref="173sz">sz</a>, <a class="macro" href="../../../../include/linux/gfp.h.html#278" title="((( gfp_t)(0x400000u|0x1000000u)) | (( gfp_t)0x40u) | (( gfp_t)0x80u))" data-ref="_M/GFP_KERNEL">GFP_KERNEL</a>);</td></tr>
<tr><th id="3283">3283</th><td>		<b>if</b> (!<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a>)</td></tr>
<tr><th id="3284">3284</th><td>			<b>goto</b> <a class="lbl" href="#174err_shared_regs" data-ref="174err_shared_regs">err_shared_regs</a>;</td></tr>
<tr><th id="3285">3285</th><td></td></tr>
<tr><th id="3286">3286</th><td>		<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a> = <a class="tu ref fn" href="#allocate_excl_cntrs" title='allocate_excl_cntrs' data-use='c' data-ref="allocate_excl_cntrs">allocate_excl_cntrs</a>(<a class="local col0 ref" href="#170cpu" title='cpu' data-ref="170cpu">cpu</a>);</td></tr>
<tr><th id="3287">3287</th><td>		<b>if</b> (!<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>)</td></tr>
<tr><th id="3288">3288</th><td>			<b>goto</b> <a class="lbl" href="#175err_constraint_list" data-ref="175err_constraint_list">err_constraint_list</a>;</td></tr>
<tr><th id="3289">3289</th><td></td></tr>
<tr><th id="3290">3290</th><td>		<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a> = <var>0</var>;</td></tr>
<tr><th id="3291">3291</th><td>	}</td></tr>
<tr><th id="3292">3292</th><td></td></tr>
<tr><th id="3293">3293</th><td>	<b>return</b> <var>0</var>;</td></tr>
<tr><th id="3294">3294</th><td></td></tr>
<tr><th id="3295">3295</th><td><dfn class="lbl" id="175err_constraint_list" data-ref="175err_constraint_list">err_constraint_list</dfn>:</td></tr>
<tr><th id="3296">3296</th><td>	<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a>);</td></tr>
<tr><th id="3297">3297</th><td>	<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3298">3298</th><td></td></tr>
<tr><th id="3299">3299</th><td><dfn class="lbl" id="174err_shared_regs" data-ref="174err_shared_regs">err_shared_regs</dfn>:</td></tr>
<tr><th id="3300">3300</th><td>	<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>);</td></tr>
<tr><th id="3301">3301</th><td>	<a class="local col1 ref" href="#171cpuc" title='cpuc' data-ref="171cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3302">3302</th><td></td></tr>
<tr><th id="3303">3303</th><td><dfn class="lbl" id="172err" data-ref="172err">err</dfn>:</td></tr>
<tr><th id="3304">3304</th><td>	<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#16" title="12" data-ref="_M/ENOMEM">ENOMEM</a>;</td></tr>
<tr><th id="3305">3305</th><td>}</td></tr>
<tr><th id="3306">3306</th><td></td></tr>
<tr><th id="3307">3307</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="flip_smm_bit" title='flip_smm_bit' data-type='void flip_smm_bit(void * data)' data-ref="flip_smm_bit">flip_smm_bit</dfn>(<em>void</em> *<dfn class="local col6 decl" id="176data" title='data' data-type='void *' data-ref="176data">data</dfn>)</td></tr>
<tr><th id="3308">3308</th><td>{</td></tr>
<tr><th id="3309">3309</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col7 decl" id="177set" title='set' data-type='unsigned long' data-ref="177set">set</dfn> = *(<em>unsigned</em> <em>long</em> *)<a class="local col6 ref" href="#176data" title='data' data-ref="176data">data</a>;</td></tr>
<tr><th id="3310">3310</th><td></td></tr>
<tr><th id="3311">3311</th><td>	<b>if</b> (<a class="local col7 ref" href="#177set" title='set' data-ref="177set">set</a> &gt; <var>0</var>) {</td></tr>
<tr><th id="3312">3312</th><td>		<a class="ref fn" href="../../include/asm/msr.h.html#msr_set_bit" title='msr_set_bit' data-ref="msr_set_bit">msr_set_bit</a>(<a class="macro" href="../../include/asm/msr-index.h.html#144" title="0x000001d9" data-ref="_M/MSR_IA32_DEBUGCTLMSR">MSR_IA32_DEBUGCTLMSR</a>,</td></tr>
<tr><th id="3313">3313</th><td>			    <a class="macro" href="../../include/asm/msr-index.h.html#160" title="14" data-ref="_M/DEBUGCTLMSR_FREEZE_IN_SMM_BIT">DEBUGCTLMSR_FREEZE_IN_SMM_BIT</a>);</td></tr>
<tr><th id="3314">3314</th><td>	} <b>else</b> {</td></tr>
<tr><th id="3315">3315</th><td>		<a class="ref fn" href="../../include/asm/msr.h.html#msr_clear_bit" title='msr_clear_bit' data-ref="msr_clear_bit">msr_clear_bit</a>(<a class="macro" href="../../include/asm/msr-index.h.html#144" title="0x000001d9" data-ref="_M/MSR_IA32_DEBUGCTLMSR">MSR_IA32_DEBUGCTLMSR</a>,</td></tr>
<tr><th id="3316">3316</th><td>			      <a class="macro" href="../../include/asm/msr-index.h.html#160" title="14" data-ref="_M/DEBUGCTLMSR_FREEZE_IN_SMM_BIT">DEBUGCTLMSR_FREEZE_IN_SMM_BIT</a>);</td></tr>
<tr><th id="3317">3317</th><td>	}</td></tr>
<tr><th id="3318">3318</th><td>}</td></tr>
<tr><th id="3319">3319</th><td></td></tr>
<tr><th id="3320">3320</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_cpu_starting" title='intel_pmu_cpu_starting' data-type='void intel_pmu_cpu_starting(int cpu)' data-ref="intel_pmu_cpu_starting">intel_pmu_cpu_starting</dfn>(<em>int</em> <dfn class="local col8 decl" id="178cpu" title='cpu' data-type='int' data-ref="178cpu">cpu</dfn>)</td></tr>
<tr><th id="3321">3321</th><td>{</td></tr>
<tr><th id="3322">3322</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="179cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="179cpuc">cpuc</dfn> = &amp;<a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col8 ref" href="#178cpu" title='cpu' data-ref="178cpu">cpu</a>);</td></tr>
<tr><th id="3323">3323</th><td>	<em>int</em> <dfn class="local col0 decl" id="180core_id" title='core_id' data-type='int' data-ref="180core_id">core_id</dfn> = <a class="macro" href="../../include/asm/topology.h.html#109" title="((*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_info)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))); (typeof((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); })).cpu_core_id)" data-ref="_M/topology_core_id">topology_core_id</a>(<a class="local col8 ref" href="#178cpu" title='cpu' data-ref="178cpu">cpu</a>);</td></tr>
<tr><th id="3324">3324</th><td>	<em>int</em> <dfn class="local col1 decl" id="181i" title='i' data-type='int' data-ref="181i">i</dfn>;</td></tr>
<tr><th id="3325">3325</th><td></td></tr>
<tr><th id="3326">3326</th><td>	<a class="ref fn" href="../perf_event.h.html#init_debug_store_on_cpu" title='init_debug_store_on_cpu' data-ref="init_debug_store_on_cpu">init_debug_store_on_cpu</a>(<a class="local col8 ref" href="#178cpu" title='cpu' data-ref="178cpu">cpu</a>);</td></tr>
<tr><th id="3327">3327</th><td>	<i>/*</i></td></tr>
<tr><th id="3328">3328</th><td><i>	 * Deal with CPUs that don't clear their LBRs on power-up.</i></td></tr>
<tr><th id="3329">3329</th><td><i>	 */</i></td></tr>
<tr><th id="3330">3330</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_reset" title='intel_pmu_lbr_reset' data-ref="intel_pmu_lbr_reset">intel_pmu_lbr_reset</a>();</td></tr>
<tr><th id="3331">3331</th><td></td></tr>
<tr><th id="3332">3332</th><td>	<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::lbr_sel" title='cpu_hw_events::lbr_sel' data-ref="cpu_hw_events::lbr_sel">lbr_sel</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3333">3333</th><td></td></tr>
<tr><th id="3334">3334</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a> &gt; <var>1</var>)</td></tr>
<tr><th id="3335">3335</th><td>		<a class="tu ref fn" href="#flip_smm_bit" title='flip_smm_bit' data-use='c' data-ref="flip_smm_bit">flip_smm_bit</a>(&amp;<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::attr_freeze_on_smi" title='x86_pmu::attr_freeze_on_smi' data-ref="x86_pmu::attr_freeze_on_smi">attr_freeze_on_smi</a>);</td></tr>
<tr><th id="3336">3336</th><td></td></tr>
<tr><th id="3337">3337</th><td>	<b>if</b> (!<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>)</td></tr>
<tr><th id="3338">3338</th><td>		<b>return</b>;</td></tr>
<tr><th id="3339">3339</th><td></td></tr>
<tr><th id="3340">3340</th><td>	<b>if</b> (!(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>)) {</td></tr>
<tr><th id="3341">3341</th><td>		<a class="macro" href="../../../../include/linux/cpumask.h.html#212" title="for ((i) = -1; (i) = cpumask_next((i), (((*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_sibling_map)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))); (typeof((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))))), (i) &lt; nr_cpu_ids;)" data-ref="_M/for_each_cpu">for_each_cpu</a>(<a class="local col1 ref" href="#181i" title='i' data-ref="181i">i</a>, <a class="macro" href="../../include/asm/topology.h.html#113" title="((*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_sibling_map)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))); (typeof((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); })))" data-ref="_M/topology_sibling_cpumask">topology_sibling_cpumask</a>(<a class="local col8 ref" href="#178cpu" title='cpu' data-ref="178cpu">cpu</a>)) {</td></tr>
<tr><th id="3342">3342</th><td>			<b>struct</b> <a class="type" href="../perf_event.h.html#intel_shared_regs" title='intel_shared_regs' data-ref="intel_shared_regs">intel_shared_regs</a> *<dfn class="local col2 decl" id="182pc" title='pc' data-type='struct intel_shared_regs *' data-ref="182pc">pc</dfn>;</td></tr>
<tr><th id="3343">3343</th><td></td></tr>
<tr><th id="3344">3344</th><td>			<a class="local col2 ref" href="#182pc" title='pc' data-ref="182pc">pc</a> = <a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(i)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col1 ref" href="#181i" title='i' data-ref="181i">i</a>).<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>;</td></tr>
<tr><th id="3345">3345</th><td>			<b>if</b> (<a class="local col2 ref" href="#182pc" title='pc' data-ref="182pc">pc</a> &amp;&amp; <a class="local col2 ref" href="#182pc" title='pc' data-ref="182pc">pc</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::core_id" title='intel_shared_regs::core_id' data-ref="intel_shared_regs::core_id">core_id</a> == <a class="local col0 ref" href="#180core_id" title='core_id' data-ref="180core_id">core_id</a>) {</td></tr>
<tr><th id="3346">3346</th><td>				<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::kfree_on_online" title='cpu_hw_events::kfree_on_online' data-ref="cpu_hw_events::kfree_on_online">kfree_on_online</a>[<var>0</var>] = <a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>;</td></tr>
<tr><th id="3347">3347</th><td>				<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a> = <a class="local col2 ref" href="#182pc" title='pc' data-ref="182pc">pc</a>;</td></tr>
<tr><th id="3348">3348</th><td>				<b>break</b>;</td></tr>
<tr><th id="3349">3349</th><td>			}</td></tr>
<tr><th id="3350">3350</th><td>		}</td></tr>
<tr><th id="3351">3351</th><td>		<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::core_id" title='intel_shared_regs::core_id' data-ref="intel_shared_regs::core_id">core_id</a> = <a class="local col0 ref" href="#180core_id" title='core_id' data-ref="180core_id">core_id</a>;</td></tr>
<tr><th id="3352">3352</th><td>		<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::refcnt" title='intel_shared_regs::refcnt' data-ref="intel_shared_regs::refcnt">refcnt</a>++;</td></tr>
<tr><th id="3353">3353</th><td>	}</td></tr>
<tr><th id="3354">3354</th><td></td></tr>
<tr><th id="3355">3355</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_sel_map" title='x86_pmu::lbr_sel_map' data-ref="x86_pmu::lbr_sel_map">lbr_sel_map</a>)</td></tr>
<tr><th id="3356">3356</th><td>		<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::lbr_sel" title='cpu_hw_events::lbr_sel' data-ref="cpu_hw_events::lbr_sel">lbr_sel</a> = &amp;<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::regs" title='intel_shared_regs::regs' data-ref="intel_shared_regs::regs">regs</a>[<a class="enum" href="../perf_event.h.html#EXTRA_REG_LBR" title='EXTRA_REG_LBR' data-ref="EXTRA_REG_LBR">EXTRA_REG_LBR</a>];</td></tr>
<tr><th id="3357">3357</th><td></td></tr>
<tr><th id="3358">3358</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#667" title="0x4" data-ref="_M/PMU_FL_EXCL_CNTRS">PMU_FL_EXCL_CNTRS</a>) {</td></tr>
<tr><th id="3359">3359</th><td>		<a class="macro" href="../../../../include/linux/cpumask.h.html#212" title="for ((i) = -1; (i) = cpumask_next((i), (((*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_sibling_map)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))); (typeof((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))))), (i) &lt; nr_cpu_ids;)" data-ref="_M/for_each_cpu">for_each_cpu</a>(<a class="local col1 ref" href="#181i" title='i' data-ref="181i">i</a>, <a class="macro" href="../../include/asm/topology.h.html#113" title="((*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_sibling_map)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))); (typeof((typeof(*((&amp;(cpu_sibling_map)))) *)((&amp;(cpu_sibling_map))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); })))" data-ref="_M/topology_sibling_cpumask">topology_sibling_cpumask</a>(<a class="local col8 ref" href="#178cpu" title='cpu' data-ref="178cpu">cpu</a>)) {</td></tr>
<tr><th id="3360">3360</th><td>			<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col3 decl" id="183sibling" title='sibling' data-type='struct cpu_hw_events *' data-ref="183sibling">sibling</dfn>;</td></tr>
<tr><th id="3361">3361</th><td>			<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col4 decl" id="184c" title='c' data-type='struct intel_excl_cntrs *' data-ref="184c">c</dfn>;</td></tr>
<tr><th id="3362">3362</th><td></td></tr>
<tr><th id="3363">3363</th><td>			<a class="local col3 ref" href="#183sibling" title='sibling' data-ref="183sibling">sibling</a> = &amp;<a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(i)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col1 ref" href="#181i" title='i' data-ref="181i">i</a>);</td></tr>
<tr><th id="3364">3364</th><td>			<a class="local col4 ref" href="#184c" title='c' data-ref="184c">c</a> = <a class="local col3 ref" href="#183sibling" title='sibling' data-ref="183sibling">sibling</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="3365">3365</th><td>			<b>if</b> (<a class="local col4 ref" href="#184c" title='c' data-ref="184c">c</a> &amp;&amp; <a class="local col4 ref" href="#184c" title='c' data-ref="184c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::core_id" title='intel_excl_cntrs::core_id' data-ref="intel_excl_cntrs::core_id">core_id</a> == <a class="local col0 ref" href="#180core_id" title='core_id' data-ref="180core_id">core_id</a>) {</td></tr>
<tr><th id="3366">3366</th><td>				<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::kfree_on_online" title='cpu_hw_events::kfree_on_online' data-ref="cpu_hw_events::kfree_on_online">kfree_on_online</a>[<var>1</var>] = <a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="3367">3367</th><td>				<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a> = <a class="local col4 ref" href="#184c" title='c' data-ref="184c">c</a>;</td></tr>
<tr><th id="3368">3368</th><td>				<b>if</b> (!<a class="local col3 ref" href="#183sibling" title='sibling' data-ref="183sibling">sibling</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a>)</td></tr>
<tr><th id="3369">3369</th><td>					<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_thread_id" title='cpu_hw_events::excl_thread_id' data-ref="cpu_hw_events::excl_thread_id">excl_thread_id</a> = <var>1</var>;</td></tr>
<tr><th id="3370">3370</th><td>				<b>break</b>;</td></tr>
<tr><th id="3371">3371</th><td>			}</td></tr>
<tr><th id="3372">3372</th><td>		}</td></tr>
<tr><th id="3373">3373</th><td>		<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::core_id" title='intel_excl_cntrs::core_id' data-ref="intel_excl_cntrs::core_id">core_id</a> = <a class="local col0 ref" href="#180core_id" title='core_id' data-ref="180core_id">core_id</a>;</td></tr>
<tr><th id="3374">3374</th><td>		<a class="local col9 ref" href="#179cpuc" title='cpuc' data-ref="179cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::refcnt" title='intel_excl_cntrs::refcnt' data-ref="intel_excl_cntrs::refcnt">refcnt</a>++;</td></tr>
<tr><th id="3375">3375</th><td>	}</td></tr>
<tr><th id="3376">3376</th><td>}</td></tr>
<tr><th id="3377">3377</th><td></td></tr>
<tr><th id="3378">3378</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="free_excl_cntrs" title='free_excl_cntrs' data-type='void free_excl_cntrs(int cpu)' data-ref="free_excl_cntrs">free_excl_cntrs</dfn>(<em>int</em> <dfn class="local col5 decl" id="185cpu" title='cpu' data-type='int' data-ref="185cpu">cpu</dfn>)</td></tr>
<tr><th id="3379">3379</th><td>{</td></tr>
<tr><th id="3380">3380</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col6 decl" id="186cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="186cpuc">cpuc</dfn> = &amp;<a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col5 ref" href="#185cpu" title='cpu' data-ref="185cpu">cpu</a>);</td></tr>
<tr><th id="3381">3381</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_excl_cntrs" title='intel_excl_cntrs' data-ref="intel_excl_cntrs">intel_excl_cntrs</a> *<dfn class="local col7 decl" id="187c" title='c' data-type='struct intel_excl_cntrs *' data-ref="187c">c</dfn>;</td></tr>
<tr><th id="3382">3382</th><td></td></tr>
<tr><th id="3383">3383</th><td>	<a class="local col7 ref" href="#187c" title='c' data-ref="187c">c</a> = <a class="local col6 ref" href="#186cpuc" title='cpuc' data-ref="186cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a>;</td></tr>
<tr><th id="3384">3384</th><td>	<b>if</b> (<a class="local col7 ref" href="#187c" title='c' data-ref="187c">c</a>) {</td></tr>
<tr><th id="3385">3385</th><td>		<b>if</b> (<a class="local col7 ref" href="#187c" title='c' data-ref="187c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::core_id" title='intel_excl_cntrs::core_id' data-ref="intel_excl_cntrs::core_id">core_id</a> == -<var>1</var> || --<a class="local col7 ref" href="#187c" title='c' data-ref="187c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_excl_cntrs::refcnt" title='intel_excl_cntrs::refcnt' data-ref="intel_excl_cntrs::refcnt">refcnt</a> == <var>0</var>)</td></tr>
<tr><th id="3386">3386</th><td>			<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col7 ref" href="#187c" title='c' data-ref="187c">c</a>);</td></tr>
<tr><th id="3387">3387</th><td>		<a class="local col6 ref" href="#186cpuc" title='cpuc' data-ref="186cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::excl_cntrs" title='cpu_hw_events::excl_cntrs' data-ref="cpu_hw_events::excl_cntrs">excl_cntrs</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3388">3388</th><td>		<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col6 ref" href="#186cpuc" title='cpuc' data-ref="186cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a>);</td></tr>
<tr><th id="3389">3389</th><td>		<a class="local col6 ref" href="#186cpuc" title='cpuc' data-ref="186cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::constraint_list" title='cpu_hw_events::constraint_list' data-ref="cpu_hw_events::constraint_list">constraint_list</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3390">3390</th><td>	}</td></tr>
<tr><th id="3391">3391</th><td>}</td></tr>
<tr><th id="3392">3392</th><td></td></tr>
<tr><th id="3393">3393</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_cpu_dying" title='intel_pmu_cpu_dying' data-type='void intel_pmu_cpu_dying(int cpu)' data-ref="intel_pmu_cpu_dying">intel_pmu_cpu_dying</dfn>(<em>int</em> <dfn class="local col8 decl" id="188cpu" title='cpu' data-type='int' data-ref="188cpu">cpu</dfn>)</td></tr>
<tr><th id="3394">3394</th><td>{</td></tr>
<tr><th id="3395">3395</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#cpu_hw_events" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a> *<dfn class="local col9 decl" id="189cpuc" title='cpuc' data-type='struct cpu_hw_events *' data-ref="189cpuc">cpuc</dfn> = &amp;<a class="macro" href="../../../../include/linux/percpu-defs.h.html#256" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_hw_events)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))); (typeof((typeof(*((&amp;(cpu_hw_events)))) *)((&amp;(cpu_hw_events))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/per_cpu">per_cpu</a>(<a class="ref" href="../perf_event.h.html#703" title='cpu_hw_events' data-ref="cpu_hw_events">cpu_hw_events</a>, <a class="local col8 ref" href="#188cpu" title='cpu' data-ref="188cpu">cpu</a>);</td></tr>
<tr><th id="3396">3396</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#intel_shared_regs" title='intel_shared_regs' data-ref="intel_shared_regs">intel_shared_regs</a> *<dfn class="local col0 decl" id="190pc" title='pc' data-type='struct intel_shared_regs *' data-ref="190pc">pc</dfn>;</td></tr>
<tr><th id="3397">3397</th><td></td></tr>
<tr><th id="3398">3398</th><td>	<a class="local col0 ref" href="#190pc" title='pc' data-ref="190pc">pc</a> = <a class="local col9 ref" href="#189cpuc" title='cpuc' data-ref="189cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a>;</td></tr>
<tr><th id="3399">3399</th><td>	<b>if</b> (<a class="local col0 ref" href="#190pc" title='pc' data-ref="190pc">pc</a>) {</td></tr>
<tr><th id="3400">3400</th><td>		<b>if</b> (<a class="local col0 ref" href="#190pc" title='pc' data-ref="190pc">pc</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::core_id" title='intel_shared_regs::core_id' data-ref="intel_shared_regs::core_id">core_id</a> == -<var>1</var> || --<a class="local col0 ref" href="#190pc" title='pc' data-ref="190pc">pc</a>-&gt;<a class="ref field" href="../perf_event.h.html#intel_shared_regs::refcnt" title='intel_shared_regs::refcnt' data-ref="intel_shared_regs::refcnt">refcnt</a> == <var>0</var>)</td></tr>
<tr><th id="3401">3401</th><td>			<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col0 ref" href="#190pc" title='pc' data-ref="190pc">pc</a>);</td></tr>
<tr><th id="3402">3402</th><td>		<a class="local col9 ref" href="#189cpuc" title='cpuc' data-ref="189cpuc">cpuc</a>-&gt;<a class="ref field" href="../perf_event.h.html#cpu_hw_events::shared_regs" title='cpu_hw_events::shared_regs' data-ref="cpu_hw_events::shared_regs">shared_regs</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3403">3403</th><td>	}</td></tr>
<tr><th id="3404">3404</th><td></td></tr>
<tr><th id="3405">3405</th><td>	<a class="tu ref fn" href="#free_excl_cntrs" title='free_excl_cntrs' data-use='c' data-ref="free_excl_cntrs">free_excl_cntrs</a>(<a class="local col8 ref" href="#188cpu" title='cpu' data-ref="188cpu">cpu</a>);</td></tr>
<tr><th id="3406">3406</th><td></td></tr>
<tr><th id="3407">3407</th><td>	<a class="ref fn" href="../perf_event.h.html#fini_debug_store_on_cpu" title='fini_debug_store_on_cpu' data-ref="fini_debug_store_on_cpu">fini_debug_store_on_cpu</a>(<a class="local col8 ref" href="#188cpu" title='cpu' data-ref="188cpu">cpu</a>);</td></tr>
<tr><th id="3408">3408</th><td>}</td></tr>
<tr><th id="3409">3409</th><td></td></tr>
<tr><th id="3410">3410</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_pmu_sched_task" title='intel_pmu_sched_task' data-type='void intel_pmu_sched_task(struct perf_event_context * ctx, bool sched_in)' data-ref="intel_pmu_sched_task">intel_pmu_sched_task</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/perf_event.h.html#perf_event_context" title='perf_event_context' data-ref="perf_event_context">perf_event_context</a> *<dfn class="local col1 decl" id="191ctx" title='ctx' data-type='struct perf_event_context *' data-ref="191ctx">ctx</dfn>,</td></tr>
<tr><th id="3411">3411</th><td>				 <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="local col2 decl" id="192sched_in" title='sched_in' data-type='bool' data-ref="192sched_in">sched_in</dfn>)</td></tr>
<tr><th id="3412">3412</th><td>{</td></tr>
<tr><th id="3413">3413</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_sched_task" title='intel_pmu_pebs_sched_task' data-ref="intel_pmu_pebs_sched_task">intel_pmu_pebs_sched_task</a>(<a class="local col1 ref" href="#191ctx" title='ctx' data-ref="191ctx">ctx</a>, <a class="local col2 ref" href="#192sched_in" title='sched_in' data-ref="192sched_in">sched_in</a>);</td></tr>
<tr><th id="3414">3414</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_sched_task" title='intel_pmu_lbr_sched_task' data-ref="intel_pmu_lbr_sched_task">intel_pmu_lbr_sched_task</a>(<a class="local col1 ref" href="#191ctx" title='ctx' data-ref="191ctx">ctx</a>, <a class="local col2 ref" href="#192sched_in" title='sched_in' data-ref="192sched_in">sched_in</a>);</td></tr>
<tr><th id="3415">3415</th><td>}</td></tr>
<tr><th id="3416">3416</th><td></td></tr>
<tr><th id="3417">3417</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t offcore_rsp_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config1:0-63&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3417(void) ; if (__cond) __compiletime_assert_3417(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config1:0-63&quot; &quot;\n&quot;); } static struct device_attribute format_attr_offcore_rsp = { .attr = { .name = &quot;offcore_rsp&quot;, .mode = (00400|00040|00004) }, .show = offcore_rsp_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(offcore_rsp, <q>"config1:0-63"</q>);</td></tr>
<tr><th id="3418">3418</th><td></td></tr>
<tr><th id="3419">3419</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t ldlat_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config1:0-15&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3419(void) ; if (__cond) __compiletime_assert_3419(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config1:0-15&quot; &quot;\n&quot;); } static struct device_attribute format_attr_ldlat = { .attr = { .name = &quot;ldlat&quot;, .mode = (00400|00040|00004) }, .show = ldlat_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(ldlat, <q>"config1:0-15"</q>);</td></tr>
<tr><th id="3420">3420</th><td></td></tr>
<tr><th id="3421">3421</th><td><a class="macro" href="../../../../include/linux/perf_event.h.html#1371" title="static ssize_t frontend_show(struct device *dev, struct device_attribute *attr, char *page) { do { bool __cond = !(!(sizeof(&quot;config1:0-23&quot;) &gt;= ((1UL) &lt;&lt; 12))); extern void __compiletime_assert_3421(void) ; if (__cond) __compiletime_assert_3421(); do { ((void)sizeof(char[1 - 2 * __cond])); } while (0); } while (0); return sprintf(page, &quot;config1:0-23&quot; &quot;\n&quot;); } static struct device_attribute format_attr_frontend = { .attr = { .name = &quot;frontend&quot;, .mode = (00400|00040|00004) }, .show = frontend_show, }" data-ref="_M/PMU_FORMAT_ATTR">PMU_FORMAT_ATTR</a>(frontend, <q>"config1:0-23"</q>);</td></tr>
<tr><th id="3422">3422</th><td></td></tr>
<tr><th id="3423">3423</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="intel_arch3_formats_attr" title='intel_arch3_formats_attr' data-type='struct attribute *[8]' data-ref="intel_arch3_formats_attr">intel_arch3_formats_attr</dfn>[] = {</td></tr>
<tr><th id="3424">3424</th><td>	&amp;<a class="ref" href="#3210" title='format_attr_event' data-ref="format_attr_event">format_attr_event</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3425">3425</th><td>	&amp;<a class="ref" href="#3211" title='format_attr_umask' data-ref="format_attr_umask">format_attr_umask</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3426">3426</th><td>	&amp;<a class="ref" href="#3212" title='format_attr_edge' data-ref="format_attr_edge">format_attr_edge</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3427">3427</th><td>	&amp;<a class="ref" href="#3213" title='format_attr_pc' data-ref="format_attr_pc">format_attr_pc</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3428">3428</th><td>	&amp;<a class="ref" href="#3214" title='format_attr_any' data-ref="format_attr_any">format_attr_any</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3429">3429</th><td>	&amp;<a class="ref" href="#3215" title='format_attr_inv' data-ref="format_attr_inv">format_attr_inv</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3430">3430</th><td>	&amp;<a class="ref" href="#3216" title='format_attr_cmask' data-ref="format_attr_cmask">format_attr_cmask</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3431">3431</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="3432">3432</th><td>};</td></tr>
<tr><th id="3433">3433</th><td></td></tr>
<tr><th id="3434">3434</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="hsw_format_attr" title='hsw_format_attr' data-type='struct attribute *[5]' data-ref="hsw_format_attr">hsw_format_attr</dfn>[] = {</td></tr>
<tr><th id="3435">3435</th><td>	&amp;<a class="ref" href="#3217" title='format_attr_in_tx' data-ref="format_attr_in_tx">format_attr_in_tx</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3436">3436</th><td>	&amp;<a class="ref" href="#3218" title='format_attr_in_tx_cp' data-ref="format_attr_in_tx_cp">format_attr_in_tx_cp</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3437">3437</th><td>	&amp;<a class="ref" href="#3417" title='format_attr_offcore_rsp' data-ref="format_attr_offcore_rsp">format_attr_offcore_rsp</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3438">3438</th><td>	&amp;<a class="ref" href="#3419" title='format_attr_ldlat' data-ref="format_attr_ldlat">format_attr_ldlat</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3439">3439</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3440">3440</th><td>};</td></tr>
<tr><th id="3441">3441</th><td></td></tr>
<tr><th id="3442">3442</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="nhm_format_attr" title='nhm_format_attr' data-type='struct attribute *[3]' data-ref="nhm_format_attr">nhm_format_attr</dfn>[] = {</td></tr>
<tr><th id="3443">3443</th><td>	&amp;<a class="ref" href="#3417" title='format_attr_offcore_rsp' data-ref="format_attr_offcore_rsp">format_attr_offcore_rsp</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3444">3444</th><td>	&amp;<a class="ref" href="#3419" title='format_attr_ldlat' data-ref="format_attr_ldlat">format_attr_ldlat</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3445">3445</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3446">3446</th><td>};</td></tr>
<tr><th id="3447">3447</th><td></td></tr>
<tr><th id="3448">3448</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="slm_format_attr" title='slm_format_attr' data-type='struct attribute *[2]' data-ref="slm_format_attr">slm_format_attr</dfn>[] = {</td></tr>
<tr><th id="3449">3449</th><td>	&amp;<a class="ref" href="#3417" title='format_attr_offcore_rsp' data-ref="format_attr_offcore_rsp">format_attr_offcore_rsp</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3450">3450</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3451">3451</th><td>};</td></tr>
<tr><th id="3452">3452</th><td></td></tr>
<tr><th id="3453">3453</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="skl_format_attr" title='skl_format_attr' data-type='struct attribute *[2]' data-ref="skl_format_attr">skl_format_attr</dfn>[] = {</td></tr>
<tr><th id="3454">3454</th><td>	&amp;<a class="ref" href="#3421" title='format_attr_frontend' data-ref="format_attr_frontend">format_attr_frontend</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3455">3455</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="3456">3456</th><td>};</td></tr>
<tr><th id="3457">3457</th><td></td></tr>
<tr><th id="3458">3458</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <b>struct</b> <a class="type" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a> <dfn class="tu decl def" id="core_pmu" title='core_pmu' data-type='const struct x86_pmu' data-ref="core_pmu">core_pmu</dfn> = {</td></tr>
<tr><th id="3459">3459</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::name" title='x86_pmu::name' data-ref="x86_pmu::name">name</a>			= <q>"core"</q>,</td></tr>
<tr><th id="3460">3460</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::handle_irq" title='x86_pmu::handle_irq' data-ref="x86_pmu::handle_irq">handle_irq</a>		= <a class="ref fn" href="../perf_event.h.html#x86_pmu_handle_irq" title='x86_pmu_handle_irq' data-ref="x86_pmu_handle_irq">x86_pmu_handle_irq</a>,</td></tr>
<tr><th id="3461">3461</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::disable_all" title='x86_pmu::disable_all' data-ref="x86_pmu::disable_all">disable_all</a>		= <a class="ref fn" href="../perf_event.h.html#x86_pmu_disable_all" title='x86_pmu_disable_all' data-ref="x86_pmu_disable_all">x86_pmu_disable_all</a>,</td></tr>
<tr><th id="3462">3462</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable_all" title='x86_pmu::enable_all' data-ref="x86_pmu::enable_all">enable_all</a>		= <a class="tu ref fn" href="#core_pmu_enable_all" title='core_pmu_enable_all' data-ref="core_pmu_enable_all">core_pmu_enable_all</a>,</td></tr>
<tr><th id="3463">3463</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable" title='x86_pmu::enable' data-ref="x86_pmu::enable">enable</a>			= <a class="tu ref fn" href="#core_pmu_enable_event" title='core_pmu_enable_event' data-ref="core_pmu_enable_event">core_pmu_enable_event</a>,</td></tr>
<tr><th id="3464">3464</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::disable" title='x86_pmu::disable' data-ref="x86_pmu::disable">disable</a>		= <a class="ref fn" href="../perf_event.h.html#x86_pmu_disable_event" title='x86_pmu_disable_event' data-ref="x86_pmu_disable_event">x86_pmu_disable_event</a>,</td></tr>
<tr><th id="3465">3465</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::hw_config" title='x86_pmu::hw_config' data-ref="x86_pmu::hw_config">hw_config</a>		= <a class="ref fn" href="../perf_event.h.html#x86_pmu_hw_config" title='x86_pmu_hw_config' data-ref="x86_pmu_hw_config">x86_pmu_hw_config</a>,</td></tr>
<tr><th id="3466">3466</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::schedule_events" title='x86_pmu::schedule_events' data-ref="x86_pmu::schedule_events">schedule_events</a>	= <a class="ref fn" href="../perf_event.h.html#x86_schedule_events" title='x86_schedule_events' data-ref="x86_schedule_events">x86_schedule_events</a>,</td></tr>
<tr><th id="3467">3467</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::eventsel" title='x86_pmu::eventsel' data-ref="x86_pmu::eventsel">eventsel</a>		= <a class="macro" href="../../include/asm/perf_event.h.html#18" title="0x186" data-ref="_M/MSR_ARCH_PERFMON_EVENTSEL0">MSR_ARCH_PERFMON_EVENTSEL0</a>,</td></tr>
<tr><th id="3468">3468</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::perfctr" title='x86_pmu::perfctr' data-ref="x86_pmu::perfctr">perfctr</a>		= <a class="macro" href="../../include/asm/perf_event.h.html#15" title="0xc1" data-ref="_M/MSR_ARCH_PERFMON_PERFCTR0">MSR_ARCH_PERFMON_PERFCTR0</a>,</td></tr>
<tr><th id="3469">3469</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_map" title='x86_pmu::event_map' data-ref="x86_pmu::event_map">event_map</a>		= <a class="tu ref fn" href="#intel_pmu_event_map" title='intel_pmu_event_map' data-ref="intel_pmu_event_map">intel_pmu_event_map</a>,</td></tr>
<tr><th id="3470">3470</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_events" title='x86_pmu::max_events' data-ref="x86_pmu::max_events">max_events</a>		= <a class="macro" href="../../../../include/linux/kernel.h.html#71" title="(sizeof(intel_perfmon_event_map) / sizeof((intel_perfmon_event_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_perfmon_event_map)), typeof(&amp;(intel_perfmon_event_map)[0])))); })))" data-ref="_M/ARRAY_SIZE">ARRAY_SIZE</a>(<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='r' data-ref="intel_perfmon_event_map"><a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='a' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a></a>),</td></tr>
<tr><th id="3471">3471</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::apic" title='x86_pmu::apic' data-ref="x86_pmu::apic">apic</a>			= <var>1</var>,</td></tr>
<tr><th id="3472">3472</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::free_running_flags" title='x86_pmu::free_running_flags' data-ref="x86_pmu::free_running_flags">free_running_flags</a>	= <a class="macro" href="../perf_event.h.html#91" title="(PERF_SAMPLE_IP | PERF_SAMPLE_TID | PERF_SAMPLE_ADDR | PERF_SAMPLE_ID | PERF_SAMPLE_CPU | PERF_SAMPLE_STREAM_ID | PERF_SAMPLE_DATA_SRC | PERF_SAMPLE_IDENTIFIER | PERF_SAMPLE_TRANSACTION | PERF_SAMPLE_PHYS_ADDR | PERF_SAMPLE_REGS_INTR | PERF_SAMPLE_REGS_USER)" data-ref="_M/PEBS_FREERUNNING_FLAGS">PEBS_FREERUNNING_FLAGS</a>,</td></tr>
<tr><th id="3473">3473</th><td></td></tr>
<tr><th id="3474">3474</th><td>	<i>/*</i></td></tr>
<tr><th id="3475">3475</th><td><i>	 * Intel PMCs cannot be accessed sanely above 32-bit width,</i></td></tr>
<tr><th id="3476">3476</th><td><i>	 * so we install an artificial 1&lt;&lt;31 period regardless of</i></td></tr>
<tr><th id="3477">3477</th><td><i>	 * the generic event period:</i></td></tr>
<tr><th id="3478">3478</th><td><i>	 */</i></td></tr>
<tr><th id="3479">3479</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_period" title='x86_pmu::max_period' data-ref="x86_pmu::max_period">max_period</a>		= (<var>1ULL</var>&lt;&lt;<var>31</var>) - <var>1</var>,</td></tr>
<tr><th id="3480">3480</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a>	= <a class="tu ref fn" href="#intel_get_event_constraints" title='intel_get_event_constraints' data-ref="intel_get_event_constraints">intel_get_event_constraints</a>,</td></tr>
<tr><th id="3481">3481</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::put_event_constraints" title='x86_pmu::put_event_constraints' data-ref="x86_pmu::put_event_constraints">put_event_constraints</a>	= <a class="tu ref fn" href="#intel_put_event_constraints" title='intel_put_event_constraints' data-ref="intel_put_event_constraints">intel_put_event_constraints</a>,</td></tr>
<tr><th id="3482">3482</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a>	= <a class="tu ref" href="#intel_core_event_constraints" title='intel_core_event_constraints' data-ref="intel_core_event_constraints">intel_core_event_constraints</a>,</td></tr>
<tr><th id="3483">3483</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::guest_get_msrs" title='x86_pmu::guest_get_msrs' data-ref="x86_pmu::guest_get_msrs">guest_get_msrs</a>		= <a class="tu ref fn" href="#core_guest_get_msrs" title='core_guest_get_msrs' data-ref="core_guest_get_msrs">core_guest_get_msrs</a>,</td></tr>
<tr><th id="3484">3484</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::format_attrs" title='x86_pmu::format_attrs' data-ref="x86_pmu::format_attrs">format_attrs</a>		= <a class="tu ref" href="#intel_arch_formats_attr" title='intel_arch_formats_attr' data-ref="intel_arch_formats_attr">intel_arch_formats_attr</a>,</td></tr>
<tr><th id="3485">3485</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::events_sysfs_show" title='x86_pmu::events_sysfs_show' data-ref="x86_pmu::events_sysfs_show">events_sysfs_show</a>	= <a class="ref fn" href="#intel_event_sysfs_show" title='intel_event_sysfs_show' data-ref="intel_event_sysfs_show">intel_event_sysfs_show</a>,</td></tr>
<tr><th id="3486">3486</th><td></td></tr>
<tr><th id="3487">3487</th><td>	<i>/*</i></td></tr>
<tr><th id="3488">3488</th><td><i>	 * Virtual (or funny metal) CPU can define x86_pmu.extra_regs</i></td></tr>
<tr><th id="3489">3489</th><td><i>	 * together with PMU version 1 and thus be using core_pmu with</i></td></tr>
<tr><th id="3490">3490</th><td><i>	 * shared_regs. We need following callbacks here to allocate</i></td></tr>
<tr><th id="3491">3491</th><td><i>	 * it properly.</i></td></tr>
<tr><th id="3492">3492</th><td><i>	 */</i></td></tr>
<tr><th id="3493">3493</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_prepare" title='x86_pmu::cpu_prepare' data-ref="x86_pmu::cpu_prepare">cpu_prepare</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_prepare" title='intel_pmu_cpu_prepare' data-ref="intel_pmu_cpu_prepare">intel_pmu_cpu_prepare</a>,</td></tr>
<tr><th id="3494">3494</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_starting" title='x86_pmu::cpu_starting' data-ref="x86_pmu::cpu_starting">cpu_starting</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_starting" title='intel_pmu_cpu_starting' data-ref="intel_pmu_cpu_starting">intel_pmu_cpu_starting</a>,</td></tr>
<tr><th id="3495">3495</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_dying" title='x86_pmu::cpu_dying' data-ref="x86_pmu::cpu_dying">cpu_dying</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_dying" title='intel_pmu_cpu_dying' data-ref="intel_pmu_cpu_dying">intel_pmu_cpu_dying</a>,</td></tr>
<tr><th id="3496">3496</th><td>};</td></tr>
<tr><th id="3497">3497</th><td></td></tr>
<tr><th id="3498">3498</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="intel_pmu_attrs" title='intel_pmu_attrs' data-type='struct attribute *[]' data-ref="intel_pmu_attrs">intel_pmu_attrs</dfn>[];</td></tr>
<tr><th id="3499">3499</th><td></td></tr>
<tr><th id="3500">3500</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> <em>const</em> <b>struct</b> <a class="type" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a> <dfn class="tu decl def" id="intel_pmu" title='intel_pmu' data-type='const struct x86_pmu' data-ref="intel_pmu">intel_pmu</dfn> = {</td></tr>
<tr><th id="3501">3501</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::name" title='x86_pmu::name' data-ref="x86_pmu::name">name</a>			= <q>"Intel"</q>,</td></tr>
<tr><th id="3502">3502</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::handle_irq" title='x86_pmu::handle_irq' data-ref="x86_pmu::handle_irq">handle_irq</a>		= <a class="tu ref fn" href="#intel_pmu_handle_irq" title='intel_pmu_handle_irq' data-ref="intel_pmu_handle_irq">intel_pmu_handle_irq</a>,</td></tr>
<tr><th id="3503">3503</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::disable_all" title='x86_pmu::disable_all' data-ref="x86_pmu::disable_all">disable_all</a>		= <a class="tu ref fn" href="#intel_pmu_disable_all" title='intel_pmu_disable_all' data-ref="intel_pmu_disable_all">intel_pmu_disable_all</a>,</td></tr>
<tr><th id="3504">3504</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable_all" title='x86_pmu::enable_all' data-ref="x86_pmu::enable_all">enable_all</a>		= <a class="tu ref fn" href="#intel_pmu_enable_all" title='intel_pmu_enable_all' data-ref="intel_pmu_enable_all">intel_pmu_enable_all</a>,</td></tr>
<tr><th id="3505">3505</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable" title='x86_pmu::enable' data-ref="x86_pmu::enable">enable</a>			= <a class="tu ref fn" href="#intel_pmu_enable_event" title='intel_pmu_enable_event' data-ref="intel_pmu_enable_event">intel_pmu_enable_event</a>,</td></tr>
<tr><th id="3506">3506</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::disable" title='x86_pmu::disable' data-ref="x86_pmu::disable">disable</a>		= <a class="tu ref fn" href="#intel_pmu_disable_event" title='intel_pmu_disable_event' data-ref="intel_pmu_disable_event">intel_pmu_disable_event</a>,</td></tr>
<tr><th id="3507">3507</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::add" title='x86_pmu::add' data-ref="x86_pmu::add">add</a>			= <a class="tu ref fn" href="#intel_pmu_add_event" title='intel_pmu_add_event' data-ref="intel_pmu_add_event">intel_pmu_add_event</a>,</td></tr>
<tr><th id="3508">3508</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::del" title='x86_pmu::del' data-ref="x86_pmu::del">del</a>			= <a class="tu ref fn" href="#intel_pmu_del_event" title='intel_pmu_del_event' data-ref="intel_pmu_del_event">intel_pmu_del_event</a>,</td></tr>
<tr><th id="3509">3509</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::hw_config" title='x86_pmu::hw_config' data-ref="x86_pmu::hw_config">hw_config</a>		= <a class="tu ref fn" href="#intel_pmu_hw_config" title='intel_pmu_hw_config' data-ref="intel_pmu_hw_config">intel_pmu_hw_config</a>,</td></tr>
<tr><th id="3510">3510</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::schedule_events" title='x86_pmu::schedule_events' data-ref="x86_pmu::schedule_events">schedule_events</a>	= <a class="ref fn" href="../perf_event.h.html#x86_schedule_events" title='x86_schedule_events' data-ref="x86_schedule_events">x86_schedule_events</a>,</td></tr>
<tr><th id="3511">3511</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::eventsel" title='x86_pmu::eventsel' data-ref="x86_pmu::eventsel">eventsel</a>		= <a class="macro" href="../../include/asm/perf_event.h.html#18" title="0x186" data-ref="_M/MSR_ARCH_PERFMON_EVENTSEL0">MSR_ARCH_PERFMON_EVENTSEL0</a>,</td></tr>
<tr><th id="3512">3512</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::perfctr" title='x86_pmu::perfctr' data-ref="x86_pmu::perfctr">perfctr</a>		= <a class="macro" href="../../include/asm/perf_event.h.html#15" title="0xc1" data-ref="_M/MSR_ARCH_PERFMON_PERFCTR0">MSR_ARCH_PERFMON_PERFCTR0</a>,</td></tr>
<tr><th id="3513">3513</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_map" title='x86_pmu::event_map' data-ref="x86_pmu::event_map">event_map</a>		= <a class="tu ref fn" href="#intel_pmu_event_map" title='intel_pmu_event_map' data-ref="intel_pmu_event_map">intel_pmu_event_map</a>,</td></tr>
<tr><th id="3514">3514</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_events" title='x86_pmu::max_events' data-ref="x86_pmu::max_events">max_events</a>		= <a class="macro" href="../../../../include/linux/kernel.h.html#71" title="(sizeof(intel_perfmon_event_map) / sizeof((intel_perfmon_event_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_perfmon_event_map)), typeof(&amp;(intel_perfmon_event_map)[0])))); })))" data-ref="_M/ARRAY_SIZE">ARRAY_SIZE</a>(<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='r' data-ref="intel_perfmon_event_map"><a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='a' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a></a>),</td></tr>
<tr><th id="3515">3515</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::apic" title='x86_pmu::apic' data-ref="x86_pmu::apic">apic</a>			= <var>1</var>,</td></tr>
<tr><th id="3516">3516</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::free_running_flags" title='x86_pmu::free_running_flags' data-ref="x86_pmu::free_running_flags">free_running_flags</a>	= <a class="macro" href="../perf_event.h.html#91" title="(PERF_SAMPLE_IP | PERF_SAMPLE_TID | PERF_SAMPLE_ADDR | PERF_SAMPLE_ID | PERF_SAMPLE_CPU | PERF_SAMPLE_STREAM_ID | PERF_SAMPLE_DATA_SRC | PERF_SAMPLE_IDENTIFIER | PERF_SAMPLE_TRANSACTION | PERF_SAMPLE_PHYS_ADDR | PERF_SAMPLE_REGS_INTR | PERF_SAMPLE_REGS_USER)" data-ref="_M/PEBS_FREERUNNING_FLAGS">PEBS_FREERUNNING_FLAGS</a>,</td></tr>
<tr><th id="3517">3517</th><td>	<i>/*</i></td></tr>
<tr><th id="3518">3518</th><td><i>	 * Intel PMCs cannot be accessed sanely above 32 bit width,</i></td></tr>
<tr><th id="3519">3519</th><td><i>	 * so we install an artificial 1&lt;&lt;31 period regardless of</i></td></tr>
<tr><th id="3520">3520</th><td><i>	 * the generic event period:</i></td></tr>
<tr><th id="3521">3521</th><td><i>	 */</i></td></tr>
<tr><th id="3522">3522</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_period" title='x86_pmu::max_period' data-ref="x86_pmu::max_period">max_period</a>		= (<var>1ULL</var> &lt;&lt; <var>31</var>) - <var>1</var>,</td></tr>
<tr><th id="3523">3523</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a>	= <a class="tu ref fn" href="#intel_get_event_constraints" title='intel_get_event_constraints' data-ref="intel_get_event_constraints">intel_get_event_constraints</a>,</td></tr>
<tr><th id="3524">3524</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::put_event_constraints" title='x86_pmu::put_event_constraints' data-ref="x86_pmu::put_event_constraints">put_event_constraints</a>	= <a class="tu ref fn" href="#intel_put_event_constraints" title='intel_put_event_constraints' data-ref="intel_put_event_constraints">intel_put_event_constraints</a>,</td></tr>
<tr><th id="3525">3525</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a>		= <a class="tu ref fn" href="#intel_pebs_aliases_core2" title='intel_pebs_aliases_core2' data-ref="intel_pebs_aliases_core2">intel_pebs_aliases_core2</a>,</td></tr>
<tr><th id="3526">3526</th><td></td></tr>
<tr><th id="3527">3527</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::format_attrs" title='x86_pmu::format_attrs' data-ref="x86_pmu::format_attrs">format_attrs</a>		= <a class="tu ref" href="#intel_arch3_formats_attr" title='intel_arch3_formats_attr' data-ref="intel_arch3_formats_attr">intel_arch3_formats_attr</a>,</td></tr>
<tr><th id="3528">3528</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::events_sysfs_show" title='x86_pmu::events_sysfs_show' data-ref="x86_pmu::events_sysfs_show">events_sysfs_show</a>	= <a class="ref fn" href="#intel_event_sysfs_show" title='intel_event_sysfs_show' data-ref="intel_event_sysfs_show">intel_event_sysfs_show</a>,</td></tr>
<tr><th id="3529">3529</th><td></td></tr>
<tr><th id="3530">3530</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::attrs" title='x86_pmu::attrs' data-ref="x86_pmu::attrs">attrs</a>			= <a class="tu ref" href="#intel_pmu_attrs" title='intel_pmu_attrs' data-ref="intel_pmu_attrs">intel_pmu_attrs</a>,</td></tr>
<tr><th id="3531">3531</th><td></td></tr>
<tr><th id="3532">3532</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_prepare" title='x86_pmu::cpu_prepare' data-ref="x86_pmu::cpu_prepare">cpu_prepare</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_prepare" title='intel_pmu_cpu_prepare' data-ref="intel_pmu_cpu_prepare">intel_pmu_cpu_prepare</a>,</td></tr>
<tr><th id="3533">3533</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_starting" title='x86_pmu::cpu_starting' data-ref="x86_pmu::cpu_starting">cpu_starting</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_starting" title='intel_pmu_cpu_starting' data-ref="intel_pmu_cpu_starting">intel_pmu_cpu_starting</a>,</td></tr>
<tr><th id="3534">3534</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_dying" title='x86_pmu::cpu_dying' data-ref="x86_pmu::cpu_dying">cpu_dying</a>		= <a class="tu ref fn" href="#intel_pmu_cpu_dying" title='intel_pmu_cpu_dying' data-ref="intel_pmu_cpu_dying">intel_pmu_cpu_dying</a>,</td></tr>
<tr><th id="3535">3535</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::guest_get_msrs" title='x86_pmu::guest_get_msrs' data-ref="x86_pmu::guest_get_msrs">guest_get_msrs</a>		= <a class="tu ref fn" href="#intel_guest_get_msrs" title='intel_guest_get_msrs' data-ref="intel_guest_get_msrs">intel_guest_get_msrs</a>,</td></tr>
<tr><th id="3536">3536</th><td>	.<a class="ref field" href="../perf_event.h.html#x86_pmu::sched_task" title='x86_pmu::sched_task' data-ref="x86_pmu::sched_task">sched_task</a>		= <a class="tu ref fn" href="#intel_pmu_sched_task" title='intel_pmu_sched_task' data-ref="intel_pmu_sched_task">intel_pmu_sched_task</a>,</td></tr>
<tr><th id="3537">3537</th><td>};</td></tr>
<tr><th id="3538">3538</th><td></td></tr>
<tr><th id="3539">3539</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>void</em> <dfn class="tu decl def fn" id="intel_clovertown_quirk" title='intel_clovertown_quirk' data-type='void intel_clovertown_quirk()' data-ref="intel_clovertown_quirk">intel_clovertown_quirk</dfn>(<em>void</em>)</td></tr>
<tr><th id="3540">3540</th><td>{</td></tr>
<tr><th id="3541">3541</th><td>	<i>/*</i></td></tr>
<tr><th id="3542">3542</th><td><i>	 * PEBS is unreliable due to:</i></td></tr>
<tr><th id="3543">3543</th><td><i>	 *</i></td></tr>
<tr><th id="3544">3544</th><td><i>	 *   AJ67  - PEBS may experience CPL leaks</i></td></tr>
<tr><th id="3545">3545</th><td><i>	 *   AJ68  - PEBS PMI may be delayed by one event</i></td></tr>
<tr><th id="3546">3546</th><td><i>	 *   AJ69  - GLOBAL_STATUS[62] will only be set when DEBUGCTL[12]</i></td></tr>
<tr><th id="3547">3547</th><td><i>	 *   AJ106 - FREEZE_LBRS_ON_PMI doesn't work in combination with PEBS</i></td></tr>
<tr><th id="3548">3548</th><td><i>	 *</i></td></tr>
<tr><th id="3549">3549</th><td><i>	 * AJ67 could be worked around by restricting the OS/USR flags.</i></td></tr>
<tr><th id="3550">3550</th><td><i>	 * AJ69 could be worked around by setting PMU_FREEZE_ON_PMI.</i></td></tr>
<tr><th id="3551">3551</th><td><i>	 *</i></td></tr>
<tr><th id="3552">3552</th><td><i>	 * AJ106 could possibly be worked around by not allowing LBR</i></td></tr>
<tr><th id="3553">3553</th><td><i>	 *       usage from PEBS, including the fixup.</i></td></tr>
<tr><th id="3554">3554</th><td><i>	 * AJ68  could possibly be worked around by always programming</i></td></tr>
<tr><th id="3555">3555</th><td><i>	 *	 a pebs_event_reset[0] value and coping with the lost events.</i></td></tr>
<tr><th id="3556">3556</th><td><i>	 *</i></td></tr>
<tr><th id="3557">3557</th><td><i>	 * But taken together it might just make sense to not enable PEBS on</i></td></tr>
<tr><th id="3558">3558</th><td><i>	 * these chips.</i></td></tr>
<tr><th id="3559">3559</th><td><i>	 */</i></td></tr>
<tr><th id="3560">3560</th><td>	<a class="macro" href="../../../../include/linux/printk.h.html#305" title="pr_warning" data-ref="_M/pr_warn">pr_warn</a>(<q>"PEBS disabled due to CPU errata\n"</q>);</td></tr>
<tr><th id="3561">3561</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs" title='x86_pmu::pebs' data-ref="x86_pmu::pebs">pebs</a> = <var>0</var>;</td></tr>
<tr><th id="3562">3562</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3563">3563</th><td>}</td></tr>
<tr><th id="3564">3564</th><td></td></tr>
<tr><th id="3565">3565</th><td><em>static</em> <em>int</em> <dfn class="tu decl def fn" id="intel_snb_pebs_broken" title='intel_snb_pebs_broken' data-type='int intel_snb_pebs_broken(int cpu)' data-ref="intel_snb_pebs_broken">intel_snb_pebs_broken</dfn>(<em>int</em> <dfn class="local col3 decl" id="193cpu" title='cpu' data-type='int' data-ref="193cpu">cpu</dfn>)</td></tr>
<tr><th id="3566">3566</th><td>{</td></tr>
<tr><th id="3567">3567</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u32" title='u32' data-type='unsigned int' data-ref="u32">u32</a> <dfn class="local col4 decl" id="194rev" title='rev' data-type='u32' data-ref="194rev">rev</dfn> = <a class="macro" href="../../../../include/linux/kernel.h.html#24" title="(~0U)" data-ref="_M/UINT_MAX">UINT_MAX</a>; <i>/* default to broken for unknown models */</i></td></tr>
<tr><th id="3568">3568</th><td></td></tr>
<tr><th id="3569">3569</th><td>	<b>switch</b> (<a class="macro" href="../../include/asm/processor.h.html#171" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_info)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))); (typeof((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/cpu_data">cpu_data</a>(<a class="local col3 ref" href="#193cpu" title='cpu' data-ref="193cpu">cpu</a>).<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_model" title='cpuinfo_x86::x86_model' data-ref="cpuinfo_x86::x86_model">x86_model</a>) {</td></tr>
<tr><th id="3570">3570</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#31" title="0x2A" data-ref="_M/INTEL_FAM6_SANDYBRIDGE">INTEL_FAM6_SANDYBRIDGE</a>:</td></tr>
<tr><th id="3571">3571</th><td>		<a class="local col4 ref" href="#194rev" title='rev' data-ref="194rev">rev</a> = <var>0x28</var>;</td></tr>
<tr><th id="3572">3572</th><td>		<b>break</b>;</td></tr>
<tr><th id="3573">3573</th><td></td></tr>
<tr><th id="3574">3574</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#32" title="0x2D" data-ref="_M/INTEL_FAM6_SANDYBRIDGE_X">INTEL_FAM6_SANDYBRIDGE_X</a>:</td></tr>
<tr><th id="3575">3575</th><td>		<b>switch</b> (<a class="macro" href="../../include/asm/processor.h.html#171" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_info)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))); (typeof((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/cpu_data">cpu_data</a>(<a class="local col3 ref" href="#193cpu" title='cpu' data-ref="193cpu">cpu</a>).<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_stepping" title='cpuinfo_x86::x86_stepping' data-ref="cpuinfo_x86::x86_stepping">x86_stepping</a>) {</td></tr>
<tr><th id="3576">3576</th><td>		<b>case</b> <var>6</var>: <a class="local col4 ref" href="#194rev" title='rev' data-ref="194rev">rev</a> = <var>0x618</var>; <b>break</b>;</td></tr>
<tr><th id="3577">3577</th><td>		<b>case</b> <var>7</var>: <a class="local col4 ref" href="#194rev" title='rev' data-ref="194rev">rev</a> = <var>0x70c</var>; <b>break</b>;</td></tr>
<tr><th id="3578">3578</th><td>		}</td></tr>
<tr><th id="3579">3579</th><td>	}</td></tr>
<tr><th id="3580">3580</th><td></td></tr>
<tr><th id="3581">3581</th><td>	<b>return</b> (<a class="macro" href="../../include/asm/processor.h.html#171" title="(*({ do { const void *__vpp_verify = (typeof((&amp;(cpu_info)) + 0))((void *)0); (void)__vpp_verify; } while (0); ({ unsigned long __ptr; __asm__ (&quot;&quot; : &quot;=r&quot;(__ptr) : &quot;0&quot;((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))); (typeof((typeof(*((&amp;(cpu_info)))) *)((&amp;(cpu_info))))) (__ptr + (((__per_cpu_offset[(cpu)])))); }); }))" data-ref="_M/cpu_data">cpu_data</a>(<a class="local col3 ref" href="#193cpu" title='cpu' data-ref="193cpu">cpu</a>).<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::microcode" title='cpuinfo_x86::microcode' data-ref="cpuinfo_x86::microcode">microcode</a> &lt; <a class="local col4 ref" href="#194rev" title='rev' data-ref="194rev">rev</a>);</td></tr>
<tr><th id="3582">3582</th><td>}</td></tr>
<tr><th id="3583">3583</th><td></td></tr>
<tr><th id="3584">3584</th><td><em>static</em> <em>void</em> <dfn class="tu decl def fn" id="intel_snb_check_microcode" title='intel_snb_check_microcode' data-type='void intel_snb_check_microcode()' data-ref="intel_snb_check_microcode">intel_snb_check_microcode</dfn>(<em>void</em>)</td></tr>
<tr><th id="3585">3585</th><td>{</td></tr>
<tr><th id="3586">3586</th><td>	<em>int</em> <dfn class="local col5 decl" id="195pebs_broken" title='pebs_broken' data-type='int' data-ref="195pebs_broken">pebs_broken</dfn> = <var>0</var>;</td></tr>
<tr><th id="3587">3587</th><td>	<em>int</em> <dfn class="local col6 decl" id="196cpu" title='cpu' data-type='int' data-ref="196cpu">cpu</dfn>;</td></tr>
<tr><th id="3588">3588</th><td></td></tr>
<tr><th id="3589">3589</th><td>	<a class="macro" href="../../../../include/linux/cpumask.h.html#750" title="for (((cpu)) = -1; ((cpu)) = cpumask_next(((cpu)), (((const struct cpumask *)&amp;__cpu_online_mask))), ((cpu)) &lt; nr_cpu_ids;)" data-ref="_M/for_each_online_cpu">for_each_online_cpu</a>(<a class="local col6 ref" href="#196cpu" title='cpu' data-ref="196cpu">cpu</a>) {</td></tr>
<tr><th id="3590">3590</th><td>		<b>if</b> ((<a class="local col5 ref" href="#195pebs_broken" title='pebs_broken' data-ref="195pebs_broken">pebs_broken</a> = <a class="tu ref fn" href="#intel_snb_pebs_broken" title='intel_snb_pebs_broken' data-use='c' data-ref="intel_snb_pebs_broken">intel_snb_pebs_broken</a>(<a class="local col6 ref" href="#196cpu" title='cpu' data-ref="196cpu">cpu</a>)))</td></tr>
<tr><th id="3591">3591</th><td>			<b>break</b>;</td></tr>
<tr><th id="3592">3592</th><td>	}</td></tr>
<tr><th id="3593">3593</th><td></td></tr>
<tr><th id="3594">3594</th><td>	<b>if</b> (<a class="local col5 ref" href="#195pebs_broken" title='pebs_broken' data-ref="195pebs_broken">pebs_broken</a> == <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_broken" title='x86_pmu::pebs_broken' data-ref="x86_pmu::pebs_broken">pebs_broken</a>)</td></tr>
<tr><th id="3595">3595</th><td>		<b>return</b>;</td></tr>
<tr><th id="3596">3596</th><td></td></tr>
<tr><th id="3597">3597</th><td>	<i>/*</i></td></tr>
<tr><th id="3598">3598</th><td><i>	 * Serialized by the microcode lock..</i></td></tr>
<tr><th id="3599">3599</th><td><i>	 */</i></td></tr>
<tr><th id="3600">3600</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_broken" title='x86_pmu::pebs_broken' data-ref="x86_pmu::pebs_broken">pebs_broken</a>) {</td></tr>
<tr><th id="3601">3601</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;PEBS enabled due to microcode update\n&quot;)" data-ref="_M/pr_info">pr_info</a>(<q>"PEBS enabled due to microcode update\n"</q>);</td></tr>
<tr><th id="3602">3602</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_broken" title='x86_pmu::pebs_broken' data-ref="x86_pmu::pebs_broken">pebs_broken</a> = <var>0</var>;</td></tr>
<tr><th id="3603">3603</th><td>	} <b>else</b> {</td></tr>
<tr><th id="3604">3604</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;PEBS disabled due to CPU errata, please upgrade microcode\n&quot;)" data-ref="_M/pr_info">pr_info</a>(<q>"PEBS disabled due to CPU errata, please upgrade microcode\n"</q>);</td></tr>
<tr><th id="3605">3605</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_broken" title='x86_pmu::pebs_broken' data-ref="x86_pmu::pebs_broken">pebs_broken</a> = <var>1</var>;</td></tr>
<tr><th id="3606">3606</th><td>	}</td></tr>
<tr><th id="3607">3607</th><td>}</td></tr>
<tr><th id="3608">3608</th><td></td></tr>
<tr><th id="3609">3609</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="tu decl def fn" id="is_lbr_from" title='is_lbr_from' data-type='bool is_lbr_from(unsigned long msr)' data-ref="is_lbr_from">is_lbr_from</dfn>(<em>unsigned</em> <em>long</em> <dfn class="local col7 decl" id="197msr" title='msr' data-type='unsigned long' data-ref="197msr">msr</dfn>)</td></tr>
<tr><th id="3610">3610</th><td>{</td></tr>
<tr><th id="3611">3611</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col8 decl" id="198lbr_from_nr" title='lbr_from_nr' data-type='unsigned long' data-ref="198lbr_from_nr">lbr_from_nr</dfn> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_from" title='x86_pmu::lbr_from' data-ref="x86_pmu::lbr_from">lbr_from</a> + <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>;</td></tr>
<tr><th id="3612">3612</th><td></td></tr>
<tr><th id="3613">3613</th><td>	<b>return</b> <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_from" title='x86_pmu::lbr_from' data-ref="x86_pmu::lbr_from">lbr_from</a> &lt;= <a class="local col7 ref" href="#197msr" title='msr' data-ref="197msr">msr</a> &amp;&amp; <a class="local col7 ref" href="#197msr" title='msr' data-ref="197msr">msr</a> &lt; <a class="local col8 ref" href="#198lbr_from_nr" title='lbr_from_nr' data-ref="198lbr_from_nr">lbr_from_nr</a>;</td></tr>
<tr><th id="3614">3614</th><td>}</td></tr>
<tr><th id="3615">3615</th><td></td></tr>
<tr><th id="3616">3616</th><td><i  data-doc="check_msr">/*</i></td></tr>
<tr><th id="3617">3617</th><td><i  data-doc="check_msr"> * Under certain circumstances, access certain MSR may cause #GP.</i></td></tr>
<tr><th id="3618">3618</th><td><i  data-doc="check_msr"> * The function tests if the input MSR can be safely accessed.</i></td></tr>
<tr><th id="3619">3619</th><td><i  data-doc="check_msr"> */</i></td></tr>
<tr><th id="3620">3620</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#bool" title='bool' data-type='_Bool' data-ref="bool">bool</a> <dfn class="tu decl def fn" id="check_msr" title='check_msr' data-type='bool check_msr(unsigned long msr, u64 mask)' data-ref="check_msr">check_msr</dfn>(<em>unsigned</em> <em>long</em> <dfn class="local col9 decl" id="199msr" title='msr' data-type='unsigned long' data-ref="199msr">msr</dfn>, <a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col0 decl" id="200mask" title='mask' data-type='u64' data-ref="200mask">mask</dfn>)</td></tr>
<tr><th id="3621">3621</th><td>{</td></tr>
<tr><th id="3622">3622</th><td>	<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col1 decl" id="201val_old" title='val_old' data-type='u64' data-ref="201val_old">val_old</dfn>, <dfn class="local col2 decl" id="202val_new" title='val_new' data-type='u64' data-ref="202val_new">val_new</dfn>, <dfn class="local col3 decl" id="203val_tmp" title='val_tmp' data-type='u64' data-ref="203val_tmp">val_tmp</dfn>;</td></tr>
<tr><th id="3623">3623</th><td></td></tr>
<tr><th id="3624">3624</th><td>	<i>/*</i></td></tr>
<tr><th id="3625">3625</th><td><i>	 * Read the current value, change it and read it back to see if it</i></td></tr>
<tr><th id="3626">3626</th><td><i>	 * matches, this is needed to detect certain hardware emulators</i></td></tr>
<tr><th id="3627">3627</th><td><i>	 * (qemu/kvm) that don't trap on the MSR access and always return 0s.</i></td></tr>
<tr><th id="3628">3628</th><td><i>	 */</i></td></tr>
<tr><th id="3629">3629</th><td>	<b>if</b> (<a class="ref fn" href="../../include/asm/paravirt.h.html#rdmsrl_safe" title='rdmsrl_safe' data-ref="rdmsrl_safe">rdmsrl_safe</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>, &amp;<a class="local col1 ref" href="#201val_old" title='val_old' data-ref="201val_old">val_old</a>))</td></tr>
<tr><th id="3630">3630</th><td>		<b>return</b> <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>;</td></tr>
<tr><th id="3631">3631</th><td></td></tr>
<tr><th id="3632">3632</th><td>	<i>/*</i></td></tr>
<tr><th id="3633">3633</th><td><i>	 * Only change the bits which can be updated by wrmsrl.</i></td></tr>
<tr><th id="3634">3634</th><td><i>	 */</i></td></tr>
<tr><th id="3635">3635</th><td>	<a class="local col3 ref" href="#203val_tmp" title='val_tmp' data-ref="203val_tmp">val_tmp</a> = <a class="local col1 ref" href="#201val_old" title='val_old' data-ref="201val_old">val_old</a> ^ <a class="local col0 ref" href="#200mask" title='mask' data-ref="200mask">mask</a>;</td></tr>
<tr><th id="3636">3636</th><td></td></tr>
<tr><th id="3637">3637</th><td>	<b>if</b> (<a class="tu ref fn" href="#is_lbr_from" title='is_lbr_from' data-use='c' data-ref="is_lbr_from">is_lbr_from</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>))</td></tr>
<tr><th id="3638">3638</th><td>		<a class="local col3 ref" href="#203val_tmp" title='val_tmp' data-ref="203val_tmp">val_tmp</a> = <a class="ref fn" href="../perf_event.h.html#lbr_from_signext_quirk_wr" title='lbr_from_signext_quirk_wr' data-ref="lbr_from_signext_quirk_wr">lbr_from_signext_quirk_wr</a>(<a class="local col3 ref" href="#203val_tmp" title='val_tmp' data-ref="203val_tmp">val_tmp</a>);</td></tr>
<tr><th id="3639">3639</th><td></td></tr>
<tr><th id="3640">3640</th><td>	<b>if</b> (<a class="ref fn" href="../../include/asm/msr.h.html#wrmsrl_safe" title='wrmsrl_safe' data-ref="wrmsrl_safe">wrmsrl_safe</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>, <a class="local col3 ref" href="#203val_tmp" title='val_tmp' data-ref="203val_tmp">val_tmp</a>) ||</td></tr>
<tr><th id="3641">3641</th><td>	    <a class="ref fn" href="../../include/asm/paravirt.h.html#rdmsrl_safe" title='rdmsrl_safe' data-ref="rdmsrl_safe">rdmsrl_safe</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>, &amp;<a class="local col2 ref" href="#202val_new" title='val_new' data-ref="202val_new">val_new</a>))</td></tr>
<tr><th id="3642">3642</th><td>		<b>return</b> <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>;</td></tr>
<tr><th id="3643">3643</th><td></td></tr>
<tr><th id="3644">3644</th><td>	<i>/*</i></td></tr>
<tr><th id="3645">3645</th><td><i>	 * Quirk only affects validation in wrmsr(), so wrmsrl()'s value</i></td></tr>
<tr><th id="3646">3646</th><td><i>	 * should equal rdmsrl()'s even with the quirk.</i></td></tr>
<tr><th id="3647">3647</th><td><i>	 */</i></td></tr>
<tr><th id="3648">3648</th><td>	<b>if</b> (<a class="local col2 ref" href="#202val_new" title='val_new' data-ref="202val_new">val_new</a> != <a class="local col3 ref" href="#203val_tmp" title='val_tmp' data-ref="203val_tmp">val_tmp</a>)</td></tr>
<tr><th id="3649">3649</th><td>		<b>return</b> <a class="enum" href="../../../../include/linux/stddef.h.html#false" title='false' data-ref="false">false</a>;</td></tr>
<tr><th id="3650">3650</th><td></td></tr>
<tr><th id="3651">3651</th><td>	<b>if</b> (<a class="tu ref fn" href="#is_lbr_from" title='is_lbr_from' data-use='c' data-ref="is_lbr_from">is_lbr_from</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>))</td></tr>
<tr><th id="3652">3652</th><td>		<a class="local col1 ref" href="#201val_old" title='val_old' data-ref="201val_old">val_old</a> = <a class="ref fn" href="../perf_event.h.html#lbr_from_signext_quirk_wr" title='lbr_from_signext_quirk_wr' data-ref="lbr_from_signext_quirk_wr">lbr_from_signext_quirk_wr</a>(<a class="local col1 ref" href="#201val_old" title='val_old' data-ref="201val_old">val_old</a>);</td></tr>
<tr><th id="3653">3653</th><td></td></tr>
<tr><th id="3654">3654</th><td>	<i>/* Here it's sure that the MSR can be safely accessed.</i></td></tr>
<tr><th id="3655">3655</th><td><i>	 * Restore the old value and return.</i></td></tr>
<tr><th id="3656">3656</th><td><i>	 */</i></td></tr>
<tr><th id="3657">3657</th><td>	<a class="ref fn" href="../../include/asm/paravirt.h.html#wrmsrl" title='wrmsrl' data-ref="wrmsrl">wrmsrl</a>(<a class="local col9 ref" href="#199msr" title='msr' data-ref="199msr">msr</a>, <a class="local col1 ref" href="#201val_old" title='val_old' data-ref="201val_old">val_old</a>);</td></tr>
<tr><th id="3658">3658</th><td></td></tr>
<tr><th id="3659">3659</th><td>	<b>return</b> <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="3660">3660</th><td>}</td></tr>
<tr><th id="3661">3661</th><td></td></tr>
<tr><th id="3662">3662</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>void</em> <dfn class="tu decl def fn" id="intel_sandybridge_quirk" title='intel_sandybridge_quirk' data-type='void intel_sandybridge_quirk()' data-ref="intel_sandybridge_quirk">intel_sandybridge_quirk</dfn>(<em>void</em>)</td></tr>
<tr><th id="3663">3663</th><td>{</td></tr>
<tr><th id="3664">3664</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::check_microcode" title='x86_pmu::check_microcode' data-ref="x86_pmu::check_microcode">check_microcode</a> = <a class="tu ref fn" href="#intel_snb_check_microcode" title='intel_snb_check_microcode' data-use='r' data-ref="intel_snb_check_microcode">intel_snb_check_microcode</a>;</td></tr>
<tr><th id="3665">3665</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#cpus_read_lock" title='cpus_read_lock' data-ref="cpus_read_lock">cpus_read_lock</a>();</td></tr>
<tr><th id="3666">3666</th><td>	<a class="tu ref fn" href="#intel_snb_check_microcode" title='intel_snb_check_microcode' data-use='c' data-ref="intel_snb_check_microcode">intel_snb_check_microcode</a>();</td></tr>
<tr><th id="3667">3667</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#cpus_read_unlock" title='cpus_read_unlock' data-ref="cpus_read_unlock">cpus_read_unlock</a>();</td></tr>
<tr><th id="3668">3668</th><td>}</td></tr>
<tr><th id="3669">3669</th><td></td></tr>
<tr><th id="3670">3670</th><td><em>static</em> <em>const</em> <b>struct</b> { <em>int</em> <dfn class="local col4 decl field" id="204id" title='id' data-type='int' data-ref="204id">id</dfn>; <em>char</em> *<dfn class="local col5 decl field" id="205name" title='name' data-type='char *' data-ref="205name">name</dfn>; } <dfn class="tu decl def" id="intel_arch_events_map" title='intel_arch_events_map' data-type='const struct (anonymous struct at /home/tempdban/kernel/stable/arch/x86/events/intel/core.c:3670:14) [7]' data-ref="intel_arch_events_map">intel_arch_events_map</dfn>[] <a class="macro" href="../../../../include/linux/init.h.html#52" title="__attribute__ ((__section__(&quot;.init.rodata&quot;)))" data-ref="_M/__initconst">__initconst</a> = {</td></tr>
<tr><th id="3671">3671</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CPU_CYCLES" title='PERF_COUNT_HW_CPU_CYCLES' data-ref="PERF_COUNT_HW_CPU_CYCLES">PERF_COUNT_HW_CPU_CYCLES</a>, <q>"cpu cycles"</q> },</td></tr>
<tr><th id="3672">3672</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_INSTRUCTIONS" title='PERF_COUNT_HW_INSTRUCTIONS' data-ref="PERF_COUNT_HW_INSTRUCTIONS">PERF_COUNT_HW_INSTRUCTIONS</a>, <q>"instructions"</q> },</td></tr>
<tr><th id="3673">3673</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BUS_CYCLES" title='PERF_COUNT_HW_BUS_CYCLES' data-ref="PERF_COUNT_HW_BUS_CYCLES">PERF_COUNT_HW_BUS_CYCLES</a>, <q>"bus cycles"</q> },</td></tr>
<tr><th id="3674">3674</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_REFERENCES" title='PERF_COUNT_HW_CACHE_REFERENCES' data-ref="PERF_COUNT_HW_CACHE_REFERENCES">PERF_COUNT_HW_CACHE_REFERENCES</a>, <q>"cache references"</q> },</td></tr>
<tr><th id="3675">3675</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_CACHE_MISSES" title='PERF_COUNT_HW_CACHE_MISSES' data-ref="PERF_COUNT_HW_CACHE_MISSES">PERF_COUNT_HW_CACHE_MISSES</a>, <q>"cache misses"</q> },</td></tr>
<tr><th id="3676">3676</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_INSTRUCTIONS" title='PERF_COUNT_HW_BRANCH_INSTRUCTIONS' data-ref="PERF_COUNT_HW_BRANCH_INSTRUCTIONS">PERF_COUNT_HW_BRANCH_INSTRUCTIONS</a>, <q>"branch instructions"</q> },</td></tr>
<tr><th id="3677">3677</th><td>	{ <a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_MISSES" title='PERF_COUNT_HW_BRANCH_MISSES' data-ref="PERF_COUNT_HW_BRANCH_MISSES">PERF_COUNT_HW_BRANCH_MISSES</a>, <q>"branch misses"</q> },</td></tr>
<tr><th id="3678">3678</th><td>};</td></tr>
<tr><th id="3679">3679</th><td></td></tr>
<tr><th id="3680">3680</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>void</em> <dfn class="tu decl def fn" id="intel_arch_events_quirk" title='intel_arch_events_quirk' data-type='void intel_arch_events_quirk()' data-ref="intel_arch_events_quirk">intel_arch_events_quirk</dfn>(<em>void</em>)</td></tr>
<tr><th id="3681">3681</th><td>{</td></tr>
<tr><th id="3682">3682</th><td>	<em>int</em> <dfn class="local col6 decl" id="206bit" title='bit' data-type='int' data-ref="206bit">bit</dfn>;</td></tr>
<tr><th id="3683">3683</th><td></td></tr>
<tr><th id="3684">3684</th><td>	<i>/* disable event that reported as not presend by cpuid */</i></td></tr>
<tr><th id="3685">3685</th><td>	<a class="macro" href="../../../../include/linux/bitops.h.html#40" title="for ((bit) = find_first_bit((x86_pmu.events_mask), ((sizeof(intel_arch_events_map) / sizeof((intel_arch_events_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_arch_events_map)), typeof(&amp;(intel_arch_events_map)[0])))); }))))); (bit) &lt; ((sizeof(intel_arch_events_map) / sizeof((intel_arch_events_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_arch_events_map)), typeof(&amp;(intel_arch_events_map)[0])))); })))); (bit) = find_next_bit((x86_pmu.events_mask), ((sizeof(intel_arch_events_map) / sizeof((intel_arch_events_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_arch_events_map)), typeof(&amp;(intel_arch_events_map)[0])))); })))), (bit) + 1))" data-ref="_M/for_each_set_bit">for_each_set_bit</a>(<a class="local col6 ref" href="#206bit" title='bit' data-ref="206bit">bit</a>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::(anonymous)::events_mask" title='x86_pmu::(anonymous union)::events_mask' data-ref="x86_pmu::(anonymous)::events_mask">events_mask</a>, <a class="macro" href="../../../../include/linux/kernel.h.html#71" title="(sizeof(intel_arch_events_map) / sizeof((intel_arch_events_map)[0]) + (sizeof(struct { int:(-!!(__builtin_types_compatible_p(typeof((intel_arch_events_map)), typeof(&amp;(intel_arch_events_map)[0])))); })))" data-ref="_M/ARRAY_SIZE">ARRAY_SIZE</a>(<a class="tu ref" href="#intel_arch_events_map" title='intel_arch_events_map' data-use='r' data-ref="intel_arch_events_map">intel_arch_events_map</a>)) {</td></tr>
<tr><th id="3686">3686</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="tu ref" href="#intel_arch_events_map" title='intel_arch_events_map' data-use='m' data-ref="intel_arch_events_map">intel_arch_events_map</a>[<a class="local col6 ref" href="#206bit" title='bit' data-ref="206bit">bit</a>].<a class="local col4 ref field" href="#204id" title='id' data-ref="204id">id</a>] = <var>0</var>;</td></tr>
<tr><th id="3687">3687</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#305" title="pr_warning" data-ref="_M/pr_warn">pr_warn</a>(<q>"CPUID marked event: \'%s\' unavailable\n"</q>,</td></tr>
<tr><th id="3688">3688</th><td>			<a class="tu ref" href="#intel_arch_events_map" title='intel_arch_events_map' data-use='m' data-ref="intel_arch_events_map">intel_arch_events_map</a>[<a class="local col6 ref" href="#206bit" title='bit' data-ref="206bit">bit</a>].<a class="local col5 ref field" href="#205name" title='name' data-ref="205name">name</a>);</td></tr>
<tr><th id="3689">3689</th><td>	}</td></tr>
<tr><th id="3690">3690</th><td>}</td></tr>
<tr><th id="3691">3691</th><td></td></tr>
<tr><th id="3692">3692</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>void</em> <dfn class="tu decl def fn" id="intel_nehalem_quirk" title='intel_nehalem_quirk' data-type='void intel_nehalem_quirk()' data-ref="intel_nehalem_quirk">intel_nehalem_quirk</dfn>(<em>void</em>)</td></tr>
<tr><th id="3693">3693</th><td>{</td></tr>
<tr><th id="3694">3694</th><td>	<b>union</b> <a class="type" href="../../include/asm/perf_event.h.html#cpuid10_ebx" title='cpuid10_ebx' data-ref="cpuid10_ebx">cpuid10_ebx</a> <dfn class="local col7 decl" id="207ebx" title='ebx' data-type='union cpuid10_ebx' data-ref="207ebx">ebx</dfn>;</td></tr>
<tr><th id="3695">3695</th><td></td></tr>
<tr><th id="3696">3696</th><td>	<a class="local col7 ref" href="#207ebx" title='ebx' data-ref="207ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::full" title='cpuid10_ebx::full' data-ref="cpuid10_ebx::full">full</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::(anonymous)::events_maskl" title='x86_pmu::(anonymous union)::events_maskl' data-ref="x86_pmu::(anonymous)::events_maskl">events_maskl</a>;</td></tr>
<tr><th id="3697">3697</th><td>	<b>if</b> (<a class="local col7 ref" href="#207ebx" title='ebx' data-ref="207ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::split" title='cpuid10_ebx::split' data-ref="cpuid10_ebx::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::(anonymous)::no_branch_misses_retired" title='cpuid10_ebx::(anonymous struct)::no_branch_misses_retired' data-ref="cpuid10_ebx::(anonymous)::no_branch_misses_retired">no_branch_misses_retired</a>) {</td></tr>
<tr><th id="3698">3698</th><td>		<i>/*</i></td></tr>
<tr><th id="3699">3699</th><td><i>		 * Erratum AAJ80 detected, we work it around by using</i></td></tr>
<tr><th id="3700">3700</th><td><i>		 * the BR_MISP_EXEC.ANY event. This will over-count</i></td></tr>
<tr><th id="3701">3701</th><td><i>		 * branch-misses, but it's still much better than the</i></td></tr>
<tr><th id="3702">3702</th><td><i>		 * architectural event which is often completely bogus:</i></td></tr>
<tr><th id="3703">3703</th><td><i>		 */</i></td></tr>
<tr><th id="3704">3704</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_BRANCH_MISSES" title='PERF_COUNT_HW_BRANCH_MISSES' data-ref="PERF_COUNT_HW_BRANCH_MISSES">PERF_COUNT_HW_BRANCH_MISSES</a>] = <var>0x7f89</var>;</td></tr>
<tr><th id="3705">3705</th><td>		<a class="local col7 ref" href="#207ebx" title='ebx' data-ref="207ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::split" title='cpuid10_ebx::split' data-ref="cpuid10_ebx::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::(anonymous)::no_branch_misses_retired" title='cpuid10_ebx::(anonymous struct)::no_branch_misses_retired' data-ref="cpuid10_ebx::(anonymous)::no_branch_misses_retired">no_branch_misses_retired</a> = <var>0</var>;</td></tr>
<tr><th id="3706">3706</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::(anonymous)::events_maskl" title='x86_pmu::(anonymous union)::events_maskl' data-ref="x86_pmu::(anonymous)::events_maskl">events_maskl</a> = <a class="local col7 ref" href="#207ebx" title='ebx' data-ref="207ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::full" title='cpuid10_ebx::full' data-ref="cpuid10_ebx::full">full</a>;</td></tr>
<tr><th id="3707">3707</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;CPU erratum AAJ80 worked around\n&quot;)" data-ref="_M/pr_info">pr_info</a>(<q>"CPU erratum AAJ80 worked around\n"</q>);</td></tr>
<tr><th id="3708">3708</th><td>	}</td></tr>
<tr><th id="3709">3709</th><td>}</td></tr>
<tr><th id="3710">3710</th><td></td></tr>
<tr><th id="3711">3711</th><td><i  data-doc="intel_ht_bug">/*</i></td></tr>
<tr><th id="3712">3712</th><td><i  data-doc="intel_ht_bug"> * enable software workaround for errata:</i></td></tr>
<tr><th id="3713">3713</th><td><i  data-doc="intel_ht_bug"> * SNB: BJ122</i></td></tr>
<tr><th id="3714">3714</th><td><i  data-doc="intel_ht_bug"> * IVB: BV98</i></td></tr>
<tr><th id="3715">3715</th><td><i  data-doc="intel_ht_bug"> * HSW: HSD29</i></td></tr>
<tr><th id="3716">3716</th><td><i  data-doc="intel_ht_bug"> *</i></td></tr>
<tr><th id="3717">3717</th><td><i  data-doc="intel_ht_bug"> * Only needed when HT is enabled. However detecting</i></td></tr>
<tr><th id="3718">3718</th><td><i  data-doc="intel_ht_bug"> * if HT is enabled is difficult (model specific). So instead,</i></td></tr>
<tr><th id="3719">3719</th><td><i  data-doc="intel_ht_bug"> * we enable the workaround in the early boot, and verify if</i></td></tr>
<tr><th id="3720">3720</th><td><i  data-doc="intel_ht_bug"> * it is needed in a later initcall phase once we have valid</i></td></tr>
<tr><th id="3721">3721</th><td><i  data-doc="intel_ht_bug"> * topology information to check if HT is actually enabled</i></td></tr>
<tr><th id="3722">3722</th><td><i  data-doc="intel_ht_bug"> */</i></td></tr>
<tr><th id="3723">3723</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>void</em> <dfn class="tu decl def fn" id="intel_ht_bug" title='intel_ht_bug' data-type='void intel_ht_bug()' data-ref="intel_ht_bug">intel_ht_bug</dfn>(<em>void</em>)</td></tr>
<tr><th id="3724">3724</th><td>{</td></tr>
<tr><th id="3725">3725</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#667" title="0x4" data-ref="_M/PMU_FL_EXCL_CNTRS">PMU_FL_EXCL_CNTRS</a> | <a class="macro" href="../perf_event.h.html#668" title="0x8" data-ref="_M/PMU_FL_EXCL_ENABLED">PMU_FL_EXCL_ENABLED</a>;</td></tr>
<tr><th id="3726">3726</th><td></td></tr>
<tr><th id="3727">3727</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::start_scheduling" title='x86_pmu::start_scheduling' data-ref="x86_pmu::start_scheduling">start_scheduling</a> = <a class="tu ref fn" href="#intel_start_scheduling" title='intel_start_scheduling' data-use='r' data-ref="intel_start_scheduling">intel_start_scheduling</a>;</td></tr>
<tr><th id="3728">3728</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::commit_scheduling" title='x86_pmu::commit_scheduling' data-ref="x86_pmu::commit_scheduling">commit_scheduling</a> = <a class="tu ref fn" href="#intel_commit_scheduling" title='intel_commit_scheduling' data-use='r' data-ref="intel_commit_scheduling">intel_commit_scheduling</a>;</td></tr>
<tr><th id="3729">3729</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::stop_scheduling" title='x86_pmu::stop_scheduling' data-ref="x86_pmu::stop_scheduling">stop_scheduling</a> = <a class="tu ref fn" href="#intel_stop_scheduling" title='intel_stop_scheduling' data-use='r' data-ref="intel_stop_scheduling">intel_stop_scheduling</a>;</td></tr>
<tr><th id="3730">3730</th><td>}</td></tr>
<tr><th id="3731">3731</th><td></td></tr>
<tr><th id="3732">3732</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_mem_ld_hsw = { .attr = { .attr = {.name = &quot;mem-loads&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xcd,umask=0x1,ldlat=3&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(mem-loads,	mem_ld_hsw,	<q>"event=0xcd,umask=0x1,ldlat=3"</q>);</td></tr>
<tr><th id="3733">3733</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_mem_st_hsw = { .attr = { .attr = {.name = &quot;mem-stores&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xd0,umask=0x82&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(mem-stores,	mem_st_hsw,	<q>"event=0xd0,umask=0x82"</q>)</td></tr>
<tr><th id="3734">3734</th><td></td></tr>
<tr><th id="3735">3735</th><td><i>/* Haswell special events */</i></td></tr>
<tr><th id="3736">3736</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_tx_start = { .attr = { .attr = {.name = &quot;tx-start&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc9,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(tx-start,	tx_start,	<q>"event=0xc9,umask=0x1"</q>);</td></tr>
<tr><th id="3737">3737</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_tx_commit = { .attr = { .attr = {.name = &quot;tx-commit&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc9,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(tx-commit,	tx_commit,	<q>"event=0xc9,umask=0x2"</q>);</td></tr>
<tr><th id="3738">3738</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_tx_abort = { .attr = { .attr = {.name = &quot;tx-abort&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc9,umask=0x4&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(tx-abort,	tx_abort,	<q>"event=0xc9,umask=0x4"</q>);</td></tr>
<tr><th id="3739">3739</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_tx_capacity = { .attr = { .attr = {.name = &quot;tx-capacity&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x54,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(tx-capacity,	tx_capacity,	<q>"event=0x54,umask=0x2"</q>);</td></tr>
<tr><th id="3740">3740</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_tx_conflict = { .attr = { .attr = {.name = &quot;tx-conflict&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x54,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(tx-conflict,	tx_conflict,	<q>"event=0x54,umask=0x1"</q>);</td></tr>
<tr><th id="3741">3741</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_el_start = { .attr = { .attr = {.name = &quot;el-start&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc8,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(el-start,	el_start,	<q>"event=0xc8,umask=0x1"</q>);</td></tr>
<tr><th id="3742">3742</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_el_commit = { .attr = { .attr = {.name = &quot;el-commit&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc8,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(el-commit,	el_commit,	<q>"event=0xc8,umask=0x2"</q>);</td></tr>
<tr><th id="3743">3743</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_el_abort = { .attr = { .attr = {.name = &quot;el-abort&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0xc8,umask=0x4&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(el-abort,	el_abort,	<q>"event=0xc8,umask=0x4"</q>);</td></tr>
<tr><th id="3744">3744</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_el_capacity = { .attr = { .attr = {.name = &quot;el-capacity&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x54,umask=0x2&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(el-capacity,	el_capacity,	<q>"event=0x54,umask=0x2"</q>);</td></tr>
<tr><th id="3745">3745</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_el_conflict = { .attr = { .attr = {.name = &quot;el-conflict&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x54,umask=0x1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(el-conflict,	el_conflict,	<q>"event=0x54,umask=0x1"</q>);</td></tr>
<tr><th id="3746">3746</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_cycles_t = { .attr = { .attr = {.name = &quot;cycles-t&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x3c,in_tx=1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(cycles-t,	cycles_t,	<q>"event=0x3c,in_tx=1"</q>);</td></tr>
<tr><th id="3747">3747</th><td><a class="macro" href="../perf_event.h.html#680" title="static struct perf_pmu_events_attr event_attr_cycles_ct = { .attr = { .attr = {.name = &quot;cycles-ct&quot;, .mode = ((sizeof(struct { int:(-!!((0444) &lt; 0)); })) + (sizeof(struct { int:(-!!((0444) &gt; 0777)); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 4) &lt; (((0444) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 3) &amp; 4) &lt; ((0444) &amp; 4))); })) + (sizeof(struct { int:(-!!((((0444) &gt;&gt; 6) &amp; 2) &lt; (((0444) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!((0444) &amp; 2)); })) + (0444)) }, .show = events_sysfs_show, .store = ((void *)0), }, .id = 0, .event_str = &quot;event=0x3c,in_tx=1,in_tx_cp=1&quot;, };" data-ref="_M/EVENT_ATTR_STR">EVENT_ATTR_STR</a>(cycles-ct,	cycles_ct,	<q>"event=0x3c,in_tx=1,in_tx_cp=1"</q>);</td></tr>
<tr><th id="3748">3748</th><td></td></tr>
<tr><th id="3749">3749</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="hsw_events_attrs" title='hsw_events_attrs' data-type='struct attribute *[10]' data-ref="hsw_events_attrs">hsw_events_attrs</dfn>[] = {</td></tr>
<tr><th id="3750">3750</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_mem_ld_hsw.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(mem_ld_hsw),</td></tr>
<tr><th id="3751">3751</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_mem_st_hsw.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(mem_st_hsw),</td></tr>
<tr><th id="3752">3752</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_issued.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_issued),</td></tr>
<tr><th id="3753">3753</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_slots_retired.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_slots_retired),</td></tr>
<tr><th id="3754">3754</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_fetch_bubbles.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_fetch_bubbles),</td></tr>
<tr><th id="3755">3755</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots),</td></tr>
<tr><th id="3756">3756</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_total_slots_scale.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_total_slots_scale),</td></tr>
<tr><th id="3757">3757</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_recovery_bubbles.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_recovery_bubbles),</td></tr>
<tr><th id="3758">3758</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_td_recovery_bubbles_scale.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(td_recovery_bubbles_scale),</td></tr>
<tr><th id="3759">3759</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3760">3760</th><td>};</td></tr>
<tr><th id="3761">3761</th><td></td></tr>
<tr><th id="3762">3762</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="hsw_tsx_events_attrs" title='hsw_tsx_events_attrs' data-type='struct attribute *[13]' data-ref="hsw_tsx_events_attrs">hsw_tsx_events_attrs</dfn>[] = {</td></tr>
<tr><th id="3763">3763</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_tx_start.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(tx_start),</td></tr>
<tr><th id="3764">3764</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_tx_commit.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(tx_commit),</td></tr>
<tr><th id="3765">3765</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_tx_abort.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(tx_abort),</td></tr>
<tr><th id="3766">3766</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_tx_capacity.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(tx_capacity),</td></tr>
<tr><th id="3767">3767</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_tx_conflict.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(tx_conflict),</td></tr>
<tr><th id="3768">3768</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_el_start.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(el_start),</td></tr>
<tr><th id="3769">3769</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_el_commit.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(el_commit),</td></tr>
<tr><th id="3770">3770</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_el_abort.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(el_abort),</td></tr>
<tr><th id="3771">3771</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_el_capacity.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(el_capacity),</td></tr>
<tr><th id="3772">3772</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_el_conflict.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(el_conflict),</td></tr>
<tr><th id="3773">3773</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_cycles_t.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(cycles_t),</td></tr>
<tr><th id="3774">3774</th><td>	<a class="macro" href="../perf_event.h.html#671" title="&amp;event_attr_cycles_ct.attr.attr" data-ref="_M/EVENT_PTR">EVENT_PTR</a>(cycles_ct),</td></tr>
<tr><th id="3775">3775</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3776">3776</th><td>};</td></tr>
<tr><th id="3777">3777</th><td></td></tr>
<tr><th id="3778">3778</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> **<dfn class="tu decl def fn" id="get_hsw_events_attrs" title='get_hsw_events_attrs' data-type='struct attribute ** get_hsw_events_attrs()' data-ref="get_hsw_events_attrs">get_hsw_events_attrs</dfn>(<em>void</em>)</td></tr>
<tr><th id="3779">3779</th><td>{</td></tr>
<tr><th id="3780">3780</th><td>	<b>return</b> <a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+11)) &amp;&amp; ( (((( 9*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+11))) ? constant_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#244" title="( 9*32+11)" data-ref="_M/X86_FEATURE_RTM">X86_FEATURE_RTM</a>) ?</td></tr>
<tr><th id="3781">3781</th><td>		<a class="ref fn" href="../perf_event.h.html#merge_attr" title='merge_attr' data-ref="merge_attr">merge_attr</a>(<a class="tu ref" href="#hsw_events_attrs" title='hsw_events_attrs' data-use='r' data-ref="hsw_events_attrs">hsw_events_attrs</a>, <a class="tu ref" href="#hsw_tsx_events_attrs" title='hsw_tsx_events_attrs' data-use='r' data-ref="hsw_tsx_events_attrs">hsw_tsx_events_attrs</a>) :</td></tr>
<tr><th id="3782">3782</th><td>		<a class="tu ref" href="#hsw_events_attrs" title='hsw_events_attrs' data-use='r' data-ref="hsw_events_attrs">hsw_events_attrs</a>;</td></tr>
<tr><th id="3783">3783</th><td>}</td></tr>
<tr><th id="3784">3784</th><td></td></tr>
<tr><th id="3785">3785</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="tu decl def fn" id="freeze_on_smi_show" title='freeze_on_smi_show' data-type='ssize_t freeze_on_smi_show(struct device * cdev, struct device_attribute * attr, char * buf)' data-ref="freeze_on_smi_show">freeze_on_smi_show</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device" title='device' data-ref="device">device</a> *<dfn class="local col8 decl" id="208cdev" title='cdev' data-type='struct device *' data-ref="208cdev">cdev</dfn>,</td></tr>
<tr><th id="3786">3786</th><td>				  <b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device_attribute" title='device_attribute' data-ref="device_attribute">device_attribute</a> *<dfn class="local col9 decl" id="209attr" title='attr' data-type='struct device_attribute *' data-ref="209attr">attr</dfn>,</td></tr>
<tr><th id="3787">3787</th><td>				  <em>char</em> *<dfn class="local col0 decl" id="210buf" title='buf' data-type='char *' data-ref="210buf">buf</dfn>)</td></tr>
<tr><th id="3788">3788</th><td>{</td></tr>
<tr><th id="3789">3789</th><td>	<b>return</b> <a class="ref fn" href="../../../../include/linux/kernel.h.html#sprintf" title='sprintf' data-ref="sprintf">sprintf</a>(<a class="local col0 ref" href="#210buf" title='buf' data-ref="210buf">buf</a>, <q>"%lu\n"</q>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::attr_freeze_on_smi" title='x86_pmu::attr_freeze_on_smi' data-ref="x86_pmu::attr_freeze_on_smi">attr_freeze_on_smi</a>);</td></tr>
<tr><th id="3790">3790</th><td>}</td></tr>
<tr><th id="3791">3791</th><td></td></tr>
<tr><th id="3792">3792</th><td><em>static</em> <a class="macro" href="../../../../include/linux/mutex.h.html#131" title="struct mutex freeze_on_smi_mutex = { .owner = { (0) } , .wait_lock = (spinlock_t ) { { .rlock = { .raw_lock = { { (0) } }, } } } , .wait_list = { &amp;(freeze_on_smi_mutex.wait_list), &amp;(freeze_on_smi_mutex.wait_list) } }" data-ref="_M/DEFINE_MUTEX">DEFINE_MUTEX</a>(<dfn class="tu decl def" id="freeze_on_smi_mutex" title='freeze_on_smi_mutex' data-type='struct mutex' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex"><a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='m' data-ref="freeze_on_smi_mutex">freeze_on_smi_mutex</a></a></a></a></a></a></a></a></dfn>);</td></tr>
<tr><th id="3793">3793</th><td></td></tr>
<tr><th id="3794">3794</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="tu decl def fn" id="freeze_on_smi_store" title='freeze_on_smi_store' data-type='ssize_t freeze_on_smi_store(struct device * cdev, struct device_attribute * attr, const char * buf, size_t count)' data-ref="freeze_on_smi_store">freeze_on_smi_store</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device" title='device' data-ref="device">device</a> *<dfn class="local col1 decl" id="211cdev" title='cdev' data-type='struct device *' data-ref="211cdev">cdev</dfn>,</td></tr>
<tr><th id="3795">3795</th><td>				   <b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device_attribute" title='device_attribute' data-ref="device_attribute">device_attribute</a> *<dfn class="local col2 decl" id="212attr" title='attr' data-type='struct device_attribute *' data-ref="212attr">attr</dfn>,</td></tr>
<tr><th id="3796">3796</th><td>				   <em>const</em> <em>char</em> *<dfn class="local col3 decl" id="213buf" title='buf' data-type='const char *' data-ref="213buf">buf</dfn>, <a class="typedef" href="../../../../include/linux/types.h.html#size_t" title='size_t' data-type='__kernel_size_t' data-ref="size_t">size_t</a> <dfn class="local col4 decl" id="214count" title='count' data-type='size_t' data-ref="214count">count</dfn>)</td></tr>
<tr><th id="3797">3797</th><td>{</td></tr>
<tr><th id="3798">3798</th><td>	<em>unsigned</em> <em>long</em> <dfn class="local col5 decl" id="215val" title='val' data-type='unsigned long' data-ref="215val">val</dfn>;</td></tr>
<tr><th id="3799">3799</th><td>	<a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="local col6 decl" id="216ret" title='ret' data-type='ssize_t' data-ref="216ret">ret</dfn>;</td></tr>
<tr><th id="3800">3800</th><td></td></tr>
<tr><th id="3801">3801</th><td>	<a class="local col6 ref" href="#216ret" title='ret' data-ref="216ret">ret</a> = <a class="ref fn" href="../../../../include/linux/kernel.h.html#kstrtoul" title='kstrtoul' data-ref="kstrtoul">kstrtoul</a>(<a class="local col3 ref" href="#213buf" title='buf' data-ref="213buf">buf</a>, <var>0</var>, &amp;<a class="local col5 ref" href="#215val" title='val' data-ref="215val">val</a>);</td></tr>
<tr><th id="3802">3802</th><td>	<b>if</b> (<a class="local col6 ref" href="#216ret" title='ret' data-ref="216ret">ret</a>)</td></tr>
<tr><th id="3803">3803</th><td>		<b>return</b> <a class="local col6 ref" href="#216ret" title='ret' data-ref="216ret">ret</a>;</td></tr>
<tr><th id="3804">3804</th><td></td></tr>
<tr><th id="3805">3805</th><td>	<b>if</b> (<a class="local col5 ref" href="#215val" title='val' data-ref="215val">val</a> &gt; <var>1</var>)</td></tr>
<tr><th id="3806">3806</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#26" title="22" data-ref="_M/EINVAL">EINVAL</a>;</td></tr>
<tr><th id="3807">3807</th><td></td></tr>
<tr><th id="3808">3808</th><td>	<a class="ref fn" href="../../../../include/linux/mutex.h.html#mutex_lock" title='mutex_lock' data-ref="mutex_lock">mutex_lock</a>(&amp;<a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='a' data-ref="freeze_on_smi_mutex">freeze_on_smi_mutex</a>);</td></tr>
<tr><th id="3809">3809</th><td></td></tr>
<tr><th id="3810">3810</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::attr_freeze_on_smi" title='x86_pmu::attr_freeze_on_smi' data-ref="x86_pmu::attr_freeze_on_smi">attr_freeze_on_smi</a> == <a class="local col5 ref" href="#215val" title='val' data-ref="215val">val</a>)</td></tr>
<tr><th id="3811">3811</th><td>		<b>goto</b> <a class="lbl" href="#217done" data-ref="217done">done</a>;</td></tr>
<tr><th id="3812">3812</th><td></td></tr>
<tr><th id="3813">3813</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::attr_freeze_on_smi" title='x86_pmu::attr_freeze_on_smi' data-ref="x86_pmu::attr_freeze_on_smi">attr_freeze_on_smi</a> = <a class="local col5 ref" href="#215val" title='val' data-ref="215val">val</a>;</td></tr>
<tr><th id="3814">3814</th><td></td></tr>
<tr><th id="3815">3815</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#get_online_cpus" title='get_online_cpus' data-ref="get_online_cpus">get_online_cpus</a>();</td></tr>
<tr><th id="3816">3816</th><td>	<a class="ref fn" href="../../../../include/linux/smp.h.html#on_each_cpu" title='on_each_cpu' data-ref="on_each_cpu">on_each_cpu</a>(<a class="tu ref fn" href="#flip_smm_bit" title='flip_smm_bit' data-use='r' data-ref="flip_smm_bit">flip_smm_bit</a>, &amp;<a class="local col5 ref" href="#215val" title='val' data-ref="215val">val</a>, <var>1</var>);</td></tr>
<tr><th id="3817">3817</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#put_online_cpus" title='put_online_cpus' data-ref="put_online_cpus">put_online_cpus</a>();</td></tr>
<tr><th id="3818">3818</th><td><dfn class="lbl" id="217done" data-ref="217done">done</dfn>:</td></tr>
<tr><th id="3819">3819</th><td>	<a class="ref fn" href="../../../../include/linux/mutex.h.html#mutex_unlock" title='mutex_unlock' data-ref="mutex_unlock">mutex_unlock</a>(&amp;<a class="tu ref" href="#3792" title='freeze_on_smi_mutex' data-use='a' data-ref="freeze_on_smi_mutex">freeze_on_smi_mutex</a>);</td></tr>
<tr><th id="3820">3820</th><td></td></tr>
<tr><th id="3821">3821</th><td>	<b>return</b> <a class="local col4 ref" href="#214count" title='count' data-ref="214count">count</a>;</td></tr>
<tr><th id="3822">3822</th><td>}</td></tr>
<tr><th id="3823">3823</th><td></td></tr>
<tr><th id="3824">3824</th><td><em>static</em> <a class="macro" href="../../../../include/linux/device.h.html#579" title="struct device_attribute dev_attr_freeze_on_smi = { .attr = {.name = &quot;freeze_on_smi&quot;, .mode = ((sizeof(struct { int:(-!!(((00200 | (00400|00040|00004))) &lt; 0)); })) + (sizeof(struct { int:(-!!(((00200 | (00400|00040|00004))) &gt; 0777)); })) + (sizeof(struct { int:(-!!(((((00200 | (00400|00040|00004))) &gt;&gt; 6) &amp; 4) &lt; ((((00200 | (00400|00040|00004))) &gt;&gt; 3) &amp; 4))); })) + (sizeof(struct { int:(-!!(((((00200 | (00400|00040|00004))) &gt;&gt; 3) &amp; 4) &lt; (((00200 | (00400|00040|00004))) &amp; 4))); })) + (sizeof(struct { int:(-!!(((((00200 | (00400|00040|00004))) &gt;&gt; 6) &amp; 2) &lt; ((((00200 | (00400|00040|00004))) &gt;&gt; 3) &amp; 2))); })) + (sizeof(struct { int:(-!!(((00200 | (00400|00040|00004))) &amp; 2)); })) + ((00200 | (00400|00040|00004)))) }, .show = freeze_on_smi_show, .store = freeze_on_smi_store, }" data-ref="_M/DEVICE_ATTR_RW">DEVICE_ATTR_RW</a>(freeze_on_smi);</td></tr>
<tr><th id="3825">3825</th><td></td></tr>
<tr><th id="3826">3826</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="tu decl def fn" id="branches_show" title='branches_show' data-type='ssize_t branches_show(struct device * cdev, struct device_attribute * attr, char * buf)' data-ref="branches_show">branches_show</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device" title='device' data-ref="device">device</a> *<dfn class="local col8 decl" id="218cdev" title='cdev' data-type='struct device *' data-ref="218cdev">cdev</dfn>,</td></tr>
<tr><th id="3827">3827</th><td>			     <b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device_attribute" title='device_attribute' data-ref="device_attribute">device_attribute</a> *<dfn class="local col9 decl" id="219attr" title='attr' data-type='struct device_attribute *' data-ref="219attr">attr</dfn>,</td></tr>
<tr><th id="3828">3828</th><td>			     <em>char</em> *<dfn class="local col0 decl" id="220buf" title='buf' data-type='char *' data-ref="220buf">buf</dfn>)</td></tr>
<tr><th id="3829">3829</th><td>{</td></tr>
<tr><th id="3830">3830</th><td>	<b>return</b> <a class="ref fn" href="../../../../include/linux/kernel.h.html#snprintf" title='snprintf' data-ref="snprintf">snprintf</a>(<a class="local col0 ref" href="#220buf" title='buf' data-ref="220buf">buf</a>, <a class="macro" href="../../include/asm/page_types.h.html#11" title="((1UL) &lt;&lt; 12)" data-ref="_M/PAGE_SIZE">PAGE_SIZE</a>, <q>"%d\n"</q>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>);</td></tr>
<tr><th id="3831">3831</th><td>}</td></tr>
<tr><th id="3832">3832</th><td></td></tr>
<tr><th id="3833">3833</th><td><em>static</em> <a class="macro" href="../../../../include/linux/device.h.html#581" title="struct device_attribute dev_attr_branches = { .attr = { .name = &quot;branches&quot;, .mode = (00400|00040|00004) }, .show = branches_show, }" data-ref="_M/DEVICE_ATTR_RO">DEVICE_ATTR_RO</a>(branches);</td></tr>
<tr><th id="3834">3834</th><td></td></tr>
<tr><th id="3835">3835</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="lbr_attrs" title='lbr_attrs' data-type='struct attribute *[2]' data-ref="lbr_attrs">lbr_attrs</dfn>[] = {</td></tr>
<tr><th id="3836">3836</th><td>	&amp;<a class="tu ref" href="#3833" title='dev_attr_branches' data-use='m' data-ref="dev_attr_branches">dev_attr_branches</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3837">3837</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3838">3838</th><td>};</td></tr>
<tr><th id="3839">3839</th><td></td></tr>
<tr><th id="3840">3840</th><td><em>static</em> <em>char</em> <dfn class="tu decl def" id="pmu_name_str" title='pmu_name_str' data-type='char [30]' data-ref="pmu_name_str">pmu_name_str</dfn>[<var>30</var>];</td></tr>
<tr><th id="3841">3841</th><td></td></tr>
<tr><th id="3842">3842</th><td><em>static</em> <a class="typedef" href="../../../../include/linux/types.h.html#ssize_t" title='ssize_t' data-type='__kernel_ssize_t' data-ref="ssize_t">ssize_t</a> <dfn class="tu decl def fn" id="pmu_name_show" title='pmu_name_show' data-type='ssize_t pmu_name_show(struct device * cdev, struct device_attribute * attr, char * buf)' data-ref="pmu_name_show">pmu_name_show</dfn>(<b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device" title='device' data-ref="device">device</a> *<dfn class="local col1 decl" id="221cdev" title='cdev' data-type='struct device *' data-ref="221cdev">cdev</dfn>,</td></tr>
<tr><th id="3843">3843</th><td>			     <b>struct</b> <a class="type" href="../../../../include/linux/device.h.html#device_attribute" title='device_attribute' data-ref="device_attribute">device_attribute</a> *<dfn class="local col2 decl" id="222attr" title='attr' data-type='struct device_attribute *' data-ref="222attr">attr</dfn>,</td></tr>
<tr><th id="3844">3844</th><td>			     <em>char</em> *<dfn class="local col3 decl" id="223buf" title='buf' data-type='char *' data-ref="223buf">buf</dfn>)</td></tr>
<tr><th id="3845">3845</th><td>{</td></tr>
<tr><th id="3846">3846</th><td>	<b>return</b> <a class="ref fn" href="../../../../include/linux/kernel.h.html#snprintf" title='snprintf' data-ref="snprintf">snprintf</a>(<a class="local col3 ref" href="#223buf" title='buf' data-ref="223buf">buf</a>, <a class="macro" href="../../include/asm/page_types.h.html#11" title="((1UL) &lt;&lt; 12)" data-ref="_M/PAGE_SIZE">PAGE_SIZE</a>, <q>"%s\n"</q>, <a class="tu ref" href="#pmu_name_str" title='pmu_name_str' data-ref="pmu_name_str">pmu_name_str</a>);</td></tr>
<tr><th id="3847">3847</th><td>}</td></tr>
<tr><th id="3848">3848</th><td></td></tr>
<tr><th id="3849">3849</th><td><em>static</em> <a class="macro" href="../../../../include/linux/device.h.html#581" title="struct device_attribute dev_attr_pmu_name = { .attr = { .name = &quot;pmu_name&quot;, .mode = (00400|00040|00004) }, .show = pmu_name_show, }" data-ref="_M/DEVICE_ATTR_RO">DEVICE_ATTR_RO</a>(pmu_name);</td></tr>
<tr><th id="3850">3850</th><td></td></tr>
<tr><th id="3851">3851</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="intel_pmu_caps_attrs" title='intel_pmu_caps_attrs' data-type='struct attribute *[2]' data-ref="intel_pmu_caps_attrs">intel_pmu_caps_attrs</dfn>[] = {</td></tr>
<tr><th id="3852">3852</th><td>       &amp;<a class="tu ref" href="#3849" title='dev_attr_pmu_name' data-use='m' data-ref="dev_attr_pmu_name">dev_attr_pmu_name</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3853">3853</th><td>       <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a></td></tr>
<tr><th id="3854">3854</th><td>};</td></tr>
<tr><th id="3855">3855</th><td></td></tr>
<tr><th id="3856">3856</th><td><em>static</em> <b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> *<dfn class="tu decl def" id="intel_pmu_attrs" title='intel_pmu_attrs' data-type='struct attribute *[2]' data-ref="intel_pmu_attrs">intel_pmu_attrs</dfn>[] = {</td></tr>
<tr><th id="3857">3857</th><td>	&amp;<a class="tu ref" href="#3824" title='dev_attr_freeze_on_smi' data-use='m' data-ref="dev_attr_freeze_on_smi">dev_attr_freeze_on_smi</a>.<a class="ref field" href="../../../../include/linux/device.h.html#device_attribute::attr" title='device_attribute::attr' data-ref="device_attribute::attr">attr</a>,</td></tr>
<tr><th id="3858">3858</th><td>	<a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>,</td></tr>
<tr><th id="3859">3859</th><td>};</td></tr>
<tr><th id="3860">3860</th><td></td></tr>
<tr><th id="3861">3861</th><td><a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>int</em> <dfn class="decl def fn" id="intel_pmu_init" title='intel_pmu_init' data-ref="intel_pmu_init">intel_pmu_init</dfn>(<em>void</em>)</td></tr>
<tr><th id="3862">3862</th><td>{</td></tr>
<tr><th id="3863">3863</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> **<dfn class="local col4 decl" id="224extra_attr" title='extra_attr' data-type='struct attribute **' data-ref="224extra_attr">extra_attr</dfn> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3864">3864</th><td>	<b>struct</b> <a class="type" href="../../../../include/linux/sysfs.h.html#attribute" title='attribute' data-ref="attribute">attribute</a> **<dfn class="local col5 decl" id="225to_free" title='to_free' data-type='struct attribute **' data-ref="225to_free">to_free</dfn> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="3865">3865</th><td>	<b>union</b> <a class="type" href="../../include/asm/perf_event.h.html#cpuid10_edx" title='cpuid10_edx' data-ref="cpuid10_edx">cpuid10_edx</a> <dfn class="local col6 decl" id="226edx" title='edx' data-type='union cpuid10_edx' data-ref="226edx">edx</dfn>;</td></tr>
<tr><th id="3866">3866</th><td>	<b>union</b> <a class="type" href="../../include/asm/perf_event.h.html#cpuid10_eax" title='cpuid10_eax' data-ref="cpuid10_eax">cpuid10_eax</a> <dfn class="local col7 decl" id="227eax" title='eax' data-type='union cpuid10_eax' data-ref="227eax">eax</dfn>;</td></tr>
<tr><th id="3867">3867</th><td>	<b>union</b> <a class="type" href="../../include/asm/perf_event.h.html#cpuid10_ebx" title='cpuid10_ebx' data-ref="cpuid10_ebx">cpuid10_ebx</a> <dfn class="local col8 decl" id="228ebx" title='ebx' data-type='union cpuid10_ebx' data-ref="228ebx">ebx</dfn>;</td></tr>
<tr><th id="3868">3868</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#event_constraint" title='event_constraint' data-ref="event_constraint">event_constraint</a> *<dfn class="local col9 decl" id="229c" title='c' data-type='struct event_constraint *' data-ref="229c">c</dfn>;</td></tr>
<tr><th id="3869">3869</th><td>	<em>unsigned</em> <em>int</em> <dfn class="local col0 decl" id="230unused" title='unused' data-type='unsigned int' data-ref="230unused">unused</dfn>;</td></tr>
<tr><th id="3870">3870</th><td>	<b>struct</b> <a class="type" href="../perf_event.h.html#extra_reg" title='extra_reg' data-ref="extra_reg">extra_reg</a> *<dfn class="local col1 decl" id="231er" title='er' data-type='struct extra_reg *' data-ref="231er">er</dfn>;</td></tr>
<tr><th id="3871">3871</th><td>	<em>int</em> <dfn class="local col2 decl" id="232version" title='version' data-type='int' data-ref="232version">version</dfn>, <dfn class="local col3 decl" id="233i" title='i' data-type='int' data-ref="233i">i</dfn>;</td></tr>
<tr><th id="3872">3872</th><td>	<em>char</em> *<dfn class="local col4 decl" id="234name" title='name' data-type='char *' data-ref="234name">name</dfn>;</td></tr>
<tr><th id="3873">3873</th><td></td></tr>
<tr><th id="3874">3874</th><td>	<b>if</b> (!<a class="macro" href="../../include/asm/cpufeature.h.html#110" title="(__builtin_constant_p(( 3*32+11)) &amp;&amp; ( (((( 3*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 3*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 3*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 3*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; (0) )) || (((( 3*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; (0) )) || (((( 3*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (((( 3*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 3*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 3*32+11))) ? constant_test_bit((( 3*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 3*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/cpu_has">cpu_has</a>(&amp;<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>, <a class="macro" href="../../include/asm/cpufeatures.h.html#93" title="( 3*32+11)" data-ref="_M/X86_FEATURE_ARCH_PERFMON">X86_FEATURE_ARCH_PERFMON</a>)) {</td></tr>
<tr><th id="3875">3875</th><td>		<b>switch</b> (<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>.<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86" title='cpuinfo_x86::x86' data-ref="cpuinfo_x86::x86">x86</a>) {</td></tr>
<tr><th id="3876">3876</th><td>		<b>case</b> <var>0x6</var>:</td></tr>
<tr><th id="3877">3877</th><td>			<b>return</b> <a class="ref fn" href="../perf_event.h.html#p6_pmu_init" title='p6_pmu_init' data-ref="p6_pmu_init">p6_pmu_init</a>();</td></tr>
<tr><th id="3878">3878</th><td>		<b>case</b> <var>0xb</var>:</td></tr>
<tr><th id="3879">3879</th><td>			<b>return</b> <a class="ref fn" href="../perf_event.h.html#knc_pmu_init" title='knc_pmu_init' data-ref="knc_pmu_init">knc_pmu_init</a>();</td></tr>
<tr><th id="3880">3880</th><td>		<b>case</b> <var>0xf</var>:</td></tr>
<tr><th id="3881">3881</th><td>			<b>return</b> <a class="ref fn" href="../perf_event.h.html#p4_pmu_init" title='p4_pmu_init' data-ref="p4_pmu_init">p4_pmu_init</a>();</td></tr>
<tr><th id="3882">3882</th><td>		}</td></tr>
<tr><th id="3883">3883</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#23" title="19" data-ref="_M/ENODEV">ENODEV</a>;</td></tr>
<tr><th id="3884">3884</th><td>	}</td></tr>
<tr><th id="3885">3885</th><td></td></tr>
<tr><th id="3886">3886</th><td>	<i>/*</i></td></tr>
<tr><th id="3887">3887</th><td><i>	 * Check whether the Architectural PerfMon supports</i></td></tr>
<tr><th id="3888">3888</th><td><i>	 * Branch Misses Retired hw_event or not.</i></td></tr>
<tr><th id="3889">3889</th><td><i>	 */</i></td></tr>
<tr><th id="3890">3890</th><td>	<a class="ref fn" href="../../include/asm/processor.h.html#cpuid" title='cpuid' data-ref="cpuid">cpuid</a>(<var>10</var>, &amp;<a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::full" title='cpuid10_eax::full' data-ref="cpuid10_eax::full">full</a>, &amp;<a class="local col8 ref" href="#228ebx" title='ebx' data-ref="228ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::full" title='cpuid10_ebx::full' data-ref="cpuid10_ebx::full">full</a>, &amp;<a class="local col0 ref" href="#230unused" title='unused' data-ref="230unused">unused</a>, &amp;<a class="local col6 ref" href="#226edx" title='edx' data-ref="226edx">edx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_edx::full" title='cpuid10_edx::full' data-ref="cpuid10_edx::full">full</a>);</td></tr>
<tr><th id="3891">3891</th><td>	<b>if</b> (<a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::mask_length" title='cpuid10_eax::(anonymous struct)::mask_length' data-ref="cpuid10_eax::(anonymous)::mask_length">mask_length</a> &lt; <a class="macro" href="../../include/asm/perf_event.h.html#80" title="7" data-ref="_M/ARCH_PERFMON_EVENTS_COUNT">ARCH_PERFMON_EVENTS_COUNT</a>)</td></tr>
<tr><th id="3892">3892</th><td>		<b>return</b> -<a class="macro" href="../../../../include/uapi/asm-generic/errno-base.h.html#23" title="19" data-ref="_M/ENODEV">ENODEV</a>;</td></tr>
<tr><th id="3893">3893</th><td></td></tr>
<tr><th id="3894">3894</th><td>	<a class="local col2 ref" href="#232version" title='version' data-ref="232version">version</a> = <a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::version_id" title='cpuid10_eax::(anonymous struct)::version_id' data-ref="cpuid10_eax::(anonymous)::version_id">version_id</a>;</td></tr>
<tr><th id="3895">3895</th><td>	<b>if</b> (<a class="local col2 ref" href="#232version" title='version' data-ref="232version">version</a> &lt; <var>2</var>)</td></tr>
<tr><th id="3896">3896</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a> = <a class="tu ref" href="#core_pmu" title='core_pmu' data-use='r' data-ref="core_pmu">core_pmu</a>;</td></tr>
<tr><th id="3897">3897</th><td>	<b>else</b></td></tr>
<tr><th id="3898">3898</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a> = <a class="tu ref" href="#intel_pmu" title='intel_pmu' data-use='r' data-ref="intel_pmu">intel_pmu</a>;</td></tr>
<tr><th id="3899">3899</th><td></td></tr>
<tr><th id="3900">3900</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a>			= <a class="local col2 ref" href="#232version" title='version' data-ref="232version">version</a>;</td></tr>
<tr><th id="3901">3901</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>		= <a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::num_counters" title='cpuid10_eax::(anonymous struct)::num_counters' data-ref="cpuid10_eax::(anonymous)::num_counters">num_counters</a>;</td></tr>
<tr><th id="3902">3902</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cntval_bits" title='x86_pmu::cntval_bits' data-ref="x86_pmu::cntval_bits">cntval_bits</a>		= <a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::bit_width" title='cpuid10_eax::(anonymous struct)::bit_width' data-ref="cpuid10_eax::(anonymous)::bit_width">bit_width</a>;</td></tr>
<tr><th id="3903">3903</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cntval_mask" title='x86_pmu::cntval_mask' data-ref="x86_pmu::cntval_mask">cntval_mask</a>		= (<var>1ULL</var> &lt;&lt; <a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::bit_width" title='cpuid10_eax::(anonymous struct)::bit_width' data-ref="cpuid10_eax::(anonymous)::bit_width">bit_width</a>) - <var>1</var>;</td></tr>
<tr><th id="3904">3904</th><td></td></tr>
<tr><th id="3905">3905</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::(anonymous)::events_maskl" title='x86_pmu::(anonymous union)::events_maskl' data-ref="x86_pmu::(anonymous)::events_maskl">events_maskl</a>		= <a class="local col8 ref" href="#228ebx" title='ebx' data-ref="228ebx">ebx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_ebx::full" title='cpuid10_ebx::full' data-ref="cpuid10_ebx::full">full</a>;</td></tr>
<tr><th id="3906">3906</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::events_mask_len" title='x86_pmu::events_mask_len' data-ref="x86_pmu::events_mask_len">events_mask_len</a>		= <a class="local col7 ref" href="#227eax" title='eax' data-ref="227eax">eax</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::split" title='cpuid10_eax::split' data-ref="cpuid10_eax::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_eax::(anonymous)::mask_length" title='cpuid10_eax::(anonymous struct)::mask_length' data-ref="cpuid10_eax::(anonymous)::mask_length">mask_length</a>;</td></tr>
<tr><th id="3907">3907</th><td></td></tr>
<tr><th id="3908">3908</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_pebs_events" title='x86_pmu::max_pebs_events' data-ref="x86_pmu::max_pebs_events">max_pebs_events</a>		= <a class="macro" href="../../../../include/linux/kernel.h.html#870" title="({ unsigned __UNIQUE_ID_min1_61 = (8); unsigned __UNIQUE_ID_min2_62 = (x86_pmu.num_counters); (void) (&amp;__UNIQUE_ID_min1_61 == &amp;__UNIQUE_ID_min2_62); __UNIQUE_ID_min1_61 &lt; __UNIQUE_ID_min2_62 ? __UNIQUE_ID_min1_61 : __UNIQUE_ID_min2_62; })" data-ref="_M/min_t">min_t</a>(<em>unsigned</em>, <a class="macro" href="../../include/asm/intel_ds.h.html#10" title="8" data-ref="_M/MAX_PEBS_EVENTS">MAX_PEBS_EVENTS</a>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>);</td></tr>
<tr><th id="3909">3909</th><td></td></tr>
<tr><th id="3910">3910</th><td>	<i>/*</i></td></tr>
<tr><th id="3911">3911</th><td><i>	 * Quirk: v2 perfmon does not report fixed-purpose events, so</i></td></tr>
<tr><th id="3912">3912</th><td><i>	 * assume at least 3 events, when not running in a hypervisor:</i></td></tr>
<tr><th id="3913">3913</th><td><i>	 */</i></td></tr>
<tr><th id="3914">3914</th><td>	<b>if</b> (<a class="local col2 ref" href="#232version" title='version' data-ref="232version">version</a> &gt; <var>1</var>) {</td></tr>
<tr><th id="3915">3915</th><td>		<em>int</em> <dfn class="local col5 decl" id="235assume" title='assume' data-type='int' data-ref="235assume">assume</dfn> = <var>3</var> * !<a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 4*32+31)) &amp;&amp; ( (((( 4*32+31))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 4*32+31))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 4*32+31))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 4*32+31))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; (0) )) || (((( 4*32+31))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; (0) )) || (((( 4*32+31))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (((( 4*32+31))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 4*32+31))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 4*32+31))) ? constant_test_bit((( 4*32+31)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 4*32+31)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#145" title="( 4*32+31)" data-ref="_M/X86_FEATURE_HYPERVISOR">X86_FEATURE_HYPERVISOR</a>);</td></tr>
<tr><th id="3916">3916</th><td></td></tr>
<tr><th id="3917">3917</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a> =</td></tr>
<tr><th id="3918">3918</th><td>			<a class="macro" href="../../../../include/linux/kernel.h.html#815" title="({ typeof((int)edx.split.num_counters_fixed) __UNIQUE_ID_max1_65 = ((int)edx.split.num_counters_fixed); typeof(assume) __UNIQUE_ID_max2_66 = (assume); (void) (&amp;__UNIQUE_ID_max1_65 == &amp;__UNIQUE_ID_max2_66); __UNIQUE_ID_max1_65 &gt; __UNIQUE_ID_max2_66 ? __UNIQUE_ID_max1_65 : __UNIQUE_ID_max2_66; })" data-ref="_M/max">max</a>((<em>int</em>)<a class="local col6 ref" href="#226edx" title='edx' data-ref="226edx">edx</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_edx::split" title='cpuid10_edx::split' data-ref="cpuid10_edx::split">split</a>.<a class="ref field" href="../../include/asm/perf_event.h.html#cpuid10_edx::(anonymous)::num_counters_fixed" title='cpuid10_edx::(anonymous struct)::num_counters_fixed' data-ref="cpuid10_edx::(anonymous)::num_counters_fixed">num_counters_fixed</a>, <a class="local col5 ref" href="#235assume" title='assume' data-ref="235assume">assume</a>);</td></tr>
<tr><th id="3919">3919</th><td>	}</td></tr>
<tr><th id="3920">3920</th><td></td></tr>
<tr><th id="3921">3921</th><td>	<b>if</b> (<a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 4*32+15)) &amp;&amp; ( (((( 4*32+15))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 4*32+15))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 4*32+15))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 4*32+15))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; (0) )) || (((( 4*32+15))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; (0) )) || (((( 4*32+15))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (((( 4*32+15))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 4*32+15))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 4*32+15))) ? constant_test_bit((( 4*32+15)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 4*32+15)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#130" title="( 4*32+15)" data-ref="_M/X86_FEATURE_PDCM">X86_FEATURE_PDCM</a>)) {</td></tr>
<tr><th id="3922">3922</th><td>		<a class="typedef" href="../../../../include/asm-generic/int-ll64.h.html#u64" title='u64' data-type='unsigned long long' data-ref="u64">u64</a> <dfn class="local col6 decl" id="236capabilities" title='capabilities' data-type='u64' data-ref="236capabilities">capabilities</dfn>;</td></tr>
<tr><th id="3923">3923</th><td></td></tr>
<tr><th id="3924">3924</th><td>		<a class="macro" href="../../include/asm/paravirt.h.html#143" title="do { capabilities = paravirt_read_msr(0x00000345); } while (0)" data-ref="_M/rdmsrl">rdmsrl</a>(<a class="macro" href="../../include/asm/msr-index.h.html#112" title="0x00000345" data-ref="_M/MSR_IA32_PERF_CAPABILITIES">MSR_IA32_PERF_CAPABILITIES</a>, <a class="local col6 ref" href="#236capabilities" title='capabilities' data-ref="236capabilities">capabilities</a>);</td></tr>
<tr><th id="3925">3925</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_cap" title='x86_pmu::intel_cap' data-ref="x86_pmu::intel_cap">intel_cap</a>.<a class="ref field" href="../perf_event.h.html#perf_capabilities::capabilities" title='perf_capabilities::capabilities' data-ref="perf_capabilities::capabilities">capabilities</a> = <a class="local col6 ref" href="#236capabilities" title='capabilities' data-ref="236capabilities">capabilities</a>;</td></tr>
<tr><th id="3926">3926</th><td>	}</td></tr>
<tr><th id="3927">3927</th><td></td></tr>
<tr><th id="3928">3928</th><td>	<a class="ref fn" href="../perf_event.h.html#intel_ds_init" title='intel_ds_init' data-ref="intel_ds_init">intel_ds_init</a>();</td></tr>
<tr><th id="3929">3929</th><td></td></tr>
<tr><th id="3930">3930</th><td>	<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_arch_events_quirk, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_arch_events_quirk" title='intel_arch_events_quirk' data-use='r' data-ref="intel_arch_events_quirk">intel_arch_events_quirk</a>); <i>/* Install first, so it runs last */</i></td></tr>
<tr><th id="3931">3931</th><td></td></tr>
<tr><th id="3932">3932</th><td>	<i>/*</i></td></tr>
<tr><th id="3933">3933</th><td><i>	 * Install the hw-cache-events table:</i></td></tr>
<tr><th id="3934">3934</th><td><i>	 */</i></td></tr>
<tr><th id="3935">3935</th><td>	<b>switch</b> (<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>.<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_model" title='cpuinfo_x86::x86_model' data-ref="cpuinfo_x86::x86_model">x86_model</a>) {</td></tr>
<tr><th id="3936">3936</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#15" title="0x0E" data-ref="_M/INTEL_FAM6_CORE_YONAH">INTEL_FAM6_CORE_YONAH</a>:</td></tr>
<tr><th id="3937">3937</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Core events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Core events, "</q>);</td></tr>
<tr><th id="3938">3938</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"core"</q>;</td></tr>
<tr><th id="3939">3939</th><td>		<b>break</b>;</td></tr>
<tr><th id="3940">3940</th><td></td></tr>
<tr><th id="3941">3941</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#17" title="0x0F" data-ref="_M/INTEL_FAM6_CORE2_MEROM">INTEL_FAM6_CORE2_MEROM</a>:</td></tr>
<tr><th id="3942">3942</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_clovertown_quirk, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_clovertown_quirk" title='intel_clovertown_quirk' data-use='r' data-ref="intel_clovertown_quirk">intel_clovertown_quirk</a>);</td></tr>
<tr><th id="3943">3943</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#18" title="0x16" data-ref="_M/INTEL_FAM6_CORE2_MEROM_L">INTEL_FAM6_CORE2_MEROM_L</a>:</td></tr>
<tr><th id="3944">3944</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#19" title="0x17" data-ref="_M/INTEL_FAM6_CORE2_PENRYN">INTEL_FAM6_CORE2_PENRYN</a>:</td></tr>
<tr><th id="3945">3945</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#20" title="0x1D" data-ref="_M/INTEL_FAM6_CORE2_DUNNINGTON">INTEL_FAM6_CORE2_DUNNINGTON</a>:</td></tr>
<tr><th id="3946">3946</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (core2_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (core2_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#core2_hw_cache_event_ids" title='core2_hw_cache_event_ids' data-use='r' data-ref="core2_hw_cache_event_ids">core2_hw_cache_event_ids</a>,</td></tr>
<tr><th id="3947">3947</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="3948">3948</th><td></td></tr>
<tr><th id="3949">3949</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_core" title='intel_pmu_lbr_init_core' data-ref="intel_pmu_lbr_init_core">intel_pmu_lbr_init_core</a>();</td></tr>
<tr><th id="3950">3950</th><td></td></tr>
<tr><th id="3951">3951</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_core2_event_constraints" title='intel_core2_event_constraints' data-use='r' data-ref="intel_core2_event_constraints">intel_core2_event_constraints</a>;</td></tr>
<tr><th id="3952">3952</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_core2_pebs_event_constraints" title='intel_core2_pebs_event_constraints' data-ref="intel_core2_pebs_event_constraints">intel_core2_pebs_event_constraints</a>;</td></tr>
<tr><th id="3953">3953</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Core2 events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Core2 events, "</q>);</td></tr>
<tr><th id="3954">3954</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"core2"</q>;</td></tr>
<tr><th id="3955">3955</th><td>		<b>break</b>;</td></tr>
<tr><th id="3956">3956</th><td></td></tr>
<tr><th id="3957">3957</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#22" title="0x1E" data-ref="_M/INTEL_FAM6_NEHALEM">INTEL_FAM6_NEHALEM</a>:</td></tr>
<tr><th id="3958">3958</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#24" title="0x1A" data-ref="_M/INTEL_FAM6_NEHALEM_EP">INTEL_FAM6_NEHALEM_EP</a>:</td></tr>
<tr><th id="3959">3959</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#25" title="0x2E" data-ref="_M/INTEL_FAM6_NEHALEM_EX">INTEL_FAM6_NEHALEM_EX</a>:</td></tr>
<tr><th id="3960">3960</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (nehalem_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (nehalem_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#nehalem_hw_cache_event_ids" title='nehalem_hw_cache_event_ids' data-use='r' data-ref="nehalem_hw_cache_event_ids">nehalem_hw_cache_event_ids</a>,</td></tr>
<tr><th id="3961">3961</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="3962">3962</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (nehalem_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (nehalem_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#nehalem_hw_cache_extra_regs" title='nehalem_hw_cache_extra_regs' data-use='r' data-ref="nehalem_hw_cache_extra_regs">nehalem_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="3963">3963</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="3964">3964</th><td></td></tr>
<tr><th id="3965">3965</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_nhm" title='intel_pmu_lbr_init_nhm' data-ref="intel_pmu_lbr_init_nhm">intel_pmu_lbr_init_nhm</a>();</td></tr>
<tr><th id="3966">3966</th><td></td></tr>
<tr><th id="3967">3967</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_nehalem_event_constraints" title='intel_nehalem_event_constraints' data-use='r' data-ref="intel_nehalem_event_constraints">intel_nehalem_event_constraints</a>;</td></tr>
<tr><th id="3968">3968</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_nehalem_pebs_event_constraints" title='intel_nehalem_pebs_event_constraints' data-ref="intel_nehalem_pebs_event_constraints">intel_nehalem_pebs_event_constraints</a>;</td></tr>
<tr><th id="3969">3969</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable_all" title='x86_pmu::enable_all' data-ref="x86_pmu::enable_all">enable_all</a> = <a class="tu ref fn" href="#intel_pmu_nhm_enable_all" title='intel_pmu_nhm_enable_all' data-use='r' data-ref="intel_pmu_nhm_enable_all">intel_pmu_nhm_enable_all</a>;</td></tr>
<tr><th id="3970">3970</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_nehalem_extra_regs" title='intel_nehalem_extra_regs' data-use='r' data-ref="intel_nehalem_extra_regs">intel_nehalem_extra_regs</a>;</td></tr>
<tr><th id="3971">3971</th><td></td></tr>
<tr><th id="3972">3972</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#nhm_events_attrs" title='nhm_events_attrs' data-use='r' data-ref="nhm_events_attrs">nhm_events_attrs</a>;</td></tr>
<tr><th id="3973">3973</th><td></td></tr>
<tr><th id="3974">3974</th><td>		<i>/* UOPS_ISSUED.STALLED_CYCLES */</i></td></tr>
<tr><th id="3975">3975</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_FRONTEND" title='PERF_COUNT_HW_STALLED_CYCLES_FRONTEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_FRONTEND">PERF_COUNT_HW_STALLED_CYCLES_FRONTEND</a>] =</td></tr>
<tr><th id="3976">3976</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0x0e, .umask=0x01, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0x0e</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="3977">3977</th><td>		<i>/* UOPS_EXECUTED.CORE_ACTIVE_CYCLES,c=1,i=1 */</i></td></tr>
<tr><th id="3978">3978</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_BACKEND" title='PERF_COUNT_HW_STALLED_CYCLES_BACKEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_BACKEND">PERF_COUNT_HW_STALLED_CYCLES_BACKEND</a>] =</td></tr>
<tr><th id="3979">3979</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xb1, .umask=0x3f, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xb1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x3f</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="3980">3980</th><td></td></tr>
<tr><th id="3981">3981</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_data_source_nhm" title='intel_pmu_pebs_data_source_nhm' data-ref="intel_pmu_pebs_data_source_nhm">intel_pmu_pebs_data_source_nhm</a>();</td></tr>
<tr><th id="3982">3982</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_nehalem_quirk, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_nehalem_quirk" title='intel_nehalem_quirk' data-use='r' data-ref="intel_nehalem_quirk">intel_nehalem_quirk</a>);</td></tr>
<tr><th id="3983">3983</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_no_tlb" title='x86_pmu::pebs_no_tlb' data-ref="x86_pmu::pebs_no_tlb">pebs_no_tlb</a> = <var>1</var>;</td></tr>
<tr><th id="3984">3984</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="3985">3985</th><td></td></tr>
<tr><th id="3986">3986</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Nehalem events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Nehalem events, "</q>);</td></tr>
<tr><th id="3987">3987</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"nehalem"</q>;</td></tr>
<tr><th id="3988">3988</th><td>		<b>break</b>;</td></tr>
<tr><th id="3989">3989</th><td></td></tr>
<tr><th id="3990">3990</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#54" title="0x1C" data-ref="_M/INTEL_FAM6_ATOM_PINEVIEW">INTEL_FAM6_ATOM_PINEVIEW</a>:</td></tr>
<tr><th id="3991">3991</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#55" title="0x26" data-ref="_M/INTEL_FAM6_ATOM_LINCROFT">INTEL_FAM6_ATOM_LINCROFT</a>:</td></tr>
<tr><th id="3992">3992</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#56" title="0x27" data-ref="_M/INTEL_FAM6_ATOM_PENWELL">INTEL_FAM6_ATOM_PENWELL</a>:</td></tr>
<tr><th id="3993">3993</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#57" title="0x35" data-ref="_M/INTEL_FAM6_ATOM_CLOVERVIEW">INTEL_FAM6_ATOM_CLOVERVIEW</a>:</td></tr>
<tr><th id="3994">3994</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#58" title="0x36" data-ref="_M/INTEL_FAM6_ATOM_CEDARVIEW">INTEL_FAM6_ATOM_CEDARVIEW</a>:</td></tr>
<tr><th id="3995">3995</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (atom_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (atom_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#atom_hw_cache_event_ids" title='atom_hw_cache_event_ids' data-use='r' data-ref="atom_hw_cache_event_ids">atom_hw_cache_event_ids</a>,</td></tr>
<tr><th id="3996">3996</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="3997">3997</th><td></td></tr>
<tr><th id="3998">3998</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_atom" title='intel_pmu_lbr_init_atom' data-ref="intel_pmu_lbr_init_atom">intel_pmu_lbr_init_atom</a>();</td></tr>
<tr><th id="3999">3999</th><td></td></tr>
<tr><th id="4000">4000</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_gen_event_constraints" title='intel_gen_event_constraints' data-use='r' data-ref="intel_gen_event_constraints">intel_gen_event_constraints</a>;</td></tr>
<tr><th id="4001">4001</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_atom_pebs_event_constraints" title='intel_atom_pebs_event_constraints' data-ref="intel_atom_pebs_event_constraints">intel_atom_pebs_event_constraints</a>;</td></tr>
<tr><th id="4002">4002</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_core2" title='intel_pebs_aliases_core2' data-use='r' data-ref="intel_pebs_aliases_core2">intel_pebs_aliases_core2</a>;</td></tr>
<tr><th id="4003">4003</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Atom events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Atom events, "</q>);</td></tr>
<tr><th id="4004">4004</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"bonnell"</q>;</td></tr>
<tr><th id="4005">4005</th><td>		<b>break</b>;</td></tr>
<tr><th id="4006">4006</th><td></td></tr>
<tr><th id="4007">4007</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#59" title="0x37" data-ref="_M/INTEL_FAM6_ATOM_SILVERMONT1">INTEL_FAM6_ATOM_SILVERMONT1</a>:</td></tr>
<tr><th id="4008">4008</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#60" title="0x4D" data-ref="_M/INTEL_FAM6_ATOM_SILVERMONT2">INTEL_FAM6_ATOM_SILVERMONT2</a>:</td></tr>
<tr><th id="4009">4009</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#61" title="0x4C" data-ref="_M/INTEL_FAM6_ATOM_AIRMONT">INTEL_FAM6_ATOM_AIRMONT</a>:</td></tr>
<tr><th id="4010">4010</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (slm_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (slm_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#slm_hw_cache_event_ids" title='slm_hw_cache_event_ids' data-use='r' data-ref="slm_hw_cache_event_ids">slm_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4011">4011</th><td>			<b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4012">4012</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (slm_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (slm_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#slm_hw_cache_extra_regs" title='slm_hw_cache_extra_regs' data-use='r' data-ref="slm_hw_cache_extra_regs">slm_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4013">4013</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4014">4014</th><td></td></tr>
<tr><th id="4015">4015</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_slm" title='intel_pmu_lbr_init_slm' data-ref="intel_pmu_lbr_init_slm">intel_pmu_lbr_init_slm</a>();</td></tr>
<tr><th id="4016">4016</th><td></td></tr>
<tr><th id="4017">4017</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_slm_event_constraints" title='intel_slm_event_constraints' data-use='r' data-ref="intel_slm_event_constraints">intel_slm_event_constraints</a>;</td></tr>
<tr><th id="4018">4018</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_slm_pebs_event_constraints" title='intel_slm_pebs_event_constraints' data-ref="intel_slm_pebs_event_constraints">intel_slm_pebs_event_constraints</a>;</td></tr>
<tr><th id="4019">4019</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_slm_extra_regs" title='intel_slm_extra_regs' data-use='r' data-ref="intel_slm_extra_regs">intel_slm_extra_regs</a>;</td></tr>
<tr><th id="4020">4020</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4021">4021</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#slm_events_attrs" title='slm_events_attrs' data-use='r' data-ref="slm_events_attrs">slm_events_attrs</a>;</td></tr>
<tr><th id="4022">4022</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#slm_format_attr" title='slm_format_attr' data-use='r' data-ref="slm_format_attr">slm_format_attr</a>;</td></tr>
<tr><th id="4023">4023</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Silvermont events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Silvermont events, "</q>);</td></tr>
<tr><th id="4024">4024</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"silvermont"</q>;</td></tr>
<tr><th id="4025">4025</th><td>		<b>break</b>;</td></tr>
<tr><th id="4026">4026</th><td></td></tr>
<tr><th id="4027">4027</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#64" title="0x5C" data-ref="_M/INTEL_FAM6_ATOM_GOLDMONT">INTEL_FAM6_ATOM_GOLDMONT</a>:</td></tr>
<tr><th id="4028">4028</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#65" title="0x5F" data-ref="_M/INTEL_FAM6_ATOM_DENVERTON">INTEL_FAM6_ATOM_DENVERTON</a>:</td></tr>
<tr><th id="4029">4029</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (glm_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (glm_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#glm_hw_cache_event_ids" title='glm_hw_cache_event_ids' data-use='r' data-ref="glm_hw_cache_event_ids">glm_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4030">4030</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4031">4031</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (glm_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (glm_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#glm_hw_cache_extra_regs" title='glm_hw_cache_extra_regs' data-use='r' data-ref="glm_hw_cache_extra_regs">glm_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4032">4032</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4033">4033</th><td></td></tr>
<tr><th id="4034">4034</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_skl" title='intel_pmu_lbr_init_skl' data-ref="intel_pmu_lbr_init_skl">intel_pmu_lbr_init_skl</a>();</td></tr>
<tr><th id="4035">4035</th><td></td></tr>
<tr><th id="4036">4036</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_slm_event_constraints" title='intel_slm_event_constraints' data-use='r' data-ref="intel_slm_event_constraints">intel_slm_event_constraints</a>;</td></tr>
<tr><th id="4037">4037</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_glm_pebs_event_constraints" title='intel_glm_pebs_event_constraints' data-ref="intel_glm_pebs_event_constraints">intel_glm_pebs_event_constraints</a>;</td></tr>
<tr><th id="4038">4038</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_glm_extra_regs" title='intel_glm_extra_regs' data-use='r' data-ref="intel_glm_extra_regs">intel_glm_extra_regs</a>;</td></tr>
<tr><th id="4039">4039</th><td>		<i>/*</i></td></tr>
<tr><th id="4040">4040</th><td><i>		 * It's recommended to use CPU_CLK_UNHALTED.CORE_P + NPEBS</i></td></tr>
<tr><th id="4041">4041</th><td><i>		 * for precise cycles.</i></td></tr>
<tr><th id="4042">4042</th><td><i>		 * :pp is identical to :ppp</i></td></tr>
<tr><th id="4043">4043</th><td><i>		 */</i></td></tr>
<tr><th id="4044">4044</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4045">4045</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4046">4046</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_pt_coexist" title='x86_pmu::lbr_pt_coexist' data-ref="x86_pmu::lbr_pt_coexist">lbr_pt_coexist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4047">4047</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4048">4048</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#glm_events_attrs" title='glm_events_attrs' data-use='r' data-ref="glm_events_attrs">glm_events_attrs</a>;</td></tr>
<tr><th id="4049">4049</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#slm_format_attr" title='slm_format_attr' data-use='r' data-ref="slm_format_attr">slm_format_attr</a>;</td></tr>
<tr><th id="4050">4050</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Goldmont events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Goldmont events, "</q>);</td></tr>
<tr><th id="4051">4051</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"goldmont"</q>;</td></tr>
<tr><th id="4052">4052</th><td>		<b>break</b>;</td></tr>
<tr><th id="4053">4053</th><td></td></tr>
<tr><th id="4054">4054</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#66" title="0x7A" data-ref="_M/INTEL_FAM6_ATOM_GEMINI_LAKE">INTEL_FAM6_ATOM_GEMINI_LAKE</a>:</td></tr>
<tr><th id="4055">4055</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (glp_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (glp_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#glp_hw_cache_event_ids" title='glp_hw_cache_event_ids' data-use='r' data-ref="glp_hw_cache_event_ids">glp_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4056">4056</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4057">4057</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (glp_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (glp_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#glp_hw_cache_extra_regs" title='glp_hw_cache_extra_regs' data-use='r' data-ref="glp_hw_cache_extra_regs">glp_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4058">4058</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4059">4059</th><td></td></tr>
<tr><th id="4060">4060</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_skl" title='intel_pmu_lbr_init_skl' data-ref="intel_pmu_lbr_init_skl">intel_pmu_lbr_init_skl</a>();</td></tr>
<tr><th id="4061">4061</th><td></td></tr>
<tr><th id="4062">4062</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_slm_event_constraints" title='intel_slm_event_constraints' data-use='r' data-ref="intel_slm_event_constraints">intel_slm_event_constraints</a>;</td></tr>
<tr><th id="4063">4063</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_glp_pebs_event_constraints" title='intel_glp_pebs_event_constraints' data-ref="intel_glp_pebs_event_constraints">intel_glp_pebs_event_constraints</a>;</td></tr>
<tr><th id="4064">4064</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_glm_extra_regs" title='intel_glm_extra_regs' data-use='r' data-ref="intel_glm_extra_regs">intel_glm_extra_regs</a>;</td></tr>
<tr><th id="4065">4065</th><td>		<i>/*</i></td></tr>
<tr><th id="4066">4066</th><td><i>		 * It's recommended to use CPU_CLK_UNHALTED.CORE_P + NPEBS</i></td></tr>
<tr><th id="4067">4067</th><td><i>		 * for precise cycles.</i></td></tr>
<tr><th id="4068">4068</th><td><i>		 */</i></td></tr>
<tr><th id="4069">4069</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4070">4070</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4071">4071</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_pt_coexist" title='x86_pmu::lbr_pt_coexist' data-ref="x86_pmu::lbr_pt_coexist">lbr_pt_coexist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4072">4072</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4073">4073</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a> = <a class="tu ref fn" href="#glp_get_event_constraints" title='glp_get_event_constraints' data-use='r' data-ref="glp_get_event_constraints">glp_get_event_constraints</a>;</td></tr>
<tr><th id="4074">4074</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#glm_events_attrs" title='glm_events_attrs' data-use='r' data-ref="glm_events_attrs">glm_events_attrs</a>;</td></tr>
<tr><th id="4075">4075</th><td>		<i>/* Goldmont Plus has 4-wide pipeline */</i></td></tr>
<tr><th id="4076">4076</th><td>		<a class="ref" href="#1557" title='event_attr_td_total_slots_scale_glm' data-ref="event_attr_td_total_slots_scale_glm">event_attr_td_total_slots_scale_glm</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_pmu_events_attr::event_str" title='perf_pmu_events_attr::event_str' data-ref="perf_pmu_events_attr::event_str">event_str</a> = <q>"4"</q>;</td></tr>
<tr><th id="4077">4077</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#slm_format_attr" title='slm_format_attr' data-use='r' data-ref="slm_format_attr">slm_format_attr</a>;</td></tr>
<tr><th id="4078">4078</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Goldmont plus events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Goldmont plus events, "</q>);</td></tr>
<tr><th id="4079">4079</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"goldmont_plus"</q>;</td></tr>
<tr><th id="4080">4080</th><td>		<b>break</b>;</td></tr>
<tr><th id="4081">4081</th><td></td></tr>
<tr><th id="4082">4082</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#27" title="0x25" data-ref="_M/INTEL_FAM6_WESTMERE">INTEL_FAM6_WESTMERE</a>:</td></tr>
<tr><th id="4083">4083</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#28" title="0x2C" data-ref="_M/INTEL_FAM6_WESTMERE_EP">INTEL_FAM6_WESTMERE_EP</a>:</td></tr>
<tr><th id="4084">4084</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#29" title="0x2F" data-ref="_M/INTEL_FAM6_WESTMERE_EX">INTEL_FAM6_WESTMERE_EX</a>:</td></tr>
<tr><th id="4085">4085</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (westmere_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (westmere_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#westmere_hw_cache_event_ids" title='westmere_hw_cache_event_ids' data-use='r' data-ref="westmere_hw_cache_event_ids">westmere_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4086">4086</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4087">4087</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (nehalem_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (nehalem_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#nehalem_hw_cache_extra_regs" title='nehalem_hw_cache_extra_regs' data-use='r' data-ref="nehalem_hw_cache_extra_regs">nehalem_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4088">4088</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4089">4089</th><td></td></tr>
<tr><th id="4090">4090</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_nhm" title='intel_pmu_lbr_init_nhm' data-ref="intel_pmu_lbr_init_nhm">intel_pmu_lbr_init_nhm</a>();</td></tr>
<tr><th id="4091">4091</th><td></td></tr>
<tr><th id="4092">4092</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_westmere_event_constraints" title='intel_westmere_event_constraints' data-use='r' data-ref="intel_westmere_event_constraints">intel_westmere_event_constraints</a>;</td></tr>
<tr><th id="4093">4093</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::enable_all" title='x86_pmu::enable_all' data-ref="x86_pmu::enable_all">enable_all</a> = <a class="tu ref fn" href="#intel_pmu_nhm_enable_all" title='intel_pmu_nhm_enable_all' data-use='r' data-ref="intel_pmu_nhm_enable_all">intel_pmu_nhm_enable_all</a>;</td></tr>
<tr><th id="4094">4094</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_westmere_pebs_event_constraints" title='intel_westmere_pebs_event_constraints' data-ref="intel_westmere_pebs_event_constraints">intel_westmere_pebs_event_constraints</a>;</td></tr>
<tr><th id="4095">4095</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_westmere_extra_regs" title='intel_westmere_extra_regs' data-use='r' data-ref="intel_westmere_extra_regs">intel_westmere_extra_regs</a>;</td></tr>
<tr><th id="4096">4096</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4097">4097</th><td></td></tr>
<tr><th id="4098">4098</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#nhm_events_attrs" title='nhm_events_attrs' data-use='r' data-ref="nhm_events_attrs">nhm_events_attrs</a>;</td></tr>
<tr><th id="4099">4099</th><td></td></tr>
<tr><th id="4100">4100</th><td>		<i>/* UOPS_ISSUED.STALLED_CYCLES */</i></td></tr>
<tr><th id="4101">4101</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_FRONTEND" title='PERF_COUNT_HW_STALLED_CYCLES_FRONTEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_FRONTEND">PERF_COUNT_HW_STALLED_CYCLES_FRONTEND</a>] =</td></tr>
<tr><th id="4102">4102</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0x0e, .umask=0x01, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0x0e</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="4103">4103</th><td>		<i>/* UOPS_EXECUTED.CORE_ACTIVE_CYCLES,c=1,i=1 */</i></td></tr>
<tr><th id="4104">4104</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_BACKEND" title='PERF_COUNT_HW_STALLED_CYCLES_BACKEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_BACKEND">PERF_COUNT_HW_STALLED_CYCLES_BACKEND</a>] =</td></tr>
<tr><th id="4105">4105</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xb1, .umask=0x3f, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xb1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x3f</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="4106">4106</th><td></td></tr>
<tr><th id="4107">4107</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_data_source_nhm" title='intel_pmu_pebs_data_source_nhm' data-ref="intel_pmu_pebs_data_source_nhm">intel_pmu_pebs_data_source_nhm</a>();</td></tr>
<tr><th id="4108">4108</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4109">4109</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Westmere events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Westmere events, "</q>);</td></tr>
<tr><th id="4110">4110</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"westmere"</q>;</td></tr>
<tr><th id="4111">4111</th><td>		<b>break</b>;</td></tr>
<tr><th id="4112">4112</th><td></td></tr>
<tr><th id="4113">4113</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#31" title="0x2A" data-ref="_M/INTEL_FAM6_SANDYBRIDGE">INTEL_FAM6_SANDYBRIDGE</a>:</td></tr>
<tr><th id="4114">4114</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#32" title="0x2D" data-ref="_M/INTEL_FAM6_SANDYBRIDGE_X">INTEL_FAM6_SANDYBRIDGE_X</a>:</td></tr>
<tr><th id="4115">4115</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_sandybridge_quirk, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_sandybridge_quirk" title='intel_sandybridge_quirk' data-use='r' data-ref="intel_sandybridge_quirk">intel_sandybridge_quirk</a>);</td></tr>
<tr><th id="4116">4116</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_ht_bug, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_ht_bug" title='intel_ht_bug' data-use='r' data-ref="intel_ht_bug">intel_ht_bug</a>);</td></tr>
<tr><th id="4117">4117</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (snb_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (snb_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#snb_hw_cache_event_ids" title='snb_hw_cache_event_ids' data-use='r' data-ref="snb_hw_cache_event_ids">snb_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4118">4118</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4119">4119</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (snb_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (snb_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#snb_hw_cache_extra_regs" title='snb_hw_cache_extra_regs' data-use='r' data-ref="snb_hw_cache_extra_regs">snb_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4120">4120</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4121">4121</th><td></td></tr>
<tr><th id="4122">4122</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_snb" title='intel_pmu_lbr_init_snb' data-ref="intel_pmu_lbr_init_snb">intel_pmu_lbr_init_snb</a>();</td></tr>
<tr><th id="4123">4123</th><td></td></tr>
<tr><th id="4124">4124</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_snb_event_constraints" title='intel_snb_event_constraints' data-use='r' data-ref="intel_snb_event_constraints">intel_snb_event_constraints</a>;</td></tr>
<tr><th id="4125">4125</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_snb_pebs_event_constraints" title='intel_snb_pebs_event_constraints' data-ref="intel_snb_pebs_event_constraints">intel_snb_pebs_event_constraints</a>;</td></tr>
<tr><th id="4126">4126</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_snb" title='intel_pebs_aliases_snb' data-use='r' data-ref="intel_pebs_aliases_snb">intel_pebs_aliases_snb</a>;</td></tr>
<tr><th id="4127">4127</th><td>		<b>if</b> (<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>.<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_model" title='cpuinfo_x86::x86_model' data-ref="cpuinfo_x86::x86_model">x86_model</a> == <a class="macro" href="../../include/asm/intel-family.h.html#32" title="0x2D" data-ref="_M/INTEL_FAM6_SANDYBRIDGE_X">INTEL_FAM6_SANDYBRIDGE_X</a>)</td></tr>
<tr><th id="4128">4128</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snbep_extra_regs" title='intel_snbep_extra_regs' data-use='r' data-ref="intel_snbep_extra_regs">intel_snbep_extra_regs</a>;</td></tr>
<tr><th id="4129">4129</th><td>		<b>else</b></td></tr>
<tr><th id="4130">4130</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snb_extra_regs" title='intel_snb_extra_regs' data-use='r' data-ref="intel_snb_extra_regs">intel_snb_extra_regs</a>;</td></tr>
<tr><th id="4131">4131</th><td></td></tr>
<tr><th id="4132">4132</th><td></td></tr>
<tr><th id="4133">4133</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4134">4134</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4135">4135</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4136">4136</th><td></td></tr>
<tr><th id="4137">4137</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#snb_events_attrs" title='snb_events_attrs' data-use='r' data-ref="snb_events_attrs">snb_events_attrs</a>;</td></tr>
<tr><th id="4138">4138</th><td></td></tr>
<tr><th id="4139">4139</th><td>		<i>/* UOPS_ISSUED.ANY,c=1,i=1 to count stall cycles */</i></td></tr>
<tr><th id="4140">4140</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_FRONTEND" title='PERF_COUNT_HW_STALLED_CYCLES_FRONTEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_FRONTEND">PERF_COUNT_HW_STALLED_CYCLES_FRONTEND</a>] =</td></tr>
<tr><th id="4141">4141</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0x0e, .umask=0x01, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0x0e</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="4142">4142</th><td>		<i>/* UOPS_DISPATCHED.THREAD,c=1,i=1 to count stall cycles*/</i></td></tr>
<tr><th id="4143">4143</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_BACKEND" title='PERF_COUNT_HW_STALLED_CYCLES_BACKEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_BACKEND">PERF_COUNT_HW_STALLED_CYCLES_BACKEND</a>] =</td></tr>
<tr><th id="4144">4144</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0xb1, .umask=0x01, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0xb1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="4145">4145</th><td></td></tr>
<tr><th id="4146">4146</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4147">4147</th><td></td></tr>
<tr><th id="4148">4148</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;SandyBridge events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"SandyBridge events, "</q>);</td></tr>
<tr><th id="4149">4149</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"sandybridge"</q>;</td></tr>
<tr><th id="4150">4150</th><td>		<b>break</b>;</td></tr>
<tr><th id="4151">4151</th><td></td></tr>
<tr><th id="4152">4152</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#33" title="0x3A" data-ref="_M/INTEL_FAM6_IVYBRIDGE">INTEL_FAM6_IVYBRIDGE</a>:</td></tr>
<tr><th id="4153">4153</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#34" title="0x3E" data-ref="_M/INTEL_FAM6_IVYBRIDGE_X">INTEL_FAM6_IVYBRIDGE_X</a>:</td></tr>
<tr><th id="4154">4154</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_ht_bug, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_ht_bug" title='intel_ht_bug' data-use='r' data-ref="intel_ht_bug">intel_ht_bug</a>);</td></tr>
<tr><th id="4155">4155</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (snb_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (snb_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#snb_hw_cache_event_ids" title='snb_hw_cache_event_ids' data-use='r' data-ref="snb_hw_cache_event_ids">snb_hw_cache_event_ids</a>,</td></tr>
<tr><th id="4156">4156</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4157">4157</th><td>		<i>/* dTLB-load-misses on IVB is different than SNB */</i></td></tr>
<tr><th id="4158">4158</th><td>		<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_DTLB" data-ref="_M/C">C</a>(DTLB)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)] = <var>0x8108</var>; <i>/* DTLB_LOAD_MISSES.DEMAND_LD_MISS_CAUSES_A_WALK */</i></td></tr>
<tr><th id="4159">4159</th><td></td></tr>
<tr><th id="4160">4160</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (snb_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (snb_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#snb_hw_cache_extra_regs" title='snb_hw_cache_extra_regs' data-use='r' data-ref="snb_hw_cache_extra_regs">snb_hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4161">4161</th><td>		       <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4162">4162</th><td></td></tr>
<tr><th id="4163">4163</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_snb" title='intel_pmu_lbr_init_snb' data-ref="intel_pmu_lbr_init_snb">intel_pmu_lbr_init_snb</a>();</td></tr>
<tr><th id="4164">4164</th><td></td></tr>
<tr><th id="4165">4165</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_ivb_event_constraints" title='intel_ivb_event_constraints' data-use='r' data-ref="intel_ivb_event_constraints">intel_ivb_event_constraints</a>;</td></tr>
<tr><th id="4166">4166</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_ivb_pebs_event_constraints" title='intel_ivb_pebs_event_constraints' data-ref="intel_ivb_pebs_event_constraints">intel_ivb_pebs_event_constraints</a>;</td></tr>
<tr><th id="4167">4167</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_ivb" title='intel_pebs_aliases_ivb' data-use='r' data-ref="intel_pebs_aliases_ivb">intel_pebs_aliases_ivb</a>;</td></tr>
<tr><th id="4168">4168</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4169">4169</th><td>		<b>if</b> (<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>.<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_model" title='cpuinfo_x86::x86_model' data-ref="cpuinfo_x86::x86_model">x86_model</a> == <a class="macro" href="../../include/asm/intel-family.h.html#34" title="0x3E" data-ref="_M/INTEL_FAM6_IVYBRIDGE_X">INTEL_FAM6_IVYBRIDGE_X</a>)</td></tr>
<tr><th id="4170">4170</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snbep_extra_regs" title='intel_snbep_extra_regs' data-use='r' data-ref="intel_snbep_extra_regs">intel_snbep_extra_regs</a>;</td></tr>
<tr><th id="4171">4171</th><td>		<b>else</b></td></tr>
<tr><th id="4172">4172</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snb_extra_regs" title='intel_snb_extra_regs' data-use='r' data-ref="intel_snb_extra_regs">intel_snb_extra_regs</a>;</td></tr>
<tr><th id="4173">4173</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4174">4174</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4175">4175</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4176">4176</th><td></td></tr>
<tr><th id="4177">4177</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref" href="#snb_events_attrs" title='snb_events_attrs' data-use='r' data-ref="snb_events_attrs">snb_events_attrs</a>;</td></tr>
<tr><th id="4178">4178</th><td></td></tr>
<tr><th id="4179">4179</th><td>		<i>/* UOPS_ISSUED.ANY,c=1,i=1 to count stall cycles */</i></td></tr>
<tr><th id="4180">4180</th><td>		<a class="tu ref" href="#intel_perfmon_event_map" title='intel_perfmon_event_map' data-use='w' data-ref="intel_perfmon_event_map">intel_perfmon_event_map</a>[<a class="enum" href="../../../../include/uapi/linux/perf_event.h.html#PERF_COUNT_HW_STALLED_CYCLES_FRONTEND" title='PERF_COUNT_HW_STALLED_CYCLES_FRONTEND' data-ref="PERF_COUNT_HW_STALLED_CYCLES_FRONTEND">PERF_COUNT_HW_STALLED_CYCLES_FRONTEND</a>] =</td></tr>
<tr><th id="4181">4181</th><td>			<a class="macro" href="../perf_event.h.html#497" title="((union x86_pmu_config){.bits = {.event=0x0e, .umask=0x01, .inv=1, .cmask=1}}).value" data-ref="_M/X86_CONFIG">X86_CONFIG</a>(.<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::event" title='x86_pmu_config::(anonymous struct)::event' data-ref="x86_pmu_config::(anonymous)::event">event</a>=<var>0x0e</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::umask" title='x86_pmu_config::(anonymous struct)::umask' data-ref="x86_pmu_config::(anonymous)::umask">umask</a>=<var>0x01</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::inv" title='x86_pmu_config::(anonymous struct)::inv' data-ref="x86_pmu_config::(anonymous)::inv">inv</a>=<var>1</var>, .<a class="ref field" href="../perf_event.h.html#x86_pmu_config::(anonymous)::cmask" title='x86_pmu_config::(anonymous struct)::cmask' data-ref="x86_pmu_config::(anonymous)::cmask">cmask</a>=<var>1</var>);</td></tr>
<tr><th id="4182">4182</th><td></td></tr>
<tr><th id="4183">4183</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4184">4184</th><td></td></tr>
<tr><th id="4185">4185</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;IvyBridge events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"IvyBridge events, "</q>);</td></tr>
<tr><th id="4186">4186</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"ivybridge"</q>;</td></tr>
<tr><th id="4187">4187</th><td>		<b>break</b>;</td></tr>
<tr><th id="4188">4188</th><td></td></tr>
<tr><th id="4189">4189</th><td></td></tr>
<tr><th id="4190">4190</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#36" title="0x3C" data-ref="_M/INTEL_FAM6_HASWELL_CORE">INTEL_FAM6_HASWELL_CORE</a>:</td></tr>
<tr><th id="4191">4191</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#37" title="0x3F" data-ref="_M/INTEL_FAM6_HASWELL_X">INTEL_FAM6_HASWELL_X</a>:</td></tr>
<tr><th id="4192">4192</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#38" title="0x45" data-ref="_M/INTEL_FAM6_HASWELL_ULT">INTEL_FAM6_HASWELL_ULT</a>:</td></tr>
<tr><th id="4193">4193</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#39" title="0x46" data-ref="_M/INTEL_FAM6_HASWELL_GT3E">INTEL_FAM6_HASWELL_GT3E</a>:</td></tr>
<tr><th id="4194">4194</th><td>		<a class="macro" href="../perf_event.h.html#653" title="do { static struct x86_pmu_quirk __quirk __attribute__ ((__section__(&quot;.init.data&quot;))) = { .func = intel_ht_bug, }; __quirk.next = x86_pmu.quirks; x86_pmu.quirks = &amp;__quirk; } while (0)" data-ref="_M/x86_add_quirk">x86_add_quirk</a>(<a class="tu ref fn" href="#intel_ht_bug" title='intel_ht_bug' data-use='r' data-ref="intel_ht_bug">intel_ht_bug</a>);</td></tr>
<tr><th id="4195">4195</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::late_ack" title='x86_pmu::late_ack' data-ref="x86_pmu::late_ack">late_ack</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4196">4196</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (hsw_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (hsw_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#hsw_hw_cache_event_ids" title='hsw_hw_cache_event_ids' data-use='r' data-ref="hsw_hw_cache_event_ids">hsw_hw_cache_event_ids</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4197">4197</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (hsw_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (hsw_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#hsw_hw_cache_extra_regs" title='hsw_hw_cache_extra_regs' data-use='r' data-ref="hsw_hw_cache_extra_regs">hsw_hw_cache_extra_regs</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4198">4198</th><td></td></tr>
<tr><th id="4199">4199</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_hsw" title='intel_pmu_lbr_init_hsw' data-ref="intel_pmu_lbr_init_hsw">intel_pmu_lbr_init_hsw</a>();</td></tr>
<tr><th id="4200">4200</th><td></td></tr>
<tr><th id="4201">4201</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_hsw_event_constraints" title='intel_hsw_event_constraints' data-use='r' data-ref="intel_hsw_event_constraints">intel_hsw_event_constraints</a>;</td></tr>
<tr><th id="4202">4202</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_hsw_pebs_event_constraints" title='intel_hsw_pebs_event_constraints' data-ref="intel_hsw_pebs_event_constraints">intel_hsw_pebs_event_constraints</a>;</td></tr>
<tr><th id="4203">4203</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snbep_extra_regs" title='intel_snbep_extra_regs' data-use='r' data-ref="intel_snbep_extra_regs">intel_snbep_extra_regs</a>;</td></tr>
<tr><th id="4204">4204</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_ivb" title='intel_pebs_aliases_ivb' data-use='r' data-ref="intel_pebs_aliases_ivb">intel_pebs_aliases_ivb</a>;</td></tr>
<tr><th id="4205">4205</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4206">4206</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4207">4207</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4208">4208</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4209">4209</th><td></td></tr>
<tr><th id="4210">4210</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::hw_config" title='x86_pmu::hw_config' data-ref="x86_pmu::hw_config">hw_config</a> = <a class="tu ref fn" href="#hsw_hw_config" title='hsw_hw_config' data-use='r' data-ref="hsw_hw_config">hsw_hw_config</a>;</td></tr>
<tr><th id="4211">4211</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a> = <a class="tu ref fn" href="#hsw_get_event_constraints" title='hsw_get_event_constraints' data-use='r' data-ref="hsw_get_event_constraints">hsw_get_event_constraints</a>;</td></tr>
<tr><th id="4212">4212</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref fn" href="#get_hsw_events_attrs" title='get_hsw_events_attrs' data-use='c' data-ref="get_hsw_events_attrs">get_hsw_events_attrs</a>();</td></tr>
<tr><th id="4213">4213</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_double_abort" title='x86_pmu::lbr_double_abort' data-ref="x86_pmu::lbr_double_abort">lbr_double_abort</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4214">4214</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+11)) &amp;&amp; ( (((( 9*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+11))) ? constant_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#244" title="( 9*32+11)" data-ref="_M/X86_FEATURE_RTM">X86_FEATURE_RTM</a>) ?</td></tr>
<tr><th id="4215">4215</th><td>			<a class="tu ref" href="#hsw_format_attr" title='hsw_format_attr' data-use='r' data-ref="hsw_format_attr">hsw_format_attr</a> : <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4216">4216</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Haswell events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Haswell events, "</q>);</td></tr>
<tr><th id="4217">4217</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"haswell"</q>;</td></tr>
<tr><th id="4218">4218</th><td>		<b>break</b>;</td></tr>
<tr><th id="4219">4219</th><td></td></tr>
<tr><th id="4220">4220</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#41" title="0x3D" data-ref="_M/INTEL_FAM6_BROADWELL_CORE">INTEL_FAM6_BROADWELL_CORE</a>:</td></tr>
<tr><th id="4221">4221</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#44" title="0x56" data-ref="_M/INTEL_FAM6_BROADWELL_XEON_D">INTEL_FAM6_BROADWELL_XEON_D</a>:</td></tr>
<tr><th id="4222">4222</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#42" title="0x47" data-ref="_M/INTEL_FAM6_BROADWELL_GT3E">INTEL_FAM6_BROADWELL_GT3E</a>:</td></tr>
<tr><th id="4223">4223</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#43" title="0x4F" data-ref="_M/INTEL_FAM6_BROADWELL_X">INTEL_FAM6_BROADWELL_X</a>:</td></tr>
<tr><th id="4224">4224</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::late_ack" title='x86_pmu::late_ack' data-ref="x86_pmu::late_ack">late_ack</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4225">4225</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (hsw_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (hsw_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#hsw_hw_cache_event_ids" title='hsw_hw_cache_event_ids' data-use='r' data-ref="hsw_hw_cache_event_ids">hsw_hw_cache_event_ids</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4226">4226</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (hsw_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (hsw_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#hsw_hw_cache_extra_regs" title='hsw_hw_cache_extra_regs' data-use='r' data-ref="hsw_hw_cache_extra_regs">hsw_hw_cache_extra_regs</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4227">4227</th><td></td></tr>
<tr><th id="4228">4228</th><td>		<i>/* L3_MISS_LOCAL_DRAM is BIT(26) in Broadwell */</i></td></tr>
<tr><th id="4229">4229</th><td>		<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a> |</td></tr>
<tr><th id="4230">4230</th><td>									 <a class="macro" href="#763" title="((1UL &lt;&lt; (26))| (1ULL &lt;&lt; (27))|(1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/BDW_L3_MISS">BDW_L3_MISS</a>|<a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>;</td></tr>
<tr><th id="4231">4231</th><td>		<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_LL" data-ref="_M/C">C</a>(LL)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_MISS" data-ref="_M/C">C</a>(RESULT_MISS)] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|<a class="macro" href="#763" title="((1UL &lt;&lt; (26))| (1ULL &lt;&lt; (27))|(1ULL &lt;&lt; (28))| (1ULL &lt;&lt; (29)))" data-ref="_M/BDW_L3_MISS">BDW_L3_MISS</a>|</td></tr>
<tr><th id="4232">4232</th><td>									  <a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>;</td></tr>
<tr><th id="4233">4233</th><td>		<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_READ" data-ref="_M/C">C</a>(OP_READ)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)] = <a class="macro" href="#756" title="(1ULL &lt;&lt; (0))" data-ref="_M/HSW_DEMAND_READ">HSW_DEMAND_READ</a>|</td></tr>
<tr><th id="4234">4234</th><td>									     <a class="macro" href="#762" title="(1UL &lt;&lt; (26))" data-ref="_M/BDW_L3_MISS_LOCAL">BDW_L3_MISS_LOCAL</a>|<a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>;</td></tr>
<tr><th id="4235">4235</th><td>		<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>[<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_NODE" data-ref="_M/C">C</a>(NODE)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_OP_WRITE" data-ref="_M/C">C</a>(OP_WRITE)][<a class="macro" href="../perf_event.h.html#715" title="PERF_COUNT_HW_CACHE_RESULT_ACCESS" data-ref="_M/C">C</a>(RESULT_ACCESS)] = <a class="macro" href="#757" title="(1ULL &lt;&lt; (1))" data-ref="_M/HSW_DEMAND_WRITE">HSW_DEMAND_WRITE</a>|</td></tr>
<tr><th id="4236">4236</th><td>									      <a class="macro" href="#762" title="(1UL &lt;&lt; (26))" data-ref="_M/BDW_L3_MISS_LOCAL">BDW_L3_MISS_LOCAL</a>|<a class="macro" href="#755" title="(((1ULL &lt;&lt; (31))| (1ULL &lt;&lt; (32))|(1ULL &lt;&lt; (33))| (1ULL &lt;&lt; (34))|(1ULL &lt;&lt; (35))| (1ULL &lt;&lt; (36))|(1ULL &lt;&lt; (37))) &amp; ~(1ULL &lt;&lt; (37)))" data-ref="_M/HSW_SNOOP_DRAM">HSW_SNOOP_DRAM</a>;</td></tr>
<tr><th id="4237">4237</th><td></td></tr>
<tr><th id="4238">4238</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_hsw" title='intel_pmu_lbr_init_hsw' data-ref="intel_pmu_lbr_init_hsw">intel_pmu_lbr_init_hsw</a>();</td></tr>
<tr><th id="4239">4239</th><td></td></tr>
<tr><th id="4240">4240</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_bdw_event_constraints" title='intel_bdw_event_constraints' data-use='r' data-ref="intel_bdw_event_constraints">intel_bdw_event_constraints</a>;</td></tr>
<tr><th id="4241">4241</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_bdw_pebs_event_constraints" title='intel_bdw_pebs_event_constraints' data-ref="intel_bdw_pebs_event_constraints">intel_bdw_pebs_event_constraints</a>;</td></tr>
<tr><th id="4242">4242</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_snbep_extra_regs" title='intel_snbep_extra_regs' data-use='r' data-ref="intel_snbep_extra_regs">intel_snbep_extra_regs</a>;</td></tr>
<tr><th id="4243">4243</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_ivb" title='intel_pebs_aliases_ivb' data-use='r' data-ref="intel_pebs_aliases_ivb">intel_pebs_aliases_ivb</a>;</td></tr>
<tr><th id="4244">4244</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4245">4245</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4246">4246</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4247">4247</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4248">4248</th><td></td></tr>
<tr><th id="4249">4249</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::hw_config" title='x86_pmu::hw_config' data-ref="x86_pmu::hw_config">hw_config</a> = <a class="tu ref fn" href="#hsw_hw_config" title='hsw_hw_config' data-use='r' data-ref="hsw_hw_config">hsw_hw_config</a>;</td></tr>
<tr><th id="4250">4250</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a> = <a class="tu ref fn" href="#hsw_get_event_constraints" title='hsw_get_event_constraints' data-use='r' data-ref="hsw_get_event_constraints">hsw_get_event_constraints</a>;</td></tr>
<tr><th id="4251">4251</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref fn" href="#get_hsw_events_attrs" title='get_hsw_events_attrs' data-use='c' data-ref="get_hsw_events_attrs">get_hsw_events_attrs</a>();</td></tr>
<tr><th id="4252">4252</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::limit_period" title='x86_pmu::limit_period' data-ref="x86_pmu::limit_period">limit_period</a> = <a class="tu ref fn" href="#bdw_limit_period" title='bdw_limit_period' data-use='r' data-ref="bdw_limit_period">bdw_limit_period</a>;</td></tr>
<tr><th id="4253">4253</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+11)) &amp;&amp; ( (((( 9*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+11))) ? constant_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#244" title="( 9*32+11)" data-ref="_M/X86_FEATURE_RTM">X86_FEATURE_RTM</a>) ?</td></tr>
<tr><th id="4254">4254</th><td>			<a class="tu ref" href="#hsw_format_attr" title='hsw_format_attr' data-use='r' data-ref="hsw_format_attr">hsw_format_attr</a> : <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4255">4255</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Broadwell events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Broadwell events, "</q>);</td></tr>
<tr><th id="4256">4256</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"broadwell"</q>;</td></tr>
<tr><th id="4257">4257</th><td>		<b>break</b>;</td></tr>
<tr><th id="4258">4258</th><td></td></tr>
<tr><th id="4259">4259</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#70" title="0x57" data-ref="_M/INTEL_FAM6_XEON_PHI_KNL">INTEL_FAM6_XEON_PHI_KNL</a>:</td></tr>
<tr><th id="4260">4260</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#71" title="0x85" data-ref="_M/INTEL_FAM6_XEON_PHI_KNM">INTEL_FAM6_XEON_PHI_KNM</a>:</td></tr>
<tr><th id="4261">4261</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (slm_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (slm_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>,</td></tr>
<tr><th id="4262">4262</th><td>		       <a class="tu ref" href="#slm_hw_cache_event_ids" title='slm_hw_cache_event_ids' data-use='r' data-ref="slm_hw_cache_event_ids">slm_hw_cache_event_ids</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4263">4263</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (knl_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (knl_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>,</td></tr>
<tr><th id="4264">4264</th><td>		       <a class="tu ref" href="#knl_hw_cache_extra_regs" title='knl_hw_cache_extra_regs' data-use='r' data-ref="knl_hw_cache_extra_regs">knl_hw_cache_extra_regs</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4265">4265</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_knl" title='intel_pmu_lbr_init_knl' data-ref="intel_pmu_lbr_init_knl">intel_pmu_lbr_init_knl</a>();</td></tr>
<tr><th id="4266">4266</th><td></td></tr>
<tr><th id="4267">4267</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_slm_event_constraints" title='intel_slm_event_constraints' data-use='r' data-ref="intel_slm_event_constraints">intel_slm_event_constraints</a>;</td></tr>
<tr><th id="4268">4268</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_slm_pebs_event_constraints" title='intel_slm_pebs_event_constraints' data-ref="intel_slm_pebs_event_constraints">intel_slm_pebs_event_constraints</a>;</td></tr>
<tr><th id="4269">4269</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_knl_extra_regs" title='intel_knl_extra_regs' data-use='r' data-ref="intel_knl_extra_regs">intel_knl_extra_regs</a>;</td></tr>
<tr><th id="4270">4270</th><td></td></tr>
<tr><th id="4271">4271</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4272">4272</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4273">4273</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4274">4274</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="tu ref" href="#slm_format_attr" title='slm_format_attr' data-use='r' data-ref="slm_format_attr">slm_format_attr</a>;</td></tr>
<tr><th id="4275">4275</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Knights Landing/Mill events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Knights Landing/Mill events, "</q>);</td></tr>
<tr><th id="4276">4276</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"knights-landing"</q>;</td></tr>
<tr><th id="4277">4277</th><td>		<b>break</b>;</td></tr>
<tr><th id="4278">4278</th><td></td></tr>
<tr><th id="4279">4279</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#46" title="0x4E" data-ref="_M/INTEL_FAM6_SKYLAKE_MOBILE">INTEL_FAM6_SKYLAKE_MOBILE</a>:</td></tr>
<tr><th id="4280">4280</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#47" title="0x5E" data-ref="_M/INTEL_FAM6_SKYLAKE_DESKTOP">INTEL_FAM6_SKYLAKE_DESKTOP</a>:</td></tr>
<tr><th id="4281">4281</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#48" title="0x55" data-ref="_M/INTEL_FAM6_SKYLAKE_X">INTEL_FAM6_SKYLAKE_X</a>:</td></tr>
<tr><th id="4282">4282</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#49" title="0x8E" data-ref="_M/INTEL_FAM6_KABYLAKE_MOBILE">INTEL_FAM6_KABYLAKE_MOBILE</a>:</td></tr>
<tr><th id="4283">4283</th><td>	<b>case</b> <a class="macro" href="../../include/asm/intel-family.h.html#50" title="0x9E" data-ref="_M/INTEL_FAM6_KABYLAKE_DESKTOP">INTEL_FAM6_KABYLAKE_DESKTOP</a>:</td></tr>
<tr><th id="4284">4284</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::late_ack" title='x86_pmu::late_ack' data-ref="x86_pmu::late_ack">late_ack</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4285">4285</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_event_ids)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_event_ids)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_event_ids), (skl_hw_cache_event_ids), __len); else __ret = __builtin_memcpy((hw_cache_event_ids), (skl_hw_cache_event_ids), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>, <a class="tu ref" href="#skl_hw_cache_event_ids" title='skl_hw_cache_event_ids' data-use='r' data-ref="skl_hw_cache_event_ids">skl_hw_cache_event_ids</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_event_ids" title='hw_cache_event_ids' data-ref="hw_cache_event_ids">hw_cache_event_ids</a>));</td></tr>
<tr><th id="4286">4286</th><td>		<a class="macro" href="../../include/asm/string_64.h.html#37" title="({ size_t __len = (sizeof(hw_cache_extra_regs)); void *__ret; if (__builtin_constant_p(sizeof(hw_cache_extra_regs)) &amp;&amp; __len &gt;= 64) __ret = __memcpy((hw_cache_extra_regs), (skl_hw_cache_extra_regs), __len); else __ret = __builtin_memcpy((hw_cache_extra_regs), (skl_hw_cache_extra_regs), __len); __ret; })" data-ref="_M/memcpy">memcpy</a>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>, <a class="tu ref" href="#skl_hw_cache_extra_regs" title='skl_hw_cache_extra_regs' data-use='r' data-ref="skl_hw_cache_extra_regs">skl_hw_cache_extra_regs</a>, <b>sizeof</b>(<a class="ref" href="../perf_event.h.html#hw_cache_extra_regs" title='hw_cache_extra_regs' data-ref="hw_cache_extra_regs">hw_cache_extra_regs</a>));</td></tr>
<tr><th id="4287">4287</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_lbr_init_skl" title='intel_pmu_lbr_init_skl' data-ref="intel_pmu_lbr_init_skl">intel_pmu_lbr_init_skl</a>();</td></tr>
<tr><th id="4288">4288</th><td></td></tr>
<tr><th id="4289">4289</th><td>		<i>/* INT_MISC.RECOVERY_CYCLES has umask 1 in Skylake */</i></td></tr>
<tr><th id="4290">4290</th><td>		<a class="ref" href="#274" title='event_attr_td_recovery_bubbles' data-ref="event_attr_td_recovery_bubbles">event_attr_td_recovery_bubbles</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_pmu_events_ht_attr::event_str_noht" title='perf_pmu_events_ht_attr::event_str_noht' data-ref="perf_pmu_events_ht_attr::event_str_noht">event_str_noht</a> =</td></tr>
<tr><th id="4291">4291</th><td>			<q>"event=0xd,umask=0x1,cmask=1"</q>;</td></tr>
<tr><th id="4292">4292</th><td>		<a class="ref" href="#274" title='event_attr_td_recovery_bubbles' data-ref="event_attr_td_recovery_bubbles">event_attr_td_recovery_bubbles</a>.<a class="ref field" href="../../../../include/linux/perf_event.h.html#perf_pmu_events_ht_attr::event_str_ht" title='perf_pmu_events_ht_attr::event_str_ht' data-ref="perf_pmu_events_ht_attr::event_str_ht">event_str_ht</a> =</td></tr>
<tr><th id="4293">4293</th><td>			<q>"event=0xd,umask=0x1,cmask=1,any=1"</q>;</td></tr>
<tr><th id="4294">4294</th><td></td></tr>
<tr><th id="4295">4295</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_skl_event_constraints" title='intel_skl_event_constraints' data-use='r' data-ref="intel_skl_event_constraints">intel_skl_event_constraints</a>;</td></tr>
<tr><th id="4296">4296</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_constraints" title='x86_pmu::pebs_constraints' data-ref="x86_pmu::pebs_constraints">pebs_constraints</a> = <a class="ref" href="../perf_event.h.html#intel_skl_pebs_event_constraints" title='intel_skl_pebs_event_constraints' data-ref="intel_skl_pebs_event_constraints">intel_skl_pebs_event_constraints</a>;</td></tr>
<tr><th id="4297">4297</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a> = <a class="tu ref" href="#intel_skl_extra_regs" title='intel_skl_extra_regs' data-use='r' data-ref="intel_skl_extra_regs">intel_skl_extra_regs</a>;</td></tr>
<tr><th id="4298">4298</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_aliases" title='x86_pmu::pebs_aliases' data-ref="x86_pmu::pebs_aliases">pebs_aliases</a> = <a class="tu ref fn" href="#intel_pebs_aliases_skl" title='intel_pebs_aliases_skl' data-use='r' data-ref="intel_pebs_aliases_skl">intel_pebs_aliases_skl</a>;</td></tr>
<tr><th id="4299">4299</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::pebs_prec_dist" title='x86_pmu::pebs_prec_dist' data-ref="x86_pmu::pebs_prec_dist">pebs_prec_dist</a> = <a class="enum" href="../../../../include/linux/stddef.h.html#true" title='true' data-ref="true">true</a>;</td></tr>
<tr><th id="4300">4300</th><td>		<i>/* all extra regs are per-cpu when HT is on */</i></td></tr>
<tr><th id="4301">4301</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#666" title="0x2" data-ref="_M/PMU_FL_HAS_RSP_1">PMU_FL_HAS_RSP_1</a>;</td></tr>
<tr><th id="4302">4302</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> |= <a class="macro" href="../perf_event.h.html#665" title="0x1" data-ref="_M/PMU_FL_NO_HT_SHARING">PMU_FL_NO_HT_SHARING</a>;</td></tr>
<tr><th id="4303">4303</th><td></td></tr>
<tr><th id="4304">4304</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::hw_config" title='x86_pmu::hw_config' data-ref="x86_pmu::hw_config">hw_config</a> = <a class="tu ref fn" href="#hsw_hw_config" title='hsw_hw_config' data-use='r' data-ref="hsw_hw_config">hsw_hw_config</a>;</td></tr>
<tr><th id="4305">4305</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::get_event_constraints" title='x86_pmu::get_event_constraints' data-ref="x86_pmu::get_event_constraints">get_event_constraints</a> = <a class="tu ref fn" href="#hsw_get_event_constraints" title='hsw_get_event_constraints' data-use='r' data-ref="hsw_get_event_constraints">hsw_get_event_constraints</a>;</td></tr>
<tr><th id="4306">4306</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="macro" href="../../include/asm/cpufeature.h.html#129" title="(__builtin_constant_p(( 9*32+11)) &amp;&amp; ( (((( 9*32+11))&gt;&gt;5)==(0) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 0*32+ 0) &amp; 31))|0|(1&lt;&lt;(( 0*32+ 5) &amp; 31))|(1&lt;&lt;(( 0*32+ 6) &amp; 31))| (1&lt;&lt;(( 0*32+ 8) &amp; 31))|0|(1&lt;&lt;(( 0*32+24) &amp; 31))|(1&lt;&lt;(( 0*32+15) &amp; 31))| (1&lt;&lt;(( 0*32+25) &amp; 31))|(1&lt;&lt;(( 0*32+26) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(1) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 1*32+29) &amp; 31))|0) )) || (((( 9*32+11))&gt;&gt;5)==(2) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(3) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; ((1&lt;&lt;(( 3*32+20) &amp; 31))) )) || (((( 9*32+11))&gt;&gt;5)==(4) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(5) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(6) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(7) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(8) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(9) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(10) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(11) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(12) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(13) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(14) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(15) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(16) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; (0) )) || (((( 9*32+11))&gt;&gt;5)==(17) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (((( 9*32+11))&gt;&gt;5)==(18) &amp;&amp; (1UL&lt;&lt;((( 9*32+11))&amp;31) &amp; 0 )) || (sizeof(struct { int:(-!!(19 != 19)); })) || (sizeof(struct { int:(-!!(19 != 19)); }))) ? 1 : (__builtin_constant_p((( 9*32+11))) ? constant_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability))) : variable_test_bit((( 9*32+11)), ((unsigned long *)((&amp;boot_cpu_data)-&gt;x86_capability)))))" data-ref="_M/boot_cpu_has">boot_cpu_has</a>(<a class="macro" href="../../include/asm/cpufeatures.h.html#244" title="( 9*32+11)" data-ref="_M/X86_FEATURE_RTM">X86_FEATURE_RTM</a>) ?</td></tr>
<tr><th id="4307">4307</th><td>			<a class="tu ref" href="#hsw_format_attr" title='hsw_format_attr' data-use='r' data-ref="hsw_format_attr">hsw_format_attr</a> : <a class="tu ref" href="#nhm_format_attr" title='nhm_format_attr' data-use='r' data-ref="nhm_format_attr">nhm_format_attr</a>;</td></tr>
<tr><th id="4308">4308</th><td>		<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a> = <a class="ref fn" href="../perf_event.h.html#merge_attr" title='merge_attr' data-ref="merge_attr">merge_attr</a>(<a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a>, <a class="tu ref" href="#skl_format_attr" title='skl_format_attr' data-use='r' data-ref="skl_format_attr">skl_format_attr</a>);</td></tr>
<tr><th id="4309">4309</th><td>		<a class="local col5 ref" href="#225to_free" title='to_free' data-ref="225to_free">to_free</a> = <a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a>;</td></tr>
<tr><th id="4310">4310</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cpu_events" title='x86_pmu::cpu_events' data-ref="x86_pmu::cpu_events">cpu_events</a> = <a class="tu ref fn" href="#get_hsw_events_attrs" title='get_hsw_events_attrs' data-use='c' data-ref="get_hsw_events_attrs">get_hsw_events_attrs</a>();</td></tr>
<tr><th id="4311">4311</th><td>		<a class="ref fn" href="../perf_event.h.html#intel_pmu_pebs_data_source_skl" title='intel_pmu_pebs_data_source_skl' data-ref="intel_pmu_pebs_data_source_skl">intel_pmu_pebs_data_source_skl</a>(</td></tr>
<tr><th id="4312">4312</th><td>			<a class="ref" href="../../include/asm/processor.h.html#boot_cpu_data" title='boot_cpu_data' data-ref="boot_cpu_data">boot_cpu_data</a>.<a class="ref field" href="../../include/asm/processor.h.html#cpuinfo_x86::x86_model" title='cpuinfo_x86::x86_model' data-ref="cpuinfo_x86::x86_model">x86_model</a> == <a class="macro" href="../../include/asm/intel-family.h.html#48" title="0x55" data-ref="_M/INTEL_FAM6_SKYLAKE_X">INTEL_FAM6_SKYLAKE_X</a>);</td></tr>
<tr><th id="4313">4313</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;Skylake events, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"Skylake events, "</q>);</td></tr>
<tr><th id="4314">4314</th><td>		<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"skylake"</q>;</td></tr>
<tr><th id="4315">4315</th><td>		<b>break</b>;</td></tr>
<tr><th id="4316">4316</th><td></td></tr>
<tr><th id="4317">4317</th><td>	<b>default</b>:</td></tr>
<tr><th id="4318">4318</th><td>		<b>switch</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::version" title='x86_pmu::version' data-ref="x86_pmu::version">version</a>) {</td></tr>
<tr><th id="4319">4319</th><td>		<b>case</b> <var>1</var>:</td></tr>
<tr><th id="4320">4320</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_v1_event_constraints" title='intel_v1_event_constraints' data-use='r' data-ref="intel_v1_event_constraints">intel_v1_event_constraints</a>;</td></tr>
<tr><th id="4321">4321</th><td>			<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;generic architected perfmon v1, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"generic architected perfmon v1, "</q>);</td></tr>
<tr><th id="4322">4322</th><td>			<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"generic_arch_v1"</q>;</td></tr>
<tr><th id="4323">4323</th><td>			<b>break</b>;</td></tr>
<tr><th id="4324">4324</th><td>		<b>default</b>:</td></tr>
<tr><th id="4325">4325</th><td>			<i>/*</i></td></tr>
<tr><th id="4326">4326</th><td><i>			 * default constraints for v2 and up</i></td></tr>
<tr><th id="4327">4327</th><td><i>			 */</i></td></tr>
<tr><th id="4328">4328</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a> = <a class="tu ref" href="#intel_gen_event_constraints" title='intel_gen_event_constraints' data-use='r' data-ref="intel_gen_event_constraints">intel_gen_event_constraints</a>;</td></tr>
<tr><th id="4329">4329</th><td>			<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;generic architected perfmon, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"generic architected perfmon, "</q>);</td></tr>
<tr><th id="4330">4330</th><td>			<a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a> = <q>"generic_arch_v2+"</q>;</td></tr>
<tr><th id="4331">4331</th><td>			<b>break</b>;</td></tr>
<tr><th id="4332">4332</th><td>		}</td></tr>
<tr><th id="4333">4333</th><td>	}</td></tr>
<tr><th id="4334">4334</th><td></td></tr>
<tr><th id="4335">4335</th><td>	<a class="ref fn" href="../../../../include/linux/kernel.h.html#snprintf" title='snprintf' data-ref="snprintf">snprintf</a>(<a class="tu ref" href="#pmu_name_str" title='pmu_name_str' data-use='r' data-ref="pmu_name_str">pmu_name_str</a>, <b>sizeof</b> <a class="tu ref" href="#pmu_name_str" title='pmu_name_str' data-use='r' data-ref="pmu_name_str">pmu_name_str</a>, <q>"%s"</q>, <a class="local col4 ref" href="#234name" title='name' data-ref="234name">name</a>);</td></tr>
<tr><th id="4336">4336</th><td></td></tr>
<tr><th id="4337">4337</th><td>	<b>if</b> (<a class="local col2 ref" href="#232version" title='version' data-ref="232version">version</a> &gt;= <var>2</var> &amp;&amp; <a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a>) {</td></tr>
<tr><th id="4338">4338</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::format_attrs" title='x86_pmu::format_attrs' data-ref="x86_pmu::format_attrs">format_attrs</a> = <a class="ref fn" href="../perf_event.h.html#merge_attr" title='merge_attr' data-ref="merge_attr">merge_attr</a>(<a class="tu ref" href="#intel_arch3_formats_attr" title='intel_arch3_formats_attr' data-use='r' data-ref="intel_arch3_formats_attr">intel_arch3_formats_attr</a>,</td></tr>
<tr><th id="4339">4339</th><td>						  <a class="local col4 ref" href="#224extra_attr" title='extra_attr' data-ref="224extra_attr">extra_attr</a>);</td></tr>
<tr><th id="4340">4340</th><td>		<a class="macro" href="../../../../include/asm-generic/bug.h.html#108" title="({ int __ret_warn_on = !!(!x86_pmu.format_attrs); if (__builtin_expect(!!(__ret_warn_on), 0)) do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (4340), &quot;i&quot; ((1 &lt;&lt; 0)|(((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (69)); }); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN_ON">WARN_ON</a>(!<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::format_attrs" title='x86_pmu::format_attrs' data-ref="x86_pmu::format_attrs">format_attrs</a>);</td></tr>
<tr><th id="4341">4341</th><td>	}</td></tr>
<tr><th id="4342">4342</th><td></td></tr>
<tr><th id="4343">4343</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a> &gt; <a class="macro" href="../../include/asm/perf_event.h.html#9" title="32" data-ref="_M/INTEL_PMC_MAX_GENERIC">INTEL_PMC_MAX_GENERIC</a>) {</td></tr>
<tr><th id="4344">4344</th><td>		<a class="macro" href="../../../../include/asm-generic/bug.h.html#117" title="({ int __ret_warn_on = !!(1); if (__builtin_expect(!!(__ret_warn_on), 0)) do { printk(&quot;\001&quot; &quot;3&quot; &quot;hw perf events %d &gt; max(%d), clipping!&quot;, x86_pmu.num_counters, 32); do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (4345), &quot;i&quot; ((1 &lt;&lt; 0)|(((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (71)); }); } while (0); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN">WARN</a>(<var>1</var>, <a class="macro" href="../../../../include/linux/kern_levels.h.html#11" title="&quot;\001&quot; &quot;3&quot;" data-ref="_M/KERN_ERR">KERN_ERR</a> <q>"hw perf events %d &gt; max(%d), clipping!"</q>,</td></tr>
<tr><th id="4345">4345</th><td>		     <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>, <a class="macro" href="../../include/asm/perf_event.h.html#9" title="32" data-ref="_M/INTEL_PMC_MAX_GENERIC">INTEL_PMC_MAX_GENERIC</a>);</td></tr>
<tr><th id="4346">4346</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a> = <a class="macro" href="../../include/asm/perf_event.h.html#9" title="32" data-ref="_M/INTEL_PMC_MAX_GENERIC">INTEL_PMC_MAX_GENERIC</a>;</td></tr>
<tr><th id="4347">4347</th><td>	}</td></tr>
<tr><th id="4348">4348</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> = (<var>1ULL</var> &lt;&lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>) - <var>1</var>;</td></tr>
<tr><th id="4349">4349</th><td></td></tr>
<tr><th id="4350">4350</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a> &gt; <a class="macro" href="../../include/asm/perf_event.h.html#10" title="3" data-ref="_M/INTEL_PMC_MAX_FIXED">INTEL_PMC_MAX_FIXED</a>) {</td></tr>
<tr><th id="4351">4351</th><td>		<a class="macro" href="../../../../include/asm-generic/bug.h.html#117" title="({ int __ret_warn_on = !!(1); if (__builtin_expect(!!(__ret_warn_on), 0)) do { printk(&quot;\001&quot; &quot;3&quot; &quot;hw perf events fixed %d &gt; max(%d), clipping!&quot;, x86_pmu.num_counters_fixed, 3); do { do { asm volatile(&quot;1:\t&quot; &quot;.byte 0x0f, 0x0b&quot; &quot;\n&quot; &quot;.pushsection __bug_table,\&quot;aw\&quot;\n&quot; &quot;2:\t&quot; &quot;.long &quot; &quot;1b&quot; &quot; - 2b&quot; &quot;\t# bug_entry::bug_addr\n&quot; &quot;\t&quot; &quot;.long &quot; &quot;%c0&quot; &quot; - 2b&quot; &quot;\t# bug_entry::file\n&quot; &quot;\t.word %c1&quot; &quot;\t# bug_entry::line\n&quot; &quot;\t.word %c2&quot; &quot;\t# bug_entry::flags\n&quot; &quot;\t.org 2b+%c3\n&quot; &quot;.popsection&quot; : : &quot;i&quot; (&quot;/home/tempdban/kernel/stable/arch/x86/events/intel/core.c&quot;), &quot;i&quot; (4352), &quot;i&quot; ((1 &lt;&lt; 0)|(((9) &lt;&lt; 8))), &quot;i&quot; (sizeof(struct bug_entry))); } while (0); ({ asm(&quot;%c0:\n\t&quot; &quot;.pushsection .discard.reachable\n\t&quot; &quot;.long %c0b - .\n\t&quot; &quot;.popsection\n\t&quot; : : &quot;i&quot; (73)); }); } while (0); } while (0); __builtin_expect(!!(__ret_warn_on), 0); })" data-ref="_M/WARN">WARN</a>(<var>1</var>, <a class="macro" href="../../../../include/linux/kern_levels.h.html#11" title="&quot;\001&quot; &quot;3&quot;" data-ref="_M/KERN_ERR">KERN_ERR</a> <q>"hw perf events fixed %d &gt; max(%d), clipping!"</q>,</td></tr>
<tr><th id="4352">4352</th><td>		     <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a>, <a class="macro" href="../../include/asm/perf_event.h.html#10" title="3" data-ref="_M/INTEL_PMC_MAX_FIXED">INTEL_PMC_MAX_FIXED</a>);</td></tr>
<tr><th id="4353">4353</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a> = <a class="macro" href="../../include/asm/perf_event.h.html#10" title="3" data-ref="_M/INTEL_PMC_MAX_FIXED">INTEL_PMC_MAX_FIXED</a>;</td></tr>
<tr><th id="4354">4354</th><td>	}</td></tr>
<tr><th id="4355">4355</th><td></td></tr>
<tr><th id="4356">4356</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_ctrl" title='x86_pmu::intel_ctrl' data-ref="x86_pmu::intel_ctrl">intel_ctrl</a> |=</td></tr>
<tr><th id="4357">4357</th><td>		((<var>1LL</var> &lt;&lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a>)-<var>1</var>) &lt;&lt; <a class="macro" href="../../include/asm/perf_event.h.html#11" title="32" data-ref="_M/INTEL_PMC_IDX_FIXED">INTEL_PMC_IDX_FIXED</a>;</td></tr>
<tr><th id="4358">4358</th><td></td></tr>
<tr><th id="4359">4359</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a>) {</td></tr>
<tr><th id="4360">4360</th><td>		<i>/*</i></td></tr>
<tr><th id="4361">4361</th><td><i>		 * event on fixed counter2 (REF_CYCLES) only works on this</i></td></tr>
<tr><th id="4362">4362</th><td><i>		 * counter, so do not extend mask to generic counters</i></td></tr>
<tr><th id="4363">4363</th><td><i>		 */</i></td></tr>
<tr><th id="4364">4364</th><td>		<a class="macro" href="../perf_event.h.html#409" title="for ((c) = (x86_pmu.event_constraints); (c)-&gt;weight != -1; (c)++)" data-ref="_M/for_each_event_constraint">for_each_event_constraint</a>(<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::event_constraints" title='x86_pmu::event_constraints' data-ref="x86_pmu::event_constraints">event_constraints</a>) {</td></tr>
<tr><th id="4365">4365</th><td>			<b>if</b> (<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::cmask" title='event_constraint::cmask' data-ref="event_constraint::cmask">cmask</a> == <a class="macro" href="../perf_event.h.html#310" title="((0x000000FFULL | 0x0000FF00ULL | (1ULL &lt;&lt; 18) | (1ULL &lt;&lt; 23) | 0xFF000000ULL)|(1ULL &lt;&lt; 32)|(1ULL &lt;&lt; 33))" data-ref="_M/FIXED_EVENT_FLAGS">FIXED_EVENT_FLAGS</a></td></tr>
<tr><th id="4366">4366</th><td>			    &amp;&amp; <a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a> != <a class="macro" href="../../include/asm/perf_event.h.html#152" title="(1ULL &lt;&lt; (32 + 2))" data-ref="_M/INTEL_PMC_MSK_FIXED_REF_CYCLES">INTEL_PMC_MSK_FIXED_REF_CYCLES</a>) {</td></tr>
<tr><th id="4367">4367</th><td>				<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a> |= (<var>1ULL</var> &lt;&lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters" title='x86_pmu::num_counters' data-ref="x86_pmu::num_counters">num_counters</a>) - <var>1</var>;</td></tr>
<tr><th id="4368">4368</th><td>			}</td></tr>
<tr><th id="4369">4369</th><td>			<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a> &amp;=</td></tr>
<tr><th id="4370">4370</th><td>				~(~<var>0ULL</var> &lt;&lt; (<a class="macro" href="../../include/asm/perf_event.h.html#11" title="32" data-ref="_M/INTEL_PMC_IDX_FIXED">INTEL_PMC_IDX_FIXED</a> + <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::num_counters_fixed" title='x86_pmu::num_counters_fixed' data-ref="x86_pmu::num_counters_fixed">num_counters_fixed</a>));</td></tr>
<tr><th id="4371">4371</th><td>			<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::weight" title='event_constraint::weight' data-ref="event_constraint::weight">weight</a> = <a class="macro" href="../../../../include/asm-generic/bitops/const_hweight.h.html#29" title="(__builtin_constant_p(c-&gt;idxmsk64) ? (((((unsigned int) ((!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 0))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 1))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 2))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 3))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 4))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 5))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 6))) + (!!((c-&gt;idxmsk64) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7))))))) + ((((unsigned int) ((!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 0))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 1))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 2))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 3))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 4))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 5))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 6))) + (!!(((c-&gt;idxmsk64) &gt;&gt; 32) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))) + (((unsigned int) ((!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 0))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 1))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 2))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 3))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 4))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 5))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 6))) + (!!((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &amp; (1ULL &lt;&lt; 7))))) + ((unsigned int) ((!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 0))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 1))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 2))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 3))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 4))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 5))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 6))) + (!!(((((c-&gt;idxmsk64) &gt;&gt; 32) &gt;&gt; 16) &gt;&gt; 8) &amp; (1ULL &lt;&lt; 7)))))))) : __arch_hweight64(c-&gt;idxmsk64))" data-ref="_M/hweight64">hweight64</a>(<a class="local col9 ref" href="#229c" title='c' data-ref="229c">c</a>-&gt;<a class="ref field" href="../perf_event.h.html#event_constraint::(anonymous)::idxmsk64" title='event_constraint::(anonymous union)::idxmsk64' data-ref="event_constraint::(anonymous)::idxmsk64">idxmsk64</a>);</td></tr>
<tr><th id="4372">4372</th><td>		}</td></tr>
<tr><th id="4373">4373</th><td>	}</td></tr>
<tr><th id="4374">4374</th><td></td></tr>
<tr><th id="4375">4375</th><td>	<i>/*</i></td></tr>
<tr><th id="4376">4376</th><td><i>	 * Access LBR MSR may cause #GP under certain circumstances.</i></td></tr>
<tr><th id="4377">4377</th><td><i>	 * E.g. KVM doesn't support LBR MSR</i></td></tr>
<tr><th id="4378">4378</th><td><i>	 * Check all LBT MSR here.</i></td></tr>
<tr><th id="4379">4379</th><td><i>	 * Disable LBR access if any LBR MSRs can not be accessed.</i></td></tr>
<tr><th id="4380">4380</th><td><i>	 */</i></td></tr>
<tr><th id="4381">4381</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a> &amp;&amp; !<a class="tu ref fn" href="#check_msr" title='check_msr' data-use='c' data-ref="check_msr">check_msr</a>(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_tos" title='x86_pmu::lbr_tos' data-ref="x86_pmu::lbr_tos">lbr_tos</a>, <var>0x3UL</var>))</td></tr>
<tr><th id="4382">4382</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a> = <var>0</var>;</td></tr>
<tr><th id="4383">4383</th><td>	<b>for</b> (<a class="local col3 ref" href="#233i" title='i' data-ref="233i">i</a> = <var>0</var>; <a class="local col3 ref" href="#233i" title='i' data-ref="233i">i</a> &lt; <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>; <a class="local col3 ref" href="#233i" title='i' data-ref="233i">i</a>++) {</td></tr>
<tr><th id="4384">4384</th><td>		<b>if</b> (!(<a class="tu ref fn" href="#check_msr" title='check_msr' data-use='c' data-ref="check_msr">check_msr</a>(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_from" title='x86_pmu::lbr_from' data-ref="x86_pmu::lbr_from">lbr_from</a> + <a class="local col3 ref" href="#233i" title='i' data-ref="233i">i</a>, <var>0xffffUL</var>) &amp;&amp;</td></tr>
<tr><th id="4385">4385</th><td>		      <a class="tu ref fn" href="#check_msr" title='check_msr' data-use='c' data-ref="check_msr">check_msr</a>(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_to" title='x86_pmu::lbr_to' data-ref="x86_pmu::lbr_to">lbr_to</a> + <a class="local col3 ref" href="#233i" title='i' data-ref="233i">i</a>, <var>0xffffUL</var>)))</td></tr>
<tr><th id="4386">4386</th><td>			<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a> = <var>0</var>;</td></tr>
<tr><th id="4387">4387</th><td>	}</td></tr>
<tr><th id="4388">4388</th><td></td></tr>
<tr><th id="4389">4389</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::caps_attrs" title='x86_pmu::caps_attrs' data-ref="x86_pmu::caps_attrs">caps_attrs</a> = <a class="tu ref" href="#intel_pmu_caps_attrs" title='intel_pmu_caps_attrs' data-use='r' data-ref="intel_pmu_caps_attrs">intel_pmu_caps_attrs</a>;</td></tr>
<tr><th id="4390">4390</th><td></td></tr>
<tr><th id="4391">4391</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>) {</td></tr>
<tr><th id="4392">4392</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::caps_attrs" title='x86_pmu::caps_attrs' data-ref="x86_pmu::caps_attrs">caps_attrs</a> = <a class="ref fn" href="../perf_event.h.html#merge_attr" title='merge_attr' data-ref="merge_attr">merge_attr</a>(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::caps_attrs" title='x86_pmu::caps_attrs' data-ref="x86_pmu::caps_attrs">caps_attrs</a>, <a class="tu ref" href="#lbr_attrs" title='lbr_attrs' data-use='r' data-ref="lbr_attrs">lbr_attrs</a>);</td></tr>
<tr><th id="4393">4393</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;%d-deep LBR, &quot;, x86_pmu.lbr_nr)" data-ref="_M/pr_cont">pr_cont</a>(<q>"%d-deep LBR, "</q>, <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_nr" title='x86_pmu::lbr_nr' data-ref="x86_pmu::lbr_nr">lbr_nr</a>);</td></tr>
<tr><th id="4394">4394</th><td>	}</td></tr>
<tr><th id="4395">4395</th><td></td></tr>
<tr><th id="4396">4396</th><td>	<i>/*</i></td></tr>
<tr><th id="4397">4397</th><td><i>	 * Access extra MSR may cause #GP under certain circumstances.</i></td></tr>
<tr><th id="4398">4398</th><td><i>	 * E.g. KVM doesn't support offcore event</i></td></tr>
<tr><th id="4399">4399</th><td><i>	 * Check all extra_regs here.</i></td></tr>
<tr><th id="4400">4400</th><td><i>	 */</i></td></tr>
<tr><th id="4401">4401</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a>) {</td></tr>
<tr><th id="4402">4402</th><td>		<b>for</b> (<a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::extra_regs" title='x86_pmu::extra_regs' data-ref="x86_pmu::extra_regs">extra_regs</a>; <a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>-&gt;<a class="ref field" href="../perf_event.h.html#extra_reg::msr" title='extra_reg::msr' data-ref="extra_reg::msr">msr</a>; <a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>++) {</td></tr>
<tr><th id="4403">4403</th><td>			<a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>-&gt;<a class="ref field" href="../perf_event.h.html#extra_reg::extra_msr_access" title='extra_reg::extra_msr_access' data-ref="extra_reg::extra_msr_access">extra_msr_access</a> = <a class="tu ref fn" href="#check_msr" title='check_msr' data-use='c' data-ref="check_msr">check_msr</a>(<a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>-&gt;<a class="ref field" href="../perf_event.h.html#extra_reg::msr" title='extra_reg::msr' data-ref="extra_reg::msr">msr</a>, <var>0x11UL</var>);</td></tr>
<tr><th id="4404">4404</th><td>			<i>/* Disable LBR select mapping */</i></td></tr>
<tr><th id="4405">4405</th><td>			<b>if</b> ((<a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>-&gt;<a class="ref field" href="../perf_event.h.html#extra_reg::idx" title='extra_reg::idx' data-ref="extra_reg::idx">idx</a> == <a class="enum" href="../perf_event.h.html#EXTRA_REG_LBR" title='EXTRA_REG_LBR' data-ref="EXTRA_REG_LBR">EXTRA_REG_LBR</a>) &amp;&amp; !<a class="local col1 ref" href="#231er" title='er' data-ref="231er">er</a>-&gt;<a class="ref field" href="../perf_event.h.html#extra_reg::extra_msr_access" title='extra_reg::extra_msr_access' data-ref="extra_reg::extra_msr_access">extra_msr_access</a>)</td></tr>
<tr><th id="4406">4406</th><td>				<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::lbr_sel_map" title='x86_pmu::lbr_sel_map' data-ref="x86_pmu::lbr_sel_map">lbr_sel_map</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4407">4407</th><td>		}</td></tr>
<tr><th id="4408">4408</th><td>	}</td></tr>
<tr><th id="4409">4409</th><td></td></tr>
<tr><th id="4410">4410</th><td>	<i>/* Support full width counters using alternative MSR range */</i></td></tr>
<tr><th id="4411">4411</th><td>	<b>if</b> (<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::intel_cap" title='x86_pmu::intel_cap' data-ref="x86_pmu::intel_cap">intel_cap</a>.<a class="ref field" href="../perf_event.h.html#perf_capabilities::(anonymous)::full_width_write" title='perf_capabilities::(anonymous struct)::full_width_write' data-ref="perf_capabilities::(anonymous)::full_width_write">full_width_write</a>) {</td></tr>
<tr><th id="4412">4412</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::max_period" title='x86_pmu::max_period' data-ref="x86_pmu::max_period">max_period</a> = <a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::cntval_mask" title='x86_pmu::cntval_mask' data-ref="x86_pmu::cntval_mask">cntval_mask</a> &gt;&gt; <var>1</var>;</td></tr>
<tr><th id="4413">4413</th><td>		<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::perfctr" title='x86_pmu::perfctr' data-ref="x86_pmu::perfctr">perfctr</a> = <a class="macro" href="../../include/asm/msr-index.h.html#314" title="0x000004c1" data-ref="_M/MSR_IA32_PMC0">MSR_IA32_PMC0</a>;</td></tr>
<tr><th id="4414">4414</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#315" title="printk(&quot;\001&quot; &quot;c&quot; &quot;full-width counters, &quot;)" data-ref="_M/pr_cont">pr_cont</a>(<q>"full-width counters, "</q>);</td></tr>
<tr><th id="4415">4415</th><td>	}</td></tr>
<tr><th id="4416">4416</th><td></td></tr>
<tr><th id="4417">4417</th><td>	<a class="ref fn" href="../../../../include/linux/slab.h.html#kfree" title='kfree' data-ref="kfree">kfree</a>(<a class="local col5 ref" href="#225to_free" title='to_free' data-ref="225to_free">to_free</a>);</td></tr>
<tr><th id="4418">4418</th><td>	<b>return</b> <var>0</var>;</td></tr>
<tr><th id="4419">4419</th><td>}</td></tr>
<tr><th id="4420">4420</th><td></td></tr>
<tr><th id="4421">4421</th><td><i  data-doc="fixup_ht_bug">/*</i></td></tr>
<tr><th id="4422">4422</th><td><i  data-doc="fixup_ht_bug"> * HT bug: phase 2 init</i></td></tr>
<tr><th id="4423">4423</th><td><i  data-doc="fixup_ht_bug"> * Called once we have valid topology information to check</i></td></tr>
<tr><th id="4424">4424</th><td><i  data-doc="fixup_ht_bug"> * whether or not HT is enabled</i></td></tr>
<tr><th id="4425">4425</th><td><i  data-doc="fixup_ht_bug"> * If HT is off, then we disable the workaround</i></td></tr>
<tr><th id="4426">4426</th><td><i  data-doc="fixup_ht_bug"> */</i></td></tr>
<tr><th id="4427">4427</th><td><em>static</em> <a class="macro" href="../../../../include/linux/init.h.html#50" title="__attribute__ ((__section__(&quot;.init.text&quot;)))" data-ref="_M/__init">__init</a> <em>int</em> <dfn class="tu decl def fn" id="fixup_ht_bug" title='fixup_ht_bug' data-type='int fixup_ht_bug()' data-ref="fixup_ht_bug">fixup_ht_bug</dfn>(<em>void</em>)</td></tr>
<tr><th id="4428">4428</th><td>{</td></tr>
<tr><th id="4429">4429</th><td>	<em>int</em> <dfn class="local col7 decl" id="237c" title='c' data-type='int' data-ref="237c">c</dfn>;</td></tr>
<tr><th id="4430">4430</th><td>	<i>/*</i></td></tr>
<tr><th id="4431">4431</th><td><i>	 * problem not present on this CPU model, nothing to do</i></td></tr>
<tr><th id="4432">4432</th><td><i>	 */</i></td></tr>
<tr><th id="4433">4433</th><td>	<b>if</b> (!(<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp; <a class="macro" href="../perf_event.h.html#668" title="0x8" data-ref="_M/PMU_FL_EXCL_ENABLED">PMU_FL_EXCL_ENABLED</a>))</td></tr>
<tr><th id="4434">4434</th><td>		<b>return</b> <var>0</var>;</td></tr>
<tr><th id="4435">4435</th><td></td></tr>
<tr><th id="4436">4436</th><td>	<b>if</b> (<a class="ref fn" href="../../include/asm/topology.h.html#topology_max_smt_threads" title='topology_max_smt_threads' data-ref="topology_max_smt_threads">topology_max_smt_threads</a>() &gt; <var>1</var>) {</td></tr>
<tr><th id="4437">4437</th><td>		<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;PMU erratum BJ122, BV98, HSD29 worked around, HT is on\n&quot;)" data-ref="_M/pr_info">pr_info</a>(<q>"PMU erratum BJ122, BV98, HSD29 worked around, HT is on\n"</q>);</td></tr>
<tr><th id="4438">4438</th><td>		<b>return</b> <var>0</var>;</td></tr>
<tr><th id="4439">4439</th><td>	}</td></tr>
<tr><th id="4440">4440</th><td></td></tr>
<tr><th id="4441">4441</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#cpus_read_lock" title='cpus_read_lock' data-ref="cpus_read_lock">cpus_read_lock</a>();</td></tr>
<tr><th id="4442">4442</th><td></td></tr>
<tr><th id="4443">4443</th><td>	<a class="ref fn" href="../../../../include/linux/nmi.h.html#hardlockup_detector_perf_stop" title='hardlockup_detector_perf_stop' data-ref="hardlockup_detector_perf_stop">hardlockup_detector_perf_stop</a>();</td></tr>
<tr><th id="4444">4444</th><td></td></tr>
<tr><th id="4445">4445</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::flags" title='x86_pmu::flags' data-ref="x86_pmu::flags">flags</a> &amp;= ~(<a class="macro" href="../perf_event.h.html#667" title="0x4" data-ref="_M/PMU_FL_EXCL_CNTRS">PMU_FL_EXCL_CNTRS</a> | <a class="macro" href="../perf_event.h.html#668" title="0x8" data-ref="_M/PMU_FL_EXCL_ENABLED">PMU_FL_EXCL_ENABLED</a>);</td></tr>
<tr><th id="4446">4446</th><td></td></tr>
<tr><th id="4447">4447</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::start_scheduling" title='x86_pmu::start_scheduling' data-ref="x86_pmu::start_scheduling">start_scheduling</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4448">4448</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::commit_scheduling" title='x86_pmu::commit_scheduling' data-ref="x86_pmu::commit_scheduling">commit_scheduling</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4449">4449</th><td>	<a class="ref" href="../perf_event.h.html#x86_pmu" title='x86_pmu' data-ref="x86_pmu">x86_pmu</a>.<a class="ref field" href="../perf_event.h.html#x86_pmu::stop_scheduling" title='x86_pmu::stop_scheduling' data-ref="x86_pmu::stop_scheduling">stop_scheduling</a> = <a class="macro" href="../../../../include/linux/stddef.h.html#8" title="((void *)0)" data-ref="_M/NULL">NULL</a>;</td></tr>
<tr><th id="4450">4450</th><td></td></tr>
<tr><th id="4451">4451</th><td>	<a class="ref fn" href="../../../../include/linux/nmi.h.html#hardlockup_detector_perf_restart" title='hardlockup_detector_perf_restart' data-ref="hardlockup_detector_perf_restart">hardlockup_detector_perf_restart</a>();</td></tr>
<tr><th id="4452">4452</th><td></td></tr>
<tr><th id="4453">4453</th><td>	<a class="macro" href="../../../../include/linux/cpumask.h.html#750" title="for (((c)) = -1; ((c)) = cpumask_next(((c)), (((const struct cpumask *)&amp;__cpu_online_mask))), ((c)) &lt; nr_cpu_ids;)" data-ref="_M/for_each_online_cpu">for_each_online_cpu</a>(<a class="local col7 ref" href="#237c" title='c' data-ref="237c">c</a>)</td></tr>
<tr><th id="4454">4454</th><td>		<a class="tu ref fn" href="#free_excl_cntrs" title='free_excl_cntrs' data-use='c' data-ref="free_excl_cntrs">free_excl_cntrs</a>(<a class="local col7 ref" href="#237c" title='c' data-ref="237c">c</a>);</td></tr>
<tr><th id="4455">4455</th><td></td></tr>
<tr><th id="4456">4456</th><td>	<a class="ref fn" href="../../../../include/linux/cpu.h.html#cpus_read_unlock" title='cpus_read_unlock' data-ref="cpus_read_unlock">cpus_read_unlock</a>();</td></tr>
<tr><th id="4457">4457</th><td>	<a class="macro" href="../../../../include/linux/printk.h.html#308" title="printk(&quot;\001&quot; &quot;6&quot; &quot;core&quot; &quot;: &quot; &quot;PMU erratum BJ122, BV98, HSD29 workaround disabled, HT off\n&quot;)" data-ref="_M/pr_info">pr_info</a>(<q>"PMU erratum BJ122, BV98, HSD29 workaround disabled, HT off\n"</q>);</td></tr>
<tr><th id="4458">4458</th><td>	<b>return</b> <var>0</var>;</td></tr>
<tr><th id="4459">4459</th><td>}</td></tr>
<tr><th id="4460">4460</th><td><a class="macro" href="../../../../include/linux/init.h.html#198" title="static initcall_t __initcall_fixup_ht_bug4 __attribute__((__used__)) __attribute__((__section__(&quot;.initcall&quot; &quot;4&quot; &quot;.init&quot;))) = fixup_ht_bug;" data-ref="_M/subsys_initcall">subsys_initcall</a>(<a class="tu ref fn" href="#fixup_ht_bug" title='fixup_ht_bug' data-ref="fixup_ht_bug">fixup_ht_bug</a>)</td></tr>
<tr><th id="4461">4461</th><td></td></tr>
</table><hr/><p id='footer'>
Generated on <em>2018-Aug-05</em> from project linux-4.14.y revision <em>linux-4.14.y</em><br />Powered by <a href='https://woboq.com'><img alt='Woboq' src='https://code.woboq.org/woboq-16.png' width='41' height='16' /></a> <a href='https://code.woboq.org'>Code Browser</a> 2.1
<br/>Generator usage only permitted with license.</p>
</div></body></html>
