Readme_Verilog-HDL

これらのファイルは、「Verilog-HDL 入門編トライアル・コース」の演習データです。

演習を実施するには、例えば演習①（Lab1）の場合は lab1 フォルダを作業フォルダにしてデザインを Verilog-HDL で記述し、シミュレーションで動作を確認してください。
シミュレーションに用いるテストベンチは、用意されています。

Solution フォルダ下には、各演習のサンプル記述が用意されていますので、参考にしてください。


演習①（Lab1）

<目的>
・assign 文で加算器を作成します。

・モジュール名：adder
・入力ポート：a (16bit), b (16bit)
・出力ポート：sum (16bit)
・機能：16ビッド加算器


演習②（Lab2）

<目的>
・always 文で乗算器を作成します。

・モジュール名：mult4x4
・入力ポート：a (4bit), b (4bit)
・出力ポート：product (8bit)
・機能：4x4bit 乗算器


演習③（Lab3）

<目的>
・if-else ステートメントを使用し、マルチプレクサを作成します。

・モジュール名：mux4
・入力ポート：a (4bit), b (4bit), sel (1bit)
・出力ポート：y (4bit)
・機能：2 to 1 マルチプレクサ

<動作条件>
・セレクト・コントロール信号 (sel) が Low (0) ならば a[3..0] を出力
・セレクト・コントロール信号 (sel) が High (1) ならば b[3..0] を出力


演習④（Lab4）

<目的>
・case ステートメントを使用し、7セグメント・デコーダを作成します。

・モジュール名：seven
・入力ポート：inp　(3bit)
・出力ポート：a, b, c, d, e, f, g　(1bit)
・機能：デコーダ

<動作条件>
入力出力	　
inp[2]  inp[1]  inp[0]    a  b  c  d  e  f  g    ディスプレイ表示
0       0       0         1  1  1  1  1  1  0    0
0       0       1         0  1  1  0  0  0  0    1
0       1       0         1  1  0  1  1  0  1    2
0       1       1         1  1  1  1  0  0  1    3
1       x       x         1  0  0  1  1  1  1    E


演習⑤（Lab5）

<目的>
・非同期クリア&クロック・イネーブル付きフリップフロップを作成します。

・モジュール名：ff
・入力ポート：clk (1bit), aclr (1bit), clken (1bit)
・入力ポート：d (1bit)
・出力ポート：q (1bit)
・機能：非同期クリア&クロック・イネーブル付きフリップフロップ


<動作条件>
・クリア信号 (aclr) が Low (0) のとき、クロック (clk) に関係なく非同期にフリップフロップは Low (0) を出力する（クリアされる）
・クリア信号 (aclr) が High (1)、且つクロック・イネーブル信号 (clken) が High (1) のとき、出力 q は 入力 d を出力する


