PouÅ¾Ã­vanie **`posedge`** a **`negedge`** v SystemVerilogu (a VHDL) mÃ¡ **praktickÃ©, Äasovacie a syntetizaÄnÃ© dÃ´sledky**, ktorÃ© sÃº dÃ´leÅ¾itÃ© najmÃ¤ pri nÃ¡vrhu pre **FPGA** (napr. Quartus) alebo **ASIC**.

---

## ğŸ” `posedge` vs `negedge`: rozdiel

| SignÃ¡l        | VÃ½znam                                                 |
| ------------- | ------------------------------------------------------ |
| `posedge clk` | **pozitÃ­vna hrana** hodinovÃ©ho signÃ¡lu â€“ nÃ¡beh (0 â†’ 1) |
| `negedge clk` | **negatÃ­vna hrana** hodinovÃ©ho signÃ¡lu â€“ pÃ¡d (1 â†’ 0)   |

---

## âœ… **VÃ½hody `posedge`** (Å¡tandard v 99 % dizajnov)

* ğŸ§  **KonzistentnÃ© so Å¡tandardnou synchronizÃ¡ciou** v nÃ¡strojoch (Quartus, Vivado, Synplify).
* âœ”ï¸ **Plne syntetizovateÄ¾nÃ©** na vÅ¡etkÃ½ch FPGA/ASIC platformÃ¡ch.
* ğŸ”§ LepÅ¡ia **podpora pre Äasovaciu analÃ½zu** (timing analysis).
* ğŸ› ï¸ Ä½ahÅ¡ia podpora pre **multi-clock** nÃ¡vrhy (napr. CDC).
* ğŸ§ª LepÅ¡ia **simulÃ¡cia a verifikÃ¡cia**.

---

## âš ï¸ **NevÃ½hody `negedge`**

* ğŸš« **Nie vÅ¾dy syntetizovateÄ¾nÃ©** â€“ niektorÃ© FPGA nÃ¡stroje nemusia sprÃ¡vne podporovaÅ¥ logiku na `negedge clk`.
* ğŸ“‰ **ZniÅ¾uje vÃ½kon**, ak sa kombinuje `posedge` a `negedge` v tom istom module â€“ obvod sa stÃ¡va zloÅ¾itejÅ¡Ã­.
* â±ï¸ ÄŒasovanie je Å¥aÅ¾Å¡ie kontrolovateÄ¾nÃ©.
* ğŸ”„ **ZvÃ½Å¡enÃ© riziko prechodovÃ½ch stavov** a hazardov pri synchronizÃ¡cii medzi hranami.
* âŒ Nie je vhodnÃ© pre **cross-domain synchronizÃ¡ciu**.

---

## ğŸ§ª Kedy pouÅ¾iÅ¥ `negedge`?

PouÅ¾itie `negedge` mÃ¡ **Å¡pecifickÃ© opodstatnenie**, ale **zriedkavo**:

| PrÃ­pad                 | DÃ´vod                                                                  |
| ---------------------- | ---------------------------------------------------------------------- |
| DDR (double data rate) | Ak je potrebnÃ© ÄÃ­taÅ¥/zapisovaÅ¥ **na oboch hranÃ¡ch hodinovÃ©ho signÃ¡lu** |
| Å peciÃ¡lne protokoly    | NiektorÃ© starÃ© perifÃ©rie mÃ´Å¾u vyÅ¾adovaÅ¥ `negedge` synchronizÃ¡ciu       |
| AsymetrickÃ© Äasovanie  | Ak je nÃ¡vrh Äasovo optimalizovanÃ½ pre Å¡pecifickÃ© fÃ¡zy hodinovÃ©ho cyklu |

---

## ğŸ’¡ OdporÃºÄanie pre **FPGA a Quartus**

> **PouÅ¾Ã­vaj vÃ½luÄne `posedge`**, pokiaÄ¾ **naozaj nepotrebujeÅ¡** ÄÃ­taÅ¥/zapisovaÅ¥ dÃ¡ta na obe hrany (napr. DDR SDRAM interface).

---

## ğŸ“Œ ZÃ¡ver

| KritÃ©rium          | `posedge`         | `negedge`               |
| ------------------ | ----------------- | ----------------------- |
| Å tandardnÃ¡ voÄ¾ba   | âœ… Ãno             | âŒ Nie                   |
| SyntetizovateÄ¾nosÅ¥ | âœ… Bez problÃ©mov   | âš ï¸ PotenciÃ¡lne problÃ©my |
| ÄŒasovanie          | âœ… PredvÃ­dateÄ¾nÃ©   | âš ï¸ NÃ¡chylnÃ© na hazardy  |
| Kompatibilita      | âœ… Quartus, Vivado | âš ï¸ MÃ´Å¾u byÅ¥ obmedzenia  |

---

Ak chceÅ¡, mÃ´Å¾em ti hneÄ teraz **prepÃ­saÅ¥ celÃ½ modul `Rgb`** tak, aby pouÅ¾Ã­val **len `posedge`**, bol **plne syntetizovateÄ¾nÃ½** a ÄitateÄ¾nÃ½ v **SystemVerilog**. StaÄÃ­ daÅ¥ vedieÅ¥.
