Fitter report for HX1006A_HDRVSoC_top
Sat Jun 19 12:32:14 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. I/O Assignment Warnings
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Fitter RAM Summary
 26. |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated|ALTSYNCRAM
 27. Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sat Jun 19 12:32:14 2021       ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                      ; HX1006A_HDRVSoC_top                         ;
; Top-level Entity Name              ; HX1006A_HDRVSoC_top                         ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL006YU256C8G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,157 / 6,272 ( 66 % )                      ;
;     Total combinational functions  ; 3,987 / 6,272 ( 64 % )                      ;
;     Dedicated logic registers      ; 1,086 / 6,272 ( 17 % )                      ;
; Total registers                    ; 1086                                        ;
; Total pins                         ; 21 / 177 ( 12 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 125,952 / 276,480 ( 46 % )                  ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                              ;
; Total PLLs                         ; 1 / 2 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL006YU256C8G                       ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.34        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   7.1%      ;
;     Processor 3            ;   6.8%      ;
;     Processor 4            ;   6.7%      ;
;     Processor 5            ;   6.6%      ;
;     Processor 6            ;   6.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; DIG[0]     ; PIN_D15       ; QSF Assignment ;
; Location ;                ;              ; DIG[1]     ; PIN_C15       ; QSF Assignment ;
; Location ;                ;              ; DIG[2]     ; PIN_A15       ; QSF Assignment ;
; Location ;                ;              ; DIG[3]     ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; DIG[4]     ; PIN_A13       ; QSF Assignment ;
; Location ;                ;              ; DIG[5]     ; PIN_A12       ; QSF Assignment ;
; Location ;                ;              ; DIG[6]     ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; DIG[7]     ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; KEY[0]     ; PIN_M1        ; QSF Assignment ;
; Location ;                ;              ; KEY[1]     ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; KEY[2]     ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; KEY[3]     ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; SEL[0]     ; PIN_D16       ; QSF Assignment ;
; Location ;                ;              ; SEL[1]     ; PIN_C16       ; QSF Assignment ;
; Location ;                ;              ; SEL[2]     ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; SEL[3]     ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; SEL[4]     ; PIN_B13       ; QSF Assignment ;
; Location ;                ;              ; SEL[5]     ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; SEL[6]     ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; SEL[7]     ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; SW[0]      ; PIN_E16       ; QSF Assignment ;
; Location ;                ;              ; SW[1]      ; PIN_M16       ; QSF Assignment ;
; Location ;                ;              ; SW[2]      ; PIN_M15       ; QSF Assignment ;
; Location ;                ;              ; SW[3]      ; PIN_M2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5309 ) ; 0.00 % ( 0 / 5309 )        ; 0.00 % ( 0 / 5309 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5309 ) ; 0.00 % ( 0 / 5309 )        ; 0.00 % ( 0 / 5309 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5299 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/HX1006A_HDRVSoC_top.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,157 / 6,272 ( 66 % )     ;
;     -- Combinational with no register       ; 3071                       ;
;     -- Register only                        ; 170                        ;
;     -- Combinational with a register        ; 916                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2186                       ;
;     -- 3 input functions                    ; 1136                       ;
;     -- <=2 input functions                  ; 665                        ;
;     -- Register only                        ; 170                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3458                       ;
;     -- arithmetic mode                      ; 529                        ;
;                                             ;                            ;
; Total registers*                            ; 1,086 / 7,106 ( 15 % )     ;
;     -- Dedicated logic registers            ; 1,086 / 6,272 ( 17 % )     ;
;     -- I/O registers                        ; 0 / 834 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 291 / 392 ( 74 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 21 / 177 ( 12 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; M9Ks                                        ; 18 / 30 ( 60 % )           ;
; Total block memory bits                     ; 125,952 / 276,480 ( 46 % ) ;
; Total block memory implementation bits      ; 165,888 / 276,480 ( 60 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )             ;
; PLLs                                        ; 1 / 2 ( 50 % )             ;
; Global signals                              ; 2                          ;
;     -- Global clocks                        ; 2 / 10 ( 20 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 16.2% / 15.6% / 17.0%      ;
; Peak interconnect usage (total/H/V)         ; 36.5% / 36.5% / 36.6%      ;
; Maximum fan-out                             ; 1104                       ;
; Highest non-global fan-out                  ; 243                        ;
; Total fan-out                               ; 17763                      ;
; Average fan-out                             ; 3.37                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 4157 / 6272 ( 66 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 3071                 ; 0                              ;
;     -- Register only                        ; 170                  ; 0                              ;
;     -- Combinational with a register        ; 916                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2186                 ; 0                              ;
;     -- 3 input functions                    ; 1136                 ; 0                              ;
;     -- <=2 input functions                  ; 665                  ; 0                              ;
;     -- Register only                        ; 170                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 3458                 ; 0                              ;
;     -- arithmetic mode                      ; 529                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1086                 ; 0                              ;
;     -- Dedicated logic registers            ; 1086 / 6272 ( 17 % ) ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 291 / 392 ( 74 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 21                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 125952               ; 0                              ;
; Total RAM block bits                        ; 165888               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 18 / 30 ( 60 % )     ; 0 / 30 ( 0 % )                 ;
; Clock control block                         ; 1 / 12 ( 8 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 1104                 ; 1                              ;
;     -- Registered Input Connections         ; 1086                 ; 0                              ;
;     -- Output Connections                   ; 1                    ; 1104                           ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 17761                ; 1111                           ;
;     -- Registered Connections               ; 5346                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 1105                           ;
;     -- hard_block:auto_generated_inst       ; 1105                 ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 1                              ;
;     -- Output Ports                         ; 19                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLK_50   ; E15   ; 6        ; 34           ; 12           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; UART_RXD ; B7    ; 8        ; 11           ; 24           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LED[0]   ; T10   ; 4        ; 21           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]   ; R9    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]   ; T9    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]   ; K8    ; 3        ; 9            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD ; A7    ; 8        ; 11           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0] ; N16   ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1] ; L15   ; 5        ; 34           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2] ; L16   ; 5        ; 34           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3] ; K15   ; 5        ; 34           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0] ; K16   ; 5        ; 34           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1] ; J15   ; 5        ; 34           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2] ; J16   ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3] ; J11   ; 5        ; 34           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS   ; P16   ; 5        ; 34           ; 5            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0] ; G16   ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1] ; G15   ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2] ; F16   ; 6        ; 34           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3] ; F15   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS   ; N15   ; 5        ; 34           ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; VGA_G[2]                ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R7p, DEV_CLRn        ; Use as regular IO        ; VGA_G[1]                ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; VGA_R[1]                ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; VGA_R[2]                ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO        ; UART_RXD                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 15 ( 27 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 26 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 3 / 27 ( 11 % )  ; 2.5V          ; --           ;
; 5        ; 10 / 25 ( 40 % ) ; 2.5V          ; --           ;
; 6        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 7        ; 0 / 26 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 2 / 25 ( 8 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; UART_TXD                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; UART_RXD                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ; 23         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; CLK_50                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 139        ; 6        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 136        ; 6        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 120        ; 5        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 118        ; 5        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 115        ; 5        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 111        ; 5        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 81         ; 4        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                            ;
+-------------------------------+------------------------------------------------------------------------+
; Name                          ; apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------------+
; SDC pin name                  ; apll_inst|altpll_component|auto_generated|pll1                         ;
; PLL mode                      ; Normal                                                                 ;
; Compensate clock              ; clock0                                                                 ;
; Compensated input/output pins ; --                                                                     ;
; Switchover type               ; --                                                                     ;
; Input frequency 0             ; 50.0 MHz                                                               ;
; Input frequency 1             ; --                                                                     ;
; Nominal PFD frequency         ; 50.0 MHz                                                               ;
; Nominal VCO frequency         ; 600.0 MHz                                                              ;
; VCO post scale K counter      ; 2                                                                      ;
; VCO frequency control         ; Auto                                                                   ;
; VCO phase shift step          ; 208 ps                                                                 ;
; VCO multiply                  ; --                                                                     ;
; VCO divide                    ; --                                                                     ;
; Freq min lock                 ; 25.0 MHz                                                               ;
; Freq max lock                 ; 54.18 MHz                                                              ;
; M VCO Tap                     ; 0                                                                      ;
; M Initial                     ; 1                                                                      ;
; M value                       ; 12                                                                     ;
; N value                       ; 1                                                                      ;
; Charge pump current           ; setting 1                                                              ;
; Loop filter resistance        ; setting 27                                                             ;
; Loop filter capacitance       ; setting 0                                                              ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                     ;
; Bandwidth type                ; Medium                                                                 ;
; Real time reconfigurable      ; Off                                                                    ;
; Scan chain MIF file           ; --                                                                     ;
; Preserve PLL counter order    ; Off                                                                    ;
; PLL location                  ; PLL_2                                                                  ;
; Inclk0 signal                 ; CLK_50                                                                 ;
; Inclk1 signal                 ; --                                                                     ;
; Inclk0 signal type            ; Dedicated Pin                                                          ;
; Inclk1 signal type            ; --                                                                     ;
+-------------------------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; Name                                                                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                          ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+
; apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; apll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LED[0]   ; Incomplete set of assignments ;
; LED[1]   ; Incomplete set of assignments ;
; LED[2]   ; Incomplete set of assignments ;
; LED[3]   ; Incomplete set of assignments ;
; VGA_B[0] ; Incomplete set of assignments ;
; VGA_B[1] ; Incomplete set of assignments ;
; VGA_B[2] ; Incomplete set of assignments ;
; VGA_B[3] ; Incomplete set of assignments ;
; VGA_G[0] ; Incomplete set of assignments ;
; VGA_G[1] ; Incomplete set of assignments ;
; VGA_G[2] ; Incomplete set of assignments ;
; VGA_G[3] ; Incomplete set of assignments ;
; VGA_HS   ; Incomplete set of assignments ;
; VGA_R[0] ; Incomplete set of assignments ;
; VGA_R[1] ; Incomplete set of assignments ;
; VGA_R[2] ; Incomplete set of assignments ;
; VGA_R[3] ; Incomplete set of assignments ;
; VGA_VS   ; Incomplete set of assignments ;
; UART_TXD ; Incomplete set of assignments ;
; CLK_50   ; Incomplete set of assignments ;
; UART_RXD ; Incomplete set of assignments ;
+----------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                          ; Entity Name              ; Library Name ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |HX1006A_HDRVSoC_top                                                        ; 4157 (1)    ; 1086 (0)                  ; 0 (0)         ; 125952      ; 18   ; 0            ; 0       ; 0         ; 21   ; 0            ; 3071 (1)     ; 170 (0)           ; 916 (0)          ; |HX1006A_HDRVSoC_top                                                                                                                                                                                                         ; HX1006A_HDRVSoC_top      ; work         ;
;    |apll:apll_inst|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|apll:apll_inst                                                                                                                                                                                          ; apll                     ; work         ;
;       |altpll:altpll_component|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|apll:apll_inst|altpll:altpll_component                                                                                                                                                                  ; altpll                   ; work         ;
;          |apll_altpll:auto_generated|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated                                                                                                                                       ; apll_altpll              ; work         ;
;    |soc_svga_top:soc_inst|                                                  ; 4156 (0)    ; 1086 (0)                  ; 0 (0)         ; 125952      ; 18   ; 0            ; 0       ; 0         ; 0    ; 0            ; 3070 (0)     ; 170 (0)           ; 916 (0)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst                                                                                                                                                                                   ; soc_svga_top             ; work         ;
;       |core_top:core_top_inst|                                              ; 2523 (262)  ; 406 (235)                 ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2117 (77)    ; 18 (12)           ; 388 (162)        ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst                                                                                                                                                            ; core_top                 ; work         ;
;          |core_alu:core_alu_inst|                                           ; 1476 (1476) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1445 (1445)  ; 0 (0)             ; 31 (31)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_alu:core_alu_inst                                                                                                                                     ; core_alu                 ; work         ;
;          |core_bus_wrapper:core_bus_wrapper_inst|                           ; 201 (201)   ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 4 (4)             ; 38 (38)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_bus_wrapper:core_bus_wrapper_inst                                                                                                                     ; core_bus_wrapper         ; work         ;
;          |core_id_stage:core_id_stage_inst|                                 ; 57 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 1 (1)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_id_stage:core_id_stage_inst                                                                                                                           ; core_id_stage            ; work         ;
;          |core_instr_bus_adapter:core_instr_bus_adapter_i|                  ; 254 (254)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 66 (66)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i                                                                                                            ; core_instr_bus_adapter   ; work         ;
;          |core_regfile:core_regfile_inst|                                   ; 286 (286)   ; 66 (66)                   ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 192 (192)    ; 2 (2)             ; 92 (92)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst                                                                                                                             ; core_regfile             ; work         ;
;             |dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile                                                               ; dual_read_port_ram_32x32 ; work         ;
;                |altsyncram:data_ram_cell_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_0                                ; altsyncram               ; work         ;
;                   |altsyncram_7sg1:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_0|altsyncram_7sg1:auto_generated ; altsyncram_7sg1          ; work         ;
;                |altsyncram:data_ram_cell_rtl_1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_1                                ; altsyncram               ; work         ;
;                   |altsyncram_7sg1:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_1|altsyncram_7sg1:auto_generated ; altsyncram_7sg1          ; work         ;
;       |instr_rom_svga:instr_rom_inst|                                       ; 116 (116)   ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 23 (23)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|instr_rom_svga:instr_rom_inst                                                                                                                                                     ; instr_rom_svga           ; work         ;
;       |isp_uart:isp_uart_inst|                                              ; 792 (397)   ; 538 (258)                 ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (139)    ; 114 (87)          ; 426 (176)        ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst                                                                                                                                                            ; isp_uart                 ; work         ;
;          |uart_rx:uart_rx_inst|                                             ; 93 (93)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 14 (14)           ; 48 (48)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst                                                                                                                                       ; uart_rx                  ; work         ;
;          |uart_tx_line:uart_tx_line_inst|                                   ; 168 (168)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 142 (142)        ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst                                                                                                                             ; uart_tx_line             ; work         ;
;          |user_uart_tx:user_uart_in_isp_inst|                               ; 134 (134)   ; 76 (76)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 13 (13)           ; 65 (65)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst                                                                                                                         ; user_uart_tx             ; work         ;
;             |ram:ram_for_uart_tx_fifo_inst|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst                                                                                           ; ram                      ; work         ;
;                |altsyncram:data_ram_cell_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0                                                            ; altsyncram               ; work         ;
;                   |altsyncram_92h1:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated                             ; altsyncram_92h1          ; work         ;
;       |naive_bus_router:soc_bus_router_inst|                                ; 570 (570)   ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 522 (522)    ; 0 (0)             ; 48 (48)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|naive_bus_router:soc_bus_router_inst                                                                                                                                              ; naive_bus_router         ; work         ;
;       |pout_led:pout_led_inst|                                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|pout_led:pout_led_inst                                                                                                                                                            ; pout_led                 ; work         ;
;       |ram_bus_wrapper:data_ram_inst|                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst                                                                                                                                                     ; ram_bus_wrapper          ; work         ;
;          |ram:ram_block_inst_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_0                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                  ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_1|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_1                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                  ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_2|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_2                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                  ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_3|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_3                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                  ; altsyncram_p2h1          ; work         ;
;       |ram_bus_wrapper:instr_ram_inst|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst                                                                                                                                                    ; ram_bus_wrapper          ; work         ;
;          |ram:ram_block_inst_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_0                                                                                                                               ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0                                                                                                ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                 ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_1|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_1                                                                                                                               ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0                                                                                                ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                 ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_2|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_2                                                                                                                               ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0                                                                                                ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                 ; altsyncram_p2h1          ; work         ;
;          |ram:ram_block_inst_3|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_3                                                                                                                               ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0                                                                                                ; altsyncram               ; work         ;
;                |altsyncram_p2h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated                                                                 ; altsyncram_p2h1          ; work         ;
;       |video_ram_svga:video_ram_inst|                                       ; 185 (48)    ; 106 (0)                   ; 0 (0)         ; 50176       ; 7    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (46)      ; 38 (0)            ; 70 (4)           ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst                                                                                                                                                     ; video_ram_svga           ; work         ;
;          |ram:ram_block_inst_0|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_0                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_92h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated                                                                  ; altsyncram_92h1          ; work         ;
;          |ram:ram_block_inst_1|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_1                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_92h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated                                                                  ; altsyncram_92h1          ; work         ;
;          |ram:ram_block_inst_2|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_2                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_92h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated                                                                  ; altsyncram_92h1          ; work         ;
;          |ram:ram_block_inst_3|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_3                                                                                                                                ; ram                      ; work         ;
;             |altsyncram:data_ram_cell_rtl_0|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0                                                                                                 ; altsyncram               ; work         ;
;                |altsyncram_92h1:auto_generated|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated                                                                  ; altsyncram_92h1          ; work         ;
;          |vga_char_svga:vga_char_86x32_inst|                                ; 137 (136)   ; 106 (105)                 ; 0 (0)         ; 17408       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 38 (38)           ; 68 (68)          ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst                                                                                                                   ; vga_char_svga            ; work         ;
;             |char8x16_rom:char_8x16_rom_inst|                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst                                                                                   ; char8x16_rom             ; work         ;
;                |altsyncram:Mux0_rtl_0|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0                                                             ; altsyncram               ; work         ;
;                   |altsyncram_fo11:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated                              ; altsyncram_fo11          ; work         ;
;             |ram128B:ram128B_vga_line_buffer_inst|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|ram128B:ram128B_vga_line_buffer_inst                                                                              ; ram128B                  ; work         ;
;                |altsyncram:data_ram_cell_rtl_0|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|ram128B:ram128B_vga_line_buffer_inst|altsyncram:data_ram_cell_rtl_0                                               ; altsyncram               ; work         ;
;                   |altsyncram_4c81:auto_generated|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|ram128B:ram128B_vga_line_buffer_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_4c81:auto_generated                ; altsyncram_4c81          ; work         ;
+-----------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LED[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                         ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                      ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------+-------------------+---------+
; CLK_50                                                                                   ;                   ;         ;
; UART_RXD                                                                                 ;                   ;         ;
;      - soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|rx_bit~0        ; 0                 ; 6       ;
;      - soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|shift[0]~feeder ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                    ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK_50                                                                                                  ; PIN_E15            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[0]                      ; PLL_2              ; 1104    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; soc_svga_top:soc_inst|core_top:core_top_inst|core_bus_wrapper:core_bus_wrapper_inst|o_conflict~11       ; LCCOMB_X32_Y10_N14 ; 243     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[0]~84 ; LCCOMB_X19_Y8_N10  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|core_top:core_top_inst|wb_regwrite                                                ; FF_X23_Y6_N9       ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|WideAnd0~0                                                 ; LCCOMB_X19_Y18_N24 ; 34      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|WideAnd0~0                                                 ; LCCOMB_X19_Y18_N24 ; 591     ; Async. clear                          ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|addr[31]~5                                                 ; LCCOMB_X26_Y16_N12 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|bus.rd_addr[2]~0                                           ; LCCOMB_X30_Y17_N14 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|bus.wr_addr[31]~1                                          ; LCCOMB_X30_Y17_N6  ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|fsm[0]~0                                                   ; LCCOMB_X26_Y15_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|o_boot_addr[2]~0                                           ; LCCOMB_X29_Y16_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|rd_ok                                                      ; FF_X31_Y11_N17     ; 64      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|send_type[1]~2                                             ; LCCOMB_X23_Y18_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|tx_data[7][1]~24                                           ; LCCOMB_X23_Y18_N10 ; 56      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|Equal1~10                             ; LCCOMB_X17_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|LessThan0~2                           ; LCCOMB_X17_Y21_N18 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|databuf[5]~0                          ; LCCOMB_X18_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|o_data[5]~0                           ; LCCOMB_X18_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|LessThan1~10                ; LCCOMB_X24_Y20_N10 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_cnt[6]~7                 ; LCCOMB_X26_Y15_N28 ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift~1                  ; LCCOMB_X19_Y18_N16 ; 100     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|LessThan0~10            ; LCCOMB_X21_Y22_N4  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|comb~0                  ; LCCOMB_X19_Y16_N20 ; 11      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|fifo_rd_pointer[9]~9    ; LCCOMB_X16_Y18_N14 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|tx_shift[0]~1           ; LCCOMB_X17_Y18_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|wr_data[2]~6                                               ; LCCOMB_X29_Y16_N4  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|wr_ok                                                      ; FF_X26_Y15_N23     ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|pout_led:pout_led_inst|always0~0                                                  ; LCCOMB_X31_Y12_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|comb~10                                             ; LCCOMB_X28_Y13_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|comb~11                                             ; LCCOMB_X32_Y12_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|comb~8                                              ; LCCOMB_X32_Y12_N20 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|comb~9                                              ; LCCOMB_X28_Y13_N12 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|comb~0                                             ; LCCOMB_X26_Y15_N14 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|comb~1                                             ; LCCOMB_X28_Y15_N10 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|comb~2                                             ; LCCOMB_X26_Y15_N30 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|comb~3                                             ; LCCOMB_X32_Y12_N26 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|comb~0                                              ; LCCOMB_X29_Y14_N24 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|comb~1                                              ; LCCOMB_X28_Y13_N10 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|comb~2                                              ; LCCOMB_X28_Y13_N28 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|comb~3                                              ; LCCOMB_X28_Y14_N0  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|Equal0~3          ; LCCOMB_X18_Y15_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|always2~2         ; LCCOMB_X18_Y15_N6  ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|always2~7         ; LCCOMB_X18_Y15_N16 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|req1              ; FF_X17_Y14_N5      ; 10      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                               ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 1104    ; 94                                   ; Global Clock         ; GCLK8            ; --                        ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|WideAnd0~0                            ; LCCOMB_X19_Y18_N24 ; 591     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                              ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_0|altsyncram_7sg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                             ; M9K_X15_Y7_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|dual_read_port_ram_32x32:dual_read_port_ram_32x32_for_regfile|altsyncram:data_ram_cell_rtl_1|altsyncram_7sg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                             ; M9K_X15_Y9_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X15_Y16_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y9_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y6_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y8_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:data_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y7_N0                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y12_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y11_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y10_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|ram_bus_wrapper:instr_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_p2h1:auto_generated|ALTSYNCRAM                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y13_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_0|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y15_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_1|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y14_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_2|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y16_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|ram:ram_block_inst_3|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 1    ; None                                             ; M9K_X27_Y17_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated|ALTSYNCRAM                              ; AUTO ; ROM              ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 2    ; HX1006A_HDRVSoC_top.HX1006A_HDRVSoC_top0.rtl.mif ; M9K_X15_Y15_N0, M9K_X15_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|ram128B:ram128B_vga_line_buffer_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_4c81:auto_generated|ALTSYNCRAM                ; AUTO ; Single Port      ; Single Clock ; 128          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024  ; 128                         ; 8                           ; --                          ; --                          ; 1024                ; 1    ; None                                             ; M9K_X15_Y14_N0                 ; Don't care           ; Old data               ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------------------------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |HX1006A_HDRVSoC_top|soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated|ALTSYNCRAM                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;8;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;16;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;24;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;32;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;40;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;48;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;56;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;64;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;72;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;80;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;88;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;96;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;112;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;128;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;144;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;160;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;176;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;192;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;208;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;224;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;240;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;256;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;272;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;288;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;304;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;320;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;336;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;352;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;368;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;384;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;400;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;416;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;432;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;448;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;464;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;480;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;496;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;536;(00011000) (30) (24) (18)    ;(00001000) (10) (8) (08)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110100) (64) (52) (34)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;
;552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;560;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00010110) (26) (22) (16)   ;(00100100) (44) (36) (24)   ;(01111111) (177) (127) (7F)   ;(00100100) (44) (36) (24)   ;
;568;(00100100) (44) (36) (24)    ;(00100100) (44) (36) (24)   ;(01111110) (176) (126) (7E)   ;(00100100) (44) (36) (24)   ;(00100100) (44) (36) (24)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;576;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00111110) (76) (62) (3E)   ;(01101000) (150) (104) (68)   ;(01001000) (110) (72) (48)   ;(01101000) (150) (104) (68)   ;
;584;(00011100) (34) (28) (1C)    ;(00010110) (26) (22) (16)   ;(00010010) (22) (18) (12)   ;(00010010) (22) (18) (12)   ;(01111100) (174) (124) (7C)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;
;592;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01100001) (141) (97) (61)   ;(11010010) (322) (210) (D2)   ;(10010110) (226) (150) (96)   ;(01110100) (164) (116) (74)   ;(00001000) (10) (8) (08)   ;
;600;(00010000) (20) (16) (10)    ;(00010110) (26) (22) (16)   ;(00101001) (51) (41) (29)   ;(01001001) (111) (73) (49)   ;(11000110) (306) (198) (C6)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;608;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100100) (144) (100) (64)   ;(01100100) (144) (100) (64)   ;(00111000) (70) (56) (38)   ;
;616;(01110010) (162) (114) (72)    ;(01001010) (112) (74) (4A)   ;(11001110) (316) (206) (CE)   ;(01000110) (106) (70) (46)   ;(01111111) (177) (127) (7F)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;624;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;
;632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;640;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000100) (4) (4) (04)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00110000) (60) (48) (30)   ;
;648;(00110000) (60) (48) (30)    ;(00110000) (60) (48) (30)   ;(00110000) (60) (48) (30)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011000) (30) (24) (18)   ;(00001100) (14) (12) (0C)   ;(00000100) (4) (4) (04)   ;
;656;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001100) (14) (12) (0C)   ;
;664;(00000100) (4) (4) (04)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00001100) (14) (12) (0C)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;
;672;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001010) (12) (10) (0A)   ;(00110100) (64) (52) (34)   ;(00011100) (34) (28) (1C)   ;(01101010) (152) (106) (6A)   ;
;680;(00001000) (10) (8) (08)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;688;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;696;(00011000) (30) (24) (18)    ;(01111111) (177) (127) (7F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;704;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00001000) (10) (8) (08)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;720;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;728;(00000000) (0) (0) (00)    ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;736;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;752;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(00000110) (6) (6) (06)   ;(00000100) (4) (4) (04)   ;(00001100) (14) (12) (0C)   ;(00001000) (10) (8) (08)   ;
;760;(00001000) (10) (8) (08)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;768;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(01000010) (102) (66) (42)   ;(01000111) (107) (71) (47)   ;
;776;(01011011) (133) (91) (5B)    ;(01110011) (163) (115) (73)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;784;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(01111000) (170) (120) (78)   ;(01001000) (110) (72) (48)   ;(00001000) (10) (8) (08)   ;
;792;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;800;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01000110) (106) (70) (46)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;
;808;(00000100) (4) (4) (04)    ;(00001000) (10) (8) (08)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;816;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;(00000100) (4) (4) (04)   ;
;824;(00111100) (74) (60) (3C)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000110) (6) (6) (06)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;832;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001100) (14) (12) (0C)   ;(00011100) (34) (28) (1C)   ;(00010100) (24) (20) (14)   ;(00100100) (44) (36) (24)   ;
;840;(01100100) (144) (100) (64)    ;(01000100) (104) (68) (44)   ;(11111111) (377) (255) (FF)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;848;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;856;(01111110) (176) (126) (7E)    ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000110) (6) (6) (06)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;864;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011110) (36) (30) (1E)   ;(00110000) (60) (48) (30)   ;(01100000) (140) (96) (60)   ;(01001000) (110) (72) (48)   ;
;872;(01110110) (166) (118) (76)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;880;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000110) (6) (6) (06)   ;(00000100) (4) (4) (04)   ;
;888;(00001100) (14) (12) (0C)    ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;896;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100010) (142) (98) (62)   ;(01000010) (102) (66) (42)   ;(00110110) (66) (54) (36)   ;
;904;(00011100) (34) (28) (1C)    ;(01100110) (146) (102) (66)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;912;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100110) (146) (102) (66)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;
;920;(01100110) (146) (102) (66)    ;(00011010) (32) (26) (1A)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;928;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;944;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00001000) (10) (8) (08)   ;(00110000) (60) (48) (30)   ;(00000000) (0) (0) (00)   ;
;960;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000100) (4) (4) (04)   ;(00011000) (30) (24) (18)   ;
;968;(00110000) (60) (48) (30)    ;(01100000) (140) (96) (60)   ;(00010000) (20) (16) (10)   ;(00001100) (14) (12) (0C)   ;(00000110) (6) (6) (06)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;976;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;984;(01111110) (176) (126) (7E)    ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;992;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;
;1000;(00000100) (4) (4) (04)    ;(00000110) (6) (6) (06)   ;(00001100) (14) (12) (0C)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1008;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00011100) (34) (28) (1C)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;(00000110) (6) (6) (06)   ;
;1016;(00011000) (30) (24) (18)    ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1024;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011100) (34) (28) (1C)   ;(00100010) (42) (34) (22)   ;(01000001) (101) (65) (41)   ;(01000001) (101) (65) (41)   ;(11011101) (335) (221) (DD)   ;
;1032;(10110101) (265) (181) (B5)    ;(10100101) (245) (165) (A5)   ;(10100101) (245) (165) (A5)   ;(10101111) (257) (175) (AF)   ;(10010100) (224) (148) (94)   ;(11000000) (300) (192) (C0)   ;(01000000) (100) (64) (40)   ;(00111100) (74) (60) (3C)   ;
;1040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011100) (34) (28) (1C)   ;(00110100) (64) (52) (34)   ;(00100100) (44) (36) (24)   ;
;1048;(00100110) (46) (38) (26)    ;(01100010) (142) (98) (62)   ;(01111110) (176) (126) (7E)   ;(01000011) (103) (67) (43)   ;(11000001) (301) (193) (C1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1056;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(01000110) (106) (70) (46)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;
;1064;(01111100) (174) (124) (7C)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1072;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011110) (36) (30) (1E)   ;(00100000) (40) (32) (20)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;
;1080;(01000000) (100) (64) (40)    ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01100000) (140) (96) (60)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1088;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(01000110) (106) (70) (46)   ;(01000010) (102) (66) (42)   ;(01000011) (103) (67) (43)   ;
;1096;(01000011) (103) (67) (43)    ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1104;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;1112;(01111110) (176) (126) (7E)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1120;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;
;1128;(01111110) (176) (126) (7E)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1136;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011110) (36) (30) (1E)   ;(01100000) (140) (96) (60)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;
;1144;(11001110) (316) (206) (CE)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1152;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;
;1160;(01111110) (176) (126) (7E)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1168;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1176;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1184;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;
;1192;(00000100) (4) (4) (04)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(01000100) (104) (68) (44)   ;(01111000) (170) (120) (78)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1200;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000100) (104) (68) (44)   ;(01001000) (110) (72) (48)   ;(01010000) (120) (80) (50)   ;
;1208;(01110000) (160) (112) (70)    ;(01011000) (130) (88) (58)   ;(01001100) (114) (76) (4C)   ;(01000100) (104) (68) (44)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1216;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;
;1224;(00100000) (40) (32) (20)    ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1232;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01100010) (142) (98) (62)   ;(01100110) (146) (102) (66)   ;(01100111) (147) (103) (67)   ;(01011111) (137) (95) (5F)   ;
;1240;(01011011) (133) (91) (5B)    ;(01011011) (133) (91) (5B)   ;(11000001) (301) (193) (C1)   ;(11000001) (301) (193) (C1)   ;(11000001) (301) (193) (C1)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1248;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01100010) (142) (98) (62)   ;(01100010) (142) (98) (62)   ;(01110010) (162) (114) (72)   ;(01010010) (122) (82) (52)   ;
;1256;(01011010) (132) (90) (5A)    ;(01001010) (112) (74) (4A)   ;(01001110) (116) (78) (4E)   ;(01000110) (106) (70) (46)   ;(01000110) (106) (70) (46)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1264;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100010) (142) (98) (62)   ;(01000011) (103) (67) (43)   ;(11000011) (303) (195) (C3)   ;
;1272;(11000011) (303) (195) (C3)    ;(11000011) (303) (195) (C3)   ;(01000011) (103) (67) (43)   ;(01100010) (142) (98) (62)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1280;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(01000110) (106) (70) (46)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;
;1288;(01000110) (106) (70) (46)    ;(01111000) (170) (120) (78)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1296;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100010) (142) (98) (62)   ;(01000011) (103) (67) (43)   ;(11000011) (303) (195) (C3)   ;
;1304;(11000011) (303) (195) (C3)    ;(11000011) (303) (195) (C3)   ;(01000011) (103) (67) (43)   ;(01100010) (142) (98) (62)   ;(00111100) (74) (60) (3C)   ;(00011000) (30) (24) (18)   ;(00001111) (17) (15) (0F)   ;(00000000) (0) (0) (00)   ;
;1312;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(01100110) (146) (102) (66)   ;(01100010) (142) (98) (62)   ;(01100110) (146) (102) (66)   ;
;1320;(01111100) (174) (124) (7C)    ;(01101100) (154) (108) (6C)   ;(01100100) (144) (100) (64)   ;(01100110) (146) (102) (66)   ;(01100010) (142) (98) (62)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1328;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(01100000) (140) (96) (60)   ;(01000000) (100) (64) (40)   ;(01100000) (140) (96) (60)   ;
;1336;(00011100) (34) (28) (1C)    ;(00000110) (6) (6) (06)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1344;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111111) (177) (127) (7F)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;
;1352;(00011000) (30) (24) (18)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1360;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;
;1368;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1376;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;
;1384;(00100110) (46) (38) (26)    ;(00100100) (44) (36) (24)   ;(00110100) (64) (52) (34)   ;(00011100) (34) (28) (1C)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1392;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(11000001) (301) (193) (C1)   ;(01000001) (101) (65) (41)   ;(01001001) (111) (73) (49)   ;
;1400;(01011011) (133) (91) (5B)    ;(01011011) (133) (91) (5B)   ;(01110110) (166) (118) (76)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1408;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000011) (103) (67) (43)   ;(01100110) (146) (102) (66)   ;(00110100) (64) (52) (34)   ;(00011000) (30) (24) (18)   ;
;1416;(00011000) (30) (24) (18)    ;(00011100) (34) (28) (1C)   ;(00100100) (44) (36) (24)   ;(01100110) (146) (102) (66)   ;(11000011) (303) (195) (C3)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1424;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00110100) (64) (52) (34)   ;
;1432;(00011100) (34) (28) (1C)    ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1440;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000010) (2) (2) (02)   ;(00000100) (4) (4) (04)   ;(00001100) (14) (12) (0C)   ;
;1448;(00011000) (30) (24) (18)    ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01100000) (140) (96) (60)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1456;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011100) (34) (28) (1C)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;
;1464;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011100) (34) (28) (1C)   ;
;1472;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000000) (100) (64) (40)   ;(00100000) (40) (32) (20)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;
;1480;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001100) (14) (12) (0C)   ;(00000100) (4) (4) (04)   ;(00000110) (6) (6) (06)   ;(00000010) (2) (2) (02)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1488;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;
;1496;(00001100) (14) (12) (0C)    ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00001100) (14) (12) (0C)   ;(00111100) (74) (60) (3C)   ;
;1504;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011100) (34) (28) (1C)   ;(00100100) (44) (36) (24)   ;(01100010) (142) (98) (62)   ;
;1512;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1520;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1528;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11111111) (377) (255) (FF)   ;
;1536;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00100000) (40) (32) (20)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1544;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1552;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(00000110) (6) (6) (06)   ;
;1560;(00000010) (2) (2) (02)    ;(00111110) (76) (62) (3E)   ;(01000010) (102) (66) (42)   ;(01000110) (106) (70) (46)   ;(01111010) (172) (122) (7A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1568;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;
;1576;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1584;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011110) (36) (30) (1E)   ;(00100000) (40) (32) (20)   ;
;1592;(01100000) (140) (96) (60)    ;(01000000) (100) (64) (40)   ;(01100000) (140) (96) (60)   ;(00100000) (40) (32) (20)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1600;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00111110) (76) (62) (3E)   ;(01100010) (142) (98) (62)   ;
;1608;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1616;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100010) (142) (98) (62)   ;
;1624;(01000010) (102) (66) (42)    ;(01111110) (176) (126) (7E)   ;(01000000) (100) (64) (40)   ;(01100000) (140) (96) (60)   ;(00111110) (76) (62) (3E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1632;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001111) (17) (15) (0F)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(01111110) (176) (126) (7E)   ;
;1640;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1648;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111111) (77) (63) (3F)   ;(01100110) (146) (102) (66)   ;
;1656;(01000010) (102) (66) (42)    ;(01100110) (146) (102) (66)   ;(01011000) (130) (88) (58)   ;(01000000) (100) (64) (40)   ;(00111110) (76) (62) (3E)   ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;(00111100) (74) (60) (3C)   ;
;1664;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;
;1672;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1680;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001000) (10) (8) (08)   ;
;1688;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1696;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000100) (4) (4) (04)   ;(00001100) (14) (12) (0C)   ;(00000000) (0) (0) (00)   ;(01111100) (174) (124) (7C)   ;(00000100) (4) (4) (04)   ;
;1704;(00000100) (4) (4) (04)    ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00000100) (4) (4) (04)   ;(00001100) (14) (12) (0C)   ;(01111000) (170) (120) (78)   ;
;1712;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100010) (142) (98) (62)   ;(01101100) (154) (108) (6C)   ;
;1720;(01111000) (170) (120) (78)    ;(01110000) (160) (112) (70)   ;(01101000) (150) (104) (68)   ;(01100100) (144) (100) (64)   ;(01100010) (142) (98) (62)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1728;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111000) (170) (120) (78)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1736;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1744;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01110110) (166) (118) (76)   ;(01001011) (113) (75) (4B)   ;
;1752;(01001011) (113) (75) (4B)    ;(01001011) (113) (75) (4B)   ;(01001011) (113) (75) (4B)   ;(01001011) (113) (75) (4B)   ;(01001011) (113) (75) (4B)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1760;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;
;1768;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1776;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111100) (74) (60) (3C)   ;(01100010) (142) (98) (62)   ;
;1784;(01000010) (102) (66) (42)    ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;(01100010) (142) (98) (62)   ;(00111100) (74) (60) (3C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1792;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01011100) (134) (92) (5C)   ;(01100010) (142) (98) (62)   ;
;1800;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01111100) (174) (124) (7C)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;(01000000) (100) (64) (40)   ;
;1808;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(01100010) (142) (98) (62)   ;
;1816;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;(00000010) (2) (2) (02)   ;
;1824;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01101110) (156) (110) (6E)   ;(01110010) (162) (114) (72)   ;
;1832;(01100011) (143) (99) (63)    ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(01100000) (140) (96) (60)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1840;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00111110) (76) (62) (3E)   ;(00100000) (40) (32) (20)   ;
;1848;(00100000) (40) (32) (20)    ;(00111100) (74) (60) (3C)   ;(00000110) (6) (6) (06)   ;(00000010) (2) (2) (02)   ;(01111100) (174) (124) (7C)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1856;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(11111110) (376) (254) (FE)   ;(00010000) (20) (16) (10)   ;
;1864;(00010000) (20) (16) (10)    ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011110) (36) (30) (1E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1872;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;
;1880;(01000010) (102) (66) (42)    ;(01000010) (102) (66) (42)   ;(01000010) (102) (66) (42)   ;(01100110) (146) (102) (66)   ;(00111010) (72) (58) (3A)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1888;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;
;1896;(01100110) (146) (102) (66)    ;(00100100) (44) (36) (24)   ;(00110100) (64) (52) (34)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1904;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(11000001) (301) (193) (C1)   ;(11000001) (301) (193) (C1)   ;
;1912;(01011011) (133) (91) (5B)    ;(01011010) (132) (90) (5A)   ;(01011110) (136) (94) (5E)   ;(01100110) (146) (102) (66)   ;(01100110) (146) (102) (66)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1920;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01100010) (142) (98) (62)   ;(00100110) (46) (38) (26)   ;
;1928;(00011100) (34) (28) (1C)    ;(00011000) (30) (24) (18)   ;(00011100) (34) (28) (1C)   ;(00100110) (46) (38) (26)   ;(01100010) (142) (98) (62)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1936;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01000011) (103) (67) (43)   ;(01000010) (102) (66) (42)   ;
;1944;(01100110) (146) (102) (66)    ;(00100100) (44) (36) (24)   ;(00110100) (64) (52) (34)   ;(00011100) (34) (28) (1C)   ;(00011000) (30) (24) (18)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;(11100000) (340) (224) (E0)   ;
;1952;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(01111110) (176) (126) (7E)   ;(00000110) (6) (6) (06)   ;
;1960;(00001100) (14) (12) (0C)    ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00100000) (40) (32) (20)   ;(01111110) (176) (126) (7E)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;1968;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00001110) (16) (14) (0E)   ;(00011000) (30) (24) (18)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;
;1976;(00110000) (60) (48) (30)    ;(01110000) (160) (112) (70)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00010000) (20) (16) (10)   ;(00011000) (30) (24) (18)   ;(00001110) (16) (14) (0E)   ;
;1984;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;1992;(00001000) (10) (8) (08)    ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;2000;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00110000) (60) (48) (30)   ;(00011000) (30) (24) (18)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;
;2008;(00001100) (14) (12) (0C)    ;(00001110) (16) (14) (0E)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00001000) (10) (8) (08)   ;(00011000) (30) (24) (18)   ;(00110000) (60) (48) (30)   ;
;2016;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2024;(01110001) (161) (113) (71)    ;(01001011) (113) (75) (4B)   ;(00000110) (6) (6) (06)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2032;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;
;2040;(00000000) (0) (0) (00)    ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;(00000000) (0) (0) (00)   ;


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,485 / 32,401 ( 20 % ) ;
; C16 interconnects     ; 41 / 1,326 ( 3 % )      ;
; C4 interconnects      ; 3,738 / 21,816 ( 17 % ) ;
; Direct links          ; 691 / 32,401 ( 2 % )    ;
; Global clocks         ; 2 / 10 ( 20 % )         ;
; Local interconnects   ; 2,189 / 10,320 ( 21 % ) ;
; R24 interconnects     ; 75 / 1,289 ( 6 % )      ;
; R4 interconnects      ; 4,398 / 28,186 ( 16 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.29) ; Number of LABs  (Total = 291) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 5                             ;
; 3                                           ; 2                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 5                             ;
; 10                                          ; 3                             ;
; 11                                          ; 7                             ;
; 12                                          ; 18                            ;
; 13                                          ; 18                            ;
; 14                                          ; 17                            ;
; 15                                          ; 38                            ;
; 16                                          ; 167                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.35) ; Number of LABs  (Total = 291) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 105                           ;
; 1 Clock                            ; 164                           ;
; 1 Clock enable                     ; 93                            ;
; 1 Sync. clear                      ; 12                            ;
; 1 Sync. load                       ; 6                             ;
; 2 Clock enables                    ; 13                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.42) ; Number of LABs  (Total = 291) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 5                             ;
; 2                                            ; 4                             ;
; 3                                            ; 3                             ;
; 4                                            ; 0                             ;
; 5                                            ; 1                             ;
; 6                                            ; 2                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 1                             ;
; 11                                           ; 8                             ;
; 12                                           ; 6                             ;
; 13                                           ; 7                             ;
; 14                                           ; 14                            ;
; 15                                           ; 22                            ;
; 16                                           ; 69                            ;
; 17                                           ; 14                            ;
; 18                                           ; 19                            ;
; 19                                           ; 15                            ;
; 20                                           ; 11                            ;
; 21                                           ; 11                            ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 11                            ;
; 25                                           ; 5                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 5                             ;
; 29                                           ; 2                             ;
; 30                                           ; 2                             ;
; 31                                           ; 1                             ;
; 32                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.64) ; Number of LABs  (Total = 291) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 12                            ;
; 2                                               ; 13                            ;
; 3                                               ; 13                            ;
; 4                                               ; 11                            ;
; 5                                               ; 13                            ;
; 6                                               ; 29                            ;
; 7                                               ; 27                            ;
; 8                                               ; 29                            ;
; 9                                               ; 26                            ;
; 10                                              ; 28                            ;
; 11                                              ; 13                            ;
; 12                                              ; 14                            ;
; 13                                              ; 10                            ;
; 14                                              ; 11                            ;
; 15                                              ; 17                            ;
; 16                                              ; 18                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.84) ; Number of LABs  (Total = 291) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 5                             ;
; 4                                            ; 6                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 7                             ;
; 11                                           ; 7                             ;
; 12                                           ; 4                             ;
; 13                                           ; 12                            ;
; 14                                           ; 13                            ;
; 15                                           ; 14                            ;
; 16                                           ; 15                            ;
; 17                                           ; 13                            ;
; 18                                           ; 25                            ;
; 19                                           ; 13                            ;
; 20                                           ; 9                             ;
; 21                                           ; 9                             ;
; 22                                           ; 12                            ;
; 23                                           ; 8                             ;
; 24                                           ; 12                            ;
; 25                                           ; 4                             ;
; 26                                           ; 11                            ;
; 27                                           ; 7                             ;
; 28                                           ; 6                             ;
; 29                                           ; 4                             ;
; 30                                           ; 5                             ;
; 31                                           ; 9                             ;
; 32                                           ; 14                            ;
; 33                                           ; 11                            ;
; 34                                           ; 5                             ;
; 35                                           ; 4                             ;
; 36                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 21        ; 0            ; 21        ; 0            ; 0            ; 21        ; 21        ; 0            ; 21        ; 21        ; 0            ; 19           ; 0            ; 0            ; 2            ; 0            ; 19           ; 2            ; 0            ; 0            ; 0            ; 19           ; 0            ; 0            ; 0            ; 0            ; 0            ; 21        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 21           ; 0         ; 21           ; 21           ; 0         ; 0         ; 21           ; 0         ; 0         ; 21           ; 2            ; 21           ; 21           ; 19           ; 21           ; 2            ; 19           ; 21           ; 21           ; 21           ; 2            ; 21           ; 21           ; 21           ; 21           ; 21           ; 0         ; 21           ; 21           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK_50             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; Unreserved               ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK_50          ; CLK_50               ; 3.6               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                    ; Destination Register                                                                                                                                                                                        ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|fifo_rd_pointer[0] ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.478             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|fifo_rd_pointer[1] ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.358             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|shift[0]                         ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|databuf[7]                                                                                                                                ; 0.133             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|shift[1]                         ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_rx:uart_rx_inst|databuf[7]                                                                                                                                ; 0.132             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_cnt[2]              ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[99]                                                                                                                    ; 0.119             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[16]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[16]                                                                                                                                                 ; 0.088             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[8]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[8]                                                                                                                                                  ; 0.087             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[13]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[13]                                                                                                                                                 ; 0.075             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|core_regfile:core_regfile_inst|forward_data2[1]       ; soc_svga_top:soc_inst|core_top:core_top_inst|ex_memwrite                                                                                                                                                    ; 0.075             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[7]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[7]                                                                                                                                                  ; 0.075             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[30]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[30]                                                                                                                                                 ; 0.074             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[19]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[19]                                                                                                                                                 ; 0.074             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[17]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[17]                                                                                                                                                 ; 0.074             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[31]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[31]                                                                                                                                                 ; 0.074             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[14]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[14]                                                                                                                                                 ; 0.074             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|fifo_wr_pointer[0] ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.028             ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|y_l3[0]      ; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated|ram_block1a6~porta_address_reg0  ; 0.022             ;
; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|y_l3[2]      ; soc_svga_top:soc_inst|video_ram_svga:video_ram_inst|vga_char_svga:vga_char_86x32_inst|char8x16_rom:char_8x16_rom_inst|altsyncram:Mux0_rtl_0|altsyncram_fo11:auto_generated|ram_block1a6~porta_address_reg0  ; 0.022             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[20]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[20]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[23]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[23]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[26]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[26]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[4]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[4]                                                                                                                                                  ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[27]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[27]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[3]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[3]                                                                                                                                                  ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[25]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[25]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[28]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[28]                                                                                                                                                 ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[6]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[6]                                                                                                                                                  ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[0]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[0]                                                                                                                                                  ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[2]                                        ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[2]                                                                                                                                                  ; 0.018             ;
; soc_svga_top:soc_inst|core_top:core_top_inst|mem_alu_res[15]                                       ; soc_svga_top:soc_inst|core_top:core_top_inst|wb_alu_res[15]                                                                                                                                                 ; 0.017             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|fifo_wr_pointer[1] ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|user_uart_tx:user_uart_in_isp_inst|ram:ram_for_uart_tx_fifo_inst|altsyncram:data_ram_cell_rtl_0|altsyncram_92h1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.015             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|fsm[1]                                                ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|fsm[0]                                                                                                                                                         ; 0.014             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[98]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[97]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[97]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[96]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[96]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[95]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[95]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[94]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[91]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[90]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[90]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[89]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[88]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[87]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[80]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[79]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[78]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[77]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[68]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[67]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[60]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[59]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[58]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[57]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[50]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[49]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[48]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[47]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[40]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[39]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[38]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[37]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[28]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[27]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[20]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[19]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[18]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[17]                                                                                                                    ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[10]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[9]                                                                                                                     ; 0.013             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[99]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[98]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[94]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[93]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[92]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[91]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[89]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[88]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[86]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[85]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[85]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[84]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[83]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[82]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[82]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[81]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[81]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[80]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[79]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[78]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[77]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[76]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[76]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[75]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[75]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[74]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[74]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[73]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[73]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[72]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[72]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[71]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[71]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[70]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[69]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[68]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[67]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[66]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[66]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[65]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[65]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[64]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[64]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[63]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[63]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[62]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[62]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[61]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[61]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[60]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[59]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[58]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[57]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[56]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[56]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[55]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[55]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[54]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[53]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[52]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[52]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[51]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[51]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[50]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[49]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[48]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[47]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[46]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[46]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[45]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[45]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[44]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[44]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[43]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[41]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[40]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[39]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[38]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[37]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[36]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[36]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[35]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[35]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[34]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[34]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[33]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[33]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[32]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[32]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[31]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[31]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[30]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[29]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[28]                                                                                                                    ; 0.012             ;
; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[27]           ; soc_svga_top:soc_inst|isp_uart:isp_uart_inst|uart_tx_line:uart_tx_line_inst|tx_shift[26]                                                                                                                    ; 0.012             ;
+----------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10CL006YU256C8G for design "HX1006A_HDRVSoC_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/db/apll_altpll.v Line: 44
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/db/apll_altpll.v Line: 44
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL010YU256C8G is compatible
    Info (176445): Device 10CL016YU256C8G is compatible
    Info (176445): Device 10CL025YU256C8G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'HX1006A_HDRVSoC_top.out.sdc'
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: apll_inst|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000       CLK_50
Info (176353): Automatically promoted node apll:apll_inst|altpll:altpll_component|apll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2) File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/db/apll_altpll.v Line: 78
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node soc_svga_top:soc_inst|isp_uart:isp_uart_inst|WideAnd0~0  File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/isp_uart.sv Line: 36
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[16] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[15] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[14] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[13] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[12] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[11] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[10] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[9] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[8] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176357): Destination node soc_svga_top:soc_inst|core_top:core_top_inst|core_instr_bus_adapter:core_instr_bus_adapter_i|o_pc[7] File: C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/RTL/core_instr_bus_adapter.sv Line: 55
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "DIG[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DIG[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "KEY[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SEL[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[3]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 13% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during the Fitter is 2.08 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/HX1006A_HDRVSoC_top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 31 warnings
    Info: Peak virtual memory: 5636 megabytes
    Info: Processing ended: Sat Jun 19 12:32:15 2021
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/TNB/Desktop/FPGA/experiment/experiment_04_RISC-V/HX1006A_HDRVSoC/HX1006A_HDRVSoC_top.fit.smsg.


